Fitter report for clk_card
Tue Jan 12 17:20:33 2010
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Input Pins
 11. Output Pins
 12. Bidir Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. PLL Summary
 16. PLL Usage
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Interconnect Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. Fitter Device Options
 34. Estimated Delay Added for Hold Timing
 35. Advanced Data - General
 36. Advanced Data - Placement Preparation
 37. Advanced Data - Placement
 38. Advanced Data - Routing
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; Fitter Summary                                                           ;
+--------------------------+-----------------------------------------------+
; Fitter Status            ; Successful - Tue Jan 12 17:20:33 2010         ;
; Quartus II Version       ; 9.0 Build 235 06/17/2009 SP 2 SJ Full Version ;
; Revision Name            ; clk_card                                      ;
; Top-level Entity Name    ; clk_card                                      ;
; Family                   ; Stratix                                       ;
; Device                   ; EP1S30F780C5                                  ;
; Timing Models            ; Final                                         ;
; Total logic elements     ; 18,017 / 32,470 ( 55 % )                      ;
; Total pins               ; 255 / 598 ( 43 % )                            ;
; Total virtual pins       ; 0                                             ;
; Total memory bits        ; 949,760 / 3,317,184 ( 29 % )                  ;
; DSP block 9-bit elements ; 10 / 96 ( 10 % )                              ;
; Total PLLs               ; 2 / 6 ( 33 % )                                ;
; Total DLLs               ; 0 / 2 ( 0 % )                                 ;
+--------------------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP1S30F780C5                   ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Fitter Initial Placement Seed                                      ; 2                              ; 1                              ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                             ; Off                            ;
; Perform Register Duplication for Performance                       ; On                             ; Off                            ;
; Perform Register Retiming for Performance                          ; On                             ; Off                            ;
; Fitter Effort                                                      ; Fast Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Fast                           ; Normal                         ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Slow Slew Rate                                                     ; Off                            ; Off                            ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.23        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  12.9%      ;
+----------------------------+-------------+


+------------------------------------------------+
; Incremental Compilation Preservation Summary   ;
+-------------------------+----------------------+
; Type                    ; Value                ;
+-------------------------+----------------------+
; Placement               ;                      ;
;     -- Requested        ; 0 / 21422 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 21422 ( 0.00 % ) ;
;                         ;                      ;
; Routing (by Connection) ;                      ;
;     -- Requested        ; 0 / 0 ( 0.00 % )     ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )     ;
+-------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 21422   ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/mce/cards/clk_card/clk_card/synth/clk_card.pin.


+-----------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                               ;
+---------------------------------------------+-------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                         ;
+---------------------------------------------+-------------------------------------------------------------------------------+
; Total logic elements                        ; 18,017 / 32,470 ( 55 % )                                                      ;
;     -- Combinational with no register       ; 9940                                                                          ;
;     -- Register only                        ; 1670                                                                          ;
;     -- Combinational with a register        ; 6407                                                                          ;
;                                             ;                                                                               ;
; Logic element usage by number of LUT inputs ;                                                                               ;
;     -- 4 input functions                    ; 9379                                                                          ;
;     -- 3 input functions                    ; 3734                                                                          ;
;     -- 2 input functions                    ; 2985                                                                          ;
;     -- 1 input functions                    ; 236                                                                           ;
;     -- 0 input functions                    ; 13                                                                            ;
;                                             ;                                                                               ;
; Logic elements by mode                      ;                                                                               ;
;     -- normal mode                          ; 15415                                                                         ;
;     -- arithmetic mode                      ; 2602                                                                          ;
;     -- qfbk mode                            ; 1513                                                                          ;
;     -- register cascade mode                ; 0                                                                             ;
;     -- synchronous clear/load mode          ; 4739                                                                          ;
;     -- asynchronous clear/load mode         ; 7685                                                                          ;
;                                             ;                                                                               ;
; Total registers                             ; 8,077 / 35,978 ( 22 % )                                                       ;
; Total LABs                                  ; 2,528 / 3,247 ( 78 % )                                                        ;
; Logic elements in carry chains              ; 2895                                                                          ;
; User inserted logic elements                ; 0                                                                             ;
; Virtual pins                                ; 0                                                                             ;
; I/O pins                                    ; 255 / 598 ( 43 % )                                                            ;
;     -- Clock pins                           ; 5 / 16 ( 31 % )                                                               ;
; Global signals                              ; 10                                                                            ;
; M512s                                       ; 48 / 295 ( 16 % )                                                             ;
; M4Ks                                        ; 171 / 171 ( 100 % )                                                           ;
; M-RAMs                                      ; 3 / 4 ( 75 % )                                                                ;
; Total memory bits                           ; 949,760 / 3,317,184 ( 29 % )                                                  ;
; Total RAM block bits                        ; 2,585,088 / 3,317,184 ( 78 % )                                                ;
; DSP block 9-bit elements                    ; 10 / 96 ( 10 % )                                                              ;
; PLLs                                        ; 2 / 6 ( 33 % )                                                                ;
; Global clocks                               ; 10 / 16 ( 63 % )                                                              ;
; Regional clocks                             ; 0 / 16 ( 0 % )                                                                ;
; Fast regional clocks                        ; 0 / 16 ( 0 % )                                                                ;
; SERDES transmitters                         ; 0 / 82 ( 0 % )                                                                ;
; SERDES receivers                            ; 0 / 82 ( 0 % )                                                                ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                 ;
; CRC blocks                                  ; 1 / 1 ( 100 % )                                                               ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                                                                 ;
; Average interconnect usage (total/H/V)      ; 21% / 19% / 24%                                                               ;
; Peak interconnect usage (total/H/V)         ; 43% / 47% / 55%                                                               ;
; Maximum fan-out node                        ; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk0 ;
; Maximum fan-out                             ; 8331                                                                          ;
; Highest non-global fan-out signal           ; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.WB_CYCLE     ;
; Highest non-global fan-out                  ; 453                                                                           ;
; Total fan-out                               ; 86735                                                                         ;
; Average fan-out                             ; 4.69                                                                          ;
+---------------------------------------------+-------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                              ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; array_id[0]       ; E27   ; 2        ; 0            ; 47           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; array_id[1]       ; J23   ; 2        ; 0            ; 47           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; array_id[2]       ; J24   ; 2        ; 0            ; 47           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; box_id_in         ; L23   ; 2        ; 0            ; 42           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ccssi             ; H22   ; 2        ; 0            ; 48           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw3           ; A8    ; 4        ; 68           ; 58           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw4           ; A9    ; 4        ; 66           ; 58           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dv_pulse_fibre    ; AG12  ; 7        ; 60           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; eeprom_si         ; AF16  ; 8        ; 29           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; extend_n          ; D28   ; 2        ; 0            ; 48           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_clkr     ; R2    ; 6        ; 85           ; 25           ; 2           ; 111                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[0]  ; AG9   ; 7        ; 66           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[1]  ; AF9   ; 7        ; 68           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[2]  ; AE9   ; 7        ; 68           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[3]  ; AH8   ; 7        ; 68           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[4]  ; AH9   ; 7        ; 68           ; 0            ; 5           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[5]  ; AD8   ; 7        ; 71           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[6]  ; AF8   ; 7        ; 71           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[7]  ; AG8   ; 7        ; 71           ; 0            ; 5           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_rdy      ; AE14  ; 7        ; 47           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_rvs      ; AD10  ; 7        ; 66           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_sc_nd    ; AF10  ; 7        ; 64           ; 0            ; 4           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_status   ; AH10  ; 7        ; 64           ; 0            ; 5           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; inclk1            ; P25   ; 2        ; 0            ; 32           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; inclk14           ; K17   ; 3        ; 36           ; 58           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; inclk15           ; M17   ; 3        ; 36           ; 58           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; inclk5            ; AA17  ; 8        ; 36           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_ac_a   ; W26   ; 1        ; 0            ; 19           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_ac_b   ; Y26   ; 1        ; 0            ; 17           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_bc1_a  ; U26   ; 1        ; 0            ; 23           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_bc1_b  ; V26   ; 1        ; 0            ; 21           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_bc2_a  ; W28   ; 1        ; 0            ; 20           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_bc2_b  ; Y28   ; 1        ; 0            ; 18           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_bc3_a  ; T28   ; 1        ; 0            ; 24           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_bc3_b  ; V27   ; 1        ; 0            ; 22           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc1_a  ; AB28  ; 1        ; 0            ; 14           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc1_b  ; AA28  ; 1        ; 0            ; 16           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc2_a  ; AE28  ; 1        ; 0            ; 10           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc2_b  ; AC28  ; 1        ; 0            ; 12           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc3_a  ; AB26  ; 1        ; 0            ; 13           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc3_b  ; AA25  ; 1        ; 0            ; 15           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc4_a  ; AF28  ; 1        ; 0            ; 9            ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc4_b  ; AD28  ; 1        ; 0            ; 11           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; manchester_data   ; E10   ; 4        ; 66           ; 58           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; manchester_sigdet ; A10   ; 4        ; 64           ; 58           ; 4           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[0]      ; AD21  ; 8        ; 14           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[10]     ; AE24  ; 8        ; 5            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[11]     ; AG24  ; 8        ; 3            ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[12]     ; AF25  ; 8        ; 3            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[13]     ; AH25  ; 8        ; 1            ; 0            ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[14]     ; AG25  ; 8        ; 1            ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[15]     ; AH26  ; 8        ; 1            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[1]      ; AG22  ; 8        ; 9            ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[2]      ; AH22  ; 8        ; 9            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[3]      ; AF22  ; 8        ; 9            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[4]      ; AE22  ; 8        ; 7            ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[5]      ; AH23  ; 8        ; 7            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[6]      ; AF23  ; 8        ; 7            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[7]      ; AD23  ; 8        ; 7            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[8]      ; AG23  ; 8        ; 5            ; 0            ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[9]      ; AH24  ; 8        ; 5            ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0clk_e      ; AG26  ; 8        ; 1            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mosii             ; H21   ; 2        ; 0            ; 48           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rst_n             ; AC9   ; 7        ; 62           ; 0            ; 5           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx                ; C12   ; 4        ; 60           ; 58           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sclki             ; E28   ; 2        ; 0            ; 47           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; slot_id[0]        ; C28   ; 2        ; 0            ; 49           ; 3           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; slot_id[1]        ; C27   ; 2        ; 0            ; 49           ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; slot_id[2]        ; H23   ; 2        ; 0            ; 49           ; 1           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; slot_id[3]        ; H24   ; 2        ; 0            ; 49           ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ttl_nrx1          ; L24   ; 2        ; 0            ; 42           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ttl_nrx2          ; H26   ; 2        ; 0            ; 42           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ttl_nrx3          ; H25   ; 2        ; 0            ; 42           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                         ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; box_id_ena_n     ; K21   ; 2        ; 0            ; 44           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; box_id_out       ; L22   ; 2        ; 0            ; 43           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; eeprom_cs        ; AG16  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; eeprom_sck       ; AE16  ; 8        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; eeprom_so        ; AD16  ; 8        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_rx_a_nb    ; AF11  ; 7        ; 62           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_rx_bisten  ; AE11  ; 7        ; 62           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_rx_refclk  ; C15   ; 10       ; 38           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_rx_rf      ; AH11  ; 7        ; 62           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_bisten  ; AF7   ; 7        ; 76           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_clkw    ; K14   ; 9        ; 43           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[0] ; AF5   ; 7        ; 80           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[1] ; AH5   ; 7        ; 80           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[2] ; AF4   ; 7        ; 82           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[3] ; AG4   ; 7        ; 82           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[4] ; AG5   ; 7        ; 82           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[5] ; AG3   ; 7        ; 84           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[6] ; AE5   ; 7        ; 84           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[7] ; AH4   ; 7        ; 84           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_ena     ; AG6   ; 7        ; 78           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_enn     ; AD6   ; 7        ; 78           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_foto    ; AH7   ; 7        ; 76           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_sc_nd   ; AE6   ; 7        ; 80           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; grn_led          ; AC23  ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; lvds_clk         ; E15   ; 9        ; 43           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; lvds_cmd         ; G24   ; 2        ; 0            ; 50           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; lvds_spare       ; G23   ; 2        ; 0            ; 50           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; lvds_sync        ; F24   ; 2        ; 0            ; 51           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[0]     ; AE21  ; 8        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[10]    ; AG19  ; 8        ; 21           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[11]    ; AH19  ; 8        ; 21           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[12]    ; AD18  ; 8        ; 23           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[13]    ; AE18  ; 8        ; 23           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[14]    ; AG18  ; 8        ; 23           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[15]    ; AF17  ; 8        ; 25           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[1]     ; AG21  ; 8        ; 14           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[2]     ; AF21  ; 8        ; 17           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[3]     ; AE20  ; 8        ; 17           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[4]     ; AF20  ; 8        ; 17           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[5]     ; AH21  ; 8        ; 19           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[6]     ; AH20  ; 8        ; 19           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[7]     ; AE19  ; 8        ; 19           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[8]     ; AD19  ; 8        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[9]     ; AF19  ; 8        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0clk_o     ; AG17  ; 8        ; 25           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[0]     ; F22   ; 3        ; 1            ; 58           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mictor1_e[10]    ; AE23  ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mictor1_e[11]    ; B20   ; 3        ; 19           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mictor1_e[12]    ; AF6   ; 7        ; 76           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mictor1_e[13]    ; J2    ; 5        ; 85           ; 39           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mictor1_e[14]    ; H17   ; 3        ; 31           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mictor1_e[15]    ; D17   ; 3        ; 27           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mictor1_e[1]     ; K7    ; 5        ; 85           ; 44           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mictor1_e[2]     ; M27   ; 2        ; 0            ; 33           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mictor1_e[3]     ; F19   ; 3        ; 19           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mictor1_e[4]     ; K4    ; 5        ; 85           ; 38           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mictor1_e[5]     ; N20   ; 2        ; 0            ; 34           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mictor1_e[6]     ; AC19  ; 8        ; 19           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mictor1_e[7]     ; W19   ; 8        ; 25           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mictor1_e[8]     ; U8    ; 6        ; 85           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mictor1_e[9]     ; V28   ; 1        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mictor1_o[0]     ; V11   ; 7        ; 56           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[10]    ; AC5   ; 7        ; 84           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[11]    ; AC6   ; 7        ; 82           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[12]    ; AC7   ; 7        ; 76           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[13]    ; AD13  ; 7        ; 56           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[14]    ; AE13  ; 7        ; 56           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[15]    ; AF13  ; 7        ; 56           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[1]     ; Y9    ; 7        ; 80           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[2]     ; Y10   ; 7        ; 64           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[3]     ; Y11   ; 7        ; 58           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[4]     ; AA9   ; 7        ; 71           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[5]     ; AA10  ; 7        ; 66           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[6]     ; AB7   ; 7        ; 84           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[7]     ; AB8   ; 7        ; 76           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[8]     ; AB9   ; 7        ; 68           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[9]     ; AB12  ; 7        ; 58           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1clk_e     ; D9    ; 4        ; 68           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; mictor1clk_o     ; AD12  ; 7        ; 58           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; misoo            ; F28   ; 2        ; 0            ; 45           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; nepc_sel         ; D19   ; 3        ; 19           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; nreconf          ; E19   ; 3        ; 21           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; red_led          ; AB22  ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; smb_clk          ; AB21  ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; smb_nalert       ; Y20   ; 8        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[0]    ; C1    ; 5        ; 85           ; 49           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[10]   ; G5    ; 5        ; 85           ; 50           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[11]   ; G6    ; 5        ; 85           ; 50           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[12]   ; H5    ; 5        ; 85           ; 49           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[13]   ; H6    ; 5        ; 85           ; 49           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[14]   ; H7    ; 5        ; 85           ; 48           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[15]   ; H8    ; 5        ; 85           ; 48           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[16]   ; J5    ; 5        ; 85           ; 47           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[17]   ; J6    ; 5        ; 85           ; 47           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[18]   ; K5    ; 5        ; 85           ; 46           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[19]   ; K6    ; 5        ; 85           ; 46           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[1]    ; C2    ; 5        ; 85           ; 49           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[2]    ; D1    ; 5        ; 85           ; 48           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[3]    ; D2    ; 5        ; 85           ; 48           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[4]    ; E1    ; 5        ; 85           ; 47           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[5]    ; E2    ; 5        ; 85           ; 47           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[6]    ; F3    ; 5        ; 85           ; 46           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[7]    ; F4    ; 5        ; 85           ; 46           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[8]    ; F5    ; 5        ; 85           ; 51           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[9]    ; F6    ; 5        ; 85           ; 51           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_ce2        ; G4    ; 5        ; 85           ; 44           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_nbhe       ; G3    ; 5        ; 85           ; 44           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_nble       ; J7    ; 5        ; 85           ; 45           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_nce1       ; F2    ; 5        ; 85           ; 45           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_noe        ; J8    ; 5        ; 85           ; 45           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_nwe        ; F1    ; 5        ; 85           ; 45           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[0]    ; T1    ; 6        ; 85           ; 24           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[10]   ; T9    ; 6        ; 85           ; 22           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[11]   ; T10   ; 6        ; 85           ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[12]   ; U9    ; 6        ; 85           ; 20           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[13]   ; U10   ; 6        ; 85           ; 20           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[14]   ; V1    ; 6        ; 85           ; 22           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[15]   ; V2    ; 6        ; 85           ; 22           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[16]   ; W1    ; 6        ; 85           ; 20           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[17]   ; W2    ; 6        ; 85           ; 20           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[18]   ; V3    ; 6        ; 85           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[19]   ; V4    ; 6        ; 85           ; 21           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[1]    ; U2    ; 6        ; 85           ; 24           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[2]    ; T3    ; 6        ; 85           ; 24           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[3]    ; T4    ; 6        ; 85           ; 24           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[4]    ; U3    ; 6        ; 85           ; 23           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[5]    ; U4    ; 6        ; 85           ; 23           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[6]    ; T5    ; 6        ; 85           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[7]    ; T6    ; 6        ; 85           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[8]    ; T7    ; 6        ; 85           ; 23           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[9]    ; T8    ; 6        ; 85           ; 23           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_ce2        ; V9    ; 6        ; 85           ; 17           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_nbhe       ; Y1    ; 6        ; 85           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_nble       ; U6    ; 6        ; 85           ; 19           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_nce1       ; W3    ; 6        ; 85           ; 19           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_noe        ; U5    ; 6        ; 85           ; 19           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_nwe        ; W4    ; 6        ; 85           ; 19           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sreqo            ; F27   ; 2        ; 0            ; 45           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_tx1          ; L21   ; 2        ; 0            ; 43           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_tx2          ; G27   ; 2        ; 0            ; 43           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_tx3          ; G28   ; 2        ; 0            ; 43           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_txena1       ; K22   ; 2        ; 0            ; 44           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_txena2       ; G26   ; 2        ; 0            ; 44           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_txena3       ; G25   ; 2        ; 0            ; 44           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx               ; B12   ; 4        ; 60           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; wdog             ; E6    ; 4        ; 80           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ylw_led          ; AC24  ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                               ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; card_id        ; AD24  ; 8        ; 5            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; crc_error_out  ; AA20  ; 8        ; 23           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; smb_data       ; AB20  ; 8        ; 9            ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[0]  ; G1    ; 5        ; 85           ; 43           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[10] ; L7    ; 5        ; 85           ; 43           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[11] ; L8    ; 5        ; 85           ; 43           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[12] ; M7    ; 5        ; 85           ; 40           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[13] ; M8    ; 5        ; 85           ; 40           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[14] ; L9    ; 5        ; 85           ; 41           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[15] ; L10   ; 5        ; 85           ; 41           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[1]  ; G2    ; 5        ; 85           ; 43           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[2]  ; H1    ; 5        ; 85           ; 41           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[3]  ; H2    ; 5        ; 85           ; 41           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[4]  ; H3    ; 5        ; 85           ; 42           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[5]  ; H4    ; 5        ; 85           ; 42           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[6]  ; J3    ; 5        ; 85           ; 40           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[7]  ; J4    ; 5        ; 85           ; 40           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[8]  ; L5    ; 5        ; 85           ; 42           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[9]  ; L6    ; 5        ; 85           ; 42           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[0]  ; V5    ; 6        ; 85           ; 16           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[10] ; AA4   ; 6        ; 85           ; 15           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[11] ; AB1   ; 6        ; 85           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[12] ; AB2   ; 6        ; 85           ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[13] ; AB4   ; 6        ; 85           ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[14] ; AB3   ; 6        ; 85           ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[15] ; AC1   ; 6        ; 85           ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[1]  ; V6    ; 6        ; 85           ; 16           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[2]  ; W5    ; 6        ; 85           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[3]  ; W6    ; 6        ; 85           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[4]  ; Y2    ; 6        ; 85           ; 18           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[5]  ; Y3    ; 6        ; 85           ; 17           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[6]  ; Y4    ; 6        ; 85           ; 17           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[7]  ; AA1   ; 6        ; 85           ; 16           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[8]  ; AA2   ; 6        ; 85           ; 16           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[9]  ; AA3   ; 6        ; 85           ; 15           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 17 / 70 ( 24 % ) ; 3.3V          ; --           ;
; 2        ; 31 / 74 ( 42 % ) ; 3.3V          ; --           ;
; 3        ; 9 / 70 ( 13 % )  ; 3.3V          ; --           ;
; 4        ; 9 / 74 ( 12 % )  ; 3.3V          ; --           ;
; 5        ; 45 / 74 ( 61 % ) ; 3.3V          ; --           ;
; 6        ; 44 / 70 ( 63 % ) ; 3.3V          ; --           ;
; 7        ; 48 / 74 ( 65 % ) ; 3.3V          ; --           ;
; 8        ; 50 / 71 ( 70 % ) ; 3.3V          ; --           ;
; 9        ; 2 / 6 ( 33 % )   ; 3.3V          ; --           ;
; 10       ; 1 / 4 ( 25 % )   ; 3.3V          ; --           ;
; 11       ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 12       ; 0 / 4 ( 0 % )    ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                     ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; Termination ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
; A2       ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A3       ; 579        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A4       ; 577        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A5       ; 588        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A6       ; 595        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A7       ; 601        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A8       ; 618        ; 4        ; dip_sw3                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A9       ; 621        ; 4        ; dip_sw4                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A10      ; 626        ; 4        ; manchester_sigdet        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A11      ; 633        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A12      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A13      ; 645        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A16      ; 706        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A17      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A18      ; 718        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A19      ; 724        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A20      ; 737        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A21      ; 741        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A22      ; 751        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A23      ; 757        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A24      ; 765        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A25      ; 769        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A26      ; 776        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A27      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AA1      ; 443        ; 6        ; sram1_data[7]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA2      ; 442        ; 6        ; sram1_data[8]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA3      ; 438        ; 6        ; sram1_data[9]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA4      ; 439        ; 6        ; sram1_data[10]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA5      ; 415        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA6      ; 416        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA7      ; 411        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA8      ; 412        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA9      ; 355        ; 7        ; mictor1_o[4]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA10     ; 343        ; 7        ; mictor1_o[5]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA11     ; 324        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA12     ; 301        ; 7        ; ^VCCSEL                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCG_PLL6                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; AA14     ; 286        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA15     ; 285        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA16     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA17     ; 274        ; 8        ; inclk5                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA18     ; 268        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA19     ; 256        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA20     ; 245        ; 8        ; crc_error_out            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA21     ; 163        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA22     ; 164        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA23     ; 159        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA24     ; 160        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA25     ; 136        ; 1        ; lvds_reply_rc3_b         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA26     ; 137        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA27     ; 133        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA28     ; 132        ; 1        ; lvds_reply_rc1_b         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB1      ; 434        ; 6        ; sram1_data[11]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB2      ; 433        ; 6        ; sram1_data[12]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB3      ; 430        ; 6        ; sram1_data[14]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB4      ; 429        ; 6        ; sram1_data[13]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB5      ; 407        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB6      ; 408        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB7      ; 387        ; 7        ; mictor1_o[6]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB8      ; 359        ; 7        ; mictor1_o[7]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB9      ; 349        ; 7        ; mictor1_o[8]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB10     ; 346        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB11     ; 327        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB12     ; 321        ; 7        ; mictor1_o[9]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB13     ; 295        ; 7        ; ^nCE                     ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB14     ;            ;          ; GNDG_PLL6                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB15     ; 280        ; 8        ; ^MSEL2                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB16     ;            ; 12       ; VCC_PLL6_OUTB            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AB17     ; 275        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB18     ; 258        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB19     ; 240        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB20     ; 213        ; 8        ; smb_data                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB21     ; 207        ; 8        ; smb_clk                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB22     ; 192        ; 8        ; red_led                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB23     ; 167        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB24     ; 168        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB25     ; 146        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB26     ; 145        ; 1        ; lvds_reply_rc3_a         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB27     ; 142        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB28     ; 141        ; 1        ; lvds_reply_rc1_a         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AC1      ; 426        ; 6        ; sram1_data[15]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AC2      ; 425        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC3      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC4      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC5      ; 384        ; 7        ; mictor1_o[10]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC6      ; 378        ; 7        ; mictor1_o[11]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC7      ; 362        ; 7        ; mictor1_o[12]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC8      ; 345        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC9      ; 332        ; 7        ; rst_n                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC10     ; 326        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC11     ; 314        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC12     ; 302        ; 7        ; ^PORSEL                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC13     ; 296        ; 7        ; ^nCEO                    ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC14     ;            ; 11       ; VCC_PLL6_OUTA            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AC15     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC16     ; 278        ; 8        ; ^MSEL0                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC17     ; 276        ; 8        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AC18     ; 277        ; 8        ; PLL_ENA                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC19     ; 234        ; 8        ; mictor1_e[6]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; AC20     ; 228        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC21     ; 233        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC22     ; 222        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC23     ; 188        ; 8        ; grn_led                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC24     ; 186        ; 8        ; ylw_led                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC25     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC26     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC27     ; 150        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC28     ; 149        ; 1        ; lvds_reply_rc2_b         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AD1      ; 422        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD2      ; 421        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD3      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD4      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD5      ; 368        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD6      ; 366        ; 7        ; fibre_tx_enn             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD7      ; 371        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD8      ; 354        ; 7        ; fibre_rx_data[5]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD9      ; 340        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD10     ; 341        ; 7        ; fibre_rx_rvs             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD11     ; 309        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD12     ; 317        ; 7        ; mictor1clk_o             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD13     ; 312        ; 7        ; mictor1_o[13]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD14     ; 293        ; 7        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AD15     ; 290        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD16     ; 260        ; 8        ; eeprom_so                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD17     ; 255        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD18     ; 244        ; 8        ; mictor0_o[12]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD19     ; 236        ; 8        ; mictor0_o[8]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD20     ; 235        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD21     ; 218        ; 8        ; mictor0_e[0]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD22     ; 204        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD23     ; 205        ; 8        ; mictor0_e[7]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD24     ; 201        ; 8        ; card_id                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD25     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD26     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD27     ; 154        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD28     ; 153        ; 1        ; lvds_reply_rc4_b         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AE1      ; 418        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AE2      ; 417        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AE3      ; 402        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AE4      ; 376        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE5      ; 386        ; 7        ; fibre_tx_data[6]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE6      ; 372        ; 7        ; fibre_tx_sc_nd           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE7      ; 367        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE8      ; 353        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE9      ; 348        ; 7        ; fibre_rx_data[2]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE10     ; 334        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE11     ; 331        ; 7        ; fibre_rx_bisten          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE12     ; 322        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE13     ; 313        ; 7        ; mictor1_o[14]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE14     ; 294        ; 7        ; fibre_rx_rdy             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE15     ; 289        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE16     ; 263        ; 8        ; eeprom_sck               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE17     ; 253        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE18     ; 246        ; 8        ; mictor0_o[13]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE19     ; 232        ; 8        ; mictor0_o[7]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE20     ; 224        ; 8        ; mictor0_o[3]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE21     ; 220        ; 8        ; mictor0_o[0]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE22     ; 209        ; 8        ; mictor0_e[4]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE23     ; 211        ; 8        ; mictor1_e[10]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; AE24     ; 198        ; 8        ; mictor0_e[10]            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE25     ; 197        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE26     ; 173        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AE27     ; 158        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AE28     ; 157        ; 1        ; lvds_reply_rc2_a         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AF1      ; 414        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AF2      ; 413        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AF3      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF4      ; 379        ; 7        ; fibre_tx_data[2]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF5      ; 375        ; 7        ; fibre_tx_data[0]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF6      ; 360        ; 7        ; mictor1_e[12]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; AF7      ; 364        ; 7        ; fibre_tx_bisten          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF8      ; 356        ; 7        ; fibre_rx_data[6]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF9      ; 347        ; 7        ; fibre_rx_data[1]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF10     ; 339        ; 7        ; fibre_rx_sc_nd           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF11     ; 333        ; 7        ; fibre_rx_a_nb            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF12     ; 323        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF13     ; 315        ; 7        ; mictor1_o[15]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF14     ;            ;          ; GNDA_PLL6                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF15     ; 284        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF16     ; 262        ; 8        ; eeprom_si                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF17     ; 250        ; 8        ; mictor0_o[15]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF18     ; 243        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF19     ; 237        ; 8        ; mictor0_o[9]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF20     ; 227        ; 8        ; mictor0_o[4]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF21     ; 223        ; 8        ; mictor0_o[2]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF22     ; 212        ; 8        ; mictor0_e[3]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF23     ; 206        ; 8        ; mictor0_e[6]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF24     ; 195        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF25     ; 193        ; 8        ; mictor0_e[12]            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF26     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF27     ; 162        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AF28     ; 161        ; 1        ; lvds_reply_rc4_a         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AG1      ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG3      ; 385        ; 7        ; fibre_tx_data[5]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG4      ; 380        ; 7        ; fibre_tx_data[3]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG5      ; 382        ; 7        ; fibre_tx_data[4]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG6      ; 370        ; 7        ; fibre_tx_ena             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG7      ; 361        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG8      ; 357        ; 7        ; fibre_rx_data[7]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG9      ; 344        ; 7        ; fibre_rx_data[0]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG10     ; 336        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG11     ; 328        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG12     ; 325        ; 7        ; dv_pulse_fibre           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG13     ; 318        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG14     ;            ;          ; VCCA_PLL6                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; AG15     ; 283        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG16     ; 257        ; 8        ; eeprom_cs                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG17     ; 252        ; 8        ; mictor0clk_o             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG18     ; 247        ; 8        ; mictor0_o[14]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG19     ; 239        ; 8        ; mictor0_o[10]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG20     ; 226        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG21     ; 221        ; 8        ; mictor0_o[1]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG22     ; 215        ; 8        ; mictor0_e[1]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG23     ; 203        ; 8        ; mictor0_e[8]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG24     ; 196        ; 8        ; mictor0_e[11]            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG25     ; 190        ; 8        ; mictor0_e[14]            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG26     ; 187        ; 8        ; mictor0clk_e             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG27     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG28     ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH2      ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH3      ; 383        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH4      ; 388        ; 7        ; fibre_tx_data[7]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH5      ; 377        ; 7        ; fibre_tx_data[1]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH6      ; 369        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH7      ; 363        ; 7        ; fibre_tx_foto            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH8      ; 350        ; 7        ; fibre_rx_data[3]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH9      ; 351        ; 7        ; fibre_rx_data[4]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH10     ; 338        ; 7        ; fibre_rx_status          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH11     ; 330        ; 7        ; fibre_rx_rf              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH12     ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH13     ; 320        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH14     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH15     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH16     ; 259        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH17     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH18     ; 272        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AH19     ; 241        ; 8        ; mictor0_o[11]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH20     ; 231        ; 8        ; mictor0_o[6]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH21     ; 229        ; 8        ; mictor0_o[5]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH22     ; 214        ; 8        ; mictor0_e[2]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH23     ; 208        ; 8        ; mictor0_e[5]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH24     ; 200        ; 8        ; mictor0_e[9]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH25     ; 191        ; 8        ; mictor0_e[13]            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH26     ; 189        ; 8        ; mictor0_e[15]            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH27     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; B1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B3       ; 580        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B4       ; 585        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B5       ; 583        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B6       ; 598        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B7       ; 596        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B8       ; 617        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B9       ; 616        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B10      ; 631        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B11      ; 637        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B12      ; 640        ; 4        ; tx                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B13      ; 647        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B14      ;            ;          ; TEMPDIODEp               ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B15      ; 682        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B16      ; 708        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B17      ; 713        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B18      ; 722        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B19      ; 726        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B20      ; 736        ; 3        ; mictor1_e[11]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; B21      ; 743        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B22      ; 750        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B23      ; 762        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B24      ; 774        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B25      ; 775        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B26      ; 778        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B27      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B28      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; C1       ; 553        ; 5        ; sram0_addr[0]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; C2       ; 554        ; 5        ; sram0_addr[1]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C4       ; 586        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C5       ; 590        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C6       ; 605        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C7       ; 606        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C8       ; 610        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C9       ; 613        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C10      ; 628        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C11      ; 634        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C12      ; 642        ; 4        ; rx                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C13      ; 650        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C14      ;            ;          ; TEMPDIODEn               ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C15      ; 681        ; 10       ; fibre_rx_refclk          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C16      ; 703        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C17      ; 715        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C18      ; 719        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C19      ; 728        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C20      ; 738        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C21      ; 744        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C22      ; 753        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C23      ; 759        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C24      ; 770        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C25      ; 767        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C26      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C27      ; 21         ; 2        ; slot_id[1]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; C28      ; 22         ; 2        ; slot_id[0]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; D1       ; 549        ; 5        ; sram0_addr[2]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; D2       ; 550        ; 5        ; sram0_addr[3]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; D3       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D4       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D5       ; 581        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D6       ; 600        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D7       ; 603        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D8       ; 609        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D9       ; 615        ; 4        ; mictor1clk_e             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; D10      ; 630        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D11      ; 636        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D12      ; 643        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D13      ; 652        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D14      ;            ;          ; VCCG_PLL5                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; D15      ; 676        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D16      ; 702        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D17      ; 711        ; 3        ; mictor1_e[15]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; D18      ; 721        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D19      ; 733        ; 3        ; nepc_sel                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D20      ; 740        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D21      ; 746        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D22      ; 756        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D23      ; 754        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D24      ; 772        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D25      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D26      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D27      ; 25         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; D28      ; 26         ; 2        ; extend_n                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; E1       ; 545        ; 5        ; sram0_addr[4]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; E2       ; 546        ; 5        ; sram0_addr[5]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; E3       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E5       ; 559        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E6       ; 593        ; 4        ; wdog                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E7       ; 594        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E8       ; 612        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E9       ; 625        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E10      ; 624        ; 4        ; manchester_data          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E11      ; 656        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E12      ; 648        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E13      ; 653        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E14      ;            ;          ; GNDG_PLL5                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E15      ; 675        ; 9        ; lvds_clk                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E16      ; 705        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E17      ; 710        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E18      ; 693        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E19      ; 729        ; 3        ; nreconf                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E20      ; 730        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E21      ; 747        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E22      ; 761        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E23      ; 760        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E24      ; 16         ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E25      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E26      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E27      ; 29         ; 2        ; array_id[0]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; E28      ; 30         ; 2        ; sclki                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F1       ; 537        ; 5        ; sram0_nwe                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F2       ; 538        ; 5        ; sram0_nce1               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F3       ; 541        ; 5        ; sram0_addr[6]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F4       ; 542        ; 5        ; sram0_addr[7]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F5       ; 561        ; 5        ; sram0_addr[8]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F6       ; 560        ; 5        ; sram0_addr[9]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F7       ; 582        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F8       ; 589        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F9       ; 607        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F10      ; 620        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F11      ; 627        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F12      ; 651        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F13      ; 663        ; 4        ; #TMS                     ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F14      ;            ;          ; VCCA_PLL5                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; F15      ;            ; 9        ; VCC_PLL5_OUTA            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; F16      ; 687        ; 3        ; ^DCLK                    ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F17      ; 701        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F18      ; 712        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F19      ; 731        ; 3        ; mictor1_e[3]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; F20      ; 763        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F21      ; 768        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F22      ; 777        ; 3        ; mictor1_e[0]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; F23      ; 15         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F24      ; 14         ; 2        ; lvds_sync                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F25      ; 33         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F26      ; 34         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F27      ; 37         ; 2        ; sreqo                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F28      ; 38         ; 2        ; misoo                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G1       ; 529        ; 5        ; sram0_data[0]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G2       ; 530        ; 5        ; sram0_data[1]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G3       ; 534        ; 5        ; sram0_nbhe               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G4       ; 533        ; 5        ; sram0_ce2                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G5       ; 555        ; 5        ; sram0_addr[10]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G6       ; 556        ; 5        ; sram0_addr[11]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G7       ; 578        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G8       ; 587        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G9       ; 604        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G10      ; 619        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G11      ; 639        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G12      ; 644        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G13      ; 669        ; 4        ; #TDI                     ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G14      ;            ;          ; GNDA_PLL5                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G16      ;            ; 10       ; VCC_PLL5_OUTB            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; G17      ; 688        ; 3        ; ^CONF_DONE               ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G18      ; 720        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G19      ; 732        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G20      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G21      ; 771        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G22      ; 773        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G23      ; 19         ; 2        ; lvds_spare               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G24      ; 20         ; 2        ; lvds_cmd                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G25      ; 42         ; 2        ; ttl_txena3               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G26      ; 41         ; 2        ; ttl_txena2               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G27      ; 45         ; 2        ; ttl_tx2                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G28      ; 46         ; 2        ; ttl_tx3                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H1       ; 520        ; 5        ; sram0_data[2]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H2       ; 521        ; 5        ; sram0_data[3]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H3       ; 524        ; 5        ; sram0_data[4]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H4       ; 525        ; 5        ; sram0_data[5]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H5       ; 552        ; 5        ; sram0_addr[12]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H6       ; 551        ; 5        ; sram0_addr[13]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H7       ; 548        ; 5        ; sram0_addr[14]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H8       ; 547        ; 5        ; sram0_addr[15]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H9       ; 599        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H10      ; 611        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H11      ; 638        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H12      ; 646        ; 4        ; ~DATA0~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; H13      ; 670        ; 4        ; #TDO                     ; output ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H14      ; 679        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H15      ; 680        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H17      ; 696        ; 3        ; mictor1_e[14]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; H18      ; 709        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H19      ; 734        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H20      ; 748        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H21      ; 28         ; 2        ; mosii                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H22      ; 27         ; 2        ; ccssi                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H23      ; 24         ; 2        ; slot_id[2]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H24      ; 23         ; 2        ; slot_id[3]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H25      ; 51         ; 2        ; ttl_nrx3                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H26      ; 50         ; 2        ; ttl_nrx2                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H27      ; 54         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H28      ; 55         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J1       ; 512        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J2       ; 513        ; 5        ; mictor1_e[13]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; J3       ; 516        ; 5        ; sram0_data[6]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J4       ; 517        ; 5        ; sram0_data[7]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J5       ; 544        ; 5        ; sram0_addr[16]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J6       ; 543        ; 5        ; sram0_addr[17]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J7       ; 535        ; 5        ; sram0_nble               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J8       ; 536        ; 5        ; sram0_noe                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J9       ; 592        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J10      ; 623        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J11      ; 635        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J12      ; 655        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J13      ; 671        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J14      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; J16      ; 684        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J17      ; 690        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J18      ; 716        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J19      ; 725        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J20      ; 742        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J21      ; 39         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J22      ; 40         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J23      ; 32         ; 2        ; array_id[1]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J24      ; 31         ; 2        ; array_id[2]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J25      ; 58         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J26      ; 59         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J27      ; 62         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J28      ; 63         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K1       ; 504        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K2       ; 505        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K3       ; 509        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K4       ; 508        ; 5        ; mictor1_e[4]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; K5       ; 539        ; 5        ; sram0_addr[18]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K6       ; 540        ; 5        ; sram0_addr[19]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K7       ; 531        ; 5        ; mictor1_e[1]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; K8       ; 532        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K9       ; 526        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; K10      ; 629        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K11      ; 641        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K12      ; 665        ; 4        ; #TCK                     ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K13      ; 672        ; 4        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; K14      ; 677        ; 9        ; fibre_tx_clkw            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; K15      ; 678        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K16      ; 683        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K17      ; 689        ; 3        ; inclk14                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; K18      ; 704        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K19      ; 717        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K20      ; 49         ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; K21      ; 43         ; 2        ; box_id_ena_n             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K22      ; 44         ; 2        ; ttl_txena1               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K23      ; 35         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K24      ; 36         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K25      ; 67         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K26      ; 66         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K27      ; 70         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K28      ; 71         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L1       ; 496        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L2       ; 497        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L3       ; 500        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L4       ; 501        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L5       ; 522        ; 5        ; sram0_data[8]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L6       ; 523        ; 5        ; sram0_data[9]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L7       ; 528        ; 5        ; sram0_data[10]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L8       ; 527        ; 5        ; sram0_data[11]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L9       ; 519        ; 5        ; sram0_data[14]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L10      ; 518        ; 5        ; sram0_data[15]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L11      ; 649        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L12      ; 664        ; 4        ; #TRST                    ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L13      ; 673        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L16      ; 686        ; 3        ; ^nCONFIG                 ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L17      ; 692        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L18      ; 697        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L19      ; 57         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L20      ; 56         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L21      ; 48         ; 2        ; ttl_tx1                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L22      ; 47         ; 2        ; box_id_out               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L23      ; 52         ; 2        ; box_id_in                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L24      ; 53         ; 2        ; ttl_nrx1                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L25      ; 74         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L26      ; 75         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L27      ; 78         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L28      ; 79         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; M2       ; 487        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M3       ; 491        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M4       ; 492        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M5       ; 511        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M6       ; 510        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M7       ; 515        ; 5        ; sram0_data[12]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M8       ; 514        ; 5        ; sram0_data[13]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M9       ; 507        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M10      ; 506        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M11      ; 654        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M12      ; 666        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M13      ; 674        ; 4        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M16      ; 685        ; 3        ; ^nSTATUS                 ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M17      ; 691        ; 3        ; inclk15                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; M18      ; 698        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M19      ; 69         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M20      ; 68         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M21      ; 61         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M22      ; 60         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M23      ; 65         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M24      ; 64         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M25      ; 83         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M26      ; 84         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M27      ; 87         ; 2        ; mictor1_e[2]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; M28      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; N1       ; 488        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N2       ; 484        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; N3       ; 503        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N4       ; 502        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N5       ; 494        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N6       ; 495        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N7       ; 498        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N8       ; 499        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N9       ; 490        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N10      ; 489        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N15      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N19      ; 86         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N20      ; 85         ; 2        ; mictor1_e[5]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; N21      ; 81         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N22      ; 80         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N23      ; 77         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N24      ; 76         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N25      ; 73         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N26      ; 72         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N27      ; 91         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; N28      ; 88         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P2       ; 483        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P3       ; 482        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P4       ; 481        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P5       ;            ;          ; GNDA_PLL4                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P6       ;            ;          ; VCCA_PLL4                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P7       ;            ;          ; GNDG_PLL4                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P8       ;            ;          ; VCCG_PLL4                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P9       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; P10      ; 493        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; P11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P16      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P19      ; 82         ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; P20      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; P21      ;            ;          ; VCCG_PLL1                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P22      ;            ;          ; GNDG_PLL1                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P23      ;            ;          ; VCCA_PLL1                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P24      ;            ;          ; GNDA_PLL1                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P25      ; 94         ; 2        ; inclk1                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; P26      ; 93         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P27      ; 92         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P28      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R2       ; 480        ; 6        ; fibre_rx_clkr            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; R3       ; 477        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; R4       ; 478        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R5       ;            ;          ; GNDA_PLL3                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R6       ;            ;          ; VCCA_PLL3                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R7       ;            ;          ; GNDG_PLL3                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R8       ;            ;          ; VCCG_PLL3                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R9       ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; R10      ; 468        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; R11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R13      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R15      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R17      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R19      ; 107        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; R20      ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; R21      ;            ;          ; VCCG_PLL2                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R22      ;            ;          ; GNDG_PLL2                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R23      ;            ;          ; VCCA_PLL2                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R24      ;            ;          ; GNDA_PLL2                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R25      ; 97         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R26      ; 98         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; R27      ; 95         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R28      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T1       ; 476        ; 6        ; sram1_addr[0]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T2       ; 479        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; T3       ; 474        ; 6        ; sram1_addr[2]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T4       ; 473        ; 6        ; sram1_addr[3]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T5       ; 461        ; 6        ; sram1_addr[6]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T6       ; 460        ; 6        ; sram1_addr[7]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T7       ; 469        ; 6        ; sram1_addr[8]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T8       ; 470        ; 6        ; sram1_addr[9]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T9       ; 465        ; 6        ; sram1_addr[10]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T10      ; 464        ; 6        ; sram1_addr[11]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T14      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T18      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T19      ; 105        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T20      ; 106        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T21      ; 101        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T22      ; 102        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T23      ; 110        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T24      ; 111        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T25      ; 115        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T26      ; 114        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T27      ; 96         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; T28      ; 99         ; 1        ; lvds_reply_bc3_a         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U1       ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; U2       ; 475        ; 6        ; sram1_addr[1]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U3       ; 472        ; 6        ; sram1_addr[4]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U4       ; 471        ; 6        ; sram1_addr[5]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U5       ; 453        ; 6        ; sram1_noe                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U6       ; 452        ; 6        ; sram1_nble               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U7       ; 448        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U8       ; 449        ; 6        ; mictor1_e[8]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; U9       ; 456        ; 6        ; sram1_addr[12]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U10      ; 457        ; 6        ; sram1_addr[13]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U13      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U19      ; 118        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U20      ; 119        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U21      ; 126        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U22      ; 127        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U23      ; 123        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U24      ; 122        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U25      ; 104        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U26      ; 103        ; 1        ; lvds_reply_bc1_a         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U27      ; 100        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U28      ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; V1       ; 466        ; 6        ; sram1_addr[14]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V2       ; 467        ; 6        ; sram1_addr[15]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V3       ; 463        ; 6        ; sram1_addr[18]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V4       ; 462        ; 6        ; sram1_addr[19]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V5       ; 441        ; 6        ; sram1_data[0]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V6       ; 440        ; 6        ; sram1_data[1]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V7       ; 437        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V8       ; 436        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V9       ; 444        ; 6        ; sram1_ce2                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V10      ; 445        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V11      ; 311        ; 7        ; mictor1_o[0]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; V12      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V18      ; 266        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; V19      ; 130        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V20      ; 131        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V21      ; 139        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V22      ; 138        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V23      ; 135        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V24      ; 134        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V25      ; 113        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V26      ; 112        ; 1        ; lvds_reply_bc1_b         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V27      ; 108        ; 1        ; lvds_reply_bc3_b         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V28      ; 109        ; 1        ; mictor1_e[9]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; W1       ; 459        ; 6        ; sram1_addr[16]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W2       ; 458        ; 6        ; sram1_addr[17]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W3       ; 455        ; 6        ; sram1_nce1               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W4       ; 454        ; 6        ; sram1_nwe                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W5       ; 431        ; 6        ; sram1_data[2]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W6       ; 432        ; 6        ; sram1_data[3]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W7       ; 427        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W8       ; 428        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W9       ; 435        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; W10      ; 319        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W11      ; 310        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W12      ; 299        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W13      ; 291        ; 7        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; W14      ; 288        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W15      ; 287        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W16      ; 282        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W17      ; 279        ; 8        ; ^MSEL1                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; W18      ; 267        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W19      ; 249        ; 8        ; mictor1_e[7]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; W20      ; 140        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; W21      ; 147        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W22      ; 148        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W23      ; 143        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W24      ; 144        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W25      ; 121        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W26      ; 120        ; 1        ; lvds_reply_ac_a          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W27      ; 117        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W28      ; 116        ; 1        ; lvds_reply_bc2_a         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y1       ; 451        ; 6        ; sram1_nbhe               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y2       ; 450        ; 6        ; sram1_data[4]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y3       ; 447        ; 6        ; sram1_data[5]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y4       ; 446        ; 6        ; sram1_data[6]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y5       ; 420        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y6       ; 419        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y7       ; 423        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y8       ; 424        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y9       ; 373        ; 7        ; mictor1_o[1]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y10      ; 337        ; 7        ; mictor1_o[2]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y11      ; 316        ; 7        ; mictor1_o[3]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y12      ; 300        ; 7        ; ^nIO_PULLUP              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y13      ; 292        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y14      ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; Y15      ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; Y16      ; 281        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y17      ; 273        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y18      ; 261        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y19      ; 248        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y20      ; 217        ; 8        ; smb_nalert               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y21      ; 151        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y22      ; 152        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y23      ; 156        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y24      ; 155        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y25      ; 129        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y26      ; 128        ; 1        ; lvds_reply_ac_b          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y27      ; 125        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y28      ; 124        ; 1        ; lvds_reply_bc2_b         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                         ;
+-------------------------------+-----------------------------------------------------------------------------+-------------------------------------------------------+
; Name                          ; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|pll ; manch_pll:manch_pll_block|altpll:altpll_component|pll ;
+-------------------------------+-----------------------------------------------------------------------------+-------------------------------------------------------+
; SDC pin name                  ; clk_switchover_slave|pll0|altpll_component|pll                              ; manch_pll_block|altpll_component|pll                  ;
; PLL type                      ; Enhanced                                                                    ; Fast                                                  ;
; Scan chain                    ; None                                                                        ; None                                                  ;
; PLL mode                      ; Normal                                                                      ; Normal                                                ;
; Feedback source               ; --                                                                          ; --                                                    ;
; Compensate clock              ; clock0                                                                      ; clock0                                                ;
; Compensated input/output pins ; --                                                                          ; --                                                    ;
; Switchover on loss of clock   ; On                                                                          ; --                                                    ;
; Switchover counter            ; 11                                                                          ; --                                                    ;
; Primary clock                 ; inclk0                                                                      ; --                                                    ;
; Input frequency 0             ; 25.0 MHz                                                                    ; 25.0 MHz                                              ;
; Input frequency 1             ; 25.0 MHz                                                                    ; --                                                    ;
; Nominal PFD frequency         ; 25.0 MHz                                                                    ; 25.0 MHz                                              ;
; Nominal VCO frequency         ; 599.9 MHz                                                                   ; 750.2 MHz                                             ;
; Freq min lock                 ; 12.5 MHz                                                                    ; 10.0 MHz                                              ;
; Freq max lock                 ; 33.33 MHz                                                                   ; 33.33 MHz                                             ;
; Clock Offset                  ; 0 ps                                                                        ; -833 ps                                               ;
; M VCO Tap                     ; 0                                                                           ; 0                                                     ;
; M Initial                     ; 1                                                                           ; 2                                                     ;
; M value                       ; 24                                                                          ; 30                                                    ;
; N value                       ; 1                                                                           ; 1                                                     ;
; M counter delay               ; 0 ps                                                                        ; --                                                    ;
; N counter delay               ; 0 ps                                                                        ; --                                                    ;
; M2 value                      ; --                                                                          ; --                                                    ;
; N2 value                      ; --                                                                          ; --                                                    ;
; SS counter                    ; --                                                                          ; --                                                    ;
; Downspread                    ; --                                                                          ; --                                                    ;
; Spread frequency              ; --                                                                          ; --                                                    ;
; Charge pump current           ; 50 uA                                                                       ; 20 uA                                                 ;
; Loop filter resistance        ; 1.021000 KOhm                                                               ; 1.021000 KOhm                                         ;
; Loop filter capacitance       ; 10 pF                                                                       ; 10 pF                                                 ;
; Freq zero                     ; 0.240 MHz                                                                   ; 0.240 MHz                                             ;
; Bandwidth                     ; 550 KHz                                                                     ; 210 KHz                                               ;
; Freq pole                     ; 15.844 MHz                                                                  ; 15.844 MHz                                            ;
; enable0 counter               ; --                                                                          ; --                                                    ;
; enable1 counter               ; --                                                                          ; --                                                    ;
; Real time reconfigurable      ; Off                                                                         ; --                                                    ;
; Scan chain MIF file           ; --                                                                          ; --                                                    ;
; Preserve PLL counter order    ; Off                                                                         ; Off                                                   ;
; PLL location                  ; PLL_5                                                                       ; PLL_1                                                 ;
; Inclk0 signal                 ; inclk14                                                                     ; inclk1                                                ;
; Inclk1 signal                 ; inclk15                                                                     ; --                                                    ;
; Inclk0 signal type            ; Dedicated Pin                                                               ; Dedicated Pin                                         ;
; Inclk1 signal type            ; Dedicated Pin                                                               ; --                                                    ;
+-------------------------------+-----------------------------------------------------------------------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------+-----------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+----------------------------------------------------------+
; Name                                                                             ; Output Clock    ; Mult ; Div ; Output Frequency ; Phase Shift    ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                                             ;
+----------------------------------------------------------------------------------+-----------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+----------------------------------------------------------+
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk0    ; clock0          ; 2    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G3      ; 0 ps          ; 12            ; 6/6 Even   ; 1       ; 0       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]    ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk1    ; clock1          ; 2    ; 1   ; 50.0 MHz         ; 180 (10000 ps) ; 0 ps  ; 50/50      ; G0      ; 0 ps          ; 12            ; 6/6 Even   ; 7       ; 0       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]    ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk2    ; clock2          ; 4    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G2      ; 0 ps          ; 6             ; 3/3 Even   ; 1       ; 0       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]    ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk3    ; clock3          ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G1      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]    ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_extclk0 ; External clock0 ; 1    ; 1   ; 25.0 MHz         ; 180 (20000 ps) ; 0 ps  ; 50/50      ; E0      ; 0 ps          ; 24            ; 12/12 Even ; 13      ; 0       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0] ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_extclk1 ; External clock1 ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; E1      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1] ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_extclk2 ; External clock2 ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; E2      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2] ;
; manch_pll:manch_pll_block|altpll:altpll_component|_clk0                          ; clock0          ; 1    ; 1   ; 25.0 MHz         ; -7 (-832 ps)   ; 0 ps  ; 50/50      ; G0      ; --            ; 30            ; 15/15 Even ; 1       ; 3       ; manch_pll_block|altpll_component|pll|clk[0]              ;
+----------------------------------------------------------------------------------+-----------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+----------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS                     ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 10 pF ; Not Available                      ;
; 1.8 V                            ; 10 pF ; Not Available                      ;
; 1.5 V                            ; 10 pF ; Not Available                      ;
; GTL                              ; 30 pF ; 25 Ohm (Parallel)                  ;
; GTL+                             ; 30 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 8 pF  ; 25 Ohm (Parallel)                  ;
; Compact PCI                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; AGP 1X                           ; 10 pF ; Not Available                      ;
; AGP 2X                           ; 10 pF ; Not Available                      ;
; CTT                              ; 30 pF ; 50 Ohm (Parallel)                  ;
; SSTL-3 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; LVDS                             ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential LVPECL              ; 4 pF  ; 100 Ohm (Differential)             ;
; 3.3-V PCML                       ; 4 pF  ; 50 Ohm (Parallel)                  ;
; HyperTransport                   ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential 1.5-V HSTL Class I  ; 20 pF ; (See 1.5-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class I  ; 20 pF ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 20 pF ; (See 1.8-V HSTL Class II)          ;
; Differential SSTL-2              ; 30 pF ; (See SSTL-2)                       ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                   ; Logic Cells ; LC Registers ; Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                        ; Library Name ;
+------------------------------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |clk_card                                                                    ; 18017 (541) ; 8077         ; 949760      ; 48    ; 171  ; 3      ; 10           ; 0       ; 1         ; 1         ; 255  ; 0            ; 9940 (541)   ; 1670 (0)          ; 6407 (0)         ; 2895 (0)        ; 1511 (44)  ; |clk_card                                                                                                                                                                                                                                                                  ; work         ;
;    |all_cards:i_all_cards|                                                   ; 278 (22)    ; 256          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (22)      ; 128 (0)           ; 128 (0)          ; 0 (0)           ; 128 (128)  ; |clk_card|all_cards:i_all_cards                                                                                                                                                                                                                                            ; work         ;
;       |reg:\i_all_cards_bank:10:all_cards_reg|                               ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|all_cards:i_all_cards|reg:\i_all_cards_bank:10:all_cards_reg                                                                                                                                                                                                     ; work         ;
;       |reg:\i_all_cards_bank:3:all_cards_reg|                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|all_cards:i_all_cards|reg:\i_all_cards_bank:3:all_cards_reg                                                                                                                                                                                                      ; work         ;
;       |reg:\i_all_cards_bank:4:all_cards_reg|                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|all_cards:i_all_cards|reg:\i_all_cards_bank:4:all_cards_reg                                                                                                                                                                                                      ; work         ;
;       |reg:\i_all_cards_bank:5:all_cards_reg|                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|all_cards:i_all_cards|reg:\i_all_cards_bank:5:all_cards_reg                                                                                                                                                                                                      ; work         ;
;       |reg:\i_all_cards_bank:6:all_cards_reg|                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|all_cards:i_all_cards|reg:\i_all_cards_bank:6:all_cards_reg                                                                                                                                                                                                      ; work         ;
;       |reg:\i_all_cards_bank:7:all_cards_reg|                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|all_cards:i_all_cards|reg:\i_all_cards_bank:7:all_cards_reg                                                                                                                                                                                                      ; work         ;
;       |reg:\i_all_cards_bank:8:all_cards_reg|                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|all_cards:i_all_cards|reg:\i_all_cards_bank:8:all_cards_reg                                                                                                                                                                                                      ; work         ;
;       |reg:\i_all_cards_bank:9:all_cards_reg|                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|all_cards:i_all_cards|reg:\i_all_cards_bank:9:all_cards_reg                                                                                                                                                                                                      ; work         ;
;    |backplane_id_thermo:backplane_id_thermo_slave|                           ; 213 (63)    ; 114          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 99 (45)      ; 21 (0)            ; 93 (18)          ; 18 (0)          ; 2 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave                                                                                                                                                                                                                    ; work         ;
;       |counter:byte_counter|                                                 ; 7 (7)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|counter:byte_counter                                                                                                                                                                                               ; work         ;
;       |reg:id_data0|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|reg:id_data0                                                                                                                                                                                                       ; work         ;
;       |reg:id_data1|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|reg:id_data1                                                                                                                                                                                                       ; work         ;
;       |reg:id_data2|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|reg:id_data2                                                                                                                                                                                                       ; work         ;
;       |reg:id_data3|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|reg:id_data3                                                                                                                                                                                                       ; work         ;
;       |reg:thermo_data0|                                                     ; 7 (7)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|reg:thermo_data0                                                                                                                                                                                                   ; work         ;
;       |reg:thermo_data1|                                                     ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|reg:thermo_data1                                                                                                                                                                                                   ; work         ;
;       |three_wire_master:master|                                             ; 96 (59)     ; 45           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 51 (51)      ; 6 (0)             ; 39 (8)           ; 18 (0)          ; 2 (2)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master                                                                                                                                                                                           ; work         ;
;          |binary_counter:bit_counter|                                        ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|binary_counter:bit_counter                                                                                                                                                                ; work         ;
;          |binary_counter:timer_counter|                                      ; 18 (18)     ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; 18 (18)         ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|binary_counter:timer_counter                                                                                                                                                              ; work         ;
;          |shift_reg:rx_data_reg|                                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|shift_reg:rx_data_reg                                                                                                                                                                     ; work         ;
;          |shift_reg:tx_data_reg|                                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|shift_reg:tx_data_reg                                                                                                                                                                     ; work         ;
;    |cc_reset:cc_reset_block|                                                 ; 180 (95)    ; 104          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 76 (63)      ; 5 (4)             ; 99 (28)          ; 72 (0)          ; 6 (1)      ; |clk_card|cc_reset:cc_reset_block                                                                                                                                                                                                                                          ; work         ;
;       |us_timer:timeout_timer1|                                              ; 42 (42)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |clk_card|cc_reset:cc_reset_block|us_timer:timeout_timer1                                                                                                                                                                                                                  ; work         ;
;       |us_timer:timeout_timer2|                                              ; 43 (43)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 35 (35)          ; 36 (36)         ; 2 (2)      ; |clk_card|cc_reset:cc_reset_block|us_timer:timeout_timer2                                                                                                                                                                                                                  ; work         ;
;    |clk_switchover:clk_switchover_slave|                                     ; 32 (32)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|clk_switchover:clk_switchover_slave                                                                                                                                                                                                                              ; work         ;
;       |cc_pll:pll0|                                                          ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|clk_switchover:clk_switchover_slave|cc_pll:pll0                                                                                                                                                                                                                  ; work         ;
;          |altpll:altpll_component|                                           ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component                                                                                                                                                                                          ; work         ;
;    |config_fpga:config_fpga_slave|                                           ; 24 (24)     ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|config_fpga:config_fpga_slave                                                                                                                                                                                                                                    ; work         ;
;    |dispatch:cc_dispatch_block|                                              ; 1466 (322)  ; 427          ; 67072       ; 2     ; 2    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1039 (315)   ; 31 (0)            ; 396 (7)          ; 186 (0)         ; 47 (32)    ; |clk_card|dispatch:cc_dispatch_block                                                                                                                                                                                                                                       ; work         ;
;       |altsyncram:buf|                                                       ; 0 (0)       ; 0            ; 65536       ; 0     ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|altsyncram:buf                                                                                                                                                                                                                        ; work         ;
;          |altsyncram_a9p3:auto_generated|                                    ; 0 (0)       ; 0            ; 65536       ; 0     ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|altsyncram:buf|altsyncram_a9p3:auto_generated                                                                                                                                                                                         ; work         ;
;       |dispatch_cmd_receive:receiver|                                        ; 377 (64)    ; 153          ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 224 (56)     ; 31 (0)            ; 122 (8)          ; 54 (11)         ; 12 (12)    ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver                                                                                                                                                                                                         ; work         ;
;          |binary_counter:word_counter|                                       ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|binary_counter:word_counter                                                                                                                                                                             ; work         ;
;          |lvds_rx:cmd_rx|                                                    ; 92 (8)      ; 73           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 15 (0)            ; 58 (4)           ; 32 (0)          ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx                                                                                                                                                                                          ; work         ;
;             |binary_counter:sample_counter|                                  ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter                                                                                                                                                            ; work         ;
;             |dcfifo:data_buffer|                                             ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer                                                                                                                                                                       ; work         ;
;                |dcfifo_fd12:auto_generated|                                  ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated                                                                                                                                            ; work         ;
;                   |alt_sync_fifo_qcj:sync_fifo|                              ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                                                                                ; work         ;
;                      |add_sub_pf8:add_sub2|                                  ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                                                                                           ; work         ;
;                      |cntr_aua:cntr1|                                        ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                                                                                 ; work         ;
;                      |dpram_t441:dpram4|                                     ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                                                                                              ; work         ;
;                         |altsyncram_6rh1:altsyncram14|                       ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14                                                                 ; work         ;
;             |shift_reg:rx_buffer|                                            ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer                                                                                                                                                                      ; work         ;
;             |shift_reg:rx_sample|                                            ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_sample                                                                                                                                                                      ; work         ;
;          |parallel_crc:crc_calc|                                             ; 181 (181)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 149 (149)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|parallel_crc:crc_calc                                                                                                                                                                                   ; work         ;
;          |reg:hdr0|                                                          ; 13 (13)     ; 13           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|reg:hdr0                                                                                                                                                                                                ; work         ;
;          |reg:hdr1|                                                          ; 16 (16)     ; 16           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|reg:hdr1                                                                                                                                                                                                ; work         ;
;       |dispatch_reply_transmit:transmitter|                                  ; 593 (256)   ; 170          ; 1024        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 423 (249)    ; 0 (0)             ; 170 (7)          ; 74 (20)         ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter                                                                                                                                                                                                   ; work         ;
;          |binary_counter:word_counter|                                       ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|binary_counter:word_counter                                                                                                                                                                       ; work         ;
;          |lvds_tx:reply_tx_a|                                                ; 74 (11)     ; 54           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (7)       ; 0 (0)             ; 54 (4)           ; 15 (0)          ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a                                                                                                                                                                                ; work         ;
;             |counter:bit_counter|                                            ; 15 (15)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|counter:bit_counter                                                                                                                                                            ; work         ;
;             |fifo:data_buffer|                                               ; 14 (6)      ; 9            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (1)            ; 8 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer                                                                                                                                                               ; work         ;
;                |altsyncram:fifo_storage|                                     ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                       ; work         ;
;                   |altsyncram_tpb1:auto_generated|                           ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated                                                                                                        ; work         ;
;                |lpm_counter:read_pointer|                                    ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                      ; work         ;
;                   |cntr_gvi:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:read_pointer|cntr_gvi:auto_generated                                                                                                              ; work         ;
;                |lpm_counter:write_pointer|                                   ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                     ; work         ;
;                   |cntr_gvi:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:write_pointer|cntr_gvi:auto_generated                                                                                                             ; work         ;
;             |shift_reg:tx_buffer|                                            ; 34 (34)     ; 34           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer                                                                                                                                                            ; work         ;
;          |lvds_tx:reply_tx_b|                                                ; 74 (11)     ; 54           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (7)       ; 0 (0)             ; 54 (4)           ; 15 (0)          ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b                                                                                                                                                                                ; work         ;
;             |counter:bit_counter|                                            ; 15 (15)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|counter:bit_counter                                                                                                                                                            ; work         ;
;             |fifo:data_buffer|                                               ; 14 (6)      ; 9            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (1)            ; 8 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer                                                                                                                                                               ; work         ;
;                |altsyncram:fifo_storage|                                     ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                       ; work         ;
;                   |altsyncram_tpb1:auto_generated|                           ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated                                                                                                        ; work         ;
;                |lpm_counter:read_pointer|                                    ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                      ; work         ;
;                   |cntr_gvi:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:read_pointer|cntr_gvi:auto_generated                                                                                                              ; work         ;
;                |lpm_counter:write_pointer|                                   ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                     ; work         ;
;                   |cntr_gvi:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:write_pointer|cntr_gvi:auto_generated                                                                                                             ; work         ;
;             |shift_reg:tx_buffer|                                            ; 34 (34)     ; 34           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer                                                                                                                                                            ; work         ;
;          |parallel_crc:crc_calc|                                             ; 178 (178)   ; 44           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 134 (134)    ; 0 (0)             ; 44 (44)          ; 13 (13)         ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc                                                                                                                                                                             ; work         ;
;       |dispatch_wishbone:wishbone|                                           ; 129 (87)    ; 52           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 77 (71)      ; 0 (0)             ; 52 (16)          ; 58 (22)         ; 3 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_wishbone:wishbone                                                                                                                                                                                                            ; work         ;
;          |us_timer:wdt|                                                      ; 42 (42)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|us_timer:wdt                                                                                                                                                                                               ; work         ;
;       |reg:hdr0|                                                             ; 23 (23)     ; 23           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|reg:hdr0                                                                                                                                                                                                                              ; work         ;
;       |reg:hdr1|                                                             ; 22 (22)     ; 22           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|reg:hdr1                                                                                                                                                                                                                              ; work         ;
;    |dispatch:psuc_dispatch_block|                                            ; 1159 (107)  ; 386          ; 67072       ; 2     ; 2    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 773 (100)    ; 37 (0)            ; 349 (7)          ; 150 (0)         ; 7 (0)      ; |clk_card|dispatch:psuc_dispatch_block                                                                                                                                                                                                                                     ; work         ;
;       |altsyncram:buf|                                                       ; 0 (0)       ; 0            ; 65536       ; 0     ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|altsyncram:buf                                                                                                                                                                                                                      ; work         ;
;          |altsyncram_a9p3:auto_generated|                                    ; 0 (0)       ; 0            ; 65536       ; 0     ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|altsyncram:buf|altsyncram_a9p3:auto_generated                                                                                                                                                                                       ; work         ;
;       |dispatch_cmd_receive:receiver|                                        ; 369 (60)    ; 155          ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 214 (52)     ; 37 (0)            ; 118 (8)          ; 54 (11)         ; 7 (7)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver                                                                                                                                                                                                       ; work         ;
;          |binary_counter:word_counter|                                       ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|binary_counter:word_counter                                                                                                                                                                           ; work         ;
;          |lvds_rx:cmd_rx|                                                    ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx                                                                                                                                                                                        ; work         ;
;             |binary_counter:sample_counter|                                  ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter                                                                                                                                                          ; work         ;
;             |dcfifo:data_buffer|                                             ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer                                                                                                                                                                     ; work         ;
;                |dcfifo_fd12:auto_generated|                                  ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated                                                                                                                                          ; work         ;
;                   |alt_sync_fifo_qcj:sync_fifo|                              ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                                                                              ; work         ;
;                      |add_sub_pf8:add_sub2|                                  ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                                                                                         ; work         ;
;                      |cntr_aua:cntr1|                                        ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                                                                               ; work         ;
;                      |dpram_t441:dpram4|                                     ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                                                                                            ; work         ;
;                         |altsyncram_6rh1:altsyncram14|                       ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14                                                               ; work         ;
;             |shift_reg:rx_buffer|                                            ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer                                                                                                                                                                    ; work         ;
;             |shift_reg:rx_sample|                                            ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_sample                                                                                                                                                                    ; work         ;
;          |parallel_crc:crc_calc|                                             ; 175 (175)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 143 (143)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|parallel_crc:crc_calc                                                                                                                                                                                 ; work         ;
;          |reg:hdr0|                                                          ; 13 (13)     ; 13           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|reg:hdr0                                                                                                                                                                                              ; work         ;
;          |reg:hdr1|                                                          ; 16 (16)     ; 16           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|reg:hdr1                                                                                                                                                                                              ; work         ;
;       |dispatch_reply_transmit:transmitter|                                  ; 593 (257)   ; 170          ; 1024        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 423 (250)    ; 0 (0)             ; 170 (7)          ; 74 (20)         ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter                                                                                                                                                                                                 ; work         ;
;          |binary_counter:word_counter|                                       ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|binary_counter:word_counter                                                                                                                                                                     ; work         ;
;          |lvds_tx:reply_tx_a|                                                ; 74 (11)     ; 54           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (7)       ; 0 (0)             ; 54 (4)           ; 15 (0)          ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a                                                                                                                                                                              ; work         ;
;             |counter:bit_counter|                                            ; 15 (15)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|counter:bit_counter                                                                                                                                                          ; work         ;
;             |fifo:data_buffer|                                               ; 14 (6)      ; 9            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (1)            ; 8 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer                                                                                                                                                             ; work         ;
;                |altsyncram:fifo_storage|                                     ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                     ; work         ;
;                   |altsyncram_tpb1:auto_generated|                           ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated                                                                                                      ; work         ;
;                |lpm_counter:read_pointer|                                    ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                    ; work         ;
;                   |cntr_gvi:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:read_pointer|cntr_gvi:auto_generated                                                                                                            ; work         ;
;                |lpm_counter:write_pointer|                                   ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                   ; work         ;
;                   |cntr_gvi:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:write_pointer|cntr_gvi:auto_generated                                                                                                           ; work         ;
;             |shift_reg:tx_buffer|                                            ; 34 (34)     ; 34           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer                                                                                                                                                          ; work         ;
;          |lvds_tx:reply_tx_b|                                                ; 74 (11)     ; 54           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (7)       ; 0 (0)             ; 54 (4)           ; 15 (0)          ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b                                                                                                                                                                              ; work         ;
;             |counter:bit_counter|                                            ; 15 (15)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|counter:bit_counter                                                                                                                                                          ; work         ;
;             |fifo:data_buffer|                                               ; 14 (6)      ; 9            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (1)            ; 8 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer                                                                                                                                                             ; work         ;
;                |altsyncram:fifo_storage|                                     ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                     ; work         ;
;                   |altsyncram_tpb1:auto_generated|                           ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated                                                                                                      ; work         ;
;                |lpm_counter:read_pointer|                                    ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                    ; work         ;
;                   |cntr_gvi:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:read_pointer|cntr_gvi:auto_generated                                                                                                            ; work         ;
;                |lpm_counter:write_pointer|                                   ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                   ; work         ;
;                   |cntr_gvi:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:write_pointer|cntr_gvi:auto_generated                                                                                                           ; work         ;
;             |shift_reg:tx_buffer|                                            ; 34 (34)     ; 34           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer                                                                                                                                                          ; work         ;
;          |parallel_crc:crc_calc|                                             ; 177 (177)   ; 44           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 133 (133)    ; 0 (0)             ; 44 (44)          ; 13 (13)         ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc                                                                                                                                                                           ; work         ;
;       |dispatch_wishbone:wishbone|                                           ; 52 (52)     ; 16           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 16 (16)          ; 22 (22)         ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_wishbone:wishbone                                                                                                                                                                                                          ; work         ;
;       |reg:hdr0|                                                             ; 22 (22)     ; 22           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|reg:hdr0                                                                                                                                                                                                                            ; work         ;
;       |reg:hdr1|                                                             ; 16 (16)     ; 16           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|reg:hdr1                                                                                                                                                                                                                            ; work         ;
;    |dv_rx:dv_rx_slave|                                                       ; 213 (166)   ; 201          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 164 (125)         ; 37 (29)          ; 8 (0)           ; 3 (3)      ; |clk_card|dv_rx:dv_rx_slave                                                                                                                                                                                                                                                ; work         ;
;       |binary_counter:sample_counter|                                        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|dv_rx:dv_rx_slave|binary_counter:sample_counter                                                                                                                                                                                                                  ; work         ;
;       |shift_reg:rx_buffer|                                                  ; 39 (39)     ; 39           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (39)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dv_rx:dv_rx_slave|shift_reg:rx_buffer                                                                                                                                                                                                                            ; work         ;
;    |fpga_thermo:fpga_thermo_slave|                                           ; 212 (25)    ; 138          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 74 (17)      ; 8 (0)             ; 130 (8)          ; 76 (0)          ; 6 (0)      ; |clk_card|fpga_thermo:fpga_thermo_slave                                                                                                                                                                                                                                    ; work         ;
;       |reg:thermo_data|                                                      ; 31 (31)     ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 31 (31)          ; 0 (0)           ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo_slave|reg:thermo_data                                                                                                                                                                                                                    ; work         ;
;       |smb_master:master2|                                                   ; 113 (58)    ; 63           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 50 (43)      ; 8 (0)             ; 55 (15)          ; 40 (4)          ; 3 (0)      ; |clk_card|fpga_thermo:fpga_thermo_slave|smb_master:master2                                                                                                                                                                                                                 ; work         ;
;          |shift_reg:rx_data_reg|                                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo_slave|smb_master:master2|shift_reg:rx_data_reg                                                                                                                                                                                           ; work         ;
;          |shift_reg:tx_addr_reg|                                             ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo_slave|smb_master:master2|shift_reg:tx_addr_reg                                                                                                                                                                                           ; work         ;
;          |us_timer:smb_timer|                                                ; 43 (43)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |clk_card|fpga_thermo:fpga_thermo_slave|smb_master:master2|us_timer:smb_timer                                                                                                                                                                                              ; work         ;
;       |us_timer:timeout_timer|                                               ; 43 (43)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |clk_card|fpga_thermo:fpga_thermo_slave|us_timer:timeout_timer                                                                                                                                                                                                             ; work         ;
;    |frame_timing:frame_timing_slave|                                         ; 580 (0)     ; 401          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 179 (0)      ; 45 (0)            ; 356 (0)          ; 31 (0)          ; 197 (0)    ; |clk_card|frame_timing:frame_timing_slave                                                                                                                                                                                                                                  ; work         ;
;       |frame_timing_core:ftc|                                                ; 65 (65)     ; 46           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 1 (1)             ; 45 (45)          ; 31 (31)         ; 9 (9)      ; |clk_card|frame_timing:frame_timing_slave|frame_timing_core:ftc                                                                                                                                                                                                            ; work         ;
;       |frame_timing_wbs:wbi|                                                 ; 515 (355)   ; 355          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 160 (160)    ; 44 (15)           ; 311 (180)        ; 0 (0)           ; 188 (188)  ; |clk_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi                                                                                                                                                                                                             ; work         ;
;          |reg:address_on_delay_reg|                                          ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:address_on_delay_reg                                                                                                                                                                                    ; work         ;
;          |reg:feedback_delay_reg|                                            ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 26 (26)          ; 0 (0)           ; 0 (0)      ; |clk_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:feedback_delay_reg                                                                                                                                                                                      ; work         ;
;          |reg:resync_req_reg|                                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |clk_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg                                                                                                                                                                                          ; work         ;
;          |reg:sample_delay_reg|                                              ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:sample_delay_reg                                                                                                                                                                                        ; work         ;
;          |reg:sample_num_reg|                                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 27 (27)          ; 0 (0)           ; 0 (0)      ; |clk_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:sample_num_reg                                                                                                                                                                                          ; work         ;
;    |id_thermo:card_id_thermo_slave|                                          ; 211 (60)    ; 113          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 98 (42)      ; 20 (0)            ; 93 (18)          ; 18 (0)          ; 2 (0)      ; |clk_card|id_thermo:card_id_thermo_slave                                                                                                                                                                                                                                   ; work         ;
;       |counter:byte_counter|                                                 ; 7 (7)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|counter:byte_counter                                                                                                                                                                                                              ; work         ;
;       |one_wire_master:master|                                               ; 98 (61)     ; 45           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 53 (53)      ; 6 (0)             ; 39 (8)           ; 18 (0)          ; 2 (2)      ; |clk_card|id_thermo:card_id_thermo_slave|one_wire_master:master                                                                                                                                                                                                            ; work         ;
;          |binary_counter:bit_counter|                                        ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|one_wire_master:master|binary_counter:bit_counter                                                                                                                                                                                 ; work         ;
;          |binary_counter:timer_counter|                                      ; 18 (18)     ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; 18 (18)         ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|one_wire_master:master|binary_counter:timer_counter                                                                                                                                                                               ; work         ;
;          |shift_reg:rx_data_reg|                                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|one_wire_master:master|shift_reg:rx_data_reg                                                                                                                                                                                      ; work         ;
;          |shift_reg:tx_data_reg|                                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|one_wire_master:master|shift_reg:tx_data_reg                                                                                                                                                                                      ; work         ;
;       |reg:id_data0|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|reg:id_data0                                                                                                                                                                                                                      ; work         ;
;       |reg:id_data1|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|reg:id_data1                                                                                                                                                                                                                      ; work         ;
;       |reg:id_data2|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|reg:id_data2                                                                                                                                                                                                                      ; work         ;
;       |reg:id_data3|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|reg:id_data3                                                                                                                                                                                                                      ; work         ;
;       |reg:thermo_data0|                                                     ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|reg:thermo_data0                                                                                                                                                                                                                  ; work         ;
;       |reg:thermo_data1|                                                     ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|reg:thermo_data1                                                                                                                                                                                                                  ; work         ;
;    |issue_reply:issue_reply_block|                                           ; 10890 (0)   ; 4757         ; 682496      ; 44    ; 166  ; 0      ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 6133 (0)     ; 882 (0)           ; 3875 (0)         ; 2130 (0)        ; 547 (0)    ; |clk_card|issue_reply:issue_reply_block                                                                                                                                                                                                                                    ; work         ;
;       |cmd_queue:i_cmd_queue|                                                ; 814 (422)   ; 437          ; 8704        ; 0     ; 3    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 377 (299)    ; 34 (2)            ; 403 (121)        ; 181 (128)       ; 62 (62)    ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue                                                                                                                                                                                                              ; work         ;
;          |cmd_queue_tpram:cmd_queue_ram40_inst|                              ; 0 (0)       ; 0            ; 8192        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst                                                                                                                                                                         ; work         ;
;             |alt3pram:alt3pram_component|                                    ; 0 (0)       ; 0            ; 8192        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component                                                                                                                                             ; work         ;
;                |altdpram:altdpram_component1|                                ; 0 (0)       ; 0            ; 8192        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                                ; work         ;
;                   |altsyncram:ram_block|                                     ; 0 (0)       ; 0            ; 8192        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                                           ; work         ;
;                      |altsyncram_hoo1:auto_generated|                        ; 0 (0)       ; 0            ; 8192        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_hoo1:auto_generated                                                            ; work         ;
;          |counter:bit_ctr|                                                   ; 12 (12)     ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|counter:bit_ctr                                                                                                                                                                                              ; work         ;
;          |lvds_tx:cmd_tx2|                                                   ; 77 (12)     ; 54           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 23 (8)       ; 0 (0)             ; 54 (4)           ; 15 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2                                                                                                                                                                                              ; work         ;
;             |counter:bit_counter|                                            ; 15 (15)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|counter:bit_counter                                                                                                                                                                          ; work         ;
;             |fifo:data_buffer|                                               ; 16 (8)      ; 9            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (1)            ; 8 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer                                                                                                                                                                             ; work         ;
;                |altsyncram:fifo_storage|                                     ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                                     ; work         ;
;                   |altsyncram_tpb1:auto_generated|                           ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated                                                                                                                      ; work         ;
;                |lpm_counter:read_pointer|                                    ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                                    ; work         ;
;                   |cntr_gvi:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:read_pointer|cntr_gvi:auto_generated                                                                                                                            ; work         ;
;                |lpm_counter:write_pointer|                                   ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                                   ; work         ;
;                   |cntr_gvi:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:write_pointer|cntr_gvi:auto_generated                                                                                                                           ; work         ;
;             |shift_reg:tx_buffer|                                            ; 34 (34)     ; 34           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|shift_reg:tx_buffer                                                                                                                                                                          ; work         ;
;          |reg:bit_status_reg|                                                ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:bit_status_reg                                                                                                                                                                                           ; work         ;
;          |reg:card_addr_reg|                                                 ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:card_addr_reg                                                                                                                                                                                            ; work         ;
;          |reg:cmd_code_reg|                                                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:cmd_code_reg                                                                                                                                                                                             ; work         ;
;          |reg:data_size_reg_t|                                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:data_size_reg_t                                                                                                                                                                                          ; work         ;
;          |reg:frame_seq_num_reg|                                             ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:frame_seq_num_reg                                                                                                                                                                                        ; work         ;
;          |reg:issue_sync_reg|                                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:issue_sync_reg                                                                                                                                                                                           ; work         ;
;          |reg:par_id_reg|                                                    ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:par_id_reg                                                                                                                                                                                               ; work         ;
;          |reg:step_value_reg|                                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:step_value_reg                                                                                                                                                                                           ; work         ;
;          |serial_crc:cmd_crc|                                                ; 113 (113)   ; 64           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 64 (64)          ; 32 (32)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|serial_crc:cmd_crc                                                                                                                                                                                           ; work         ;
;          |shift_reg:sh_reg|                                                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|shift_reg:sh_reg                                                                                                                                                                                             ; work         ;
;       |cmd_translator:i_cmd_translator|                                      ; 773 (730)   ; 307          ; 0           ; 0     ; 0    ; 0      ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 466 (459)    ; 29 (29)           ; 278 (242)        ; 330 (294)       ; 139 (136)  ; |clk_card|issue_reply:issue_reply_block|cmd_translator:i_cmd_translator                                                                                                                                                                                                    ; work         ;
;          |lpm_mult:Mult0|                                                    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|lpm_mult:Mult0                                                                                                                                                                                     ; work         ;
;             |mult_6h01:auto_generated|                                       ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|lpm_mult:Mult0|mult_6h01:auto_generated                                                                                                                                                            ; work         ;
;          |us_timer:timer|                                                    ; 43 (43)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |clk_card|issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|us_timer:timer                                                                                                                                                                                     ; work         ;
;       |fibre_rx:i_fibre_rx|                                                  ; 557 (368)   ; 437          ; 4096        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 120 (97)     ; 197 (142)         ; 240 (129)        ; 92 (24)         ; 26 (17)    ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx                                                                                                                                                                                                                ; work         ;
;          |altsyncram:mem0|                                                   ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|altsyncram:mem0                                                                                                                                                                                                ; work         ;
;             |altsyncram_plj3:auto_generated|                                 ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|altsyncram:mem0|altsyncram_plj3:auto_generated                                                                                                                                                                 ; work         ;
;          |sync_fifo_rx:SFIFO|                                                ; 147 (0)     ; 130          ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (0)       ; 55 (0)            ; 75 (0)           ; 32 (0)          ; 6 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO                                                                                                                                                                                             ; work         ;
;             |dcfifo:dcfifo_component|                                        ; 147 (0)     ; 130          ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (0)       ; 55 (0)            ; 75 (0)           ; 32 (0)          ; 6 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component                                                                                                                                                                     ; work         ;
;                |dcfifo_dph1:auto_generated|                                  ; 147 (8)     ; 130          ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (0)       ; 55 (4)            ; 75 (4)           ; 32 (0)          ; 6 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated                                                                                                                                          ; work         ;
;                   |a_fefifo_2hc:write_state|                                 ; 3 (3)       ; 1            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_fefifo_2hc:write_state                                                                                                                 ; work         ;
;                   |a_fefifo_pkc:read_state|                                  ; 12 (12)     ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_fefifo_pkc:read_state                                                                                                                  ; work         ;
;                   |a_gray2bin_m5b:gray2bin_rs_nbwp|                          ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_gray2bin_m5b:gray2bin_rs_nbwp                                                                                                          ; work         ;
;                   |a_gray2bin_m5b:gray2bin_ws_nbrp|                          ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_gray2bin_m5b:gray2bin_ws_nbrp                                                                                                          ; work         ;
;                   |a_graycounter_v16:rdptr_g|                                ; 12 (12)     ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g                                                                                                                ; work         ;
;                   |a_graycounter_v16:wrptr_g|                                ; 15 (15)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 12 (12)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:wrptr_g                                                                                                                ; work         ;
;                   |alt_synch_pipe_nc8:dffpipe_rs_dgwp|                       ; 24 (0)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp                                                                                                       ; work         ;
;                      |dffpipe_hd9:dffpipe10|                                 ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp|dffpipe_hd9:dffpipe10                                                                                 ; work         ;
;                   |alt_synch_pipe_oc8:dffpipe_ws_dgrp|                       ; 24 (0)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp                                                                                                       ; work         ;
;                      |dffpipe_id9:dffpipe14|                                 ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14                                                                                 ; work         ;
;                   |cntr_dua:rdptr_b|                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|cntr_dua:rdptr_b                                                                                                                         ; work         ;
;                   |cntr_dua:wrptr_b|                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|cntr_dua:wrptr_b                                                                                                                         ; work         ;
;                   |dffpipe_fd9:dffpipe_rdbuw|                                ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dffpipe_fd9:dffpipe_rdbuw                                                                                                                ; work         ;
;                   |dffpipe_fd9:dffpipe_rs_dbwp|                              ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dffpipe_fd9:dffpipe_rs_dbwp                                                                                                              ; work         ;
;                   |dffpipe_fd9:dffpipe_wr_dbuw|                              ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw                                                                                                              ; work         ;
;                   |dffpipe_fd9:dffpipe_ws_nbrp|                              ; 9 (9)       ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 5 (5)            ; 0 (0)           ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp                                                                                                              ; work         ;
;                   |dpram_i4v:fiforam|                                        ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam                                                                                                                        ; work         ;
;                      |altsyncram_9nf1:altsyncram7|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam|altsyncram_9nf1:altsyncram7                                                                                            ; work         ;
;          |us_timer:timeout_timer|                                            ; 42 (42)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|us_timer:timeout_timer                                                                                                                                                                                         ; work         ;
;       |fibre_tx:i_fibre_tx|                                                  ; 137 (32)    ; 101          ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 36 (27)      ; 44 (0)            ; 57 (5)           ; 24 (0)          ; 3 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx                                                                                                                                                                                                                ; work         ;
;          |sync_fifo_tx:tx_fifo|                                              ; 105 (0)     ; 96           ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 44 (0)            ; 52 (0)           ; 24 (0)          ; 3 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo                                                                                                                                                                                           ; work         ;
;             |dcfifo:dcfifo_component|                                        ; 105 (0)     ; 96           ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 44 (0)            ; 52 (0)           ; 24 (0)          ; 3 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component                                                                                                                                                                   ; work         ;
;                |dcfifo_gqh1:auto_generated|                                  ; 105 (6)     ; 96           ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 44 (6)            ; 52 (0)           ; 24 (0)          ; 3 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated                                                                                                                                        ; work         ;
;                   |a_fefifo_4jc:read_state|                                  ; 7 (7)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state                                                                                                                ; work         ;
;                   |a_fefifo_dfc:write_state|                                 ; 2 (2)       ; 1            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_dfc:write_state                                                                                                               ; work         ;
;                   |a_gray2bin_k5b:gray2bin_rs_nbwp|                          ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_gray2bin_k5b:gray2bin_rs_nbwp                                                                                                        ; work         ;
;                   |a_gray2bin_k5b:gray2bin_ws_nbrp|                          ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_gray2bin_k5b:gray2bin_ws_nbrp                                                                                                        ; work         ;
;                   |a_graycounter_t16:rdptr_g|                                ; 9 (9)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g                                                                                                              ; work         ;
;                   |a_graycounter_t16:wrptr_g|                                ; 9 (9)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:wrptr_g                                                                                                              ; work         ;
;                   |alt_synch_pipe_lc8:dffpipe_rs_dgwp|                       ; 18 (0)      ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 1 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp                                                                                                     ; work         ;
;                      |dffpipe_gd9:dffpipe10|                                 ; 18 (18)     ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe10                                                                               ; work         ;
;                   |alt_synch_pipe_mc8:dffpipe_ws_dgrp|                       ; 18 (0)      ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 1 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_mc8:dffpipe_ws_dgrp                                                                                                     ; work         ;
;                      |dffpipe_jd9:dffpipe14|                                 ; 18 (18)     ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_mc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe14                                                                               ; work         ;
;                   |cntr_bua:rdptr_b|                                         ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|cntr_bua:rdptr_b                                                                                                                       ; work         ;
;                   |cntr_bua:wrptr_b|                                         ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|cntr_bua:wrptr_b                                                                                                                       ; work         ;
;                   |dffpipe_dd9:dffpipe_rdbuw|                                ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rdbuw                                                                                                              ; work         ;
;                   |dffpipe_dd9:dffpipe_rs_dbwp|                              ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp                                                                                                            ; work         ;
;                   |dffpipe_dd9:dffpipe_wr_dbuw|                              ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_wr_dbuw                                                                                                            ; work         ;
;                   |dffpipe_dd9:dffpipe_ws_nbrp|                              ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_ws_nbrp                                                                                                            ; work         ;
;                   |dpram_t5v:fiforam|                                        ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dpram_t5v:fiforam                                                                                                                      ; work         ;
;                      |altsyncram_5qf1:altsyncram7|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dpram_t5v:fiforam|altsyncram_5qf1:altsyncram7                                                                                          ; work         ;
;       |reply_queue:i_reply_queue|                                            ; 7897 (549)  ; 3099         ; 667648      ; 44    ; 160  ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4798 (463)   ; 490 (0)           ; 2609 (86)        ; 1404 (138)      ; 282 (183)  ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue                                                                                                                                                                                                          ; work         ;
;          |lpm_mult:Mult0|                                                    ; 47 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 0 (0)            ; 17 (0)          ; 5 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0                                                                                                                                                                                           ; work         ;
;             |mult_tm01:auto_generated|                                       ; 47 (47)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 0 (0)            ; 17 (17)         ; 5 (5)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|mult_tm01:auto_generated                                                                                                                                                                  ; work         ;
;          |reg:bit_status_reg|                                                ; 13 (13)     ; 13           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:bit_status_reg                                                                                                                                                                                       ; work         ;
;          |reg:card_addr_reg|                                                 ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:card_addr_reg                                                                                                                                                                                        ; work         ;
;          |reg:cmd_code_reg|                                                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 12 (12)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg                                                                                                                                                                                         ; work         ;
;          |reg:data_size_reg_t|                                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:data_size_reg_t                                                                                                                                                                                      ; work         ;
;          |reg:frame_seq_num_reg|                                             ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg                                                                                                                                                                                    ; work         ;
;          |reg:issue_sync_num_reg|                                            ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 19 (19)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg                                                                                                                                                                                   ; work         ;
;          |reg:par_id_reg|                                                    ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:par_id_reg                                                                                                                                                                                           ; work         ;
;          |reg:status_reg|                                                    ; 31 (31)     ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 15 (15)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:status_reg                                                                                                                                                                                           ; work         ;
;          |reply_queue_sequencer:rq_seq|                                      ; 7134 (836)  ; 2846         ; 665600      ; 40    ; 160  ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4288 (626)   ; 436 (0)           ; 2410 (210)       ; 1249 (43)       ; 94 (11)    ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq                                                                                                                                                                             ; work         ;
;             |reply_queue_receive:rx_ac|                                      ; 641 (123)   ; 260          ; 66560       ; 4     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 381 (112)    ; 40 (0)            ; 220 (11)         ; 117 (0)         ; 8 (7)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac                                                                                                                                                   ; work         ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 10           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|binary_counter:word_counter                                                                                                                       ; work         ;
;                |fifo:packet_buffer|                                          ; 65 (43)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer                                                                                                                                ; work         ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                        ; work         ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                         ; work         ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                       ; work         ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                               ; work         ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                      ; work         ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                              ; work         ;
;                |lvds_rx:lvds_receiver_a|                                     ; 118 (34)    ; 85           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (18)      ; 17 (2)            ; 68 (14)          ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a                                                                                                                           ; work         ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|binary_counter:sample_counter                                                                                             ; work         ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|dcfifo:data_buffer                                                                                                        ; work         ;
;                      |dcfifo_fd12:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated                                                                             ; work         ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                 ; work         ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                            ; work         ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                  ; work         ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                               ; work         ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14  ; work         ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|shift_reg:rx_buffer                                                                                                       ; work         ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|shift_reg:rx_sample                                                                                                       ; work         ;
;                |lvds_rx:lvds_receiver_b|                                     ; 117 (33)    ; 85           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 32 (17)      ; 16 (2)            ; 69 (14)          ; 42 (10)         ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b                                                                                                                           ; work         ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|binary_counter:sample_counter                                                                                             ; work         ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 14 (0)            ; 11 (0)           ; 24 (0)          ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer                                                                                                        ; work         ;
;                      |dcfifo_fd12:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 14 (0)            ; 11 (0)           ; 24 (0)          ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated                                                                             ; work         ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 14 (14)           ; 11 (6)           ; 24 (14)         ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                 ; work         ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                            ; work         ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                  ; work         ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                               ; work         ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14  ; work         ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|shift_reg:rx_buffer                                                                                                       ; work         ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|shift_reg:rx_sample                                                                                                       ; work         ;
;                |parallel_crc:crc_calc|                                       ; 193 (193)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 161 (161)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|parallel_crc:crc_calc                                                                                                                             ; work         ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|reg:header0_reg                                                                                                                                   ; work         ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|reg:header1_reg                                                                                                                                   ; work         ;
;             |reply_queue_receive:rx_bc1|                                     ; 641 (123)   ; 260          ; 66560       ; 4     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 381 (112)    ; 40 (0)            ; 220 (11)         ; 117 (0)         ; 8 (7)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1                                                                                                                                                  ; work         ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 10           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|binary_counter:word_counter                                                                                                                      ; work         ;
;                |fifo:packet_buffer|                                          ; 65 (43)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer                                                                                                                               ; work         ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                       ; work         ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                        ; work         ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                      ; work         ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                              ; work         ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                     ; work         ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                             ; work         ;
;                |lvds_rx:lvds_receiver_a|                                     ; 118 (34)    ; 85           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (18)      ; 17 (2)            ; 68 (14)          ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a                                                                                                                          ; work         ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|binary_counter:sample_counter                                                                                            ; work         ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer                                                                                                       ; work         ;
;                      |dcfifo_fd12:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated                                                                            ; work         ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ; work         ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ; work         ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ; work         ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ; work         ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ; work         ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|shift_reg:rx_buffer                                                                                                      ; work         ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|shift_reg:rx_sample                                                                                                      ; work         ;
;                |lvds_rx:lvds_receiver_b|                                     ; 117 (33)    ; 85           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 32 (17)      ; 16 (2)            ; 69 (14)          ; 42 (10)         ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b                                                                                                                          ; work         ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|binary_counter:sample_counter                                                                                            ; work         ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 14 (0)            ; 11 (0)           ; 24 (0)          ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer                                                                                                       ; work         ;
;                      |dcfifo_fd12:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 14 (0)            ; 11 (0)           ; 24 (0)          ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated                                                                            ; work         ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 14 (14)           ; 11 (6)           ; 24 (14)         ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ; work         ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ; work         ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ; work         ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ; work         ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ; work         ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|shift_reg:rx_buffer                                                                                                      ; work         ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|shift_reg:rx_sample                                                                                                      ; work         ;
;                |parallel_crc:crc_calc|                                       ; 193 (193)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 161 (161)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|parallel_crc:crc_calc                                                                                                                            ; work         ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|reg:header0_reg                                                                                                                                  ; work         ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|reg:header1_reg                                                                                                                                  ; work         ;
;             |reply_queue_receive:rx_bc2|                                     ; 609 (123)   ; 260          ; 66560       ; 4     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 349 (112)    ; 40 (0)            ; 220 (11)         ; 117 (0)         ; 8 (7)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2                                                                                                                                                  ; work         ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 10           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|binary_counter:word_counter                                                                                                                      ; work         ;
;                |fifo:packet_buffer|                                          ; 33 (11)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer                                                                                                                               ; work         ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                       ; work         ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                        ; work         ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                      ; work         ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                              ; work         ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                     ; work         ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                             ; work         ;
;                |lvds_rx:lvds_receiver_a|                                     ; 118 (34)    ; 85           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (18)      ; 17 (2)            ; 68 (14)          ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a                                                                                                                          ; work         ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|binary_counter:sample_counter                                                                                            ; work         ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer                                                                                                       ; work         ;
;                      |dcfifo_fd12:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated                                                                            ; work         ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ; work         ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ; work         ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ; work         ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ; work         ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ; work         ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|shift_reg:rx_buffer                                                                                                      ; work         ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|shift_reg:rx_sample                                                                                                      ; work         ;
;                |lvds_rx:lvds_receiver_b|                                     ; 117 (33)    ; 85           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 32 (17)      ; 16 (2)            ; 69 (14)          ; 42 (10)         ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b                                                                                                                          ; work         ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|binary_counter:sample_counter                                                                                            ; work         ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 14 (0)            ; 11 (0)           ; 24 (0)          ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer                                                                                                       ; work         ;
;                      |dcfifo_fd12:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 14 (0)            ; 11 (0)           ; 24 (0)          ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated                                                                            ; work         ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 14 (14)           ; 11 (6)           ; 24 (14)         ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ; work         ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ; work         ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ; work         ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ; work         ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ; work         ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|shift_reg:rx_buffer                                                                                                      ; work         ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|shift_reg:rx_sample                                                                                                      ; work         ;
;                |parallel_crc:crc_calc|                                       ; 193 (193)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 161 (161)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|parallel_crc:crc_calc                                                                                                                            ; work         ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|reg:header0_reg                                                                                                                                  ; work         ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|reg:header1_reg                                                                                                                                  ; work         ;
;             |reply_queue_receive:rx_bc3|                                     ; 608 (122)   ; 260          ; 66560       ; 4     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 348 (111)    ; 40 (0)            ; 220 (11)         ; 117 (0)         ; 8 (7)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3                                                                                                                                                  ; work         ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 10           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|binary_counter:word_counter                                                                                                                      ; work         ;
;                |fifo:packet_buffer|                                          ; 33 (11)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer                                                                                                                               ; work         ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                       ; work         ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                        ; work         ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                      ; work         ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                              ; work         ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                     ; work         ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                             ; work         ;
;                |lvds_rx:lvds_receiver_a|                                     ; 118 (34)    ; 85           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (18)      ; 17 (2)            ; 68 (14)          ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a                                                                                                                          ; work         ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|binary_counter:sample_counter                                                                                            ; work         ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer                                                                                                       ; work         ;
;                      |dcfifo_fd12:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated                                                                            ; work         ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ; work         ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ; work         ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ; work         ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ; work         ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ; work         ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|shift_reg:rx_buffer                                                                                                      ; work         ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|shift_reg:rx_sample                                                                                                      ; work         ;
;                |lvds_rx:lvds_receiver_b|                                     ; 117 (33)    ; 85           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 32 (17)      ; 16 (2)            ; 69 (14)          ; 42 (10)         ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b                                                                                                                          ; work         ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|binary_counter:sample_counter                                                                                            ; work         ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 14 (0)            ; 11 (0)           ; 24 (0)          ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer                                                                                                       ; work         ;
;                      |dcfifo_fd12:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 14 (0)            ; 11 (0)           ; 24 (0)          ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated                                                                            ; work         ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 14 (14)           ; 11 (6)           ; 24 (14)         ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ; work         ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ; work         ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ; work         ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ; work         ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ; work         ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|shift_reg:rx_buffer                                                                                                      ; work         ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|shift_reg:rx_sample                                                                                                      ; work         ;
;                |parallel_crc:crc_calc|                                       ; 193 (193)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 161 (161)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|parallel_crc:crc_calc                                                                                                                            ; work         ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|reg:header0_reg                                                                                                                                  ; work         ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|reg:header1_reg                                                                                                                                  ; work         ;
;             |reply_queue_receive:rx_cc|                                      ; 629 (124)   ; 260          ; 66560       ; 4     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 369 (113)    ; 58 (0)            ; 202 (11)         ; 117 (0)         ; 8 (7)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc                                                                                                                                                   ; work         ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 10           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|binary_counter:word_counter                                                                                                                       ; work         ;
;                |fifo:packet_buffer|                                          ; 32 (10)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer                                                                                                                                ; work         ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                        ; work         ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                         ; work         ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                       ; work         ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                               ; work         ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                      ; work         ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                              ; work         ;
;                |lvds_rx:lvds_receiver_a|                                     ; 128 (44)    ; 85           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 43 (28)      ; 26 (11)           ; 59 (5)           ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a                                                                                                                           ; work         ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|binary_counter:sample_counter                                                                                             ; work         ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer                                                                                                        ; work         ;
;                      |dcfifo_fd12:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated                                                                             ; work         ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                 ; work         ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                            ; work         ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                  ; work         ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                               ; work         ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14  ; work         ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|shift_reg:rx_buffer                                                                                                       ; work         ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|shift_reg:rx_sample                                                                                                       ; work         ;
;                |lvds_rx:lvds_receiver_b|                                     ; 127 (43)    ; 85           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 42 (27)      ; 25 (11)           ; 60 (5)           ; 42 (10)         ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b                                                                                                                           ; work         ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|binary_counter:sample_counter                                                                                             ; work         ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 14 (0)            ; 11 (0)           ; 24 (0)          ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|dcfifo:data_buffer                                                                                                        ; work         ;
;                      |dcfifo_fd12:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 14 (0)            ; 11 (0)           ; 24 (0)          ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated                                                                             ; work         ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 14 (14)           ; 11 (6)           ; 24 (14)         ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                 ; work         ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                            ; work         ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                  ; work         ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                               ; work         ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14  ; work         ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|shift_reg:rx_buffer                                                                                                       ; work         ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|shift_reg:rx_sample                                                                                                       ; work         ;
;                |parallel_crc:crc_calc|                                       ; 193 (193)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 161 (161)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc                                                                                                                             ; work         ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|reg:header0_reg                                                                                                                                   ; work         ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|reg:header1_reg                                                                                                                                   ; work         ;
;             |reply_queue_receive:rx_psu|                                     ; 628 (123)   ; 260          ; 66560       ; 4     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 368 (112)    ; 58 (0)            ; 202 (11)         ; 117 (0)         ; 8 (7)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu                                                                                                                                                  ; work         ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 10           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|binary_counter:word_counter                                                                                                                      ; work         ;
;                |fifo:packet_buffer|                                          ; 32 (10)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer                                                                                                                               ; work         ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                       ; work         ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                        ; work         ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                      ; work         ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                              ; work         ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                     ; work         ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                             ; work         ;
;                |lvds_rx:lvds_receiver_a|                                     ; 128 (44)    ; 85           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 43 (28)      ; 26 (11)           ; 59 (5)           ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a                                                                                                                          ; work         ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|binary_counter:sample_counter                                                                                            ; work         ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|dcfifo:data_buffer                                                                                                       ; work         ;
;                      |dcfifo_fd12:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated                                                                            ; work         ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ; work         ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ; work         ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ; work         ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ; work         ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ; work         ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|shift_reg:rx_buffer                                                                                                      ; work         ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|shift_reg:rx_sample                                                                                                      ; work         ;
;                |lvds_rx:lvds_receiver_b|                                     ; 127 (43)    ; 85           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 42 (27)      ; 25 (11)           ; 60 (5)           ; 42 (10)         ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b                                                                                                                          ; work         ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|binary_counter:sample_counter                                                                                            ; work         ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 14 (0)            ; 11 (0)           ; 24 (0)          ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|dcfifo:data_buffer                                                                                                       ; work         ;
;                      |dcfifo_fd12:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 14 (0)            ; 11 (0)           ; 24 (0)          ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated                                                                            ; work         ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 14 (14)           ; 11 (6)           ; 24 (14)         ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ; work         ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ; work         ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ; work         ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ; work         ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ; work         ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|shift_reg:rx_buffer                                                                                                      ; work         ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|shift_reg:rx_sample                                                                                                      ; work         ;
;                |parallel_crc:crc_calc|                                       ; 193 (193)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 161 (161)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|parallel_crc:crc_calc                                                                                                                            ; work         ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|reg:header0_reg                                                                                                                                  ; work         ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|reg:header1_reg                                                                                                                                  ; work         ;
;             |reply_queue_receive:rx_rc1|                                     ; 641 (123)   ; 260          ; 66560       ; 4     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 381 (112)    ; 40 (0)            ; 220 (11)         ; 117 (0)         ; 8 (7)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1                                                                                                                                                  ; work         ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 10           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|binary_counter:word_counter                                                                                                                      ; work         ;
;                |fifo:packet_buffer|                                          ; 65 (43)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer                                                                                                                               ; work         ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                       ; work         ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                        ; work         ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                      ; work         ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                              ; work         ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                     ; work         ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                             ; work         ;
;                |lvds_rx:lvds_receiver_a|                                     ; 118 (34)    ; 85           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (18)      ; 17 (2)            ; 68 (14)          ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a                                                                                                                          ; work         ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|binary_counter:sample_counter                                                                                            ; work         ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer                                                                                                       ; work         ;
;                      |dcfifo_fd12:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated                                                                            ; work         ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ; work         ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ; work         ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ; work         ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ; work         ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ; work         ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|shift_reg:rx_buffer                                                                                                      ; work         ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|shift_reg:rx_sample                                                                                                      ; work         ;
;                |lvds_rx:lvds_receiver_b|                                     ; 117 (33)    ; 85           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 32 (17)      ; 16 (2)            ; 69 (14)          ; 42 (10)         ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b                                                                                                                          ; work         ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|binary_counter:sample_counter                                                                                            ; work         ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 14 (0)            ; 11 (0)           ; 24 (0)          ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer                                                                                                       ; work         ;
;                      |dcfifo_fd12:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 14 (0)            ; 11 (0)           ; 24 (0)          ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated                                                                            ; work         ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 14 (14)           ; 11 (6)           ; 24 (14)         ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ; work         ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ; work         ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ; work         ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ; work         ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ; work         ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|shift_reg:rx_buffer                                                                                                      ; work         ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|shift_reg:rx_sample                                                                                                      ; work         ;
;                |parallel_crc:crc_calc|                                       ; 193 (193)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 161 (161)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|parallel_crc:crc_calc                                                                                                                            ; work         ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|reg:header0_reg                                                                                                                                  ; work         ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|reg:header1_reg                                                                                                                                  ; work         ;
;             |reply_queue_receive:rx_rc2|                                     ; 641 (123)   ; 260          ; 66560       ; 4     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 381 (112)    ; 40 (0)            ; 220 (11)         ; 117 (0)         ; 8 (7)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2                                                                                                                                                  ; work         ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 10           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|binary_counter:word_counter                                                                                                                      ; work         ;
;                |fifo:packet_buffer|                                          ; 65 (43)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer                                                                                                                               ; work         ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                       ; work         ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                        ; work         ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                      ; work         ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                              ; work         ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                     ; work         ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                             ; work         ;
;                |lvds_rx:lvds_receiver_a|                                     ; 118 (34)    ; 85           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (18)      ; 17 (2)            ; 68 (14)          ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a                                                                                                                          ; work         ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|binary_counter:sample_counter                                                                                            ; work         ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer                                                                                                       ; work         ;
;                      |dcfifo_fd12:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated                                                                            ; work         ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ; work         ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ; work         ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ; work         ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ; work         ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ; work         ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|shift_reg:rx_buffer                                                                                                      ; work         ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|shift_reg:rx_sample                                                                                                      ; work         ;
;                |lvds_rx:lvds_receiver_b|                                     ; 117 (33)    ; 85           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 32 (17)      ; 16 (2)            ; 69 (14)          ; 42 (10)         ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b                                                                                                                          ; work         ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|binary_counter:sample_counter                                                                                            ; work         ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 14 (0)            ; 11 (0)           ; 24 (0)          ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer                                                                                                       ; work         ;
;                      |dcfifo_fd12:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 14 (0)            ; 11 (0)           ; 24 (0)          ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated                                                                            ; work         ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 14 (14)           ; 11 (6)           ; 24 (14)         ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ; work         ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ; work         ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ; work         ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ; work         ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ; work         ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|shift_reg:rx_buffer                                                                                                      ; work         ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|shift_reg:rx_sample                                                                                                      ; work         ;
;                |parallel_crc:crc_calc|                                       ; 193 (193)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 161 (161)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|parallel_crc:crc_calc                                                                                                                            ; work         ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|reg:header0_reg                                                                                                                                  ; work         ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|reg:header1_reg                                                                                                                                  ; work         ;
;             |reply_queue_receive:rx_rc3|                                     ; 609 (123)   ; 260          ; 66560       ; 4     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 349 (112)    ; 40 (0)            ; 220 (11)         ; 117 (0)         ; 8 (7)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3                                                                                                                                                  ; work         ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 10           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|binary_counter:word_counter                                                                                                                      ; work         ;
;                |fifo:packet_buffer|                                          ; 33 (11)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer                                                                                                                               ; work         ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                       ; work         ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                        ; work         ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                      ; work         ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                              ; work         ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                     ; work         ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                             ; work         ;
;                |lvds_rx:lvds_receiver_a|                                     ; 118 (34)    ; 85           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (18)      ; 17 (2)            ; 68 (14)          ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a                                                                                                                          ; work         ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|binary_counter:sample_counter                                                                                            ; work         ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer                                                                                                       ; work         ;
;                      |dcfifo_fd12:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated                                                                            ; work         ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ; work         ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ; work         ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ; work         ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ; work         ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ; work         ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|shift_reg:rx_buffer                                                                                                      ; work         ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|shift_reg:rx_sample                                                                                                      ; work         ;
;                |lvds_rx:lvds_receiver_b|                                     ; 117 (33)    ; 85           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 32 (17)      ; 16 (2)            ; 69 (14)          ; 42 (10)         ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b                                                                                                                          ; work         ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|binary_counter:sample_counter                                                                                            ; work         ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 14 (0)            ; 11 (0)           ; 24 (0)          ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer                                                                                                       ; work         ;
;                      |dcfifo_fd12:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 14 (0)            ; 11 (0)           ; 24 (0)          ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated                                                                            ; work         ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 14 (14)           ; 11 (6)           ; 24 (14)         ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ; work         ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ; work         ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ; work         ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ; work         ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ; work         ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|shift_reg:rx_buffer                                                                                                      ; work         ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|shift_reg:rx_sample                                                                                                      ; work         ;
;                |parallel_crc:crc_calc|                                       ; 193 (193)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 161 (161)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|parallel_crc:crc_calc                                                                                                                            ; work         ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|reg:header0_reg                                                                                                                                  ; work         ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|reg:header1_reg                                                                                                                                  ; work         ;
;             |reply_queue_receive:rx_rc4|                                     ; 608 (122)   ; 260          ; 66560       ; 4     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 348 (111)    ; 40 (0)            ; 220 (11)         ; 117 (0)         ; 8 (7)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4                                                                                                                                                  ; work         ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 10           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|binary_counter:word_counter                                                                                                                      ; work         ;
;                |fifo:packet_buffer|                                          ; 33 (11)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer                                                                                                                               ; work         ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                       ; work         ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                        ; work         ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                      ; work         ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                              ; work         ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                     ; work         ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                             ; work         ;
;                |lvds_rx:lvds_receiver_a|                                     ; 118 (34)    ; 85           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (18)      ; 17 (2)            ; 68 (14)          ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a                                                                                                                          ; work         ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|binary_counter:sample_counter                                                                                            ; work         ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|dcfifo:data_buffer                                                                                                       ; work         ;
;                      |dcfifo_fd12:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated                                                                            ; work         ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ; work         ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ; work         ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ; work         ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ; work         ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ; work         ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|shift_reg:rx_buffer                                                                                                      ; work         ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|shift_reg:rx_sample                                                                                                      ; work         ;
;                |lvds_rx:lvds_receiver_b|                                     ; 117 (33)    ; 85           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 32 (17)      ; 16 (2)            ; 69 (14)          ; 42 (10)         ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b                                                                                                                          ; work         ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|binary_counter:sample_counter                                                                                            ; work         ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 14 (0)            ; 11 (0)           ; 24 (0)          ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|dcfifo:data_buffer                                                                                                       ; work         ;
;                      |dcfifo_fd12:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 14 (0)            ; 11 (0)           ; 24 (0)          ; 1 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated                                                                            ; work         ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 14 (14)           ; 11 (6)           ; 24 (14)         ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ; work         ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ; work         ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ; work         ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ; work         ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ; work         ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|shift_reg:rx_buffer                                                                                                      ; work         ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|shift_reg:rx_sample                                                                                                      ; work         ;
;                |parallel_crc:crc_calc|                                       ; 193 (193)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 161 (161)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|parallel_crc:crc_calc                                                                                                                            ; work         ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|reg:header0_reg                                                                                                                                  ; work         ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|reg:header1_reg                                                                                                                                  ; work         ;
;             |us_timer:timeout_timer|                                         ; 43 (43)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer                                                                                                                                                      ; work         ;
;          |reply_translator_frame_head_ram:i_reply_translator_frame_head_ram| ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram                                                                                                                                        ; work         ;
;             |altsyncram:altsyncram_component|                                ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component                                                                                                        ; work         ;
;                |altsyncram_ap71:auto_generated|                              ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated                                                                         ; work         ;
;       |reply_translator:i_reply_translator|                                  ; 712 (669)   ; 376          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 336 (329)    ; 88 (88)           ; 288 (252)        ; 99 (63)         ; 35 (32)    ; |clk_card|issue_reply:issue_reply_block|reply_translator:i_reply_translator                                                                                                                                                                                                ; work         ;
;          |us_timer:timer|                                                    ; 43 (43)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |clk_card|issue_reply:issue_reply_block|reply_translator:i_reply_translator|us_timer:timer                                                                                                                                                                                 ; work         ;
;    |leds:led_slave|                                                          ; 9 (9)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|leds:led_slave                                                                                                                                                                                                                                                   ; work         ;
;    |manch_pll:manch_pll_block|                                               ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|manch_pll:manch_pll_block                                                                                                                                                                                                                                        ; work         ;
;       |altpll:altpll_component|                                              ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|manch_pll:manch_pll_block|altpll:altpll_component                                                                                                                                                                                                                ; work         ;
;    |psu_ctrl:psu_ctrl_slave|                                                 ; 231 (69)    ; 165          ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 66 (45)      ; 34 (1)            ; 131 (23)         ; 45 (0)          ; 8 (5)      ; |clk_card|psu_ctrl:psu_ctrl_slave                                                                                                                                                                                                                                          ; work         ;
;       |counter:bit_ctr|                                                      ; 20 (20)     ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_slave|counter:bit_ctr                                                                                                                                                                                                                          ; work         ;
;       |ram_32bit_x_64:status_ram|                                            ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_slave|ram_32bit_x_64:status_ram                                                                                                                                                                                                                ; work         ;
;          |altsyncram:altsyncram_component|                                   ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_slave|ram_32bit_x_64:status_ram|altsyncram:altsyncram_component                                                                                                                                                                                ; work         ;
;             |altsyncram_kal1:auto_generated|                                 ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_slave|ram_32bit_x_64:status_ram|altsyncram:altsyncram_component|altsyncram_kal1:auto_generated                                                                                                                                                 ; work         ;
;       |shift_reg:sh_reg_rx|                                                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_slave|shift_reg:sh_reg_rx                                                                                                                                                                                                                      ; work         ;
;       |shift_reg:sh_reg_tx|                                                  ; 66 (66)     ; 64           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 64 (64)          ; 0 (0)           ; 1 (1)      ; |clk_card|psu_ctrl:psu_ctrl_slave|shift_reg:sh_reg_tx                                                                                                                                                                                                                      ; work         ;
;       |us_timer:timeout_timer|                                               ; 44 (44)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 35 (35)          ; 36 (36)         ; 2 (2)      ; |clk_card|psu_ctrl:psu_ctrl_slave|us_timer:timeout_timer                                                                                                                                                                                                                   ; work         ;
;    |ret_dat_wbs:ret_dat_parameter_slave|                                     ; 1325 (739)  ; 764          ; 131072      ; 0     ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 561 (561)    ; 234 (73)          ; 530 (105)        ; 13 (13)         ; 430 (430)  ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave                                                                                                                                                                                                                              ; work         ;
;       |mls_data_bank:mls|                                                    ; 0 (0)       ; 0            ; 131072      ; 0     ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|mls_data_bank:mls                                                                                                                                                                                                            ; work         ;
;          |altsyncram:altsyncram_component|                                   ; 0 (0)       ; 0            ; 131072      ; 0     ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|mls_data_bank:mls|altsyncram:altsyncram_component                                                                                                                                                                            ; work         ;
;             |altsyncram_bkm1:auto_generated|                                 ; 0 (0)       ; 0            ; 131072      ; 0     ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|mls_data_bank:mls|altsyncram:altsyncram_component|altsyncram_bkm1:auto_generated                                                                                                                                             ; work         ;
;       |reg:cards_present_reg|                                                ; 10 (10)     ; 10           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:cards_present_reg                                                                                                                                                                                                        ; work         ;
;       |reg:crc_error_enable_reg|                                             ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:crc_error_enable_reg                                                                                                                                                                                                     ; work         ;
;       |reg:internal_cmd_mode_reg|                                            ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 10 (10)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:internal_cmd_mode_reg                                                                                                                                                                                                    ; work         ;
;       |reg:internal_command_enable_reg|                                      ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:internal_command_enable_reg                                                                                                                                                                                              ; work         ;
;       |reg:mls_sequence_len_reg|                                             ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:mls_sequence_len_reg                                                                                                                                                                                                     ; work         ;
;       |reg:run_file_id_reg|                                                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:run_file_id_reg                                                                                                                                                                                                          ; work         ;
;       |reg:start_reg|                                                        ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:start_reg                                                                                                                                                                                                                ; work         ;
;       |reg:step_card_addr_reg|                                               ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 30 (30)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:step_card_addr_reg                                                                                                                                                                                                       ; work         ;
;       |reg:step_maximum_reg|                                                 ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:step_maximum_reg                                                                                                                                                                                                         ; work         ;
;       |reg:step_minimum_reg|                                                 ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:step_minimum_reg                                                                                                                                                                                                         ; work         ;
;       |reg:step_param_id_reg|                                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:step_param_id_reg                                                                                                                                                                                                        ; work         ;
;       |reg:step_period_reg|                                                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:step_period_reg                                                                                                                                                                                                          ; work         ;
;       |reg:step_size_reg|                                                    ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:step_size_reg                                                                                                                                                                                                            ; work         ;
;       |reg:stop_reg|                                                         ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 27 (27)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:stop_reg                                                                                                                                                                                                                 ; work         ;
;       |reg:tes_toggle_enable_reg|                                            ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:tes_toggle_enable_reg                                                                                                                                                                                                    ; work         ;
;       |reg:tes_toggle_max_reg|                                               ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:tes_toggle_max_reg                                                                                                                                                                                                       ; work         ;
;       |reg:tes_toggle_min_reg|                                               ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:tes_toggle_min_reg                                                                                                                                                                                                       ; work         ;
;       |reg:tes_toggle_rate_reg|                                              ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:tes_toggle_rate_reg                                                                                                                                                                                                      ; work         ;
;       |reg:user_writable_reg|                                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 28 (28)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg                                                                                                                                                                                                        ; work         ;
;    |sram_ctrl:sram_ctrl_slave|                                               ; 201 (201)   ; 124          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 77 (77)      ; 61 (61)           ; 63 (63)          ; 52 (52)         ; 20 (20)    ; |clk_card|sram_ctrl:sram_ctrl_slave                                                                                                                                                                                                                                        ; work         ;
;    |sync_gen:sync_gen_slave|                                                 ; 252 (0)     ; 105          ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 147 (0)      ; 0 (0)             ; 105 (0)          ; 96 (0)          ; 64 (0)     ; |clk_card|sync_gen:sync_gen_slave                                                                                                                                                                                                                                          ; work         ;
;       |sync_gen_core:sgc|                                                    ; 176 (176)   ; 38           ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 138 (138)    ; 0 (0)             ; 38 (38)          ; 96 (96)         ; 0 (0)      ; |clk_card|sync_gen:sync_gen_slave|sync_gen_core:sgc                                                                                                                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                                    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|sync_gen:sync_gen_slave|sync_gen_core:sgc|lpm_mult:Mult0                                                                                                                                                                                                         ; work         ;
;             |mult_hh01:auto_generated|                                       ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|sync_gen:sync_gen_slave|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated                                                                                                                                                                                ; work         ;
;       |sync_gen_wbs:wbi|                                                     ; 76 (12)     ; 67           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 67 (3)           ; 0 (0)           ; 64 (64)    ; |clk_card|sync_gen:sync_gen_slave|sync_gen_wbs:wbi                                                                                                                                                                                                                         ; work         ;
;          |reg:dv_en_reg|                                                     ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|sync_gen:sync_gen_slave|sync_gen_wbs:wbi|reg:dv_en_reg                                                                                                                                                                                                           ; work         ;
;          |reg:sync_mode_reg|                                                 ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|sync_gen:sync_gen_slave|sync_gen_wbs:wbi|reg:sync_mode_reg                                                                                                                                                                                                       ; work         ;
+------------------------------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                                                                  ;
+-------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; Core to Output Register ; Clock Enable to Output Enable Register ; Clock Enable to Output Register ; Clock Enable to Input Register ; TCO ; TCOE ; Falling Edge Output Enable ;
+-------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; sram0_data[0]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[1]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[2]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[3]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[4]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[5]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[6]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[7]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[8]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[9]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[10]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[11]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[12]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[13]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[14]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[15]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[0]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[1]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[2]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[3]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[4]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[5]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[6]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[7]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[8]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[9]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[10]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[11]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[12]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[13]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[14]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[15]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; card_id           ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; smb_data          ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; crc_error_out     ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; inclk5            ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_cmd          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_sync         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_spare        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_nrx1          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_tx1           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena1        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_nrx2          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_tx2           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena2        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_nrx3          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_tx3           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena3        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_si         ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; eeprom_so         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_sck        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_cs         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; misoo             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sreqo             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[0]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[1]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[2]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[3]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[4]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[5]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[6]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[7]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[8]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[9]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[10]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[11]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[12]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[13]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[14]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[15]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[16]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[17]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[18]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[19]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_nbhe        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_nble        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_noe         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_nwe         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_nce1        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_ce2         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[0]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[1]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[2]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[3]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[4]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[5]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[6]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[7]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[8]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[9]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[10]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[11]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[12]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[13]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[14]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[15]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[16]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[17]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[18]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[19]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_nbhe        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_nble        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_noe         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_nwe         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_nce1        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_ce2         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; red_led           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ylw_led           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; grn_led           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dip_sw3           ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dip_sw4           ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; wdog              ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; smb_clk           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; smb_nalert        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; box_id_out        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; box_id_ena_n      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; extend_n          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_o[0]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[1]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[2]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[3]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[4]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[5]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[6]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[7]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[8]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[9]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[10]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[11]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[12]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[13]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[14]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[15]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0clk_o      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[0]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[1]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[2]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[3]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[4]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[5]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[6]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[7]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[8]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[9]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[10]     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[11]     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[12]     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[13]     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[14]     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[15]     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0clk_e      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor1_o[0]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[1]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[2]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[3]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[4]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[5]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[6]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[7]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[8]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[9]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[10]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[11]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[12]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[13]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[14]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[15]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1clk_o      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[0]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[1]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[2]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[3]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[4]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[5]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[6]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[7]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[8]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[9]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[10]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[11]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[12]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[13]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[14]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[15]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1clk_e      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; rx                ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; tx                ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_refclk   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_a_nb     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_bisten   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_rf       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_clkw     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[0]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[1]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[2]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[3]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[4]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[5]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[6]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[7]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_ena      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_sc_nd    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_enn      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_bisten   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_foto     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; nreconf           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; nepc_sel          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_status   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; manchester_sigdet ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; rst_n             ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inclk14           ; Input    ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inclk15           ; Input    ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_rdy      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_rvs      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[3]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[0]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[6]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[7]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[1]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_sc_nd    ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[5]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[4]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[2]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_clkr     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[1]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[2]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[3]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[0]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; array_id[0]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; array_id[2]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; array_id[1]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ccssi             ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; sclki             ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; box_id_in         ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc4_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc4_b  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc1_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc1_b  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc2_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc2_b  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc3_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc3_b  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_ac_a   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_ac_b   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc2_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc2_b  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc1_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc1_b  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc3_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc3_b  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inclk1            ; Input    ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dv_pulse_fibre    ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; manchester_data   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mosii             ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
+-------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                       ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; sram0_data[0]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[0]                                                                                                                                            ; 1                 ; ON      ;
; sram0_data[1]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[1]                                                                                                                                            ; 0                 ; ON      ;
; sram0_data[2]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[2]                                                                                                                                            ; 1                 ; ON      ;
; sram0_data[3]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[3]                                                                                                                                            ; 0                 ; ON      ;
; sram0_data[4]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[4]                                                                                                                                            ; 0                 ; ON      ;
; sram0_data[5]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[5]                                                                                                                                            ; 1                 ; ON      ;
; sram0_data[6]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[6]                                                                                                                                            ; 0                 ; ON      ;
; sram0_data[7]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[7]                                                                                                                                            ; 1                 ; ON      ;
; sram0_data[8]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[8]                                                                                                                                            ; 0                 ; ON      ;
; sram0_data[9]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[9]                                                                                                                                            ; 0                 ; ON      ;
; sram0_data[10]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[10]                                                                                                                                           ; 0                 ; ON      ;
; sram0_data[11]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[11]                                                                                                                                           ; 0                 ; ON      ;
; sram0_data[12]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[12]                                                                                                                                           ; 0                 ; ON      ;
; sram0_data[13]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[13]                                                                                                                                           ; 1                 ; ON      ;
; sram0_data[14]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[14]                                                                                                                                           ; 1                 ; ON      ;
; sram0_data[15]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[15]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[0]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[16]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[1]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[17]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[2]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[18]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[3]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[19]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[4]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[20]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[5]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[21]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[6]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[22]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[7]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[23]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[8]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[24]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[9]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[25]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[10]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[26]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[11]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[27]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[12]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[28]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[13]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[29]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[14]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[30]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[15]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[31]                                                                                                                                           ; 1                 ; ON      ;
; card_id                                                                                                                                                                                   ;                   ;         ;
;      - id_thermo:card_id_thermo_slave|one_wire_master:master|shift_reg:rx_data_reg|reg[7]                                                                                                 ; 1                 ; ON      ;
; smb_data                                                                                                                                                                                  ;                   ;         ;
;      - fpga_thermo:fpga_thermo_slave|smb_master:master2|shift_reg:rx_data_reg|reg[0]                                                                                                      ; 0                 ; ON      ;
; crc_error_out                                                                                                                                                                             ;                   ;         ;
; inclk5                                                                                                                                                                                    ;                   ;         ;
; ttl_nrx1                                                                                                                                                                                  ;                   ;         ;
; ttl_nrx2                                                                                                                                                                                  ;                   ;         ;
; ttl_nrx3                                                                                                                                                                                  ;                   ;         ;
; eeprom_si                                                                                                                                                                                 ;                   ;         ;
; dip_sw3                                                                                                                                                                                   ;                   ;         ;
; dip_sw4                                                                                                                                                                                   ;                   ;         ;
; extend_n                                                                                                                                                                                  ;                   ;         ;
; mictor0_e[0]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[1]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[2]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[3]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[4]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[5]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[6]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[7]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[8]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[9]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[10]                                                                                                                                                                             ;                   ;         ;
; mictor0_e[11]                                                                                                                                                                             ;                   ;         ;
; mictor0_e[12]                                                                                                                                                                             ;                   ;         ;
; mictor0_e[13]                                                                                                                                                                             ;                   ;         ;
; mictor0_e[14]                                                                                                                                                                             ;                   ;         ;
; mictor0_e[15]                                                                                                                                                                             ;                   ;         ;
; mictor0clk_e                                                                                                                                                                              ;                   ;         ;
; rx                                                                                                                                                                                        ;                   ;         ;
; fibre_rx_status                                                                                                                                                                           ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~3                                                                                                                                           ; 0                 ; ON      ;
;      - red_led                                                                                                                                                                            ; 1                 ; ON      ;
; manchester_sigdet                                                                                                                                                                         ;                   ;         ;
;      - dv_rx:dv_rx_slave|manch_det_temp                                                                                                                                                   ; 1                 ; ON      ;
;      - ylw_led                                                                                                                                                                            ; 1                 ; ON      ;
; rst_n                                                                                                                                                                                     ;                   ;         ;
;      - cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR                                                                                                                            ; 1                 ; ON      ;
;      - rst~0                                                                                                                                                                              ; 1                 ; ON      ;
;      - cc_reset:cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR                                                                                                                         ; 1                 ; ON      ;
;      - cc_reset:cc_reset_block|current_state~34                                                                                                                                           ; 1                 ; ON      ;
; inclk14                                                                                                                                                                                   ;                   ;         ;
; inclk15                                                                                                                                                                                   ;                   ;         ;
; fibre_rx_rdy                                                                                                                                                                              ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~3                                                                                                                                           ; 0                 ; ON      ;
; fibre_rx_rvs                                                                                                                                                                              ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~3                                                                                                                                           ; 0                 ; ON      ;
; fibre_rx_data[3]                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~4                                                                                                                                           ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam|altsyncram_9nf1:altsyncram7|ram_block8a6 ; 1                 ; ON      ;
; fibre_rx_data[0]                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~4                                                                                                                                           ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam|altsyncram_9nf1:altsyncram7|ram_block8a6 ; 0                 ; ON      ;
; fibre_rx_data[6]                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam|altsyncram_9nf1:altsyncram7|ram_block8a6 ; 0                 ; ON      ;
;      - cc_reset:cc_reset_block|start_mce_bclr~4                                                                                                                                           ; 0                 ; ON      ;
; fibre_rx_data[7]                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~4                                                                                                                                           ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam|altsyncram_9nf1:altsyncram7|ram_block8a6 ; 1                 ; ON      ;
; fibre_rx_data[1]                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~5                                                                                                                                           ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam|altsyncram_9nf1:altsyncram7|ram_block8a6 ; 0                 ; ON      ;
; fibre_rx_sc_nd                                                                                                                                                                            ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~5                                                                                                                                           ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|rx_fw~3                                                                                                                          ; 0                 ; ON      ;
; fibre_rx_data[5]                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~5                                                                                                                                           ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam|altsyncram_9nf1:altsyncram7|ram_block8a6 ; 1                 ; ON      ;
; fibre_rx_data[4]                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~5                                                                                                                                           ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam|altsyncram_9nf1:altsyncram7|ram_block8a6 ; 1                 ; ON      ;
; fibre_rx_data[2]                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~6                                                                                                                                           ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam|altsyncram_9nf1:altsyncram7|ram_block8a6 ; 1                 ; ON      ;
; fibre_rx_clkr                                                                                                                                                                             ;                   ;         ;
; slot_id[1]                                                                                                                                                                                ;                   ;         ;
;      - dispatch:cc_dispatch_block|Mux0~0                                                                                                                                                  ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux7~0                                                                                                                                                  ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux5~0                                                                                                                                                  ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux6~0                                                                                                                                                  ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux4~0                                                                                                                                                  ; 0                 ; ON      ;
;      - all_cards:i_all_cards|Mux80~2                                                                                                                                                      ; 0                 ; ON      ;
; slot_id[2]                                                                                                                                                                                ;                   ;         ;
;      - dispatch:cc_dispatch_block|Mux0~0                                                                                                                                                  ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux7~0                                                                                                                                                  ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux5~0                                                                                                                                                  ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux6~0                                                                                                                                                  ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux4~0                                                                                                                                                  ; 1                 ; ON      ;
;      - Mux29~13                                                                                                                                                                           ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|cmd_valid~27                                                                                                              ; 1                 ; ON      ;
; slot_id[3]                                                                                                                                                                                ;                   ;         ;
;      - dispatch:cc_dispatch_block|Mux0~0                                                                                                                                                  ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux7~0                                                                                                                                                  ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux5~0                                                                                                                                                  ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux6~0                                                                                                                                                  ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux4~0                                                                                                                                                  ; 0                 ; ON      ;
;      - Mux28~11                                                                                                                                                                           ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|cmd_valid~27                                                                                                              ; 0                 ; ON      ;
; slot_id[0]                                                                                                                                                                                ;                   ;         ;
;      - dispatch:cc_dispatch_block|Mux7~0                                                                                                                                                  ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux5~0                                                                                                                                                  ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux6~0                                                                                                                                                  ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux4~0                                                                                                                                                  ; 1                 ; ON      ;
;      - all_cards:i_all_cards|Mux81~1                                                                                                                                                      ; 1                 ; ON      ;
; array_id[0]                                                                                                                                                                               ;                   ;         ;
;      - Mux29~5                                                                                                                                                                            ; 0                 ; ON      ;
; array_id[2]                                                                                                                                                                               ;                   ;         ;
;      - Mux31~6                                                                                                                                                                            ; 1                 ; ON      ;
; array_id[1]                                                                                                                                                                               ;                   ;         ;
;      - Mux30~10                                                                                                                                                                           ; 0                 ; ON      ;
; ccssi                                                                                                                                                                                     ;                   ;         ;
;      - psu_ctrl:psu_ctrl_slave|ccss_temp                                                                                                                                                  ; 0                 ; ON      ;
; sclki                                                                                                                                                                                     ;                   ;         ;
;      - psu_ctrl:psu_ctrl_slave|sclk_temp                                                                                                                                                  ; 1                 ; ON      ;
; box_id_in                                                                                                                                                                                 ;                   ;         ;
;      - backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|shift_reg:rx_data_reg|reg[7]                                                                                ; 0                 ; ON      ;
; lvds_reply_rc4_a                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|time[9]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|time[8]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|time[7]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|time[6]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|time[5]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|time[4]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|time[3]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|time[2]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|time[1]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|time[0]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|lvds_temp                                  ; 0                 ; ON      ;
; lvds_reply_rc4_b                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|time[9]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|time[8]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|time[7]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|time[6]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|time[5]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|time[4]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|time[3]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|time[2]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|time[1]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|time[0]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|lvds_temp                                  ; 1                 ; ON      ;
; lvds_reply_bc1_a                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|time[9]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|time[8]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|time[7]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|time[6]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|time[5]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|time[4]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|time[3]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|time[2]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|time[1]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|time[0]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|lvds_temp                                  ; 1                 ; ON      ;
; lvds_reply_bc1_b                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|time[9]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|time[8]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|time[7]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|time[6]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|time[5]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|time[4]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|time[3]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|time[2]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|time[1]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|time[0]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|lvds_temp                                  ; 1                 ; ON      ;
; lvds_reply_rc2_a                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|time[9]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|time[8]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|time[7]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|time[6]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|time[5]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|time[4]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|time[3]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|time[2]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|time[1]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|time[0]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|lvds_temp                                  ; 0                 ; ON      ;
; lvds_reply_rc2_b                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|time[9]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|time[8]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|time[7]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|time[6]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|time[5]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|time[4]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|time[3]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|time[2]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|time[1]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|time[0]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|lvds_temp                                  ; 0                 ; ON      ;
; lvds_reply_rc3_a                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|time[9]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|time[8]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|time[7]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|time[6]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|time[5]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|time[4]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|time[3]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|time[2]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|time[1]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|time[0]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|lvds_temp                                  ; 1                 ; ON      ;
; lvds_reply_rc3_b                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[9]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[8]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[7]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[6]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[5]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[4]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[3]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[2]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[1]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[0]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|lvds_temp                                  ; 1                 ; ON      ;
; lvds_reply_ac_a                                                                                                                                                                           ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|time[9]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|time[8]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|time[7]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|time[6]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|time[5]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|time[4]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|time[3]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|time[2]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|time[1]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|time[0]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|lvds_temp                                   ; 0                 ; ON      ;
; lvds_reply_ac_b                                                                                                                                                                           ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|time[9]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|time[8]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|time[7]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|time[6]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|time[5]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|time[4]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|time[3]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|time[2]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|time[1]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|time[0]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|lvds_temp                                   ; 0                 ; ON      ;
; lvds_reply_bc2_a                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|time[9]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|time[8]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|time[7]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|time[6]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|time[5]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|time[4]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|time[3]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|time[2]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|time[1]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|time[0]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|lvds_temp                                  ; 0                 ; ON      ;
; lvds_reply_bc2_b                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|time[9]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|time[8]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|time[7]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|time[6]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|time[5]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|time[4]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|time[3]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|time[2]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|time[1]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|time[0]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|lvds_temp                                  ; 1                 ; ON      ;
; lvds_reply_rc1_a                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|time[9]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|time[8]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|time[7]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|time[6]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|time[5]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|time[4]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|time[3]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|time[2]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|time[1]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|time[0]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|lvds_temp                                  ; 0                 ; ON      ;
; lvds_reply_rc1_b                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|time[9]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|time[8]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|time[7]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|time[6]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|time[5]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|time[4]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|time[3]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|time[2]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|time[1]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|time[0]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|lvds_temp                                  ; 0                 ; ON      ;
; lvds_reply_bc3_a                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|time[9]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|time[8]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|time[7]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|time[6]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|time[5]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|time[4]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|time[3]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|time[2]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|time[1]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|time[0]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|lvds_temp                                  ; 1                 ; ON      ;
; lvds_reply_bc3_b                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[9]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[8]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[7]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[6]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[5]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[4]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[3]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[2]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[1]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[0]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|lvds_temp                                  ; 1                 ; ON      ;
; inclk1                                                                                                                                                                                    ;                   ;         ;
; dv_pulse_fibre                                                                                                                                                                            ;                   ;         ;
;      - dv_rx:dv_rx_slave|dv_dat_temp                                                                                                                                                      ; 0                 ; ON      ;
; manchester_data                                                                                                                                                                           ;                   ;         ;
;      - dv_rx:dv_rx_slave|manch_dat_temp                                                                                                                                                   ; 1                 ; ON      ;
; mosii                                                                                                                                                                                     ;                   ;         ;
;      - psu_ctrl:psu_ctrl_slave|mosi_temp                                                                                                                                                  ; 1                 ; ON      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; Name                                                                                                                                                                                                                       ; Location      ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; all_cards:i_all_cards|Mux10~0                                                                                                                                                                                              ; LC_X38_Y43_N5 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux11~1                                                                                                                                                                                              ; LC_X38_Y43_N8 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux12~1                                                                                                                                                                                              ; LC_X38_Y43_N1 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux13~0                                                                                                                                                                                              ; LC_X38_Y43_N4 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux14~0                                                                                                                                                                                              ; LC_X38_Y43_N7 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux15~2                                                                                                                                                                                              ; LC_X38_Y43_N3 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux8~0                                                                                                                                                                                               ; LC_X43_Y43_N1 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux9~0                                                                                                                                                                                               ; LC_X43_Y43_N4 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|Selector12~0                                                                                                                                                                 ; LC_X42_Y35_N8 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|id0_ld~1                                                                                                                                                                     ; LC_X38_Y36_N5 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|id1_ld~2                                                                                                                                                                     ; LC_X38_Y36_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|id2_ld~1                                                                                                                                                                     ; LC_X36_Y42_N1 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|id3_ld~1                                                                                                                                                                     ; LC_X38_Y36_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|thermo0_ld~1                                                                                                                                                                 ; LC_X41_Y35_N8 ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|thermo1_ld~2                                                                                                                                                                 ; LC_X37_Y42_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|Selector5~0                                                                                                                                         ; LC_X41_Y33_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|Selector6~1                                                                                                                                         ; LC_X41_Y31_N6 ; 18      ; Sync. clear                ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|Selector8~7                                                                                                                                         ; LC_X3_Y29_N5  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|pres_state.IDLE                                                                                                                                     ; LC_X42_Y32_N7 ; 18      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|wb_ps.SEND_TEMP                                                                                                                                                              ; LC_X31_Y49_N4 ; 36      ; Sync. load                 ; no     ; --                   ; --               ;
; cc_reset:cc_reset_block|brst5                                                                                                                                                                                              ; LC_X1_Y26_N8  ; 24      ; Async. clear               ; yes    ; Global Clock         ; GCLK3            ;
; cc_reset:cc_reset_block|current_wbs_state~16                                                                                                                                                                               ; LC_X13_Y49_N2 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; cc_reset:cc_reset_block|rst                                                                                                                                                                                                ; LC_X9_Y19_N7  ; 3       ; Async. clear               ; yes    ; Global Clock         ; GCLK2            ;
; cc_reset:cc_reset_block|us_timer:timeout_timer1|Equal0~1                                                                                                                                                                   ; LC_X12_Y18_N0 ; 33      ; Sync. clear                ; no     ; --                   ; --               ;
; cc_reset:cc_reset_block|us_timer:timeout_timer1|us_count~116                                                                                                                                                               ; LC_X12_Y16_N2 ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; cc_reset:cc_reset_block|us_timer:timeout_timer2|Equal0~1                                                                                                                                                                   ; LC_X9_Y18_N1  ; 33      ; Sync. clear                ; no     ; --                   ; --               ;
; cc_reset:cc_reset_block|us_timer:timeout_timer2|us_count~118                                                                                                                                                               ; LC_X9_Y18_N6  ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk0                                                                                                                                              ; PLL_5         ; 6635    ; Clock                      ; yes    ; Global Clock         ; GCLK12           ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk1                                                                                                                                              ; PLL_5         ; 9       ; Clock                      ; yes    ; Global Clock         ; GCLK13           ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk2                                                                                                                                              ; PLL_5         ; 1450    ; Clock                      ; yes    ; Global Clock         ; GCLK15           ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk3                                                                                                                                              ; PLL_5         ; 52      ; Clock                      ; yes    ; Global Clock         ; GCLK14           ;
; dispatch:cc_dispatch_block|Selector5~1                                                                                                                                                                                     ; LC_X35_Y49_N5 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|header0_ld~1                                                                                                                                                      ; LC_X45_Y51_N9 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|header1_ld~1                                                                                                                                                      ; LC_X45_Y49_N5 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1]                                                                 ; LC_X47_Y43_N3 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13                                                                     ; LC_X46_Y45_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_receiving~4                                                                                                                                   ; LC_X45_Y45_N1 ; 42      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg~65                                                                                                                                  ; LC_X45_Y50_N1 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|pres_state.DONE                                                                                                                                                   ; LC_X45_Y50_N7 ; 51      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|pres_state.IDLE                                                                                                                                                   ; LC_X42_Y51_N2 ; 48      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector6~0                                                                                                                                                 ; LC_X17_Y53_N3 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector75~3                                                                                                                                                ; LC_X14_Y53_N7 ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector8~2                                                                                                                                                 ; LC_X14_Y53_N0 ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|Selector2~1                                                                                                                              ; LC_X19_Y56_N2 ; 34      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|bit_count_ena                                                                                                                            ; LC_X41_Y56_N5 ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|pres_state.SETUP                                                                                                                         ; LC_X19_Y55_N5 ; 36      ; Sync. load                 ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|Selector2~1                                                                                                                              ; LC_X18_Y56_N8 ; 34      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|bit_count_ena                                                                                                                            ; LC_X14_Y55_N7 ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|pres_state.SETUP                                                                                                                         ; LC_X13_Y56_N9 ; 36      ; Sync. load                 ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_reg~65                                                                                                                            ; LC_X14_Y55_N4 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|pres_state.IDLE                                                                                                                                             ; LC_X14_Y55_N5 ; 54      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.IDLE                                                                                                                                                      ; LC_X37_Y47_N2 ; 14      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|us_timer:wdt|Equal0~1                                                                                                                                                ; LC_X32_Y56_N7 ; 33      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|us_timer:wdt|us_count~120                                                                                                                                            ; LC_X32_Y56_N0 ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|pres_state.FETCH                                                                                                                                                                                ; LC_X41_Y50_N4 ; 69      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|Selector5~1                                                                                                                                                                                   ; LC_X63_Y12_N1 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|header0_ld~1                                                                                                                                                    ; LC_X61_Y8_N4  ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|header1_ld~1                                                                                                                                                    ; LC_X64_Y7_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1]                                                               ; LC_X57_Y8_N3  ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13                                                                   ; LC_X58_Y7_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_receiving~4                                                                                                                                 ; LC_X58_Y6_N1  ; 42      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg~66                                                                                                                                ; LC_X61_Y9_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|pres_state.DONE                                                                                                                                                 ; LC_X61_Y8_N9  ; 43      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|pres_state.IDLE                                                                                                                                                 ; LC_X63_Y8_N7  ; 48      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|Selector6~1                                                                                                                                               ; LC_X66_Y16_N5 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|Selector75~3                                                                                                                                              ; LC_X71_Y20_N7 ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|Selector8~2                                                                                                                                               ; LC_X71_Y20_N9 ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|Selector2~1                                                                                                                            ; LC_X73_Y22_N6 ; 34      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|bit_count_ena                                                                                                                          ; LC_X77_Y5_N0  ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|pres_state.SETUP                                                                                                                       ; LC_X73_Y7_N2  ; 36      ; Sync. load                 ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|Selector2~1                                                                                                                            ; LC_X72_Y18_N2 ; 34      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|bit_count_ena                                                                                                                          ; LC_X72_Y17_N2 ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|pres_state.SETUP                                                                                                                       ; LC_X72_Y17_N8 ; 36      ; Sync. load                 ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_reg~66                                                                                                                          ; LC_X71_Y20_N5 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|pres_state.IDLE                                                                                                                                           ; LC_X67_Y16_N9 ; 54      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_wishbone:wishbone|pres_state.IDLE                                                                                                                                                    ; LC_X67_Y11_N2 ; 16      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|pres_state.FETCH                                                                                                                                                                              ; LC_X66_Y15_N9 ; 85      ; Clock enable               ; no     ; --                   ; --               ;
; dv_rx:dv_rx_slave|Selector5~2                                                                                                                                                                                              ; LC_X37_Y1_N2  ; 40      ; Clock enable               ; no     ; --                   ; --               ;
; dv_rx:dv_rx_slave|current_m_state.DONE                                                                                                                                                                                     ; LC_X37_Y2_N4  ; 12      ; Sync. clear                ; no     ; --                   ; --               ;
; dv_rx:dv_rx_slave|current_m_state.LATCH_MANCH_PACKET                                                                                                                                                                       ; LC_X37_Y1_N1  ; 36      ; Clock enable               ; no     ; --                   ; --               ;
; dv_rx:dv_rx_slave|manch_dat~1                                                                                                                                                                                              ; LC_X8_Y18_N2  ; 7649    ; Async. clear, Async. load  ; yes    ; Global Clock         ; GCLK0            ;
; dv_rx:dv_rx_slave|reg_en~2                                                                                                                                                                                                 ; LC_X27_Y12_N5 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; fibre_rx_clkr                                                                                                                                                                                                              ; PIN_R2        ; 111     ; Clock                      ; yes    ; Global Clock         ; GCLK9            ;
; fpga_thermo:fpga_thermo_slave|ctrl_ps.REGISTER_TEMP                                                                                                                                                                        ; LC_X54_Y29_N0 ; 14      ; Sync. clear                ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|current_state~17                                                                                                                                                                             ; LC_X29_Y53_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|reg_wren~0                                                                                                                                                                                   ; LC_X32_Y52_N2 ; 31      ; Clock enable               ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|Selector11~0                                                                                                                                                              ; LC_X56_Y29_N7 ; 4       ; Sync. clear                ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|pres_state.IDLE~8                                                                                                                                                         ; LC_X55_Y29_N5 ; 1       ; Output enable              ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|rx_data_reg_en~5                                                                                                                                                          ; LC_X54_Y30_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|start_or_en                                                                                                                                                               ; LC_X54_Y30_N3 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|us_timer:smb_timer|Equal0~2                                                                                                                                               ; LC_X56_Y30_N8 ; 33      ; Sync. clear                ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|us_timer:smb_timer|us_count~122                                                                                                                                           ; LC_X56_Y30_N0 ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|us_timer:timeout_timer|Equal0~4                                                                                                                                                              ; LC_X55_Y32_N8 ; 30      ; Sync. clear                ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|us_timer:timeout_timer|us_count~106                                                                                                                                                          ; LC_X55_Y31_N8 ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_core:ftc|current_state.GOT_SYNC                                                                                                                                               ; LC_X3_Y35_N2  ; 42      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|address_on_delay_wren~6                                                                                                                                               ; LC_X8_Y42_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|feedback_delay_wren~5                                                                                                                                                 ; LC_X8_Y42_N7  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|num_cols_to_read_wren~14                                                                                                                                              ; LC_X37_Y45_N5 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|num_rows_to_read_wren~10                                                                                                                                              ; LC_X8_Y42_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|num_rows_wren~3                                                                                                                                                       ; LC_X8_Y42_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|resync_req_wren~7                                                                                                                                                     ; LC_X6_Y35_N3  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|row_length_wren~1                                                                                                                                                     ; LC_X8_Y42_N3  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|sample_delay_wren~3                                                                                                                                                   ; LC_X6_Y35_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|sample_num_wren~4                                                                                                                                                     ; LC_X8_Y42_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|Selector12~0                                                                                                                                                                                ; LC_X28_Y54_N2 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|id0_ld~1                                                                                                                                                                                    ; LC_X30_Y53_N0 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|id1_ld~1                                                                                                                                                                                    ; LC_X30_Y53_N1 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|id2_ld~2                                                                                                                                                                                    ; LC_X30_Y53_N5 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|id3_ld~1                                                                                                                                                                                    ; LC_X30_Y54_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|one_wire_master:master|Selector5~0                                                                                                                                                          ; LC_X28_Y56_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|one_wire_master:master|Selector6~1                                                                                                                                                          ; LC_X29_Y56_N8 ; 18      ; Sync. clear                ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|one_wire_master:master|Selector8~7                                                                                                                                                          ; LC_X31_Y54_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|one_wire_master:master|pres_state.IDLE                                                                                                                                                      ; LC_X28_Y55_N7 ; 18      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|thermo0_ld~2                                                                                                                                                                                ; LC_X30_Y53_N9 ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|thermo1_ld~2                                                                                                                                                                                ; LC_X30_Y54_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|wb_ps.SEND_TEMP                                                                                                                                                                             ; LC_X28_Y52_N8 ; 35      ; Sync. load                 ; no     ; --                   ; --               ;
; inclk1                                                                                                                                                                                                                     ; PIN_P25       ; 1       ; Clock                      ; no     ; --                   ; --               ;
; inclk14                                                                                                                                                                                                                    ; PIN_K17       ; 1       ; Clock                      ; no     ; --                   ; --               ;
; inclk15                                                                                                                                                                                                                    ; PIN_M17       ; 1       ; Clock                      ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|Selector21~0                                                                                                                                                           ; LC_X23_Y7_N5  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|Selector22~1                                                                                                                                                           ; LC_X9_Y6_N8   ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|Selector4~0                                                                                                                                                            ; LC_X23_Y8_N5  ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|bb_cmd_code~0                                                                                                                                                          ; LC_X23_Y6_N2  ; 20      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|data_count_clr                                                                                                                                                         ; LC_X22_Y5_N8  ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|Selector2~1                                                                                                                                            ; LC_X18_Y3_N2  ; 34      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|bit_count_ena                                                                                                                                          ; LC_X18_Y4_N7  ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|write_ena                                                                                                                             ; LC_X13_Y6_N2  ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|pres_state.SETUP                                                                                                                                       ; LC_X18_Y3_N9  ; 36      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.HEADER_A                                                                                                                                                 ; LC_X23_Y6_N6  ; 36      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.IDLE                                                                                                                                                     ; LC_X22_Y7_N4  ; 72      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.IDLE~11                                                                                                                                                  ; LC_X13_Y8_N5  ; 36      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.STORE_CMD_PARAM                                                                                                                                          ; LC_X22_Y8_N4  ; 130     ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.WAIT_TO_ISSUE                                                                                                                                            ; LC_X23_Y6_N4  ; 21      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|serial_crc:cmd_crc|Equal0~15                                                                                                                                           ; LC_X19_Y5_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|serial_crc:cmd_crc|crc_reg~65                                                                                                                                          ; LC_X9_Y6_N7   ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|Selector85~0                                                                                                                                                 ; LC_X24_Y10_N8 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|current_state.ADVANCE_INTERNAL_CMD_INDEX                                                                                                                     ; LC_X22_Y7_N1  ; 10      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|load_seq_num~0                                                                                                                                               ; LC_X25_Y7_N7  ; 35      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|mls_addr[12]~67                                                                                                                                              ; LC_X19_Y22_N2 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|process_0~15                                                                                                                                                 ; LC_X27_Y11_N5 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|ramp_value~275                                                                                                                                               ; LC_X33_Y25_N5 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|ret_dat_req~3                                                                                                                                                ; LC_X37_Y6_N9  ; 50      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|simple_cmd_req~3                                                                                                                                             ; LC_X37_Y6_N6  ; 60      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|us_timer:timer|Equal0~4                                                                                                                                      ; LC_X12_Y8_N9  ; 30      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|us_timer:timer|us_count~108                                                                                                                                  ; LC_X12_Y7_N2  ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|card_addr_o[15]~0                                                                                                                                                        ; LC_X42_Y5_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|card_addr_o[7]~1                                                                                                                                                         ; LC_X42_Y5_N7  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_calc~96                                                                                                                                                            ; LC_X43_Y4_N5  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_in[15]~2                                                                                                                                                           ; LC_X47_Y4_N1  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_in[23]~0                                                                                                                                                           ; LC_X47_Y4_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_in[31]~3                                                                                                                                                           ; LC_X43_Y4_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_in[7]~1                                                                                                                                                            ; LC_X47_Y4_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_rcvd[15]~2                                                                                                                                                         ; LC_X45_Y3_N7  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_rcvd[23]~0                                                                                                                                                         ; LC_X45_Y3_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_rcvd[31]~3                                                                                                                                                         ; LC_X45_Y3_N3  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_rcvd[7]~1                                                                                                                                                          ; LC_X45_Y3_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cmd_code[15]~0                                                                                                                                                           ; LC_X42_Y5_N3  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cmd_code[23]~3                                                                                                                                                           ; LC_X42_Y5_N1  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cmd_code[31]~2                                                                                                                                                           ; LC_X42_Y5_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cmd_code[7]~1                                                                                                                                                            ; LC_X42_Y3_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|current_state.DATA_READ                                                                                                                                                  ; LC_X38_Y4_N4  ; 42      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|current_state.IDLE                                                                                                                                                       ; LC_X37_Y4_N7  ; 65      ; Async. clear, Sync. clear  ; yes    ; Global Clock         ; GCLK4            ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|current_state.RQ_BYTE                                                                                                                                                    ; LC_X42_Y4_N2  ; 26      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[15]~1                                                                                                                                                            ; LC_X41_Y3_N9  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[23]~2                                                                                                                                                            ; LC_X41_Y2_N1  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[31]~3                                                                                                                                                            ; LC_X41_Y3_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[7]~0                                                                                                                                                             ; LC_X41_Y2_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|num_data[10]~1                                                                                                                                                           ; LC_X41_Y5_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|num_data[7]~0                                                                                                                                                            ; LC_X41_Y5_N9  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|param_id_o[15]~1                                                                                                                                                         ; LC_X42_Y5_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|param_id_o[7]~0                                                                                                                                                          ; LC_X42_Y5_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|rx_fw~3                                                                                                                                                                  ; LC_X53_Y1_N2  ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|us_timer:timeout_timer|Equal0~1                                                                                                                                          ; LC_X53_Y4_N8  ; 33      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|us_timer:timeout_timer|us_count~102                                                                                                                                      ; LC_X53_Y4_N0  ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|write_mem~4                                                                                                                                                              ; LC_X42_Y4_N9  ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_one~2                                                                  ; LC_X72_Y4_N7  ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|ena_word_count~0                                                                                                                                                   ; LC_X43_Y15_N3 ; 5       ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|num_cards~83                                                                                                                                                       ; LC_X36_Y13_N3 ; 1       ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.LATCH_CMD1                                                                                                                                    ; LC_X32_Y15_N5 ; 9       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.LATCH_CMD2                                                                                                                                    ; LC_X36_Y13_N4 ; 20      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.TX_STATUS                                                                                                                                     ; LC_X35_Y14_N9 ; 101     ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.WAIT_FOR_MATCH                                                                                                                                ; LC_X31_Y14_N0 ; 38      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg_en~0                                                                                                                                                           ; LC_X21_Y15_N4 ; 38      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg_en~1                                                                                                                                                           ; LC_X21_Y15_N0 ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_c~66                                                                                                                         ; LC_X49_Y24_N9 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.ERROR_WAIT1                                                                                                                ; LC_X42_Y17_N8 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.ERROR_WAIT2                                                                                                                ; LC_X42_Y17_N0 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.LATCH_ERROR                                                                                                                ; LC_X43_Y18_N5 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.READ_AC                                                                                                                    ; LC_X45_Y19_N9 ; 46      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector11~0                                                                                                ; LC_X8_Y8_N8   ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector44~2                                                                                                ; LC_X19_Y13_N2 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector8~0                                                                                                 ; LC_X9_Y12_N0  ; 23      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|error_o~8                                                                                                   ; LC_X9_Y11_N7  ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|write_ena~0                                                                              ; LC_X37_Y13_N6 ; 27      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|header0_ld~0                                                                                                ; LC_X7_Y8_N6   ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1]  ; LC_X2_Y10_N3  ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13      ; LC_X3_Y9_N6   ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|lvds_receiving~4                                                                    ; LC_X2_Y13_N6  ; 42      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|data_ready                                                                          ; LC_X6_Y5_N8   ; 9       ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1]  ; LC_X5_Y4_N1   ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13      ; LC_X6_Y5_N6   ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|lvds_receiving~4                                                                    ; LC_X3_Y4_N4   ; 42      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|parallel_crc:crc_calc|crc_reg~70                                                                            ; LC_X7_Y8_N2   ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|pres_state.RX_INIT                                                                                          ; LC_X9_Y9_N0   ; 19      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector11~0                                                                                               ; LC_X83_Y22_N6 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector8~0                                                                                                ; LC_X77_Y21_N6 ; 23      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|error_o~8                                                                                                  ; LC_X80_Y22_N8 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|write_ena~0                                                                             ; LC_X38_Y14_N8 ; 27      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|header0_ld~0                                                                                               ; LC_X83_Y23_N3 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X83_Y25_N2 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X84_Y24_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|lvds_receiving~4                                                                   ; LC_X82_Y27_N4 ; 42      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|data_ready                                                                         ; LC_X83_Y20_N8 ; 9       ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X84_Y21_N4 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X83_Y20_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|lvds_receiving~4                                                                   ; LC_X83_Y19_N1 ; 42      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|parallel_crc:crc_calc|crc_reg~70                                                                           ; LC_X83_Y23_N7 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|pres_state.RX_INIT                                                                                         ; LC_X79_Y20_N9 ; 19      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector11~0                                                                                               ; LC_X45_Y27_N2 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector8~0                                                                                                ; LC_X38_Y27_N2 ; 23      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|error_o~8                                                                                                  ; LC_X38_Y27_N0 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|write_ena~0                                                                             ; LC_X38_Y28_N6 ; 27      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|header0_ld~0                                                                                               ; LC_X47_Y27_N2 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X46_Y24_N3 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X47_Y25_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|lvds_receiving~4                                                                   ; LC_X45_Y23_N2 ; 42      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|data_ready                                                                         ; LC_X48_Y25_N8 ; 9       ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X49_Y26_N9 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X48_Y25_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|lvds_receiving~4                                                                   ; LC_X43_Y29_N6 ; 42      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|parallel_crc:crc_calc|crc_reg~70                                                                           ; LC_X47_Y27_N4 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|pres_state.RX_INIT                                                                                         ; LC_X42_Y29_N2 ; 19      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector11~0                                                                                               ; LC_X71_Y12_N6 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector8~0                                                                                                ; LC_X57_Y13_N0 ; 23      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|error_o~8                                                                                                  ; LC_X57_Y13_N4 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|write_ena~0                                                                             ; LC_X55_Y13_N2 ; 27      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|header0_ld~0                                                                                               ; LC_X73_Y10_N9 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X66_Y8_N9  ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X67_Y7_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|lvds_receiving~4                                                                   ; LC_X66_Y4_N0  ; 42      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|data_ready                                                                         ; LC_X83_Y9_N0  ; 9       ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X83_Y8_N7  ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X83_Y9_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|lvds_receiving~4                                                                   ; LC_X83_Y6_N2  ; 42      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|parallel_crc:crc_calc|crc_reg~70                                                                           ; LC_X73_Y10_N0 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|pres_state.RX_INIT                                                                                         ; LC_X71_Y11_N9 ; 19      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|Selector11~0                                                                                                ; LC_X78_Y9_N7  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|Selector8~0                                                                                                 ; LC_X77_Y11_N4 ; 23      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|error_o~8                                                                                                   ; LC_X77_Y11_N3 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|write_ena~0                                                                              ; LC_X61_Y15_N2 ; 27      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|header0_ld~0                                                                                                ; LC_X79_Y8_N9  ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1]  ; LC_X78_Y6_N3  ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13      ; LC_X78_Y7_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds_receiving~4                                                                    ; LC_X80_Y5_N4  ; 42      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|data_ready                                                                          ; LC_X79_Y16_N0 ; 9       ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1]  ; LC_X80_Y17_N9 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13      ; LC_X79_Y16_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|lvds_receiving~4                                                                    ; LC_X83_Y16_N2 ; 42      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc|crc_reg~70                                                                            ; LC_X79_Y8_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|pres_state.RX_INIT                                                                                          ; LC_X77_Y10_N9 ; 19      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|Selector11~0                                                                                               ; LC_X78_Y33_N7 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|Selector8~0                                                                                                ; LC_X78_Y33_N6 ; 23      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|error_o~8                                                                                                  ; LC_X78_Y33_N9 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|write_ena~0                                                                             ; LC_X45_Y38_N9 ; 27      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|header0_ld~0                                                                                               ; LC_X79_Y32_N1 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X82_Y33_N1 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X83_Y34_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|lvds_receiving~4                                                                   ; LC_X84_Y31_N0 ; 42      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|data_ready                                                                         ; LC_X82_Y36_N0 ; 9       ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X82_Y37_N6 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X82_Y36_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|lvds_receiving~4                                                                   ; LC_X83_Y35_N2 ; 42      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|parallel_crc:crc_calc|crc_reg~70                                                                           ; LC_X79_Y32_N6 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|pres_state.RX_INIT                                                                                         ; LC_X77_Y32_N7 ; 19      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector11~0                                                                                               ; LC_X51_Y37_N0 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector44~2                                                                                               ; LC_X50_Y36_N7 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector8~0                                                                                                ; LC_X50_Y38_N7 ; 23      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|error_o~8                                                                                                  ; LC_X50_Y38_N0 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|write_ena~0                                                                             ; LC_X63_Y33_N5 ; 27      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|header0_ld~0                                                                                               ; LC_X52_Y38_N7 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X46_Y41_N8 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X47_Y39_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|lvds_receiving~4                                                                   ; LC_X45_Y37_N5 ; 42      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|data_ready                                                                         ; LC_X61_Y31_N8 ; 9       ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X60_Y31_N7 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X61_Y31_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|lvds_receiving~4                                                                   ; LC_X58_Y15_N5 ; 42      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|parallel_crc:crc_calc|crc_reg~70                                                                           ; LC_X52_Y38_N0 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|pres_state.RX_INIT                                                                                         ; LC_X51_Y36_N9 ; 19      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector11~0                                                                                               ; LC_X79_Y38_N2 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector8~0                                                                                                ; LC_X79_Y41_N7 ; 23      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|error_o~8                                                                                                  ; LC_X78_Y39_N5 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|write_ena~0                                                                             ; LC_X57_Y33_N5 ; 27      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|header0_ld~0                                                                                               ; LC_X77_Y39_N2 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X83_Y42_N7 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X83_Y40_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|lvds_receiving~4                                                                   ; LC_X82_Y44_N4 ; 42      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|data_ready                                                                         ; LC_X82_Y29_N0 ; 9       ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X83_Y30_N8 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X82_Y29_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|lvds_receiving~4                                                                   ; LC_X79_Y29_N1 ; 42      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|parallel_crc:crc_calc|crc_reg~70                                                                           ; LC_X77_Y39_N4 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|pres_state.RX_INIT                                                                                         ; LC_X71_Y38_N8 ; 19      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector11~0                                                                                               ; LC_X72_Y44_N7 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector8~0                                                                                                ; LC_X77_Y44_N3 ; 23      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|error_o~8                                                                                                  ; LC_X73_Y46_N8 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|write_ena~0                                                                             ; LC_X67_Y34_N6 ; 27      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|header0_ld~0                                                                                               ; LC_X72_Y46_N7 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X83_Y50_N3 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X83_Y48_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|lvds_receiving~4                                                                   ; LC_X82_Y51_N4 ; 42      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|data_ready                                                                         ; LC_X82_Y45_N0 ; 9       ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X83_Y46_N9 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X82_Y45_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|lvds_receiving~4                                                                   ; LC_X80_Y45_N4 ; 42      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|parallel_crc:crc_calc|crc_reg~70                                                                           ; LC_X72_Y46_N6 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|pres_state.RX_INIT                                                                                         ; LC_X73_Y44_N7 ; 19      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector11~0                                                                                               ; LC_X66_Y51_N4 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector8~0                                                                                                ; LC_X63_Y49_N9 ; 23      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|error_o~8                                                                                                  ; LC_X63_Y49_N3 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|write_ena~0                                                                             ; LC_X64_Y49_N4 ; 27      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|header0_ld~0                                                                                               ; LC_X66_Y52_N3 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X60_Y49_N6 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X61_Y48_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|lvds_receiving~4                                                                   ; LC_X57_Y49_N5 ; 42      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|data_ready                                                                         ; LC_X66_Y48_N8 ; 9       ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X67_Y49_N6 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X66_Y48_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|lvds_receiving~4                                                                   ; LC_X71_Y49_N1 ; 42      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|parallel_crc:crc_calc|crc_reg~70                                                                           ; LC_X66_Y52_N1 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|pres_state.RX_INIT                                                                                         ; LC_X64_Y48_N6 ; 19      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer|Equal0~4                                                                                                       ; LC_X45_Y42_N9 ; 30      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer|us_count~122                                                                                                   ; LC_X45_Y42_N0 ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector57~6                                                                                                                                             ; LC_X68_Y7_N9  ; 12      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|c_cmd_code~64                                                                                                                                            ; LC_X47_Y6_N8  ; 64      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|crd_add_par_id[31]~96                                                                                                                                    ; LC_X50_Y7_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|packet_size[31]~282                                                                                                                                      ; LC_X49_Y10_N5 ; 70      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.CMD_ERROR_REPLY                                                                                                                 ; LC_X51_Y8_N3  ; 107     ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.TRANSLATOR_IDLE                                                                                                                 ; LC_X48_Y7_N8  ; 41      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|us_timer:timer|Equal0~4                                                                                                                                  ; LC_X51_Y7_N0  ; 30      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|us_timer:timer|us_count~122                                                                                                                              ; LC_X51_Y7_N9  ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; manch_pll:manch_pll_block|altpll:altpll_component|_clk0                                                                                                                                                                    ; PLL_1         ; 89      ; Clock                      ; yes    ; Global Clock         ; GCLK1            ;
; psu_ctrl:psu_ctrl_slave|Selector1~0                                                                                                                                                                                        ; LC_X60_Y12_N5 ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_slave|Selector5~0                                                                                                                                                                                        ; LC_X62_Y11_N8 ; 73      ; Clock enable               ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_slave|bit_capture~4                                                                                                                                                                                      ; LC_X62_Y11_N2 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_slave|current_out_state.IDLE~1                                                                                                                                                                           ; LC_X58_Y10_N7 ; 38      ; Sync. clear                ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_slave|status_wren~7                                                                                                                                                                                      ; LC_X62_Y11_N3 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_slave|us_timer:timeout_timer|Equal0~2                                                                                                                                                                    ; LC_X62_Y15_N0 ; 33      ; Sync. clear                ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_slave|us_timer:timeout_timer|us_count~124                                                                                                                                                                ; LC_X62_Y15_N8 ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|Selector5~0                                                                                                                                                                            ; LC_X19_Y50_N9 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|cards_to_report_wren~23                                                                                                                                                                ; LC_X17_Y42_N6 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|crc_err_en_wren~13                                                                                                                                                                     ; LC_X33_Y35_N1 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|data_rate_wren~6                                                                                                                                                                       ; LC_X8_Y34_N5  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|int_cmd_en_wren~10                                                                                                                                                                     ; LC_X8_Y34_N7  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|internal_cmd_mode_wren~13                                                                                                                                                              ; LC_X35_Y33_N2 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|mls_addr_wren~27                                                                                                                                                                       ; LC_X33_Y42_N7 ; 13      ; Sync. load                 ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|mls_sequence_len_wren~24                                                                                                                                                               ; LC_X19_Y42_N5 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|rcs_to_report_wren~24                                                                                                                                                                  ; LC_X17_Y44_N5 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|run_file_id_wren~5                                                                                                                                                                     ; LC_X17_Y42_N5 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|start_wren~2                                                                                                                                                                           ; LC_X21_Y30_N3 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_card_addr_wren~18                                                                                                                                                                 ; LC_X35_Y34_N6 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_data_num_wren~20                                                                                                                                                                  ; LC_X35_Y33_N5 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_maximum_wren~16                                                                                                                                                                   ; LC_X35_Y34_N3 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_minimum_wren~14                                                                                                                                                                   ; LC_X35_Y33_N4 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_param_id_wren~17                                                                                                                                                                  ; LC_X30_Y33_N3 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_period_wren~13                                                                                                                                                                    ; LC_X30_Y33_N6 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_size_wren~15                                                                                                                                                                      ; LC_X35_Y34_N4 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|stop_delay_wren~23                                                                                                                                                                     ; LC_X19_Y42_N3 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|stop_wren~4                                                                                                                                                                            ; LC_X21_Y30_N5 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|tes_tgl_en_wren~6                                                                                                                                                                      ; LC_X8_Y34_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|tes_tgl_max_wren~7                                                                                                                                                                     ; LC_X8_Y34_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|tes_tgl_min_wren~9                                                                                                                                                                     ; LC_X7_Y34_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|tes_tgl_rate_wren~9                                                                                                                                                                    ; LC_X9_Y34_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|user_writable_wren~6                                                                                                                                                                   ; LC_X17_Y42_N3 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; sram_ctrl:sram_ctrl_slave|Mux32~1                                                                                                                                                                                          ; LC_X23_Y47_N5 ; 20      ; Clock enable               ; no     ; --                   ; --               ;
; sram_ctrl:sram_ctrl_slave|ack_read~5                                                                                                                                                                                       ; LC_X24_Y48_N9 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; sram_ctrl:sram_ctrl_slave|sram_rdata_wren~0                                                                                                                                                                                ; LC_X28_Y47_N7 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; sram_ctrl:sram_ctrl_slave|sram_wdata[5]~34                                                                                                                                                                                 ; LC_X29_Y47_N1 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; sram_ctrl:sram_ctrl_slave|write_cmd                                                                                                                                                                                        ; LC_X36_Y45_N6 ; 32      ; Output enable              ; no     ; --                   ; --               ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|current_state~17                                                                                                                                                                  ; LC_X14_Y49_N9 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|dv_mode_wren~1                                                                                                                                                                    ; LC_X24_Y47_N6 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|sync_mode_wren~4                                                                                                                                                                  ; LC_X24_Y47_N2 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                      ;
+-------------------------------------------------------------------------------+--------------+---------+----------------------+------------------+
; Name                                                                          ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------------------------------------------------------------------------------+--------------+---------+----------------------+------------------+
; cc_reset:cc_reset_block|brst5                                                 ; LC_X1_Y26_N8 ; 24      ; Global Clock         ; GCLK3            ;
; cc_reset:cc_reset_block|rst                                                   ; LC_X9_Y19_N7 ; 3       ; Global Clock         ; GCLK2            ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk0 ; PLL_5        ; 6635    ; Global Clock         ; GCLK12           ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk1 ; PLL_5        ; 9       ; Global Clock         ; GCLK13           ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk2 ; PLL_5        ; 1450    ; Global Clock         ; GCLK15           ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk3 ; PLL_5        ; 52      ; Global Clock         ; GCLK14           ;
; dv_rx:dv_rx_slave|manch_dat~1                                                 ; LC_X8_Y18_N2 ; 7649    ; Global Clock         ; GCLK0            ;
; fibre_rx_clkr                                                                 ; PIN_R2       ; 111     ; Global Clock         ; GCLK9            ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|current_state.IDLE          ; LC_X37_Y4_N7 ; 65      ; Global Clock         ; GCLK4            ;
; manch_pll:manch_pll_block|altpll:altpll_component|_clk0                       ; PLL_1        ; 89      ; Global Clock         ; GCLK1            ;
+-------------------------------------------------------------------------------+--------------+---------+----------------------+------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                    ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------+
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.WB_CYCLE                                                               ; 453     ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.STORE_CMD_PARAM                                                       ; 130     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.TX_STATUS                                                  ; 128     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr[0]                                                                           ; 110     ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.CMD_ERROR_REPLY                              ; 107     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr[1]                                                                           ; 106     ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|current_state.SIMPLE                                                      ; 101     ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[17]~5                                                                                         ; 100     ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[16]~4                                                                                         ; 100     ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[18]~3                                                                                         ; 100     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg_en~1                                                                        ; 100     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[4]~30                                                                      ; 100     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[5]~29                                                                      ; 100     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[2]~28                                                                      ; 100     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[2]~27                                                                      ; 100     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[2]~26                                                                      ; 100     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[0]~25                                                                      ; 100     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[0]~24                                                                      ; 100     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[0]~23                                                                      ; 100     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[0]~22                                                                      ; 100     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[3]~21                                                                      ; 100     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[3]~20                                                                      ; 100     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[1]~19                                                                      ; 100     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[1]~18                                                                      ; 100     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[1]~17                                                                      ; 100     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[7]~16                                                                      ; 100     ;
; dispatch:cc_dispatch_block|reg:hdr0|reg_o[11]~0                                                                                         ; 100     ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|current_state.UPDATE_FOR_NEXT                                             ; 100     ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|pres_state.TX_DATA                                                     ; 97      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|pres_state.TX_DATA                                                       ; 96      ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[19]                                                                                           ; 95      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx_rdy_b~3                                                        ; 93      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx_rdy_b~3                                                          ; 93      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx_data_a~192                                                       ; 92      ;
; ~GND~0                                                                                                                                  ; 91      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.STANDARD_REPLY                               ; 89      ;
; dispatch:psuc_dispatch_block|pres_state.FETCH                                                                                           ; 85      ;
; ret_dat_wbs:ret_dat_parameter_slave|Equal11~44                                                                                          ; 85      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[1]~9                                                                       ; 85      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx_data_a~192                                                     ; 84      ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[18]                                                                                           ; 79      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.QUICK_REPLY_PAUSE                            ; 73      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.QUICK_REPLY                                  ; 73      ;
; psu_ctrl:psu_ctrl_slave|Selector5~0                                                                                                     ; 73      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|pres_state.TX_HDR                                                      ; 72      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.IDLE                                                                  ; 72      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|pres_state.TX_HDR                                                        ; 72      ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[23]                                                                                           ; 72      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|pres_state.STATUS_READY ; 71      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|packet_size[31]~282                                                   ; 70      ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                        ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M512s ; M4Ks ; M-RAMs ; MIF  ; Location                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; dispatch:cc_dispatch_block|altsyncram:buf|altsyncram_a9p3:auto_generated|ALTSYNCRAM                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 0    ; 1      ; None ; MRAM_X20_Y34                                                                                                                                                                                                   ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y45, M512_X44_Y44                                                                                                                                                                                     ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated|ALTSYNCRAM                                                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X15_Y57                                                                                                                                                                                                    ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated|ALTSYNCRAM                                                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X15_Y54                                                                                                                                                                                                    ;
; dispatch:psuc_dispatch_block|altsyncram:buf|altsyncram_a9p3:auto_generated|ALTSYNCRAM                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 0    ; 1      ; None ; MRAM_X53_Y16                                                                                                                                                                                                   ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X59_Y7, M512_X59_Y8                                                                                                                                                                                       ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated|ALTSYNCRAM                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X69_Y21                                                                                                                                                                                                    ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated|ALTSYNCRAM                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X69_Y19                                                                                                                                                                                                    ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_hoo1:auto_generated|ALTSYNCRAM                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 0     ; 2    ; 0      ; None ; M4K_X15_Y8, M4K_X15_Y9                                                                                                                                                                                         ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated|ALTSYNCRAM                                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X15_Y6                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|altsyncram:mem0|altsyncram_plj3:auto_generated|ALTSYNCRAM                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X39_Y3                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam|altsyncram_9nf1:altsyncram7|ALTSYNCRAM                                                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048   ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X39_Y1                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dpram_t5v:fiforam|altsyncram_5qf1:altsyncram7|ALTSYNCRAM                                                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X69_Y5                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y12, M4K_X15_Y14, M4K_X15_Y11, M4K_X15_Y17, M4K_X15_Y10, M4K_X15_Y19, M4K_X15_Y18, M4K_X15_Y13, M4K_X15_Y21, M4K_X15_Y22, M4K_X15_Y15, M4K_X15_Y16, M4K_X15_Y20, M4K_X15_Y23, M4K_X15_Y24, M4K_X15_Y25 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X4_Y11, M512_X4_Y10                                                                                                                                                                                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X4_Y7, M512_X4_Y6                                                                                                                                                                                         ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y4, M4K_X15_Y1, M4K_X15_Y5, M4K_X69_Y1, M4K_X69_Y2, M4K_X69_Y14, M4K_X15_Y7, M4K_X15_Y2, M4K_X15_Y3, M4K_X15_Y4, M4K_X39_Y15, M4K_X69_Y3, M4K_X69_Y4, M4K_X39_Y5, M4K_X39_Y2, M4K_X69_Y15              ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X81_Y25, M512_X81_Y24                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X81_Y21, M512_X81_Y20                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y24, M4K_X39_Y22, M4K_X39_Y30, M4K_X15_Y26, M4K_X39_Y20, M4K_X39_Y21, M4K_X39_Y23, M4K_X39_Y28, M4K_X15_Y28, M4K_X39_Y25, M4K_X39_Y29, M4K_X39_Y26, M4K_X15_Y30, M4K_X15_Y27, M4K_X15_Y31, M4K_X15_Y29 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y25, M512_X44_Y26                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y29, M512_X44_Y28                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y12, M4K_X39_Y11, M4K_X39_Y6, M4K_X39_Y13, M4K_X39_Y8, M4K_X69_Y11, M4K_X69_Y12, M4K_X39_Y10, M4K_X69_Y8, M4K_X69_Y13, M4K_X69_Y6, M4K_X39_Y14, M4K_X39_Y7, M4K_X39_Y9, M4K_X69_Y7, M4K_X69_Y9         ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X65_Y8, M512_X65_Y7                                                                                                                                                                                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X81_Y8, M512_X81_Y9                                                                                                                                                                                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y19, M4K_X69_Y26, M4K_X39_Y27, M4K_X39_Y16, M4K_X69_Y18, M4K_X69_Y28, M4K_X69_Y25, M4K_X39_Y17, M4K_X39_Y18, M4K_X69_Y27, M4K_X69_Y17, M4K_X69_Y16, M4K_X69_Y22, M4K_X69_Y20, M4K_X69_Y23, M4K_X69_Y24 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X81_Y6, M512_X81_Y7                                                                                                                                                                                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X81_Y15, M512_X81_Y16                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y38, M4K_X39_Y44, M4K_X15_Y44, M4K_X15_Y41, M4K_X15_Y39, M4K_X15_Y46, M4K_X39_Y37, M4K_X39_Y47, M4K_X15_Y43, M4K_X15_Y47, M4K_X15_Y40, M4K_X15_Y45, M4K_X15_Y42, M4K_X15_Y37, M4K_X39_Y46, M4K_X39_Y45 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X81_Y34, M512_X81_Y33                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X81_Y36, M512_X81_Y37                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y34, M4K_X39_Y35, M4K_X69_Y43, M4K_X39_Y38, M4K_X39_Y41, M4K_X39_Y33, M4K_X39_Y40, M4K_X69_Y38, M4K_X69_Y41, M4K_X39_Y42, M4K_X39_Y36, M4K_X69_Y39, M4K_X69_Y42, M4K_X69_Y40, M4K_X39_Y39, M4K_X39_Y43 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y39, M512_X44_Y40                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X59_Y31, M512_X59_Y32                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y50, M4K_X15_Y52, M4K_X15_Y51, M4K_X69_Y44, M4K_X69_Y47, M4K_X39_Y48, M4K_X15_Y49, M4K_X69_Y45, M4K_X69_Y50, M4K_X15_Y55, M4K_X69_Y48, M4K_X15_Y48, M4K_X69_Y46, M4K_X15_Y53, M4K_X69_Y49, M4K_X15_Y56 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X81_Y42, M512_X81_Y41                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X81_Y31, M512_X81_Y30                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X69_Y33, M4K_X39_Y31, M4K_X69_Y32, M4K_X15_Y36, M4K_X69_Y29, M4K_X15_Y34, M4K_X15_Y33, M4K_X69_Y30, M4K_X69_Y35, M4K_X15_Y35, M4K_X69_Y34, M4K_X39_Y32, M4K_X69_Y36, M4K_X69_Y31, M4K_X69_Y37, M4K_X15_Y32 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X81_Y49, M512_X81_Y48                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X81_Y46, M512_X81_Y47                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y54, M4K_X39_Y53, M4K_X69_Y51, M4K_X39_Y52, M4K_X69_Y57, M4K_X39_Y57, M4K_X69_Y52, M4K_X39_Y49, M4K_X69_Y54, M4K_X39_Y55, M4K_X69_Y56, M4K_X39_Y56, M4K_X69_Y55, M4K_X39_Y50, M4K_X69_Y53, M4K_X39_Y51 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X59_Y50, M512_X59_Y49                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X65_Y50, M512_X65_Y51                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ALTSYNCRAM                                                                         ; AUTO ; Single Port      ; Single Clock ; 64           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048   ; 64                          ; 32                          ; --                          ; --                          ; 2048                ; 4     ; 0    ; 0      ; None ; M512_X44_Y15, M512_X44_Y17, M512_X44_Y18, M512_X44_Y16                                                                                                                                                         ;
; psu_ctrl:psu_ctrl_slave|ram_32bit_x_64:status_ram|altsyncram:altsyncram_component|altsyncram_kal1:auto_generated|ALTSYNCRAM                                                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X69_Y10                                                                                                                                                                                                    ;
; ret_dat_wbs:ret_dat_parameter_slave|mls_data_bank:mls|altsyncram:altsyncram_component|altsyncram_bkm1:auto_generated|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8192         ; 16           ; 8192         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 131072 ; 8192                        ; 16                          ; 8192                        ; 16                          ; 131072              ; 0     ; 0    ; 1      ; None ; MRAM_X20_Y16                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                           ;
+----------------------------------+-------------+---------------------+-------------------+
; Statistic                        ; Number Used ; Available per Block ; Maximum Available ;
+----------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)       ; 0           ; 8                   ; 96                ;
; Simple Multipliers (18-bit)      ; 1           ; 4                   ; 48                ;
; Simple Multipliers (36-bit)      ; 1           ; 1                   ; 12                ;
; Multiply Accumulators (18-bit)   ; 0           ; 2                   ; 24                ;
; Two-Multipliers Adders (9-bit)   ; 0           ; 4                   ; 48                ;
; Two-Multipliers Adders (18-bit)  ; 0           ; 2                   ; 24                ;
; Four-Multipliers Adders (9-bit)  ; 0           ; 2                   ; 24                ;
; Four-Multipliers Adders (18-bit) ; 0           ; 1                   ; 12                ;
; DSP Blocks                       ; 2           ; --                  ; 12                ;
; DSP Block 9-bit Elements         ; 10          ; 8                   ; 96                ;
; Signed Multipliers               ; 2           ; --                  ; --                ;
; Unsigned Multipliers             ; 0           ; --                  ; --                ;
; Mixed Sign Multipliers           ; 0           ; --                  ; --                ;
; Variable Sign Multipliers        ; 0           ; --                  ; --                ;
; Dedicated Shift Register Chains  ; 0           ; --                  ; --                ;
+----------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                               ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; sync_gen:sync_gen_slave|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated|mac_out5                         ; Simple Multiplier (36-bit) ; DSPOUT_X11_Y39_N0  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    sync_gen:sync_gen_slave|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated|mac_mult1                     ;                            ; DSPMULT_X10_Y45_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
;    sync_gen:sync_gen_slave|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated|mac_mult2                     ;                            ; DSPMULT_X10_Y43_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
;    sync_gen:sync_gen_slave|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated|mac_mult3                     ;                            ; DSPMULT_X10_Y41_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
;    sync_gen:sync_gen_slave|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated|mac_mult4                     ;                            ; DSPMULT_X10_Y39_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|lpm_mult:Mult0|mult_6h01:auto_generated|mac_out1     ; Simple Multiplier (18-bit) ; DSPOUT_X11_Y31_N0  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|lpm_mult:Mult0|mult_6h01:auto_generated|mac_mult2 ;                            ; DSPMULT_X10_Y37_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------------+
; Interconnect Usage Summary                              ;
+-----------------------------+---------------------------+
; Interconnect Resource Type  ; Usage                     ;
+-----------------------------+---------------------------+
; C16 interconnects           ; 1,452 / 5,872 ( 25 % )    ;
; C4 interconnects            ; 17,020 / 89,120 ( 19 % )  ;
; C8 interconnects            ; 5,001 / 19,904 ( 25 % )   ;
; DIFFIOCLKs                  ; 0 / 32 ( 0 % )            ;
; DQS bus muxes               ; 0 / 102 ( 0 % )           ;
; DQS-16 I/O buses            ; 0 / 8 ( 0 % )             ;
; DQS-32 I/O buses            ; 0 / 4 ( 0 % )             ;
; DQS-8 I/O buses             ; 0 / 20 ( 0 % )            ;
; Direct links                ; 4,896 / 131,860 ( 4 % )   ;
; Fast regional clocks        ; 0 / 32 ( 0 % )            ;
; Global clocks               ; 10 / 16 ( 63 % )          ;
; I/O buses                   ; 52 / 364 ( 14 % )         ;
; LUT chains                  ; 1,683 / 29,223 ( 6 % )    ;
; Local routing interconnects ; 0 / 32,470 ( 0 % )        ;
; R24 interconnects           ; 2,105 / 6,156 ( 34 % )    ;
; R4 interconnects            ; 25,181 / 181,920 ( 14 % ) ;
; R8 interconnects            ; 6,688 / 29,904 ( 22 % )   ;
; Regional clocks             ; 0 / 16 ( 0 % )            ;
+-----------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+--------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 7.13) ; Number of LABs  (Total = 2528) ;
+--------------------------------------------+--------------------------------+
; 1                                          ; 204                            ;
; 2                                          ; 80                             ;
; 3                                          ; 28                             ;
; 4                                          ; 39                             ;
; 5                                          ; 342                            ;
; 6                                          ; 291                            ;
; 7                                          ; 279                            ;
; 8                                          ; 226                            ;
; 9                                          ; 194                            ;
; 10                                         ; 845                            ;
+--------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.05) ; Number of LABs  (Total = 2528) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 1738                           ;
; 1 Async. load                      ; 61                             ;
; 1 Clock                            ; 1745                           ;
; 1 Clock enable                     ; 655                            ;
; 1 Sync. clear                      ; 366                            ;
; 1 Sync. load                       ; 140                            ;
; 2 Async. clears                    ; 1                              ;
; 2 Clock enables                    ; 362                            ;
; 2 Clocks                           ; 107                            ;
+------------------------------------+--------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+---------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 7.26) ; Number of LABs  (Total = 2528) ;
+---------------------------------------------+--------------------------------+
; 0                                           ; 6                              ;
; 1                                           ; 205                            ;
; 2                                           ; 83                             ;
; 3                                           ; 30                             ;
; 4                                           ; 46                             ;
; 5                                           ; 269                            ;
; 6                                           ; 335                            ;
; 7                                           ; 284                            ;
; 8                                           ; 229                            ;
; 9                                           ; 202                            ;
; 10                                          ; 703                            ;
; 11                                          ; 58                             ;
; 12                                          ; 34                             ;
; 13                                          ; 18                             ;
; 14                                          ; 12                             ;
; 15                                          ; 4                              ;
; 16                                          ; 3                              ;
; 17                                          ; 2                              ;
; 18                                          ; 4                              ;
; 19                                          ; 1                              ;
+---------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 5.28) ; Number of LABs  (Total = 2528) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 6                              ;
; 1                                               ; 376                            ;
; 2                                               ; 284                            ;
; 3                                               ; 230                            ;
; 4                                               ; 203                            ;
; 5                                               ; 231                            ;
; 6                                               ; 275                            ;
; 7                                               ; 231                            ;
; 8                                               ; 230                            ;
; 9                                               ; 132                            ;
; 10                                              ; 280                            ;
; 11                                              ; 15                             ;
; 12                                              ; 14                             ;
; 13                                              ; 5                              ;
; 14                                              ; 6                              ;
; 15                                              ; 2                              ;
; 16                                              ; 4                              ;
; 17                                              ; 2                              ;
; 18                                              ; 1                              ;
; 19                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 12.78) ; Number of LABs  (Total = 2528) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 1                              ;
; 2                                            ; 13                             ;
; 3                                            ; 98                             ;
; 4                                            ; 258                            ;
; 5                                            ; 41                             ;
; 6                                            ; 109                            ;
; 7                                            ; 47                             ;
; 8                                            ; 33                             ;
; 9                                            ; 29                             ;
; 10                                           ; 57                             ;
; 11                                           ; 88                             ;
; 12                                           ; 71                             ;
; 13                                           ; 170                            ;
; 14                                           ; 255                            ;
; 15                                           ; 241                            ;
; 16                                           ; 290                            ;
; 17                                           ; 425                            ;
; 18                                           ; 195                            ;
; 19                                           ; 64                             ;
; 20                                           ; 18                             ;
; 21                                           ; 20                             ;
; 22                                           ; 0                              ;
; 23                                           ; 0                              ;
; 24                                           ; 4                              ;
+----------------------------------------------+--------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Error detection CRC                          ; On                  ;
; Error check frequency divisor                ; 2                   ;
; nWS, nRS, nCS, CS                            ; Unreserved          ;
; RDYnBUSY                                     ; Unreserved          ;
; Data[7..1]                                   ; Unreserved          ;
; Data[0]                                      ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+------------------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                            ;
+--------------------------------------------------------------------------------+---------------------------------+
; Name                                                                           ; Value                           ;
+--------------------------------------------------------------------------------+---------------------------------+
; Auto Fit Point 1 - Fit Attempt 1                                               ; ff                              ;
; Mid Wire Use - Fit Attempt 1                                                   ; 16                              ;
; Mid Slack - Fit Attempt 1                                                      ; -631                            ;
; Internal Atom Count - Fit Attempt 1                                            ; 18017                           ;
; LE/ALM Count - Fit Attempt 1                                                   ; 18017                           ;
; LAB Count - Fit Attempt 1                                                      ; 2528                            ;
; Outputs per Lab - Fit Attempt 1                                                ; 7.258                           ;
; Inputs per LAB - Fit Attempt 1                                                 ; 14.706                          ;
; Global Inputs per LAB - Fit Attempt 1                                          ; 1.472                           ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1       ; 0:2460;1:68                     ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                                ; 0:1347;1:742;2:439              ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                           ; 0:1071;1:870;2:541;3:46         ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                          ; 0:1071;1:870;2:541;3:46         ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                    ; 0:698;1:414;2:858;3:512;4:46    ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                     ; 0:698;1:414;2:858;3:512;4:46    ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1           ; 0:2126;1:402                    ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1             ; 0:2460;1:68                     ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1    ; 0:1284;1:1194;2:49;3:1          ;
; LAB Constraint 'global control signals' - Fit Attempt 1                        ; 0:676;1:52;2:1680;3:104;4:16    ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                    ; 0:676;1:1201;2:651              ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1               ; 0:2460;1:68                     ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                               ; 0:676;1:1815;2:37               ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                             ; 0:1419;1:1109                   ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                           ; 0:234;1:2294                    ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                      ; 0:2291;1:237                    ;
; LAB Constraint 'use of ADATA or SDATA by registers constraint' - Fit Attempt 1 ; 0:2528                          ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1                    ; 0:1;1:1579;2:619;3:273;4:54;5:2 ;
; LEs in Chains - Fit Attempt 1                                                  ; 2895                            ;
; LEs in Long Chains - Fit Attempt 1                                             ; 1713                            ;
; LABs with Chains - Fit Attempt 1                                               ; 411                             ;
; LABs with Multiple Chains - Fit Attempt 1                                      ; 26                              ;
; Time - Fit Attempt 1                                                           ; 11                              ;
; Time in tsm_tan.dll - Fit Attempt 1                                            ; 1.625                           ;
+--------------------------------------------------------------------------------+---------------------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Auto Fit Point 2 - Fit Attempt 1    ; f0     ;
; Auto Fit Point 2 - Fit Attempt 1    ; ff     ;
; Early Wire Use - Fit Attempt 1      ; 9      ;
; Early Slack - Fit Attempt 1         ; -5918  ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 17     ;
; Mid Slack - Fit Attempt 1           ; 216    ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 17     ;
; Mid Slack - Fit Attempt 1           ; 489    ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Late Wire Use - Fit Attempt 1       ; 18     ;
; Late Slack - Fit Attempt 1          ; 196    ;
; Peak Regional Wire - Fit Attempt 1  ; 69.717 ;
; Auto Fit Point 7 - Fit Attempt 1    ; ff     ;
; Time - Fit Attempt 1                ; 57     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 6.828  ;
+-------------------------------------+--------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Early Slack - Fit Attempt 1         ; 1700        ;
; Early Wire Use - Fit Attempt 1      ; 22          ;
; Peak Regional Wire - Fit Attempt 1  ; 39          ;
; Mid Slack - Fit Attempt 1           ; 704         ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Wire Use - Fit Attempt 1       ; 22          ;
; Time - Fit Attempt 1                ; 43          ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 12.172      ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Full Version
    Info: Processing started: Tue Jan 12 17:17:37 2010
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off clk_card -c clk_card
Info: Using INI file C:/mce/cards/clk_card/clk_card/synth/quartus.ini
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP1S30F780C5 for design "clk_card"
Info: Implementing parameter values for PLL "clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 180 degrees (10000 ps) for clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk1 port
    Info: Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk2 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk3 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 180 degrees (20000 ps) for clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_extclk0 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_extclk1 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_extclk2 port
Info: Fitter is performing a Fast Fit compilation, which decreases Fitter effort to reduce compilation time
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1S10F780C5 is compatible
    Info: Device EP1S10F780C5ES is compatible
    Info: Device EP1S20F780C5 is compatible
    Info: Device EP1S25F780C5 is compatible
    Info: Device EP1S30F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
    Info: Device EP1S40F780C5 is compatible
    Info: Device EP1S40F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
Info: Fitter converted 1 user pins into dedicated programming pins
    Info: Pin ~DATA0~ is reserved at location H12
Warning: No exact pin location assignment(s) for 17 pins of 255 total pins
    Info: Pin mictor1_e[0] not assigned to an exact location on the device
    Info: Pin mictor1_e[1] not assigned to an exact location on the device
    Info: Pin mictor1_e[2] not assigned to an exact location on the device
    Info: Pin mictor1_e[3] not assigned to an exact location on the device
    Info: Pin mictor1_e[4] not assigned to an exact location on the device
    Info: Pin mictor1_e[5] not assigned to an exact location on the device
    Info: Pin mictor1_e[6] not assigned to an exact location on the device
    Info: Pin mictor1_e[7] not assigned to an exact location on the device
    Info: Pin mictor1_e[8] not assigned to an exact location on the device
    Info: Pin mictor1_e[9] not assigned to an exact location on the device
    Info: Pin mictor1_e[10] not assigned to an exact location on the device
    Info: Pin mictor1_e[11] not assigned to an exact location on the device
    Info: Pin mictor1_e[12] not assigned to an exact location on the device
    Info: Pin mictor1_e[13] not assigned to an exact location on the device
    Info: Pin mictor1_e[14] not assigned to an exact location on the device
    Info: Pin mictor1_e[15] not assigned to an exact location on the device
    Info: Pin mictor1clk_e not assigned to an exact location on the device
Info: Completed User Assigned Global Signals Promotion Operation
Info: Implementing parameter values for PLL "manch_pll:manch_pll_block|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for manch_pll:manch_pll_block|altpll:altpll_component|_clk0 port
Info: Promoted PLL clock signals
    Info: Promoted signal "clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk0" to use global clock
    Info: Promoted signal "clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk2" to use global clock
    Info: Promoted signal "clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk3" to use global clock
    Info: Promoted signal "clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk1" to use global clock
    Info: Promoted signal "manch_pll:manch_pll_block|altpll:altpll_component|_clk0" to use global clock
Info: Completed PLL Placement Operation
Info: Automatically promoted signal "fibre_rx_clkr" to use Global clock in PIN R2
Info: Automatically promoted some destinations of signal "dv_rx:dv_rx_slave|manch_dat~1" to use Global clock
    Info: Destination "issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|previous_state~43" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|previous_state~45" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|previous_state.DATA_WORD~9" may be non-global or may not use global clock
Info: Automatically promoted signal "cc_reset:cc_reset_block|brst5" to use Global clock
Info: Automatically promoted some destinations of signal "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|current_state.IDLE" to use Global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[0]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[1]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[2]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[3]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[4]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[5]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[6]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[7]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_calc[0]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_calc[1]" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Automatically promoted signal "cc_reset:cc_reset_block|rst" to use Global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Finished register packing
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 17 (unused VREF, 3.3V VCCIO, 0 input, 17 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 16 total pin(s) used --  54 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 29 total pin(s) used --  45 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 4 total pin(s) used --  66 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 8 total pin(s) used --  66 pins available
        Info: I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 42 total pin(s) used --  32 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 43 total pin(s) used --  27 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 47 total pin(s) used --  27 pins available
        Info: I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 47 total pin(s) used --  24 pins available
        Info: I/O bank number 9 does not use VREF pins and has 3.3V VCCIO pins. 2 total pin(s) used --  4 pins available
        Info: I/O bank number 10 does not use VREF pins and has 3.3V VCCIO pins. 1 total pin(s) used --  3 pins available
        Info: I/O bank number 11 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  6 pins available
        Info: I/O bank number 12 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  4 pins available
Warning: Can't perform fitting netlist optimizations during fast fit compilation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "auto_stp_trigger_out_0" is assigned to location or region, but does not exist in design
    Warning: Node "box_id_ena" is assigned to location or region, but does not exist in design
    Warning: Node "dip_sw2" is assigned to location or region, but does not exist in design
    Warning: Node "dip_sw7" is assigned to location or region, but does not exist in design
    Warning: Node "dip_sw8" is assigned to location or region, but does not exist in design
    Warning: Node "dv_pulse_bnc" is assigned to location or region, but does not exist in design
    Warning: Node "epc_tdo" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_rx_ckr" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_rx_clk" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_tx_clk" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_tx_rp" is assigned to location or region, but does not exist in design
    Warning: Node "fpga_tck" is assigned to location or region, but does not exist in design
    Warning: Node "fpga_tdo" is assigned to location or region, but does not exist in design
    Warning: Node "fpga_tms" is assigned to location or region, but does not exist in design
    Warning: Node "inclk" is assigned to location or region, but does not exist in design
    Warning: Node "inclk0" is assigned to location or region, but does not exist in design
    Warning: Node "inclk10" is assigned to location or region, but does not exist in design
    Warning: Node "inclk11" is assigned to location or region, but does not exist in design
    Warning: Node "inclk2" is assigned to location or region, but does not exist in design
    Warning: Node "inclk3" is assigned to location or region, but does not exist in design
    Warning: Node "inclk4" is assigned to location or region, but does not exist in design
    Warning: Node "inclk8" is assigned to location or region, but does not exist in design
    Warning: Node "jtag_sel" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[10]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[11]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[12]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[13]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[14]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[15]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[1]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[2]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[3]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[4]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[5]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[6]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[7]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[8]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[9]" is assigned to location or region, but does not exist in design
    Warning: Node "mictorclk_e" is assigned to location or region, but does not exist in design
    Warning: Node "mictorclk_o" is assigned to location or region, but does not exist in design
    Warning: Node "n5vok" is assigned to location or region, but does not exist in design
    Warning: Node "nbb_jtag" is assigned to location or region, but does not exist in design
    Warning: Node "nplus7vok" is assigned to location or region, but does not exist in design
    Warning: Node "psclki" is assigned to location or region, but does not exist in design
    Warning: Node "psclko" is assigned to location or region, but does not exist in design
    Warning: Node "pscsi" is assigned to location or region, but does not exist in design
    Warning: Node "pscso" is assigned to location or region, but does not exist in design
    Warning: Node "psdi" is assigned to location or region, but does not exist in design
    Warning: Node "psdo" is assigned to location or region, but does not exist in design
    Warning: Node "rs232_rx" is assigned to location or region, but does not exist in design
    Warning: Node "rs232_tx" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_ncs" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_ncs" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_nrx[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_nrx[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_nrx[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_tx[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_tx[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_tx[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_txena[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_txena[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_txena[3]" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:27
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:11
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:56
Info: Estimated most critical path is memory to register delay of 8.156 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = M4K_X69_Y42; Fanout = 1; MEM Node = 'issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a6~portb_address_reg10'
    Info: 2: + IC(0.000 ns) + CELL(3.075 ns) = 3.075 ns; Loc. = M4K_X69_Y42; Fanout = 1; MEM Node = 'issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|q_b[6]'
    Info: 3: + IC(2.415 ns) + CELL(0.366 ns) = 5.856 ns; Loc. = LAB_X50_Y35; Fanout = 1; COMB Node = 'issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|data_o[6]~56'
    Info: 4: + IC(2.215 ns) + CELL(0.085 ns) = 8.156 ns; Loc. = LAB_X67_Y36; Fanout = 2; REG Node = 'issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[6]'
    Info: Total cell delay = 3.526 ns ( 43.23 % )
    Info: Total interconnect delay = 4.630 ns ( 56.77 % )
Info: Fitter routing operations beginning
Info: The Fitter is enabling the conservative CRC routing mode
Info: Average interconnect usage is 19% of the available device resources
    Info: Peak interconnect usage is 39% of the available device resources in the region that extends from location X24_Y23 to location X35_Y34
Info: Fitter routing operations ending: elapsed time is 00:00:43
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 1 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin crc_error_out has a permanently enabled output enable
Warning: Following 78 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin lvds_spare has GND driving its datain port
    Info: Pin ttl_txena1 has GND driving its datain port
    Info: Pin ttl_tx2 has GND driving its datain port
    Info: Pin ttl_txena2 has GND driving its datain port
    Info: Pin ttl_tx3 has GND driving its datain port
    Info: Pin ttl_txena3 has GND driving its datain port
    Info: Pin eeprom_so has GND driving its datain port
    Info: Pin eeprom_sck has GND driving its datain port
    Info: Pin eeprom_cs has GND driving its datain port
    Info: Pin sram0_nbhe has GND driving its datain port
    Info: Pin sram0_nble has GND driving its datain port
    Info: Pin sram0_noe has GND driving its datain port
    Info: Pin sram0_ce2 has GND driving its datain port
    Info: Pin sram1_nbhe has GND driving its datain port
    Info: Pin sram1_nble has GND driving its datain port
    Info: Pin sram1_noe has GND driving its datain port
    Info: Pin sram1_ce2 has GND driving its datain port
    Info: Pin smb_nalert has GND driving its datain port
    Info: Pin box_id_out has GND driving its datain port
    Info: Pin mictor0_o[0] has GND driving its datain port
    Info: Pin mictor0_o[1] has GND driving its datain port
    Info: Pin mictor0_o[2] has GND driving its datain port
    Info: Pin mictor0_o[3] has GND driving its datain port
    Info: Pin mictor0_o[4] has GND driving its datain port
    Info: Pin mictor0_o[5] has GND driving its datain port
    Info: Pin mictor0_o[6] has GND driving its datain port
    Info: Pin mictor0_o[7] has GND driving its datain port
    Info: Pin mictor0_o[8] has GND driving its datain port
    Info: Pin mictor0_o[9] has GND driving its datain port
    Info: Pin mictor0_o[10] has GND driving its datain port
    Info: Pin mictor0_o[11] has GND driving its datain port
    Info: Pin mictor0_o[12] has GND driving its datain port
    Info: Pin mictor0_o[13] has GND driving its datain port
    Info: Pin mictor0_o[14] has GND driving its datain port
    Info: Pin mictor0_o[15] has GND driving its datain port
    Info: Pin mictor0clk_o has GND driving its datain port
    Info: Pin mictor1_o[0] has GND driving its datain port
    Info: Pin mictor1_o[1] has GND driving its datain port
    Info: Pin mictor1_o[2] has GND driving its datain port
    Info: Pin mictor1_o[3] has GND driving its datain port
    Info: Pin mictor1_o[4] has GND driving its datain port
    Info: Pin mictor1_o[5] has GND driving its datain port
    Info: Pin mictor1_o[6] has GND driving its datain port
    Info: Pin mictor1_o[7] has GND driving its datain port
    Info: Pin mictor1_o[8] has GND driving its datain port
    Info: Pin mictor1_o[9] has GND driving its datain port
    Info: Pin mictor1_o[10] has GND driving its datain port
    Info: Pin mictor1_o[11] has GND driving its datain port
    Info: Pin mictor1_o[12] has GND driving its datain port
    Info: Pin mictor1_o[13] has GND driving its datain port
    Info: Pin mictor1_o[14] has GND driving its datain port
    Info: Pin mictor1_o[15] has GND driving its datain port
    Info: Pin mictor1clk_o has GND driving its datain port
    Info: Pin mictor1_e[0] has GND driving its datain port
    Info: Pin mictor1_e[1] has GND driving its datain port
    Info: Pin mictor1_e[2] has GND driving its datain port
    Info: Pin mictor1_e[3] has GND driving its datain port
    Info: Pin mictor1_e[4] has GND driving its datain port
    Info: Pin mictor1_e[5] has GND driving its datain port
    Info: Pin mictor1_e[6] has GND driving its datain port
    Info: Pin mictor1_e[7] has GND driving its datain port
    Info: Pin mictor1_e[8] has GND driving its datain port
    Info: Pin mictor1_e[9] has GND driving its datain port
    Info: Pin mictor1_e[10] has GND driving its datain port
    Info: Pin mictor1_e[11] has GND driving its datain port
    Info: Pin mictor1_e[12] has GND driving its datain port
    Info: Pin mictor1_e[13] has GND driving its datain port
    Info: Pin mictor1_e[14] has GND driving its datain port
    Info: Pin mictor1_e[15] has GND driving its datain port
    Info: Pin mictor1clk_e has GND driving its datain port
    Info: Pin tx has GND driving its datain port
    Info: Pin fibre_rx_a_nb has GND driving its datain port
    Info: Pin fibre_rx_bisten has GND driving its datain port
    Info: Pin fibre_rx_rf has GND driving its datain port
    Info: Pin fibre_tx_sc_nd has GND driving its datain port
    Info: Pin fibre_tx_enn has GND driving its datain port
    Info: Pin fibre_tx_bisten has GND driving its datain port
    Info: Pin fibre_tx_foto has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: sram_ctrl:sram_ctrl_slave|write_cmd
        Info: Type bi-directional pin sram0_data[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram0_data[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram0_data[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram0_data[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram1_data[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram1_data[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram1_data[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram1_data[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram0_data[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram0_data[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram0_data[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram0_data[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram1_data[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram1_data[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram1_data[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram1_data[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram0_data[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram0_data[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram0_data[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram0_data[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram1_data[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram1_data[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram1_data[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram1_data[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram0_data[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram0_data[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram0_data[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram0_data[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram1_data[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram1_data[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram1_data[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin sram1_data[13] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: id_thermo:card_id_thermo_slave|one_wire_master:master|Selector7~12 (inverted)
        Info: Type bi-directional pin card_id uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: fpga_thermo:fpga_thermo_slave|smb_master:master2|pres_state.IDLE~8
        Info: Type bi-directional pin smb_data uses the 3.3-V LVTTL I/O standard
Info: Generated suppressed messages file C:/mce/cards/clk_card/clk_card/synth/clk_card.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 67 warnings
    Info: Peak virtual memory: 406 megabytes
    Info: Processing ended: Tue Jan 12 17:20:47 2010
    Info: Elapsed time: 00:03:10
    Info: Total CPU time (on all processors): 00:03:24


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/mce/cards/clk_card/clk_card/synth/clk_card.fit.smsg.


