TimeQuest Timing Analyzer report for FIFO
Mon Apr 14 14:42:32 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'clk'
 28. Fast Model Hold: 'clk'
 29. Fast Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; FIFO                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 218.34 MHz ; 218.34 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.580 ; -298.558      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.645 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.627 ; -357.430              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.580 ; wr_ptr[0]                                                                                ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.628      ;
; -3.543 ; wr_ptr[0]                                                                                ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.591      ;
; -3.492 ; wr_ptr[3]                                                                                ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.540      ;
; -3.455 ; wr_ptr[3]                                                                                ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.503      ;
; -3.451 ; wr_ptr[0]                                                                                ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.499      ;
; -3.433 ; wr_ptr[0]                                                                                ; r_ptr[4]                                                                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.469      ;
; -3.372 ; r_ptr[0]                                                                                 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.420      ;
; -3.371 ; wr_ptr[2]                                                                                ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.419      ;
; -3.363 ; wr_ptr[3]                                                                                ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.411      ;
; -3.345 ; wr_ptr[3]                                                                                ; r_ptr[4]                                                                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.381      ;
; -3.335 ; r_ptr[0]                                                                                 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.383      ;
; -3.334 ; wr_ptr[2]                                                                                ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.382      ;
; -3.289 ; wr_ptr[0]                                                                                ; data_out[1]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 4.327      ;
; -3.289 ; wr_ptr[0]                                                                                ; data_out[24]~en                                                                          ; clk          ; clk         ; 1.000        ; 0.002      ; 4.327      ;
; -3.289 ; wr_ptr[0]                                                                                ; data_out[26]~en                                                                          ; clk          ; clk         ; 1.000        ; 0.002      ; 4.327      ;
; -3.287 ; wr_ptr[0]                                                                                ; data_out[3]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.001      ; 4.324      ;
; -3.287 ; wr_ptr[0]                                                                                ; data_out[5]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.001      ; 4.324      ;
; -3.287 ; wr_ptr[0]                                                                                ; data_out[7]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.001      ; 4.324      ;
; -3.287 ; wr_ptr[0]                                                                                ; data_out[8]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.001      ; 4.324      ;
; -3.287 ; wr_ptr[0]                                                                                ; data_out[13]~en                                                                          ; clk          ; clk         ; 1.000        ; 0.001      ; 4.324      ;
; -3.287 ; wr_ptr[0]                                                                                ; data_out[14]~en                                                                          ; clk          ; clk         ; 1.000        ; 0.001      ; 4.324      ;
; -3.287 ; wr_ptr[0]                                                                                ; data_out[30]~en                                                                          ; clk          ; clk         ; 1.000        ; 0.001      ; 4.324      ;
; -3.265 ; r_ptr[3]                                                                                 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.313      ;
; -3.243 ; r_ptr[0]                                                                                 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.291      ;
; -3.242 ; wr_ptr[2]                                                                                ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.290      ;
; -3.235 ; wr_ptr[0]                                                                                ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.283      ;
; -3.233 ; r_ptr[1]                                                                                 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.281      ;
; -3.232 ; wr_ptr[1]                                                                                ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.280      ;
; -3.228 ; r_ptr[3]                                                                                 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.276      ;
; -3.226 ; wr_ptr[4]                                                                                ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.274      ;
; -3.225 ; r_ptr[0]                                                                                 ; r_ptr[4]                                                                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.261      ;
; -3.224 ; wr_ptr[2]                                                                                ; r_ptr[4]                                                                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.260      ;
; -3.210 ; r_ptr[2]                                                                                 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.258      ;
; -3.201 ; wr_ptr[3]                                                                                ; data_out[1]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 4.239      ;
; -3.201 ; wr_ptr[3]                                                                                ; data_out[24]~en                                                                          ; clk          ; clk         ; 1.000        ; 0.002      ; 4.239      ;
; -3.201 ; wr_ptr[3]                                                                                ; data_out[26]~en                                                                          ; clk          ; clk         ; 1.000        ; 0.002      ; 4.239      ;
; -3.199 ; wr_ptr[3]                                                                                ; data_out[3]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.001      ; 4.236      ;
; -3.199 ; wr_ptr[3]                                                                                ; data_out[5]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.001      ; 4.236      ;
; -3.199 ; wr_ptr[3]                                                                                ; data_out[7]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.001      ; 4.236      ;
; -3.199 ; wr_ptr[3]                                                                                ; data_out[8]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.001      ; 4.236      ;
; -3.199 ; wr_ptr[3]                                                                                ; data_out[13]~en                                                                          ; clk          ; clk         ; 1.000        ; 0.001      ; 4.236      ;
; -3.199 ; wr_ptr[3]                                                                                ; data_out[14]~en                                                                          ; clk          ; clk         ; 1.000        ; 0.001      ; 4.236      ;
; -3.199 ; wr_ptr[3]                                                                                ; data_out[30]~en                                                                          ; clk          ; clk         ; 1.000        ; 0.001      ; 4.236      ;
; -3.196 ; r_ptr[1]                                                                                 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.244      ;
; -3.195 ; wr_ptr[1]                                                                                ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.243      ;
; -3.189 ; wr_ptr[4]                                                                                ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.237      ;
; -3.173 ; r_ptr[2]                                                                                 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.221      ;
; -3.170 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out[21]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.093     ; 4.113      ;
; -3.170 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ; data_out[21]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.093     ; 4.113      ;
; -3.170 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; data_out[21]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.093     ; 4.113      ;
; -3.170 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; data_out[21]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.093     ; 4.113      ;
; -3.170 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; data_out[21]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.093     ; 4.113      ;
; -3.157 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out[17]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.084     ; 4.109      ;
; -3.157 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ; data_out[17]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.084     ; 4.109      ;
; -3.157 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; data_out[17]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.084     ; 4.109      ;
; -3.157 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; data_out[17]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.084     ; 4.109      ;
; -3.157 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; data_out[17]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.084     ; 4.109      ;
; -3.155 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out[4]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.084     ; 4.107      ;
; -3.155 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ; data_out[4]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.084     ; 4.107      ;
; -3.155 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; data_out[4]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.084     ; 4.107      ;
; -3.155 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; data_out[4]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.084     ; 4.107      ;
; -3.155 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; data_out[4]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.084     ; 4.107      ;
; -3.147 ; wr_ptr[3]                                                                                ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.195      ;
; -3.136 ; r_ptr[3]                                                                                 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.184      ;
; -3.135 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out[6]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.093     ; 4.078      ;
; -3.135 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out[26]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.088      ;
; -3.135 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ; data_out[6]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.093     ; 4.078      ;
; -3.135 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; data_out[6]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.093     ; 4.078      ;
; -3.135 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; data_out[6]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.093     ; 4.078      ;
; -3.135 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; data_out[6]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.093     ; 4.078      ;
; -3.135 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ; data_out[26]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.088      ;
; -3.135 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; data_out[26]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.088      ;
; -3.135 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; data_out[26]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.088      ;
; -3.135 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; data_out[26]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.088      ;
; -3.122 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out[30]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.075      ;
; -3.122 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ; data_out[30]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.075      ;
; -3.122 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; data_out[30]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.075      ;
; -3.122 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; data_out[30]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.075      ;
; -3.122 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; data_out[30]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.075      ;
; -3.118 ; r_ptr[3]                                                                                 ; r_ptr[4]                                                                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.154      ;
; -3.116 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out[14]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.069      ;
; -3.116 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ; data_out[14]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.069      ;
; -3.116 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; data_out[14]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.069      ;
; -3.116 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; data_out[14]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.069      ;
; -3.116 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; data_out[14]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.069      ;
; -3.111 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out[29]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.064      ;
; -3.111 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ; data_out[29]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.064      ;
; -3.111 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; data_out[29]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.064      ;
; -3.111 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; data_out[29]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.064      ;
; -3.111 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; data_out[29]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.064      ;
; -3.104 ; r_ptr[1]                                                                                 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.152      ;
; -3.103 ; wr_ptr[1]                                                                                ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.151      ;
; -3.099 ; r_ptr[4]                                                                                 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.147      ;
; -3.097 ; wr_ptr[4]                                                                                ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 1.000        ; 0.083      ; 4.145      ;
; -3.089 ; wr_ptr[0]                                                                                ; data_out[1]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.001     ; 4.124      ;
; -3.089 ; wr_ptr[0]                                                                                ; data_out[2]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.001     ; 4.124      ;
; -3.089 ; wr_ptr[0]                                                                                ; data_out[3]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.001     ; 4.124      ;
; -3.089 ; wr_ptr[0]                                                                                ; data_out[4]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.001     ; 4.124      ;
; -3.089 ; wr_ptr[0]                                                                                ; data_out[5]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.001     ; 4.124      ;
; -3.089 ; wr_ptr[0]                                                                                ; data_out[12]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.001     ; 4.124      ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                             ;
+-------+---------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.645 ; reg_file_rtl_0_bypass[15] ; data_out[4]~reg0                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.911      ;
; 0.648 ; reg_file_rtl_0_bypass[19] ; data_out[8]~reg0                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.914      ;
; 0.651 ; reg_file_rtl_0_bypass[20] ; data_out[9]~reg0                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.917      ;
; 0.790 ; reg_file_rtl_0_bypass[40] ; data_out[29]~reg0                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.791 ; reg_file_rtl_0_bypass[37] ; data_out[26]~reg0                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.795 ; reg_file_rtl_0_bypass[25] ; data_out[14]~reg0                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; reg_file_rtl_0_bypass[41] ; data_out[30]~reg0                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.812 ; wr_ptr[3]                 ; wr_ptr[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.813 ; wr_ptr[1]                 ; wr_ptr[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.846 ; wr_ptr[0]                 ; wr_ptr[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.855 ; wr_ptr[2]                 ; wr_ptr[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.121      ;
; 0.855 ; reg_file_rtl_0_bypass[22] ; data_out[11]~reg0                                                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 1.122      ;
; 0.860 ; wr_ptr[4]                 ; reg_file_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.126      ;
; 0.876 ; wr_ptr[4]                 ; wr_ptr[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.142      ;
; 0.952 ; reg_file_rtl_0_bypass[16] ; data_out[5]~reg0                                                                         ; clk          ; clk         ; 0.000        ; -0.001     ; 1.217      ;
; 0.963 ; wr_ptr[3]                 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.252      ;
; 0.999 ; reg_file_rtl_0_bypass[26] ; data_out[15]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.011     ; 1.254      ;
; 1.065 ; reg_file_rtl_0_bypass[12] ; data_out[1]~reg0                                                                         ; clk          ; clk         ; 0.000        ; -0.003     ; 1.328      ;
; 1.066 ; reg_file_rtl_0_bypass[33] ; data_out[22]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.003     ; 1.329      ;
; 1.071 ; reg_file_rtl_0_bypass[31] ; data_out[20]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.003     ; 1.334      ;
; 1.079 ; reg_file_rtl_0_bypass[35] ; data_out[24]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.003     ; 1.342      ;
; 1.083 ; wr_ptr[3]                 ; reg_file_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.349      ;
; 1.094 ; reg_file_rtl_0_bypass[23] ; data_out[12]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.003     ; 1.357      ;
; 1.099 ; reg_file_rtl_0_bypass[30] ; data_out[19]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.003     ; 1.362      ;
; 1.103 ; reg_file_rtl_0_bypass[38] ; data_out[27]~reg0                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.369      ;
; 1.104 ; wr_ptr[0]                 ; reg_file_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; -0.011     ; 1.359      ;
; 1.105 ; reg_file_rtl_0_bypass[29] ; data_out[18]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.011     ; 1.360      ;
; 1.115 ; reg_file_rtl_0_bypass[11] ; data_out[0]~reg0                                                                         ; clk          ; clk         ; 0.000        ; -0.011     ; 1.370      ;
; 1.115 ; reg_file_rtl_0_bypass[24] ; data_out[13]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.011     ; 1.370      ;
; 1.178 ; wr_ptr[2]                 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.467      ;
; 1.195 ; wr_ptr[3]                 ; wr_ptr[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.461      ;
; 1.196 ; wr_ptr[0]                 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.485      ;
; 1.197 ; wr_ptr[4]                 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.486      ;
; 1.212 ; reg_file_rtl_0_bypass[14] ; data_out[3]~reg0                                                                         ; clk          ; clk         ; 0.000        ; -0.003     ; 1.475      ;
; 1.228 ; r_ptr[1]                  ; r_ptr[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.494      ;
; 1.232 ; wr_ptr[0]                 ; wr_ptr[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.239 ; reg_file_rtl_0_bypass[13] ; data_out[2]~reg0                                                                         ; clk          ; clk         ; 0.000        ; -0.003     ; 1.502      ;
; 1.240 ; reg_file_rtl_0_bypass[18] ; data_out[7]~reg0                                                                         ; clk          ; clk         ; 0.000        ; -0.011     ; 1.495      ;
; 1.241 ; wr_ptr[2]                 ; wr_ptr[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.507      ;
; 1.254 ; reg_file_rtl_0_bypass[42] ; data_out[31]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.011     ; 1.509      ;
; 1.272 ; reg_file_rtl_0_bypass[27] ; data_out[16]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.003     ; 1.535      ;
; 1.276 ; wr_ptr[1]                 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.565      ;
; 1.288 ; wr_ptr[1]                 ; wr_ptr[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.554      ;
; 1.289 ; reg_file_rtl_0_bypass[17] ; data_out[6]~reg0                                                                         ; clk          ; clk         ; 0.000        ; -0.011     ; 1.544      ;
; 1.289 ; reg_file_rtl_0_bypass[36] ; data_out[25]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.003     ; 1.552      ;
; 1.312 ; wr_ptr[2]                 ; wr_ptr[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.578      ;
; 1.320 ; reg_file_rtl_0_bypass[32] ; data_out[21]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.011     ; 1.575      ;
; 1.327 ; reg_file_rtl_0_bypass[34] ; data_out[23]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.011     ; 1.582      ;
; 1.359 ; wr_ptr[1]                 ; wr_ptr[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.625      ;
; 1.360 ; r_ptr[2]                  ; r_ptr[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.626      ;
; 1.380 ; r_ptr[3]                  ; r_ptr[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.646      ;
; 1.391 ; wr_ptr[0]                 ; wr_ptr[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.657      ;
; 1.396 ; wr_ptr[4]                 ; reg_file_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.662      ;
; 1.430 ; wr_ptr[1]                 ; wr_ptr[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.696      ;
; 1.462 ; wr_ptr[0]                 ; wr_ptr[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.728      ;
; 1.471 ; reg_file_rtl_0_bypass[39] ; data_out[28]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.012     ; 1.725      ;
; 1.503 ; wr_ptr[4]                 ; wr_ptr[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.769      ;
; 1.503 ; wr_ptr[4]                 ; wr_ptr[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.769      ;
; 1.503 ; wr_ptr[4]                 ; wr_ptr[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.769      ;
; 1.503 ; wr_ptr[4]                 ; wr_ptr[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.769      ;
; 1.533 ; wr_ptr[0]                 ; wr_ptr[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.799      ;
; 1.637 ; reg_file_rtl_0_bypass[28] ; data_out[17]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.003     ; 1.900      ;
; 1.646 ; wr_ptr[1]                 ; reg_file_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.011     ; 1.901      ;
; 1.646 ; wr_ptr[3]                 ; reg_file_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.912      ;
; 1.688 ; wr_ptr[2]                 ; reg_file_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.954      ;
; 1.695 ; r_ptr[4]                  ; r_ptr[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.961      ;
; 1.748 ; r_ptr[1]                  ; r_ptr[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.014      ;
; 1.756 ; wr_ptr[3]                 ; wr_ptr[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.022      ;
; 1.756 ; wr_ptr[3]                 ; wr_ptr[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.022      ;
; 1.756 ; wr_ptr[3]                 ; wr_ptr[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.022      ;
; 1.766 ; r_ptr[4]                  ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 0.000        ; 0.083      ; 2.083      ;
; 1.792 ; wr_ptr[2]                 ; reg_file_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.058      ;
; 1.795 ; reg_file_rtl_0_bypass[3]  ; data_out[7]~reg0                                                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 2.062      ;
; 1.795 ; reg_file_rtl_0_bypass[3]  ; data_out[31]~reg0                                                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 2.062      ;
; 1.812 ; reg_file_rtl_0_bypass[3]  ; data_out[10]~reg0                                                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 2.079      ;
; 1.813 ; reg_file_rtl_0_bypass[3]  ; data_out[28]~reg0                                                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 2.080      ;
; 1.822 ; r_ptr[2]                  ; r_ptr[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.088      ;
; 1.892 ; wr_ptr[1]                 ; reg_file_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.158      ;
; 1.894 ; r_ptr[1]                  ; r_ptr[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.160      ;
; 1.902 ; wr_ptr[2]                 ; wr_ptr[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.168      ;
; 1.902 ; wr_ptr[2]                 ; wr_ptr[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.168      ;
; 1.924 ; wr_ptr[0]                 ; reg_file_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.190      ;
; 1.936 ; wr_ptr[4]                 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.055      ; 2.225      ;
; 1.947 ; reg_file_rtl_0_bypass[21] ; data_out[10]~reg0                                                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 2.214      ;
; 1.975 ; reg_file_rtl_0_bypass[9]  ; data_out[7]~reg0                                                                         ; clk          ; clk         ; 0.000        ; -0.010     ; 2.231      ;
; 1.975 ; reg_file_rtl_0_bypass[9]  ; data_out[31]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.010     ; 2.231      ;
; 1.980 ; reg_file_rtl_0_bypass[5]  ; data_out[7]~reg0                                                                         ; clk          ; clk         ; 0.000        ; -0.010     ; 2.236      ;
; 1.980 ; reg_file_rtl_0_bypass[5]  ; data_out[31]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.010     ; 2.236      ;
; 1.992 ; reg_file_rtl_0_bypass[9]  ; data_out[10]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.010     ; 2.248      ;
; 1.993 ; reg_file_rtl_0_bypass[9]  ; data_out[28]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.010     ; 2.249      ;
; 1.997 ; reg_file_rtl_0_bypass[5]  ; data_out[10]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.010     ; 2.253      ;
; 1.998 ; reg_file_rtl_0_bypass[5]  ; data_out[28]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.010     ; 2.254      ;
; 2.002 ; wr_ptr[1]                 ; wr_ptr[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.268      ;
; 2.032 ; r_ptr[1]                  ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 0.000        ; 0.083      ; 2.349      ;
; 2.036 ; reg_file_rtl_0_bypass[3]  ; data_out[3]~reg0                                                                         ; clk          ; clk         ; 0.000        ; 0.010      ; 2.312      ;
; 2.047 ; reg_file_rtl_0_bypass[3]  ; data_out[15]~reg0                                                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 2.314      ;
; 2.053 ; r_ptr[0]                  ; r_ptr[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.319      ;
; 2.054 ; reg_file_rtl_0_bypass[3]  ; data_out[5]~reg0                                                                         ; clk          ; clk         ; 0.000        ; 0.010      ; 2.330      ;
; 2.060 ; reg_file_rtl_0_bypass[3]  ; data_out[30]~reg0                                                                        ; clk          ; clk         ; 0.000        ; 0.011      ; 2.337      ;
; 2.062 ; reg_file_rtl_0_bypass[3]  ; data_out[9]~reg0                                                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 2.329      ;
+-------+---------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_in[*]   ; clk        ; 4.360 ; 4.360 ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; 3.725 ; 3.725 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; 3.541 ; 3.541 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; 3.703 ; 3.703 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; 3.667 ; 3.667 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; 3.869 ; 3.869 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; 4.205 ; 4.205 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; 3.813 ; 3.813 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; 3.650 ; 3.650 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; 3.781 ; 3.781 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; 4.360 ; 4.360 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; 3.753 ; 3.753 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; 3.652 ; 3.652 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; 3.883 ; 3.883 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; 3.792 ; 3.792 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; 4.075 ; 4.075 ; Rise       ; clk             ;
;  data_in[16] ; clk        ; 3.857 ; 3.857 ; Rise       ; clk             ;
;  data_in[17] ; clk        ; 3.551 ; 3.551 ; Rise       ; clk             ;
;  data_in[18] ; clk        ; 3.536 ; 3.536 ; Rise       ; clk             ;
;  data_in[19] ; clk        ; 3.570 ; 3.570 ; Rise       ; clk             ;
;  data_in[20] ; clk        ; 3.988 ; 3.988 ; Rise       ; clk             ;
;  data_in[21] ; clk        ; 3.920 ; 3.920 ; Rise       ; clk             ;
;  data_in[22] ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  data_in[23] ; clk        ; 3.708 ; 3.708 ; Rise       ; clk             ;
;  data_in[24] ; clk        ; 3.680 ; 3.680 ; Rise       ; clk             ;
;  data_in[25] ; clk        ; 3.601 ; 3.601 ; Rise       ; clk             ;
;  data_in[26] ; clk        ; 3.756 ; 3.756 ; Rise       ; clk             ;
;  data_in[27] ; clk        ; 4.053 ; 4.053 ; Rise       ; clk             ;
;  data_in[28] ; clk        ; 3.917 ; 3.917 ; Rise       ; clk             ;
;  data_in[29] ; clk        ; 3.789 ; 3.789 ; Rise       ; clk             ;
;  data_in[30] ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
;  data_in[31] ; clk        ; 3.955 ; 3.955 ; Rise       ; clk             ;
; r_en         ; clk        ; 6.852 ; 6.852 ; Rise       ; clk             ;
; rst          ; clk        ; 5.582 ; 5.582 ; Rise       ; clk             ;
; w_en         ; clk        ; 5.146 ; 5.146 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; data_in[*]   ; clk        ; -3.187 ; -3.187 ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; -3.311 ; -3.311 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; -3.266 ; -3.266 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; -3.316 ; -3.316 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; -3.187 ; -3.187 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; -3.600 ; -3.600 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; -3.664 ; -3.664 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; -3.285 ; -3.285 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; -3.237 ; -3.237 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; -3.369 ; -3.369 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; -3.702 ; -3.702 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; -3.353 ; -3.353 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; -3.361 ; -3.361 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; -3.414 ; -3.414 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; -3.220 ; -3.220 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; -3.394 ; -3.394 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; -3.806 ; -3.806 ; Rise       ; clk             ;
;  data_in[16] ; clk        ; -3.333 ; -3.333 ; Rise       ; clk             ;
;  data_in[17] ; clk        ; -3.281 ; -3.281 ; Rise       ; clk             ;
;  data_in[18] ; clk        ; -3.258 ; -3.258 ; Rise       ; clk             ;
;  data_in[19] ; clk        ; -3.301 ; -3.301 ; Rise       ; clk             ;
;  data_in[20] ; clk        ; -3.609 ; -3.609 ; Rise       ; clk             ;
;  data_in[21] ; clk        ; -3.305 ; -3.305 ; Rise       ; clk             ;
;  data_in[22] ; clk        ; -3.463 ; -3.463 ; Rise       ; clk             ;
;  data_in[23] ; clk        ; -3.238 ; -3.238 ; Rise       ; clk             ;
;  data_in[24] ; clk        ; -3.204 ; -3.204 ; Rise       ; clk             ;
;  data_in[25] ; clk        ; -3.332 ; -3.332 ; Rise       ; clk             ;
;  data_in[26] ; clk        ; -3.289 ; -3.289 ; Rise       ; clk             ;
;  data_in[27] ; clk        ; -3.687 ; -3.687 ; Rise       ; clk             ;
;  data_in[28] ; clk        ; -3.648 ; -3.648 ; Rise       ; clk             ;
;  data_in[29] ; clk        ; -3.396 ; -3.396 ; Rise       ; clk             ;
;  data_in[30] ; clk        ; -3.436 ; -3.436 ; Rise       ; clk             ;
;  data_in[31] ; clk        ; -3.686 ; -3.686 ; Rise       ; clk             ;
; r_en         ; clk        ; -5.434 ; -5.434 ; Rise       ; clk             ;
; rst          ; clk        ; -2.964 ; -2.964 ; Rise       ; clk             ;
; w_en         ; clk        ; -4.337 ; -4.337 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; data_out[*]   ; clk        ; 6.920 ; 6.920 ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 6.590 ; 6.590 ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 6.865 ; 6.865 ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 6.391 ; 6.391 ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 6.599 ; 6.599 ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 6.836 ; 6.836 ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 6.570 ; 6.570 ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 6.578 ; 6.578 ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 6.861 ; 6.861 ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 6.625 ; 6.625 ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 6.587 ; 6.587 ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 6.360 ; 6.360 ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 6.584 ; 6.584 ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 6.375 ; 6.375 ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 6.920 ; 6.920 ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 6.620 ; 6.620 ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 6.354 ; 6.354 ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 6.857 ; 6.857 ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 6.382 ; 6.382 ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 6.344 ; 6.344 ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 6.595 ; 6.595 ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 6.787 ; 6.787 ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 6.364 ; 6.364 ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 6.888 ; 6.888 ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 6.826 ; 6.826 ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 6.846 ; 6.846 ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 6.744 ; 6.744 ; Rise       ; clk             ;
;  data_out[26] ; clk        ; 6.699 ; 6.699 ; Rise       ; clk             ;
;  data_out[27] ; clk        ; 6.670 ; 6.670 ; Rise       ; clk             ;
;  data_out[28] ; clk        ; 6.797 ; 6.797 ; Rise       ; clk             ;
;  data_out[29] ; clk        ; 6.375 ; 6.375 ; Rise       ; clk             ;
;  data_out[30] ; clk        ; 6.612 ; 6.612 ; Rise       ; clk             ;
;  data_out[31] ; clk        ; 6.607 ; 6.607 ; Rise       ; clk             ;
; empty         ; clk        ; 9.293 ; 9.293 ; Rise       ; clk             ;
; full          ; clk        ; 7.928 ; 7.928 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; data_out[*]   ; clk        ; 6.344 ; 6.344 ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 6.590 ; 6.590 ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 6.865 ; 6.865 ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 6.391 ; 6.391 ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 6.599 ; 6.599 ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 6.836 ; 6.836 ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 6.570 ; 6.570 ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 6.578 ; 6.578 ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 6.861 ; 6.861 ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 6.625 ; 6.625 ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 6.587 ; 6.587 ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 6.360 ; 6.360 ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 6.584 ; 6.584 ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 6.375 ; 6.375 ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 6.920 ; 6.920 ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 6.620 ; 6.620 ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 6.354 ; 6.354 ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 6.857 ; 6.857 ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 6.382 ; 6.382 ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 6.344 ; 6.344 ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 6.595 ; 6.595 ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 6.787 ; 6.787 ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 6.364 ; 6.364 ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 6.888 ; 6.888 ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 6.826 ; 6.826 ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 6.846 ; 6.846 ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 6.744 ; 6.744 ; Rise       ; clk             ;
;  data_out[26] ; clk        ; 6.699 ; 6.699 ; Rise       ; clk             ;
;  data_out[27] ; clk        ; 6.670 ; 6.670 ; Rise       ; clk             ;
;  data_out[28] ; clk        ; 6.797 ; 6.797 ; Rise       ; clk             ;
;  data_out[29] ; clk        ; 6.375 ; 6.375 ; Rise       ; clk             ;
;  data_out[30] ; clk        ; 6.612 ; 6.612 ; Rise       ; clk             ;
;  data_out[31] ; clk        ; 6.607 ; 6.607 ; Rise       ; clk             ;
; empty         ; clk        ; 7.629 ; 7.629 ; Rise       ; clk             ;
; full          ; clk        ; 7.391 ; 7.391 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; data_out[*]   ; clk        ; 6.332 ;      ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 6.596 ;      ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 6.552 ;      ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 6.351 ;      ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 6.354 ;      ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 6.545 ;      ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 6.354 ;      ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 6.554 ;      ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 6.593 ;      ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 6.354 ;      ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 6.342 ;      ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 6.345 ;      ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 6.550 ;      ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 6.341 ;      ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 6.577 ;      ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 6.585 ;      ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 6.332 ;      ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 6.615 ;      ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 6.602 ;      ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 6.375 ;      ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 6.562 ;      ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 6.557 ;      ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 6.345 ;      ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 6.678 ;      ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 6.569 ;      ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 6.579 ;      ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 6.691 ;      ; Rise       ; clk             ;
;  data_out[26] ; clk        ; 6.432 ;      ; Rise       ; clk             ;
;  data_out[27] ; clk        ; 6.380 ;      ; Rise       ; clk             ;
;  data_out[28] ; clk        ; 6.571 ;      ; Rise       ; clk             ;
;  data_out[29] ; clk        ; 6.345 ;      ; Rise       ; clk             ;
;  data_out[30] ; clk        ; 6.584 ;      ; Rise       ; clk             ;
;  data_out[31] ; clk        ; 6.576 ;      ; Rise       ; clk             ;
+---------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; data_out[*]   ; clk        ; 6.332 ;      ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 6.596 ;      ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 6.552 ;      ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 6.351 ;      ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 6.354 ;      ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 6.545 ;      ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 6.354 ;      ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 6.554 ;      ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 6.593 ;      ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 6.354 ;      ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 6.342 ;      ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 6.345 ;      ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 6.550 ;      ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 6.341 ;      ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 6.577 ;      ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 6.585 ;      ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 6.332 ;      ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 6.615 ;      ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 6.602 ;      ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 6.375 ;      ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 6.562 ;      ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 6.557 ;      ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 6.345 ;      ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 6.678 ;      ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 6.569 ;      ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 6.579 ;      ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 6.691 ;      ; Rise       ; clk             ;
;  data_out[26] ; clk        ; 6.432 ;      ; Rise       ; clk             ;
;  data_out[27] ; clk        ; 6.380 ;      ; Rise       ; clk             ;
;  data_out[28] ; clk        ; 6.571 ;      ; Rise       ; clk             ;
;  data_out[29] ; clk        ; 6.345 ;      ; Rise       ; clk             ;
;  data_out[30] ; clk        ; 6.584 ;      ; Rise       ; clk             ;
;  data_out[31] ; clk        ; 6.576 ;      ; Rise       ; clk             ;
+---------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; data_out[*]   ; clk        ; 6.332     ;           ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 6.596     ;           ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 6.552     ;           ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 6.351     ;           ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 6.354     ;           ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 6.545     ;           ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 6.354     ;           ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 6.554     ;           ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 6.593     ;           ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 6.354     ;           ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 6.342     ;           ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 6.345     ;           ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 6.550     ;           ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 6.341     ;           ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 6.577     ;           ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 6.585     ;           ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 6.332     ;           ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 6.615     ;           ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 6.602     ;           ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 6.375     ;           ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 6.562     ;           ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 6.557     ;           ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 6.345     ;           ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 6.678     ;           ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 6.569     ;           ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 6.579     ;           ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 6.691     ;           ; Rise       ; clk             ;
;  data_out[26] ; clk        ; 6.432     ;           ; Rise       ; clk             ;
;  data_out[27] ; clk        ; 6.380     ;           ; Rise       ; clk             ;
;  data_out[28] ; clk        ; 6.571     ;           ; Rise       ; clk             ;
;  data_out[29] ; clk        ; 6.345     ;           ; Rise       ; clk             ;
;  data_out[30] ; clk        ; 6.584     ;           ; Rise       ; clk             ;
;  data_out[31] ; clk        ; 6.576     ;           ; Rise       ; clk             ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; data_out[*]   ; clk        ; 6.332     ;           ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 6.596     ;           ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 6.552     ;           ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 6.351     ;           ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 6.354     ;           ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 6.545     ;           ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 6.354     ;           ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 6.554     ;           ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 6.593     ;           ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 6.354     ;           ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 6.342     ;           ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 6.345     ;           ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 6.550     ;           ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 6.341     ;           ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 6.577     ;           ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 6.585     ;           ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 6.332     ;           ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 6.615     ;           ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 6.602     ;           ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 6.375     ;           ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 6.562     ;           ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 6.557     ;           ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 6.345     ;           ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 6.678     ;           ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 6.569     ;           ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 6.579     ;           ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 6.691     ;           ; Rise       ; clk             ;
;  data_out[26] ; clk        ; 6.432     ;           ; Rise       ; clk             ;
;  data_out[27] ; clk        ; 6.380     ;           ; Rise       ; clk             ;
;  data_out[28] ; clk        ; 6.571     ;           ; Rise       ; clk             ;
;  data_out[29] ; clk        ; 6.345     ;           ; Rise       ; clk             ;
;  data_out[30] ; clk        ; 6.584     ;           ; Rise       ; clk             ;
;  data_out[31] ; clk        ; 6.576     ;           ; Rise       ; clk             ;
+---------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.496 ; -127.178      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.286 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.627 ; -357.430              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.496 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out[21]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.453      ;
; -1.496 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ; data_out[21]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.453      ;
; -1.496 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; data_out[21]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.453      ;
; -1.496 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; data_out[21]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.453      ;
; -1.496 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; data_out[21]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.453      ;
; -1.488 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out[26]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.455      ;
; -1.488 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ; data_out[26]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.455      ;
; -1.488 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; data_out[26]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.455      ;
; -1.488 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; data_out[26]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.455      ;
; -1.488 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; data_out[26]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.455      ;
; -1.484 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out[4]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.066     ; 2.450      ;
; -1.484 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out[17]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.066     ; 2.450      ;
; -1.484 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ; data_out[4]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.066     ; 2.450      ;
; -1.484 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; data_out[4]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.066     ; 2.450      ;
; -1.484 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; data_out[4]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.066     ; 2.450      ;
; -1.484 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; data_out[4]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.066     ; 2.450      ;
; -1.484 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ; data_out[17]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.066     ; 2.450      ;
; -1.484 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; data_out[17]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.066     ; 2.450      ;
; -1.484 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; data_out[17]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.066     ; 2.450      ;
; -1.484 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; data_out[17]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.066     ; 2.450      ;
; -1.473 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out[6]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.075     ; 2.430      ;
; -1.473 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ; data_out[6]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.075     ; 2.430      ;
; -1.473 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; data_out[6]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.075     ; 2.430      ;
; -1.473 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; data_out[6]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.075     ; 2.430      ;
; -1.473 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; data_out[6]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.075     ; 2.430      ;
; -1.462 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out[30]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.429      ;
; -1.462 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ; data_out[30]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.429      ;
; -1.462 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; data_out[30]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.429      ;
; -1.462 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; data_out[30]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.429      ;
; -1.462 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; data_out[30]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.429      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg1  ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg2  ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg3  ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg5  ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg6  ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg7  ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg8  ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg9  ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg10 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg11 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg12 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg13 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg14 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg15 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg16 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg17 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg18 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg19 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg20 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg21 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg22 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg23 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg24 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg25 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg26 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a26~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg27 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a27~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg28 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a28~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg29 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a29~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg30 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a30~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg31 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a31~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.459 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out[14]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.426      ;
; -1.459 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ; data_out[14]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.426      ;
; -1.459 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; data_out[14]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.426      ;
; -1.459 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; data_out[14]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.426      ;
; -1.459 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; data_out[14]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.426      ;
; -1.455 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out[29]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.422      ;
; -1.455 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ; data_out[29]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.422      ;
; -1.455 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; data_out[29]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.422      ;
; -1.455 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; data_out[29]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.422      ;
; -1.455 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; data_out[29]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.422      ;
; -1.429 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out[28]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.386      ;
; -1.429 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ; data_out[28]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.386      ;
; -1.429 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; data_out[28]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.386      ;
; -1.429 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; data_out[28]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.386      ;
; -1.429 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; data_out[28]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.386      ;
; -1.425 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out[10]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.382      ;
; -1.425 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ; data_out[10]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.382      ;
; -1.425 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; data_out[10]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.382      ;
; -1.425 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; data_out[10]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.382      ;
; -1.425 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; data_out[10]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.382      ;
; -1.423 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out[31]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.380      ;
; -1.423 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ; data_out[31]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.380      ;
; -1.423 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; data_out[31]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.380      ;
; -1.423 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; data_out[31]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.380      ;
; -1.423 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; data_out[31]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.380      ;
; -1.422 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out[7]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.075     ; 2.379      ;
; -1.422 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ; data_out[7]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.075     ; 2.379      ;
; -1.422 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; data_out[7]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.075     ; 2.379      ;
; -1.422 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; data_out[7]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.075     ; 2.379      ;
; -1.422 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; data_out[7]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.075     ; 2.379      ;
; -1.419 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out[16]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.066     ; 2.385      ;
; -1.419 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ; data_out[16]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.066     ; 2.385      ;
; -1.419 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; data_out[16]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.066     ; 2.385      ;
; -1.419 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; data_out[16]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.066     ; 2.385      ;
; -1.419 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; data_out[16]~reg0                                                                        ; clk          ; clk         ; 1.000        ; -0.066     ; 2.385      ;
; -1.414 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ; data_out[3]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.066     ; 2.380      ;
; -1.414 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ; data_out[3]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.066     ; 2.380      ;
; -1.414 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; data_out[3]~reg0                                                                         ; clk          ; clk         ; 1.000        ; -0.066     ; 2.380      ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                             ;
+-------+---------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.286 ; reg_file_rtl_0_bypass[15] ; data_out[4]~reg0                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.438      ;
; 0.288 ; reg_file_rtl_0_bypass[19] ; data_out[8]~reg0                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.440      ;
; 0.291 ; reg_file_rtl_0_bypass[20] ; data_out[9]~reg0                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.443      ;
; 0.355 ; reg_file_rtl_0_bypass[37] ; data_out[26]~reg0                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; reg_file_rtl_0_bypass[40] ; data_out[29]~reg0                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; reg_file_rtl_0_bypass[25] ; data_out[14]~reg0                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; reg_file_rtl_0_bypass[41] ; data_out[30]~reg0                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.362 ; wr_ptr[3]                 ; wr_ptr[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; wr_ptr[1]                 ; wr_ptr[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.374 ; wr_ptr[0]                 ; wr_ptr[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.382 ; wr_ptr[2]                 ; wr_ptr[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.384 ; reg_file_rtl_0_bypass[22] ; data_out[11]~reg0                                                                        ; clk          ; clk         ; 0.000        ; 0.002      ; 0.538      ;
; 0.393 ; wr_ptr[4]                 ; wr_ptr[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.545      ;
; 0.414 ; wr_ptr[4]                 ; reg_file_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.566      ;
; 0.423 ; wr_ptr[3]                 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.059      ; 0.620      ;
; 0.441 ; reg_file_rtl_0_bypass[16] ; data_out[5]~reg0                                                                         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.592      ;
; 0.470 ; reg_file_rtl_0_bypass[26] ; data_out[15]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.011     ; 0.611      ;
; 0.479 ; reg_file_rtl_0_bypass[12] ; data_out[1]~reg0                                                                         ; clk          ; clk         ; 0.000        ; -0.003     ; 0.628      ;
; 0.479 ; reg_file_rtl_0_bypass[33] ; data_out[22]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.003     ; 0.628      ;
; 0.482 ; reg_file_rtl_0_bypass[31] ; data_out[20]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.003     ; 0.631      ;
; 0.484 ; reg_file_rtl_0_bypass[35] ; data_out[24]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.003     ; 0.633      ;
; 0.492 ; reg_file_rtl_0_bypass[23] ; data_out[12]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.003     ; 0.641      ;
; 0.496 ; reg_file_rtl_0_bypass[38] ; data_out[27]~reg0                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.499 ; reg_file_rtl_0_bypass[30] ; data_out[19]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.003     ; 0.648      ;
; 0.500 ; wr_ptr[3]                 ; wr_ptr[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.507 ; reg_file_rtl_0_bypass[29] ; data_out[18]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.011     ; 0.648      ;
; 0.512 ; wr_ptr[3]                 ; reg_file_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; reg_file_rtl_0_bypass[24] ; data_out[13]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.011     ; 0.653      ;
; 0.513 ; reg_file_rtl_0_bypass[11] ; data_out[0]~reg0                                                                         ; clk          ; clk         ; 0.000        ; -0.011     ; 0.654      ;
; 0.514 ; wr_ptr[0]                 ; wr_ptr[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.516 ; wr_ptr[2]                 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.059      ; 0.713      ;
; 0.522 ; wr_ptr[2]                 ; wr_ptr[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.674      ;
; 0.526 ; wr_ptr[4]                 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.059      ; 0.723      ;
; 0.527 ; wr_ptr[0]                 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.059      ; 0.724      ;
; 0.534 ; wr_ptr[0]                 ; reg_file_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; -0.014     ; 0.672      ;
; 0.542 ; r_ptr[1]                  ; r_ptr[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.694      ;
; 0.554 ; reg_file_rtl_0_bypass[13] ; data_out[2]~reg0                                                                         ; clk          ; clk         ; 0.000        ; -0.003     ; 0.703      ;
; 0.554 ; reg_file_rtl_0_bypass[14] ; data_out[3]~reg0                                                                         ; clk          ; clk         ; 0.000        ; -0.003     ; 0.703      ;
; 0.556 ; wr_ptr[1]                 ; wr_ptr[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; wr_ptr[2]                 ; wr_ptr[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.709      ;
; 0.572 ; reg_file_rtl_0_bypass[18] ; data_out[7]~reg0                                                                         ; clk          ; clk         ; 0.000        ; -0.011     ; 0.713      ;
; 0.574 ; wr_ptr[1]                 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.059      ; 0.771      ;
; 0.574 ; reg_file_rtl_0_bypass[27] ; data_out[16]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.003     ; 0.723      ;
; 0.584 ; reg_file_rtl_0_bypass[42] ; data_out[31]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.011     ; 0.725      ;
; 0.590 ; reg_file_rtl_0_bypass[17] ; data_out[6]~reg0                                                                         ; clk          ; clk         ; 0.000        ; -0.011     ; 0.731      ;
; 0.591 ; wr_ptr[1]                 ; wr_ptr[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.743      ;
; 0.596 ; reg_file_rtl_0_bypass[36] ; data_out[25]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.003     ; 0.745      ;
; 0.604 ; reg_file_rtl_0_bypass[34] ; data_out[23]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.011     ; 0.745      ;
; 0.608 ; wr_ptr[0]                 ; wr_ptr[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.760      ;
; 0.618 ; r_ptr[2]                  ; r_ptr[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.770      ;
; 0.623 ; reg_file_rtl_0_bypass[32] ; data_out[21]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.011     ; 0.764      ;
; 0.626 ; r_ptr[3]                  ; r_ptr[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.778      ;
; 0.626 ; wr_ptr[1]                 ; wr_ptr[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.778      ;
; 0.643 ; wr_ptr[0]                 ; wr_ptr[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.645 ; wr_ptr[4]                 ; reg_file_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.674 ; reg_file_rtl_0_bypass[39] ; data_out[28]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.012     ; 0.814      ;
; 0.678 ; wr_ptr[0]                 ; wr_ptr[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.830      ;
; 0.735 ; reg_file_rtl_0_bypass[28] ; data_out[17]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.003     ; 0.884      ;
; 0.746 ; wr_ptr[4]                 ; wr_ptr[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.746 ; wr_ptr[4]                 ; wr_ptr[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.746 ; wr_ptr[4]                 ; wr_ptr[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.746 ; wr_ptr[4]                 ; wr_ptr[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.752 ; wr_ptr[3]                 ; reg_file_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.758 ; r_ptr[1]                  ; r_ptr[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.910      ;
; 0.771 ; r_ptr[4]                  ; r_ptr[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.923      ;
; 0.773 ; r_ptr[4]                  ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.974      ;
; 0.782 ; wr_ptr[1]                 ; reg_file_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.014     ; 0.920      ;
; 0.791 ; wr_ptr[2]                 ; reg_file_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.943      ;
; 0.806 ; r_ptr[2]                  ; r_ptr[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.958      ;
; 0.839 ; wr_ptr[2]                 ; reg_file_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.991      ;
; 0.842 ; wr_ptr[4]                 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.059      ; 1.039      ;
; 0.843 ; reg_file_rtl_0_bypass[3]  ; data_out[7]~reg0                                                                         ; clk          ; clk         ; 0.000        ; 0.002      ; 0.997      ;
; 0.843 ; reg_file_rtl_0_bypass[3]  ; data_out[31]~reg0                                                                        ; clk          ; clk         ; 0.000        ; 0.002      ; 0.997      ;
; 0.847 ; r_ptr[1]                  ; r_ptr[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.999      ;
; 0.856 ; reg_file_rtl_0_bypass[3]  ; data_out[10]~reg0                                                                        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.010      ;
; 0.856 ; wr_ptr[3]                 ; wr_ptr[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.008      ;
; 0.856 ; wr_ptr[3]                 ; wr_ptr[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.008      ;
; 0.856 ; wr_ptr[3]                 ; wr_ptr[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.008      ;
; 0.858 ; reg_file_rtl_0_bypass[3]  ; data_out[28]~reg0                                                                        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.012      ;
; 0.872 ; wr_ptr[1]                 ; reg_file_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.024      ;
; 0.874 ; r_ptr[0]                  ; r_ptr[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.026      ;
; 0.885 ; r_ptr[1]                  ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.086      ;
; 0.885 ; wr_ptr[0]                 ; reg_file_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.037      ;
; 0.912 ; reg_file_rtl_0_bypass[21] ; data_out[10]~reg0                                                                        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.066      ;
; 0.926 ; reg_file_rtl_0_bypass[5]  ; data_out[7]~reg0                                                                         ; clk          ; clk         ; 0.000        ; -0.012     ; 1.066      ;
; 0.926 ; reg_file_rtl_0_bypass[5]  ; data_out[31]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.012     ; 1.066      ;
; 0.934 ; reg_file_rtl_0_bypass[9]  ; data_out[7]~reg0                                                                         ; clk          ; clk         ; 0.000        ; -0.012     ; 1.074      ;
; 0.934 ; reg_file_rtl_0_bypass[9]  ; data_out[31]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.012     ; 1.074      ;
; 0.939 ; reg_file_rtl_0_bypass[5]  ; data_out[10]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.012     ; 1.079      ;
; 0.941 ; reg_file_rtl_0_bypass[5]  ; data_out[28]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.012     ; 1.081      ;
; 0.943 ; reg_file_rtl_0_bypass[3]  ; data_out[30]~reg0                                                                        ; clk          ; clk         ; 0.000        ; 0.012      ; 1.107      ;
; 0.943 ; wr_ptr[2]                 ; wr_ptr[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.095      ;
; 0.943 ; wr_ptr[2]                 ; wr_ptr[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.095      ;
; 0.946 ; reg_file_rtl_0_bypass[3]  ; data_out[14]~reg0                                                                        ; clk          ; clk         ; 0.000        ; 0.012      ; 1.110      ;
; 0.947 ; reg_file_rtl_0_bypass[9]  ; data_out[10]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.012     ; 1.087      ;
; 0.949 ; reg_file_rtl_0_bypass[3]  ; data_out[26]~reg0                                                                        ; clk          ; clk         ; 0.000        ; 0.012      ; 1.113      ;
; 0.949 ; wr_ptr[3]                 ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.059      ; 1.146      ;
; 0.949 ; reg_file_rtl_0_bypass[9]  ; data_out[28]~reg0                                                                        ; clk          ; clk         ; 0.000        ; -0.012     ; 1.089      ;
; 0.950 ; reg_file_rtl_0_bypass[3]  ; data_out[29]~reg0                                                                        ; clk          ; clk         ; 0.000        ; 0.012      ; 1.114      ;
; 0.953 ; reg_file_rtl_0_bypass[3]  ; data_out[3]~reg0                                                                         ; clk          ; clk         ; 0.000        ; 0.011      ; 1.116      ;
+-------+---------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:reg_file_rtl_0|altsyncram_sng1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_in[*]   ; clk        ; 2.328 ; 2.328 ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; 2.065 ; 2.065 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; 1.937 ; 1.937 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; 2.046 ; 2.046 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; 1.926 ; 1.926 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; 2.067 ; 2.067 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; 2.228 ; 2.228 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; 2.067 ; 2.067 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; 1.995 ; 1.995 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; 2.018 ; 2.018 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; 2.328 ; 2.328 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; 1.993 ; 1.993 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; 1.935 ; 1.935 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; 2.019 ; 2.019 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; 2.033 ; 2.033 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; 2.030 ; 2.030 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; 2.175 ; 2.175 ; Rise       ; clk             ;
;  data_in[16] ; clk        ; 2.083 ; 2.083 ; Rise       ; clk             ;
;  data_in[17] ; clk        ; 1.953 ; 1.953 ; Rise       ; clk             ;
;  data_in[18] ; clk        ; 1.944 ; 1.944 ; Rise       ; clk             ;
;  data_in[19] ; clk        ; 1.962 ; 1.962 ; Rise       ; clk             ;
;  data_in[20] ; clk        ; 2.136 ; 2.136 ; Rise       ; clk             ;
;  data_in[21] ; clk        ; 2.101 ; 2.101 ; Rise       ; clk             ;
;  data_in[22] ; clk        ; 2.038 ; 2.038 ; Rise       ; clk             ;
;  data_in[23] ; clk        ; 1.974 ; 1.974 ; Rise       ; clk             ;
;  data_in[24] ; clk        ; 1.942 ; 1.942 ; Rise       ; clk             ;
;  data_in[25] ; clk        ; 1.956 ; 1.956 ; Rise       ; clk             ;
;  data_in[26] ; clk        ; 2.014 ; 2.014 ; Rise       ; clk             ;
;  data_in[27] ; clk        ; 2.188 ; 2.188 ; Rise       ; clk             ;
;  data_in[28] ; clk        ; 2.079 ; 2.079 ; Rise       ; clk             ;
;  data_in[29] ; clk        ; 2.018 ; 2.018 ; Rise       ; clk             ;
;  data_in[30] ; clk        ; 2.038 ; 2.038 ; Rise       ; clk             ;
;  data_in[31] ; clk        ; 2.100 ; 2.100 ; Rise       ; clk             ;
; r_en         ; clk        ; 3.333 ; 3.333 ; Rise       ; clk             ;
; rst          ; clk        ; 2.915 ; 2.915 ; Rise       ; clk             ;
; w_en         ; clk        ; 2.569 ; 2.569 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; data_in[*]   ; clk        ; -1.717 ; -1.717 ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; -1.808 ; -1.808 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; -1.767 ; -1.767 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; -1.810 ; -1.810 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; -1.717 ; -1.717 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; -1.900 ; -1.900 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; -1.927 ; -1.927 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; -1.775 ; -1.775 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; -1.738 ; -1.738 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; -1.757 ; -1.757 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; -1.957 ; -1.957 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; -1.738 ; -1.738 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; -1.753 ; -1.753 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; -1.816 ; -1.816 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; -1.738 ; -1.738 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; -1.782 ; -1.782 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; -2.029 ; -2.029 ; Rise       ; clk             ;
;  data_in[16] ; clk        ; -1.841 ; -1.841 ; Rise       ; clk             ;
;  data_in[17] ; clk        ; -1.788 ; -1.788 ; Rise       ; clk             ;
;  data_in[18] ; clk        ; -1.772 ; -1.772 ; Rise       ; clk             ;
;  data_in[19] ; clk        ; -1.801 ; -1.801 ; Rise       ; clk             ;
;  data_in[20] ; clk        ; -1.909 ; -1.909 ; Rise       ; clk             ;
;  data_in[21] ; clk        ; -1.822 ; -1.822 ; Rise       ; clk             ;
;  data_in[22] ; clk        ; -1.899 ; -1.899 ; Rise       ; clk             ;
;  data_in[23] ; clk        ; -1.772 ; -1.772 ; Rise       ; clk             ;
;  data_in[24] ; clk        ; -1.738 ; -1.738 ; Rise       ; clk             ;
;  data_in[25] ; clk        ; -1.817 ; -1.817 ; Rise       ; clk             ;
;  data_in[26] ; clk        ; -1.812 ; -1.812 ; Rise       ; clk             ;
;  data_in[27] ; clk        ; -1.950 ; -1.950 ; Rise       ; clk             ;
;  data_in[28] ; clk        ; -1.933 ; -1.933 ; Rise       ; clk             ;
;  data_in[29] ; clk        ; -1.860 ; -1.860 ; Rise       ; clk             ;
;  data_in[30] ; clk        ; -1.839 ; -1.839 ; Rise       ; clk             ;
;  data_in[31] ; clk        ; -1.944 ; -1.944 ; Rise       ; clk             ;
; r_en         ; clk        ; -2.654 ; -2.654 ; Rise       ; clk             ;
; rst          ; clk        ; -1.648 ; -1.648 ; Rise       ; clk             ;
; w_en         ; clk        ; -2.233 ; -2.233 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; data_out[*]   ; clk        ; 3.916 ; 3.916 ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 3.743 ; 3.743 ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 3.887 ; 3.887 ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 3.666 ; 3.666 ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 3.756 ; 3.756 ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 3.855 ; 3.855 ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 3.737 ; 3.737 ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 3.732 ; 3.732 ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 3.771 ; 3.771 ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 3.742 ; 3.742 ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 3.638 ; 3.638 ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 3.735 ; 3.735 ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 3.650 ; 3.650 ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 3.916 ; 3.916 ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 3.773 ; 3.773 ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 3.630 ; 3.630 ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 3.855 ; 3.855 ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 3.658 ; 3.658 ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 3.620 ; 3.620 ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 3.749 ; 3.749 ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 3.849 ; 3.849 ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 3.640 ; 3.640 ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 3.853 ; 3.853 ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 3.873 ; 3.873 ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 3.774 ; 3.774 ; Rise       ; clk             ;
;  data_out[26] ; clk        ; 3.744 ; 3.744 ; Rise       ; clk             ;
;  data_out[27] ; clk        ; 3.796 ; 3.796 ; Rise       ; clk             ;
;  data_out[28] ; clk        ; 3.836 ; 3.836 ; Rise       ; clk             ;
;  data_out[29] ; clk        ; 3.650 ; 3.650 ; Rise       ; clk             ;
;  data_out[30] ; clk        ; 3.768 ; 3.768 ; Rise       ; clk             ;
;  data_out[31] ; clk        ; 3.757 ; 3.757 ; Rise       ; clk             ;
; empty         ; clk        ; 4.919 ; 4.919 ; Rise       ; clk             ;
; full          ; clk        ; 4.335 ; 4.335 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; data_out[*]   ; clk        ; 3.620 ; 3.620 ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 3.743 ; 3.743 ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 3.887 ; 3.887 ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 3.666 ; 3.666 ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 3.756 ; 3.756 ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 3.855 ; 3.855 ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 3.737 ; 3.737 ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 3.732 ; 3.732 ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 3.771 ; 3.771 ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 3.742 ; 3.742 ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 3.638 ; 3.638 ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 3.735 ; 3.735 ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 3.650 ; 3.650 ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 3.916 ; 3.916 ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 3.773 ; 3.773 ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 3.630 ; 3.630 ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 3.855 ; 3.855 ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 3.658 ; 3.658 ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 3.620 ; 3.620 ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 3.749 ; 3.749 ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 3.849 ; 3.849 ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 3.640 ; 3.640 ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 3.853 ; 3.853 ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 3.873 ; 3.873 ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 3.774 ; 3.774 ; Rise       ; clk             ;
;  data_out[26] ; clk        ; 3.744 ; 3.744 ; Rise       ; clk             ;
;  data_out[27] ; clk        ; 3.796 ; 3.796 ; Rise       ; clk             ;
;  data_out[28] ; clk        ; 3.836 ; 3.836 ; Rise       ; clk             ;
;  data_out[29] ; clk        ; 3.650 ; 3.650 ; Rise       ; clk             ;
;  data_out[30] ; clk        ; 3.768 ; 3.768 ; Rise       ; clk             ;
;  data_out[31] ; clk        ; 3.757 ; 3.757 ; Rise       ; clk             ;
; empty         ; clk        ; 4.198 ; 4.198 ; Rise       ; clk             ;
; full          ; clk        ; 4.116 ; 4.116 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; data_out[*]   ; clk        ; 3.592 ;      ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 3.736 ;      ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 3.721 ;      ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 3.629 ;      ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 3.632 ;      ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 3.695 ;      ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 3.631 ;      ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 3.705 ;      ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 3.744 ;      ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 3.630 ;      ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 3.621 ;      ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 3.617 ;      ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 3.701 ;      ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 3.619 ;      ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 3.732 ;      ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 3.741 ;      ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 3.605 ;      ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 3.659 ;      ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 3.744 ;      ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 3.628 ;      ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 3.719 ;      ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 3.706 ;      ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 3.617 ;      ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 3.701 ;      ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 3.728 ;      ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 3.739 ;      ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 3.717 ;      ; Rise       ; clk             ;
;  data_out[26] ; clk        ; 3.592 ;      ; Rise       ; clk             ;
;  data_out[27] ; clk        ; 3.635 ;      ; Rise       ; clk             ;
;  data_out[28] ; clk        ; 3.729 ;      ; Rise       ; clk             ;
;  data_out[29] ; clk        ; 3.622 ;      ; Rise       ; clk             ;
;  data_out[30] ; clk        ; 3.740 ;      ; Rise       ; clk             ;
;  data_out[31] ; clk        ; 3.725 ;      ; Rise       ; clk             ;
+---------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; data_out[*]   ; clk        ; 3.592 ;      ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 3.736 ;      ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 3.721 ;      ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 3.629 ;      ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 3.632 ;      ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 3.695 ;      ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 3.631 ;      ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 3.705 ;      ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 3.744 ;      ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 3.630 ;      ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 3.621 ;      ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 3.617 ;      ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 3.701 ;      ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 3.619 ;      ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 3.732 ;      ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 3.741 ;      ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 3.605 ;      ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 3.659 ;      ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 3.744 ;      ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 3.628 ;      ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 3.719 ;      ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 3.706 ;      ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 3.617 ;      ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 3.701 ;      ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 3.728 ;      ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 3.739 ;      ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 3.717 ;      ; Rise       ; clk             ;
;  data_out[26] ; clk        ; 3.592 ;      ; Rise       ; clk             ;
;  data_out[27] ; clk        ; 3.635 ;      ; Rise       ; clk             ;
;  data_out[28] ; clk        ; 3.729 ;      ; Rise       ; clk             ;
;  data_out[29] ; clk        ; 3.622 ;      ; Rise       ; clk             ;
;  data_out[30] ; clk        ; 3.740 ;      ; Rise       ; clk             ;
;  data_out[31] ; clk        ; 3.725 ;      ; Rise       ; clk             ;
+---------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; data_out[*]   ; clk        ; 3.592     ;           ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 3.736     ;           ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 3.721     ;           ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 3.629     ;           ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 3.632     ;           ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 3.695     ;           ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 3.631     ;           ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 3.705     ;           ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 3.744     ;           ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 3.630     ;           ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 3.621     ;           ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 3.617     ;           ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 3.701     ;           ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 3.619     ;           ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 3.732     ;           ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 3.741     ;           ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 3.605     ;           ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 3.659     ;           ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 3.744     ;           ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 3.628     ;           ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 3.719     ;           ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 3.706     ;           ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 3.617     ;           ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 3.701     ;           ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 3.728     ;           ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 3.739     ;           ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 3.717     ;           ; Rise       ; clk             ;
;  data_out[26] ; clk        ; 3.592     ;           ; Rise       ; clk             ;
;  data_out[27] ; clk        ; 3.635     ;           ; Rise       ; clk             ;
;  data_out[28] ; clk        ; 3.729     ;           ; Rise       ; clk             ;
;  data_out[29] ; clk        ; 3.622     ;           ; Rise       ; clk             ;
;  data_out[30] ; clk        ; 3.740     ;           ; Rise       ; clk             ;
;  data_out[31] ; clk        ; 3.725     ;           ; Rise       ; clk             ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; data_out[*]   ; clk        ; 3.592     ;           ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 3.736     ;           ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 3.721     ;           ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 3.629     ;           ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 3.632     ;           ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 3.695     ;           ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 3.631     ;           ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 3.705     ;           ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 3.744     ;           ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 3.630     ;           ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 3.621     ;           ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 3.617     ;           ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 3.701     ;           ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 3.619     ;           ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 3.732     ;           ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 3.741     ;           ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 3.605     ;           ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 3.659     ;           ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 3.744     ;           ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 3.628     ;           ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 3.719     ;           ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 3.706     ;           ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 3.617     ;           ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 3.701     ;           ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 3.728     ;           ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 3.739     ;           ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 3.717     ;           ; Rise       ; clk             ;
;  data_out[26] ; clk        ; 3.592     ;           ; Rise       ; clk             ;
;  data_out[27] ; clk        ; 3.635     ;           ; Rise       ; clk             ;
;  data_out[28] ; clk        ; 3.729     ;           ; Rise       ; clk             ;
;  data_out[29] ; clk        ; 3.622     ;           ; Rise       ; clk             ;
;  data_out[30] ; clk        ; 3.740     ;           ; Rise       ; clk             ;
;  data_out[31] ; clk        ; 3.725     ;           ; Rise       ; clk             ;
+---------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.580   ; 0.286 ; N/A      ; N/A     ; -1.627              ;
;  clk             ; -3.580   ; 0.286 ; N/A      ; N/A     ; -1.627              ;
; Design-wide TNS  ; -298.558 ; 0.0   ; 0.0      ; 0.0     ; -357.43             ;
;  clk             ; -298.558 ; 0.000 ; N/A      ; N/A     ; -357.430            ;
+------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_in[*]   ; clk        ; 4.360 ; 4.360 ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; 3.725 ; 3.725 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; 3.541 ; 3.541 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; 3.703 ; 3.703 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; 3.667 ; 3.667 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; 3.869 ; 3.869 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; 4.205 ; 4.205 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; 3.813 ; 3.813 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; 3.650 ; 3.650 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; 3.781 ; 3.781 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; 4.360 ; 4.360 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; 3.753 ; 3.753 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; 3.652 ; 3.652 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; 3.883 ; 3.883 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; 3.792 ; 3.792 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; 4.075 ; 4.075 ; Rise       ; clk             ;
;  data_in[16] ; clk        ; 3.857 ; 3.857 ; Rise       ; clk             ;
;  data_in[17] ; clk        ; 3.551 ; 3.551 ; Rise       ; clk             ;
;  data_in[18] ; clk        ; 3.536 ; 3.536 ; Rise       ; clk             ;
;  data_in[19] ; clk        ; 3.570 ; 3.570 ; Rise       ; clk             ;
;  data_in[20] ; clk        ; 3.988 ; 3.988 ; Rise       ; clk             ;
;  data_in[21] ; clk        ; 3.920 ; 3.920 ; Rise       ; clk             ;
;  data_in[22] ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  data_in[23] ; clk        ; 3.708 ; 3.708 ; Rise       ; clk             ;
;  data_in[24] ; clk        ; 3.680 ; 3.680 ; Rise       ; clk             ;
;  data_in[25] ; clk        ; 3.601 ; 3.601 ; Rise       ; clk             ;
;  data_in[26] ; clk        ; 3.756 ; 3.756 ; Rise       ; clk             ;
;  data_in[27] ; clk        ; 4.053 ; 4.053 ; Rise       ; clk             ;
;  data_in[28] ; clk        ; 3.917 ; 3.917 ; Rise       ; clk             ;
;  data_in[29] ; clk        ; 3.789 ; 3.789 ; Rise       ; clk             ;
;  data_in[30] ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
;  data_in[31] ; clk        ; 3.955 ; 3.955 ; Rise       ; clk             ;
; r_en         ; clk        ; 6.852 ; 6.852 ; Rise       ; clk             ;
; rst          ; clk        ; 5.582 ; 5.582 ; Rise       ; clk             ;
; w_en         ; clk        ; 5.146 ; 5.146 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; data_in[*]   ; clk        ; -1.717 ; -1.717 ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; -1.808 ; -1.808 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; -1.767 ; -1.767 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; -1.810 ; -1.810 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; -1.717 ; -1.717 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; -1.900 ; -1.900 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; -1.927 ; -1.927 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; -1.775 ; -1.775 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; -1.738 ; -1.738 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; -1.757 ; -1.757 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; -1.957 ; -1.957 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; -1.738 ; -1.738 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; -1.753 ; -1.753 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; -1.816 ; -1.816 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; -1.738 ; -1.738 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; -1.782 ; -1.782 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; -2.029 ; -2.029 ; Rise       ; clk             ;
;  data_in[16] ; clk        ; -1.841 ; -1.841 ; Rise       ; clk             ;
;  data_in[17] ; clk        ; -1.788 ; -1.788 ; Rise       ; clk             ;
;  data_in[18] ; clk        ; -1.772 ; -1.772 ; Rise       ; clk             ;
;  data_in[19] ; clk        ; -1.801 ; -1.801 ; Rise       ; clk             ;
;  data_in[20] ; clk        ; -1.909 ; -1.909 ; Rise       ; clk             ;
;  data_in[21] ; clk        ; -1.822 ; -1.822 ; Rise       ; clk             ;
;  data_in[22] ; clk        ; -1.899 ; -1.899 ; Rise       ; clk             ;
;  data_in[23] ; clk        ; -1.772 ; -1.772 ; Rise       ; clk             ;
;  data_in[24] ; clk        ; -1.738 ; -1.738 ; Rise       ; clk             ;
;  data_in[25] ; clk        ; -1.817 ; -1.817 ; Rise       ; clk             ;
;  data_in[26] ; clk        ; -1.812 ; -1.812 ; Rise       ; clk             ;
;  data_in[27] ; clk        ; -1.950 ; -1.950 ; Rise       ; clk             ;
;  data_in[28] ; clk        ; -1.933 ; -1.933 ; Rise       ; clk             ;
;  data_in[29] ; clk        ; -1.860 ; -1.860 ; Rise       ; clk             ;
;  data_in[30] ; clk        ; -1.839 ; -1.839 ; Rise       ; clk             ;
;  data_in[31] ; clk        ; -1.944 ; -1.944 ; Rise       ; clk             ;
; r_en         ; clk        ; -2.654 ; -2.654 ; Rise       ; clk             ;
; rst          ; clk        ; -1.648 ; -1.648 ; Rise       ; clk             ;
; w_en         ; clk        ; -2.233 ; -2.233 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; data_out[*]   ; clk        ; 6.920 ; 6.920 ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 6.590 ; 6.590 ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 6.865 ; 6.865 ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 6.391 ; 6.391 ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 6.599 ; 6.599 ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 6.836 ; 6.836 ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 6.570 ; 6.570 ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 6.578 ; 6.578 ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 6.861 ; 6.861 ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 6.625 ; 6.625 ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 6.587 ; 6.587 ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 6.360 ; 6.360 ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 6.584 ; 6.584 ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 6.375 ; 6.375 ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 6.920 ; 6.920 ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 6.620 ; 6.620 ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 6.354 ; 6.354 ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 6.857 ; 6.857 ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 6.382 ; 6.382 ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 6.344 ; 6.344 ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 6.595 ; 6.595 ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 6.787 ; 6.787 ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 6.364 ; 6.364 ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 6.888 ; 6.888 ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 6.826 ; 6.826 ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 6.846 ; 6.846 ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 6.744 ; 6.744 ; Rise       ; clk             ;
;  data_out[26] ; clk        ; 6.699 ; 6.699 ; Rise       ; clk             ;
;  data_out[27] ; clk        ; 6.670 ; 6.670 ; Rise       ; clk             ;
;  data_out[28] ; clk        ; 6.797 ; 6.797 ; Rise       ; clk             ;
;  data_out[29] ; clk        ; 6.375 ; 6.375 ; Rise       ; clk             ;
;  data_out[30] ; clk        ; 6.612 ; 6.612 ; Rise       ; clk             ;
;  data_out[31] ; clk        ; 6.607 ; 6.607 ; Rise       ; clk             ;
; empty         ; clk        ; 9.293 ; 9.293 ; Rise       ; clk             ;
; full          ; clk        ; 7.928 ; 7.928 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; data_out[*]   ; clk        ; 3.620 ; 3.620 ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 3.743 ; 3.743 ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 3.887 ; 3.887 ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 3.666 ; 3.666 ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 3.756 ; 3.756 ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 3.855 ; 3.855 ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 3.737 ; 3.737 ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 3.732 ; 3.732 ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 3.771 ; 3.771 ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 3.742 ; 3.742 ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 3.638 ; 3.638 ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 3.735 ; 3.735 ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 3.650 ; 3.650 ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 3.916 ; 3.916 ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 3.773 ; 3.773 ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 3.630 ; 3.630 ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 3.855 ; 3.855 ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 3.658 ; 3.658 ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 3.620 ; 3.620 ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 3.749 ; 3.749 ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 3.849 ; 3.849 ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 3.640 ; 3.640 ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 3.853 ; 3.853 ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 3.873 ; 3.873 ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 3.774 ; 3.774 ; Rise       ; clk             ;
;  data_out[26] ; clk        ; 3.744 ; 3.744 ; Rise       ; clk             ;
;  data_out[27] ; clk        ; 3.796 ; 3.796 ; Rise       ; clk             ;
;  data_out[28] ; clk        ; 3.836 ; 3.836 ; Rise       ; clk             ;
;  data_out[29] ; clk        ; 3.650 ; 3.650 ; Rise       ; clk             ;
;  data_out[30] ; clk        ; 3.768 ; 3.768 ; Rise       ; clk             ;
;  data_out[31] ; clk        ; 3.757 ; 3.757 ; Rise       ; clk             ;
; empty         ; clk        ; 4.198 ; 4.198 ; Rise       ; clk             ;
; full          ; clk        ; 4.116 ; 4.116 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1406     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1406     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 35    ; 35   ;
; Unconstrained Input Port Paths  ; 226   ; 226  ;
; Unconstrained Output Ports      ; 34    ; 34   ;
; Unconstrained Output Port Paths ; 79    ; 79   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Apr 14 14:42:31 2025
Info: Command: quartus_sta FIFO -c FIFO
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FIFO.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.580
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.580      -298.558 clk 
Info (332146): Worst-case hold slack is 0.645
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.645         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -357.430 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.496
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.496      -127.178 clk 
Info (332146): Worst-case hold slack is 0.286
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.286         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -357.430 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4556 megabytes
    Info: Processing ended: Mon Apr 14 14:42:32 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


