Replace Part C20 C0402C474K8RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C474K8RAC from Pasivos.IntLib
Replace Part C21 C0402C474K8RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C474K8RAC from Pasivos.IntLib
Replace Part C22 C0402C474K8RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C474K8RAC from Pasivos.IntLib
Replace Part C23 C0402C474K8RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C474K8RAC from Pasivos.IntLib
Replace Part C24 C0402C475M9PAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C475M9PAC from Pasivos.IntLib
Replace Part C25 C0402C475M9PAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C475M9PAC from Pasivos.IntLib
Replace Part C26 CL21A476MQYNNNE in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with CL21A476MQYNNNE from Pasivos.IntLib
Replace Part C27 C0402C474K8RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C474K8RAC from Pasivos.IntLib
Replace Part C28 C0402C474K8RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C474K8RAC from Pasivos.IntLib
Replace Part C29 C0402C474K8RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C474K8RAC from Pasivos.IntLib
Replace Part C30 C0402C474K8RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C474K8RAC from Pasivos.IntLib
Replace Part C31 C0402C475M9PAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C475M9PAC from Pasivos.IntLib
Replace Part C32 C0402C475M9PAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C475M9PAC from Pasivos.IntLib
Replace Part C33 CL21A476MQYNNNE in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with CL21A476MQYNNNE from Pasivos.IntLib
Replace Part C34 CL21A476MQYNNNE in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with CL21A476MQYNNNE from Pasivos.IntLib
Replace Part C35 C0402C475M9PAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C475M9PAC from Pasivos.IntLib
Replace Part C36 C0603C474K4RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0603C474K4RAC from Pasivos.IntLib
Replace Part C37 C0402C104K4RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C104K4RAC from Pasivos.IntLib
Replace Part C38 C0402C474K8RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C474K8RAC from Pasivos.IntLib
Replace Part C39 C0402C474K8RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C474K8RAC from Pasivos.IntLib
Replace Part C40 C0402C474K8RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C474K8RAC from Pasivos.IntLib
Replace Part C41 C0402C474K8RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C474K8RAC from Pasivos.IntLib
Replace Part C42 C0402C475M9PAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C475M9PAC from Pasivos.IntLib
Replace Part C43 C0402C475M9PAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C475M9PAC from Pasivos.IntLib
Replace Part C44 CL21A476MQYNNNE in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with CL21A476MQYNNNE from Pasivos.IntLib
Replace Part C45 C0402C474K8RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C474K8RAC from Pasivos.IntLib
Replace Part C46 C0402C474K8RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C474K8RAC from Pasivos.IntLib
Replace Part C47 C0402C474K8RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C474K8RAC from Pasivos.IntLib
Replace Part C48 C0402C474K8RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C474K8RAC from Pasivos.IntLib
Replace Part C49 C0402C475M9PAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C475M9PAC from Pasivos.IntLib
Replace Part C50 C0402C475M9PAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C475M9PAC from Pasivos.IntLib
Replace Part C51 CL21A476MQYNNNE in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with CL21A476MQYNNNE from Pasivos.IntLib
Replace Part C52 C0402C104K4RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C104K4RAC from Pasivos.IntLib
Replace Part C54 C0402C104K4RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C104K4RAC from Pasivos.IntLib
Replace Part C55 C0402C102K4RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C102K4RAC from Pasivos.IntLib
Replace Part C56 C0402C474K8RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C474K8RAC from Pasivos.IntLib
Replace Part C57 C0402C474K8RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C474K8RAC from Pasivos.IntLib
Replace Part C58 C0402C474K8RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C474K8RAC from Pasivos.IntLib
Replace Part C59 C0402C475M9PAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C475M9PAC from Pasivos.IntLib
Replace Part C60 C0402C475M9PAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C475M9PAC from Pasivos.IntLib
Replace Part C61 C1206C107M9PAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C1206C107M9PAC from Pasivos.IntLib
Replace Part C62 C0402C474K8RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C474K8RAC from Pasivos.IntLib
Replace Part C63 CL21A476MQYNNNE in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with CL21A476MQYNNNE from Pasivos.IntLib
Replace Part C64 C0402C474K8RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C474K8RAC from Pasivos.IntLib
Replace Part C65 C0402C474K8RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C474K8RAC from Pasivos.IntLib
Replace Part C66 C0402C474K8RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C474K8RAC from Pasivos.IntLib
Replace Part C67 C0402C475M9PAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C475M9PAC from Pasivos.IntLib
Replace Part C68 C0402C475M9PAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0402C475M9PAC from Pasivos.IntLib
Replace Part C69 CL21A476MQYNNNE in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with CL21A476MQYNNNE from Pasivos.IntLib
Replace Part D3 LED_BLUE_0603 in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with LED_BLUE_0603 from Integrated_Circuits.IntLib
Replace Part L3 HZ0603C651R-10 in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with HZ0603C651R-10 from Pasivos.IntLib
Replace Part L4 HZ0603C651R-10 in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with HZ0603C651R-10 from Pasivos.IntLib
Replace Part R16 EXB-38V101JV in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with EXB-38V101JV from Pasivos.IntLib
Replace Part R19 EXB-38V101JV in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with EXB-38V101JV from Pasivos.IntLib
Replace Part U4 XC7A35TFTG256 in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with XC7A35TFTG256 from Integrated_Circuits.IntLib
Replace Part U4 XC7A35TFTG256 in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with XC7A35TFTG256 from Integrated_Circuits.IntLib
Replace Part U4 XC7A35TFTG256 in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with XC7A35TFTG256 from Integrated_Circuits.IntLib
Replace Part U4 XC7A35TFTG256 in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with XC7A35TFTG256 from Integrated_Circuits.IntLib
Replace Part U4 XC7A35TFTG256 in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with XC7A35TFTG256 from Integrated_Circuits.IntLib
Replace Part U4 XC7A35TFTG256 in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with XC7A35TFTG256 from Integrated_Circuits.IntLib
Replace Part U4 XC7A35TFTG256 in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with XC7A35TFTG256 from Integrated_Circuits.IntLib
Replace Part U4 XC7A35TFTG256 in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with XC7A35TFTG256 from Integrated_Circuits.IntLib
Replace Part U4 XC7A35TFTG256 in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with XC7A35TFTG256 from Integrated_Circuits.IntLib
Replace Part U5 REF3012 in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with REF3012 from Integrated_Circuits.IntLib
