# Digital Circuits - Verilog Implementations

این پروژه شامل پیاده‌سازی 5 مدار منطقی با زبان وری‌لاگ هست که هر کدوم یه عملکرد خاص دارن. در ادامه توضیح مختصر هر مدار آورده شده:

## 1. مالتی‌پلکسر 2 به 1 با 4 بیت (mux_2to1_4bit)
این مدار یه مالتی‌پلکسر 4 بیتی 2 به 1 هست که با ورودی \( S \) بین دو مجموعه ورودی 4 بیتی \( A \) و \( B \) انتخاب می‌کنه. ورودی \( E \) برای فعال یا غیرفعال کردن خروجی استفاده می‌شه. اگه \( E=1 \)، خروجی صفره، وگرنه با \( S=0 \)، خروجی \( A \) و با \( S=1 \)، خروجی \( B \) هست.

## 2. مقایسه‌گر 4 بیتی (comparator_4bit)
این مدار دو عدد 4 بیتی \( A \) و \( B \) رو مقایسه می‌کنه و سه خروجی تولید می‌کنه: \( A>B \)، \( A<B \) و \( A=B \). مقایسه بیت به بیت از MSB به LSB انجام می‌شه و از گیت XOR برای بررسی برابری بیت‌ها استفاده شده.

## 3. جمع‌کننده/تفریق‌کننده 4 بیتی (adder_subtractor_4bit)
این مدار یه جمع‌کننده و تفریق‌کننده 4 بیتی هست. با ورودی \( M \) مشخص می‌کنه که جمع (\( A + B \)) یا تفریق (\( A - B \)) انجام بشه. خروجی‌ها شامل نتیجه 4 بیتی، کری خروجی و سرریز هستن.

## 4. مدار ترکیبی (combinational_circuit)
این یه مدار ترکیبی ساده با 4 ورودی \( A, B, C, D \) و دو خروجی \( F_1 \) و \( F_2 \) هست. \( F_1 \) یه ترکیب از OR و XOR و \( F_2 \) یه OR ساده از \( \sim A \cdot B \) و \( D \) هست. کاربرد خاصی نداره و بیشتر برای تمرین طراحی شده.