<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7k325tffg900-2" LaunchTime="1718372705">
  <File Type="PA-TCL" Name="top.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="top_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="top_reports.tcl"/>
  <File Type="RDS-RDS" Name="top.vds"/>
  <File Type="RDS-UTIL" Name="top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="top_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="top.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="top_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="top_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/define.svh">
      <FileInfo>
        <Attr Name="IsGlobalInclude" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../CPUDesignVerify/CPUDesignVerify/DataFlowJumpInst.srcs/sources_1/new/define.svh"/>
        <Attr Name="ImportTime" Val="1717298764"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/BRAM.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../CPUDesignVerify/CPUDesignVerify/DataFlowJumpInst.srcs/sources_1/new/BRAM.sv"/>
        <Attr Name="ImportTime" Val="1716510880"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/W_and_R.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../CPUDesignVerify/CPUDesignVerify/DataFlowJumpInst.srcs/sources_1/new/W_and_R.sv"/>
        <Attr Name="ImportTime" Val="1716510882"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/alu.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../CPUDesignVerify/CPUDesignVerify/DataFlowJumpInst.srcs/sources_1/new/alu.sv"/>
        <Attr Name="ImportTime" Val="1718106842"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/dis_buffer.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../CPUDesignVerify/CPUDesignVerify/DataFlowJumpInst.srcs/sources_1/new/dis_buffer.sv"/>
        <Attr Name="ImportTime" Val="1718104971"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/display.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../CPUDesignVerify/CPUDesignVerify/DataFlowJumpInst.srcs/sources_1/new/display.sv"/>
        <Attr Name="ImportTime" Val="1715431314"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/inst_dec.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../CPUDesignVerify/CPUDesignVerify/DataFlowJumpInst.srcs/sources_1/new/inst_dec.sv"/>
        <Attr Name="ImportTime" Val="1717856256"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/mem_access.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../CPUDesignVerify/CPUDesignVerify/DataFlowJumpInst.srcs/sources_1/new/mem_access.sv"/>
        <Attr Name="ImportTime" Val="1716514114"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/micro_cpu.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../CPUDesignVerify/CPUDesignVerify/DataFlowJumpInst.srcs/sources_1/new/micro_cpu.sv"/>
        <Attr Name="ImportTime" Val="1717300684"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/pc.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../CPUDesignVerify/CPUDesignVerify/DataFlowJumpInst.srcs/sources_1/new/pc.sv"/>
        <Attr Name="ImportTime" Val="1717117722"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/regfile.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../CPUDesignVerify/CPUDesignVerify/DataFlowJumpInst.srcs/sources_1/new/regfile.sv"/>
        <Attr Name="ImportTime" Val="1715498890"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/rom_bit_extension.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../CPUDesignVerify/CPUDesignVerify/DataFlowJumpInst.srcs/sources_1/new/rom_bit_extension.sv"/>
        <Attr Name="ImportTime" Val="1717117110"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/seg7.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../CPUDesignVerify/CPUDesignVerify/DataFlowJumpInst.srcs/sources_1/new/seg7.sv"/>
        <Attr Name="ImportTime" Val="1715431384"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/top.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../CPUDesignVerify/CPUDesignVerify/DataFlowJumpInst.srcs/sources_1/new/top.sv"/>
        <Attr Name="ImportTime" Val="1718107134"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/COE/Lab_4_1_0.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../CPUDesignVerify/CPUDesignVerify/DataFlowJumpInst.srcs/sources_1/COE/Lab_4_1_0.coe"/>
        <Attr Name="ImportTime" Val="1718107662"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/COE/Lab_4_1_1.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../CPUDesignVerify/CPUDesignVerify/DataFlowJumpInst.srcs/sources_1/COE/Lab_4_1_1.coe"/>
        <Attr Name="ImportTime" Val="1718107680"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/COE/Lab_4_1_2.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../CPUDesignVerify/CPUDesignVerify/DataFlowJumpInst.srcs/sources_1/COE/Lab_4_1_2.coe"/>
        <Attr Name="ImportTime" Val="1718107697"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/COE/Lab_4_1_3.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../CPUDesignVerify/CPUDesignVerify/DataFlowJumpInst.srcs/sources_1/COE/Lab_4_1_3.coe"/>
        <Attr Name="ImportTime" Val="1718107715"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="top"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/top.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../CPUDesignVerify/CPUDesignVerify/DataFlowJumpInst.srcs/constrs_1/new/top.xdc"/>
        <Attr Name="ImportTime" Val="1717419070"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2019"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="rom3_width8_addra16"/>
  <BlockFileSet Type="BlockSrcs" Name="clk_wiz_0"/>
  <BlockFileSet Type="BlockSrcs" Name="rom1_width8_addra16"/>
  <BlockFileSet Type="BlockSrcs" Name="width8_addra14"/>
  <BlockFileSet Type="BlockSrcs" Name="rom0_width8_addra16"/>
  <BlockFileSet Type="BlockSrcs" Name="rom2_width8_addra16"/>
</GenRun>
