[Inputs]
clk
rst_n
=enc[7:0]=
=set_val[7:0]=
[Outputs]
=pwm[7:0]=
[BiDir]
[ATTRIBUTES]
VeriModel pid

