Fitter report for rgb2vga
Sun Nov 23 20:49:07 2014
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Other Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Sun Nov 23 20:49:07 2014      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; rgb2vga                                    ;
; Top-level Entity Name              ; top                                        ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE22F17C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 797 / 22,320 ( 4 % )                       ;
;     Total combinational functions  ; 758 / 22,320 ( 3 % )                       ;
;     Dedicated logic registers      ; 349 / 22,320 ( 2 % )                       ;
; Total registers                    ; 404                                        ;
; Total pins                         ; 69 / 154 ( 45 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 16,384 / 608,256 ( 3 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                            ;
; Total PLLs                         ; 1 / 4 ( 25 % )                             ;
+------------------------------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                               ;
+----------------------------------------------------------------------------+--------------------------+---------------------------------------+
; Option                                                                     ; Setting                  ; Default Value                         ;
+----------------------------------------------------------------------------+--------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6             ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                        ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                       ;                                       ;
; Fit Attempts to Skip                                                       ; 0                        ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                    ;                                       ;
; Reserve all unused pins                                                    ; As output driving ground ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                      ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                       ; On                                    ;
; Enable compact report table                                                ; Off                      ; Off                                   ;
; Auto Merge PLLs                                                            ; On                       ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                   ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                      ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                      ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                      ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                       ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation       ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                      ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation       ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                      ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                      ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                   ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                      ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically            ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically            ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                        ; 1                                     ;
; PCI I/O                                                                    ; Off                      ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                      ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                      ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                     ; Auto                                  ;
; Auto Delay Chains                                                          ; On                       ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                      ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                      ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                      ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                      ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                      ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                      ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                      ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                      ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                      ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                 ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                   ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                     ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                     ; Auto                                  ;
; Auto Global Clock                                                          ; On                       ; On                                    ;
; Auto Global Register Control Signals                                       ; On                       ; On                                    ;
; Synchronizer Identification                                                ; Off                      ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                       ; On                                    ;
; Optimize Design for Metastability                                          ; On                       ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                      ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                      ; Off                                   ;
+----------------------------------------------------------------------------+--------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; DRAM_CLK      ; Missing drive strength and slew rate ;
; DRAM_CKE      ; Missing drive strength and slew rate ;
; DRAM_CS_N     ; Missing drive strength and slew rate ;
; DRAM_RAS_N    ; Missing drive strength and slew rate ;
; DRAM_CAS_N    ; Missing drive strength and slew rate ;
; DRAM_WE_N     ; Missing drive strength and slew rate ;
; D0            ; Missing slew rate                    ;
; D1            ; Missing slew rate                    ;
; D2            ; Missing slew rate                    ;
; VGAR0         ; Missing drive strength and slew rate ;
; VGAR1         ; Missing drive strength and slew rate ;
; VGAG0         ; Missing drive strength and slew rate ;
; VGAG1         ; Missing drive strength and slew rate ;
; VGAB0         ; Missing drive strength and slew rate ;
; VGAB1         ; Missing drive strength and slew rate ;
; VGAR2         ; Missing drive strength and slew rate ;
; VGAG2         ; Missing drive strength and slew rate ;
; VGAVS         ; Missing drive strength and slew rate ;
; VGAHS         ; Missing drive strength and slew rate ;
; DRAM_ADDR[12] ; Missing drive strength and slew rate ;
; DRAM_ADDR[11] ; Missing drive strength and slew rate ;
; DRAM_ADDR[10] ; Missing drive strength and slew rate ;
; DRAM_ADDR[9]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[8]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[7]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[6]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[5]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[4]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[3]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[2]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[1]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[0]  ; Missing drive strength and slew rate ;
; DRAM_BA[1]    ; Missing drive strength and slew rate ;
; DRAM_BA[0]    ; Missing drive strength and slew rate ;
; DRAM_DQM[1]   ; Missing drive strength and slew rate ;
; DRAM_DQM[0]   ; Missing drive strength and slew rate ;
; DRAM_DQ[15]   ; Missing drive strength and slew rate ;
; DRAM_DQ[14]   ; Missing drive strength and slew rate ;
; DRAM_DQ[13]   ; Missing drive strength and slew rate ;
; DRAM_DQ[12]   ; Missing drive strength and slew rate ;
; DRAM_DQ[11]   ; Missing drive strength and slew rate ;
; DRAM_DQ[10]   ; Missing drive strength and slew rate ;
; DRAM_DQ[9]    ; Missing drive strength and slew rate ;
; DRAM_DQ[8]    ; Missing drive strength and slew rate ;
; DRAM_DQ[7]    ; Missing drive strength and slew rate ;
; DRAM_DQ[6]    ; Missing drive strength and slew rate ;
; DRAM_DQ[5]    ; Missing drive strength and slew rate ;
; DRAM_DQ[4]    ; Missing drive strength and slew rate ;
; DRAM_DQ[3]    ; Missing drive strength and slew rate ;
; DRAM_DQ[2]    ; Missing drive strength and slew rate ;
; DRAM_DQ[1]    ; Missing drive strength and slew rate ;
; DRAM_DQ[0]    ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                       ;
+--------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------+------------------+-----------------------+
; Node                           ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node               ; Destination Port ; Destination Port Name ;
+--------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------+------------------+-----------------------+
; genlock:inst8|dac_step[0]      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; D0~output                      ; I                ;                       ;
; genlock:inst8|dac_step[1]      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; D1~output                      ; I                ;                       ;
; genlock:inst8|dac_step[2]      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; D2~output                      ; I                ;                       ;
; sdram:inst|SdrAdr[0]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_ADDR[0]~output            ; I                ;                       ;
; sdram:inst|SdrAdr[1]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_ADDR[1]~output            ; I                ;                       ;
; sdram:inst|SdrAdr[2]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_ADDR[2]~output            ; I                ;                       ;
; sdram:inst|SdrAdr[3]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_ADDR[3]~output            ; I                ;                       ;
; sdram:inst|SdrAdr[3]~SLOAD_MUX ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                ;                  ;                       ;
; sdram:inst|SdrAdr[4]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_ADDR[4]~output            ; I                ;                       ;
; sdram:inst|SdrAdr[5]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_ADDR[5]~output            ; I                ;                       ;
; sdram:inst|SdrAdr[6]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_ADDR[6]~output            ; I                ;                       ;
; sdram:inst|SdrAdr[6]~SLOAD_MUX ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                ;                  ;                       ;
; sdram:inst|SdrAdr[7]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_ADDR[7]~output            ; I                ;                       ;
; sdram:inst|SdrAdr[7]~SLOAD_MUX ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                ;                  ;                       ;
; sdram:inst|SdrAdr[8]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_ADDR[8]~output            ; I                ;                       ;
; sdram:inst|SdrAdr[8]~SLOAD_MUX ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                ;                  ;                       ;
; sdram:inst|SdrAdr[9]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_ADDR[9]~output            ; I                ;                       ;
; sdram:inst|SdrAdr[10]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_ADDR[10]~output           ; I                ;                       ;
; sdram:inst|SdrAdr[11]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_ADDR[11]~output           ; I                ;                       ;
; sdram:inst|SdrAdr[12]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_ADDR[12]~output           ; I                ;                       ;
; sdram:inst|SdrBa0              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_BA[0]~output              ; I                ;                       ;
; sdram:inst|SdrBa1              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_BA[1]~output              ; I                ;                       ;
; sdram:inst|SdrCmd[0]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_WE_N~output               ; I                ;                       ;
; sdram:inst|SdrCmd[1]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_CAS_N~output              ; I                ;                       ;
; sdram:inst|SdrCmd[2]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_RAS_N~output              ; I                ;                       ;
; sdram:inst|SdrDat[0]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[0]~output              ; I                ;                       ;
; sdram:inst|SdrDat[0]~en        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[0]~output              ; OE               ;                       ;
; sdram:inst|SdrDat[0]~en        ; Inverted        ; Register Packing ; Timing optimization ; Q         ;                ;                                ;                  ;                       ;
; sdram:inst|SdrDat[1]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[1]~output              ; I                ;                       ;
; sdram:inst|SdrDat[1]~en        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[1]~output              ; OE               ;                       ;
; sdram:inst|SdrDat[1]~en        ; Inverted        ; Register Packing ; Timing optimization ; Q         ;                ;                                ;                  ;                       ;
; sdram:inst|SdrDat[2]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[2]~output              ; I                ;                       ;
; sdram:inst|SdrDat[2]~en        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[2]~output              ; OE               ;                       ;
; sdram:inst|SdrDat[2]~en        ; Inverted        ; Register Packing ; Timing optimization ; Q         ;                ;                                ;                  ;                       ;
; sdram:inst|SdrDat[3]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[3]~output              ; I                ;                       ;
; sdram:inst|SdrDat[3]~en        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[3]~output              ; OE               ;                       ;
; sdram:inst|SdrDat[3]~en        ; Inverted        ; Register Packing ; Timing optimization ; Q         ;                ;                                ;                  ;                       ;
; sdram:inst|SdrDat[4]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[4]~output              ; I                ;                       ;
; sdram:inst|SdrDat[4]~en        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[4]~output              ; OE               ;                       ;
; sdram:inst|SdrDat[4]~en        ; Inverted        ; Register Packing ; Timing optimization ; Q         ;                ;                                ;                  ;                       ;
; sdram:inst|SdrDat[5]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[5]~output              ; I                ;                       ;
; sdram:inst|SdrDat[5]~en        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[5]~output              ; OE               ;                       ;
; sdram:inst|SdrDat[5]~en        ; Inverted        ; Register Packing ; Timing optimization ; Q         ;                ;                                ;                  ;                       ;
; sdram:inst|SdrDat[6]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[6]~output              ; I                ;                       ;
; sdram:inst|SdrDat[6]~en        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[6]~output              ; OE               ;                       ;
; sdram:inst|SdrDat[6]~en        ; Inverted        ; Register Packing ; Timing optimization ; Q         ;                ;                                ;                  ;                       ;
; sdram:inst|SdrDat[7]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[7]~output              ; I                ;                       ;
; sdram:inst|SdrDat[7]~en        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[7]~output              ; OE               ;                       ;
; sdram:inst|SdrDat[7]~en        ; Inverted        ; Register Packing ; Timing optimization ; Q         ;                ;                                ;                  ;                       ;
; sdram:inst|SdrDat[8]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[8]~output              ; I                ;                       ;
; sdram:inst|SdrDat[8]~en        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[8]~output              ; OE               ;                       ;
; sdram:inst|SdrDat[8]~en        ; Inverted        ; Register Packing ; Timing optimization ; Q         ;                ;                                ;                  ;                       ;
; sdram:inst|SdrDat[9]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[9]~output              ; I                ;                       ;
; sdram:inst|SdrDat[9]~en        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[9]~output              ; OE               ;                       ;
; sdram:inst|SdrDat[9]~en        ; Inverted        ; Register Packing ; Timing optimization ; Q         ;                ;                                ;                  ;                       ;
; sdram:inst|SdrDat[10]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[10]~output             ; I                ;                       ;
; sdram:inst|SdrDat[10]~en       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[10]~output             ; OE               ;                       ;
; sdram:inst|SdrDat[10]~en       ; Inverted        ; Register Packing ; Timing optimization ; Q         ;                ;                                ;                  ;                       ;
; sdram:inst|SdrDat[11]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[11]~output             ; I                ;                       ;
; sdram:inst|SdrDat[11]~en       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[11]~output             ; OE               ;                       ;
; sdram:inst|SdrDat[11]~en       ; Inverted        ; Register Packing ; Timing optimization ; Q         ;                ;                                ;                  ;                       ;
; sdram:inst|SdrDat[12]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[12]~output             ; I                ;                       ;
; sdram:inst|SdrDat[12]~en       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[12]~output             ; OE               ;                       ;
; sdram:inst|SdrDat[12]~en       ; Inverted        ; Register Packing ; Timing optimization ; Q         ;                ;                                ;                  ;                       ;
; sdram:inst|SdrDat[13]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[13]~output             ; I                ;                       ;
; sdram:inst|SdrDat[13]~en       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[13]~output             ; OE               ;                       ;
; sdram:inst|SdrDat[13]~en       ; Inverted        ; Register Packing ; Timing optimization ; Q         ;                ;                                ;                  ;                       ;
; sdram:inst|SdrDat[14]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[14]~output             ; I                ;                       ;
; sdram:inst|SdrDat[14]~en       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[14]~output             ; OE               ;                       ;
; sdram:inst|SdrDat[14]~en       ; Inverted        ; Register Packing ; Timing optimization ; Q         ;                ;                                ;                  ;                       ;
; sdram:inst|SdrDat[15]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[15]~output             ; I                ;                       ;
; sdram:inst|SdrDat[15]~en       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQ[15]~output             ; OE               ;                       ;
; sdram:inst|SdrDat[15]~en       ; Inverted        ; Register Packing ; Timing optimization ; Q         ;                ;                                ;                  ;                       ;
; sdram:inst|SdrLdq              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; sdram:inst|SdrLdq~_Duplicate_1 ; Q                ;                       ;
; sdram:inst|SdrLdq              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQM[1]~output             ; I                ;                       ;
; sdram:inst|SdrLdq~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; sdram:inst|SdrLdq~_Duplicate_2 ; Q                ;                       ;
; sdram:inst|SdrLdq~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DRAM_DQM[0]~output             ; I                ;                       ;
+--------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1334 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1334 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1321    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 13      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/projects/rgb2vga/vhdl/output_files/rgb2vga.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 797 / 22,320 ( 4 % )     ;
;     -- Combinational with no register       ; 448                      ;
;     -- Register only                        ; 39                       ;
;     -- Combinational with a register        ; 310                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 298                      ;
;     -- 3 input functions                    ; 179                      ;
;     -- <=2 input functions                  ; 281                      ;
;     -- Register only                        ; 39                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 535                      ;
;     -- arithmetic mode                      ; 223                      ;
;                                             ;                          ;
; Total registers*                            ; 404 / 23,018 ( 2 % )     ;
;     -- Dedicated logic registers            ; 349 / 22,320 ( 2 % )     ;
;     -- I/O registers                        ; 55 / 698 ( 8 % )         ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 56 / 1,395 ( 4 % )       ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 69 / 154 ( 45 % )        ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; Global signals                              ; 2                        ;
; M9Ks                                        ; 2 / 66 ( 3 % )           ;
; Total block memory bits                     ; 16,384 / 608,256 ( 3 % ) ;
; Total block memory implementation bits      ; 18,432 / 608,256 ( 3 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )          ;
; PLLs                                        ; 1 / 4 ( 25 % )           ;
; Global clocks                               ; 2 / 20 ( 10 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%             ;
; Peak interconnect usage (total/H/V)         ; 5% / 4% / 5%             ;
; Maximum fan-out                             ; 366                      ;
; Highest non-global fan-out                  ; 58                       ;
; Total fan-out                               ; 3772                     ;
; Average fan-out                             ; 2.77                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+----------------------------------------------+---------------------+--------------------------------+
; Statistic                                    ; Top                 ; hard_block:auto_generated_inst ;
+----------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                 ; Low                            ;
;                                              ;                     ;                                ;
; Total logic elements                         ; 797 / 22320 ( 4 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register        ; 448                 ; 0                              ;
;     -- Register only                         ; 39                  ; 0                              ;
;     -- Combinational with a register         ; 310                 ; 0                              ;
;                                              ;                     ;                                ;
; Logic element usage by number of LUT inputs  ;                     ;                                ;
;     -- 4 input functions                     ; 298                 ; 0                              ;
;     -- 3 input functions                     ; 179                 ; 0                              ;
;     -- <=2 input functions                   ; 281                 ; 0                              ;
;     -- Register only                         ; 39                  ; 0                              ;
;                                              ;                     ;                                ;
; Logic elements by mode                       ;                     ;                                ;
;     -- normal mode                           ; 535                 ; 0                              ;
;     -- arithmetic mode                       ; 223                 ; 0                              ;
;                                              ;                     ;                                ;
; Total registers                              ; 404                 ; 0                              ;
;     -- Dedicated logic registers             ; 349 / 22320 ( 2 % ) ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                         ; 110                 ; 0                              ;
;                                              ;                     ;                                ;
; Total LABs:  partially or completely used    ; 56 / 1395 ( 4 % )   ; 0 / 1395 ( 0 % )               ;
;                                              ;                     ;                                ;
; Virtual pins                                 ; 0                   ; 0                              ;
; I/O pins                                     ; 69                  ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 0 / 132 ( 0 % )     ; 0 / 132 ( 0 % )                ;
; Total memory bits                            ; 16384               ; 0                              ;
; Total RAM block bits                         ; 18432               ; 0                              ;
; PLL                                          ; 0 / 4 ( 0 % )       ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 2 / 66 ( 3 % )      ; 0 / 66 ( 0 % )                 ;
; Clock control block                          ; 0 / 24 ( 0 % )      ; 2 / 24 ( 8 % )                 ;
; Double Data Rate I/O output circuitry        ; 39 / 220 ( 17 % )   ; 0 / 220 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 220 ( 7 % )    ; 0 / 220 ( 0 % )                ;
;                                              ;                     ;                                ;
; Connections                                  ;                     ;                                ;
;     -- Input Connections                     ; 424                 ; 1                              ;
;     -- Registered Input Connections          ; 404                 ; 0                              ;
;     -- Output Connections                    ; 17                  ; 408                            ;
;     -- Registered Output Connections         ; 0                   ; 0                              ;
;                                              ;                     ;                                ;
; Internal Connections                         ;                     ;                                ;
;     -- Total Connections                     ; 3769                ; 417                            ;
;     -- Registered Connections                ; 1877                ; 0                              ;
;                                              ;                     ;                                ;
; External Connections                         ;                     ;                                ;
;     -- Top                                   ; 32                  ; 409                            ;
;     -- hard_block:auto_generated_inst        ; 409                 ; 0                              ;
;                                              ;                     ;                                ;
; Partition Interface                          ;                     ;                                ;
;     -- Input Ports                           ; 17                  ; 1                              ;
;     -- Output Ports                          ; 36                  ; 2                              ;
;     -- Bidir Ports                           ; 16                  ; 0                              ;
;                                              ;                     ;                                ;
; Registered Ports                             ;                     ;                                ;
;     -- Registered Input Ports                ; 0                   ; 0                              ;
;     -- Registered Output Ports               ; 0                   ; 0                              ;
;                                              ;                     ;                                ;
; Port Connectivity                            ;                     ;                                ;
;     -- Input Ports driven by GND             ; 0                   ; 0                              ;
;     -- Output Ports driven by GND            ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Input Ports with no Source            ; 0                   ; 0                              ;
;     -- Output Ports with no Source           ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                   ; 0                              ;
+----------------------------------------------+---------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_50 ; R8    ; 3        ; 27           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; DIFFB    ; B12   ; 7        ; 43           ; 34           ; 21           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; Bus LVDS     ; --                        ; User                 ;
; DIFFBn   ; A12   ; 7        ; 43           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; Bus LVDS     ; --                        ; User                 ;
; DIFFG    ; D12   ; 7        ; 51           ; 34           ; 21           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; Bus LVDS     ; --                        ; User                 ;
; DIFFGn   ; D11   ; 7        ; 51           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; Bus LVDS     ; --                        ; User                 ;
; DIFFR    ; D9    ; 7        ; 31           ; 34           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; Bus LVDS     ; --                        ; User                 ;
; DIFFRn   ; C9    ; 7        ; 31           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; Bus LVDS     ; --                        ; User                 ;
; FP0      ; A5    ; 8        ; 14           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ;
; FP1      ; B6    ; 8        ; 16           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ;
; FP2      ; B7    ; 8        ; 18           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ;
; FP3      ; A7    ; 8        ; 20           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ;
; FP4      ; C8    ; 8        ; 23           ; 34           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ;
; FP5      ; E7    ; 8        ; 16           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ;
; FP6      ; E8    ; 8        ; 20           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ;
; FP7      ; F9    ; 7        ; 34           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ;
; HSYNC    ; A8    ; 8        ; 25           ; 34           ; 14           ; 32                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; VSYNC    ; B8    ; 8        ; 25           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; D0            ; A3    ; 8        ; 7            ; 34           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D1            ; C3    ; 8        ; 1            ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D2            ; D3    ; 8        ; 1            ; 34           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; P2    ; 2        ; 0            ; 4            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; N2    ; 2        ; 0            ; 8            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; N1    ; 2        ; 0            ; 7            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; L4    ; 2        ; 0            ; 6            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; N5    ; 3        ; 5            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; N6    ; 3        ; 5            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; M8    ; 3        ; 20           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; P8    ; 3        ; 25           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; T7    ; 3        ; 18           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; N8    ; 3        ; 20           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; T6    ; 3        ; 14           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; R1    ; 2        ; 0            ; 5            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; P1    ; 2        ; 0            ; 4            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; M7    ; 3        ; 11           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; M6    ; 3        ; 7            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; L1    ; 2        ; 0            ; 11           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; L7    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; P6    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; R6    ; 3        ; 14           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; T5    ; 3        ; 14           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; L2    ; 2        ; 0            ; 11           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; C2    ; 1        ; 0            ; 27           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAB0         ; R11   ; 4        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAB1         ; R10   ; 4        ; 34           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAG0         ; P9    ; 4        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAG1         ; N11   ; 4        ; 43           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAG2         ; K16   ; 5        ; 53           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAHS         ; T11   ; 4        ; 36           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAR0         ; L15   ; 5        ; 53           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAR1         ; P16   ; 5        ; 53           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAR2         ; N16   ; 5        ; 53           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAVS         ; T12   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source     ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------+---------------------+
; DRAM_DQ[0]  ; G2    ; 1        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdram:inst|SdrDat[0]~en  ; -                   ;
; DRAM_DQ[10] ; T3    ; 3        ; 1            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdram:inst|SdrDat[10]~en ; -                   ;
; DRAM_DQ[11] ; R3    ; 3        ; 1            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdram:inst|SdrDat[11]~en ; -                   ;
; DRAM_DQ[12] ; R5    ; 3        ; 14           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdram:inst|SdrDat[12]~en ; -                   ;
; DRAM_DQ[13] ; P3    ; 3        ; 1            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdram:inst|SdrDat[13]~en ; -                   ;
; DRAM_DQ[14] ; N3    ; 3        ; 1            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdram:inst|SdrDat[14]~en ; -                   ;
; DRAM_DQ[15] ; K1    ; 2        ; 0            ; 12           ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdram:inst|SdrDat[15]~en ; -                   ;
; DRAM_DQ[1]  ; G1    ; 1        ; 0            ; 23           ; 21           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdram:inst|SdrDat[1]~en  ; -                   ;
; DRAM_DQ[2]  ; L8    ; 3        ; 18           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdram:inst|SdrDat[2]~en  ; -                   ;
; DRAM_DQ[3]  ; K5    ; 2        ; 0            ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdram:inst|SdrDat[3]~en  ; -                   ;
; DRAM_DQ[4]  ; K2    ; 2        ; 0            ; 12           ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdram:inst|SdrDat[4]~en  ; -                   ;
; DRAM_DQ[5]  ; J2    ; 2        ; 0            ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdram:inst|SdrDat[5]~en  ; -                   ;
; DRAM_DQ[6]  ; J1    ; 2        ; 0            ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdram:inst|SdrDat[6]~en  ; -                   ;
; DRAM_DQ[7]  ; R7    ; 3        ; 16           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdram:inst|SdrDat[7]~en  ; -                   ;
; DRAM_DQ[8]  ; T4    ; 3        ; 5            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdram:inst|SdrDat[8]~en  ; -                   ;
; DRAM_DQ[9]  ; T2    ; 3        ; 3            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdram:inst|SdrDat[9]~en  ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                         ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F9       ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; FP7                     ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T15n, PADD7                       ; Use as regular IO        ; DIFFRn                  ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T15p, PADD8                       ; Use as regular IO        ; DIFFR                   ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; FP4                     ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2                       ; Use as regular IO        ; FP6                     ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO        ; FP3                     ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4                        ; Use as regular IO        ; FP2                     ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T7p, DATA13                       ; Use as regular IO        ; FP1                     ; Dual Purpose Pin          ;
; E7       ; DATA5                                    ; Use as regular IO        ; FP5                     ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T5n, DATA7                        ; Use as regular IO        ; FP0                     ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 7 / 14 ( 50 % )  ; 2.5V          ; --           ;
; 2        ; 13 / 16 ( 81 % ) ; 2.5V          ; --           ;
; 3        ; 24 / 25 ( 96 % ) ; 2.5V          ; --           ;
; 4        ; 6 / 20 ( 30 % )  ; 2.5V          ; --           ;
; 5        ; 4 / 18 ( 22 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 13 ( 8 % )   ; 2.5V          ; --           ;
; 7        ; 7 / 24 ( 29 % )  ; 2.5V          ; --           ;
; 8        ; 12 / 24 ( 50 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ; 239        ; 8        ; D0                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 236        ; 8        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 232        ; 8        ; FP0                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; On           ;
; A6       ; 225        ; 8        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 220        ; 8        ; FP3                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; On           ;
; A8       ; 211        ; 8        ; HSYNC                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 188        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 186        ; 7        ; DIFFBn                                                    ; input  ; Bus LVDS     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 179        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 181        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 191        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 237        ; 8        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 233        ; 8        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 226        ; 8        ; FP1                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; On           ;
; B7       ; 221        ; 8        ; FP2                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; On           ;
; B8       ; 212        ; 8        ; VSYNC                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 189        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 187        ; 7        ; DIFFB                                                     ; input  ; Bus LVDS     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 180        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 182        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; DRAM_WE_N                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 245        ; 8        ; D1                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; FP4                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; On           ;
; C9       ; 200        ; 7        ; DIFFRn                                                    ; input  ; Bus LVDS     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 174        ; 6        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C16      ; 173        ; 6        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 10         ; 1        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; D2                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 234        ; 8        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 201        ; 7        ; DIFFR                                                     ; input  ; Bus LVDS     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; DIFFGn                                                    ; input  ; Bus LVDS     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 178        ; 7        ; DIFFG                                                     ; input  ; Bus LVDS     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 170        ; 6        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 169        ; 6        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 227        ; 8        ; FP5                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; On           ;
; E8       ; 218        ; 8        ; FP6                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; On           ;
; E9       ; 205        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 184        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 183        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 13         ; 1        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 8          ; 1        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 197        ; 7        ; FP7                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 167        ; 6        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; DRAM_DQ[1]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 15         ; 1        ; DRAM_DQ[0]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 159        ; 6        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 29         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J14      ; 144        ; 5        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 143        ; 5        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ; 142        ; 5        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 36         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 140        ; 5        ; VGAG2                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 39         ; 2        ; DRAM_CAS_N                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 38         ; 2        ; DRAM_RAS_N                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 40         ; 2        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; DRAM_ADDR[12]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; DRAM_CKE                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 79         ; 3        ; DRAM_DQ[2]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 134        ; 5        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; VGAR0                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 137        ; 5        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; DRAM_BA[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 68         ; 3        ; DRAM_BA[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 81         ; 3        ; DRAM_ADDR[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; DRAM_ADDR[11]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 43         ; 2        ; DRAM_ADDR[10]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 52         ; 3        ; DRAM_DQ[14]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; DRAM_ADDR[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 63         ; 3        ; DRAM_ADDR[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; DRAM_ADDR[6]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 93         ; 4        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; VGAG1                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 117        ; 4        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 133        ; 5        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 132        ; 5        ; VGAR2                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; DRAM_ADDR[9]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 50         ; 2        ; DRAM_ADDR[0]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 53         ; 3        ; DRAM_DQ[13]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; DRAM_CS_N                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; DRAM_ADDR[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 105        ; 4        ; VGAG0                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P15      ; 127        ; 5        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 128        ; 5        ; VGAR1                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 49         ; 2        ; DRAM_ADDR[8]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; DRAM_DQ[11]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 60         ; 3        ; DRAM_CLK                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 71         ; 3        ; DRAM_DQ[12]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 73         ; 3        ; DRAM_DQM[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 76         ; 3        ; DRAM_DQ[7]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 86         ; 3        ; CLOCK_50                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; VGAB1                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 98         ; 4        ; VGAB0                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 100        ; 4        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 107        ; 4        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 120        ; 4        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; DRAM_DQ[9]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 55         ; 3        ; DRAM_DQ[10]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 61         ; 3        ; DRAM_DQ[8]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 72         ; 3        ; DRAM_DQM[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 74         ; 3        ; DRAM_ADDR[7]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 77         ; 3        ; DRAM_ADDR[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 99         ; 4        ; VGAHS                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 101        ; 4        ; VGAVS                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 108        ; 4        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 115        ; 4        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 116        ; 4        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                 ;
+-------------------------------+-----------------------------------------------------------------------------+
; Name                          ; pll_ntsc:inst6|altpll:altpll_component|pll_ntsc_altpll1:auto_generated|pll1 ;
+-------------------------------+-----------------------------------------------------------------------------+
; SDC pin name                  ; inst6|altpll_component|auto_generated|pll1                                  ;
; PLL mode                      ; Normal                                                                      ;
; Compensate clock              ; clock0                                                                      ;
; Compensated input/output pins ; --                                                                          ;
; Switchover type               ; --                                                                          ;
; Input frequency 0             ; 50.0 MHz                                                                    ;
; Input frequency 1             ; --                                                                          ;
; Nominal PFD frequency         ; 10.0 MHz                                                                    ;
; Nominal VCO frequency         ; 1259.4 MHz                                                                  ;
; VCO post scale K counter      ; --                                                                          ;
; VCO frequency control         ; Auto                                                                        ;
; VCO phase shift step          ; 99 ps                                                                       ;
; VCO multiply                  ; --                                                                          ;
; VCO divide                    ; --                                                                          ;
; Freq min lock                 ; 27.0 MHz                                                                    ;
; Freq max lock                 ; 51.6 MHz                                                                    ;
; M VCO Tap                     ; 0                                                                           ;
; M Initial                     ; 1                                                                           ;
; M value                       ; 126                                                                         ;
; N value                       ; 5                                                                           ;
; Charge pump current           ; setting 1                                                                   ;
; Loop filter resistance        ; setting 16                                                                  ;
; Loop filter capacitance       ; setting 0                                                                   ;
; Bandwidth                     ; 340 kHz to 540 kHz                                                          ;
; Bandwidth type                ; Medium                                                                      ;
; Real time reconfigurable      ; Off                                                                         ;
; Scan chain MIF file           ; --                                                                          ;
; Preserve PLL counter order    ; Off                                                                         ;
; PLL location                  ; PLL_4                                                                       ;
; Inclk0 signal                 ; CLOCK_50                                                                    ;
; Inclk1 signal                 ; --                                                                          ;
; Inclk0 signal type            ; Dedicated Pin                                                               ;
; Inclk1 signal type            ; --                                                                          ;
+-------------------------------+-----------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; Name                                                                                    ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                      ;
+-----------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; pll_ntsc:inst6|altpll:altpll_component|pll_ntsc_altpll1:auto_generated|wire_pll1_clk[0] ; clock0       ; 126  ; 55  ; 114.55 MHz       ; 0 (0 ps)    ; 4.09 (99 ps)     ; 50/50      ; C0      ; 11            ; 6/5 Odd    ; --            ; 1       ; 0       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; pll_ntsc:inst6|altpll:altpll_component|pll_ntsc_altpll1:auto_generated|wire_pll1_clk[1] ; clock1       ; 63   ; 125 ; 25.2 MHz         ; 0 (0 ps)    ; 0.90 (99 ps)     ; 50/50      ; C1      ; 50            ; 25/25 Even ; --            ; 1       ; 0       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
+-----------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                            ; Library Name ;
+---------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------+--------------+
; |top                                                          ; 797 (1)     ; 349 (0)                   ; 55 (55)       ; 16384       ; 2    ; 0            ; 0       ; 0         ; 69   ; 0            ; 448 (1)      ; 39 (0)            ; 310 (0)          ; |top                                                                           ;              ;
;    |altiobuf:inst12|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|altiobuf:inst12                                                           ;              ;
;       |altiobuf_iobuf_in_k0j:altiobuf_iobuf_in_k0j_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|altiobuf:inst12|altiobuf_iobuf_in_k0j:altiobuf_iobuf_in_k0j_component     ;              ;
;    |altiobuf:inst13|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|altiobuf:inst13                                                           ;              ;
;       |altiobuf_iobuf_in_k0j:altiobuf_iobuf_in_k0j_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|altiobuf:inst13|altiobuf_iobuf_in_k0j:altiobuf_iobuf_in_k0j_component     ;              ;
;    |altiobuf:inst16|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|altiobuf:inst16                                                           ;              ;
;       |altiobuf_iobuf_in_k0j:altiobuf_iobuf_in_k0j_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|altiobuf:inst16|altiobuf_iobuf_in_k0j:altiobuf_iobuf_in_k0j_component     ;              ;
;    |genlock:inst8|                                            ; 366 (366)   ; 138 (138)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 228 (228)    ; 3 (3)             ; 135 (135)        ; |top|genlock:inst8                                                             ;              ;
;    |input_detect:inst2|                                       ; 135 (135)   ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (78)      ; 0 (0)             ; 57 (57)          ; |top|input_detect:inst2                                                        ;              ;
;    |pll_ntsc:inst6|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|pll_ntsc:inst6                                                            ;              ;
;       |altpll:altpll_component|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|pll_ntsc:inst6|altpll:altpll_component                                    ;              ;
;          |pll_ntsc_altpll1:auto_generated|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|pll_ntsc:inst6|altpll:altpll_component|pll_ntsc_altpll1:auto_generated    ;              ;
;    |ram2:inst1|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ram2:inst1                                                                ;              ;
;       |altsyncram:altsyncram_component|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ram2:inst1|altsyncram:altsyncram_component                                ;              ;
;          |altsyncram_0ak1:auto_generated|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated ;              ;
;    |ram:inst4|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ram:inst4                                                                 ;              ;
;       |altsyncram:altsyncram_component|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ram:inst4|altsyncram:altsyncram_component                                 ;              ;
;          |altsyncram_q6o1:auto_generated|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated  ;              ;
;    |sdram:inst|                                               ; 192 (192)   ; 102 (102)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (90)      ; 25 (25)           ; 77 (77)          ; |top|sdram:inst                                                                ;              ;
;    |vgaout:inst7|                                             ; 103 (103)   ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 11 (11)           ; 41 (41)          ; |top|vgaout:inst7                                                              ;              ;
+---------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; D0            ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; D1            ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; D2            ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGAR0         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGAR1         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGAG0         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGAG1         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGAB0         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGAB1         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGAR2         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGAG2         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGAVS         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGAHS         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FP5           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; FP6           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[15]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[0]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; DIFFB         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; DIFFBn        ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; DIFFG         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; DIFFGn        ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; DIFFR         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; DIFFRn        ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; FP0           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; HSYNC         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; VSYNC         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; FP4           ; Input    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --       ; --       ;
; FP7           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; FP3           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; FP1           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; FP2           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+


+-----------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                        ;
+-----------------------------------------+-------------------+---------+
; Source Pin / Fanout                     ; Pad To Core Index ; Setting ;
+-----------------------------------------+-------------------+---------+
; FP5                                     ;                   ;         ;
; FP6                                     ;                   ;         ;
; DRAM_DQ[15]                             ;                   ;         ;
;      - sdram:inst|pixelOut[15]~feeder   ; 0                 ; 6       ;
; DRAM_DQ[14]                             ;                   ;         ;
;      - sdram:inst|pixelOut[14]~feeder   ; 1                 ; 6       ;
; DRAM_DQ[13]                             ;                   ;         ;
;      - sdram:inst|pixelOut[13]~feeder   ; 0                 ; 6       ;
; DRAM_DQ[12]                             ;                   ;         ;
;      - sdram:inst|pixelOut[12]~feeder   ; 0                 ; 6       ;
; DRAM_DQ[11]                             ;                   ;         ;
;      - sdram:inst|pixelOut[11]~feeder   ; 0                 ; 6       ;
; DRAM_DQ[10]                             ;                   ;         ;
;      - sdram:inst|pixelOut[10]~feeder   ; 0                 ; 6       ;
; DRAM_DQ[9]                              ;                   ;         ;
;      - sdram:inst|pixelOut[9]~feeder    ; 1                 ; 6       ;
; DRAM_DQ[8]                              ;                   ;         ;
;      - sdram:inst|pixelOut[8]~feeder    ; 1                 ; 6       ;
; DRAM_DQ[7]                              ;                   ;         ;
;      - sdram:inst|pixelOut[7]~feeder    ; 1                 ; 6       ;
; DRAM_DQ[6]                              ;                   ;         ;
;      - sdram:inst|pixelOut[6]~feeder    ; 0                 ; 6       ;
; DRAM_DQ[5]                              ;                   ;         ;
;      - sdram:inst|pixelOut[5]~feeder    ; 0                 ; 6       ;
; DRAM_DQ[4]                              ;                   ;         ;
;      - sdram:inst|pixelOut[4]~feeder    ; 0                 ; 6       ;
; DRAM_DQ[3]                              ;                   ;         ;
;      - sdram:inst|pixelOut[3]~feeder    ; 0                 ; 6       ;
; DRAM_DQ[2]                              ;                   ;         ;
;      - sdram:inst|pixelOut[2]~feeder    ; 1                 ; 6       ;
; DRAM_DQ[1]                              ;                   ;         ;
;      - sdram:inst|pixelOut[1]~feeder    ; 1                 ; 6       ;
; DRAM_DQ[0]                              ;                   ;         ;
;      - sdram:inst|pixelOut[0]~feeder    ; 0                 ; 6       ;
; DIFFB                                   ;                   ;         ;
;      - genlock:inst8|blue_adc[2]        ; 0                 ; 6       ;
;      - genlock:inst8|blue_adc[1]        ; 0                 ; 6       ;
;      - genlock:inst8|blue_adc[3]        ; 0                 ; 6       ;
;      - genlock:inst8|blue_adc[6]        ; 0                 ; 6       ;
;      - genlock:inst8|blue_adc[0]        ; 0                 ; 6       ;
;      - genlock:inst8|blue_adc[5]        ; 0                 ; 6       ;
;      - genlock:inst8|blue_adc[4]        ; 0                 ; 6       ;
; DIFFBn                                  ;                   ;         ;
;      - genlock:inst8|blue_adc[2]        ; 0                 ; 0       ;
;      - genlock:inst8|blue_adc[1]        ; 0                 ; 0       ;
;      - genlock:inst8|blue_adc[3]        ; 0                 ; 0       ;
;      - genlock:inst8|blue_adc[6]        ; 0                 ; 0       ;
;      - genlock:inst8|blue_adc[0]        ; 0                 ; 0       ;
;      - genlock:inst8|blue_adc[5]        ; 0                 ; 0       ;
;      - genlock:inst8|blue_adc[4]        ; 0                 ; 0       ;
; DIFFG                                   ;                   ;         ;
;      - genlock:inst8|green_adc[6]       ; 0                 ; 6       ;
;      - genlock:inst8|green_adc[5]       ; 0                 ; 6       ;
;      - genlock:inst8|green_adc[4]       ; 0                 ; 6       ;
;      - genlock:inst8|green_adc[0]       ; 0                 ; 6       ;
;      - genlock:inst8|green_adc[1]       ; 0                 ; 6       ;
;      - genlock:inst8|green_adc[2]       ; 0                 ; 6       ;
;      - genlock:inst8|green_adc[3]       ; 0                 ; 6       ;
; DIFFGn                                  ;                   ;         ;
;      - genlock:inst8|green_adc[6]       ; 0                 ; 0       ;
;      - genlock:inst8|green_adc[5]       ; 0                 ; 0       ;
;      - genlock:inst8|green_adc[4]       ; 0                 ; 0       ;
;      - genlock:inst8|green_adc[0]       ; 0                 ; 0       ;
;      - genlock:inst8|green_adc[1]       ; 0                 ; 0       ;
;      - genlock:inst8|green_adc[2]       ; 0                 ; 0       ;
;      - genlock:inst8|green_adc[3]       ; 0                 ; 0       ;
; DIFFR                                   ;                   ;         ;
;      - genlock:inst8|red_adc[2]         ; 0                 ; 6       ;
;      - genlock:inst8|red_adc[1]         ; 0                 ; 6       ;
;      - genlock:inst8|red_adc[3]         ; 0                 ; 6       ;
;      - genlock:inst8|red_adc[6]         ; 0                 ; 6       ;
;      - genlock:inst8|red_adc[0]         ; 0                 ; 6       ;
;      - genlock:inst8|red_adc[5]         ; 0                 ; 6       ;
;      - genlock:inst8|red_adc[4]         ; 0                 ; 6       ;
; DIFFRn                                  ;                   ;         ;
;      - genlock:inst8|red_adc[2]         ; 0                 ; 0       ;
;      - genlock:inst8|red_adc[1]         ; 0                 ; 0       ;
;      - genlock:inst8|red_adc[3]         ; 0                 ; 0       ;
;      - genlock:inst8|red_adc[6]         ; 0                 ; 0       ;
;      - genlock:inst8|red_adc[0]         ; 0                 ; 0       ;
;      - genlock:inst8|red_adc[5]         ; 0                 ; 0       ;
;      - genlock:inst8|red_adc[4]         ; 0                 ; 0       ;
; CLOCK_50                                ;                   ;         ;
; FP0                                     ;                   ;         ;
;      - vgaout:inst7|scanline            ; 0                 ; 6       ;
; HSYNC                                   ;                   ;         ;
; VSYNC                                   ;                   ;         ;
; FP4                                     ;                   ;         ;
;      - genlock:inst8|deinterlace~feeder ; 1                 ; 6       ;
;      - vgaout:inst7|deinterlace~feeder  ; 0                 ; 6       ;
; FP7                                     ;                   ;         ;
;      - genlock:inst8|shrink             ; 1                 ; 6       ;
; FP3                                     ;                   ;         ;
;      - genlock:inst8|apple2             ; 1                 ; 6       ;
; FP1                                     ;                   ;         ;
;      - genlock:inst8|artifact~feeder    ; 1                 ; 6       ;
; FP2                                     ;                   ;         ;
;      - genlock:inst8|mode~feeder        ; 0                 ; 6       ;
+-----------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                    ; Location              ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                ; PIN_R8                ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; HSYNC                                                                                   ; PIN_A8                ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; genlock:inst8|Mux13~0                                                                   ; LCCOMB_X26_Y24_N4     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; genlock:inst8|Mux13~2                                                                   ; LCCOMB_X26_Y24_N26    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; genlock:inst8|Mux13~3                                                                   ; LCCOMB_X26_Y24_N0     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; genlock:inst8|Mux13~4                                                                   ; LCCOMB_X26_Y24_N18    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; genlock:inst8|Mux13~5                                                                   ; LCCOMB_X26_Y24_N28    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; genlock:inst8|Mux13~6                                                                   ; LCCOMB_X26_Y24_N30    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; genlock:inst8|Mux13~7                                                                   ; LCCOMB_X26_Y24_N24    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; genlock:inst8|\process_pixel:a_pixel[5]~0                                               ; LCCOMB_X26_Y23_N20    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; genlock:inst8|column[10]~36                                                             ; LCCOMB_X26_Y24_N22    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; genlock:inst8|hblank                                                                    ; FF_X26_Y22_N31        ; 18      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; genlock:inst8|hraster~0                                                                 ; LCCOMB_X25_Y23_N20    ; 28      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; genlock:inst8|pixel_out[0]~17                                                           ; LCCOMB_X24_Y20_N2     ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; genlock:inst8|row_number[9]~2                                                           ; LCCOMB_X25_Y23_N28    ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; genlock:inst8|vblank                                                                    ; FF_X25_Y23_N31        ; 16      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; genlock:inst8|vsync_lock~0                                                              ; LCCOMB_X25_Y23_N8     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; input_detect:inst2|hcount[5]~6                                                          ; LCCOMB_X24_Y25_N22    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; input_detect:inst2|process_0~1                                                          ; LCCOMB_X24_Y25_N0     ; 55      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pll_ntsc:inst6|altpll:altpll_component|pll_ntsc_altpll1:auto_generated|wire_pll1_clk[0] ; PLL_4                 ; 366     ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; pll_ntsc:inst6|altpll:altpll_component|pll_ntsc_altpll1:auto_generated|wire_pll1_clk[1] ; PLL_4                 ; 42      ; Clock                      ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; sdram:inst|Equal8~1                                                                     ; LCCOMB_X18_Y9_N24     ; 37      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sdram:inst|SdrAddress[22]~69                                                            ; LCCOMB_X19_Y11_N0     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:inst|SdrAdr[10]~4                                                                 ; LCCOMB_X19_Y10_N0     ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:inst|SdrBa0~2                                                                     ; LCCOMB_X19_Y11_N22    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:inst|SdrCmd~0                                                                     ; LCCOMB_X19_Y10_N22    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:inst|SdrDat[0]~en                                                                 ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:inst|SdrDat[10]~en                                                                ; DDIOOECELL_X1_Y0_N5   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:inst|SdrDat[11]~en                                                                ; DDIOOECELL_X1_Y0_N12  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:inst|SdrDat[12]~en                                                                ; DDIOOECELL_X14_Y0_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:inst|SdrDat[13]~en                                                                ; DDIOOECELL_X1_Y0_N19  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:inst|SdrDat[14]~en                                                                ; DDIOOECELL_X1_Y0_N26  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:inst|SdrDat[15]~en                                                                ; DDIOOECELL_X0_Y12_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:inst|SdrDat[1]~en                                                                 ; DDIOOECELL_X0_Y23_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:inst|SdrDat[2]~en                                                                 ; DDIOOECELL_X18_Y0_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:inst|SdrDat[3]~en                                                                 ; DDIOOECELL_X0_Y7_N12  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:inst|SdrDat[4]~en                                                                 ; DDIOOECELL_X0_Y12_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:inst|SdrDat[5]~en                                                                 ; DDIOOECELL_X0_Y15_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:inst|SdrDat[6]~en                                                                 ; DDIOOECELL_X0_Y15_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:inst|SdrDat[7]~en                                                                 ; DDIOOECELL_X16_Y0_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:inst|SdrDat[8]~en                                                                 ; DDIOOECELL_X5_Y0_N19  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:inst|SdrDat[9]~en                                                                 ; DDIOOECELL_X3_Y0_N5   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:inst|SdrRoutine.SdrRoutine_Idle                                                   ; FF_X19_Y11_N21        ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sdram:inst|SdrRoutine.SdrRoutine_Init                                                   ; FF_X19_Y11_N5         ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sdram:inst|Selector78~1                                                                 ; LCCOMB_X18_Y10_N16    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:inst|Selector8~8                                                                  ; LCCOMB_X19_Y9_N26     ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sdram:inst|colStoreNr[0]~11                                                             ; LCCOMB_X18_Y10_N26    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:inst|pixelOut[5]~0                                                                ; LCCOMB_X19_Y11_N8     ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:inst|rowLoadAck                                                                   ; FF_X18_Y10_N9         ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sdram:inst|rowStoreAck                                                                  ; FF_X18_Y10_N23        ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; vgaout:inst7|deinterlace                                                                ; FF_X20_Y13_N31        ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; vgaout:inst7|h_sync~1                                                                   ; LCCOMB_X21_Y12_N14    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                    ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; pll_ntsc:inst6|altpll:altpll_component|pll_ntsc_altpll1:auto_generated|wire_pll1_clk[0] ; PLL_4    ; 366     ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; pll_ntsc:inst6|altpll:altpll_component|pll_ntsc_altpll1:auto_generated|wire_pll1_clk[1] ; PLL_4    ; 42      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
+-----------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                              ;
+------------------------------------------------------------------------------------+---------+
; Name                                                                               ; Fan-Out ;
+------------------------------------------------------------------------------------+---------+
; genlock:inst8|\process_pixel:pixel[0]                                              ; 58      ;
; genlock:inst8|\process_pixel:pixel[2]                                              ; 55      ;
; input_detect:inst2|process_0~1                                                     ; 55      ;
; genlock:inst8|magenta[0]                                                           ; 51      ;
; genlock:inst8|Mux29~0                                                              ; 43      ;
; genlock:inst8|row_number[9]~2                                                      ; 40      ;
; sdram:inst|Equal8~1                                                                ; 37      ;
; genlock:inst8|brown[7]                                                             ; 36      ;
; genlock:inst8|\process_pixel:pixel[1]                                              ; 35      ;
; genlock:inst8|hcount[4]                                                            ; 33      ;
; sdram:inst|SdrRoutine.SdrRoutine_Idle                                              ; 33      ;
; HSYNC~input                                                                        ; 32      ;
; sdram:inst|Selector78~1                                                            ; 32      ;
; genlock:inst8|hcount[3]                                                            ; 29      ;
; genlock:inst8|hraster~0                                                            ; 28      ;
; sdram:inst|pixelOut[5]~0                                                           ; 25      ;
; sdram:inst|SdrAddress[22]~69                                                       ; 24      ;
; sdram:inst|SdrRoutine.SdrRoutine_Init                                              ; 23      ;
; genlock:inst8|artifact_mode                                                        ; 19      ;
; genlock:inst8|front_porch[6]                                                       ; 18      ;
; genlock:inst8|hblank                                                               ; 18      ;
; input_detect:inst2|process_0~0                                                     ; 17      ;
; sdram:inst|Selector8~8                                                             ; 17      ;
; sdram:inst|Selector63~0                                                            ; 16      ;
; genlock:inst8|vblank                                                               ; 16      ;
; vgaout:inst7|load_req                                                              ; 16      ;
; sdram:inst|SdrCmd~0                                                                ; 15      ;
; ~GND                                                                               ; 14      ;
; genlock:inst8|magenta[3]                                                           ; 14      ;
; genlock:inst8|apple2                                                               ; 14      ;
; vgaout:inst7|Equal0~4                                                              ; 14      ;
; input_detect:inst2|hcount[5]~6                                                     ; 13      ;
; genlock:inst8|front_porch[0]                                                       ; 13      ;
; sdram:inst|SdrAdr[10]~4                                                            ; 13      ;
; genlock:inst8|hcount[0]                                                            ; 13      ;
; genlock:inst8|front_porch[5]                                                       ; 12      ;
; genlock:inst8|Mux13~0                                                              ; 12      ;
; genlock:inst8|hcount[2]                                                            ; 12      ;
; genlock:inst8|hcount[1]                                                            ; 12      ;
; genlock:inst8|column[10]~36                                                        ; 11      ;
; vgaout:inst7|h_sync~1                                                              ; 11      ;
; sdram:inst|SdrRoutine.SdrRoutine_StoreRow                                          ; 11      ;
; vgaout:inst7|vcount[0]                                                             ; 11      ;
; genlock:inst8|front_porch[3]                                                       ; 10      ;
; genlock:inst8|deinterlace                                                          ; 10      ;
; vgaout:inst7|deinterlace                                                           ; 10      ;
; vgaout:inst7|vcount[7]~0                                                           ; 10      ;
; vgaout:inst7|video_active                                                          ; 10      ;
; sdram:inst|colStoreNr[0]~11                                                        ; 9       ;
; genlock:inst8|hcount[10]                                                           ; 9       ;
; genlock:inst8|hcount[9]                                                            ; 9       ;
; sdram:inst|Equal9~0                                                                ; 9       ;
; sdram:inst|SdrRoutineSeq[1]                                                        ; 9       ;
; sdram:inst|SdrRoutineSeq[3]                                                        ; 9       ;
; genlock:inst8|\process_pixel:a_pixel[5]~0                                          ; 8       ;
; genlock:inst8|hcount[7]                                                            ; 8       ;
; genlock:inst8|hcount[8]                                                            ; 8       ;
; sdram:inst|SdrRoutineSeq[7]                                                        ; 8       ;
; sdram:inst|SdrRoutineSeq[2]                                                        ; 8       ;
; genlock:inst8|pixel_out[0]~17                                                      ; 7       ;
; genlock:inst8|vcount[8]                                                            ; 7       ;
; sdram:inst|SdrRoutine.SdrRoutine_LoadRow                                           ; 7       ;
; vgaout:inst7|vcount[2]                                                             ; 7       ;
; vgaout:inst7|vcount[3]                                                             ; 7       ;
; vgaout:inst7|scanline                                                              ; 7       ;
; sdram:inst|SdrRoutineSeq[0]                                                        ; 7       ;
; sdram:inst|SdrRoutineSeq[6]                                                        ; 7       ;
; sdram:inst|SdrRoutineSeq[4]                                                        ; 7       ;
; altiobuf:inst16|altiobuf_iobuf_in_k0j:altiobuf_iobuf_in_k0j_component|wire_ibufa_o ; 7       ;
; altiobuf:inst12|altiobuf_iobuf_in_k0j:altiobuf_iobuf_in_k0j_component|wire_ibufa_o ; 7       ;
; altiobuf:inst13|altiobuf_iobuf_in_k0j:altiobuf_iobuf_in_k0j_component|wire_ibufa_o ; 7       ;
; genlock:inst8|shrink                                                               ; 6       ;
; genlock:inst8|vcount[0]                                                            ; 6       ;
; genlock:inst8|vcount[4]                                                            ; 6       ;
; genlock:inst8|vcount[5]                                                            ; 6       ;
; genlock:inst8|vcount[3]                                                            ; 6       ;
; genlock:inst8|vcount[6]                                                            ; 6       ;
; genlock:inst8|vcount[7]                                                            ; 6       ;
; genlock:inst8|vcount[1]                                                            ; 6       ;
; genlock:inst8|vcount[2]                                                            ; 6       ;
; genlock:inst8|hcount[6]                                                            ; 6       ;
; vgaout:inst7|vcount[9]                                                             ; 6       ;
; vgaout:inst7|vcount[1]                                                             ; 6       ;
; vgaout:inst7|vcount[5]                                                             ; 6       ;
; vgaout:inst7|vcount[4]                                                             ; 6       ;
; vgaout:inst7|vcount[8]                                                             ; 6       ;
; vgaout:inst7|hcount[8]                                                             ; 6       ;
; vgaout:inst7|vcount[7]                                                             ; 6       ;
; vgaout:inst7|hcount[7]                                                             ; 6       ;
; vgaout:inst7|vcount[6]                                                             ; 6       ;
; sdram:inst|SdrRoutineSeq[8]                                                        ; 6       ;
; sdram:inst|SdrRoutineSeq[5]                                                        ; 6       ;
; genlock:inst8|green_adc[3]                                                         ; 5       ;
; genlock:inst8|green_adc[4]                                                         ; 5       ;
; genlock:inst8|green_adc[5]                                                         ; 5       ;
; genlock:inst8|green_adc[6]                                                         ; 5       ;
; genlock:inst8|red_adc[4]                                                           ; 5       ;
; genlock:inst8|red_adc[5]                                                           ; 5       ;
; genlock:inst8|red_adc[6]                                                           ; 5       ;
; genlock:inst8|red_adc[3]                                                           ; 5       ;
; genlock:inst8|Mux55~0                                                              ; 5       ;
; genlock:inst8|pixel_adc[4]                                                         ; 5       ;
; genlock:inst8|pixel_adc[3]                                                         ; 5       ;
; genlock:inst8|pixel_adc[2]                                                         ; 5       ;
; genlock:inst8|decimator[0]                                                         ; 5       ;
; genlock:inst8|hcount[5]                                                            ; 5       ;
; genlock:inst8|store_req                                                            ; 5       ;
; sdram:inst|Selector8~16                                                            ; 5       ;
; sdram:inst|process_0~5                                                             ; 5       ;
; sdram:inst|process_0~4                                                             ; 5       ;
; sdram:inst|process_0~0                                                             ; 5       ;
; sdram:inst|SdrRoutine.SdrRoutine_Null                                              ; 5       ;
; vgaout:inst7|hcount[5]                                                             ; 5       ;
; vgaout:inst7|hcount[4]                                                             ; 5       ;
; vgaout:inst7|hcount[6]                                                             ; 5       ;
; vgaout:inst7|pixel~0                                                               ; 5       ;
; vgaout:inst7|\pixel:blank                                                          ; 5       ;
; input_detect:inst2|sync_high[6]~5                                                  ; 5       ;
; input_detect:inst2|sync_high[7]~4                                                  ; 5       ;
; genlock:inst8|blue_adc[4]                                                          ; 4       ;
; genlock:inst8|blue_adc[5]                                                          ; 4       ;
; genlock:inst8|blue_adc[6]                                                          ; 4       ;
; genlock:inst8|blue_adc[3]                                                          ; 4       ;
; genlock:inst8|green_adc[2]                                                         ; 4       ;
; genlock:inst8|green_adc[1]                                                         ; 4       ;
; genlock:inst8|green_adc[0]                                                         ; 4       ;
; genlock:inst8|red_adc[0]                                                           ; 4       ;
; genlock:inst8|red_adc[1]                                                           ; 4       ;
; genlock:inst8|red_adc[2]                                                           ; 4       ;
; genlock:inst8|Mux56~16                                                             ; 4       ;
; genlock:inst8|decimator[1]                                                         ; 4       ;
; genlock:inst8|frame[0]~2                                                           ; 4       ;
; input_detect:inst2|hcount[13]                                                      ; 4       ;
; vgaout:inst7|hcount[9]                                                             ; 4       ;
; sdram:inst|process_0~2                                                             ; 4       ;
; sdram:inst|Selector0~0                                                             ; 4       ;
; vgaout:inst7|hcount[2]                                                             ; 4       ;
; vgaout:inst7|hcount[1]                                                             ; 4       ;
; vgaout:inst7|hcount[3]                                                             ; 4       ;
; genlock:inst8|column[9]                                                            ; 4       ;
; genlock:inst8|column[8]                                                            ; 4       ;
; genlock:inst8|column[2]                                                            ; 4       ;
; genlock:inst8|column[3]                                                            ; 4       ;
; genlock:inst8|column[4]                                                            ; 4       ;
; genlock:inst8|column[5]                                                            ; 4       ;
; genlock:inst8|column[6]                                                            ; 4       ;
; genlock:inst8|column[7]                                                            ; 4       ;
; input_detect:inst2|sync_high[0]~11                                                 ; 4       ;
; input_detect:inst2|sync_high[1]~10                                                 ; 4       ;
; input_detect:inst2|sync_high[2]~9                                                  ; 4       ;
; input_detect:inst2|sync_high[3]~8                                                  ; 4       ;
; input_detect:inst2|sync_high[8]~3                                                  ; 4       ;
; input_detect:inst2|sync_high[4]~7                                                  ; 4       ;
; input_detect:inst2|sync_high[5]~6                                                  ; 4       ;
; input_detect:inst2|sync_high[9]~2                                                  ; 4       ;
; input_detect:inst2|sync_high[10]~1                                                 ; 4       ;
; input_detect:inst2|sync_high[11]~0                                                 ; 4       ;
; input_detect:inst2|Add0~24                                                         ; 4       ;
; sdram:inst|SdrAddress[0]                                                           ; 4       ;
; sdram:inst|SdrAddress[1]                                                           ; 4       ;
; sdram:inst|SdrAddress[2]                                                           ; 4       ;
; sdram:inst|SdrAddress[3]                                                           ; 4       ;
; sdram:inst|SdrAddress[4]                                                           ; 4       ;
; sdram:inst|SdrAddress[5]                                                           ; 4       ;
; sdram:inst|SdrAddress[6]                                                           ; 4       ;
; sdram:inst|SdrAddress[7]                                                           ; 4       ;
; sdram:inst|SdrAddress[8]                                                           ; 4       ;
; genlock:inst8|Mux13~7                                                              ; 3       ;
; genlock:inst8|Mux13~6                                                              ; 3       ;
; genlock:inst8|Mux13~5                                                              ; 3       ;
; genlock:inst8|Mux13~4                                                              ; 3       ;
; genlock:inst8|Mux13~3                                                              ; 3       ;
; genlock:inst8|Mux13~2                                                              ; 3       ;
; genlock:inst8|blue_adc[0]                                                          ; 3       ;
; genlock:inst8|blue_adc[1]                                                          ; 3       ;
; genlock:inst8|blue_adc[2]                                                          ; 3       ;
; genlock:inst8|c_pixel~4                                                            ; 3       ;
; genlock:inst8|c_pixel~2                                                            ; 3       ;
; genlock:inst8|Add9~22                                                              ; 3       ;
; genlock:inst8|Add9~12                                                              ; 3       ;
; genlock:inst8|Add8~45                                                              ; 3       ;
; genlock:inst8|Add8~43                                                              ; 3       ;
; genlock:inst8|Add8~41                                                              ; 3       ;
; genlock:inst8|Add7~52                                                              ; 3       ;
; genlock:inst8|Add7~50                                                              ; 3       ;
; genlock:inst8|Add7~48                                                              ; 3       ;
; genlock:inst8|Mux56~14                                                             ; 3       ;
; genlock:inst8|Mux56~9                                                              ; 3       ;
; genlock:inst8|Mux56~5                                                              ; 3       ;
; genlock:inst8|decimator[2]                                                         ; 3       ;
; genlock:inst8|top_border[1]                                                        ; 3       ;
; genlock:inst8|top_border[4]                                                        ; 3       ;
; genlock:inst8|vsync_lock~0                                                         ; 3       ;
; genlock:inst8|vcount[9]                                                            ; 3       ;
; genlock:inst8|hcount[13]                                                           ; 3       ;
; genlock:inst8|hcount[11]                                                           ; 3       ;
; genlock:inst8|hcount[12]                                                           ; 3       ;
; genlock:inst8|hsync_lock~0                                                         ; 3       ;
; input_detect:inst2|LessThan0~3                                                     ; 3       ;
; input_detect:inst2|sync                                                            ; 3       ;
; sdram:inst|process_0~8                                                             ; 3       ;
; sdram:inst|Selector25~2                                                            ; 3       ;
; vgaout:inst7|hcount[0]                                                             ; 3       ;
; sdram:inst|Equal10~0                                                               ; 3       ;
; sdram:inst|Equal6~0                                                                ; 3       ;
; sdram:inst|Equal8~0                                                                ; 3       ;
; vgaout:inst7|vga_out[3]~15                                                         ; 3       ;
; genlock:inst8|column[0]                                                            ; 3       ;
; genlock:inst8|column[1]                                                            ; 3       ;
; genlock:inst8|column[10]                                                           ; 3       ;
; FP4~input                                                                          ; 2       ;
; genlock:inst8|Add8~48                                                              ; 2       ;
; sdram:inst|SdrBa0~2                                                                ; 2       ;
; genlock:inst8|Mux27~6                                                              ; 2       ;
; genlock:inst8|mode                                                                 ; 2       ;
; genlock:inst8|LessThan4~15                                                         ; 2       ;
; genlock:inst8|LessThan4~13                                                         ; 2       ;
; genlock:inst8|LessThan4~12                                                         ; 2       ;
; genlock:inst8|Add4~0                                                               ; 2       ;
; genlock:inst8|LessThan4~4                                                          ; 2       ;
; genlock:inst8|LessThan4~1                                                          ; 2       ;
; genlock:inst8|Mux24~6                                                              ; 2       ;
; genlock:inst8|Mux21~6                                                              ; 2       ;
; input_detect:inst2|sync_high~13                                                    ; 2       ;
; genlock:inst8|\process_pixel:c_pixel[1]                                            ; 2       ;
; genlock:inst8|Add9~23                                                              ; 2       ;
; genlock:inst8|c_pixel~3                                                            ; 2       ;
; genlock:inst8|\process_pixel:c_pixel[0]                                            ; 2       ;
; genlock:inst8|\process_pixel:a_pixel[0]                                            ; 2       ;
; genlock:inst8|Mux56~18                                                             ; 2       ;
; genlock:inst8|Mux56~17                                                             ; 2       ;
; genlock:inst8|\process_pixel:a_pixel[1]                                            ; 2       ;
; genlock:inst8|Add8~32                                                              ; 2       ;
; genlock:inst8|Add8~24                                                              ; 2       ;
; genlock:inst8|Add8~19                                                              ; 2       ;
; genlock:inst8|Add8~13                                                              ; 2       ;
; genlock:inst8|Add8~10                                                              ; 2       ;
; genlock:inst8|Add8~9                                                               ; 2       ;
; genlock:inst8|Add8~8                                                               ; 2       ;
; genlock:inst8|Add8~7                                                               ; 2       ;
; genlock:inst8|Add8~6                                                               ; 2       ;
; genlock:inst8|pixel_out[0]~16                                                      ; 2       ;
; genlock:inst8|pixel_adc[5]                                                         ; 2       ;
; genlock:inst8|pixel_adc[6]                                                         ; 2       ;
; genlock:inst8|Add7~39                                                              ; 2       ;
; genlock:inst8|Mux56~11                                                             ; 2       ;
; genlock:inst8|Add7~25                                                              ; 2       ;
; genlock:inst8|Add8~3                                                               ; 2       ;
; genlock:inst8|Mux55~2                                                              ; 2       ;
; genlock:inst8|Add8~2                                                               ; 2       ;
; genlock:inst8|Mux55~1                                                              ; 2       ;
; genlock:inst8|Add7~15                                                              ; 2       ;
; genlock:inst8|Add7~8                                                               ; 2       ;
; genlock:inst8|Add7~7                                                               ; 2       ;
; genlock:inst8|Mux56~6                                                              ; 2       ;
; genlock:inst8|Add9~0                                                               ; 2       ;
; genlock:inst8|pixel_adc[7]                                                         ; 2       ;
; input_detect:inst2|sync_down[0]                                                    ; 2       ;
; input_detect:inst2|sync_down[1]                                                    ; 2       ;
; input_detect:inst2|sync_down[2]                                                    ; 2       ;
; input_detect:inst2|sync_down[3]                                                    ; 2       ;
; input_detect:inst2|sync_down[4]                                                    ; 2       ;
; input_detect:inst2|sync_down[5]                                                    ; 2       ;
; input_detect:inst2|sync_down[6]                                                    ; 2       ;
; input_detect:inst2|sync_down[7]                                                    ; 2       ;
; input_detect:inst2|sync_down[8]                                                    ; 2       ;
; input_detect:inst2|sync_down[9]                                                    ; 2       ;
; input_detect:inst2|sync_down[10]                                                   ; 2       ;
; input_detect:inst2|sync_down[11]                                                   ; 2       ;
; input_detect:inst2|sync_down[12]                                                   ; 2       ;
; input_detect:inst2|sync_high[12]                                                   ; 2       ;
; input_detect:inst2|sync_down[13]                                                   ; 2       ;
; input_detect:inst2|sync_high[13]                                                   ; 2       ;
; genlock:inst8|Mux13~1                                                              ; 2       ;
; genlock:inst8|LessThan2~1                                                          ; 2       ;
; input_detect:inst2|sync_level                                                      ; 2       ;
; sdram:inst|Selector78~2                                                            ; 2       ;
; genlock:inst8|frame[0]                                                             ; 2       ;
; genlock:inst8|LessThan6~5                                                          ; 2       ;
; genlock:inst8|vcount[10]                                                           ; 2       ;
; genlock:inst8|vcount[11]                                                           ; 2       ;
; genlock:inst8|vcount[12]                                                           ; 2       ;
; genlock:inst8|vcount[13]                                                           ; 2       ;
; genlock:inst8|frame[0]~0                                                           ; 2       ;
; genlock:inst8|sync_level                                                           ; 2       ;
; input_detect:inst2|LessThan0~0                                                     ; 2       ;
; input_detect:inst2|peak[0]                                                         ; 2       ;
; input_detect:inst2|peak[1]                                                         ; 2       ;
; input_detect:inst2|peak[2]                                                         ; 2       ;
; input_detect:inst2|peak[3]                                                         ; 2       ;
; input_detect:inst2|peak[4]                                                         ; 2       ;
; input_detect:inst2|peak[5]                                                         ; 2       ;
; input_detect:inst2|peak[6]                                                         ; 2       ;
; input_detect:inst2|peak[7]                                                         ; 2       ;
; input_detect:inst2|peak[8]                                                         ; 2       ;
; input_detect:inst2|peak[9]                                                         ; 2       ;
; input_detect:inst2|peak[10]                                                        ; 2       ;
; input_detect:inst2|peak[11]                                                        ; 2       ;
; sdram:inst|Selector8~17                                                            ; 2       ;
; sdram:inst|Selector8~1                                                             ; 2       ;
; input_detect:inst2|video_active                                                    ; 2       ;
; vgaout:inst7|Equal0~2                                                              ; 2       ;
; vgaout:inst7|Equal0~1                                                              ; 2       ;
; vgaout:inst7|Equal0~0                                                              ; 2       ;
; vgaout:inst7|hcount[10]                                                            ; 2       ;
; vgaout:inst7|hcount[11]                                                            ; 2       ;
; vgaout:inst7|hcount[12]                                                            ; 2       ;
; vgaout:inst7|hcount[13]                                                            ; 2       ;
; vgaout:inst7|vcounter~1                                                            ; 2       ;
; vgaout:inst7|process_7~0                                                           ; 2       ;
; sdram:inst|LessThan2~0                                                             ; 2       ;
; sdram:inst|rowLoadAck~2                                                            ; 2       ;
; sdram:inst|Selector8~0                                                             ; 2       ;
; sdram:inst|Selector2~0                                                             ; 2       ;
; sdram:inst|Selector1~0                                                             ; 2       ;
; sdram:inst|Equal1~0                                                                ; 2       ;
; sdram:inst|process_0~1                                                             ; 2       ;
; vgaout:inst7|hsync                                                                 ; 2       ;
; vgaout:inst7|RESULT~4                                                              ; 2       ;
; vgaout:inst7|RESULT~3                                                              ; 2       ;
; vgaout:inst7|RESULT~2                                                              ; 2       ;
; vgaout:inst7|RESULT~1                                                              ; 2       ;
; vgaout:inst7|RESULT~0                                                              ; 2       ;
; vgaout:inst7|videoh                                                                ; 2       ;
; vgaout:inst7|videov                                                                ; 2       ;
; input_detect:inst2|sync_high[0]                                                    ; 2       ;
; input_detect:inst2|sync_high[1]                                                    ; 2       ;
; input_detect:inst2|sync_high[2]                                                    ; 2       ;
; input_detect:inst2|sync_high[3]                                                    ; 2       ;
; input_detect:inst2|sync_high[4]                                                    ; 2       ;
; input_detect:inst2|sync_high[5]                                                    ; 2       ;
; input_detect:inst2|sync_high[6]                                                    ; 2       ;
; input_detect:inst2|sync_high[7]                                                    ; 2       ;
; input_detect:inst2|sync_high[8]                                                    ; 2       ;
; input_detect:inst2|sync_high[9]                                                    ; 2       ;
; input_detect:inst2|sync_high[10]                                                   ; 2       ;
; input_detect:inst2|sync_high[11]                                                   ; 2       ;
; sdram:inst|colStoreNr[8]                                                           ; 2       ;
; sdram:inst|colStoreNr[7]                                                           ; 2       ;
; sdram:inst|colStoreNr[6]                                                           ; 2       ;
; sdram:inst|colStoreNr[5]                                                           ; 2       ;
; sdram:inst|colStoreNr[4]                                                           ; 2       ;
; sdram:inst|colStoreNr[3]                                                           ; 2       ;
; sdram:inst|colStoreNr[2]                                                           ; 2       ;
; sdram:inst|colStoreNr[1]                                                           ; 2       ;
; sdram:inst|colStoreNr[0]                                                           ; 2       ;
; genlock:inst8|Add6~14                                                              ; 2       ;
; genlock:inst8|Add6~12                                                              ; 2       ;
; genlock:inst8|Add6~10                                                              ; 2       ;
; genlock:inst8|Add6~8                                                               ; 2       ;
; genlock:inst8|Add6~6                                                               ; 2       ;
; genlock:inst8|Add6~4                                                               ; 2       ;
; genlock:inst8|Add6~2                                                               ; 2       ;
; genlock:inst8|Add6~0                                                               ; 2       ;
; vgaout:inst7|Add1~18                                                               ; 2       ;
; sdram:inst|Add0~46                                                                 ; 2       ;
; sdram:inst|Add0~44                                                                 ; 2       ;
; sdram:inst|Add0~42                                                                 ; 2       ;
; sdram:inst|Add0~40                                                                 ; 2       ;
; sdram:inst|Add0~38                                                                 ; 2       ;
; sdram:inst|Add0~36                                                                 ; 2       ;
; sdram:inst|Add0~34                                                                 ; 2       ;
; sdram:inst|Add0~32                                                                 ; 2       ;
; sdram:inst|Add0~30                                                                 ; 2       ;
; sdram:inst|Add0~28                                                                 ; 2       ;
; sdram:inst|Add0~26                                                                 ; 2       ;
; sdram:inst|Add0~24                                                                 ; 2       ;
; sdram:inst|Add0~22                                                                 ; 2       ;
; sdram:inst|Add0~20                                                                 ; 2       ;
; sdram:inst|Add0~18                                                                 ; 2       ;
; sdram:inst|Add0~16                                                                 ; 2       ;
; sdram:inst|Add0~14                                                                 ; 2       ;
; sdram:inst|Add0~12                                                                 ; 2       ;
; sdram:inst|Add0~10                                                                 ; 2       ;
; sdram:inst|Add0~8                                                                  ; 2       ;
; sdram:inst|Add0~6                                                                  ; 2       ;
; sdram:inst|Add0~4                                                                  ; 2       ;
; sdram:inst|Add0~2                                                                  ; 2       ;
; sdram:inst|Add0~0                                                                  ; 2       ;
; sdram:inst|SdrAddress[22]                                                          ; 2       ;
; sdram:inst|SdrAddress[23]                                                          ; 2       ;
; sdram:inst|SdrAddress[9]                                                           ; 2       ;
; sdram:inst|SdrAddress[10]                                                          ; 2       ;
; sdram:inst|SdrAddress[11]                                                          ; 2       ;
; sdram:inst|SdrAddress[12]                                                          ; 2       ;
; sdram:inst|SdrAddress[13]                                                          ; 2       ;
; sdram:inst|SdrAddress[14]                                                          ; 2       ;
; sdram:inst|SdrAddress[15]                                                          ; 2       ;
; sdram:inst|SdrAddress[16]                                                          ; 2       ;
; sdram:inst|SdrAddress[17]                                                          ; 2       ;
; sdram:inst|SdrAddress[18]                                                          ; 2       ;
; sdram:inst|SdrAddress[19]                                                          ; 2       ;
; sdram:inst|SdrAddress[20]                                                          ; 2       ;
; sdram:inst|SdrAddress[21]                                                          ; 2       ;
; vgaout:inst7|Add1~16                                                               ; 2       ;
; vgaout:inst7|Add1~14                                                               ; 2       ;
; vgaout:inst7|Add1~12                                                               ; 2       ;
; vgaout:inst7|Add1~10                                                               ; 2       ;
; vgaout:inst7|Add1~8                                                                ; 2       ;
; vgaout:inst7|Add1~6                                                                ; 2       ;
; vgaout:inst7|Add1~4                                                                ; 2       ;
; vgaout:inst7|Add1~2                                                                ; 2       ;
; vgaout:inst7|Add1~0                                                                ; 2       ;
; sdram:inst|SdrRoutineSeq[11]                                                       ; 2       ;
; sdram:inst|SdrRoutineSeq[10]                                                       ; 2       ;
; sdram:inst|SdrRoutineSeq[9]                                                        ; 2       ;
; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|q_b[1]   ; 2       ;
; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|q_b[3]   ; 2       ;
; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|q_b[4]   ; 2       ;
; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|q_b[6]   ; 2       ;
; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|q_b[7]   ; 2       ;
; genlock:inst8|front_porch[0]~feeder                                                ; 1       ;
; genlock:inst8|store_req~feeder                                                     ; 1       ;
; sdram:inst|SdrLdq~_Duplicate_1                                                     ; 1       ;
; sdram:inst|SdrLdq                                                                  ; 1       ;
; sdram:inst|SdrAdr[3]~SLOAD_MUX                                                     ; 1       ;
; sdram:inst|SdrAdr[6]~SLOAD_MUX                                                     ; 1       ;
; sdram:inst|SdrAdr[7]~SLOAD_MUX                                                     ; 1       ;
; sdram:inst|SdrAdr[8]~SLOAD_MUX                                                     ; 1       ;
; FP2~input                                                                          ; 1       ;
; FP1~input                                                                          ; 1       ;
; FP3~input                                                                          ; 1       ;
; FP7~input                                                                          ; 1       ;
; VSYNC~input                                                                        ; 1       ;
; FP0~input                                                                          ; 1       ;
; CLOCK_50~input                                                                     ; 1       ;
; DRAM_DQ[0]~input                                                                   ; 1       ;
; DRAM_DQ[1]~input                                                                   ; 1       ;
; DRAM_DQ[2]~input                                                                   ; 1       ;
; DRAM_DQ[3]~input                                                                   ; 1       ;
; DRAM_DQ[4]~input                                                                   ; 1       ;
; DRAM_DQ[5]~input                                                                   ; 1       ;
; DRAM_DQ[6]~input                                                                   ; 1       ;
; DRAM_DQ[7]~input                                                                   ; 1       ;
; DRAM_DQ[8]~input                                                                   ; 1       ;
; DRAM_DQ[9]~input                                                                   ; 1       ;
; DRAM_DQ[10]~input                                                                  ; 1       ;
; DRAM_DQ[11]~input                                                                  ; 1       ;
; DRAM_DQ[12]~input                                                                  ; 1       ;
; DRAM_DQ[13]~input                                                                  ; 1       ;
; DRAM_DQ[14]~input                                                                  ; 1       ;
; DRAM_DQ[15]~input                                                                  ; 1       ;
; vgaout:inst7|h_sync~1_wirecell                                                     ; 1       ;
; genlock:inst8|vcount[0]~0                                                          ; 1       ;
; genlock:inst8|top_border[4]~0                                                      ; 1       ;
; genlock:inst8|vblank~0                                                             ; 1       ;
; genlock:inst8|hcount[0]~0                                                          ; 1       ;
; genlock:inst8|Add8~47                                                              ; 1       ;
; genlock:inst8|Mux28~5                                                              ; 1       ;
; genlock:inst8|Mux27~9                                                              ; 1       ;
; genlock:inst8|Mux27~8                                                              ; 1       ;
; genlock:inst8|Mux23~3                                                              ; 1       ;
; genlock:inst8|Mux22~5                                                              ; 1       ;
; genlock:inst8|Mux24~9                                                              ; 1       ;
; genlock:inst8|Mux24~8                                                              ; 1       ;
; genlock:inst8|Mux25~5                                                              ; 1       ;
; genlock:inst8|Mux26~3                                                              ; 1       ;
; genlock:inst8|Mux21~9                                                              ; 1       ;
; genlock:inst8|Mux21~8                                                              ; 1       ;
; genlock:inst8|pixel_out~27                                                         ; 1       ;
; genlock:inst8|Add8~46                                                              ; 1       ;
; genlock:inst8|Add7~53                                                              ; 1       ;
; input_detect:inst2|hcount[5]~19                                                    ; 1       ;
; sdram:inst|rowLoadAck~4                                                            ; 1       ;
; genlock:inst8|process_pixel~8                                                      ; 1       ;
; genlock:inst8|Mux28~4                                                              ; 1       ;
; genlock:inst8|Mux28~3                                                              ; 1       ;
; genlock:inst8|Mux28~2                                                              ; 1       ;
; genlock:inst8|Mux27~7                                                              ; 1       ;
; genlock:inst8|Mux27~5                                                              ; 1       ;
; genlock:inst8|Mux27~4                                                              ; 1       ;
; genlock:inst8|Mux23~2                                                              ; 1       ;
; genlock:inst8|Mux22~4                                                              ; 1       ;
; genlock:inst8|Mux22~3                                                              ; 1       ;
; genlock:inst8|Mux22~2                                                              ; 1       ;
; genlock:inst8|brown~0                                                              ; 1       ;
; genlock:inst8|magenta~0                                                            ; 1       ;
; genlock:inst8|artifact_mode~13                                                     ; 1       ;
; genlock:inst8|artifact_mode~12                                                     ; 1       ;
; genlock:inst8|artifact_mode~11                                                     ; 1       ;
; genlock:inst8|artifact_mode~10                                                     ; 1       ;
; genlock:inst8|LessThan4~18                                                         ; 1       ;
; genlock:inst8|LessThan4~17                                                         ; 1       ;
; genlock:inst8|LessThan4~16                                                         ; 1       ;
; genlock:inst8|LessThan4~14                                                         ; 1       ;
; genlock:inst8|LessThan4~11                                                         ; 1       ;
; genlock:inst8|LessThan4~10                                                         ; 1       ;
; genlock:inst8|LessThan4~9                                                          ; 1       ;
; genlock:inst8|Add4~2                                                               ; 1       ;
; genlock:inst8|Add4~1                                                               ; 1       ;
; genlock:inst8|LessThan4~8                                                          ; 1       ;
; genlock:inst8|artifact_mode~9                                                      ; 1       ;
; genlock:inst8|artifact_mode~8                                                      ; 1       ;
; genlock:inst8|artifact_mode~7                                                      ; 1       ;
; genlock:inst8|artifact_mode~6                                                      ; 1       ;
; genlock:inst8|artifact_mode~5                                                      ; 1       ;
; genlock:inst8|artifact_mode~4                                                      ; 1       ;
; genlock:inst8|LessThan4~7                                                          ; 1       ;
; genlock:inst8|LessThan4~6                                                          ; 1       ;
; genlock:inst8|LessThan4~5                                                          ; 1       ;
; genlock:inst8|LessThan4~3                                                          ; 1       ;
; genlock:inst8|LessThan4~2                                                          ; 1       ;
; genlock:inst8|LessThan4~0                                                          ; 1       ;
; genlock:inst8|artifact_mode~3                                                      ; 1       ;
; genlock:inst8|artifact_mode~2                                                      ; 1       ;
; genlock:inst8|artifact_mode~1                                                      ; 1       ;
; genlock:inst8|artifact_mode~0                                                      ; 1       ;
; genlock:inst8|artifact                                                             ; 1       ;
; genlock:inst8|Mux24~7                                                              ; 1       ;
; genlock:inst8|Mux24~5                                                              ; 1       ;
; genlock:inst8|Mux25~4                                                              ; 1       ;
; genlock:inst8|Mux25~3                                                              ; 1       ;
; genlock:inst8|Mux25~2                                                              ; 1       ;
; genlock:inst8|Mux26~2                                                              ; 1       ;
; genlock:inst8|Mux24~4                                                              ; 1       ;
; genlock:inst8|Mux21~7                                                              ; 1       ;
; genlock:inst8|Mux21~5                                                              ; 1       ;
; genlock:inst8|Mux21~4                                                              ; 1       ;
; input_detect:inst2|sync_down~13                                                    ; 1       ;
; input_detect:inst2|sync_down~12                                                    ; 1       ;
; input_detect:inst2|sync_down~11                                                    ; 1       ;
; input_detect:inst2|sync_down~10                                                    ; 1       ;
; input_detect:inst2|sync_down~9                                                     ; 1       ;
; input_detect:inst2|sync_down~8                                                     ; 1       ;
; input_detect:inst2|sync_down~7                                                     ; 1       ;
; input_detect:inst2|sync_down~6                                                     ; 1       ;
; input_detect:inst2|sync_down~5                                                     ; 1       ;
; input_detect:inst2|sync_down~4                                                     ; 1       ;
; input_detect:inst2|sync_down~3                                                     ; 1       ;
; input_detect:inst2|sync_down~2                                                     ; 1       ;
; input_detect:inst2|sync_down~1                                                     ; 1       ;
; input_detect:inst2|sync_high~14                                                    ; 1       ;
; input_detect:inst2|sync_down~0                                                     ; 1       ;
; input_detect:inst2|sync_high~12                                                    ; 1       ;
; genlock:inst8|Add15~1                                                              ; 1       ;
; genlock:inst8|pixel_out~26                                                         ; 1       ;
; genlock:inst8|Add15~0                                                              ; 1       ;
; genlock:inst8|pixel_adc[0]                                                         ; 1       ;
; genlock:inst8|c_pixel~1                                                            ; 1       ;
; genlock:inst8|Add9~21                                                              ; 1       ;
; genlock:inst8|Add9~20                                                              ; 1       ;
; genlock:inst8|Mux56~30                                                             ; 1       ;
; genlock:inst8|Mux56~29                                                             ; 1       ;
; genlock:inst8|Add9~19                                                              ; 1       ;
; genlock:inst8|Add9~18                                                              ; 1       ;
; genlock:inst8|Mux56~28                                                             ; 1       ;
; genlock:inst8|Add9~17                                                              ; 1       ;
; genlock:inst8|Mux56~27                                                             ; 1       ;
; genlock:inst8|Mux56~26                                                             ; 1       ;
; genlock:inst8|Mux56~25                                                             ; 1       ;
; genlock:inst8|Add9~16                                                              ; 1       ;
; genlock:inst8|Mux56~24                                                             ; 1       ;
; genlock:inst8|Add9~15                                                              ; 1       ;
; genlock:inst8|Mux56~23                                                             ; 1       ;
; genlock:inst8|Mux56~22                                                             ; 1       ;
; genlock:inst8|Mux56~21                                                             ; 1       ;
; genlock:inst8|Add9~14                                                              ; 1       ;
; genlock:inst8|Mux56~20                                                             ; 1       ;
; genlock:inst8|Add9~13                                                              ; 1       ;
; genlock:inst8|Mux56~19                                                             ; 1       ;
; genlock:inst8|Add9~11                                                              ; 1       ;
; genlock:inst8|Add9~10                                                              ; 1       ;
; genlock:inst8|Add9~9                                                               ; 1       ;
; genlock:inst8|Add9~8                                                               ; 1       ;
; genlock:inst8|Add9~7                                                               ; 1       ;
; genlock:inst8|Add9~6                                                               ; 1       ;
; genlock:inst8|Add9~5                                                               ; 1       ;
; genlock:inst8|Add9~4                                                               ; 1       ;
; genlock:inst8|Add9~3                                                               ; 1       ;
; genlock:inst8|Add9~2                                                               ; 1       ;
; genlock:inst8|Add9~1                                                               ; 1       ;
; genlock:inst8|c_pixel~0                                                            ; 1       ;
; genlock:inst8|pixel_adc[1]                                                         ; 1       ;
; genlock:inst8|\process_pixel:c_pixel[2]                                            ; 1       ;
; genlock:inst8|Add8~44                                                              ; 1       ;
; genlock:inst8|\process_pixel:c_pixel[3]                                            ; 1       ;
; genlock:inst8|Add8~42                                                              ; 1       ;
; genlock:inst8|\process_pixel:c_pixel[4]                                            ; 1       ;
; genlock:inst8|\process_pixel:a_pixel[2]                                            ; 1       ;
; genlock:inst8|Add8~31                                                              ; 1       ;
; genlock:inst8|Add8~30                                                              ; 1       ;
; genlock:inst8|Add8~29                                                              ; 1       ;
; genlock:inst8|Add8~28                                                              ; 1       ;
; genlock:inst8|Add8~27                                                              ; 1       ;
; genlock:inst8|Add8~26                                                              ; 1       ;
; genlock:inst8|Add8~25                                                              ; 1       ;
; genlock:inst8|Add8~23                                                              ; 1       ;
; genlock:inst8|Add8~22                                                              ; 1       ;
; genlock:inst8|Add8~21                                                              ; 1       ;
; genlock:inst8|Add8~20                                                              ; 1       ;
; genlock:inst8|Mux56~15                                                             ; 1       ;
; genlock:inst8|\process_pixel:a_pixel[3]                                            ; 1       ;
; genlock:inst8|Add8~18                                                              ; 1       ;
; genlock:inst8|Add8~17                                                              ; 1       ;
; genlock:inst8|Add8~16                                                              ; 1       ;
; genlock:inst8|Mux55~3                                                              ; 1       ;
; genlock:inst8|Add8~15                                                              ; 1       ;
; genlock:inst8|Add8~14                                                              ; 1       ;
; genlock:inst8|Add8~12                                                              ; 1       ;
; genlock:inst8|\process_pixel:a_pixel[4]                                            ; 1       ;
; genlock:inst8|Add8~11                                                              ; 1       ;
; genlock:inst8|Add8~5                                                               ; 1       ;
; genlock:inst8|Add8~4                                                               ; 1       ;
; genlock:inst8|\process_pixel:c_pixel[5]                                            ; 1       ;
; genlock:inst8|Add7~51                                                              ; 1       ;
; genlock:inst8|\process_pixel:c_pixel[6]                                            ; 1       ;
; genlock:inst8|Add7~49                                                              ; 1       ;
; genlock:inst8|\process_pixel:c_pixel[7]                                            ; 1       ;
; genlock:inst8|\process_pixel:a_pixel[5]                                            ; 1       ;
; genlock:inst8|Add7~38                                                              ; 1       ;
; genlock:inst8|Add7~37                                                              ; 1       ;
; genlock:inst8|Add7~36                                                              ; 1       ;
; genlock:inst8|Add7~35                                                              ; 1       ;
; genlock:inst8|Add7~34                                                              ; 1       ;
; genlock:inst8|Add7~33                                                              ; 1       ;
; genlock:inst8|Mux56~13                                                             ; 1       ;
; genlock:inst8|Mux56~12                                                             ; 1       ;
; genlock:inst8|Add7~32                                                              ; 1       ;
; genlock:inst8|Add7~31                                                              ; 1       ;
; genlock:inst8|Add7~30                                                              ; 1       ;
; genlock:inst8|Add7~29                                                              ; 1       ;
; genlock:inst8|Add7~28                                                              ; 1       ;
; genlock:inst8|Add7~27                                                              ; 1       ;
; genlock:inst8|Add7~26                                                              ; 1       ;
; genlock:inst8|\process_pixel:a_pixel[6]                                            ; 1       ;
; genlock:inst8|Add7~24                                                              ; 1       ;
; genlock:inst8|Add7~23                                                              ; 1       ;
; genlock:inst8|Add7~22                                                              ; 1       ;
; genlock:inst8|Add7~21                                                              ; 1       ;
; genlock:inst8|Add7~20                                                              ; 1       ;
; genlock:inst8|Add7~19                                                              ; 1       ;
; genlock:inst8|Add7~18                                                              ; 1       ;
; genlock:inst8|Add7~17                                                              ; 1       ;
; genlock:inst8|Add7~16                                                              ; 1       ;
; genlock:inst8|\process_pixel:a_pixel[7]                                            ; 1       ;
; genlock:inst8|Add7~14                                                              ; 1       ;
; genlock:inst8|Mux56~10                                                             ; 1       ;
; genlock:inst8|Add7~13                                                              ; 1       ;
; genlock:inst8|Mux56~8                                                              ; 1       ;
; genlock:inst8|Mux56~7                                                              ; 1       ;
; genlock:inst8|Add7~12                                                              ; 1       ;
; genlock:inst8|Add7~11                                                              ; 1       ;
; genlock:inst8|Add7~10                                                              ; 1       ;
; genlock:inst8|Add7~9                                                               ; 1       ;
; genlock:inst8|Add7~6                                                               ; 1       ;
; genlock:inst8|Add7~5                                                               ; 1       ;
; genlock:inst8|Mux56~4                                                              ; 1       ;
; genlock:inst8|Mux56~3                                                              ; 1       ;
; genlock:inst8|Add7~4                                                               ; 1       ;
; genlock:inst8|Mux56~2                                                              ; 1       ;
; genlock:inst8|Add7~3                                                               ; 1       ;
; genlock:inst8|Mux56~1                                                              ; 1       ;
; genlock:inst8|Mux56~0                                                              ; 1       ;
; genlock:inst8|Add7~2                                                               ; 1       ;
; genlock:inst8|decimator[2]~2                                                       ; 1       ;
; genlock:inst8|decimator[0]~1                                                       ; 1       ;
; genlock:inst8|decimator[1]~0                                                       ; 1       ;
; input_detect:inst2|sync_level~0                                                    ; 1       ;
; genlock:inst8|pixel_out[0]                                                         ; 1       ;
; genlock:inst8|pixel_out[1]                                                         ; 1       ;
; genlock:inst8|frame[0]~6                                                           ; 1       ;
; genlock:inst8|frame[0]~5                                                           ; 1       ;
; genlock:inst8|frame[0]~4                                                           ; 1       ;
; genlock:inst8|front_porch~1                                                        ; 1       ;
; genlock:inst8|front_porch~0                                                        ; 1       ;
; genlock:inst8|column[10]~29                                                        ; 1       ;
; genlock:inst8|frame[0]~3                                                           ; 1       ;
; genlock:inst8|LessThan2~0                                                          ; 1       ;
; input_detect:inst2|hcount~18                                                       ; 1       ;
; input_detect:inst2|hcount~17                                                       ; 1       ;
; input_detect:inst2|hcount~16                                                       ; 1       ;
; input_detect:inst2|hcount~15                                                       ; 1       ;
; input_detect:inst2|hcount~14                                                       ; 1       ;
; input_detect:inst2|hcount~13                                                       ; 1       ;
; input_detect:inst2|hcount~12                                                       ; 1       ;
; input_detect:inst2|hcount~11                                                       ; 1       ;
; input_detect:inst2|hcount~10                                                       ; 1       ;
; input_detect:inst2|hcount~9                                                        ; 1       ;
; input_detect:inst2|hcount~8                                                        ; 1       ;
; input_detect:inst2|hcount~7                                                        ; 1       ;
; input_detect:inst2|hcount~5                                                        ; 1       ;
; sdram:inst|rowStoreAck~0                                                           ; 1       ;
; sdram:inst|Selector78~0                                                            ; 1       ;
; genlock:inst8|row~9                                                                ; 1       ;
; genlock:inst8|row~8                                                                ; 1       ;
; genlock:inst8|row~7                                                                ; 1       ;
; genlock:inst8|row~6                                                                ; 1       ;
; genlock:inst8|row~5                                                                ; 1       ;
; genlock:inst8|row~4                                                                ; 1       ;
; genlock:inst8|row~3                                                                ; 1       ;
; genlock:inst8|row~2                                                                ; 1       ;
; genlock:inst8|row~1                                                                ; 1       ;
; genlock:inst8|LessThan6~4                                                          ; 1       ;
; genlock:inst8|LessThan6~3                                                          ; 1       ;
; genlock:inst8|LessThan6~2                                                          ; 1       ;
; genlock:inst8|LessThan6~1                                                          ; 1       ;
; genlock:inst8|LessThan6~0                                                          ; 1       ;
; genlock:inst8|row_number[9]~1                                                      ; 1       ;
; genlock:inst8|row_number[9]~0                                                      ; 1       ;
; genlock:inst8|process_pixel~7                                                      ; 1       ;
; genlock:inst8|process_pixel~6                                                      ; 1       ;
; genlock:inst8|process_pixel~5                                                      ; 1       ;
; genlock:inst8|process_pixel~4                                                      ; 1       ;
; genlock:inst8|process_pixel~3                                                      ; 1       ;
; genlock:inst8|row~0                                                                ; 1       ;
; input_detect:inst2|peak~11                                                         ; 1       ;
; input_detect:inst2|peak~10                                                         ; 1       ;
; input_detect:inst2|peak~9                                                          ; 1       ;
; input_detect:inst2|peak~8                                                          ; 1       ;
; input_detect:inst2|peak~7                                                          ; 1       ;
; input_detect:inst2|peak~6                                                          ; 1       ;
; input_detect:inst2|peak~5                                                          ; 1       ;
; input_detect:inst2|peak~4                                                          ; 1       ;
; input_detect:inst2|peak~3                                                          ; 1       ;
; input_detect:inst2|peak~2                                                          ; 1       ;
; input_detect:inst2|peak~1                                                          ; 1       ;
; input_detect:inst2|peak~0                                                          ; 1       ;
; input_detect:inst2|sync~0                                                          ; 1       ;
; input_detect:inst2|hcount~4                                                        ; 1       ;
; input_detect:inst2|hcount[0]                                                       ; 1       ;
; input_detect:inst2|hcount[1]                                                       ; 1       ;
; input_detect:inst2|hcount[2]                                                       ; 1       ;
; input_detect:inst2|hcount[3]                                                       ; 1       ;
; input_detect:inst2|hcount[4]                                                       ; 1       ;
; input_detect:inst2|hcount[5]                                                       ; 1       ;
; input_detect:inst2|hcount[6]                                                       ; 1       ;
; input_detect:inst2|hcount[7]                                                       ; 1       ;
; input_detect:inst2|hcount[8]                                                       ; 1       ;
; input_detect:inst2|hcount[9]                                                       ; 1       ;
; input_detect:inst2|hcount[10]                                                      ; 1       ;
; input_detect:inst2|hcount[11]                                                      ; 1       ;
; input_detect:inst2|hcount[12]                                                      ; 1       ;
; genlock:inst8|frame[0]~1                                                           ; 1       ;
; genlock:inst8|LessThan1~0                                                          ; 1       ;
; genlock:inst8|process_pixel~2                                                      ; 1       ;
; genlock:inst8|hsync_lock~4                                                         ; 1       ;
; genlock:inst8|hsync_lock~3                                                         ; 1       ;
; genlock:inst8|hsync_lock~2                                                         ; 1       ;
; genlock:inst8|hsync_lock~1                                                         ; 1       ;
; sdram:inst|rowLoadAck                                                              ; 1       ;
; vgaout:inst7|load_req~0                                                            ; 1       ;
; sdram:inst|rowStoreAck                                                             ; 1       ;
; sdram:inst|SdrDat[0]~en                                                            ; 1       ;
; sdram:inst|SdrDat[0]                                                               ; 1       ;
; sdram:inst|SdrDat[1]~en                                                            ; 1       ;
; sdram:inst|SdrDat[1]                                                               ; 1       ;
; sdram:inst|SdrDat[2]~en                                                            ; 1       ;
; sdram:inst|SdrDat[2]                                                               ; 1       ;
; sdram:inst|SdrDat[3]~en                                                            ; 1       ;
; sdram:inst|SdrDat[3]                                                               ; 1       ;
; sdram:inst|SdrDat[4]~en                                                            ; 1       ;
; sdram:inst|SdrDat[4]                                                               ; 1       ;
; sdram:inst|SdrDat[5]~en                                                            ; 1       ;
; sdram:inst|SdrDat[5]                                                               ; 1       ;
; sdram:inst|SdrDat[6]~en                                                            ; 1       ;
; sdram:inst|SdrDat[6]                                                               ; 1       ;
; sdram:inst|SdrDat[7]~en                                                            ; 1       ;
; sdram:inst|SdrDat[7]                                                               ; 1       ;
; sdram:inst|SdrDat[8]~en                                                            ; 1       ;
; sdram:inst|SdrDat[8]                                                               ; 1       ;
; sdram:inst|SdrDat[9]~en                                                            ; 1       ;
; sdram:inst|SdrDat[9]                                                               ; 1       ;
; sdram:inst|SdrDat[10]~en                                                           ; 1       ;
; sdram:inst|SdrDat[10]                                                              ; 1       ;
; sdram:inst|SdrDat[11]~en                                                           ; 1       ;
; sdram:inst|SdrDat[11]                                                              ; 1       ;
; sdram:inst|SdrDat[12]~en                                                           ; 1       ;
; sdram:inst|SdrDat[12]                                                              ; 1       ;
; sdram:inst|SdrDat[13]~en                                                           ; 1       ;
; sdram:inst|SdrDat[13]                                                              ; 1       ;
; sdram:inst|SdrDat[14]~en                                                           ; 1       ;
; sdram:inst|SdrDat[14]                                                              ; 1       ;
; sdram:inst|SdrDat[15]~en                                                           ; 1       ;
; sdram:inst|SdrDat[15]                                                              ; 1       ;
; sdram:inst|Selector52~0                                                            ; 1       ;
; genlock:inst8|row_number[0]                                                        ; 1       ;
; sdram:inst|Selector51~0                                                            ; 1       ;
; genlock:inst8|row_number[1]                                                        ; 1       ;
; sdram:inst|Selector50~0                                                            ; 1       ;
; genlock:inst8|row_number[2]                                                        ; 1       ;
; sdram:inst|Selector49~0                                                            ; 1       ;
; genlock:inst8|row_number[3]                                                        ; 1       ;
; sdram:inst|Selector48~0                                                            ; 1       ;
; genlock:inst8|row_number[4]                                                        ; 1       ;
; sdram:inst|Selector47~0                                                            ; 1       ;
; genlock:inst8|row_number[5]                                                        ; 1       ;
; sdram:inst|Selector46~0                                                            ; 1       ;
; genlock:inst8|row_number[6]                                                        ; 1       ;
; sdram:inst|Selector45~0                                                            ; 1       ;
; genlock:inst8|row_number[7]                                                        ; 1       ;
; sdram:inst|Selector44~0                                                            ; 1       ;
; genlock:inst8|row_number[8]                                                        ; 1       ;
; sdram:inst|Selector43~0                                                            ; 1       ;
; genlock:inst8|row_number[9]                                                        ; 1       ;
; sdram:inst|SdrAddress[22]~68                                                       ; 1       ;
; input_detect:inst2|video_active~0                                                  ; 1       ;
; input_detect:inst2|LessThan0~2                                                     ; 1       ;
; input_detect:inst2|LessThan0~1                                                     ; 1       ;
; vgaout:inst7|hcount~2                                                              ; 1       ;
; vgaout:inst7|vcount[9]~10                                                          ; 1       ;
; sdram:inst|Selector8~19                                                            ; 1       ;
; sdram:inst|Selector8~18                                                            ; 1       ;
; sdram:inst|Selector7~1                                                             ; 1       ;
; sdram:inst|Selector7~0                                                             ; 1       ;
; sdram:inst|Selector4~0                                                             ; 1       ;
; sdram:inst|SdrRoutine.SdrRoutine_Null~1                                            ; 1       ;
; sdram:inst|SdrRoutine.SdrRoutine_Null~0                                            ; 1       ;
; sdram:inst|Selector5~1                                                             ; 1       ;
; sdram:inst|Selector5~0                                                             ; 1       ;
; sdram:inst|Selector8~15                                                            ; 1       ;
; sdram:inst|Selector8~14                                                            ; 1       ;
; sdram:inst|Selector8~13                                                            ; 1       ;
; sdram:inst|Selector8~12                                                            ; 1       ;
; sdram:inst|Selector8~11                                                            ; 1       ;
; sdram:inst|Selector8~10                                                            ; 1       ;
; sdram:inst|Selector8~9                                                             ; 1       ;
; sdram:inst|refreshDelayCounter[0]                                                  ; 1       ;
; sdram:inst|refreshDelayCounter[1]                                                  ; 1       ;
; sdram:inst|refreshDelayCounter[2]                                                  ; 1       ;
; sdram:inst|refreshDelayCounter[3]                                                  ; 1       ;
; sdram:inst|refreshDelayCounter[4]                                                  ; 1       ;
; sdram:inst|refreshDelayCounter[5]                                                  ; 1       ;
; sdram:inst|refreshDelayCounter[6]                                                  ; 1       ;
; sdram:inst|refreshDelayCounter[7]                                                  ; 1       ;
; sdram:inst|refreshDelayCounter[8]                                                  ; 1       ;
; sdram:inst|refreshDelayCounter[9]                                                  ; 1       ;
; sdram:inst|refreshDelayCounter[10]                                                 ; 1       ;
; sdram:inst|refreshDelayCounter[11]                                                 ; 1       ;
; sdram:inst|refreshDelayCounter[12]                                                 ; 1       ;
; sdram:inst|refreshDelayCounter[13]                                                 ; 1       ;
; sdram:inst|refreshDelayCounter[14]                                                 ; 1       ;
; sdram:inst|refreshDelayCounter[15]                                                 ; 1       ;
; sdram:inst|refreshDelayCounter[16]                                                 ; 1       ;
; sdram:inst|refreshDelayCounter[17]                                                 ; 1       ;
; sdram:inst|refreshDelayCounter[18]                                                 ; 1       ;
; sdram:inst|refreshDelayCounter[19]                                                 ; 1       ;
; sdram:inst|refreshDelayCounter[20]                                                 ; 1       ;
; sdram:inst|refreshDelayCounter[21]                                                 ; 1       ;
; sdram:inst|refreshDelayCounter[22]                                                 ; 1       ;
; sdram:inst|refreshDelayCounter[23]                                                 ; 1       ;
; sdram:inst|Selector8~7                                                             ; 1       ;
; sdram:inst|Selector8~6                                                             ; 1       ;
; sdram:inst|Selector8~5                                                             ; 1       ;
; sdram:inst|Selector8~4                                                             ; 1       ;
; sdram:inst|Selector8~3                                                             ; 1       ;
; sdram:inst|Selector8~2                                                             ; 1       ;
; sdram:inst|process_0~7                                                             ; 1       ;
; sdram:inst|process_0~6                                                             ; 1       ;
; sdram:inst|Selector25~1                                                            ; 1       ;
; sdram:inst|Selector25~0                                                            ; 1       ;
; sdram:inst|Selector23~0                                                            ; 1       ;
; sdram:inst|Selector22~0                                                            ; 1       ;
; sdram:inst|Selector21~0                                                            ; 1       ;
; sdram:inst|Selector20~0                                                            ; 1       ;
; sdram:inst|Selector19~0                                                            ; 1       ;
; sdram:inst|Selector17~0                                                            ; 1       ;
; sdram:inst|Selector16~0                                                            ; 1       ;
; sdram:inst|Selector12~0                                                            ; 1       ;
; sdram:inst|Selector11~0                                                            ; 1       ;
; sdram:inst|Selector10~0                                                            ; 1       ;
; sdram:inst|Selector9~0                                                             ; 1       ;
; vgaout:inst7|h_sync~0                                                              ; 1       ;
; vgaout:inst7|v_sync~1                                                              ; 1       ;
; vgaout:inst7|v_sync~0                                                              ; 1       ;
; sdram:inst|pixelOut[9]                                                             ; 1       ;
; sdram:inst|pixelOut[1]                                                             ; 1       ;
; sdram:inst|pixelOut[8]                                                             ; 1       ;
; sdram:inst|pixelOut[0]                                                             ; 1       ;
; vgaout:inst7|vcount[2]~9                                                           ; 1       ;
; vgaout:inst7|vcount[1]~8                                                           ; 1       ;
; sdram:inst|pixelOut[12]                                                            ; 1       ;
; sdram:inst|pixelOut[4]                                                             ; 1       ;
; vgaout:inst7|vcount[5]~7                                                           ; 1       ;
; vgaout:inst7|hcount~1                                                              ; 1       ;
; sdram:inst|pixelOut[11]                                                            ; 1       ;
; sdram:inst|pixelOut[3]                                                             ; 1       ;
; sdram:inst|pixelOut[10]                                                            ; 1       ;
; sdram:inst|pixelOut[2]                                                             ; 1       ;
; vgaout:inst7|vcount[4]~6                                                           ; 1       ;
; vgaout:inst7|vcount[3]~5                                                           ; 1       ;
; sdram:inst|pixelOut[15]                                                            ; 1       ;
; sdram:inst|pixelOut[7]                                                             ; 1       ;
; vgaout:inst7|vcount[8]~4                                                           ; 1       ;
; vgaout:inst7|hcount~0                                                              ; 1       ;
; sdram:inst|pixelOut[14]                                                            ; 1       ;
; sdram:inst|pixelOut[6]                                                             ; 1       ;
; vgaout:inst7|col_number[9]                                                         ; 1       ;
; vgaout:inst7|col_number[8]                                                         ; 1       ;
; vgaout:inst7|col_number[7]                                                         ; 1       ;
; vgaout:inst7|col_number[6]                                                         ; 1       ;
; vgaout:inst7|col_number[5]                                                         ; 1       ;
; vgaout:inst7|col_number[4]                                                         ; 1       ;
; vgaout:inst7|col_number[3]                                                         ; 1       ;
; vgaout:inst7|col_number[2]                                                         ; 1       ;
; vgaout:inst7|col_number[1]                                                         ; 1       ;
; vgaout:inst7|col_number[0]                                                         ; 1       ;
; sdram:inst|colLoadNr[8]                                                            ; 1       ;
; sdram:inst|colLoadNr[7]                                                            ; 1       ;
; sdram:inst|colLoadNr[6]                                                            ; 1       ;
; sdram:inst|colLoadNr[5]                                                            ; 1       ;
; sdram:inst|colLoadNr[4]                                                            ; 1       ;
; sdram:inst|colLoadNr[3]                                                            ; 1       ;
; sdram:inst|colLoadNr[2]                                                            ; 1       ;
; sdram:inst|colLoadNr[1]                                                            ; 1       ;
; sdram:inst|colLoadNr[0]                                                            ; 1       ;
; sdram:inst|pixelOut[13]                                                            ; 1       ;
; sdram:inst|pixelOut[5]                                                             ; 1       ;
; vgaout:inst7|vcount[7]~3                                                           ; 1       ;
; vgaout:inst7|vcount[6]~2                                                           ; 1       ;
; vgaout:inst7|vcount[0]~1                                                           ; 1       ;
; vgaout:inst7|vcounter~2                                                            ; 1       ;
; vgaout:inst7|Equal0~3                                                              ; 1       ;
; vgaout:inst7|LessThan6~0                                                           ; 1       ;
; vgaout:inst7|process_7~2                                                           ; 1       ;
; vgaout:inst7|process_7~1                                                           ; 1       ;
; vgaout:inst7|vcounter~0                                                            ; 1       ;
; sdram:inst|Selector2~2                                                             ; 1       ;
; sdram:inst|Selector2~1                                                             ; 1       ;
; sdram:inst|process_0~3                                                             ; 1       ;
; sdram:inst|rowLoadAck~3                                                            ; 1       ;
; sdram:inst|Equal3~0                                                                ; 1       ;
; sdram:inst|Selector1~1                                                             ; 1       ;
; sdram:inst|Selector0~1                                                             ; 1       ;
; sdram:inst|SdrLdq~_Duplicate_2                                                     ; 1       ;
; sdram:inst|SdrBa0                                                                  ; 1       ;
; sdram:inst|SdrBa1                                                                  ; 1       ;
; sdram:inst|SdrAdr[9]                                                               ; 1       ;
; sdram:inst|SdrAdr[10]                                                              ; 1       ;
; sdram:inst|SdrAdr[11]                                                              ; 1       ;
; sdram:inst|SdrAdr[12]                                                              ; 1       ;
; vgaout:inst7|vsync                                                                 ; 1       ;
; vgaout:inst7|vga_out[6]~18                                                         ; 1       ;
; vgaout:inst7|vga_out[9]~17                                                         ; 1       ;
; vgaout:inst7|vga_out[3]~16                                                         ; 1       ;
; vgaout:inst7|vga_out[2]~14                                                         ; 1       ;
; vgaout:inst7|vga_out[2]~13                                                         ; 1       ;
; vgaout:inst7|vga_out[2]~12                                                         ; 1       ;
; vgaout:inst7|vga_out[5]~11                                                         ; 1       ;
; vgaout:inst7|vga_out[5]~10                                                         ; 1       ;
; vgaout:inst7|vga_out[5]~9                                                          ; 1       ;
; vgaout:inst7|vga_out[4]~8                                                          ; 1       ;
; vgaout:inst7|vga_out[4]~7                                                          ; 1       ;
; vgaout:inst7|vga_out[4]~6                                                          ; 1       ;
; vgaout:inst7|vga_out[8]~5                                                          ; 1       ;
; vgaout:inst7|vga_out[8]~4                                                          ; 1       ;
; vgaout:inst7|vga_out[8]~3                                                          ; 1       ;
; vgaout:inst7|vga_out[7]~2                                                          ; 1       ;
; vgaout:inst7|vga_out[7]~1                                                          ; 1       ;
; vgaout:inst7|vga_out[7]~0                                                          ; 1       ;
; genlock:inst8|dac_step[2]                                                          ; 1       ;
; genlock:inst8|dac_step[1]                                                          ; 1       ;
; genlock:inst8|dac_step[0]                                                          ; 1       ;
; sdram:inst|SdrCmd[0]                                                               ; 1       ;
; sdram:inst|SdrCmd[1]                                                               ; 1       ;
; sdram:inst|SdrCmd[2]                                                               ; 1       ;
; input_detect:inst2|Add2~26                                                         ; 1       ;
; input_detect:inst2|Add2~25                                                         ; 1       ;
; input_detect:inst2|Add2~24                                                         ; 1       ;
; input_detect:inst2|Add2~23                                                         ; 1       ;
; input_detect:inst2|Add2~22                                                         ; 1       ;
; input_detect:inst2|Add2~21                                                         ; 1       ;
; input_detect:inst2|Add2~20                                                         ; 1       ;
; input_detect:inst2|Add2~19                                                         ; 1       ;
; input_detect:inst2|Add2~18                                                         ; 1       ;
; input_detect:inst2|Add2~17                                                         ; 1       ;
; input_detect:inst2|Add2~16                                                         ; 1       ;
; input_detect:inst2|Add2~15                                                         ; 1       ;
; input_detect:inst2|Add2~14                                                         ; 1       ;
; input_detect:inst2|Add2~13                                                         ; 1       ;
; input_detect:inst2|Add2~12                                                         ; 1       ;
; input_detect:inst2|Add2~11                                                         ; 1       ;
; input_detect:inst2|Add2~10                                                         ; 1       ;
; input_detect:inst2|Add2~9                                                          ; 1       ;
; input_detect:inst2|Add2~8                                                          ; 1       ;
; input_detect:inst2|Add2~7                                                          ; 1       ;
; input_detect:inst2|Add2~6                                                          ; 1       ;
; input_detect:inst2|Add2~5                                                          ; 1       ;
; input_detect:inst2|Add2~4                                                          ; 1       ;
; input_detect:inst2|Add2~3                                                          ; 1       ;
; input_detect:inst2|Add2~2                                                          ; 1       ;
; input_detect:inst2|Add2~1                                                          ; 1       ;
; input_detect:inst2|Add2~0                                                          ; 1       ;
; input_detect:inst2|Add3~26                                                         ; 1       ;
; input_detect:inst2|Add3~25                                                         ; 1       ;
; input_detect:inst2|Add3~24                                                         ; 1       ;
; input_detect:inst2|Add3~23                                                         ; 1       ;
; input_detect:inst2|Add3~22                                                         ; 1       ;
; input_detect:inst2|Add3~21                                                         ; 1       ;
; input_detect:inst2|Add3~20                                                         ; 1       ;
; input_detect:inst2|Add3~19                                                         ; 1       ;
; input_detect:inst2|Add3~18                                                         ; 1       ;
; input_detect:inst2|Add3~17                                                         ; 1       ;
; input_detect:inst2|Add3~16                                                         ; 1       ;
; input_detect:inst2|Add3~15                                                         ; 1       ;
; input_detect:inst2|Add3~14                                                         ; 1       ;
; input_detect:inst2|Add3~13                                                         ; 1       ;
; input_detect:inst2|Add3~12                                                         ; 1       ;
; input_detect:inst2|Add3~11                                                         ; 1       ;
; input_detect:inst2|Add3~10                                                         ; 1       ;
; input_detect:inst2|Add3~9                                                          ; 1       ;
+------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+
; Name                                                                                 ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+--------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+
; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 512                         ; 16                          ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X22_Y11_N0 ; Don't care           ; Old data        ; Old data        ;
; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 1024                        ; 8                           ; 512                         ; 16                          ; 8192                ; 1    ; None ; M9K_X22_Y16_N0 ; Old data             ; Old data        ; Old data        ;
+--------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,002 / 71,559 ( 1 % ) ;
; C16 interconnects           ; 64 / 2,597 ( 2 % )     ;
; C4 interconnects            ; 487 / 46,848 ( 1 % )   ;
; Direct links                ; 257 / 71,559 ( < 1 % ) ;
; Global clocks               ; 2 / 20 ( 10 % )        ;
; Local interconnects         ; 434 / 24,624 ( 2 % )   ;
; R24 interconnects           ; 62 / 2,496 ( 2 % )     ;
; R4 interconnects            ; 503 / 62,424 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.23) ; Number of LABs  (Total = 56) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 2                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 5                            ;
; 15                                          ; 6                            ;
; 16                                          ; 38                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.57) ; Number of LABs  (Total = 56) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 6                            ;
; 1 Clock                            ; 46                           ;
; 1 Clock enable                     ; 21                           ;
; 1 Sync. load                       ; 5                            ;
; 2 Clock enables                    ; 8                            ;
; 2 Clocks                           ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 20.07) ; Number of LABs  (Total = 56) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 6                            ;
; 17                                           ; 2                            ;
; 18                                           ; 7                            ;
; 19                                           ; 3                            ;
; 20                                           ; 2                            ;
; 21                                           ; 3                            ;
; 22                                           ; 4                            ;
; 23                                           ; 3                            ;
; 24                                           ; 1                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 3                            ;
; 28                                           ; 6                            ;
; 29                                           ; 1                            ;
; 30                                           ; 3                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.52) ; Number of LABs  (Total = 56) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 3                            ;
; 3                                               ; 3                            ;
; 4                                               ; 2                            ;
; 5                                               ; 0                            ;
; 6                                               ; 4                            ;
; 7                                               ; 2                            ;
; 8                                               ; 4                            ;
; 9                                               ; 1                            ;
; 10                                              ; 5                            ;
; 11                                              ; 5                            ;
; 12                                              ; 7                            ;
; 13                                              ; 5                            ;
; 14                                              ; 3                            ;
; 15                                              ; 2                            ;
; 16                                              ; 4                            ;
; 17                                              ; 1                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.09) ; Number of LABs  (Total = 56) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 3                            ;
; 4                                            ; 3                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 2                            ;
; 8                                            ; 2                            ;
; 9                                            ; 2                            ;
; 10                                           ; 2                            ;
; 11                                           ; 3                            ;
; 12                                           ; 3                            ;
; 13                                           ; 3                            ;
; 14                                           ; 2                            ;
; 15                                           ; 2                            ;
; 16                                           ; 4                            ;
; 17                                           ; 6                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 0                            ;
; 21                                           ; 3                            ;
; 22                                           ; 0                            ;
; 23                                           ; 3                            ;
; 24                                           ; 2                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 19    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 11    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                             ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.         ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                    ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O                    ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.         ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                            ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                            ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 69        ; 39           ; 69        ; 0            ; 0            ; 69        ; 69        ; 0            ; 69        ; 69        ; 3            ; 49           ; 0            ; 8            ; 27           ; 3            ; 49           ; 27           ; 8            ; 0            ; 0            ; 49           ; 52           ; 0            ; 0            ; 0            ; 0            ; 69        ; 58           ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 30           ; 0         ; 69           ; 69           ; 0         ; 0         ; 69           ; 0         ; 0         ; 66           ; 20           ; 69           ; 61           ; 42           ; 66           ; 20           ; 42           ; 61           ; 69           ; 69           ; 20           ; 17           ; 69           ; 69           ; 69           ; 69           ; 0         ; 11           ; 69           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; DRAM_CLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CKE           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CS_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_RAS_N         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CAS_N         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_WE_N          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; D0                 ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; D1                 ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; D2                 ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGAR0              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGAR1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGAG0              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGAG1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGAB0              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGAB1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGAR2              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGAG2              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGAVS              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGAHS              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[12]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[11]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[10]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[9]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[8]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[7]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[6]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[5]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[4]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[3]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[2]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[1]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[0]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_BA[1]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_BA[0]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQM[1]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQM[0]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FP5                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FP6                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[14]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[13]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[12]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[11]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[10]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[9]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[8]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[7]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[6]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[5]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[4]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[3]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[2]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[1]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[0]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DIFFB              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DIFFBn             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DIFFG              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DIFFGn             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DIFFR              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DIFFRn             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FP0                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSYNC              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VSYNC              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FP4                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FP7                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FP3                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FP1                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FP2                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                             ;
+---------------------------------------------------+---------------------------------------------------+-------------------+
; Source Clock(s)                                   ; Destination Clock(s)                              ; Delay Added in ns ;
+---------------------------------------------------+---------------------------------------------------+-------------------+
; I/O                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 3.2               ;
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 2.0               ;
+---------------------------------------------------+---------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                              ;
+--------------------------+-----------------------------+-------------------+
; Source Register          ; Destination Register        ; Delay Added in ns ;
+--------------------------+-----------------------------+-------------------+
; HSYNC                    ; input_detect:inst2|sync     ; 0.733             ;
; VSYNC                    ; genlock:inst8|frame[0]      ; 0.401             ;
; FP4                      ; genlock:inst8|row_number[9] ; 0.381             ;
; genlock:inst8|sync_level ; sdram:inst|SdrAddress[22]   ; 0.249             ;
; DIFFR                    ; genlock:inst8|red_adc[0]    ; 0.233             ;
; genlock:inst8|vcount[13] ; genlock:inst8|frame[0]      ; 0.103             ;
; genlock:inst8|vcount[12] ; genlock:inst8|frame[0]      ; 0.103             ;
; genlock:inst8|vcount[11] ; genlock:inst8|frame[0]      ; 0.103             ;
; genlock:inst8|vcount[10] ; genlock:inst8|frame[0]      ; 0.103             ;
; genlock:inst8|vcount[8]  ; genlock:inst8|frame[0]      ; 0.103             ;
; genlock:inst8|vcount[7]  ; genlock:inst8|frame[0]      ; 0.103             ;
; genlock:inst8|vcount[6]  ; genlock:inst8|frame[0]      ; 0.103             ;
; genlock:inst8|vcount[5]  ; genlock:inst8|frame[0]      ; 0.103             ;
; genlock:inst8|vcount[4]  ; genlock:inst8|frame[0]      ; 0.103             ;
; genlock:inst8|vcount[3]  ; genlock:inst8|frame[0]      ; 0.103             ;
; genlock:inst8|vcount[2]  ; genlock:inst8|frame[0]      ; 0.103             ;
; genlock:inst8|vcount[1]  ; genlock:inst8|frame[0]      ; 0.103             ;
; genlock:inst8|vcount[9]  ; genlock:inst8|frame[0]      ; 0.103             ;
+--------------------------+-----------------------------+-------------------+
Note: This table only shows the top 18 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE22F17C6 for design "rgb2vga"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll_ntsc:inst6|altpll:altpll_component|pll_ntsc_altpll1:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 126, clock division of 55, and phase shift of 0 degrees (0 ps) for pll_ntsc:inst6|altpll:altpll_component|pll_ntsc_altpll1:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 63, clock division of 125, and phase shift of 0 degrees (0 ps) for pll_ntsc:inst6|altpll:altpll_component|pll_ntsc_altpll1:auto_generated|wire_pll1_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'rgb2vga.out.sdc'
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000     CLOCK_50
    Info (332111):    8.730 inst6|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   39.682 inst6|altpll_component|auto_generated|pll1|clk[1]
Info (176353): Automatically promoted node pll_ntsc:inst6|altpll:altpll_component|pll_ntsc_altpll1:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node pll_ntsc:inst6|altpll:altpll_component|pll_ntsc_altpll1:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 55 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 2 register duplicates
Warning (15064): PLL "pll_ntsc:inst6|altpll:altpll_component|pll_ntsc_altpll1:auto_generated|pll1" output port clk[0] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.56 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/altera/projects/rgb2vga/vhdl/output_files/rgb2vga.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 746 megabytes
    Info: Processing ended: Sun Nov 23 20:49:08 2014
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/projects/rgb2vga/vhdl/output_files/rgb2vga.fit.smsg.


