#-----------------------------------------------------------
# Vivado v2019.1 (64-bit)
# SW Build 2552052 on Fri May 24 14:49:42 MDT 2019
# IP Build 2548770 on Fri May 24 18:01:18 MDT 2019
# Start of session at: Tue Jan 23 14:51:20 2024
# Process ID: 1372
# Current directory: D:/Учеба/Автомат. разраб. цифр. устр. ПЛИС/FPGA_coursework
# Command line: vivado.exe -gui_launcher_event rodinguilauncherevent2404 D:\Учеба\Автомат. разраб. цифр. устр. ПЛИС\FPGA_coursework\DTH11_UART.xpr
# Log file: D:/Учеба/Автомат. разраб. цифр. устр. ПЛИС/FPGA_coursework/vivado.log
# Journal file: D:/Учеба/Автомат. разраб. цифр. устр. ПЛИС/FPGA_coursework\vivado.jou
#-----------------------------------------------------------
start_gui
open_project {D:/Учеба/Автомат. разраб. цифр. устр. ПЛИС/FPGA_coursework/DTH11_UART.xpr}
update_compile_order -fileset sources_1
export_ip_user_files -of_objects  [get_files {{D:/Учеба/Автомат. разраб. цифр. устр. ПЛИС/FPGA_coursework/DTH11_UART.srcs/sources_1/new/DTH11_UART.sv}}] -no_script -reset -force -quiet
remove_files  {{D:/Учеба/Автомат. разраб. цифр. устр. ПЛИС/FPGA_coursework/DTH11_UART.srcs/sources_1/new/DTH11_UART.sv}}
close [ open {D:/Учеба/Автомат. разраб. цифр. устр. ПЛИС/FPGA_coursework/DTH11_UART.srcs/sources_1/new/uart.v} w ]
add_files {{D:/Учеба/Автомат. разраб. цифр. устр. ПЛИС/FPGA_coursework/DTH11_UART.srcs/sources_1/new/uart.v}}
close [ open {D:/Учеба/Автомат. разраб. цифр. устр. ПЛИС/FPGA_coursework/DTH11_UART.srcs/sources_1/new/uarttx.v} w ]
add_files {{D:/Учеба/Автомат. разраб. цифр. устр. ПЛИС/FPGA_coursework/DTH11_UART.srcs/sources_1/new/uarttx.v}}
update_compile_order -fileset sources_1
