Fitter report for pcie_ed
Wed Mar 20 17:28:20 2024
Quartus Prime Version 23.4.1 Build 205 02/08/2024 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Partition Summary
  6. Fitter Netlist Optimizations
---- Plan Stage Reports ----
       7. Fitter Device Options
       8. Operating Settings and Conditions
       9. Pin-Out File
      10. Input Pins
      11. Output Pins
      12. I/O Bank Usage
      13. Detailed I/O Block Info
      14. All Package Pins
      15. PLL Usage Summary
      16. Output Pin Default Load For Reported TCO
      17. I/O Assignment Warnings
      18. HSSI Transmitter Channel and Receiver Channel
      19. Control Signals
---- Place Stage Reports ----
      20. Fitter Partition Statistics
      21. Global & Other Fast Signals Summary
      22. Global Signal Visualization
      23. Global & Other Fast Signals Details
      24. Fitter Duplication Summary
      25. Non-Global High Fan-Out Signals
      26. Fitter RAM Summary
      27. Fitter Physical RAM Information
      28. Fitter Resource Usage Summary
      29. Fitter Resource Utilization by Entity
---- Route Stage Reports ----
      30. Nets with Highest Wire Count
      31. Delay Chain Summary
      32. Routing Usage Summary
      33. Estimated Delay Added for Hold Timing Summary
      34. Estimated Delay Added for Hold Timing Details
      35. Global Router Congestion Hotspot Summary
      36. Global Router Wire Utilization Map
      37. Peak Wire Demand Summary
      38. Peak Wire Demand Details
      39. Peak Total Grid Crossings
---- Retime Stage Reports ----
      40. Hyper-Retimer Settings
      41. Reset Sequence Requirement
      42. Retiming Limit Summary
      43. Critical Chain Summary for Transfer from internal_clk to iopll0|iopll0_outclk1
      44. Clock Domain dut|dut|coreclkout_hip_pld_clk (Meets timing requirements: No further analysis performed.)
      45. Clock Domain iopll0|iopll0_outclk1 (Meets timing requirements: No further analysis performed.)
      46. Transfer from dut|dut|coreclkout_hip_pld_clk to iopll0|iopll0_outclk1 (Meets timing requirements: No further analysis performed.)
      47. Transfer from dut|dut_avmm_clock0 to dut|dut|coreclkout_hip_pld_clk (Meets timing requirements: No further analysis performed.)
      48. Clock Domain pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 (Meets timing requirements: No further analysis performed.)
      49. Transfer from iopll0|iopll0_outclk1 to pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 (Meets timing requirements: No further analysis performed.)
      50. Clock Domain dut|dut_avmm_clock0 (Meets timing requirements: No further analysis performed.)
      51. Transfer from dut|dut|coreclkout_hip_pld_clk to dut|dut_avmm_clock0 (Meets timing requirements: No further analysis performed.)
      52. Transfer from pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 to dut|dut|coreclkout_hip_pld_clk (Meets timing requirements: No further analysis performed.)
      53. Transfer from dut|dut|coreclkout_hip_pld_clk to pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 (Meets timing requirements: No further analysis performed.)
      54. Hyper-Retimer INI Usage
---- Finalize Stage Reports ----
      55. Routing Usage Summary
 56. Ignored Assignments
 57. Fitter INI Usage
 58. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the Intel FPGA Software License Subscription Agreements 
on the Quartus Prime software download page.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Wed Mar 20 17:28:20 2024      ;
; Quartus Prime Version           ; 23.4.1 Build 205 02/08/2024 SC Pro Edition ;
; Revision Name                   ; pcie_ed                                    ;
; Top-level Entity Name           ; pcie_ed                                    ;
; Family                          ; Agilex 5                                   ;
; Device                          ; A5ED065BB32AE4SR0                          ;
; Timing Models                   ; Preliminary                                ;
; Power Models                    ; Preliminary                                ;
; Device Status                   ; Preliminary                                ;
; Logic utilization (in ALMs)     ; 10,810 / 222,400 ( 5 % )                   ;
; Total dedicated logic registers ; 30707                                      ;
; Total pins                      ; 21 / 624 ( 3 % )                           ;
; Total block memory bits         ; 1,071,912 / 32,993,280 ( 3 % )             ;
; Total RAM Blocks                ; 186 / 1,611 ( 12 % )                       ;
; Total DSP Blocks                ; 0 / 846 ( 0 % )                            ;
; Total GTS Transceiver Channels  ; 4 / 24 ( 17 % )                            ;
; Total HSSI Ethernet Channels    ; 0 / 6 ( 0 % )                              ;
; Total HSSI PCIEs                ; 1 / 6 ( 17 % )                             ;
; Total HSSI HPS                  ; 0 / 1 ( 0 % )                              ;
; Total PLLs                      ; 1 / 15 ( 7 % )                             ;
+---------------------------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                              ;
+------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                       ; Setting                               ; Default Value                         ;
+------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                       ; A5ED065BB32AE4SR0                     ;                                       ;
; Enable parallel Assembler and Timing Analyzer during compilation             ; On                                    ; On                                    ;
; Enable compact report table                                                  ; Off                                   ; Off                                   ;
; Enable Design Assistant in the compilation flow                              ; On                                    ; On                                    ;
; Design Assistant include IP blocks                                           ; Off                                   ; Off                                   ;
; High fanout net threshold for RAM inference                                  ; 15                                    ; 15                                    ;
; Design Assistant limit on reported violations per rule                       ; 5000                                  ; 5000                                  ;
; Perform Simultaneous Multicorner Analysis                                    ; On                                    ; On                                    ;
; Optimization Mode                                                            ; Balanced                              ; Balanced                              ;
; Allow Register Retiming                                                      ; On                                    ; On                                    ;
; Allow RAM Retiming                                                           ; Off                                   ; Off                                   ;
; Allow DSP Retiming                                                           ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                             ; Normal                                ; Normal                                ;
; Placement Effort Multiplier                                                  ; 1.0                                   ; 1.0                                   ;
; Advanced Physical Synthesis                                                  ; On                                    ; On                                    ;
; VID Operation mode                                                           ; PMBus Master                          ; PMBus Master                          ;
; USE CONF_DONE output                                                         ; Off                                   ; Off                                   ;
; USE PWRMGT_SCL output                                                        ; Off                                   ; Off                                   ;
; USE PWRMGT_SDA output                                                        ; Off                                   ; Off                                   ;
; USE PWRMGT_ALERT output                                                      ; Off                                   ; Off                                   ;
; USE INIT_DONE output                                                         ; Off                                   ; Off                                   ;
; USE CVP_CONFDONE output                                                      ; Off                                   ; Off                                   ;
; USE SEU_ERROR output                                                         ; Off                                   ; Off                                   ;
; USE HPS_COLD_nRESET                                                          ; Off                                   ; Off                                   ;
; USE HPS warm nreset                                                          ; Off                                   ; Off                                   ;
; HPS warm reset pin mode                                                      ; BIDIRECTIONAL                         ; BIDIRECTIONAL                         ;
; HPS cold reset pin mode                                                      ; BIDIRECTIONAL                         ; BIDIRECTIONAL                         ;
; USE CATTRIP output                                                           ; Off                                   ; Off                                   ;
; USE nCATTRIP output                                                          ; Off                                   ; Off                                   ;
; USE ANTI Tampering output                                                    ; Off                                   ; Off                                   ;
; USE TAMPERDETECTION output                                                   ; Off                                   ; Off                                   ;
; USE TAMPERRESPONSESTATUS output                                              ; Off                                   ; Off                                   ;
; PCIE Calib start                                                             ; Off                                   ; Off                                   ;
; Direct to Factory Image                                                      ; Off                                   ; Off                                   ;
; USE DATA UNLOCK output                                                       ; Off                                   ; Off                                   ;
; Enable unused RX clock workaround                                            ; Off                                   ; Off                                   ;
; Preserve unused RX/TX channels                                               ; On                                    ; On                                    ;
; Ignore the power supply of HSSI column when preserving unused RX/TX channels ; On                                    ; On                                    ;
; Configuration clock source                                                   ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                         ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                                 ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                  ; On                                    ; On                                    ;
; Report Packed DSP Register Names                                             ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                             ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                             ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing                                                              ; Normal compilation                    ; Normal compilation                    ;
; Optimize IOC Register Placement for Timing                                   ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                                ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                  ; Automatically                         ; Automatically                         ;
; Fitter Density Packing Effort                                                ; Normal                                ; Normal                                ;
; Fitter Initial Placement Seed                                                ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                        ; Off                                   ; Off                                   ;
; Weak Pull-Down Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                    ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                        ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                            ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                                 ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                        ; Off                                   ; Off                                   ;
; Auto Global Clock                                                            ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                         ; On                                    ; On                                    ;
; Reserve all unused pins                                                      ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                  ; Auto                                  ; Auto                                  ;
; Optimize Design for Metastability                                            ; On                                    ; On                                    ;
; Analyze Auto-Detected Synchronizers for Metastability                        ; Off                                   ; Off                                   ;
; Active Serial clock source                                                   ; AS_FREQ_100MHZ                        ; AS_FREQ_100MHZ                        ;
; Physical Placement Effort                                                    ; Normal                                ; Normal                                ;
; Number of Example Nodes Reported in Fitter Messages                          ; 50                                    ; 50                                    ;
; Generate Security Masked Settings files (.smsf) for security verification    ; Off                                   ; Off                                   ;
; Enable Intermediate Fitter Snapshots                                         ; Off                                   ; Off                                   ;
; Schmitt Trigger                                                              ; On                                    ; On                                    ;
; The Maximum physical M20Ks reported in the physical RAM report               ; 500                                   ; 500                                   ;
; Wirelut Removal Setup Guard Band                                             ; 100                                   ; 100                                   ;
; Wirelut Removal Hold Guard Band                                              ; 100                                   ; 100                                   ;
; USE Additional QSPI Flash                                                    ; Off                                   ; Off                                   ;
; NOC Common Address Range Security Check                                      ; Off                                   ; Off                                   ;
+------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 20     ;
; Maximum allowed            ; 14     ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------+
; Fitter Partition Summary                                                                   ;
+----------------+----------------+---------+--------------+-------+-------------------------+
; Partition Name ; Hierarchy Path ; Type    ; Preservation ; Empty ; Partition Database File ;
+----------------+----------------+---------+--------------+-------+-------------------------+
; root_partition ; |              ; Default ;              ;       ;                         ;
;  auto_fab_0    ; auto_fab_0     ; Default ;              ;       ;                         ;
+----------------+----------------+---------+--------------+-------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; Node                                                                                                                                                                            ; Action          ; Operation                                         ; Reason                   ; Node Port ; Destination Node                                                                                                                                                                          ; Destination Port ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; mem0|mem0|lvl2_readdata[0]                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a0                                                                                                       ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[100]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a100                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[101]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a101                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[102]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a102                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[103]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a103                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[104]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a104                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[105]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a105                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[106]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a106                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[107]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a107                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[108]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a108                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[109]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a109                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[10]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a10                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[110]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a110                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[111]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a111                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[112]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a112                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[113]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a113                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[114]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a114                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[115]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a115                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[116]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a116                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[117]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a117                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[118]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a118                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[119]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a119                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[11]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a11                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[120]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a120                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[121]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a121                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[122]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a122                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[123]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a123                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[124]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a124                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[125]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a125                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[126]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a126                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[127]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a127                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[128]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a128                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[129]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a129                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[12]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a12                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[130]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a130                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[131]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a131                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[132]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a132                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[133]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a133                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[134]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a134                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[135]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a135                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[136]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a136                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[137]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a137                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[138]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a138                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[139]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a139                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[13]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a13                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[140]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a140                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[141]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a141                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[142]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a142                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[143]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a143                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[144]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a144                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[145]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a145                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[146]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a146                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[147]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a147                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[148]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a148                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[149]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a149                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[14]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a14                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[150]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a150                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[151]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a151                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[152]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a152                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[153]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a153                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[154]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a154                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[155]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a155                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[156]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a156                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[157]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a157                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[158]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a158                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[159]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a159                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[15]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a15                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[160]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a160                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[161]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a161                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[162]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a162                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[163]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a163                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[164]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a164                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[165]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a165                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[166]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a166                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[167]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a167                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[168]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a168                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[169]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a169                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[16]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a16                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[170]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a170                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[171]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a171                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[172]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a172                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[173]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a173                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[174]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a174                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[175]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a175                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[176]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a176                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[177]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a177                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[178]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a178                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[179]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a179                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[17]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a17                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[180]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a180                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[181]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a181                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[182]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a182                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[183]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a183                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[184]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a184                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[185]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a185                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[186]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a186                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[187]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a187                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[188]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a188                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[189]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a189                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[18]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a18                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[190]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a190                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[191]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a191                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[192]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a192                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[193]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a193                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[194]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a194                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[195]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a195                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[196]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a196                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[197]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a197                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[198]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a198                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[199]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a199                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[19]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a19                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[1]                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a1                                                                                                       ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[200]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a200                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[201]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a201                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[202]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a202                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[203]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a203                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[204]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a204                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[205]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a205                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[206]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a206                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[207]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a207                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[208]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a208                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[209]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a209                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[20]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a20                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[210]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a210                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[211]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a211                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[212]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a212                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[213]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a213                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[214]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a214                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[215]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a215                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[216]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a216                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[217]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a217                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[218]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a218                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[219]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a219                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[21]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a21                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[220]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a220                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[221]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a221                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[222]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a222                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[223]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a223                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[224]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a224                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[225]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a225                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[226]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a226                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[227]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a227                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[228]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a228                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[229]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a229                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[22]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a22                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[230]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a230                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[231]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a231                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[232]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a232                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[233]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a233                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[234]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a234                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[235]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a235                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[236]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a236                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[237]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a237                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[238]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a238                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[239]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a239                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[23]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a23                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[240]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a240                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[241]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a241                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[242]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a242                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[243]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a243                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[244]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a244                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[245]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a245                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[246]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a246                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[247]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a247                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[248]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a248                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[249]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a249                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[24]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a24                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[250]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a250                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[251]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a251                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[252]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a252                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[253]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a253                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[254]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a254                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[255]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a255                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[256]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a256                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[257]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a257                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[258]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a258                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[259]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a259                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[25]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a25                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[260]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a260                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[261]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a261                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[262]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a262                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[263]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a263                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[264]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a264                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[265]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a265                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[266]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a266                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[267]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a267                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[268]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a268                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[269]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a269                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[26]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a26                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[270]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a270                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[271]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a271                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[272]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a272                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[273]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a273                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[274]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a274                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[275]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a275                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[276]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a276                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[277]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a277                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[278]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a278                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[279]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a279                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[27]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a27                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[280]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a280                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[281]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a281                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[282]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a282                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[283]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a283                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[284]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a284                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[285]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a285                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[286]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a286                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[287]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a287                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[288]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a288                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[289]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a289                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[28]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a28                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[290]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a290                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[291]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a291                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[292]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a292                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[293]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a293                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[294]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a294                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[295]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a295                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[296]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a296                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[297]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a297                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[298]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a298                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[299]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a299                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[29]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a29                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[2]                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a2                                                                                                       ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[300]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a300                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[301]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a301                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[302]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a302                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[303]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a303                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[304]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a304                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[305]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a305                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[306]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a306                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[307]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a307                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[308]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a308                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[309]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a309                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[30]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a30                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[310]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a310                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[311]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a311                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[312]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a312                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[313]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a313                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[314]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a314                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[315]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a315                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[316]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a316                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[317]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a317                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[31]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a31                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[320]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a320                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[321]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a321                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[322]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a322                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[323]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a323                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[324]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a324                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[325]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a325                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[326]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a326                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[327]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a327                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[328]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a328                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[329]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a329                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[32]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a32                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[330]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a330                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[331]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a331                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[332]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a332                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[333]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a333                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[334]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a334                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[335]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a335                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[336]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a336                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[337]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a337                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[338]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a338                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[339]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a339                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[33]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a33                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[340]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a340                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[341]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a341                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[342]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a342                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[343]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a343                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[344]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a344                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[345]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a345                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[346]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a346                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[347]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a347                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[348]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a348                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[349]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a349                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[34]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a34                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[350]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a350                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[352]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a352                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[353]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a353                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[354]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a354                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[355]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a355                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[356]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a356                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[357]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a357                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[358]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a358                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[359]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a359                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[35]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a35                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[360]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a360                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[361]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a361                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[362]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a362                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[363]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a363                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[364]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a364                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[365]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a365                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[366]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a366                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[367]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a367                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[368]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a368                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[369]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a369                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[36]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a36                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[370]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a370                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[371]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a371                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[372]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a372                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[373]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a373                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[374]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a374                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[375]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a375                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[376]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a376                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[377]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a377                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[378]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a378                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[379]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a379                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[37]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a37                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[380]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a380                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[381]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a381                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[384]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a384                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[385]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a385                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[386]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a386                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[387]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a387                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[388]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a388                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[389]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a389                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[38]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a38                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[390]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a390                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[391]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a391                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[392]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a392                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[393]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a393                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[394]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a394                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[395]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a395                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[396]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a396                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[397]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a397                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[398]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a398                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[399]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a399                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[39]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a39                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[3]                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a3                                                                                                       ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[400]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a400                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[401]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a401                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[402]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a402                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[403]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a403                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[404]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a404                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[405]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a405                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[406]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a406                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[407]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a407                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[408]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a408                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[409]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a409                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[40]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a40                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[410]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a410                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[411]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a411                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[412]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a412                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[413]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a413                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[414]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a414                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[416]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a416                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[417]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a417                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[418]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a418                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[419]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a419                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[41]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a41                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[420]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a420                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[421]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a421                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[422]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a422                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[423]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a423                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[424]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a424                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[425]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a425                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[426]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a426                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[427]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a427                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[428]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a428                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[429]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a429                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[42]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a42                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[430]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a430                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[431]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a431                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[432]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a432                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[433]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a433                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[434]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a434                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[435]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a435                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[436]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a436                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[437]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a437                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[438]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a438                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[439]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a439                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[43]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a43                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[440]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a440                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[441]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a441                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[442]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a442                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[443]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a443                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[444]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a444                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[445]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a445                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[448]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a448                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[449]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a449                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[44]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a44                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[450]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a450                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[451]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a451                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[452]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a452                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[453]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a453                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[454]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a454                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[455]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a455                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[456]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a456                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[457]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a457                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[458]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a458                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[459]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a459                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[45]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a45                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[460]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a460                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[461]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a461                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[462]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a462                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[463]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a463                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[464]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a464                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[465]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a465                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[466]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a466                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[467]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a467                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[468]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a468                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[469]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a469                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[46]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a46                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[470]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a470                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[471]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a471                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[472]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a472                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[473]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a473                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[474]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a474                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[475]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a475                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[476]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a476                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[477]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a477                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[47]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a47                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[480]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a480                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[481]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a481                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[482]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a482                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[483]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a483                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[484]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a484                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[485]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a485                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[486]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a486                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[487]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a487                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[488]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a488                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[489]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a489                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[48]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a48                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[490]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a490                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[491]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a491                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[492]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a492                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[493]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a493                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[494]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a494                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[495]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a495                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[496]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a496                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[497]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a497                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[498]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a498                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[499]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a499                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[49]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a49                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[4]                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a4                                                                                                       ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[500]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a500                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[501]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a501                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[502]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a502                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[503]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a503                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[504]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a504                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[505]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a505                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[506]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a506                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[507]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a507                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[508]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a508                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[509]                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a509                                                                                                     ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[50]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a50                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[51]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a51                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[52]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a52                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[53]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a53                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[54]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a54                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[55]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a55                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[56]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a56                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[57]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a57                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[58]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a58                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[59]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a59                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[5]                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a5                                                                                                       ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[60]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a60                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[61]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a61                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[62]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a62                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[63]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a63                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[64]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a64                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[65]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a65                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[66]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a66                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[67]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a67                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[68]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a68                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[69]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a69                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[6]                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a6                                                                                                       ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[70]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a70                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[71]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a71                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[72]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a72                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[73]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a73                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[74]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a74                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[75]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a75                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[76]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a76                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[77]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a77                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[78]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a78                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[79]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a79                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[7]                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a7                                                                                                       ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[80]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a80                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[81]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a81                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[82]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a82                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[83]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a83                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[84]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a84                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[85]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a85                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[86]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a86                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[87]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a87                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[88]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a88                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[89]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a89                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[8]                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a8                                                                                                       ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[90]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a90                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[91]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a91                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[92]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a92                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[93]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a93                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[94]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a94                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[95]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a95                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[96]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a96                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[97]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a97                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[98]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a98                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[99]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a99                                                                                                      ; PORTBDATAOUT     ;
; mem0|mem0|lvl2_readdata[9]                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a9                                                                                                       ; PORTBDATAOUT     ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|p0_debounce_logic_inst|counter[7]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|p0_debounce_logic_inst|counter[7]~DUPLICATE                                                                                               ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_inst|dwcnt[1]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_inst|dwcnt[1]~DUPLICATE                                                                  ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_inst|ip_mmsg_pceom                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_inst|ip_mmsg_pceom~DUPLICATE                                                             ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_inst|msg_valid_d                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_inst|msg_valid_d~DUPLICATE                                                               ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_inst|shift[0]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_inst|shift[0]~DUPLICATE                                                                  ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_inst|shift[2]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_inst|shift[2]~DUPLICATE                                                                  ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_inst|shift[3]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_inst|shift[3]~DUPLICATE                                                                  ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_payload[63]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_payload[63]~DUPLICATE                                                                    ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|xfer_cycle_cnt_q[2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|xfer_cycle_cnt_q[2]~DUPLICATE                                                                        ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|csb_mstr_inst|dwcnt[1]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|csb_mstr_inst|dwcnt[1]~DUPLICATE                                                                       ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|csb_mstr_inst|ip_mmsg_pcirdy                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|csb_mstr_inst|ip_mmsg_pcirdy~DUPLICATE                                                                 ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|csb_mstr_inst|shift[0]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|csb_mstr_inst|shift[0]~DUPLICATE                                                                       ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|csb_mstr_inst|shift[1]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|csb_mstr_inst|shift[1]~DUPLICATE                                                                       ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|csb_mstr_inst|shift[2]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|csb_mstr_inst|shift[2]~DUPLICATE                                                                       ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|mmio_tag[0]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|mmio_tag[0]~DUPLICATE                                                                                  ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|mstr_msg_valid                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|mstr_msg_valid~DUPLICATE                                                                               ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|pld_mmio_req_sync_r                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|pld_mmio_req_sync_r~DUPLICATE                                                                          ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|cii_addr_int[4]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|cii_addr_int[4]~DUPLICATE                                                                               ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|cii_req_int                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|cii_req_int~DUPLICATE                                                                                   ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|cii_wr_int                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|cii_wr_int~DUPLICATE                                                                                    ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|cii_wr_vf_active_int                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|cii_wr_vf_active_int~DUPLICATE                                                                          ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst|dwcnt[1]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst|dwcnt[1]~DUPLICATE                                                                     ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst|dwcnt[2]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst|dwcnt[2]~DUPLICATE                                                                     ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst|ip_mmsg_pcirdy                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst|ip_mmsg_pcirdy~DUPLICATE                                                               ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst|msg_valid_d                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst|msg_valid_d~DUPLICATE                                                                  ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst|shift[1]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst|shift[1]~DUPLICATE                                                                     ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_valid                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_valid~DUPLICATE                                                                             ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciireq_trgt_inst|dwcnt[0]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciireq_trgt_inst|dwcnt[0]~DUPLICATE                                                                     ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciireq_trgt_inst|dwcnt[1]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciireq_trgt_inst|dwcnt[1]~DUPLICATE                                                                     ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciireq_trgt_inst|dwcnt[2]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciireq_trgt_inst|dwcnt[2]~DUPLICATE                                                                     ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciireq_trgt_inst|target1_claim                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciireq_trgt_inst|target1_claim~DUPLICATE                                                                ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|csb_tmsg_pceom                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|csb_tmsg_pceom~DUPLICATE                                                                             ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|csb_tmsg_pcmsgip                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|csb_tmsg_pcmsgip~DUPLICATE                                                                           ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|csb_tmsg_pcpayload[2][1]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|csb_tmsg_pcpayload[2][1]~DUPLICATE                                                                   ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|csb_tmsg_pcpayload[2][2]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|csb_tmsg_pcpayload[2][2]~DUPLICATE                                                                   ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|csb_tmsg_pcpayload[2][7]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|csb_tmsg_pcpayload[2][7]~DUPLICATE                                                                   ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|csb_tmsg_pcput                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|csb_tmsg_pcput~DUPLICATE                                                                             ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_counter[0]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_counter[0]~DUPLICATE                                                                            ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_counter[2]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_counter[2]~DUPLICATE                                                                            ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_counter[3]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_counter[3]~DUPLICATE                                                                            ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[10]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[10]~DUPLICATE                                                                             ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[12]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[12]~DUPLICATE                                                                             ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[1]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[1]~DUPLICATE                                                                              ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[2]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[2]~DUPLICATE                                                                              ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[3]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[3]~DUPLICATE                                                                              ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[4]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[4]~DUPLICATE                                                                              ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[7]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[7]~DUPLICATE                                                                              ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[8]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[8]~DUPLICATE                                                                              ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[9]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[9]~DUPLICATE                                                                              ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|nxtpcsel[10]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|nxtpcsel[10]~DUPLICATE                                                                               ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|nxtpcsel[2]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|nxtpcsel[2]~DUPLICATE                                                                                ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|nxtpcsel[7]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|nxtpcsel[7]~DUPLICATE                                                                                ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|nxtpcsel[8]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|nxtpcsel[8]~DUPLICATE                                                                                ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|pcsel_found                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|pcsel_found~DUPLICATE                                                                                ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|pld_csb_tmsg_pcpayload[2]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|pld_csb_tmsg_pcpayload[2]~DUPLICATE                                                                  ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|pld_csb_tmsg_pcpayload[3]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|pld_csb_tmsg_pcpayload[3]~DUPLICATE                                                                  ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|pld_csb_tmsg_pcpayload[7]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|pld_csb_tmsg_pcpayload[7]~DUPLICATE                                                                  ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scanpcsel[1]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scanpcsel[1]~DUPLICATE                                                                               ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scanpcsel[3]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scanpcsel[3]~DUPLICATE                                                                               ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scanpcsel[5]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scanpcsel[5]~DUPLICATE                                                                               ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scanpcsel[6]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scanpcsel[6]~DUPLICATE                                                                               ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scanpcsel[9]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scanpcsel[9]~DUPLICATE                                                                               ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[0] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[0]~DUPLICATE ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[1]~DUPLICATE ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[3] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[3]~DUPLICATE ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[4] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[4]~DUPLICATE ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|rd_ptr_count|count[0]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|rd_ptr_count|count[0]~DUPLICATE                     ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|rd_ptr_count|count[1]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|rd_ptr_count|count[1]~DUPLICATE                     ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|rd_ptr_count|count[4]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|rd_ptr_count|count[4]~DUPLICATE                     ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|wr_ptr|count[0]                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|wr_ptr|count[0]~DUPLICATE                           ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|wr_ptr|count[1]                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|wr_ptr|count[1]~DUPLICATE                           ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|wr_ptr|count[2]                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|wr_ptr|count[2]~DUPLICATE                           ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|wr_ptr|count[3]                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|wr_ptr|count[3]~DUPLICATE                           ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|sel_pc_pceom                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|sel_pc_pceom~DUPLICATE                                                                               ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|state_machine0_w.SM0_IDLE                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|state_machine0_w.SM0_IDLE~DUPLICATE                                                                  ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|state_machine0_w.SM0_INIT_CHANGE                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|state_machine0_w.SM0_INIT_CHANGE~DUPLICATE                                                           ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|state_machine0_w.SM0_MSTR_TRFR                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|state_machine0_w.SM0_MSTR_TRFR~DUPLICATE                                                             ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|state_machine0_w.SM0_REINIT_MSTR_TRFR                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|state_machine0_w.SM0_REINIT_MSTR_TRFR~DUPLICATE                                                      ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|state_machine0_w.SM0_SWITCH_PCSEL1                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|state_machine0_w.SM0_SWITCH_PCSEL1~DUPLICATE                                                         ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|state_machine1_w2[0]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|state_machine1_w2[0]~DUPLICATE                                                                       ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|state_machine1_w[0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|state_machine1_w[0]~DUPLICATE                                                                        ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|tmsg_cnt[0]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|tmsg_cnt[0]~DUPLICATE                                                                                ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|valid_count_reg[0]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|valid_count_reg[0]~DUPLICATE                                                                         ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|valid_count_reg[1]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|valid_count_reg[1]~DUPLICATE                                                                         ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|flr_inst|flrcmpl_mstr_inst|dwcnt[0]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|flr_inst|flrcmpl_mstr_inst|dwcnt[0]~DUPLICATE                                                                    ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_info[0]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_info[0]~DUPLICATE                                                                           ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_info[3]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_info[3]~DUPLICATE                                                                           ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_info[4]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_info[4]~DUPLICATE                                                                           ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_mstr_inst|ip_mmsg_pceom                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_mstr_inst|ip_mmsg_pceom~DUPLICATE                                                           ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_mstr_inst|msg_take                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_mstr_inst|msg_take~DUPLICATE                                                                ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_update                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_update~DUPLICATE                                                                            ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_assrt_csb_valid[0]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_assrt_csb_valid[0]~DUPLICATE                                                               ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_assrt_csb_valid[1]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_assrt_csb_valid[1]~DUPLICATE                                                               ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_assrt_csb_valid[2]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_assrt_csb_valid[2]~DUPLICATE                                                               ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_csb_in_prog                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_csb_in_prog~DUPLICATE                                                                      ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_csb_opcode[2]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_csb_opcode[2]~DUPLICATE                                                                    ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_dssrt_csb_valid[3]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_dssrt_csb_valid[3]~DUPLICATE                                                               ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_mstr_valid                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_mstr_valid~DUPLICATE                                                                       ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|msipend_mstr_inst|dwcnt[0]                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|msipend_mstr_inst|dwcnt[0]~DUPLICATE                                                              ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|msipend_mstr_inst|dwcnt[1]                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|msipend_mstr_inst|dwcnt[1]~DUPLICATE                                                              ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|remote_app_int_mirror[1]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|remote_app_int_mirror[1]~DUPLICATE                                                                ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_mstr_inst|dwcnt[0]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_mstr_inst|dwcnt[0]~DUPLICATE                                                                          ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_mstr_inst|ip_mmsg_pceom                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_mstr_inst|ip_mmsg_pceom~DUPLICATE                                                                     ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_mstr_inst|ip_mmsg_pcirdy                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_mstr_inst|ip_mmsg_pcirdy~DUPLICATE                                                                    ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_mstr_inst|msg_take                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_mstr_inst|msg_take~DUPLICATE                                                                          ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_mstr_inst|msg_valid_d                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_mstr_inst|msg_valid_d~DUPLICATE                                                                       ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_mstr_inst|shift[0]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_mstr_inst|shift[0]~DUPLICATE                                                                          ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_xmt_pme_pulsed[1]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_xmt_pme_pulsed[1]~DUPLICATE                                                                           ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_xmt_pme_pulsed[2]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_xmt_pme_pulsed[2]~DUPLICATE                                                                           ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_xmt_pme_pulsed[3]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_xmt_pme_pulsed[3]~DUPLICATE                                                                           ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_xmt_pme_pulsed[4]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_xmt_pme_pulsed[4]~DUPLICATE                                                                           ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_xmt_pme_pulsed[5]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_xmt_pme_pulsed[5]~DUPLICATE                                                                           ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_xmt_pme_pulsed[6]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_xmt_pme_pulsed[6]~DUPLICATE                                                                           ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_xmt_pme_pulsed[7]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_xmt_pme_pulsed[7]~DUPLICATE                                                                           ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|remote_ready_entr_l23                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|remote_ready_entr_l23~DUPLICATE                                                                          ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|prs_inst|prs_mstr_inst|dwcnt[0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|prs_inst|prs_mstr_inst|dwcnt[0]~DUPLICATE                                                                        ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|prs_inst|prs_mstr_inst|shift[1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|prs_inst|prs_mstr_inst|shift[1]~DUPLICATE                                                                        ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst|mstr_msg_valid                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst|mstr_msg_valid~DUPLICATE                                                                         ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst|rstevt_mstr_inst|ip_mmsg_pceom                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst|rstevt_mstr_inst|ip_mmsg_pceom~DUPLICATE                                                         ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst|rstevt_trgt_inst|msg_payload[26]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst|rstevt_trgt_inst|msg_payload[26]~DUPLICATE                                                       ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst|to_sent_lnkrstreq_asst_ack                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst|to_sent_lnkrstreq_asst_ack~DUPLICATE                                                             ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst|to_sent_perst_asst_ack                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst|to_sent_perst_asst_ack~DUPLICATE                                                                 ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst|to_sent_perst_deasst_ack                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst|to_sent_perst_deasst_ack~DUPLICATE                                                               ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|infinite_initial_pulse[0]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|infinite_initial_pulse[0]~DUPLICATE                                                   ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|infinite_initial_pulse[2]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|infinite_initial_pulse[2]~DUPLICATE                                                   ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|local_pending_counter[1]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|local_pending_counter[1]~DUPLICATE                                                    ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|hdr_reg_store[10]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|hdr_reg_store[10]~DUPLICATE                                              ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|hdr_reg_store[11]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|hdr_reg_store[11]~DUPLICATE                                              ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|hdr_reg_store[3]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|hdr_reg_store[3]~DUPLICATE                                               ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|hdr_reg_store[8]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|hdr_reg_store[8]~DUPLICATE                                               ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|infinite_hdr_mode_reg                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|infinite_hdr_mode_reg~DUPLICATE                                          ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|payload_reg_released[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|payload_reg_released[0]~DUPLICATE                                        ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|payload_reg_released[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|payload_reg_released[11]~DUPLICATE                                       ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|payload_reg_released[13]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|payload_reg_released[13]~DUPLICATE                                       ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|payload_reg_released[4]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|payload_reg_released[4]~DUPLICATE                                        ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|payload_reg_store[10]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|payload_reg_store[10]~DUPLICATE                                          ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|payload_reg_store[13]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|payload_reg_store[13]~DUPLICATE                                          ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|infinite_hdr_mode_reg                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|infinite_hdr_mode_reg~DUPLICATE                                           ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|payload_reg_released[10]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|payload_reg_released[10]~DUPLICATE                                        ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|payload_reg_released[3]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|payload_reg_released[3]~DUPLICATE                                         ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|payload_reg_store[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|payload_reg_store[1]~DUPLICATE                                            ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|payload_reg_store[4]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|payload_reg_store[4]~DUPLICATE                                            ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|payload_reg_store[7]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|payload_reg_store[7]~DUPLICATE                                            ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|payload_reg_store[8]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|payload_reg_store[8]~DUPLICATE                                            ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|hdr_reg_released[0]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|hdr_reg_released[0]~DUPLICATE                                              ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|hdr_reg_store[1]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|hdr_reg_store[1]~DUPLICATE                                                 ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|infinite_hdr_mode_reg                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|infinite_hdr_mode_reg~DUPLICATE                                            ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|infinite_payload_mode_reg                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|infinite_payload_mode_reg~DUPLICATE                                        ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_released[10]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_released[10]~DUPLICATE                                         ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_released[12]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_released[12]~DUPLICATE                                         ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_released[14]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_released[14]~DUPLICATE                                         ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_released[15]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_released[15]~DUPLICATE                                         ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_released[2]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_released[2]~DUPLICATE                                          ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_released[4]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_released[4]~DUPLICATE                                          ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_released[7]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_released[7]~DUPLICATE                                          ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_store[14]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_store[14]~DUPLICATE                                            ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_store[5]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_store[5]~DUPLICATE                                             ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|state_machine_out_w[0]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|state_machine_out_w[0]~DUPLICATE                                                      ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|state_machine_out_w[1]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|state_machine_out_w[1]~DUPLICATE                                                      ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|state_machine_out_w[2]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|state_machine_out_w[2]~DUPLICATE                                                      ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|state_machine_out_w[3]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|state_machine_out_w[3]~DUPLICATE                                                      ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|state_machine_out_w[4]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|state_machine_out_w[4]~DUPLICATE                                                      ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|txcredit_trgt_inst|msg_payload[24]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|txcredit_trgt_inst|msg_payload[24]~DUPLICATE                                          ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|txcredit_trgt_inst|msg_payload[38]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|txcredit_trgt_inst|msg_payload[38]~DUPLICATE                                          ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|txcredit_trgt_inst|msg_payload[40]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|txcredit_trgt_inst|msg_payload[40]~DUPLICATE                                          ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|txcredit_trgt_inst|msg_payload[45]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|txcredit_trgt_inst|msg_payload[45]~DUPLICATE                                          ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|txcredit_trgt_inst|msg_payload[59]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|txcredit_trgt_inst|msg_payload[59]~DUPLICATE                                          ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|txcredit_trgt_inst|target1_claim                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|txcredit_trgt_inst|target1_claim~DUPLICATE                                            ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|txcredit_trgt_inst|target1_claim_last                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|txcredit_trgt_inst|target1_claim_last~DUPLICATE                                       ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vferror_inst|vferr_tx_mstr_inst|dwcnt[1]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vferror_inst|vferr_tx_mstr_inst|dwcnt[1]~DUPLICATE                                                               ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vferror_inst|vferr_tx_mstr_inst|ip_mmsg_pceom                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vferror_inst|vferr_tx_mstr_inst|ip_mmsg_pceom~DUPLICATE                                                          ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vferror_inst|vferr_tx_mstr_inst|ip_mmsg_pcirdy                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vferror_inst|vferr_tx_mstr_inst|ip_mmsg_pcirdy~DUPLICATE                                                         ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vferror_inst|vferr_tx_mstr_inst|msg_valid_d                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vferror_inst|vferr_tx_mstr_inst|msg_valid_d~DUPLICATE                                                            ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vw_inst|vwmstr_mstr_inst|dwcnt[0]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vw_inst|vwmstr_mstr_inst|dwcnt[0]~DUPLICATE                                                                      ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vw_inst|vwmstr_mstr_inst|ip_mmsg_pcpayload[16]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vw_inst|vwmstr_mstr_inst|ip_mmsg_pcpayload[16]~DUPLICATE                                                         ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dp_marker[2]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dp_marker[2]~DUPLICATE                                                         ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[0].rx_pld_deskew_datapipe|data_pipe[2][11]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[0].rx_pld_deskew_datapipe|data_pipe[2][11]~DUPLICATE                ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[0].rx_pld_deskew_datapipe|data_pipe[4][80]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[0].rx_pld_deskew_datapipe|data_pipe[4][80]~DUPLICATE                ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[0].rx_pld_deskew_datapipe|o_tap_sel_one_hot[1]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[0].rx_pld_deskew_datapipe|o_tap_sel_one_hot[1]~DUPLICATE            ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[0].rx_pld_deskew_datapipe|o_tap_sel_one_hot[2]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[0].rx_pld_deskew_datapipe|o_tap_sel_one_hot[2]~DUPLICATE            ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[0].rx_pld_deskew_datapipe|o_tap_sel_one_hot[3]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[0].rx_pld_deskew_datapipe|o_tap_sel_one_hot[3]~DUPLICATE            ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|data_pipe[3][80]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|data_pipe[3][80]~DUPLICATE                ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|data_pipe[5][80]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|data_pipe[5][80]~DUPLICATE                ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|got_marker_r                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|got_marker_r~DUPLICATE                    ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|o_pld_data_deskewed[70]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|o_pld_data_deskewed[70]~DUPLICATE         ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|o_tap_sel_one_hot[1]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|o_tap_sel_one_hot[1]~DUPLICATE            ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|o_tap_sel_one_hot[2]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|o_tap_sel_one_hot[2]~DUPLICATE            ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|o_tap_sel_one_hot[3]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|o_tap_sel_one_hot[3]~DUPLICATE            ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|o_tap_sel_one_hot[5]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|o_tap_sel_one_hot[5]~DUPLICATE            ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe|data_pipe[1][80]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe|data_pipe[1][80]~DUPLICATE                ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe|data_pipe[3][80]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe|data_pipe[3][80]~DUPLICATE                ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe|data_pipe[5][80]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe|data_pipe[5][80]~DUPLICATE                ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe|o_tap_sel_one_hot[2]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe|o_tap_sel_one_hot[2]~DUPLICATE            ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe|o_tap_sel_one_hot[3]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe|o_tap_sel_one_hot[3]~DUPLICATE            ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe|data_pipe[0][80]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe|data_pipe[0][80]~DUPLICATE                ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe|data_pipe[2][80]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe|data_pipe[2][80]~DUPLICATE                ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe|data_pipe[3][80]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe|data_pipe[3][80]~DUPLICATE                ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe|data_pipe[5][80]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe|data_pipe[5][80]~DUPLICATE                ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe|got_marker_r                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe|got_marker_r~DUPLICATE                    ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|got_excessive_skew                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|got_excessive_skew~DUPLICATE                                            ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|o_dsk_done                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|o_dsk_done~DUPLICATE                                                    ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|o_reset_channels[0]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|o_reset_channels[0]~DUPLICATE                                           ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|o_reset_channels[2]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|o_reset_channels[2]~DUPLICATE                                           ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|o_reset_channels[3]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|o_reset_channels[3]~DUPLICATE                                           ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|retry_wait_count[0]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|retry_wait_count[0]~DUPLICATE                                           ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|retry_wait_count[1]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|retry_wait_count[1]~DUPLICATE                                           ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|state.ST_DESKEW_DONE                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|state.ST_DESKEW_DONE~DUPLICATE                                          ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|state.ST_DESKEW_ERROR                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|state.ST_DESKEW_ERROR~DUPLICATE                                         ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|state.ST_FINISH_DESKEW                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|state.ST_FINISH_DESKEW~DUPLICATE                                        ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|state.ST_RETRY                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|state.ST_RETRY~DUPLICATE                                                ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|ch_cnt[1]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|ch_cnt[1]~DUPLICATE                                                                                                      ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|cur_state.RELEASE_AIB_RST                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|cur_state.RELEASE_AIB_RST~DUPLICATE                                                                                      ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|cur_state.RESET_AIB                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|cur_state.RESET_AIB~DUPLICATE                                                                                            ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|cur_state.STG_DN_DONE                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|cur_state.STG_DN_DONE~DUPLICATE                                                                                          ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|cur_state.STG_UP_DONE                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|cur_state.STG_UP_DONE~DUPLICATE                                                                                          ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_hot_rst_cur_state[0]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_hot_rst_cur_state[0]~DUPLICATE                                                                                        ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_hot_rst_cur_state[3]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_hot_rst_cur_state[3]~DUPLICATE                                                                                        ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_hot_rst_cur_state[4]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_hot_rst_cur_state[4]~DUPLICATE                                                                                        ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_n_cycle_count_to_hot_rstrdy_release[1]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_n_cycle_count_to_hot_rstrdy_release[1]~DUPLICATE                                                                      ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_n_cycle_count_to_hot_rstrdy_release[2]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_n_cycle_count_to_hot_rstrdy_release[2]~DUPLICATE                                                                      ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_pld_warm_rst_rdy_r                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_pld_warm_rst_rdy_r~DUPLICATE                                                                                          ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pld_adapter_pld_rst_n_r[1]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pld_adapter_pld_rst_n_r[1]~DUPLICATE                                                                                     ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pld_adapter_pld_rst_n_r[2]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pld_adapter_pld_rst_n_r[2]~DUPLICATE                                                                                     ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pld_adapter_pld_rst_n_r[3]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pld_adapter_pld_rst_n_r[3]~DUPLICATE                                                                                     ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pld_adapter_pld_rst_n_r[4]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pld_adapter_pld_rst_n_r[4]~DUPLICATE                                                                                     ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|src_alive_r                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|src_alive_r~DUPLICATE                                                                                                    ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|stagger_cnt[0]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|stagger_cnt[0]~DUPLICATE                                                                                                 ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|stagger_cnt[2]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|stagger_cnt[2]~DUPLICATE                                                                                                 ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|stagger_cnt[3]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|stagger_cnt[3]~DUPLICATE                                                                                                 ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|stagger_cnt[5]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|stagger_cnt[5]~DUPLICATE                                                                                                 ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[260]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[260]~DUPLICATE                                                                        ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[264]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[264]~DUPLICATE                                                                        ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[266]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[266]~DUPLICATE                                                                        ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[267]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[267]~DUPLICATE                                                                        ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[269]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[269]~DUPLICATE                                                                        ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[275]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[275]~DUPLICATE                                                                        ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[277]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[277]~DUPLICATE                                                                        ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[278]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[278]~DUPLICATE                                                                        ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[283]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[283]~DUPLICATE                                                                        ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[286]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[286]~DUPLICATE                                                                        ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst1a|data1[259]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst1a|data1[259]~DUPLICATE                                                                       ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst1a|full1                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst1a|full1~DUPLICATE                                                                            ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|u_sm_x4_tx_deskew|counter_32_q[0]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|u_sm_x4_tx_deskew|counter_32_q[0]~DUPLICATE                                                                      ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|u_sm_x4_tx_deskew|counter_32_q[1]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|u_sm_x4_tx_deskew|counter_32_q[1]~DUPLICATE                                                                      ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|u_sm_x4_tx_deskew|counter_32_q[2]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|u_sm_x4_tx_deskew|counter_32_q[2]~DUPLICATE                                                                      ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|u_sm_x4_tx_deskew|counter_32_q[3]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|u_sm_x4_tx_deskew|counter_32_q[3]~DUPLICATE                                                                      ;                  ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|u_sm_x4_tx_deskew|tx_dsk_marker_2q[4]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|u_sm_x4_tx_deskew|tx_dsk_marker_2q[4]~DUPLICATE                                                                  ;                  ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|empty_dff                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|empty_dff~DUPLICATE                                                               ;                  ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|full_dff                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|full_dff~DUPLICATE                                                                ;                  ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|usedw_counter|count[0]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|usedw_counter|count[0]~DUPLICATE                                                  ;                  ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|usedw_is_1_dff                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|usedw_is_1_dff~DUPLICATE                                                          ;                  ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|wr_ptr|count[0]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|wr_ptr|count[0]~DUPLICATE                                                         ;                  ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|state[1]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|state[1]~DUPLICATE                                                                                                       ;                  ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|state[2]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|state[2]~DUPLICATE                                                                                                       ;                  ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|state[4]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|state[4]~DUPLICATE                                                                                                       ;                  ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|app_err_valid_o                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|app_err_valid_o~DUPLICATE                                                                                                             ;                  ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrptr_g1p|q_bin[5]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrptr_g1p|q_bin[5]~DUPLICATE                                                       ;                  ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[0]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[0]~DUPLICATE                                                               ;                  ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[1]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[1]~DUPLICATE                                                               ;                  ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[4]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[4]~DUPLICATE                                                               ;                  ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|app_ss_st_tx_tready_r                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|app_ss_st_tx_tready_r~DUPLICATE                                                                          ;                  ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdptr_g1p|q[1]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdptr_g1p|q[1]~DUPLICATE                                                 ;                  ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdptr_g1p|q[2]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdptr_g1p|q[2]~DUPLICATE                                                 ;                  ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdptr_g1p|q[5]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdptr_g1p|q[5]~DUPLICATE                                                 ;                  ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdptr_g1p|q_bin[3]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdptr_g1p|q_bin[3]~DUPLICATE                                             ;                  ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g[1]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g[1]~DUPLICATE                                                     ;                  ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g[6]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g[6]~DUPLICATE                                                     ;                  ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|app_ss_vf_err_flag_out_valid                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|app_ss_vf_err_flag_out_valid~DUPLICATE                                                                                             ;                  ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|rdptr_g1p|q_bin[0]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|rdptr_g1p|q_bin[0]~DUPLICATE                                                                   ;                  ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|rdptr_g1p|q_bin[4]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|rdptr_g1p|q_bin[4]~DUPLICATE                                                                   ;                  ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|rdptr_g1p|q_bin[5]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|rdptr_g1p|q_bin[5]~DUPLICATE                                                                   ;                  ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rdptr_g1p|q[1]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rdptr_g1p|q[1]~DUPLICATE                                                                                ;                  ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rdptr_g1p|q[3]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rdptr_g1p|q[3]~DUPLICATE                                                                                ;                  ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rdptr_g1p|q_bin[4]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rdptr_g1p|q_bin[4]~DUPLICATE                                                                            ;                  ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g1p|q_bin[1]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g1p|q_bin[1]~DUPLICATE                                                                            ;                  ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g1p|q_bin[2]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g1p|q_bin[2]~DUPLICATE                                                                            ;                  ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g1p|q_bin[3]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g1p|q_bin[3]~DUPLICATE                                                                            ;                  ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g1p|q_bin[5]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g1p|q_bin[5]~DUPLICATE                                                                            ;                  ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g[0]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g[0]~DUPLICATE                                                                                    ;                  ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g[1]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g[1]~DUPLICATE                                                                                    ;                  ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q[2]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q[2]~DUPLICATE                                                                                ;                  ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q[3]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q[3]~DUPLICATE                                                                                ;                  ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q_bin[3]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q_bin[3]~DUPLICATE                                                                            ;                  ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q_bin[5]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q_bin[5]~DUPLICATE                                                                            ;                  ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q_bin[6]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q_bin[6]~DUPLICATE                                                                            ;                  ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp_reg[3]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp_reg[3]~DUPLICATE                                                                                ;                  ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wrptr_g[0]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wrptr_g[0]~DUPLICATE                                                                                    ;                  ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wrptr_g[2]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wrptr_g[2]~DUPLICATE                                                                                    ;                  ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wrptr_g[3]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wrptr_g[3]~DUPLICATE                                                                                    ;                  ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|din_wptr[1]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|din_wptr[1]~DUPLICATE                                                                                                  ;                  ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|din_wptr[4]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|din_wptr[4]~DUPLICATE                                                                                                  ;                  ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|din_wptr[0]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|din_wptr[0]~DUPLICATE                                                                                                  ;                  ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|din_wptr[1]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|din_wptr[1]~DUPLICATE                                                                                                  ;                  ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|din_wptr[3]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|din_wptr[3]~DUPLICATE                                                                                                  ;                  ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|din_wptr[4]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|din_wptr[4]~DUPLICATE                                                                                                  ;                  ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_rdreq_hi                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_rdreq_hi~DUPLICATE                                                                                                        ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|ss_app_st_rx_rd_valid[0]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|ss_app_st_rx_rd_valid[0]~DUPLICATE                                                                                                                     ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|ss_app_st_rx_rd_valid[1]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|ss_app_st_rx_rd_valid[1]~DUPLICATE                                                                                                                     ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|ss_app_st_rx_rd_valid[2]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|ss_app_st_rx_rd_valid[2]~DUPLICATE                                                                                                                     ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|ss_app_st_rx_rd_valid[3]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|ss_app_st_rx_rd_valid[3]~DUPLICATE                                                                                                                     ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|fifo_state|b_non_empty                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|fifo_state|b_non_empty~DUPLICATE                                                                                  ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[2]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[2]~DUPLICATE                                                               ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|rd_ptr_count|count[1]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|rd_ptr_count|count[1]~DUPLICATE                                                                                   ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|rd_ptr_count|count[3]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|rd_ptr_count|count[3]~DUPLICATE                                                                                   ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|rd_ptr_count|count[4]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|rd_ptr_count|count[4]~DUPLICATE                                                                                   ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|wr_ptr|count[1]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|wr_ptr|count[1]~DUPLICATE                                                                                         ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|wr_ptr|count[2]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|wr_ptr|count[2]~DUPLICATE                                                                                         ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|wr_ptr|count[3]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|wr_ptr|count[3]~DUPLICATE                                                                                         ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|wr_ptr|count[4]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|wr_ptr|count[4]~DUPLICATE                                                                                         ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|wr_ptr|count[5]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|wr_ptr|count[5]~DUPLICATE                                                                                         ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_2a|full1                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_2a|full1~DUPLICATE                                                                                                                  ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_2b|data1[391]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_2b|data1[391]~DUPLICATE                                                                                                             ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_2b|data1[396]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_2b|data1[396]~DUPLICATE                                                                                                             ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_2b|data1[426]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_2b|data1[426]~DUPLICATE                                                                                                             ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3a|data1[20]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3a|data1[20]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3a|full0                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3a|full0~DUPLICATE                                                                                                                  ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[1]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[1]~DUPLICATE                                                                                                               ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[23]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[23]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[2]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[2]~DUPLICATE                                                                                                               ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[42]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[42]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[47]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[47]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[56]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[56]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|full0                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|full0~DUPLICATE                                                                                                                  ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1034]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1034]~DUPLICATE                                                                                                             ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1037]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1037]~DUPLICATE                                                                                                             ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1038]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1038]~DUPLICATE                                                                                                             ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1041]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1041]~DUPLICATE                                                                                                             ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1044]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1044]~DUPLICATE                                                                                                             ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1046]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1046]~DUPLICATE                                                                                                             ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1050]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1050]~DUPLICATE                                                                                                             ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1052]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1052]~DUPLICATE                                                                                                             ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1056]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1056]~DUPLICATE                                                                                                             ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1058]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1058]~DUPLICATE                                                                                                             ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1062]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1062]~DUPLICATE                                                                                                             ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1067]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1067]~DUPLICATE                                                                                                             ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1069]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1069]~DUPLICATE                                                                                                             ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1073]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1073]~DUPLICATE                                                                                                             ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1075]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1075]~DUPLICATE                                                                                                             ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1080]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1080]~DUPLICATE                                                                                                             ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1083]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1083]~DUPLICATE                                                                                                             ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1084]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1084]~DUPLICATE                                                                                                             ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1095]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1095]~DUPLICATE                                                                                                             ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1099]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1099]~DUPLICATE                                                                                                             ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[264]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[264]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[265]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[265]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[270]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[270]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[271]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[271]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[276]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[276]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[278]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[278]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[280]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[280]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[282]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[282]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[284]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[284]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[288]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[288]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[291]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[291]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[292]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[292]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[295]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[295]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[308]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[308]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[313]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[313]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[315]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[315]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[316]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[316]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[317]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[317]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[320]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[320]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[322]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[322]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[323]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[323]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[327]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[327]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[522]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[522]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[526]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[526]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[531]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[531]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[532]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[532]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[539]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[539]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[540]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[540]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[551]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[551]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[555]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[555]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[563]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[563]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[564]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[564]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[571]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[571]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[576]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[576]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[584]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[584]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[586]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[586]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[777]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[777]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[778]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[778]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[782]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[782]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[784]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[784]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[801]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[801]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[805]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[805]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[807]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[807]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[810]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[810]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[813]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[813]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[816]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[816]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[822]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[822]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[826]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[826]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[827]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[827]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[831]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[831]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[835]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[835]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[841]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[841]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[842]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[842]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[844]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[844]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|full1                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|full1~DUPLICATE                                                                                                                   ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[1021]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[1021]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[1120]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[1120]~DUPLICATE                                                                                                              ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[805]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[805]~DUPLICATE                                                                                                               ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[816]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[816]~DUPLICATE                                                                                                               ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[821]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[821]~DUPLICATE                                                                                                               ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[881]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[881]~DUPLICATE                                                                                                               ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[933]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[933]~DUPLICATE                                                                                                               ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[993]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[993]~DUPLICATE                                                                                                               ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|full1                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|full1~DUPLICATE                                                                                                                    ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_1|full0                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_1|full0~DUPLICATE                                                                                                                    ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p|q[2]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p|q[2]~DUPLICATE                                                                                            ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p|q[4]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p|q[4]~DUPLICATE                                                                                            ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p|q_bin[1]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p|q_bin[1]~DUPLICATE                                                                                        ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p|q_bin[3]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p|q_bin[3]~DUPLICATE                                                                                        ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p|q_bin[4]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p|q_bin[4]~DUPLICATE                                                                                        ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g1p|q[2]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g1p|q[2]~DUPLICATE                                                                                            ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g1p|q_bin[0]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g1p|q_bin[0]~DUPLICATE                                                                                        ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[0]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[0]~DUPLICATE                                                                                                ;                  ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[4]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[4]~DUPLICATE                                                                                                ;                  ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|full0                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|full0~DUPLICATE                                                                                           ;                  ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|full1                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|full1~DUPLICATE                                                                                           ;                  ;
; pio0|pio0|altpcied_tx_adaptor_inst|ready_pipeline_inst0|full1                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|altpcied_tx_adaptor_inst|ready_pipeline_inst0|full1~DUPLICATE                                                                                                                   ;                  ;
; pio0|pio0|crdt_intf|tx_cpl_data_counter[5]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|crdt_intf|tx_cpl_data_counter[5]~DUPLICATE                                                                                                                                      ;                  ;
; pio0|pio0|crdt_intf|tx_cpl_data_infinite                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|crdt_intf|tx_cpl_data_infinite~DUPLICATE                                                                                                                                        ;                  ;
; pio0|pio0|crdt_intf|tx_cpl_header_counter[10]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|crdt_intf|tx_cpl_header_counter[10]~DUPLICATE                                                                                                                                   ;                  ;
; pio0|pio0|crdt_intf|tx_cpl_header_counter[11]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|crdt_intf|tx_cpl_header_counter[11]~DUPLICATE                                                                                                                                   ;                  ;
; pio0|pio0|crdt_intf|tx_cpl_header_counter[6]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|crdt_intf|tx_cpl_header_counter[6]~DUPLICATE                                                                                                                                    ;                  ;
; pio0|pio0|crdt_intf|tx_np_data_counter[13]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|crdt_intf|tx_np_data_counter[13]~DUPLICATE                                                                                                                                      ;                  ;
; pio0|pio0|crdt_intf|tx_np_data_counter[15]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|crdt_intf|tx_np_data_counter[15]~DUPLICATE                                                                                                                                      ;                  ;
; pio0|pio0|crdt_intf|tx_np_data_counter[1]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|crdt_intf|tx_np_data_counter[1]~DUPLICATE                                                                                                                                       ;                  ;
; pio0|pio0|crdt_intf|tx_np_data_counter[4]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|crdt_intf|tx_np_data_counter[4]~DUPLICATE                                                                                                                                       ;                  ;
; pio0|pio0|crdt_intf|tx_np_data_counter[5]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|crdt_intf|tx_np_data_counter[5]~DUPLICATE                                                                                                                                       ;                  ;
; pio0|pio0|crdt_intf|tx_np_data_counter[9]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|crdt_intf|tx_np_data_counter[9]~DUPLICATE                                                                                                                                       ;                  ;
; pio0|pio0|crdt_intf|tx_np_data_infinite                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|crdt_intf|tx_np_data_infinite~DUPLICATE                                                                                                                                         ;                  ;
; pio0|pio0|crdt_intf|tx_np_header_counter[11]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|crdt_intf|tx_np_header_counter[11]~DUPLICATE                                                                                                                                    ;                  ;
; pio0|pio0|crdt_intf|tx_np_header_counter[7]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|crdt_intf|tx_np_header_counter[7]~DUPLICATE                                                                                                                                     ;                  ;
; pio0|pio0|crdt_intf|tx_np_header_counter[9]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|crdt_intf|tx_np_header_counter[9]~DUPLICATE                                                                                                                                     ;                  ;
; pio0|pio0|crdt_intf|tx_p_data_counter[13]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|crdt_intf|tx_p_data_counter[13]~DUPLICATE                                                                                                                                       ;                  ;
; pio0|pio0|crdt_intf|tx_p_data_counter[15]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|crdt_intf|tx_p_data_counter[15]~DUPLICATE                                                                                                                                       ;                  ;
; pio0|pio0|crdt_intf|tx_p_data_counter[3]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|crdt_intf|tx_p_data_counter[3]~DUPLICATE                                                                                                                                        ;                  ;
; pio0|pio0|crdt_intf|tx_p_data_counter[6]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|crdt_intf|tx_p_data_counter[6]~DUPLICATE                                                                                                                                        ;                  ;
; pio0|pio0|crdt_intf|tx_p_header_counter[8]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|crdt_intf|tx_p_header_counter[8]~DUPLICATE                                                                                                                                      ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cpl_buffer_consume_cntr[0]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cpl_buffer_consume_cntr[0]~DUPLICATE                                                                                                            ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cpl_buffer_consume_cntr[3]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cpl_buffer_consume_cntr[3]~DUPLICATE                                                                                                            ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[0]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[0]~DUPLICATE                                                                                                                 ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[1]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[1]~DUPLICATE                                                                                                                 ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[8]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[8]~DUPLICATE                                                                                                                 ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_wraddr_cntr[4]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_wraddr_cntr[4]~DUPLICATE                                                                                                                 ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_wraddr_cntr[6]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_wraddr_cntr[6]~DUPLICATE                                                                                                                 ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_wraddr_cntr[8]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_wraddr_cntr[8]~DUPLICATE                                                                                                                 ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|cpl_buff_lines_available_reg[3]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_cpl|cpl_buff_lines_available_reg[3]~DUPLICATE                                                                                                             ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|cpl_buff_lines_available_reg[6]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_cpl|cpl_buff_lines_available_reg[6]~DUPLICATE                                                                                                             ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|cpl_buff_lines_available_reg[7]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_cpl|cpl_buff_lines_available_reg[7]~DUPLICATE                                                                                                             ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|cpl_state[0]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_cpl|cpl_state[0]~DUPLICATE                                                                                                                                ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|cpl_state[1]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_cpl|cpl_state[1]~DUPLICATE                                                                                                                                ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|full_dff                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|full_dff~DUPLICATE                                                                                              ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|rd_ptr_msb|count[1]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|rd_ptr_msb|count[1]~DUPLICATE                                                                                   ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|rd_ptr_msb|count[3]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|rd_ptr_msb|count[3]~DUPLICATE                                                                                   ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|usedw_counter|count[2]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|usedw_counter|count[2]~DUPLICATE                                                                                ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|usedw_counter|count[3]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|usedw_counter|count[3]~DUPLICATE                                                                                ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|wr_ptr|count[2]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|wr_ptr|count[2]~DUPLICATE                                                                                       ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|wr_ptr|count[3]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|wr_ptr|count[3]~DUPLICATE                                                                                       ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[2]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[2]~DUPLICATE                                                                                                                      ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|rd_ptr_msb|count[0]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|rd_ptr_msb|count[0]~DUPLICATE                                                                                      ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|usedw_counter|count[0]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|usedw_counter|count[0]~DUPLICATE                                                                                   ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|usedw_is_2_dff                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|usedw_is_2_dff~DUPLICATE                                                                                           ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|wr_ptr|count[1]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|wr_ptr|count[1]~DUPLICATE                                                                                          ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|wr_ptr|count[3]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|wr_ptr|count[3]~DUPLICATE                                                                                          ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|wr_ptr|count[4]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|wr_ptr|count[4]~DUPLICATE                                                                                          ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rd_ptr_msb|count[0]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rd_ptr_msb|count[0]~DUPLICATE                                                                                     ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|usedw_counter|count[2]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|usedw_counter|count[2]~DUPLICATE                                                                                  ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|usedw_is_1_dff                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|usedw_is_1_dff~DUPLICATE                                                                                          ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[3]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[3]~DUPLICATE                                                                                         ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[7]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[7]~DUPLICATE                                                                                         ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_buff_ok_reg1                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_buff_ok_reg1~DUPLICATE                                                                                                                             ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dffe_af                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dffe_af~DUPLICATE                                                                                                          ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|rd_ptr_msb|count[0]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|rd_ptr_msb|count[0]~DUPLICATE                                                                                       ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|rd_ptr_msb|count[2]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|rd_ptr_msb|count[2]~DUPLICATE                                                                                       ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|wr_ptr|count[0]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|wr_ptr|count[0]~DUPLICATE                                                                                           ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|eop_cntr[2]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_rw|eop_cntr[2]~DUPLICATE                                                                                                                                  ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|eop_cntr[5]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_rw|eop_cntr[5]~DUPLICATE                                                                                                                                  ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|eop_cntr[7]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_rw|eop_cntr[7]~DUPLICATE                                                                                                                                  ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|rd_exist_type_2_reg1                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_rw|rd_exist_type_2_reg1~DUPLICATE                                                                                                                         ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|rdcmd_avail_reg                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_rw|rdcmd_avail_reg~DUPLICATE                                                                                                                              ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|type_2_cntr[0]~ERTM0                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_rw|type_2_cntr[0]~ERTM0DUPLICATE                                                                                                                          ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|type_2_cntr[1]~ERTM0                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_rw|type_2_cntr[1]~ERTM0DUPLICATE                                                                                                                          ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|type_2_cntr[2]~ERTM0                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_rw|type_2_cntr[2]~ERTM0DUPLICATE                                                                                                                          ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|type_2_index_reg[1]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_rw|type_2_index_reg[1]~DUPLICATE                                                                                                                          ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|type_2_index_reg[2]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_rw|type_2_index_reg[2]~DUPLICATE                                                                                                                          ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|bam_hdr_reg[25]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|bam_hdr_reg[25]~DUPLICATE                                                                                                                        ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[0]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[0]~DUPLICATE                                                                                                                      ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[4]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[4]~DUPLICATE                                                                                                                      ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|rd_ptr_msb|count[0]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|rd_ptr_msb|count[0]~DUPLICATE                                                                     ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|usedw_counter|count[3]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|usedw_counter|count[3]~DUPLICATE                                                                  ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|wr_ptr|count[1]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|wr_ptr|count[1]~DUPLICATE                                                                         ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|wr_ptr|count[3]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|wr_ptr|count[3]~DUPLICATE                                                                         ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|usedw_counter|count[1]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|usedw_counter|count[1]~DUPLICATE                                                                            ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|usedw_counter|count[3]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|usedw_counter|count[3]~DUPLICATE                                                                            ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|usedw_counter|count[6]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|usedw_counter|count[6]~DUPLICATE                                                                            ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|usedw_counter|count[7]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|usedw_counter|count[7]~DUPLICATE                                                                            ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|usedw_is_2_dff                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|usedw_is_2_dff~DUPLICATE                                                                                    ;                  ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[6]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[6]~DUPLICATE                                                                                   ;                  ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ram_block2a0~ram2mlab_port_b_address_0     ; Created         ; Placement                                         ; Location assignment      ; Q         ;                                                                                                                                                                                           ;                  ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ram_block2a0~ram2mlab_port_b_address_1     ; Created         ; Placement                                         ; Location assignment      ; Q         ;                                                                                                                                                                                           ;                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
Note: Retiming optimizations are not included in this table. Limiting Fitter Netlist Optimizations.


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+-----------------------------+-------------------------------------------+
; Option                      ; Setting                                   ;
+-----------------------------+-------------------------------------------+
; Configuration scheme        ; Active Serial x4                          ;
; Enable internal scrubbing   ; Off                                       ;
; Active Serial clock source  ; 115 MHz maximum using Internal Oscillator ;
; Configuration clock source  ; Internal Oscillator                       ;
; Configuration via Protocol  ; Off                                       ;
; Configuration Voltage Level ; Auto                                      ;
+-----------------------------+-------------------------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.93 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 100 °C ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                          ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+-----------------------------+-------------+---------------------------+----------------------+-----------+
; Name                    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Bus Hold ; Weak Pull Up ; I/O Standard                ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+-----------------------------+-------------+---------------------------+----------------------+-----------+
; hip_serial_rx_n_in0     ; BV133 ; 1A       ; 0            ; 7            ; 1964         ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off         ; --                        ; Fitter               ; no        ;
; hip_serial_rx_n_in1     ; BN133 ; 1A       ; 0            ; 7            ; 1966         ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off         ; --                        ; Fitter               ; no        ;
; hip_serial_rx_n_in2     ; BJ133 ; 1A       ; 0            ; 7            ; 1968         ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off         ; --                        ; Fitter               ; no        ;
; hip_serial_rx_n_in3     ; BF133 ; 1A       ; 0            ; 7            ; 1970         ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off         ; --                        ; Fitter               ; no        ;
; hip_serial_rx_p_in0     ; BV135 ; 1A       ; 0            ; 7            ; 1972         ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off         ; --                        ; Fitter               ; no        ;
; hip_serial_rx_p_in1     ; BN135 ; 1A       ; 0            ; 7            ; 1974         ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off         ; --                        ; Fitter               ; no        ;
; hip_serial_rx_p_in2     ; BJ135 ; 1A       ; 0            ; 7            ; 1976         ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off         ; --                        ; Fitter               ; no        ;
; hip_serial_rx_p_in3     ; BF135 ; 1A       ; 0            ; 7            ; 1978         ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; Off         ; --                        ; Fitter               ; no        ;
; i_gpio_perst0_n_reset_n ; CA71  ; 2A_T     ; 62           ; 0            ; 333          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.2 V                       ; Off         ; --                        ; Fitter               ; no        ;
; pin_perst_n_reset_n     ; CH132 ; 5A       ; 9            ; 2            ; 383          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8-V LVCMOS                ; Off         ; --                        ; Fitter               ; no        ;
; refclk0_clk             ; BB120 ; 1A       ; 0            ; 7            ; 2029         ; 5                     ; 0                  ; no     ; no             ; no       ; Off          ; Current Mode Logic (CML)    ; Off         ; --                        ; Fitter               ; no        ;
; refclk0_clk(n)          ; BB115 ; 1A       ; 0            ; 7            ; 2026         ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; Current Mode Logic (CML)    ; Off         ; --                        ; Fitter               ; no        ;
; refclk_clk              ; T55   ; 3B_T     ; 126          ; 147          ; 120          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.2 V                       ; Off         ; --                        ; Fitter               ; no        ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+-----------------------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+-----------------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name                 ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard                ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+-----------------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; hip_serial_tx_n_out0 ; BY126 ; 1A       ; 0            ; 7            ; 1980         ; no              ; no                     ; 3         ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Off         ; --                        ; 0                          ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; hip_serial_tx_n_out1 ; BT126 ; 1A       ; 0            ; 7            ; 1982         ; no              ; no                     ; 3         ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Off         ; --                        ; 0                          ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; hip_serial_tx_n_out2 ; BL126 ; 1A       ; 0            ; 7            ; 1984         ; no              ; no                     ; 3         ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Off         ; --                        ; 0                          ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; hip_serial_tx_n_out3 ; BG126 ; 1A       ; 0            ; 7            ; 1986         ; no              ; no                     ; 3         ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Off         ; --                        ; 0                          ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; hip_serial_tx_p_out0 ; BY129 ; 1A       ; 0            ; 7            ; 1988         ; no              ; no                     ; 3         ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Off         ; --                        ; 0                          ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; hip_serial_tx_p_out1 ; BT129 ; 1A       ; 0            ; 7            ; 1990         ; no              ; no                     ; 3         ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Off         ; --                        ; 0                          ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; hip_serial_tx_p_out2 ; BL129 ; 1A       ; 0            ; 7            ; 1992         ; no              ; no                     ; 3         ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Off         ; --                        ; 0                          ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; hip_serial_tx_p_out3 ; BG129 ; 1A       ; 0            ; 7            ; 1994         ; no              ; no                     ; 3         ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Off         ; --                        ; 0                          ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+-----------------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; SDM      ; 10 / 33 ( 30 % ) ; --            ; --           ;
; HPS      ; 0 / 48 ( 0 % )   ; --            ; --           ;
; 2A_T     ; 1 / 48 ( 2 % )   ; 1.2V          ; --           ;
; 2A_B     ; 0 / 48 ( 0 % )   ; 1.2V          ; --           ;
; 2B_T     ; 0 / 48 ( 0 % )   ; 1.2V          ; --           ;
; 2B_B     ; 0 / 48 ( 0 % )   ; 1.2V          ; --           ;
; 3A_T     ; 0 / 48 ( 0 % )   ; 1.2V          ; --           ;
; 3A_B     ; 0 / 48 ( 0 % )   ; 1.2V          ; --           ;
; 3B_T     ; 1 / 48 ( 2 % )   ; 1.2V          ; --           ;
; 3B_B     ; 0 / 48 ( 0 % )   ; 1.2V          ; --           ;
; 5A       ; 1 / 20 ( 5 % )   ; 3.3V          ; --           ;
; 5B       ; 0 / 20 ( 0 % )   ; 3.3V          ; --           ;
; 6A       ; 0 / 20 ( 0 % )   ; 3.3V          ; --           ;
; 6B       ; 0 / 20 ( 0 % )   ; 3.3V          ; --           ;
; 6C       ; 0 / 20 ( 0 % )   ; 3.3V          ; --           ;
; 6D       ; 0 / 20 ( 0 % )   ; 3.3V          ; --           ;
; 1A       ; 18 / 20 ( 90 % ) ; --            ; --           ;
; 1B       ; 0 / 20 ( 0 % )   ; --            ; --           ;
; 1C       ; 0 / 20 ( 0 % )   ; --            ; --           ;
; 4A       ; 0 / 20 ( 0 % )   ; --            ; --           ;
; 4B       ; 0 / 20 ( 0 % )   ; --            ; --           ;
; 4C       ; 0 / 20 ( 0 % )   ; --            ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------+
; Detailed I/O Block Info                                                        ;
+----------+------------+-------+-------------------------+----------------------+
; I/O Bank ; Pin Index  ; Pin # ; Assignment              ; Location assigned by ;
+----------+------------+-------+-------------------------+----------------------+
; 2A_B     ;            ;       ;                         ;                      ;
;     --   ; 47         ; BK78  ;                         ;                      ;
;     --   ; 46         ; BM78  ;                         ;                      ;
;     --   ; 45         ; BH78  ;                         ;                      ;
;     --   ; 44         ; BH81  ;                         ;                      ;
;     --   ; 43         ; BP81  ;                         ;                      ;
;     --   ; 42         ; BM81  ;                         ;                      ;
;     --   ; 41         ; BM89  ;                         ;                      ;
;     --   ; 40         ; BK89  ;                         ;                      ;
;     --   ; 39         ; BH92  ;                         ;                      ;
;     --   ; 38         ; BH89  ;                         ;                      ;
;     --   ; 37         ; BM92  ;                         ;                      ;
;     --   ; 36         ; BP92  ;                         ;                      ;
;     --   ; 35         ; CA78  ;                         ;                      ;
;     --   ; 34         ; BW78  ;                         ;                      ;
;     --   ; 33         ; BU78  ;                         ;                      ;
;     --   ; 32         ; BR78  ;                         ;                      ;
;     --   ; 31         ; BU81  ;                         ;                      ;
;     --   ; 30         ; BR81  ;                         ;                      ;
;     --   ; 29         ; CA89  ;                         ;                      ;
;     --   ; 28         ; BW89  ;                         ;                      ;
;     --   ; 27         ; BU92  ;                         ;                      ;
;     --   ; 26         ; BR92  ;                         ;                      ;
;     --   ; 25         ; BU89  ;                         ;                      ;
;     --   ; 24         ; BR89  ;                         ;                      ;
;     --   ; 23         ; CF78  ;                         ;                      ;
;     --   ; 22         ; CH78  ;                         ;                      ;
;     --   ; 21         ; CC81  ;                         ;                      ;
;     --   ; 20         ; CA81  ;                         ;                      ;
;     --   ; 19         ; CH81  ;                         ;                      ;
;     --   ; 18         ; CF81  ;                         ;                      ;
;     --   ; 17         ; CF89  ;                         ;                      ;
;     --   ; 16         ; CH89  ;                         ;                      ;
;     --   ; 15         ; CH92  ;                         ;                      ;
;     --   ; 14         ; CF92  ;                         ;                      ;
;     --   ; 13         ; CA92  ;                         ;                      ;
;     --   ; 12         ; CC92  ;                         ;                      ;
;     --   ; 11         ; CL76  ;                         ;                      ;
;     --   ; 10         ; CK76  ;                         ;                      ;
;     --   ; 9          ; CL82  ;                         ;                      ;
;     --   ; 8          ; CK80  ;                         ;                      ;
;     --   ; 7          ; CL85  ;                         ;                      ;
;     --   ; 6          ; CK85  ;                         ;                      ;
;     --   ; 5          ; CK88  ;                         ;                      ;
;     --   ; 4          ; CL88  ;                         ;                      ;
;     --   ; 3          ; CL97  ;                         ;                      ;
;     --   ; 2          ; CK97  ;                         ;                      ;
;     --   ; 1          ; CK94  ;                         ;                      ;
;     --   ; 0          ; CL91  ;                         ;                      ;
; 2A_T     ;            ;       ;                         ;                      ;
;     --   ; 95         ; CH59  ;                         ;                      ;
;     --   ; 94         ; CF59  ;                         ;                      ;
;     --   ; 93         ; CH62  ;                         ;                      ;
;     --   ; 92         ; CF62  ;                         ;                      ;
;     --   ; 91         ; CC62  ;                         ;                      ;
;     --   ; 90         ; CA62  ;                         ;                      ;
;     --   ; 89         ; CF69  ;                         ;                      ;
;     --   ; 88         ; CH69  ;                         ;                      ;
;     --   ; 87         ; CA71  ; i_gpio_perst0_n_reset_n ; Fitter               ;
;     --   ; 86         ; CC71  ;                         ;                      ;
;     --   ; 85         ; CH71  ;                         ;                      ;
;     --   ; 84         ; CF71  ;                         ;                      ;
;     --   ; 83         ; CA59  ;                         ;                      ;
;     --   ; 82         ; BW59  ;                         ;                      ;
;     --   ; 81         ; BR59  ;                         ;                      ;
;     --   ; 80         ; BU59  ;                         ;                      ;
;     --   ; 79         ; BR62  ;                         ;                      ;
;     --   ; 78         ; BU62  ;                         ;                      ;
;     --   ; 77         ; CA69  ;                         ;                      ;
;     --   ; 76         ; BW69  ;                         ;                      ;
;     --   ; 75         ; BU71  ;                         ;                      ;
;     --   ; 74         ; BR71  ;                         ;                      ;
;     --   ; 73         ; BU69  ;                         ;                      ;
;     --   ; 72         ; BR69  ;                         ;                      ;
;     --   ; 71         ; BK59  ;                         ;                      ;
;     --   ; 70         ; BM59  ;                         ;                      ;
;     --   ; 69         ; BH59  ;                         ;                      ;
;     --   ; 68         ; BH62  ;                         ;                      ;
;     --   ; 67         ; BP62  ;                         ;                      ;
;     --   ; 66         ; BM62  ;                         ;                      ;
;     --   ; 65         ; BK69  ;                         ;                      ;
;     --   ; 64         ; BM69  ;                         ;                      ;
;     --   ; 63         ; BH71  ;                         ;                      ;
;     --   ; 62         ; BH69  ;                         ;                      ;
;     --   ; 61         ; BP71  ;                         ;                      ;
;     --   ; 60         ; BM71  ;                         ;                      ;
;     --   ; 59         ; BF72  ;                         ;                      ;
;     --   ; 58         ; BF75  ;                         ;                      ;
;     --   ; 57         ; BE75  ;                         ;                      ;
;     --   ; 56         ; BE79  ;                         ;                      ;
;     --   ; 55         ; BF83  ;                         ;                      ;
;     --   ; 54         ; BE83  ;                         ;                      ;
;     --   ; 53         ; BE86  ;                         ;                      ;
;     --   ; 52         ; BF86  ;                         ;                      ;
;     --   ; 51         ; BF90  ;                         ;                      ;
;     --   ; 50         ; BF93  ;                         ;                      ;
;     --   ; 49         ; BE93  ;                         ;                      ;
;     --   ; 48         ; BE96  ;                         ;                      ;
; 2B_B     ;            ;       ;                         ;                      ;
;     --   ; 47         ; BW38  ;                         ;                      ;
;     --   ; 46         ; CA38  ;                         ;                      ;
;     --   ; 45         ; BU38  ;                         ;                      ;
;     --   ; 44         ; BR38  ;                         ;                      ;
;     --   ; 43         ; BU41  ;                         ;                      ;
;     --   ; 42         ; BR41  ;                         ;                      ;
;     --   ; 41         ; CA49  ;                         ;                      ;
;     --   ; 40         ; BW49  ;                         ;                      ;
;     --   ; 39         ; BU52  ;                         ;                      ;
;     --   ; 38         ; BR52  ;                         ;                      ;
;     --   ; 37         ; BU49  ;                         ;                      ;
;     --   ; 36         ; BR49  ;                         ;                      ;
;     --   ; 35         ; CF38  ;                         ;                      ;
;     --   ; 34         ; CH38  ;                         ;                      ;
;     --   ; 33         ; CA41  ;                         ;                      ;
;     --   ; 32         ; CC41  ;                         ;                      ;
;     --   ; 31         ; CF41  ;                         ;                      ;
;     --   ; 30         ; CH41  ;                         ;                      ;
;     --   ; 29         ; CH49  ;                         ;                      ;
;     --   ; 28         ; CF49  ;                         ;                      ;
;     --   ; 27         ; CA52  ;                         ;                      ;
;     --   ; 26         ; CC52  ;                         ;                      ;
;     --   ; 25         ; CH52  ;                         ;                      ;
;     --   ; 24         ; CF52  ;                         ;                      ;
;     --   ; 23         ; CL26  ;                         ;                      ;
;     --   ; 22         ; CK30  ;                         ;                      ;
;     --   ; 21         ; CL30  ;                         ;                      ;
;     --   ; 20         ; CK33  ;                         ;                      ;
;     --   ; 19         ; CL35  ;                         ;                      ;
;     --   ; 18         ; CK35  ;                         ;                      ;
;     --   ; 17         ; CL39  ;                         ;                      ;
;     --   ; 16         ; CK39  ;                         ;                      ;
;     --   ; 15         ; CL45  ;                         ;                      ;
;     --   ; 14         ; CK48  ;                         ;                      ;
;     --   ; 13         ; CK45  ;                         ;                      ;
;     --   ; 12         ; CL42  ;                         ;                      ;
;     --   ; 11         ; CK54  ;                         ;                      ;
;     --   ; 10         ; CL51  ;                         ;                      ;
;     --   ; 9          ; CL54  ;                         ;                      ;
;     --   ; 8          ; CK56  ;                         ;                      ;
;     --   ; 7          ; CL60  ;                         ;                      ;
;     --   ; 6          ; CL56  ;                         ;                      ;
;     --   ; 5          ; CL66  ;                         ;                      ;
;     --   ; 4          ; CK63  ;                         ;                      ;
;     --   ; 3          ; CL73  ;                         ;                      ;
;     --   ; 2          ; CK73  ;                         ;                      ;
;     --   ; 1          ; CL70  ;                         ;                      ;
;     --   ; 0          ; CK66  ;                         ;                      ;
; 2B_T     ;            ;       ;                         ;                      ;
;     --   ; 95         ; CC19  ;                         ;                      ;
;     --   ; 94         ; CF19  ;                         ;                      ;
;     --   ; 93         ; CH22  ;                         ;                      ;
;     --   ; 92         ; CF22  ;                         ;                      ;
;     --   ; 91         ; CA22  ;                         ;                      ;
;     --   ; 90         ; CC22  ;                         ;                      ;
;     --   ; 89         ; CC28  ;                         ;                      ;
;     --   ; 88         ; CF28  ;                         ;                      ;
;     --   ; 87         ; CC31  ;                         ;                      ;
;     --   ; 86         ; CA31  ;                         ;                      ;
;     --   ; 85         ; CF31  ;                         ;                      ;
;     --   ; 84         ; CH31  ;                         ;                      ;
;     --   ; 83         ; CL6   ;                         ;                      ;
;     --   ; 82         ; CK8   ;                         ;                      ;
;     --   ; 81         ; CL8   ;                         ;                      ;
;     --   ; 80         ; CK11  ;                         ;                      ;
;     --   ; 79         ; CL11  ;                         ;                      ;
;     --   ; 78         ; CL14  ;                         ;                      ;
;     --   ; 77         ; CL17  ;                         ;                      ;
;     --   ; 76         ; CK17  ;                         ;                      ;
;     --   ; 75         ; CK20  ;                         ;                      ;
;     --   ; 74         ; CL20  ;                         ;                      ;
;     --   ; 73         ; CK26  ;                         ;                      ;
;     --   ; 72         ; CL23  ;                         ;                      ;
;     --   ; 71         ; BF46  ;                         ;                      ;
;     --   ; 70         ; BE46  ;                         ;                      ;
;     --   ; 69         ; BE50  ;                         ;                      ;
;     --   ; 68         ; BF50  ;                         ;                      ;
;     --   ; 67         ; BF53  ;                         ;                      ;
;     --   ; 66         ; BF57  ;                         ;                      ;
;     --   ; 65         ; BE57  ;                         ;                      ;
;     --   ; 64         ; BE61  ;                         ;                      ;
;     --   ; 63         ; BF64  ;                         ;                      ;
;     --   ; 62         ; BE64  ;                         ;                      ;
;     --   ; 61         ; BE68  ;                         ;                      ;
;     --   ; 60         ; BF68  ;                         ;                      ;
;     --   ; 59         ; BM38  ;                         ;                      ;
;     --   ; 58         ; BK38  ;                         ;                      ;
;     --   ; 57         ; BH41  ;                         ;                      ;
;     --   ; 56         ; BH38  ;                         ;                      ;
;     --   ; 55         ; BM41  ;                         ;                      ;
;     --   ; 54         ; BP41  ;                         ;                      ;
;     --   ; 53         ; BM49  ;                         ;                      ;
;     --   ; 52         ; BK49  ;                         ;                      ;
;     --   ; 51         ; BH52  ;                         ;                      ;
;     --   ; 50         ; BH49  ;                         ;                      ;
;     --   ; 49         ; BP52  ;                         ;                      ;
;     --   ; 48         ; BM52  ;                         ;                      ;
; 3A_B     ;            ;       ;                         ;                      ;
;     --   ; 47         ; AB105 ;                         ;                      ;
;     --   ; 46         ; Y105  ;                         ;                      ;
;     --   ; 45         ; AB108 ;                         ;                      ;
;     --   ; 44         ; Y108  ;                         ;                      ;
;     --   ; 43         ; AK104 ;                         ;                      ;
;     --   ; 42         ; AK107 ;                         ;                      ;
;     --   ; 41         ; AB114 ;                         ;                      ;
;     --   ; 40         ; Y114  ;                         ;                      ;
;     --   ; 39         ; AG111 ;                         ;                      ;
;     --   ; 38         ; AK111 ;                         ;                      ;
;     --   ; 37         ; Y117  ;                         ;                      ;
;     --   ; 36         ; AB117 ;                         ;                      ;
;     --   ; 35         ; K105  ;                         ;                      ;
;     --   ; 34         ; M105  ;                         ;                      ;
;     --   ; 33         ; P105  ;                         ;                      ;
;     --   ; 32         ; T105  ;                         ;                      ;
;     --   ; 31         ; T108  ;                         ;                      ;
;     --   ; 30         ; V108  ;                         ;                      ;
;     --   ; 29         ; K114  ;                         ;                      ;
;     --   ; 28         ; M114  ;                         ;                      ;
;     --   ; 27         ; T117  ;                         ;                      ;
;     --   ; 26         ; V117  ;                         ;                      ;
;     --   ; 25         ; P114  ;                         ;                      ;
;     --   ; 24         ; T114  ;                         ;                      ;
;     --   ; 23         ; K108  ;                         ;                      ;
;     --   ; 22         ; M108  ;                         ;                      ;
;     --   ; 21         ; F108  ;                         ;                      ;
;     --   ; 20         ; H108  ;                         ;                      ;
;     --   ; 19         ; D105  ;                         ;                      ;
;     --   ; 18         ; F105  ;                         ;                      ;
;     --   ; 17         ; D114  ;                         ;                      ;
;     --   ; 16         ; F114  ;                         ;                      ;
;     --   ; 15         ; M117  ;                         ;                      ;
;     --   ; 14         ; K117  ;                         ;                      ;
;     --   ; 13         ; H117  ;                         ;                      ;
;     --   ; 12         ; F117  ;                         ;                      ;
;     --   ; 11         ; A113  ;                         ;                      ;
;     --   ; 10         ; B113  ;                         ;                      ;
;     --   ; 9          ; A116  ;                         ;                      ;
;     --   ; 8          ; B116  ;                         ;                      ;
;     --   ; 7          ; A122  ;                         ;                      ;
;     --   ; 6          ; B119  ;                         ;                      ;
;     --   ; 5          ; A125  ;                         ;                      ;
;     --   ; 4          ; B122  ;                         ;                      ;
;     --   ; 3          ; A130  ;                         ;                      ;
;     --   ; 2          ; B130  ;                         ;                      ;
;     --   ; 1          ; A128  ;                         ;                      ;
;     --   ; 0          ; B128  ;                         ;                      ;
; 3A_T     ;            ;       ;                         ;                      ;
;     --   ; 95         ; A91   ;                         ;                      ;
;     --   ; 94         ; B88   ;                         ;                      ;
;     --   ; 93         ; A94   ;                         ;                      ;
;     --   ; 92         ; B91   ;                         ;                      ;
;     --   ; 91         ; A97   ;                         ;                      ;
;     --   ; 90         ; B97   ;                         ;                      ;
;     --   ; 89         ; B101  ;                         ;                      ;
;     --   ; 88         ; A101  ;                         ;                      ;
;     --   ; 87         ; A110  ;                         ;                      ;
;     --   ; 86         ; B106  ;                         ;                      ;
;     --   ; 85         ; B103  ;                         ;                      ;
;     --   ; 84         ; A106  ;                         ;                      ;
;     --   ; 83         ; D84   ;                         ;                      ;
;     --   ; 82         ; F84   ;                         ;                      ;
;     --   ; 81         ; M87   ;                         ;                      ;
;     --   ; 80         ; K87   ;                         ;                      ;
;     --   ; 79         ; F87   ;                         ;                      ;
;     --   ; 78         ; H87   ;                         ;                      ;
;     --   ; 77         ; D95   ;                         ;                      ;
;     --   ; 76         ; F95   ;                         ;                      ;
;     --   ; 75         ; K98   ;                         ;                      ;
;     --   ; 74         ; M98   ;                         ;                      ;
;     --   ; 73         ; F98   ;                         ;                      ;
;     --   ; 72         ; H98   ;                         ;                      ;
;     --   ; 71         ; P84   ;                         ;                      ;
;     --   ; 70         ; T84   ;                         ;                      ;
;     --   ; 69         ; M84   ;                         ;                      ;
;     --   ; 68         ; K84   ;                         ;                      ;
;     --   ; 67         ; T87   ;                         ;                      ;
;     --   ; 66         ; V87   ;                         ;                      ;
;     --   ; 65         ; M95   ;                         ;                      ;
;     --   ; 64         ; K95   ;                         ;                      ;
;     --   ; 63         ; T95   ;                         ;                      ;
;     --   ; 62         ; P95   ;                         ;                      ;
;     --   ; 61         ; T98   ;                         ;                      ;
;     --   ; 60         ; V98   ;                         ;                      ;
;     --   ; 59         ; Y84   ;                         ;                      ;
;     --   ; 58         ; Y87   ;                         ;                      ;
;     --   ; 57         ; Y95   ;                         ;                      ;
;     --   ; 56         ; Y98   ;                         ;                      ;
;     --   ; 55         ; AC86  ;                         ;                      ;
;     --   ; 54         ; AC90  ;                         ;                      ;
;     --   ; 53         ; AG93  ;                         ;                      ;
;     --   ; 52         ; AG90  ;                         ;                      ;
;     --   ; 51         ; AC96  ;                         ;                      ;
;     --   ; 50         ; AC100 ;                         ;                      ;
;     --   ; 49         ; AG104 ;                         ;                      ;
;     --   ; 48         ; AG100 ;                         ;                      ;
; 3B_B     ;            ;       ;                         ;                      ;
;     --   ; 47         ; Y65   ;                         ;                      ;
;     --   ; 46         ; Y67   ;                         ;                      ;
;     --   ; 45         ; Y74   ;                         ;                      ;
;     --   ; 44         ; Y77   ;                         ;                      ;
;     --   ; 43         ; AC83  ;                         ;                      ;
;     --   ; 42         ; AG83  ;                         ;                      ;
;     --   ; 41         ; AG75  ;                         ;                      ;
;     --   ; 40         ; AG72  ;                         ;                      ;
;     --   ; 39         ; AG79  ;                         ;                      ;
;     --   ; 38         ; AC79  ;                         ;                      ;
;     --   ; 37         ; AC72  ;                         ;                      ;
;     --   ; 36         ; AC68  ;                         ;                      ;
;     --   ; 35         ; P65   ;                         ;                      ;
;     --   ; 34         ; T65   ;                         ;                      ;
;     --   ; 33         ; K65   ;                         ;                      ;
;     --   ; 32         ; M65   ;                         ;                      ;
;     --   ; 31         ; T67   ;                         ;                      ;
;     --   ; 30         ; V67   ;                         ;                      ;
;     --   ; 29         ; K74   ;                         ;                      ;
;     --   ; 28         ; M74   ;                         ;                      ;
;     --   ; 27         ; T77   ;                         ;                      ;
;     --   ; 26         ; V77   ;                         ;                      ;
;     --   ; 25         ; T74   ;                         ;                      ;
;     --   ; 24         ; P74   ;                         ;                      ;
;     --   ; 23         ; D65   ;                         ;                      ;
;     --   ; 22         ; F65   ;                         ;                      ;
;     --   ; 21         ; F67   ;                         ;                      ;
;     --   ; 20         ; H67   ;                         ;                      ;
;     --   ; 19         ; K67   ;                         ;                      ;
;     --   ; 18         ; M67   ;                         ;                      ;
;     --   ; 17         ; F74   ;                         ;                      ;
;     --   ; 16         ; D74   ;                         ;                      ;
;     --   ; 15         ; H77   ;                         ;                      ;
;     --   ; 14         ; F77   ;                         ;                      ;
;     --   ; 13         ; M77   ;                         ;                      ;
;     --   ; 12         ; K77   ;                         ;                      ;
;     --   ; 11         ; A66   ;                         ;                      ;
;     --   ; 10         ; B66   ;                         ;                      ;
;     --   ; 9          ; A70   ;                         ;                      ;
;     --   ; 8          ; B70   ;                         ;                      ;
;     --   ; 7          ; A76   ;                         ;                      ;
;     --   ; 6          ; B73   ;                         ;                      ;
;     --   ; 5          ; B76   ;                         ;                      ;
;     --   ; 4          ; A80   ;                         ;                      ;
;     --   ; 3          ; A85   ;                         ;                      ;
;     --   ; 2          ; B85   ;                         ;                      ;
;     --   ; 1          ; B82   ;                         ;                      ;
;     --   ; 0          ; A82   ;                         ;                      ;
; 3B_T     ;            ;       ;                         ;                      ;
;     --   ; 95         ; B42   ;                         ;                      ;
;     --   ; 94         ; A45   ;                         ;                      ;
;     --   ; 93         ; A48   ;                         ;                      ;
;     --   ; 92         ; B45   ;                         ;                      ;
;     --   ; 91         ; A51   ;                         ;                      ;
;     --   ; 90         ; B51   ;                         ;                      ;
;     --   ; 89         ; B54   ;                         ;                      ;
;     --   ; 88         ; A54   ;                         ;                      ;
;     --   ; 87         ; B60   ;                         ;                      ;
;     --   ; 86         ; A63   ;                         ;                      ;
;     --   ; 85         ; A60   ;                         ;                      ;
;     --   ; 84         ; B56   ;                         ;                      ;
;     --   ; 83         ; F44   ;                         ;                      ;
;     --   ; 82         ; D44   ;                         ;                      ;
;     --   ; 81         ; H47   ;                         ;                      ;
;     --   ; 80         ; F47   ;                         ;                      ;
;     --   ; 79         ; K47   ;                         ;                      ;
;     --   ; 78         ; M47   ;                         ;                      ;
;     --   ; 77         ; D55   ;                         ;                      ;
;     --   ; 76         ; F55   ;                         ;                      ;
;     --   ; 75         ; K58   ;                         ;                      ;
;     --   ; 74         ; M58   ;                         ;                      ;
;     --   ; 73         ; F58   ;                         ;                      ;
;     --   ; 72         ; H58   ;                         ;                      ;
;     --   ; 71         ; M44   ;                         ;                      ;
;     --   ; 70         ; K44   ;                         ;                      ;
;     --   ; 69         ; T44   ;                         ;                      ;
;     --   ; 68         ; P44   ;                         ;                      ;
;     --   ; 67         ; T47   ;                         ;                      ;
;     --   ; 66         ; V47   ;                         ;                      ;
;     --   ; 65         ; M55   ;                         ;                      ;
;     --   ; 64         ; K55   ;                         ;                      ;
;     --   ; 63         ; T58   ;                         ;                      ;
;     --   ; 62         ; V58   ;                         ;                      ;
;     --   ; 61         ; T55   ; refclk_clk              ; Fitter               ;
;     --   ; 60         ; P55   ;                         ;                      ;
;     --   ; 59         ; Y47   ;                         ;                      ;
;     --   ; 58         ; Y44   ;                         ;                      ;
;     --   ; 57         ; Y55   ;                         ;                      ;
;     --   ; 56         ; Y58   ;                         ;                      ;
;     --   ; 55         ; AC50  ;                         ;                      ;
;     --   ; 54         ; AC53  ;                         ;                      ;
;     --   ; 53         ; AG53  ;                         ;                      ;
;     --   ; 52         ; AG57  ;                         ;                      ;
;     --   ; 51         ; AC61  ;                         ;                      ;
;     --   ; 50         ; AG61  ;                         ;                      ;
;     --   ; 49         ; AG64  ;                         ;                      ;
;     --   ; 48         ; AC64  ;                         ;                      ;
; 5A       ;            ;       ;                         ;                      ;
;     --   ; 0          ; CD134 ;                         ;                      ;
;     --   ; 0          ; CD135 ;                         ;                      ;
;     --   ; 0          ; CG134 ;                         ;                      ;
;     --   ; 0          ; CG135 ;                         ;                      ;
;     --   ; 0          ; CH132 ; pin_perst_n_reset_n     ; Fitter               ;
;     --   ; 0          ; CF132 ;                         ;                      ;
;     --   ; 0          ; CF128 ;                         ;                      ;
;     --   ; 0          ; CK134 ;                         ;                      ;
;     --   ; 0          ; CH128 ;                         ;                      ;
;     --   ; 0          ; CL125 ;                         ;                      ;
;     --   ; 0          ; CF121 ;                         ;                      ;
;     --   ; 0          ; CF118 ;                         ;                      ;
;     --   ; 0          ; BU118 ;                         ;                      ;
;     --   ; 0          ; BR118 ;                         ;                      ;
;     --   ; 0          ; CA118 ;                         ;                      ;
;     --   ; 0          ; BW118 ;                         ;                      ;
;     --   ; 0          ; CL128 ;                         ;                      ;
;     --   ; 0          ; CL130 ;                         ;                      ;
;     --   ; 0          ; CK125 ;                         ;                      ;
;     --   ; 0          ; CK128 ;                         ;                      ;
; 5B       ;            ;       ;                         ;                      ;
;     --   ; 0          ; BF111 ;                         ;                      ;
;     --   ; 0          ; BH109 ;                         ;                      ;
;     --   ; 0          ; BE115 ;                         ;                      ;
;     --   ; 0          ; BF115 ;                         ;                      ;
;     --   ; 0          ; BF107 ;                         ;                      ;
;     --   ; 0          ; BU109 ;                         ;                      ;
;     --   ; 0          ; BF104 ;                         ;                      ;
;     --   ; 0          ; BR109 ;                         ;                      ;
;     --   ; 0          ; BE107 ;                         ;                      ;
;     --   ; 0          ; BK109 ;                         ;                      ;
;     --   ; 0          ; BE111 ;                         ;                      ;
;     --   ; 0          ; BM109 ;                         ;                      ;
;     --   ; 0          ; BR112 ;                         ;                      ;
;     --   ; 0          ; BK118 ;                         ;                      ;
;     --   ; 0          ; BM118 ;                         ;                      ;
;     --   ; 0          ; BP112 ;                         ;                      ;
;     --   ; 0          ; BM112 ;                         ;                      ;
;     --   ; 0          ; BK112 ;                         ;                      ;
;     --   ; 0          ; BH118 ;                         ;                      ;
;     --   ; 0          ; BF120 ;                         ;                      ;
; 6A       ;            ;       ;                         ;                      ;
;     --   ; 0          ; BU28  ;                         ;                      ;
;     --   ; 0          ; BP31  ;                         ;                      ;
;     --   ; 0          ; BR28  ;                         ;                      ;
;     --   ; 0          ; BR31  ;                         ;                      ;
;     --   ; 0          ; BU31  ;                         ;                      ;
;     --   ; 0          ; BM28  ;                         ;                      ;
;     --   ; 0          ; BW28  ;                         ;                      ;
;     --   ; 0          ; BM31  ;                         ;                      ;
;     --   ; 0          ; BK31  ;                         ;                      ;
;     --   ; 0          ; BP22  ;                         ;                      ;
;     --   ; 0          ; BK28  ;                         ;                      ;
;     --   ; 0          ; BR22  ;                         ;                      ;
;     --   ; 0          ; CH12  ;                         ;                      ;
;     --   ; 0          ; BU22  ;                         ;                      ;
;     --   ; 0          ; BW19  ;                         ;                      ;
;     --   ; 0          ; BH28  ;                         ;                      ;
;     --   ; 0          ; BM22  ;                         ;                      ;
;     --   ; 0          ; CF12  ;                         ;                      ;
;     --   ; 0          ; BK19  ;                         ;                      ;
;     --   ; 0          ; CF9   ;                         ;                      ;
; 6B       ;            ;       ;                         ;                      ;
;     --   ; 0          ; BF21  ;                         ;                      ;
;     --   ; 0          ; BE21  ;                         ;                      ;
;     --   ; 0          ; BE43  ;                         ;                      ;
;     --   ; 0          ; BF40  ;                         ;                      ;
;     --   ; 0          ; BE29  ;                         ;                      ;
;     --   ; 0          ; BE25  ;                         ;                      ;
;     --   ; 0          ; BF32  ;                         ;                      ;
;     --   ; 0          ; BF36  ;                         ;                      ;
;     --   ; 0          ; BF29  ;                         ;                      ;
;     --   ; 0          ; BF25  ;                         ;                      ;
;     --   ; 0          ; BF16  ;                         ;                      ;
;     --   ; 0          ; BH19  ;                         ;                      ;
;     --   ; 0          ; BK22  ;                         ;                      ;
;     --   ; 0          ; BM19  ;                         ;                      ;
;     --   ; 0          ; BU19  ;                         ;                      ;
;     --   ; 0          ; BR19  ;                         ;                      ;
;     --   ; 0          ; CK2   ;                         ;                      ;
;     --   ; 0          ; CJ2   ;                         ;                      ;
;     --   ; 0          ; CK4   ;                         ;                      ;
;     --   ; 0          ; CH4   ;                         ;                      ;
; 6C       ;            ;       ;                         ;                      ;
;     --   ; 0          ; F27   ;                         ;                      ;
;     --   ; 0          ; F24   ;                         ;                      ;
;     --   ; 0          ; H27   ;                         ;                      ;
;     --   ; 0          ; D24   ;                         ;                      ;
;     --   ; 0          ; H18   ;                         ;                      ;
;     --   ; 0          ; D15   ;                         ;                      ;
;     --   ; 0          ; F18   ;                         ;                      ;
;     --   ; 0          ; F15   ;                         ;                      ;
;     --   ; 0          ; D8    ;                         ;                      ;
;     --   ; 0          ; K8    ;                         ;                      ;
;     --   ; 0          ; F8    ;                         ;                      ;
;     --   ; 0          ; H8    ;                         ;                      ;
;     --   ; 0          ; C2    ;                         ;                      ;
;     --   ; 0          ; D4    ;                         ;                      ;
;     --   ; 0          ; F4    ;                         ;                      ;
;     --   ; 0          ; K4    ;                         ;                      ;
;     --   ; 0          ; G2    ;                         ;                      ;
;     --   ; 0          ; J2    ;                         ;                      ;
;     --   ; 0          ; J1    ;                         ;                      ;
;     --   ; 0          ; G1    ;                         ;                      ;
; 6D       ;            ;       ;                         ;                      ;
;     --   ; 0          ; A8    ;                         ;                      ;
;     --   ; 0          ; B4    ;                         ;                      ;
;     --   ; 0          ; A11   ;                         ;                      ;
;     --   ; 0          ; B11   ;                         ;                      ;
;     --   ; 0          ; B14   ;                         ;                      ;
;     --   ; 0          ; A14   ;                         ;                      ;
;     --   ; 0          ; A20   ;                         ;                      ;
;     --   ; 0          ; A17   ;                         ;                      ;
;     --   ; 0          ; A23   ;                         ;                      ;
;     --   ; 0          ; B20   ;                         ;                      ;
;     --   ; 0          ; B23   ;                         ;                      ;
;     --   ; 0          ; B26   ;                         ;                      ;
;     --   ; 0          ; B30   ;                         ;                      ;
;     --   ; 0          ; A30   ;                         ;                      ;
;     --   ; 0          ; A35   ;                         ;                      ;
;     --   ; 0          ; A33   ;                         ;                      ;
;     --   ; 0          ; A39   ;                         ;                      ;
;     --   ; 0          ; B35   ;                         ;                      ;
;     --   ; 0          ; D34   ;                         ;                      ;
;     --   ; 0          ; B39   ;                         ;                      ;
+----------+------------+-------+-------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                                                                                                                                        ;
+----------+------------+----------+---------------------------------------------------------------------------------------------------------------------------------------+---------------+-----------------------------+---------+----------+-----------------+----------+--------------+---------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                                                                                                        ; Dir.          ; I/O Standard                ; Voltage ; I/O Type ; User Assignment ; Bus Hold ; Weak Pull Up ; Package Delay ;
+----------+------------+----------+---------------------------------------------------------------------------------------------------------------------------------------+---------------+-----------------------------+---------+----------+-----------------+----------+--------------+---------------+
; A4       ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; A6       ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; A8       ; 588        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 124ps         ;
; A11      ; 590        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 126ps         ;
; A14      ; 593        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 122ps         ;
; A17      ; 595        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 116ps         ;
; A20      ; 594        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 119ps         ;
; A23      ; 596        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 111ps         ;
; A26      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; A30      ; 601        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 108ps         ;
; A33      ; 603        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 103ps         ;
; A35      ; 602        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 105ps         ;
; A39      ; 604        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 101ps         ;
; A42      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; A45      ; 382        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 101ps         ;
; A48      ; 383        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 102ps         ;
; A51      ; 385        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; A54      ; 388        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; A56      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; A60      ; 391        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 114ps         ;
; A63      ; 390        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 116ps         ;
; A66      ; 465        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 101ps         ;
; A70      ; 467        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 97ps          ;
; A73      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; A76      ; 469        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 93ps          ;
; A80      ; 472        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; A82      ; 476        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 108ps         ;
; A85      ; 473        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; A88      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; A91      ; 284        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; A94      ; 286        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 109ps         ;
; A97      ; 288        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 113ps         ;
; A101     ; 291        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 118ps         ;
; A103     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; A106     ; 295        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 131ps         ;
; A110     ; 292        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 133ps         ;
; A113     ; 368        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 137ps         ;
; A116     ; 370        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 137ps         ;
; A119     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; A122     ; 372        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; A125     ; 374        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 152ps         ;
; A128     ; 378        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 155ps         ;
; A130     ; 376        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 154ps         ;
; A132     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; A134     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AA1      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AA2      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AA134    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AA135    ; 69         ; HPS      ; HPS_IOB_6, GPIO1_IO5, SPIS1_MOSI, UART1_RTS_N, EMAC2_PPSTRIG2, NAND_ADQ2, SDMMC_DATA2, I3C1_SCL, EMAC1_TXD1, TRACE_D5                 ;               ;                             ;         ; --       ;                 ; --       ; --           ; 131ps         ;
; AB4      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AB8      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AB15     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AB18     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AB24     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AB27     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AB105    ; 332        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 151ps         ;
; AB108    ; 334        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; AB114    ; 338        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 154ps         ;
; AB117    ; 343        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; AB124    ; 83         ; HPS      ; HPS_IOB_20, GPIO1_IO19, SPIM0_SS0_N, MDIO1_MDC, I2C_EMAC1_SCL, NAND_ADQ11, EMAC2_RXD1, TRACE_CLK                                      ;               ;                             ;         ; --       ;                 ; --       ; --           ; 113ps         ;
; AB127    ; 79         ; HPS      ; HPS_IOB_16, GPIO1_IO15, UART1_RX, NAND_DQS, SDMMC_DATA_STROBE, I3C1_SCL, EMAC2_RX_CTL, TRACE_D7                                       ;               ;                             ;         ; --       ;                 ; --       ; --           ; 120ps         ;
; AB132    ; 71         ; HPS      ; HPS_IOB_8, GPIO1_IO7, SPIS1_MISO, UART1_RX, I2C1_SCL, NAND_CLE, SDMMC_CMD, I3C0_SCL, EMAC1_RXD1, TRACE_D15                            ;               ;                             ;         ; --       ;                 ; --       ; --           ; 122ps         ;
; AC36     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC40     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC43     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC46     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC50     ; 421        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 135ps         ;
; AC53     ; 422        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 136ps         ;
; AC57     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC61     ; 425        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 90ps          ;
; AC64     ; 428        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 89ps          ;
; AC68     ; 440        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; AC72     ; 439        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; AC75     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC79     ; 438        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; AC83     ; 433        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 144ps         ;
; AC86     ; 324        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 135ps         ;
; AC90     ; 325        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 134ps         ;
; AC93     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AC96     ; 328        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 108ps         ;
; AC100    ; 329        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 110ps         ;
; AD1      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AD2      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AD134    ; 57         ; HPS      ; HPS_IOA_18, GPIO0_IO17, I3C1_SCL, NAND_ADQ9, USB1_NXT, EMAC0_TXD1, TRACE_D5                                                           ;               ;                             ;         ; --       ;                 ; --       ; --           ; 119ps         ;
; AD135    ; 55         ; HPS      ; HPS_IOA_16, GPIO0_IO15, NAND_DQS, SDMMC_DATA_STROBE, USB1_DATA0, EMAC0_RX_CTL, TRACE_D7                                               ;               ;                             ;         ; --       ;                 ; --       ; --           ; 123ps         ;
; AE4      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AE8      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AF1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AF2      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG13     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG16     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG21     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG25     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG29     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG36     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG40     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG43     ;            ; 6D       ; VCCIO_HVIO_6D                                                                                                                         ; power         ;                             ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; AG46     ;            ; 6D       ; VCCIO_HVIO_6D                                                                                                                         ; power         ;                             ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; AG50     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG53     ; 423        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 120ps         ;
; AG57     ; 424        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 119ps         ;
; AG61     ; 426        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 88ps          ;
; AG64     ; 427        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 90ps          ;
; AG68     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG72     ; 436        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 127ps         ;
; AG75     ; 435        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 126ps         ;
; AG79     ; 437        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 103ps         ;
; AG83     ; 434        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 143ps         ;
; AG86     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG90     ; 327        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 120ps         ;
; AG93     ; 326        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 119ps         ;
; AG96     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG100    ; 331        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 128ps         ;
; AG104    ; 330        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 129ps         ;
; AG107    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG111    ; 340        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 133ps         ;
; AG115    ; 47         ; HPS      ; HPS_IOA_8, GPIO0_IO7, SPIM0_SS0_N, MDIO2_MDC, UART1_RX, I2C_EMAC2_SCL, NAND_CLE, SDMMC_CMD, USB0_DATA3, TRACE_D15                     ;               ;                             ;         ; --       ;                 ; --       ; --           ; 81ps          ;
; AG120    ; 61         ; HPS      ; HPS_IOA_22, GPIO0_IO21, SPIM1_MOSI, SPIS0_MOSI, UART0_RTS_N, I2C1_SCL, NAND_ADQ13, USB1_DATA5, EMAC0_TXD3, TRACE_D1                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; 91ps          ;
; AG123    ; 67         ; HPS      ; HPS_IOB_4, GPIO1_IO3, SPIM1_SS0_N, UART0_RX, I2C0_SCL, NAND_RE_N, EMAC1_RX_CTL, Trace_D7                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 104ps         ;
; AG126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG129    ; 59         ; HPS      ; HPS_IOA_20, GPIO0_IO19, SPIM1_SS1_N, I3C0_SCL, NAND_ADQ11, USB1_DATA3, EMAC0_RXD1, TRACE_CLK                                          ;               ;                             ;         ; --       ;                 ; --       ; --           ; 104ps         ;
; AG131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AG135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AH4      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AH8      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AJ1      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AJ2      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK16     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK21     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK25     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK29     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK32     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK36     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK40     ;            ; 6C       ; VCCIO_HVIO_6C                                                                                                                         ; power         ;                             ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; AK43     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK46     ;            ; --       ; VCCPT_HVIO                                                                                                                            ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AK50     ;            ; 3B_T     ; VCCIO_PIO_3B_T                                                                                                                        ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AK53     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK57     ;            ; 3B_B     ; VCCIO_PIO_3B_B                                                                                                                        ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AK61     ;            ; 3B_B     ; VCCIO_PIO_3B_B                                                                                                                        ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AK64     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK68     ;            ; 3A_T     ; VCCIO_PIO_3A_T                                                                                                                        ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AK72     ;            ; 3A_B     ; VCCIO_PIO_3A_B                                                                                                                        ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AK75     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK79     ;            ; --       ; VCCL_HPS_CORE0_CORE1                                                                                                                  ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; AK83     ;            ; --       ; VCCL_HPS                                                                                                                              ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AK86     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK90     ;            ; --       ; VCCIO_HPS                                                                                                                             ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AK93     ;            ; --       ; VCCL_HPS_CORE2                                                                                                                        ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; AK96     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK100    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK104    ; 336        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 140ps         ;
; AK107    ; 337        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; AK111    ; 341        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 134ps         ;
; AK115    ; 43         ; HPS      ; HPS_IOA_4, GPIO0_IO3, SPIS0_MISO, UART0_RX, I2C1_SCL, NAND_RE_N, USB0_DATA0, EMAC1_PPSTRIG1, TRACE_D7                                 ;               ;                             ;         ; --       ;                 ; --       ; --           ; 79ps          ;
; AK120    ; 49         ; HPS      ; HPS_IOA_10, GPIO0_IO9, SPIM1_MOSI, SPIS1_MOSI, MDIO1_MDC, I2C_EMAC1_SCL, NAND_ADQ5, SDMMC_DATA5, USB0_DATA5, I3C1_SCL, TRACE_D13      ;               ;                             ;         ; --       ;                 ; --       ; --           ; 85ps          ;
; AK123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AK133    ; 706        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 75ps          ;
; AK135    ; 705        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 75ps          ;
; AL1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL7      ; 842        ; 4C       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 62ps          ;
; AL10     ; 843        ; 4C       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 62ps          ;
; AL13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL16     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL21     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL25     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL29     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL32     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL36     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL40     ;            ; 6C       ; VCCIO_HVIO_6C                                                                                                                         ; power         ;                             ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; AL43     ;            ;          ; DNU                                                                                                                                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL46     ;            ; --       ; VCCPT_HVIO                                                                                                                            ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AL50     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL53     ;            ; 3B_T     ; VCCIO_PIO_3B_T                                                                                                                        ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AL57     ;            ;          ; DNU                                                                                                                                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL61     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL64     ;            ; 3A_T     ; VCCIO_PIO_3A_T                                                                                                                        ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AL68     ;            ;          ; DNU                                                                                                                                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL72     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL75     ;            ; 3A_B     ; VCCIO_PIO_3A_B                                                                                                                        ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AL79     ;            ; --       ; VCCL_HPS_CORE0_CORE1                                                                                                                  ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; AL83     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL86     ;            ; --       ; VCCL_HPS                                                                                                                              ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AL90     ;            ; --       ; VCCIO_HPS                                                                                                                             ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AL93     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL96     ;            ; --       ; VCCL_HPS_CORE2                                                                                                                        ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; AL100    ;            ; --       ; VCCL_HPS_CORE3                                                                                                                        ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; AL104    ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL107    ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL111    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL115    ;            ;          ; DNU                                                                                                                                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL120    ; 45         ; HPS      ; HPS_IOA_6, GPIO0_IO5, SPIM0_MOSI, UART1_RTS_N, I2C0_SCL, NAND_ADQ2, SDMMC_DATA2, USB0_NXT, EMAC2_PPSTRIG2, TRACE_D5                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; 83ps          ;
; AL123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL126    ; 714        ; 1C       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 62ps          ;
; AL129    ; 713        ; 1C       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 62ps          ;
; AL131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AL135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM1      ; 834        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 72ps          ;
; AM3      ; 835        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 72ps          ;
; AM5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM16     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM21     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM25     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM29     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM36     ;            ;          ; DNU                                                                                                                                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM40     ;            ;          ; DNU                                                                                                                                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM43     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM46     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM50     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM53     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AM57     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM61     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AM64     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AM68     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM72     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AM75     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AM79     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM83     ;            ; --       ; VCCL_HPS                                                                                                                              ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AM86     ;            ; --       ; VCCPLLDIG2_HPS                                                                                                                        ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AM90     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM93     ;            ; --       ; VCCPLL1_HPS                                                                                                                           ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AM96     ;            ; --       ; VCCPLLDIG1_HPS                                                                                                                        ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AM100    ;            ; --       ; VCCL_HPS_CORE3                                                                                                                        ; power         ;                             ; GND     ; --       ;                 ; --       ; --           ; --            ;
; AM104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM107    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM111    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM115    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM120    ;            ;          ; DNU                                                                                                                                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AM133    ; 704        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 72ps          ;
; AM135    ; 703        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 72ps          ;
; AN1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN7      ; 840        ; 4C       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 60ps          ;
; AN10     ; 841        ; 4C       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 60ps          ;
; AN13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN16     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN21     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN25     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN29     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN36     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN40     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN43     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN46     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN50     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN53     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN57     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AN61     ;            ; --       ; VCCPT                                                                                                                                 ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AN64     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN68     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AN72     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AN75     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN79     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AN83     ;            ; --       ; VCCL_HPS                                                                                                                              ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AN86     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN90     ;            ; --       ; VCCPLL2_HPS                                                                                                                           ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AN93     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN96     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN100    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN107    ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN111    ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN115    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN120    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN126    ; 712        ; 1C       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 60ps          ;
; AN129    ; 711        ; 1C       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 60ps          ;
; AN131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AN135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP1      ; 832        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 74ps          ;
; AP3      ; 833        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 74ps          ;
; AP5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP16     ; 846        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 63ps          ;
; AP21     ; 847        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 65ps          ;
; AP25     ;            ; --       ; VCCEHT_GTSR4C                                                                                                                         ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP29     ;            ; --       ; VCCEHT_GTSR4C                                                                                                                         ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP36     ;            ; --       ; VCCERT_GTSR4C                                                                                                                         ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AP40     ;            ; --       ; VCCERT_GTSR4C                                                                                                                         ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AP43     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP46     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP50     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP53     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP57     ;            ; --       ; VCCPT                                                                                                                                 ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP61     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP64     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP68     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP72     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP75     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP79     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP83     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP86     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP90     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP93     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP96     ;            ; --       ; VCCERT_GTSL1C                                                                                                                         ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AP100    ;            ; --       ; VCCERT_GTSL1C                                                                                                                         ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AP104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP107    ;            ; --       ; VCCEHT_GTSL1C                                                                                                                         ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP111    ;            ; --       ; VCCEHT_GTSL1C                                                                                                                         ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP115    ; 718        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 68ps          ;
; AP120    ; 717        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 68ps          ;
; AP123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AP133    ; 702        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 71ps          ;
; AP135    ; 701        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 71ps          ;
; AR1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR7      ; 838        ; 4C       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 61ps          ;
; AR10     ; 839        ; 4C       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 61ps          ;
; AR13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR16     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR21     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR25     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR29     ;            ;          ; APROBE_GTSR4C_CH3                                                                                                                     ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR32     ;            ;          ; DNU                                                                                                                                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR36     ;            ; --       ; VCCERT_GTSR4C                                                                                                                         ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AR40     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR43     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AR46     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR50     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR53     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AR57     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR61     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AR64     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AR68     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR72     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AR75     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AR79     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR83     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AR86     ;            ; --       ; VCCRCORE                                                                                                                              ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AR90     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR93     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AR96     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR100    ;            ; --       ; VCCERT_GTSL1C                                                                                                                         ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AR104    ;            ;          ; DNU                                                                                                                                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR107    ;            ;          ; APROBE_GTSL1C_CH3                                                                                                                     ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR111    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR115    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR120    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR126    ; 710        ; 1C       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 61ps          ;
; AR129    ; 709        ; 1C       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 61ps          ;
; AR131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AR135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT1      ; 830        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 75ps          ;
; AT3      ; 831        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 75ps          ;
; AT5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT16     ; 852        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 64ps          ;
; AT21     ; 853        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 64ps          ;
; AT25     ;            ; --       ; VCCEHT_GTSR4B                                                                                                                         ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AT29     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT36     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT40     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT43     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AT46     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AT50     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT53     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT57     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AT61     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AT64     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT68     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AT72     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AT75     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT79     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AT83     ;            ; --       ; VCCRCORE                                                                                                                              ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AT86     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT90     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AT93     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AT96     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT100    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT107    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT111    ;            ; --       ; VCCEHT_GTSL1B                                                                                                                         ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AT115    ; 724        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 64ps          ;
; AT120    ; 723        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 65ps          ;
; AT123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AT133    ; 700        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 72ps          ;
; AT135    ; 699        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 72ps          ;
; AU1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU7      ; 836        ; 4C       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 67ps          ;
; AU10     ; 837        ; 4C       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 67ps          ;
; AU13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU16     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU21     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU25     ;            ; --       ; VCCEHT_GTSR4B                                                                                                                         ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AU29     ;            ;          ; RCOMP_GTSR4B_P                                                                                                                        ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU32     ;            ;          ; RCOMP_GTSR4B_N                                                                                                                        ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU36     ;            ; --       ; VCCERT_GTSR4B                                                                                                                         ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AU40     ;            ; --       ; VCCERT_GTSR4B                                                                                                                         ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AU43     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AU46     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU50     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU53     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AU57     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AU61     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU64     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AU68     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AU72     ;            ;          ; GNDSENSE                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU75     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AU79     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AU83     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU86     ;            ; --       ; VCCRCORE                                                                                                                              ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AU90     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU93     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AU96     ;            ; --       ; VCCERT_GTSL1B                                                                                                                         ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AU100    ;            ; --       ; VCCERT_GTSL1B                                                                                                                         ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AU104    ;            ;          ; RCOMP_GTSL1B_N                                                                                                                        ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU107    ;            ;          ; RCOMP_GTSL1B_P                                                                                                                        ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU111    ;            ; --       ; VCCEHT_GTSL1B                                                                                                                         ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AU115    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU120    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU126    ; 708        ; 1C       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 67ps          ;
; AU129    ; 707        ; 1C       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 67ps          ;
; AU131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AU135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV1      ; 828        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 76ps          ;
; AV3      ; 829        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 76ps          ;
; AV5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV16     ; 803        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 64ps          ;
; AV21     ; 804        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 64ps          ;
; AV25     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV29     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV36     ;            ; --       ; VCCERT_GTSR4B                                                                                                                         ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AV40     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV43     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AV46     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AV50     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV53     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AV57     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV61     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AV64     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AV68     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV72     ;            ;          ; VCCLSENSE                                                                                                                             ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV75     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AV79     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV83     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AV86     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AV90     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AV93     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AV96     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV100    ;            ; --       ; VCCERT_GTSL1B                                                                                                                         ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AV104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV107    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV111    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV115    ; 675        ; 1B       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 61ps          ;
; AV120    ; 674        ; 1B       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 63ps          ;
; AV123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AV133    ; 663        ; 1B       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 75ps          ;
; AV135    ; 662        ; 1B       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 75ps          ;
; AW1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW7      ; 799        ; 4B       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 65ps          ;
; AW10     ; 800        ; 4B       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 65ps          ;
; AW13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW16     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW21     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW25     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW29     ;            ;          ; APROBE_GTSR4B_CH3                                                                                                                     ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW32     ;            ;          ; APROBE2_GTSR4C                                                                                                                        ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW36     ;            ; --       ; VCCERT_GTSR4A                                                                                                                         ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AW40     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW43     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AW46     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW50     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW53     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW57     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AW61     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AW64     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW68     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AW72     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AW75     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW79     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AW83     ;            ; --       ; VCCIO_PIO_SDM                                                                                                                         ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AW86     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW90     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW93     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AW96     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW100    ;            ; --       ; VCCERT_GTSL1A                                                                                                                         ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AW104    ;            ;          ; APROBE2_GTSL1C                                                                                                                        ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW107    ;            ;          ; APROBE_GTSL1C_CH2                                                                                                                     ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW111    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW115    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW120    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW126    ; 671        ; 1B       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 66ps          ;
; AW129    ; 670        ; 1B       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 66ps          ;
; AW131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AW135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY1      ; 791        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 81ps          ;
; AY3      ; 792        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 81ps          ;
; AY5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY16     ; 809        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 61ps          ;
; AY21     ; 810        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 59ps          ;
; AY25     ;            ; --       ; VCCEHT_GTSR4A                                                                                                                         ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY29     ;            ; --       ; VCCEHT_GTSR4A                                                                                                                         ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY36     ;            ; --       ; VCCERT_GTSR4A                                                                                                                         ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AY40     ;            ; --       ; VCCERT_GTSR4A                                                                                                                         ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AY43     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY46     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY50     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY53     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY57     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY61     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY64     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY68     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY72     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY75     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY79     ;            ; --       ; VCCL_SDM                                                                                                                              ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY83     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY86     ;            ; --       ; VCCL_ADC_SDM                                                                                                                          ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY90     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY93     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY96     ;            ; --       ; VCCERT_GTSL1A                                                                                                                         ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AY100    ;            ; --       ; VCCERT_GTSL1A                                                                                                                         ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AY104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY107    ;            ; --       ; VCCEHT_GTSL1A                                                                                                                         ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY111    ;            ; --       ; VCCEHT_GTSL1A                                                                                                                         ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY115    ; 681        ; 1B       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 64ps          ;
; AY120    ; 680        ; 1B       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 64ps          ;
; AY123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; AY133    ; 661        ; 1B       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 77ps          ;
; AY135    ; 660        ; 1B       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 77ps          ;
; B2       ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; B4       ; 589        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 130ps         ;
; B6       ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; B8       ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; B11      ; 591        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 117ps         ;
; B14      ; 592        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 115ps         ;
; B17      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; B20      ; 597        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 113ps         ;
; B23      ; 598        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 110ps         ;
; B26      ; 599        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 101ps         ;
; B30      ; 600        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 98ps          ;
; B33      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; B35      ; 605        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 101ps         ;
; B39      ; 607        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 98ps          ;
; B42      ; 381        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 100ps         ;
; B45      ; 384        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 101ps         ;
; B48      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; B51      ; 386        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 104ps         ;
; B54      ; 387        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; B56      ; 392        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 113ps         ;
; B60      ; 389        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 114ps         ;
; B63      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; B66      ; 466        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 102ps         ;
; B70      ; 468        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 97ps          ;
; B73      ; 470        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; B76      ; 471        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; B80      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; B82      ; 475        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; B85      ; 474        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 103ps         ;
; B88      ; 285        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; B91      ; 287        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 108ps         ;
; B94      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; B97      ; 289        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 112ps         ;
; B101     ; 290        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 116ps         ;
; B103     ; 294        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 131ps         ;
; B106     ; 293        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 134ps         ;
; B110     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; B113     ; 369        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 137ps         ;
; B116     ; 371        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 137ps         ;
; B119     ; 373        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 143ps         ;
; B122     ; 375        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 152ps         ;
; B125     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; B128     ; 379        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 154ps         ;
; B130     ; 377        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 154ps         ;
; B132     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; B134     ; 68         ; HPS      ; HPS_IOB_5, GPIO1_IO4, SPIM1_SS1_N, SPIS1_CLK, UART1_CTS_N, EMAC2_PPS2, NAND_WP_N, SDMMC_WRITE_PROTECT, I3C1_SDA, EMAC1_TXD0, TRACE_D6 ;               ;                             ;         ; --       ;                 ; --       ; --           ; 164ps         ;
; B135     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA7      ; 797        ; 4B       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 75ps          ;
; BA10     ; 798        ; 4B       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 75ps          ;
; BA13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA16     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA21     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA25     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA29     ;            ;          ; APROBE_GTSR4A_CH3                                                                                                                     ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA32     ;            ;          ; DNU                                                                                                                                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA36     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA40     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA43     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA46     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA50     ;            ; --       ; VCCPT_HVIO                                                                                                                            ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BA53     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BA57     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA61     ;            ; --       ; VCC                                                                                                                                   ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BA64     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BA68     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA72     ;            ; --       ; VCCPT                                                                                                                                 ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BA75     ;            ; --       ; VCCPT                                                                                                                                 ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BA79     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA83     ;            ; --       ; VCCL_SDM                                                                                                                              ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BA86     ;            ; --       ; VCCH_SDM                                                                                                                              ; power         ;                             ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; BA90     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA93     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA96     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA100    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA104    ;            ;          ; DNU                                                                                                                                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA107    ;            ;          ; APROBE_GTSL1A_CH3                                                                                                                     ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA111    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA115    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA120    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA126    ; 669        ; 1B       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 76ps          ;
; BA129    ; 668        ; 1B       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 76ps          ;
; BA131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BA135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB1      ; 789        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; BB3      ; 790        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; BB5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB16     ; 760        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 62ps          ;
; BB21     ; 761        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 60ps          ;
; BB25     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB29     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB36     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB40     ;            ; 6A       ; VCCIO_HVIO_6A                                                                                                                         ; power         ;                             ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; BB43     ;            ; 6A       ; VCCIO_HVIO_6A                                                                                                                         ; power         ;                             ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; BB46     ;            ; --       ; VCCPT_HVIO                                                                                                                            ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BB50     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BB53     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB57     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BB61     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BB64     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB68     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BB72     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BB75     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB79     ;            ; --       ; VCCL_SDM                                                                                                                              ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BB83     ;            ; --       ; VCCL_SDM                                                                                                                              ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BB86     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB90     ;            ; --       ; VCCPT_HVIO                                                                                                                            ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BB93     ;            ; 5B       ; VCCIO_HVIO_5B                                                                                                                         ; power         ;                             ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; BB96     ;            ; 5B       ; VCCIO_HVIO_5B                                                                                                                         ; power         ;                             ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; BB100    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB107    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB111    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB115    ; 632        ; 1A       ; refclk0_clk(n)                                                                                                                        ; input         ; Current Mode Logic (CML)    ;         ; --       ; N               ; no       ; Off          ; 64ps          ;
; BB120    ; 631        ; 1A       ; refclk0_clk                                                                                                                           ; input         ; Current Mode Logic (CML)    ;         ; --       ; N               ; no       ; Off          ; 62ps          ;
; BB123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BB133    ; 659        ; 1B       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 79ps          ;
; BB135    ; 658        ; 1B       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 79ps          ;
; BC1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC7      ; 795        ; 4B       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 76ps          ;
; BC10     ; 796        ; 4B       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 76ps          ;
; BC13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC16     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC21     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC25     ; 767        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 51ps          ;
; BC29     ; 766        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 49ps          ;
; BC32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC36     ;            ;          ; DNU                                                                                                                                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC40     ;            ;          ; DNU                                                                                                                                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC43     ;            ; 6B       ; VCCIO_HVIO_6B                                                                                                                         ; power         ;                             ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; BC46     ;            ; 2B_T     ; VCCIO_PIO_2B_T                                                                                                                        ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BC50     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC53     ;            ; 2B_B     ; VCCIO_PIO_2B_B                                                                                                                        ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BC57     ;            ; 2B_B     ; VCCIO_PIO_2B_B                                                                                                                        ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BC61     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC64     ;            ; 2A_T     ; VCCIO_PIO_2A_T                                                                                                                        ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BC68     ;            ; 2A_B     ; VCCIO_PIO_2A_B                                                                                                                        ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BC72     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC75     ;            ; --       ; VCCPLLDIG_SDM                                                                                                                         ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BC79     ;            ; --       ; VCCPLL_SDM                                                                                                                            ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BC83     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC86     ;            ; --       ; VCCFUSEWR_SDM                                                                                                                         ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BC90     ;            ; --       ; VCCPT_HVIO                                                                                                                            ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BC93     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC96     ;            ; 5A       ; VCCIO_HVIO_5A                                                                                                                         ; power         ;                             ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; BC100    ;            ;          ; DNU                                                                                                                                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC107    ; 638        ; 1A       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 52ps          ;
; BC111    ; 637        ; 1A       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 49ps          ;
; BC115    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC120    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC126    ; 667        ; 1B       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 76ps          ;
; BC129    ; 666        ; 1B       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 76ps          ;
; BC131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BC135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD1      ; 787        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; BD3      ; 788        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; BD5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD16     ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD21     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD25     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD29     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD36     ;            ;          ; DNU                                                                                                                                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD40     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD43     ;            ; 6B       ; VCCIO_HVIO_6B                                                                                                                         ; power         ;                             ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; BD46     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD50     ;            ; 2B_T     ; VCCIO_PIO_2B_T                                                                                                                        ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BD53     ;            ;          ; DNU                                                                                                                                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD57     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD61     ;            ; 2A_T     ; VCCIO_PIO_2A_T                                                                                                                        ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BD64     ;            ;          ; DNU                                                                                                                                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD68     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD72     ;            ; 2A_B     ; VCCIO_PIO_2A_B                                                                                                                        ; power         ;                             ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BD75     ;            ; --       ; VCCIO_SDM                                                                                                                             ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BD79     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD83     ;            ; --       ; VCCADC                                                                                                                                ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BD86     ;            ; --       ; VCCBAT                                                                                                                                ; power         ;                             ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BD90     ;            ; --       ; VCC_IO_SDM                                                                                                                            ; power         ;                             ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BD93     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD96     ;            ; 5A       ; VCCIO_HVIO_5A                                                                                                                         ; power         ;                             ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; BD100    ;            ;          ; DNU                                                                                                                                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD107    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD111    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD115    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD120    ;            ;          ; DNU                                                                                                                                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BD133    ; 657        ; 1B       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 84ps          ;
; BD135    ; 656        ; 1B       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 84ps          ;
; BE1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE7      ; 793        ; 4B       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 86ps          ;
; BE10     ; 794        ; 4B       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 86ps          ;
; BE13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE16     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE21     ; 544        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 63ps          ;
; BE25     ; 548        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 57ps          ;
; BE29     ; 547        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 60ps          ;
; BE32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE36     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE40     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE43     ; 545        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 70ps          ;
; BE46     ; 212        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 115ps         ;
; BE50     ; 213        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 140ps         ;
; BE53     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE57     ; 217        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 109ps         ;
; BE61     ; 218        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 111ps         ;
; BE64     ; 220        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 133ps         ;
; BE68     ; 221        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 152ps         ;
; BE72     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE75     ; 128        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 108ps         ;
; BE79     ; 129        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 108ps         ;
; BE83     ; 131        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 96ps          ;
; BE86     ; 132        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 93ps          ;
; BE90     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE93     ; 136        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 129ps         ;
; BE96     ; 137        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 131ps         ;
; BE100    ; 26         ; SDM      ; ^TEMPDIODE0Ap                                                                                                                         ;               ;                             ;         ; --       ;                 ; --       ; --           ; 56ps          ;
; BE104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE107    ; 506        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 51ps          ;
; BE111    ; 508        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 56ps          ;
; BE115    ; 500        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 70ps          ;
; BE120    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE126    ; 665        ; 1B       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 85ps          ;
; BE129    ; 664        ; 1B       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 86ps          ;
; BE131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BE135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF1      ; 785        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 90ps          ;
; BF3      ; 786        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 90ps          ;
; BF5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF16     ; 553        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 171ps         ;
; BF21     ; 543        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 64ps          ;
; BF25     ; 552        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 60ps          ;
; BF29     ; 551        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 55ps          ;
; BF32     ; 549        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 59ps          ;
; BF36     ; 550        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 57ps          ;
; BF40     ; 546        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 62ps          ;
; BF43     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF46     ; 211        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 116ps         ;
; BF50     ; 214        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 140ps         ;
; BF53     ; 215        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 148ps         ;
; BF57     ; 216        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 149ps         ;
; BF61     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF64     ; 219        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 134ps         ;
; BF68     ; 222        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 153ps         ;
; BF72     ; 126        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 117ps         ;
; BF75     ; 127        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 117ps         ;
; BF79     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF83     ; 130        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 94ps          ;
; BF86     ; 133        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; BF90     ; 134        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; BF93     ; 135        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; BF96     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF100    ; 25         ; SDM      ; ^TEMPDIODE0An                                                                                                                         ;               ;                             ;         ; --       ;                 ; --       ; --           ; 58ps          ;
; BF104    ; 504        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 52ps          ;
; BF107    ; 502        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 51ps          ;
; BF111    ; 498        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 64ps          ;
; BF115    ; 501        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 77ps          ;
; BF120    ; 517        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 143ps         ;
; BF123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BF133    ; 620        ; 1A       ; hip_serial_rx_n_in3                                                                                                                   ; input         ; High Speed Differential I/O ;         ; --       ; N               ; no       ; Off          ; 84ps          ;
; BF135    ; 619        ; 1A       ; hip_serial_rx_p_in3                                                                                                                   ; input         ; High Speed Differential I/O ;         ; --       ; N               ; no       ; Off          ; 84ps          ;
; BG1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG7      ; 756        ; 4A       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 87ps          ;
; BG10     ; 757        ; 4A       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 87ps          ;
; BG13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG126    ; 628        ; 1A       ; hip_serial_tx_n_out3                                                                                                                  ; output        ; High Speed Differential I/O ;         ; --       ; N               ; no       ; Off          ; 86ps          ;
; BG129    ; 627        ; 1A       ; hip_serial_tx_p_out3                                                                                                                  ; output        ; High Speed Differential I/O ;         ; --       ; N               ; no       ; Off          ; 86ps          ;
; BG131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BG135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BH19     ; 554        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 165ps         ;
; BH22     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BH28     ; 538        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 164ps         ;
; BH31     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BH38     ; 226        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 150ps         ;
; BH41     ; 225        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 150ps         ;
; BH49     ; 232        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 96ps          ;
; BH52     ; 231        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 94ps          ;
; BH59     ; 116        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 97ps          ;
; BH62     ; 117        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; BH69     ; 123        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 63ps          ;
; BH71     ; 122        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 61ps          ;
; BH78     ; 140        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 137ps         ;
; BH81     ; 141        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 138ps         ;
; BH89     ; 147        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 137ps         ;
; BH92     ; 146        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 137ps         ;
; BH99     ; 9          ; SDM      ; ~ALTERA_AS_DATA0~                                                                                                                     ; bidir         ; 1.8 V                       ;         ; --       ; N               ; no       ; Off          ; 64ps          ;
; BH102    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BH109    ; 499        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 67ps          ;
; BH112    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BH118    ; 516        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 142ps         ;
; BJ1      ; 748        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 95ps          ;
; BJ3      ; 749        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 95ps          ;
; BJ5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ133    ; 618        ; 1A       ; hip_serial_rx_n_in2                                                                                                                   ; input         ; High Speed Differential I/O ;         ; --       ; N               ; no       ; Off          ; 88ps          ;
; BJ135    ; 617        ; 1A       ; hip_serial_rx_p_in2                                                                                                                   ; input         ; High Speed Differential I/O ;         ; --       ; N               ; no       ; Off          ; 88ps          ;
; BK19     ; 541        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 140ps         ;
; BK22     ; 555        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 177ps         ;
; BK28     ; 533        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 101ps         ;
; BK31     ; 531        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 107ps         ;
; BK38     ; 224        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 123ps         ;
; BK41     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BK49     ; 230        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; BK52     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BK59     ; 114        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 116ps         ;
; BK62     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BK69     ; 120        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 61ps          ;
; BK71     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BK78     ; 138        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 117ps         ;
; BK81     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BK89     ; 145        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 124ps         ;
; BK92     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BK99     ; 10         ; SDM      ; ~ALTERA_AS_CLK~                                                                                                                       ; output        ; 1.8 V                       ;         ; --       ; N               ; no       ; Off          ; 70ps          ;
; BK102    ; 5          ; SDM      ; ~ALTERA_AS_DATA1~                                                                                                                     ; bidir         ; 1.8 V                       ;         ; --       ; N               ; no       ; Off          ; 73ps          ;
; BK109    ; 507        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 159ps         ;
; BK112    ; 515        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 119ps         ;
; BK118    ; 511        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 149ps         ;
; BL1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL7      ; 754        ; 4A       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 95ps          ;
; BL10     ; 755        ; 4A       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 95ps          ;
; BL13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL126    ; 626        ; 1A       ; hip_serial_tx_n_out2                                                                                                                  ; output        ; High Speed Differential I/O ;         ; --       ; N               ; no       ; Off          ; 94ps          ;
; BL129    ; 625        ; 1A       ; hip_serial_tx_p_out2                                                                                                                  ; output        ; High Speed Differential I/O ;         ; --       ; N               ; no       ; Off          ; 94ps          ;
; BL131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BL135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BM19     ; 556        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 175ps         ;
; BM22     ; 539        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 145ps         ;
; BM28     ; 528        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 109ps         ;
; BM31     ; 530        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 110ps         ;
; BM38     ; 223        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 123ps         ;
; BM41     ; 227        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 123ps         ;
; BM49     ; 229        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; BM52     ; 234        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; BM59     ; 115        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 116ps         ;
; BM62     ; 119        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 70ps          ;
; BM69     ; 121        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 62ps          ;
; BM71     ; 125        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 65ps          ;
; BM78     ; 139        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 118ps         ;
; BM81     ; 143        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 115ps         ;
; BM89     ; 144        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 123ps         ;
; BM92     ; 148        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 138ps         ;
; BM99     ; 11         ; SDM      ; ~ALTERA_AS_nCSO2,ALTERA_MSEL1~                                                                                                        ; output, input ; 1.8 V                       ;         ; --       ; N               ; no       ; Off          ; 71ps          ;
; BM102    ; 17         ; SDM      ; ~ALTERA_AS_nCSO1,ALTERA_MSEL2~                                                                                                        ; output, input ; 1.8 V                       ;         ; --       ; N               ; no       ; Off          ; 74ps          ;
; BM109    ; 509        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 156ps         ;
; BM112    ; 514        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 106ps         ;
; BM118    ; 512        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 143ps         ;
; BN1      ; 746        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 98ps          ;
; BN3      ; 747        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 98ps          ;
; BN5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BN133    ; 616        ; 1A       ; hip_serial_rx_n_in1                                                                                                                   ; input         ; High Speed Differential I/O ;         ; --       ; N               ; no       ; Off          ; 92ps          ;
; BN135    ; 615        ; 1A       ; hip_serial_rx_p_in1                                                                                                                   ; input         ; High Speed Differential I/O ;         ; --       ; N               ; no       ; Off          ; 92ps          ;
; BP19     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP22     ; 532        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 154ps         ;
; BP28     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP31     ; 524        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 87ps          ;
; BP38     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP41     ; 228        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 122ps         ;
; BP49     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP52     ; 233        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 94ps          ;
; BP59     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP62     ; 118        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 70ps          ;
; BP69     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP71     ; 124        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 64ps          ;
; BP78     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP81     ; 142        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 115ps         ;
; BP89     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP92     ; 149        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 138ps         ;
; BP99     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP102    ; 14         ; SDM      ; SDM_IO16, PWRMGT_SDA                                                                                                                  ;               ;                             ;         ; --       ;                 ; --       ; --           ; 71ps          ;
; BP109    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BP112    ; 513        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 85ps          ;
; BP118    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BR19     ; 558        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 152ps         ;
; BR22     ; 534        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 152ps         ;
; BR28     ; 525        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 88ps          ;
; BR31     ; 526        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 85ps          ;
; BR38     ; 238        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 77ps          ;
; BR41     ; 240        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 78ps          ;
; BR49     ; 246        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 77ps          ;
; BR52     ; 244        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 80ps          ;
; BR59     ; 104        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 64ps          ;
; BR62     ; 106        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 63ps          ;
; BR69     ; 113        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 67ps          ;
; BR71     ; 111        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 67ps          ;
; BR78     ; 153        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 64ps          ;
; BR81     ; 155        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 68ps          ;
; BR89     ; 161        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 79ps          ;
; BR92     ; 159        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 81ps          ;
; BR99     ; 21         ; SDM      ; SDM_IO12, PWRMGT_SDA, PWRMGT_ALERT                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; 79ps          ;
; BR102    ; 4          ; SDM      ; ^OSC_CLK_1                                                                                                                            ;               ;                             ;         ; --       ;                 ; --       ; --           ; 74ps          ;
; BR109    ; 505        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 78ps          ;
; BR112    ; 510        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 85ps          ;
; BR118    ; 491        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 84ps          ;
; BT1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT7      ; 752        ; 4A       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 95ps          ;
; BT10     ; 753        ; 4A       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 95ps          ;
; BT13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT126    ; 624        ; 1A       ; hip_serial_tx_n_out1                                                                                                                  ; output        ; High Speed Differential I/O ;         ; --       ; N               ; no       ; Off          ; 95ps          ;
; BT129    ; 623        ; 1A       ; hip_serial_tx_p_out1                                                                                                                  ; output        ; High Speed Differential I/O ;         ; --       ; N               ; no       ; Off          ; 95ps          ;
; BT131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BT135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU19     ; 557        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 156ps         ;
; BU22     ; 536        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 107ps         ;
; BU28     ; 523        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 87ps          ;
; BU31     ; 527        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 108ps         ;
; BU38     ; 237        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 79ps          ;
; BU41     ; 239        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 78ps          ;
; BU49     ; 245        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 76ps          ;
; BU52     ; 243        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 79ps          ;
; BU59     ; 105        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 64ps          ;
; BU62     ; 107        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 64ps          ;
; BU69     ; 112        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 67ps          ;
; BU71     ; 110        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 66ps          ;
; BU78     ; 152        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 64ps          ;
; BU81     ; 154        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 67ps          ;
; BU89     ; 160        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 78ps          ;
; BU92     ; 158        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 79ps          ;
; BU99     ; 8          ; SDM      ; ^nCONFIG                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 79ps          ;
; BU102    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU109    ; 503        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 83ps          ;
; BU112    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BU118    ; 490        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 81ps          ;
; BV1      ; 744        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 101ps         ;
; BV3      ; 745        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 101ps         ;
; BV5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BV133    ; 614        ; 1A       ; hip_serial_rx_n_in0                                                                                                                   ; input         ; High Speed Differential I/O ;         ; --       ; N               ; no       ; Off          ; 96ps          ;
; BV135    ; 613        ; 1A       ; hip_serial_rx_p_in0                                                                                                                   ; input         ; High Speed Differential I/O ;         ; --       ; N               ; no       ; Off          ; 96ps          ;
; BW19     ; 537        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 101ps         ;
; BW22     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW28     ; 529        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 101ps         ;
; BW31     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW38     ; 235        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 83ps          ;
; BW41     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW49     ; 242        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 82ps          ;
; BW52     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW59     ; 103        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 74ps          ;
; BW62     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW69     ; 109        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 76ps          ;
; BW71     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW78     ; 151        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 75ps          ;
; BW81     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW89     ; 157        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 87ps          ;
; BW92     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BW99     ; 13         ; SDM      ; ^nSTATUS                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; BW102    ; 16         ; SDM      ; SDM_IO13, AVSTx8_DATA5                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 87ps          ;
; BW109    ; 0          ; SDM      ; #TDO                                                                                                                                  ; output        ;                             ;         ; --       ;                 ; --       ; --           ; 101ps         ;
; BW112    ; 3          ; SDM      ; #TDI                                                                                                                                  ; input         ;                             ;         ; --       ;                 ; --       ; --           ; 117ps         ;
; BW118    ; 493        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 89ps          ;
; BY1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY7      ; 750        ; 4A       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 96ps          ;
; BY10     ; 751        ; 4A       ; GXB_NC                                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 96ps          ;
; BY13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY126    ; 622        ; 1A       ; hip_serial_tx_n_out0                                                                                                                  ; output        ; High Speed Differential I/O ;         ; --       ; N               ; no       ; Off          ; 96ps          ;
; BY129    ; 621        ; 1A       ; hip_serial_tx_p_out0                                                                                                                  ; output        ; High Speed Differential I/O ;         ; --       ; N               ; no       ; Off          ; 96ps          ;
; BY131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; BY135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; C1       ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; C2       ; 580        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 121ps         ;
; C134     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; C135     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA19     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA22     ; 191        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 103ps         ;
; CA28     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CA31     ; 196        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 87ps          ;
; CA38     ; 236        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 84ps          ;
; CA41     ; 249        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 83ps          ;
; CA49     ; 241        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 81ps          ;
; CA52     ; 255        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 82ps          ;
; CA59     ; 102        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 74ps          ;
; CA62     ; 95         ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 86ps          ;
; CA69     ; 108        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 75ps          ;
; CA71     ; 98         ; 2A_T     ; i_gpio_perst0_n_reset_n                                                                                                               ; input         ; 1.2 V                       ; 1.2V    ; --       ; N               ; no       ; Off          ; 88ps          ;
; CA78     ; 150        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 74ps          ;
; CA81     ; 165        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 85ps          ;
; CA89     ; 156        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 86ps          ;
; CA92     ; 172        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 99ps          ;
; CA99     ; 15         ; SDM      ; SDM_IO0, PWRMGT_SCL, PWRMGT_ALERT                                                                                                     ;               ;                             ;         ; --       ;                 ; --       ; --           ; 90ps          ;
; CA102    ; 22         ; SDM      ; ~ALTERA_AS_nRST~                                                                                                                      ; output        ; 1.8 V                       ;         ; --       ; N               ; no       ; Off          ; 92ps          ;
; CA109    ; 2          ; SDM      ; #TCK                                                                                                                                  ; input         ;                             ;         ; --       ;                 ; --       ; --           ; 105ps         ;
; CA112    ; 1          ; SDM      ; #TMS                                                                                                                                  ; input         ;                             ;         ; --       ;                 ; --       ; --           ; 107ps         ;
; CA118    ; 492        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 92ps          ;
; CB1      ; 742        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 104ps         ;
; CB3      ; 743        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 104ps         ;
; CB5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CB131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC19     ; 187        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; CC22     ; 192        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 104ps         ;
; CC28     ; 193        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 99ps          ;
; CC31     ; 195        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 86ps          ;
; CC38     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC41     ; 250        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 83ps          ;
; CC49     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC52     ; 256        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 82ps          ;
; CC59     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC62     ; 94         ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 85ps          ;
; CC69     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC71     ; 99         ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 89ps          ;
; CC78     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC81     ; 164        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 85ps          ;
; CC89     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC92     ; 173        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 99ps          ;
; CC99     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC102    ; 20         ; SDM      ; ~ALTERA_AS_nCSO3~                                                                                                                     ; output        ; 1.8 V                       ;         ; --       ; N               ; no       ; Off          ; 98ps          ;
; CC109    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC112    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CC118    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CD134    ; 478        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 128ps         ;
; CD135    ; 479        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 133ps         ;
; CE1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CE3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CE5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CF9      ; 542        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 119ps         ;
; CF12     ; 540        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 119ps         ;
; CF19     ; 188        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; CF22     ; 190        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 114ps         ;
; CF28     ; 194        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 100ps         ;
; CF31     ; 197        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 98ps          ;
; CF38     ; 247        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; CF41     ; 251        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 94ps          ;
; CF49     ; 254        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 93ps          ;
; CF52     ; 258        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 93ps          ;
; CF59     ; 91         ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 93ps          ;
; CF62     ; 93         ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 93ps          ;
; CF69     ; 96         ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 97ps          ;
; CF71     ; 101        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 97ps          ;
; CF78     ; 162        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 97ps          ;
; CF81     ; 167        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; CF89     ; 168        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 110ps         ;
; CF92     ; 171        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 109ps         ;
; CF99     ; 12         ; SDM      ; SDM_IO11, AVSTx8_VALID, PWRMGT_SDA                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; 101ps         ;
; CF102    ; 18         ; SDM      ; ~ALTERA_AS_DATA3~                                                                                                                     ; bidir         ; 1.8 V                       ;         ; --       ; N               ; no       ; Off          ; 100ps         ;
; CF109    ; 23         ; SDM      ; SDM_IO14, AVSTx8_CLK, PWRMGT_SCL                                                                                                      ;               ;                             ;         ; --       ;                 ; --       ; --           ; 118ps         ;
; CF112    ; 6          ; SDM      ; ~ALTERA_AS_nCSO0,ALTERA_MSEL0~                                                                                                        ; output, input ; 1.8 V                       ;         ; --       ; N               ; no       ; Off          ; 132ps         ;
; CF118    ; 489        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 105ps         ;
; CF121    ; 488        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 110ps         ;
; CF128    ; 484        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 117ps         ;
; CF132    ; 483        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 126ps         ;
; CG134    ; 480        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 132ps         ;
; CG135    ; 481        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 130ps         ;
; CH4      ; 562        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 119ps         ;
; CH9      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CH12     ; 535        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 117ps         ;
; CH19     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CH22     ; 189        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 114ps         ;
; CH28     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CH31     ; 198        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 99ps          ;
; CH38     ; 248        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; CH41     ; 252        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; CH49     ; 253        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 92ps          ;
; CH52     ; 257        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 92ps          ;
; CH59     ; 90         ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 92ps          ;
; CH62     ; 92         ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 92ps          ;
; CH69     ; 97         ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 97ps          ;
; CH71     ; 100        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 97ps          ;
; CH78     ; 163        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 98ps          ;
; CH81     ; 166        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; CH89     ; 169        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 110ps         ;
; CH92     ; 170        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 108ps         ;
; CH99     ; 7          ; SDM      ; ~ALTERA_AS_DATA2~                                                                                                                     ; bidir         ; 1.8 V                       ;         ; --       ; N               ; no       ; Off          ; 105ps         ;
; CH102    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CH109    ; 19         ; SDM      ; SDM_IO10, AVSTx8_DATA7                                                                                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 125ps         ;
; CH112    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CH118    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CH121    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CH128    ; 486        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 115ps         ;
; CH132    ; 482        ; 5A       ; pin_perst_n_reset_n                                                                                                                   ; input         ; 1.8-V LVCMOS                ; 3.3V    ; --       ; N               ; no       ; Off          ; 125ps         ;
; CJ1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ2      ; 560        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 124ps         ;
; CJ134    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK2      ; 559        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 123ps         ;
; CK4      ; 561        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 126ps         ;
; CK6      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK8      ; 200        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 143ps         ;
; CK11     ; 202        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 138ps         ;
; CK14     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK17     ; 206        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 129ps         ;
; CK20     ; 207        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 123ps         ;
; CK23     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK26     ; 209        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 122ps         ;
; CK30     ; 260        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 123ps         ;
; CK33     ; 262        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 118ps         ;
; CK35     ; 264        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 111ps         ;
; CK39     ; 266        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 115ps         ;
; CK42     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK45     ; 269        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 113ps         ;
; CK48     ; 268        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; CK51     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK54     ; 271        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 101ps         ;
; CK56     ; 274        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; CK60     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK63     ; 278        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; CK66     ; 282        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 111ps         ;
; CK70     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK73     ; 280        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 103ps         ;
; CK76     ; 175        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 112ps         ;
; CK80     ; 177        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; CK82     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK85     ; 179        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 104ps         ;
; CK88     ; 180        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 123ps         ;
; CK91     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK94     ; 184        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 120ps         ;
; CK97     ; 183        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 116ps         ;
; CK101    ;            ;          ; DNU                                                                                                                                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK103    ;            ;          ; DNU                                                                                                                                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK106    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK110    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK113    ; 38         ; SDM      ; ^VSIGP_1                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 117ps         ;
; CK116    ; 35         ; SDM      ; ^VREFN_ADC                                                                                                                            ;               ;                             ;         ; --       ;                 ; --       ; --           ; 130ps         ;
; CK119    ; 36         ; SDM      ; ^VSIGP_0                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 129ps         ;
; CK122    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK125    ; 496        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 120ps         ;
; CK128    ; 497        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 118ps         ;
; CK130    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK132    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CK134    ; 485        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 126ps         ;
; CK135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CL2      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CL4      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CL6      ; 199        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 143ps         ;
; CL8      ; 201        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 138ps         ;
; CL11     ; 203        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 135ps         ;
; CL14     ; 204        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 134ps         ;
; CL17     ; 205        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 129ps         ;
; CL20     ; 208        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 126ps         ;
; CL23     ; 210        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 124ps         ;
; CL26     ; 259        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 124ps         ;
; CL30     ; 261        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 118ps         ;
; CL33     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CL35     ; 263        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 111ps         ;
; CL39     ; 265        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 116ps         ;
; CL42     ; 270        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 114ps         ;
; CL45     ; 267        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; CL48     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CL51     ; 272        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 102ps         ;
; CL54     ; 273        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; CL56     ; 276        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 111ps         ;
; CL60     ; 275        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 111ps         ;
; CL63     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CL66     ; 277        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; CL70     ; 281        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 111ps         ;
; CL73     ; 279        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 103ps         ;
; CL76     ; 174        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 112ps         ;
; CL80     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CL82     ; 176        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; CL85     ; 178        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 104ps         ;
; CL88     ; 181        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 125ps         ;
; CL91     ; 185        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 122ps         ;
; CL94     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CL97     ; 182        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 117ps         ;
; CL101    ;            ;          ; DNU                                                                                                                                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CL103    ; 24         ; SDM      ; ^RREF_SDM                                                                                                                             ;               ;                             ;         ; --       ;                 ; --       ; --           ; 130ps         ;
; CL106    ;            ;          ; DNU                                                                                                                                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CL110    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CL113    ; 39         ; SDM      ; ^VSIGN_1                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 120ps         ;
; CL116    ; 34         ; SDM      ; ^VREFP_ADC                                                                                                                            ;               ;                             ;         ; --       ;                 ; --       ; --           ; 128ps         ;
; CL119    ; 37         ; SDM      ; ^VSIGN_0                                                                                                                              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 130ps         ;
; CL122    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CL125    ; 487        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 129ps         ;
; CL128    ; 494        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 126ps         ;
; CL130    ; 495        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 130ps         ;
; CL132    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; CL134    ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; D4       ; 581        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 121ps         ;
; D8       ; 576        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 112ps         ;
; D15      ; 573        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 108ps         ;
; D18      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; D24      ; 571        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 98ps          ;
; D27      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; D34      ; 606        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 91ps          ;
; D37      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; D44      ; 394        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 94ps          ;
; D47      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; D55      ; 399        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 87ps          ;
; D58      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; D65      ; 453        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 79ps          ;
; D67      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; D74      ; 460        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 90ps          ;
; D77      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; D84      ; 296        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 86ps          ;
; D87      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; D95      ; 302        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; D98      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; D105     ; 360        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 139ps         ;
; D108     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; D114     ; 362        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; D117     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; D124     ; 87         ; HPS      ; HPS_IOB_24, GPIO1_IO23, SPIM0_SS0_N, SPIS1_MISO, MDIO0_MDC, I2C_EMAC0_SCL, NAND_ADQ15, EMAC2_RXD3, TRACE_D3                           ;               ;                             ;         ; --       ;                 ; --       ; --           ; 147ps         ;
; D127     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; D132     ; 66         ; HPS      ; HPS_IOB_3, GPIO1_IO2, SPIM1_MISO, UART0_TX, I2C0_SDA, NAND_WE_N, SDMMC_CLK, EMAC1_RX_CLK, Trace_D8                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; 158ps         ;
; E1       ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E2       ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E134     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; E135     ; 64         ; HPS      ; HPS_IOB_1, GPIO1_IO0, SPIM1_CLK, UART0_CTS_N, EMAC0_PPS0, NAND_ADQ0, SDMMC_DATA0, EMAC1_TX_CLK, Trace_D10                             ;               ;                             ;         ; --       ;                 ; --       ; --           ; 158ps         ;
; F4       ; 582        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 120ps         ;
; F8       ; 578        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 113ps         ;
; F15      ; 575        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 103ps         ;
; F18      ; 574        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 100ps         ;
; F24      ; 569        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 99ps          ;
; F27      ; 568        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 87ps          ;
; F34      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F37      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; F44      ; 393        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 94ps          ;
; F47      ; 396        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 93ps          ;
; F55      ; 400        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 87ps          ;
; F58      ; 403        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 88ps          ;
; F65      ; 454        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 81ps          ;
; F67      ; 455        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 76ps          ;
; F74      ; 459        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 89ps          ;
; F77      ; 462        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 85ps          ;
; F84      ; 297        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 85ps          ;
; F87      ; 300        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 86ps          ;
; F95      ; 303        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; F98      ; 306        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; F105     ; 361        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 139ps         ;
; F108     ; 358        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 121ps         ;
; F114     ; 363        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; F117     ; 367        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 137ps         ;
; F124     ; 86         ; HPS      ; HPS_IOB_23, GPIO1_IO22, SPIM0_MISO, SPIS1_SS0_N, MDIO0_MDIO, I2C_EMAC0_SDA, NAND_ADQ14, EMAC2_RXD2, TRACE_D2                          ;               ;                             ;         ; --       ;                 ; --       ; --           ; 149ps         ;
; F127     ; 84         ; HPS      ; HPS_IOB_21, GPIO1_IO20, SPIM0_CLK, SPIS1_CLK, I2C_EMAC2_SDA, NAND_ADQ12, EMAC2_TXD2, TRACE_D0                                         ;               ;                             ;         ; --       ;                 ; --       ; --           ; 148ps         ;
; F132     ; 65         ; HPS      ; HPS_IOB_2, GPIO1_IO1, SPIM1_MOSI, UART0_RTS_N, EMAC0_PPSTRIG0, NAND_ADQ1, SDMMC_DATA1, EMAC1_TX_CTL, Trace_D9                         ;               ;                             ;         ; --       ;                 ; --       ; --           ; 154ps         ;
; G1       ; 587        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 116ps         ;
; G2       ; 584        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 113ps         ;
; G134     ; 62         ; HPS      ; HPS_IOA_23, GPIO0_IO22, SPIM1_MISO, SPIS0_SS0_N, UART0_TX, I2C0_SDA, NAND_ADQ14, USB1_DATA6, EMAC0_RXD2, TRACE_D2                     ;               ;                             ;         ; --       ;                 ; --       ; --           ; 148ps         ;
; G135     ; 63         ; HPS      ; HPS_IOA_24, GPIO0_IO23, SPIM1_SS0_N, SPIS0_MISO, UART0_RX, I2C0_SCL, NAND_ADQ15, USB1_DATA7, EMAC0_RXD3, TRACE_D3                     ;               ;                             ;         ; --       ;                 ; --       ; --           ; 156ps         ;
; H4       ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; H8       ; 579        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 105ps         ;
; H15      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; H18      ; 572        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 96ps          ;
; H24      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; H27      ; 570        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 89ps          ;
; H34      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; H37      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; H44      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; H47      ; 395        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 94ps          ;
; H55      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; H58      ; 404        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 88ps          ;
; H65      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; H67      ; 456        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 77ps          ;
; H74      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; H77      ; 461        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 83ps          ;
; H84      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; H87      ; 301        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 86ps          ;
; H95      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; H98      ; 307        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; H105     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; H108     ; 359        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 122ps         ;
; H114     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; H117     ; 366        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 137ps         ;
; H124     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; H127     ; 82         ; HPS      ; HPS_IOB_19, GPIO1_IO18, SPIM0_MISO, MDIO1_MDIO, I2C_EMAC1_SDA, NAND_ADQ10, EMAC2_RXD0, TRACE_D4                                       ;               ;                             ;         ; --       ;                 ; --       ; --           ; 145ps         ;
; H132     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; J1       ; 586        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 116ps         ;
; J2       ; 585        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 115ps         ;
; J134     ; 60         ; HPS      ; HPS_IOA_21, GPIO0_IO20, SPIM1_CLK, SPIS0_CLK, UART0_CTS_N, I2C1_SDA, NAND_ADQ12, USB1_DATA4, EMAC0_TXD2, TRACE_D0                     ;               ;                             ;         ; --       ;                 ; --       ; --           ; 146ps         ;
; J135     ; 54         ; HPS      ; HPS_IOA_15, GPIO0_IO14, NAND_CE_N, USB1_DIR, EMAC0_RX_CLK, TRACE_D8                                                                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; 143ps         ;
; K4       ; 583        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 106ps         ;
; K8       ; 577        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 3.3V    ; --       ;                 ; no       ; On           ; 106ps         ;
; K15      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K18      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K24      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K27      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K34      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K37      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; K44      ; 406        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 70ps          ;
; K47      ; 397        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 77ps          ;
; K55      ; 412        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 71ps          ;
; K58      ; 401        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 82ps          ;
; K65      ; 443        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 109ps         ;
; K67      ; 457        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 91ps          ;
; K74      ; 447        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 114ps         ;
; K77      ; 464        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 114ps         ;
; K84      ; 311        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 79ps          ;
; K87      ; 299        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 113ps         ;
; K95      ; 315        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 92ps          ;
; K98      ; 304        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 96ps          ;
; K105     ; 344        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; K108     ; 356        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 113ps         ;
; K114     ; 350        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 118ps         ;
; K117     ; 365        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 127ps         ;
; K124     ; 80         ; HPS      ; HPS_IOB_17, GPIO1_IO16, UART1_CTS_N, NAND_ADQ8, I3C0_SDA, EMAC2_TXD0, TRACE_D6                                                        ;               ;                             ;         ; --       ;                 ; --       ; --           ; 135ps         ;
; K127     ; 77         ; HPS      ; HPS_IOB_14, GPIO1_IO13, I2C1_SCL, NAND_RB_N, SDMMC_PWR_ENA, EMAC2_TX_CTL, Trace_D9                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; 135ps         ;
; K132     ; 58         ; HPS      ; HPS_IOA_19, GPIO0_IO18, I3C0_SDA, NAND_ADQ10, USB1_DATA2, EMAC0_RXD0, TRACE_D4                                                        ;               ;                             ;         ; --       ;                 ; --       ; --           ; 139ps         ;
; L1       ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; L2       ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; L134     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; L135     ; 53         ; HPS      ; HPS_IOA_14, GPIO0_IO13, NAND_RB_N, SDMMC_PWR_ENA, USB1_STP, EMAC0_TX_CTL, Trace_D9                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; 140ps         ;
; M4       ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; M8       ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; M15      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; M18      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; M24      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; M27      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; M34      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; M37      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; M44      ; 405        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 68ps          ;
; M47      ; 398        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 76ps          ;
; M55      ; 411        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 70ps          ;
; M58      ; 402        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 82ps          ;
; M65      ; 444        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 108ps         ;
; M67      ; 458        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 92ps          ;
; M74      ; 448        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 114ps         ;
; M77      ; 463        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 115ps         ;
; M84      ; 310        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 79ps          ;
; M87      ; 298        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 115ps         ;
; M95      ; 314        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 91ps          ;
; M98      ; 305        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 96ps          ;
; M105     ; 345        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; M108     ; 357        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 113ps         ;
; M114     ; 351        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 119ps         ;
; M117     ; 364        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 125ps         ;
; M124     ; 78         ; HPS      ; HPS_IOB_15, GPIO1_IO14, UART1_TX, NAND_CE_N, I3C1_SDA, EMAC2_RX_CLK, TRACE_D8                                                         ;               ;                             ;         ; --       ;                 ; --       ; --           ; 131ps         ;
; M127     ; 76         ; HPS      ; HPS_IOB_13, GPIO1_IO12, I2C1_SDA, NAND_ALE, SDMMC_PU_PD_DATA2, EMAC2_TX_CLK, TRACE_D10                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 135ps         ;
; M132     ; 56         ; HPS      ; HPS_IOA_17, GPIO0_IO16, I3C1_SDA, NAND_ADQ8, USB1_DATA1, EMAC0_TXD0, TRACE_D6                                                         ;               ;                             ;         ; --       ;                 ; --       ; --           ; 136ps         ;
; N1       ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; N2       ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; N134     ; 50         ; HPS      ; HPS_IOA_11, GPIO0_IO10, SPIM1_MISO, SPIS1_SS0_N, MDIO0_MDIO, I2C_EMAC0_SDA, NAND_ADQ6, SDMMC_DATA6, USB0_DATA6, I3C0_SDA, TRACE_D12   ;               ;                             ;         ; --       ;                 ; --       ; --           ; 129ps         ;
; N135     ; 48         ; HPS      ; HPS_IOA_9, GPIO0_IO8, SPIM1_CLK, SPIS1_CLK, MDIO1_MDIO, I2C_EMAC1_SDA, NAND_ADQ4, SDMMC_DATA4, USB0_DATA4, I3C1_SDA, TRACE_D14        ;               ;                             ;         ; --       ;                 ; --       ; --           ; 133ps         ;
; P4       ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P8       ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P15      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P18      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P24      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P27      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P34      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P37      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P44      ; 408        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 70ps          ;
; P47      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P55      ; 416        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 68ps          ;
; P58      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P65      ; 441        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 86ps          ;
; P67      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P74      ; 452        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 121ps         ;
; P77      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P84      ; 308        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 91ps          ;
; P87      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P95      ; 317        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 88ps          ;
; P98      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P105     ; 346        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 90ps          ;
; P108     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P114     ; 354        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 113ps         ;
; P117     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P124     ; 75         ; HPS      ; HPS_IOB_12, GPIO1_IO11, JTAG_TDI, SPIS0_MISO, MDIO0_MDC, I2C_EMAC0_SCL, NAND_ADQ7, SDMMC_DATA7, EMAC1_RXD3, TRACE_D11                 ;               ;                             ;         ; --       ;                 ; --       ; --           ; 121ps         ;
; P127     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; P132     ; 52         ; HPS      ; HPS_IOA_13, GPIO0_IO12, NAND_ALE, SDMMC_PU_PD_DATA2, USB1_CLK, EMAC0_TX_CLK, TRACE_D10                                                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 128ps         ;
; R1       ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R2       ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; R134     ; 46         ; HPS      ; HPS_IOA_7, GPIO0_IO6, SPIM0_MISO, MDIO2_MDIO, UART1_TX, I2C_EMAC2_SDA, NAND_ADQ3, SDMMC_DATA3, USB0_DATA2, TRACE_D4                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; 125ps         ;
; R135     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; T4       ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; T8       ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; T15      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; T18      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; T24      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; T27      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; T34      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; T37      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; T44      ; 407        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 70ps          ;
; T47      ; 409        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 67ps          ;
; T55      ; 415        ; 3B_T     ; refclk_clk                                                                                                                            ; input         ; 1.2 V                       ; 1.2V    ; --       ; N               ; no       ; Off          ; 67ps          ;
; T58      ; 413        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 79ps          ;
; T65      ; 442        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 86ps          ;
; T67      ; 445        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 93ps          ;
; T74      ; 451        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 122ps         ;
; T77      ; 449        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 138ps         ;
; T84      ; 309        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 92ps          ;
; T87      ; 312        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 86ps          ;
; T95      ; 316        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 86ps          ;
; T98      ; 318        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 97ps          ;
; T105     ; 347        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 89ps          ;
; T108     ; 348        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 91ps          ;
; T114     ; 355        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 114ps         ;
; T117     ; 352        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; T124     ; 74         ; HPS      ; HPS_IOB_11, GPIO1_IO10, JTAG_TDO, SPIS0_SS0_N, MDIO0_MDIO, I2C_EMAC0_SDA, NAND_ADQ6, SDMMC_DATA6, EMAC1_RXD2, TRACE_D12               ;               ;                             ;         ; --       ;                 ; --       ; --           ; 118ps         ;
; T127     ; 72         ; HPS      ; HPS_IOB_9, GPIO1_IO8, JTAG_TCK, SPIS0_CLK, MDIO2_MDIO, I2C_EMAC2_SDA, NAND_ADQ4, SDMMC_DATA4, EMAC1_TXD2, TRACE_D14                   ;               ;                             ;         ; --       ;                 ; --       ; --           ; 117ps         ;
; T132     ; 51         ; HPS      ; HPS_IOA_12, GPIO0_IO11, SPIM1_SS0_N, SPIS1_MISO, MDIO0_MDC, I2C_EMAC0_SCL, NAND_ADQ7, SDMMC_DATA7, USB0_DATA7, I3C0_SCL, TRACE_D11    ;               ;                             ;         ; --       ;                 ; --       ; --           ; 123ps         ;
; U1       ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; U2       ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; U134     ; 44         ; HPS      ; HPS_IOA_5, GPIO0_IO4, SPIM0_CLK, UART1_CTS_N, I2C0_SDA, NAND_WP_N, SDMMC_WRITE_PROTECT, USB0_DATA1, EMAC2_PPS2, TRACE_D6              ;               ;                             ;         ; --       ;                 ; --       ; --           ; 116ps         ;
; U135     ; 41         ; HPS      ; HPS_IOA_2, GPIO0_IO1, SPIM1_SS1_N, SPIS0_MOSI, UART0_RTS_N, NAND_ADQ1, SDMMC_DATA1, USB0_STP, EMAC0_PPSTRIG0, TRACE_D9                ;               ;                             ;         ; --       ;                 ; --       ; --           ; 115ps         ;
; V4       ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V8       ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V15      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V18      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V24      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V27      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V34      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V37      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V44      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V47      ; 410        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 69ps          ;
; V55      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V58      ; 414        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 80ps          ;
; V65      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V67      ; 446        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 94ps          ;
; V74      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V77      ; 450        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 139ps         ;
; V84      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V87      ; 313        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 87ps          ;
; V95      ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V98      ; 319        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 97ps          ;
; V105     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V108     ; 349        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 92ps          ;
; V114     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V117     ; 353        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; V124     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; V127     ; 70         ; HPS      ; HPS_IOB_7, GPIO1_IO6, SPIS1_SS0_N, UART1_TX, I2C1_SDA, NAND_ADQ3, SDMMC_DATA3, I3C0_SDA, EMAC1_RXD0, TRACE_D4                         ;               ;                             ;         ; --       ;                 ; --       ; --           ; 115ps         ;
; V132     ;            ;          ; GND                                                                                                                                   ; gnd           ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; W1       ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; W2       ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; W134     ; 42         ; HPS      ; HPS_IOA_3, GPIO0_IO2, SPIS0_SS0_N, UART0_TX, I2C1_SDA, NAND_WE_N, SDMMC_CLK, USB0_DIR, EMAC1_PPS1, TRACE_D8                           ;               ;                             ;         ; --       ;                 ; --       ; --           ; 113ps         ;
; W135     ; 40         ; HPS      ; HPS_IOA_1, GPIO0_IO0, SPIM0_SS1_N, SPIS0_CLK, UART0_CTS_N, NAND_ADQ0, SDMMC_DATA0, USB0_CLK, EMAC0_PPS0, TRACE_D10                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; 115ps         ;
; Y4       ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y8       ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y15      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y18      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y24      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y27      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y34      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y37      ;            ;          ; NC                                                                                                                                    ;               ;                             ;         ; --       ;                 ; --       ; --           ; --            ;
; Y44      ; 418        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; Y47      ; 417        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; Y55      ; 419        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 140ps         ;
; Y58      ; 420        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 140ps         ;
; Y65      ; 429        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 124ps         ;
; Y67      ; 430        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 126ps         ;
; Y74      ; 431        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 140ps         ;
; Y77      ; 432        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; Y84      ; 320        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 135ps         ;
; Y87      ; 321        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 135ps         ;
; Y95      ; 322        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 149ps         ;
; Y98      ; 323        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 148ps         ;
; Y105     ; 333        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 151ps         ;
; Y108     ; 335        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; Y114     ; 339        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 154ps         ;
; Y117     ; 342        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                             ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; Y124     ; 85         ; HPS      ; HPS_IOB_22, GPIO1_IO21, SPIM0_MOSI, SPIS1_MOSI, I2C_EMAC2_SCL, NAND_ADQ13, EMAC2_TXD3, TRACE_D1                                       ;               ;                             ;         ; --       ;                 ; --       ; --           ; 115ps         ;
; Y127     ; 81         ; HPS      ; HPS_IOB_18, GPIO1_IO17, SPIM0_SS1_N, UART1_RTS_N, NAND_ADQ9, I3C0_SCL, EMAC2_TXD1, TRACE_D5                                           ;               ;                             ;         ; --       ;                 ; --       ; --           ; 124ps         ;
; Y132     ; 73         ; HPS      ; HPS_IOB_10, GPIO1_IO9, JTAG_TMS, SPIS0_MOSI, MDIO2_MDC, I2C_EMAC2_SCL, NAND_ADQ5, SDMMC_DATA5, EMAC1_TXD3, TRACE_D13                  ;               ;                             ;         ; --       ;                 ; --       ; --           ; 124ps         ;
+----------+------------+----------+---------------------------------------------------------------------------------------------------------------------------------------+---------------+-----------------------------+---------+----------+-----------------+----------+--------------+---------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------+
; PLL Usage Summary                                                        ;
+---------------------------------------------------+----------------------+
;                                                   ;                      ;
+---------------------------------------------------+----------------------+
; iopll0|iopll0|tennm_ph2_iopll                     ;                      ;
;     -- IOPLL Location                             ; IOPLL_X127_Y147_N0   ;
;     -- IOPLL Type                                 ; IO96B Fabric-Feeding ;
;     -- IOPLL Reference Clock Frequency            ; 100.0 MHz            ;
;     -- IOPLL VCO Frequency                        ; 1410.0 MHz           ;
;     -- IOPLL Operation Mode                       ; normal               ;
;     -- M Counter                                  ; 141                  ;
;     -- N Counter                                  ; 10                   ;
;     -- Pre C Counter Delay Chain Setting (ps)     ; 0                    ;
;     -- PLL Output Counter 0                       ;                      ;
;             -- Output Clock Frequency             ; 235.0 MHz            ;
;             -- Duty Cycle                         ; 50%                  ;
;             -- Phase Shift (ps)                   ; 0                    ;
;             -- C Counter                          ; 6                    ;
;             -- C Counter Delay Chain Setting (ps) ; 0                    ;
;     -- PLL Output Counter 1                       ;                      ;
;             -- Output Clock Frequency             ; 352500.0 kHz         ;
;             -- Duty Cycle                         ; 50%                  ;
;             -- Phase Shift (ps)                   ; 0                    ;
;             -- C Counter                          ; 4                    ;
;             -- C Counter Delay Chain Setting (ps) ; 0                    ;
;                                                   ;                      ;
+---------------------------------------------------+----------------------+


+------------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                           ;
+----------------------------------------------------+------+------------------------+
; I/O Standard                                       ; Load ; Termination Resistance ;
+----------------------------------------------------+------+------------------------+
; 1.2 V                                              ; 0 pF ; Not Available          ;
; SSTL-12                                            ; 0 pF ; Not Available          ;
; Differential 1.2-V SSTL                            ; 0 pF ; Not Available          ;
; 1.2-V POD                                          ; 0 pF ; Not Available          ;
; Differential 1.2-V POD                             ; 0 pF ; Not Available          ;
; 1.2-V HSTL                                         ; 0 pF ; Not Available          ;
; Differential 1.2-V HSTL                            ; 0 pF ; Not Available          ;
; 1.2-V HSUL                                         ; 0 pF ; Not Available          ;
; Differential 1.2-V HSUL                            ; 0 pF ; Not Available          ;
; 1.0 V                                              ; 0 pF ; Not Available          ;
; 1.8 V                                              ; 0 pF ; Not Available          ;
; High Speed Differential I/O                        ; 0 pF ; Not Available          ;
; Current Mode Logic (CML)                           ; 0 pF ; 50 Ohm (Parallel)      ;
; 1.3V True Differential Signaling                   ; 0 pF ; Not Available          ;
; A-Tile Differential Signaling                      ; 0 pF ; Not Available          ;
; A-Tile Differential Clock Signalling               ; 0 pF ; Not Available          ;
; A-Tile Extended Differential Common Mode Signaling ; 0 pF ; Not Available          ;
; 1.1-V POD                                          ; 0 pF ; Not Available          ;
; Differential 1.1-V POD                             ; 0 pF ; Not Available          ;
; 1.1-V LVSTL                                        ; 0 pF ; Not Available          ;
; Differential 1.1-V LVSTL                           ; 0 pF ; Not Available          ;
; 1.05-V LVSTL                                       ; 0 pF ; Not Available          ;
; Differential 1.05-V LVSTL                          ; 0 pF ; Not Available          ;
; 0.7-V LVSTL                                        ; 0 pF ; Not Available          ;
; Differential 0.7-V LVSTL                           ; 0 pF ; Not Available          ;
; 0.4-V SLVS                                         ; 0 pF ; Not Available          ;
; DPHY                                               ; 0 pF ; Not Available          ;
; 1.2V True Differential Signaling                   ; 0 pF ; Not Available          ;
; 1.1V True Differential Signaling                   ; 0 pF ; Not Available          ;
; 1.05V True Differential Signaling                  ; 0 pF ; Not Available          ;
; 1.05 V                                             ; 0 pF ; Not Available          ;
; 1.1 V                                              ; 0 pF ; Not Available          ;
; 1.8-V LVCMOS                                       ; 0 pF ; Not Available          ;
; 2.5-V LVCMOS                                       ; 0 pF ; Not Available          ;
; 3.3-V LVCMOS                                       ; 0 pF ; Not Available          ;
; 1.3-V LVCMOS                                       ; 0 pF ; Not Available          ;
+----------------------------------------------------+------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------+
; I/O Assignment Warnings                                                                                                 ;
+-------------------------+-----------------------------------------------------------------------------------------------+
; Pin Name                ; Reason                                                                                        ;
+-------------------------+-----------------------------------------------------------------------------------------------+
; hip_serial_tx_n_out0    ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; hip_serial_tx_n_out1    ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; hip_serial_tx_n_out2    ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; hip_serial_tx_n_out3    ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; hip_serial_tx_p_out0    ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; hip_serial_tx_p_out1    ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; hip_serial_tx_p_out2    ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; hip_serial_tx_p_out3    ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; hip_serial_rx_n_in0     ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; hip_serial_rx_p_in0     ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; refclk0_clk             ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; hip_serial_rx_n_in1     ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; hip_serial_rx_p_in1     ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; hip_serial_rx_n_in2     ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; hip_serial_rx_p_in2     ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; hip_serial_rx_n_in3     ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; hip_serial_rx_p_in3     ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; refclk_clk              ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; i_gpio_perst0_n_reset_n ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; hip_serial_tx_n_out0    ; Missing location assignment                                                                   ;
; hip_serial_tx_n_out1    ; Missing location assignment                                                                   ;
; hip_serial_tx_n_out2    ; Missing location assignment                                                                   ;
; hip_serial_tx_n_out3    ; Missing location assignment                                                                   ;
; hip_serial_tx_p_out0    ; Missing location assignment                                                                   ;
; hip_serial_tx_p_out1    ; Missing location assignment                                                                   ;
; hip_serial_tx_p_out2    ; Missing location assignment                                                                   ;
; hip_serial_tx_p_out3    ; Missing location assignment                                                                   ;
; hip_serial_rx_n_in0     ; Missing location assignment                                                                   ;
; hip_serial_rx_p_in0     ; Missing location assignment                                                                   ;
; refclk0_clk             ; Missing location assignment                                                                   ;
; hip_serial_rx_n_in1     ; Missing location assignment                                                                   ;
; hip_serial_rx_p_in1     ; Missing location assignment                                                                   ;
; hip_serial_rx_n_in2     ; Missing location assignment                                                                   ;
; hip_serial_rx_p_in2     ; Missing location assignment                                                                   ;
; hip_serial_rx_n_in3     ; Missing location assignment                                                                   ;
; hip_serial_rx_p_in3     ; Missing location assignment                                                                   ;
; refclk_clk              ; Missing location assignment                                                                   ;
; pin_perst_n_reset_n     ; Missing location assignment                                                                   ;
; i_gpio_perst0_n_reset_n ; Missing location assignment                                                                   ;
+-------------------------+-----------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; HSSI Transmitter Channel and Receiver Channel                                                                                                                                                                                                                        ;
+-----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Block Name                                                ; Value                                                                                                                                                                                                    ;
+-----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;     -- GTS TX/RX                                          ;                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                          ;
;             -- Name                                       ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst|ch4_phy_inst|x_std_ipfluxtop_uxtop_wrap_0 ;
;             -- Location                                   ; IPFLUXTOPUXTOPWRAP_X0_Y7_N1959                                                                                                                                                                           ;
;             -- cdr_f_out_hz                               ; 8000000000                                                                                                                                                                                               ;
;             -- cdr_f_pfd_hz                               ; 100000000                                                                                                                                                                                                ;
;             -- cdr_f_ref_hz                               ; 100000000                                                                                                                                                                                                ;
;             -- cdr_f_vco_hz                               ; 10000000000                                                                                                                                                                                              ;
;             -- cdr_l_counter                              ; 1                                                                                                                                                                                                        ;
;             -- cdr_m_counter                              ; 50                                                                                                                                                                                                       ;
;             -- cdr_n_counter                              ; 1                                                                                                                                                                                                        ;
;             -- cdr_refclk_select                          ; CDR_REFCLK_SELECT_LOCAL_REFCLK                                                                                                                                                                           ;
;             -- clk_debug_select_0_enable                  ; CLK_DEBUG_SELECT_0_ENABLE_DISABLE                                                                                                                                                                        ;
;             -- clk_debug_select_0_setting                 ; CLK_DEBUG_SELECT_0_SETTING_DISABLED                                                                                                                                                                      ;
;             -- clk_debug_select_1_enable                  ; CLK_DEBUG_SELECT_1_ENABLE_DISABLE                                                                                                                                                                        ;
;             -- clk_debug_select_1_setting                 ; CLK_DEBUG_SELECT_1_SETTING_DISABLED                                                                                                                                                                      ;
;             -- duplex_mode                                ; DUPLEX_MODE_RX_ONLY_SIMPLEX                                                                                                                                                                              ;
;             -- ick_tx_word_clk_hz                         ; 30078967177                                                                                                                                                                                              ;
;             -- lane_common_ref_clk_hz                     ; 6191824992                                                                                                                                                                                               ;
;             -- loopback_mode                              ; LOOPBACK_MODE_DISABLED                                                                                                                                                                                   ;
;             -- pcie_mode                                  ; PCIE_MODE_GEN4                                                                                                                                                                                           ;
;             -- pcs_ref_clk_hz                             ; 63276018209                                                                                                                                                                                              ;
;             -- reconfig_settings                          ;                                                                                                                                                                                                          ;
;             -- rx_adaptation_mode                         ; RX_ADAPTATION_MODE_UX_NATIVE_ADAPTATION                                                                                                                                                                  ;
;             -- rx_cdrdivout_en                            ; RX_CDRDIVOUT_EN_DISABLE                                                                                                                                                                                  ;
;             -- rx_datarate_bps                            ; 16000000000                                                                                                                                                                                              ;
;             -- rx_en                                      ; true                                                                                                                                                                                                     ;
;             -- rx_eq_dfe_tap_1                            ; 0                                                                                                                                                                                                        ;
;             -- rx_eq_hf_boost                             ; 32                                                                                                                                                                                                       ;
;             -- rx_eq_vga_gain                             ; 32                                                                                                                                                                                                       ;
;             -- rx_external_couple_type                    ; RX_EXTERNAL_COUPLE_TYPE_AC                                                                                                                                                                               ;
;             -- rx_force_cdr_ltr                           ; true                                                                                                                                                                                                     ;
;             -- rx_invert_pin                              ; RX_INVERT_PIN_ENABLE                                                                                                                                                                                     ;
;             -- rx_onchip_termination_setting              ; RX_ONCHIP_TERMINATION_SETTING_R_1                                                                                                                                                                        ;
;             -- rx_postdiv_clk_divider                     ; 12                                                                                                                                                                                                       ;
;             -- rx_postdiv_clk_en                          ; RX_POSTDIV_CLK_EN_DISABLE                                                                                                                                                                                ;
;             -- rx_postdiv_clk_fractional_en               ; RX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE                                                                                                                                                                     ;
;             -- rx_postdiv_clk_hz                          ; 0                                                                                                                                                                                                        ;
;             -- rx_prbs_monitor_en                         ; RX_PRBS_MONITOR_EN_DISABLE                                                                                                                                                                               ;
;             -- rx_prbs_pattern                            ; 9                                                                                                                                                                                                        ;
;             -- rx_preloaded_hardware_configs              ; RX_PRELOADED_HARDWARE_CONFIGS_PCIE                                                                                                                                                                       ;
;             -- rx_protocol_hint                           ; RX_PROTOCOL_HINT_DISABLED                                                                                                                                                                                ;
;             -- rx_sim_mode                                ; RX_SIM_MODE_DISABLE                                                                                                                                                                                      ;
;             -- rx_termination_mode                        ; RX_TERMINATION_MODE_GROUNDED                                                                                                                                                                             ;
;             -- rx_width                                   ; RX_WIDTH_X16                                                                                                                                                                                             ;
;             -- rx_word_clk_hz                             ; 1000000000                                                                                                                                                                                               ;
;             -- speed_grade                                ; SPEED_GRADE_DASH_1                                                                                                                                                                                       ;
;             -- tx_bond_size                               ; TX_BOND_SIZE_X4                                                                                                                                                                                          ;
;             -- tx_bonding_category                        ; TX_BONDING_CATEGORY_BONDING_LEADER                                                                                                                                                                       ;
;             -- tx_datarate_bps                            ; 16000000000                                                                                                                                                                                              ;
;             -- tx_en                                      ; true                                                                                                                                                                                                     ;
;             -- tx_eq_main_tap                             ; 0                                                                                                                                                                                                        ;
;             -- tx_eq_post_tap_1                           ; 0                                                                                                                                                                                                        ;
;             -- tx_eq_pre_tap_1                            ; 0                                                                                                                                                                                                        ;
;             -- tx_eq_pre_tap_2                            ; 0                                                                                                                                                                                                        ;
;             -- tx_invert_pin                              ; TX_INVERT_PIN_DISABLE                                                                                                                                                                                    ;
;             -- tx_master_pll_mode                         ; TX_MASTER_PLL_MODE_DISABLED                                                                                                                                                                              ;
;             -- tx_pll_bw_sel                              ; TX_PLL_BW_SEL_LOW                                                                                                                                                                                        ;
;             -- tx_pll_f_out_hz                            ; 8000000000                                                                                                                                                                                               ;
;             -- tx_pll_f_pfd_hz                            ; 100000000                                                                                                                                                                                                ;
;             -- tx_pll_f_ref_hz                            ; 100000000                                                                                                                                                                                                ;
;             -- tx_pll_f_vco_hz                            ; 10000000000                                                                                                                                                                                              ;
;             -- tx_pll_fb_counter                          ; 1                                                                                                                                                                                                        ;
;             -- tx_pll_feed_forward_gain                   ; 219                                                                                                                                                                                                      ;
;             -- tx_pll_k_counter                           ; 0                                                                                                                                                                                                        ;
;             -- tx_pll_l_counter                           ; 1                                                                                                                                                                                                        ;
;             -- tx_pll_m_counter                           ; 100                                                                                                                                                                                                      ;
;             -- tx_pll_n_counter                           ; 1                                                                                                                                                                                                        ;
;             -- tx_pll_postdiv_sel                         ; TX_PLL_POSTDIV_SEL_SYNTH2                                                                                                                                                                                ;
;             -- tx_pll_refclk_select                       ; TX_PLL_REFCLK_SELECT_LOCAL_REFCLK                                                                                                                                                                        ;
;             -- tx_postdiv_cdr_refclk_divider              ; 12                                                                                                                                                                                                       ;
;             -- tx_postdiv_cdr_refclk_hz                   ; 0                                                                                                                                                                                                        ;
;             -- tx_postdiv_clk_divider                     ; 52                                                                                                                                                                                                       ;
;             -- tx_postdiv_clk_fractional_en               ; TX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE                                                                                                                                                                     ;
;             -- tx_postdiv_clk_hz                          ; 0                                                                                                                                                                                                        ;
;             -- tx_prbs_gen_en                             ; TX_PRBS_GEN_EN_DISABLE                                                                                                                                                                                   ;
;             -- tx_prbs_pattern                            ; 9                                                                                                                                                                                                        ;
;             -- tx_preloaded_hardware_configs              ; TX_PRELOADED_HARDWARE_CONFIGS_PCIE                                                                                                                                                                       ;
;             -- tx_protocol_hint                           ; TX_PROTOCOL_HINT_DISABLED                                                                                                                                                                                ;
;             -- tx_sim_mode                                ; TX_SIM_MODE_DISABLE                                                                                                                                                                                      ;
;             -- tx_spread_spectrum_en                      ; TX_SPREAD_SPECTRUM_EN_ENABLE                                                                                                                                                                             ;
;             -- tx_synthdiv_out_divider                    ; 12                                                                                                                                                                                                       ;
;             -- tx_synthdiv_out_hz                         ; 0                                                                                                                                                                                                        ;
;             -- tx_user_clk_only_mode                      ; TX_USER_CLK_ONLY_MODE_DISABLE                                                                                                                                                                            ;
;             -- tx_width                                   ; TX_WIDTH_X16                                                                                                                                                                                             ;
;             -- tx_word_clk_hz                             ; 1000000000                                                                                                                                                                                               ;
;             -- usb_mode                                   ; USB_MODE_DISABLED                                                                                                                                                                                        ;
;     -- GTS TX/RX                                          ;                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                          ;
;             -- Name                                       ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst|ch4_phy_inst|x_std_ipfluxtop_uxtop_wrap_0 ;
;             -- Location                                   ; IPFLUXTOPUXTOPWRAP_X0_Y7_N1960                                                                                                                                                                           ;
;             -- cdr_f_out_hz                               ; 8000000000                                                                                                                                                                                               ;
;             -- cdr_f_pfd_hz                               ; 100000000                                                                                                                                                                                                ;
;             -- cdr_f_ref_hz                               ; 100000000                                                                                                                                                                                                ;
;             -- cdr_f_vco_hz                               ; 10000000000                                                                                                                                                                                              ;
;             -- cdr_l_counter                              ; 1                                                                                                                                                                                                        ;
;             -- cdr_m_counter                              ; 50                                                                                                                                                                                                       ;
;             -- cdr_n_counter                              ; 1                                                                                                                                                                                                        ;
;             -- cdr_refclk_select                          ; CDR_REFCLK_SELECT_LOCAL_REFCLK                                                                                                                                                                           ;
;             -- clk_debug_select_0_enable                  ; CLK_DEBUG_SELECT_0_ENABLE_DISABLE                                                                                                                                                                        ;
;             -- clk_debug_select_0_setting                 ; CLK_DEBUG_SELECT_0_SETTING_DISABLED                                                                                                                                                                      ;
;             -- clk_debug_select_1_enable                  ; CLK_DEBUG_SELECT_1_ENABLE_DISABLE                                                                                                                                                                        ;
;             -- clk_debug_select_1_setting                 ; CLK_DEBUG_SELECT_1_SETTING_DISABLED                                                                                                                                                                      ;
;             -- duplex_mode                                ; DUPLEX_MODE_DUPLEX                                                                                                                                                                                       ;
;             -- ick_tx_word_clk_hz                         ; 40200251506                                                                                                                                                                                              ;
;             -- lane_common_ref_clk_hz                     ; 66904914473                                                                                                                                                                                              ;
;             -- loopback_mode                              ; LOOPBACK_MODE_DISABLED                                                                                                                                                                                   ;
;             -- pcie_mode                                  ; PCIE_MODE_GEN4                                                                                                                                                                                           ;
;             -- pcs_ref_clk_hz                             ; 45010746357                                                                                                                                                                                              ;
;             -- reconfig_settings                          ;                                                                                                                                                                                                          ;
;             -- rx_adaptation_mode                         ; RX_ADAPTATION_MODE_UX_NATIVE_ADAPTATION                                                                                                                                                                  ;
;             -- rx_cdrdivout_en                            ; RX_CDRDIVOUT_EN_DISABLE                                                                                                                                                                                  ;
;             -- rx_datarate_bps                            ; 16000000000                                                                                                                                                                                              ;
;             -- rx_en                                      ; true                                                                                                                                                                                                     ;
;             -- rx_eq_dfe_tap_1                            ; 0                                                                                                                                                                                                        ;
;             -- rx_eq_hf_boost                             ; 32                                                                                                                                                                                                       ;
;             -- rx_eq_vga_gain                             ; 32                                                                                                                                                                                                       ;
;             -- rx_external_couple_type                    ; RX_EXTERNAL_COUPLE_TYPE_AC                                                                                                                                                                               ;
;             -- rx_force_cdr_ltr                           ; true                                                                                                                                                                                                     ;
;             -- rx_invert_pin                              ; RX_INVERT_PIN_DISABLE                                                                                                                                                                                    ;
;             -- rx_onchip_termination_setting              ; RX_ONCHIP_TERMINATION_SETTING_R_1                                                                                                                                                                        ;
;             -- rx_postdiv_clk_divider                     ; 12                                                                                                                                                                                                       ;
;             -- rx_postdiv_clk_en                          ; RX_POSTDIV_CLK_EN_ENABLE                                                                                                                                                                                 ;
;             -- rx_postdiv_clk_fractional_en               ; RX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE                                                                                                                                                                     ;
;             -- rx_postdiv_clk_hz                          ; 0                                                                                                                                                                                                        ;
;             -- rx_prbs_monitor_en                         ; RX_PRBS_MONITOR_EN_DISABLE                                                                                                                                                                               ;
;             -- rx_prbs_pattern                            ; 0                                                                                                                                                                                                        ;
;             -- rx_preloaded_hardware_configs              ; RX_PRELOADED_HARDWARE_CONFIGS_PCIE                                                                                                                                                                       ;
;             -- rx_protocol_hint                           ; RX_PROTOCOL_HINT_DISABLED                                                                                                                                                                                ;
;             -- rx_sim_mode                                ; RX_SIM_MODE_DISABLE                                                                                                                                                                                      ;
;             -- rx_termination_mode                        ; RX_TERMINATION_MODE_GROUNDED                                                                                                                                                                             ;
;             -- rx_width                                   ; RX_WIDTH_X16                                                                                                                                                                                             ;
;             -- rx_word_clk_hz                             ; 1000000000                                                                                                                                                                                               ;
;             -- speed_grade                                ; SPEED_GRADE_DASH_1                                                                                                                                                                                       ;
;             -- tx_bond_size                               ; TX_BOND_SIZE_X4                                                                                                                                                                                          ;
;             -- tx_bonding_category                        ; TX_BONDING_CATEGORY_BONDING_FOLLOWER                                                                                                                                                                     ;
;             -- tx_datarate_bps                            ; 16000000000                                                                                                                                                                                              ;
;             -- tx_en                                      ; true                                                                                                                                                                                                     ;
;             -- tx_eq_main_tap                             ; 0                                                                                                                                                                                                        ;
;             -- tx_eq_post_tap_1                           ; 0                                                                                                                                                                                                        ;
;             -- tx_eq_pre_tap_1                            ; 0                                                                                                                                                                                                        ;
;             -- tx_eq_pre_tap_2                            ; 0                                                                                                                                                                                                        ;
;             -- tx_invert_pin                              ; TX_INVERT_PIN_DISABLE                                                                                                                                                                                    ;
;             -- tx_master_pll_mode                         ; TX_MASTER_PLL_MODE_DISABLED                                                                                                                                                                              ;
;             -- tx_pll_bw_sel                              ; TX_PLL_BW_SEL_LOW                                                                                                                                                                                        ;
;             -- tx_pll_f_out_hz                            ; 8000000000                                                                                                                                                                                               ;
;             -- tx_pll_f_pfd_hz                            ; 100000000                                                                                                                                                                                                ;
;             -- tx_pll_f_ref_hz                            ; 100000000                                                                                                                                                                                                ;
;             -- tx_pll_f_vco_hz                            ; 10000000000                                                                                                                                                                                              ;
;             -- tx_pll_fb_counter                          ; 1                                                                                                                                                                                                        ;
;             -- tx_pll_feed_forward_gain                   ; 67                                                                                                                                                                                                       ;
;             -- tx_pll_k_counter                           ; 0                                                                                                                                                                                                        ;
;             -- tx_pll_l_counter                           ; 1                                                                                                                                                                                                        ;
;             -- tx_pll_m_counter                           ; 100                                                                                                                                                                                                      ;
;             -- tx_pll_n_counter                           ; 1                                                                                                                                                                                                        ;
;             -- tx_pll_postdiv_sel                         ; TX_PLL_POSTDIV_SEL_SYNTH2                                                                                                                                                                                ;
;             -- tx_pll_refclk_select                       ; TX_PLL_REFCLK_SELECT_LOCAL_REFCLK                                                                                                                                                                        ;
;             -- tx_postdiv_cdr_refclk_divider              ; 12                                                                                                                                                                                                       ;
;             -- tx_postdiv_cdr_refclk_hz                   ; 0                                                                                                                                                                                                        ;
;             -- tx_postdiv_clk_divider                     ; 137                                                                                                                                                                                                      ;
;             -- tx_postdiv_clk_fractional_en               ; TX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE                                                                                                                                                                     ;
;             -- tx_postdiv_clk_hz                          ; 0                                                                                                                                                                                                        ;
;             -- tx_prbs_gen_en                             ; TX_PRBS_GEN_EN_DISABLE                                                                                                                                                                                   ;
;             -- tx_prbs_pattern                            ; 9                                                                                                                                                                                                        ;
;             -- tx_preloaded_hardware_configs              ; TX_PRELOADED_HARDWARE_CONFIGS_PCIE                                                                                                                                                                       ;
;             -- tx_protocol_hint                           ; TX_PROTOCOL_HINT_DISABLED                                                                                                                                                                                ;
;             -- tx_sim_mode                                ; TX_SIM_MODE_DISABLE                                                                                                                                                                                      ;
;             -- tx_spread_spectrum_en                      ; TX_SPREAD_SPECTRUM_EN_ENABLE                                                                                                                                                                             ;
;             -- tx_synthdiv_out_divider                    ; 12                                                                                                                                                                                                       ;
;             -- tx_synthdiv_out_hz                         ; 0                                                                                                                                                                                                        ;
;             -- tx_user_clk_only_mode                      ; TX_USER_CLK_ONLY_MODE_DISABLE                                                                                                                                                                            ;
;             -- tx_width                                   ; TX_WIDTH_X16                                                                                                                                                                                             ;
;             -- tx_word_clk_hz                             ; 1000000000                                                                                                                                                                                               ;
;             -- usb_mode                                   ; USB_MODE_DISABLED                                                                                                                                                                                        ;
;     -- GTS TX/RX                                          ;                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                          ;
;             -- Name                                       ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst|ch4_phy_inst|x_std_ipfluxtop_uxtop_wrap_0 ;
;             -- Location                                   ; IPFLUXTOPUXTOPWRAP_X0_Y7_N1961                                                                                                                                                                           ;
;             -- cdr_f_out_hz                               ; 8000000000                                                                                                                                                                                               ;
;             -- cdr_f_pfd_hz                               ; 100000000                                                                                                                                                                                                ;
;             -- cdr_f_ref_hz                               ; 100000000                                                                                                                                                                                                ;
;             -- cdr_f_vco_hz                               ; 10000000000                                                                                                                                                                                              ;
;             -- cdr_l_counter                              ; 1                                                                                                                                                                                                        ;
;             -- cdr_m_counter                              ; 50                                                                                                                                                                                                       ;
;             -- cdr_n_counter                              ; 1                                                                                                                                                                                                        ;
;             -- cdr_refclk_select                          ; CDR_REFCLK_SELECT_LOCAL_REFCLK                                                                                                                                                                           ;
;             -- clk_debug_select_0_enable                  ; CLK_DEBUG_SELECT_0_ENABLE_DISABLE                                                                                                                                                                        ;
;             -- clk_debug_select_0_setting                 ; CLK_DEBUG_SELECT_0_SETTING_DISABLED                                                                                                                                                                      ;
;             -- clk_debug_select_1_enable                  ; CLK_DEBUG_SELECT_1_ENABLE_DISABLE                                                                                                                                                                        ;
;             -- clk_debug_select_1_setting                 ; CLK_DEBUG_SELECT_1_SETTING_DISABLED                                                                                                                                                                      ;
;             -- duplex_mode                                ; DUPLEX_MODE_RX_ONLY_SIMPLEX                                                                                                                                                                              ;
;             -- ick_tx_word_clk_hz                         ; 13575025313                                                                                                                                                                                              ;
;             -- lane_common_ref_clk_hz                     ; 49671061942                                                                                                                                                                                              ;
;             -- loopback_mode                              ; LOOPBACK_MODE_DISABLED                                                                                                                                                                                   ;
;             -- pcie_mode                                  ; PCIE_MODE_GEN4                                                                                                                                                                                           ;
;             -- pcs_ref_clk_hz                             ; 47518617864                                                                                                                                                                                              ;
;             -- reconfig_settings                          ;                                                                                                                                                                                                          ;
;             -- rx_adaptation_mode                         ; RX_ADAPTATION_MODE_UX_NATIVE_ADAPTATION                                                                                                                                                                  ;
;             -- rx_cdrdivout_en                            ; RX_CDRDIVOUT_EN_DISABLE                                                                                                                                                                                  ;
;             -- rx_datarate_bps                            ; 16000000000                                                                                                                                                                                              ;
;             -- rx_en                                      ; true                                                                                                                                                                                                     ;
;             -- rx_eq_dfe_tap_1                            ; 0                                                                                                                                                                                                        ;
;             -- rx_eq_hf_boost                             ; 32                                                                                                                                                                                                       ;
;             -- rx_eq_vga_gain                             ; 32                                                                                                                                                                                                       ;
;             -- rx_external_couple_type                    ; RX_EXTERNAL_COUPLE_TYPE_AC                                                                                                                                                                               ;
;             -- rx_force_cdr_ltr                           ; false                                                                                                                                                                                                    ;
;             -- rx_invert_pin                              ; RX_INVERT_PIN_ENABLE                                                                                                                                                                                     ;
;             -- rx_onchip_termination_setting              ; RX_ONCHIP_TERMINATION_SETTING_R_1                                                                                                                                                                        ;
;             -- rx_postdiv_clk_divider                     ; 12                                                                                                                                                                                                       ;
;             -- rx_postdiv_clk_en                          ; RX_POSTDIV_CLK_EN_ENABLE                                                                                                                                                                                 ;
;             -- rx_postdiv_clk_fractional_en               ; RX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE                                                                                                                                                                     ;
;             -- rx_postdiv_clk_hz                          ; 0                                                                                                                                                                                                        ;
;             -- rx_prbs_monitor_en                         ; RX_PRBS_MONITOR_EN_DISABLE                                                                                                                                                                               ;
;             -- rx_prbs_pattern                            ; 12                                                                                                                                                                                                       ;
;             -- rx_preloaded_hardware_configs              ; RX_PRELOADED_HARDWARE_CONFIGS_PCIE                                                                                                                                                                       ;
;             -- rx_protocol_hint                           ; RX_PROTOCOL_HINT_DISABLED                                                                                                                                                                                ;
;             -- rx_sim_mode                                ; RX_SIM_MODE_DISABLE                                                                                                                                                                                      ;
;             -- rx_termination_mode                        ; RX_TERMINATION_MODE_GROUNDED                                                                                                                                                                             ;
;             -- rx_width                                   ; RX_WIDTH_X16                                                                                                                                                                                             ;
;             -- rx_word_clk_hz                             ; 1000000000                                                                                                                                                                                               ;
;             -- speed_grade                                ; SPEED_GRADE_DASH_1                                                                                                                                                                                       ;
;             -- tx_bond_size                               ; TX_BOND_SIZE_X4                                                                                                                                                                                          ;
;             -- tx_bonding_category                        ; TX_BONDING_CATEGORY_BONDING_FOLLOWER                                                                                                                                                                     ;
;             -- tx_datarate_bps                            ; 16000000000                                                                                                                                                                                              ;
;             -- tx_en                                      ; true                                                                                                                                                                                                     ;
;             -- tx_eq_main_tap                             ; 0                                                                                                                                                                                                        ;
;             -- tx_eq_post_tap_1                           ; 0                                                                                                                                                                                                        ;
;             -- tx_eq_pre_tap_1                            ; 0                                                                                                                                                                                                        ;
;             -- tx_eq_pre_tap_2                            ; 0                                                                                                                                                                                                        ;
;             -- tx_invert_pin                              ; TX_INVERT_PIN_ENABLE                                                                                                                                                                                     ;
;             -- tx_master_pll_mode                         ; TX_MASTER_PLL_MODE_DISABLED                                                                                                                                                                              ;
;             -- tx_pll_bw_sel                              ; TX_PLL_BW_SEL_LOW                                                                                                                                                                                        ;
;             -- tx_pll_f_out_hz                            ; 8000000000                                                                                                                                                                                               ;
;             -- tx_pll_f_pfd_hz                            ; 100000000                                                                                                                                                                                                ;
;             -- tx_pll_f_ref_hz                            ; 100000000                                                                                                                                                                                                ;
;             -- tx_pll_f_vco_hz                            ; 10000000000                                                                                                                                                                                              ;
;             -- tx_pll_fb_counter                          ; 1                                                                                                                                                                                                        ;
;             -- tx_pll_feed_forward_gain                   ; 190                                                                                                                                                                                                      ;
;             -- tx_pll_k_counter                           ; 0                                                                                                                                                                                                        ;
;             -- tx_pll_l_counter                           ; 1                                                                                                                                                                                                        ;
;             -- tx_pll_m_counter                           ; 100                                                                                                                                                                                                      ;
;             -- tx_pll_n_counter                           ; 1                                                                                                                                                                                                        ;
;             -- tx_pll_postdiv_sel                         ; TX_PLL_POSTDIV_SEL_SYNTH2                                                                                                                                                                                ;
;             -- tx_pll_refclk_select                       ; TX_PLL_REFCLK_SELECT_LOCAL_REFCLK                                                                                                                                                                        ;
;             -- tx_postdiv_cdr_refclk_divider              ; 12                                                                                                                                                                                                       ;
;             -- tx_postdiv_cdr_refclk_hz                   ; 0                                                                                                                                                                                                        ;
;             -- tx_postdiv_clk_divider                     ; 73                                                                                                                                                                                                       ;
;             -- tx_postdiv_clk_fractional_en               ; TX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE                                                                                                                                                                     ;
;             -- tx_postdiv_clk_hz                          ; 0                                                                                                                                                                                                        ;
;             -- tx_prbs_gen_en                             ; TX_PRBS_GEN_EN_DISABLE                                                                                                                                                                                   ;
;             -- tx_prbs_pattern                            ; 9                                                                                                                                                                                                        ;
;             -- tx_preloaded_hardware_configs              ; TX_PRELOADED_HARDWARE_CONFIGS_PCIE                                                                                                                                                                       ;
;             -- tx_protocol_hint                           ; TX_PROTOCOL_HINT_DISABLED                                                                                                                                                                                ;
;             -- tx_sim_mode                                ; TX_SIM_MODE_DISABLE                                                                                                                                                                                      ;
;             -- tx_spread_spectrum_en                      ; TX_SPREAD_SPECTRUM_EN_ENABLE                                                                                                                                                                             ;
;             -- tx_synthdiv_out_divider                    ; 12                                                                                                                                                                                                       ;
;             -- tx_synthdiv_out_hz                         ; 0                                                                                                                                                                                                        ;
;             -- tx_user_clk_only_mode                      ; TX_USER_CLK_ONLY_MODE_DISABLE                                                                                                                                                                            ;
;             -- tx_width                                   ; TX_WIDTH_X16                                                                                                                                                                                             ;
;             -- tx_word_clk_hz                             ; 1000000000                                                                                                                                                                                               ;
;             -- usb_mode                                   ; USB_MODE_DISABLED                                                                                                                                                                                        ;
;     -- GTS TX/RX                                          ;                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                          ;
;             -- Name                                       ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst|ch4_phy_inst|x_std_ipfluxtop_uxtop_wrap_0 ;
;             -- Location                                   ; IPFLUXTOPUXTOPWRAP_X0_Y7_N1962                                                                                                                                                                           ;
;             -- cdr_f_out_hz                               ; 8000000000                                                                                                                                                                                               ;
;             -- cdr_f_pfd_hz                               ; 100000000                                                                                                                                                                                                ;
;             -- cdr_f_ref_hz                               ; 100000000                                                                                                                                                                                                ;
;             -- cdr_f_vco_hz                               ; 10000000000                                                                                                                                                                                              ;
;             -- cdr_l_counter                              ; 1                                                                                                                                                                                                        ;
;             -- cdr_m_counter                              ; 50                                                                                                                                                                                                       ;
;             -- cdr_n_counter                              ; 1                                                                                                                                                                                                        ;
;             -- cdr_refclk_select                          ; CDR_REFCLK_SELECT_LOCAL_REFCLK                                                                                                                                                                           ;
;             -- clk_debug_select_0_enable                  ; CLK_DEBUG_SELECT_0_ENABLE_DISABLE                                                                                                                                                                        ;
;             -- clk_debug_select_0_setting                 ; CLK_DEBUG_SELECT_0_SETTING_DISABLED                                                                                                                                                                      ;
;             -- clk_debug_select_1_enable                  ; CLK_DEBUG_SELECT_1_ENABLE_DISABLE                                                                                                                                                                        ;
;             -- clk_debug_select_1_setting                 ; CLK_DEBUG_SELECT_1_SETTING_DISABLED                                                                                                                                                                      ;
;             -- duplex_mode                                ; DUPLEX_MODE_TX_ONLY_SIMPLEX                                                                                                                                                                              ;
;             -- ick_tx_word_clk_hz                         ; 46000496445                                                                                                                                                                                              ;
;             -- lane_common_ref_clk_hz                     ; 10961987220                                                                                                                                                                                              ;
;             -- loopback_mode                              ; LOOPBACK_MODE_DISABLED                                                                                                                                                                                   ;
;             -- pcie_mode                                  ; PCIE_MODE_GEN4                                                                                                                                                                                           ;
;             -- pcs_ref_clk_hz                             ; 1807984951                                                                                                                                                                                               ;
;             -- reconfig_settings                          ;                                                                                                                                                                                                          ;
;             -- rx_adaptation_mode                         ; RX_ADAPTATION_MODE_UX_NATIVE_ADAPTATION                                                                                                                                                                  ;
;             -- rx_cdrdivout_en                            ; RX_CDRDIVOUT_EN_DISABLE                                                                                                                                                                                  ;
;             -- rx_datarate_bps                            ; 16000000000                                                                                                                                                                                              ;
;             -- rx_en                                      ; true                                                                                                                                                                                                     ;
;             -- rx_eq_dfe_tap_1                            ; 0                                                                                                                                                                                                        ;
;             -- rx_eq_hf_boost                             ; 32                                                                                                                                                                                                       ;
;             -- rx_eq_vga_gain                             ; 32                                                                                                                                                                                                       ;
;             -- rx_external_couple_type                    ; RX_EXTERNAL_COUPLE_TYPE_AC                                                                                                                                                                               ;
;             -- rx_force_cdr_ltr                           ; false                                                                                                                                                                                                    ;
;             -- rx_invert_pin                              ; RX_INVERT_PIN_ENABLE                                                                                                                                                                                     ;
;             -- rx_onchip_termination_setting              ; RX_ONCHIP_TERMINATION_SETTING_R_1                                                                                                                                                                        ;
;             -- rx_postdiv_clk_divider                     ; 12                                                                                                                                                                                                       ;
;             -- rx_postdiv_clk_en                          ; RX_POSTDIV_CLK_EN_ENABLE                                                                                                                                                                                 ;
;             -- rx_postdiv_clk_fractional_en               ; RX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE                                                                                                                                                                     ;
;             -- rx_postdiv_clk_hz                          ; 0                                                                                                                                                                                                        ;
;             -- rx_prbs_monitor_en                         ; RX_PRBS_MONITOR_EN_DISABLE                                                                                                                                                                               ;
;             -- rx_prbs_pattern                            ; 15                                                                                                                                                                                                       ;
;             -- rx_preloaded_hardware_configs              ; RX_PRELOADED_HARDWARE_CONFIGS_PCIE                                                                                                                                                                       ;
;             -- rx_protocol_hint                           ; RX_PROTOCOL_HINT_DISABLED                                                                                                                                                                                ;
;             -- rx_sim_mode                                ; RX_SIM_MODE_DISABLE                                                                                                                                                                                      ;
;             -- rx_termination_mode                        ; RX_TERMINATION_MODE_GROUNDED                                                                                                                                                                             ;
;             -- rx_width                                   ; RX_WIDTH_X16                                                                                                                                                                                             ;
;             -- rx_word_clk_hz                             ; 1000000000                                                                                                                                                                                               ;
;             -- speed_grade                                ; SPEED_GRADE_DASH_1                                                                                                                                                                                       ;
;             -- tx_bond_size                               ; TX_BOND_SIZE_X4                                                                                                                                                                                          ;
;             -- tx_bonding_category                        ; TX_BONDING_CATEGORY_BONDING_FOLLOWER                                                                                                                                                                     ;
;             -- tx_datarate_bps                            ; 16000000000                                                                                                                                                                                              ;
;             -- tx_en                                      ; true                                                                                                                                                                                                     ;
;             -- tx_eq_main_tap                             ; 0                                                                                                                                                                                                        ;
;             -- tx_eq_post_tap_1                           ; 0                                                                                                                                                                                                        ;
;             -- tx_eq_pre_tap_1                            ; 0                                                                                                                                                                                                        ;
;             -- tx_eq_pre_tap_2                            ; 0                                                                                                                                                                                                        ;
;             -- tx_invert_pin                              ; TX_INVERT_PIN_DISABLE                                                                                                                                                                                    ;
;             -- tx_master_pll_mode                         ; TX_MASTER_PLL_MODE_DISABLED                                                                                                                                                                              ;
;             -- tx_pll_bw_sel                              ; TX_PLL_BW_SEL_LOW                                                                                                                                                                                        ;
;             -- tx_pll_f_out_hz                            ; 8000000000                                                                                                                                                                                               ;
;             -- tx_pll_f_pfd_hz                            ; 100000000                                                                                                                                                                                                ;
;             -- tx_pll_f_ref_hz                            ; 100000000                                                                                                                                                                                                ;
;             -- tx_pll_f_vco_hz                            ; 10000000000                                                                                                                                                                                              ;
;             -- tx_pll_fb_counter                          ; 1                                                                                                                                                                                                        ;
;             -- tx_pll_feed_forward_gain                   ; 230                                                                                                                                                                                                      ;
;             -- tx_pll_k_counter                           ; 0                                                                                                                                                                                                        ;
;             -- tx_pll_l_counter                           ; 1                                                                                                                                                                                                        ;
;             -- tx_pll_m_counter                           ; 100                                                                                                                                                                                                      ;
;             -- tx_pll_n_counter                           ; 1                                                                                                                                                                                                        ;
;             -- tx_pll_postdiv_sel                         ; TX_PLL_POSTDIV_SEL_SYNTH2                                                                                                                                                                                ;
;             -- tx_pll_refclk_select                       ; TX_PLL_REFCLK_SELECT_LOCAL_REFCLK                                                                                                                                                                        ;
;             -- tx_postdiv_cdr_refclk_divider              ; 12                                                                                                                                                                                                       ;
;             -- tx_postdiv_cdr_refclk_hz                   ; 0                                                                                                                                                                                                        ;
;             -- tx_postdiv_clk_divider                     ; 4                                                                                                                                                                                                        ;
;             -- tx_postdiv_clk_fractional_en               ; TX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE                                                                                                                                                                     ;
;             -- tx_postdiv_clk_hz                          ; 0                                                                                                                                                                                                        ;
;             -- tx_prbs_gen_en                             ; TX_PRBS_GEN_EN_DISABLE                                                                                                                                                                                   ;
;             -- tx_prbs_pattern                            ; 9                                                                                                                                                                                                        ;
;             -- tx_preloaded_hardware_configs              ; TX_PRELOADED_HARDWARE_CONFIGS_PCIE                                                                                                                                                                       ;
;             -- tx_protocol_hint                           ; TX_PROTOCOL_HINT_DISABLED                                                                                                                                                                                ;
;             -- tx_sim_mode                                ; TX_SIM_MODE_DISABLE                                                                                                                                                                                      ;
;             -- tx_spread_spectrum_en                      ; TX_SPREAD_SPECTRUM_EN_ENABLE                                                                                                                                                                             ;
;             -- tx_synthdiv_out_divider                    ; 12                                                                                                                                                                                                       ;
;             -- tx_synthdiv_out_hz                         ; 0                                                                                                                                                                                                        ;
;             -- tx_user_clk_only_mode                      ; TX_USER_CLK_ONLY_MODE_DISABLE                                                                                                                                                                            ;
;             -- tx_width                                   ; TX_WIDTH_X16                                                                                                                                                                                             ;
;             -- tx_word_clk_hz                             ; 1000000000                                                                                                                                                                                               ;
;             -- usb_mode                                   ; USB_MODE_DISABLED                                                                                                                                                                                        ;
;     -- System PLL                                         ;                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                          ;
;             -- Name                                       ; syspll_inst|intel_systemclk_gts_inst|inst|spll_hal_top|inst|inst                                                                                                                                         ;
;             -- Location                                   ; SMHSSIPLLWRAP_X0_Y7_N1956                                                                                                                                                                                ;
;             -- pll_always_on                              ; PLL_ALWAYS_ON_ALWAYS_ON_ENABLED                                                                                                                                                                          ;
;             -- pll_primary_use                            ; PLL_PRIMARY_USE_PCIE                                                                                                                                                                                     ;
;             -- reconfig_settings                          ;                                                                                                                                                                                                          ;
;             -- sup_mode                                   ; SUP_MODE_USER_MODE                                                                                                                                                                                       ;
;             -- sys_pll_c0_counter                         ; 8                                                                                                                                                                                                        ;
;             -- sys_pll_c0_output_enable                   ; SYS_PLL_C0_OUTPUT_ENABLE_ENABLE                                                                                                                                                                          ;
;             -- sys_pll_c1_counter                         ; 8                                                                                                                                                                                                        ;
;             -- sys_pll_c1_output_enable                   ; SYS_PLL_C1_OUTPUT_ENABLE_ENABLE                                                                                                                                                                          ;
;             -- sys_pll_c2_counter                         ; 8                                                                                                                                                                                                        ;
;             -- sys_pll_c2_output_enable                   ; SYS_PLL_C2_OUTPUT_ENABLE_ENABLE                                                                                                                                                                          ;
;             -- sys_pll_c3_counter                         ; 0                                                                                                                                                                                                        ;
;             -- sys_pll_c3_output_enable                   ; SYS_PLL_C3_OUTPUT_ENABLE_DISABLE                                                                                                                                                                         ;
;             -- sys_pll_f_out_c0_hz                        ; 350000000                                                                                                                                                                                                ;
;             -- sys_pll_f_out_c1_hz                        ; 350000000                                                                                                                                                                                                ;
;             -- sys_pll_f_out_c2_hz                        ; 350000000                                                                                                                                                                                                ;
;             -- sys_pll_f_out_c3_hz                        ; 0                                                                                                                                                                                                        ;
;             -- sys_pll_f_pfd_hz                           ; 100000000                                                                                                                                                                                                ;
;             -- sys_pll_f_ref_hz                           ; 100000000                                                                                                                                                                                                ;
;             -- sys_pll_f_vco_hz                           ; 2800000000                                                                                                                                                                                               ;
;             -- sys_pll_fractional_enable                  ; SYS_PLL_FRACTIONAL_ENABLE_DISABLE                                                                                                                                                                        ;
;             -- sys_pll_k_counter                          ; 0                                                                                                                                                                                                        ;
;             -- sys_pll_m_counter                          ; 28                                                                                                                                                                                                       ;
;             -- sys_pll_n_counter                          ; 1                                                                                                                                                                                                        ;
;             -- sys_pll_preset                             ; SYS_PLL_PRESET_FREQ_350_100                                                                                                                                                                              ;
;     -- Control Unit (FLUX)                                ;                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                          ;
;             -- Name                                       ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst|ch4_phy_inst|x_std_sm_flux_ingress_0      ;
;             -- Location                                   ; SMFLUXINGRESS_X0_Y7_N2151                                                                                                                                                                                ;
;             -- clkrx_refclk_cssm_fw_control               ; CLKRX_REFCLK_CSSM_FW_CONTROL_DISABLE                                                                                                                                                                     ;
;             -- clkrx_refclk_sector_specifies_refclk_ready ; CLKRX_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE                                                                                                                                                       ;
;             -- dr_enabled                                 ; DR_ENABLED_DR_DISABLED                                                                                                                                                                                   ;
;             -- flux_mode                                  ; FLUX_MODE_FLUX_MODE_BYPASS                                                                                                                                                                               ;
;             -- local_refclk_cssm_fw_control               ; LOCAL_REFCLK_CSSM_FW_CONTROL_DISABLE                                                                                                                                                                     ;
;             -- local_refclk_sector_specifies_refclk_ready ; LOCAL_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE                                                                                                                                                       ;
;             -- reconfig_settings                          ;                                                                                                                                                                                                          ;
;             -- rx_dl_enable                               ; RX_DL_ENABLE_ENABLE                                                                                                                                                                                      ;
;             -- rx_dl_rx_lat_bit_for_async                 ; 82195                                                                                                                                                                                                    ;
;             -- rx_dl_rxbit_cntr_pma                       ; RX_DL_RXBIT_CNTR_PMA_DISABLE                                                                                                                                                                             ;
;             -- rx_dl_rxbit_rollover                       ; 256271                                                                                                                                                                                                   ;
;             -- rx_fec_type_used                           ; RX_FEC_TYPE_USED_RS                                                                                                                                                                                      ;
;             -- rx_protocol_hint                           ; RX_PROTOCOL_HINT_DISABLED                                                                                                                                                                                ;
;             -- rx_sim_mode                                ; RX_SIM_MODE_DISABLE                                                                                                                                                                                      ;
;             -- rx_user1_clk_mux_dynamic_sel               ; RX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD                                                                                                                                                              ;
;             -- rx_user2_clk_mux_dynamic_sel               ; RX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD                                                                                                                                                              ;
;             -- sequencer_reg_en                           ; SEQUENCER_REG_EN_ENABLE                                                                                                                                                                                  ;
;             -- tx_bond_size                               ; TX_BOND_SIZE_X4                                                                                                                                                                                          ;
;             -- tx_dl_enable                               ; TX_DL_ENABLE_DISABLE                                                                                                                                                                                     ;
;             -- tx_sim_mode                                ; TX_SIM_MODE_DISABLE                                                                                                                                                                                      ;
;             -- tx_user1_clk_mux_dynamic_sel               ; TX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK                                                                                                                                                          ;
;             -- tx_user2_clk_mux_dynamic_sel               ; TX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK                                                                                                                                                          ;
;     -- Control Unit (FLUX)                                ;                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                          ;
;             -- Name                                       ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst|ch4_phy_inst|x_std_sm_flux_ingress_0      ;
;             -- Location                                   ; SMFLUXINGRESS_X0_Y7_N2152                                                                                                                                                                                ;
;             -- clkrx_refclk_cssm_fw_control               ; CLKRX_REFCLK_CSSM_FW_CONTROL_DISABLE                                                                                                                                                                     ;
;             -- clkrx_refclk_sector_specifies_refclk_ready ; CLKRX_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE                                                                                                                                                       ;
;             -- dr_enabled                                 ; DR_ENABLED_DR_DISABLED                                                                                                                                                                                   ;
;             -- flux_mode                                  ; FLUX_MODE_FLUX_MODE_BYPASS                                                                                                                                                                               ;
;             -- local_refclk_cssm_fw_control               ; LOCAL_REFCLK_CSSM_FW_CONTROL_DISABLE                                                                                                                                                                     ;
;             -- local_refclk_sector_specifies_refclk_ready ; LOCAL_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE                                                                                                                                                       ;
;             -- reconfig_settings                          ;                                                                                                                                                                                                          ;
;             -- rx_dl_enable                               ; RX_DL_ENABLE_DISABLE                                                                                                                                                                                     ;
;             -- rx_dl_rx_lat_bit_for_async                 ; 256421                                                                                                                                                                                                   ;
;             -- rx_dl_rxbit_cntr_pma                       ; RX_DL_RXBIT_CNTR_PMA_DISABLE                                                                                                                                                                             ;
;             -- rx_dl_rxbit_rollover                       ; 40517                                                                                                                                                                                                    ;
;             -- rx_fec_type_used                           ; RX_FEC_TYPE_USED_NONE                                                                                                                                                                                    ;
;             -- rx_protocol_hint                           ; RX_PROTOCOL_HINT_DISABLED                                                                                                                                                                                ;
;             -- rx_sim_mode                                ; RX_SIM_MODE_DISABLE                                                                                                                                                                                      ;
;             -- rx_user1_clk_mux_dynamic_sel               ; RX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD                                                                                                                                                              ;
;             -- rx_user2_clk_mux_dynamic_sel               ; RX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD                                                                                                                                                              ;
;             -- sequencer_reg_en                           ; SEQUENCER_REG_EN_DISABLE                                                                                                                                                                                 ;
;             -- tx_bond_size                               ; TX_BOND_SIZE_X4                                                                                                                                                                                          ;
;             -- tx_dl_enable                               ; TX_DL_ENABLE_DISABLE                                                                                                                                                                                     ;
;             -- tx_sim_mode                                ; TX_SIM_MODE_DISABLE                                                                                                                                                                                      ;
;             -- tx_user1_clk_mux_dynamic_sel               ; TX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK                                                                                                                                                          ;
;             -- tx_user2_clk_mux_dynamic_sel               ; TX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK                                                                                                                                                          ;
;     -- Control Unit (FLUX)                                ;                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                          ;
;             -- Name                                       ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst|ch4_phy_inst|x_std_sm_flux_ingress_0      ;
;             -- Location                                   ; SMFLUXINGRESS_X0_Y7_N2153                                                                                                                                                                                ;
;             -- clkrx_refclk_cssm_fw_control               ; CLKRX_REFCLK_CSSM_FW_CONTROL_DISABLE                                                                                                                                                                     ;
;             -- clkrx_refclk_sector_specifies_refclk_ready ; CLKRX_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE                                                                                                                                                       ;
;             -- dr_enabled                                 ; DR_ENABLED_DR_DISABLED                                                                                                                                                                                   ;
;             -- flux_mode                                  ; FLUX_MODE_FLUX_MODE_BYPASS                                                                                                                                                                               ;
;             -- local_refclk_cssm_fw_control               ; LOCAL_REFCLK_CSSM_FW_CONTROL_DISABLE                                                                                                                                                                     ;
;             -- local_refclk_sector_specifies_refclk_ready ; LOCAL_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE                                                                                                                                                       ;
;             -- reconfig_settings                          ;                                                                                                                                                                                                          ;
;             -- rx_dl_enable                               ; RX_DL_ENABLE_ENABLE                                                                                                                                                                                      ;
;             -- rx_dl_rx_lat_bit_for_async                 ; 239677                                                                                                                                                                                                   ;
;             -- rx_dl_rxbit_cntr_pma                       ; RX_DL_RXBIT_CNTR_PMA_DISABLE                                                                                                                                                                             ;
;             -- rx_dl_rxbit_rollover                       ; 233374                                                                                                                                                                                                   ;
;             -- rx_fec_type_used                           ; RX_FEC_TYPE_USED_RS                                                                                                                                                                                      ;
;             -- rx_protocol_hint                           ; RX_PROTOCOL_HINT_DISABLED                                                                                                                                                                                ;
;             -- rx_sim_mode                                ; RX_SIM_MODE_DISABLE                                                                                                                                                                                      ;
;             -- rx_user1_clk_mux_dynamic_sel               ; RX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD                                                                                                                                                              ;
;             -- rx_user2_clk_mux_dynamic_sel               ; RX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD                                                                                                                                                              ;
;             -- sequencer_reg_en                           ; SEQUENCER_REG_EN_DISABLE                                                                                                                                                                                 ;
;             -- tx_bond_size                               ; TX_BOND_SIZE_X4                                                                                                                                                                                          ;
;             -- tx_dl_enable                               ; TX_DL_ENABLE_DISABLE                                                                                                                                                                                     ;
;             -- tx_sim_mode                                ; TX_SIM_MODE_DISABLE                                                                                                                                                                                      ;
;             -- tx_user1_clk_mux_dynamic_sel               ; TX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK                                                                                                                                                          ;
;             -- tx_user2_clk_mux_dynamic_sel               ; TX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK                                                                                                                                                          ;
;     -- Control Unit (FLUX)                                ;                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                          ;
;             -- Name                                       ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst|ch4_phy_inst|x_std_sm_flux_ingress_0      ;
;             -- Location                                   ; SMFLUXINGRESS_X0_Y7_N2154                                                                                                                                                                                ;
;             -- clkrx_refclk_cssm_fw_control               ; CLKRX_REFCLK_CSSM_FW_CONTROL_DISABLE                                                                                                                                                                     ;
;             -- clkrx_refclk_sector_specifies_refclk_ready ; CLKRX_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE                                                                                                                                                       ;
;             -- dr_enabled                                 ; DR_ENABLED_DR_DISABLED                                                                                                                                                                                   ;
;             -- flux_mode                                  ; FLUX_MODE_FLUX_MODE_BYPASS                                                                                                                                                                               ;
;             -- local_refclk_cssm_fw_control               ; LOCAL_REFCLK_CSSM_FW_CONTROL_DISABLE                                                                                                                                                                     ;
;             -- local_refclk_sector_specifies_refclk_ready ; LOCAL_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE                                                                                                                                                       ;
;             -- reconfig_settings                          ;                                                                                                                                                                                                          ;
;             -- rx_dl_enable                               ; RX_DL_ENABLE_ENABLE                                                                                                                                                                                      ;
;             -- rx_dl_rx_lat_bit_for_async                 ; 133601                                                                                                                                                                                                   ;
;             -- rx_dl_rxbit_cntr_pma                       ; RX_DL_RXBIT_CNTR_PMA_DISABLE                                                                                                                                                                             ;
;             -- rx_dl_rxbit_rollover                       ; 56939                                                                                                                                                                                                    ;
;             -- rx_fec_type_used                           ; RX_FEC_TYPE_USED_RS                                                                                                                                                                                      ;
;             -- rx_protocol_hint                           ; RX_PROTOCOL_HINT_DISABLED                                                                                                                                                                                ;
;             -- rx_sim_mode                                ; RX_SIM_MODE_DISABLE                                                                                                                                                                                      ;
;             -- rx_user1_clk_mux_dynamic_sel               ; RX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD                                                                                                                                                              ;
;             -- rx_user2_clk_mux_dynamic_sel               ; RX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD                                                                                                                                                              ;
;             -- sequencer_reg_en                           ; SEQUENCER_REG_EN_ENABLE                                                                                                                                                                                  ;
;             -- tx_bond_size                               ; TX_BOND_SIZE_X4                                                                                                                                                                                          ;
;             -- tx_dl_enable                               ; TX_DL_ENABLE_DISABLE                                                                                                                                                                                     ;
;             -- tx_sim_mode                                ; TX_SIM_MODE_DISABLE                                                                                                                                                                                      ;
;             -- tx_user1_clk_mux_dynamic_sel               ; TX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK                                                                                                                                                          ;
;             -- tx_user2_clk_mux_dynamic_sel               ; TX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK                                                                                                                                                          ;
;     -- I/O output buffer                                  ;                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                          ;
;             -- Name                                       ; hip_serial_tx_n_out0~output                                                                                                                                                                              ;
;             -- Location                                   ; IOOBUF_X0_Y7_N1979                                                                                                                                                                                       ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                  ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                            ;
;             -- open_drain                                 ; OPEN_DRAIN_OFF                                                                                                                                                                                           ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                              ;
;             -- slew_rate                                  ; SLEW_RATE_FASTEST                                                                                                                                                                                        ;
;             -- termination                                ; TERMINATION_SERIES_OFF                                                                                                                                                                                   ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                          ;
;     -- I/O output buffer                                  ;                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                          ;
;             -- Name                                       ; hip_serial_tx_n_out1~output                                                                                                                                                                              ;
;             -- Location                                   ; IOOBUF_X0_Y7_N1981                                                                                                                                                                                       ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                  ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                            ;
;             -- open_drain                                 ; OPEN_DRAIN_OFF                                                                                                                                                                                           ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                              ;
;             -- slew_rate                                  ; SLEW_RATE_FASTEST                                                                                                                                                                                        ;
;             -- termination                                ; TERMINATION_SERIES_OFF                                                                                                                                                                                   ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                          ;
;     -- I/O output buffer                                  ;                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                          ;
;             -- Name                                       ; hip_serial_tx_n_out2~output                                                                                                                                                                              ;
;             -- Location                                   ; IOOBUF_X0_Y7_N1983                                                                                                                                                                                       ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                  ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                            ;
;             -- open_drain                                 ; OPEN_DRAIN_OFF                                                                                                                                                                                           ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                              ;
;             -- slew_rate                                  ; SLEW_RATE_FASTEST                                                                                                                                                                                        ;
;             -- termination                                ; TERMINATION_SERIES_OFF                                                                                                                                                                                   ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                          ;
;     -- I/O output buffer                                  ;                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                          ;
;             -- Name                                       ; hip_serial_tx_n_out3~output                                                                                                                                                                              ;
;             -- Location                                   ; IOOBUF_X0_Y7_N1985                                                                                                                                                                                       ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                  ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                            ;
;             -- open_drain                                 ; OPEN_DRAIN_OFF                                                                                                                                                                                           ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                              ;
;             -- slew_rate                                  ; SLEW_RATE_FASTEST                                                                                                                                                                                        ;
;             -- termination                                ; TERMINATION_SERIES_OFF                                                                                                                                                                                   ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                          ;
;     -- I/O output buffer                                  ;                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                          ;
;             -- Name                                       ; hip_serial_tx_p_out0~output                                                                                                                                                                              ;
;             -- Location                                   ; IOOBUF_X0_Y7_N1987                                                                                                                                                                                       ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                  ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                            ;
;             -- open_drain                                 ; OPEN_DRAIN_OFF                                                                                                                                                                                           ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                              ;
;             -- slew_rate                                  ; SLEW_RATE_FASTEST                                                                                                                                                                                        ;
;             -- termination                                ; TERMINATION_SERIES_OFF                                                                                                                                                                                   ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                          ;
;     -- I/O output buffer                                  ;                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                          ;
;             -- Name                                       ; hip_serial_tx_p_out1~output                                                                                                                                                                              ;
;             -- Location                                   ; IOOBUF_X0_Y7_N1989                                                                                                                                                                                       ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                  ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                            ;
;             -- open_drain                                 ; OPEN_DRAIN_OFF                                                                                                                                                                                           ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                              ;
;             -- slew_rate                                  ; SLEW_RATE_FASTEST                                                                                                                                                                                        ;
;             -- termination                                ; TERMINATION_SERIES_OFF                                                                                                                                                                                   ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                          ;
;     -- I/O output buffer                                  ;                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                          ;
;             -- Name                                       ; hip_serial_tx_p_out2~output                                                                                                                                                                              ;
;             -- Location                                   ; IOOBUF_X0_Y7_N1991                                                                                                                                                                                       ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                  ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                            ;
;             -- open_drain                                 ; OPEN_DRAIN_OFF                                                                                                                                                                                           ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                              ;
;             -- slew_rate                                  ; SLEW_RATE_FASTEST                                                                                                                                                                                        ;
;             -- termination                                ; TERMINATION_SERIES_OFF                                                                                                                                                                                   ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                          ;
;     -- I/O output buffer                                  ;                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                          ;
;             -- Name                                       ; hip_serial_tx_p_out3~output                                                                                                                                                                              ;
;             -- Location                                   ; IOOBUF_X0_Y7_N1993                                                                                                                                                                                       ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                  ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                            ;
;             -- open_drain                                 ; OPEN_DRAIN_OFF                                                                                                                                                                                           ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                              ;
;             -- slew_rate                                  ; SLEW_RATE_FASTEST                                                                                                                                                                                        ;
;             -- termination                                ; TERMINATION_SERIES_OFF                                                                                                                                                                                   ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                          ;
;     -- I/O input buffer                                   ;                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                          ;
;             -- Name                                       ; hip_serial_rx_n_in0~input                                                                                                                                                                                ;
;             -- Location                                   ; IOIBUF_X0_Y7_N1963                                                                                                                                                                                       ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                  ;
;             -- bus_hold                                   ; BUS_HOLD_OFF                                                                                                                                                                                             ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                            ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                              ;
;             -- schmitt_trigger                            ; SCHMITT_TRIGGER_OFF                                                                                                                                                                                      ;
;             -- termination                                ; TERMINATION_RT_OFF                                                                                                                                                                                       ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                          ;
;             -- vref                                       ; VREF_OFF                                                                                                                                                                                                 ;
;             -- weak_pull_down                             ; WEAK_PULL_DOWN_OFF                                                                                                                                                                                       ;
;             -- weak_pull_up                               ; WEAK_PULL_UP_OFF                                                                                                                                                                                         ;
;     -- I/O input buffer                                   ;                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                          ;
;             -- Name                                       ; hip_serial_rx_p_in0~input                                                                                                                                                                                ;
;             -- Location                                   ; IOIBUF_X0_Y7_N1971                                                                                                                                                                                       ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                  ;
;             -- bus_hold                                   ; BUS_HOLD_OFF                                                                                                                                                                                             ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                            ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                              ;
;             -- schmitt_trigger                            ; SCHMITT_TRIGGER_OFF                                                                                                                                                                                      ;
;             -- termination                                ; TERMINATION_RT_OFF                                                                                                                                                                                       ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                          ;
;             -- vref                                       ; VREF_OFF                                                                                                                                                                                                 ;
;             -- weak_pull_down                             ; WEAK_PULL_DOWN_OFF                                                                                                                                                                                       ;
;             -- weak_pull_up                               ; WEAK_PULL_UP_OFF                                                                                                                                                                                         ;
;     -- I/O input buffer                                   ;                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                          ;
;             -- Name                                       ; hip_serial_rx_n_in1~input                                                                                                                                                                                ;
;             -- Location                                   ; IOIBUF_X0_Y7_N1965                                                                                                                                                                                       ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                  ;
;             -- bus_hold                                   ; BUS_HOLD_OFF                                                                                                                                                                                             ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                            ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                              ;
;             -- schmitt_trigger                            ; SCHMITT_TRIGGER_OFF                                                                                                                                                                                      ;
;             -- termination                                ; TERMINATION_RT_OFF                                                                                                                                                                                       ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                          ;
;             -- vref                                       ; VREF_OFF                                                                                                                                                                                                 ;
;             -- weak_pull_down                             ; WEAK_PULL_DOWN_OFF                                                                                                                                                                                       ;
;             -- weak_pull_up                               ; WEAK_PULL_UP_OFF                                                                                                                                                                                         ;
;     -- I/O input buffer                                   ;                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                          ;
;             -- Name                                       ; hip_serial_rx_p_in1~input                                                                                                                                                                                ;
;             -- Location                                   ; IOIBUF_X0_Y7_N1973                                                                                                                                                                                       ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                  ;
;             -- bus_hold                                   ; BUS_HOLD_OFF                                                                                                                                                                                             ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                            ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                              ;
;             -- schmitt_trigger                            ; SCHMITT_TRIGGER_OFF                                                                                                                                                                                      ;
;             -- termination                                ; TERMINATION_RT_OFF                                                                                                                                                                                       ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                          ;
;             -- vref                                       ; VREF_OFF                                                                                                                                                                                                 ;
;             -- weak_pull_down                             ; WEAK_PULL_DOWN_OFF                                                                                                                                                                                       ;
;             -- weak_pull_up                               ; WEAK_PULL_UP_OFF                                                                                                                                                                                         ;
;     -- I/O input buffer                                   ;                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                          ;
;             -- Name                                       ; hip_serial_rx_n_in2~input                                                                                                                                                                                ;
;             -- Location                                   ; IOIBUF_X0_Y7_N1967                                                                                                                                                                                       ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                  ;
;             -- bus_hold                                   ; BUS_HOLD_OFF                                                                                                                                                                                             ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                            ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                              ;
;             -- schmitt_trigger                            ; SCHMITT_TRIGGER_OFF                                                                                                                                                                                      ;
;             -- termination                                ; TERMINATION_RT_OFF                                                                                                                                                                                       ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                          ;
;             -- vref                                       ; VREF_OFF                                                                                                                                                                                                 ;
;             -- weak_pull_down                             ; WEAK_PULL_DOWN_OFF                                                                                                                                                                                       ;
;             -- weak_pull_up                               ; WEAK_PULL_UP_OFF                                                                                                                                                                                         ;
;     -- I/O input buffer                                   ;                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                          ;
;             -- Name                                       ; hip_serial_rx_p_in2~input                                                                                                                                                                                ;
;             -- Location                                   ; IOIBUF_X0_Y7_N1975                                                                                                                                                                                       ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                  ;
;             -- bus_hold                                   ; BUS_HOLD_OFF                                                                                                                                                                                             ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                            ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                              ;
;             -- schmitt_trigger                            ; SCHMITT_TRIGGER_OFF                                                                                                                                                                                      ;
;             -- termination                                ; TERMINATION_RT_OFF                                                                                                                                                                                       ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                          ;
;             -- vref                                       ; VREF_OFF                                                                                                                                                                                                 ;
;             -- weak_pull_down                             ; WEAK_PULL_DOWN_OFF                                                                                                                                                                                       ;
;             -- weak_pull_up                               ; WEAK_PULL_UP_OFF                                                                                                                                                                                         ;
;     -- I/O input buffer                                   ;                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                          ;
;             -- Name                                       ; hip_serial_rx_n_in3~input                                                                                                                                                                                ;
;             -- Location                                   ; IOIBUF_X0_Y7_N1969                                                                                                                                                                                       ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                  ;
;             -- bus_hold                                   ; BUS_HOLD_OFF                                                                                                                                                                                             ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                            ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                              ;
;             -- schmitt_trigger                            ; SCHMITT_TRIGGER_OFF                                                                                                                                                                                      ;
;             -- termination                                ; TERMINATION_RT_OFF                                                                                                                                                                                       ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                          ;
;             -- vref                                       ; VREF_OFF                                                                                                                                                                                                 ;
;             -- weak_pull_down                             ; WEAK_PULL_DOWN_OFF                                                                                                                                                                                       ;
;             -- weak_pull_up                               ; WEAK_PULL_UP_OFF                                                                                                                                                                                         ;
;     -- I/O input buffer                                   ;                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                          ;
;             -- Name                                       ; hip_serial_rx_p_in3~input                                                                                                                                                                                ;
;             -- Location                                   ; IOIBUF_X0_Y7_N1977                                                                                                                                                                                       ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                  ;
;             -- bus_hold                                   ; BUS_HOLD_OFF                                                                                                                                                                                             ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                            ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                              ;
;             -- schmitt_trigger                            ; SCHMITT_TRIGGER_OFF                                                                                                                                                                                      ;
;             -- termination                                ; TERMINATION_RT_OFF                                                                                                                                                                                       ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                          ;
;             -- vref                                       ; VREF_OFF                                                                                                                                                                                                 ;
;             -- weak_pull_down                             ; WEAK_PULL_DOWN_OFF                                                                                                                                                                                       ;
;             -- weak_pull_up                               ; WEAK_PULL_UP_OFF                                                                                                                                                                                         ;
+-----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------------+
; Name                                                                                                                                                           ; Location                    ; Fan-Out ; Usage                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------------+
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset|user_reset|conf_reset                                                                                 ; SDMGPIOOUT_X3_Y2_N135       ; 39      ; Async. clear               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|avmm_rst_sync_inst|dreg[1]                                                                                     ; Unassigned                  ; 3       ; Async. clear               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|hip_reconfig_rst_sync_inst|dreg[1]                                                                             ; Unassigned                  ; 3       ; Async. clear               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|p0_debounce_logic_inst|i13                                                                                     ; Unassigned                  ; 8       ; Sync. clear                ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|p0_debounce_logic_inst|i30~0                                                                                   ; Unassigned                  ; 7       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_inst|i162~0                                                   ; Unassigned                  ; 6       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|csb_mstr_inst|i156~1                                                        ; Unassigned                  ; 3       ; Sync. clear                ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|csb_mstr_inst|i156~2                                                        ; Unassigned                  ; 6       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|custcpl_trgt_inst|i446~0                                                    ; Unassigned                  ; 16      ; Sync. clear                ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|custcpl_trgt_inst|i632~0                                                    ; Unassigned                  ; 12      ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|i1005~0                                                                     ; Unassigned                  ; 2       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|i1391~1                                                                     ; Unassigned                  ; 3       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|i2139~0                                                                     ; Unassigned                  ; 2       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst|i156~0                                                      ; Unassigned                  ; 3       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciireq_trgt_inst|i690~14                                                     ; Unassigned                  ; 11      ; Sync. clear                ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciireq_trgt_inst|i690~2                                                      ; Unassigned                  ; 11      ; Sync. clear                ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciireq_trgt_inst|i690~3                                                      ; Unassigned                  ; 22      ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|i185~0                                                                       ; Unassigned                  ; 13      ; Sync. clear                ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|i185~1                                                                       ; Unassigned                  ; 13      ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|i1132~0                                                                   ; Unassigned                  ; 8       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|i1140~0                                                                   ; Unassigned                  ; 8       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|i1148~0                                                                   ; Unassigned                  ; 8       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|i1156~1                                                                   ; Unassigned                  ; 6       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|i691~4                                                                    ; Unassigned                  ; 12      ; Sync. clear                ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|i750~0                                                                    ; Unassigned                  ; 12      ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|i764~0                                                                    ; Unassigned                  ; 12      ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scanpcsel[1]~0                                                            ; Unassigned                  ; 12      ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|fifo_state|rtl~16        ; Unassigned                  ; 5       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|rtl~1                    ; Unassigned                  ; 46      ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|rtl~9                           ; Unassigned                  ; 10      ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_mstr_inst|i150~1                                                 ; Unassigned                  ; 8       ; Sync. clear                ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_mstr_inst|i150~2                                                 ; Unassigned                  ; 9       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|i129~1                                                                   ; Unassigned                  ; 3       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|i137~0                                                                   ; Unassigned                  ; 13      ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|i305~0                                                                   ; Unassigned                  ; 8       ; Sync. clear                ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|i305~1                                                                   ; Unassigned                  ; 8       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_mstr_inst|i144~1                                                ; Unassigned                  ; 4       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|i247~0                                                                 ; Unassigned                  ; 2       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|msipend_mstr_inst|i156~0                                               ; Unassigned                  ; 4       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|i196~2                                                                        ; Unassigned                  ; 3       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|i204~2                                                                        ; Unassigned                  ; 1       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_mstr_inst|i150~1                                                           ; Unassigned                  ; 9       ; Sync. clear                ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_mstr_inst|i150~2                                                           ; Unassigned                  ; 9       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|prs_inst|prs_mstr_inst|i150~0                                                         ; Unassigned                  ; 1       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst|rstevt_mstr_inst|i144~1                                               ; Unassigned                  ; 4       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|Select_15~2                                                ; Unassigned                  ; 12      ; Sync. clear                ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|a_value~0                                                  ; Unassigned                  ; 31      ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|i220~1                                                     ; Unassigned                  ; 2       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|i111~0                                        ; Unassigned                  ; 12      ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|i127~0                                        ; Unassigned                  ; 16      ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|i83~0                                         ; Unassigned                  ; 28      ; Sync. clear                ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|i83~1                                         ; Unassigned                  ; 12      ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|i99~0                                         ; Unassigned                  ; 16      ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|i111~0                                         ; Unassigned                  ; 12      ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|i127~0                                         ; Unassigned                  ; 16      ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|i83~0                                          ; Unassigned                  ; 28      ; Sync. clear                ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|i83~1                                          ; Unassigned                  ; 12      ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|i99~0                                          ; Unassigned                  ; 16      ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|i111~0                                          ; Unassigned                  ; 12      ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|i127~0                                          ; Unassigned                  ; 16      ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|i83~0                                           ; Unassigned                  ; 28      ; Sync. clear                ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|i83~1                                           ; Unassigned                  ; 12      ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|i99~0                                           ; Unassigned                  ; 16      ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|state_machine_out_r1[2]~_wirecell                          ; Unassigned                  ; 1       ; Sync. clear                ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|txcredit_trgt_inst|i377~0                                  ; Unassigned                  ; 30      ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vferror_inst|i364~0                                                                   ; Unassigned                  ; 14      ; Sync. clear                ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vferror_inst|i364~1                                                                   ; Unassigned                  ; 14      ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vferror_inst|vferr_tx_mstr_inst|i150~1                                                ; Unassigned                  ; 15      ; Sync. clear                ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vferror_inst|vferr_tx_mstr_inst|i150~2                                                ; Unassigned                  ; 16      ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vw_inst|vwmstr_mstr_inst|i150~0                                                       ; Unassigned                  ; 3       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[0].rx_pld_deskew_datapipe|i1007~3        ; Unassigned                  ; 3       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[0].rx_pld_deskew_datapipe|i1062          ; Unassigned                  ; 76      ; Sync. clear                ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|i1007~3        ; Unassigned                  ; 3       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|i1062          ; Unassigned                  ; 68      ; Sync. clear                ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe|i1007~3        ; Unassigned                  ; 3       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe|i1062          ; Unassigned                  ; 64      ; Sync. clear                ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe|i1007~3        ; Unassigned                  ; 3       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe|i1062          ; Unassigned                  ; 64      ; Sync. clear                ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[4].rx_pld_deskew_datapipe|i1007~3        ; Unassigned                  ; 3       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[4].rx_pld_deskew_datapipe|rst~0_wirecell ; Unassigned                  ; 11      ; Sync. clear                ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|avmm_src_alive_r                                                                              ; Unassigned                  ; 20      ; Async. clear               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|i101~2                                                                                        ; Unassigned                  ; 5       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_rst_tree|reset_status_tree[0]                                                              ; Unassigned                  ; 9       ; Async. clear               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_rst_tree|reset_status_tree[1]                                                              ; Unassigned                  ; 562     ; Async. clear               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_user_reset_n_d                                                                             ; Unassigned                  ; 224     ; Async. clear, Clock enable ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_user_reset_n_d~_wirecell                                                                   ; Unassigned                  ; 422     ; Sync. clear                ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pld_clk_ninit_done_sync_inst|dreg[1]                                                          ; Unassigned                  ; 50      ; Async. clear               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pld_clk_ninit_done_sync_inst|dreg[1]~_wirecell                                                ; Unassigned                  ; 4       ; Sync. clear                ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|src_alive_r~_wirecell                                                                         ; Unassigned                  ; 16      ; Sync. clear                ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|in_ready                                                         ; Unassigned                  ; 291     ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst1a|in_ready                                                        ; Unassigned                  ; 260     ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst1b|in_ready                                                        ; Unassigned                  ; 6       ; Clock enable               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~O_HIO_USER_RX_CLK1_CLK                               ; SMHSSIPLDCHNLDP_X0_Y8_N1780 ; 17417   ; Clock                      ;
; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|i10                                                                                                ; Unassigned                  ; 19      ; Clock enable               ;
; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|i67                                                                                                ; Unassigned                  ; 20      ; Clock enable               ;
; dut|dut|u_pciess_p0|SM_TXCRDT.u_warm_rst_coreclk_n_sync|dreg[1]                                                                                                ; Unassigned                  ; 24      ; Async. clear               ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|rtl~22                                                 ; Unassigned                  ; 2       ; Clock enable               ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|rtl~34                                                 ; Unassigned                  ; 8       ; Clock enable               ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|rtl~36                                                 ; Unassigned                  ; 7       ; Clock enable               ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|reduce_nor_21                                                                                 ; Unassigned                  ; 11      ; Clock enable               ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|u_coreclkout_hip_reset_sync|dreg[1]                                                           ; Unassigned                  ; 39      ; Async. clear               ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|error_gen_arbiter_check~0                                                                                  ; Unassigned                  ; 7       ; Clock enable               ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_warm_rst_coreclk_n_sync|dreg[1]                                                                          ; Unassigned                  ; 102     ; Async. clear               ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_clock_divider|clock_div2x                                                                                         ; CLKDIVBLOCK_X0_Y98_N106     ; 36      ; Clock                      ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|rx_fifo_rdreq~0                                                                            ; Unassigned                  ; 275     ; Clock enable               ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rtl~20                                                  ; Unassigned                  ; 276     ; Clock enable, Write enable ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wraclr|dffe4a[0]                                        ; Unassigned                  ; 47      ; Async. clear               ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_clk_warm_rst_n|dreg[1]                                                 ; Unassigned                  ; 58      ; Async. clear               ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdaclr|dffe4a[0]                              ; Unassigned                  ; 325     ; Async. clear               ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rtl~5                                         ; Unassigned                  ; 310     ; Clock enable               ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|dc_fifo_wrreq~0                                                               ; Unassigned                  ; 310     ; Clock enable, Write enable ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|rdempty_eq_comp|rtl~13                                              ; Unassigned                  ; 34      ; Clock enable               ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_warm_rst_coreclk_n_sync|dreg[1]                                                                       ; Unassigned                  ; 61      ; Async. clear               ;
; dut|dut|u_pciess_p0|u_axi_st_areset_n_axi_st_clk_sync|dreg[1]                                                                                                  ; Unassigned                  ; 315     ; Async. clear               ;
; dut|dut|u_pciess_p0|u_ninit_done_n_sync|dreg[1]                                                                                                                ; Unassigned                  ; 21      ; Async. clear               ;
; dut|dut|u_pciess_p0|u_ss_rst_seq|init_reset_n[0]                                                                                                               ; Unassigned                  ; 21      ; Async. clear               ;
; iopll0|iopll0|tennm_ph2_iopll~O_OUT_CLK0                                                                                                                       ; IOPLL_X127_Y147_N0          ; 17      ; Clock                      ;
; iopll0|iopll0|tennm_ph2_iopll~O_OUT_CLK1                                                                                                                       ; IOPLL_X127_Y147_N0          ; 3990    ; Clock                      ;
; mm_interconnect_0|mem0_s1_agent_rsp_fifo|i1430~0                                                                                                               ; Unassigned                  ; 5       ; Clock enable               ;
; mm_interconnect_0|mem0_s1_agent_rsp_fifo|i3555                                                                                                                 ; Unassigned                  ; 5       ; Clock enable               ;
; mm_interconnect_0|mem0_s1_agent_rsp_fifo|mem_used[0]~2                                                                                                         ; Unassigned                  ; 2       ; Clock enable               ;
; mm_interconnect_0|mem0_s1_agent|i2924                                                                                                                          ; Unassigned                  ; 512     ; Write enable               ;
; mm_interconnect_0|mem0_s1_agent|i5004~0                                                                                                                        ; Unassigned                  ; 8       ; Clock enable               ;
; mm_interconnect_0|mem0_s1_agent|m0_read~0                                                                                                                      ; Unassigned                  ; 513     ; Read enable                ;
; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                      ; Unassigned                  ; 583     ; Clock enable               ;
; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|disable_wrap_dist_calc~0                                                ; Unassigned                  ; 10      ; Sync. clear                ;
; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                       ; Unassigned                  ; 41      ; Clock enable               ;
; mm_interconnect_0|pio0_pio_master_translator|i1430~5                                                                                                           ; Unassigned                  ; 8       ; Clock enable               ;
; mm_interconnect_0|pio0_pio_master_translator|i1566                                                                                                             ; Unassigned                  ; 6       ; Clock enable               ;
; mm_interconnect_0|pio0_pio_master_translator|waitreq_eq0.burst_stalled~1                                                                                       ; Unassigned                  ; 1       ; Clock enable               ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rtl~4                                                                        ; Unassigned                  ; 277     ; Clock enable, Write enable ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wraclr|dffe4a[0]                                                             ; Unassigned                  ; 62      ; Async. clear               ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rtl~5                                                                        ; Unassigned                  ; 364     ; Clock enable, Write enable ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wraclr|dffe4a[0]                                                             ; Unassigned                  ; 62      ; Async. clear               ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_rdreq                                                                                          ; Unassigned                  ; 647     ; Clock enable               ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_rdreq_q~_wirecell                                                                              ; Unassigned                  ; 593     ; Sync. clear                ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|sync_comb_rst_pldclk                                                                                   ; Unassigned                  ; 36      ; Async. clear, Sync. clear  ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|dout[2]~ERTM                                                                            ; Unassigned                  ; 3       ; Sync. clear                ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|i14~0                                                                                       ; Unassigned                  ; 10      ; Clock enable               ;
; pio0|pio0|altpcied_rx_adaptor_inst|avst_rx_fifo_wrreq~0                                                                                                        ; Unassigned                  ; 395     ; Write enable               ;
; pio0|pio0|altpcied_rx_adaptor_inst|i61663                                                                                                                      ; Unassigned                  ; 6       ; Clock enable               ;
; pio0|pio0|altpcied_rx_adaptor_inst|ss_app_st_rx_fifo_rdreq~2                                                                                                   ; Unassigned                  ; 1172    ; Clock enable               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|fifo_state|count_usedw|rtl~0                                                           ; Unassigned                  ; 6       ; Clock enable               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|rtl~7                                                                                  ; Unassigned                  ; 397     ; Clock enable               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|wr_ptr|i16~1                                                                           ; Unassigned                  ; 6       ; Clock enable               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_1a|full0~_wirecell                                                                                       ; Unassigned                  ; 4       ; Clock enable               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_1a|i16                                                                                                   ; Unassigned                  ; 3       ; Clock enable               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_1b|full0~_wirecell                                                                                       ; Unassigned                  ; 416     ; Clock enable               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_1b|full1~_wirecell                                                                                       ; Unassigned                  ; 126     ; Sync. clear                ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_1b|i1120                                                                                                 ; Unassigned                  ; 416     ; Clock enable               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_2a|in_ready~0                                                                                            ; Unassigned                  ; 10      ; Clock enable               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_2b|in_ready~0                                                                                            ; Unassigned                  ; 419     ; Clock enable               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3a|full0~_wirecell                                                                                       ; Unassigned                  ; 18      ; Clock enable               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3a|i164                                                                                                  ; Unassigned                  ; 19      ; Clock enable               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|full0~_wirecell                                                                                       ; Unassigned                  ; 417     ; Clock enable               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|i1778                                                                                                 ; Unassigned                  ; 416     ; Clock enable               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|in_ready                                                                                               ; Unassigned                  ; 1163    ; Clock enable               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|in_ready                                                                                                ; Unassigned                  ; 1158    ; Clock enable               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_1|full0~_wirecell                                                                                         ; Unassigned                  ; 289     ; Clock enable               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_1|i668                                                                                                    ; Unassigned                  ; 290     ; Clock enable               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rtl~4                                                                                    ; Unassigned                  ; 1171    ; Clock enable, Write enable ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wraclr|dffe4a[0]                                                                         ; Unassigned                  ; 34      ; Async. clear               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk2_n_sync|dreg[1]                                                                                          ; Unassigned                  ; 13      ; Async. clear               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk2_n_sync|dreg[1]~_wirecell                                                                                ; Unassigned                  ; 18      ; Sync. clear                ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk3_n_sync|dreg[1]                                                                                          ; Unassigned                  ; 429     ; Async. clear               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk4_n_sync|dreg[1]                                                                                          ; Unassigned                  ; 1166    ; Async. clear               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk_n_sync|dreg[1]                                                                                           ; Unassigned                  ; 388     ; Async. clear               ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|Mux_1574~1                                                                                          ; Unassigned                  ; 6       ; Clock enable               ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|i10752~0                                                                                            ; Unassigned                  ; 257     ; Clock enable               ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|i11008~0                                                                                            ; Unassigned                  ; 258     ; Clock enable               ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|i11264~0                                                                                            ; Unassigned                  ; 257     ; Clock enable               ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|i11520~0                                                                                            ; Unassigned                  ; 257     ; Clock enable               ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|i1582~0                                                                                             ; Unassigned                  ; 258     ; Sync. clear                ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|i1838~0                                                                                             ; Unassigned                  ; 257     ; Sync. clear                ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|i2094~0                                                                                             ; Unassigned                  ; 257     ; Sync. clear                ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|i9702~0                                                                                             ; Unassigned                  ; 5       ; Clock enable               ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|data0[328]~ERTM0                                                               ; Unassigned                  ; 85      ; Clock enable               ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|data0[66]~ERTM0                                                                ; Unassigned                  ; 256     ; Clock enable               ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|data1[25]~ERTM                                                                 ; Unassigned                  ; 85      ; Clock enable               ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|data1[25]~ERTM0                                                                ; Unassigned                  ; 256     ; Clock enable               ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|full0~_wirecell                                                                ; Unassigned                  ; 4       ; Clock enable               ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|i1044                                                                          ; Unassigned                  ; 3       ; Clock enable               ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|sc_fifo_rdreq                                                                                       ; Unassigned                  ; 1037    ; Clock enable               ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|sc_fifo_wrreq                                                                                       ; Unassigned                  ; 1038    ; Write enable               ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|rtl~28                                                    ; Unassigned                  ; 3       ; Clock enable               ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_xfer_hdr_or~_wirecell                                                                            ; Unassigned                  ; 84      ; Sync. clear                ;
; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_clk_warm_rst_n|dreg[1]                                                                                               ; Unassigned                  ; 42      ; Async. clear               ;
; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rdaclr|dffe4a[0]                                                                            ; Unassigned                  ; 284     ; Async. clear               ;
; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rtl~3                                                                                       ; Unassigned                  ; 273     ; Clock enable               ;
; pio0|pio0|altpcied_tx_adaptor_inst|coreclk_warm_rst_n3|dreg[1]                                                                                                 ; Unassigned                  ; 1066    ; Async. clear               ;
; pio0|pio0|altpcied_tx_adaptor_inst|coreclk_warm_rst_n|dreg[1]                                                                                                  ; Unassigned                  ; 6       ; Async. clear               ;
; pio0|pio0|altpcied_tx_adaptor_inst|dc_fifo_wrreq~0                                                                                                             ; Unassigned                  ; 273     ; Clock enable, Write enable ;
; pio0|pio0|altpcied_tx_adaptor_inst|ready_pipeline_inst0|data0[282]~ERTM0                                                                                       ; Unassigned                  ; 256     ; Sync. clear                ;
; pio0|pio0|altpcied_tx_adaptor_inst|ready_pipeline_inst0|data0[282]~ERTM1                                                                                       ; Unassigned                  ; 85      ; Clock enable               ;
; pio0|pio0|altpcied_tx_adaptor_inst|ready_pipeline_inst0|data0[282]~ERTM2                                                                                       ; Unassigned                  ; 256     ; Clock enable               ;
; pio0|pio0|altpcied_tx_adaptor_inst|ready_pipeline_inst0|data1[305]~ERTM                                                                                        ; Unassigned                  ; 88      ; Clock enable               ;
; pio0|pio0|altpcied_tx_adaptor_inst|ready_pipeline_inst0|data1[305]~ERTM0                                                                                       ; Unassigned                  ; 256     ; Clock enable               ;
; pio0|pio0|altpcied_tx_adaptor_inst|ready_pipeline_inst0|full0~_wirecell                                                                                        ; Unassigned                  ; 4       ; Clock enable               ;
; pio0|pio0|altpcied_tx_adaptor_inst|ready_pipeline_inst0|i1507~7_ERTM0                                                                                          ; Unassigned                  ; 168     ; Sync. clear                ;
; pio0|pio0|altpcied_tx_adaptor_inst|ss_rst_req_sync|dreg[1]                                                                                                     ; Unassigned                  ; 1       ; Clock enable               ;
; pio0|pio0|crdt_intf|bam_tx_signal_ready_o~ERTM                                                                                                                 ; Unassigned                  ; 1       ; Clock enable               ;
; pio0|pio0|crdt_intf|i1383~0                                                                                                                                    ; Unassigned                  ; 16      ; Clock enable               ;
; pio0|pio0|crdt_intf|i1399~0                                                                                                                                    ; Unassigned                  ; 16      ; Clock enable               ;
; pio0|pio0|crdt_intf|i1415~0                                                                                                                                    ; Unassigned                  ; 16      ; Clock enable               ;
; pio0|pio0|crdt_intf|i1428~0                                                                                                                                    ; Unassigned                  ; 13      ; Clock enable               ;
; pio0|pio0|crdt_intf|i1441~0                                                                                                                                    ; Unassigned                  ; 13      ; Clock enable               ;
; pio0|pio0|crdt_intf|i1454~0                                                                                                                                    ; Unassigned                  ; 13      ; Clock enable               ;
; pio0|pio0|crdt_intf|srst_reg                                                                                                                                   ; Unassigned                  ; 101     ; Sync. clear                ;
; pio0|pio0|crdt_intf|srst_reg~_wirecell                                                                                                                         ; Unassigned                  ; 9       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|i4839~0                                                                                                              ; Unassigned                  ; 9       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|i48~2                                                                                                                ; Unassigned                  ; 3       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|i4901~0                                                                                                              ; Unassigned                  ; 10      ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|rd_data_valid_reg                                                                                                    ; Unassigned                  ; 514     ; Write enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|rxm_state.RXM_POP_CMD                                                                                                ; Unassigned                  ; 101     ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|srst_reg                                                                                                             ; Unassigned                  ; 41      ; Sync. clear                ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|i105~0                                                                                                                     ; Unassigned                  ; 9       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|i69~2                                                                                                                      ; Unassigned                  ; 3       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|pop_cmd_fifo~0                                                                                                             ; Unassigned                  ; 63      ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|srst_reg                                                                                                                   ; Unassigned                  ; 56      ; Sync. clear                ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|rd_ptr_msb|i14~0                                                                     ; Unassigned                  ; 5       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|rtl~105                                                                              ; Unassigned                  ; 62      ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|rtl~35                                                                               ; Unassigned                  ; 1       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|rtl~91                                                                               ; Unassigned                  ; 68      ; Write enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|usedw_counter|i22~0                                                                  ; Unassigned                  ; 6       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|wr_ptr|i16~0                                                                         ; Unassigned                  ; 6       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buff_wr_reg6                                                                                                       ; Unassigned                  ; 515     ; Write enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_burst_counter[3]~ERTM                                                                                                  ; Unassigned                  ; 3       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|rd_ptr_msb|i12~0                                                                        ; Unassigned                  ; 3       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|rtl~31                                                                                  ; Unassigned                  ; 1       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|rtl~95                                                                                  ; Unassigned                  ; 77      ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|usedw_counter|i19~0                                                                     ; Unassigned                  ; 5       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rd_ptr_msb|i18~0                                                                       ; Unassigned                  ; 7       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~102                                                                                ; Unassigned                  ; 585     ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~41                                                                                 ; Unassigned                  ; 1       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|usedw_counter|i28~0                                                                    ; Unassigned                  ; 8       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_wren_reg4                                                                                                              ; Unassigned                  ; 589     ; Write enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|cmd_wrreq_reg                                                                                                               ; Unassigned                  ; 96      ; Write enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|rd_ptr_msb|i12~0                                                                         ; Unassigned                  ; 3       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|rtl~31                                                                                   ; Unassigned                  ; 1       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|rtl~98                                                                                   ; Unassigned                  ; 63      ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|usedw_counter|i19~1                                                                      ; Unassigned                  ; 5       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|flush_be_reg3                                                                                                               ; Unassigned                  ; 12      ; Sync. clear                ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|i45~0                                                                                                                       ; Unassigned                  ; 8       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|i6307~1                                                                                                                     ; Unassigned                  ; 5       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|i6307~1_ERTM                                                                                                                ; Unassigned                  ; 6       ; Sync. clear                ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|i6351~0                                                                                                                     ; Unassigned                  ; 5       ; Sync. clear                ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|i7489~1                                                                                                                     ; Unassigned                  ; 7       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|i7636~1                                                                                                                     ; Unassigned                  ; 2       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|i7636~4                                                                                                                     ; Unassigned                  ; 10      ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|i950~2                                                                                                                      ; Unassigned                  ; 3       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|rd_cmd_valid_reg5                                                                                                           ; Unassigned                  ; 82      ; Write enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|rd_pop_cmd_reg2~_wirecell                                                                                                   ; Unassigned                  ; 1       ; Sync. clear                ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|rd_pop_cmd~0                                                                                                                ; Unassigned                  ; 218     ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|srst_reg                                                                                                                    ; Unassigned                  ; 123     ; Sync. clear                ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|type_2_1_state_reg1                                                                                                         ; Unassigned                  ; 9       ; Sync. clear                ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|wr_pop_cmd~0_wirecell                                                                                                       ; Unassigned                  ; 145     ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|Mux_91~1                                                                                                  ; Unassigned                  ; 16      ; Sync. clear                ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|avmm_fbe_reg2[25]~ERTM                                                                                    ; Unassigned                  ; 25      ; Sync. clear                ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|avmm_fbe_reg2[25]~ERTM0                                                                                   ; Unassigned                  ; 8       ; Sync. clear                ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|avmm_lbe_reg3[37]~ERTM                                                                                    ; Unassigned                  ; 16      ; Sync. clear                ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_cmd_fifo_wrreq                                                                                    ; Unassigned                  ; 234     ; Write enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[238]                                  ; Unassigned                  ; 65      ; Sync. clear                ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|rd_ptr_msb|i12~0                                                       ; Unassigned                  ; 3       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|rtl~31                                                                 ; Unassigned                  ; 1       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|rtl~90                                                                 ; Unassigned                  ; 224     ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|usedw_counter|i19~0                                                    ; Unassigned                  ; 5       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|wr_ptr|i14~1                                                           ; Unassigned                  ; 5       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|srst_reg                                                                                                  ; Unassigned                  ; 29      ; Sync. clear                ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|i12                                                                                                                   ; Unassigned                  ; 82      ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|pop_hdr_fifo~0                                                                                                        ; Unassigned                  ; 67      ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|rx_data_fifo_wrreq~1                                                                                                  ; Unassigned                  ; 521     ; Write enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|srst_reg                                                                                                              ; Unassigned                  ; 53      ; Sync. clear                ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rd_ptr_msb|i18~0                                                                 ; Unassigned                  ; 7       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~102                                                                          ; Unassigned                  ; 512     ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~41                                                                           ; Unassigned                  ; 1       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|usedw_counter|i28~0                                                              ; Unassigned                  ; 8       ; Clock enable               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|i20~0                                                                     ; Unassigned                  ; 8       ; Clock enable               ;
; pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clock_div1x                                                                                                            ; CLKDIVBLOCK_X0_Y51_N106     ; 1       ; Clock                      ;
; pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clock_div2x                                                                                                            ; CLKDIVBLOCK_X0_Y51_N106     ; 17209   ; Clock                      ;
; pio0|pio0|pio_rst_Clk_n                                                                                                                                        ; Unassigned                  ; 30      ; Async. clear               ;
; pio0|pio0|pio_rstn_d2                                                                                                                                          ; Unassigned                  ; 1396    ; Async. clear               ;
; pio0|pio0|pio_rstn_d2~_wirecell                                                                                                                                ; Unassigned                  ; 531     ; Sync. clear                ;
; pio0|pio0|rst_ctrl|i124                                                                                                                                        ; Unassigned                  ; 3       ; Async. clear               ;
; pio0|pio0|rst_ctrl|pcie_rst_n                                                                                                                                  ; Unassigned                  ; 9       ; Async. clear               ;
; pio0|pio0|rst_ctrl|rst_clk_sys_resync|resync_chains[0].synchronizer_nocut|dreg[1]                                                                              ; Unassigned                  ; 2352    ; Async. clear               ;
; pio0|pio0|rst_ctrl|rst_n~0                                                                                                                                     ; Unassigned                  ; 3       ; Async. clear               ;
; pio0|pio0|u_gen_txcrdt_tdata_sync|i8                                                                                                                           ; Unassigned                  ; 22      ; Clock enable               ;
; pio0|pio0|u_gen_txcrdt_tdata_sync|i86                                                                                                                          ; Unassigned                  ; 18      ; Clock enable               ;
; rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                        ; Unassigned                  ; 3       ; Async. clear               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------------+


+---------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                             ;
+-------------------------------------------------------+--------------------------+----------------------+
; Statistic                                             ; |                        ; auto_fab_0           ;
+-------------------------------------------------------+--------------------------+----------------------+
; ALMs needed [=A-B+C]                                  ; 10810.2 / 222400 ( 4 % ) ; 0.0 / 222400 ( 0 % ) ;
;     [A] ALMs used in final placement                  ; 13639.0 / 222400 ( 6 % ) ; 0.0 / 222400 ( 0 % ) ;
;     [B] Estimate of ALMs recoverable by dense packing ; 2872.0 / 222400 ( 1 % )  ; 0.0 / 222400 ( 0 % ) ;
;     [C] Estimate of ALMs unavailable                  ; 43.2 / 222400 ( < 1 % )  ; 0.0 / 222400 ( 0 % ) ;
; ALMs used for memory                                  ; 430.0                    ; 0.0                  ;
; Combinational ALUTs                                   ; 12405                    ; 0                    ;
; Dedicated Logic Registers                             ; 27478 / 889600 ( 3 % )   ; 0 / 889600 ( 0 % )   ;
; I/O Registers                                         ; 0                        ; 0                    ;
; Block Memory Bits                                     ; 1071912                  ; 0                    ;
; M20Ks                                                 ; 186 / 1611 ( 11 % )      ; 0 / 1611 ( 0 % )     ;
; DSP Blocks needed [=A-B]                              ; 0 / 846 ( 0 % )          ; 0 / 846 ( 0 % )      ;
;     [A] DSP Blocks used in final placement            ; 0 / 846 ( 0 % )          ; 0 / 846 ( 0 % )      ;
;     [B] Estimate of DSPs recoverable by dense merging ; 0 / 846 ( 0 % )          ; 0 / 846 ( 0 % )      ;
; Pins                                                  ; 41                       ; 0                    ;
; IOPLLs                                                ; 1                        ; 0                    ;
;                                                       ;                          ;                      ;
; Region Placement                                      ; -                        ; -                    ;
;                                                       ;                          ;                      ;
; Partition Ports                                       ;                          ;                      ;
;     -- Input Ports                                    ; 12                       ; 0                    ;
;     -- Output Ports                                   ; 8                        ; 1                    ;
;                                                       ;                          ;                      ;
; Connections                                           ;                          ;                      ;
;     -- Input Connections                              ; 0                        ; 39                   ;
;     -- Registered Input Connections                   ; 0                        ; 0                    ;
;     -- Output Connections                             ; 39                       ; 0                    ;
;     -- Registered Output Connections                  ; 18                       ; 0                    ;
;                                                       ;                          ;                      ;
; Internal Connections                                  ;                          ;                      ;
;     -- Total Connections                              ; 296487                   ; 39                   ;
;     -- Registered Connections                         ; 146889                   ; 0                    ;
;                                                       ;                          ;                      ;
; External Connections                                  ;                          ;                      ;
;     -- |                                              ; 0                        ; 39                   ;
;     -- auto_fab_0                                     ; 39                       ; 0                    ;
+-------------------------------------------------------+--------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Summary                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+--------------------------+
; Name                                                                                                                             ; Location                    ; Fan-Out ; Clock Region             ;
+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+--------------------------+
; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~O_HIO_USER_RX_CLK1_CLK ; SMHSSIPLDCHNLDP_X0_Y8_N1780 ; 18859   ; Sectors (0, 0) to (1, 0) ;
; pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clock_div1x                                                                              ; CLKDIVBLOCK_X0_Y51_N106     ; 1       ; Sector (0, 0)            ;
; pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clock_div2x                                                                              ; CLKDIVBLOCK_X0_Y51_N106     ; 18726   ; Sectors (0, 0) to (1, 1) ;
; iopll0|iopll0|tennm_ph2_iopll~O_OUT_CLK0                                                                                         ; IOPLL_X127_Y147_N0          ; 16      ; Sectors (0, 0) to (1, 1) ;
; iopll0|iopll0|tennm_ph2_iopll~O_OUT_CLK1                                                                                         ; IOPLL_X127_Y147_N0          ; 3996    ; Sectors (0, 0) to (0, 1) ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_clock_divider|clock_div2x                                                           ; CLKDIVBLOCK_X0_Y98_N106     ; 40      ; Sector (0, 0)            ;
+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+--------------------------+


-------------------------------
; Global Signal Visualization ;
-------------------------------
This report is unavailable in plain text report export.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Details                                                                                                                                                  ;
+---------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                                          ; Value                                                                                                                            ;
+---------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Name                                              ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~O_HIO_USER_RX_CLK1_CLK ;
;     -- SDC Name                                   ; dut|dut|coreclkout_hip_pld_clk                                                                                                   ;
;     -- Source Node                                ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0                        ;
;     -- Source Type                                ; SM_HSSI_PLD_CHNL_DP                                                                                                              ;
;     -- Source Location                            ; SMHSSIPLDCHNLDP_X0_Y8_N1780                                                                                                      ;
;     -- Fan-Out                                    ; 18859                                                                                                                            ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                        ;
;     -- Clock Region                               ; Sectors (0, 0) to (1, 0)                                                                                                         ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                   ;
;     -- Clock Region Size (in Sectors)             ; 2 x 1 (2 total)                                                                                                                  ;
;     -- Clock Region Bounding Box                  ; (0, 5) to (124, 51)                                                                                                              ;
;     -- Clock Region Constraint                    ; SX0 SY0 SX1 SY0                                                                                                                  ;
;     -- Terminating Spine Index                    ; 10                                                                                                                               ;
;     -- Path Length                                ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                     ;
;         -- Length from Clock Source to Clock Tree ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                     ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                                     ;
;                                                   ;                                                                                                                                  ;
; Name                                              ; pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clock_div1x                                                                              ;
;     -- SDC Name                                   ; pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div1                                                                   ;
;     -- Source Node                                ; pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst                                                                              ;
;     -- Source Type                                ; CLKDIVBLOCK                                                                                                                      ;
;     -- Source Location                            ; CLKDIVBLOCK_X0_Y51_N106                                                                                                          ;
;     -- Fan-Out                                    ; 1                                                                                                                                ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                        ;
;     -- Clock Region                               ; Sector (0, 0)                                                                                                                    ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                   ;
;     -- Clock Region Size (in Sectors)             ; 1 x 1 (1 total)                                                                                                                  ;
;     -- Clock Region Bounding Box                  ; (0, 5) to (60, 51)                                                                                                               ;
;     -- Clock Region Constraint                    ; SX0 SY0 SX0 SY0                                                                                                                  ;
;     -- Terminating Spine Index                    ; 5                                                                                                                                ;
;     -- Path Length                                ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                     ;
;         -- Length from Clock Source to Clock Tree ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                     ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                                     ;
;                                                   ;                                                                                                                                  ;
; Name                                              ; pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clock_div2x                                                                              ;
;     -- SDC Name                                   ; pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2                                                                   ;
;     -- Source Node                                ; pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst                                                                              ;
;     -- Source Type                                ; CLKDIVBLOCK                                                                                                                      ;
;     -- Source Location                            ; CLKDIVBLOCK_X0_Y51_N106                                                                                                          ;
;     -- Fan-Out                                    ; 18726                                                                                                                            ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                        ;
;     -- Clock Region                               ; Sectors (0, 0) to (1, 1)                                                                                                         ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                   ;
;     -- Clock Region Size (in Sectors)             ; 2 x 2 (4 total)                                                                                                                  ;
;     -- Clock Region Bounding Box                  ; (0, 5) to (124, 98)                                                                                                              ;
;     -- Clock Region Constraint                    ; SX0 SY0 SX1 SY1                                                                                                                  ;
;     -- Terminating Spine Index                    ; 14                                                                                                                               ;
;     -- Path Length                                ; 1.5 clock sector wire(s) and 1 layer jump(s)                                                                                     ;
;         -- Length from Clock Source to Clock Tree ; 1.0 clock sector wire(s) and 1 layer jump(s)                                                                                     ;
;         -- Clock Tree Length                      ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                     ;
;                                                   ;                                                                                                                                  ;
; Name                                              ; iopll0|iopll0|tennm_ph2_iopll~O_OUT_CLK0                                                                                         ;
;     -- SDC Name                                   ; iopll0|iopll0_outclk0                                                                                                            ;
;     -- Source Node                                ; iopll0|iopll0|tennm_ph2_iopll                                                                                                    ;
;     -- Source Type                                ; IOPLL                                                                                                                            ;
;     -- Source Location                            ; IOPLL_X127_Y147_N0                                                                                                               ;
;     -- Fan-Out                                    ; 16                                                                                                                               ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                        ;
;     -- Clock Region                               ; Sectors (0, 0) to (1, 1)                                                                                                         ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                   ;
;     -- Clock Region Size (in Sectors)             ; 2 x 2 (4 total)                                                                                                                  ;
;     -- Clock Region Bounding Box                  ; (0, 5) to (124, 98)                                                                                                              ;
;     -- Clock Region Constraint                    ; SX0 SY0 SX1 SY1                                                                                                                  ;
;     -- Terminating Spine Index                    ; 24                                                                                                                               ;
;     -- Path Length                                ; 5.5 clock sector wire(s) and 0 layer jump(s)                                                                                     ;
;         -- Length from Clock Source to Clock Tree ; 5.0 clock sector wire(s) and 0 layer jump(s)*                                                                                    ;
;         -- Clock Tree Length                      ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                     ;
;                                                   ;                                                                                                                                  ;
; Name                                              ; iopll0|iopll0|tennm_ph2_iopll~O_OUT_CLK1                                                                                         ;
;     -- SDC Name                                   ; iopll0|iopll0_outclk1                                                                                                            ;
;     -- Source Node                                ; iopll0|iopll0|tennm_ph2_iopll                                                                                                    ;
;     -- Source Type                                ; IOPLL                                                                                                                            ;
;     -- Source Location                            ; IOPLL_X127_Y147_N0                                                                                                               ;
;     -- Fan-Out                                    ; 3996                                                                                                                             ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                        ;
;     -- Clock Region                               ; Sectors (0, 0) to (0, 1)                                                                                                         ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                   ;
;     -- Clock Region Size (in Sectors)             ; 1 x 2 (2 total)                                                                                                                  ;
;     -- Clock Region Bounding Box                  ; (0, 5) to (60, 98)                                                                                                               ;
;     -- Clock Region Constraint                    ; SX0 SY0 SX0 SY1                                                                                                                  ;
;     -- Terminating Spine Index                    ; 27                                                                                                                               ;
;     -- Path Length                                ; 3.5 clock sector wire(s) and 0 layer jump(s)                                                                                     ;
;         -- Length from Clock Source to Clock Tree ; 3.0 clock sector wire(s) and 0 layer jump(s)*                                                                                    ;
;         -- Clock Tree Length                      ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                     ;
;                                                   ;                                                                                                                                  ;
; Name                                              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_clock_divider|clock_div2x                                                           ;
;     -- SDC Name                                   ; dut|dut_avmm_clock0                                                                                                              ;
;     -- Source Node                                ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_clock_divider|clkdiv_inst                                                           ;
;     -- Source Type                                ; CLKDIVBLOCK                                                                                                                      ;
;     -- Source Location                            ; CLKDIVBLOCK_X0_Y98_N106                                                                                                          ;
;     -- Fan-Out                                    ; 40                                                                                                                               ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                        ;
;     -- Clock Region                               ; Sector (0, 0)                                                                                                                    ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                   ;
;     -- Clock Region Size (in Sectors)             ; 1 x 1 (1 total)                                                                                                                  ;
;     -- Clock Region Bounding Box                  ; (0, 5) to (60, 51)                                                                                                               ;
;     -- Clock Region Constraint                    ; SX0 SY0 SX0 SY0                                                                                                                  ;
;     -- Terminating Spine Index                    ; 8                                                                                                                                ;
;     -- Path Length                                ; 1.5 clock sector wire(s) and 1 layer jump(s)                                                                                     ;
;         -- Length from Clock Source to Clock Tree ; 1.5 clock sector wire(s) and 1 layer jump(s)                                                                                     ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                                     ;
+---------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+
To visualize how these signals are routed, use the Chip Planner task "Report Clock Details".
To manually specify the size and placement of these signals, use the Assignment Editor to make Clock Region assignments.
* A long insertion path may limit performance on high-speed signals. Consider revising the clock pin location or use Clock Region and/or Logic Lock Region assignments to constrain the placement of the fanout closer to the source.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Duplication Summary                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------+--------------------+--------------------+---------------+----------------------+---------------------------+
; Node Name                                                                                                            ; Candidate Reason   ; Duplication Status ; Total fan-out ; Number of Duplicates ; Average Duplicate fan-out ;
+----------------------------------------------------------------------------------------------------------------------+--------------------+--------------------+---------------+----------------------+---------------------------+
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[0]                                     ; Auto: High Fan-out ; Accepted           ; 1158          ; 4                    ; 289.50                    ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[1]                                     ; Auto: High Fan-out ; Accepted           ; 1158          ; 4                    ; 289.50                    ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[2]                                     ; Auto: High Fan-out ; Accepted           ; 1158          ; 4                    ; 289.50                    ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p|q[1]                                 ; Auto: High Fan-out ; Accepted           ; 1157          ; 4                    ; 289.25                    ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p|q[2]                                 ; Auto: High Fan-out ; Accepted           ; 1157          ; 4                    ; 289.25                    ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|wr_ptr|count[0] ; Auto: High Fan-out ; Accepted           ; 1032          ; 4                    ; 258.00                    ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|wr_ptr|count[1] ; Auto: High Fan-out ; Accepted           ; 1031          ; 4                    ; 257.75                    ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|wr_ptr|count[2] ; Auto: High Fan-out ; Accepted           ; 1030          ; 4                    ; 257.50                    ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_address_reg2[5]                                                              ; Auto: High Fan-out ; Accepted           ; 1088          ; 4                    ; 272.00                    ;
+----------------------------------------------------------------------------------------------------------------------+--------------------+--------------------+---------------+----------------------+---------------------------+
Disclaimer: Duplicate registers created may later be merged for timing optimization in the final design


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------+---------+------------------+
; Name                                                                                                                      ; Fan-Out ; Physical Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------+---------+------------------+
; ~GND                                                                                                                      ; 32028   ; 586              ;
; pio0|pio0|rst_ctrl|rst_clk_sys_resync|resync_chains[0].synchronizer_nocut|dreg[1]                                         ; 2358    ; 117              ;
; pio0|pio0|altpcied_rx_adaptor_inst|ss_app_st_rx_fifo_rdreq~2                                                              ; 2334    ; 65               ;
; pio0|pio0|pio_rstn_d2                                                                                                     ; 1397    ; 83               ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_rdreq                                                     ; 1245    ; 42               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rtl~4                                               ; 1180    ; 35               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk4_n_sync|dreg[1]                                                     ; 1166    ; 89               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|in_ready                                                          ; 1163    ; 89               ;
; pio0|pio0|altpcied_rx_adaptor_inst|i48467                                                                                 ; 1159    ; 1159             ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|in_ready                                                           ; 1158    ; 83               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p|q[0]~xsyn                                 ; 1156    ; 29               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rtl~1                                               ; 1156    ; 29               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rtl~0                                               ; 1156    ; 29               ;
; pio0|pio0|altpcied_tx_adaptor_inst|coreclk_warm_rst_n3|dreg[1]                                                            ; 1075    ; 68               ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|sc_fifo_rdreq                                                  ; 1040    ; 37               ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|sc_fifo_wrreq                                                  ; 1039    ; 36               ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|rtl~42               ; 1030    ; 26               ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|rtl~41               ; 1030    ; 26               ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|rtl~40               ; 1030    ; 26               ;
; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[6]            ; 1025    ; 33               ;
; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[7]            ; 1025    ; 33               ;
; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[8]            ; 1025    ; 33               ;
; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[9]            ; 1025    ; 33               ;
; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[10]           ; 1025    ; 33               ;
; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[11]           ; 1025    ; 33               ;
; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[12]           ; 1025    ; 33               ;
; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[13]           ; 1025    ; 33               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|Mux_31~196_ERTM3                                                                       ; 816     ; 816              ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_address_reg2[4]                                                                   ; 608     ; 608              ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_rdreq_q~xsyn                                              ; 593     ; 41               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_wren_reg4                                                                         ; 589     ; 25               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~102                                           ; 586     ; 25               ;
; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd ; 583     ; 30               ;
; pio0|pio0|altpcied_rx_adaptor_inst|ss_app_st_rx_rd_valid[3]                                                               ; 578     ; 578              ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[0]                                   ; 577     ; 16               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[1]                                   ; 577     ; 16               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[2]                                   ; 577     ; 16               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[3]                                   ; 577     ; 16               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[4]                                   ; 577     ; 16               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[5]                                   ; 577     ; 16               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[6]                                   ; 577     ; 16               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[7]                                   ; 577     ; 16               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~110                                           ; 577     ; 15               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~109                                           ; 577     ; 15               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~108                                           ; 577     ; 15               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~107                                           ; 577     ; 15               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~106                                           ; 577     ; 15               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~105                                           ; 577     ; 15               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~104                                           ; 577     ; 15               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~103                                           ; 577     ; 15               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_rst_tree|reset_status_tree[1]                         ; 562     ; 34               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|cpl_addr_reg5[3]                                                                      ; 545     ; 545              ;
; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rtl~3                                                  ; 531     ; 19               ;
; pio0|pio0|pio_rstn_d2~xsyn                                                                                                ; 530     ; 19               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|rx_data_fifo_wrreq~1                                                             ; 521     ; 19               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buff_wr_reg6                                                                  ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[0]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[1]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[2]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[3]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[4]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[5]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[6]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[7]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[8]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[0]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[1]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[2]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[3]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[4]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[5]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[6]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[7]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[8]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|rd_data_valid_reg                                                               ; 514     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|cpl_addr_reg5[2]                                                                      ; 513     ; 513              ;
; mm_interconnect_0|mem0_s1_agent|m0_read~0                                                                                 ; 513     ; 17               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~102                                     ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_wraddr_cntr[0]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_wraddr_cntr[1]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_wraddr_cntr[2]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_wraddr_cntr[3]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_wraddr_cntr[4]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_wraddr_cntr[5]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_wraddr_cntr[6]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_wraddr_cntr[7]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_wraddr_cntr[8]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[0]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[1]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[2]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[3]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[4]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[5]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[6]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[7]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[8]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[0]                             ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[1]                             ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[2]                             ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[3]                             ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[4]                             ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[5]                             ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[6]                             ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[7]                             ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~112                                     ; 513     ; 13               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~111                                     ; 513     ; 13               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~110                                     ; 513     ; 13               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~109                                     ; 513     ; 13               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~108                                     ; 513     ; 13               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~107                                     ; 513     ; 13               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~106                                     ; 513     ; 13               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~105                                     ; 513     ; 13               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|Mux_31~196_ERTM4                                                                       ; 512     ; 512              ;
; mm_interconnect_0|mem0_s1_agent|i2924                                                                                     ; 512     ; 16               ;
+---------------------------------------------------------------------------------------------------------------------------+---------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; Name                                                                                                                                                                                 ; Type       ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M20K blocks ; MLABs ; MIF                                                                         ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Mixed Port RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTDPRAM_INSTANCE ; AUTO       ; Simple Dual Port ; Single Clock ; 32           ; 38           ; 32           ; 38           ; yes                    ; no                      ; no                     ; no                      ; 1216   ; 32                          ; 37                          ; 32                          ; 37                          ; 1184                ; 0           ; 2     ; None                                                                        ; LAB_X9_Y12_N0, LAB_X9_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                                           ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                  ; AUTO       ; Simple Dual Port ; Single Clock ; 4            ; 1            ; 4            ; 1            ; yes                    ; no                      ; no                     ; yes                     ; 4      ; 4                           ; 1                           ; 4                           ; 1                           ; 4                   ; 0           ; 1     ; None                                                                        ; LAB_X19_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care          ;                 ;                 ;          ;                        ;                                           ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                       ; M20K block ; Simple Dual Port ; Dual Clocks  ; 32           ; 289          ; 32           ; 289          ; yes                    ; no                      ; yes                    ; no                      ; 9248   ; 32                          ; 258                         ; 32                          ; 258                         ; 8256                ; 7           ; 0     ; None                                                                        ; M20K_X24_Y24_N0, M20K_X24_Y15_N0, M20K_X24_Y19_N0, M20K_X24_Y16_N0, M20K_X24_Y22_N0, M20K_X24_Y21_N0, M20K_X24_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM             ; M20K block ; Simple Dual Port ; Dual Clocks  ; 64           ; 290          ; 64           ; 290          ; yes                    ; no                      ; yes                    ; no                      ; 18560  ; 64                          ; 289                         ; 64                          ; 289                         ; 18496               ; 8           ; 0     ; None                                                                        ; M20K_X5_Y23_N0, M20K_X5_Y26_N0, M20K_X5_Y24_N0, M20K_X5_Y27_N0, M20K_X5_Y29_N0, M20K_X5_Y25_N0, M20K_X5_Y28_N0, M20K_X5_Y30_N0                                                                                                                                                                                                                                                                                                                                                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                   ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 32           ; 15           ; 32           ; 15           ; yes                    ; no                      ; yes                    ; yes                     ; 480    ; 32                          ; 15                          ; 32                          ; 15                          ; 480                 ; 1           ; 0     ; None                                                                        ; M20K_X5_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                ; AUTO       ; Simple Dual Port ; Single Clock ; 256          ; 512          ; 256          ; 512          ; yes                    ; no                      ; yes                    ; yes                     ; 131072 ; 256                         ; 512                         ; 256                         ; 512                         ; 131072              ; 16          ; 0     ; ip/pcie_ed/pcie_ed_MEM0/intel_onchip_memory_147/synth/pcie_ed_MEM0_MEM0.hex ; M20K_X56_Y30_N0, M20K_X65_Y33_N0, M20K_X56_Y31_N0, M20K_X56_Y35_N0, M20K_X56_Y28_N0, M20K_X65_Y34_N0, M20K_X56_Y33_N0, M20K_X65_Y40_N0, M20K_X56_Y34_N0, M20K_X56_Y32_N0, M20K_X65_Y45_N0, M20K_X65_Y39_N0, M20K_X65_Y32_N0, M20K_X56_Y29_N0, M20K_X65_Y38_N0, M20K_X65_Y42_N0                                                                                                                                                                                                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                            ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 64           ; 256          ; 64           ; 256          ; yes                    ; no                      ; yes                    ; yes                     ; 16384  ; 64                          ; 256                         ; 64                          ; 256                         ; 16384               ; 7           ; 0     ; None                                                                        ; M20K_X56_Y10_N0, M20K_X56_Y14_N0, M20K_X56_Y17_N0, M20K_X56_Y9_N0, M20K_X56_Y19_N0, M20K_X56_Y7_N0, M20K_X56_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                            ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 64           ; 343          ; 64           ; 343          ; yes                    ; no                      ; yes                    ; yes                     ; 21952  ; 64                          ; 343                         ; 64                          ; 343                         ; 21952               ; 9           ; 0     ; None                                                                        ; M20K_X65_Y11_N0, M20K_X65_Y12_N0, M20K_X65_Y9_N0, M20K_X65_Y8_N0, M20K_X56_Y13_N0, M20K_X65_Y10_N0, M20K_X65_Y7_N0, M20K_X65_Y17_N0, M20K_X56_Y18_N0                                                                                                                                                                                                                                                                                                                                                 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|lrm                                                                                                            ; MLAB       ; Simple Dual Port ; Dual Clocks  ; 32           ; 472          ; 32           ; 472          ; yes                    ; no                      ; no                     ; yes                     ; 15104  ; 32                          ; 387                         ; 32                          ; 387                         ; 12384               ; 0           ; 20    ; None                                                                        ; LAB_X37_Y38_N0, LAB_X31_Y38_N0, LAB_X37_Y41_N0, LAB_X39_Y39_N0, LAB_X41_Y38_N0, LAB_X39_Y37_N0, LAB_X41_Y40_N0, LAB_X39_Y43_N0, LAB_X33_Y45_N0, LAB_X31_Y47_N0, LAB_X37_Y45_N0, LAB_X31_Y41_N0, LAB_X41_Y42_N0, LAB_X39_Y44_N0, LAB_X26_Y45_N0, LAB_X28_Y46_N0, LAB_X26_Y48_N0, LAB_X26_Y47_N0, LAB_X26_Y44_N0, LAB_X28_Y43_N0                                                                                                                                                                       ; Don't care          ;                 ;                 ;          ;                        ;                                           ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|lrm                                                                                                            ; MLAB       ; Simple Dual Port ; Dual Clocks  ; 32           ; 472          ; 32           ; 472          ; yes                    ; no                      ; no                     ; yes                     ; 15104  ; 32                          ; 387                         ; 32                          ; 387                         ; 12384               ; 0           ; 20    ; None                                                                        ; LAB_X37_Y37_N0, LAB_X33_Y39_N0, LAB_X39_Y41_N0, LAB_X39_Y40_N0, LAB_X43_Y38_N0, LAB_X41_Y37_N0, LAB_X41_Y39_N0, LAB_X41_Y43_N0, LAB_X39_Y47_N0, LAB_X33_Y46_N0, LAB_X37_Y46_N0, LAB_X33_Y42_N0, LAB_X43_Y41_N0, LAB_X43_Y44_N0, LAB_X37_Y44_N0, LAB_X37_Y47_N0, LAB_X41_Y47_N0, LAB_X43_Y47_N0, LAB_X33_Y44_N0, LAB_X33_Y40_N0                                                                                                                                                                       ; Don't care          ;                 ;                 ;          ;                        ;                                           ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ; M20K block ; Simple Dual Port ; Single Clock ; 64           ; 497          ; 64           ; 497          ; yes                    ; no                      ; yes                    ; no                      ; 31808  ; 64                          ; 390                         ; 64                          ; 390                         ; 24960               ; 10          ; 0     ; None                                                                        ; M20K_X24_Y43_N0, M20K_X24_Y40_N0, M20K_X24_Y38_N0, M20K_X24_Y37_N0, M20K_X24_Y41_N0, M20K_X29_Y41_N0, M20K_X29_Y40_N0, M20K_X24_Y39_N0, M20K_X24_Y45_N0, M20K_X24_Y42_N0                                                                                                                                                                                                                                                                                                                             ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                        ; M20K block ; Simple Dual Port ; Dual Clocks  ; 16           ; 1292         ; 16           ; 1292         ; yes                    ; no                      ; yes                    ; yes                     ; 20672  ; 16                          ; 1156                        ; 16                          ; 1156                        ; 18496               ; 29          ; 0     ; None                                                                        ; M20K_X24_Y26_N0, M20K_X24_Y31_N0, M20K_X24_Y32_N0, M20K_X29_Y33_N0, M20K_X24_Y30_N0, M20K_X24_Y29_N0, M20K_X24_Y25_N0, M20K_X24_Y28_N0, M20K_X24_Y27_N0, M20K_X29_Y30_N0, M20K_X29_Y31_N0, M20K_X29_Y29_N0, M20K_X29_Y27_N0, M20K_X29_Y28_N0, M20K_X29_Y36_N0, M20K_X29_Y34_N0, M20K_X29_Y35_N0, M20K_X24_Y35_N0, M20K_X24_Y34_N0, M20K_X29_Y32_N0, M20K_X24_Y33_N0, M20K_X5_Y33_N0, M20K_X5_Y35_N0, M20K_X5_Y31_N0, M20K_X5_Y32_N0, M20K_X5_Y34_N0, M20K_X5_Y37_N0, M20K_X5_Y36_N0, M20K_X24_Y36_N0 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                     ; M20K block ; Simple Dual Port ; Single Clock ; 8            ; 1044         ; 8            ; 1044         ; yes                    ; no                      ; yes                    ; yes                     ; 8352   ; 8                           ; 1029                        ; 8                           ; 1029                        ; 8232                ; 26          ; 0     ; None                                                                        ; M20K_X29_Y17_N0, M20K_X29_Y10_N0, M20K_X24_Y7_N0, M20K_X29_Y6_N0, M20K_X29_Y16_N0, M20K_X29_Y11_N0, M20K_X29_Y20_N0, M20K_X29_Y12_N0, M20K_X29_Y8_N0, M20K_X29_Y5_N0, M20K_X24_Y12_N0, M20K_X24_Y11_N0, M20K_X29_Y13_N0, M20K_X29_Y9_N0, M20K_X29_Y24_N0, M20K_X29_Y21_N0, M20K_X29_Y23_N0, M20K_X29_Y7_N0, M20K_X24_Y10_N0, M20K_X24_Y8_N0, M20K_X29_Y25_N0, M20K_X24_Y23_N0, M20K_X24_Y6_N0, M20K_X24_Y9_N0, M20K_X29_Y15_N0, M20K_X29_Y14_N0                                                      ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                           ; M20K block ; Simple Dual Port ; Dual Clocks  ; 16           ; 269          ; 16           ; 269          ; yes                    ; no                      ; yes                    ; yes                     ; 4304   ; 16                          ; 258                         ; 16                          ; 258                         ; 4128                ; 7           ; 0     ; None                                                                        ; M20K_X29_Y18_N0, M20K_X24_Y13_N0, M20K_X24_Y18_N0, M20K_X24_Y14_N0, M20K_X29_Y22_N0, M20K_X24_Y17_N0, M20K_X29_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                        ; AUTO       ; Simple Dual Port ; Single Clock ; 512          ; 512          ; 512          ; 512          ; yes                    ; no                      ; yes                    ; yes                     ; 262144 ; 512                         ; 512                         ; 512                         ; 512                         ; 262144              ; 13          ; 0     ; None                                                                        ; M20K_X56_Y36_N0, M20K_X65_Y35_N0, M20K_X56_Y38_N0, M20K_X65_Y36_N0, M20K_X56_Y43_N0, M20K_X56_Y44_N0, M20K_X56_Y40_N0, M20K_X65_Y37_N0, M20K_X56_Y39_N0, M20K_X65_Y44_N0, M20K_X65_Y41_N0, M20K_X56_Y37_N0, M20K_X65_Y43_N0                                                                                                                                                                                                                                                                          ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                              ; AUTO       ; Simple Dual Port ; Single Clock ; 512          ; 514          ; 512          ; 514          ; yes                    ; no                      ; yes                    ; yes                     ; 263168 ; 512                         ; 514                         ; 512                         ; 514                         ; 263168              ; 13          ; 0     ; None                                                                        ; M20K_X24_Y44_N0, M20K_X29_Y39_N0, M20K_X56_Y41_N0, M20K_X29_Y37_N0, M20K_X56_Y42_N0, M20K_X29_Y42_N0, M20K_X56_Y46_N0, M20K_X29_Y38_N0, M20K_X56_Y45_N0, M20K_X24_Y46_N0, M20K_X56_Y48_N0, M20K_X24_Y47_N0, M20K_X56_Y47_N0                                                                                                                                                                                                                                                                          ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                ; AUTO       ; Simple Dual Port ; Single Clock ; 64           ; 96           ; 64           ; 96           ; yes                    ; no                      ; yes                    ; yes                     ; 6144   ; 64                          ; 62                          ; 64                          ; 62                          ; 3968                ; 2           ; 0     ; None                                                                        ; M20K_X56_Y49_N0, M20K_X56_Y50_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                   ; AUTO       ; Simple Dual Port ; Single Clock ; 32           ; 77           ; 32           ; 77           ; yes                    ; no                      ; yes                    ; yes                     ; 2464   ; 32                          ; 77                          ; 32                          ; 77                          ; 2464                ; 2           ; 0     ; None                                                                        ; M20K_X65_Y30_N0, M20K_X65_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ; AUTO       ; Simple Dual Port ; Single Clock ; 256          ; 576          ; 256          ; 576          ; yes                    ; no                      ; yes                    ; yes                     ; 147456 ; 256                         ; 576                         ; 256                         ; 576                         ; 147456              ; 15          ; 0     ; None                                                                        ; M20K_X65_Y27_N0, M20K_X56_Y24_N0, M20K_X65_Y29_N0, M20K_X65_Y25_N0, M20K_X56_Y23_N0, M20K_X56_Y27_N0, M20K_X56_Y25_N0, M20K_X65_Y26_N0, M20K_X56_Y26_N0, M20K_X65_Y23_N0, M20K_X65_Y28_N0, M20K_X65_Y22_N0, M20K_X65_Y24_N0, M20K_X65_Y21_N0, M20K_X56_Y22_N0                                                                                                                                                                                                                                        ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                    ; AUTO       ; Simple Dual Port ; Single Clock ; 32           ; 79           ; 32           ; 79           ; yes                    ; no                      ; yes                    ; yes                     ; 2528   ; 32                          ; 63                          ; 32                          ; 63                          ; 2016                ; 2           ; 0     ; None                                                                        ; M20K_X65_Y47_N0, M20K_X65_Y46_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                  ; AUTO       ; Simple Dual Port ; Single Clock ; 32           ; 240          ; 32           ; 240          ; yes                    ; no                      ; yes                    ; yes                     ; 7680   ; 32                          ; 224                         ; 32                          ; 224                         ; 7168                ; 6           ; 0     ; None                                                                        ; M20K_X92_Y31_N0, M20K_X92_Y27_N0, M20K_X92_Y30_N0, M20K_X92_Y26_N0, M20K_X92_Y28_N0, M20K_X92_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ; AUTO       ; Simple Dual Port ; Single Clock ; 256          ; 512          ; 256          ; 512          ; yes                    ; no                      ; yes                    ; yes                     ; 131072 ; 256                         ; 512                         ; 256                         ; 512                         ; 131072              ; 13          ; 0     ; None                                                                        ; M20K_X65_Y14_N0, M20K_X65_Y15_N0, M20K_X65_Y20_N0, M20K_X65_Y16_N0, M20K_X65_Y18_N0, M20K_X56_Y21_N0, M20K_X65_Y13_N0, M20K_X56_Y12_N0, M20K_X56_Y15_N0, M20K_X56_Y20_N0, M20K_X56_Y11_N0, M20K_X65_Y19_N0, M20K_X56_Y16_N0                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Physical RAM Information                                                                                                                                                                                                                            ;
+-----------------------+-------------------------+-------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Physical RAM Location ; Physical RAM Usage Bits ; Physical RAM Usage Percentage ; Logical RAM Name                                                                                                                                                         ;
+-----------------------+-------------------------+-------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; M20K_X29_Y17_N0       ; 232                     ; 1.1                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y18_N0       ; 288                     ; 1.4                           ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                               ;
; M20K_X24_Y10_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X24_Y11_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X24_Y12_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X24_Y23_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X24_Y6_N0        ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X24_Y7_N0        ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X24_Y8_N0        ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X24_Y9_N0        ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y10_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y11_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y12_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y13_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y14_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y15_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y16_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y20_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y21_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y23_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y24_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y25_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y5_N0        ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y6_N0        ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y7_N0        ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y8_N0        ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y9_N0        ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X5_Y10_N0        ; 480                     ; 2.3                           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                       ;
; M20K_X24_Y24_N0       ; 576                     ; 2.8                           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM           ;
; M20K_X29_Y29_N0       ; 576                     ; 2.8                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X5_Y29_N0        ; 576                     ; 2.8                           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X24_Y13_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                               ;
; M20K_X24_Y14_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                               ;
; M20K_X24_Y17_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                               ;
; M20K_X24_Y18_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                               ;
; M20K_X24_Y25_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X24_Y26_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X24_Y27_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X24_Y28_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X24_Y29_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X24_Y30_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X24_Y31_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X24_Y32_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X24_Y33_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X24_Y34_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X24_Y35_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X24_Y36_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X29_Y19_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                               ;
; M20K_X29_Y22_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                               ;
; M20K_X29_Y27_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X29_Y28_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X29_Y30_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X29_Y31_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X29_Y32_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X29_Y33_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X29_Y34_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X29_Y35_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X29_Y36_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X5_Y31_N0        ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X5_Y32_N0        ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X5_Y33_N0        ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X5_Y34_N0        ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X5_Y35_N0        ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X5_Y36_N0        ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X5_Y37_N0        ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X65_Y47_N0       ; 736                     ; 3.6                           ; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                        ;
; M20K_X92_Y31_N0       ; 768                     ; 3.8                           ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                      ;
; M20K_X56_Y8_N0        ; 1024                    ; 5.0                           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X65_Y30_N0       ; 1184                    ; 5.8                           ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                       ;
; M20K_X24_Y15_N0       ; 1280                    ; 6.2                           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM           ;
; M20K_X24_Y16_N0       ; 1280                    ; 6.2                           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM           ;
; M20K_X24_Y19_N0       ; 1280                    ; 6.2                           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM           ;
; M20K_X24_Y20_N0       ; 1280                    ; 6.2                           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM           ;
; M20K_X24_Y21_N0       ; 1280                    ; 6.2                           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM           ;
; M20K_X24_Y22_N0       ; 1280                    ; 6.2                           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM           ;
; M20K_X65_Y31_N0       ; 1280                    ; 6.2                           ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                       ;
; M20K_X65_Y46_N0       ; 1280                    ; 6.2                           ; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                        ;
; M20K_X92_Y26_N0       ; 1280                    ; 6.2                           ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                      ;
; M20K_X92_Y27_N0       ; 1280                    ; 6.2                           ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                      ;
; M20K_X92_Y28_N0       ; 1280                    ; 6.2                           ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                      ;
; M20K_X92_Y29_N0       ; 1280                    ; 6.2                           ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                      ;
; M20K_X92_Y30_N0       ; 1280                    ; 6.2                           ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                      ;
; M20K_X56_Y50_N0       ; 1408                    ; 6.9                           ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                    ;
; M20K_X65_Y9_N0        ; 1472                    ; 7.2                           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X24_Y43_N0       ; 1920                    ; 9.4                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X24_Y37_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X24_Y38_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X24_Y39_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X24_Y40_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X24_Y41_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X24_Y42_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X24_Y45_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X29_Y40_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X29_Y41_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X56_Y10_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X56_Y13_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X56_Y14_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X56_Y17_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X56_Y18_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X56_Y19_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X56_Y49_N0       ; 2560                    ; 12.5                          ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                    ;
; M20K_X56_Y7_N0        ; 2560                    ; 12.5                          ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X56_Y9_N0        ; 2560                    ; 12.5                          ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X5_Y23_N0        ; 2560                    ; 12.5                          ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X5_Y24_N0        ; 2560                    ; 12.5                          ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X5_Y25_N0        ; 2560                    ; 12.5                          ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X5_Y26_N0        ; 2560                    ; 12.5                          ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X5_Y27_N0        ; 2560                    ; 12.5                          ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X5_Y28_N0        ; 2560                    ; 12.5                          ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X5_Y30_N0        ; 2560                    ; 12.5                          ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X65_Y10_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X65_Y11_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X65_Y12_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X65_Y17_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X65_Y7_N0        ; 2560                    ; 12.5                          ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X65_Y8_N0        ; 2560                    ; 12.5                          ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X65_Y28_N0       ; 4096                    ; 20.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X56_Y28_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X56_Y29_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X56_Y30_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X56_Y31_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X56_Y32_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X56_Y33_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X56_Y34_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X56_Y35_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X65_Y19_N0       ; 8192                    ; 40.0                          ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                ;
; M20K_X65_Y32_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X65_Y33_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X65_Y34_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X65_Y38_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X65_Y39_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X65_Y40_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X65_Y42_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X65_Y45_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X56_Y11_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                ;
; M20K_X56_Y12_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                ;
; M20K_X56_Y15_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                ;
; M20K_X56_Y16_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                ;
; M20K_X56_Y20_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                ;
; M20K_X56_Y21_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                ;
; M20K_X56_Y22_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X56_Y23_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X56_Y24_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X56_Y25_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X56_Y26_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X56_Y27_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X65_Y13_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                ;
; M20K_X65_Y14_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                ;
; M20K_X65_Y15_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                ;
; M20K_X65_Y16_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                ;
; M20K_X65_Y18_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                ;
; M20K_X65_Y20_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                ;
; M20K_X65_Y21_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X65_Y22_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X65_Y23_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X65_Y24_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X65_Y25_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X65_Y26_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X65_Y27_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X65_Y29_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X65_Y43_N0       ; 16384                   ; 80.0                          ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ;
; M20K_X24_Y44_N0       ; 17408                   ; 85.0                          ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ;
; M20K_X24_Y46_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ;
; M20K_X24_Y47_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ;
; M20K_X29_Y37_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ;
; M20K_X29_Y38_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ;
; M20K_X29_Y39_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ;
; M20K_X29_Y42_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ;
; M20K_X56_Y36_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ;
; M20K_X56_Y37_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ;
; M20K_X56_Y38_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ;
; M20K_X56_Y39_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ;
; M20K_X56_Y40_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ;
; M20K_X56_Y41_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ;
; M20K_X56_Y42_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ;
; M20K_X56_Y43_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ;
; M20K_X56_Y44_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ;
; M20K_X56_Y45_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ;
; M20K_X56_Y46_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ;
; M20K_X56_Y47_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ;
; M20K_X56_Y48_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ;
; M20K_X65_Y35_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ;
; M20K_X65_Y36_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ;
; M20K_X65_Y37_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ;
; M20K_X65_Y41_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ;
; M20K_X65_Y44_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ;
+-----------------------+-------------------------+-------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: This table shows up to 500 physical rams that are least utilized. You can change this number by setting PHYSICAL_RAM_RPT_MAX_ROW in qsf file.


+----------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                ;
+-------------------------------------------------------------+------------------------+-------+
; Resource                                                    ; Usage                  ; %     ;
+-------------------------------------------------------------+------------------------+-------+
; Usage Report Generated after: Finalize                      ;                        ;       ;
;                                                             ;                        ;       ;
; Logic utilization (ALMs needed / total ALMs on device)      ; 10,810 / 222,400       ; 5 %   ;
; ALMs needed [=A-B+C]                                        ; 10,810                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 13,494 / 222,400       ; 6 %   ;
;         [a] ALMs used for LUT logic and register circuitry  ; 4,491                  ;       ;
;         [b] ALMs used for LUT logic                         ; 3,306                  ;       ;
;         [c] ALMs used for register circuitry                ; 5,267                  ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 430                    ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 2,727 / 222,400        ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 43 / 222,400           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                      ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 13                     ;       ;
;         [c] Due to LAB input limits                         ; 30                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                      ;       ;
;                                                             ;                        ;       ;
; Difficulty packing design                                   ; Low                    ;       ;
;                                                             ;                        ;       ;
; Total LABs:  partially or completely used                   ; 1,697 / 22,240         ; 8 %   ;
;     -- Logic LABs                                           ; 1,654                  ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 43                     ;       ;
;                                                             ;                        ;       ;
; Combinational ALUT usage for logic                          ; 12,405                 ;       ;
;     -- 8 input functions                                    ; 36                     ;       ;
;     -- 7 input functions                                    ; 12                     ;       ;
;     -- 6 input functions                                    ; 2,151                  ;       ;
;     -- 5 input functions                                    ; 2,353                  ;       ;
;     -- 4 input functions                                    ; 2,769                  ;       ;
;     -- <=3 input functions                                  ; 5,084                  ;       ;
; Combinational ALUT usage for route-throughs                 ; 9,354                  ;       ;
; Memory ALUT usage                                           ; 812                    ;       ;
;     -- 64-address deep                                      ; 0                      ;       ;
;     -- 32-address deep                                      ; 0                      ;       ;
;                                                             ;                        ;       ;
;                                                             ;                        ;       ;
; Dedicated logic registers                                   ; 30,707                 ;       ;
;     -- By type:                                             ;                        ;       ;
;         -- LAB logic registers:                             ;                        ;       ;
;             -- Primary logic registers                      ; 19,514 / 444,800       ; 4 %   ;
;             -- Secondary logic registers                    ; 4,503 / 444,800        ; 1 %   ;
;         -- Hyper-Registers:                                 ; 6,690                  ;       ;
;                                                             ;                        ;       ;
; Register control circuitry for power estimation             ; 3,527                  ;       ;
;                                                             ;                        ;       ;
; ALMs adjustment for power estimation                        ; 1,689                  ;       ;
;                                                             ;                        ;       ;
; I/O pins                                                    ; 21 / 624               ; 3 %   ;
;     -- Clock pins                                           ; 1 / 44                 ; 2 %   ;
;     -- Dedicated input pins                                 ; 2 / 54                 ; 4 %   ;
;                                                             ;                        ;       ;
; M20K blocks                                                 ; 186 / 1,611            ; 12 %  ;
; Total MLAB memory bits                                      ; 25,956                 ;       ;
; Total block memory bits                                     ; 1,071,912 / 32,993,280 ; 3 %   ;
; Total block memory implementation bits                      ; 3,809,280 / 32,993,280 ; 12 %  ;
;                                                             ;                        ;       ;
; DSP Blocks Needed [=A+B+C-D]                                ; 0 / 846                ; 0 %   ;
;     [A] Total Fixed Point DSP Blocks                        ; 0                      ;       ;
;     [B] Total Floating Point DSP Blocks                     ; 0                      ;       ;
;     [C] Total DSP_PRIME Blocks                              ; 0                      ;       ;
;     [D] Estimate of DSP Blocks recoverable by dense merging ; 0                      ;       ;
;                                                             ;                        ;       ;
; IOPLLs                                                      ; 1 / 15                 ; 7 %   ;
; Global signals                                              ; 6                      ;       ;
; LVDS_RX blocks                                              ; 0 / 192                ; 0 %   ;
; HMC blocks                                                  ; 0 / 8                  ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1.3% / 1.4% / 1.2%     ;       ;
; Peak interconnect usage (total/H/V)                         ; 18.3% / 21.2% / 19.8%  ;       ;
; Maximum fan-out                                             ; 22939                  ;       ;
; Highest non-global fan-out                                  ; 21898                  ;       ;
; Total fan-out                                               ; 215584                 ;       ;
; Average fan-out                                             ; 4.96                   ;       ;
+-------------------------------------------------------------+------------------------+-------+
The Fitter Resource Usage Summary report displays a detailed analysis of logic utilization based on calculations of ALM usage. Refer to <a class="xref" href="https://www.intel.com/content/www/us/en/programmable/quartushelp/current/index.htm#mapIdTopics/mwh1465496451103.htm" target="_blank">Fitter Resource Usage Summary Report</a> in the <i>Intel® Quartus® Prime Pro Edition Help</i> for more information.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+--------------------------+----------------------------------------+---------------------------------------------------+------+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+-------------------------------------+
; Compilation Hierarchy Node                                                        ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks needed [=A-B] ; [A] DSP Blocks used in final placement ; [B] Estimate of DSPs recoverable by dense merging ; Pins ; IOPLLs ; Full Hierarchy Name                                                                                                                                                                                                 ; Entity Name                                                   ; Library Name                        ;
+-----------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+--------------------------+----------------------------------------+---------------------------------------------------+------+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+-------------------------------------+
; |                                                                                 ; 10810.2 (0.5)        ; 13639.0 (0.5)                    ; 2872.0 (0.0)                                      ; 43.2 (0.0)                       ; 430.0 (0.0)          ; 12405 (1)           ; 30707 (0)                 ; 0 (0)         ; 1071912           ; 186   ; 0                        ; 0                                      ; 0                                                 ; 41   ; 1 (0)  ; |                                                                                                                                                                                                                   ; pcie_ed                                                       ; pcie_ed                             ;
;    |auto_fab_0|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0                                                                                                                                                                                                          ; alt_sld_fab_0                                                 ; alt_sld_fab_0                       ;
;       |alt_sld_fab_0|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0                                                                                                                                                                                            ; alt_sld_fab_0_alt_sld_fab_0_10_mgvf7lq                        ; N/A                                 ;
;          |alt_sld_fab_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0                                                                                                                                                                              ; alt_sld_fab_0_alt_sld_fab_1920_hyfvdgq                        ; N/A                                 ;
;             |agilexconfigreset|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset                                                                                                                                                            ; alt_sld_fab_0_intel_agilex_reset_release_from_sdm_203_bv4oeci ; N/A                                 ;
;                |user_reset|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset|user_reset                                                                                                                                                 ; intel_agilex_reset_release_from_sdm_atom                      ; N/A                                 ;
;    |dut|                                                                          ; 1853.7 (0.0)         ; 2386.3 (0.0)                     ; 539.8 (0.0)                                       ; 7.1 (0.0)                        ; 30.0 (0.0)           ; 1929 (0)            ; 4668 (0)                  ; 0 (0)         ; 27232             ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut                                                                                                                                                                                                                 ; pcie_ed_dut                                                   ; pcie_ed_dut                         ;
;       |dut|                                                                       ; 1853.7 (0.0)         ; 2386.3 (0.0)                     ; 539.8 (0.0)                                       ; 7.1 (0.0)                        ; 30.0 (0.0)           ; 1929 (0)            ; 4668 (0)                  ; 0 (0)         ; 27232             ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut                                                                                                                                                                                                             ; pcie_ed_dut_intel_pcie_gts_300_qdefnma                        ; intel_pcie_gts_300                  ;
;          |gen_sm_qhip.u_sm_qhip|                                                  ; 1650.7 (0.0)         ; 2105.5 (0.0)                     ; 461.1 (0.0)                                       ; 6.3 (0.0)                        ; 20.0 (0.0)           ; 1662 (0)            ; 4167 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip                                                                                                                                                                                       ; qhip_pcie_ed_dut_intel_pcie_gts_300_qdefnma                   ; intel_pcie_gts_300                  ;
;             |i_gpio_perst0_n_sync_inst|                                           ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|i_gpio_perst0_n_sync_inst                                                                                                                                                             ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;             |pcie_sip_top_inst|                                                   ; 1650.0 (1.4)         ; 2104.0 (1.5)                     ; 460.3 (0.1)                                       ; 6.3 (0.0)                        ; 20.0 (0.0)           ; 1662 (0)            ; 4163 (3)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst                                                                                                                                                                     ; sm_pcie_sip_top                                               ; intel_pcie_gts_300                  ;
;                |avmm_rst_sync_inst|                                               ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|avmm_rst_sync_inst                                                                                                                                                  ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                |hip_reconfig_link_req_rst_sync_inst|                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|hip_reconfig_link_req_rst_sync_inst                                                                                                                                 ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                |hip_reconfig_rst_sync_inst|                                       ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|hip_reconfig_rst_sync_inst                                                                                                                                          ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                |p0_debounce_logic_inst|                                           ; 6.6 (6.6)            ; 7.0 (7.0)                        ; 0.4 (0.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 14 (14)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|p0_debounce_logic_inst                                                                                                                                              ; sm_pcie_debounce_logic                                        ; intel_pcie_gts_300                  ;
;                |p0_user_avmm_warm_rst_rdy_sync_inst|                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|p0_user_avmm_warm_rst_rdy_sync_inst                                                                                                                                 ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                |sm_pcie_csb_adaptor_inst|                                         ; 625.6 (0.0)          ; 714.1 (0.0)                      ; 89.9 (0.0)                                        ; 1.3 (0.0)                        ; 20.0 (0.0)           ; 800 (0)             ; 1292 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst                                                                                                                                            ; sm_pcie_csb_adaptor                                           ; intel_pcie_gts_300                  ;
;                   |apperr_inst|                                                   ; 15.7 (3.3)           ; 17.5 (3.7)                       ; 1.8 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (6)              ; 28 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst                                                                                                                                ; sm_pcie_apperr2csb                                            ; intel_pcie_gts_300                  ;
;                      |apperr_mstr_inst|                                           ; 12.4 (12.4)          ; 13.8 (13.8)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_inst                                                                                                               ; sm_pcie_com_mcsb                                              ; intel_pcie_gts_300                  ;
;                   |avmm_inst|                                                     ; 22.6 (7.7)           ; 24.7 (8.1)                       ; 2.2 (0.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 42 (16)             ; 43 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst                                                                                                                                  ; sm_pcie_avmm2csb                                              ; intel_pcie_gts_300                  ;
;                      |csb_mstr_inst|                                              ; 10.6 (10.6)          ; 11.2 (11.2)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|csb_mstr_inst                                                                                                                    ; sm_pcie_com_mcsb                                              ; intel_pcie_gts_300                  ;
;                      |custcpl_trgt_inst|                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|custcpl_trgt_inst                                                                                                                ; sm_pcie_com_tcsb                                              ; intel_pcie_gts_300                  ;
;                      |mmio_req_pulse_sync|                                        ; 1.4 (0.3)            ; 2.0 (0.5)                        ; 0.7 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 4 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|mmio_req_pulse_sync                                                                                                              ; sm_pcie_pulsesync                                             ; intel_pcie_gts_300                  ;
;                         |hold_sync_rd_clk_inst|                                   ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|mmio_req_pulse_sync|hold_sync_rd_clk_inst                                                                                        ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                      |req_pulse_sync_inst|                                        ; 1.4 (0.3)            ; 2.0 (0.5)                        ; 0.7 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 4 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|req_pulse_sync_inst                                                                                                              ; sm_pcie_pulsesync                                             ; intel_pcie_gts_300                  ;
;                         |hold_sync_rd_clk_inst|                                   ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|req_pulse_sync_inst|hold_sync_rd_clk_inst                                                                                        ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |cii_inst|                                                      ; 43.5 (5.1)           ; 49.0 (7.0)                       ; 5.7 (1.9)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 64 (4)              ; 75 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst                                                                                                                                   ; sm_pcie_csb2cii                                               ; intel_pcie_gts_300                  ;
;                      |ciicpl_mstr_inst|                                           ; 8.8 (8.8)            ; 9.0 (9.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst                                                                                                                  ; sm_pcie_com_mcsb                                              ; intel_pcie_gts_300                  ;
;                      |ciireq_trgt_inst|                                           ; 29.6 (29.6)          ; 33.0 (33.0)                      ; 3.5 (3.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 44 (44)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciireq_trgt_inst                                                                                                                  ; sm_pcie_com_tcsb                                              ; intel_pcie_gts_300                  ;
;                   |csb_ep_inst|                                                   ; 198.8 (139.2)        ; 217.3 (156.5)                    ; 18.5 (17.3)                                       ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 233 (175)           ; 345 (296)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst                                                                                                                                ; sm_pcie_csbep_wrapper                                         ; intel_pcie_gts_300                  ;
;                      |scfifo_16_depth_cplto_inst|                                 ; 37.6 (0.0)           ; 38.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 27 (0)              ; 35 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst                                                                                                     ; scfifo                                                        ; altera_work                         ;
;                         |auto_generated|                                          ; 37.6 (3.6)           ; 38.8 (3.6)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 27 (6)              ; 35 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated                                                                                      ; scfifo_a20m                                                   ; altera_work                         ;
;                            |dpfifo|                                               ; 33.9 (0.3)           ; 35.2 (0.3)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 21 (1)              ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo                                                                               ; a_dpfifo_p9kk                                                 ; altera_work                         ;
;                               |FIFOram|                                           ; 21.5 (0.0)           ; 21.8 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|FIFOram                                                                       ; altera_syncram_h3c4                                           ; altera_work                         ;
;                                  |altera_syncram_impl1|                           ; 21.5 (21.5)          ; 21.8 (21.8)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                  ; altera_syncram_impl_gag                                       ; altera_work                         ;
;                               |fifo_state|                                        ; 6.4 (3.4)            ; 6.7 (3.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (5)              ; 11 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|fifo_state                                                                    ; a_fefifo_4pck1                                                ; altera_work                         ;
;                                  |count_usedw|                                    ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|fifo_state|count_usedw                                                        ; cntr_rs7l                                                     ; altera_work                         ;
;                               |rd_ptr_count|                                      ; 3.0 (3.0)            ; 3.5 (3.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|rd_ptr_count                                                                  ; altera_counter                                                ; altera_work                         ;
;                               |wr_ptr|                                            ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|wr_ptr                                                                        ; altera_counter                                                ; altera_work                         ;
;                      |sm_pcie_csbep_convert_pcsel_inst0|                          ; 9.3 (9.3)            ; 9.4 (9.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|sm_pcie_csbep_convert_pcsel_inst0                                                                                              ; sm_pcie_csbep_convert_pcsel                                   ; intel_pcie_gts_300                  ;
;                      |sm_pcie_csbep_convert_pcsel_inst1|                          ; 12.5 (12.5)          ; 12.5 (12.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|sm_pcie_csbep_convert_pcsel_inst1                                                                                              ; sm_pcie_csbep_convert_pcsel                                   ; intel_pcie_gts_300                  ;
;                   |flr_inst|                                                      ; 2.3 (0.0)            ; 2.6 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|flr_inst                                                                                                                                   ; sm_pcie_flr2csb                                               ; intel_pcie_gts_300                  ;
;                      |flrcmpl_mstr_inst|                                          ; 2.3 (2.3)            ; 2.6 (2.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|flr_inst|flrcmpl_mstr_inst                                                                                                                 ; sm_pcie_com_mcsb                                              ; intel_pcie_gts_300                  ;
;                   |hotplug_inst|                                                  ; 31.5 (19.6)          ; 38.5 (25.5)                      ; 7.0 (5.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (26)             ; 65 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst                                                                                                                               ; sm_pcie_hotplug                                               ; intel_pcie_gts_300                  ;
;                      |hotplug_mstr_inst|                                          ; 11.9 (11.9)          ; 13.0 (13.0)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_mstr_inst                                                                                                             ; sm_pcie_com_mcsb                                              ; intel_pcie_gts_300                  ;
;                   |interrupt_inst|                                                ; 29.8 (18.2)          ; 32.6 (19.6)                      ; 2.8 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (31)             ; 45 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst                                                                                                                             ; sm_pcie_int2csb                                               ; intel_pcie_gts_300                  ;
;                      |appint_mstr_inst|                                           ; 4.7 (4.7)            ; 5.8 (5.8)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_mstr_inst                                                                                                            ; sm_pcie_com_mcsb                                              ; intel_pcie_gts_300                  ;
;                      |msipend_mstr_inst|                                          ; 6.9 (6.9)            ; 7.2 (7.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|msipend_mstr_inst                                                                                                           ; sm_pcie_com_mcsb                                              ; intel_pcie_gts_300                  ;
;                   |pcicfg_inst|                                                   ; 2.3 (0.0)            ; 2.4 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pcicfg_inst                                                                                                                                ; sm_pcie_csb2pcicfg                                            ; intel_pcie_gts_300                  ;
;                      |pcicfgcpl_mstr_inst|                                        ; 2.3 (2.3)            ; 2.4 (2.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pcicfg_inst|pcicfgcpl_mstr_inst                                                                                                            ; sm_pcie_com_mcsb                                              ; intel_pcie_gts_300                  ;
;                   |pm_inst|                                                       ; 34.6 (23.0)          ; 36.8 (24.0)                      ; 2.3 (1.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 55 (35)             ; 48 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst                                                                                                                                    ; sm_pcie_pm2csb                                                ; intel_pcie_gts_300                  ;
;                      |pm_mstr_inst|                                               ; 11.6 (11.6)          ; 12.8 (12.8)                      ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 20 (20)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_mstr_inst                                                                                                                       ; sm_pcie_com_mcsb                                              ; intel_pcie_gts_300                  ;
;                   |prs_inst|                                                      ; 4.7 (0.0)            ; 5.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|prs_inst                                                                                                                                   ; sm_pcie_prs2csb                                               ; intel_pcie_gts_300                  ;
;                      |prs_mstr_inst|                                              ; 4.7 (4.7)            ; 5.0 (5.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|prs_inst|prs_mstr_inst                                                                                                                     ; sm_pcie_com_mcsb                                              ; intel_pcie_gts_300                  ;
;                   |resetevent_inst|                                               ; 18.5 (6.8)           ; 22.1 (6.9)                       ; 3.7 (0.1)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 27 (9)              ; 32 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst                                                                                                                            ; sm_pcie_resetevent                                            ; intel_pcie_gts_300                  ;
;                      |rstevt_mstr_inst|                                           ; 5.8 (5.8)            ; 8.0 (8.0)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst|rstevt_mstr_inst                                                                                                           ; sm_pcie_com_mcsb                                              ; intel_pcie_gts_300                  ;
;                      |rstevt_trgt_inst|                                           ; 5.9 (5.9)            ; 7.2 (7.2)                        ; 1.4 (1.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 7 (7)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst|rstevt_trgt_inst                                                                                                           ; sm_pcie_com_tcsb                                              ; intel_pcie_gts_300                  ;
;                   |sm_pcie_csb2tx_credit_inst|                                    ; 196.4 (103.9)        ; 234.4 (118.5)                    ; 38.9 (15.2)                                       ; 0.8 (0.6)                        ; 0.0 (0.0)            ; 196 (129)           ; 539 (164)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst                                                                                                                 ; sm_pcie_csb2tx_credit                                         ; intel_pcie_gts_300                  ;
;                      |memstore_cpl|                                               ; 31.4 (31.4)          ; 38.7 (38.7)                      ; 7.3 (7.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 114 (114)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl                                                                                                    ; sm_pcie_csb2tx_credit_memstore                                ; intel_pcie_gts_300                  ;
;                      |memstore_np|                                                ; 22.7 (22.7)          ; 26.4 (26.4)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 89 (89)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np                                                                                                     ; sm_pcie_csb2tx_credit_memstore                                ; intel_pcie_gts_300                  ;
;                      |memstore_p|                                                 ; 22.7 (22.7)          ; 31.4 (31.4)                      ; 8.8 (8.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 15 (15)             ; 106 (106)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p                                                                                                      ; sm_pcie_csb2tx_credit_memstore                                ; intel_pcie_gts_300                  ;
;                      |txcredit_trgt_inst|                                         ; 15.8 (15.8)          ; 19.5 (19.5)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|txcredit_trgt_inst                                                                                              ; sm_pcie_com_tcsb                                              ; intel_pcie_gts_300                  ;
;                   |user_avmm_adapter_inst|                                        ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|user_avmm_adapter_inst                                                                                                                     ; sm_pcie_user_avmm_adapter                                     ; intel_pcie_gts_300                  ;
;                   |vferror_inst|                                                  ; 18.5 (4.4)           ; 23.0 (7.7)                       ; 4.6 (3.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 33 (4)              ; 44 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vferror_inst                                                                                                                               ; sm_pcie_csb2vferr                                             ; intel_pcie_gts_300                  ;
;                      |vferr_tx_mstr_inst|                                         ; 14.0 (14.0)          ; 15.3 (15.3)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vferror_inst|vferr_tx_mstr_inst                                                                                                            ; sm_pcie_com_mcsb                                              ; intel_pcie_gts_300                  ;
;                   |vw_inst|                                                       ; 6.2 (0.2)            ; 7.8 (0.5)                        ; 1.5 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 12 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vw_inst                                                                                                                                    ; sm_pcie_vw2csb                                                ; intel_pcie_gts_300                  ;
;                      |vwmstr_mstr_inst|                                           ; 6.0 (6.0)            ; 7.2 (7.2)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vw_inst|vwmstr_mstr_inst                                                                                                                   ; sm_pcie_com_mcsb                                              ; intel_pcie_gts_300                  ;
;                |sm_pcie_rx_mainband_inst|                                         ; 771.8 (0.0)          ; 1064.6 (0.0)                     ; 297.6 (0.0)                                       ; 4.8 (0.0)                        ; 0.0 (0.0)            ; 695 (0)             ; 2153 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst                                                                                                                                            ; sm_pcie_mainband_rx_top                                       ; intel_pcie_gts_300                  ;
;                   |st_rx_tuser_halt_0|                                            ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|st_rx_tuser_halt_0                                                                                                                         ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |st_rx_tuser_halt_1|                                            ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|st_rx_tuser_halt_1                                                                                                                         ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |st_rx_tuser_halt_2|                                            ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|st_rx_tuser_halt_2                                                                                                                         ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |u_sm_x4_rx_deskew|                                             ; 768.8 (0.0)          ; 1060.1 (0.0)                     ; 296.1 (0.0)                                       ; 4.8 (0.0)                        ; 0.0 (0.0)            ; 692 (0)             ; 2144 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew                                                                                                                          ; sm_pcie_rx_deskew                                             ; intel_pcie_gts_300                  ;
;                      |u_wrpcie_deskew|                                            ; 768.8 (1.5)          ; 1060.1 (2.7)                     ; 296.1 (1.1)                                       ; 4.8 (0.0)                        ; 0.0 (0.0)            ; 692 (5)             ; 2144 (5)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew                                                                                                          ; sm_pcie_rx_pld_deskew                                         ; intel_pcie_gts_300                  ;
;                         |dpchannels[0].rx_pld_deskew_datapipe|                    ; 205.2 (205.2)        ; 280.7 (280.7)                    ; 77.6 (77.6)                                       ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 177 (177)           ; 576 (576)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[0].rx_pld_deskew_datapipe                                                                     ; sm_pcie_rx_pld_deskew_datapipe                                ; intel_pcie_gts_300                  ;
;                         |dpchannels[1].rx_pld_deskew_datapipe|                    ; 184.5 (184.5)        ; 254.7 (254.7)                    ; 70.8 (70.8)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 161 (161)           ; 519 (519)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe                                                                     ; sm_pcie_rx_pld_deskew_datapipe                                ; intel_pcie_gts_300                  ;
;                         |dpchannels[2].rx_pld_deskew_datapipe|                    ; 175.0 (175.0)        ; 242.2 (242.2)                    ; 67.8 (67.8)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 153 (153)           ; 490 (490)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe                                                                     ; sm_pcie_rx_pld_deskew_datapipe                                ; intel_pcie_gts_300                  ;
;                         |dpchannels[3].rx_pld_deskew_datapipe|                    ; 175.8 (175.8)        ; 248.5 (248.5)                    ; 74.1 (74.1)                                       ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 153 (153)           ; 501 (501)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe                                                                     ; sm_pcie_rx_pld_deskew_datapipe                                ; intel_pcie_gts_300                  ;
;                         |dpchannels[4].rx_pld_deskew_datapipe|                    ; 9.8 (9.8)            ; 11.7 (11.7)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[4].rx_pld_deskew_datapipe                                                                     ; sm_pcie_rx_pld_deskew_datapipe                                ; intel_pcie_gts_300                  ;
;                         |dsk_sm|                                                  ; 16.9 (16.9)          ; 19.7 (19.7)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm                                                                                                   ; sm_pcie_rx_pld_deskew_sm                                      ; intel_pcie_gts_300                  ;
;                |sm_pcie_src_inst|                                                 ; 52.4 (41.7)          ; 63.0 (45.9)                      ; 10.7 (4.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (67)             ; 110 (67)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst                                                                                                                                                    ; sm_pcie_src                                                   ; intel_pcie_gts_300                  ;
;                   |avmm_clk_ninit_done_sync_inst|                                 ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|avmm_clk_ninit_done_sync_inst                                                                                                                      ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |core_pll_lock_sync_inst|                                       ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|core_pll_lock_sync_inst                                                                                                                            ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |g_active_ch_pld_rst_n[0].pld_adapter_tx_pld_rst_n_reg_sync|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|g_active_ch_pld_rst_n[0].pld_adapter_tx_pld_rst_n_reg_sync                                                                                         ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |g_active_ch_pld_rst_n[1].pld_adapter_tx_pld_rst_n_reg_sync|    ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|g_active_ch_pld_rst_n[1].pld_adapter_tx_pld_rst_n_reg_sync                                                                                         ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |g_active_ch_pld_rst_n[2].pld_adapter_tx_pld_rst_n_reg_sync|    ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|g_active_ch_pld_rst_n[2].pld_adapter_tx_pld_rst_n_reg_sync                                                                                         ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |g_active_ch_pld_rst_n[3].pld_adapter_tx_pld_rst_n_reg_sync|    ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|g_active_ch_pld_rst_n[3].pld_adapter_tx_pld_rst_n_reg_sync                                                                                         ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |g_active_ch_pld_rst_n[4].pld_adapter_tx_pld_rst_n_reg_sync|    ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|g_active_ch_pld_rst_n[4].pld_adapter_tx_pld_rst_n_reg_sync                                                                                         ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |p0_pld_in_use_sync_inst|                                       ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_pld_in_use_sync_inst                                                                                                                            ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |p0_pld_link_req_rst_n_sync_inst|                               ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_pld_link_req_rst_n_sync_inst                                                                                                                    ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |p0_rst_tree|                                                   ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_rst_tree                                                                                                                                        ; sm_pcie_reset_tree                                            ; intel_pcie_gts_300                  ;
;                   |p0_tx_dsk_done_sync_inst|                                      ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_tx_dsk_done_sync_inst                                                                                                                           ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |pin_perst_n_sync|                                              ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pin_perst_n_sync                                                                                                                                   ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |pld_clk_ninit_done_sync_inst|                                  ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pld_clk_ninit_done_sync_inst                                                                                                                       ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |pld_core_rst_n_sync|                                           ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pld_core_rst_n_sync                                                                                                                                ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                |sm_pcie_tx_mainband_inst|                                         ; 188.6 (45.1)         ; 247.8 (45.1)                     ; 59.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (72)             ; 581 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst                                                                                                                                            ; sm_pcie_mainband_tx_top                                       ; intel_pcie_gts_300                  ;
;                   |ready_pipeline_inst0|                                          ; 72.1 (72.1)          ; 104.4 (104.4)                    ; 32.4 (32.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 300 (300)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0                                                                                                                       ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;                   |ready_pipeline_inst1a|                                         ; 64.8 (64.8)          ; 91.4 (91.4)                      ; 26.7 (26.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 262 (262)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst1a                                                                                                                      ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;                   |ready_pipeline_inst1b|                                         ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst1b                                                                                                                      ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;                   |u_sm_x4_tx_deskew|                                             ; 4.0 (4.0)            ; 4.5 (4.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|u_sm_x4_tx_deskew                                                                                                                          ; sm_pcie_tx_deskew                                             ; intel_pcie_gts_300                  ;
;             |sm_pcie_hal_top_inst|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst                                                                                                                                                                  ; pcie_ed_dut_intel_pcie_gts_pcie_hal_top_300_un6p7py           ; intel_pcie_gts_300                  ;
;                |pcie_hal_top|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top                                                                                                                                                     ; pcie_ed_dut_pcie_hal_top_2100_okrywsy                         ; pcie_hal_top_2100                   ;
;                   |ch4_phip_inst|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst                                                                                                                                       ; ch4_phip                                                      ; pcie_hal_top_2100                   ;
;                   |one_lane_pcie_inst_0|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0                                                                                                                                ; pcie_ed_dut_pcie_hal_top_one_lane_pcie_hal_2100_ydlnppi       ; pcie_hal_top_2100                   ;
;                      |one_lane_pcie_hal_top_p0|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0                                                                                                       ; pcie_ed_dut_one_lane_pcie_hal_2100_ix3avca                    ; one_lane_pcie_hal_2100              ;
;                         |phy_hal_top_inst|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0|phy_hal_top_inst                                                                                      ; pcie_ed_dut_one_lane_pcie_hal_phy_hal_2100_i75ctsi            ; one_lane_pcie_hal_2100              ;
;                            |phy_hal_top|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0|phy_hal_top_inst|phy_hal_top                                                                          ; pcie_ed_dut_phy_hal_2100_jcaj4zy                              ; phy_hal_2100                        ;
;                               |phy_hal_coreip_inst|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst                                                      ; phy_hal_coreip                                                ; phy_hal_2100                        ;
;                                  |ch4_phy_inst|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst|ch4_phy_inst                                         ; ch4_phy                                                       ; phy_hal_2100                        ;
;                         |pldif_hal_top_inst|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0|pldif_hal_top_inst                                                                                    ; pcie_ed_dut_one_lane_pcie_hal_pldif_hal_2100_agcatrq          ; one_lane_pcie_hal_2100              ;
;                            |pldif_hal_top|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0|pldif_hal_top_inst|pldif_hal_top                                                                      ; pcie_ed_dut_pldif_hal_2100_uhebp5y                            ; pldif_hal_2100                      ;
;                               |pldif_hal_coreip_inst|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0|pldif_hal_top_inst|pldif_hal_top|pldif_hal_coreip_inst                                                ; pldif_hal_coreip                                              ; pldif_hal_2100                      ;
;                                  |gen_sm_ch4_pldif_inst.ch4_pldif_no_deskew_inst| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0|pldif_hal_top_inst|pldif_hal_top|pldif_hal_coreip_inst|gen_sm_ch4_pldif_inst.ch4_pldif_no_deskew_inst ; ch4_pldif_no_deskew                                           ; pldif_hal_2100                      ;
;                   |one_lane_pcie_inst_1|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1                                                                                                                                ; pcie_ed_dut_pcie_hal_top_one_lane_pcie_hal_2100_ssolv5i       ; pcie_hal_top_2100                   ;
;                      |one_lane_pcie_hal_top_p1|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1                                                                                                       ; pcie_ed_dut_one_lane_pcie_hal_2100_5iub4oy                    ; one_lane_pcie_hal_2100              ;
;                         |phy_hal_top_inst|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1|phy_hal_top_inst                                                                                      ; pcie_ed_dut_one_lane_pcie_hal_phy_hal_2100_4cpcala            ; one_lane_pcie_hal_2100              ;
;                            |phy_hal_top|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1|phy_hal_top_inst|phy_hal_top                                                                          ; pcie_ed_dut_phy_hal_2100_xvyrmby                              ; phy_hal_2100                        ;
;                               |phy_hal_coreip_inst|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst                                                      ; phy_hal_coreip                                                ; phy_hal_2100                        ;
;                                  |ch4_phy_inst|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst|ch4_phy_inst                                         ; ch4_phy                                                       ; phy_hal_2100                        ;
;                         |pldif_hal_top_inst|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1|pldif_hal_top_inst                                                                                    ; pcie_ed_dut_one_lane_pcie_hal_pldif_hal_2100_t5knmua          ; one_lane_pcie_hal_2100              ;
;                            |pldif_hal_top|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1|pldif_hal_top_inst|pldif_hal_top                                                                      ; pcie_ed_dut_pldif_hal_2100_z6tb5fq                            ; pldif_hal_2100                      ;
;                               |pldif_hal_coreip_inst|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1|pldif_hal_top_inst|pldif_hal_top|pldif_hal_coreip_inst                                                ; pldif_hal_coreip                                              ; pldif_hal_2100                      ;
;                                  |gen_sm_ch4_pldif_inst.ch4_pldif_no_deskew_inst| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1|pldif_hal_top_inst|pldif_hal_top|pldif_hal_coreip_inst|gen_sm_ch4_pldif_inst.ch4_pldif_no_deskew_inst ; ch4_pldif_no_deskew                                           ; pldif_hal_2100                      ;
;                   |one_lane_pcie_inst_2|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2                                                                                                                                ; pcie_ed_dut_pcie_hal_top_one_lane_pcie_hal_2100_grpui7y       ; pcie_hal_top_2100                   ;
;                      |one_lane_pcie_hal_top_p2|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2                                                                                                       ; pcie_ed_dut_one_lane_pcie_hal_2100_2dlqizq                    ; one_lane_pcie_hal_2100              ;
;                         |phy_hal_top_inst|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2|phy_hal_top_inst                                                                                      ; pcie_ed_dut_one_lane_pcie_hal_phy_hal_2100_breh5hy            ; one_lane_pcie_hal_2100              ;
;                            |phy_hal_top|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2|phy_hal_top_inst|phy_hal_top                                                                          ; pcie_ed_dut_phy_hal_2100_vyl5wia                              ; phy_hal_2100                        ;
;                               |phy_hal_coreip_inst|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst                                                      ; phy_hal_coreip                                                ; phy_hal_2100                        ;
;                                  |ch4_phy_inst|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst|ch4_phy_inst                                         ; ch4_phy                                                       ; phy_hal_2100                        ;
;                         |pldif_hal_top_inst|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2|pldif_hal_top_inst                                                                                    ; pcie_ed_dut_one_lane_pcie_hal_pldif_hal_2100_52q5uwa          ; one_lane_pcie_hal_2100              ;
;                            |pldif_hal_top|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2|pldif_hal_top_inst|pldif_hal_top                                                                      ; pcie_ed_dut_pldif_hal_2100_7x7kbai                            ; pldif_hal_2100                      ;
;                               |pldif_hal_coreip_inst|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2|pldif_hal_top_inst|pldif_hal_top|pldif_hal_coreip_inst                                                ; pldif_hal_coreip                                              ; pldif_hal_2100                      ;
;                                  |gen_sm_ch4_pldif_inst.ch4_pldif_no_deskew_inst| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2|pldif_hal_top_inst|pldif_hal_top|pldif_hal_coreip_inst|gen_sm_ch4_pldif_inst.ch4_pldif_no_deskew_inst ; ch4_pldif_no_deskew                                           ; pldif_hal_2100                      ;
;                   |one_lane_pcie_inst_3|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3                                                                                                                                ; pcie_ed_dut_pcie_hal_top_one_lane_pcie_hal_2100_kki5zwy       ; pcie_hal_top_2100                   ;
;                      |one_lane_pcie_hal_top_p3|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3                                                                                                       ; pcie_ed_dut_one_lane_pcie_hal_2100_on44m5i                    ; one_lane_pcie_hal_2100              ;
;                         |phy_hal_top_inst|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3|phy_hal_top_inst                                                                                      ; pcie_ed_dut_one_lane_pcie_hal_phy_hal_2100_5itwohy            ; one_lane_pcie_hal_2100              ;
;                            |phy_hal_top|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3|phy_hal_top_inst|phy_hal_top                                                                          ; pcie_ed_dut_phy_hal_2100_ebn43xi                              ; phy_hal_2100                        ;
;                               |phy_hal_coreip_inst|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst                                                      ; phy_hal_coreip                                                ; phy_hal_2100                        ;
;                                  |ch4_phy_inst|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst|ch4_phy_inst                                         ; ch4_phy                                                       ; phy_hal_2100                        ;
;                         |pldif_hal_top_inst|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3|pldif_hal_top_inst                                                                                    ; pcie_ed_dut_one_lane_pcie_hal_pldif_hal_2100_rwte52y          ; one_lane_pcie_hal_2100              ;
;                            |pldif_hal_top|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3|pldif_hal_top_inst|pldif_hal_top                                                                      ; pcie_ed_dut_pldif_hal_2100_4dfogfq                            ; pldif_hal_2100                      ;
;                               |pldif_hal_coreip_inst|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3|pldif_hal_top_inst|pldif_hal_top|pldif_hal_coreip_inst                                                ; pldif_hal_coreip                                              ; pldif_hal_2100                      ;
;                                  |gen_sm_ch4_pldif_inst.ch4_pldif_no_deskew_inst| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3|pldif_hal_top_inst|pldif_hal_top|pldif_hal_coreip_inst|gen_sm_ch4_pldif_inst.ch4_pldif_no_deskew_inst ; ch4_pldif_no_deskew                                           ; pldif_hal_2100                      ;
;                   |pcie_phip_hal_ctrltop_x4|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|pcie_phip_hal_ctrltop_x4                                                                                                                            ; pcie_ed_dut_pcie_hal_top_phip_hal_2100_sxn6eia                ; pcie_hal_top_2100                   ;
;                      |pcie_phip_hal_ctrltop|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|pcie_phip_hal_ctrltop_x4|pcie_phip_hal_ctrltop                                                                                                      ; pcie_ed_dut_phip_hal_2100_sxjz2vy                             ; phip_hal_2100                       ;
;                   |pcie_pipe_hal_top|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|pcie_pipe_hal_top                                                                                                                                   ; pcie_ed_dut_pcie_hal_top_pipe_hal_2100_e6uglya                ; pcie_hal_top_2100                   ;
;                      |pcie_pipe_hal_top|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|pcie_pipe_hal_top|pcie_pipe_hal_top                                                                                                                 ; pcie_ed_dut_pipe_hal_2100_g57zsoa                             ; pipe_hal_2100                       ;
;          |u_pciess_p0|                                                            ; 203.0 (1.0)          ; 280.8 (1.4)                      ; 78.7 (0.4)                                        ; 0.8 (0.0)                        ; 10.0 (0.0)           ; 267 (1)             ; 501 (3)                   ; 0 (0)         ; 27232             ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0                                                                                                                                                                                                 ; pciess                                                        ; intel_pcie_gts_300                  ;
;             |SM_TXCRDT.pciess_vecsync_handshake_inst|                             ; 14.3 (12.8)          ; 18.4 (16.3)                      ; 4.7 (4.2)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 5 (5)               ; 50 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst                                                                                                                                                         ; pciess_vecsync_handshake                                      ; intel_pcie_gts_300                  ;
;                |acknowledgement_synchronizer_wr_clk|                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|acknowledgement_synchronizer_wr_clk                                                                                                                     ; altera_std_synchronizer                                       ; altera_work                         ;
;                |request_synchronizer_rd_clk|                                      ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|request_synchronizer_rd_clk                                                                                                                             ; altera_std_synchronizer                                       ; altera_work                         ;
;             |SM_TXCRDT.u_warm_rst_coreclk_n_sync|                                 ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|SM_TXCRDT.u_warm_rst_coreclk_n_sync                                                                                                                                                             ; altera_std_synchronizer                                       ; altera_work                         ;
;             |gen_sub.u_hipif|                                                     ; 177.3 (0.0)          ; 243.9 (0.0)                      ; 66.7 (0.0)                                        ; 0.1 (0.0)                        ; 10.0 (0.0)           ; 258 (0)             ; 412 (0)                   ; 0 (0)         ; 27232             ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif                                                                                                                                                                                 ; pciess_hip_if_adaptor                                         ; intel_pcie_gts_300                  ;
;                |u_ctrlshadow_rdy_axi_st_clk_sync|                                 ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_ctrlshadow_rdy_axi_st_clk_sync                                                                                                                                                ; altera_std_synchronizer                                       ; altera_work                         ;
;                |u_pciess_cfg_ext_ctrl_shadow|                                     ; 55.4 (35.9)          ; 58.5 (36.8)                      ; 3.1 (0.8)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 66 (51)             ; 52 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow                                                                                                                                                    ; pciess_cfg_ext_ctrl_shadow                                    ; intel_pcie_gts_300                  ;
;                   |cii_req_i_scfifo|                                              ; 17.9 (0.0)           ; 19.0 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 15 (0)              ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo                                                                                                                                   ; scfifo                                                        ; altera_work                         ;
;                      |auto_generated|                                             ; 17.9 (0.0)           ; 19.0 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 15 (0)              ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated                                                                                                                    ; scfifo_r6ve                                                   ; altera_work                         ;
;                         |dpfifo|                                                  ; 17.9 (5.0)           ; 19.0 (5.5)                       ; 1.1 (0.5)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 15 (10)             ; 19 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo                                                                                                             ; a_dpfifo_tncu                                                 ; altera_work                         ;
;                            |FIFOram|                                              ; 10.4 (0.0)           ; 11.0 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|FIFOram                                                                                                     ; altera_syncram_24dh                                           ; altera_work                         ;
;                               |altera_syncram_impl1|                              ; 10.4 (10.4)          ; 11.0 (11.0)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                ; altera_syncram_impl_g9vv                                      ; altera_work                         ;
;                            |rd_ptr_msb|                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                  ; altera_counter                                                ; altera_work                         ;
;                            |usedw_counter|                                        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|usedw_counter                                                                                               ; altera_counter                                                ; altera_work                         ;
;                            |wr_ptr|                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|wr_ptr                                                                                                      ; altera_counter                                                ; altera_work                         ;
;                   |ctrl_shadow_ss_rst_req_sync|                                   ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|ctrl_shadow_ss_rst_req_sync                                                                                                                        ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_coreclkout_hip_reset_sync|                                   ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|u_coreclkout_hip_reset_sync                                                                                                                        ; altera_std_synchronizer                                       ; altera_work                         ;
;                |u_pciess_cfg_if|                                                  ; 32.9 (11.4)          ; 49.4 (15.0)                      ; 16.5 (3.6)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 50 (21)             ; 110 (23)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if                                                                                                                                                                 ; pciess_cfg_if                                                 ; intel_pcie_gts_300                  ;
;                   |u_app_int_sync|                                                ; 3.4 (0.0)            ; 4.9 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_int_sync                                                                                                                                                  ; altera_std_synchronizer_bundle                                ; altera_work                         ;
;                      |sync[0].u|                                                  ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_int_sync|sync[0].u                                                                                                                                        ; altera_std_synchronizer                                       ; altera_work                         ;
;                      |sync[1].u|                                                  ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_int_sync|sync[1].u                                                                                                                                        ; altera_std_synchronizer                                       ; altera_work                         ;
;                      |sync[2].u|                                                  ; 0.9 (0.9)            ; 1.4 (1.4)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_int_sync|sync[2].u                                                                                                                                        ; altera_std_synchronizer                                       ; altera_work                         ;
;                      |sync[3].u|                                                  ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_int_sync|sync[3].u                                                                                                                                        ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_apps_pm_xmt_pme_sync|                                        ; 5.5 (0.0)            ; 8.8 (0.0)                        ; 3.3 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_pm_xmt_pme_sync                                                                                                                                          ; altera_std_synchronizer_bundle                                ; altera_work                         ;
;                      |sync[0].u|                                                  ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_pm_xmt_pme_sync|sync[0].u                                                                                                                                ; altera_std_synchronizer                                       ; altera_work                         ;
;                      |sync[1].u|                                                  ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_pm_xmt_pme_sync|sync[1].u                                                                                                                                ; altera_std_synchronizer                                       ; altera_work                         ;
;                      |sync[2].u|                                                  ; 0.6 (0.6)            ; 1.5 (1.5)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_pm_xmt_pme_sync|sync[2].u                                                                                                                                ; altera_std_synchronizer                                       ; altera_work                         ;
;                      |sync[3].u|                                                  ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_pm_xmt_pme_sync|sync[3].u                                                                                                                                ; altera_std_synchronizer                                       ; altera_work                         ;
;                      |sync[4].u|                                                  ; 0.7 (0.7)            ; 1.1 (1.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_pm_xmt_pme_sync|sync[4].u                                                                                                                                ; altera_std_synchronizer                                       ; altera_work                         ;
;                      |sync[5].u|                                                  ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_pm_xmt_pme_sync|sync[5].u                                                                                                                                ; altera_std_synchronizer                                       ; altera_work                         ;
;                      |sync[6].u|                                                  ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_pm_xmt_pme_sync|sync[6].u                                                                                                                                ; altera_std_synchronizer                                       ; altera_work                         ;
;                      |sync[7].u|                                                  ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_pm_xmt_pme_sync|sync[7].u                                                                                                                                ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_apps_ready_entr_l23_sync|                                    ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_ready_entr_l23_sync                                                                                                                                      ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_devatt_error_gen_sync|                                       ; 1.4 (0.9)            ; 2.7 (1.0)                        ; 1.2 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 5 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_devatt_error_gen_sync                                                                                                                                         ; pciess_vecsync_handshake                                      ; intel_pcie_gts_300                  ;
;                      |request_synchronizer_rd_clk|                                ; 0.6 (0.6)            ; 1.7 (1.7)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_devatt_error_gen_sync|request_synchronizer_rd_clk                                                                                                             ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_h2c_error_gen_sync|                                          ; 1.6 (1.0)            ; 2.5 (1.3)                        ; 0.9 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 6 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_h2c_error_gen_sync                                                                                                                                            ; pciess_vecsync_handshake                                      ; intel_pcie_gts_300                  ;
;                      |request_synchronizer_rd_clk|                                ; 0.6 (0.6)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_h2c_error_gen_sync|request_synchronizer_rd_clk                                                                                                                ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_hia_error_gen_sync|                                          ; 1.2 (0.7)            ; 2.5 (1.0)                        ; 1.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 5 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hia_error_gen_sync                                                                                                                                            ; pciess_vecsync_handshake                                      ; intel_pcie_gts_300                  ;
;                      |request_synchronizer_rd_clk|                                ; 0.6 (0.6)            ; 1.5 (1.5)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hia_error_gen_sync|request_synchronizer_rd_clk                                                                                                                ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_msix_error_gen_sync|                                         ; 1.8 (1.0)            ; 2.3 (1.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 5 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_msix_error_gen_sync                                                                                                                                           ; pciess_vecsync_handshake                                      ; intel_pcie_gts_300                  ;
;                      |request_synchronizer_rd_clk|                                ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_msix_error_gen_sync|request_synchronizer_rd_clk                                                                                                               ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_sys_atten_button_pressed_sync|                               ; 0.7 (0.7)            ; 1.1 (1.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_sys_atten_button_pressed_sync                                                                                                                                 ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_sys_cmd_cpled_int_sync|                                      ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_sys_cmd_cpled_int_sync                                                                                                                                        ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_sys_eml_interlock_engaged_sync|                              ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_sys_eml_interlock_engaged_sync                                                                                                                                ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_sys_mrl_sensor_chged_sync|                                   ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_sys_mrl_sensor_chged_sync                                                                                                                                     ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_sys_mrl_sensor_state_sync|                                   ; 0.6 (0.6)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_sys_mrl_sensor_state_sync                                                                                                                                     ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_sys_pre_det_chged_sync|                                      ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_sys_pre_det_chged_sync                                                                                                                                        ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_sys_pre_det_state_sync|                                      ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_sys_pre_det_state_sync                                                                                                                                        ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_sys_pwr_fault_det_sync|                                      ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_sys_pwr_fault_det_sync                                                                                                                                        ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_warm_rst_coreclk_n_sync|                                     ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_warm_rst_coreclk_n_sync                                                                                                                                       ; altera_std_synchronizer                                       ; altera_work                         ;
;                |u_pciess_clock_divider|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_clock_divider                                                                                                                                                          ; pciess_clock_divider                                          ; intel_pcie_gts_300                  ;
;                |u_pciess_rx_if|                                                   ; 30.4 (0.0)           ; 48.5 (0.0)                       ; 18.1 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 88 (0)                    ; 0 (0)         ; 8256              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if                                                                                                                                                                  ; pciess_rx_if                                                  ; intel_pcie_gts_300                  ;
;                   |u_pciess_rx_fifo|                                              ; 30.4 (0.4)           ; 48.5 (0.5)                       ; 18.1 (0.1)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 47 (2)              ; 88 (0)                    ; 0 (0)         ; 8256              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo                                                                                                                                                 ; sm_pciess_rx_fifo                                             ; intel_pcie_gts_300                  ;
;                      |u_ss_app_st_rx_fifo|                                        ; 30.1 (0.0)           ; 48.0 (0.0)                       ; 18.0 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 45 (0)              ; 88 (0)                    ; 0 (0)         ; 8256              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo                                                                                                                             ; dcfifo                                                        ; altera_work                         ;
;                         |auto_generated|                                          ; 30.1 (7.1)           ; 48.0 (10.2)                      ; 18.0 (3.1)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 45 (9)              ; 88 (21)                   ; 0 (0)         ; 8256              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated                                                                                                              ; dcfifo_mht32                                                  ; altera_work                         ;
;                            |fifo_altera_syncram|                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8256              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram                                                                                          ; altera_syncram_p5v51                                          ; altera_work                         ;
;                               |altera_syncram_impl1|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8256              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1                                                                     ; altera_syncram_impl_an56                                      ; altera_work                         ;
;                            |rdempty_eq_comp|                                      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rdempty_eq_comp                                                                                              ; cmpr_6oao                                                     ; altera_work                         ;
;                            |rdptr_g1p|                                            ; 5.5 (5.5)            ; 8.2 (8.2)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p                                                                                                    ; altera_gray_counter                                           ; altera_work                         ;
;                            |rs_dgwp|                                              ; 1.8 (0.0)            ; 6.0 (0.0)                        ; 4.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp                                                                                                      ; alt_synch_pipe_3kfo                                           ; altera_work                         ;
;                               |dffpipe7|                                          ; 1.8 (1.8)            ; 6.0 (6.0)                        ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe7                                                                                             ; dffpipe_kh9i1                                                 ; altera_work                         ;
;                            |wraclr|                                               ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wraclr                                                                                                       ; dffpipe_tni61                                                 ; altera_work                         ;
;                            |wrfull_eq_comp|                                       ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrfull_eq_comp                                                                                               ; cmpr_6oao                                                     ; altera_work                         ;
;                            |wrptr_g1p|                                            ; 4.7 (4.7)            ; 7.6 (7.6)                        ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrptr_g1p                                                                                                    ; altera_gray_counter                                           ; altera_work                         ;
;                            |wrptr_g_gray2bin|                                     ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrptr_g_gray2bin                                                                                             ; a_gray2bin_p4n42                                              ; altera_work                         ;
;                            |ws_brp|                                               ; 1.1 (1.1)            ; 1.4 (1.4)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_brp                                                                                                       ; dffpipe_7ua01                                                 ; altera_work                         ;
;                            |ws_bwp|                                               ; 1.4 (1.4)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_bwp                                                                                                       ; dffpipe_7ua01                                                 ; altera_work                         ;
;                            |ws_dgrp|                                              ; 1.8 (0.0)            ; 5.5 (0.0)                        ; 3.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp                                                                                                      ; alt_synch_pipe_3kfo                                           ; altera_work                         ;
;                               |dffpipe7|                                          ; 1.8 (1.8)            ; 5.5 (5.5)                        ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp|dffpipe7                                                                                             ; dffpipe_kh9i1                                                 ; altera_work                         ;
;                            |ws_dgrp_gray2bin|                                     ; 1.1 (1.1)            ; 1.4 (1.4)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp_gray2bin                                                                                             ; a_gray2bin_p4n42                                              ; altera_work                         ;
;                |u_pciess_sip_rst_seq|                                             ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_sip_rst_seq                                                                                                                                                            ; pciess_sip_rst_seq                                            ; intel_pcie_gts_300                  ;
;                |u_pciess_tx_if|                                                   ; 38.4 (0.0)           ; 58.2 (0.0)                       ; 19.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 106 (0)                   ; 0 (0)         ; 18496             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if                                                                                                                                                                  ; pciess_tx_if                                                  ; intel_pcie_gts_300                  ;
;                   |sm_pciess_tx.u_pciess_tx_fifo|                                 ; 38.4 (1.7)           ; 58.2 (1.7)                       ; 19.8 (0.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (2)              ; 106 (3)                   ; 0 (0)         ; 18496             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo                                                                                                                                    ; sm_pciess_tx_fifo                                             ; intel_pcie_gts_300                  ;
;                      |axi_st_clk_warm_rst_n|                                      ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_clk_warm_rst_n                                                                                                              ; altera_std_synchronizer                                       ; altera_work                         ;
;                      |axi_st_intf_fifo|                                           ; 35.0 (0.0)           ; 54.0 (0.0)                       ; 19.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 97 (0)                    ; 0 (0)         ; 18496             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo                                                                                                                   ; dcfifo                                                        ; altera_work                         ;
;                         |auto_generated|                                          ; 35.0 (8.7)           ; 54.0 (13.3)                      ; 19.0 (4.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (10)             ; 97 (23)                   ; 0 (0)         ; 18496             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated                                                                                                    ; dcfifo_4vr92                                                  ; altera_work                         ;
;                            |fifo_altera_syncram|                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18496             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram                                                                                ; altera_syncram_vi4l                                           ; altera_work                         ;
;                               |altera_syncram_impl1|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18496             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1                                                           ; altera_syncram_impl_6ie4                                      ; altera_work                         ;
;                            |rdaclr|                                               ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdaclr                                                                                             ; dffpipe_tni61                                                 ; altera_work                         ;
;                            |rdempty_eq_comp|                                      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdempty_eq_comp                                                                                    ; cmpr_0jdm1                                                    ; altera_work                         ;
;                            |rdptr_g1p|                                            ; 5.9 (5.9)            ; 8.3 (8.3)                        ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdptr_g1p                                                                                          ; altera_gray_counter                                           ; altera_work                         ;
;                            |rs_dgwp|                                              ; 2.3 (0.0)            ; 7.0 (0.0)                        ; 4.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rs_dgwp                                                                                            ; alt_synch_pipe_2cp01                                          ; altera_work                         ;
;                               |dffpipe8|                                          ; 2.3 (2.3)            ; 7.0 (7.0)                        ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe8                                                                                   ; dffpipe_j9jq1                                                 ; altera_work                         ;
;                            |wrfull_eq_comp|                                       ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrfull_eq_comp                                                                                     ; cmpr_0jdm1                                                    ; altera_work                         ;
;                            |wrptr_g1p|                                            ; 5.5 (5.5)            ; 6.9 (6.9)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g1p                                                                                          ; altera_gray_counter                                           ; altera_work                         ;
;                            |wrptr_g_gray2bin|                                     ; 1.3 (1.3)            ; 2.0 (2.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g_gray2bin                                                                                   ; a_gray2bin_h3l11                                              ; altera_work                         ;
;                            |ws_brp|                                               ; 1.6 (1.6)            ; 2.0 (2.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|ws_brp                                                                                             ; dffpipe_6mk81                                                 ; altera_work                         ;
;                            |ws_bwp|                                               ; 1.1 (1.1)            ; 1.8 (1.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|ws_bwp                                                                                             ; dffpipe_6mk81                                                 ; altera_work                         ;
;                            |ws_dgrp|                                              ; 2.2 (0.0)            ; 5.4 (0.0)                        ; 3.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|ws_dgrp                                                                                            ; alt_synch_pipe_2cp01                                          ; altera_work                         ;
;                               |dffpipe8|                                          ; 2.2 (2.2)            ; 5.4 (5.4)                        ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|ws_dgrp|dffpipe8                                                                                   ; dffpipe_j9jq1                                                 ; altera_work                         ;
;                            |ws_dgrp_gray2bin|                                     ; 1.9 (1.9)            ; 2.3 (2.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|ws_dgrp_gray2bin                                                                                   ; a_gray2bin_h3l11                                              ; altera_work                         ;
;                      |ss_rst_req_sync|                                            ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|ss_rst_req_sync                                                                                                                    ; altera_std_synchronizer                                       ; altera_work                         ;
;                |u_pciess_vf_err_if|                                               ; 19.1 (7.2)           ; 27.5 (8.0)                       ; 8.4 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (15)             ; 53 (17)                   ; 0 (0)         ; 480               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if                                                                                                                                                              ; pciess_vf_err_if                                              ; intel_pcie_gts_300                  ;
;                   |u_app_ss_vf_err_flag|                                          ; 11.3 (0.0)           ; 18.0 (0.0)                       ; 6.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 33 (0)                    ; 0 (0)         ; 480               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag                                                                                                                                         ; dcfifo                                                        ; altera_work                         ;
;                      |auto_generated|                                             ; 11.3 (1.5)           ; 18.0 (3.0)                       ; 6.7 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (2)              ; 33 (6)                    ; 0 (0)         ; 480               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated                                                                                                                          ; dcfifo_qq8v                                                   ; altera_work                         ;
;                         |fifo_altera_syncram|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 480               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|fifo_altera_syncram                                                                                                      ; altera_syncram_2h71                                           ; altera_work                         ;
;                            |altera_syncram_impl5|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 480               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|fifo_altera_syncram|altera_syncram_impl5                                                                                 ; altera_syncram_impl_9f852                                     ; altera_work                         ;
;                         |rdempty_eq_comp|                                         ; 1.2 (1.2)            ; 2.0 (2.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|rdempty_eq_comp                                                                                                          ; cmpr_6oao                                                     ; altera_work                         ;
;                         |rdptr_g1p|                                               ; 4.9 (4.9)            ; 7.2 (7.2)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|rdptr_g1p                                                                                                                ; altera_gray_counter                                           ; altera_work                         ;
;                         |rs_dgwp|                                                 ; 3.7 (0.0)            ; 5.8 (0.0)                        ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|rs_dgwp                                                                                                                  ; alt_synch_pipe_3kfo                                           ; altera_work                         ;
;                            |dffpipe7|                                             ; 3.7 (3.7)            ; 5.8 (5.8)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|rs_dgwp|dffpipe7                                                                                                         ; dffpipe_kh9i1                                                 ; altera_work                         ;
;                   |u_warm_rst_coreclk_n_sync|                                     ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_warm_rst_coreclk_n_sync                                                                                                                                    ; altera_std_synchronizer                                       ; altera_work                         ;
;             |u_axi_st_areset_n_axi_st_clk_sync|                                   ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|u_axi_st_areset_n_axi_st_clk_sync                                                                                                                                                               ; altera_std_synchronizer                                       ; altera_work                         ;
;             |u_ninit_done_n_sync|                                                 ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|u_ninit_done_n_sync                                                                                                                                                                             ; altera_std_synchronizer                                       ; altera_work                         ;
;             |u_pld_warm_rst_rdy_n_sync|                                           ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|u_pld_warm_rst_rdy_n_sync                                                                                                                                                                       ; altera_std_synchronizer                                       ; altera_work                         ;
;             |u_ss_rst_seq|                                                        ; 6.7 (0.9)            ; 11.4 (0.9)                       ; 4.7 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|u_ss_rst_seq                                                                                                                                                                                    ; PCIESS_RST_SEQ                                                ; intel_pcie_gts_300                  ;
;                |gen_hs_rdy_sync[0].gen_init_to_hs_sync[0].hs_rdy_sync|            ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|u_ss_rst_seq|gen_hs_rdy_sync[0].gen_init_to_hs_sync[0].hs_rdy_sync                                                                                                                              ; hssi_ss_std_synchronizer_nocut                                ; intel_pcie_gts_300                  ;
;                |gen_hs_rdy_sync[0].gen_init_to_hs_sync[1].hs_rdy_sync|            ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|u_ss_rst_seq|gen_hs_rdy_sync[0].gen_init_to_hs_sync[1].hs_rdy_sync                                                                                                                              ; hssi_ss_std_synchronizer_nocut                                ; intel_pcie_gts_300                  ;
;                |gen_hs_rdy_sync[1].gen_init_to_hs_sync[0].hs_rdy_sync|            ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|u_ss_rst_seq|gen_hs_rdy_sync[1].gen_init_to_hs_sync[0].hs_rdy_sync                                                                                                                              ; hssi_ss_std_synchronizer_nocut                                ; intel_pcie_gts_300                  ;
;                |gen_hs_rdy_sync[1].gen_init_to_hs_sync[1].hs_rdy_sync|            ; 0.6 (0.6)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|u_ss_rst_seq|gen_hs_rdy_sync[1].gen_init_to_hs_sync[1].hs_rdy_sync                                                                                                                              ; hssi_ss_std_synchronizer_nocut                                ; intel_pcie_gts_300                  ;
;                |gen_hs_req_sync[0].hs_req_sync|                                   ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|u_ss_rst_seq|gen_hs_req_sync[0].hs_req_sync                                                                                                                                                     ; hssi_ss_std_synchronizer_nocut                                ; intel_pcie_gts_300                  ;
;                |gen_hs_req_sync[1].hs_req_sync|                                   ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|u_ss_rst_seq|gen_hs_req_sync[1].hs_req_sync                                                                                                                                                     ; hssi_ss_std_synchronizer_nocut                                ; intel_pcie_gts_300                  ;
;                |gen_resp_rst_sync[0].resp_rst_sync|                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|u_ss_rst_seq|gen_resp_rst_sync[0].resp_rst_sync                                                                                                                                                 ; hssi_ss_std_synchronizer_nocut                                ; intel_pcie_gts_300                  ;
;                |gen_resp_rst_sync[1].resp_rst_sync|                               ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|u_ss_rst_seq|gen_resp_rst_sync[1].resp_rst_sync                                                                                                                                                 ; hssi_ss_std_synchronizer_nocut                                ; intel_pcie_gts_300                  ;
;    |iopll0|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 1 (0)  ; iopll0                                                                                                                                                                                                              ; pcie_ed_iopll0                                                ; pcie_ed_iopll0                      ;
;       |iopll0|                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 1 (1)  ; iopll0|iopll0                                                                                                                                                                                                       ; pcie_ed_iopll0_altera_iopll_1931_klgmlua                      ; altera_iopll_1931                   ;
;    |mem0|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; mem0                                                                                                                                                                                                                ; pcie_ed_MEM0                                                  ; pcie_ed_MEM0                        ;
;       |mem0|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; mem0|mem0                                                                                                                                                                                                           ; pcie_ed_MEM0_intel_onchip_memory_147_cp2b3ba                  ; intel_onchip_memory_147             ;
;          |altera_syncram_component|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; mem0|mem0|altera_syncram_component                                                                                                                                                                                  ; altera_syncram                                                ; altera_work                         ;
;             |auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; mem0|mem0|altera_syncram_component|auto_generated                                                                                                                                                                   ; altera_syncram_1qum                                           ; altera_work                         ;
;                |altera_syncram_impl1|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1                                                                                                                                              ; altera_syncram_impl_l5ng1                                     ; altera_work                         ;
;    |mm_interconnect_0|                                                            ; 237.8 (0.0)          ; 333.2 (0.0)                      ; 95.5 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 141 (0)             ; 691 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; mm_interconnect_0                                                                                                                                                                                                   ; pcie_ed_altera_mm_interconnect_1920_574ptny                   ; altera_mm_interconnect_1920         ;
;       |mem0_s1_agent|                                                             ; 6.9 (1.1)            ; 6.9 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (3)              ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; mm_interconnect_0|mem0_s1_agent                                                                                                                                                                                     ; pcie_ed_altera_merlin_slave_agent_1921_b6r3djy                ; altera_merlin_slave_agent_1921      ;
;          |uncompressor|                                                           ; 5.8 (5.8)            ; 5.8 (5.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; mm_interconnect_0|mem0_s1_agent|uncompressor                                                                                                                                                                        ; altera_merlin_burst_uncompressor                              ; altera_merlin_slave_agent_1921      ;
;       |mem0_s1_agent_rsp_fifo|                                                    ; 9.7 (9.7)            ; 12.0 (12.0)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; mm_interconnect_0|mem0_s1_agent_rsp_fifo                                                                                                                                                                            ; pcie_ed_altera_avalon_sc_fifo_1931_fzgstwy                    ; altera_avalon_sc_fifo_1931          ;
;       |mem0_s1_burst_adapter|                                                     ; 189.5 (0.0)          ; 282.6 (0.0)                      ; 93.1 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 634 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; mm_interconnect_0|mem0_s1_burst_adapter                                                                                                                                                                             ; pcie_ed_altera_merlin_burst_adapter_1931_isablti              ; altera_merlin_burst_adapter_1931    ;
;          |altera_merlin_burst_adapter_13_1.burst_adapter|                         ; 189.5 (189.5)        ; 282.6 (282.6)                    ; 93.1 (93.1)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 68 (68)             ; 634 (634)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                              ; altera_merlin_burst_adapter_13_1                              ; altera_merlin_burst_adapter_1931    ;
;       |mem0_s1_translator|                                                        ; 1.2 (1.2)            ; 1.7 (1.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; mm_interconnect_0|mem0_s1_translator                                                                                                                                                                                ; pcie_ed_altera_merlin_slave_translator_191_x56fcki            ; altera_merlin_slave_translator_191  ;
;       |pio0_pio_master_agent|                                                     ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; mm_interconnect_0|pio0_pio_master_agent                                                                                                                                                                             ; pcie_ed_altera_merlin_master_agent_1921_2inlndi               ; altera_merlin_master_agent_1921     ;
;       |pio0_pio_master_translator|                                                ; 28.4 (28.4)          ; 28.4 (28.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; mm_interconnect_0|pio0_pio_master_translator                                                                                                                                                                        ; pcie_ed_altera_merlin_master_translator_192_lykd4la           ; altera_merlin_master_translator_192 ;
;    |pio0|                                                                         ; 8717.5 (0.0)         ; 10917.5 (0.0)                    ; 2235.9 (0.0)                                      ; 36.0 (0.0)                       ; 400.0 (0.0)          ; 10334 (0)           ; 25345 (0)                 ; 0 (0)         ; 913608            ; 154   ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0                                                                                                                                                                                                                ; pcie_ed_pio0                                                  ; pcie_ed_pio0                        ;
;       |pio0|                                                                      ; 8717.5 (6.3)         ; 10917.5 (8.4)                    ; 2235.9 (2.1)                                      ; 36.0 (0.0)                       ; 400.0 (0.0)          ; 10334 (13)          ; 25345 (12)                ; 0 (0)         ; 913608            ; 154   ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0                                                                                                                                                                                                           ; pcie_ed_pio0_intel_pcie_pio_gts_234_bnb5jay                   ; intel_pcie_pio_gts_234              ;
;          |altera_pcie_256s_512s_adapter_inst|                                     ; 1092.0 (0.0)         ; 1404.1 (0.0)                     ; 324.3 (0.0)                                       ; 12.2 (0.0)                       ; 400.0 (0.0)          ; 804 (0)             ; 2640 (0)                  ; 0 (0)         ; 38336             ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst                                                                                                                                                                        ; altera_pcie_s10_gen3x16_adapter                               ; intel_pcie_pio_gts_234              ;
;             |u_rx_st_if|                                                          ; 323.1 (232.4)        ; 455.7 (331.9)                    ; 133.3 (100.2)                                     ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 165 (16)            ; 1303 (1046)               ; 0 (0)         ; 38336             ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if                                                                                                                                                             ; altera_pcie_s10_gen3x16_rx_st_if                              ; intel_pcie_pio_gts_234              ;
;                |rx_fifo_hi|                                                       ; 43.9 (0.0)           ; 60.0 (0.0)                       ; 16.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 126 (0)                   ; 0 (0)         ; 16384             ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi                                                                                                                                                  ; dcfifo                                                        ; altera_work                         ;
;                   |auto_generated|                                                ; 43.9 (14.2)          ; 60.0 (21.5)                      ; 16.1 (7.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (18)             ; 126 (37)                  ; 0 (0)         ; 16384             ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated                                                                                                                                   ; dcfifo_ppe42                                                  ; altera_work                         ;
;                      |fifo_altera_syncram|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram                                                                                                               ; altera_syncram_0lka1                                          ; altera_work                         ;
;                         |altera_syncram_impl5|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram|altera_syncram_impl5                                                                                          ; altera_syncram_impl_148b                                      ; altera_work                         ;
;                      |rdptr_g1p|                                                  ; 7.7 (7.7)            ; 7.7 (7.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rdptr_g1p                                                                                                                         ; altera_gray_counter                                           ; altera_work                         ;
;                      |rdptr_g_gray2bin|                                           ; 1.6 (1.6)            ; 1.6 (1.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rdptr_g_gray2bin                                                                                                                  ; a_gray2bin_h3l11                                              ; altera_work                         ;
;                      |rs_brp|                                                     ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_brp                                                                                                                            ; dffpipe_6mk81                                                 ; altera_work                         ;
;                      |rs_bwp|                                                     ; 0.8 (0.8)            ; 1.6 (1.6)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_bwp                                                                                                                            ; dffpipe_6mk81                                                 ; altera_work                         ;
;                      |rs_dgwp|                                                    ; 3.2 (0.0)            ; 5.8 (0.0)                        ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp                                                                                                                           ; alt_synch_pipe_4cp01                                          ; altera_work                         ;
;                         |dffpipe7|                                                ; 3.2 (3.2)            ; 5.8 (5.8)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp|dffpipe7                                                                                                                  ; dffpipe_l9jq1                                                 ; altera_work                         ;
;                      |rs_dgwp_gray2bin|                                           ; 0.8 (0.8)            ; 1.6 (1.6)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp_gray2bin                                                                                                                  ; a_gray2bin_h3l11                                              ; altera_work                         ;
;                      |wraclr|                                                     ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wraclr                                                                                                                            ; dffpipe_tni61                                                 ; altera_work                         ;
;                      |wrptr_g1p|                                                  ; 5.9 (5.9)            ; 7.2 (7.2)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g1p                                                                                                                         ; altera_gray_counter                                           ; altera_work                         ;
;                      |wrptr_g_gray2bin|                                           ; 1.2 (1.2)            ; 1.8 (1.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g_gray2bin                                                                                                                  ; a_gray2bin_h3l11                                              ; altera_work                         ;
;                      |ws_brp|                                                     ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|ws_brp                                                                                                                            ; dffpipe_6mk81                                                 ; altera_work                         ;
;                      |ws_bwp|                                                     ; 1.1 (1.1)            ; 1.7 (1.7)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|ws_bwp                                                                                                                            ; dffpipe_6mk81                                                 ; altera_work                         ;
;                      |ws_dgrp|                                                    ; 3.1 (0.0)            ; 3.9 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|ws_dgrp                                                                                                                           ; alt_synch_pipe_5cp01                                          ; altera_work                         ;
;                         |dffpipe10|                                               ; 3.1 (3.1)            ; 3.9 (3.9)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|ws_dgrp|dffpipe10                                                                                                                 ; dffpipe_m9jq1                                                 ; altera_work                         ;
;                      |ws_dgrp_gray2bin|                                           ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|ws_dgrp_gray2bin                                                                                                                  ; a_gray2bin_h3l11                                              ; altera_work                         ;
;                |rx_fifo_lo|                                                       ; 46.8 (0.0)           ; 63.8 (0.0)                       ; 17.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (0)              ; 131 (0)                   ; 0 (0)         ; 21952             ; 9     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo                                                                                                                                                  ; dcfifo                                                        ; altera_work                         ;
;                   |auto_generated|                                                ; 46.8 (15.8)          ; 63.8 (19.5)                      ; 17.0 (3.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (19)             ; 131 (41)                  ; 0 (0)         ; 21952             ; 9     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated                                                                                                                                   ; dcfifo_f9t6                                                   ; altera_work                         ;
;                      |fifo_altera_syncram|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 21952             ; 9     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram                                                                                                               ; altera_syncram_m3f71                                          ; altera_work                         ;
;                         |altera_syncram_impl5|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 21952             ; 9     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5                                                                                          ; altera_syncram_impl_me7c                                      ; altera_work                         ;
;                      |rdemp_eq_comp_lsb_mux|                                      ; 1.6 (1.6)            ; 1.9 (1.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                             ; mux_qvij                                                      ; altera_work                         ;
;                      |rdemp_eq_comp_msb_mux|                                      ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdemp_eq_comp_msb_mux                                                                                                             ; mux_qvij                                                      ; altera_work                         ;
;                      |rdptr_g1p|                                                  ; 5.7 (5.7)            ; 7.8 (7.8)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p                                                                                                                         ; altera_gray_counter                                           ; altera_work                         ;
;                      |rdptr_g_gray2bin|                                           ; 1.9 (1.9)            ; 2.6 (2.6)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g_gray2bin                                                                                                                  ; a_gray2bin_h3l11                                              ; altera_work                         ;
;                      |rs_brp|                                                     ; 1.2 (1.2)            ; 1.8 (1.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_brp                                                                                                                            ; dffpipe_6mk81                                                 ; altera_work                         ;
;                      |rs_bwp|                                                     ; 1.0 (1.0)            ; 1.6 (1.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_bwp                                                                                                                            ; dffpipe_6mk81                                                 ; altera_work                         ;
;                      |rs_dgwp|                                                    ; 3.0 (0.0)            ; 4.8 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp                                                                                                                           ; alt_synch_pipe_2cp01                                          ; altera_work                         ;
;                         |dffpipe8|                                                ; 3.0 (3.0)            ; 4.8 (4.8)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp|dffpipe8                                                                                                                  ; dffpipe_j9jq1                                                 ; altera_work                         ;
;                      |rs_dgwp_gray2bin|                                           ; 1.4 (1.4)            ; 2.0 (2.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp_gray2bin                                                                                                                  ; a_gray2bin_h3l11                                              ; altera_work                         ;
;                      |wraclr|                                                     ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wraclr                                                                                                                            ; dffpipe_tni61                                                 ; altera_work                         ;
;                      |wrptr_g1p|                                                  ; 5.7 (5.7)            ; 6.9 (6.9)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wrptr_g1p                                                                                                                         ; altera_gray_counter                                           ; altera_work                         ;
;                      |wrptr_g_gray2bin|                                           ; 0.9 (0.9)            ; 2.1 (2.1)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wrptr_g_gray2bin                                                                                                                  ; a_gray2bin_h3l11                                              ; altera_work                         ;
;                      |ws_brp|                                                     ; 1.1 (1.1)            ; 1.6 (1.6)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|ws_brp                                                                                                                            ; dffpipe_6mk81                                                 ; altera_work                         ;
;                      |ws_bwp|                                                     ; 1.1 (1.1)            ; 1.8 (1.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|ws_bwp                                                                                                                            ; dffpipe_6mk81                                                 ; altera_work                         ;
;                      |ws_dgrp|                                                    ; 3.1 (0.0)            ; 4.8 (0.0)                        ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|ws_dgrp                                                                                                                           ; alt_synch_pipe_3cp01                                          ; altera_work                         ;
;                         |dffpipe11|                                               ; 3.1 (3.1)            ; 4.8 (4.8)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|ws_dgrp|dffpipe11                                                                                                                 ; dffpipe_k9jq1                                                 ; altera_work                         ;
;                      |ws_dgrp_gray2bin|                                           ; 1.1 (1.1)            ; 1.9 (1.9)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|ws_dgrp_gray2bin                                                                                                                  ; a_gray2bin_h3l11                                              ; altera_work                         ;
;             |u_tx_st_if|                                                          ; 769.0 (336.5)        ; 948.4 (511.2)                    ; 191.0 (186.2)                                     ; 11.5 (11.5)                      ; 400.0 (0.0)          ; 639 (589)           ; 1337 (1221)               ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if                                                                                                                                                             ; altera_pcie_s10_gen3x16_tx_st_if                              ; intel_pcie_pio_gts_234              ;
;                |tx_fifo_hi|                                                       ; 206.0 (6.0)          ; 206.0 (6.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 200.0 (0.0)          ; 10 (10)             ; 28 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi                                                                                                                                                  ; altera_pcie_s10_gen3x16_dcfifo                                ; intel_pcie_pio_gts_234              ;
;                   |m0|                                                            ; 200.0 (200.0)        ; 200.0 (200.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 200.0 (200.0)        ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0                                                                                                                                               ; alt_mlab                                                      ; intel_pcie_pio_gts_234              ;
;                |tx_fifo_lo|                                                       ; 226.5 (14.2)         ; 231.2 (14.9)                     ; 4.8 (0.7)                                         ; 0.0 (0.0)                        ; 200.0 (0.0)          ; 40 (24)             ; 88 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo                                                                                                                                                  ; altera_pcie_s10_gen3x16_dcfifo                                ; intel_pcie_pio_gts_234              ;
;                   |gx0|                                                           ; 5.5 (3.2)            ; 7.4 (4.7)                        ; 1.9 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 26 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0                                                                                                                                              ; altera_s10_pcie_gen3x16_gpx3                                  ; intel_pcie_pio_gts_234              ;
;                      |u_din_gry_sync|                                             ; 2.3 (2.3)            ; 2.7 (2.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|u_din_gry_sync                                                                                                                               ; sync_bit                                                      ; intel_pcie_pio_gts_234              ;
;                   |gx1|                                                           ; 6.8 (5.1)            ; 9.0 (6.3)                        ; 2.2 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 25 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1                                                                                                                                              ; altera_s10_pcie_gen3x16_gpx3                                  ; intel_pcie_pio_gts_234              ;
;                      |u_din_gry_sync|                                             ; 1.7 (1.7)            ; 2.7 (2.7)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|u_din_gry_sync                                                                                                                               ; sync_bit                                                      ; intel_pcie_pio_gts_234              ;
;                   |m0|                                                            ; 200.0 (200.0)        ; 200.0 (200.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 200.0 (200.0)        ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0                                                                                                                                               ; alt_mlab                                                      ; intel_pcie_pio_gts_234              ;
;          |altpcied_rx_adaptor_inst|                                               ; 2592.1 (793.3)       ; 2985.8 (793.2)                   ; 399.1 (0.0)                                       ; 5.4 (0.1)                        ; 0.0 (0.0)            ; 3322 (2093)         ; 7422 (22)                 ; 0 (0)         ; 43456             ; 39    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst                                                                                                                                                                                  ; altpcied_rx_adaptor                                           ; intel_pcie_pio_gts_234              ;
;             |u_avst_fifo_pipeline|                                                ; 96.6 (96.6)          ; 164.2 (164.2)                    ; 67.7 (67.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 388 (388)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_fifo_pipeline                                                                                                                                                             ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;             |u_avst_rx_fifo|                                                      ; 20.0 (0.0)           ; 20.7 (0.0)                       ; 0.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 555 (0)                   ; 0 (0)         ; 24960             ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo                                                                                                                                                                   ; scfifo                                                        ; altera_work                         ;
;                |auto_generated|                                                   ; 20.0 (3.2)           ; 20.7 (3.5)                       ; 0.8 (0.3)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 36 (5)              ; 555 (1)                   ; 0 (0)         ; 24960             ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated                                                                                                                                                    ; scfifo_ma3g                                                   ; altera_work                         ;
;                   |dpfifo|                                                        ; 16.8 (2.2)           ; 17.2 (2.2)                       ; 0.4 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 31 (7)              ; 554 (0)                   ; 0 (0)         ; 24960             ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo                                                                                                                                             ; a_dpfifo_mlau1                                                ; altera_work                         ;
;                      |FIFOram|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 522 (0)                   ; 0 (0)         ; 24960             ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                     ; altera_syncram_h5j31                                          ; altera_work                         ;
;                         |altera_syncram_impl1|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 522 (522)                 ; 0 (0)         ; 24960             ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                                                ; altera_syncram_impl_a16a                                      ; altera_work                         ;
;                      |fifo_state|                                                 ; 5.8 (2.4)            ; 5.8 (2.5)                        ; 0.0 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (4)              ; 12 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|fifo_state                                                                                                                                  ; a_fefifo_ouq31                                                ; altera_work                         ;
;                         |count_usedw|                                             ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                      ; cntr_lnaj1                                                    ; altera_work                         ;
;                      |rd_ptr_count|                                               ; 3.7 (3.7)            ; 4.6 (4.6)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                                ; altera_counter                                                ; altera_work                         ;
;                      |wr_ptr|                                                     ; 4.2 (4.2)            ; 4.7 (4.7)                        ; 0.6 (0.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 7 (7)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                      ; altera_counter                                                ; altera_work                         ;
;             |u_avst_rx_pipeline_1a|                                               ; 4.3 (4.3)            ; 5.5 (5.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_1a                                                                                                                                                            ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;             |u_avst_rx_pipeline_1b|                                               ; 311.9 (311.9)        ; 339.5 (339.5)                    ; 27.6 (27.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 421 (421)           ; 1296 (1296)               ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_1b                                                                                                                                                            ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;             |u_avst_rx_pipeline_2a|                                               ; 2.5 (2.5)            ; 3.2 (3.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_2a                                                                                                                                                            ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;             |u_avst_rx_pipeline_2b|                                               ; 103.6 (103.6)        ; 128.5 (128.5)                    ; 25.0 (25.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 638 (638)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_2b                                                                                                                                                            ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;             |u_avst_rx_pipeline_3a|                                               ; 16.4 (16.4)          ; 17.0 (17.0)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3a                                                                                                                                                            ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;             |u_avst_rx_pipeline_3b|                                               ; 308.4 (308.4)        ; 331.5 (331.5)                    ; 23.1 (23.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 419 (419)           ; 1120 (1120)               ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b                                                                                                                                                            ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;             |u_avst_rx_pipeline_4|                                                ; 298.8 (298.8)        ; 338.9 (338.9)                    ; 40.2 (40.2)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 1493 (1493)               ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4                                                                                                                                                             ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;             |u_axi_rx_pipeline_0|                                                 ; 292.2 (292.2)        ; 437.0 (437.0)                    ; 149.8 (149.8)                                     ; 5.0 (5.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1166 (1166)               ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0                                                                                                                                                              ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;             |u_axi_rx_pipeline_1|                                                 ; 298.5 (298.5)        ; 363.5 (363.5)                    ; 65.0 (65.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 294 (294)           ; 581 (581)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_1                                                                                                                                                              ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;             |u_ss_app_st_rx_fifo|                                                 ; 22.4 (0.0)           ; 38.2 (0.0)                       ; 15.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 86 (0)                    ; 0 (0)         ; 18496             ; 29    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo                                                                                                                                                              ; dcfifo                                                        ; altera_work                         ;
;                |auto_generated|                                                   ; 22.4 (6.6)           ; 38.2 (11.3)                      ; 15.8 (4.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (5)              ; 86 (30)                   ; 0 (0)         ; 18496             ; 29    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated                                                                                                                                               ; dcfifo_e6mf1                                                  ; altera_work                         ;
;                   |fifo_altera_syncram|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18496             ; 29    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram                                                                                                                           ; altera_syncram_agq52                                          ; altera_work                         ;
;                      |altera_syncram_impl1|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18496             ; 29    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1                                                                                                      ; altera_syncram_impl_943d1                                     ; altera_work                         ;
;                   |rdptr_g1p|                                                     ; 6.2 (6.2)            ; 9.5 (9.5)                        ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p                                                                                                                                     ; altera_gray_counter                                           ; altera_work                         ;
;                   |rs_dgwp|                                                       ; 1.5 (0.0)            ; 5.0 (0.0)                        ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp                                                                                                                                       ; alt_synch_pipe_4s5g                                           ; altera_work                         ;
;                      |dffpipe5|                                                   ; 1.5 (1.5)            ; 5.0 (5.0)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe5                                                                                                                              ; dffpipe_lpv91                                                 ; altera_work                         ;
;                   |wraclr|                                                        ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wraclr                                                                                                                                        ; dffpipe_tni61                                                 ; altera_work                         ;
;                   |wrfull_eq_comp|                                                ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrfull_eq_comp                                                                                                                                ; cmpr_dt742                                                    ; altera_work                         ;
;                   |wrptr_g1p|                                                     ; 4.1 (4.1)            ; 5.5 (5.5)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g1p                                                                                                                                     ; altera_gray_counter                                           ; altera_work                         ;
;                   |ws_dgrp|                                                       ; 2.0 (0.0)            ; 5.0 (0.0)                        ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp                                                                                                                                       ; alt_synch_pipe_4s5g                                           ; altera_work                         ;
;                      |dffpipe5|                                                   ; 2.0 (2.0)            ; 5.0 (5.0)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp|dffpipe5                                                                                                                              ; dffpipe_lpv91                                                 ; altera_work                         ;
;             |u_warm_rst_coreclk2_n_sync|                                          ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk2_n_sync                                                                                                                                                       ; altera_std_synchronizer                                       ; altera_work                         ;
;             |u_warm_rst_coreclk3_n_sync|                                          ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk3_n_sync                                                                                                                                                       ; altera_std_synchronizer                                       ; altera_work                         ;
;             |u_warm_rst_coreclk4_n_sync|                                          ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk4_n_sync                                                                                                                                                       ; altera_std_synchronizer                                       ; altera_work                         ;
;             |u_warm_rst_coreclk_n_sync|                                           ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk_n_sync                                                                                                                                                        ; altera_std_synchronizer                                       ; altera_work                         ;
;          |altpcied_tx_adaptor_inst|                                               ; 1103.6 (3.9)         ; 1444.7 (4.4)                     ; 350.5 (0.5)                                       ; 9.4 (0.0)                        ; 0.0 (0.0)            ; 1599 (6)            ; 4209 (10)                 ; 0 (0)         ; 12360             ; 33    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst                                                                                                                                                                                  ; altpcied_tx_adaptor                                           ; intel_pcie_pio_gts_234              ;
;             |altpcied_tx_packer_inst|                                             ; 813.7 (529.6)        ; 1085.0 (768.2)                   ; 280.6 (246.5)                                     ; 9.3 (7.9)                        ; 0.0 (0.0)            ; 1207 (840)          ; 3366 (2537)               ; 0 (0)         ; 8232              ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst                                                                                                                                                          ; altpcied_tx_packer                                            ; intel_pcie_pio_gts_234              ;
;                |ready_pipeline_inst0|                                             ; 271.4 (271.4)        ; 302.0 (302.0)                    ; 31.8 (31.8)                                       ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 347 (347)           ; 798 (798)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0                                                                                                                                     ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;                |tx_packer_fifo_inst|                                              ; 12.2 (0.0)           ; 14.2 (0.0)                       ; 2.2 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 18 (0)              ; 31 (0)                    ; 0 (0)         ; 8232              ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst                                                                                                                                      ; scfifo                                                        ; altera_work                         ;
;                   |auto_generated|                                                ; 12.2 (1.0)           ; 14.2 (1.0)                       ; 2.2 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 18 (1)              ; 31 (1)                    ; 0 (0)         ; 8232              ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated                                                                                                                       ; scfifo_h6oo1                                                  ; altera_work                         ;
;                      |dpfifo|                                                     ; 11.2 (5.0)           ; 13.2 (5.0)                       ; 2.2 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 17 (9)              ; 30 (8)                    ; 0 (0)         ; 8232              ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo                                                                                                                ; a_dpfifo_6pp8                                                 ; altera_work                         ;
;                         |FIFOram|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8232              ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram                                                                                                        ; altera_syncram_8pf6                                           ; altera_work                         ;
;                            |altera_syncram_impl1|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8232              ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                   ; altera_syncram_impl_7pvs1                                     ; altera_work                         ;
;                         |rd_ptr_msb|                                              ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|rd_ptr_msb                                                                                                     ; altera_counter                                                ; altera_work                         ;
;                         |usedw_counter|                                           ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|usedw_counter                                                                                                  ; altera_counter                                                ; altera_work                         ;
;                         |wr_ptr|                                                  ; 3.8 (3.8)            ; 5.5 (5.5)                        ; 1.8 (1.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|wr_ptr                                                                                                         ; altera_counter                                                ; altera_work                         ;
;                |tx_packer_steer_inst|                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_steer_inst                                                                                                                                     ; tx_packer_steer                                               ; intel_pcie_gts_300                  ;
;             |axi_st_clk_warm_rst_n|                                               ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_clk_warm_rst_n                                                                                                                                                            ; altera_std_synchronizer                                       ; altera_work                         ;
;             |axi_st_intf_fifo|                                                    ; 23.0 (0.0)           ; 37.3 (0.0)                       ; 14.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 74 (0)                    ; 0 (0)         ; 4128              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo                                                                                                                                                                 ; dcfifo                                                        ; altera_work                         ;
;                |auto_generated|                                                   ; 23.0 (7.2)           ; 37.3 (9.8)                       ; 14.3 (2.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (8)              ; 74 (17)                   ; 0 (0)         ; 4128              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated                                                                                                                                                  ; dcfifo_cef8                                                   ; altera_work                         ;
;                   |fifo_altera_syncram|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4128              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram                                                                                                                              ; altera_syncram_5aso                                           ; altera_work                         ;
;                      |altera_syncram_impl1|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4128              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1                                                                                                         ; altera_syncram_impl_tich1                                     ; altera_work                         ;
;                   |rdaclr|                                                        ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rdaclr                                                                                                                                           ; dffpipe_tni61                                                 ; altera_work                         ;
;                   |rdptr_g1p|                                                     ; 4.2 (4.2)            ; 6.5 (6.5)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rdptr_g1p                                                                                                                                        ; altera_gray_counter                                           ; altera_work                         ;
;                   |rs_dgwp|                                                       ; 2.3 (0.0)            ; 5.0 (0.0)                        ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rs_dgwp                                                                                                                                          ; alt_synch_pipe_4s5g                                           ; altera_work                         ;
;                      |dffpipe5|                                                   ; 2.3 (2.3)            ; 5.0 (5.0)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe5                                                                                                                                 ; dffpipe_lpv91                                                 ; altera_work                         ;
;                   |wrfull_eq_comp|                                                ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|wrfull_eq_comp                                                                                                                                   ; cmpr_dt742                                                    ; altera_work                         ;
;                   |wrptr_g1p|                                                     ; 3.9 (3.9)            ; 5.7 (5.7)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|wrptr_g1p                                                                                                                                        ; altera_gray_counter                                           ; altera_work                         ;
;                   |wrptr_g_gray2bin|                                              ; 0.4 (0.4)            ; 0.8 (0.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|wrptr_g_gray2bin                                                                                                                                 ; a_gray2bin_06pt                                               ; altera_work                         ;
;                   |ws_brp|                                                        ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|ws_brp                                                                                                                                           ; dffpipe_861o                                                  ; altera_work                         ;
;                   |ws_bwp|                                                        ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|ws_bwp                                                                                                                                           ; dffpipe_861o                                                  ; altera_work                         ;
;                   |ws_dgrp|                                                       ; 1.4 (0.0)            ; 4.0 (0.0)                        ; 2.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|ws_dgrp                                                                                                                                          ; alt_synch_pipe_4s5g                                           ; altera_work                         ;
;                      |dffpipe5|                                                   ; 1.4 (1.4)            ; 4.0 (4.0)                        ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|ws_dgrp|dffpipe5                                                                                                                                 ; dffpipe_lpv91                                                 ; altera_work                         ;
;                   |ws_dgrp_gray2bin|                                              ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|ws_dgrp_gray2bin                                                                                                                                 ; a_gray2bin_06pt                                               ; altera_work                         ;
;             |coreclk_warm_rst_n|                                                  ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|coreclk_warm_rst_n                                                                                                                                                               ; altera_std_synchronizer                                       ; altera_work                         ;
;             |coreclk_warm_rst_n3|                                                 ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|coreclk_warm_rst_n3                                                                                                                                                              ; altera_std_synchronizer                                       ; altera_work                         ;
;             |ready_pipeline_inst0|                                                ; 259.7 (259.7)        ; 312.6 (312.6)                    ; 52.9 (52.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 350 (350)           ; 747 (747)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|ready_pipeline_inst0                                                                                                                                                             ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;             |ss_rst_req_sync|                                                     ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|ss_rst_req_sync                                                                                                                                                                  ; altera_std_synchronizer                                       ; altera_work                         ;
;             |tx_data_builder_inst|                                                ; 0.1 (0.1)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|tx_data_builder_inst                                                                                                                                                             ; tx_data_builder                                               ; intel_pcie_gts_300                  ;
;          |crdt_intf|                                                              ; 80.1 (80.1)          ; 86.8 (86.8)                      ; 6.7 (6.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 142 (142)           ; 161 (161)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|crdt_intf                                                                                                                                                                                                 ; intel_pcie_bam_v2_crdt_intf                                   ; intel_pcie_pio_gts_234              ;
;          |g_pipeline_en.pio|                                                      ; 3797.9 (0.0)         ; 4931.8 (0.0)                     ; 1142.9 (0.0)                                      ; 9.0 (0.0)                        ; 0.0 (0.0)            ; 4402 (0)            ; 10824 (0)                 ; 0 (0)         ; 819456            ; 66    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio                                                                                                                                                                                         ; intel_pcie_bam_pipeline                                       ; intel_pcie_pio_gts_234              ;
;             |bam_avmm_intf|                                                       ; 205.2 (205.2)        ; 291.5 (291.5)                    ; 94.9 (94.9)                                       ; 8.7 (8.7)                        ; 0.0 (0.0)            ; 136 (136)           ; 1242 (1242)               ; 0 (0)         ; 262144            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf                                                                                                                                                                           ; intel_pcie_bam_avmm_intf_pipeline                             ; intel_pcie_pio_gts_234              ;
;                |cplram_data_buff|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff                                                                                                                                                          ; altsyncram                                                    ; altera_work                         ;
;                   |auto_generated|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated                                                                                                                                           ; altsyncram_a87i1                                              ; altera_work                         ;
;                      |altera_syncram_impl1|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1                                                                                                                      ; altera_syncram_impl_avg61                                     ; altera_work                         ;
;             |bam_cpl|                                                             ; 1378.3 (1352.4)      ; 1606.3 (1576.4)                  ; 228.0 (224.0)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1240 (1197)         ; 2086 (2046)               ; 0 (0)         ; 267136            ; 15    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_cpl                                                                                                                                                                                 ; intel_pcie_bam_cpl_pipeline                                   ; intel_pcie_pio_gts_234              ;
;                |tx_cpl_data_buff|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 263168            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff                                                                                                                                                                ; altsyncram                                                    ; altera_work                         ;
;                   |auto_generated|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 263168            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated                                                                                                                                                 ; altsyncram_0ukp1                                              ; altera_work                         ;
;                      |altera_syncram_impl1|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 263168            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1                                                                                                                            ; altera_syncram_impl_fid22                                     ; altera_work                         ;
;                |tx_cpl_hdr_fifo|                                                  ; 25.9 (0.0)           ; 29.8 (0.0)                       ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 40 (0)                    ; 0 (0)         ; 3968              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo                                                                                                                                                                 ; scfifo                                                        ; altera_work                         ;
;                   |auto_generated|                                                ; 25.9 (2.3)           ; 29.8 (2.3)                       ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (4)              ; 40 (1)                    ; 0 (0)         ; 3968              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated                                                                                                                                                  ; scfifo_c2rd                                                   ; altera_work                         ;
;                      |dpfifo|                                                     ; 23.4 (13.0)          ; 27.5 (16.3)                      ; 4.1 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (19)             ; 39 (16)                   ; 0 (0)         ; 3968              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo                                                                                                                                           ; a_dpfifo_8qot1                                                ; altera_work                         ;
;                         |FIFOram|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3968              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                   ; altera_syncram_sbok1                                          ; altera_work                         ;
;                            |altera_syncram_impl1|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3968              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                                              ; altera_syncram_impl_m6rb                                      ; altera_work                         ;
;                         |rd_ptr_msb|                                              ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                ; altera_counter                                                ; altera_work                         ;
;                         |usedw_counter|                                           ; 3.2 (3.2)            ; 3.5 (3.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                             ; altera_counter                                                ; altera_work                         ;
;                         |wr_ptr|                                                  ; 4.0 (4.0)            ; 4.5 (4.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                    ; altera_counter                                                ; altera_work                         ;
;             |bam_rw|                                                              ; 1599.5 (1524.8)      ; 2120.7 (2039.4)                  ; 521.3 (514.7)                                     ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2651 (2526)         ; 4119 (4005)               ; 0 (0)         ; 151936            ; 19    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw                                                                                                                                                                                  ; intel_pcie_bam_rw                                             ; intel_pcie_pio_gts_234              ;
;                |avmm_cmd_fifo|                                                    ; 24.4 (0.0)           ; 28.2 (0.0)                       ; 3.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 39 (0)                    ; 0 (0)         ; 2464              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo                                                                                                                                                                    ; scfifo                                                        ; altera_work                         ;
;                   |auto_generated|                                                ; 24.4 (2.6)           ; 28.2 (3.0)                       ; 3.8 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (3)              ; 39 (1)                    ; 0 (0)         ; 2464              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated                                                                                                                                                     ; scfifo_o0vm1                                                  ; altera_work                         ;
;                      |dpfifo|                                                     ; 21.8 (12.4)          ; 25.2 (14.4)                      ; 3.4 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (19)             ; 38 (19)                   ; 0 (0)         ; 2464              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo                                                                                                                                              ; a_dpfifo_s01m                                                 ; altera_work                         ;
;                         |FIFOram|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2464              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                      ; altera_syncram_31r32                                          ; altera_work                         ;
;                            |altera_syncram_impl1|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2464              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                                                 ; altera_syncram_impl_58h92                                     ; altera_work                         ;
;                         |rd_ptr_msb|                                              ; 2.5 (2.5)            ; 3.3 (3.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                   ; altera_counter                                                ; altera_work                         ;
;                         |usedw_counter|                                           ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                ; altera_counter                                                ; altera_work                         ;
;                         |wr_ptr|                                                  ; 3.3 (3.3)            ; 3.5 (3.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                       ; altera_counter                                                ; altera_work                         ;
;                |avmm_data_fifo|                                                   ; 22.5 (0.0)           ; 22.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (0)              ; 42 (0)                    ; 0 (0)         ; 147456            ; 15    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo                                                                                                                                                                   ; scfifo                                                        ; altera_work                         ;
;                   |auto_generated|                                                ; 22.5 (0.0)           ; 22.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (0)              ; 42 (0)                    ; 0 (0)         ; 147456            ; 15    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated                                                                                                                                                    ; scfifo_76tg                                                   ; altera_work                         ;
;                      |dpfifo|                                                     ; 22.5 (10.2)          ; 22.5 (10.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (17)             ; 42 (15)                   ; 0 (0)         ; 147456            ; 15    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo                                                                                                                                             ; a_dpfifo_a1hl1                                                ; altera_work                         ;
;                         |FIFOram|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 147456            ; 15    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                     ; altera_syncram_j5211                                          ; altera_work                         ;
;                            |altera_syncram_impl1|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 147456            ; 15    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                                                ; altera_syncram_impl_9anb1                                     ; altera_work                         ;
;                         |rd_ptr_msb|                                              ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                  ; altera_counter                                                ; altera_work                         ;
;                         |usedw_counter|                                           ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                               ; altera_counter                                                ; altera_work                         ;
;                         |wr_ptr|                                                  ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                      ; altera_counter                                                ; altera_work                         ;
;                |cpl_cmd_fifo|                                                     ; 27.8 (0.0)           ; 30.5 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (0)              ; 33 (0)                    ; 0 (0)         ; 2016              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo                                                                                                                                                                     ; scfifo                                                        ; altera_work                         ;
;                   |auto_generated|                                                ; 27.8 (2.6)           ; 30.5 (3.0)                       ; 2.7 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (3)              ; 33 (2)                    ; 0 (0)         ; 2016              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated                                                                                                                                                      ; scfifo_r9832                                                  ; altera_work                         ;
;                      |dpfifo|                                                     ; 25.2 (15.2)          ; 27.5 (17.0)                      ; 2.3 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (24)             ; 31 (12)                   ; 0 (0)         ; 2016              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo                                                                                                                                               ; a_dpfifo_7etg1                                                ; altera_work                         ;
;                         |FIFOram|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2016              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                       ; altera_syncram_ntp71                                          ; altera_work                         ;
;                            |altera_syncram_impl1|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2016              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                                                  ; altera_syncram_impl_blkh1                                     ; altera_work                         ;
;                         |rd_ptr_msb|                                              ; 2.8 (2.8)            ; 3.0 (3.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                    ; altera_counter                                                ; altera_work                         ;
;                         |usedw_counter|                                           ; 3.9 (3.9)            ; 4.5 (4.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                 ; altera_counter                                                ; altera_work                         ;
;                         |wr_ptr|                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                        ; altera_counter                                                ; altera_work                         ;
;             |bam_sch_intf|                                                        ; 614.8 (305.1)        ; 913.3 (443.5)                    ; 298.7 (138.6)                                     ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 375 (31)            ; 3377 (1910)               ; 0 (0)         ; 138240            ; 19    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf                                                                                                                                                                            ; intel_pcie_bam_sch_intf_pipeline                              ; intel_pcie_pio_gts_234              ;
;                |hdr_preproc|                                                      ; 283.2 (261.0)        ; 440.8 (418.2)                    ; 157.6 (157.2)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 300 (261)           ; 1423 (1389)               ; 0 (0)         ; 7168              ; 6     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc                                                                                                                                                                ; intel_pcie_bam_cmd_preproc                                    ; intel_pcie_pio_gts_234              ;
;                   |preproc_fifo|                                                  ; 22.3 (0.0)           ; 22.7 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (0)              ; 34 (0)                    ; 0 (0)         ; 7168              ; 6     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo                                                                                                                                                   ; scfifo                                                        ; altera_work                         ;
;                      |auto_generated|                                             ; 22.3 (0.0)           ; 22.7 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (0)              ; 34 (0)                    ; 0 (0)         ; 7168              ; 6     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated                                                                                                                                    ; scfifo_s7ea                                                   ; altera_work                         ;
;                         |dpfifo|                                                  ; 22.3 (12.8)          ; 22.7 (12.9)                      ; 0.4 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (22)             ; 34 (16)                   ; 0 (0)         ; 7168              ; 6     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo                                                                                                                             ; a_dpfifo_1dhk1                                                ; altera_work                         ;
;                            |FIFOram|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7168              ; 6     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram                                                                                                                     ; altera_syncram_222d1                                          ; altera_work                         ;
;                               |altera_syncram_impl1|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7168              ; 6     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                                ; altera_syncram_impl_4vbl                                      ; altera_work                         ;
;                            |rd_ptr_msb|                                           ; 2.5 (2.5)            ; 2.6 (2.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                  ; altera_counter                                                ; altera_work                         ;
;                            |usedw_counter|                                        ; 4.0 (4.0)            ; 4.2 (4.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|usedw_counter                                                                                                               ; altera_counter                                                ; altera_work                         ;
;                            |wr_ptr|                                               ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                      ; altera_counter                                                ; altera_work                         ;
;                |writedata_fifo|                                                   ; 26.5 (0.0)           ; 29.0 (0.0)                       ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 44 (0)                    ; 0 (0)         ; 131072            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo                                                                                                                                                             ; scfifo                                                        ; altera_work                         ;
;                   |auto_generated|                                                ; 26.5 (0.0)           ; 29.0 (0.0)                       ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 44 (0)                    ; 0 (0)         ; 131072            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated                                                                                                                                              ; scfifo_4v862                                                  ; altera_work                         ;
;                      |dpfifo|                                                     ; 26.5 (13.0)          ; 29.0 (15.5)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (18)             ; 44 (16)                   ; 0 (0)         ; 131072            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo                                                                                                                                       ; a_dpfifo_t5vm                                                 ; altera_work                         ;
;                         |FIFOram|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram                                                                                                                               ; altera_syncram_j67s                                           ; altera_work                         ;
;                            |altera_syncram_impl1|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                                          ; altera_syncram_impl_s0jr                                      ; altera_work                         ;
;                         |rd_ptr_msb|                                              ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                            ; altera_counter                                                ; altera_work                         ;
;                         |usedw_counter|                                           ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                         ; altera_counter                                                ; altera_work                         ;
;                         |wr_ptr|                                                  ; 4.0 (4.0)            ; 4.5 (4.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                ; altera_counter                                                ; altera_work                         ;
;          |pio_clkCtrl|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|pio_clkCtrl                                                                                                                                                                                               ; pcie_ed_pio0_intel_pcie_pio_gts_intelclkctrl_234_dwo3zja      ; intel_pcie_pio_gts_234              ;
;             |intel_pio_clkctrl|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|pio_clkCtrl|intel_pio_clkctrl                                                                                                                                                                             ; pcie_ed_pio0_intelclkctrl_200_f3nubzq                         ; intelclkctrl_200                    ;
;          |rst_ctrl|                                                               ; 24.7 (22.7)          ; 27.5 (24.5)                      ; 2.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 28 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|rst_ctrl                                                                                                                                                                                                  ; rst_ctrl                                                      ; intel_pcie_pio_gts_234              ;
;             |rst_clk_sys_resync|                                                  ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|rst_ctrl|rst_clk_sys_resync                                                                                                                                                                               ; fim_resync                                                    ; intel_pcie_pio_gts_234              ;
;                |resync_chains[0].synchronizer_nocut|                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|rst_ctrl|rst_clk_sys_resync|resync_chains[0].synchronizer_nocut                                                                                                                                           ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;             |rst_in_resync|                                                       ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|rst_ctrl|rst_in_resync                                                                                                                                                                                    ; fim_resync                                                    ; intel_pcie_pio_gts_234              ;
;                |resync_chains[0].synchronizer_nocut|                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|rst_ctrl|rst_in_resync|resync_chains[0].synchronizer_nocut                                                                                                                                                ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;          |u_gen_txcrdt_tdata_sync|                                                ; 20.8 (19.3)          ; 28.4 (26.0)                      ; 7.6 (6.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 49 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|u_gen_txcrdt_tdata_sync                                                                                                                                                                                   ; pciess_vecsync                                                ; intel_pcie_gts_300                  ;
;             |acknowledgement_synchronizer_wr_clk|                                 ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|u_gen_txcrdt_tdata_sync|acknowledgement_synchronizer_wr_clk                                                                                                                                               ; altera_std_synchronizer                                       ; altera_work                         ;
;             |request_synchronizer_rd_clk|                                         ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|u_gen_txcrdt_tdata_sync|request_synchronizer_rd_clk                                                                                                                                                       ; altera_std_synchronizer                                       ; altera_work                         ;
;    |rst_controller|                                                               ; 0.7 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; rst_controller                                                                                                                                                                                                      ; altera_reset_controller                                       ; intel_pcie_gts_300                  ;
;       |alt_rst_sync_uq1|                                                          ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; rst_controller|alt_rst_sync_uq1                                                                                                                                                                                     ; altera_reset_synchronizer                                     ; intel_pcie_gts_300                  ;
;    |srcssip|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; srcssip                                                                                                                                                                                                             ; pcie_ed_srcssIP                                               ; pcie_ed_srcssIP                     ;
;       |srcssip|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; srcssip|srcssip                                                                                                                                                                                                     ; pcie_ed_srcssIP_intel_srcss_gts_200_bg3co7q                   ; intel_srcss_gts_200                 ;
;    |syspll_inst|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; syspll_inst                                                                                                                                                                                                         ; pcie_ed_syspll                                                ; pcie_ed_syspll                      ;
;       |intel_systemclk_gts_inst|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; syspll_inst|intel_systemclk_gts_inst                                                                                                                                                                                ; pcie_ed_syspll_intel_systemclk_gts_200_eathmmq                ; intel_systemclk_gts_200             ;
;          |inst|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; syspll_inst|intel_systemclk_gts_inst|inst                                                                                                                                                                           ; pcie_ed_syspll_intel_systemclk_gts_spll_hal_200_cc5u5ly       ; intel_systemclk_gts_200             ;
;             |spll_hal_top|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; syspll_inst|intel_systemclk_gts_inst|inst|spll_hal_top                                                                                                                                                              ; pcie_ed_syspll_spll_hal_2100_dlmglry                          ; spll_hal_2100                       ;
;                |inst|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; syspll_inst|intel_systemclk_gts_inst|inst|spll_hal_top|inst                                                                                                                                                         ; spll_hal_top                                                  ; spll_hal_2100                       ;
+-----------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+--------------------------+----------------------------------------+---------------------------------------------------+------+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+-------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------+
; Nets with Highest Wire Count                                                                                    ;
+---------------------------------------------------------------------------------+----------------------+--------+
; Net                                                                             ; Number of Wires Used ; Fanout ;
+---------------------------------------------------------------------------------+----------------------+--------+
; pio0|pio0|g_pipeline_en.pio|bam_rw|Mux_31~196_ERTM3                             ; 407                  ; 817    ;
; pio0|pio0|altpcied_rx_adaptor_inst|i48467                                       ; 404                  ; 1160   ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|shift_right_0~446_ERTM2                     ; 377                  ; 482    ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_address_reg2[4]                         ; 365                  ; 609    ;
; ~GND                                                                            ; 362                  ; 32029  ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|cpl_addr_reg5[3]                            ; 335                  ; 546    ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout_rptr[4] ; 334                  ; 392    ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|shift_right_0~446_ERTM3                     ; 332                  ; 482    ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout_rptr[4] ; 326                  ; 389    ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|Mux_31~196_ERTM4                             ; 318                  ; 513    ;
+---------------------------------------------------------------------------------+----------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                      ;
+-------------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; Name                    ; Pin Type ; Input Delay Chain 0 ; Output Delay Chain ; OE Delay Chain ; IO_12_LANE Input Data Delay Chain ; IO_12_LANE Input Strobe Delay Chain ;
+-------------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; hip_serial_tx_n_out0    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; hip_serial_tx_n_out1    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; hip_serial_tx_n_out2    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; hip_serial_tx_n_out3    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; hip_serial_tx_p_out0    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; hip_serial_tx_p_out1    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; hip_serial_tx_p_out2    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; hip_serial_tx_p_out3    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; hip_serial_rx_n_in0     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hip_serial_rx_p_in0     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; refclk0_clk             ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hip_serial_rx_n_in1     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hip_serial_rx_p_in1     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hip_serial_rx_n_in2     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hip_serial_rx_p_in2     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hip_serial_rx_n_in3     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hip_serial_rx_p_in3     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; refclk_clk              ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; pin_perst_n_reset_n     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; i_gpio_perst0_n_reset_n ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; refclk0_clk(n)          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
+-------------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+


+---------------------------------------------------------------------+
; Routing Usage Summary                                               ;
+--------------------------------------+------------------------------+
; Routing Resource Type                ; Usage                        ;
+--------------------------------------+------------------------------+
; Block Input Mux Wrapbacks            ; 269 / 197,400 ( < 1 % )      ;
; Block Input Muxes                    ; 83,281 / 2,278,560 ( 4 % )   ;
; Block interconnects                  ; 63,825 / 2,391,360 ( 3 % )   ;
; C1 interconnects                     ; 30,348 / 1,071,360 ( 3 % )   ;
; C4 interconnects                     ; 9,958 / 1,049,040 ( < 1 % )  ;
; C8 interconnects                     ; 29 / 104,904 ( < 1 % )       ;
; DCM_muxes                            ; 5 / 456 ( 1 % )              ;
; DELAY_CHAINs                         ; 0 / 4,306 ( 0 % )            ;
; Direct links                         ; 10,448 / 2,391,360 ( < 1 % ) ;
; HIO Buffers                          ; 283 / 31,584 ( < 1 % )       ;
; IO12PHYTOP_LOGIC_INPUTs              ; 1 / 416 ( < 1 % )            ;
; IO12PHYTOP_LOGIC_OUTPUTs             ; 1 / 960 ( < 1 % )            ;
; IO75XDDRFMXCKTREE_CLKDRV_BIG_VCO_REs ; 0 / 16 ( 0 % )               ;
; IO75XDDRFMXCKTREE_CLKDRV_GM0_REs     ; 0 / 16 ( 0 % )               ;
; IO75XDDRFMXCKTREE_CLKDRV_VCO_INPUTs  ; 0 / 8 ( 0 % )                ;
; IO75XDDRFMXCKTREE_CLKDRV_VCO_OUTPUTs ; 0 / 8 ( 0 % )                ;
; IO75XDDRFMXCKTREE_FB_MUX31_REs       ; 0 / 48 ( 0 % )               ;
; IOFBRADAPT_C2P_BUF_INPUTs            ; 0 / 132 ( 0 % )              ;
; IOFBRADAPT_C2P_BUF_OUTPUTs           ; 0 / 132 ( 0 % )              ;
; IOFBRADAPT_FRZ_BUFS_REs              ; 0 / 616 ( 0 % )              ;
; IOFBRADAPT_P2C_BUF_INPUTs            ; 0 / 284 ( 0 % )              ;
; IOFBRADAPT_P2C_BUF_OUTPUTs           ; 0 / 284 ( 0 % )              ;
; Programmable Invert Buffers          ; 0 / 320 ( 0 % )              ;
; Programmable Invert Inputs           ; 2,877 / 214,170 ( 1 % )      ;
; Programmable Inverts                 ; 2,877 / 214,170 ( 1 % )      ;
; R0 interconnects                     ; 40,047 / 1,835,820 ( 2 % )   ;
; R1 interconnects                     ; 24,998 / 1,049,040 ( 2 % )   ;
; R12 interconnects                    ; 73 / 157,356 ( < 1 % )       ;
; R2 interconnects                     ; 10,977 / 527,340 ( 2 % )     ;
; R4 interconnects                     ; 8,324 / 532,980 ( 2 % )      ;
; R6 interconnects                     ; 8,264 / 535,800 ( 2 % )      ;
; Redundancy Muxes                     ; 603 / 62,248 ( < 1 % )       ;
; Row Clock Tap-Offs                   ; 2,002 / 157,356 ( 1 % )      ;
; Switchbox_clock_muxes                ; 39 / 5,120 ( < 1 % )         ;
; VIO Buffers                          ; 3 / 12,800 ( < 1 % )         ;
; Vertical_seam_tap_muxes              ; 34 / 2,304 ( 1 % )           ;
+--------------------------------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                       ;
+----------------------------------------------------------------+----------------------------------------------------------------+-------------------+
; Source Clock(s)                                                ; Destination Clock(s)                                           ; Delay Added in ns ;
+----------------------------------------------------------------+----------------------------------------------------------------+-------------------+
; dut|dut|coreclkout_hip_pld_clk                                 ; iopll0|iopll0_outclk1                                          ; 6.5               ;
; iopll0|iopll0_outclk1                                          ; dut|dut|coreclkout_hip_pld_clk                                 ; 3.6               ;
; pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 ; dut|dut|coreclkout_hip_pld_clk                                 ; 3.0               ;
; dut|dut|coreclkout_hip_pld_clk                                 ; pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 ; 3.0               ;
; iopll0|iopll0_outclk1                                          ; pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 ; 2.9               ;
+----------------------------------------------------------------+----------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                     ; Destination Register                                                                                                                        ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|din_gry[2]                                                   ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|u_din_gry_sync|sync_regs_s1[2]                                       ; 0.150             ;
; pio0|pio0|u_gen_txcrdt_tdata_sync|data_in_d1[1]                                                                                     ; pio0|pio0|u_gen_txcrdt_tdata_sync|data_out[1]                                                                                               ; 0.150             ;
; pio0|pio0|u_gen_txcrdt_tdata_sync|data_in_d1[16]                                                                                    ; pio0|pio0|u_gen_txcrdt_tdata_sync|data_out[16]                                                                                              ; 0.150             ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|delayed_wrptr_g[4]                                ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp|dffpipe8|dffe9a[4]                                ; 0.150             ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|din_gry[1]                                                   ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|u_din_gry_sync|sync_regs_s1[1]                                       ; 0.150             ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|delayed_wrptr_g[2]                                ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp|dffpipe8|dffe9a[2]                                ; 0.150             ;
; pio0|pio0|u_gen_txcrdt_tdata_sync|data_in_d1[9]                                                                                     ; pio0|pio0|u_gen_txcrdt_tdata_sync|data_out[9]                                                                                               ; 0.150             ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[3] ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe8|dffe9a[3] ; 0.150             ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[4]           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe7|dffe8a[4]           ; 0.150             ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[6] ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe8|dffe9a[6] ; 0.150             ;
; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[5]                                                           ; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[5]                                                                     ; 0.150             ;
; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[10]                                                          ; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[10]                                                                    ; 0.150             ;
; pio0|pio0|u_gen_txcrdt_tdata_sync|data_in_d1[15]                                                                                    ; pio0|pio0|u_gen_txcrdt_tdata_sync|data_out[15]                                                                                              ; 0.150             ;
; pio0|pio0|u_gen_txcrdt_tdata_sync|data_in_d1[17]                                                                                    ; pio0|pio0|u_gen_txcrdt_tdata_sync|data_out[17]                                                                                              ; 0.150             ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[2] ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe8|dffe9a[2] ; 0.150             ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rdptr_g[3]                   ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp|dffpipe7|dffe8a[3]           ; 0.150             ;
; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[2]                                                           ; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[2]                                                                     ; 0.150             ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[4]                                            ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[4]                                            ; 0.150             ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|din_gry[3]                                                   ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|u_din_gry_sync|sync_regs_s1[3]                                       ; 0.150             ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rdptr_g[2]                   ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp|dffpipe7|dffe8a[2]           ; 0.150             ;
; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[18]                                                          ; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[18]                                                                    ; 0.150             ;
; pio0|pio0|u_gen_txcrdt_tdata_sync|data_in_d1[11]                                                                                    ; pio0|pio0|u_gen_txcrdt_tdata_sync|data_out[11]                                                                                              ; 0.150             ;
; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[16]                                                          ; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[16]                                                                    ; 0.150             ;
; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[13]                                                          ; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[13]                                                                    ; 0.150             ;
; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[0]                                               ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[0]                                               ; 0.150             ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|delayed_wrptr_g[6]                                ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp|dffpipe8|dffe9a[6]                                ; 0.150             ;
; pio0|pio0|u_gen_txcrdt_tdata_sync|data_in_d1[2]                                                                                     ; pio0|pio0|u_gen_txcrdt_tdata_sync|data_out[2]                                                                                               ; 0.150             ;
; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[0]                                                           ; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[0]                                                                     ; 0.150             ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|delayed_wrptr_g[1]                                ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp|dffpipe7|dffe8a[1]                                ; 0.150             ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[2]                                            ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[2]                                            ; 0.150             ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[5]           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe7|dffe8a[5]           ; 0.150             ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rdptr_g[4]                   ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp|dffpipe7|dffe8a[4]           ; 0.150             ;
; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[17]                                                          ; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[17]                                                                    ; 0.150             ;
; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[9]                                                           ; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[9]                                                                     ; 0.150             ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[3]           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe7|dffe8a[3]           ; 0.150             ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|delayed_wrptr_g[0]                                ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp|dffpipe7|dffe8a[0]                                ; 0.150             ;
; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[1]                                                           ; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[1]                                                                     ; 0.150             ;
; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[3]                                                           ; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[3]                                                                     ; 0.150             ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|delayed_wrptr_g[5]                                ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp|dffpipe7|dffe8a[5]                                ; 0.150             ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|delayed_wrptr_g[4]                                ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp|dffpipe7|dffe8a[4]                                ; 0.150             ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdptr_g[4]         ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|ws_dgrp|dffpipe8|dffe9a[4] ; 0.150             ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|delayed_wrptr_g[0]                                ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp|dffpipe8|dffe9a[0]                                ; 0.150             ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|delayed_wrptr_g[2]                                ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp|dffpipe7|dffe8a[2]                                ; 0.150             ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[5] ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe8|dffe9a[5] ; 0.150             ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[3]                                            ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[3]                                            ; 0.150             ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|delayed_wrptr_g[5]                                ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp|dffpipe8|dffe9a[5]                                ; 0.150             ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|delayed_wrptr_g[3]                                ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp|dffpipe7|dffe8a[3]                                ; 0.150             ;
; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[14]                                                          ; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[14]                                                                    ; 0.150             ;
; pio0|pio0|u_gen_txcrdt_tdata_sync|data_in_d1[7]                                                                                     ; pio0|pio0|u_gen_txcrdt_tdata_sync|data_out[7]                                                                                               ; 0.150             ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|delayed_wrptr_g[1]                                ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp|dffpipe8|dffe9a[1]                                ; 0.150             ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|din_gry[1]                                                   ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|u_din_gry_sync|sync_regs_s1[1]                                       ; 0.150             ;
; pio0|pio0|u_gen_txcrdt_tdata_sync|data_in_d1[0]                                                                                     ; pio0|pio0|u_gen_txcrdt_tdata_sync|data_out[0]                                                                                               ; 0.150             ;
; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[1]                                               ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[1]                                               ; 0.150             ;
; pio0|pio0|u_gen_txcrdt_tdata_sync|data_in_d1[13]                                                                                    ; pio0|pio0|u_gen_txcrdt_tdata_sync|data_out[13]                                                                                              ; 0.150             ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdptr_g[3]         ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|ws_dgrp|dffpipe8|dffe9a[3] ; 0.150             ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|din_gry[4]                                                   ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|u_din_gry_sync|sync_regs_s1[4]                                       ; 0.150             ;
; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[11]                                                          ; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[11]                                                                    ; 0.150             ;
; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[3]                                               ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[3]                                               ; 0.150             ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[1] ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe8|dffe9a[1] ; 0.150             ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[0] ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe8|dffe9a[0] ; 0.150             ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[2]           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe7|dffe8a[2]           ; 0.150             ;
; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[4]                                                           ; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[4]                                                                     ; 0.150             ;
; pio0|pio0|u_gen_txcrdt_tdata_sync|data_in_d1[4]                                                                                     ; pio0|pio0|u_gen_txcrdt_tdata_sync|data_out[4]                                                                                               ; 0.150             ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rdptr_g[0]                   ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp|dffpipe7|dffe8a[0]           ; 0.150             ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|din_gry[4]                                                   ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|u_din_gry_sync|sync_regs_s1[4]                                       ; 0.150             ;
; pio0|pio0|u_gen_txcrdt_tdata_sync|data_in_d1[14]                                                                                    ; pio0|pio0|u_gen_txcrdt_tdata_sync|data_out[14]                                                                                              ; 0.150             ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[0]                                            ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[0]                                            ; 0.150             ;
; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rdptr_g[3]                                                       ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|ws_dgrp|dffpipe5|dffe6a[3]                                               ; 0.150             ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[1]                                            ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[1]                                            ; 0.150             ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rdptr_g[4]                                        ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|ws_dgrp|dffpipe10|dffe11a[4]                              ; 0.150             ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rdptr_g[2]                                        ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|ws_dgrp|dffpipe10|dffe11a[2]                              ; 0.150             ;
; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[4]                                               ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[4]                                               ; 0.150             ;
; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[6]                                                           ; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[6]                                                                     ; 0.150             ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[0]           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe7|dffe8a[0]           ; 0.150             ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[4] ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe8|dffe9a[4] ; 0.150             ;
; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[7]                                                           ; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[7]                                                                     ; 0.150             ;
; pio0|pio0|u_gen_txcrdt_tdata_sync|data_in_d1[8]                                                                                     ; pio0|pio0|u_gen_txcrdt_tdata_sync|data_out[8]                                                                                               ; 0.150             ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|din_gry[2]                                                   ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|u_din_gry_sync|sync_regs_s1[2]                                       ; 0.150             ;
; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[2]                                               ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[2]                                               ; 0.150             ;
; pio0|pio0|u_gen_txcrdt_tdata_sync|data_in_d1[6]                                                                                     ; pio0|pio0|u_gen_txcrdt_tdata_sync|data_out[6]                                                                                               ; 0.150             ;
; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[8]                                                           ; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[8]                                                                     ; 0.150             ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|din_gry[0]                                                   ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|u_din_gry_sync|sync_regs_s1[0]                                       ; 0.150             ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|din_gry[0]                                                   ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|u_din_gry_sync|sync_regs_s1[0]                                       ; 0.150             ;
; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[12]                                                          ; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[12]                                                                    ; 0.150             ;
; pio0|pio0|u_gen_txcrdt_tdata_sync|data_in_d1[10]                                                                                    ; pio0|pio0|u_gen_txcrdt_tdata_sync|data_out[10]                                                                                              ; 0.150             ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[1]           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe7|dffe8a[1]           ; 0.150             ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|delayed_wrptr_g[6]                                ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp|dffpipe7|dffe8a[6]                                ; 0.150             ;
; pio0|pio0|u_gen_txcrdt_tdata_sync|data_in_d1[12]                                                                                    ; pio0|pio0|u_gen_txcrdt_tdata_sync|data_out[12]                                                                                              ; 0.150             ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|delayed_wrptr_g[3]                                ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp|dffpipe8|dffe9a[3]                                ; 0.150             ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdptr_g[5]         ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|ws_dgrp|dffpipe8|dffe9a[5] ; 0.150             ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|din_gry[3]                                                   ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|u_din_gry_sync|sync_regs_s1[3]                                       ; 0.150             ;
; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[15]                                                          ; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[15]                                                                    ; 0.150             ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|pcie_lines_cntr[2]                                                                              ; pio0|pio0|g_pipeline_en.pio|bam_cpl|pcie_lines_cntr[2]                                                                                      ; 0.137             ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|dw_len_reg[6]                                                                                   ; pio0|pio0|g_pipeline_en.pio|bam_cpl|pcie_lines_cntr[2]                                                                                      ; 0.137             ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 94 path(s) that have the largest delay added for hold.


--------------------------------------------
; Global Router Congestion Hotspot Summary ;
--------------------------------------------
No congestion hotspots found where global router short wire usage exceeded 100%.
If the design is hard to route, use other techniques to analyze congestion. Refer to the Estimated Delay Added for Hold Timing section in the Fitter report and routing utilization in the Chip Planner.


--------------------------------------
; Global Router Wire Utilization Map ;
--------------------------------------
This report is unavailable in plain text report export.


+-------------------------------------------------------------------------------+
; Peak Wire Demand Summary                                                      ;
+-----------------+-----------+-----------------------------------+-------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Demand ;
+-----------------+-----------+-----------------------------------+-------------+
; short           ; right     ; [(12, 32), (23, 39)]              ; 25.000 %    ;
; short           ; left      ; [(36, 40), (47, 47)]              ; 34.554 %    ;
; short           ; up        ; [(48, 32), (59, 39)]              ; 50.556 %    ;
; short           ; down      ; [(24, 32), (35, 39)]              ; 39.028 %    ;
; long high speed ; right     ; [(48, 8), (59, 15)]               ; 81.250 %    ;
; long high speed ; left      ; [(36, 32), (47, 39)]              ; 96.875 %    ;
; long high speed ; up        ; [(36, 32), (47, 39)]              ; 95.238 %    ;
; long high speed ; down      ; [(0, 24), (11, 31)]               ; 94.048 %    ;
+-----------------+-----------+-----------------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Peak Wire Demand Details                                                                                                                                                                                          ;
+-----------------+-----------+-----------------------------------+-------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Demand ; Net Names                                                                                                                         ;
+-----------------+-----------+-----------------------------------+-------------+-----------------------------------------------------------------------------------------------------------------------------------+
; short           ; right     ; [(12, 32), (23, 39)]              ; 25.000 %    ;    High Routing Fan-Out                                                                                                           ;
;     --          ;           ;                                   ;             ; ~GND                                                                                                                              ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p|q[2]                                              ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p|q[1]~_Duplicate                                   ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[0]~_Duplicate_3                                     ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[1]~_Duplicate_5                                     ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[2]~_Duplicate_7                                     ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk3_n_sync|dreg[1]                                                             ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[242]                                                               ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[0]                                                                 ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[1]                                                                 ;
; short           ; right     ; [(12, 32), (23, 39)]              ; 25.000 %    ;    Long Distance                                                                                                                  ;
;     --          ;           ;                                   ;             ; ~GND                                                                                                                              ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p|q[2]                                              ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p|q[1]~_Duplicate                                   ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[0]~_Duplicate_3                                     ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[1]~_Duplicate_5                                     ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[2]~_Duplicate_7                                     ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk3_n_sync|dreg[1]                                                             ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[825]                                                               ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[24]                                                                ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[25]                                                                ;
; short           ; left      ; [(36, 40), (47, 47)]              ; 34.554 %    ;    High Routing Fan-Out                                                                                                           ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[3]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[0]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[1]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[2]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[3]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[4]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[5]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[6]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[7]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[8]                                                                        ;
; short           ; left      ; [(36, 40), (47, 47)]              ; 34.554 %    ;    Long Distance                                                                                                                  ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[5]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[0]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[1]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[2]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[3]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[4]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_cpl|cpl_data_reg5[328]                                                                            ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[6]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[7]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[8]                                                                        ;
; short           ; up        ; [(48, 32), (59, 39)]              ; 50.556 %    ;    High Routing Fan-Out                                                                                                           ;
;     --          ;           ;                                   ;             ; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[6]                    ;
;     --          ;           ;                                   ;             ; pio0|pio0|pio_rstn_d2~xsyn                                                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|rd_data_valid_reg                                                                       ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_wraddr_cntr[0]                                                                   ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[1]                                                                   ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[2]                                                                   ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[3]                                                                   ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[4]                                                                   ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[5]                                                                   ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[6]                                                                   ;
; short           ; up        ; [(48, 32), (59, 39)]              ; 50.556 %    ;    Long Distance                                                                                                                  ;
;     --          ;           ;                                   ;             ; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[6]                    ;
;     --          ;           ;                                   ;             ; pio0|pio0|pio_rstn_d2~xsyn                                                                                                        ;
;     --          ;           ;                                   ;             ; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[480]                           ;
;     --          ;           ;                                   ;             ; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[482]                           ;
;     --          ;           ;                                   ;             ; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[484]                           ;
;     --          ;           ;                                   ;             ; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[485]                           ;
;     --          ;           ;                                   ;             ; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[486]                           ;
;     --          ;           ;                                   ;             ; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[487]                           ;
;     --          ;           ;                                   ;             ; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[489]                           ;
;     --          ;           ;                                   ;             ; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[492]                           ;
; short           ; down      ; [(24, 32), (35, 39)]              ; 39.028 %    ;    High Routing Fan-Out                                                                                                           ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[21]                                                                ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[23]                                                                ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[83]                                                                ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[14]                                                                ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[18]                                                                ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[15]                                                                ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[16]                                                                ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[20]                                                                ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[13]                                                                ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[17]                                                                ;
; short           ; down      ; [(24, 32), (35, 39)]              ; 39.028 %    ;    Long Distance                                                                                                                  ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[516]           ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[23]                                                                ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[261]           ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[517]           ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[262]           ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[518]           ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[263]           ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[519]           ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[265]           ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[256]           ;
; long high speed ; right     ; [(48, 8), (59, 15)]               ; 81.250 %    ;    High Routing Fan-Out                                                                                                           ;
;     --          ;           ;                                   ;             ; ~GND                                                                                                                              ;
;     --          ;           ;                                   ;             ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_rdreq                                                             ;
;     --          ;           ;                                   ;             ; pio0|pio0|pio_rstn_d2                                                                                                             ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_address_reg2[4]                                                                           ;
;     --          ;           ;                                   ;             ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rtl~3                                           ;
;     --          ;           ;                                   ;             ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rtl~5                                           ;
;     --          ;           ;                                   ;             ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q[0]~xsyn_3                           ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_address_reg2[5]                                                                           ;
;     --          ;           ;                                   ;             ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wraclr|dffe4a[0]                                ;
;     --          ;           ;                                   ;             ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g[2]                                      ;
; long high speed ; right     ; [(48, 8), (59, 15)]               ; 81.250 %    ;    Long Distance                                                                                                                  ;
;     --          ;           ;                                   ;             ; ~GND                                                                                                                              ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_address_reg2[5]                                                                           ;
;     --          ;           ;                                   ;             ; pio0|pio0|pio_rstn_d2                                                                                                             ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_address_reg2[4]                                                                           ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_rw|Mux_383~9_ERTM2                                                                                ;
;     --          ;           ;                                   ;             ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_rdreq                                                             ;
;     --          ;           ;                                   ;             ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rtl~3                                           ;
;     --          ;           ;                                   ;             ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rtl~5                                           ;
;     --          ;           ;                                   ;             ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q[0]~xsyn_3                           ;
;     --          ;           ;                                   ;             ; pio0|pio0|altpcied_tx_adaptor_inst|ready_pipeline_inst0|data1[201]~ERTM0                                                          ;
; long high speed ; left      ; [(36, 32), (47, 39)]              ; 96.875 %    ;    High Routing Fan-Out                                                                                                           ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[3]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[7]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[6]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[5]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[4]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[8]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buff_wr_reg6                                                                          ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[0]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[1]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[4]                                                                        ;
; long high speed ; left      ; [(36, 32), (47, 39)]              ; 96.875 %    ;    Long Distance                                                                                                                  ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[3]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[7]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[6]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[5]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[4]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[8]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buff_wr_reg6                                                                          ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[0]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[1]                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[4]                                                                        ;
; long high speed ; up        ; [(36, 32), (47, 39)]              ; 95.238 %    ;    High Routing Fan-Out                                                                                                           ;
;     --          ;           ;                                   ;             ; pio0|pio0|pio_rstn_d2~xsyn                                                                                                        ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_cpl|shift_right_0~446_ERTM2                                                                       ;
;     --          ;           ;                                   ;             ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout_rptr[1]                                                   ;
;     --          ;           ;                                   ;             ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout_rptr[0]                                                   ;
;     --          ;           ;                                   ;             ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|din_wptr[1]                                                    ;
;     --          ;           ;                                   ;             ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|din_wptr[2]                                                    ;
;     --          ;           ;                                   ;             ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|din_wptr[0]                                                    ;
;     --          ;           ;                                   ;             ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout_rptr[2]                                                   ;
;     --          ;           ;                                   ;             ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|din_wptr[3]                                                    ;
;     --          ;           ;                                   ;             ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout_rptr[3]                                                   ;
; long high speed ; up        ; [(36, 32), (47, 39)]              ; 95.238 %    ;    Long Distance                                                                                                                  ;
;     --          ;           ;                                   ;             ; pio0|pio0|crdt_intf|bam_tx_signal_ready_o~ERTM0                                                                                   ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_cpl|shift_right_0~446_ERTM2                                                                       ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_cpl|cpl_data_reg5[328]                                                                            ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_cpl|cpl_data_reg5[329]                                                                            ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_cpl|cpl_data_reg5[425]                                                                            ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_cpl|cpl_data_reg5[423]                                                                            ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_cpl|cpl_data_reg5[422]                                                                            ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_cpl|cpl_data_reg5[419]                                                                            ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_cpl|cpl_data_reg5[359]                                                                            ;
;     --          ;           ;                                   ;             ; pio0|pio0|g_pipeline_en.pio|bam_cpl|cpl_data_reg5[482]                                                                            ;
; long high speed ; down      ; [(0, 24), (11, 31)]               ; 94.048 %    ;    High Routing Fan-Out                                                                                                           ;
;     --          ;           ;                                   ;             ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g[3]       ;
;     --          ;           ;                                   ;             ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g[2]       ;
;     --          ;           ;                                   ;             ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g[4]       ;
;     --          ;           ;                                   ;             ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdaclr|dffe4a[0] ;
;     --          ;           ;                                   ;             ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rtl~5            ;
;     --          ;           ;                                   ;             ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g[0]       ;
;     --          ;           ;                                   ;             ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g[1]       ;
;     --          ;           ;                                   ;             ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|dc_fifo_wrreq~0                                  ;
;     --          ;           ;                                   ;             ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdptr_g1p|q[4]   ;
;     --          ;           ;                                   ;             ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rtl~1            ;
; long high speed ; down      ; [(0, 24), (11, 31)]               ; 94.048 %    ;    Long Distance                                                                                                                  ;
;     --          ;           ;                                   ;             ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst1a|in_ready                           ;
;     --          ;           ;                                   ;             ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[59]                           ;
;     --          ;           ;                                   ;             ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[42]                           ;
;     --          ;           ;                                   ;             ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[51]                           ;
;     --          ;           ;                                   ;             ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[44]                           ;
;     --          ;           ;                                   ;             ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[56]                           ;
;     --          ;           ;                                   ;             ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[55]                           ;
;     --          ;           ;                                   ;             ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[49]                           ;
;     --          ;           ;                                   ;             ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[61]                           ;
;     --          ;           ;                                   ;             ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[63]                           ;
+-----------------+-----------+-----------------------------------+-------------+-----------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Peak Total Grid Crossings                                                                                                       ;
+----------------------------------------------------------------------------------------------------------+----------------------+
; Net Name                                                                                                 ; Total Grid Crossings ;
+----------------------------------------------------------------------------------------------------------+----------------------+
; iopll0|iopll0|tennm_ph2_iopll~O_LOCK                                                                     ; 27                   ;
; ~GND                                                                                                     ; 18                   ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_user_reset_n_d                       ; 16                   ;
; pio0|pio0|pio_rstn_d2                                                                                    ; 13                   ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|srst_reg                                                        ; 8                    ;
; pio0|pio0|pio_rstn_d2~xsyn                                                                               ; 8                    ;
; dut|dut|u_pciess_p0|u_ss_rst_seq|init_reset_n[0]                                                         ; 7                    ;
; i_gpio_perst0_n_reset_n~input                                                                            ; 7                    ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|i2094~0                                       ; 6                    ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|i11520~0                                      ; 6                    ;
; pio0|pio0|altpcied_tx_adaptor_inst|coreclk_warm_rst_n3|dreg[1]                                           ; 6                    ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|i10752~0xsyn                                  ; 6                    ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[8]                                               ; 6                    ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[7]                                               ; 6                    ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[6]                                               ; 6                    ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[5]                                               ; 6                    ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[4]                                               ; 6                    ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[3]                                               ; 6                    ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[2]                                               ; 6                    ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[1]                                               ; 6                    ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[0]                                               ; 6                    ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_rdreq                                    ; 6                    ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_address_reg2[5]                                                  ; 5                    ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_address_reg2[5]~_Duplicate_2                                     ; 5                    ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|shift_right_0~446_ERTM3                                              ; 5                    ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|cpl_addr_reg4[4]                                                     ; 5                    ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|shift_right_0~446_ERTM2                                              ; 5                    ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|cpl_addr_reg4[5]                                                     ; 5                    ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|cpl_addr_reg5[2]                                                     ; 5                    ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|cpl_addr_reg5[3]                                                     ; 5                    ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|i1559~287_ERTM0          ; 5                    ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|data1[25]~ERTM0          ; 5                    ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk4_n_sync|dreg[1]                                    ; 5                    ;
; pio0|pio0|altpcied_rx_adaptor_inst|ss_app_st_rx_rd_valid[2]                                              ; 5                    ;
; pio0|pio0|altpcied_rx_adaptor_inst|ss_app_st_rx_rd_valid[1]                                              ; 5                    ;
; pio0|pio0|altpcied_rx_adaptor_inst|ss_app_st_rx_rd_valid[0]                                              ; 5                    ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|in_ready                                          ; 5                    ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_address_reg2[4]                                                  ; 5                    ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|data0[66]~ERTM0          ; 5                    ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|Mux_1768~0_ERTM2                              ; 5                    ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|Mux_1768~0_ERTM1                              ; 5                    ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_rdreq_q~xsyn                             ; 5                    ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_user_reset_n_d~xsyn                  ; 5                    ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g_gray2bin|rtl~6 ; 5                    ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[8]                                               ; 5                    ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[7]                                               ; 5                    ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[6]                                               ; 5                    ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[5]                                               ; 5                    ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[4]                                               ; 5                    ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[1]                                               ; 5                    ;
+----------------------------------------------------------------------------------------------------------+----------------------+


+--------------------------------------------------+
; Hyper-Retimer Settings                           ;
+------------------------+---------+---------------+
; Option                 ; Setting ; Default Value ;
+------------------------+---------+---------------+
; Enable Auto-Pipelining ; On      ; On            ;
+------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------+
; Reset Sequence Requirement                                                                   ;
+----------------------------------------------------------------+-----------------------------+
; Clock Name                                                     ; Number of additional cycles ;
+----------------------------------------------------------------+-----------------------------+
; dut|dut|coreclkout_hip_pld_clk_ref                             ; 0                           ;
; dut|dut|coreclkout_hip_pld_clk_reg                             ; 0                           ;
; dut|dut|coreclkout_hip_pld_clk                                 ; 3                           ;
; dut|dut_avmm_clock0                                            ; 0                           ;
; internal_clk                                                   ; 0                           ;
; pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div1 ; 0                           ;
; pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 ; 2                           ;
; iopll0|iopll0_refclk                                           ; 0                           ;
; iopll0|iopll0|tennm_ph2_iopll|ref_clk0                         ; 0                           ;
; iopll0|iopll0_n_cnt_clk                                        ; 0                           ;
; iopll0|iopll0_m_cnt_clk                                        ; 0                           ;
; iopll0|iopll0_outclk0                                          ; 0                           ;
; iopll0|iopll0_outclk1                                          ; 0                           ;
+----------------------------------------------------------------+-----------------------------+
Note: Due to retiming optimizations, a clock domain may require a longer reset sequence to ensure correct functionality.  The table above indicates the minimum number of additional reset sequence cycles needed for each clock domain.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Retiming Limit Summary                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Clock Transfer                                                                                                 ; Limiting Reason                                           ; Recommendation                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Transfer from internal_clk to iopll0|iopll0_outclk1                                                            ; Short Path/Long Path                                      ; See the Fast Forward Timing Closure Recommendations report for step-by-step suggestions for RTL changes and estimated performance ;
; Clock Domain dut|dut|coreclkout_hip_pld_clk                                                                    ; Meets timing requirements: No further analysis performed. ; None                                                                                                                              ;
; Clock Domain iopll0|iopll0_outclk1                                                                             ; Meets timing requirements: No further analysis performed. ; None                                                                                                                              ;
; Transfer from dut|dut|coreclkout_hip_pld_clk to iopll0|iopll0_outclk1                                          ; Meets timing requirements: No further analysis performed. ; None                                                                                                                              ;
; Transfer from dut|dut_avmm_clock0 to dut|dut|coreclkout_hip_pld_clk                                            ; Meets timing requirements: No further analysis performed. ; None                                                                                                                              ;
; Clock Domain pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2                                    ; Meets timing requirements: No further analysis performed. ; None                                                                                                                              ;
; Transfer from iopll0|iopll0_outclk1 to pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2          ; Meets timing requirements: No further analysis performed. ; None                                                                                                                              ;
; Clock Domain dut|dut_avmm_clock0                                                                               ; Meets timing requirements: No further analysis performed. ; None                                                                                                                              ;
; Transfer from dut|dut|coreclkout_hip_pld_clk to dut|dut_avmm_clock0                                            ; Meets timing requirements: No further analysis performed. ; None                                                                                                                              ;
; Transfer from pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 to dut|dut|coreclkout_hip_pld_clk ; Meets timing requirements: No further analysis performed. ; None                                                                                                                              ;
; Transfer from dut|dut|coreclkout_hip_pld_clk to pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 ; Meets timing requirements: No further analysis performed. ; None                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+


Critical Chain Summary for Transfer from internal_clk to iopll0|iopll0_outclk1
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recommendations for Critical Chain                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recommendation                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; The critical chain is limited by: Short Path/Long Path                                                                                                                                                                                                             ;
;                                                                                                                                                                                                                                                                    ;
; Reduce the delay of 'Long Paths' in the chain                                                                                                                                                                                                                      ;
;   or insert more pipeline stages for 'Long Paths' in the chain                                                                                                                                                                                                     ;
;   or remove retiming restrictions                                                                                                                                                                                                                                  ;
;    or increase the delay (or add pipeline stages) to 'Short Paths' in the chain                                                                                                                                                                                    ;
;    Refer to <a href='https://www.intel.com/content/www/us/en/docs/programmable/683353/current/short-path-long-path.html'>Short Path / Long Path</a> in the <i>Intel Hyperflex Architecture High-Performance Design Handbook</i> for more information.              ;
;                                                                                                                                                                                                                                                                    ;
; Retiming Restriction: Boundary Port Restriction                                                                                                                                                                                                                    ;
;  Unable to retime across boundary ports:                                                                                                                                                                                                                           ;
;    auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                                                                                                                                                        ;
;                                                                                                                                                                                                                                                                    ;
; Retiming Restriction: Cross Partition Transfer Restriction                                                                                                                                                                                                         ;
;  Unable to retime across nodes involved in cross-partition transfers:                                                                                                                                                                                              ;
;    auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset|user_reset|sdm_gpo_out_user_reset                                                                                                                                                                      ;
;    pio0|pio0|rst_ctrl|i139~0xsyn                                                                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                    ;
; Retiming Restriction: Metastability Synchronizer                                                                                                                                                                                                                   ;
;  Add additional pipeline stages to isolate the register(s), to allow retiming optimizations to improve performance                                                                                                                                                 ;
;  or set Synchronization Register Chain Length to 1 if evaluating IP module performance                                                                                                                                                                             ;
;   dut|dut|u_pciess_p0|u_ss_rst_seq|gen_hs_req_sync[1].hs_req_sync|din_s1                                                                                                                                                                                           ;
;    Refer to <a href='https://www.intel.com/content/www/us/en/docs/programmable/683353/current/hyper-pipelining-add-pipeline-registers.html'>Hyper-Pipelining</a> in the <i>Intel Hyperflex Architecture High-Performance Design Handbook</i> for more information. ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Critical Chain Details                                                                                                                                                                 ;
+----------------------+------------------------------+-------------+--------------------------------------------------------------------------------------------------------------------+
; Path Info            ; Register                     ; Register ID ; Element                                                                                                            ;
+----------------------+------------------------------+-------------+--------------------------------------------------------------------------------------------------------------------+
; Long Path (Critical) ; REG (SDM)                    ; #1          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset|user_reset|sdm_gpo_out_user_reset~internal_ctrl_clock.reg ;
; Long Path (Critical) ;                              ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset|user_reset|sdm_gpo_out_user_reset|gpio_o                  ;
; Long Path (Critical) ;                              ;             ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                     ;
; Long Path (Critical) ;                              ;             ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                           ;
; Long Path (Critical) ;                              ;             ; pio0|pio0|rst_ctrl|i139~0xsyn|datae                                                                                ;
; Long Path (Critical) ;                              ;             ; pio0|pio0|rst_ctrl|i139~0xsyn|combout                                                                              ;
; Long Path (Critical) ;                              ;             ; pio0|pio0|rst_ctrl|i139~0xsyn~_LAB_RE_X30_Y9_N0_I112                                                               ;
; Long Path (Critical) ;                              ;             ; pio0|pio0|rst_ctrl|i139~0xsyn~_LOCAL_INTERCONNECT_X30_Y9_N0_I41                                                    ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; pio0|pio0|rst_ctrl|i139~0xsyn~_BLOCK_INPUT_MUX_PASSTHROUGH_X30_Y9_N0_I59                                           ;
; Long Path (Critical) ;                              ;             ; pio0|pio0|rst_ctrl|i139~0xsyn~_LAB_RE_X30_Y9_N0_I63                                                                ;
; Long Path (Critical) ;                              ;             ; pio0|pio0|rst_ctrl|subsystem_rst_req$latch|datae                                                                   ;
; Long Path (Critical) ;                              ;             ; pio0|pio0|rst_ctrl|subsystem_rst_req$latch~cw_la_lab/laboutb[11]                                                   ;
; Long Path (Critical) ;                              ;             ; pio0|pio0|rst_ctrl|subsystem_rst_req$latch~LAB_RE_X30_Y9_N0_I120                                                   ;
; Long Path (Critical) ;                              ;             ; pio0|pio0|rst_ctrl|subsystem_rst_req$latch~R0_X30_Y9_N0_I52                                                        ;
; Long Path (Critical) ;                              ;             ; pio0|pio0|rst_ctrl|subsystem_rst_req$latch~R0_X30_Y9_N0_I48                                                        ;
; Long Path (Critical) ;                              ;             ; pio0|pio0|rst_ctrl|subsystem_rst_req$latch~R0_X30_Y9_N0_I29                                                        ;
; Long Path (Critical) ;                              ;             ; pio0|pio0|rst_ctrl|subsystem_rst_req$latch~LOCAL_INTERCONNECT_X30_Y9_N0_I74                                        ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; pio0|pio0|rst_ctrl|subsystem_rst_req$latch~BLOCK_INPUT_MUX_PASSTHROUGH_X30_Y9_N0_I61                               ;
; Long Path (Critical) ;                              ;             ; pio0|pio0|rst_ctrl|subsystem_rst_req$latch~LAB_RE_X30_Y9_N0_I60                                                    ;
; Long Path (Critical) ;                              ;             ; dut|dut|u_pciess_p0|u_ss_rst_seq|gen_hs_req_sync[1].hs_req_sync|din_s1|d                                           ;
; Long Path (Critical) ; REG (Metastability required) ; #2          ; dut|dut|u_pciess_p0|u_ss_rst_seq|gen_hs_req_sync[1].hs_req_sync|din_s1                                             ;
; -------------------- ; ---------------------------- ; ----------- ; ------------------------------------------------------------------------------------------------------------------ ;
; Short Path           ; REG (SDM)                    ; #1          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset|user_reset|sdm_gpo_out_user_reset~internal_ctrl_clock.reg ;
; Short Path           ;                              ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset|user_reset|sdm_gpo_out_user_reset|gpio_o                  ;
; Short Path           ;                              ;             ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                     ;
; Short Path           ;                              ;             ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                           ;
; Short Path           ;                              ;             ; pio0|pio0|rst_ctrl|i139~0xsyn|datae                                                                                ;
; Short Path           ;                              ;             ; pio0|pio0|rst_ctrl|i139~0xsyn|combout                                                                              ;
; Short Path           ;                              ;             ; pio0|pio0|rst_ctrl|i139~0xsyn~_LAB_RE_X30_Y9_N0_I112                                                               ;
; Short Path           ;                              ;             ; pio0|pio0|rst_ctrl|i139~0xsyn~_LOCAL_INTERCONNECT_X30_Y9_N0_I41                                                    ;
; SDC Exception        ; Bypassed Hyper-Register      ;             ; pio0|pio0|rst_ctrl|i139~0xsyn~_BLOCK_INPUT_MUX_PASSTHROUGH_X30_Y9_N0_I59                                           ;
; SDC Exception        ; Bypassed Hyper-Register      ;             ; pio0|pio0|rst_ctrl|subsystem_rst_req$latch~BLOCK_INPUT_MUX_PASSTHROUGH_X30_Y9_N0_I61                               ;
; Short Path           ; Bypassed Hyper-Register      ;             ; pio0|pio0|rst_ctrl|subsystem_rst_req$latch~BLOCK_INPUT_MUX_PASSTHROUGH_X30_Y9_N0_I61                               ;
; Short Path           ;                              ;             ; pio0|pio0|rst_ctrl|subsystem_rst_req$latch~LAB_RE_X30_Y9_N0_I60                                                    ;
; Short Path           ;                              ;             ; dut|dut|u_pciess_p0|u_ss_rst_seq|gen_hs_req_sync[1].hs_req_sync|din_s1|d                                           ;
; Short Path           ; REG (Metastability required) ; #2          ; dut|dut|u_pciess_p0|u_ss_rst_seq|gen_hs_req_sync[1].hs_req_sync|din_s1                                             ;
+----------------------+------------------------------+-------------+--------------------------------------------------------------------------------------------------------------------+



Clock Domain dut|dut|coreclkout_hip_pld_clk (Meets timing requirements: No further analysis performed.)
===============================================================================


Clock Domain iopll0|iopll0_outclk1 (Meets timing requirements: No further analysis performed.)
===============================================================================


Transfer from dut|dut|coreclkout_hip_pld_clk to iopll0|iopll0_outclk1 (Meets timing requirements: No further analysis performed.)
===============================================================================


Transfer from dut|dut_avmm_clock0 to dut|dut|coreclkout_hip_pld_clk (Meets timing requirements: No further analysis performed.)
===============================================================================


Clock Domain pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 (Meets timing requirements: No further analysis performed.)
===============================================================================


Transfer from iopll0|iopll0_outclk1 to pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 (Meets timing requirements: No further analysis performed.)
===============================================================================


Clock Domain dut|dut_avmm_clock0 (Meets timing requirements: No further analysis performed.)
===============================================================================


Transfer from dut|dut|coreclkout_hip_pld_clk to dut|dut_avmm_clock0 (Meets timing requirements: No further analysis performed.)
===============================================================================


Transfer from pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 to dut|dut|coreclkout_hip_pld_clk (Meets timing requirements: No further analysis performed.)
===============================================================================


Transfer from dut|dut|coreclkout_hip_pld_clk to pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 (Meets timing requirements: No further analysis performed.)
===============================================================================


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hyper-Retimer INI Usage                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Option               ; Usage                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Initialization file: ; C:/Users/152249/quartus.ini                                                                                                                                                                                                                                                                                                                            ;
; dev_password0        ; d0070c637d8802a600c03785ce4b58a984b8e9a857e1d15fb65576e0ab940decc014cb7d7518005e739d274981cf1119a8f2a52b7f8392066df1dde8122336132243233372337720010147545516555452232632360223542212222603322322340223612222332123336035544555510005255544457455                                                                                                       ;
; dev_password1        ; d0070c637d8467d216785497e7c00f870f7a1a12185e102e5e895c693de70841606151b3db1ec4beb549a81607aeb80c6aac4c0e617119e094b18f66bb013f75b5e9f6b6da0a06af0c5774b8e9a5552b222a8cb0e99122336132242223560004345534303011453104200042734042410004303255662254422556335102224555754551622233223262336032242112010010100111043410100010152020105165551101051554075444 ;
+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------+
; Routing Usage Summary                                               ;
+--------------------------------------+------------------------------+
; Routing Resource Type                ; Usage                        ;
+--------------------------------------+------------------------------+
; Block Input Mux Wrapbacks            ; 269 / 197,400 ( < 1 % )      ;
; Block Input Muxes                    ; 83,281 / 2,278,560 ( 4 % )   ;
; Block interconnects                  ; 63,825 / 2,391,360 ( 3 % )   ;
; C1 interconnects                     ; 30,348 / 1,071,360 ( 3 % )   ;
; C4 interconnects                     ; 9,958 / 1,049,040 ( < 1 % )  ;
; C8 interconnects                     ; 29 / 104,904 ( < 1 % )       ;
; DCM_muxes                            ; 5 / 456 ( 1 % )              ;
; DELAY_CHAINs                         ; 0 / 4,306 ( 0 % )            ;
; Direct links                         ; 10,448 / 2,391,360 ( < 1 % ) ;
; HIO Buffers                          ; 283 / 31,584 ( < 1 % )       ;
; IO12PHYTOP_LOGIC_INPUTs              ; 1 / 416 ( < 1 % )            ;
; IO12PHYTOP_LOGIC_OUTPUTs             ; 1 / 960 ( < 1 % )            ;
; IO75XDDRFMXCKTREE_CLKDRV_BIG_VCO_REs ; 0 / 16 ( 0 % )               ;
; IO75XDDRFMXCKTREE_CLKDRV_GM0_REs     ; 0 / 16 ( 0 % )               ;
; IO75XDDRFMXCKTREE_CLKDRV_VCO_INPUTs  ; 0 / 8 ( 0 % )                ;
; IO75XDDRFMXCKTREE_CLKDRV_VCO_OUTPUTs ; 0 / 8 ( 0 % )                ;
; IO75XDDRFMXCKTREE_FB_MUX31_REs       ; 0 / 48 ( 0 % )               ;
; IOFBRADAPT_C2P_BUF_INPUTs            ; 0 / 132 ( 0 % )              ;
; IOFBRADAPT_C2P_BUF_OUTPUTs           ; 0 / 132 ( 0 % )              ;
; IOFBRADAPT_FRZ_BUFS_REs              ; 0 / 616 ( 0 % )              ;
; IOFBRADAPT_P2C_BUF_INPUTs            ; 0 / 284 ( 0 % )              ;
; IOFBRADAPT_P2C_BUF_OUTPUTs           ; 0 / 284 ( 0 % )              ;
; Programmable Invert Buffers          ; 0 / 320 ( 0 % )              ;
; Programmable Invert Inputs           ; 2,885 / 214,170 ( 1 % )      ;
; Programmable Inverts                 ; 2,885 / 214,170 ( 1 % )      ;
; R0 interconnects                     ; 40,047 / 1,835,820 ( 2 % )   ;
; R1 interconnects                     ; 24,998 / 1,049,040 ( 2 % )   ;
; R12 interconnects                    ; 73 / 157,356 ( < 1 % )       ;
; R2 interconnects                     ; 10,977 / 527,340 ( 2 % )     ;
; R4 interconnects                     ; 8,324 / 532,980 ( 2 % )      ;
; R6 interconnects                     ; 8,264 / 535,800 ( 2 % )      ;
; Redundancy Muxes                     ; 603 / 62,248 ( < 1 % )       ;
; Row Clock Tap-Offs                   ; 2,004 / 157,356 ( 1 % )      ;
; Switchbox_clock_muxes                ; 39 / 5,120 ( < 1 % )         ;
; VIO Buffers                          ; 3 / 12,800 ( < 1 % )         ;
; Vertical_seam_tap_muxes              ; 34 / 2,304 ( 1 % )           ;
+--------------------------------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                                                                                                                       ;
+-----------------------------+----------------------------------------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------+------------------------+----------------------------+
; Name                        ; Ignored Entity                         ; Ignored From ; Ignored To                                                                                                                                    ; Ignored Value          ; Ignored Source             ;
+-----------------------------+----------------------------------------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------+------------------------+----------------------------+
; I/O Standard                ; pcie_ed                                ;              ; pin_perst_n_reset_n                                                                                                                           ; 1.8V LVCMOS            ; QSF Assignment             ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|reset_sync_inst|din_s1                                     ; FORCED                 ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|resp_pulse_sync_inst|handshake_sync_wr_clk_inst|din_s1     ; FORCED                 ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|resp_pulse_sync_inst|hold_sync_rd_clk_inst|din_s1          ; FORCED                 ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|perst_n_sync_inst|din_s1                                                     ; FORCED                 ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|gen_sync.u_p0_ss_app_dlup_sync|acknowledgement_synchronizer_wr_clk|din_s1                                                             ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|gen_sync.u_p0_ss_app_dlup_sync|acknowledgement_synchronizer_wr_clk|dreg                                                               ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|gen_sync.u_p0_ss_app_dlup_sync|request_synchronizer_rd_clk|din_s1                                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|gen_sync.u_p0_ss_app_dlup_sync|request_synchronizer_rd_clk|dreg                                                                       ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|gen_sync.u_p0_ss_app_linkup_sync|acknowledgement_synchronizer_wr_clk|din_s1                                                           ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|gen_sync.u_p0_ss_app_linkup_sync|acknowledgement_synchronizer_wr_clk|dreg                                                             ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|gen_sync.u_p0_ss_app_linkup_sync|request_synchronizer_rd_clk|din_s1                                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|gen_sync.u_p0_ss_app_linkup_sync|request_synchronizer_rd_clk|dreg                                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|gen_sync.u_p0_ss_app_ltssmstate_sync|acknowledgement_synchronizer_wr_clk|din_s1                                                       ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|gen_sync.u_p0_ss_app_ltssmstate_sync|acknowledgement_synchronizer_wr_clk|dreg                                                         ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|gen_sync.u_p0_ss_app_ltssmstate_sync|request_synchronizer_rd_clk|din_s1                                                               ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|gen_sync.u_p0_ss_app_ltssmstate_sync|request_synchronizer_rd_clk|dreg                                                                 ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|gen_sync.u_p0_ss_app_serr_sync|acknowledgement_synchronizer_wr_clk|din_s1                                                             ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|gen_sync.u_p0_ss_app_serr_sync|acknowledgement_synchronizer_wr_clk|dreg                                                               ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|gen_sync.u_p0_ss_app_serr_sync|request_synchronizer_rd_clk|din_s1                                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|gen_sync.u_p0_ss_app_serr_sync|request_synchronizer_rd_clk|dreg                                                                       ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|gen_sync.u_p0_ss_app_surprise_down_err_sync|acknowledgement_synchronizer_wr_clk|din_s1                                                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|gen_sync.u_p0_ss_app_surprise_down_err_sync|acknowledgement_synchronizer_wr_clk|dreg                                                  ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|gen_sync.u_p0_ss_app_surprise_down_err_sync|request_synchronizer_rd_clk|din_s1                                                        ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|gen_sync.u_p0_ss_app_surprise_down_err_sync|request_synchronizer_rd_clk|dreg                                                          ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|gen_sync.u_p0_warm_rst_coreclk_n_sync|din_s1                                                                                          ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|gen_sync.u_p0_warm_rst_coreclk_n_sync|dreg                                                                                            ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|gen_sync.u_p0_warm_rst_stclk_n_sync|din_s1                                                                                            ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|gen_sync.u_p0_warm_rst_stclk_n_sync|dreg                                                                                              ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|SM_TXCRDT.cplto_sync|acknowledgement_synchronizer_wr_clk|din_s1                                                           ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|SM_TXCRDT.cplto_sync|acknowledgement_synchronizer_wr_clk|dreg                                                             ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|SM_TXCRDT.cplto_sync|request_synchronizer_rd_clk|din_s1                                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|SM_TXCRDT.cplto_sync|request_synchronizer_rd_clk|dreg                                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|SM_TXCRDT.flrrcvd_sync|acknowledgement_synchronizer_wr_clk|din_s1                                                         ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|SM_TXCRDT.flrrcvd_sync|acknowledgement_synchronizer_wr_clk|dreg                                                           ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|SM_TXCRDT.flrrcvd_sync|request_synchronizer_rd_clk|din_s1                                                                 ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|SM_TXCRDT.flrrcvd_sync|request_synchronizer_rd_clk|dreg                                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|ctrlshadow_fifo_inst|auto_generated                                          ; OFF                    ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|ctrlshadow_fifo_inst|auto_generated|rs_dgwp                                  ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|ctrlshadow_fifo_inst|auto_generated|ws_dgrp                                  ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|u_axi_lite_clk_reset_sync|din_s1                                             ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|u_axi_lite_clk_reset_sync|dreg                                               ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_init_rst_sync|din_s1                                                                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_init_rst_sync|dreg                                                                  ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_int_ready_i_sync|acknowledgement_synchronizer_wr_clk|din_s1                         ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_int_ready_i_sync|acknowledgement_synchronizer_wr_clk|dreg                           ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_int_ready_i_sync|request_synchronizer_rd_clk|din_s1                                 ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_int_ready_i_sync|request_synchronizer_rd_clk|dreg                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_req_retry_en_o_sync|acknowledgement_synchronizer_wr_clk|din_s1                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_req_retry_en_o_sync|acknowledgement_synchronizer_wr_clk|dreg                        ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_req_retry_en_o_sync|request_synchronizer_rd_clk|din_s1                              ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_req_retry_en_o_sync|request_synchronizer_rd_clk|dreg                                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_cfg_retry_ctrl_update_crs_en_ctrl_hwclr_sync|acknowledgement_synchronizer_wr_clk|din_s1 ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_cfg_retry_ctrl_update_crs_en_ctrl_hwclr_sync|acknowledgement_synchronizer_wr_clk|dreg   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_cfg_retry_ctrl_update_crs_en_ctrl_hwclr_sync|request_synchronizer_rd_clk|din_s1         ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_cfg_retry_ctrl_update_crs_en_ctrl_hwclr_sync|request_synchronizer_rd_clk|dreg           ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_core_rst_coreclk_n_sync|din_s1                                                          ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_core_rst_coreclk_n_sync|dreg                                                            ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_core_rst_liteclk_n_sync|din_s1                                                          ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_core_rst_liteclk_n_sync|dreg                                                            ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hia_error_gen_sync|acknowledgement_synchronizer_wr_clk|din_s1                           ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hia_error_gen_sync|acknowledgement_synchronizer_wr_clk|dreg                             ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hip_buffer_overflow_clear_sync|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hip_buffer_overflow_clear_sync|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hip_buffer_overflow_sync|acknowledgement_synchronizer_wr_clk|din_s1                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hip_buffer_overflow_sync|acknowledgement_synchronizer_wr_clk|dreg                       ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hip_buffer_overflow_sync|request_synchronizer_rd_clk|din_s1                             ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hip_buffer_overflow_sync|request_synchronizer_rd_clk|dreg                               ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hip_enter_err_mode_sync|acknowledgement_synchronizer_wr_clk|din_s1                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hip_enter_err_mode_sync|acknowledgement_synchronizer_wr_clk|dreg                        ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hip_enter_err_mode_sync|request_synchronizer_rd_clk|din_s1                              ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hip_enter_err_mode_sync|request_synchronizer_rd_clk|dreg                                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hot_reset_req_hwclr_sync|din_s1                                                         ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hot_reset_req_hwclr_sync|dreg                                                           ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hotplug_ready_i_sync|acknowledgement_synchronizer_wr_clk|din_s1                         ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hotplug_ready_i_sync|acknowledgement_synchronizer_wr_clk|dreg                           ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hotplug_ready_i_sync|request_synchronizer_rd_clk|din_s1                                 ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hotplug_ready_i_sync|request_synchronizer_rd_clk|dreg                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_ltssm_state_sync|acknowledgement_synchronizer_wr_clk|din_s1                             ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_ltssm_state_sync|acknowledgement_synchronizer_wr_clk|dreg                               ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_ltssm_state_sync|request_synchronizer_rd_clk|din_s1                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_ltssm_state_sync|request_synchronizer_rd_clk|dreg                                       ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_msi_pending_reg_msi_pending_reg_sync|acknowledgement_synchronizer_wr_clk|din_s1         ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_msi_pending_reg_msi_pending_reg_sync|acknowledgement_synchronizer_wr_clk|dreg           ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_msi_pending_reg_msi_pending_reg_sync|request_synchronizer_rd_clk|din_s1                 ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_msi_pending_reg_msi_pending_reg_sync|request_synchronizer_rd_clk|dreg                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_msi_pnd_ready_i_sync|din_s1                                                             ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_msi_pnd_ready_i_sync|dreg                                                               ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[0].u|din_s1                                                    ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[0].u|dreg                                                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[10].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[10].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[11].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[11].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[12].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[12].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[13].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[13].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[14].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[14].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[15].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[15].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[16].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[16].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[17].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[17].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[18].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[18].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[19].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[19].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[1].u|din_s1                                                    ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[1].u|dreg                                                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[20].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[20].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[21].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[21].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[22].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[22].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[23].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[23].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[24].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[24].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[25].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[25].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[26].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[26].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[27].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[27].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[28].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[28].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[29].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[29].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[2].u|din_s1                                                    ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[2].u|dreg                                                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[30].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[30].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[31].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[31].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[3].u|din_s1                                                    ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[3].u|dreg                                                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[4].u|din_s1                                                    ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[4].u|dreg                                                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[5].u|din_s1                                                    ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[5].u|dreg                                                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[6].u|din_s1                                                    ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[6].u|dreg                                                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[7].u|din_s1                                                    ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[7].u|dreg                                                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[8].u|din_s1                                                    ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[8].u|dreg                                                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[9].u|din_s1                                                    ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[9].u|dreg                                                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync|acknowledgement_synchronizer_wr_clk|din_s1                               ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync|acknowledgement_synchronizer_wr_clk|dreg                                 ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync|request_synchronizer_rd_clk|din_s1                                       ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync|request_synchronizer_rd_clk|dreg                                         ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_ready_i_sync|acknowledgement_synchronizer_wr_clk|din_s1                              ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_ready_i_sync|acknowledgement_synchronizer_wr_clk|dreg                                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_ready_i_sync|request_synchronizer_rd_clk|din_s1                                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_ready_i_sync|request_synchronizer_rd_clk|dreg                                        ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pnp_fifo_overflow_clear_sync|din_s1                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pnp_fifo_overflow_clear_sync|dreg                                                       ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pnp_fifo_overflow_sync|acknowledgement_synchronizer_wr_clk|din_s1                       ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pnp_fifo_overflow_sync|acknowledgement_synchronizer_wr_clk|dreg                         ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pnp_fifo_overflow_sync|request_synchronizer_rd_clk|din_s1                               ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pnp_fifo_overflow_sync|request_synchronizer_rd_clk|dreg                                 ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_prs_ctrl_gen_sync|acknowledgement_synchronizer_wr_clk|din_s1                            ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_prs_ctrl_gen_sync|acknowledgement_synchronizer_wr_clk|dreg                              ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_prs_ctrl_gen_sync|request_synchronizer_rd_clk|din_s1                                    ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_prs_ctrl_gen_sync|request_synchronizer_rd_clk|dreg                                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_prs_event_ready_i_sync|din_s1                                                           ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_prs_event_ready_i_sync|dreg                                                             ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_reordering_buffer_overflow_clear_sync|din_s1                                            ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_reordering_buffer_overflow_clear_sync|dreg                                              ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_reordering_buffer_overflow_sync|acknowledgement_synchronizer_wr_clk|din_s1              ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_reordering_buffer_overflow_sync|acknowledgement_synchronizer_wr_clk|dreg                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_reordering_buffer_overflow_sync|request_synchronizer_rd_clk|din_s1                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_reordering_buffer_overflow_sync|request_synchronizer_rd_clk|dreg                        ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_serr_out_sync|acknowledgement_synchronizer_wr_clk|din_s1                                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_serr_out_sync|acknowledgement_synchronizer_wr_clk|dreg                                  ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_serr_out_sync|request_synchronizer_rd_clk|din_s1                                        ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_serr_out_sync|request_synchronizer_rd_clk|dreg                                          ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_surprise_down_err_sync|acknowledgement_synchronizer_wr_clk|din_s1                       ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_surprise_down_err_sync|acknowledgement_synchronizer_wr_clk|dreg                         ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_surprise_down_err_sync|request_synchronizer_rd_clk|din_s1                               ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_surprise_down_err_sync|request_synchronizer_rd_clk|dreg                                 ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_warm_rst_stclk_n_sync|din_s1                                                            ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_warm_rst_stclk_n_sync|dreg                                                              ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cplto_if|cplto_fifo_lite_inst|auto_generated                                                     ; OFF                    ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cplto_if|cplto_fifo_lite_inst|auto_generated|rs_dgwp                                             ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cplto_if|cplto_fifo_lite_inst|auto_generated|ws_dgrp                                             ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_flr_if|u_app_ss_st_flrcmpl|auto_generated                                                        ; OFF                    ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_flr_if|u_app_ss_st_flrcmpl|auto_generated|rs_dgwp                                                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_flr_if|u_app_ss_st_flrcmpl|auto_generated|ws_dgrp                                                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_flr_if|u_ss_app_st_flrrcvd|auto_generated                                                        ; OFF                    ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_flr_if|u_ss_app_st_flrrcvd|auto_generated|rs_dgwp                                                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_flr_if|u_ss_app_st_flrrcvd|auto_generated|ws_dgrp                                                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_flr_if|u_warm_rst_coreclk_n_sync|din_s1                                                          ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_flr_if|u_warm_rst_coreclk_n_sync|dreg                                                            ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_flr_if|u_warm_rst_liteclk_n_sync|din_s1                                                          ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_flr_if|u_warm_rst_liteclk_n_sync|dreg                                                            ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|ws_dgrp                                            ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_vf_err_s0|auto_generated                                                             ; OFF                    ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_vf_err_s0|auto_generated|rs_dgwp                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_vf_err_s0|auto_generated|ws_dgrp                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_vf_err_s1|auto_generated                                                             ; OFF                    ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_vf_err_s1|auto_generated|rs_dgwp                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_vf_err_s1|auto_generated|ws_dgrp                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_vf_err_s2|auto_generated                                                             ; OFF                    ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_vf_err_s2|auto_generated|rs_dgwp                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_vf_err_s2|auto_generated|ws_dgrp                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_vf_err_s3|auto_generated                                                             ; OFF                    ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_vf_err_s3|auto_generated|rs_dgwp                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_vf_err_s3|auto_generated|ws_dgrp                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_warm_rst_vferrclk_n_sync|din_s1                                                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_warm_rst_vferrclk_n_sync|dreg                                                        ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|u_pin_perst_n_sync|din_s1                                                                                                 ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|u_pin_perst_n_sync|dreg                                                                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|u_reset_status_n_sync|din_s1                                                                                              ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|u_reset_status_n_sync|dreg                                                                                                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|u_ss_rst_seq|gen_resp_rst_sync[0].resp_data_sync|din_s1                                                                   ; FORCED                 ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|u_ss_rst_seq|gen_resp_rst_sync[1].resp_data_sync|din_s1                                                                   ; FORCED                 ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|u_ss_rst_seq|gen_resp_rst_sync[2].resp_data_sync|din_s1                                                                   ; FORCED                 ; Compiler or HDL Assignment ;
; Synchronizer Identification ; pcie_ed                                ;              ; dut|dut|u_pciess_p0|u_ss_rst_seq|gen_resp_rst_sync[3].resp_data_sync|din_s1                                                                   ; FORCED                 ; Compiler or HDL Assignment ;
; I/O Standard                ; pcie_ed_dut_intel_pcie_gts_300_qdefnma ;              ; pin_perst_n                                                                                                                                   ; 1.8V LVCMOS            ; ip/pcie_ed/pcie_ed_dut.ip  ;
; Weak Pull-Down Resistor     ; pcie_ed_dut_intel_pcie_gts_300_qdefnma ;              ; pin_perst_n                                                                                                                                   ; ON                     ; ip/pcie_ed/pcie_ed_dut.ip  ;
+-----------------------------+----------------------------------------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------+------------------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter INI Usage                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Option               ; Usage                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Initialization file: ; C:/Users/152249/quartus.ini                                                                                                                                                                                                                                                                                                                            ;
; dev_password0        ; d0070c637d8802a600c03785ce4b58a984b8e9a857e1d15fb65576e0ab940decc014cb7d7518005e739d274981cf1119a8f2a52b7f8392066df1dde8122336132243233372337720010147545516555452232632360223542212222603322322340223612222332123336035544555510005255544457455                                                                                                       ;
; dev_password1        ; d0070c637d8467d216785497e7c00f870f7a1a12185e102e5e895c693de70841606151b3db1ec4beb549a81607aeb80c6aac4c0e617119e094b18f66bb013f75b5e9f6b6da0a06af0c5774b8e9a5552b222a8cb0e99122336132242223560004345534303011453104200042734042410004303255662254422556335102224555754551622233223262336032242112010010100111043410100010152020105165551101051554075444 ;
+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Can't read Quartus Prime message file C:/projects/axe5_eagle/pcie/pcie_ed/qdb/_compiler/pcie_ed/_flat/23.4.1/legacy/1/pcie_ed.fit.plan.header.qmsgdb.
Make sure the file exists and is up to date, and you have permission to read and write the file.
Info (16677): Loading synthesized database.
Info (16734): Loading "synthesized" snapshot for partition "root_partition".
Info (16734): Loading "synthesized" snapshot for partition "auto_fab_0".
Info (16678): Successfully loaded synthesized database: elapsed time is 00:00:03.
Info (22889): This design was generated using the DNI flow.
Info (119006): Selected device A5ED065BB32AE4SR0 for design "pcie_ed"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '100'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '100'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (12262): Starting Fitter periphery placement operations
Info (12290): Loading the periphery placement data.
Info (12291): Periphery placement data loaded: elapsed time is 00:00:33
Info (12627): Pin ~ALTERA_AS_DATA1~ is reserved at location BK102
Info (12627): Pin ~ALTERA_AS_nCSO0,ALTERA_MSEL0~ is reserved at location CF112
Info (12627): Pin ~ALTERA_AS_DATA2~ is reserved at location CH99
Info (12627): Pin ~ALTERA_AS_DATA0~ is reserved at location BH99
Info (12627): Pin ~ALTERA_AS_CLK~ is reserved at location BK99
Info (12627): Pin ~ALTERA_AS_nCSO2,ALTERA_MSEL1~ is reserved at location BM99
Info (12627): Pin ~ALTERA_AS_nCSO1,ALTERA_MSEL2~ is reserved at location BM102
Info (12627): Pin ~ALTERA_AS_DATA3~ is reserved at location CF102
Info (12627): Pin ~ALTERA_AS_nCSO3~ is reserved at location CC102
Info (12627): Pin ~ALTERA_AS_nRST~ is reserved at location CA102
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (12677): No exact pin location assignment(s) for 20 pins of 20 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report
Info (11685): 1 differential I/O pins do not have complementary pins. As a result, the Fitter automatically creates the complementary pins
    Info (11684): Differential I/O pin "refclk0_clk" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "refclk0_clk(n)" File: C:/projects/axe5_eagle/pcie/pcie_ed/pcie_ed/synth/pcie_ed.v Line: 25
Info (16210): Plan updated with currently enabled project assignments.
Info (12295): Periphery placement of all unplaced cells complete: elapsed time is 00:00:10
Warning (335091): The Timing Analyzer found 2 latches that cannot be analyzed as synchronous elements. For more details, run the Check Timing command in the Timing Analyzer to see the list of unsupported latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity altpcie_sc_bitsync
        Info (332166): set to_keep [get_keepers -nowarn *altpcie_sc_bitsync_node*altpcie_sc_bitsync_meta_dff[*]]; if {[get_collection_size $to_keep] > 0} {set_multicycle_path -to $to_keep 3}
        Info (332166): set to_keep [get_keepers -nowarn *altpcie_sc_bitsync_node*altpcie_sc_bitsync_meta_dff[*]]; if {[get_collection_size $to_keep] > 0} {set_false_path -hold -to $to_keep}
    Info (332165): Entity dcfifo_05ci1
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_n1m11:dffpipe5|dffe6a* 
    Info (332165): Entity dcfifo_2thv
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_npv91:dffpipe10|dffe11a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_mpv91:dffpipe7|dffe8a* 
    Info (332165): Entity dcfifo_9hih
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_ppv91:dffpipe10|dffe11a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_opv91:dffpipe7|dffe8a* 
    Info (332165): Entity dcfifo_eprn1
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_o1m11:dffpipe3|dffe4a* 
    Info (332165): Entity dcfifo_f9t6
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_k9jq1:dffpipe11|dffe12a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_j9jq1:dffpipe8|dffe9a* 
    Info (332165): Entity dcfifo_ppe42
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_m9jq1:dffpipe10|dffe11a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_l9jq1:dffpipe7|dffe8a* 
    Info (332165): Entity dcfifo_qq8v
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_lh9i1:dffpipe10|dffe11a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_kh9i1:dffpipe7|dffe8a* 
Warning (332174): Ignored filter at dcfifo_05ci1.tdf(0): *rs_dgwp|dffpipe_n1m11:dffpipe5|dffe6a* could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/projects/axe5_eagle/pcie/pcie_ed/tmp-clearbox/pcie_ed/24020/dcfifo_05ci1.tdf Line: 0
Warning (332049): Ignored set_false_path at dcfifo_05ci1.tdf(0): Argument <to> is not an object ID File: C:/projects/axe5_eagle/pcie/pcie_ed/tmp-clearbox/pcie_ed/24020/dcfifo_05ci1.tdf Line: 0
    Info (332050): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_n1m11:dffpipe5|dffe6a*  File: C:/projects/axe5_eagle/pcie/pcie_ed/tmp-clearbox/pcie_ed/24020/dcfifo_05ci1.tdf Line: 0
Warning (332174): Ignored filter at dcfifo_2thv.tdf(0): *ws_dgrp|dffpipe_npv91:dffpipe10|dffe11a* could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/projects/axe5_eagle/pcie/pcie_ed/tmp-clearbox/pcie_ed/24020/dcfifo_2thv.tdf Line: 0
Warning (332049): Ignored set_false_path at dcfifo_2thv.tdf(0): Argument <to> is not an object ID File: C:/projects/axe5_eagle/pcie/pcie_ed/tmp-clearbox/pcie_ed/24020/dcfifo_2thv.tdf Line: 0
    Info (332050): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_npv91:dffpipe10|dffe11a*  File: C:/projects/axe5_eagle/pcie/pcie_ed/tmp-clearbox/pcie_ed/24020/dcfifo_2thv.tdf Line: 0
Warning (332174): Ignored filter at dcfifo_2thv.tdf(0): *rs_dgwp|dffpipe_mpv91:dffpipe7|dffe8a* could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/projects/axe5_eagle/pcie/pcie_ed/tmp-clearbox/pcie_ed/24020/dcfifo_2thv.tdf Line: 0
Warning (332049): Ignored set_false_path at dcfifo_2thv.tdf(0): Argument <to> is not an object ID File: C:/projects/axe5_eagle/pcie/pcie_ed/tmp-clearbox/pcie_ed/24020/dcfifo_2thv.tdf Line: 0
    Info (332050): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_mpv91:dffpipe7|dffe8a*  File: C:/projects/axe5_eagle/pcie/pcie_ed/tmp-clearbox/pcie_ed/24020/dcfifo_2thv.tdf Line: 0
Warning (332174): Ignored filter at dcfifo_9hih.tdf(0): *ws_dgrp|dffpipe_ppv91:dffpipe10|dffe11a* could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/projects/axe5_eagle/pcie/pcie_ed/tmp-clearbox/pcie_ed/24020/dcfifo_9hih.tdf Line: 0
Warning (332049): Ignored set_false_path at dcfifo_9hih.tdf(0): Argument <to> is not an object ID File: C:/projects/axe5_eagle/pcie/pcie_ed/tmp-clearbox/pcie_ed/24020/dcfifo_9hih.tdf Line: 0
    Info (332050): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_ppv91:dffpipe10|dffe11a*  File: C:/projects/axe5_eagle/pcie/pcie_ed/tmp-clearbox/pcie_ed/24020/dcfifo_9hih.tdf Line: 0
Warning (332174): Ignored filter at dcfifo_9hih.tdf(0): *rs_dgwp|dffpipe_opv91:dffpipe7|dffe8a* could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/projects/axe5_eagle/pcie/pcie_ed/tmp-clearbox/pcie_ed/24020/dcfifo_9hih.tdf Line: 0
Warning (332049): Ignored set_false_path at dcfifo_9hih.tdf(0): Argument <to> is not an object ID File: C:/projects/axe5_eagle/pcie/pcie_ed/tmp-clearbox/pcie_ed/24020/dcfifo_9hih.tdf Line: 0
    Info (332050): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_opv91:dffpipe7|dffe8a*  File: C:/projects/axe5_eagle/pcie/pcie_ed/tmp-clearbox/pcie_ed/24020/dcfifo_9hih.tdf Line: 0
Warning (332174): Ignored filter at dcfifo_eprn1.tdf(0): *rs_dgwp|dffpipe_o1m11:dffpipe3|dffe4a* could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/projects/axe5_eagle/pcie/pcie_ed/tmp-clearbox/pcie_ed/24020/dcfifo_eprn1.tdf Line: 0
Warning (332049): Ignored set_false_path at dcfifo_eprn1.tdf(0): Argument <to> is not an object ID File: C:/projects/axe5_eagle/pcie/pcie_ed/tmp-clearbox/pcie_ed/24020/dcfifo_eprn1.tdf Line: 0
    Info (332050): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_o1m11:dffpipe3|dffe4a*  File: C:/projects/axe5_eagle/pcie/pcie_ed/tmp-clearbox/pcie_ed/24020/dcfifo_eprn1.tdf Line: 0
Warning (332174): Ignored filter at dcfifo_qq8v.tdf(0): *ws_dgrp|dffpipe_lh9i1:dffpipe10|dffe11a* could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/projects/axe5_eagle/pcie/pcie_ed/tmp-clearbox/pcie_ed/24020/dcfifo_qq8v.tdf Line: 0
Warning (332049): Ignored set_false_path at dcfifo_qq8v.tdf(0): Argument <to> is not an object ID File: C:/projects/axe5_eagle/pcie/pcie_ed/tmp-clearbox/pcie_ed/24020/dcfifo_qq8v.tdf Line: 0
    Info (332050): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_lh9i1:dffpipe10|dffe11a*  File: C:/projects/axe5_eagle/pcie/pcie_ed/tmp-clearbox/pcie_ed/24020/dcfifo_qq8v.tdf Line: 0
Info (19539): Reading the HDL-embedded SDC files elapsed 00:00:00.
Critical Warning (22304): SDC_ENTITY_FILE 'pcie_ed/altera_reset_controller_1922/synth/altera_reset_controller.sdc' was not applied. No matching entity: 'altera_reset_controller' in library: 'altera_reset_controller_1922'.
Info (18794): Reading SDC File: 'ip/pcie_ed/pcie_ed_dut/intel_pcie_gts_300/synth/sm_pciess.sdc' for instance: 'dut|dut'
Info: TEST SOURCE FOUND dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~syspll_c0.reg
Info: Getting top level source clock from node _col103 => iopll0|iopll0|tennm_ph2_iopll~io96/m31_0_30__iopll_to_dcm__pllcout[0]
Warning (22330): The following filter at sm_pciess.sdc(445) matches with Quartus-created nodes that may change during the compilation flow: iopll0|iopll0|tennm_ph2_iopll~io96/m31_0_30__iopll_to_dcm__pllcout[0] File: C:/projects/axe5_eagle/pcie/pcie_ed/ip/pcie_ed/pcie_ed_dut/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 445
    Warning (332056): iopll0|iopll0|tennm_ph2_iopll~io96/m31_0_30__iopll_to_dcm__pllcout[0]
Warning (332174): Ignored filter at sm_pciess.sdc(462): dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|pld_mmioresp_bus_r[*] could not be matched with a keeper File: C:/projects/axe5_eagle/pcie/pcie_ed/ip/pcie_ed/pcie_ed_dut/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 462
Warning (332174): Ignored filter at sm_pciess.sdc(462): dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|int_mmio_* could not be matched with a keeper File: C:/projects/axe5_eagle/pcie/pcie_ed/ip/pcie_ed/pcie_ed_dut/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 462
Warning (332049): Ignored set_false_path at sm_pciess.sdc(462): Argument <from> is an empty collection File: C:/projects/axe5_eagle/pcie/pcie_ed/ip/pcie_ed/pcie_ed_dut/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 462
    Info (332050): set_false_path -from [get_keepers -no_duplicates ${ip_inst_name}|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|pld_mmioresp_bus_r[*]] -to [get_keepers -no_duplicates ${ip_inst_name}|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|int_mmio_*] File: C:/projects/axe5_eagle/pcie/pcie_ed/ip/pcie_ed/pcie_ed_dut/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 462
Warning (332049): Ignored set_false_path at sm_pciess.sdc(462): Argument <to> is an empty collection File: C:/projects/axe5_eagle/pcie/pcie_ed/ip/pcie_ed/pcie_ed_dut/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 462
Warning (332174): Ignored filter at sm_pciess.sdc(463): dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|mmio_req_bus_r[*] could not be matched with a keeper File: C:/projects/axe5_eagle/pcie/pcie_ed/ip/pcie_ed/pcie_ed_dut/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 463
Warning (332174): Ignored filter at sm_pciess.sdc(463): dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|pld_mmio_req_bus_r[*] could not be matched with a keeper File: C:/projects/axe5_eagle/pcie/pcie_ed/ip/pcie_ed/pcie_ed_dut/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 463
Warning (332049): Ignored set_false_path at sm_pciess.sdc(463): Argument <from> is an empty collection File: C:/projects/axe5_eagle/pcie/pcie_ed/ip/pcie_ed/pcie_ed_dut/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 463
    Info (332050): set_false_path -from [get_keepers -no_duplicates ${ip_inst_name}|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|mmio_req_bus_r[*]] -to [get_keepers -no_duplicates ${ip_inst_name}|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|pld_mmio_req_bus_r[*]] File: C:/projects/axe5_eagle/pcie/pcie_ed/ip/pcie_ed/pcie_ed_dut/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 463
Warning (332049): Ignored set_false_path at sm_pciess.sdc(463): Argument <to> is an empty collection File: C:/projects/axe5_eagle/pcie/pcie_ed/ip/pcie_ed/pcie_ed_dut/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 463
Warning (332049): Ignored set_max_skew at sm_pciess.sdc(464): Argument -from with value [get_keepers -no_duplicates {dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|pld_mmioresp_bus_r[*]}] contains zero elements File: C:/projects/axe5_eagle/pcie/pcie_ed/ip/pcie_ed/pcie_ed_dut/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 464
    Info (332050): set_max_skew   -from [get_keepers -no_duplicates ${ip_inst_name}|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|pld_mmioresp_bus_r[*]] -to [get_keepers -no_duplicates ${ip_inst_name}|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|int_mmio_*] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.8 File: C:/projects/axe5_eagle/pcie/pcie_ed/ip/pcie_ed/pcie_ed_dut/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 464
Warning (332049): Ignored set_max_skew at sm_pciess.sdc(464): Argument -to with value [get_keepers -no_duplicates {dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|int_mmio_*}] contains zero elements File: C:/projects/axe5_eagle/pcie/pcie_ed/ip/pcie_ed/pcie_ed_dut/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 464
Warning (332049): Ignored set_data_delay at sm_pciess.sdc(465): Argument <from> is an empty collection File: C:/projects/axe5_eagle/pcie/pcie_ed/ip/pcie_ed/pcie_ed_dut/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 465
    Info (332050): set_data_delay -from [get_keepers -no_duplicates ${ip_inst_name}|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|pld_mmioresp_bus_r[*]] -to [get_keepers -no_duplicates ${ip_inst_name}|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|int_mmio_*] -get_value_from_clock_period dst_clock_period -value_multiplier 0.9 File: C:/projects/axe5_eagle/pcie/pcie_ed/ip/pcie_ed/pcie_ed_dut/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 465
Warning (332049): Ignored set_data_delay at sm_pciess.sdc(465): Argument <to> is an empty collection File: C:/projects/axe5_eagle/pcie/pcie_ed/ip/pcie_ed/pcie_ed_dut/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 465
Info (332104): Reading SDC File: 'ip/pcie_ed/pcie_ed_resetIP/altera_s10_user_rst_clkgate_1947/synth/altera_s10_user_rst_clkgate_fm.sdc'
Info (18794): Reading SDC File: 'ip/pcie_ed/pcie_ed_srcssIP/intel_srcss_gts_200/synth/pcie_ed_srcssIP_intel_srcss_gts_200_bg3co7q.sdc' for instance: 'srcssip|srcssip'
Info: IP SDC: srcssip|srcssip
Info (332104): Reading SDC File: 'ip/pcie_ed/pcie_ed_pio0/intelclkctrl_200/synth/pcie_ed_pio0_intelclkctrl_200_f3nubzq.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info: Constrained clock divider output clock pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div1 to dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info: Constrained clock divider output clock pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 to dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info (18794): Reading SDC File: 'ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altera_pcie_s10_gen3x16_adapter.sdc' for instance: 'pio0|pio0'
Info (332104): Reading SDC File: 'ip/pcie_ed/pcie_ed_iopll0/altera_iopll_1931/synth/pcie_ed_iopll0_altera_iopll_1931_klgmlua.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'sm_pciess_ed.sdc.terp'
Warning (332049): Ignored set_false_path at sm_pciess_ed.sdc.terp(22): Argument <to> is an empty collection File: C:/projects/axe5_eagle/pcie/pcie_ed/sm_pciess_ed.sdc.terp Line: 22
    Info (332050): set_false_path  -to [get_registers -nowarn pio0|pio0|rst_ctrl|rst_clk100m_resync|resync_chains[*].synchronizer_nocut|dreg[*]] File: C:/projects/axe5_eagle/pcie/pcie_ed/sm_pciess_ed.sdc.terp Line: 22
Warning (332049): Ignored set_false_path at sm_pciess_ed.sdc.terp(23): Argument <to> is an empty collection File: C:/projects/axe5_eagle/pcie/pcie_ed/sm_pciess_ed.sdc.terp Line: 23
    Info (332050): set_false_path  -to [get_registers -nowarn pio0|pio0|rst_ctrl|rst_clk100m_resync|resync_chains[*].synchronizer_nocut|din_s1] File: C:/projects/axe5_eagle/pcie/pcie_ed/sm_pciess_ed.sdc.terp Line: 23
Warning (332049): Ignored set_false_path at sm_pciess_ed.sdc.terp(24): Argument <to> is an empty collection File: C:/projects/axe5_eagle/pcie/pcie_ed/sm_pciess_ed.sdc.terp Line: 24
    Info (332050): set_false_path  -to [get_registers -nowarn pio0|pio0|rst_ctrl|rst_clk100m_resync|resync_chains[*].synchronizer_nocut|dreg[*]] File: C:/projects/axe5_eagle/pcie/pcie_ed/sm_pciess_ed.sdc.terp Line: 24
Info (19449): Reading SDC files elapsed 00:00:01.
Warning (332125): Found combinational loop of 2 nodes File: C:/projects/axe5_eagle/pcie/pcie_ed/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/rst_ctrl.sv Line: 177
    Warning (332126): Node "pio0|pio0|rst_ctrl|subsystem_rst_req$latch|combout"
    Warning (332126): Node "pio0|pio0|rst_ctrl|subsystem_rst_req$latch|dataa"
Warning (332125): Found combinational loop of 2 nodes File: C:/projects/axe5_eagle/pcie/pcie_ed/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/rst_ctrl.sv Line: 186
    Warning (332126): Node "pio0|pio0|rst_ctrl|initiate_rst_req_rdy$latch|combout"
    Warning (332126): Node "pio0|pio0|rst_ctrl|initiate_rst_req_rdy$latch|dataa"
Warning (332158): Clock uncertainty characteristics of the Agilex 5 device family are preliminary
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 13 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    8.510 dut|dut_avmm_clock0
    Info (332111):    2.857 dut|dut|coreclkout_hip_pld_clk
    Info (332111):    2.857 dut|dut|coreclkout_hip_pld_clk_ref
    Info (332111):    2.857 dut|dut|coreclkout_hip_pld_clk_reg
    Info (332111):   10.000 internal_clk
    Info (332111): 141000.000 iopll0|iopll0_m_cnt_clk
    Info (332111):  100.000 iopll0|iopll0_n_cnt_clk
    Info (332111):    4.255 iopll0|iopll0_outclk0
    Info (332111):    2.836 iopll0|iopll0_outclk1
    Info (332111):   10.000 iopll0|iopll0_refclk
    Info (332111):   10.000 iopll0|iopll0|tennm_ph2_iopll|ref_clk0
    Info (332111):    2.857 pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div1
    Info (332111):    5.714 pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 512 registers into blocks of type Block RAM
    Extra Info (176218): Packed 774 registers into blocks of type MLAB cell
Warning (335091): The Timing Analyzer found 2 latches that cannot be analyzed as synchronous elements. For more details, run the Check Timing command in the Timing Analyzer to see the list of unsupported latches.
Critical Warning (22304): SDC_ENTITY_FILE 'pcie_ed/altera_reset_controller_1922/synth/altera_reset_controller.sdc' was not applied. No matching entity: 'altera_reset_controller' in library: 'altera_reset_controller_1922'.
Info: TEST SOURCE FOUND dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~syspll_c0.reg
Info: Getting top level source clock from node _col103 => iopll0|iopll0|tennm_ph2_iopll~io96/m31_0_30__iopll_to_dcm__pllcout[0]
Info: IP SDC: srcssip|srcssip
Info: Constrained clock divider output clock pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div1 to dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info: Constrained clock divider output clock pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 to dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info (20273): Intermediate fitter snapshots will not be committed because ENABLE_INTERMEDIATE_SNAPSHOTS QSF assignment is disabled during compilation.
Warning (335091): The Timing Analyzer found 2 latches that cannot be analyzed as synchronous elements. For more details, run the Check Timing command in the Timing Analyzer to see the list of unsupported latches.
Info (21624): Not running Design Assistant in plan stage because there is no enabled rule to check
Info (12517): Periphery placement operations ending: elapsed time is 00:01:46
Critical Warning (22304): SDC_ENTITY_FILE 'pcie_ed/altera_reset_controller_1922/synth/altera_reset_controller.sdc' was not applied. No matching entity: 'altera_reset_controller' in library: 'altera_reset_controller_1922'.
Info: TEST SOURCE FOUND dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~syspll_c0.reg
Info: Getting top level source clock from node _col103 => iopll0|iopll0|tennm_ph2_iopll~io96/m31_0_30__iopll_to_dcm__pllcout[0]
Info: IP SDC: srcssip|srcssip
Info: Constrained clock divider output clock pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div1 to dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info: Constrained clock divider output clock pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 to dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info (11165): Fitter preparation operations ending: elapsed time is 00:01:44
Critical Warning (22304): SDC_ENTITY_FILE 'pcie_ed/altera_reset_controller_1922/synth/altera_reset_controller.sdc' was not applied. No matching entity: 'altera_reset_controller' in library: 'altera_reset_controller_1922'.
Info: TEST SOURCE FOUND dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~syspll_c0.reg
Info: Getting top level source clock from node _col103 => iopll0|iopll0|tennm_ph2_iopll~io96/m31_0_30__iopll_to_dcm__pllcout[0]
Info: IP SDC: srcssip|srcssip
Info: Constrained clock divider output clock pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div1 to dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info: Constrained clock divider output clock pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 to dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (11888): Total time spent on timing analysis during Global Placement is 0.00 seconds.
Info (18252): The Fitter is using Physical Synthesis.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:02
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (11178): Promoted 6 clocks 
    Info (18386): pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clock_div2x (18726 fanout) drives clock sectors (0, 0) to (1, 1)
    Info (18386): iopll0|iopll0|tennm_ph2_iopll~O_OUT_CLK0 (16 fanout) drives clock sectors (0, 0) to (1, 1)
    Info (18386): iopll0|iopll0|tennm_ph2_iopll~O_OUT_CLK1 (3996 fanout) drives clock sectors (0, 0) to (0, 1)
    Info (18386): dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~O_HIO_USER_RX_CLK1_CLK (18859 fanout) drives clock sectors (0, 0) to (1, 0)
    Info (18386): dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_clock_divider|clock_div2x (40 fanout) drives clock sector (0, 0)
    Info (18386): pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clock_div1x (1 fanout) drives clock sector (0, 0)
Warning (335091): The Timing Analyzer found 2 latches that cannot be analyzed as synchronous elements. For more details, run the Check Timing command in the Timing Analyzer to see the list of unsupported latches.
Critical Warning (22304): SDC_ENTITY_FILE 'pcie_ed/altera_reset_controller_1922/synth/altera_reset_controller.sdc' was not applied. No matching entity: 'altera_reset_controller' in library: 'altera_reset_controller_1922'.
Info: TEST SOURCE FOUND dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~syspll_c0.reg
Info: Getting top level source clock from node _col103 => iopll0|iopll0|tennm_ph2_iopll~io96/m31_0_30__iopll_to_dcm__pllcout[0]
Info: IP SDC: srcssip|srcssip
Info: Constrained clock divider output clock pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div1 to dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info: Constrained clock divider output clock pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 to dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:12
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:25
Warning (335091): The Timing Analyzer found 2 latches that cannot be analyzed as synchronous elements. For more details, run the Check Timing command in the Timing Analyzer to see the list of unsupported latches.
Critical Warning (22304): SDC_ENTITY_FILE 'pcie_ed/altera_reset_controller_1922/synth/altera_reset_controller.sdc' was not applied. No matching entity: 'altera_reset_controller' in library: 'altera_reset_controller_1922'.
Info: TEST SOURCE FOUND dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~syspll_c0.reg
Info: Getting top level source clock from node _col103 => iopll0|iopll0|tennm_ph2_iopll~io96/m31_0_30__iopll_to_dcm__pllcout[0]
Info: IP SDC: srcssip|srcssip
Info: Constrained clock divider output clock pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div1 to dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info: Constrained clock divider output clock pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 to dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info (11888): Total time spent on timing analysis during Placement is 0.01 seconds.
Info (21624): Not running Design Assistant in place stage because there is no enabled rule to check
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170193): Fitter routing operations beginning
Info (20215): Router estimated peak short interconnect demand : 50% of up directional wire in region X48_Y32 to X59_Y39
    Info (20265): Estimated peak short right directional wire demand : 25% in region X12_Y32 to X23_Y39
    Info (20265): Estimated peak short left directional wire demand : 34% in region X36_Y40 to X47_Y47
    Info (20265): Estimated peak short up directional wire demand : 50% in region X48_Y32 to X59_Y39
    Info (20265): Estimated peak short down directional wire demand : 39% in region X24_Y32 to X35_Y39
Info (20215): Router estimated peak long high speed interconnect demand : 96% of left directional wire in region X36_Y32 to X47_Y39
    Info (20265): Estimated peak long high speed right directional wire demand : 81% in region X48_Y8 to X59_Y15
    Info (20265): Estimated peak long high speed left directional wire demand : 96% in region X36_Y32 to X47_Y39
    Info (20265): Estimated peak long high speed up directional wire demand : 95% in region X36_Y32 to X47_Y39
    Info (20265): Estimated peak long high speed down directional wire demand : 94% in region X0_Y24 to X11_Y31
    Info (20315): Note that the router may use short wires to implement long connections at higher delay
Info (170239): Router is attempting to preserve 0.02 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '100'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (11888): Total time spent on timing analysis during Routing is 8.10 seconds.
Warning (18291): Timing characteristics of device A5ED065BB32AE4SR0 are preliminary
Warning (335091): The Timing Analyzer found 2 latches that cannot be analyzed as synchronous elements. For more details, run the Check Timing command in the Timing Analyzer to see the list of unsupported latches.
Critical Warning (22304): SDC_ENTITY_FILE 'pcie_ed/altera_reset_controller_1922/synth/altera_reset_controller.sdc' was not applied. No matching entity: 'altera_reset_controller' in library: 'altera_reset_controller_1922'.
Info: TEST SOURCE FOUND dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~syspll_c0.reg
Info: Getting top level source clock from node _col103 => iopll0|iopll0|tennm_ph2_iopll~io96/m31_0_30__iopll_to_dcm__pllcout[0]
Info: IP SDC: srcssip|srcssip
Info: Constrained clock divider output clock pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div1 to dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info: Constrained clock divider output clock pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 to dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info (16607): Fitter routing operations ending: elapsed time is 00:01:44
Info (17966): Starting Hyper-Retimer operations.
Info (17968): Completed Hyper-Retimer operations.
Info (18821): Fitter Hyper-Retimer operations ending: elapsed time is 00:00:07
Warning (335091): The Timing Analyzer found 2 latches that cannot be analyzed as synchronous elements. For more details, run the Check Timing command in the Timing Analyzer to see the list of unsupported latches.
Critical Warning (22304): SDC_ENTITY_FILE 'pcie_ed/altera_reset_controller_1922/synth/altera_reset_controller.sdc' was not applied. No matching entity: 'altera_reset_controller' in library: 'altera_reset_controller_1922'.
Info: TEST SOURCE FOUND dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~syspll_c0.reg
Info: Getting top level source clock from node _col103 => iopll0|iopll0|tennm_ph2_iopll~io96/m31_0_30__iopll_to_dcm__pllcout[0]
Info: IP SDC: srcssip|srcssip
Info: Constrained clock divider output clock pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div1 to dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info: Constrained clock divider output clock pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 to dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '100'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:01
Info (19365): Global preservation of unused transceiver channels is enabled. All unused transceiver channels will be preserved.
Info (16557): Fitter post-fit operations ending: elapsed time is 00:00:39
Info (20274): Successfully committed final database.
Info (21624): Not running Design Assistant in finalize stage because there is no enabled rule to check
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Quartus Prime Fitter was successful. 0 errors, 57 warnings
    Info: Peak virtual memory: 8777 megabytes
    Info: Processing ended: Wed Mar 20 17:28:21 2024
    Info: Elapsed time: 00:07:17
    Info: System process ID: 26860
Info (19538): Reading SDC files took 00:00:14 cumulatively in this process.


