<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:14:47.1447</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.04.06</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7034997</applicationNumber><claimCount>12</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>적층체의 제작 방법 및 반도체 장치의 제작 방법</inventionTitle><inventionTitleEng>METHOD FOR PRODUCING MULTILAYER BODY AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.01.07</openDate><openNumber>10-2025-0004235</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.10.21</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/308</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 48/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 미세화 또는 고집적화가 가능한 반도체 장치를 제공한다. 기판 위에 산화물 반도체, 제 1 도전체, 제 1 절연체, 제 2 절연체, 무기막, 제 1 도포막, 및 제 2 도포막을 레지스트 마스크를 이 순서대로 형성하고, 드라이 에칭법을 사용하여 제 2 도포막을 가공함으로써, 섬 형상의 제 2 도포막을 형성하고, 섬 형상의 제 2 도포막을 마스크로서 사용하여 드라이 에칭법으로 제 1 도포막을 가공함으로써, 섬 형상의 제 1 도포막을 형성하며 레지스트 마스크를 제거하고, 섬 형상의 제 1 도포막을 마스크로서 사용하여 드라이 에칭법으로 무기막, 제 2 절연체, 제 1 절연체, 및 제 1 도전체를 이 순서대로 가공함으로써, 섬 형상의 무기막, 섬 형상의 제 2 절연체, 섬 형상의 제 1 절연체, 및 섬 형상의 제 1 도전체를 형성하며 섬 형상의 제 2 도포막을 제거하고, 섬 형상의 무기막을 마스크로서 사용하여 드라이 에칭법으로 산화물 반도체를 가공함으로써, 섬 형상의 산화물 반도체를 형성하며 섬 형상의 제 1 도포막을 제거하고, 드라이 에칭법을 사용하여 섬 형상의 무기막을 제거하고, 제 1 절연체는 질화물이고, 제 2 절연체는 산화물이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.10.19</internationOpenDate><internationOpenNumber>WO2023199181</internationOpenNumber><internationalApplicationDate>2023.04.06</internationalApplicationDate><internationalApplicationNumber>PCT/IB2023/053509</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 적층체의 제작 방법으로서,기판 위에 산화물 반도체, 제 1 도전체, 질화물을 가지는 제 1 절연체, 산화물을 가지는 제 2 절연체, 무기막, 제 1 도포막, 및 제 2 도포막을 이 순서대로 성막하고,상기 제 2 도포막 위에 레지스트 마스크를 형성하고,상기 레지스트 마스크를 마스크로서 사용하여 드라이 에칭법으로 상기 제 2 도포막을 가공함으로써, 섬 형상의 제 2 도포막을 형성하고,상기 섬 형상의 제 2 도포막을 마스크로서 사용하여 드라이 에칭법으로 상기 제 1 도포막을 가공함으로써, 섬 형상의 제 1 도포막을 형성하며 상기 레지스트 마스크를 제거하고,상기 섬 형상의 제 1 도포막을 마스크로서 사용하여 드라이 에칭법으로 상기 무기막, 상기 제 2 절연체, 상기 제 1 절연체, 및 상기 제 1 도전체를 이 순서대로 가공함으로써, 섬 형상의 무기막, 섬 형상의 제 2 절연체, 섬 형상의 제 1 절연체, 및 섬 형상의 제 1 도전체를 형성하며 섬 형상의 제 2 도포막을 제거하고,상기 섬 형상의 무기막을 마스크로서 사용하여 드라이 에칭법으로 상기 산화물 반도체를 가공함으로써, 섬 형상의 산화물 반도체를 형성하며 상기 섬 형상의 제 1 도포막을 제거하고,드라이 에칭법을 사용하여 상기 섬 형상의 무기막을 제거하는, 적층체의 제작 방법.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 산화물 반도체는 인듐, 갈륨, 및 아연을 가지는, 적층체의 제작 방법.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 제 1 도전체는 질화 탄탈럼을 가지는, 적층체의 제작 방법.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,상기 제 1 도전체는 질화 탄탈럼을 포함하는 층과 상기 질화 탄탈럼을 포함하는 층 위의 텅스텐을 포함하는 층의 적층 구조를 가지는, 적층체의 제작 방법.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서,상기 제 1 절연체는 질화 실리콘을 가지는, 적층체의 제작 방법.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서,상기 제 2 절연체는 산화 실리콘을 가지는, 적층체의 제작 방법.</claim></claimInfo><claimInfo><claim>7. 제 1 항에 있어서,상기 무기막은 텅스텐을 가지는, 적층체의 제작 방법.</claim></claimInfo><claimInfo><claim>8. 제 1 항에 있어서,상기 제 1 도포막은 탄소를 가지는, 적층체의 제작 방법.</claim></claimInfo><claimInfo><claim>9. 제 1 항에 있어서,상기 제 2 도포막은 실리콘 및 산소를 가지는, 적층체의 제작 방법.</claim></claimInfo><claimInfo><claim>10. 제 1 항에 있어서,상기 기판과 상기 산화물 반도체 사이에 제 3 절연체 및 제 4 절연체를 이 순서대로 성막하고,상기 섬 형상의 산화물 반도체를 형성한 후, 상기 섬 형상의 무기막을 마스크로서 사용하여 드라이 에칭법으로 상기 제 4 절연체를 가공함으로써, 섬 형상의 제 4 절연체를 형성하는, 적층체의 제작 방법.</claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서,상기 제 3 절연체는 산화 하프늄을 가지고,상기 제 4 절연체는 산화 실리콘을 가지는, 적층체의 제작 방법.</claim></claimInfo><claimInfo><claim>12. 반도체 장치의 제작 방법으로서,제 1 항 내지 제 11 항 중 어느 한 항에 기재된 적층체의 제작 방법을 사용하여 적층체를 제작한 후,상기 제 1 도전체를 제 2 도전체와 제 3 도전체로 분단하고,상기 제 2 도전체와 상기 제 3 도전체 사이의 영역에 중첩되도록 제 5 절연체와 상기 제 5 절연체 위의 제 4 도전체를 형성하는, 반도체 장치의 제작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 *...</address><code> </code><country> </country><engName>HODO, Ryota</engName><name>호도 료타</name></inventorInfo><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 *...</address><code> </code><country> </country><engName>ENDO, Toshiya</engName><name>엔도 토시야 </name></inventorInfo><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 *...</address><code> </code><country> </country><engName>NAKANO, Masaru</engName><name>나카노 마사루</name></inventorInfo><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 *...</address><code> </code><country> </country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 순페이</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울시 강남구 테헤란로*길** (역삼동,청원빌딩) *층,***,***호(영인국제특허법률사무소)</address><code>919980004179</code><country>대한민국</country><engName>LEE, Hwa Ik</engName><name>이화익</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.04.15</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-067489</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.10.21</receiptDate><receiptNumber>1-1-2024-1141057-65</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.11.18</receiptDate><receiptNumber>1-5-2024-0187043-52</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247034997.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b2b4840edc8011603429fef83441bd774d3d42070c15e6e212a141ee80378ee490e48bfe41c18f9935b9df34822a4965e9c7ec4c7e58fec0</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf29af1ed9ae3e78d6d1824514ebc1f82ce67d652a4468bcece824ee4b3cdd6298d0f785f22f8b28127349ff9c48feab48e7728a64a392a7f3</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>