# Как добавить файл с define

Очень удобным на практике оказывается использование макросов с помощью директивы препроцессора `՝dеfinе`. Данная директива позволяет дать символьное имя любому выражению в verilog для последующей подстановки. Она аналогична директиве `#define` в языке Си, за исключением различия в написании первого символа. Макросы удобны тем, что повышают читаемость кода, скрыв трудно воспринимаемую для человека реализацию за понятным словом. Допустим, ваше устройство должно выполнить включить тостер, если на вход ему придет сигнал `32'haf3c5bd0`. Человек, не знакомый с устройством, при прочтении этого кода будет недоумевать, что это за число и почему используется именно оно. Однако, скрыв его за макросом `TOSTER_EN`, читающий поймет, что это код включения тостера. Кроме того, если некоторая константа должна использоваться в нескольких местах кода, то определив её через `dеfinе`, можно будет менять её в одном месте, и она тут же поменяется везде. Перед тем как синтезировать verilog-код, специальная программа препроцессор заменяет все `dеfinе` на их значения, то есть эта вещь исключительно для удобства человека.

 Директива `ˋinclude` позволяет вставлять код из одного файла, в код другого, подобно `#include` на языке `C`. Но при объявлении данной директивы до подключения файла, ваш модуль окажется в папке `Syntax Error Files` иерархии вашего проекта.

![Syntax Error](../../technical/Labs/Pic/Verilog_Header1.png)

Файл в проект добавляется точно так же, как при создании Verilog-файла, только вместо `Create File` нужно нажать `Add Files`, затем перейти к его расположению, выбрать его и нажать `OK` и `Finish`.

После обновления иерархии вашего проекта, этот файл будет располагаться в папке `Non-module Files`.

![Non-module](../../technical/Labs/Pic/Verilog_Header2.png)

Следующим шагом нужно нажать по этому файлу `ПКМ`, выделив его, убедившись, что в окне ниже выбран именно он, необходимо сменить его тип на `Verilog Header`.

![Header](../../technical/Labs/Pic/Verilog_Header3.png)

После этого нужно убедиться, что наш файл появился в иерархии проекта в папке `Verilog Header`, а наш файл с модулем больше не лежит в папке `Syntax Error Files`.

![Header](../../technical/Labs/Pic/Verilog_Header4.png)