<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üåï üë©üèº‚Äçü§ù‚Äçüë©üèª üóÇÔ∏è √âcole sur les bases des circuits num√©riques: Novossibirsk - Ok, Krasnoyarsk - pr√©parez-vous üçÇ üèÜ üí∫</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Du 2 au 5 octobre, une √©cole sur les bases des circuits num√©riques, de l'architecture et de l'utilisation de Verilog s'est tenue √† Novossibirsk. Le no...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>√âcole sur les bases des circuits num√©riques: Novossibirsk - Ok, Krasnoyarsk - pr√©parez-vous</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/427285/"><p><img src="https://habrastorage.org/webt/lf/pu/ao/lfpuao0yudjjdcof66-rccjo4-i.jpeg"></p><br><p>  Du 2 au 5 octobre, une <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">√©cole sur les bases des circuits num√©riques, de l'architecture et de l'utilisation de Verilog</a> s'est tenue √† Novossibirsk.  Le nom officiel de l'√©v√©nement: une √©cole pour √©tudiants de premier cycle et √©tudiants dipl√¥m√©s, tenue √† l'Universit√© technique d'√âtat de Novossibirsk dans le cadre de la XIVe Conf√©rence scientifique et technique internationale "Probl√®mes r√©els de l'instrumentation √©lectronique" APEP-2018, tenue sous les auspices de l'IEEE. </p><br><p>  Cet √©v√©nement √©tait principalement destin√© √† ceux qui: </p><br><ul><li>  lire le livre Digital Circuitry and Computer Architecture, D. Harris, S. Harris (√©galement connu sous le nom de H&amp;H ou Harris-i-Harris); </li><li> Il veut mettre ses connaissances en pratique, mais ne comprend pas quels √©quipements et logiciels sont n√©cessaires pour cela et ne sait pas comment les utiliser; </li><li>  est un √©tudiant senior ou dipl√¥m√© et doit diffuser les connaissances acquises (conduire des ateliers, des travaux de laboratoire, etc. √† l'universit√©). </li></ul><br><p>  <strong>Annonce: Une</strong> √©cole similaire est pr√©vue du 6 au 9 novembre √† l'Institut des technologies spatiales et de l'information de l'Universit√© f√©d√©rale de Sib√©rie (IKIT SFU).  L'√©cole sera dirig√©e par Alina Leskovskaya, une √©tudiante dipl√¥m√©e, ing√©nieur de conception d'AIS IS nomm√©e d'apr√®s M.F.Reshetnev, ainsi que ses coll√®gues: Dmitry Vlasov et Boris Dudkin.  Contact pour l'inscription: <a href="">leskovskayaav@yandex.ru</a> </p><br><p>  Si votre position semble au moins "D√©veloppeur FPGA Junior", alors avec une forte probabilit√©, vous n'apprendrez rien de nouveau pour vous-m√™me dans ce post.  Pour tout le monde, bienvenue au chat. </p><a name="habracut"></a><br><h3 id="zachem-eto-nuzhno">  Pourquoi est-ce n√©cessaire </h3><br><p>  √Ä une certaine √©poque (de retour √† l'universit√©), l'auteur de ces lignes a √©tudi√© l'architecture informatique sans utiliser Verilog ou VHDL: vous venez √† une conf√©rence au cours de laquelle une bo√Æte noire appel√©e "Ordinateur" est dispos√©e sur de nombreuses petites bo√Ætes noires: "processeur", " m√©moire ‚Äù, etc.  Mais ils restent des bo√Ætes noires: vous ne pouvez pas "grimper" √† l'int√©rieur, vous ne pouvez pas "changer" l'appareil.  Le cours se termine, mais vous avez toujours le sentiment que vous travaillez avec ¬´des essences magiques d'une structure interne obscure¬ª.  Dans le meilleur des cas, vous pouvez les configurer (programme).  Il n'y a aucune image holistique du monde num√©rique dans ma t√™te.  Il n'y a aucune compr√©hension de la fa√ßon dont cela fonctionne √† l'int√©rieur.  Cette compr√©hension qui distingue un bon ing√©nieur de ¬´pass√©¬ª. </p><br><p>  Afin d'obtenir une image compl√®te, il est n√©cessaire de pouvoir changer les appareils √©tudi√©s et cr√©er le v√¥tre.  Et ici Verilog (ou VHDL) vient au secours, au logiciel de simulation et aux cartes de d√©bogage peu co√ªteuses avec FPGA pour v√©rifier le mat√©riel.  Un simple processeur ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">schoolMIPS</a> ) peut √™tre √©crit en 1-2 soirs.  Et ce n'est pas du tout sorcier, pas de magie. </p><br><p>  Gardant √† l'esprit une image holistique du monde num√©rique, il n'est pas n√©cessaire de relier votre vie au d√©veloppement de microcircuits.  Mais je crois que les gens qui comprennent vraiment le fonctionnement de la ¬´bo√Æte de lecture magique¬ª n'√©criront pas <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">des</a> programmes <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">terriblement</a> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">lents</a> .  Je vais faire un parall√®le: un marteau et une perceuse dans un placard ne font pas de vous un charpentier.  En m√™me temps, vous pouvez enfoncer un clou, vous comprenez pourquoi ces outils sont n√©cessaires, dans quels cas cela vaut la peine d'utiliser un marteau, pourquoi vous ne devriez pas prendre un microscope √† la place et quand contacter un professionnel. </p><br><h2 id="programma-shkoly">  Programme scolaire </h2><br><p>  Le travail √† l'√©cole √©tait ax√© sur la pratique.  Mettre tous les probl√®mes d√©crits dans H&amp;H en quatre jours de th√©orie et de pratique est tr√®s difficile.  Par cons√©quent, cet objectif n'a pas √©t√© fix√©.  Toute la th√©orie a √©t√© donn√©e exclusivement dans la quantit√© n√©cessaire √† la pratique.  Par cons√©quent, ce n'√©tait pas facile pour ceux qui n'avaient pas ouvert le livre auparavant. </p><br><h3 id="den-1">  Jour 1 </h3><br><p>  ‚Ä¢ Langue pour la description du mat√©riel et pourquoi il est n√©cessaire <br>  ‚Ä¢ Qu'est-ce que le FPGA <br>  ‚Ä¢ Bases de la logique combinatoire <br>  ‚Ä¢ √âl√©ments logiques de base et leur description sur Verilog <br>  ‚Ä¢ Environnement de test (Testbench) <br>  ‚Ä¢ V√©rification du fonctionnement du circuit combinatoire √† l'aide d'un simulateur (Icarus Verilog, Modelsim) <br>  ‚Ä¢ Synth√®se de circuits combin√©s, Intel Quartus et Xilinx Vivado GUI <br>  ‚Ä¢ √Ä quoi sert le sch√©ma de combinaison lorsqu'il est impl√©ment√© sur des FPGA? <br>  ‚Ä¢ Programmation d'une carte de d√©bogage <br>  ‚Ä¢ V√©rification du projet sur la carte de d√©bogage <br>  ‚Ä¢ Fondamentaux de Makefile et travail en mode non-projet <br>  ‚Ä¢ Multiplexeur et m√©thodes pour sa description sur Verilog HDL <br>  ‚Ä¢ D√©multiplexeur et m√©thodes pour sa description sur Verilog HDL <br>  ‚Ä¢ √âtude de cas: travailler avec des indicateurs √† 7 segments <br>  ‚Ä¢ Compilation conditionnelle dans Verilog HDL </p><br><h3 id="den-2">  2e jour </h3><br><p>  ‚Ä¢ Circuits combin√©s et temps de propagation du signal <br>  ‚Ä¢ Circuits d'horloge et de s√©rie <br>  ‚Ä¢ Diff√©rents types de missions dans Verilog HDL <br>  ‚Ä¢ D-trigger et son impl√©mentation sur Verilog dans diverses variantes: r√©initialisations asynchrones et synchrones, port d'autorisation d'√©criture <br>  ‚Ä¢ √Ä quoi sert le circuit s√©quentiel synth√©tis√© lors de la mise en ≈ìuvre sur la base du FPGA <br>  ‚Ä¢ Registre et sa mise en ≈ìuvre <br>  ‚Ä¢ Compteur et sa mise en ≈ìuvre <br>  ‚Ä¢ Discipline dynamique et statique <br>  ‚Ä¢ M√©tastabilit√© et synchroniseur <br>  ‚Ä¢ Verrou ind√©sirable, cons√©quences et moyens d‚Äô√©viter <br>  ‚Ä¢ Machines √† √©tats finis (Mura et Miles) <br>  ‚Ä¢ Pr√©sentation de la machine sous forme de diagrammes de transition <br>  ‚Ä¢ Impl√©mentation de la machine sur Verilog HDL <br>  ‚Ä¢ Approche g√©n√©rale de la conception d'automates complexes <br>  ‚Ä¢ Impl√©mentation pas √† pas du module d'interface du capteur de distance √† ultrasons sur Verilog </p><br><h3 id="den-3">  3e jour </h3><br><p>  ‚Ä¢ Travail ind√©pendant.  Impl√©mentation d'un module d'interface clavier 4x4 pour FPGA <br>  ‚Ä¢ Travail ind√©pendant.  Impl√©mentation d'une calculatrice FPGA </p><br><h3 id="den-4">  Jour 4 </h3><br><p>  ‚Ä¢ Bases du pipelining <br>  ‚Ä¢ Architecture et microarchitecture <br>  ‚Ä¢ Bases du d√©veloppement sur l'assembleur MIPS <br>  ‚Ä¢ Travailler avec le simulateur MARS <br>  ‚Ä¢ Conception du processeur simple cycle le plus simple sur l'exemple de schoolMIPS <br>  ‚Ä¢ Chemin de donn√©es et dispositif de contr√¥le <br>  ‚Ä¢ Compilation du programme, d√©marrage du processeur dans le simulateur et sur la carte de d√©bogage <br>  ‚Ä¢ Travail ind√©pendant.  Ajout de la prise en charge de nouvelles instructions au processeur </p><br><h2 id="materialy">  Mat√©riaux </h2><br><p>  Tous les supports de cours (diapositives, scripts, sources, litt√©rature) sont disponibles en ligne ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">github</a> , <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">supports suppl√©mentaires</a> ).  Les diapositives sont con√ßues dans un style douteux, lorsqu'elles contiennent beaucoup de texte, dans l'espoir que cela facilitera la familiarisation avec les documents hors ligne. </p><br><p>  Des t√¢ches pratiques et ind√©pendantes ont √©t√© effectu√©es principalement sur les <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">cartes m√®res Terasic DE10-Lite</a> avec Intel MAX10 FPGA √† bord.  Nous avions √©galement <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Digilent Nexys 4 DDR</a> , qui a d√©montr√© le travail avec Xilinx Vivado comme exemple.  √Ä de rares exceptions pr√®s, les exemples sont pr√©par√©s de mani√®re √† ce que vous puissiez utiliser le DE10-Lite et le Nexys 4 DDR.  Le choix en faveur de travailler avec des cartes Intel FPGA est d√ª aux raisons suivantes: </p><br><ul><li>  DE10-Lite est moins cher que Nexys 4 DDR, ce qui signifie qu'il est disponible pour plus d'√©tudiants s'ils veulent continuer √† exp√©rimenter √† la maison ou dans le cadre du processus d'apprentissage; </li><li>  Les m√™mes projets simples sur lesquels le cours est construit sont assembl√©s √† l'aide d'Intel Quartus plusieurs fois plus rapidement qu'avec Xilinx Vivado.  Avec toutes mes sympathies pour Vivado, nous n'avons eu que 4 jours. </li></ul><br><h3 id="chto-naschet-video">  Et la vid√©o </h3><br><p>  Lorsque l'√©v√©nement a √©t√© annonc√©, j'ai commenc√© √† recevoir des demandes d'organisation de diffusion ou d'enregistrement vid√©o.  Malheureusement, cela ne correspondait pas au format de l'organisation scolaire que j'ai choisie.  Nous n'avons pas eu de cours en tant que tels: quelques diapositives, puis pratique.  Il y a des questions - nous analysons, un dialogue constant, <del>  blagues dr√¥les </del>  et se d√©placer dans le public.  En choisissant entre travailler sur la cam√©ra et nouer un contact productif avec le public, j'ai choisi la seconde.  La fa√ßon dont cela s'est produit est √† l'appr√©ciation des √©tudiants.  Veuillez traiter avec compr√©hension. </p><br><h3 id="hochu-takzhe">  Je veux aussi </h3><br><p>  √ätes-vous un enseignant qui souhaite transmettre des connaissances aux √©l√®ves?  Ou √™tes-vous un √©l√®ve qui souhaite acqu√©rir ces connaissances, que les enseignants les donnent ou non?  Dans ce cas, m√™me si vous ne pouviez pas assister √† l'√©v√©nement, vous disposez de toutes les informations n√©cessaires au d√©veloppement autonome du sujet et / ou √† la construction / modification du stage: </p><br><ul><li>  Le livre "Circuit num√©rique et architecture informatique", qui est disponible gratuitement sous forme √©lectronique ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">lien</a> ), ou peut √™tre achet√© sur papier ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">lien</a> ).  Il est facile √† lire, emporte comme une fiction.  Il a un seuil d'entr√©e bas - certaines connaissances sp√©ciales ne sont pas n√©cessaires pour commencer √† le lire.  R√©cemment, un ajout sur l'architecture ARM a √©t√© publi√© ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">lien</a> ); </li><li>  Des exemples de code sont disponibles pour le livre, ainsi que des diapositives (versions anglaise et russe) qui peuvent √™tre utilis√©es pour cr√©er votre propre cours ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">lien</a> ); </li><li>  Cartes de d√©bogage peu co√ªteuses: <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Terasic DE10-Lite</a> est le meilleur choix, <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">selon</a> moi, en termes de rapport qualit√© / prix, 55 $ pour ceux qui ont un statut acad√©mique prouv√© (hors livraison).  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Carte ZEOWAA</a> - quand vous devez √©conomiser sur tout.  L'option fonctionne, mais il peut y avoir des probl√®mes avec le firmware en raison du c√¢ble USB de mauvaise qualit√© fourni avec le kit; </li><li>  Mat√©riel de l'√©cole actuelle ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">github</a> , <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">mat√©riel suppl√©mentaire</a> ), ainsi que d'autres √©v√©nements organis√©s par <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" class="user_link">YuriPanchul</a> ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">silicon-russia.com</a> , <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">slides et bien plus</a> ). </li></ul><br><p>  S'il vous pla√Æt, ne vous attendez pas √† ce que quelqu'un vienne √† vous et fasse du "bien".  Vos connaissances, si vous √™tes √©tudiant, et celles de vos √©l√®ves, si vous √™tes enseignant, d√©pendent √† 99% de vos efforts. </p><br><h3 id="chto-ya-vynes-dlya-sebya">  Qu'est-ce que j'ai endur√© pour moi </h3><br><ul><li>  En 4 jours, vous pouvez mettre soit des choses basiques (pour ceux qui n'ont pas lu H&amp;H), soit quelque chose de plus avanc√© (pour ceux qui ont d√©j√† lu le livre).  Mieux vaut ne pas combiner. </li><li>  Pour ceux qui n'ont pas lu le livre et qui n'ont pas d'exp√©rience avec les FPGA, il est conseill√© de commencer la pratique de travailler avec des microcircuits avec un faible degr√© d'int√©gration, et ensuite de donner des FPGA.  Ceci est tr√®s important car  vous permet de reconstruire rapidement le cerveau d'un mode de "programmation" relativement familier au mode de "circuits".  Cela a d√©j√† √©t√© √©crit par Yuri ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">lien</a> ).  Malheureusement, nous avons rat√© cette √©tape. </li></ul><br><h3 id="blagodarnosti">  Remerciements </h3><br><ul><li>  l'initiateur de l'√©v√©nement et l'organisateur du NSTU est Vladimir Makukha; </li><li>  maintenir l'√©cole dans sa forme actuelle aurait √©t√© impossible s'il y a quelques ann√©es, un groupe de passionn√©s n'avait pas entrepris la traduction des circuits num√©riques et de l'architecture informatique; </li><li>  mon arriv√©e √† Novossibirsk n'aurait pas √©t√© possible sans le soutien des initiatives p√©dagogiques qui existent au sein d' <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">IVA Technologies</a> ; </li><li>  diriger une √©cole √©tait une grande question quand il s'est av√©r√© que les fonds allou√©s √† l'universit√© pour l'achat de tableaux de d√©bogage √©taient suspendus quelque part dans les profondeurs de la bureaucratie.  Les planches ont finalement √©t√© collect√©es ¬´avec le monde sur un fil¬ª.  Mikhail Shadrin (NSU) a pr√™t√© plusieurs Nexys 4 DDR.  Certaines planches ont √©t√© achet√©es par des √©tudiants dipl√¥m√©s venus √©tudier.  Plusieurs planches Terasic ont √©t√© attribu√©es par Alexander Romanov (MIEM NRU HSE).  Mais il n'y avait toujours pas assez de planches.  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" class="user_link">YuriPanchul a</a> aid√©, apr√®s quoi Mikhail Shupletsov (Universit√© d'√âtat de Moscou) et moi avons rapidement organis√© leur achat.  Et les gars de Terasic, sans aucun retard, ont organis√© l'exp√©dition le plus rapidement possible. </li><li>  Dmitry Vlasov, Anton Kulichkov et Valery Barmin ont contribu√© √† la direction de l'√©cole - nous nous sommes rencontr√©s il y a un an √† Tomsk ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">lien</a> ), et cette ann√©e, ils ont aid√© les √©tudiants avec la th√©orie et la pratique. </li><li>  merci aux √©tudiants - sans votre d√©sir d'apprendre de nouvelles choses et sans votre pers√©v√©rance, nous n'aurions pas r√©ussi. </li></ul><br><h3 id="otzyvy-o-shkole">  Avis sur l'√©cole </h3><br><p>  <strong>Anna Kazmina</strong> <br>  Pendant 4 jours &lt;...&gt; nous avons tellement plong√© dans la technologie de d√©veloppement bas√©e sur FPGA que cela a compl√®tement chang√© mon id√©e d'utiliser les FPGA dans le monde moderne en production r√©elle.  Auparavant, dans le processus √©ducatif, nous utilisions les FPGA uniquement pour acc√©l√©rer la r√©solution des probl√®mes, mais maintenant nous avons appris √† utiliser les microcontr√¥leurs pour le d√©veloppement de la microarchitecture &lt;...&gt; Cette √©cole m'a vraiment int√©ress√© tellement que je pr√©vois de d√©velopper dans cette direction.  Plus de tels √©v√©nements! </p><br><p>  <strong>Olesya Radchenko</strong> <br>  Un grand merci √† l'√©quipe, gr√¢ce √† laquelle une √©cole similaire a eu lieu au NSTU.  Merci de m'avoir donn√© l'occasion de "plonger t√™te baiss√©e" dans la programmation FPGA, d'apprendre comment d'autres d√©veloppeurs travaillent avec Quartus, ModelSim, et aussi de se familiariser, par exemple, avec Vivado.  Pendant ces 4 jours, j'ai consolid√© mes anciennes connaissances et appris beaucoup de nouvelles choses, par exemple sur MIPS.  &lt;...&gt; Je peux appliquer les connaissances acquises dans mon travail, qui a r√©cemment √©t√© √©troitement associ√© √† la programmation FPGA </p><br><p>  <strong>Vladislav Mayer</strong> <br>  Je voudrais peut-√™tre noter qu'en raison du temps limit√©, vous avez r√©ussi √† fournir suffisamment d'informations pour la compr√©hension initiale du mat√©riel.  Personnellement, j'avais une connaissance de base du langage de programmation mat√©rielle.  Mais le principal √©chappement pour moi est un changement de perspective sur la programmation en g√©n√©ral.  Maintenant, je regarde les choses pr√©c√©demment famili√®res sous un angle diff√©rent et j'ai une id√©e de la fa√ßon de mettre en ≈ìuvre diff√©remment ces modules </p><br><p>  <strong>Anton Yupashevsky</strong> <br>  Au cours de ces quatre jours, j'ai regard√© la programmation FPGA d'une mani√®re compl√®tement diff√©rente, au langage de description du mat√©riel Verilog, et √† l'heure actuelle, √† l'aide de FPGA.  Le niveau initial de connaissances sur les FPGA et les circuits num√©riques J'ai encore 4 ans d'√©tudes √† l'universit√© et avec <br>  il n'y avait aucun probl√®me avec les sch√©mas combinatoires et s√©quentiels les plus simples, mais <br>  de plus en plus complexes et int√©ressants sont apparus et finalement nous avons nous-m√™mes programm√© le noyau <br>  MIPS  Un √©norme avantage de cette √©cole √©tait une √©norme quantit√© de pratique. </p><br><p>  <strong>Mikhail Kireev</strong> <br>  Au cours de l'√©cole ¬´de la physique √† la puce¬ª √† APEP-2018, les dogmes ont √©t√© d√©finis lors de la collaboration avec Verilog: <br>  Vous devez ma√Ætriser le livre Harris.  Il y a de nombreux pi√®ges dans ce sujet lors de l'√©criture de code - des blocs absolument identiques (du point de vue de la logique) peuvent √™tre synth√©tis√©s de diff√©rentes mani√®res &lt;...&gt; La simulation offrira beaucoup plus de possibilit√©s lors du d√©veloppement que la synth√®se - accordez plus d'attention √† Waveform.  Dans les activit√©s professionnelles, vous devez travailler avec diff√©rentes lignes FPGA de diff√©rents fabricants, &lt;...&gt; Gagnez du temps √† l'avenir (√©criture de scripts et cr√©ation de fichiers).  D'un point de vue pratique, un certain nombre de mod√®les de base s√©quentiels et combinatoires ont √©t√© envisag√©s;  convoyeur, clavier 4x4, exemples de machines √† √©tats, architecture MIPS la plus simple et autres t√¢ches. </p><br><p>  Z.Y.  J'ai d√©couvert cette √©cole et je me suis inscrite 12 heures avant sa rentr√©e, je n'ai pas regrett√© d'avoir assist√© √† cet √©v√©nement, m√™me si la lecture du livre Harris aurait rendu les performances beaucoup plus √©lev√©es. </p></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr427285/">https://habr.com/ru/post/fr427285/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr427275/index.html">Architecture de l'information Internet, partie 3</a></li>
<li><a href="../fr427277/index.html">Un sch√©ma de diffraction se retrouve dans la distribution des nombres premiers, similaire √† celui des quasi-cristaux</a></li>
<li><a href="../fr427279/index.html">CoLaboratoire: Android Night #Apple</a></li>
<li><a href="../fr427281/index.html">D√©veloppement de classes d'interface en C ++</a></li>
<li><a href="../fr427283/index.html">Comment la haute disponibilit√© chez Kubernetes est assur√©e</a></li>
<li><a href="../fr427289/index.html">Mod√©lisation g√©ologique 3D, diagraphie et technologie d'Aramco Innovations</a></li>
<li><a href="../fr427291/index.html">R√©duisez le trafic dans les formulaires Web ASP.NET, les div cliquables et les interrogations p√©riodiques du serveur</a></li>
<li><a href="../fr427293/index.html">Mod√®les de conception JavaScript</a></li>
<li><a href="../fr427295/index.html">Fonctions de currying JavaScript</a></li>
<li><a href="../fr427297/index.html">Apache Ignite + Apache Spark Data Frames: ensemble plus de plaisir</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>