# Relat√≥rio T√©cnico - Coprocessador Aritm√©tico em FPGA

## Sum√°rio

- [Objetivos e Requisitos do Problema](#objetivos-e-requisitos-do-problema)
- [Recursos Utilizados](#recursos-utilizados)
  - [Quartus Prime](#quartus-prime)
  - [FPGA DE1-SoC](#fpga-de1-soc)
  - [Icarus Verilog](#icarus-verilog)
- [Desenvolvimento e Descri√ß√£o em Alto N√≠vel](#desenvolvimento-e-descri√ß√£o-em-alto-n√≠vel)
  - [Unidade de Controle](#unidade-de-controle)
  - [ULA (Unidade L√≥gica e Aritm√©tica)](#ula-unidade-l√≥gica-e-aritm√©tica)
- [Testes, Simula√ß√µes, Resultados e Discuss√µes](#testes-simula√ß√µes-resultados-e-discuss√µes)

---

## Introdu√ß√£o

Coprocessadores s√£o componentes de hardware que atuam em conjunto com a CPU (Central Processing Unit), oferecendo suporte a tarefas espec√≠ficas, geralmente com foco em otimiza√ß√£o e desempenho. No contexto deste trabalho, foi desenvolvido um **coprocessador aritm√©tico voltado para opera√ß√µes matriciais**, com o objetivo de acelerar c√°lculos complexos que seriam custosos se executados apenas pela CPU principal.

Esse projeto visa explorar os recursos da FPGA **DE1-SoC**, utilizando **descri√ß√£o em Verilog** para projetar um sistema digital capaz de realizar opera√ß√µes fundamentais no processamento de matrizes. A escolha de implementar esse tipo de opera√ß√£o est√° relacionada √† ampla aplica√ß√£o em √°reas como processamento de imagem, √°lgebra linear, simula√ß√µes num√©ricas, aprendizado de m√°quina, entre outras.

## Objetivos e Requisitos do Problema

O coprocessador foi planejado com foco em **desempenho**, utilizando **paralelismo em n√≠vel de hardware** para otimizar o tempo de execu√ß√£o das opera√ß√µes. Al√©m disso, a compatibilidade com os dispositivos da DE1-SoC garante a viabilidade pr√°tica do projeto no ambiente de desenvolvimento utilizado.

### Requisitos do Projeto

1. Descri√ß√£o completa do hardware utilizando a linguagem **Verilog**.
2. O sistema deve ser compat√≠vel e utilizar os componentes dispon√≠veis na **FPGA DE1-SoC**.
3. Capacidade de realizar as seguintes opera√ß√µes matriciais:
   - Soma
   - Subtra√ß√£o
   - Multiplica√ß√£o de matrizes
   - Multiplica√ß√£o por n√∫mero inteiro
   - C√°lculo do determinante
   - Transposi√ß√£o
   - Gera√ß√£o da matriz oposta
4. Cada elemento da matriz √© representado por um n√∫mero de **8 bits (1 byte)**.
5. O processador deve implementar **paralelismo** para otimizar opera√ß√µes aritm√©ticas.

- Quais os requisitos funcionais e n√£o funcionais.
- Restri√ß√µes ou limita√ß√µes do projeto.

## Recursos Utilizados

### Quartus Prime

Explicar como o Quartus Prime foi utilizado no desenvolvimento, como a cria√ß√£o do projeto, s√≠ntese, an√°lise de tempo e grava√ß√£o na FPGA.

### FPGA DE1-SoC

Descrever as caracter√≠sticas da placa utilizada, como n√∫mero de portas, switches, LEDs, e como ela foi utilizada no projeto.

### Icarus Verilog

Comentar sobre o uso das ferramenta para simula√ß√£o:

- Escrita e testes dos m√≥dulos em Verilog.

## Desenvolvimento e Descri√ß√£o em Alto N√≠vel

## Unidade de Controle

A **unidade de controle** √© o componente respons√°vel por processar as instru√ß√µes, gerenciar o fluxo de dados e coordenar os outros componentes internos, funcionando como um organizador geral do sistema. Sua fun√ß√£o √© crucial para garantir a execu√ß√£o eficiente das opera√ß√µes, especialmente no contexto de processamentos matriciais.

A unidade de controle gerencia a comunica√ß√£o entre a **mem√≥ria RAM**, que armazena as matrizes a serem manipuladas, e os demais componentes, como a **ULA (Unidade L√≥gica e Aritm√©tica)**, respons√°vel pelo processamento aritm√©tico das matrizes. Ela tamb√©m desempenha um papel fundamental na **sincroniza√ß√£o geral do sistema**, garantindo que todas as opera√ß√µes ocorram no tempo correto e de maneira ordenada.

Em termos de desempenho, a unidade de controle √© o "c√©rebro" do sistema, sendo respons√°vel por organizar e orquestrar as etapas de cada opera√ß√£o matricial. Ela garante que os dados sejam lidos da mem√≥ria na ordem correta, que as opera√ß√µes sejam executadas corretamente pela ULA e que o fluxo de controle seja mantido sem erros durante o processamento das matrizes.

### Instruction Set Architecture

As instru√ß√µes desenvolvidas para o coprocessador seguem um padr√£o uniforme para todos os tipos de opera√ß√µes realizadas, sejam elas de transfer√™ncia de dados ou opera√ß√µes aritm√©ticas. Essa decis√£o de projeto foi tomada com o objetivo de simplificar a complexidade associada √† implementa√ß√£o das instru√ß√µes, assegurando que a etapa de decodifica√ß√£o fosse generalizada e simplificada.
As instru√ß√µes possuem um tamanho fixo de 8 bits e a estrutura das instru√ß√µes √© organizada da seguinte forma:

![Formato da instru√ß√£o](<images/Diagrama%20de%20blocos%20(14).jpg>)

Os campos da instru√ß√£o s√£o definidos por:
| Atributo | Descri√ß√£o |
|----------|-----------|
| **MT** | Matriz alvo do carregamento (A ou B) |
| **M_Size** | Tamanho da matriz utilizado por opera√ß√µes de movimenta√ß√£o de dados e aritm√©ticas |
| **OPCODE** | C√≥digo de opera√ß√£o |

Conjunto de instru√ß√µes do coprocessador:

### Instru√ß√µes aritm√©ticas e seus C√≥digos Hexadecimais

| Instru√ß√£o                            | C√≥digo Hexadecimal |
| ------------------------------------ | ------------------ |
| **Soma**                             | `0x01`             |
| **Subtra√ß√£o**                        | `0x02`             |
| **Multiplica√ß√£o**                    | `0x03`             |
| **Multiplica√ß√£o por n√∫mero inteiro** | `0x04`             |
| **Transposi√ß√£o**                     | `0x05`             |
| **Matriz Oposta**                    | `0x06`             |
| **Determinante 2x2**                 | `0x17`             |
| **Determinante 3x3**                 | `0x1F`             |
| **Determinante 4x4**                 | `0x27`             |
| **Determinante 5x5**                 | `0x2F`             |

### Instru√ß√µes de movimenta√ß√£o de dados e seus C√≥digos Hexadecimais

| Instru√ß√£o                 | C√≥digo Hexadecimal |
| ------------------------- | ------------------ |
| **Carregar matriz A 2x2** | `0x10`             |
| **Carregar matriz A 3x3** | `0x18`             |
| **Carregar matriz A 4x4** | `0x20`             |
| **Carregar matriz A 5x5** | `0x28`             |
| **Carregar matriz B 2x2** | `0x50`             |
| **Carregar matriz B 3x3** | `0x58`             |
| **Carregar matriz B 4x4** | `0x60`             |
| **Carregar matriz B 5x5** | `0x68`             |

### Etapas de processamento

As etapas de processamento do sistema s√£o definidas por meio de uma m√°quina de estados finitos (FSM), respons√°vel por receber e interpretar as instru√ß√µes. Para o desenvolvimento dessa parte, foi necess√°rio compreender como co-processadores realizam o recebimento e a execu√ß√£o de comandos. A partir desse estudo, foram definidos os seguintes est√°gios da FSM de processamento:

---

#### - Fetch

O estado Fetch representa a etapa inicial do fluxo de processamento. Sua principal fun√ß√£o √© realizar a busca da instru√ß√£o na mem√≥ria. No sistema implementado, essa busca ocorre no endere√ßo 0x0, reservado exclusivamente para o armazenamento da instru√ß√£o atual.  
A FSM aguarda um sinal de controle denominado "start process‚Äù, que indica a aloca√ß√£o de uma nova instru√ß√£o no endere√ßo especificado. Ao receber esse sinal, a FSM extrai os dados da posi√ß√£o de mem√≥ria e os transfere para um registrador interno, o qual ser√° utilizado na etapa seguinte do processamento.

---

#### - Decode

O estado Decode tem como fun√ß√£o interpretar a instru√ß√£o capturada durante a etapa de Fetch. Nessa fase, o sistema realiza a separa√ß√£o dos campos presentes na instru√ß√£o e os aloca em registradores de controle apropriados. Esses registradores s√£o essenciais para orientar o fluxo de dados e definir o comportamento da m√°quina nas etapas subsequentes do processamento.

---

#### - Execute

O estado Execute √© respons√°vel por processar as informa√ß√µes contidas na instru√ß√£o decodificada. Nessa etapa, o coprocessador realiza opera√ß√µes de leitura na mem√≥ria ou delega √† ULA (Unidade L√≥gica e Aritm√©tica) a execu√ß√£o das opera√ß√µes aritm√©ticas sobre as matrizes. Trata-se da fase central de todo o sistema, onde as instru√ß√µes s√£o efetivamente aplicadas, garantindo que os c√°lculos e movimenta√ß√µes de dados ocorram de forma correta e consistente.

---

#### - WriteBack

O estado de writeback √© respons√°vel por escrever na mem√≥ria a matriz resultante do processamento aritm√©tico. Essa etapa assegura que os dados processados pela ULA estejam dispon√≠veis para o processador no endere√ßo de mem√≥ria adequado.

---

#### - CleanUP

O estado CleanUP √© respons√°vel por reiniciar todos os registradores de controle da FSM, assegurando que o processamento n√£o seja comprometido por res√≠duos de dados anteriores. A inclus√£o deste est√°gio mostrou-se vantajosa para evitar poss√≠veis erros de metaestabilidade e garantir um ambiente limpo para a pr√≥xima opera√ß√£o. Ap√≥s a conclus√£o desta etapa, o sistema retorna ao estado Fetch, aguardando uma nova sinaliza√ß√£o de in√≠cio de processamento.

### Fluxos de Execu√ß√£o da FSM

O sistema possui dois fluxos de execu√ß√£o distintos que ocorrem na FSM, ambos projetados para realizar as opera√ß√µes de maneira otimizada, evitando desperd√≠cio de ciclos e assegurando um processamento eficiente.

---

#### Primeiro Fluxo: Leitura de Matrizes

O primeiro fluxo diz respeito √† leitura das matrizes a partir da mem√≥ria. Nesse processo de movimenta√ß√£o de dados, n√£o h√° necessidade de realizar escrita, uma vez que ainda n√£o foram processadas informa√ß√µes. Para evitar o uso desnecess√°rio de ciclos e otimizar a execu√ß√£o, o processador segue o seguinte caminho:

**Fetch ‚Üí Decode ‚Üí Execute ‚Üí CleanUp**

Essa abordagem garante agilidade ao evitar a passagem por estados que n√£o s√£o essenciais neste contexto espec√≠fico.

---

#### Segundo Fluxo: Processamento Aritm√©tico

O segundo fluxo est√° relacionado ao processamento aritm√©tico das matrizes. Ap√≥s a realiza√ß√£o das opera√ß√µes, a matriz resultante deve ser armazenada novamente na mem√≥ria. Para isso, o estado `WriteBack` √© ativado, realizando a escrita dos dados no local apropriado. O fluxo de execu√ß√£o neste caso √©:

**Fetch ‚Üí Decode ‚Üí Execute ‚Üí WriteBack ‚Üí CleanUp**

Essa decis√£o de projeto foi adotada com o intuito de evitar o tr√¢nsito desnecess√°rio dos dados por est√°gios irrelevantes ao seu tipo de opera√ß√£o, otimizando o tempo de execu√ß√£o e assegurando maior efici√™ncia no processamento.

### Banco de Registradores

O banco de registradores √© uma subdivis√£o essencial em qualquer co-processador, funcionando como uma √°rea de armazenamento tempor√°rio para os dados manipulados durante a execu√ß√£o das instru√ß√µes. No sistema desenvolvido, essa estrutura foi projetada com o objetivo de garantir agilidade no acesso √†s informa√ß√µes, reduzindo o tempo necess√°rio para buscar dados diretamente na mem√≥ria principal.

#### Diagrama Funcional

---

<img src="images/BancoDeReg.png" width="200"/>

---

#### Tipos de Registradores

| Tipo                          | Fun√ß√£o                                                                              |
| ----------------------------- | ----------------------------------------------------------------------------------- |
| **Registradores de Dados**    | Armazenam matrizes e operandos utilizados nas opera√ß√µes. Ligados √† ULA e √† mem√≥ria. |
| **Registradores de Controle** | Guardam os campos extra√≠dos das instru√ß√µes, definindo o fluxo de execu√ß√£o.          |

A separa√ß√£o entre registradores de dados e de controle torna o sistema mais modular, facilitando o entendimento do fluxo de informa√ß√µes dentro do co-processador e otimizando sua implementa√ß√£o. Al√©m disso, esse modelo contribui para a escalabilidade do projeto, permitindo futuras expans√µes ou adapta√ß√µes com maior facilidade.

## M√≥dulo de mem√≥ria

### Leitura e escrita dos dados a partir da mem√≥ria

### Sincroniza√ß√£o

## üßÆ ULA (Unidade L√≥gica-Aritm√©tica)

### üí° O que √© uma ULA?

A Unidade L√≥gica-Aritm√©tica (ULA) √© o componente respons√°vel por realizar opera√ß√µes matem√°ticas em processadores ou co-processadores especializados em c√°lculos espec√≠ficos.

No contexto deste projeto, a ULA foi desenvolvida como parte da primeira avalia√ß√£o da disciplina MI - Sistemas Digitais, sendo integrada a um co-processador especializado em opera√ß√µes matriciais.

Uma Unidade L√≥gica-Aritm√©tica se trata do componente respons√°vel por realziar as opera√ß√µes nos processadores ou co-processadores especialziados em c√°lculos espec√≠ficos. No contexto do problema, a ULA desenvolvida para o co-processador, requisitado como primeira avalia√ß√£o da disciplina MI - Sistemas Digitais, √© especializado em opera√ß√µes matriciais.

### ‚öíÔ∏è Opera√ß√µes suportadas.

Atualmente, a ULA implementa as seguintes opera√ß√µes matriciais:

- Soma
- Subtra√ß√£o
- Multiplica√ß√£o
- Transposi√ß√£o
- Matriz Oposta
- Produto por Escalar
- C√°lculo de Determinante

#### üîÅ Opera√ß√µes com L√≥gica Combinacional

As opera√ß√µes de soma, subtra√ß√£o, transposi√ß√£o, matriz oposta e produto por escalar s√£o realizadas em apenas um ciclo de clock, utilizando l√≥gica combinacional.

#### ‚öôÔ∏è Multiplica√ß√£o com Shift and Add

Para a opera√ß√£o de multiplica√ß√£o, a t√©cnica Shift and Add foi adotada com o objetivo de reduzir o consumo de DSP Blocks ‚Äî blocos especializados em multiplica√ß√£o que s√£o recursos escassos na FPGA [DE1-SoC](https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&No=836). Essa t√©cnica consiste em realizar deslocamentos de bits seguidos de somas, ao inv√©s da multiplica√ß√£o convencional.

#### üìê Determinante com C√°lculo Sequencial

O c√°lculo de determinantes para matrizes quadradas de ordem N ‚â• 3 √© uma opera√ß√£o computacionalmente complexa. Portanto, foi implementado de forma sequencial, tornando o processo mais vi√°vel em termos de desempenho e uso de recursos.

#### üì• Como a ULA recebe os dados e sinais de controle

Ap√≥s a UC [(Unidade de Controle)](#unidade-de-controle) obter as matrizes e o opcode da opera√ß√£o, ela realiza a tratativa e o empacotamento dos dados. Em seguida, envia para a ULA 25 bytes, cada um representando um elemento da matriz m√°xima suportada: uma matriz quadrada 5x5.

Essa padroniza√ß√£o permite que a ULA opere diretamente sobre o conjunto de dados sem a necessidade de redefinir estruturas internas para diferentes dimens√µes de matriz.

#### üì§ Como os resultados s√£o manipulados e retornados

A ULA opera sempre com matrizes de ordem 5x5, mesmo quando a matriz de entrada possui uma ordem inferior (como 2x2 ou 4x4). Para opera√ß√µes como soma, subtra√ß√£o, transposi√ß√£o, matriz oposta, produto por escalar e multiplica√ß√£o de matrizes, o tamanho real da matriz n√£o influencia no resultado, pois os elementos fora da regi√£o v√°lida s√£o preenchidos com zero.

Essa estrat√©gia permite que todas as opera√ß√µes sejam realizadas por um √∫nico m√≥dulo, otimizando a l√≥gica e facilitando o suporte a diferentes dimens√µes de matrizes de forma unificada.

Os valores s√£o preenchidos corretamente nos espa√ßos correspondentes da "fita de bytes", que posteriormente √© retornada √† UC (Unidade de Controle) para processamento ou exibi√ß√£o.

#### ‚ö†Ô∏è Aten√ß√£o ao c√°lculo do determinante:

Para a opera√ß√£o de determinante, o tamanho da matriz impacta diretamente o resultado. Por isso, √© utilizado o [Teorema de Laplace](https://pt.wikipedia.org/wiki/Teorema_de_Laplace), e h√° um m√≥dulo dedicado para cada tamanho de matriz, garantindo precis√£o no c√°lculo para matrizes de diferentes ordens.

## üß™ Testes e Simula√ß√µes

A metodologia de Testes usada para garantir o correto funcionamento da ULA foram conduzidos em duas etapas:

Simula√ß√£o via Icarus Verilog, inicialmente, todos os m√≥dulos foram testados de forma isolada utilizando o simulador Icarus Verilog. Ap√≥s a valida√ß√£o por simula√ß√£o, o projeto foi sintetizado no ambiente Quartus Prime II e implementado na placa DE1-SoC, replicando o ambiente final de opera√ß√£o do co-processador.

## üß∑ Testes Individuais por Opera√ß√£o

Cada opera√ß√£o foi testada com diferentes matrizes de entrada, garantindo cobertura para:

## üìà An√°lise dos Resultados

Os testes revelaram que:

- ‚úÖ As opera√ß√µes de l√≥gica combinacional foram executadas corretamente em um √∫nico ciclo de clock, apresentando excelente desempenho.

- ‚úÖ A opera√ß√£o de multiplica√ß√£o por Shift and Add mostrou-se eficiente no uso de recursos, consumindo significativamente menos DSPs que a multiplica√ß√£o direta.

- ‚ö†Ô∏è O c√°lculo do determinante, por ser realizado de forma sequencial, demandou mais ciclos de clock. No entanto, a divis√£o por m√≥dulos espec√≠ficos para cada ordem de matriz tornou o tempo aceit√°vel para o contexto do projeto.

- ‚úÖ O preenchimento das regi√µes inv√°lidas da matriz com zero funcionou corretamente, mantendo a integridade dos dados para ordens menores.

## üìâ Desempenho e Uso de Recursos

Durante a s√≠ntese no Quartus Prime II, foram observadas as seguintes m√©tricas relevantes:

<div align="center">
  <br/>

  <img  src="" width="50%" alt="Imagem dos recursos utilizados"/>

  <br/>
  <br/>
</div>

- Baixo consumo de **DSP Blocks**, uma vez que foi visado o baixo uso do recurso, por ser escasso, assim deixar para utiliza√ß√£o de outros componentes de controle e etc.

- Utiliza√ß√£o moderada de **ALMs**, uma vez que √© um recurso abundante. Dessa forma, optamos por utiliza-l√¥ de maneira modearada.

## üí≠ Discuss√µes e Melhorias Futuras

Embora a ULA tenha se comportado conforme o esperado, algumas melhorias podem ser consideradas:

- üßÆ C√°lculo otimizado de determinante: explorar t√©cnicas como elimina√ß√£o de Gauss para reduzir a complexidade sequencial.

- üß© Suporte a matrizes n√£o quadradas: possibilidade futura de expans√£o do m√≥dulo para aceitar opera√ß√µes com matrizes de diferentes dimens√µes.

## ‚úçÔ∏è Colaboradores

Este projeto foi desenvolvido por:

- [**Guilherme Fernandes Sardinha**](https://github.com/DrizinCoder) ‚Äì Desenvolvimento da Unidade de controle, simula√ß√µes, testes e escrita do relat√≥rio.
- [**Robson Carvalho de Souza**](https://github.com/Robson-Carvalho) ‚Äì Desenvolvimento da ULA (Unidade L√≥gica-Aritm√©tica), simula√ß√µes, testes e escrita do relat√≥rio.
- [**Lucas Damasceno da Concei√ß√£o**](https://github.com/Lucas-Damasceno-dev/calculoDeterminante/blob/main/determinant5x5_expansion.v) ‚Äì Suporte na ULA e escrita do relat√≥rio.

Agradecimentos ao(a) professor(a) [**Wild Freitas da Silva Santos**] pela orienta√ß√£o.

---
