#Substrate Graph
# noVertices
30
# noArcs
86
# Vertices: id availableCpu routingCapacity isCenter
0 125 125 0
1 248 248 1
2 100 100 0
3 150 150 0
4 448 448 1
5 125 125 0
6 25 25 0
7 25 25 0
8 124 124 1
9 261 261 1
10 368 368 1
11 150 150 0
12 425 425 1
13 137 137 1
14 125 125 0
15 437 437 1
16 150 150 0
17 125 125 0
18 500 500 1
19 500 500 1
20 893 893 1
21 500 500 1
22 500 500 1
23 150 150 0
24 150 150 0
25 125 125 0
26 261 261 1
27 50 50 0
28 125 125 0
29 150 150 1
# Arcs: idS idT delay bandwidth
1 8 1 62
1 9 29 93
1 10 29 93
11 12 1 75
11 13 5 75
12 11 1 75
12 14 3 75
12 15 4 125
12 16 1 75
12 17 3 75
5 2 2 50
5 10 1 75
15 18 2 125
15 19 2 125
15 12 4 125
15 13 3 62
20 21 1 125
20 18 1 125
20 19 1 125
20 22 1 125
20 16 3 75
20 23 4 75
20 24 4 75
20 25 4 75
20 26 4 93
0 2 2 50
0 10 1 75
8 1 1 62
8 4 31 62
27 6 4 25
27 7 4 25
28 25 1 50
28 4 4 75
23 29 3 75
23 20 4 75
2 0 2 50
2 5 2 50
24 29 3 75
24 20 4 75
25 28 1 50
25 20 4 75
17 12 3 75
17 14 1 50
16 12 1 75
16 20 3 75
29 24 3 75
29 23 3 75
18 21 1 125
18 22 1 125
18 15 2 125
18 20 1 125
13 11 5 75
13 15 3 62
6 27 4 25
7 27 4 25
14 12 3 75
14 17 1 50
21 18 1 125
21 19 1 125
21 22 1 125
21 20 1 125
19 21 1 125
19 22 1 125
19 15 2 125
19 20 1 125
22 21 1 125
22 18 1 125
22 19 1 125
22 20 1 125
3 9 1 75
3 26 3 75
4 28 4 75
4 8 31 62
4 9 3 93
4 26 1 93
4 10 3 125
9 3 1 75
9 1 29 93
9 4 3 93
26 3 3 75
26 4 1 93
26 20 4 93
10 0 1 75
10 1 29 93
10 4 3 125
10 5 1 75
