
GccApplication2.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         00000614  00000000  00000000  00000054  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000000  00800060  00800060  00000668  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .comment      00000030  00000000  00000000  00000668  2**0
                  CONTENTS, READONLY
  3 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  00000698  2**2
                  CONTENTS, READONLY
  4 .debug_aranges 000000e8  00000000  00000000  000006d4  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   00000c34  00000000  00000000  000007bc  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 00000770  00000000  00000000  000013f0  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   00000712  00000000  00000000  00001b60  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  00000160  00000000  00000000  00002274  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    00000558  00000000  00000000  000023d4  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    00000478  00000000  00000000  0000292c  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 000000a8  00000000  00000000  00002da4  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 2a 00 	jmp	0x54	; 0x54 <__ctors_end>
   4:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
   8:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
   c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  10:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  14:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  18:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  1c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  20:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  24:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  28:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  2c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  30:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  34:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  38:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  3c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  40:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  44:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  48:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  4c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  50:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>

00000054 <__ctors_end>:
  54:	11 24       	eor	r1, r1
  56:	1f be       	out	0x3f, r1	; 63
  58:	cf e5       	ldi	r28, 0x5F	; 95
  5a:	d8 e0       	ldi	r29, 0x08	; 8
  5c:	de bf       	out	0x3e, r29	; 62
  5e:	cd bf       	out	0x3d, r28	; 61
  60:	0e 94 aa 00 	call	0x154	; 0x154 <main>
  64:	0c 94 08 03 	jmp	0x610	; 0x610 <_exit>

00000068 <__bad_interrupt>:
  68:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

0000006c <DIO_voidSetPinDir>:
  6c:	81 11       	cpse	r24, r1
  6e:	1b c0       	rjmp	.+54     	; 0xa6 <DIO_voidSetPinDir+0x3a>
  70:	41 30       	cpi	r20, 0x01	; 1
  72:	59 f4       	brne	.+22     	; 0x8a <DIO_voidSetPinDir+0x1e>
  74:	2a b3       	in	r18, 0x1a	; 26
  76:	81 e0       	ldi	r24, 0x01	; 1
  78:	90 e0       	ldi	r25, 0x00	; 0
  7a:	02 c0       	rjmp	.+4      	; 0x80 <DIO_voidSetPinDir+0x14>
  7c:	88 0f       	add	r24, r24
  7e:	99 1f       	adc	r25, r25
  80:	6a 95       	dec	r22
  82:	e2 f7       	brpl	.-8      	; 0x7c <DIO_voidSetPinDir+0x10>
  84:	82 2b       	or	r24, r18
  86:	8a bb       	out	0x1a, r24	; 26
  88:	08 95       	ret
  8a:	41 11       	cpse	r20, r1
  8c:	62 c0       	rjmp	.+196    	; 0x152 <DIO_voidSetPinDir+0xe6>
  8e:	2a b3       	in	r18, 0x1a	; 26
  90:	81 e0       	ldi	r24, 0x01	; 1
  92:	90 e0       	ldi	r25, 0x00	; 0
  94:	02 c0       	rjmp	.+4      	; 0x9a <DIO_voidSetPinDir+0x2e>
  96:	88 0f       	add	r24, r24
  98:	99 1f       	adc	r25, r25
  9a:	6a 95       	dec	r22
  9c:	e2 f7       	brpl	.-8      	; 0x96 <DIO_voidSetPinDir+0x2a>
  9e:	80 95       	com	r24
  a0:	82 23       	and	r24, r18
  a2:	8a bb       	out	0x1a, r24	; 26
  a4:	08 95       	ret
  a6:	81 30       	cpi	r24, 0x01	; 1
  a8:	d9 f4       	brne	.+54     	; 0xe0 <DIO_voidSetPinDir+0x74>
  aa:	41 30       	cpi	r20, 0x01	; 1
  ac:	59 f4       	brne	.+22     	; 0xc4 <DIO_voidSetPinDir+0x58>
  ae:	27 b3       	in	r18, 0x17	; 23
  b0:	81 e0       	ldi	r24, 0x01	; 1
  b2:	90 e0       	ldi	r25, 0x00	; 0
  b4:	02 c0       	rjmp	.+4      	; 0xba <DIO_voidSetPinDir+0x4e>
  b6:	88 0f       	add	r24, r24
  b8:	99 1f       	adc	r25, r25
  ba:	6a 95       	dec	r22
  bc:	e2 f7       	brpl	.-8      	; 0xb6 <DIO_voidSetPinDir+0x4a>
  be:	82 2b       	or	r24, r18
  c0:	87 bb       	out	0x17, r24	; 23
  c2:	08 95       	ret
  c4:	41 11       	cpse	r20, r1
  c6:	45 c0       	rjmp	.+138    	; 0x152 <DIO_voidSetPinDir+0xe6>
  c8:	27 b3       	in	r18, 0x17	; 23
  ca:	81 e0       	ldi	r24, 0x01	; 1
  cc:	90 e0       	ldi	r25, 0x00	; 0
  ce:	02 c0       	rjmp	.+4      	; 0xd4 <DIO_voidSetPinDir+0x68>
  d0:	88 0f       	add	r24, r24
  d2:	99 1f       	adc	r25, r25
  d4:	6a 95       	dec	r22
  d6:	e2 f7       	brpl	.-8      	; 0xd0 <DIO_voidSetPinDir+0x64>
  d8:	80 95       	com	r24
  da:	82 23       	and	r24, r18
  dc:	87 bb       	out	0x17, r24	; 23
  de:	08 95       	ret
  e0:	82 30       	cpi	r24, 0x02	; 2
  e2:	d9 f4       	brne	.+54     	; 0x11a <DIO_voidSetPinDir+0xae>
  e4:	41 30       	cpi	r20, 0x01	; 1
  e6:	59 f4       	brne	.+22     	; 0xfe <DIO_voidSetPinDir+0x92>
  e8:	24 b3       	in	r18, 0x14	; 20
  ea:	81 e0       	ldi	r24, 0x01	; 1
  ec:	90 e0       	ldi	r25, 0x00	; 0
  ee:	02 c0       	rjmp	.+4      	; 0xf4 <DIO_voidSetPinDir+0x88>
  f0:	88 0f       	add	r24, r24
  f2:	99 1f       	adc	r25, r25
  f4:	6a 95       	dec	r22
  f6:	e2 f7       	brpl	.-8      	; 0xf0 <DIO_voidSetPinDir+0x84>
  f8:	82 2b       	or	r24, r18
  fa:	84 bb       	out	0x14, r24	; 20
  fc:	08 95       	ret
  fe:	41 11       	cpse	r20, r1
 100:	28 c0       	rjmp	.+80     	; 0x152 <DIO_voidSetPinDir+0xe6>
 102:	24 b3       	in	r18, 0x14	; 20
 104:	81 e0       	ldi	r24, 0x01	; 1
 106:	90 e0       	ldi	r25, 0x00	; 0
 108:	02 c0       	rjmp	.+4      	; 0x10e <DIO_voidSetPinDir+0xa2>
 10a:	88 0f       	add	r24, r24
 10c:	99 1f       	adc	r25, r25
 10e:	6a 95       	dec	r22
 110:	e2 f7       	brpl	.-8      	; 0x10a <DIO_voidSetPinDir+0x9e>
 112:	80 95       	com	r24
 114:	82 23       	and	r24, r18
 116:	84 bb       	out	0x14, r24	; 20
 118:	08 95       	ret
 11a:	83 30       	cpi	r24, 0x03	; 3
 11c:	d1 f4       	brne	.+52     	; 0x152 <DIO_voidSetPinDir+0xe6>
 11e:	41 30       	cpi	r20, 0x01	; 1
 120:	59 f4       	brne	.+22     	; 0x138 <DIO_voidSetPinDir+0xcc>
 122:	21 b3       	in	r18, 0x11	; 17
 124:	81 e0       	ldi	r24, 0x01	; 1
 126:	90 e0       	ldi	r25, 0x00	; 0
 128:	02 c0       	rjmp	.+4      	; 0x12e <DIO_voidSetPinDir+0xc2>
 12a:	88 0f       	add	r24, r24
 12c:	99 1f       	adc	r25, r25
 12e:	6a 95       	dec	r22
 130:	e2 f7       	brpl	.-8      	; 0x12a <DIO_voidSetPinDir+0xbe>
 132:	82 2b       	or	r24, r18
 134:	81 bb       	out	0x11, r24	; 17
 136:	08 95       	ret
 138:	41 11       	cpse	r20, r1
 13a:	0b c0       	rjmp	.+22     	; 0x152 <DIO_voidSetPinDir+0xe6>
 13c:	21 b3       	in	r18, 0x11	; 17
 13e:	81 e0       	ldi	r24, 0x01	; 1
 140:	90 e0       	ldi	r25, 0x00	; 0
 142:	02 c0       	rjmp	.+4      	; 0x148 <DIO_voidSetPinDir+0xdc>
 144:	88 0f       	add	r24, r24
 146:	99 1f       	adc	r25, r25
 148:	6a 95       	dec	r22
 14a:	e2 f7       	brpl	.-8      	; 0x144 <DIO_voidSetPinDir+0xd8>
 14c:	80 95       	com	r24
 14e:	82 23       	and	r24, r18
 150:	81 bb       	out	0x11, r24	; 17
 152:	08 95       	ret

00000154 <main>:
#include "PWM_int.h"
#include "DIO_int.h"
#include "USART_INI.h"
int main(void)
{
	DIO_voidSetPinDir(DIO_U8_PORTB, DIO_U8_PIN3, DIO_U8_OUTPUT);
 154:	41 e0       	ldi	r20, 0x01	; 1
 156:	63 e0       	ldi	r22, 0x03	; 3
 158:	81 e0       	ldi	r24, 0x01	; 1
 15a:	0e 94 36 00 	call	0x6c	; 0x6c <DIO_voidSetPinDir>
	DIO_voidSetPinDir(DIO_U8_PORTD, DIO_U8_PIN4, DIO_U8_OUTPUT);
 15e:	41 e0       	ldi	r20, 0x01	; 1
 160:	64 e0       	ldi	r22, 0x04	; 4
 162:	83 e0       	ldi	r24, 0x03	; 3
 164:	0e 94 36 00 	call	0x6c	; 0x6c <DIO_voidSetPinDir>
	DIO_voidSetPinDir(DIO_U8_PORTD, DIO_U8_PIN5, DIO_U8_OUTPUT);
 168:	41 e0       	ldi	r20, 0x01	; 1
 16a:	65 e0       	ldi	r22, 0x05	; 5
 16c:	83 e0       	ldi	r24, 0x03	; 3
 16e:	0e 94 36 00 	call	0x6c	; 0x6c <DIO_voidSetPinDir>
	DIO_voidSetPinDir(DIO_U8_PORTD, DIO_U8_PIN7, DIO_U8_OUTPUT);
 172:	41 e0       	ldi	r20, 0x01	; 1
 174:	67 e0       	ldi	r22, 0x07	; 7
 176:	83 e0       	ldi	r24, 0x03	; 3
 178:	0e 94 36 00 	call	0x6c	; 0x6c <DIO_voidSetPinDir>
	DIO_voidSetPinDir(DIO_U8_PORTD, DIO_U8_PIN0, DIO_U8_INPUT);
 17c:	40 e0       	ldi	r20, 0x00	; 0
 17e:	60 e0       	ldi	r22, 0x00	; 0
 180:	83 e0       	ldi	r24, 0x03	; 3
 182:	0e 94 36 00 	call	0x6c	; 0x6c <DIO_voidSetPinDir>
	DIO_voidSetPinDir(DIO_U8_PORTD, DIO_U8_PIN1, DIO_U8_OUTPUT);
 186:	41 e0       	ldi	r20, 0x01	; 1
 188:	61 e0       	ldi	r22, 0x01	; 1
 18a:	83 e0       	ldi	r24, 0x03	; 3
 18c:	0e 94 36 00 	call	0x6c	; 0x6c <DIO_voidSetPinDir>
    PWM_vidInit();
 190:	0e 94 eb 00 	call	0x1d6	; 0x1d6 <PWM_vidInit>
	USART_Init(9600);
 194:	80 e8       	ldi	r24, 0x80	; 128
 196:	95 e2       	ldi	r25, 0x25	; 37
 198:	0e 94 93 01 	call	0x326	; 0x326 <USART_Init>
    while (1) 
    {
		u16 data;
		data=USART_Receive1();
 19c:	0e 94 9a 01 	call	0x334	; 0x334 <USART_Receive1>
		if(data==1)
 1a0:	01 97       	sbiw	r24, 0x01	; 1
 1a2:	e1 f7       	brne	.-8      	; 0x19c <main+0x48>
		{
			PWM_vidSetDutyNFreqCH0(10);
 1a4:	60 e0       	ldi	r22, 0x00	; 0
 1a6:	70 e0       	ldi	r23, 0x00	; 0
 1a8:	80 e2       	ldi	r24, 0x20	; 32
 1aa:	91 e4       	ldi	r25, 0x41	; 65
 1ac:	0e 94 43 01 	call	0x286	; 0x286 <PWM_vidSetDutyNFreqCH0>
			PWM_vidSetDutyNFreqCH1A(50);
 1b0:	60 e0       	ldi	r22, 0x00	; 0
 1b2:	70 e0       	ldi	r23, 0x00	; 0
 1b4:	88 e4       	ldi	r24, 0x48	; 72
 1b6:	92 e4       	ldi	r25, 0x42	; 66
 1b8:	0e 94 55 01 	call	0x2aa	; 0x2aa <PWM_vidSetDutyNFreqCH1A>
			PWM_vidSetDutyNFreqCH1B(50);
 1bc:	60 e0       	ldi	r22, 0x00	; 0
 1be:	70 e0       	ldi	r23, 0x00	; 0
 1c0:	88 e4       	ldi	r24, 0x48	; 72
 1c2:	92 e4       	ldi	r25, 0x42	; 66
 1c4:	0e 94 6b 01 	call	0x2d6	; 0x2d6 <PWM_vidSetDutyNFreqCH1B>
			PWM_vidSetDutyNFreqCH2(90);
 1c8:	60 e0       	ldi	r22, 0x00	; 0
 1ca:	70 e0       	ldi	r23, 0x00	; 0
 1cc:	84 eb       	ldi	r24, 0xB4	; 180
 1ce:	92 e4       	ldi	r25, 0x42	; 66
 1d0:	0e 94 81 01 	call	0x302	; 0x302 <PWM_vidSetDutyNFreqCH2>
 1d4:	e3 cf       	rjmp	.-58     	; 0x19c <main+0x48>

000001d6 <PWM_vidInit>:
 1d6:	83 b7       	in	r24, 0x33	; 51
 1d8:	8f 77       	andi	r24, 0x7F	; 127
 1da:	83 bf       	out	0x33, r24	; 51
 1dc:	83 b7       	in	r24, 0x33	; 51
 1de:	80 64       	ori	r24, 0x40	; 64
 1e0:	83 bf       	out	0x33, r24	; 51
 1e2:	83 b7       	in	r24, 0x33	; 51
 1e4:	88 60       	ori	r24, 0x08	; 8
 1e6:	83 bf       	out	0x33, r24	; 51
 1e8:	83 b7       	in	r24, 0x33	; 51
 1ea:	80 61       	ori	r24, 0x10	; 16
 1ec:	83 bf       	out	0x33, r24	; 51
 1ee:	83 b7       	in	r24, 0x33	; 51
 1f0:	80 62       	ori	r24, 0x20	; 32
 1f2:	83 bf       	out	0x33, r24	; 51
 1f4:	83 b7       	in	r24, 0x33	; 51
 1f6:	81 60       	ori	r24, 0x01	; 1
 1f8:	83 bf       	out	0x33, r24	; 51
 1fa:	83 b7       	in	r24, 0x33	; 51
 1fc:	84 60       	ori	r24, 0x04	; 4
 1fe:	83 bf       	out	0x33, r24	; 51
 200:	83 b7       	in	r24, 0x33	; 51
 202:	8d 7f       	andi	r24, 0xFD	; 253
 204:	83 bf       	out	0x33, r24	; 51
 206:	8f b5       	in	r24, 0x2f	; 47
 208:	80 64       	ori	r24, 0x40	; 64
 20a:	8f bd       	out	0x2f, r24	; 47
 20c:	8f b5       	in	r24, 0x2f	; 47
 20e:	80 68       	ori	r24, 0x80	; 128
 210:	8f bd       	out	0x2f, r24	; 47
 212:	8f b5       	in	r24, 0x2f	; 47
 214:	80 62       	ori	r24, 0x20	; 32
 216:	8f bd       	out	0x2f, r24	; 47
 218:	8f b5       	in	r24, 0x2f	; 47
 21a:	80 61       	ori	r24, 0x10	; 16
 21c:	8f bd       	out	0x2f, r24	; 47
 21e:	8f b5       	in	r24, 0x2f	; 47
 220:	87 7f       	andi	r24, 0xF7	; 247
 222:	8f bd       	out	0x2f, r24	; 47
 224:	8f b5       	in	r24, 0x2f	; 47
 226:	8b 7f       	andi	r24, 0xFB	; 251
 228:	8f bd       	out	0x2f, r24	; 47
 22a:	8f b5       	in	r24, 0x2f	; 47
 22c:	8d 7f       	andi	r24, 0xFD	; 253
 22e:	8f bd       	out	0x2f, r24	; 47
 230:	8f b5       	in	r24, 0x2f	; 47
 232:	81 60       	ori	r24, 0x01	; 1
 234:	8f bd       	out	0x2f, r24	; 47
 236:	8e b5       	in	r24, 0x2e	; 46
 238:	8f 7e       	andi	r24, 0xEF	; 239
 23a:	8e bd       	out	0x2e, r24	; 46
 23c:	8e b5       	in	r24, 0x2e	; 46
 23e:	88 60       	ori	r24, 0x08	; 8
 240:	8e bd       	out	0x2e, r24	; 46
 242:	8e b5       	in	r24, 0x2e	; 46
 244:	81 60       	ori	r24, 0x01	; 1
 246:	8e bd       	out	0x2e, r24	; 46
 248:	8e b5       	in	r24, 0x2e	; 46
 24a:	8d 7f       	andi	r24, 0xFD	; 253
 24c:	8e bd       	out	0x2e, r24	; 46
 24e:	8e b5       	in	r24, 0x2e	; 46
 250:	84 60       	ori	r24, 0x04	; 4
 252:	8e bd       	out	0x2e, r24	; 46
 254:	85 b5       	in	r24, 0x25	; 37
 256:	8f 77       	andi	r24, 0x7F	; 127
 258:	85 bd       	out	0x25, r24	; 37
 25a:	85 b5       	in	r24, 0x25	; 37
 25c:	80 64       	ori	r24, 0x40	; 64
 25e:	85 bd       	out	0x25, r24	; 37
 260:	85 b5       	in	r24, 0x25	; 37
 262:	88 60       	ori	r24, 0x08	; 8
 264:	85 bd       	out	0x25, r24	; 37
 266:	85 b5       	in	r24, 0x25	; 37
 268:	80 62       	ori	r24, 0x20	; 32
 26a:	85 bd       	out	0x25, r24	; 37
 26c:	85 b5       	in	r24, 0x25	; 37
 26e:	80 61       	ori	r24, 0x10	; 16
 270:	85 bd       	out	0x25, r24	; 37
 272:	85 b5       	in	r24, 0x25	; 37
 274:	84 60       	ori	r24, 0x04	; 4
 276:	85 bd       	out	0x25, r24	; 37
 278:	85 b5       	in	r24, 0x25	; 37
 27a:	82 60       	ori	r24, 0x02	; 2
 27c:	85 bd       	out	0x25, r24	; 37
 27e:	85 b5       	in	r24, 0x25	; 37
 280:	81 60       	ori	r24, 0x01	; 1
 282:	85 bd       	out	0x25, r24	; 37
 284:	08 95       	ret

00000286 <PWM_vidSetDutyNFreqCH0>:
 286:	12 be       	out	0x32, r1	; 50
 288:	20 e0       	ldi	r18, 0x00	; 0
 28a:	30 e0       	ldi	r19, 0x00	; 0
 28c:	48 ec       	ldi	r20, 0xC8	; 200
 28e:	52 e4       	ldi	r21, 0x42	; 66
 290:	0e 94 a2 01 	call	0x344	; 0x344 <__divsf3>
 294:	20 e0       	ldi	r18, 0x00	; 0
 296:	30 e0       	ldi	r19, 0x00	; 0
 298:	40 e8       	ldi	r20, 0x80	; 128
 29a:	53 e4       	ldi	r21, 0x43	; 67
 29c:	0e 94 9b 02 	call	0x536	; 0x536 <__mulsf3>
 2a0:	0e 94 1b 02 	call	0x436	; 0x436 <__fixunssfsi>
 2a4:	61 95       	neg	r22
 2a6:	6c bf       	out	0x3c, r22	; 60
 2a8:	08 95       	ret

000002aa <PWM_vidSetDutyNFreqCH1A>:
 2aa:	20 e0       	ldi	r18, 0x00	; 0
 2ac:	30 e0       	ldi	r19, 0x00	; 0
 2ae:	48 ec       	ldi	r20, 0xC8	; 200
 2b0:	52 e4       	ldi	r21, 0x42	; 66
 2b2:	0e 94 a2 01 	call	0x344	; 0x344 <__divsf3>
 2b6:	20 e0       	ldi	r18, 0x00	; 0
 2b8:	30 e0       	ldi	r19, 0x00	; 0
 2ba:	40 e8       	ldi	r20, 0x80	; 128
 2bc:	53 e4       	ldi	r21, 0x43	; 67
 2be:	0e 94 9b 02 	call	0x536	; 0x536 <__mulsf3>
 2c2:	0e 94 14 02 	call	0x428	; 0x428 <__fixsfsi>
 2c6:	20 e0       	ldi	r18, 0x00	; 0
 2c8:	31 e0       	ldi	r19, 0x01	; 1
 2ca:	c9 01       	movw	r24, r18
 2cc:	86 1b       	sub	r24, r22
 2ce:	97 0b       	sbc	r25, r23
 2d0:	9b bd       	out	0x2b, r25	; 43
 2d2:	8a bd       	out	0x2a, r24	; 42
 2d4:	08 95       	ret

000002d6 <PWM_vidSetDutyNFreqCH1B>:
 2d6:	20 e0       	ldi	r18, 0x00	; 0
 2d8:	30 e0       	ldi	r19, 0x00	; 0
 2da:	48 ec       	ldi	r20, 0xC8	; 200
 2dc:	52 e4       	ldi	r21, 0x42	; 66
 2de:	0e 94 a2 01 	call	0x344	; 0x344 <__divsf3>
 2e2:	20 e0       	ldi	r18, 0x00	; 0
 2e4:	30 e0       	ldi	r19, 0x00	; 0
 2e6:	40 e8       	ldi	r20, 0x80	; 128
 2e8:	53 e4       	ldi	r21, 0x43	; 67
 2ea:	0e 94 9b 02 	call	0x536	; 0x536 <__mulsf3>
 2ee:	0e 94 14 02 	call	0x428	; 0x428 <__fixsfsi>
 2f2:	20 e0       	ldi	r18, 0x00	; 0
 2f4:	31 e0       	ldi	r19, 0x01	; 1
 2f6:	c9 01       	movw	r24, r18
 2f8:	86 1b       	sub	r24, r22
 2fa:	97 0b       	sbc	r25, r23
 2fc:	99 bd       	out	0x29, r25	; 41
 2fe:	88 bd       	out	0x28, r24	; 40
 300:	08 95       	ret

00000302 <PWM_vidSetDutyNFreqCH2>:
 302:	14 bc       	out	0x24, r1	; 36
 304:	20 e0       	ldi	r18, 0x00	; 0
 306:	30 e0       	ldi	r19, 0x00	; 0
 308:	48 ec       	ldi	r20, 0xC8	; 200
 30a:	52 e4       	ldi	r21, 0x42	; 66
 30c:	0e 94 a2 01 	call	0x344	; 0x344 <__divsf3>
 310:	20 e0       	ldi	r18, 0x00	; 0
 312:	30 e0       	ldi	r19, 0x00	; 0
 314:	40 e8       	ldi	r20, 0x80	; 128
 316:	53 e4       	ldi	r21, 0x43	; 67
 318:	0e 94 9b 02 	call	0x536	; 0x536 <__mulsf3>
 31c:	0e 94 1b 02 	call	0x436	; 0x436 <__fixunssfsi>
 320:	61 95       	neg	r22
 322:	63 bd       	out	0x23, r22	; 35
 324:	08 95       	ret

00000326 <USART_Init>:
	/* Wait for data to be received */
	while ( !(UCSRA & (1<<RXC)) )
	;
	/* Get and return received data from buffer */
	return UDR;
}
 326:	90 bd       	out	0x20, r25	; 32
 328:	89 b9       	out	0x09, r24	; 9
 32a:	88 e1       	ldi	r24, 0x18	; 24
 32c:	8a b9       	out	0x0a, r24	; 10
 32e:	8e e8       	ldi	r24, 0x8E	; 142
 330:	80 bd       	out	0x20, r24	; 32
 332:	08 95       	ret

00000334 <USART_Receive1>:
unsigned int USART_Receive1( void )
{
	unsigned char status, resh, resl;
	/* Wait for data to be received */
	while ( !(UCSRA & (1<<RXC)) )
 334:	5f 9b       	sbis	0x0b, 7	; 11
 336:	fe cf       	rjmp	.-4      	; 0x334 <USART_Receive1>
	;
	/* Get status and 9th bit, then data */
	/* from buffer */
	status = UCSRA;
 338:	8b b1       	in	r24, 0x0b	; 11
	resh = UCSRB;
 33a:	8a b1       	in	r24, 0x0a	; 10
	resl = UDR;
 33c:	8c b1       	in	r24, 0x0c	; 12
	if ( status & (1<<FE)|(1<<DOR)|(1<<PE) )
	return -1;
	/* Filter the 9th bit, then return */
	resh = (resh >> 1) & 0x01;
	return ((resh << 8) | resl);
}
 33e:	8f ef       	ldi	r24, 0xFF	; 255
 340:	9f ef       	ldi	r25, 0xFF	; 255
 342:	08 95       	ret

00000344 <__divsf3>:
 344:	0e 94 b6 01 	call	0x36c	; 0x36c <__divsf3x>
 348:	0c 94 61 02 	jmp	0x4c2	; 0x4c2 <__fp_round>
 34c:	0e 94 5a 02 	call	0x4b4	; 0x4b4 <__fp_pscB>
 350:	58 f0       	brcs	.+22     	; 0x368 <__divsf3+0x24>
 352:	0e 94 53 02 	call	0x4a6	; 0x4a6 <__fp_pscA>
 356:	40 f0       	brcs	.+16     	; 0x368 <__divsf3+0x24>
 358:	29 f4       	brne	.+10     	; 0x364 <__divsf3+0x20>
 35a:	5f 3f       	cpi	r21, 0xFF	; 255
 35c:	29 f0       	breq	.+10     	; 0x368 <__divsf3+0x24>
 35e:	0c 94 4a 02 	jmp	0x494	; 0x494 <__fp_inf>
 362:	51 11       	cpse	r21, r1
 364:	0c 94 95 02 	jmp	0x52a	; 0x52a <__fp_szero>
 368:	0c 94 50 02 	jmp	0x4a0	; 0x4a0 <__fp_nan>

0000036c <__divsf3x>:
 36c:	0e 94 72 02 	call	0x4e4	; 0x4e4 <__fp_split3>
 370:	68 f3       	brcs	.-38     	; 0x34c <__divsf3+0x8>

00000372 <__divsf3_pse>:
 372:	99 23       	and	r25, r25
 374:	b1 f3       	breq	.-20     	; 0x362 <__divsf3+0x1e>
 376:	55 23       	and	r21, r21
 378:	91 f3       	breq	.-28     	; 0x35e <__divsf3+0x1a>
 37a:	95 1b       	sub	r25, r21
 37c:	55 0b       	sbc	r21, r21
 37e:	bb 27       	eor	r27, r27
 380:	aa 27       	eor	r26, r26
 382:	62 17       	cp	r22, r18
 384:	73 07       	cpc	r23, r19
 386:	84 07       	cpc	r24, r20
 388:	38 f0       	brcs	.+14     	; 0x398 <__divsf3_pse+0x26>
 38a:	9f 5f       	subi	r25, 0xFF	; 255
 38c:	5f 4f       	sbci	r21, 0xFF	; 255
 38e:	22 0f       	add	r18, r18
 390:	33 1f       	adc	r19, r19
 392:	44 1f       	adc	r20, r20
 394:	aa 1f       	adc	r26, r26
 396:	a9 f3       	breq	.-22     	; 0x382 <__divsf3_pse+0x10>
 398:	35 d0       	rcall	.+106    	; 0x404 <__EEPROM_REGION_LENGTH__+0x4>
 39a:	0e 2e       	mov	r0, r30
 39c:	3a f0       	brmi	.+14     	; 0x3ac <__divsf3_pse+0x3a>
 39e:	e0 e8       	ldi	r30, 0x80	; 128
 3a0:	32 d0       	rcall	.+100    	; 0x406 <__EEPROM_REGION_LENGTH__+0x6>
 3a2:	91 50       	subi	r25, 0x01	; 1
 3a4:	50 40       	sbci	r21, 0x00	; 0
 3a6:	e6 95       	lsr	r30
 3a8:	00 1c       	adc	r0, r0
 3aa:	ca f7       	brpl	.-14     	; 0x39e <__divsf3_pse+0x2c>
 3ac:	2b d0       	rcall	.+86     	; 0x404 <__EEPROM_REGION_LENGTH__+0x4>
 3ae:	fe 2f       	mov	r31, r30
 3b0:	29 d0       	rcall	.+82     	; 0x404 <__EEPROM_REGION_LENGTH__+0x4>
 3b2:	66 0f       	add	r22, r22
 3b4:	77 1f       	adc	r23, r23
 3b6:	88 1f       	adc	r24, r24
 3b8:	bb 1f       	adc	r27, r27
 3ba:	26 17       	cp	r18, r22
 3bc:	37 07       	cpc	r19, r23
 3be:	48 07       	cpc	r20, r24
 3c0:	ab 07       	cpc	r26, r27
 3c2:	b0 e8       	ldi	r27, 0x80	; 128
 3c4:	09 f0       	breq	.+2      	; 0x3c8 <__divsf3_pse+0x56>
 3c6:	bb 0b       	sbc	r27, r27
 3c8:	80 2d       	mov	r24, r0
 3ca:	bf 01       	movw	r22, r30
 3cc:	ff 27       	eor	r31, r31
 3ce:	93 58       	subi	r25, 0x83	; 131
 3d0:	5f 4f       	sbci	r21, 0xFF	; 255
 3d2:	3a f0       	brmi	.+14     	; 0x3e2 <__divsf3_pse+0x70>
 3d4:	9e 3f       	cpi	r25, 0xFE	; 254
 3d6:	51 05       	cpc	r21, r1
 3d8:	78 f0       	brcs	.+30     	; 0x3f8 <__divsf3_pse+0x86>
 3da:	0c 94 4a 02 	jmp	0x494	; 0x494 <__fp_inf>
 3de:	0c 94 95 02 	jmp	0x52a	; 0x52a <__fp_szero>
 3e2:	5f 3f       	cpi	r21, 0xFF	; 255
 3e4:	e4 f3       	brlt	.-8      	; 0x3de <__divsf3_pse+0x6c>
 3e6:	98 3e       	cpi	r25, 0xE8	; 232
 3e8:	d4 f3       	brlt	.-12     	; 0x3de <__divsf3_pse+0x6c>
 3ea:	86 95       	lsr	r24
 3ec:	77 95       	ror	r23
 3ee:	67 95       	ror	r22
 3f0:	b7 95       	ror	r27
 3f2:	f7 95       	ror	r31
 3f4:	9f 5f       	subi	r25, 0xFF	; 255
 3f6:	c9 f7       	brne	.-14     	; 0x3ea <__divsf3_pse+0x78>
 3f8:	88 0f       	add	r24, r24
 3fa:	91 1d       	adc	r25, r1
 3fc:	96 95       	lsr	r25
 3fe:	87 95       	ror	r24
 400:	97 f9       	bld	r25, 7
 402:	08 95       	ret
 404:	e1 e0       	ldi	r30, 0x01	; 1
 406:	66 0f       	add	r22, r22
 408:	77 1f       	adc	r23, r23
 40a:	88 1f       	adc	r24, r24
 40c:	bb 1f       	adc	r27, r27
 40e:	62 17       	cp	r22, r18
 410:	73 07       	cpc	r23, r19
 412:	84 07       	cpc	r24, r20
 414:	ba 07       	cpc	r27, r26
 416:	20 f0       	brcs	.+8      	; 0x420 <__EEPROM_REGION_LENGTH__+0x20>
 418:	62 1b       	sub	r22, r18
 41a:	73 0b       	sbc	r23, r19
 41c:	84 0b       	sbc	r24, r20
 41e:	ba 0b       	sbc	r27, r26
 420:	ee 1f       	adc	r30, r30
 422:	88 f7       	brcc	.-30     	; 0x406 <__EEPROM_REGION_LENGTH__+0x6>
 424:	e0 95       	com	r30
 426:	08 95       	ret

00000428 <__fixsfsi>:
 428:	0e 94 1b 02 	call	0x436	; 0x436 <__fixunssfsi>
 42c:	68 94       	set
 42e:	b1 11       	cpse	r27, r1
 430:	0c 94 95 02 	jmp	0x52a	; 0x52a <__fp_szero>
 434:	08 95       	ret

00000436 <__fixunssfsi>:
 436:	0e 94 7a 02 	call	0x4f4	; 0x4f4 <__fp_splitA>
 43a:	88 f0       	brcs	.+34     	; 0x45e <__fixunssfsi+0x28>
 43c:	9f 57       	subi	r25, 0x7F	; 127
 43e:	98 f0       	brcs	.+38     	; 0x466 <__fixunssfsi+0x30>
 440:	b9 2f       	mov	r27, r25
 442:	99 27       	eor	r25, r25
 444:	b7 51       	subi	r27, 0x17	; 23
 446:	b0 f0       	brcs	.+44     	; 0x474 <__fixunssfsi+0x3e>
 448:	e1 f0       	breq	.+56     	; 0x482 <__fixunssfsi+0x4c>
 44a:	66 0f       	add	r22, r22
 44c:	77 1f       	adc	r23, r23
 44e:	88 1f       	adc	r24, r24
 450:	99 1f       	adc	r25, r25
 452:	1a f0       	brmi	.+6      	; 0x45a <__fixunssfsi+0x24>
 454:	ba 95       	dec	r27
 456:	c9 f7       	brne	.-14     	; 0x44a <__fixunssfsi+0x14>
 458:	14 c0       	rjmp	.+40     	; 0x482 <__fixunssfsi+0x4c>
 45a:	b1 30       	cpi	r27, 0x01	; 1
 45c:	91 f0       	breq	.+36     	; 0x482 <__fixunssfsi+0x4c>
 45e:	0e 94 94 02 	call	0x528	; 0x528 <__fp_zero>
 462:	b1 e0       	ldi	r27, 0x01	; 1
 464:	08 95       	ret
 466:	0c 94 94 02 	jmp	0x528	; 0x528 <__fp_zero>
 46a:	67 2f       	mov	r22, r23
 46c:	78 2f       	mov	r23, r24
 46e:	88 27       	eor	r24, r24
 470:	b8 5f       	subi	r27, 0xF8	; 248
 472:	39 f0       	breq	.+14     	; 0x482 <__fixunssfsi+0x4c>
 474:	b9 3f       	cpi	r27, 0xF9	; 249
 476:	cc f3       	brlt	.-14     	; 0x46a <__fixunssfsi+0x34>
 478:	86 95       	lsr	r24
 47a:	77 95       	ror	r23
 47c:	67 95       	ror	r22
 47e:	b3 95       	inc	r27
 480:	d9 f7       	brne	.-10     	; 0x478 <__fixunssfsi+0x42>
 482:	3e f4       	brtc	.+14     	; 0x492 <__fixunssfsi+0x5c>
 484:	90 95       	com	r25
 486:	80 95       	com	r24
 488:	70 95       	com	r23
 48a:	61 95       	neg	r22
 48c:	7f 4f       	sbci	r23, 0xFF	; 255
 48e:	8f 4f       	sbci	r24, 0xFF	; 255
 490:	9f 4f       	sbci	r25, 0xFF	; 255
 492:	08 95       	ret

00000494 <__fp_inf>:
 494:	97 f9       	bld	r25, 7
 496:	9f 67       	ori	r25, 0x7F	; 127
 498:	80 e8       	ldi	r24, 0x80	; 128
 49a:	70 e0       	ldi	r23, 0x00	; 0
 49c:	60 e0       	ldi	r22, 0x00	; 0
 49e:	08 95       	ret

000004a0 <__fp_nan>:
 4a0:	9f ef       	ldi	r25, 0xFF	; 255
 4a2:	80 ec       	ldi	r24, 0xC0	; 192
 4a4:	08 95       	ret

000004a6 <__fp_pscA>:
 4a6:	00 24       	eor	r0, r0
 4a8:	0a 94       	dec	r0
 4aa:	16 16       	cp	r1, r22
 4ac:	17 06       	cpc	r1, r23
 4ae:	18 06       	cpc	r1, r24
 4b0:	09 06       	cpc	r0, r25
 4b2:	08 95       	ret

000004b4 <__fp_pscB>:
 4b4:	00 24       	eor	r0, r0
 4b6:	0a 94       	dec	r0
 4b8:	12 16       	cp	r1, r18
 4ba:	13 06       	cpc	r1, r19
 4bc:	14 06       	cpc	r1, r20
 4be:	05 06       	cpc	r0, r21
 4c0:	08 95       	ret

000004c2 <__fp_round>:
 4c2:	09 2e       	mov	r0, r25
 4c4:	03 94       	inc	r0
 4c6:	00 0c       	add	r0, r0
 4c8:	11 f4       	brne	.+4      	; 0x4ce <__fp_round+0xc>
 4ca:	88 23       	and	r24, r24
 4cc:	52 f0       	brmi	.+20     	; 0x4e2 <__fp_round+0x20>
 4ce:	bb 0f       	add	r27, r27
 4d0:	40 f4       	brcc	.+16     	; 0x4e2 <__fp_round+0x20>
 4d2:	bf 2b       	or	r27, r31
 4d4:	11 f4       	brne	.+4      	; 0x4da <__fp_round+0x18>
 4d6:	60 ff       	sbrs	r22, 0
 4d8:	04 c0       	rjmp	.+8      	; 0x4e2 <__fp_round+0x20>
 4da:	6f 5f       	subi	r22, 0xFF	; 255
 4dc:	7f 4f       	sbci	r23, 0xFF	; 255
 4de:	8f 4f       	sbci	r24, 0xFF	; 255
 4e0:	9f 4f       	sbci	r25, 0xFF	; 255
 4e2:	08 95       	ret

000004e4 <__fp_split3>:
 4e4:	57 fd       	sbrc	r21, 7
 4e6:	90 58       	subi	r25, 0x80	; 128
 4e8:	44 0f       	add	r20, r20
 4ea:	55 1f       	adc	r21, r21
 4ec:	59 f0       	breq	.+22     	; 0x504 <__fp_splitA+0x10>
 4ee:	5f 3f       	cpi	r21, 0xFF	; 255
 4f0:	71 f0       	breq	.+28     	; 0x50e <__fp_splitA+0x1a>
 4f2:	47 95       	ror	r20

000004f4 <__fp_splitA>:
 4f4:	88 0f       	add	r24, r24
 4f6:	97 fb       	bst	r25, 7
 4f8:	99 1f       	adc	r25, r25
 4fa:	61 f0       	breq	.+24     	; 0x514 <__fp_splitA+0x20>
 4fc:	9f 3f       	cpi	r25, 0xFF	; 255
 4fe:	79 f0       	breq	.+30     	; 0x51e <__fp_splitA+0x2a>
 500:	87 95       	ror	r24
 502:	08 95       	ret
 504:	12 16       	cp	r1, r18
 506:	13 06       	cpc	r1, r19
 508:	14 06       	cpc	r1, r20
 50a:	55 1f       	adc	r21, r21
 50c:	f2 cf       	rjmp	.-28     	; 0x4f2 <__fp_split3+0xe>
 50e:	46 95       	lsr	r20
 510:	f1 df       	rcall	.-30     	; 0x4f4 <__fp_splitA>
 512:	08 c0       	rjmp	.+16     	; 0x524 <__fp_splitA+0x30>
 514:	16 16       	cp	r1, r22
 516:	17 06       	cpc	r1, r23
 518:	18 06       	cpc	r1, r24
 51a:	99 1f       	adc	r25, r25
 51c:	f1 cf       	rjmp	.-30     	; 0x500 <__fp_splitA+0xc>
 51e:	86 95       	lsr	r24
 520:	71 05       	cpc	r23, r1
 522:	61 05       	cpc	r22, r1
 524:	08 94       	sec
 526:	08 95       	ret

00000528 <__fp_zero>:
 528:	e8 94       	clt

0000052a <__fp_szero>:
 52a:	bb 27       	eor	r27, r27
 52c:	66 27       	eor	r22, r22
 52e:	77 27       	eor	r23, r23
 530:	cb 01       	movw	r24, r22
 532:	97 f9       	bld	r25, 7
 534:	08 95       	ret

00000536 <__mulsf3>:
 536:	0e 94 ae 02 	call	0x55c	; 0x55c <__mulsf3x>
 53a:	0c 94 61 02 	jmp	0x4c2	; 0x4c2 <__fp_round>
 53e:	0e 94 53 02 	call	0x4a6	; 0x4a6 <__fp_pscA>
 542:	38 f0       	brcs	.+14     	; 0x552 <__mulsf3+0x1c>
 544:	0e 94 5a 02 	call	0x4b4	; 0x4b4 <__fp_pscB>
 548:	20 f0       	brcs	.+8      	; 0x552 <__mulsf3+0x1c>
 54a:	95 23       	and	r25, r21
 54c:	11 f0       	breq	.+4      	; 0x552 <__mulsf3+0x1c>
 54e:	0c 94 4a 02 	jmp	0x494	; 0x494 <__fp_inf>
 552:	0c 94 50 02 	jmp	0x4a0	; 0x4a0 <__fp_nan>
 556:	11 24       	eor	r1, r1
 558:	0c 94 95 02 	jmp	0x52a	; 0x52a <__fp_szero>

0000055c <__mulsf3x>:
 55c:	0e 94 72 02 	call	0x4e4	; 0x4e4 <__fp_split3>
 560:	70 f3       	brcs	.-36     	; 0x53e <__mulsf3+0x8>

00000562 <__mulsf3_pse>:
 562:	95 9f       	mul	r25, r21
 564:	c1 f3       	breq	.-16     	; 0x556 <__mulsf3+0x20>
 566:	95 0f       	add	r25, r21
 568:	50 e0       	ldi	r21, 0x00	; 0
 56a:	55 1f       	adc	r21, r21
 56c:	62 9f       	mul	r22, r18
 56e:	f0 01       	movw	r30, r0
 570:	72 9f       	mul	r23, r18
 572:	bb 27       	eor	r27, r27
 574:	f0 0d       	add	r31, r0
 576:	b1 1d       	adc	r27, r1
 578:	63 9f       	mul	r22, r19
 57a:	aa 27       	eor	r26, r26
 57c:	f0 0d       	add	r31, r0
 57e:	b1 1d       	adc	r27, r1
 580:	aa 1f       	adc	r26, r26
 582:	64 9f       	mul	r22, r20
 584:	66 27       	eor	r22, r22
 586:	b0 0d       	add	r27, r0
 588:	a1 1d       	adc	r26, r1
 58a:	66 1f       	adc	r22, r22
 58c:	82 9f       	mul	r24, r18
 58e:	22 27       	eor	r18, r18
 590:	b0 0d       	add	r27, r0
 592:	a1 1d       	adc	r26, r1
 594:	62 1f       	adc	r22, r18
 596:	73 9f       	mul	r23, r19
 598:	b0 0d       	add	r27, r0
 59a:	a1 1d       	adc	r26, r1
 59c:	62 1f       	adc	r22, r18
 59e:	83 9f       	mul	r24, r19
 5a0:	a0 0d       	add	r26, r0
 5a2:	61 1d       	adc	r22, r1
 5a4:	22 1f       	adc	r18, r18
 5a6:	74 9f       	mul	r23, r20
 5a8:	33 27       	eor	r19, r19
 5aa:	a0 0d       	add	r26, r0
 5ac:	61 1d       	adc	r22, r1
 5ae:	23 1f       	adc	r18, r19
 5b0:	84 9f       	mul	r24, r20
 5b2:	60 0d       	add	r22, r0
 5b4:	21 1d       	adc	r18, r1
 5b6:	82 2f       	mov	r24, r18
 5b8:	76 2f       	mov	r23, r22
 5ba:	6a 2f       	mov	r22, r26
 5bc:	11 24       	eor	r1, r1
 5be:	9f 57       	subi	r25, 0x7F	; 127
 5c0:	50 40       	sbci	r21, 0x00	; 0
 5c2:	9a f0       	brmi	.+38     	; 0x5ea <__mulsf3_pse+0x88>
 5c4:	f1 f0       	breq	.+60     	; 0x602 <__mulsf3_pse+0xa0>
 5c6:	88 23       	and	r24, r24
 5c8:	4a f0       	brmi	.+18     	; 0x5dc <__mulsf3_pse+0x7a>
 5ca:	ee 0f       	add	r30, r30
 5cc:	ff 1f       	adc	r31, r31
 5ce:	bb 1f       	adc	r27, r27
 5d0:	66 1f       	adc	r22, r22
 5d2:	77 1f       	adc	r23, r23
 5d4:	88 1f       	adc	r24, r24
 5d6:	91 50       	subi	r25, 0x01	; 1
 5d8:	50 40       	sbci	r21, 0x00	; 0
 5da:	a9 f7       	brne	.-22     	; 0x5c6 <__mulsf3_pse+0x64>
 5dc:	9e 3f       	cpi	r25, 0xFE	; 254
 5de:	51 05       	cpc	r21, r1
 5e0:	80 f0       	brcs	.+32     	; 0x602 <__mulsf3_pse+0xa0>
 5e2:	0c 94 4a 02 	jmp	0x494	; 0x494 <__fp_inf>
 5e6:	0c 94 95 02 	jmp	0x52a	; 0x52a <__fp_szero>
 5ea:	5f 3f       	cpi	r21, 0xFF	; 255
 5ec:	e4 f3       	brlt	.-8      	; 0x5e6 <__mulsf3_pse+0x84>
 5ee:	98 3e       	cpi	r25, 0xE8	; 232
 5f0:	d4 f3       	brlt	.-12     	; 0x5e6 <__mulsf3_pse+0x84>
 5f2:	86 95       	lsr	r24
 5f4:	77 95       	ror	r23
 5f6:	67 95       	ror	r22
 5f8:	b7 95       	ror	r27
 5fa:	f7 95       	ror	r31
 5fc:	e7 95       	ror	r30
 5fe:	9f 5f       	subi	r25, 0xFF	; 255
 600:	c1 f7       	brne	.-16     	; 0x5f2 <__mulsf3_pse+0x90>
 602:	fe 2b       	or	r31, r30
 604:	88 0f       	add	r24, r24
 606:	91 1d       	adc	r25, r1
 608:	96 95       	lsr	r25
 60a:	87 95       	ror	r24
 60c:	97 f9       	bld	r25, 7
 60e:	08 95       	ret

00000610 <_exit>:
 610:	f8 94       	cli

00000612 <__stop_program>:
 612:	ff cf       	rjmp	.-2      	; 0x612 <__stop_program>
