{RAS#,CAS#,WE#} = 101 (5)  -> read

{RAS#,CAS#,WE#} = 100 (4)  -> write

---

ddr3 中 只有dq&dqs信号为inout

---

DDR3 SDRAM 4Gb：512Mx8b (8 bank)

| pin | description                 |
| --- | :-------------------------: |
| ODT | 片上终端电阻enable信号，高有效|
| ZQ | 外接精密电阻，用于阻抗匹配|
| RESET# | 复位，低有效|
| CKE | 内部时钟enable信号，高有效|
| A12 | 复用引脚，①第十二位地址 ②burst read/write length: High=8.Low=4|
| CK，CK# | 差分时钟信号|
| CS# | 片选，低有效|
| RAS# | 行地址选通，低有效|
| CAS# | 列地址选通，低有效|
| WE# | 写使能或预充电，低有效|
| A[15:0] | 地址信号|
| BA[2:0] | bank地址|
| DM/TDQS | 复用引脚，data mask，高有效，数据对应dm为高则丢弃 |
| DQ[7:0] | DATA |
| DQS,DQS# | 差分信号，采用DQ |
| TDQS# | 和TDQS差分，用于DQS终端匹配 |

---
ddr中给4bit配置一对DQS，x8中最小单位为8bit，多出一对DQS不用，为防止出现信号质量问题，将多出的TDQS端接。

| x8 | x4 | x16 |
| :---: | :---: | :---: |
|DQ[7:0]|DQ[3:0]|DQ[15:0]|
|DQS,DQS#|DQS,DQS#|LDQS,LDQS#/UDQS,UDQS#|
|DM/TDQS|DM|LDM/UDM|
|TDQS#|NA|NA|

