<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
  <channel>
    <title>Reg on Babyworm Hugo Site</title>
    <link>http://localhost:8080/tags/reg/</link>
    <description>Recent content in Reg on Babyworm Hugo Site</description>
    <generator>Hugo</generator>
    <language>en</language>
    <managingEditor>babyworm@gmail.com (babyworm)</managingEditor>
    <webMaster>babyworm@gmail.com (babyworm)</webMaster>
    <copyright>© Babyworm, All Rights Reserved.</copyright>
    <lastBuildDate>Wed, 13 Sep 2006 15:17:14 +0000</lastBuildDate>
    <atom:link href="http://localhost:8080/tags/reg/index.xml" rel="self" type="application/rss+xml" />
    <item>
      <title>[verilog] wire와 reg</title>
      <link>http://localhost:8080/archives/72/</link>
      <pubDate>Wed, 13 Sep 2006 15:17:14 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/72/</guid>
      <description>예전에는 verilog동호회니 asic동호회니 나름대로 활발히 활동했었는데, 점점 숙제도와주기 동호회가 되가서 잘 안가게 되었습니다. 정말 오랫만에 오늘 verilog동호회에 갔는데, 위의 질문이 있더군요. 저 질문은 제가 대답한 것만 한 3번 정도이고.. 자세히 정리해서 쓴적도 한번 있을 정도로 verilog를 배우시는 분들에게 있어</description>
    </item>
  </channel>
</rss>
