TimeQuest Timing Analyzer report for top_de1
Mon Dec 20 14:28:06 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'main_fsm_top:inst2|write_fsm:u5|state.write_done_state'
 12. Slow Model Setup: 'main_fsm_top:inst2|gen25mhz:u1|tmp'
 13. Slow Model Setup: 'clock_50mhz'
 14. Slow Model Hold: 'main_fsm_top:inst2|gen25mhz:u1|tmp'
 15. Slow Model Hold: 'clock_50mhz'
 16. Slow Model Hold: 'main_fsm_top:inst2|write_fsm:u5|state.write_done_state'
 17. Slow Model Recovery: 'main_fsm_top:inst2|read_fsm:u6|bitcount[0]'
 18. Slow Model Removal: 'main_fsm_top:inst2|read_fsm:u6|bitcount[0]'
 19. Slow Model Minimum Pulse Width: 'clock_50mhz'
 20. Slow Model Minimum Pulse Width: 'main_fsm_top:inst2|gen25mhz:u1|tmp'
 21. Slow Model Minimum Pulse Width: 'main_fsm_top:inst2|read_fsm:u6|bitcount[0]'
 22. Slow Model Minimum Pulse Width: 'main_fsm_top:inst2|write_fsm:u5|state.write_done_state'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Output Enable Times
 28. Minimum Output Enable Times
 29. Output Disable Times
 30. Minimum Output Disable Times
 31. Fast Model Setup Summary
 32. Fast Model Hold Summary
 33. Fast Model Recovery Summary
 34. Fast Model Removal Summary
 35. Fast Model Minimum Pulse Width Summary
 36. Fast Model Setup: 'main_fsm_top:inst2|write_fsm:u5|state.write_done_state'
 37. Fast Model Setup: 'main_fsm_top:inst2|gen25mhz:u1|tmp'
 38. Fast Model Setup: 'clock_50mhz'
 39. Fast Model Hold: 'main_fsm_top:inst2|gen25mhz:u1|tmp'
 40. Fast Model Hold: 'clock_50mhz'
 41. Fast Model Hold: 'main_fsm_top:inst2|write_fsm:u5|state.write_done_state'
 42. Fast Model Recovery: 'main_fsm_top:inst2|read_fsm:u6|bitcount[0]'
 43. Fast Model Removal: 'main_fsm_top:inst2|read_fsm:u6|bitcount[0]'
 44. Fast Model Minimum Pulse Width: 'clock_50mhz'
 45. Fast Model Minimum Pulse Width: 'main_fsm_top:inst2|gen25mhz:u1|tmp'
 46. Fast Model Minimum Pulse Width: 'main_fsm_top:inst2|read_fsm:u6|bitcount[0]'
 47. Fast Model Minimum Pulse Width: 'main_fsm_top:inst2|write_fsm:u5|state.write_done_state'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Output Enable Times
 53. Minimum Output Enable Times
 54. Output Disable Times
 55. Minimum Output Disable Times
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Setup Transfers
 62. Hold Transfers
 63. Recovery Transfers
 64. Removal Transfers
 65. Report TCCS
 66. Report RSKM
 67. Unconstrained Paths
 68. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; top_de1                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------+
; Clock Name                                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                    ;
+--------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------+
; clock_50mhz                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50mhz }                                            ;
; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { main_fsm_top:inst2|gen25mhz:u1|tmp }                     ;
; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { main_fsm_top:inst2|read_fsm:u6|bitcount[0] }             ;
; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { main_fsm_top:inst2|write_fsm:u5|state.write_done_state } ;
+--------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                  ;
+------------+-----------------+------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                         ; Note ;
+------------+-----------------+------------------------------------+------+
; 170.47 MHz ; 170.47 MHz      ; main_fsm_top:inst2|gen25mhz:u1|tmp ;      ;
; 231.05 MHz ; 231.05 MHz      ; clock_50mhz                        ;      ;
+------------+-----------------+------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                        ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; -7.056 ; -148.945      ;
; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; -4.866 ; -669.234      ;
; clock_50mhz                                            ; -3.328 ; -69.590       ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                         ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; -3.426 ; -22.264       ;
; clock_50mhz                                            ; -2.687 ; -2.687        ;
; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 2.193  ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow Model Recovery Summary                                         ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; -3.875 ; -10.629       ;
+--------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Slow Model Removal Summary                                         ;
+--------------------------------------------+-------+---------------+
; Clock                                      ; Slack ; End Point TNS ;
+--------------------------------------------+-------+---------------+
; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; 3.249 ; 0.000         ;
+--------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                          ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; clock_50mhz                                            ; -1.631 ; -41.957       ;
; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; -0.611 ; -263.952      ;
; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; 0.500  ; 0.000         ;
; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.500  ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'main_fsm_top:inst2|write_fsm:u5|state.write_done_state'                                                                                                                                                                      ;
+--------+----------------------------------------------+--------------------------------------------------+------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                          ; Launch Clock                       ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+--------------------------------------------------+------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; -7.056 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.402     ; 6.272      ;
; -7.055 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.402     ; 6.271      ;
; -7.036 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.402     ; 6.252      ;
; -7.035 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.402     ; 6.251      ;
; -7.026 ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.416     ; 6.228      ;
; -7.025 ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.416     ; 6.227      ;
; -6.994 ; main_fsm_top:inst2|write_fsm:u5|clkcount[0]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.399     ; 6.213      ;
; -6.993 ; main_fsm_top:inst2|write_fsm:u5|clkcount[0]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.399     ; 6.212      ;
; -6.976 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.420     ; 6.174      ;
; -6.975 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.420     ; 6.173      ;
; -6.897 ; main_fsm_top:inst2|write_fsm:u5|clkcount[10] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.402     ; 6.113      ;
; -6.896 ; main_fsm_top:inst2|write_fsm:u5|clkcount[10] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.402     ; 6.112      ;
; -6.871 ; main_fsm_top:inst2|write_fsm:u5|clkcount[1]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.416     ; 6.073      ;
; -6.870 ; main_fsm_top:inst2|write_fsm:u5|clkcount[1]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.416     ; 6.072      ;
; -6.858 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.401     ; 6.272      ;
; -6.853 ; main_fsm_top:inst2|write_fsm:u5|clkcount[7]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.420     ; 6.051      ;
; -6.852 ; main_fsm_top:inst2|write_fsm:u5|clkcount[7]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.420     ; 6.050      ;
; -6.838 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.401     ; 6.252      ;
; -6.835 ; main_fsm_top:inst2|write_fsm:u5|clkcount[6]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.420     ; 6.033      ;
; -6.834 ; main_fsm_top:inst2|write_fsm:u5|clkcount[6]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.420     ; 6.032      ;
; -6.828 ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.415     ; 6.228      ;
; -6.808 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.403     ; 6.257      ;
; -6.796 ; main_fsm_top:inst2|write_fsm:u5|clkcount[0]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.398     ; 6.213      ;
; -6.788 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.403     ; 6.237      ;
; -6.784 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.380     ; 6.215      ;
; -6.778 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.419     ; 6.174      ;
; -6.778 ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.417     ; 6.213      ;
; -6.770 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.380     ; 6.200      ;
; -6.764 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.380     ; 6.195      ;
; -6.754 ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.394     ; 6.171      ;
; -6.751 ; main_fsm_top:inst2|write_fsm:u5|clkcount[11] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.402     ; 5.967      ;
; -6.750 ; main_fsm_top:inst2|write_fsm:u5|clkcount[11] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.402     ; 5.966      ;
; -6.750 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.380     ; 6.180      ;
; -6.746 ; main_fsm_top:inst2|write_fsm:u5|clkcount[0]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.400     ; 6.198      ;
; -6.745 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.382     ; 6.215      ;
; -6.740 ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.394     ; 6.156      ;
; -6.731 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[4]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.380     ; 6.207      ;
; -6.728 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.421     ; 6.159      ;
; -6.726 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.382     ; 6.196      ;
; -6.725 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.382     ; 6.195      ;
; -6.722 ; main_fsm_top:inst2|write_fsm:u5|clkcount[0]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.377     ; 6.156      ;
; -6.720 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[0]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.561     ; 6.159      ;
; -6.715 ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.396     ; 6.171      ;
; -6.711 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[4]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.380     ; 6.187      ;
; -6.709 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[2]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.415     ; 6.146      ;
; -6.709 ; main_fsm_top:inst2|write_fsm:u5|clkcount[8]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.420     ; 5.907      ;
; -6.708 ; main_fsm_top:inst2|write_fsm:u5|clkcount[8]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.420     ; 5.906      ;
; -6.708 ; main_fsm_top:inst2|write_fsm:u5|clkcount[0]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.377     ; 6.141      ;
; -6.706 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.382     ; 6.176      ;
; -6.704 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.398     ; 6.117      ;
; -6.701 ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[4]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.394     ; 6.163      ;
; -6.700 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[0]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.561     ; 6.139      ;
; -6.699 ; main_fsm_top:inst2|write_fsm:u5|clkcount[10] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.401     ; 6.113      ;
; -6.696 ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.396     ; 6.152      ;
; -6.690 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.398     ; 6.102      ;
; -6.690 ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[0]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.575     ; 6.115      ;
; -6.689 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[2]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.415     ; 6.126      ;
; -6.683 ; main_fsm_top:inst2|write_fsm:u5|clkcount[0]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.379     ; 6.156      ;
; -6.679 ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[2]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.429     ; 6.102      ;
; -6.673 ; main_fsm_top:inst2|write_fsm:u5|clkcount[1]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.415     ; 6.073      ;
; -6.669 ; main_fsm_top:inst2|write_fsm:u5|clkcount[0]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[4]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.377     ; 6.148      ;
; -6.665 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.400     ; 6.117      ;
; -6.664 ; main_fsm_top:inst2|write_fsm:u5|clkcount[0]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.379     ; 6.137      ;
; -6.658 ; main_fsm_top:inst2|write_fsm:u5|clkcount[0]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[0]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.558     ; 6.100      ;
; -6.655 ; main_fsm_top:inst2|write_fsm:u5|clkcount[7]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.419     ; 6.051      ;
; -6.651 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[4]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.398     ; 6.109      ;
; -6.649 ; main_fsm_top:inst2|write_fsm:u5|clkcount[10] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.403     ; 6.098      ;
; -6.647 ; main_fsm_top:inst2|write_fsm:u5|clkcount[0]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[2]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.412     ; 6.087      ;
; -6.646 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.400     ; 6.098      ;
; -6.640 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[0]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.579     ; 6.061      ;
; -6.637 ; main_fsm_top:inst2|write_fsm:u5|clkcount[6]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.419     ; 6.033      ;
; -6.629 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[2]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.433     ; 6.048      ;
; -6.628 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[9]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.534     ; 6.043      ;
; -6.625 ; main_fsm_top:inst2|write_fsm:u5|clkcount[10] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.380     ; 6.056      ;
; -6.623 ; main_fsm_top:inst2|write_fsm:u5|clkcount[1]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.417     ; 6.058      ;
; -6.611 ; main_fsm_top:inst2|write_fsm:u5|clkcount[10] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.380     ; 6.041      ;
; -6.608 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[9]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.534     ; 6.023      ;
; -6.605 ; main_fsm_top:inst2|write_fsm:u5|clkcount[7]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.421     ; 6.036      ;
; -6.599 ; main_fsm_top:inst2|write_fsm:u5|clkcount[1]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.394     ; 6.016      ;
; -6.598 ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[9]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.548     ; 5.999      ;
; -6.587 ; main_fsm_top:inst2|write_fsm:u5|clkcount[6]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.421     ; 6.018      ;
; -6.586 ; main_fsm_top:inst2|write_fsm:u5|clkcount[10] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.382     ; 6.056      ;
; -6.585 ; main_fsm_top:inst2|write_fsm:u5|clkcount[1]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.394     ; 6.001      ;
; -6.581 ; main_fsm_top:inst2|write_fsm:u5|clkcount[7]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.398     ; 5.994      ;
; -6.579 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[1]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.534     ; 6.045      ;
; -6.572 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[3]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.533     ; 6.036      ;
; -6.572 ; main_fsm_top:inst2|write_fsm:u5|clkcount[10] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[4]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.380     ; 6.048      ;
; -6.567 ; main_fsm_top:inst2|write_fsm:u5|clkcount[7]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.398     ; 5.979      ;
; -6.567 ; main_fsm_top:inst2|write_fsm:u5|clkcount[10] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.382     ; 6.037      ;
; -6.566 ; main_fsm_top:inst2|write_fsm:u5|clkcount[0]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[9]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.531     ; 5.984      ;
; -6.563 ; main_fsm_top:inst2|write_fsm:u5|clkcount[6]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.398     ; 5.976      ;
; -6.561 ; main_fsm_top:inst2|write_fsm:u5|clkcount[10] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[0]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.561     ; 6.000      ;
; -6.560 ; main_fsm_top:inst2|write_fsm:u5|clkcount[1]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.396     ; 6.016      ;
; -6.559 ; main_fsm_top:inst2|write_fsm:u5|clkcount[9]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.416     ; 5.761      ;
; -6.559 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[1]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.534     ; 6.025      ;
; -6.558 ; main_fsm_top:inst2|write_fsm:u5|clkcount[9]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.416     ; 5.760      ;
; -6.553 ; main_fsm_top:inst2|write_fsm:u5|clkcount[11] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.401     ; 5.967      ;
; -6.553 ; main_fsm_top:inst2|write_fsm:u5|clkcount[5]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.420     ; 5.751      ;
; -6.552 ; main_fsm_top:inst2|write_fsm:u5|clkcount[5]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.420     ; 5.750      ;
; -6.552 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[3]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.533     ; 6.016      ;
+--------+----------------------------------------------+--------------------------------------------------+------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'main_fsm_top:inst2|gen25mhz:u1|tmp'                                                                                                                                                                      ;
+--------+------------------------------------------------+------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -4.866 ; main_fsm_top:inst2|write_fsm:u5|address[6]     ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.009     ; 5.895      ;
; -4.866 ; main_fsm_top:inst2|write_fsm:u5|address[6]     ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.009     ; 5.895      ;
; -4.802 ; main_fsm_top:inst2|write_fsm:u5|pagecount[6]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.001     ; 5.839      ;
; -4.802 ; main_fsm_top:inst2|write_fsm:u5|pagecount[6]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.001     ; 5.839      ;
; -4.795 ; main_fsm_top:inst2|write_fsm:u5|address[5]     ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.009     ; 5.824      ;
; -4.795 ; main_fsm_top:inst2|write_fsm:u5|address[5]     ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.009     ; 5.824      ;
; -4.726 ; main_fsm_top:inst2|write_fsm:u5|address[1]     ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.009     ; 5.755      ;
; -4.726 ; main_fsm_top:inst2|write_fsm:u5|address[1]     ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.009     ; 5.755      ;
; -4.716 ; main_fsm_top:inst2|write_fsm:u5|address[0]     ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.009     ; 5.745      ;
; -4.716 ; main_fsm_top:inst2|write_fsm:u5|address[0]     ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.009     ; 5.745      ;
; -4.699 ; main_fsm_top:inst2|write_fsm:u5|clkcount[7]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.022     ; 5.715      ;
; -4.699 ; main_fsm_top:inst2|write_fsm:u5|clkcount[7]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.022     ; 5.715      ;
; -4.681 ; main_fsm_top:inst2|write_fsm:u5|clkcount[6]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.022     ; 5.697      ;
; -4.681 ; main_fsm_top:inst2|write_fsm:u5|clkcount[6]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.022     ; 5.697      ;
; -4.678 ; main_fsm_top:inst2|write_fsm:u5|pagecount[3]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.001     ; 5.715      ;
; -4.678 ; main_fsm_top:inst2|write_fsm:u5|pagecount[3]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.001     ; 5.715      ;
; -4.654 ; main_fsm_top:inst2|write_fsm:u5|address[4]     ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.009     ; 5.683      ;
; -4.654 ; main_fsm_top:inst2|write_fsm:u5|address[4]     ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.009     ; 5.683      ;
; -4.626 ; main_fsm_top:inst2|write_fsm:u5|pagecount[7]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.001     ; 5.663      ;
; -4.626 ; main_fsm_top:inst2|write_fsm:u5|pagecount[7]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.001     ; 5.663      ;
; -4.625 ; main_fsm_top:inst2|write_fsm:u5|address[14]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.009     ; 5.654      ;
; -4.625 ; main_fsm_top:inst2|write_fsm:u5|address[14]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.009     ; 5.654      ;
; -4.618 ; main_fsm_top:inst2|write_fsm:u5|address[19]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.012     ; 5.644      ;
; -4.618 ; main_fsm_top:inst2|write_fsm:u5|address[19]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.012     ; 5.644      ;
; -4.596 ; main_fsm_top:inst2|write_fsm:u5|address[2]     ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.009     ; 5.625      ;
; -4.596 ; main_fsm_top:inst2|write_fsm:u5|address[2]     ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.009     ; 5.625      ;
; -4.589 ; main_fsm_top:inst2|write_fsm:u5|address[15]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.627      ;
; -4.589 ; main_fsm_top:inst2|write_fsm:u5|address[15]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.627      ;
; -4.555 ; main_fsm_top:inst2|write_fsm:u5|clkcount[8]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.022     ; 5.571      ;
; -4.555 ; main_fsm_top:inst2|write_fsm:u5|clkcount[8]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.022     ; 5.571      ;
; -4.553 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[0]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.591      ;
; -4.553 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[1]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.591      ;
; -4.553 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[2]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.591      ;
; -4.553 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[3]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.591      ;
; -4.553 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[4]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.591      ;
; -4.553 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[5]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.591      ;
; -4.553 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.591      ;
; -4.553 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[7]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.591      ;
; -4.553 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[8]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.591      ;
; -4.553 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[9]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.591      ;
; -4.553 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[10] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.591      ;
; -4.553 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.591      ;
; -4.553 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.591      ;
; -4.553 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[13] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.591      ;
; -4.553 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[14] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.591      ;
; -4.500 ; main_fsm_top:inst2|write_fsm:u5|pagecount[4]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.001     ; 5.537      ;
; -4.500 ; main_fsm_top:inst2|write_fsm:u5|pagecount[4]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.001     ; 5.537      ;
; -4.470 ; main_fsm_top:inst2|write_fsm:u5|clkcount[7]    ; main_fsm_top:inst2|write_fsm:u5|address[14]    ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.013     ; 5.495      ;
; -4.470 ; main_fsm_top:inst2|write_fsm:u5|clkcount[7]    ; main_fsm_top:inst2|write_fsm:u5|address[16]    ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.013     ; 5.495      ;
; -4.467 ; main_fsm_top:inst2|write_fsm:u5|pagecount[0]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.001     ; 5.504      ;
; -4.467 ; main_fsm_top:inst2|write_fsm:u5|pagecount[0]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.001     ; 5.504      ;
; -4.460 ; main_fsm_top:inst2|write_fsm:u5|address[20]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.012     ; 5.486      ;
; -4.460 ; main_fsm_top:inst2|write_fsm:u5|address[20]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.012     ; 5.486      ;
; -4.455 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.004     ; 5.489      ;
; -4.455 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.004     ; 5.489      ;
; -4.452 ; main_fsm_top:inst2|write_fsm:u5|clkcount[6]    ; main_fsm_top:inst2|write_fsm:u5|address[14]    ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.013     ; 5.477      ;
; -4.452 ; main_fsm_top:inst2|write_fsm:u5|clkcount[6]    ; main_fsm_top:inst2|write_fsm:u5|address[16]    ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.013     ; 5.477      ;
; -4.444 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[4]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[0]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.482      ;
; -4.444 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[4]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[1]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.482      ;
; -4.444 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[4]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[2]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.482      ;
; -4.444 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[4]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[3]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.482      ;
; -4.444 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[4]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[4]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.482      ;
; -4.444 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[4]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[5]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.482      ;
; -4.444 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[4]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.482      ;
; -4.444 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[4]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[7]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.482      ;
; -4.444 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[4]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[8]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.482      ;
; -4.444 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[4]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[9]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.482      ;
; -4.444 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[4]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[10] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.482      ;
; -4.444 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[4]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.482      ;
; -4.444 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[4]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.482      ;
; -4.444 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[4]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[13] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.482      ;
; -4.444 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[4]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[14] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.482      ;
; -4.435 ; main_fsm_top:inst2|write_fsm:u5|address[17]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.009     ; 5.464      ;
; -4.435 ; main_fsm_top:inst2|write_fsm:u5|address[17]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.009     ; 5.464      ;
; -4.435 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.004     ; 5.469      ;
; -4.435 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.004     ; 5.469      ;
; -4.409 ; main_fsm_top:inst2|write_fsm:u5|address[10]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.447      ;
; -4.409 ; main_fsm_top:inst2|write_fsm:u5|address[10]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.447      ;
; -4.409 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[0]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.447      ;
; -4.409 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[1]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.447      ;
; -4.409 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[2]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.447      ;
; -4.409 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[3]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.447      ;
; -4.409 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[4]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.447      ;
; -4.409 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[5]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.447      ;
; -4.409 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.447      ;
; -4.409 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[7]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.447      ;
; -4.409 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[8]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.447      ;
; -4.409 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[9]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.447      ;
; -4.409 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[10] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.447      ;
; -4.409 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.447      ;
; -4.409 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.447      ;
; -4.409 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[13] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.447      ;
; -4.409 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[14] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.447      ;
; -4.399 ; main_fsm_top:inst2|write_fsm:u5|clkcount[5]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.022     ; 5.415      ;
; -4.399 ; main_fsm_top:inst2|write_fsm:u5|clkcount[5]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.022     ; 5.415      ;
; -4.382 ; main_fsm_top:inst2|write_fsm:u5|address[16]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.009     ; 5.411      ;
; -4.382 ; main_fsm_top:inst2|write_fsm:u5|address[16]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.009     ; 5.411      ;
; -4.379 ; main_fsm_top:inst2|write_fsm:u5|address[11]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.417      ;
; -4.379 ; main_fsm_top:inst2|write_fsm:u5|address[11]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 5.417      ;
; -4.375 ; main_fsm_top:inst2|read_fsm:u6|clkcount[2]     ; main_fsm_top:inst2|read_fsm:u6|address[22]     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.001     ; 5.412      ;
+--------+------------------------------------------------+------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_50mhz'                                                                                                                                    ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.328 ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 4.362      ;
; -3.248 ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 4.282      ;
; -3.241 ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 4.275      ;
; -3.169 ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 4.203      ;
; -3.168 ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 4.202      ;
; -3.161 ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 4.195      ;
; -3.130 ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 4.164      ;
; -3.089 ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 4.123      ;
; -3.088 ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 4.122      ;
; -3.081 ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 4.115      ;
; -3.050 ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 4.084      ;
; -3.010 ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 4.044      ;
; -3.009 ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 4.043      ;
; -3.008 ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 4.042      ;
; -3.001 ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 4.035      ;
; -2.970 ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 4.004      ;
; -2.970 ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 4.004      ;
; -2.930 ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.964      ;
; -2.929 ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.963      ;
; -2.928 ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; main_fsm_top:inst2|gen25mhz:u1|count[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.962      ;
; -2.921 ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.955      ;
; -2.890 ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.924      ;
; -2.890 ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.924      ;
; -2.890 ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.924      ;
; -2.884 ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 3.922      ;
; -2.852 ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 3.894      ;
; -2.850 ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.884      ;
; -2.849 ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.883      ;
; -2.848 ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; main_fsm_top:inst2|gen25mhz:u1|count[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.882      ;
; -2.841 ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.875      ;
; -2.839 ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 3.877      ;
; -2.834 ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 3.872      ;
; -2.810 ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.844      ;
; -2.810 ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.844      ;
; -2.810 ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.844      ;
; -2.804 ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 3.842      ;
; -2.802 ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 3.840      ;
; -2.801 ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 3.843      ;
; -2.789 ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 3.827      ;
; -2.777 ; main_fsm_top:inst2|gen25mhz:u1|count[7]  ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.811      ;
; -2.770 ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.804      ;
; -2.769 ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.803      ;
; -2.769 ; main_fsm_top:inst2|gen25mhz:u1|count[16] ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 3.811      ;
; -2.768 ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; main_fsm_top:inst2|gen25mhz:u1|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.802      ;
; -2.761 ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.795      ;
; -2.752 ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 3.790      ;
; -2.747 ; main_fsm_top:inst2|gen25mhz:u1|count[18] ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 3.789      ;
; -2.730 ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.764      ;
; -2.730 ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.764      ;
; -2.730 ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; main_fsm_top:inst2|gen25mhz:u1|count[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.764      ;
; -2.718 ; main_fsm_top:inst2|gen25mhz:u1|count[16] ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 3.760      ;
; -2.708 ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 3.750      ;
; -2.698 ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 3.736      ;
; -2.697 ; main_fsm_top:inst2|gen25mhz:u1|count[7]  ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.731      ;
; -2.696 ; main_fsm_top:inst2|gen25mhz:u1|count[18] ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 3.738      ;
; -2.690 ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.724      ;
; -2.689 ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.723      ;
; -2.684 ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 3.726      ;
; -2.684 ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 3.722      ;
; -2.681 ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.715      ;
; -2.680 ; main_fsm_top:inst2|gen25mhz:u1|count[25] ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 3.722      ;
; -2.663 ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 3.701      ;
; -2.657 ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 3.699      ;
; -2.654 ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; main_fsm_top:inst2|gen25mhz:u1|tmp       ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.005      ; 3.697      ;
; -2.650 ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.684      ;
; -2.650 ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.684      ;
; -2.650 ; main_fsm_top:inst2|gen25mhz:u1|count[21] ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 3.692      ;
; -2.650 ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; main_fsm_top:inst2|gen25mhz:u1|count[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.684      ;
; -2.648 ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 3.686      ;
; -2.635 ; main_fsm_top:inst2|gen25mhz:u1|count[8]  ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.669      ;
; -2.634 ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 3.672      ;
; -2.633 ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 3.675      ;
; -2.629 ; main_fsm_top:inst2|gen25mhz:u1|count[25] ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 3.671      ;
; -2.629 ; main_fsm_top:inst2|gen25mhz:u1|count[19] ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 3.671      ;
; -2.617 ; main_fsm_top:inst2|gen25mhz:u1|count[7]  ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.651      ;
; -2.613 ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 3.651      ;
; -2.610 ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; main_fsm_top:inst2|gen25mhz:u1|count[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.644      ;
; -2.609 ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.643      ;
; -2.606 ; main_fsm_top:inst2|gen25mhz:u1|count[8]  ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 3.644      ;
; -2.599 ; main_fsm_top:inst2|gen25mhz:u1|count[21] ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 3.641      ;
; -2.594 ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; main_fsm_top:inst2|gen25mhz:u1|count[23] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.628      ;
; -2.578 ; main_fsm_top:inst2|gen25mhz:u1|count[19] ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 3.620      ;
; -2.573 ; main_fsm_top:inst2|gen25mhz:u1|count[26] ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 3.615      ;
; -2.571 ; main_fsm_top:inst2|gen25mhz:u1|count[16] ; main_fsm_top:inst2|gen25mhz:u1|tmp       ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.005      ; 3.614      ;
; -2.570 ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.604      ;
; -2.570 ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; main_fsm_top:inst2|gen25mhz:u1|count[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.604      ;
; -2.570 ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; main_fsm_top:inst2|gen25mhz:u1|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.604      ;
; -2.556 ; main_fsm_top:inst2|gen25mhz:u1|count[8]  ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 3.594      ;
; -2.555 ; main_fsm_top:inst2|gen25mhz:u1|count[8]  ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.589      ;
; -2.549 ; main_fsm_top:inst2|gen25mhz:u1|count[18] ; main_fsm_top:inst2|gen25mhz:u1|tmp       ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.005      ; 3.592      ;
; -2.539 ; main_fsm_top:inst2|gen25mhz:u1|count[20] ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 3.581      ;
; -2.538 ; main_fsm_top:inst2|gen25mhz:u1|count[24] ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 3.580      ;
; -2.537 ; main_fsm_top:inst2|gen25mhz:u1|count[7]  ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.571      ;
; -2.530 ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; main_fsm_top:inst2|gen25mhz:u1|count[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.564      ;
; -2.522 ; main_fsm_top:inst2|gen25mhz:u1|count[26] ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 3.564      ;
; -2.515 ; main_fsm_top:inst2|gen25mhz:u1|count[9]  ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.549      ;
; -2.514 ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; main_fsm_top:inst2|gen25mhz:u1|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.548      ;
; -2.510 ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; main_fsm_top:inst2|gen25mhz:u1|tmp       ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.005      ; 3.553      ;
; -2.507 ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[23] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 3.541      ;
; -2.497 ; main_fsm_top:inst2|gen25mhz:u1|count[10] ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 3.535      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'main_fsm_top:inst2|gen25mhz:u1|tmp'                                                                                                                                                                                                                        ;
+--------+----------------------------------------------------------------+-------------------------------------------------------------+--------------------------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                     ; Launch Clock                                           ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+-------------------------------------------------------------+--------------------------------------------------------+------------------------------------+--------------+------------+------------+
; -3.426 ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]                  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 3.594      ; 0.731      ;
; -2.926 ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]                  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 3.594      ; 0.731      ;
; -2.378 ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]                     ; main_fsm_top:inst2|read_fsm:u6|inbuf[2]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 3.594      ; 1.779      ;
; -2.378 ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]                     ; main_fsm_top:inst2|read_fsm:u6|inbuf[0]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 3.594      ; 1.779      ;
; -2.375 ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]                     ; main_fsm_top:inst2|read_fsm:u6|inbuf[1]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 3.594      ; 1.782      ;
; -2.068 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|write_fsm:u5|opcode[1]                   ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 3.600      ; 2.095      ;
; -1.878 ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]                     ; main_fsm_top:inst2|read_fsm:u6|inbuf[2]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 3.594      ; 1.779      ;
; -1.878 ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]                     ; main_fsm_top:inst2|read_fsm:u6|inbuf[0]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 3.594      ; 1.779      ;
; -1.875 ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]                     ; main_fsm_top:inst2|read_fsm:u6|inbuf[1]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 3.594      ; 1.782      ;
; -1.751 ; main_fsm_top:inst2|read_fsm:u6|inbuf0[2]                       ; main_fsm_top:inst2|read_fsm:u6|inbuf[2]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 2.399      ; 0.934      ;
; -1.749 ; main_fsm_top:inst2|read_fsm:u6|inbuf0[0]                       ; main_fsm_top:inst2|read_fsm:u6|inbuf[0]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 2.397      ; 0.934      ;
; -1.568 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|write_fsm:u5|opcode[1]                   ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 3.600      ; 2.095      ;
; -1.419 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[0]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 3.590      ; 2.734      ;
; -1.251 ; main_fsm_top:inst2|read_fsm:u6|inbuf0[1]                       ; main_fsm_top:inst2|read_fsm:u6|inbuf[1]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 2.397      ; 0.932      ;
; -0.978 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[1]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 3.590      ; 3.175      ;
; -0.919 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[0]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 3.590      ; 2.734      ;
; -0.822 ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[1]                  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 1.545      ; 1.286      ;
; -0.818 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[3]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 3.590      ; 3.335      ;
; -0.747 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[2]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 3.590      ; 3.406      ;
; -0.659 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[5]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 3.590      ; 3.494      ;
; -0.588 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[4]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 3.590      ; 3.565      ;
; -0.580 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[6]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 3.590      ; 3.573      ;
; -0.478 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[1]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 3.590      ; 3.175      ;
; -0.350 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[7]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 3.590      ; 3.803      ;
; -0.322 ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[1]                  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 1.545      ; 1.286      ;
; -0.318 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[3]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 3.590      ; 3.335      ;
; -0.310 ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_wel_1042        ; main_fsm_top:inst2|write_fsm:u5|state.idle_wel              ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.594      ; 0.570      ;
; -0.269 ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[0]                ; main_fsm_top:inst2|write_fsm:u5|clkcount[0]                 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.558      ; 0.575      ;
; -0.263 ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[1]                ; main_fsm_top:inst2|write_fsm:u5|clkcount[1]                 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.548      ; 0.571      ;
; -0.262 ; main_fsm_top:inst2|read_fsm:u6|bitcount[1]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]                  ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 2.049      ; 2.073      ;
; -0.262 ; main_fsm_top:inst2|write_fsm:u5|new_state.data_write_1018      ; main_fsm_top:inst2|write_fsm:u5|state.data_write            ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.550      ; 0.574      ;
; -0.254 ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[9]                ; main_fsm_top:inst2|write_fsm:u5|clkcount[9]                 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.548      ; 0.580      ;
; -0.253 ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[3]                ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]                 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.547      ; 0.580      ;
; -0.247 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[2]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 3.590      ; 3.406      ;
; -0.159 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[5]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 3.590      ; 3.494      ;
; -0.141 ; main_fsm_top:inst2|write_fsm:u5|new_state.opcode_wel_1050      ; main_fsm_top:inst2|write_fsm:u5|state.opcode_wel            ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.580      ; 0.725      ;
; -0.124 ; main_fsm_top:inst2|write_fsm:u5|new_state.write_done_state_994 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state      ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.557      ; 0.719      ;
; -0.123 ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[14]               ; main_fsm_top:inst2|write_fsm:u5|clkcount[14]                ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.419      ; 0.582      ;
; -0.121 ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[2]                ; main_fsm_top:inst2|write_fsm:u5|clkcount[2]                 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.413      ; 0.578      ;
; -0.113 ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[4]                ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]                 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.398      ; 0.571      ;
; -0.113 ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_frame_full_1002 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full       ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.551      ; 0.724      ;
; -0.112 ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10]               ; main_fsm_top:inst2|write_fsm:u5|clkcount[10]                ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.403      ; 0.577      ;
; -0.110 ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]                ; main_fsm_top:inst2|write_fsm:u5|clkcount[6]                 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.400      ; 0.576      ;
; -0.110 ; main_fsm_top:inst2|write_fsm:u5|new_state.address_write_1026   ; main_fsm_top:inst2|write_fsm:u5|state.address_write         ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.551      ; 0.727      ;
; -0.088 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[4]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 3.590      ; 3.565      ;
; -0.080 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[6]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 3.590      ; 3.573      ;
; 0.005  ; main_fsm_top:inst2|write_fsm:u5|new_state.write_idle_1058      ; main_fsm_top:inst2|write_fsm:u5|state.write_idle            ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.581      ; 0.872      ;
; 0.018  ; main_fsm_top:inst2|read_fsm:u6|bitcount[1]                     ; main_fsm_top:inst2|read_fsm:u6|inbuf[2]                     ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 2.049      ; 2.353      ;
; 0.018  ; main_fsm_top:inst2|read_fsm:u6|bitcount[1]                     ; main_fsm_top:inst2|read_fsm:u6|inbuf[0]                     ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 2.049      ; 2.353      ;
; 0.021  ; main_fsm_top:inst2|read_fsm:u6|bitcount[1]                     ; main_fsm_top:inst2|read_fsm:u6|inbuf[1]                     ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 2.049      ; 2.356      ;
; 0.038  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13]               ; main_fsm_top:inst2|write_fsm:u5|clkcount[13]                ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.401      ; 0.725      ;
; 0.042  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]                ; main_fsm_top:inst2|write_fsm:u5|clkcount[8]                 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.400      ; 0.728      ;
; 0.045  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]                ; main_fsm_top:inst2|write_fsm:u5|clkcount[7]                 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.398      ; 0.729      ;
; 0.046  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]                ; main_fsm_top:inst2|write_fsm:u5|clkcount[5]                 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.398      ; 0.730      ;
; 0.047  ; main_fsm_top:inst2|write_fsm:u5|new_state.opcode_write_1034    ; main_fsm_top:inst2|write_fsm:u5|state.opcode_write          ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.582      ; 0.915      ;
; 0.123  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12]               ; main_fsm_top:inst2|write_fsm:u5|clkcount[12]                ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.402      ; 0.811      ;
; 0.126  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11]               ; main_fsm_top:inst2|write_fsm:u5|clkcount[11]                ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.402      ; 0.814      ;
; 0.150  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[7]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 3.590      ; 3.803      ;
; 0.445  ; main_fsm_top:inst2|read_fsm:u6|bitcount[1]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[1]                  ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|vga_driver:u7|in_v_sync                     ; main_fsm_top:inst2|vga_driver:u7|in_v_sync                  ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|read_fsm:u6|state.idle_state                ; main_fsm_top:inst2|read_fsm:u6|state.idle_state             ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|read_fsm:u6|state.opcode_state              ; main_fsm_top:inst2|read_fsm:u6|state.opcode_state           ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|read_fsm:u6|state.address_state             ; main_fsm_top:inst2|read_fsm:u6|state.address_state          ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|read_fsm:u6|state.data_state                ; main_fsm_top:inst2|read_fsm:u6|state.data_state             ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|main_fsm:u2|start_bit                       ; main_fsm_top:inst2|main_fsm:u2|start_bit                    ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|main_fsm:u2|state.startup_state             ; main_fsm_top:inst2|main_fsm:u2|state.startup_state          ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|startup_fsm:u3|state.opcode_wel             ; main_fsm_top:inst2|startup_fsm:u3|state.opcode_wel          ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|startup_fsm:u3|state.idle_wel               ; main_fsm_top:inst2|startup_fsm:u3|state.idle_wel            ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|startup_fsm:u3|state.opcode_unprotect       ; main_fsm_top:inst2|startup_fsm:u3|state.opcode_unprotect    ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|startup_fsm:u3|state.data_unprotect         ; main_fsm_top:inst2|startup_fsm:u3|state.data_unprotect      ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|startup_fsm:u3|state.idle_unprotect         ; main_fsm_top:inst2|startup_fsm:u3|state.idle_unprotect      ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|startup_fsm:u3|state.startup_done_state     ; main_fsm_top:inst2|startup_fsm:u3|state.startup_done_state  ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|main_fsm:u2|state.erase_state               ; main_fsm_top:inst2|main_fsm:u2|state.erase_state            ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|erase_fsm:u4|state.opcode_wel_e             ; main_fsm_top:inst2|erase_fsm:u4|state.opcode_wel_e          ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|erase_fsm:u4|state.idle_wel_e               ; main_fsm_top:inst2|erase_fsm:u4|state.idle_wel_e            ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|erase_fsm:u4|state.opcode_erase             ; main_fsm_top:inst2|erase_fsm:u4|state.opcode_erase          ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|erase_fsm:u4|state.address_opcode           ; main_fsm_top:inst2|erase_fsm:u4|state.address_opcode        ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|erase_fsm:u4|state.idle_erase               ; main_fsm_top:inst2|erase_fsm:u4|state.idle_erase            ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|erase_fsm:u4|state.chip_erase_done_state    ; main_fsm_top:inst2|erase_fsm:u4|state.chip_erase_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|main_fsm:u2|state.idle                      ; main_fsm_top:inst2|main_fsm:u2|state.idle                   ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|write_fsm:u5|address[0]                     ; main_fsm_top:inst2|write_fsm:u5|address[0]                  ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|write_fsm:u5|address[1]                     ; main_fsm_top:inst2|write_fsm:u5|address[1]                  ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|write_fsm:u5|address[2]                     ; main_fsm_top:inst2|write_fsm:u5|address[2]                  ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|write_fsm:u5|address[3]                     ; main_fsm_top:inst2|write_fsm:u5|address[3]                  ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|write_fsm:u5|address[4]                     ; main_fsm_top:inst2|write_fsm:u5|address[4]                  ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|write_fsm:u5|address[5]                     ; main_fsm_top:inst2|write_fsm:u5|address[5]                  ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|write_fsm:u5|address[6]                     ; main_fsm_top:inst2|write_fsm:u5|address[6]                  ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|write_fsm:u5|address[7]                     ; main_fsm_top:inst2|write_fsm:u5|address[7]                  ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|write_fsm:u5|address[17]                    ; main_fsm_top:inst2|write_fsm:u5|address[17]                 ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|write_fsm:u5|address[18]                    ; main_fsm_top:inst2|write_fsm:u5|address[18]                 ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|write_fsm:u5|address[19]                    ; main_fsm_top:inst2|write_fsm:u5|address[19]                 ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|write_fsm:u5|address[20]                    ; main_fsm_top:inst2|write_fsm:u5|address[20]                 ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|write_fsm:u5|address[21]                    ; main_fsm_top:inst2|write_fsm:u5|address[21]                 ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|write_fsm:u5|address[22]                    ; main_fsm_top:inst2|write_fsm:u5|address[22]                 ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|write_fsm:u5|address[23]                    ; main_fsm_top:inst2|write_fsm:u5|address[23]                 ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|erase_fsm:u4|opcode[3]                      ; main_fsm_top:inst2|erase_fsm:u4|opcode[3]                   ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|erase_fsm:u4|opcode[1]                      ; main_fsm_top:inst2|erase_fsm:u4|opcode[1]                   ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|read_fsm:u6|address[0]                      ; main_fsm_top:inst2|read_fsm:u6|address[0]                   ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|read_fsm:u6|address[1]                      ; main_fsm_top:inst2|read_fsm:u6|address[1]                   ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; main_fsm_top:inst2|read_fsm:u6|address[2]                      ; main_fsm_top:inst2|read_fsm:u6|address[2]                   ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.731      ;
+--------+----------------------------------------------------------------+-------------------------------------------------------------+--------------------------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_50mhz'                                                                                                                                                           ;
+--------+------------------------------------------+------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -2.687 ; main_fsm_top:inst2|gen25mhz:u1|tmp       ; main_fsm_top:inst2|gen25mhz:u1|tmp       ; main_fsm_top:inst2|gen25mhz:u1|tmp ; clock_50mhz ; 0.000        ; 2.855      ; 0.731      ;
; -2.187 ; main_fsm_top:inst2|gen25mhz:u1|tmp       ; main_fsm_top:inst2|gen25mhz:u1|tmp       ; main_fsm_top:inst2|gen25mhz:u1|tmp ; clock_50mhz ; -0.500       ; 2.855      ; 0.731      ;
; 0.629  ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.915      ;
; 0.968  ; main_fsm_top:inst2|gen25mhz:u1|count[16] ; main_fsm_top:inst2|gen25mhz:u1|count[16] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.254      ;
; 0.975  ; main_fsm_top:inst2|gen25mhz:u1|count[17] ; main_fsm_top:inst2|gen25mhz:u1|count[17] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.261      ;
; 0.976  ; main_fsm_top:inst2|gen25mhz:u1|count[18] ; main_fsm_top:inst2|gen25mhz:u1|count[18] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; main_fsm_top:inst2|gen25mhz:u1|count[25] ; main_fsm_top:inst2|gen25mhz:u1|count[25] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; main_fsm_top:inst2|gen25mhz:u1|count[9]  ; main_fsm_top:inst2|gen25mhz:u1|count[9]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.262      ;
; 0.977  ; main_fsm_top:inst2|gen25mhz:u1|count[15] ; main_fsm_top:inst2|gen25mhz:u1|count[15] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; main_fsm_top:inst2|gen25mhz:u1|count[20] ; main_fsm_top:inst2|gen25mhz:u1|count[20] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; main_fsm_top:inst2|gen25mhz:u1|count[23] ; main_fsm_top:inst2|gen25mhz:u1|count[23] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; main_fsm_top:inst2|gen25mhz:u1|count[7]  ; main_fsm_top:inst2|gen25mhz:u1|count[7]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; main_fsm_top:inst2|gen25mhz:u1|count[11] ; main_fsm_top:inst2|gen25mhz:u1|count[11] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; main_fsm_top:inst2|gen25mhz:u1|count[13] ; main_fsm_top:inst2|gen25mhz:u1|count[13] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; main_fsm_top:inst2|gen25mhz:u1|count[14] ; main_fsm_top:inst2|gen25mhz:u1|count[14] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.263      ;
; 1.015  ; main_fsm_top:inst2|gen25mhz:u1|count[24] ; main_fsm_top:inst2|gen25mhz:u1|count[24] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.301      ;
; 1.015  ; main_fsm_top:inst2|gen25mhz:u1|count[8]  ; main_fsm_top:inst2|gen25mhz:u1|count[8]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.301      ;
; 1.016  ; main_fsm_top:inst2|gen25mhz:u1|count[19] ; main_fsm_top:inst2|gen25mhz:u1|count[19] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; main_fsm_top:inst2|gen25mhz:u1|count[21] ; main_fsm_top:inst2|gen25mhz:u1|count[21] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; main_fsm_top:inst2|gen25mhz:u1|count[22] ; main_fsm_top:inst2|gen25mhz:u1|count[22] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; main_fsm_top:inst2|gen25mhz:u1|count[26] ; main_fsm_top:inst2|gen25mhz:u1|count[26] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; main_fsm_top:inst2|gen25mhz:u1|count[10] ; main_fsm_top:inst2|gen25mhz:u1|count[10] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; main_fsm_top:inst2|gen25mhz:u1|count[12] ; main_fsm_top:inst2|gen25mhz:u1|count[12] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.302      ;
; 1.400  ; main_fsm_top:inst2|gen25mhz:u1|count[16] ; main_fsm_top:inst2|gen25mhz:u1|count[17] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.686      ;
; 1.400  ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.686      ;
; 1.407  ; main_fsm_top:inst2|gen25mhz:u1|count[17] ; main_fsm_top:inst2|gen25mhz:u1|count[18] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.693      ;
; 1.408  ; main_fsm_top:inst2|gen25mhz:u1|count[18] ; main_fsm_top:inst2|gen25mhz:u1|count[19] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.694      ;
; 1.408  ; main_fsm_top:inst2|gen25mhz:u1|count[25] ; main_fsm_top:inst2|gen25mhz:u1|count[26] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.694      ;
; 1.408  ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.694      ;
; 1.408  ; main_fsm_top:inst2|gen25mhz:u1|count[9]  ; main_fsm_top:inst2|gen25mhz:u1|count[10] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.694      ;
; 1.409  ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.695      ;
; 1.409  ; main_fsm_top:inst2|gen25mhz:u1|count[14] ; main_fsm_top:inst2|gen25mhz:u1|count[15] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.695      ;
; 1.409  ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.695      ;
; 1.409  ; main_fsm_top:inst2|gen25mhz:u1|count[13] ; main_fsm_top:inst2|gen25mhz:u1|count[14] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.695      ;
; 1.409  ; main_fsm_top:inst2|gen25mhz:u1|count[20] ; main_fsm_top:inst2|gen25mhz:u1|count[21] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.695      ;
; 1.409  ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.695      ;
; 1.409  ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.695      ;
; 1.409  ; main_fsm_top:inst2|gen25mhz:u1|count[11] ; main_fsm_top:inst2|gen25mhz:u1|count[12] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.695      ;
; 1.448  ; main_fsm_top:inst2|gen25mhz:u1|count[24] ; main_fsm_top:inst2|gen25mhz:u1|count[25] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.734      ;
; 1.448  ; main_fsm_top:inst2|gen25mhz:u1|count[8]  ; main_fsm_top:inst2|gen25mhz:u1|count[9]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.734      ;
; 1.449  ; main_fsm_top:inst2|gen25mhz:u1|count[19] ; main_fsm_top:inst2|gen25mhz:u1|count[20] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.735      ;
; 1.449  ; main_fsm_top:inst2|gen25mhz:u1|count[22] ; main_fsm_top:inst2|gen25mhz:u1|count[23] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.735      ;
; 1.449  ; main_fsm_top:inst2|gen25mhz:u1|count[26] ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.735      ;
; 1.449  ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.735      ;
; 1.449  ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.735      ;
; 1.449  ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ; main_fsm_top:inst2|gen25mhz:u1|count[7]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.735      ;
; 1.449  ; main_fsm_top:inst2|gen25mhz:u1|count[10] ; main_fsm_top:inst2|gen25mhz:u1|count[11] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.735      ;
; 1.449  ; main_fsm_top:inst2|gen25mhz:u1|count[12] ; main_fsm_top:inst2|gen25mhz:u1|count[13] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.735      ;
; 1.449  ; main_fsm_top:inst2|gen25mhz:u1|count[21] ; main_fsm_top:inst2|gen25mhz:u1|count[22] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.735      ;
; 1.449  ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.735      ;
; 1.480  ; main_fsm_top:inst2|gen25mhz:u1|count[16] ; main_fsm_top:inst2|gen25mhz:u1|count[18] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.766      ;
; 1.480  ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.766      ;
; 1.487  ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.773      ;
; 1.487  ; main_fsm_top:inst2|gen25mhz:u1|count[17] ; main_fsm_top:inst2|gen25mhz:u1|count[19] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.773      ;
; 1.488  ; main_fsm_top:inst2|gen25mhz:u1|count[18] ; main_fsm_top:inst2|gen25mhz:u1|count[20] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.774      ;
; 1.488  ; main_fsm_top:inst2|gen25mhz:u1|count[25] ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.774      ;
; 1.488  ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.774      ;
; 1.488  ; main_fsm_top:inst2|gen25mhz:u1|count[9]  ; main_fsm_top:inst2|gen25mhz:u1|count[11] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.774      ;
; 1.489  ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.775      ;
; 1.489  ; main_fsm_top:inst2|gen25mhz:u1|count[13] ; main_fsm_top:inst2|gen25mhz:u1|count[15] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.775      ;
; 1.489  ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.775      ;
; 1.489  ; main_fsm_top:inst2|gen25mhz:u1|count[11] ; main_fsm_top:inst2|gen25mhz:u1|count[13] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.775      ;
; 1.489  ; main_fsm_top:inst2|gen25mhz:u1|count[20] ; main_fsm_top:inst2|gen25mhz:u1|count[22] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.775      ;
; 1.489  ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.775      ;
; 1.510  ; main_fsm_top:inst2|gen25mhz:u1|count[23] ; main_fsm_top:inst2|gen25mhz:u1|count[24] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.796      ;
; 1.510  ; main_fsm_top:inst2|gen25mhz:u1|count[7]  ; main_fsm_top:inst2|gen25mhz:u1|count[8]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.796      ;
; 1.513  ; main_fsm_top:inst2|gen25mhz:u1|count[15] ; main_fsm_top:inst2|gen25mhz:u1|count[16] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; -0.004     ; 1.795      ;
; 1.528  ; main_fsm_top:inst2|gen25mhz:u1|count[24] ; main_fsm_top:inst2|gen25mhz:u1|count[26] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.814      ;
; 1.528  ; main_fsm_top:inst2|gen25mhz:u1|count[8]  ; main_fsm_top:inst2|gen25mhz:u1|count[10] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.814      ;
; 1.529  ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.815      ;
; 1.529  ; main_fsm_top:inst2|gen25mhz:u1|count[12] ; main_fsm_top:inst2|gen25mhz:u1|count[14] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.815      ;
; 1.529  ; main_fsm_top:inst2|gen25mhz:u1|count[19] ; main_fsm_top:inst2|gen25mhz:u1|count[21] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.815      ;
; 1.529  ; main_fsm_top:inst2|gen25mhz:u1|count[26] ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.815      ;
; 1.529  ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.815      ;
; 1.529  ; main_fsm_top:inst2|gen25mhz:u1|count[10] ; main_fsm_top:inst2|gen25mhz:u1|count[12] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.815      ;
; 1.529  ; main_fsm_top:inst2|gen25mhz:u1|count[21] ; main_fsm_top:inst2|gen25mhz:u1|count[23] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.815      ;
; 1.529  ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; main_fsm_top:inst2|gen25mhz:u1|count[7]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.815      ;
; 1.560  ; main_fsm_top:inst2|gen25mhz:u1|count[16] ; main_fsm_top:inst2|gen25mhz:u1|count[19] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.846      ;
; 1.560  ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.846      ;
; 1.567  ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.853      ;
; 1.567  ; main_fsm_top:inst2|gen25mhz:u1|count[17] ; main_fsm_top:inst2|gen25mhz:u1|count[20] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.853      ;
; 1.568  ; main_fsm_top:inst2|gen25mhz:u1|count[18] ; main_fsm_top:inst2|gen25mhz:u1|count[21] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.854      ;
; 1.568  ; main_fsm_top:inst2|gen25mhz:u1|count[25] ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.854      ;
; 1.568  ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.854      ;
; 1.568  ; main_fsm_top:inst2|gen25mhz:u1|count[9]  ; main_fsm_top:inst2|gen25mhz:u1|count[12] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.854      ;
; 1.569  ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.855      ;
; 1.569  ; main_fsm_top:inst2|gen25mhz:u1|count[11] ; main_fsm_top:inst2|gen25mhz:u1|count[14] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.855      ;
; 1.569  ; main_fsm_top:inst2|gen25mhz:u1|count[20] ; main_fsm_top:inst2|gen25mhz:u1|count[23] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.855      ;
; 1.569  ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; main_fsm_top:inst2|gen25mhz:u1|count[7]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.855      ;
; 1.574  ; main_fsm_top:inst2|gen25mhz:u1|count[14] ; main_fsm_top:inst2|gen25mhz:u1|count[16] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; -0.004     ; 1.856      ;
; 1.590  ; main_fsm_top:inst2|gen25mhz:u1|count[23] ; main_fsm_top:inst2|gen25mhz:u1|count[25] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 1.876      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'main_fsm_top:inst2|write_fsm:u5|state.write_done_state'                                                                                                                                                                                             ;
+-------+-------------------------------------------------------+----------------------------------------------------------------+------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                        ; Launch Clock                       ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+----------------------------------------------------------------+------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 2.193 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_state.write_idle_1058      ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.581     ; 1.612      ;
; 2.369 ; main_fsm_top:inst2|write_fsm:u5|state.opcode_wel      ; main_fsm_top:inst2|write_fsm:u5|new_state.opcode_wel_1050      ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.580     ; 1.789      ;
; 2.547 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_frame_full_1002 ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.551     ; 1.996      ;
; 2.573 ; main_fsm_top:inst2|write_fsm:u5|state.data_write      ; main_fsm_top:inst2|write_fsm:u5|new_state.data_write_1018      ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.550     ; 2.023      ;
; 2.588 ; main_fsm_top:inst2|write_fsm:u5|state.address_write   ; main_fsm_top:inst2|write_fsm:u5|new_state.data_write_1018      ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.550     ; 2.038      ;
; 2.601 ; main_fsm_top:inst2|write_fsm:u5|state.address_write   ; main_fsm_top:inst2|write_fsm:u5|new_state.address_write_1026   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.551     ; 2.050      ;
; 2.928 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_state.opcode_wel_1050      ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.571     ; 2.357      ;
; 2.970 ; main_fsm_top:inst2|write_fsm:u5|state.opcode_wel      ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_wel_1042        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.605     ; 2.365      ;
; 3.044 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]           ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_write_1010      ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.579     ; 2.465      ;
; 3.081 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[14]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.403     ; 2.678      ;
; 3.105 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]           ; main_fsm_top:inst2|write_fsm:u5|new_state.data_write_1018      ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.570     ; 2.535      ;
; 3.111 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]           ; main_fsm_top:inst2|write_fsm:u5|new_state.address_write_1026   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.571     ; 2.540      ;
; 3.137 ; main_fsm_top:inst2|write_fsm:u5|clkcount[10]          ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.403     ; 2.734      ;
; 3.222 ; main_fsm_top:inst2|write_fsm:u5|state.opcode_write    ; main_fsm_top:inst2|write_fsm:u5|new_state.address_write_1026   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.552     ; 2.670      ;
; 3.276 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13]          ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.401     ; 2.875      ;
; 3.329 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12]          ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.402     ; 2.927      ;
; 3.341 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[2]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.413     ; 2.928      ;
; 3.349 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[3]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.531     ; 2.818      ;
; 3.353 ; main_fsm_top:inst2|write_fsm:u5|clkcount[8]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.400     ; 2.953      ;
; 3.357 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[9]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.532     ; 2.825      ;
; 3.358 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.380     ; 2.978      ;
; 3.359 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[1]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.532     ; 2.827      ;
; 3.360 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.378     ; 2.982      ;
; 3.360 ; main_fsm_top:inst2|write_fsm:u5|state.data_write      ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_write_1010      ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.559     ; 2.801      ;
; 3.362 ; main_fsm_top:inst2|write_fsm:u5|clkcount[5]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.398     ; 2.964      ;
; 3.367 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[4]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.378     ; 2.989      ;
; 3.375 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.378     ; 2.997      ;
; 3.377 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.380     ; 2.997      ;
; 3.440 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.401     ; 3.039      ;
; 3.453 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.399     ; 3.054      ;
; 3.453 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.400     ; 3.053      ;
; 3.454 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.400     ; 3.054      ;
; 3.484 ; main_fsm_top:inst2|write_fsm:u5|clkcount[11]          ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.402     ; 3.082      ;
; 3.500 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[0]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.559     ; 2.941      ;
; 3.503 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_state.write_idle_1058      ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.587     ; 2.916      ;
; 3.528 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[14]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.404     ; 3.124      ;
; 3.537 ; main_fsm_top:inst2|write_fsm:u5|clkcount[7]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.398     ; 3.139      ;
; 3.604 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[4]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.398     ; 3.206      ;
; 3.659 ; main_fsm_top:inst2|write_fsm:u5|clkcount[8]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.421     ; 3.238      ;
; 3.664 ; main_fsm_top:inst2|write_fsm:u5|clkcount[6]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.400     ; 3.264      ;
; 3.712 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[14]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.410     ; 3.302      ;
; 3.758 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12]          ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.401     ; 3.357      ;
; 3.761 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]           ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_wel_1042        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.615     ; 3.146      ;
; 3.783 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]           ; main_fsm_top:inst2|write_fsm:u5|new_state.opcode_wel_1050      ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.590     ; 3.193      ;
; 3.788 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[2]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.414     ; 3.374      ;
; 3.796 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[3]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.532     ; 3.264      ;
; 3.804 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[9]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.533     ; 3.271      ;
; 3.805 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.381     ; 3.424      ;
; 3.806 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[1]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.533     ; 3.273      ;
; 3.807 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.379     ; 3.428      ;
; 3.809 ; main_fsm_top:inst2|write_fsm:u5|clkcount[11]          ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.402     ; 3.407      ;
; 3.812 ; main_fsm_top:inst2|write_fsm:u5|clkcount[5]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.398     ; 3.414      ;
; 3.814 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[4]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.379     ; 3.435      ;
; 3.822 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.379     ; 3.443      ;
; 3.824 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.381     ; 3.443      ;
; 3.843 ; main_fsm_top:inst2|write_fsm:u5|clkcount[10]          ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.402     ; 3.441      ;
; 3.852 ; main_fsm_top:inst2|write_fsm:u5|clkcount[5]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.400     ; 3.452      ;
; 3.859 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]           ; main_fsm_top:inst2|write_fsm:u5|new_state.opcode_write_1034    ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.601     ; 3.258      ;
; 3.865 ; main_fsm_top:inst2|write_fsm:u5|state.opcode_write    ; main_fsm_top:inst2|write_fsm:u5|new_state.opcode_write_1034    ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.582     ; 3.283      ;
; 3.871 ; main_fsm_top:inst2|write_fsm:u5|clkcount[10]          ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.402     ; 3.469      ;
; 3.886 ; main_fsm_top:inst2|write_fsm:u5|clkcount[11]          ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.401     ; 3.485      ;
; 3.886 ; main_fsm_top:inst2|write_fsm:u5|clkcount[9]           ; main_fsm_top:inst2|write_fsm:u5|new_state.opcode_write_1034    ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.597     ; 3.289      ;
; 3.887 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.402     ; 3.485      ;
; 3.900 ; main_fsm_top:inst2|write_fsm:u5|state.idle_write      ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_write_1010      ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.558     ; 3.342      ;
; 3.900 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.400     ; 3.500      ;
; 3.900 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.401     ; 3.499      ;
; 3.901 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.401     ; 3.500      ;
; 3.920 ; main_fsm_top:inst2|write_fsm:u5|clkcount[10]          ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.401     ; 3.519      ;
; 3.947 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[0]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.560     ; 3.387      ;
; 3.954 ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]           ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_write_1010      ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.575     ; 3.379      ;
; 3.964 ; main_fsm_top:inst2|write_fsm:u5|clkcount[9]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[14]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.419     ; 3.545      ;
; 3.972 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[2]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.420     ; 3.552      ;
; 3.975 ; main_fsm_top:inst2|write_fsm:u5|clkcount[9]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.417     ; 3.558      ;
; 3.976 ; main_fsm_top:inst2|write_fsm:u5|clkcount[6]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.398     ; 3.578      ;
; 3.980 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[3]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.538     ; 3.442      ;
; 3.988 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[9]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.539     ; 3.449      ;
; 3.989 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.387     ; 3.602      ;
; 3.990 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[1]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.539     ; 3.451      ;
; 3.991 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.385     ; 3.606      ;
; 3.996 ; main_fsm_top:inst2|write_fsm:u5|state.idle_write      ; main_fsm_top:inst2|write_fsm:u5|new_state.write_done_state_994 ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.557     ; 3.439      ;
; 3.998 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[4]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.385     ; 3.613      ;
; 4.006 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.385     ; 3.621      ;
; 4.007 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13]          ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[14]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.405     ; 3.602      ;
; 4.008 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.387     ; 3.621      ;
; 4.013 ; main_fsm_top:inst2|write_fsm:u5|clkcount[8]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.420     ; 3.593      ;
; 4.037 ; main_fsm_top:inst2|write_fsm:u5|clkcount[5]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.421     ; 3.616      ;
; 4.041 ; main_fsm_top:inst2|write_fsm:u5|clkcount[8]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.420     ; 3.621      ;
; 4.043 ; main_fsm_top:inst2|write_fsm:u5|clkcount[2]           ; main_fsm_top:inst2|write_fsm:u5|new_state.opcode_write_1034    ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.581     ; 3.462      ;
; 4.048 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.398     ; 3.650      ;
; 4.071 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.408     ; 3.663      ;
; 4.083 ; main_fsm_top:inst2|write_fsm:u5|clkcount[5]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.400     ; 3.683      ;
; 4.084 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.406     ; 3.678      ;
; 4.084 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.407     ; 3.677      ;
; 4.085 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.407     ; 3.678      ;
; 4.090 ; main_fsm_top:inst2|write_fsm:u5|clkcount[8]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.419     ; 3.671      ;
; 4.097 ; main_fsm_top:inst2|write_fsm:u5|clkcount[9]           ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_write_1010      ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.575     ; 3.522      ;
; 4.104 ; main_fsm_top:inst2|write_fsm:u5|clkcount[2]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[2]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.413     ; 3.691      ;
; 4.121 ; main_fsm_top:inst2|write_fsm:u5|clkcount[2]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[14]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.403     ; 3.718      ;
; 4.121 ; main_fsm_top:inst2|write_fsm:u5|clkcount[7]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.421     ; 3.700      ;
; 4.131 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[0]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.566     ; 3.565      ;
+-------+-------------------------------------------------------+----------------------------------------------------------------+------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'main_fsm_top:inst2|read_fsm:u6|bitcount[0]'                                                                                                                                                              ;
+--------+-------------------------------------------------+------------------------------------------+------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                  ; Launch Clock                       ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+------------------------------------------+------------------------------------+--------------------------------------------+--------------+------------+------------+
; -3.875 ; main_fsm_top:inst2|read_fsm:u6|state.data_state ; main_fsm_top:inst2|read_fsm:u6|inbuf0[1] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; 0.500        ; -2.397     ; 0.851      ;
; -3.378 ; main_fsm_top:inst2|read_fsm:u6|state.data_state ; main_fsm_top:inst2|read_fsm:u6|inbuf0[2] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; 1.000        ; -2.399     ; 0.853      ;
; -3.376 ; main_fsm_top:inst2|read_fsm:u6|state.data_state ; main_fsm_top:inst2|read_fsm:u6|inbuf0[0] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; 1.000        ; -2.397     ; 0.852      ;
+--------+-------------------------------------------------+------------------------------------------+------------------------------------+--------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'main_fsm_top:inst2|read_fsm:u6|bitcount[0]'                                                                                                                                                              ;
+-------+-------------------------------------------------+------------------------------------------+------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                  ; Launch Clock                       ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+------------------------------------------+------------------------------------+--------------------------------------------+--------------+------------+------------+
; 3.249 ; main_fsm_top:inst2|read_fsm:u6|state.data_state ; main_fsm_top:inst2|read_fsm:u6|inbuf0[0] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; 0.000        ; -2.397     ; 0.852      ;
; 3.252 ; main_fsm_top:inst2|read_fsm:u6|state.data_state ; main_fsm_top:inst2|read_fsm:u6|inbuf0[2] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; 0.000        ; -2.399     ; 0.853      ;
; 3.748 ; main_fsm_top:inst2|read_fsm:u6|state.data_state ; main_fsm_top:inst2|read_fsm:u6|inbuf0[1] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; -0.500       ; -2.397     ; 0.851      ;
+-------+-------------------------------------------------+------------------------------------------+------------------------------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_50mhz'                                                                                   ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clock_50mhz ; Rise       ; clock_50mhz                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[16] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[16] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[17] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[17] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[18] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[18] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[19] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[19] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[20] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[20] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[21] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[21] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[22] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[22] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[23] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[23] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[24] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[24] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[25] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[25] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[26] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[26] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[27] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[27] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[28] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[28] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[29] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[29] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[30] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[30] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[31] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[31] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst2|u1|count[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst2|u1|count[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst2|u1|count[10]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst2|u1|count[10]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst2|u1|count[11]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst2|u1|count[11]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst2|u1|count[12]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst2|u1|count[12]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst2|u1|count[13]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst2|u1|count[13]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst2|u1|count[14]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst2|u1|count[14]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst2|u1|count[15]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst2|u1|count[15]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst2|u1|count[16]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst2|u1|count[16]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst2|u1|count[17]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst2|u1|count[17]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst2|u1|count[18]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst2|u1|count[18]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst2|u1|count[19]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst2|u1|count[19]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst2|u1|count[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst2|u1|count[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst2|u1|count[20]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst2|u1|count[20]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst2|u1|count[21]|clk                   ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'main_fsm_top:inst2|gen25mhz:u1|tmp'                                                                                                      ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-------------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[10]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[10]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[11]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[11]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[12]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[12]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[13]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[13]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[14]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[14]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[15]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[15]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[16]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[16]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[17]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[17]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[18]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[18]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[19]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[19]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[20]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[20]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[21]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[21]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[22]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[22]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[23]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[23]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[9]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[9]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[4]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[4]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[5]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[5]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[6]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[6]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[7]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[7]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[8]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[8]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[9]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[9]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|opcode[1]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|opcode[1]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|opcode[3]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|opcode[3]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|state.address_opcode        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|state.address_opcode        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|state.chip_erase_done_state ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|state.chip_erase_done_state ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|state.idle_erase            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|state.idle_erase            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|state.idle_state            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|state.idle_state            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|state.idle_wel_e            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|state.idle_wel_e            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|state.opcode_erase          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|state.opcode_erase          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|state.opcode_wel_e          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|state.opcode_wel_e          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[5]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[5]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[6]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[6]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[7]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[7]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|start_bit                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|start_bit                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|state.erase_state            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|state.erase_state            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|state.idle                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|state.idle                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|state.read_state             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|state.read_state             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|state.startup_state          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|state.startup_state          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|state.write_state            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|state.write_state            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|write_bit                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|write_bit                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|read_fsm:u6|address[0]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|read_fsm:u6|address[0]                   ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'main_fsm_top:inst2|read_fsm:u6|bitcount[0]'                                                                                  ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Fall       ; inst2|u6|Equal2~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Fall       ; inst2|u6|Equal2~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|Equal2~0|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|Equal2~0|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|Selector3~1|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|Selector3~1|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|Selector3~1|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|Selector3~1|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|Selector4~1|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|Selector4~1|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|Selector4~1|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|Selector4~1|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|bitcount[0]|regout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|bitcount[0]|regout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|inbuf0[0]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|inbuf0[0]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|inbuf0[1]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|inbuf0[1]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Fall       ; inst2|u6|inbuf0[2]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Fall       ; inst2|u6|inbuf0[2]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; main_fsm_top:inst2|read_fsm:u6|inbuf0[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; main_fsm_top:inst2|read_fsm:u6|inbuf0[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Fall       ; main_fsm_top:inst2|read_fsm:u6|inbuf0[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Fall       ; main_fsm_top:inst2|read_fsm:u6|inbuf0[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; main_fsm_top:inst2|read_fsm:u6|inbuf0[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; main_fsm_top:inst2|read_fsm:u6|inbuf0[2] ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'main_fsm_top:inst2|write_fsm:u5|state.write_done_state'                                                                                                        ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+----------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target                                                         ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+----------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[0]|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[0]|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[10]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[10]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[11]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[11]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[12]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[12]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[13]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[13]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[14]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[14]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[1]|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[1]|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[2]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[2]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[3]|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[3]|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[4]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[4]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[5]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[5]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[6]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[6]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[7]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[7]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[8]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[8]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[9]|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[9]|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.address_write_1026|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.address_write_1026|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.data_write_1018|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.data_write_1018|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.idle_frame_full_1002|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.idle_frame_full_1002|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.idle_wel_1042|datad                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.idle_wel_1042|datad                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.idle_write_1010|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.idle_write_1010|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.opcode_wel_1050|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.opcode_wel_1050|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.opcode_write_1034|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.opcode_write_1034|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.write_done_state_994|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.write_done_state_994|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.write_idle_1058|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.write_idle_1058|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|state.write_done_state|regout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|state.write_done_state|regout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|state.write_done_state~clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|state.write_done_state~clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|state.write_done_state~clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|state.write_done_state~clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[14]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[14]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[1]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[1]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[2]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[2]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[3]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[3]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[4]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[4]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[9]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[9]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.address_write_1026   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.address_write_1026   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.data_write_1018      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.data_write_1018      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_frame_full_1002 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_frame_full_1002 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_wel_1042        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_wel_1042        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_write_1010      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_write_1010      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.opcode_wel_1050      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.opcode_wel_1050      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.opcode_write_1034    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.opcode_write_1034    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.write_done_state_994 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.write_done_state_994 ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+----------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                      ;
+-----------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-----------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; reset     ; main_fsm_top:inst2|gen25mhz:u1|tmp         ; 2.616 ; 2.616 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp         ;
; so        ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; 7.856 ; 7.856 ; Rise       ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ;
; so        ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; 7.853 ; 7.853 ; Fall       ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ;
+-----------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                         ;
+-----------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-----------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; reset     ; main_fsm_top:inst2|gen25mhz:u1|tmp         ; 0.668  ; 0.668  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp         ;
; so        ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; -6.726 ; -6.726 ; Rise       ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ;
; so        ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; -6.726 ; -6.726 ; Fall       ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ;
+-----------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; cs        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 13.311 ; 13.311 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; sck       ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 13.330 ; 13.330 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; si        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 16.985 ; 16.985 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_b[*]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.023  ; 9.023  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_b[0] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.023  ; 9.023  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_b[1] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 8.983  ; 8.983  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_b[2] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 8.696  ; 8.696  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_b[3] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 8.656  ; 8.656  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_g[*]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.866  ; 9.866  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_g[0] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.005  ; 9.005  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_g[1] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.866  ; 9.866  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_g[2] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.577  ; 9.577  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_g[3] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.005  ; 9.005  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_hsync ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 8.996  ; 8.996  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_r[*]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.592  ; 9.592  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_r[0] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.354  ; 9.354  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_r[1] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.592  ; 9.592  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_r[2] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.326  ; 9.326  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_r[3] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.296  ; 9.296  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_vsync ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 8.947  ; 8.947  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; sck       ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 8.624  ; 8.013  ; Fall       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; cs        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 10.582 ; 10.582 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; sck       ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 8.013  ; 7.667  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; si        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 11.249 ; 11.249 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_b[*]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 8.656  ; 8.656  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_b[0] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.023  ; 9.023  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_b[1] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 8.983  ; 8.983  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_b[2] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 8.696  ; 8.696  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_b[3] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 8.656  ; 8.656  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_g[*]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.005  ; 9.005  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_g[0] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.005  ; 9.005  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_g[1] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.866  ; 9.866  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_g[2] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.577  ; 9.577  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_g[3] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.005  ; 9.005  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_hsync ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 8.996  ; 8.996  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_r[*]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.296  ; 9.296  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_r[0] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.354  ; 9.354  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_r[1] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.592  ; 9.592  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_r[2] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.326  ; 9.326  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_r[3] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.296  ; 9.296  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_vsync ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 8.947  ; 8.947  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; sck       ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 7.667  ; 8.013  ; Fall       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                              ;
+-----------+------------------------------------+--------+------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+------+------------+------------------------------------+
; cs        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 11.076 ;      ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; sck       ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 11.379 ;      ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; si        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 11.397 ;      ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
+-----------+------------------------------------+--------+------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                      ;
+-----------+------------------------------------+--------+------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+------+------------+------------------------------------+
; cs        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.947  ;      ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; sck       ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 10.250 ;      ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; si        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 10.268 ;      ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
+-----------+------------------------------------+--------+------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                     ;
+-----------+------------------------------------+-----------+-----------+------------+------------------------------------+
; Data Port ; Clock Port                         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-----------+-----------+------------+------------------------------------+
; cs        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 11.076    ;           ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; sck       ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 11.379    ;           ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; si        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 11.397    ;           ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
+-----------+------------------------------------+-----------+-----------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                             ;
+-----------+------------------------------------+-----------+-----------+------------+------------------------------------+
; Data Port ; Clock Port                         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-----------+-----------+------------+------------------------------------+
; cs        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.947     ;           ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; sck       ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 10.250    ;           ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; si        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 10.268    ;           ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
+-----------+------------------------------------+-----------+-----------+------------+------------------------------------+


+---------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                        ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; -2.105 ; -42.972       ;
; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; -1.331 ; -146.505      ;
; clock_50mhz                                            ; -0.841 ; -10.611       ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                         ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; -1.933 ; -20.769       ;
; clock_50mhz                                            ; -1.718 ; -1.718        ;
; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.956  ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Fast Model Recovery Summary                                         ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; -1.827 ; -4.484        ;
+--------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Fast Model Removal Summary                                         ;
+--------------------------------------------+-------+---------------+
; Clock                                      ; Slack ; End Point TNS ;
+--------------------------------------------+-------+---------------+
; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; 1.927 ; 0.000         ;
+--------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                          ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; clock_50mhz                                            ; -1.380 ; -34.380       ;
; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; -0.500 ; -216.000      ;
; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; 0.500  ; 0.000         ;
; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.500  ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'main_fsm_top:inst2|write_fsm:u5|state.write_done_state'                                                                                                                                                                      ;
+--------+----------------------------------------------+--------------------------------------------------+------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                          ; Launch Clock                       ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+--------------------------------------------------+------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; -2.105 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.250     ; 2.377      ;
; -2.102 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.250     ; 2.375      ;
; -2.093 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.250     ; 2.365      ;
; -2.090 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.250     ; 2.363      ;
; -2.079 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.262     ; 2.339      ;
; -2.078 ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.261     ; 2.339      ;
; -2.076 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.262     ; 2.337      ;
; -2.075 ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.261     ; 2.337      ;
; -2.074 ; main_fsm_top:inst2|write_fsm:u5|clkcount[0]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.248     ; 2.348      ;
; -2.071 ; main_fsm_top:inst2|write_fsm:u5|clkcount[0]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.248     ; 2.346      ;
; -2.052 ; main_fsm_top:inst2|write_fsm:u5|clkcount[1]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.261     ; 2.313      ;
; -2.049 ; main_fsm_top:inst2|write_fsm:u5|clkcount[1]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.261     ; 2.311      ;
; -2.025 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.249     ; 2.375      ;
; -2.023 ; main_fsm_top:inst2|write_fsm:u5|clkcount[7]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.262     ; 2.283      ;
; -2.020 ; main_fsm_top:inst2|write_fsm:u5|clkcount[7]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.262     ; 2.281      ;
; -2.014 ; main_fsm_top:inst2|write_fsm:u5|clkcount[10] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.250     ; 2.286      ;
; -2.013 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.249     ; 2.363      ;
; -2.013 ; main_fsm_top:inst2|write_fsm:u5|clkcount[6]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.262     ; 2.273      ;
; -2.011 ; main_fsm_top:inst2|write_fsm:u5|clkcount[10] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.250     ; 2.284      ;
; -2.010 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.252     ; 2.365      ;
; -2.010 ; main_fsm_top:inst2|write_fsm:u5|clkcount[6]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.262     ; 2.271      ;
; -1.999 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.261     ; 2.337      ;
; -1.998 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.252     ; 2.353      ;
; -1.998 ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.260     ; 2.337      ;
; -1.994 ; main_fsm_top:inst2|write_fsm:u5|clkcount[0]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.247     ; 2.346      ;
; -1.984 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.264     ; 2.327      ;
; -1.983 ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.263     ; 2.327      ;
; -1.979 ; main_fsm_top:inst2|write_fsm:u5|clkcount[0]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.250     ; 2.336      ;
; -1.977 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.232     ; 2.341      ;
; -1.973 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.233     ; 2.335      ;
; -1.972 ; main_fsm_top:inst2|write_fsm:u5|clkcount[1]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.260     ; 2.311      ;
; -1.971 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.235     ; 2.342      ;
; -1.967 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[2]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.259     ; 2.314      ;
; -1.965 ; main_fsm_top:inst2|write_fsm:u5|clkcount[11] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.250     ; 2.237      ;
; -1.965 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.232     ; 2.329      ;
; -1.964 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[4]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.233     ; 2.339      ;
; -1.963 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[0]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.309     ; 2.306      ;
; -1.962 ; main_fsm_top:inst2|write_fsm:u5|clkcount[11] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.250     ; 2.235      ;
; -1.961 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.234     ; 2.332      ;
; -1.961 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.233     ; 2.323      ;
; -1.959 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.235     ; 2.330      ;
; -1.957 ; main_fsm_top:inst2|write_fsm:u5|clkcount[1]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.263     ; 2.301      ;
; -1.955 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[2]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.259     ; 2.302      ;
; -1.952 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[4]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.233     ; 2.327      ;
; -1.951 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.244     ; 2.303      ;
; -1.951 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[0]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.309     ; 2.294      ;
; -1.950 ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.243     ; 2.303      ;
; -1.949 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.234     ; 2.320      ;
; -1.947 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.245     ; 2.297      ;
; -1.946 ; main_fsm_top:inst2|write_fsm:u5|clkcount[0]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.230     ; 2.312      ;
; -1.946 ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.244     ; 2.297      ;
; -1.945 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.247     ; 2.304      ;
; -1.944 ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.246     ; 2.304      ;
; -1.943 ; main_fsm_top:inst2|write_fsm:u5|clkcount[7]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.261     ; 2.281      ;
; -1.942 ; main_fsm_top:inst2|write_fsm:u5|clkcount[8]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.262     ; 2.202      ;
; -1.942 ; main_fsm_top:inst2|write_fsm:u5|clkcount[0]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.231     ; 2.306      ;
; -1.941 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[2]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.271     ; 2.276      ;
; -1.940 ; main_fsm_top:inst2|write_fsm:u5|clkcount[0]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.233     ; 2.313      ;
; -1.940 ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[2]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.270     ; 2.276      ;
; -1.939 ; main_fsm_top:inst2|write_fsm:u5|clkcount[8]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.262     ; 2.200      ;
; -1.938 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[4]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.245     ; 2.301      ;
; -1.937 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[0]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.321     ; 2.268      ;
; -1.937 ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[4]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.244     ; 2.301      ;
; -1.936 ; main_fsm_top:inst2|write_fsm:u5|clkcount[0]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[2]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.257     ; 2.285      ;
; -1.936 ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[0]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.320     ; 2.268      ;
; -1.935 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.246     ; 2.294      ;
; -1.934 ; main_fsm_top:inst2|write_fsm:u5|clkcount[10] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.249     ; 2.284      ;
; -1.934 ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.245     ; 2.294      ;
; -1.933 ; main_fsm_top:inst2|write_fsm:u5|clkcount[6]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.261     ; 2.271      ;
; -1.933 ; main_fsm_top:inst2|write_fsm:u5|clkcount[0]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[4]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.231     ; 2.310      ;
; -1.932 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[9]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.289     ; 2.277      ;
; -1.932 ; main_fsm_top:inst2|write_fsm:u5|clkcount[0]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[0]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.307     ; 2.277      ;
; -1.930 ; main_fsm_top:inst2|write_fsm:u5|clkcount[0]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.232     ; 2.303      ;
; -1.928 ; main_fsm_top:inst2|write_fsm:u5|clkcount[7]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.264     ; 2.271      ;
; -1.924 ; main_fsm_top:inst2|write_fsm:u5|clkcount[1]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.243     ; 2.277      ;
; -1.920 ; main_fsm_top:inst2|write_fsm:u5|clkcount[1]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.244     ; 2.271      ;
; -1.920 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[9]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.289     ; 2.265      ;
; -1.919 ; main_fsm_top:inst2|write_fsm:u5|clkcount[2]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.249     ; 2.192      ;
; -1.919 ; main_fsm_top:inst2|write_fsm:u5|clkcount[10] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.252     ; 2.274      ;
; -1.918 ; main_fsm_top:inst2|write_fsm:u5|clkcount[1]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.246     ; 2.278      ;
; -1.918 ; main_fsm_top:inst2|write_fsm:u5|clkcount[6]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.264     ; 2.261      ;
; -1.916 ; main_fsm_top:inst2|write_fsm:u5|clkcount[2]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.249     ; 2.190      ;
; -1.914 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[1]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.289     ; 2.276      ;
; -1.914 ; main_fsm_top:inst2|write_fsm:u5|clkcount[1]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[2]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.270     ; 2.250      ;
; -1.911 ; main_fsm_top:inst2|write_fsm:u5|clkcount[1]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[4]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.244     ; 2.275      ;
; -1.910 ; main_fsm_top:inst2|write_fsm:u5|clkcount[1]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[0]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.320     ; 2.242      ;
; -1.909 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[3]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.288     ; 2.272      ;
; -1.908 ; main_fsm_top:inst2|write_fsm:u5|clkcount[1]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.245     ; 2.268      ;
; -1.906 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[9]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.301     ; 2.239      ;
; -1.905 ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[9]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.300     ; 2.239      ;
; -1.902 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[1]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.289     ; 2.264      ;
; -1.901 ; main_fsm_top:inst2|write_fsm:u5|clkcount[0]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[9]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.287     ; 2.248      ;
; -1.897 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[3]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.288     ; 2.260      ;
; -1.895 ; main_fsm_top:inst2|write_fsm:u5|clkcount[7]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.244     ; 2.247      ;
; -1.891 ; main_fsm_top:inst2|write_fsm:u5|clkcount[7]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.245     ; 2.241      ;
; -1.889 ; main_fsm_top:inst2|write_fsm:u5|clkcount[7]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.247     ; 2.248      ;
; -1.888 ; main_fsm_top:inst2|write_fsm:u5|clkcount[5]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.262     ; 2.148      ;
; -1.888 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[1]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.301     ; 2.238      ;
; -1.887 ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]  ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[1]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.300     ; 2.238      ;
; -1.886 ; main_fsm_top:inst2|write_fsm:u5|clkcount[10] ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1.000        ; -0.232     ; 2.250      ;
+--------+----------------------------------------------+--------------------------------------------------+------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'main_fsm_top:inst2|gen25mhz:u1|tmp'                                                                                                                                                                      ;
+--------+------------------------------------------------+------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.331 ; main_fsm_top:inst2|write_fsm:u5|address[6]     ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.008     ; 2.355      ;
; -1.331 ; main_fsm_top:inst2|write_fsm:u5|address[6]     ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.008     ; 2.355      ;
; -1.330 ; main_fsm_top:inst2|write_fsm:u5|pagecount[6]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.001     ; 2.361      ;
; -1.330 ; main_fsm_top:inst2|write_fsm:u5|pagecount[6]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.001     ; 2.361      ;
; -1.321 ; main_fsm_top:inst2|write_fsm:u5|address[5]     ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.008     ; 2.345      ;
; -1.321 ; main_fsm_top:inst2|write_fsm:u5|address[5]     ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.008     ; 2.345      ;
; -1.308 ; main_fsm_top:inst2|write_fsm:u5|pagecount[3]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.001     ; 2.339      ;
; -1.308 ; main_fsm_top:inst2|write_fsm:u5|pagecount[3]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.001     ; 2.339      ;
; -1.305 ; main_fsm_top:inst2|write_fsm:u5|address[1]     ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.008     ; 2.329      ;
; -1.305 ; main_fsm_top:inst2|write_fsm:u5|address[1]     ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.008     ; 2.329      ;
; -1.287 ; main_fsm_top:inst2|write_fsm:u5|pagecount[7]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.001     ; 2.318      ;
; -1.287 ; main_fsm_top:inst2|write_fsm:u5|pagecount[7]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.001     ; 2.318      ;
; -1.268 ; main_fsm_top:inst2|write_fsm:u5|address[4]     ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.008     ; 2.292      ;
; -1.268 ; main_fsm_top:inst2|write_fsm:u5|address[4]     ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.008     ; 2.292      ;
; -1.268 ; main_fsm_top:inst2|write_fsm:u5|address[0]     ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.008     ; 2.292      ;
; -1.268 ; main_fsm_top:inst2|write_fsm:u5|address[0]     ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.008     ; 2.292      ;
; -1.259 ; main_fsm_top:inst2|write_fsm:u5|address[19]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.010     ; 2.281      ;
; -1.259 ; main_fsm_top:inst2|write_fsm:u5|address[19]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.010     ; 2.281      ;
; -1.255 ; main_fsm_top:inst2|write_fsm:u5|address[15]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.287      ;
; -1.255 ; main_fsm_top:inst2|write_fsm:u5|address[15]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.287      ;
; -1.252 ; main_fsm_top:inst2|write_fsm:u5|address[14]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.008     ; 2.276      ;
; -1.252 ; main_fsm_top:inst2|write_fsm:u5|address[14]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.008     ; 2.276      ;
; -1.248 ; main_fsm_top:inst2|write_fsm:u5|address[2]     ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.008     ; 2.272      ;
; -1.248 ; main_fsm_top:inst2|write_fsm:u5|address[2]     ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.008     ; 2.272      ;
; -1.246 ; main_fsm_top:inst2|write_fsm:u5|clkcount[7]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.015     ; 2.263      ;
; -1.246 ; main_fsm_top:inst2|write_fsm:u5|clkcount[7]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.015     ; 2.263      ;
; -1.236 ; main_fsm_top:inst2|write_fsm:u5|clkcount[6]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.015     ; 2.253      ;
; -1.236 ; main_fsm_top:inst2|write_fsm:u5|clkcount[6]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.015     ; 2.253      ;
; -1.232 ; main_fsm_top:inst2|write_fsm:u5|pagecount[4]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.001     ; 2.263      ;
; -1.232 ; main_fsm_top:inst2|write_fsm:u5|pagecount[4]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.001     ; 2.263      ;
; -1.230 ; main_fsm_top:inst2|write_fsm:u5|pagecount[0]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.001     ; 2.261      ;
; -1.230 ; main_fsm_top:inst2|write_fsm:u5|pagecount[0]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.001     ; 2.261      ;
; -1.218 ; main_fsm_top:inst2|write_fsm:u5|address[17]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.008     ; 2.242      ;
; -1.218 ; main_fsm_top:inst2|write_fsm:u5|address[17]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.008     ; 2.242      ;
; -1.214 ; main_fsm_top:inst2|write_fsm:u5|clkcount[7]    ; main_fsm_top:inst2|write_fsm:u5|address[14]    ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.007     ; 2.239      ;
; -1.214 ; main_fsm_top:inst2|write_fsm:u5|clkcount[7]    ; main_fsm_top:inst2|write_fsm:u5|address[16]    ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.007     ; 2.239      ;
; -1.204 ; main_fsm_top:inst2|write_fsm:u5|clkcount[6]    ; main_fsm_top:inst2|write_fsm:u5|address[14]    ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.007     ; 2.229      ;
; -1.204 ; main_fsm_top:inst2|write_fsm:u5|clkcount[6]    ; main_fsm_top:inst2|write_fsm:u5|address[16]    ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.007     ; 2.229      ;
; -1.199 ; main_fsm_top:inst2|write_fsm:u5|address[20]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.010     ; 2.221      ;
; -1.199 ; main_fsm_top:inst2|write_fsm:u5|address[20]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.010     ; 2.221      ;
; -1.182 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[0]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.214      ;
; -1.182 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[1]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.214      ;
; -1.182 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[2]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.214      ;
; -1.182 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[3]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.214      ;
; -1.182 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[4]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.214      ;
; -1.182 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[5]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.214      ;
; -1.182 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.214      ;
; -1.182 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[7]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.214      ;
; -1.182 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[8]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.214      ;
; -1.182 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[9]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.214      ;
; -1.182 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[10] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.214      ;
; -1.182 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.214      ;
; -1.182 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.214      ;
; -1.182 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[13] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.214      ;
; -1.182 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|startup_fsm:u3|clkcount[14] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.214      ;
; -1.168 ; main_fsm_top:inst2|write_fsm:u5|address[10]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.200      ;
; -1.168 ; main_fsm_top:inst2|write_fsm:u5|address[10]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.200      ;
; -1.166 ; main_fsm_top:inst2|write_fsm:u5|address[11]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.198      ;
; -1.166 ; main_fsm_top:inst2|write_fsm:u5|address[11]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.198      ;
; -1.165 ; main_fsm_top:inst2|write_fsm:u5|clkcount[8]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.015     ; 2.182      ;
; -1.165 ; main_fsm_top:inst2|write_fsm:u5|clkcount[8]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.015     ; 2.182      ;
; -1.164 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.003     ; 2.193      ;
; -1.164 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.003     ; 2.193      ;
; -1.157 ; main_fsm_top:inst2|read_fsm:u6|address[0]      ; main_fsm_top:inst2|read_fsm:u6|address[23]     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.189      ;
; -1.152 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.003     ; 2.181      ;
; -1.152 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.003     ; 2.181      ;
; -1.150 ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.182      ;
; -1.150 ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.182      ;
; -1.147 ; main_fsm_top:inst2|write_fsm:u5|address[16]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.008     ; 2.171      ;
; -1.147 ; main_fsm_top:inst2|write_fsm:u5|address[16]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.008     ; 2.171      ;
; -1.142 ; main_fsm_top:inst2|write_fsm:u5|address[22]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.010     ; 2.164      ;
; -1.142 ; main_fsm_top:inst2|write_fsm:u5|address[22]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.010     ; 2.164      ;
; -1.139 ; main_fsm_top:inst2|write_fsm:u5|address[18]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.008     ; 2.163      ;
; -1.139 ; main_fsm_top:inst2|write_fsm:u5|address[18]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.008     ; 2.163      ;
; -1.134 ; main_fsm_top:inst2|read_fsm:u6|address[0]      ; main_fsm_top:inst2|read_fsm:u6|address[20]     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.166      ;
; -1.133 ; main_fsm_top:inst2|write_fsm:u5|clkcount[8]    ; main_fsm_top:inst2|write_fsm:u5|address[14]    ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.007     ; 2.158      ;
; -1.133 ; main_fsm_top:inst2|write_fsm:u5|clkcount[8]    ; main_fsm_top:inst2|write_fsm:u5|address[16]    ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.007     ; 2.158      ;
; -1.133 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[0]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.165      ;
; -1.133 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[1]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.165      ;
; -1.133 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[2]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.165      ;
; -1.133 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[3]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.165      ;
; -1.133 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[4]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.165      ;
; -1.133 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[5]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.165      ;
; -1.133 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[6]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.165      ;
; -1.133 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[7]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.165      ;
; -1.133 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[8]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.165      ;
; -1.133 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[9]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.165      ;
; -1.133 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[10] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.165      ;
; -1.133 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.165      ;
; -1.133 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[12] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.165      ;
; -1.133 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[13] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.165      ;
; -1.133 ; main_fsm_top:inst2|startup_fsm:u3|clkcount[11] ; main_fsm_top:inst2|startup_fsm:u3|clkcount[14] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.000      ; 2.165      ;
; -1.132 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12]   ; main_fsm_top:inst2|write_fsm:u5|address[14]    ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.005      ; 2.169      ;
; -1.132 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12]   ; main_fsm_top:inst2|write_fsm:u5|address[16]    ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; 0.005      ; 2.169      ;
; -1.131 ; main_fsm_top:inst2|write_fsm:u5|pagecount[5]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.001     ; 2.162      ;
; -1.131 ; main_fsm_top:inst2|write_fsm:u5|pagecount[5]   ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.001     ; 2.162      ;
; -1.127 ; main_fsm_top:inst2|write_fsm:u5|address[21]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.010     ; 2.149      ;
; -1.127 ; main_fsm_top:inst2|write_fsm:u5|address[21]    ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.010     ; 2.149      ;
; -1.126 ; main_fsm_top:inst2|write_fsm:u5|address[3]     ; main_fsm_top:inst2|write_fsm:u5|pagecount[1]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.008     ; 2.150      ;
; -1.126 ; main_fsm_top:inst2|write_fsm:u5|address[3]     ; main_fsm_top:inst2|write_fsm:u5|pagecount[2]   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 1.000        ; -0.008     ; 2.150      ;
+--------+------------------------------------------------+------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_50mhz'                                                                                                                                    ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.841 ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.869      ;
; -0.806 ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.834      ;
; -0.802 ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.830      ;
; -0.772 ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.800      ;
; -0.771 ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.799      ;
; -0.767 ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.795      ;
; -0.750 ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.778      ;
; -0.737 ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.765      ;
; -0.736 ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.764      ;
; -0.732 ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.760      ;
; -0.715 ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.743      ;
; -0.703 ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.731      ;
; -0.702 ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.730      ;
; -0.701 ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.729      ;
; -0.697 ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.725      ;
; -0.681 ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.709      ;
; -0.680 ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.708      ;
; -0.668 ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.696      ;
; -0.667 ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.695      ;
; -0.666 ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; main_fsm_top:inst2|gen25mhz:u1|count[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.694      ;
; -0.662 ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.690      ;
; -0.646 ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.674      ;
; -0.646 ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.674      ;
; -0.645 ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.673      ;
; -0.633 ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.661      ;
; -0.632 ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.660      ;
; -0.631 ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; main_fsm_top:inst2|gen25mhz:u1|count[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.659      ;
; -0.627 ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.655      ;
; -0.611 ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.639      ;
; -0.611 ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.639      ;
; -0.610 ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.638      ;
; -0.598 ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.626      ;
; -0.597 ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.625      ;
; -0.596 ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; main_fsm_top:inst2|gen25mhz:u1|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.624      ;
; -0.594 ; main_fsm_top:inst2|gen25mhz:u1|count[7]  ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.622      ;
; -0.592 ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.620      ;
; -0.576 ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.604      ;
; -0.576 ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.604      ;
; -0.575 ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; main_fsm_top:inst2|gen25mhz:u1|count[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.603      ;
; -0.563 ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.591      ;
; -0.562 ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.590      ;
; -0.559 ; main_fsm_top:inst2|gen25mhz:u1|count[7]  ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.587      ;
; -0.557 ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.585      ;
; -0.541 ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.569      ;
; -0.541 ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.569      ;
; -0.540 ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; main_fsm_top:inst2|gen25mhz:u1|count[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.568      ;
; -0.528 ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; main_fsm_top:inst2|gen25mhz:u1|count[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.556      ;
; -0.527 ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.555      ;
; -0.524 ; main_fsm_top:inst2|gen25mhz:u1|count[7]  ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.552      ;
; -0.516 ; main_fsm_top:inst2|gen25mhz:u1|count[8]  ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.544      ;
; -0.506 ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 1.538      ;
; -0.506 ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.534      ;
; -0.506 ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; main_fsm_top:inst2|gen25mhz:u1|count[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.534      ;
; -0.505 ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; main_fsm_top:inst2|gen25mhz:u1|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.533      ;
; -0.502 ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; main_fsm_top:inst2|gen25mhz:u1|count[23] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.530      ;
; -0.499 ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 1.531      ;
; -0.493 ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; main_fsm_top:inst2|gen25mhz:u1|count[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.521      ;
; -0.489 ; main_fsm_top:inst2|gen25mhz:u1|count[7]  ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.517      ;
; -0.481 ; main_fsm_top:inst2|gen25mhz:u1|count[8]  ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.509      ;
; -0.471 ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ; main_fsm_top:inst2|gen25mhz:u1|count[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.499      ;
; -0.471 ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; main_fsm_top:inst2|gen25mhz:u1|count[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.499      ;
; -0.468 ; main_fsm_top:inst2|gen25mhz:u1|count[9]  ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.496      ;
; -0.467 ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; main_fsm_top:inst2|gen25mhz:u1|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.495      ;
; -0.463 ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[23] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.491      ;
; -0.458 ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; main_fsm_top:inst2|gen25mhz:u1|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.486      ;
; -0.456 ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 1.492      ;
; -0.456 ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 1.488      ;
; -0.454 ; main_fsm_top:inst2|gen25mhz:u1|count[7]  ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.482      ;
; -0.453 ; main_fsm_top:inst2|gen25mhz:u1|count[16] ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 1.489      ;
; -0.449 ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 1.481      ;
; -0.448 ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 1.484      ;
; -0.446 ; main_fsm_top:inst2|gen25mhz:u1|count[10] ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.474      ;
; -0.446 ; main_fsm_top:inst2|gen25mhz:u1|count[8]  ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.474      ;
; -0.445 ; main_fsm_top:inst2|gen25mhz:u1|count[16] ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 1.481      ;
; -0.443 ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 1.475      ;
; -0.441 ; main_fsm_top:inst2|gen25mhz:u1|count[18] ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 1.477      ;
; -0.436 ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ; main_fsm_top:inst2|gen25mhz:u1|count[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.464      ;
; -0.436 ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; main_fsm_top:inst2|gen25mhz:u1|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.464      ;
; -0.436 ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 1.468      ;
; -0.436 ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 1.472      ;
; -0.433 ; main_fsm_top:inst2|gen25mhz:u1|count[9]  ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.461      ;
; -0.433 ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[23] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.461      ;
; -0.433 ; main_fsm_top:inst2|gen25mhz:u1|count[18] ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 1.469      ;
; -0.432 ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; main_fsm_top:inst2|gen25mhz:u1|count[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.460      ;
; -0.428 ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.456      ;
; -0.428 ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 1.460      ;
; -0.428 ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 1.464      ;
; -0.427 ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 1.463      ;
; -0.421 ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 1.453      ;
; -0.420 ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 1.452      ;
; -0.419 ; main_fsm_top:inst2|gen25mhz:u1|count[7]  ; main_fsm_top:inst2|gen25mhz:u1|count[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.447      ;
; -0.419 ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 1.455      ;
; -0.418 ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 1.450      ;
; -0.413 ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 1.445      ;
; -0.412 ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 1.444      ;
; -0.411 ; main_fsm_top:inst2|gen25mhz:u1|count[10] ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.439      ;
; -0.411 ; main_fsm_top:inst2|gen25mhz:u1|count[8]  ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.439      ;
; -0.411 ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; main_fsm_top:inst2|gen25mhz:u1|count[23] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.004     ; 1.439      ;
; -0.411 ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.000      ; 1.443      ;
; -0.406 ; main_fsm_top:inst2|gen25mhz:u1|count[25] ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.004      ; 1.442      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'main_fsm_top:inst2|gen25mhz:u1|tmp'                                                                                                                                                                                                                        ;
+--------+----------------------------------------------------------------+-------------------------------------------------------------+--------------------------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                     ; Launch Clock                                           ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+-------------------------------------------------------------+--------------------------------------------------------+------------------------------------+--------------+------------+------------+
; -1.933 ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]                  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 2.007      ; 0.367      ;
; -1.593 ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]                     ; main_fsm_top:inst2|read_fsm:u6|inbuf[1]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 2.007      ; 0.707      ;
; -1.591 ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]                     ; main_fsm_top:inst2|read_fsm:u6|inbuf[2]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 2.007      ; 0.709      ;
; -1.591 ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]                     ; main_fsm_top:inst2|read_fsm:u6|inbuf[0]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 2.007      ; 0.709      ;
; -1.476 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|write_fsm:u5|opcode[1]                   ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 2.011      ; 0.828      ;
; -1.433 ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]                  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 2.007      ; 0.367      ;
; -1.372 ; main_fsm_top:inst2|read_fsm:u6|inbuf0[2]                       ; main_fsm_top:inst2|read_fsm:u6|inbuf[2]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 1.557      ; 0.337      ;
; -1.372 ; main_fsm_top:inst2|read_fsm:u6|inbuf0[0]                       ; main_fsm_top:inst2|read_fsm:u6|inbuf[0]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 1.556      ; 0.336      ;
; -1.251 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[0]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 2.004      ; 1.046      ;
; -1.111 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[1]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 2.004      ; 1.186      ;
; -1.093 ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]                     ; main_fsm_top:inst2|read_fsm:u6|inbuf[1]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 2.007      ; 0.707      ;
; -1.091 ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]                     ; main_fsm_top:inst2|read_fsm:u6|inbuf[2]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 2.007      ; 0.709      ;
; -1.091 ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]                     ; main_fsm_top:inst2|read_fsm:u6|inbuf[0]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 2.007      ; 0.709      ;
; -1.040 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[3]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 2.004      ; 1.257      ;
; -1.000 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[2]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 2.004      ; 1.297      ;
; -0.976 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|write_fsm:u5|opcode[1]                   ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 2.011      ; 0.828      ;
; -0.971 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[5]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 2.004      ; 1.326      ;
; -0.937 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[6]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 2.004      ; 1.360      ;
; -0.931 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[4]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 2.004      ; 1.366      ;
; -0.872 ; main_fsm_top:inst2|read_fsm:u6|inbuf0[1]                       ; main_fsm_top:inst2|read_fsm:u6|inbuf[1]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 1.555      ; 0.335      ;
; -0.827 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[7]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 2.004      ; 1.470      ;
; -0.751 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[0]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 2.004      ; 1.046      ;
; -0.621 ; main_fsm_top:inst2|read_fsm:u6|bitcount[1]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]                  ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 1.290      ; 0.821      ;
; -0.611 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[1]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 2.004      ; 1.186      ;
; -0.540 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[3]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 2.004      ; 1.257      ;
; -0.529 ; main_fsm_top:inst2|read_fsm:u6|bitcount[1]                     ; main_fsm_top:inst2|read_fsm:u6|inbuf[2]                     ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 1.290      ; 0.913      ;
; -0.529 ; main_fsm_top:inst2|read_fsm:u6|bitcount[1]                     ; main_fsm_top:inst2|read_fsm:u6|inbuf[0]                     ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 1.290      ; 0.913      ;
; -0.525 ; main_fsm_top:inst2|read_fsm:u6|bitcount[1]                     ; main_fsm_top:inst2|read_fsm:u6|inbuf[1]                     ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 1.290      ; 0.917      ;
; -0.500 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[2]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 2.004      ; 1.297      ;
; -0.480 ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[1]                  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.717      ; 0.530      ;
; -0.471 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[5]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 2.004      ; 1.326      ;
; -0.437 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[6]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 2.004      ; 1.360      ;
; -0.431 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[4]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 2.004      ; 1.366      ;
; -0.327 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state         ; main_fsm_top:inst2|main_fsm:u2|count[7]                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 2.004      ; 1.470      ;
; -0.268 ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_wel_1042        ; main_fsm_top:inst2|write_fsm:u5|state.idle_wel              ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.325      ; 0.209      ;
; -0.246 ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[0]                ; main_fsm_top:inst2|write_fsm:u5|clkcount[0]                 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.307      ; 0.213      ;
; -0.243 ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[1]                ; main_fsm_top:inst2|write_fsm:u5|clkcount[1]                 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.300      ; 0.209      ;
; -0.241 ; main_fsm_top:inst2|write_fsm:u5|new_state.data_write_1018      ; main_fsm_top:inst2|write_fsm:u5|state.data_write            ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.301      ; 0.212      ;
; -0.237 ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[9]                ; main_fsm_top:inst2|write_fsm:u5|clkcount[9]                 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.300      ; 0.215      ;
; -0.235 ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[3]                ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]                 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.299      ; 0.216      ;
; -0.198 ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[14]               ; main_fsm_top:inst2|write_fsm:u5|clkcount[14]                ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.262      ; 0.216      ;
; -0.196 ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[2]                ; main_fsm_top:inst2|write_fsm:u5|clkcount[2]                 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.258      ; 0.214      ;
; -0.191 ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10]               ; main_fsm_top:inst2|write_fsm:u5|clkcount[10]                ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.252      ; 0.213      ;
; -0.188 ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[4]                ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]                 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.245      ; 0.209      ;
; -0.187 ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]                ; main_fsm_top:inst2|write_fsm:u5|clkcount[6]                 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.247      ; 0.212      ;
; -0.183 ; main_fsm_top:inst2|write_fsm:u5|new_state.opcode_wel_1050      ; main_fsm_top:inst2|write_fsm:u5|state.opcode_wel            ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.319      ; 0.288      ;
; -0.172 ; main_fsm_top:inst2|write_fsm:u5|new_state.write_done_state_994 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state      ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.306      ; 0.286      ;
; -0.167 ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_frame_full_1002 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full       ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.302      ; 0.287      ;
; -0.166 ; main_fsm_top:inst2|write_fsm:u5|new_state.address_write_1026   ; main_fsm_top:inst2|write_fsm:u5|state.address_write         ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.302      ; 0.288      ;
; -0.141 ; main_fsm_top:inst2|write_fsm:u5|new_state.opcode_write_1034    ; main_fsm_top:inst2|write_fsm:u5|state.opcode_write          ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.320      ; 0.331      ;
; -0.132 ; main_fsm_top:inst2|write_fsm:u5|new_state.write_idle_1058      ; main_fsm_top:inst2|write_fsm:u5|state.write_idle            ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.319      ; 0.339      ;
; -0.114 ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13]               ; main_fsm_top:inst2|write_fsm:u5|clkcount[13]                ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.249      ; 0.287      ;
; -0.110 ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]                ; main_fsm_top:inst2|write_fsm:u5|clkcount[8]                 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.246      ; 0.288      ;
; -0.107 ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]                ; main_fsm_top:inst2|write_fsm:u5|clkcount[7]                 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.245      ; 0.290      ;
; -0.106 ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]                ; main_fsm_top:inst2|write_fsm:u5|clkcount[5]                 ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.244      ; 0.290      ;
; -0.105 ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12]               ; main_fsm_top:inst2|write_fsm:u5|clkcount[12]                ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.250      ; 0.297      ;
; -0.104 ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11]               ; main_fsm_top:inst2|write_fsm:u5|clkcount[11]                ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.250      ; 0.298      ;
; 0.020  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[1]                  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; main_fsm_top:inst2|gen25mhz:u1|tmp ; -0.500       ; 0.717      ; 0.530      ;
; 0.181  ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_write_1010      ; main_fsm_top:inst2|write_fsm:u5|state.idle_write            ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.307      ; 0.640      ;
; 0.215  ; main_fsm_top:inst2|read_fsm:u6|bitcount[1]                     ; main_fsm_top:inst2|read_fsm:u6|bitcount[1]                  ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|vga_driver:u7|in_v_sync                     ; main_fsm_top:inst2|vga_driver:u7|in_v_sync                  ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|read_fsm:u6|state.idle_state                ; main_fsm_top:inst2|read_fsm:u6|state.idle_state             ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|read_fsm:u6|state.opcode_state              ; main_fsm_top:inst2|read_fsm:u6|state.opcode_state           ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|read_fsm:u6|state.address_state             ; main_fsm_top:inst2|read_fsm:u6|state.address_state          ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|read_fsm:u6|state.data_state                ; main_fsm_top:inst2|read_fsm:u6|state.data_state             ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|main_fsm:u2|start_bit                       ; main_fsm_top:inst2|main_fsm:u2|start_bit                    ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|main_fsm:u2|state.startup_state             ; main_fsm_top:inst2|main_fsm:u2|state.startup_state          ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|startup_fsm:u3|state.opcode_wel             ; main_fsm_top:inst2|startup_fsm:u3|state.opcode_wel          ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|startup_fsm:u3|state.idle_wel               ; main_fsm_top:inst2|startup_fsm:u3|state.idle_wel            ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|startup_fsm:u3|state.opcode_unprotect       ; main_fsm_top:inst2|startup_fsm:u3|state.opcode_unprotect    ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|startup_fsm:u3|state.data_unprotect         ; main_fsm_top:inst2|startup_fsm:u3|state.data_unprotect      ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|startup_fsm:u3|state.idle_unprotect         ; main_fsm_top:inst2|startup_fsm:u3|state.idle_unprotect      ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|startup_fsm:u3|state.startup_done_state     ; main_fsm_top:inst2|startup_fsm:u3|state.startup_done_state  ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|main_fsm:u2|state.erase_state               ; main_fsm_top:inst2|main_fsm:u2|state.erase_state            ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|erase_fsm:u4|state.opcode_wel_e             ; main_fsm_top:inst2|erase_fsm:u4|state.opcode_wel_e          ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|erase_fsm:u4|state.idle_wel_e               ; main_fsm_top:inst2|erase_fsm:u4|state.idle_wel_e            ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|erase_fsm:u4|state.opcode_erase             ; main_fsm_top:inst2|erase_fsm:u4|state.opcode_erase          ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|erase_fsm:u4|state.address_opcode           ; main_fsm_top:inst2|erase_fsm:u4|state.address_opcode        ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|erase_fsm:u4|state.idle_erase               ; main_fsm_top:inst2|erase_fsm:u4|state.idle_erase            ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|erase_fsm:u4|state.chip_erase_done_state    ; main_fsm_top:inst2|erase_fsm:u4|state.chip_erase_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|main_fsm:u2|state.idle                      ; main_fsm_top:inst2|main_fsm:u2|state.idle                   ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|write_fsm:u5|address[0]                     ; main_fsm_top:inst2|write_fsm:u5|address[0]                  ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|write_fsm:u5|address[1]                     ; main_fsm_top:inst2|write_fsm:u5|address[1]                  ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|write_fsm:u5|address[2]                     ; main_fsm_top:inst2|write_fsm:u5|address[2]                  ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|write_fsm:u5|address[3]                     ; main_fsm_top:inst2|write_fsm:u5|address[3]                  ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|write_fsm:u5|address[4]                     ; main_fsm_top:inst2|write_fsm:u5|address[4]                  ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|write_fsm:u5|address[5]                     ; main_fsm_top:inst2|write_fsm:u5|address[5]                  ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|write_fsm:u5|address[6]                     ; main_fsm_top:inst2|write_fsm:u5|address[6]                  ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|write_fsm:u5|address[7]                     ; main_fsm_top:inst2|write_fsm:u5|address[7]                  ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|write_fsm:u5|address[17]                    ; main_fsm_top:inst2|write_fsm:u5|address[17]                 ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|write_fsm:u5|address[18]                    ; main_fsm_top:inst2|write_fsm:u5|address[18]                 ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|write_fsm:u5|address[19]                    ; main_fsm_top:inst2|write_fsm:u5|address[19]                 ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|write_fsm:u5|address[20]                    ; main_fsm_top:inst2|write_fsm:u5|address[20]                 ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|write_fsm:u5|address[21]                    ; main_fsm_top:inst2|write_fsm:u5|address[21]                 ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|write_fsm:u5|address[22]                    ; main_fsm_top:inst2|write_fsm:u5|address[22]                 ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|write_fsm:u5|address[23]                    ; main_fsm_top:inst2|write_fsm:u5|address[23]                 ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|erase_fsm:u4|opcode[3]                      ; main_fsm_top:inst2|erase_fsm:u4|opcode[3]                   ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|erase_fsm:u4|opcode[1]                      ; main_fsm_top:inst2|erase_fsm:u4|opcode[1]                   ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|read_fsm:u6|address[0]                      ; main_fsm_top:inst2|read_fsm:u6|address[0]                   ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main_fsm_top:inst2|read_fsm:u6|address[1]                      ; main_fsm_top:inst2|read_fsm:u6|address[1]                   ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 0.000        ; 0.000      ; 0.367      ;
+--------+----------------------------------------------------------------+-------------------------------------------------------------+--------------------------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_50mhz'                                                                                                                                                           ;
+--------+------------------------------------------+------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -1.718 ; main_fsm_top:inst2|gen25mhz:u1|tmp       ; main_fsm_top:inst2|gen25mhz:u1|tmp       ; main_fsm_top:inst2|gen25mhz:u1|tmp ; clock_50mhz ; 0.000        ; 1.792      ; 0.367      ;
; -1.218 ; main_fsm_top:inst2|gen25mhz:u1|tmp       ; main_fsm_top:inst2|gen25mhz:u1|tmp       ; main_fsm_top:inst2|gen25mhz:u1|tmp ; clock_50mhz ; -0.500       ; 1.792      ; 0.367      ;
; 0.243  ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.395      ;
; 0.355  ; main_fsm_top:inst2|gen25mhz:u1|count[16] ; main_fsm_top:inst2|gen25mhz:u1|count[16] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.507      ;
; 0.359  ; main_fsm_top:inst2|gen25mhz:u1|count[17] ; main_fsm_top:inst2|gen25mhz:u1|count[17] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; main_fsm_top:inst2|gen25mhz:u1|count[18] ; main_fsm_top:inst2|gen25mhz:u1|count[18] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; main_fsm_top:inst2|gen25mhz:u1|count[25] ; main_fsm_top:inst2|gen25mhz:u1|count[25] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; main_fsm_top:inst2|gen25mhz:u1|count[9]  ; main_fsm_top:inst2|gen25mhz:u1|count[9]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; main_fsm_top:inst2|gen25mhz:u1|count[11] ; main_fsm_top:inst2|gen25mhz:u1|count[11] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; main_fsm_top:inst2|gen25mhz:u1|count[15] ; main_fsm_top:inst2|gen25mhz:u1|count[15] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; main_fsm_top:inst2|gen25mhz:u1|count[20] ; main_fsm_top:inst2|gen25mhz:u1|count[20] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; main_fsm_top:inst2|gen25mhz:u1|count[23] ; main_fsm_top:inst2|gen25mhz:u1|count[23] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; main_fsm_top:inst2|gen25mhz:u1|count[7]  ; main_fsm_top:inst2|gen25mhz:u1|count[7]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; main_fsm_top:inst2|gen25mhz:u1|count[13] ; main_fsm_top:inst2|gen25mhz:u1|count[13] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; main_fsm_top:inst2|gen25mhz:u1|count[14] ; main_fsm_top:inst2|gen25mhz:u1|count[14] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.513      ;
; 0.371  ; main_fsm_top:inst2|gen25mhz:u1|count[19] ; main_fsm_top:inst2|gen25mhz:u1|count[19] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; main_fsm_top:inst2|gen25mhz:u1|count[24] ; main_fsm_top:inst2|gen25mhz:u1|count[24] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; main_fsm_top:inst2|gen25mhz:u1|count[26] ; main_fsm_top:inst2|gen25mhz:u1|count[26] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; main_fsm_top:inst2|gen25mhz:u1|count[8]  ; main_fsm_top:inst2|gen25mhz:u1|count[8]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; main_fsm_top:inst2|gen25mhz:u1|count[10] ; main_fsm_top:inst2|gen25mhz:u1|count[10] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; main_fsm_top:inst2|gen25mhz:u1|count[21] ; main_fsm_top:inst2|gen25mhz:u1|count[21] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; main_fsm_top:inst2|gen25mhz:u1|count[22] ; main_fsm_top:inst2|gen25mhz:u1|count[22] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; main_fsm_top:inst2|gen25mhz:u1|count[12] ; main_fsm_top:inst2|gen25mhz:u1|count[12] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.524      ;
; 0.493  ; main_fsm_top:inst2|gen25mhz:u1|count[16] ; main_fsm_top:inst2|gen25mhz:u1|count[17] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.645      ;
; 0.493  ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.645      ;
; 0.497  ; main_fsm_top:inst2|gen25mhz:u1|count[17] ; main_fsm_top:inst2|gen25mhz:u1|count[18] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; main_fsm_top:inst2|gen25mhz:u1|count[18] ; main_fsm_top:inst2|gen25mhz:u1|count[19] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; main_fsm_top:inst2|gen25mhz:u1|count[25] ; main_fsm_top:inst2|gen25mhz:u1|count[26] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; main_fsm_top:inst2|gen25mhz:u1|count[9]  ; main_fsm_top:inst2|gen25mhz:u1|count[10] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; main_fsm_top:inst2|gen25mhz:u1|count[11] ; main_fsm_top:inst2|gen25mhz:u1|count[12] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; main_fsm_top:inst2|gen25mhz:u1|count[14] ; main_fsm_top:inst2|gen25mhz:u1|count[15] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; main_fsm_top:inst2|gen25mhz:u1|count[13] ; main_fsm_top:inst2|gen25mhz:u1|count[14] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; main_fsm_top:inst2|gen25mhz:u1|count[20] ; main_fsm_top:inst2|gen25mhz:u1|count[21] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.651      ;
; 0.511  ; main_fsm_top:inst2|gen25mhz:u1|count[24] ; main_fsm_top:inst2|gen25mhz:u1|count[25] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; main_fsm_top:inst2|gen25mhz:u1|count[26] ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; main_fsm_top:inst2|gen25mhz:u1|count[8]  ; main_fsm_top:inst2|gen25mhz:u1|count[9]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; main_fsm_top:inst2|gen25mhz:u1|count[10] ; main_fsm_top:inst2|gen25mhz:u1|count[11] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; main_fsm_top:inst2|gen25mhz:u1|count[19] ; main_fsm_top:inst2|gen25mhz:u1|count[20] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; main_fsm_top:inst2|gen25mhz:u1|count[22] ; main_fsm_top:inst2|gen25mhz:u1|count[23] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ; main_fsm_top:inst2|gen25mhz:u1|count[7]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; main_fsm_top:inst2|gen25mhz:u1|count[12] ; main_fsm_top:inst2|gen25mhz:u1|count[13] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; main_fsm_top:inst2|gen25mhz:u1|count[21] ; main_fsm_top:inst2|gen25mhz:u1|count[22] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.664      ;
; 0.528  ; main_fsm_top:inst2|gen25mhz:u1|count[16] ; main_fsm_top:inst2|gen25mhz:u1|count[18] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.680      ;
; 0.528  ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.680      ;
; 0.532  ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.684      ;
; 0.532  ; main_fsm_top:inst2|gen25mhz:u1|count[17] ; main_fsm_top:inst2|gen25mhz:u1|count[19] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; main_fsm_top:inst2|gen25mhz:u1|count[25] ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; main_fsm_top:inst2|gen25mhz:u1|count[9]  ; main_fsm_top:inst2|gen25mhz:u1|count[11] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; main_fsm_top:inst2|gen25mhz:u1|count[18] ; main_fsm_top:inst2|gen25mhz:u1|count[20] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; main_fsm_top:inst2|gen25mhz:u1|count[11] ; main_fsm_top:inst2|gen25mhz:u1|count[13] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; main_fsm_top:inst2|gen25mhz:u1|count[29] ; main_fsm_top:inst2|gen25mhz:u1|count[31] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; main_fsm_top:inst2|gen25mhz:u1|count[13] ; main_fsm_top:inst2|gen25mhz:u1|count[15] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; main_fsm_top:inst2|gen25mhz:u1|count[20] ; main_fsm_top:inst2|gen25mhz:u1|count[22] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.686      ;
; 0.546  ; main_fsm_top:inst2|gen25mhz:u1|count[24] ; main_fsm_top:inst2|gen25mhz:u1|count[26] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; main_fsm_top:inst2|gen25mhz:u1|count[8]  ; main_fsm_top:inst2|gen25mhz:u1|count[10] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; main_fsm_top:inst2|gen25mhz:u1|count[26] ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; main_fsm_top:inst2|gen25mhz:u1|count[10] ; main_fsm_top:inst2|gen25mhz:u1|count[12] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; main_fsm_top:inst2|gen25mhz:u1|count[19] ; main_fsm_top:inst2|gen25mhz:u1|count[21] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; main_fsm_top:inst2|gen25mhz:u1|count[12] ; main_fsm_top:inst2|gen25mhz:u1|count[14] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; main_fsm_top:inst2|gen25mhz:u1|count[21] ; main_fsm_top:inst2|gen25mhz:u1|count[23] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; main_fsm_top:inst2|gen25mhz:u1|count[7]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.699      ;
; 0.550  ; main_fsm_top:inst2|gen25mhz:u1|count[15] ; main_fsm_top:inst2|gen25mhz:u1|count[16] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; -0.004     ; 0.698      ;
; 0.554  ; main_fsm_top:inst2|gen25mhz:u1|count[23] ; main_fsm_top:inst2|gen25mhz:u1|count[24] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.706      ;
; 0.554  ; main_fsm_top:inst2|gen25mhz:u1|count[7]  ; main_fsm_top:inst2|gen25mhz:u1|count[8]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.706      ;
; 0.563  ; main_fsm_top:inst2|gen25mhz:u1|count[16] ; main_fsm_top:inst2|gen25mhz:u1|count[19] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.715      ;
; 0.563  ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.715      ;
; 0.567  ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.719      ;
; 0.567  ; main_fsm_top:inst2|gen25mhz:u1|count[17] ; main_fsm_top:inst2|gen25mhz:u1|count[20] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.719      ;
; 0.568  ; main_fsm_top:inst2|gen25mhz:u1|count[25] ; main_fsm_top:inst2|gen25mhz:u1|count[28] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; main_fsm_top:inst2|gen25mhz:u1|count[9]  ; main_fsm_top:inst2|gen25mhz:u1|count[12] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; main_fsm_top:inst2|gen25mhz:u1|count[18] ; main_fsm_top:inst2|gen25mhz:u1|count[21] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; main_fsm_top:inst2|gen25mhz:u1|count[30] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; main_fsm_top:inst2|gen25mhz:u1|count[11] ; main_fsm_top:inst2|gen25mhz:u1|count[14] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; main_fsm_top:inst2|gen25mhz:u1|count[20] ; main_fsm_top:inst2|gen25mhz:u1|count[23] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.721      ;
; 0.569  ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ; main_fsm_top:inst2|gen25mhz:u1|count[7]  ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.721      ;
; 0.581  ; main_fsm_top:inst2|gen25mhz:u1|count[24] ; main_fsm_top:inst2|gen25mhz:u1|count[27] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; main_fsm_top:inst2|gen25mhz:u1|count[8]  ; main_fsm_top:inst2|gen25mhz:u1|count[11] ; clock_50mhz                        ; clock_50mhz ; 0.000        ; 0.000      ; 0.733      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'main_fsm_top:inst2|write_fsm:u5|state.write_done_state'                                                                                                                                                                                             ;
+-------+-------------------------------------------------------+----------------------------------------------------------------+------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                        ; Launch Clock                       ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+----------------------------------------------------------------+------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.956 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_state.write_idle_1058      ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.319     ; 0.637      ;
; 1.005 ; main_fsm_top:inst2|write_fsm:u5|state.opcode_wel      ; main_fsm_top:inst2|write_fsm:u5|new_state.opcode_wel_1050      ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.319     ; 0.686      ;
; 1.065 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_frame_full_1002 ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.302     ; 0.763      ;
; 1.073 ; main_fsm_top:inst2|write_fsm:u5|state.address_write   ; main_fsm_top:inst2|write_fsm:u5|new_state.data_write_1018      ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.301     ; 0.772      ;
; 1.075 ; main_fsm_top:inst2|write_fsm:u5|state.data_write      ; main_fsm_top:inst2|write_fsm:u5|new_state.data_write_1018      ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.301     ; 0.774      ;
; 1.081 ; main_fsm_top:inst2|write_fsm:u5|state.address_write   ; main_fsm_top:inst2|write_fsm:u5|new_state.address_write_1026   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.302     ; 0.779      ;
; 1.202 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_state.opcode_wel_1050      ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.311     ; 0.891      ;
; 1.241 ; main_fsm_top:inst2|write_fsm:u5|state.opcode_wel      ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_wel_1042        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.334     ; 0.907      ;
; 1.275 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]           ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_write_1010      ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.321     ; 0.954      ;
; 1.283 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]           ; main_fsm_top:inst2|write_fsm:u5|new_state.address_write_1026   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.315     ; 0.968      ;
; 1.284 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]           ; main_fsm_top:inst2|write_fsm:u5|new_state.data_write_1018      ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.314     ; 0.970      ;
; 1.288 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[14]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.250     ; 1.038      ;
; 1.305 ; main_fsm_top:inst2|write_fsm:u5|clkcount[10]          ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.252     ; 1.053      ;
; 1.327 ; main_fsm_top:inst2|write_fsm:u5|state.opcode_write    ; main_fsm_top:inst2|write_fsm:u5|new_state.address_write_1026   ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.302     ; 1.025      ;
; 1.335 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13]          ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.249     ; 1.086      ;
; 1.346 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12]          ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.250     ; 1.096      ;
; 1.347 ; main_fsm_top:inst2|write_fsm:u5|clkcount[8]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.246     ; 1.101      ;
; 1.350 ; main_fsm_top:inst2|write_fsm:u5|clkcount[5]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.244     ; 1.106      ;
; 1.359 ; main_fsm_top:inst2|write_fsm:u5|state.data_write      ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_write_1010      ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.308     ; 1.051      ;
; 1.372 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[3]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.287     ; 1.085      ;
; 1.377 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[1]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.288     ; 1.089      ;
; 1.378 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[9]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.288     ; 1.090      ;
; 1.378 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.233     ; 1.145      ;
; 1.380 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.232     ; 1.148      ;
; 1.384 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[4]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.232     ; 1.152      ;
; 1.385 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[2]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.258     ; 1.127      ;
; 1.385 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.231     ; 1.154      ;
; 1.389 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.234     ; 1.155      ;
; 1.427 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[0]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.308     ; 1.119      ;
; 1.427 ; main_fsm_top:inst2|write_fsm:u5|clkcount[7]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.245     ; 1.182      ;
; 1.429 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.251     ; 1.178      ;
; 1.432 ; main_fsm_top:inst2|write_fsm:u5|clkcount[11]          ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.250     ; 1.182      ;
; 1.436 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.248     ; 1.188      ;
; 1.437 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.249     ; 1.188      ;
; 1.439 ; main_fsm_top:inst2|write_fsm:u5|state.idle_frame_full ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.249     ; 1.190      ;
; 1.443 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[4]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.245     ; 1.198      ;
; 1.460 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[14]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.250     ; 1.210      ;
; 1.480 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12]          ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.249     ; 1.231      ;
; 1.485 ; main_fsm_top:inst2|write_fsm:u5|clkcount[8]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.264     ; 1.221      ;
; 1.491 ; main_fsm_top:inst2|write_fsm:u5|clkcount[6]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.247     ; 1.244      ;
; 1.498 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_state.write_idle_1058      ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.325     ; 1.173      ;
; 1.502 ; main_fsm_top:inst2|write_fsm:u5|clkcount[11]          ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.250     ; 1.252      ;
; 1.511 ; main_fsm_top:inst2|write_fsm:u5|clkcount[5]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.245     ; 1.266      ;
; 1.520 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[14]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.256     ; 1.264      ;
; 1.521 ; main_fsm_top:inst2|write_fsm:u5|clkcount[10]          ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.250     ; 1.271      ;
; 1.527 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]           ; main_fsm_top:inst2|write_fsm:u5|new_state.opcode_wel_1050      ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.324     ; 1.203      ;
; 1.533 ; main_fsm_top:inst2|write_fsm:u5|clkcount[11]          ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.249     ; 1.284      ;
; 1.537 ; main_fsm_top:inst2|write_fsm:u5|clkcount[5]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.247     ; 1.290      ;
; 1.541 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]           ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_wel_1042        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.339     ; 1.202      ;
; 1.544 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[3]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.287     ; 1.257      ;
; 1.549 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[1]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.288     ; 1.261      ;
; 1.550 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[9]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.288     ; 1.262      ;
; 1.550 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.233     ; 1.317      ;
; 1.552 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.232     ; 1.320      ;
; 1.552 ; main_fsm_top:inst2|write_fsm:u5|clkcount[10]          ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.249     ; 1.303      ;
; 1.556 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[4]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.232     ; 1.324      ;
; 1.556 ; main_fsm_top:inst2|write_fsm:u5|clkcount[10]          ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.250     ; 1.306      ;
; 1.557 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[2]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.258     ; 1.299      ;
; 1.557 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.231     ; 1.326      ;
; 1.561 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.234     ; 1.327      ;
; 1.568 ; main_fsm_top:inst2|write_fsm:u5|clkcount[6]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.245     ; 1.323      ;
; 1.576 ; main_fsm_top:inst2|write_fsm:u5|state.idle_write      ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_write_1010      ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.307     ; 1.269      ;
; 1.587 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.244     ; 1.343      ;
; 1.591 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]           ; main_fsm_top:inst2|write_fsm:u5|new_state.opcode_write_1034    ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.333     ; 1.258      ;
; 1.593 ; main_fsm_top:inst2|write_fsm:u5|state.idle_write      ; main_fsm_top:inst2|write_fsm:u5|new_state.write_done_state_994 ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.306     ; 1.287      ;
; 1.595 ; main_fsm_top:inst2|write_fsm:u5|clkcount[3]           ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_write_1010      ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.320     ; 1.275      ;
; 1.598 ; main_fsm_top:inst2|write_fsm:u5|clkcount[9]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.263     ; 1.335      ;
; 1.598 ; main_fsm_top:inst2|write_fsm:u5|clkcount[8]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.262     ; 1.336      ;
; 1.599 ; main_fsm_top:inst2|write_fsm:u5|clkcount[13]          ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[14]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.251     ; 1.348      ;
; 1.599 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[0]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.308     ; 1.291      ;
; 1.601 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.251     ; 1.350      ;
; 1.604 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[3]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.293     ; 1.311      ;
; 1.608 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.248     ; 1.360      ;
; 1.609 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[1]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.294     ; 1.315      ;
; 1.609 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.249     ; 1.360      ;
; 1.610 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[9]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.294     ; 1.316      ;
; 1.610 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.239     ; 1.371      ;
; 1.611 ; main_fsm_top:inst2|write_fsm:u5|state.write_idle      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.249     ; 1.362      ;
; 1.612 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.238     ; 1.374      ;
; 1.616 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[4]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.238     ; 1.378      ;
; 1.617 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[2]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.264     ; 1.353      ;
; 1.617 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.237     ; 1.380      ;
; 1.621 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.240     ; 1.381      ;
; 1.622 ; main_fsm_top:inst2|write_fsm:u5|clkcount[2]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[4]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.232     ; 1.390      ;
; 1.627 ; main_fsm_top:inst2|write_fsm:u5|clkcount[9]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[14]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.262     ; 1.365      ;
; 1.629 ; main_fsm_top:inst2|write_fsm:u5|clkcount[5]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.246     ; 1.383      ;
; 1.629 ; main_fsm_top:inst2|write_fsm:u5|clkcount[8]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.261     ; 1.368      ;
; 1.629 ; main_fsm_top:inst2|write_fsm:u5|state.opcode_write    ; main_fsm_top:inst2|write_fsm:u5|new_state.opcode_write_1034    ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.320     ; 1.309      ;
; 1.633 ; main_fsm_top:inst2|write_fsm:u5|clkcount[8]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.262     ; 1.371      ;
; 1.633 ; main_fsm_top:inst2|write_fsm:u5|clkcount[9]           ; main_fsm_top:inst2|write_fsm:u5|new_state.opcode_write_1034    ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.332     ; 1.301      ;
; 1.641 ; main_fsm_top:inst2|write_fsm:u5|clkcount[12]          ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[14]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.251     ; 1.390      ;
; 1.643 ; main_fsm_top:inst2|write_fsm:u5|clkcount[4]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.245     ; 1.398      ;
; 1.644 ; main_fsm_top:inst2|write_fsm:u5|clkcount[7]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.246     ; 1.398      ;
; 1.648 ; main_fsm_top:inst2|write_fsm:u5|clkcount[2]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[14]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.250     ; 1.398      ;
; 1.654 ; main_fsm_top:inst2|write_fsm:u5|clkcount[2]           ; main_fsm_top:inst2|write_fsm:u5|new_state.opcode_write_1034    ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.320     ; 1.334      ;
; 1.659 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[0]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.314     ; 1.345      ;
; 1.661 ; main_fsm_top:inst2|main_fsm:u2|state.write_state      ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.257     ; 1.404      ;
; 1.663 ; main_fsm_top:inst2|write_fsm:u5|clkcount[2]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]                ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.231     ; 1.432      ;
; 1.664 ; main_fsm_top:inst2|write_fsm:u5|clkcount[5]           ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10]               ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.264     ; 1.400      ;
; 1.664 ; main_fsm_top:inst2|write_fsm:u5|clkcount[9]           ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_write_1010      ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 0.000        ; -0.320     ; 1.344      ;
+-------+-------------------------------------------------------+----------------------------------------------------------------+------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'main_fsm_top:inst2|read_fsm:u6|bitcount[0]'                                                                                                                                                              ;
+--------+-------------------------------------------------+------------------------------------------+------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                  ; Launch Clock                       ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+------------------------------------------+------------------------------------+--------------------------------------------+--------------+------------+------------+
; -1.827 ; main_fsm_top:inst2|read_fsm:u6|state.data_state ; main_fsm_top:inst2|read_fsm:u6|inbuf0[1] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; 0.500        ; -1.555     ; 0.370      ;
; -1.329 ; main_fsm_top:inst2|read_fsm:u6|state.data_state ; main_fsm_top:inst2|read_fsm:u6|inbuf0[2] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; 1.000        ; -1.557     ; 0.371      ;
; -1.328 ; main_fsm_top:inst2|read_fsm:u6|state.data_state ; main_fsm_top:inst2|read_fsm:u6|inbuf0[0] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; 1.000        ; -1.556     ; 0.371      ;
+--------+-------------------------------------------------+------------------------------------------+------------------------------------+--------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'main_fsm_top:inst2|read_fsm:u6|bitcount[0]'                                                                                                                                                              ;
+-------+-------------------------------------------------+------------------------------------------+------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                  ; Launch Clock                       ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+------------------------------------------+------------------------------------+--------------------------------------------+--------------+------------+------------+
; 1.927 ; main_fsm_top:inst2|read_fsm:u6|state.data_state ; main_fsm_top:inst2|read_fsm:u6|inbuf0[0] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; 0.000        ; -1.556     ; 0.371      ;
; 1.928 ; main_fsm_top:inst2|read_fsm:u6|state.data_state ; main_fsm_top:inst2|read_fsm:u6|inbuf0[2] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; 0.000        ; -1.557     ; 0.371      ;
; 2.425 ; main_fsm_top:inst2|read_fsm:u6|state.data_state ; main_fsm_top:inst2|read_fsm:u6|inbuf0[1] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; -0.500       ; -1.555     ; 0.370      ;
+-------+-------------------------------------------------+------------------------------------------+------------------------------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_50mhz'                                                                                   ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50mhz ; Rise       ; clock_50mhz                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst2|u1|count[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst2|u1|count[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst2|u1|count[10]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst2|u1|count[10]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst2|u1|count[11]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst2|u1|count[11]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst2|u1|count[12]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst2|u1|count[12]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst2|u1|count[13]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst2|u1|count[13]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst2|u1|count[14]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst2|u1|count[14]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst2|u1|count[15]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst2|u1|count[15]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst2|u1|count[16]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst2|u1|count[16]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst2|u1|count[17]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst2|u1|count[17]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst2|u1|count[18]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst2|u1|count[18]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst2|u1|count[19]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst2|u1|count[19]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst2|u1|count[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst2|u1|count[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst2|u1|count[20]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst2|u1|count[20]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst2|u1|count[21]|clk                   ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'main_fsm_top:inst2|gen25mhz:u1|tmp'                                                                                                      ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[10]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[10]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[11]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[11]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[12]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[12]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[13]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[13]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[14]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[14]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[15]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[15]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[16]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[16]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[17]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[17]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[18]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[18]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[19]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[19]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[20]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[20]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[21]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[21]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[22]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[22]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[23]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[23]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[9]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|address[9]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|clkcount[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|opcode[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|opcode[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|opcode[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|opcode[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|state.address_opcode        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|state.address_opcode        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|state.chip_erase_done_state ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|state.chip_erase_done_state ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|state.idle_erase            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|state.idle_erase            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|state.idle_state            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|state.idle_state            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|state.idle_wel_e            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|state.idle_wel_e            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|state.opcode_erase          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|state.opcode_erase          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|state.opcode_wel_e          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|erase_fsm:u4|state.opcode_wel_e          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|count[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|start_bit                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|start_bit                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|state.erase_state            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|state.erase_state            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|state.idle                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|state.idle                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|state.read_state             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|state.read_state             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|state.startup_state          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|state.startup_state          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|state.write_state            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|state.write_state            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|write_bit                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|main_fsm:u2|write_bit                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|read_fsm:u6|address[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; Rise       ; main_fsm_top:inst2|read_fsm:u6|address[0]                   ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'main_fsm_top:inst2|read_fsm:u6|bitcount[0]'                                                                                  ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Fall       ; inst2|u6|Equal2~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Fall       ; inst2|u6|Equal2~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|Equal2~0|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|Equal2~0|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|Selector3~1|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|Selector3~1|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|Selector3~1|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|Selector3~1|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|Selector4~1|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|Selector4~1|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|Selector4~1|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|Selector4~1|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|bitcount[0]|regout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|bitcount[0]|regout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|inbuf0[0]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|inbuf0[0]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|inbuf0[1]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; inst2|u6|inbuf0[1]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Fall       ; inst2|u6|inbuf0[2]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Fall       ; inst2|u6|inbuf0[2]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; main_fsm_top:inst2|read_fsm:u6|inbuf0[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; main_fsm_top:inst2|read_fsm:u6|inbuf0[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Fall       ; main_fsm_top:inst2|read_fsm:u6|inbuf0[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Fall       ; main_fsm_top:inst2|read_fsm:u6|inbuf0[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; main_fsm_top:inst2|read_fsm:u6|inbuf0[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; Rise       ; main_fsm_top:inst2|read_fsm:u6|inbuf0[2] ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'main_fsm_top:inst2|write_fsm:u5|state.write_done_state'                                                                                                        ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+----------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target                                                         ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+----------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[0]|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[0]|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[10]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[10]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[11]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[11]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[12]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[12]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[13]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[13]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[14]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[14]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[1]|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[1]|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[2]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[2]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[3]|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[3]|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[4]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[4]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[5]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[5]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[6]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[6]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[7]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[7]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[8]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[8]|datac                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[9]|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_clkcount[9]|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.address_write_1026|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.address_write_1026|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.data_write_1018|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.data_write_1018|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.idle_frame_full_1002|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.idle_frame_full_1002|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.idle_wel_1042|datad                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.idle_wel_1042|datad                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.idle_write_1010|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.idle_write_1010|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.opcode_wel_1050|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.opcode_wel_1050|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.opcode_write_1034|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.opcode_write_1034|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.write_done_state_994|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.write_done_state_994|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.write_idle_1058|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|new_state.write_idle_1058|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|state.write_done_state|regout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|state.write_done_state|regout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|state.write_done_state~clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|state.write_done_state~clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|state.write_done_state~clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; inst2|u5|state.write_done_state~clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[10]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[11]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[12]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[13]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[14]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[14]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[1]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[1]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[2]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[2]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[3]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[3]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[4]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[4]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[5]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[6]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[7]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[8]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[9]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_clkcount[9]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.address_write_1026   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.address_write_1026   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.data_write_1018      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.data_write_1018      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_frame_full_1002 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_frame_full_1002 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_wel_1042        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_wel_1042        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_write_1010      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.idle_write_1010      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.opcode_wel_1050      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.opcode_wel_1050      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.opcode_write_1034    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.opcode_write_1034    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.write_done_state_994 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; Rise       ; main_fsm_top:inst2|write_fsm:u5|new_state.write_done_state_994 ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+----------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                      ;
+-----------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-----------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; reset     ; main_fsm_top:inst2|gen25mhz:u1|tmp         ; 0.838 ; 0.838 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp         ;
; so        ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; 4.047 ; 4.047 ; Rise       ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ;
; so        ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; 4.044 ; 4.044 ; Fall       ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ;
+-----------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                         ;
+-----------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-----------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; reset     ; main_fsm_top:inst2|gen25mhz:u1|tmp         ; 0.661  ; 0.661  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp         ;
; so        ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; -3.644 ; -3.644 ; Rise       ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ;
; so        ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; -3.642 ; -3.642 ; Fall       ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ;
+-----------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                            ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; cs        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 6.131 ; 6.131 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; sck       ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 6.086 ; 6.086 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; si        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 7.435 ; 7.435 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_b[*]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.561 ; 4.561 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_b[0] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.561 ; 4.561 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_b[1] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.526 ; 4.526 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_b[2] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.431 ; 4.431 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_b[3] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.391 ; 4.391 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_g[*]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.873 ; 4.873 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_g[0] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.561 ; 4.561 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_g[1] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.873 ; 4.873 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_g[2] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.764 ; 4.764 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_g[3] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.561 ; 4.561 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_hsync ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.545 ; 4.545 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_r[*]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.766 ; 4.766 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_r[0] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.687 ; 4.687 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_r[1] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.766 ; 4.766 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_r[2] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.678 ; 4.678 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_r[3] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.648 ; 4.648 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_vsync ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.501 ; 4.501 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; sck       ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 3.602 ; 3.371 ; Fall       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; cs        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 5.064 ; 5.064 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; sck       ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 3.371 ; 3.240 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; si        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 5.348 ; 5.348 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_b[*]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.391 ; 4.391 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_b[0] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.561 ; 4.561 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_b[1] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.526 ; 4.526 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_b[2] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.431 ; 4.431 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_b[3] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.391 ; 4.391 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_g[*]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.561 ; 4.561 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_g[0] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.561 ; 4.561 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_g[1] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.873 ; 4.873 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_g[2] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.764 ; 4.764 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_g[3] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.561 ; 4.561 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_hsync ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.545 ; 4.545 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_r[*]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.648 ; 4.648 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_r[0] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.687 ; 4.687 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_r[1] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.766 ; 4.766 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_r[2] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.678 ; 4.678 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_r[3] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.648 ; 4.648 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_vsync ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.501 ; 4.501 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; sck       ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 3.240 ; 3.371 ; Fall       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                             ;
+-----------+------------------------------------+-------+------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+------+------------+------------------------------------+
; cs        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 5.259 ;      ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; sck       ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 5.358 ;      ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; si        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 5.375 ;      ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
+-----------+------------------------------------+-------+------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                     ;
+-----------+------------------------------------+-------+------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+------+------------+------------------------------------+
; cs        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.881 ;      ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; sck       ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.980 ;      ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; si        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.997 ;      ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
+-----------+------------------------------------+-------+------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                     ;
+-----------+------------------------------------+-----------+-----------+------------+------------------------------------+
; Data Port ; Clock Port                         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-----------+-----------+------------+------------------------------------+
; cs        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 5.259     ;           ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; sck       ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 5.358     ;           ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; si        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 5.375     ;           ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
+-----------+------------------------------------+-----------+-----------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                             ;
+-----------+------------------------------------+-----------+-----------+------------+------------------------------------+
; Data Port ; Clock Port                         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-----------+-----------+------------+------------------------------------+
; cs        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.881     ;           ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; sck       ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.980     ;           ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; si        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.997     ;           ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
+-----------+------------------------------------+-----------+-----------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                     ;
+---------------------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                                   ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                                        ; -7.056   ; -3.426  ; -3.875   ; 1.927   ; -1.631              ;
;  clock_50mhz                                            ; -3.328   ; -2.687  ; N/A      ; N/A     ; -1.631              ;
;  main_fsm_top:inst2|gen25mhz:u1|tmp                     ; -4.866   ; -3.426  ; N/A      ; N/A     ; -0.611              ;
;  main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; N/A      ; N/A     ; -3.875   ; 1.927   ; 0.500               ;
;  main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; -7.056   ; 0.956   ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                                         ; -887.769 ; -24.951 ; -10.629  ; 0.0     ; -305.909            ;
;  clock_50mhz                                            ; -69.590  ; -2.687  ; N/A      ; N/A     ; -41.957             ;
;  main_fsm_top:inst2|gen25mhz:u1|tmp                     ; -669.234 ; -22.264 ; N/A      ; N/A     ; -263.952            ;
;  main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; N/A      ; N/A     ; -10.629  ; 0.000   ; 0.000               ;
;  main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; -148.945 ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------------------+----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                      ;
+-----------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-----------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; reset     ; main_fsm_top:inst2|gen25mhz:u1|tmp         ; 2.616 ; 2.616 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp         ;
; so        ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; 7.856 ; 7.856 ; Rise       ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ;
; so        ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; 7.853 ; 7.853 ; Fall       ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ;
+-----------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                         ;
+-----------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-----------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; reset     ; main_fsm_top:inst2|gen25mhz:u1|tmp         ; 0.668  ; 0.668  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp         ;
; so        ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; -3.644 ; -3.644 ; Rise       ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ;
; so        ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; -3.642 ; -3.642 ; Fall       ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ;
+-----------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; cs        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 13.311 ; 13.311 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; sck       ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 13.330 ; 13.330 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; si        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 16.985 ; 16.985 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_b[*]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.023  ; 9.023  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_b[0] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.023  ; 9.023  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_b[1] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 8.983  ; 8.983  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_b[2] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 8.696  ; 8.696  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_b[3] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 8.656  ; 8.656  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_g[*]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.866  ; 9.866  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_g[0] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.005  ; 9.005  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_g[1] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.866  ; 9.866  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_g[2] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.577  ; 9.577  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_g[3] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.005  ; 9.005  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_hsync ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 8.996  ; 8.996  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_r[*]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.592  ; 9.592  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_r[0] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.354  ; 9.354  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_r[1] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.592  ; 9.592  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_r[2] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.326  ; 9.326  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_r[3] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 9.296  ; 9.296  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_vsync ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 8.947  ; 8.947  ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; sck       ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 8.624  ; 8.013  ; Fall       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; cs        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 5.064 ; 5.064 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; sck       ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 3.371 ; 3.240 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; si        ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 5.348 ; 5.348 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_b[*]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.391 ; 4.391 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_b[0] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.561 ; 4.561 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_b[1] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.526 ; 4.526 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_b[2] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.431 ; 4.431 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_b[3] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.391 ; 4.391 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_g[*]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.561 ; 4.561 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_g[0] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.561 ; 4.561 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_g[1] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.873 ; 4.873 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_g[2] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.764 ; 4.764 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_g[3] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.561 ; 4.561 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_hsync ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.545 ; 4.545 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_r[*]  ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.648 ; 4.648 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_r[0] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.687 ; 4.687 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_r[1] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.766 ; 4.766 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_r[2] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.678 ; 4.678 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
;  vga_r[3] ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.648 ; 4.648 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; vga_vsync ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 4.501 ; 4.501 ; Rise       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
; sck       ; main_fsm_top:inst2|gen25mhz:u1|tmp ; 3.240 ; 3.371 ; Fall       ; main_fsm_top:inst2|gen25mhz:u1|tmp ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                             ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                             ; To Clock                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; clock_50mhz                                            ; clock_50mhz                                            ; 624      ; 0        ; 0        ; 0        ;
; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; clock_50mhz                                            ; 1        ; 1        ; 0        ; 0        ;
; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; 9101     ; 0        ; 0        ; 0        ;
; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; 10       ; 9        ; 0        ; 0        ;
; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; 33       ; 9        ; 0        ; 0        ;
; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1448     ; 0        ; 0        ; 0        ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                              ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                             ; To Clock                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; clock_50mhz                                            ; clock_50mhz                                            ; 624      ; 0        ; 0        ; 0        ;
; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; clock_50mhz                                            ; 1        ; 1        ; 0        ; 0        ;
; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; 9101     ; 0        ; 0        ; 0        ;
; main_fsm_top:inst2|read_fsm:u6|bitcount[0]             ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; 10       ; 9        ; 0        ; 0        ;
; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; 33       ; 9        ; 0        ; 0        ;
; main_fsm_top:inst2|gen25mhz:u1|tmp                     ; main_fsm_top:inst2|write_fsm:u5|state.write_done_state ; 1448     ; 0        ; 0        ; 0        ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                          ;
+------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; 2        ; 0        ; 1        ; 0        ;
+------------------------------------+--------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                           ;
+------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; main_fsm_top:inst2|gen25mhz:u1|tmp ; main_fsm_top:inst2|read_fsm:u6|bitcount[0] ; 2        ; 0        ; 1        ; 0        ;
+------------------------------------+--------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 219   ; 219  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 158   ; 158  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Dec 20 14:28:04 2021
Info: Command: quartus_sta de1 -c top_de1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 27 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_de1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name main_fsm_top:inst2|gen25mhz:u1|tmp main_fsm_top:inst2|gen25mhz:u1|tmp
    Info (332105): create_clock -period 1.000 -name clock_50mhz clock_50mhz
    Info (332105): create_clock -period 1.000 -name main_fsm_top:inst2|write_fsm:u5|state.write_done_state main_fsm_top:inst2|write_fsm:u5|state.write_done_state
    Info (332105): create_clock -period 1.000 -name main_fsm_top:inst2|read_fsm:u6|bitcount[0] main_fsm_top:inst2|read_fsm:u6|bitcount[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.056
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.056      -148.945 main_fsm_top:inst2|write_fsm:u5|state.write_done_state 
    Info (332119):    -4.866      -669.234 main_fsm_top:inst2|gen25mhz:u1|tmp 
    Info (332119):    -3.328       -69.590 clock_50mhz 
Info (332146): Worst-case hold slack is -3.426
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.426       -22.264 main_fsm_top:inst2|gen25mhz:u1|tmp 
    Info (332119):    -2.687        -2.687 clock_50mhz 
    Info (332119):     2.193         0.000 main_fsm_top:inst2|write_fsm:u5|state.write_done_state 
Info (332146): Worst-case recovery slack is -3.875
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.875       -10.629 main_fsm_top:inst2|read_fsm:u6|bitcount[0] 
Info (332146): Worst-case removal slack is 3.249
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.249         0.000 main_fsm_top:inst2|read_fsm:u6|bitcount[0] 
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -41.957 clock_50mhz 
    Info (332119):    -0.611      -263.952 main_fsm_top:inst2|gen25mhz:u1|tmp 
    Info (332119):     0.500         0.000 main_fsm_top:inst2|read_fsm:u6|bitcount[0] 
    Info (332119):     0.500         0.000 main_fsm_top:inst2|write_fsm:u5|state.write_done_state 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.105
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.105       -42.972 main_fsm_top:inst2|write_fsm:u5|state.write_done_state 
    Info (332119):    -1.331      -146.505 main_fsm_top:inst2|gen25mhz:u1|tmp 
    Info (332119):    -0.841       -10.611 clock_50mhz 
Info (332146): Worst-case hold slack is -1.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.933       -20.769 main_fsm_top:inst2|gen25mhz:u1|tmp 
    Info (332119):    -1.718        -1.718 clock_50mhz 
    Info (332119):     0.956         0.000 main_fsm_top:inst2|write_fsm:u5|state.write_done_state 
Info (332146): Worst-case recovery slack is -1.827
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.827        -4.484 main_fsm_top:inst2|read_fsm:u6|bitcount[0] 
Info (332146): Worst-case removal slack is 1.927
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.927         0.000 main_fsm_top:inst2|read_fsm:u6|bitcount[0] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -34.380 clock_50mhz 
    Info (332119):    -0.500      -216.000 main_fsm_top:inst2|gen25mhz:u1|tmp 
    Info (332119):     0.500         0.000 main_fsm_top:inst2|read_fsm:u6|bitcount[0] 
    Info (332119):     0.500         0.000 main_fsm_top:inst2|write_fsm:u5|state.write_done_state 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4555 megabytes
    Info: Processing ended: Mon Dec 20 14:28:06 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


