23344   6152
29496

35640    6144

只测serdes prbs7 ibert： 
一小时零误码
再烧，lane6 误码，开关dfe没影响
再烧，lane8 误码，开关dfe没影响
再烧，都好了，开关dfe没影响
再烧，lane6 误码
都好了
lane6
都好了
都好了
lane6 lane8
lane6
lane6

重新插拔
lane6 lane7 
lane7
lane7
lane7 lane8
lane7
lane7 
lane7

重新插拔
lane4 lane6
lane10 
都好了
都好了
lane4
都好了


烧整个204b工程
lane0 1收不到bc，2 3 有误码，其余lane ok
lane0 1收不到bc，2 3 有误码，其余lane ok
lane0 1收不到bc，2 3 有误码，其余lane ok
重新插拔
只有lane4 lane7才能收到bc


换客户的线，ok了。
但是能trigger到掉链。sysref开着掉链非常频繁，sysref不开掉链密度比较低。
去掉fmc线缆，就trigger不到掉链了，所以是fmc延长线的问题
找到了4*fs linerate调不通的原因，是没有export 新生成的bit到sdk目录，导致用的都是旧的bit
意外发现4*fs工程是不会断链的。沿着这个思路，对fullspeed工程从根时钟降速。从24降频到122.88*22的时候，就一夜都trigger不到断链了。23倍的时候还是能trigger到的。
是不是可以通过调ffe预加重把频率提上去呢？测试结果显示调ffe没啥用。
从数字发prbs15，也是没有误码的，眼图据dayao说也很好。理论上讲这种情况下数字部分也是全开的，只是link层选择发k码不发编码后的正常数据。所以数字干扰模拟的理论似乎也不是很可靠。
试图看建链后的眼图，也是不可以的。
所以没什么招数了，高低温插fmc线之后只能测低速了。
高温85度测了一夜没有断，低温-60测一夜也没问题。不能温循，因为pll只能工作在初始化时候的温度附近。11.2 继续高温一夜也没问题
继续遍历204b的模式，重点关注clock ratio的遍历。但是首行的6就碰壁了,有锯齿状。重点怀疑sysref
100度一夜没断.110无法建链.
测100度的时候，通常是晚上把温度从85度升到100度，配好之后测一夜。当在100度稳定了较长时间之后，经常发生测试死机无法建链的情况，断电重启也不行，只有把温度退回85度才可以。是否说明我们的芯片在100度烘烤一段时间之后某些部件不能正确的完成初始化建链的必要步骤？注意是烘烤一段时间之后，因为从85度升上去即刻初始化是没有问题的。
11.10 下午，先是出现了npie为8时候的阶梯状，然后出现了调制信号样，然后sysref输不进去了，感觉芯片快要完蛋了。降温到50度，sysref进去了。后来发现阶梯状是因为脚本笔误。夜间发现常温也link不起来了，对比脚本定位了很久，发现似乎是数字的tx ready输不出来了，必须bypass，以前是不需要的。---晚间测试现象无法复现了，不需要tx ready了。遂作罢。
F等于3的问题定位发现是fpga sof和data是不对齐的问题。
高温中断一天后重新启动。txready问题没有结论。
11.16又发现调制样信号。发现和sysref came delay相关，设成2是不会出现问题的
11.18 发现sysref不应该用cmos方式给，diqun收不到。应该用cml等。







