TimeQuest Timing Analyzer report for M3
Sat Jun 13 22:15:31 2015
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Fmax Summary
  7. Setup Summary
  8. Hold Summary
  9. Recovery Summary
 10. Removal Summary
 11. Minimum Pulse Width Summary
 12. Setup: 'FPGA_CLK'
 13. Hold: 'FPGA_CLK'
 14. Minimum Pulse Width: 'FPGA_CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Setup Transfers
 26. Hold Transfers
 27. Report TCCS
 28. Report RSKM
 29. Unconstrained Paths
 30. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name      ; M3                                               ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C8F256C8                                      ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Slow Model                                       ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; M3.sdc        ; OK     ; Sat Jun 13 22:15:30 2015 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; FPGA_CLK   ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FPGA_CLK } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+------------------------------------------------+
; Fmax Summary                                   ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 9.65 MHz ; 9.65 MHz        ; FPGA_CLK   ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Setup Summary                      ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; FPGA_CLK ; -93.648 ; -96.256       ;
+----------+---------+---------------+


+----------------------------------+
; Hold Summary                     ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; FPGA_CLK ; 0.499 ; 0.000         ;
+----------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+----------------------------------+
; Minimum Pulse Width Summary      ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; FPGA_CLK ; 3.758 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'FPGA_CLK'                                                                                                                       ;
+---------+-------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                     ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -93.648 ; host_itf:inst1|CNT_1Hz[0]     ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.863      ; 104.551    ;
; -93.571 ; host_itf:inst1|CNT_1Hz[1]     ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.863      ; 104.474    ;
; -93.486 ; host_itf:inst1|my_clk_cnt[2]  ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.863      ; 104.389    ;
; -93.450 ; host_itf:inst1|my_clk_cnt[3]  ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.863      ; 104.353    ;
; -93.315 ; host_itf:inst1|my_clk_cnt[4]  ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.863      ; 104.218    ;
; -93.279 ; host_itf:inst1|my_clk_cnt[5]  ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.863      ; 104.182    ;
; -93.193 ; host_itf:inst1|my_clk_cnt[6]  ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.863      ; 104.096    ;
; -93.063 ; host_itf:inst1|my_clk_cnt[7]  ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.863      ; 103.966    ;
; -92.916 ; host_itf:inst1|my_clk_cnt[8]  ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.863      ; 103.819    ;
; -92.780 ; host_itf:inst1|my_clk_cnt[9]  ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.863      ; 103.683    ;
; -92.744 ; host_itf:inst1|my_clk_cnt[10] ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.863      ; 103.647    ;
; -92.609 ; host_itf:inst1|my_clk_cnt[11] ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.863      ; 103.512    ;
; -92.573 ; host_itf:inst1|my_clk_cnt[12] ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.863      ; 103.476    ;
; -92.437 ; host_itf:inst1|my_clk_cnt[13] ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.863      ; 103.340    ;
; -92.351 ; host_itf:inst1|my_clk_cnt[14] ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.863      ; 103.254    ;
; -92.285 ; host_itf:inst1|my_clk_cnt[15] ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.863      ; 103.188    ;
; -92.074 ; host_itf:inst1|my_clk_cnt[16] ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.868      ; 102.982    ;
; -91.997 ; host_itf:inst1|my_clk_cnt[17] ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.868      ; 102.905    ;
; -91.912 ; host_itf:inst1|my_clk_cnt[18] ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.868      ; 102.820    ;
; -91.876 ; host_itf:inst1|my_clk_cnt[19] ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.868      ; 102.784    ;
; -91.741 ; host_itf:inst1|my_clk_cnt[20] ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.868      ; 102.649    ;
; -91.705 ; host_itf:inst1|my_clk_cnt[21] ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.868      ; 102.613    ;
; -91.619 ; host_itf:inst1|my_clk_cnt[22] ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.868      ; 102.527    ;
; -91.489 ; host_itf:inst1|my_clk_cnt[23] ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.868      ; 102.397    ;
; -91.342 ; host_itf:inst1|my_clk_cnt[24] ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.868      ; 102.250    ;
; -91.206 ; host_itf:inst1|my_clk_cnt[25] ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.868      ; 102.114    ;
; -91.170 ; host_itf:inst1|my_clk_cnt[26] ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.868      ; 102.078    ;
; -91.035 ; host_itf:inst1|my_clk_cnt[27] ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.868      ; 101.943    ;
; -90.999 ; host_itf:inst1|my_clk_cnt[28] ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.868      ; 101.907    ;
; -90.863 ; host_itf:inst1|my_clk_cnt[29] ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.868      ; 101.771    ;
; -90.777 ; host_itf:inst1|my_clk_cnt[30] ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.868      ; 101.685    ;
; -89.874 ; host_itf:inst1|my_clk_cnt[31] ; host_itf:inst1|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.868      ; 100.782    ;
; -0.652  ; host_itf:inst1|CNT_1Hz[1]     ; host_itf:inst1|sec_e[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 10.647     ;
; -0.652  ; host_itf:inst1|CNT_1Hz[1]     ; host_itf:inst1|sec_e[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 10.647     ;
; -0.652  ; host_itf:inst1|CNT_1Hz[1]     ; host_itf:inst1|sec_e[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 10.647     ;
; -0.652  ; host_itf:inst1|CNT_1Hz[1]     ; host_itf:inst1|sec_e[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 10.647     ;
; -0.638  ; host_itf:inst1|my_clk_cnt[27] ; host_itf:inst1|sec_e[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.040     ; 10.638     ;
; -0.638  ; host_itf:inst1|my_clk_cnt[27] ; host_itf:inst1|sec_e[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.040     ; 10.638     ;
; -0.638  ; host_itf:inst1|my_clk_cnt[27] ; host_itf:inst1|sec_e[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.040     ; 10.638     ;
; -0.638  ; host_itf:inst1|my_clk_cnt[27] ; host_itf:inst1|sec_e[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.040     ; 10.638     ;
; -0.251  ; host_itf:inst1|my_clk_cnt[17] ; host_itf:inst1|sec_e[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.040     ; 10.251     ;
; -0.251  ; host_itf:inst1|my_clk_cnt[17] ; host_itf:inst1|sec_e[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.040     ; 10.251     ;
; -0.251  ; host_itf:inst1|my_clk_cnt[17] ; host_itf:inst1|sec_e[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.040     ; 10.251     ;
; -0.251  ; host_itf:inst1|my_clk_cnt[17] ; host_itf:inst1|sec_e[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.040     ; 10.251     ;
; -0.037  ; host_itf:inst1|my_clk_cnt[16] ; host_itf:inst1|sec_e[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.040     ; 10.037     ;
; -0.037  ; host_itf:inst1|my_clk_cnt[16] ; host_itf:inst1|sec_e[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.040     ; 10.037     ;
; -0.037  ; host_itf:inst1|my_clk_cnt[16] ; host_itf:inst1|sec_e[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.040     ; 10.037     ;
; -0.037  ; host_itf:inst1|my_clk_cnt[16] ; host_itf:inst1|sec_e[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.040     ; 10.037     ;
; -0.024  ; host_itf:inst1|CNT_1Hz[0]     ; host_itf:inst1|sec_e[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 10.019     ;
; -0.024  ; host_itf:inst1|CNT_1Hz[0]     ; host_itf:inst1|sec_e[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 10.019     ;
; -0.024  ; host_itf:inst1|CNT_1Hz[0]     ; host_itf:inst1|sec_e[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 10.019     ;
; -0.024  ; host_itf:inst1|CNT_1Hz[0]     ; host_itf:inst1|sec_e[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 10.019     ;
; 0.043   ; host_itf:inst1|my_clk_cnt[13] ; host_itf:inst1|sec_e[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 9.952      ;
; 0.043   ; host_itf:inst1|my_clk_cnt[13] ; host_itf:inst1|sec_e[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 9.952      ;
; 0.043   ; host_itf:inst1|my_clk_cnt[13] ; host_itf:inst1|sec_e[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 9.952      ;
; 0.043   ; host_itf:inst1|my_clk_cnt[13] ; host_itf:inst1|sec_e[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 9.952      ;
; 0.250   ; host_itf:inst1|CNT_1Hz[1]     ; host_itf:inst1|sec_c[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.036     ; 9.754      ;
; 0.250   ; host_itf:inst1|CNT_1Hz[1]     ; host_itf:inst1|sec_c[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.036     ; 9.754      ;
; 0.250   ; host_itf:inst1|CNT_1Hz[1]     ; host_itf:inst1|sec_c[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.036     ; 9.754      ;
; 0.250   ; host_itf:inst1|CNT_1Hz[1]     ; host_itf:inst1|sec_c[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.036     ; 9.754      ;
; 0.264   ; host_itf:inst1|my_clk_cnt[27] ; host_itf:inst1|sec_c[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.031     ; 9.745      ;
; 0.264   ; host_itf:inst1|my_clk_cnt[27] ; host_itf:inst1|sec_c[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.031     ; 9.745      ;
; 0.264   ; host_itf:inst1|my_clk_cnt[27] ; host_itf:inst1|sec_c[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.031     ; 9.745      ;
; 0.264   ; host_itf:inst1|my_clk_cnt[27] ; host_itf:inst1|sec_c[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.031     ; 9.745      ;
; 0.352   ; host_itf:inst1|CNT_1Hz[1]     ; host_itf:inst1|sec_d[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.029     ; 9.659      ;
; 0.352   ; host_itf:inst1|CNT_1Hz[1]     ; host_itf:inst1|sec_d[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.029     ; 9.659      ;
; 0.352   ; host_itf:inst1|CNT_1Hz[1]     ; host_itf:inst1|sec_d[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.029     ; 9.659      ;
; 0.352   ; host_itf:inst1|CNT_1Hz[1]     ; host_itf:inst1|sec_d[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.029     ; 9.659      ;
; 0.366   ; host_itf:inst1|my_clk_cnt[27] ; host_itf:inst1|sec_d[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.024     ; 9.650      ;
; 0.366   ; host_itf:inst1|my_clk_cnt[27] ; host_itf:inst1|sec_d[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.024     ; 9.650      ;
; 0.366   ; host_itf:inst1|my_clk_cnt[27] ; host_itf:inst1|sec_d[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.024     ; 9.650      ;
; 0.366   ; host_itf:inst1|my_clk_cnt[27] ; host_itf:inst1|sec_d[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.024     ; 9.650      ;
; 0.448   ; host_itf:inst1|my_clk_cnt[15] ; host_itf:inst1|sec_e[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 9.547      ;
; 0.448   ; host_itf:inst1|my_clk_cnt[15] ; host_itf:inst1|sec_e[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 9.547      ;
; 0.448   ; host_itf:inst1|my_clk_cnt[15] ; host_itf:inst1|sec_e[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 9.547      ;
; 0.448   ; host_itf:inst1|my_clk_cnt[15] ; host_itf:inst1|sec_e[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 9.547      ;
; 0.504   ; host_itf:inst1|my_clk_cnt[4]  ; host_itf:inst1|sec_e[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 9.491      ;
; 0.504   ; host_itf:inst1|my_clk_cnt[4]  ; host_itf:inst1|sec_e[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 9.491      ;
; 0.504   ; host_itf:inst1|my_clk_cnt[4]  ; host_itf:inst1|sec_e[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 9.491      ;
; 0.504   ; host_itf:inst1|my_clk_cnt[4]  ; host_itf:inst1|sec_e[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 9.491      ;
; 0.538   ; host_itf:inst1|my_clk_cnt[2]  ; host_itf:inst1|sec_e[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 9.457      ;
; 0.538   ; host_itf:inst1|my_clk_cnt[2]  ; host_itf:inst1|sec_e[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 9.457      ;
; 0.538   ; host_itf:inst1|my_clk_cnt[2]  ; host_itf:inst1|sec_e[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 9.457      ;
; 0.538   ; host_itf:inst1|my_clk_cnt[2]  ; host_itf:inst1|sec_e[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 9.457      ;
; 0.611   ; host_itf:inst1|my_clk_cnt[9]  ; host_itf:inst1|sec_e[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 9.384      ;
; 0.611   ; host_itf:inst1|my_clk_cnt[9]  ; host_itf:inst1|sec_e[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 9.384      ;
; 0.611   ; host_itf:inst1|my_clk_cnt[9]  ; host_itf:inst1|sec_e[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 9.384      ;
; 0.611   ; host_itf:inst1|my_clk_cnt[9]  ; host_itf:inst1|sec_e[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 9.384      ;
; 0.648   ; host_itf:inst1|my_clk_cnt[10] ; host_itf:inst1|sec_e[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 9.347      ;
; 0.648   ; host_itf:inst1|my_clk_cnt[10] ; host_itf:inst1|sec_e[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 9.347      ;
; 0.648   ; host_itf:inst1|my_clk_cnt[10] ; host_itf:inst1|sec_e[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 9.347      ;
; 0.648   ; host_itf:inst1|my_clk_cnt[10] ; host_itf:inst1|sec_e[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.045     ; 9.347      ;
; 0.651   ; host_itf:inst1|my_clk_cnt[17] ; host_itf:inst1|sec_c[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.031     ; 9.358      ;
; 0.651   ; host_itf:inst1|my_clk_cnt[17] ; host_itf:inst1|sec_c[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.031     ; 9.358      ;
; 0.651   ; host_itf:inst1|my_clk_cnt[17] ; host_itf:inst1|sec_c[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.031     ; 9.358      ;
; 0.651   ; host_itf:inst1|my_clk_cnt[17] ; host_itf:inst1|sec_c[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.031     ; 9.358      ;
; 0.753   ; host_itf:inst1|my_clk_cnt[17] ; host_itf:inst1|sec_d[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.024     ; 9.263      ;
; 0.753   ; host_itf:inst1|my_clk_cnt[17] ; host_itf:inst1|sec_d[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.024     ; 9.263      ;
; 0.753   ; host_itf:inst1|my_clk_cnt[17] ; host_itf:inst1|sec_d[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.024     ; 9.263      ;
; 0.753   ; host_itf:inst1|my_clk_cnt[17] ; host_itf:inst1|sec_d[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.024     ; 9.263      ;
+---------+-------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'FPGA_CLK'                                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; CLK_div_gen:inst2|BCLK_1MHz    ; CLK_div_gen:inst2|BCLK_1MHz    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|sec_c[0]        ; host_itf:inst1|sec_c[0]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|state.SEG_SET   ; host_itf:inst1|state.SEG_SET   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|sec_b[3]        ; host_itf:inst1|sec_b[3]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|sec_b[1]        ; host_itf:inst1|sec_b[1]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|sec_b[0]        ; host_itf:inst1|sec_b[0]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|sec_b[2]        ; host_itf:inst1|sec_b[2]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|sec_a[3]        ; host_itf:inst1|sec_a[3]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|sec_a[1]        ; host_itf:inst1|sec_a[1]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|sec_a[0]        ; host_itf:inst1|sec_a[0]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|sec_a[2]        ; host_itf:inst1|sec_a[2]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|sec_f[3]        ; host_itf:inst1|sec_f[3]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|sec_f[1]        ; host_itf:inst1|sec_f[1]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|sec_f[0]        ; host_itf:inst1|sec_f[0]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|sec_f[2]        ; host_itf:inst1|sec_f[2]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[0]   ; host_itf:inst1|x8800_00F0[0]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|sec_c[1]        ; host_itf:inst1|sec_c[1]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|sec_c[2]        ; host_itf:inst1|sec_c[2]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|sec_c[3]        ; host_itf:inst1|sec_c[3]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|sec_e[2]        ; host_itf:inst1|sec_e[2]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|sec_e[0]        ; host_itf:inst1|sec_e[0]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|sec_e[1]        ; host_itf:inst1|sec_e[1]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|sec_e[3]        ; host_itf:inst1|sec_e[3]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|sec_d[2]        ; host_itf:inst1|sec_d[2]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|sec_d[0]        ; host_itf:inst1|sec_d[0]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|sec_d[1]        ; host_itf:inst1|sec_d[1]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|sec_d[3]        ; host_itf:inst1|sec_d[3]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[5]   ; host_itf:inst1|x8800_00F0[5]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[7]   ; host_itf:inst1|x8800_00F0[7]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[6]   ; host_itf:inst1|x8800_00F0[6]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[4]   ; host_itf:inst1|x8800_00F0[4]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[3]   ; host_itf:inst1|x8800_00F0[3]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[1]   ; host_itf:inst1|x8800_00F0[1]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[2]   ; host_itf:inst1|x8800_00F0[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[8]   ; host_itf:inst1|x8800_00F0[8]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[10]  ; host_itf:inst1|x8800_00F0[10]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[9]   ; host_itf:inst1|x8800_00F0[9]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[15]  ; host_itf:inst1|x8800_00F0[15]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[14]  ; host_itf:inst1|x8800_00F0[14]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[13]  ; host_itf:inst1|x8800_00F0[13]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[12]  ; host_itf:inst1|x8800_00F0[12]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[11]  ; host_itf:inst1|x8800_00F0[11]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; CLK_div_gen:inst2|BCLK_1KHz    ; CLK_div_gen:inst2|BCLK_1KHz    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|seg_clk         ; host_itf:inst1|seg_clk         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|BCLK_1Hz        ; host_itf:inst1|BCLK_1Hz        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; CLK_div_gen:inst2|BCLK_3KHz    ; CLK_div_gen:inst2|BCLK_3KHz    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.753 ; CLK_div_gen:inst2|CNT_1MHz[31] ; CLK_div_gen:inst2|CNT_1MHz[31] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; CLK_div_gen:inst2|CNT_1KHz[31] ; CLK_div_gen:inst2|CNT_1KHz[31] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; host_itf:inst1|my_clk_cnt[31]  ; host_itf:inst1|my_clk_cnt[31]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; host_itf:inst1|CNT_1Hz[31]     ; host_itf:inst1|CNT_1Hz[31]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; CLK_div_gen:inst2|CNT_3KHz[31] ; CLK_div_gen:inst2|CNT_3KHz[31] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; host_itf:inst1|sec_c[2]        ; host_itf:inst1|sec_c[1]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.059      ;
; 0.772 ; host_itf:inst1|sec_c[0]        ; host_itf:inst1|sec_c[3]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.078      ;
; 0.773 ; host_itf:inst1|sec_c[0]        ; host_itf:inst1|sec_c[2]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.079      ;
; 0.807 ; host_itf:inst1|sec_e[2]        ; host_itf:inst1|sec_e[3]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.113      ;
; 0.809 ; host_itf:inst1|sec_f[3]        ; host_itf:inst1|sec_f[1]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.115      ;
; 0.811 ; host_itf:inst1|sec_f[3]        ; host_itf:inst1|sec_f[2]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.117      ;
; 0.812 ; host_itf:inst1|sec_b[3]        ; host_itf:inst1|sec_b[1]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.118      ;
; 0.812 ; host_itf:inst1|sec_a[1]        ; host_itf:inst1|sec_a[2]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.118      ;
; 0.814 ; host_itf:inst1|sec_b[3]        ; host_itf:inst1|sec_b[2]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.120      ;
; 0.817 ; host_itf:inst1|sec_e[3]        ; host_itf:inst1|sec_e[2]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.123      ;
; 0.817 ; host_itf:inst1|sec_e[3]        ; host_itf:inst1|sec_e[1]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.123      ;
; 0.819 ; host_itf:inst1|sec_a[2]        ; host_itf:inst1|sec_a[1]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.125      ;
; 0.820 ; host_itf:inst1|sec_d[3]        ; host_itf:inst1|sec_d[1]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.126      ;
; 0.823 ; host_itf:inst1|sec_a[2]        ; host_itf:inst1|sec_a[3]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.129      ;
; 0.826 ; host_itf:inst1|sec_d[3]        ; host_itf:inst1|sec_d[2]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.132      ;
; 0.863 ; host_itf:inst1|sec_b[2]        ; host_itf:inst1|sec_b[3]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.169      ;
; 0.864 ; host_itf:inst1|sec_f[2]        ; host_itf:inst1|sec_f[3]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.170      ;
; 0.876 ; host_itf:inst1|state.SEG_SET   ; host_itf:inst1|state.SEG_READY ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.182      ;
; 0.892 ; host_io:inst|re_dly            ; host_io:inst|re_dly1           ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.198      ;
; 0.900 ; host_itf:inst1|x8800_0031[1]   ; host_itf:inst1|sec_c[1]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.206      ;
; 0.903 ; host_itf:inst1|reg_sw[0]       ; host_itf:inst1|reg_sw[1]       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.209      ;
; 0.908 ; host_itf:inst1|x8800_0031[2]   ; host_itf:inst1|sec_c[2]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.214      ;
; 0.918 ; host_itf:inst1|state.SEG_READY ; host_itf:inst1|state.SEG_RUN   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.224      ;
; 0.989 ; host_itf:inst1|sec_d[1]        ; host_itf:inst1|sec_d[3]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.295      ;
; 1.047 ; host_itf:inst1|state.SEG_RUN   ; host_itf:inst1|state.SEG_SET   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.353      ;
; 1.070 ; host_itf:inst1|x8800_0030[14]  ; host_itf:inst1|HDO[14]         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.376      ;
; 1.163 ; host_itf:inst1|CNT_1Hz[9]      ; host_itf:inst1|CNT_1Hz[9]      ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.469      ;
; 1.164 ; CLK_div_gen:inst2|CNT_1KHz[15] ; CLK_div_gen:inst2|CNT_1KHz[15] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.470      ;
; 1.164 ; host_itf:inst1|CNT_1Hz[23]     ; host_itf:inst1|CNT_1Hz[23]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.470      ;
; 1.164 ; host_itf:inst1|CNT_1Hz[15]     ; host_itf:inst1|CNT_1Hz[15]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.470      ;
; 1.166 ; CLK_div_gen:inst2|CNT_1MHz[16] ; CLK_div_gen:inst2|CNT_1MHz[16] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; CLK_div_gen:inst2|CNT_1KHz[16] ; CLK_div_gen:inst2|CNT_1KHz[16] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; host_itf:inst1|my_clk_cnt[16]  ; host_itf:inst1|my_clk_cnt[16]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; CLK_div_gen:inst2|CNT_3KHz[16] ; CLK_div_gen:inst2|CNT_3KHz[16] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.472      ;
; 1.172 ; CLK_div_gen:inst2|CNT_1MHz[2]  ; CLK_div_gen:inst2|CNT_1MHz[2]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; CLK_div_gen:inst2|CNT_1MHz[7]  ; CLK_div_gen:inst2|CNT_1MHz[7]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; CLK_div_gen:inst2|CNT_1KHz[4]  ; CLK_div_gen:inst2|CNT_1KHz[4]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; CLK_div_gen:inst2|CNT_1KHz[2]  ; CLK_div_gen:inst2|CNT_1KHz[2]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.478      ;
; 1.175 ; CLK_div_gen:inst2|CNT_1MHz[1]  ; CLK_div_gen:inst2|CNT_1MHz[1]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; CLK_div_gen:inst2|CNT_1MHz[17] ; CLK_div_gen:inst2|CNT_1MHz[17] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; CLK_div_gen:inst2|CNT_1KHz[1]  ; CLK_div_gen:inst2|CNT_1KHz[1]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; CLK_div_gen:inst2|CNT_1KHz[17] ; CLK_div_gen:inst2|CNT_1KHz[17] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; host_itf:inst1|CNT_1Hz[17]     ; host_itf:inst1|CNT_1Hz[17]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; CLK_div_gen:inst2|CNT_3KHz[17] ; CLK_div_gen:inst2|CNT_3KHz[17] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; CLK_div_gen:inst2|CNT_1MHz[9]  ; CLK_div_gen:inst2|CNT_1MHz[9]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; CLK_div_gen:inst2|CNT_1MHz[18] ; CLK_div_gen:inst2|CNT_1MHz[18] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; CLK_div_gen:inst2|CNT_1MHz[25] ; CLK_div_gen:inst2|CNT_1MHz[25] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; CLK_div_gen:inst2|CNT_1KHz[25] ; CLK_div_gen:inst2|CNT_1KHz[25] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; CLK_div_gen:inst2|CNT_1KHz[18] ; CLK_div_gen:inst2|CNT_1KHz[18] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'FPGA_CLK'                                                                                   ;
+-------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+----------+------------+--------------------------------+
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|BCLK_1KHz    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|BCLK_1KHz    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|BCLK_1MHz    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|BCLK_1MHz    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|BCLK_3KHz    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|BCLK_3KHz    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[0]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[0]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[10] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[10] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[11] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[11] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[12] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[12] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[13] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[13] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[14] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[14] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[15] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[15] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[16] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[16] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[17] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[17] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[18] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[18] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[19] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[19] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[1]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[1]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[20] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[20] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[21] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[21] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[22] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[22] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[23] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[23] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[24] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[24] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[25] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[25] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[26] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[26] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[27] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[27] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[28] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[28] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[29] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[29] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[2]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[2]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[30] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[30] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[31] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[31] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[3]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[3]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[4]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[4]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[5]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[5]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[6]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[6]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[7]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[7]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[8]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[8]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[9]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[9]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[0]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[0]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[10] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[10] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[11] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[11] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[12] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[12] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[13] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[13] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[14] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[14] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[15] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[15] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[16] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[16] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[17] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[17] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[18] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[18] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[19] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[19] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[1]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[1]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[20] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[20] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[21] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[21] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[22] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[22] ;
+-------+--------------+----------------+------------------+----------+------------+--------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; CPLD_0         ; FPGA_CLK   ; 10.830 ; 10.830 ; Rise       ; FPGA_CLK        ;
; XM0OEN         ; FPGA_CLK   ; 5.382  ; 5.382  ; Rise       ; FPGA_CLK        ;
; XM0WEN         ; FPGA_CLK   ; 5.622  ; 5.622  ; Rise       ; FPGA_CLK        ;
; XM0_ADDR[*]    ; FPGA_CLK   ; 17.154 ; 17.154 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[0]   ; FPGA_CLK   ; 14.329 ; 14.329 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[1]   ; FPGA_CLK   ; 14.206 ; 14.206 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[2]   ; FPGA_CLK   ; 16.620 ; 16.620 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[3]   ; FPGA_CLK   ; 16.837 ; 16.837 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[4]   ; FPGA_CLK   ; 13.936 ; 13.936 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[5]   ; FPGA_CLK   ; 13.313 ; 13.313 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[6]   ; FPGA_CLK   ; 13.474 ; 13.474 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[7]   ; FPGA_CLK   ; 13.138 ; 13.138 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[8]   ; FPGA_CLK   ; 16.193 ; 16.193 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[9]   ; FPGA_CLK   ; 16.141 ; 16.141 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[10]  ; FPGA_CLK   ; 16.095 ; 16.095 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[11]  ; FPGA_CLK   ; 16.352 ; 16.352 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[12]  ; FPGA_CLK   ; 16.002 ; 16.002 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[13]  ; FPGA_CLK   ; 15.927 ; 15.927 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[14]  ; FPGA_CLK   ; 15.679 ; 15.679 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[15]  ; FPGA_CLK   ; 16.354 ; 16.354 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[16]  ; FPGA_CLK   ; 16.802 ; 16.802 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[17]  ; FPGA_CLK   ; 16.555 ; 16.555 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[18]  ; FPGA_CLK   ; 16.722 ; 16.722 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[19]  ; FPGA_CLK   ; 17.154 ; 17.154 ; Rise       ; FPGA_CLK        ;
; dip_sw[*]      ; FPGA_CLK   ; 9.895  ; 9.895  ; Rise       ; FPGA_CLK        ;
;  dip_sw[0]     ; FPGA_CLK   ; 8.701  ; 8.701  ; Rise       ; FPGA_CLK        ;
;  dip_sw[1]     ; FPGA_CLK   ; 7.593  ; 7.593  ; Rise       ; FPGA_CLK        ;
;  dip_sw[2]     ; FPGA_CLK   ; 8.904  ; 8.904  ; Rise       ; FPGA_CLK        ;
;  dip_sw[3]     ; FPGA_CLK   ; 9.895  ; 9.895  ; Rise       ; FPGA_CLK        ;
;  dip_sw[4]     ; FPGA_CLK   ; 7.156  ; 7.156  ; Rise       ; FPGA_CLK        ;
;  dip_sw[5]     ; FPGA_CLK   ; 9.596  ; 9.596  ; Rise       ; FPGA_CLK        ;
;  dip_sw[6]     ; FPGA_CLK   ; 7.158  ; 7.158  ; Rise       ; FPGA_CLK        ;
;  dip_sw[7]     ; FPGA_CLK   ; 7.850  ; 7.850  ; Rise       ; FPGA_CLK        ;
;  dip_sw[8]     ; FPGA_CLK   ; 7.681  ; 7.681  ; Rise       ; FPGA_CLK        ;
;  dip_sw[9]     ; FPGA_CLK   ; 7.299  ; 7.299  ; Rise       ; FPGA_CLK        ;
;  dip_sw[10]    ; FPGA_CLK   ; 6.675  ; 6.675  ; Rise       ; FPGA_CLK        ;
;  dip_sw[11]    ; FPGA_CLK   ; 6.528  ; 6.528  ; Rise       ; FPGA_CLK        ;
;  dip_sw[12]    ; FPGA_CLK   ; 7.152  ; 7.152  ; Rise       ; FPGA_CLK        ;
;  dip_sw[13]    ; FPGA_CLK   ; 6.660  ; 6.660  ; Rise       ; FPGA_CLK        ;
;  dip_sw[14]    ; FPGA_CLK   ; 7.628  ; 7.628  ; Rise       ; FPGA_CLK        ;
;  dip_sw[15]    ; FPGA_CLK   ; 7.034  ; 7.034  ; Rise       ; FPGA_CLK        ;
; key_data[*]    ; FPGA_CLK   ; 10.728 ; 10.728 ; Rise       ; FPGA_CLK        ;
;  key_data[0]   ; FPGA_CLK   ; 10.728 ; 10.728 ; Rise       ; FPGA_CLK        ;
;  key_data[1]   ; FPGA_CLK   ; 10.350 ; 10.350 ; Rise       ; FPGA_CLK        ;
;  key_data[2]   ; FPGA_CLK   ; 8.523  ; 8.523  ; Rise       ; FPGA_CLK        ;
;  key_data[3]   ; FPGA_CLK   ; 9.541  ; 9.541  ; Rise       ; FPGA_CLK        ;
; nFPGA_RESET    ; FPGA_CLK   ; 8.258  ; 8.258  ; Rise       ; FPGA_CLK        ;
; sel_button[*]  ; FPGA_CLK   ; 6.859  ; 6.859  ; Rise       ; FPGA_CLK        ;
;  sel_button[0] ; FPGA_CLK   ; 6.156  ; 6.156  ; Rise       ; FPGA_CLK        ;
;  sel_button[1] ; FPGA_CLK   ; 5.608  ; 5.608  ; Rise       ; FPGA_CLK        ;
;  sel_button[2] ; FPGA_CLK   ; 6.859  ; 6.859  ; Rise       ; FPGA_CLK        ;
;  sel_button[3] ; FPGA_CLK   ; 5.666  ; 5.666  ; Rise       ; FPGA_CLK        ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+----------------+------------+---------+---------+------------+-----------------+
; Data Port      ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+----------------+------------+---------+---------+------------+-----------------+
; CPLD_0         ; FPGA_CLK   ; -6.285  ; -6.285  ; Rise       ; FPGA_CLK        ;
; XM0OEN         ; FPGA_CLK   ; 1.098   ; 1.098   ; Rise       ; FPGA_CLK        ;
; XM0WEN         ; FPGA_CLK   ; -1.077  ; -1.077  ; Rise       ; FPGA_CLK        ;
; XM0_ADDR[*]    ; FPGA_CLK   ; -5.594  ; -5.594  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[0]   ; FPGA_CLK   ; -7.923  ; -7.923  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[1]   ; FPGA_CLK   ; -7.944  ; -7.944  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[2]   ; FPGA_CLK   ; -10.330 ; -10.330 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[3]   ; FPGA_CLK   ; -10.547 ; -10.547 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[4]   ; FPGA_CLK   ; -7.642  ; -7.642  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[5]   ; FPGA_CLK   ; -6.116  ; -6.116  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[6]   ; FPGA_CLK   ; -5.594  ; -5.594  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[7]   ; FPGA_CLK   ; -6.810  ; -6.810  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[8]   ; FPGA_CLK   ; -9.903  ; -9.903  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[9]   ; FPGA_CLK   ; -9.851  ; -9.851  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[10]  ; FPGA_CLK   ; -9.805  ; -9.805  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[11]  ; FPGA_CLK   ; -10.062 ; -10.062 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[12]  ; FPGA_CLK   ; -9.712  ; -9.712  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[13]  ; FPGA_CLK   ; -9.637  ; -9.637  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[14]  ; FPGA_CLK   ; -9.389  ; -9.389  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[15]  ; FPGA_CLK   ; -10.064 ; -10.064 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[16]  ; FPGA_CLK   ; -10.512 ; -10.512 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[17]  ; FPGA_CLK   ; -10.265 ; -10.265 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[18]  ; FPGA_CLK   ; -10.432 ; -10.432 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[19]  ; FPGA_CLK   ; -10.864 ; -10.864 ; Rise       ; FPGA_CLK        ;
; dip_sw[*]      ; FPGA_CLK   ; -6.262  ; -6.262  ; Rise       ; FPGA_CLK        ;
;  dip_sw[0]     ; FPGA_CLK   ; -8.435  ; -8.435  ; Rise       ; FPGA_CLK        ;
;  dip_sw[1]     ; FPGA_CLK   ; -7.327  ; -7.327  ; Rise       ; FPGA_CLK        ;
;  dip_sw[2]     ; FPGA_CLK   ; -8.638  ; -8.638  ; Rise       ; FPGA_CLK        ;
;  dip_sw[3]     ; FPGA_CLK   ; -9.629  ; -9.629  ; Rise       ; FPGA_CLK        ;
;  dip_sw[4]     ; FPGA_CLK   ; -6.890  ; -6.890  ; Rise       ; FPGA_CLK        ;
;  dip_sw[5]     ; FPGA_CLK   ; -9.330  ; -9.330  ; Rise       ; FPGA_CLK        ;
;  dip_sw[6]     ; FPGA_CLK   ; -6.892  ; -6.892  ; Rise       ; FPGA_CLK        ;
;  dip_sw[7]     ; FPGA_CLK   ; -7.584  ; -7.584  ; Rise       ; FPGA_CLK        ;
;  dip_sw[8]     ; FPGA_CLK   ; -7.415  ; -7.415  ; Rise       ; FPGA_CLK        ;
;  dip_sw[9]     ; FPGA_CLK   ; -7.033  ; -7.033  ; Rise       ; FPGA_CLK        ;
;  dip_sw[10]    ; FPGA_CLK   ; -6.409  ; -6.409  ; Rise       ; FPGA_CLK        ;
;  dip_sw[11]    ; FPGA_CLK   ; -6.262  ; -6.262  ; Rise       ; FPGA_CLK        ;
;  dip_sw[12]    ; FPGA_CLK   ; -6.886  ; -6.886  ; Rise       ; FPGA_CLK        ;
;  dip_sw[13]    ; FPGA_CLK   ; -6.394  ; -6.394  ; Rise       ; FPGA_CLK        ;
;  dip_sw[14]    ; FPGA_CLK   ; -7.362  ; -7.362  ; Rise       ; FPGA_CLK        ;
;  dip_sw[15]    ; FPGA_CLK   ; -6.768  ; -6.768  ; Rise       ; FPGA_CLK        ;
; key_data[*]    ; FPGA_CLK   ; -8.257  ; -8.257  ; Rise       ; FPGA_CLK        ;
;  key_data[0]   ; FPGA_CLK   ; -10.462 ; -10.462 ; Rise       ; FPGA_CLK        ;
;  key_data[1]   ; FPGA_CLK   ; -10.084 ; -10.084 ; Rise       ; FPGA_CLK        ;
;  key_data[2]   ; FPGA_CLK   ; -8.257  ; -8.257  ; Rise       ; FPGA_CLK        ;
;  key_data[3]   ; FPGA_CLK   ; -9.275  ; -9.275  ; Rise       ; FPGA_CLK        ;
; nFPGA_RESET    ; FPGA_CLK   ; -5.207  ; -5.207  ; Rise       ; FPGA_CLK        ;
; sel_button[*]  ; FPGA_CLK   ; -5.342  ; -5.342  ; Rise       ; FPGA_CLK        ;
;  sel_button[0] ; FPGA_CLK   ; -5.890  ; -5.890  ; Rise       ; FPGA_CLK        ;
;  sel_button[1] ; FPGA_CLK   ; -5.342  ; -5.342  ; Rise       ; FPGA_CLK        ;
;  sel_button[2] ; FPGA_CLK   ; -6.593  ; -6.593  ; Rise       ; FPGA_CLK        ;
;  sel_button[3] ; FPGA_CLK   ; -5.400  ; -5.400  ; Rise       ; FPGA_CLK        ;
+----------------+------------+---------+---------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; XM0_DATA[*]   ; FPGA_CLK   ; 8.748  ; 8.748  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[0]  ; FPGA_CLK   ; 8.249  ; 8.249  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[1]  ; FPGA_CLK   ; 7.957  ; 7.957  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[2]  ; FPGA_CLK   ; 8.325  ; 8.325  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[3]  ; FPGA_CLK   ; 8.276  ; 8.276  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[4]  ; FPGA_CLK   ; 7.964  ; 7.964  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[5]  ; FPGA_CLK   ; 8.449  ; 8.449  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[6]  ; FPGA_CLK   ; 7.890  ; 7.890  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[7]  ; FPGA_CLK   ; 7.926  ; 7.926  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[8]  ; FPGA_CLK   ; 7.902  ; 7.902  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[9]  ; FPGA_CLK   ; 8.748  ; 8.748  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[10] ; FPGA_CLK   ; 8.013  ; 8.013  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[11] ; FPGA_CLK   ; 7.487  ; 7.487  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[12] ; FPGA_CLK   ; 8.299  ; 8.299  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[13] ; FPGA_CLK   ; 7.914  ; 7.914  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[14] ; FPGA_CLK   ; 7.851  ; 7.851  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[15] ; FPGA_CLK   ; 7.838  ; 7.838  ; Rise       ; FPGA_CLK        ;
; dot_d[*]      ; FPGA_CLK   ; 12.729 ; 12.729 ; Rise       ; FPGA_CLK        ;
;  dot_d[0]     ; FPGA_CLK   ; 12.003 ; 12.003 ; Rise       ; FPGA_CLK        ;
;  dot_d[1]     ; FPGA_CLK   ; 11.640 ; 11.640 ; Rise       ; FPGA_CLK        ;
;  dot_d[2]     ; FPGA_CLK   ; 12.729 ; 12.729 ; Rise       ; FPGA_CLK        ;
;  dot_d[3]     ; FPGA_CLK   ; 11.667 ; 11.667 ; Rise       ; FPGA_CLK        ;
;  dot_d[4]     ; FPGA_CLK   ; 12.050 ; 12.050 ; Rise       ; FPGA_CLK        ;
;  dot_d[5]     ; FPGA_CLK   ; 11.814 ; 11.814 ; Rise       ; FPGA_CLK        ;
;  dot_d[6]     ; FPGA_CLK   ; 11.657 ; 11.657 ; Rise       ; FPGA_CLK        ;
; dot_scan[*]   ; FPGA_CLK   ; 13.346 ; 13.346 ; Rise       ; FPGA_CLK        ;
;  dot_scan[0]  ; FPGA_CLK   ; 12.587 ; 12.587 ; Rise       ; FPGA_CLK        ;
;  dot_scan[1]  ; FPGA_CLK   ; 12.106 ; 12.106 ; Rise       ; FPGA_CLK        ;
;  dot_scan[2]  ; FPGA_CLK   ; 12.321 ; 12.321 ; Rise       ; FPGA_CLK        ;
;  dot_scan[3]  ; FPGA_CLK   ; 13.346 ; 13.346 ; Rise       ; FPGA_CLK        ;
;  dot_scan[4]  ; FPGA_CLK   ; 13.021 ; 13.021 ; Rise       ; FPGA_CLK        ;
;  dot_scan[5]  ; FPGA_CLK   ; 12.699 ; 12.699 ; Rise       ; FPGA_CLK        ;
;  dot_scan[6]  ; FPGA_CLK   ; 12.786 ; 12.786 ; Rise       ; FPGA_CLK        ;
;  dot_scan[7]  ; FPGA_CLK   ; 12.877 ; 12.877 ; Rise       ; FPGA_CLK        ;
;  dot_scan[8]  ; FPGA_CLK   ; 12.516 ; 12.516 ; Rise       ; FPGA_CLK        ;
;  dot_scan[9]  ; FPGA_CLK   ; 12.485 ; 12.485 ; Rise       ; FPGA_CLK        ;
; key_scan[*]   ; FPGA_CLK   ; 8.958  ; 8.958  ; Rise       ; FPGA_CLK        ;
;  key_scan[0]  ; FPGA_CLK   ; 8.111  ; 8.111  ; Rise       ; FPGA_CLK        ;
;  key_scan[1]  ; FPGA_CLK   ; 8.068  ; 8.068  ; Rise       ; FPGA_CLK        ;
;  key_scan[2]  ; FPGA_CLK   ; 8.422  ; 8.422  ; Rise       ; FPGA_CLK        ;
;  key_scan[3]  ; FPGA_CLK   ; 8.958  ; 8.958  ; Rise       ; FPGA_CLK        ;
; lcd_data[*]   ; FPGA_CLK   ; 10.905 ; 10.905 ; Rise       ; FPGA_CLK        ;
;  lcd_data[0]  ; FPGA_CLK   ; 9.747  ; 9.747  ; Rise       ; FPGA_CLK        ;
;  lcd_data[1]  ; FPGA_CLK   ; 10.905 ; 10.905 ; Rise       ; FPGA_CLK        ;
;  lcd_data[2]  ; FPGA_CLK   ; 10.103 ; 10.103 ; Rise       ; FPGA_CLK        ;
;  lcd_data[3]  ; FPGA_CLK   ; 10.600 ; 10.600 ; Rise       ; FPGA_CLK        ;
;  lcd_data[4]  ; FPGA_CLK   ; 10.147 ; 10.147 ; Rise       ; FPGA_CLK        ;
;  lcd_data[5]  ; FPGA_CLK   ; 9.322  ; 9.322  ; Rise       ; FPGA_CLK        ;
;  lcd_data[6]  ; FPGA_CLK   ; 10.530 ; 10.530 ; Rise       ; FPGA_CLK        ;
;  lcd_data[7]  ; FPGA_CLK   ; 9.999  ; 9.999  ; Rise       ; FPGA_CLK        ;
; lcd_e         ; FPGA_CLK   ; 11.239 ; 11.239 ; Rise       ; FPGA_CLK        ;
; lcd_rs        ; FPGA_CLK   ; 9.352  ; 9.352  ; Rise       ; FPGA_CLK        ;
; lcd_rw        ; FPGA_CLK   ; 9.358  ; 9.358  ; Rise       ; FPGA_CLK        ;
; led[*]        ; FPGA_CLK   ; 11.568 ; 11.568 ; Rise       ; FPGA_CLK        ;
;  led[0]       ; FPGA_CLK   ; 10.876 ; 10.876 ; Rise       ; FPGA_CLK        ;
;  led[1]       ; FPGA_CLK   ; 10.872 ; 10.872 ; Rise       ; FPGA_CLK        ;
;  led[2]       ; FPGA_CLK   ; 10.580 ; 10.580 ; Rise       ; FPGA_CLK        ;
;  led[3]       ; FPGA_CLK   ; 11.035 ; 11.035 ; Rise       ; FPGA_CLK        ;
;  led[4]       ; FPGA_CLK   ; 11.258 ; 11.258 ; Rise       ; FPGA_CLK        ;
;  led[5]       ; FPGA_CLK   ; 11.568 ; 11.568 ; Rise       ; FPGA_CLK        ;
;  led[6]       ; FPGA_CLK   ; 11.535 ; 11.535 ; Rise       ; FPGA_CLK        ;
;  led[7]       ; FPGA_CLK   ; 10.880 ; 10.880 ; Rise       ; FPGA_CLK        ;
; piezo         ; FPGA_CLK   ; 9.550  ; 9.550  ; Rise       ; FPGA_CLK        ;
; seg_com[*]    ; FPGA_CLK   ; 10.406 ; 10.406 ; Rise       ; FPGA_CLK        ;
;  seg_com[0]   ; FPGA_CLK   ; 10.406 ; 10.406 ; Rise       ; FPGA_CLK        ;
;  seg_com[1]   ; FPGA_CLK   ; 10.050 ; 10.050 ; Rise       ; FPGA_CLK        ;
;  seg_com[2]   ; FPGA_CLK   ; 9.477  ; 9.477  ; Rise       ; FPGA_CLK        ;
;  seg_com[3]   ; FPGA_CLK   ; 10.263 ; 10.263 ; Rise       ; FPGA_CLK        ;
;  seg_com[4]   ; FPGA_CLK   ; 10.170 ; 10.170 ; Rise       ; FPGA_CLK        ;
;  seg_com[5]   ; FPGA_CLK   ; 9.570  ; 9.570  ; Rise       ; FPGA_CLK        ;
; seg_disp[*]   ; FPGA_CLK   ; 11.213 ; 11.213 ; Rise       ; FPGA_CLK        ;
;  seg_disp[1]  ; FPGA_CLK   ; 9.558  ; 9.558  ; Rise       ; FPGA_CLK        ;
;  seg_disp[2]  ; FPGA_CLK   ; 10.398 ; 10.398 ; Rise       ; FPGA_CLK        ;
;  seg_disp[3]  ; FPGA_CLK   ; 11.213 ; 11.213 ; Rise       ; FPGA_CLK        ;
;  seg_disp[4]  ; FPGA_CLK   ; 10.411 ; 10.411 ; Rise       ; FPGA_CLK        ;
;  seg_disp[5]  ; FPGA_CLK   ; 10.055 ; 10.055 ; Rise       ; FPGA_CLK        ;
;  seg_disp[6]  ; FPGA_CLK   ; 9.806  ; 9.806  ; Rise       ; FPGA_CLK        ;
;  seg_disp[7]  ; FPGA_CLK   ; 10.809 ; 10.809 ; Rise       ; FPGA_CLK        ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; XM0_DATA[*]   ; FPGA_CLK   ; 7.487  ; 7.487  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[0]  ; FPGA_CLK   ; 8.249  ; 8.249  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[1]  ; FPGA_CLK   ; 7.957  ; 7.957  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[2]  ; FPGA_CLK   ; 8.325  ; 8.325  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[3]  ; FPGA_CLK   ; 8.276  ; 8.276  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[4]  ; FPGA_CLK   ; 7.964  ; 7.964  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[5]  ; FPGA_CLK   ; 8.449  ; 8.449  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[6]  ; FPGA_CLK   ; 7.890  ; 7.890  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[7]  ; FPGA_CLK   ; 7.926  ; 7.926  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[8]  ; FPGA_CLK   ; 7.902  ; 7.902  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[9]  ; FPGA_CLK   ; 8.748  ; 8.748  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[10] ; FPGA_CLK   ; 8.013  ; 8.013  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[11] ; FPGA_CLK   ; 7.487  ; 7.487  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[12] ; FPGA_CLK   ; 8.299  ; 8.299  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[13] ; FPGA_CLK   ; 7.914  ; 7.914  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[14] ; FPGA_CLK   ; 7.851  ; 7.851  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[15] ; FPGA_CLK   ; 7.838  ; 7.838  ; Rise       ; FPGA_CLK        ;
; dot_d[*]      ; FPGA_CLK   ; 9.900  ; 9.900  ; Rise       ; FPGA_CLK        ;
;  dot_d[0]     ; FPGA_CLK   ; 10.247 ; 10.247 ; Rise       ; FPGA_CLK        ;
;  dot_d[1]     ; FPGA_CLK   ; 11.083 ; 11.083 ; Rise       ; FPGA_CLK        ;
;  dot_d[2]     ; FPGA_CLK   ; 11.248 ; 11.248 ; Rise       ; FPGA_CLK        ;
;  dot_d[3]     ; FPGA_CLK   ; 10.962 ; 10.962 ; Rise       ; FPGA_CLK        ;
;  dot_d[4]     ; FPGA_CLK   ; 11.665 ; 11.665 ; Rise       ; FPGA_CLK        ;
;  dot_d[5]     ; FPGA_CLK   ; 11.606 ; 11.606 ; Rise       ; FPGA_CLK        ;
;  dot_d[6]     ; FPGA_CLK   ; 9.900  ; 9.900  ; Rise       ; FPGA_CLK        ;
; dot_scan[*]   ; FPGA_CLK   ; 10.697 ; 10.697 ; Rise       ; FPGA_CLK        ;
;  dot_scan[0]  ; FPGA_CLK   ; 10.697 ; 10.697 ; Rise       ; FPGA_CLK        ;
;  dot_scan[1]  ; FPGA_CLK   ; 10.837 ; 10.837 ; Rise       ; FPGA_CLK        ;
;  dot_scan[2]  ; FPGA_CLK   ; 10.822 ; 10.822 ; Rise       ; FPGA_CLK        ;
;  dot_scan[3]  ; FPGA_CLK   ; 11.587 ; 11.587 ; Rise       ; FPGA_CLK        ;
;  dot_scan[4]  ; FPGA_CLK   ; 11.141 ; 11.141 ; Rise       ; FPGA_CLK        ;
;  dot_scan[5]  ; FPGA_CLK   ; 11.160 ; 11.160 ; Rise       ; FPGA_CLK        ;
;  dot_scan[6]  ; FPGA_CLK   ; 10.743 ; 10.743 ; Rise       ; FPGA_CLK        ;
;  dot_scan[7]  ; FPGA_CLK   ; 10.716 ; 10.716 ; Rise       ; FPGA_CLK        ;
;  dot_scan[8]  ; FPGA_CLK   ; 10.986 ; 10.986 ; Rise       ; FPGA_CLK        ;
;  dot_scan[9]  ; FPGA_CLK   ; 11.048 ; 11.048 ; Rise       ; FPGA_CLK        ;
; key_scan[*]   ; FPGA_CLK   ; 8.068  ; 8.068  ; Rise       ; FPGA_CLK        ;
;  key_scan[0]  ; FPGA_CLK   ; 8.111  ; 8.111  ; Rise       ; FPGA_CLK        ;
;  key_scan[1]  ; FPGA_CLK   ; 8.068  ; 8.068  ; Rise       ; FPGA_CLK        ;
;  key_scan[2]  ; FPGA_CLK   ; 8.422  ; 8.422  ; Rise       ; FPGA_CLK        ;
;  key_scan[3]  ; FPGA_CLK   ; 8.958  ; 8.958  ; Rise       ; FPGA_CLK        ;
; lcd_data[*]   ; FPGA_CLK   ; 8.901  ; 8.901  ; Rise       ; FPGA_CLK        ;
;  lcd_data[0]  ; FPGA_CLK   ; 9.083  ; 9.083  ; Rise       ; FPGA_CLK        ;
;  lcd_data[1]  ; FPGA_CLK   ; 9.852  ; 9.852  ; Rise       ; FPGA_CLK        ;
;  lcd_data[2]  ; FPGA_CLK   ; 9.489  ; 9.489  ; Rise       ; FPGA_CLK        ;
;  lcd_data[3]  ; FPGA_CLK   ; 9.358  ; 9.358  ; Rise       ; FPGA_CLK        ;
;  lcd_data[4]  ; FPGA_CLK   ; 9.112  ; 9.112  ; Rise       ; FPGA_CLK        ;
;  lcd_data[5]  ; FPGA_CLK   ; 9.059  ; 9.059  ; Rise       ; FPGA_CLK        ;
;  lcd_data[6]  ; FPGA_CLK   ; 9.481  ; 9.481  ; Rise       ; FPGA_CLK        ;
;  lcd_data[7]  ; FPGA_CLK   ; 8.901  ; 8.901  ; Rise       ; FPGA_CLK        ;
; lcd_e         ; FPGA_CLK   ; 10.134 ; 10.134 ; Rise       ; FPGA_CLK        ;
; lcd_rs        ; FPGA_CLK   ; 8.410  ; 8.410  ; Rise       ; FPGA_CLK        ;
; lcd_rw        ; FPGA_CLK   ; 8.419  ; 8.419  ; Rise       ; FPGA_CLK        ;
; led[*]        ; FPGA_CLK   ; 10.580 ; 10.580 ; Rise       ; FPGA_CLK        ;
;  led[0]       ; FPGA_CLK   ; 10.876 ; 10.876 ; Rise       ; FPGA_CLK        ;
;  led[1]       ; FPGA_CLK   ; 10.872 ; 10.872 ; Rise       ; FPGA_CLK        ;
;  led[2]       ; FPGA_CLK   ; 10.580 ; 10.580 ; Rise       ; FPGA_CLK        ;
;  led[3]       ; FPGA_CLK   ; 11.035 ; 11.035 ; Rise       ; FPGA_CLK        ;
;  led[4]       ; FPGA_CLK   ; 11.258 ; 11.258 ; Rise       ; FPGA_CLK        ;
;  led[5]       ; FPGA_CLK   ; 11.568 ; 11.568 ; Rise       ; FPGA_CLK        ;
;  led[6]       ; FPGA_CLK   ; 11.535 ; 11.535 ; Rise       ; FPGA_CLK        ;
;  led[7]       ; FPGA_CLK   ; 10.880 ; 10.880 ; Rise       ; FPGA_CLK        ;
; piezo         ; FPGA_CLK   ; 9.550  ; 9.550  ; Rise       ; FPGA_CLK        ;
; seg_com[*]    ; FPGA_CLK   ; 9.477  ; 9.477  ; Rise       ; FPGA_CLK        ;
;  seg_com[0]   ; FPGA_CLK   ; 10.406 ; 10.406 ; Rise       ; FPGA_CLK        ;
;  seg_com[1]   ; FPGA_CLK   ; 10.050 ; 10.050 ; Rise       ; FPGA_CLK        ;
;  seg_com[2]   ; FPGA_CLK   ; 9.477  ; 9.477  ; Rise       ; FPGA_CLK        ;
;  seg_com[3]   ; FPGA_CLK   ; 10.263 ; 10.263 ; Rise       ; FPGA_CLK        ;
;  seg_com[4]   ; FPGA_CLK   ; 10.170 ; 10.170 ; Rise       ; FPGA_CLK        ;
;  seg_com[5]   ; FPGA_CLK   ; 9.570  ; 9.570  ; Rise       ; FPGA_CLK        ;
; seg_disp[*]   ; FPGA_CLK   ; 9.558  ; 9.558  ; Rise       ; FPGA_CLK        ;
;  seg_disp[1]  ; FPGA_CLK   ; 9.558  ; 9.558  ; Rise       ; FPGA_CLK        ;
;  seg_disp[2]  ; FPGA_CLK   ; 10.398 ; 10.398 ; Rise       ; FPGA_CLK        ;
;  seg_disp[3]  ; FPGA_CLK   ; 11.213 ; 11.213 ; Rise       ; FPGA_CLK        ;
;  seg_disp[4]  ; FPGA_CLK   ; 10.411 ; 10.411 ; Rise       ; FPGA_CLK        ;
;  seg_disp[5]  ; FPGA_CLK   ; 10.055 ; 10.055 ; Rise       ; FPGA_CLK        ;
;  seg_disp[6]  ; FPGA_CLK   ; 9.806  ; 9.806  ; Rise       ; FPGA_CLK        ;
;  seg_disp[7]  ; FPGA_CLK   ; 10.809 ; 10.809 ; Rise       ; FPGA_CLK        ;
+---------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+-------------+--------------+--------+--------+--------+--------+
; Input Port  ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+-------------+--------------+--------+--------+--------+--------+
; CPLD_0      ; XM0_DATA[0]  ; 12.945 ; 12.945 ; 12.945 ; 12.945 ;
; CPLD_0      ; XM0_DATA[1]  ; 12.954 ; 12.954 ; 12.954 ; 12.954 ;
; CPLD_0      ; XM0_DATA[2]  ; 12.536 ; 12.536 ; 12.536 ; 12.536 ;
; CPLD_0      ; XM0_DATA[3]  ; 12.536 ; 12.536 ; 12.536 ; 12.536 ;
; CPLD_0      ; XM0_DATA[4]  ; 12.493 ; 12.493 ; 12.493 ; 12.493 ;
; CPLD_0      ; XM0_DATA[5]  ; 12.954 ; 12.954 ; 12.954 ; 12.954 ;
; CPLD_0      ; XM0_DATA[6]  ; 12.044 ; 12.044 ; 12.044 ; 12.044 ;
; CPLD_0      ; XM0_DATA[7]  ; 12.044 ; 12.044 ; 12.044 ; 12.044 ;
; CPLD_0      ; XM0_DATA[8]  ; 12.114 ; 12.114 ; 12.114 ; 12.114 ;
; CPLD_0      ; XM0_DATA[9]  ; 12.954 ; 12.954 ; 12.954 ; 12.954 ;
; CPLD_0      ; XM0_DATA[10] ; 12.087 ; 12.087 ; 12.087 ; 12.087 ;
; CPLD_0      ; XM0_DATA[11] ; 12.087 ; 12.087 ; 12.087 ; 12.087 ;
; CPLD_0      ; XM0_DATA[12] ; 12.945 ; 12.945 ; 12.945 ; 12.945 ;
; CPLD_0      ; XM0_DATA[13] ; 11.650 ; 11.650 ; 11.650 ; 11.650 ;
; CPLD_0      ; XM0_DATA[14] ; 11.712 ; 11.712 ; 11.712 ; 11.712 ;
; CPLD_0      ; XM0_DATA[15] ; 11.769 ; 11.769 ; 11.769 ; 11.769 ;
; XM0OEN      ; XM0_DATA[0]  ; 7.049  ; 7.049  ; 7.049  ; 7.049  ;
; XM0OEN      ; XM0_DATA[1]  ; 7.058  ; 7.058  ; 7.058  ; 7.058  ;
; XM0OEN      ; XM0_DATA[2]  ; 6.640  ; 6.640  ; 6.640  ; 6.640  ;
; XM0OEN      ; XM0_DATA[3]  ; 6.640  ; 6.640  ; 6.640  ; 6.640  ;
; XM0OEN      ; XM0_DATA[4]  ; 6.597  ; 6.597  ; 6.597  ; 6.597  ;
; XM0OEN      ; XM0_DATA[5]  ; 7.058  ; 7.058  ; 7.058  ; 7.058  ;
; XM0OEN      ; XM0_DATA[6]  ; 6.148  ; 6.148  ; 6.148  ; 6.148  ;
; XM0OEN      ; XM0_DATA[7]  ; 6.148  ; 6.148  ; 6.148  ; 6.148  ;
; XM0OEN      ; XM0_DATA[8]  ; 6.218  ; 6.218  ; 6.218  ; 6.218  ;
; XM0OEN      ; XM0_DATA[9]  ; 7.058  ; 7.058  ; 7.058  ; 7.058  ;
; XM0OEN      ; XM0_DATA[10] ; 6.191  ; 6.191  ; 6.191  ; 6.191  ;
; XM0OEN      ; XM0_DATA[11] ; 6.191  ; 6.191  ; 6.191  ; 6.191  ;
; XM0OEN      ; XM0_DATA[12] ; 7.049  ; 7.049  ; 7.049  ; 7.049  ;
; XM0OEN      ; XM0_DATA[13] ; 5.754  ; 5.754  ; 5.754  ; 5.754  ;
; XM0OEN      ; XM0_DATA[14] ; 5.816  ; 5.816  ; 5.816  ; 5.816  ;
; XM0OEN      ; XM0_DATA[15] ; 5.873  ; 5.873  ; 5.873  ; 5.873  ;
; nFPGA_RESET ; led[0]       ; 20.841 ;        ;        ; 20.841 ;
; nFPGA_RESET ; led[1]       ; 19.817 ;        ;        ; 19.817 ;
; nFPGA_RESET ; led[2]       ; 21.188 ;        ;        ; 21.188 ;
; nFPGA_RESET ; led[3]       ; 18.900 ;        ;        ; 18.900 ;
; nFPGA_RESET ; led[4]       ; 19.494 ;        ;        ; 19.494 ;
; nFPGA_RESET ; led[5]       ; 20.634 ;        ;        ; 20.634 ;
; nFPGA_RESET ; led[6]       ; 21.419 ;        ;        ; 21.419 ;
; nFPGA_RESET ; led[7]       ; 20.366 ;        ;        ; 20.366 ;
+-------------+--------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+-------------+--------------+--------+--------+--------+--------+
; Input Port  ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+-------------+--------------+--------+--------+--------+--------+
; CPLD_0      ; XM0_DATA[0]  ; 12.945 ; 12.945 ; 12.945 ; 12.945 ;
; CPLD_0      ; XM0_DATA[1]  ; 12.954 ; 12.954 ; 12.954 ; 12.954 ;
; CPLD_0      ; XM0_DATA[2]  ; 12.536 ; 12.536 ; 12.536 ; 12.536 ;
; CPLD_0      ; XM0_DATA[3]  ; 12.536 ; 12.536 ; 12.536 ; 12.536 ;
; CPLD_0      ; XM0_DATA[4]  ; 12.493 ; 12.493 ; 12.493 ; 12.493 ;
; CPLD_0      ; XM0_DATA[5]  ; 12.954 ; 12.954 ; 12.954 ; 12.954 ;
; CPLD_0      ; XM0_DATA[6]  ; 12.044 ; 12.044 ; 12.044 ; 12.044 ;
; CPLD_0      ; XM0_DATA[7]  ; 12.044 ; 12.044 ; 12.044 ; 12.044 ;
; CPLD_0      ; XM0_DATA[8]  ; 12.114 ; 12.114 ; 12.114 ; 12.114 ;
; CPLD_0      ; XM0_DATA[9]  ; 12.954 ; 12.954 ; 12.954 ; 12.954 ;
; CPLD_0      ; XM0_DATA[10] ; 12.087 ; 12.087 ; 12.087 ; 12.087 ;
; CPLD_0      ; XM0_DATA[11] ; 12.087 ; 12.087 ; 12.087 ; 12.087 ;
; CPLD_0      ; XM0_DATA[12] ; 12.945 ; 12.945 ; 12.945 ; 12.945 ;
; CPLD_0      ; XM0_DATA[13] ; 11.650 ; 11.650 ; 11.650 ; 11.650 ;
; CPLD_0      ; XM0_DATA[14] ; 11.712 ; 11.712 ; 11.712 ; 11.712 ;
; CPLD_0      ; XM0_DATA[15] ; 11.769 ; 11.769 ; 11.769 ; 11.769 ;
; XM0OEN      ; XM0_DATA[0]  ; 7.049  ; 7.049  ; 7.049  ; 7.049  ;
; XM0OEN      ; XM0_DATA[1]  ; 7.058  ; 7.058  ; 7.058  ; 7.058  ;
; XM0OEN      ; XM0_DATA[2]  ; 6.640  ; 6.640  ; 6.640  ; 6.640  ;
; XM0OEN      ; XM0_DATA[3]  ; 6.640  ; 6.640  ; 6.640  ; 6.640  ;
; XM0OEN      ; XM0_DATA[4]  ; 6.597  ; 6.597  ; 6.597  ; 6.597  ;
; XM0OEN      ; XM0_DATA[5]  ; 7.058  ; 7.058  ; 7.058  ; 7.058  ;
; XM0OEN      ; XM0_DATA[6]  ; 6.148  ; 6.148  ; 6.148  ; 6.148  ;
; XM0OEN      ; XM0_DATA[7]  ; 6.148  ; 6.148  ; 6.148  ; 6.148  ;
; XM0OEN      ; XM0_DATA[8]  ; 6.218  ; 6.218  ; 6.218  ; 6.218  ;
; XM0OEN      ; XM0_DATA[9]  ; 7.058  ; 7.058  ; 7.058  ; 7.058  ;
; XM0OEN      ; XM0_DATA[10] ; 6.191  ; 6.191  ; 6.191  ; 6.191  ;
; XM0OEN      ; XM0_DATA[11] ; 6.191  ; 6.191  ; 6.191  ; 6.191  ;
; XM0OEN      ; XM0_DATA[12] ; 7.049  ; 7.049  ; 7.049  ; 7.049  ;
; XM0OEN      ; XM0_DATA[13] ; 5.754  ; 5.754  ; 5.754  ; 5.754  ;
; XM0OEN      ; XM0_DATA[14] ; 5.816  ; 5.816  ; 5.816  ; 5.816  ;
; XM0OEN      ; XM0_DATA[15] ; 5.873  ; 5.873  ; 5.873  ; 5.873  ;
; nFPGA_RESET ; led[0]       ; 18.479 ;        ;        ; 18.479 ;
; nFPGA_RESET ; led[1]       ; 15.809 ;        ;        ; 15.809 ;
; nFPGA_RESET ; led[2]       ; 18.269 ;        ;        ; 18.269 ;
; nFPGA_RESET ; led[3]       ; 16.274 ;        ;        ; 16.274 ;
; nFPGA_RESET ; led[4]       ; 16.683 ;        ;        ; 16.683 ;
; nFPGA_RESET ; led[5]       ; 16.968 ;        ;        ; 16.968 ;
; nFPGA_RESET ; led[6]       ; 18.699 ;        ;        ; 18.699 ;
; nFPGA_RESET ; led[7]       ; 18.140 ;        ;        ; 18.140 ;
+-------------+--------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; XM0_DATA[*]   ; FPGA_CLK   ; 7.349 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[0]  ; FPGA_CLK   ; 8.644 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[1]  ; FPGA_CLK   ; 8.653 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[2]  ; FPGA_CLK   ; 8.235 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[3]  ; FPGA_CLK   ; 8.235 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[4]  ; FPGA_CLK   ; 8.192 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[5]  ; FPGA_CLK   ; 8.653 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[6]  ; FPGA_CLK   ; 7.743 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[7]  ; FPGA_CLK   ; 7.743 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[8]  ; FPGA_CLK   ; 7.813 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[9]  ; FPGA_CLK   ; 8.653 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[10] ; FPGA_CLK   ; 7.786 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[11] ; FPGA_CLK   ; 7.786 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[12] ; FPGA_CLK   ; 8.644 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[13] ; FPGA_CLK   ; 7.349 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[14] ; FPGA_CLK   ; 7.411 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[15] ; FPGA_CLK   ; 7.468 ;      ; Rise       ; FPGA_CLK        ;
+---------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; XM0_DATA[*]   ; FPGA_CLK   ; 7.349 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[0]  ; FPGA_CLK   ; 8.644 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[1]  ; FPGA_CLK   ; 8.653 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[2]  ; FPGA_CLK   ; 8.235 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[3]  ; FPGA_CLK   ; 8.235 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[4]  ; FPGA_CLK   ; 8.192 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[5]  ; FPGA_CLK   ; 8.653 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[6]  ; FPGA_CLK   ; 7.743 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[7]  ; FPGA_CLK   ; 7.743 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[8]  ; FPGA_CLK   ; 7.813 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[9]  ; FPGA_CLK   ; 8.653 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[10] ; FPGA_CLK   ; 7.786 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[11] ; FPGA_CLK   ; 7.786 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[12] ; FPGA_CLK   ; 8.644 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[13] ; FPGA_CLK   ; 7.349 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[14] ; FPGA_CLK   ; 7.411 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[15] ; FPGA_CLK   ; 7.468 ;      ; Rise       ; FPGA_CLK        ;
+---------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; XM0_DATA[*]   ; FPGA_CLK   ; 7.349     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[0]  ; FPGA_CLK   ; 8.644     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[1]  ; FPGA_CLK   ; 8.653     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[2]  ; FPGA_CLK   ; 8.235     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[3]  ; FPGA_CLK   ; 8.235     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[4]  ; FPGA_CLK   ; 8.192     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[5]  ; FPGA_CLK   ; 8.653     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[6]  ; FPGA_CLK   ; 7.743     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[7]  ; FPGA_CLK   ; 7.743     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[8]  ; FPGA_CLK   ; 7.813     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[9]  ; FPGA_CLK   ; 8.653     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[10] ; FPGA_CLK   ; 7.786     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[11] ; FPGA_CLK   ; 7.786     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[12] ; FPGA_CLK   ; 8.644     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[13] ; FPGA_CLK   ; 7.349     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[14] ; FPGA_CLK   ; 7.411     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[15] ; FPGA_CLK   ; 7.468     ;           ; Rise       ; FPGA_CLK        ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; XM0_DATA[*]   ; FPGA_CLK   ; 7.349     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[0]  ; FPGA_CLK   ; 8.644     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[1]  ; FPGA_CLK   ; 8.653     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[2]  ; FPGA_CLK   ; 8.235     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[3]  ; FPGA_CLK   ; 8.235     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[4]  ; FPGA_CLK   ; 8.192     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[5]  ; FPGA_CLK   ; 8.653     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[6]  ; FPGA_CLK   ; 7.743     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[7]  ; FPGA_CLK   ; 7.743     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[8]  ; FPGA_CLK   ; 7.813     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[9]  ; FPGA_CLK   ; 8.653     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[10] ; FPGA_CLK   ; 7.786     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[11] ; FPGA_CLK   ; 7.786     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[12] ; FPGA_CLK   ; 8.644     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[13] ; FPGA_CLK   ; 7.349     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[14] ; FPGA_CLK   ; 7.411     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[15] ; FPGA_CLK   ; 7.468     ;           ; Rise       ; FPGA_CLK        ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; FPGA_CLK   ; FPGA_CLK ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; FPGA_CLK   ; FPGA_CLK ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 11    ; 11   ;
; Unconstrained Input Ports       ; 65    ; 65   ;
; Unconstrained Input Port Paths  ; 7162  ; 7162 ;
; Unconstrained Output Ports      ; 70    ; 70   ;
; Unconstrained Output Port Paths ; 340   ; 340  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Sat Jun 13 22:15:29 2015
Info: Command: quartus_sta M3 -c M3
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Reading SDC File: 'M3.sdc'
Warning: Node: led_demo:inst3|led_clk_gen:b1|led_clk was determined to be a clock but was found without an associated clock assignment.
Warning: Node: led_demo:inst3|led_clk_gen:b1|clk_cnt[1] was determined to be a clock but was found without an associated clock assignment.
Warning: Node: CLK_div_gen:inst2|BCLK_1MHz was determined to be a clock but was found without an associated clock assignment.
Warning: Node: led_demo:inst3|led_clk_gen:b1|iclk was determined to be a clock but was found without an associated clock assignment.
Warning: Node: led_demo:inst3|led_pwm_gen:b2|fclk was determined to be a clock but was found without an associated clock assignment.
Warning: Node: CLK_div_gen:inst2|BCLK_1KHz was determined to be a clock but was found without an associated clock assignment.
Warning: Node: host_itf:inst1|seg_clk was determined to be a clock but was found without an associated clock assignment.
Warning: Node: CPLD_0 was determined to be a clock but was found without an associated clock assignment.
Warning: Node: host_itf:inst1|BCLK_1Hz was determined to be a clock but was found without an associated clock assignment.
Warning: Node: CLK_div_gen:inst2|BCLK_3KHz was determined to be a clock but was found without an associated clock assignment.
Warning: Node: dotmatrix_test:inst6|clk_20h was determined to be a clock but was found without an associated clock assignment.
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -93.648
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -93.648       -96.256 FPGA_CLK 
Info: Worst-case hold slack is 0.499
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.499         0.000 FPGA_CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 3.758
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.758         0.000 FPGA_CLK 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 254 megabytes
    Info: Processing ended: Sat Jun 13 22:15:31 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


