ä»¥ä¸‹æ˜¯ä¸€ä¸ªå®Œæ•´çš„ **Verilog æµ‹è¯•å° (testbench)**ï¼Œç”¨äºéªŒè¯ä½ æä¾›çš„ `test_module` æ¨¡å—ã€‚è™½ç„¶è¯¥æ¨¡å—ç›®å‰æ˜¯ç©ºçš„ï¼ˆ`module test_module; endmodule`ï¼‰ï¼Œä½†æµ‹è¯•å°ä»ç„¶å¯ä»¥æŒ‰ç…§ä½ çš„è¦æ±‚è¿›è¡Œæ„å»ºï¼Œä»¥æ”¯æŒæœªæ¥æ‰©å±•æˆ–éªŒè¯å…¶ä»–åŠŸèƒ½ã€‚

---

### âœ… **å®Œæ•´ Verilog Testbench**

```verilog
`timescale 1ns / 1ps

module test_module_tb;

    // 1. ä¿¡å·å£°æ˜
    reg clk;
    reg rst_n;

    // 2. æ—¶é’Ÿå’Œå¤ä½ç”Ÿæˆ
    initial begin
        clk = 0;
        rst_n = 0;
        #5 rst_n = 1;  // å¤ä½é‡Šæ”¾
    end

    always #5 clk = ~clk;  // æ—¶é’Ÿå‘¨æœŸä¸º 10ns

    // 3. è¢«æµ‹æ¨¡å—å®ä¾‹åŒ–
    test_module uut (
        .clk(clk),
        .rst_n(rst_n)
    );

    // 4. æµ‹è¯•æ¿€åŠ±ç”Ÿæˆ
    initial begin
        $monitor("Time: %t | clk: %b | rst_n: %b", $time, clk, rst_n);

        // ä»¿çœŸæ—¶é—´ï¼š10000 ä¸ªæ—¶é’Ÿå‘¨æœŸï¼ˆæ¯ä¸ªå‘¨æœŸ 10nsï¼‰
        // æ€»ä»¿çœŸæ—¶é—´ä¸º 10000 * 10ns = 100,000ns = 100us

        // åˆå§‹çŠ¶æ€
        $display("Starting simulation...");
        #100 $display("Simulation running...");

        // è¿è¡Œ 10000 ä¸ªæ—¶é’Ÿå‘¨æœŸ
        repeat (10000) @(posedge clk);

        $display("Simulation completed.");
        $finish;
    end

    // 5. ç»“æœæ£€æŸ¥å’Œæ˜¾ç¤º
    // ç”±äº test_module æ˜¯ç©ºæ¨¡å—ï¼Œè¿™é‡Œæ²¡æœ‰å®é™…è¾“å‡ºä¿¡å·
    // å¯ä»¥æ ¹æ®éœ€è¦æ·»åŠ æ–­è¨€æˆ–æ£€æŸ¥é€»è¾‘

endmodule
```

---

### ğŸ“Œ **è¯´æ˜ä¸å»ºè®®**

- **`timescale**ï¼šå®šä¹‰æ—¶é—´å•ä½å’Œç²¾åº¦ã€‚
- **`clk` å’Œ `rst_n`**ï¼šæ—¶é’Ÿå’Œå¤ä½ä¿¡å·ï¼Œç”¨äºæ§åˆ¶è¢«æµ‹æ¨¡å—ã€‚
- **`initial` å—**ï¼šåˆå§‹åŒ–å¤ä½ä¿¡å·ï¼Œå¹¶åœ¨ 5ns åé‡Šæ”¾å¤ä½ã€‚
- **`always` å—**ï¼šç”Ÿæˆæ—¶é’Ÿä¿¡å·ï¼Œå‘¨æœŸä¸º 10nsã€‚
- **`$monitor`**ï¼šå®æ—¶ç›‘æ§ä¿¡å·å˜åŒ–ã€‚
- **`repeat(10000)`**ï¼šè¿è¡Œ 10000 ä¸ªæ—¶é’Ÿå‘¨æœŸï¼Œç¡®ä¿å……åˆ†æµ‹è¯•ã€‚
- **`$display`**ï¼šç”¨äºæ‰“å°å…³é”®ä¿¡æ¯ï¼Œå¦‚å¼€å§‹ã€ç»“æŸç­‰ã€‚

---

### ğŸ§ª **æ‰©å±•å»ºè®®**

å¦‚æœ `test_module` æœ‰è¾“å…¥è¾“å‡ºç«¯å£ï¼Œä¾‹å¦‚ï¼š

```verilog
module test_module (
    input clk,
    input rst_n,
    input [7:0] data_in,
    output reg [7:0] data_out
);
```

ä½ å¯ä»¥ä¿®æ”¹æµ‹è¯•å°å¦‚ä¸‹ï¼š

```verilog
// åœ¨ test_module_tb ä¸­æ·»åŠ ï¼š
reg [7:0] data_in;
wire [7:0] data_out;

test_module uut (
    .clk(clk),
    .rst_n(rst_n),
    .data_in(data_in),
    .data_out(data_out)
);

// åœ¨ initial å—ä¸­åŠ å…¥æ¿€åŠ±ï¼š
data_in = 8'hAA;
#10 data_in = 8'h55;
#10 data_in = 8'h00;
```

---

å¦‚æœä½ æä¾› `test_module` çš„å…·ä½“æ¥å£å’ŒåŠŸèƒ½ï¼Œæˆ‘å¯ä»¥è¿›ä¸€æ­¥ä¼˜åŒ–æµ‹è¯•å°ä»¥å®ç°æ›´è¯¦ç»†çš„éªŒè¯ã€‚