TimeQuest Timing Analyzer report for UnidadeDeControle
Fri Apr 18 14:17:51 2014
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 100C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 100C Model Setup Summary
  8. Slow 1200mV 100C Model Hold Summary
  9. Slow 1200mV 100C Model Recovery Summary
 10. Slow 1200mV 100C Model Removal Summary
 11. Slow 1200mV 100C Model Minimum Pulse Width Summary
 12. Slow 1200mV 100C Model Setup: 'clock'
 13. Slow 1200mV 100C Model Hold: 'clock'
 14. Slow 1200mV 100C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 100C Model Metastability Report
 20. Slow 1200mV -40C Model Fmax Summary
 21. Slow 1200mV -40C Model Setup Summary
 22. Slow 1200mV -40C Model Hold Summary
 23. Slow 1200mV -40C Model Recovery Summary
 24. Slow 1200mV -40C Model Removal Summary
 25. Slow 1200mV -40C Model Minimum Pulse Width Summary
 26. Slow 1200mV -40C Model Setup: 'clock'
 27. Slow 1200mV -40C Model Hold: 'clock'
 28. Slow 1200mV -40C Model Minimum Pulse Width: 'clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV -40C Model Metastability Report
 34. Fast 1200mV -40C Model Setup Summary
 35. Fast 1200mV -40C Model Hold Summary
 36. Fast 1200mV -40C Model Recovery Summary
 37. Fast 1200mV -40C Model Removal Summary
 38. Fast 1200mV -40C Model Minimum Pulse Width Summary
 39. Fast 1200mV -40C Model Setup: 'clock'
 40. Fast 1200mV -40C Model Hold: 'clock'
 41. Fast 1200mV -40C Model Minimum Pulse Width: 'clock'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV -40C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; UnidadeDeControle                                  ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C25F256I7                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 100C Model Fmax Summary              ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 196.16 MHz ; 196.16 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 100C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clock ; -2.049 ; -57.014             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV 100C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clock ; 0.401 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV 100C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 100C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clock ; -3.000 ; -54.400                           ;
+-------+--------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'clock'                                                                                        ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -2.049 ; opcodeFetch[10]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.024      ; 2.571      ;
; -2.042 ; opcodeFetch[9]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.024      ; 2.564      ;
; -1.957 ; opcodeFetch[3]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; -0.397     ; 2.058      ;
; -1.956 ; opcodeFetch[4]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; -0.397     ; 2.057      ;
; -1.895 ; Estado.Or_regImed_16  ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; -0.167     ; 2.226      ;
; -1.895 ; Estado.Or_regImed_16  ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; -0.167     ; 2.226      ;
; -1.894 ; Estado.Or_regImed_16  ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; -0.167     ; 2.225      ;
; -1.888 ; Estado.Or_regImed_16  ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; -0.167     ; 2.219      ;
; -1.808 ; opcodeFetch[12]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.024      ; 2.330      ;
; -1.802 ; opcodeFetch[13]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.024      ; 2.324      ;
; -1.795 ; opcodeFetch[8]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.024      ; 2.317      ;
; -1.793 ; opcodeFetch[6]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; -0.397     ; 1.894      ;
; -1.775 ; opcodeFetch[11]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.024      ; 2.297      ;
; -1.748 ; Estado.Fetch          ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; -0.166     ; 2.080      ;
; -1.723 ; Estado.OpRegImed16    ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; -0.166     ; 2.055      ;
; -1.717 ; Estado.Add_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; -0.167     ; 2.048      ;
; -1.717 ; Estado.Add_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; -0.167     ; 2.048      ;
; -1.716 ; Estado.Add_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; -0.167     ; 2.047      ;
; -1.710 ; Estado.Add_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; -0.167     ; 2.041      ;
; -1.689 ; opcodeFetch[10]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.024      ; 2.211      ;
; -1.682 ; opcodeFetch[9]        ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.024      ; 2.204      ;
; -1.674 ; opcodeFetch[5]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; -0.397     ; 1.775      ;
; -1.665 ; Estado.Busca          ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; -0.166     ; 1.997      ;
; -1.648 ; Estado.ResultRegImed  ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; -0.166     ; 1.980      ;
; -1.641 ; Estado.Fetch          ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; -0.166     ; 1.973      ;
; -1.641 ; Estado.Fetch          ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; -0.166     ; 1.973      ;
; -1.641 ; Estado.Fetch          ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; -0.166     ; 1.973      ;
; -1.640 ; Estado.Fetch          ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; -0.166     ; 1.972      ;
; -1.637 ; Estado.Fetch          ; ctrlULA[1]~reg0       ; clock        ; clock       ; 0.500        ; -0.166     ; 1.969      ;
; -1.618 ; opcodeFetch[6]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; -0.397     ; 1.719      ;
; -1.616 ; Estado.OpRegImed16    ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; -0.166     ; 1.948      ;
; -1.616 ; Estado.OpRegImed16    ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; -0.166     ; 1.948      ;
; -1.616 ; Estado.OpRegImed16    ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; -0.166     ; 1.948      ;
; -1.615 ; Estado.OpRegImed16    ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; -0.166     ; 1.947      ;
; -1.612 ; Estado.OpRegImed16    ; ctrlULA[1]~reg0       ; clock        ; clock       ; 0.500        ; -0.166     ; 1.944      ;
; -1.611 ; Estado.Or_regImed_16  ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.241      ; 2.350      ;
; -1.604 ; opcodeFetch[6]        ; Estado.Sbb_regImed_16 ; clock        ; clock       ; 0.500        ; -0.397     ; 1.705      ;
; -1.595 ; Estado.Or_regImed_16  ; Estado.ResultRegImed  ; clock        ; clock       ; 1.000        ; -0.072     ; 2.521      ;
; -1.579 ; Estado.Sbb_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; -0.167     ; 1.910      ;
; -1.579 ; Estado.Sbb_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; -0.167     ; 1.910      ;
; -1.578 ; Estado.Sbb_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; -0.167     ; 1.909      ;
; -1.572 ; Estado.Sbb_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; -0.167     ; 1.903      ;
; -1.541 ; Estado.ResultRegImed  ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; -0.166     ; 1.873      ;
; -1.541 ; Estado.ResultRegImed  ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; -0.166     ; 1.873      ;
; -1.541 ; Estado.ResultRegImed  ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; -0.166     ; 1.873      ;
; -1.540 ; Estado.ResultRegImed  ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; -0.166     ; 1.872      ;
; -1.537 ; Estado.ResultRegImed  ; ctrlULA[1]~reg0       ; clock        ; clock       ; 0.500        ; -0.166     ; 1.869      ;
; -1.530 ; Estado.Xor_regImed_16 ; ctrlULA[0]~reg0       ; clock        ; clock       ; 0.500        ; 0.241      ; 2.269      ;
; -1.530 ; Estado.Fetch          ; opcodeFetch[7]        ; clock        ; clock       ; 0.500        ; -0.167     ; 1.861      ;
; -1.530 ; Estado.Fetch          ; opcodeFetch[15]       ; clock        ; clock       ; 0.500        ; -0.167     ; 1.861      ;
; -1.530 ; Estado.Fetch          ; opcodeFetch[14]       ; clock        ; clock       ; 0.500        ; -0.167     ; 1.861      ;
; -1.530 ; Estado.Fetch          ; opcodeFetch[13]       ; clock        ; clock       ; 0.500        ; -0.167     ; 1.861      ;
; -1.530 ; Estado.Fetch          ; opcodeFetch[12]       ; clock        ; clock       ; 0.500        ; -0.167     ; 1.861      ;
; -1.530 ; Estado.Fetch          ; opcodeFetch[8]        ; clock        ; clock       ; 0.500        ; -0.167     ; 1.861      ;
; -1.530 ; Estado.Fetch          ; opcodeFetch[11]       ; clock        ; clock       ; 0.500        ; -0.167     ; 1.861      ;
; -1.530 ; Estado.Fetch          ; opcodeFetch[9]        ; clock        ; clock       ; 0.500        ; -0.167     ; 1.861      ;
; -1.530 ; Estado.Fetch          ; opcodeFetch[10]       ; clock        ; clock       ; 0.500        ; -0.167     ; 1.861      ;
; -1.530 ; Estado.Fetch          ; opcodeFetch[0]        ; clock        ; clock       ; 0.500        ; -0.167     ; 1.861      ;
; -1.530 ; Estado.Fetch          ; opcodeFetch[1]        ; clock        ; clock       ; 0.500        ; -0.167     ; 1.861      ;
; -1.530 ; Estado.Fetch          ; opcodeFetch[2]        ; clock        ; clock       ; 0.500        ; -0.167     ; 1.861      ;
; -1.529 ; Estado.Busca          ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; -0.166     ; 1.861      ;
; -1.529 ; Estado.Busca          ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; -0.166     ; 1.861      ;
; -1.529 ; Estado.Busca          ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; -0.166     ; 1.861      ;
; -1.528 ; Estado.Busca          ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; -0.166     ; 1.860      ;
; -1.525 ; Estado.Busca          ; ctrlULA[1]~reg0       ; clock        ; clock       ; 0.500        ; -0.166     ; 1.857      ;
; -1.516 ; opcodeFetch[15]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.024      ; 2.038      ;
; -1.495 ; opcodeFetch[14]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.024      ; 2.017      ;
; -1.448 ; opcodeFetch[12]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.024      ; 1.970      ;
; -1.445 ; opcodeFetch[8]        ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.024      ; 1.967      ;
; -1.444 ; Estado.Busca          ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.242      ; 2.184      ;
; -1.442 ; opcodeFetch[13]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.024      ; 1.964      ;
; -1.436 ; opcodeFetch[6]        ; Estado.Adc_regImed_16 ; clock        ; clock       ; 0.500        ; -0.397     ; 1.537      ;
; -1.434 ; opcodeFetch[6]        ; Estado.And_regImed_16 ; clock        ; clock       ; 0.500        ; -0.397     ; 1.535      ;
; -1.433 ; Estado.Add_regImed_16 ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.241      ; 2.172      ;
; -1.431 ; Estado.Xor_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; -0.167     ; 1.762      ;
; -1.431 ; Estado.Xor_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; -0.167     ; 1.762      ;
; -1.430 ; Estado.Xor_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; -0.167     ; 1.761      ;
; -1.430 ; opcodeFetch[6]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; -0.397     ; 1.531      ;
; -1.429 ; opcodeFetch[3]        ; Estado.And_regImed_16 ; clock        ; clock       ; 0.500        ; -0.397     ; 1.530      ;
; -1.425 ; opcodeFetch[11]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.024      ; 1.947      ;
; -1.424 ; Estado.Xor_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; -0.167     ; 1.755      ;
; -1.418 ; opcodeFetch[3]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; -0.397     ; 1.519      ;
; -1.417 ; Estado.Add_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 1.000        ; -0.072     ; 2.343      ;
; -1.402 ; opcodeFetch[3]        ; Estado.Adc_regImed_16 ; clock        ; clock       ; 0.500        ; -0.397     ; 1.503      ;
; -1.384 ; opcodeFetch[7]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.024      ; 1.906      ;
; -1.370 ; opcodeFetch[7]        ; Estado.Sbb_regImed_16 ; clock        ; clock       ; 0.500        ; 0.024      ; 1.892      ;
; -1.369 ; Estado.Fetch          ; opcodeFetch[6]        ; clock        ; clock       ; 0.500        ; 0.238      ; 2.105      ;
; -1.369 ; Estado.Fetch          ; opcodeFetch[4]        ; clock        ; clock       ; 0.500        ; 0.238      ; 2.105      ;
; -1.369 ; Estado.Fetch          ; opcodeFetch[3]        ; clock        ; clock       ; 0.500        ; 0.238      ; 2.105      ;
; -1.369 ; Estado.Fetch          ; opcodeFetch[5]        ; clock        ; clock       ; 0.500        ; 0.238      ; 2.105      ;
; -1.359 ; Estado.OpRegImed16    ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.242      ; 2.099      ;
; -1.357 ; Estado.Fetch          ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.242      ; 2.097      ;
; -1.330 ; Estado.Sbb_regImed_16 ; ctrlULA[0]~reg0       ; clock        ; clock       ; 0.500        ; 0.241      ; 2.069      ;
; -1.330 ; opcodeFetch[7]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.024      ; 1.852      ;
; -1.299 ; Estado.Or_regImed_16  ; ctrlULA[0]~reg0       ; clock        ; clock       ; 0.500        ; 0.241      ; 2.038      ;
; -1.295 ; Estado.Sbb_regImed_16 ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.241      ; 2.034      ;
; -1.293 ; opcodeFetch[6]        ; Estado.Xor_regImed_16 ; clock        ; clock       ; 0.500        ; -0.397     ; 1.394      ;
; -1.292 ; opcodeFetch[6]        ; Estado.Or_regImed_16  ; clock        ; clock       ; 0.500        ; -0.397     ; 1.393      ;
; -1.279 ; Estado.Sbb_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 1.000        ; -0.072     ; 2.205      ;
; -1.252 ; opcodeFetch[4]        ; Estado.Adc_regImed_16 ; clock        ; clock       ; 0.500        ; -0.397     ; 1.353      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'clock'                                                                                        ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; ctrlDemuxData~reg0    ; ctrlDemuxData~reg0    ; clock        ; clock       ; 0.000        ; 0.087      ; 0.674      ;
; 0.401 ; regDataLe~reg0        ; regDataLe~reg0        ; clock        ; clock       ; 0.000        ; 0.087      ; 0.674      ;
; 0.401 ; ctrlULA[0]~reg0       ; ctrlULA[0]~reg0       ; clock        ; clock       ; 0.000        ; 0.087      ; 0.674      ;
; 0.401 ; habULA~reg0           ; habULA~reg0           ; clock        ; clock       ; 0.000        ; 0.087      ; 0.674      ;
; 0.417 ; Estado.Erro           ; Estado.Erro           ; clock        ; clock       ; 0.000        ; 0.071      ; 0.674      ;
; 0.417 ; Estado.OpRegImed16    ; Estado.OpRegImed16    ; clock        ; clock       ; 0.000        ; 0.071      ; 0.674      ;
; 0.417 ; Estado.Busca          ; Estado.Busca          ; clock        ; clock       ; 0.000        ; 0.071      ; 0.674      ;
; 0.418 ; ctrlRegData[2]~reg0   ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.000        ; 0.070      ; 0.674      ;
; 0.418 ; ctrlRegData[1]~reg0   ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.000        ; 0.070      ; 0.674      ;
; 0.418 ; ctrlRegData[0]~reg0   ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.000        ; 0.070      ; 0.674      ;
; 0.418 ; habRegData~reg0       ; habRegData~reg0       ; clock        ; clock       ; 0.000        ; 0.070      ; 0.674      ;
; 0.418 ; ctrlULA[2]~reg0       ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.000        ; 0.070      ; 0.674      ;
; 0.418 ; ctrlULA[1]~reg0       ; ctrlULA[1]~reg0       ; clock        ; clock       ; 0.000        ; 0.070      ; 0.674      ;
; 0.762 ; Estado.Erro           ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.401      ; 0.869      ;
; 0.794 ; leEnd~reg0            ; leEnd~reg0            ; clock        ; clock       ; 0.000        ; 0.088      ; 1.068      ;
; 0.818 ; opcodeFetch[1]        ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.000        ; 0.071      ; 1.075      ;
; 0.852 ; opcodeFetch[2]        ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.000        ; 0.071      ; 1.109      ;
; 0.983 ; Estado.ResultRegImed  ; Estado.FimInstrucao   ; clock        ; clock       ; 0.000        ; 0.071      ; 1.240      ;
; 1.003 ; Estado.Erro           ; ctrlDemuxData~reg0    ; clock        ; clock       ; -0.500       ; 0.401      ; 1.110      ;
; 1.021 ; Estado.Busca          ; ctrlDemuxData~reg0    ; clock        ; clock       ; -0.500       ; 0.401      ; 1.128      ;
; 1.032 ; Estado.Busca          ; Estado.Fetch          ; clock        ; clock       ; 0.000        ; 0.071      ; 1.289      ;
; 1.060 ; opcodeFetch[0]        ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.000        ; 0.071      ; 1.317      ;
; 1.073 ; Estado.FimInstrucao   ; Estado.Busca          ; clock        ; clock       ; 0.000        ; 0.072      ; 1.331      ;
; 1.081 ; Estado.OpRegImed16    ; ctrlDemuxData~reg0    ; clock        ; clock       ; -0.500       ; 0.401      ; 1.188      ;
; 1.097 ; Estado.Fetch          ; Estado.OpRegImed16    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.355      ;
; 1.169 ; Estado.Fetch          ; Estado.Erro           ; clock        ; clock       ; 0.000        ; 0.072      ; 1.427      ;
; 1.178 ; Estado.Busca          ; leEnd~reg0            ; clock        ; clock       ; -0.500       ; 0.401      ; 1.285      ;
; 1.179 ; Estado.FimInstrucao   ; leEnd~reg0            ; clock        ; clock       ; -0.500       ; 0.402      ; 1.287      ;
; 1.248 ; Estado.OpRegImed16    ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.401      ; 1.355      ;
; 1.268 ; Estado.Sub_regImed_16 ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.401      ; 1.375      ;
; 1.268 ; Estado.OpRegImed16    ; Estado.Xor_regImed_16 ; clock        ; clock       ; 0.000        ; 0.072      ; 1.526      ;
; 1.271 ; Estado.OpRegImed16    ; Estado.Or_regImed_16  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.529      ;
; 1.277 ; opcodeFetch[5]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; -0.237     ; 0.746      ;
; 1.277 ; opcodeFetch[5]        ; Estado.Sbb_regImed_16 ; clock        ; clock       ; -0.500       ; -0.237     ; 0.746      ;
; 1.294 ; Estado.Sub_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.551      ;
; 1.318 ; Estado.FimInstrucao   ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.402      ; 1.426      ;
; 1.364 ; Estado.OpRegImed16    ; leEnd~reg0            ; clock        ; clock       ; -0.500       ; 0.401      ; 1.471      ;
; 1.408 ; opcodeFetch[4]        ; Estado.Or_regImed_16  ; clock        ; clock       ; -0.500       ; -0.237     ; 0.877      ;
; 1.412 ; opcodeFetch[4]        ; Estado.Xor_regImed_16 ; clock        ; clock       ; -0.500       ; -0.237     ; 0.881      ;
; 1.412 ; Estado.OpRegImed16    ; Estado.Erro           ; clock        ; clock       ; 0.000        ; 0.071      ; 1.669      ;
; 1.425 ; Estado.Adc_regImed_16 ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.401      ; 1.532      ;
; 1.429 ; Estado.ResultRegImed  ; ctrlULA[0]~reg0       ; clock        ; clock       ; -0.500       ; 0.401      ; 1.536      ;
; 1.431 ; Estado.And_regImed_16 ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.401      ; 1.538      ;
; 1.431 ; Estado.OpRegImed16    ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.000        ; 0.071      ; 1.688      ;
; 1.432 ; Estado.OpRegImed16    ; Estado.Adc_regImed_16 ; clock        ; clock       ; 0.000        ; 0.071      ; 1.689      ;
; 1.435 ; Estado.OpRegImed16    ; Estado.And_regImed_16 ; clock        ; clock       ; 0.000        ; 0.071      ; 1.692      ;
; 1.441 ; Estado.OpRegImed16    ; ctrlULA[0]~reg0       ; clock        ; clock       ; -0.500       ; 0.401      ; 1.548      ;
; 1.451 ; Estado.Adc_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.708      ;
; 1.457 ; Estado.And_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.714      ;
; 1.459 ; Estado.Busca          ; ctrlULA[0]~reg0       ; clock        ; clock       ; -0.500       ; 0.401      ; 1.566      ;
; 1.480 ; Estado.ResultRegImed  ; leEnd~reg0            ; clock        ; clock       ; -0.500       ; 0.401      ; 1.587      ;
; 1.497 ; Estado.Sub_regImed_16 ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; -0.024     ; 1.179      ;
; 1.513 ; opcodeFetch[5]        ; Estado.Xor_regImed_16 ; clock        ; clock       ; -0.500       ; -0.237     ; 0.982      ;
; 1.520 ; opcodeFetch[3]        ; Estado.Or_regImed_16  ; clock        ; clock       ; -0.500       ; -0.237     ; 0.989      ;
; 1.527 ; Estado.OpRegImed16    ; Estado.Sbb_regImed_16 ; clock        ; clock       ; 0.000        ; 0.072      ; 1.785      ;
; 1.536 ; opcodeFetch[5]        ; Estado.Or_regImed_16  ; clock        ; clock       ; -0.500       ; -0.237     ; 1.005      ;
; 1.542 ; opcodeFetch[4]        ; Estado.Sbb_regImed_16 ; clock        ; clock       ; -0.500       ; -0.237     ; 1.011      ;
; 1.544 ; Estado.Sub_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; -0.024     ; 1.226      ;
; 1.544 ; Estado.Sub_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; -0.024     ; 1.226      ;
; 1.547 ; Estado.Sub_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; -0.024     ; 1.229      ;
; 1.547 ; Estado.Sub_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; -0.024     ; 1.229      ;
; 1.553 ; opcodeFetch[3]        ; Estado.Xor_regImed_16 ; clock        ; clock       ; -0.500       ; -0.237     ; 1.022      ;
; 1.558 ; Estado.OpRegImed16    ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.000        ; 0.072      ; 1.816      ;
; 1.566 ; Estado.Fetch          ; ctrlULA[0]~reg0       ; clock        ; clock       ; -0.500       ; 0.402      ; 1.674      ;
; 1.569 ; opcodeFetch[3]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; -0.237     ; 1.038      ;
; 1.579 ; opcodeFetch[3]        ; Estado.Sbb_regImed_16 ; clock        ; clock       ; -0.500       ; -0.237     ; 1.048      ;
; 1.603 ; opcodeFetch[7]        ; Estado.Xor_regImed_16 ; clock        ; clock       ; -0.500       ; 0.168      ; 1.477      ;
; 1.604 ; opcodeFetch[4]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; -0.237     ; 1.073      ;
; 1.606 ; opcodeFetch[7]        ; Estado.Or_regImed_16  ; clock        ; clock       ; -0.500       ; 0.168      ; 1.480      ;
; 1.640 ; Estado.Adc_regImed_16 ; ctrlULA[1]~reg0       ; clock        ; clock       ; -0.500       ; -0.024     ; 1.322      ;
; 1.646 ; Estado.And_regImed_16 ; ctrlULA[1]~reg0       ; clock        ; clock       ; -0.500       ; -0.024     ; 1.328      ;
; 1.651 ; Estado.And_regImed_16 ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; -0.024     ; 1.333      ;
; 1.658 ; Estado.FimInstrucao   ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.402      ; 1.766      ;
; 1.667 ; Estado.Or_regImed_16  ; ctrlULA[0]~reg0       ; clock        ; clock       ; -0.500       ; 0.401      ; 1.774      ;
; 1.671 ; Estado.Xor_regImed_16 ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.401      ; 1.778      ;
; 1.685 ; opcodeFetch[14]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.167      ; 1.558      ;
; 1.693 ; opcodeFetch[5]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; -0.238     ; 1.161      ;
; 1.697 ; Estado.Xor_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.954      ;
; 1.701 ; Estado.Adc_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; -0.024     ; 1.383      ;
; 1.701 ; Estado.Adc_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; -0.024     ; 1.383      ;
; 1.702 ; opcodeFetch[15]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.167      ; 1.575      ;
; 1.704 ; Estado.Adc_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; -0.024     ; 1.386      ;
; 1.704 ; Estado.Adc_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; -0.024     ; 1.386      ;
; 1.707 ; Estado.And_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; -0.024     ; 1.389      ;
; 1.707 ; Estado.And_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; -0.024     ; 1.389      ;
; 1.709 ; opcodeFetch[5]        ; Estado.And_regImed_16 ; clock        ; clock       ; -0.500       ; -0.238     ; 1.177      ;
; 1.710 ; Estado.And_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; -0.024     ; 1.392      ;
; 1.710 ; Estado.And_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; -0.024     ; 1.392      ;
; 1.718 ; Estado.Sbb_regImed_16 ; ctrlULA[0]~reg0       ; clock        ; clock       ; -0.500       ; 0.401      ; 1.825      ;
; 1.719 ; opcodeFetch[5]        ; Estado.Adc_regImed_16 ; clock        ; clock       ; -0.500       ; -0.238     ; 1.187      ;
; 1.754 ; opcodeFetch[6]        ; Estado.Xor_regImed_16 ; clock        ; clock       ; -0.500       ; -0.237     ; 1.223      ;
; 1.757 ; opcodeFetch[6]        ; Estado.Or_regImed_16  ; clock        ; clock       ; -0.500       ; -0.237     ; 1.226      ;
; 1.761 ; opcodeFetch[7]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.167      ; 1.634      ;
; 1.762 ; Estado.Xor_regImed_16 ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; -0.024     ; 1.444      ;
; 1.764 ; opcodeFetch[7]        ; Estado.And_regImed_16 ; clock        ; clock       ; -0.500       ; 0.167      ; 1.637      ;
; 1.766 ; opcodeFetch[7]        ; Estado.Adc_regImed_16 ; clock        ; clock       ; -0.500       ; 0.167      ; 1.639      ;
; 1.773 ; opcodeFetch[4]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; -0.238     ; 1.241      ;
; 1.776 ; opcodeFetch[4]        ; Estado.And_regImed_16 ; clock        ; clock       ; -0.500       ; -0.238     ; 1.244      ;
; 1.777 ; Estado.Sbb_regImed_16 ; ctrlULA[1]~reg0       ; clock        ; clock       ; -0.500       ; -0.024     ; 1.459      ;
; 1.781 ; opcodeFetch[4]        ; Estado.Adc_regImed_16 ; clock        ; clock       ; -0.500       ; -0.238     ; 1.249      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'clock'                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Adc_regImed_16 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Add_regImed_16 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.And_regImed_16 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Busca          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Erro           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Fetch          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.FimInstrucao   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.OpRegImed16    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Or_regImed_16  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.ResultRegImed  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Sbb_regImed_16 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Sub_regImed_16 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Xor_regImed_16 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlDemuxData~reg0    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlRegData[0]~reg0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlRegData[1]~reg0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlRegData[2]~reg0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlULA[0]~reg0       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlULA[1]~reg0       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlULA[2]~reg0       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; habRegData~reg0       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; habULA~reg0           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; leEnd~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[10]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[11]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[12]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[13]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[14]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[15]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[4]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[5]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[6]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[7]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[8]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[9]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; regDataLe~reg0        ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.Adc_regImed_16 ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.Add_regImed_16 ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.And_regImed_16 ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.Busca          ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.Erro           ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.Fetch          ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.FimInstrucao   ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.OpRegImed16    ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.Or_regImed_16  ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.ResultRegImed  ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.Sbb_regImed_16 ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.Sub_regImed_16 ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.Xor_regImed_16 ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; ctrlDemuxData~reg0    ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; ctrlULA[0]~reg0       ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; habULA~reg0           ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; regDataLe~reg0        ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; leEnd~reg0            ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[0]~reg0   ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[1]~reg0   ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[2]~reg0   ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; ctrlULA[1]~reg0       ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; ctrlULA[2]~reg0       ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; habRegData~reg0       ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[0]        ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[10]       ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[11]       ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[12]       ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[13]       ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[14]       ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[15]       ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[1]        ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[2]        ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[3]        ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[4]        ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[5]        ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[6]        ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[7]        ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[8]        ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[9]        ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clock ; Rise       ; ctrlRegData[0]~reg0   ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clock ; Rise       ; ctrlRegData[1]~reg0   ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clock ; Rise       ; ctrlRegData[2]~reg0   ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clock ; Rise       ; ctrlULA[1]~reg0       ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clock ; Rise       ; ctrlULA[2]~reg0       ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clock ; Rise       ; habRegData~reg0       ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[3]        ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[4]        ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[5]        ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[6]        ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[0]        ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[10]       ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[11]       ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[12]       ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[13]       ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[14]       ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[15]       ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[1]        ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[2]        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; opcode[*]   ; clock      ; 2.187  ; 2.560  ; Rise       ; clock           ;
;  opcode[0]  ; clock      ; 2.187  ; 2.560  ; Rise       ; clock           ;
;  opcode[1]  ; clock      ; 1.477  ; 1.828  ; Rise       ; clock           ;
;  opcode[2]  ; clock      ; 1.841  ; 2.196  ; Rise       ; clock           ;
;  opcode[3]  ; clock      ; 1.060  ; 1.417  ; Rise       ; clock           ;
;  opcode[4]  ; clock      ; 1.223  ; 1.572  ; Rise       ; clock           ;
;  opcode[5]  ; clock      ; -0.659 ; -0.562 ; Rise       ; clock           ;
;  opcode[6]  ; clock      ; -0.668 ; -0.556 ; Rise       ; clock           ;
;  opcode[7]  ; clock      ; 1.917  ; 2.256  ; Rise       ; clock           ;
;  opcode[8]  ; clock      ; 1.946  ; 2.265  ; Rise       ; clock           ;
;  opcode[9]  ; clock      ; 1.839  ; 2.183  ; Rise       ; clock           ;
;  opcode[10] ; clock      ; 1.424  ; 1.778  ; Rise       ; clock           ;
;  opcode[11] ; clock      ; 1.853  ; 2.190  ; Rise       ; clock           ;
;  opcode[12] ; clock      ; 2.093  ; 2.420  ; Rise       ; clock           ;
;  opcode[13] ; clock      ; 1.861  ; 2.202  ; Rise       ; clock           ;
;  opcode[14] ; clock      ; 1.620  ; 1.970  ; Rise       ; clock           ;
;  opcode[15] ; clock      ; 1.653  ; 1.957  ; Rise       ; clock           ;
; reset       ; clock      ; 1.451  ; 1.494  ; Rise       ; clock           ;
; sitEnd      ; clock      ; 2.244  ; 2.672  ; Fall       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; opcode[*]   ; clock      ; 1.027  ; 0.930  ; Rise       ; clock           ;
;  opcode[0]  ; clock      ; -1.750 ; -2.115 ; Rise       ; clock           ;
;  opcode[1]  ; clock      ; -1.055 ; -1.388 ; Rise       ; clock           ;
;  opcode[2]  ; clock      ; -1.418 ; -1.765 ; Rise       ; clock           ;
;  opcode[3]  ; clock      ; -0.623 ; -0.961 ; Rise       ; clock           ;
;  opcode[4]  ; clock      ; -0.792 ; -1.134 ; Rise       ; clock           ;
;  opcode[5]  ; clock      ; 1.018  ; 0.930  ; Rise       ; clock           ;
;  opcode[6]  ; clock      ; 1.027  ; 0.925  ; Rise       ; clock           ;
;  opcode[7]  ; clock      ; -1.490 ; -1.823 ; Rise       ; clock           ;
;  opcode[8]  ; clock      ; -1.506 ; -1.808 ; Rise       ; clock           ;
;  opcode[9]  ; clock      ; -1.416 ; -1.754 ; Rise       ; clock           ;
;  opcode[10] ; clock      ; -1.004 ; -1.340 ; Rise       ; clock           ;
;  opcode[11] ; clock      ; -1.429 ; -1.760 ; Rise       ; clock           ;
;  opcode[12] ; clock      ; -1.660 ; -1.981 ; Rise       ; clock           ;
;  opcode[13] ; clock      ; -1.437 ; -1.772 ; Rise       ; clock           ;
;  opcode[14] ; clock      ; -1.206 ; -1.549 ; Rise       ; clock           ;
;  opcode[15] ; clock      ; -1.229 ; -1.511 ; Rise       ; clock           ;
; reset       ; clock      ; -1.022 ; -1.033 ; Rise       ; clock           ;
; sitEnd      ; clock      ; -0.925 ; -1.244 ; Fall       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ctrlDemuxData   ; clock      ; 6.561 ; 6.525 ; Rise       ; clock           ;
; ctrlRegData[*]  ; clock      ; 7.791 ; 7.916 ; Rise       ; clock           ;
;  ctrlRegData[0] ; clock      ; 7.791 ; 7.916 ; Rise       ; clock           ;
;  ctrlRegData[1] ; clock      ; 6.448 ; 6.445 ; Rise       ; clock           ;
;  ctrlRegData[2] ; clock      ; 6.086 ; 6.103 ; Rise       ; clock           ;
; ctrlULA[*]      ; clock      ; 6.486 ; 6.512 ; Rise       ; clock           ;
;  ctrlULA[0]     ; clock      ; 6.322 ; 6.337 ; Rise       ; clock           ;
;  ctrlULA[1]     ; clock      ; 6.486 ; 6.512 ; Rise       ; clock           ;
;  ctrlULA[2]     ; clock      ; 6.364 ; 6.297 ; Rise       ; clock           ;
; habRegData      ; clock      ; 6.423 ; 6.441 ; Rise       ; clock           ;
; habULA          ; clock      ; 7.018 ; 6.968 ; Rise       ; clock           ;
; leEnd           ; clock      ; 6.999 ; 7.015 ; Rise       ; clock           ;
; regDataLe       ; clock      ; 8.103 ; 8.164 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ctrlDemuxData   ; clock      ; 6.409 ; 6.373 ; Rise       ; clock           ;
; ctrlRegData[*]  ; clock      ; 5.952 ; 5.968 ; Rise       ; clock           ;
;  ctrlRegData[0] ; clock      ; 7.644 ; 7.768 ; Rise       ; clock           ;
;  ctrlRegData[1] ; clock      ; 6.299 ; 6.295 ; Rise       ; clock           ;
;  ctrlRegData[2] ; clock      ; 5.952 ; 5.968 ; Rise       ; clock           ;
; ctrlULA[*]      ; clock      ; 6.179 ; 6.154 ; Rise       ; clock           ;
;  ctrlULA[0]     ; clock      ; 6.179 ; 6.193 ; Rise       ; clock           ;
;  ctrlULA[1]     ; clock      ; 6.339 ; 6.364 ; Rise       ; clock           ;
;  ctrlULA[2]     ; clock      ; 6.220 ; 6.154 ; Rise       ; clock           ;
; habRegData      ; clock      ; 6.277 ; 6.293 ; Rise       ; clock           ;
; habULA          ; clock      ; 6.848 ; 6.799 ; Rise       ; clock           ;
; leEnd           ; clock      ; 6.829 ; 6.842 ; Rise       ; clock           ;
; regDataLe       ; clock      ; 7.944 ; 8.007 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 100C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary              ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 223.31 MHz ; 223.31 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clock ; -1.739 ; -48.095             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clock ; 0.329 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clock ; -3.000 ; -54.400                           ;
+-------+--------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clock'                                                                                        ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.739 ; opcodeFetch[10]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.030      ; 2.269      ;
; -1.735 ; opcodeFetch[9]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.030      ; 2.265      ;
; -1.639 ; opcodeFetch[3]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; -0.343     ; 1.796      ;
; -1.634 ; opcodeFetch[4]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; -0.343     ; 1.791      ;
; -1.627 ; Estado.Or_regImed_16  ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; -0.154     ; 1.973      ;
; -1.627 ; Estado.Or_regImed_16  ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; -0.154     ; 1.973      ;
; -1.626 ; Estado.Or_regImed_16  ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; -0.154     ; 1.972      ;
; -1.622 ; Estado.Or_regImed_16  ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; -0.154     ; 1.968      ;
; -1.528 ; opcodeFetch[6]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; -0.343     ; 1.685      ;
; -1.527 ; opcodeFetch[12]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.030      ; 2.057      ;
; -1.524 ; opcodeFetch[13]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.030      ; 2.054      ;
; -1.514 ; Estado.Fetch          ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; -0.152     ; 1.862      ;
; -1.492 ; opcodeFetch[8]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.030      ; 2.022      ;
; -1.467 ; opcodeFetch[11]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.030      ; 1.997      ;
; -1.441 ; Estado.Add_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; -0.154     ; 1.787      ;
; -1.441 ; Estado.Add_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; -0.154     ; 1.787      ;
; -1.440 ; Estado.Add_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; -0.154     ; 1.786      ;
; -1.436 ; Estado.Add_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; -0.154     ; 1.782      ;
; -1.434 ; opcodeFetch[10]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.030      ; 1.964      ;
; -1.430 ; opcodeFetch[9]        ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.030      ; 1.960      ;
; -1.413 ; Estado.Or_regImed_16  ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.210      ; 2.123      ;
; -1.412 ; Estado.Busca          ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; -0.153     ; 1.759      ;
; -1.407 ; Estado.OpRegImed16    ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; -0.153     ; 1.754      ;
; -1.389 ; opcodeFetch[5]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; -0.343     ; 1.546      ;
; -1.374 ; Estado.Fetch          ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; -0.152     ; 1.722      ;
; -1.374 ; Estado.Fetch          ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; -0.152     ; 1.722      ;
; -1.374 ; Estado.Fetch          ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; -0.152     ; 1.722      ;
; -1.370 ; Estado.ResultRegImed  ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; -0.153     ; 1.717      ;
; -1.369 ; Estado.Fetch          ; ctrlULA[1]~reg0       ; clock        ; clock       ; 0.500        ; -0.152     ; 1.717      ;
; -1.369 ; Estado.Fetch          ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; -0.152     ; 1.717      ;
; -1.324 ; Estado.Or_regImed_16  ; Estado.ResultRegImed  ; clock        ; clock       ; 1.000        ; -0.060     ; 2.264      ;
; -1.318 ; Estado.Sbb_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; -0.154     ; 1.664      ;
; -1.318 ; Estado.Sbb_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; -0.154     ; 1.664      ;
; -1.317 ; Estado.Fetch          ; opcodeFetch[7]        ; clock        ; clock       ; 0.500        ; -0.152     ; 1.665      ;
; -1.317 ; Estado.Fetch          ; opcodeFetch[15]       ; clock        ; clock       ; 0.500        ; -0.152     ; 1.665      ;
; -1.317 ; Estado.Fetch          ; opcodeFetch[14]       ; clock        ; clock       ; 0.500        ; -0.152     ; 1.665      ;
; -1.317 ; Estado.Fetch          ; opcodeFetch[13]       ; clock        ; clock       ; 0.500        ; -0.152     ; 1.665      ;
; -1.317 ; Estado.Fetch          ; opcodeFetch[12]       ; clock        ; clock       ; 0.500        ; -0.152     ; 1.665      ;
; -1.317 ; Estado.Fetch          ; opcodeFetch[8]        ; clock        ; clock       ; 0.500        ; -0.152     ; 1.665      ;
; -1.317 ; Estado.Fetch          ; opcodeFetch[11]       ; clock        ; clock       ; 0.500        ; -0.152     ; 1.665      ;
; -1.317 ; Estado.Fetch          ; opcodeFetch[9]        ; clock        ; clock       ; 0.500        ; -0.152     ; 1.665      ;
; -1.317 ; Estado.Fetch          ; opcodeFetch[10]       ; clock        ; clock       ; 0.500        ; -0.152     ; 1.665      ;
; -1.317 ; Estado.Fetch          ; opcodeFetch[0]        ; clock        ; clock       ; 0.500        ; -0.152     ; 1.665      ;
; -1.317 ; Estado.Fetch          ; opcodeFetch[1]        ; clock        ; clock       ; 0.500        ; -0.152     ; 1.665      ;
; -1.317 ; Estado.Fetch          ; opcodeFetch[2]        ; clock        ; clock       ; 0.500        ; -0.152     ; 1.665      ;
; -1.317 ; Estado.Sbb_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; -0.154     ; 1.663      ;
; -1.314 ; opcodeFetch[6]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; -0.343     ; 1.471      ;
; -1.313 ; Estado.Sbb_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; -0.154     ; 1.659      ;
; -1.312 ; Estado.OpRegImed16    ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; -0.153     ; 1.659      ;
; -1.311 ; Estado.OpRegImed16    ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; -0.153     ; 1.658      ;
; -1.308 ; Estado.OpRegImed16    ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; -0.153     ; 1.655      ;
; -1.308 ; Estado.OpRegImed16    ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; -0.153     ; 1.655      ;
; -1.307 ; Estado.OpRegImed16    ; ctrlULA[1]~reg0       ; clock        ; clock       ; 0.500        ; -0.153     ; 1.654      ;
; -1.296 ; opcodeFetch[6]        ; Estado.Sbb_regImed_16 ; clock        ; clock       ; 0.500        ; -0.343     ; 1.453      ;
; -1.285 ; Estado.Xor_regImed_16 ; ctrlULA[0]~reg0       ; clock        ; clock       ; 0.500        ; 0.210      ; 1.995      ;
; -1.279 ; opcodeFetch[15]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.030      ; 1.809      ;
; -1.272 ; Estado.Busca          ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; -0.153     ; 1.619      ;
; -1.272 ; Estado.Busca          ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; -0.153     ; 1.619      ;
; -1.272 ; Estado.Busca          ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; -0.153     ; 1.619      ;
; -1.267 ; Estado.Busca          ; ctrlULA[1]~reg0       ; clock        ; clock       ; 0.500        ; -0.153     ; 1.614      ;
; -1.267 ; Estado.Busca          ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; -0.153     ; 1.614      ;
; -1.253 ; opcodeFetch[14]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.030      ; 1.783      ;
; -1.251 ; Estado.ResultRegImed  ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; -0.153     ; 1.598      ;
; -1.250 ; Estado.ResultRegImed  ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; -0.153     ; 1.597      ;
; -1.247 ; Estado.ResultRegImed  ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; -0.153     ; 1.594      ;
; -1.247 ; Estado.ResultRegImed  ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; -0.153     ; 1.594      ;
; -1.246 ; Estado.ResultRegImed  ; ctrlULA[1]~reg0       ; clock        ; clock       ; 0.500        ; -0.153     ; 1.593      ;
; -1.227 ; Estado.Add_regImed_16 ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.210      ; 1.937      ;
; -1.222 ; opcodeFetch[12]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.030      ; 1.752      ;
; -1.219 ; opcodeFetch[13]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.030      ; 1.749      ;
; -1.211 ; Estado.Fetch          ; opcodeFetch[6]        ; clock        ; clock       ; 0.500        ; 0.206      ; 1.917      ;
; -1.211 ; Estado.Fetch          ; opcodeFetch[4]        ; clock        ; clock       ; 0.500        ; 0.206      ; 1.917      ;
; -1.211 ; Estado.Fetch          ; opcodeFetch[3]        ; clock        ; clock       ; 0.500        ; 0.206      ; 1.917      ;
; -1.211 ; Estado.Fetch          ; opcodeFetch[5]        ; clock        ; clock       ; 0.500        ; 0.206      ; 1.917      ;
; -1.210 ; Estado.Xor_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; -0.154     ; 1.556      ;
; -1.210 ; Estado.Xor_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; -0.154     ; 1.556      ;
; -1.210 ; Estado.Busca          ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.211      ; 1.921      ;
; -1.209 ; Estado.Xor_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; -0.154     ; 1.555      ;
; -1.205 ; Estado.Xor_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; -0.154     ; 1.551      ;
; -1.198 ; opcodeFetch[3]        ; Estado.And_regImed_16 ; clock        ; clock       ; 0.500        ; -0.343     ; 1.355      ;
; -1.187 ; opcodeFetch[8]        ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.030      ; 1.717      ;
; -1.183 ; opcodeFetch[3]        ; Estado.Adc_regImed_16 ; clock        ; clock       ; 0.500        ; -0.343     ; 1.340      ;
; -1.174 ; Estado.OpRegImed16    ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.211      ; 1.885      ;
; -1.163 ; opcodeFetch[6]        ; Estado.And_regImed_16 ; clock        ; clock       ; 0.500        ; -0.343     ; 1.320      ;
; -1.162 ; opcodeFetch[11]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.030      ; 1.692      ;
; -1.161 ; opcodeFetch[6]        ; Estado.Adc_regImed_16 ; clock        ; clock       ; 0.500        ; -0.343     ; 1.318      ;
; -1.159 ; opcodeFetch[6]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; -0.343     ; 1.316      ;
; -1.158 ; opcodeFetch[3]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; -0.343     ; 1.315      ;
; -1.146 ; opcodeFetch[7]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.030      ; 1.676      ;
; -1.143 ; Estado.Fetch          ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.212      ; 1.855      ;
; -1.138 ; Estado.Add_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 1.000        ; -0.060     ; 2.078      ;
; -1.126 ; Estado.Sbb_regImed_16 ; ctrlULA[0]~reg0       ; clock        ; clock       ; 0.500        ; 0.210      ; 1.836      ;
; -1.111 ; opcodeFetch[7]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.030      ; 1.641      ;
; -1.110 ; opcodeFetch[7]        ; Estado.Sbb_regImed_16 ; clock        ; clock       ; 0.500        ; 0.030      ; 1.640      ;
; -1.105 ; Estado.Or_regImed_16  ; ctrlULA[0]~reg0       ; clock        ; clock       ; 0.500        ; 0.210      ; 1.815      ;
; -1.104 ; Estado.Sbb_regImed_16 ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.210      ; 1.814      ;
; -1.054 ; Estado.Sbb_regImed_16 ; ctrlULA[1]~reg0       ; clock        ; clock       ; 0.500        ; -0.154     ; 1.400      ;
; -1.050 ; opcodeFetch[7]        ; Estado.And_regImed_16 ; clock        ; clock       ; 0.500        ; 0.030      ; 1.580      ;
; -1.048 ; opcodeFetch[7]        ; Estado.Adc_regImed_16 ; clock        ; clock       ; 0.500        ; 0.030      ; 1.578      ;
; -1.046 ; opcodeFetch[7]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.030      ; 1.576      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clock'                                                                                        ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.329 ; ctrlDemuxData~reg0    ; ctrlDemuxData~reg0    ; clock        ; clock       ; 0.000        ; 0.077      ; 0.574      ;
; 0.329 ; regDataLe~reg0        ; regDataLe~reg0        ; clock        ; clock       ; 0.000        ; 0.077      ; 0.574      ;
; 0.329 ; ctrlULA[0]~reg0       ; ctrlULA[0]~reg0       ; clock        ; clock       ; 0.000        ; 0.077      ; 0.574      ;
; 0.329 ; habULA~reg0           ; habULA~reg0           ; clock        ; clock       ; 0.000        ; 0.077      ; 0.574      ;
; 0.343 ; ctrlRegData[2]~reg0   ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.000        ; 0.063      ; 0.574      ;
; 0.343 ; ctrlRegData[1]~reg0   ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.000        ; 0.063      ; 0.574      ;
; 0.343 ; ctrlRegData[0]~reg0   ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.000        ; 0.063      ; 0.574      ;
; 0.343 ; habRegData~reg0       ; habRegData~reg0       ; clock        ; clock       ; 0.000        ; 0.063      ; 0.574      ;
; 0.343 ; ctrlULA[2]~reg0       ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.000        ; 0.063      ; 0.574      ;
; 0.343 ; ctrlULA[1]~reg0       ; ctrlULA[1]~reg0       ; clock        ; clock       ; 0.000        ; 0.063      ; 0.574      ;
; 0.347 ; Estado.Erro           ; Estado.Erro           ; clock        ; clock       ; 0.000        ; 0.059      ; 0.574      ;
; 0.347 ; Estado.OpRegImed16    ; Estado.OpRegImed16    ; clock        ; clock       ; 0.000        ; 0.059      ; 0.574      ;
; 0.347 ; Estado.Busca          ; Estado.Busca          ; clock        ; clock       ; 0.000        ; 0.059      ; 0.574      ;
; 0.711 ; leEnd~reg0            ; leEnd~reg0            ; clock        ; clock       ; 0.000        ; 0.077      ; 0.956      ;
; 0.730 ; opcodeFetch[1]        ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.000        ; 0.063      ; 0.961      ;
; 0.742 ; opcodeFetch[2]        ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.000        ; 0.063      ; 0.973      ;
; 0.745 ; Estado.Erro           ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.349      ; 0.782      ;
; 0.872 ; Estado.ResultRegImed  ; Estado.FimInstrucao   ; clock        ; clock       ; 0.000        ; 0.058      ; 1.098      ;
; 0.893 ; Estado.Busca          ; Estado.Fetch          ; clock        ; clock       ; 0.000        ; 0.058      ; 1.119      ;
; 0.910 ; opcodeFetch[0]        ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.000        ; 0.063      ; 1.141      ;
; 0.941 ; Estado.FimInstrucao   ; Estado.Busca          ; clock        ; clock       ; 0.000        ; 0.060      ; 1.169      ;
; 0.959 ; Estado.Erro           ; ctrlDemuxData~reg0    ; clock        ; clock       ; -0.500       ; 0.349      ; 0.996      ;
; 0.961 ; Estado.Fetch          ; Estado.OpRegImed16    ; clock        ; clock       ; 0.000        ; 0.060      ; 1.189      ;
; 0.965 ; Estado.Busca          ; ctrlDemuxData~reg0    ; clock        ; clock       ; -0.500       ; 0.349      ; 1.002      ;
; 1.006 ; Estado.OpRegImed16    ; ctrlDemuxData~reg0    ; clock        ; clock       ; -0.500       ; 0.349      ; 1.043      ;
; 1.021 ; Estado.Fetch          ; Estado.Erro           ; clock        ; clock       ; 0.000        ; 0.060      ; 1.249      ;
; 1.080 ; Estado.Busca          ; leEnd~reg0            ; clock        ; clock       ; -0.500       ; 0.349      ; 1.117      ;
; 1.111 ; Estado.FimInstrucao   ; leEnd~reg0            ; clock        ; clock       ; -0.500       ; 0.350      ; 1.149      ;
; 1.143 ; Estado.OpRegImed16    ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.349      ; 1.180      ;
; 1.143 ; Estado.OpRegImed16    ; Estado.Or_regImed_16  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.371      ;
; 1.144 ; Estado.OpRegImed16    ; Estado.Xor_regImed_16 ; clock        ; clock       ; 0.000        ; 0.060      ; 1.372      ;
; 1.171 ; Estado.Sub_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 0.000        ; 0.059      ; 1.398      ;
; 1.173 ; opcodeFetch[5]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; -0.204     ; 0.657      ;
; 1.173 ; opcodeFetch[5]        ; Estado.Sbb_regImed_16 ; clock        ; clock       ; -0.500       ; -0.204     ; 0.657      ;
; 1.183 ; Estado.FimInstrucao   ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.350      ; 1.221      ;
; 1.200 ; Estado.Sub_regImed_16 ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.349      ; 1.237      ;
; 1.223 ; Estado.OpRegImed16    ; leEnd~reg0            ; clock        ; clock       ; -0.500       ; 0.349      ; 1.260      ;
; 1.240 ; Estado.OpRegImed16    ; Estado.Erro           ; clock        ; clock       ; 0.000        ; 0.059      ; 1.467      ;
; 1.254 ; Estado.OpRegImed16    ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.000        ; 0.059      ; 1.481      ;
; 1.258 ; Estado.OpRegImed16    ; Estado.And_regImed_16 ; clock        ; clock       ; 0.000        ; 0.059      ; 1.485      ;
; 1.260 ; Estado.OpRegImed16    ; Estado.Adc_regImed_16 ; clock        ; clock       ; 0.000        ; 0.059      ; 1.487      ;
; 1.290 ; opcodeFetch[4]        ; Estado.Or_regImed_16  ; clock        ; clock       ; -0.500       ; -0.204     ; 0.774      ;
; 1.302 ; opcodeFetch[4]        ; Estado.Xor_regImed_16 ; clock        ; clock       ; -0.500       ; -0.204     ; 0.786      ;
; 1.310 ; Estado.Adc_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 0.000        ; 0.059      ; 1.537      ;
; 1.314 ; Estado.ResultRegImed  ; ctrlULA[0]~reg0       ; clock        ; clock       ; -0.500       ; 0.349      ; 1.351      ;
; 1.314 ; Estado.And_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 0.000        ; 0.059      ; 1.541      ;
; 1.328 ; Estado.Busca          ; ctrlULA[0]~reg0       ; clock        ; clock       ; -0.500       ; 0.349      ; 1.365      ;
; 1.331 ; Estado.Adc_regImed_16 ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.349      ; 1.368      ;
; 1.335 ; Estado.And_regImed_16 ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.349      ; 1.372      ;
; 1.354 ; Estado.ResultRegImed  ; leEnd~reg0            ; clock        ; clock       ; -0.500       ; 0.349      ; 1.391      ;
; 1.356 ; Estado.OpRegImed16    ; ctrlULA[0]~reg0       ; clock        ; clock       ; -0.500       ; 0.349      ; 1.393      ;
; 1.363 ; Estado.OpRegImed16    ; Estado.Sbb_regImed_16 ; clock        ; clock       ; 0.000        ; 0.060      ; 1.591      ;
; 1.387 ; Estado.Fetch          ; ctrlULA[0]~reg0       ; clock        ; clock       ; -0.500       ; 0.350      ; 1.425      ;
; 1.395 ; opcodeFetch[5]        ; Estado.Or_regImed_16  ; clock        ; clock       ; -0.500       ; -0.204     ; 0.879      ;
; 1.395 ; opcodeFetch[5]        ; Estado.Xor_regImed_16 ; clock        ; clock       ; -0.500       ; -0.204     ; 0.879      ;
; 1.397 ; Estado.OpRegImed16    ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.000        ; 0.060      ; 1.625      ;
; 1.398 ; opcodeFetch[3]        ; Estado.Or_regImed_16  ; clock        ; clock       ; -0.500       ; -0.204     ; 0.882      ;
; 1.403 ; Estado.Sub_regImed_16 ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; -0.029     ; 1.062      ;
; 1.408 ; opcodeFetch[4]        ; Estado.Sbb_regImed_16 ; clock        ; clock       ; -0.500       ; -0.204     ; 0.892      ;
; 1.417 ; opcodeFetch[3]        ; Estado.Xor_regImed_16 ; clock        ; clock       ; -0.500       ; -0.204     ; 0.901      ;
; 1.436 ; opcodeFetch[7]        ; Estado.Or_regImed_16  ; clock        ; clock       ; -0.500       ; 0.154      ; 1.278      ;
; 1.437 ; opcodeFetch[7]        ; Estado.Xor_regImed_16 ; clock        ; clock       ; -0.500       ; 0.154      ; 1.279      ;
; 1.441 ; Estado.Sub_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; -0.029     ; 1.100      ;
; 1.444 ; opcodeFetch[3]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; -0.204     ; 0.928      ;
; 1.445 ; Estado.Sub_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; -0.029     ; 1.104      ;
; 1.446 ; Estado.Sub_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; -0.029     ; 1.105      ;
; 1.446 ; Estado.Sub_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; -0.029     ; 1.105      ;
; 1.461 ; opcodeFetch[3]        ; Estado.Sbb_regImed_16 ; clock        ; clock       ; -0.500       ; -0.204     ; 0.945      ;
; 1.462 ; opcodeFetch[4]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; -0.204     ; 0.946      ;
; 1.486 ; Estado.Xor_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 0.000        ; 0.059      ; 1.713      ;
; 1.488 ; opcodeFetch[14]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.153      ; 1.329      ;
; 1.493 ; Estado.Or_regImed_16  ; ctrlULA[0]~reg0       ; clock        ; clock       ; -0.500       ; 0.349      ; 1.530      ;
; 1.494 ; Estado.Xor_regImed_16 ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.349      ; 1.531      ;
; 1.522 ; opcodeFetch[15]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.153      ; 1.363      ;
; 1.523 ; Estado.FimInstrucao   ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.350      ; 1.561      ;
; 1.529 ; Estado.Adc_regImed_16 ; ctrlULA[1]~reg0       ; clock        ; clock       ; -0.500       ; -0.029     ; 1.188      ;
; 1.532 ; Estado.And_regImed_16 ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; -0.029     ; 1.191      ;
; 1.532 ; Estado.And_regImed_16 ; ctrlULA[1]~reg0       ; clock        ; clock       ; -0.500       ; -0.029     ; 1.191      ;
; 1.543 ; opcodeFetch[5]        ; Estado.And_regImed_16 ; clock        ; clock       ; -0.500       ; -0.205     ; 1.026      ;
; 1.547 ; opcodeFetch[7]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.153      ; 1.388      ;
; 1.550 ; Estado.Sbb_regImed_16 ; ctrlULA[0]~reg0       ; clock        ; clock       ; -0.500       ; 0.349      ; 1.587      ;
; 1.551 ; opcodeFetch[7]        ; Estado.And_regImed_16 ; clock        ; clock       ; -0.500       ; 0.153      ; 1.392      ;
; 1.553 ; opcodeFetch[7]        ; Estado.Adc_regImed_16 ; clock        ; clock       ; -0.500       ; 0.153      ; 1.394      ;
; 1.562 ; opcodeFetch[5]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; -0.205     ; 1.045      ;
; 1.564 ; opcodeFetch[5]        ; Estado.Adc_regImed_16 ; clock        ; clock       ; -0.500       ; -0.205     ; 1.047      ;
; 1.573 ; Estado.Xor_regImed_16 ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; -0.029     ; 1.232      ;
; 1.580 ; Estado.Adc_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; -0.029     ; 1.239      ;
; 1.584 ; Estado.And_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; -0.029     ; 1.243      ;
; 1.584 ; Estado.Adc_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; -0.029     ; 1.243      ;
; 1.585 ; Estado.Adc_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; -0.029     ; 1.244      ;
; 1.585 ; Estado.Adc_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; -0.029     ; 1.244      ;
; 1.588 ; Estado.And_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; -0.029     ; 1.247      ;
; 1.589 ; Estado.And_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; -0.029     ; 1.248      ;
; 1.589 ; Estado.And_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; -0.029     ; 1.248      ;
; 1.595 ; Estado.Sbb_regImed_16 ; ctrlULA[1]~reg0       ; clock        ; clock       ; -0.500       ; -0.029     ; 1.254      ;
; 1.597 ; opcodeFetch[4]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; -0.205     ; 1.080      ;
; 1.600 ; opcodeFetch[4]        ; Estado.And_regImed_16 ; clock        ; clock       ; -0.500       ; -0.205     ; 1.083      ;
; 1.614 ; Estado.Sbb_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 0.000        ; 0.059      ; 1.841      ;
; 1.617 ; opcodeFetch[6]        ; Estado.Xor_regImed_16 ; clock        ; clock       ; -0.500       ; -0.204     ; 1.101      ;
; 1.618 ; opcodeFetch[4]        ; Estado.Adc_regImed_16 ; clock        ; clock       ; -0.500       ; -0.205     ; 1.101      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clock'                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Adc_regImed_16 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Add_regImed_16 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.And_regImed_16 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Busca          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Erro           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Fetch          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.FimInstrucao   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.OpRegImed16    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Or_regImed_16  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.ResultRegImed  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Sbb_regImed_16 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Sub_regImed_16 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Xor_regImed_16 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlDemuxData~reg0    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlRegData[0]~reg0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlRegData[1]~reg0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlRegData[2]~reg0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlULA[0]~reg0       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlULA[1]~reg0       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlULA[2]~reg0       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; habRegData~reg0       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; habULA~reg0           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; leEnd~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[10]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[11]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[12]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[13]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[14]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[15]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[4]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[5]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[6]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[7]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[8]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[9]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; regDataLe~reg0        ;
; 0.208  ; 0.426        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.Adc_regImed_16 ;
; 0.208  ; 0.426        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.And_regImed_16 ;
; 0.208  ; 0.426        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.Busca          ;
; 0.208  ; 0.426        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.Erro           ;
; 0.208  ; 0.426        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.OpRegImed16    ;
; 0.208  ; 0.426        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.ResultRegImed  ;
; 0.208  ; 0.426        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.Sub_regImed_16 ;
; 0.209  ; 0.427        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.Add_regImed_16 ;
; 0.209  ; 0.427        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.Fetch          ;
; 0.209  ; 0.427        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.FimInstrucao   ;
; 0.209  ; 0.427        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.Or_regImed_16  ;
; 0.209  ; 0.427        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.Sbb_regImed_16 ;
; 0.209  ; 0.427        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.Xor_regImed_16 ;
; 0.246  ; 0.432        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[0]~reg0   ;
; 0.246  ; 0.432        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[1]~reg0   ;
; 0.246  ; 0.432        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[2]~reg0   ;
; 0.246  ; 0.432        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; ctrlULA[1]~reg0       ;
; 0.246  ; 0.432        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; ctrlULA[2]~reg0       ;
; 0.246  ; 0.432        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; habRegData~reg0       ;
; 0.247  ; 0.433        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[0]        ;
; 0.247  ; 0.433        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[10]       ;
; 0.247  ; 0.433        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[11]       ;
; 0.247  ; 0.433        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[12]       ;
; 0.247  ; 0.433        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[13]       ;
; 0.247  ; 0.433        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[14]       ;
; 0.247  ; 0.433        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[15]       ;
; 0.247  ; 0.433        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[1]        ;
; 0.247  ; 0.433        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[2]        ;
; 0.247  ; 0.433        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[7]        ;
; 0.247  ; 0.433        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[8]        ;
; 0.247  ; 0.433        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[9]        ;
; 0.264  ; 0.450        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; ctrlDemuxData~reg0    ;
; 0.264  ; 0.450        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; ctrlULA[0]~reg0       ;
; 0.264  ; 0.450        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; habULA~reg0           ;
; 0.264  ; 0.450        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; leEnd~reg0            ;
; 0.264  ; 0.450        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; regDataLe~reg0        ;
; 0.270  ; 0.456        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[3]        ;
; 0.270  ; 0.456        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[4]        ;
; 0.270  ; 0.456        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[5]        ;
; 0.270  ; 0.456        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[6]        ;
; 0.323  ; 0.541        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[3]        ;
; 0.323  ; 0.541        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[4]        ;
; 0.323  ; 0.541        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[5]        ;
; 0.323  ; 0.541        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[6]        ;
; 0.330  ; 0.548        ; 0.218          ; High Pulse Width ; clock ; Rise       ; ctrlDemuxData~reg0    ;
; 0.330  ; 0.548        ; 0.218          ; High Pulse Width ; clock ; Rise       ; ctrlULA[0]~reg0       ;
; 0.330  ; 0.548        ; 0.218          ; High Pulse Width ; clock ; Rise       ; habULA~reg0           ;
; 0.330  ; 0.548        ; 0.218          ; High Pulse Width ; clock ; Rise       ; leEnd~reg0            ;
; 0.330  ; 0.548        ; 0.218          ; High Pulse Width ; clock ; Rise       ; regDataLe~reg0        ;
; 0.347  ; 0.565        ; 0.218          ; High Pulse Width ; clock ; Rise       ; ctrlRegData[0]~reg0   ;
; 0.347  ; 0.565        ; 0.218          ; High Pulse Width ; clock ; Rise       ; ctrlRegData[1]~reg0   ;
; 0.347  ; 0.565        ; 0.218          ; High Pulse Width ; clock ; Rise       ; ctrlRegData[2]~reg0   ;
; 0.347  ; 0.565        ; 0.218          ; High Pulse Width ; clock ; Rise       ; ctrlULA[1]~reg0       ;
; 0.347  ; 0.565        ; 0.218          ; High Pulse Width ; clock ; Rise       ; ctrlULA[2]~reg0       ;
; 0.347  ; 0.565        ; 0.218          ; High Pulse Width ; clock ; Rise       ; habRegData~reg0       ;
; 0.348  ; 0.566        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[0]        ;
; 0.348  ; 0.566        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[10]       ;
; 0.348  ; 0.566        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[11]       ;
; 0.348  ; 0.566        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[12]       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; opcode[*]   ; clock      ; 1.792  ; 2.013  ; Rise       ; clock           ;
;  opcode[0]  ; clock      ; 1.792  ; 2.013  ; Rise       ; clock           ;
;  opcode[1]  ; clock      ; 1.142  ; 1.365  ; Rise       ; clock           ;
;  opcode[2]  ; clock      ; 1.476  ; 1.697  ; Rise       ; clock           ;
;  opcode[3]  ; clock      ; 0.776  ; 1.003  ; Rise       ; clock           ;
;  opcode[4]  ; clock      ; 0.906  ; 1.157  ; Rise       ; clock           ;
;  opcode[5]  ; clock      ; -0.550 ; -0.361 ; Rise       ; clock           ;
;  opcode[6]  ; clock      ; -0.574 ; -0.361 ; Rise       ; clock           ;
;  opcode[7]  ; clock      ; 1.546  ; 1.745  ; Rise       ; clock           ;
;  opcode[8]  ; clock      ; 1.587  ; 1.737  ; Rise       ; clock           ;
;  opcode[9]  ; clock      ; 1.473  ; 1.688  ; Rise       ; clock           ;
;  opcode[10] ; clock      ; 1.094  ; 1.323  ; Rise       ; clock           ;
;  opcode[11] ; clock      ; 1.483  ; 1.693  ; Rise       ; clock           ;
;  opcode[12] ; clock      ; 1.709  ; 1.888  ; Rise       ; clock           ;
;  opcode[13] ; clock      ; 1.491  ; 1.705  ; Rise       ; clock           ;
;  opcode[14] ; clock      ; 1.260  ; 1.512  ; Rise       ; clock           ;
;  opcode[15] ; clock      ; 1.331  ; 1.474  ; Rise       ; clock           ;
; reset       ; clock      ; 1.310  ; 1.468  ; Rise       ; clock           ;
; sitEnd      ; clock      ; 1.823  ; 2.064  ; Fall       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; opcode[*]   ; clock      ; 0.887  ; 0.687  ; Rise       ; clock           ;
;  opcode[0]  ; clock      ; -1.421 ; -1.638 ; Rise       ; clock           ;
;  opcode[1]  ; clock      ; -0.784 ; -0.994 ; Rise       ; clock           ;
;  opcode[2]  ; clock      ; -1.118 ; -1.334 ; Rise       ; clock           ;
;  opcode[3]  ; clock      ; -0.403 ; -0.617 ; Rise       ; clock           ;
;  opcode[4]  ; clock      ; -0.542 ; -0.786 ; Rise       ; clock           ;
;  opcode[5]  ; clock      ; 0.864  ; 0.686  ; Rise       ; clock           ;
;  opcode[6]  ; clock      ; 0.887  ; 0.687  ; Rise       ; clock           ;
;  opcode[7]  ; clock      ; -1.186 ; -1.380 ; Rise       ; clock           ;
;  opcode[8]  ; clock      ; -1.213 ; -1.353 ; Rise       ; clock           ;
;  opcode[9]  ; clock      ; -1.115 ; -1.326 ; Rise       ; clock           ;
;  opcode[10] ; clock      ; -0.738 ; -0.954 ; Rise       ; clock           ;
;  opcode[11] ; clock      ; -1.125 ; -1.330 ; Rise       ; clock           ;
;  opcode[12] ; clock      ; -1.342 ; -1.518 ; Rise       ; clock           ;
;  opcode[13] ; clock      ; -1.132 ; -1.342 ; Rise       ; clock           ;
;  opcode[14] ; clock      ; -0.911 ; -1.157 ; Rise       ; clock           ;
;  opcode[15] ; clock      ; -0.966 ; -1.097 ; Rise       ; clock           ;
; reset       ; clock      ; -0.943 ; -1.052 ; Rise       ; clock           ;
; sitEnd      ; clock      ; -0.674 ; -0.856 ; Fall       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ctrlDemuxData   ; clock      ; 6.098 ; 6.016 ; Rise       ; clock           ;
; ctrlRegData[*]  ; clock      ; 7.367 ; 7.410 ; Rise       ; clock           ;
;  ctrlRegData[0] ; clock      ; 7.367 ; 7.410 ; Rise       ; clock           ;
;  ctrlRegData[1] ; clock      ; 6.009 ; 5.913 ; Rise       ; clock           ;
;  ctrlRegData[2] ; clock      ; 5.693 ; 5.626 ; Rise       ; clock           ;
; ctrlULA[*]      ; clock      ; 6.065 ; 6.009 ; Rise       ; clock           ;
;  ctrlULA[0]     ; clock      ; 5.887 ; 5.856 ; Rise       ; clock           ;
;  ctrlULA[1]     ; clock      ; 6.065 ; 6.009 ; Rise       ; clock           ;
;  ctrlULA[2]     ; clock      ; 5.934 ; 5.792 ; Rise       ; clock           ;
; habRegData      ; clock      ; 6.002 ; 5.938 ; Rise       ; clock           ;
; habULA          ; clock      ; 6.520 ; 6.370 ; Rise       ; clock           ;
; leEnd           ; clock      ; 6.511 ; 6.426 ; Rise       ; clock           ;
; regDataLe       ; clock      ; 7.642 ; 7.630 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ctrlDemuxData   ; clock      ; 5.965 ; 5.886 ; Rise       ; clock           ;
; ctrlRegData[*]  ; clock      ; 5.574 ; 5.509 ; Rise       ; clock           ;
;  ctrlRegData[0] ; clock      ; 7.236 ; 7.281 ; Rise       ; clock           ;
;  ctrlRegData[1] ; clock      ; 5.877 ; 5.785 ; Rise       ; clock           ;
;  ctrlRegData[2] ; clock      ; 5.574 ; 5.509 ; Rise       ; clock           ;
; ctrlULA[*]      ; clock      ; 5.763 ; 5.669 ; Rise       ; clock           ;
;  ctrlULA[0]     ; clock      ; 5.763 ; 5.732 ; Rise       ; clock           ;
;  ctrlULA[1]     ; clock      ; 5.934 ; 5.880 ; Rise       ; clock           ;
;  ctrlULA[2]     ; clock      ; 5.807 ; 5.669 ; Rise       ; clock           ;
; habRegData      ; clock      ; 5.872 ; 5.810 ; Rise       ; clock           ;
; habULA          ; clock      ; 6.371 ; 6.226 ; Rise       ; clock           ;
; leEnd           ; clock      ; 6.362 ; 6.279 ; Rise       ; clock           ;
; regDataLe       ; clock      ; 7.502 ; 7.495 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clock ; -0.958 ; -21.874             ;
+-------+--------+---------------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clock ; 0.172 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clock ; -3.000 ; -45.698                           ;
+-------+--------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clock'                                                                                      ;
+--------+-----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.958 ; Estado.Or_regImed_16  ; ctrlRegData[0]~reg0 ; clock        ; clock       ; 0.500        ; -0.415     ; 1.031      ;
; -0.958 ; Estado.Or_regImed_16  ; ctrlRegData[1]~reg0 ; clock        ; clock       ; 0.500        ; -0.415     ; 1.031      ;
; -0.957 ; Estado.Or_regImed_16  ; ctrlRegData[2]~reg0 ; clock        ; clock       ; 0.500        ; -0.415     ; 1.030      ;
; -0.951 ; Estado.Or_regImed_16  ; habRegData~reg0     ; clock        ; clock       ; 0.500        ; -0.415     ; 1.024      ;
; -0.900 ; Estado.Fetch          ; ctrlRegData[2]~reg0 ; clock        ; clock       ; 0.500        ; -0.414     ; 0.974      ;
; -0.870 ; Estado.OpRegImed16    ; ctrlRegData[2]~reg0 ; clock        ; clock       ; 0.500        ; -0.414     ; 0.944      ;
; -0.868 ; Estado.Add_regImed_16 ; ctrlRegData[0]~reg0 ; clock        ; clock       ; 0.500        ; -0.415     ; 0.941      ;
; -0.868 ; Estado.Add_regImed_16 ; ctrlRegData[1]~reg0 ; clock        ; clock       ; 0.500        ; -0.415     ; 0.941      ;
; -0.867 ; Estado.Add_regImed_16 ; ctrlRegData[2]~reg0 ; clock        ; clock       ; 0.500        ; -0.415     ; 0.940      ;
; -0.861 ; Estado.Add_regImed_16 ; habRegData~reg0     ; clock        ; clock       ; 0.500        ; -0.415     ; 0.934      ;
; -0.850 ; Estado.Fetch          ; habRegData~reg0     ; clock        ; clock       ; 0.500        ; -0.414     ; 0.924      ;
; -0.846 ; Estado.Fetch          ; ctrlRegData[0]~reg0 ; clock        ; clock       ; 0.500        ; -0.414     ; 0.920      ;
; -0.846 ; Estado.Fetch          ; ctrlRegData[1]~reg0 ; clock        ; clock       ; 0.500        ; -0.414     ; 0.920      ;
; -0.845 ; Estado.Fetch          ; ctrlULA[1]~reg0     ; clock        ; clock       ; 0.500        ; -0.414     ; 0.919      ;
; -0.843 ; Estado.Fetch          ; ctrlULA[2]~reg0     ; clock        ; clock       ; 0.500        ; -0.414     ; 0.917      ;
; -0.840 ; Estado.ResultRegImed  ; ctrlRegData[2]~reg0 ; clock        ; clock       ; 0.500        ; -0.414     ; 0.914      ;
; -0.838 ; Estado.Or_regImed_16  ; regDataLe~reg0      ; clock        ; clock       ; 0.500        ; -0.234     ; 1.092      ;
; -0.820 ; Estado.OpRegImed16    ; habRegData~reg0     ; clock        ; clock       ; 0.500        ; -0.414     ; 0.894      ;
; -0.816 ; Estado.OpRegImed16    ; ctrlRegData[0]~reg0 ; clock        ; clock       ; 0.500        ; -0.414     ; 0.890      ;
; -0.816 ; Estado.OpRegImed16    ; ctrlRegData[1]~reg0 ; clock        ; clock       ; 0.500        ; -0.414     ; 0.890      ;
; -0.815 ; Estado.OpRegImed16    ; ctrlULA[1]~reg0     ; clock        ; clock       ; 0.500        ; -0.414     ; 0.889      ;
; -0.813 ; Estado.OpRegImed16    ; ctrlULA[2]~reg0     ; clock        ; clock       ; 0.500        ; -0.414     ; 0.887      ;
; -0.811 ; Estado.Busca          ; ctrlRegData[2]~reg0 ; clock        ; clock       ; 0.500        ; -0.414     ; 0.885      ;
; -0.806 ; Estado.Sbb_regImed_16 ; ctrlRegData[0]~reg0 ; clock        ; clock       ; 0.500        ; -0.415     ; 0.879      ;
; -0.806 ; Estado.Sbb_regImed_16 ; ctrlRegData[1]~reg0 ; clock        ; clock       ; 0.500        ; -0.415     ; 0.879      ;
; -0.805 ; Estado.Sbb_regImed_16 ; ctrlRegData[2]~reg0 ; clock        ; clock       ; 0.500        ; -0.415     ; 0.878      ;
; -0.799 ; Estado.Sbb_regImed_16 ; habRegData~reg0     ; clock        ; clock       ; 0.500        ; -0.415     ; 0.872      ;
; -0.790 ; Estado.ResultRegImed  ; habRegData~reg0     ; clock        ; clock       ; 0.500        ; -0.414     ; 0.864      ;
; -0.786 ; Estado.ResultRegImed  ; ctrlRegData[0]~reg0 ; clock        ; clock       ; 0.500        ; -0.414     ; 0.860      ;
; -0.786 ; Estado.ResultRegImed  ; ctrlRegData[1]~reg0 ; clock        ; clock       ; 0.500        ; -0.414     ; 0.860      ;
; -0.785 ; Estado.ResultRegImed  ; ctrlULA[1]~reg0     ; clock        ; clock       ; 0.500        ; -0.414     ; 0.859      ;
; -0.784 ; Estado.Fetch          ; opcodeFetch[7]      ; clock        ; clock       ; 0.500        ; -0.414     ; 0.858      ;
; -0.784 ; Estado.Fetch          ; opcodeFetch[15]     ; clock        ; clock       ; 0.500        ; -0.414     ; 0.858      ;
; -0.784 ; Estado.Fetch          ; opcodeFetch[14]     ; clock        ; clock       ; 0.500        ; -0.414     ; 0.858      ;
; -0.784 ; Estado.Fetch          ; opcodeFetch[13]     ; clock        ; clock       ; 0.500        ; -0.414     ; 0.858      ;
; -0.784 ; Estado.Fetch          ; opcodeFetch[12]     ; clock        ; clock       ; 0.500        ; -0.414     ; 0.858      ;
; -0.784 ; Estado.Fetch          ; opcodeFetch[8]      ; clock        ; clock       ; 0.500        ; -0.414     ; 0.858      ;
; -0.784 ; Estado.Fetch          ; opcodeFetch[11]     ; clock        ; clock       ; 0.500        ; -0.414     ; 0.858      ;
; -0.784 ; Estado.Fetch          ; opcodeFetch[9]      ; clock        ; clock       ; 0.500        ; -0.414     ; 0.858      ;
; -0.784 ; Estado.Fetch          ; opcodeFetch[10]     ; clock        ; clock       ; 0.500        ; -0.414     ; 0.858      ;
; -0.784 ; Estado.Fetch          ; opcodeFetch[0]      ; clock        ; clock       ; 0.500        ; -0.414     ; 0.858      ;
; -0.784 ; Estado.Fetch          ; opcodeFetch[1]      ; clock        ; clock       ; 0.500        ; -0.414     ; 0.858      ;
; -0.784 ; Estado.Fetch          ; opcodeFetch[2]      ; clock        ; clock       ; 0.500        ; -0.414     ; 0.858      ;
; -0.783 ; Estado.ResultRegImed  ; ctrlULA[2]~reg0     ; clock        ; clock       ; 0.500        ; -0.414     ; 0.857      ;
; -0.761 ; Estado.Busca          ; habRegData~reg0     ; clock        ; clock       ; 0.500        ; -0.414     ; 0.835      ;
; -0.757 ; Estado.Busca          ; ctrlRegData[0]~reg0 ; clock        ; clock       ; 0.500        ; -0.414     ; 0.831      ;
; -0.757 ; Estado.Busca          ; ctrlRegData[1]~reg0 ; clock        ; clock       ; 0.500        ; -0.414     ; 0.831      ;
; -0.756 ; Estado.Busca          ; ctrlULA[1]~reg0     ; clock        ; clock       ; 0.500        ; -0.414     ; 0.830      ;
; -0.754 ; Estado.Busca          ; ctrlULA[2]~reg0     ; clock        ; clock       ; 0.500        ; -0.414     ; 0.828      ;
; -0.750 ; Estado.Xor_regImed_16 ; ctrlULA[0]~reg0     ; clock        ; clock       ; 0.500        ; -0.234     ; 1.004      ;
; -0.748 ; Estado.Add_regImed_16 ; regDataLe~reg0      ; clock        ; clock       ; 0.500        ; -0.234     ; 1.002      ;
; -0.741 ; Estado.Xor_regImed_16 ; ctrlRegData[0]~reg0 ; clock        ; clock       ; 0.500        ; -0.415     ; 0.814      ;
; -0.741 ; Estado.Xor_regImed_16 ; ctrlRegData[1]~reg0 ; clock        ; clock       ; 0.500        ; -0.415     ; 0.814      ;
; -0.740 ; Estado.Xor_regImed_16 ; ctrlRegData[2]~reg0 ; clock        ; clock       ; 0.500        ; -0.415     ; 0.813      ;
; -0.734 ; Estado.Xor_regImed_16 ; habRegData~reg0     ; clock        ; clock       ; 0.500        ; -0.415     ; 0.807      ;
; -0.729 ; Estado.Fetch          ; opcodeFetch[6]      ; clock        ; clock       ; 0.500        ; -0.235     ; 0.982      ;
; -0.729 ; Estado.Fetch          ; opcodeFetch[4]      ; clock        ; clock       ; 0.500        ; -0.235     ; 0.982      ;
; -0.729 ; Estado.Fetch          ; opcodeFetch[3]      ; clock        ; clock       ; 0.500        ; -0.235     ; 0.982      ;
; -0.729 ; Estado.Fetch          ; opcodeFetch[5]      ; clock        ; clock       ; 0.500        ; -0.235     ; 0.982      ;
; -0.727 ; Estado.OpRegImed16    ; regDataLe~reg0      ; clock        ; clock       ; 0.500        ; -0.233     ; 0.982      ;
; -0.713 ; Estado.Fetch          ; regDataLe~reg0      ; clock        ; clock       ; 0.500        ; -0.233     ; 0.968      ;
; -0.713 ; Estado.Busca          ; regDataLe~reg0      ; clock        ; clock       ; 0.500        ; -0.233     ; 0.968      ;
; -0.686 ; Estado.Sbb_regImed_16 ; regDataLe~reg0      ; clock        ; clock       ; 0.500        ; -0.234     ; 0.940      ;
; -0.657 ; Estado.Sbb_regImed_16 ; ctrlULA[0]~reg0     ; clock        ; clock       ; 0.500        ; -0.234     ; 0.911      ;
; -0.649 ; Estado.Sbb_regImed_16 ; ctrlULA[1]~reg0     ; clock        ; clock       ; 0.500        ; -0.415     ; 0.722      ;
; -0.646 ; Estado.FimInstrucao   ; regDataLe~reg0      ; clock        ; clock       ; 0.500        ; -0.233     ; 0.901      ;
; -0.638 ; Estado.Adc_regImed_16 ; ctrlRegData[0]~reg0 ; clock        ; clock       ; 0.500        ; -0.414     ; 0.712      ;
; -0.638 ; Estado.And_regImed_16 ; ctrlRegData[0]~reg0 ; clock        ; clock       ; 0.500        ; -0.414     ; 0.712      ;
; -0.638 ; Estado.Adc_regImed_16 ; ctrlRegData[1]~reg0 ; clock        ; clock       ; 0.500        ; -0.414     ; 0.712      ;
; -0.638 ; Estado.And_regImed_16 ; ctrlRegData[1]~reg0 ; clock        ; clock       ; 0.500        ; -0.414     ; 0.712      ;
; -0.637 ; Estado.Adc_regImed_16 ; ctrlRegData[2]~reg0 ; clock        ; clock       ; 0.500        ; -0.414     ; 0.711      ;
; -0.637 ; Estado.And_regImed_16 ; ctrlRegData[2]~reg0 ; clock        ; clock       ; 0.500        ; -0.414     ; 0.711      ;
; -0.636 ; Estado.Xor_regImed_16 ; ctrlULA[2]~reg0     ; clock        ; clock       ; 0.500        ; -0.415     ; 0.709      ;
; -0.634 ; Estado.Or_regImed_16  ; ctrlULA[0]~reg0     ; clock        ; clock       ; 0.500        ; -0.234     ; 0.888      ;
; -0.631 ; Estado.Adc_regImed_16 ; habRegData~reg0     ; clock        ; clock       ; 0.500        ; -0.414     ; 0.705      ;
; -0.631 ; Estado.And_regImed_16 ; habRegData~reg0     ; clock        ; clock       ; 0.500        ; -0.414     ; 0.705      ;
; -0.621 ; Estado.Xor_regImed_16 ; regDataLe~reg0      ; clock        ; clock       ; 0.500        ; -0.234     ; 0.875      ;
; -0.621 ; Estado.And_regImed_16 ; ctrlULA[2]~reg0     ; clock        ; clock       ; 0.500        ; -0.414     ; 0.695      ;
; -0.606 ; Estado.And_regImed_16 ; ctrlULA[1]~reg0     ; clock        ; clock       ; 0.500        ; -0.414     ; 0.680      ;
; -0.605 ; Estado.Adc_regImed_16 ; ctrlULA[1]~reg0     ; clock        ; clock       ; 0.500        ; -0.414     ; 0.679      ;
; -0.571 ; Estado.Fetch          ; ctrlULA[0]~reg0     ; clock        ; clock       ; 0.500        ; -0.233     ; 0.826      ;
; -0.560 ; Estado.Sub_regImed_16 ; ctrlRegData[0]~reg0 ; clock        ; clock       ; 0.500        ; -0.414     ; 0.634      ;
; -0.560 ; Estado.Sub_regImed_16 ; ctrlRegData[1]~reg0 ; clock        ; clock       ; 0.500        ; -0.414     ; 0.634      ;
; -0.559 ; Estado.Sub_regImed_16 ; ctrlRegData[2]~reg0 ; clock        ; clock       ; 0.500        ; -0.414     ; 0.633      ;
; -0.553 ; Estado.Sub_regImed_16 ; habRegData~reg0     ; clock        ; clock       ; 0.500        ; -0.414     ; 0.627      ;
; -0.541 ; Estado.OpRegImed16    ; ctrlULA[0]~reg0     ; clock        ; clock       ; 0.500        ; -0.233     ; 0.796      ;
; -0.537 ; Estado.ResultRegImed  ; leEnd~reg0          ; clock        ; clock       ; 0.500        ; -0.233     ; 0.792      ;
; -0.523 ; Estado.Sub_regImed_16 ; ctrlULA[2]~reg0     ; clock        ; clock       ; 0.500        ; -0.414     ; 0.597      ;
; -0.518 ; Estado.Adc_regImed_16 ; regDataLe~reg0      ; clock        ; clock       ; 0.500        ; -0.233     ; 0.773      ;
; -0.518 ; Estado.And_regImed_16 ; regDataLe~reg0      ; clock        ; clock       ; 0.500        ; -0.233     ; 0.773      ;
; -0.511 ; Estado.ResultRegImed  ; ctrlULA[0]~reg0     ; clock        ; clock       ; 0.500        ; -0.233     ; 0.766      ;
; -0.498 ; Estado.Busca          ; ctrlULA[0]~reg0     ; clock        ; clock       ; 0.500        ; -0.233     ; 0.753      ;
; -0.486 ; Estado.OpRegImed16    ; leEnd~reg0          ; clock        ; clock       ; 0.500        ; -0.233     ; 0.741      ;
; -0.477 ; Estado.OpRegImed16    ; habULA~reg0         ; clock        ; clock       ; 0.500        ; -0.233     ; 0.732      ;
; -0.440 ; Estado.Sub_regImed_16 ; regDataLe~reg0      ; clock        ; clock       ; 0.500        ; -0.233     ; 0.695      ;
; -0.437 ; Estado.FimInstrucao   ; habULA~reg0         ; clock        ; clock       ; 0.500        ; -0.233     ; 0.692      ;
; -0.416 ; Estado.FimInstrucao   ; leEnd~reg0          ; clock        ; clock       ; 0.500        ; -0.233     ; 0.671      ;
; -0.363 ; Estado.Busca          ; leEnd~reg0          ; clock        ; clock       ; 0.500        ; -0.233     ; 0.618      ;
; -0.324 ; Estado.OpRegImed16    ; ctrlDemuxData~reg0  ; clock        ; clock       ; 0.500        ; -0.233     ; 0.579      ;
; -0.310 ; opcodeFetch[9]        ; Estado.Erro         ; clock        ; clock       ; 0.500        ; 0.345      ; 1.143      ;
+--------+-----------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clock'                                                                                        ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.172 ; ctrlDemuxData~reg0    ; ctrlDemuxData~reg0    ; clock        ; clock       ; 0.000        ; 0.042      ; 0.296      ;
; 0.172 ; regDataLe~reg0        ; regDataLe~reg0        ; clock        ; clock       ; 0.000        ; 0.042      ; 0.296      ;
; 0.172 ; ctrlULA[0]~reg0       ; ctrlULA[0]~reg0       ; clock        ; clock       ; 0.000        ; 0.042      ; 0.296      ;
; 0.172 ; habULA~reg0           ; habULA~reg0           ; clock        ; clock       ; 0.000        ; 0.042      ; 0.296      ;
; 0.179 ; ctrlRegData[2]~reg0   ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; ctrlRegData[1]~reg0   ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; ctrlRegData[0]~reg0   ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; habRegData~reg0       ; habRegData~reg0       ; clock        ; clock       ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; ctrlULA[2]~reg0       ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; ctrlULA[1]~reg0       ; ctrlULA[1]~reg0       ; clock        ; clock       ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; Estado.Erro           ; Estado.Erro           ; clock        ; clock       ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; Estado.OpRegImed16    ; Estado.OpRegImed16    ; clock        ; clock       ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; Estado.Busca          ; Estado.Busca          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.296      ;
; 0.337 ; leEnd~reg0            ; leEnd~reg0            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.461      ;
; 0.343 ; opcodeFetch[1]        ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.000        ; 0.035      ; 0.460      ;
; 0.352 ; opcodeFetch[2]        ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.000        ; 0.035      ; 0.469      ;
; 0.414 ; Estado.ResultRegImed  ; Estado.FimInstrucao   ; clock        ; clock       ; 0.000        ; 0.035      ; 0.531      ;
; 0.436 ; Estado.Busca          ; Estado.Fetch          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.553      ;
; 0.441 ; opcodeFetch[0]        ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.000        ; 0.035      ; 0.558      ;
; 0.458 ; Estado.FimInstrucao   ; Estado.Busca          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.575      ;
; 0.468 ; Estado.Fetch          ; Estado.OpRegImed16    ; clock        ; clock       ; 0.000        ; 0.035      ; 0.585      ;
; 0.496 ; opcodeFetch[5]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.236      ; 0.334      ;
; 0.496 ; opcodeFetch[5]        ; Estado.Sbb_regImed_16 ; clock        ; clock       ; -0.500       ; 0.236      ; 0.334      ;
; 0.499 ; Estado.Fetch          ; Estado.Erro           ; clock        ; clock       ; 0.000        ; 0.035      ; 0.616      ;
; 0.541 ; Estado.OpRegImed16    ; Estado.Xor_regImed_16 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.659      ;
; 0.544 ; Estado.Sub_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.661      ;
; 0.544 ; Estado.OpRegImed16    ; Estado.Or_regImed_16  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.662      ;
; 0.547 ; opcodeFetch[4]        ; Estado.Xor_regImed_16 ; clock        ; clock       ; -0.500       ; 0.236      ; 0.385      ;
; 0.551 ; opcodeFetch[4]        ; Estado.Or_regImed_16  ; clock        ; clock       ; -0.500       ; 0.236      ; 0.389      ;
; 0.591 ; opcodeFetch[5]        ; Estado.Xor_regImed_16 ; clock        ; clock       ; -0.500       ; 0.236      ; 0.429      ;
; 0.593 ; Estado.OpRegImed16    ; Estado.Erro           ; clock        ; clock       ; 0.000        ; 0.035      ; 0.710      ;
; 0.595 ; opcodeFetch[3]        ; Estado.Or_regImed_16  ; clock        ; clock       ; -0.500       ; 0.236      ; 0.433      ;
; 0.604 ; opcodeFetch[5]        ; Estado.Or_regImed_16  ; clock        ; clock       ; -0.500       ; 0.236      ; 0.442      ;
; 0.604 ; Estado.OpRegImed16    ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.000        ; 0.035      ; 0.721      ;
; 0.605 ; opcodeFetch[4]        ; Estado.Sbb_regImed_16 ; clock        ; clock       ; -0.500       ; 0.236      ; 0.443      ;
; 0.607 ; Estado.OpRegImed16    ; Estado.And_regImed_16 ; clock        ; clock       ; 0.000        ; 0.035      ; 0.724      ;
; 0.608 ; Estado.OpRegImed16    ; Estado.Adc_regImed_16 ; clock        ; clock       ; 0.000        ; 0.035      ; 0.725      ;
; 0.609 ; opcodeFetch[3]        ; Estado.Sbb_regImed_16 ; clock        ; clock       ; -0.500       ; 0.236      ; 0.447      ;
; 0.611 ; opcodeFetch[3]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.236      ; 0.449      ;
; 0.613 ; opcodeFetch[3]        ; Estado.Xor_regImed_16 ; clock        ; clock       ; -0.500       ; 0.236      ; 0.451      ;
; 0.617 ; Estado.Adc_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.734      ;
; 0.619 ; Estado.And_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.736      ;
; 0.620 ; opcodeFetch[7]        ; Estado.Xor_regImed_16 ; clock        ; clock       ; -0.500       ; 0.415      ; 0.637      ;
; 0.623 ; opcodeFetch[7]        ; Estado.Or_regImed_16  ; clock        ; clock       ; -0.500       ; 0.415      ; 0.640      ;
; 0.640 ; opcodeFetch[4]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.236      ; 0.478      ;
; 0.651 ; opcodeFetch[14]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.414      ; 0.667      ;
; 0.652 ; opcodeFetch[15]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.414      ; 0.668      ;
; 0.653 ; Estado.OpRegImed16    ; Estado.Sbb_regImed_16 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.771      ;
; 0.659 ; opcodeFetch[5]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.235      ; 0.496      ;
; 0.662 ; opcodeFetch[5]        ; Estado.And_regImed_16 ; clock        ; clock       ; -0.500       ; 0.235      ; 0.499      ;
; 0.669 ; opcodeFetch[5]        ; Estado.Adc_regImed_16 ; clock        ; clock       ; -0.500       ; 0.235      ; 0.506      ;
; 0.671 ; Estado.OpRegImed16    ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.789      ;
; 0.683 ; opcodeFetch[7]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.414      ; 0.699      ;
; 0.686 ; opcodeFetch[7]        ; Estado.And_regImed_16 ; clock        ; clock       ; -0.500       ; 0.414      ; 0.702      ;
; 0.687 ; opcodeFetch[7]        ; Estado.Adc_regImed_16 ; clock        ; clock       ; -0.500       ; 0.414      ; 0.703      ;
; 0.691 ; opcodeFetch[6]        ; Estado.Xor_regImed_16 ; clock        ; clock       ; -0.500       ; 0.236      ; 0.529      ;
; 0.694 ; opcodeFetch[4]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.235      ; 0.531      ;
; 0.694 ; opcodeFetch[6]        ; Estado.Or_regImed_16  ; clock        ; clock       ; -0.500       ; 0.236      ; 0.532      ;
; 0.696 ; opcodeFetch[4]        ; Estado.And_regImed_16 ; clock        ; clock       ; -0.500       ; 0.235      ; 0.533      ;
; 0.696 ; opcodeFetch[4]        ; Estado.Adc_regImed_16 ; clock        ; clock       ; -0.500       ; 0.235      ; 0.533      ;
; 0.712 ; Estado.Xor_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 0.000        ; 0.034      ; 0.828      ;
; 0.732 ; opcodeFetch[7]        ; Estado.Sbb_regImed_16 ; clock        ; clock       ; -0.500       ; 0.415      ; 0.749      ;
; 0.747 ; opcodeFetch[11]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.414      ; 0.763      ;
; 0.748 ; opcodeFetch[8]        ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.414      ; 0.764      ;
; 0.750 ; opcodeFetch[7]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.415      ; 0.767      ;
; 0.752 ; opcodeFetch[7]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.414      ; 0.768      ;
; 0.753 ; opcodeFetch[3]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.235      ; 0.590      ;
; 0.754 ; opcodeFetch[6]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.235      ; 0.591      ;
; 0.757 ; opcodeFetch[6]        ; Estado.And_regImed_16 ; clock        ; clock       ; -0.500       ; 0.235      ; 0.594      ;
; 0.758 ; opcodeFetch[6]        ; Estado.Adc_regImed_16 ; clock        ; clock       ; -0.500       ; 0.235      ; 0.595      ;
; 0.763 ; Estado.Sbb_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 0.000        ; 0.034      ; 0.879      ;
; 0.766 ; opcodeFetch[3]        ; Estado.Adc_regImed_16 ; clock        ; clock       ; -0.500       ; 0.235      ; 0.603      ;
; 0.778 ; opcodeFetch[3]        ; Estado.And_regImed_16 ; clock        ; clock       ; -0.500       ; 0.235      ; 0.615      ;
; 0.790 ; opcodeFetch[12]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.414      ; 0.806      ;
; 0.792 ; opcodeFetch[13]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.414      ; 0.808      ;
; 0.802 ; opcodeFetch[14]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.414      ; 0.818      ;
; 0.803 ; opcodeFetch[6]        ; Estado.Sbb_regImed_16 ; clock        ; clock       ; -0.500       ; 0.236      ; 0.641      ;
; 0.803 ; opcodeFetch[15]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.414      ; 0.819      ;
; 0.821 ; opcodeFetch[6]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.236      ; 0.659      ;
; 0.824 ; Estado.Add_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 0.000        ; 0.034      ; 0.940      ;
; 0.875 ; opcodeFetch[5]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.235      ; 0.712      ;
; 0.896 ; opcodeFetch[9]        ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.414      ; 0.912      ;
; 0.898 ; opcodeFetch[11]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.414      ; 0.914      ;
; 0.898 ; opcodeFetch[10]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.414      ; 0.914      ;
; 0.899 ; opcodeFetch[8]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.414      ; 0.915      ;
; 0.899 ; Estado.Or_regImed_16  ; Estado.ResultRegImed  ; clock        ; clock       ; 0.000        ; 0.034      ; 1.015      ;
; 0.914 ; opcodeFetch[6]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.235      ; 0.751      ;
; 0.930 ; Estado.Erro           ; habULA~reg0           ; clock        ; clock       ; -0.500       ; -0.156     ; 0.376      ;
; 0.951 ; opcodeFetch[12]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.414      ; 0.967      ;
; 0.953 ; opcodeFetch[13]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.414      ; 0.969      ;
; 0.990 ; opcodeFetch[4]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.235      ; 0.827      ;
; 0.993 ; opcodeFetch[3]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.235      ; 0.830      ;
; 1.030 ; Estado.Erro           ; ctrlDemuxData~reg0    ; clock        ; clock       ; -0.500       ; -0.156     ; 0.476      ;
; 1.044 ; Estado.Busca          ; ctrlDemuxData~reg0    ; clock        ; clock       ; -0.500       ; -0.156     ; 0.490      ;
; 1.047 ; opcodeFetch[9]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.414      ; 1.063      ;
; 1.050 ; opcodeFetch[10]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.414      ; 1.066      ;
; 1.060 ; Estado.OpRegImed16    ; ctrlDemuxData~reg0    ; clock        ; clock       ; -0.500       ; -0.156     ; 0.506      ;
; 1.103 ; Estado.Busca          ; leEnd~reg0            ; clock        ; clock       ; -0.500       ; -0.156     ; 0.549      ;
; 1.110 ; Estado.FimInstrucao   ; leEnd~reg0            ; clock        ; clock       ; -0.500       ; -0.156     ; 0.556      ;
; 1.137 ; Estado.OpRegImed16    ; habULA~reg0           ; clock        ; clock       ; -0.500       ; -0.156     ; 0.583      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clock'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.Adc_regImed_16     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.Add_regImed_16     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.And_regImed_16     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.Busca              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.Erro               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.Fetch              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.FimInstrucao       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.OpRegImed16        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.Or_regImed_16      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.ResultRegImed      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.Sbb_regImed_16     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.Sub_regImed_16     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.Xor_regImed_16     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ctrlDemuxData~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ctrlRegData[0]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ctrlRegData[1]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ctrlRegData[2]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ctrlULA[0]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ctrlULA[1]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ctrlULA[2]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; habRegData~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; habULA~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; leEnd~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; regDataLe~reg0            ;
; -0.087 ; 0.129        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.Add_regImed_16     ;
; -0.087 ; 0.129        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.Fetch              ;
; -0.087 ; 0.129        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.FimInstrucao       ;
; -0.087 ; 0.129        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.Or_regImed_16      ;
; -0.087 ; 0.129        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.Sbb_regImed_16     ;
; -0.087 ; 0.129        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.Xor_regImed_16     ;
; -0.086 ; 0.130        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.Adc_regImed_16     ;
; -0.086 ; 0.130        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.And_regImed_16     ;
; -0.086 ; 0.130        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.Busca              ;
; -0.086 ; 0.130        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.Erro               ;
; -0.086 ; 0.130        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.OpRegImed16        ;
; -0.086 ; 0.130        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.ResultRegImed      ;
; -0.086 ; 0.130        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.Sub_regImed_16     ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; ctrlDemuxData~reg0        ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; ctrlULA[0]~reg0           ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; habULA~reg0               ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; leEnd~reg0                ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; regDataLe~reg0            ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[3]            ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[4]            ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[5]            ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[6]            ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[0]            ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[10]           ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[11]           ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[12]           ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[13]           ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[14]           ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[15]           ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[1]            ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[2]            ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[7]            ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[8]            ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[9]            ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[0]~reg0       ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[1]~reg0       ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[2]~reg0       ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; ctrlULA[1]~reg0           ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; ctrlULA[2]~reg0           ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; habRegData~reg0           ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; ctrlDemuxData~reg0|clk    ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; ctrlULA[0]~reg0|clk       ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; habULA~reg0|clk           ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; leEnd~reg0|clk            ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; regDataLe~reg0|clk        ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[3]|clk        ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[4]|clk        ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[5]|clk        ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[6]|clk        ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o             ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Estado.Add_regImed_16|clk ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Estado.Fetch|clk          ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Estado.FimInstrucao|clk   ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Estado.Or_regImed_16|clk  ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Estado.Sbb_regImed_16|clk ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Estado.Xor_regImed_16|clk ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[0]|clk        ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[10]|clk       ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[11]|clk       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+--------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+-------+------------+-----------------+
; opcode[*]   ; clock      ; 0.989  ; 1.568 ; Rise       ; clock           ;
;  opcode[0]  ; clock      ; 0.989  ; 1.568 ; Rise       ; clock           ;
;  opcode[1]  ; clock      ; 0.677  ; 1.224 ; Rise       ; clock           ;
;  opcode[2]  ; clock      ; 0.834  ; 1.386 ; Rise       ; clock           ;
;  opcode[3]  ; clock      ; 0.499  ; 1.042 ; Rise       ; clock           ;
;  opcode[4]  ; clock      ; 0.559  ; 1.091 ; Rise       ; clock           ;
;  opcode[5]  ; clock      ; -0.284 ; 0.015 ; Rise       ; clock           ;
;  opcode[6]  ; clock      ; -0.298 ; 0.001 ; Rise       ; clock           ;
;  opcode[7]  ; clock      ; 0.856  ; 1.415 ; Rise       ; clock           ;
;  opcode[8]  ; clock      ; 0.910  ; 1.469 ; Rise       ; clock           ;
;  opcode[9]  ; clock      ; 0.837  ; 1.377 ; Rise       ; clock           ;
;  opcode[10] ; clock      ; 0.656  ; 1.195 ; Rise       ; clock           ;
;  opcode[11] ; clock      ; 0.836  ; 1.385 ; Rise       ; clock           ;
;  opcode[12] ; clock      ; 0.959  ; 1.510 ; Rise       ; clock           ;
;  opcode[13] ; clock      ; 0.842  ; 1.393 ; Rise       ; clock           ;
;  opcode[14] ; clock      ; 0.739  ; 1.272 ; Rise       ; clock           ;
;  opcode[15] ; clock      ; 0.720  ; 1.259 ; Rise       ; clock           ;
; reset       ; clock      ; 0.690  ; 0.975 ; Rise       ; clock           ;
; sitEnd      ; clock      ; 0.650  ; 1.250 ; Fall       ; clock           ;
+-------------+------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; opcode[*]   ; clock      ; 0.464  ; 0.167  ; Rise       ; clock           ;
;  opcode[0]  ; clock      ; -0.786 ; -1.358 ; Rise       ; clock           ;
;  opcode[1]  ; clock      ; -0.483 ; -1.017 ; Rise       ; clock           ;
;  opcode[2]  ; clock      ; -0.638 ; -1.183 ; Rise       ; clock           ;
;  opcode[3]  ; clock      ; -0.296 ; -0.828 ; Rise       ; clock           ;
;  opcode[4]  ; clock      ; -0.359 ; -0.884 ; Rise       ; clock           ;
;  opcode[5]  ; clock      ; 0.451  ; 0.154  ; Rise       ; clock           ;
;  opcode[6]  ; clock      ; 0.464  ; 0.167  ; Rise       ; clock           ;
;  opcode[7]  ; clock      ; -0.659 ; -1.211 ; Rise       ; clock           ;
;  opcode[8]  ; clock      ; -0.707 ; -1.253 ; Rise       ; clock           ;
;  opcode[9]  ; clock      ; -0.642 ; -1.175 ; Rise       ; clock           ;
;  opcode[10] ; clock      ; -0.462 ; -0.990 ; Rise       ; clock           ;
;  opcode[11] ; clock      ; -0.640 ; -1.182 ; Rise       ; clock           ;
;  opcode[12] ; clock      ; -0.759 ; -1.303 ; Rise       ; clock           ;
;  opcode[13] ; clock      ; -0.646 ; -1.190 ; Rise       ; clock           ;
;  opcode[14] ; clock      ; -0.547 ; -1.074 ; Rise       ; clock           ;
;  opcode[15] ; clock      ; -0.524 ; -1.050 ; Rise       ; clock           ;
; reset       ; clock      ; -0.485 ; -0.781 ; Rise       ; clock           ;
; sitEnd      ; clock      ; -0.058 ; -0.587 ; Fall       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ctrlDemuxData   ; clock      ; 3.196 ; 3.273 ; Rise       ; clock           ;
; ctrlRegData[*]  ; clock      ; 3.979 ; 4.167 ; Rise       ; clock           ;
;  ctrlRegData[0] ; clock      ; 3.979 ; 4.167 ; Rise       ; clock           ;
;  ctrlRegData[1] ; clock      ; 3.157 ; 3.263 ; Rise       ; clock           ;
;  ctrlRegData[2] ; clock      ; 3.006 ; 3.073 ; Rise       ; clock           ;
; ctrlULA[*]      ; clock      ; 3.188 ; 3.315 ; Rise       ; clock           ;
;  ctrlULA[0]     ; clock      ; 3.097 ; 3.166 ; Rise       ; clock           ;
;  ctrlULA[1]     ; clock      ; 3.188 ; 3.315 ; Rise       ; clock           ;
;  ctrlULA[2]     ; clock      ; 3.103 ; 3.186 ; Rise       ; clock           ;
; habRegData      ; clock      ; 3.176 ; 3.279 ; Rise       ; clock           ;
; habULA          ; clock      ; 3.409 ; 3.513 ; Rise       ; clock           ;
; leEnd           ; clock      ; 3.419 ; 3.532 ; Rise       ; clock           ;
; regDataLe       ; clock      ; 4.119 ; 4.261 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ctrlDemuxData   ; clock      ; 3.124 ; 3.198 ; Rise       ; clock           ;
; ctrlRegData[*]  ; clock      ; 2.941 ; 3.005 ; Rise       ; clock           ;
;  ctrlRegData[0] ; clock      ; 3.907 ; 4.091 ; Rise       ; clock           ;
;  ctrlRegData[1] ; clock      ; 3.085 ; 3.188 ; Rise       ; clock           ;
;  ctrlRegData[2] ; clock      ; 2.941 ; 3.005 ; Rise       ; clock           ;
; ctrlULA[*]      ; clock      ; 3.029 ; 3.095 ; Rise       ; clock           ;
;  ctrlULA[0]     ; clock      ; 3.029 ; 3.095 ; Rise       ; clock           ;
;  ctrlULA[1]     ; clock      ; 3.117 ; 3.240 ; Rise       ; clock           ;
;  ctrlULA[2]     ; clock      ; 3.034 ; 3.114 ; Rise       ; clock           ;
; habRegData      ; clock      ; 3.105 ; 3.204 ; Rise       ; clock           ;
; habULA          ; clock      ; 3.329 ; 3.429 ; Rise       ; clock           ;
; leEnd           ; clock      ; 3.338 ; 3.447 ; Rise       ; clock           ;
; regDataLe       ; clock      ; 4.043 ; 4.182 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Fast 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.049  ; 0.172 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -2.049  ; 0.172 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -57.014 ; 0.0   ; 0.0      ; 0.0     ; -54.4               ;
;  clock           ; -57.014 ; 0.000 ; N/A      ; N/A     ; -54.400             ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+--------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+-------+------------+-----------------+
; opcode[*]   ; clock      ; 2.187  ; 2.560 ; Rise       ; clock           ;
;  opcode[0]  ; clock      ; 2.187  ; 2.560 ; Rise       ; clock           ;
;  opcode[1]  ; clock      ; 1.477  ; 1.828 ; Rise       ; clock           ;
;  opcode[2]  ; clock      ; 1.841  ; 2.196 ; Rise       ; clock           ;
;  opcode[3]  ; clock      ; 1.060  ; 1.417 ; Rise       ; clock           ;
;  opcode[4]  ; clock      ; 1.223  ; 1.572 ; Rise       ; clock           ;
;  opcode[5]  ; clock      ; -0.284 ; 0.015 ; Rise       ; clock           ;
;  opcode[6]  ; clock      ; -0.298 ; 0.001 ; Rise       ; clock           ;
;  opcode[7]  ; clock      ; 1.917  ; 2.256 ; Rise       ; clock           ;
;  opcode[8]  ; clock      ; 1.946  ; 2.265 ; Rise       ; clock           ;
;  opcode[9]  ; clock      ; 1.839  ; 2.183 ; Rise       ; clock           ;
;  opcode[10] ; clock      ; 1.424  ; 1.778 ; Rise       ; clock           ;
;  opcode[11] ; clock      ; 1.853  ; 2.190 ; Rise       ; clock           ;
;  opcode[12] ; clock      ; 2.093  ; 2.420 ; Rise       ; clock           ;
;  opcode[13] ; clock      ; 1.861  ; 2.202 ; Rise       ; clock           ;
;  opcode[14] ; clock      ; 1.620  ; 1.970 ; Rise       ; clock           ;
;  opcode[15] ; clock      ; 1.653  ; 1.957 ; Rise       ; clock           ;
; reset       ; clock      ; 1.451  ; 1.494 ; Rise       ; clock           ;
; sitEnd      ; clock      ; 2.244  ; 2.672 ; Fall       ; clock           ;
+-------------+------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; opcode[*]   ; clock      ; 1.027  ; 0.930  ; Rise       ; clock           ;
;  opcode[0]  ; clock      ; -0.786 ; -1.358 ; Rise       ; clock           ;
;  opcode[1]  ; clock      ; -0.483 ; -0.994 ; Rise       ; clock           ;
;  opcode[2]  ; clock      ; -0.638 ; -1.183 ; Rise       ; clock           ;
;  opcode[3]  ; clock      ; -0.296 ; -0.617 ; Rise       ; clock           ;
;  opcode[4]  ; clock      ; -0.359 ; -0.786 ; Rise       ; clock           ;
;  opcode[5]  ; clock      ; 1.018  ; 0.930  ; Rise       ; clock           ;
;  opcode[6]  ; clock      ; 1.027  ; 0.925  ; Rise       ; clock           ;
;  opcode[7]  ; clock      ; -0.659 ; -1.211 ; Rise       ; clock           ;
;  opcode[8]  ; clock      ; -0.707 ; -1.253 ; Rise       ; clock           ;
;  opcode[9]  ; clock      ; -0.642 ; -1.175 ; Rise       ; clock           ;
;  opcode[10] ; clock      ; -0.462 ; -0.954 ; Rise       ; clock           ;
;  opcode[11] ; clock      ; -0.640 ; -1.182 ; Rise       ; clock           ;
;  opcode[12] ; clock      ; -0.759 ; -1.303 ; Rise       ; clock           ;
;  opcode[13] ; clock      ; -0.646 ; -1.190 ; Rise       ; clock           ;
;  opcode[14] ; clock      ; -0.547 ; -1.074 ; Rise       ; clock           ;
;  opcode[15] ; clock      ; -0.524 ; -1.050 ; Rise       ; clock           ;
; reset       ; clock      ; -0.485 ; -0.781 ; Rise       ; clock           ;
; sitEnd      ; clock      ; -0.058 ; -0.587 ; Fall       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ctrlDemuxData   ; clock      ; 6.561 ; 6.525 ; Rise       ; clock           ;
; ctrlRegData[*]  ; clock      ; 7.791 ; 7.916 ; Rise       ; clock           ;
;  ctrlRegData[0] ; clock      ; 7.791 ; 7.916 ; Rise       ; clock           ;
;  ctrlRegData[1] ; clock      ; 6.448 ; 6.445 ; Rise       ; clock           ;
;  ctrlRegData[2] ; clock      ; 6.086 ; 6.103 ; Rise       ; clock           ;
; ctrlULA[*]      ; clock      ; 6.486 ; 6.512 ; Rise       ; clock           ;
;  ctrlULA[0]     ; clock      ; 6.322 ; 6.337 ; Rise       ; clock           ;
;  ctrlULA[1]     ; clock      ; 6.486 ; 6.512 ; Rise       ; clock           ;
;  ctrlULA[2]     ; clock      ; 6.364 ; 6.297 ; Rise       ; clock           ;
; habRegData      ; clock      ; 6.423 ; 6.441 ; Rise       ; clock           ;
; habULA          ; clock      ; 7.018 ; 6.968 ; Rise       ; clock           ;
; leEnd           ; clock      ; 6.999 ; 7.015 ; Rise       ; clock           ;
; regDataLe       ; clock      ; 8.103 ; 8.164 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ctrlDemuxData   ; clock      ; 3.124 ; 3.198 ; Rise       ; clock           ;
; ctrlRegData[*]  ; clock      ; 2.941 ; 3.005 ; Rise       ; clock           ;
;  ctrlRegData[0] ; clock      ; 3.907 ; 4.091 ; Rise       ; clock           ;
;  ctrlRegData[1] ; clock      ; 3.085 ; 3.188 ; Rise       ; clock           ;
;  ctrlRegData[2] ; clock      ; 2.941 ; 3.005 ; Rise       ; clock           ;
; ctrlULA[*]      ; clock      ; 3.029 ; 3.095 ; Rise       ; clock           ;
;  ctrlULA[0]     ; clock      ; 3.029 ; 3.095 ; Rise       ; clock           ;
;  ctrlULA[1]     ; clock      ; 3.117 ; 3.240 ; Rise       ; clock           ;
;  ctrlULA[2]     ; clock      ; 3.034 ; 3.114 ; Rise       ; clock           ;
; habRegData      ; clock      ; 3.105 ; 3.204 ; Rise       ; clock           ;
; habULA          ; clock      ; 3.329 ; 3.429 ; Rise       ; clock           ;
; leEnd           ; clock      ; 3.338 ; 3.447 ; Rise       ; clock           ;
; regDataLe       ; clock      ; 4.043 ; 4.182 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; leEnd          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; habULA         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ctrlULA[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ctrlULA[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ctrlULA[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regDataLe      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; habRegData     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ctrlRegData[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ctrlRegData[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ctrlRegData[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ctrlDemuxData  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sitEnd                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[15]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[14]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[13]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[12]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[8]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[11]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[10]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[9]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leEnd          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; habULA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ctrlULA[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ctrlULA[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.34 V              ; -0.00862 V          ; 0.126 V                              ; 0.038 V                              ; 6.76e-10 s                  ; 6.44e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.34 V             ; -0.00862 V         ; 0.126 V                             ; 0.038 V                             ; 6.76e-10 s                 ; 6.44e-10 s                 ; Yes                       ; Yes                       ;
; ctrlULA[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; regDataLe      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.33 V              ; -0.0026 V           ; 0.097 V                              ; 0.068 V                              ; 3.61e-09 s                  ; 3.44e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.33 V             ; -0.0026 V          ; 0.097 V                             ; 0.068 V                             ; 3.61e-09 s                 ; 3.44e-09 s                 ; Yes                       ; Yes                       ;
; habRegData     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.35 V              ; -0.0054 V           ; 0.116 V                              ; 0.008 V                              ; 4.62e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.35 V             ; -0.0054 V          ; 0.116 V                             ; 0.008 V                             ; 4.62e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; ctrlRegData[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.33 V              ; -0.00253 V          ; 0.117 V                              ; 0.066 V                              ; 3.6e-09 s                   ; 3.43e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.33 V             ; -0.00253 V         ; 0.117 V                             ; 0.066 V                             ; 3.6e-09 s                  ; 3.43e-09 s                 ; Yes                       ; Yes                       ;
; ctrlRegData[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.35 V              ; -0.0054 V           ; 0.116 V                              ; 0.008 V                              ; 4.62e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.35 V             ; -0.0054 V          ; 0.116 V                             ; 0.008 V                             ; 4.62e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; ctrlRegData[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.35 V              ; -0.0054 V           ; 0.116 V                              ; 0.008 V                              ; 4.62e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.35 V             ; -0.0054 V          ; 0.116 V                             ; 0.008 V                             ; 4.62e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; ctrlDemuxData  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.17e-07 V                   ; 2.35 V              ; -0.0095 V           ; 0.088 V                              ; 0.032 V                              ; 4.4e-10 s                   ; 3.76e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.17e-07 V                  ; 2.35 V             ; -0.0095 V          ; 0.088 V                             ; 0.032 V                             ; 4.4e-10 s                  ; 3.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.02e-06 V                   ; 2.34 V              ; -0.00694 V          ; 0.098 V                              ; 0.024 V                              ; 6.43e-10 s                  ; 8.11e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.02e-06 V                  ; 2.34 V             ; -0.00694 V         ; 0.098 V                             ; 0.024 V                             ; 6.43e-10 s                 ; 8.11e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leEnd          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; habULA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ctrlULA[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ctrlULA[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.73 V              ; -0.0566 V           ; 0.287 V                              ; 0.075 V                              ; 2.99e-10 s                  ; 3.28e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.73 V             ; -0.0566 V          ; 0.287 V                             ; 0.075 V                             ; 2.99e-10 s                 ; 3.28e-10 s                 ; No                        ; Yes                       ;
; ctrlULA[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; regDataLe      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.65 V              ; -0.0148 V           ; 0.207 V                              ; 0.176 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.65 V             ; -0.0148 V          ; 0.207 V                             ; 0.176 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; habRegData     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.75 V              ; -0.058 V            ; 0.171 V                              ; 0.08 V                               ; 2.62e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.75 V             ; -0.058 V           ; 0.171 V                             ; 0.08 V                              ; 2.62e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; ctrlRegData[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.65 V              ; -0.0152 V           ; 0.203 V                              ; 0.172 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.65 V             ; -0.0152 V          ; 0.203 V                             ; 0.172 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; ctrlRegData[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.75 V              ; -0.058 V            ; 0.171 V                              ; 0.08 V                               ; 2.62e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.75 V             ; -0.058 V           ; 0.171 V                             ; 0.08 V                              ; 2.62e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; ctrlRegData[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.75 V              ; -0.058 V            ; 0.171 V                              ; 0.08 V                               ; 2.62e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.75 V             ; -0.058 V           ; 0.171 V                             ; 0.08 V                              ; 2.62e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; ctrlDemuxData  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.95e-09 V                   ; 2.79 V              ; -0.0522 V           ; 0.185 V                              ; 0.064 V                              ; 2.64e-10 s                  ; 1.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 1.95e-09 V                  ; 2.79 V             ; -0.0522 V          ; 0.185 V                             ; 0.064 V                             ; 2.64e-10 s                 ; 1.96e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.87e-09 V                   ; 2.73 V              ; -0.0184 V           ; 0.231 V                              ; 0.028 V                              ; 2.89e-10 s                  ; 4.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.87e-09 V                  ; 2.73 V             ; -0.0184 V          ; 0.231 V                             ; 0.028 V                             ; 2.89e-10 s                 ; 4.54e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 14       ; 102      ; 56       ; 23       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 14       ; 102      ; 56       ; 23       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 67    ; 67   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri Apr 18 14:17:43 2014
Info: Command: quartus_sta UnidadeDeControle -c UnidadeDeControle
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UnidadeDeControle.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 100C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.049
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.049             -57.014 clock 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -54.400 clock 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.739
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.739             -48.095 clock 
Info (332146): Worst-case hold slack is 0.329
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.329               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -54.400 clock 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.958
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.958             -21.874 clock 
Info (332146): Worst-case hold slack is 0.172
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.172               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.698 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 546 megabytes
    Info: Processing ended: Fri Apr 18 14:17:51 2014
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:09


