{"patent_id": "10-2021-0160451", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0073747", "출원번호": "10-2021-0160451", "발명의 명칭": "공명 터널링 뉴로모픽 트랜지스터, 이진 뉴런 소자 및 신경망 소자", "출원인": "한국과학기술원", "발명자": "이종원"}}
{"patent_id": "10-2021-0160451", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "기판 상에 형성되고, 전하의 전송 채널이 생성될 수 있는 채널 영역;상기 채널 영역 상의 콜렉터 전극;상기 채널 영역의 하부와 연결된 에미터 전극;상기 채널 영역의 측벽을 적어도 부분적으로 둘러싸도록 상기 채널 영역의 측벽 상에 형성된 터널링층;상기 채널 영역의 측벽에 대향되게 상기 터널링층 상에 형성된 전하 트랩층;상기 채널 영역의 측벽에 대향되게 상기 전하트랩층 상에 형성된 게이트 절연층;상기 채널 영역의 측벽에 대향되게 상기 게이트 절연층 상에 형성된 게이트 전극을 포함하는,공명 터널링 뉴로모픽 트랜지스터."}
{"patent_id": "10-2021-0160451", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 기판 상의 에미터 접촉층을 더 포함하고,상기 채널 영역은 상기 에미터 접촉층 상에 형성되고,상기 에미터 전극은 상기 게이트 전극 외측에서 상기 에미터 접촉층 상에 형성된,공명 터널링 뉴로모픽 트랜지스터."}
{"patent_id": "10-2021-0160451", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서, 상기 터널링층, 상기 전하 트랩층, 상기 게이트 절연층 및 게이트 전극은 상기 기판 상으로 더 연장되게형성된,공명 터널링 뉴로모픽 트랜지스터."}
{"patent_id": "10-2021-0160451", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서,상기 채널 영역은 상기 기판 상의 에미터층,상기 에미터층 상의 양자층; 및상기 양자층 상의 콜렉터층을 포함하는,공명 터널링 뉴로모픽 트랜지스터."}
{"patent_id": "10-2021-0160451", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서, 상기 게이트 전극에 인가되는 동작 전압을 제어하여, 상기 전하트랩층에 전하를 저장하거나 소거하는 시냅스 기능을 수행할 수 있는,공명 터널링 뉴로모픽 트랜지스터.공개특허 10-2023-0073747-3-청구항 6 제 1 항에 있어서, 상기 채널 영역은 상기 기판 상에 메사 구조로 형성되고,상기 터널링층, 상기 전하 트랩층, 상기 게이트 절연층 및 상기 게이트 전극은 상기 채널 영역의 측벽을 한바퀴둘러싸도록 형성된,공명 터널링 뉴로모픽 트랜지스터."}
{"patent_id": "10-2021-0160451", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "서로 직렬로 연결된 제 1 공명 터널링 뉴로모픽 트랜지스터 및 제 2 공명 터널링 뉴로모픽 트랜지스터를 포함하고,상기 제 1 공명 터널링 뉴로모픽 트랜지스터 및 제 2 공명 터널링 뉴로모픽 트랜지스터는 제 1 항 내지 제 5 항중 어느 한 항에 따른 공명 터널링 뉴로모픽 트랜지스터로 구성되고,상기 제 1 공명 터널링 뉴로모픽 트랜지스터의 상기 콜렉터 전극에 클록 전압이 연결되고,상기 제 2 공명 터널링 뉴로모픽 트랜지스터의 상기 에미터 전극이 접지되고,상기 제 1 공명 터널링 뉴로모픽 트랜지스터의 상기 에미터 전극 및 상기 제 2 공명 터널링 뉴로모픽 트랜지스터의 상기 콜렉터 전극 사이에 출력 전압이 연결되는,이진 뉴런 소자."}
{"patent_id": "10-2021-0160451", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "양의 시냅스로 기능하는 제 1 영역;음의 시냅스로 기능하는 제 2 영역;상부 뉴런 영역으로 이용되는 제 3 영역;하부 뉴런 영역으로으로 이용되는 제 4 영역;상기 제 1 영역 및 상기 제 2 영역에 걸쳐서 형성되고, 시냅스 영역용 복수의 제 1 이진 뉴런 소자들; 및상기 제 3 영역 및 상기 제 4 영역에 걸쳐서 형성되고, 뉴런 영역용 제 2 이진 뉴런 소자를 포함하고,상기 복수의 제 1 이진 뉴런 소자들 및 상기 제 2 이진 뉴런 소자는 제 6 항의 이진 뉴런 소자로 구성되고,상기 복수의 제 1 이진 뉴런 소자들 각각의 상기 제 1 공명 터널링 뉴로모픽 트랜지스터는 상기 제 1 영역에 배치되고, 상기 복수의 제 1 이진 뉴런 소자들 각각의 상기 제 2 공명 터널링 뉴로모픽 트랜지스터는 상기 제 2영역에 배치되고,상기 제 2 이진 뉴런 소자의 상기 제 1 공명 터널링 뉴로모픽 트랜지스터는 제 3 영역에 배치되고, 상기 제 2이진 뉴런 소자의 상기 제 2 공명 터널링 뉴로모픽 트랜지스터는 제 4 영역에 배치되는,신경망 소자."}
{"patent_id": "10-2021-0160451", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 8 항에 있어서, 상기 복수의 제 1 이진 뉴런 소자들 각각의 상기 제 1 공명 터널링 뉴로모픽 트랜지스터의 상기 콜렉터 전극 및상기 제 2 이진 뉴런 소자의 상기 제 1 공명 터널링 뉴로모픽 트랜지스터의 상기 콜렉터 전극은 상기 클록 전압에 공유로 연결되고,상기 복수의 제 1 이진 뉴런 소자들 각각의 상기 제 1 공명 터널링 뉴로모픽 트랜지스터의 상기 에미터 전극 및상기 제 2 이진 뉴런 소자의 상기 제 1 공명 터널링 뉴로모픽 트랜지스터의 상기 에미터 전극은 상기 출력 전압에 공유로 연결되는,공개특허 10-2023-0073747-4-신경망 소자."}
{"patent_id": "10-2021-0160451", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 일 관점에 따른 공명 터널링 뉴로모픽 트랜지스터는, 기판 상에 형성되고, 전하의 전송 채널이 생성될 수 있는 채널 영역과, 상기 채널 영역 상의 콜렉터 전극과, 상기 채널 영역의 하부와 연결된 에미터 전극과, 상 기 채널 영역의 측벽을 적어도 부분적으로 둘러싸도록 상기 채널 영역의 측벽 상에 형성된 터널링층과, 상기 채 널 영역의 측벽에 대향되게 상기 터널링층 상에 형성된 전하트랩층과, 상기 채널 영역의 측벽에 대향되게 상기 전하트랩층 상에 형성된 게이트 절연층과, 상기 채널 영역의 측벽에 대향되게 상기 게이트 절연층 상에 형성된 게이트 전극을 포함한다."}
{"patent_id": "10-2021-0160451", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 반도체 소자에 관한 것으로서, 더 상세하게는 공명 터널링 뉴로모픽 트랜지스터, 이진 뉴런 소자 및 신경망 소자에 관한 것이다."}
{"patent_id": "10-2021-0160451", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "고령화의 가속화로 웨어러블 기기의 시장규모는 성장세에 있다. 기존 웨어러블 기기는 대부분 순시 동작과 클라 우드 컴퓨팅 방식을 사용하고 있어서, 상시 동작을 구현하지 못하거나 네트워크가 단절된 환경에서 동작이 제한 되고 있다. 이를 해결하기 위해서는 기기 내에 학습 및 진단 기능을 부여하는 인공지능 기술의 삽입이 필요하다. 또한, 신 호처리 전자 모듈의 전력 소모를 극감시켜야 한다. 인공 지능 소자는 인간을 닮은 뉴로모픽 아키텍쳐 (neuromorphic architecture)에 활용되어 기존 폰-노이만 아키텍쳐 대비 전력 소모를 극도로 감소시키는 것을 가능하게 한다. 이에 뉴로모픽 아키텍쳐 전용의 반도체 소자에 대한 기술 개발이 필요하다. 종래 뉴로모픽 반도체 소자로는 멤리스터 또는 트랜지스터가 활용되고 있다. 멤리스터는 소자의 동작 안정성에 대한 성능개선이 요구될뿐더러, 독자적인 공정 플랫폼을 사용하여 기존 트랜지스터 공정과의 호환성에 대한 개 선이 요구되고 있다. 공명 터널링 트랜지스터는 양자 역학의 터널링 현상을 이용하여 동작 속도가 빨라서 뉴런 소자로 개발되고 있으나, 시냅스 기능이 구현되지 않아서 뉴로모픽 아키텍쳐로 활용이 제한되고 있다."}
{"patent_id": "10-2021-0160451", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명은 전술한 문제점을 해결하기 위한 것으로서, 뉴런 기능과 시냅스 기능이 동시 구현되는 공명 터널링 뉴 로모픽 트랜지스터, 이진 뉴런 소자 또는 신경망 소자를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다."}
{"patent_id": "10-2021-0160451", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일 관점에 따른 공명 터널링 뉴로모픽 트랜지스터는, 기판 상에 형성되고, 전하의 전송 채널이 생성 될 수 있는 채널 영역과, 상기 채널 영역 상의 콜렉터 전극과, 상기 채널 영역의 하부와 연결된 에미터 전극과, 상기 채널 영역의 측벽을 적어도 부분적으로 둘러싸도록 상기 채널 영역의 측벽 상에 형성된 터널링층과, 상기 채널 영역의 측벽에 대향되게 상기 터널링층 상에 형성된 전하트랩층과, 상기 채널 영역의 측벽에 대향되게 상 기 전하트랩층 상에 형성된 게이트 절연층과, 상기 채널 영역의 측벽에 대향되게 상기 게이트 절연층 상에 형성 된 게이트 전극을 포함한다. 상기 공명 터널링 뉴로모픽 트랜지스터에 따르면, 상기 기판 상의 에미터 접촉층을 더 포함하고, 상기 채널 영 역은 상기 에미터 접촉층 상에 형성되고, 상기 에미터 전극은 상기 게이트 전극 외측에서 상기 에미터 접촉층 상에 형성될 수 있다. 상기 공명 터널링 뉴로모픽 트랜지스터에 따르면, 상기 터널링층, 상기 전하 트랩층, 상기 게이트 절연층 및 게 이트 전극은 상기 기판 상으로 더 연장되게 형성될 수 있다. 상기 공명 터널링 뉴로모픽 트랜지스터에 따르면, 상기 채널 영역은 상기 기판 상의 에미터층, 상기 에미터층 상의 양자층 및 상기 양자층 상의 콜렉터층을 포함할 수 있다. 상기 공명 터널링 뉴로모픽 트랜지스터에 따르면, 상기 게이트 전극에 인가되는 동작 전압을 제어하여, 상기 전 하트랩층에 전하를 저장하거나 소거하는 시냅스 기능을 수행할 수 있다. 상기 공명 터널링 뉴로모픽 트랜지스터에 따르면, 상기 채널 영역은 상기 기판 상에 메사 구조로 형성되고, 상 기 터널링층, 상기 전하 트랩층, 상기 게이트 절연층 및 상기 게이트 전극은 상기 채널 영역의 측벽을 한바퀴둘러싸도록 형성될 수 있다. 본 발명의 다른 관점에 따른 이진 뉴런 소자는, 서로 직렬로 연결된 제 1 공명 터널링 뉴로모픽 트랜지스터 및 제 2 공명 터널링 뉴로모픽 트랜지스터를 포함하고, 상기 제 1 공명 터널링 뉴로모픽 트랜지스터 및 제 2 공명 터널링 뉴로모픽 트랜지스터는 전술한 공명 터널링 뉴로모픽 트랜지스터로 구성되고, 상기 제 1 공명 터널링 뉴 로모픽 트랜지스터의 상기 콜렉터 전극에 클록 전압이 연결되고, 상기 제 2 공명 터널링 뉴로모픽 트랜지스터의 상기 에미터 전극이 접지되고, 상기 제 1 공명 터널링 뉴로모픽 트랜지스터의 상기 에미터 전극 및 상기 제 2 공명 터널링 뉴로모픽 트랜지스터의 상기 콜렉터 전극 사이에 출력 전압이 연결된다. 본 발명의 또 다른 관점에 따른 이진 뉴런 소자를 이용한 신경망 소자는, 양의 시냅스로 기능하는 제 1 영역과, 음의 시냅스로 기능하는 제 2 영역과, 상부 뉴런 영역으로 이용되는 제 3 영역과, 하부 뉴런 영역으로 이용되는 제 4 영역과, 상기 제 1 영역 및 상기 제 2 영역에 걸쳐서 형성되고, 시냅스 영역용 복수의 제 1 이진 뉴런 소 자들과, 상기 제 3 영역 및 상기 제 4 영역에 걸쳐서 형성되고, 뉴런 영역용 제 2 이진 뉴런 소자를 포함하고, 상기 복수의 제 1 이진 뉴런 소자들 및 상기 제 2 이진 뉴런 소자는 제 6 항의 이진 뉴런 소자로 구성되고, 상 기 복수의 제 1 이진 뉴런 소자들 각각의 상기 제 1 공명 터널링 뉴로모픽 트랜지스터는 상기 제 1 영역에 배치 되고, 상기 복수의 제 1 이진 뉴런 소자들 각각의 상기 제 2 공명 터널링 뉴로모픽 트랜지스터는 상기 제 2 영 역에 배치되고, 상기 제 2 이진 뉴런 소자의 상기 제 1 공명 터널링 뉴로모픽 트랜지스터는 제 3 영역에 배치되 고, 상기 제 2 이진 뉴런 소자의 상기 제 2 공명 터널링 뉴로모픽 트랜지스터는 제 4 영역에 배치된다. 상기 신경망 소자에 따르면, 상기 복수의 제 1 이진 뉴런 소자들 각각의 상기 제 1 공명 터널링 뉴로모픽 트랜 지스터의 상기 콜렉터 전극 및 상기 제 2 이진 뉴런 소자의 상기 제 1 공명 터널링 뉴로모픽 트랜지스터의 상기 콜렉터 전극은 상기 클록 전압에 공유로 연결되고, 상기 복수의 제 1 이진 뉴런 소자들 각각의 상기 제 1 공명 터널링 뉴로모픽 트랜지스터의 상기 에미터 전극 및 상기 제 2 이진 뉴런 소자의 상기 제 1 공명 터널링 뉴로모 픽 트랜지스터의 상기 에미터 전극은 상기 출력 전압에 공유로 연결된다."}
{"patent_id": "10-2021-0160451", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 뉴런 기능과 시냅스 기능이 동시 구현되는 공명 터 널링 뉴로모픽 트랜지스터, 이진 뉴런 소자 또는 신경망 소자를 제공할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다."}
{"patent_id": "10-2021-0160451", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면을 참조하여 본 발명의 바람직한 여러 실시예들을 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하 여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다. 이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 도 1은 본 발명의 일 실시예에 따른 공명 터널링 뉴로모픽 트랜지스터를 보여주는 개략적인 단면도이다. 도 1을 참조하면, 공명 터널링 뉴로모픽 트랜지스터는 에미터 전극, 채널 영역, 이트 전극 및 콜렉터 전극을 포함할 수 있다. 예를 들어, 채널 영역은 기판 상에 형성되고, 전하의 전송 채널이 생성될 수 있는 영역을 한정할 수 있다. 보다 구체적으로 보면, 채널 영역은 공명 터널링 트랜지스터의 전자를 전송할 수 있다. 콜렉터 전극은 채널 영역 상에 형성되고, 에미터 전극은 채널 영역의 하부에 연결될 수 있 다. 예를 들어, 콜렉터 전극은 채널 영역의 상단에 전기적으로 연결되고, 에미터 전극은 채널 영역의 하단에 전기적으로 연결될 수 있다. 따라서, 콜렉터 전극 및 에미터 전극은 채널 영역 에 수직 전하의 흐름을 유도할 수 있다. 일부 실시예에서, 기판 상에 에미터 접촉층이 형성되고, 채널 영역은 에미터 접촉층 상에 형성될 수 있다. 나아가, 에미터 전극은 에미터 접촉층 상에 형성될 수 있다. 일부 실시예에서, 기판은 InP(indium phosphide)로 형성되고, 에미터 접촉층은 n형 InGaAs(indium gallium arsenide)로 형성될 수 있다. 일부 실시예에서, 채널 영역은 에미터층(emitter layer, 122), 양자층(quantum layer, 124), 및 콜렉터층 (collector layer, 126)을 포함할 수 있다. 예를 들어, 에미터층은 에미터 접촉층 상에 형성되고, 양자층은 에미터층 상에 형성되고, 콜렉터층은 양자층 상에 형성될 수 있다. 보다 구체적으로 보면, 에미터층은 전자를 방출하고, 콜렉터층은 에미터층로부터 방출된 전자가 수용될 수 있다. 예를 들어, 에미터층 및 콜렉터층은 n형 InGaAs로 형성될 수 있다. 양자층은 에미터층으로부터 생성된 전자가 전자 파동 성질에 의해 다음 층으로 비의도적인 전자 침투 를 할 수 없도록 막을 수 있다. 또한, 양자층은 에미터층으로부터 생성된 전자를 공명 터널링 현상을 통해 콜렉터층으로 전송할 수 있다. 터널링층은 채널 영역의 측벽을 적어도 부분적으로 둘러싸도록 채널 영역의 측벽 상에 형성될 수 있다. 예를 들어, 터널링층은 전자의 터널링을 허용하도록 소정 두께의 절연층으로 형성할 수 있다. 일 부 실시예에서, 터널링층은 반도체 산화물, 예컨대 실리콘 산화물 또는 InGaAS 산화물로 형성될 수 있다. 전하 트랩층은 채널 영역의 측벽에 대향되게 터널링층 상에 형성될 수 있다. 예를 들어, 전하트 랩층은 전하 트랩이 가능한 반도체 질화물, 예컨대 실리콘 질화물, InGaAs 질화물로 형성될 수 있다. 게이트 절연층은 채널 영역의 측벽에 대향되게 전하트랩층 상에 형성될 수 있다. 예를 들어, 게 이트 절연층은 반도체 산화물, 예컨대 실리콘 산화물, InGaAs 산화물 등으로 형성될 수 있다. 게이트 절연 층은 게이트 전극을 절연시키는 역할 외에, 전하트랩층 내 전하의 역 터널링을 막아주는 역할도 한다는 점에서 블로킹 절연층으로 불릴 수도 있다. 게이트 전극은 채널 영역의 측벽에 대향되게 게이트 절연층 상에 형성될 수 있다. 예를 들어, 게이트 전극은 적절한 도전물, 예컨대 도핑된 반도체 물질, 금속 등을 포함할 수 있다. 일부 실시예에서, 채널 영역의 일측벽 상에 하나의 터널링층, 하나의 전하 트랩층, 하나의 게이 트 절연층 및 하나의 게이트 전극이 순차 형성되고, 채널 영역의 타측벽 상에 다른 하나의 터널 링층, 다른 하나의 전하 트랩층, 다른 하나의 게이트 절연층 및 다른 하나의 게이트 전극 이 순차 형성될 수 있다. 이에 따라, 터널링층, 전하트랩층, 게이트 절연층 및 게이트 전극 은 채널 영역의 측벽들을 따라서 형성된 수직 부분을 포함할 수 있다. 일부 실시예에서, 채널 영역은 기판 상에 메사 구조로 형성되고, 터널링층, 전하 트랩층, 게이트 절연층 및 게이트 전극은 채널 영역의 측벽을 한바퀴 둘러싸도록 형성될 수 있다. 예를들어, 터널링층이 채널 영역의 측벽을 한바퀴 둘러싸고, 전하 트랩층은 터널링층을 한바퀴 둘러싸고, 게이트 절연층은 전하 트랩층을 한바퀴 둘러싸고, 게이트 전극은 게이트 절연층(13 6)을 한바퀴 둘러쌀 수 있다. 일부 실시예에서, 터널링층, 전하트랩층, 게이트 절연층 및 게이트 전극은 기판 상으 로 더 연장되게 형성될 수 있다. 이에 따라, 터널링층, 전하트랩층, 게이트 절연층 및 게이트 전극은 채널 영역의 측벽들을 따라서 형성된 수직 부분과, 기판 상으로 연장된 수평 부분을 포 함할 수 있다. 일부 실시예에서, 콜렉터 전극은 드레인 전극으로 불리고, 에미터 전극은 소오스 전극으로 불릴 수도 있다. 전술한 공명 터널링 뉴로모픽 트랜지스터는 게이트 전극에 인가되는 전압을 제어함으로써, 채널 영역 에 채널 생성을 제어하여 콜렉터 전극 및 에미터 전극 사이에 전자의 흐름 또는 전류의 흐름을 제어하여 뉴런 동작을 구현할 수 있고, 나아가 전하트랩층 내에 전자의 트랩 여부를 제어하여 시냅스 동작 을 구현할 수 있다. 시냅스 동작에 대해서는 도 3 및 도 4를 참조하여 후술한다. 나아가, 공명 터널링 뉴로모픽 트랜지스터는 반도체 공정을 이용하여 형성될 수 있다. 예를 들어, 채널층 은 에피 성장 및 메사 식각을 이용하여 형성될 수 있다. 터널링층, 전하트랩층, 게이트 절연층 및 게이트 전극은 박막 증착 및 패터닝 기술을 이용하여 형성될 수 있다. 도 2는 도 1의 공명 터널링 뉴로모픽 트랜지스터 내 양자층의 일 예를 보여주는 개략적인 단면도이다. 도 2를 참조하면, 양자층은 제 1 버퍼층(buffer layer, 124-1), 제 1 장벽층(barrier layer, 124-3), 양 자 우물층(quantum well layer, 124-5), 제 2 장벽층(124-7) 및 제 2 버퍼층(124-9)을 포함할 수 있다. 제 1 버퍼층(124-1)과 제 2 버퍼층(124-9)은 에미터층으로부터 생성된 전자가 전자 파동 성질에 의해 다음 층으로 비의도적인 전자 침투를 할 수 없도록 막을 수 있다. 예를 들어, 제 1 버퍼층(124-1)과 제 2 버퍼층 (124-9)은 진성(intrinsic) InGaAs 또는 i형 InGaAs로 형성될 수 있다. 제 1 장벽층(124-3) 및 제 2 장벽층(124-7)은 이중 장벽을 형성하여, 에미터층으로부터 생성된 전자가 공 명 터널링 현상을 통해서만 전송되도록 전자의 그 외 흐름을 막아줄 수 있다. 예를 들어, 제 1 장벽층(124-3) 및 제 2 장벽층(124-7)은 진성(intrinsic) AlAs(aluminium arsenide) 또는 i형 AlAs로 형성될 수 있다. 양자 우물층(124-5)은 공명 터널링 트랜지스터 내에 준 속박 상태(Quasi bound states)가 존재하도록 할 수 있다. 예를 들어, 양자 우물층(124-5)은 진성(intrinsic) InGaAs 또는 i형 InGaAs로 형성될 수 있다. 이 실시예의 변형된 예에서, 양자층은 제 1 버퍼층(buffer layer, 124-1), 제 1 장벽층(barrier layer, 124-3), 양자 우물층(quantum well layer, 124-5), 제 2 장벽층(124-7) 및 제 2 버퍼층(124-9)의 적층 구조가 n회 반복된 구조를 가질 수도 있다. 도 3 및 도 4는 도 1의 공명 터널링 뉴로모픽 트랜지스터의 동작을 보여주는 에너지 다이아그램이다. 도 3을 참조하면, 게이트 전극에 양의 쓰기 전압을 인가함으로써, 채널층으로부터 터널층들을 통해서 전하트랩층로 전자가 트랩될 수 있다. 예를 들어, 전자는 F-N 터널링(Fowler Nordheim tunnelin g)에 의해서 채널층, 예컨대 양자층으로부터 터널층들을 통해서 전하트랩층로 이동될 수 있다. 이에 따라, 공명 터널링 뉴로모픽 트랜지스터를 통해서 쓰기 동작이 가능해진다. 도 4를 참조하면, 게이트 전극에 음의 소거 전압을 인가함으로써 전하트랩층로부터 터널층들을 통해서 채널층으로 전자가 이동될 수 있다. 예를 들어, 전자는 F-N 터널링을 통해서 터널층들을 통해 서 전하 트랩츠을로부터 양자층으로 이동될 수 있다. 이에 따라, 공명 터널링 뉴로모픽 트랜지스터 를 통해서 소거 동작이 가능해진다. 전술한 바에 따르면, 공명 터널링 뉴로모픽 트랜지스터을 통해서, 쓰기 및 소거 동작이 가능해짐에 따라서 시냅스(synapse) 동작을 구현할 수 있다. 도 5는 도 1의 공명 터널링 뉴로모픽 트랜지스터의 등가 회로도이고, 도 6은 도 5의 공명 터널링 뉴로모픽 트랜 지스터의 동작 특성을 보여주는 그래프이다.도 5를 참조하면, 공명 터널링 뉴로모픽 트랜지스터(RTNT)는 도 1의 공명 터널링 뉴로모픽 트랜지스터의 등가 회로로 구현한 것이다. 공명 터널링 뉴로모픽 트랜지스터(RTNT)에서, 게이트 전압(VG), 콜렉터 전압(VC) 및 접지 전압(VE)는 도 1의 공명 터널링 뉴로모픽 트랜지스터에서 게이트 전극, 콜렉터 전극 및 에 미터 전극에 각각 전기적으로 연결될 수 있다. 도 6을 참조하면, 게이트 전압(VG)을 조절하여 콜렉터 전극에서 에미터 전극으로 흐르는 전류(ICE)를 제어할 수 있다. 도 7은 본 발명의 다른 실시예에 따른 이진 뉴런 소자를 보여주는 등가 회로도이고, 도 8은 도 7의 이진 뉴런 소자의 동작 특성을 보여주는 그래프이다. 도 7을 참조하면, 이진 뉴런 소자(BND)는 서로 직렬 연결된 제 1 공명 터널링 뉴로모픽 트랜지스터(RTNT_U)와 제 2 공명 터널링 뉴로모픽 트랜지스터(RTNT_L)을 포함할 수 있다. 제 1 공명 터널링 뉴로모픽 트랜지스터 (RTNT_U)와 제 2 공명 터널링 뉴로모픽 트랜지스터(RTNT_L)는 도 1의 공명 터널링 뉴로모픽 트랜지스터 또 는 도 5의 공명 터널링 뉴로모픽 트랜지스터(RTNT)로 구성될 수 있다. 제 1 공명 터널링 뉴로모픽 트랜지스터(RTNT_U)의 콜렉터 전극(도 1의 145)에 클록 전압(VCLK)이 연결되고, 제 2 공명 터널링 뉴로모픽 트랜지스터(RTNT_L)의 에미터 전극(도 1의 115)이 접지될 수 있다. 나아가, 제 1 공명 터 널링 뉴로모픽 트랜지스터(RTNT_U)의 에미터 전극 및 제 2 공명 터널링 뉴로모픽 트랜지스터(RTNT_L)의 콜 렉터 전극 사이에 출력 전압(VOUT)이 연결될 수 있다. 도 8을 참조하면, 이진 뉴런 소자(BND)는 제 1 공명 터널링 뉴로모픽 트랜지스터(RTNT_U)를 통한 전류(IGU)와 제 2 공명 터널링 뉴로모픽 트랜지스터(RTNT_L)를 통한 전류(IGD)를 통해서 2개의 동작 안정점(VL, VH)을 가질 수 있고, 따라서 이진 뉴런 소자로 동작할 수 있다. 도 9는 본 발명의 또 다른 실시예에 따른 신경망 소자을 보여주는 개략도이고, 도 14는 도 9의 신경망 소 자의 개략적인 레이아웃을 보여주는 평면도이다. 도 9 및 도 14를 참조하면, 신경망 소자은 양의 시냅스(synapse +G)로 기능하는 제 1 영역(A1), 음의 시냅 스(synapse -G)로 기능하는 제 2 영역(A2), 상부 뉴런(upper neuron) 영역으로 이용되는 제 3 영역(A3) 및 하 부 뉴런(lower neuron) 영역으로 이용되는 제 4 영역(A4)을 포함할 수 있다. 나아가, 제 3 영역(A3)은 뉴런의 상부 소자로서 임계값 변경이 가능한 이진 뉴런으로 기능할 수 있고, 제 4 영역(A4)은 뉴런의 하부 소자로서 임 계값 변경이 가능한 이진 뉴런으로 기능할 수도 있다. 나아가, 신경망 소자은 제 1 영역(A1) 및 제 2 영역(A2)에 걸쳐서 형성되는 시냅스 영역용 복수의 제 1 이 진 뉴런 소자들(BND11, BND 12, BND13, BND14)과, 제 3 영역(A3) 및 제 4 영역(A4)에 걸쳐서 형성되는 뉴런 영 역용 제 2 이진 뉴런 소자(BND21)를 포함할 수 있다. 제 1 이진 뉴런 소자들(BND11, BND 12, BND13, BND14 등)과 제 2 이진 뉴런 소자(BND21)는 도 7의 이진 뉴런 소자(BND)로 구성될 수 있고, 나아가 이진 뉴런 소자 (BND) 내 공명 터널링 뉴로모픽 트랜지스터(RTNT)의 세부 구조는 도 1의 공명 터널링 뉴로모픽 트랜지스터(10 0)의 구조를 참조할 수 있다. 제 1 이진 뉴런 소자들(BND11, BND 12, BND13, BND14)의 개수는 예시적이고, 그 개수는 그 용량에 따라서 적절하게 확장될 수 있다. 보다 구체적으로 보면, 제 1 이진 뉴런 소자들(BND11, BND 12, BND13, BND14)의 제 1 공명 터널링 뉴로모픽 트 랜지스터들(RTNT_SU1, RTNT_SU2, RTNT_SU3, RTNT_SU4)은 제 1 영역(A1)에 배치되고, 제 1 이진 뉴런 소자들 (BND11, BND 12, BND13, BND14)의 제 2 공명 터널링 뉴로모픽 트랜지스터(RTNT_SL1 RTNT_SL2, RTNT_SL3, RTNT_SL4)들은 제 2 영역(A2)에 배치될 수 있다. 나아가, 제 2 이진 뉴런 소자(BND21)의 제 1 공명 터널링 뉴로모픽 트랜지스터(RTNT_NU)는 제 3 영역(A3)에 배 치되고, 제 2 이진 뉴런 소자(BND21)의 제 2 공명 터널링 뉴로모픽 트랜지스터(RTNT_NL)는 제 4 영역(A4)에 배 치될 수 있다. 일부 실시예에서, 제 1 이진 뉴런 소자들(BND11, BND 12, BND13, BND14)의 제 1 공명 터널링 뉴로모픽 트랜지스 터들(RTNT_SU1, RTNT_SU2, RTNT_SU3, RTNT_SU4)의 콜렉터 전극 및 제 2 이진 뉴런 소자(BND21)의 제 1 공 명 터널링 뉴로모픽 트랜지스터(RTNT_NU)의 콜렉터 전극은 클록 전압(VCLK)에 공유로 연결될 수 있다. 예를 들어, 제 1 공명 터널링 뉴로모픽 트랜지스터들(RTNT_SU1, RTNT_SU2, RTNT_SU3, RTNT_SU4, RTNT_NU)의 콜렉터전극들은 클록 라인을 통해서 클록 전압(VCLK)에 병렬적으로 연결될 수 있다. 나아가, 제 1 이진 뉴런 소자들(BND11, BND 12, BND13, BND14)의 제 1 공명 터널링 뉴로모픽 트랜지스터들 (RTNT_SU1, RTNT_SU2, RTNT_SU3, RTNT_SU4)의 에미터 전극 및 제 2 이진 뉴런 소자(BND21)의 제 1 공명 터널링 뉴로모픽 트랜지스터(RTNT_NU)의 에미터 전극은 출력 전압(VOUT)에 공유로 연결될 수 있다. 예를 들 어, 제 1 공명 터널링 뉴로모픽 트랜지스터들(RTNT_SU1, RTNT_SU2, RTNT_SU3, RTNT_SU4, RTNT_NU)의 에미터 전 극들은 출력 라인을 통해서 출력 전압(VOUT)에 병렬적으로 연결될 수 있다. 또한, 제 1 이진 뉴런 소자들(BND11, BND 12, BND13, BND14)의 제 2 공명 터널링 뉴로모픽 트랜지스터들 (RTNT_SL1, RTNT_SL2, RTNT_SL3, RTNT_SL4)의 콜렉터 전극 및 제 2 이진 뉴런 소자(BND21)의 제 2 공명 터널링 뉴로모픽 트랜지스터(RTNT_NL)의 콜렉터 전극은 출력 전압(VOUT)에 공유로 연결될 수 있다. 즉, 제 2 공명 터널링 뉴로모픽 트랜지스터들(RTNT_SL1, RTNT_SL2, RTNT_SL3, RTNT_SL4, RTNT_NL)의 콜렉터 전극들 은 출력 라인을 통해서 출력 전압(VOUT)에 병렬적으로 연결될 수 있다. 일부 실시예에서, 제 2 공명 터널링 뉴로모픽 트랜지스터들(RTNT_SL1, RTNT_SL2, RTNT_SL3, RTNT_SL4, RTNT_NL)의 에미터 전극들은 접지 라인을 통해서 접지 전압(VGND)에 병렬적으로 연결될 수 있다. 일부 실시예에서, 제 1 공명 터널링 뉴로모픽 트랜지스터들(RTNT_SU1, RTNT_SU2, RTNT_SU3, RTNT_SU4, RTNT_NU)의 게이트 전극(도 1의 140)에는 별도의 게이트 전압들(VIN1+, VIN2+, VIN3+, VIN4+, VGU)이 각각 인가될 수 있다. 나아가, 제 2 공명 터널링 뉴로모픽 트랜지스터들(RTNT_SL1, RTNT_SL2, RTNT_SL3, RTNT_SL4, RTNT_NL)의 게이트 전극에는 별도의 게이트 전압들(VIN1-, VIN2-, VIN3-, VIN4-, VGD)이 각각 인가될 수 있다. 일부 실시예에서, 신경망 소자에서, 시냅스 쓰기 및 지우기를 위한 게이트 전압은 +2V 이상 또는 -2V 이상 으로 설정할 수 있다. 나아가, 시냅스 읽기와 뉴런 전류가변을 위한 게이트 전압은 -2V 내지 +2V 구간에서 설정 할 수 있다. 일부 실시예에서, 신경망 소자은 단위셀을 예시적으로 나타낼 수 있다. 이 경우, 신경망 소자의 변형 된 예는, 이러한 단위셀들이 어레이 배치된 구조를 포함할 수도 있다. 전술한 신경망 소자은 인간의 시냅스를 모사하기 위하여 인간의 시냅스에서 양의 컨덕턴스가 존재하는 구 간에 대응하여 영역 1(A1)을 배치하고, 인간의 시냅스에서 음의 컨덕턴스가 존재하는 구간에 대응하여 영역 2(A2)를 배치하여, 양과 음의 시냅스 컨덕턴스를 함께 발현하도록 구성될 수 있다. 도 10 내지 도 13은 도 9의 신경망 소자의 동작 특성을 보여주는 그래프들이다. 도 10을 참조하면, 제 1 영역(A1)에서 시냅스 저장값 변화에 따른 출력 변화를 알 수 있다. 제 1 영역(A1)에서 시냅스 쓰기 동작을 수행하면 제 1 공명 터널링 뉴로모픽 트랜지스터들(RTNT_SU1, RTNT_SU2, RTNT_SU3, RTNT_SU4)의 전하트랩층에 전자를 저장하게 되고 문턱전압이 높아져 채널 영역 내 전류가 작아지고 (Isynapse+G = 0lP) 출력 전압(VOUT)이 로우(low) 상태로 출력될 수 있다. 이후, 시냅스 지우기 동작을 수행하면, 제 1 공명 터널링 뉴로모픽 트랜지스터들(RTNT_SU1, RTNT_SU2, RTNT_SU3, RTNT_SU4)의 전하트랩층로부터 전자가 소거되어 문턱전압이 낮아지고 채널 영역 내 전류가 증가하여(Isynapse+G = 4lP) 출력 전압(VOUT)이 하이(high) 상태로 출력될 수 있다. 위 동작에서 제 2 영역(A2)에서 전류(Isynapse-G), 제 3 영역(A3)에서 전류(Ineuron_upper) 및 제 4 영역(A4)에서 전류 (Ineuron_lower)는 각각 1lP, 1lP, 3lP로 가정한다. 도 11을 참조하면, 제 2 영역(A2)에서 시냅스 저장값 변화에 따른 출력 변화를 알 수 있다. 제 2 영역(A2)에서 는, 전류(Isynapse-G)가 증가함(1lP -> 4lP)에 따라서, 출력 전압(VOUT)은 하이(high) 상태에서 로우(low) 상태로 변 경될 수 있다. 제 1 영역(A1)에서 전류(Isynapse+G), 제 3 영역(A3)에서 전류(Ineuron_upper) 및 제 4 영역(A4)에서 전 류(Ineuron_lower)는 각각 1lP, 3lP, 1lP로 가정한다. 도 12를 참조하면, 제 3 영역(A3)에서 뉴런 전류 변화에 따른 출력 변화를 알 수 있다. 제 3 영역(A3)에서 제 1 공명 터널링 뉴로모픽 트랜지스터들(RTNT_NU)의 게이트 전극에 인가되는 전압이 로우 전압(low voltage)에서 하이 전압(high voltage)로 변경되면, 전류(Ineuron_upper)는 높아지고(1lP -> 3lP), 출력 전압(VOUT)이 로우(low) 상태에서 하이(high) 상태로 변경될 수 있다. 이 경우, 제 1 영역(A1)에서 전류(Isynapse+G), 제 2 영역(A2)에서 전류(Isynapse-G) 및 제 4 영역(A4)에서 전류(Ineuron_lower)는 각각 2lP, 1lP, 3lP로 가정한다. 도 13을 참조하면, 제 3 영역(A3)에서 뉴런 전류 변화에 따른 출력 변화를 알 수 있다. 제 4 영역(A4)에서 제 2 공명 터널링 뉴로모픽 트랜지스터들(RTNT_NL)의 전류(Ineuron_lower)는 높아지고(3lP -> 5lP), 출력 전압(VOUT)은 하 이(high) 상태에서 로우(low) 상태로 변경될 수 있다. 이 경우, 제 1 영역(A1)에서 전류(Isynapse+G), 제 2 영역 (A2)에서 전류(Isynapse-G) 및 제 3 영역(A3)에서 전류(Ineuron_upper)는 각각 2lP, 1lP, 3lP로 가정한다. 전술한 바와 같이, 신경망 소자에 의하면, 시냅스 기능과 뉴런 기능을 동시에 구현할 수 있다. 따라서, 신 경망 소자은 인공 지능 소자의 플랫폼으로 이용될 수 있다."}
{"patent_id": "10-2021-0160451", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상 의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다."}
{"patent_id": "10-2021-0160451", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 공명 터널링 뉴로모픽 트랜지스터를 보여주는 개략적인 단면도이다. 도 2는 도 1의 공명 터널링 뉴로모픽 트랜지스터 내 양자층의 일 예를 보여주는 개략적인 단면도이다. 도 3 및 도 4는 도 1의 공명 터널링 뉴로모픽 트랜지스터의 동작을 보여주는 에너지 다이아그램이다. 도 5는 도 1의 공명 터널링 뉴로모픽 트랜지스터의 등가 회로도이다. 도 6은 도 5의 공명 터널링 뉴로모픽 트랜지스터의 동작 특성을 보여주는 그래프이다. 도 7은 본 발명의 다른 실시예에 따른 이진 뉴런 소자를 보여주는 등가 회로도이다. 도 8은 도 7의 이진 뉴런 소자의 동작 특성을 보여주는 그래프이다. 도 9는 본 발명의 또 다른 실시예에 따른 신경망 소자를 보여주는 개략도이다. 도 10 내지 도 13은 도 9의 신경망 소자의 동작 특성을 보여주는 그래프들이다. 도 14는 도 9의 신경망 소자의 개략적인 레이아웃을 보여주는 평면도이다."}
