[
  {
    "start": 240,
    "end": 2808,
    "text": "3D Vキャッシュの秘密が明らかに。"
  },
  {
    "start": 2904,
    "end": 10552,
    "text": "Zen 5x3D は、CPU チップレットの下にキャッシュを配置しますが、これは正直、こんなに早く実現するとは予想していませんでした。"
  },
  {
    "start": 10736,
    "end": 21980,
    "text": "Zen 5 チップの詳細な調査で見つかった変更点については説明していますが、Ryzen 9800X3D がどのように正確に製造されているのか、まったく新しい問題を提起しています。"
  },
  {
    "start": 22320,
    "end": 27162,
    "text": "なぜなら、マーケティング アニメーションは、見た目は良いものの、ストーリー全体を伝えることは決してないからです。"
  },
  {
    "start": 27266,
    "end": 29626,
    "text": "あなたもこのアニメーションを一度は見たことがあると思います。"
  },
  {
    "start": 29778,
    "end": 35754,
    "text": "これは、AMD の第 1 世代 3D V キャッシュ CPU が下部にチップ化され、上部にキャッシュが示されています。"
  },
  {
    "start": 35922,
    "end": 40586,
    "text": "最終的なチップの実際の外観はそうではないと言ったらどうなるでしょうか?"
  },
  {
    "start": 40658,
    "end": 48410,
    "text": "AMDは、3D VキャッシュをCPUチップレットに接続するために使用される高度なパッケージングプロセスから、重要なステップを1つ省略しています。"
  },
  {
    "start": 48490,
    "end": 55342,
    "text": "第一世代について私たちが間違っていたとしたら、今回の AMD の 9800x3D アニメーションはどれくらい現実に近いのでしょうか?"
  },
  {
    "start": 55426,
    "end": 58294,
    "text": "それがまさにこのビデオで見つけようとしていることです。"
  },
  {
    "start": 58382,
    "end": 70210,
    "text": "Zen 5x3D を詳しく見て、第 1 世代と第 2 世代の 3D V キャッシュ CPU が実際にどのようなものかを理解して、これらすべてを可能にする高度なパッケージング テクノロジを探ってみましょう。"
  },
  {
    "start": 72110,
    "end": 77734,
    "text": "AMD 初の 3D V キャッシュ CPU、Ryzen 5800x3D は単なる幸運ではありませんでした。"
  },
  {
    "start": 77862,
    "end": 82490,
    "text": "それは、ハイブリッドボンディングと呼ばれるまったく新しいパッケージング技術によって可能になりました。"
  },
  {
    "start": 82630,
    "end": 89682,
    "text": "ハイブリッド ボンディングは、真の技​​術的飛躍の基礎となるため、私は飛躍的テクノロジーと呼んでいます。"
  },
  {
    "start": 89746,
    "end": 92050,
    "text": "大規模なリアル 3D パッケージング。"
  },
  {
    "start": 92210,
    "end": 95010,
    "text": "AMD の X3D CPU は始まりにすぎません。"
  },
  {
    "start": 95090,
    "end": 97090,
    "text": "ハイパーボンディングとは一体何ですか？"
  },
  {
    "start": 97170,
    "end": 99970,
    "text": "何が特別で、どのように機能するのでしょうか?"
  },
  {
    "start": 100090,
    "end": 108544,
    "text": "現実には、1960 年代にいわゆるフリップ チップが発明されて以来、半導体パッケージングは​​基本的に変わっていません。"
  },
  {
    "start": 108682,
    "end": 111380,
    "text": "現在でも、ほとんどのチップは同じ原理を使用しています。"
  },
  {
    "start": 111460,
    "end": 114948,
    "text": "このパッケージ形式ははんだベースであり、非常に簡単です。"
  },
  {
    "start": 115044,
    "end": 121028,
    "text": "チップをパッケージ基板や別のチップなどに接続したい場合は、はんだを使用するだけです。"
  },
  {
    "start": 121124,
    "end": 125044,
    "text": "もちろん、チップの底にはんだを叩きつけてそれで終わりというわけにはいきません。"
  },
  {
    "start": 125132,
    "end": 128580,
    "text": "そこで、いわゆるはんだボールまたははんだバンプが登場します。"
  },
  {
    "start": 128700,
    "end": 132356,
    "text": "チップの金属相互接続の最小層から始めます。"
  },
  {
    "start": 132468,
    "end": 138612,
    "text": "次に、はんだ付けプロセスに十分な大きさになるまで、徐々に大きな構造として構築していきます。"
  },
  {
    "start": 138796,
    "end": 140036,
    "text": "次に、はんだを追加します。"
  },
  {
    "start": 140148,
    "end": 143428,
    "text": "これらのはんだボールは、C4 バンプと呼ばれることがよくあります。"
  },
  {
    "start": 143524,
    "end": 145668,
    "text": "いいえ、プラスチック爆発物ではありません。"
  },
  {
    "start": 145764,
    "end": 153844,
    "text": "私は、はんだボールを使用したフリップチップボンディングの専門用語である、制御されたコラプスチップ接続、別名 C4 について話しています。"
  },
  {
    "start": 153892,
    "end": 158676,
    "text": "はんだボールは接合プロセス中に多少崩れますが、制御された方法で崩れるからです。"
  },
  {
    "start": 158748,
    "end": 161758,
    "text": "壊れた R9 Nano の写真を見てください。"
  },
  {
    "start": 161884,
    "end": 170570,
    "text": "正しい GPU を拡大すると、GPU ダイをパッケージ基板に接続するために使用されるはんだバンプを実際に肉眼で見ることができます。"
  },
  {
    "start": 170730,
    "end": 175098,
    "text": "数を数えるつもりはありませんが、その気になれば、間違いなく数えることができます。"
  },
  {
    "start": 175234,
    "end": 176954,
    "text": "それくらい大きいんです。"
  },
  {
    "start": 177122,
    "end": 179402,
    "text": "Zen 5 でも同じことがわかります。"
  },
  {
    "start": 179506,
    "end": 186538,
    "text": "この写真は、私の Zen 5 ディープ ダイブのダイ ショットを作成するために Fritzkens Fritz が使用した壊れた 9600X を示しています。"
  },
  {
    "start": 186634,
    "end": 196728,
    "text": "チップレットが PCB から取り外されます。もう一度拡大すると、パッケージ基板上に Zen 5ccg をパッケージするために使用される C4 バンプが見えます。"
  },
  {
    "start": 196824,
    "end": 205944,
    "text": "ダイツーダイ相互接続など、相互接続密度の必要性が高まっている領域では、はんだバンプが、C2 ポンプとも呼ばれる銅ピラー バンプに置き換えられています。"
  },
  {
    "start": 205992,
    "end": 210328,
    "text": "名前が示すように、それらは上部にはんだバンプが付いた銅製の柱です。"
  },
  {
    "start": 210464,
    "end": 218404,
    "text": "それらは小さく、はんだボールのように完全に崩壊しないため、同じ領域により多くのそれらを配置することができ、相互接続密度が増加します。"
  },
  {
    "start": 218552,
    "end": 225164,
    "text": "このテクノロジーの非常に小型のバージョンは通常マイクロ ポンプと呼ばれますが、依然として同じ基本原理が使用されています。"
  },
  {
    "start": 225292,
    "end": 228828,
    "text": "結局のところ、今でもすべてはんだ付けされています。"
  },
  {
    "start": 229004,
    "end": 230828,
    "text": "ハイブリッド ボンディングがそれを変えます。"
  },
  {
    "start": 230884,
    "end": 236716,
    "text": "中心部にはんだを使用しない、まったく新しい形式の相互接続を導入します。"
  },
  {
    "start": 236748,
    "end": 244954,
    "text": "ハイブリッド ボンディングでは、2 つのシリコン片を互いに面一に配置し、いわゆるボンディング層と呼ばれる特別な層を介して接続を形成します。"
  },
  {
    "start": 245092,
    "end": 253534,
    "text": "この層には、電気相互接続を形成する小さな銅パッドと、銅パッドを相互に絶縁するための誘電体材料が含まれています。"
  },
  {
    "start": 253702,
    "end": 255918,
    "text": "これがハイブリッド ボンディングという名前の由来です。"
  },
  {
    "start": 255974,
    "end": 259582,
    "text": "それは銅と誘電体材料のハイブリッド接合だからです。"
  },
  {
    "start": 259646,
    "end": 262014,
    "text": "接合プロセスを簡単に説明します。"
  },
  {
    "start": 262142,
    "end": 265518,
    "text": "まず、互いに結合したい 2 つのシリコン チップから始めます。"
  },
  {
    "start": 265654,
    "end": 267486,
    "text": "もちろん、ランダムなチップであることはできません。"
  },
  {
    "start": 267518,
    "end": 269806,
    "text": "ハイブリッド ボンディングを念頭に置いて設計する必要があります。"
  },
  {
    "start": 269958,
    "end": 274290,
    "text": "両方のチップのそれぞれの表面に一致する相互接続領域が必要です。"
  },
  {
    "start": 274730,
    "end": 284354,
    "text": "最初のステップでは、通常はウェハの一部として両方のチップの表面が誘電体材料で処理および準備され、一致する銅の相互接続が露出します。"
  },
  {
    "start": 284402,
    "end": 287826,
    "text": "銅は誘電体材料から少し引っ込んでいます。"
  },
  {
    "start": 288018,
    "end": 292594,
    "text": "これで、両方のウェーハが真空中で完全に位置合わせされ、互いに押し付けられます。"
  },
  {
    "start": 292682,
    "end": 295202,
    "text": "接合層の銅が凹んでいるためです。"
  },
  {
    "start": 295266,
    "end": 299640,
    "text": "誘電体材料、たとえば二酸化シリコンが最初に接触します。"
  },
  {
    "start": 299810,
    "end": 308652,
    "text": "真空内の圧力は、初期の誘電体結合を開始するのに十分な圧力であり、誘電体結合を完全にアニールするには室温ですでに始まっています。"
  },
  {
    "start": 308716,
    "end": 314092,
    "text": "ウェハは摂氏約 150 度に加熱され、最初の接合ステップが完了します。"
  },
  {
    "start": 314196,
    "end": 320204,
    "text": "次に、ウェーハは銅がアニールし始める温度である摂氏約 300 度までさらに加熱されます。"
  },
  {
    "start": 320332,
    "end": 326588,
    "text": "両方のチップ上で以前に埋め込まれていた銅の相互接続が拡張し始め、相互に接続されます。"
  },
  {
    "start": 326644,
    "end": 337242,
    "text": "その結果、両方のチップ上の銅パッドが互いに融着して単一の電気相互接続を形成し、周囲の誘電体材料によって互いに絶縁されます。"
  },
  {
    "start": 337306,
    "end": 342778,
    "text": "この結合自体は、追加のサポートなしで両方のチップを互いに結合した状態に保つのに十分な強度を持っています。"
  },
  {
    "start": 342914,
    "end": 346186,
    "text": "このプロセス フローが、ハイブリッド ボンディングが非常に特別である理由です。"
  },
  {
    "start": 346338,
    "end": 349594,
    "text": "2 つのチップを最も簡単な方法で接続します。"
  },
  {
    "start": 349682,
    "end": 358200,
    "text": "はんだ付けを使用せずに銅と銅の接合を直接形成することにより、基本的には両方のチップの金属層の一部を融着することになります。"
  },
  {
    "start": 358280,
    "end": 362060,
    "text": "銅線間の直接接続には、いくつかの利点があります。"
  },
  {
    "start": 362400,
    "end": 368840,
    "text": "まず、最小のはんだベースのマイクロポンプよりもはるかに小さくできるため、相互接続密度が高まります。"
  },
  {
    "start": 368920,
    "end": 372024,
    "text": "はんだ付けによるトラブルや変形はありません。"
  },
  {
    "start": 372152,
    "end": 379208,
    "text": "各銅パッドの配置は厳密に制御されており、周囲の誘電体材料によって完全に絶縁されています。"
  },
  {
    "start": 379344,
    "end": 381906,
    "text": "つまり、それらを互いに近づけて配置できるということです。"
  },
  {
    "start": 382008,
    "end": 390622,
    "text": "相互接続密度が高いことの主な利点は、より小さく短い相互接続を使用するだけでエネルギー効率が向上することです。"
  },
  {
    "start": 390686,
    "end": 400398,
    "text": "ハイブリッド ボンディングは、はんだ相互接続と比較して抵抗を約 90% 削減します。これは、単一ビットを輸送するためのエネルギー コストが削減されることを意味します。"
  },
  {
    "start": 400574,
    "end": 408584,
    "text": "AMD は、ハイブリッド ボンディングを使用することで、すでに小型のマイクロバンプ テクノロジと比較して、相互接続密度を 16 ヘクス増加させることができました。"
  },
  {
    "start": 408702,
    "end": 414628,
    "text": "このスライドは、ハイブリッド ボンディング相互接続が実際にどれほど小さいかを非常によく示しています。"
  },
  {
    "start": 414764,
    "end": 420500,
    "text": "この画像では、従来の C4 爆弾が灰色の円で示されており、それらが通常互いにどれほど近くに配置されているかがわかります。"
  },
  {
    "start": 420540,
    "end": 425188,
    "text": "小さな青い点はマイクロボムです。より高度な形式ですが、依然としてはんだベースです。"
  },
  {
    "start": 425244,
    "end": 429476,
    "text": "オレンジ色の点はハイブリッド結合を表しており、大きな違いです。"
  },
  {
    "start": 429588,
    "end": 435060,
    "text": "これは、2 つのチップを 1 つのチップとほぼ同じように動作させることができることを意味します。"
  },
  {
    "start": 435220,
    "end": 456308,
    "text": "2 番目の利点は、2 つのチップを直接上下に配置し、間にマイクロボムやはんだの層を使用する必要がないため、レイテンシも短縮されることです。ハイブリッド ボンディングされたチップは、一部のチップよりも上下のチップの部分へのアクセス時間を短縮できます。信号は垂直方向にのみ伝達する必要があるため、まさにチップ内の領域になります。"
  },
  {
    "start": 456404,
    "end": 467982,
    "text": "これにより、AMD は X3D CPU の L3 キャッシュを拡張できます。キャッシュ チップレットは、上か下かに関係なく、まるで同じダイ上にあるかのように非常に近くにあるためです。"
  },
  {
    "start": 468046,
    "end": 474574,
    "text": "一言で言えば、ハイブリッド ボンディングにより、非常に高い帯域幅、低い遅延、優れたエネルギー効率でチップを接続できるようになります。"
  },
  {
    "start": 474702,
    "end": 477310,
    "text": "基本的には 2 つのチップを 1 つとして結合します。"
  },
  {
    "start": 477430,
    "end": 481358,
    "text": "以前のはんだベースのソリューションと比較して、あらゆる点で優れています。"
  },
  {
    "start": 481534,
    "end": 484062,
    "text": "もちろん欠点がないわけではありません。"
  },
  {
    "start": 484126,
    "end": 488570,
    "text": "ハイブリッド ボンディングの欠点の 1 つは、工場のような環境が必要なことです。"
  },
  {
    "start": 488890,
    "end": 495106,
    "text": "従来、半導体の製造とパッケージングは​​、チップ製造の 2 つのまったく異なる部分でした。"
  },
  {
    "start": 495218,
    "end": 501298,
    "text": "たとえ単一の粒子でも写真プロセスに悪影響を与える可能性があるため、製造にはクリーンルームが必要です。"
  },
  {
    "start": 501354,
    "end": 505202,
    "text": "ウェーハは常に洗浄されており、非常に高い精度が要求されます。"
  },
  {
    "start": 505266,
    "end": 515744,
    "text": "シリコンが完成すると、パッケージングは​​、あまり管理されていない環境で、精度の低い機械を使用し、クリーンルームを必要とせずに行うことができるため、結果的にコストが削減されます。"
  },
  {
    "start": 515882,
    "end": 517732,
    "text": "ハイブリッド ボンディングがそれを変えます。"
  },
  {
    "start": 517836,
    "end": 525380,
    "text": "接着するチップの表面は非常に滑らかである必要があり、これには cmp (いわゆる化学的機械的平坦化) が必要です。"
  },
  {
    "start": 525540,
    "end": 532756,
    "text": "接着層の間に 1 つの粒子があるだけでも、多くの欠陥のある相互接続が発生する可能性があるため、クリーン ルームが必要です。"
  },
  {
    "start": 532828,
    "end": 541252,
    "text": "相互接続が小さくなるということは、ミクロン精度でチップを位置合わせするときに、より高い精度を使用する必要があることも意味し、より高精度のツールが必要になります。"
  },
  {
    "start": 541316,
    "end": 549954,
    "text": "従来のパッケージングでは、チップのパッケージングを処理するために、OSAT と呼ばれるさまざまな外部委託の半導体組立およびテスト会社から選択できました。"
  },
  {
    "start": 550002,
    "end": 555010,
    "text": "工場でシリコンを製造し、完成したシリコンをパッケージングのために別の会社に発送します。"
  },
  {
    "start": 555090,
    "end": 565826,
    "text": "高度なパッケージング、特にハイブリッド ボンディングでは、ファブ環境とファブ ツールが必要となるため、パッケージングは​​通常、半導体製造会社自体で行われます。"
  },
  {
    "start": 565938,
    "end": 571442,
    "text": "AMD は TSMC で製造しているため、ハイブリッド ボンディングも TSMC によって処理されます。"
  },
  {
    "start": 571586,
    "end": 578290,
    "text": "正確に言うと、AND は TSMC SoIC X (System on Integrated Chip の略) を使用しています。"
  },
  {
    "start": 578370,
    "end": 582402,
    "text": "ちなみに、Intelの次世代Foreverse Directもハイブリッドボンディングを採用している。"
  },
  {
    "start": 582466,
    "end": 586754,
    "text": "ハイブリッド ボンディングでは、プロセス フローに関して 2 つの主要なオプションがあります。"
  },
  {
    "start": 586802,
    "end": 592978,
    "text": "ハイブリッド ボンディングは、ウェーハ対ウェーハとして、またはチップ対ウェーハとして行うことができ、ダイ対ウェーハとも呼ばれます。"
  },
  {
    "start": 593074,
    "end": 598866,
    "text": "Wafer to Wafer は、その名前が示すとおり、ハイブリッド ボンディングを使用して 2 枚のウエハー全体を直接接合し​​ます。"
  },
  {
    "start": 598978,
    "end": 604972,
    "text": "主な利点は、少ない初期ステップでウェーハ全体を接合するため、高い接合スループットが得られることです。"
  },
  {
    "start": 605036,
    "end": 612684,
    "text": "このタイプのボンディングでは、両方のウェーハ上のチップが互いに完全に位置合わせされている必要があるため、同じサイズである必要があります。"
  },
  {
    "start": 612772,
    "end": 617932,
    "text": "両方のウェーハが製造された後、ウェーハをある程度薄くする必要がある場合があります。"
  },
  {
    "start": 618076,
    "end": 624140,
    "text": "次に、ウェーハがきれいになり、ハイブリッド結合層が活性化され、先ほど説明した方法でウェーハが結合されます。"
  },
  {
    "start": 624220,
    "end": 628810,
    "text": "接合プロセスが終了した後にのみ、二重に積層されたウェハからダイが切断されます。"
  },
  {
    "start": 628900,
    "end": 631070,
    "text": "このアプローチには欠点が 1 つあります。"
  },
  {
    "start": 631190,
    "end": 635118,
    "text": "ウェーハを互いに接着する場合、事前にチップをビンに入れることはできません。"
  },
  {
    "start": 635214,
    "end": 636830,
    "text": "得たものを使って働かなければなりません。"
  },
  {
    "start": 636950,
    "end": 640190,
    "text": "つまり、上下のチップの一部に欠陥があることになります。"
  },
  {
    "start": 640270,
    "end": 644542,
    "text": "欠陥のある CPU 上でキャッシュ チップレットが動作することになる場合もあれば、その逆の場合もあります。"
  },
  {
    "start": 644606,
    "end": 646606,
    "text": "そこでチップ 2 ウェーハが登場します。"
  },
  {
    "start": 646678,
    "end": 651518,
    "text": "このハイブリッド ボンディング プロセス フローでは、ボンディング プロセスの前にウェーハが切断され、ビンに入れられます。"
  },
  {
    "start": 651654,
    "end": 655922,
    "text": "ハイブリッド ボンディングには、いわゆる既知の良好なダイのみが選択されます。"
  },
  {
    "start": 656046,
    "end": 660586,
    "text": "チップ 2 ウェーハには、切断して並べ替えた後にチップを位置合わせする 2 つの異なる方法があります。"
  },
  {
    "start": 660698,
    "end": 667434,
    "text": "上部チップレットを下部チップレット上に直接配置することも、いわゆる再構成ウェーハを使用することもできます。"
  },
  {
    "start": 667482,
    "end": 674554,
    "text": "これは、基本的に最初のウェハを再構築または再構成することを意味しますが、今回は動作するチップのみを使用します。"
  },
  {
    "start": 674602,
    "end": 680618,
    "text": "元のウェーハを取り出してダイシングし、チップをテストして、良品を新しいウェーハに戻します。"
  },
  {
    "start": 680714,
    "end": 683022,
    "text": "これは 1 つのチップだけで実行できます。"
  },
  {
    "start": 683146,
    "end": 691574,
    "text": "たとえば、キャッシュ チップレットをビニングしてキャリア ウェーハ上に配置し、ビニングされていない CPU チップレットにハイブリッド ボンディングすることも、その逆の方法も可能です。"
  },
  {
    "start": 691662,
    "end": 696902,
    "text": "または、両方のチップレットをビニングし、ハイブリッド ボンディング プロセスに 2 つの再構成可能なキャリア ウェーハを使用することもできます。"
  },
  {
    "start": 697006,
    "end": 700934,
    "text": "接合プロセス自体は、ウェーハ間の接合とまったく同じように見えます。"
  },
  {
    "start": 700982,
    "end": 703270,
    "text": "チップ対ウェーハの利点は明らかです。"
  },
  {
    "start": 703390,
    "end": 706822,
    "text": "ボンディングプロセスにどのチップを使用するかを制御できます。"
  },
  {
    "start": 707006,
    "end": 714628,
    "text": "互いに接合したいチップのサイズが異なる場合、ウェーハ同士を使用することはできず、チップ同士を使用する必要があるため、選択の余地がありません。"
  },
  {
    "start": 714724,
    "end": 716420,
    "text": "デメリットもあります。"
  },
  {
    "start": 716500,
    "end": 718980,
    "text": "チップからウェーハへの移行にはさらに多くの手順が必要です。"
  },
  {
    "start": 719060,
    "end": 727268,
    "text": "まずダイを切断してビンに入れ、次にそれらをキャリア ウェーハに取り付け、ボンディング プロセスを実行してから、再びキャリア ウェーハを取り外す必要があります。"
  },
  {
    "start": 727404,
    "end": 738212,
    "text": "ウェーハのダイシングプロセスでは、チップの表面を汚染してボンディングに悪影響を与える可能性のある大量の粒子が放出されるため、ボンディング前にダイを切断することも問題です。"
  },
  {
    "start": 738356,
    "end": 742554,
    "text": "単一の粒子が多くの相互接続の結合プロセスをブロックする可能性があります。"
  },
  {
    "start": 742682,
    "end": 753706,
    "text": "そのため、チップとウェーハのボンディングでは、ウェーハからダイを切断するのにブレードやレーザーさえも使用せず、プラズマを使用します。これは、プラズマカッターがウェーハのダイシングプロセス中に発生する粒子の量が最小限であるためです。"
  },
  {
    "start": 753778,
    "end": 759578,
    "text": "高度なパッケージングについてさらに詳しく知りたい場合は、半分析をチェックすることを強くお勧めします。"
  },
  {
    "start": 759674,
    "end": 765562,
    "text": "パッケージング技術からプロセスフロー、業界のプレーヤーなど、あらゆるものを網羅しています。"
  },
  {
    "start": 765666,
    "end": 768800,
    "text": "高度なパッケージングについては、5 部構成の詳細なシリーズがあります。"
  },
  {
    "start": 768930,
    "end": 773780,
    "text": "すべて読めば、高度なパッケージングを新たなレベルで理解できることを保証します。"
  },
  {
    "start": 773900,
    "end": 776516,
    "text": "以下の説明に 5 つの記事すべてをリンクしました。"
  },
  {
    "start": 776588,
    "end": 779604,
    "text": "取り入れるべきことはたくさんありますが、私の意見では、それだけの価値があります。"
  },
  {
    "start": 779652,
    "end": 780612,
    "text": "理論で十分です。"
  },
  {
    "start": 780676,
    "end": 784804,
    "text": "私たちは、AMD の 3D VCACH CPU が実際にはどのようなものかを理解するためにここにいます。"
  },
  {
    "start": 784892,
    "end": 788316,
    "text": "Zen 3 と Zen 4 で使用される第 1 世代から始めましょう。"
  },
  {
    "start": 788411,
    "end": 791028,
    "text": "AMD の視覚的表現は非常に明確です。"
  },
  {
    "start": 791164,
    "end": 799340,
    "text": "CCD とも呼ばれる CPU チップレットは下部にあり、小型の 3D V キャッシュ チップレットは上部の CCD 中央にあります。"
  },
  {
    "start": 799500,
    "end": 806940,
    "text": "CCD ほど大きくないため、構造をサポートし、一貫した表面を作成するために 2 つのシリコンがその隣に配置されています。"
  },
  {
    "start": 807020,
    "end": 811612,
    "text": "これは、AMD が Zen 3 と Zen 4 で使用しているハイブリッド バウンディング プロセス フローに適合しません。"
  },
  {
    "start": 811636,
    "end": 816844,
    "text": "AMD は、CPU チップレットとキャッシュ チップレットの両方に再構成ウェーハを使用しています。"
  },
  {
    "start": 816972,
    "end": 817868,
    "text": "説明しましょう。"
  },
  {
    "start": 817964,
    "end": 819740,
    "text": "これはZen 4 CCDです。"
  },
  {
    "start": 819820,
    "end": 825004,
    "text": "今、私たちは通常はパッケージ基板に向かって下を向いている側を見ています。"
  },
  {
    "start": 825132,
    "end": 827532,
    "text": "現在のチップはいわゆるフリップチップであることを思い出してください。"
  },
  {
    "start": 827596,
    "end": 832764,
    "text": "Zen4CCD トランジスタ構造を確認できるように、それらは裏向きに配置されています。"
  },
  {
    "start": 832812,
    "end": 841052,
    "text": "この写真では、フリッツェン・フリッツ氏が ccd を取り外し、裏返して、トランジスタ層の上にあるすべての金属層を研磨する必要がありました。"
  },
  {
    "start": 841116,
    "end": 844796,
    "text": "これは、金属層を除去しないと実際にどのように見えるかです。"
  },
  {
    "start": 844908,
    "end": 849916,
    "text": "これらの金属層は下を向いており、はんだバンプを使用して PCB に接合されます。"
  },
  {
    "start": 850028,
    "end": 854844,
    "text": "また、ダイ自体が実際のトランジスタ層よりもはるかに厚いこともわかります。"
  },
  {
    "start": 854892,
    "end": 862060,
    "text": "なぜなら、私たちが今見ている面は下を向いており、未使用のシリコンはすべて上を向いた裏側にあるからです。"
  },
  {
    "start": 862140,
    "end": 866700,
    "text": "X3D チップを構築したい場合、そこにキャッシュ チップレットが配置されることになります。"
  },
  {
    "start": 866820,
    "end": 867724,
    "text": "どうしたの？"
  },
  {
    "start": 867812,
    "end": 875632,
    "text": "シリコンウェーハが、トランジスタの製造に実際に必要な数層よりもはるかに厚い理由は、構造的完全性のためです。"
  },
  {
    "start": 875756,
    "end": 882376,
    "text": "ウェーハは半導体工場内で何千ものプロセスステップを経る必要があり、すでに薄くて壊れやすいものになっています。"
  },
  {
    "start": 882488,
    "end": 886824,
    "text": "これ以上薄いと製造過程で破損する恐れがあります。"
  },
  {
    "start": 886912,
    "end": 889912,
    "text": "追加のシリコンにより、必要な構造サポートが追加されます。"
  },
  {
    "start": 890016,
    "end": 900488,
    "text": "チップを上に積層するには（フリップチップの場合は裏面にチップを積層することを意味します）、キャッシュチッパーが CCD に接続できるように裏面の構造シリコンを除去する必要があります。"
  },
  {
    "start": 900584,
    "end": 904414,
    "text": "CCD はまず、ウェーハ薄化と呼ばれるプロセスで薄くする必要があります。"
  },
  {
    "start": 904512,
    "end": 908338,
    "text": "Zen 4 CCD のウェハ全体が同時に薄化されます。"
  },
  {
    "start": 908394,
    "end": 912914,
    "text": "その結果、超薄型トランジスタと CCD の金属層のみが残ります。"
  },
  {
    "start": 912962,
    "end": 922738,
    "text": "また、ウェーハを薄くすると、最初に構造的支持を提供していたシリコンが除去され、元のウェーハの構造的完全性が損なわれるため、これは非常にデリケートなプロセスでもあります。"
  },
  {
    "start": 922874,
    "end": 933268,
    "text": "そのため、いわゆるサポートまたはキャリアウェーハがプロセス中に使用され、薄くなりすぎたときにウェーハが崩れないように、薄化中のウェーハに接着されます。"
  },
  {
    "start": 933364,
    "end": 942628,
    "text": "この波数を薄くするプロセスの結果、キャリア ウェーハの上に置かれたトランジスタ層と金属層にすぎない、超薄型の Zen 4 CCD が得られました。"
  },
  {
    "start": 942724,
    "end": 944804,
    "text": "次に、3D V キャッシュを準備する必要があります。"
  },
  {
    "start": 944852,
    "end": 948324,
    "text": "キャッシュ トリプレットは、結合される CCD よりも小さいためです。"
  },
  {
    "start": 948412,
    "end": 953476,
    "text": "また、それらを適切に位置合わせするには、最初にボンディング用のキャリア ウェーハ上に配置する必要があります。"
  },
  {
    "start": 953588,
    "end": 959038,
    "text": "第二に、TSMC が異なるサイズのチップを互いに押し付けると、チップは破損する可能性が高くなります。"
  },
  {
    "start": 959174,
    "end": 964862,
    "text": "つまり、2 枚のウェーハを介してハイブリッド ボンディングされる両方のチップの表面サイズが同じである必要があります。"
  },
  {
    "start": 964926,
    "end": 975822,
    "text": "CCD と同じ表面積を実現するには、再構成されたキャリア ウェーハは 3D V キャッシュ チップレットと 2 つの小さな構造シリコン片を組み合わせたものでなければなりません。"
  },
  {
    "start": 975886,
    "end": 982606,
    "text": "要約すると、片側には Zen4 CCD があり、これは薄くされ、ボンディングのためにキャリア ウェーハ上に配置されています。"
  },
  {
    "start": 982718,
    "end": 992488,
    "text": "反対側には 3D Recache チップレットがあり、これもキャリア ウェーハとその隣の 2 つの構造部分に配置するために薄型化されています。"
  },
  {
    "start": 992624,
    "end": 999288,
    "text": "これら 2 つのリグで構成されたウェーハは、ハイブリッド ボンディング プロセス フロー用に準備され、互いに接合されます。"
  },
  {
    "start": 999344,
    "end": 1001000,
    "text": "それは最終製品ではありません。"
  },
  {
    "start": 1001120,
    "end": 1003112,
    "text": "まずキャリアウェーハを取り外す必要があります。"
  },
  {
    "start": 1003176,
    "end": 1009272,
    "text": "これは、チップをパッケージ基板に接続する場所であるため、CCD の底部に接着されています。"
  },
  {
    "start": 1009336,
    "end": 1011266,
    "text": "搬送ウエハが邪魔になります。"
  },
  {
    "start": 1011338,
    "end": 1026258,
    "text": "キャッシュの上部に接着されているキャリー ウェーハを取り外すことはできません。CCD とキャッシュを組み合わせても構造的なサポートを提供するにはまだ薄すぎるためです。X3D スタックは、そうではなかった標準の Zen 4 CCD と同じ高さでなければなりません。薄くなった。"
  },
  {
    "start": 1026314,
    "end": 1030946,
    "text": "最終的な結果は、薄型化された Zen 4 CCD が最下部にあるように見えます。"
  },
  {
    "start": 1031058,
    "end": 1037734,
    "text": "右上には、薄くされたキャッシュ チップレットと、ハイブリッド ボンディング中に表面積を均一にする 2 つのフィラー ピースがあります。"
  },
  {
    "start": 1037782,
    "end": 1046870,
    "text": "その上に、スタック全体を構造的にサポートし、標準の Zen 4 CCD と同じ高さに達することを可能にする実際の構造シリコンがあります。"
  },
  {
    "start": 1046950,
    "end": 1050182,
    "text": "これが、第 1 世代の 3D V キャッシュ CPU の実際の外観です。"
  },
  {
    "start": 1050286,
    "end": 1055398,
    "text": "これは 5 つの異なるピースで構成されるシリコンサンドイッチで、そのうち 3 つはフィラーおよびサポートシリコンです。"
  },
  {
    "start": 1055494,
    "end": 1056710,
    "text": "アクティブなのは2人だけ。"
  },
  {
    "start": 1056790,
    "end": 1061826,
    "text": "このレイアウトは、Zen 3 および Zen 4x3D CPU の熱の問題についても説明しています。"
  },
  {
    "start": 1061958,
    "end": 1066346,
    "text": "問題は、CCD とヒートスプレッダーの間にあるシリコンの量ではありません。"
  },
  {
    "start": 1066458,
    "end": 1068682,
    "text": "どちらのバージョンも高さは同じです。"
  },
  {
    "start": 1068826,
    "end": 1074922,
    "text": "また、3D V キャッシュは CCD のキャッシュ領域のみをカバーするため、多少の熱は発生しません。"
  },
  {
    "start": 1074986,
    "end": 1077514,
    "text": "本当の理由はすべての結合層にあります。"
  },
  {
    "start": 1077642,
    "end": 1083994,
    "text": "CCD とキャッシュの間の小さな領域のみに、誘電体材料と銅のようなハイブリッド ボンディングが使用されます。"
  },
  {
    "start": 1084122,
    "end": 1090612,
    "text": "他の領域、およびサポートシリコンの結合層全体を含む領域では、単純な酸化層のみが使用されます。"
  },
  {
    "start": 1090676,
    "end": 1103060,
    "text": "つまり、CCD 上の CPU コアからの熱は、CCD とフィラー シリコンの間の酸化層を通過し、さらにフィラー シリコンとサポート シリコンの間の別の酸化層を通過する必要があります。"
  },
  {
    "start": 1103140,
    "end": 1108212,
    "text": "シリコン自体は熱伝導性がそれほど優れているわけではありませんが、ひどいというわけでもありません。"
  },
  {
    "start": 1108276,
    "end": 1113300,
    "text": "これらの酸化物層は、熱が上方に移動するのをブロックする本当の熱障壁です。"
  },
  {
    "start": 1113460,
    "end": 1115114,
    "text": "現金は問題ないよ。"
  },
  {
    "start": 1115252,
    "end": 1116558,
    "text": "シリコンはどちらでもありません。"
  },
  {
    "start": 1116654,
    "end": 1118110,
    "text": "結合層は次のとおりです。"
  },
  {
    "start": 1118230,
    "end": 1125406,
    "text": "第 1 世代 3D V キャッシュがどのようなものかを理解したところで、Zen 5 で導入された第 2 世代 3D V キャッシュを見てみましょう。"
  },
  {
    "start": 1125478,
    "end": 1128830,
    "text": "キャッシュ トリプレットを ccd の下に配置した以外に何が変更されましたか?"
  },
  {
    "start": 1128910,
    "end": 1135326,
    "text": "最初の CPU とキャッシュ トリプレットは現在同じサイズになっており、理論的には AMD がウェーハ間のハイブリッド ボンディングを使用できる可能性があります。"
  },
  {
    "start": 1135358,
    "end": 1146254,
    "text": "私たちが話しているのは、70 平方ミリメートルの範囲の非常に小さなチップレットで、高歩留りのウェーハ間の接合は、接合プロセス前に既知の良好なダイを選択する能力がなくても、より安価になる可能性があるということです。"
  },
  {
    "start": 1146342,
    "end": 1150062,
    "text": "しかし、私が聞いたところによると、Zen 5x3 は依然としてチップからウェーハまでを使用しているようです。"
  },
  {
    "start": 1150206,
    "end": 1156382,
    "text": "この決定は、包装能力、容積などのさまざまな要因の影響を受ける可能性があります。"
  },
  {
    "start": 1156486,
    "end": 1160014,
    "text": "AMD または TSMC が教えてくれない場合、実際にはわかりません。"
  },
  {
    "start": 1160102,
    "end": 1163438,
    "text": "9800XRD を製造するには 2 つの方法があります。"
  },
  {
    "start": 1163534,
    "end": 1172846,
    "text": "それは、AMDが依然としてハイブリッドボンディングに2枚の再構成ウェハを使用しているかどうかによって異なります。つまり、CCDとキャッシュトリプレットの両方がボンディング前にダイシングされ、ビニングされているということです。"
  },
  {
    "start": 1172958,
    "end": 1177646,
    "text": "または、それが 1 つだけに当てはまる場合は、最初のものが最も簡単です。"
  },
  {
    "start": 1177758,
    "end": 1179982,
    "text": "まずは新しい 3D V キャッシュ チップレットから始めます。"
  },
  {
    "start": 1180046,
    "end": 1186750,
    "text": "現在は底部に配置されているため、裏面のハイブリッド ボンディング相互接続と TSV を露出させるために薄くする必要があります。"
  },
  {
    "start": 1186830,
    "end": 1196800,
    "text": "キャッシュチップレットを備えたウェーハを取得し、ウェーハ送信プロセスを経て、再構成されたキャリアウェーハを構築し、それを Zen 5 ウェーハに接着します。"
  },
  {
    "start": 1196880,
    "end": 1208576,
    "text": "最終製品は標準の Zen 5 CCD と同じ高さでなければならず、底部のキャッシュ トリプレットにより高さが少し追加されるため、Zen 5 CCD はまだ少し薄くする必要がありますが、それだけでしょう。"
  },
  {
    "start": 1208648,
    "end": 1216304,
    "text": "もう 1 つの可能性は、そして私が最も可能性が高いと思うのは、キャッシュと CPU チップレットの両方がボンディング プロセスの前にダイシングされ、ビンに入れられることです。"
  },
  {
    "start": 1216392,
    "end": 1221312,
    "text": "これは、AMDが依然としてハイブリッドボンディングプロセスのために2枚の再構成ウェーハを使用していることを意味します。"
  },
  {
    "start": 1221416,
    "end": 1230496,
    "text": "TSMC は現在、再構成に薄めた色素のみを使用しているため、このアプローチでは依然として上部に構造サポートシリコンが必要であることを意味します。"
  },
  {
    "start": 1230568,
    "end": 1239904,
    "text": "最終的な結果は、底部に超薄型の 3D V キャッシュ ダイ、上部に少し厚いがそれでも薄くなった CCD、その上に構造シリコンがあるようになります。"
  },
  {
    "start": 1239992,
    "end": 1257546,
    "text": "もちろん、これは CCD の上にまだ 1 つの酸化物層があることを意味しますが、それは以前の半分であり、Gamers nexus からのビデオで Steve 氏は、TSMC と協力してどのように酸化物層を改善したかについて AMD のエンジニアの言葉を引用しています。それほど厚くなく、熱伝達をそれほど妨げません。"
  },
  {
    "start": 1257618,
    "end": 1259834,
    "text": "結局のところ、可能性はこの 2 つです。"
  },
  {
    "start": 1259962,
    "end": 1268186,
    "text": "Zen 5x3D が 2 つのダイだけで構成され、追加のサポート シリコンが必要なければ素晴らしいでしょうが、それでも 1 つを使用する可能性は十分にあります。"
  },
  {
    "start": 1268258,
    "end": 1270714,
    "text": "AMD から言われない限り、確かなことはわかりません。"
  },
  {
    "start": 1270802,
    "end": 1277322,
    "text": "私の Zen5 の詳細ビデオでは、L3 キャッシュ領域と T シリーズへの目に見える変更について詳しく説明しました。"
  },
  {
    "start": 1277426,
    "end": 1280086,
    "text": "これで、キャッシュ トリプレットの T シリーズがわかりました。"
  },
  {
    "start": 1280198,
    "end": 1289382,
    "text": "後から考えるとそれは明らかだったはずですが、キャッシュが一番下にあるという考えを却下したのには理由があって、それは不可能だと思ったからではありません。"
  },
  {
    "start": 1289486,
    "end": 1293430,
    "text": "Mi300 は、AMD がコンピューティングの下にキャッシュを配置する方法を知っていることを示しています。"
  },
  {
    "start": 1293510,
    "end": 1297030,
    "text": "この逆転を予想していなかった理由は電力供給にあります。"
  },
  {
    "start": 1297110,
    "end": 1305842,
    "text": "はい、キャッシュを上部に配置すると熱の問題が追加されますが、X3D CPU はクロック速度が低くても依然として最速のゲーム用 CPU でした。"
  },
  {
    "start": 1305926,
    "end": 1313722,
    "text": "2 つのチップを上下に積み重ねる場合、マイクロボムを使用するかハイブリッド ボンディングを使用するかに関係なく、上のチップに電力を供給する必要があります。"
  },
  {
    "start": 1313826,
    "end": 1316682,
    "text": "これは、いわゆる TSV またはシリコンビアを介して行われます。"
  },
  {
    "start": 1316746,
    "end": 1322250,
    "text": "キャッシュ チップレットは多少の電力を消費しますが、CCD の消費電力には及びません。"
  },
  {
    "start": 1322410,
    "end": 1327050,
    "text": "AMD は、キャッシュ チップレットが最上位にあったときにすでに多くの TSV を使用していました。"
  },
  {
    "start": 1327170,
    "end": 1330874,
    "text": "CCD を上部に配置するには、TSV を大幅に増加する必要があります。"
  },
  {
    "start": 1330922,
    "end": 1338860,
    "text": "すべてのデータ パス (パッケージ上の Infinity ファブリックなど) も、ccd 上に配置されているため、キャッシュ チップレットを介してルーティングする必要があります。"
  },
  {
    "start": 1338940,
    "end": 1348364,
    "text": "キャッシュ チップレット内には、実際にキャッシュ セルに必要な領域よりもはるかに大きいため、TSV をルーティングするためのより多くの領域がありますが、それでも通過する必要があるのはシリコンです。"
  },
  {
    "start": 1348452,
    "end": 1350300,
    "text": "それは単に複雑さが増すだけです。"
  },
  {
    "start": 1350380,
    "end": 1359924,
    "text": "この設定では、CCD 上の電力を大量に消費する CPU コアに CSV を介して電力が供給されるため、抵抗も増加し、電力信号の到達距離が長くなります。"
  },
  {
    "start": 1360012,
    "end": 1367860,
    "text": "私が言いたいのは、CCD の下のキャッシュを反転すると熱は改善されますが、他の領域でさらに多くの課題が追加されるということです。"
  },
  {
    "start": 1367980,
    "end": 1378292,
    "text": "複雑さの増加、特に第 2 世代の 3D V キャッシュが今のところコンシューマ製品専用になるように見えるため、AMD がトレードオフとして受け入れるとは予想していませんでした。"
  },
  {
    "start": 1378396,
    "end": 1380452,
    "text": "なぜAMDはこんなことをするのでしょうか？"
  },
  {
    "start": 1380556,
    "end": 1395060,
    "text": "AMDはZen 2以降、Infinityファブリックのパッケージングを変更していないが、2世代の3D Vキャッシュの後、限られた消費者向け製品向けにプロセスフロー全体を作り直し、わずかな熱的利点と引き換えに配線の複雑さの大幅な増加を実現した。"
  },
  {
    "start": 1395220,
    "end": 1411572,
    "text": "Zen 5x2D で私たちが見ているのは、AMD の将来のパッケージング計画のテスト実行であると思います。MI300 はキャッシュをベースタイに配置するだけでなく、 O."
  },
  {
    "start": 1411676,
    "end": 1419954,
    "text": "現時点では、すべての Zen 5 CPU にはまだ大きな IO ダイがあり、スローエンドで電力を消費する従来のパッケージを介して CPU チップレットに接続されています。"
  },
  {
    "start": 1420002,
    "end": 1424466,
    "text": "キャッシュをベース チップレットに移動できるのであれば、他のすべてをそこに移動しないのはなぜでしょうか。"
  },
  {
    "start": 1424618,
    "end": 1429218,
    "text": "すべての IO と追加のキャッシュを備えた大規模なベース チップレットを想像できます。"
  },
  {
    "start": 1429314,
    "end": 1434338,
    "text": "新しいプロセス ノードでは IO とキャッシュの両方がうまく拡張できないため、相乗効果が加わります。"
  },
  {
    "start": 1434434,
    "end": 1440274,
    "text": "同じ古いノードで両方を作成することも、ハイブリッド ボンディングを介して CCD を直接その上に配置することもできます。"
  },
  {
    "start": 1440322,
    "end": 1445108,
    "text": "このようなキャッシュと IO ベース チップレットも、複数の ccd を収容するのに十分な大きさになります。"
  },
  {
    "start": 1445204,
    "end": 1451684,
    "text": "私がどこに向かっているのかおわかりだと思います。これはすべて純粋な憶測ですが、将来が楽しみです。"
  },
  {
    "start": 1451852,
    "end": 1454468,
    "text": "ハイブリッドボンディングが可能にする未来。"
  },
  {
    "start": 1454564,
    "end": 1459620,
    "text": "AMD が CCD の下にキャッシュを配置すると予想していましたか、それとも私のように驚きましたか?"
  },
  {
    "start": 1459740,
    "end": 1463908,
    "text": "また、AMD の次世代パッケージがどのようになるかについても知りたいです。"
  },
  {
    "start": 1463964,
    "end": 1471330,
    "text": "IO とキャッシュを備えた大きなベージュのチップレットが、上に積層された CCD のインターポーザーとして使用される可能性があると思いますか?"
  },
  {
    "start": 1471450,
    "end": 1473250,
    "text": "それとも違う考えをお持ちですか？"
  },
  {
    "start": 1473410,
    "end": 1475154,
    "text": "以下のコメント欄でお知らせください。"
  },
  {
    "start": 1475242,
    "end": 1478866,
    "text": "たとえすべてに返信できなくても、いつも楽しくコメントを読んでいます。"
  },
  {
    "start": 1478938,
    "end": 1481610,
    "text": "このビデオが面白かったと思っていただければ幸いです。また次のビデオでお会いしましょう。"
  }
]