var g_data = {"name":"/home/noname/Documents/project_tiny/Floating_point/Temp_Code/02_rtl/COMP_2bit.sv","src":"module COMP_2bit(\n    input  logic [1:0] i_data_a,\n    input  logic [1:0] i_data_b,\n    output logic       o_less,\n    output logic       o_equal\n);\n    // assign o_less  = (~i_data_a[1] & ~i_data_a[0] & i_data_b[0]) | (~i_data_a[0] & i_data_b[1] & i_data_b[0]) | (~i_data_a[1] & i_data_b[1]);\n    // assign o_equal = ~|(i_data_a ^ i_data_b);\n    assign o_less  = ((~(i_data_a[1] | i_data_a[0])) & i_data_b[0]) | (~i_data_a[0] & (i_data_b[1] & i_data_b[0])) | (~i_data_a[1] & i_data_b[1]);\n    assign o_equal = ~|(i_data_a ^ i_data_b);\nendmodule\n","lang":"verilog"};
processSrcData(g_data);