---
title: 有比逻辑和无比逻辑
slug: comparable-logic-and-incomparable-logic-zc4m9h
url: /post/comparable-logic-and-incomparable-logic-zc4m9h.html
date: '2025-11-20 09:59:00+08:00'
lastmod: '2026-01-15 10:46:33+08:00'
toc: true
isCJKLanguage: true
---



# 有比逻辑和无比逻辑

这两个概念的核心区别在于：**电路输出的逻辑电平（高/低电平的电压值）是否依赖于晶体管的尺寸比例（W/L Ratio）。**

对于微电子专业的学生，理解这一点的关键在于\*\*“竞争（Contention）”\*\*是否存在。

---

### 1. 有比逻辑 (Ratioed Logic)

定义：

输出电压的高低取决于下拉网络（PDN）和上拉网络（PUN）的导通电阻之比。换句话说，逻辑电平由晶体管的尺寸（宽长比 W/L）决定。

**核心原理：**

- 在某些状态下，PUN 和 PDN 会​**同时导通**，形成一条从 $V_{DD}$ 到地的直通电流路径。
- 为了输出正确的“低电平”，下拉网络必须比上拉网络“强”得多（电阻更小）。
- 这是一个\*\*“拔河比赛”\*\*：想要赢（输出低电平），下拉胖子（NMOS）必须力气很大，或者上拉瘦子（负载）力气很小。

**典型例子：**

- ​**伪 NMOS (Pseudo-NMOS)** ：也就是你刚才那个静态曼彻斯特进位链。
- ​**NMOS 逻辑（带耗尽型负载）** ：早期的 CPU 技术。

**特点：**

- ​**设计难点**：必须严格计算参数。比如 $R_{pull-down} \ll R_{pull-up}$，否则 $V_{OL}$（输出低电平）压不下去，可能导致逻辑错误（噪声容限差）。
- ​**功耗**​：​**大**​。只要输出为低，就有直通电流，存在严重的​**静态功耗**。
- ​**面积**​：​**小**。通常只需要 $N+1$ 个管子（N个输入管 + 1个负载管），比 CMOS 省面积。

> 回到刚才的图：
>
> 你之前推导的 \$V\_{n+1} \= \\frac{R\_2}{R\_1+R\_2} V\_{DD}\$ 就是典型的有比逻辑公式。因为 \$V\_{OL}\$ 不等于 0，而是取决于 \$R\_1\$ 和 \$R\_2\$ 的比值，所以叫“有比”。

---

### 2. 无比逻辑 (Ratioless Logic)

定义：

输出电压的高低不依赖于晶体管的尺寸比例。逻辑电平只取决于电路的拓扑结构（开关的通断状态）。

**核心原理：**

- 在稳态下，PUN 和 PDN ​**永远不会同时导通**。
- 如果 PDN 导通，PUN 一定截止；反之亦然。
- 这是一个\*\*“轮流坐庄”\*\*：不需要比力气。只要接地开关打开，输出就是完美的 0V（Gnd）；只要电源开关打开，输出就是完美的 $V_{DD}$。

**典型例子：**

- ​**互补 CMOS (Complementary CMOS)** ：目前最主流的逻辑。
- ​**动态逻辑 (Dynamic Logic/Domino)** ：虽然有时钟控制，但在求值阶段只有下拉路径导通，没有上拉对抗（预充管已关断），所以严格来说它也属于无比逻辑的范畴（或者叫比率无关）。

**特点：**

- ​**设计简便**​：晶体管尺寸只影响​**速度**​（延时），不影响​**逻辑功能**。哪怕 NMOS 很小，只要给足够时间，它也能把电容放电到 0V。
- ​**功耗**​：​**极低**。没有静态直通电流，只有动态翻转功耗。
- ​**摆幅**​：​**全摆幅 (Rail-to-Rail)** 。输出是完美的 0 到 $V_{DD}$，噪声容限极佳。
- ​**面积**​：​**大**。互补 CMOS 需要 $2N$ 个管子。

---

### 总结对比表

|**特性**|**有比逻辑 (Ratioed)**|**无比逻辑 (Ratioless / CMOS)**||||
| --| -------------------------------| ------------------------| --| --| --|
|**逻辑电平**|依赖晶体管尺寸比 ($W/L$)|​**无关**，仅取决于开关状态||||
|**输出低电平 (**​**$V_{OL}$**​ **)**|高于 0V (如 0.2V)，由分压决定|**完美的 0V**||||
|**输出高电平 (**​**$V_{OH}$**​ **)**|$V_{DD}$|$V_{DD}$||||
|**静态功耗**|**有**(严重，当输出低时)|**无**(理想情况下忽略不计)||||
|**晶体管数量**|少 ($N+1$)|多 ($2N$)||||
|**抗干扰能力**|差 (噪声容限小)|**好**(噪声容限大)||||
|**你的例子**|**静态**曼彻斯特进位链|标准 CMOS 反相器||||

### 一句话概括

- **有比逻辑**是两个管子​**打架**，谁块头大听谁的（会有内耗）。
- **无比逻辑**是两个管子​**换班**，你方唱罢我登场（没有冲突）。

‍
