Fitter report for Incubadora
Thu Sep 05 12:14:44 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Sep 05 12:14:44 2024           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; Incubadora                                      ;
; Top-level Entity Name              ; LIB_LCD_INTESC_REVD                             ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE6E22C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,544 / 6,272 ( 25 % )                          ;
;     Total combinational functions  ; 1,514 / 6,272 ( 24 % )                          ;
;     Dedicated logic registers      ; 359 / 6,272 ( 6 % )                             ;
; Total registers                    ; 359                                             ;
; Total pins                         ; 18 / 92 ( 20 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8                           ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; RS          ; Incomplete set of assignments ;
; RW          ; Incomplete set of assignments ;
; ENA         ; Incomplete set of assignments ;
; DATA_LCD[0] ; Incomplete set of assignments ;
; DATA_LCD[1] ; Incomplete set of assignments ;
; DATA_LCD[2] ; Incomplete set of assignments ;
; DATA_LCD[3] ; Incomplete set of assignments ;
; DATA_LCD[4] ; Incomplete set of assignments ;
; DATA_LCD[5] ; Incomplete set of assignments ;
; DATA_LCD[6] ; Incomplete set of assignments ;
; DATA_LCD[7] ; Incomplete set of assignments ;
; Salida_PWM  ; Incomplete set of assignments ;
; mtr2        ; Incomplete set of assignments ;
; HmOut       ; Incomplete set of assignments ;
; HmOutTemp   ; Incomplete set of assignments ;
; DATA        ; Incomplete set of assignments ;
; CLK         ; Incomplete set of assignments ;
; Start       ; Incomplete set of assignments ;
+-------------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1924 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1924 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1914    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/erest/OneDrive/Escritorio/Carpetas/Incubadora/CodigoF/Incubadora/output_files/Incubadora.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,544 / 6,272 ( 25 % ) ;
;     -- Combinational with no register       ; 1185                   ;
;     -- Register only                        ; 30                     ;
;     -- Combinational with a register        ; 329                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 629                    ;
;     -- 3 input functions                    ; 301                    ;
;     -- <=2 input functions                  ; 584                    ;
;     -- Register only                        ; 30                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1112                   ;
;     -- arithmetic mode                      ; 402                    ;
;                                             ;                        ;
; Total registers*                            ; 359 / 6,684 ( 5 % )    ;
;     -- Dedicated logic registers            ; 359 / 6,272 ( 6 % )    ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 113 / 392 ( 29 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 18 / 92 ( 20 % )       ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 4                      ;
; M9Ks                                        ; 0 / 30 ( 0 % )         ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global clocks                               ; 4 / 10 ( 40 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%           ;
; Peak interconnect usage (total/H/V)         ; 7% / 7% / 8%           ;
; Maximum fan-out                             ; 321                    ;
; Highest non-global fan-out                  ; 89                     ;
; Total fan-out                               ; 5723                   ;
; Average fan-out                             ; 2.94                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1544 / 6272 ( 25 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 1185                 ; 0                              ;
;     -- Register only                        ; 30                   ; 0                              ;
;     -- Combinational with a register        ; 329                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 629                  ; 0                              ;
;     -- 3 input functions                    ; 301                  ; 0                              ;
;     -- <=2 input functions                  ; 584                  ; 0                              ;
;     -- Register only                        ; 30                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1112                 ; 0                              ;
;     -- arithmetic mode                      ; 402                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 359                  ; 0                              ;
;     -- Dedicated logic registers            ; 359 / 6272 ( 6 % )   ; 0 / 6272 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 113 / 392 ( 29 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 18                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 4 / 12 ( 33 % )      ; 0 / 12 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 1                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 1                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 5718                 ; 5                              ;
;     -- Registered Connections               ; 1845                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 2                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 2                    ; 0                              ;
;     -- Output Ports                         ; 15                   ; 0                              ;
;     -- Bidir Ports                          ; 1                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLK   ; 23    ; 1        ; 0            ; 11           ; 7            ; 321                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Start ; 88    ; 5        ; 34           ; 12           ; 21           ; 42                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DATA_LCD[0] ; 142   ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_LCD[1] ; 1     ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_LCD[2] ; 144   ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_LCD[3] ; 3     ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_LCD[4] ; 2     ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_LCD[5] ; 10    ; 1        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_LCD[6] ; 7     ; 1        ; 0            ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_LCD[7] ; 11    ; 1        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENA         ; 143   ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HmOut       ; 38    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HmOutTemp   ; 75    ; 5        ; 34           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RS          ; 141   ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RW          ; 138   ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Salida_PWM  ; 76    ; 5        ; 34           ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mtr2        ; 74    ; 5        ; 34           ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------+---------------------+
; DATA ; 77    ; 5        ; 34           ; 4            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; DHT11:U4|DATA~en     ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 138      ; DATA6                       ; Use as regular IO        ; RW                      ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 11 / 11 ( 100 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 8 ( 0 % )     ; 2.5V          ; --           ;
; 3        ; 1 / 11 ( 9 % )    ; 2.5V          ; --           ;
; 4        ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ;
; 5        ; 5 / 13 ( 38 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 10 ( 10 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 13 ( 0 % )    ; 2.5V          ; --           ;
; 8        ; 5 / 12 ( 42 % )   ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; DATA_LCD[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; DATA_LCD[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; DATA_LCD[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; DATA_LCD[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; DATA_LCD[5]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 14         ; 1        ; DATA_LCD[7]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; CLK                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; HmOut                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; mtr2                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 104        ; 5        ; HmOutTemp                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 5        ; Salida_PWM                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 107        ; 5        ; DATA                                                      ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; Start                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; RW                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RS                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 201        ; 8        ; DATA_LCD[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 202        ; 8        ; ENA                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 203        ; 8        ; DATA_LCD[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                  ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------+--------------+
; |LIB_LCD_INTESC_REVD                   ; 1544 (155)  ; 359 (8)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 18   ; 0            ; 1185 (150)   ; 30 (0)            ; 329 (5)          ; |LIB_LCD_INTESC_REVD                                                                                                 ; work         ;
;    |Contador_4Hr:U5|                   ; 44 (44)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 31 (31)          ; |LIB_LCD_INTESC_REVD|Contador_4Hr:U5                                                                                 ; work         ;
;    |DHT11:U4|                          ; 209 (209)   ; 134 (134)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (75)      ; 22 (22)           ; 112 (112)        ; |LIB_LCD_INTESC_REVD|DHT11:U4                                                                                        ; work         ;
;    |PROCESADOR_LCD_REVD:u1|            ; 505 (505)   ; 108 (108)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 397 (397)    ; 6 (6)             ; 102 (102)        ; |LIB_LCD_INTESC_REVD|PROCESADOR_LCD_REVD:u1                                                                          ; work         ;
;    |PWM_C:u7|                          ; 29 (29)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 15 (15)          ; |LIB_LCD_INTESC_REVD|PWM_C:u7                                                                                        ; work         ;
;    |TimerMR:U6|                        ; 45 (45)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 33 (33)          ; |LIB_LCD_INTESC_REVD|TimerMR:U6                                                                                      ; work         ;
;    |dias_contador:u3|                  ; 48 (48)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 1 (1)             ; 32 (32)          ; |LIB_LCD_INTESC_REVD|dias_contador:u3                                                                                ; work         ;
;    |lpm_divide:Div0|                   ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Div0                                                                                 ; work         ;
;       |lpm_divide_ghm:auto_generated|  ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Div0|lpm_divide_ghm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_8kh:divider| ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Div0|lpm_divide_ghm:auto_generated|sign_div_unsign_8kh:divider                       ; work         ;
;             |alt_u_div_44f:divider|    ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Div0|lpm_divide_ghm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider ; work         ;
;    |lpm_divide:Div1|                   ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Div1                                                                                 ; work         ;
;       |lpm_divide_ghm:auto_generated|  ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Div1|lpm_divide_ghm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_8kh:divider| ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Div1|lpm_divide_ghm:auto_generated|sign_div_unsign_8kh:divider                       ; work         ;
;             |alt_u_div_44f:divider|    ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Div1|lpm_divide_ghm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider ; work         ;
;    |lpm_divide:Div2|                   ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Div2                                                                                 ; work         ;
;       |lpm_divide_hhm:auto_generated|  ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Div2|lpm_divide_hhm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_akh:divider| ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Div2|lpm_divide_hhm:auto_generated|sign_div_unsign_akh:divider                       ; work         ;
;             |alt_u_div_74f:divider|    ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Div2|lpm_divide_hhm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_74f:divider ; work         ;
;    |lpm_divide:Div3|                   ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Div3                                                                                 ; work         ;
;       |lpm_divide_hhm:auto_generated|  ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Div3|lpm_divide_hhm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_akh:divider| ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Div3|lpm_divide_hhm:auto_generated|sign_div_unsign_akh:divider                       ; work         ;
;             |alt_u_div_74f:divider|    ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Div3|lpm_divide_hhm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_74f:divider ; work         ;
;    |lpm_divide:Div4|                   ; 57 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Div4                                                                                 ; work         ;
;       |lpm_divide_sim:auto_generated|  ; 57 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Div4|lpm_divide_sim:auto_generated                                                   ; work         ;
;          |sign_div_unsign_klh:divider| ; 57 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Div4|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider                       ; work         ;
;             |alt_u_div_s6f:divider|    ; 57 (57)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Div4|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider ; work         ;
;    |lpm_divide:Div5|                   ; 57 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Div5                                                                                 ; work         ;
;       |lpm_divide_sim:auto_generated|  ; 57 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Div5|lpm_divide_sim:auto_generated                                                   ; work         ;
;          |sign_div_unsign_klh:divider| ; 57 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Div5|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider                       ; work         ;
;             |alt_u_div_s6f:divider|    ; 57 (57)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Div5|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider ; work         ;
;    |lpm_divide:Mod0|                   ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Mod0                                                                                 ; work         ;
;       |lpm_divide_k9m:auto_generated|  ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Mod0|lpm_divide_k9m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_9kh:divider| ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider                       ; work         ;
;             |alt_u_div_64f:divider|    ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider ; work         ;
;    |lpm_divide:Mod1|                   ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Mod1                                                                                 ; work         ;
;       |lpm_divide_k9m:auto_generated|  ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Mod1|lpm_divide_k9m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_9kh:divider| ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Mod1|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider                       ; work         ;
;             |alt_u_div_64f:divider|    ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Mod1|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider ; work         ;
;    |lpm_divide:Mod2|                   ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Mod2                                                                                 ; work         ;
;       |lpm_divide_m9m:auto_generated|  ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Mod2|lpm_divide_m9m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_bkh:divider| ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider                       ; work         ;
;             |alt_u_div_a4f:divider|    ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider ; work         ;
;    |lpm_divide:Mod3|                   ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Mod3                                                                                 ; work         ;
;       |lpm_divide_m9m:auto_generated|  ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Mod3|lpm_divide_m9m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_bkh:divider| ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider                       ; work         ;
;             |alt_u_div_a4f:divider|    ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 0 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider ; work         ;
;    |lpm_divide:Mod4|                   ; 101 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 0 (0)             ; 6 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Mod4                                                                                 ; work         ;
;       |lpm_divide_ccm:auto_generated|  ; 101 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 0 (0)             ; 6 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Mod4|lpm_divide_ccm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_1nh:divider| ; 101 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 0 (0)             ; 6 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                       ; work         ;
;             |alt_u_div_m9f:divider|    ; 101 (101)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (95)      ; 0 (0)             ; 6 (6)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider ; work         ;
;    |lpm_divide:Mod5|                   ; 101 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 0 (0)             ; 6 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Mod5                                                                                 ; work         ;
;       |lpm_divide_ccm:auto_generated|  ; 101 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 0 (0)             ; 6 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Mod5|lpm_divide_ccm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_1nh:divider| ; 101 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 0 (0)             ; 6 (0)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                       ; work         ;
;             |alt_u_div_m9f:divider|    ; 101 (101)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (95)      ; 0 (0)             ; 6 (6)            ; |LIB_LCD_INTESC_REVD|lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider ; work         ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; RS          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RW          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENA         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_LCD[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_LCD[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_LCD[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_LCD[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_LCD[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_LCD[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_LCD[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_LCD[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Salida_PWM  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mtr2        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HmOut       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HmOutTemp   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLK         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Start       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                              ;
+-------------------------------+-------------------+---------+
; Source Pin / Fanout           ; Pad To Core Index ; Setting ;
+-------------------------------+-------------------+---------+
; DATA                          ;                   ;         ;
;      - DHT11:U4|Mux3~2        ; 0                 ; 6       ;
;      - DHT11:U4|reg[0]~feeder ; 0                 ; 6       ;
; CLK                           ;                   ;         ;
; Start                         ;                   ;         ;
+-------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                    ;
+------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                     ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; CLK                                      ; PIN_23             ; 321     ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Contador_4Hr:U5|LessThan0~4              ; LCCOMB_X32_Y12_N30 ; 16      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Contador_4Hr:U5|LessThan1~3              ; LCCOMB_X13_Y9_N30  ; 12      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; Contador_4Hr:U5|LessThan2~3              ; LCCOMB_X16_Y9_N2   ; 6       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Contador_4Hr:U5|hour_count[2]~4          ; LCCOMB_X13_Y9_N22  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Contador_4Hr:U5|one_hz_clk               ; FF_X33_Y12_N9      ; 16      ; Clock                     ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; DHT11:U4|RH[7]~5                         ; LCCOMB_X12_Y7_N22  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DHT11:U4|cont2[25]~1                     ; LCCOMB_X12_Y7_N28  ; 26      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DHT11:U4|enable_cont                     ; FF_X12_Y7_N1       ; 28      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; DHT11:U4|reg_total[39]~0                 ; LCCOMB_X12_Y7_N16  ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DHT11:U4|sum[7]~12                       ; LCCOMB_X12_Y7_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PROCESADOR_LCD_REVD:u1|DATA[5]~132       ; LCCOMB_X16_Y17_N30 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PROCESADOR_LCD_REVD:u1|Equal0~6          ; LCCOMB_X17_Y15_N30 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PROCESADOR_LCD_REVD:u1|Equal90~0         ; LCCOMB_X11_Y21_N20 ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PROCESADOR_LCD_REVD:u1|LessThan20~3      ; LCCOMB_X11_Y21_N16 ; 19      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; PROCESADOR_LCD_REVD:u1|RS~13             ; LCCOMB_X11_Y18_N6  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PROCESADOR_LCD_REVD:u1|avanzar           ; FF_X17_Y15_N1      ; 9       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; PROCESADOR_LCD_REVD:u1|conta_delay[6]~42 ; LCCOMB_X16_Y18_N0  ; 22      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; PROCESADOR_LCD_REVD:u1|conta_delay[6]~44 ; LCCOMB_X17_Y17_N28 ; 22      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PROCESADOR_LCD_REVD:u1|data_s[0]~9       ; LCCOMB_X14_Y14_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PROCESADOR_LCD_REVD:u1|data_s[7]~21      ; LCCOMB_X14_Y14_N4  ; 4       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; PROCESADOR_LCD_REVD:u1|dir_mem_s[2]~8    ; LCCOMB_X17_Y15_N16 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PROCESADOR_LCD_REVD:u1|edo[4]            ; FF_X14_Y17_N19     ; 65      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; PROCESADOR_LCD_REVD:u1|edo[6]            ; FF_X12_Y18_N29     ; 30      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PROCESADOR_LCD_REVD:u1|vec_c_char[15]~8  ; LCCOMB_X13_Y16_N14 ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PROCESADOR_LCD_REVD:u1|vec_l_ram[0]~5    ; LCCOMB_X13_Y15_N14 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Start                                    ; PIN_88             ; 37      ; Async. clear              ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; TimerMR:U6|counter[4]~33                 ; LCCOMB_X12_Y9_N24  ; 31      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; TimerMR:U6|counter[4]~34                 ; LCCOMB_X13_Y9_N4   ; 31      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Velocidad[5]~5                           ; LCCOMB_X16_Y8_N20  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; dias_contador:u3|LessThan0~2             ; LCCOMB_X1_Y11_N2   ; 11      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; dias_contador:u3|LessThan1~0             ; LCCOMB_X18_Y9_N16  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; dias_contador:u3|LessThan2~1             ; LCCOMB_X19_Y13_N10 ; 6       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; dias_contador:u3|LessThan3~1             ; LCCOMB_X18_Y11_N30 ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; dias_contador:u3|LessThan4~1             ; LCCOMB_X21_Y13_N2  ; 6       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; dias_contador:u3|day_count[4]~12         ; LCCOMB_X18_Y9_N24  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; dias_contador:u3|hour_count[4]~8         ; LCCOMB_X21_Y13_N14 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; dias_contador:u3|min_count[5]~18         ; LCCOMB_X18_Y9_N10  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; dias_contador:u3|one_hz_clk              ; FF_X1_Y11_N9       ; 22      ; Clock                     ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; reset_Mtr~0                              ; LCCOMB_X18_Y9_N22  ; 48      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
+------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                        ;
+-----------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                        ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK                         ; PIN_23        ; 321     ; 93                                   ; Global Clock         ; GCLK2            ; --                        ;
; Contador_4Hr:U5|one_hz_clk  ; FF_X33_Y12_N9 ; 16      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; Start                       ; PIN_88        ; 37      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; dias_contador:u3|one_hz_clk ; FF_X1_Y11_N9  ; 22      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+-----------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                        ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------+---------+
; PROCESADOR_LCD_REVD:u1|edo[2]                                                                                               ; 89      ;
; PROCESADOR_LCD_REVD:u1|edo[1]                                                                                               ; 88      ;
; PROCESADOR_LCD_REVD:u1|edo[5]                                                                                               ; 79      ;
; PROCESADOR_LCD_REVD:u1|edo[3]                                                                                               ; 76      ;
; PROCESADOR_LCD_REVD:u1|edo[4]                                                                                               ; 65      ;
; PROCESADOR_LCD_REVD:u1|edo[0]                                                                                               ; 62      ;
; reset_Mtr~0                                                                                                                 ; 48      ;
; Mux7~23                                                                                                                     ; 47      ;
; PROCESADOR_LCD_REVD:u1|dir_mem_s[1]                                                                                         ; 47      ;
; PROCESADOR_LCD_REVD:u1|dir_mem_s[2]                                                                                         ; 42      ;
; Mux8~18                                                                                                                     ; 37      ;
; PROCESADOR_LCD_REVD:u1|dir_mem_s[3]                                                                                         ; 32      ;
; TimerMR:U6|counter[4]~34                                                                                                    ; 31      ;
; TimerMR:U6|counter[4]~33                                                                                                    ; 31      ;
; Mux1~1                                                                                                                      ; 31      ;
; PROCESADOR_LCD_REVD:u1|edo[6]                                                                                               ; 30      ;
; PROCESADOR_LCD_REVD:u1|dir_mem_s[4]                                                                                         ; 29      ;
; PROCESADOR_LCD_REVD:u1|dir_mem_s[0]                                                                                         ; 29      ;
; DHT11:U4|enable_cont                                                                                                        ; 28      ;
; DHT11:U4|cont2[25]~1                                                                                                        ; 26      ;
; PROCESADOR_LCD_REVD:u1|vec_c_char[15]~8                                                                                     ; 24      ;
; PROCESADOR_LCD_REVD:u1|data_s[3]~0                                                                                          ; 23      ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[8]~14  ; 23      ;
; DHT11:U4|process_1~7                                                                                                        ; 22      ;
; PROCESADOR_LCD_REVD:u1|conta_delay[6]~44                                                                                    ; 22      ;
; PROCESADOR_LCD_REVD:u1|conta_delay[6]~42                                                                                    ; 22      ;
; Mux6~23                                                                                                                     ; 22      ;
; Mux3~4                                                                                                                      ; 20      ;
; Mux4~15                                                                                                                     ; 20      ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[7]~12  ; 20      ;
; Mux2~4                                                                                                                      ; 19      ;
; PROCESADOR_LCD_REVD:u1|LessThan20~3                                                                                         ; 19      ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 19      ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[9]~16  ; 19      ;
; PROCESADOR_LCD_REVD:u1|dir_mem_s[5]                                                                                         ; 19      ;
; PROCESADOR_LCD_REVD:u1|Equal90~0                                                                                            ; 17      ;
; Contador_4Hr:U5|LessThan0~4                                                                                                 ; 16      ;
; DHT11:U4|i[0]                                                                                                               ; 16      ;
; PROCESADOR_LCD_REVD:u1|Equal47~2                                                                                            ; 16      ;
; DHT11:U4|RH[7]~5                                                                                                            ; 16      ;
; PROCESADOR_LCD_REVD:u1|enable_fin                                                                                           ; 16      ;
; PROCESADOR_LCD_REVD:u1|Equal4~1                                                                                             ; 15      ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 15      ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[6]~10  ; 15      ;
; lpm_divide:Div4|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_6_result_int[5]~8   ; 14      ;
; lpm_divide:Div5|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_6_result_int[5]~8   ; 14      ;
; DHT11:U4|estados[2]                                                                                                         ; 13      ;
; DHT11:U4|estados[1]                                                                                                         ; 13      ;
; lpm_divide:Div4|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_7_result_int[5]~8   ; 13      ;
; lpm_divide:Div5|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_7_result_int[5]~8   ; 13      ;
; Contador_4Hr:U5|LessThan1~3                                                                                                 ; 12      ;
; DHT11:U4|i[4]                                                                                                               ; 12      ;
; DHT11:U4|i[3]                                                                                                               ; 12      ;
; DHT11:U4|i[5]                                                                                                               ; 12      ;
; DHT11:U4|i[1]                                                                                                               ; 12      ;
; DHT11:U4|reg_total[39]~0                                                                                                    ; 12      ;
; DHT11:U4|estados[0]                                                                                                         ; 12      ;
; lpm_divide:Div4|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_8_result_int[5]~8   ; 12      ;
; lpm_divide:Div3|lpm_divide_hhm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_74f:divider|add_sub_3_result_int[4]~6   ; 12      ;
; lpm_divide:Div5|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_8_result_int[5]~8   ; 12      ;
; lpm_divide:Div0|lpm_divide_ghm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider|add_sub_3_result_int[4]~6   ; 12      ;
; lpm_divide:Div1|lpm_divide_ghm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider|add_sub_3_result_int[4]~6   ; 12      ;
; lpm_divide:Div2|lpm_divide_hhm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_74f:divider|add_sub_3_result_int[4]~6   ; 12      ;
; dias_contador:u3|LessThan0~2                                                                                                ; 11      ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[4]~6   ; 11      ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[5]~8   ; 11      ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[4]~6   ; 11      ;
; lpm_divide:Div2|lpm_divide_hhm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_74f:divider|add_sub_4_result_int[5]~8   ; 11      ;
; DHT11:U4|reg_total[6]~13                                                                                                    ; 10      ;
; DHT11:U4|reg_total[4]~10                                                                                                    ; 10      ;
; DHT11:U4|reg_total[4]~9                                                                                                     ; 10      ;
; DHT11:U4|reg_total[2]~6                                                                                                     ; 10      ;
; DHT11:U4|reg_total[32]~2                                                                                                    ; 10      ;
; DHT11:U4|reg_total[32]~1                                                                                                    ; 10      ;
; DHT11:U4|TEMP[3]                                                                                                            ; 10      ;
; DHT11:U4|TEMP[4]                                                                                                            ; 10      ;
; DHT11:U4|TEMP[5]                                                                                                            ; 10      ;
; PROCESADOR_LCD_REVD:u1|DATA[3]                                                                                              ; 10      ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[5]~8   ; 10      ;
; lpm_divide:Div4|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_5_result_int[5]~8   ; 10      ;
; lpm_divide:Div3|lpm_divide_hhm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_74f:divider|add_sub_4_result_int[5]~8   ; 10      ;
; lpm_divide:Div5|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_5_result_int[5]~8   ; 10      ;
; dias_contador:u3|sec_count[3]                                                                                               ; 10      ;
; PROCESADOR_LCD_REVD:u1|Equal51~0                                                                                            ; 9       ;
; PROCESADOR_LCD_REVD:u1|data_s[0]~5                                                                                          ; 9       ;
; DHT11:U4|estados[3]                                                                                                         ; 9       ;
; PROCESADOR_LCD_REVD:u1|avanzar                                                                                              ; 9       ;
; LessThan0~0                                                                                                                 ; 9       ;
; Mux0~4                                                                                                                      ; 9       ;
; DHT11:U4|TEMP[2]                                                                                                            ; 9       ;
; DHT11:U4|TEMP[6]                                                                                                            ; 9       ;
; DHT11:U4|RH[3]                                                                                                              ; 9       ;
; DHT11:U4|RH[4]                                                                                                              ; 9       ;
; DHT11:U4|RH[6]                                                                                                              ; 9       ;
; PROCESADOR_LCD_REVD:u1|DATA[2]                                                                                              ; 9       ;
; PROCESADOR_LCD_REVD:u1|DATA[1]                                                                                              ; 9       ;
; dias_contador:u3|sec_count[4]                                                                                               ; 9       ;
; dias_contador:u3|sec_count[1]                                                                                               ; 9       ;
; dias_contador:u3|day_count[1]                                                                                               ; 9       ;
; dias_contador:u3|min_count[3]                                                                                               ; 9       ;
; dias_contador:u3|min_count[4]                                                                                               ; 9       ;
; DHT11:U4|sum[7]~12                                                                                                          ; 8       ;
; DHT11:U4|i[2]                                                                                                               ; 8       ;
; PROCESADOR_LCD_REVD:u1|data_s[7]~18                                                                                         ; 8       ;
; PROCESADOR_LCD_REVD:u1|data_s[0]~9                                                                                          ; 8       ;
; dias_contador:u3|min_count[5]~18                                                                                            ; 8       ;
; dias_contador:u3|LessThan3~1                                                                                                ; 8       ;
; dias_contador:u3|LessThan1~0                                                                                                ; 8       ;
; PROCESADOR_LCD_REVD:u1|DATA~28                                                                                              ; 8       ;
; DHT11:U4|TEMP[7]                                                                                                            ; 8       ;
; DHT11:U4|TEMP[1]                                                                                                            ; 8       ;
; DHT11:U4|RH[2]                                                                                                              ; 8       ;
; lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[4]~6   ; 8       ;
; dias_contador:u3|sec_count[2]                                                                                               ; 8       ;
; dias_contador:u3|min_count[2]                                                                                               ; 8       ;
; lpm_divide:Mod1|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[4]~6   ; 8       ;
; Velocidad[5]~5                                                                                                              ; 7       ;
; PWM_C:u7|Equal0~2                                                                                                           ; 7       ;
; PROCESADOR_LCD_REVD:u1|Equal0~5                                                                                             ; 7       ;
; Mux5~5                                                                                                                      ; 7       ;
; DHT11:U4|RH[5]                                                                                                              ; 7       ;
; DHT11:U4|RH[1]                                                                                                              ; 7       ;
; Mux5~1                                                                                                                      ; 7       ;
; PROCESADOR_LCD_REVD:u1|DATA[1]~16                                                                                           ; 7       ;
; PROCESADOR_LCD_REVD:u1|ok_enable~2                                                                                          ; 7       ;
; PROCESADOR_LCD_REVD:u1|DATA[7]                                                                                              ; 7       ;
; PROCESADOR_LCD_REVD:u1|DATA[0]                                                                                              ; 7       ;
; dias_contador:u3|sec_count[5]                                                                                               ; 7       ;
; dias_contador:u3|day_count[2]                                                                                               ; 7       ;
; dias_contador:u3|day_count[3]                                                                                               ; 7       ;
; dias_contador:u3|day_count[4]                                                                                               ; 7       ;
; dias_contador:u3|min_count[1]                                                                                               ; 7       ;
; dias_contador:u3|min_count[5]                                                                                               ; 7       ;
; dias_contador:u3|hour_count[4]                                                                                              ; 7       ;
; dias_contador:u3|hour_count[1]                                                                                              ; 7       ;
; Contador_4Hr:U5|LessThan2~3                                                                                                 ; 6       ;
; DHT11:U4|flanco_bajada                                                                                                      ; 6       ;
; PROCESADOR_LCD_REVD:u1|Equal0~6                                                                                             ; 6       ;
; PROCESADOR_LCD_REVD:u1|Equal45~0                                                                                            ; 6       ;
; PROCESADOR_LCD_REVD:u1|process_0~21                                                                                         ; 6       ;
; dias_contador:u3|LessThan2~1                                                                                                ; 6       ;
; dias_contador:u3|LessThan4~1                                                                                                ; 6       ;
; PROCESADOR_LCD_REVD:u1|dir_mem_s[2]~8                                                                                       ; 6       ;
; Mux5~7                                                                                                                      ; 6       ;
; Mux5~3                                                                                                                      ; 6       ;
; DHT11:U4|RH[7]                                                                                                              ; 6       ;
; Mux5~0                                                                                                                      ; 6       ;
; PROCESADOR_LCD_REVD:u1|edo~9                                                                                                ; 6       ;
; PROCESADOR_LCD_REVD:u1|DATA[4]                                                                                              ; 6       ;
; dias_contador:u3|hour_count[2]                                                                                              ; 6       ;
; dias_contador:u3|hour_count[3]                                                                                              ; 6       ;
; PROCESADOR_LCD_REVD:u1|conta_enable[4]                                                                                      ; 6       ;
; PROCESADOR_LCD_REVD:u1|conta_enable[7]                                                                                      ; 6       ;
; PROCESADOR_LCD_REVD:u1|conta_enable[11]                                                                                     ; 6       ;
; PROCESADOR_LCD_REVD:u1|conta_enable[12]                                                                                     ; 6       ;
; Start~input                                                                                                                 ; 5       ;
; DHT11:U4|Equal1~0                                                                                                           ; 5       ;
; PROCESADOR_LCD_REVD:u1|Equal6~0                                                                                             ; 5       ;
; PROCESADOR_LCD_REVD:u1|process_0~18                                                                                         ; 5       ;
; PROCESADOR_LCD_REVD:u1|process_0~14                                                                                         ; 5       ;
; dias_contador:u3|hour_count[4]~8                                                                                            ; 5       ;
; PROCESADOR_LCD_REVD:u1|salto~0                                                                                              ; 5       ;
; PROCESADOR_LCD_REVD:u1|Equal47~1                                                                                            ; 5       ;
; PROCESADOR_LCD_REVD:u1|process_0~2                                                                                          ; 5       ;
; PROCESADOR_LCD_REVD:u1|RS~12                                                                                                ; 5       ;
; Mux6~0                                                                                                                      ; 5       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[6]~10  ; 5       ;
; PROCESADOR_LCD_REVD:u1|conta_enable[6]                                                                                      ; 5       ;
; PROCESADOR_LCD_REVD:u1|conta_enable[5]                                                                                      ; 5       ;
; PROCESADOR_LCD_REVD:u1|conta_enable[9]                                                                                      ; 5       ;
; PROCESADOR_LCD_REVD:u1|conta_enable[8]                                                                                      ; 5       ;
; PROCESADOR_LCD_REVD:u1|conta_enable[10]                                                                                     ; 5       ;
; DHT11:U4|Decoder0~9                                                                                                         ; 4       ;
; DHT11:U4|Decoder0~8                                                                                                         ; 4       ;
; DHT11:U4|Decoder0~7                                                                                                         ; 4       ;
; DHT11:U4|Decoder0~6                                                                                                         ; 4       ;
; DHT11:U4|Decoder0~5                                                                                                         ; 4       ;
; DHT11:U4|Decoder0~4                                                                                                         ; 4       ;
; DHT11:U4|Decoder0~3                                                                                                         ; 4       ;
; DHT11:U4|Decoder0~2                                                                                                         ; 4       ;
; DHT11:U4|Decoder0~1                                                                                                         ; 4       ;
; DHT11:U4|Decoder0~0                                                                                                         ; 4       ;
; Contador_4Hr:U5|hour_count[0]                                                                                               ; 4       ;
; Contador_4Hr:U5|hour_count[2]                                                                                               ; 4       ;
; PROCESADOR_LCD_REVD:u1|data_s[7]~21                                                                                         ; 4       ;
; PROCESADOR_LCD_REVD:u1|Equal46~0                                                                                            ; 4       ;
; PROCESADOR_LCD_REVD:u1|Equal76~0                                                                                            ; 4       ;
; dias_contador:u3|day_count[4]~12                                                                                            ; 4       ;
; DHT11:U4|cont2[25]~0                                                                                                        ; 4       ;
; PROCESADOR_LCD_REVD:u1|Equal0~2                                                                                             ; 4       ;
; PROCESADOR_LCD_REVD:u1|process_0~11                                                                                         ; 4       ;
; PROCESADOR_LCD_REVD:u1|edo~28                                                                                               ; 4       ;
; PROCESADOR_LCD_REVD:u1|DATA~48                                                                                              ; 4       ;
; PROCESADOR_LCD_REVD:u1|DATA~38                                                                                              ; 4       ;
; PROCESADOR_LCD_REVD:u1|vec_c_char[20]                                                                                       ; 4       ;
; PROCESADOR_LCD_REVD:u1|DATA~21                                                                                              ; 4       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~41             ; 4       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~39             ; 4       ;
; Mux5~6                                                                                                                      ; 4       ;
; lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[23]~10             ; 4       ;
; Mux5~4                                                                                                                      ; 4       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~41             ; 4       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~40             ; 4       ;
; Mux5~2                                                                                                                      ; 4       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[93]~108            ; 4       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~107            ; 4       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[91]~106            ; 4       ;
; lpm_divide:Mod1|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[23]~10             ; 4       ;
; lpm_divide:Mod1|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[21]~8              ; 4       ;
; PROCESADOR_LCD_REVD:u1|DATA~19                                                                                              ; 4       ;
; TimerMR:U6|active                                                                                                           ; 4       ;
; PROCESADOR_LCD_REVD:u1|edo_enable[1]                                                                                        ; 4       ;
; PROCESADOR_LCD_REVD:u1|edo_enable[0]                                                                                        ; 4       ;
; Contador_4Hr:U5|min_count[5]                                                                                                ; 4       ;
; DHT11:U4|cont[24]                                                                                                           ; 4       ;
; DHT11:U4|cont[23]                                                                                                           ; 4       ;
; DHT11:U4|cont[22]                                                                                                           ; 4       ;
; DHT11:U4|cont[21]                                                                                                           ; 4       ;
; DHT11:U4|cont[20]                                                                                                           ; 4       ;
; DHT11:U4|cont[19]                                                                                                           ; 4       ;
; DHT11:U4|cont[12]                                                                                                           ; 4       ;
; DHT11:U4|cont[11]                                                                                                           ; 4       ;
; DHT11:U4|cont[13]                                                                                                           ; 4       ;
; DHT11:U4|cont[10]                                                                                                           ; 4       ;
; DHT11:U4|cont[9]                                                                                                            ; 4       ;
; DHT11:U4|cont[5]                                                                                                            ; 4       ;
; DHT11:U4|cont[1]                                                                                                            ; 4       ;
; PROCESADOR_LCD_REVD:u1|conta_delay[4]                                                                                       ; 4       ;
; PROCESADOR_LCD_REVD:u1|conta_delay[18]                                                                                      ; 4       ;
; PROCESADOR_LCD_REVD:u1|conta_delay[15]                                                                                      ; 4       ;
; lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[5]~8   ; 4       ;
; dias_contador:u3|sec_count[0]                                                                                               ; 4       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 4       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~18 ; 4       ;
; PROCESADOR_LCD_REVD:u1|conta_enable[3]                                                                                      ; 4       ;
; PROCESADOR_LCD_REVD:u1|conta_enable[13]                                                                                     ; 4       ;
; Contador_4Hr:U5|hour_count[2]~4                                                                                             ; 3       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[26]~44             ; 3       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[82]~126            ; 3       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[82]~126            ; 3       ;
; PROCESADOR_LCD_REVD:u1|edo~85                                                                                               ; 3       ;
; DHT11:U4|Equal0~8                                                                                                           ; 3       ;
; Contador_4Hr:U5|hour_count[1]                                                                                               ; 3       ;
; process_4~1                                                                                                                 ; 3       ;
; PROCESADOR_LCD_REVD:u1|vec_c_char~14                                                                                        ; 3       ;
; PROCESADOR_LCD_REVD:u1|vec_l_ram[0]~5                                                                                       ; 3       ;
; PROCESADOR_LCD_REVD:u1|process_0~15                                                                                         ; 3       ;
; PROCESADOR_LCD_REVD:u1|process_0~13                                                                                         ; 3       ;
; PROCESADOR_LCD_REVD:u1|Equal0~4                                                                                             ; 3       ;
; DHT11:U4|reg_total[16]                                                                                                      ; 3       ;
; DHT11:U4|reg_total[18]                                                                                                      ; 3       ;
; DHT11:U4|reg_total[19]                                                                                                      ; 3       ;
; DHT11:U4|reg_total[20]                                                                                                      ; 3       ;
; DHT11:U4|reg_total[21]                                                                                                      ; 3       ;
; DHT11:U4|reg_total[22]                                                                                                      ; 3       ;
; DHT11:U4|reg_total[23]                                                                                                      ; 3       ;
; DHT11:U4|reg_total[17]                                                                                                      ; 3       ;
; DHT11:U4|reg_total[34]                                                                                                      ; 3       ;
; DHT11:U4|reg_total[35]                                                                                                      ; 3       ;
; DHT11:U4|reg_total[36]                                                                                                      ; 3       ;
; DHT11:U4|reg_total[37]                                                                                                      ; 3       ;
; DHT11:U4|reg_total[38]                                                                                                      ; 3       ;
; DHT11:U4|reg_total[39]                                                                                                      ; 3       ;
; DHT11:U4|reg_total[33]                                                                                                      ; 3       ;
; DHT11:U4|reg_total[32]                                                                                                      ; 3       ;
; dias_contador:u3|LessThan2~0                                                                                                ; 3       ;
; PROCESADOR_LCD_REVD:u1|Equal12~6                                                                                            ; 3       ;
; PROCESADOR_LCD_REVD:u1|Equal12~1                                                                                            ; 3       ;
; PROCESADOR_LCD_REVD:u1|Equal0~0                                                                                             ; 3       ;
; PROCESADOR_LCD_REVD:u1|process_0~8                                                                                          ; 3       ;
; PROCESADOR_LCD_REVD:u1|process_0~7                                                                                          ; 3       ;
; PROCESADOR_LCD_REVD:u1|LessThan2~0                                                                                          ; 3       ;
; TimerMR:U6|pulso_last                                                                                                       ; 3       ;
; Contador_4Hr:U5|Pout_signal                                                                                                 ; 3       ;
; TimerMR:U6|Equal0~9                                                                                                         ; 3       ;
; PWM_C:u7|counter[8]                                                                                                         ; 3       ;
; PWM_C:u7|counter[9]                                                                                                         ; 3       ;
; PWM_C:u7|counter[0]                                                                                                         ; 3       ;
; PWM_C:u7|counter[1]                                                                                                         ; 3       ;
; PWM_C:u7|counter[2]                                                                                                         ; 3       ;
; PWM_C:u7|counter[3]                                                                                                         ; 3       ;
; PWM_C:u7|counter[4]                                                                                                         ; 3       ;
; PWM_C:u7|counter[5]                                                                                                         ; 3       ;
; PWM_C:u7|counter[6]                                                                                                         ; 3       ;
; PWM_C:u7|counter[7]                                                                                                         ; 3       ;
; PROCESADOR_LCD_REVD:u1|vec_c_char[34]                                                                                       ; 3       ;
; PROCESADOR_LCD_REVD:u1|data_s[2]                                                                                            ; 3       ;
; PROCESADOR_LCD_REVD:u1|vec_c_char[28]                                                                                       ; 3       ;
; PROCESADOR_LCD_REVD:u1|DATA~56                                                                                              ; 3       ;
; PROCESADOR_LCD_REVD:u1|DATA~54                                                                                              ; 3       ;
; PROCESADOR_LCD_REVD:u1|DATA~50                                                                                              ; 3       ;
; PROCESADOR_LCD_REVD:u1|DATA[5]~47                                                                                           ; 3       ;
; PROCESADOR_LCD_REVD:u1|Equal3~4                                                                                             ; 3       ;
; PROCESADOR_LCD_REVD:u1|RS~11                                                                                                ; 3       ;
; PROCESADOR_LCD_REVD:u1|vec_c_char[10]                                                                                       ; 3       ;
; PROCESADOR_LCD_REVD:u1|vec_c_char[15]                                                                                       ; 3       ;
; PROCESADOR_LCD_REVD:u1|Equal85~0                                                                                            ; 3       ;
; Mux7~19                                                                                                                     ; 3       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~40             ; 3       ;
; lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[22]~9              ; 3       ;
; lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[21]~8              ; 3       ;
; dias_contador:u3|day_count[0]                                                                                               ; 3       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~39             ; 3       ;
; DHT11:U4|TEMP[0]                                                                                                            ; 3       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[93]~108            ; 3       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~107            ; 3       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[91]~106            ; 3       ;
; lpm_divide:Mod1|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[22]~9              ; 3       ;
; PROCESADOR_LCD_REVD:u1|RS~10                                                                                                ; 3       ;
; PROCESADOR_LCD_REVD:u1|ciclo_enable[3]                                                                                      ; 3       ;
; Contador_4Hr:U5|min_count[4]                                                                                                ; 3       ;
; Contador_4Hr:U5|sec_count[5]                                                                                                ; 3       ;
; Contador_4Hr:U5|sec_count[4]                                                                                                ; 3       ;
; DHT11:U4|cont[25]                                                                                                           ; 3       ;
; DHT11:U4|cont[17]                                                                                                           ; 3       ;
; DHT11:U4|cont[18]                                                                                                           ; 3       ;
; DHT11:U4|cont[16]                                                                                                           ; 3       ;
; DHT11:U4|cont[15]                                                                                                           ; 3       ;
; DHT11:U4|cont[7]                                                                                                            ; 3       ;
; DHT11:U4|cont[6]                                                                                                            ; 3       ;
; DHT11:U4|cont[14]                                                                                                           ; 3       ;
; DHT11:U4|cont[8]                                                                                                            ; 3       ;
; DHT11:U4|cont[4]                                                                                                            ; 3       ;
; DHT11:U4|cont[3]                                                                                                            ; 3       ;
; DHT11:U4|cont[2]                                                                                                            ; 3       ;
; DHT11:U4|cont[0]                                                                                                            ; 3       ;
; DHT11:U4|cont[26]                                                                                                           ; 3       ;
; PROCESADOR_LCD_REVD:u1|conta_delay[11]                                                                                      ; 3       ;
; PROCESADOR_LCD_REVD:u1|conta_delay[3]                                                                                       ; 3       ;
; PROCESADOR_LCD_REVD:u1|conta_delay[0]                                                                                       ; 3       ;
; PROCESADOR_LCD_REVD:u1|conta_delay[7]                                                                                       ; 3       ;
; PROCESADOR_LCD_REVD:u1|conta_delay[21]                                                                                      ; 3       ;
; PROCESADOR_LCD_REVD:u1|conta_delay[19]                                                                                      ; 3       ;
; PROCESADOR_LCD_REVD:u1|conta_delay[17]                                                                                      ; 3       ;
; PROCESADOR_LCD_REVD:u1|conta_delay[14]                                                                                      ; 3       ;
; PROCESADOR_LCD_REVD:u1|conta_delay[9]                                                                                       ; 3       ;
; PROCESADOR_LCD_REVD:u1|conta_delay[12]                                                                                      ; 3       ;
; PROCESADOR_LCD_REVD:u1|conta_delay[6]                                                                                       ; 3       ;
; PROCESADOR_LCD_REVD:u1|conta_delay[5]                                                                                       ; 3       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[6]~10  ; 3       ;
; dias_contador:u3|min_count[0]                                                                                               ; 3       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[1]~0   ; 3       ;
; lpm_divide:Mod1|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[5]~8   ; 3       ;
; dias_contador:u3|hour_count[0]                                                                                              ; 3       ;
; PROCESADOR_LCD_REVD:u1|conta_enable[15]                                                                                     ; 3       ;
; PROCESADOR_LCD_REVD:u1|conta_enable[14]                                                                                     ; 3       ;
; PROCESADOR_LCD_REVD:u1|conta_enable[2]                                                                                      ; 3       ;
; PROCESADOR_LCD_REVD:u1|conta_enable[1]                                                                                      ; 3       ;
; PROCESADOR_LCD_REVD:u1|conta_enable[0]                                                                                      ; 3       ;
; DATA~input                                                                                                                  ; 2       ;
; PROCESADOR_LCD_REVD:u1|DATA~158                                                                                             ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[26]~44             ; 2       ;
; lpm_divide:Div4|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[37]~66             ; 2       ;
; lpm_divide:Div4|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[32]~65             ; 2       ;
; lpm_divide:Div5|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[37]~66             ; 2       ;
; lpm_divide:Div5|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[32]~65             ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[72]~125            ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[62]~124            ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[63]~123            ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[64]~122            ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[72]~125            ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[62]~124            ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[63]~123            ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[64]~122            ; 2       ;
; Velocidad~8                                                                                                                 ; 2       ;
; PROCESADOR_LCD_REVD:u1|DATA[5]~153                                                                                          ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[73]~115            ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[74]~114            ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[75]~113            ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[76]~112            ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[77]~111            ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[65]~110            ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[66]~109            ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[73]~115            ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[74]~114            ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[75]~113            ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[76]~112            ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[77]~111            ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[65]~110            ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[66]~109            ; 2       ;
; PROCESADOR_LCD_REVD:u1|RS~13                                                                                                ; 2       ;
; DHT11:U4|reg[0]                                                                                                             ; 2       ;
; DHT11:U4|reg[1]                                                                                                             ; 2       ;
; DHT11:U4|reg[2]                                                                                                             ; 2       ;
; Contador_4Hr:U5|LessThan2~2                                                                                                 ; 2       ;
; Contador_4Hr:U5|LessThan1~2                                                                                                 ; 2       ;
; DHT11:U4|reg_total[30]                                                                                                      ; 2       ;
; DHT11:U4|reg_total[31]                                                                                                      ; 2       ;
; DHT11:U4|reg_total[14]                                                                                                      ; 2       ;
; DHT11:U4|reg_total[15]                                                                                                      ; 2       ;
; DHT11:U4|reg_total[28]                                                                                                      ; 2       ;
; DHT11:U4|reg_total[29]                                                                                                      ; 2       ;
; DHT11:U4|reg_total[12]                                                                                                      ; 2       ;
; DHT11:U4|reg_total[13]                                                                                                      ; 2       ;
; DHT11:U4|reg_total[26]                                                                                                      ; 2       ;
; DHT11:U4|reg_total[27]                                                                                                      ; 2       ;
; DHT11:U4|reg_total[10]                                                                                                      ; 2       ;
; DHT11:U4|reg_total[11]                                                                                                      ; 2       ;
; DHT11:U4|reg_total[24]                                                                                                      ; 2       ;
; DHT11:U4|reg_total[25]                                                                                                      ; 2       ;
; DHT11:U4|reg_total[8]                                                                                                       ; 2       ;
; DHT11:U4|reg_total[9]                                                                                                       ; 2       ;
; DHT11:U4|Equal3~4                                                                                                           ; 2       ;
; DHT11:U4|Equal0~7                                                                                                           ; 2       ;
; DHT11:U4|cont2[8]                                                                                                           ; 2       ;
; PROCESADOR_LCD_REVD:u1|avanzar~7                                                                                            ; 2       ;
; PROCESADOR_LCD_REVD:u1|conta_delay[6]~40                                                                                    ; 2       ;
; DHT11:U4|DATA~en                                                                                                            ; 2       ;
; process_4~3                                                                                                                 ; 2       ;
; process_4~2                                                                                                                 ; 2       ;
; Velocidad~4                                                                                                                 ; 2       ;
; process_4~0                                                                                                                 ; 2       ;
; LessThan6~0                                                                                                                 ; 2       ;
; LessThan2~0                                                                                                                 ; 2       ;
; PROCESADOR_LCD_REVD:u1|vec_c_char~19                                                                                        ; 2       ;
; PROCESADOR_LCD_REVD:u1|vec_c_char~10                                                                                        ; 2       ;
; PROCESADOR_LCD_REVD:u1|vec_c_char~7                                                                                         ; 2       ;
; PROCESADOR_LCD_REVD:u1|vec_c_char~6                                                                                         ; 2       ;
; PROCESADOR_LCD_REVD:u1|vec_l_ram~3                                                                                          ; 2       ;
; PROCESADOR_LCD_REVD:u1|Equal80~0                                                                                            ; 2       ;
; PROCESADOR_LCD_REVD:u1|data_s[0]~8                                                                                          ; 2       ;
; PROCESADOR_LCD_REVD:u1|data_s[0]~3                                                                                          ; 2       ;
; PROCESADOR_LCD_REVD:u1|process_0~12                                                                                         ; 2       ;
; PROCESADOR_LCD_REVD:u1|Add4~0                                                                                               ; 2       ;
; DHT11:U4|RH[7]~4                                                                                                            ; 2       ;
; DHT11:U4|reg_total[7]                                                                                                       ; 2       ;
; DHT11:U4|reg_total[6]                                                                                                       ; 2       ;
; DHT11:U4|reg_total[5]                                                                                                       ; 2       ;
; DHT11:U4|reg_total[4]                                                                                                       ; 2       ;
; DHT11:U4|reg_total[3]                                                                                                       ; 2       ;
; DHT11:U4|reg_total[2]                                                                                                       ; 2       ;
; DHT11:U4|reg_total[1]                                                                                                       ; 2       ;
; DHT11:U4|reg_total[0]                                                                                                       ; 2       ;
; dias_contador:u3|LessThan3~0                                                                                                ; 2       ;
; dias_contador:u3|LessThan4~0                                                                                                ; 2       ;
; PROCESADOR_LCD_REVD:u1|salto                                                                                                ; 2       ;
; PROCESADOR_LCD_REVD:u1|ok_enable~5                                                                                          ; 2       ;
; PROCESADOR_LCD_REVD:u1|ok_enable~4                                                                                          ; 2       ;
; PROCESADOR_LCD_REVD:u1|edo~81                                                                                               ; 2       ;
; PROCESADOR_LCD_REVD:u1|Equal1~4                                                                                             ; 2       ;
; PROCESADOR_LCD_REVD:u1|edo~54                                                                                               ; 2       ;
; PROCESADOR_LCD_REVD:u1|edo~53                                                                                               ; 2       ;
; PROCESADOR_LCD_REVD:u1|Equal16~1                                                                                            ; 2       ;
; PROCESADOR_LCD_REVD:u1|Equal1~0                                                                                             ; 2       ;
; PROCESADOR_LCD_REVD:u1|Equal12~3                                                                                            ; 2       ;
; PROCESADOR_LCD_REVD:u1|Equal12~2                                                                                            ; 2       ;
; PROCESADOR_LCD_REVD:u1|edo~40                                                                                               ; 2       ;
; PROCESADOR_LCD_REVD:u1|Equal0~1                                                                                             ; 2       ;
; PROCESADOR_LCD_REVD:u1|DATA~146                                                                                             ; 2       ;
; PROCESADOR_LCD_REVD:u1|edo~22                                                                                               ; 2       ;
; PROCESADOR_LCD_REVD:u1|edo~21                                                                                               ; 2       ;
; PROCESADOR_LCD_REVD:u1|edo~20                                                                                               ; 2       ;
; PROCESADOR_LCD_REVD:u1|edo~16                                                                                               ; 2       ;
; PROCESADOR_LCD_REVD:u1|Equal4~2                                                                                             ; 2       ;
; PROCESADOR_LCD_REVD:u1|Equal3~6                                                                                             ; 2       ;
; PROCESADOR_LCD_REVD:u1|process_0~10                                                                                         ; 2       ;
; PROCESADOR_LCD_REVD:u1|process_0~9                                                                                          ; 2       ;
; PROCESADOR_LCD_REVD:u1|edo~12                                                                                               ; 2       ;
; PROCESADOR_LCD_REVD:u1|process_0~4                                                                                          ; 2       ;
; PROCESADOR_LCD_REVD:u1|edo~11                                                                                               ; 2       ;
; PROCESADOR_LCD_REVD:u1|DATA~137                                                                                             ; 2       ;
; PROCESADOR_LCD_REVD:u1|data_s[7]                                                                                            ; 2       ;
; PROCESADOR_LCD_REVD:u1|vec_ram[6]                                                                                           ; 2       ;
; PROCESADOR_LCD_REVD:u1|DATA[5]~132                                                                                          ; 2       ;
; PROCESADOR_LCD_REVD:u1|DATA[5]~129                                                                                          ; 2       ;
; PROCESADOR_LCD_REVD:u1|DATA[5]~128                                                                                          ; 2       ;
; PROCESADOR_LCD_REVD:u1|DATA[5]~124                                                                                          ; 2       ;
; PROCESADOR_LCD_REVD:u1|DATA[5]~123                                                                                          ; 2       ;
; PROCESADOR_LCD_REVD:u1|DATA[4]~118                                                                                          ; 2       ;
; PROCESADOR_LCD_REVD:u1|vec_c_char[14]                                                                                       ; 2       ;
; PROCESADOR_LCD_REVD:u1|data_s[4]                                                                                            ; 2       ;
; PROCESADOR_LCD_REVD:u1|vec_c_char[19]                                                                                       ; 2       ;
; PROCESADOR_LCD_REVD:u1|vec_c_char[11]                                                                                       ; 2       ;
; PROCESADOR_LCD_REVD:u1|DATA~51                                                                                              ; 2       ;
; PROCESADOR_LCD_REVD:u1|data_s[1]                                                                                            ; 2       ;
; PROCESADOR_LCD_REVD:u1|Equal30~0                                                                                            ; 2       ;
; PROCESADOR_LCD_REVD:u1|Equal47~0                                                                                            ; 2       ;
; PROCESADOR_LCD_REVD:u1|vec_c_char[0]                                                                                        ; 2       ;
; Mux5~20                                                                                                                     ; 2       ;
; Mux59~0                                                                                                                     ; 2       ;
; Mux4~1                                                                                                                      ; 2       ;
; Mux49~0                                                                                                                     ; 2       ;
; Mux14~0                                                                                                                     ; 2       ;
; Mux54~0                                                                                                                     ; 2       ;
; Mux6~1                                                                                                                      ; 2       ;
; Mux7~15                                                                                                                     ; 2       ;
; Mux4~0                                                                                                                      ; 2       ;
; PROCESADOR_LCD_REVD:u1|edo~10                                                                                               ; 2       ;
; PROCESADOR_LCD_REVD:u1|data_s[0]                                                                                            ; 2       ;
; Mux8~17                                                                                                                     ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[25]~38             ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[25]~37             ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[26]~36             ; 2       ;
; lpm_divide:Div3|lpm_divide_hhm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_74f:divider|StageOut[17]~9              ; 2       ;
; lpm_divide:Div3|lpm_divide_hhm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_74f:divider|StageOut[17]~8              ; 2       ;
; lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[16]~7              ; 2       ;
; lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[16]~6              ; 2       ;
; lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[17]~5              ; 2       ;
; lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[17]~4              ; 2       ;
; Mux8~8                                                                                                                      ; 2       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[25]~38             ; 2       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[25]~37             ; 2       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[26]~36             ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[81]~105            ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[81]~104            ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[82]~103            ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[81]~105            ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[81]~104            ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[82]~103            ; 2       ;
; DHT11:U4|RH[0]                                                                                                              ; 2       ;
; lpm_divide:Mod1|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[16]~7              ; 2       ;
; lpm_divide:Mod1|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[16]~6              ; 2       ;
; lpm_divide:Mod1|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[17]~5              ; 2       ;
; lpm_divide:Mod1|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[17]~4              ; 2       ;
; Mux8~2                                                                                                                      ; 2       ;
; PROCESADOR_LCD_REVD:u1|ok_enable                                                                                            ; 2       ;
; PROCESADOR_LCD_REVD:u1|ok_enable~3                                                                                          ; 2       ;
; HmOutTemp~reg0                                                                                                              ; 2       ;
; PROCESADOR_LCD_REVD:u1|LessThan21~3                                                                                         ; 2       ;
; PROCESADOR_LCD_REVD:u1|LessThan21~1                                                                                         ; 2       ;
; Contador_4Hr:U5|count[14]                                                                                                   ; 2       ;
; Contador_4Hr:U5|count[13]                                                                                                   ; 2       ;
; Contador_4Hr:U5|count[12]                                                                                                   ; 2       ;
; Contador_4Hr:U5|count[11]                                                                                                   ; 2       ;
; Contador_4Hr:U5|count[10]                                                                                                   ; 2       ;
; Contador_4Hr:U5|count[9]                                                                                                    ; 2       ;
; Contador_4Hr:U5|count[8]                                                                                                    ; 2       ;
; Contador_4Hr:U5|count[7]                                                                                                    ; 2       ;
; Contador_4Hr:U5|count[6]                                                                                                    ; 2       ;
; Contador_4Hr:U5|count[5]                                                                                                    ; 2       ;
; Contador_4Hr:U5|count[4]                                                                                                    ; 2       ;
; Contador_4Hr:U5|count[3]                                                                                                    ; 2       ;
; Contador_4Hr:U5|count[2]                                                                                                    ; 2       ;
; Contador_4Hr:U5|count[1]                                                                                                    ; 2       ;
; Contador_4Hr:U5|count[0]                                                                                                    ; 2       ;
; Contador_4Hr:U5|min_count[3]                                                                                                ; 2       ;
; Contador_4Hr:U5|min_count[2]                                                                                                ; 2       ;
; Contador_4Hr:U5|min_count[1]                                                                                                ; 2       ;
; Contador_4Hr:U5|min_count[0]                                                                                                ; 2       ;
; Contador_4Hr:U5|sec_count[3]                                                                                                ; 2       ;
; Contador_4Hr:U5|sec_count[2]                                                                                                ; 2       ;
; Contador_4Hr:U5|sec_count[1]                                                                                                ; 2       ;
; Contador_4Hr:U5|sec_count[0]                                                                                                ; 2       ;
; dias_contador:u3|count[9]                                                                                                   ; 2       ;
; dias_contador:u3|count[4]                                                                                                   ; 2       ;
; dias_contador:u3|count[3]                                                                                                   ; 2       ;
; dias_contador:u3|count[2]                                                                                                   ; 2       ;
; dias_contador:u3|count[1]                                                                                                   ; 2       ;
; dias_contador:u3|count[0]                                                                                                   ; 2       ;
; dias_contador:u3|count[8]                                                                                                   ; 2       ;
; dias_contador:u3|count[7]                                                                                                   ; 2       ;
; dias_contador:u3|count[6]                                                                                                   ; 2       ;
; dias_contador:u3|count[5]                                                                                                   ; 2       ;
; PROCESADOR_LCD_REVD:u1|conta_delay[20]                                                                                      ; 2       ;
; PROCESADOR_LCD_REVD:u1|conta_delay[16]                                                                                      ; 2       ;
; PROCESADOR_LCD_REVD:u1|conta_delay[13]                                                                                      ; 2       ;
; PROCESADOR_LCD_REVD:u1|conta_delay[2]                                                                                       ; 2       ;
; PROCESADOR_LCD_REVD:u1|conta_delay[1]                                                                                       ; 2       ;
; PROCESADOR_LCD_REVD:u1|conta_delay[10]                                                                                      ; 2       ;
; PROCESADOR_LCD_REVD:u1|conta_delay[8]                                                                                       ; 2       ;
; TimerMR:U6|counter[29]                                                                                                      ; 2       ;
; TimerMR:U6|counter[30]                                                                                                      ; 2       ;
; TimerMR:U6|counter[28]                                                                                                      ; 2       ;
; TimerMR:U6|counter[26]                                                                                                      ; 2       ;
; TimerMR:U6|counter[25]                                                                                                      ; 2       ;
; TimerMR:U6|counter[27]                                                                                                      ; 2       ;
; TimerMR:U6|counter[24]                                                                                                      ; 2       ;
; TimerMR:U6|counter[23]                                                                                                      ; 2       ;
; TimerMR:U6|counter[20]                                                                                                      ; 2       ;
; TimerMR:U6|counter[22]                                                                                                      ; 2       ;
; TimerMR:U6|counter[21]                                                                                                      ; 2       ;
; TimerMR:U6|counter[18]                                                                                                      ; 2       ;
; TimerMR:U6|counter[17]                                                                                                      ; 2       ;
; TimerMR:U6|counter[16]                                                                                                      ; 2       ;
; TimerMR:U6|counter[19]                                                                                                      ; 2       ;
; TimerMR:U6|counter[15]                                                                                                      ; 2       ;
; TimerMR:U6|counter[14]                                                                                                      ; 2       ;
; TimerMR:U6|counter[12]                                                                                                      ; 2       ;
; TimerMR:U6|counter[13]                                                                                                      ; 2       ;
; TimerMR:U6|counter[11]                                                                                                      ; 2       ;
; TimerMR:U6|counter[10]                                                                                                      ; 2       ;
; TimerMR:U6|counter[9]                                                                                                       ; 2       ;
; TimerMR:U6|counter[8]                                                                                                       ; 2       ;
; TimerMR:U6|counter[7]                                                                                                       ; 2       ;
; TimerMR:U6|counter[6]                                                                                                       ; 2       ;
; TimerMR:U6|counter[5]                                                                                                       ; 2       ;
; TimerMR:U6|counter[4]                                                                                                       ; 2       ;
; TimerMR:U6|counter[3]                                                                                                       ; 2       ;
; TimerMR:U6|counter[2]                                                                                                       ; 2       ;
; TimerMR:U6|counter[1]                                                                                                       ; 2       ;
; TimerMR:U6|counter[0]                                                                                                       ; 2       ;
; PROCESADOR_LCD_REVD:u1|data_s[3]                                                                                            ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[3]~4   ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[2]~2   ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[1]~0   ; 2       ;
; lpm_divide:Div4|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_7_result_int[2]~2   ; 2       ;
; lpm_divide:Div4|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_7_result_int[1]~0   ; 2       ;
; lpm_divide:Div4|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_6_result_int[2]~2   ; 2       ;
; lpm_divide:Div4|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_6_result_int[1]~0   ; 2       ;
; lpm_divide:Div4|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_5_result_int[2]~2   ; 2       ;
; lpm_divide:Div4|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_5_result_int[1]~0   ; 2       ;
; lpm_divide:Div3|lpm_divide_hhm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_74f:divider|add_sub_3_result_int[1]~0   ; 2       ;
; lpm_divide:Div5|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_7_result_int[2]~2   ; 2       ;
; lpm_divide:Div5|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_7_result_int[1]~0   ; 2       ;
; lpm_divide:Div5|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_6_result_int[2]~2   ; 2       ;
; lpm_divide:Div5|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_6_result_int[1]~0   ; 2       ;
; lpm_divide:Div5|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_5_result_int[2]~2   ; 2       ;
; lpm_divide:Div5|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_5_result_int[1]~0   ; 2       ;
; lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[1]~0   ; 2       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[3]~4   ; 2       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[2]~2   ; 2       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[3]~4   ; 2       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[2]~2   ; 2       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[1]~0   ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[3]~4   ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[1]~0   ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[2]~2   ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[7]~12  ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[6]~10  ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[5]~8   ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[4]~6   ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[3]~4   ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[2]~2   ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[1]~0   ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[6]~10  ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[5]~8   ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[4]~6   ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[3]~4   ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[2]~2   ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[1]~0   ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[5]~8   ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[4]~6   ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[3]~4   ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[2]~2   ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[1]~0   ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[3]~4   ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[1]~0   ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_8_result_int[2]~2   ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[7]~12  ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[6]~10  ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[5]~8   ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[4]~6   ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[3]~4   ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[2]~2   ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_7_result_int[1]~0   ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[6]~10  ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[5]~8   ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[4]~6   ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[3]~4   ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[2]~2   ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_6_result_int[1]~0   ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[5]~8   ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[4]~6   ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[3]~4   ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[2]~2   ; 2       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_5_result_int[1]~0   ; 2       ;
; lpm_divide:Div2|lpm_divide_hhm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_74f:divider|add_sub_3_result_int[2]~2   ; 2       ;
; lpm_divide:Div2|lpm_divide_hhm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_74f:divider|add_sub_3_result_int[1]~0   ; 2       ;
; PROCESADOR_LCD_REVD:u1|ciclo_enable[3]~feeder                                                                               ; 1       ;
; DHT11:U4|i[3]~1                                                                                                             ; 1       ;
; DHT11:U4|i[5]~0                                                                                                             ; 1       ;
; PROCESADOR_LCD_REVD:u1|vec_c_char[2]~26                                                                                     ; 1       ;
; Mux7~22                                                                                                                     ; 1       ;
; Mux1~3                                                                                                                      ; 1       ;
; Mux1~2                                                                                                                      ; 1       ;
; Mux6~25                                                                                                                     ; 1       ;
; Mux6~24                                                                                                                     ; 1       ;
; PROCESADOR_LCD_REVD:u1|DATA~157                                                                                             ; 1       ;
; PROCESADOR_LCD_REVD:u1|DATA[7]~156                                                                                          ; 1       ;
; PROCESADOR_LCD_REVD:u1|DATA[7]~155                                                                                          ; 1       ;
; Contador_4Hr:U5|hour_count[2]~3                                                                                             ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[27]~43             ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[28]~42             ; 1       ;
; lpm_divide:Div4|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[42]~67             ; 1       ;
; lpm_divide:Div4|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[33]~64             ; 1       ;
; lpm_divide:Div3|lpm_divide_hhm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_74f:divider|StageOut[22]~21             ; 1       ;
; lpm_divide:Div5|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[42]~67             ; 1       ;
; lpm_divide:Div5|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[33]~64             ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[27]~43             ; 1       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[28]~42             ; 1       ;
; lpm_divide:Div2|lpm_divide_hhm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_74f:divider|StageOut[22]~31             ; 1       ;
; lpm_divide:Div2|lpm_divide_hhm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_74f:divider|StageOut[23]~30             ; 1       ;
; PROCESADOR_LCD_REVD:u1|avanzar~10                                                                                           ; 1       ;
; Velocidad~9                                                                                                                 ; 1       ;
; PROCESADOR_LCD_REVD:u1|vec_ram~9                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|vec_ram~8                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|vec_c_char~22                                                                                        ; 1       ;
; PROCESADOR_LCD_REVD:u1|data_s~33                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|vec_c_char~21                                                                                        ; 1       ;
; PROCESADOR_LCD_REVD:u1|process_0~22                                                                                         ; 1       ;
; PROCESADOR_LCD_REVD:u1|ok_enable~10                                                                                         ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~88                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~87                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~86                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|Equal3~7                                                                                             ; 1       ;
; PROCESADOR_LCD_REVD:u1|DATA~154                                                                                             ; 1       ;
; PROCESADOR_LCD_REVD:u1|DATA~152                                                                                             ; 1       ;
; PROCESADOR_LCD_REVD:u1|DATA~151                                                                                             ; 1       ;
; PROCESADOR_LCD_REVD:u1|DATA~150                                                                                             ; 1       ;
; PROCESADOR_LCD_REVD:u1|DATA~149                                                                                             ; 1       ;
; PROCESADOR_LCD_REVD:u1|DATA~148                                                                                             ; 1       ;
; Mux17~2                                                                                                                     ; 1       ;
; Mux7~21                                                                                                                     ; 1       ;
; Mux7~20                                                                                                                     ; 1       ;
; Mux57~3                                                                                                                     ; 1       ;
; lpm_divide:Div4|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[43]~63             ; 1       ;
; lpm_divide:Div4|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[38]~62             ; 1       ;
; lpm_divide:Div5|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[43]~63             ; 1       ;
; lpm_divide:Div5|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[38]~62             ; 1       ;
; Mux8~19                                                                                                                     ; 1       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[83]~121            ; 1       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[84]~120            ; 1       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[85]~119            ; 1       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[86]~118            ; 1       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[87]~117            ; 1       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[88]~116            ; 1       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[83]~121            ; 1       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[84]~120            ; 1       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[85]~119            ; 1       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[86]~118            ; 1       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[87]~117            ; 1       ;
; lpm_divide:Mod5|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[88]~116            ; 1       ;
; PROCESADOR_LCD_REVD:u1|DATA[0]~147                                                                                          ; 1       ;
; DHT11:U4|enable_cont~4                                                                                                      ; 1       ;
; DHT11:U4|enable_cont~3                                                                                                      ; 1       ;
; DHT11:U4|enable_cont~2                                                                                                      ; 1       ;
; DHT11:U4|enable_cont~1                                                                                                      ; 1       ;
; DHT11:U4|enable_cont~0                                                                                                      ; 1       ;
; DHT11:U4|reg_total[30]~46                                                                                                   ; 1       ;
; DHT11:U4|reg_total[31]~45                                                                                                   ; 1       ;
; DHT11:U4|reg_total[14]~44                                                                                                   ; 1       ;
; DHT11:U4|reg_total[15]~43                                                                                                   ; 1       ;
; DHT11:U4|reg_total[28]~42                                                                                                   ; 1       ;
; DHT11:U4|reg_total[29]~41                                                                                                   ; 1       ;
; DHT11:U4|reg_total[12]~40                                                                                                   ; 1       ;
; DHT11:U4|reg_total[13]~39                                                                                                   ; 1       ;
; DHT11:U4|reg_total[26]~38                                                                                                   ; 1       ;
; DHT11:U4|reg_total[27]~37                                                                                                   ; 1       ;
; DHT11:U4|reg_total[10]~36                                                                                                   ; 1       ;
; DHT11:U4|reg_total[11]~35                                                                                                   ; 1       ;
; DHT11:U4|reg_total[24]~34                                                                                                   ; 1       ;
; DHT11:U4|reg_total[25]~33                                                                                                   ; 1       ;
; DHT11:U4|reg_total[8]~32                                                                                                    ; 1       ;
; DHT11:U4|reg_total[9]~31                                                                                                    ; 1       ;
; DHT11:U4|Equal4~0                                                                                                           ; 1       ;
; DHT11:U4|reg[3]                                                                                                             ; 1       ;
; DHT11:U4|Mux78~0                                                                                                            ; 1       ;
; DHT11:U4|Mux74~0                                                                                                            ; 1       ;
; DHT11:U4|Mux77~0                                                                                                            ; 1       ;
; DHT11:U4|Mux76~0                                                                                                            ; 1       ;
; DHT11:U4|DATA~2                                                                                                             ; 1       ;
; DHT11:U4|DATA~1                                                                                                             ; 1       ;
; Contador_4Hr:U5|one_hz_clk~0                                                                                                ; 1       ;
; Contador_4Hr:U5|LessThan0~3                                                                                                 ; 1       ;
; Contador_4Hr:U5|LessThan0~2                                                                                                 ; 1       ;
; Contador_4Hr:U5|LessThan0~1                                                                                                 ; 1       ;
; Contador_4Hr:U5|LessThan0~0                                                                                                 ; 1       ;
; Contador_4Hr:U5|hour_count~2                                                                                                ; 1       ;
; Contador_4Hr:U5|hour_count~1                                                                                                ; 1       ;
; Contador_4Hr:U5|hour_count~0                                                                                                ; 1       ;
; DHT11:U4|reg_total[16]~30                                                                                                   ; 1       ;
; DHT11:U4|reg_total[18]~29                                                                                                   ; 1       ;
; DHT11:U4|reg_total[19]~28                                                                                                   ; 1       ;
; DHT11:U4|reg_total[20]~27                                                                                                   ; 1       ;
; DHT11:U4|reg_total[21]~26                                                                                                   ; 1       ;
; DHT11:U4|reg_total[22]~25                                                                                                   ; 1       ;
; DHT11:U4|reg_total[23]~24                                                                                                   ; 1       ;
; DHT11:U4|reg_total[17]~23                                                                                                   ; 1       ;
; DHT11:U4|reg_total[34]~22                                                                                                   ; 1       ;
; DHT11:U4|reg_total[35]~21                                                                                                   ; 1       ;
; DHT11:U4|reg_total[36]~20                                                                                                   ; 1       ;
; DHT11:U4|reg_total[37]~19                                                                                                   ; 1       ;
; DHT11:U4|reg_total[38]~18                                                                                                   ; 1       ;
; DHT11:U4|reg_total[39]~17                                                                                                   ; 1       ;
; DHT11:U4|reg_total[33]~16                                                                                                   ; 1       ;
; DHT11:U4|Mux2~0                                                                                                             ; 1       ;
; DHT11:U4|estados[2]~5                                                                                                       ; 1       ;
; DHT11:U4|estados[2]~4                                                                                                       ; 1       ;
; DHT11:U4|reg_total[7]~15                                                                                                    ; 1       ;
; DHT11:U4|reg_total[6]~14                                                                                                    ; 1       ;
; DHT11:U4|reg_total[5]~12                                                                                                    ; 1       ;
; DHT11:U4|reg_total[4]~11                                                                                                    ; 1       ;
; DHT11:U4|reg_total[3]~8                                                                                                     ; 1       ;
; DHT11:U4|reg_total[2]~7                                                                                                     ; 1       ;
; DHT11:U4|reg_total[1]~5                                                                                                     ; 1       ;
; DHT11:U4|reg_total[0]~4                                                                                                     ; 1       ;
; DHT11:U4|Mux5~1                                                                                                             ; 1       ;
; DHT11:U4|Mux5~0                                                                                                             ; 1       ;
; DHT11:U4|Mux3~2                                                                                                             ; 1       ;
; DHT11:U4|Mux3~1                                                                                                             ; 1       ;
; DHT11:U4|Mux3~0                                                                                                             ; 1       ;
; DHT11:U4|Equal3~3                                                                                                           ; 1       ;
; DHT11:U4|Equal3~2                                                                                                           ; 1       ;
; DHT11:U4|Equal3~1                                                                                                           ; 1       ;
; DHT11:U4|Equal3~0                                                                                                           ; 1       ;
; DHT11:U4|estados[1]~3                                                                                                       ; 1       ;
; DHT11:U4|estados[1]~2                                                                                                       ; 1       ;
; DHT11:U4|estados[1]~1                                                                                                       ; 1       ;
; DHT11:U4|estados[1]~0                                                                                                       ; 1       ;
; DHT11:U4|Equal0~6                                                                                                           ; 1       ;
; DHT11:U4|Equal0~5                                                                                                           ; 1       ;
; DHT11:U4|Equal0~4                                                                                                           ; 1       ;
; DHT11:U4|Equal0~3                                                                                                           ; 1       ;
; DHT11:U4|Equal0~2                                                                                                           ; 1       ;
; DHT11:U4|Equal0~1                                                                                                           ; 1       ;
; DHT11:U4|Equal0~0                                                                                                           ; 1       ;
; DHT11:U4|Equal1~1                                                                                                           ; 1       ;
; DHT11:U4|reg_total[32]~3                                                                                                    ; 1       ;
; DHT11:U4|process_1~6                                                                                                        ; 1       ;
; DHT11:U4|process_1~5                                                                                                        ; 1       ;
; DHT11:U4|cont2[5]                                                                                                           ; 1       ;
; DHT11:U4|cont2[6]                                                                                                           ; 1       ;
; DHT11:U4|cont2[7]                                                                                                           ; 1       ;
; DHT11:U4|LessThan0~0                                                                                                        ; 1       ;
; DHT11:U4|cont2[0]                                                                                                           ; 1       ;
; DHT11:U4|cont2[1]                                                                                                           ; 1       ;
; DHT11:U4|cont2[2]                                                                                                           ; 1       ;
; DHT11:U4|cont2[3]                                                                                                           ; 1       ;
; DHT11:U4|cont2[4]                                                                                                           ; 1       ;
; DHT11:U4|cont2[9]                                                                                                           ; 1       ;
; DHT11:U4|process_1~4                                                                                                        ; 1       ;
; DHT11:U4|process_1~3                                                                                                        ; 1       ;
; DHT11:U4|cont2[10]                                                                                                          ; 1       ;
; DHT11:U4|cont2[11]                                                                                                          ; 1       ;
; DHT11:U4|cont2[12]                                                                                                          ; 1       ;
; DHT11:U4|cont2[13]                                                                                                          ; 1       ;
; DHT11:U4|process_1~2                                                                                                        ; 1       ;
; DHT11:U4|cont2[14]                                                                                                          ; 1       ;
; DHT11:U4|cont2[15]                                                                                                          ; 1       ;
; DHT11:U4|cont2[16]                                                                                                          ; 1       ;
; DHT11:U4|cont2[17]                                                                                                          ; 1       ;
; DHT11:U4|process_1~1                                                                                                        ; 1       ;
; DHT11:U4|cont2[18]                                                                                                          ; 1       ;
; DHT11:U4|cont2[19]                                                                                                          ; 1       ;
; DHT11:U4|cont2[20]                                                                                                          ; 1       ;
; DHT11:U4|cont2[21]                                                                                                          ; 1       ;
; DHT11:U4|process_1~0                                                                                                        ; 1       ;
; DHT11:U4|cont2[22]                                                                                                          ; 1       ;
; DHT11:U4|cont2[23]                                                                                                          ; 1       ;
; DHT11:U4|cont2[24]                                                                                                          ; 1       ;
; DHT11:U4|cont2[25]                                                                                                          ; 1       ;
; dias_contador:u3|one_hz_clk~0                                                                                               ; 1       ;
; dias_contador:u3|LessThan0~1                                                                                                ; 1       ;
; dias_contador:u3|LessThan0~0                                                                                                ; 1       ;
; PROCESADOR_LCD_REVD:u1|salto~2                                                                                              ; 1       ;
; PROCESADOR_LCD_REVD:u1|salto~1                                                                                              ; 1       ;
; PROCESADOR_LCD_REVD:u1|avanzar~9                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|avanzar~8                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|avanzar~6                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|avanzar~5                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|avanzar~4                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|avanzar~3                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|avanzar~2                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|conta_delay[6]~43                                                                                    ; 1       ;
; PROCESADOR_LCD_REVD:u1|conta_delay[6]~41                                                                                    ; 1       ;
; PROCESADOR_LCD_REVD:u1|enable_fin~0                                                                                         ; 1       ;
; TimerMR:U6|pulso_last~0                                                                                                     ; 1       ;
; Contador_4Hr:U5|one_hz_clk                                                                                                  ; 1       ;
; Contador_4Hr:U5|Equal0~0                                                                                                    ; 1       ;
; PWM_C:u7|counter~6                                                                                                          ; 1       ;
; PWM_C:u7|counter~5                                                                                                          ; 1       ;
; Velocidad~7                                                                                                                 ; 1       ;
; PWM_C:u7|counter~4                                                                                                          ; 1       ;
; PWM_C:u7|counter~3                                                                                                          ; 1       ;
; Velocidad~6                                                                                                                 ; 1       ;
; PWM_C:u7|counter~2                                                                                                          ; 1       ;
; PWM_C:u7|counter~1                                                                                                          ; 1       ;
; LessThan2~1                                                                                                                 ; 1       ;
; PWM_C:u7|counter~0                                                                                                          ; 1       ;
; PWM_C:u7|Equal0~1                                                                                                           ; 1       ;
; PWM_C:u7|Equal0~0                                                                                                           ; 1       ;
; PROCESADOR_LCD_REVD:u1|data_s~32                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|data_s~31                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|data_s~30                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|data_s~29                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|data_s~28                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|data_s~27                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|vec_ram[6]~7                                                                                         ; 1       ;
; PROCESADOR_LCD_REVD:u1|data_s~26                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|data_s~25                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|data_s~24                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|vec_ram~6                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|vec_c_char~20                                                                                        ; 1       ;
; PROCESADOR_LCD_REVD:u1|data_s~23                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|data_s~22                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|vec_ram~5                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|vec_c_char~18                                                                                        ; 1       ;
; PROCESADOR_LCD_REVD:u1|vec_c_char~17                                                                                        ; 1       ;
; PROCESADOR_LCD_REVD:u1|Equal47~3                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|vec_c_char~16                                                                                        ; 1       ;
; PROCESADOR_LCD_REVD:u1|data_s~20                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|data_s~19                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|vec_c_char~15                                                                                        ; 1       ;
; PROCESADOR_LCD_REVD:u1|data_s[2]~17                                                                                         ; 1       ;
; PROCESADOR_LCD_REVD:u1|data_s[2]~16                                                                                         ; 1       ;
; PROCESADOR_LCD_REVD:u1|data_s[2]~15                                                                                         ; 1       ;
; PROCESADOR_LCD_REVD:u1|data_s[2]~14                                                                                         ; 1       ;
; PROCESADOR_LCD_REVD:u1|data_s[2]~13                                                                                         ; 1       ;
; PROCESADOR_LCD_REVD:u1|vec_ram~4                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|vec_c_char~13                                                                                        ; 1       ;
; PROCESADOR_LCD_REVD:u1|vec_l_ram~6                                                                                          ; 1       ;
; PROCESADOR_LCD_REVD:u1|data_s[1]~12                                                                                         ; 1       ;
; PROCESADOR_LCD_REVD:u1|data_s[0]~11                                                                                         ; 1       ;
; PROCESADOR_LCD_REVD:u1|data_s[1]~10                                                                                         ; 1       ;
; PROCESADOR_LCD_REVD:u1|vec_c_char~12                                                                                        ; 1       ;
; PROCESADOR_LCD_REVD:u1|vec_c_char~11                                                                                        ; 1       ;
; PROCESADOR_LCD_REVD:u1|vec_c_char~9                                                                                         ; 1       ;
; PROCESADOR_LCD_REVD:u1|Equal52~0                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|vec_c_char[15]~5                                                                                     ; 1       ;
; PROCESADOR_LCD_REVD:u1|vec_c_char~4                                                                                         ; 1       ;
; PROCESADOR_LCD_REVD:u1|vec_l_ram~4                                                                                          ; 1       ;
; PROCESADOR_LCD_REVD:u1|vec_l_ram[0]~2                                                                                       ; 1       ;
; PROCESADOR_LCD_REVD:u1|vec_l_ram~1                                                                                          ; 1       ;
; PROCESADOR_LCD_REVD:u1|vec_l_ram~0                                                                                          ; 1       ;
; PROCESADOR_LCD_REVD:u1|data_s[0]~7                                                                                          ; 1       ;
; PROCESADOR_LCD_REVD:u1|data_s[0]~6                                                                                          ; 1       ;
; PROCESADOR_LCD_REVD:u1|data_s[0]~4                                                                                          ; 1       ;
; PROCESADOR_LCD_REVD:u1|LessThan2~2                                                                                          ; 1       ;
; PROCESADOR_LCD_REVD:u1|LessThan2~1                                                                                          ; 1       ;
; PROCESADOR_LCD_REVD:u1|process_0~20                                                                                         ; 1       ;
; PROCESADOR_LCD_REVD:u1|process_0~19                                                                                         ; 1       ;
; PROCESADOR_LCD_REVD:u1|process_0~17                                                                                         ; 1       ;
; PROCESADOR_LCD_REVD:u1|process_0~16                                                                                         ; 1       ;
; dias_contador:u3|day_count[0]~13                                                                                            ; 1       ;
; DHT11:U4|RH[7]~3                                                                                                            ; 1       ;
; DHT11:U4|RH[7]~2                                                                                                            ; 1       ;
; DHT11:U4|RH[7]~1                                                                                                            ; 1       ;
; DHT11:U4|RH[7]~0                                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|dir_salto_mem[5]                                                                                     ; 1       ;
; dias_contador:u3|hour_count[4]~7                                                                                            ; 1       ;
; dias_contador:u3|one_hz_clk                                                                                                 ; 1       ;
; PROCESADOR_LCD_REVD:u1|dir_salto_mem[4]                                                                                     ; 1       ;
; PROCESADOR_LCD_REVD:u1|dir_salto_mem[3]                                                                                     ; 1       ;
; PROCESADOR_LCD_REVD:u1|dir_salto_mem[2]                                                                                     ; 1       ;
; PROCESADOR_LCD_REVD:u1|dir_salto_mem[1]                                                                                     ; 1       ;
; PROCESADOR_LCD_REVD:u1|dir_salto_mem[0]                                                                                     ; 1       ;
; PROCESADOR_LCD_REVD:u1|ok_enable~9                                                                                          ; 1       ;
; PROCESADOR_LCD_REVD:u1|ok_enable~8                                                                                          ; 1       ;
; PROCESADOR_LCD_REVD:u1|ok_enable~7                                                                                          ; 1       ;
; PROCESADOR_LCD_REVD:u1|ok_enable~6                                                                                          ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~84                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~83                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~82                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~80                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~79                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~78                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~77                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~76                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~75                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~74                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~73                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~72                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~71                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~70                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~69                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~68                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~67                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~66                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~65                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~64                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~63                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~62                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~61                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~60                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~59                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~58                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|Equal7~0                                                                                             ; 1       ;
; PROCESADOR_LCD_REVD:u1|Equal1~3                                                                                             ; 1       ;
; PROCESADOR_LCD_REVD:u1|Equal1~2                                                                                             ; 1       ;
; PROCESADOR_LCD_REVD:u1|Equal1~1                                                                                             ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~57                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~56                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~55                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|Equal16~0                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~52                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~51                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~50                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~49                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~48                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~47                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~46                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|Equal12~5                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|Equal12~4                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|Equal12~0                                                                                            ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~45                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~44                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|Equal0~3                                                                                             ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~43                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~42                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~41                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~39                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~38                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~37                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~36                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~35                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~34                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~33                                                                                               ; 1       ;
; PROCESADOR_LCD_REVD:u1|edo~32                                                                                               ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,735 / 32,401 ( 5 % ) ;
; C16 interconnects           ; 3 / 1,326 ( < 1 % )    ;
; C4 interconnects            ; 681 / 21,816 ( 3 % )   ;
; Direct links                ; 427 / 32,401 ( 1 % )   ;
; Global clocks               ; 4 / 10 ( 40 % )        ;
; Local interconnects         ; 940 / 10,320 ( 9 % )   ;
; R24 interconnects           ; 16 / 1,289 ( 1 % )     ;
; R4 interconnects            ; 798 / 28,186 ( 3 % )   ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.66) ; Number of LABs  (Total = 113) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 0                             ;
; 3                                           ; 1                             ;
; 4                                           ; 5                             ;
; 5                                           ; 0                             ;
; 6                                           ; 2                             ;
; 7                                           ; 3                             ;
; 8                                           ; 1                             ;
; 9                                           ; 3                             ;
; 10                                          ; 2                             ;
; 11                                          ; 3                             ;
; 12                                          ; 3                             ;
; 13                                          ; 2                             ;
; 14                                          ; 6                             ;
; 15                                          ; 13                            ;
; 16                                          ; 66                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.06) ; Number of LABs  (Total = 113) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 12                            ;
; 1 Clock                            ; 63                            ;
; 1 Clock enable                     ; 33                            ;
; 1 Sync. clear                      ; 7                             ;
; 1 Sync. load                       ; 3                             ;
; 2 Clock enables                    ; 1                             ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.25) ; Number of LABs  (Total = 113) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 5                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 3                             ;
; 8                                            ; 3                             ;
; 9                                            ; 1                             ;
; 10                                           ; 4                             ;
; 11                                           ; 2                             ;
; 12                                           ; 4                             ;
; 13                                           ; 3                             ;
; 14                                           ; 11                            ;
; 15                                           ; 8                             ;
; 16                                           ; 16                            ;
; 17                                           ; 10                            ;
; 18                                           ; 9                             ;
; 19                                           ; 5                             ;
; 20                                           ; 1                             ;
; 21                                           ; 0                             ;
; 22                                           ; 4                             ;
; 23                                           ; 1                             ;
; 24                                           ; 4                             ;
; 25                                           ; 2                             ;
; 26                                           ; 5                             ;
; 27                                           ; 2                             ;
; 28                                           ; 0                             ;
; 29                                           ; 1                             ;
; 30                                           ; 0                             ;
; 31                                           ; 3                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.73) ; Number of LABs  (Total = 113) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 7                             ;
; 2                                               ; 4                             ;
; 3                                               ; 9                             ;
; 4                                               ; 12                            ;
; 5                                               ; 13                            ;
; 6                                               ; 10                            ;
; 7                                               ; 9                             ;
; 8                                               ; 7                             ;
; 9                                               ; 7                             ;
; 10                                              ; 5                             ;
; 11                                              ; 4                             ;
; 12                                              ; 4                             ;
; 13                                              ; 3                             ;
; 14                                              ; 6                             ;
; 15                                              ; 2                             ;
; 16                                              ; 9                             ;
; 17                                              ; 1                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.03) ; Number of LABs  (Total = 113) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 3                             ;
; 3                                            ; 5                             ;
; 4                                            ; 5                             ;
; 5                                            ; 5                             ;
; 6                                            ; 5                             ;
; 7                                            ; 4                             ;
; 8                                            ; 7                             ;
; 9                                            ; 3                             ;
; 10                                           ; 7                             ;
; 11                                           ; 5                             ;
; 12                                           ; 9                             ;
; 13                                           ; 2                             ;
; 14                                           ; 4                             ;
; 15                                           ; 3                             ;
; 16                                           ; 3                             ;
; 17                                           ; 3                             ;
; 18                                           ; 6                             ;
; 19                                           ; 5                             ;
; 20                                           ; 2                             ;
; 21                                           ; 3                             ;
; 22                                           ; 2                             ;
; 23                                           ; 3                             ;
; 24                                           ; 2                             ;
; 25                                           ; 2                             ;
; 26                                           ; 3                             ;
; 27                                           ; 3                             ;
; 28                                           ; 3                             ;
; 29                                           ; 1                             ;
; 30                                           ; 0                             ;
; 31                                           ; 0                             ;
; 32                                           ; 3                             ;
; 33                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 17           ; 0            ; 17           ; 0            ; 0            ; 18        ; 17           ; 0            ; 18        ; 18        ; 0            ; 16           ; 0            ; 0            ; 3            ; 0            ; 16           ; 3            ; 0            ; 0            ; 1            ; 16           ; 0            ; 0            ; 0            ; 0            ; 0            ; 18        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 1            ; 18           ; 1            ; 18           ; 18           ; 0         ; 1            ; 18           ; 0         ; 0         ; 18           ; 2            ; 18           ; 18           ; 15           ; 18           ; 2            ; 15           ; 18           ; 18           ; 17           ; 2            ; 18           ; 18           ; 18           ; 18           ; 18           ; 0         ; 18           ; 18           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; RS                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RW                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENA                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_LCD[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_LCD[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_LCD[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_LCD[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_LCD[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_LCD[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_LCD[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_LCD[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Salida_PWM         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mtr2               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HmOut              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HmOutTemp          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Start              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLK             ; CLK                  ; 4.3               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                     ;
+-------------------------------+-------------------------------+-------------------+
; Source Register               ; Destination Register          ; Delay Added in ns ;
+-------------------------------+-------------------------------+-------------------+
; dias_contador:u3|one_hz_clk   ; dias_contador:u3|one_hz_clk   ; 2.140             ;
; Contador_4Hr:U5|one_hz_clk    ; Contador_4Hr:U5|one_hz_clk    ; 2.131             ;
; dias_contador:u3|count[8]     ; dias_contador:u3|one_hz_clk   ; 1.070             ;
; dias_contador:u3|count[7]     ; dias_contador:u3|one_hz_clk   ; 1.070             ;
; dias_contador:u3|count[6]     ; dias_contador:u3|one_hz_clk   ; 1.070             ;
; dias_contador:u3|count[5]     ; dias_contador:u3|one_hz_clk   ; 1.070             ;
; dias_contador:u3|count[4]     ; dias_contador:u3|one_hz_clk   ; 1.070             ;
; dias_contador:u3|count[3]     ; dias_contador:u3|one_hz_clk   ; 1.070             ;
; dias_contador:u3|count[2]     ; dias_contador:u3|one_hz_clk   ; 1.070             ;
; dias_contador:u3|count[1]     ; dias_contador:u3|one_hz_clk   ; 1.070             ;
; dias_contador:u3|count[0]     ; dias_contador:u3|one_hz_clk   ; 1.070             ;
; dias_contador:u3|count[9]     ; dias_contador:u3|one_hz_clk   ; 1.070             ;
; Contador_4Hr:U5|count[13]     ; Contador_4Hr:U5|one_hz_clk    ; 1.066             ;
; Contador_4Hr:U5|count[12]     ; Contador_4Hr:U5|one_hz_clk    ; 1.066             ;
; Contador_4Hr:U5|count[11]     ; Contador_4Hr:U5|one_hz_clk    ; 1.066             ;
; Contador_4Hr:U5|count[10]     ; Contador_4Hr:U5|one_hz_clk    ; 1.066             ;
; Contador_4Hr:U5|count[9]      ; Contador_4Hr:U5|one_hz_clk    ; 1.066             ;
; Contador_4Hr:U5|count[8]      ; Contador_4Hr:U5|one_hz_clk    ; 1.066             ;
; Contador_4Hr:U5|count[7]      ; Contador_4Hr:U5|one_hz_clk    ; 1.066             ;
; Contador_4Hr:U5|count[6]      ; Contador_4Hr:U5|one_hz_clk    ; 1.066             ;
; Contador_4Hr:U5|count[5]      ; Contador_4Hr:U5|one_hz_clk    ; 1.066             ;
; Contador_4Hr:U5|count[4]      ; Contador_4Hr:U5|one_hz_clk    ; 1.066             ;
; Contador_4Hr:U5|count[3]      ; Contador_4Hr:U5|one_hz_clk    ; 1.066             ;
; Contador_4Hr:U5|count[2]      ; Contador_4Hr:U5|one_hz_clk    ; 1.066             ;
; Contador_4Hr:U5|count[1]      ; Contador_4Hr:U5|one_hz_clk    ; 1.066             ;
; Contador_4Hr:U5|count[0]      ; Contador_4Hr:U5|one_hz_clk    ; 1.066             ;
; Contador_4Hr:U5|count[14]     ; Contador_4Hr:U5|one_hz_clk    ; 1.066             ;
; PROCESADOR_LCD_REVD:u1|edo[6] ; PROCESADOR_LCD_REVD:u1|edo[2] ; 0.053             ;
+-------------------------------+-------------------------------+-------------------+
Note: This table only shows the top 28 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE6E22C8 for design "Incubadora"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 18 total pins
    Info (169086): Pin HmOut not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Incubadora.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK~input (placed in PIN 23 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node dias_contador:u3|one_hz_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dias_contador:u3|one_hz_clk~0
Info (176353): Automatically promoted node Contador_4Hr:U5|one_hz_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Contador_4Hr:U5|one_hz_clk~0
Info (176353): Automatically promoted node Start~input (placed in PIN 88 (CLK7, DIFFCLK_3n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node reset_Mtr~0
        Info (176357): Destination node DHT11:U4|cont2[25]~0
        Info (176357): Destination node TimerMR:U6|pulso_last~0
        Info (176357): Destination node DHT11:U4|DATA~1
        Info (176357): Destination node DHT11:U4|enable_cont~2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 2.5V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 11 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  8 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 5 total pin(s) used --  8 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 5 total pin(s) used --  7 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.88 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/erest/OneDrive/Escritorio/Carpetas/Incubadora/CodigoF/Incubadora/output_files/Incubadora.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4915 megabytes
    Info: Processing ended: Thu Sep 05 12:14:45 2024
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/erest/OneDrive/Escritorio/Carpetas/Incubadora/CodigoF/Incubadora/output_files/Incubadora.fit.smsg.


