Copyright 1986-2018 Xilinx, Inc. All Rights Reserved.
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
| Tool Version : Vivado v.2018.3 (lin64) Build 2405991 Thu Dec  6 23:36:41 MST 2018
| Date         : Thu Jan 13 17:41:02 2022
| Host         : koopa.ece.utexas.edu running 64-bit CentOS Linux release 7.9.2009 (Core)
| Command      : report_timing -sort_by group -max_paths 100 -path_type summary -file /misc/scratch/zwei1/reports_Jan12/raw_designs/vtr_designs/verilog/stereovision2_submodules/my_fir_f3/post_route_timing.rpt
| Design       : my_fir_f3
| Device       : 7z020-clg484
| Speed File   : -3  PRODUCTION 1.11 2014-09-11
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Timing Report

Startpoint                     Endpoint                       Slack(ns)     
----------------------------------------------------------------------------
dout1/CLK                      dout_reg/PCIN[0]               0.776         
dout1/CLK                      dout_reg/PCIN[10]              0.776         
dout1/CLK                      dout_reg/PCIN[11]              0.776         
dout1/CLK                      dout_reg/PCIN[12]              0.776         
dout1/CLK                      dout_reg/PCIN[13]              0.776         
dout1/CLK                      dout_reg/PCIN[14]              0.776         
dout1/CLK                      dout_reg/PCIN[15]              0.776         
dout1/CLK                      dout_reg/PCIN[16]              0.776         
dout1/CLK                      dout_reg/PCIN[17]              0.776         
dout1/CLK                      dout_reg/PCIN[18]              0.776         
dout1/CLK                      dout_reg/PCIN[19]              0.776         
dout1/CLK                      dout_reg/PCIN[1]               0.776         
dout1/CLK                      dout_reg/PCIN[20]              0.776         
dout1/CLK                      dout_reg/PCIN[21]              0.776         
dout1/CLK                      dout_reg/PCIN[22]              0.776         
dout1/CLK                      dout_reg/PCIN[23]              0.776         
dout1/CLK                      dout_reg/PCIN[24]              0.776         
dout1/CLK                      dout_reg/PCIN[25]              0.776         
dout1/CLK                      dout_reg/PCIN[26]              0.776         
dout1/CLK                      dout_reg/PCIN[27]              0.776         
dout1/CLK                      dout_reg/PCIN[28]              0.776         
dout1/CLK                      dout_reg/PCIN[29]              0.776         
dout1/CLK                      dout_reg/PCIN[2]               0.776         
dout1/CLK                      dout_reg/PCIN[30]              0.776         
dout1/CLK                      dout_reg/PCIN[31]              0.776         
dout1/CLK                      dout_reg/PCIN[32]              0.776         
dout1/CLK                      dout_reg/PCIN[33]              0.776         
dout1/CLK                      dout_reg/PCIN[34]              0.776         
dout1/CLK                      dout_reg/PCIN[35]              0.776         
dout1/CLK                      dout_reg/PCIN[36]              0.776         
dout1/CLK                      dout_reg/PCIN[37]              0.776         
dout1/CLK                      dout_reg/PCIN[38]              0.776         
dout1/CLK                      dout_reg/PCIN[39]              0.776         
dout1/CLK                      dout_reg/PCIN[3]               0.776         
dout1/CLK                      dout_reg/PCIN[40]              0.776         
dout1/CLK                      dout_reg/PCIN[41]              0.776         
dout1/CLK                      dout_reg/PCIN[42]              0.776         
dout1/CLK                      dout_reg/PCIN[43]              0.776         
dout1/CLK                      dout_reg/PCIN[44]              0.776         
dout1/CLK                      dout_reg/PCIN[45]              0.776         
dout1/CLK                      dout_reg/PCIN[46]              0.776         
dout1/CLK                      dout_reg/PCIN[47]              0.776         
dout1/CLK                      dout_reg/PCIN[4]               0.776         
dout1/CLK                      dout_reg/PCIN[5]               0.776         
dout1/CLK                      dout_reg/PCIN[6]               0.776         
dout1/CLK                      dout_reg/PCIN[7]               0.776         
dout1/CLK                      dout_reg/PCIN[8]               0.776         
dout1/CLK                      dout_reg/PCIN[9]               0.776         
n_delay_reg4_reg[12]/C         dout1/A[12]                    8.758         
n_delay_reg4_reg[9]/C          dout1/A[9]                     8.763         
n_delay_reg4_reg[11]/C         dout1/A[11]                    8.773         
n_delay_reg4_reg[15]/C         dout1/A[15]                    8.779         
n_delay_reg4_reg[8]/C          dout1/A[8]                     8.791         
n_delay_reg4_reg[13]/C         dout1/A[13]                    8.811         
n_delay_reg4_reg[0]/C          dout1/A[0]                     8.817         
n_delay_reg3_reg[3]/C          dout0__0/A[3]                  8.825         
n_delay_reg2_reg[9]/C          dout0__1/A[9]                  8.859         
n_delay_reg4_reg[3]/C          dout1/A[3]                     8.861         
n_delay_reg3_reg[0]/C          dout0__0/A[0]                  8.864         
n_delay_reg3_reg[6]/C          dout0__0/A[6]                  8.864         
n_delay_reg2_reg[8]/C          dout0__1/A[8]                  8.866         
n_delay_reg3_reg[15]/C         dout0__0/A[15]                 8.867         
n_delay_reg3_reg[9]/C          dout0__0/A[9]                  8.868         
n_delay_reg4_reg[14]/C         dout1/A[14]                    8.875         
n_delay_reg3_reg[7]/C          dout0__0/A[7]                  8.875         
n_delay_reg2_reg[15]/C         dout0__1/A[15]                 8.876         
n_delay_reg2_reg[3]/C          dout0__1/A[3]                  8.880         
n_delay_reg2_reg[4]/C          dout0__1/A[4]                  8.906         
n_delay_reg4_reg[1]/C          dout1/A[1]                     8.913         
n_delay_reg4_reg[2]/C          dout1/A[2]                     8.915         
n_delay_reg2_reg[11]/C         dout0__1/A[11]                 8.915         
n_delay_reg3_reg[13]/C         dout0__0/A[13]                 8.919         
n_delay_reg2_reg[13]/C         dout0__1/A[13]                 8.928         
n_delay_reg3_reg[10]/C         dout0__0/A[10]                 8.954         
n_delay_reg3_reg[14]/C         dout0__0/A[14]                 8.962         
n_delay_reg3_reg[5]/C          dout0__0/A[5]                  8.963         
n_delay_reg4_reg[7]/C          dout1/A[7]                     8.964         
n_delay_reg2_reg[7]/C          dout0__1/A[7]                  8.979         
n_delay_reg2_reg[0]/C          dout0__1/A[0]                  8.979         
n_delay_reg3_reg[8]/C          dout0__0/A[8]                  8.985         
n_delay_reg2_reg[12]/C         dout0__1/A[12]                 8.985         
n_delay_reg3_reg[5]/C          n_delay_reg4_reg[5]/D          9.005         
n_delay_reg3_reg[12]/C         dout0__0/A[12]                 9.006         
n_delay_reg2_reg[1]/C          dout0__1/A[1]                  9.009         
n_delay_reg2_reg[2]/C          dout0__1/A[2]                  9.010         
n_delay_reg4_reg[10]/C         dout1/A[10]                    9.019         
n_delay_reg3_reg[4]/C          n_delay_reg4_reg[4]/D          9.038         
n_delay_reg2_reg[5]/C          dout0__1/A[5]                  9.042         
n_delay_reg2_reg[14]/C         dout0__1/A[14]                 9.042         
n_delay_reg2_reg[6]/C          dout0__1/A[6]                  9.042         
n_delay_reg3_reg[10]/C         n_delay_reg4_reg[10]/D         9.054         
n_delay_reg3_reg[4]/C          dout0__0/A[4]                  9.058         
n_delay_reg3_reg[11]/C         dout0__0/A[11]                 9.058         
n_delay_reg3_reg[2]/C          dout0__0/A[2]                  9.060         
n_delay_reg3_reg[1]/C          dout0__0/A[1]                  9.060         
n_delay_reg3_reg[12]/C         n_delay_reg4_reg[12]/D         9.060         
n_delay_reg2_reg[10]/C         dout0__1/A[10]                 9.061         
n_delay_reg4_reg[5]/C          dout1/A[5]                     9.065         
n_delay_reg4_reg[6]/C          dout1/A[6]                     9.065         
n_delay_reg4_reg[4]/C          dout1/A[4]                     9.073         



