# Tiny Tapeout 项目信息
project:
  title:        ""      # 项目标题
  author:       ""      # 你的名字
  discord:      ""      # 你的 Discord 用户名，用于沟通并自动分配 Tapeout 角色（可选）
  description:  ""      # 项目功能的一句话描述
  language:     "Verilog" # 其他示例包括 SystemVerilog、Amaranth、VHDL 等
  clock_hz:     0       # 时钟频率（Hz），如果不适用则为 0

  # 你的设计占用多少块单元？单个单元约为 167x108 微米
  tiles: "1x1"          # Valid values: 1x1, 1x2, 2x2, 3x2, 4x2, 6x2 or 8x2

  # 你的顶层模块名称必须以 "tt_um_" 开头。通过包含你的 Github 用户名使其唯一：
  top_module:  "tt_um_example"

  # 在此列出项目的源文件。
  # 源文件必须在 ./src 目录中，并且必须分别列出每个源文件，每行一个。
  # 别忘了还要更新 test/Makefile 中的 `PROJECT_SOURCES`
  source_files:
    - "project.v"

# 你的项目的引脚配置。将未使用的引脚留空。不要删除或添加任何引脚
pinout:
  # Inputs 输入
  ui[0]: ""
  ui[1]: ""
  ui[2]: ""
  ui[3]: ""
  ui[4]: ""
  ui[5]: ""
  ui[6]: ""
  ui[7]: ""

  # Outputs 输出
  uo[0]: ""
  uo[1]: ""
  uo[2]: ""
  uo[3]: ""
  uo[4]: ""
  uo[5]: ""
  uo[6]: ""
  uo[7]: ""

  # Bidirectional pins 双向引脚
  uio[0]: ""
  uio[1]: ""
  uio[2]: ""
  uio[3]: ""
  uio[4]: ""
  uio[5]: ""
  uio[6]: ""
  uio[7]: ""

# 不要更改！
yaml_version: 6
