# compile vhdl design source files
vhdl xil_defaultlib  "../../../dosya_okuma_karakter.srcs/sources_1/new/dosya_okuma_karakter.vhd"
