TimeQuest Timing Analyzer report for pong
Sat Jan 30 17:08:18 2021
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_27[0]'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 26. Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_27[0]'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Slow 1200mV 0C Model Metastability Report
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 38. Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 39. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_27[0]'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Fast 1200mV 0C Model Metastability Report
 44. Multicorner Timing Analysis Summary
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Board Trace Model Assignments
 48. Input Transition Times
 49. Signal Integrity Metrics (Slow 1200mv 0c Model)
 50. Signal Integrity Metrics (Slow 1200mv 85c Model)
 51. Signal Integrity Metrics (Fast 1200mv 0c Model)
 52. Setup Transfers
 53. Hold Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths
 57. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; pong                                                ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE22F17I7                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+---------------------------------------------------+-----------------------------------------------------+
; Clock Name                                      ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master      ; Source                                            ; Targets                                             ;
+-------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+---------------------------------------------------+-----------------------------------------------------+
; CLOCK_27[0]                                     ; Base      ; 37.037 ; 27.0 MHz  ; 0.000 ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                   ; { CLOCK_27[0] }                                     ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 39.747 ; 25.16 MHz ; 0.000 ; 19.873 ; 50.00      ; 44        ; 41          ;       ;        ;           ;            ; false    ; CLOCK_27[0] ; pll|altpll_component|auto_generated|pll1|inclk[0] ; { pll|altpll_component|auto_generated|pll1|clk[0] } ;
+-------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+---------------------------------------------------+-----------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                   ;
+-----------+-----------------+-------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                      ; Note ;
+-----------+-----------------+-------------------------------------------------+------+
; 274.5 MHz ; 274.5 MHz       ; pll|altpll_component|auto_generated|pll1|clk[0] ;      ;
+-----------+-----------------+-------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                      ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 36.104 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                      ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.654 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                        ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; CLOCK_27[0]                                     ; 18.326 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 19.594 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                ;
+--------+-----------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 36.104 ; h_cnt[6]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.576      ;
; 36.104 ; h_cnt[6]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.576      ;
; 36.104 ; h_cnt[6]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.576      ;
; 36.104 ; h_cnt[6]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.576      ;
; 36.104 ; h_cnt[6]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.576      ;
; 36.104 ; h_cnt[6]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.576      ;
; 36.104 ; h_cnt[6]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.576      ;
; 36.104 ; h_cnt[6]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.576      ;
; 36.104 ; h_cnt[6]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.576      ;
; 36.104 ; h_cnt[6]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.576      ;
; 36.105 ; h_cnt[5]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.575      ;
; 36.105 ; h_cnt[5]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.575      ;
; 36.105 ; h_cnt[5]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.575      ;
; 36.105 ; h_cnt[5]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.575      ;
; 36.105 ; h_cnt[5]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.575      ;
; 36.105 ; h_cnt[5]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.575      ;
; 36.105 ; h_cnt[5]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.575      ;
; 36.105 ; h_cnt[5]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.575      ;
; 36.105 ; h_cnt[5]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.575      ;
; 36.105 ; h_cnt[5]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.575      ;
; 36.126 ; h_cnt[0]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.554      ;
; 36.126 ; h_cnt[0]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.554      ;
; 36.126 ; h_cnt[0]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.554      ;
; 36.126 ; h_cnt[0]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.554      ;
; 36.126 ; h_cnt[0]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.554      ;
; 36.126 ; h_cnt[0]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.554      ;
; 36.126 ; h_cnt[0]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.554      ;
; 36.126 ; h_cnt[0]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.554      ;
; 36.126 ; h_cnt[0]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.554      ;
; 36.126 ; h_cnt[0]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.554      ;
; 36.309 ; h_cnt[6]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.066     ; 3.370      ;
; 36.310 ; h_cnt[5]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.066     ; 3.369      ;
; 36.331 ; h_cnt[0]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.066     ; 3.348      ;
; 36.413 ; h_cnt[7]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.267      ;
; 36.413 ; h_cnt[7]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.267      ;
; 36.413 ; h_cnt[7]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.267      ;
; 36.413 ; h_cnt[7]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.267      ;
; 36.413 ; h_cnt[7]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.267      ;
; 36.413 ; h_cnt[7]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.267      ;
; 36.413 ; h_cnt[7]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.267      ;
; 36.413 ; h_cnt[7]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.267      ;
; 36.413 ; h_cnt[7]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.267      ;
; 36.413 ; h_cnt[7]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 3.267      ;
; 36.617 ; v_cnt[6]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.072     ; 3.056      ;
; 36.618 ; h_cnt[7]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.066     ; 3.061      ;
; 36.708 ; v_cnt[6]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.071     ; 2.966      ;
; 36.708 ; v_cnt[6]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.071     ; 2.966      ;
; 36.708 ; v_cnt[6]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.071     ; 2.966      ;
; 36.708 ; v_cnt[6]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.071     ; 2.966      ;
; 36.734 ; h_cnt[4]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.946      ;
; 36.734 ; h_cnt[4]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.946      ;
; 36.734 ; h_cnt[4]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.946      ;
; 36.734 ; h_cnt[4]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.946      ;
; 36.734 ; h_cnt[4]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.946      ;
; 36.734 ; h_cnt[4]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.946      ;
; 36.734 ; h_cnt[4]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.946      ;
; 36.734 ; h_cnt[4]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.946      ;
; 36.734 ; h_cnt[4]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.946      ;
; 36.734 ; h_cnt[4]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.946      ;
; 36.744 ; h_cnt[3]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.936      ;
; 36.744 ; h_cnt[3]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.936      ;
; 36.744 ; h_cnt[3]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.936      ;
; 36.744 ; h_cnt[3]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.936      ;
; 36.744 ; h_cnt[3]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.936      ;
; 36.744 ; h_cnt[3]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.936      ;
; 36.744 ; h_cnt[3]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.936      ;
; 36.744 ; h_cnt[3]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.936      ;
; 36.744 ; h_cnt[3]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.936      ;
; 36.744 ; h_cnt[3]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.936      ;
; 36.753 ; h_cnt[9]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.927      ;
; 36.753 ; h_cnt[9]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.927      ;
; 36.753 ; h_cnt[9]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.927      ;
; 36.753 ; h_cnt[9]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.927      ;
; 36.753 ; h_cnt[9]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.927      ;
; 36.753 ; h_cnt[9]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.927      ;
; 36.753 ; h_cnt[9]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.927      ;
; 36.753 ; h_cnt[9]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.927      ;
; 36.753 ; h_cnt[9]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.927      ;
; 36.753 ; h_cnt[9]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.927      ;
; 36.767 ; v_cnt[7]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.072     ; 2.906      ;
; 36.858 ; v_cnt[7]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.071     ; 2.816      ;
; 36.858 ; v_cnt[7]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.071     ; 2.816      ;
; 36.858 ; v_cnt[7]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.071     ; 2.816      ;
; 36.858 ; v_cnt[7]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.071     ; 2.816      ;
; 36.939 ; h_cnt[4]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.066     ; 2.740      ;
; 36.949 ; v_cnt[5]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.072     ; 2.724      ;
; 36.949 ; h_cnt[3]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.066     ; 2.730      ;
; 36.954 ; h_cnt[3]  ; h_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.071     ; 2.720      ;
; 36.958 ; h_cnt[9]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.066     ; 2.721      ;
; 36.999 ; h_cnt[6]  ; h_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.071     ; 2.675      ;
; 37.001 ; h_cnt[0]  ; h_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.071     ; 2.673      ;
; 37.006 ; v_cnt[0]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.071     ; 2.668      ;
; 37.028 ; h_cnt[1]  ; h_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.071     ; 2.646      ;
; 37.030 ; v_cnt[1]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.071     ; 2.644      ;
; 37.039 ; h_cnt[3]  ; h_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.071     ; 2.635      ;
; 37.040 ; v_cnt[5]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.071     ; 2.634      ;
; 37.040 ; v_cnt[5]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.071     ; 2.634      ;
; 37.040 ; v_cnt[5]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.071     ; 2.634      ;
; 37.040 ; v_cnt[5]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.071     ; 2.634      ;
; 37.050 ; h_cnt[8]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.065     ; 2.630      ;
+--------+-----------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                ;
+-------+-----------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.654 ; v_cnt[5]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.911      ;
; 0.654 ; v_cnt[7]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.911      ;
; 0.657 ; h_cnt[1]  ; h_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.914      ;
; 0.664 ; h_cnt[2]  ; h_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.921      ;
; 0.665 ; v_cnt[1]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.922      ;
; 0.667 ; v_cnt[4]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.924      ;
; 0.668 ; h_cnt[7]  ; h_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.925      ;
; 0.671 ; v_cnt[8]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.928      ;
; 0.672 ; v_cnt[9]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.928      ;
; 0.683 ; h_cnt[4]  ; h_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.940      ;
; 0.692 ; h_cnt[0]  ; h_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.949      ;
; 0.705 ; h_cnt[7]  ; VGA_HS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 0.967      ;
; 0.818 ; v_cnt[6]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.075      ;
; 0.873 ; h_cnt[3]  ; h_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.130      ;
; 0.941 ; h_cnt[9]  ; h_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.198      ;
; 0.943 ; v_cnt[3]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.199      ;
; 0.950 ; v_cnt[2]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.206      ;
; 0.951 ; v_cnt[9]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.208      ;
; 0.952 ; h_cnt[4]  ; h_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.209      ;
; 0.959 ; h_cnt[4]  ; h_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.216      ;
; 0.971 ; v_cnt[7]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.228      ;
; 0.971 ; v_cnt[5]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.228      ;
; 0.975 ; h_cnt[1]  ; h_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.232      ;
; 0.985 ; h_cnt[5]  ; h_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.242      ;
; 0.985 ; v_cnt[3]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.242      ;
; 0.991 ; h_cnt[2]  ; h_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.248      ;
; 0.994 ; v_cnt[4]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.251      ;
; 0.996 ; h_cnt[0]  ; h_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.253      ;
; 0.996 ; h_cnt[2]  ; h_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.253      ;
; 0.996 ; v_cnt[0]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.253      ;
; 0.999 ; v_cnt[4]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.256      ;
; 1.001 ; h_cnt[0]  ; h_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.258      ;
; 1.002 ; v_cnt[2]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.259      ;
; 1.015 ; h_cnt[4]  ; h_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.272      ;
; 1.027 ; h_cnt[8]  ; h_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.284      ;
; 1.053 ; h_cnt[6]  ; h_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.310      ;
; 1.054 ; h_cnt[2]  ; h_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.311      ;
; 1.061 ; h_cnt[2]  ; h_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.318      ;
; 1.092 ; v_cnt[5]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.349      ;
; 1.096 ; h_cnt[1]  ; h_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.353      ;
; 1.097 ; v_cnt[5]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.354      ;
; 1.101 ; h_cnt[4]  ; h_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.358      ;
; 1.101 ; h_cnt[1]  ; h_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.358      ;
; 1.106 ; h_cnt[5]  ; h_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.363      ;
; 1.106 ; v_cnt[3]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.363      ;
; 1.109 ; v_cnt[1]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.366      ;
; 1.111 ; v_cnt[3]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.368      ;
; 1.120 ; v_cnt[4]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.377      ;
; 1.122 ; h_cnt[2]  ; h_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.379      ;
; 1.122 ; h_cnt[0]  ; h_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.379      ;
; 1.123 ; v_cnt[2]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.380      ;
; 1.125 ; v_cnt[4]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.382      ;
; 1.127 ; h_cnt[0]  ; h_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.384      ;
; 1.127 ; v_cnt[0]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.384      ;
; 1.128 ; v_cnt[2]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.385      ;
; 1.136 ; h_cnt[4]  ; h_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.393      ;
; 1.139 ; h_cnt[8]  ; VGA_HS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.401      ;
; 1.140 ; h_cnt[1]  ; h_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.397      ;
; 1.145 ; v_cnt[6]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.402      ;
; 1.147 ; h_cnt[1]  ; h_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.404      ;
; 1.150 ; v_cnt[6]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.407      ;
; 1.183 ; v_cnt[0]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.440      ;
; 1.190 ; h_cnt[3]  ; h_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.447      ;
; 1.195 ; v_cnt[9]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.452      ;
; 1.196 ; v_cnt[9]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.453      ;
; 1.201 ; v_cnt[9]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.458      ;
; 1.203 ; h_cnt[2]  ; h_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.460      ;
; 1.223 ; h_cnt[5]  ; h_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.480      ;
; 1.227 ; h_cnt[1]  ; h_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.484      ;
; 1.230 ; v_cnt[1]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.487      ;
; 1.232 ; v_cnt[3]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.489      ;
; 1.235 ; v_cnt[1]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.492      ;
; 1.237 ; v_cnt[3]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.494      ;
; 1.240 ; v_cnt[3]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.497      ;
; 1.243 ; h_cnt[2]  ; h_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.500      ;
; 1.248 ; v_cnt[0]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.505      ;
; 1.249 ; v_cnt[2]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.506      ;
; 1.253 ; h_cnt[0]  ; h_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.510      ;
; 1.253 ; v_cnt[0]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.510      ;
; 1.254 ; h_cnt[8]  ; h_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.511      ;
; 1.254 ; v_cnt[2]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.511      ;
; 1.263 ; h_cnt[7]  ; h_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.520      ;
; 1.289 ; h_cnt[1]  ; h_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.546      ;
; 1.294 ; h_cnt[9]  ; VGA_HS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.556      ;
; 1.304 ; v_cnt[0]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.561      ;
; 1.305 ; v_cnt[0]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.562      ;
; 1.310 ; v_cnt[0]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.567      ;
; 1.316 ; h_cnt[3]  ; h_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.573      ;
; 1.332 ; h_cnt[7]  ; h_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.589      ;
; 1.348 ; h_cnt[1]  ; h_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.605      ;
; 1.355 ; h_cnt[3]  ; h_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.612      ;
; 1.356 ; v_cnt[1]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.613      ;
; 1.361 ; v_cnt[1]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.618      ;
; 1.362 ; h_cnt[3]  ; h_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.619      ;
; 1.374 ; h_cnt[0]  ; h_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.631      ;
; 1.374 ; v_cnt[0]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.631      ;
; 1.379 ; v_cnt[0]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.636      ;
; 1.380 ; h_cnt[6]  ; h_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.637      ;
; 1.399 ; v_cnt[2]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.656      ;
; 1.407 ; v_cnt[3]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.664      ;
+-------+-----------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_27[0]'                                                                                         ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------------------------------------+
; 18.326 ; 18.326       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 18.326 ; 18.326       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 18.337 ; 18.337       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 18.369 ; 18.369       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 18.667 ; 18.667       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.700 ; 18.700       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 18.710 ; 18.710       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 18.710 ; 18.710       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 33.037 ; 37.037       ; 4.000          ; Port Rate        ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]                                               ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; 19.594 ; 19.814       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_HS~reg0                                                           ;
; 19.594 ; 19.814       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_VS~reg0                                                           ;
; 19.594 ; 19.814       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[0]                                                              ;
; 19.594 ; 19.814       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[1]                                                              ;
; 19.594 ; 19.814       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[2]                                                              ;
; 19.594 ; 19.814       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[3]                                                              ;
; 19.594 ; 19.814       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[4]                                                              ;
; 19.594 ; 19.814       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[5]                                                              ;
; 19.594 ; 19.814       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[6]                                                              ;
; 19.594 ; 19.814       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[7]                                                              ;
; 19.594 ; 19.814       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[8]                                                              ;
; 19.594 ; 19.814       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[9]                                                              ;
; 19.594 ; 19.814       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[0]                                                              ;
; 19.594 ; 19.814       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[1]                                                              ;
; 19.594 ; 19.814       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[2]                                                              ;
; 19.594 ; 19.814       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[3]                                                              ;
; 19.594 ; 19.814       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[4]                                                              ;
; 19.594 ; 19.814       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[5]                                                              ;
; 19.594 ; 19.814       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[6]                                                              ;
; 19.594 ; 19.814       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[7]                                                              ;
; 19.594 ; 19.814       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[8]                                                              ;
; 19.594 ; 19.814       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[9]                                                              ;
; 19.745 ; 19.933       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_HS~reg0                                                           ;
; 19.745 ; 19.933       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_VS~reg0                                                           ;
; 19.745 ; 19.933       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[0]                                                              ;
; 19.745 ; 19.933       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[1]                                                              ;
; 19.745 ; 19.933       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[2]                                                              ;
; 19.745 ; 19.933       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[3]                                                              ;
; 19.745 ; 19.933       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[4]                                                              ;
; 19.745 ; 19.933       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[5]                                                              ;
; 19.745 ; 19.933       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[6]                                                              ;
; 19.745 ; 19.933       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[7]                                                              ;
; 19.745 ; 19.933       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[8]                                                              ;
; 19.745 ; 19.933       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[9]                                                              ;
; 19.745 ; 19.933       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[0]                                                              ;
; 19.745 ; 19.933       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[1]                                                              ;
; 19.745 ; 19.933       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[2]                                                              ;
; 19.745 ; 19.933       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[3]                                                              ;
; 19.745 ; 19.933       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[4]                                                              ;
; 19.745 ; 19.933       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[5]                                                              ;
; 19.745 ; 19.933       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[6]                                                              ;
; 19.745 ; 19.933       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[7]                                                              ;
; 19.745 ; 19.933       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[8]                                                              ;
; 19.745 ; 19.933       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[9]                                                              ;
; 19.845 ; 19.845       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.845 ; 19.845       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19.849 ; 19.849       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_HS~reg0|clk                                                       ;
; 19.849 ; 19.849       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_VS~reg0|clk                                                       ;
; 19.849 ; 19.849       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[0]|clk                                                          ;
; 19.849 ; 19.849       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[1]|clk                                                          ;
; 19.849 ; 19.849       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[2]|clk                                                          ;
; 19.849 ; 19.849       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[3]|clk                                                          ;
; 19.849 ; 19.849       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[4]|clk                                                          ;
; 19.849 ; 19.849       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[5]|clk                                                          ;
; 19.849 ; 19.849       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[6]|clk                                                          ;
; 19.849 ; 19.849       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[7]|clk                                                          ;
; 19.849 ; 19.849       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[8]|clk                                                          ;
; 19.849 ; 19.849       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[9]|clk                                                          ;
; 19.849 ; 19.849       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[0]|clk                                                          ;
; 19.849 ; 19.849       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[1]|clk                                                          ;
; 19.849 ; 19.849       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[2]|clk                                                          ;
; 19.849 ; 19.849       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[3]|clk                                                          ;
; 19.849 ; 19.849       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[4]|clk                                                          ;
; 19.849 ; 19.849       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[5]|clk                                                          ;
; 19.849 ; 19.849       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[6]|clk                                                          ;
; 19.849 ; 19.849       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[7]|clk                                                          ;
; 19.849 ; 19.849       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[8]|clk                                                          ;
; 19.849 ; 19.849       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[9]|clk                                                          ;
; 19.897 ; 19.897       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_HS~reg0|clk                                                       ;
; 19.897 ; 19.897       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_VS~reg0|clk                                                       ;
; 19.897 ; 19.897       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[0]|clk                                                          ;
; 19.897 ; 19.897       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[1]|clk                                                          ;
; 19.897 ; 19.897       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[2]|clk                                                          ;
; 19.897 ; 19.897       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[3]|clk                                                          ;
; 19.897 ; 19.897       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[4]|clk                                                          ;
; 19.897 ; 19.897       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[5]|clk                                                          ;
; 19.897 ; 19.897       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[6]|clk                                                          ;
; 19.897 ; 19.897       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[7]|clk                                                          ;
; 19.897 ; 19.897       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[8]|clk                                                          ;
; 19.897 ; 19.897       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[9]|clk                                                          ;
; 19.897 ; 19.897       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[0]|clk                                                          ;
; 19.897 ; 19.897       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[1]|clk                                                          ;
; 19.897 ; 19.897       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[2]|clk                                                          ;
; 19.897 ; 19.897       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[3]|clk                                                          ;
; 19.897 ; 19.897       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[4]|clk                                                          ;
; 19.897 ; 19.897       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[5]|clk                                                          ;
; 19.897 ; 19.897       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[6]|clk                                                          ;
; 19.897 ; 19.897       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[7]|clk                                                          ;
; 19.897 ; 19.897       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[8]|clk                                                          ;
; 19.897 ; 19.897       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[9]|clk                                                          ;
; 19.901 ; 19.901       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.901 ; 19.901       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 37.462 ; 39.747       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_HS~reg0                                                           ;
; 37.462 ; 39.747       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_VS~reg0                                                           ;
; 37.462 ; 39.747       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[0]                                                              ;
; 37.462 ; 39.747       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[1]                                                              ;
; 37.462 ; 39.747       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[2]                                                              ;
; 37.462 ; 39.747       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[3]                                                              ;
; 37.462 ; 39.747       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[4]                                                              ;
; 37.462 ; 39.747       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[5]                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+-------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+-------------+-------+-------+------------+-------------------------------------------------+
; VGA_B[*]  ; CLOCK_27[0] ; 7.941 ; 7.963 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0] ; CLOCK_27[0] ; 7.472 ; 7.483 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1] ; CLOCK_27[0] ; 7.472 ; 7.483 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2] ; CLOCK_27[0] ; 7.455 ; 7.465 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3] ; CLOCK_27[0] ; 7.455 ; 7.465 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4] ; CLOCK_27[0] ; 7.320 ; 7.374 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5] ; CLOCK_27[0] ; 7.941 ; 7.963 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]  ; CLOCK_27[0] ; 7.574 ; 7.597 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0] ; CLOCK_27[0] ; 7.472 ; 7.483 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1] ; CLOCK_27[0] ; 7.472 ; 7.483 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2] ; CLOCK_27[0] ; 7.574 ; 7.597 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3] ; CLOCK_27[0] ; 7.221 ; 7.213 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4] ; CLOCK_27[0] ; 7.026 ; 6.944 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5] ; CLOCK_27[0] ; 6.903 ; 6.911 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS    ; CLOCK_27[0] ; 5.149 ; 5.130 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]  ; CLOCK_27[0] ; 9.586 ; 9.283 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0] ; CLOCK_27[0] ; 7.471 ; 7.480 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1] ; CLOCK_27[0] ; 9.586 ; 9.283 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2] ; CLOCK_27[0] ; 6.903 ; 6.911 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3] ; CLOCK_27[0] ; 7.227 ; 7.216 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4] ; CLOCK_27[0] ; 7.026 ; 6.944 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5] ; CLOCK_27[0] ; 7.964 ; 8.041 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS    ; CLOCK_27[0] ; 5.012 ; 4.908 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+-------------+-------+-------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+-------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+-------------+-------+-------+------------+-------------------------------------------------+
; VGA_B[*]  ; CLOCK_27[0] ; 5.502 ; 5.543 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0] ; CLOCK_27[0] ; 5.648 ; 5.646 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1] ; CLOCK_27[0] ; 5.648 ; 5.646 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2] ; CLOCK_27[0] ; 5.631 ; 5.630 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3] ; CLOCK_27[0] ; 5.631 ; 5.630 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4] ; CLOCK_27[0] ; 5.502 ; 5.543 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5] ; CLOCK_27[0] ; 6.099 ; 6.107 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]  ; CLOCK_27[0] ; 5.102 ; 5.098 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0] ; CLOCK_27[0] ; 5.648 ; 5.646 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1] ; CLOCK_27[0] ; 5.648 ; 5.646 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2] ; CLOCK_27[0] ; 5.746 ; 5.756 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3] ; CLOCK_27[0] ; 5.407 ; 5.387 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4] ; CLOCK_27[0] ; 5.220 ; 5.130 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5] ; CLOCK_27[0] ; 5.102 ; 5.098 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS    ; CLOCK_27[0] ; 4.536 ; 4.514 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]  ; CLOCK_27[0] ; 5.102 ; 5.098 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0] ; CLOCK_27[0] ; 5.647 ; 5.644 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1] ; CLOCK_27[0] ; 7.762 ; 7.446 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2] ; CLOCK_27[0] ; 5.102 ; 5.098 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3] ; CLOCK_27[0] ; 5.413 ; 5.390 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4] ; CLOCK_27[0] ; 5.220 ; 5.130 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5] ; CLOCK_27[0] ; 6.120 ; 6.183 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS    ; CLOCK_27[0] ; 4.404 ; 4.300 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+-------------+-------+-------+------------+-------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                     ;
+------------+-----------------+-------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                      ; Note ;
+------------+-----------------+-------------------------------------------------+------+
; 297.97 MHz ; 297.97 MHz      ; pll|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+-------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                       ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 36.391 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                       ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.598 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                         ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; CLOCK_27[0]                                     ; 18.311 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 19.588 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                 ;
+--------+-----------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 36.391 ; h_cnt[6]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.298      ;
; 36.391 ; h_cnt[6]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.298      ;
; 36.391 ; h_cnt[6]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.298      ;
; 36.391 ; h_cnt[6]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.298      ;
; 36.391 ; h_cnt[6]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.298      ;
; 36.391 ; h_cnt[6]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.298      ;
; 36.391 ; h_cnt[6]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.298      ;
; 36.391 ; h_cnt[6]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.298      ;
; 36.391 ; h_cnt[6]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.298      ;
; 36.391 ; h_cnt[6]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.298      ;
; 36.399 ; h_cnt[5]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.290      ;
; 36.399 ; h_cnt[5]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.290      ;
; 36.399 ; h_cnt[5]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.290      ;
; 36.399 ; h_cnt[5]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.290      ;
; 36.399 ; h_cnt[5]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.290      ;
; 36.399 ; h_cnt[5]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.290      ;
; 36.399 ; h_cnt[5]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.290      ;
; 36.399 ; h_cnt[5]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.290      ;
; 36.399 ; h_cnt[5]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.290      ;
; 36.399 ; h_cnt[5]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.290      ;
; 36.417 ; h_cnt[0]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.272      ;
; 36.417 ; h_cnt[0]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.272      ;
; 36.417 ; h_cnt[0]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.272      ;
; 36.417 ; h_cnt[0]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.272      ;
; 36.417 ; h_cnt[0]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.272      ;
; 36.417 ; h_cnt[0]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.272      ;
; 36.417 ; h_cnt[0]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.272      ;
; 36.417 ; h_cnt[0]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.272      ;
; 36.417 ; h_cnt[0]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.272      ;
; 36.417 ; h_cnt[0]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.272      ;
; 36.592 ; h_cnt[6]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.058     ; 3.096      ;
; 36.600 ; h_cnt[5]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.058     ; 3.088      ;
; 36.618 ; h_cnt[0]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.058     ; 3.070      ;
; 36.670 ; h_cnt[7]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.019      ;
; 36.670 ; h_cnt[7]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.019      ;
; 36.670 ; h_cnt[7]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.019      ;
; 36.670 ; h_cnt[7]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.019      ;
; 36.670 ; h_cnt[7]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.019      ;
; 36.670 ; h_cnt[7]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.019      ;
; 36.670 ; h_cnt[7]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.019      ;
; 36.670 ; h_cnt[7]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.019      ;
; 36.670 ; h_cnt[7]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.019      ;
; 36.670 ; h_cnt[7]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 3.019      ;
; 36.871 ; h_cnt[7]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.058     ; 2.817      ;
; 36.888 ; v_cnt[6]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.064     ; 2.794      ;
; 36.975 ; v_cnt[6]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.063     ; 2.708      ;
; 36.975 ; v_cnt[6]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.063     ; 2.708      ;
; 36.976 ; v_cnt[6]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.063     ; 2.707      ;
; 36.976 ; v_cnt[6]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.063     ; 2.707      ;
; 36.978 ; h_cnt[4]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.711      ;
; 36.978 ; h_cnt[4]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.711      ;
; 36.978 ; h_cnt[4]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.711      ;
; 36.978 ; h_cnt[4]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.711      ;
; 36.978 ; h_cnt[4]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.711      ;
; 36.978 ; h_cnt[4]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.711      ;
; 36.978 ; h_cnt[4]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.711      ;
; 36.978 ; h_cnt[4]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.711      ;
; 36.978 ; h_cnt[4]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.711      ;
; 36.978 ; h_cnt[4]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.711      ;
; 36.985 ; h_cnt[3]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.704      ;
; 36.985 ; h_cnt[3]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.704      ;
; 36.985 ; h_cnt[3]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.704      ;
; 36.985 ; h_cnt[3]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.704      ;
; 36.985 ; h_cnt[3]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.704      ;
; 36.985 ; h_cnt[3]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.704      ;
; 36.985 ; h_cnt[3]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.704      ;
; 36.985 ; h_cnt[3]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.704      ;
; 36.985 ; h_cnt[3]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.704      ;
; 36.985 ; h_cnt[3]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.704      ;
; 36.994 ; h_cnt[9]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.695      ;
; 36.994 ; h_cnt[9]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.695      ;
; 36.994 ; h_cnt[9]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.695      ;
; 36.994 ; h_cnt[9]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.695      ;
; 36.994 ; h_cnt[9]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.695      ;
; 36.994 ; h_cnt[9]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.695      ;
; 36.994 ; h_cnt[9]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.695      ;
; 36.994 ; h_cnt[9]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.695      ;
; 36.994 ; h_cnt[9]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.695      ;
; 36.994 ; h_cnt[9]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.695      ;
; 37.015 ; v_cnt[7]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.064     ; 2.667      ;
; 37.102 ; v_cnt[7]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.063     ; 2.581      ;
; 37.102 ; v_cnt[7]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.063     ; 2.581      ;
; 37.103 ; v_cnt[7]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.063     ; 2.580      ;
; 37.103 ; v_cnt[7]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.063     ; 2.580      ;
; 37.170 ; v_cnt[5]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.064     ; 2.512      ;
; 37.179 ; h_cnt[4]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.058     ; 2.509      ;
; 37.186 ; h_cnt[3]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.058     ; 2.502      ;
; 37.195 ; h_cnt[9]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.058     ; 2.493      ;
; 37.252 ; h_cnt[6]  ; h_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.063     ; 2.431      ;
; 37.257 ; v_cnt[5]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.063     ; 2.426      ;
; 37.257 ; v_cnt[5]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.063     ; 2.426      ;
; 37.258 ; v_cnt[5]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.063     ; 2.425      ;
; 37.258 ; v_cnt[5]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.063     ; 2.425      ;
; 37.258 ; h_cnt[8]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.431      ;
; 37.258 ; h_cnt[8]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.431      ;
; 37.258 ; h_cnt[8]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.431      ;
; 37.258 ; h_cnt[8]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.431      ;
; 37.258 ; h_cnt[8]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.431      ;
; 37.258 ; h_cnt[8]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.431      ;
; 37.258 ; h_cnt[8]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.057     ; 2.431      ;
+--------+-----------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                 ;
+-------+-----------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.598 ; v_cnt[7]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.832      ;
; 0.599 ; v_cnt[5]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.833      ;
; 0.601 ; h_cnt[1]  ; h_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.835      ;
; 0.606 ; h_cnt[2]  ; h_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.840      ;
; 0.608 ; v_cnt[1]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.842      ;
; 0.609 ; v_cnt[4]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.843      ;
; 0.612 ; h_cnt[7]  ; h_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.846      ;
; 0.614 ; v_cnt[8]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.848      ;
; 0.614 ; v_cnt[9]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.848      ;
; 0.624 ; h_cnt[4]  ; h_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.858      ;
; 0.634 ; h_cnt[0]  ; h_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.868      ;
; 0.657 ; h_cnt[7]  ; VGA_HS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.897      ;
; 0.759 ; v_cnt[6]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.993      ;
; 0.808 ; h_cnt[3]  ; h_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.042      ;
; 0.857 ; v_cnt[3]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.091      ;
; 0.867 ; h_cnt[9]  ; h_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.101      ;
; 0.872 ; h_cnt[4]  ; h_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.106      ;
; 0.872 ; v_cnt[2]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.106      ;
; 0.873 ; v_cnt[9]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.107      ;
; 0.879 ; h_cnt[4]  ; h_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.113      ;
; 0.885 ; v_cnt[7]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.119      ;
; 0.886 ; v_cnt[5]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.120      ;
; 0.887 ; h_cnt[1]  ; h_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.121      ;
; 0.894 ; h_cnt[2]  ; h_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.128      ;
; 0.897 ; v_cnt[4]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.131      ;
; 0.899 ; h_cnt[5]  ; h_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.133      ;
; 0.899 ; v_cnt[0]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.133      ;
; 0.900 ; v_cnt[3]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.134      ;
; 0.901 ; h_cnt[0]  ; h_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.135      ;
; 0.905 ; h_cnt[2]  ; h_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.139      ;
; 0.908 ; v_cnt[4]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.142      ;
; 0.912 ; h_cnt[0]  ; h_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.146      ;
; 0.912 ; v_cnt[2]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.146      ;
; 0.923 ; h_cnt[4]  ; h_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.157      ;
; 0.944 ; h_cnt[8]  ; h_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.178      ;
; 0.961 ; h_cnt[2]  ; h_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.195      ;
; 0.961 ; h_cnt[6]  ; h_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.195      ;
; 0.968 ; h_cnt[2]  ; h_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.202      ;
; 0.985 ; v_cnt[5]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.219      ;
; 0.986 ; h_cnt[1]  ; h_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.220      ;
; 0.996 ; v_cnt[5]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.230      ;
; 0.997 ; h_cnt[1]  ; h_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.231      ;
; 0.998 ; h_cnt[5]  ; h_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.232      ;
; 0.999 ; v_cnt[3]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.233      ;
; 1.004 ; v_cnt[1]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.238      ;
; 1.007 ; h_cnt[4]  ; h_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.241      ;
; 1.007 ; v_cnt[4]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.241      ;
; 1.010 ; v_cnt[3]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.244      ;
; 1.011 ; h_cnt[0]  ; h_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.245      ;
; 1.011 ; v_cnt[2]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.245      ;
; 1.015 ; h_cnt[2]  ; h_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.249      ;
; 1.018 ; v_cnt[4]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.252      ;
; 1.020 ; v_cnt[0]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.254      ;
; 1.022 ; h_cnt[0]  ; h_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.256      ;
; 1.022 ; h_cnt[4]  ; h_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.256      ;
; 1.022 ; v_cnt[2]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.256      ;
; 1.038 ; h_cnt[1]  ; h_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.272      ;
; 1.043 ; v_cnt[6]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.277      ;
; 1.045 ; h_cnt[1]  ; h_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.279      ;
; 1.046 ; h_cnt[8]  ; VGA_HS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.286      ;
; 1.058 ; v_cnt[6]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.292      ;
; 1.080 ; v_cnt[0]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.314      ;
; 1.090 ; v_cnt[9]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.324      ;
; 1.090 ; v_cnt[9]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.324      ;
; 1.095 ; v_cnt[9]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.329      ;
; 1.095 ; h_cnt[3]  ; h_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.329      ;
; 1.096 ; h_cnt[2]  ; h_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.330      ;
; 1.103 ; v_cnt[1]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.337      ;
; 1.107 ; h_cnt[1]  ; h_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.341      ;
; 1.109 ; v_cnt[3]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.343      ;
; 1.114 ; h_cnt[2]  ; h_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.348      ;
; 1.114 ; v_cnt[1]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.348      ;
; 1.119 ; v_cnt[0]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.353      ;
; 1.120 ; v_cnt[3]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.354      ;
; 1.121 ; h_cnt[5]  ; h_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.355      ;
; 1.121 ; v_cnt[2]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.355      ;
; 1.130 ; v_cnt[0]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.364      ;
; 1.132 ; h_cnt[0]  ; h_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.366      ;
; 1.132 ; v_cnt[2]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.366      ;
; 1.140 ; v_cnt[3]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.374      ;
; 1.153 ; h_cnt[7]  ; h_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.387      ;
; 1.163 ; h_cnt[8]  ; h_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.397      ;
; 1.173 ; h_cnt[1]  ; h_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.407      ;
; 1.187 ; h_cnt[9]  ; VGA_HS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.427      ;
; 1.189 ; v_cnt[0]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.423      ;
; 1.190 ; v_cnt[0]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.424      ;
; 1.195 ; v_cnt[0]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.429      ;
; 1.205 ; h_cnt[3]  ; h_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.439      ;
; 1.206 ; h_cnt[1]  ; h_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.440      ;
; 1.213 ; v_cnt[1]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.447      ;
; 1.221 ; h_cnt[7]  ; h_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.455      ;
; 1.224 ; v_cnt[1]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.458      ;
; 1.229 ; v_cnt[0]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.463      ;
; 1.231 ; h_cnt[0]  ; h_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.465      ;
; 1.232 ; h_cnt[6]  ; h_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.466      ;
; 1.240 ; v_cnt[0]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.474      ;
; 1.244 ; h_cnt[3]  ; h_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.478      ;
; 1.251 ; h_cnt[3]  ; h_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.485      ;
; 1.272 ; v_cnt[2]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.506      ;
; 1.284 ; v_cnt[4]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.518      ;
+-------+-----------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_27[0]'                                                                                          ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------------------------------------+
; 18.311 ; 18.311       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 18.311 ; 18.311       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 18.347 ; 18.347       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 18.375 ; 18.375       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 18.661 ; 18.661       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.690 ; 18.690       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 18.723 ; 18.723       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 18.723 ; 18.723       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 33.037 ; 37.037       ; 4.000          ; Port Rate        ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]                                               ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                      ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; 19.588 ; 19.806       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_HS~reg0                                                           ;
; 19.588 ; 19.806       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_VS~reg0                                                           ;
; 19.589 ; 19.807       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[0]                                                              ;
; 19.589 ; 19.807       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[1]                                                              ;
; 19.589 ; 19.807       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[2]                                                              ;
; 19.589 ; 19.807       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[3]                                                              ;
; 19.589 ; 19.807       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[4]                                                              ;
; 19.589 ; 19.807       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[5]                                                              ;
; 19.589 ; 19.807       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[6]                                                              ;
; 19.589 ; 19.807       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[7]                                                              ;
; 19.589 ; 19.807       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[8]                                                              ;
; 19.589 ; 19.807       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[9]                                                              ;
; 19.590 ; 19.808       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[0]                                                              ;
; 19.590 ; 19.808       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[1]                                                              ;
; 19.590 ; 19.808       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[2]                                                              ;
; 19.590 ; 19.808       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[3]                                                              ;
; 19.590 ; 19.808       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[4]                                                              ;
; 19.590 ; 19.808       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[5]                                                              ;
; 19.590 ; 19.808       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[6]                                                              ;
; 19.590 ; 19.808       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[7]                                                              ;
; 19.590 ; 19.808       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[8]                                                              ;
; 19.590 ; 19.808       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[9]                                                              ;
; 19.751 ; 19.937       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[0]                                                              ;
; 19.751 ; 19.937       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[1]                                                              ;
; 19.751 ; 19.937       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[2]                                                              ;
; 19.751 ; 19.937       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[3]                                                              ;
; 19.751 ; 19.937       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[4]                                                              ;
; 19.751 ; 19.937       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[5]                                                              ;
; 19.751 ; 19.937       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[6]                                                              ;
; 19.751 ; 19.937       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[7]                                                              ;
; 19.751 ; 19.937       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[8]                                                              ;
; 19.751 ; 19.937       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[9]                                                              ;
; 19.752 ; 19.938       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_HS~reg0                                                           ;
; 19.752 ; 19.938       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_VS~reg0                                                           ;
; 19.752 ; 19.938       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[0]                                                              ;
; 19.752 ; 19.938       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[1]                                                              ;
; 19.752 ; 19.938       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[2]                                                              ;
; 19.752 ; 19.938       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[3]                                                              ;
; 19.752 ; 19.938       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[4]                                                              ;
; 19.752 ; 19.938       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[5]                                                              ;
; 19.752 ; 19.938       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[6]                                                              ;
; 19.752 ; 19.938       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[7]                                                              ;
; 19.752 ; 19.938       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[8]                                                              ;
; 19.752 ; 19.938       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[9]                                                              ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19.846 ; 19.846       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_HS~reg0|clk                                                       ;
; 19.846 ; 19.846       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_VS~reg0|clk                                                       ;
; 19.847 ; 19.847       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[0]|clk                                                          ;
; 19.847 ; 19.847       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[1]|clk                                                          ;
; 19.847 ; 19.847       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[2]|clk                                                          ;
; 19.847 ; 19.847       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[3]|clk                                                          ;
; 19.847 ; 19.847       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[4]|clk                                                          ;
; 19.847 ; 19.847       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[5]|clk                                                          ;
; 19.847 ; 19.847       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[6]|clk                                                          ;
; 19.847 ; 19.847       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[7]|clk                                                          ;
; 19.847 ; 19.847       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[8]|clk                                                          ;
; 19.847 ; 19.847       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[9]|clk                                                          ;
; 19.848 ; 19.848       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[0]|clk                                                          ;
; 19.848 ; 19.848       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[1]|clk                                                          ;
; 19.848 ; 19.848       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[2]|clk                                                          ;
; 19.848 ; 19.848       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[3]|clk                                                          ;
; 19.848 ; 19.848       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[4]|clk                                                          ;
; 19.848 ; 19.848       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[5]|clk                                                          ;
; 19.848 ; 19.848       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[6]|clk                                                          ;
; 19.848 ; 19.848       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[7]|clk                                                          ;
; 19.848 ; 19.848       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[8]|clk                                                          ;
; 19.848 ; 19.848       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[9]|clk                                                          ;
; 19.899 ; 19.899       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[0]|clk                                                          ;
; 19.899 ; 19.899       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[1]|clk                                                          ;
; 19.899 ; 19.899       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[2]|clk                                                          ;
; 19.899 ; 19.899       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[3]|clk                                                          ;
; 19.899 ; 19.899       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[4]|clk                                                          ;
; 19.899 ; 19.899       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[5]|clk                                                          ;
; 19.899 ; 19.899       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[6]|clk                                                          ;
; 19.899 ; 19.899       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[7]|clk                                                          ;
; 19.899 ; 19.899       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[8]|clk                                                          ;
; 19.899 ; 19.899       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[9]|clk                                                          ;
; 19.900 ; 19.900       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_HS~reg0|clk                                                       ;
; 19.900 ; 19.900       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_VS~reg0|clk                                                       ;
; 19.900 ; 19.900       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[0]|clk                                                          ;
; 19.900 ; 19.900       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[1]|clk                                                          ;
; 19.900 ; 19.900       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[2]|clk                                                          ;
; 19.900 ; 19.900       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[3]|clk                                                          ;
; 19.900 ; 19.900       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[4]|clk                                                          ;
; 19.900 ; 19.900       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[5]|clk                                                          ;
; 19.900 ; 19.900       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[6]|clk                                                          ;
; 19.900 ; 19.900       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[7]|clk                                                          ;
; 19.900 ; 19.900       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[8]|clk                                                          ;
; 19.900 ; 19.900       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[9]|clk                                                          ;
; 19.902 ; 19.902       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.902 ; 19.902       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 37.462 ; 39.747       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_HS~reg0                                                           ;
; 37.462 ; 39.747       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_VS~reg0                                                           ;
; 37.462 ; 39.747       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[0]                                                              ;
; 37.462 ; 39.747       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[1]                                                              ;
; 37.462 ; 39.747       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[2]                                                              ;
; 37.462 ; 39.747       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[3]                                                              ;
; 37.462 ; 39.747       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[4]                                                              ;
; 37.462 ; 39.747       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[5]                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+-------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+-------------+-------+-------+------------+-------------------------------------------------+
; VGA_B[*]  ; CLOCK_27[0] ; 7.367 ; 7.217 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0] ; CLOCK_27[0] ; 6.938 ; 6.778 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1] ; CLOCK_27[0] ; 6.938 ; 6.778 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2] ; CLOCK_27[0] ; 6.923 ; 6.764 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3] ; CLOCK_27[0] ; 6.923 ; 6.764 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4] ; CLOCK_27[0] ; 6.794 ; 6.689 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5] ; CLOCK_27[0] ; 7.367 ; 7.217 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]  ; CLOCK_27[0] ; 7.019 ; 6.906 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0] ; CLOCK_27[0] ; 6.938 ; 6.778 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1] ; CLOCK_27[0] ; 6.938 ; 6.778 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2] ; CLOCK_27[0] ; 7.019 ; 6.906 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3] ; CLOCK_27[0] ; 6.694 ; 6.549 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4] ; CLOCK_27[0] ; 6.517 ; 6.301 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5] ; CLOCK_27[0] ; 6.404 ; 6.271 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS    ; CLOCK_27[0] ; 4.770 ; 4.677 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]  ; CLOCK_27[0] ; 8.792 ; 8.282 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0] ; CLOCK_27[0] ; 6.940 ; 6.778 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1] ; CLOCK_27[0] ; 8.792 ; 8.282 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2] ; CLOCK_27[0] ; 6.404 ; 6.271 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3] ; CLOCK_27[0] ; 6.703 ; 6.549 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4] ; CLOCK_27[0] ; 6.517 ; 6.301 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5] ; CLOCK_27[0] ; 7.403 ; 7.283 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS    ; CLOCK_27[0] ; 4.640 ; 4.493 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+-------------+-------+-------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+-------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+-------------+-------+-------+------------+-------------------------------------------------+
; VGA_B[*]  ; CLOCK_27[0] ; 5.109 ; 5.038 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0] ; CLOCK_27[0] ; 5.247 ; 5.123 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1] ; CLOCK_27[0] ; 5.247 ; 5.123 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2] ; CLOCK_27[0] ; 5.233 ; 5.110 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3] ; CLOCK_27[0] ; 5.233 ; 5.110 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4] ; CLOCK_27[0] ; 5.109 ; 5.038 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5] ; CLOCK_27[0] ; 5.659 ; 5.545 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]  ; CLOCK_27[0] ; 4.735 ; 4.637 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0] ; CLOCK_27[0] ; 5.247 ; 5.123 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1] ; CLOCK_27[0] ; 5.247 ; 5.123 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2] ; CLOCK_27[0] ; 5.325 ; 5.247 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3] ; CLOCK_27[0] ; 5.013 ; 4.904 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4] ; CLOCK_27[0] ; 4.843 ; 4.666 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5] ; CLOCK_27[0] ; 4.735 ; 4.637 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS    ; CLOCK_27[0] ; 4.204 ; 4.111 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]  ; CLOCK_27[0] ; 4.735 ; 4.637 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0] ; CLOCK_27[0] ; 5.249 ; 5.123 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1] ; CLOCK_27[0] ; 7.100 ; 6.627 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2] ; CLOCK_27[0] ; 4.735 ; 4.637 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3] ; CLOCK_27[0] ; 5.021 ; 4.904 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4] ; CLOCK_27[0] ; 4.843 ; 4.666 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5] ; CLOCK_27[0] ; 5.693 ; 5.608 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS    ; CLOCK_27[0] ; 4.079 ; 3.934 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+-------------+-------+-------+------------+-------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                       ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 38.002 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                       ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.294 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                         ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; CLOCK_27[0]                                     ; 17.935 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 19.657 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                 ;
+--------+-----------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 38.002 ; h_cnt[6]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.699      ;
; 38.002 ; h_cnt[6]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.699      ;
; 38.002 ; h_cnt[6]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.699      ;
; 38.002 ; h_cnt[6]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.699      ;
; 38.002 ; h_cnt[6]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.699      ;
; 38.002 ; h_cnt[6]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.699      ;
; 38.002 ; h_cnt[6]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.699      ;
; 38.002 ; h_cnt[6]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.699      ;
; 38.002 ; h_cnt[6]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.699      ;
; 38.002 ; h_cnt[6]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.699      ;
; 38.009 ; h_cnt[5]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.692      ;
; 38.009 ; h_cnt[5]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.692      ;
; 38.009 ; h_cnt[5]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.692      ;
; 38.009 ; h_cnt[5]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.692      ;
; 38.009 ; h_cnt[5]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.692      ;
; 38.009 ; h_cnt[5]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.692      ;
; 38.009 ; h_cnt[5]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.692      ;
; 38.009 ; h_cnt[5]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.692      ;
; 38.009 ; h_cnt[5]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.692      ;
; 38.009 ; h_cnt[5]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.692      ;
; 38.022 ; h_cnt[0]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.679      ;
; 38.022 ; h_cnt[0]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.679      ;
; 38.022 ; h_cnt[0]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.679      ;
; 38.022 ; h_cnt[0]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.679      ;
; 38.022 ; h_cnt[0]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.679      ;
; 38.022 ; h_cnt[0]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.679      ;
; 38.022 ; h_cnt[0]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.679      ;
; 38.022 ; h_cnt[0]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.679      ;
; 38.022 ; h_cnt[0]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.679      ;
; 38.022 ; h_cnt[0]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.679      ;
; 38.093 ; h_cnt[6]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.034     ; 1.607      ;
; 38.100 ; h_cnt[5]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.034     ; 1.600      ;
; 38.113 ; h_cnt[0]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.034     ; 1.587      ;
; 38.162 ; h_cnt[7]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.539      ;
; 38.162 ; h_cnt[7]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.539      ;
; 38.162 ; h_cnt[7]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.539      ;
; 38.162 ; h_cnt[7]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.539      ;
; 38.162 ; h_cnt[7]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.539      ;
; 38.162 ; h_cnt[7]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.539      ;
; 38.162 ; h_cnt[7]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.539      ;
; 38.162 ; h_cnt[7]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.539      ;
; 38.162 ; h_cnt[7]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.539      ;
; 38.162 ; h_cnt[7]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.539      ;
; 38.253 ; h_cnt[7]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.034     ; 1.447      ;
; 38.285 ; v_cnt[6]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.038     ; 1.411      ;
; 38.296 ; v_cnt[6]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.037     ; 1.401      ;
; 38.296 ; v_cnt[6]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.037     ; 1.401      ;
; 38.297 ; v_cnt[6]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.037     ; 1.400      ;
; 38.297 ; v_cnt[6]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.037     ; 1.400      ;
; 38.321 ; h_cnt[3]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.380      ;
; 38.321 ; h_cnt[3]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.380      ;
; 38.321 ; h_cnt[3]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.380      ;
; 38.321 ; h_cnt[3]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.380      ;
; 38.321 ; h_cnt[3]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.380      ;
; 38.321 ; h_cnt[3]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.380      ;
; 38.321 ; h_cnt[3]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.380      ;
; 38.321 ; h_cnt[3]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.380      ;
; 38.321 ; h_cnt[3]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.380      ;
; 38.321 ; h_cnt[3]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.380      ;
; 38.322 ; h_cnt[4]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.379      ;
; 38.322 ; h_cnt[4]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.379      ;
; 38.322 ; h_cnt[4]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.379      ;
; 38.322 ; h_cnt[4]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.379      ;
; 38.322 ; h_cnt[4]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.379      ;
; 38.322 ; h_cnt[4]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.379      ;
; 38.322 ; h_cnt[4]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.379      ;
; 38.322 ; h_cnt[4]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.379      ;
; 38.322 ; h_cnt[4]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.379      ;
; 38.322 ; h_cnt[4]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.379      ;
; 38.326 ; h_cnt[9]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.375      ;
; 38.326 ; h_cnt[9]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.375      ;
; 38.326 ; h_cnt[9]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.375      ;
; 38.326 ; h_cnt[9]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.375      ;
; 38.326 ; h_cnt[9]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.375      ;
; 38.326 ; h_cnt[9]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.375      ;
; 38.326 ; h_cnt[9]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.375      ;
; 38.326 ; h_cnt[9]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.375      ;
; 38.326 ; h_cnt[9]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.375      ;
; 38.326 ; h_cnt[9]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.033     ; 1.375      ;
; 38.358 ; h_cnt[3]  ; h_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.037     ; 1.339      ;
; 38.358 ; v_cnt[7]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.038     ; 1.338      ;
; 38.366 ; v_cnt[7]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.037     ; 1.331      ;
; 38.366 ; v_cnt[7]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.037     ; 1.331      ;
; 38.367 ; v_cnt[7]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.037     ; 1.330      ;
; 38.367 ; v_cnt[7]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.037     ; 1.330      ;
; 38.401 ; h_cnt[3]  ; h_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.037     ; 1.296      ;
; 38.409 ; h_cnt[1]  ; h_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.037     ; 1.288      ;
; 38.413 ; v_cnt[1]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.037     ; 1.284      ;
; 38.415 ; h_cnt[4]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.034     ; 1.285      ;
; 38.415 ; h_cnt[3]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.034     ; 1.285      ;
; 38.421 ; h_cnt[0]  ; h_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.037     ; 1.276      ;
; 38.421 ; v_cnt[0]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.037     ; 1.276      ;
; 38.424 ; h_cnt[9]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.034     ; 1.276      ;
; 38.436 ; h_cnt[3]  ; h_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.037     ; 1.261      ;
; 38.445 ; v_cnt[5]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.038     ; 1.251      ;
; 38.446 ; v_cnt[1]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.037     ; 1.251      ;
; 38.452 ; h_cnt[1]  ; h_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.037     ; 1.245      ;
; 38.453 ; v_cnt[5]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.037     ; 1.244      ;
; 38.453 ; v_cnt[5]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.037     ; 1.244      ;
; 38.453 ; h_cnt[6]  ; h_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.747       ; -0.037     ; 1.244      ;
+--------+-----------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                 ;
+-------+-----------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.294 ; v_cnt[9]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.298 ; v_cnt[5]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; v_cnt[7]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.301 ; h_cnt[1]  ; h_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.422      ;
; 0.304 ; h_cnt[2]  ; h_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; v_cnt[1]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; h_cnt[7]  ; h_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; v_cnt[4]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; v_cnt[8]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.314 ; h_cnt[4]  ; h_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.435      ;
; 0.316 ; h_cnt[0]  ; h_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.437      ;
; 0.318 ; h_cnt[7]  ; VGA_HS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.442      ;
; 0.366 ; v_cnt[6]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.487      ;
; 0.400 ; h_cnt[3]  ; h_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.521      ;
; 0.424 ; h_cnt[9]  ; h_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.545      ;
; 0.424 ; v_cnt[3]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.544      ;
; 0.426 ; v_cnt[2]  ; VGA_VS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.546      ;
; 0.427 ; v_cnt[9]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.548      ;
; 0.435 ; h_cnt[4]  ; h_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.556      ;
; 0.441 ; h_cnt[4]  ; h_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.562      ;
; 0.447 ; v_cnt[7]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; v_cnt[5]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.568      ;
; 0.450 ; h_cnt[1]  ; h_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.571      ;
; 0.455 ; h_cnt[5]  ; h_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; v_cnt[3]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.576      ;
; 0.462 ; h_cnt[2]  ; h_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; v_cnt[4]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; h_cnt[0]  ; h_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.465 ; v_cnt[0]  ; v_cnt[1]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; h_cnt[2]  ; h_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; v_cnt[4]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; h_cnt[0]  ; h_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; h_cnt[8]  ; h_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; v_cnt[2]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.588      ;
; 0.469 ; h_cnt[6]  ; h_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.590      ;
; 0.475 ; h_cnt[4]  ; h_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.596      ;
; 0.483 ; h_cnt[2]  ; h_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.604      ;
; 0.489 ; h_cnt[2]  ; h_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.610      ;
; 0.509 ; h_cnt[4]  ; h_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.630      ;
; 0.510 ; v_cnt[5]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.631      ;
; 0.513 ; v_cnt[5]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.634      ;
; 0.513 ; h_cnt[1]  ; h_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.634      ;
; 0.516 ; h_cnt[1]  ; h_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.518 ; h_cnt[5]  ; h_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; v_cnt[3]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; v_cnt[1]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.521 ; v_cnt[3]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.642      ;
; 0.524 ; v_cnt[6]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.645      ;
; 0.526 ; h_cnt[1]  ; h_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.647      ;
; 0.527 ; v_cnt[6]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.648      ;
; 0.528 ; h_cnt[8]  ; VGA_HS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.652      ;
; 0.529 ; v_cnt[9]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.650      ;
; 0.529 ; v_cnt[4]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.650      ;
; 0.529 ; h_cnt[0]  ; h_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; v_cnt[9]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.651      ;
; 0.530 ; v_cnt[2]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.651      ;
; 0.531 ; h_cnt[2]  ; h_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.652      ;
; 0.532 ; h_cnt[1]  ; h_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.653      ;
; 0.532 ; v_cnt[4]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.653      ;
; 0.532 ; h_cnt[0]  ; h_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; v_cnt[2]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.654      ;
; 0.534 ; v_cnt[9]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.655      ;
; 0.534 ; v_cnt[0]  ; v_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.655      ;
; 0.538 ; h_cnt[4]  ; h_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.659      ;
; 0.542 ; v_cnt[0]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.663      ;
; 0.549 ; h_cnt[3]  ; h_cnt[4]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.670      ;
; 0.557 ; h_cnt[2]  ; h_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.678      ;
; 0.560 ; h_cnt[5]  ; h_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.681      ;
; 0.566 ; v_cnt[3]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.687      ;
; 0.574 ; h_cnt[8]  ; h_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.695      ;
; 0.582 ; v_cnt[1]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.703      ;
; 0.582 ; h_cnt[1]  ; h_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.703      ;
; 0.584 ; v_cnt[3]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.705      ;
; 0.585 ; v_cnt[1]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.706      ;
; 0.587 ; v_cnt[3]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.708      ;
; 0.594 ; h_cnt[2]  ; h_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.715      ;
; 0.596 ; v_cnt[2]  ; v_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.717      ;
; 0.597 ; h_cnt[9]  ; VGA_HS~reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.721      ;
; 0.597 ; v_cnt[0]  ; v_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.718      ;
; 0.598 ; h_cnt[0]  ; h_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.719      ;
; 0.599 ; v_cnt[2]  ; v_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.720      ;
; 0.600 ; h_cnt[1]  ; h_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.721      ;
; 0.600 ; v_cnt[0]  ; v_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.721      ;
; 0.607 ; v_cnt[0]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.728      ;
; 0.608 ; h_cnt[7]  ; h_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.729      ;
; 0.608 ; v_cnt[0]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.729      ;
; 0.610 ; h_cnt[7]  ; h_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.731      ;
; 0.613 ; v_cnt[0]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.734      ;
; 0.615 ; h_cnt[3]  ; h_cnt[6]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.736      ;
; 0.623 ; h_cnt[3]  ; h_cnt[5]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.744      ;
; 0.627 ; h_cnt[6]  ; h_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.748      ;
; 0.629 ; h_cnt[3]  ; h_cnt[8]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.750      ;
; 0.633 ; v_cnt[3]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.754      ;
; 0.633 ; v_cnt[3]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.754      ;
; 0.633 ; v_cnt[2]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.754      ;
; 0.634 ; v_cnt[2]  ; v_cnt[0]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.755      ;
; 0.634 ; v_cnt[2]  ; v_cnt[9]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.755      ;
; 0.635 ; v_cnt[2]  ; v_cnt[3]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.756      ;
; 0.638 ; v_cnt[3]  ; v_cnt[2]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.759      ;
; 0.645 ; h_cnt[1]  ; h_cnt[7]    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.766      ;
+-------+-----------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_27[0]'                                                                                          ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------------------------------------+
; 17.935 ; 17.935       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 17.935 ; 17.935       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 17.968 ; 17.968       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 17.978 ; 17.978       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 19.059 ; 19.059       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 19.069 ; 19.069       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 19.100 ; 19.100       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 19.100 ; 19.100       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 33.037 ; 37.037       ; 4.000          ; Port Rate        ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]                                               ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                      ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; 19.657 ; 19.873       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_HS~reg0                                                           ;
; 19.657 ; 19.873       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_VS~reg0                                                           ;
; 19.657 ; 19.873       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[0]                                                              ;
; 19.657 ; 19.873       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[1]                                                              ;
; 19.657 ; 19.873       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[2]                                                              ;
; 19.657 ; 19.873       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[3]                                                              ;
; 19.657 ; 19.873       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[4]                                                              ;
; 19.657 ; 19.873       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[5]                                                              ;
; 19.657 ; 19.873       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[6]                                                              ;
; 19.657 ; 19.873       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[7]                                                              ;
; 19.657 ; 19.873       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[8]                                                              ;
; 19.657 ; 19.873       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[9]                                                              ;
; 19.657 ; 19.873       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[0]                                                              ;
; 19.657 ; 19.873       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[1]                                                              ;
; 19.657 ; 19.873       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[2]                                                              ;
; 19.657 ; 19.873       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[3]                                                              ;
; 19.657 ; 19.873       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[4]                                                              ;
; 19.657 ; 19.873       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[5]                                                              ;
; 19.657 ; 19.873       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[6]                                                              ;
; 19.657 ; 19.873       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[7]                                                              ;
; 19.657 ; 19.873       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[8]                                                              ;
; 19.657 ; 19.873       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[9]                                                              ;
; 19.689 ; 19.873       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_HS~reg0                                                           ;
; 19.689 ; 19.873       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_VS~reg0                                                           ;
; 19.689 ; 19.873       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[0]                                                              ;
; 19.689 ; 19.873       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[1]                                                              ;
; 19.689 ; 19.873       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[2]                                                              ;
; 19.689 ; 19.873       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[3]                                                              ;
; 19.689 ; 19.873       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[4]                                                              ;
; 19.689 ; 19.873       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[5]                                                              ;
; 19.689 ; 19.873       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[6]                                                              ;
; 19.689 ; 19.873       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[7]                                                              ;
; 19.689 ; 19.873       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[8]                                                              ;
; 19.689 ; 19.873       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[9]                                                              ;
; 19.689 ; 19.873       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[0]                                                              ;
; 19.689 ; 19.873       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[1]                                                              ;
; 19.689 ; 19.873       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[2]                                                              ;
; 19.689 ; 19.873       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[3]                                                              ;
; 19.689 ; 19.873       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[4]                                                              ;
; 19.689 ; 19.873       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[5]                                                              ;
; 19.689 ; 19.873       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[6]                                                              ;
; 19.689 ; 19.873       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[7]                                                              ;
; 19.689 ; 19.873       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[8]                                                              ;
; 19.689 ; 19.873       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[9]                                                              ;
; 19.868 ; 19.868       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_HS~reg0|clk                                                       ;
; 19.868 ; 19.868       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_VS~reg0|clk                                                       ;
; 19.868 ; 19.868       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[0]|clk                                                          ;
; 19.868 ; 19.868       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[1]|clk                                                          ;
; 19.868 ; 19.868       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[2]|clk                                                          ;
; 19.868 ; 19.868       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[3]|clk                                                          ;
; 19.868 ; 19.868       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[4]|clk                                                          ;
; 19.868 ; 19.868       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[5]|clk                                                          ;
; 19.868 ; 19.868       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[6]|clk                                                          ;
; 19.868 ; 19.868       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[7]|clk                                                          ;
; 19.868 ; 19.868       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[8]|clk                                                          ;
; 19.868 ; 19.868       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[9]|clk                                                          ;
; 19.868 ; 19.868       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.868 ; 19.868       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19.868 ; 19.868       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[0]|clk                                                          ;
; 19.868 ; 19.868       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[1]|clk                                                          ;
; 19.868 ; 19.868       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[2]|clk                                                          ;
; 19.868 ; 19.868       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[3]|clk                                                          ;
; 19.868 ; 19.868       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[4]|clk                                                          ;
; 19.868 ; 19.868       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[5]|clk                                                          ;
; 19.868 ; 19.868       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[6]|clk                                                          ;
; 19.868 ; 19.868       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[7]|clk                                                          ;
; 19.868 ; 19.868       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[8]|clk                                                          ;
; 19.868 ; 19.868       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[9]|clk                                                          ;
; 19.878 ; 19.878       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_HS~reg0|clk                                                       ;
; 19.878 ; 19.878       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_VS~reg0|clk                                                       ;
; 19.878 ; 19.878       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[0]|clk                                                          ;
; 19.878 ; 19.878       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[1]|clk                                                          ;
; 19.878 ; 19.878       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[2]|clk                                                          ;
; 19.878 ; 19.878       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[3]|clk                                                          ;
; 19.878 ; 19.878       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[4]|clk                                                          ;
; 19.878 ; 19.878       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[5]|clk                                                          ;
; 19.878 ; 19.878       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[6]|clk                                                          ;
; 19.878 ; 19.878       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[7]|clk                                                          ;
; 19.878 ; 19.878       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[8]|clk                                                          ;
; 19.878 ; 19.878       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[9]|clk                                                          ;
; 19.878 ; 19.878       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.878 ; 19.878       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19.878 ; 19.878       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[0]|clk                                                          ;
; 19.878 ; 19.878       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[1]|clk                                                          ;
; 19.878 ; 19.878       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[2]|clk                                                          ;
; 19.878 ; 19.878       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[3]|clk                                                          ;
; 19.878 ; 19.878       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[4]|clk                                                          ;
; 19.878 ; 19.878       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[5]|clk                                                          ;
; 19.878 ; 19.878       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[6]|clk                                                          ;
; 19.878 ; 19.878       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[7]|clk                                                          ;
; 19.878 ; 19.878       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[8]|clk                                                          ;
; 19.878 ; 19.878       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v_cnt[9]|clk                                                          ;
; 37.747 ; 39.747       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_HS~reg0                                                           ;
; 37.747 ; 39.747       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_VS~reg0                                                           ;
; 37.747 ; 39.747       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[0]                                                              ;
; 37.747 ; 39.747       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[1]                                                              ;
; 37.747 ; 39.747       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[2]                                                              ;
; 37.747 ; 39.747       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[3]                                                              ;
; 37.747 ; 39.747       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[4]                                                              ;
; 37.747 ; 39.747       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_cnt[5]                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+-------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+-------------+-------+-------+------------+-------------------------------------------------+
; VGA_B[*]  ; CLOCK_27[0] ; 3.979 ; 4.217 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0] ; CLOCK_27[0] ; 3.732 ; 3.922 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1] ; CLOCK_27[0] ; 3.732 ; 3.922 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2] ; CLOCK_27[0] ; 3.728 ; 3.917 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3] ; CLOCK_27[0] ; 3.728 ; 3.917 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4] ; CLOCK_27[0] ; 3.682 ; 3.878 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5] ; CLOCK_27[0] ; 3.979 ; 4.217 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]  ; CLOCK_27[0] ; 3.838 ; 4.063 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0] ; CLOCK_27[0] ; 3.732 ; 3.922 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1] ; CLOCK_27[0] ; 3.732 ; 3.922 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2] ; CLOCK_27[0] ; 3.838 ; 4.063 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3] ; CLOCK_27[0] ; 3.624 ; 3.801 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4] ; CLOCK_27[0] ; 3.493 ; 3.621 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5] ; CLOCK_27[0] ; 3.456 ; 3.610 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS    ; CLOCK_27[0] ; 2.623 ; 2.718 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]  ; CLOCK_27[0] ; 5.274 ; 5.223 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0] ; CLOCK_27[0] ; 3.735 ; 3.925 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1] ; CLOCK_27[0] ; 5.274 ; 5.223 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2] ; CLOCK_27[0] ; 3.456 ; 3.610 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3] ; CLOCK_27[0] ; 3.615 ; 3.794 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4] ; CLOCK_27[0] ; 3.493 ; 3.621 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5] ; CLOCK_27[0] ; 4.006 ; 4.251 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS    ; CLOCK_27[0] ; 2.551 ; 2.603 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+-------------+-------+-------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+-------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+-------------+-------+-------+------------+-------------------------------------------------+
; VGA_B[*]  ; CLOCK_27[0] ; 2.774 ; 2.937 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0] ; CLOCK_27[0] ; 2.822 ; 2.980 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1] ; CLOCK_27[0] ; 2.822 ; 2.980 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2] ; CLOCK_27[0] ; 2.818 ; 2.975 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3] ; CLOCK_27[0] ; 2.818 ; 2.975 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4] ; CLOCK_27[0] ; 2.774 ; 2.937 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5] ; CLOCK_27[0] ; 3.059 ; 3.263 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]  ; CLOCK_27[0] ; 2.556 ; 2.680 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0] ; CLOCK_27[0] ; 2.822 ; 2.980 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1] ; CLOCK_27[0] ; 2.822 ; 2.980 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2] ; CLOCK_27[0] ; 2.923 ; 3.115 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3] ; CLOCK_27[0] ; 2.718 ; 2.863 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4] ; CLOCK_27[0] ; 2.592 ; 2.690 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5] ; CLOCK_27[0] ; 2.556 ; 2.680 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS    ; CLOCK_27[0] ; 2.299 ; 2.387 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]  ; CLOCK_27[0] ; 2.556 ; 2.680 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0] ; CLOCK_27[0] ; 2.825 ; 2.982 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1] ; CLOCK_27[0] ; 4.363 ; 4.280 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2] ; CLOCK_27[0] ; 2.556 ; 2.680 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3] ; CLOCK_27[0] ; 2.709 ; 2.856 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4] ; CLOCK_27[0] ; 2.592 ; 2.690 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5] ; CLOCK_27[0] ; 3.085 ; 3.295 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS    ; CLOCK_27[0] ; 2.230 ; 2.277 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+-------------+-------+-------+------------+-------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                          ;
+--------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                 ; 36.104 ; 0.294 ; N/A      ; N/A     ; 17.935              ;
;  CLOCK_27[0]                                     ; N/A    ; N/A   ; N/A      ; N/A     ; 17.935              ;
;  pll|altpll_component|auto_generated|pll1|clk[0] ; 36.104 ; 0.294 ; N/A      ; N/A     ; 19.588              ;
; Design-wide TNS                                  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_27[0]                                     ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+--------------------------------------------------+--------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+-------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+-------------+-------+-------+------------+-------------------------------------------------+
; VGA_B[*]  ; CLOCK_27[0] ; 7.941 ; 7.963 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0] ; CLOCK_27[0] ; 7.472 ; 7.483 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1] ; CLOCK_27[0] ; 7.472 ; 7.483 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2] ; CLOCK_27[0] ; 7.455 ; 7.465 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3] ; CLOCK_27[0] ; 7.455 ; 7.465 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4] ; CLOCK_27[0] ; 7.320 ; 7.374 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5] ; CLOCK_27[0] ; 7.941 ; 7.963 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]  ; CLOCK_27[0] ; 7.574 ; 7.597 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0] ; CLOCK_27[0] ; 7.472 ; 7.483 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1] ; CLOCK_27[0] ; 7.472 ; 7.483 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2] ; CLOCK_27[0] ; 7.574 ; 7.597 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3] ; CLOCK_27[0] ; 7.221 ; 7.213 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4] ; CLOCK_27[0] ; 7.026 ; 6.944 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5] ; CLOCK_27[0] ; 6.903 ; 6.911 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS    ; CLOCK_27[0] ; 5.149 ; 5.130 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]  ; CLOCK_27[0] ; 9.586 ; 9.283 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0] ; CLOCK_27[0] ; 7.471 ; 7.480 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1] ; CLOCK_27[0] ; 9.586 ; 9.283 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2] ; CLOCK_27[0] ; 6.903 ; 6.911 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3] ; CLOCK_27[0] ; 7.227 ; 7.216 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4] ; CLOCK_27[0] ; 7.026 ; 6.944 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5] ; CLOCK_27[0] ; 7.964 ; 8.041 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS    ; CLOCK_27[0] ; 5.012 ; 4.908 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+-------------+-------+-------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+-------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+-------------+-------+-------+------------+-------------------------------------------------+
; VGA_B[*]  ; CLOCK_27[0] ; 2.774 ; 2.937 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0] ; CLOCK_27[0] ; 2.822 ; 2.980 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1] ; CLOCK_27[0] ; 2.822 ; 2.980 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2] ; CLOCK_27[0] ; 2.818 ; 2.975 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3] ; CLOCK_27[0] ; 2.818 ; 2.975 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4] ; CLOCK_27[0] ; 2.774 ; 2.937 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5] ; CLOCK_27[0] ; 3.059 ; 3.263 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]  ; CLOCK_27[0] ; 2.556 ; 2.680 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0] ; CLOCK_27[0] ; 2.822 ; 2.980 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1] ; CLOCK_27[0] ; 2.822 ; 2.980 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2] ; CLOCK_27[0] ; 2.923 ; 3.115 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3] ; CLOCK_27[0] ; 2.718 ; 2.863 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4] ; CLOCK_27[0] ; 2.592 ; 2.690 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5] ; CLOCK_27[0] ; 2.556 ; 2.680 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS    ; CLOCK_27[0] ; 2.299 ; 2.387 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]  ; CLOCK_27[0] ; 2.556 ; 2.680 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0] ; CLOCK_27[0] ; 2.825 ; 2.982 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1] ; CLOCK_27[0] ; 4.363 ; 4.280 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2] ; CLOCK_27[0] ; 2.556 ; 2.680 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3] ; CLOCK_27[0] ; 2.709 ; 2.856 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4] ; CLOCK_27[0] ; 2.592 ; 2.690 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5] ; CLOCK_27[0] ; 3.085 ; 3.295 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS    ; CLOCK_27[0] ; 2.230 ; 2.277 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+-------------+-------+-------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin       ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SDRAM_nCS ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_HS    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------+
; Input Transition Times                                           ;
+---------------+--------------+-----------------+-----------------+
; Pin           ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------+--------------+-----------------+-----------------+
; CLOCK_27[1]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_27[0]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+---------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDRAM_nCS ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_HS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_VS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; VGA_R[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDRAM_nCS ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_HS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_VS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDRAM_nCS ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_HS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_VS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; VGA_R[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                               ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 304      ; 0        ; 0        ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 304      ; 0        ; 0        ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 308   ; 308  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Sat Jan 30 17:08:16 2021
Info: Command: quartus_sta pong -c pong
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pong.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27[0] CLOCK_27[0]
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 44 -multiply_by 41 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[0]} {pll|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 36.104
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    36.104         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.654
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.654         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 18.326
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    18.326         0.000 CLOCK_27[0] 
    Info (332119):    19.594         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 36.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    36.391         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.598
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.598         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 18.311
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    18.311         0.000 CLOCK_27[0] 
    Info (332119):    19.588         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 38.002
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    38.002         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.294
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.294         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 17.935
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.935         0.000 CLOCK_27[0] 
    Info (332119):    19.657         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4653 megabytes
    Info: Processing ended: Sat Jan 30 17:08:18 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


