Timing Analyzer report for swacchat_bot
Fri Feb 10 19:14:31 2023
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'adc_control:ac|adc_clk_reg'
 13. Slow 1200mV 85C Model Setup: 'clk_50_'
 14. Slow 1200mV 85C Model Hold: 'adc_control:ac|adc_clk_reg'
 15. Slow 1200mV 85C Model Hold: 'clk_50_'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'adc_control:ac|adc_clk_reg'
 24. Slow 1200mV 0C Model Setup: 'clk_50_'
 25. Slow 1200mV 0C Model Hold: 'adc_control:ac|adc_clk_reg'
 26. Slow 1200mV 0C Model Hold: 'clk_50_'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'adc_control:ac|adc_clk_reg'
 34. Fast 1200mV 0C Model Setup: 'clk_50_'
 35. Fast 1200mV 0C Model Hold: 'adc_control:ac|adc_clk_reg'
 36. Fast 1200mV 0C Model Hold: 'clk_50_'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; swacchat_bot                                        ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.6%      ;
;     Processors 3-14        ;   0.5%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; adc_control:ac|adc_clk_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { adc_control:ac|adc_clk_reg } ;
; clk_50_                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50_ }                    ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                        ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 281.06 MHz ; 281.06 MHz      ; adc_control:ac|adc_clk_reg ;                                                               ;
; 419.64 MHz ; 250.0 MHz       ; clk_50_                    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; adc_control:ac|adc_clk_reg ; -2.558 ; -62.975       ;
; clk_50_                    ; -1.383 ; -4.428        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; adc_control:ac|adc_clk_reg ; 0.341 ; 0.000         ;
; clk_50_                    ; 0.356 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk_50_                    ; -3.000 ; -16.000       ;
; adc_control:ac|adc_clk_reg ; -1.000 ; -32.000       ;
+----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'adc_control:ac|adc_clk_reg'                                                                                                             ;
+--------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.558 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.849      ;
; -2.549 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.840      ;
; -2.516 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.807      ;
; -2.513 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.803      ;
; -2.484 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.067     ; 3.412      ;
; -2.475 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.067     ; 3.403      ;
; -2.471 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.762      ;
; -2.470 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.761      ;
; -2.465 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.756      ;
; -2.465 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.756      ;
; -2.462 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.753      ;
; -2.461 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.752      ;
; -2.461 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.752      ;
; -2.458 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.749      ;
; -2.457 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.748      ;
; -2.456 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.747      ;
; -2.456 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.747      ;
; -2.452 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.743      ;
; -2.449 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.740      ;
; -2.448 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.739      ;
; -2.442 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.067     ; 3.370      ;
; -2.429 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.720      ;
; -2.428 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.719      ;
; -2.426 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.716      ;
; -2.425 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.715      ;
; -2.423 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.714      ;
; -2.423 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.714      ;
; -2.420 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.710      ;
; -2.420 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.710      ;
; -2.419 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.710      ;
; -2.416 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.706      ;
; -2.416 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.707      ;
; -2.415 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.706      ;
; -2.413 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.703      ;
; -2.412 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.702      ;
; -2.392 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.682      ;
; -2.366 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.657      ;
; -2.327 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[7] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.066     ; 3.256      ;
; -2.327 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[6] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.066     ; 3.256      ;
; -2.327 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[5] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.066     ; 3.256      ;
; -2.327 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[3] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.066     ; 3.256      ;
; -2.327 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[2] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.066     ; 3.256      ;
; -2.327 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[1] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.066     ; 3.256      ;
; -2.327 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[0] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.066     ; 3.256      ;
; -2.318 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[7] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.066     ; 3.247      ;
; -2.318 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[6] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.066     ; 3.247      ;
; -2.318 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[5] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.066     ; 3.247      ;
; -2.318 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[3] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.066     ; 3.247      ;
; -2.318 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[2] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.066     ; 3.247      ;
; -2.318 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[1] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.066     ; 3.247      ;
; -2.318 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[0] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.066     ; 3.247      ;
; -2.312 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.602      ;
; -2.305 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.595      ;
; -2.304 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.594      ;
; -2.299 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.589      ;
; -2.299 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.589      ;
; -2.295 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.585      ;
; -2.293 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.067     ; 3.221      ;
; -2.292 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.582      ;
; -2.291 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.582      ;
; -2.291 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.581      ;
; -2.285 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[7] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.066     ; 3.214      ;
; -2.285 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[6] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.066     ; 3.214      ;
; -2.285 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[5] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.066     ; 3.214      ;
; -2.285 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[3] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.066     ; 3.214      ;
; -2.285 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[2] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.066     ; 3.214      ;
; -2.285 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[1] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.066     ; 3.214      ;
; -2.285 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[0] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.066     ; 3.214      ;
; -2.279 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.570      ;
; -2.278 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.569      ;
; -2.273 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.564      ;
; -2.273 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.564      ;
; -2.269 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.560      ;
; -2.266 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.557      ;
; -2.265 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.556      ;
; -2.246 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.537      ;
; -2.236 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.526      ;
; -2.225 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.515      ;
; -2.224 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.514      ;
; -2.219 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.509      ;
; -2.219 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.509      ;
; -2.217 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.067     ; 3.145      ;
; -2.215 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.505      ;
; -2.212 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.502      ;
; -2.211 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.501      ;
; -2.204 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.495      ;
; -2.203 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.494      ;
; -2.198 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.489      ;
; -2.198 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.489      ;
; -2.194 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.485      ;
; -2.191 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.482      ;
; -2.190 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.481      ;
; -2.177 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.467      ;
; -2.159 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.450      ;
; -2.158 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.449      ;
; -2.153 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.444      ;
; -2.153 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.444      ;
; -2.149 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.439      ;
; -2.149 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.296      ; 3.440      ;
; -2.148 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.438      ;
+--------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50_'                                                                                                               ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.383 ; adc_control:ac|counter[0]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 2.314      ;
; -1.355 ; adc_control:ac|counter[1]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 2.286      ;
; -1.245 ; adc_control:ac|counter[3]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 2.176      ;
; -1.153 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 2.277      ; 4.114      ;
; -1.121 ; adc_control:ac|counter[2]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 2.052      ;
; -0.656 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 1.000        ; 2.277      ; 4.117      ;
; -0.312 ; adc_control:ac|data5[2]    ; led3                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.107     ; 0.690      ;
; -0.311 ; adc_control:ac|data5[6]    ; led7                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.107     ; 0.689      ;
; -0.311 ; adc_control:ac|data5[4]    ; led5                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.109     ; 0.687      ;
; -0.310 ; adc_control:ac|data5[5]    ; led6                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.107     ; 0.688      ;
; -0.310 ; adc_control:ac|data5[3]    ; led4                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.107     ; 0.688      ;
; -0.309 ; adc_control:ac|data5[7]    ; led8                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.107     ; 0.687      ;
; -0.309 ; adc_control:ac|data5[1]    ; led2                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.107     ; 0.687      ;
; -0.308 ; adc_control:ac|data5[0]    ; led1                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.107     ; 0.686      ;
; -0.225 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 1.156      ;
; -0.175 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 1.106      ;
; -0.165 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 1.096      ;
; -0.121 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 1.052      ;
; -0.059 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 0.990      ;
; 0.067  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 0.864      ;
; 0.070  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 0.861      ;
; 0.092  ; adc_control:ac|counter[3]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 0.839      ;
; 0.272  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[0]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 0.659      ;
; 0.272  ; adc_control:ac|counter[1]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 0.659      ;
; 0.272  ; adc_control:ac|counter[2]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 0.659      ;
; 0.272  ; adc_control:ac|counter[3]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 0.659      ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'adc_control:ac|adc_clk_reg'                                                                                                                     ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.341 ; adc_control:ac|data[1]          ; adc_control:ac|data[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; adc_control:ac|din_reg          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; adc_control:ac|csn              ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.079      ; 0.577      ;
; 0.342 ; adc_control:ac|data[7]          ; adc_control:ac|data[7]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; adc_control:ac|data[6]          ; adc_control:ac|data[6]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; adc_control:ac|data[5]          ; adc_control:ac|data[5]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; adc_control:ac|data[4]          ; adc_control:ac|data[4]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; adc_control:ac|data[3]          ; adc_control:ac|data[3]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; adc_control:ac|data[2]          ; adc_control:ac|data[2]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; adc_control:ac|data[0]          ; adc_control:ac|data[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.078      ; 0.577      ;
; 0.357 ; adc_control:ac|addr[1]          ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; adc_control:ac|addr[0]          ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.577      ;
; 0.396 ; adc_control:ac|data_counter[11] ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.616      ;
; 0.569 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.789      ;
; 0.572 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.792      ;
; 0.572 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.792      ;
; 0.574 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.794      ;
; 0.578 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.798      ;
; 0.581 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.801      ;
; 0.584 ; adc_control:ac|addr[0]          ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.804      ;
; 0.596 ; adc_control:ac|addr[1]          ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.816      ;
; 0.626 ; adc_control:ac|addr[0]          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.220      ;
; 0.694 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[5]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.288      ;
; 0.695 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[7]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.289      ;
; 0.698 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[3]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.292      ;
; 0.701 ; adc_control:ac|data_counter[1]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.295      ;
; 0.714 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[2]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.308      ;
; 0.715 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.309      ;
; 0.741 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[4]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.335      ;
; 0.742 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[6]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.336      ;
; 0.818 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.412      ;
; 0.844 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.064      ;
; 0.846 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.066      ;
; 0.846 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.066      ;
; 0.849 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.438      ; 1.444      ;
; 0.859 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.064      ; 1.080      ;
; 0.861 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.081      ;
; 0.863 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.083      ;
; 0.866 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.086      ;
; 0.868 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.088      ;
; 0.870 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.090      ;
; 0.900 ; adc_control:ac|data_counter[0]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.494      ;
; 0.954 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.174      ;
; 0.956 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.176      ;
; 0.956 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.176      ;
; 0.956 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.176      ;
; 0.958 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.178      ;
; 0.973 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.193      ;
; 0.975 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.195      ;
; 0.980 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.200      ;
; 1.020 ; adc_control:ac|data_counter[3]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.438      ; 1.615      ;
; 1.066 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.286      ;
; 1.068 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.288      ;
; 1.068 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.288      ;
; 1.084 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[7]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.678      ;
; 1.085 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.305      ;
; 1.088 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[6]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.682      ;
; 1.096 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.316      ;
; 1.096 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.064      ; 1.317      ;
; 1.098 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.318      ;
; 1.099 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[5]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.693      ;
; 1.100 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[4]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.694      ;
; 1.101 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.064      ; 1.322      ;
; 1.109 ; adc_control:ac|data_counter[8]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.438      ; 1.704      ;
; 1.112 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.332      ;
; 1.114 ; adc_control:ac|data[0]          ; adc_control:ac|data5[0]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.299     ; 0.972      ;
; 1.114 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.334      ;
; 1.116 ; adc_control:ac|data[7]          ; adc_control:ac|data5[7]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.299     ; 0.974      ;
; 1.118 ; adc_control:ac|data_counter[2]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.712      ;
; 1.119 ; adc_control:ac|data[4]          ; adc_control:ac|data5[4]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.299     ; 0.977      ;
; 1.121 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.064      ; 1.342      ;
; 1.121 ; adc_control:ac|data_counter[11] ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.064      ; 1.342      ;
; 1.136 ; adc_control:ac|data[2]          ; adc_control:ac|data5[2]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.299     ; 0.994      ;
; 1.137 ; adc_control:ac|data_counter[0]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.064      ; 1.358      ;
; 1.138 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[5]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.732      ;
; 1.139 ; adc_control:ac|data_counter[0]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.064      ; 1.360      ;
; 1.139 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[7]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.733      ;
; 1.144 ; adc_control:ac|data[1]          ; adc_control:ac|data5[1]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.299     ; 1.002      ;
; 1.153 ; adc_control:ac|data[3]          ; adc_control:ac|data5[3]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.299     ; 1.011      ;
; 1.155 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[4]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.749      ;
; 1.156 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[6]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.750      ;
; 1.158 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[2]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.752      ;
; 1.166 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.760      ;
; 1.178 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.398      ;
; 1.190 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[3]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.784      ;
; 1.208 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.438      ; 1.803      ;
; 1.208 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.428      ;
; 1.210 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.430      ;
; 1.224 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.444      ;
; 1.225 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[3]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.819      ;
; 1.225 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[2]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.819      ;
; 1.226 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.446      ;
; 1.227 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.064      ; 1.448      ;
; 1.228 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.064      ; 1.449      ;
; 1.232 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.064      ; 1.453      ;
; 1.233 ; adc_control:ac|data[5]          ; adc_control:ac|data5[5]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.299     ; 1.091      ;
; 1.252 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.472      ;
; 1.254 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.474      ;
; 1.300 ; adc_control:ac|addr[1]          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.894      ;
; 1.311 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.064      ; 1.532      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50_'                                                                                                               ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.356 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 0.577      ;
; 0.359 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[0]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 0.580      ;
; 0.522 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 0.743      ;
; 0.538 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 0.759      ;
; 0.540 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 0.761      ;
; 0.580 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 0.801      ;
; 0.716 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 0.937      ;
; 0.718 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 0.939      ;
; 0.720 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 0.941      ;
; 0.722 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 0.943      ;
; 0.793 ; adc_control:ac|data5[1]    ; led2                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.112      ; 0.592      ;
; 0.793 ; adc_control:ac|data5[0]    ; led1                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.112      ; 0.592      ;
; 0.794 ; adc_control:ac|data5[7]    ; led8                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.112      ; 0.593      ;
; 0.794 ; adc_control:ac|data5[5]    ; led6                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.112      ; 0.593      ;
; 0.794 ; adc_control:ac|data5[4]    ; led5                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.111      ; 0.592      ;
; 0.794 ; adc_control:ac|data5[3]    ; led4                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.112      ; 0.593      ;
; 0.795 ; adc_control:ac|data5[6]    ; led7                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.112      ; 0.594      ;
; 0.796 ; adc_control:ac|data5[2]    ; led3                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.112      ; 0.595      ;
; 1.158 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.000        ; 2.363      ; 3.907      ;
; 1.673 ; adc_control:ac|counter[2]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 1.894      ;
; 1.687 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 2.363      ; 3.936      ;
; 1.765 ; adc_control:ac|counter[3]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 1.986      ;
; 1.886 ; adc_control:ac|counter[1]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 2.107      ;
; 1.930 ; adc_control:ac|counter[0]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 2.151      ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                         ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 312.01 MHz ; 312.01 MHz      ; adc_control:ac|adc_clk_reg ;                                                               ;
; 462.75 MHz ; 250.0 MHz       ; clk_50_                    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; adc_control:ac|adc_clk_reg ; -2.205 ; -53.390       ;
; clk_50_                    ; -1.161 ; -2.756        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; adc_control:ac|adc_clk_reg ; 0.300 ; 0.000         ;
; clk_50_                    ; 0.311 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk_50_                    ; -3.000 ; -16.000       ;
; adc_control:ac|adc_clk_reg ; -1.000 ; -32.000       ;
+----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'adc_control:ac|adc_clk_reg'                                                                                                              ;
+--------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.205 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.463      ;
; -2.196 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.454      ;
; -2.174 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.058     ; 3.111      ;
; -2.170 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.428      ;
; -2.165 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.058     ; 3.102      ;
; -2.140 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.262      ; 3.397      ;
; -2.139 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.058     ; 3.076      ;
; -2.132 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.390      ;
; -2.131 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.389      ;
; -2.127 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.385      ;
; -2.126 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.384      ;
; -2.125 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.383      ;
; -2.123 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.381      ;
; -2.123 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.381      ;
; -2.122 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.380      ;
; -2.122 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.380      ;
; -2.118 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.376      ;
; -2.117 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.375      ;
; -2.116 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.374      ;
; -2.114 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.372      ;
; -2.113 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.371      ;
; -2.097 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.355      ;
; -2.096 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.354      ;
; -2.092 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.350      ;
; -2.091 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.349      ;
; -2.090 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.348      ;
; -2.088 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.346      ;
; -2.087 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.345      ;
; -2.067 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.262      ; 3.324      ;
; -2.066 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.262      ; 3.323      ;
; -2.062 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.262      ; 3.319      ;
; -2.061 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.262      ; 3.318      ;
; -2.060 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.262      ; 3.317      ;
; -2.058 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.262      ; 3.315      ;
; -2.057 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.262      ; 3.314      ;
; -2.035 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.262      ; 3.292      ;
; -2.022 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[7] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.057     ; 2.960      ;
; -2.022 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[6] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.057     ; 2.960      ;
; -2.022 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[5] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.057     ; 2.960      ;
; -2.022 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[3] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.057     ; 2.960      ;
; -2.022 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[2] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.057     ; 2.960      ;
; -2.022 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[1] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.057     ; 2.960      ;
; -2.022 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[0] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.057     ; 2.960      ;
; -2.014 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.272      ;
; -2.013 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[7] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.057     ; 2.951      ;
; -2.013 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[6] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.057     ; 2.951      ;
; -2.013 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[5] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.057     ; 2.951      ;
; -2.013 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[3] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.057     ; 2.951      ;
; -2.013 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[2] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.057     ; 2.951      ;
; -2.013 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[1] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.057     ; 2.951      ;
; -2.013 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[0] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.057     ; 2.951      ;
; -1.987 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[7] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.057     ; 2.925      ;
; -1.987 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[6] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.057     ; 2.925      ;
; -1.987 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[5] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.057     ; 2.925      ;
; -1.987 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[3] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.057     ; 2.925      ;
; -1.987 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[2] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.057     ; 2.925      ;
; -1.987 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[1] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.057     ; 2.925      ;
; -1.987 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[0] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.057     ; 2.925      ;
; -1.982 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.058     ; 2.919      ;
; -1.970 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.228      ;
; -1.969 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.262      ; 3.226      ;
; -1.962 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.262      ; 3.219      ;
; -1.961 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.262      ; 3.218      ;
; -1.957 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.262      ; 3.214      ;
; -1.956 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.262      ; 3.213      ;
; -1.955 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.262      ; 3.212      ;
; -1.953 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.262      ; 3.210      ;
; -1.952 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.262      ; 3.209      ;
; -1.940 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.198      ;
; -1.939 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.058     ; 2.876      ;
; -1.939 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.197      ;
; -1.935 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.193      ;
; -1.935 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.193      ;
; -1.934 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.192      ;
; -1.933 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.191      ;
; -1.931 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.189      ;
; -1.930 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.188      ;
; -1.897 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.155      ;
; -1.896 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.154      ;
; -1.896 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.262      ; 3.153      ;
; -1.896 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.262      ; 3.153      ;
; -1.895 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.262      ; 3.152      ;
; -1.892 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.150      ;
; -1.891 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.149      ;
; -1.891 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.262      ; 3.148      ;
; -1.890 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.148      ;
; -1.890 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.262      ; 3.147      ;
; -1.889 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.262      ; 3.146      ;
; -1.888 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.146      ;
; -1.887 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.145      ;
; -1.887 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.262      ; 3.144      ;
; -1.886 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.262      ; 3.143      ;
; -1.862 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.120      ;
; -1.861 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.059     ; 2.797      ;
; -1.861 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.119      ;
; -1.857 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.262      ; 3.114      ;
; -1.857 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.115      ;
; -1.856 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.114      ;
; -1.855 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.113      ;
; -1.853 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.263      ; 3.111      ;
+--------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50_'                                                                                                                ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.161 ; adc_control:ac|counter[0]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 2.100      ;
; -1.137 ; adc_control:ac|counter[1]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 2.076      ;
; -1.074 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 2.057      ; 3.796      ;
; -1.043 ; adc_control:ac|counter[3]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 1.982      ;
; -0.928 ; adc_control:ac|counter[2]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 1.867      ;
; -0.476 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 1.000        ; 2.057      ; 3.698      ;
; -0.181 ; adc_control:ac|data5[2]    ; led3                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.054     ; 0.612      ;
; -0.180 ; adc_control:ac|data5[6]    ; led7                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.054     ; 0.611      ;
; -0.180 ; adc_control:ac|data5[4]    ; led5                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.056     ; 0.609      ;
; -0.179 ; adc_control:ac|data5[5]    ; led6                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.054     ; 0.610      ;
; -0.179 ; adc_control:ac|data5[3]    ; led4                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.054     ; 0.610      ;
; -0.178 ; adc_control:ac|data5[7]    ; led8                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.054     ; 0.609      ;
; -0.178 ; adc_control:ac|data5[1]    ; led2                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.054     ; 0.609      ;
; -0.177 ; adc_control:ac|data5[0]    ; led1                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.054     ; 0.608      ;
; -0.083 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 1.022      ;
; -0.045 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 0.984      ;
; -0.035 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 0.974      ;
; 0.008  ; adc_control:ac|counter[2]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 0.931      ;
; 0.061  ; adc_control:ac|counter[2]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 0.878      ;
; 0.167  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 0.772      ;
; 0.170  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 0.769      ;
; 0.190  ; adc_control:ac|counter[3]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 0.749      ;
; 0.356  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[0]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 0.583      ;
; 0.356  ; adc_control:ac|counter[1]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 0.583      ;
; 0.356  ; adc_control:ac|counter[2]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 0.583      ;
; 0.356  ; adc_control:ac|counter[3]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 0.583      ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'adc_control:ac|adc_clk_reg'                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.300 ; adc_control:ac|data[7]          ; adc_control:ac|data[7]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; adc_control:ac|data[6]          ; adc_control:ac|data[6]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; adc_control:ac|data[5]          ; adc_control:ac|data[5]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; adc_control:ac|data[4]          ; adc_control:ac|data[4]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; adc_control:ac|data[3]          ; adc_control:ac|data[3]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; adc_control:ac|data[2]          ; adc_control:ac|data[2]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; adc_control:ac|data[1]          ; adc_control:ac|data[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; adc_control:ac|data[0]          ; adc_control:ac|data[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; adc_control:ac|din_reg          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; adc_control:ac|csn              ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.067      ; 0.511      ;
; 0.312 ; adc_control:ac|addr[1]          ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc_control:ac|addr[0]          ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.511      ;
; 0.353 ; adc_control:ac|data_counter[11] ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 0.551      ;
; 0.513 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 0.711      ;
; 0.516 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 0.714      ;
; 0.518 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 0.716      ;
; 0.521 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 0.719      ;
; 0.525 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 0.723      ;
; 0.525 ; adc_control:ac|addr[0]          ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.724      ;
; 0.534 ; adc_control:ac|addr[1]          ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.733      ;
; 0.560 ; adc_control:ac|addr[0]          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.384      ; 1.088      ;
; 0.632 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[5]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.384      ; 1.160      ;
; 0.633 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[7]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.384      ; 1.161      ;
; 0.637 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[3]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.384      ; 1.165      ;
; 0.646 ; adc_control:ac|data_counter[1]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.383      ; 1.173      ;
; 0.647 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[2]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.384      ; 1.175      ;
; 0.647 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.384      ; 1.175      ;
; 0.666 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[4]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.384      ; 1.194      ;
; 0.667 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[6]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.384      ; 1.195      ;
; 0.750 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.384      ; 1.278      ;
; 0.757 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 0.955      ;
; 0.761 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 0.959      ;
; 0.761 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 0.959      ;
; 0.764 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.963      ;
; 0.767 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 0.965      ;
; 0.770 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 0.968      ;
; 0.774 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 0.972      ;
; 0.774 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 0.972      ;
; 0.781 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 0.979      ;
; 0.790 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.384      ; 1.318      ;
; 0.842 ; adc_control:ac|data_counter[0]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.383      ; 1.369      ;
; 0.846 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.044      ;
; 0.850 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.048      ;
; 0.850 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.048      ;
; 0.853 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.051      ;
; 0.857 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.055      ;
; 0.863 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.061      ;
; 0.870 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.068      ;
; 0.870 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.068      ;
; 0.927 ; adc_control:ac|data_counter[3]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.384      ; 1.455      ;
; 0.942 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.140      ;
; 0.946 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.144      ;
; 0.949 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.147      ;
; 0.959 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.157      ;
; 0.982 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.180      ;
; 0.987 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.186      ;
; 0.989 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.187      ;
; 0.989 ; adc_control:ac|data_counter[8]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.384      ; 1.517      ;
; 0.993 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[7]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.384      ; 1.521      ;
; 0.996 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[6]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.384      ; 1.524      ;
; 0.996 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.194      ;
; 0.998 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.197      ;
; 0.999 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[5]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.384      ; 1.527      ;
; 1.000 ; adc_control:ac|data_counter[11] ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.199      ;
; 1.001 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.200      ;
; 1.002 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[4]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.384      ; 1.530      ;
; 1.003 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.201      ;
; 1.009 ; adc_control:ac|data_counter[2]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.383      ; 1.536      ;
; 1.017 ; adc_control:ac|data[0]          ; adc_control:ac|data5[0]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.266     ; 0.895      ;
; 1.022 ; adc_control:ac|data[4]          ; adc_control:ac|data5[4]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.266     ; 0.900      ;
; 1.024 ; adc_control:ac|data[7]          ; adc_control:ac|data5[7]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.266     ; 0.902      ;
; 1.038 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.236      ;
; 1.040 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[5]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.384      ; 1.568      ;
; 1.041 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[7]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.384      ; 1.569      ;
; 1.042 ; adc_control:ac|data[2]          ; adc_control:ac|data5[2]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.266     ; 0.920      ;
; 1.042 ; adc_control:ac|data[1]          ; adc_control:ac|data5[1]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.266     ; 0.920      ;
; 1.043 ; adc_control:ac|data_counter[0]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.242      ;
; 1.045 ; adc_control:ac|data_counter[0]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.244      ;
; 1.047 ; adc_control:ac|data[3]          ; adc_control:ac|data5[3]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.266     ; 0.925      ;
; 1.057 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[2]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.384      ; 1.585      ;
; 1.057 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[4]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.384      ; 1.585      ;
; 1.059 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[6]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.384      ; 1.587      ;
; 1.063 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.384      ; 1.591      ;
; 1.078 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.276      ;
; 1.082 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[3]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.384      ; 1.610      ;
; 1.085 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.283      ;
; 1.092 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.290      ;
; 1.095 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.384      ; 1.623      ;
; 1.099 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.297      ;
; 1.102 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.301      ;
; 1.113 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.312      ;
; 1.124 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.323      ;
; 1.125 ; adc_control:ac|data[5]          ; adc_control:ac|data5[5]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.266     ; 1.003      ;
; 1.127 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[3]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.384      ; 1.655      ;
; 1.127 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[2]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.384      ; 1.655      ;
; 1.128 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.326      ;
; 1.144 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.342      ;
; 1.174 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.372      ;
; 1.181 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.379      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50_'                                                                                                                ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.311 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 0.511      ;
; 0.319 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[0]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 0.519      ;
; 0.472 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 0.672      ;
; 0.485 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 0.685      ;
; 0.487 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 0.687      ;
; 0.522 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 0.722      ;
; 0.655 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 0.855      ;
; 0.655 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 0.855      ;
; 0.655 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 0.855      ;
; 0.663 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 0.863      ;
; 0.722 ; adc_control:ac|data5[0]    ; led1                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.141      ; 0.537      ;
; 0.723 ; adc_control:ac|data5[1]    ; led2                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.141      ; 0.538      ;
; 0.724 ; adc_control:ac|data5[7]    ; led8                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.141      ; 0.539      ;
; 0.724 ; adc_control:ac|data5[6]    ; led7                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.141      ; 0.539      ;
; 0.724 ; adc_control:ac|data5[5]    ; led6                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.141      ; 0.539      ;
; 0.724 ; adc_control:ac|data5[4]    ; led5                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.140      ; 0.538      ;
; 0.724 ; adc_control:ac|data5[3]    ; led4                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.141      ; 0.539      ;
; 0.725 ; adc_control:ac|data5[2]    ; led3                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.141      ; 0.540      ;
; 1.052 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.000        ; 2.132      ; 3.538      ;
; 1.496 ; adc_control:ac|counter[2]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 1.696      ;
; 1.586 ; adc_control:ac|counter[3]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 1.786      ;
; 1.617 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 2.132      ; 3.603      ;
; 1.695 ; adc_control:ac|counter[1]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 1.895      ;
; 1.727 ; adc_control:ac|counter[0]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 1.927      ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; adc_control:ac|adc_clk_reg ; -0.954 ; -20.937       ;
; clk_50_                    ; -0.365 ; -0.787        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; adc_control:ac|adc_clk_reg ; 0.175 ; 0.000         ;
; clk_50_                    ; 0.185 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk_50_                    ; -3.000 ; -17.145       ;
; adc_control:ac|adc_clk_reg ; -1.000 ; -32.000       ;
+----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'adc_control:ac|adc_clk_reg'                                                                                                              ;
+--------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.954 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.043     ; 1.898      ;
; -0.952 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.043     ; 1.896      ;
; -0.937 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.098      ;
; -0.936 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.043     ; 1.880      ;
; -0.930 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.091      ;
; -0.927 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.088      ;
; -0.909 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.070      ;
; -0.885 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.046      ;
; -0.883 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.044      ;
; -0.879 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.040      ;
; -0.879 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.040      ;
; -0.878 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.039      ;
; -0.878 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.039      ;
; -0.878 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.039      ;
; -0.878 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.039      ;
; -0.876 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.037      ;
; -0.875 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.036      ;
; -0.873 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.034      ;
; -0.872 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.033      ;
; -0.872 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.033      ;
; -0.871 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.032      ;
; -0.871 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.032      ;
; -0.871 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.032      ;
; -0.869 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.030      ;
; -0.869 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.030      ;
; -0.868 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.029      ;
; -0.868 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.029      ;
; -0.868 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.029      ;
; -0.864 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[7] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.042     ; 1.809      ;
; -0.864 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[6] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.042     ; 1.809      ;
; -0.864 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[5] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.042     ; 1.809      ;
; -0.864 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[3] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.042     ; 1.809      ;
; -0.864 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[2] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.042     ; 1.809      ;
; -0.864 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[1] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.042     ; 1.809      ;
; -0.864 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[0] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.042     ; 1.809      ;
; -0.862 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[7] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.042     ; 1.807      ;
; -0.862 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[6] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.042     ; 1.807      ;
; -0.862 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[5] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.042     ; 1.807      ;
; -0.862 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[3] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.042     ; 1.807      ;
; -0.862 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[2] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.042     ; 1.807      ;
; -0.862 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[1] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.042     ; 1.807      ;
; -0.862 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[0] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.042     ; 1.807      ;
; -0.857 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.018      ;
; -0.855 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.016      ;
; -0.855 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.016      ;
; -0.851 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.012      ;
; -0.851 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.012      ;
; -0.850 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.011      ;
; -0.850 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.011      ;
; -0.850 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.011      ;
; -0.846 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[7] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.042     ; 1.791      ;
; -0.846 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[6] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.042     ; 1.791      ;
; -0.846 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[5] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.042     ; 1.791      ;
; -0.846 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[3] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.042     ; 1.791      ;
; -0.846 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[2] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.042     ; 1.791      ;
; -0.846 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[1] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.042     ; 1.791      ;
; -0.846 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[0] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.042     ; 1.791      ;
; -0.845 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.043     ; 1.789      ;
; -0.845 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.006      ;
; -0.810 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.043     ; 1.754      ;
; -0.806 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.967      ;
; -0.803 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.964      ;
; -0.801 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.962      ;
; -0.797 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.958      ;
; -0.797 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.958      ;
; -0.796 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.957      ;
; -0.796 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.957      ;
; -0.796 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.957      ;
; -0.793 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.954      ;
; -0.791 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.952      ;
; -0.787 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.948      ;
; -0.787 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.948      ;
; -0.786 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.947      ;
; -0.786 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.947      ;
; -0.786 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.947      ;
; -0.784 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.945      ;
; -0.776 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.937      ;
; -0.761 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.043     ; 1.705      ;
; -0.755 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[7] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.042     ; 1.700      ;
; -0.755 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[6] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.042     ; 1.700      ;
; -0.755 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[5] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.042     ; 1.700      ;
; -0.755 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[3] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.042     ; 1.700      ;
; -0.755 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[2] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.042     ; 1.700      ;
; -0.755 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[1] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.042     ; 1.700      ;
; -0.755 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[0] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.042     ; 1.700      ;
; -0.755 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.043     ; 1.699      ;
; -0.754 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.915      ;
; -0.752 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.913      ;
; -0.751 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.912      ;
; -0.748 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.909      ;
; -0.748 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.909      ;
; -0.747 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.908      ;
; -0.747 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.908      ;
; -0.747 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.908      ;
; -0.732 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.893      ;
; -0.730 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.891      ;
; -0.727 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.888      ;
; -0.726 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.887      ;
; -0.726 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.887      ;
; -0.725 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.886      ;
+--------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50_'                                                                                                                ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.365 ; adc_control:ac|counter[0]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 1.314      ;
; -0.348 ; adc_control:ac|counter[1]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 1.297      ;
; -0.283 ; adc_control:ac|counter[3]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 1.232      ;
; -0.212 ; adc_control:ac|counter[2]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 1.161      ;
; -0.106 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 1.588      ; 2.276      ;
; -0.055 ; adc_control:ac|data5[2]    ; led3                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.156     ; 0.376      ;
; -0.054 ; adc_control:ac|data5[6]    ; led7                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.156     ; 0.375      ;
; -0.054 ; adc_control:ac|data5[4]    ; led5                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.158     ; 0.373      ;
; -0.053 ; adc_control:ac|data5[5]    ; led6                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.156     ; 0.374      ;
; -0.052 ; adc_control:ac|data5[7]    ; led8                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.156     ; 0.373      ;
; -0.052 ; adc_control:ac|data5[3]    ; led4                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.156     ; 0.373      ;
; -0.051 ; adc_control:ac|data5[1]    ; led2                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.156     ; 0.372      ;
; -0.051 ; adc_control:ac|data5[0]    ; led1                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.156     ; 0.372      ;
; 0.189  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 1.000        ; 1.588      ; 2.481      ;
; 0.308  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.641      ;
; 0.338  ; adc_control:ac|counter[1]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.611      ;
; 0.343  ; adc_control:ac|counter[1]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.606      ;
; 0.365  ; adc_control:ac|counter[2]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.584      ;
; 0.404  ; adc_control:ac|counter[2]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.545      ;
; 0.475  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.474      ;
; 0.475  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.474      ;
; 0.493  ; adc_control:ac|counter[3]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.456      ;
; 0.590  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[0]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; adc_control:ac|counter[1]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; adc_control:ac|counter[2]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; adc_control:ac|counter[3]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.359      ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'adc_control:ac|adc_clk_reg'                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.175 ; adc_control:ac|data[1]          ; adc_control:ac|data[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; adc_control:ac|din_reg          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.048      ; 0.307      ;
; 0.176 ; adc_control:ac|data[7]          ; adc_control:ac|data[7]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; adc_control:ac|data[6]          ; adc_control:ac|data[6]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; adc_control:ac|data[5]          ; adc_control:ac|data[5]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; adc_control:ac|data[4]          ; adc_control:ac|data[4]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; adc_control:ac|data[3]          ; adc_control:ac|data[3]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; adc_control:ac|data[2]          ; adc_control:ac|data[2]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; adc_control:ac|data[0]          ; adc_control:ac|data[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; adc_control:ac|csn              ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.047      ; 0.307      ;
; 0.185 ; adc_control:ac|addr[1]          ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; adc_control:ac|addr[0]          ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.307      ;
; 0.207 ; adc_control:ac|data_counter[11] ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.330      ;
; 0.302 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.425      ;
; 0.303 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.426      ;
; 0.304 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.427      ;
; 0.304 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.427      ;
; 0.309 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.432      ;
; 0.309 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.432      ;
; 0.312 ; adc_control:ac|addr[0]          ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.434      ;
; 0.317 ; adc_control:ac|addr[1]          ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.439      ;
; 0.321 ; adc_control:ac|addr[0]          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.260      ; 0.665      ;
; 0.345 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[3]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.688      ;
; 0.348 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[5]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.691      ;
; 0.349 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[7]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.692      ;
; 0.349 ; adc_control:ac|data_counter[1]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.692      ;
; 0.363 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[2]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.706      ;
; 0.367 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.710      ;
; 0.381 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[4]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.724      ;
; 0.383 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[6]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.726      ;
; 0.425 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.260      ; 0.769      ;
; 0.427 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.770      ;
; 0.451 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.574      ;
; 0.452 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.575      ;
; 0.453 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.576      ;
; 0.462 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.585      ;
; 0.465 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.588      ;
; 0.467 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.590      ;
; 0.467 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.590      ;
; 0.468 ; adc_control:ac|data_counter[0]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.811      ;
; 0.470 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.593      ;
; 0.473 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.596      ;
; 0.514 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.637      ;
; 0.515 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.638      ;
; 0.516 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.639      ;
; 0.517 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.640      ;
; 0.518 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.641      ;
; 0.528 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.651      ;
; 0.531 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.654      ;
; 0.533 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.656      ;
; 0.543 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[7]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.886      ;
; 0.547 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[6]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.890      ;
; 0.550 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[5]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.893      ;
; 0.552 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[4]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.895      ;
; 0.557 ; adc_control:ac|data_counter[3]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.260      ; 0.901      ;
; 0.576 ; adc_control:ac|data_counter[2]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.919      ;
; 0.580 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.703      ;
; 0.581 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.704      ;
; 0.583 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.706      ;
; 0.587 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.709      ;
; 0.587 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[5]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.930      ;
; 0.588 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[7]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.931      ;
; 0.590 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.712      ;
; 0.594 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.717      ;
; 0.594 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.717      ;
; 0.595 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[4]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.938      ;
; 0.597 ; adc_control:ac|data_counter[0]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.719      ;
; 0.597 ; adc_control:ac|data_counter[8]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.261      ; 0.942      ;
; 0.598 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[6]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.941      ;
; 0.599 ; adc_control:ac|data_counter[0]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.721      ;
; 0.601 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.723      ;
; 0.604 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.727      ;
; 0.604 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.726      ;
; 0.607 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.950      ;
; 0.609 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[2]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.952      ;
; 0.611 ; adc_control:ac|data_counter[11] ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.734      ;
; 0.612 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.735      ;
; 0.618 ; adc_control:ac|data[0]          ; adc_control:ac|data5[0]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.178     ; 0.524      ;
; 0.620 ; adc_control:ac|data[7]          ; adc_control:ac|data5[7]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.178     ; 0.526      ;
; 0.623 ; adc_control:ac|data[4]          ; adc_control:ac|data5[4]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.178     ; 0.529      ;
; 0.624 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[3]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.967      ;
; 0.624 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[2]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.967      ;
; 0.625 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[3]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.968      ;
; 0.628 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.260      ; 0.972      ;
; 0.631 ; adc_control:ac|data[1]          ; adc_control:ac|data5[1]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.178     ; 0.537      ;
; 0.632 ; adc_control:ac|data[2]          ; adc_control:ac|data5[2]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.178     ; 0.538      ;
; 0.634 ; adc_control:ac|data[3]          ; adc_control:ac|data5[3]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.178     ; 0.540      ;
; 0.642 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.764      ;
; 0.646 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.769      ;
; 0.653 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.775      ;
; 0.656 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.778      ;
; 0.660 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.782      ;
; 0.663 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.785      ;
; 0.667 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.789      ;
; 0.670 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.792      ;
; 0.671 ; adc_control:ac|addr[1]          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.260      ; 1.015      ;
; 0.671 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.794      ;
; 0.678 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.800      ;
; 0.680 ; adc_control:ac|data_counter[1]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.260      ; 1.024      ;
; 0.681 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.803      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50_'                                                                                                                ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.185 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.307      ;
; 0.192 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[0]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.314      ;
; 0.274 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.396      ;
; 0.280 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.402      ;
; 0.280 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.402      ;
; 0.310 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.432      ;
; 0.376 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.498      ;
; 0.378 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.500      ;
; 0.378 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.500      ;
; 0.382 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.504      ;
; 0.440 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.000        ; 1.640      ; 2.299      ;
; 0.724 ; adc_control:ac|data5[7]    ; led8                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.024     ; 0.314      ;
; 0.724 ; adc_control:ac|data5[3]    ; led4                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.024     ; 0.314      ;
; 0.724 ; adc_control:ac|data5[1]    ; led2                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.024     ; 0.314      ;
; 0.724 ; adc_control:ac|data5[0]    ; led1                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.024     ; 0.314      ;
; 0.725 ; adc_control:ac|data5[5]    ; led6                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.024     ; 0.315      ;
; 0.725 ; adc_control:ac|data5[4]    ; led5                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.025     ; 0.314      ;
; 0.726 ; adc_control:ac|data5[6]    ; led7                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.024     ; 0.316      ;
; 0.727 ; adc_control:ac|data5[2]    ; led3                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.024     ; 0.317      ;
; 0.761 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 1.640      ; 2.120      ;
; 0.903 ; adc_control:ac|counter[2]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 1.025      ;
; 0.937 ; adc_control:ac|counter[3]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 1.059      ;
; 1.006 ; adc_control:ac|counter[1]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 1.128      ;
; 1.041 ; adc_control:ac|counter[0]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 1.163      ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Clock                       ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack            ; -2.558  ; 0.175 ; N/A      ; N/A     ; -3.000              ;
;  adc_control:ac|adc_clk_reg ; -2.558  ; 0.175 ; N/A      ; N/A     ; -1.000              ;
;  clk_50_                    ; -1.383  ; 0.185 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS             ; -67.403 ; 0.0   ; 0.0      ; 0.0     ; -49.145             ;
;  adc_control:ac|adc_clk_reg ; -62.975 ; 0.000 ; N/A      ; N/A     ; -32.000             ;
;  clk_50_                    ; -4.428  ; 0.000 ; N/A      ; N/A     ; -17.145             ;
+-----------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; adc_cs_n_     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; din_          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_sck_      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1_         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led2_         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led3_         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led4_         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led5_         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led6_         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led7_         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led8_         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_50_                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dout_                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; adc_cs_n_     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; din_          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; adc_sck_      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led1_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led2_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led3_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led4_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led5_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; led6_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; led7_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; led8_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; adc_cs_n_     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; din_          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; adc_sck_      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led1_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led2_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led3_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led4_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led5_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; led6_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; led7_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; led8_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; adc_cs_n_     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; din_          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adc_sck_      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led1_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led2_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led3_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led4_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led5_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led6_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; led7_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; led8_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0        ; 0        ; 0        ; 995      ;
; adc_control:ac|adc_clk_reg ; clk_50_                    ; 0        ; 8        ; 1        ; 1        ;
; clk_50_                    ; clk_50_                    ; 0        ; 0        ; 0        ; 16       ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0        ; 0        ; 0        ; 995      ;
; adc_control:ac|adc_clk_reg ; clk_50_                    ; 0        ; 8        ; 1        ; 1        ;
; clk_50_                    ; clk_50_                    ; 0        ; 0        ; 0        ; 16       ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 8     ; 8    ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------+
; Clock Status Summary                                                         ;
+----------------------------+----------------------------+------+-------------+
; Target                     ; Clock                      ; Type ; Status      ;
+----------------------------+----------------------------+------+-------------+
; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; Base ; Constrained ;
; clk_50_                    ; clk_50_                    ; Base ; Constrained ;
+----------------------------+----------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; dout_      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; adc_cs_n_   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adc_sck_    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din_        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led1_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led2_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led3_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led4_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led5_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led6_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led7_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led8_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; dout_      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; adc_cs_n_   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adc_sck_    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din_        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led1_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led2_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led3_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led4_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led5_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led6_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led7_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led8_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Fri Feb 10 19:14:29 2023
Info: Command: quartus_sta swacchat_bot -c swacchat_bot
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'swacchat_bot.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name adc_control:ac|adc_clk_reg adc_control:ac|adc_clk_reg
    Info (332105): create_clock -period 1.000 -name clk_50_ clk_50_
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.558
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.558             -62.975 adc_control:ac|adc_clk_reg 
    Info (332119):    -1.383              -4.428 clk_50_ 
Info (332146): Worst-case hold slack is 0.341
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.341               0.000 adc_control:ac|adc_clk_reg 
    Info (332119):     0.356               0.000 clk_50_ 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -16.000 clk_50_ 
    Info (332119):    -1.000             -32.000 adc_control:ac|adc_clk_reg 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.205
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.205             -53.390 adc_control:ac|adc_clk_reg 
    Info (332119):    -1.161              -2.756 clk_50_ 
Info (332146): Worst-case hold slack is 0.300
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.300               0.000 adc_control:ac|adc_clk_reg 
    Info (332119):     0.311               0.000 clk_50_ 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -16.000 clk_50_ 
    Info (332119):    -1.000             -32.000 adc_control:ac|adc_clk_reg 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.954
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.954             -20.937 adc_control:ac|adc_clk_reg 
    Info (332119):    -0.365              -0.787 clk_50_ 
Info (332146): Worst-case hold slack is 0.175
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.175               0.000 adc_control:ac|adc_clk_reg 
    Info (332119):     0.185               0.000 clk_50_ 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -17.145 clk_50_ 
    Info (332119):    -1.000             -32.000 adc_control:ac|adc_clk_reg 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4913 megabytes
    Info: Processing ended: Fri Feb 10 19:14:31 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


