----------------
; Command Info ;
----------------
Report Timing: Found 5 setup paths (5 violated).  Worst case slack is -9.565 

Tcl Command:
    report_timing -setup -pairs_only -file timing_chip_path.rpt -npaths 5 -detail path_only

Options:
    -setup 
    -pairs_only 
    -npaths 5 
    -detail path_only 
    -file {timing_chip_path.rpt} 

Delay Model:
    Slow Model

+----------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                   ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -9.565 ; valid[0]  ; r3[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.002      ; 10.605     ;
; -9.407 ; valid[2]  ; r3[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.002      ; 10.447     ;
; -9.276 ; valid[1]  ; r3[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.002      ; 10.316     ;
; -9.132 ; valid[0]  ; r3[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.002      ; 10.172     ;
; -9.067 ; e[0]      ; r3[9]   ; i_clock      ; i_clock     ; 1.000        ; -0.001     ; 10.104     ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+

Path #1: Setup slack is -9.565 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; valid[0]          ;
; To Node            ; r3[9]             ;
; Launch Clock       ; i_clock           ;
; Latch Clock        ; i_clock           ;
; Data Arrival Time  ; 13.528            ;
; Data Required Time ; 3.963             ;
; Slack              ; -9.565 (VIOLATED) ;
+--------------------+-------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; 0.002  ;       ;             ;            ;       ;       ;
; Data Delay                ; 10.605 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 16    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.923       ; 100        ; 2.923 ; 2.923 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 17    ; 5.974       ; 56         ; 0.000 ; 1.426 ;
;    Cell                   ;        ; 18    ; 4.354       ; 41         ; 0.000 ; 0.517 ;
;    uTco                   ;        ; 1     ; 0.277       ; 2          ; 0.277 ; 0.277 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.925       ; 100        ; 2.925 ; 2.925 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                 ;
+----------+---------+----+------+--------+--------------------+----------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location           ; Element                                            ;
+----------+---------+----+------+--------+--------------------+----------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                    ; launch edge time                                   ;
; 2.923    ; 2.923   ;    ;      ;        ;                    ; clock path                                         ;
;   2.923  ;   2.923 ; R  ;      ;        ;                    ; clock network delay                                ;
; 13.528   ; 10.605  ;    ;      ;        ;                    ; data path                                          ;
;   3.200  ;   0.277 ;    ; uTco ; 1      ; LCFF_X44_Y33_N5    ; valid[0]                                           ;
;   3.200  ;   0.000 ; RR ; CELL ; 87     ; LCFF_X44_Y33_N5    ; reg_valid_0_|regout                                ;
;   3.849  ;   0.649 ; RR ; IC   ; 1      ; LCCOMB_X44_Y33_N2  ; ix28679z52926|datab                                ;
;   4.310  ;   0.461 ; RF ; CELL ; 32     ; LCCOMB_X44_Y33_N2  ; ix28679z52926|combout                              ;
;   5.736  ;   1.426 ; FF ; IC   ; 1      ; LCCOMB_X44_Y33_N6  ; ix28679z52947|datad                                ;
;   5.914  ;   0.178 ; FF ; CELL ; 2      ; LCCOMB_X44_Y33_N6  ; ix28679z52947|combout                              ;
;   7.288  ;   1.374 ; FF ; IC   ; 1      ; LCCOMB_X44_Y33_N16 ; stage1|ix15254z52935|datab                         ;
;   7.783  ;   0.495 ; FR ; CELL ; 1      ; LCCOMB_X44_Y33_N16 ; stage1|ix15254z52935|cout                          ;
;   7.783  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X44_Y33_N18 ; stage1|ix15254z52934|cin                           ;
;   7.863  ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X44_Y33_N18 ; stage1|ix15254z52934|cout                          ;
;   7.863  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X44_Y33_N20 ; stage1|ix15254z52933|cin                           ;
;   7.943  ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X44_Y33_N20 ; stage1|ix15254z52933|cout                          ;
;   7.943  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X44_Y33_N22 ; stage1|ix15254z52932|cin                           ;
;   8.023  ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X44_Y33_N22 ; stage1|ix15254z52932|cout                          ;
;   8.023  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X44_Y33_N24 ; stage1|ix15254z52931|cin                           ;
;   8.103  ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X44_Y33_N24 ; stage1|ix15254z52931|cout                          ;
;   8.103  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X44_Y33_N26 ; stage1|ix15254z52930|cin                           ;
;   8.183  ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X44_Y33_N26 ; stage1|ix15254z52930|cout                          ;
;   8.183  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X44_Y33_N28 ; stage1|ix15254z52929|cin                           ;
;   8.263  ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X44_Y33_N28 ; stage1|ix15254z52929|cout                          ;
;   8.263  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X44_Y33_N30 ; stage1|ix15254z52928|cin                           ;
;   8.721  ;   0.458 ; RR ; CELL ; 10     ; LCCOMB_X44_Y33_N30 ; stage1|ix15254z52928|combout                       ;
;   9.560  ;   0.839 ; RR ; IC   ; 1      ; LCCOMB_X45_Y33_N22 ; stage1|ix15254z52937|datad                         ;
;   9.738  ;   0.178 ; RR ; CELL ; 1      ; LCCOMB_X45_Y33_N22 ; stage1|ix15254z52937|combout                       ;
;   11.117 ;   1.379 ; RR ; IC   ; 2      ; LCCOMB_X44_Y34_N20 ; stage1|o_max_add_stage1_add9_1_ix15254z52936|datab ;
;   11.612 ;   0.495 ; RR ; CELL ; 1      ; LCCOMB_X44_Y34_N20 ; stage1|o_max_add_stage1_add9_1_ix15254z52936|cout  ;
;   11.612 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X44_Y34_N22 ; stage1|o_max_add_stage1_add9_1_ix15254z52926|cin   ;
;   11.692 ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X44_Y34_N22 ; stage1|o_max_add_stage1_add9_1_ix15254z52926|cout  ;
;   11.692 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X44_Y34_N24 ; stage1|ix15254z52925|cin                           ;
;   12.150 ;   0.458 ; FR ; CELL ; 1      ; LCCOMB_X44_Y34_N24 ; stage1|ix15254z52925|combout                       ;
;   12.457 ;   0.307 ; RR ; IC   ; 2      ; LCCOMB_X44_Y34_N28 ; stage1|o_max_add_stage1_add9_1_ix15254z52924|dataa ;
;   12.974 ;   0.517 ; RF ; CELL ; 1      ; LCCOMB_X44_Y34_N28 ; stage1|o_max_add_stage1_add9_1_ix15254z52924|cout  ;
;   12.974 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X44_Y34_N30 ; stage1|ix15254z52923|cin                           ;
;   13.432 ;   0.458 ; FR ; CELL ; 1      ; LCCOMB_X44_Y34_N30 ; stage1|ix15254z52923|combout                       ;
;   13.432 ;   0.000 ; RR ; IC   ; 1      ; LCFF_X44_Y34_N31   ; reg_r3_9_|datain                                   ;
;   13.528 ;   0.096 ; RR ; CELL ; 1      ; LCFF_X44_Y34_N31   ; r3[9]                                              ;
+----------+---------+----+------+--------+--------------------+----------------------------------------------------+

+---------------------------------------------------------------------------------+
; Data Required Path                                                              ;
+---------+---------+----+------+--------+------------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location         ; Element             ;
+---------+---------+----+------+--------+------------------+---------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                  ; latch edge time     ;
; 3.925   ; 2.925   ;    ;      ;        ;                  ; clock path          ;
;   3.925 ;   2.925 ; R  ;      ;        ;                  ; clock network delay ;
; 3.963   ; 0.038   ;    ; uTsu ; 1      ; LCFF_X44_Y34_N31 ; r3[9]               ;
+---------+---------+----+------+--------+------------------+---------------------+


Path #2: Setup slack is -9.407 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; valid[2]          ;
; To Node            ; r3[9]             ;
; Launch Clock       ; i_clock           ;
; Latch Clock        ; i_clock           ;
; Data Arrival Time  ; 13.370            ;
; Data Required Time ; 3.963             ;
; Slack              ; -9.407 (VIOLATED) ;
+--------------------+-------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; 0.002  ;       ;             ;            ;       ;       ;
; Data Delay                ; 10.447 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 15    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.923       ; 100        ; 2.923 ; 2.923 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 16    ; 5.537       ; 53         ; 0.000 ; 1.674 ;
;    Cell                   ;        ; 17    ; 4.633       ; 44         ; 0.000 ; 0.521 ;
;    uTco                   ;        ; 1     ; 0.277       ; 2          ; 0.277 ; 0.277 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.925       ; 100        ; 2.925 ; 2.925 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                 ;
+----------+---------+----+------+--------+--------------------+----------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location           ; Element                                            ;
+----------+---------+----+------+--------+--------------------+----------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                    ; launch edge time                                   ;
; 2.923    ; 2.923   ;    ;      ;        ;                    ; clock path                                         ;
;   2.923  ;   2.923 ; R  ;      ;        ;                    ; clock network delay                                ;
; 13.370   ; 10.447  ;    ;      ;        ;                    ; data path                                          ;
;   3.200  ;   0.277 ;    ; uTco ; 1      ; LCFF_X44_Y33_N3    ; valid[2]                                           ;
;   3.200  ;   0.000 ; FF ; CELL ; 62     ; LCFF_X44_Y33_N3    ; reg_valid_2_|regout                                ;
;   4.874  ;   1.674 ; FF ; IC   ; 1      ; LCCOMB_X43_Y33_N18 ; ix28679z52970|dataa                                ;
;   5.329  ;   0.455 ; FR ; CELL ; 1      ; LCCOMB_X43_Y33_N18 ; ix28679z52970|combout                              ;
;   5.865  ;   0.536 ; RR ; IC   ; 1      ; LCCOMB_X44_Y33_N14 ; ix28679z52968|datab                                ;
;   6.386  ;   0.521 ; RR ; CELL ; 2      ; LCCOMB_X44_Y33_N14 ; ix28679z52968|combout                              ;
;   7.188  ;   0.802 ; RR ; IC   ; 1      ; LCCOMB_X44_Y33_N18 ; stage1|ix15254z52934|dataa                         ;
;   7.705  ;   0.517 ; RF ; CELL ; 1      ; LCCOMB_X44_Y33_N18 ; stage1|ix15254z52934|cout                          ;
;   7.705  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X44_Y33_N20 ; stage1|ix15254z52933|cin                           ;
;   7.785  ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X44_Y33_N20 ; stage1|ix15254z52933|cout                          ;
;   7.785  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X44_Y33_N22 ; stage1|ix15254z52932|cin                           ;
;   7.865  ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X44_Y33_N22 ; stage1|ix15254z52932|cout                          ;
;   7.865  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X44_Y33_N24 ; stage1|ix15254z52931|cin                           ;
;   7.945  ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X44_Y33_N24 ; stage1|ix15254z52931|cout                          ;
;   7.945  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X44_Y33_N26 ; stage1|ix15254z52930|cin                           ;
;   8.025  ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X44_Y33_N26 ; stage1|ix15254z52930|cout                          ;
;   8.025  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X44_Y33_N28 ; stage1|ix15254z52929|cin                           ;
;   8.105  ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X44_Y33_N28 ; stage1|ix15254z52929|cout                          ;
;   8.105  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X44_Y33_N30 ; stage1|ix15254z52928|cin                           ;
;   8.563  ;   0.458 ; RR ; CELL ; 10     ; LCCOMB_X44_Y33_N30 ; stage1|ix15254z52928|combout                       ;
;   9.402  ;   0.839 ; RR ; IC   ; 1      ; LCCOMB_X45_Y33_N22 ; stage1|ix15254z52937|datad                         ;
;   9.580  ;   0.178 ; RR ; CELL ; 1      ; LCCOMB_X45_Y33_N22 ; stage1|ix15254z52937|combout                       ;
;   10.959 ;   1.379 ; RR ; IC   ; 2      ; LCCOMB_X44_Y34_N20 ; stage1|o_max_add_stage1_add9_1_ix15254z52936|datab ;
;   11.454 ;   0.495 ; RR ; CELL ; 1      ; LCCOMB_X44_Y34_N20 ; stage1|o_max_add_stage1_add9_1_ix15254z52936|cout  ;
;   11.454 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X44_Y34_N22 ; stage1|o_max_add_stage1_add9_1_ix15254z52926|cin   ;
;   11.534 ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X44_Y34_N22 ; stage1|o_max_add_stage1_add9_1_ix15254z52926|cout  ;
;   11.534 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X44_Y34_N24 ; stage1|ix15254z52925|cin                           ;
;   11.992 ;   0.458 ; FR ; CELL ; 1      ; LCCOMB_X44_Y34_N24 ; stage1|ix15254z52925|combout                       ;
;   12.299 ;   0.307 ; RR ; IC   ; 2      ; LCCOMB_X44_Y34_N28 ; stage1|o_max_add_stage1_add9_1_ix15254z52924|dataa ;
;   12.816 ;   0.517 ; RF ; CELL ; 1      ; LCCOMB_X44_Y34_N28 ; stage1|o_max_add_stage1_add9_1_ix15254z52924|cout  ;
;   12.816 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X44_Y34_N30 ; stage1|ix15254z52923|cin                           ;
;   13.274 ;   0.458 ; FR ; CELL ; 1      ; LCCOMB_X44_Y34_N30 ; stage1|ix15254z52923|combout                       ;
;   13.274 ;   0.000 ; RR ; IC   ; 1      ; LCFF_X44_Y34_N31   ; reg_r3_9_|datain                                   ;
;   13.370 ;   0.096 ; RR ; CELL ; 1      ; LCFF_X44_Y34_N31   ; r3[9]                                              ;
+----------+---------+----+------+--------+--------------------+----------------------------------------------------+

+---------------------------------------------------------------------------------+
; Data Required Path                                                              ;
+---------+---------+----+------+--------+------------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location         ; Element             ;
+---------+---------+----+------+--------+------------------+---------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                  ; latch edge time     ;
; 3.925   ; 2.925   ;    ;      ;        ;                  ; clock path          ;
;   3.925 ;   2.925 ; R  ;      ;        ;                  ; clock network delay ;
; 3.963   ; 0.038   ;    ; uTsu ; 1      ; LCFF_X44_Y34_N31 ; r3[9]               ;
+---------+---------+----+------+--------+------------------+---------------------+


Path #3: Setup slack is -9.276 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; valid[1]          ;
; To Node            ; r3[9]             ;
; Launch Clock       ; i_clock           ;
; Latch Clock        ; i_clock           ;
; Data Arrival Time  ; 13.239            ;
; Data Required Time ; 3.963             ;
; Slack              ; -9.276 (VIOLATED) ;
+--------------------+-------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; 0.002  ;       ;             ;            ;       ;       ;
; Data Delay                ; 10.316 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 16    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.923       ; 100        ; 2.923 ; 2.923 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 17    ; 5.969       ; 57         ; 0.000 ; 1.426 ;
;    Cell                   ;        ; 18    ; 4.070       ; 39         ; 0.000 ; 0.517 ;
;    uTco                   ;        ; 1     ; 0.277       ; 2          ; 0.277 ; 0.277 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.925       ; 100        ; 2.925 ; 2.925 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                 ;
+----------+---------+----+------+--------+--------------------+----------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location           ; Element                                            ;
+----------+---------+----+------+--------+--------------------+----------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                    ; launch edge time                                   ;
; 2.923    ; 2.923   ;    ;      ;        ;                    ; clock path                                         ;
;   2.923  ;   2.923 ; R  ;      ;        ;                    ; clock network delay                                ;
; 13.239   ; 10.316  ;    ;      ;        ;                    ; data path                                          ;
;   3.200  ;   0.277 ;    ; uTco ; 1      ; LCFF_X44_Y33_N9    ; valid[1]                                           ;
;   3.200  ;   0.000 ; RR ; CELL ; 91     ; LCFF_X44_Y33_N9    ; reg_valid_1_|regout                                ;
;   3.844  ;   0.644 ; RR ; IC   ; 1      ; LCCOMB_X44_Y33_N2  ; ix28679z52926|datad                                ;
;   4.021  ;   0.177 ; RF ; CELL ; 32     ; LCCOMB_X44_Y33_N2  ; ix28679z52926|combout                              ;
;   5.447  ;   1.426 ; FF ; IC   ; 1      ; LCCOMB_X44_Y33_N6  ; ix28679z52947|datad                                ;
;   5.625  ;   0.178 ; FF ; CELL ; 2      ; LCCOMB_X44_Y33_N6  ; ix28679z52947|combout                              ;
;   6.999  ;   1.374 ; FF ; IC   ; 1      ; LCCOMB_X44_Y33_N16 ; stage1|ix15254z52935|datab                         ;
;   7.494  ;   0.495 ; FR ; CELL ; 1      ; LCCOMB_X44_Y33_N16 ; stage1|ix15254z52935|cout                          ;
;   7.494  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X44_Y33_N18 ; stage1|ix15254z52934|cin                           ;
;   7.574  ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X44_Y33_N18 ; stage1|ix15254z52934|cout                          ;
;   7.574  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X44_Y33_N20 ; stage1|ix15254z52933|cin                           ;
;   7.654  ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X44_Y33_N20 ; stage1|ix15254z52933|cout                          ;
;   7.654  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X44_Y33_N22 ; stage1|ix15254z52932|cin                           ;
;   7.734  ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X44_Y33_N22 ; stage1|ix15254z52932|cout                          ;
;   7.734  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X44_Y33_N24 ; stage1|ix15254z52931|cin                           ;
;   7.814  ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X44_Y33_N24 ; stage1|ix15254z52931|cout                          ;
;   7.814  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X44_Y33_N26 ; stage1|ix15254z52930|cin                           ;
;   7.894  ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X44_Y33_N26 ; stage1|ix15254z52930|cout                          ;
;   7.894  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X44_Y33_N28 ; stage1|ix15254z52929|cin                           ;
;   7.974  ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X44_Y33_N28 ; stage1|ix15254z52929|cout                          ;
;   7.974  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X44_Y33_N30 ; stage1|ix15254z52928|cin                           ;
;   8.432  ;   0.458 ; RR ; CELL ; 10     ; LCCOMB_X44_Y33_N30 ; stage1|ix15254z52928|combout                       ;
;   9.271  ;   0.839 ; RR ; IC   ; 1      ; LCCOMB_X45_Y33_N22 ; stage1|ix15254z52937|datad                         ;
;   9.449  ;   0.178 ; RR ; CELL ; 1      ; LCCOMB_X45_Y33_N22 ; stage1|ix15254z52937|combout                       ;
;   10.828 ;   1.379 ; RR ; IC   ; 2      ; LCCOMB_X44_Y34_N20 ; stage1|o_max_add_stage1_add9_1_ix15254z52936|datab ;
;   11.323 ;   0.495 ; RR ; CELL ; 1      ; LCCOMB_X44_Y34_N20 ; stage1|o_max_add_stage1_add9_1_ix15254z52936|cout  ;
;   11.323 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X44_Y34_N22 ; stage1|o_max_add_stage1_add9_1_ix15254z52926|cin   ;
;   11.403 ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X44_Y34_N22 ; stage1|o_max_add_stage1_add9_1_ix15254z52926|cout  ;
;   11.403 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X44_Y34_N24 ; stage1|ix15254z52925|cin                           ;
;   11.861 ;   0.458 ; FR ; CELL ; 1      ; LCCOMB_X44_Y34_N24 ; stage1|ix15254z52925|combout                       ;
;   12.168 ;   0.307 ; RR ; IC   ; 2      ; LCCOMB_X44_Y34_N28 ; stage1|o_max_add_stage1_add9_1_ix15254z52924|dataa ;
;   12.685 ;   0.517 ; RF ; CELL ; 1      ; LCCOMB_X44_Y34_N28 ; stage1|o_max_add_stage1_add9_1_ix15254z52924|cout  ;
;   12.685 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X44_Y34_N30 ; stage1|ix15254z52923|cin                           ;
;   13.143 ;   0.458 ; FR ; CELL ; 1      ; LCCOMB_X44_Y34_N30 ; stage1|ix15254z52923|combout                       ;
;   13.143 ;   0.000 ; RR ; IC   ; 1      ; LCFF_X44_Y34_N31   ; reg_r3_9_|datain                                   ;
;   13.239 ;   0.096 ; RR ; CELL ; 1      ; LCFF_X44_Y34_N31   ; r3[9]                                              ;
+----------+---------+----+------+--------+--------------------+----------------------------------------------------+

+---------------------------------------------------------------------------------+
; Data Required Path                                                              ;
+---------+---------+----+------+--------+------------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location         ; Element             ;
+---------+---------+----+------+--------+------------------+---------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                  ; latch edge time     ;
; 3.925   ; 2.925   ;    ;      ;        ;                  ; clock path          ;
;   3.925 ;   2.925 ; R  ;      ;        ;                  ; clock network delay ;
; 3.963   ; 0.038   ;    ; uTsu ; 1      ; LCFF_X44_Y34_N31 ; r3[9]               ;
+---------+---------+----+------+--------+------------------+---------------------+


Path #4: Setup slack is -9.132 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; valid[0]          ;
; To Node            ; r3[8]             ;
; Launch Clock       ; i_clock           ;
; Latch Clock        ; i_clock           ;
; Data Arrival Time  ; 13.095            ;
; Data Required Time ; 3.963             ;
; Slack              ; -9.132 (VIOLATED) ;
+--------------------+-------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; 0.002  ;       ;             ;            ;       ;       ;
; Data Delay                ; 10.172 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 15    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.923       ; 100        ; 2.923 ; 2.923 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 16    ; 5.974       ; 58         ; 0.000 ; 1.426 ;
;    Cell                   ;        ; 17    ; 3.921       ; 38         ; 0.000 ; 0.542 ;
;    uTco                   ;        ; 1     ; 0.277       ; 2          ; 0.277 ; 0.277 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.925       ; 100        ; 2.925 ; 2.925 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                   ;
+----------+---------+----+------+--------+--------------------+------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location           ; Element                                              ;
+----------+---------+----+------+--------+--------------------+------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                    ; launch edge time                                     ;
; 2.923    ; 2.923   ;    ;      ;        ;                    ; clock path                                           ;
;   2.923  ;   2.923 ; R  ;      ;        ;                    ; clock network delay                                  ;
; 13.095   ; 10.172  ;    ;      ;        ;                    ; data path                                            ;
;   3.200  ;   0.277 ;    ; uTco ; 1      ; LCFF_X44_Y33_N5    ; valid[0]                                             ;
;   3.200  ;   0.000 ; RR ; CELL ; 87     ; LCFF_X44_Y33_N5    ; reg_valid_0_|regout                                  ;
;   3.849  ;   0.649 ; RR ; IC   ; 1      ; LCCOMB_X44_Y33_N2  ; ix28679z52926|datab                                  ;
;   4.310  ;   0.461 ; RF ; CELL ; 32     ; LCCOMB_X44_Y33_N2  ; ix28679z52926|combout                                ;
;   5.736  ;   1.426 ; FF ; IC   ; 1      ; LCCOMB_X44_Y33_N6  ; ix28679z52947|datad                                  ;
;   5.914  ;   0.178 ; FF ; CELL ; 2      ; LCCOMB_X44_Y33_N6  ; ix28679z52947|combout                                ;
;   7.288  ;   1.374 ; FF ; IC   ; 1      ; LCCOMB_X44_Y33_N16 ; stage1|ix15254z52935|datab                           ;
;   7.783  ;   0.495 ; FR ; CELL ; 1      ; LCCOMB_X44_Y33_N16 ; stage1|ix15254z52935|cout                            ;
;   7.783  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X44_Y33_N18 ; stage1|ix15254z52934|cin                             ;
;   7.863  ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X44_Y33_N18 ; stage1|ix15254z52934|cout                            ;
;   7.863  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X44_Y33_N20 ; stage1|ix15254z52933|cin                             ;
;   7.943  ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X44_Y33_N20 ; stage1|ix15254z52933|cout                            ;
;   7.943  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X44_Y33_N22 ; stage1|ix15254z52932|cin                             ;
;   8.023  ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X44_Y33_N22 ; stage1|ix15254z52932|cout                            ;
;   8.023  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X44_Y33_N24 ; stage1|ix15254z52931|cin                             ;
;   8.103  ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X44_Y33_N24 ; stage1|ix15254z52931|cout                            ;
;   8.103  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X44_Y33_N26 ; stage1|ix15254z52930|cin                             ;
;   8.183  ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X44_Y33_N26 ; stage1|ix15254z52930|cout                            ;
;   8.183  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X44_Y33_N28 ; stage1|ix15254z52929|cin                             ;
;   8.263  ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X44_Y33_N28 ; stage1|ix15254z52929|cout                            ;
;   8.263  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X44_Y33_N30 ; stage1|ix15254z52928|cin                             ;
;   8.721  ;   0.458 ; RR ; CELL ; 10     ; LCCOMB_X44_Y33_N30 ; stage1|ix15254z52928|combout                         ;
;   9.560  ;   0.839 ; RR ; IC   ; 1      ; LCCOMB_X45_Y33_N22 ; stage1|ix15254z52937|datad                           ;
;   9.738  ;   0.178 ; RR ; CELL ; 1      ; LCCOMB_X45_Y33_N22 ; stage1|ix15254z52937|combout                         ;
;   11.117 ;   1.379 ; RR ; IC   ; 2      ; LCCOMB_X44_Y34_N20 ; stage1|o_max_add_stage1_add9_1_ix15254z52936|datab   ;
;   11.612 ;   0.495 ; RR ; CELL ; 1      ; LCCOMB_X44_Y34_N20 ; stage1|o_max_add_stage1_add9_1_ix15254z52936|cout    ;
;   11.612 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X44_Y34_N22 ; stage1|o_max_add_stage1_add9_1_ix15254z52926|cin     ;
;   11.692 ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X44_Y34_N22 ; stage1|o_max_add_stage1_add9_1_ix15254z52926|cout    ;
;   11.692 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X44_Y34_N24 ; stage1|ix15254z52925|cin                             ;
;   12.150 ;   0.458 ; FR ; CELL ; 1      ; LCCOMB_X44_Y34_N24 ; stage1|ix15254z52925|combout                         ;
;   12.457 ;   0.307 ; RR ; IC   ; 2      ; LCCOMB_X44_Y34_N28 ; stage1|o_max_add_stage1_add9_1_ix15254z52924|dataa   ;
;   12.999 ;   0.542 ; RR ; CELL ; 1      ; LCCOMB_X44_Y34_N28 ; stage1|o_max_add_stage1_add9_1_ix15254z52924|combout ;
;   12.999 ;   0.000 ; RR ; IC   ; 1      ; LCFF_X44_Y34_N29   ; reg_r3_8_|datain                                     ;
;   13.095 ;   0.096 ; RR ; CELL ; 1      ; LCFF_X44_Y34_N29   ; r3[8]                                                ;
+----------+---------+----+------+--------+--------------------+------------------------------------------------------+

+---------------------------------------------------------------------------------+
; Data Required Path                                                              ;
+---------+---------+----+------+--------+------------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location         ; Element             ;
+---------+---------+----+------+--------+------------------+---------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                  ; latch edge time     ;
; 3.925   ; 2.925   ;    ;      ;        ;                  ; clock path          ;
;   3.925 ;   2.925 ; R  ;      ;        ;                  ; clock network delay ;
; 3.963   ; 0.038   ;    ; uTsu ; 1      ; LCFF_X44_Y34_N29 ; r3[8]               ;
+---------+---------+----+------+--------+------------------+---------------------+


Path #5: Setup slack is -9.067 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; e[0]              ;
; To Node            ; r3[9]             ;
; Launch Clock       ; i_clock           ;
; Latch Clock        ; i_clock           ;
; Data Arrival Time  ; 13.030            ;
; Data Required Time ; 3.963             ;
; Slack              ; -9.067 (VIOLATED) ;
+--------------------+-------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.001 ;       ;             ;            ;       ;       ;
; Data Delay                ; 10.104 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 16    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.926       ; 100        ; 2.926 ; 2.926 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 17    ; 5.413       ; 53         ; 0.000 ; 1.379 ;
;    Cell                   ;        ; 18    ; 4.414       ; 43         ; 0.000 ; 0.521 ;
;    uTco                   ;        ; 1     ; 0.277       ; 2          ; 0.277 ; 0.277 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.925       ; 100        ; 2.925 ; 2.925 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                 ;
+----------+---------+----+------+--------+--------------------+----------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location           ; Element                                            ;
+----------+---------+----+------+--------+--------------------+----------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                    ; launch edge time                                   ;
; 2.926    ; 2.926   ;    ;      ;        ;                    ; clock path                                         ;
;   2.926  ;   2.926 ; R  ;      ;        ;                    ; clock network delay                                ;
; 13.030   ; 10.104  ;    ;      ;        ;                    ; data path                                          ;
;   3.203  ;   0.277 ;    ; uTco ; 1      ; LCFF_X45_Y34_N7    ; e[0]                                               ;
;   3.203  ;   0.000 ; FF ; CELL ; 3      ; LCFF_X45_Y34_N7    ; reg_e_0_|regout                                    ;
;   4.424  ;   1.221 ; FF ; IC   ; 1      ; LCCOMB_X44_Y33_N4  ; ix28679z52949|datad                                ;
;   4.602  ;   0.178 ; FF ; CELL ; 1      ; LCCOMB_X44_Y33_N4  ; ix28679z52949|combout                              ;
;   4.895  ;   0.293 ; FF ; IC   ; 1      ; LCCOMB_X44_Y33_N6  ; ix28679z52947|datab                                ;
;   5.416  ;   0.521 ; FF ; CELL ; 2      ; LCCOMB_X44_Y33_N6  ; ix28679z52947|combout                              ;
;   6.790  ;   1.374 ; FF ; IC   ; 1      ; LCCOMB_X44_Y33_N16 ; stage1|ix15254z52935|datab                         ;
;   7.285  ;   0.495 ; FR ; CELL ; 1      ; LCCOMB_X44_Y33_N16 ; stage1|ix15254z52935|cout                          ;
;   7.285  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X44_Y33_N18 ; stage1|ix15254z52934|cin                           ;
;   7.365  ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X44_Y33_N18 ; stage1|ix15254z52934|cout                          ;
;   7.365  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X44_Y33_N20 ; stage1|ix15254z52933|cin                           ;
;   7.445  ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X44_Y33_N20 ; stage1|ix15254z52933|cout                          ;
;   7.445  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X44_Y33_N22 ; stage1|ix15254z52932|cin                           ;
;   7.525  ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X44_Y33_N22 ; stage1|ix15254z52932|cout                          ;
;   7.525  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X44_Y33_N24 ; stage1|ix15254z52931|cin                           ;
;   7.605  ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X44_Y33_N24 ; stage1|ix15254z52931|cout                          ;
;   7.605  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X44_Y33_N26 ; stage1|ix15254z52930|cin                           ;
;   7.685  ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X44_Y33_N26 ; stage1|ix15254z52930|cout                          ;
;   7.685  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X44_Y33_N28 ; stage1|ix15254z52929|cin                           ;
;   7.765  ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X44_Y33_N28 ; stage1|ix15254z52929|cout                          ;
;   7.765  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X44_Y33_N30 ; stage1|ix15254z52928|cin                           ;
;   8.223  ;   0.458 ; RR ; CELL ; 10     ; LCCOMB_X44_Y33_N30 ; stage1|ix15254z52928|combout                       ;
;   9.062  ;   0.839 ; RR ; IC   ; 1      ; LCCOMB_X45_Y33_N22 ; stage1|ix15254z52937|datad                         ;
;   9.240  ;   0.178 ; RR ; CELL ; 1      ; LCCOMB_X45_Y33_N22 ; stage1|ix15254z52937|combout                       ;
;   10.619 ;   1.379 ; RR ; IC   ; 2      ; LCCOMB_X44_Y34_N20 ; stage1|o_max_add_stage1_add9_1_ix15254z52936|datab ;
;   11.114 ;   0.495 ; RR ; CELL ; 1      ; LCCOMB_X44_Y34_N20 ; stage1|o_max_add_stage1_add9_1_ix15254z52936|cout  ;
;   11.114 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X44_Y34_N22 ; stage1|o_max_add_stage1_add9_1_ix15254z52926|cin   ;
;   11.194 ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X44_Y34_N22 ; stage1|o_max_add_stage1_add9_1_ix15254z52926|cout  ;
;   11.194 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X44_Y34_N24 ; stage1|ix15254z52925|cin                           ;
;   11.652 ;   0.458 ; FR ; CELL ; 1      ; LCCOMB_X44_Y34_N24 ; stage1|ix15254z52925|combout                       ;
;   11.959 ;   0.307 ; RR ; IC   ; 2      ; LCCOMB_X44_Y34_N28 ; stage1|o_max_add_stage1_add9_1_ix15254z52924|dataa ;
;   12.476 ;   0.517 ; RF ; CELL ; 1      ; LCCOMB_X44_Y34_N28 ; stage1|o_max_add_stage1_add9_1_ix15254z52924|cout  ;
;   12.476 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X44_Y34_N30 ; stage1|ix15254z52923|cin                           ;
;   12.934 ;   0.458 ; FR ; CELL ; 1      ; LCCOMB_X44_Y34_N30 ; stage1|ix15254z52923|combout                       ;
;   12.934 ;   0.000 ; RR ; IC   ; 1      ; LCFF_X44_Y34_N31   ; reg_r3_9_|datain                                   ;
;   13.030 ;   0.096 ; RR ; CELL ; 1      ; LCFF_X44_Y34_N31   ; r3[9]                                              ;
+----------+---------+----+------+--------+--------------------+----------------------------------------------------+

+---------------------------------------------------------------------------------+
; Data Required Path                                                              ;
+---------+---------+----+------+--------+------------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location         ; Element             ;
+---------+---------+----+------+--------+------------------+---------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                  ; latch edge time     ;
; 3.925   ; 2.925   ;    ;      ;        ;                  ; clock path          ;
;   3.925 ;   2.925 ; R  ;      ;        ;                  ; clock network delay ;
; 3.963   ; 0.038   ;    ; uTsu ; 1      ; LCFF_X44_Y34_N31 ; r3[9]               ;
+---------+---------+----+------+--------+------------------+---------------------+


