<!DOCTYPE doctype PUBLIC "-//w3c//dtd html 4.0 transitional//en">
<html>
<head>
                                        
  <meta http-equiv="Content-Type"
 content="text/html; charset=iso-8859-1">
                                        
  <meta name="GENERATOR"
 content="Mozilla/4.72 [en] (X11; U; AIX 4.3) [Netscape]">
  <title>Registro Fondamenti di Informatica - Ing. Meccanica</title>
</head>
  <body bgcolor="#ffcc66" text="#000000" link="#0000ee" alink="#0000ee"
 vlink="#551a8b">
                    
<center><font color="#330033"><b><font size="+1">REGISTRO DELLE LEZIONI</font></b>
     <br>
         <b><font size="+1">Calcolatori Elettronici</font></b><b><font
 size="+1">  a.a. 2002/2003 - sede di Latina<br>
         </font></b><i>docente: R. Beraldi</i></font></center>
                    
<p><br>
                   
<table border="1" cols="3" width="100%" nosave="">
          <tbody>
             <tr>
          <td width="10%">                                              
                 
      <center><b><font color="#000066">LEZIONE [GIORNO]</font>&nbsp;</b></center>
          </td>
           <td>                                                          
     
      <center><b>ARGOMENTO E RIFERIMENTI</b></center>
          </td>
           <td>                                                          
     
      <center><b>COSA SI DOVREBBE SAPERE DOPO LA LEZIONE</b></center>
          </td>
          </tr>
           <tr>
          <td><b>1.</b> [2.05.03]</td>
           <td>                                                         
     
      <div align="left">   <li> Presentazione del corso e breve storia dei 
    calcolatori&nbsp;</li>
               </div>
                                                                        
 
      <div align="left"><li> Il sistema di numerazione posizionale&nbsp;</li>
               </div>
           <br>
         [PH] 1.8, [RC] Cap I, da I.1.1 da I.1.5 &nbsp;<br>
               </td>
           <td> <li> Le tappe principali che hanno portato all'architettura 
 di  von Neumann&nbsp;</li>
               <li>Le caratteristiche dell'architettura di von Neumann: memorizzazione 
    del programma e dei dati, uso di valori binari.&nbsp;</li>
               <li>Le propriet&agrave; del sistema di numerazione posizionale</li>
               </td>
             </tr>
             <tr>
               <td valign="top"><b>2</b> [8.05.03]<br>
               <br>
            </td>
               <td valign="top">                                        
       
      <ul>
               <li>Conversione fra basi </li>
               <li>Rappresentazione di numeri naturali ed operazioni aritmetiche</li>
                                                       
      </ul>
             <br>
       [RC] Cap I, tranne I.3.5, [PH] 4.1,4.2, 4.3<br>
             </td>
               <td valign="top">                                        
       
      <ul>
               <li>&nbsp;Saper rappresentare un numero in basi diverse</li>
               <li>&nbsp;Saper eseguire le quattro operazioni  aritmetiche
 sui   numeri naturali</li>
                                                       
      </ul>
             <br>
               </td>
             </tr>
           <tr>
             <td valign="top"><b>3</b> [9.05.03]<br>
             </td>
             <td valign="top">                                           
     
      <ul>
               <li>Rappresentazione di numeri con segno ed operazione di
complementazione</li>
               <li>Virgola mobile (IEEE 754) ed operazioni aritmentiche </li>
               <li>Nozioni di base sui codici</li>
                                                       
      </ul>
             <br>
             <br>
       [RC], Cap I, tranne I.3.5, lettura I.3.4, [PH] 4.8<br>
             </td>
             <td valign="top">                                           
     
      <ul>
               <li>&nbsp;Conoscere le proprieta' delle rappresentazioni in
 complemento   alla base e virgola mobile (range di valori,&nbsp; precisione,..)</li>
               <li>&nbsp;Conoscere e saper applicare i metodi per la rappresentazione 
   in complemento alla base e virgola mobile</li>
               <li>&nbsp;La nozione di codice ridondante, irridondante, ambiguo 
   e le carratteristiche dei codici ASCII, BCD, Gray,Hamming  </li>
                                                       
      </ul>
             </td>
           </tr>
         <tr>
           <td valign="top"><b>4</b> [15.5.03]<br>
           </td>
           <td valign="top">                                   
      <ul>
             <li>Algebra di Boole</li>
            <li>Porte logiche<br>
            </li>
             <li>Sintesi a 2 livelli</li>
                                       
      </ul>
          <span style="font-size: 12pt;">[RC] II<span class="SpellE">.1</span>, 
  II<span class="SpellE">.2</span>, II<span class="SpellE">.4</span>, [PH]
  app. B<span class="SpellE">.2</span></span><br>
           </td>
           <td valign="top">                                   
      <ul>
             <li>Saper applicare l'algebra di Boole alle combinatorie</li>
            <li>Conoscere le porte logiche e relative proprieta'<br>
            </li>
            <li>Saper effettuare la sintesi di una funzione di commutazione 
 in  forma canonica SP ed PS</li>
                                       
      </ul>
           </td>
         </tr>
         <tr>
           <td valign="top"><b>5</b> [16.5.03]<br>
           </td>
           <td valign="top">                                   
      <ul>
             <li>Moduli combinatori di base</li>
                               
      </ul>
          <span style="font-size: 12pt;">[RC] II<span class="SpellE">.5</span>, 
  III<span class="SpellE">.2.2</span>, III<span class="SpellE">.2.5</span>,
  III<span class="SpellE">.2.6</span>, III<span class="SpellE">.3.intr</span><span
 class="GramE">.,</span> III<span class="SpellE">.3.2</span>, V<span
 class="SpellE">.1</span>, V<span class="SpellE">.2.1</span><o:p></o:p></span><span
 style="font-size: 12pt;">V<span class="SpellE">.3</span>, V<span
 class="SpellE">.4.1</span>, V<span class="SpellE">.5.1</span> e [PH] 4.5<span
 class="GramE"> ,</span>B<span class="SpellE">.3</span></span><b
 style=""><span style="font-size: 12pt;"><span class="SpellE"> </span></span></b> 
        </td>
           <td valign="top">                            
      <ul>
            <li>Conoscere il funzionamento e le caratteristiche dei circuiti
  combinatori di base: mux, demux, codificatore, decodificatore, HA, FA,
Ripple   Carry Adder, Lookahead Carry Adder<br>
            </li>
                               
      </ul>
          </td>
         </tr>
        <tr>
          <td valign="top"><b>6.</b> [22.5.03]<br>
          </td>
          <td valign="top">                     
      <ul>
           <li>Realizzazione di una ALU</li>
                       
      </ul>
   [PH] 4.5<br>
         </td>
          <td valign="top">                     
      <ul>
           <li>Comprensione delle caratteristiche funzionali di una ALU</li>
           <li>Come realizzare una ALU mediante la tecnica bit-slice<br>
           </li>
                       
      </ul>
         </td>
        </tr>
        <tr>
          <td valign="top"><b>7</b>. [23.5.03]<br>
          </td>
          <td valign="top">                     
      <ul>
           <li>Circuiti sequenziali, latch, Flip-flop, Registri</li>
           <li>&nbsp;connessione fra ALU e registri nel PD32</li>
                       
      </ul>
   [PH] B.4, B.5, [PD] 2.2<br>
         </td>
          <td valign="top">                     
      <ul>
           <li>Comprensione del funzionamento dei latch S-R e D, Flip-flop
 D, delle tecniche di sincronizzazione, registri</li>
           <li>Comprensione dell'esecuzione dell'istruzione ADDW R2,R1 del
 PD32<br>
           </li>
                       
      </ul>
         </td>
        </tr>
      <tr>
        <td valign="top"><b>8.</b> [29.5.03]<br>
        </td>
        <td valign="top">              
      <ul>
          <li>Memorie ROM, RAM (SRAM,DRAM)</li>
          <li>Pipilene</li>
               
      </ul>
  [PH] 6.1 (solo introduzione), B.5, B.3<br>
  lucidi del corso <br>
  [RC] IV.1.1, IV.1.2<br>
        </td>
        <td valign="top">              
      <ul>
          <li>Comprensione del funzionamento e delle caratteristiche esterne
 (tempo di accesso, organizzazione, segnali di controllo, etc) delle memorie
 a sola lettura e lettura/scrittura</li>
          <li>Comprensione del mecchanismo base della pipeline come metodo
 per l'aumento della banda di calcolo<br>
          </li>
               
      </ul>
        </td>
      </tr>
      <tr>
        <td valign="top"><b>9.</b> [30.5.03]<br>
        </td>
        <td valign="top">              
      <ul>
          <li>Realizzazione della macchina di von Neumann nei moderni sistemi
 di calcolo </li>
          <li>CPU: scomposizione in parte controllo ed operativa, elementi
 di microprogrammazione, programmazione assembler</li>
               
      </ul>
  [PH] C, 3.9<br>
        </td>
        <td valign="top">              
      <ul>
          <li>Comprensione del significato di microprogrammazione, programmazione
 assembler, programmazione di alto livello&nbsp;</li>
          <li>Comprensione delle macchine a stati finiti di Moore e Mealy<br>
          </li>
               
      </ul>
        </td>
      </tr>
     <tr>
       <td valign="top"><b>10. </b>[5.6.03]<br>
       </td>
       <td valign="top">       
      <ul>
         <li>Processore PD-32 Organizzazione interna&nbsp;</li>
       
      </ul>
 [PD] Capitolo 2<br>
       </td>
       <td valign="top">       
      <ul>
         <li>Comprensione dei principi di progetto del PD-32</li>
         <li>Comprensione del&nbsp; funzionamento delle parti SCO e SCA e 
rispettivarelazione<br>
         </li>
       
      </ul>
       </td>
     </tr>
     <tr>
       <td valign="top"><b>11</b>. [6.6.03]<br>
       </td>
       <td valign="top">       
      <ul>
         <li>Processore PD-32: Assembler, Modalit&agrave; di indirizzamento, 
salti &nbsp;incodizionati e condizionati</li>
       
      </ul>
       <br>
 [PD] 4.1, Cap. 5<br>
       </td>
       <td valign="top">       
      <ul>
         <li>Saper utilizzare l'assembler PD-32 e l'ambiente di simulazione</li>
         <li>Comprensione delle attivit&agrave; associate all'esecuzione
di una istruzione macchina (numero accessi in memoria richiesti, etc.)<br>
         </li>
         <li>Comprensione dei modi di indirizzamento,</li>
         <li>Come usare i bit di stato nei salti condizionati&nbsp; <br>
         </li>
       
      </ul>
       </td>
     </tr>
    <tr>
      <td valign="top"><b>12.</b> [12.6.03]<br>
      </td>
      <td valign="top">
      <ul>
        <li>PD-32: &nbsp;Set istruzioni&nbsp;</li>
      </ul>
[PD] Cap 3, 4.2<br>
      </td>
      <td valign="top">
      <ul>
        <li>Comprensione del set istruzioni del PD-32 (tranne interfacciamento)<br>
        </li>
      </ul>
      </td>
    </tr>
    <tr>
      <td valign="top"><b>13. </b>[13.6.03]<br>
      </td>
      <td valign="top">
      <ul>
        <li>PD-32: Subroutine. Stack, passaggio di parametri, esempi</li>
      </ul>
[PD] 4.2.2<br>
      </td>
      <td valign="top">
      <ul>
        <li>Comprensione gestione delle subroutine <br>
        </li>
      </ul>
      </td>
    </tr>
    <tr>
      <td valign="top"><b>14.</b> [19.6.03]<br>
      </td>
      <td valign="top">
      <ul>
        <li>PD-32: Interfacciamento, Gestione I/O mediante busy waiting,
Gestione mediante interrupt (cenni), esempi</li>
        <li>BUS (cenni)&nbsp; <br>
        </li>
      </ul>
[PD] 4.3, [PH] 8.4, slides <br>
      </td>
      <td valign="top">
      <ul>
        <li>Comprensione dei problemi legati all'interfacciamento di dispositivi
esterni&nbsp;</li>
        <li>Comprensione della funzione e delle caratteristiche dei BUS <br>
        </li>
      </ul>
      </td>
    </tr>
    <tr>
      <td valign="top"><b>15.</b> [20.6.03]<br>
      </td>
      <td valign="top">
      <ul>
        <li>Memoria cache</li>
        <li>Misura delle prestazione dei sistemi</li>
      </ul>
[PH] 7.1, 7.2<br>
      </td>
      <td valign="top">
      <ul>
        <li>Comprensione del ruolo della cache nei sistemi di calcolo</li>
        <li>Comprensione dei problemi legati alla misura delle prestazioni,
delle metriche CPI, MIPS e dello SPEC2000<br>
        </li>
      </ul>
      </td>
    </tr>
                                   
  </tbody>         
</table>
         </p>
                 
<hr width="100%"> <br>
         <b><u>TESTI DI RIFERIMENTO</u></b> <br>
         &nbsp;         
<p><b>[PH]</b> &nbsp;<font face="Arial, Helvetica, sans-serif" size="2"><b>D.A. 
    Patterson,  J.L.      Hennessy: <i>Struttura, Organizzazione e Progetto 
  dei  Calcolatori</i>  - Edizioni      JACKSON LIBRI</b></font> </p>
                 
<p>  </p>
          <b>[RC] G.Cioffi: <i>Reti Combinatorie</i> - Edizioni SIDEREA&nbsp;</b> 
           
<p><b>[PD]</b><b><font face="Arial, Helvetica, sans-serif" size="2"> G. Cioffi, 
    A.  Jorno,      T. Villani: <i>Il Processore PD32</i> - Edizioni CASA 
EDITRICE     AMBROSIANA</font></b></p>
                 
<p><b><i></i></b><br>
         &nbsp; </p>
         <br>
         <br>
        <br>
       <br>
      <br>
     <br>
    <br>
   <br>
  <br>
 <br>
</body>
</html>
