 ![image-20220905150126309](https://pic.imgdb.cn/item/63159f0516f2c2beb1498cc0.png)

## 1.1 微机特点与发展

微型机的主要特点：

- 体积小、重量轻
- 价格低廉
- 可靠性高、结构灵活
- 应用面广

## 1.2 微型计算机分类

按规模分类，微型机分为单片机、个人计算机、笔记本电脑和掌上电脑

按微处理器的字长分类，分为4位、8位、16位、32位微处理器

## 1.3 微处理器、微型计算机和微型计算机系统

### 1.3.1 微处理器

CPU功能：

- 进行算术和逻辑运算
- 保存少量数据
- 能对指令进行译码并执行规定的动作
- 能和存储器、外设交换数据
- 提供整个系统所需要的定时和控制
- 可以响应其他部件发来的中断请求

![image-20220906001935247](https://pic.imgdb.cn/item/631621cf16f2c2beb1e614d2.png)

CPU内部：

- 算术逻辑部件
- 累加器和寄存器组
- 控制器
- CPU芯片还集成了浮点运算器、存储管理器和高速缓存等部件



**算术逻辑部件**

CPU内部的算术逻辑部件，也称运算器，可以进行算术运算和逻辑运算

**累加器和寄存器组**

寄存器组包括通用寄存器和专用寄存器两大部分。累加器和通用寄存器用来保存参加运算的数据以及运算的中间结果，也用来存放地址。累加器也是通用寄存器，不过，它有特殊性，即许多指令的执行过程是以累加器为中心来实现的。往往在运算指令执行前，累加器中存放一个操作数，指令执行后，运算结果在累加器中，另外，输人/输出指令一般也通过累加器来完成。专用寄存器都是为指令的执行而设置的，包括程序计数器、堆栈指针、标志寄存器等。程序计数器指向下一条要执行的指令，程序执行时，CPU会自动修改程序计数器的值。堆栈指针指出堆栈顶部的地址，以控制程序对堆栈的访问，而堆栈是程序运行时，存储器中一个频繁使用的特殊区域，按照后进先出的规则来操作。标志寄存器记录程序运行中的状态信息和控制信息。



系统软件包括操作系统、一系列语言处理程序和数据库

操作系统具有以下功能：

- CPU的运行和管理

- 文件管理
- 存储器管理
- 设备管理
- 人机界面
- 程序员界面



**微型计算机**

微型计算机由CPU、存储器、输入/输出接口和系统总线构成，就是通常所说的主机

**微型计算机系统**

以微型计算机为主体，配上系统软件、应用软件和外设后就成了微型计算机系统

操作系统功能：

- CPU的运行和管理
- 文件管理
- 存储器管理
- 设备管理
- 人机界面
- 程序员界面

## 1.4 微型计算机的应用

- 科学计算
- 信息处理
- 过程控制
- 仪器、仪表控制
- 家用电器和民用产品控制

## 1.5 微型计算机的性能指标

微处理器的性能指标最重要的是：

- 字长。CPU能同时处理的数据位数，也称为数据宽度，字长越长速度越快
- 主频。CPU的时钟频率，和CPU的运算速度密切相关，主频越高运算速度越快



主要性能指标：

- CPU的位数。位数越多功能越强，主存能配置的容量越大
- CPU的主频。决定了计算机系统的运算速度
- 内存容量和速度。内存容量越大，信息处理能力越强，运算速度越快
- 硬盘容量。容量越大，系统中可存放的信息越多，使用越方便

## 2.1 8086的编程结构

8086是16位微处理器，有16跟数据线和20跟地址线，寻址能力是1MB。

从功能上看8086分为总线接口部件 BIU 和执行部件 EU

![](https://pic.imgdb.cn/item/6316248316f2c2beb1e8833b.png)

**总线接口部件**

总线接口部件的功能是负责与存储器、I/O端口传送数据。8086的总线接口由下列各部分组成：

一、4个段地址寄存器

- CS：16位的代码段寄存器
- DS：16位的数据段寄存器
- ES：16位的附加段寄存器
- SS：16位的堆栈段寄存器

二、16位的指令指针寄存器 IP

三、20位的地址加法器

四、6字节的指令队列缓冲器



对总线接口部件说明两点：

- 8086指令队列为6字节，CPU在执行指令时，从内存中取出下面1条或几条指令放在指令队列中，执行完一条就可以立刻执行下一条，提高了效率
- 地址加法器用来产生20位地址



**执行部件**

执行部件由以下几部分组成：

- 4个通用寄存器 AX BX CX DX
- 4个专用寄存器，基数指针寄存器 BP、堆栈指针寄存器 SP、源变址寄存器 SI、目的变址寄存器 DI
- 标志寄存器 FR
- 算术逻辑部件 ALU



对执行部件有4点说明：

- 4个通用寄存器即可作为16位寄存器使用，也可拆成8位寄存器使用，比如 AX 分为 AH 和 AL
- AX 寄存器也称为累加器
- 算术逻辑部件实现算术运算和逻辑运算
- 8086的标志寄存器共16位，各位含义如下：![image-20220906004743808](https://pic.imgdb.cn/item/6316286f16f2c2beb1ebcba4.png)

根据功能，8086的标志分为两类：状态标志和控制标志

状态标志：

- 符号标志 SF。指出运算结果是正是负
- 零标志 ZF。运算结果为零为1，非零为0
- 奇/偶标志 PF。
- 进位标志 CF。加法产生进位或减法借位时，CF 为1
- 辅助进位标志 AF。加法运算时，如果第3位往第4位有进位或减法运算的借位，AF 为1
- 溢出标志 OF。运算过程中产生溢出会使 OF 为1



控制标志：

- 方向标志 DF。控制串操作指令用的标志，如果 DF 为0，串操作过程中地址会不断增值，反之地址不断减值
- 中断允许标志 IF。控制可屏蔽中断的标志，如果 IF 为0，则CPU不能响应可屏蔽中断请求
- 跟踪标志 TF。也称单步标志，如果TF为1，CPU按跟踪方式执行指令



**8086的总线周期**

为了取得指令或传送数据，就需要CPU的总线接口执行一个总线周期。在8086中，一个最基本的总线周期由4个时钟周期组成

- T1状态，CPU往多路复用总线上发出地址信息，指出要寻址的存储单元或外设端口的地址
- T2状态，CPU从总线上撤销地址，使总线的低16位浮置为高阻状态，为传输数据作准备，总线的最高4位（A19 ~ A16）用来输出本总线周期状态信息，表示中断允许状态、正在使用的段寄存器名等
- T3状态，多路总线的高4位继续提供状态信息，低16位上出现由CPU写出的数据或CPU从存储器或端口读入的数据
- 由于外设或存储器速度较慢，常常不能及时传送数据，存储器或外设会在T3状态启动前向CPU发一个 “数据未准备好” 信号，CPU会在T3后插入1个或多个附加的时钟周期Tw，当存储器或外设完成数据传送时发送 “准备好” 信号，CPU接到后会自动脱离Tw状态从而进入T4状态。
- T4状态，总线周期结束

![image-20220906010741467](https://pic.imgdb.cn/item/63162d1d16f2c2beb1f0bb9a.png)

### 2.1.2 8086的引脚信号和工作模式

**最小模式和最大模式的概念**

为适应各种场合，设计8086可在最小模式和最大模式运行，在哪个模式运行完全由硬件连线决定。

最小模式就是在系统中只有8086一个微处理器，所有总线控制信号都由8086产生；最大模式中，包含两个或多个CPU，其中一个主处理器是8086，其他的协处理器协调主处理器工作（数值运算协处理器8087和输入/输出协处理器8089）

8087是专用于数值运算的处理器，它能实现多种类型的数值操作，比如高精度的整数和浮点运算，也可以进行超越函数（如三角函数、对数函数）的计算。

8089有一套专门用于输入/输出操作的指令系统，可直接为输人/输出设备服务，使8086不再承担这类工作。所以，在系统中增加协处理器8089后，会明显提高主处理器的效率，尤其是在输入/输出频繁的场合。

8086到底工作在最大模式还是最小模式，这完全由硬件连线决定。



**8086的引脚信号和功能**

- 8086的数据线和地址线是复用的，正是分时使用才能使8086用40条引脚实现20位地址、16位数据及众多的控制信号和状态信号的传输。
- 8086有16根数据线，可用高8位数据线传送1个字节，也可用低8位数据线传送1个字节，还可一次传送1个字，BHE信号就是用来区分这几类传输的。
- RESET是系统复位信号。大部分计算机系统中都有对系统进行启动的复位线，复位线和系统中所有的部件相连。在系统开机时，有一个脉冲发送到复位线上，表示系统进行启动，此时，CPU和各部件都会接收到这个复位脉冲；此外，在操作员按下RESET键时，也会有一个复位脉冲发送到复位线上，使系统重新启动。

> 在8086系统中，CPU被启动后，处理器的标志寄存器、指令指针寄存器IP、段寄存器DS、SS、ES和指令队列都被清除，但是代码段寄存器CS被设置为FFFFH。因为IP=0000,而CS=FFFFH。所以，此后，8086将从地址FFFF0H开始执行指令。通常，在安排内存区域时，将高地址区作为只读存储区，而且，在FFFF0H单元开始的几个单元中放一条无条件转移指令，转到一个特定的程序中。这个程序往往实现系统初始化、引导操作系统等功能，这样的程序叫做引导和装配程序。

- READY是往CPU输入的“准备好”信号，内存或I/O接口以此告诉CPU,在下一个时钟周期中，将往总线上放一个数据，或者将从总线上取一个数据。
- RD非信号指出当前要执行一个输入操作即读操作，WR非信号表示要进行输出操作即写操作。这两个信号和M/IO信号合起来，区分当前进行的是CPU和内存之间的数据传输还是CPU和I/O接口之间的数据传输。要注意的是，输入和输出的方向都是站在CPU的角度来说的，一个数据从CPU出来，送到内存或外设，那就叫输出，或者叫发送，反过来则叫输人或者接收。
- 高4位地址和状态线复用。在一个时候，A19/S6~A16/S3引脚用来输出高4位地址，在另一个时候，则用来输出状态信息。



下面解释8086各引脚信号

- GND、Vcc：地和电源：8086用单一的+-5v电源
- AD15~AD0：地址/数据复用引脚，双向工作

需要特别指出，在8086系统中，常将AD。信号作为低8位数据的选通信号，因为每当CPU和偶地址单元或偶地址端口交换数据时，在T,状态，AD。引脚传送的地址信号必定为低电平，在其他状态，则用来传送数据。而CPU的传输特性决定了只要是和偶地址单元或偶地址端口交换数据，那么，CPU必定通过总线低8位即AD,~AD。传输数据。可见，如果在总线周期的T,状态，AD。为低电平，实际上就指示了在这一总线周期中，CPU将用总线低8位和偶地址单元或偶地址端口交换数据。因此，AD。和下面讲到的BHE类似，可以用来作为接于数据总线低8位上的8位外设接口芯片的选通信号。这一点，在后面的章节中会作进一步的说明。

- A19/S6~A16/S3：地址/状态复用引脚，输出

在总线周期的T1状态，这4条引脚用来输出地址的最高4位，在总线周期的T2、T3、Tw和T,状态时，用来输出状态信息。其中S6为0表示8086当前与总线相连，所以，在T2、T3、Tw和T4状态，8086总是使S6等于0。S表明中断允许标志的当前设置，如为1，表示允许可屏蔽中断请求，如为0，则禁止可屏蔽中断。S:和S合起来指出当前正在使用哪个段寄存器，具体规定如表2.1所示。

| S4   | S3   | 含义                               |
| ---- | ---- | ---------------------------------- |
| 0    | 0    | 当前正在使用ES                     |
| 0    | 1    | 当前正在使用SS                     |
| 1    | 0    | 当前正在使用CS，或未用任何段寄存器 |
| 1    | 1    | 当前正在使用DS                     |

- BHE非/S7：高8位数据总线允许/状态复用引脚，输出

在总线周期的T,状态，8086在BHE/S,引脚输出BHE信号，表示高位地址/数据线AD:~AD上的高8位数据有效；在T2、T3、T4及Tw状态，BHE/S,引脚输出状态信号S,。

- NMI：非屏蔽中断引脚，输入

非屏蔽中断不受中断允许标志IF的影响，也不能用软件进行屏蔽。每当NMI端进人一个正沿触发信号时，CPU就会在结束当前指令后，执行对应于中断类型号为2的非屏蔽中断处理程序。

- INTR：可屏蔽中断请求信号，输入

可屏蔽中断请求信号为高电平有效。CPU在执行每条指令的最后一个时钟周期会对INTR信号进行采样，如果CPU的中断允许标志为1，并且又接收到INTR信号，那么，CPU就会在结束当前指令后，响应中断请求，执行一个中断处理子程序。

- RD非：读信号，输出

读信号指出将要执行一个对内存或I/O端口的读操作。到底是读取内存单元中还是I/O端口中的数据，这决定于M/IO信号。

- CLK：时钟，输入

时钟信号为CPU和总线控制逻辑电路提供定时手段。8086要求时钟信号的占空比为33%,即1/3周期为高电平，2/3周期为低电平。

- RESET：复位信号，输入

8086要求复位信号至少维持4个时钟周期的高电平才有效。复位信号来到后，CPU便结束当前操作，并对标志寄存器、IP、DS、SS、ES及指令队列清零，而将CS设置为FFFFH。当复位信号变为低电平时，CPU从FFFFOH开始执行程序。

- READY：准备好信号，输入

“准备好”信号是由所访问的存储器或者1/0设备发来的响应信号，高电平有效。“准备好”信号有效时，表示内存或I/O设备准备就绪，马上可进行一次数据传输。CPU在每个总线周期的T3状态对READY信号进行采样。如果检测到READY为低电平，则在T状态之后插人等待状态TW。在TWw状态，CPU也对READY进行采样，如READY仍为低电平，则会继续插人Tw,所以，Tw可以插人1个或多个。直到READY变为高电平后，才进人T状态，完成数据传送过程，从而结束当前总线周期。

- TEST非：测试信号，输入

TEST信号是和指令WAIT结合起来使用的，在CPU执行WAIT指令时，CPU处于空转状态进行等待；当TEST信号有效时，等待状态结束，CPU继续往下执行被暂停的指令。

- MN/MX非：最小和最大模式控制信号，输入

此信号决定了8086到底工作在最小模式，还是工作在最大模式。如果此引脚接十5V,则CPU处于最小模式；如果接地，则CPU处于最大模式。上述信号是8086工作在最小模式和最大模式时都要用到的。此外，从图2.3中可以看到，8086第24~31引脚的8个控制信号在最小模式和最大模式下有不同的名称和定义。



**最小模式**

在最小模式下，第2431引脚的信号含义如下。

- INTA(interrupt acknowledge):中断响应信号，输出

INTA用来对外设的中断请求作出响应。对于8086来讲，INTA信号实际上是位于连续总线周期中的两个负脉冲。第一个负脉冲通知外部设备的接口，它发出的中断请求已经得到允许；外设接口收到第二个负脉冲后，往数据总线上放中断类型码，从而CPU便得到了有关此中断请求的详尽信息。

- ALE(address latch enable):地址锁存允许信号，输出

这是8086提供给地址锁存器8282/8283的控制信号，高电平有效。在任何一个总线周期的T1状态，ALE输出有效电平，以表示当前在地址/数据复用总线上输出的是地址信息，地址锁存器将ALE作为锁存信号，对地址进行锁存。

- DE下(data enable):数据允许信号，输出

在用8286/8287作为数据总线收发器时，DEN为收发器提供一个控制信号，表示CPU当前准备发送或接收一个数据。

- DT/R(data transmit/receive):数据收发信号，输出

在使用8286/8287作为数据总线收发器时，DT/R信号用来控制8286/8287的数据传送方向。如果DT/R为高电平，则进行数据发送：如果DT/R为低电平，则进行数据接收。在DMA方式时，DT/R被浮置为高阻状态。

- M/IO(memory/input and output):存储器/输人/输出控制信号，输出

M/IO用来区分CPU进行存储器访问还是输入/输出访问。如为高电平，表示CPU和存储器之间进行数据传输：如为低电平，表示CPU和输入/输出端口之间进行数据传输。

- WR(write):写信号，输出

WR有效时，表示CPU当前正在进行存储器或I/O写操作，具体到底为哪种写操作，则由M/IO信号决定。

- HOLD(hold request).和HLDA(hold acknowledge):总线保持请求信号和总线保持响应信号

当系统中CPU之外的另一个主模块要求占用总线时，会向CPU发一个高电平的请求信号HOLD。这时，如果CPU允许让出总线，就在当前总线周期完成时，于T,状态从HLDA引脚发出一个响应信号，对刚才的HOLD请求作出响应。同时，CPU使地址/数据总线和控制/状态线处于浮空状态。总线请求部件收到HLDA信号后，就获得了总线控制权，在此后一段时间，HOLD和HLDA都保持高电平。在总线占有部件用完总线之后，会把HOLD信号变为低电平，表示放弃对总线的占有。8086收到低电平的HOLD信号后，也将HLDA变为低电平，这样，CPU又获得了对地址/数据总线和控制/状态线的占有权。

除了信号名称和含义以外，我们更关心最小模式下系统是怎样配置的。即除了CPU外，还需要哪些芯片来构成一个最小模式系统？这些芯片和CPU之间的主要连接关系是什么样的？

![image-20220923033243532](https://pic.imgdb.cn/item/632cb8b816f2c2beb1d7603c.png)

由图2.4可以看到，在8086的最小模式中，硬件连接上有如下特点：

①MN/MX端接+5V,决定了8086工作在最小模式。

②有1片8284A,作为时钟发生器。

③有3片8282或74LS373,用来作为地址锁存器。

④当系统中所连的存储器和外设较多时，需要增加数据总线的驱动能力，这时，要用二片8286/8287作为总线收发器。

在总线周期的前一部分时间，CPU送出地址信息，为了告示地址已经准备好，可以被锁存，CPU此时会送出高电平的ALE信号。所以，ALE就是允许锁存的信号。

除了地址信号外，BHE信号也需要被锁存。因为有了锁存器对地址和BHE进行了锁存，所以在总线周期的后半部分，地址和数据同时出现在系统的地址总线和数据总线上，于是，确保了CPU对存储器和I/O端口的正常读/写操作。

8282是典型的锁存器芯片，不过它是8位的，而8086系统采用20位地址，加上BHE信号，所以需要3片8282作为锁存器。除了8282之外，8086系统中也常用74LS373作为锁存器。

当一个系统中所含的外设接口较多时，数据总线上需要有发送器和接收器来增加驱动能力。发送器和接收器简称为收发器，也常常称为总线驱动器。Intel系列芯片的典型收发器为8位的8286。它是双向传输的，用DT/R控制传输方向。8086的数据总线为16位，所以要用2片8286作为数据总线驱动器。

最小模式系统中，信号M/IO、RD和WR组合起来决定了系统中数据传输的方式。具体讲，其组合方式和对应功能如表2.2所示。

| M/IO非 | RD非 | WR非 | 功能     |
| ------ | ---- | ---- | -------- |
| 0      | 0    | 1    | I/O读    |
| 0      | 1    | 0    | I/O写    |
| 1      | 0    | 0    | 存储器读 |
| 1      | 1    | 0    | 存储器写 |

图2.5表示了时钟发生器8284A和CPU的连接。8284A除了提供频率恒定的时钟信号外，还对准备好信号和复位信号进行同步。外界的准备好信号输入到8284A的RDY,同步的准备好信号READY从8284A输出。同样，外界的复位信号输入到8284A的RES,同步的复位信号RESET从8284A输出。这样，从外部来说，可以在任何时候发出这两个信号，但是，8284A在时钟的下降沿处使READY和RESET有效而实现同步。

根据不同的振荡源，8284A和振荡源之间有两种不同的连接方法。一种方法是用脉冲发生器作为振荡源，这时，只要将脉冲发生器的输出端和8284A的EFI端相连即可：另一种方法是更加常用的，这种方法利用晶体振荡器作为振荡源，这时，将晶体振荡器连在8284A的X1和X2两端上。如果用前一种方法，必须将F/C接为高电平，用后一种方法，则须将F/C接地。不管用哪种方法，8284A输出的时钟频率均为振荡源频率的1/3。

![image-20220923033653530](https://pic.imgdb.cn/item/632cb9ab16f2c2beb1d7d968.png)

**最大模式**

将8086的MN/MX引脚接地，就使CPU工作于最大模式了。最大模式下第24~31引脚的信号含义如下。

(1)QS1、QS0 (instruction queue status):指令队列状态信号，输出这两个信号组合起来提供了前一个时钟周期中指令队列的状态，以便于外部对8086内部指令队列的动作跟踪。QS1、QS的代码组合和对应的含义见表2.3。

| QS1  | QS0  | 含义                                     |
| ---- | ---- | ---------------------------------------- |
| 0    | 0    | 无操作                                   |
| 0    | 1    | 从指令队列的第一个字节中取走代码         |
| 1    | 0    | 队列为空                                 |
| 1    | 1    | 除第一个字节外，还取走了后续字节中的代码 |

(2)S2、S1、S(bus cycle status.):总线周期状态信号，输出这些信号组合起来指出当前总线周期中所进行的数据传输类型。最大模式系统中的总线控制器8288就是利用这些状态信号来产生对存储器和I/O接口的控制信号的。52、S,、S。和具体的物理过程之间的对应关系如表2.4所示。

| S2非 | S1非 | S0非 | 操作过程       |
| ---- | ---- | ---- | -------------- |
| 0    | 0    | 0    | 发中断响应信号 |
| 0    | 0    | 1    | 读I/O端口      |
| 0    | 1    | 0    | 写I/O端口      |
| 0    | 1    | 1    | 暂停           |
| 1    | 0    | 0    | 取指令         |
| 1    | 0    | 1    | 读内存         |
| 1    | 1    | 0    | 写内存         |
| 1    | 1    | 1    | 无源状态       |

### 2.1.3 8086的操作和时序

一个微型机系统在运行过程中，需要CPU执行许多操作。8086的主要操作有以下几个方面：

- 复位和启动操作
- 暂停操作
- 总线操作
- 中断操作
- 最小模式下的总线保持
- 最大模式下的总线请求/授权



**1、系统的复位和启动操作**

8086的复位和启动操作是通过RESET信号来引发的。8086要求RESET信号起码维持4个时钟周期的高电平，如果是初次加电引起的复位，则要求维持不小于50μs的高电平。

RESET信号一进入高电平，CPU就会结束现行操作，并且，只要RESET信号停留在高电平状态，CPU就维持在复位状态。在复位状态，CPU将CS设置为初值OFFFFH,其他内部寄存器都被设置为0。

由于CS和IP分别初始化为FFFFH和0000H。所以，8086在复位之后再重新启动时，便从内存的FFFF0H处开始执行指令。因此，一般在FFFF0H处存放一条无条件转移指令，转移到系统程序的人口处。这样，系统一旦被启动，便自动进入系统程序。

在复位时，由于标志寄存器被清零，即IF和其他标志位一起被清除，这样，所有从INTR引脚进人的可屏蔽中断都得不到允许，因而，系统程序在适当时候，需要通过指令（后面要讲述的开放中断指令STI)来设置中断允许标志。

复位信号RESET从高电平到低电平的跳变会触发CPU内部的一个复位逻辑电路，经过7个时钟周期之后，CPU就被启动而恢复正常工作，即从FFFF0H处开始执行程序。图2.8是复位操作的时序。

![image-20220923034922423](https://pic.imgdb.cn/item/632cbc9716f2c2beb1d93f4f.png)



**2、总线操作**

**3、中断操作和中断系统**

- 8086的中断分类

8086可以处理256种中断，每个中断对应一个类型号，256种中断对应的中断类型号为0~255。

从产生中断的方法可以分为两大类：硬件中断和软件中断。硬件中断是通过外部的硬件产生的，所以，也常常把硬件中断称为外部中断。

硬件中断又分为两类：非屏蔽中断和可屏蔽中断。非屏蔽中断是通过CPU的NMI(non maskable interrupt))引脚进入的，不受中断允许标志IF的屏蔽，并且在整个系统中只能有一个非屏蔽中断。可屏蔽中断是通过CPU的INTR(interrupt)引脚进入的，只有中断允许标志IF为1时，可屏蔽中断才能进人。在一个系统中，通过中断控制器（如8259A)的配合工作，可屏蔽中断可以有几个、几十个甚至上百个。

![image-20220926160828807](https://pic1.imgdb.cn/item/63315e5f16f2c2beb1a57384.png)

- 中断向量和中断向量表

8086的中断系统以位于内存0段的0~3FFH区域的中断向量表为基础，中断向量表中最多可容纳256个中断向量。中断向量就是中断处理子程序的入口地址，一个中断向量占4个存储单元（4字节），低位在前高位在后，前两字节放入口地址的偏移量(IP)，后两字节放入口地址的段地址(CS)，同样也是低位在前、高位在后。按照中断类型的序号，对应的中断向量在内存的0段0单元开始有规则地进行排列。

比如，类型号为20H的中断所对应的中断向量存放在0000：0080H开始的4个单元中，如果0080H、0081H、0082H、0083H这4个单元中的值分别为10H、20H、30H、40H,那么，在这个系统中，20H号中断所对应的中断向量为4030H:2010H。

又如，一个系统中对应于中断类型号17H的中断处理子程序存放在2345：7890开始的内存区域中，由于17H对应的中断向量存放在0000：005CH(17H×4=5CH)处，所以，0段005CH、005DH、005EH、005FH这4个单元中的值应分别为90H、78H、45H、23H。

![image-20220926154938080](https://pic1.imgdb.cn/item/633159f516f2c2beb1a007e3.png)

前5个是专用中断，类型0的中断称作除数为0中断；类型1的中断称为单步中断；非屏蔽中断对应类型2；类型3的中断为断点中断；而类型4的中断为溢出中断。除了非屏蔽中断外，其他几个中断都是软件中断，在指令系统一章中，会对软件中断进行讲解。从类型5到类型31(1FH)共27个中断为保留的中断，是提供给系统使用的。其余类型的中断原则上可以由用户定义，但是，有些中断类型已有固定用途。比如21H类型的中断是操作系统MS-DOS的系统调用，在Windows操作系统中仍有效。

### 2.1.4 8086的存储器编址和I/O编址

**1、8086的存储器编址**

8086有20根地址线，有2^20=1MB的存储器地址空间，按照00000~FFFFFH来编址。但8086的内部寄存器(包括指令指针和堆栈指针)都是16位的，不能直接对1MB的内存空间进行寻址，为此引入了分段概念。8086系统的一个段最长为64KB。

在通常的程序设计中，一个程序有代码段、数据段、堆栈段和附加段，各段的段地址分别由CS(code segment)、DS(data segment)、SS(stack segment))和ES(extra segment)这4个段寄存器给出。段寄存器都是16位的。计算一个存储单元的物理地址，先将对应的段寄存器的值左移4位，再加上16位的偏移量。偏移量也叫有效地址，可能放在指令指针寄存器IP中，也可能放在堆栈指针SP或者基址指针BP中，还可能放在变址寄存器SI、DI中，甚至可能放在通用寄存器BX中。

复位时，CS=FFFFH，其他寄存器均为0，所以复位后执行第一条指令的物理地址为`FFFFH*16+0000H=FFFF0H`。在存储器编址时，将高地址端分配给ROM，而在FFFF0H开始的几个单元中固化了一条无条件转移指令，转到系统初始化程序。

8086的物理地址的形成不同：取指令时，CS和IP；堆栈操作时，SS和SP或BP；读写内存时，用数据段寄存器DS、变址寄存器SI、DI或通用寄存器BX

![image-20220923143955931](https://pic.imgdb.cn/item/632d551916f2c2beb15b155c.png)

存储器中的操作数可以是1个字节，也可以是1个字。如果是字操作数，那么低位字节放在较低的地址单元，高位字节放在较高的地址单元。附加段一般作为辅助的数据段来使用，8086对数据的串操作指令多数都要用到附加段寄存器。

存储器用分段方法进行编址有好处：首先，可以使指令系统中的大部分指令只涉及16位地址，减少指令长度，提高执行速度。尽管8086的存储空间高达1MB，但在程序执行过程中，多数情况下只在较小的空间中运行，段寄存器的值是很少改变的。大多数指令运行时，并不涉及段寄存器的值，而只涉及16位的偏移量。

此外，内存分段也为程序的浮动装配创造了条件。随着系统复杂性的增加，使得同一时刻内存中的程序越来越多。比如，一个实时图像采集、压缩和网络通信系统，含三个层次。在每一个层次设计时，程序员都希望系统不计较新设计的软件层次，装在哪一个区域都能正确运行。为了做到浮动装配，要从两个方面提出要求：一是系统能根据当时的内存使用情况将新引人的软件自动装配在合适的地方，这一点是由操作系统来实现的；二是程序本身是可浮动的，这就要求程序不涉及物理地址，进一步讲，就是要求程序和段地址没有关系，而只与偏移地址有关，这样的程序装在哪一段都能正常工作，凡是遇到转移指令或调用指令则都采用相对转移或相对调用。这样，操作系统对程序的浮动装配工作也变得比较简单，装配时只要根据当时的内存情况确定CS、DS、SS、ES的值就行了。

对8086的存储器编址，有以下两点：

- 同一个物理地址可以由不同的段地址和偏移量组合来得到
- 尽管代码段、数据段、堆栈段及附加段都可为64KB,但实际应用中这些段之间可以有互相覆盖的部分。比如：CS=2000H,DS=2100H,则代码段的物理地址为20000~2 FFFFH:数据段的物理地址为21000~30FFFH。这样，代码段和数据段之间有相当大的一个区域是相互重叠的
- 在存储器中，有几个部分的用处是固定的：①00000~003FFH共1KB区域为中断向量表，用来存放256个中断向量即中断处理程序的人口地址。每个中断向量占4个字节，前2个字节为中断处理子程序人口地址的偏移量，后2个字节为中断处理子程序入口地址的段地址。但对一个具体系统来说，一般并不需要多达256个中断处理程序，因此，实际系统中的中断向量表的大部分区域是空白的。②B0000H~B0F9FH约4KB是单色显示器的显示缓冲区，存放单色显示器当前屏幕显示字符所对应的ASCII码和属性。③B8000H~BBF3FH约16KB是彩色显示器的显示缓冲区，存放彩色显示器当前屏幕像素所对应的代码。④从FFFF0H开始到存储器底部F FFFFH共16个单元，一般用来存放一条无条件转移指令，转到系统的初始化程序。这是因为系统加电或者复位时，会自动转到FFFF0H执行。



**8086的I/O编址**

8086系统和外部设备之间通过I/O芯片来联系，每个I/O芯片都有几个端口，一个端口往往对应了芯片内部的一个寄存器。微型机系统要为每个端口分配一个地址，此地址叫端口号。8086允许有65536(64K)个8位的I/O端口，两个编号相邻的8位端口可以组合成个16位端口。

对I/O端口，可用两种方式进行编址：

- 一种是通过硬件将I/O端口和存储器统一编址的方式。用这种方式时，可以用访问存储器的指令来实现对I/O端口的读/写，而对存储器的读/写指令很多，使用起来也很灵活。优点是不必专门设置I/O指令，缺点是I/O端口占用了内存地址；访问内存的指令较长，速度慢；另外，访问内存和访问I/O的指令形式一样，影响程序的可读性。
- 另一种是I/O端口独立编址的方式。8086采用这种方式对I/O编址，指令系统中有专用的I/O指令。这些指令运行速度快；且访问内存和访问I/O端口的指令完全不同，增加程序的可读性。

## 2.2 32位微处理器Pentium的先进技术

与前几代产品相比，Pentium采用了多项先进技术，其中最重要的是先进的体系结构、CISC和RISC相结合的技术、超标量流水线技术和分支预测技术。

**先进的体系结构**

Pentium从多个方面实施了先进的体系结构，使整体性能获得很大提高。

- Pentium内部总线是32位的，但和存储器相连的外部数据总线为64位，这使得在一个总线周期中，数据传输量提高一倍。另外，Pentium支持数据成组传输，从而进一步加快了数据传输率。
- 设置了互相独立的片内代码Cache和数据Cache,使总体性能得到显著提高。Cache是速度非常高但容量较小的存储器，Cache技术通过一种映像机制，使CPU在运行程序时，将原先需要访问主存储器的操作大部分转换为访问高速Cache的操作，有效减少了CPU访问相对速度较低的主存储器的次数，因此提高了取指令和读/写数据的速度。
- 使用了两条指令流水线并行执行指令。在指令流水线中，Pentium通过指令预取部件、译码部件以及控制ROM中微程序的配合，将等待取指令的时间降到最低，使CPU的速度得到充分发挥。
- 内部集成了增强型浮点处理部件(floating processor unit,FPU),从而不再需要外接协处理器。在FPU中，采用快速硬件进行运算，使其浮点运算速度大大加快，适应高性能计算的需求。
- 对ADD、MUL、INC、DEC、PUSH、POP、JMP、CALL和LOAD等常用指令采用硬件来实现，这使常用指令的执行速度大大提高。
- 采用分段和分页两级存储管理机制，并且允许页面的大小可调，最大可达4MB,这使存储管理可靠、快速。
- 增强了信息传输准确性的检测能力和机器异常事件的处理能力。除了通常对数据传输的奇/偶校验以外，还增加了对地址传输的奇/偶校验和整体功能的冗余校验，从而最大程度地为操作系统的安全运行和应用程序的准确执行提供了校验环境。
- 为系统的扩展提供了很好的检测和调试能力。设置了多个调试寄存器可用于设置断点，而且，对于内部两条流水线的运行提供了外部指示，使技术人员可以从外部指示中分析两条流水线的运行情况。

**CISC和RISC相结合的技术**

复杂指令集计算机技术(complex instruction set computer,CISC)和简化指令集计算机技术(reduced instruction set computer,RISC)是基于不同理论和构思的两种不同的CPU设计技术，CISC技术的产生和应用均早于RISC。Intel公司在Pentium之前的CPU均属于CISC体系，从Pentium开始，将CISC和RISC结合，取两者之长，实现更高的性能。

采用CISC技术的CPU有如下特点：

- 指令系统中包含很多指令，既有常用指令，也有用得较少的复杂指令。后者对应较复杂的功能，但指令码相当长，这使微处理器的译码部件工作加重，速度减慢。
- 访问内存时采用多种寻址方式。
- 采用微程序机制。微程序机制就是在微处理器的控制ROM中存放了众多微程序，分别对应于一些复杂指令的功能。



采用RISC技术的CPU有如下特点：

- 指令系统只含简单而常用的指令。指令的长度较短，并且每条指令的长度相同。
- 采用流水线机制来执行指令。按照这种机制，在指令1经过取指后进人译码阶段时，指令2便进人取指阶段；而在指令1进入执行阶段、指令2进人译码阶段时，指令3进人取指阶段…。所以，流水线机制是一种指令级并行处理方式，可以在同样的时间段中比非流水线机制下执行更多的指令。
- 大多数指令利用内部寄存器来执行，所以，每条指令的执行时间只需要一个时钟周期。这不但提高了指令执行速度，而且减少了对内存的访问，从而使内存的管理简化。


RISC技术需要更多的寄存器配合，以提高指令执行速度。但在多任务环境下，会形成任务切换时众多寄存器保护和恢复的需求，从而增加操作量。Pentium的大多数指令是简化指令，但仍然保留了一部分复杂指令，对这部分指令采用硬件来实现。所以，Pentium吸取了两者之长。

**超标量流水线技术**

超标量流水线是Pentium中最重要的创新技术。标准状态下，一个处理器含一条指令流水线。所谓超标量，就是一个处理器中有多条指令流水线。

在超标量机制中，每条流水线都配置了多个流水线部件。Pentium的一条流水线含有5个流水线级，分别为指令预取级P℉、首次译码级D1、二次译码级D2、执行级EX和回写级WB。在指令预取级P℉，通过指令预取部件取得指令；在首次译码级D1,对指令进行译码；在二次译码级D2,对指令中操作数的地址进行计算；在执行级，执行指令的功能，即访问存储器并完成指令规定的操作；而在回写级，则将指令运行结果送到存储器，同时根据指令运行结果修改状态标志。

在Pentium中，采用U和V两条流水线，每条流水线均含有独立的ALU、一系列寄存器、地址生成电路和连接数据Cache的接口，由此可通过各自的接口对Cache存取数据，这称为Cache双端接口。双端接口使Pentium具有更高的速度。超标量流水线机制使得Pentium能够对应一个时钟周期执行两条整数运算指令，由此，比时钟速度提高一倍。不过，采用超标量流水线机制是有前提条件的，一是要求所有的指令基本上都是简化指令，二是V流水线总是能够接受U流水线的下一条指令，可见，超标量流水线技术是和RISC技术密不可分的。
