Fitter report for DE0_NANO
Tue Sep 24 11:45:10 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. |DE0_NANO_TOP|DVI_DEMO:u_video_src|vpg:vpg_inst|rom_pll_27:rom_pll_27_inst|altsyncram:altsyncram_component|altsyncram_0ab1:auto_generated|ALTSYNCRAM
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------------------+
; Fitter Summary                                                                          ;
+------------------------------------+----------------------------------------------------+
; Fitter Status                      ; Successful - Tue Sep 24 11:45:10 2024              ;
; Quartus Prime Version              ; 23.1std.0 Build 991 11/28/2023 SC Standard Edition ;
; Revision Name                      ; DE0_NANO                                           ;
; Top-level Entity Name              ; DE0_NANO_TOP                                       ;
; Family                             ; Cyclone IV E                                       ;
; Device                             ; EP4CE22F17C6                                       ;
; Timing Models                      ; Final                                              ;
; Total logic elements               ; 2,926 / 22,320 ( 13 % )                            ;
;     Total combinational functions  ; 1,416 / 22,320 ( 6 % )                             ;
;     Dedicated logic registers      ; 2,450 / 22,320 ( 11 % )                            ;
; Total registers                    ; 2450                                               ;
; Total pins                         ; 126 / 154 ( 82 % )                                 ;
; Total virtual pins                 ; 0                                                  ;
; Total memory bits                  ; 33,954 / 608,256 ( 6 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                                    ;
; Total PLLs                         ; 2 / 4 ( 50 % )                                     ;
+------------------------------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE22F17C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                ; 2.5 V                                 ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 10          ;
;                            ;             ;
; Average used               ; 1.21        ;
; Maximum used               ; 10          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.5%      ;
;     Processor 3            ;   2.4%      ;
;     Processor 4            ;   2.4%      ;
;     Processor 5            ;   2.3%      ;
;     Processor 6            ;   2.2%      ;
;     Processor 7            ;   2.2%      ;
;     Processor 8            ;   2.2%      ;
;     Processors 9-10        ;   2.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4160 ) ; 0.00 % ( 0 / 4160 )        ; 0.00 % ( 0 / 4160 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4160 ) ; 0.00 % ( 0 / 4160 )        ; 0.00 % ( 0 / 4160 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4155 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 5 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/spi_wb_interface/DE0_NANO_wishbone/DE0_NANO.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 2,926 / 22,320 ( 13 % )   ;
;     -- Combinational with no register       ; 476                       ;
;     -- Register only                        ; 1510                      ;
;     -- Combinational with a register        ; 940                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 968                       ;
;     -- 3 input functions                    ; 169                       ;
;     -- <=2 input functions                  ; 279                       ;
;     -- Register only                        ; 1510                      ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 1224                      ;
;     -- arithmetic mode                      ; 192                       ;
;                                             ;                           ;
; Total registers*                            ; 2,450 / 23,018 ( 11 % )   ;
;     -- Dedicated logic registers            ; 2,450 / 22,320 ( 11 % )   ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 227 / 1,395 ( 16 % )      ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 126 / 154 ( 82 % )        ;
;     -- Clock pins                           ; 5 / 7 ( 71 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; M9Ks                                        ; 7 / 66 ( 11 % )           ;
; Total block memory bits                     ; 33,954 / 608,256 ( 6 % )  ;
; Total block memory implementation bits      ; 64,512 / 608,256 ( 11 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )           ;
; PLLs                                        ; 2 / 4 ( 50 % )            ;
; Global signals                              ; 7                         ;
;     -- Global clocks                        ; 7 / 20 ( 35 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 3.2% / 3.1% / 3.4%        ;
; Peak interconnect usage (total/H/V)         ; 9.8% / 8.9% / 11.2%       ;
; Maximum fan-out                             ; 1288                      ;
; Highest non-global fan-out                  ; 1083                      ;
; Total fan-out                               ; 14543                     ;
; Average fan-out                             ; 2.88                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 2926 / 22320 ( 13 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 476                   ; 0                              ;
;     -- Register only                        ; 1510                  ; 0                              ;
;     -- Combinational with a register        ; 940                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 968                   ; 0                              ;
;     -- 3 input functions                    ; 169                   ; 0                              ;
;     -- <=2 input functions                  ; 279                   ; 0                              ;
;     -- Register only                        ; 1510                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1224                  ; 0                              ;
;     -- arithmetic mode                      ; 192                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 2450                  ; 0                              ;
;     -- Dedicated logic registers            ; 2450 / 22320 ( 11 % ) ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 227 / 1395 ( 16 % )   ; 0 / 1395 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 126                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 33954                 ; 0                              ;
; Total RAM block bits                        ; 64512                 ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 2 / 4 ( 50 % )                 ;
; M9K                                         ; 7 / 66 ( 10 % )       ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 4 / 24 ( 16 % )       ; 3 / 24 ( 12 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 3496                  ; 5                              ;
;     -- Registered Input Connections         ; 3461                  ; 0                              ;
;     -- Output Connections                   ; 21                    ; 3480                           ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 14561                 ; 3492                           ;
;     -- Registered Connections               ; 8629                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 32                    ; 3485                           ;
;     -- hard_block:auto_generated_inst       ; 3485                  ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 46                    ; 5                              ;
;     -- Output Ports                         ; 64                    ; 6                              ;
;     -- Bidir Ports                          ; 16                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; ADC_A_MISO[0] ; A5    ; 8        ; 14           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_A_MISO[1] ; B6    ; 8        ; 16           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_A_MISO[2] ; B7    ; 8        ; 18           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_A_MISO[3] ; A7    ; 8        ; 20           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_A_MISO[4] ; C8    ; 8        ; 23           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_A_MISO[5] ; E7    ; 8        ; 16           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_A_MISO[6] ; E8    ; 8        ; 20           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_A_MISO[7] ; F9    ; 7        ; 34           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_B_MISO[0] ; D5    ; 8        ; 5            ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_B_MISO[1] ; A6    ; 8        ; 16           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_B_MISO[2] ; D6    ; 8        ; 9            ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_B_MISO[3] ; C6    ; 8        ; 18           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_B_MISO[4] ; E6    ; 8        ; 14           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_B_MISO[5] ; D8    ; 8        ; 23           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_B_MISO[6] ; F8    ; 8        ; 20           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_B_MISO[7] ; E9    ; 7        ; 29           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_C_MISO[0] ; T10   ; 4        ; 34           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_C_MISO[1] ; P11   ; 4        ; 38           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_C_MISO[2] ; N12   ; 4        ; 47           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_C_MISO[3] ; N9    ; 4        ; 29           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_C_MISO[4] ; L16   ; 5        ; 53           ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_C_MISO[5] ; R16   ; 5        ; 53           ; 8            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_C_MISO[6] ; P15   ; 5        ; 53           ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_C_MISO[7] ; R14   ; 4        ; 49           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_D_MISO[0] ; R11   ; 4        ; 34           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_D_MISO[1] ; R10   ; 4        ; 34           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_D_MISO[2] ; P9    ; 4        ; 38           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_D_MISO[3] ; N11   ; 4        ; 43           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_D_MISO[4] ; K16   ; 5        ; 53           ; 12           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_D_MISO[5] ; L15   ; 5        ; 53           ; 11           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_D_MISO[6] ; P16   ; 5        ; 53           ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_D_MISO[7] ; N16   ; 5        ; 53           ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_SDAT      ; A9    ; 7        ; 25           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CLOCK_50      ; R8    ; 3        ; 27           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; EPCS_DATA0    ; H2    ; 1        ; 0            ; 22           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; G_SENSOR_INT  ; M2    ; 2        ; 0            ; 16           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; I2C_SDAT      ; F1    ; 1        ; 0            ; 23           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[0]        ; J15   ; 5        ; 53           ; 14           ; 0            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[1]        ; E1    ; 1        ; 0            ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SPI_M_MOSI    ; C3    ; 8        ; 1            ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SPI_M_NSS     ; T15   ; 4        ; 45           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SPI_M_SCLK    ; D3    ; 8        ; 1            ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[0]         ; M1    ; 2        ; 0            ; 16           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[1]         ; T8    ; 3        ; 27           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[2]         ; B9    ; 7        ; 25           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[3]         ; M15   ; 5        ; 53           ; 17           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_A_CLK     ; B3    ; 8        ; 3            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_A_CS[0]   ; C9    ; 7        ; 31           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_A_CS[1]   ; E11   ; 7        ; 45           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_A_CS[2]   ; C11   ; 7        ; 38           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_A_CS[3]   ; A12   ; 7        ; 43           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_A_MOSI    ; A4    ; 8        ; 9            ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_B_CLK     ; B4    ; 8        ; 7            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_B_CS[0]   ; D9    ; 7        ; 31           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_B_CS[1]   ; E10   ; 7        ; 45           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_B_CS[2]   ; B11   ; 7        ; 40           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_B_CS[3]   ; D11   ; 7        ; 51           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_B_MOSI    ; B5    ; 8        ; 11           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_CS_N      ; A10   ; 7        ; 34           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_C_CLK     ; R13   ; 4        ; 40           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_C_CS[0]   ; N15   ; 5        ; 53           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_C_CS[1]   ; L14   ; 5        ; 53           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_C_CS[2]   ; M10   ; 4        ; 43           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_C_CS[3]   ; J16   ; 5        ; 53           ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_C_MOSI    ; R12   ; 4        ; 36           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_D_CLK     ; T12   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_D_CS[0]   ; P14   ; 4        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_D_CS[1]   ; N14   ; 5        ; 53           ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_D_CS[2]   ; L13   ; 5        ; 53           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_D_CS[3]   ; K15   ; 5        ; 53           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_D_MOSI    ; T11   ; 4        ; 36           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_SADDR     ; B10   ; 7        ; 34           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_SCLK      ; B14   ; 7        ; 45           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; P2    ; 2        ; 0            ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; N2    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; N1    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; L4    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; N5    ; 3        ; 5            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; N6    ; 3        ; 5            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; M8    ; 3        ; 20           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; P8    ; 3        ; 25           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; T7    ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; N8    ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; T6    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; R1    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; P1    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; M7    ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; M6    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; L1    ; 2        ; 0            ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; L7    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; P6    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; R6    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; T5    ; 3        ; 14           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; L2    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; C2    ; 1        ; 0            ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EPCS_ASDO     ; C1    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EPCS_DCLK     ; H1    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EPCS_NCSO     ; D2    ; 1        ; 0            ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G_SENSOR_CS_N ; G5    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_SCLK      ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]        ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]        ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]        ; B13   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]        ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]        ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5]        ; F3    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6]        ; B1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]        ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SPI_M_MISO    ; F13   ; 6        ; 53           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; DRAM_DQ[0]  ; G2    ; 1        ; 0            ; 23           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[10] ; T3    ; 3        ; 1            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[11] ; R3    ; 3        ; 1            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[12] ; R5    ; 3        ; 14           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[13] ; P3    ; 3        ; 1            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[14] ; N3    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[15] ; K1    ; 2        ; 0            ; 12           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[1]  ; G1    ; 1        ; 0            ; 23           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[2]  ; L8    ; 3        ; 18           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[3]  ; K5    ; 2        ; 0            ; 7            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[4]  ; K2    ; 2        ; 0            ; 12           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[5]  ; J2    ; 2        ; 0            ; 15           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[6]  ; J1    ; 2        ; 0            ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[7]  ; R7    ; 3        ; 16           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[8]  ; T4    ; 3        ; 5            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[9]  ; T2    ; 3        ; 3            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                        ;
+----------+------------------------------------------+-------------------+------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As       ; User Signal Name ; Pin Type                  ;
+----------+------------------------------------------+-------------------+------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                  ; Use as regular IO ; EPCS_ASDO        ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; Use as regular IO ; EPCS_NCSO        ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                 ; -                ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; Use as regular IO ; EPCS_DCLK        ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; Use as regular IO ; EPCS_DATA0       ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                 ; -                ; Dedicated Programming Pin ;
; J3       ; nCE                                      ; -                 ; -                ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R9n, DEV_OE                       ; Use as regular IO ; ADC_C_CS[3]      ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R9p, DEV_CLRn                     ; Use as regular IO ; KEY[0]           ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                                ; -                 ; -                ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                 ; -                ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                 ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                 ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                 ; -                ; Dedicated Programming Pin ;
; B11      ; DIFFIO_T20p, PADD0                       ; Use as regular IO ; ADC_B_CS[2]      ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1                       ; Use as regular IO ; LED[0]           ; Dual Purpose Pin          ;
; F9       ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO ; ADC_A_MISO[7]    ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T16n, PADD5                       ; Use as regular IO ; ADC_CS_N         ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T16p, PADD6                       ; Use as regular IO ; ADC_SADDR        ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T15n, PADD7                       ; Use as regular IO ; ADC_A_CS[0]      ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T15p, PADD8                       ; Use as regular IO ; ADC_B_CS[0]      ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO ; ADC_B_MISO[7]    ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO ; ADC_A_MISO[4]    ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2                       ; Use as regular IO ; ADC_A_MISO[6]    ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3                       ; Use as regular IO ; ADC_B_MISO[6]    ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO ; ADC_A_MISO[3]    ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4                        ; Use as regular IO ; ADC_A_MISO[2]    ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO ; ADC_B_MISO[1]    ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T7p, DATA13                       ; Use as regular IO ; ADC_A_MISO[1]    ; Dual Purpose Pin          ;
; E7       ; DATA5                                    ; Use as regular IO ; ADC_A_MISO[5]    ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6                        ; Use as regular IO ; ADC_B_MISO[4]    ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T5n, DATA7                        ; Use as regular IO ; ADC_A_MISO[0]    ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T5p, DATA8                        ; Use as regular IO ; ADC_B_MOSI       ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9                        ; Use as regular IO ; ADC_B_MISO[2]    ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T3n, DATA10                       ; Use as regular IO ; ADC_A_MOSI       ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                       ; Use as regular IO ; ADC_B_CLK        ; Dual Purpose Pin          ;
; B3       ; DATA12, DQS1T/CQ1T#,CDPCLK7              ; Use as regular IO ; ADC_A_CLK        ; Dual Purpose Pin          ;
+----------+------------------------------------------+-------------------+------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 14 / 14 ( 100 % ) ; 3.3V          ; --           ;
; 2        ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 25 / 25 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 16 / 20 ( 80 % )  ; 3.3V          ; --           ;
; 5        ; 15 / 18 ( 83 % )  ; 3.3V          ; --           ;
; 6        ; 1 / 13 ( 8 % )    ; 3.3V          ; --           ;
; 7        ; 19 / 24 ( 79 % )  ; 3.3V          ; --           ;
; 8        ; 20 / 24 ( 83 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; ADC_A_MOSI                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 232        ; 8        ; ADC_A_MISO[0]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 225        ; 8        ; ADC_B_MISO[1]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 220        ; 8        ; ADC_A_MISO[3]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 211        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; ADC_SDAT                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 198        ; 7        ; ADC_CS_N                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 188        ; 7        ; LED[3]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; ADC_A_CS[3]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 179        ; 7        ; LED[1]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; LED[0]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; LED[6]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; ADC_A_CLK                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 237        ; 8        ; ADC_B_CLK                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 233        ; 8        ; ADC_B_MOSI                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 226        ; 8        ; ADC_A_MISO[1]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 221        ; 8        ; ADC_A_MISO[2]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 212        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; SW[2]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 199        ; 7        ; ADC_SADDR                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 189        ; 7        ; ADC_B_CS[2]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; LED[2]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; ADC_SCLK                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; EPCS_ASDO                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; C2       ; 6          ; 1        ; DRAM_WE_N                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 245        ; 8        ; SPI_M_MOSI                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; ADC_B_MISO[3]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; ADC_A_MISO[4]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 200        ; 7        ; ADC_A_CS[0]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; ADC_A_CS[2]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; LED[4]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 9          ; 1        ; EPCS_NCSO                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; D3       ; 246        ; 8        ; SPI_M_SCLK                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; ADC_B_MISO[0]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 234        ; 8        ; ADC_B_MISO[2]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; ADC_B_MISO[5]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 201        ; 7        ; ADC_B_CS[0]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; ADC_B_CS[3]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; ADC_B_MISO[4]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 227        ; 8        ; ADC_A_MISO[5]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 218        ; 8        ; ADC_A_MISO[6]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 205        ; 7        ; ADC_B_MISO[7]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 184        ; 7        ; ADC_B_CS[1]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 183        ; 7        ; ADC_A_CS[1]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; I2C_SDAT                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 13         ; 1        ; I2C_SCLK                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; LED[5]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; ADC_B_MISO[6]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 197        ; 7        ; ADC_A_MISO[7]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; SPI_M_MISO                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 16         ; 1        ; DRAM_DQ[1]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 15         ; 1        ; DRAM_DQ[0]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; G_SENSOR_CS_N                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; EPCS_DCLK                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H2       ; 18         ; 1        ; EPCS_DATA0                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; DRAM_DQ[6]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 29         ; 2        ; DRAM_DQ[5]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 24         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                            ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; ADC_C_CS[3]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 37         ; 2        ; DRAM_DQ[15]                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 36         ; 2        ; DRAM_DQ[4]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; DRAM_DQ[3]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; ADC_D_CS[3]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 140        ; 5        ; ADC_D_MISO[4]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 39         ; 2        ; DRAM_CAS_N                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 38         ; 2        ; DRAM_RAS_N                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 40         ; 2        ; LED[7]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 2        ; DRAM_ADDR[12]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; DRAM_CKE                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 79         ; 3        ; DRAM_DQ[2]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; ADC_D_CS[2]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 134        ; 5        ; ADC_C_CS[1]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 138        ; 5        ; ADC_D_MISO[5]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 137        ; 5        ; ADC_C_MISO[4]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 28         ; 2        ; SW[0]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 27         ; 2        ; G_SENSOR_INT                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; DRAM_BA[1]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 68         ; 3        ; DRAM_BA[0]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 81         ; 3        ; DRAM_ADDR[3]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; ADC_C_CS[2]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; SW[3]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 148        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; DRAM_ADDR[11]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 43         ; 2        ; DRAM_ADDR[10]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 52         ; 3        ; DRAM_DQ[14]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; DRAM_ADDR[1]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 63         ; 3        ; DRAM_ADDR[2]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; DRAM_ADDR[6]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 93         ; 4        ; ADC_C_MISO[3]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; ADC_D_MISO[3]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 117        ; 4        ; ADC_C_MISO[2]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; ADC_D_CS[1]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 133        ; 5        ; ADC_C_CS[0]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 132        ; 5        ; ADC_D_MISO[7]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; DRAM_ADDR[9]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 50         ; 2        ; DRAM_ADDR[0]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 53         ; 3        ; DRAM_DQ[13]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; DRAM_CS_N                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; DRAM_ADDR[4]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 105        ; 4        ; ADC_D_MISO[2]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; ADC_C_MISO[1]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; ADC_D_CS[0]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P15      ; 127        ; 5        ; ADC_C_MISO[6]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 128        ; 5        ; ADC_D_MISO[6]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 49         ; 2        ; DRAM_ADDR[8]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; DRAM_DQ[11]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 60         ; 3        ; DRAM_CLK                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 71         ; 3        ; DRAM_DQ[12]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 73         ; 3        ; DRAM_DQM[0]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 76         ; 3        ; DRAM_DQ[7]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 86         ; 3        ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; ADC_D_MISO[1]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 98         ; 4        ; ADC_D_MISO[0]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 100        ; 4        ; ADC_C_MOSI                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 107        ; 4        ; ADC_C_CLK                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 120        ; 4        ; ADC_C_MISO[7]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; ADC_C_MISO[5]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; DRAM_DQ[9]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 55         ; 3        ; DRAM_DQ[10]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 61         ; 3        ; DRAM_DQ[8]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 72         ; 3        ; DRAM_DQM[1]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 74         ; 3        ; DRAM_ADDR[7]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 77         ; 3        ; DRAM_ADDR[5]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 87         ; 3        ; SW[1]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 89         ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; ADC_C_MISO[0]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 99         ; 4        ; ADC_D_MOSI                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 101        ; 4        ; ADC_D_CLK                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; SPI_M_NSS                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                      ;
+-------------------------------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+
; Name                          ; pll_sys:u_pll_sys|altpll:altpll_component|pll_sys_altpll:auto_generated|pll1 ; DVI_DEMO:u_video_src|vpg:vpg_inst|gen_pll:gen_pll_inst|altpll:altpll_component|gen_pll_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; u_pll_sys|altpll_component|auto_generated|pll1                               ; u_video_src|vpg_inst|gen_pll_inst|altpll_component|auto_generated|pll1                                            ;
; PLL mode                      ; Normal                                                                       ; Normal                                                                                                            ;
; Compensate clock              ; clock0                                                                       ; clock0                                                                                                            ;
; Compensated input/output pins ; --                                                                           ; --                                                                                                                ;
; Switchover type               ; --                                                                           ; --                                                                                                                ;
; Input frequency 0             ; 50.0 MHz                                                                     ; 100.0 MHz                                                                                                         ;
; Input frequency 1             ; --                                                                           ; --                                                                                                                ;
; Nominal PFD frequency         ; 50.0 MHz                                                                     ; 100.0 MHz                                                                                                         ;
; Nominal VCO frequency         ; 600.0 MHz                                                                    ; 600.0 MHz                                                                                                         ;
; VCO post scale K counter      ; 2                                                                            ; 2                                                                                                                 ;
; VCO frequency control         ; Auto                                                                         ; Auto                                                                                                              ;
; VCO phase shift step          ; 208 ps                                                                       ; 208 ps                                                                                                            ;
; VCO multiply                  ; --                                                                           ; --                                                                                                                ;
; VCO divide                    ; --                                                                           ; --                                                                                                                ;
; Freq min lock                 ; 25.0 MHz                                                                     ; 50.01 MHz                                                                                                         ;
; Freq max lock                 ; 54.18 MHz                                                                    ; 108.37 MHz                                                                                                        ;
; M VCO Tap                     ; 0                                                                            ; 0                                                                                                                 ;
; M Initial                     ; 1                                                                            ; 1                                                                                                                 ;
; M value                       ; 12                                                                           ; 6                                                                                                                 ;
; N value                       ; 1                                                                            ; 1                                                                                                                 ;
; Charge pump current           ; setting 1                                                                    ; setting 1                                                                                                         ;
; Loop filter resistance        ; setting 27                                                                   ; setting 27                                                                                                        ;
; Loop filter capacitance       ; setting 0                                                                    ; setting 0                                                                                                         ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                           ; 1.03 MHz to 1.97 MHz                                                                                              ;
; Bandwidth type                ; Medium                                                                       ; Medium                                                                                                            ;
; Real time reconfigurable      ; Off                                                                          ; On                                                                                                                ;
; Scan chain MIF file           ; --                                                                           ; gen_pll.mif                                                                                                       ;
; Preserve PLL counter order    ; Off                                                                          ; Off                                                                                                               ;
; PLL location                  ; PLL_4                                                                        ; PLL_1                                                                                                             ;
; Inclk0 signal                 ; CLOCK_50                                                                     ; pll_sys:u_pll_sys|altpll:altpll_component|pll_sys_altpll:auto_generated|wire_pll1_clk[1]                          ;
; Inclk1 signal                 ; --                                                                           ; --                                                                                                                ;
; Inclk0 signal type            ; Dedicated Pin                                                                ; Global Clock                                                                                                      ;
; Inclk1 signal type            ; --                                                                           ; --                                                                                                                ;
+-------------------------------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------------------+
; Name                                                                                                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------------------+
; pll_sys:u_pll_sys|altpll:altpll_component|pll_sys_altpll:auto_generated|wire_pll1_clk[0]                                      ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C0      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; u_pll_sys|altpll_component|auto_generated|pll1|clk[0]                         ;
; pll_sys:u_pll_sys|altpll:altpll_component|pll_sys_altpll:auto_generated|wire_pll1_clk[1]                                      ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 7.50 (208 ps)    ; 50/50      ; C1      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; u_pll_sys|altpll_component|auto_generated|pll1|clk[1]                         ;
; DVI_DEMO:u_video_src|vpg:vpg_inst|gen_pll:gen_pll_inst|altpll:altpll_component|gen_pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; u_video_src|vpg_inst|gen_pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------------------+


+----------------------------------------+
; I/O Assignment Warnings                ;
+---------------+------------------------+
; Pin Name      ; Reason                 ;
+---------------+------------------------+
; DRAM_ADDR[0]  ; Missing drive strength ;
; DRAM_ADDR[1]  ; Missing drive strength ;
; DRAM_ADDR[2]  ; Missing drive strength ;
; DRAM_ADDR[3]  ; Missing drive strength ;
; DRAM_ADDR[4]  ; Missing drive strength ;
; DRAM_ADDR[5]  ; Missing drive strength ;
; DRAM_ADDR[6]  ; Missing drive strength ;
; DRAM_ADDR[7]  ; Missing drive strength ;
; DRAM_ADDR[8]  ; Missing drive strength ;
; DRAM_ADDR[9]  ; Missing drive strength ;
; DRAM_ADDR[10] ; Missing drive strength ;
; DRAM_ADDR[11] ; Missing drive strength ;
; DRAM_ADDR[12] ; Missing drive strength ;
; DRAM_BA[0]    ; Missing drive strength ;
; DRAM_BA[1]    ; Missing drive strength ;
; DRAM_CAS_N    ; Missing drive strength ;
; DRAM_CKE      ; Missing drive strength ;
; DRAM_CLK      ; Missing drive strength ;
; DRAM_CS_N     ; Missing drive strength ;
; DRAM_DQM[0]   ; Missing drive strength ;
; DRAM_DQM[1]   ; Missing drive strength ;
; DRAM_RAS_N    ; Missing drive strength ;
; DRAM_WE_N     ; Missing drive strength ;
; EPCS_ASDO     ; Missing drive strength ;
; EPCS_DCLK     ; Missing drive strength ;
; EPCS_NCSO     ; Missing drive strength ;
; G_SENSOR_CS_N ; Missing drive strength ;
; I2C_SCLK      ; Missing drive strength ;
; ADC_CS_N      ; Missing drive strength ;
; ADC_SADDR     ; Missing drive strength ;
; ADC_SCLK      ; Missing drive strength ;
; SPI_M_MISO    ; Missing drive strength ;
; ADC_A_CLK     ; Missing drive strength ;
; ADC_A_CS[0]   ; Missing drive strength ;
; ADC_A_CS[1]   ; Missing drive strength ;
; ADC_A_CS[2]   ; Missing drive strength ;
; ADC_A_CS[3]   ; Missing drive strength ;
; ADC_A_MOSI    ; Missing drive strength ;
; ADC_B_CLK     ; Missing drive strength ;
; ADC_B_CS[0]   ; Missing drive strength ;
; ADC_B_CS[1]   ; Missing drive strength ;
; ADC_B_CS[2]   ; Missing drive strength ;
; ADC_B_CS[3]   ; Missing drive strength ;
; ADC_B_MOSI    ; Missing drive strength ;
; ADC_C_CLK     ; Missing drive strength ;
; ADC_C_CS[0]   ; Missing drive strength ;
; ADC_C_CS[1]   ; Missing drive strength ;
; ADC_C_CS[2]   ; Missing drive strength ;
; ADC_C_CS[3]   ; Missing drive strength ;
; ADC_C_MOSI    ; Missing drive strength ;
; ADC_D_CLK     ; Missing drive strength ;
; ADC_D_CS[0]   ; Missing drive strength ;
; ADC_D_CS[1]   ; Missing drive strength ;
; ADC_D_CS[2]   ; Missing drive strength ;
; ADC_D_CS[3]   ; Missing drive strength ;
; ADC_D_MOSI    ; Missing drive strength ;
; LED[0]        ; Missing drive strength ;
; LED[1]        ; Missing drive strength ;
; LED[2]        ; Missing drive strength ;
; LED[3]        ; Missing drive strength ;
; LED[4]        ; Missing drive strength ;
; LED[5]        ; Missing drive strength ;
; LED[6]        ; Missing drive strength ;
; LED[7]        ; Missing drive strength ;
; DRAM_DQ[0]    ; Missing drive strength ;
; DRAM_DQ[1]    ; Missing drive strength ;
; DRAM_DQ[2]    ; Missing drive strength ;
; DRAM_DQ[3]    ; Missing drive strength ;
; DRAM_DQ[4]    ; Missing drive strength ;
; DRAM_DQ[5]    ; Missing drive strength ;
; DRAM_DQ[6]    ; Missing drive strength ;
; DRAM_DQ[7]    ; Missing drive strength ;
; DRAM_DQ[8]    ; Missing drive strength ;
; DRAM_DQ[9]    ; Missing drive strength ;
; DRAM_DQ[10]   ; Missing drive strength ;
; DRAM_DQ[11]   ; Missing drive strength ;
; DRAM_DQ[12]   ; Missing drive strength ;
; DRAM_DQ[13]   ; Missing drive strength ;
; DRAM_DQ[14]   ; Missing drive strength ;
; DRAM_DQ[15]   ; Missing drive strength ;
+---------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+
; Compilation Hierarchy Node                                                  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                               ; Entity Name               ; Library Name ;
+-----------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+
; |DE0_NANO_TOP                                                               ; 2926 (2)    ; 2450 (0)                  ; 0 (0)         ; 33954       ; 7    ; 0            ; 0       ; 0         ; 126  ; 0            ; 476 (2)      ; 1510 (0)          ; 940 (2)          ; |DE0_NANO_TOP                                                                                                                                                                                     ; DE0_NANO_TOP              ; work         ;
;    |DVI_DEMO:u_video_src|                                                   ; 257 (0)     ; 130 (0)                   ; 0 (0)         ; 288         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (0)      ; 12 (0)            ; 118 (0)          ; |DE0_NANO_TOP|DVI_DEMO:u_video_src                                                                                                                                                                ; DVI_DEMO                  ; work         ;
;       |video_selector:video_selector_inst|                                  ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |DE0_NANO_TOP|DVI_DEMO:u_video_src|video_selector:video_selector_inst                                                                                                                             ; video_selector            ; work         ;
;          |lpm_mux:LPM_MUX_component|                                        ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |DE0_NANO_TOP|DVI_DEMO:u_video_src|video_selector:video_selector_inst|lpm_mux:LPM_MUX_component                                                                                                   ; lpm_mux                   ; work         ;
;             |mux_nqe:auto_generated|                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_NANO_TOP|DVI_DEMO:u_video_src|video_selector:video_selector_inst|lpm_mux:LPM_MUX_component|mux_nqe:auto_generated                                                                            ; mux_nqe                   ; work         ;
;       |vpg:vpg_inst|                                                        ; 256 (32)    ; 129 (14)                  ; 0 (0)         ; 288         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (18)     ; 12 (0)            ; 117 (14)         ; |DE0_NANO_TOP|DVI_DEMO:u_video_src|vpg:vpg_inst                                                                                                                                                   ; vpg                       ; work         ;
;          |gen_pll:gen_pll_inst|                                             ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE0_NANO_TOP|DVI_DEMO:u_video_src|vpg:vpg_inst|gen_pll:gen_pll_inst                                                                                                                              ; gen_pll                   ; work         ;
;             |altpll:altpll_component|                                       ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE0_NANO_TOP|DVI_DEMO:u_video_src|vpg:vpg_inst|gen_pll:gen_pll_inst|altpll:altpll_component                                                                                                      ; altpll                    ; work         ;
;                |gen_pll_altpll:auto_generated|                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE0_NANO_TOP|DVI_DEMO:u_video_src|vpg:vpg_inst|gen_pll:gen_pll_inst|altpll:altpll_component|gen_pll_altpll:auto_generated                                                                        ; gen_pll_altpll            ; work         ;
;          |pattern_gen:pattern_gen_inst|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_NANO_TOP|DVI_DEMO:u_video_src|vpg:vpg_inst|pattern_gen:pattern_gen_inst                                                                                                                      ; pattern_gen               ; work         ;
;          |pll_reconfig:pll_reconfig_inst|                                   ; 154 (0)     ; 89 (0)                    ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 12 (0)            ; 78 (0)           ; |DE0_NANO_TOP|DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst                                                                                                                    ; pll_reconfig              ; work         ;
;             |pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component| ; 154 (98)    ; 89 (46)                   ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (51)      ; 12 (12)           ; 78 (34)          ; |DE0_NANO_TOP|DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component                                                      ; pll_reconfig_pllrcfg_ok11 ; work         ;
;                |altsyncram:altsyncram4|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_TOP|DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|altsyncram:altsyncram4                               ; altsyncram                ; work         ;
;                   |altsyncram_d7r:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_TOP|DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|altsyncram:altsyncram4|altsyncram_d7r:auto_generated ; altsyncram_d7r            ; work         ;
;                |lpm_counter:cntr12|                                         ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 8 (0)            ; |DE0_NANO_TOP|DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|lpm_counter:cntr12                                   ; lpm_counter               ; work         ;
;                   |cntr_c1l:auto_generated|                                 ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |DE0_NANO_TOP|DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|lpm_counter:cntr12|cntr_c1l:auto_generated           ; cntr_c1l                  ; work         ;
;                |lpm_counter:cntr13|                                         ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; |DE0_NANO_TOP|DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|lpm_counter:cntr13                                   ; lpm_counter               ; work         ;
;                   |cntr_3kj:auto_generated|                                 ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |DE0_NANO_TOP|DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|lpm_counter:cntr13|cntr_3kj:auto_generated           ; cntr_3kj                  ; work         ;
;                |lpm_counter:cntr14|                                         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |DE0_NANO_TOP|DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|lpm_counter:cntr14                                   ; lpm_counter               ; work         ;
;                   |cntr_5kj:auto_generated|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE0_NANO_TOP|DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|lpm_counter:cntr14|cntr_5kj:auto_generated           ; cntr_5kj                  ; work         ;
;                |lpm_counter:cntr15|                                         ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |DE0_NANO_TOP|DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|lpm_counter:cntr15                                   ; lpm_counter               ; work         ;
;                   |cntr_2kj:auto_generated|                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |DE0_NANO_TOP|DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|lpm_counter:cntr15|cntr_2kj:auto_generated           ; cntr_2kj                  ; work         ;
;                |lpm_counter:cntr16|                                         ; 18 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 8 (0)            ; |DE0_NANO_TOP|DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|lpm_counter:cntr16                                   ; lpm_counter               ; work         ;
;                   |cntr_c1l:auto_generated|                                 ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |DE0_NANO_TOP|DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|lpm_counter:cntr16|cntr_c1l:auto_generated           ; cntr_c1l                  ; work         ;
;                |lpm_counter:cntr2|                                          ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |DE0_NANO_TOP|DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|lpm_counter:cntr2                                    ; lpm_counter               ; work         ;
;                   |cntr_idj:auto_generated|                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE0_NANO_TOP|DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|lpm_counter:cntr2|cntr_idj:auto_generated            ; cntr_idj                  ; work         ;
;          |rom_pll_27:rom_pll_27_inst|                                       ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE0_NANO_TOP|DVI_DEMO:u_video_src|vpg:vpg_inst|rom_pll_27:rom_pll_27_inst                                                                                                                        ; rom_pll_27                ; work         ;
;             |altsyncram:altsyncram_component|                               ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE0_NANO_TOP|DVI_DEMO:u_video_src|vpg:vpg_inst|rom_pll_27:rom_pll_27_inst|altsyncram:altsyncram_component                                                                                        ; altsyncram                ; work         ;
;                |altsyncram_0ab1:auto_generated|                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE0_NANO_TOP|DVI_DEMO:u_video_src|vpg:vpg_inst|rom_pll_27:rom_pll_27_inst|altsyncram:altsyncram_component|altsyncram_0ab1:auto_generated                                                         ; altsyncram_0ab1           ; work         ;
;          |vga_time_generator:vga_time_generator_inst|                       ; 66 (66)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 23 (23)          ; |DE0_NANO_TOP|DVI_DEMO:u_video_src|vpg:vpg_inst|vga_time_generator:vga_time_generator_inst                                                                                                        ; vga_time_generator        ; work         ;
;    |pll_sys:u_pll_sys|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_TOP|pll_sys:u_pll_sys                                                                                                                                                                   ; pll_sys                   ; work         ;
;       |altpll:altpll_component|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_TOP|pll_sys:u_pll_sys|altpll:altpll_component                                                                                                                                           ; altpll                    ; work         ;
;          |pll_sys_altpll:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_TOP|pll_sys:u_pll_sys|altpll:altpll_component|pll_sys_altpll:auto_generated                                                                                                             ; pll_sys_altpll            ; work         ;
;    |spi_adc_top:u_multi_adc_drv|                                            ; 1376 (289)  ; 1175 (236)                ; 0 (0)         ; 33666       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (51)     ; 691 (125)         ; 484 (342)        ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv                                                                                                                                                         ; spi_adc_top               ; work         ;
;       |ADC128S022_top:u_acd128S022|                                         ; 142 (3)     ; 79 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (0)       ; 27 (1)            ; 53 (2)           ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|ADC128S022_top:u_acd128S022                                                                                                                             ; ADC128S022_top            ; work         ;
;          |spi_master:u00_mcp3208|                                           ; 139 (139)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 26 (26)           ; 51 (51)          ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|ADC128S022_top:u_acd128S022|spi_master:u00_mcp3208                                                                                                      ; spi_master                ; work         ;
;       |adc_data_buf:u_adc_data_buf|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|adc_data_buf:u_adc_data_buf                                                                                                                             ; adc_data_buf              ; work         ;
;          |altsyncram:altsyncram_component|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|adc_data_buf:u_adc_data_buf|altsyncram:altsyncram_component                                                                                             ; altsyncram                ; work         ;
;             |altsyncram_6oo3:auto_generated|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|adc_data_buf:u_adc_data_buf|altsyncram:altsyncram_component|altsyncram_6oo3:auto_generated                                                              ; altsyncram_6oo3           ; work         ;
;       |altshift_taps:samp_cnt4_dly_rtl_0|                                   ; 33 (0)      ; 19 (0)                    ; 0 (0)         ; 898         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 1 (0)             ; 18 (0)           ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|altshift_taps:samp_cnt4_dly_rtl_0                                                                                                                       ; altshift_taps             ; work         ;
;          |shift_taps_0mm:auto_generated|                                    ; 33 (1)      ; 19 (1)                    ; 0 (0)         ; 898         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 1 (1)             ; 18 (0)           ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|altshift_taps:samp_cnt4_dly_rtl_0|shift_taps_0mm:auto_generated                                                                                         ; shift_taps_0mm            ; work         ;
;             |altsyncram_06b1:altsyncram2|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 898         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|altshift_taps:samp_cnt4_dly_rtl_0|shift_taps_0mm:auto_generated|altsyncram_06b1:altsyncram2                                                             ; altsyncram_06b1           ; work         ;
;             |cntr_hch:cntr3|                                                ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|altshift_taps:samp_cnt4_dly_rtl_0|shift_taps_0mm:auto_generated|cntr_hch:cntr3                                                                          ; cntr_hch                  ; work         ;
;             |cntr_rsf:cntr1|                                                ; 22 (20)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (11)      ; 0 (0)             ; 9 (9)            ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|altshift_taps:samp_cnt4_dly_rtl_0|shift_taps_0mm:auto_generated|cntr_rsf:cntr1                                                                          ; cntr_rsf                  ; work         ;
;                |cmpr_vgc:cmpr6|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|altshift_taps:samp_cnt4_dly_rtl_0|shift_taps_0mm:auto_generated|cntr_rsf:cntr1|cmpr_vgc:cmpr6                                                           ; cmpr_vgc                  ; work         ;
;       |mcp3208_32ch_drv_top:ua_mcp3208_adc|                                 ; 884 (3)     ; 823 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 538 (1)           ; 286 (2)          ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc                                                                                                                     ; mcp3208_32ch_drv_top      ; work         ;
;          |spi_master:u00_mcp3208|                                           ; 136 (136)   ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 13 (13)           ; 63 (63)          ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u00_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u01_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 0 (0)            ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u01_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u02_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 0 (0)            ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u02_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u03_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 12 (12)          ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u03_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u04_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 6 (6)            ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u04_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u05_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 6 (6)            ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u05_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u06_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 12 (12)          ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u06_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u07_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 0 (0)            ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u07_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u08_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 12 (12)          ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u08_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u09_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 2 (2)            ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u09_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u10_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 1 (1)            ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u10_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u11_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 12 (12)          ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u11_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u12_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 6 (6)            ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u12_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u13_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 6 (6)            ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u13_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u14_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 12 (12)          ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u14_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u15_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 12 (12)          ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u15_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u16_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 12 (12)          ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u16_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u17_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 12 (12)          ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u17_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u18_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 0 (0)            ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u18_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u19_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 0 (0)            ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u19_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u20_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 12 (12)          ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u20_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u21_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 6 (6)            ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u21_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u22_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 6 (6)            ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u22_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u23_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 12 (12)          ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u23_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u24_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 12 (12)          ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u24_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u25_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 12 (12)          ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u25_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u26_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 1 (1)            ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u26_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u27_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 0 (0)            ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u27_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u28_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 12 (12)          ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u28_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u29_mcp3208|                                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 6 (6)            ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u29_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u30_mcp3208|                                           ; 25 (25)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 7 (7)            ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u30_mcp3208                                                                                              ; spi_master                ; work         ;
;          |spi_master:u31_mcp3208|                                           ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 13 (13)          ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u31_mcp3208                                                                                              ; spi_master                ; work         ;
;       |sampling_clk_gen:u_sampling_freq_gen|                                ; 32 (32)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 18 (18)          ; |DE0_NANO_TOP|spi_adc_top:u_multi_adc_drv|sampling_clk_gen:u_sampling_freq_gen                                                                                                                    ; sampling_clk_gen          ; work         ;
;    |spi_dac_top:u_multi_dac_top|                                            ; 560 (560)   ; 528 (528)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 384 (384)         ; 144 (144)        ; |DE0_NANO_TOP|spi_dac_top:u_multi_dac_top                                                                                                                                                         ; spi_dac_top               ; work         ;
;    |spi_wishbone_wrapper:Master_0|                                          ; 194 (194)   ; 89 (89)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 39 (39)           ; 94 (94)          ; |DE0_NANO_TOP|spi_wishbone_wrapper:Master_0                                                                                                                                                       ; spi_wishbone_wrapper      ; work         ;
;    |wishbone_intercon:Intercon_0|                                           ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_TOP|wishbone_intercon:Intercon_0                                                                                                                                                        ; wishbone_intercon         ; work         ;
;    |wishbone_register:register0|                                            ; 576 (576)   ; 528 (528)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 384 (384)         ; 145 (145)        ; |DE0_NANO_TOP|wishbone_register:register0                                                                                                                                                         ; wishbone_register         ; work         ;
+-----------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; KEY[1]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[1]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[2]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[3]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EPCS_ASDO     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EPCS_DATA0    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; EPCS_DCLK     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EPCS_NCSO     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G_SENSOR_CS_N ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G_SENSOR_INT  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SDAT      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ADC_CS_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_SADDR     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_SCLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPI_M_MISO    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_A_CLK     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_A_CS[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_A_CS[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_A_CS[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_A_CS[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_A_MOSI    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_B_CLK     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_B_CS[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_B_CS[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_B_CS[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_B_CS[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_B_MOSI    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_C_CLK     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_C_CS[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_C_CS[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_C_CS[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_C_CS[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_C_MOSI    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_D_CLK     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_D_CS[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_D_CS[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_D_CS[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_D_CS[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_D_MOSI    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[0]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[1]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[2]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[3]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[4]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[5]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[6]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[7]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[8]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[9]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[10]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[11]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[12]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[13]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[14]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[15]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[0]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[0]         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SPI_M_SCLK    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SPI_M_NSS     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SPI_M_MOSI    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_SDAT      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_D_MISO[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_D_MISO[5] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_D_MISO[6] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_D_MISO[3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_D_MISO[2] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_D_MISO[1] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_D_MISO[4] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_D_MISO[7] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_C_MISO[5] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_C_MISO[6] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_C_MISO[3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_C_MISO[2] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_C_MISO[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_C_MISO[4] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_C_MISO[7] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_C_MISO[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_B_MISO[7] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_B_MISO[5] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_B_MISO[4] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_B_MISO[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_B_MISO[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_B_MISO[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_B_MISO[3] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_B_MISO[6] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_A_MISO[4] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_A_MISO[5] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_A_MISO[1] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_A_MISO[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_A_MISO[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_A_MISO[3] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_A_MISO[6] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_A_MISO[7] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                  ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; KEY[1]                                                                                                                                               ;                   ;         ;
; SW[1]                                                                                                                                                ;                   ;         ;
; SW[2]                                                                                                                                                ;                   ;         ;
; SW[3]                                                                                                                                                ;                   ;         ;
; EPCS_DATA0                                                                                                                                           ;                   ;         ;
; G_SENSOR_INT                                                                                                                                         ;                   ;         ;
; I2C_SDAT                                                                                                                                             ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                          ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                          ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                          ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                          ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                          ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                          ;                   ;         ;
; KEY[0]                                                                                                                                               ;                   ;         ;
;      - rst_n                                                                                                                                         ; 0                 ; 6       ;
;      - spi_adc_top:u_multi_adc_drv|adc_waddr_r[0]~0                                                                                                  ; 0                 ; 6       ;
;      - spi_adc_top:u_multi_adc_drv|adc128_arr[0][11]~0                                                                                               ; 0                 ; 6       ;
;      - DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|pll_areset     ; 0                 ; 6       ;
;      - spi_adc_top:u_multi_adc_drv|ADC128S022_top:u_acd128S022|spi_master:u00_mcp3208|rx_buffer[11]~1                                                ; 0                 ; 6       ;
;      - DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|areset_state~0 ; 0                 ; 6       ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u00_mcp3208|rx_buffer[11]~1                                        ; 0                 ; 6       ;
;      - DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|idle_state~4   ; 0                 ; 6       ;
;      - spi_adc_top:u_multi_adc_drv|ADC128S022_top:u_acd128S022|spi_master:u00_mcp3208|count[30]~36                                                   ; 0                 ; 6       ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u00_mcp3208|count[30]~36                                           ; 0                 ; 6       ;
; CLOCK_50                                                                                                                                             ;                   ;         ;
; SW[0]                                                                                                                                                ;                   ;         ;
; SPI_M_SCLK                                                                                                                                           ;                   ;         ;
;      - mspi_sck~0                                                                                                                                    ; 0                 ; 6       ;
; SPI_M_NSS                                                                                                                                            ;                   ;         ;
;      - mspi_nss~0                                                                                                                                    ; 1                 ; 6       ;
; SPI_M_MOSI                                                                                                                                           ;                   ;         ;
;      - spi_wishbone_wrapper:Master_0|mosi_r[0]                                                                                                       ; 0                 ; 6       ;
; ADC_SDAT                                                                                                                                             ;                   ;         ;
; ADC_D_MISO[0]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u24_mcp3208|rx_buffer[0]~feeder                                    ; 0                 ; 6       ;
; ADC_D_MISO[5]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u29_mcp3208|rx_buffer[0]~feeder                                    ; 0                 ; 6       ;
; ADC_D_MISO[6]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u30_mcp3208|rx_buffer[0]                                           ; 0                 ; 6       ;
; ADC_D_MISO[3]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u27_mcp3208|rx_buffer[0]~feeder                                    ; 0                 ; 6       ;
; ADC_D_MISO[2]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u26_mcp3208|rx_buffer[0]~feeder                                    ; 1                 ; 6       ;
; ADC_D_MISO[1]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u25_mcp3208|rx_buffer[0]                                           ; 1                 ; 6       ;
; ADC_D_MISO[4]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u28_mcp3208|rx_buffer[0]~feeder                                    ; 0                 ; 6       ;
; ADC_D_MISO[7]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u31_mcp3208|rx_buffer[0]~feeder                                    ; 0                 ; 6       ;
; ADC_C_MISO[5]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u21_mcp3208|rx_buffer[0]                                           ; 0                 ; 6       ;
; ADC_C_MISO[6]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u22_mcp3208|rx_buffer[0]~feeder                                    ; 0                 ; 6       ;
; ADC_C_MISO[3]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u19_mcp3208|rx_buffer[0]~feeder                                    ; 0                 ; 6       ;
; ADC_C_MISO[2]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u18_mcp3208|rx_buffer[0]                                           ; 1                 ; 6       ;
; ADC_C_MISO[1]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u17_mcp3208|rx_buffer[0]~feeder                                    ; 0                 ; 6       ;
; ADC_C_MISO[4]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u20_mcp3208|rx_buffer[0]~feeder                                    ; 0                 ; 6       ;
; ADC_C_MISO[7]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u23_mcp3208|rx_buffer[0]                                           ; 1                 ; 6       ;
; ADC_C_MISO[0]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u16_mcp3208|rx_buffer[0]                                           ; 0                 ; 6       ;
; ADC_B_MISO[7]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u15_mcp3208|rx_buffer[0]~feeder                                    ; 1                 ; 6       ;
; ADC_B_MISO[5]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u13_mcp3208|rx_buffer[0]~feeder                                    ; 0                 ; 6       ;
; ADC_B_MISO[4]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u12_mcp3208|rx_buffer[0]~feeder                                    ; 1                 ; 6       ;
; ADC_B_MISO[1]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u09_mcp3208|rx_buffer[0]                                           ; 0                 ; 6       ;
; ADC_B_MISO[2]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u10_mcp3208|rx_buffer[0]~feeder                                    ; 0                 ; 6       ;
; ADC_B_MISO[0]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u08_mcp3208|rx_buffer[0]                                           ; 0                 ; 6       ;
; ADC_B_MISO[3]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u11_mcp3208|rx_buffer[0]~feeder                                    ; 1                 ; 6       ;
; ADC_B_MISO[6]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u14_mcp3208|rx_buffer[0]                                           ; 0                 ; 6       ;
; ADC_A_MISO[4]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u04_mcp3208|rx_buffer[0]~feeder                                    ; 1                 ; 6       ;
; ADC_A_MISO[5]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u05_mcp3208|rx_buffer[0]~feeder                                    ; 1                 ; 6       ;
; ADC_A_MISO[1]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u01_mcp3208|rx_buffer[0]~feeder                                    ; 1                 ; 6       ;
; ADC_A_MISO[2]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u02_mcp3208|rx_buffer[0]~feeder                                    ; 0                 ; 6       ;
; ADC_A_MISO[0]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u00_mcp3208|rx_buffer[0]~feeder                                    ; 0                 ; 6       ;
; ADC_A_MISO[3]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u03_mcp3208|rx_buffer[0]                                           ; 1                 ; 6       ;
; ADC_A_MISO[6]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u06_mcp3208|rx_buffer[0]                                           ; 0                 ; 6       ;
; ADC_A_MISO[7]                                                                                                                                        ;                   ;         ;
;      - spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u07_mcp3208|rx_buffer[0]                                           ; 0                 ; 6       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                           ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                       ; PIN_R8             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; DVI_DEMO:u_video_src|video_selector:video_selector_inst|lpm_mux:LPM_MUX_component|mux_nqe:auto_generated|external_latency_ffsa[25]                                                             ; FF_X11_Y4_N25      ; 19      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; DVI_DEMO:u_video_src|vpg:vpg_inst|comb~0                                                                                                                                                       ; LCCOMB_X6_Y5_N10   ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; DVI_DEMO:u_video_src|vpg:vpg_inst|config_state.0001                                                                                                                                            ; FF_X6_Y5_N19       ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DVI_DEMO:u_video_src|vpg:vpg_inst|gen_pll:gen_pll_inst|altpll:altpll_component|gen_pll_altpll:auto_generated|locked                                                                            ; LCCOMB_X6_Y5_N28   ; 23      ; Async. clear               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; DVI_DEMO:u_video_src|vpg:vpg_inst|gen_pll:gen_pll_inst|altpll:altpll_component|gen_pll_altpll:auto_generated|wire_pll1_clk[0]                                                                  ; PLL_1              ; 25      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; DVI_DEMO:u_video_src|vpg:vpg_inst|gen_pll:gen_pll_inst|altpll:altpll_component|gen_pll_altpll:auto_generated|wire_pll1_locked                                                                  ; PLL_1              ; 5       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|lpm_counter:cntr12|cntr_c1l:auto_generated|counter_reg_bit[7]~0 ; LCCOMB_X15_Y5_N2   ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|lpm_counter:cntr13|cntr_3kj:auto_generated|_~0                  ; LCCOMB_X5_Y2_N10   ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|lpm_counter:cntr16|cntr_c1l:auto_generated|counter_reg_bit[7]~0 ; LCCOMB_X9_Y5_N28   ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|lpm_counter:cntr2|cntr_idj:auto_generated|_~0                   ; LCCOMB_X16_Y5_N14  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|pll_areset                                                      ; LCCOMB_X1_Y1_N20   ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|power_up~0                                                      ; LCCOMB_X16_Y3_N16  ; 10      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|power_up~1                                                      ; LCCOMB_X11_Y5_N20  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|reconfig_counter_state~2                                        ; LCCOMB_X6_Y1_N12   ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|reconfig_counter_state~4                                        ; LCCOMB_X5_Y1_N6    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|reconfig_seq_ena_state                                          ; FF_X5_Y2_N9        ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|rom_init_state                                                  ; FF_X2_Y1_N5        ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|write_rom_ena                                                   ; LCCOMB_X11_Y5_N16  ; 3       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; DVI_DEMO:u_video_src|vpg:vpg_inst|rom_pll_27:rom_pll_27_inst|altsyncram:altsyncram_component|altsyncram_0ab1:auto_generated|ram_block1a0~0                                                     ; LCCOMB_X11_Y5_N18  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DVI_DEMO:u_video_src|vpg:vpg_inst|timing_change_dur[2]~4                                                                                                                                       ; LCCOMB_X2_Y1_N12   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DVI_DEMO:u_video_src|vpg:vpg_inst|vga_time_generator:vga_time_generator_inst|v_counter[10]~3                                                                                                   ; LCCOMB_X6_Y4_N14   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pll_sys:u_pll_sys|altpll:altpll_component|pll_sys_altpll:auto_generated|wire_pll1_clk[0]                                                                                                       ; PLL_4              ; 1077    ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; pll_sys:u_pll_sys|altpll:altpll_component|pll_sys_altpll:auto_generated|wire_pll1_clk[1]                                                                                                       ; PLL_4              ; 1287    ; Clock                      ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; pll_sys:u_pll_sys|altpll:altpll_component|pll_sys_altpll:auto_generated|wire_pll1_locked                                                                                                       ; PLL_4              ; 1083    ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; rst_n                                                                                                                                                                                          ; LCCOMB_X31_Y13_N4  ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rst_n                                                                                                                                                                                          ; LCCOMB_X31_Y13_N4  ; 554     ; Async. clear               ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; spi_adc_top:u_multi_adc_drv|ADC128S022_top:u_acd128S022|spi_master:u00_mcp3208|clk_toggles[3]~10                                                                                               ; LCCOMB_X31_Y15_N18 ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|ADC128S022_top:u_acd128S022|spi_master:u00_mcp3208|clk_toggles[5]~11                                                                                               ; LCCOMB_X31_Y13_N14 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|ADC128S022_top:u_acd128S022|spi_master:u00_mcp3208|count[30]~36                                                                                                    ; LCCOMB_X31_Y13_N30 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|ADC128S022_top:u_acd128S022|spi_master:u00_mcp3208|mosi~2                                                                                                          ; LCCOMB_X30_Y12_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|ADC128S022_top:u_acd128S022|spi_master:u00_mcp3208|mosi~en                                                                                                         ; FF_X31_Y16_N27     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|ADC128S022_top:u_acd128S022|spi_master:u00_mcp3208|rx_buffer[11]~2                                                                                                 ; LCCOMB_X31_Y15_N22 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|ADC128S022_top:u_acd128S022|spi_master:u00_mcp3208|rx_data[11]~1                                                                                                   ; LCCOMB_X30_Y12_N28 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|ADC128S022_top:u_acd128S022|spi_master:u00_mcp3208|tx_buffer[15]~1                                                                                                 ; LCCOMB_X30_Y12_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|Equal1~0                                                                                                                                                           ; LCCOMB_X31_Y13_N16 ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|Mux24~0                                                                                                                                                            ; LCCOMB_X26_Y17_N14 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|Mux24~1                                                                                                                                                            ; LCCOMB_X26_Y17_N16 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|Mux24~2                                                                                                                                                            ; LCCOMB_X26_Y17_N0  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|Mux24~3                                                                                                                                                            ; LCCOMB_X27_Y17_N14 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|Mux24~4                                                                                                                                                            ; LCCOMB_X26_Y17_N18 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|Mux24~5                                                                                                                                                            ; LCCOMB_X26_Y17_N4  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|Mux24~6                                                                                                                                                            ; LCCOMB_X26_Y17_N22 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|Mux24~7                                                                                                                                                            ; LCCOMB_X26_Y17_N8  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|adc_waddr_r[0]~0                                                                                                                                                   ; LCCOMB_X31_Y13_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|adc_wen                                                                                                                                                            ; FF_X27_Y17_N1      ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|adc_wen~1                                                                                                                                                          ; LCCOMB_X28_Y18_N24 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|altshift_taps:samp_cnt4_dly_rtl_0|shift_taps_0mm:auto_generated|cntr_hch:cntr3|counter_comb_bita8~0                                                                ; LCCOMB_X30_Y15_N24 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|altshift_taps:samp_cnt4_dly_rtl_0|shift_taps_0mm:auto_generated|dffe4                                                                                              ; FF_X30_Y15_N1      ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u00_mcp3208|clk_toggles[0]~14                                                                                       ; LCCOMB_X37_Y15_N16 ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u00_mcp3208|clk_toggles[5]~15                                                                                       ; LCCOMB_X37_Y14_N26 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u00_mcp3208|count[30]~36                                                                                            ; LCCOMB_X37_Y14_N4  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u00_mcp3208|mosi~0                                                                                                  ; LCCOMB_X37_Y15_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u00_mcp3208|mosi~en                                                                                                 ; FF_X37_Y15_N17     ; 4       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u00_mcp3208|rx_buffer[11]~2                                                                                         ; LCCOMB_X37_Y14_N2  ; 384     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u00_mcp3208|tx_buffer[18]~1                                                                                         ; LCCOMB_X37_Y14_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u30_mcp3208|rx_data[11]~0                                                                                           ; LCCOMB_X39_Y18_N24 ; 384     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_adc_top:u_multi_adc_drv|samp_cnt[15]~21                                                                                                                                                    ; LCCOMB_X31_Y13_N8  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_dac_top:u_multi_dac_top|reg_out_d[0][15]~10                                                                                                                                                ; LCCOMB_X20_Y22_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_dac_top:u_multi_dac_top|reg_out_d[10][15]~1                                                                                                                                                ; LCCOMB_X19_Y22_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_dac_top:u_multi_dac_top|reg_out_d[11][15]~12                                                                                                                                               ; LCCOMB_X20_Y22_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_dac_top:u_multi_dac_top|reg_out_d[12][15]~11                                                                                                                                               ; LCCOMB_X19_Y23_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_dac_top:u_multi_dac_top|reg_out_d[13][15]~7                                                                                                                                                ; LCCOMB_X19_Y23_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_dac_top:u_multi_dac_top|reg_out_d[14][15]~3                                                                                                                                                ; LCCOMB_X19_Y22_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_dac_top:u_multi_dac_top|reg_out_d[15][15]~15                                                                                                                                               ; LCCOMB_X19_Y22_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_dac_top:u_multi_dac_top|reg_out_d[1][15]~6                                                                                                                                                 ; LCCOMB_X20_Y23_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_dac_top:u_multi_dac_top|reg_out_d[2][15]~2                                                                                                                                                 ; LCCOMB_X19_Y23_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_dac_top:u_multi_dac_top|reg_out_d[3][15]~14                                                                                                                                                ; LCCOMB_X19_Y22_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_dac_top:u_multi_dac_top|reg_out_d[4][15]~8                                                                                                                                                 ; LCCOMB_X19_Y22_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_dac_top:u_multi_dac_top|reg_out_d[5][15]~5                                                                                                                                                 ; LCCOMB_X20_Y22_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_dac_top:u_multi_dac_top|reg_out_d[6][15]~0                                                                                                                                                 ; LCCOMB_X20_Y22_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_dac_top:u_multi_dac_top|reg_out_d[7][15]~13                                                                                                                                                ; LCCOMB_X20_Y23_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_dac_top:u_multi_dac_top|reg_out_d[8][15]~9                                                                                                                                                 ; LCCOMB_X19_Y23_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_dac_top:u_multi_dac_top|reg_out_d[9][15]~4                                                                                                                                                 ; LCCOMB_X19_Y23_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_wishbone_wrapper:Master_0|addr_bus_latched[15]~51                                                                                                                                          ; LCCOMB_X20_Y23_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_wishbone_wrapper:Master_0|addr_bus_latched~49                                                                                                                                              ; LCCOMB_X18_Y23_N18 ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; spi_wishbone_wrapper:Master_0|data_confn~0                                                                                                                                                     ; LCCOMB_X18_Y23_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_wishbone_wrapper:Master_0|data_in_latched[15]~0                                                                                                                                            ; LCCOMB_X18_Y23_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_wishbone_wrapper:Master_0|sck_t                                                                                                                                                            ; FF_X1_Y16_N19      ; 72      ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; spi_wishbone_wrapper:Master_0|ss_t                                                                                                                                                             ; FF_X1_Y16_N25      ; 40      ; Async. clear               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; wishbone_register:register0|reg_out_d[0][15]~10                                                                                                                                                ; LCCOMB_X19_Y22_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wishbone_register:register0|reg_out_d[10][15]~5                                                                                                                                                ; LCCOMB_X19_Y22_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wishbone_register:register0|reg_out_d[11][15]~12                                                                                                                                               ; LCCOMB_X19_Y22_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wishbone_register:register0|reg_out_d[12][15]~11                                                                                                                                               ; LCCOMB_X19_Y23_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wishbone_register:register0|reg_out_d[13][15]~3                                                                                                                                                ; LCCOMB_X19_Y23_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wishbone_register:register0|reg_out_d[14][15]~7                                                                                                                                                ; LCCOMB_X19_Y22_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wishbone_register:register0|reg_out_d[15][15]~15                                                                                                                                               ; LCCOMB_X19_Y22_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wishbone_register:register0|reg_out_d[1][15]~2                                                                                                                                                 ; LCCOMB_X19_Y23_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wishbone_register:register0|reg_out_d[2][15]~6                                                                                                                                                 ; LCCOMB_X19_Y22_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wishbone_register:register0|reg_out_d[3][15]~14                                                                                                                                                ; LCCOMB_X19_Y22_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wishbone_register:register0|reg_out_d[4][15]~9                                                                                                                                                 ; LCCOMB_X19_Y22_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wishbone_register:register0|reg_out_d[5][15]~1                                                                                                                                                 ; LCCOMB_X19_Y22_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wishbone_register:register0|reg_out_d[6][15]~4                                                                                                                                                 ; LCCOMB_X19_Y22_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wishbone_register:register0|reg_out_d[7][15]~13                                                                                                                                                ; LCCOMB_X20_Y22_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wishbone_register:register0|reg_out_d[8][15]~8                                                                                                                                                 ; LCCOMB_X19_Y22_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wishbone_register:register0|reg_out_d[9][15]~0                                                                                                                                                 ; LCCOMB_X19_Y23_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                          ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; DVI_DEMO:u_video_src|vpg:vpg_inst|gen_pll:gen_pll_inst|altpll:altpll_component|gen_pll_altpll:auto_generated|locked           ; LCCOMB_X6_Y5_N28  ; 23      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; DVI_DEMO:u_video_src|vpg:vpg_inst|gen_pll:gen_pll_inst|altpll:altpll_component|gen_pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1             ; 25      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; pll_sys:u_pll_sys|altpll:altpll_component|pll_sys_altpll:auto_generated|wire_pll1_clk[0]                                      ; PLL_4             ; 1077    ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; pll_sys:u_pll_sys|altpll:altpll_component|pll_sys_altpll:auto_generated|wire_pll1_clk[1]                                      ; PLL_4             ; 1287    ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; rst_n                                                                                                                         ; LCCOMB_X31_Y13_N4 ; 554     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; spi_wishbone_wrapper:Master_0|sck_t                                                                                           ; FF_X1_Y16_N19     ; 72      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; spi_wishbone_wrapper:Master_0|ss_t                                                                                            ; FF_X1_Y16_N25     ; 40      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                    ;
+------------------------------------------------------------------------------------------+---------+
; Name                                                                                     ; Fan-Out ;
+------------------------------------------------------------------------------------------+---------+
; pll_sys:u_pll_sys|altpll:altpll_component|pll_sys_altpll:auto_generated|wire_pll1_locked ; 1083    ;
+------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                         ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; DVI_DEMO:u_video_src|vpg:vpg_inst|pll_reconfig:pll_reconfig_inst|pll_reconfig_pllrcfg_ok11:pll_reconfig_pllrcfg_ok11_component|altsyncram:altsyncram4|altsyncram_d7r:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 144          ; 1            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 144   ; 144                         ; 1                           ; --                          ; --                          ; 144                 ; 1    ; None                        ; M9K_X22_Y1_N0                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; DVI_DEMO:u_video_src|vpg:vpg_inst|rom_pll_27:rom_pll_27_inst|altsyncram:altsyncram_component|altsyncram_0ab1:auto_generated|ALTSYNCRAM                                                         ; AUTO ; ROM              ; Single Clock ; 144          ; 1            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 144   ; 144                         ; 1                           ; --                          ; --                          ; 144                 ; 1    ; ./src/vpg_source/gen_27.mif ; M9K_X22_Y5_N0                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; spi_adc_top:u_multi_adc_drv|adc_data_buf:u_adc_data_buf|altsyncram:altsyncram_component|altsyncram_6oo3:auto_generated|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 16           ; 2048         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 32768 ; 2048                        ; 16                          ; 2048                        ; 16                          ; 32768               ; 4    ; None                        ; M9K_X22_Y20_N0, M9K_X22_Y19_N0, M9K_X22_Y17_N0, M9K_X22_Y18_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; spi_adc_top:u_multi_adc_drv|altshift_taps:samp_cnt4_dly_rtl_0|shift_taps_0mm:auto_generated|altsyncram_06b1:altsyncram2|ALTSYNCRAM                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 449          ; 2            ; 449          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 898   ; 449                         ; 2                           ; 449                         ; 2                           ; 898                 ; 1    ; None                        ; M9K_X33_Y12_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DE0_NANO_TOP|DVI_DEMO:u_video_src|vpg:vpg_inst|rom_pll_27:rom_pll_27_inst|altsyncram:altsyncram_component|altsyncram_0ab1:auto_generated|ALTSYNCRAM                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;16;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;24;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;32;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;40;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;48;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;56;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;64;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;72;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;80;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;88;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;96;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;104;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;112;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;120;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;128;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;136;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 3,264 / 71,559 ( 5 % ) ;
; C16 interconnects     ; 68 / 2,597 ( 3 % )     ;
; C4 interconnects      ; 1,495 / 46,848 ( 3 % ) ;
; Direct links          ; 509 / 71,559 ( < 1 % ) ;
; Global clocks         ; 7 / 20 ( 35 % )        ;
; Local interconnects   ; 1,613 / 24,624 ( 7 % ) ;
; R24 interconnects     ; 58 / 2,496 ( 2 % )     ;
; R4 interconnects      ; 1,862 / 62,424 ( 3 % ) ;
+-----------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.89) ; Number of LABs  (Total = 227) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 12                            ;
; 2                                           ; 8                             ;
; 3                                           ; 5                             ;
; 4                                           ; 4                             ;
; 5                                           ; 2                             ;
; 6                                           ; 4                             ;
; 7                                           ; 4                             ;
; 8                                           ; 2                             ;
; 9                                           ; 2                             ;
; 10                                          ; 4                             ;
; 11                                          ; 7                             ;
; 12                                          ; 12                            ;
; 13                                          ; 3                             ;
; 14                                          ; 15                            ;
; 15                                          ; 26                            ;
; 16                                          ; 117                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.32) ; Number of LABs  (Total = 227) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 128                           ;
; 1 Clock                            ; 211                           ;
; 1 Clock enable                     ; 90                            ;
; 1 Sync. load                       ; 4                             ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 90                            ;
; 2 Clocks                           ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.02) ; Number of LABs  (Total = 227) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 7                             ;
; 2                                            ; 5                             ;
; 3                                            ; 4                             ;
; 4                                            ; 5                             ;
; 5                                            ; 0                             ;
; 6                                            ; 5                             ;
; 7                                            ; 2                             ;
; 8                                            ; 1                             ;
; 9                                            ; 3                             ;
; 10                                           ; 3                             ;
; 11                                           ; 2                             ;
; 12                                           ; 2                             ;
; 13                                           ; 2                             ;
; 14                                           ; 3                             ;
; 15                                           ; 3                             ;
; 16                                           ; 10                            ;
; 17                                           ; 2                             ;
; 18                                           ; 7                             ;
; 19                                           ; 7                             ;
; 20                                           ; 8                             ;
; 21                                           ; 6                             ;
; 22                                           ; 8                             ;
; 23                                           ; 9                             ;
; 24                                           ; 19                            ;
; 25                                           ; 20                            ;
; 26                                           ; 13                            ;
; 27                                           ; 15                            ;
; 28                                           ; 20                            ;
; 29                                           ; 15                            ;
; 30                                           ; 14                            ;
; 31                                           ; 5                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.32) ; Number of LABs  (Total = 227) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 44                            ;
; 2                                               ; 17                            ;
; 3                                               ; 17                            ;
; 4                                               ; 12                            ;
; 5                                               ; 12                            ;
; 6                                               ; 12                            ;
; 7                                               ; 8                             ;
; 8                                               ; 15                            ;
; 9                                               ; 5                             ;
; 10                                              ; 11                            ;
; 11                                              ; 9                             ;
; 12                                              ; 18                            ;
; 13                                              ; 6                             ;
; 14                                              ; 7                             ;
; 15                                              ; 13                            ;
; 16                                              ; 21                            ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.82) ; Number of LABs  (Total = 227) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 23                            ;
; 4                                            ; 16                            ;
; 5                                            ; 14                            ;
; 6                                            ; 2                             ;
; 7                                            ; 6                             ;
; 8                                            ; 5                             ;
; 9                                            ; 8                             ;
; 10                                           ; 8                             ;
; 11                                           ; 10                            ;
; 12                                           ; 11                            ;
; 13                                           ; 10                            ;
; 14                                           ; 3                             ;
; 15                                           ; 10                            ;
; 16                                           ; 7                             ;
; 17                                           ; 9                             ;
; 18                                           ; 13                            ;
; 19                                           ; 14                            ;
; 20                                           ; 2                             ;
; 21                                           ; 4                             ;
; 22                                           ; 16                            ;
; 23                                           ; 8                             ;
; 24                                           ; 8                             ;
; 25                                           ; 4                             ;
; 26                                           ; 5                             ;
; 27                                           ; 2                             ;
; 28                                           ; 0                             ;
; 29                                           ; 1                             ;
; 30                                           ; 1                             ;
; 31                                           ; 2                             ;
; 32                                           ; 2                             ;
; 33                                           ; 0                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 126       ; 0            ; 126       ; 0            ; 0            ; 126       ; 126       ; 0            ; 126       ; 126       ; 0            ; 0            ; 0            ; 4            ; 66           ; 0            ; 0            ; 66           ; 4            ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 126       ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 126          ; 0         ; 126          ; 126          ; 0         ; 0         ; 126          ; 0         ; 0         ; 126          ; 126          ; 126          ; 122          ; 60           ; 126          ; 126          ; 60           ; 122          ; 126          ; 110          ; 126          ; 126          ; 126          ; 126          ; 126          ; 126          ; 0         ; 126          ; 126          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_ASDO          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_DATA0         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_DCLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_NCSO          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G_SENSOR_CS_N      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G_SENSOR_INT       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SDAT           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_CS_N           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SADDR          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_M_MISO         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_A_CLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_A_CS[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_A_CS[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_A_CS[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_A_CS[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_A_MOSI         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_B_CLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_B_CS[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_B_CS[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_B_CS[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_B_CS[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_B_MOSI         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_C_CLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_C_CS[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_C_CS[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_C_CS[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_C_CS[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_C_MOSI         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_D_CLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_D_CS[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_D_CS[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_D_CS[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_D_CS[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_D_MOSI         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_M_SCLK         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_M_NSS          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_M_MOSI         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SDAT           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_D_MISO[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_D_MISO[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_D_MISO[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_D_MISO[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_D_MISO[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_D_MISO[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_D_MISO[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_D_MISO[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_C_MISO[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_C_MISO[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_C_MISO[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_C_MISO[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_C_MISO[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_C_MISO[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_C_MISO[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_C_MISO[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_B_MISO[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_B_MISO[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_B_MISO[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_B_MISO[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_B_MISO[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_B_MISO[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_B_MISO[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_B_MISO[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_A_MISO[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_A_MISO[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_A_MISO[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_A_MISO[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_A_MISO[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_A_MISO[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_A_MISO[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_A_MISO[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                    ; Destination Register                                                                                                                                    ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; DVI_DEMO:u_video_src|video_selector:video_selector_inst|lpm_mux:LPM_MUX_component|mux_nqe:auto_generated|external_latency_ffsa[25] ; spi_adc_top:u_multi_adc_drv|vsync_reg[0]                                                                                                                ; 0.316             ;
; spi_adc_top:u_multi_adc_drv|altshift_taps:samp_cnt4_dly_rtl_0|shift_taps_0mm:auto_generated|cntr_rsf:cntr1|counter_reg_bit[0]      ; spi_adc_top:u_multi_adc_drv|altshift_taps:samp_cnt4_dly_rtl_0|shift_taps_0mm:auto_generated|altsyncram_06b1:altsyncram2|ram_block5a0~portb_address_reg0 ; 0.219             ;
+------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 2 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 10 of the 10 processors detected
Info (119006): Selected device EP4CE22F17C6 for design "DE0_NANO"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll_sys:u_pll_sys|altpll:altpll_component|pll_sys_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: D:/spi_wb_interface/DE0_NANO_wishbone/db/pll_sys_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_sys:u_pll_sys|altpll:altpll_component|pll_sys_altpll:auto_generated|wire_pll1_clk[0] port File: D:/spi_wb_interface/DE0_NANO_wishbone/db/pll_sys_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_sys:u_pll_sys|altpll:altpll_component|pll_sys_altpll:auto_generated|wire_pll1_clk[1] port File: D:/spi_wb_interface/DE0_NANO_wishbone/db/pll_sys_altpll.v Line: 51
Info (15535): Implemented PLL "DVI_DEMO:u_video_src|vpg:vpg_inst|gen_pll:gen_pll_inst|altpll:altpll_component|gen_pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: D:/spi_wb_interface/DE0_NANO_wishbone/db/gen_pll_altpll.v Line: 67
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for DVI_DEMO:u_video_src|vpg:vpg_inst|gen_pll:gen_pll_inst|altpll:altpll_component|gen_pll_altpll:auto_generated|wire_pll1_clk[0] port File: D:/spi_wb_interface/DE0_NANO_wishbone/db/gen_pll_altpll.v Line: 67
Warning (15074): Scan chain Memory Initialization File D:/spi_wb_interface/DE0_NANO_wishbone/gen_pll.mif for PLL "DVI_DEMO:u_video_src|vpg:vpg_inst|gen_pll:gen_pll_inst|altpll:altpll_component|gen_pll_altpll:auto_generated|pll1" not found File: D:/spi_wb_interface/DE0_NANO_wishbone/db/gen_pll_altpll.v Line: 67
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (15535): Implemented PLL "pll_sys:u_pll_sys|altpll:altpll_component|pll_sys_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: D:/spi_wb_interface/DE0_NANO_wishbone/db/pll_sys_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_sys:u_pll_sys|altpll:altpll_component|pll_sys_altpll:auto_generated|wire_pll1_clk[0] port File: D:/spi_wb_interface/DE0_NANO_wishbone/db/pll_sys_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_sys:u_pll_sys|altpll:altpll_component|pll_sys_altpll:auto_generated|wire_pll1_clk[1] port File: D:/spi_wb_interface/DE0_NANO_wishbone/db/pll_sys_altpll.v Line: 51
Info (15535): Implemented PLL "DVI_DEMO:u_video_src|vpg:vpg_inst|gen_pll:gen_pll_inst|altpll:altpll_component|gen_pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: D:/spi_wb_interface/DE0_NANO_wishbone/db/gen_pll_altpll.v Line: 67
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for DVI_DEMO:u_video_src|vpg:vpg_inst|gen_pll:gen_pll_inst|altpll:altpll_component|gen_pll_altpll:auto_generated|wire_pll1_clk[0] port File: D:/spi_wb_interface/DE0_NANO_wishbone/db/gen_pll_altpll.v Line: 67
Warning (15074): Scan chain Memory Initialization File D:/spi_wb_interface/DE0_NANO_wishbone/gen_pll.mif for PLL "DVI_DEMO:u_video_src|vpg:vpg_inst|gen_pll:gen_pll_inst|altpll:altpll_component|gen_pll_altpll:auto_generated|pll1" not found File: D:/spi_wb_interface/DE0_NANO_wishbone/db/gen_pll_altpll.v Line: 67
Info (332104): Reading SDC File: 'DE0_NANO.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u_pll_sys|altpll_component|auto_generated|pll1|inclk[0]} -duty_cycle 50.00 -name {u_pll_sys|altpll_component|auto_generated|pll1|clk[0]} {u_pll_sys|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {u_pll_sys|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {u_pll_sys|altpll_component|auto_generated|pll1|clk[1]} {u_pll_sys|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {u_video_src|vpg_inst|gen_pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -duty_cycle 50.00 -name {u_video_src|vpg_inst|gen_pll_inst|altpll_component|auto_generated|pll1|clk[0]} {u_video_src|vpg_inst|gen_pll_inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: spi_wishbone_wrapper:Master_0|sck_t was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register spi_wishbone_wrapper:Master_0|addr_bus_latched[15] is being clocked by spi_wishbone_wrapper:Master_0|sck_t
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000     CLOCK_50
    Info (332111):   20.000 u_pll_sys|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   10.000 u_pll_sys|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):   10.000 u_video_src|vpg_inst|gen_pll_inst|altpll_component|auto_generated|pll1|clk[0]
Info (176353): Automatically promoted node DVI_DEMO:u_video_src|vpg:vpg_inst|gen_pll:gen_pll_inst|altpll:altpll_component|gen_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: D:/spi_wb_interface/DE0_NANO_wishbone/db/gen_pll_altpll.v Line: 111
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node pll_sys:u_pll_sys|altpll:altpll_component|pll_sys_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4) File: D:/spi_wb_interface/DE0_NANO_wishbone/db/pll_sys_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node pll_sys:u_pll_sys|altpll:altpll_component|pll_sys_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_4) File: D:/spi_wb_interface/DE0_NANO_wishbone/db/pll_sys_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node spi_wishbone_wrapper:Master_0|sck_t  File: D:/spi_wb_interface/DE0_NANO_wishbone/src/logi-hard/hdl/wishbone/spi_wishbone_wrapper.vhd Line: 98
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node spi_wishbone_wrapper:Master_0|sck_t~1 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/logi-hard/hdl/wishbone/spi_wishbone_wrapper.vhd Line: 98
Info (176353): Automatically promoted node rst_n  File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 292
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node spi_adc_top:u_multi_adc_drv|ADC128S022_top:u_acd128S022|spi_master:u00_mcp3208|count[31] File: D:/spi_wb_interface/DE0_NANO_wishbone/src/common/spi_master.vhd Line: 97
        Info (176357): Destination node spi_adc_top:u_multi_adc_drv|ADC128S022_top:u_acd128S022|spi_master:u00_mcp3208|sclk~3 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/common/spi_master.vhd Line: 97
        Info (176357): Destination node spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u00_mcp3208|count[31] File: D:/spi_wb_interface/DE0_NANO_wishbone/src/common/spi_master.vhd Line: 97
        Info (176357): Destination node spi_adc_top:u_multi_adc_drv|mcp3208_32ch_drv_top:ua_mcp3208_adc|spi_master:u00_mcp3208|sclk~5 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/common/spi_master.vhd Line: 97
        Info (176357): Destination node spi_adc_top:u_multi_adc_drv|ADC128S022_top:u_acd128S022|spi_master:u00_mcp3208|clk_ratio[0]~0 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/common/spi_master.vhd Line: 97
        Info (176357): Destination node spi_adc_top:u_multi_adc_drv|ADC128S022_top:u_acd128S022|spi_master:u00_mcp3208|clk_toggles[5]~11 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/common/spi_master.vhd Line: 97
        Info (176357): Destination node spi_adc_top:u_multi_adc_drv|rxData_valid0_r[2] File: D:/spi_wb_interface/DE0_NANO_wishbone/src/multi_adc/spi_adc_top.vhd Line: 466
        Info (176357): Destination node spi_adc_top:u_multi_adc_drv|rxData_valid0_r[1] File: D:/spi_wb_interface/DE0_NANO_wishbone/src/multi_adc/spi_adc_top.vhd Line: 466
        Info (176357): Destination node spi_adc_top:u_multi_adc_drv|rxData_valid0_r[0] File: D:/spi_wb_interface/DE0_NANO_wishbone/src/multi_adc/spi_adc_top.vhd Line: 466
        Info (176357): Destination node spi_adc_top:u_multi_adc_drv|rxData_valid0_r[22] File: D:/spi_wb_interface/DE0_NANO_wishbone/src/multi_adc/spi_adc_top.vhd Line: 466
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node spi_wishbone_wrapper:Master_0|ss_t  File: D:/spi_wb_interface/DE0_NANO_wishbone/src/logi-hard/hdl/wishbone/spi_wishbone_wrapper.vhd Line: 98
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node spi_wishbone_wrapper:Master_0|addr_bus_latched[15]~51 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/logi-hard/hdl/wishbone/spi_wishbone_wrapper.vhd Line: 152
        Info (176357): Destination node spi_wishbone_wrapper:Master_0|ss_t~1 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/logi-hard/hdl/wishbone/spi_wishbone_wrapper.vhd Line: 98
        Info (176357): Destination node spi_wishbone_wrapper:Master_0|data_in_latched[15]~0 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/logi-hard/hdl/wishbone/spi_wishbone_wrapper.vhd Line: 152
Info (176353): Automatically promoted node DVI_DEMO:u_video_src|vpg:vpg_inst|gen_pll:gen_pll_inst|altpll:altpll_component|gen_pll_altpll:auto_generated|locked  File: D:/spi_wb_interface/DE0_NANO_wishbone/db/gen_pll_altpll.v Line: 47
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DVI_DEMO:u_video_src|vpg:vpg_inst|timing_change~0 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/vpg_source/vpg.v Line: 79
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15055): PLL "DVI_DEMO:u_video_src|vpg:vpg_inst|gen_pll:gen_pll_inst|altpll:altpll_component|gen_pll_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input File: D:/spi_wb_interface/DE0_NANO_wishbone/db/gen_pll_altpll.v Line: 67
    Info (15024): Input port INCLK[0] of node "DVI_DEMO:u_video_src|vpg:vpg_inst|gen_pll:gen_pll_inst|altpll:altpll_component|gen_pll_altpll:auto_generated|pll1" is driven by pll_sys:u_pll_sys|altpll:altpll_component|pll_sys_altpll:auto_generated|wire_pll1_clk[1]~clkctrl which is OUTCLK output port of Clock control block type node pll_sys:u_pll_sys|altpll:altpll_component|pll_sys_altpll:auto_generated|wire_pll1_clk[1]~clkctrl File: D:/spi_wb_interface/DE0_NANO_wishbone/db/gen_pll_altpll.v Line: 67
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 9% of the available device resources in the region that extends from location X10_Y11 to location X20_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.47 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (169180): Following 1 pins must use external clamping diodes.
    Info (169178): Pin EPCS_DATA0 uses I/O standard 3.3-V LVTTL at H2 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 53
Warning (169177): 66 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin KEY[1] uses I/O standard 3.3-V LVTTL at E1 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 35
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at T8 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 38
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at B9 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 38
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at M15 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 38
    Info (169178): Pin G_SENSOR_INT uses I/O standard 3.3-V LVTTL at M2 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 59
    Info (169178): Pin I2C_SDAT uses I/O standard 3.3-V LVTTL at F1 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 61
    Info (169178): Pin ADC_SADDR uses I/O standard 3.3-V LVTTL at B10 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 65
    Info (169178): Pin ADC_A_MOSI uses I/O standard 3.3-V LVTTL at A4 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 88
    Info (169178): Pin ADC_B_MOSI uses I/O standard 3.3-V LVTTL at B5 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 93
    Info (169178): Pin ADC_C_MOSI uses I/O standard 3.3-V LVTTL at R12 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 98
    Info (169178): Pin ADC_D_MOSI uses I/O standard 3.3-V LVTTL at T11 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 103
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at G2 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at G1 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at L8 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at K5 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at K2 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at J2 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at J1 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at R7 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at T4 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at T2 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at T3 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at R3 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at R5 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at P3 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at N3 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at K1 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169178): Pin KEY[0] uses I/O standard 3.3-V LVTTL at J15 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 35
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at R8 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 32
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at M1 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 38
    Info (169178): Pin SPI_M_SCLK uses I/O standard 3.3-V LVTTL at D3 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 81
    Info (169178): Pin SPI_M_NSS uses I/O standard 3.3-V LVTTL at T15 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 84
    Info (169178): Pin SPI_M_MOSI uses I/O standard 3.3-V LVTTL at C3 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 82
    Info (169178): Pin ADC_SDAT uses I/O standard 3.3-V LVTTL at A9 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 67
    Info (169178): Pin ADC_D_MISO[0] uses I/O standard 3.3-V LVTTL at R11 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 104
    Info (169178): Pin ADC_D_MISO[5] uses I/O standard 3.3-V LVTTL at L15 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 104
    Info (169178): Pin ADC_D_MISO[6] uses I/O standard 3.3-V LVTTL at P16 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 104
    Info (169178): Pin ADC_D_MISO[3] uses I/O standard 3.3-V LVTTL at N11 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 104
    Info (169178): Pin ADC_D_MISO[2] uses I/O standard 3.3-V LVTTL at P9 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 104
    Info (169178): Pin ADC_D_MISO[1] uses I/O standard 3.3-V LVTTL at R10 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 104
    Info (169178): Pin ADC_D_MISO[4] uses I/O standard 3.3-V LVTTL at K16 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 104
    Info (169178): Pin ADC_D_MISO[7] uses I/O standard 3.3-V LVTTL at N16 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 104
    Info (169178): Pin ADC_C_MISO[5] uses I/O standard 3.3-V LVTTL at R16 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 99
    Info (169178): Pin ADC_C_MISO[6] uses I/O standard 3.3-V LVTTL at P15 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 99
    Info (169178): Pin ADC_C_MISO[3] uses I/O standard 3.3-V LVTTL at N9 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 99
    Info (169178): Pin ADC_C_MISO[2] uses I/O standard 3.3-V LVTTL at N12 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 99
    Info (169178): Pin ADC_C_MISO[1] uses I/O standard 3.3-V LVTTL at P11 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 99
    Info (169178): Pin ADC_C_MISO[4] uses I/O standard 3.3-V LVTTL at L16 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 99
    Info (169178): Pin ADC_C_MISO[7] uses I/O standard 3.3-V LVTTL at R14 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 99
    Info (169178): Pin ADC_C_MISO[0] uses I/O standard 3.3-V LVTTL at T10 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 99
    Info (169178): Pin ADC_B_MISO[7] uses I/O standard 3.3-V LVTTL at E9 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 94
    Info (169178): Pin ADC_B_MISO[5] uses I/O standard 3.3-V LVTTL at D8 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 94
    Info (169178): Pin ADC_B_MISO[4] uses I/O standard 3.3-V LVTTL at E6 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 94
    Info (169178): Pin ADC_B_MISO[1] uses I/O standard 3.3-V LVTTL at A6 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 94
    Info (169178): Pin ADC_B_MISO[2] uses I/O standard 3.3-V LVTTL at D6 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 94
    Info (169178): Pin ADC_B_MISO[0] uses I/O standard 3.3-V LVTTL at D5 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 94
    Info (169178): Pin ADC_B_MISO[3] uses I/O standard 3.3-V LVTTL at C6 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 94
    Info (169178): Pin ADC_B_MISO[6] uses I/O standard 3.3-V LVTTL at F8 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 94
    Info (169178): Pin ADC_A_MISO[4] uses I/O standard 3.3-V LVTTL at C8 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 89
    Info (169178): Pin ADC_A_MISO[5] uses I/O standard 3.3-V LVTTL at E7 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 89
    Info (169178): Pin ADC_A_MISO[1] uses I/O standard 3.3-V LVTTL at B6 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 89
    Info (169178): Pin ADC_A_MISO[2] uses I/O standard 3.3-V LVTTL at B7 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 89
    Info (169178): Pin ADC_A_MISO[0] uses I/O standard 3.3-V LVTTL at A5 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 89
    Info (169178): Pin ADC_A_MISO[3] uses I/O standard 3.3-V LVTTL at A7 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 89
    Info (169178): Pin ADC_A_MISO[6] uses I/O standard 3.3-V LVTTL at E8 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 89
    Info (169178): Pin ADC_A_MISO[7] uses I/O standard 3.3-V LVTTL at F9 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 89
Warning (169203): PCI-clamp diode is not supported in this mode. The following 1 pins must meet the Intel FPGA requirements for 3.3V, 3.0V, and 2.5V interfaces if they are connected to devices other than the supported configuration devices. In these cases, Intel recommends termination method as specified in the Application Note 447.
    Info (169178): Pin EPCS_DATA0 uses I/O standard 3.3-V LVTTL at H2 File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 53
Warning (169064): Following 16 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin DRAM_DQ[0] has a permanently disabled output enable File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169065): Pin DRAM_DQ[1] has a permanently disabled output enable File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169065): Pin DRAM_DQ[2] has a permanently disabled output enable File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169065): Pin DRAM_DQ[3] has a permanently disabled output enable File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169065): Pin DRAM_DQ[4] has a permanently disabled output enable File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169065): Pin DRAM_DQ[5] has a permanently disabled output enable File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169065): Pin DRAM_DQ[6] has a permanently disabled output enable File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169065): Pin DRAM_DQ[7] has a permanently disabled output enable File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169065): Pin DRAM_DQ[8] has a permanently disabled output enable File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169065): Pin DRAM_DQ[9] has a permanently disabled output enable File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169065): Pin DRAM_DQ[10] has a permanently disabled output enable File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169065): Pin DRAM_DQ[11] has a permanently disabled output enable File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169065): Pin DRAM_DQ[12] has a permanently disabled output enable File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169065): Pin DRAM_DQ[13] has a permanently disabled output enable File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169065): Pin DRAM_DQ[14] has a permanently disabled output enable File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
    Info (169065): Pin DRAM_DQ[15] has a permanently disabled output enable File: D:/spi_wb_interface/DE0_NANO_wishbone/src/DE0_NANO_top.vhd Line: 46
Info (144001): Generated suppressed messages file D:/spi_wb_interface/DE0_NANO_wishbone/DE0_NANO.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 6066 megabytes
    Info: Processing ended: Tue Sep 24 11:45:10 2024
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/spi_wb_interface/DE0_NANO_wishbone/DE0_NANO.fit.smsg.


