Fitter report for RAMCore2
Sat Jun 08 16:38:08 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Sat Jun 08 16:38:08 2024      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; RAMCore2                                   ;
; Top-level Entity Name              ; RAMCore2                                   ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 432 / 15,408 ( 3 % )                       ;
;     Total combinational functions  ; 421 / 15,408 ( 3 % )                       ;
;     Dedicated logic registers      ; 78 / 15,408 ( < 1 % )                      ;
; Total registers                    ; 78                                         ;
; Total pins                         ; 22 / 347 ( 6 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 262,144 / 516,096 ( 51 % )                 ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                            ;
; Total PLLs                         ; 2 / 4 ( 50 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; VGA_R[0] ; Incomplete set of assignments ;
; VGA_R[1] ; Incomplete set of assignments ;
; VGA_R[2] ; Incomplete set of assignments ;
; VGA_R[3] ; Incomplete set of assignments ;
; VGA_G[0] ; Incomplete set of assignments ;
; VGA_G[1] ; Incomplete set of assignments ;
; VGA_G[2] ; Incomplete set of assignments ;
; VGA_G[3] ; Incomplete set of assignments ;
; VGA_B[0] ; Incomplete set of assignments ;
; VGA_B[1] ; Incomplete set of assignments ;
; VGA_B[2] ; Incomplete set of assignments ;
; VGA_B[3] ; Incomplete set of assignments ;
; VGA_HS   ; Incomplete set of assignments ;
; VGA_VS   ; Incomplete set of assignments ;
; SW[2]    ; Incomplete set of assignments ;
; SW[0]    ; Incomplete set of assignments ;
; SW[1]    ; Incomplete set of assignments ;
; SW[3]    ; Incomplete set of assignments ;
; CLOCK_50 ; Incomplete set of assignments ;
; SW[4]    ; Incomplete set of assignments ;
; SW[5]    ; Incomplete set of assignments ;
; SW[6]    ; Incomplete set of assignments ;
+----------+-------------------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 593 ) ; 0.00 % ( 0 / 593 )         ; 0.00 % ( 0 / 593 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 593 ) ; 0.00 % ( 0 / 593 )         ; 0.00 % ( 0 / 593 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 579 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 14 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/matez/OneDrive/Documentos/my-works/5to año/Taller de Sistemas Digitales/Repositorio/BandTBS/Procesador/procesor parts/RAMCore2/output_files/RAMCore2.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 432 / 15,408 ( 3 % )       ;
;     -- Combinational with no register       ; 354                        ;
;     -- Register only                        ; 11                         ;
;     -- Combinational with a register        ; 67                         ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 132                        ;
;     -- 3 input functions                    ; 127                        ;
;     -- <=2 input functions                  ; 162                        ;
;     -- Register only                        ; 11                         ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 266                        ;
;     -- arithmetic mode                      ; 155                        ;
;                                             ;                            ;
; Total registers*                            ; 78 / 17,068 ( < 1 % )      ;
;     -- Dedicated logic registers            ; 78 / 15,408 ( < 1 % )      ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 35 / 963 ( 4 % )           ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 22 / 347 ( 6 % )           ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; Global signals                              ; 5                          ;
; M9Ks                                        ; 32 / 56 ( 57 % )           ;
; Total block memory bits                     ; 262,144 / 516,096 ( 51 % ) ;
; Total block memory implementation bits      ; 294,912 / 516,096 ( 57 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )            ;
; PLLs                                        ; 2 / 4 ( 50 % )             ;
; Global clocks                               ; 5 / 20 ( 25 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 4%               ;
; Peak interconnect usage (total/H/V)         ; 10% / 9% / 13%             ;
; Maximum fan-out                             ; 90                         ;
; Highest non-global fan-out                  ; 78                         ;
; Total fan-out                               ; 2632                       ;
; Average fan-out                             ; 4.36                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 432 / 15408 ( 3 % )  ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 354                  ; 0                              ;
;     -- Register only                        ; 11                   ; 0                              ;
;     -- Combinational with a register        ; 67                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 132                  ; 0                              ;
;     -- 3 input functions                    ; 127                  ; 0                              ;
;     -- <=2 input functions                  ; 162                  ; 0                              ;
;     -- Register only                        ; 11                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 266                  ; 0                              ;
;     -- arithmetic mode                      ; 155                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 78                   ; 0                              ;
;     -- Dedicated logic registers            ; 78 / 15408 ( < 1 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 35 / 963 ( 4 % )     ; 0 / 963 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 22                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )      ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 262144               ; 0                              ;
; Total RAM block bits                        ; 294912               ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )        ; 2 / 4 ( 50 % )                 ;
; M9K                                         ; 32 / 56 ( 57 % )     ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 3 / 24 ( 12 % )      ; 2 / 24 ( 8 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 142                  ; 4                              ;
;     -- Registered Input Connections         ; 78                   ; 0                              ;
;     -- Output Connections                   ; 4                    ; 142                            ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 2655                 ; 155                            ;
;     -- Registered Connections               ; 492                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 146                            ;
;     -- hard_block:auto_generated_inst       ; 146                  ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 8                    ; 4                              ;
;     -- Output Ports                         ; 14                   ; 2                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 2                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_50 ; G2    ; 1        ; 0            ; 14           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; SW[0]    ; H1    ; 1        ; 0            ; 21           ; 14           ; 78                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; SW[1]    ; G1    ; 1        ; 0            ; 14           ; 7            ; 35                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; SW[2]    ; K8    ; 1        ; 0            ; 22           ; 7            ; 59                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; SW[3]    ; E10   ; 8        ; 16           ; 29           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; SW[4]    ; U11   ; 3        ; 19           ; 0            ; 28           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; SW[5]    ; W10   ; 3        ; 19           ; 0            ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; SW[6]    ; V12   ; 4        ; 23           ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; VGA_B[0] ; G8    ; 8        ; 5            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_B[1] ; J7    ; 1        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_B[2] ; J4    ; 1        ; 0            ; 21           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_B[3] ; B4    ; 8        ; 5            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_G[0] ; L8    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_G[1] ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_G[2] ; G3    ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_G[3] ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_HS   ; V16   ; 4        ; 37           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_R[0] ; K7    ; 1        ; 0            ; 22           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_R[1] ; J2    ; 1        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_R[2] ; H2    ; 1        ; 0            ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_R[3] ; F10   ; 8        ; 7            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_VS   ; AB18  ; 4        ; 32           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F10      ; DIFFIO_T6p, DATA6           ; Use as regular IO        ; VGA_R[3]                ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T5p, DATA8           ; Use as regular IO        ; VGA_B[3]                ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 17 / 33 ( 52 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 2 / 46 ( 4 % )   ; 2.5V          ; --           ;
; 4        ; 3 / 41 ( 7 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 43 ( 2 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 47 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 4 / 43 ( 9 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; VGA_VS                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; VGA_B[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 313        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; SW[3]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 317        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; VGA_R[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 318        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; SW[1]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 38         ; 1        ; CLOCK_50                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 18         ; 1        ; VGA_G[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; VGA_B[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; SW[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 25         ; 1        ; VGA_R[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; VGA_G[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 28         ; 1        ; VGA_R[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 27         ; 1        ; VGA_G[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 24         ; 1        ; VGA_B[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 22         ; 1        ; VGA_B[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; VGA_R[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K8       ; 21         ; 1        ; SW[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; VGA_G[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; SW[4]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; SW[6]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; VGA_HS                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; SW[5]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                               ;
+-------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------------+
; Name                          ; pll2:CLK25|altpll:altpll_component|pll2_altpll:auto_generated|pll1 ; pll1:CLK_24M|altpll:altpll_component|pll1_altpll:auto_generated|pll1 ;
+-------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------------+
; SDC pin name                  ; CLK25|altpll_component|auto_generated|pll1                         ; CLK_24M|altpll_component|auto_generated|pll1                         ;
; PLL mode                      ; Normal                                                             ; Normal                                                               ;
; Compensate clock              ; clock0                                                             ; clock0                                                               ;
; Compensated input/output pins ; --                                                                 ; --                                                                   ;
; Switchover type               ; --                                                                 ; --                                                                   ;
; Input frequency 0             ; 50.0 MHz                                                           ; 100.0 MHz                                                            ;
; Input frequency 1             ; --                                                                 ; --                                                                   ;
; Nominal PFD frequency         ; 7.1 MHz                                                            ; 100.0 MHz                                                            ;
; Nominal VCO frequency         ; 528.6 MHz                                                          ; 600.0 MHz                                                            ;
; VCO post scale K counter      ; 2                                                                  ; 2                                                                    ;
; VCO frequency control         ; Auto                                                               ; Auto                                                                 ;
; VCO phase shift step          ; 236 ps                                                             ; 208 ps                                                               ;
; VCO multiply                  ; --                                                                 ; --                                                                   ;
; VCO divide                    ; --                                                                 ; --                                                                   ;
; Freq min lock                 ; 37.8 MHz                                                           ; 50.01 MHz                                                            ;
; Freq max lock                 ; 61.51 MHz                                                          ; 108.37 MHz                                                           ;
; M VCO Tap                     ; 0                                                                  ; 0                                                                    ;
; M Initial                     ; 1                                                                  ; 1                                                                    ;
; M value                       ; 74                                                                 ; 6                                                                    ;
; N value                       ; 7                                                                  ; 1                                                                    ;
; Charge pump current           ; setting 1                                                          ; setting 1                                                            ;
; Loop filter resistance        ; setting 16                                                         ; setting 27                                                           ;
; Loop filter capacitance       ; setting 0                                                          ; setting 0                                                            ;
; Bandwidth                     ; 340 kHz to 540 kHz                                                 ; 1.03 MHz to 1.97 MHz                                                 ;
; Bandwidth type                ; Medium                                                             ; Medium                                                               ;
; Real time reconfigurable      ; Off                                                                ; Off                                                                  ;
; Scan chain MIF file           ; --                                                                 ; --                                                                   ;
; Preserve PLL counter order    ; Off                                                                ; Off                                                                  ;
; PLL location                  ; PLL_1                                                              ; PLL_3                                                                ;
; Inclk0 signal                 ; CLOCK_50                                                           ; CLOCK_50                                                             ;
; Inclk1 signal                 ; --                                                                 ; --                                                                   ;
; Inclk0 signal type            ; Dedicated Pin                                                      ; Dedicated Pin                                                        ;
; Inclk1 signal type            ; --                                                                 ; --                                                                   ;
+-------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-----------------------------------------------------+
; Name                                                                             ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                        ;
+----------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-----------------------------------------------------+
; pll2:CLK25|altpll:altpll_component|pll2_altpll:auto_generated|wire_pll1_clk[0]   ; clock0       ; 74   ; 147 ; 25.17 MHz        ; 0 (0 ps)    ; 2.14 (236 ps)    ; 50/50      ; C0      ; 21            ; 11/10 Odd    ; --            ; 1       ; 0       ; CLK25|altpll_component|auto_generated|pll1|clk[0]   ;
; pll1:CLK_24M|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 64  ; 1.56 MHz         ; 0 (0 ps)    ; 0.12 (208 ps)    ; 50/50      ; C0      ; 384           ; 192/192 Even ; --            ; 1       ; 0       ; CLK_24M|altpll_component|auto_generated|pll1|clk[0] ;
+----------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |RAMCore2                                    ; 432 (0)     ; 78 (0)                    ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 22   ; 0            ; 354 (0)      ; 11 (0)            ; 67 (0)           ; |RAMCore2                                                                                                                                          ; work         ;
;    |RAMs_drive:RAM_controller|               ; 351 (326)   ; 24 (20)                   ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 308 (287)    ; 2 (1)             ; 41 (38)          ; |RAMCore2|RAMs_drive:RAM_controller                                                                                                                ; work         ;
;       |RAMdevice_32:RAMdev_32|               ; 25 (0)      ; 4 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 1 (0)             ; 3 (0)            ; |RAMCore2|RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32                                                                                         ; work         ;
;          |altsyncram:altsyncram_component|   ; 25 (0)      ; 4 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 1 (0)             ; 3 (0)            ; |RAMCore2|RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component                                                         ; work         ;
;             |altsyncram_glq3:auto_generated| ; 25 (5)      ; 4 (4)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (1)       ; 1 (1)             ; 3 (3)            ; |RAMCore2|RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated                          ; work         ;
;                |decode_ira:decode2|          ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |RAMCore2|RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:decode2       ; work         ;
;                |decode_ira:rden_decode_b|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |RAMCore2|RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:rden_decode_b ; work         ;
;                |mux_ulb:mux3|                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |RAMCore2|RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|mux_ulb:mux3             ; work         ;
;    |VGA_generator:VGA_controller|            ; 100 (100)   ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 9 (9)             ; 45 (45)          ; |RAMCore2|VGA_generator:VGA_controller                                                                                                             ; work         ;
;    |pll1:CLK_24M|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMCore2|pll1:CLK_24M                                                                                                                             ; work         ;
;       |altpll:altpll_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMCore2|pll1:CLK_24M|altpll:altpll_component                                                                                                     ; work         ;
;          |pll1_altpll:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMCore2|pll1:CLK_24M|altpll:altpll_component|pll1_altpll:auto_generated                                                                          ; work         ;
;    |pll2:CLK25|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMCore2|pll2:CLK25                                                                                                                               ; work         ;
;       |altpll:altpll_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMCore2|pll2:CLK25|altpll:altpll_component                                                                                                       ; work         ;
;          |pll2_altpll:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RAMCore2|pll2:CLK25|altpll:altpll_component|pll2_altpll:auto_generated                                                                            ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; VGA_R[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_HS   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VS   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SW[2]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[0]    ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; SW[1]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SW[3]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; CLOCK_50 ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[4]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[5]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[6]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                  ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SW[2]                                                                                                                                ;                   ;         ;
;      - VGA_generator:VGA_controller|blue[0]                                                                                          ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|blue[1]                                                                                          ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|blue[2]                                                                                          ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|blue[3]                                                                                          ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|green[0]                                                                                         ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|green[1]                                                                                         ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|green[2]                                                                                         ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|green[3]                                                                                         ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|red[0]                                                                                           ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|red[1]                                                                                           ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|red[2]                                                                                           ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|red[3]                                                                                           ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|Vcount[9]                                                                                        ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|D_out~0                                                                                             ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|Hcount[6]                                                                                        ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|Hcount[5]                                                                                        ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|Hcount[4]                                                                                        ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|Hcount[3]                                                                                        ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|Hcount[2]                                                                                        ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|Hcount[1]                                                                                        ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|Hcount[0]                                                                                        ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|Hcount[7]                                                                                        ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|Hcount[8]                                                                                        ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|Hcount[9]                                                                                        ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|Vcount[8]                                                                                        ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|Vcount[6]                                                                                        ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|Vcount[4]                                                                                        ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|Vcount[5]                                                                                        ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|Vcount[7]                                                                                        ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|Vcount[3]                                                                                        ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|Vcount[1]                                                                                        ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|Vcount[2]                                                                                        ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|Vcount[0]                                                                                        ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|video_on_h                                                                                       ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|video_on_v                                                                                       ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|h_count[6]                                                                                       ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|h_count[5]                                                                                       ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|h_count[4]                                                                                       ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|h_count[3]                                                                                       ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|h_count[2]                                                                                       ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|h_count[1]                                                                                       ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|h_count[0]                                                                                       ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|h_count[7]                                                                                       ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|h_count[8]                                                                                       ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|h_count[9]                                                                                       ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|Write_addressing~3                                                                                  ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|h_count_write[8]                                                                                    ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|h_count_write[9]                                                                                    ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|h_count_write[6]                                                                                    ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|h_count_write[7]                                                                                    ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|h_count_write[4]                                                                                    ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|h_count_write[5]                                                                                    ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|v_count[4]~1                                                                                     ; 1                 ; 6       ;
;      - VGA_generator:VGA_controller|v_count[9]~2                                                                                     ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|h_count_write[3]                                                                                    ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|h_count_write[0]                                                                                    ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|h_count_write[2]                                                                                    ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|h_count_write[1]                                                                                    ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|v_count_write[9]~0                                                                                  ; 1                 ; 6       ;
; SW[0]                                                                                                                                ;                   ;         ;
;      - VGA_generator:VGA_controller|blue[0]                                                                                          ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|blue[1]                                                                                          ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|blue[2]                                                                                          ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|blue[3]                                                                                          ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|green[0]                                                                                         ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|green[1]                                                                                         ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|green[2]                                                                                         ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|green[3]                                                                                         ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|red[0]                                                                                           ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|red[1]                                                                                           ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|red[2]                                                                                           ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|red[3]                                                                                           ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|Vcount[9]                                                                                        ; 1                 ; 0       ;
;      - RAMs_drive:RAM_controller|D_out~0                                                                                             ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|Hcount[6]                                                                                        ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|Hcount[5]                                                                                        ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|Hcount[4]                                                                                        ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|Hcount[3]                                                                                        ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|Hcount[2]                                                                                        ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|Hcount[1]                                                                                        ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|Hcount[0]                                                                                        ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|Hcount[7]                                                                                        ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|Hcount[8]                                                                                        ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|Hcount[9]                                                                                        ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|Vcount[8]                                                                                        ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|Vcount[6]                                                                                        ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|Vcount[4]                                                                                        ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|Vcount[5]                                                                                        ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|Vcount[7]                                                                                        ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|Vcount[3]                                                                                        ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|Vcount[1]                                                                                        ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|Vcount[2]                                                                                        ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|Vcount[0]                                                                                        ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|video_on_h                                                                                       ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|video_on_v                                                                                       ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|v_count[9]                                                                                       ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|h_count[6]                                                                                       ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|h_count[5]                                                                                       ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|h_count[4]                                                                                       ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|h_count[3]                                                                                       ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|h_count[2]                                                                                       ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|h_count[1]                                                                                       ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|h_count[0]                                                                                       ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|h_count[7]                                                                                       ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|h_count[8]                                                                                       ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|h_count[9]                                                                                       ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|v_count[8]                                                                                       ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|v_count[6]                                                                                       ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|v_count[4]                                                                                       ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|v_count[5]                                                                                       ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|v_count[7]                                                                                       ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|v_count[3]                                                                                       ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|v_count[1]                                                                                       ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|v_count[2]                                                                                       ; 1                 ; 0       ;
;      - RAMs_drive:RAM_controller|v_count_write[4]                                                                                    ; 1                 ; 0       ;
;      - RAMs_drive:RAM_controller|v_count_write[3]                                                                                    ; 1                 ; 0       ;
;      - RAMs_drive:RAM_controller|v_count_write[1]                                                                                    ; 1                 ; 0       ;
;      - RAMs_drive:RAM_controller|v_count_write[0]                                                                                    ; 1                 ; 0       ;
;      - RAMs_drive:RAM_controller|v_count_write[2]                                                                                    ; 1                 ; 0       ;
;      - RAMs_drive:RAM_controller|v_count_write[8]                                                                                    ; 1                 ; 0       ;
;      - RAMs_drive:RAM_controller|v_count_write[9]                                                                                    ; 1                 ; 0       ;
;      - RAMs_drive:RAM_controller|v_count_write[7]                                                                                    ; 1                 ; 0       ;
;      - RAMs_drive:RAM_controller|v_count_write[5]                                                                                    ; 1                 ; 0       ;
;      - RAMs_drive:RAM_controller|v_count_write[6]                                                                                    ; 1                 ; 0       ;
;      - VGA_generator:VGA_controller|v_count[0]                                                                                       ; 1                 ; 0       ;
;      - RAMs_drive:RAM_controller|h_count_write[8]                                                                                    ; 1                 ; 0       ;
;      - RAMs_drive:RAM_controller|h_count_write[9]                                                                                    ; 1                 ; 0       ;
;      - RAMs_drive:RAM_controller|h_count_write[6]                                                                                    ; 1                 ; 0       ;
;      - RAMs_drive:RAM_controller|h_count_write[7]                                                                                    ; 1                 ; 0       ;
;      - RAMs_drive:RAM_controller|h_count_write[4]                                                                                    ; 1                 ; 0       ;
;      - RAMs_drive:RAM_controller|h_count_write[5]                                                                                    ; 1                 ; 0       ;
;      - RAMs_drive:RAM_controller|Write_addressing~7                                                                                  ; 1                 ; 0       ;
;      - RAMs_drive:RAM_controller|h_count_write[3]                                                                                    ; 1                 ; 0       ;
;      - RAMs_drive:RAM_controller|h_count_write[0]                                                                                    ; 1                 ; 0       ;
;      - RAMs_drive:RAM_controller|h_count_write[2]                                                                                    ; 1                 ; 0       ;
;      - RAMs_drive:RAM_controller|h_count_write[1]                                                                                    ; 1                 ; 0       ;
;      - pll1:CLK_24M|altpll:altpll_component|pll1_altpll:auto_generated|pll1                                                          ; 0                 ; 6       ;
;      - pll2:CLK25|altpll:altpll_component|pll2_altpll:auto_generated|pll1                                                            ; 0                 ; 6       ;
; SW[1]                                                                                                                                ;                   ;         ;
; SW[3]                                                                                                                                ;                   ;         ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a0  ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a4  ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a8  ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a12 ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a16 ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a20 ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a24 ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a28 ; 1                 ; 6       ;
; CLOCK_50                                                                                                                             ;                   ;         ;
; SW[4]                                                                                                                                ;                   ;         ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a1  ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a5  ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a9  ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a13 ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a17 ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a21 ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a25 ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a29 ; 1                 ; 6       ;
; SW[5]                                                                                                                                ;                   ;         ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a2  ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a6  ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a10 ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a14 ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a18 ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a22 ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a26 ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a30 ; 1                 ; 6       ;
; SW[6]                                                                                                                                ;                   ;         ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a3  ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a7  ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a11 ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a15 ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a19 ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a23 ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a27 ; 1                 ; 6       ;
;      - RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a31 ; 1                 ; 6       ;
+--------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                      ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                  ; PIN_G2             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; RAMs_drive:RAM_controller|Parity_register[0]~8                                                                                                            ; LCCOMB_X16_Y21_N10 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; RAMs_drive:RAM_controller|Parity_register[1]~7                                                                                                            ; LCCOMB_X11_Y21_N2  ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; RAMs_drive:RAM_controller|Parity_register[2]~3                                                                                                            ; LCCOMB_X11_Y21_N18 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; RAMs_drive:RAM_controller|Parity_register[3]~1                                                                                                            ; LCCOMB_X17_Y21_N22 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; RAMs_drive:RAM_controller|Parity_register[4]~6                                                                                                            ; LCCOMB_X16_Y21_N14 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; RAMs_drive:RAM_controller|Parity_register[5]~5                                                                                                            ; LCCOMB_X16_Y21_N4  ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; RAMs_drive:RAM_controller|Parity_register[6]~10                                                                                                           ; LCCOMB_X16_Y21_N18 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; RAMs_drive:RAM_controller|Parity_register[7]~9                                                                                                            ; LCCOMB_X11_Y21_N16 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:decode2|w_anode322w[3]         ; LCCOMB_X17_Y17_N30 ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:decode2|w_anode339w[3]         ; LCCOMB_X17_Y17_N26 ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:decode2|w_anode349w[3]         ; LCCOMB_X17_Y17_N16 ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:decode2|w_anode359w[3]         ; LCCOMB_X17_Y17_N12 ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:decode2|w_anode369w[3]         ; LCCOMB_X17_Y17_N22 ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:decode2|w_anode379w[3]         ; LCCOMB_X17_Y17_N8  ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:decode2|w_anode389w[3]         ; LCCOMB_X17_Y17_N0  ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:decode2|w_anode399w[3]         ; LCCOMB_X17_Y17_N2  ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:rden_decode_b|w_anode322w[3]   ; LCCOMB_X12_Y21_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:rden_decode_b|w_anode339w[3]   ; LCCOMB_X12_Y21_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:rden_decode_b|w_anode349w[3]   ; LCCOMB_X12_Y21_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:rden_decode_b|w_anode359w[3]~0 ; LCCOMB_X12_Y21_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:rden_decode_b|w_anode369w[3]   ; LCCOMB_X12_Y21_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:rden_decode_b|w_anode379w[3]~0 ; LCCOMB_X12_Y21_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:rden_decode_b|w_anode389w[3]~0 ; LCCOMB_X12_Y21_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:rden_decode_b|w_anode399w[3]~0 ; LCCOMB_X12_Y21_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMs_drive:RAM_controller|Write_addressing~7                                                                                                              ; LCCOMB_X19_Y17_N0  ; 16      ; Latch enable               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; RAMs_drive:RAM_controller|readDir_32[0]~2                                                                                                                 ; LCCOMB_X6_Y21_N30  ; 16      ; Latch enable               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; RAMs_drive:RAM_controller|readEna_32~5                                                                                                                    ; LCCOMB_X8_Y21_N6   ; 36      ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; RAMs_drive:RAM_controller|v_count_write[9]~0                                                                                                              ; LCCOMB_X19_Y17_N8  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SW[0]                                                                                                                                                     ; PIN_H1             ; 78      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SW[1]                                                                                                                                                     ; PIN_G1             ; 32      ; Async. clear               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; SW[2]                                                                                                                                                     ; PIN_K8             ; 59      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_generator:VGA_controller|v_count[9]~2                                                                                                                 ; LCCOMB_X3_Y21_N12  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pll1:CLK_24M|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0]                                                                          ; PLL_3              ; 52      ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; pll2:CLK25|altpll:altpll_component|pll2_altpll:auto_generated|wire_pll1_clk[0]                                                                            ; PLL_1              ; 90      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                             ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; RAMs_drive:RAM_controller|Write_addressing~7                                     ; LCCOMB_X19_Y17_N0 ; 16      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; RAMs_drive:RAM_controller|readDir_32[0]~2                                        ; LCCOMB_X6_Y21_N30 ; 16      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; SW[1]                                                                            ; PIN_G1            ; 32      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; pll1:CLK_24M|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0] ; PLL_3             ; 52      ; 12                                   ; Global Clock         ; GCLK13           ; --                        ;
; pll2:CLK25|altpll:altpll_component|pll2_altpll:auto_generated|wire_pll1_clk[0]   ; PLL_1             ; 90      ; 50                                   ; Global Clock         ; GCLK3            ; --                        ;
+----------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                      ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; SW[0]~input                                                                                                                                               ; 78      ;
; SW[2]~input                                                                                                                                               ; 59      ;
; RAMs_drive:RAM_controller|readEna_32~5                                                                                                                    ; 36      ;
; RAMs_drive:RAM_controller|readDir_32[12]                                                                                                                  ; 33      ;
; RAMs_drive:RAM_controller|readDir_32[11]                                                                                                                  ; 33      ;
; RAMs_drive:RAM_controller|readDir_32[10]                                                                                                                  ; 33      ;
; RAMs_drive:RAM_controller|readDir_32[9]                                                                                                                   ; 33      ;
; RAMs_drive:RAM_controller|readDir_32[8]                                                                                                                   ; 33      ;
; RAMs_drive:RAM_controller|readDir_32[7]                                                                                                                   ; 33      ;
; RAMs_drive:RAM_controller|readDir_32[6]                                                                                                                   ; 33      ;
; RAMs_drive:RAM_controller|readDir_32[5]                                                                                                                   ; 33      ;
; RAMs_drive:RAM_controller|readDir_32[4]                                                                                                                   ; 33      ;
; RAMs_drive:RAM_controller|readDir_32[3]                                                                                                                   ; 33      ;
; RAMs_drive:RAM_controller|readDir_32[2]                                                                                                                   ; 33      ;
; RAMs_drive:RAM_controller|readDir_32[1]                                                                                                                   ; 33      ;
; RAMs_drive:RAM_controller|readDir_32[0]                                                                                                                   ; 33      ;
; RAMs_drive:RAM_controller|writeDir_32[12]                                                                                                                 ; 33      ;
; RAMs_drive:RAM_controller|writeDir_32[11]                                                                                                                 ; 33      ;
; RAMs_drive:RAM_controller|writeDir_32[10]                                                                                                                 ; 33      ;
; RAMs_drive:RAM_controller|writeDir_32[9]                                                                                                                  ; 33      ;
; RAMs_drive:RAM_controller|writeDir_32[8]                                                                                                                  ; 33      ;
; RAMs_drive:RAM_controller|writeDir_32[7]                                                                                                                  ; 33      ;
; RAMs_drive:RAM_controller|writeDir_32[6]                                                                                                                  ; 33      ;
; RAMs_drive:RAM_controller|writeDir_32[5]                                                                                                                  ; 33      ;
; RAMs_drive:RAM_controller|writeDir_32[4]                                                                                                                  ; 33      ;
; RAMs_drive:RAM_controller|writeDir_32[3]                                                                                                                  ; 33      ;
; RAMs_drive:RAM_controller|writeDir_32[2]                                                                                                                  ; 33      ;
; RAMs_drive:RAM_controller|writeDir_32[1]                                                                                                                  ; 33      ;
; RAMs_drive:RAM_controller|writeDir_32[0]                                                                                                                  ; 33      ;
; RAMs_drive:RAM_controller|v_count_write[2]                                                                                                                ; 21      ;
; RAMs_drive:RAM_controller|v_count_write[0]                                                                                                                ; 21      ;
; RAMs_drive:RAM_controller|Write_addressing~7                                                                                                              ; 18      ;
; RAMs_drive:RAM_controller|v_count_write[1]                                                                                                                ; 18      ;
; RAMs_drive:RAM_controller|Par_Reg~0                                                                                                                       ; 17      ;
; RAMs_drive:RAM_controller|v_count_write[4]                                                                                                                ; 15      ;
; RAMs_drive:RAM_controller|LessThan30~0                                                                                                                    ; 15      ;
; VGA_generator:VGA_controller|Vcount[4]                                                                                                                    ; 15      ;
; RAMs_drive:RAM_controller|LessThan29~2                                                                                                                    ; 14      ;
; RAMs_drive:RAM_controller|readEna_32~3                                                                                                                    ; 13      ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|address_reg_b[0]                          ; 12      ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|address_reg_b[1]                          ; 12      ;
; VGA_generator:VGA_controller|Vcount[5]                                                                                                                    ; 12      ;
; VGA_generator:VGA_controller|Vcount[6]                                                                                                                    ; 12      ;
; VGA_generator:VGA_controller|Vcount[7]                                                                                                                    ; 11      ;
; RAMs_drive:RAM_controller|read_addressing~1                                                                                                               ; 10      ;
; RAMs_drive:RAM_controller|v_count_write[9]~0                                                                                                              ; 10      ;
; VGA_generator:VGA_controller|v_count[9]~2                                                                                                                 ; 10      ;
; RAMs_drive:RAM_controller|v_count_write[5]                                                                                                                ; 10      ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|address_reg_b[2]                          ; 10      ;
; VGA_generator:VGA_controller|Vcount[2]                                                                                                                    ; 10      ;
; RAMs_drive:RAM_controller|writeDir_32[14]                                                                                                                 ; 9       ;
; RAMs_drive:RAM_controller|writeDir_32[15]                                                                                                                 ; 9       ;
; RAMs_drive:RAM_controller|writeDir_32[13]                                                                                                                 ; 9       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|_~0                                       ; 9       ;
; RAMs_drive:RAM_controller|v_count_write[6]                                                                                                                ; 9       ;
; VGA_generator:VGA_controller|Vcount[0]                                                                                                                    ; 9       ;
; VGA_generator:VGA_controller|Vcount[3]                                                                                                                    ; 9       ;
; VGA_generator:VGA_controller|Vcount[8]                                                                                                                    ; 9       ;
; SW[6]~input                                                                                                                                               ; 8       ;
; SW[5]~input                                                                                                                                               ; 8       ;
; SW[4]~input                                                                                                                                               ; 8       ;
; SW[3]~input                                                                                                                                               ; 8       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:decode2|w_anode369w[3]         ; 8       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:decode2|w_anode349w[3]         ; 8       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:decode2|w_anode339w[3]         ; 8       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:decode2|w_anode359w[3]         ; 8       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:decode2|w_anode322w[3]         ; 8       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:decode2|w_anode389w[3]         ; 8       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:decode2|w_anode399w[3]         ; 8       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|_~1                                       ; 8       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:decode2|w_anode379w[3]         ; 8       ;
; RAMs_drive:RAM_controller|Par_Reg~1                                                                                                                       ; 8       ;
; RAMs_drive:RAM_controller|v_count_write[3]                                                                                                                ; 8       ;
; VGA_generator:VGA_controller|Vcount[1]                                                                                                                    ; 8       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|_~2                                       ; 7       ;
; RAMs_drive:RAM_controller|v_count_write[7]                                                                                                                ; 7       ;
; VGA_generator:VGA_controller|Vcount[9]                                                                                                                    ; 7       ;
; VGA_generator:VGA_controller|v_count[4]~1                                                                                                                 ; 6       ;
; VGA_generator:VGA_controller|process_0~5                                                                                                                  ; 6       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|_~3                                       ; 6       ;
; RAMs_drive:RAM_controller|v_count_write[8]                                                                                                                ; 6       ;
; VGA_generator:VGA_controller|h_count[9]                                                                                                                   ; 6       ;
; VGA_generator:VGA_controller|h_count[8]                                                                                                                   ; 6       ;
; VGA_generator:VGA_controller|h_count[7]                                                                                                                   ; 6       ;
; RAMs_drive:RAM_controller|readDir_32[13]                                                                                                                  ; 5       ;
; RAMs_drive:RAM_controller|readDir_32[3]~3                                                                                                                 ; 5       ;
; RAMs_drive:RAM_controller|h_count_write[7]                                                                                                                ; 5       ;
; RAMs_drive:RAM_controller|h_count_write[9]                                                                                                                ; 5       ;
; RAMs_drive:RAM_controller|h_count_write[8]                                                                                                                ; 5       ;
; RAMs_drive:RAM_controller|v_count_write[9]                                                                                                                ; 5       ;
; VGA_generator:VGA_controller|v_count[7]                                                                                                                   ; 5       ;
; VGA_generator:VGA_controller|v_count[5]                                                                                                                   ; 5       ;
; VGA_generator:VGA_controller|v_count[6]                                                                                                                   ; 5       ;
; VGA_generator:VGA_controller|v_count[8]                                                                                                                   ; 5       ;
; VGA_generator:VGA_controller|h_count[2]                                                                                                                   ; 5       ;
; VGA_generator:VGA_controller|h_count[5]                                                                                                                   ; 5       ;
; VGA_generator:VGA_controller|h_count[6]                                                                                                                   ; 5       ;
; VGA_generator:VGA_controller|v_count[9]                                                                                                                   ; 5       ;
; RAMs_drive:RAM_controller|h_count_read_aux[9]~18                                                                                                          ; 5       ;
; RAMs_drive:RAM_controller|readDir_32[14]                                                                                                                  ; 4       ;
; RAMs_drive:RAM_controller|write_couters~3                                                                                                                 ; 4       ;
; RAMs_drive:RAM_controller|Equal1~2                                                                                                                        ; 4       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:rden_decode_b|w_anode369w[3]   ; 4       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:rden_decode_b|w_anode349w[3]   ; 4       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:rden_decode_b|w_anode339w[3]   ; 4       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:rden_decode_b|w_anode359w[3]~0 ; 4       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:rden_decode_b|w_anode322w[3]   ; 4       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:rden_decode_b|w_anode389w[3]~0 ; 4       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:rden_decode_b|w_anode399w[3]~0 ; 4       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:rden_decode_b|w_anode379w[3]~0 ; 4       ;
; RAMs_drive:RAM_controller|h_count_write[5]                                                                                                                ; 4       ;
; RAMs_drive:RAM_controller|h_count_write[4]                                                                                                                ; 4       ;
; RAMs_drive:RAM_controller|h_count_write[6]                                                                                                                ; 4       ;
; RAMs_drive:RAM_controller|ReadEna~3                                                                                                                       ; 4       ;
; VGA_generator:VGA_controller|v_count[4]                                                                                                                   ; 4       ;
; VGA_generator:VGA_controller|h_count[0]                                                                                                                   ; 4       ;
; VGA_generator:VGA_controller|h_count[1]                                                                                                                   ; 4       ;
; VGA_generator:VGA_controller|h_count[3]                                                                                                                   ; 4       ;
; VGA_generator:VGA_controller|h_count[4]                                                                                                                   ; 4       ;
; VGA_generator:VGA_controller|video_on_v                                                                                                                   ; 4       ;
; VGA_generator:VGA_controller|video_on_h                                                                                                                   ; 4       ;
; RAMs_drive:RAM_controller|D_out~7                                                                                                                         ; 4       ;
; RAMs_drive:RAM_controller|D_out~6                                                                                                                         ; 4       ;
; RAMs_drive:RAM_controller|Add54~2                                                                                                                         ; 4       ;
; RAMs_drive:RAM_controller|h_count_read_aux[6]~12                                                                                                          ; 4       ;
; SW[1]~input                                                                                                                                               ; 3       ;
; VGA_generator:VGA_controller|red~28                                                                                                                       ; 3       ;
; RAMs_drive:RAM_controller|h_count_write[1]                                                                                                                ; 3       ;
; RAMs_drive:RAM_controller|h_count_write[2]                                                                                                                ; 3       ;
; RAMs_drive:RAM_controller|h_count_write[0]                                                                                                                ; 3       ;
; RAMs_drive:RAM_controller|h_count_write[3]                                                                                                                ; 3       ;
; VGA_generator:VGA_controller|Equal0~3                                                                                                                     ; 3       ;
; RAMs_drive:RAM_controller|Add41~0                                                                                                                         ; 3       ;
; RAMs_drive:RAM_controller|LessThan27~0                                                                                                                    ; 3       ;
; RAMs_drive:RAM_controller|read_addressing~0                                                                                                               ; 3       ;
; RAMs_drive:RAM_controller|write_couters~0                                                                                                                 ; 3       ;
; RAMs_drive:RAM_controller|Write_addressing~1                                                                                                              ; 3       ;
; VGA_generator:VGA_controller|v_count[2]                                                                                                                   ; 3       ;
; VGA_generator:VGA_controller|v_count[3]                                                                                                                   ; 3       ;
; VGA_generator:VGA_controller|red~23                                                                                                                       ; 3       ;
; VGA_generator:VGA_controller|red~17                                                                                                                       ; 3       ;
; VGA_generator:VGA_controller|red~11                                                                                                                       ; 3       ;
; RAMs_drive:RAM_controller|D_out~5                                                                                                                         ; 3       ;
; RAMs_drive:RAM_controller|Add54~0                                                                                                                         ; 3       ;
; RAMs_drive:RAM_controller|h_count_read_aux[8]~16                                                                                                          ; 3       ;
; RAMs_drive:RAM_controller|h_count_read_aux[7]~14                                                                                                          ; 3       ;
; RAMs_drive:RAM_controller|h_count_read_aux[5]~10                                                                                                          ; 3       ;
; RAMs_drive:RAM_controller|h_count_read_aux[4]~8                                                                                                           ; 3       ;
; CLOCK_50~input                                                                                                                                            ; 2       ;
; RAMs_drive:RAM_controller|readDir_32[15]                                                                                                                  ; 2       ;
; RAMs_drive:RAM_controller|Parity_register[6]                                                                                                              ; 2       ;
; RAMs_drive:RAM_controller|Parity_register[7]                                                                                                              ; 2       ;
; RAMs_drive:RAM_controller|Parity_register[0]                                                                                                              ; 2       ;
; RAMs_drive:RAM_controller|Parity_register[1]                                                                                                              ; 2       ;
; RAMs_drive:RAM_controller|Parity_register[4]                                                                                                              ; 2       ;
; RAMs_drive:RAM_controller|Parity_register[5]                                                                                                              ; 2       ;
; RAMs_drive:RAM_controller|Parity_register[2]                                                                                                              ; 2       ;
; RAMs_drive:RAM_controller|Parity_register[3]                                                                                                              ; 2       ;
; RAMs_drive:RAM_controller|Add14~2                                                                                                                         ; 2       ;
; VGA_generator:VGA_controller|v_count[9]~0                                                                                                                 ; 2       ;
; VGA_generator:VGA_controller|Equal0~1                                                                                                                     ; 2       ;
; VGA_generator:VGA_controller|Equal0~0                                                                                                                     ; 2       ;
; RAMs_drive:RAM_controller|readEna_32~4                                                                                                                    ; 2       ;
; RAMs_drive:RAM_controller|ReadEna~1                                                                                                                       ; 2       ;
; RAMs_drive:RAM_controller|LessThan29~0                                                                                                                    ; 2       ;
; RAMs_drive:RAM_controller|Parity_register[6]~4                                                                                                            ; 2       ;
; VGA_generator:VGA_controller|v_count[0]                                                                                                                   ; 2       ;
; RAMs_drive:RAM_controller|Parity_register[1]~2                                                                                                            ; 2       ;
; RAMs_drive:RAM_controller|Parity_register[7]~0                                                                                                            ; 2       ;
; RAMs_drive:RAM_controller|LessThan10~0                                                                                                                    ; 2       ;
; VGA_generator:VGA_controller|v_count[1]                                                                                                                   ; 2       ;
; VGA_generator:VGA_controller|red~20                                                                                                                       ; 2       ;
; VGA_generator:VGA_controller|red~14                                                                                                                       ; 2       ;
; VGA_generator:VGA_controller|red~8                                                                                                                        ; 2       ;
; RAMs_drive:RAM_controller|Mux0~3                                                                                                                          ; 2       ;
; RAMs_drive:RAM_controller|Mux0~2                                                                                                                          ; 2       ;
; RAMs_drive:RAM_controller|Mux0~1                                                                                                                          ; 2       ;
; RAMs_drive:RAM_controller|Mux0~0                                                                                                                          ; 2       ;
; RAMs_drive:RAM_controller|LessThan17~0                                                                                                                    ; 2       ;
; RAMs_drive:RAM_controller|D_out~1                                                                                                                         ; 2       ;
; RAMs_drive:RAM_controller|LessThan15~0                                                                                                                    ; 2       ;
; RAMs_drive:RAM_controller|D_out~0                                                                                                                         ; 2       ;
; RAMs_drive:RAM_controller|Add2~10                                                                                                                         ; 2       ;
; RAMs_drive:RAM_controller|Add2~8                                                                                                                          ; 2       ;
; RAMs_drive:RAM_controller|Add2~6                                                                                                                          ; 2       ;
; RAMs_drive:RAM_controller|Add2~4                                                                                                                          ; 2       ;
; RAMs_drive:RAM_controller|Add2~2                                                                                                                          ; 2       ;
; RAMs_drive:RAM_controller|Add2~0                                                                                                                          ; 2       ;
; RAMs_drive:RAM_controller|Add54~10                                                                                                                        ; 2       ;
; RAMs_drive:RAM_controller|Add54~8                                                                                                                         ; 2       ;
; RAMs_drive:RAM_controller|Add54~6                                                                                                                         ; 2       ;
; RAMs_drive:RAM_controller|Add54~4                                                                                                                         ; 2       ;
; RAMs_drive:RAM_controller|D_out~9                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|D_out~8                                                                                                                         ; 1       ;
; VGA_generator:VGA_controller|red~27                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|red~26                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|red~25                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|red~24                                                                                                                       ; 1       ;
; RAMs_drive:RAM_controller|Add32~35                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add32~34                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add32~33                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add32~32                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add32~31                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add32~30                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add32~29                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add32~28                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|readDir_32[4]~8                                                                                                                 ; 1       ;
; RAMs_drive:RAM_controller|readDir_32[3]~7                                                                                                                 ; 1       ;
; RAMs_drive:RAM_controller|readDir_32[2]~6                                                                                                                 ; 1       ;
; RAMs_drive:RAM_controller|readDir_32[1]~5                                                                                                                 ; 1       ;
; RAMs_drive:RAM_controller|readDir_32[0]~4                                                                                                                 ; 1       ;
; RAMs_drive:RAM_controller|Add32~27                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add32~26                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add16~20                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add16~19                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add14~5                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add14~4                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add14~3                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|h_count_write~1                                                                                                                 ; 1       ;
; RAMs_drive:RAM_controller|h_count_write~0                                                                                                                 ; 1       ;
; RAMs_drive:RAM_controller|Add5~2                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add5~1                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add5~0                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add16~14                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add16~13                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add16~12                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add16~11                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add16~10                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add14~1                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add14~0                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|readDir_32[0]~1                                                                                                                 ; 1       ;
; RAMs_drive:RAM_controller|readDir_32[0]~0                                                                                                                 ; 1       ;
; RAMs_drive:RAM_controller|Add32~25                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add32~2                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add32~1                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add32~0                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add43~20                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add43~19                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add43~18                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add43~17                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add43~16                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add43~15                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add43~14                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add41~2                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add41~1                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|LessThan27~2                                                                                                                    ; 1       ;
; RAMs_drive:RAM_controller|LessThan27~1                                                                                                                    ; 1       ;
; VGA_generator:VGA_controller|Add1~23                                                                                                                      ; 1       ;
; RAMs_drive:RAM_controller|v_count_write~4                                                                                                                 ; 1       ;
; RAMs_drive:RAM_controller|v_count_write~3                                                                                                                 ; 1       ;
; RAMs_drive:RAM_controller|v_count_write~2                                                                                                                 ; 1       ;
; RAMs_drive:RAM_controller|v_count_write~1                                                                                                                 ; 1       ;
; RAMs_drive:RAM_controller|write_couters~2                                                                                                                 ; 1       ;
; RAMs_drive:RAM_controller|write_couters~1                                                                                                                 ; 1       ;
; RAMs_drive:RAM_controller|Equal1~1                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Equal1~0                                                                                                                        ; 1       ;
; VGA_generator:VGA_controller|Add1~22                                                                                                                      ; 1       ;
; VGA_generator:VGA_controller|Add1~21                                                                                                                      ; 1       ;
; VGA_generator:VGA_controller|Add1~20                                                                                                                      ; 1       ;
; VGA_generator:VGA_controller|v_count[7]~8                                                                                                                 ; 1       ;
; VGA_generator:VGA_controller|v_count[5]~7                                                                                                                 ; 1       ;
; VGA_generator:VGA_controller|v_count[4]~6                                                                                                                 ; 1       ;
; VGA_generator:VGA_controller|v_count[6]~5                                                                                                                 ; 1       ;
; VGA_generator:VGA_controller|v_count[8]~4                                                                                                                 ; 1       ;
; VGA_generator:VGA_controller|h_count~2                                                                                                                    ; 1       ;
; VGA_generator:VGA_controller|h_count~1                                                                                                                    ; 1       ;
; VGA_generator:VGA_controller|h_count~0                                                                                                                    ; 1       ;
; VGA_generator:VGA_controller|Equal0~2                                                                                                                     ; 1       ;
; VGA_generator:VGA_controller|v_count[9]~3                                                                                                                 ; 1       ;
; VGA_generator:VGA_controller|process_0~4                                                                                                                  ; 1       ;
; VGA_generator:VGA_controller|process_0~3                                                                                                                  ; 1       ;
; VGA_generator:VGA_controller|process_0~2                                                                                                                  ; 1       ;
; VGA_generator:VGA_controller|process_0~1                                                                                                                  ; 1       ;
; VGA_generator:VGA_controller|process_0~0                                                                                                                  ; 1       ;
; VGA_generator:VGA_controller|LessThan7~1                                                                                                                  ; 1       ;
; VGA_generator:VGA_controller|LessThan7~0                                                                                                                  ; 1       ;
; VGA_generator:VGA_controller|LessThan6~0                                                                                                                  ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|rden_b_store                              ; 1       ;
; RAMs_drive:RAM_controller|Write_addressing~6                                                                                                              ; 1       ;
; RAMs_drive:RAM_controller|Write_addressing~5                                                                                                              ; 1       ;
; RAMs_drive:RAM_controller|Write_addressing~4                                                                                                              ; 1       ;
; RAMs_drive:RAM_controller|Write_addressing~3                                                                                                              ; 1       ;
; RAMs_drive:RAM_controller|Write_addressing~2                                                                                                              ; 1       ;
; RAMs_drive:RAM_controller|readEna_32~2                                                                                                                    ; 1       ;
; RAMs_drive:RAM_controller|LessThan29~1                                                                                                                    ; 1       ;
; RAMs_drive:RAM_controller|ReadEna~2                                                                                                                       ; 1       ;
; RAMs_drive:RAM_controller|ReadEna~0                                                                                                                       ; 1       ;
; RAMs_drive:RAM_controller|Parity_register[6]~10                                                                                                           ; 1       ;
; RAMs_drive:RAM_controller|Decoder1~7                                                                                                                      ; 1       ;
; RAMs_drive:RAM_controller|Parity_register[7]~9                                                                                                            ; 1       ;
; RAMs_drive:RAM_controller|Decoder1~6                                                                                                                      ; 1       ;
; RAMs_drive:RAM_controller|Parity_register[0]~8                                                                                                            ; 1       ;
; RAMs_drive:RAM_controller|Decoder1~5                                                                                                                      ; 1       ;
; RAMs_drive:RAM_controller|Parity_register[1]~7                                                                                                            ; 1       ;
; RAMs_drive:RAM_controller|Decoder1~4                                                                                                                      ; 1       ;
; RAMs_drive:RAM_controller|Parity_register[4]~6                                                                                                            ; 1       ;
; RAMs_drive:RAM_controller|Decoder1~3                                                                                                                      ; 1       ;
; RAMs_drive:RAM_controller|Parity_register[5]~5                                                                                                            ; 1       ;
; RAMs_drive:RAM_controller|Decoder1~2                                                                                                                      ; 1       ;
; RAMs_drive:RAM_controller|Parity_register[2]~3                                                                                                            ; 1       ;
; RAMs_drive:RAM_controller|Decoder1~1                                                                                                                      ; 1       ;
; RAMs_drive:RAM_controller|Parity_register[3]~1                                                                                                            ; 1       ;
; RAMs_drive:RAM_controller|Decoder1~0                                                                                                                      ; 1       ;
; RAMs_drive:RAM_controller|Write_addressing~0                                                                                                              ; 1       ;
; VGA_generator:VGA_controller|red~22                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|red~21                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|red~19                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|red~18                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|red~16                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|red~15                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|red~13                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|red~12                                                                                                                       ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|mux_ulb:mux3|_~3                          ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|mux_ulb:mux3|_~2                          ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|mux_ulb:mux3|_~1                          ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|mux_ulb:mux3|_~0                          ; 1       ;
; VGA_generator:VGA_controller|red~10                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|red~9                                                                                                                        ; 1       ;
; VGA_generator:VGA_controller|red~7                                                                                                                        ; 1       ;
; VGA_generator:VGA_controller|red~6                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Mux0~5                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Mux0~4                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Mux1~1                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Mux1~0                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|LessThan16~0                                                                                                                    ; 1       ;
; RAMs_drive:RAM_controller|D_out~4                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|D_out~3                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|D_out~2                                                                                                                         ; 1       ;
; VGA_generator:VGA_controller|Hcount[9]                                                                                                                    ; 1       ;
; VGA_generator:VGA_controller|Hcount[8]                                                                                                                    ; 1       ;
; VGA_generator:VGA_controller|Hcount[7]                                                                                                                    ; 1       ;
; VGA_generator:VGA_controller|Hcount[0]                                                                                                                    ; 1       ;
; VGA_generator:VGA_controller|Hcount[1]                                                                                                                    ; 1       ;
; VGA_generator:VGA_controller|Hcount[2]                                                                                                                    ; 1       ;
; VGA_generator:VGA_controller|Hcount[3]                                                                                                                    ; 1       ;
; VGA_generator:VGA_controller|Hcount[4]                                                                                                                    ; 1       ;
; VGA_generator:VGA_controller|Hcount[5]                                                                                                                    ; 1       ;
; VGA_generator:VGA_controller|Hcount[6]                                                                                                                    ; 1       ;
; VGA_generator:VGA_controller|blue[3]                                                                                                                      ; 1       ;
; VGA_generator:VGA_controller|blue[2]                                                                                                                      ; 1       ;
; VGA_generator:VGA_controller|blue[1]                                                                                                                      ; 1       ;
; VGA_generator:VGA_controller|blue[0]                                                                                                                      ; 1       ;
; VGA_generator:VGA_controller|green[3]                                                                                                                     ; 1       ;
; VGA_generator:VGA_controller|green[2]                                                                                                                     ; 1       ;
; VGA_generator:VGA_controller|green[1]                                                                                                                     ; 1       ;
; VGA_generator:VGA_controller|green[0]                                                                                                                     ; 1       ;
; VGA_generator:VGA_controller|red[3]                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|red[2]                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|red[1]                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|red[0]                                                                                                                       ; 1       ;
; RAMs_drive:RAM_controller|Add5~23                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add5~22                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add5~21                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add16~17                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add16~16                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add16~15                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add15~20                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add15~19                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add15~18                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add4~12                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add4~11                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add4~10                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add3~20                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add3~19                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add3~18                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add2~16                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add1~18                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add1~17                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add1~16                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add1~15                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add1~14                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add1~13                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add1~12                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add1~11                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add1~10                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add1~9                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add1~8                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add1~7                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add1~6                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add1~5                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add1~4                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add1~3                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add1~2                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add1~1                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add1~0                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add5~20                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add5~19                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add5~18                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add5~17                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add5~16                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add5~15                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add5~14                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add5~13                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add5~12                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add5~11                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add5~10                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add5~9                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add5~8                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add5~7                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add5~6                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add5~5                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add5~4                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add5~3                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add18~10                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add18~9                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add18~8                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add18~7                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add18~6                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add18~5                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add18~4                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add18~3                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add18~2                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add18~1                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add18~0                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add16~9                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add16~8                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add16~7                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add16~6                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add16~5                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add16~4                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add16~3                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add16~2                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add16~1                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add16~0                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add15~17                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add15~16                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add15~15                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add15~14                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add15~13                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add15~12                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add15~11                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add15~10                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add15~9                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add15~8                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add15~7                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add15~6                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add15~5                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add15~4                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add15~3                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add15~2                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add15~1                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add4~9                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add4~8                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add4~7                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add4~6                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add4~5                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add4~4                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add4~3                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add4~2                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add4~1                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add4~0                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add3~17                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add3~16                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add3~15                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add3~14                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add3~13                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add3~12                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add3~11                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add3~10                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add3~9                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add3~8                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add3~7                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add3~6                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add3~5                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add3~4                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add3~3                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add3~2                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add3~1                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add2~15                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add2~14                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add2~13                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add2~12                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add2~11                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add2~9                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add2~7                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add2~5                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add2~3                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add2~1                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add32~23                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add32~22                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add32~21                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add32~20                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add32~19                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add32~18                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add32~17                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add32~16                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add32~15                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add32~14                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add32~13                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add32~12                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add32~11                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add32~10                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add32~9                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add32~8                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add32~7                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add32~6                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add32~5                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add32~4                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add32~3                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add45~10                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add45~9                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add45~8                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add45~7                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add45~6                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add45~5                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add45~4                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add45~3                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add45~2                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add45~1                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add45~0                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add43~12                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add43~11                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add43~10                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add43~9                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add43~8                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add43~7                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add43~6                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add43~5                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add43~4                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add43~3                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add43~2                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add43~1                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add43~0                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add42~20                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add42~19                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add42~18                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add42~17                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add42~16                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add42~15                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add42~14                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add42~13                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add42~12                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add42~11                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add42~10                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add42~9                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add42~8                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add42~7                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add42~6                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add42~5                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add42~4                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add42~3                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add42~2                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add42~1                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add31~12                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add31~11                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add31~10                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add31~9                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add31~8                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add31~7                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add31~6                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add31~5                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add31~4                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add31~3                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add31~2                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add31~1                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add31~0                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add30~20                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add30~19                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add30~18                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add30~17                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add30~16                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add30~15                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add30~14                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add30~13                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add30~12                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add30~11                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add30~10                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add30~9                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add30~8                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add30~7                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add30~6                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add30~5                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add30~4                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add30~3                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add30~2                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add30~1                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add54~16                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add54~15                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add54~14                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add54~13                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add54~12                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add54~11                                                                                                                        ; 1       ;
; RAMs_drive:RAM_controller|Add54~9                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add54~7                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add54~5                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add0~18                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add0~17                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add0~16                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add0~15                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add0~14                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add0~13                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add0~12                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add0~11                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add0~10                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add0~9                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add0~8                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add0~7                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add0~6                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add0~5                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add0~4                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add0~3                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add0~2                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add0~1                                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|Add0~0                                                                                                                          ; 1       ;
; VGA_generator:VGA_controller|Add0~18                                                                                                                      ; 1       ;
; VGA_generator:VGA_controller|Add0~17                                                                                                                      ; 1       ;
; VGA_generator:VGA_controller|Add0~16                                                                                                                      ; 1       ;
; VGA_generator:VGA_controller|Add0~15                                                                                                                      ; 1       ;
; VGA_generator:VGA_controller|Add0~14                                                                                                                      ; 1       ;
; VGA_generator:VGA_controller|Add0~13                                                                                                                      ; 1       ;
; VGA_generator:VGA_controller|Add0~12                                                                                                                      ; 1       ;
; VGA_generator:VGA_controller|Add0~11                                                                                                                      ; 1       ;
; VGA_generator:VGA_controller|Add0~10                                                                                                                      ; 1       ;
; VGA_generator:VGA_controller|Add0~9                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|Add0~8                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|Add0~7                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|Add0~6                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|Add0~5                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|Add0~4                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|Add0~3                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|Add0~2                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|Add0~1                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|Add0~0                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|Add1~18                                                                                                                      ; 1       ;
; VGA_generator:VGA_controller|Add1~17                                                                                                                      ; 1       ;
; VGA_generator:VGA_controller|Add1~16                                                                                                                      ; 1       ;
; VGA_generator:VGA_controller|Add1~15                                                                                                                      ; 1       ;
; VGA_generator:VGA_controller|Add1~14                                                                                                                      ; 1       ;
; VGA_generator:VGA_controller|Add1~13                                                                                                                      ; 1       ;
; VGA_generator:VGA_controller|Add1~12                                                                                                                      ; 1       ;
; VGA_generator:VGA_controller|Add1~11                                                                                                                      ; 1       ;
; VGA_generator:VGA_controller|Add1~10                                                                                                                      ; 1       ;
; VGA_generator:VGA_controller|Add1~9                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|Add1~8                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|Add1~7                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|Add1~6                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|Add1~5                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|Add1~4                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|Add1~3                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|Add1~2                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|Add1~1                                                                                                                       ; 1       ;
; VGA_generator:VGA_controller|Add1~0                                                                                                                       ; 1       ;
; pll1:CLK_24M|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_fbout                                                                           ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a3                              ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a23                             ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a27                             ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a31                             ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a19                             ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a7                              ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a15                             ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a11                             ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a2                              ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a22                             ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a26                             ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a30                             ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a18                             ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a6                              ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a14                             ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a10                             ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a29                             ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a17                             ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a25                             ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a21                             ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a13                             ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a1                              ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a5                              ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a9                              ; 1       ;
; pll2:CLK25|altpll:altpll_component|pll2_altpll:auto_generated|wire_pll1_fbout                                                                             ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a16                             ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a8                              ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a4                              ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a12                             ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a0                              ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a24                             ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a28                             ; 1       ;
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ram_block1a20                             ; 1       ;
; RAMs_drive:RAM_controller|Add54~3                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|Add54~1                                                                                                                         ; 1       ;
; RAMs_drive:RAM_controller|h_count_read_aux[8]~17                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|h_count_read_aux[7]~15                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|h_count_read_aux[6]~13                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|h_count_read_aux[5]~11                                                                                                          ; 1       ;
; RAMs_drive:RAM_controller|h_count_read_aux[4]~9                                                                                                           ; 1       ;
; RAMs_drive:RAM_controller|h_count_read_aux[3]~7                                                                                                           ; 1       ;
; RAMs_drive:RAM_controller|h_count_read_aux[3]~6                                                                                                           ; 1       ;
; RAMs_drive:RAM_controller|h_count_read_aux[2]~5                                                                                                           ; 1       ;
; RAMs_drive:RAM_controller|h_count_read_aux[2]~4                                                                                                           ; 1       ;
; RAMs_drive:RAM_controller|h_count_read_aux[1]~3                                                                                                           ; 1       ;
; RAMs_drive:RAM_controller|h_count_read_aux[1]~2                                                                                                           ; 1       ;
; RAMs_drive:RAM_controller|h_count_read_aux[0]~1                                                                                                           ; 1       ;
; RAMs_drive:RAM_controller|h_count_read_aux[0]~0                                                                                                           ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                       ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Dual Clocks ; 65536        ; 4            ; 65536        ; 4            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 65536                       ; 4                           ; 65536                       ; 4                           ; 262144              ; 32   ; None ; M9K_X13_Y7_N0, M9K_X25_Y17_N0, M9K_X25_Y15_N0, M9K_X13_Y12_N0, M9K_X13_Y21_N0, M9K_X13_Y14_N0, M9K_X13_Y11_N0, M9K_X25_Y18_N0, M9K_X25_Y12_N0, M9K_X13_Y8_N0, M9K_X13_Y19_N0, M9K_X13_Y20_N0, M9K_X13_Y17_N0, M9K_X13_Y22_N0, M9K_X25_Y13_N0, M9K_X25_Y23_N0, M9K_X25_Y11_N0, M9K_X13_Y10_N0, M9K_X13_Y9_N0, M9K_X25_Y9_N0, M9K_X25_Y22_N0, M9K_X25_Y19_N0, M9K_X13_Y18_N0, M9K_X13_Y15_N0, M9K_X13_Y13_N0, M9K_X25_Y21_N0, M9K_X25_Y10_N0, M9K_X13_Y16_N0, M9K_X25_Y20_N0, M9K_X25_Y14_N0, M9K_X25_Y16_N0, M9K_X13_Y23_N0 ; Don't care           ; Old data        ; Old data        ; Yes           ;
+----------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,609 / 47,787 ( 3 % ) ;
; C16 interconnects     ; 64 / 1,804 ( 4 % )     ;
; C4 interconnects      ; 1,123 / 31,272 ( 4 % ) ;
; Direct links          ; 130 / 47,787 ( < 1 % ) ;
; Global clocks         ; 5 / 20 ( 25 % )        ;
; Local interconnects   ; 190 / 15,408 ( 1 % )   ;
; R24 interconnects     ; 50 / 1,775 ( 3 % )     ;
; R4 interconnects      ; 1,255 / 41,310 ( 3 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.34) ; Number of LABs  (Total = 35) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 5                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 2                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 2                            ;
; 12                                          ; 2                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 7                            ;
; 16                                          ; 15                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.09) ; Number of LABs  (Total = 35) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 12                           ;
; 1 Clock                            ; 14                           ;
; 1 Clock enable                     ; 12                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.46) ; Number of LABs  (Total = 35) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 5                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 2                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 3                            ;
; 15                                           ; 5                            ;
; 16                                           ; 4                            ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.86) ; Number of LABs  (Total = 35) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 6                            ;
; 2                                               ; 0                            ;
; 3                                               ; 0                            ;
; 4                                               ; 1                            ;
; 5                                               ; 2                            ;
; 6                                               ; 1                            ;
; 7                                               ; 3                            ;
; 8                                               ; 2                            ;
; 9                                               ; 0                            ;
; 10                                              ; 3                            ;
; 11                                              ; 5                            ;
; 12                                              ; 7                            ;
; 13                                              ; 1                            ;
; 14                                              ; 0                            ;
; 15                                              ; 2                            ;
; 16                                              ; 1                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.23) ; Number of LABs  (Total = 35) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 5                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 3                            ;
; 10                                           ; 5                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 3                            ;
; 14                                           ; 6                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 22        ; 0            ; 0            ; 22        ; 22        ; 0            ; 14           ; 0            ; 0            ; 8            ; 0            ; 14           ; 8            ; 0            ; 0            ; 0            ; 14           ; 0            ; 0            ; 0            ; 0            ; 0            ; 22        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 22           ; 22           ; 22           ; 22           ; 22           ; 0         ; 22           ; 22           ; 0         ; 0         ; 22           ; 8            ; 22           ; 22           ; 14           ; 22           ; 8            ; 14           ; 22           ; 22           ; 22           ; 8            ; 22           ; 22           ; 22           ; 22           ; 22           ; 0         ; 22           ; 22           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; VGA_R[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 85 °C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                       ;
+-------------------------------------------------------+---------------------------------------------------------+-------------------+
; Source Clock(s)                                       ; Destination Clock(s)                                    ; Delay Added in ns ;
+-------------------------------------------------------+---------------------------------------------------------+-------------------+
; CLK25|altpll_component|auto_generated|pll1|clk[0]     ; SW[0]                                                   ; 207.1             ;
; CLK_24M|altpll_component|auto_generated|pll1|clk[0]   ; SW[0]                                                   ; 110.4             ;
; CLK25|altpll_component|auto_generated|pll1|clk[0]     ; CLK25|altpll_component|auto_generated|pll1|clk[0],SW[0] ; 13.5              ;
; CLK25|altpll_component|auto_generated|pll1|clk[0],I/O ; SW[0]                                                   ; 9.3               ;
+-------------------------------------------------------+---------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                              ;
+--------------------------------------------+-------------------------------------------+-------------------+
; Source Register                            ; Destination Register                      ; Delay Added in ns ;
+--------------------------------------------+-------------------------------------------+-------------------+
; VGA_generator:VGA_controller|Vcount[7]     ; RAMs_drive:RAM_controller|readDir_32[14]  ; 5.355             ;
; VGA_generator:VGA_controller|Vcount[8]     ; RAMs_drive:RAM_controller|readDir_32[14]  ; 5.347             ;
; VGA_generator:VGA_controller|Vcount[6]     ; RAMs_drive:RAM_controller|readDir_32[15]  ; 5.122             ;
; VGA_generator:VGA_controller|Vcount[4]     ; RAMs_drive:RAM_controller|readDir_32[15]  ; 5.122             ;
; VGA_generator:VGA_controller|Vcount[5]     ; RAMs_drive:RAM_controller|readDir_32[15]  ; 5.122             ;
; VGA_generator:VGA_controller|Vcount[3]     ; RAMs_drive:RAM_controller|readDir_32[15]  ; 5.122             ;
; VGA_generator:VGA_controller|Vcount[2]     ; RAMs_drive:RAM_controller|readDir_32[15]  ; 5.122             ;
; VGA_generator:VGA_controller|Vcount[1]     ; RAMs_drive:RAM_controller|readDir_32[15]  ; 5.122             ;
; VGA_generator:VGA_controller|Vcount[9]     ; RAMs_drive:RAM_controller|readDir_32[2]   ; 4.146             ;
; VGA_generator:VGA_controller|Hcount[0]     ; RAMs_drive:RAM_controller|readDir_32[0]   ; 4.117             ;
; VGA_generator:VGA_controller|Vcount[0]     ; RAMs_drive:RAM_controller|readDir_32[5]   ; 4.104             ;
; RAMs_drive:RAM_controller|h_count_write[9] ; RAMs_drive:RAM_controller|writeDir_32[13] ; 4.006             ;
; VGA_generator:VGA_controller|Hcount[2]     ; RAMs_drive:RAM_controller|readDir_32[2]   ; 3.631             ;
; VGA_generator:VGA_controller|Hcount[1]     ; RAMs_drive:RAM_controller|readDir_32[2]   ; 3.631             ;
; VGA_generator:VGA_controller|Hcount[3]     ; RAMs_drive:RAM_controller|readDir_32[3]   ; 3.566             ;
; RAMs_drive:RAM_controller|h_count_write[6] ; RAMs_drive:RAM_controller|writeDir_32[6]  ; 3.519             ;
; RAMs_drive:RAM_controller|v_count_write[6] ; RAMs_drive:RAM_controller|writeDir_32[15] ; 3.490             ;
; RAMs_drive:RAM_controller|v_count_write[5] ; RAMs_drive:RAM_controller|writeDir_32[15] ; 3.487             ;
; RAMs_drive:RAM_controller|h_count_write[5] ; RAMs_drive:RAM_controller|writeDir_32[6]  ; 3.346             ;
; RAMs_drive:RAM_controller|h_count_write[7] ; RAMs_drive:RAM_controller|writeDir_32[13] ; 3.297             ;
; RAMs_drive:RAM_controller|v_count_write[3] ; RAMs_drive:RAM_controller|writeDir_32[15] ; 3.154             ;
; RAMs_drive:RAM_controller|v_count_write[4] ; RAMs_drive:RAM_controller|writeDir_32[15] ; 3.150             ;
; RAMs_drive:RAM_controller|v_count_write[2] ; RAMs_drive:RAM_controller|writeDir_32[15] ; 3.079             ;
; RAMs_drive:RAM_controller|v_count_write[0] ; RAMs_drive:RAM_controller|writeDir_32[6]  ; 3.052             ;
; RAMs_drive:RAM_controller|v_count_write[1] ; RAMs_drive:RAM_controller|writeDir_32[15] ; 3.036             ;
; RAMs_drive:RAM_controller|v_count_write[9] ; RAMs_drive:RAM_controller|writeDir_32[15] ; 2.979             ;
; RAMs_drive:RAM_controller|h_count_write[8] ; RAMs_drive:RAM_controller|writeDir_32[13] ; 2.965             ;
; VGA_generator:VGA_controller|Hcount[4]     ; RAMs_drive:RAM_controller|readDir_32[4]   ; 2.911             ;
; RAMs_drive:RAM_controller|h_count_write[4] ; RAMs_drive:RAM_controller|writeDir_32[6]  ; 2.764             ;
; VGA_generator:VGA_controller|Hcount[6]     ; RAMs_drive:RAM_controller|readDir_32[15]  ; 2.730             ;
; VGA_generator:VGA_controller|Hcount[5]     ; RAMs_drive:RAM_controller|readDir_32[15]  ; 2.730             ;
; VGA_generator:VGA_controller|Hcount[9]     ; RAMs_drive:RAM_controller|readDir_32[15]  ; 2.612             ;
; VGA_generator:VGA_controller|Hcount[8]     ; RAMs_drive:RAM_controller|readDir_32[15]  ; 2.612             ;
; VGA_generator:VGA_controller|Hcount[7]     ; RAMs_drive:RAM_controller|readDir_32[15]  ; 2.612             ;
; RAMs_drive:RAM_controller|v_count_write[8] ; RAMs_drive:RAM_controller|writeDir_32[15] ; 2.598             ;
; RAMs_drive:RAM_controller|v_count_write[7] ; RAMs_drive:RAM_controller|writeDir_32[15] ; 2.590             ;
; SW[0]                                      ; RAMs_drive:RAM_controller|writeDir_32[15] ; 1.643             ;
; SW[2]                                      ; RAMs_drive:RAM_controller|writeDir_32[15] ; 1.643             ;
+--------------------------------------------+-------------------------------------------+-------------------+
Note: This table only shows the top 38 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "RAMCore2"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll2:CLK25|altpll:altpll_component|pll2_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 74, clock division of 147, and phase shift of 0 degrees (0 ps) for pll2:CLK25|altpll:altpll_component|pll2_altpll:auto_generated|wire_pll1_clk[0] port
Info (15535): Implemented PLL "pll1:CLK_24M|altpll:altpll_component|pll1_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 64, and phase shift of 0 degrees (0 ps) for pll1:CLK_24M|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 22 pins of 22 total pins
    Info (169086): Pin VGA_R[0] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[1] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[2] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[3] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[0] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[1] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[2] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[3] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[0] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[1] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[2] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[3] not assigned to an exact location on the device
    Info (169086): Pin VGA_HS not assigned to an exact location on the device
    Info (169086): Pin VGA_VS not assigned to an exact location on the device
    Info (169086): Pin SW[2] not assigned to an exact location on the device
    Info (169086): Pin SW[0] not assigned to an exact location on the device
    Info (169086): Pin SW[1] not assigned to an exact location on the device
    Info (169086): Pin SW[3] not assigned to an exact location on the device
    Info (169086): Pin CLOCK_50 not assigned to an exact location on the device
    Info (169086): Pin SW[4] not assigned to an exact location on the device
    Info (169086): Pin SW[5] not assigned to an exact location on the device
    Info (169086): Pin SW[6] not assigned to an exact location on the device
Warning (176125): The input ports of the PLL pll1:CLK_24M|altpll:altpll_component|pll1_altpll:auto_generated|pll1 and the PLL pll2:CLK25|altpll:altpll_component|pll2_altpll:auto_generated|pll1 are mismatched, preventing the PLLs to be merged
    Warning (176122): Input clock frequency of PLL pll1:CLK_24M|altpll:altpll_component|pll1_altpll:auto_generated|pll1 differs from input clock frequency of PLL pll2:CLK25|altpll:altpll_component|pll2_altpll:auto_generated|pll1
Critical Warning (176598): PLL "pll1:CLK_24M|altpll:altpll_component|pll1_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_G2"
Warning (335093): TimeQuest Timing Analyzer is analyzing 40 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RAMCore2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: RAM_controller|Par_Reg~0  from: datac  to: combout
    Info (332098): Cell: RAM_controller|Par_Reg~1  from: datac  to: combout
    Info (332098): Cell: RAM_controller|Parity_register[0]~8  from: datab  to: combout
    Info (332098): Cell: RAM_controller|Parity_register[1]~7  from: datab  to: combout
    Info (332098): Cell: RAM_controller|Parity_register[2]~3  from: datad  to: combout
    Info (332098): Cell: RAM_controller|Parity_register[4]~6  from: datad  to: combout
    Info (332098): Cell: RAM_controller|Parity_register[5]~5  from: datab  to: combout
    Info (332098): Cell: RAM_controller|Parity_register[6]~10  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: CLK_24M|altpll_component|auto_generated|pll1|clk[0] with master clock period: 20.000 found on PLL node: CLK_24M|altpll_component|auto_generated|pll1|clk[0] does not match the master clock period requirement: 10.000
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node pll1:CLK_24M|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176353): Automatically promoted node pll2:CLK25|altpll:altpll_component|pll2_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node RAMs_drive:RAM_controller|readDir_32[0]~2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node RAMs_drive:RAM_controller|Write_addressing~7 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:decode2|w_anode379w[3]
        Info (176357): Destination node RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:decode2|w_anode399w[3]
        Info (176357): Destination node RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:decode2|w_anode389w[3]
        Info (176357): Destination node RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:decode2|w_anode322w[3]
        Info (176357): Destination node RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:decode2|w_anode359w[3]
        Info (176357): Destination node RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:decode2|w_anode339w[3]
        Info (176357): Destination node RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:decode2|w_anode349w[3]
        Info (176357): Destination node RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|decode_ira:decode2|w_anode369w[3]
        Info (176357): Destination node RAMs_drive:RAM_controller|Add16~10
        Info (176357): Destination node RAMs_drive:RAM_controller|Add16~11
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node SW[1]~input (placed in PIN G1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|_~0
        Info (176357): Destination node RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|_~2
        Info (176357): Destination node RAMs_drive:RAM_controller|RAMdevice_32:RAMdev_32|altsyncram:altsyncram_component|altsyncram_glq3:auto_generated|_~3
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 20 (unused VREF, 2.5V VCCIO, 6 input, 14 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 6 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170089): 4e+02 ns of routing delay (approximately 1.2% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 9% of the available device resources in the region that extends from location X10_Y10 to location X20_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.73 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/matez/OneDrive/Documentos/my-works/5to año/Taller de Sistemas Digitales/Repositorio/BandTBS/Procesador/procesor parts/RAMCore2/output_files/RAMCore2.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 4974 megabytes
    Info: Processing ended: Sat Jun 08 16:38:08 2024
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/matez/OneDrive/Documentos/my-works/5to año/Taller de Sistemas Digitales/Repositorio/BandTBS/Procesador/procesor parts/RAMCore2/output_files/RAMCore2.fit.smsg.


