Fitter report for c5g_camera2hdmi
Fri Sep 29 11:04:24 2023
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. PLL Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+---------------------------------+------------------------------------------------+
; Fitter Status                   ; Successful - Fri Sep 29 11:04:24 2023          ;
; Quartus Prime Version           ; 22.1std.0 Build 915 10/25/2022 SC Lite Edition ;
; Revision Name                   ; c5g_camera2hdmi                                ;
; Top-level Entity Name           ; c5g_camera2hdmi_top                            ;
; Family                          ; Cyclone V                                      ;
; Device                          ; 5CGXFC5C6F27C7                                 ;
; Timing Models                   ; Final                                          ;
; Logic utilization (in ALMs)     ; 1,738 / 29,080 ( 6 % )                         ;
; Total registers                 ; 2743                                           ;
; Total pins                      ; 163 / 364 ( 45 % )                             ;
; Total virtual pins              ; 0                                              ;
; Total block memory bits         ; 1,924,608 / 4,567,040 ( 42 % )                 ;
; Total RAM Blocks                ; 235 / 446 ( 53 % )                             ;
; Total DSP Blocks                ; 7 / 150 ( 5 % )                                ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                                  ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                                  ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                                  ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                                  ;
; Total PLLs                      ; 2 / 12 ( 17 % )                                ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                  ;
+---------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC5C6F27C7                        ;                                       ;
; Use smart compilation                                              ; On                                    ; Off                                   ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.11        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.6%      ;
;     Processor 3            ;   2.2%      ;
;     Processor 4            ;   2.1%      ;
;     Processor 5            ;   1.9%      ;
;     Processor 6            ;   1.9%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_mipi_pll:d8m_mipi_pll_u|d8m_mipi_pll_0002:d8m_mipi_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                       ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_pll:d8m_pll_u|d8m_pll_0002:d8m_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                           ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; HDMI_CLOCK_p~inputCLKENA0                                                                                                                                                                                                                                                                                                                                ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; SYS_CLOCK_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                                ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_w:the_c5g_housekeeping_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[0]                                                                                                                     ; PORTBDATAOUT     ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_w:the_c5g_housekeeping_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[1]                                                                                                                     ; PORTBDATAOUT     ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_w:the_c5g_housekeeping_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[2]                                                                                                                     ; PORTBDATAOUT     ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_w:the_c5g_housekeeping_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[3]                                                                                                                     ; PORTBDATAOUT     ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_w:the_c5g_housekeeping_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[4]                                                                                                                     ; PORTBDATAOUT     ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_w:the_c5g_housekeeping_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[5]                                                                                                                     ; PORTBDATAOUT     ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_w:the_c5g_housekeeping_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[6]                                                                                                                     ; PORTBDATAOUT     ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_w:the_c5g_housekeeping_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[7]                                                                                                                     ; PORTBDATAOUT     ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[10]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult6~8                                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[10]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult2~8                                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[10]~_Duplicate_2                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[11]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult6~8                                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[11]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult2~8                                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[11]~_Duplicate_2                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[12]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult6~8                                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[12]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult2~8                                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[12]~_Duplicate_2                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[13]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult6~8                                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[13]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult2~8                                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[13]~_Duplicate_2                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[14]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult6~8                                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[14]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult2~8                                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[14]~_Duplicate_2                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[15]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult6~8                                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[15]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult2~8                                                                                                                                                                                                                                                                                                                                   ; AX               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[15]~_Duplicate_2                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[10]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult5~8                                                                                                                                                                                                                                                                                                                                   ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[10]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult4~mac                                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[10]~_Duplicate_2                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[10]~_Duplicate_2                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult1~mac                                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[11]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult5~8                                                                                                                                                                                                                                                                                                                                   ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[11]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult4~mac                                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[11]~_Duplicate_2                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[11]~_Duplicate_2                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult1~mac                                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[12]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult5~8                                                                                                                                                                                                                                                                                                                                   ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[12]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult4~mac                                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[12]~_Duplicate_2                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[12]~_Duplicate_2                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult1~mac                                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[13]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult5~8                                                                                                                                                                                                                                                                                                                                   ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[13]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult4~mac                                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[13]~_Duplicate_2                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[13]~_Duplicate_2                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult1~mac                                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[14]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult5~8                                                                                                                                                                                                                                                                                                                                   ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[14]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult4~mac                                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[14]~_Duplicate_2                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[14]~_Duplicate_2                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult1~mac                                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[15]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult5~8                                                                                                                                                                                                                                                                                                                                   ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[15]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult4~mac                                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[15]~_Duplicate_2                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.g[15]~_Duplicate_2                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult1~mac                                                                                                                                                                                                                                                                                                                                 ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[10]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult3~8                                                                                                                                                                                                                                                                                                                                   ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[10]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult0~8                                                                                                                                                                                                                                                                                                                                   ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[10]~_Duplicate_2                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[11]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult3~8                                                                                                                                                                                                                                                                                                                                   ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[11]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult0~8                                                                                                                                                                                                                                                                                                                                   ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[11]~_Duplicate_2                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[12]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult3~8                                                                                                                                                                                                                                                                                                                                   ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[12]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult0~8                                                                                                                                                                                                                                                                                                                                   ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[12]~_Duplicate_2                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[13]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult3~8                                                                                                                                                                                                                                                                                                                                   ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[13]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult0~8                                                                                                                                                                                                                                                                                                                                   ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[13]~_Duplicate_2                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[14]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult3~8                                                                                                                                                                                                                                                                                                                                   ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[14]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult0~8                                                                                                                                                                                                                                                                                                                                   ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[14]~_Duplicate_2                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[15]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult3~8                                                                                                                                                                                                                                                                                                                                   ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[15]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|Mult0~8                                                                                                                                                                                                                                                                                                                                   ; AY               ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[15]~_Duplicate_2                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; \led_test_proc:rgb_cycle_v[1]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; \led_test_proc:rgb_cycle_v[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; bayer2rgb:bayer2rgb_u|calc_matrix_s[1][1][5]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bayer2rgb:bayer2rgb_u|calc_matrix_s[1][1][5]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bayer2rgb:bayer2rgb_u|calc_matrix_s[1][2][4]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bayer2rgb:bayer2rgb_u|calc_matrix_s[1][2][4]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bayer2rgb:bayer2rgb_u|calc_matrix_s[1][2][9]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bayer2rgb:bayer2rgb_u|calc_matrix_s[1][2][9]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bayer2rgb:bayer2rgb_u|calc_matrix_s[2][2][5]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bayer2rgb:bayer2rgb_u|calc_matrix_s[2][2][5]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bayer2rgb:bayer2rgb_u|calc_matrix_s[2][2][8]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bayer2rgb:bayer2rgb_u|calc_matrix_s[2][2][8]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bayer2rgb:bayer2rgb_u|calc_matrix_s[2][3][2]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bayer2rgb:bayer2rgb_u|calc_matrix_s[2][3][2]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bayer2rgb:bayer2rgb_u|hcnt_local_v[5]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bayer2rgb:bayer2rgb_u|hcnt_local_v[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; bayer2rgb:bayer2rgb_u|hcnt_local_v[6]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bayer2rgb:bayer2rgb_u|hcnt_local_v[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; bayer2rgb:bayer2rgb_u|hcnt_local_v[8]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bayer2rgb:bayer2rgb_u|hcnt_local_v[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; bayer2rgb:bayer2rgb_u|hcnt_local_v[10]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bayer2rgb:bayer2rgb_u|hcnt_local_v[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; bayer2rgb:bayer2rgb_u|hcnt_local_v[11]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bayer2rgb:bayer2rgb_u|hcnt_local_v[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; bayer2rgb:bayer2rgb_u|hcnt_s[3]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bayer2rgb:bayer2rgb_u|hcnt_s[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; bayer2rgb:bayer2rgb_u|hcnt_s[5]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bayer2rgb:bayer2rgb_u|hcnt_s[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; bayer2rgb:bayer2rgb_u|hcnt_s[8]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bayer2rgb:bayer2rgb_u|hcnt_s[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s~22                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s~22DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s_rtl_0_bypass[26]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s_rtl_0_bypass[26]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s_rtl_0_bypass[36]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s_rtl_0_bypass[36]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; bayer2rgb:bayer2rgb_u|rgb_pixel_o.b[6]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bayer2rgb:bayer2rgb_u|rgb_pixel_o.b[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; bayer2rgb:bayer2rgb_u|rgb_pixel_o.b[7]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bayer2rgb:bayer2rgb_u|rgb_pixel_o.b[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; bayer2rgb:bayer2rgb_u|rgb_pixel_o.b[9]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bayer2rgb:bayer2rgb_u|rgb_pixel_o.b[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; bayer2rgb:bayer2rgb_u|rgb_pixel_o.r[6]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bayer2rgb:bayer2rgb_u|rgb_pixel_o.r[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; bayer2rgb:bayer2rgb_u|vcnt_mod_5_v[1]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bayer2rgb:bayer2rgb_u|vcnt_mod_5_v[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; bayer2rgb:bayer2rgb_u|vcnt_mod_5_v[2]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bayer2rgb:bayer2rgb_u|vcnt_mod_5_v[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; bayer2rgb:bayer2rgb_u|vcnt_v[2]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bayer2rgb:bayer2rgb_u|vcnt_v[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; bayer2rgb:bayer2rgb_u|vcnt_v[4]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bayer2rgb:bayer2rgb_u|vcnt_v[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; bayer2rgb:bayer2rgb_u|vcnt_v[9]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bayer2rgb:bayer2rgb_u|vcnt_v[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_camera_pwdn_n:camera_pwdn_n|data_out                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_camera_pwdn_n:camera_pwdn_n|data_out~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_i2c_device_select:i2c_device_select|data_out[0]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_i2c_device_select:i2c_device_select|data_out[0]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_i2c_device_select:i2c_device_select|data_out[1]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_i2c_device_select:i2c_device_select|data_out[1]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|count[0]                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|count[0]~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|count[1]                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|count[1]~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|read                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|read~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|write_stalled                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|write_stalled~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|av_waitrequest                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|av_waitrequest~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n3f:auto_generated|counter_reg_bit[4]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n3f:auto_generated|counter_reg_bit[4]~DUPLICATE                                                                                                           ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[2]|dffs[3]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[2]|dffs[3]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[3]|dffs[2]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[3]|dffs[2]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[3]|dffs[4]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[3]|dffs[4]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[5]|dffs[0]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[5]|dffs[0]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[5]|dffs[4]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[5]|dffs[4]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[6]|dffs[1]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[6]|dffs[1]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[8]|dffs[1]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[8]|dffs[1]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[9]|dffs[2]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[9]|dffs[2]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[9]|dffs[6]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[9]|dffs[6]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[10]|dffs[5]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[10]|dffs[5]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[10]|dffs[7]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[10]|dffs[7]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[11]|dffs[5]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[11]|dffs[5]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[12]|dffs[7]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[12]|dffs[7]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[19]|dffs[6]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[19]|dffs[6]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[20]|dffs[6]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[20]|dffs[6]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[23]|dffs[1]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[23]|dffs[1]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[24]|dffs[1]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[24]|dffs[1]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[24]|dffs[3]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[24]|dffs[3]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[24]|dffs[5]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[24]|dffs[5]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[26]|dffs[3]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[26]|dffs[3]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[28]|dffs[2]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[28]|dffs[2]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[29]|dffs[7]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[29]|dffs[7]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[33]|dffs[6]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[33]|dffs[6]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[35]|dffs[5]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[35]|dffs[5]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[38]|dffs[1]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[38]|dffs[1]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[38]|dffs[3]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[38]|dffs[3]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[41]|dffs[1]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[41]|dffs[1]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[41]|dffs[3]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[41]|dffs[3]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[43]|dffs[5]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[43]|dffs[5]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[44]|dffs[5]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[44]|dffs[5]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[47]|dffs[6]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[47]|dffs[6]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[53]|dffs[2]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[53]|dffs[2]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[53]|dffs[3]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[53]|dffs[3]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[53]|dffs[4]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[53]|dffs[4]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[56]|dffs[4]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[56]|dffs[4]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[56]|dffs[5]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[56]|dffs[5]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[57]|dffs[1]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[57]|dffs[1]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|t_dav                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|t_dav~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:camera_pwdn_n_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:camera_pwdn_n_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_int_n_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_int_n_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i2c_device_select_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i2c_device_select_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i2c_master_avalon_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i2c_master_avalon_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mipi_reset_n_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mipi_reset_n_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                          ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator|read_accepted                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator|read_accepted~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator|write_accepted                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator|write_accepted~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator|read_accepted                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator|read_accepted~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_sync_in_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_sync_in_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ext_int_n_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ext_int_n_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                          ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:mipi_reset_n_s1_translator|wait_latency_counter[1]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:mipi_reset_n_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|av_readdata_pre[25]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|av_readdata_pre[25]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pll_lock_states_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pll_lock_states_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|c5g_housekeeping_mm_interconnect_0_cmd_mux_002:cmd_mux_002|packet_in_progress                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|c5g_housekeeping_mm_interconnect_0_cmd_mux_002:cmd_mux_002|packet_in_progress~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|D_iw[9]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|D_iw[9]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_shift_rot_result[0]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_shift_rot_result[0]~DUPLICATE                                                                                                                                                                                                                         ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_shift_rot_result[4]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_shift_rot_result[4]~DUPLICATE                                                                                                                                                                                                                         ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_shift_rot_result[7]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_shift_rot_result[7]~DUPLICATE                                                                                                                                                                                                                         ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_shift_rot_result[11]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_shift_rot_result[11]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_shift_rot_result[16]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_shift_rot_result[16]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_shift_rot_result[17]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_shift_rot_result[17]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_shift_rot_result[18]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_shift_rot_result[18]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_shift_rot_result[19]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_shift_rot_result[19]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_shift_rot_result[21]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_shift_rot_result[21]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_shift_rot_result[23]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_shift_rot_result[23]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_shift_rot_result[30]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_shift_rot_result[30]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_shift_rot_result[31]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_shift_rot_result[31]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_src1[9]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|R_ctrl_hi_imm16~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|R_ctrl_wrctl_inst                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|R_ctrl_wrctl_inst~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|W_status_reg_pie                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|W_status_reg_pie~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|av_ld_align_cycle[0]                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|av_ld_align_cycle[0]~DUPLICATE                                                                                                                                                                                                                          ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[0]                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[0]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[1]                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[1]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[4]                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[4]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_nios2_avalon_reg:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[1]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_nios2_avalon_reg:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[1]~DUPLICATE                          ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_nios2_avalon_reg:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[31]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_nios2_avalon_reg:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[31]~DUPLICATE                         ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|read                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|read~DUPLICATE                                                                                                                                              ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|d_read                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|d_read~DUPLICATE                                                                                                                                                                                                                                        ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|d_write                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|d_write~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|d_writedata[1]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|d_writedata[1]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|d_writedata[6]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|d_writedata[6]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|d_writedata[13]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|d_writedata[13]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|d_writedata[17]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|d_writedata[17]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|d_writedata[26]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|d_writedata[26]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|hbreak_enabled                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|hbreak_enabled~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|cr[4]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|cr[4]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|cr[5]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|cr[5]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|ctr[7]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|ctr[7]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|c_state.ST_ACK                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|c_state.ST_ACK~DUPLICATE                                                                                                                                                                                                                ;                  ;                       ;
; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|c_state.ST_WRITE                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|c_state.ST_WRITE~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|dcnt[0]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|dcnt[0]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[15]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[15]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[15]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[15]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|sr[2]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|sr[2]~DUPLICATE                                                                                                                                                                                                                         ;                  ;                       ;
; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|sr[7]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|sr[7]~DUPLICATE                                                                                                                                                                                                                         ;                  ;                       ;
; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|irq_flag                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|irq_flag~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|prer[11]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|prer[11]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|txr[6]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|txr[6]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|wb_ack_o                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|wb_ack_o~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]~DUPLICATE                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]~DUPLICATE                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|tdo_bypass_reg                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|tdo_bypass_reg~DUPLICATE                          ;                  ;                       ;
; sync_gen_1080p:hdmi_sync_gen_u|h_cnt[0]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sync_gen_1080p:hdmi_sync_gen_u|h_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; sync_gen_1080p:hdmi_sync_gen_u|h_cnt[4]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sync_gen_1080p:hdmi_sync_gen_u|h_cnt[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; sync_gen_1080p:hdmi_sync_gen_u|h_cnt[7]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sync_gen_1080p:hdmi_sync_gen_u|h_cnt[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; sync_gen_1080p:hdmi_sync_gen_u|h_cnt[8]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sync_gen_1080p:hdmi_sync_gen_u|h_cnt[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; sync_gen_1080p:hdmi_sync_gen_u|h_cnt[9]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sync_gen_1080p:hdmi_sync_gen_u|h_cnt[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; sync_gen_1080p:hdmi_sync_gen_u|h_cnt[11]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sync_gen_1080p:hdmi_sync_gen_u|h_cnt[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sync_gen_1080p:hdmi_sync_gen_u|v_cnt[0]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sync_gen_1080p:hdmi_sync_gen_u|v_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; sync_gen_1080p:hdmi_sync_gen_u|v_cnt[2]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sync_gen_1080p:hdmi_sync_gen_u|v_cnt[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; sync_gen_1080p:hdmi_sync_gen_u|v_cnt[5]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sync_gen_1080p:hdmi_sync_gen_u|v_cnt[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; sync_gen_1080p:hdmi_sync_gen_u|v_cnt[8]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sync_gen_1080p:hdmi_sync_gen_u|v_cnt[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; sync_gen_1080p:hdmi_sync_gen_u|v_cnt[9]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sync_gen_1080p:hdmi_sync_gen_u|v_cnt[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|d8m_hs_cnt_s[3]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|d8m_hs_cnt_s[3]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|d8m_hs_cnt_s[9]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|d8m_hs_cnt_s[9]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|d8m_hs_cnt_s[10]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|d8m_hs_cnt_s[10]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|d8m_hs_cnt_s[11]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|d8m_hs_cnt_s[11]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|d8m_hs_cnt_s[13]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|d8m_hs_cnt_s[13]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|x_inbin_cnt_v[0]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|x_inbin_cnt_v[0]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|x_inbin_cnt_v[1]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|x_inbin_cnt_v[1]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|xpos_o[0]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|xpos_o[0]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|xpos_o[2]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|xpos_o[2]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|xpos_o[3]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|xpos_o[3]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|xpos_o[5]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|xpos_o[5]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|xpos_o[7]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|xpos_o[7]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|xpos_o[8]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|xpos_o[8]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|y_inbin_cnt_v[0]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|y_inbin_cnt_v[0]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|ypos_o[0]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|ypos_o[0]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|ypos_o[1]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|ypos_o[1]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|ypos_o[2]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|ypos_o[2]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|ypos_o[7]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|ypos_o[7]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; testimg:testimg_gen_u|x_rep_cnt_v[0]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; testimg:testimg_gen_u|x_rep_cnt_v[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; testimg:testimg_gen_u|x_rep_cnt_v[2]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; testimg:testimg_gen_u|x_rep_cnt_v[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; testimg:testimg_gen_u|xpos_img_s[1]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; testimg:testimg_gen_u|xpos_img_s[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; testimg:testimg_gen_u|xpos_img_s[7]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; testimg:testimg_gen_u|xpos_img_s[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; testimg:testimg_gen_u|y_rep_cnt_v[0]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; testimg:testimg_gen_u|y_rep_cnt_v[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; testimg:testimg_gen_u|ypos_img_s[1]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; testimg:testimg_gen_u|ypos_img_s[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[10]~_Duplicate_2                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[10]~_Duplicate_2DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[11]~_Duplicate_2                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[11]~_Duplicate_2DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[15]~_Duplicate_2                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.b[15]~_Duplicate_2DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[12]~_Duplicate_2                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[12]~_Duplicate_2DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[15]~_Duplicate_2                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ycbcr_design:ycbcr_top_u|pixel_in_reg.r[15]~_Duplicate_2DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 6073 ) ; 0.00 % ( 0 / 6073 )        ; 0.00 % ( 0 / 6073 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 6073 ) ; 0.00 % ( 0 / 6073 )        ; 0.00 % ( 0 / 6073 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5848 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 197 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 28 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/windows/Desktop/ycbcr.project/ycbcr.project/quartus/output_files/c5g_camera2hdmi/c5g_camera2hdmi.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,738 / 29,080        ; 6 %   ;
; ALMs needed [=A-B+C]                                        ; 1,738                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,078 / 29,080        ; 7 %   ;
;         [a] ALMs used for LUT logic and registers           ; 763                   ;       ;
;         [b] ALMs used for LUT logic                         ; 827                   ;       ;
;         [c] ALMs used for registers                         ; 488                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 353 / 29,080          ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 13 / 29,080           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ;       ;
;         [c] Due to LAB input limits                         ; 11                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 298 / 2,908           ; 10 %  ;
;     -- Logic LABs                                           ; 298                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 2,767                 ;       ;
;     -- 7 input functions                                    ; 19                    ;       ;
;     -- 6 input functions                                    ; 699                   ;       ;
;     -- 5 input functions                                    ; 513                   ;       ;
;     -- 4 input functions                                    ; 357                   ;       ;
;     -- <=3 input functions                                  ; 1,179                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 352                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 2,743                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,502 / 58,160        ; 4 %   ;
;         -- Secondary logic registers                        ; 241 / 58,160          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,558                 ;       ;
;         -- Routing optimization registers                   ; 185                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 163 / 364             ; 45 %  ;
;     -- Clock pins                                           ; 10 / 14               ; 71 %  ;
;     -- Dedicated input pins                                 ; 3 / 23                ; 13 %  ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 235 / 446             ; 53 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 1,924,608 / 4,567,040 ; 42 %  ;
; Total block memory implementation bits                      ; 2,406,400 / 4,567,040 ; 53 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 7 / 150               ; 5 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 2 / 6                 ; 33 %  ;
; Global signals                                              ; 5                     ;       ;
;     -- Global clocks                                        ; 5 / 16                ; 31 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 12                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 88                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 88                ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 4.8% / 4.9% / 4.3%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 23.9% / 25.6% / 18.8% ;       ;
; Maximum fan-out                                             ; 1599                  ;       ;
; Highest non-global fan-out                                  ; 1128                  ;       ;
; Total fan-out                                               ; 27962                 ;       ;
; Average fan-out                                             ; 4.31                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                 ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1667 / 29080 ( 6 % )  ; 71 / 29080 ( < 1 % ) ; 0 / 29080 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1667                  ; 71                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1997 / 29080 ( 7 % )  ; 83 / 29080 ( < 1 % ) ; 0 / 29080 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 738                   ; 25                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 787                   ; 41                   ; 0                              ;
;         [c] ALMs used for registers                         ; 472                   ; 17                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 343 / 29080 ( 1 % )   ; 12 / 29080 ( < 1 % ) ; 0 / 29080 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 13 / 29080 ( < 1 % )  ; 0 / 29080 ( 0 % )    ; 0 / 29080 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 11                    ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 292 / 2908 ( 10 % )   ; 14 / 2908 ( < 1 % )  ; 0 / 2908 ( 0 % )               ;
;     -- Logic LABs                                           ; 292                   ; 14                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 2653                  ; 114                  ; 0                              ;
;     -- 7 input functions                                    ; 17                    ; 2                    ; 0                              ;
;     -- 6 input functions                                    ; 676                   ; 23                   ; 0                              ;
;     -- 5 input functions                                    ; 489                   ; 24                   ; 0                              ;
;     -- 4 input functions                                    ; 342                   ; 15                   ; 0                              ;
;     -- <=3 input functions                                  ; 1129                  ; 50                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 341                   ; 11                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;
;         -- Primary logic registers                          ; 2419 / 58160 ( 4 % )  ; 83 / 58160 ( < 1 % ) ; 0 / 58160 ( 0 % )              ;
;         -- Secondary logic registers                        ; 236 / 58160 ( < 1 % ) ; 5 / 58160 ( < 1 % )  ; 0 / 58160 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                                ;
;         -- Design implementation registers                  ; 2475                  ; 83                   ; 0                              ;
;         -- Routing optimization registers                   ; 180                   ; 5                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
;                                                             ;                       ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ;
; I/O pins                                                    ; 159                   ; 0                    ; 4                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                              ;
; Total block memory bits                                     ; 1924608               ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 2406400               ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 235 / 446 ( 52 % )    ; 0 / 446 ( 0 % )      ; 0 / 446 ( 0 % )                ;
; DSP block                                                   ; 7 / 150 ( 4 % )       ; 0 / 150 ( 0 % )      ; 0 / 150 ( 0 % )                ;
; Clock enable block                                          ; 2 / 116 ( 1 % )       ; 0 / 116 ( 0 % )      ; 3 / 116 ( 2 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 2 / 6 ( 33 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )       ; 2 / 54 ( 3 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 2 / 6 ( 33 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 2 / 6 ( 33 % )                 ;
;                                                             ;                       ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                                ;
;     -- Input Connections                                    ; 1229                  ; 131                  ; 2                              ;
;     -- Registered Input Connections                         ; 963                   ; 97                   ; 0                              ;
;     -- Output Connections                                   ; 37                    ; 270                  ; 1055                           ;
;     -- Registered Output Connections                        ; 4                     ; 270                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;
;     -- Total Connections                                    ; 31222                 ; 1005                 ; 1134                           ;
;     -- Registered Connections                               ; 18374                 ; 776                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                                ;
;     -- Top                                                  ; 60                    ; 274                  ; 932                            ;
;     -- sld_hub:auto_hub                                     ; 274                   ; 2                    ; 125                            ;
;     -- hard_block:auto_generated_inst                       ; 932                   ; 125                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;
;     -- Input Ports                                          ; 74                    ; 62                   ; 8                              ;
;     -- Output Ports                                         ; 101                   ; 79                   ; 14                             ;
;     -- Bidir Ports                                          ; 30                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 40                   ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 2                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 29                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 47                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 52                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 58                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; ADC_SDO         ; W10   ; 3B       ; 15           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; AUD_ADCDAT      ; D7    ; 8A       ; 17           ; 61           ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CLOCK_B7A       ; H12   ; 7A       ; 38           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CLOCK_B8A       ; M10   ; 8A       ; 21           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CPU_RESET_n     ; AB24  ; 5A       ; 68           ; 12           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; D8M_CLOCK_50    ; N20   ; 6A       ; 68           ; 32           ; 43           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; HDMI_CLOCK_p    ; U12   ; 4A       ; 38           ; 0            ; 0            ; 573                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; HDMI_CLOCK_p(n) ; V12   ; 4A       ; 38           ; 0            ; 17           ; 0                     ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; Fitter               ; no        ;
; HDMI_TX_INT     ; T12   ; 3B       ; 15           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[0]          ; P11   ; 3B       ; 21           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[1]          ; P12   ; 3B       ; 21           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[2]          ; Y15   ; 4A       ; 46           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[3]          ; Y16   ; 4A       ; 46           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_CLK  ; D26   ; 6A       ; 68           ; 37           ; 37           ; 1                     ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[0] ; E26   ; 6A       ; 68           ; 37           ; 54           ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[1] ; K26   ; 6A       ; 68           ; 40           ; 60           ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[2] ; M26   ; 6A       ; 68           ; 37           ; 20           ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[3] ; M21   ; 6A       ; 68           ; 32           ; 60           ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[4] ; P20   ; 5B       ; 68           ; 22           ; 60           ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[5] ; T22   ; 5B       ; 68           ; 14           ; 60           ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[6] ; T19   ; 5A       ; 68           ; 13           ; 3            ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[7] ; U19   ; 5A       ; 68           ; 10           ; 43           ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[8] ; U22   ; 5A       ; 68           ; 12           ; 20           ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[9] ; P8    ; 3A       ; 7            ; 0            ; 0            ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_HS   ; AD7   ; 3A       ; 7            ; 0            ; 34           ; 87                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_VS   ; AA7   ; 3A       ; 6            ; 0            ; 51           ; 20                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]           ; AC9   ; 3B       ; 14           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[1]           ; AE10  ; 4A       ; 36           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[2]           ; AD13  ; 4A       ; 34           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[3]           ; AC8   ; 3B       ; 14           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[4]           ; W11   ; 3B       ; 10           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[5]           ; AB10  ; 3B       ; 12           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[6]           ; V10   ; 3B       ; 17           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[7]           ; AC10  ; 3B       ; 12           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[8]           ; Y11   ; 3B       ; 10           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[9]           ; AE19  ; 4A       ; 50           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SYS_CLOCK_50    ; R20   ; 5B       ; 68           ; 22           ; 43           ; 1599                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; UART_RX         ; M9    ; 8A       ; 18           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CONVST    ; AB22  ; 4A       ; 66           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SCK       ; AA21  ; 4A       ; 66           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SDI       ; Y10   ; 3B       ; 15           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_DACDAT    ; H10   ; 8A       ; 17           ; 61           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_XCK       ; D6    ; 8A       ; 18           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; CAMERA_PWDN_n ; V22   ; 5A       ; 68           ; 12           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_CLK   ; Y25   ; 5B       ; 68           ; 24           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_DE    ; Y26   ; 5B       ; 68           ; 24           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[0]  ; V23   ; 5B       ; 68           ; 14           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[10] ; R23   ; 5B       ; 68           ; 17           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[11] ; R25   ; 5B       ; 68           ; 19           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[12] ; P22   ; 5B       ; 68           ; 26           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[13] ; P23   ; 5B       ; 68           ; 17           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[14] ; N25   ; 5B       ; 68           ; 27           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[15] ; P26   ; 5B       ; 68           ; 27           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[16] ; P21   ; 5B       ; 68           ; 26           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[17] ; R24   ; 5B       ; 68           ; 19           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[18] ; R26   ; 5B       ; 68           ; 24           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[19] ; AB26  ; 5B       ; 68           ; 22           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[1]  ; AA26  ; 5B       ; 68           ; 22           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[20] ; AA24  ; 5B       ; 68           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[21] ; AB25  ; 5B       ; 68           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[22] ; AC25  ; 5B       ; 68           ; 17           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[23] ; AD25  ; 5B       ; 68           ; 17           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[2]  ; W25   ; 5B       ; 68           ; 26           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[3]  ; W26   ; 5B       ; 68           ; 26           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[4]  ; V24   ; 5B       ; 68           ; 14           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[5]  ; V25   ; 5B       ; 68           ; 19           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[6]  ; U24   ; 5B       ; 68           ; 19           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[7]  ; T23   ; 5B       ; 68           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[8]  ; T24   ; 5B       ; 68           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[9]  ; T26   ; 5B       ; 68           ; 24           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_HS    ; U26   ; 5B       ; 68           ; 27           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_VS    ; U25   ; 5B       ; 68           ; 27           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]       ; V19   ; 4A       ; 66           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]       ; V18   ; 4A       ; 64           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]       ; V17   ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]       ; W18   ; 4A       ; 66           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]       ; Y20   ; 4A       ; 65           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]       ; Y19   ; 4A       ; 65           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]       ; Y18   ; 4A       ; 62           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]       ; AA18  ; 4A       ; 62           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]       ; AD26  ; 4A       ; 64           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]       ; AB19  ; 4A       ; 65           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]       ; AE26  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]       ; AE25  ; 4A       ; 62           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]       ; AC19  ; 4A       ; 65           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]       ; AF24  ; 4A       ; 62           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[0]       ; L7    ; 8A       ; 10           ; 61           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[1]       ; K6    ; 8A       ; 10           ; 61           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[2]       ; D8    ; 8A       ; 10           ; 61           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[3]       ; E9    ; 8A       ; 10           ; 61           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[4]       ; A5    ; 8A       ; 21           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[5]       ; B6    ; 8A       ; 21           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[6]       ; H8    ; 8A       ; 19           ; 61           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[7]       ; H9    ; 8A       ; 19           ; 61           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]       ; F7    ; 8A       ; 14           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]       ; F6    ; 8A       ; 15           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]       ; G6    ; 8A       ; 15           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]       ; G7    ; 8A       ; 14           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]       ; J8    ; 8A       ; 14           ; 61           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]       ; J7    ; 8A       ; 12           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]       ; K10   ; 8A       ; 12           ; 61           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]       ; K8    ; 8A       ; 14           ; 61           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]       ; H7    ; 8A       ; 12           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]       ; J10   ; 8A       ; 12           ; 61           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MIPI_CS_n     ; AD6   ; 3A       ; 7            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MIPI_MCLK     ; W20   ; 5A       ; 68           ; 11           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MIPI_REFCLK   ; G26   ; 6A       ; 68           ; 33           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MIPI_RESET_n  ; U20   ; 5A       ; 68           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_CLK        ; AB6   ; 3A       ; 4            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[0]     ; B25   ; 6A       ; 68           ; 47           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[10]    ; G20   ; 6A       ; 68           ; 52           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[11]    ; F21   ; 6A       ; 68           ; 52           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[12]    ; E21   ; 6A       ; 68           ; 52           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[13]    ; F22   ; 6A       ; 68           ; 52           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[14]    ; J25   ; 6A       ; 68           ; 32           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[15]    ; J26   ; 6A       ; 68           ; 32           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[16]    ; N24   ; 6A       ; 68           ; 33           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[17]    ; M24   ; 6A       ; 68           ; 33           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[1]     ; B26   ; 6A       ; 68           ; 47           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[2]     ; H19   ; 6A       ; 68           ; 49           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[3]     ; H20   ; 6A       ; 68           ; 49           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[4]     ; D25   ; 6A       ; 68           ; 49           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[5]     ; C25   ; 6A       ; 68           ; 49           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[6]     ; J20   ; 6A       ; 68           ; 51           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[7]     ; J21   ; 6A       ; 68           ; 51           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[8]     ; D22   ; 6A       ; 68           ; 51           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[9]     ; E23   ; 6A       ; 68           ; 51           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_CE_n     ; N23   ; 6A       ; 68           ; 35           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_LB_n     ; H25   ; 6A       ; 68           ; 35           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_OE_n     ; M22   ; 6A       ; 68           ; 35           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_UB_n     ; M25   ; 6A       ; 68           ; 37           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_WE_n     ; G25   ; 6A       ; 68           ; 35           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UART_TX       ; L9    ; 8A       ; 18           ; 61           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-----------------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group         ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-----------------------------+
; AUD_ADCLRCK    ; C7    ; 8A       ; 17           ; 61           ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                           ;
; AUD_BCLK       ; E6    ; 8A       ; 18           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                           ;
; AUD_DACLRCK    ; G10   ; 8A       ; 17           ; 61           ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                           ;
; CAMERA_I2C_SCL ; V20   ; 5A       ; 68           ; 10           ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CAMERA_I2C_SCL~2 (inverted) ;
; CAMERA_I2C_SDA ; W21   ; 5A       ; 68           ; 11           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CAMERA_I2C_SDA~2 (inverted) ;
; I2C_SCL        ; B7    ; 8A       ; 19           ; 61           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; I2C_SCL~2 (inverted)        ;
; I2C_SDA        ; G11   ; 7A       ; 38           ; 61           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; I2C_SDA~2 (inverted)        ;
; MIPI_I2C_SCL   ; Y23   ; 5A       ; 68           ; 13           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; MIPI_I2C_SCL~2 (inverted)   ;
; MIPI_I2C_SDA   ; AA23  ; 5A       ; 68           ; 11           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; MIPI_I2C_SDA~2 (inverted)   ;
; SD_CMD         ; W8    ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                           ;
; SD_DAT[0]      ; U7    ; 3A       ; 2            ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                           ;
; SD_DAT[1]      ; T7    ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                           ;
; SD_DAT[2]      ; V8    ; 3A       ; 2            ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                           ;
; SD_DAT[3]      ; T8    ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                           ;
; SRAM_D[0]      ; E24   ; 6A       ; 68           ; 40           ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                           ;
; SRAM_D[10]     ; H22   ; 6A       ; 68           ; 45           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                           ;
; SRAM_D[11]     ; J23   ; 6A       ; 68           ; 45           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                           ;
; SRAM_D[12]     ; F23   ; 6A       ; 68           ; 45           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                           ;
; SRAM_D[13]     ; G22   ; 6A       ; 68           ; 45           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                           ;
; SRAM_D[14]     ; L22   ; 6A       ; 68           ; 47           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                           ;
; SRAM_D[15]     ; K21   ; 6A       ; 68           ; 47           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                           ;
; SRAM_D[1]      ; E25   ; 6A       ; 68           ; 40           ; 94           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                           ;
; SRAM_D[2]      ; K24   ; 6A       ; 68           ; 41           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                           ;
; SRAM_D[3]      ; K23   ; 6A       ; 68           ; 41           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                           ;
; SRAM_D[4]      ; F24   ; 6A       ; 68           ; 41           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                           ;
; SRAM_D[5]      ; G24   ; 6A       ; 68           ; 41           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                           ;
; SRAM_D[6]      ; L23   ; 6A       ; 68           ; 43           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                           ;
; SRAM_D[7]      ; L24   ; 6A       ; 68           ; 43           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                           ;
; SRAM_D[8]      ; H23   ; 6A       ; 68           ; 43           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                           ;
; SRAM_D[9]      ; H24   ; 6A       ; 68           ; 43           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                           ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-----------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 10 / 16 ( 63 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 12 / 32 ( 38 % ) ; 1.2V          ; --           ; 2.5V          ;
; 4A       ; 23 / 80 ( 29 % ) ; 1.2V          ; --           ; 2.5V          ;
; 5A       ; 11 / 16 ( 69 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 31 / 32 ( 97 % ) ; 3.3V          ; --           ; 3.3V          ;
; 6A       ; 46 / 48 ( 96 % ) ; 3.3V          ; --           ; 3.3V          ;
; 7A       ; 2 / 80 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 28 / 32 ( 88 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ; 396        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 344        ; 8A       ; LEDG[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ; 392        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A7       ; 348        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 308        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 310        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A11      ; 322        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 332        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 330        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 300        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A16      ; 294        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 292        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 290        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 288        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A21      ; 274        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 270        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 268        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 269        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ; 14         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 15         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA6      ; 45         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA7      ; 47         ; 3A       ; MIPI_PIXEL_VS                   ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA8      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA13     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA14     ; 87         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA16     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 151        ; 4A       ; HEX1[0]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AA21     ; 163        ; 4A       ; ADC_SCK                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA22     ; 170        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA23     ; 172        ; 5A       ; MIPI_I2C_SDA                    ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 187        ; 5B       ; HDMI_TX_D[20]                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 201        ; 5B       ; HDMI_TX_D[1]                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB1      ; 21         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ; 20         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ; 33         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB6      ; 43         ; 3A       ; SD_CLK                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB7      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB9      ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB10     ; 61         ; 3B       ; SW[5]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB11     ; 63         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 65         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AB14     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 105        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB17     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB19     ; 160        ; 4A       ; HEX1[2]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB20     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB22     ; 165        ; 4A       ; ADC_CONVST                      ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB23     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB24     ; 176        ; 5A       ; CPU_RESET_n                     ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB25     ; 189        ; 5B       ; HDMI_TX_D[21]                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 199        ; 5B       ; HDMI_TX_D[19]                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ; 18         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 19         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC7      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ; 62         ; 3B       ; SW[3]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC9      ; 64         ; 3B       ; SW[0]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ; 59         ; 3B       ; SW[7]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC12     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC13     ; 102        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC14     ; 104        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ; 103        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AC17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC18     ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ; 158        ; 4A       ; HEX1[5]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC20     ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC22     ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC23     ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC24     ; 174        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ; 193        ; 5B       ; HDMI_TX_D[22]                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD1      ; 25         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ; 24         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ; 35         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD6      ; 51         ; 3A       ; MIPI_CS_n                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD7      ; 53         ; 3A       ; MIPI_PIXEL_HS                   ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD8      ; 73         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD9      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AD10     ; 96         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 88         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 91         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ; 93         ; 4A       ; SW[2]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD17     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AD20     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD23     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD25     ; 191        ; 5B       ; HDMI_TX_D[23]                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 157        ; 4A       ; HEX1[1]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ; 22         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 23         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE8      ; 71         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ; 94         ; 4A       ; SW[1]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE11     ; 86         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AE13     ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE18     ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 125        ; 4A       ; SW[9]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AE23     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 152        ; 4A       ; HEX1[4]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE26     ; 155        ; 4A       ; HEX1[3]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF5      ; 37         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AF6      ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF11     ; 101        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ; 99         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF13     ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AF16     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF21     ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 150        ; 4A       ; HEX1[6]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 394        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 346        ; 8A       ; LEDG[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 350        ; 8A       ; I2C_SCL                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ; 314        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ; 320        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 334        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 328        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 302        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ; 304        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B17      ; 298        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ; 282        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ; 278        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 276        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 272        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B24      ; 267        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B25      ; 247        ; 6A       ; SRAM_A[0]                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; B26      ; 249        ; 6A       ; SRAM_A[1]                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C7       ; 358        ; 8A       ; AUD_ADCLRCK                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C9       ; 312        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 318        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 338        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 336        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 307        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 306        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C17      ; 296        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 286        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 284        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 280        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 266        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 264        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C25      ; 253        ; 6A       ; SRAM_A[5]                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C26      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ; 395        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 352        ; 8A       ; AUD_XCK                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D7       ; 356        ; 8A       ; AUD_ADCDAT                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D8       ; 372        ; 8A       ; LEDG[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D10      ; 316        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 340        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 342        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 341        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D15      ; 309        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 317        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 293        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ; 291        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D20      ; 277        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 275        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 255        ; 6A       ; SRAM_A[8]                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; D23      ; 262        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D25      ; 251        ; 6A       ; SRAM_A[4]                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; D26      ; 227        ; 6A       ; MIPI_PIXEL_CLK                  ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; E1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ; 354        ; 8A       ; AUD_BCLK                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E8       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; E9       ; 374        ; 8A       ; LEDG[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E10      ; 324        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ; 326        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E13      ; 339        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ; 325        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 315        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ; 299        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 285        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 283        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 259        ; 6A       ; SRAM_A[12]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; E22      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E23      ; 257        ; 6A       ; SRAM_A[9]                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; E24      ; 231        ; 6A       ; SRAM_D[0]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; E25      ; 233        ; 6A       ; SRAM_D[1]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; E26      ; 229        ; 6A       ; MIPI_PIXEL_D[0]                 ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; F1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ; 398        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 360        ; 8A       ; LEDR[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F7       ; 366        ; 8A       ; LEDR[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 333        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F14      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F16      ; 323        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F18      ; 301        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ; 260        ; 6A       ; SRAM_A[11]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; F22      ; 261        ; 6A       ; SRAM_A[13]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; F23      ; 243        ; 6A       ; SRAM_D[12]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; F24      ; 235        ; 6A       ; SRAM_D[4]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; F25      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F26      ; 219        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 362        ; 8A       ; LEDR[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G7       ; 364        ; 8A       ; LEDR[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G9       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 357        ; 8A       ; AUD_DACLRCK                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 329        ; 7A       ; I2C_SDA                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 331        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G14      ; 313        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G15      ; 311        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 279        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 281        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G19      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 258        ; 6A       ; SRAM_A[10]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; G21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G22      ; 245        ; 6A       ; SRAM_D[13]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; G23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ; 237        ; 6A       ; SRAM_D[5]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; G25      ; 223        ; 6A       ; SRAM_WE_n                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; G26      ; 221        ; 6A       ; MIPI_REFCLK                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; H1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 400        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H7       ; 368        ; 8A       ; LEDR[8]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ; 347        ; 8A       ; LEDG[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ; 349        ; 8A       ; LEDG[7]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H10      ; 355        ; 8A       ; AUD_DACDAT                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H12      ; 327        ; 7A       ; CLOCK_B7A                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 297        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 295        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 263        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H17      ; 273        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 271        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 250        ; 6A       ; SRAM_A[2]                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; H20      ; 252        ; 6A       ; SRAM_A[3]                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; H21      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H22      ; 242        ; 6A       ; SRAM_D[10]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; H23      ; 239        ; 6A       ; SRAM_D[8]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; H24      ; 241        ; 6A       ; SRAM_D[9]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; H25      ; 225        ; 6A       ; SRAM_LB_n                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; H26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 399        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J7       ; 370        ; 8A       ; LEDR[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ; 365        ; 8A       ; LEDR[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 369        ; 8A       ; LEDR[9]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ; 289        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ; 287        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J16      ; 265        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J20      ; 254        ; 6A       ; SRAM_A[6]                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; J21      ; 256        ; 6A       ; SRAM_A[7]                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; J22      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J23      ; 244        ; 6A       ; SRAM_D[11]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; J24      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J25      ; 215        ; 6A       ; SRAM_A[14]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; J26      ; 217        ; 6A       ; SRAM_A[15]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K1       ; 2          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ; 3          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K5       ; 397        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 373        ; 8A       ; LEDG[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ; 363        ; 8A       ; LEDR[7]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K9       ; 361        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ; 367        ; 8A       ; LEDR[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K11      ; 305        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K21      ; 248        ; 6A       ; SRAM_D[15]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K23      ; 236        ; 6A       ; SRAM_D[3]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K24      ; 234        ; 6A       ; SRAM_D[2]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K25      ; 230        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 232        ; 6A       ; MIPI_PIXEL_D[1]                 ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 393        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 371        ; 8A       ; LEDG[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L8       ; 359        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ; 353        ; 8A       ; UART_TX                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ; 337        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L12      ; 303        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L22      ; 246        ; 6A       ; SRAM_D[14]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L23      ; 238        ; 6A       ; SRAM_D[6]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L24      ; 240        ; 6A       ; SRAM_D[7]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L26      ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; M1       ; 5          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ; 4          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M7       ; 391        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ; 351        ; 8A       ; UART_RX                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ; 345        ; 8A       ; CLOCK_B8A                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M11      ; 335        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M12      ; 321        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M21      ; 216        ; 6A       ; MIPI_PIXEL_D[3]                 ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M22      ; 224        ; 6A       ; SRAM_OE_n                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M23      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; M24      ; 220        ; 6A       ; SRAM_A[17]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M25      ; 226        ; 6A       ; SRAM_UB_n                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M26      ; 228        ; 6A       ; MIPI_PIXEL_D[2]                 ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ; 1          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; N8       ; 36         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; N9       ; 343        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ; 319        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N20      ; 214        ; 6A       ; D8M_CLOCK_50                    ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N22      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; N23      ; 222        ; 6A       ; SRAM_CE_n                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N24      ; 218        ; 6A       ; SRAM_A[16]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N25      ; 210        ; 5B       ; HDMI_TX_D[14]                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N26      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P1       ; 6          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ; 7          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 0          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 52         ; 3A       ; MIPI_PIXEL_D[9]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P11      ; 84         ; 3B       ; KEY[0]                          ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P12      ; 82         ; 3B       ; KEY[1]                          ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P20      ; 200        ; 5B       ; MIPI_PIXEL_D[4]                 ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; P21      ; 206        ; 5B       ; HDMI_TX_D[16]                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; P22      ; 208        ; 5B       ; HDMI_TX_D[12]                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; P23      ; 192        ; 5B       ; HDMI_TX_D[13]                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; P24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P25      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 212        ; 5B       ; HDMI_TX_D[15]                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ; 30         ; 3A       ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; R7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R8       ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R9       ; 48         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 46         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 60         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R20      ; 198        ; 5B       ; SYS_CLOCK_50                    ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R21      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R22      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R23      ; 190        ; 5B       ; HDMI_TX_D[10]                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R24      ; 194        ; 5B       ; HDMI_TX_D[17]                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R25      ; 196        ; 5B       ; HDMI_TX_D[11]                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R26      ; 204        ; 5B       ; HDMI_TX_D[18]                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T1       ; 9          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ; 8          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ; 34         ; 3A       ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; T7       ; 38         ; 3A       ; SD_DAT[1]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T8       ; 40         ; 3A       ; SD_DAT[3]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ; 56         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 58         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 66         ; 3B       ; HDMI_TX_INT                     ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 68         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T17      ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T19      ; 179        ; 5A       ; MIPI_PIXEL_D[6]                 ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ; 184        ; 5B       ; MIPI_PIXEL_D[5]                 ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T23      ; 186        ; 5B       ; HDMI_TX_D[7]                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T24      ; 188        ; 5B       ; HDMI_TX_D[8]                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T25      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T26      ; 202        ; 5B       ; HDMI_TX_D[9]                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ; 31         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U7       ; 39         ; 3A       ; SD_DAT[0]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; U9       ; 54         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 100        ; 4A       ; HDMI_CLOCK_p                    ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; U19      ; 167        ; 5A       ; MIPI_PIXEL_D[7]                 ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U20      ; 181        ; 5A       ; MIPI_RESET_n                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U22      ; 177        ; 5A       ; MIPI_PIXEL_D[8]                 ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U24      ; 195        ; 5B       ; HDMI_TX_D[6]                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U25      ; 211        ; 5B       ; HDMI_TX_VS                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U26      ; 213        ; 5B       ; HDMI_TX_HS                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V1       ; 13         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ; 12         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 26         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V7       ; 28         ; 3A       ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; V8       ; 41         ; 3A       ; SD_DAT[2]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V9       ; 70         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 72         ; 3B       ; SW[6]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; V12      ; 98         ; 4A       ; HDMI_CLOCK_p(n)                 ; input  ; LVDS         ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V13      ; 92         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V17      ; 154        ; 4A       ; HEX0[2]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 156        ; 4A       ; HEX0[1]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 164        ; 4A       ; HEX0[0]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 169        ; 5A       ; CAMERA_I2C_SCL                  ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V21      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V22      ; 175        ; 5A       ; CAMERA_PWDN_n                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V23      ; 183        ; 5B       ; HDMI_TX_D[0]                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ; 185        ; 5B       ; HDMI_TX_D[4]                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V25      ; 197        ; 5B       ; HDMI_TX_D[5]                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ; 10         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ; 11         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ; 27         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 42         ; 3A       ; SD_CMD                          ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ; 69         ; 3B       ; ADC_SDO                         ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W11      ; 57         ; 3B       ; SW[4]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W12      ; 97         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ; 90         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; W15      ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ; 162        ; 4A       ; HEX0[3]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ; 171        ; 5A       ; MIPI_MCLK                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 173        ; 5A       ; CAMERA_I2C_SDA                  ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; W23      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W24      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W25      ; 207        ; 5B       ; HDMI_TX_D[2]                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 209        ; 5B       ; HDMI_TX_D[3]                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y1       ; 17         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ; 16         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ; 32         ; 3A       ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; Y6       ; 29         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; Y7       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y8       ; 49         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 44         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 67         ; 3B       ; ADC_SDI                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y11      ; 55         ; 3B       ; SW[8]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 95         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ; 89         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 116        ; 4A       ; KEY[2]                          ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 114        ; 4A       ; KEY[3]                          ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; Y18      ; 153        ; 4A       ; HEX0[6]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 159        ; 4A       ; HEX0[5]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 161        ; 4A       ; HEX0[4]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y23      ; 178        ; 5A       ; MIPI_I2C_SCL                    ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 180        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ; 203        ; 5B       ; HDMI_TX_CLK                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y26      ; 205        ; 5B       ; HDMI_TX_DE                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------+
; I/O Assignment Warnings                               ;
+----------------+--------------------------------------+
; Pin Name       ; Reason                               ;
+----------------+--------------------------------------+
; LEDG[0]        ; Missing drive strength and slew rate ;
; LEDG[1]        ; Missing drive strength and slew rate ;
; LEDG[2]        ; Missing drive strength and slew rate ;
; LEDG[3]        ; Missing drive strength and slew rate ;
; LEDG[4]        ; Missing drive strength and slew rate ;
; LEDG[5]        ; Missing drive strength and slew rate ;
; LEDG[6]        ; Missing drive strength and slew rate ;
; LEDG[7]        ; Missing drive strength and slew rate ;
; LEDR[0]        ; Missing drive strength and slew rate ;
; LEDR[1]        ; Missing drive strength and slew rate ;
; LEDR[2]        ; Missing drive strength and slew rate ;
; LEDR[3]        ; Missing drive strength and slew rate ;
; LEDR[4]        ; Missing drive strength and slew rate ;
; LEDR[5]        ; Missing drive strength and slew rate ;
; LEDR[6]        ; Missing drive strength and slew rate ;
; LEDR[7]        ; Missing drive strength and slew rate ;
; LEDR[8]        ; Missing drive strength and slew rate ;
; LEDR[9]        ; Missing drive strength and slew rate ;
; HEX0[0]        ; Missing drive strength and slew rate ;
; HEX0[1]        ; Missing drive strength and slew rate ;
; HEX0[2]        ; Missing drive strength and slew rate ;
; HEX0[3]        ; Missing drive strength and slew rate ;
; HEX0[4]        ; Missing drive strength and slew rate ;
; HEX0[5]        ; Missing drive strength and slew rate ;
; HEX0[6]        ; Missing drive strength and slew rate ;
; HEX1[0]        ; Missing drive strength and slew rate ;
; HEX1[1]        ; Missing drive strength and slew rate ;
; HEX1[2]        ; Missing drive strength and slew rate ;
; HEX1[3]        ; Missing drive strength and slew rate ;
; HEX1[4]        ; Missing drive strength and slew rate ;
; HEX1[5]        ; Missing drive strength and slew rate ;
; HEX1[6]        ; Missing drive strength and slew rate ;
; CAMERA_PWDN_n  ; Missing drive strength and slew rate ;
; MIPI_CS_n      ; Missing drive strength and slew rate ;
; MIPI_MCLK      ; Missing drive strength and slew rate ;
; MIPI_REFCLK    ; Missing drive strength and slew rate ;
; MIPI_RESET_n   ; Missing drive strength and slew rate ;
; SRAM_A[0]      ; Missing drive strength and slew rate ;
; SRAM_A[1]      ; Missing drive strength and slew rate ;
; SRAM_A[2]      ; Missing drive strength and slew rate ;
; SRAM_A[3]      ; Missing drive strength and slew rate ;
; SRAM_A[4]      ; Missing drive strength and slew rate ;
; SRAM_A[5]      ; Missing drive strength and slew rate ;
; SRAM_A[6]      ; Missing drive strength and slew rate ;
; SRAM_A[7]      ; Missing drive strength and slew rate ;
; SRAM_A[8]      ; Missing drive strength and slew rate ;
; SRAM_A[9]      ; Missing drive strength and slew rate ;
; SRAM_A[10]     ; Missing drive strength and slew rate ;
; SRAM_A[11]     ; Missing drive strength and slew rate ;
; SRAM_A[12]     ; Missing drive strength and slew rate ;
; SRAM_A[13]     ; Missing drive strength and slew rate ;
; SRAM_A[14]     ; Missing drive strength and slew rate ;
; SRAM_A[15]     ; Missing drive strength and slew rate ;
; SRAM_A[16]     ; Missing drive strength and slew rate ;
; SRAM_A[17]     ; Missing drive strength and slew rate ;
; SRAM_CE_n      ; Missing drive strength and slew rate ;
; SRAM_LB_n      ; Missing drive strength and slew rate ;
; SRAM_OE_n      ; Missing drive strength and slew rate ;
; SRAM_UB_n      ; Missing drive strength and slew rate ;
; SRAM_WE_n      ; Missing drive strength and slew rate ;
; HDMI_TX_CLK    ; Missing drive strength and slew rate ;
; HDMI_TX_D[0]   ; Missing drive strength and slew rate ;
; HDMI_TX_D[1]   ; Missing drive strength and slew rate ;
; HDMI_TX_D[2]   ; Missing drive strength and slew rate ;
; HDMI_TX_D[3]   ; Missing drive strength and slew rate ;
; HDMI_TX_D[4]   ; Missing drive strength and slew rate ;
; HDMI_TX_D[5]   ; Missing drive strength and slew rate ;
; HDMI_TX_D[6]   ; Missing drive strength and slew rate ;
; HDMI_TX_D[7]   ; Missing drive strength and slew rate ;
; HDMI_TX_D[8]   ; Missing drive strength and slew rate ;
; HDMI_TX_D[9]   ; Missing drive strength and slew rate ;
; HDMI_TX_D[10]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[11]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[12]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[13]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[14]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[15]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[16]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[17]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[18]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[19]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[20]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[21]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[22]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[23]  ; Missing drive strength and slew rate ;
; HDMI_TX_DE     ; Missing drive strength and slew rate ;
; HDMI_TX_HS     ; Missing drive strength and slew rate ;
; HDMI_TX_VS     ; Missing drive strength and slew rate ;
; SD_CLK         ; Missing drive strength and slew rate ;
; ADC_CONVST     ; Missing drive strength and slew rate ;
; ADC_SCK        ; Missing drive strength and slew rate ;
; ADC_SDI        ; Missing drive strength and slew rate ;
; UART_TX        ; Missing drive strength and slew rate ;
; AUD_DACDAT     ; Missing drive strength and slew rate ;
; AUD_XCK        ; Missing drive strength and slew rate ;
; SRAM_D[0]      ; Missing drive strength and slew rate ;
; SRAM_D[1]      ; Missing drive strength and slew rate ;
; SRAM_D[2]      ; Missing drive strength and slew rate ;
; SRAM_D[3]      ; Missing drive strength and slew rate ;
; SRAM_D[4]      ; Missing drive strength and slew rate ;
; SRAM_D[5]      ; Missing drive strength and slew rate ;
; SRAM_D[6]      ; Missing drive strength and slew rate ;
; SRAM_D[7]      ; Missing drive strength and slew rate ;
; SRAM_D[8]      ; Missing drive strength and slew rate ;
; SRAM_D[9]      ; Missing drive strength and slew rate ;
; SRAM_D[10]     ; Missing drive strength and slew rate ;
; SRAM_D[11]     ; Missing drive strength and slew rate ;
; SRAM_D[12]     ; Missing drive strength and slew rate ;
; SRAM_D[13]     ; Missing drive strength and slew rate ;
; SRAM_D[14]     ; Missing drive strength and slew rate ;
; SRAM_D[15]     ; Missing drive strength and slew rate ;
; SD_CMD         ; Missing drive strength and slew rate ;
; SD_DAT[0]      ; Missing drive strength and slew rate ;
; SD_DAT[1]      ; Missing drive strength and slew rate ;
; SD_DAT[2]      ; Missing drive strength and slew rate ;
; SD_DAT[3]      ; Missing drive strength and slew rate ;
; AUD_ADCLRCK    ; Missing drive strength and slew rate ;
; AUD_BCLK       ; Missing drive strength and slew rate ;
; AUD_DACLRCK    ; Missing drive strength and slew rate ;
; CAMERA_I2C_SCL ; Missing drive strength and slew rate ;
; CAMERA_I2C_SDA ; Missing drive strength and slew rate ;
; MIPI_I2C_SCL   ; Missing drive strength and slew rate ;
; MIPI_I2C_SDA   ; Missing drive strength and slew rate ;
; I2C_SCL        ; Incomplete set of assignments        ;
; I2C_SDA        ; Incomplete set of assignments        ;
+----------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;                                                                                                                                                                                           ;                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_pll:d8m_pll_u|d8m_pll_0002:d8m_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                    ;                                                                                                                                                                                                                           ;
;     -- PLL Type                                                                                                                                                                           ; Integer PLL                                                                                                                                                                                                               ;
;     -- PLL Location                                                                                                                                                                       ; FRACTIONALPLL_X68_Y54_N0                                                                                                                                                                                                  ;
;     -- PLL Feedback clock type                                                                                                                                                            ; none                                                                                                                                                                                                                      ;
;     -- PLL Bandwidth                                                                                                                                                                      ; Auto                                                                                                                                                                                                                      ;
;         -- PLL Bandwidth Range                                                                                                                                                            ; 2100000 to 1400000 Hz                                                                                                                                                                                                     ;
;     -- Reference Clock Frequency                                                                                                                                                          ; 50.0 MHz                                                                                                                                                                                                                  ;
;     -- Reference Clock Sourced by                                                                                                                                                         ; Dedicated Pin                                                                                                                                                                                                             ;
;     -- PLL VCO Frequency                                                                                                                                                                  ; 300.0 MHz                                                                                                                                                                                                                 ;
;     -- PLL Operation Mode                                                                                                                                                                 ; Direct                                                                                                                                                                                                                    ;
;     -- PLL Freq Min Lock                                                                                                                                                                  ; 50.000000 MHz                                                                                                                                                                                                             ;
;     -- PLL Freq Max Lock                                                                                                                                                                  ; 133.333333 MHz                                                                                                                                                                                                            ;
;     -- PLL Enable                                                                                                                                                                         ; On                                                                                                                                                                                                                        ;
;     -- PLL Fractional Division                                                                                                                                                            ; N/A                                                                                                                                                                                                                       ;
;     -- M Counter                                                                                                                                                                          ; 12                                                                                                                                                                                                                        ;
;     -- N Counter                                                                                                                                                                          ; 2                                                                                                                                                                                                                         ;
;     -- PLL Refclk Select                                                                                                                                                                  ;                                                                                                                                                                                                                           ;
;             -- PLL Refclk Select Location                                                                                                                                                 ; PLLREFCLKSELECT_X68_Y60_N0                                                                                                                                                                                                ;
;             -- PLL Reference Clock Input 0 source                                                                                                                                         ; clk_3                                                                                                                                                                                                                     ;
;             -- PLL Reference Clock Input 1 source                                                                                                                                         ; ref_clk1                                                                                                                                                                                                                  ;
;             -- ADJPLLIN source                                                                                                                                                            ; N/A                                                                                                                                                                                                                       ;
;             -- CORECLKIN source                                                                                                                                                           ; N/A                                                                                                                                                                                                                       ;
;             -- IQTXRXCLKIN source                                                                                                                                                         ; N/A                                                                                                                                                                                                                       ;
;             -- PLLIQCLKIN source                                                                                                                                                          ; N/A                                                                                                                                                                                                                       ;
;             -- RXIQCLKIN source                                                                                                                                                           ; N/A                                                                                                                                                                                                                       ;
;             -- CLKIN(0) source                                                                                                                                                            ; N/A                                                                                                                                                                                                                       ;
;             -- CLKIN(1) source                                                                                                                                                            ; N/A                                                                                                                                                                                                                       ;
;             -- CLKIN(2) source                                                                                                                                                            ; N/A                                                                                                                                                                                                                       ;
;             -- CLKIN(3) source                                                                                                                                                            ; D8M_CLOCK_50~input                                                                                                                                                                                                        ;
;     -- PLL Output Counter                                                                                                                                                                 ;                                                                                                                                                                                                                           ;
;         -- c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_pll:d8m_pll_u|d8m_pll_0002:d8m_pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER                     ;                                                                                                                                                                                                                           ;
;             -- Output Clock Frequency                                                                                                                                                     ; 20.0 MHz                                                                                                                                                                                                                  ;
;             -- Output Clock Location                                                                                                                                                      ; PLLOUTPUTCOUNTER_X68_Y58_N1                                                                                                                                                                                               ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                                                     ; On                                                                                                                                                                                                                        ;
;             -- Duty Cycle                                                                                                                                                                 ; 50.0000                                                                                                                                                                                                                   ;
;             -- Phase Shift                                                                                                                                                                ; 0.000000 degrees                                                                                                                                                                                                          ;
;             -- C Counter                                                                                                                                                                  ; 15                                                                                                                                                                                                                        ;
;             -- C Counter PH Mux PRST                                                                                                                                                      ; 0                                                                                                                                                                                                                         ;
;             -- C Counter PRST                                                                                                                                                             ; 1                                                                                                                                                                                                                         ;
;                                                                                                                                                                                           ;                                                                                                                                                                                                                           ;
; c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_mipi_pll:d8m_mipi_pll_u|d8m_mipi_pll_0002:d8m_mipi_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                                                                                                                                                                                                                           ;
;     -- PLL Type                                                                                                                                                                           ; Integer PLL                                                                                                                                                                                                               ;
;     -- PLL Location                                                                                                                                                                       ; FRACTIONALPLL_X68_Y1_N0                                                                                                                                                                                                   ;
;     -- PLL Feedback clock type                                                                                                                                                            ; none                                                                                                                                                                                                                      ;
;     -- PLL Bandwidth                                                                                                                                                                      ; Auto                                                                                                                                                                                                                      ;
;         -- PLL Bandwidth Range                                                                                                                                                            ; 2100000 to 1400000 Hz                                                                                                                                                                                                     ;
;     -- Reference Clock Frequency                                                                                                                                                          ; 50.0 MHz                                                                                                                                                                                                                  ;
;     -- Reference Clock Sourced by                                                                                                                                                         ; Dedicated Pin                                                                                                                                                                                                             ;
;     -- PLL VCO Frequency                                                                                                                                                                  ; 300.0 MHz                                                                                                                                                                                                                 ;
;     -- PLL Operation Mode                                                                                                                                                                 ; Direct                                                                                                                                                                                                                    ;
;     -- PLL Freq Min Lock                                                                                                                                                                  ; 50.000000 MHz                                                                                                                                                                                                             ;
;     -- PLL Freq Max Lock                                                                                                                                                                  ; 133.333333 MHz                                                                                                                                                                                                            ;
;     -- PLL Enable                                                                                                                                                                         ; On                                                                                                                                                                                                                        ;
;     -- PLL Fractional Division                                                                                                                                                            ; N/A                                                                                                                                                                                                                       ;
;     -- M Counter                                                                                                                                                                          ; 12                                                                                                                                                                                                                        ;
;     -- N Counter                                                                                                                                                                          ; 2                                                                                                                                                                                                                         ;
;     -- PLL Refclk Select                                                                                                                                                                  ;                                                                                                                                                                                                                           ;
;             -- PLL Refclk Select Location                                                                                                                                                 ; PLLREFCLKSELECT_X68_Y7_N0                                                                                                                                                                                                 ;
;             -- PLL Reference Clock Input 0 source                                                                                                                                         ; core_ref_clk                                                                                                                                                                                                              ;
;             -- PLL Reference Clock Input 1 source                                                                                                                                         ; ref_clk1                                                                                                                                                                                                                  ;
;             -- ADJPLLIN source                                                                                                                                                            ; N/A                                                                                                                                                                                                                       ;
;             -- CORECLKIN source                                                                                                                                                           ; c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_mipi_clk_gate:d8m_mipi_clk_gate_u|d8m_mipi_clk_gate_altclkctrl_0:altclkctrl_0|d8m_mipi_clk_gate_altclkctrl_0_sub:d8m_mipi_clk_gate_altclkctrl_0_sub_component|sd1 ;
;             -- IQTXRXCLKIN source                                                                                                                                                         ; N/A                                                                                                                                                                                                                       ;
;             -- PLLIQCLKIN source                                                                                                                                                          ; N/A                                                                                                                                                                                                                       ;
;             -- RXIQCLKIN source                                                                                                                                                           ; N/A                                                                                                                                                                                                                       ;
;             -- CLKIN(0) source                                                                                                                                                            ; N/A                                                                                                                                                                                                                       ;
;             -- CLKIN(1) source                                                                                                                                                            ; N/A                                                                                                                                                                                                                       ;
;             -- CLKIN(2) source                                                                                                                                                            ; N/A                                                                                                                                                                                                                       ;
;             -- CLKIN(3) source                                                                                                                                                            ; N/A                                                                                                                                                                                                                       ;
;     -- PLL Output Counter                                                                                                                                                                 ;                                                                                                                                                                                                                           ;
;         -- c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_mipi_pll:d8m_mipi_pll_u|d8m_mipi_pll_0002:d8m_mipi_pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                                                                                                                                                                                                                           ;
;             -- Output Clock Frequency                                                                                                                                                     ; 50.0 MHz                                                                                                                                                                                                                  ;
;             -- Output Clock Location                                                                                                                                                      ; PLLOUTPUTCOUNTER_X68_Y8_N1                                                                                                                                                                                                ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                                                     ; Off                                                                                                                                                                                                                       ;
;             -- Duty Cycle                                                                                                                                                                 ; 50.0000                                                                                                                                                                                                                   ;
;             -- Phase Shift                                                                                                                                                                ; 0.000000 degrees                                                                                                                                                                                                          ;
;             -- C Counter                                                                                                                                                                  ; 6                                                                                                                                                                                                                         ;
;             -- C Counter PH Mux PRST                                                                                                                                                      ; 0                                                                                                                                                                                                                         ;
;             -- C Counter PRST                                                                                                                                                             ; 1                                                                                                                                                                                                                         ;
;                                                                                                                                                                                           ;                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Entity Name                                                           ; Library Name      ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------+
; |c5g_camera2hdmi_top                                                                                                                    ; 1738.0 (37.8)        ; 2078.0 (45.3)                    ; 352.5 (7.5)                                       ; 12.5 (0.0)                       ; 0.0 (0.0)            ; 2767 (54)           ; 2743 (84)                 ; 0 (0)         ; 1924608           ; 235   ; 7          ; 163  ; 0            ; |c5g_camera2hdmi_top                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; c5g_camera2hdmi_top                                                   ; work              ;
;    |bayer2rgb:bayer2rgb_u|                                                                                                              ; 335.0 (335.0)        ; 411.1 (411.1)                    ; 77.1 (77.1)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 581 (581)           ; 575 (575)                 ; 0 (0)         ; 102400            ; 10    ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|bayer2rgb:bayer2rgb_u                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; bayer2rgb                                                             ; work              ;
;       |altsyncram:pixelbuffer_l0_s_rtl_0|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altsyncram                                                            ; work              ;
;          |altsyncram_anu1:auto_generated|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                    ; altsyncram_anu1                                                       ; work              ;
;       |altsyncram:pixelbuffer_l1_s_rtl_0|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altsyncram                                                            ; work              ;
;          |altsyncram_bnu1:auto_generated|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                    ; altsyncram_bnu1                                                       ; work              ;
;       |altsyncram:pixelbuffer_l2_s_rtl_0|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altsyncram                                                            ; work              ;
;          |altsyncram_cnu1:auto_generated|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                    ; altsyncram_cnu1                                                       ; work              ;
;       |altsyncram:pixelbuffer_l3_s_rtl_0|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altsyncram                                                            ; work              ;
;          |altsyncram_dnu1:auto_generated|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                    ; altsyncram_dnu1                                                       ; work              ;
;       |altsyncram:pixelbuffer_l4_s_rtl_0|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altsyncram                                                            ; work              ;
;          |altsyncram_enu1:auto_generated|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                    ; altsyncram_enu1                                                       ; work              ;
;    |c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|                                                                                ; 13.7 (13.0)          ; 16.0 (13.0)                      ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (26)             ; 17 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u                                                                                                                                                                                                                                                                                                                                                                                                                                       ; c5g_clk_rst_housekeeping                                              ; work              ;
;       |d8m_mipi_clk_gate:d8m_mipi_clk_gate_u|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_mipi_clk_gate:d8m_mipi_clk_gate_u                                                                                                                                                                                                                                                                                                                                                                                                 ; d8m_mipi_clk_gate                                                     ; d8m_mipi_clk_gate ;
;          |d8m_mipi_clk_gate_altclkctrl_0:altclkctrl_0|                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_mipi_clk_gate:d8m_mipi_clk_gate_u|d8m_mipi_clk_gate_altclkctrl_0:altclkctrl_0                                                                                                                                                                                                                                                                                                                                                     ; d8m_mipi_clk_gate_altclkctrl_0                                        ; d8m_mipi_clk_gate ;
;             |d8m_mipi_clk_gate_altclkctrl_0_sub:d8m_mipi_clk_gate_altclkctrl_0_sub_component|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_mipi_clk_gate:d8m_mipi_clk_gate_u|d8m_mipi_clk_gate_altclkctrl_0:altclkctrl_0|d8m_mipi_clk_gate_altclkctrl_0_sub:d8m_mipi_clk_gate_altclkctrl_0_sub_component                                                                                                                                                                                                                                                                     ; d8m_mipi_clk_gate_altclkctrl_0_sub                                    ; d8m_mipi_clk_gate ;
;       |d8m_mipi_pll:d8m_mipi_pll_u|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_mipi_pll:d8m_mipi_pll_u                                                                                                                                                                                                                                                                                                                                                                                                           ; d8m_mipi_pll                                                          ; d8m_mipi_pll      ;
;          |d8m_mipi_pll_0002:d8m_mipi_pll_inst|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_mipi_pll:d8m_mipi_pll_u|d8m_mipi_pll_0002:d8m_mipi_pll_inst                                                                                                                                                                                                                                                                                                                                                                       ; d8m_mipi_pll_0002                                                     ; d8m_mipi_pll      ;
;             |altera_pll:altera_pll_i|                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_mipi_pll:d8m_mipi_pll_u|d8m_mipi_pll_0002:d8m_mipi_pll_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                                                                               ; altera_pll                                                            ; work              ;
;       |d8m_pll:d8m_pll_u|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_pll:d8m_pll_u                                                                                                                                                                                                                                                                                                                                                                                                                     ; d8m_pll                                                               ; d8m_pll           ;
;          |d8m_pll_0002:d8m_pll_inst|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_pll:d8m_pll_u|d8m_pll_0002:d8m_pll_inst                                                                                                                                                                                                                                                                                                                                                                                           ; d8m_pll_0002                                                          ; d8m_pll           ;
;             |altera_pll:altera_pll_i|                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_pll:d8m_pll_u|d8m_pll_0002:d8m_pll_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                                                                                                   ; altera_pll                                                            ; work              ;
;       |reset_generator:d8m_mipi_nrst_syncr_u|                                                                                           ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|reset_generator:d8m_mipi_nrst_syncr_u                                                                                                                                                                                                                                                                                                                                                                                                 ; reset_generator                                                       ; work              ;
;       |reset_generator:sys_nrst_syncr_u|                                                                                                ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|reset_generator:sys_nrst_syncr_u                                                                                                                                                                                                                                                                                                                                                                                                      ; reset_generator                                                       ; work              ;
;       |reset_generator:vid_nrst_syncr_u|                                                                                                ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|reset_generator:vid_nrst_syncr_u                                                                                                                                                                                                                                                                                                                                                                                                      ; reset_generator                                                       ; work              ;
;    |c5g_housekeeping:system_u|                                                                                                          ; 1010.3 (0.0)         ; 1218.2 (0.0)                     ; 217.3 (0.0)                                       ; 9.5 (0.0)                        ; 0.0 (0.0)            ; 1535 (0)            ; 1626 (0)                  ; 0 (0)         ; 338432            ; 44    ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; c5g_housekeeping                                                      ; c5g_housekeeping  ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3.3 (3.1)            ; 7.8 (5.1)                        ; 4.5 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (6)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                          ; altera_reset_controller                                               ; c5g_housekeeping  ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.2 (0.2)            ; 1.2 (1.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                                             ; c5g_housekeeping  ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                                             ; c5g_housekeeping  ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 0.5 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                                                      ; altera_reset_controller                                               ; c5g_housekeeping  ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                                             ; c5g_housekeeping  ;
;       |c5g_housekeeping_camera_pwdn_n:camera_pwdn_n|                                                                                    ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_camera_pwdn_n:camera_pwdn_n                                                                                                                                                                                                                                                                                                                                                                                                                    ; c5g_housekeeping_camera_pwdn_n                                        ; c5g_housekeeping  ;
;       |c5g_housekeeping_camera_pwdn_n:mipi_reset_n|                                                                                     ; 1.8 (1.8)            ; 1.9 (1.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_camera_pwdn_n:mipi_reset_n                                                                                                                                                                                                                                                                                                                                                                                                                     ; c5g_housekeeping_camera_pwdn_n                                        ; c5g_housekeeping  ;
;       |c5g_housekeeping_cpu_sync_in:cpu_sync_in|                                                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_cpu_sync_in:cpu_sync_in                                                                                                                                                                                                                                                                                                                                                                                                                        ; c5g_housekeeping_cpu_sync_in                                          ; c5g_housekeeping  ;
;       |c5g_housekeeping_cpu_sync_in:ext_int_n|                                                                                          ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_cpu_sync_in:ext_int_n                                                                                                                                                                                                                                                                                                                                                                                                                          ; c5g_housekeeping_cpu_sync_in                                          ; c5g_housekeeping  ;
;       |c5g_housekeeping_cpu_sync_in:n_use_rgb2ycbcr|                                                                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_cpu_sync_in:n_use_rgb2ycbcr                                                                                                                                                                                                                                                                                                                                                                                                                    ; c5g_housekeeping_cpu_sync_in                                          ; c5g_housekeeping  ;
;       |c5g_housekeeping_cpu_sync_in:pll_lock_states|                                                                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_cpu_sync_in:pll_lock_states                                                                                                                                                                                                                                                                                                                                                                                                                    ; c5g_housekeeping_cpu_sync_in                                          ; c5g_housekeeping  ;
;       |c5g_housekeeping_hw_info_in:hw_info_in|                                                                                          ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_hw_info_in:hw_info_in                                                                                                                                                                                                                                                                                                                                                                                                                          ; c5g_housekeeping_hw_info_in                                           ; c5g_housekeeping  ;
;       |c5g_housekeeping_i2c_device_select:i2c_device_select|                                                                            ; 2.1 (2.1)            ; 3.6 (3.6)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_i2c_device_select:i2c_device_select                                                                                                                                                                                                                                                                                                                                                                                                            ; c5g_housekeeping_i2c_device_select                                    ; c5g_housekeeping  ;
;       |c5g_housekeeping_jtag_uart_0:jtag_uart_0|                                                                                        ; 226.7 (16.7)         ; 355.1 (18.9)                     ; 129.1 (2.2)                                       ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 278 (39)            ; 658 (15)                  ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                                                                                                                        ; c5g_housekeeping_jtag_uart_0                                          ; c5g_housekeeping  ;
;          |alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|                                                             ; 21.3 (21.3)          ; 35.7 (35.7)                      ; 15.2 (15.2)                                       ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 33 (33)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                                                       ; alt_jtag_atlantic                                                     ; work              ;
;          |c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|                                              ; 176.7 (0.0)          ; 288.0 (0.0)                      ; 111.3 (0.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 182 (0)             ; 567 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                                                                                        ; c5g_housekeeping_jtag_uart_0_scfifo_r                                 ; c5g_housekeeping  ;
;             |scfifo:rfifo|                                                                                                              ; 176.7 (0.0)          ; 288.0 (0.0)                      ; 111.3 (0.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 182 (0)             ; 567 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                                           ; scfifo                                                                ; work              ;
;                |a_fffifo:subfifo|                                                                                                       ; 176.7 (0.7)          ; 288.0 (1.0)                      ; 111.3 (0.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 182 (1)             ; 567 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo                                                                                                                                                                                                                                                                                                          ; a_fffifo                                                              ; work              ;
;                   |a_fefifo:fifo_state|                                                                                                 ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|a_fefifo:fifo_state                                                                                                                                                                                                                                                                                      ; a_fefifo                                                              ; work              ;
;                   |lpm_counter:rd_ptr|                                                                                                  ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                                                                                                                                                                                                                                                                       ; lpm_counter                                                           ; work              ;
;                      |cntr_n3f:auto_generated|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n3f:auto_generated                                                                                                                                                                                                                                                               ; cntr_n3f                                                              ; work              ;
;                   |lpm_ff:last_data_node[0]|                                                                                            ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                                                                                                                                                                                                                                                                                 ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[10]|                                                                                           ; 0.8 (0.8)            ; 3.4 (3.4)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[10]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[11]|                                                                                           ; 0.5 (0.5)            ; 3.3 (3.3)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[11]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[12]|                                                                                           ; 0.8 (0.8)            ; 3.0 (3.0)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[12]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[13]|                                                                                           ; 1.0 (1.0)            ; 2.3 (2.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[13]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[14]|                                                                                           ; 0.6 (0.6)            ; 3.6 (3.6)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[14]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[15]|                                                                                           ; 1.8 (1.8)            ; 2.3 (2.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[15]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[16]|                                                                                           ; 1.6 (1.6)            ; 2.8 (2.8)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[16]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[17]|                                                                                           ; 1.0 (1.0)            ; 3.0 (3.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[17]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[18]|                                                                                           ; 1.3 (1.3)            ; 3.1 (3.1)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[18]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[19]|                                                                                           ; 1.3 (1.3)            ; 2.6 (2.6)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[19]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[1]|                                                                                            ; 0.0 (0.0)            ; 3.8 (3.8)                        ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                                                                                                                                                                                                                                                                                 ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[20]|                                                                                           ; 0.8 (0.8)            ; 3.7 (3.7)                        ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[20]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[21]|                                                                                           ; 0.8 (0.8)            ; 2.9 (2.9)                        ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[21]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[22]|                                                                                           ; 1.3 (1.3)            ; 2.5 (2.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[22]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[23]|                                                                                           ; 1.3 (1.3)            ; 3.0 (3.0)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[23]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[24]|                                                                                           ; 0.9 (0.9)            ; 3.5 (3.5)                        ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[24]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[25]|                                                                                           ; 1.8 (1.8)            ; 2.7 (2.7)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[25]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[26]|                                                                                           ; 1.3 (1.3)            ; 2.4 (2.4)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[26]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[27]|                                                                                           ; 1.1 (1.1)            ; 2.6 (2.6)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[27]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[28]|                                                                                           ; 1.0 (1.0)            ; 3.2 (3.2)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[28]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[29]|                                                                                           ; 1.8 (1.8)            ; 2.6 (2.6)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[29]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[2]|                                                                                            ; 0.8 (0.8)            ; 3.5 (3.5)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[2]                                                                                                                                                                                                                                                                                 ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[30]|                                                                                           ; 1.3 (1.3)            ; 2.5 (2.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[30]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[31]|                                                                                           ; 1.5 (1.5)            ; 2.6 (2.6)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[31]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[32]|                                                                                           ; 0.6 (0.6)            ; 3.5 (3.5)                        ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[32]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[33]|                                                                                           ; 0.9 (0.9)            ; 3.7 (3.7)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[33]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[34]|                                                                                           ; 1.3 (1.3)            ; 2.8 (2.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[34]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[35]|                                                                                           ; 1.5 (1.5)            ; 2.9 (2.9)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[35]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[36]|                                                                                           ; 1.1 (1.1)            ; 3.1 (3.1)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[36]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[37]|                                                                                           ; 2.2 (2.2)            ; 2.3 (2.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[37]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[38]|                                                                                           ; 1.3 (1.3)            ; 3.1 (3.1)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[38]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[39]|                                                                                           ; 1.8 (1.8)            ; 2.2 (2.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[39]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[3]|                                                                                            ; 0.5 (0.5)            ; 3.6 (3.6)                        ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[3]                                                                                                                                                                                                                                                                                 ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[40]|                                                                                           ; 1.0 (1.0)            ; 3.0 (3.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[40]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[41]|                                                                                           ; 1.3 (1.3)            ; 3.1 (3.1)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[41]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[42]|                                                                                           ; 1.0 (1.0)            ; 2.7 (2.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[42]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[43]|                                                                                           ; 1.0 (1.0)            ; 3.2 (3.2)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[43]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[44]|                                                                                           ; 0.5 (0.5)            ; 3.2 (3.2)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[44]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[45]|                                                                                           ; 1.5 (1.5)            ; 2.5 (2.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[45]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[46]|                                                                                           ; 0.8 (0.8)            ; 3.0 (3.0)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[46]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[47]|                                                                                           ; 1.8 (1.8)            ; 2.2 (2.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[47]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[48]|                                                                                           ; 1.3 (1.3)            ; 2.1 (2.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[48]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[49]|                                                                                           ; 0.8 (0.8)            ; 3.3 (3.3)                        ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[49]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[4]|                                                                                            ; 0.8 (0.8)            ; 3.3 (3.3)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[4]                                                                                                                                                                                                                                                                                 ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[50]|                                                                                           ; 0.8 (0.8)            ; 2.9 (2.9)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[50]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[51]|                                                                                           ; 1.0 (1.0)            ; 2.5 (2.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[51]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[52]|                                                                                           ; 1.0 (1.0)            ; 3.3 (3.3)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[52]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[53]|                                                                                           ; 1.3 (1.3)            ; 3.3 (3.3)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[53]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[54]|                                                                                           ; 1.3 (1.3)            ; 2.7 (2.7)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[54]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[55]|                                                                                           ; 1.3 (1.3)            ; 2.0 (2.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[55]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[56]|                                                                                           ; 0.5 (0.5)            ; 3.9 (3.9)                        ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[56]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[57]|                                                                                           ; 1.6 (1.6)            ; 2.4 (2.4)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[57]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[58]|                                                                                           ; 1.6 (1.6)            ; 2.3 (2.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[58]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[59]|                                                                                           ; 1.3 (1.3)            ; 2.3 (2.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[59]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[5]|                                                                                            ; 1.3 (1.3)            ; 3.6 (3.6)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[5]                                                                                                                                                                                                                                                                                 ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[60]|                                                                                           ; 0.3 (0.3)            ; 3.2 (3.2)                        ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[60]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[61]|                                                                                           ; 1.5 (1.5)            ; 2.5 (2.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[61]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[62]|                                                                                           ; 1.3 (1.3)            ; 2.8 (2.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[62]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[63]|                                                                                           ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[63]                                                                                                                                                                                                                                                                                ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[6]|                                                                                            ; 1.3 (1.3)            ; 2.5 (2.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[6]                                                                                                                                                                                                                                                                                 ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[7]|                                                                                            ; 0.5 (0.5)            ; 3.3 (3.3)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[7]                                                                                                                                                                                                                                                                                 ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[8]|                                                                                            ; 0.0 (0.0)            ; 3.5 (3.5)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[8]                                                                                                                                                                                                                                                                                 ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:last_data_node[9]|                                                                                            ; 1.1 (1.1)            ; 3.3 (3.3)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[9]                                                                                                                                                                                                                                                                                 ; lpm_ff                                                                ; work              ;
;                   |lpm_ff:output_buffer|                                                                                                ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:output_buffer                                                                                                                                                                                                                                                                                     ; lpm_ff                                                                ; work              ;
;                   |lpm_mux:last_row_data_out_mux|                                                                                       ; 91.4 (0.0)           ; 91.4 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 168 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                                                                                                                                                                                                                                                                            ; lpm_mux                                                               ; work              ;
;                      |mux_tlc:auto_generated|                                                                                           ; 91.4 (91.4)          ; 91.4 (91.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 168 (168)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_tlc:auto_generated                                                                                                                                                                                                                                                     ; mux_tlc                                                               ; work              ;
;          |c5g_housekeeping_jtag_uart_0_scfifo_w:the_c5g_housekeeping_jtag_uart_0_scfifo_w|                                              ; 12.1 (0.0)           ; 12.5 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_w:the_c5g_housekeeping_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                                                                                        ; c5g_housekeeping_jtag_uart_0_scfifo_w                                 ; c5g_housekeeping  ;
;             |scfifo:wfifo|                                                                                                              ; 12.1 (0.0)           ; 12.5 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_w:the_c5g_housekeeping_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                                           ; scfifo                                                                ; work              ;
;                |scfifo_3291:auto_generated|                                                                                             ; 12.1 (0.0)           ; 12.5 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_w:the_c5g_housekeeping_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                                                                ; scfifo_3291                                                           ; work              ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                ; 12.1 (0.0)           ; 12.5 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_w:the_c5g_housekeeping_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                                                                           ; a_dpfifo_5771                                                         ; work              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 6.1 (3.1)            ; 6.5 (3.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 8 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_w:the_c5g_housekeeping_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                   ; a_fefifo_7cf                                                          ; work              ;
;                         |cntr_vg7:count_usedw|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_w:the_c5g_housekeeping_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                                                              ; cntr_vg7                                                              ; work              ;
;                      |altsyncram_7pu1:FIFOram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_w:the_c5g_housekeeping_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                                                                   ; altsyncram_7pu1                                                       ; work              ;
;                      |cntr_jgb:rd_ptr_count|                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_w:the_c5g_housekeeping_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                                                     ; cntr_jgb                                                              ; work              ;
;                      |cntr_jgb:wr_ptr|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_w:the_c5g_housekeeping_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                                                           ; cntr_jgb                                                              ; work              ;
;       |c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|                                                                            ; 165.3 (0.0)          ; 178.3 (0.0)                      ; 13.4 (0.0)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 300 (0)             ; 165 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                                            ; c5g_housekeeping_mm_interconnect_0                                    ; c5g_housekeeping  ;
;          |altera_avalon_sc_fifo:camera_pwdn_n_s1_agent_rsp_fifo|                                                                        ; 1.5 (1.5)            ; 1.6 (1.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:camera_pwdn_n_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                                                 ; c5g_housekeeping  ;
;          |altera_avalon_sc_fifo:cpu_sync_in_s1_agent_rsp_fifo|                                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_sync_in_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                                                 ; c5g_housekeeping  ;
;          |altera_avalon_sc_fifo:ext_int_n_s1_agent_rsp_fifo|                                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_int_n_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                                                 ; c5g_housekeeping  ;
;          |altera_avalon_sc_fifo:hw_info_in_s1_agent_rsp_fifo|                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hw_info_in_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                                 ; c5g_housekeeping  ;
;          |altera_avalon_sc_fifo:i2c_device_select_s1_agent_rsp_fifo|                                                                    ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i2c_device_select_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                                 ; c5g_housekeeping  ;
;          |altera_avalon_sc_fifo:i2c_master_avalon_slave_0_agent_rsp_fifo|                                                               ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i2c_master_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                                                 ; c5g_housekeeping  ;
;          |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                                 ; c5g_housekeeping  ;
;          |altera_avalon_sc_fifo:mipi_reset_n_s1_agent_rsp_fifo|                                                                         ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mipi_reset_n_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                                                 ; c5g_housekeeping  ;
;          |altera_avalon_sc_fifo:n_use_rgb2ycbcr_s1_agent_rsp_fifo|                                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:n_use_rgb2ycbcr_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                                 ; c5g_housekeeping  ;
;          |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                            ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                                                 ; c5g_housekeeping  ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                     ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                                 ; c5g_housekeeping  ;
;          |altera_avalon_sc_fifo:pll_lock_states_s1_agent_rsp_fifo|                                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pll_lock_states_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                                 ; c5g_housekeeping  ;
;          |altera_merlin_master_agent:nios2_gen2_0_data_master_agent|                                                                    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                                                                                                  ; altera_merlin_master_agent                                            ; c5g_housekeeping  ;
;          |altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent|                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent                                                                                                                                                                                                                                                                                                                                           ; altera_merlin_master_agent                                            ; c5g_housekeeping  ;
;          |altera_merlin_master_translator:nios2_gen2_0_data_master_translator|                                                          ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator                                                                                                                                                                                                                                                                                                                                        ; altera_merlin_master_translator                                       ; c5g_housekeeping  ;
;          |altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator|                                                   ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_master_translator                                       ; c5g_housekeeping  ;
;          |altera_merlin_slave_agent:camera_pwdn_n_s1_agent|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:camera_pwdn_n_s1_agent                                                                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                                             ; c5g_housekeeping  ;
;          |altera_merlin_slave_agent:mipi_reset_n_s1_agent|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:mipi_reset_n_s1_agent                                                                                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_agent                                             ; c5g_housekeeping  ;
;          |altera_merlin_slave_agent:n_use_rgb2ycbcr_s1_agent|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:n_use_rgb2ycbcr_s1_agent                                                                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                                             ; c5g_housekeeping  ;
;          |altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|                                                                 ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_agent                                             ; c5g_housekeeping  ;
;          |altera_merlin_slave_agent:onchip_memory2_0_s1_agent|                                                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_0_s1_agent                                                                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                                             ; c5g_housekeeping  ;
;          |altera_merlin_slave_translator:camera_pwdn_n_s1_translator|                                                                   ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:camera_pwdn_n_s1_translator                                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                                        ; c5g_housekeeping  ;
;          |altera_merlin_slave_translator:cpu_sync_in_s1_translator|                                                                     ; 2.5 (2.5)            ; 2.8 (2.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_sync_in_s1_translator                                                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                                        ; c5g_housekeeping  ;
;          |altera_merlin_slave_translator:ext_int_n_s1_translator|                                                                       ; 2.3 (2.3)            ; 2.8 (2.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ext_int_n_s1_translator                                                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                                        ; c5g_housekeeping  ;
;          |altera_merlin_slave_translator:hw_info_in_s1_translator|                                                                      ; 2.3 (2.3)            ; 2.6 (2.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hw_info_in_s1_translator                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                                        ; c5g_housekeeping  ;
;          |altera_merlin_slave_translator:i2c_device_select_s1_translator|                                                               ; 2.4 (2.4)            ; 3.1 (3.1)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i2c_device_select_s1_translator                                                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                                        ; c5g_housekeeping  ;
;          |altera_merlin_slave_translator:i2c_master_avalon_slave_0_translator|                                                          ; 3.2 (3.2)            ; 3.5 (3.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i2c_master_avalon_slave_0_translator                                                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                                        ; c5g_housekeeping  ;
;          |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                                      ; 6.7 (6.7)            ; 6.8 (6.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                                        ; c5g_housekeeping  ;
;          |altera_merlin_slave_translator:mipi_reset_n_s1_translator|                                                                    ; 2.6 (2.6)            ; 2.6 (2.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:mipi_reset_n_s1_translator                                                                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                                        ; c5g_housekeeping  ;
;          |altera_merlin_slave_translator:n_use_rgb2ycbcr_s1_translator|                                                                 ; 2.6 (2.6)            ; 2.7 (2.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:n_use_rgb2ycbcr_s1_translator                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                                        ; c5g_housekeeping  ;
;          |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                       ; 8.3 (8.3)            ; 12.4 (12.4)                      ; 4.2 (4.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                                        ; c5g_housekeeping  ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                                        ; c5g_housekeeping  ;
;          |altera_merlin_slave_translator:pll_lock_states_s1_translator|                                                                 ; 2.6 (2.6)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pll_lock_states_s1_translator                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                                        ; c5g_housekeeping  ;
;          |c5g_housekeeping_mm_interconnect_0_cmd_demux:cmd_demux|                                                                       ; 15.7 (15.7)          ; 17.5 (17.5)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|c5g_housekeeping_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                                                     ; c5g_housekeeping_mm_interconnect_0_cmd_demux                          ; c5g_housekeeping  ;
;          |c5g_housekeeping_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|c5g_housekeeping_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                                                             ; c5g_housekeeping_mm_interconnect_0_cmd_demux_001                      ; c5g_housekeeping  ;
;          |c5g_housekeeping_mm_interconnect_0_cmd_demux_001:rsp_demux_002|                                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|c5g_housekeeping_mm_interconnect_0_cmd_demux_001:rsp_demux_002                                                                                                                                                                                                                                                                                                                                             ; c5g_housekeeping_mm_interconnect_0_cmd_demux_001                      ; c5g_housekeeping  ;
;          |c5g_housekeeping_mm_interconnect_0_cmd_demux_001:rsp_demux_003|                                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|c5g_housekeeping_mm_interconnect_0_cmd_demux_001:rsp_demux_003                                                                                                                                                                                                                                                                                                                                             ; c5g_housekeeping_mm_interconnect_0_cmd_demux_001                      ; c5g_housekeeping  ;
;          |c5g_housekeeping_mm_interconnect_0_cmd_mux_002:cmd_mux_002|                                                                   ; 19.1 (17.1)          ; 19.3 (17.3)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (50)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|c5g_housekeeping_mm_interconnect_0_cmd_mux_002:cmd_mux_002                                                                                                                                                                                                                                                                                                                                                 ; c5g_housekeeping_mm_interconnect_0_cmd_mux_002                        ; c5g_housekeeping  ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|c5g_housekeeping_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                    ; altera_merlin_arbitrator                                              ; c5g_housekeeping  ;
;          |c5g_housekeeping_mm_interconnect_0_cmd_mux_002:cmd_mux_003|                                                                   ; 22.7 (20.4)          ; 26.1 (23.8)                      ; 3.4 (3.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 58 (54)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|c5g_housekeeping_mm_interconnect_0_cmd_mux_002:cmd_mux_003                                                                                                                                                                                                                                                                                                                                                 ; c5g_housekeeping_mm_interconnect_0_cmd_mux_002                        ; c5g_housekeeping  ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|c5g_housekeeping_mm_interconnect_0_cmd_mux_002:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                    ; altera_merlin_arbitrator                                              ; c5g_housekeeping  ;
;          |c5g_housekeeping_mm_interconnect_0_router:router|                                                                             ; 13.7 (13.7)          ; 15.5 (15.5)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|c5g_housekeeping_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                                                           ; c5g_housekeeping_mm_interconnect_0_router                             ; c5g_housekeeping  ;
;          |c5g_housekeeping_mm_interconnect_0_router_001:router_001|                                                                     ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|c5g_housekeeping_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                                                                   ; c5g_housekeeping_mm_interconnect_0_router_001                         ; c5g_housekeeping  ;
;          |c5g_housekeeping_mm_interconnect_0_rsp_mux:rsp_mux|                                                                           ; 19.5 (19.5)          ; 19.2 (19.2)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 45 (45)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|c5g_housekeeping_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                                                         ; c5g_housekeeping_mm_interconnect_0_rsp_mux                            ; c5g_housekeeping  ;
;       |c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|                                                                                      ; 472.3 (0.0)          ; 524.8 (0.0)                      ; 60.8 (0.0)                                        ; 8.3 (0.0)                        ; 0.0 (0.0)            ; 718 (0)             ; 627 (0)                   ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                                                                                                      ; c5g_housekeeping_nios2_gen2_0                                         ; c5g_housekeeping  ;
;          |c5g_housekeeping_nios2_gen2_0_cpu:cpu|                                                                                        ; 472.3 (320.2)        ; 524.8 (335.0)                    ; 60.8 (20.8)                                       ; 8.3 (6.1)                        ; 0.0 (0.0)            ; 718 (518)           ; 627 (339)                 ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                                                                ; c5g_housekeeping_nios2_gen2_0_cpu                                     ; c5g_housekeeping  ;
;             |c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|                               ; 152.1 (32.8)         ; 189.8 (32.0)                     ; 40.0 (0.0)                                        ; 2.3 (0.8)                        ; 0.0 (0.0)            ; 200 (7)             ; 288 (81)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                                                                    ; c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci                           ; c5g_housekeeping  ;
;                |c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|        ; 53.5 (0.0)           ; 72.7 (0.0)                       ; 20.7 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 98 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                                                    ; c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper                 ; c5g_housekeeping  ;
;                   |c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_sysclk:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_sysclk|       ; 3.8 (3.8)            ; 20.8 (19.5)                      ; 17.0 (15.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_sysclk:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_sysclk                                                      ; c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_sysclk                  ; c5g_housekeeping  ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; -0.5 (-0.5)          ; 0.8 (0.8)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_sysclk:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                                               ; work              ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer5|                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_sysclk:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer5 ; altera_std_synchronizer                                               ; work              ;
;                   |c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|             ; 48.0 (47.7)          ; 50.3 (48.9)                      ; 3.8 (2.7)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 79 (79)             ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck                                                            ; c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck                     ; c5g_housekeeping  ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 0.3 (0.3)            ; 0.6 (0.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                                               ; work              ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer3       ; altera_std_synchronizer                                               ; work              ;
;                   |sld_virtual_jtag_basic:c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_phy|                                            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_phy                                                                                           ; sld_virtual_jtag_basic                                                ; work              ;
;                |c5g_housekeeping_nios2_gen2_0_cpu_nios2_avalon_reg:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_avalon_reg|              ; 4.3 (4.3)            ; 5.4 (5.4)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_nios2_avalon_reg:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                                          ; c5g_housekeeping_nios2_gen2_0_cpu_nios2_avalon_reg                    ; c5g_housekeeping  ;
;                |c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci_break:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci_break|                ; 2.4 (2.4)            ; 17.3 (17.3)                      ; 14.9 (14.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci_break:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                                            ; c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci_break                     ; c5g_housekeeping  ;
;                |c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci_debug:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci_debug|                ; 4.3 (3.7)            ; 5.0 (3.7)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 11 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci_debug:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                                            ; c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci_debug                     ; c5g_housekeeping  ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 0.3 (0.3)            ; 0.6 (0.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci_debug:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                        ; altera_std_synchronizer                                               ; work              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci_debug:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                       ; altera_std_synchronizer                                               ; work              ;
;                |c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci_im:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci_im|                      ; 4.0 (4.0)            ; 4.5 (4.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci_im:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci_im                                                                                                                                                                                  ; c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci_im                        ; c5g_housekeeping  ;
;                |c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci_itrace:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci_itrace|              ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci_itrace:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci_itrace                                                                                                                                                                          ; c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci_itrace                    ; c5g_housekeeping  ;
;                |c5g_housekeeping_nios2_gen2_0_cpu_nios2_ocimem:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_ocimem|                      ; 49.9 (49.9)          ; 52.1 (52.1)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 76 (76)             ; 49 (49)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_nios2_ocimem:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                                                  ; c5g_housekeeping_nios2_gen2_0_cpu_nios2_ocimem                        ; c5g_housekeeping  ;
;                   |c5g_housekeeping_nios2_gen2_0_cpu_ociram_sp_ram_module:c5g_housekeeping_nios2_gen2_0_cpu_ociram_sp_ram|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_nios2_ocimem:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_ocimem|c5g_housekeeping_nios2_gen2_0_cpu_ociram_sp_ram_module:c5g_housekeeping_nios2_gen2_0_cpu_ociram_sp_ram                                                                           ; c5g_housekeeping_nios2_gen2_0_cpu_ociram_sp_ram_module                ; c5g_housekeeping  ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_nios2_ocimem:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_ocimem|c5g_housekeeping_nios2_gen2_0_cpu_ociram_sp_ram_module:c5g_housekeeping_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                                            ; work              ;
;                         |altsyncram_qid1:auto_generated|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_nios2_ocimem:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_ocimem|c5g_housekeeping_nios2_gen2_0_cpu_ociram_sp_ram_module:c5g_housekeeping_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated                  ; altsyncram_qid1                                                       ; work              ;
;             |c5g_housekeeping_nios2_gen2_0_cpu_register_bank_a_module:c5g_housekeeping_nios2_gen2_0_cpu_register_bank_a|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_register_bank_a_module:c5g_housekeeping_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                                                                     ; c5g_housekeeping_nios2_gen2_0_cpu_register_bank_a_module              ; c5g_housekeeping  ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_register_bank_a_module:c5g_housekeeping_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                           ; altsyncram                                                            ; work              ;
;                   |altsyncram_msi1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_register_bank_a_module:c5g_housekeeping_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                                                            ; altsyncram_msi1                                                       ; work              ;
;             |c5g_housekeeping_nios2_gen2_0_cpu_register_bank_b_module:c5g_housekeeping_nios2_gen2_0_cpu_register_bank_b|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_register_bank_b_module:c5g_housekeeping_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                                                                     ; c5g_housekeeping_nios2_gen2_0_cpu_register_bank_b_module              ; c5g_housekeeping  ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_register_bank_b_module:c5g_housekeeping_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                           ; altsyncram                                                            ; work              ;
;                   |altsyncram_msi1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_register_bank_b_module:c5g_housekeeping_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                                                            ; altsyncram_msi1                                                       ; work              ;
;       |c5g_housekeeping_nios2_gen2_0_custom_instruction_master_comb_xconnect:nios2_gen2_0_custom_instruction_master_comb_xconnect|      ; 16.8 (16.8)          ; 18.0 (18.0)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0_custom_instruction_master_comb_xconnect:nios2_gen2_0_custom_instruction_master_comb_xconnect                                                                                                                                                                                                                                                                                                                                      ; c5g_housekeeping_nios2_gen2_0_custom_instruction_master_comb_xconnect ; c5g_housekeeping  ;
;       |c5g_housekeeping_onchip_memory2_0:onchip_memory2_0|                                                                              ; 5.3 (0.8)            ; 5.5 (0.8)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (2)              ; 1 (0)                     ; 0 (0)         ; 327680            ; 40    ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                                                                                              ; c5g_housekeeping_onchip_memory2_0                                     ; c5g_housekeeping  ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 4.5 (0.0)            ; 4.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 1 (0)                     ; 0 (0)         ; 327680            ; 40    ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                    ; altsyncram                                                            ; work              ;
;             |altsyncram_ujr1:auto_generated|                                                                                            ; 4.5 (0.3)            ; 4.7 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 1 (1)                     ; 0 (0)         ; 327680            ; 40    ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_ujr1:auto_generated                                                                                                                                                                                                                                                                                                                                                     ; altsyncram_ujr1                                                       ; work              ;
;                |decode_5la:decode3|                                                                                                     ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_ujr1:auto_generated|decode_5la:decode3                                                                                                                                                                                                                                                                                                                                  ; decode_5la                                                            ; work              ;
;                |mux_2hb:mux2|                                                                                                           ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|c5g_housekeeping_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_ujr1:auto_generated|mux_2hb:mux2                                                                                                                                                                                                                                                                                                                                        ; mux_2hb                                                               ; work              ;
;       |i2c_opencores:i2c_master|                                                                                                        ; 112.8 (0.0)          ; 118.2 (0.0)                      ; 5.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 173 (0)             ; 144 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|i2c_opencores:i2c_master                                                                                                                                                                                                                                                                                                                                                                                                                                        ; i2c_opencores                                                         ; c5g_housekeeping  ;
;          |i2c_master_top:i2c_master_top_inst|                                                                                           ; 112.8 (32.9)         ; 118.2 (37.9)                     ; 5.4 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 173 (49)            ; 144 (61)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst                                                                                                                                                                                                                                                                                                                                                                                                     ; i2c_master_top                                                        ; c5g_housekeeping  ;
;             |i2c_master_byte_ctrl:byte_controller|                                                                                      ; 79.8 (24.7)          ; 80.2 (25.4)                      ; 0.4 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 124 (35)            ; 83 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller                                                                                                                                                                                                                                                                                                                                                                ; i2c_master_byte_ctrl                                                  ; c5g_housekeeping  ;
;                |i2c_master_bit_ctrl:bit_controller|                                                                                     ; 54.8 (54.8)          ; 54.8 (54.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (89)             ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller                                                                                                                                                                                                                                                                                                                             ; i2c_master_bit_ctrl                                                   ; c5g_housekeeping  ;
;    |register_clk_resync:cpu_flags_gen_u|                                                                                                ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|register_clk_resync:cpu_flags_gen_u                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; register_clk_resync                                                   ; work              ;
;    |register_clk_resync:d8m_trigger_sync_gen_u|                                                                                         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|register_clk_resync:d8m_trigger_sync_gen_u                                                                                                                                                                                                                                                                                                                                                                                                                                                ; register_clk_resync                                                   ; work              ;
;    |register_clk_resync:video_tx_flags_gen_u|                                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|register_clk_resync:video_tx_flags_gen_u                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; register_clk_resync                                                   ; work              ;
;    |sld_hub:auto_hub|                                                                                                                   ; 71.0 (0.5)           ; 82.0 (0.5)                       ; 11.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (1)             ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; sld_hub                                                               ; altera_sld        ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 70.5 (0.0)           ; 81.5 (0.0)                       ; 11.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                                                                          ; alt_sld_fab_with_jtag_input                                           ; altera_sld        ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 70.5 (0.0)           ; 81.5 (0.0)                       ; 11.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                                                                                       ; alt_sld_fab                                                           ; alt_sld_fab       ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 70.5 (1.2)           ; 81.5 (3.0)                       ; 11.0 (1.8)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (1)             ; 88 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                                                                   ; alt_sld_fab_alt_sld_fab                                               ; alt_sld_fab       ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 69.3 (0.0)           ; 78.5 (0.0)                       ; 9.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 112 (0)             ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                                                                       ; alt_sld_fab_alt_sld_fab_sldfabric                                     ; alt_sld_fab       ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 69.3 (48.0)          ; 78.5 (54.8)                      ; 9.2 (6.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 112 (77)            ; 82 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                                                          ; sld_jtag_hub                                                          ; work              ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 10.7 (10.7)          ; 11.0 (11.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                                                                  ; sld_rom_sr                                                            ; work              ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.7 (10.7)          ; 12.7 (12.7)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                ; sld_shadow_jsm                                                        ; altera_sld        ;
;    |sync_gen_1080p:hdmi_sync_gen_u|                                                                                                     ; 29.3 (29.3)          ; 29.8 (29.8)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 60 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|sync_gen_1080p:hdmi_sync_gen_u                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; sync_gen_1080p                                                        ; work              ;
;    |testimg:testimg_gen_u|                                                                                                              ; 154.3 (88.7)         ; 183.3 (89.9)                     ; 31.0 (3.2)                                        ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 238 (129)           ; 245 (56)                  ; 0 (0)         ; 1483776           ; 181   ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|testimg:testimg_gen_u                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; testimg                                                               ; work              ;
;       |pixelbinning:pixelbinning_u|                                                                                                     ; 52.1 (52.1)          ; 78.6 (78.6)                      ; 26.5 (26.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 88 (88)             ; 181 (181)                 ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|testimg:testimg_gen_u|pixelbinning:pixelbinning_u                                                                                                                                                                                                                                                                                                                                                                                                                                         ; pixelbinning                                                          ; work              ;
;          |altsyncram:pixelbuffer_l2_b_s_rtl_0|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|testimg:testimg_gen_u|pixelbinning:pixelbinning_u|altsyncram:pixelbuffer_l2_b_s_rtl_0                                                                                                                                                                                                                                                                                                                                                                                                     ; altsyncram                                                            ; work              ;
;             |altsyncram_tqr1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|testimg:testimg_gen_u|pixelbinning:pixelbinning_u|altsyncram:pixelbuffer_l2_b_s_rtl_0|altsyncram_tqr1:auto_generated                                                                                                                                                                                                                                                                                                                                                                      ; altsyncram_tqr1                                                       ; work              ;
;          |altsyncram:pixelbuffer_l2_g_s_rtl_0|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|testimg:testimg_gen_u|pixelbinning:pixelbinning_u|altsyncram:pixelbuffer_l2_g_s_rtl_0                                                                                                                                                                                                                                                                                                                                                                                                     ; altsyncram                                                            ; work              ;
;             |altsyncram_sqr1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|testimg:testimg_gen_u|pixelbinning:pixelbinning_u|altsyncram:pixelbuffer_l2_g_s_rtl_0|altsyncram_sqr1:auto_generated                                                                                                                                                                                                                                                                                                                                                                      ; altsyncram_sqr1                                                       ; work              ;
;          |altsyncram:pixelbuffer_l2_r_s_rtl_0|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|testimg:testimg_gen_u|pixelbinning:pixelbinning_u|altsyncram:pixelbuffer_l2_r_s_rtl_0                                                                                                                                                                                                                                                                                                                                                                                                     ; altsyncram                                                            ; work              ;
;             |altsyncram_rqr1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|testimg:testimg_gen_u|pixelbinning:pixelbinning_u|altsyncram:pixelbuffer_l2_r_s_rtl_0|altsyncram_rqr1:auto_generated                                                                                                                                                                                                                                                                                                                                                                      ; altsyncram_rqr1                                                       ; work              ;
;       |testimg_ram:testimg_ram_u|                                                                                                       ; 13.6 (0.0)           ; 14.8 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 8 (0)                     ; 0 (0)         ; 1474560           ; 180   ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|testimg:testimg_gen_u|testimg_ram:testimg_ram_u                                                                                                                                                                                                                                                                                                                                                                                                                                           ; testimg_ram                                                           ; work              ;
;          |altsyncram:altsyncram_component|                                                                                              ; 13.6 (0.0)           ; 14.8 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 8 (0)                     ; 0 (0)         ; 1474560           ; 180   ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|testimg:testimg_gen_u|testimg_ram:testimg_ram_u|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                                                                                           ; altsyncram                                                            ; work              ;
;             |altsyncram_f634:auto_generated|                                                                                            ; 13.6 (2.3)           ; 14.8 (3.5)                       ; 1.3 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 8 (8)                     ; 0 (0)         ; 1474560           ; 180   ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|testimg:testimg_gen_u|testimg_ram:testimg_ram_u|altsyncram:altsyncram_component|altsyncram_f634:auto_generated                                                                                                                                                                                                                                                                                                                                                                            ; altsyncram_f634                                                       ; work              ;
;                |decode_nma:decode2|                                                                                                     ; 6.2 (6.2)            ; 6.3 (6.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|testimg:testimg_gen_u|testimg_ram:testimg_ram_u|altsyncram:altsyncram_component|altsyncram_f634:auto_generated|decode_nma:decode2                                                                                                                                                                                                                                                                                                                                                         ; decode_nma                                                            ; work              ;
;                |decode_nma:rden_decode_b|                                                                                               ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |c5g_camera2hdmi_top|testimg:testimg_gen_u|testimg_ram:testimg_ram_u|altsyncram:altsyncram_component|altsyncram_f634:auto_generated|decode_nma:rden_decode_b                                                                                                                                                                                                                                                                                                                                                   ; decode_nma                                                            ; work              ;
;    |ycbcr_design:ycbcr_top_u|                                                                                                           ; 83.0 (83.0)          ; 88.8 (88.8)                      ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 166 (166)           ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 7          ; 0    ; 0            ; |c5g_camera2hdmi_top|ycbcr_design:ycbcr_top_u                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; ycbcr_design                                                          ; work              ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name            ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; CLOCK_B7A       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_B8A       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDG[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[1]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HEX0[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CAMERA_PWDN_n   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_CS_n       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_MCLK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_REFCLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_RESET_n    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[7]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[8]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[9]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[10]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[11]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[12]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[13]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[14]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[15]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[16]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[17]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_CE_n       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_LB_n       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_OE_n       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_UB_n       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_WE_n       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_CLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[8]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[9]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[10]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[11]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[12]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[13]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[14]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[15]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[16]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[17]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[18]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[19]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[20]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[21]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[22]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[23]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_DE      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_HS      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_VS      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_CLK          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_CONVST      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SCK         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SDI         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SDO         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; UART_RX         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; UART_TX         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCDAT      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AUD_DACDAT      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_XCK         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[0]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[1]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[2]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[3]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[4]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[5]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[6]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[7]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[8]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[9]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[10]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[11]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[12]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[13]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[14]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[15]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_CMD          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DAT[0]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DAT[1]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DAT[2]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DAT[3]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCLRCK     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_BCLK        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_DACLRCK     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CAMERA_I2C_SCL  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CAMERA_I2C_SDA  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_I2C_SCL    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_I2C_SDA    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; I2C_SCL         ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; I2C_SDA         ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_CLOCK_p    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SYS_CLOCK_50    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; D8M_CLOCK_50    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_CLK  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_HS   ; Input    ; -- ; (6)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_VS   ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[7] ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[6] ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[5] ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[4] ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[1] ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[0] ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[3] ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[2] ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[9] ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[8] ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CPU_RESET_n     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_INT     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HDMI_CLOCK_p(n) ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                              ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK_B7A                                                                                                                                                                                                                        ;                   ;         ;
; CLOCK_B8A                                                                                                                                                                                                                        ;                   ;         ;
; KEY[1]                                                                                                                                                                                                                           ;                   ;         ;
; KEY[2]                                                                                                                                                                                                                           ;                   ;         ;
; SW[1]                                                                                                                                                                                                                            ;                   ;         ;
; SW[2]                                                                                                                                                                                                                            ;                   ;         ;
; SW[3]                                                                                                                                                                                                                            ;                   ;         ;
; SW[4]                                                                                                                                                                                                                            ;                   ;         ;
; SW[5]                                                                                                                                                                                                                            ;                   ;         ;
; SW[6]                                                                                                                                                                                                                            ;                   ;         ;
; SW[7]                                                                                                                                                                                                                            ;                   ;         ;
; SW[8]                                                                                                                                                                                                                            ;                   ;         ;
; SW[9]                                                                                                                                                                                                                            ;                   ;         ;
; ADC_SDO                                                                                                                                                                                                                          ;                   ;         ;
; UART_RX                                                                                                                                                                                                                          ;                   ;         ;
; AUD_ADCDAT                                                                                                                                                                                                                       ;                   ;         ;
; SRAM_D[0]                                                                                                                                                                                                                        ;                   ;         ;
; SRAM_D[1]                                                                                                                                                                                                                        ;                   ;         ;
; SRAM_D[2]                                                                                                                                                                                                                        ;                   ;         ;
; SRAM_D[3]                                                                                                                                                                                                                        ;                   ;         ;
; SRAM_D[4]                                                                                                                                                                                                                        ;                   ;         ;
; SRAM_D[5]                                                                                                                                                                                                                        ;                   ;         ;
; SRAM_D[6]                                                                                                                                                                                                                        ;                   ;         ;
; SRAM_D[7]                                                                                                                                                                                                                        ;                   ;         ;
; SRAM_D[8]                                                                                                                                                                                                                        ;                   ;         ;
; SRAM_D[9]                                                                                                                                                                                                                        ;                   ;         ;
; SRAM_D[10]                                                                                                                                                                                                                       ;                   ;         ;
; SRAM_D[11]                                                                                                                                                                                                                       ;                   ;         ;
; SRAM_D[12]                                                                                                                                                                                                                       ;                   ;         ;
; SRAM_D[13]                                                                                                                                                                                                                       ;                   ;         ;
; SRAM_D[14]                                                                                                                                                                                                                       ;                   ;         ;
; SRAM_D[15]                                                                                                                                                                                                                       ;                   ;         ;
; SD_CMD                                                                                                                                                                                                                           ;                   ;         ;
; SD_DAT[0]                                                                                                                                                                                                                        ;                   ;         ;
; SD_DAT[1]                                                                                                                                                                                                                        ;                   ;         ;
; SD_DAT[2]                                                                                                                                                                                                                        ;                   ;         ;
; SD_DAT[3]                                                                                                                                                                                                                        ;                   ;         ;
; AUD_ADCLRCK                                                                                                                                                                                                                      ;                   ;         ;
; AUD_BCLK                                                                                                                                                                                                                         ;                   ;         ;
; AUD_DACLRCK                                                                                                                                                                                                                      ;                   ;         ;
; CAMERA_I2C_SCL                                                                                                                                                                                                                   ;                   ;         ;
;      - c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSCL~0                                                      ; 0                 ; 0       ;
; CAMERA_I2C_SDA                                                                                                                                                                                                                   ;                   ;         ;
;      - c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSDA~0                                                      ; 0                 ; 0       ;
; MIPI_I2C_SCL                                                                                                                                                                                                                     ;                   ;         ;
;      - c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSCL~0                                                      ; 1                 ; 0       ;
; MIPI_I2C_SDA                                                                                                                                                                                                                     ;                   ;         ;
;      - c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSDA~0                                                      ; 1                 ; 0       ;
; I2C_SCL                                                                                                                                                                                                                          ;                   ;         ;
;      - c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSCL~0                                                      ; 1                 ; 0       ;
; I2C_SDA                                                                                                                                                                                                                          ;                   ;         ;
;      - c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSDA~0                                                      ; 0                 ; 0       ;
; HDMI_CLOCK_p                                                                                                                                                                                                                     ;                   ;         ;
; SYS_CLOCK_50                                                                                                                                                                                                                     ;                   ;         ;
; D8M_CLOCK_50                                                                                                                                                                                                                     ;                   ;         ;
; KEY[0]                                                                                                                                                                                                                           ;                   ;         ;
;      - c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_mipi_arst_s~0                                                                                                                                                     ; 1                 ; 0       ;
;      - c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|reset_generator:vid_nrst_syncr_u|rst_o                                                                                                                                ; 1                 ; 0       ;
;      - c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_mipi_arst_n_post_lock_s                                                                                                                                           ; 1                 ; 0       ;
;      - c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|reset_generator:vid_nrst_syncr_u|rst_pre                                                                                                                              ; 1                 ; 0       ;
;      - c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_pll:d8m_pll_u|d8m_pll_0002:d8m_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                                                    ; 1                 ; 0       ;
; SW[0]                                                                                                                                                                                                                            ;                   ;         ;
;      - register_clk_resync:video_tx_flags_gen_u|resync_register~0                                                                                                                                                                ; 0                 ; 0       ;
;      - register_clk_resync:cpu_flags_gen_u|resync_register~3                                                                                                                                                                     ; 0                 ; 0       ;
; MIPI_PIXEL_CLK                                                                                                                                                                                                                   ;                   ;         ;
;      - c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_mipi_clk_gate:d8m_mipi_clk_gate_u|d8m_mipi_clk_gate_altclkctrl_0:altclkctrl_0|d8m_mipi_clk_gate_altclkctrl_0_sub:d8m_mipi_clk_gate_altclkctrl_0_sub_component|sd1 ; 1                 ; 0       ;
; MIPI_PIXEL_HS                                                                                                                                                                                                                    ;                   ;         ;
;      - bayer2rgb:bayer2rgb_u|hcnt_v[10]                                                                                                                                                                                          ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|hcnt_v[9]                                                                                                                                                                                           ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|hcnt_v[8]                                                                                                                                                                                           ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|hcnt_v[7]                                                                                                                                                                                           ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|hcnt_v[6]                                                                                                                                                                                           ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|hcnt_v[5]                                                                                                                                                                                           ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|hcnt_v[4]                                                                                                                                                                                           ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|hcnt_v[3]                                                                                                                                                                                           ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|hcnt_v[2]                                                                                                                                                                                           ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|hcnt_v[1]                                                                                                                                                                                           ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|hcnt_v[0]                                                                                                                                                                                           ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s_rtl_0_bypass[2]                                                                                                                                                                    ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s_rtl_0_bypass[4]                                                                                                                                                                    ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s_rtl_0_bypass[6]                                                                                                                                                                    ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s_rtl_0_bypass[8]                                                                                                                                                                    ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s_rtl_0_bypass[10]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s_rtl_0_bypass[12]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s_rtl_0_bypass[14]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s_rtl_0_bypass[16]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s_rtl_0_bypass[18]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s_rtl_0_bypass[20]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s_rtl_0_bypass[22]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s_rtl_0_bypass[2]                                                                                                                                                                    ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s_rtl_0_bypass[4]                                                                                                                                                                    ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s_rtl_0_bypass[6]                                                                                                                                                                    ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s_rtl_0_bypass[8]                                                                                                                                                                    ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s_rtl_0_bypass[10]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s_rtl_0_bypass[12]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s_rtl_0_bypass[14]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s_rtl_0_bypass[16]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s_rtl_0_bypass[18]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s_rtl_0_bypass[20]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s_rtl_0_bypass[22]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s_rtl_0_bypass[2]                                                                                                                                                                    ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s_rtl_0_bypass[4]                                                                                                                                                                    ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s_rtl_0_bypass[6]                                                                                                                                                                    ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s_rtl_0_bypass[8]                                                                                                                                                                    ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s_rtl_0_bypass[10]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s_rtl_0_bypass[12]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s_rtl_0_bypass[14]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s_rtl_0_bypass[16]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s_rtl_0_bypass[18]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s_rtl_0_bypass[20]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s_rtl_0_bypass[22]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s_rtl_0_bypass[2]                                                                                                                                                                    ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s_rtl_0_bypass[4]                                                                                                                                                                    ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s_rtl_0_bypass[6]                                                                                                                                                                    ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s_rtl_0_bypass[8]                                                                                                                                                                    ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s_rtl_0_bypass[10]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s_rtl_0_bypass[12]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s_rtl_0_bypass[14]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s_rtl_0_bypass[16]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s_rtl_0_bypass[18]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s_rtl_0_bypass[20]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s_rtl_0_bypass[22]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s_rtl_0_bypass[2]                                                                                                                                                                    ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s_rtl_0_bypass[4]                                                                                                                                                                    ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s_rtl_0_bypass[6]                                                                                                                                                                    ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s_rtl_0_bypass[8]                                                                                                                                                                    ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s_rtl_0_bypass[10]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s_rtl_0_bypass[12]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s_rtl_0_bypass[14]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s_rtl_0_bypass[16]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s_rtl_0_bypass[18]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s_rtl_0_bypass[20]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s_rtl_0_bypass[22]                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|color_id_s                                                                                                                                                                                          ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|calc_matrix_s[2][0][0]~0                                                                                                                                                                            ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|hs_L_s                                                                                                                                                                                              ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|line_id_s~0                                                                                                                                                                                         ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|vcnt_mod_5_v[2]~0                                                                                                                                                                                   ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s~48                                                                                                                                                                                 ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|hcnt_v~0                                                                                                                                                                                            ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|hcnt_v~1                                                                                                                                                                                            ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|hcnt_v~2                                                                                                                                                                                            ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|hcnt_v~3                                                                                                                                                                                            ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|hcnt_v~4                                                                                                                                                                                            ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|hcnt_v~5                                                                                                                                                                                            ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|hcnt_v~6                                                                                                                                                                                            ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|hcnt_v~7                                                                                                                                                                                            ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|hcnt_v~8                                                                                                                                                                                            ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|hcnt_v~9                                                                                                                                                                                            ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|hcnt_v~10                                                                                                                                                                                           ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s~55                                                                                                                                                                                 ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s~55                                                                                                                                                                                 ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s~59                                                                                                                                                                                 ; 0                 ; 6       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s~57                                                                                                                                                                                 ; 0                 ; 6       ;
; MIPI_PIXEL_VS                                                                                                                                                                                                                    ;                   ;         ;
;      - bayer2rgb:bayer2rgb_u|vcnt_v[4]                                                                                                                                                                                           ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|vcnt_v[5]                                                                                                                                                                                           ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|vcnt_v[6]                                                                                                                                                                                           ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|vcnt_v[8]                                                                                                                                                                                           ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|vcnt_v[7]                                                                                                                                                                                           ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|vcnt_v[3]                                                                                                                                                                                           ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|vcnt_v[10]                                                                                                                                                                                          ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|vcnt_v[2]                                                                                                                                                                                           ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|vcnt_v[1]                                                                                                                                                                                           ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|vcnt_v[0]                                                                                                                                                                                           ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|vcnt_v[9]                                                                                                                                                                                           ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|line_id_s                                                                                                                                                                                           ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|line_id_s~0                                                                                                                                                                                         ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|vcnt_mod_5_v[2]~0                                                                                                                                                                                   ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|vcnt_mod_5_v~1                                                                                                                                                                                      ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|vcnt_mod_5_v~2                                                                                                                                                                                      ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|vcnt_mod_5_v~3                                                                                                                                                                                      ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|vcnt_v[9]~DUPLICATE                                                                                                                                                                                 ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|vcnt_v[2]~DUPLICATE                                                                                                                                                                                 ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|vcnt_v[4]~DUPLICATE                                                                                                                                                                                 ; 1                 ; 7       ;
; MIPI_PIXEL_D[7]                                                                                                                                                                                                                  ;                   ;         ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s_rtl_0_bypass[37]                                                                                                                                                                   ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s_rtl_0_bypass[37]                                                                                                                                                                   ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s_rtl_0_bypass[37]                                                                                                                                                                   ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s_rtl_0_bypass[37]                                                                                                                                                                   ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s_rtl_0_bypass[37]                                                                                                                                                                   ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s~30                                                                                                                                                                                 ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s~30                                                                                                                                                                                 ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s~30                                                                                                                                                                                 ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s~30                                                                                                                                                                                 ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s~30                                                                                                                                                                                 ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|calc_matrix_s[4][0][7]                                                                                                                                                                              ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
; MIPI_PIXEL_D[6]                                                                                                                                                                                                                  ;                   ;         ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s_rtl_0_bypass[35]                                                                                                                                                                   ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s_rtl_0_bypass[35]                                                                                                                                                                   ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s_rtl_0_bypass[35]                                                                                                                                                                   ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s_rtl_0_bypass[35]                                                                                                                                                                   ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s_rtl_0_bypass[35]                                                                                                                                                                   ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s~29                                                                                                                                                                                 ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s~29                                                                                                                                                                                 ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s~29                                                                                                                                                                                 ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s~29                                                                                                                                                                                 ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s~29                                                                                                                                                                                 ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|calc_matrix_s[4][0][6]                                                                                                                                                                              ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a1                                                                                                                       ; 1                 ; 7       ;
; MIPI_PIXEL_D[5]                                                                                                                                                                                                                  ;                   ;         ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s_rtl_0_bypass[33]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s_rtl_0_bypass[33]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s_rtl_0_bypass[33]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s_rtl_0_bypass[33]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s_rtl_0_bypass[33]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s~28                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s~28                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s~28                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s~28                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s~28                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|calc_matrix_s[4][0][5]                                                                                                                                                                              ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
; MIPI_PIXEL_D[4]                                                                                                                                                                                                                  ;                   ;         ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s_rtl_0_bypass[31]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s_rtl_0_bypass[31]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s_rtl_0_bypass[31]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s_rtl_0_bypass[31]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s_rtl_0_bypass[31]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s~27                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s~27                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s~27                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s~27                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s~27                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|calc_matrix_s[4][0][4]                                                                                                                                                                              ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
; MIPI_PIXEL_D[1]                                                                                                                                                                                                                  ;                   ;         ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s_rtl_0_bypass[25]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s_rtl_0_bypass[25]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s_rtl_0_bypass[25]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s_rtl_0_bypass[25]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s_rtl_0_bypass[25]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s~24                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s~24                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s~24                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s~24                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s~24                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|calc_matrix_s[4][0][1]                                                                                                                                                                              ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a1                                                                                                                       ; 0                 ; 7       ;
; MIPI_PIXEL_D[0]                                                                                                                                                                                                                  ;                   ;         ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s_rtl_0_bypass[23]                                                                                                                                                                   ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s_rtl_0_bypass[23]                                                                                                                                                                   ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s_rtl_0_bypass[23]                                                                                                                                                                   ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s_rtl_0_bypass[23]                                                                                                                                                                   ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s_rtl_0_bypass[23]                                                                                                                                                                   ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s~23                                                                                                                                                                                 ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s~23                                                                                                                                                                                 ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s~23                                                                                                                                                                                 ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s~23                                                                                                                                                                                 ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s~23                                                                                                                                                                                 ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|calc_matrix_s[4][0][0]                                                                                                                                                                              ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
; MIPI_PIXEL_D[3]                                                                                                                                                                                                                  ;                   ;         ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s_rtl_0_bypass[29]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s_rtl_0_bypass[29]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s_rtl_0_bypass[29]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s_rtl_0_bypass[29]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s_rtl_0_bypass[29]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s~26                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s~26                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s~26                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s~26                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s~26                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|calc_matrix_s[4][0][3]                                                                                                                                                                              ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
; MIPI_PIXEL_D[2]                                                                                                                                                                                                                  ;                   ;         ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s_rtl_0_bypass[27]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s_rtl_0_bypass[27]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s_rtl_0_bypass[27]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s_rtl_0_bypass[27]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s_rtl_0_bypass[27]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s~25                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s~25                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s~25                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s~25                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s~25                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|calc_matrix_s[4][0][2]~feeder                                                                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
; MIPI_PIXEL_D[9]                                                                                                                                                                                                                  ;                   ;         ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s_rtl_0_bypass[41]                                                                                                                                                                   ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s_rtl_0_bypass[41]                                                                                                                                                                   ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s_rtl_0_bypass[41]                                                                                                                                                                   ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s_rtl_0_bypass[41]                                                                                                                                                                   ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s_rtl_0_bypass[41]                                                                                                                                                                   ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s~32                                                                                                                                                                                 ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s~32                                                                                                                                                                                 ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s~32                                                                                                                                                                                 ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s~32                                                                                                                                                                                 ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s~32                                                                                                                                                                                 ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|calc_matrix_s[4][0][9]                                                                                                                                                                              ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a0                                                                                                                       ; 1                 ; 7       ;
; MIPI_PIXEL_D[8]                                                                                                                                                                                                                  ;                   ;         ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s_rtl_0_bypass[39]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s_rtl_0_bypass[39]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s_rtl_0_bypass[39]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s_rtl_0_bypass[39]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s_rtl_0_bypass[39]                                                                                                                                                                   ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s~31                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s~31                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s~31                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s~31                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s~31                                                                                                                                                                                 ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|calc_matrix_s[4][0][8]                                                                                                                                                                              ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
;      - bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ram_block1a0                                                                                                                       ; 0                 ; 7       ;
; CPU_RESET_n                                                                                                                                                                                                                      ;                   ;         ;
;      - c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|sys_arst_n_s                                                                                                                                                          ; 1                 ; 0       ;
; HDMI_TX_INT                                                                                                                                                                                                                      ;                   ;         ;
;      - c5g_housekeeping:system_u|c5g_housekeeping_cpu_sync_in:ext_int_n|read_mux_out                                                                                                                                             ; 1                 ; 0       ;
; KEY[3]                                                                                                                                                                                                                           ;                   ;         ;
;      - register_clk_resync:d8m_trigger_sync_gen_u|resync_register~1                                                                                                                                                              ; 0                 ; 0       ;
; HDMI_CLOCK_p(n)                                                                                                                                                                                                                  ;                   ;         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Location                   ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; HDMI_CLOCK_p                                                                                                                                                                                                                                                                                                                                                                                                                                                ; PIN_U12                    ; 393     ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; PIN_P11                    ; 5       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; MIPI_PIXEL_HS                                                                                                                                                                                                                                                                                                                                                                                                                                               ; PIN_AD7                    ; 87      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; MIPI_PIXEL_VS                                                                                                                                                                                                                                                                                                                                                                                                                                               ; PIN_AA7                    ; 20      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SYS_CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                                                                                ; PIN_R20                    ; 1596    ; Clock                                 ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                ; JTAG_X0_Y3_N3              ; 180     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                ; JTAG_X0_Y3_N3              ; 27      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; bayer2rgb:bayer2rgb_u|calc_matrix_s[2][0][0]~0                                                                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X15_Y29_N51        ; 186     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bayer2rgb:bayer2rgb_u|hcnt_local_v[11]~1                                                                                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X17_Y29_N3         ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; bayer2rgb:bayer2rgb_u|hcnt_local_v[11]~2                                                                                                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X14_Y29_N48       ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bayer2rgb:bayer2rgb_u|is_vsync_extension_v                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X14_Y29_N56             ; 22      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; bayer2rgb:bayer2rgb_u|line_id_s~0                                                                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X15_Y29_N45        ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s~59                                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X11_Y29_N48        ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; bayer2rgb:bayer2rgb_u|pixelbuffer_l0_s~60                                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X14_Y29_N21       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s~57                                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X11_Y29_N42        ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; bayer2rgb:bayer2rgb_u|pixelbuffer_l1_s~58                                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X14_Y29_N42       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s~48                                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X7_Y31_N33         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; bayer2rgb:bayer2rgb_u|pixelbuffer_l2_s~49                                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X14_Y29_N12       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s~55                                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X7_Y31_N42         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; bayer2rgb:bayer2rgb_u|pixelbuffer_l3_s~56                                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X14_Y29_N18       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s~55                                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X13_Y29_N36        ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; bayer2rgb:bayer2rgb_u|pixelbuffer_l4_s~56                                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X14_Y29_N15       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bayer2rgb:bayer2rgb_u|process_1~1                                                                                                                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X14_Y29_N45       ; 34      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; bayer2rgb:bayer2rgb_u|vcnt_mod_5_v[2]~0                                                                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X15_Y29_N42        ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|Equal0~2                                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X63_Y11_N36        ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_mipi_arst_n_post_lock_s                                                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X38_Y20_N33        ; 2       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_mipi_pll:d8m_mipi_pll_u|d8m_mipi_pll_0002:d8m_mipi_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                                                  ; PLLOUTPUTCOUNTER_X68_Y8_N1 ; 818     ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|reset_generator:d8m_mipi_nrst_syncr_u|rst_o                                                                                                                                                                                                                                                                                                                                                             ; FF_X33_Y25_N14             ; 355     ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|reset_generator:sys_nrst_syncr_u|rst_o                                                                                                                                                                                                                                                                                                                                                                  ; FF_X27_Y11_N38             ; 8       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|reset_generator:vid_nrst_syncr_u|rst_o                                                                                                                                                                                                                                                                                                                                                                  ; FF_X38_Y20_N5              ; 62      ; Async. clear, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|sys_arst_n_s                                                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X61_Y11_N48        ; 2       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                     ; FF_X23_Y11_N5              ; 96      ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X17_Y5_N39         ; 3       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                                                                                ; FF_X21_Y5_N35              ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                                                                 ; FF_X21_Y5_N41              ; 1128    ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_i2c_device_select:i2c_device_select|always0~2                                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X15_Y9_N30         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                                                 ; LABCELL_X4_Y1_N39          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~2                                                                                                                                                                                                                                                                                                           ; MLABCELL_X3_Y1_N24         ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|write_valid~0                                                                                                                                                                                                                                                                                                           ; MLABCELL_X3_Y1_N36         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                                                                                                 ; LABCELL_X1_Y1_N45          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_r:the_c5g_housekeeping_jtag_uart_0_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|_~0                                                                                                                                                                                                                                                                        ; LABCELL_X17_Y7_N24         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_w:the_c5g_housekeeping_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                                                 ; LABCELL_X4_Y1_N27          ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|fifo_rd~0                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y7_N54         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X17_Y7_N23              ; 15      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|ien_AE~0                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X17_Y7_N0          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X4_Y1_N45          ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                                                                                   ; FF_X17_Y7_N47              ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X15_Y5_N45         ; 558     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                              ; LABCELL_X13_Y7_N45         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                                       ; LABCELL_X13_Y7_N54         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|c5g_housekeeping_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                ; MLABCELL_X14_Y6_N48        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|c5g_housekeeping_mm_interconnect_0_cmd_mux_002:cmd_mux_002|update_grant~1                                                                                                                                                                                                                                                                                                    ; MLABCELL_X14_Y8_N36        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|c5g_housekeeping_mm_interconnect_0_cmd_mux_002:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                ; MLABCELL_X14_Y7_N54        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|c5g_housekeeping_mm_interconnect_0_cmd_mux_002:cmd_mux_003|update_grant~1                                                                                                                                                                                                                                                                                                    ; MLABCELL_X14_Y7_N18        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X7_Y6_N9           ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                                                          ; FF_X10_Y8_N35              ; 36      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_alu_result~1                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X9_Y9_N0           ; 62      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                                                                       ; FF_X9_Y8_N14               ; 54      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_src1[25]~0                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X7_Y11_N30         ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_src2[14]~0                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X7_Y8_N33          ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_st_data[23]~0                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X7_Y6_N3           ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                                                                   ; FF_X9_Y8_N50               ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X15_Y8_N51         ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|R_ctrl_exception                                                                                                                                                                                                                                                                                                                                 ; FF_X4_Y8_N2                ; 20      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|R_src2_hi~1                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X7_Y8_N36          ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|R_src2_use_imm                                                                                                                                                                                                                                                                                                                                   ; FF_X3_Y8_N8                ; 28      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                                                                              ; LABCELL_X7_Y7_N21          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X9_Y8_N57          ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                                                          ; FF_X9_Y8_N53               ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|av_ld_aligning_data                                                                                                                                                                                                                                                                                                                              ; FF_X9_Y8_N8                ; 27      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|av_ld_byte0_data[1]~0                                                                                                                                                                                                                                                                                                                            ; LABCELL_X9_Y8_N18          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                                                            ; LABCELL_X15_Y7_N21         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|av_ld_rshift8~0                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X9_Y8_N45          ; 16      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                                                           ; FF_X13_Y10_N29             ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_sysclk:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X3_Y4_N43               ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_sysclk:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LABCELL_X7_Y2_N42          ; 16      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_sysclk:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LABCELL_X4_Y4_N42          ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_sysclk:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~1 ; MLABCELL_X8_Y6_N12         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_sysclk:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LABCELL_X7_Y3_N51          ; 36      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_sysclk:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X3_Y4_N26               ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[1]~8                      ; LABCELL_X4_Y3_N6           ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[23]~26                    ; LABCELL_X4_Y3_N3           ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[23]~27                    ; LABCELL_X4_Y3_N12          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_uir                                           ; LABCELL_X1_Y3_N51          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_nios2_avalon_reg:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                            ; LABCELL_X10_Y4_N54         ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci_break:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[24]~0                                                                                                                          ; LABCELL_X4_Y4_N12          ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci_break:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[24]~1                                                                                                                          ; LABCELL_X4_Y4_N57          ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_nios2_ocimem:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[0]~1                                                                                                                                       ; LABCELL_X7_Y2_N33          ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_nios2_ocimem:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[2]~0                                                                                                                                       ; MLABCELL_X8_Y4_N57         ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_nios2_ocimem:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                                   ; MLABCELL_X6_Y4_N0          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_nios2_ocimem:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                                     ; LABCELL_X10_Y4_N51         ; 2       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|hbreak_req~0                                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X8_Y5_N18         ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_ujr1:auto_generated|decode_5la:decode3|eq_node[0]                                                                                                                                                                                                                                                                                         ; MLABCELL_X14_Y7_N42        ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_ujr1:auto_generated|decode_5la:decode3|eq_node[1]                                                                                                                                                                                                                                                                                         ; MLABCELL_X14_Y7_N36        ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|c5g_housekeeping_onchip_memory2_0:onchip_memory2_0|wren~1                                                                                                                                                                                                                                                                                                                                                                         ; MLABCELL_X14_Y7_N24        ; 40      ; Read enable                           ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|cr[1]~8                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X19_Y10_N15       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|cr[6]~3                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X19_Y10_N48       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|ctr[3]~0                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X21_Y9_N12         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|always2~0                                                                                                                                                                                                                                                                                                                        ; LABCELL_X23_Y11_N36        ; 38      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|core_cmd[3]~3                                                                                                                                                                                                                                                                                                                    ; LABCELL_X23_Y10_N3         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|dcnt[0]~0                                                                                                                                                                                                                                                                                                                        ; LABCELL_X21_Y10_N3         ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|always1~0                                                                                                                                                                                                                                                                                     ; LABCELL_X22_Y9_N6          ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[0]~1                                                                                                                                                                                                                                                                                      ; LABCELL_X27_Y10_N12        ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen~1                                                                                                                                                                                                                                                                                     ; MLABCELL_X25_Y11_N21       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|ld                                                                                                                                                                                                                                                                                                                               ; FF_X23_Y10_N8              ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|prer[5]~1                                                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X19_Y10_N36       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|prer[9]~3                                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X21_Y9_N15         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; c5g_housekeeping:system_u|i2c_opencores:i2c_master|i2c_master_top:i2c_master_top_inst|txr[4]~0                                                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X19_Y10_N21       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; d8m_counter_hv~0                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X7_Y31_N48         ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; d8m_counter_hv~1                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X7_Y31_N30         ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; d8m_vs_cnt[3]~0                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X7_Y31_N51         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; register_clk_resync:video_tx_flags_gen_u|resync_register[0][0]                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X60_Y16_N17             ; 27      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                                                    ; FF_X1_Y3_N20               ; 63      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]~3                                                                                                                       ; LABCELL_X1_Y2_N0           ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                                                                         ; MLABCELL_X8_Y3_N45         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0                                                                                                            ; MLABCELL_X3_Y2_N24         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~5                                                                                                                            ; MLABCELL_X3_Y4_N12         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~2                                                                                                                              ; LABCELL_X2_Y3_N21          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~1                                                                                                               ; MLABCELL_X3_Y2_N12         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                                                                                                                 ; MLABCELL_X3_Y2_N6          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~6                                                                                                                     ; MLABCELL_X3_Y4_N6          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                                                                                                       ; MLABCELL_X3_Y2_N54         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1                                                                                                  ; MLABCELL_X3_Y2_N57         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                         ; FF_X3_Y2_N29               ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                        ; FF_X3_Y2_N8                ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                         ; FF_X3_Y2_N32               ; 38      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                         ; FF_X3_Y2_N23               ; 70      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                                                                  ; LABCELL_X2_Y2_N12          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                        ; FF_X1_Y6_N26               ; 50      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                                                                      ; MLABCELL_X3_Y2_N18         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sync_gen_1080p:hdmi_sync_gen_u|h_cnt[4]~1                                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X41_Y21_N42        ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sync_gen_1080p:hdmi_sync_gen_u|v_cnt[10]~0                                                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X41_Y21_N3         ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sync_gen_1080p:hdmi_sync_gen_u|v_cnt[10]~1                                                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X41_Y21_N36        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|Equal4~3                                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X28_Y24_N54        ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|d8m_vs_cnt_s[4]~0                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y26_N21        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|pixel_valid_pre_v                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X27_Y24_N47             ; 46      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|pixelbuffer_l2_r_s~29                                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X28_Y24_N30        ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|process_0~0                                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y26_N6         ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|process_0~1                                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y26_N9         ; 20      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|process_1~1                                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y24_N51        ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|process_1~2                                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y26_N12        ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|rden_buffer_s                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X30_Y24_N41             ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|tmp_h_pixel_bin_s.r[2]~1                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X27_Y26_N0         ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|wrline_buffer_s[1]~0                                                                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X27_Y26_N3         ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|pos_img_de_s[2]                                                                                                                                                                                                                                                                                                                                                                                                                       ; FF_X41_Y21_N26             ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|testimg_ram:testimg_ram_u|altsyncram:altsyncram_component|altsyncram_f634:auto_generated|decode_nma:decode2|w_anode1539w[3]                                                                                                                                                                                                                                                                                                           ; MLABCELL_X32_Y24_N12       ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|testimg_ram:testimg_ram_u|altsyncram:altsyncram_component|altsyncram_f634:auto_generated|decode_nma:decode2|w_anode1556w[3]                                                                                                                                                                                                                                                                                                           ; MLABCELL_X32_Y24_N57       ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|testimg_ram:testimg_ram_u|altsyncram:altsyncram_component|altsyncram_f634:auto_generated|decode_nma:decode2|w_anode1566w[3]                                                                                                                                                                                                                                                                                                           ; MLABCELL_X32_Y24_N9        ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|testimg_ram:testimg_ram_u|altsyncram:altsyncram_component|altsyncram_f634:auto_generated|decode_nma:decode2|w_anode1576w[3]                                                                                                                                                                                                                                                                                                           ; MLABCELL_X32_Y24_N45       ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|testimg_ram:testimg_ram_u|altsyncram:altsyncram_component|altsyncram_f634:auto_generated|decode_nma:decode2|w_anode1586w[3]                                                                                                                                                                                                                                                                                                           ; MLABCELL_X32_Y24_N0        ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|testimg_ram:testimg_ram_u|altsyncram:altsyncram_component|altsyncram_f634:auto_generated|decode_nma:decode2|w_anode1596w[3]                                                                                                                                                                                                                                                                                                           ; MLABCELL_X32_Y24_N51       ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|testimg_ram:testimg_ram_u|altsyncram:altsyncram_component|altsyncram_f634:auto_generated|decode_nma:decode2|w_anode1606w[3]                                                                                                                                                                                                                                                                                                           ; MLABCELL_X32_Y24_N39       ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|testimg_ram:testimg_ram_u|altsyncram:altsyncram_component|altsyncram_f634:auto_generated|decode_nma:decode2|w_anode1616w[3]                                                                                                                                                                                                                                                                                                           ; MLABCELL_X32_Y24_N33       ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|testimg_ram:testimg_ram_u|altsyncram:altsyncram_component|altsyncram_f634:auto_generated|decode_nma:decode2|w_anode1635w[3]~0                                                                                                                                                                                                                                                                                                         ; MLABCELL_X32_Y24_N54       ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|testimg_ram:testimg_ram_u|altsyncram:altsyncram_component|altsyncram_f634:auto_generated|decode_nma:decode2|w_anode1646w[3]~0                                                                                                                                                                                                                                                                                                         ; MLABCELL_X32_Y24_N42       ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|testimg_ram:testimg_ram_u|altsyncram:altsyncram_component|altsyncram_f634:auto_generated|decode_nma:rden_decode_b|w_anode1539w[3]                                                                                                                                                                                                                                                                                                     ; LABCELL_X41_Y22_N45        ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|testimg_ram:testimg_ram_u|altsyncram:altsyncram_component|altsyncram_f634:auto_generated|decode_nma:rden_decode_b|w_anode1556w[3]~0                                                                                                                                                                                                                                                                                                   ; LABCELL_X41_Y22_N51        ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|testimg_ram:testimg_ram_u|altsyncram:altsyncram_component|altsyncram_f634:auto_generated|decode_nma:rden_decode_b|w_anode1566w[3]~0                                                                                                                                                                                                                                                                                                   ; LABCELL_X41_Y22_N42        ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|testimg_ram:testimg_ram_u|altsyncram:altsyncram_component|altsyncram_f634:auto_generated|decode_nma:rden_decode_b|w_anode1576w[3]~0                                                                                                                                                                                                                                                                                                   ; LABCELL_X41_Y22_N57        ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|testimg_ram:testimg_ram_u|altsyncram:altsyncram_component|altsyncram_f634:auto_generated|decode_nma:rden_decode_b|w_anode1586w[3]~0                                                                                                                                                                                                                                                                                                   ; LABCELL_X41_Y22_N54        ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|testimg_ram:testimg_ram_u|altsyncram:altsyncram_component|altsyncram_f634:auto_generated|decode_nma:rden_decode_b|w_anode1596w[3]~0                                                                                                                                                                                                                                                                                                   ; LABCELL_X41_Y22_N39        ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|testimg_ram:testimg_ram_u|altsyncram:altsyncram_component|altsyncram_f634:auto_generated|decode_nma:rden_decode_b|w_anode1606w[3]~0                                                                                                                                                                                                                                                                                                   ; LABCELL_X41_Y22_N48        ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|testimg_ram:testimg_ram_u|altsyncram:altsyncram_component|altsyncram_f634:auto_generated|decode_nma:rden_decode_b|w_anode1616w[3]~0                                                                                                                                                                                                                                                                                                   ; LABCELL_X41_Y22_N33        ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|testimg_ram:testimg_ram_u|altsyncram:altsyncram_component|altsyncram_f634:auto_generated|decode_nma:rden_decode_b|w_anode1635w[3]~0                                                                                                                                                                                                                                                                                                   ; LABCELL_X41_Y22_N36        ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|testimg_ram:testimg_ram_u|altsyncram:altsyncram_component|altsyncram_f634:auto_generated|decode_nma:rden_decode_b|w_anode1646w[3]~0                                                                                                                                                                                                                                                                                                   ; LABCELL_X41_Y22_N30        ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|wren_trigger_s                                                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X33_Y24_N14             ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|x_rep_cnt_v~0                                                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X41_Y21_N51        ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|xpos_img_s[7]~0                                                                                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X40_Y22_N30        ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|y_rep_cnt_v[1]~2                                                                                                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X41_Y20_N57        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|y_rep_cnt_v~0                                                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X41_Y20_N24        ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; testimg:testimg_gen_u|ypos_img_s[6]~0                                                                                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X41_Y20_N54        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                  ; Location                    ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+
; HDMI_CLOCK_p                                                                                                                                                                                                                          ; PIN_U12                     ; 393     ; Global Clock         ; GCLK5            ; --                        ;
; SYS_CLOCK_50                                                                                                                                                                                                                          ; PIN_R20                     ; 1596    ; Global Clock         ; GCLK11           ; --                        ;
; c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_mipi_clk_gate:d8m_mipi_clk_gate_u|d8m_mipi_clk_gate_altclkctrl_0:altclkctrl_0|d8m_mipi_clk_gate_altclkctrl_0_sub:d8m_mipi_clk_gate_altclkctrl_0_sub_component|wire_sd1_outclk ; CLKCTRL_G8                  ; 1       ; Global Clock         ; GCLK8            ; --                        ;
; c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_mipi_pll:d8m_mipi_pll_u|d8m_mipi_pll_0002:d8m_mipi_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                            ; PLLOUTPUTCOUNTER_X68_Y8_N1  ; 818     ; Global Clock         ; GCLK4            ; --                        ;
; c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_pll:d8m_pll_u|d8m_pll_0002:d8m_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                ; PLLOUTPUTCOUNTER_X68_Y58_N1 ; 1       ; Global Clock         ; GCLK9            ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                       ;
+-----------------------------------------------------------------------------+---------+
; Name                                                                        ; Fan-Out ;
+-----------------------------------------------------------------------------+---------+
; c5g_housekeeping:system_u|altera_reset_controller:rst_controller|r_sync_rst ; 1128    ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|wr_rfifo ; 558     ;
+-----------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Type       ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                                                      ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------+
; bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l0_s_rtl_0|altsyncram_anu1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                   ; M10K block ; Simple Dual Port ; Single Clock ; 2048         ; 10           ; 2048         ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 20480   ; 2048                        ; 10                          ; 2048                        ; 10                          ; 20480               ; 2           ; 0     ; db/c5g_camera2hdmi.ram0_bayer2rgb_8e9a51b4.hdl.mif                       ; M10K_X5_Y32_N0, M10K_X12_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide     ;
; bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l1_s_rtl_0|altsyncram_bnu1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                   ; M10K block ; Simple Dual Port ; Single Clock ; 2048         ; 10           ; 2048         ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 20480   ; 2048                        ; 10                          ; 2048                        ; 10                          ; 20480               ; 2           ; 0     ; db/c5g_camera2hdmi.ram1_bayer2rgb_8e9a51b4.hdl.mif                       ; M10K_X20_Y32_N0, M10K_X12_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide     ;
; bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l2_s_rtl_0|altsyncram_cnu1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                   ; M10K block ; Simple Dual Port ; Single Clock ; 2048         ; 10           ; 2048         ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 20480   ; 2048                        ; 10                          ; 2048                        ; 10                          ; 20480               ; 2           ; 0     ; db/c5g_camera2hdmi.ram2_bayer2rgb_8e9a51b4.hdl.mif                       ; M10K_X20_Y30_N0, M10K_X20_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide     ;
; bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l3_s_rtl_0|altsyncram_dnu1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                   ; M10K block ; Simple Dual Port ; Single Clock ; 2048         ; 10           ; 2048         ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 20480   ; 2048                        ; 10                          ; 2048                        ; 10                          ; 20480               ; 2           ; 0     ; db/c5g_camera2hdmi.ram3_bayer2rgb_8e9a51b4.hdl.mif                       ; M10K_X12_Y30_N0, M10K_X5_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide     ;
; bayer2rgb:bayer2rgb_u|altsyncram:pixelbuffer_l4_s_rtl_0|altsyncram_enu1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                   ; M10K block ; Simple Dual Port ; Single Clock ; 2048         ; 10           ; 2048         ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 20480   ; 2048                        ; 10                          ; 2048                        ; 10                          ; 20480               ; 2           ; 0     ; db/c5g_camera2hdmi.ram4_bayer2rgb_8e9a51b4.hdl.mif                       ; M10K_X5_Y31_N0, M10K_X12_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide     ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|c5g_housekeeping_jtag_uart_0_scfifo_w:the_c5g_housekeeping_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                  ; AUTO       ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                                                                     ; M10K_X5_Y1_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_nios2_ocimem:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_ocimem|c5g_housekeeping_nios2_gen2_0_cpu_ociram_sp_ram_module:c5g_housekeeping_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated|ALTSYNCRAM ; AUTO       ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; None                                                                     ; M10K_X5_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Unsupported Depth    ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_register_bank_a_module:c5g_housekeeping_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                                                                           ; AUTO       ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                                                                     ; M10K_X5_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_register_bank_b_module:c5g_housekeeping_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                                                                           ; AUTO       ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                                                                     ; M10K_X5_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                       ;
; c5g_housekeeping:system_u|c5g_housekeeping_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_ujr1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                    ; AUTO       ; Single Port      ; Single Clock ; 10240        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 327680  ; 10240                       ; 32                          ; --                          ; --                          ; 327680              ; 40          ; 0     ; ../nios/software/c5g_controller_app/mem_init/system_onchip_memory2_0.hex ; M10K_X29_Y9_N0, M10K_X5_Y13_N0, M10K_X12_Y12_N0, M10K_X12_Y7_N0, M10K_X29_Y7_N0, M10K_X20_Y6_N0, M10K_X5_Y7_N0, M10K_X5_Y6_N0, M10K_X20_Y5_N0, M10K_X29_Y4_N0, M10K_X20_Y7_N0, M10K_X29_Y5_N0, M10K_X20_Y3_N0, M10K_X29_Y6_N0, M10K_X12_Y8_N0, M10K_X20_Y9_N0, M10K_X5_Y9_N0, M10K_X29_Y8_N0, M10K_X20_Y12_N0, M10K_X20_Y11_N0, M10K_X20_Y10_N0, M10K_X12_Y9_N0, M10K_X12_Y13_N0, M10K_X12_Y11_N0, M10K_X5_Y12_N0, M10K_X5_Y11_N0, M10K_X12_Y6_N0, M10K_X20_Y2_N0, M10K_X12_Y4_N0, M10K_X20_Y4_N0, M10K_X12_Y2_N0, M10K_X20_Y1_N0, M10K_X12_Y3_N0, M10K_X12_Y1_N0, M10K_X20_Y8_N0, M10K_X12_Y10_N0, M10K_X5_Y5_N0, M10K_X5_Y2_N0, M10K_X12_Y5_N0, M10K_X5_Y3_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide     ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|altsyncram:pixelbuffer_l2_b_s_rtl_0|altsyncram_tqr1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                     ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 12           ; 512          ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 6144    ; 512                         ; 6                           ; 512                         ; 6                           ; 3072                ; 1           ; 0     ; db/c5g_camera2hdmi.ram8_pixelbinning_58ff714f.hdl.mif                    ; M10K_X29_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide     ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|altsyncram:pixelbuffer_l2_g_s_rtl_0|altsyncram_sqr1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                     ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 12           ; 512          ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 6144    ; 512                         ; 6                           ; 512                         ; 6                           ; 3072                ; 1           ; 0     ; db/c5g_camera2hdmi.ram7_pixelbinning_58ff714f.hdl.mif                    ; M10K_X29_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide     ;
; testimg:testimg_gen_u|pixelbinning:pixelbinning_u|altsyncram:pixelbuffer_l2_r_s_rtl_0|altsyncram_rqr1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                     ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 12           ; 512          ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 6144    ; 512                         ; 6                           ; 512                         ; 6                           ; 3072                ; 1           ; 0     ; db/c5g_camera2hdmi.ram6_pixelbinning_58ff714f.hdl.mif                    ; M10K_X29_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide     ;
; testimg:testimg_gen_u|testimg_ram:testimg_ram_u|altsyncram:altsyncram_component|altsyncram_f634:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                           ; AUTO       ; Simple Dual Port ; Single Clock ; 81920        ; 18           ; 81920        ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 1474560 ; 81920                       ; 18                          ; 81920                       ; 18                          ; 1474560             ; 180         ; 0     ; ../rtl/testimg/testimg.mif                                               ; M10K_X44_Y17_N0, M10K_X29_Y18_N0, M10K_X20_Y16_N0, M10K_X29_Y21_N0, M10K_X20_Y14_N0, M10K_X29_Y23_N0, M10K_X29_Y13_N0, M10K_X20_Y13_N0, M10K_X20_Y15_N0, M10K_X12_Y15_N0, M10K_X44_Y25_N0, M10K_X62_Y25_N0, M10K_X62_Y24_N0, M10K_X57_Y25_N0, M10K_X44_Y27_N0, M10K_X44_Y24_N0, M10K_X62_Y26_N0, M10K_X57_Y24_N0, M10K_X44_Y28_N0, M10K_X44_Y26_N0, M10K_X57_Y31_N0, M10K_X57_Y39_N0, M10K_X20_Y38_N0, M10K_X62_Y28_N0, M10K_X20_Y39_N0, M10K_X39_Y37_N0, M10K_X62_Y35_N0, M10K_X29_Y27_N0, M10K_X39_Y31_N0, M10K_X57_Y30_N0, M10K_X39_Y18_N0, M10K_X57_Y13_N0, M10K_X57_Y18_N0, M10K_X57_Y16_N0, M10K_X39_Y12_N0, M10K_X44_Y20_N0, M10K_X44_Y13_N0, M10K_X44_Y14_N0, M10K_X39_Y14_N0, M10K_X57_Y15_N0, M10K_X57_Y32_N0, M10K_X44_Y38_N0, M10K_X57_Y38_N0, M10K_X62_Y31_N0, M10K_X39_Y39_N0, M10K_X44_Y31_N0, M10K_X62_Y34_N0, M10K_X57_Y26_N0, M10K_X57_Y29_N0, M10K_X39_Y38_N0, M10K_X62_Y18_N0, M10K_X57_Y10_N0, M10K_X62_Y11_N0, M10K_X62_Y17_N0, M10K_X44_Y10_N0, M10K_X62_Y20_N0, M10K_X57_Y14_N0, M10K_X62_Y13_N0, M10K_X39_Y17_N0, M10K_X57_Y17_N0, M10K_X39_Y22_N0, M10K_X12_Y23_N0, M10K_X39_Y15_N0, M10K_X20_Y18_N0, M10K_X29_Y14_N0, M10K_X20_Y23_N0, M10K_X12_Y18_N0, M10K_X29_Y15_N0, M10K_X12_Y20_N0, M10K_X12_Y19_N0, M10K_X39_Y16_N0, M10K_X12_Y17_N0, M10K_X39_Y19_N0, M10K_X29_Y16_N0, M10K_X29_Y12_N0, M10K_X29_Y20_N0, M10K_X29_Y17_N0, M10K_X12_Y16_N0, M10K_X39_Y13_N0, M10K_X20_Y17_N0, M10K_X29_Y28_N0, M10K_X12_Y28_N0, M10K_X29_Y29_N0, M10K_X29_Y25_N0, M10K_X12_Y34_N0, M10K_X20_Y36_N0, M10K_X20_Y27_N0, M10K_X12_Y25_N0, M10K_X12_Y27_N0, M10K_X12_Y35_N0, M10K_X57_Y21_N0, M10K_X57_Y11_N0, M10K_X62_Y16_N0, M10K_X62_Y21_N0, M10K_X44_Y9_N0, M10K_X62_Y19_N0, M10K_X62_Y23_N0, M10K_X44_Y15_N0, M10K_X57_Y23_N0, M10K_X44_Y19_N0, M10K_X57_Y28_N0, M10K_X39_Y28_N0, M10K_X29_Y37_N0, M10K_X44_Y33_N0, M10K_X44_Y35_N0, M10K_X29_Y35_N0, M10K_X57_Y34_N0, M10K_X39_Y25_N0, M10K_X44_Y32_N0, M10K_X39_Y35_N0, M10K_X62_Y32_N0, M10K_X44_Y36_N0, M10K_X57_Y35_N0, M10K_X57_Y33_N0, M10K_X44_Y37_N0, M10K_X62_Y36_N0, M10K_X57_Y36_N0, M10K_X62_Y29_N0, M10K_X57_Y27_N0, M10K_X57_Y37_N0, M10K_X20_Y22_N0, M10K_X29_Y22_N0, M10K_X20_Y19_N0, M10K_X20_Y21_N0, M10K_X20_Y20_N0, M10K_X29_Y19_N0, M10K_X20_Y24_N0, M10K_X12_Y24_N0, M10K_X12_Y21_N0, M10K_X12_Y22_N0, M10K_X39_Y20_N0, M10K_X39_Y10_N0, M10K_X44_Y11_N0, M10K_X44_Y23_N0, M10K_X39_Y11_N0, M10K_X44_Y21_N0, M10K_X44_Y12_N0, M10K_X44_Y16_N0, M10K_X39_Y24_N0, M10K_X44_Y22_N0, M10K_X20_Y25_N0, M10K_X20_Y28_N0, M10K_X29_Y30_N0, M10K_X20_Y33_N0, M10K_X29_Y31_N0, M10K_X20_Y34_N0, M10K_X39_Y33_N0, M10K_X20_Y29_N0, M10K_X29_Y32_N0, M10K_X29_Y33_N0, M10K_X39_Y30_N0, M10K_X62_Y30_N0, M10K_X44_Y30_N0, M10K_X62_Y33_N0, M10K_X39_Y29_N0, M10K_X39_Y34_N0, M10K_X62_Y27_N0, M10K_X44_Y29_N0, M10K_X39_Y27_N0, M10K_X44_Y34_N0, M10K_X57_Y20_N0, M10K_X62_Y12_N0, M10K_X57_Y12_N0, M10K_X62_Y22_N0, M10K_X44_Y18_N0, M10K_X57_Y22_N0, M10K_X62_Y14_N0, M10K_X57_Y19_N0, M10K_X39_Y23_N0, M10K_X39_Y21_N0, M10K_X39_Y32_N0, M10K_X20_Y35_N0, M10K_X29_Y38_N0, M10K_X29_Y34_N0, M10K_X20_Y37_N0, M10K_X29_Y36_N0, M10K_X39_Y36_N0, M10K_X39_Y26_N0, M10K_X20_Y26_N0, M10K_X29_Y26_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------+
; Fitter DSP Block Usage Summary                         ;
+------------------------------------------+-------------+
; Statistic                                ; Number Used ;
+------------------------------------------+-------------+
; Two Independent 18x18                    ; 2           ;
; Independent 27x27                        ; 5           ;
; Total number of DSP blocks               ; 7           ;
;                                          ;             ;
; Fixed Point Unsigned Multiplier          ; 3           ;
; Fixed Point Mixed Sign Multiplier        ; 4           ;
; Fixed Point Dedicated Output Adder Chain ; 2           ;
+------------------------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                               ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; ycbcr_design:ycbcr_top_u|Mult4~mac ; Independent 27x27     ; DSP_X16_Y19_N0 ; Mixed               ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; yes                          ; no                           ;
; ycbcr_design:ycbcr_top_u|Mult2~8   ; Two Independent 18x18 ; DSP_X52_Y3_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ycbcr_design:ycbcr_top_u|Mult1~mac ; Independent 27x27     ; DSP_X52_Y5_N0  ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; yes                          ; no                           ;
; ycbcr_design:ycbcr_top_u|Mult6~8   ; Two Independent 18x18 ; DSP_X24_Y19_N0 ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ycbcr_design:ycbcr_top_u|Mult3~8   ; Independent 27x27     ; DSP_X16_Y21_N0 ; Mixed               ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ycbcr_design:ycbcr_top_u|Mult0~8   ; Independent 27x27     ; DSP_X52_Y7_N0  ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ycbcr_design:ycbcr_top_u|Mult5~8   ; Independent 27x27     ; DSP_X24_Y21_N0 ; Mixed               ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+---------------------------------------------------------+
; Routing Usage Summary                                   ;
+------------------------------+--------------------------+
; Routing Resource Type        ; Usage                    ;
+------------------------------+--------------------------+
; Block interconnects          ; 12,422 / 217,884 ( 6 % ) ;
; C12 interconnects            ; 306 / 10,080 ( 3 % )     ;
; C2 interconnects             ; 3,339 / 87,208 ( 4 % )   ;
; C4 interconnects             ; 2,006 / 41,360 ( 5 % )   ;
; DQS bus muxes                ; 0 / 21 ( 0 % )           ;
; DQS-18 I/O buses             ; 0 / 21 ( 0 % )           ;
; DQS-9 I/O buses              ; 0 / 21 ( 0 % )           ;
; Direct links                 ; 756 / 217,884 ( < 1 % )  ;
; Global clocks                ; 5 / 16 ( 31 % )          ;
; Horizontal periphery clocks  ; 0 / 12 ( 0 % )           ;
; Local interconnects          ; 1,447 / 58,160 ( 2 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )           ;
; R14 interconnects            ; 517 / 9,228 ( 6 % )      ;
; R14/C12 interconnect drivers ; 628 / 15,096 ( 4 % )     ;
; R3 interconnects             ; 4,544 / 94,896 ( 5 % )   ;
; R6 interconnects             ; 7,704 / 194,640 ( 4 % )  ;
; Spine clocks                 ; 14 / 180 ( 8 % )         ;
; Wire stub REs                ; 0 / 11,606 ( 0 % )       ;
+------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 162          ; 0            ; 162          ; 0            ; 0            ; 167       ; 162          ; 0            ; 167       ; 167       ; 0            ; 43           ; 0            ; 0            ; 0            ; 0            ; 43           ; 0            ; 0            ; 0            ; 30           ; 43           ; 0            ; 0            ; 0            ; 0            ; 0            ; 128          ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 5            ; 167          ; 5            ; 167          ; 167          ; 0         ; 5            ; 167          ; 0         ; 0         ; 167          ; 124          ; 167          ; 167          ; 167          ; 167          ; 124          ; 167          ; 167          ; 167          ; 137          ; 124          ; 167          ; 167          ; 167          ; 167          ; 167          ; 39           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; CLOCK_B7A           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_B8A           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; CAMERA_PWDN_n       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; MIPI_CS_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; MIPI_MCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; MIPI_REFCLK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; MIPI_RESET_n        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_CE_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_LB_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_OE_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_UB_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_WE_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_CLK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[16]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[17]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[18]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[19]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[20]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[21]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[22]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[23]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_DE          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_HS          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_VS          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SD_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ADC_CONVST          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ADC_SCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ADC_SDI             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ADC_SDO             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; UART_RX             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; UART_TX             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_ADCDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_XCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SD_CMD              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SD_DAT[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SD_DAT[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SD_DAT[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SD_DAT[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_ADCLRCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_BCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_DACLRCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; CAMERA_I2C_SCL      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; CAMERA_I2C_SDA      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; MIPI_I2C_SCL        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; MIPI_I2C_SDA        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; I2C_SCL             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; I2C_SDA             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_CLOCK_p        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SYS_CLOCK_50        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D8M_CLOCK_50        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_CLK      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_HS       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_VS       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[7]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[6]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[5]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[4]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[3]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[9]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[8]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CPU_RESET_n         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_INT         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_CLOCK_p(n)     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; SYS_CLK50               ; SYS_CLK50            ; 197.8             ;
; altera_reserved_tck     ; altera_reserved_tck  ; 193.5             ;
; HDMI_1080P_CLK          ; I/O                  ; 72.7              ;
; MIPI_CLK50_int          ; MIPI_CLK50_int       ; 37.2              ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 20.4              ;
; HDMI_1080P_CLK          ; HDMI_1080P_CLK       ; 17.1              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                                                                                       ; Destination Register                                                                                                                                                                                                                                                                                                                                                                                                                  ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; HDMI_TX_D[8]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                     ; HDMI_TX_D[8]                                                                                                                                                                                                                                                                                                                                                                                                                          ; 3.193             ;
; HDMI_TX_D[13]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; HDMI_TX_D[13]                                                                                                                                                                                                                                                                                                                                                                                                                         ; 3.193             ;
; HDMI_TX_D[7]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                     ; HDMI_TX_D[7]                                                                                                                                                                                                                                                                                                                                                                                                                          ; 3.187             ;
; HDMI_TX_D[23]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; HDMI_TX_D[23]                                                                                                                                                                                                                                                                                                                                                                                                                         ; 2.959             ;
; HDMI_TX_D[11]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; HDMI_TX_D[11]                                                                                                                                                                                                                                                                                                                                                                                                                         ; 2.904             ;
; HDMI_TX_D[12]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; HDMI_TX_D[12]                                                                                                                                                                                                                                                                                                                                                                                                                         ; 2.872             ;
; HDMI_TX_D[17]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; HDMI_TX_D[17]                                                                                                                                                                                                                                                                                                                                                                                                                         ; 2.866             ;
; HDMI_TX_D[10]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; HDMI_TX_D[10]                                                                                                                                                                                                                                                                                                                                                                                                                         ; 2.771             ;
; HDMI_TX_D[5]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                     ; HDMI_TX_D[5]                                                                                                                                                                                                                                                                                                                                                                                                                          ; 2.761             ;
; HDMI_TX_D[18]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; HDMI_TX_D[18]                                                                                                                                                                                                                                                                                                                                                                                                                         ; 2.757             ;
; HDMI_TX_D[9]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                     ; HDMI_TX_D[9]                                                                                                                                                                                                                                                                                                                                                                                                                          ; 2.750             ;
; HDMI_TX_HS~reg0                                                                                                                                                                                                                                                                                                                                                                                                                       ; HDMI_TX_HS                                                                                                                                                                                                                                                                                                                                                                                                                            ; 2.738             ;
; HDMI_TX_D[22]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; HDMI_TX_D[22]                                                                                                                                                                                                                                                                                                                                                                                                                         ; 2.730             ;
; HDMI_TX_D[6]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                     ; HDMI_TX_D[6]                                                                                                                                                                                                                                                                                                                                                                                                                          ; 2.688             ;
; HDMI_TX_DE~reg0                                                                                                                                                                                                                                                                                                                                                                                                                       ; HDMI_TX_DE                                                                                                                                                                                                                                                                                                                                                                                                                            ; 2.687             ;
; HDMI_TX_D[20]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; HDMI_TX_D[20]                                                                                                                                                                                                                                                                                                                                                                                                                         ; 2.646             ;
; HDMI_TX_VS~reg0                                                                                                                                                                                                                                                                                                                                                                                                                       ; HDMI_TX_VS                                                                                                                                                                                                                                                                                                                                                                                                                            ; 2.642             ;
; HDMI_TX_D[19]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; HDMI_TX_D[19]                                                                                                                                                                                                                                                                                                                                                                                                                         ; 2.641             ;
; HDMI_TX_D[4]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                     ; HDMI_TX_D[4]                                                                                                                                                                                                                                                                                                                                                                                                                          ; 2.604             ;
; HDMI_TX_D[0]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                     ; HDMI_TX_D[0]                                                                                                                                                                                                                                                                                                                                                                                                                          ; 2.550             ;
; HDMI_TX_D[16]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; HDMI_TX_D[16]                                                                                                                                                                                                                                                                                                                                                                                                                         ; 2.529             ;
; HDMI_TX_D[21]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; HDMI_TX_D[21]                                                                                                                                                                                                                                                                                                                                                                                                                         ; 2.514             ;
; HDMI_TX_D[1]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                     ; HDMI_TX_D[1]                                                                                                                                                                                                                                                                                                                                                                                                                          ; 2.486             ;
; HDMI_TX_D[14]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; HDMI_TX_D[14]                                                                                                                                                                                                                                                                                                                                                                                                                         ; 2.366             ;
; HDMI_TX_D[15]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; HDMI_TX_D[15]                                                                                                                                                                                                                                                                                                                                                                                                                         ; 2.344             ;
; HDMI_TX_D[3]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                     ; HDMI_TX_D[3]                                                                                                                                                                                                                                                                                                                                                                                                                          ; 2.199             ;
; HDMI_TX_D[2]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                     ; HDMI_TX_D[2]                                                                                                                                                                                                                                                                                                                                                                                                                          ; 2.152             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                                                                                                   ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[0]  ; 1.342             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                   ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[0]  ; 1.259             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                  ; 1.145             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                  ; 1.143             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                                                                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                                                                                                   ; 1.133             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                   ; 1.125             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                   ; 1.125             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                   ; 1.125             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                   ; 1.125             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                   ; 1.125             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                   ; 1.117             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                  ; 1.116             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                  ; 1.112             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                                   ; 1.099             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                                   ; 1.099             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                                   ; 1.099             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]                                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                                   ; 1.099             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                                   ; 1.099             ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                                          ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|td_shift[3]                                                                                                                                                                                                                                                                                       ; 1.098             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                   ; 1.081             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                                                          ; 1.079             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                  ; 1.051             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]                                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]                                                                                  ; 1.049             ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                                                                                                                                                                             ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                                          ; 1.047             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[6]                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                                   ; 1.047             ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                                                       ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|td_shift[3]                                                                                                                                                                                                                                                                                       ; 1.045             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]                                                                                  ; 1.041             ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|td_shift[8]                                                                                                                                                                                                                                                                                       ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                                                                                       ; 1.033             ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[3]  ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[2]  ; 1.032             ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[4]  ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[3]  ; 1.032             ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[5]  ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[4]  ; 1.032             ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[6]  ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[5]  ; 1.032             ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|td_shift[1]                                                                                                                                                                                                                                                                                       ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                                       ; 1.030             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                                                   ; 1.026             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]                                                                                   ; 1.026             ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|count[8]                                                                                                                                                                                                                                                                                          ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                                          ; 1.023             ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[19] ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[18] ; 1.014             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                                                          ; 1.011             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                                                                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                                                          ; 1.001             ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[2]  ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[1]  ; 0.983             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                                                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                                                                          ; 0.976             ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|av_ld_align_cycle[0]                                                                                                                                                                                                                                                                                                       ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                                    ; 0.976             ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[18] ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[17] ; 0.968             ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|d_read                                                                                                                                                                                                                                                                                                                     ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                                    ; 0.968             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                                                                                                 ; 0.967             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                                                                                                 ; 0.967             ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[13] ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[12] ; 0.967             ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[11] ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[10] ; 0.967             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                              ; 0.967             ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[28] ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[27] ; 0.963             ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[30] ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[29] ; 0.963             ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                                                          ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                                                                       ; 0.963             ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[14] ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[13] ; 0.957             ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[12] ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[11] ; 0.957             ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[10] ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[9]  ; 0.957             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                                                                                   ; 0.956             ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[25] ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[24] ; 0.953             ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[34] ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[33] ; 0.951             ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[20] ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[19] ; 0.950             ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[21] ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[20] ; 0.950             ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                                                 ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                                    ; 0.949             ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[29] ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci:the_c5g_housekeeping_nios2_gen2_0_cpu_nios2_oci|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_wrapper|c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck:the_c5g_housekeeping_nios2_gen2_0_cpu_debug_slave_tck|sr[28] ; 0.947             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                                                                   ; 0.942             ;
; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|av_ld_align_cycle[1]                                                                                                                                                                                                                                                                                                       ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                                    ; 0.942             ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                                                       ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                                                                       ; 0.937             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                   ; 0.928             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                   ; 0.928             ;
; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|write_stalled                                                                                                                                                                                                                                                                                     ; c5g_housekeeping:system_u|c5g_housekeeping_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5g_housekeeping_jtag_uart_0_alt_jtag_atlantic|td_shift[1]                                                                                                                                                                                                                                                                                       ; 0.923             ;
; c5g_housekeeping:system_u|c5g_housekeeping_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[0][57]                                                                                                                                                                                                                                                                           ; c5g_housekeeping:system_u|c5g_housekeeping_nios2_gen2_0:nios2_gen2_0|c5g_housekeeping_nios2_gen2_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                                    ; 0.912             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                                                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                                                                                   ; 0.877             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                                                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                                                   ; 0.874             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                                                                                                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                   ; 0.870             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                   ; 0.870             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 5CGXFC5C6F27C7 for design "c5g_camera2hdmi"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184025): 1 differential I/O pins do not have complementary pins. As a result, the Fitter automatically creates the complementary pins.
    Info (184026): differential I/O pin "HDMI_CLOCK_p" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "HDMI_CLOCK_p(n)". File: C:/Users/windows/Desktop/ycbcr.project/ycbcr.project/rtl/c5g_camera2hdmi_top.vhd Line: 19
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 3 clocks (3 global)
    Info (11162): c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_mipi_clk_gate:d8m_mipi_clk_gate_u|d8m_mipi_clk_gate_altclkctrl_0:altclkctrl_0|d8m_mipi_clk_gate_altclkctrl_0_sub:d8m_mipi_clk_gate_altclkctrl_0_sub_component|sd1 with 1 fanout uses global clock CLKCTRL_G8
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_pll:d8m_pll_u|d8m_pll_0002:d8m_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 1 fanout uses global clock CLKCTRL_G9
    Info (11162): c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_mipi_pll:d8m_mipi_pll_u|d8m_mipi_pll_0002:d8m_mipi_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 848 fanout uses global clock CLKCTRL_G4
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): SYS_CLOCK_50~inputCLKENA0 with 1690 fanout uses global clock CLKCTRL_G11
    Info (11162): HDMI_CLOCK_p~inputCLKENA0 with 550 fanout uses global clock CLKCTRL_G5
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver c5g_clk_rst_housekeeping:c5g_clk_rst_housekeeping_u|d8m_mipi_clk_gate:d8m_mipi_clk_gate_u|d8m_mipi_clk_gate_altclkctrl_0:altclkctrl_0|d8m_mipi_clk_gate_altclkctrl_0_sub:d8m_mipi_clk_gate_altclkctrl_0_sub_component|sd1, placed at CLKCTRL_G8
        Info (179012): Refclk input I/O pad MIPI_PIXEL_CLK is placed onto PIN_D26
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: '../nios/c5g_housekeeping/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: '../nios/c5g_housekeeping/synthesis/submodules/c5g_housekeeping_nios2_gen2_0_cpu.sdc'
Info (332104): Reading SDC File: '../sdc/c5g_camera2hdmi.sdc'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: c5g_clk_rst_housekeeping_u|d8m_mipi_pll_u|d8m_mipi_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: c5g_clk_rst_housekeeping_u|d8m_mipi_pll_u|d8m_mipi_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: c5g_clk_rst_housekeeping_u|d8m_mipi_pll_u|d8m_mipi_pll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: coreclkin  to: clkout
    Info (332098): Cell: c5g_clk_rst_housekeeping_u|d8m_pll_u|d8m_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: c5g_clk_rst_housekeeping_u|d8m_pll_u|d8m_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: c5g_clk_rst_housekeeping_u|d8m_pll_u|d8m_pll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[3]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 12 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   40.000 altera_reserved_tck
    Info (332111):   20.000 CLK_1_UNUSED
    Info (332111):   20.000 CLK_2_UNUSED
    Info (332111):    6.698 HDMI_1080P_CLK
    Info (332111):    6.698 HDMI_1080P_CLK_out
    Info (332111):   50.000 MIPI_CLK20_int
    Info (332111):   50.000 MIPI_CLK20_out
    Info (332111):   20.000   MIPI_CLK50
    Info (332111):   20.000 MIPI_CLK50_gated
    Info (332111):   20.000 MIPI_CLK50_int
    Info (332111):   20.000 MIPI_CLK_BASE
    Info (332111):   20.000    SYS_CLK50
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Block RAM
    Extra Info (176218): Packed 42 registers into blocks of type DSP block
    Extra Info (176220): Created 36 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:15
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:02:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:12
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X0_Y0 to location X10_Y11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:18
Info (11888): Total time spent on timing analysis during the Fitter is 16.91 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:30
Warning (169064): Following 24 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin SRAM_D[0] has a permanently disabled output enable File: C:/Users/windows/Desktop/ycbcr.project/ycbcr.project/rtl/c5g_camera2hdmi_top.vhd Line: 56
    Info (169065): Pin SRAM_D[1] has a permanently disabled output enable File: C:/Users/windows/Desktop/ycbcr.project/ycbcr.project/rtl/c5g_camera2hdmi_top.vhd Line: 56
    Info (169065): Pin SRAM_D[2] has a permanently disabled output enable File: C:/Users/windows/Desktop/ycbcr.project/ycbcr.project/rtl/c5g_camera2hdmi_top.vhd Line: 56
    Info (169065): Pin SRAM_D[3] has a permanently disabled output enable File: C:/Users/windows/Desktop/ycbcr.project/ycbcr.project/rtl/c5g_camera2hdmi_top.vhd Line: 56
    Info (169065): Pin SRAM_D[4] has a permanently disabled output enable File: C:/Users/windows/Desktop/ycbcr.project/ycbcr.project/rtl/c5g_camera2hdmi_top.vhd Line: 56
    Info (169065): Pin SRAM_D[5] has a permanently disabled output enable File: C:/Users/windows/Desktop/ycbcr.project/ycbcr.project/rtl/c5g_camera2hdmi_top.vhd Line: 56
    Info (169065): Pin SRAM_D[6] has a permanently disabled output enable File: C:/Users/windows/Desktop/ycbcr.project/ycbcr.project/rtl/c5g_camera2hdmi_top.vhd Line: 56
    Info (169065): Pin SRAM_D[7] has a permanently disabled output enable File: C:/Users/windows/Desktop/ycbcr.project/ycbcr.project/rtl/c5g_camera2hdmi_top.vhd Line: 56
    Info (169065): Pin SRAM_D[8] has a permanently disabled output enable File: C:/Users/windows/Desktop/ycbcr.project/ycbcr.project/rtl/c5g_camera2hdmi_top.vhd Line: 56
    Info (169065): Pin SRAM_D[9] has a permanently disabled output enable File: C:/Users/windows/Desktop/ycbcr.project/ycbcr.project/rtl/c5g_camera2hdmi_top.vhd Line: 56
    Info (169065): Pin SRAM_D[10] has a permanently disabled output enable File: C:/Users/windows/Desktop/ycbcr.project/ycbcr.project/rtl/c5g_camera2hdmi_top.vhd Line: 56
    Info (169065): Pin SRAM_D[11] has a permanently disabled output enable File: C:/Users/windows/Desktop/ycbcr.project/ycbcr.project/rtl/c5g_camera2hdmi_top.vhd Line: 56
    Info (169065): Pin SRAM_D[12] has a permanently disabled output enable File: C:/Users/windows/Desktop/ycbcr.project/ycbcr.project/rtl/c5g_camera2hdmi_top.vhd Line: 56
    Info (169065): Pin SRAM_D[13] has a permanently disabled output enable File: C:/Users/windows/Desktop/ycbcr.project/ycbcr.project/rtl/c5g_camera2hdmi_top.vhd Line: 56
    Info (169065): Pin SRAM_D[14] has a permanently disabled output enable File: C:/Users/windows/Desktop/ycbcr.project/ycbcr.project/rtl/c5g_camera2hdmi_top.vhd Line: 56
    Info (169065): Pin SRAM_D[15] has a permanently disabled output enable File: C:/Users/windows/Desktop/ycbcr.project/ycbcr.project/rtl/c5g_camera2hdmi_top.vhd Line: 56
    Info (169065): Pin SD_CMD has a permanently disabled output enable File: C:/Users/windows/Desktop/ycbcr.project/ycbcr.project/rtl/c5g_camera2hdmi_top.vhd Line: 77
    Info (169065): Pin SD_DAT[0] has a permanently disabled output enable File: C:/Users/windows/Desktop/ycbcr.project/ycbcr.project/rtl/c5g_camera2hdmi_top.vhd Line: 78
    Info (169065): Pin SD_DAT[1] has a permanently disabled output enable File: C:/Users/windows/Desktop/ycbcr.project/ycbcr.project/rtl/c5g_camera2hdmi_top.vhd Line: 78
    Info (169065): Pin SD_DAT[2] has a permanently disabled output enable File: C:/Users/windows/Desktop/ycbcr.project/ycbcr.project/rtl/c5g_camera2hdmi_top.vhd Line: 78
    Info (169065): Pin SD_DAT[3] has a permanently disabled output enable File: C:/Users/windows/Desktop/ycbcr.project/ycbcr.project/rtl/c5g_camera2hdmi_top.vhd Line: 78
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable File: C:/Users/windows/Desktop/ycbcr.project/ycbcr.project/rtl/c5g_camera2hdmi_top.vhd Line: 92
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable File: C:/Users/windows/Desktop/ycbcr.project/ycbcr.project/rtl/c5g_camera2hdmi_top.vhd Line: 93
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable File: C:/Users/windows/Desktop/ycbcr.project/ycbcr.project/rtl/c5g_camera2hdmi_top.vhd Line: 95
Info (144001): Generated suppressed messages file C:/Users/windows/Desktop/ycbcr.project/ycbcr.project/quartus/output_files/c5g_camera2hdmi/c5g_camera2hdmi.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 42346 megabytes
    Info: Processing ended: Fri Sep 29 11:04:28 2023
    Info: Elapsed time: 00:06:27
    Info: Total CPU time (on all processors): 00:19:54


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/windows/Desktop/ycbcr.project/ycbcr.project/quartus/output_files/c5g_camera2hdmi/c5g_camera2hdmi.fit.smsg.


