TimeQuest Timing Analyzer report for M3
Mon Jun 15 23:31:07 2015
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Fmax Summary
  7. Setup Summary
  8. Hold Summary
  9. Recovery Summary
 10. Removal Summary
 11. Minimum Pulse Width Summary
 12. Setup: 'FPGA_CLK'
 13. Hold: 'FPGA_CLK'
 14. Minimum Pulse Width: 'FPGA_CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Setup Transfers
 26. Hold Transfers
 27. Report TCCS
 28. Report RSKM
 29. Unconstrained Paths
 30. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name      ; M3                                               ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C8F256C8                                      ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Slow Model                                       ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; M3.sdc        ; OK     ; Mon Jun 15 23:31:05 2015 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; FPGA_CLK   ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FPGA_CLK } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+------------------------------------------------+
; Fmax Summary                                   ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 9.49 MHz ; 9.49 MHz        ; FPGA_CLK   ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Setup Summary                      ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; FPGA_CLK ; -95.331 ; -131.523      ;
+----------+---------+---------------+


+----------------------------------+
; Hold Summary                     ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; FPGA_CLK ; 0.499 ; 0.000         ;
+----------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+----------------------------------+
; Minimum Pulse Width Summary      ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; FPGA_CLK ; 3.758 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'FPGA_CLK'                                                                                                                       ;
+---------+-------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                     ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -95.331 ; host_itf:inst9|my_clk_cnt[0]  ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.370      ; 105.741    ;
; -95.254 ; host_itf:inst9|my_clk_cnt[1]  ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.370      ; 105.664    ;
; -95.169 ; host_itf:inst9|my_clk_cnt[2]  ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.370      ; 105.579    ;
; -95.133 ; host_itf:inst9|my_clk_cnt[3]  ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.370      ; 105.543    ;
; -94.998 ; host_itf:inst9|my_clk_cnt[4]  ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.370      ; 105.408    ;
; -94.962 ; host_itf:inst9|my_clk_cnt[5]  ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.370      ; 105.372    ;
; -94.876 ; host_itf:inst9|my_clk_cnt[6]  ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.370      ; 105.286    ;
; -94.746 ; host_itf:inst9|my_clk_cnt[7]  ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.370      ; 105.156    ;
; -94.599 ; host_itf:inst9|my_clk_cnt[8]  ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.370      ; 105.009    ;
; -94.463 ; host_itf:inst9|my_clk_cnt[9]  ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.370      ; 104.873    ;
; -94.427 ; host_itf:inst9|my_clk_cnt[10] ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.370      ; 104.837    ;
; -94.292 ; host_itf:inst9|my_clk_cnt[11] ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.370      ; 104.702    ;
; -94.256 ; host_itf:inst9|my_clk_cnt[12] ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.370      ; 104.666    ;
; -94.120 ; host_itf:inst9|my_clk_cnt[13] ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.370      ; 104.530    ;
; -94.034 ; host_itf:inst9|my_clk_cnt[14] ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.370      ; 104.444    ;
; -93.968 ; host_itf:inst9|my_clk_cnt[15] ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.370      ; 104.378    ;
; -93.754 ; host_itf:inst9|my_clk_cnt[16] ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.378      ; 104.172    ;
; -93.677 ; host_itf:inst9|my_clk_cnt[17] ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.378      ; 104.095    ;
; -93.592 ; host_itf:inst9|my_clk_cnt[18] ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.378      ; 104.010    ;
; -93.556 ; host_itf:inst9|my_clk_cnt[19] ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.378      ; 103.974    ;
; -93.421 ; host_itf:inst9|my_clk_cnt[20] ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.378      ; 103.839    ;
; -93.385 ; host_itf:inst9|my_clk_cnt[21] ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.378      ; 103.803    ;
; -93.299 ; host_itf:inst9|my_clk_cnt[22] ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.378      ; 103.717    ;
; -93.169 ; host_itf:inst9|my_clk_cnt[23] ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.378      ; 103.587    ;
; -93.022 ; host_itf:inst9|my_clk_cnt[24] ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.378      ; 103.440    ;
; -92.886 ; host_itf:inst9|my_clk_cnt[25] ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.378      ; 103.304    ;
; -92.850 ; host_itf:inst9|my_clk_cnt[26] ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.378      ; 103.268    ;
; -92.715 ; host_itf:inst9|my_clk_cnt[27] ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.378      ; 103.133    ;
; -92.679 ; host_itf:inst9|my_clk_cnt[28] ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.378      ; 103.097    ;
; -92.543 ; host_itf:inst9|my_clk_cnt[29] ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.378      ; 102.961    ;
; -92.457 ; host_itf:inst9|my_clk_cnt[30] ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.378      ; 102.875    ;
; -91.554 ; host_itf:inst9|my_clk_cnt[31] ; host_itf:inst9|seg_clk  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.378      ; 101.972    ;
; -2.201  ; host_itf:inst9|my_clk_cnt[29] ; host_itf:inst9|sec_e[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 12.239     ;
; -2.201  ; host_itf:inst9|my_clk_cnt[29] ; host_itf:inst9|sec_e[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 12.239     ;
; -2.201  ; host_itf:inst9|my_clk_cnt[29] ; host_itf:inst9|sec_e[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 12.239     ;
; -2.201  ; host_itf:inst9|my_clk_cnt[29] ; host_itf:inst9|sec_e[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 12.239     ;
; -2.173  ; host_itf:inst9|my_clk_cnt[0]  ; host_itf:inst9|sec_e[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.010     ; 12.203     ;
; -2.173  ; host_itf:inst9|my_clk_cnt[0]  ; host_itf:inst9|sec_e[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.010     ; 12.203     ;
; -2.173  ; host_itf:inst9|my_clk_cnt[0]  ; host_itf:inst9|sec_e[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.010     ; 12.203     ;
; -2.173  ; host_itf:inst9|my_clk_cnt[0]  ; host_itf:inst9|sec_e[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.010     ; 12.203     ;
; -2.071  ; host_itf:inst9|my_clk_cnt[28] ; host_itf:inst9|sec_e[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 12.109     ;
; -2.071  ; host_itf:inst9|my_clk_cnt[28] ; host_itf:inst9|sec_e[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 12.109     ;
; -2.071  ; host_itf:inst9|my_clk_cnt[28] ; host_itf:inst9|sec_e[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 12.109     ;
; -2.071  ; host_itf:inst9|my_clk_cnt[28] ; host_itf:inst9|sec_e[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 12.109     ;
; -2.061  ; host_itf:inst9|my_clk_cnt[27] ; host_itf:inst9|sec_e[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 12.099     ;
; -2.061  ; host_itf:inst9|my_clk_cnt[27] ; host_itf:inst9|sec_e[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 12.099     ;
; -2.061  ; host_itf:inst9|my_clk_cnt[27] ; host_itf:inst9|sec_e[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 12.099     ;
; -2.061  ; host_itf:inst9|my_clk_cnt[27] ; host_itf:inst9|sec_e[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 12.099     ;
; -2.047  ; host_itf:inst9|my_clk_cnt[26] ; host_itf:inst9|sec_e[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 12.085     ;
; -2.047  ; host_itf:inst9|my_clk_cnt[26] ; host_itf:inst9|sec_e[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 12.085     ;
; -2.047  ; host_itf:inst9|my_clk_cnt[26] ; host_itf:inst9|sec_e[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 12.085     ;
; -2.047  ; host_itf:inst9|my_clk_cnt[26] ; host_itf:inst9|sec_e[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 12.085     ;
; -1.905  ; host_itf:inst9|my_clk_cnt[29] ; host_itf:inst9|sec_f[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.005     ; 11.940     ;
; -1.905  ; host_itf:inst9|my_clk_cnt[29] ; host_itf:inst9|sec_f[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.005     ; 11.940     ;
; -1.905  ; host_itf:inst9|my_clk_cnt[29] ; host_itf:inst9|sec_f[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.005     ; 11.940     ;
; -1.905  ; host_itf:inst9|my_clk_cnt[29] ; host_itf:inst9|sec_f[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.005     ; 11.940     ;
; -1.877  ; host_itf:inst9|my_clk_cnt[0]  ; host_itf:inst9|sec_f[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.013     ; 11.904     ;
; -1.877  ; host_itf:inst9|my_clk_cnt[0]  ; host_itf:inst9|sec_f[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.013     ; 11.904     ;
; -1.877  ; host_itf:inst9|my_clk_cnt[0]  ; host_itf:inst9|sec_f[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.013     ; 11.904     ;
; -1.877  ; host_itf:inst9|my_clk_cnt[0]  ; host_itf:inst9|sec_f[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.013     ; 11.904     ;
; -1.806  ; host_itf:inst9|my_clk_cnt[29] ; host_itf:inst9|sec_c[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.012     ; 11.834     ;
; -1.806  ; host_itf:inst9|my_clk_cnt[29] ; host_itf:inst9|sec_c[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.012     ; 11.834     ;
; -1.806  ; host_itf:inst9|my_clk_cnt[29] ; host_itf:inst9|sec_c[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.012     ; 11.834     ;
; -1.806  ; host_itf:inst9|my_clk_cnt[29] ; host_itf:inst9|sec_c[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.012     ; 11.834     ;
; -1.778  ; host_itf:inst9|my_clk_cnt[0]  ; host_itf:inst9|sec_c[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.020     ; 11.798     ;
; -1.778  ; host_itf:inst9|my_clk_cnt[0]  ; host_itf:inst9|sec_c[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.020     ; 11.798     ;
; -1.778  ; host_itf:inst9|my_clk_cnt[0]  ; host_itf:inst9|sec_c[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.020     ; 11.798     ;
; -1.778  ; host_itf:inst9|my_clk_cnt[0]  ; host_itf:inst9|sec_c[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.020     ; 11.798     ;
; -1.775  ; host_itf:inst9|my_clk_cnt[28] ; host_itf:inst9|sec_f[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.005     ; 11.810     ;
; -1.775  ; host_itf:inst9|my_clk_cnt[28] ; host_itf:inst9|sec_f[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.005     ; 11.810     ;
; -1.775  ; host_itf:inst9|my_clk_cnt[28] ; host_itf:inst9|sec_f[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.005     ; 11.810     ;
; -1.775  ; host_itf:inst9|my_clk_cnt[28] ; host_itf:inst9|sec_f[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.005     ; 11.810     ;
; -1.766  ; host_itf:inst9|my_clk_cnt[30] ; host_itf:inst9|sec_e[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 11.804     ;
; -1.766  ; host_itf:inst9|my_clk_cnt[30] ; host_itf:inst9|sec_e[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 11.804     ;
; -1.766  ; host_itf:inst9|my_clk_cnt[30] ; host_itf:inst9|sec_e[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 11.804     ;
; -1.766  ; host_itf:inst9|my_clk_cnt[30] ; host_itf:inst9|sec_e[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 11.804     ;
; -1.765  ; host_itf:inst9|my_clk_cnt[27] ; host_itf:inst9|sec_f[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.005     ; 11.800     ;
; -1.765  ; host_itf:inst9|my_clk_cnt[27] ; host_itf:inst9|sec_f[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.005     ; 11.800     ;
; -1.765  ; host_itf:inst9|my_clk_cnt[27] ; host_itf:inst9|sec_f[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.005     ; 11.800     ;
; -1.765  ; host_itf:inst9|my_clk_cnt[27] ; host_itf:inst9|sec_f[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.005     ; 11.800     ;
; -1.751  ; host_itf:inst9|my_clk_cnt[26] ; host_itf:inst9|sec_f[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.005     ; 11.786     ;
; -1.751  ; host_itf:inst9|my_clk_cnt[26] ; host_itf:inst9|sec_f[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.005     ; 11.786     ;
; -1.751  ; host_itf:inst9|my_clk_cnt[26] ; host_itf:inst9|sec_f[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.005     ; 11.786     ;
; -1.751  ; host_itf:inst9|my_clk_cnt[26] ; host_itf:inst9|sec_f[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.005     ; 11.786     ;
; -1.676  ; host_itf:inst9|my_clk_cnt[28] ; host_itf:inst9|sec_c[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.012     ; 11.704     ;
; -1.676  ; host_itf:inst9|my_clk_cnt[28] ; host_itf:inst9|sec_c[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.012     ; 11.704     ;
; -1.676  ; host_itf:inst9|my_clk_cnt[28] ; host_itf:inst9|sec_c[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.012     ; 11.704     ;
; -1.676  ; host_itf:inst9|my_clk_cnt[28] ; host_itf:inst9|sec_c[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.012     ; 11.704     ;
; -1.666  ; host_itf:inst9|my_clk_cnt[27] ; host_itf:inst9|sec_c[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.012     ; 11.694     ;
; -1.666  ; host_itf:inst9|my_clk_cnt[27] ; host_itf:inst9|sec_c[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.012     ; 11.694     ;
; -1.666  ; host_itf:inst9|my_clk_cnt[27] ; host_itf:inst9|sec_c[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.012     ; 11.694     ;
; -1.666  ; host_itf:inst9|my_clk_cnt[27] ; host_itf:inst9|sec_c[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.012     ; 11.694     ;
; -1.652  ; host_itf:inst9|my_clk_cnt[26] ; host_itf:inst9|sec_c[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.012     ; 11.680     ;
; -1.652  ; host_itf:inst9|my_clk_cnt[26] ; host_itf:inst9|sec_c[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.012     ; 11.680     ;
; -1.652  ; host_itf:inst9|my_clk_cnt[26] ; host_itf:inst9|sec_c[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.012     ; 11.680     ;
; -1.652  ; host_itf:inst9|my_clk_cnt[26] ; host_itf:inst9|sec_c[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.012     ; 11.680     ;
; -1.481  ; host_itf:inst9|my_clk_cnt[29] ; host_itf:inst9|sec_d[0] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 11.507     ;
; -1.481  ; host_itf:inst9|my_clk_cnt[29] ; host_itf:inst9|sec_d[3] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 11.507     ;
; -1.481  ; host_itf:inst9|my_clk_cnt[29] ; host_itf:inst9|sec_d[1] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 11.507     ;
; -1.481  ; host_itf:inst9|my_clk_cnt[29] ; host_itf:inst9|sec_d[2] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 11.507     ;
+---------+-------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'FPGA_CLK'                                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; host_itf:inst9|INT1            ; host_itf:inst9|INT1            ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|state.SEG_SET   ; host_itf:inst9|state.SEG_SET   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|sec_f[3]        ; host_itf:inst9|sec_f[3]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|sec_f[2]        ; host_itf:inst9|sec_f[2]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|sec_f[1]        ; host_itf:inst9|sec_f[1]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|sec_f[0]        ; host_itf:inst9|sec_f[0]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|sec_e[3]        ; host_itf:inst9|sec_e[3]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|sec_e[2]        ; host_itf:inst9|sec_e[2]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|sec_e[0]        ; host_itf:inst9|sec_e[0]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|sec_e[1]        ; host_itf:inst9|sec_e[1]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|sec_c[2]        ; host_itf:inst9|sec_c[2]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|sec_c[1]        ; host_itf:inst9|sec_c[1]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|sec_c[0]        ; host_itf:inst9|sec_c[0]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|sec_c[3]        ; host_itf:inst9|sec_c[3]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|sec_a[1]        ; host_itf:inst9|sec_a[1]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|sec_a[0]        ; host_itf:inst9|sec_a[0]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|sec_a[3]        ; host_itf:inst9|sec_a[3]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|sec_a[2]        ; host_itf:inst9|sec_a[2]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|sec_b[2]        ; host_itf:inst9|sec_b[2]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|sec_b[3]        ; host_itf:inst9|sec_b[3]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|sec_b[0]        ; host_itf:inst9|sec_b[0]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|sec_b[1]        ; host_itf:inst9|sec_b[1]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|sec_d[0]        ; host_itf:inst9|sec_d[0]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|sec_d[3]        ; host_itf:inst9|sec_d[3]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|sec_d[1]        ; host_itf:inst9|sec_d[1]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|sec_d[2]        ; host_itf:inst9|sec_d[2]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|HDO[6]          ; host_itf:inst9|HDO[6]          ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|HDO[7]          ; host_itf:inst9|HDO[7]          ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_00F0[6]   ; host_itf:inst9|x8800_00F0[6]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_00F0[7]   ; host_itf:inst9|x8800_00F0[7]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|HDO[5]          ; host_itf:inst9|HDO[5]          ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|HDO[4]          ; host_itf:inst9|HDO[4]          ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|HDO[3]          ; host_itf:inst9|HDO[3]          ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|HDO[1]          ; host_itf:inst9|HDO[1]          ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|HDO[0]          ; host_itf:inst9|HDO[0]          ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|HDO[2]          ; host_itf:inst9|HDO[2]          ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_0036[6]   ; host_itf:inst9|x8800_0036[6]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_0034[6]   ; host_itf:inst9|x8800_0034[6]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_0036[7]   ; host_itf:inst9|x8800_0036[7]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_0034[7]   ; host_itf:inst9|x8800_0034[7]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_00F0[4]   ; host_itf:inst9|x8800_00F0[4]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_00F0[5]   ; host_itf:inst9|x8800_00F0[5]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_0034[5]   ; host_itf:inst9|x8800_0034[5]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_0034[3]   ; host_itf:inst9|x8800_0034[3]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_0036[3]   ; host_itf:inst9|x8800_0036[3]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_00F0[3]   ; host_itf:inst9|x8800_00F0[3]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_00F0[1]   ; host_itf:inst9|x8800_00F0[1]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_0034[1]   ; host_itf:inst9|x8800_0034[1]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_0036[1]   ; host_itf:inst9|x8800_0036[1]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_00F0[0]   ; host_itf:inst9|x8800_00F0[0]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_0034[0]   ; host_itf:inst9|x8800_0034[0]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_0036[0]   ; host_itf:inst9|x8800_0036[0]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_0036[2]   ; host_itf:inst9|x8800_0036[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_0034[2]   ; host_itf:inst9|x8800_0034[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_00F0[2]   ; host_itf:inst9|x8800_00F0[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_0036[5]   ; host_itf:inst9|x8800_0036[5]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_0034[4]   ; host_itf:inst9|x8800_0034[4]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_0036[4]   ; host_itf:inst9|x8800_0036[4]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|HDO[8]          ; host_itf:inst9|HDO[8]          ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_00F0[8]   ; host_itf:inst9|x8800_00F0[8]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_0034[8]   ; host_itf:inst9|x8800_0034[8]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|HDO[10]         ; host_itf:inst9|HDO[10]         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_00F0[10]  ; host_itf:inst9|x8800_00F0[10]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_0034[10]  ; host_itf:inst9|x8800_0034[10]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|HDO[9]          ; host_itf:inst9|HDO[9]          ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_00F0[9]   ; host_itf:inst9|x8800_00F0[9]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_0034[9]   ; host_itf:inst9|x8800_0034[9]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|HDO[15]         ; host_itf:inst9|HDO[15]         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_00F0[15]  ; host_itf:inst9|x8800_00F0[15]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_0034[15]  ; host_itf:inst9|x8800_0034[15]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|HDO[14]         ; host_itf:inst9|HDO[14]         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_00F0[14]  ; host_itf:inst9|x8800_00F0[14]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_0034[14]  ; host_itf:inst9|x8800_0034[14]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|HDO[13]         ; host_itf:inst9|HDO[13]         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_00F0[13]  ; host_itf:inst9|x8800_00F0[13]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_0034[13]  ; host_itf:inst9|x8800_0034[13]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|HDO[12]         ; host_itf:inst9|HDO[12]         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_00F0[12]  ; host_itf:inst9|x8800_00F0[12]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_0034[12]  ; host_itf:inst9|x8800_0034[12]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|HDO[11]         ; host_itf:inst9|HDO[11]         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_00F0[11]  ; host_itf:inst9|x8800_00F0[11]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|x8800_0034[11]  ; host_itf:inst9|x8800_0034[11]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; CLK_div_gen:inst2|BCLK_3KHz    ; CLK_div_gen:inst2|BCLK_3KHz    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|BCLK_1Hz        ; host_itf:inst9|BCLK_1Hz        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; CLK_div_gen:inst2|BCLK_1MHz    ; CLK_div_gen:inst2|BCLK_1MHz    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; CLK_div_gen:inst2|BCLK_1KHz    ; CLK_div_gen:inst2|BCLK_1KHz    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst9|seg_clk         ; host_itf:inst9|seg_clk         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.753 ; host_itf:inst9|my_clk_cnt[31]  ; host_itf:inst9|my_clk_cnt[31]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; CLK_div_gen:inst2|CNT_3KHz[31] ; CLK_div_gen:inst2|CNT_3KHz[31] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; host_itf:inst9|CNT_1Hz[31]     ; host_itf:inst9|CNT_1Hz[31]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; CLK_div_gen:inst2|CNT_1MHz[31] ; CLK_div_gen:inst2|CNT_1MHz[31] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; CLK_div_gen:inst2|CNT_1KHz[31] ; CLK_div_gen:inst2|CNT_1KHz[31] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.059      ;
; 0.777 ; host_itf:inst9|sec_a[2]        ; host_itf:inst9|sec_a[3]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.083      ;
; 0.780 ; host_itf:inst9|sec_a[3]        ; host_itf:inst9|x8800_0034[3]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.086      ;
; 0.783 ; host_itf:inst9|sec_a[3]        ; host_itf:inst9|sec_a[1]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.089      ;
; 0.784 ; host_itf:inst9|sec_a[3]        ; host_itf:inst9|sec_a[2]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.090      ;
; 0.784 ; host_itf:inst9|sec_a[0]        ; host_itf:inst9|x8800_0034[0]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.090      ;
; 0.789 ; host_itf:inst9|sec_d[3]        ; host_itf:inst9|sec_d[1]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.095      ;
; 0.791 ; host_itf:inst9|sec_d[3]        ; host_itf:inst9|sec_d[2]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.097      ;
; 0.794 ; host_itf:inst9|state.SEG_RUN   ; host_itf:inst9|INT1            ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.100      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'FPGA_CLK'                                                                                   ;
+-------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+----------+------------+--------------------------------+
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|BCLK_1KHz    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|BCLK_1KHz    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|BCLK_1MHz    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|BCLK_1MHz    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|BCLK_3KHz    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|BCLK_3KHz    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[0]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[0]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[10] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[10] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[11] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[11] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[12] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[12] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[13] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[13] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[14] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[14] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[15] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[15] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[16] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[16] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[17] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[17] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[18] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[18] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[19] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[19] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[1]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[1]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[20] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[20] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[21] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[21] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[22] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[22] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[23] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[23] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[24] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[24] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[25] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[25] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[26] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[26] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[27] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[27] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[28] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[28] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[29] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[29] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[2]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[2]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[30] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[30] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[31] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[31] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[3]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[3]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[4]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[4]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[5]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[5]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[6]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[6]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[7]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[7]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[8]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[8]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[9]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[9]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[0]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[0]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[10] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[10] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[11] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[11] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[12] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[12] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[13] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[13] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[14] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[14] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[15] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[15] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[16] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[16] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[17] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[17] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[18] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[18] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[19] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[19] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[1]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[1]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[20] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[20] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[21] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[21] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[22] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[22] ;
+-------+--------------+----------------+------------------+----------+------------+--------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; CPLD_0         ; FPGA_CLK   ; 10.920 ; 10.920 ; Rise       ; FPGA_CLK        ;
; XM0OEN         ; FPGA_CLK   ; 5.520  ; 5.520  ; Rise       ; FPGA_CLK        ;
; XM0WEN         ; FPGA_CLK   ; 5.783  ; 5.783  ; Rise       ; FPGA_CLK        ;
; XM0_ADDR[*]    ; FPGA_CLK   ; 15.170 ; 15.170 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[0]   ; FPGA_CLK   ; 14.756 ; 14.756 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[1]   ; FPGA_CLK   ; 13.153 ; 13.153 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[2]   ; FPGA_CLK   ; 14.934 ; 14.934 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[3]   ; FPGA_CLK   ; 13.917 ; 13.917 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[4]   ; FPGA_CLK   ; 14.824 ; 14.824 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[5]   ; FPGA_CLK   ; 14.108 ; 14.108 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[6]   ; FPGA_CLK   ; 14.452 ; 14.452 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[7]   ; FPGA_CLK   ; 14.604 ; 14.604 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[8]   ; FPGA_CLK   ; 15.011 ; 15.011 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[9]   ; FPGA_CLK   ; 14.959 ; 14.959 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[10]  ; FPGA_CLK   ; 14.913 ; 14.913 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[11]  ; FPGA_CLK   ; 15.170 ; 15.170 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[12]  ; FPGA_CLK   ; 14.672 ; 14.672 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[13]  ; FPGA_CLK   ; 14.597 ; 14.597 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[14]  ; FPGA_CLK   ; 14.352 ; 14.352 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[15]  ; FPGA_CLK   ; 15.024 ; 15.024 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[16]  ; FPGA_CLK   ; 14.741 ; 14.741 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[17]  ; FPGA_CLK   ; 14.879 ; 14.879 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[18]  ; FPGA_CLK   ; 15.044 ; 15.044 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[19]  ; FPGA_CLK   ; 14.670 ; 14.670 ; Rise       ; FPGA_CLK        ;
; XnRESET        ; FPGA_CLK   ; 1.031  ; 1.031  ; Rise       ; FPGA_CLK        ;
; dip_sw[*]      ; FPGA_CLK   ; 9.152  ; 9.152  ; Rise       ; FPGA_CLK        ;
;  dip_sw[0]     ; FPGA_CLK   ; 7.995  ; 7.995  ; Rise       ; FPGA_CLK        ;
;  dip_sw[1]     ; FPGA_CLK   ; 8.072  ; 8.072  ; Rise       ; FPGA_CLK        ;
;  dip_sw[2]     ; FPGA_CLK   ; 7.427  ; 7.427  ; Rise       ; FPGA_CLK        ;
;  dip_sw[3]     ; FPGA_CLK   ; 7.348  ; 7.348  ; Rise       ; FPGA_CLK        ;
;  dip_sw[4]     ; FPGA_CLK   ; 8.329  ; 8.329  ; Rise       ; FPGA_CLK        ;
;  dip_sw[5]     ; FPGA_CLK   ; 8.013  ; 8.013  ; Rise       ; FPGA_CLK        ;
;  dip_sw[6]     ; FPGA_CLK   ; 9.152  ; 9.152  ; Rise       ; FPGA_CLK        ;
;  dip_sw[7]     ; FPGA_CLK   ; 7.906  ; 7.906  ; Rise       ; FPGA_CLK        ;
;  dip_sw[8]     ; FPGA_CLK   ; 7.469  ; 7.469  ; Rise       ; FPGA_CLK        ;
;  dip_sw[9]     ; FPGA_CLK   ; 7.011  ; 7.011  ; Rise       ; FPGA_CLK        ;
;  dip_sw[10]    ; FPGA_CLK   ; 6.642  ; 6.642  ; Rise       ; FPGA_CLK        ;
;  dip_sw[11]    ; FPGA_CLK   ; 7.110  ; 7.110  ; Rise       ; FPGA_CLK        ;
;  dip_sw[12]    ; FPGA_CLK   ; 6.969  ; 6.969  ; Rise       ; FPGA_CLK        ;
;  dip_sw[13]    ; FPGA_CLK   ; 6.688  ; 6.688  ; Rise       ; FPGA_CLK        ;
;  dip_sw[14]    ; FPGA_CLK   ; 7.222  ; 7.222  ; Rise       ; FPGA_CLK        ;
;  dip_sw[15]    ; FPGA_CLK   ; 6.942  ; 6.942  ; Rise       ; FPGA_CLK        ;
; key_data[*]    ; FPGA_CLK   ; 8.640  ; 8.640  ; Rise       ; FPGA_CLK        ;
;  key_data[0]   ; FPGA_CLK   ; 6.862  ; 6.862  ; Rise       ; FPGA_CLK        ;
;  key_data[1]   ; FPGA_CLK   ; 7.116  ; 7.116  ; Rise       ; FPGA_CLK        ;
;  key_data[2]   ; FPGA_CLK   ; 8.640  ; 8.640  ; Rise       ; FPGA_CLK        ;
;  key_data[3]   ; FPGA_CLK   ; 7.735  ; 7.735  ; Rise       ; FPGA_CLK        ;
; nFPGA_RESET    ; FPGA_CLK   ; 8.730  ; 8.730  ; Rise       ; FPGA_CLK        ;
; sel_button[*]  ; FPGA_CLK   ; 6.996  ; 6.996  ; Rise       ; FPGA_CLK        ;
;  sel_button[0] ; FPGA_CLK   ; 6.996  ; 6.996  ; Rise       ; FPGA_CLK        ;
;  sel_button[1] ; FPGA_CLK   ; 6.478  ; 6.478  ; Rise       ; FPGA_CLK        ;
;  sel_button[2] ; FPGA_CLK   ; 6.579  ; 6.579  ; Rise       ; FPGA_CLK        ;
;  sel_button[3] ; FPGA_CLK   ; 6.432  ; 6.432  ; Rise       ; FPGA_CLK        ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; CPLD_0         ; FPGA_CLK   ; -6.417 ; -6.417 ; Rise       ; FPGA_CLK        ;
; XM0OEN         ; FPGA_CLK   ; -0.004 ; -0.004 ; Rise       ; FPGA_CLK        ;
; XM0WEN         ; FPGA_CLK   ; -1.280 ; -1.280 ; Rise       ; FPGA_CLK        ;
; XM0_ADDR[*]    ; FPGA_CLK   ; -6.554 ; -6.554 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[0]   ; FPGA_CLK   ; -7.024 ; -7.024 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[1]   ; FPGA_CLK   ; -6.883 ; -6.883 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[2]   ; FPGA_CLK   ; -7.981 ; -7.981 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[3]   ; FPGA_CLK   ; -8.074 ; -8.074 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[4]   ; FPGA_CLK   ; -6.869 ; -6.869 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[5]   ; FPGA_CLK   ; -6.554 ; -6.554 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[6]   ; FPGA_CLK   ; -6.907 ; -6.907 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[7]   ; FPGA_CLK   ; -6.744 ; -6.744 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[8]   ; FPGA_CLK   ; -9.168 ; -9.168 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[9]   ; FPGA_CLK   ; -9.116 ; -9.116 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[10]  ; FPGA_CLK   ; -9.070 ; -9.070 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[11]  ; FPGA_CLK   ; -9.327 ; -9.327 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[12]  ; FPGA_CLK   ; -8.829 ; -8.829 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[13]  ; FPGA_CLK   ; -8.754 ; -8.754 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[14]  ; FPGA_CLK   ; -8.509 ; -8.509 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[15]  ; FPGA_CLK   ; -9.181 ; -9.181 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[16]  ; FPGA_CLK   ; -8.898 ; -8.898 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[17]  ; FPGA_CLK   ; -9.036 ; -9.036 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[18]  ; FPGA_CLK   ; -9.201 ; -9.201 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[19]  ; FPGA_CLK   ; -8.827 ; -8.827 ; Rise       ; FPGA_CLK        ;
; XnRESET        ; FPGA_CLK   ; -0.263 ; -0.263 ; Rise       ; FPGA_CLK        ;
; dip_sw[*]      ; FPGA_CLK   ; -6.376 ; -6.376 ; Rise       ; FPGA_CLK        ;
;  dip_sw[0]     ; FPGA_CLK   ; -7.729 ; -7.729 ; Rise       ; FPGA_CLK        ;
;  dip_sw[1]     ; FPGA_CLK   ; -7.806 ; -7.806 ; Rise       ; FPGA_CLK        ;
;  dip_sw[2]     ; FPGA_CLK   ; -7.161 ; -7.161 ; Rise       ; FPGA_CLK        ;
;  dip_sw[3]     ; FPGA_CLK   ; -7.082 ; -7.082 ; Rise       ; FPGA_CLK        ;
;  dip_sw[4]     ; FPGA_CLK   ; -8.063 ; -8.063 ; Rise       ; FPGA_CLK        ;
;  dip_sw[5]     ; FPGA_CLK   ; -7.747 ; -7.747 ; Rise       ; FPGA_CLK        ;
;  dip_sw[6]     ; FPGA_CLK   ; -8.886 ; -8.886 ; Rise       ; FPGA_CLK        ;
;  dip_sw[7]     ; FPGA_CLK   ; -7.640 ; -7.640 ; Rise       ; FPGA_CLK        ;
;  dip_sw[8]     ; FPGA_CLK   ; -7.203 ; -7.203 ; Rise       ; FPGA_CLK        ;
;  dip_sw[9]     ; FPGA_CLK   ; -6.745 ; -6.745 ; Rise       ; FPGA_CLK        ;
;  dip_sw[10]    ; FPGA_CLK   ; -6.376 ; -6.376 ; Rise       ; FPGA_CLK        ;
;  dip_sw[11]    ; FPGA_CLK   ; -6.844 ; -6.844 ; Rise       ; FPGA_CLK        ;
;  dip_sw[12]    ; FPGA_CLK   ; -6.703 ; -6.703 ; Rise       ; FPGA_CLK        ;
;  dip_sw[13]    ; FPGA_CLK   ; -6.422 ; -6.422 ; Rise       ; FPGA_CLK        ;
;  dip_sw[14]    ; FPGA_CLK   ; -6.956 ; -6.956 ; Rise       ; FPGA_CLK        ;
;  dip_sw[15]    ; FPGA_CLK   ; -6.676 ; -6.676 ; Rise       ; FPGA_CLK        ;
; key_data[*]    ; FPGA_CLK   ; -6.596 ; -6.596 ; Rise       ; FPGA_CLK        ;
;  key_data[0]   ; FPGA_CLK   ; -6.596 ; -6.596 ; Rise       ; FPGA_CLK        ;
;  key_data[1]   ; FPGA_CLK   ; -6.850 ; -6.850 ; Rise       ; FPGA_CLK        ;
;  key_data[2]   ; FPGA_CLK   ; -8.374 ; -8.374 ; Rise       ; FPGA_CLK        ;
;  key_data[3]   ; FPGA_CLK   ; -7.469 ; -7.469 ; Rise       ; FPGA_CLK        ;
; nFPGA_RESET    ; FPGA_CLK   ; -5.875 ; -5.875 ; Rise       ; FPGA_CLK        ;
; sel_button[*]  ; FPGA_CLK   ; -6.166 ; -6.166 ; Rise       ; FPGA_CLK        ;
;  sel_button[0] ; FPGA_CLK   ; -6.730 ; -6.730 ; Rise       ; FPGA_CLK        ;
;  sel_button[1] ; FPGA_CLK   ; -6.212 ; -6.212 ; Rise       ; FPGA_CLK        ;
;  sel_button[2] ; FPGA_CLK   ; -6.313 ; -6.313 ; Rise       ; FPGA_CLK        ;
;  sel_button[3] ; FPGA_CLK   ; -6.166 ; -6.166 ; Rise       ; FPGA_CLK        ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; XEINT8        ; FPGA_CLK   ; 8.979  ; 8.979  ; Rise       ; FPGA_CLK        ;
; XM0_DATA[*]   ; FPGA_CLK   ; 8.692  ; 8.692  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[0]  ; FPGA_CLK   ; 7.887  ; 7.887  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[1]  ; FPGA_CLK   ; 8.260  ; 8.260  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[2]  ; FPGA_CLK   ; 7.454  ; 7.454  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[3]  ; FPGA_CLK   ; 7.488  ; 7.488  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[4]  ; FPGA_CLK   ; 7.483  ; 7.483  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[5]  ; FPGA_CLK   ; 8.249  ; 8.249  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[6]  ; FPGA_CLK   ; 7.900  ; 7.900  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[7]  ; FPGA_CLK   ; 8.233  ; 8.233  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[8]  ; FPGA_CLK   ; 7.805  ; 7.805  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[9]  ; FPGA_CLK   ; 8.439  ; 8.439  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[10] ; FPGA_CLK   ; 7.812  ; 7.812  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[11] ; FPGA_CLK   ; 8.222  ; 8.222  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[12] ; FPGA_CLK   ; 8.692  ; 8.692  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[13] ; FPGA_CLK   ; 7.921  ; 7.921  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[14] ; FPGA_CLK   ; 7.980  ; 7.980  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[15] ; FPGA_CLK   ; 8.334  ; 8.334  ; Rise       ; FPGA_CLK        ;
; dot_d[*]      ; FPGA_CLK   ; 10.902 ; 10.902 ; Rise       ; FPGA_CLK        ;
;  dot_d[1]     ; FPGA_CLK   ; 10.573 ; 10.573 ; Rise       ; FPGA_CLK        ;
;  dot_d[2]     ; FPGA_CLK   ; 10.902 ; 10.902 ; Rise       ; FPGA_CLK        ;
;  dot_d[3]     ; FPGA_CLK   ; 10.549 ; 10.549 ; Rise       ; FPGA_CLK        ;
;  dot_d[4]     ; FPGA_CLK   ; 9.997  ; 9.997  ; Rise       ; FPGA_CLK        ;
;  dot_d[5]     ; FPGA_CLK   ; 10.722 ; 10.722 ; Rise       ; FPGA_CLK        ;
; dot_scan[*]   ; FPGA_CLK   ; 12.096 ; 12.096 ; Rise       ; FPGA_CLK        ;
;  dot_scan[0]  ; FPGA_CLK   ; 10.717 ; 10.717 ; Rise       ; FPGA_CLK        ;
;  dot_scan[1]  ; FPGA_CLK   ; 11.367 ; 11.367 ; Rise       ; FPGA_CLK        ;
;  dot_scan[2]  ; FPGA_CLK   ; 11.096 ; 11.096 ; Rise       ; FPGA_CLK        ;
;  dot_scan[3]  ; FPGA_CLK   ; 12.096 ; 12.096 ; Rise       ; FPGA_CLK        ;
;  dot_scan[4]  ; FPGA_CLK   ; 11.769 ; 11.769 ; Rise       ; FPGA_CLK        ;
;  dot_scan[5]  ; FPGA_CLK   ; 10.754 ; 10.754 ; Rise       ; FPGA_CLK        ;
;  dot_scan[6]  ; FPGA_CLK   ; 10.741 ; 10.741 ; Rise       ; FPGA_CLK        ;
;  dot_scan[7]  ; FPGA_CLK   ; 10.731 ; 10.731 ; Rise       ; FPGA_CLK        ;
;  dot_scan[8]  ; FPGA_CLK   ; 11.039 ; 11.039 ; Rise       ; FPGA_CLK        ;
;  dot_scan[9]  ; FPGA_CLK   ; 11.038 ; 11.038 ; Rise       ; FPGA_CLK        ;
; key_scan[*]   ; FPGA_CLK   ; 8.481  ; 8.481  ; Rise       ; FPGA_CLK        ;
;  key_scan[0]  ; FPGA_CLK   ; 8.481  ; 8.481  ; Rise       ; FPGA_CLK        ;
;  key_scan[1]  ; FPGA_CLK   ; 8.111  ; 8.111  ; Rise       ; FPGA_CLK        ;
;  key_scan[2]  ; FPGA_CLK   ; 7.678  ; 7.678  ; Rise       ; FPGA_CLK        ;
;  key_scan[3]  ; FPGA_CLK   ; 8.306  ; 8.306  ; Rise       ; FPGA_CLK        ;
; lcd_data[*]   ; FPGA_CLK   ; 11.351 ; 11.351 ; Rise       ; FPGA_CLK        ;
;  lcd_data[0]  ; FPGA_CLK   ; 10.265 ; 10.265 ; Rise       ; FPGA_CLK        ;
;  lcd_data[1]  ; FPGA_CLK   ; 10.762 ; 10.762 ; Rise       ; FPGA_CLK        ;
;  lcd_data[2]  ; FPGA_CLK   ; 11.351 ; 11.351 ; Rise       ; FPGA_CLK        ;
;  lcd_data[3]  ; FPGA_CLK   ; 9.885  ; 9.885  ; Rise       ; FPGA_CLK        ;
;  lcd_data[4]  ; FPGA_CLK   ; 10.620 ; 10.620 ; Rise       ; FPGA_CLK        ;
;  lcd_data[5]  ; FPGA_CLK   ; 9.498  ; 9.498  ; Rise       ; FPGA_CLK        ;
;  lcd_data[6]  ; FPGA_CLK   ; 10.619 ; 10.619 ; Rise       ; FPGA_CLK        ;
;  lcd_data[7]  ; FPGA_CLK   ; 10.627 ; 10.627 ; Rise       ; FPGA_CLK        ;
; lcd_e         ; FPGA_CLK   ; 10.712 ; 10.712 ; Rise       ; FPGA_CLK        ;
; lcd_rs        ; FPGA_CLK   ; 10.262 ; 10.262 ; Rise       ; FPGA_CLK        ;
; lcd_rw        ; FPGA_CLK   ; 10.029 ; 10.029 ; Rise       ; FPGA_CLK        ;
; led[*]        ; FPGA_CLK   ; 12.499 ; 12.499 ; Rise       ; FPGA_CLK        ;
;  led[0]       ; FPGA_CLK   ; 11.652 ; 11.652 ; Rise       ; FPGA_CLK        ;
;  led[1]       ; FPGA_CLK   ; 11.603 ; 11.603 ; Rise       ; FPGA_CLK        ;
;  led[2]       ; FPGA_CLK   ; 11.394 ; 11.394 ; Rise       ; FPGA_CLK        ;
;  led[3]       ; FPGA_CLK   ; 11.643 ; 11.643 ; Rise       ; FPGA_CLK        ;
;  led[4]       ; FPGA_CLK   ; 11.418 ; 11.418 ; Rise       ; FPGA_CLK        ;
;  led[5]       ; FPGA_CLK   ; 12.499 ; 12.499 ; Rise       ; FPGA_CLK        ;
;  led[6]       ; FPGA_CLK   ; 11.024 ; 11.024 ; Rise       ; FPGA_CLK        ;
;  led[7]       ; FPGA_CLK   ; 12.033 ; 12.033 ; Rise       ; FPGA_CLK        ;
; seg_com[*]    ; FPGA_CLK   ; 11.022 ; 11.022 ; Rise       ; FPGA_CLK        ;
;  seg_com[0]   ; FPGA_CLK   ; 11.022 ; 11.022 ; Rise       ; FPGA_CLK        ;
;  seg_com[1]   ; FPGA_CLK   ; 10.243 ; 10.243 ; Rise       ; FPGA_CLK        ;
;  seg_com[2]   ; FPGA_CLK   ; 10.067 ; 10.067 ; Rise       ; FPGA_CLK        ;
;  seg_com[3]   ; FPGA_CLK   ; 10.650 ; 10.650 ; Rise       ; FPGA_CLK        ;
;  seg_com[4]   ; FPGA_CLK   ; 9.907  ; 9.907  ; Rise       ; FPGA_CLK        ;
;  seg_com[5]   ; FPGA_CLK   ; 10.063 ; 10.063 ; Rise       ; FPGA_CLK        ;
; seg_disp[*]   ; FPGA_CLK   ; 11.726 ; 11.726 ; Rise       ; FPGA_CLK        ;
;  seg_disp[1]  ; FPGA_CLK   ; 10.361 ; 10.361 ; Rise       ; FPGA_CLK        ;
;  seg_disp[2]  ; FPGA_CLK   ; 10.779 ; 10.779 ; Rise       ; FPGA_CLK        ;
;  seg_disp[3]  ; FPGA_CLK   ; 11.726 ; 11.726 ; Rise       ; FPGA_CLK        ;
;  seg_disp[4]  ; FPGA_CLK   ; 11.451 ; 11.451 ; Rise       ; FPGA_CLK        ;
;  seg_disp[5]  ; FPGA_CLK   ; 10.672 ; 10.672 ; Rise       ; FPGA_CLK        ;
;  seg_disp[6]  ; FPGA_CLK   ; 10.217 ; 10.217 ; Rise       ; FPGA_CLK        ;
;  seg_disp[7]  ; FPGA_CLK   ; 10.669 ; 10.669 ; Rise       ; FPGA_CLK        ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; XEINT8        ; FPGA_CLK   ; 8.979  ; 8.979  ; Rise       ; FPGA_CLK        ;
; XM0_DATA[*]   ; FPGA_CLK   ; 7.454  ; 7.454  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[0]  ; FPGA_CLK   ; 7.887  ; 7.887  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[1]  ; FPGA_CLK   ; 8.260  ; 8.260  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[2]  ; FPGA_CLK   ; 7.454  ; 7.454  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[3]  ; FPGA_CLK   ; 7.488  ; 7.488  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[4]  ; FPGA_CLK   ; 7.483  ; 7.483  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[5]  ; FPGA_CLK   ; 8.249  ; 8.249  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[6]  ; FPGA_CLK   ; 7.900  ; 7.900  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[7]  ; FPGA_CLK   ; 8.233  ; 8.233  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[8]  ; FPGA_CLK   ; 7.805  ; 7.805  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[9]  ; FPGA_CLK   ; 8.439  ; 8.439  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[10] ; FPGA_CLK   ; 7.812  ; 7.812  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[11] ; FPGA_CLK   ; 8.222  ; 8.222  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[12] ; FPGA_CLK   ; 8.692  ; 8.692  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[13] ; FPGA_CLK   ; 7.921  ; 7.921  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[14] ; FPGA_CLK   ; 7.980  ; 7.980  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[15] ; FPGA_CLK   ; 8.334  ; 8.334  ; Rise       ; FPGA_CLK        ;
; dot_d[*]      ; FPGA_CLK   ; 9.997  ; 9.997  ; Rise       ; FPGA_CLK        ;
;  dot_d[1]     ; FPGA_CLK   ; 10.573 ; 10.573 ; Rise       ; FPGA_CLK        ;
;  dot_d[2]     ; FPGA_CLK   ; 10.902 ; 10.902 ; Rise       ; FPGA_CLK        ;
;  dot_d[3]     ; FPGA_CLK   ; 10.549 ; 10.549 ; Rise       ; FPGA_CLK        ;
;  dot_d[4]     ; FPGA_CLK   ; 9.997  ; 9.997  ; Rise       ; FPGA_CLK        ;
;  dot_d[5]     ; FPGA_CLK   ; 10.722 ; 10.722 ; Rise       ; FPGA_CLK        ;
; dot_scan[*]   ; FPGA_CLK   ; 10.717 ; 10.717 ; Rise       ; FPGA_CLK        ;
;  dot_scan[0]  ; FPGA_CLK   ; 10.717 ; 10.717 ; Rise       ; FPGA_CLK        ;
;  dot_scan[1]  ; FPGA_CLK   ; 11.367 ; 11.367 ; Rise       ; FPGA_CLK        ;
;  dot_scan[2]  ; FPGA_CLK   ; 11.096 ; 11.096 ; Rise       ; FPGA_CLK        ;
;  dot_scan[3]  ; FPGA_CLK   ; 12.096 ; 12.096 ; Rise       ; FPGA_CLK        ;
;  dot_scan[4]  ; FPGA_CLK   ; 11.769 ; 11.769 ; Rise       ; FPGA_CLK        ;
;  dot_scan[5]  ; FPGA_CLK   ; 10.754 ; 10.754 ; Rise       ; FPGA_CLK        ;
;  dot_scan[6]  ; FPGA_CLK   ; 10.741 ; 10.741 ; Rise       ; FPGA_CLK        ;
;  dot_scan[7]  ; FPGA_CLK   ; 10.731 ; 10.731 ; Rise       ; FPGA_CLK        ;
;  dot_scan[8]  ; FPGA_CLK   ; 11.039 ; 11.039 ; Rise       ; FPGA_CLK        ;
;  dot_scan[9]  ; FPGA_CLK   ; 11.038 ; 11.038 ; Rise       ; FPGA_CLK        ;
; key_scan[*]   ; FPGA_CLK   ; 7.678  ; 7.678  ; Rise       ; FPGA_CLK        ;
;  key_scan[0]  ; FPGA_CLK   ; 8.481  ; 8.481  ; Rise       ; FPGA_CLK        ;
;  key_scan[1]  ; FPGA_CLK   ; 8.111  ; 8.111  ; Rise       ; FPGA_CLK        ;
;  key_scan[2]  ; FPGA_CLK   ; 7.678  ; 7.678  ; Rise       ; FPGA_CLK        ;
;  key_scan[3]  ; FPGA_CLK   ; 8.306  ; 8.306  ; Rise       ; FPGA_CLK        ;
; lcd_data[*]   ; FPGA_CLK   ; 9.211  ; 9.211  ; Rise       ; FPGA_CLK        ;
;  lcd_data[0]  ; FPGA_CLK   ; 9.859  ; 9.859  ; Rise       ; FPGA_CLK        ;
;  lcd_data[1]  ; FPGA_CLK   ; 10.267 ; 10.267 ; Rise       ; FPGA_CLK        ;
;  lcd_data[2]  ; FPGA_CLK   ; 10.578 ; 10.578 ; Rise       ; FPGA_CLK        ;
;  lcd_data[3]  ; FPGA_CLK   ; 9.739  ; 9.739  ; Rise       ; FPGA_CLK        ;
;  lcd_data[4]  ; FPGA_CLK   ; 9.593  ; 9.593  ; Rise       ; FPGA_CLK        ;
;  lcd_data[5]  ; FPGA_CLK   ; 9.211  ; 9.211  ; Rise       ; FPGA_CLK        ;
;  lcd_data[6]  ; FPGA_CLK   ; 9.851  ; 9.851  ; Rise       ; FPGA_CLK        ;
;  lcd_data[7]  ; FPGA_CLK   ; 9.414  ; 9.414  ; Rise       ; FPGA_CLK        ;
; lcd_e         ; FPGA_CLK   ; 10.502 ; 10.502 ; Rise       ; FPGA_CLK        ;
; lcd_rs        ; FPGA_CLK   ; 10.262 ; 10.262 ; Rise       ; FPGA_CLK        ;
; lcd_rw        ; FPGA_CLK   ; 9.128  ; 9.128  ; Rise       ; FPGA_CLK        ;
; led[*]        ; FPGA_CLK   ; 11.024 ; 11.024 ; Rise       ; FPGA_CLK        ;
;  led[0]       ; FPGA_CLK   ; 11.652 ; 11.652 ; Rise       ; FPGA_CLK        ;
;  led[1]       ; FPGA_CLK   ; 11.603 ; 11.603 ; Rise       ; FPGA_CLK        ;
;  led[2]       ; FPGA_CLK   ; 11.394 ; 11.394 ; Rise       ; FPGA_CLK        ;
;  led[3]       ; FPGA_CLK   ; 11.643 ; 11.643 ; Rise       ; FPGA_CLK        ;
;  led[4]       ; FPGA_CLK   ; 11.418 ; 11.418 ; Rise       ; FPGA_CLK        ;
;  led[5]       ; FPGA_CLK   ; 12.499 ; 12.499 ; Rise       ; FPGA_CLK        ;
;  led[6]       ; FPGA_CLK   ; 11.024 ; 11.024 ; Rise       ; FPGA_CLK        ;
;  led[7]       ; FPGA_CLK   ; 12.033 ; 12.033 ; Rise       ; FPGA_CLK        ;
; seg_com[*]    ; FPGA_CLK   ; 9.907  ; 9.907  ; Rise       ; FPGA_CLK        ;
;  seg_com[0]   ; FPGA_CLK   ; 11.022 ; 11.022 ; Rise       ; FPGA_CLK        ;
;  seg_com[1]   ; FPGA_CLK   ; 10.243 ; 10.243 ; Rise       ; FPGA_CLK        ;
;  seg_com[2]   ; FPGA_CLK   ; 10.067 ; 10.067 ; Rise       ; FPGA_CLK        ;
;  seg_com[3]   ; FPGA_CLK   ; 10.650 ; 10.650 ; Rise       ; FPGA_CLK        ;
;  seg_com[4]   ; FPGA_CLK   ; 9.907  ; 9.907  ; Rise       ; FPGA_CLK        ;
;  seg_com[5]   ; FPGA_CLK   ; 10.063 ; 10.063 ; Rise       ; FPGA_CLK        ;
; seg_disp[*]   ; FPGA_CLK   ; 10.217 ; 10.217 ; Rise       ; FPGA_CLK        ;
;  seg_disp[1]  ; FPGA_CLK   ; 10.361 ; 10.361 ; Rise       ; FPGA_CLK        ;
;  seg_disp[2]  ; FPGA_CLK   ; 10.779 ; 10.779 ; Rise       ; FPGA_CLK        ;
;  seg_disp[3]  ; FPGA_CLK   ; 11.726 ; 11.726 ; Rise       ; FPGA_CLK        ;
;  seg_disp[4]  ; FPGA_CLK   ; 11.451 ; 11.451 ; Rise       ; FPGA_CLK        ;
;  seg_disp[5]  ; FPGA_CLK   ; 10.672 ; 10.672 ; Rise       ; FPGA_CLK        ;
;  seg_disp[6]  ; FPGA_CLK   ; 10.217 ; 10.217 ; Rise       ; FPGA_CLK        ;
;  seg_disp[7]  ; FPGA_CLK   ; 10.669 ; 10.669 ; Rise       ; FPGA_CLK        ;
+---------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+-------------+--------------+--------+--------+--------+--------+
; Input Port  ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+-------------+--------------+--------+--------+--------+--------+
; CPLD_0      ; XM0_DATA[0]  ; 14.756 ; 14.756 ; 14.756 ; 14.756 ;
; CPLD_0      ; XM0_DATA[1]  ; 13.484 ; 13.484 ; 13.484 ; 13.484 ;
; CPLD_0      ; XM0_DATA[2]  ; 14.366 ; 14.366 ; 14.366 ; 14.366 ;
; CPLD_0      ; XM0_DATA[3]  ; 14.366 ; 14.366 ; 14.366 ; 14.366 ;
; CPLD_0      ; XM0_DATA[4]  ; 14.327 ; 14.327 ; 14.327 ; 14.327 ;
; CPLD_0      ; XM0_DATA[5]  ; 13.484 ; 13.484 ; 13.484 ; 13.484 ;
; CPLD_0      ; XM0_DATA[6]  ; 13.933 ; 13.933 ; 13.933 ; 13.933 ;
; CPLD_0      ; XM0_DATA[7]  ; 13.933 ; 13.933 ; 13.933 ; 13.933 ;
; CPLD_0      ; XM0_DATA[8]  ; 13.896 ; 13.896 ; 13.896 ; 13.896 ;
; CPLD_0      ; XM0_DATA[9]  ; 13.484 ; 13.484 ; 13.484 ; 13.484 ;
; CPLD_0      ; XM0_DATA[10] ; 13.132 ; 13.132 ; 13.132 ; 13.132 ;
; CPLD_0      ; XM0_DATA[11] ; 13.132 ; 13.132 ; 13.132 ; 13.132 ;
; CPLD_0      ; XM0_DATA[12] ; 14.756 ; 14.756 ; 14.756 ; 14.756 ;
; CPLD_0      ; XM0_DATA[13] ; 13.192 ; 13.192 ; 13.192 ; 13.192 ;
; CPLD_0      ; XM0_DATA[14] ; 13.641 ; 13.641 ; 13.641 ; 13.641 ;
; CPLD_0      ; XM0_DATA[15] ; 13.985 ; 13.985 ; 13.985 ; 13.985 ;
; XM0OEN      ; XM0_DATA[0]  ; 9.306  ; 9.306  ; 9.306  ; 9.306  ;
; XM0OEN      ; XM0_DATA[1]  ; 8.034  ; 8.034  ; 8.034  ; 8.034  ;
; XM0OEN      ; XM0_DATA[2]  ; 8.916  ; 8.916  ; 8.916  ; 8.916  ;
; XM0OEN      ; XM0_DATA[3]  ; 8.916  ; 8.916  ; 8.916  ; 8.916  ;
; XM0OEN      ; XM0_DATA[4]  ; 8.877  ; 8.877  ; 8.877  ; 8.877  ;
; XM0OEN      ; XM0_DATA[5]  ; 8.034  ; 8.034  ; 8.034  ; 8.034  ;
; XM0OEN      ; XM0_DATA[6]  ; 8.483  ; 8.483  ; 8.483  ; 8.483  ;
; XM0OEN      ; XM0_DATA[7]  ; 8.483  ; 8.483  ; 8.483  ; 8.483  ;
; XM0OEN      ; XM0_DATA[8]  ; 8.446  ; 8.446  ; 8.446  ; 8.446  ;
; XM0OEN      ; XM0_DATA[9]  ; 8.034  ; 8.034  ; 8.034  ; 8.034  ;
; XM0OEN      ; XM0_DATA[10] ; 7.682  ; 7.682  ; 7.682  ; 7.682  ;
; XM0OEN      ; XM0_DATA[11] ; 7.682  ; 7.682  ; 7.682  ; 7.682  ;
; XM0OEN      ; XM0_DATA[12] ; 9.306  ; 9.306  ; 9.306  ; 9.306  ;
; XM0OEN      ; XM0_DATA[13] ; 7.742  ; 7.742  ; 7.742  ; 7.742  ;
; XM0OEN      ; XM0_DATA[14] ; 8.191  ; 8.191  ; 8.191  ; 8.191  ;
; XM0OEN      ; XM0_DATA[15] ; 8.535  ; 8.535  ; 8.535  ; 8.535  ;
; nFPGA_RESET ; led[0]       ; 24.283 ;        ;        ; 24.283 ;
; nFPGA_RESET ; led[1]       ; 25.237 ;        ;        ; 25.237 ;
; nFPGA_RESET ; led[2]       ; 24.623 ;        ;        ; 24.623 ;
; nFPGA_RESET ; led[3]       ; 24.331 ;        ;        ; 24.331 ;
; nFPGA_RESET ; led[4]       ; 24.583 ;        ;        ; 24.583 ;
; nFPGA_RESET ; led[5]       ; 25.430 ;        ;        ; 25.430 ;
; nFPGA_RESET ; led[6]       ; 23.838 ;        ;        ; 23.838 ;
; nFPGA_RESET ; led[7]       ; 25.052 ;        ;        ; 25.052 ;
+-------------+--------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+-------------+--------------+--------+--------+--------+--------+
; Input Port  ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+-------------+--------------+--------+--------+--------+--------+
; CPLD_0      ; XM0_DATA[0]  ; 14.756 ; 14.756 ; 14.756 ; 14.756 ;
; CPLD_0      ; XM0_DATA[1]  ; 13.484 ; 13.484 ; 13.484 ; 13.484 ;
; CPLD_0      ; XM0_DATA[2]  ; 14.366 ; 14.366 ; 14.366 ; 14.366 ;
; CPLD_0      ; XM0_DATA[3]  ; 14.366 ; 14.366 ; 14.366 ; 14.366 ;
; CPLD_0      ; XM0_DATA[4]  ; 14.327 ; 14.327 ; 14.327 ; 14.327 ;
; CPLD_0      ; XM0_DATA[5]  ; 13.484 ; 13.484 ; 13.484 ; 13.484 ;
; CPLD_0      ; XM0_DATA[6]  ; 13.933 ; 13.933 ; 13.933 ; 13.933 ;
; CPLD_0      ; XM0_DATA[7]  ; 13.933 ; 13.933 ; 13.933 ; 13.933 ;
; CPLD_0      ; XM0_DATA[8]  ; 13.896 ; 13.896 ; 13.896 ; 13.896 ;
; CPLD_0      ; XM0_DATA[9]  ; 13.484 ; 13.484 ; 13.484 ; 13.484 ;
; CPLD_0      ; XM0_DATA[10] ; 13.132 ; 13.132 ; 13.132 ; 13.132 ;
; CPLD_0      ; XM0_DATA[11] ; 13.132 ; 13.132 ; 13.132 ; 13.132 ;
; CPLD_0      ; XM0_DATA[12] ; 14.756 ; 14.756 ; 14.756 ; 14.756 ;
; CPLD_0      ; XM0_DATA[13] ; 13.192 ; 13.192 ; 13.192 ; 13.192 ;
; CPLD_0      ; XM0_DATA[14] ; 13.641 ; 13.641 ; 13.641 ; 13.641 ;
; CPLD_0      ; XM0_DATA[15] ; 13.985 ; 13.985 ; 13.985 ; 13.985 ;
; XM0OEN      ; XM0_DATA[0]  ; 9.306  ; 9.306  ; 9.306  ; 9.306  ;
; XM0OEN      ; XM0_DATA[1]  ; 8.034  ; 8.034  ; 8.034  ; 8.034  ;
; XM0OEN      ; XM0_DATA[2]  ; 8.916  ; 8.916  ; 8.916  ; 8.916  ;
; XM0OEN      ; XM0_DATA[3]  ; 8.916  ; 8.916  ; 8.916  ; 8.916  ;
; XM0OEN      ; XM0_DATA[4]  ; 8.877  ; 8.877  ; 8.877  ; 8.877  ;
; XM0OEN      ; XM0_DATA[5]  ; 8.034  ; 8.034  ; 8.034  ; 8.034  ;
; XM0OEN      ; XM0_DATA[6]  ; 8.483  ; 8.483  ; 8.483  ; 8.483  ;
; XM0OEN      ; XM0_DATA[7]  ; 8.483  ; 8.483  ; 8.483  ; 8.483  ;
; XM0OEN      ; XM0_DATA[8]  ; 8.446  ; 8.446  ; 8.446  ; 8.446  ;
; XM0OEN      ; XM0_DATA[9]  ; 8.034  ; 8.034  ; 8.034  ; 8.034  ;
; XM0OEN      ; XM0_DATA[10] ; 7.682  ; 7.682  ; 7.682  ; 7.682  ;
; XM0OEN      ; XM0_DATA[11] ; 7.682  ; 7.682  ; 7.682  ; 7.682  ;
; XM0OEN      ; XM0_DATA[12] ; 9.306  ; 9.306  ; 9.306  ; 9.306  ;
; XM0OEN      ; XM0_DATA[13] ; 7.742  ; 7.742  ; 7.742  ; 7.742  ;
; XM0OEN      ; XM0_DATA[14] ; 8.191  ; 8.191  ; 8.191  ; 8.191  ;
; XM0OEN      ; XM0_DATA[15] ; 8.535  ; 8.535  ; 8.535  ; 8.535  ;
; nFPGA_RESET ; led[0]       ; 20.720 ;        ;        ; 20.720 ;
; nFPGA_RESET ; led[1]       ; 20.624 ;        ;        ; 20.624 ;
; nFPGA_RESET ; led[2]       ; 19.849 ;        ;        ; 19.849 ;
; nFPGA_RESET ; led[3]       ; 20.092 ;        ;        ; 20.092 ;
; nFPGA_RESET ; led[4]       ; 21.898 ;        ;        ; 21.898 ;
; nFPGA_RESET ; led[5]       ; 22.370 ;        ;        ; 22.370 ;
; nFPGA_RESET ; led[6]       ; 20.665 ;        ;        ; 20.665 ;
; nFPGA_RESET ; led[7]       ; 21.681 ;        ;        ; 21.681 ;
+-------------+--------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; XM0_DATA[*]   ; FPGA_CLK   ; 8.176 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[0]  ; FPGA_CLK   ; 9.800 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[1]  ; FPGA_CLK   ; 8.528 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[2]  ; FPGA_CLK   ; 9.410 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[3]  ; FPGA_CLK   ; 9.410 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[4]  ; FPGA_CLK   ; 9.371 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[5]  ; FPGA_CLK   ; 8.528 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[6]  ; FPGA_CLK   ; 8.977 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[7]  ; FPGA_CLK   ; 8.977 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[8]  ; FPGA_CLK   ; 8.940 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[9]  ; FPGA_CLK   ; 8.528 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[10] ; FPGA_CLK   ; 8.176 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[11] ; FPGA_CLK   ; 8.176 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[12] ; FPGA_CLK   ; 9.800 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[13] ; FPGA_CLK   ; 8.236 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[14] ; FPGA_CLK   ; 8.685 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[15] ; FPGA_CLK   ; 9.029 ;      ; Rise       ; FPGA_CLK        ;
+---------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; XM0_DATA[*]   ; FPGA_CLK   ; 8.176 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[0]  ; FPGA_CLK   ; 9.800 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[1]  ; FPGA_CLK   ; 8.528 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[2]  ; FPGA_CLK   ; 9.410 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[3]  ; FPGA_CLK   ; 9.410 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[4]  ; FPGA_CLK   ; 9.371 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[5]  ; FPGA_CLK   ; 8.528 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[6]  ; FPGA_CLK   ; 8.977 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[7]  ; FPGA_CLK   ; 8.977 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[8]  ; FPGA_CLK   ; 8.940 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[9]  ; FPGA_CLK   ; 8.528 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[10] ; FPGA_CLK   ; 8.176 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[11] ; FPGA_CLK   ; 8.176 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[12] ; FPGA_CLK   ; 9.800 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[13] ; FPGA_CLK   ; 8.236 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[14] ; FPGA_CLK   ; 8.685 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[15] ; FPGA_CLK   ; 9.029 ;      ; Rise       ; FPGA_CLK        ;
+---------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; XM0_DATA[*]   ; FPGA_CLK   ; 8.176     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[0]  ; FPGA_CLK   ; 9.800     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[1]  ; FPGA_CLK   ; 8.528     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[2]  ; FPGA_CLK   ; 9.410     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[3]  ; FPGA_CLK   ; 9.410     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[4]  ; FPGA_CLK   ; 9.371     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[5]  ; FPGA_CLK   ; 8.528     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[6]  ; FPGA_CLK   ; 8.977     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[7]  ; FPGA_CLK   ; 8.977     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[8]  ; FPGA_CLK   ; 8.940     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[9]  ; FPGA_CLK   ; 8.528     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[10] ; FPGA_CLK   ; 8.176     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[11] ; FPGA_CLK   ; 8.176     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[12] ; FPGA_CLK   ; 9.800     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[13] ; FPGA_CLK   ; 8.236     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[14] ; FPGA_CLK   ; 8.685     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[15] ; FPGA_CLK   ; 9.029     ;           ; Rise       ; FPGA_CLK        ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; XM0_DATA[*]   ; FPGA_CLK   ; 8.176     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[0]  ; FPGA_CLK   ; 9.800     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[1]  ; FPGA_CLK   ; 8.528     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[2]  ; FPGA_CLK   ; 9.410     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[3]  ; FPGA_CLK   ; 9.410     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[4]  ; FPGA_CLK   ; 9.371     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[5]  ; FPGA_CLK   ; 8.528     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[6]  ; FPGA_CLK   ; 8.977     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[7]  ; FPGA_CLK   ; 8.977     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[8]  ; FPGA_CLK   ; 8.940     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[9]  ; FPGA_CLK   ; 8.528     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[10] ; FPGA_CLK   ; 8.176     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[11] ; FPGA_CLK   ; 8.176     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[12] ; FPGA_CLK   ; 9.800     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[13] ; FPGA_CLK   ; 8.236     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[14] ; FPGA_CLK   ; 8.685     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[15] ; FPGA_CLK   ; 9.029     ;           ; Rise       ; FPGA_CLK        ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; FPGA_CLK   ; FPGA_CLK ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; FPGA_CLK   ; FPGA_CLK ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 11    ; 11   ;
; Unconstrained Input Ports       ; 65    ; 65   ;
; Unconstrained Input Port Paths  ; 5315  ; 5315 ;
; Unconstrained Output Ports      ; 68    ; 68   ;
; Unconstrained Output Port Paths ; 321   ; 321  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Mon Jun 15 23:31:05 2015
Info: Command: quartus_sta M3 -c M3
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Reading SDC File: 'M3.sdc'
Warning: Node: CPLD_0 was determined to be a clock but was found without an associated clock assignment.
Warning: Node: CLK_div_gen:inst2|BCLK_3KHz was determined to be a clock but was found without an associated clock assignment.
Warning: Node: host_itf:inst9|BCLK_1Hz was determined to be a clock but was found without an associated clock assignment.
Warning: Node: led_demo:inst3|led_clk_gen:b1|led_clk was determined to be a clock but was found without an associated clock assignment.
Warning: Node: led_demo:inst3|led_clk_gen:b1|clk_cnt[1] was determined to be a clock but was found without an associated clock assignment.
Warning: Node: CLK_div_gen:inst2|BCLK_1MHz was determined to be a clock but was found without an associated clock assignment.
Warning: Node: led_demo:inst3|led_clk_gen:b1|iclk was determined to be a clock but was found without an associated clock assignment.
Warning: Node: led_demo:inst3|led_pwm_gen:b2|fclk was determined to be a clock but was found without an associated clock assignment.
Warning: Node: CLK_div_gen:inst2|BCLK_1KHz was determined to be a clock but was found without an associated clock assignment.
Warning: Node: host_itf:inst9|seg_clk was determined to be a clock but was found without an associated clock assignment.
Warning: Node: dotmatrix_test:inst6|clk_20h was determined to be a clock but was found without an associated clock assignment.
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -95.331
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -95.331      -131.523 FPGA_CLK 
Info: Worst-case hold slack is 0.499
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.499         0.000 FPGA_CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 3.758
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.758         0.000 FPGA_CLK 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 261 megabytes
    Info: Processing ended: Mon Jun 15 23:31:07 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


