---
layout: default
title: 技術ロードマップと先端ノードの展望（2nm以降）
---

---

# 🧭 技術ロードマップと先端ノードの展望（2nm以降）

## 🏁 概要
本教材では、2nm以降の半導体プロセス技術とその周辺要素について、各社の技術ロードマップや構造技術を比較しながら解説します。

## 🧪 2nm以降の注目技術

| 技術名 | 概要 |
|--------|------|
| GAAFET（ナノシート） | FinFETの次世代構造。Rapidus・Samsung・Intelが採用 |
| CFET（スタック型FET） | N-FETとP-FETを上下に積層。2027年以降に実用化予定 |
| Backside PDN | 電源配線をチップ裏面へ移動。EUV後工程との連携が鍵 |
| 3Dパッケージング | CoWoS, Foverosなどでチップレット接続密度向上 |

## 🏭 各社のロードマップ比較（概要）

| メーカー | 2nm技術 | 2nm以降の構想 |
|----------|---------|----------------|
| Intel | Intel 20A（2024〜）→18A（GAAFET+RDL） | CFET（RibbonFET）へ |
| TSMC | N2（2025〜、GAAFET） | N2P、Backside PDNなど |
| Samsung | GAAFET導入済（3nm）→2nmで改良 | CFETを2030年までに計画 |
| Rapidus | IBM技術によるGAAFET（2025試作） | 量産は2027〜、CFET計画未公表 |

## 📚 学習テーマと活用方法

- 構造比較：FinFET vs GAAFET vs CFET（図解演習に展開可）
- 年表整理：各社の2nmロードマップを時系列で分析
- 戦略演習：どの構造が主流になるか？技術と経済の両面から考察

## 🔗 関連教材
- [Edusemi 特別編：GAAFETとは？](https://github.com/Samizo-AITL/Edusemi-v4x/tree/main/f_chapter1_finfet_gaa)
- [Rapidus教材](../rapidus/README.md)

---

> 🛠️ この教材は技術と産業の未来を俯瞰するための土台です。順次拡張していきます。
