IRQ_HANDLED,VAR_0
IRQ_NONE,VAR_1
STM32_MDMA_CCR,FUNC_0
STM32_MDMA_CCR_IRQ_MASK,VAR_2
STM32_MDMA_CESR,FUNC_1
STM32_MDMA_CIFCR,FUNC_2
STM32_MDMA_CIFCR_CBRTIF,VAR_3
STM32_MDMA_CIFCR_CBTIF,VAR_4
STM32_MDMA_CIFCR_CCTCIF,VAR_5
STM32_MDMA_CIFCR_CLTCIF,VAR_6
STM32_MDMA_CIFCR_CTEIF,VAR_7
STM32_MDMA_CISR,FUNC_3
STM32_MDMA_GISR0,VAR_8
STM32_MDMA_GISR1,VAR_9
__ffs,FUNC_4
chan2dev,FUNC_5
dev_dbg,FUNC_6
dev_err,FUNC_7
mdma2dev,FUNC_8
readl_relaxed,FUNC_9
spin_lock,FUNC_10
spin_unlock,FUNC_11
stm32_mdma_read,FUNC_12
stm32_mdma_set_bits,FUNC_13
stm32_mdma_xfer_end,FUNC_14
vchan_cyclic_callback,FUNC_15
stm32_mdma_irq_handler,FUNC_16
irq,VAR_10
devid,VAR_11
dmadev,VAR_12
chan,VAR_13
reg,VAR_14
id,VAR_15
ien,VAR_16
status,VAR_17
flag,VAR_18
