# Цикл лабораторных работ РТ

[[СОДЕРЖАНИЕ]](../README.md)

Ссылки на подробные методические материалы по каждой работе:
1. [Adder](./1.%20Verilog.%20Adder/README.md)
2. [ALU](./2.%20Arithmetic-logic%20unit/README.md) (Arithmetic Logic Unit)
3. [RF](./3.%20Register%20file%20and%20memory/README.md) (Register File & Memory)
4. [PPD](./4.%20Primitive%20programmable%20device/README.md) (Primitive Programmable Device)

Полезное:
- [Как установить Vivado](../Other/Vivado%20Basics/Install%20Vivado.md)
- [Создание базового проекта с прошивкой ПЛИС в Vivado](../Other/Vivado%20Basics/Vivado-trainer.md)
- [Что такое язык описания аппаратуры HDL](../Other/What%20is%20HDL.md)
- [Конструкции языка Verilog](../Other/Verilog%20syntax.md)
- [Тестовое окружение](../Other/Testbench.md)
- [Как добавить файл с содержимым памяти в проект](../Other/Vivado%20Basics/How%20to%20add%20a%20mem-file.md)

# Обзор лабораторных работ

![](../../technical/Labs/Pic/labs_m.png)

Курс *Архитектур процессорных систем* включает в себя цикл из 8 лабораторных работ, в течение которых используя язык описания аппаратуры **Verilog HDL** на основе **FPGA** (ПЛИС, программируемая логическая интегральная схема), с нуля, последовательно, создается программируемое устройство – процессор.

![](../../technical/Labs/Pic/4l7_done.png)

Выполнение лабораторных работ это последовательный процесс в результате которого будет освоен ряд различных инструментов и средств. В общих словах это:

**Verilog HDL** - язык описания аппаратуры, благодаря которому схемы не рисуются, а описываются с помощью текста (кода).

**Testbench** - тестовые окружения, которые представляют собой несинтезируемые (то есть не существующие в реальном физическом мире) блоки, созданные на языке Verilog HDL для автоматического тестирования разрабатываемых устройств и проверки их корректной работоспособности.

**FPGA** - программируемая логическая интегральная схема (ПЛИС), изменяя внутреннюю конфигурацию которой можно создать любые цифровые устройства (в рамках предоставляемых ресурсов).

**Vivado** - система автоматизированного проектирования (САПР), которая превращает Verilog-код в конфигурацию и прошивает ей ПЛИС на отладочной плате. 

Далее приводится краткое описание и цель каждой отдельной лабораторной работы.

## 1. Verilog. FPGA

![](../../technical/Labs/Pic/4l1.png)

На первой лабораторной работе изучаются принципы работы ПЛИС, особенности работы с САПР Vivado, логические вентили и способы их описания на языке Verilog HDL. Работа базовых цифровых элементов проверяется на отладочной плате.

## 2. Сумматор (Adder)

![](../../technical/Labs/Pic/4l2.png)

На второй лабораторной работе изучаются новые конструкции языка описания аппаратуры Verilog HDL, с помощью которого разрабатывается цифровой сумматор из примитивных логических вентилей, который, в последствии, конфигурируется в ПЛИС и его работа проверяется на отладочном стенде.

## 3. Арифметико-логическое устройство (ALU)

![](../../technical/Labs/Pic/4l3.png)

На третьей лабораторной изучаются новые конструкции языка Verilog HDL, на основе которых разрабатывается блок арифметико-логического устройства (АЛУ). АЛУ - это устройство, на входы которого подаются операнды, над которыми нужно выполнить некоторую операцию (сложение, вычитание и тому подобное) и код операции, которую нужно выполнить, а на выходе появляется результат этой операции. Проще говоря АЛУ - это "калькулятор" процессора. Его работа также проверяется на стенде.

## 4. Тестовые окружения (TB)

![](../../technical/Labs/Pic/4l4.png)

Для проверки правильной работоспособности цифровых устройств, на языке Verilog HDL предусмотрена возможность создавать тестовые окружения (testbench). Тестовые окружения существуют только в виде модели, которая моделирует на входах тестируемого устройства всевозможные значения входных сигналов и автоматически проверяет реакцию на выходах этого устройства. Такой подход гораздо эффективнее в сравнении с ручным перебором значений на стенде.

## 5. Регистровый файл и память (RF)

![](../../technical/Labs/Pic/4l5.png)

На пятой лабораторной разрабатываются элементы памяти для будущего процессора: память команд и регистровый файл. В памяти команд будет храниться программа, которую будет выполнять процессор. Регистровый файл - это маленькая память с данными, которые могут быть поданы непосредственно на АЛУ.

## 6. Простейшее программируемое устройство (PPD)

![](../../technical/Labs/Pic/4l6.png)

В рамках шестой лабораторной работы из реализованных блоков с добавлением счетчика команд (указатель на выполняемую инструкцию) собирается программируемое устройство, для которого пишется программа в машинных кодах и запускается на отладочном стенде.

## 7. Периферийные устройства (PU)

![](../../technical/Labs/Pic/4l7.png)

В седьмой лабораторной к процессору подключаются все периферийные устройства с человеческим интерфейсом, расположенные на отладочном стенде.

## 8. Программирование (Programming)

![](../../technical/Labs/Pic/4l8.png)

На восьмой лабораторной работе выполняется индивидуальное задание: требуется реализовать заданный алгоритм на языке ассемблера разработанного процессора, транслировать в машинные коды и продемонстрировать работу на отладочном стенде.
