+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                      ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u0|rst_controller|alt_rst_req_sync_uq1                                                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_sync_uq1                                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller                                                                                                                                                              ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper                                                                                                                                                                  ; 2     ; 16             ; 2            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|display_s1_cmd_width_adapter                                                                                                                              ; 165   ; 3              ; 0            ; 3              ; 124    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|butao_s1_cmd_width_adapter                                                                                                                                ; 165   ; 3              ; 0            ; 3              ; 124    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|leds_s1_cmd_width_adapter                                                                                                                                 ; 165   ; 3              ; 0            ; 3              ; 124    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_cmd_width_adapter                                                                                                                              ; 165   ; 3              ; 0            ; 3              ; 124    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_cmd_width_adapter                                                                                                                               ; 165   ; 3              ; 0            ; 3              ; 124    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_cmd_width_adapter                                                                                                                      ; 165   ; 3              ; 0            ; 3              ; 124    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|display_s1_rsp_width_adapter|uncompressor                                                                                                                 ; 53    ; 4              ; 0            ; 4              ; 46     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|display_s1_rsp_width_adapter                                                                                                                              ; 129   ; 3              ; 0            ; 3              ; 160    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|butao_s1_rsp_width_adapter|uncompressor                                                                                                                   ; 53    ; 4              ; 0            ; 4              ; 46     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|butao_s1_rsp_width_adapter                                                                                                                                ; 129   ; 3              ; 0            ; 3              ; 160    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|leds_s1_rsp_width_adapter|uncompressor                                                                                                                    ; 53    ; 4              ; 0            ; 4              ; 46     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|leds_s1_rsp_width_adapter                                                                                                                                 ; 129   ; 3              ; 0            ; 3              ; 160    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_rsp_width_adapter|uncompressor                                                                                                                 ; 53    ; 4              ; 0            ; 4              ; 46     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_rsp_width_adapter                                                                                                                              ; 129   ; 3              ; 0            ; 3              ; 160    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_rsp_width_adapter|uncompressor                                                                                                                  ; 53    ; 4              ; 0            ; 4              ; 46     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_rsp_width_adapter                                                                                                                               ; 129   ; 3              ; 0            ; 3              ; 160    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_rsp_width_adapter|uncompressor                                                                                                         ; 53    ; 4              ; 0            ; 4              ; 46     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_rsp_width_adapter                                                                                                                      ; 129   ; 3              ; 0            ; 3              ; 160    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                         ; 28    ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux|arb                                                                                                                                               ; 11    ; 0              ; 4            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux                                                                                                                                                   ; 1116  ; 0              ; 0            ; 0              ; 166    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_006                                                                                                                                             ; 162   ; 1              ; 2            ; 1              ; 160    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_005                                                                                                                                             ; 162   ; 1              ; 2            ; 1              ; 160    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_004                                                                                                                                             ; 162   ; 1              ; 2            ; 1              ; 160    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_003                                                                                                                                             ; 162   ; 1              ; 2            ; 1              ; 160    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_002                                                                                                                                             ; 162   ; 1              ; 2            ; 1              ; 160    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_001                                                                                                                                             ; 162   ; 1              ; 2            ; 1              ; 160    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux                                                                                                                                                 ; 162   ; 1              ; 2            ; 1              ; 160    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_006                                                                                                                                               ; 162   ; 0              ; 2            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_005                                                                                                                                               ; 162   ; 0              ; 2            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_004                                                                                                                                               ; 162   ; 0              ; 2            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_003                                                                                                                                               ; 162   ; 0              ; 2            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_002                                                                                                                                               ; 162   ; 0              ; 2            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_001                                                                                                                                               ; 162   ; 0              ; 2            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux                                                                                                                                                   ; 162   ; 0              ; 2            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux                                                                                                                                                 ; 174   ; 49             ; 2            ; 49             ; 1114   ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|display_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|dc_sub|subtract         ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|display_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|dc_sub                  ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|display_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|db_sub|subtract         ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|display_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|db_sub                  ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|display_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|da_sub|subtract         ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|display_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|da_sub                  ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|display_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|bc_sub|subtract         ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|display_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|bc_sub                  ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|display_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ac_sub|subtract         ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|display_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ac_sub                  ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|display_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ab_sub|subtract         ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|display_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ab_sub                  ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|display_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min                         ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|display_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_burstwrap_increment         ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|display_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|align_address_to_size           ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|display_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1                                 ; 126   ; 0              ; 1            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|display_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1                                                                              ; 126   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|display_s1_burst_adapter                                                                                                                                  ; 126   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|butao_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|dc_sub|subtract           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|butao_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|dc_sub                    ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|butao_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|db_sub|subtract           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|butao_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|db_sub                    ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|butao_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|da_sub|subtract           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|butao_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|da_sub                    ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|butao_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|bc_sub|subtract           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|butao_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|bc_sub                    ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|butao_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ac_sub|subtract           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|butao_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ac_sub                    ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|butao_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ab_sub|subtract           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|butao_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ab_sub                    ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|butao_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min                           ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|butao_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_burstwrap_increment           ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|butao_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|align_address_to_size             ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|butao_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1                                   ; 126   ; 0              ; 1            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|butao_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1                                                                                ; 126   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|butao_s1_burst_adapter                                                                                                                                    ; 126   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|leds_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|dc_sub|subtract            ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|leds_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|dc_sub                     ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|leds_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|db_sub|subtract            ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|leds_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|db_sub                     ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|leds_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|da_sub|subtract            ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|leds_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|da_sub                     ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|leds_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|bc_sub|subtract            ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|leds_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|bc_sub                     ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|leds_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ac_sub|subtract            ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|leds_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ac_sub                     ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|leds_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ab_sub|subtract            ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|leds_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ab_sub                     ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|leds_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min                            ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|leds_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_burstwrap_increment            ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|leds_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|align_address_to_size              ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|leds_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1                                    ; 126   ; 0              ; 1            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|leds_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1                                                                                 ; 126   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|leds_s1_burst_adapter                                                                                                                                     ; 126   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|dc_sub|subtract         ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|dc_sub                  ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|db_sub|subtract         ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|db_sub                  ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|da_sub|subtract         ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|da_sub                  ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|bc_sub|subtract         ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|bc_sub                  ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ac_sub|subtract         ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ac_sub                  ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ab_sub|subtract         ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ab_sub                  ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min                         ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_burstwrap_increment         ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|align_address_to_size           ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1                                 ; 126   ; 0              ; 1            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1                                                                              ; 126   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_burst_adapter                                                                                                                                  ; 126   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|dc_sub|subtract          ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|dc_sub                   ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|db_sub|subtract          ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|db_sub                   ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|da_sub|subtract          ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|da_sub                   ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|bc_sub|subtract          ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|bc_sub                   ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ac_sub|subtract          ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ac_sub                   ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ab_sub|subtract          ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ab_sub                   ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min                          ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_burstwrap_increment          ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|align_address_to_size            ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1                                  ; 126   ; 0              ; 1            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1                                                                               ; 126   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_burst_adapter                                                                                                                                   ; 126   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|dc_sub|subtract ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|dc_sub          ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|db_sub|subtract ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|db_sub          ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|da_sub|subtract ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|da_sub          ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|bc_sub|subtract ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|bc_sub          ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ac_sub|subtract ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ac_sub          ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ab_sub|subtract ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min|ab_sub          ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_min                 ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|the_burstwrap_increment ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1|align_address_to_size   ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1|altera_merlin_burst_adapter_full.the_ba_13_1                         ; 126   ; 0              ; 1            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter_13_1                                                                      ; 126   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_burst_adapter                                                                                                                          ; 126   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_bar0_limiter                                                                                                                               ; 322   ; 0              ; 0            ; 0              ; 326    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_007|the_default_decode                                                                                                                             ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_007                                                                                                                                                ; 119   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_006|the_default_decode                                                                                                                             ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_006                                                                                                                                                ; 119   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_005|the_default_decode                                                                                                                             ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_005                                                                                                                                                ; 119   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_004|the_default_decode                                                                                                                             ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_004                                                                                                                                                ; 155   ; 0              ; 2            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003|the_default_decode                                                                                                                             ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003                                                                                                                                                ; 119   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002|the_default_decode                                                                                                                             ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002                                                                                                                                                ; 119   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001|the_default_decode                                                                                                                             ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001                                                                                                                                                ; 119   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router|the_default_decode                                                                                                                                 ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router                                                                                                                                                    ; 155   ; 0              ; 5            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|display_s1_agent_rsp_fifo                                                                                                                                 ; 159   ; 39             ; 0            ; 39             ; 118    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|display_s1_agent|uncompressor                                                                                                                             ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|display_s1_agent                                                                                                                                          ; 317   ; 39             ; 44           ; 39             ; 346    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|butao_s1_agent_rsp_fifo                                                                                                                                   ; 159   ; 39             ; 0            ; 39             ; 118    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|butao_s1_agent|uncompressor                                                                                                                               ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|butao_s1_agent                                                                                                                                            ; 317   ; 39             ; 44           ; 39             ; 346    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|leds_s1_agent_rsp_fifo                                                                                                                                    ; 159   ; 39             ; 0            ; 39             ; 118    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|leds_s1_agent|uncompressor                                                                                                                                ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|leds_s1_agent                                                                                                                                             ; 317   ; 39             ; 44           ; 39             ; 346    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_txs_agent_rsp_fifo                                                                                                                         ; 195   ; 39             ; 0            ; 39             ; 154    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_txs_agent|uncompressor                                                                                                                     ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_txs_agent                                                                                                                                  ; 453   ; 72             ; 76           ; 72             ; 493    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_agent_rsp_fifo                                                                                                                                 ; 159   ; 39             ; 0            ; 39             ; 118    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_agent|uncompressor                                                                                                                             ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_agent                                                                                                                                          ; 317   ; 39             ; 44           ; 39             ; 346    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_agent_rsp_fifo                                                                                                                                  ; 159   ; 39             ; 0            ; 39             ; 118    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_agent|uncompressor                                                                                                                              ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_agent                                                                                                                                           ; 317   ; 39             ; 44           ; 39             ; 346    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_agent_rsp_fifo                                                                                                                         ; 159   ; 39             ; 0            ; 39             ; 118    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_agent|uncompressor                                                                                                                     ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_agent                                                                                                                                  ; 317   ; 39             ; 44           ; 39             ; 346    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_bar0_agent                                                                                                                                 ; 281   ; 34             ; 96           ; 34             ; 219    ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|display_s1_translator                                                                                                                                     ; 116   ; 7              ; 33           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|butao_s1_translator                                                                                                                                       ; 116   ; 7              ; 33           ; 7              ; 36     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|leds_s1_translator                                                                                                                                        ; 116   ; 7              ; 33           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_txs_translator                                                                                                                             ; 191   ; 5              ; 17           ; 5              ; 163    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hexport_s1_translator                                                                                                                                     ; 116   ; 7              ; 33           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|inport_s1_translator                                                                                                                                      ; 116   ; 7              ; 33           ; 7              ; 36     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_cra_translator                                                                                                                             ; 116   ; 6              ; 20           ; 6              ; 85     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_hard_ip_0_bar0_translator                                                                                                                            ; 191   ; 10             ; 0            ; 10             ; 184    ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0                                                                                                                                                           ; 374   ; 0              ; 0            ; 0              ; 326    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|display                                                                                                                                                                     ; 38    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|butao                                                                                                                                                                       ; 36    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|leds                                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|rst_controller|alt_rst_req_sync_uq1                                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|rst_controller|alt_rst_sync_uq1                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|rst_controller                                                                                                                                               ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pipe_interface_internal                                                                                                                                      ; 55    ; 17             ; 19           ; 17             ; 52     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|reset_controller_internal|altgx_reset                                                                                                                        ; 77    ; 24             ; 38           ; 24             ; 3      ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|reset_controller_internal                                                                                                                                    ; 57    ; 8              ; 1            ; 8              ; 11     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|altgx_internal|pcihellocore_pcie_hard_ip_0_altgx_internal_alt_c3gxb_svh8_component|pll0|auto_generated                                                       ; 3     ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|altgx_internal|pcihellocore_pcie_hard_ip_0_altgx_internal_alt_c3gxb_svh8_component                                                                           ; 32    ; 6              ; 0            ; 6              ; 27     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|altgx_internal                                                                                                                                               ; 31    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|altpcie_tl_cfg_pipe_inst                                                                                                                   ; 93    ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|txcred_patch1                                                                                                                              ; 76    ; 0              ; 25           ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|txcred_patch0                                                                                                                              ; 76    ; 0              ; 25           ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_cfg_stat                                                                                  ; 64    ; 2              ; 0            ; 2              ; 33     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_interrupt|readfail_sync                                                                   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_interrupt|writefail_sync                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_interrupt|datadiscard_sync                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_interrupt                                                                                 ; 120   ; 22             ; 19           ; 22             ; 76     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_p2a_mb|altsyncram_component|auto_generated                                                ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_p2a_mb                                                                                    ; 56    ; 4              ; 5            ; 4              ; 41     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_a2p_mb|altsyncram_component|auto_generated                                                ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_a2p_mb                                                                                    ; 56    ; 4              ; 5            ; 4              ; 41     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_avalon                                                                                    ; 285   ; 33             ; 0            ; 33             ; 139    ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg                                                                                             ; 306   ; 148            ; 134          ; 148            ; 261    ; 148             ; 148           ; 148             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated|dpfifo|wr_ptr                                               ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated|dpfifo|usedw_counter                                        ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated|dpfifo|rd_ptr_msb                                           ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated|dpfifo|two_comparison                                       ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated|dpfifo|almost_full_comparer                                 ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated|dpfifo|FIFOram                                              ; 78    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated|dpfifo                                                      ; 71    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated                                                             ; 70    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl                                                                                           ; 660   ; 36             ; 227          ; 36             ; 131    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cpl_buff|auto_generated                                                                         ; 81    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated|dpfifo|wr_ptr                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated|dpfifo|usedw_counter                                                 ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated|dpfifo|rd_ptr_msb                                                    ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated|dpfifo|two_comparison                                                ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated|dpfifo|almost_full_comparer                                          ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated|dpfifo|FIFOram                                                       ; 115   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated|dpfifo                                                               ; 104   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated                                                                      ; 103   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated|dpfifo|wr_ptr                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated|dpfifo|usedw_counter                                                     ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated|dpfifo|rd_ptr_msb                                                        ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated|dpfifo|two_comparison                                                    ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated|dpfifo|almost_full_comparer                                              ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated|dpfifo|FIFOram                                                           ; 80    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated|dpfifo                                                                   ; 69    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated                                                                          ; 68    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated|dpfifo|wr_ptr                                                            ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated|dpfifo|usedw_counter                                                     ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated|dpfifo|rd_ptr_msb                                                        ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated|dpfifo|two_comparison                                                    ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated|dpfifo|almost_full_comparer                                              ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated|dpfifo|FIFOram                                                           ; 111   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated|dpfifo                                                                   ; 104   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated                                                                          ; 103   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txresp                                                                                             ; 111   ; 40             ; 44           ; 40             ; 109    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|a2p_addr_trans|fixtrans                                                                            ; 27    ; 83             ; 10           ; 83             ; 100    ; 83              ; 83            ; 83              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|a2p_addr_trans                                                                                     ; 76    ; 0              ; 39           ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated|dpfifo|wr_ptr                                                  ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated|dpfifo|usedw_counter                                           ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated|dpfifo|rd_ptr_msb                                              ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated|dpfifo|two_comparison                                          ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated|dpfifo|almost_full_comparer                                    ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated|dpfifo|FIFOram                                                 ; 22    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated|dpfifo                                                         ; 15    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated                                                                ; 14    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl                                                                                              ; 300   ; 11             ; 77           ; 11             ; 119    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx                                                                                                    ; 690   ; 0              ; 0            ; 0              ; 154    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|cpl_ram|auto_generated                                                                             ; 86    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rxavl_resp                                                                                         ; 76    ; 0              ; 4            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated|dpfifo|wr_ptr                                                         ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated|dpfifo|usedw_counter                                                  ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated|dpfifo|rd_ptr_msb                                                     ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated|dpfifo|two_comparison                                                 ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated|dpfifo|almost_full_comparer                                           ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated|dpfifo|FIFOram                                                        ; 69    ; 0              ; 0            ; 0              ; 57     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated|dpfifo                                                                ; 62    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated                                                                       ; 61    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|p2a_addr_trans                                                                       ; 491   ; 0              ; 60           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated|dpfifo|wr_ptr                                           ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated|dpfifo|usedw_counter                                    ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated|dpfifo|rd_ptr_msb                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated|dpfifo|two_comparison                                   ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated|dpfifo|almost_full_comparer                             ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated|dpfifo|FIFOram                                          ; 94    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated|dpfifo                                                  ; 87    ; 0              ; 0            ; 0              ; 87     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated                                                         ; 86    ; 0              ; 0            ; 0              ; 87     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl                                                                                      ; 641   ; 23             ; 77           ; 23             ; 953    ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx                                                                                                    ; 633   ; 457            ; 0            ; 457            ; 937    ; 457             ; 457           ; 457             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge                                                                                                       ; 853   ; 123            ; 336          ; 123            ; 859    ; 123             ; 123           ; 123             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|altpcie_pcie_reconfig_bridge0                                                                                                              ; 30    ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip|g_reset_controller.alt4gxb_reset_controller0                                                                                               ; 7     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0|pcie_internal_hip                                                                                                                                            ; 912   ; 638            ; 0            ; 638            ; 262    ; 638             ; 638           ; 638             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_hard_ip_0                                                                                                                                                              ; 238   ; 0              ; 0            ; 0              ; 215    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|inport                                                                                                                                                                      ; 36    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hexport                                                                                                                                                                     ; 38    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                                                                             ; 69    ; 0              ; 0            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
