Fitter report for vgacam
Sat Nov 22 20:43:20 2014
Quartus II 32-bit Version 12.0 Build 178 05/31/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Interconnect Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Sat Nov 22 20:43:20 2014    ;
; Quartus II 32-bit Version          ; 12.0 Build 178 05/31/2012 SJ Web Edition ;
; Revision Name                      ; vgacam                                   ;
; Top-level Entity Name              ; vgacam                                   ;
; Family                             ; Cyclone III                              ;
; Device                             ; EP3C5E144C8                              ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 3,432 / 5,136 ( 67 % )                   ;
;     Total combinational functions  ; 3,414 / 5,136 ( 66 % )                   ;
;     Dedicated logic registers      ; 67 / 5,136 ( 1 % )                       ;
; Total registers                    ; 67                                       ;
; Total pins                         ; 40 / 95 ( 42 % )                         ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                           ;
; Total PLLs                         ; 1 / 2 ( 50 % )                           ;
+------------------------------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C5E144C8                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 3.45        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  52.6%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; xclk     ; Missing drive strength and slew rate ;
; vgaclk   ; Missing drive strength and slew rate ;
; hsync    ; Missing drive strength and slew rate ;
; vsync    ; Missing drive strength and slew rate ;
; sync_b   ; Missing drive strength and slew rate ;
; r[0]     ; Missing drive strength and slew rate ;
; r[1]     ; Missing drive strength and slew rate ;
; r[2]     ; Missing drive strength and slew rate ;
; r[3]     ; Missing drive strength and slew rate ;
; r[4]     ; Missing drive strength and slew rate ;
; r[5]     ; Missing drive strength and slew rate ;
; r[6]     ; Missing drive strength and slew rate ;
; r[7]     ; Missing drive strength and slew rate ;
; g[0]     ; Missing drive strength and slew rate ;
; g[1]     ; Missing drive strength and slew rate ;
; g[2]     ; Missing drive strength and slew rate ;
; g[3]     ; Missing drive strength and slew rate ;
; g[4]     ; Missing drive strength and slew rate ;
; g[5]     ; Missing drive strength and slew rate ;
; g[6]     ; Missing drive strength and slew rate ;
; g[7]     ; Missing drive strength and slew rate ;
; b[0]     ; Missing drive strength and slew rate ;
; b[1]     ; Missing drive strength and slew rate ;
; b[2]     ; Missing drive strength and slew rate ;
; b[3]     ; Missing drive strength and slew rate ;
; b[4]     ; Missing drive strength and slew rate ;
; b[5]     ; Missing drive strength and slew rate ;
; b[6]     ; Missing drive strength and slew rate ;
; b[7]     ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3582 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3582 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3571    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 11      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in H:/lab7_mps/terribleHardware/vgacam.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 3,432 / 5,136 ( 67 % )       ;
;     -- Combinational with no register       ; 3365                         ;
;     -- Register only                        ; 18                           ;
;     -- Combinational with a register        ; 49                           ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 1384                         ;
;     -- 3 input functions                    ; 1837                         ;
;     -- <=2 input functions                  ; 193                          ;
;     -- Register only                        ; 18                           ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 3348                         ;
;     -- arithmetic mode                      ; 66                           ;
;                                             ;                              ;
; Total registers*                            ; 67 / 5,560 ( 1 % )           ;
;     -- Dedicated logic registers            ; 67 / 5,136 ( 1 % )           ;
;     -- I/O registers                        ; 0 / 424 ( 0 % )              ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 250 / 321 ( 78 % )           ;
; User inserted logic elements                ; 0                            ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 40 / 95 ( 42 % )             ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )               ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                ;
;                                             ;                              ;
; Global signals                              ; 10                           ;
; M9Ks                                        ; 0 / 46 ( 0 % )               ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )          ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )          ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )               ;
; PLLs                                        ; 1 / 2 ( 50 % )               ;
; Global clocks                               ; 10 / 10 ( 100 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 17% / 17% / 17%              ;
; Peak interconnect usage (total/H/V)         ; 33% / 30% / 36%              ;
; Maximum fan-out node                        ; vgaController:vgaCont|Add3~2 ;
; Maximum fan-out                             ; 500                          ;
; Highest non-global fan-out signal           ; vgaController:vgaCont|Add3~2 ;
; Highest non-global fan-out                  ; 499                          ;
; Total fan-out                               ; 11742                        ;
; Average fan-out                             ; 3.27                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 3432 / 5136 ( 67 % ) ; 0 / 5136 ( 0 % )               ;
;     -- Combinational with no register       ; 3365                 ; 0                              ;
;     -- Register only                        ; 18                   ; 0                              ;
;     -- Combinational with a register        ; 49                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1384                 ; 0                              ;
;     -- 3 input functions                    ; 1837                 ; 0                              ;
;     -- <=2 input functions                  ; 193                  ; 0                              ;
;     -- Register only                        ; 18                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 3348                 ; 0                              ;
;     -- arithmetic mode                      ; 66                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 67                   ; 0                              ;
;     -- Dedicated logic registers            ; 67 / 5136 ( 1 % )    ; 0 / 5136 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 250 / 321 ( 78 % )   ; 0 / 321 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 40                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )       ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )        ; 1 / 2 ( 50 % )                 ;
; Clock control block                         ; 9 / 12 ( 75 % )      ; 2 / 12 ( 16 % )                ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 22                   ; 1                              ;
;     -- Registered Input Connections         ; 21                   ; 0                              ;
;     -- Output Connections                   ; 1                    ; 22                             ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 11735                ; 30                             ;
;     -- Registered Connections               ; 2254                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 23                             ;
;     -- hard_block:auto_generated_inst       ; 23                   ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 11                   ; 1                              ;
;     -- Output Ports                         ; 29                   ; 1                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk        ; 88    ; 5        ; 34           ; 12           ; 21           ; 48                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; digital[0] ; 84    ; 5        ; 34           ; 9            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; digital[1] ; 85    ; 5        ; 34           ; 9            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; digital[2] ; 86    ; 5        ; 34           ; 9            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; digital[3] ; 87    ; 5        ; 34           ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; digital[4] ; 91    ; 6        ; 34           ; 12           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; digital[5] ; 74    ; 5        ; 34           ; 2            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; digital[6] ; 75    ; 5        ; 34           ; 3            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; digital[7] ; 76    ; 5        ; 34           ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; href       ; 71    ; 4        ; 32           ; 0            ; 14           ; 20                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; vref       ; 72    ; 4        ; 32           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; b[0]   ; 120   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; b[1]   ; 119   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; b[2]   ; 115   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; b[3]   ; 114   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; b[4]   ; 111   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; b[5]   ; 110   ; 7        ; 30           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; b[6]   ; 106   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; b[7]   ; 105   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; g[0]   ; 132   ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; g[1]   ; 129   ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; g[2]   ; 128   ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; g[3]   ; 127   ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; g[4]   ; 126   ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; g[5]   ; 125   ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; g[6]   ; 124   ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; g[7]   ; 121   ; 7        ; 23           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hsync  ; 112   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; r[0]   ; 143   ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; r[1]   ; 142   ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; r[2]   ; 141   ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; r[3]   ; 138   ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; r[4]   ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; r[5]   ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; r[6]   ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; r[7]   ; 133   ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sync_b ; 144   ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vgaclk ; 113   ; 7        ; 28           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vsync  ; 103   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; xclk   ; 70    ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; digital[2]              ; Dual Purpose Pin          ;
; 87       ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; digital[3]              ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 103      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; vsync                   ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; g[0]                    ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; r[7]                    ; Dual Purpose Pin          ;
; 137      ; DATA5                       ; Use as regular IO        ; r[4]                    ; Dual Purpose Pin          ;
; 138      ; DATA6                       ; Use as regular IO        ; r[3]                    ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 4 / 13 ( 31 % )   ; 2.5V          ; --           ;
; 2        ; 0 / 8 ( 0 % )     ; 2.5V          ; --           ;
; 3        ; 0 / 11 ( 0 % )    ; 2.5V          ; --           ;
; 4        ; 3 / 14 ( 21 % )   ; 2.5V          ; --           ;
; 5        ; 8 / 14 ( 57 % )   ; 2.5V          ; --           ;
; 6        ; 4 / 10 ( 40 % )   ; 2.5V          ; --           ;
; 7        ; 13 / 13 ( 100 % ) ; 2.5V          ; --           ;
; 8        ; 12 / 12 ( 100 % ) ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 23         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; xclk                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; href                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; vref                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; digital[5]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 104        ; 5        ; digital[6]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 5        ; digital[7]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; digital[0]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 119        ; 5        ; digital[1]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 120        ; 5        ; digital[2]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 121        ; 5        ; digital[3]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 125        ; 5        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; digital[4]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; vsync                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; b[7]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 146        ; 6        ; b[6]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; b[5]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 154        ; 7        ; b[4]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 155        ; 7        ; hsync                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 7        ; vgaclk                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 7        ; b[3]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 7        ; b[2]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; b[1]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 164        ; 7        ; b[0]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 165        ; 7        ; g[7]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; g[6]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 174        ; 7        ; g[5]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 175        ; 7        ; g[4]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 176        ; 7        ; g[3]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 128      ; 177        ; 8        ; g[2]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 178        ; 8        ; g[1]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; g[0]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; r[7]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; r[6]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; r[5]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 190        ; 8        ; r[4]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; r[3]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; r[2]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 201        ; 8        ; r[1]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 202        ; 8        ; r[0]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 203        ; 8        ; sync_b                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                       ;
+-------------------------------+-------------------------------------------------------------------+
; Name                          ; pll:vgapll|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------+
; SDC pin name                  ; vgapll|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                            ;
; Compensate clock              ; clock0                                                            ;
; Compensated input/output pins ; --                                                                ;
; Switchover type               ; --                                                                ;
; Input frequency 0             ; 40.0 MHz                                                          ;
; Input frequency 1             ; --                                                                ;
; Nominal PFD frequency         ; 13.3 MHz                                                          ;
; Nominal VCO frequency         ; 453.3 MHz                                                         ;
; VCO post scale K counter      ; 2                                                                 ;
; VCO frequency control         ; Auto                                                              ;
; VCO phase shift step          ; 275 ps                                                            ;
; VCO multiply                  ; --                                                                ;
; VCO divide                    ; --                                                                ;
; Freq min lock                 ; 29.4 MHz                                                          ;
; Freq max lock                 ; 57.37 MHz                                                         ;
; M VCO Tap                     ; 0                                                                 ;
; M Initial                     ; 1                                                                 ;
; M value                       ; 34                                                                ;
; N value                       ; 3                                                                 ;
; Charge pump current           ; setting 1                                                         ;
; Loop filter resistance        ; setting 24                                                        ;
; Loop filter capacitance       ; setting 0                                                         ;
; Bandwidth                     ; 450 kHz to 980 kHz                                                ;
; Bandwidth type                ; Medium                                                            ;
; Real time reconfigurable      ; Off                                                               ;
; Scan chain MIF file           ; --                                                                ;
; Preserve PLL counter order    ; Off                                                               ;
; PLL location                  ; PLL_2                                                             ;
; Inclk0 signal                 ; clk                                                               ;
; Inclk1 signal                 ; --                                                                ;
; Inclk0 signal type            ; Dedicated Pin                                                     ;
; Inclk1 signal type            ; --                                                                ;
+-------------------------------+-------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+
; Name                                                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                       ;
+-------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+
; pll:vgapll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 17   ; 27  ; 25.19 MHz        ; 0 (0 ps)    ; 2.50 (275 ps)    ; 50/50      ; C0      ; 18            ; 9/9 Even   ; --            ; 1       ; 0       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                 ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                     ; Library Name ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------+--------------+
; |vgacam                                    ; 3432 (0)    ; 67 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 40   ; 0            ; 3365 (0)     ; 18 (0)            ; 49 (0)           ; |vgacam                                                                 ;              ;
;    |final_project_fpga:final_project_fpga| ; 2137 (0)    ; 46 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2091 (0)     ; 18 (0)            ; 28 (0)           ; |vgacam|final_project_fpga:final_project_fpga                           ;              ;
;       |makeArray:makeArray|                ; 2074 (2074) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2063 (2063)  ; 0 (0)             ; 11 (11)          ; |vgacam|final_project_fpga:final_project_fpga|makeArray:makeArray       ;              ;
;       |read_y_cr_cb:read_y_cr_cb|          ; 26 (26)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 18 (18)           ; 7 (7)            ; |vgacam|final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb ;              ;
;       |xyCoord:xyCoord|                    ; 48 (48)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 21 (21)          ; |vgacam|final_project_fpga:final_project_fpga|xyCoord:xyCoord           ;              ;
;    |pll:vgapll|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |vgacam|pll:vgapll                                                      ;              ;
;       |altpll:altpll_component|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |vgacam|pll:vgapll|altpll:altpll_component                              ;              ;
;          |pll_altpll:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |vgacam|pll:vgapll|altpll:altpll_component|pll_altpll:auto_generated    ;              ;
;    |vgaController:vgaCont|                 ; 1128 (1128) ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1107 (1107)  ; 0 (0)             ; 21 (21)          ; |vgacam|vgaController:vgaCont                                           ;              ;
;    |videoGen:videoGen|                     ; 167 (167)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 167 (167)    ; 0 (0)             ; 0 (0)            ; |vgacam|videoGen:videoGen                                               ;              ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; vref       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; xclk       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vgaclk     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hsync      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vsync      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sync_b     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; r[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; r[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; r[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; r[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; r[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; r[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; r[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; r[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; g[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; g[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; g[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; g[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; g[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; g[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; g[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; g[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; href       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; digital[0] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; digital[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; digital[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; digital[3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; digital[4] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; digital[5] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; digital[6] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; digital[7] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                   ;
+------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------+-------------------+---------+
; vref                                                                               ;                   ;         ;
; clk                                                                                ;                   ;         ;
; href                                                                               ;                   ;         ;
;      - final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[8]        ; 0                 ; 6       ;
;      - final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en          ; 0                 ; 6       ;
;      - final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[8]~0  ; 0                 ; 6       ;
;      - final_project_fpga:final_project_fpga|xyCoord:xyCoord|oldhsync              ; 0                 ; 6       ;
;      - final_project_fpga:final_project_fpga|xyCoord:xyCoord|always0~0             ; 0                 ; 6       ;
;      - final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[9]        ; 0                 ; 6       ;
;      - final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[10]       ; 0                 ; 6       ;
;      - final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[11]       ; 0                 ; 6       ;
;      - final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]       ; 0                 ; 6       ;
;      - final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]       ; 0                 ; 6       ;
;      - final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]       ; 0                 ; 6       ;
;      - final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]       ; 0                 ; 6       ;
;      - final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]        ; 0                 ; 6       ;
;      - final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]        ; 0                 ; 6       ;
;      - final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]        ; 0                 ; 6       ;
;      - final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]        ; 0                 ; 6       ;
;      - final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]        ; 0                 ; 6       ;
;      - final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]        ; 0                 ; 6       ;
;      - final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]        ; 0                 ; 6       ;
;      - final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]        ; 0                 ; 6       ;
; digital[0]                                                                         ;                   ;         ;
;      - final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]~feeder ; 1                 ; 6       ;
; digital[1]                                                                         ;                   ;         ;
;      - final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]        ; 0                 ; 6       ;
; digital[2]                                                                         ;                   ;         ;
;      - final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]~feeder ; 0                 ; 6       ;
; digital[3]                                                                         ;                   ;         ;
;      - final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]~feeder ; 0                 ; 6       ;
; digital[4]                                                                         ;                   ;         ;
; digital[5]                                                                         ;                   ;         ;
;      - final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]~feeder ; 0                 ; 6       ;
; digital[6]                                                                         ;                   ;         ;
;      - final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]~feeder ; 0                 ; 6       ;
; digital[7]                                                                         ;                   ;         ;
;      - final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]~feeder ; 1                 ; 6       ;
+------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                          ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                                                           ; PIN_88             ; 22      ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk                                                                           ; PIN_88             ; 27      ; Clock        ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][0][7]~1      ; LCCOMB_X22_Y11_N0  ; 8       ; Latch enable ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][10][7]~0     ; LCCOMB_X30_Y12_N16 ; 8       ; Latch enable ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][11][7]~0     ; LCCOMB_X22_Y11_N2  ; 8       ; Latch enable ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][12][7]~0     ; LCCOMB_X22_Y13_N0  ; 8       ; Latch enable ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][13][7]~0     ; LCCOMB_X1_Y11_N14  ; 8       ; Latch enable ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][14][7]~0     ; LCCOMB_X32_Y12_N24 ; 8       ; Latch enable ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][1][7]~0      ; LCCOMB_X22_Y13_N14 ; 8       ; Latch enable ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][2][7]~0      ; LCCOMB_X26_Y12_N30 ; 8       ; Latch enable ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][3][7]~0      ; LCCOMB_X18_Y18_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][4][7]~0      ; LCCOMB_X22_Y13_N2  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][5][7]~0      ; LCCOMB_X22_Y16_N14 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][6][7]~0      ; LCCOMB_X23_Y13_N26 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][7][7]~0      ; LCCOMB_X22_Y13_N6  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][8][7]~0      ; LCCOMB_X13_Y6_N14  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][9][7]~0      ; LCCOMB_X13_Y6_N6   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][0][7]~0     ; LCCOMB_X18_Y13_N22 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][10][7]~0    ; LCCOMB_X16_Y11_N14 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][11][7]~0    ; LCCOMB_X17_Y11_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][12][7]~0    ; LCCOMB_X13_Y10_N30 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][13][7]~0    ; LCCOMB_X13_Y11_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][14][7]~0    ; LCCOMB_X14_Y11_N8  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][1][7]~0     ; LCCOMB_X21_Y13_N22 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][2][7]~0     ; LCCOMB_X19_Y13_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][3][7]~0     ; LCCOMB_X18_Y13_N26 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][4][7]~0     ; LCCOMB_X13_Y13_N16 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][5][7]~0     ; LCCOMB_X12_Y13_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][6][7]~0     ; LCCOMB_X14_Y13_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][7][7]~0     ; LCCOMB_X11_Y13_N12 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][8][7]~0     ; LCCOMB_X16_Y12_N14 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][9][7]~0     ; LCCOMB_X17_Y12_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][0][7]~0     ; LCCOMB_X12_Y8_N14  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][10][7]~0    ; LCCOMB_X12_Y12_N14 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][11][7]~0    ; LCCOMB_X13_Y12_N14 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][12][7]~0    ; LCCOMB_X12_Y10_N26 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][13][7]~0    ; LCCOMB_X14_Y12_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][14][7]~0    ; LCCOMB_X11_Y12_N8  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][1][7]~0     ; LCCOMB_X14_Y10_N26 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][2][7]~0     ; LCCOMB_X13_Y8_N24  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][3][7]~0     ; LCCOMB_X14_Y10_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][4][7]~0     ; LCCOMB_X14_Y9_N14  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][5][7]~0     ; LCCOMB_X13_Y9_N18  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][6][7]~0     ; LCCOMB_X12_Y9_N22  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][7][7]~0     ; LCCOMB_X12_Y9_N14  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][8][7]~0     ; LCCOMB_X12_Y12_N12 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][9][7]~0     ; LCCOMB_X10_Y12_N30 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][0][7]~0     ; LCCOMB_X28_Y16_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][10][7]~0    ; LCCOMB_X30_Y12_N22 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][11][7]~0    ; LCCOMB_X30_Y11_N30 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][12][7]~0    ; LCCOMB_X30_Y13_N26 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][13][7]~0    ; LCCOMB_X29_Y11_N22 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][14][7]~0    ; LCCOMB_X29_Y13_N0  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][1][7]~0     ; LCCOMB_X24_Y16_N22 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][2][7]~0     ; LCCOMB_X23_Y16_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][3][7]~0     ; LCCOMB_X23_Y16_N30 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][4][7]~0     ; LCCOMB_X21_Y15_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][5][7]~0     ; LCCOMB_X22_Y15_N26 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][6][7]~0     ; LCCOMB_X23_Y15_N26 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][7][7]~0     ; LCCOMB_X21_Y15_N8  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][8][7]~0     ; LCCOMB_X28_Y13_N2  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][9][7]~0     ; LCCOMB_X30_Y11_N8  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][0][7]~2     ; LCCOMB_X24_Y15_N22 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][10][7]~2    ; LCCOMB_X22_Y12_N18 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][11][7]~2    ; LCCOMB_X22_Y11_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][12][7]~2    ; LCCOMB_X26_Y13_N14 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][13][7]~2    ; LCCOMB_X28_Y12_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][14][7]~2    ; LCCOMB_X25_Y13_N18 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][1][7]~2     ; LCCOMB_X24_Y13_N0  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][2][7]~2     ; LCCOMB_X25_Y12_N22 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][3][7]~2     ; LCCOMB_X24_Y15_N8  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][4][7]~2     ; LCCOMB_X18_Y12_N14 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][5][7]~2     ; LCCOMB_X22_Y12_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][6][7]~2     ; LCCOMB_X19_Y12_N16 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][7][7]~2     ; LCCOMB_X18_Y12_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][8][7]~2     ; LCCOMB_X26_Y12_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][9][7]~2     ; LCCOMB_X25_Y12_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][0][7]~0     ; LCCOMB_X25_Y17_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][10][7]~0    ; LCCOMB_X25_Y14_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][11][7]~0    ; LCCOMB_X30_Y14_N30 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][12][7]~0    ; LCCOMB_X30_Y15_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][13][7]~0    ; LCCOMB_X28_Y12_N26 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][14][7]~0    ; LCCOMB_X29_Y14_N10 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][1][7]~0     ; LCCOMB_X26_Y17_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][2][7]~0     ; LCCOMB_X26_Y14_N30 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][3][7]~0     ; LCCOMB_X25_Y17_N30 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][4][7]~0     ; LCCOMB_X25_Y16_N0  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][5][7]~0     ; LCCOMB_X30_Y16_N22 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][6][7]~0     ; LCCOMB_X26_Y16_N2  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][7][7]~0     ; LCCOMB_X29_Y16_N14 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][8][7]~0     ; LCCOMB_X24_Y14_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][9][7]~0     ; LCCOMB_X25_Y14_N30 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][0][7]~1      ; LCCOMB_X23_Y6_N26  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][10][7]~1     ; LCCOMB_X19_Y11_N8  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][11][7]~1     ; LCCOMB_X22_Y5_N14  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][12][7]~1     ; LCCOMB_X18_Y8_N20  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][13][7]~1     ; LCCOMB_X19_Y8_N18  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][14][7]~1     ; LCCOMB_X21_Y5_N26  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][1][7]~1      ; LCCOMB_X23_Y9_N4   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][2][7]~1      ; LCCOMB_X19_Y10_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][3][7]~1      ; LCCOMB_X18_Y11_N8  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][4][7]~1      ; LCCOMB_X18_Y10_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][5][7]~1      ; LCCOMB_X16_Y8_N4   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][6][7]~1      ; LCCOMB_X18_Y10_N8  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][7][7]~1      ; LCCOMB_X18_Y11_N14 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][8][7]~1      ; LCCOMB_X19_Y11_N14 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][9][7]~1      ; LCCOMB_X22_Y5_N30  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][0][7]~0      ; LCCOMB_X22_Y6_N8   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][10][7]~0     ; LCCOMB_X18_Y7_N30  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][11][7]~0     ; LCCOMB_X18_Y8_N30  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][12][7]~0     ; LCCOMB_X18_Y8_N14  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][13][7]~0     ; LCCOMB_X19_Y6_N10  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][14][7]~0     ; LCCOMB_X17_Y8_N26  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][1][7]~0      ; LCCOMB_X23_Y7_N22  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][2][7]~0      ; LCCOMB_X22_Y9_N0   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][3][7]~0      ; LCCOMB_X22_Y9_N14  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][4][7]~0      ; LCCOMB_X19_Y5_N8   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][5][7]~0      ; LCCOMB_X21_Y6_N22  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][6][7]~0      ; LCCOMB_X19_Y9_N22  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][7][7]~0      ; LCCOMB_X21_Y8_N4   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][8][7]~0      ; LCCOMB_X18_Y7_N12  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][9][7]~0      ; LCCOMB_X17_Y8_N8   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][0][7]~0      ; LCCOMB_X23_Y6_N18  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][10][7]~0     ; LCCOMB_X19_Y7_N6   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][11][7]~0     ; LCCOMB_X19_Y7_N30  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][12][7]~0     ; LCCOMB_X21_Y9_N14  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][13][7]~0     ; LCCOMB_X21_Y9_N4   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][14][7]~0     ; LCCOMB_X25_Y10_N26 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][1][7]~0      ; LCCOMB_X17_Y7_N14  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][2][7]~0      ; LCCOMB_X16_Y7_N10  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][3][7]~0      ; LCCOMB_X17_Y7_N30  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][4][7]~0      ; LCCOMB_X22_Y4_N14  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][5][7]~0      ; LCCOMB_X22_Y4_N8   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][6][7]~0      ; LCCOMB_X23_Y4_N4   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][7][7]~0      ; LCCOMB_X19_Y4_N8   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][8][7]~0      ; LCCOMB_X21_Y4_N8   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][9][7]~0      ; LCCOMB_X21_Y4_N14  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][0][7]~0      ; LCCOMB_X21_Y7_N16  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][10][7]~0     ; LCCOMB_X24_Y10_N30 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][11][7]~0     ; LCCOMB_X22_Y10_N30 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][12][7]~0     ; LCCOMB_X26_Y10_N26 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][13][7]~0     ; LCCOMB_X25_Y7_N4   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][14][7]~0     ; LCCOMB_X25_Y10_N2  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][1][7]~0      ; LCCOMB_X25_Y11_N28 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][2][7]~0      ; LCCOMB_X23_Y11_N26 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][3][7]~0      ; LCCOMB_X24_Y11_N22 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][4][7]~0      ; LCCOMB_X22_Y7_N16  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][5][7]~0      ; LCCOMB_X22_Y7_N12  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][6][7]~0      ; LCCOMB_X23_Y10_N12 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][7][7]~0      ; LCCOMB_X24_Y10_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][8][7]~0      ; LCCOMB_X21_Y11_N14 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][9][7]~0      ; LCCOMB_X22_Y10_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][0][7]~0      ; LCCOMB_X23_Y6_N6   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][10][7]~0     ; LCCOMB_X26_Y8_N22  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][11][7]~0     ; LCCOMB_X25_Y8_N14  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][12][7]~0     ; LCCOMB_X29_Y8_N16  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][13][7]~0     ; LCCOMB_X30_Y8_N4   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][14][7]~0     ; LCCOMB_X29_Y8_N22  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][1][7]~0      ; LCCOMB_X22_Y6_N4   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][2][7]~0      ; LCCOMB_X24_Y4_N26  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][3][7]~0      ; LCCOMB_X25_Y5_N14  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][4][7]~0      ; LCCOMB_X26_Y11_N2  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][5][7]~0      ; LCCOMB_X30_Y10_N30 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][6][7]~0      ; LCCOMB_X26_Y11_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][7][7]~0      ; LCCOMB_X29_Y8_N18  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][8][7]~0      ; LCCOMB_X26_Y9_N8   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][9][7]~0      ; LCCOMB_X26_Y9_N4   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][0][7]~0      ; LCCOMB_X21_Y7_N6   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][10][7]~0     ; LCCOMB_X24_Y7_N0   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][11][7]~0     ; LCCOMB_X26_Y7_N14  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][12][7]~0     ; LCCOMB_X26_Y8_N4   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][13][7]~0     ; LCCOMB_X28_Y8_N30  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][14][7]~0     ; LCCOMB_X26_Y7_N8   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][1][7]~0      ; LCCOMB_X26_Y4_N16  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][2][7]~0      ; LCCOMB_X24_Y6_N4   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][3][7]~0      ; LCCOMB_X25_Y6_N6   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][4][7]~0      ; LCCOMB_X21_Y11_N18 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][5][7]~0      ; LCCOMB_X29_Y7_N22  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][6][7]~0      ; LCCOMB_X21_Y11_N8  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][7][7]~0      ; LCCOMB_X29_Y7_N26  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][8][7]~0      ; LCCOMB_X24_Y5_N4   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][9][7]~0      ; LCCOMB_X24_Y5_N8   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][0][7]~0      ; LCCOMB_X29_Y6_N22  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][10][7]~0     ; LCCOMB_X23_Y5_N30  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][11][7]~0     ; LCCOMB_X22_Y8_N26  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][12][7]~0     ; LCCOMB_X28_Y7_N8   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][13][7]~0     ; LCCOMB_X28_Y7_N4   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][14][7]~0     ; LCCOMB_X24_Y9_N14  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][1][7]~0      ; LCCOMB_X28_Y10_N8  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][2][7]~0      ; LCCOMB_X28_Y6_N4   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][3][7]~0      ; LCCOMB_X23_Y11_N8  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][4][7]~0      ; LCCOMB_X26_Y6_N8   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][5][7]~0      ; LCCOMB_X26_Y6_N14  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][6][7]~0      ; LCCOMB_X25_Y5_N4   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][7][7]~0      ; LCCOMB_X25_Y4_N6   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][8][7]~0      ; LCCOMB_X23_Y5_N4   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][9][7]~0      ; LCCOMB_X23_Y5_N8   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][0][7]~0      ; LCCOMB_X19_Y18_N8  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][10][7]~0     ; LCCOMB_X21_Y17_N8  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][11][7]~0     ; LCCOMB_X21_Y14_N6  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][12][7]~0     ; LCCOMB_X22_Y14_N22 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][13][7]~0     ; LCCOMB_X19_Y14_N22 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][14][7]~0     ; LCCOMB_X22_Y14_N14 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][1][7]~0      ; LCCOMB_X19_Y17_N14 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][2][7]~0      ; LCCOMB_X21_Y18_N2  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][3][7]~0      ; LCCOMB_X23_Y18_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][4][7]~0      ; LCCOMB_X23_Y17_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][5][7]~0      ; LCCOMB_X23_Y17_N24 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][6][7]~0      ; LCCOMB_X24_Y18_N26 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][7][7]~0      ; LCCOMB_X23_Y18_N26 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][8][7]~0      ; LCCOMB_X21_Y17_N14 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][9][7]~0      ; LCCOMB_X22_Y17_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][0][7]~0      ; LCCOMB_X19_Y16_N22 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][10][7]~0     ; LCCOMB_X14_Y16_N16 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][11][7]~0     ; LCCOMB_X16_Y16_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][12][7]~0     ; LCCOMB_X18_Y16_N2  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][13][7]~0     ; LCCOMB_X18_Y15_N28 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][14][7]~0     ; LCCOMB_X18_Y16_N8  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][1][7]~0      ; LCCOMB_X19_Y16_N14 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][2][7]~0      ; LCCOMB_X21_Y16_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][3][7]~0      ; LCCOMB_X19_Y15_N4  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][4][7]~0      ; LCCOMB_X17_Y13_N26 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][5][7]~0      ; LCCOMB_X17_Y14_N8  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][6][7]~0      ; LCCOMB_X17_Y16_N18 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][7][7]~0      ; LCCOMB_X16_Y16_N14 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][8][7]~0      ; LCCOMB_X14_Y14_N2  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][9][7]~0      ; LCCOMB_X18_Y14_N24 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[8]~0    ; LCCOMB_X28_Y6_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|LessThan0~1             ; LCCOMB_X19_Y12_N2  ; 10      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|LessThan1~2             ; LCCOMB_X24_Y12_N30 ; 10      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|always0~0               ; LCCOMB_X28_Y9_N24  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; href                                                                          ; PIN_71             ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pll:vgapll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_2              ; 21      ; Clock        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; vgaController:vgaCont|LessThan0~1                                             ; LCCOMB_X11_Y10_N2  ; 10      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; vgaController:vgaCont|LessThan1~1                                             ; LCCOMB_X9_Y8_N16   ; 10      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; vgaController:vgaCont|always0~0                                               ; LCCOMB_X9_Y8_N6    ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                          ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                                                                           ; PIN_88             ; 27      ; 3                                    ; Global Clock         ; GCLK5            ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][0][7]~1      ; LCCOMB_X22_Y11_N0  ; 8       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][10][7]~0     ; LCCOMB_X30_Y12_N16 ; 8       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][11][7]~0     ; LCCOMB_X22_Y11_N2  ; 8       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][12][7]~0     ; LCCOMB_X22_Y13_N0  ; 8       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][13][7]~0     ; LCCOMB_X1_Y11_N14  ; 8       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][14][7]~0     ; LCCOMB_X32_Y12_N24 ; 8       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][1][7]~0      ; LCCOMB_X22_Y13_N14 ; 8       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][2][7]~0      ; LCCOMB_X26_Y12_N30 ; 8       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; pll:vgapll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_2              ; 21      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
+-------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                      ;
+----------------------------------------------------------------------------+---------+
; Name                                                                       ; Fan-Out ;
+----------------------------------------------------------------------------+---------+
; vgaController:vgaCont|Add3~2                                               ; 499     ;
; vgaController:vgaCont|Add3~0                                               ; 498     ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15]  ; 225     ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14]  ; 225     ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13]  ; 225     ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12]  ; 225     ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[11]  ; 225     ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[10]  ; 225     ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[9]   ; 225     ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[8]   ; 225     ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[1]              ; 129     ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[0]              ; 114     ;
; vgaController:vgaCont|Add3~4                                               ; 109     ;
; vgaController:vgaCont|r[2]~31                                              ; 105     ;
; vgaController:vgaCont|r[2]~30                                              ; 105     ;
; vgaController:vgaCont|r[2]~27                                              ; 105     ;
; vgaController:vgaCont|Add3~6                                               ; 94      ;
; vgaController:vgaCont|r[2]~26                                              ; 74      ;
; vgaController:vgaCont|r[2]~34                                              ; 73      ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|Decoder0~4       ; 60      ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|Decoder0~7       ; 46      ;
; vgaController:vgaCont|r[2]~23                                              ; 39      ;
; vgaController:vgaCont|r[2]~43                                              ; 38      ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|always0~3        ; 35      ;
; clk~input                                                                  ; 21      ;
; vgaController:vgaCont|r[2]~62                                              ; 21      ;
; vgaController:vgaCont|r[2]~20                                              ; 21      ;
; href~input                                                                 ; 20      ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|LessThan0~0      ; 16      ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|LessThan1~0      ; 16      ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|Add3~6               ; 16      ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|Add3~4               ; 16      ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|Add3~2               ; 16      ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|Add3~0               ; 16      ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|Decoder0~14      ; 15      ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|Decoder0~13      ; 15      ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|Decoder0~12      ; 15      ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|Decoder0~11      ; 15      ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][0][7]~0   ; 15      ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|Decoder0~10      ; 15      ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|Decoder0~9       ; 15      ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|Decoder0~8       ; 15      ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][11][7]~0  ; 14      ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][3][7]~0   ; 14      ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][7][7]~0   ; 14      ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][12][7]~0  ; 14      ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][0][7]~0   ; 14      ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][8][7]~0   ; 14      ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][4][7]~0   ; 14      ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][14][7]~0  ; 14      ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][2][7]~0   ; 14      ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][6][7]~0   ; 14      ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][10][7]~0  ; 14      ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][13][7]~0  ; 14      ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][1][7]~0   ; 14      ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][9][7]~0   ; 14      ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][5][7]~0   ; 14      ;
; vgaController:vgaCont|hcnt[2]                                              ; 12      ;
; vgaController:vgaCont|r[2]~17                                              ; 11      ;
; vgaController:vgaCont|r[2]~16                                              ; 11      ;
; vgaController:vgaCont|hcnt[1]                                              ; 11      ;
; vgaController:vgaCont|Add2~0                                               ; 11      ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|always0~0            ; 10      ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|LessThan1~2          ; 10      ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|LessThan0~1          ; 10      ;
; vgaController:vgaCont|always0~0                                            ; 10      ;
; vgaController:vgaCont|LessThan1~1                                          ; 10      ;
; vgaController:vgaCont|LessThan0~1                                          ; 10      ;
; vgaController:vgaCont|hcnt[0]                                              ; 10      ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|Add2~0               ; 9       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][11][7]~2 ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][3][7]~2  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][7][7]~2  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][12][7]~2 ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][0][7]~2  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][4][7]~2  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][8][7]~2  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][13][7]~2 ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][1][7]~2  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][5][7]~2  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][9][7]~2  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][14][7]~2 ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][2][7]~2  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][6][7]~2  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][10][7]~2 ; 8       ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[8]~0 ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][11][7]~0 ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][3][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][7][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][12][7]~0 ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][0][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][4][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][8][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][13][7]~0 ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][1][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][5][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][9][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][14][7]~0 ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][2][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][10][7]~0 ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][6][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][11][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][3][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][7][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][12][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][0][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][4][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][8][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][13][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][1][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][5][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][9][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][14][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][2][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][10][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][6][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][11][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][3][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][7][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][12][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][0][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][4][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][8][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][13][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][1][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][5][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][9][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][14][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][2][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][10][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][6][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][11][7]~0 ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][3][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][7][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][12][7]~0 ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][0][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][4][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][8][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][14][7]~0 ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][2][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][6][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][10][7]~0 ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][13][7]~0 ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][1][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][9][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][5][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][3][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][7][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][8][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][4][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][6][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][9][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][5][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][11][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][3][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][7][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][12][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][0][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][8][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][4][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][14][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][2][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][6][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][10][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][13][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][1][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][9][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][5][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][11][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][3][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][7][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][12][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][0][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][8][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][4][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][14][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][2][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][6][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][10][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][13][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][1][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][9][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][5][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][11][7]~1  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][3][7]~1   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][7][7]~1   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][12][7]~1  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][0][7]~1   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][4][7]~1   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][8][7]~1   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][13][7]~1  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][1][7]~1   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][5][7]~1   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][9][7]~1   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][14][7]~1  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][2][7]~1   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][10][7]~1  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][6][7]~1   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][11][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][3][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][7][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][12][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][0][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][4][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][8][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][13][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][1][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][5][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][9][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][14][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][2][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][10][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][6][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][11][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][3][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][7][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][12][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][0][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][4][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][8][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][13][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][1][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][5][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][9][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][14][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][2][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][10][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][6][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][11][7]~0 ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][3][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][7][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][12][7]~0 ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][0][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][4][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][8][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][14][7]~0 ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][2][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][6][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][10][7]~0 ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][13][7]~0 ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][1][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][5][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][9][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][11][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][3][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][7][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][12][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][0][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][8][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][4][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][14][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][2][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][6][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][10][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][13][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][1][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][9][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][5][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][11][7]~0 ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][3][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][7][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][12][7]~0 ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][0][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][8][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][4][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][14][7]~0 ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][2][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][6][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][10][7]~0 ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][13][7]~0 ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][1][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][9][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][5][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][11][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][3][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][7][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][12][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][0][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][8][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][4][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][14][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][2][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][6][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][10][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][13][7]~0  ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][1][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][9][7]~0   ; 8       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][5][7]~0   ; 8       ;
; videoGen:videoGen|pixel~4                                                  ; 8       ;
; vgaController:vgaCont|valid~2                                              ; 8       ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[2]              ; 8       ;
; vgaController:vgaCont|r[2]~165                                             ; 7       ;
; vgaController:vgaCont|vcnt[9]                                              ; 7       ;
; vgaController:vgaCont|r[2]~6                                               ; 6       ;
; vgaController:vgaCont|r[1]~13                                              ; 5       ;
; vgaController:vgaCont|vcnt[1]                                              ; 5       ;
; vgaController:vgaCont|vcnt[2]                                              ; 5       ;
; vgaController:vgaCont|vcnt[4]                                              ; 5       ;
; vgaController:vgaCont|vcnt[3]                                              ; 5       ;
; vgaController:vgaCont|hcnt[6]                                              ; 5       ;
; vgaController:vgaCont|hcnt[5]                                              ; 5       ;
; vgaController:vgaCont|hcnt[9]                                              ; 5       ;
; vgaController:vgaCont|hcnt[8]                                              ; 5       ;
; vgaController:vgaCont|hcnt[7]                                              ; 5       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|Decoder0~5       ; 4       ;
; vgaController:vgaCont|r[1]~170                                             ; 4       ;
; vgaController:vgaCont|r[1]~7                                               ; 4       ;
; vgaController:vgaCont|LessThan9~0                                          ; 4       ;
; vgaController:vgaCont|hsync~1                                              ; 4       ;
; vgaController:vgaCont|vcnt[0]                                              ; 4       ;
; vgaController:vgaCont|vcnt[8]                                              ; 4       ;
; vgaController:vgaCont|vcnt[7]                                              ; 4       ;
; vgaController:vgaCont|vcnt[6]                                              ; 4       ;
; vgaController:vgaCont|vcnt[5]                                              ; 4       ;
; vgaController:vgaCont|hcnt[4]                                              ; 4       ;
; vgaController:vgaCont|hcnt[3]                                              ; 4       ;
; vgaController:vgaCont|r[6]~1075                                            ; 3       ;
; vgaController:vgaCont|r[4]~1074                                            ; 3       ;
; vgaController:vgaCont|r[7]~1073                                            ; 3       ;
; vgaController:vgaCont|r[5]~773                                             ; 3       ;
; vgaController:vgaCont|r[3]~473                                             ; 3       ;
; vgaController:vgaCont|r[2]~323                                             ; 3       ;
; vgaController:vgaCont|r[2]~172                                             ; 3       ;
; vgaController:vgaCont|r[1]~171                                             ; 3       ;
; vgaController:vgaCont|r[2]~5                                               ; 3       ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|vcnt[9]              ; 3       ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|vcnt[8]              ; 3       ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|vcnt[7]              ; 3       ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|vcnt[6]              ; 3       ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|vcnt[5]              ; 3       ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|vcnt[0]              ; 3       ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|vcnt[1]              ; 3       ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|vcnt[2]              ; 3       ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|vcnt[3]              ; 3       ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|vcnt[4]              ; 3       ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[9]              ; 3       ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[8]              ; 3       ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[7]              ; 3       ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[6]              ; 3       ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[5]              ; 3       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][11][7]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][8][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][9][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][10][7]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][14][7]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][12][7]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][13][7]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][3][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][0][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][2][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][1][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][11][7]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][8][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][10][7]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][9][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][14][7]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][12][7]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][13][7]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][7][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][4][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][5][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][6][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][11][7]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][8][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][9][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][10][7]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][14][7]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][12][7]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][13][7]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][3][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][0][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][2][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][1][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][7][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][4][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][5][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][6][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][3][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][0][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][2][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][1][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][7][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][4][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][5][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][6][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][11][7]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][8][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][10][7]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][9][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][14][7]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][12][7]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][13][7]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][3][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][0][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][1][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][2][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][7][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][4][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][6][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][5][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][11][7]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][8][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][9][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][10][7]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][14][7]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][12][7]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][13][7]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][3][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][0][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][1][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][2][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][11][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][8][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][10][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][9][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][14][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][12][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][13][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][3][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][0][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][1][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][2][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][11][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][8][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][9][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][10][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][14][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][12][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][13][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][7][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][4][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][6][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][5][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][7][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][4][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][6][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][5][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][3][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][0][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][2][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][1][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][11][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][8][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][10][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][9][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][14][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][12][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][13][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][3][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][0][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][1][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][2][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][7][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][4][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][6][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][5][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][11][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][8][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][9][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][10][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][14][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][12][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][13][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][3][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][0][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][1][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][2][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][7][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][4][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][6][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][5][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][11][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][8][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][10][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][9][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][14][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][12][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][13][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][3][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][0][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][1][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][2][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][11][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][8][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][9][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][10][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][14][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][12][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][13][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][7][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][4][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][6][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][5][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][3][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][0][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][1][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][2][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][11][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][8][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][10][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][9][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][14][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][12][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][13][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][3][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][0][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][1][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][2][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][7][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][4][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][6][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][5][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][11][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][8][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][9][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][10][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][14][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][12][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][13][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][3][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][0][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][1][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][2][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][11][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][8][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][10][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][9][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][14][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][12][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][13][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][3][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][0][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][1][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][2][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][11][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][8][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][9][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][10][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][14][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][12][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][13][7]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][7][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][4][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][6][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][5][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][7][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][4][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][6][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][5][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][7][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][4][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][6][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][5][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][7][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][4][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][5][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][6][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][3][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][0][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][2][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][1][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][7][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][4][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][5][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][6][7]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][3][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][0][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][2][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][1][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][7][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][4][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][5][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][6][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][11][6]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][8][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][10][6]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][9][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][14][6]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][12][6]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][13][6]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][3][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][0][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][1][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][2][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][7][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][4][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][6][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][5][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][11][6]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][8][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][9][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][10][6]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][14][6]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][12][6]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][13][6]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][11][6]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][8][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][10][6]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][9][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][14][6]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][12][6]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][13][6]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][3][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][0][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][1][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][2][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][7][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][4][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][6][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][5][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][3][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][0][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][1][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][2][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][7][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][4][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][6][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][5][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][11][6]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][8][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][9][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][10][6]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][14][6]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][12][6]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][13][6]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][3][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][0][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][2][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][1][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][11][6]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][8][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][10][6]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][9][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][14][6]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][12][6]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][13][6]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][7][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][4][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][5][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][6][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][3][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][0][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][2][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][1][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][7][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][4][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][5][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][6][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][11][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][8][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][9][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][10][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][14][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][12][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][13][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][3][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][0][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][2][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][1][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][7][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][4][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][5][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][6][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][11][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][8][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][10][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][9][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][14][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][12][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][13][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][3][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][0][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][1][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][2][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][7][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][4][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][6][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][5][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][11][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][8][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][9][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][10][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][14][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][12][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][13][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][3][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][0][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][2][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][1][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][11][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][8][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][10][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][9][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][14][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][12][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][13][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][7][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][4][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][5][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][6][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][3][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][0][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][2][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][1][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][11][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][8][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][9][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][10][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][14][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][12][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][13][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][3][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][0][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][2][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][1][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][7][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][4][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][5][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][6][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][11][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][8][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][10][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][9][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][14][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][12][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][13][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][7][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][4][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][5][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][6][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][3][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][0][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][2][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][1][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][11][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][8][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][9][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][10][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][14][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][12][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][13][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][3][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][0][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][2][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][1][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][11][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][8][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][10][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][9][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][14][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][12][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][13][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][7][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][4][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][5][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][6][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][3][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][0][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][2][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][1][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][7][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][4][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][5][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][6][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][11][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][8][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][9][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][10][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][14][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][12][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][13][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][3][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][0][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][2][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][1][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][7][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][4][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][5][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][6][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][11][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][8][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][10][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][9][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][14][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][12][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][13][6]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][7][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][4][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][5][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][6][6]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][11][5]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][8][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][9][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][10][5]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][14][5]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][12][5]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][13][5]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][3][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][0][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][2][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][1][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][11][5]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][8][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][10][5]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][9][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][14][5]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][12][5]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][13][5]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][7][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][4][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][5][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[13][6][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][11][5]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][8][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][9][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][10][5]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][14][5]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][12][5]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][13][5]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][3][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][0][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][2][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][1][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][7][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][4][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][5][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[14][6][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][3][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][0][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][2][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][1][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][7][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][4][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][5][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[12][6][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][11][5]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][8][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][10][5]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][9][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][14][5]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][12][5]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][13][5]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][3][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][0][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][1][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][2][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][7][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][4][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][6][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[11][5][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][11][5]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][8][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][9][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][10][5]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][14][5]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][12][5]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][13][5]   ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][3][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][0][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][1][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][2][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][11][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][8][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][10][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][9][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][14][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][12][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][13][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][3][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][0][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][1][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][2][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][11][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][8][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][9][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][10][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][14][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][12][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][13][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][7][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][4][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][6][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[9][5][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][7][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][4][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][6][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[10][5][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][3][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][0][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][2][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[8][1][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][11][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][8][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][10][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][9][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][14][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][12][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][13][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][3][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][0][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][1][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][2][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][7][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][4][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][6][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][5][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][11][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][8][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][9][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][10][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][14][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][12][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][13][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][3][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][0][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][1][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][2][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][7][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][4][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][6][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[6][5][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][11][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][8][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][10][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][9][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][14][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][12][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][13][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][3][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][0][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][1][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][2][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][11][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][8][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][9][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][10][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][14][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][12][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][13][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][7][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][4][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][6][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[5][5][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][3][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][0][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][1][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][2][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][11][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][8][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][10][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][9][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][14][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][12][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][13][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][3][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][0][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][1][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][2][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][7][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][4][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][6][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[3][5][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][11][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][8][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][9][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][10][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][14][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][12][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][13][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][3][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][0][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][1][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][2][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][11][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][8][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][10][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][9][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][14][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][12][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][13][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][3][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][0][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][1][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][2][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][11][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][8][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][9][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][10][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][14][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][12][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][13][5]    ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][7][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][4][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][6][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[1][5][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][7][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][4][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][6][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[2][5][5]     ; 2       ;
; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][7][5]     ; 2       ;
+----------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 5,946 / 32,401 ( 18 % ) ;
; C16 interconnects          ; 97 / 1,326 ( 7 % )      ;
; C4 interconnects           ; 3,720 / 21,816 ( 17 % ) ;
; Direct links               ; 572 / 32,401 ( 2 % )    ;
; Global clocks              ; 10 / 10 ( 100 % )       ;
; Local interconnects        ; 2,452 / 10,320 ( 24 % ) ;
; R24 interconnects          ; 136 / 1,289 ( 11 % )    ;
; R4 interconnects           ; 4,579 / 28,186 ( 16 % ) ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.73) ; Number of LABs  (Total = 250) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 10                            ;
; 2                                           ; 3                             ;
; 3                                           ; 5                             ;
; 4                                           ; 1                             ;
; 5                                           ; 0                             ;
; 6                                           ; 2                             ;
; 7                                           ; 3                             ;
; 8                                           ; 3                             ;
; 9                                           ; 3                             ;
; 10                                          ; 4                             ;
; 11                                          ; 10                            ;
; 12                                          ; 8                             ;
; 13                                          ; 17                            ;
; 14                                          ; 13                            ;
; 15                                          ; 24                            ;
; 16                                          ; 144                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.12) ; Number of LABs  (Total = 250) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 15                            ;
; 1 Clock enable                     ; 11                            ;
; 1 Sync. clear                      ; 4                             ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 13.98) ; Number of LABs  (Total = 250) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 10                            ;
; 2                                            ; 3                             ;
; 3                                            ; 4                             ;
; 4                                            ; 1                             ;
; 5                                            ; 1                             ;
; 6                                            ; 2                             ;
; 7                                            ; 3                             ;
; 8                                            ; 3                             ;
; 9                                            ; 3                             ;
; 10                                           ; 3                             ;
; 11                                           ; 9                             ;
; 12                                           ; 6                             ;
; 13                                           ; 18                            ;
; 14                                           ; 12                            ;
; 15                                           ; 25                            ;
; 16                                           ; 134                           ;
; 17                                           ; 2                             ;
; 18                                           ; 4                             ;
; 19                                           ; 2                             ;
; 20                                           ; 1                             ;
; 21                                           ; 2                             ;
; 22                                           ; 1                             ;
; 23                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.06) ; Number of LABs  (Total = 250) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 11                            ;
; 2                                                ; 9                             ;
; 3                                                ; 8                             ;
; 4                                                ; 9                             ;
; 5                                                ; 11                            ;
; 6                                                ; 12                            ;
; 7                                                ; 13                            ;
; 8                                                ; 22                            ;
; 9                                                ; 19                            ;
; 10                                               ; 16                            ;
; 11                                               ; 12                            ;
; 12                                               ; 20                            ;
; 13                                               ; 14                            ;
; 14                                               ; 8                             ;
; 15                                               ; 24                            ;
; 16                                               ; 39                            ;
; 17                                               ; 2                             ;
; 18                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.79) ; Number of LABs  (Total = 250) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 4                             ;
; 3                                            ; 1                             ;
; 4                                            ; 6                             ;
; 5                                            ; 1                             ;
; 6                                            ; 2                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 2                             ;
; 10                                           ; 6                             ;
; 11                                           ; 11                            ;
; 12                                           ; 5                             ;
; 13                                           ; 23                            ;
; 14                                           ; 7                             ;
; 15                                           ; 4                             ;
; 16                                           ; 7                             ;
; 17                                           ; 6                             ;
; 18                                           ; 6                             ;
; 19                                           ; 9                             ;
; 20                                           ; 10                            ;
; 21                                           ; 10                            ;
; 22                                           ; 6                             ;
; 23                                           ; 13                            ;
; 24                                           ; 7                             ;
; 25                                           ; 7                             ;
; 26                                           ; 15                            ;
; 27                                           ; 9                             ;
; 28                                           ; 11                            ;
; 29                                           ; 13                            ;
; 30                                           ; 7                             ;
; 31                                           ; 15                            ;
; 32                                           ; 23                            ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 40        ; 0            ; 40        ; 0            ; 0            ; 40        ; 40        ; 0            ; 40        ; 40        ; 0            ; 29           ; 0            ; 0            ; 11           ; 0            ; 29           ; 11           ; 0            ; 0            ; 0            ; 29           ; 0            ; 0            ; 0            ; 0            ; 0            ; 40        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 40           ; 0         ; 40           ; 40           ; 0         ; 0         ; 40           ; 0         ; 0         ; 40           ; 11           ; 40           ; 40           ; 29           ; 40           ; 11           ; 29           ; 40           ; 40           ; 40           ; 11           ; 40           ; 40           ; 40           ; 40           ; 40           ; 0         ; 40           ; 40           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; vref               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; xclk               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vgaclk             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hsync              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vsync              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sync_b             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r[7]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; g[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; g[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; g[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; g[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; g[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; g[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; g[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; g[7]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b[7]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; href               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digital[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digital[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digital[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digital[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digital[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digital[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digital[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digital[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                           ;
+-----------------+-------------------------------------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)                                              ; Delay Added in ns ;
+-----------------+-------------------------------------------------------------------+-------------------+
; clk             ; clk,final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[0] ; 1184.5            ;
+-----------------+-------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                           ;
+---------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
; Source Register                                                           ; Destination Register                                                    ; Delay Added in ns ;
+---------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[8]  ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][12][0] ; 2.947             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[10] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][12][2] ; 2.933             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][14][4] ; 2.871             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][10][4] ; 2.836             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[9]  ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][14][1] ; 2.835             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[10] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][13][2] ; 2.804             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][14][6] ; 2.776             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[9]  ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][10][1] ; 2.759             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[8]  ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][13][0] ; 2.746             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][10][7] ; 2.744             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][10][6] ; 2.705             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[11] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][13][3] ; 2.670             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][12][5] ; 2.625             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[9]  ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][12][1] ; 2.600             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][12][6] ; 2.600             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][11][4] ; 2.591             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][14][5] ; 2.571             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[8]  ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][11][0] ; 2.562             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[10] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][14][2] ; 2.532             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[9]  ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][11][1] ; 2.515             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][12][4] ; 2.488             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][13][4] ; 2.465             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][13][5] ; 2.464             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[10] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][10][2] ; 2.461             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][1][4]  ; 2.457             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[8]  ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][1][0]  ; 2.453             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[8]  ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][10][0] ; 2.447             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[9]  ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][13][1] ; 2.436             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][14][7] ; 2.434             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[8]  ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][2][0]  ; 2.399             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[9]  ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][1][1]  ; 2.371             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[11] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][10][3] ; 2.362             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][10][5] ; 2.342             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[8]  ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][14][0] ; 2.304             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][0][4]  ; 2.292             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][1][6]  ; 2.266             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][13][7] ; 2.262             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][1][5]  ; 2.252             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[9]  ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][2][1]  ; 2.235             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[10] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][11][2] ; 2.222             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][2][6]  ; 2.212             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[11] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][1][3]  ; 2.210             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][2][5]  ; 2.198             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][13][6] ; 2.180             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[11] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][12][3] ; 2.179             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[11] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][14][3] ; 2.179             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][11][7] ; 2.170             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[9]  ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][0][1]  ; 2.167             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][12][7] ; 2.157             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][11][6] ; 2.141             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[11] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][11][3] ; 2.117             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][2][4]  ; 2.115             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[8]  ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][0][0]  ; 2.103             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][11][5] ; 2.097             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][0][6]  ; 2.092             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[10] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][1][2]  ; 2.090             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][1][7]  ; 2.074             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[10] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][2][2]  ; 2.036             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[11] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][2][3]  ; 2.031             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][2][7]  ; 2.020             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][0][5]  ; 1.882             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[11] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][0][3]  ; 1.840             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[10] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][0][2]  ; 1.718             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[0]             ; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[0]           ; 1.704             ;
; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][0][7]  ; 1.702             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[1]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][8][3]  ; 1.531             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[9]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][8][3]  ; 1.531             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[0]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][8][3]  ; 1.531             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[2]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][8][3]  ; 1.531             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[3]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][8][3]  ; 1.531             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[4]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][8][3]  ; 1.531             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[5]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][8][3]  ; 1.531             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[6]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][8][3]  ; 1.531             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[7]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][8][3]  ; 1.531             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[8]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][8][3]  ; 1.531             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|vcnt[4]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][8][3]  ; 1.531             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|vcnt[9]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][8][3]  ; 1.531             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|vcnt[0]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][8][3]  ; 1.531             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|vcnt[1]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][8][3]  ; 1.531             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|vcnt[2]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][8][3]  ; 1.531             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|vcnt[3]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][8][3]  ; 1.531             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|vcnt[5]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][8][3]  ; 1.531             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|vcnt[6]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][8][3]  ; 1.531             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|vcnt[7]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][8][3]  ; 1.531             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|vcnt[8]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[4][8][3]  ; 1.531             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[1]             ; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[1]           ; 1.485             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[0]             ; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[1]           ; 1.485             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[1]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][3][6]  ; 1.481             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[9]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][3][6]  ; 1.481             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[0]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][3][6]  ; 1.481             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[2]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][3][6]  ; 1.481             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[3]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][3][6]  ; 1.481             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[4]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][3][6]  ; 1.481             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[5]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][3][6]  ; 1.481             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[6]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][3][6]  ; 1.481             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[7]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][3][6]  ; 1.481             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[8]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][3][6]  ; 1.481             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|vcnt[4]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][3][6]  ; 1.481             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|vcnt[9]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][3][6]  ; 1.481             ;
; final_project_fpga:final_project_fpga|xyCoord:xyCoord|vcnt[0]             ; final_project_fpga:final_project_fpga|makeArray:makeArray|mem[7][3][6]  ; 1.481             ;
+---------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.0 Build 178 05/31/2012 SJ Web Edition
    Info: Processing started: Sat Nov 22 20:42:39 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off ew -c vgacam
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP3C5E144C8 for design "vgacam"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15536): Implemented PLL "pll:vgapll|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone III PLL type, but with warnings
    Warning (15567): Can't achieve requested Medium bandwidth type; current PLL requires a bandwidth value of between 0.500 Mhz and 2.000 Mhz -- achieved bandwidth of 0.45 MHz to 0.98 MHz
    Info (15099): Implementing clock multiplication of 17, clock division of 27, and phase shift of 0 degrees (0 ps) for pll:vgapll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C10E144C8 is compatible
    Info (176445): Device EP3C16E144C8 is compatible
    Info (176445): Device EP3C25E144C8 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): TimeQuest Timing Analyzer is analyzing 1800 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vgacam.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN 88 (CLK7, DIFFCLK_3n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G5
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[1]
        Info (176357): Destination node final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[2]
        Info (176357): Destination node final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[3]
        Info (176357): Destination node final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[5]
        Info (176357): Destination node final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[6]
        Info (176357): Destination node final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[7]
        Info (176357): Destination node final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[8]
        Info (176357): Destination node final_project_fpga:final_project_fpga|xyCoord:xyCoord|hcnt[9]
        Info (176357): Destination node final_project_fpga:final_project_fpga|xyCoord:xyCoord|vcnt[0]
        Info (176357): Destination node final_project_fpga:final_project_fpga|xyCoord:xyCoord|vcnt[1]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node pll:vgapll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL2E0
Info (176353): Automatically promoted node final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][0][7]~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][10][7]~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][11][7]~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][12][7]~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][13][7]~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][14][7]~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][1][7]~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node final_project_fpga:final_project_fpga|makeArray:makeArray|mem[0][2][7]~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170089): 2e+03 ns of routing delay (approximately 7.2% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 12% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 24% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:29
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (144001): Generated suppressed messages file H:/lab7_mps/terribleHardware/vgacam.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 553 megabytes
    Info: Processing ended: Sat Nov 22 20:43:23 2014
    Info: Elapsed time: 00:00:44
    Info: Total CPU time (on all processors): 00:00:51


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in H:/lab7_mps/terribleHardware/vgacam.fit.smsg.


