AR mux behavioral C:/Users/ja/Desktop/work/FPGA/projekty/ALU/MUX.vhd sub00/vhpl13 1548083544
AR out_vga behavioral C:/Users/ja/Desktop/work/FPGA/projekty/ALU/OUT_VGA.vhd sub00/vhpl07 1548083548
AR core_m2 behavioral C:/Users/ja/Desktop/work/FPGA/projekty/ALU/CORE_M2.vhd sub00/vhpl03 1548083534
EN db NULL C:/Users/ja/Desktop/work/FPGA/projekty/ALU/DB.vhd sub00/vhpl18 1548083535
EN core_m2 NULL C:/Users/ja/Desktop/work/FPGA/projekty/ALU/CORE_M2.vhd sub00/vhpl02 1548083533
EN dce_q816 NULL C:/Users/ja/Desktop/work/FPGA/projekty/ALU/DCE_Q816.vhd sub00/vhpl22 1548083553
EN logic NULL C:/Users/ja/Desktop/work/FPGA/projekty/ALU/Logic.vhd sub00/vhpl20 1548083541
EN ir NULL C:/Users/ja/Desktop/work/FPGA/projekty/ALU/IR.vhd sub00/vhpl16 1548083539
EN pc NULL C:/Users/ja/Desktop/work/FPGA/projekty/ALU/PC.vhd sub00/vhpl14 1548083549
AR db behavioral C:/Users/ja/Desktop/work/FPGA/projekty/ALU/DB.vhd sub00/vhpl19 1548083536
EN out_vga NULL C:/Users/ja/Desktop/work/FPGA/projekty/ALU/OUT_VGA.vhd sub00/vhpl06 1548083547
AR dce_q816 behavioral C:/Users/ja/Desktop/work/FPGA/projekty/ALU/DCE_Q816.vhd sub00/vhpl23 1548083554
AR ir behavioral C:/Users/ja/Desktop/work/FPGA/projekty/ALU/IR.vhd sub00/vhpl17 1548083540
AR logic structural C:/Users/ja/Desktop/work/FPGA/projekty/ALU/Logic.vhd sub00/vhpl21 1548083542
AR out_reg behavioral C:/Users/ja/Desktop/work/FPGA/projekty/ALU/OUT_REG.vhd sub00/vhpl05 1548083546
EN mux NULL C:/Users/ja/Desktop/work/FPGA/projekty/ALU/MUX.vhd sub00/vhpl12 1548083543
AR alu behavioral C:/Users/ja/Desktop/work/FPGA/projekty/ALU/ALU.vhd sub00/vhpl01 1548083532
EN in_reg NULL C:/Users/ja/Desktop/work/FPGA/projekty/ALU/IN_REG.vhd sub00/vhpl10 1548083537
EN rar NULL C:/Users/ja/Desktop/work/FPGA/projekty/ALU/RAR.vhd sub00/vhpl08 1548083551
AR pc behavioral C:/Users/ja/Desktop/work/FPGA/projekty/ALU/PC.vhd sub00/vhpl15 1548083550
AR rar behavioral C:/Users/ja/Desktop/work/FPGA/projekty/ALU/RAR.vhd sub00/vhpl09 1548083552
EN out_reg NULL C:/Users/ja/Desktop/work/FPGA/projekty/ALU/OUT_REG.vhd sub00/vhpl04 1548083545
AR in_reg behavioral C:/Users/ja/Desktop/work/FPGA/projekty/ALU/IN_REG.vhd sub00/vhpl11 1548083538
EN alu NULL C:/Users/ja/Desktop/work/FPGA/projekty/ALU/ALU.vhd sub00/vhpl00 1548083531
