41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 92 10 0 \NUL
Zhu, Jessie
22 12 54 56 34 0 \NUL
jelzhu
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 652 371 655 404
1 718 371 721 404
1 478 371 481 404
1 544 371 547 404
1 364 371 367 404
1 298 371 301 404
1 218 74 259 74
1 259 80 230 98
1 259 86 242 122
1 259 92 254 146
1 374 74 415 74
1 415 80 386 98
1 415 86 398 122
1 415 92 410 146
1 530 74 571 74
1 571 80 542 98
1 571 86 554 122
1 571 92 566 146
1 686 74 727 74
1 727 80 698 98
1 727 86 710 122
1 727 92 722 146
1 692 230 733 230
1 733 236 704 254
1 733 242 716 278
1 733 248 728 302
1 61 200 52 167
1 67 404 58 371
1 380 230 421 230
1 421 236 392 254
1 421 242 404 278
1 421 248 416 302
1 151 500 116 500
1 139 524 116 506
1 133 548 116 512
1 121 572 116 518
1 218 230 259 230
1 259 236 230 254
1 259 242 242 278
1 259 248 254 302
1 61 284 52 263
1 536 230 577 230
1 577 236 548 254
1 577 242 560 278
1 577 248 572 302
38 2
19 24 318 83 299 0
wadr_1
19 24 300 83 281 0
wadr_0
19 29 274 88 255 0
adr2_1
19 29 256 88 237 0
adr2_0
19 29 226 88 207 0
adr1_1
19 29 208 88 189 0
adr1_0
19 30 176 89 157 0
sel
19 30 158 89 139 0
update
19 30 140 89 121 0
clear
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 18 480 388 460 0 \NUL
These are only present so circuit simulates without error
22 18 504 290 484 0 \NUL
Remove these once logic is implemented
22 18 528 266 508 0 \NUL
You are permitted to modify this page
19 29 390 88 371 0
kpad_1
19 29 372 88 353 0
kpad_2
19 29 354 88 335 0
kpad_3
19 29 408 88 389 0
kpad_0
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 92 10 0 \NUL
Zhu, Jessie
22 12 54 56 34 0 \NUL
jelzhu
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 216 186 537 166 0 \NUL
IGNORE THIS PAGE, CIRCUIT START NEXT PAGE
38 3
22 264 30 567 10 0 \NUL
Selector (MUX, for ALU output or keypad input)
31 144 216 193 131 0 2
31 144 312 193 227 0 2
31 144 408 193 323 0 2
31 144 504 193 419 0 2
19 42 378 101 359 0
kpad_1
19 42 282 101 263 0
kpad_2
19 42 186 101 167 0
kpad_3
19 48 474 107 455 0
kpad_0
19 42 402 101 383 0
sel
19 42 210 101 191 0
sel
19 42 306 101 287 0
sel
19 48 498 107 479 0
sel
19 42 258 101 239 0
alu_2
19 42 162 101 143 0
alu_3
19 48 450 107 431 0
alu_0
19 42 354 101 335 0
alu_1
20 276 180 335 161 0
reg_3
20 276 276 335 257 0
reg_2
20 276 468 335 449 0
reg_0
20 276 372 335 353 0
reg_1
14 84 234 133 185
14 90 330 139 281
14 84 426 133 377
14 78 534 127 485
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 92 10 0 \NUL
Zhu, Jessie
22 12 54 56 34 0 \NUL
jelzhu
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 396 162 705 142 0 \NUL
The mux decides whether the ALU output or the
22 396 186 725 166 0 \NUL
keypad input is going to be passed to all registers
22 396 210 661 190 0 \NUL
for updating, based on the select switch.
22 396 276 697 256 0 \NUL
Each binary bit has an individual mux to pass
22 396 300 556 280 0 \NUL
on the correct bit value. 
1 98 200 145 200
1 98 296 145 296
1 145 176 98 176
1 98 272 145 272
1 98 368 145 368
1 104 464 145 464
1 98 392 145 392
1 104 488 145 488
1 98 152 145 170
1 98 248 145 266
1 98 344 145 362
1 104 440 145 458
1 277 170 190 170
1 277 266 190 266
1 277 362 190 362
1 277 458 190 458
1 130 209 145 212
1 136 305 145 308
1 130 401 145 404
1 145 500 124 509
38 4
22 324 30 477 10 0 \NUL
Updating Register (1/2)
20 732 138 791 119 0
reg1_3
20 732 258 791 239 0
reg1_2
20 732 378 791 359 0
reg1_1
20 732 510 791 491 0
reg1_0
24 192 180 241 108 1 1 1
20 252 138 311 119 0
reg0_3
20 252 258 311 239 0
reg0_2
20 252 378 311 359 0
reg0_1
20 252 510 311 491 0
reg0_0
24 192 300 241 228 1 1 1
24 192 420 241 348 1 1 1
24 198 552 247 480 1 1 1
15 156 138 205 89
15 156 246 205 197
15 162 366 211 317
15 156 504 205 455
5 150 450 199 401 0
19 84 474 143 455 0
clear
5 162 582 211 533 0
19 96 594 155 575 0
clear
5 138 210 187 161 0
19 78 228 137 209 0
clear
5 144 336 193 287 0
19 90 348 149 329 0
clear
19 12 132 71 113 0
reg_3
19 12 252 71 233 0
reg_2
19 12 372 71 353 0
reg_1
19 12 498 71 479 0
reg_0
19 12 156 71 137 0
update
3 138 174 187 125 1 0
19 12 204 71 185 0
wadr_1
19 12 180 71 161 0
wadr_0
5 84 180 133 131 0
5 72 210 121 161 0
19 12 396 71 377 0
update
3 138 414 187 365 1 0
19 12 444 71 425 0
wadr_1
19 12 420 71 401 0
wadr_0
5 72 432 121 383 0
5 90 456 139 407 0
19 12 276 71 257 0
update
3 138 294 187 245 1 0
19 12 324 71 305 0
wadr_1
19 12 300 71 281 0
wadr_0
5 72 312 121 263 0
5 90 336 139 287 0
19 12 522 71 503 0
update
3 126 552 175 503 1 0
19 12 570 71 551 0
wadr_1
19 12 546 71 527 0
wadr_0
5 72 552 121 503 0
5 84 582 133 533 0
24 672 180 721 108 1 1 1
24 672 300 721 228 1 1 1
24 672 420 721 348 1 1 1
24 678 552 727 480 1 1 1
15 636 138 685 89
15 636 246 685 197
15 642 366 691 317
15 636 504 685 455
5 630 450 679 401 0
19 564 474 623 455 0
clear
5 642 582 691 533 0
19 576 594 635 575 0
clear
5 618 210 667 161 0
19 558 228 617 209 0
clear
5 624 336 673 287 0
19 570 348 629 329 0
clear
19 492 132 551 113 0
reg_3
19 492 252 551 233 0
reg_2
19 492 372 551 353 0
reg_1
19 492 498 551 479 0
reg_0
19 492 156 551 137 0
update
3 618 174 667 125 1 0
19 492 204 551 185 0
wadr_1
19 492 180 551 161 0
wadr_0
5 552 210 601 161 0
19 492 396 551 377 0
update
3 618 414 667 365 1 0
19 492 444 551 425 0
wadr_1
19 492 420 551 401 0
wadr_0
5 570 456 619 407 0
19 492 276 551 257 0
update
3 618 294 667 245 1 0
19 492 324 551 305 0
wadr_1
19 492 300 551 281 0
wadr_0
5 570 336 619 287 0
19 492 522 551 503 0
update
3 606 552 655 503 1 0
19 492 570 551 551 0
wadr_1
19 492 546 551 527 0
wadr_0
5 564 582 613 533 0
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 92 10 0 \NUL
Zhu, Jessie
22 12 54 56 34 0 \NUL
jelzhu
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 240 108 311 88 0 \NUL
Register 0
22 720 108 791 88 0 \NUL
Register 1
22 318 144 444 124 0 \NUL
Flip-flops here are 
22 318 168 480 148 0 \NUL
responsible for clearing 
22 318 192 472 172 0 \NUL
registers, and updating
22 318 240 431 220 0 \NUL
value's address.
22 318 216 470 196 0 \NUL
only the Write Address
22 318 282 486 262 0 \NUL
Each register has its own
22 318 306 481 286 0 \NUL
set of flip-flops since the
22 318 330 480 310 0 \NUL
Write Address value will
22 318 354 480 334 0 \NUL
only update one register
22 318 378 382 358 0 \NUL
at a time.
22 318 414 470 394 0 \NUL
Each binary bit in each
22 318 438 450 418 0 \NUL
register has its own
22 318 462 458 442 0 \NUL
flip-flop to update the
22 318 486 459 466 0 \NUL
corresponding the bit
22 318 510 370 490 0 \NUL
values.
1 238 128 253 128
1 238 248 253 248
1 238 368 253 368
1 244 500 253 500
1 202 113 206 110
1 202 221 206 230
1 208 341 206 350
1 212 482 202 479
1 151 425 140 464
1 163 557 152 584
1 139 185 134 218
1 206 176 184 185
1 206 416 196 425
1 212 548 208 557
1 145 311 146 338
1 206 296 190 311
1 68 122 193 128
1 68 242 193 248
1 68 362 193 368
1 68 488 199 500
1 68 146 139 135
1 68 170 85 155
1 68 194 73 185
1 130 155 139 149
1 118 185 139 163
1 68 386 139 375
1 68 410 73 407
1 68 434 91 431
1 118 407 139 389
1 136 431 139 403
1 184 149 193 146
1 68 266 139 255
1 68 290 73 287
1 68 314 91 311
1 118 287 139 269
1 136 311 139 283
1 184 269 193 266
1 184 389 193 386
1 68 512 127 513
1 68 536 73 527
1 68 560 85 557
1 118 527 127 527
1 130 557 127 541
1 172 527 199 518
1 682 113 686 110
1 682 221 686 230
1 688 341 686 350
1 692 482 682 479
1 631 425 620 464
1 643 557 632 584
1 619 185 614 218
1 686 176 664 185
1 686 416 676 425
1 692 548 688 557
1 625 311 626 338
1 686 296 670 311
1 548 122 673 128
1 548 242 673 248
1 548 362 673 368
1 548 488 679 500
1 548 146 619 135
1 548 194 553 185
1 598 185 619 163
1 548 386 619 375
1 548 434 571 431
1 616 431 619 403
1 664 149 673 146
1 548 266 619 255
1 548 314 571 311
1 616 311 619 283
1 664 269 673 266
1 664 389 673 386
1 548 512 607 513
1 548 560 565 557
1 610 557 607 541
1 652 527 679 518
1 548 170 619 149
1 548 290 619 269
1 548 410 619 389
1 548 536 607 527
1 724 500 733 500
1 718 368 733 368
1 718 248 733 248
1 718 128 733 128
38 5
20 264 138 323 119 0
reg2_3
20 264 258 323 239 0
reg2_2
20 264 378 323 359 0
reg2_1
20 264 510 323 491 0
reg2_0
20 684 138 743 119 0
reg3_3
20 684 258 743 239 0
reg3_2
20 684 378 743 359 0
reg3_1
20 690 510 749 491 0
reg3_0
24 204 180 253 108 1 1 1
24 204 300 253 228 1 1 1
24 204 420 253 348 1 1 1
24 210 552 259 480 1 1 1
15 168 138 217 89
15 150 258 199 209
15 174 366 223 317
15 168 504 217 455
5 174 456 223 407 0
19 96 474 155 455 0
clear
5 174 582 223 533 0
19 108 594 167 575 0
clear
5 180 216 229 167 0
19 84 222 143 203 0
clear
5 156 336 205 287 0
19 102 348 161 329 0
clear
19 24 132 83 113 0
reg_3
19 24 252 83 233 0
reg_2
19 24 372 83 353 0
reg_1
19 24 498 83 479 0
reg_0
19 24 156 83 137 0
update
3 144 192 193 143 1 0
19 24 204 83 185 0
wadr_1
19 24 180 83 161 0
wadr_0
5 84 192 133 143 0
19 24 396 83 377 0
update
3 132 432 181 383 1 0
19 24 444 83 425 0
wadr_1
19 24 420 83 401 0
wadr_0
5 84 432 133 383 0
19 24 276 83 257 0
update
3 120 312 169 263 1 0
19 24 324 83 305 0
wadr_1
19 24 300 83 281 0
wadr_0
5 84 312 133 263 0
19 24 522 83 503 0
update
3 144 552 193 503 1 0
19 24 570 83 551 0
wadr_1
19 24 546 83 527 0
wadr_0
5 84 558 133 509 0
24 618 180 667 108 1 1 1
24 618 300 667 228 1 1 1
24 618 420 667 348 1 1 1
24 624 552 673 480 1 1 1
15 582 138 631 89
15 582 246 631 197
15 588 366 637 317
15 582 504 631 455
5 576 450 625 401 0
19 510 474 569 455 0
clear
5 588 582 637 533 0
19 522 594 581 575 0
clear
5 558 216 607 167 0
19 504 228 563 209 0
clear
5 570 336 619 287 0
19 516 348 575 329 0
clear
19 438 132 497 113 0
reg_3
19 438 252 497 233 0
reg_2
19 438 372 497 353 0
reg_1
19 438 498 497 479 0
reg_0
19 438 156 497 137 0
update
3 522 192 571 143 1 0
19 438 204 497 185 0
wadr_1
19 438 180 497 161 0
wadr_0
19 438 396 497 377 0
update
3 540 432 589 383 1 0
19 438 444 497 425 0
wadr_1
19 438 420 497 401 0
wadr_0
19 438 276 497 257 0
update
3 534 312 583 263 1 0
19 438 324 497 305 0
wadr_1
19 438 300 497 281 0
wadr_0
19 438 522 497 503 0
update
3 546 552 595 503 1 0
19 438 570 497 551 0
wadr_1
19 438 546 497 527 0
wadr_0
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 92 10 0 \NUL
Zhu, Jessie
22 12 54 56 34 0 \NUL
jelzhu
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 324 30 477 10 0 \NUL
Updating Register (2/2)
22 234 108 305 88 0 \NUL
Register 2
22 672 114 743 94 0 \NUL
Register 3
22 288 54 511 34 0 \NUL
(Comments are on previous page)
1 214 113 218 110
1 196 233 218 230
1 220 341 218 350
1 224 482 214 479
1 175 431 152 464
1 175 557 164 584
1 181 191 140 212
1 218 176 226 191
1 218 416 220 431
1 224 548 220 557
1 157 311 158 338
1 218 296 202 311
1 80 122 205 128
1 80 242 205 248
1 80 362 205 368
1 80 488 211 500
1 80 146 145 153
1 80 170 85 167
1 130 167 145 167
1 80 386 133 393
1 80 410 85 407
1 130 407 133 407
1 190 167 205 146
1 80 266 121 273
1 80 290 85 287
1 130 287 121 287
1 166 287 205 266
1 178 407 205 386
1 80 512 145 513
1 80 536 85 533
1 130 533 145 527
1 190 527 211 518
1 628 113 632 110
1 628 221 632 230
1 634 341 632 350
1 638 482 628 479
1 577 425 566 464
1 589 557 578 584
1 559 191 560 218
1 632 176 604 191
1 632 416 622 425
1 638 548 634 557
1 571 311 572 338
1 632 296 616 311
1 494 122 619 128
1 494 242 619 248
1 494 362 619 368
1 494 488 625 500
1 494 146 523 153
1 494 386 541 393
1 568 167 619 146
1 494 266 535 273
1 580 287 619 266
1 586 407 619 386
1 494 512 547 513
1 592 527 625 518
1 80 194 145 181
1 250 128 265 128
1 80 314 121 301
1 80 434 133 421
1 250 248 265 248
1 80 560 145 541
1 256 500 265 500
1 250 368 265 368
1 670 500 691 500
1 664 368 685 368
1 664 248 685 248
1 664 128 685 128
1 494 170 523 167
1 494 194 523 181
1 494 290 535 287
1 494 314 535 301
1 494 410 541 407
1 494 434 541 421
1 494 536 547 527
1 494 560 547 541
38 6
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 92 10 0 \NUL
Zhu, Jessie
22 12 54 56 34 0 \NUL
jelzhu
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
19 24 330 83 311 0
reg0_2
19 24 216 83 197 0
reg0_3
19 24 558 83 539 0
reg0_0
19 24 444 83 425 0
reg0_1
19 24 306 83 287 0
reg1_2
19 24 192 83 173 0
reg1_3
19 24 534 83 515 0
reg1_0
19 24 420 83 401 0
reg1_1
19 24 282 83 263 0
reg2_2
19 24 168 83 149 0
reg2_3
19 24 510 83 491 0
reg2_0
19 24 396 83 377 0
reg2_1
19 24 258 83 239 0
reg3_2
19 24 144 83 125 0
reg3_3
19 24 486 83 467 0
reg3_0
19 24 372 83 353 0
reg3_1
31 240 210 289 125 0 1
31 240 324 289 239 0 1
31 240 438 289 353 0 1
31 240 546 289 461 0 1
19 390 324 449 305 0
reg0_2
19 390 210 449 191 0
reg0_3
19 390 552 449 533 0
reg0_0
19 390 432 449 413 0
reg0_1
19 390 300 449 281 0
reg1_2
19 390 186 449 167 0
reg1_3
19 390 528 449 509 0
reg1_0
19 390 408 449 389 0
reg1_1
19 390 276 449 257 0
reg2_2
19 390 162 449 143 0
reg2_3
19 390 504 449 485 0
reg2_0
19 390 384 449 365 0
reg2_1
19 390 252 449 233 0
reg3_2
19 390 138 449 119 0
reg3_3
19 390 480 449 461 0
reg3_0
19 390 360 449 341 0
reg3_1
31 612 204 661 119 0 1
31 618 318 667 233 0 1
31 624 420 673 335 0 1
31 654 546 703 461 0 1
19 510 186 569 167 0
adr2_1
19 510 210 569 191 0
adr2_0
19 84 570 143 551 0
adr1_1
19 114 588 173 569 0
adr1_0
19 144 192 203 173 0
adr1_1
19 144 216 203 197 0
adr1_0
19 540 300 599 281 0
adr2_1
19 540 324 599 305 0
adr2_0
19 450 444 509 425 0
adr2_1
19 456 468 515 449 0
adr2_0
19 360 576 419 557 0
adr2_1
19 420 588 479 569 0
adr2_0
19 168 306 227 287 0
adr1_1
19 168 330 227 311 0
adr1_0
19 108 456 167 437 0
adr1_1
19 168 468 227 449 0
adr1_0
20 306 204 365 185 0
in1_3
20 312 318 371 299 0
in1_2
20 312 438 371 419 0
in1_1
20 300 552 359 533 0
in1_0
20 696 174 755 155 0
in2_3
20 684 306 743 287 0
in2_2
20 684 414 743 395 0
in2_1
20 708 492 767 473 0
in2_0
14 552 234 601 185
14 558 354 607 305
14 582 438 631 389
14 660 588 709 539
14 246 588 295 539
14 210 486 259 437
14 192 360 241 311
14 180 240 229 191
22 360 30 434 10 0 \NUL
ALU Inputs
22 168 60 609 40 0 \NUL
All four bits from each register are sent to each ALU input. The mux 
22 168 84 614 64 0 \NUL
selects the bit from the register based on the Read Address number.
22 288 150 366 130 0 \NUL
ALU Input 1
22 678 144 756 124 0 \NUL
ALU Input 2
22 168 108 625 88 0 \NUL
Inside each ALU input, there is a separate mux for each ALU input bit. 
1 80 134 241 152
1 80 158 241 158
1 80 182 241 164
1 80 206 241 170
1 80 248 241 266
1 80 272 241 272
1 80 296 241 278
1 80 320 241 284
1 80 434 241 398
1 80 362 241 380
1 80 410 241 392
1 80 386 241 386
1 80 476 241 488
1 80 500 241 494
1 80 524 241 500
1 80 548 241 506
1 446 128 613 146
1 446 152 613 152
1 446 176 613 158
1 446 200 613 164
1 446 242 619 260
1 446 266 619 266
1 446 290 619 272
1 446 314 619 278
1 446 422 625 380
1 446 350 625 362
1 446 398 625 374
1 446 374 625 368
1 446 470 655 488
1 446 494 655 494
1 446 518 655 500
1 446 542 655 506
1 241 188 200 182
1 241 194 200 206
1 170 578 241 530
1 140 560 241 524
1 566 200 613 188
1 566 176 613 182
1 596 314 619 302
1 596 290 619 296
1 512 458 625 404
1 506 434 625 398
1 476 578 655 530
1 416 566 655 524
1 224 296 241 302
1 224 320 241 308
1 164 446 241 416
1 241 422 224 458
1 697 164 658 158
1 685 296 664 272
1 670 374 685 404
1 700 500 709 482
1 307 194 286 164
1 286 278 313 308
1 313 428 286 392
1 301 542 286 500
1 598 209 613 200
1 604 329 619 314
1 628 413 625 416
1 706 563 655 542
1 238 335 241 320
1 226 215 241 206
1 256 461 241 434
1 292 563 241 542
38 7
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 92 10 0 \NUL
Zhu, Jessie
22 12 54 56 34 0 \NUL
jelzhu
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
19 18 306 77 287 0
in1_3
19 18 330 77 311 0
in1_2
19 144 330 203 311 0
in1_1
19 144 354 203 335 0
in1_0
20 306 270 365 251 0
alu_3
20 330 504 389 485 0
alu_2
20 732 318 791 299 0
alu_1
20 732 510 791 491 0
alu_0
31 252 294 301 209 0 0
31 264 522 313 437 0 0
31 678 354 727 269 0 0
31 678 546 727 461 0 0
19 24 270 83 251 0
in2_3
19 84 504 143 485 0
in2_2
19 522 324 581 305 0
in2_1
19 546 498 605 479 0
in2_0
19 24 246 83 227 0
in2_2
19 42 222 101 203 0
in2_1
19 60 198 119 179 0
in2_0
14 162 222 211 173
14 186 432 235 383
14 588 264 637 215
14 600 474 649 425
19 84 480 143 461 0
in2_1
19 138 462 197 443 0
in2_0
19 522 300 581 281 0
in2_0
4 84 330 133 281 0 0
19 12 516 71 497 0
in1_3
19 12 546 71 527 0
in1_2
19 120 546 179 527 0
in1_1
19 126 570 185 551 0
in1_0
4 72 546 121 497 0 0
19 462 342 521 323 0
in1_3
19 462 372 521 353 0
in1_2
19 564 372 623 353 0
in1_1
19 570 396 629 377 0
in1_0
4 528 372 577 323 0 0
19 420 504 479 485 0
in1_3
19 420 534 479 515 0
in1_2
19 540 540 599 521 0
in1_1
19 552 564 611 545 0
in1_0
4 504 534 553 485 0 0
14 186 378 235 329
14 216 594 265 545
14 624 414 673 365
14 600 588 649 539
22 180 60 640 40 0 \NUL
These circuits will perform the left bit shift, taking in ALU input 1 as the
22 360 30 444 10 0 \NUL
ALU Outputs
22 180 84 637 64 0 \NUL
number of shifts, and ALU input 2 as the binary number being shifted. 
22 180 114 653 94 0 \NUL
The mux will select the correct bit value by the select value, which is the
22 180 138 575 118 0 \NUL
number of shifts. Any shift of 4 or greater will result in 0000. 
1 298 248 307 260
1 310 476 331 494
1 724 308 733 308
1 724 500 733 500
1 679 506 602 488
1 679 314 578 314
1 265 482 140 494
1 253 254 80 260
1 80 236 253 248
1 98 212 253 242
1 116 188 253 236
1 140 470 265 476
1 194 452 265 470
1 232 407 265 464
1 232 407 265 458
1 232 407 265 452
1 232 407 265 446
1 232 407 265 440
1 208 197 253 230
1 208 197 253 224
1 208 197 253 218
1 208 197 253 212
1 634 239 679 302
1 634 239 679 296
1 634 239 679 290
1 634 239 679 284
1 634 239 679 278
1 634 239 679 272
1 646 449 679 464
1 646 449 679 470
1 646 449 679 476
1 646 449 679 482
1 646 449 679 488
1 646 449 679 494
1 646 449 679 500
1 578 290 679 308
1 85 291 74 296
1 74 320 85 319
1 73 507 68 506
1 68 536 73 535
1 529 333 518 332
1 518 362 529 361
1 505 495 476 494
1 476 524 505 523
1 200 344 253 278
1 200 320 253 272
1 130 305 253 266
1 182 560 265 506
1 176 536 265 500
1 118 521 265 494
1 550 509 679 518
1 596 530 679 524
1 626 386 679 338
1 620 362 679 332
1 574 347 679 326
1 232 353 253 290
1 265 518 262 569
1 670 389 679 350
1 646 563 679 542
1 608 554 679 530
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
