`define 的用法 #直接赋值的用法

tb的编写 
第0步 `timescale 1ns/1ps 建立仿真模块 无输入输出信号
第一步 例化测试模块 输入reg 输出wire
第二部 产生时钟
    产生时钟有两种办法 always#10clk=~clk 然后initial 里面给初值0
    或者使用forever begin #5; clk=~clk; end 此时直接放进initial里面
第三步 产生激励 绝对时间激励以0时刻为基准 给信号赋值 #来延时
    注意使用 repeat的方法 repeat也是有条件的循环
    当测试图像等大规模数据的时候 通过always块读文件的方式读进来
    当和matlab联合调试的时候 需要把结果输出到文件导入matlab
        测试数据的读写 $fopen
        *写操作fwrite*

        ```verilog
        integer fid_read;//类似指针
        assign s_axis_tready=1'b1;
        initial begin
        fid_read=$fopen("$path","w");
        end
        always@(posedge clk) begin
        if(s_axis_tready)
            $fwrite(fid_read,"%d/n",s_axis_data);
        end    
        ```
*读操作fscanf*

        ```verilog
        integer fid_write;//类似指针
        initial begin
        fid_read=$fopen("$path","w");
        end
        always@(posedge clk) begin
        if(!rstn)
        tdata<=32'd0;
        else begin
            if(write_en&tready)
              $fscanf(fid,"%d",tdata);
            end    
        end
        ```
*读取到块*
```verilog

reg[7:0] eeprom[0:255];
initial begin 
    readmemb("1080p.mif",eeprom,0,255);//2进制数据
    readmemh("1080p.mif",eeprom,0,255);//十进制数据
    end
```


tb编写的注意事项
- 代码中较长的延时计时器 做优化
- 按键消抖--> 在仿真数据中加入抖动
