# 2016-05-30

## Makefile

Makefile 文件同一系列的规则构成，每条规则的形式如下

```makefile
<target>: <prerequisites>
[tab] <commands>
```
### target

一个目标就构成一条规则。目标通常是文件名，指明 Make 命令要构建的对象。目标可以是一个文件名，也可以是多个文件名，之间要用空格分隔

除了文件名，还可以是某个操作的名字，但是，如果当前目录下正好有一个和你操作名字相同的文件，那么这条规则的命令就不会执行。所以在使用伪目标时，最好先声明，声明后 make 就不会去检查是否存在文件，而是直接执行对应的命令

```makefile
.PHONY: clean
clean:
  rm *.o
```

如果 make 命令没有指定目标，就会默认执行 makefile 文件里的第一个目标

### prerequisites

前置条件通常是一组文件名，之间用空格分隔。它指定了 target 是否重新构建的判断标准，只要有一个 prerequisites 文件不存在，或者有过更新，那么 target 就需要重新构建

```makefile
result.txt: source.txt
  cp source.txt result.txt
```

当使用 `make result.txt` 来构建 `result.txt` 时，如果 `source.txt` 已经存在，那么就可以正常构建出 `result.txt`。如果不存在，就会报 `No rule to make target 'source.txt', needed by 'result.txt'` 的错。这时就必须再写一条规则，来生成 `source.txt`

```makefile
source.txt:
  echo "this is the source" > source.txt
```

### commands

命令其实就是 Shell 命令，可以使用通配符 `*`，如果需要注释也是使用 `#`。也可以创建变量，然后使用 `$()` 来访问，而如果想要调用 Shell 的变量，则需要使用两个 `$$` 来访问

```makefile
txt=Hello World
test:
  @echo $(txt)
  @echo $$HOME
```

而且 make 在执行每个 target 之前，会先把这个 target 下的所以命令都打印出来，例如

```makefile
.PHONY: create
create:
  # create hello.txt
  touch hello.txt
  echo "hello world" > hello.txt
```

```bash
$ make create
# create hello.txt
touch hello.txt
echo "hello world" > hello.txt
```

如果不想它输出命令，就可以在不想输出的命令之前添加 `@`

```makefile
.PHONY: create
create:
  @# create hello.txt
  @touch hello.txt
  @echo "hello world" > hello.txt
```

### automatic variables

`$@` 代表的是当前目标，如果 `make foo`，那么 `$@` 就是 `foo`

```makefile
index.html index.css index.js:
  touch $@
```

`$<` 代表是第一个 prerequisites

```makefile
a.txt: b.txt c.txt
  cp $< $@

// 相当于
a.txt: b.txt c.txt
  cp b.txt a.txt
```

`$^` 代表全部 prerequisites，用空格分隔

更多的自动变量看 [这里](https://www.gnu.org/software/make/manual/html_node/Automatic-Variables.html)

### why we need make when we hava shell

makefile 使用的还是 Shell 的命令，那为什么不直接使用 Shell 呢？使用 make 有多个好处

- 可以把多个任务放在一个文件里，方便统一管理，相互调用
- make 执行真正需要的命令

### makefile template

```makefile
CC = g++
CFLAGS = -Wall -g
RM = rm -f

.PHONY: all clean

all: myprog

myprog: $@.cpp
  $(CC) $(CFLAGS) -o $@ $<

clean:
  $(RM) $(TARGET)
```
