// vsleu
VI_VI_LOOP
({
    WRITE_RD(reg_t(simm5) <= reg_t(vs2));
})
