- 1 硬件中断
    - 1.1 Maskable interrupt(可屏蔽中断)
    - 1.2 Non\-Maskable Interrupt(NMI, 不可屏蔽中断)
- 2 软件中断

可**产生中断**的**中断源**来自:

① **硬件**上产生的中断

② **软件**上发起的中断

在**硬件**上的来自于**处理器外部**和**处理器内部**.处理器**外部硬件中断**来自**各种pin信号接口**和**Local APIC**的**LINT0**和**LINT1引脚**,以及由**外部I/O APIC发送过来的中断消息**.

在一个**支持APIC模块**的**处理器**上,典型地,**LINT0**被连接到**ISA bus的8259A PIC(Programming Interrupt Controller**)上,**LINT1**会被连接到**NMI pin**上.

# 1 硬件中断

**外部硬件中断**来自**处理器**的**INTR pin**, **NMI pin**和**I/O APIC的中断消息**, 我们看下面关于APIC架构的图.

图1:

![config](./images/1.png)

图2:

![config](./images/2.png)

图2是一幅经典的APIC结构图,上面介绍了处理器所接受的中断源,包括:

① 由Local APIC的LINT0接口连接到8259A的INTR接口上,当APIC被disable的时候,LINT0接口被直接作为外部中断控制器8259A的INTR接口,接受来自8259A的中断请求

② LINT1接受来自外部的NMI请求

③ 处理器也接受来自主板Chipset(芯片组)上的I/O APIC模块发送的Interrupt Message

④ 在处理器内部Local APIC产生的中断事件, 例如: LVT timer事件或performance monitoring事件等

⑤ 在MP环境中, 处理器也响应其他processor code发送过来的IPI(Interprocessor Interrupt)处理器间的中断

这些IPI中断通过system bus进行传递, 或许并不能称为硬件中断, 称为内部中断较为合适.

## 1.1 Maskable interrupt(可屏蔽中断)

可屏蔽的中断如下.

① 通过处理器的INTR pin接收到的中断请求,典型地,INTR连接到8259A中断控制器上. 在支持APIC的处理器上, LINT0 pin被作为INTR使用连接外部中断控制器.

② 通过Local APIC产生的本地中断源

③ 来自芯片组上的I/O APIC产生的中断消息

## 1.2 Non-Maskable Interrupt(NMI, 不可屏蔽中断)

通过处理器NMI pin接收的中断请求是不可屏蔽的, 在支持APIC的处理器上LINT1 pin被作为NMI pin使用, 接收来自外部的NMI信号.

# 2 软件中断

在软件上可以使用INT指令主动发起中断, 进入中断处理程序, 如下.

```
int 0x40        ; 执行0x40号中断服务例程
```

这条指令将调用0x40号中断服务例程, INT指令可以使用0 \~ 255中任何值作为中断向量进行调用, Intel特别提到: 当使用2号(即NMI中断vector)调用中断时, 由硬件产生的NMI将不能被响应.