package ca.moheektech.capstone.exp.arm

import ca.moheektech.capstone.exp.INumericEnum
import ca.moheektech.capstone.internal.*

actual enum class ArmRegister(override val value: UInt) : INumericEnum {
  INVALID(ARM_REG_INVALID),
  APSR(ARM_REG_APSR),
  APSR_NZCV(ARM_REG_APSR_NZCV),
  CPSR(ARM_REG_CPSR),
  FPCXTNS(ARM_REG_FPCXTNS),
  FPCXTS(ARM_REG_FPCXTS),
  FPEXC(ARM_REG_FPEXC),
  FPINST(ARM_REG_FPINST),
  FPSCR(ARM_REG_FPSCR),
  FPSCR_NZCV(ARM_REG_FPSCR_NZCV),
  FPSCR_NZCVQC(ARM_REG_FPSCR_NZCVQC),
  FPSID(ARM_REG_FPSID),
  ITSTATE(ARM_REG_ITSTATE),
  LR(ARM_REG_LR),
  PC(ARM_REG_PC),
  RA_AUTH_CODE(ARM_REG_RA_AUTH_CODE),
  SP(ARM_REG_SP),
  SPSR(ARM_REG_SPSR),
  VPR(ARM_REG_VPR),
  ZR(ARM_REG_ZR),
  D0(ARM_REG_D0),
  D1(ARM_REG_D1),
  D2(ARM_REG_D2),
  D3(ARM_REG_D3),
  D4(ARM_REG_D4),
  D5(ARM_REG_D5),
  D6(ARM_REG_D6),
  D7(ARM_REG_D7),
  D8(ARM_REG_D8),
  D9(ARM_REG_D9),
  D10(ARM_REG_D10),
  D11(ARM_REG_D11),
  D12(ARM_REG_D12),
  D13(ARM_REG_D13),
  D14(ARM_REG_D14),
  D15(ARM_REG_D15),
  D16(ARM_REG_D16),
  D17(ARM_REG_D17),
  D18(ARM_REG_D18),
  D19(ARM_REG_D19),
  D20(ARM_REG_D20),
  D21(ARM_REG_D21),
  D22(ARM_REG_D22),
  D23(ARM_REG_D23),
  D24(ARM_REG_D24),
  D25(ARM_REG_D25),
  D26(ARM_REG_D26),
  D27(ARM_REG_D27),
  D28(ARM_REG_D28),
  D29(ARM_REG_D29),
  D30(ARM_REG_D30),
  D31(ARM_REG_D31),
  FPINST2(ARM_REG_FPINST2),
  MVFR0(ARM_REG_MVFR0),
  MVFR1(ARM_REG_MVFR1),
  MVFR2(ARM_REG_MVFR2),
  P0(ARM_REG_P0),
  Q0(ARM_REG_Q0),
  Q1(ARM_REG_Q1),
  Q2(ARM_REG_Q2),
  Q3(ARM_REG_Q3),
  Q4(ARM_REG_Q4),
  Q5(ARM_REG_Q5),
  Q6(ARM_REG_Q6),
  Q7(ARM_REG_Q7),
  Q8(ARM_REG_Q8),
  Q9(ARM_REG_Q9),
  Q10(ARM_REG_Q10),
  Q11(ARM_REG_Q11),
  Q12(ARM_REG_Q12),
  Q13(ARM_REG_Q13),
  Q14(ARM_REG_Q14),
  Q15(ARM_REG_Q15),
  R0(ARM_REG_R0),
  R1(ARM_REG_R1),
  R2(ARM_REG_R2),
  R3(ARM_REG_R3),
  R4(ARM_REG_R4),
  R5(ARM_REG_R5),
  R6(ARM_REG_R6),
  R7(ARM_REG_R7),
  R8(ARM_REG_R8),
  R9(ARM_REG_R9),
  R10(ARM_REG_R10),
  R11(ARM_REG_R11),
  R12(ARM_REG_R12),
  S0(ARM_REG_S0),
  S1(ARM_REG_S1),
  S2(ARM_REG_S2),
  S3(ARM_REG_S3),
  S4(ARM_REG_S4),
  S5(ARM_REG_S5),
  S6(ARM_REG_S6),
  S7(ARM_REG_S7),
  S8(ARM_REG_S8),
  S9(ARM_REG_S9),
  S10(ARM_REG_S10),
  S11(ARM_REG_S11),
  S12(ARM_REG_S12),
  S13(ARM_REG_S13),
  S14(ARM_REG_S14),
  S15(ARM_REG_S15),
  S16(ARM_REG_S16),
  S17(ARM_REG_S17),
  S18(ARM_REG_S18),
  S19(ARM_REG_S19),
  S20(ARM_REG_S20),
  S21(ARM_REG_S21),
  S22(ARM_REG_S22),
  S23(ARM_REG_S23),
  S24(ARM_REG_S24),
  S25(ARM_REG_S25),
  S26(ARM_REG_S26),
  S27(ARM_REG_S27),
  S28(ARM_REG_S28),
  S29(ARM_REG_S29),
  S30(ARM_REG_S30),
  S31(ARM_REG_S31),
  D0_D2(ARM_REG_D0_D2),
  D1_D3(ARM_REG_D1_D3),
  D2_D4(ARM_REG_D2_D4),
  D3_D5(ARM_REG_D3_D5),
  D4_D6(ARM_REG_D4_D6),
  D5_D7(ARM_REG_D5_D7),
  D6_D8(ARM_REG_D6_D8),
  D7_D9(ARM_REG_D7_D9),
  D8_D10(ARM_REG_D8_D10),
  D9_D11(ARM_REG_D9_D11),
  D10_D12(ARM_REG_D10_D12),
  D11_D13(ARM_REG_D11_D13),
  D12_D14(ARM_REG_D12_D14),
  D13_D15(ARM_REG_D13_D15),
  D14_D16(ARM_REG_D14_D16),
  D15_D17(ARM_REG_D15_D17),
  D16_D18(ARM_REG_D16_D18),
  D17_D19(ARM_REG_D17_D19),
  D18_D20(ARM_REG_D18_D20),
  D19_D21(ARM_REG_D19_D21),
  D20_D22(ARM_REG_D20_D22),
  D21_D23(ARM_REG_D21_D23),
  D22_D24(ARM_REG_D22_D24),
  D23_D25(ARM_REG_D23_D25),
  D24_D26(ARM_REG_D24_D26),
  D25_D27(ARM_REG_D25_D27),
  D26_D28(ARM_REG_D26_D28),
  D27_D29(ARM_REG_D27_D29),
  D28_D30(ARM_REG_D28_D30),
  D29_D31(ARM_REG_D29_D31),
  Q0_Q1(ARM_REG_Q0_Q1),
  Q1_Q2(ARM_REG_Q1_Q2),
  Q2_Q3(ARM_REG_Q2_Q3),
  Q3_Q4(ARM_REG_Q3_Q4),
  Q4_Q5(ARM_REG_Q4_Q5),
  Q5_Q6(ARM_REG_Q5_Q6),
  Q6_Q7(ARM_REG_Q6_Q7),
  Q7_Q8(ARM_REG_Q7_Q8),
  Q8_Q9(ARM_REG_Q8_Q9),
  Q9_Q10(ARM_REG_Q9_Q10),
  Q10_Q11(ARM_REG_Q10_Q11),
  Q11_Q12(ARM_REG_Q11_Q12),
  Q12_Q13(ARM_REG_Q12_Q13),
  Q13_Q14(ARM_REG_Q13_Q14),
  Q14_Q15(ARM_REG_Q14_Q15),
  Q0_Q1_Q2_Q3(ARM_REG_Q0_Q1_Q2_Q3),
  Q1_Q2_Q3_Q4(ARM_REG_Q1_Q2_Q3_Q4),
  Q2_Q3_Q4_Q5(ARM_REG_Q2_Q3_Q4_Q5),
  Q3_Q4_Q5_Q6(ARM_REG_Q3_Q4_Q5_Q6),
  Q4_Q5_Q6_Q7(ARM_REG_Q4_Q5_Q6_Q7),
  Q5_Q6_Q7_Q8(ARM_REG_Q5_Q6_Q7_Q8),
  Q6_Q7_Q8_Q9(ARM_REG_Q6_Q7_Q8_Q9),
  Q7_Q8_Q9_Q10(ARM_REG_Q7_Q8_Q9_Q10),
  Q8_Q9_Q10_Q11(ARM_REG_Q8_Q9_Q10_Q11),
  Q9_Q10_Q11_Q12(ARM_REG_Q9_Q10_Q11_Q12),
  Q10_Q11_Q12_Q13(ARM_REG_Q10_Q11_Q12_Q13),
  Q11_Q12_Q13_Q14(ARM_REG_Q11_Q12_Q13_Q14),
  Q12_Q13_Q14_Q15(ARM_REG_Q12_Q13_Q14_Q15),
  R0_R1(ARM_REG_R0_R1),
  R2_R3(ARM_REG_R2_R3),
  R4_R5(ARM_REG_R4_R5),
  R6_R7(ARM_REG_R6_R7),
  R8_R9(ARM_REG_R8_R9),
  R10_R11(ARM_REG_R10_R11),
  R12_SP(ARM_REG_R12_SP),
  D0_D1_D2(ARM_REG_D0_D1_D2),
  D1_D2_D3(ARM_REG_D1_D2_D3),
  D2_D3_D4(ARM_REG_D2_D3_D4),
  D3_D4_D5(ARM_REG_D3_D4_D5),
  D4_D5_D6(ARM_REG_D4_D5_D6),
  D5_D6_D7(ARM_REG_D5_D6_D7),
  D6_D7_D8(ARM_REG_D6_D7_D8),
  D7_D8_D9(ARM_REG_D7_D8_D9),
  D8_D9_D10(ARM_REG_D8_D9_D10),
  D9_D10_D11(ARM_REG_D9_D10_D11),
  D10_D11_D12(ARM_REG_D10_D11_D12),
  D11_D12_D13(ARM_REG_D11_D12_D13),
  D12_D13_D14(ARM_REG_D12_D13_D14),
  D13_D14_D15(ARM_REG_D13_D14_D15),
  D14_D15_D16(ARM_REG_D14_D15_D16),
  D15_D16_D17(ARM_REG_D15_D16_D17),
  D16_D17_D18(ARM_REG_D16_D17_D18),
  D17_D18_D19(ARM_REG_D17_D18_D19),
  D18_D19_D20(ARM_REG_D18_D19_D20),
  D19_D20_D21(ARM_REG_D19_D20_D21),
  D20_D21_D22(ARM_REG_D20_D21_D22),
  D21_D22_D23(ARM_REG_D21_D22_D23),
  D22_D23_D24(ARM_REG_D22_D23_D24),
  D23_D24_D25(ARM_REG_D23_D24_D25),
  D24_D25_D26(ARM_REG_D24_D25_D26),
  D25_D26_D27(ARM_REG_D25_D26_D27),
  D26_D27_D28(ARM_REG_D26_D27_D28),
  D27_D28_D29(ARM_REG_D27_D28_D29),
  D28_D29_D30(ARM_REG_D28_D29_D30),
  D29_D30_D31(ARM_REG_D29_D30_D31),
  D0_D2_D4(ARM_REG_D0_D2_D4),
  D1_D3_D5(ARM_REG_D1_D3_D5),
  D2_D4_D6(ARM_REG_D2_D4_D6),
  D3_D5_D7(ARM_REG_D3_D5_D7),
  D4_D6_D8(ARM_REG_D4_D6_D8),
  D5_D7_D9(ARM_REG_D5_D7_D9),
  D6_D8_D10(ARM_REG_D6_D8_D10),
  D7_D9_D11(ARM_REG_D7_D9_D11),
  D8_D10_D12(ARM_REG_D8_D10_D12),
  D9_D11_D13(ARM_REG_D9_D11_D13),
  D10_D12_D14(ARM_REG_D10_D12_D14),
  D11_D13_D15(ARM_REG_D11_D13_D15),
  D12_D14_D16(ARM_REG_D12_D14_D16),
  D13_D15_D17(ARM_REG_D13_D15_D17),
  D14_D16_D18(ARM_REG_D14_D16_D18),
  D15_D17_D19(ARM_REG_D15_D17_D19),
  D16_D18_D20(ARM_REG_D16_D18_D20),
  D17_D19_D21(ARM_REG_D17_D19_D21),
  D18_D20_D22(ARM_REG_D18_D20_D22),
  D19_D21_D23(ARM_REG_D19_D21_D23),
  D20_D22_D24(ARM_REG_D20_D22_D24),
  D21_D23_D25(ARM_REG_D21_D23_D25),
  D22_D24_D26(ARM_REG_D22_D24_D26),
  D23_D25_D27(ARM_REG_D23_D25_D27),
  D24_D26_D28(ARM_REG_D24_D26_D28),
  D25_D27_D29(ARM_REG_D25_D27_D29),
  D26_D28_D30(ARM_REG_D26_D28_D30),
  D27_D29_D31(ARM_REG_D27_D29_D31),
  D0_D2_D4_D6(ARM_REG_D0_D2_D4_D6),
  D1_D3_D5_D7(ARM_REG_D1_D3_D5_D7),
  D2_D4_D6_D8(ARM_REG_D2_D4_D6_D8),
  D3_D5_D7_D9(ARM_REG_D3_D5_D7_D9),
  D4_D6_D8_D10(ARM_REG_D4_D6_D8_D10),
  D5_D7_D9_D11(ARM_REG_D5_D7_D9_D11),
  D6_D8_D10_D12(ARM_REG_D6_D8_D10_D12),
  D7_D9_D11_D13(ARM_REG_D7_D9_D11_D13),
  D8_D10_D12_D14(ARM_REG_D8_D10_D12_D14),
  D9_D11_D13_D15(ARM_REG_D9_D11_D13_D15),
  D10_D12_D14_D16(ARM_REG_D10_D12_D14_D16),
  D11_D13_D15_D17(ARM_REG_D11_D13_D15_D17),
  D12_D14_D16_D18(ARM_REG_D12_D14_D16_D18),
  D13_D15_D17_D19(ARM_REG_D13_D15_D17_D19),
  D14_D16_D18_D20(ARM_REG_D14_D16_D18_D20),
  D15_D17_D19_D21(ARM_REG_D15_D17_D19_D21),
  D16_D18_D20_D22(ARM_REG_D16_D18_D20_D22),
  D17_D19_D21_D23(ARM_REG_D17_D19_D21_D23),
  D18_D20_D22_D24(ARM_REG_D18_D20_D22_D24),
  D19_D21_D23_D25(ARM_REG_D19_D21_D23_D25),
  D20_D22_D24_D26(ARM_REG_D20_D22_D24_D26),
  D21_D23_D25_D27(ARM_REG_D21_D23_D25_D27),
  D22_D24_D26_D28(ARM_REG_D22_D24_D26_D28),
  D23_D25_D27_D29(ARM_REG_D23_D25_D27_D29),
  D24_D26_D28_D30(ARM_REG_D24_D26_D28_D30),
  D25_D27_D29_D31(ARM_REG_D25_D27_D29_D31),
  D1_D2(ARM_REG_D1_D2),
  D3_D4(ARM_REG_D3_D4),
  D5_D6(ARM_REG_D5_D6),
  D7_D8(ARM_REG_D7_D8),
  D9_D10(ARM_REG_D9_D10),
  D11_D12(ARM_REG_D11_D12),
  D13_D14(ARM_REG_D13_D14),
  D15_D16(ARM_REG_D15_D16),
  D17_D18(ARM_REG_D17_D18),
  D19_D20(ARM_REG_D19_D20),
  D21_D22(ARM_REG_D21_D22),
  D23_D24(ARM_REG_D23_D24),
  D25_D26(ARM_REG_D25_D26),
  D27_D28(ARM_REG_D27_D28),
  D29_D30(ARM_REG_D29_D30),
  D1_D2_D3_D4(ARM_REG_D1_D2_D3_D4),
  D3_D4_D5_D6(ARM_REG_D3_D4_D5_D6),
  D5_D6_D7_D8(ARM_REG_D5_D6_D7_D8),
  D7_D8_D9_D10(ARM_REG_D7_D8_D9_D10),
  D9_D10_D11_D12(ARM_REG_D9_D10_D11_D12),
  D11_D12_D13_D14(ARM_REG_D11_D12_D13_D14),
  D13_D14_D15_D16(ARM_REG_D13_D14_D15_D16),
  D15_D16_D17_D18(ARM_REG_D15_D16_D17_D18),
  D17_D18_D19_D20(ARM_REG_D17_D18_D19_D20),
  D19_D20_D21_D22(ARM_REG_D19_D20_D21_D22),
  D21_D22_D23_D24(ARM_REG_D21_D22_D23_D24),
  D23_D24_D25_D26(ARM_REG_D23_D24_D25_D26),
  D25_D26_D27_D28(ARM_REG_D25_D26_D27_D28),
  D27_D28_D29_D30(ARM_REG_D27_D28_D29_D30),
  ENDING(ARM_REG_ENDING), // mark the end of the list of registersmat on
  // generated content <ARMGenCSRegEnum.inc> end

  // alias registers
  R13(ARM_REG_R13),
  R14(ARM_REG_R14),
  R15(ARM_REG_R15),
  SB(ARM_REG_SB),
  SL(ARM_REG_SL),
  FP(ARM_REG_FP),
  IP(ARM_REG_IP),
}
