# **Verificaci贸n del Controlador SDRAM**

Este proyecto realiza la verificaci贸n de un controlador SDRAM utilizando SystemVerilog. El entorno de verificaci贸n est谩 organizado en capas, con varios componentes dise帽ados para trabajar juntos y asegurar el correcto funcionamiento del controlador.

### **Resumen del Proyecto**

| **Componente**      | **Descripci贸n**                                                                                  |
|---------------------|--------------------------------------------------------------------------------------------------|
| **Top-Level Testbench (tb_top)** | Inicializa las se帽ales del sistema, instancia el controlador SDRAM y configura la interfaz de bus. |
| **Environment Class (environment)** | Configura el entorno de simulaci贸n creando instancias del driver, scoreboard, y monitor.      |
| **Monitor Class (monitor)**        | Monitorea las se帽ales en el bus para validar las operaciones de escritura y lectura.           |
| **Scoreboard Class (scoreboard)**  | Almacena y rastrea valores para asegurar la integridad de los datos en memoria.                |
| **Driver Class (driver_bus_master)** | Maneja las interacciones con el controladro de la SDRAM, incluyendo operaciones de reset, escritura y lectura.    |
| **Stimulus Class (stimulus)**      | Genera est铆mulos aleatorios para probar el sistema bajo diferentes condiciones.                |
| **StimulusB Class (stimulusB)**    | Genera est铆mulos aleatorios espec铆ficos para las direcciones de banco, fila y columna.         |
| **Interface (interface_bus_master)** | Define las conexiones para el sistema bus master (Wishbone).               |
| **Test Programs (testcase)**       | Define escenarios de prueba espec铆ficos para validar el comportamiento del controlador.            |

### **Detalles del Entorno de Verificaci贸n**

- **Top-Level Testbench (tb_top):**  
  Este m贸dulo es el banco de pruebas de nivel superior. Inicializa las se帽ales de reloj del sistema, instancia el controlador SDRAM y conecta el programa de prueba a la interfaz de bus para la simulaci贸n. Adem谩s, sincroniza los relojes del sistema y SDRAM, y define las se帽ales de interfaz Wishbone y SDRAM para la comunicaci贸n con la memoria.

- **Environment Class (environment):**  
  Configura el entorno de simulaci贸n creando instancias del driver, scoreboard, y monitor. Conecta estos componentes utilizando la interfaz virtual y ejecuta en paralelo el monitoreo de se帽ales para asegurar que todas las operaciones sean registradas y validadas correctamente.

- **Monitor Class (monitor):**  
  Monitorea continuamente las se帽ales en el bus para rastrear las operaciones de escritura y lectura. Compara los valores observados con los almacenados en el scoreboard para validar la integridad de los datos.

- **Scoreboard Class (scoreboard):**  
  Utiliza un mecanismo de almacenamiento para rastrear las operaciones de escritura y lectura, asegurando que los valores correctos se escriban o lean de la memoria.

- **Driver Class (driver_bus_master):**  
  Implementa el driver para el bus master, manejando interacciones con el SDRAM, incluyendo la realizaci贸n de operaciones de reset, escritura y lectura en r谩faga.

- **Stimulus Class (stimulus):**  
  Genera est铆mulos aleatorios para probar el sistema bajo diferentes condiciones, asegurando su correcto funcionamiento.

- **StimulusB Class (stimulusB):**  
  Se especializa en generar est铆mulos aleatorios para direcciones de banco, fila y columna.

- **Interface (interface_bus_master):**  
  Define las conexiones clave para el sistema bus master, incluyendo relojes y se帽ales de bus para la comunicaci贸n con la SDRAM.

- **Test Programs (testcase):**  
  Escenarios de prueba espec铆ficos que utilizan las clases del entorno para realizar operaciones de escritura y lectura, verificando el comportamiento del sistema bajo diversas condiciones.

### **Plataforma de Simulaci贸n**

Este proyecto fue desarrollado y puede ser ejecutado f谩cilmente en la plataforma EDA Playground. Puedes acceder al proyecto y ejecutarlo utilizando el siguiente enlace:

 [EDA Playground - Verificaci贸n del Controlador SDRAM - SV por capas](https://www.edaplayground.com/x/rJYB)


### **Comando de Compilaci贸n**

Para compilar el proyecto, se utiliz贸 el siguiente comando de compilaci贸n:

```bash
-timescale=1ns/1ns +vcs+flush+all +warn=all -sverilog +define+S50
```

### Herramientas Utilizadas
El proyecto se verific贸 utilizando la versi贸n Synopsys VCS 2023.03, como se especifica en el simulador de EDA Playground.
