{"Source Block": ["zipcpu/rtl/peripherals/zipmmu.v@336:346@HdlIdDef", "\t//\n\twire\t[31:0]\t\tw_control_data,w_vtable_reg,w_ptable_reg;\n\treg\t[31:0]\tstatus_word;\n\t//\n\t//\n\treg\t\t\tr_pending, r_we, last_page_valid, last_ro, r_valid;\n\treg\t[(DW-3):0]\tr_addr;\n\treg\t[(DW-1):0]\tr_data;\n\treg\t[(DW/8-1):0]\tr_sel;\n\treg\t[(PAW-1):0]\tlast_ppage;\n\treg\t[(VAW-1):0]\tlast_vpage;\n"], "Clone Blocks": [["zipcpu/rtl/peripherals/zipmmu.v@339:349", "\t//\n\t//\n\treg\t\t\tr_pending, r_we, last_page_valid, last_ro, r_valid;\n\treg\t[(DW-3):0]\tr_addr;\n\treg\t[(DW-1):0]\tr_data;\n\treg\t[(DW/8-1):0]\tr_sel;\n\treg\t[(PAW-1):0]\tlast_ppage;\n\treg\t[(VAW-1):0]\tlast_vpage;\n\t//\n\twire\t[(TBL_SIZE-1):0]\tr_tlb_match;\n\treg\t[(LGTBL-1):0]\t\ts_tlb_addr;\n"], ["zipcpu/rtl/peripherals/zipmmu.v@336:346", "\t//\n\twire\t[31:0]\t\tw_control_data,w_vtable_reg,w_ptable_reg;\n\treg\t[31:0]\tstatus_word;\n\t//\n\t//\n\treg\t\t\tr_pending, r_we, last_page_valid, last_ro, r_valid;\n\treg\t[(DW-3):0]\tr_addr;\n\treg\t[(DW-1):0]\tr_data;\n\treg\t[(DW/8-1):0]\tr_sel;\n\treg\t[(PAW-1):0]\tlast_ppage;\n\treg\t[(VAW-1):0]\tlast_vpage;\n"], ["zipcpu/rtl/peripherals/zipmmu.v@338:348", "\treg\t[31:0]\tstatus_word;\n\t//\n\t//\n\treg\t\t\tr_pending, r_we, last_page_valid, last_ro, r_valid;\n\treg\t[(DW-3):0]\tr_addr;\n\treg\t[(DW-1):0]\tr_data;\n\treg\t[(DW/8-1):0]\tr_sel;\n\treg\t[(PAW-1):0]\tlast_ppage;\n\treg\t[(VAW-1):0]\tlast_vpage;\n\t//\n\twire\t[(TBL_SIZE-1):0]\tr_tlb_match;\n"], ["zipcpu/rtl/peripherals/zipmmu.v@336:346", "\t//\n\twire\t[31:0]\t\tw_control_data,w_vtable_reg,w_ptable_reg;\n\treg\t[31:0]\tstatus_word;\n\t//\n\t//\n\treg\t\t\tr_pending, r_we, last_page_valid, last_ro, r_valid;\n\treg\t[(DW-3):0]\tr_addr;\n\treg\t[(DW-1):0]\tr_data;\n\treg\t[(DW/8-1):0]\tr_sel;\n\treg\t[(PAW-1):0]\tlast_ppage;\n\treg\t[(VAW-1):0]\tlast_vpage;\n"], ["zipcpu/rtl/peripherals/zipmmu.v@337:347", "\twire\t[31:0]\t\tw_control_data,w_vtable_reg,w_ptable_reg;\n\treg\t[31:0]\tstatus_word;\n\t//\n\t//\n\treg\t\t\tr_pending, r_we, last_page_valid, last_ro, r_valid;\n\treg\t[(DW-3):0]\tr_addr;\n\treg\t[(DW-1):0]\tr_data;\n\treg\t[(DW/8-1):0]\tr_sel;\n\treg\t[(PAW-1):0]\tlast_ppage;\n\treg\t[(VAW-1):0]\tlast_vpage;\n\t//\n"], ["zipcpu/rtl/peripherals/zipmmu.v@333:343", "\treg\t\t\tz_context;\n\twire\t\t\tkernel_context;\n\treg\t[(LGCTXT-1):0]\tr_context_word;\n\t//\n\twire\t[31:0]\t\tw_control_data,w_vtable_reg,w_ptable_reg;\n\treg\t[31:0]\tstatus_word;\n\t//\n\t//\n\treg\t\t\tr_pending, r_we, last_page_valid, last_ro, r_valid;\n\treg\t[(DW-3):0]\tr_addr;\n\treg\t[(DW-1):0]\tr_data;\n"], ["zipcpu/rtl/peripherals/zipmmu.v@341:351", "\treg\t\t\tr_pending, r_we, last_page_valid, last_ro, r_valid;\n\treg\t[(DW-3):0]\tr_addr;\n\treg\t[(DW-1):0]\tr_data;\n\treg\t[(DW/8-1):0]\tr_sel;\n\treg\t[(PAW-1):0]\tlast_ppage;\n\treg\t[(VAW-1):0]\tlast_vpage;\n\t//\n\twire\t[(TBL_SIZE-1):0]\tr_tlb_match;\n\treg\t[(LGTBL-1):0]\t\ts_tlb_addr;\n\treg\t\t\t\ts_tlb_miss, s_tlb_hit, s_pending;\n\t//\n"], ["zipcpu/rtl/peripherals/zipmmu.v@336:346", "\t//\n\twire\t[31:0]\t\tw_control_data,w_vtable_reg,w_ptable_reg;\n\treg\t[31:0]\tstatus_word;\n\t//\n\t//\n\treg\t\t\tr_pending, r_we, last_page_valid, last_ro, r_valid;\n\treg\t[(DW-3):0]\tr_addr;\n\treg\t[(DW-1):0]\tr_data;\n\treg\t[(DW/8-1):0]\tr_sel;\n\treg\t[(PAW-1):0]\tlast_ppage;\n\treg\t[(VAW-1):0]\tlast_vpage;\n"], ["zipcpu/rtl/peripherals/zipmmu.v@336:346", "\t//\n\twire\t[31:0]\t\tw_control_data,w_vtable_reg,w_ptable_reg;\n\treg\t[31:0]\tstatus_word;\n\t//\n\t//\n\treg\t\t\tr_pending, r_we, last_page_valid, last_ro, r_valid;\n\treg\t[(DW-3):0]\tr_addr;\n\treg\t[(DW-1):0]\tr_data;\n\treg\t[(DW/8-1):0]\tr_sel;\n\treg\t[(PAW-1):0]\tlast_ppage;\n\treg\t[(VAW-1):0]\tlast_vpage;\n"], ["zipcpu/rtl/peripherals/zipmmu.v@340:350", "\t//\n\treg\t\t\tr_pending, r_we, last_page_valid, last_ro, r_valid;\n\treg\t[(DW-3):0]\tr_addr;\n\treg\t[(DW-1):0]\tr_data;\n\treg\t[(DW/8-1):0]\tr_sel;\n\treg\t[(PAW-1):0]\tlast_ppage;\n\treg\t[(VAW-1):0]\tlast_vpage;\n\t//\n\twire\t[(TBL_SIZE-1):0]\tr_tlb_match;\n\treg\t[(LGTBL-1):0]\t\ts_tlb_addr;\n\treg\t\t\t\ts_tlb_miss, s_tlb_hit, s_pending;\n"]], "Diff Content": {"Delete": [[341, "\treg\t\t\tr_pending, r_we, last_page_valid, last_ro, r_valid;\n"]], "Add": [[341, "\treg\t\t\tr_pending, r_we, r_exe, r_valid,\n"], [341, "\t\t\t\tlast_page_valid, last_ro, last_exe;\n"]]}}