module vio (
		output wire [0:0] source,     //    sources.source
		input  wire       source_clk  // source_clk.clk
	);
endmodule

