# SuperPSX â€“ AnÃ¡lisis Completo de Ãreas de Mejora

> Documento generado tras el anÃ¡lisis exhaustivo de los ~7.000 lÃ­neas de cÃ³digo del emulador,
> cruzado con la documentaciÃ³n tÃ©cnica de [psx-spx](https://psx-spx.consoledev.net) y [ps2tek](https://psi-rockin.github.io/ps2tek/).

---

## Ãndice

1. [Resumen Ejecutivo](#resumen-ejecutivo)
2. [Dynarec (MIPSâ†’MIPS)](#1-dynarec-mipsmips)
3. [GTE (Geometry Transformation Engine)](#2-gte-geometry-transformation-engine)
4. [Bucle de EmulaciÃ³n (Run_CPU)](#3-bucle-de-emulaciÃ³n-run_cpu)
5. [Subsistema de Memoria](#4-subsistema-de-memoria)
6. [GPU / GS Pipeline](#5-gpu--gs-pipeline)
7. [Hardware PerifÃ©rico](#6-hardware-perifÃ©rico)
8. [Uso del HW del PS2 (EE/VU/DMA)](#7-uso-del-hw-del-ps2-eevudma)
9. [Roadmap Priorizado](#roadmap-priorizado)
10. [Matriz de Impacto vs Esfuerzo](#matriz-de-impacto-vs-esfuerzo)

---

## Resumen Ejecutivo

SuperPSX es un emulador de PSX que corre **nativamente en PS2** usando un dynarec MIPS-to-MIPS.
La arquitectura fundamental es sÃ³lida: el R3000A comparte encoding con el R5900 del PS2, lo que
permite ejecutar muchas instrucciones directamente. Sin embargo, hay Ã¡reas sustanciales de mejora
que podrÃ­an incrementar tanto la compatibilidad como el rendimiento de forma significativa.

Las Ã¡reas mÃ¡s crÃ­ticas, ordenadas por impacto, son:

| Prioridad | Ãrea | Estado | Impacto esperado |
|-----------|------|--------|------------------|
|  OK | Timing del bucle de emulaciÃ³n | **Listo** | Compatibilidad + rendimiento |
|  OK | Block linking en dynarec | **Listo** | Rendimiento (+40-60%) |
|  OK | GTE Division (UNR Table) | **Listo** | Compatibilidad (Crash/Spyro) |
| ðŸŸ¢ OK | Scheduler basado en eventos | **Listo** | Compatibilidad + timing |
| ðŸŸ¢ OK | Inline RAM path (LW/SW) | **Listo** | Rendimiento (+5-15%) |
| âœ… OK | Register allocation (pinning) | **Listo** | Rendimiento (+10-15%) |
| âœ… OK | GTE inline en el dynarec | **Listo** | Rendimiento (+15-25%) |
| âœ… OK | Instrucciones R5900 (MULT1, MOVZ) | **Listo** | Rendimiento (Paralelismo) |
|  P1 | MFC2/CFC2 GTE load delay slots | Pendiente | Compatibilidad (Tekken 2) |
| ðŸŸ¡ P2 | SMC (Self-Modifying Code) | Pendiente | Compatibilidad |
| ðŸŸ¢ P3 | VU1 para GTE batch ops | Pendiente | Rendimiento GPU-bound |
| ðŸŸ¢ P3 | SPU / Audio (IOP/EE) | Pendiente | Funcionalidad |

---

## 1. Dynarec (MIPSâ†’MIPS)

> Archivo principal: [dynarec.c](file:///Users/frangar/Fun/ps2/superpsx/src/dynarec.c) (1982 lÃ­neas)

### 1.1 Arquitectura Actual â€“ Estado

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚            Run_CPU Loop                       â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”  â”‚
â”‚  â”‚ lookup   â”‚â”€â”€â”€â–¶â”‚ compile_block          â”‚  â”‚
â”‚  â”‚ block    â”‚    â”‚  - emit_prologue       â”‚  â”‚
â”‚  â”‚ (hash)   â”‚    â”‚  - emit_instruction Ã—N â”‚  â”‚
â”‚  â”‚          â”‚    â”‚  - emit_epilogue       â”‚  â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜    â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜  â”‚
â”‚       â”‚                                       â”‚
â”‚       â–¼                                       â”‚
â”‚  ((block_func_t)block)(&cpu, ram, bios)      â”‚
â”‚       â”‚                                       â”‚
â”‚       â–¼                                       â”‚
â”‚  UpdateTimers() + CDROM_Update() + CheckIRQ  â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

### 1.2 Problemas Detectados

#### ï¿½ A. Block Linking â€“ IMPLEMENTADO
Ya no se vuelve a C despuÃ©s de cada bloque. Se ha implementado **Direct Block Linking** con back-patching:
- Al terminar un bloque, si el destino ya estÃ¡ compilado, se emite un `J` directo.
- Si no estÃ¡ compilado, se emite un salto a un trampolÃ­n y se registra el PC para ser parcheado mÃ¡s tarde (`apply_pending_patches`).

**Impacto: Salto de rendimiento masivo (~2x en algunas Ã¡reas).**

---

#### âœ… B. Register Pinning (Register Allocation) â€“ IMPLEMENTADO

Se han mapeado los registros PSX mÃ¡s frecuentes a registros nativos del R5900 durante la ejecuciÃ³n de los bloques:
- **PSX $sp (r29)** â†’ R5900 **$s4**
- **PSX $ra (r31)** â†’ R5900 **$s5**
- **PSX $v0 (r2)**  â†’ R5900 **$s6**
- **PSX $s8 (r30)** â†’ R5900 **$s7**

**Detalles de implementaciÃ³n:**
- El bloque carga estos registros en el prÃ³logo y los guarda (flush) en el epÃ­logo.
- Se ha implementado un sistema de **sincronizaciÃ³n (`emit_call_c`)** que flushea los registros antes de cualquier llamada a funciones de C (helpers, excepciones) y los recarga despuÃ©s, garantizando coherencia.
- Esto elimina mÃºltiples instrucciones `lw`/`sw` redundantes en cada bloque.

**Impacto: +10-15% rendimiento al reducir el trÃ¡fico de memoria con la estructura CPU.**

---

#### ðŸŸ  C. Load Delay Slots Parcialmente Implementados

El dynarec tiene tracking de load delay slots (lÃ­neas ~863-900 en `emit_instruction`), pero solo para un subconjunto de instrucciones. SegÃºn psx-spx:

> *"The R3000A has a load delay of 1 cycle; the value loaded from memory is NOT available in the immediately following instruction."*

El cÃ³digo actual marca `pending_load_reg`/`pending_load_temp` pero no todos los paths lo manejan de forma consistente. Juegos que dependen de este timing (Ridge Racer, Spyro, etc.) podrÃ­an fallar.

---

#### ï¿½ D. Block Cache con Chaining â€“ IMPLEMENTADO
Se ha mejorado el cache de bloques para manejar colisiones mediante un **pool de nodos y encadenamiento** (linked lists en cada slot del hash).

#### ï¿½ E. Code Buffer con Overflow Handling â€“ IMPLEMENTADO
El emulador ahora detecta cuando el `code_ptr` se acerca al final del buffer y realiza un **flush completo** (invalida el cache y resetea el buffer), evitando crashes aleatorios.

#### ðŸŸ¢ F. Dynarec Stats â€“ IMPLEMENTADO
Se han aÃ±adido contadores de rendimiento (hits, misses, colisiones, ciclos) accesibles vÃ­a `DLOG`.

---

#### ðŸŸ¡ G. InstrucciÃ³n `setjmp/longjmp` para Excepciones

```c
psx_block_exception = 1;
if (setjmp(psx_block_jmp) == 0) {
    ((block_func_t)block)(&cpu, psx_ram, psx_bios);
} else {
    /* Exception during block */
}
psx_block_exception = 0;
```

`setjmp` tiene overhead significativo en cada bloque. Un mecanismo mÃ¡s eficiente serÃ­a:
- Check de excepciones en los helpers (`ReadWord`/`WriteWord`) y return a C normalmente con un flag
- O usar seÃ±ales UNIX (`SIGSEGV`) si el PS2 SDK lo soporta

---

### 1.3 Instrucciones R5900 Aprovechadas â€“ IMPLEMENTADO

Se han integrado instrucciones especÃ­ficas del R5900 (EE) para optimizar el dynarec:

| InstrucciÃ³n R5900 | Uso potencial |
|---|---|
| `movz`/`movn` | Conditional moves â€“ eliminar branches en set-on-condition |
| `pextlw`/`pextuw` | Pack/unpack â€“ Ãºtil para GTE batch ops |
| `madd`/`maddu` | Multiply-accumulate â€“ Ãºtil para GTE MAC ops |
| `mult1`/`div1` | Pipeline 1 multiply/divide â€“ paralelismo |
| `mfhi1`/`mflo1` | Acceso a pipeline 1 â€“ permitir dos mul/div en paralelo |
| `sq`/`lq` | Store/Load 128-bit | Pendiente (optimizaciÃ³n de flush/reload) |

> [!NOTE]
> Se ha implementado el **balanceo de pipelines de multiplicaciÃ³n**: el dynarec alterna entre `mult` (Pipeline 0) y `mult1` (Pipeline 1) dentro de los bloques para maximizar el throughput.

---

## 2. GTE (Geometry Transformation Engine)

> Archivo principal: [gte.c](file:///Users/frangar/Fun/ps2/superpsx/src/gte.c) (1345 lÃ­neas)

### 2.1 Estado Actual

Los 22 opcodes GTE estÃ¡n implementados como funciones C llamadas desde el dynarec via helper:
```c
EMIT_JAL_ABS((uint32_t)GTE_Command);
```

Esto significa que **cada operaciÃ³n GTE** pasa por:
1. Call overhead (JAL + setup argumentos)
2. Switch en `GTE_Command()` 
3. AritmÃ©tica en C genÃ©rico (int64_t Ã— int64_t, shifts, clamps)
4. Return al bloque

### 2.2 Problemas Detectados

#### âœ… A. GTE Inline â€“ IMPLEMENTADO

Se han inlineado las llamadas a los comandos GTE mÃ¡s frecuentes para reducir el overhead de despacho:
- **NCLIP, SQR, AVSZ3, AVSZ4** se despachan ahora mediante wrappers especializados (`GTE_Inline_...`).
- Se utiliza la sincronizaciÃ³n de registros pinneados para garantizar coherencia en estas llamadas.
- Esto elimina la necesidad de re-leer el opcode y el dispatch genÃ©rico de `GTE_Execute` para estos comandos.

> **Mejora propuesta (fase 2):** Para RTPS/RTPT, usar las instrucciones **multimedia del R5900** (`pextlh`, `pmulth`, `paddh`, etc.) que operan sobre vectores de 128-bit, procesando 4 componentes en paralelo.

---

#### ï¿½ B. GTE Division (UNR Algorithm) â€“ IMPLEMENTADO
Se ha implementado el algoritmo de divisiÃ³n exacto del hardware real usando la **tabla UNR de 257 entradas**. RTPS y RTPT ahora producen resultados idÃ©nticos al hardware real, corrigiendo problemas de "polÃ­gonos temblorosos" en juegos como Crash Bandicoot.

---

#### ðŸŸ¡ C. MFC2/CFC2 Load Delay Slots No Emulados

SegÃºn psx-spx:
> *"Using CFC2/MFC2 has a delay of 1 instruction until the GPR is loaded with its new value. Tekken 2 will be filled with broken geometry on emulators which don't emulate this properly."*

El dynarec actual no implementa este delay especÃ­fico de COP2:
```c
case 0x00: /* MFC2 - Move From COP2 */
    EMIT_MOVE(REG_A0, REG_S0);
    emit_load_imm32(REG_A1, rd);
    EMIT_JAL_ABS((uint32_t)GTE_ReadData);
    EMIT_NOP();
    emit_store_psx_reg(REG_V0, rt);  // â† Inmediato, sin delay
    break;
```

---

#### ðŸŸ¡ D. GTE Flag Register (cop2r63) â€“ AcumulaciÃ³n de Errores

El flag register `FLAG` se resetea al inicio de cada comando, pero los bits de overflow/saturaciÃ³n se acumulan durante la ejecuciÃ³n del comando y el bit 31 es el OR de los bits 30-23 y 18-13. Hay que verificar que esta acumulaciÃ³n se hace exactamente como en hardware para cada opcode.

---

#### ðŸŸ¢ E. Potencial Uso de VU1 para GTE

El VU1 del PS2 es un procesador vectorial diseÃ±ado para exactamente el tipo de operaciones que hace el GTE (transformaciones de matrices, proyecciÃ³n perspectiva). Se podrÃ­a:

1. Cargar las matrices GTE (Rotation, Light, Color) en el VU1
2. Cuando llega un RTPT (transform triple), enviar los 3 vÃ©rtices al VU1 via VIF
3. El VU1 los procesa en paralelo mientras el EE sigue ejecutando cÃ³digo PSX
4. Los resultados se recuperan cuando se leen SXY/SZ

Esto convertirÃ­a el GTE de **bloqueante** a **asÃ­ncrono**, ganando ciclos significativos.

> [!NOTE]
> Esto es complejo de implementar correctamente porque el cÃ³digo PSX asume resultados inmediatos del GTE. Solo funcionarÃ­a si se puede agrupar la escritura de registros + comando + lectura de resultados y detectar el patrÃ³n.

---

## 3. Bucle de EmulaciÃ³n (Run_CPU)

> Archivo: [dynarec.c](file:///Users/frangar/Fun/ps2/superpsx/src/dynarec.c#L1750-L1982), funciÃ³n `Run_CPU`

### 3.1 Estado Actual

```c
while (true) {
    pc = cpu.pc;
    // BIOS HLE hooks
    // Compile/lookup block
    // Execute block
    // UpdateTimers(cycles)
    // CDROM_Update(cycles)
    // CheckInterrupts()
    iterations++;
}
```

### 3.2 Problemas Detectados

#### ï¿½ A. Scheduler basado en Eventos â€“ IMPLEMENTADO
Se ha eliminado el timing impreciso por bloques. Ahora el emulador usa un **scheduler de eventos (deadline-based)**:
- Los Timers, CD-ROM y VBlank registran eventos con un "deadline" en ciclos globales.
- El Dynarec ejecuta hasta alcanzar el prÃ³ximo deadline.
- Mejora drÃ¡sticamente la estabilidad del CD-ROM y el timing de los timers.

#### ï¿½ B. VÃ­nculo Frame-VSync (Frame Pacing) â€“ IMPLEMENTADO
Se ha implementado el lÃ­mite de velocidad a 60fps (NTSC). El scheduler sincroniza la ejecuciÃ³n con el VBlank real del hardware o mediante esperas calculadas, evitando que el juego corra a velocidad ilimitada.

---

#### ðŸŸ  C. BIOS Shell Hook Hardcodeado

```c
if (pc == 0xBFC06FF0) {
    // Load binary
}
```

Esta direcciÃ³n es especÃ­fica de **SCPH1001** (BIOS US). Otros BIOS (EU, JP) tienen la entry point del shell en diferentes direcciones. Esto limita la compatibilidad a un Ãºnico BIOS.

> **Mejora propuesta:** Detectar el entry point dinÃ¡micamente analizando la tabla de dispatch del BIOS, o buscar el patrÃ³n de instrucciones que precede al salto al shell.

---

#### ðŸŸ¡ D. CheckInterrupts() Llamado en Cada Bloque

```c
if (CheckInterrupts()) {
    cpu.cop0[PSX_COP0_CAUSE] |= (1 << 10);
    ...
}
```

`CheckInterrupts()` se llama con cada iteraciÃ³n del bucle aunque no haya cambiado nada. SerÃ­a mÃ¡s eficiente solo verificar cuando `i_stat & i_mask` cambie (es decir, cuando se seÃ±ale o se enmascare un interrupt).

---

## 4. Subsistema de Memoria

> Archivo: [memory.c](file:///Users/frangar/Fun/ps2/superpsx/src/memory.c) (411 lÃ­neas)

### 4.1 Problemas Detectados

#### ðŸŸ¡ A. ReadWord/WriteByte â€“ Cascada de If/Else

```c
uint32_t ReadWord(uint32_t address) {
    uint32_t phys = address & 0x1FFFFFFF;
    if (phys < PSX_RAM_SIZE) { ... }
    else if (phys >= 0x1FC00000 && ...) { ... }  // BIOS
    else if (phys == 0x1F801070) { ... }          // I_STAT 
    else if (phys >= 0x1F801000 && ...) { ... }   // HW regs
    ...
}
```

Cada acceso a memoria recorre una cadena de comparaciones. Para el caso mÃ¡s comÃºn (RAM), esto es "rÃ¡pido" porque es el primer check, pero los accesos a hardware pueden recorrer 8-10 comparaciones.

> **Mejora propuesta:** Usar una **page table** de 4KB pÃ¡ginas:
> ```c
> void *page_table[0x20000]; // 131072 entries Ã— 4KB = 512MB space
> // page_table[phys >> 12] = pointer directo a memoria o handler
> ```
> Accesos a RAM y BIOS se resuelven con un solo indirection. Accesos a hardware usan un handler especial.

---

#### ï¿½ B. Inline RAM Fast-Path â€“ IMPLEMENTADO
Las operaciones de lectura/escritura (LW/SW) alineadas a RAM ahora se ejecutan **inlined** en el cÃ³digo generado:
- Se comprueba alineaciÃ³n y rango (0-2MB) en MIPS nativo.
- Se accede directamente al puntero `psx_ram` sin llamar a `ReadWord`.
- Solo cae al "slow path" (JAL a C) para I/O o direcciones fuera de RAM.

**Impacto: Ahorro masivo de llamadas a funciones.**

---

#### ðŸŸ¡ C. Scratchpad Mapping Incompleto

```c
if (phys >= 0x1F800000 && phys < 0x1F800400) {
    return *(uint32_t*)(scratchpad + (phys & 0x3FF));
}
```

El scratchpad es 1KB (0x1F800000-0x1F8003FF). Esto estÃ¡ bien, pero algunos juegos acceden al scratchpad vÃ­a kseg0/kseg1 mirrors que no estÃ¡n manejados.

---

## 5. GPU / GS Pipeline

> Archivos: [gpu_commands.c](file:///Users/frangar/Fun/ps2/superpsx/src/gpu_commands.c),
> [gpu_primitives.c](file:///Users/frangar/Fun/ps2/superpsx/src/gpu_primitives.c),
> [gpu_gif.c](file:///Users/frangar/Fun/ps2/superpsx/src/gpu_gif.c),
> [gpu_core.c](file:///Users/frangar/Fun/ps2/superpsx/src/gpu_core.c)

### 5.1 Estado Actual â€“ Arquitectura

```
PSX GP0 Command â†’ Translate_GP0_to_GS() â†’ GIF Packet Buffer â†’ DMA to GS
```

La traducciÃ³n de primitivas PSX a paquetes GS es funcional y cubre polÃ­gonos, sprites, lÃ­neas, fill rects y transfers VRAM. Usa double-buffered GIF packets.

### 5.2 Problemas Detectados

#### ðŸŸ¡ A. Shadow VRAM Duplicada

```c
uint16_t *psx_vram_shadow = NULL;  // 1024Ã—512Ã—2 = 1MB
```

Se mantiene una copia CPU-side completa de VRAM para:
1. CLUT texture lookups (4-bit/8-bit textures)
2. VRAM-to-CPU reads (GP0 C0h)

Esto implica que **cada escritura a VRAM debe actualizarse en dos sitios** (GS VRAM via DMA Y shadow en RAM), desperdiciando memoria (1MB) y ancho de banda.

> **Mejora propuesta:** Usar `GS_ReadbackRegion()` bajo demanda solo cuando realmente se necesite leer VRAM (que es raro). Para CLUTs, cachear solo las paletas activas en vez de todo VRAM.

---

#### ðŸŸ¡ B. Flush_GIF() Demasiado Frecuente

```c
void Flush_GIF(void) {
    FlushCache(0);                    // Flush CPU cache
    dma_wait_fast();                  // Wait for previous DMA
    dma_channel_send_normal(...);     // Send current buffer
    current_buffer ^= 1;
}
```

Se llama `Flush_GIF()` despuÃ©s de **cada primitiva** en muchos paths. Cada flush implica:
1. FlushCache (invalida D-cache â†’ ~50 cycles)
2. dma_wait (espera DMA anterior â†’ variable, potencialmente cientos de cycles)
3. DMA setup (~10 cycles)

> **Mejora propuesta:** Batch mÃ¡s primitivas antes de flush. Solo flush cuando:
> - El buffer estÃ¡ >= 75% lleno
> - Se necesita un VSync
> - Un VRAM read/write transfer lo requiere

---

#### ðŸŸ¡ C. CLUT Decode en CPU

`Decode_CLUT4_Texture`/`Decode_CLUT8_Texture` realizan la expansiÃ³n de texturas indexadas (4-bit/8-bit) en el CPU y suben el resultado expandido al GS. Esto es correcto funcionalmente pero lento.

> **Mejora propuesta (avanzada):** Cargar la paleta CLUT como una textura 16Ã—1 o 256Ã—1 en GS VRAM, y usar **TEX0 con CPSM/CSM** para que el GS haga la lookup de paletas por hardware. El GS soporta CLUTs nativamente.

---

#### ðŸŸ¡ D. VRAM-to-VRAM Copy con Readback

Para copias VRAM con overlap vertical, el cÃ³digo hace:
1. GS readback de toda la regiÃ³n a un buffer temporal
2. Modifica el buffer en CPU
3. Re-sube el buffer modificado al GS

Esto es extremadamente lento para copias grandes. El GS soporta `TRXDIR=2` (local-to-local) para copias sin overlap.

---

## 6. Hardware PerifÃ©rico

> Archivo: [hardware.c](file:///Users/frangar/Fun/ps2/superpsx/src/hardware.c) (713 lÃ­neas)

### 6.1 Problemas Detectados

#### ï¿½ A. Timers con InterpolaciÃ³n â€“ MEJORADO
Los timers ahora estÃ¡n integrados con el scheduler de eventos. Al leer un contador, se interpola su valor basÃ¡ndose en los ciclos transcurridos desde la Ãºltima sincronizaciÃ³n, proporcionando una precisiÃ³n de 1 ciclo.

---

#### ðŸŸ¡ B. DMA Tipo 2 (GPU Linked List) - Timeout sin Manejo

```c
while (addr != 0x00FFFFFF) {
    uint32_t header = *(uint32_t *)(psx_ram + (addr & 0x1FFFFC));
    ...
    if (++safety > 100000) break;  // Safety limit
}
```

El safety counter rompe silenciosamente cadenas DMA largas. Algunos juegos genuinamente tienen cadenas de 100K+ entries.

---

#### ðŸŸ¡ C. SPU Stub

El SPU es un stub completo â€“ sin emulaciÃ³n de audio. Esto no causa crashes pero significa que no hay sonido. Es una carencia funcional importante.

> **Mejora propuesta:** Al menos implementar los registros SPU necesarios para que juegos que poll SPU status no se queden colgados (status "ready", voice on/off acknowledge).

---

#### ðŸŸ¡ D. SIO (Serial I/O) â€“ Joystick Parcial

El joystick estÃ¡ implementado usando PS2 pad polling directo, lo que es funcional, pero la emulaciÃ³n del protocolo SIO serial es simplificada. Memory cards no estÃ¡n soportadas.

---

## 7. Uso del HW del PS2 (EE/VU/DMA)

### 7.1 Lo que SÃ se usa

| HW PS2 | Uso |
|---------|-----|
| EE CPU (R5900) | Dynarec (P0/P1) + emulaciÃ³n |
| GS (GPU) | Renderizado de primitivas PSX via GIF |
| DMA Ch2 (GIF) | EnvÃ­o de packets GIF al GS |
| DMA Ch1 (VIF1) | VRAM readback |
| PS2 Pad | Input polling |
| PS2 CDVD | No usado (se lee de host:/) |

### 7.2 Lo que NO se usa y se podrÃ­a

| HW PS2 | Potencial |
|---------|-----------|
| **VU0 (Macro mode)** | GTE inline math â€“ `madd`, `pext`, SIMD ops |
| **VU1 (Micro mode)** | GTE batch processing (RTPT, NCDT, NCCT) |
| **VIF1 unpack** | Descomprimir datos de texturas CLUT |
| **Scratchpad (16KB)** | Buffer temporal para GIF packets en vez de RAM principal |
| **IOP** | EmulaciÃ³n del SPU real â€“ el IOP puede ejecutar cÃ³digo SPU nativo |
| **DMA chain mode** | GIF PATH3 chain mode para enviar mÃºltiples packets sin CPU intervention |
| **EE MIPS multimedia** | `pextlh`, `pmulth`, `paddh`, `psllh`, etc. para GTE vectorizado |

---

#### Detalle: Uso de Scratchpad para GIF Buffers

```c
// Actualmente: en RAM principal, requiere FlushCache antes de DMA
unsigned __int128 gif_packet_buf[2][GIF_BUFFER_SIZE] __attribute__((aligned(64)));
```

El Scratchpad del PS2 (16KB en 0x70000000) es SRAM on-chip sin cache coherency issues. Si los GIF packets se construyen en Scratchpad:
- No hace falta `FlushCache(0)` antes de DMA
- Acceso mÃ¡s rÃ¡pido (0 wait states vs cache miss penalty)
- DMA from Scratchpad es mÃ¡s eficiente (SPR channel)

> [!CAUTION]
> El Scratchpad solo tiene 16KB, lo que limita el tamaÃ±o del packet buffer. Pero con un batch adecuado (~512 qwords = 8KB por buffer), cabe con double-buffering.

---

## Roadmap Priorizado

> Orden sugerido de desarrollo, balanceando impacto y complejidad.

### Fase 1 â€“ Rendimiento y Estabilidad Dynarec
1. [x] **Register allocation (pinning)** â€” Implementado.
2. [x] **GTE inline simples** â€” Implementado.
3. [x] **Instrucciones R5900 y Pipeline balancing** â€” Implementado.
4. **Self-modifying code detection** â€” Bitmap de pÃ¡ginas sucias + invalidaciÃ³n.
4. **Code buffer flush dinÃ¡mico** â€” Ya bÃ¡sico, pero necesita optimizar el re-parcheo post-flush.

### Fase 2 â€“ Compatibilidad Hardware
5. **MFC2/CFC2 load delay** â€” Necesario para Tekken 2 y otros.
6. **SPU / Audio** â€” Implementar el IOP para sonido real o stubs funcionales en EE.
7. **Memory Cards** â€” Soporte para grabaciÃ³n/lectura de archivos .mcd.
8. **Dotclock/Hblank Timers** â€” Fuentes de clock precisas para Timer 0 y 1.

### Fase 3 â€“ OptimizaciÃ³n avanzada PS2
9. **VU1 para GTE batch** â€” Transformaciones asÃ­ncronas.
10. **GS CLUT nativo** â€” TEX0 con paleta lookup por hardware del PS2.
11. **Scratchpad para GIF** â€” Eliminar FlushCache usando la SRAM interna.
12. **DMA chain mode** para GIF â€” PATH3 chain.

---

## Matriz de Impacto vs Esfuerzo

```
Alto Impacto â”‚
             â”‚
             â”‚  â¬¤ Register Pinning   â¬¤ VU1 GTE
             â”‚  
             â”‚  â¬¤ GTE Inline Simple  â¬¤ SMC Detection
             â”‚
             â”‚  â¬¤ SPU / Audio        â¬¤ MFC2 Delay
             â”‚
             â”‚  â¬¤ Dotclock Timers    â¬¤ Memory Cards
             â”‚                           
             â”‚  â¬¤ GIF Batch          â¬¤ BIOS Detect
             â”‚                        
             â”‚  â¬¤ GS CLUT            â¬¤ DMA Chain mode
             â”‚
             â”‚  
             â”‚  
Bajo Impacto â”‚  
             â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€
              Poco Esfuerzo              Mucho Esfuerzo
```

---

> [!TIP]
> **RecomendaciÃ³n final:** Empezar por la **Fase 1** (GTE division, scheduler, timer sources) para mejorar compatibilidad, y luego **Fase 2 item 6** (block linking) para el mayor salto de rendimiento con un solo cambio.
