
# Introduccion a MIPS

MIPS (Microprocessor without Interlocked Pipeline Stages) es una arquitectura de conjunto de instrucciones reducido (RISC) ampliamente utilizada en la ense√±anza y en sistemas embebidos. Sus caracter√≠sticas clave son:

## 1. Registros

*   Posee **32 registros de prop√≥sito general** (numerados de `$0` a `$31`).
*   Cada registro tiene un tama√±o de **32 bits**.
*   Se utilizan para almacenar datos temporales, operandos y direcciones.

## 2. Arquitectura

*   Utiliza una **Arquitectura Harvard**, lo que implica:
    *   **Memorias separadas** para instrucciones y para datos.
    *   Esto permite buscar la siguiente instrucci√≥n al mismo tiempo que se accede a los datos para la instrucci√≥n actual, mejorando el paralelismo y rendimiento.

## 3. Memoria

*   **Direccionamiento:** Es **byte-addressable**, es decir, cada byte individual en la memoria tiene una direcci√≥n √∫nica.
*   **Tama√±o del Espacio de Direcciones:** Puede direccionar hasta $2^{30}$ palabras (word), donde cada palabra es de 32 bits. Esto equivale a un espacio total de $2^{32}$ bytes (4 Gigabytes).
*   **Acceso (Arquitectura Load/Store):** El acceso a la memoria de datos se realiza *exclusivamente* mediante instrucciones espec√≠ficas:
    *   `load` (ej. `lw`, `lb`): Carga datos *desde* la memoria *hacia* un registro.
    *   `store` (ej. `sw`, `sb`): Guarda datos *desde* un registro *hacia* la memoria.
    *   Las operaciones aritm√©tico-l√≥gicas (suma, resta, etc.) operan √∫nicamente sobre los valores contenidos en los registros.

## 4. Conjunto de Instrucciones (ISA)

*   Todas las instrucciones MIPS tienen un tama√±o fijo de **32 bits**.
*   Existen principalmente tres formatos de instrucci√≥n (Tipo R, Tipo I, Tipo J) que definen c√≥mo se interpretan esos 32 bits (qu√© campos representan c√≥digos de operaci√≥n, registros, inmediatos, direcciones, etc.).

![conjunto-instruccones.png](conjunto-instruccones.png)


### Formato de Instrucci√≥n Tipo-R (Register)

Las instrucciones de Tipo-R se utilizan principalmente para operaciones **aritm√©tico-l√≥gicas** que operan **directamente entre registros**. No acceden a la memoria ni utilizan valores inmediatos (excepto por el campo `shamt`).

**Estructura (32 bits):**

![image.png](media/tipo-r.png)


**Descripci√≥n de los Campos:**

*   **`opcode` (C√≥digo de Operaci√≥n):** Para *todas* las instrucciones de Tipo-R, este campo siempre tiene el valor **0**. Indica que la instrucci√≥n pertenece a este formato.
*   **`rs` (Registro Fuente 1):** Especifica el n√∫mero (0-31) del **primer registro operando**.
*   **`rt` (Registro Fuente 2):** Especifica el n√∫mero (0-31) del **segundo registro operando**.
*   **`rd` (Registro Destino):** Especifica el n√∫mero (0-31) del registro donde se **guardar√° el resultado** de la operaci√≥n.
*   **`shamt` (Shift Amount / Cantidad de Desplazamiento):** Se utiliza **√∫nicamente** en las instrucciones de desplazamiento (como `sll`, `srl`). Indica cu√°ntos bits se debe desplazar el valor del registro `rt`. Para otras instrucciones Tipo-R (como `add`, `sub`, `and`), este campo es **0**.
*   **`funct` (C√≥digo de Funci√≥n):** Como el `opcode` es siempre 0 para las Tipo-R, este campo es **esencial**. Especifica la **operaci√≥n concreta** que se debe realizar (por ejemplo, suma, resta, AND l√≥gico, OR l√≥gico, set-on-less-than). La unidad de control utiliza este campo junto con el `opcode` (que es 0) para determinar la acci√≥n exacta de la ALU.

**Ejemplo Conceptual:**

Una instrucci√≥n como `add $t0, $s1, $s2` (que suma el contenido de `$s1` y `$s2` y guarda el resultado en `$t0`) se codificar√≠a en formato Tipo-R:

*   `opcode` ser√≠a 0.
*   `rs` codificar√≠a el n√∫mero del registro `$s1`.
*   `rt` codificar√≠a el n√∫mero del registro `$s2`.
*   `rd` codificar√≠a el n√∫mero del registro `$t0`.
*   `shamt` ser√≠a 0 (porque no es un desplazamiento).
*   `funct` tendr√≠a un valor espec√≠fico que representa la operaci√≥n de suma (`add`).

**En Resumen:** Las instrucciones Tipo-R realizan operaciones entre registros, definidas por el campo `funct`, y almacenan el resultado en un registro destino `rd`.


### Formato de Instrucci√≥n Tipo-I (Immediate)

Las instrucciones de Tipo-I se utilizan para operaciones que involucran un **valor inmediato** (una constante codificada directamente en la instrucci√≥n). Son fundamentales para cargar constantes, realizar operaciones aritm√©ticas con constantes, acceder a memoria (loads/stores) y para saltos condicionales.

**Estructura (32 bits):**

![image.png](media/tipo-i.png)

**Descripci√≥n de los Campos:**

*   **`opcode` (C√≥digo de Operaci√≥n):** A diferencia del Tipo-R, aqu√≠ el `opcode` **s√≠ especifica la operaci√≥n principal** (por ejemplo, `addi`, `andi`, `lw`, `sw`, `beq`, `bne`). Este c√≥digo distingue la instrucci√≥n de las de Tipo-R y Tipo-J.
*   **`rs` (Registro Fuente 1):** Generalmente especifica el n√∫mero (0-31) del **primer registro operando**. Para instrucciones `load` y `store`, este registro contiene la **direcci√≥n base** de memoria. Para saltos condicionales (`beq`, `bne`), es uno de los registros a comparar.
*   **`rt` (Registro Fuente 2 / Registro Destino):** Este campo tiene un **doble prop√≥sito** dependiendo de la instrucci√≥n:
    *   Para operaciones **aritm√©tico-l√≥gicas inmediatas** (como `addi`, `andi`) y para **loads** (`lw`, `lb`), `rt` es el **registro destino** donde se guardar√° el resultado.
    *   Para **stores** (`sw`, `sb`), `rt` es el **registro fuente** cuyo valor se escribir√° en memoria.
    *   Para **saltos condicionales** (`beq`, `bne`), `rt` es el **segundo registro** a comparar con `rs`.
*   **`immediate` (Valor Inmediato):** Es un valor constante de **16 bits**. Su interpretaci√≥n depende de la instrucci√≥n:
    *   Para **operaciones aritm√©ticas** (`addi`) y **loads/stores** (`lw`, `sw`), se suele **extender el signo** a 32 bits antes de usarlo (para permitir constantes negativas). Se usa como operando directo o como *offset* que se suma a la direcci√≥n base (`rs`) para calcular la direcci√≥n de memoria efectiva.
    *   Para **operaciones l√≥gicas** (`andi`, `ori`), se suele **extender con ceros** (zero-extension) a 32 bits.
    *   Para **saltos condicionales** (`beq`, `bne`), representa un *offset* (desplazamiento) relativo al PC (Contador de Programa). La direcci√≥n de salto se calcula sumando este offset (multiplicado por 4, ya que las instrucciones est√°n alineadas a palabras) a la direcci√≥n de la instrucci√≥n siguiente al salto.

**Usos Comunes:**

*   Operaciones aritm√©ticas/l√≥gicas con una constante: `addi $t0, $s1, 100` ( $t0 = $s1 + 100 )
*   Carga de datos desde memoria: `lw $t0, 32($s3)` ( Carga en $t0 la palabra ubicada en la direcci√≥n $s3 + 32 )
*   Almacenamiento de datos en memoria: `sw $t1, -4($sp)` ( Guarda el valor de $t1 en la direcci√≥n $sp - 4 )
*   Saltos condicionales: `beq $s0, $s1, L1` ( Si $s0 == $s1, salta a la etiqueta L1 )

**En Resumen:** Las instrucciones Tipo-I combinan un registro fuente (`rs`) con un valor inmediato de 16 bits para realizar operaciones, accesos a memoria (usando `rs` + inmediato como direcci√≥n) o saltos condicionales (comparando `rs` y `rt`, y usando el inmediato como offset de salto). El registro `rt` act√∫a como destino o como segunda fuente seg√∫n la instrucci√≥n.


### Formato de Instrucci√≥n Tipo-J (Jump)

Las instrucciones de Tipo-J se utilizan exclusivamente para **saltos incondicionales** (`j` y `jal`). Permiten transferir el flujo de ejecuci√≥n a una direcci√≥n de instrucci√≥n lejana dentro del programa.

**Estructura (32 bits):**

![image.png](media/tipo-j.png)


**Descripci√≥n de los Campos:**

*   **`opcode` (C√≥digo de Operaci√≥n):** Identifica la instrucci√≥n como un salto incondicional. Hay dos opcodes principales para este formato:
    *   `j` (Jump): Salta a la direcci√≥n calculada.
    *   `jal` (Jump and Link): Salta a la direcci√≥n calculada y, adem√°s, **guarda la direcci√≥n de la instrucci√≥n siguiente al salto** (PC + 4) en el registro `$ra` (`$31`). Esto es fundamental para implementar llamadas a subrutinas/funciones, ya que `$ra` contendr√° la direcci√≥n a la que se debe retornar.
*   **`address` (Direcci√≥n / Pseudo-direcci√≥n):** Son **26 bits** que representan una parte de la direcci√≥n de destino del salto. **No es la direcci√≥n completa**.

**C√°lculo de la Direcci√≥n de Salto:**

La direcci√≥n de destino real (de 32 bits) se calcula de la siguiente manera:

1.  Se toman los **4 bits m√°s significativos** de la direcci√≥n de la instrucci√≥n *siguiente* al salto (PC + 4).
2.  Se toman los **26 bits** del campo `address` de la instrucci√≥n Tipo-J.
3.  Se a√±aden **dos ceros** (`00`) al final de los 26 bits del campo `address`. Esto se debe a que las instrucciones MIPS est√°n alineadas a palabras (4 bytes), por lo que las direcciones de instrucci√≥n siempre terminan en `00` en binario.
4.  Se **concatenan** los 4 bits del PC+4 con los 28 bits resultantes (26 bits de `address` + `00`).

**F√≥rmula:**
`Direcci√≥n_Salto [31:0] = (PC + 4) [31:28]  ||  address [25:0]  ||  00`

Esto permite saltar a cualquier instrucci√≥n dentro del mismo **segmento de 256 MB** ( $2^{28}$ bytes) en el que se encuentra la instrucci√≥n de salto.

**Ejemplo Conceptual:**

Una instrucci√≥n como `j TargetLabel` se codificar√≠a en formato Tipo-J:

*   `opcode` ser√≠a el c√≥digo para `j`.
*   `address` contendr√≠a los 26 bits intermedios de la direcci√≥n de la etiqueta `TargetLabel`.

**En Resumen:** Las instrucciones Tipo-J realizan saltos incondicionales utilizando un campo de direcci√≥n de 26 bits. La direcci√≥n de destino completa se construye combinando estos 26 bits con los 4 bits superiores del PC actual (m√°s 4) y a√±adiendo dos ceros al final. La instrucci√≥n `jal` es id√©ntica pero adem√°s guarda la direcci√≥n de retorno en `$ra`.

## 5. Naturaleza del Circuito (Combinacional vs. Secuencial)

Es crucial diferenciar entre el circuito completo y la l√≥gica de ejecuci√≥n dentro de un ciclo:

### Circuito Completo del Procesador (Secuencial)

*   El dise√±o **completo** del procesador MIPS incluye **elementos de memoria (secuenciales)** que almacenan estado entre ciclos de reloj. Estos son:
    *   El **Contador de Programa (`PC`)**: Guarda la direcci√≥n de la siguiente instrucci√≥n.
    *   El **Banco de Registros**: Almacena los valores de los 32 registros generales.
    *   La **Memoria de Instrucciones** y la **Memoria de Datos**.
*   Estos elementos **actualizan su estado √∫nicamente en los flancos de reloj**, lo que hace que el circuito general sea **secuencial**.

### Ejecuci√≥n Dentro de un Ciclo de Reloj (Combinacional)

*   Durante **un √∫nico ciclo de reloj**, los datos y las se√±ales de control fluyen a trav√©s de varios bloques l√≥gicos para realizar parte (o toda, en un dise√±o monociclo) de la ejecuci√≥n de una instrucci√≥n. Estos bloques incluyen:
    *   Multiplexores (MUX).
    *   La Unidad Aritm√©tico-L√≥gica (ALU).
    *   La Unidad de Control.
    *   Sumadores, extensores de signo, etc.
*   Las salidas de estos bloques **dependen √∫nicamente de las entradas presentes en ese instante** (dentro de ese ciclo). No hay almacenamiento de estado *intermedio* dentro de esta l√≥gica que dependa del reloj.
*   Por lo tanto, el **camino l√≥gico que procesa los datos *dentro* de un ciclo de reloj** se comporta como un **circuito combinacional**.




```wasm
j L    # goto L
```

```wasm
// Saltos condicionales

j 334    # PC = (PC+4)[31..28] & 334*4

jal 189    # PC = (PC+4)[31..28] & 189*4 $31=PC+4
```

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%208.png)

En MIPS, la direcci√≥n de memoria es de 32 bits. Los 4 bits m√°s significativos (los primeros de izquierda a derecha) determinan en qu√© segmento de memoria estamos ubicados. Los 28 bits restantes indican el desplazamiento o la direcci√≥n dentro de ese segmento, lo que permite acceder a un rango de hasta 2^28 bytes (256 MB) dentro de cada segmento.

Por ejemplo, si la direcci√≥n del *program counter* (PC) es: 1010 0101010000101010101010101010

Los 4 bits m√°s significativos son `1010`, lo que indica que estamos en el segmento `0xA`. El resto, `0101010000101010101010101010`, representa la posici√≥n dentro de ese segmento.

## Modos de direccionamiento

### Mediante registros

- Tipo-R. ej: add, sub, and‚Ä¶

### Inmediato

- Tipo-I ej: addi, subi, andi‚Ä¶

### Mediante registro base

- Tipo-I. ej: lw y sw

### Relativo a PC

- Tipo-I. ej: beq, bne

### Pseudo directo

- Tipo-J. ej: j, jal

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%209.png)

## Dise√±o del microprocesador MIPS

- microprocesador de 32 bits de un ciclo
    - Tambien llamado uniciclo combinacional
    - Cada intruccion se ejecuta en un ciclo de relog
- Se dise√±ara para las siguiente instrucciones
    - Referencia a memoria: lw y sw
    - Aritmeticas-logicas de tipo-R: add, sub, and, sit, ‚Ä¶
    - Saltos: beq y

### Ejecucion RTL (Register Transfer Level) de una instruccion

Nos sirve para ver que hace el procesador cuando interpreta una intruccion, para ver que es lo que tenemos que modelar

- fetching
- PC + 4
- es lo que hay en la memoria

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2010.png)

- Para todas las intrucciones los dos primeros pasos son los mismos
    - Obtener la instruccion desde la memoria y actualizar el PC
    - Leer uno o dos registros
- El resto de los pasos depende de la instruccion a ejecutar
- Todas usan de alguna manera la ALU
    - Referencia a memoria: calculo de direccion de acceso
    - Aritmeticas-logicas: segun campo funct de la instruccion
    - Saltos: para determinar condicion

## Vista a muy alto nivel

- Arquitectura harvard

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2011.png)

### **PC (Program Counter)**

- Guarda la direcci√≥n de la **pr√≥xima instrucci√≥n** a ejecutar.
- En cada ciclo, normalmente se incrementa en 4 (porque las instrucciones MIPS ocupan 4 bytes).
- Si hay un salto o rama, se actualiza con otra direcci√≥n.

### **Instruction Memory**

- Es la **memoria de instrucciones de 32 bits**.
- A partir de la direcci√≥n del PC, recupera la instrucci√≥n que se va a ejecutar.

### **Registers**

- Es el **banco de registros**, donde est√°n los 32 registros (`$t0`, `$s0`, etc.).
- A partir de la instrucci√≥n, se determinan:
    - Dos registros a **leer**
    - Uno a **escribir** (si la instrucci√≥n lo requiere)

### **ALU (Unidad Aritm√©tico L√≥gica)**

- Ejecuta operaciones como suma, resta, comparaci√≥n, etc.
- Se usa para:
    - Realizar c√°lculos aritm√©ticos
    - Calcular direcciones (por ejemplo, para `lw`, `sw`)
    - Comparar en saltos condicionales (`beq`, `bne`)

### **Data Memory**

- Se accede en instrucciones de acceso a memoria:
    - `lw` (load word): lee datos de memoria
    - `sw` (store word): escribe datos en memoria

### **Adders (Sumadores)**

- Hay dos bloques `Add` en el diagrama:
    - Uno suma 4 al PC ‚Üí calcula la siguiente instrucci√≥n secuencial.
    - Otro calcula direcciones de salto (por ejemplo, para `beq` o `j`).

### **Multiplexores (Mux)**

- Son los ‚Äúselectores‚Äù que eligen entre dos posibles entradas.
- Seg√∫n la instrucci√≥n, eligen:
    - Qu√© valor entra a la ALU
    - Qu√© direcci√≥n de PC tomar (siguiente secuencial o salto)
    - Qu√© dato escribir en los registros

### ¬øC√≥mo fluye todo esto?

1. **PC** dice qu√© instrucci√≥n buscar ‚Üí se va a **Instruction Memory**
2. Se decodifica la instrucci√≥n ‚Üí se accede al **banco de registros**
3. La **ALU** realiza una operaci√≥n (suma, comparaci√≥n, etc.)
4. Si es una instrucci√≥n de memoria, se usa **Data Memory**
5. Si corresponde, se escribe el resultado de vuelta en un **registro**
6. Se actualiza el **PC** para ir a la siguiente instrucci√≥n

## Fetch de la instruccion

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2012.png)

### ¬øQu√© es el *fetch*?

El *fetch* (en espa√±ol, **b√∫squeda o captura**) es la **primera etapa del ciclo de ejecuci√≥n** de cualquier instrucci√≥n. Su funci√≥n es **obtener la instrucci√≥n que est√° en la direcci√≥n indicada por el PC (Program Counter)**.

### ¬øC√≥mo funciona?

Mirando el √°rea sombreada en azul y el texto:

1. `Instruction ‚Üê Mem[PC]`
    - El valor del **PC** (Program Counter) se usa como **direcci√≥n de lectura** en la **Instruction Memory**.
    - Se obtiene la instrucci√≥n almacenada en esa direcci√≥n (record√° que cada instrucci√≥n ocupa 4 bytes).
    - Esa instrucci√≥n se env√≠a al resto del procesador para que se ejecute en los pr√≥ximos ciclos.
2. `PC ‚Üê PC + 4`
    - El valor del PC se incrementa en 4, apuntando a la **siguiente instrucci√≥n**.
    - Esto se hace autom√°ticamente en instrucciones que **no saltan** (como `add`, `sub`, etc.).

### Ejemplo real:

Supongamos que el PC contiene `0x00400000`.

- Se hace: `Instruction ‚Üê Mem[0x00400000]` ‚Üí se busca la instrucci√≥n en esa direcci√≥n.
- Luego: `PC ‚Üê 0x00400000 + 4` ‚Üí se actualiza el PC para que apunte a la pr√≥xima instrucci√≥n (`0x00400004`).

## Referencia a memoria

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2013.png)

### ¬øQu√© significa "referencia a memoria"?

Se refiere a cualquier instrucci√≥n que **lee o escribe datos desde/hacia memoria**. En MIPS, esto ocurre en instrucciones como:

- `lw rt, offset(rs)` ‚Üí **Carga** en el registro `rt` el dato que est√° en la direcci√≥n `rs + offset`.
- `sw rt, offset(rs)` ‚Üí **Guarda** el contenido del registro `rt` en la direcci√≥n `rs + offset`.

### ¬øC√≥mo funciona esta etapa?

1. **Lectura de registros**
    - Se leen los registros involucrados: `rs` (base) y `rt` (dato o destino).
    - Esto ya ocurri√≥ en la etapa anterior (decode), y ahora tenemos los valores necesarios.
2. **C√°lculo de direcci√≥n**
    - La **ALU** suma el valor de `rs` con el **inmediato (offset)** de la instrucci√≥n.
    - Resultado: la **direcci√≥n efectiva** a la que se accede en la memoria.
3. **Acceso a la memoria de datos**
    - Si es `lw`, se **lee** desde esa direcci√≥n y el dato se guarda en `rt`.
    - Si es `sw`, se **escribe** en esa direcci√≥n el valor de `rt`.

Esta etapa es esencial para todas las instrucciones que **interact√∫an con memoria de datos**, que en MIPS se hace **solo de forma expl√≠cita** con `lw` y `sw`. Gracias a este dise√±o, el acceso a memoria es **claro y controlado** en MIPS.

## Aritmeticas-logicas

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2014.png)

### ¬øQu√© son las instrucciones aritm√©tico-l√≥gicas?

Son instrucciones que **realizan operaciones matem√°ticas o l√≥gicas** entre registros.

Por ejemplo:

- `add $t0, $t1, $t2` ‚áí `$t0 ‚Üê $t1 + $t2`
- `sub $s1, $s2, $s3` ‚áí `$s1 ‚Üê $s2 - $s3`
- `and $a0, $a1, $a2` ‚áí `$a0 ‚Üê $a1 AND $a2`

### ¬øC√≥mo funciona esta etapa?

1. **Lectura de registros**
    - Se extraen los valores de los registros fuente `rs` y `rt` desde el bloque de **Registers**.
2. **Operaci√≥n en la ALU**
    - La **ALU** toma esos dos valores y realiza la operaci√≥n indicada por la instrucci√≥n (`+`, , `AND`, `OR`, etc.).
3. **Resultado**
    - El valor resultante queda listo para ser almacenado en el registro destino (`rd`) en la pr√≥xima etapa (**write-back**).

## Intruccion beq

### **¬øQu√© hace la instrucci√≥n `beq`?**

`beq rs, rt, inm`

Significa:

> Si el contenido de rs es igual al de rt, entonces salta (branch) a la direcci√≥n actual del PC + 4 + (inmediato √ó 4).
> 

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2015.png)

En este primer paso:

- Se cargan los registros `rs` y `rt`.
- La **ALU** realiza la operaci√≥n `rs - rt`.
- El resultado **no se guarda** como tal, pero s√≠ se utiliza para **determinar si el resultado es cero** (lo que significa que los registros son iguales).
- Esa condici√≥n se almacena en una especie de **"flag" interno** que se usar√° para decidir si se hace o no el salto.

üß† **Idea clave:** Este paso eval√∫a si `rs == rt` (si la diferencia es 0).

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2016.png)

Ahora entra en juego la segunda parte:

- Si la **ALU** detecta que `rs == rt` (la resta dio cero), entonces se **actualiza el PC** (program counter) con una nueva direcci√≥n.
- Esa direcci√≥n es:
    
    `PC ‚Üê PC + 4 + (inmediato √ó 4)`
    
- El inmediato se multiplica por 4 porque las instrucciones en MIPS est√°n alineadas en palabras de 4 bytes.

Este camino est√° resaltado en azul en el diagrama: incluye la unidad de suma adicional que calcula la nueva direcci√≥n de salto, y el multiplexor que elige entre `PC+4` (la siguiente instrucci√≥n normal) o `PC+4+inm*4` (el salto).

## Parte del circuito para instruccion aritmetico logicas (Tipo-R)

- extraccion de operandos
- ejecucion
- almacenamiento de resultado

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2017.png)

## Parte del circuito para salto condicional (beq)

- ALU para evaluar la condicion de salto
- Sumador para determinar la direccion de salto

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2018.png)

## Parte del circuito para instrucciones lw y sw

- ALU determina la direccion de acceso a memoria

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2019.png)

## Combinacion de todos los circuitos

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2020.png)

## Control de la ALU

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2021.png)

## Dise√±o completo con unidad de control

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2022.png)

## Se√±ales de control para instrucciones de Tipo-R

ALUOP?? son 2 bits que dice que va a usar de la instruccion tipo r

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2023.png)

| Se√±al | Valor | ¬øQu√© hace? |
| --- | --- | --- |
| **RegDst** | `1` | Selecciona el registro `rd` como destino (campo [15:11] de la instrucci√≥n). Esto es t√≠pico de instrucciones tipo R. |
| **ALUSrc** | `0` | La ALU toma como segundo operando el contenido del registro `rt`, no un inmediato. |
| **MemtoReg** | `0` | El valor que se va a escribir en el registro proviene de la ALU (no de memoria). |
| **RegWrite** | `1` | Habilita la escritura en el registro destino (va a escribir el resultado de la ALU en `rd`). |
| **MemRead** | `0` | No se lee de memoria (no es una instrucci√≥n `lw`). |
| **MemWrite** | `0` | No se escribe en memoria (no es una instrucci√≥n `sw`). |
| **Branch** | `0` | No es una instrucci√≥n de salto condicional (`beq`). As√≠ que el PC no se altera con l√≥gica de branch. |
| **ALUOp1** | `1` | Parte del c√≥digo que define la operaci√≥n a realizar por la ALU. En este caso, indica una operaci√≥n tipo R. |
| **ALUOp0** | `0` | En combinaci√≥n con `ALUOp1`, define que la operaci√≥n ser√° decodificada por el campo `funct`. |

### ¬øQu√© pasa paso a paso con estas se√±ales?

1. **PC** accede a la memoria de instrucciones y trae la instrucci√≥n tipo R (ej: `add $t0, $t1, $t2`).
2. **Instruction Memory** divide la instrucci√≥n:
    - `rs = $t1` (registro fuente 1)
    - `rt = $t2` (registro fuente 2)
    - `rd = $t0` (registro destino)
    - `funct = 100000` (ADD)
3. **Registers**:
    - Lee los valores de `$t1` y `$t2`.
    - Como `RegDst = 1`, selecciona `rd` como destino del resultado.
4. **ALU**:
    - `ALUSrc = 0`: elige como segundo operando el valor del registro `rt`, no un inmediato.
    - `ALUOp = 10` (`ALUOp1=1`, `ALUOp0=0`): esto le indica al bloque de **ALU Control** que mire el campo `funct` para saber qu√© operaci√≥n hacer (en este caso, suma).
5. **ALU Result** se guarda y va hacia:
    - `MemtoReg = 0`: se selecciona el resultado de la ALU para ir a los registros.
    - `RegWrite = 1`: se escribe el resultado en el registro `rd`.

## Se√±ales de control para instrucciones lw

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2024.png)

| Se√±al | Valor | ¬øQu√© hace? |
| --- | --- | --- |
| **RegDst** | `0` | El registro destino es `rt` (campo [20:16]), porque `lw` escribe en ese registro. |
| **ALUSrc** | `1` | La ALU va a sumar el registro base (`rs`) con un **inmediato** (desplazamiento), no con otro registro. |
| **MemtoReg** | `1` | El dato que se escribe en el registro viene de **memoria**. |
| **RegWrite** | `1` | Se activa la escritura al registro destino (`rt`). |
| **MemRead** | `1` | Se activa la lectura desde memoria. |
| **MemWrite** | `0` | No se escribe en memoria (no es `sw`). |
| **Branch** | `0` | No es una instrucci√≥n de salto. |
| **ALUOp1** | `0` |  |
| **ALUOp0** | `0` | Ambos en 0 indican que la ALU va a hacer una **suma**, sin necesidad de mirar el campo `funct`. |

### ¬øQu√© ocurre paso a paso?

1. **PC** trae la instrucci√≥n `lw`.
2. Se separan los campos:
    - `rs = $t1` ‚Üí base
    - `rt = $t0` ‚Üí destino
    - offset inmediato = `4`
3. **RegDst = 0** ‚Üí el dato se va a guardar en `rt` (`$t0`).
4. **ALUSrc = 1** ‚Üí el segundo operando de la ALU viene del inmediato (offset), no de un registro.
5. **ALU** realiza la suma `rs + inmediato` ‚Üí calcula la **direcci√≥n de memoria** donde buscar.
6. **MemRead = 1** ‚Üí se activa la lectura desde la **Data memory** usando esa direcci√≥n.
7. **MemtoReg = 1** ‚Üí el dato le√≠do se env√≠a al multiplexor que selecciona qu√© guardar en el registro.
8. **RegWrite = 1** ‚Üí el dato se guarda en `rt` (`$t0`).

## Se√±ales de control para instrucciones sw

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2025.png)

| Se√±al | Valor | ¬øQu√© hace? |
| --- | --- | --- |
| **RegDst** | `X` | No importa ("don‚Äôt care") porque **no se escribe** en ning√∫n registro. |
| **ALUSrc** | `1` | La ALU necesita sumar un registro con un **inmediato** (offset). |
| **MemtoReg** | `X` | Tampoco importa, ya que no hay escritura en registros. |
| **RegWrite** | `0` | No se escribe en registros. |
| **MemRead** | `0` | No se lee desde memoria. |
| **MemWrite** | `1` | Se activa la escritura en memoria. |
| **Branch** | `0` | No es una instrucci√≥n de salto. |
| **ALUOp1** | `0` |  |
| **ALUOp0** | `0` | Ambos en 0 indican que la ALU debe realizar una **suma** (para calcular la direcci√≥n) |

### Paso a paso para `sw`

1. El **PC** busca la instrucci√≥n `sw`.
2. Se decodifican:
    - `rs = $t1` ‚Üí base
    - `rt = $t0` ‚Üí valor a guardar
    - offset = 4
3. **ALUSrc = 1** ‚Üí la ALU suma `rs + inmediato`.
4. El resultado es la **direcci√≥n de memoria**.
5. **MemWrite = 1** ‚Üí el valor en `rt` (que es `$t0`) se escribe en esa direcci√≥n de memoria.
6. **RegWrite = 0** ‚Üí no se escribe nada en registros.

## Se√±ales de control para instrucciones beq

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2026.png)

| Se√±al | Valor | ¬øQu√© hace? |
| --- | --- | --- |
| **RegDst** | `X` | No se escribe en registros ‚Üí no importa |
| **ALUSrc** | `0` | Se comparan dos registros (`rs` y `rt`), no un inmediato |
| **MemtoReg** | `X` | Tampoco importa porque no se escribe en registros |
| **RegWrite** | `0` | No se escribe en registros |
| **MemRead** | `0` | No se accede a memoria |
| **MemWrite** | `0` | Tampoco se escribe en memoria |
| **Branch** | `1` | Activa el control de salto condicional |
| **ALUOp1** | `0` |  |
| **ALUOp0** | `1` | Combinados (`01`) ‚Üí la ALU debe hacer una **resta** para comparar igualdad |

### Paso a paso para `beq`

1. Se leen los registros `$t0` y `$t1`.
2. **ALUOp = 01** y **ALUSrc = 0** ‚Üí la ALU hace la resta `$t0 - $t1`.
3. Si el resultado da cero (**Zero = 1**), el resultado de `Shift left 2` + PC+4 se usa como **nueva direcci√≥n de salto**.
4. Si no son iguales, el `PC` sigue como siempre.

## Las se√±ales generadas por la Unidad de Control actuan sobre:

- multiplexores
- habilitacion de escritura en banco de registro y memoria
- operaciones de la ALU

## Se√±ales de instruccion para la instruccion j

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2027.png)

| Se√±al | Valor | ¬øPor qu√©? |
| --- | --- | --- |
| **RegDst** | `X` | No se escribe en registros |
| **ALUSrc** | `X` | No se usa la ALU |
| **MemtoReg** | `X` | No se lee memoria ni se escribe en registros |
| **RegWrite** | `0` | No se escribe en registros |
| **MemRead** | `0` | No se accede a memoria |
| **MemWrite** | `0` | No se escribe en memoria |
| **Branch** | `0` | No es un salto condicional |
| **ALUOp1** | `X` | No importa, la ALU no se usa |
| **ALUOp0** | `X` | - |
| **Jump** | `1` | Se√±al que activa el salto incondicional |

### Explicaci√≥n gr√°fica

En el diagrama:

- Se toma el campo de 26 bits de la instrucci√≥n (`[25:0]`),
- se lo **shiftea 2** para convertirlo en direcci√≥n de palabra,
- se **concatenan los 4 bits superiores** del `PC + 4`,
- y esa direcci√≥n se asigna directamente al **nuevo PC**.

## Mircroprocesador uniciclo

An√°lisis simplificado de tiempo desde que se extrae la
instrucci√≥n (fetch) hasta que se deposita resultado o
determina salto

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2028.png)

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2029.png)

Posibles inconvenientes:

- Se debe respetar la instrucci√≥n que m√°s tarda para
determinar el tiempo de ciclo de reloj
- Todas las instrucciones utilizan la misma cantidad de tiempo
que la instrucci√≥n m√°s lenta
- Mucho tiempo de c√≥mputo para programas con muchas
instrucciones
- Duplicaci√≥n de componentes de similar funcionalidad
- Imposibilidad de reutilizar componentes inactivos durante la
ejecuci√≥n de una instrucci√≥n

El circuito no es combinacional, pero la ejecucion de una instruccion es conbinacional

memoria interna ‚áí lectura depende del clock

el flag de zero se usa para el beq

jump se desplaza concatenando. Agregar regDst

hay registros particulares que no se modifican