TimeQuest Timing Analyzer report for Part3
Sun Mar 08 19:45:10 2015
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk27'
 12. Slow Model Setup: 'inst22|divider|altpll_component|pll|clk[0]'
 13. Slow Model Hold: 'clk27'
 14. Slow Model Hold: 'inst22|divider|altpll_component|pll|clk[0]'
 15. Slow Model Minimum Pulse Width: 'clk27'
 16. Slow Model Minimum Pulse Width: 'inst22|divider|altpll_component|pll|clk[0]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clk27'
 27. Fast Model Setup: 'inst22|divider|altpll_component|pll|clk[0]'
 28. Fast Model Hold: 'clk27'
 29. Fast Model Hold: 'inst22|divider|altpll_component|pll|clk[0]'
 30. Fast Model Minimum Pulse Width: 'clk27'
 31. Fast Model Minimum Pulse Width: 'inst22|divider|altpll_component|pll|clk[0]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; Part3                                            ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C35F672C6                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                            ;
+--------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------+------------------------------------------------+
; Clock Name                                 ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                       ; Targets                                        ;
+--------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------+------------------------------------------------+
; clk27                                      ; Base      ; 37.037 ; 27.0 MHz  ; 0.000 ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                              ; { clk27 }                                      ;
; inst22|divider|altpll_component|pll|clk[0] ; Generated ; 39.682 ; 25.2 MHz  ; 0.000 ; 19.841 ; 50.00      ; 15        ; 14          ;       ;        ;           ;            ; false    ; clk27  ; inst22|divider|altpll_component|pll|inclk[0] ; { inst22|divider|altpll_component|pll|clk[0] } ;
+--------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------+------------------------------------------------+


+---------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                         ;
+-----------+-----------------+--------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                 ; Note ;
+-----------+-----------------+--------------------------------------------+------+
; 7.64 MHz  ; 7.64 MHz        ; clk27                                      ;      ;
; 44.44 MHz ; 44.44 MHz       ; inst22|divider|altpll_component|pll|clk[0] ;      ;
+-----------+-----------------+--------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------+
; Slow Model Setup Summary                                             ;
+--------------------------------------------+---------+---------------+
; Clock                                      ; Slack   ; End Point TNS ;
+--------------------------------------------+---------+---------------+
; clk27                                      ; -93.883 ; -4594.483     ;
; inst22|divider|altpll_component|pll|clk[0] ; -4.887  ; -1043.994     ;
+--------------------------------------------+---------+---------------+


+--------------------------------------------------------------------+
; Slow Model Hold Summary                                            ;
+--------------------------------------------+-------+---------------+
; Clock                                      ; Slack ; End Point TNS ;
+--------------------------------------------+-------+---------------+
; clk27                                      ; 0.391 ; 0.000         ;
; inst22|divider|altpll_component|pll|clk[0] ; 0.719 ; 0.000         ;
+--------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                              ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; clk27                                      ; 16.018 ; 0.000         ;
; inst22|divider|altpll_component|pll|clk[0] ; 17.918 ; 0.000         ;
+--------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk27'                                                                                                                     ;
+---------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -93.883 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; 0.049      ; 131.005    ;
; -93.836 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|mem_read    ; clk27        ; clk27       ; 37.037       ; 0.014      ; 130.923    ;
; -93.803 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.013      ; 130.889    ;
; -93.803 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.013      ; 130.889    ;
; -93.718 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.011      ; 130.802    ;
; -93.718 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.011      ; 130.802    ;
; -93.499 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.012      ; 130.584    ;
; -93.499 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.012      ; 130.584    ;
; -93.388 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; 0.043      ; 130.504    ;
; -93.378 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; 0.043      ; 130.494    ;
; -93.369 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; 0.043      ; 130.485    ;
; -93.341 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|mem_read    ; clk27        ; clk27       ; 37.037       ; 0.008      ; 130.422    ;
; -93.331 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|mem_read    ; clk27        ; clk27       ; 37.037       ; 0.008      ; 130.412    ;
; -93.322 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|mem_read    ; clk27        ; clk27       ; 37.037       ; 0.008      ; 130.403    ;
; -93.308 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 130.388    ;
; -93.308 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 130.388    ;
; -93.298 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 130.378    ;
; -93.298 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 130.378    ;
; -93.289 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 130.369    ;
; -93.289 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 130.369    ;
; -93.233 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; 0.011      ; 130.317    ;
; -93.233 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; 0.011      ; 130.317    ;
; -93.223 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 130.301    ;
; -93.223 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 130.301    ;
; -93.219 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; 0.043      ; 130.335    ;
; -93.213 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 130.291    ;
; -93.213 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 130.291    ;
; -93.204 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 130.282    ;
; -93.204 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 130.282    ;
; -93.177 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|b_inv       ; clk27        ; clk27       ; 37.037       ; 0.010      ; 130.260    ;
; -93.172 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|mem_read    ; clk27        ; clk27       ; 37.037       ; 0.008      ; 130.253    ;
; -93.140 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|pc_enable   ; clk27        ; clk27       ; 37.037       ; -0.001     ; 130.212    ;
; -93.139 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 130.219    ;
; -93.139 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 130.219    ;
; -93.133 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; 0.043      ; 130.249    ;
; -93.098 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; 0.043      ; 130.214    ;
; -93.088 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; 0.043      ; 130.204    ;
; -93.086 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|mem_read    ; clk27        ; clk27       ; 37.037       ; 0.008      ; 130.167    ;
; -93.060 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; 0.043      ; 130.176    ;
; -93.054 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 130.132    ;
; -93.054 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 130.132    ;
; -93.053 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 130.133    ;
; -93.053 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 130.133    ;
; -93.051 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|mem_read    ; clk27        ; clk27       ; 37.037       ; 0.008      ; 130.132    ;
; -93.041 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|mem_read    ; clk27        ; clk27       ; 37.037       ; 0.008      ; 130.122    ;
; -93.018 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 130.098    ;
; -93.018 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 130.098    ;
; -93.013 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|mem_read    ; clk27        ; clk27       ; 37.037       ; 0.008      ; 130.094    ;
; -93.008 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 130.088    ;
; -93.008 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 130.088    ;
; -93.004 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 130.083    ;
; -93.004 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 130.083    ;
; -92.994 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 130.073    ;
; -92.994 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 130.073    ;
; -92.985 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 130.064    ;
; -92.985 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 130.064    ;
; -92.980 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 130.060    ;
; -92.980 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 130.060    ;
; -92.968 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 130.046    ;
; -92.968 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 130.046    ;
; -92.933 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 130.011    ;
; -92.933 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 130.011    ;
; -92.924 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|ir_enable   ; clk27        ; clk27       ; 37.037       ; 0.012      ; 130.009    ;
; -92.923 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 130.001    ;
; -92.923 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 130.001    ;
; -92.898 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; 0.043      ; 130.014    ;
; -92.895 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 129.973    ;
; -92.895 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 129.973    ;
; -92.851 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|mem_read    ; clk27        ; clk27       ; 37.037       ; 0.008      ; 129.932    ;
; -92.835 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 129.914    ;
; -92.835 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 129.914    ;
; -92.818 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 129.898    ;
; -92.818 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 129.898    ;
; -92.787 ; controlUnit2:inst2|stage[9]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; 0.043      ; 129.903    ;
; -92.755 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|extend[0]   ; clk27        ; clk27       ; 37.037       ; 0.014      ; 129.842    ;
; -92.753 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|rf_write    ; clk27        ; clk27       ; 37.037       ; 0.014      ; 129.840    ;
; -92.749 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 129.828    ;
; -92.749 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 129.828    ;
; -92.740 ; controlUnit2:inst2|stage[9]  ; controlUnit2:inst2|mem_read    ; clk27        ; clk27       ; 37.037       ; 0.008      ; 129.821    ;
; -92.738 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 129.816    ;
; -92.738 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; 0.005      ; 129.816    ;
; -92.733 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 129.811    ;
; -92.733 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 129.811    ;
; -92.728 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 129.806    ;
; -92.728 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; 0.005      ; 129.806    ;
; -92.719 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 129.797    ;
; -92.719 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; 0.005      ; 129.797    ;
; -92.714 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 129.793    ;
; -92.714 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 129.793    ;
; -92.711 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|inc_select  ; clk27        ; clk27       ; 37.037       ; 0.014      ; 129.798    ;
; -92.707 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; 0.618      ; 130.398    ;
; -92.707 ; controlUnit2:inst2|stage[9]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 129.787    ;
; -92.707 ; controlUnit2:inst2|stage[9]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 129.787    ;
; -92.704 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 129.783    ;
; -92.704 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 129.783    ;
; -92.702 ; controlUnit2:inst2|stage[10] ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; 0.043      ; 129.818    ;
; -92.682 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|b_inv       ; clk27        ; clk27       ; 37.037       ; 0.004      ; 129.759    ;
; -92.676 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 129.755    ;
; -92.676 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 129.755    ;
; -92.672 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|b_inv       ; clk27        ; clk27       ; 37.037       ; 0.004      ; 129.749    ;
+---------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst22|divider|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                      ;
+--------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                  ; To Node                                                                                                                  ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; -4.887 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.734     ; 2.760      ;
; -4.887 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.734     ; 2.760      ;
; -4.887 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.734     ; 2.760      ;
; -4.887 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.734     ; 2.760      ;
; -4.887 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.734     ; 2.760      ;
; -4.887 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.734     ; 2.760      ;
; -4.887 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.734     ; 2.760      ;
; -4.887 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.734     ; 2.760      ;
; -4.887 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.734     ; 2.760      ;
; -4.887 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.734     ; 2.760      ;
; -4.887 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.734     ; 2.760      ;
; -4.887 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.734     ; 2.760      ;
; -4.884 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.725     ; 2.766      ;
; -4.884 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.725     ; 2.766      ;
; -4.884 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.725     ; 2.766      ;
; -4.884 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.725     ; 2.766      ;
; -4.884 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.725     ; 2.766      ;
; -4.884 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.725     ; 2.766      ;
; -4.884 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.725     ; 2.766      ;
; -4.884 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.725     ; 2.766      ;
; -4.884 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.725     ; 2.766      ;
; -4.884 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.725     ; 2.766      ;
; -4.884 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.725     ; 2.766      ;
; -4.884 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.725     ; 2.766      ;
; -4.878 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.732     ; 2.753      ;
; -4.878 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.732     ; 2.753      ;
; -4.878 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.732     ; 2.753      ;
; -4.878 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.732     ; 2.753      ;
; -4.878 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.732     ; 2.753      ;
; -4.878 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.732     ; 2.753      ;
; -4.878 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.732     ; 2.753      ;
; -4.878 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.732     ; 2.753      ;
; -4.878 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.732     ; 2.753      ;
; -4.878 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.732     ; 2.753      ;
; -4.878 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.732     ; 2.753      ;
; -4.878 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.732     ; 2.753      ;
; -4.829 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.756     ; 2.680      ;
; -4.829 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.756     ; 2.680      ;
; -4.829 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.756     ; 2.680      ;
; -4.829 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.756     ; 2.680      ;
; -4.829 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.756     ; 2.680      ;
; -4.829 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.756     ; 2.680      ;
; -4.829 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.756     ; 2.680      ;
; -4.829 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.756     ; 2.680      ;
; -4.829 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.756     ; 2.680      ;
; -4.829 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.756     ; 2.680      ;
; -4.829 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.756     ; 2.680      ;
; -4.829 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.756     ; 2.680      ;
; -4.824 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg11 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.754     ; 2.677      ;
; -4.824 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg10 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.754     ; 2.677      ;
; -4.824 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg9  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.754     ; 2.677      ;
; -4.824 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg8  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.754     ; 2.677      ;
; -4.824 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg7  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.754     ; 2.677      ;
; -4.824 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg6  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.754     ; 2.677      ;
; -4.824 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg5  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.754     ; 2.677      ;
; -4.824 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg4  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.754     ; 2.677      ;
; -4.824 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg3  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.754     ; 2.677      ;
; -4.824 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg2  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.754     ; 2.677      ;
; -4.824 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg1  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.754     ; 2.677      ;
; -4.824 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg0  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.754     ; 2.677      ;
; -4.820 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.748     ; 2.679      ;
; -4.820 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.748     ; 2.679      ;
; -4.820 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.748     ; 2.679      ;
; -4.820 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.748     ; 2.679      ;
; -4.820 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.748     ; 2.679      ;
; -4.820 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.748     ; 2.679      ;
; -4.820 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.748     ; 2.679      ;
; -4.820 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.748     ; 2.679      ;
; -4.820 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.748     ; 2.679      ;
; -4.820 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.748     ; 2.679      ;
; -4.820 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.748     ; 2.679      ;
; -4.820 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.748     ; 2.679      ;
; -4.819 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.746     ; 2.680      ;
; -4.819 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.746     ; 2.680      ;
; -4.819 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.746     ; 2.680      ;
; -4.819 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.746     ; 2.680      ;
; -4.819 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.746     ; 2.680      ;
; -4.819 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.746     ; 2.680      ;
; -4.819 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.746     ; 2.680      ;
; -4.819 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.746     ; 2.680      ;
; -4.819 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.746     ; 2.680      ;
; -4.819 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.746     ; 2.680      ;
; -4.819 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.746     ; 2.680      ;
; -4.819 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.746     ; 2.680      ;
; -4.814 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.723     ; 2.698      ;
; -4.814 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.723     ; 2.698      ;
; -4.814 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.723     ; 2.698      ;
; -4.814 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.723     ; 2.698      ;
; -4.814 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.723     ; 2.698      ;
; -4.814 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.723     ; 2.698      ;
; -4.814 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.723     ; 2.698      ;
; -4.814 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.723     ; 2.698      ;
; -4.814 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.723     ; 2.698      ;
; -4.814 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.723     ; 2.698      ;
; -4.814 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.723     ; 2.698      ;
; -4.814 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.723     ; 2.698      ;
; -4.808 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg11 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.742     ; 2.673      ;
; -4.808 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg10 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.742     ; 2.673      ;
; -4.808 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg9  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.742     ; 2.673      ;
; -4.808 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg8  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.742     ; 2.673      ;
+--------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk27'                                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; controlUnit2:inst2|j_sel                                                         ; controlUnit2:inst2|j_sel                                                         ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controlUnit2:inst2|shift_sel                                                     ; controlUnit2:inst2|shift_sel                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controlUnit2:inst2|ma_select                                                     ; controlUnit2:inst2|ma_select                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controlUnit2:inst2|mem_write                                                     ; controlUnit2:inst2|mem_write                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controlUnit2:inst2|ir_enable                                                     ; controlUnit2:inst2|ir_enable                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controlUnit2:inst2|rf_write                                                      ; controlUnit2:inst2|rf_write                                                      ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controlUnit2:inst2|inc_select                                                    ; controlUnit2:inst2|inc_select                                                    ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controlUnit2:inst2|extend[0]                                                     ; controlUnit2:inst2|extend[0]                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controlUnit2:inst2|b_inv                                                         ; controlUnit2:inst2|b_inv                                                         ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.657      ;
; 0.518 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; buffReg16:RY|output[9]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.784      ;
; 0.521 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; buffReg16:RY|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.787      ;
; 0.522 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; clk27        ; clk27       ; 0.000        ; 0.009      ; 0.797      ;
; 0.522 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; clk27        ; clk27       ; 0.000        ; 0.009      ; 0.797      ;
; 0.523 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; buffReg16:RY|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.789      ;
; 0.525 ; buffReg16:RB|output[10]                                                          ; buffReg16:RM|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; buffReg16:RY|output[7]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; buffReg16:RB|output[11]                                                          ; buffReg16:RM|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; buffReg16:RB|output[14]                                                          ; buffReg16:RM|output[14]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.792      ;
; 0.535 ; buffReg16:RB|output[8]                                                           ; buffReg16:RM|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.801      ;
; 0.618 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; clk27        ; clk27       ; 0.000        ; 0.009      ; 0.893      ;
; 0.645 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; buffReg16:RY|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.911      ;
; 0.657 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; buffReg16:RY|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.923      ;
; 0.660 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; buffReg16:RY|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; buffReg16:RY|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.926      ;
; 0.672 ; buffReg16:RB|output[4]                                                           ; buffReg16:RM|output[4]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.938      ;
; 0.672 ; buffReg16:RB|output[13]                                                          ; buffReg16:RM|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.938      ;
; 0.708 ; buffReg16:RB|output[6]                                                           ; buffReg16:RM|output[6]                                                           ; clk27        ; clk27       ; 0.000        ; -0.001     ; 0.973      ;
; 0.800 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; buffReg16:RY|output[5]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.066      ;
; 0.959 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; clk27        ; clk27       ; 0.000        ; 0.006      ; 1.231      ;
; 1.047 ; buffReg16:RB|output[9]                                                           ; buffReg16:RM|output[9]                                                           ; clk27        ; clk27       ; 0.000        ; -0.030     ; 1.283      ;
; 1.064 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; buffReg16:RY|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.330      ;
; 1.066 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; buffReg16:RY|output[6]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.332      ;
; 1.074 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; buffReg16:RY|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; 0.005      ; 1.345      ;
; 1.074 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; buffReg16:RY|output[12]                                                          ; clk27        ; clk27       ; 0.000        ; 0.005      ; 1.345      ;
; 1.080 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; buffReg16:RY|output[14]                                                          ; clk27        ; clk27       ; 0.000        ; 0.005      ; 1.351      ;
; 1.120 ; controlUnit2:inst2|ir_enable                                                     ; IR:inst18|output[22]                                                             ; clk27        ; clk27       ; 0.000        ; 0.001      ; 1.387      ;
; 1.120 ; controlUnit2:inst2|ir_enable                                                     ; IR:inst18|output[23]                                                             ; clk27        ; clk27       ; 0.000        ; 0.001      ; 1.387      ;
; 1.120 ; controlUnit2:inst2|ir_enable                                                     ; IR:inst18|output[21]                                                             ; clk27        ; clk27       ; 0.000        ; 0.001      ; 1.387      ;
; 1.120 ; controlUnit2:inst2|ir_enable                                                     ; IR:inst18|output[20]                                                             ; clk27        ; clk27       ; 0.000        ; 0.001      ; 1.387      ;
; 1.191 ; buffReg16:RB|output[2]                                                           ; buffReg16:RM|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; -0.097     ; 1.360      ;
; 1.218 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; buffReg16:RY|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.030      ; 1.514      ;
; 1.221 ; buffReg16:RZ|output[15]                                                          ; buffReg16:RY|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; 0.002      ; 1.489      ;
; 1.230 ; buffReg16:RZ|output[14]                                                          ; buffReg16:RY|output[14]                                                          ; clk27        ; clk27       ; 0.000        ; 0.002      ; 1.498      ;
; 1.236 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; clk27        ; clk27       ; 0.000        ; 0.019      ; 1.521      ;
; 1.244 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; clk27        ; clk27       ; 0.000        ; 0.030      ; 1.540      ;
; 1.247 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; clk27        ; clk27       ; 0.000        ; 0.019      ; 1.532      ;
; 1.248 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; clk27        ; clk27       ; 0.000        ; 0.013      ; 1.527      ;
; 1.254 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; buffReg16:RY|output[4]                                                           ; clk27        ; clk27       ; 0.000        ; 0.001      ; 1.521      ;
; 1.267 ; IR:inst18|output[3]                                                              ; buffReg16:RB|output[5]                                                           ; clk27        ; clk27       ; 0.000        ; -0.007     ; 1.526      ;
; 1.272 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; clk27        ; clk27       ; 0.000        ; 0.029      ; 1.567      ;
; 1.285 ; buffReg16:RB|output[7]                                                           ; buffReg16:RM|output[7]                                                           ; clk27        ; clk27       ; 0.000        ; -0.026     ; 1.525      ;
; 1.350 ; buffReg16:RB|output[5]                                                           ; buffReg16:RM|output[5]                                                           ; clk27        ; clk27       ; 0.000        ; -0.013     ; 1.603      ;
; 1.359 ; IR:inst18|output[3]                                                              ; buffReg16:RB|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; -0.001     ; 1.624      ;
; 1.359 ; IR:inst18|output[3]                                                              ; buffReg16:RB|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; -0.001     ; 1.624      ;
; 1.362 ; controlUnit2:inst2|pc_select                                                     ; controlUnit2:inst2|pc_select                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.628      ;
; 1.437 ; IR:inst18|output[7]                                                              ; buffReg16:RA|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.703      ;
; 1.446 ; IR:inst18|output[7]                                                              ; buffReg16:RA|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.712      ;
; 1.449 ; controlUnit2:inst2|ir_enable                                                     ; IR:inst18|output[1]                                                              ; clk27        ; clk27       ; 0.000        ; -0.018     ; 1.697      ;
; 1.449 ; controlUnit2:inst2|ir_enable                                                     ; IR:inst18|output[2]                                                              ; clk27        ; clk27       ; 0.000        ; -0.018     ; 1.697      ;
; 1.449 ; controlUnit2:inst2|ir_enable                                                     ; IR:inst18|output[0]                                                              ; clk27        ; clk27       ; 0.000        ; -0.018     ; 1.697      ;
; 1.449 ; controlUnit2:inst2|ir_enable                                                     ; IR:inst18|output[3]                                                              ; clk27        ; clk27       ; 0.000        ; -0.018     ; 1.697      ;
; 1.450 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; clk27        ; clk27       ; 0.000        ; 0.029      ; 1.745      ;
; 1.465 ; buffReg16:RB|output[15]                                                          ; buffReg16:RM|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; -0.010     ; 1.721      ;
; 1.478 ; buffReg16:RB|output[3]                                                           ; buffReg16:RM|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; -0.035     ; 1.709      ;
; 1.505 ; buffReg16:RA|output[2]                                                           ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; clk27        ; clk27       ; 0.000        ; 0.150      ; 1.921      ;
; 1.525 ; buffReg16:RA|output[3]                                                           ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; clk27        ; clk27       ; 0.000        ; 0.150      ; 1.941      ;
; 1.529 ; controlUnit2:inst2|flag_enable                                                   ; controlUnit2:inst2|flag_enable                                                   ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.795      ;
; 1.563 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; clk27        ; clk27       ; 0.000        ; 0.019      ; 1.848      ;
; 1.566 ; IR:inst18|output[21]                                                             ; controlUnit2:inst2|ma_select                                                     ; clk27        ; clk27       ; 0.000        ; 0.605      ; 2.437      ;
; 1.573 ; IR:inst18|output[23]                                                             ; controlUnit2:inst2|shift_sel                                                     ; clk27        ; clk27       ; 0.000        ; 0.605      ; 2.444      ;
; 1.574 ; IR:inst18|output[22]                                                             ; controlUnit2:inst2|shift_sel                                                     ; clk27        ; clk27       ; 0.000        ; 0.605      ; 2.445      ;
; 1.580 ; IR:inst18|output[7]                                                              ; buffReg16:RA|output[4]                                                           ; clk27        ; clk27       ; 0.000        ; 0.257      ; 2.103      ;
; 1.593 ; IR:inst18|output[20]                                                             ; controlUnit2:inst2|c_select[0]                                                   ; clk27        ; clk27       ; 0.000        ; -0.001     ; 1.858      ;
; 1.601 ; buffReg16:RB|output[15]                                                          ; PS:inst23|output[2]                                                              ; clk27        ; clk27       ; 0.000        ; -0.005     ; 1.862      ;
; 1.603 ; buffReg16:RB|output[15]                                                          ; PS:inst23|output[1]                                                              ; clk27        ; clk27       ; 0.000        ; -0.005     ; 1.864      ;
; 1.608 ; IR:inst18|output[7]                                                              ; buffReg16:RA|output[9]                                                           ; clk27        ; clk27       ; 0.000        ; 0.218      ; 2.092      ;
; 1.610 ; buffReg16:RB|output[12]                                                          ; buffReg16:RM|output[12]                                                          ; clk27        ; clk27       ; 0.000        ; 0.016      ; 1.892      ;
; 1.612 ; controlUnit2:inst2|y_select[1]                                                   ; buffReg16:RY|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; -0.019     ; 1.859      ;
; 1.631 ; IR:inst18|output[14]                                                             ; PS:inst23|output[2]                                                              ; clk27        ; clk27       ; 0.000        ; -0.045     ; 1.852      ;
; 1.633 ; IR:inst18|output[14]                                                             ; PS:inst23|output[1]                                                              ; clk27        ; clk27       ; 0.000        ; -0.045     ; 1.854      ;
; 1.643 ; IR:inst18|output[3]                                                              ; buffReg16:RB|output[14]                                                          ; clk27        ; clk27       ; 0.000        ; 0.013      ; 1.922      ;
; 1.646 ; buffReg16:RA|output[14]                                                          ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; clk27        ; clk27       ; 0.000        ; -0.225     ; 1.687      ;
; 1.649 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; clk27        ; clk27       ; 0.000        ; 0.003      ; 1.918      ;
; 1.658 ; buffReg16:RB|output[1]                                                           ; buffReg16:RM|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; -0.102     ; 1.822      ;
; 1.661 ; buffReg16:RA|output[15]                                                          ; PS:inst23|output[1]                                                              ; clk27        ; clk27       ; 0.000        ; -0.220     ; 1.707      ;
; 1.664 ; buffReg16:RA|output[13]                                                          ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; clk27        ; clk27       ; 0.000        ; -0.225     ; 1.705      ;
; 1.667 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; clk27        ; clk27       ; 0.000        ; 0.029      ; 1.962      ;
; 1.669 ; IR:inst18|output[6]                                                              ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; clk27        ; clk27       ; 0.000        ; 0.150      ; 2.085      ;
; 1.670 ; buffReg16:RA|output[15]                                                          ; PS:inst23|output[2]                                                              ; clk27        ; clk27       ; 0.000        ; -0.220     ; 1.716      ;
; 1.673 ; IR:inst18|output[10]                                                             ; buffReg16:RZ|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; -0.056     ; 1.883      ;
; 1.675 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; clk27        ; clk27       ; 0.000        ; 0.029      ; 1.970      ;
; 1.697 ; controlUnit2:inst2|y_select[1]                                                   ; buffReg16:RY|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; -0.026     ; 1.937      ;
; 1.700 ; IR:inst18|output[22]                                                             ; controlUnit2:inst2|flag_enable                                                   ; clk27        ; clk27       ; 0.000        ; -0.002     ; 1.964      ;
; 1.722 ; buffReg16:RA|output[6]                                                           ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; clk27        ; clk27       ; 0.000        ; -0.068     ; 1.920      ;
; 1.727 ; IR:inst18|output[7]                                                              ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; clk27        ; clk27       ; 0.000        ; 0.150      ; 2.143      ;
; 1.754 ; buffReg16:RZ|output[10]                                                          ; buffReg16:RY|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; 0.009      ; 2.029      ;
; 1.755 ; controlUnit2:inst2|mem_read                                                      ; controlUnit2:inst2|mem_read                                                      ; clk27        ; clk27       ; 0.000        ; 0.000      ; 2.021      ;
; 1.759 ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[9]                                                           ; clk27        ; clk27       ; 0.000        ; -0.031     ; 1.994      ;
; 1.761 ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[7]                                                           ; clk27        ; clk27       ; 0.000        ; -0.031     ; 1.996      ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst22|divider|altpll_component|pll|clk[0]'                                                                                                                                    ;
+-------+--------------------------+----------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                    ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+----------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.719 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count_d[4] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.984      ;
; 0.726 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count_d[2] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.991      ;
; 0.727 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count_d[7] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.992      ;
; 0.728 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count_d[7] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.993      ;
; 0.736 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count_d[0] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.001      ;
; 0.810 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.076      ;
; 0.842 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.108      ;
; 0.843 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.109      ;
; 0.845 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.111      ;
; 0.863 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count_d[4] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.128      ;
; 0.865 ; vgacon:inst22|v_count[9] ; vgacon:inst22|v_count_d[9] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.130      ;
; 0.883 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count_d[6] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.148      ;
; 0.886 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count_d[3] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.151      ;
; 0.890 ; vgacon:inst22|h_count[8] ; vgacon:inst22|h_count_d[8] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.155      ;
; 0.892 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count_d[2] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.157      ;
; 0.935 ; vgacon:inst22|h_count[9] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.201      ;
; 0.935 ; vgacon:inst22|v_count[9] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.201      ;
; 0.944 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count_d[1] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.209      ;
; 0.944 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count_d[5] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.209      ;
; 0.945 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count_d[6] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.210      ;
; 0.951 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count_d[5] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.216      ;
; 0.953 ; vgacon:inst22|h_count[9] ; vgacon:inst22|h_count_d[9] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.218      ;
; 0.985 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.251      ;
; 0.991 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.257      ;
; 0.994 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[0]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.260      ;
; 1.035 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.301      ;
; 1.071 ; vgacon:inst22|v_count[8] ; vgacon:inst22|v_count_d[8] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.336      ;
; 1.071 ; vgacon:inst22|v_count[3] ; vgacon:inst22|v_count_d[3] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.336      ;
; 1.074 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.340      ;
; 1.080 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count_d[0] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.345      ;
; 1.108 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count_d[1] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.373      ;
; 1.193 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.459      ;
; 1.228 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.494      ;
; 1.231 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.498      ;
; 1.235 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.501      ;
; 1.287 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.553      ;
; 1.299 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.565      ;
; 1.302 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.568      ;
; 1.353 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.619      ;
; 1.373 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.639      ;
; 1.374 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.640      ;
; 1.377 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.643      ;
; 1.388 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.654      ;
; 1.421 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.687      ;
; 1.448 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.714      ;
; 1.449 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.715      ;
; 1.454 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.720      ;
; 1.457 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.723      ;
; 1.458 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.724      ;
; 1.492 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.758      ;
; 1.494 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.760      ;
; 1.519 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.785      ;
; 1.520 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.786      ;
; 1.557 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.823      ;
; 1.562 ; vgacon:inst22|h_count[8] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.828      ;
; 1.565 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.831      ;
; 1.579 ; vgacon:inst22|v_count[8] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.845      ;
; 1.585 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.851      ;
; 1.590 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.856      ;
; 1.603 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.869      ;
; 1.606 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.872      ;
; 1.606 ; vgacon:inst22|v_count[3] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.872      ;
; 1.645 ; vgacon:inst22|v_count[8] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.911      ;
; 1.677 ; vgacon:inst22|v_count[3] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.943      ;
; 1.722 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.988      ;
; 1.724 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.990      ;
; 1.729 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.995      ;
; 1.741 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.007      ;
; 1.754 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[0]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.020      ;
; 1.764 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.030      ;
; 1.782 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.048      ;
; 1.785 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.051      ;
; 1.805 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.071      ;
; 1.810 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.076      ;
; 1.816 ; vgacon:inst22|h_count[8] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.082      ;
; 1.820 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.086      ;
; 1.852 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.118      ;
; 1.853 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.119      ;
; 1.870 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.136      ;
; 1.907 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.173      ;
; 1.909 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.175      ;
; 1.923 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.189      ;
; 1.955 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.221      ;
; 1.968 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.234      ;
; 1.981 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.247      ;
; 1.990 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.256      ;
; 1.998 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.264      ;
; 2.009 ; vgacon:inst22|h_count[0] ; vgacon:inst22|v_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 2.284      ;
; 2.009 ; vgacon:inst22|h_count[0] ; vgacon:inst22|v_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 2.284      ;
; 2.009 ; vgacon:inst22|h_count[0] ; vgacon:inst22|v_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 2.284      ;
; 2.009 ; vgacon:inst22|h_count[0] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 2.284      ;
; 2.009 ; vgacon:inst22|h_count[0] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 2.284      ;
; 2.009 ; vgacon:inst22|h_count[0] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 2.284      ;
; 2.009 ; vgacon:inst22|h_count[0] ; vgacon:inst22|v_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 2.284      ;
; 2.009 ; vgacon:inst22|h_count[0] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 2.284      ;
; 2.009 ; vgacon:inst22|h_count[0] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 2.284      ;
; 2.009 ; vgacon:inst22|h_count[0] ; vgacon:inst22|v_count[0]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 2.284      ;
; 2.013 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.279      ;
; 2.054 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.320      ;
+-------+--------------------------+----------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk27'                                                                                                                                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg0 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg1 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg2 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg3 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg4 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg5 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg6 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg7 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg8 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg9 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_we_reg       ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_we_reg       ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg0 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg1 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg2 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg3 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg4 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg5 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg6 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg7 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg8 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg9 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_we_reg       ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a21~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a22~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a23~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a3~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg4  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg5  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg6  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg7  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg8  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg9  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg1   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg2   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg3   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_we_reg        ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a5~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a6~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a7~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a8~porta_address_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a8~porta_address_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a8~porta_address_reg2  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst22|divider|altpll_component|pll|clk[0]'                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                                                                                                   ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg0   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg0   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg1   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg1   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg10  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg10  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg11  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg11  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg2   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg2   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg3   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg3   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg4   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg4   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg5   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg5   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg6   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg6   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg7   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg7   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg8   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg8   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg9   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg9   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg1  ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; Reset     ; clk27      ; 134.889 ; 134.889 ; Rise       ; clk27           ;
; SW[*]     ; clk27      ; 0.728   ; 0.728   ; Fall       ; clk27           ;
;  SW[0]    ; clk27      ; 0.188   ; 0.188   ; Fall       ; clk27           ;
;  SW[1]    ; clk27      ; 0.574   ; 0.574   ; Fall       ; clk27           ;
;  SW[2]    ; clk27      ; 0.153   ; 0.153   ; Fall       ; clk27           ;
;  SW[3]    ; clk27      ; 0.717   ; 0.717   ; Fall       ; clk27           ;
;  SW[4]    ; clk27      ; 0.526   ; 0.526   ; Fall       ; clk27           ;
;  SW[5]    ; clk27      ; 0.592   ; 0.592   ; Fall       ; clk27           ;
;  SW[6]    ; clk27      ; 0.728   ; 0.728   ; Fall       ; clk27           ;
;  SW[7]    ; clk27      ; -0.189  ; -0.189  ; Fall       ; clk27           ;
;  SW[8]    ; clk27      ; -0.166  ; -0.166  ; Fall       ; clk27           ;
;  SW[9]    ; clk27      ; -0.167  ; -0.167  ; Fall       ; clk27           ;
; key[*]    ; clk27      ; 4.641   ; 4.641   ; Fall       ; clk27           ;
;  key[0]   ; clk27      ; 3.588   ; 3.588   ; Fall       ; clk27           ;
;  key[1]   ; clk27      ; 4.075   ; 4.075   ; Fall       ; clk27           ;
;  key[2]   ; clk27      ; 4.304   ; 4.304   ; Fall       ; clk27           ;
;  key[3]   ; clk27      ; 4.641   ; 4.641   ; Fall       ; clk27           ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Reset     ; clk27      ; -6.646 ; -6.646 ; Rise       ; clk27           ;
; SW[*]     ; clk27      ; 0.419  ; 0.419  ; Fall       ; clk27           ;
;  SW[0]    ; clk27      ; 0.042  ; 0.042  ; Fall       ; clk27           ;
;  SW[1]    ; clk27      ; -0.344 ; -0.344 ; Fall       ; clk27           ;
;  SW[2]    ; clk27      ; 0.077  ; 0.077  ; Fall       ; clk27           ;
;  SW[3]    ; clk27      ; -0.487 ; -0.487 ; Fall       ; clk27           ;
;  SW[4]    ; clk27      ; -0.296 ; -0.296 ; Fall       ; clk27           ;
;  SW[5]    ; clk27      ; -0.362 ; -0.362 ; Fall       ; clk27           ;
;  SW[6]    ; clk27      ; -0.498 ; -0.498 ; Fall       ; clk27           ;
;  SW[7]    ; clk27      ; 0.419  ; 0.419  ; Fall       ; clk27           ;
;  SW[8]    ; clk27      ; 0.396  ; 0.396  ; Fall       ; clk27           ;
;  SW[9]    ; clk27      ; 0.397  ; 0.397  ; Fall       ; clk27           ;
; key[*]    ; clk27      ; -3.358 ; -3.358 ; Fall       ; clk27           ;
;  key[0]   ; clk27      ; -3.358 ; -3.358 ; Fall       ; clk27           ;
;  key[1]   ; clk27      ; -3.845 ; -3.845 ; Fall       ; clk27           ;
;  key[2]   ; clk27      ; -4.074 ; -4.074 ; Fall       ; clk27           ;
;  key[3]   ; clk27      ; -4.411 ; -4.411 ; Fall       ; clk27           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+
; Address[*]      ; clk27      ; 8.138  ; 8.138  ; Rise       ; clk27                                      ;
;  Address[0]     ; clk27      ; 7.588  ; 7.588  ; Rise       ; clk27                                      ;
;  Address[1]     ; clk27      ; 7.688  ; 7.688  ; Rise       ; clk27                                      ;
;  Address[2]     ; clk27      ; 8.138  ; 8.138  ; Rise       ; clk27                                      ;
;  Address[3]     ; clk27      ; 7.656  ; 7.656  ; Rise       ; clk27                                      ;
;  Address[4]     ; clk27      ; 7.408  ; 7.408  ; Rise       ; clk27                                      ;
;  Address[5]     ; clk27      ; 8.075  ; 8.075  ; Rise       ; clk27                                      ;
;  Address[6]     ; clk27      ; 7.940  ; 7.940  ; Rise       ; clk27                                      ;
;  Address[7]     ; clk27      ; 7.025  ; 7.025  ; Rise       ; clk27                                      ;
;  Address[8]     ; clk27      ; 7.393  ; 7.393  ; Rise       ; clk27                                      ;
;  Address[9]     ; clk27      ; 7.706  ; 7.706  ; Rise       ; clk27                                      ;
;  Address[10]    ; clk27      ; 6.918  ; 6.918  ; Rise       ; clk27                                      ;
;  Address[11]    ; clk27      ; 7.371  ; 7.371  ; Rise       ; clk27                                      ;
;  Address[12]    ; clk27      ; 6.639  ; 6.639  ; Rise       ; clk27                                      ;
;  Address[13]    ; clk27      ; 6.448  ; 6.448  ; Rise       ; clk27                                      ;
;  Address[14]    ; clk27      ; 7.146  ; 7.146  ; Rise       ; clk27                                      ;
;  Address[15]    ; clk27      ; 6.660  ; 6.660  ; Rise       ; clk27                                      ;
; C               ; clk27      ; 7.847  ; 7.847  ; Rise       ; clk27                                      ;
; DataS[*]        ; clk27      ; 14.945 ; 14.945 ; Rise       ; clk27                                      ;
;  DataS[0]       ; clk27      ; 14.901 ; 14.901 ; Rise       ; clk27                                      ;
;  DataS[1]       ; clk27      ; 13.428 ; 13.428 ; Rise       ; clk27                                      ;
;  DataS[2]       ; clk27      ; 14.945 ; 14.945 ; Rise       ; clk27                                      ;
;  DataS[3]       ; clk27      ; 14.180 ; 14.180 ; Rise       ; clk27                                      ;
;  DataS[4]       ; clk27      ; 13.930 ; 13.930 ; Rise       ; clk27                                      ;
;  DataS[5]       ; clk27      ; 14.154 ; 14.154 ; Rise       ; clk27                                      ;
;  DataS[6]       ; clk27      ; 14.598 ; 14.598 ; Rise       ; clk27                                      ;
;  DataS[7]       ; clk27      ; 14.476 ; 14.476 ; Rise       ; clk27                                      ;
;  DataS[8]       ; clk27      ; 14.246 ; 14.246 ; Rise       ; clk27                                      ;
;  DataS[9]       ; clk27      ; 14.728 ; 14.728 ; Rise       ; clk27                                      ;
;  DataS[10]      ; clk27      ; 13.887 ; 13.887 ; Rise       ; clk27                                      ;
;  DataS[11]      ; clk27      ; 14.714 ; 14.714 ; Rise       ; clk27                                      ;
;  DataS[12]      ; clk27      ; 13.191 ; 13.191 ; Rise       ; clk27                                      ;
;  DataS[13]      ; clk27      ; 14.380 ; 14.380 ; Rise       ; clk27                                      ;
;  DataS[14]      ; clk27      ; 13.932 ; 13.932 ; Rise       ; clk27                                      ;
;  DataS[15]      ; clk27      ; 13.481 ; 13.481 ; Rise       ; clk27                                      ;
; DataT[*]        ; clk27      ; 14.201 ; 14.201 ; Rise       ; clk27                                      ;
;  DataT[0]       ; clk27      ; 13.646 ; 13.646 ; Rise       ; clk27                                      ;
;  DataT[1]       ; clk27      ; 12.484 ; 12.484 ; Rise       ; clk27                                      ;
;  DataT[2]       ; clk27      ; 13.116 ; 13.116 ; Rise       ; clk27                                      ;
;  DataT[3]       ; clk27      ; 13.885 ; 13.885 ; Rise       ; clk27                                      ;
;  DataT[4]       ; clk27      ; 13.499 ; 13.499 ; Rise       ; clk27                                      ;
;  DataT[5]       ; clk27      ; 13.350 ; 13.350 ; Rise       ; clk27                                      ;
;  DataT[6]       ; clk27      ; 14.201 ; 14.201 ; Rise       ; clk27                                      ;
;  DataT[7]       ; clk27      ; 13.587 ; 13.587 ; Rise       ; clk27                                      ;
;  DataT[8]       ; clk27      ; 13.821 ; 13.821 ; Rise       ; clk27                                      ;
;  DataT[9]       ; clk27      ; 11.806 ; 11.806 ; Rise       ; clk27                                      ;
;  DataT[10]      ; clk27      ; 12.635 ; 12.635 ; Rise       ; clk27                                      ;
;  DataT[11]      ; clk27      ; 12.684 ; 12.684 ; Rise       ; clk27                                      ;
;  DataT[12]      ; clk27      ; 12.900 ; 12.900 ; Rise       ; clk27                                      ;
;  DataT[13]      ; clk27      ; 13.507 ; 13.507 ; Rise       ; clk27                                      ;
;  DataT[14]      ; clk27      ; 12.643 ; 12.643 ; Rise       ; clk27                                      ;
;  DataT[15]      ; clk27      ; 12.305 ; 12.305 ; Rise       ; clk27                                      ;
; IRout[*]        ; clk27      ; 9.111  ; 9.111  ; Rise       ; clk27                                      ;
;  IRout[0]       ; clk27      ; 7.465  ; 7.465  ; Rise       ; clk27                                      ;
;  IRout[1]       ; clk27      ; 7.281  ; 7.281  ; Rise       ; clk27                                      ;
;  IRout[2]       ; clk27      ; 7.960  ; 7.960  ; Rise       ; clk27                                      ;
;  IRout[3]       ; clk27      ; 7.030  ; 7.030  ; Rise       ; clk27                                      ;
;  IRout[4]       ; clk27      ; 8.074  ; 8.074  ; Rise       ; clk27                                      ;
;  IRout[5]       ; clk27      ; 7.956  ; 7.956  ; Rise       ; clk27                                      ;
;  IRout[6]       ; clk27      ; 6.541  ; 6.541  ; Rise       ; clk27                                      ;
;  IRout[7]       ; clk27      ; 6.512  ; 6.512  ; Rise       ; clk27                                      ;
;  IRout[8]       ; clk27      ; 8.313  ; 8.313  ; Rise       ; clk27                                      ;
;  IRout[9]       ; clk27      ; 8.160  ; 8.160  ; Rise       ; clk27                                      ;
;  IRout[10]      ; clk27      ; 7.435  ; 7.435  ; Rise       ; clk27                                      ;
;  IRout[11]      ; clk27      ; 6.951  ; 6.951  ; Rise       ; clk27                                      ;
;  IRout[12]      ; clk27      ; 8.682  ; 8.682  ; Rise       ; clk27                                      ;
;  IRout[13]      ; clk27      ; 9.111  ; 9.111  ; Rise       ; clk27                                      ;
;  IRout[14]      ; clk27      ; 6.949  ; 6.949  ; Rise       ; clk27                                      ;
;  IRout[15]      ; clk27      ; 8.501  ; 8.501  ; Rise       ; clk27                                      ;
;  IRout[16]      ; clk27      ; 8.666  ; 8.666  ; Rise       ; clk27                                      ;
;  IRout[17]      ; clk27      ; 7.883  ; 7.883  ; Rise       ; clk27                                      ;
;  IRout[18]      ; clk27      ; 7.859  ; 7.859  ; Rise       ; clk27                                      ;
;  IRout[19]      ; clk27      ; 8.271  ; 8.271  ; Rise       ; clk27                                      ;
;  IRout[20]      ; clk27      ; 8.247  ; 8.247  ; Rise       ; clk27                                      ;
;  IRout[21]      ; clk27      ; 8.462  ; 8.462  ; Rise       ; clk27                                      ;
;  IRout[22]      ; clk27      ; 7.649  ; 7.649  ; Rise       ; clk27                                      ;
;  IRout[23]      ; clk27      ; 8.006  ; 8.006  ; Rise       ; clk27                                      ;
; N               ; clk27      ; 8.383  ; 8.383  ; Rise       ; clk27                                      ;
; RMout[*]        ; clk27      ; 9.850  ; 9.850  ; Rise       ; clk27                                      ;
;  RMout[0]       ; clk27      ; 9.136  ; 9.136  ; Rise       ; clk27                                      ;
;  RMout[1]       ; clk27      ; 9.028  ; 9.028  ; Rise       ; clk27                                      ;
;  RMout[2]       ; clk27      ; 8.073  ; 8.073  ; Rise       ; clk27                                      ;
;  RMout[3]       ; clk27      ; 7.872  ; 7.872  ; Rise       ; clk27                                      ;
;  RMout[4]       ; clk27      ; 9.269  ; 9.269  ; Rise       ; clk27                                      ;
;  RMout[5]       ; clk27      ; 8.980  ; 8.980  ; Rise       ; clk27                                      ;
;  RMout[6]       ; clk27      ; 9.850  ; 9.850  ; Rise       ; clk27                                      ;
;  RMout[7]       ; clk27      ; 7.801  ; 7.801  ; Rise       ; clk27                                      ;
;  RMout[8]       ; clk27      ; 8.259  ; 8.259  ; Rise       ; clk27                                      ;
;  RMout[9]       ; clk27      ; 7.537  ; 7.537  ; Rise       ; clk27                                      ;
;  RMout[10]      ; clk27      ; 7.388  ; 7.388  ; Rise       ; clk27                                      ;
;  RMout[11]      ; clk27      ; 7.377  ; 7.377  ; Rise       ; clk27                                      ;
;  RMout[12]      ; clk27      ; 7.563  ; 7.563  ; Rise       ; clk27                                      ;
;  RMout[13]      ; clk27      ; 7.824  ; 7.824  ; Rise       ; clk27                                      ;
;  RMout[14]      ; clk27      ; 7.323  ; 7.323  ; Rise       ; clk27                                      ;
;  RMout[15]      ; clk27      ; 7.106  ; 7.106  ; Rise       ; clk27                                      ;
; RYout[*]        ; clk27      ; 7.668  ; 7.668  ; Rise       ; clk27                                      ;
;  RYout[0]       ; clk27      ; 6.845  ; 6.845  ; Rise       ; clk27                                      ;
;  RYout[1]       ; clk27      ; 7.668  ; 7.668  ; Rise       ; clk27                                      ;
;  RYout[2]       ; clk27      ; 7.150  ; 7.150  ; Rise       ; clk27                                      ;
;  RYout[3]       ; clk27      ; 7.134  ; 7.134  ; Rise       ; clk27                                      ;
;  RYout[4]       ; clk27      ; 7.148  ; 7.148  ; Rise       ; clk27                                      ;
;  RYout[5]       ; clk27      ; 7.308  ; 7.308  ; Rise       ; clk27                                      ;
;  RYout[6]       ; clk27      ; 7.249  ; 7.249  ; Rise       ; clk27                                      ;
;  RYout[7]       ; clk27      ; 6.864  ; 6.864  ; Rise       ; clk27                                      ;
;  RYout[8]       ; clk27      ; 6.927  ; 6.927  ; Rise       ; clk27                                      ;
;  RYout[9]       ; clk27      ; 7.110  ; 7.110  ; Rise       ; clk27                                      ;
;  RYout[10]      ; clk27      ; 6.879  ; 6.879  ; Rise       ; clk27                                      ;
;  RYout[11]      ; clk27      ; 6.924  ; 6.924  ; Rise       ; clk27                                      ;
;  RYout[12]      ; clk27      ; 6.433  ; 6.433  ; Rise       ; clk27                                      ;
;  RYout[13]      ; clk27      ; 6.880  ; 6.880  ; Rise       ; clk27                                      ;
;  RYout[14]      ; clk27      ; 6.617  ; 6.617  ; Rise       ; clk27                                      ;
;  RYout[15]      ; clk27      ; 6.399  ; 6.399  ; Rise       ; clk27                                      ;
; RZout[*]        ; clk27      ; 14.246 ; 14.246 ; Rise       ; clk27                                      ;
;  RZout[0]       ; clk27      ; 12.729 ; 12.729 ; Rise       ; clk27                                      ;
;  RZout[1]       ; clk27      ; 13.310 ; 13.310 ; Rise       ; clk27                                      ;
;  RZout[2]       ; clk27      ; 13.418 ; 13.418 ; Rise       ; clk27                                      ;
;  RZout[3]       ; clk27      ; 12.092 ; 12.092 ; Rise       ; clk27                                      ;
;  RZout[4]       ; clk27      ; 12.443 ; 12.443 ; Rise       ; clk27                                      ;
;  RZout[5]       ; clk27      ; 11.755 ; 11.755 ; Rise       ; clk27                                      ;
;  RZout[6]       ; clk27      ; 12.929 ; 12.929 ; Rise       ; clk27                                      ;
;  RZout[7]       ; clk27      ; 11.769 ; 11.769 ; Rise       ; clk27                                      ;
;  RZout[8]       ; clk27      ; 13.134 ; 13.134 ; Rise       ; clk27                                      ;
;  RZout[9]       ; clk27      ; 11.608 ; 11.608 ; Rise       ; clk27                                      ;
;  RZout[10]      ; clk27      ; 14.246 ; 14.246 ; Rise       ; clk27                                      ;
;  RZout[11]      ; clk27      ; 12.072 ; 12.072 ; Rise       ; clk27                                      ;
;  RZout[12]      ; clk27      ; 13.632 ; 13.632 ; Rise       ; clk27                                      ;
;  RZout[13]      ; clk27      ; 13.509 ; 13.509 ; Rise       ; clk27                                      ;
;  RZout[14]      ; clk27      ; 13.037 ; 13.037 ; Rise       ; clk27                                      ;
;  RZout[15]      ; clk27      ; 12.998 ; 12.998 ; Rise       ; clk27                                      ;
; V               ; clk27      ; 7.368  ; 7.368  ; Rise       ; clk27                                      ;
; Z               ; clk27      ; 7.624  ; 7.624  ; Rise       ; clk27                                      ;
; ma_select       ; clk27      ; 9.607  ; 9.607  ; Rise       ; clk27                                      ;
; mem_read        ; clk27      ; 7.891  ; 7.891  ; Rise       ; clk27                                      ;
; muxMA[*]        ; clk27      ; 16.150 ; 16.150 ; Rise       ; clk27                                      ;
;  muxMA[0]       ; clk27      ; 13.606 ; 13.606 ; Rise       ; clk27                                      ;
;  muxMA[1]       ; clk27      ; 14.083 ; 14.083 ; Rise       ; clk27                                      ;
;  muxMA[2]       ; clk27      ; 14.574 ; 14.574 ; Rise       ; clk27                                      ;
;  muxMA[3]       ; clk27      ; 13.817 ; 13.817 ; Rise       ; clk27                                      ;
;  muxMA[4]       ; clk27      ; 15.213 ; 15.213 ; Rise       ; clk27                                      ;
;  muxMA[5]       ; clk27      ; 13.161 ; 13.161 ; Rise       ; clk27                                      ;
;  muxMA[6]       ; clk27      ; 16.150 ; 16.150 ; Rise       ; clk27                                      ;
;  muxMA[7]       ; clk27      ; 14.249 ; 14.249 ; Rise       ; clk27                                      ;
;  muxMA[8]       ; clk27      ; 15.988 ; 15.988 ; Rise       ; clk27                                      ;
;  muxMA[9]       ; clk27      ; 14.852 ; 14.852 ; Rise       ; clk27                                      ;
;  muxMA[10]      ; clk27      ; 15.837 ; 15.837 ; Rise       ; clk27                                      ;
;  muxMA[11]      ; clk27      ; 13.160 ; 13.160 ; Rise       ; clk27                                      ;
;  muxMA[12]      ; clk27      ; 14.725 ; 14.725 ; Rise       ; clk27                                      ;
;  muxMA[13]      ; clk27      ; 14.759 ; 14.759 ; Rise       ; clk27                                      ;
;  muxMA[14]      ; clk27      ; 14.809 ; 14.809 ; Rise       ; clk27                                      ;
;  muxMA[15]      ; clk27      ; 15.416 ; 15.416 ; Rise       ; clk27                                      ;
; muxMAout[*]     ; clk27      ; 16.208 ; 16.208 ; Rise       ; clk27                                      ;
;  muxMAout[0]    ; clk27      ; 13.576 ; 13.576 ; Rise       ; clk27                                      ;
;  muxMAout[1]    ; clk27      ; 14.083 ; 14.083 ; Rise       ; clk27                                      ;
;  muxMAout[2]    ; clk27      ; 14.604 ; 14.604 ; Rise       ; clk27                                      ;
;  muxMAout[3]    ; clk27      ; 13.797 ; 13.797 ; Rise       ; clk27                                      ;
;  muxMAout[4]    ; clk27      ; 15.213 ; 15.213 ; Rise       ; clk27                                      ;
;  muxMAout[5]    ; clk27      ; 13.191 ; 13.191 ; Rise       ; clk27                                      ;
;  muxMAout[6]    ; clk27      ; 16.150 ; 16.150 ; Rise       ; clk27                                      ;
;  muxMAout[7]    ; clk27      ; 14.259 ; 14.259 ; Rise       ; clk27                                      ;
;  muxMAout[8]    ; clk27      ; 16.208 ; 16.208 ; Rise       ; clk27                                      ;
;  muxMAout[9]    ; clk27      ; 14.852 ; 14.852 ; Rise       ; clk27                                      ;
;  muxMAout[10]   ; clk27      ; 16.070 ; 16.070 ; Rise       ; clk27                                      ;
;  muxMAout[11]   ; clk27      ; 13.200 ; 13.200 ; Rise       ; clk27                                      ;
;  muxMAout[12]   ; clk27      ; 14.725 ; 14.725 ; Rise       ; clk27                                      ;
;  muxMAout[13]   ; clk27      ; 14.729 ; 14.729 ; Rise       ; clk27                                      ;
;  muxMAout[14]   ; clk27      ; 14.789 ; 14.789 ; Rise       ; clk27                                      ;
;  muxMAout[15]   ; clk27      ; 15.416 ; 15.416 ; Rise       ; clk27                                      ;
; DataS[*]        ; clk27      ; 13.283 ; 13.283 ; Fall       ; clk27                                      ;
;  DataS[0]       ; clk27      ; 13.128 ; 13.128 ; Fall       ; clk27                                      ;
;  DataS[1]       ; clk27      ; 11.619 ; 11.619 ; Fall       ; clk27                                      ;
;  DataS[2]       ; clk27      ; 13.185 ; 13.185 ; Fall       ; clk27                                      ;
;  DataS[3]       ; clk27      ; 13.037 ; 13.037 ; Fall       ; clk27                                      ;
;  DataS[4]       ; clk27      ; 11.891 ; 11.891 ; Fall       ; clk27                                      ;
;  DataS[5]       ; clk27      ; 12.585 ; 12.585 ; Fall       ; clk27                                      ;
;  DataS[6]       ; clk27      ; 12.831 ; 12.831 ; Fall       ; clk27                                      ;
;  DataS[7]       ; clk27      ; 12.663 ; 12.663 ; Fall       ; clk27                                      ;
;  DataS[8]       ; clk27      ; 13.283 ; 13.283 ; Fall       ; clk27                                      ;
;  DataS[9]       ; clk27      ; 12.693 ; 12.693 ; Fall       ; clk27                                      ;
;  DataS[10]      ; clk27      ; 13.130 ; 13.130 ; Fall       ; clk27                                      ;
;  DataS[11]      ; clk27      ; 12.675 ; 12.675 ; Fall       ; clk27                                      ;
;  DataS[12]      ; clk27      ; 12.240 ; 12.240 ; Fall       ; clk27                                      ;
;  DataS[13]      ; clk27      ; 12.352 ; 12.352 ; Fall       ; clk27                                      ;
;  DataS[14]      ; clk27      ; 12.630 ; 12.630 ; Fall       ; clk27                                      ;
;  DataS[15]      ; clk27      ; 10.914 ; 10.914 ; Fall       ; clk27                                      ;
; DataT[*]        ; clk27      ; 13.353 ; 13.353 ; Fall       ; clk27                                      ;
;  DataT[0]       ; clk27      ; 11.972 ; 11.972 ; Fall       ; clk27                                      ;
;  DataT[1]       ; clk27      ; 10.853 ; 10.853 ; Fall       ; clk27                                      ;
;  DataT[2]       ; clk27      ; 12.028 ; 12.028 ; Fall       ; clk27                                      ;
;  DataT[3]       ; clk27      ; 13.061 ; 13.061 ; Fall       ; clk27                                      ;
;  DataT[4]       ; clk27      ; 12.409 ; 12.409 ; Fall       ; clk27                                      ;
;  DataT[5]       ; clk27      ; 12.522 ; 12.522 ; Fall       ; clk27                                      ;
;  DataT[6]       ; clk27      ; 12.936 ; 12.936 ; Fall       ; clk27                                      ;
;  DataT[7]       ; clk27      ; 12.332 ; 12.332 ; Fall       ; clk27                                      ;
;  DataT[8]       ; clk27      ; 13.353 ; 13.353 ; Fall       ; clk27                                      ;
;  DataT[9]       ; clk27      ; 10.982 ; 10.982 ; Fall       ; clk27                                      ;
;  DataT[10]      ; clk27      ; 11.955 ; 11.955 ; Fall       ; clk27                                      ;
;  DataT[11]      ; clk27      ; 11.712 ; 11.712 ; Fall       ; clk27                                      ;
;  DataT[12]      ; clk27      ; 12.202 ; 12.202 ; Fall       ; clk27                                      ;
;  DataT[13]      ; clk27      ; 12.332 ; 12.332 ; Fall       ; clk27                                      ;
;  DataT[14]      ; clk27      ; 11.134 ; 11.134 ; Fall       ; clk27                                      ;
;  DataT[15]      ; clk27      ; 11.143 ; 11.143 ; Fall       ; clk27                                      ;
; HEX0[*]         ; clk27      ; 15.605 ; 15.605 ; Fall       ; clk27                                      ;
;  HEX0[0]        ; clk27      ; 15.368 ; 15.368 ; Fall       ; clk27                                      ;
;  HEX0[1]        ; clk27      ; 15.339 ; 15.339 ; Fall       ; clk27                                      ;
;  HEX0[2]        ; clk27      ; 15.347 ; 15.347 ; Fall       ; clk27                                      ;
;  HEX0[3]        ; clk27      ; 15.378 ; 15.378 ; Fall       ; clk27                                      ;
;  HEX0[4]        ; clk27      ; 15.374 ; 15.374 ; Fall       ; clk27                                      ;
;  HEX0[5]        ; clk27      ; 15.365 ; 15.365 ; Fall       ; clk27                                      ;
;  HEX0[6]        ; clk27      ; 15.605 ; 15.605 ; Fall       ; clk27                                      ;
; HEX1[*]         ; clk27      ; 15.665 ; 15.665 ; Fall       ; clk27                                      ;
;  HEX1[0]        ; clk27      ; 15.352 ; 15.352 ; Fall       ; clk27                                      ;
;  HEX1[1]        ; clk27      ; 15.392 ; 15.392 ; Fall       ; clk27                                      ;
;  HEX1[2]        ; clk27      ; 15.181 ; 15.181 ; Fall       ; clk27                                      ;
;  HEX1[3]        ; clk27      ; 15.221 ; 15.221 ; Fall       ; clk27                                      ;
;  HEX1[4]        ; clk27      ; 15.484 ; 15.484 ; Fall       ; clk27                                      ;
;  HEX1[5]        ; clk27      ; 15.665 ; 15.665 ; Fall       ; clk27                                      ;
;  HEX1[6]        ; clk27      ; 15.540 ; 15.540 ; Fall       ; clk27                                      ;
; HEX2[*]         ; clk27      ; 15.298 ; 15.298 ; Fall       ; clk27                                      ;
;  HEX2[0]        ; clk27      ; 15.298 ; 15.298 ; Fall       ; clk27                                      ;
;  HEX2[1]        ; clk27      ; 14.988 ; 14.988 ; Fall       ; clk27                                      ;
;  HEX2[2]        ; clk27      ; 14.988 ; 14.988 ; Fall       ; clk27                                      ;
;  HEX2[3]        ; clk27      ; 15.038 ; 15.038 ; Fall       ; clk27                                      ;
;  HEX2[4]        ; clk27      ; 15.011 ; 15.011 ; Fall       ; clk27                                      ;
;  HEX2[5]        ; clk27      ; 14.971 ; 14.971 ; Fall       ; clk27                                      ;
;  HEX2[6]        ; clk27      ; 15.001 ; 15.001 ; Fall       ; clk27                                      ;
; HEX3[*]         ; clk27      ; 15.163 ; 15.163 ; Fall       ; clk27                                      ;
;  HEX3[0]        ; clk27      ; 14.868 ; 14.868 ; Fall       ; clk27                                      ;
;  HEX3[1]        ; clk27      ; 14.727 ; 14.727 ; Fall       ; clk27                                      ;
;  HEX3[2]        ; clk27      ; 14.687 ; 14.687 ; Fall       ; clk27                                      ;
;  HEX3[3]        ; clk27      ; 14.730 ; 14.730 ; Fall       ; clk27                                      ;
;  HEX3[4]        ; clk27      ; 14.687 ; 14.687 ; Fall       ; clk27                                      ;
;  HEX3[5]        ; clk27      ; 15.163 ; 15.163 ; Fall       ; clk27                                      ;
;  HEX3[6]        ; clk27      ; 14.939 ; 14.939 ; Fall       ; clk27                                      ;
; LEDG[*]         ; clk27      ; 15.492 ; 15.492 ; Fall       ; clk27                                      ;
;  LEDG[0]        ; clk27      ; 15.279 ; 15.279 ; Fall       ; clk27                                      ;
;  LEDG[1]        ; clk27      ; 15.273 ; 15.273 ; Fall       ; clk27                                      ;
;  LEDG[2]        ; clk27      ; 15.252 ; 15.252 ; Fall       ; clk27                                      ;
;  LEDG[3]        ; clk27      ; 15.477 ; 15.477 ; Fall       ; clk27                                      ;
;  LEDG[4]        ; clk27      ; 15.294 ; 15.294 ; Fall       ; clk27                                      ;
;  LEDG[5]        ; clk27      ; 15.282 ; 15.282 ; Fall       ; clk27                                      ;
;  LEDG[6]        ; clk27      ; 15.492 ; 15.492 ; Fall       ; clk27                                      ;
;  LEDG[7]        ; clk27      ; 15.439 ; 15.439 ; Fall       ; clk27                                      ;
; LEDR[*]         ; clk27      ; 17.214 ; 17.214 ; Fall       ; clk27                                      ;
;  LEDR[0]        ; clk27      ; 15.317 ; 15.317 ; Fall       ; clk27                                      ;
;  LEDR[1]        ; clk27      ; 15.312 ; 15.312 ; Fall       ; clk27                                      ;
;  LEDR[2]        ; clk27      ; 15.281 ; 15.281 ; Fall       ; clk27                                      ;
;  LEDR[3]        ; clk27      ; 15.283 ; 15.283 ; Fall       ; clk27                                      ;
;  LEDR[4]        ; clk27      ; 15.302 ; 15.302 ; Fall       ; clk27                                      ;
;  LEDR[5]        ; clk27      ; 15.521 ; 15.521 ; Fall       ; clk27                                      ;
;  LEDR[6]        ; clk27      ; 15.293 ; 15.293 ; Fall       ; clk27                                      ;
;  LEDR[7]        ; clk27      ; 15.729 ; 15.729 ; Fall       ; clk27                                      ;
;  LEDR[8]        ; clk27      ; 17.214 ; 17.214 ; Fall       ; clk27                                      ;
;  LEDR[9]        ; clk27      ; 16.745 ; 16.745 ; Fall       ; clk27                                      ;
; MemDataOut[*]   ; clk27      ; 10.419 ; 10.419 ; Fall       ; clk27                                      ;
;  MemDataOut[0]  ; clk27      ; 9.844  ; 9.844  ; Fall       ; clk27                                      ;
;  MemDataOut[1]  ; clk27      ; 9.814  ; 9.814  ; Fall       ; clk27                                      ;
;  MemDataOut[2]  ; clk27      ; 9.848  ; 9.848  ; Fall       ; clk27                                      ;
;  MemDataOut[3]  ; clk27      ; 9.811  ; 9.811  ; Fall       ; clk27                                      ;
;  MemDataOut[4]  ; clk27      ; 10.113 ; 10.113 ; Fall       ; clk27                                      ;
;  MemDataOut[5]  ; clk27      ; 10.114 ; 10.114 ; Fall       ; clk27                                      ;
;  MemDataOut[6]  ; clk27      ; 10.077 ; 10.077 ; Fall       ; clk27                                      ;
;  MemDataOut[7]  ; clk27      ; 9.869  ; 9.869  ; Fall       ; clk27                                      ;
;  MemDataOut[8]  ; clk27      ; 10.378 ; 10.378 ; Fall       ; clk27                                      ;
;  MemDataOut[9]  ; clk27      ; 10.315 ; 10.315 ; Fall       ; clk27                                      ;
;  MemDataOut[10] ; clk27      ; 10.165 ; 10.165 ; Fall       ; clk27                                      ;
;  MemDataOut[11] ; clk27      ; 10.093 ; 10.093 ; Fall       ; clk27                                      ;
;  MemDataOut[12] ; clk27      ; 10.252 ; 10.252 ; Fall       ; clk27                                      ;
;  MemDataOut[13] ; clk27      ; 10.097 ; 10.097 ; Fall       ; clk27                                      ;
;  MemDataOut[14] ; clk27      ; 9.872  ; 9.872  ; Fall       ; clk27                                      ;
;  MemDataOut[15] ; clk27      ; 10.077 ; 10.077 ; Fall       ; clk27                                      ;
;  MemDataOut[16] ; clk27      ; 9.908  ; 9.908  ; Fall       ; clk27                                      ;
;  MemDataOut[17] ; clk27      ; 9.834  ; 9.834  ; Fall       ; clk27                                      ;
;  MemDataOut[18] ; clk27      ; 10.349 ; 10.349 ; Fall       ; clk27                                      ;
;  MemDataOut[19] ; clk27      ; 9.870  ; 9.870  ; Fall       ; clk27                                      ;
;  MemDataOut[20] ; clk27      ; 10.202 ; 10.202 ; Fall       ; clk27                                      ;
;  MemDataOut[21] ; clk27      ; 10.121 ; 10.121 ; Fall       ; clk27                                      ;
;  MemDataOut[22] ; clk27      ; 10.419 ; 10.419 ; Fall       ; clk27                                      ;
;  MemDataOut[23] ; clk27      ; 10.170 ; 10.170 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 10.651 ; 10.651 ; Fall       ; clk27                                      ;
;  VGA_B[0]       ; clk27      ; 10.651 ; 10.651 ; Fall       ; clk27                                      ;
;  VGA_B[1]       ; clk27      ; 10.116 ; 10.116 ; Fall       ; clk27                                      ;
;  VGA_B[2]       ; clk27      ; 10.136 ; 10.136 ; Fall       ; clk27                                      ;
;  VGA_B[3]       ; clk27      ; 10.621 ; 10.621 ; Fall       ; clk27                                      ;
; VGA_G[*]        ; clk27      ; 10.874 ; 10.874 ; Fall       ; clk27                                      ;
;  VGA_G[0]       ; clk27      ; 10.874 ; 10.874 ; Fall       ; clk27                                      ;
;  VGA_G[1]       ; clk27      ; 9.897  ; 9.897  ; Fall       ; clk27                                      ;
;  VGA_G[2]       ; clk27      ; 9.897  ; 9.897  ; Fall       ; clk27                                      ;
;  VGA_G[3]       ; clk27      ; 9.927  ; 9.927  ; Fall       ; clk27                                      ;
; VGA_R[*]        ; clk27      ; 9.708  ; 9.708  ; Fall       ; clk27                                      ;
;  VGA_R[0]       ; clk27      ; 9.708  ; 9.708  ; Fall       ; clk27                                      ;
;  VGA_R[1]       ; clk27      ; 9.708  ; 9.708  ; Fall       ; clk27                                      ;
;  VGA_R[2]       ; clk27      ; 9.708  ; 9.708  ; Fall       ; clk27                                      ;
;  VGA_R[3]       ; clk27      ; 9.708  ; 9.708  ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 11.866 ; 11.866 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[0]       ; clk27      ; 11.866 ; 11.866 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[1]       ; clk27      ; 11.331 ; 11.331 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[2]       ; clk27      ; 11.351 ; 11.351 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[3]       ; clk27      ; 11.836 ; 11.836 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_G[*]        ; clk27      ; 12.086 ; 12.086 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[0]       ; clk27      ; 12.086 ; 12.086 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[1]       ; clk27      ; 11.109 ; 11.109 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[2]       ; clk27      ; 11.109 ; 11.109 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[3]       ; clk27      ; 11.139 ; 11.139 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_HSYNC       ; clk27      ; 6.976  ; 6.976  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_R[*]        ; clk27      ; 11.304 ; 11.304 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[0]       ; clk27      ; 11.304 ; 11.304 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[1]       ; clk27      ; 11.304 ; 11.304 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[2]       ; clk27      ; 11.304 ; 11.304 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[3]       ; clk27      ; 11.304 ; 11.304 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_VSYNC       ; clk27      ; 6.508  ; 6.508  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+
; Address[*]      ; clk27      ; 6.448  ; 6.448  ; Rise       ; clk27                                      ;
;  Address[0]     ; clk27      ; 7.588  ; 7.588  ; Rise       ; clk27                                      ;
;  Address[1]     ; clk27      ; 7.688  ; 7.688  ; Rise       ; clk27                                      ;
;  Address[2]     ; clk27      ; 8.138  ; 8.138  ; Rise       ; clk27                                      ;
;  Address[3]     ; clk27      ; 7.656  ; 7.656  ; Rise       ; clk27                                      ;
;  Address[4]     ; clk27      ; 7.408  ; 7.408  ; Rise       ; clk27                                      ;
;  Address[5]     ; clk27      ; 8.075  ; 8.075  ; Rise       ; clk27                                      ;
;  Address[6]     ; clk27      ; 7.940  ; 7.940  ; Rise       ; clk27                                      ;
;  Address[7]     ; clk27      ; 7.025  ; 7.025  ; Rise       ; clk27                                      ;
;  Address[8]     ; clk27      ; 7.393  ; 7.393  ; Rise       ; clk27                                      ;
;  Address[9]     ; clk27      ; 7.706  ; 7.706  ; Rise       ; clk27                                      ;
;  Address[10]    ; clk27      ; 6.918  ; 6.918  ; Rise       ; clk27                                      ;
;  Address[11]    ; clk27      ; 7.371  ; 7.371  ; Rise       ; clk27                                      ;
;  Address[12]    ; clk27      ; 6.639  ; 6.639  ; Rise       ; clk27                                      ;
;  Address[13]    ; clk27      ; 6.448  ; 6.448  ; Rise       ; clk27                                      ;
;  Address[14]    ; clk27      ; 7.146  ; 7.146  ; Rise       ; clk27                                      ;
;  Address[15]    ; clk27      ; 6.660  ; 6.660  ; Rise       ; clk27                                      ;
; C               ; clk27      ; 7.847  ; 7.847  ; Rise       ; clk27                                      ;
; DataS[*]        ; clk27      ; 7.956  ; 7.956  ; Rise       ; clk27                                      ;
;  DataS[0]       ; clk27      ; 9.282  ; 9.282  ; Rise       ; clk27                                      ;
;  DataS[1]       ; clk27      ; 9.541  ; 9.541  ; Rise       ; clk27                                      ;
;  DataS[2]       ; clk27      ; 8.872  ; 8.872  ; Rise       ; clk27                                      ;
;  DataS[3]       ; clk27      ; 8.894  ; 8.894  ; Rise       ; clk27                                      ;
;  DataS[4]       ; clk27      ; 7.956  ; 7.956  ; Rise       ; clk27                                      ;
;  DataS[5]       ; clk27      ; 9.732  ; 9.732  ; Rise       ; clk27                                      ;
;  DataS[6]       ; clk27      ; 9.859  ; 9.859  ; Rise       ; clk27                                      ;
;  DataS[7]       ; clk27      ; 10.659 ; 10.659 ; Rise       ; clk27                                      ;
;  DataS[8]       ; clk27      ; 9.072  ; 9.072  ; Rise       ; clk27                                      ;
;  DataS[9]       ; clk27      ; 7.963  ; 7.963  ; Rise       ; clk27                                      ;
;  DataS[10]      ; clk27      ; 9.273  ; 9.273  ; Rise       ; clk27                                      ;
;  DataS[11]      ; clk27      ; 10.446 ; 10.446 ; Rise       ; clk27                                      ;
;  DataS[12]      ; clk27      ; 10.009 ; 10.009 ; Rise       ; clk27                                      ;
;  DataS[13]      ; clk27      ; 9.519  ; 9.519  ; Rise       ; clk27                                      ;
;  DataS[14]      ; clk27      ; 9.552  ; 9.552  ; Rise       ; clk27                                      ;
;  DataS[15]      ; clk27      ; 8.847  ; 8.847  ; Rise       ; clk27                                      ;
; DataT[*]        ; clk27      ; 8.255  ; 8.255  ; Rise       ; clk27                                      ;
;  DataT[0]       ; clk27      ; 8.979  ; 8.979  ; Rise       ; clk27                                      ;
;  DataT[1]       ; clk27      ; 8.392  ; 8.392  ; Rise       ; clk27                                      ;
;  DataT[2]       ; clk27      ; 8.479  ; 8.479  ; Rise       ; clk27                                      ;
;  DataT[3]       ; clk27      ; 9.263  ; 9.263  ; Rise       ; clk27                                      ;
;  DataT[4]       ; clk27      ; 8.839  ; 8.839  ; Rise       ; clk27                                      ;
;  DataT[5]       ; clk27      ; 9.006  ; 9.006  ; Rise       ; clk27                                      ;
;  DataT[6]       ; clk27      ; 9.369  ; 9.369  ; Rise       ; clk27                                      ;
;  DataT[7]       ; clk27      ; 9.250  ; 9.250  ; Rise       ; clk27                                      ;
;  DataT[8]       ; clk27      ; 9.232  ; 9.232  ; Rise       ; clk27                                      ;
;  DataT[9]       ; clk27      ; 8.570  ; 8.570  ; Rise       ; clk27                                      ;
;  DataT[10]      ; clk27      ; 8.620  ; 8.620  ; Rise       ; clk27                                      ;
;  DataT[11]      ; clk27      ; 8.507  ; 8.507  ; Rise       ; clk27                                      ;
;  DataT[12]      ; clk27      ; 8.950  ; 8.950  ; Rise       ; clk27                                      ;
;  DataT[13]      ; clk27      ; 8.387  ; 8.387  ; Rise       ; clk27                                      ;
;  DataT[14]      ; clk27      ; 8.255  ; 8.255  ; Rise       ; clk27                                      ;
;  DataT[15]      ; clk27      ; 9.161  ; 9.161  ; Rise       ; clk27                                      ;
; IRout[*]        ; clk27      ; 6.512  ; 6.512  ; Rise       ; clk27                                      ;
;  IRout[0]       ; clk27      ; 7.465  ; 7.465  ; Rise       ; clk27                                      ;
;  IRout[1]       ; clk27      ; 7.281  ; 7.281  ; Rise       ; clk27                                      ;
;  IRout[2]       ; clk27      ; 7.960  ; 7.960  ; Rise       ; clk27                                      ;
;  IRout[3]       ; clk27      ; 7.030  ; 7.030  ; Rise       ; clk27                                      ;
;  IRout[4]       ; clk27      ; 8.074  ; 8.074  ; Rise       ; clk27                                      ;
;  IRout[5]       ; clk27      ; 7.956  ; 7.956  ; Rise       ; clk27                                      ;
;  IRout[6]       ; clk27      ; 6.541  ; 6.541  ; Rise       ; clk27                                      ;
;  IRout[7]       ; clk27      ; 6.512  ; 6.512  ; Rise       ; clk27                                      ;
;  IRout[8]       ; clk27      ; 8.313  ; 8.313  ; Rise       ; clk27                                      ;
;  IRout[9]       ; clk27      ; 8.160  ; 8.160  ; Rise       ; clk27                                      ;
;  IRout[10]      ; clk27      ; 7.435  ; 7.435  ; Rise       ; clk27                                      ;
;  IRout[11]      ; clk27      ; 6.951  ; 6.951  ; Rise       ; clk27                                      ;
;  IRout[12]      ; clk27      ; 8.682  ; 8.682  ; Rise       ; clk27                                      ;
;  IRout[13]      ; clk27      ; 9.111  ; 9.111  ; Rise       ; clk27                                      ;
;  IRout[14]      ; clk27      ; 6.949  ; 6.949  ; Rise       ; clk27                                      ;
;  IRout[15]      ; clk27      ; 8.501  ; 8.501  ; Rise       ; clk27                                      ;
;  IRout[16]      ; clk27      ; 8.666  ; 8.666  ; Rise       ; clk27                                      ;
;  IRout[17]      ; clk27      ; 7.883  ; 7.883  ; Rise       ; clk27                                      ;
;  IRout[18]      ; clk27      ; 7.859  ; 7.859  ; Rise       ; clk27                                      ;
;  IRout[19]      ; clk27      ; 8.271  ; 8.271  ; Rise       ; clk27                                      ;
;  IRout[20]      ; clk27      ; 8.247  ; 8.247  ; Rise       ; clk27                                      ;
;  IRout[21]      ; clk27      ; 8.462  ; 8.462  ; Rise       ; clk27                                      ;
;  IRout[22]      ; clk27      ; 7.649  ; 7.649  ; Rise       ; clk27                                      ;
;  IRout[23]      ; clk27      ; 8.006  ; 8.006  ; Rise       ; clk27                                      ;
; N               ; clk27      ; 8.383  ; 8.383  ; Rise       ; clk27                                      ;
; RMout[*]        ; clk27      ; 7.106  ; 7.106  ; Rise       ; clk27                                      ;
;  RMout[0]       ; clk27      ; 9.136  ; 9.136  ; Rise       ; clk27                                      ;
;  RMout[1]       ; clk27      ; 9.028  ; 9.028  ; Rise       ; clk27                                      ;
;  RMout[2]       ; clk27      ; 8.073  ; 8.073  ; Rise       ; clk27                                      ;
;  RMout[3]       ; clk27      ; 7.872  ; 7.872  ; Rise       ; clk27                                      ;
;  RMout[4]       ; clk27      ; 9.269  ; 9.269  ; Rise       ; clk27                                      ;
;  RMout[5]       ; clk27      ; 8.980  ; 8.980  ; Rise       ; clk27                                      ;
;  RMout[6]       ; clk27      ; 9.850  ; 9.850  ; Rise       ; clk27                                      ;
;  RMout[7]       ; clk27      ; 7.801  ; 7.801  ; Rise       ; clk27                                      ;
;  RMout[8]       ; clk27      ; 8.259  ; 8.259  ; Rise       ; clk27                                      ;
;  RMout[9]       ; clk27      ; 7.537  ; 7.537  ; Rise       ; clk27                                      ;
;  RMout[10]      ; clk27      ; 7.388  ; 7.388  ; Rise       ; clk27                                      ;
;  RMout[11]      ; clk27      ; 7.377  ; 7.377  ; Rise       ; clk27                                      ;
;  RMout[12]      ; clk27      ; 7.563  ; 7.563  ; Rise       ; clk27                                      ;
;  RMout[13]      ; clk27      ; 7.824  ; 7.824  ; Rise       ; clk27                                      ;
;  RMout[14]      ; clk27      ; 7.323  ; 7.323  ; Rise       ; clk27                                      ;
;  RMout[15]      ; clk27      ; 7.106  ; 7.106  ; Rise       ; clk27                                      ;
; RYout[*]        ; clk27      ; 6.399  ; 6.399  ; Rise       ; clk27                                      ;
;  RYout[0]       ; clk27      ; 6.845  ; 6.845  ; Rise       ; clk27                                      ;
;  RYout[1]       ; clk27      ; 7.668  ; 7.668  ; Rise       ; clk27                                      ;
;  RYout[2]       ; clk27      ; 7.150  ; 7.150  ; Rise       ; clk27                                      ;
;  RYout[3]       ; clk27      ; 7.134  ; 7.134  ; Rise       ; clk27                                      ;
;  RYout[4]       ; clk27      ; 7.148  ; 7.148  ; Rise       ; clk27                                      ;
;  RYout[5]       ; clk27      ; 7.308  ; 7.308  ; Rise       ; clk27                                      ;
;  RYout[6]       ; clk27      ; 7.249  ; 7.249  ; Rise       ; clk27                                      ;
;  RYout[7]       ; clk27      ; 6.864  ; 6.864  ; Rise       ; clk27                                      ;
;  RYout[8]       ; clk27      ; 6.927  ; 6.927  ; Rise       ; clk27                                      ;
;  RYout[9]       ; clk27      ; 7.110  ; 7.110  ; Rise       ; clk27                                      ;
;  RYout[10]      ; clk27      ; 6.879  ; 6.879  ; Rise       ; clk27                                      ;
;  RYout[11]      ; clk27      ; 6.924  ; 6.924  ; Rise       ; clk27                                      ;
;  RYout[12]      ; clk27      ; 6.433  ; 6.433  ; Rise       ; clk27                                      ;
;  RYout[13]      ; clk27      ; 6.880  ; 6.880  ; Rise       ; clk27                                      ;
;  RYout[14]      ; clk27      ; 6.617  ; 6.617  ; Rise       ; clk27                                      ;
;  RYout[15]      ; clk27      ; 6.399  ; 6.399  ; Rise       ; clk27                                      ;
; RZout[*]        ; clk27      ; 7.831  ; 7.831  ; Rise       ; clk27                                      ;
;  RZout[0]       ; clk27      ; 9.514  ; 9.514  ; Rise       ; clk27                                      ;
;  RZout[1]       ; clk27      ; 10.370 ; 10.370 ; Rise       ; clk27                                      ;
;  RZout[2]       ; clk27      ; 9.189  ; 9.189  ; Rise       ; clk27                                      ;
;  RZout[3]       ; clk27      ; 8.814  ; 8.814  ; Rise       ; clk27                                      ;
;  RZout[4]       ; clk27      ; 8.680  ; 8.680  ; Rise       ; clk27                                      ;
;  RZout[5]       ; clk27      ; 8.771  ; 8.771  ; Rise       ; clk27                                      ;
;  RZout[6]       ; clk27      ; 7.915  ; 7.915  ; Rise       ; clk27                                      ;
;  RZout[7]       ; clk27      ; 8.085  ; 8.085  ; Rise       ; clk27                                      ;
;  RZout[8]       ; clk27      ; 8.342  ; 8.342  ; Rise       ; clk27                                      ;
;  RZout[9]       ; clk27      ; 8.913  ; 8.913  ; Rise       ; clk27                                      ;
;  RZout[10]      ; clk27      ; 8.595  ; 8.595  ; Rise       ; clk27                                      ;
;  RZout[11]      ; clk27      ; 8.985  ; 8.985  ; Rise       ; clk27                                      ;
;  RZout[12]      ; clk27      ; 8.105  ; 8.105  ; Rise       ; clk27                                      ;
;  RZout[13]      ; clk27      ; 8.166  ; 8.166  ; Rise       ; clk27                                      ;
;  RZout[14]      ; clk27      ; 7.831  ; 7.831  ; Rise       ; clk27                                      ;
;  RZout[15]      ; clk27      ; 7.868  ; 7.868  ; Rise       ; clk27                                      ;
; V               ; clk27      ; 7.368  ; 7.368  ; Rise       ; clk27                                      ;
; Z               ; clk27      ; 7.624  ; 7.624  ; Rise       ; clk27                                      ;
; ma_select       ; clk27      ; 9.607  ; 9.607  ; Rise       ; clk27                                      ;
; mem_read        ; clk27      ; 7.891  ; 7.891  ; Rise       ; clk27                                      ;
; muxMA[*]        ; clk27      ; 8.774  ; 8.774  ; Rise       ; clk27                                      ;
;  muxMA[0]       ; clk27      ; 8.957  ; 8.957  ; Rise       ; clk27                                      ;
;  muxMA[1]       ; clk27      ; 8.951  ; 8.951  ; Rise       ; clk27                                      ;
;  muxMA[2]       ; clk27      ; 9.185  ; 9.185  ; Rise       ; clk27                                      ;
;  muxMA[3]       ; clk27      ; 9.373  ; 9.373  ; Rise       ; clk27                                      ;
;  muxMA[4]       ; clk27      ; 10.816 ; 10.816 ; Rise       ; clk27                                      ;
;  muxMA[5]       ; clk27      ; 8.774  ; 8.774  ; Rise       ; clk27                                      ;
;  muxMA[6]       ; clk27      ; 10.148 ; 10.148 ; Rise       ; clk27                                      ;
;  muxMA[7]       ; clk27      ; 10.080 ; 10.080 ; Rise       ; clk27                                      ;
;  muxMA[8]       ; clk27      ; 10.368 ; 10.368 ; Rise       ; clk27                                      ;
;  muxMA[9]       ; clk27      ; 10.263 ; 10.263 ; Rise       ; clk27                                      ;
;  muxMA[10]      ; clk27      ; 9.681  ; 9.681  ; Rise       ; clk27                                      ;
;  muxMA[11]      ; clk27      ; 9.246  ; 9.246  ; Rise       ; clk27                                      ;
;  muxMA[12]      ; clk27      ; 9.198  ; 9.198  ; Rise       ; clk27                                      ;
;  muxMA[13]      ; clk27      ; 9.416  ; 9.416  ; Rise       ; clk27                                      ;
;  muxMA[14]      ; clk27      ; 9.324  ; 9.324  ; Rise       ; clk27                                      ;
;  muxMA[15]      ; clk27      ; 10.286 ; 10.286 ; Rise       ; clk27                                      ;
; muxMAout[*]     ; clk27      ; 8.804  ; 8.804  ; Rise       ; clk27                                      ;
;  muxMAout[0]    ; clk27      ; 8.927  ; 8.927  ; Rise       ; clk27                                      ;
;  muxMAout[1]    ; clk27      ; 8.951  ; 8.951  ; Rise       ; clk27                                      ;
;  muxMAout[2]    ; clk27      ; 9.215  ; 9.215  ; Rise       ; clk27                                      ;
;  muxMAout[3]    ; clk27      ; 9.353  ; 9.353  ; Rise       ; clk27                                      ;
;  muxMAout[4]    ; clk27      ; 10.816 ; 10.816 ; Rise       ; clk27                                      ;
;  muxMAout[5]    ; clk27      ; 8.804  ; 8.804  ; Rise       ; clk27                                      ;
;  muxMAout[6]    ; clk27      ; 10.148 ; 10.148 ; Rise       ; clk27                                      ;
;  muxMAout[7]    ; clk27      ; 10.090 ; 10.090 ; Rise       ; clk27                                      ;
;  muxMAout[8]    ; clk27      ; 10.588 ; 10.588 ; Rise       ; clk27                                      ;
;  muxMAout[9]    ; clk27      ; 10.263 ; 10.263 ; Rise       ; clk27                                      ;
;  muxMAout[10]   ; clk27      ; 9.914  ; 9.914  ; Rise       ; clk27                                      ;
;  muxMAout[11]   ; clk27      ; 9.286  ; 9.286  ; Rise       ; clk27                                      ;
;  muxMAout[12]   ; clk27      ; 9.198  ; 9.198  ; Rise       ; clk27                                      ;
;  muxMAout[13]   ; clk27      ; 9.386  ; 9.386  ; Rise       ; clk27                                      ;
;  muxMAout[14]   ; clk27      ; 9.304  ; 9.304  ; Rise       ; clk27                                      ;
;  muxMAout[15]   ; clk27      ; 10.286 ; 10.286 ; Rise       ; clk27                                      ;
; DataS[*]        ; clk27      ; 8.097  ; 8.097  ; Fall       ; clk27                                      ;
;  DataS[0]       ; clk27      ; 9.210  ; 9.210  ; Fall       ; clk27                                      ;
;  DataS[1]       ; clk27      ; 8.097  ; 8.097  ; Fall       ; clk27                                      ;
;  DataS[2]       ; clk27      ; 9.800  ; 9.800  ; Fall       ; clk27                                      ;
;  DataS[3]       ; clk27      ; 9.832  ; 9.832  ; Fall       ; clk27                                      ;
;  DataS[4]       ; clk27      ; 9.026  ; 9.026  ; Fall       ; clk27                                      ;
;  DataS[5]       ; clk27      ; 9.803  ; 9.803  ; Fall       ; clk27                                      ;
;  DataS[6]       ; clk27      ; 9.736  ; 9.736  ; Fall       ; clk27                                      ;
;  DataS[7]       ; clk27      ; 9.570  ; 9.570  ; Fall       ; clk27                                      ;
;  DataS[8]       ; clk27      ; 9.453  ; 9.453  ; Fall       ; clk27                                      ;
;  DataS[9]       ; clk27      ; 9.034  ; 9.034  ; Fall       ; clk27                                      ;
;  DataS[10]      ; clk27      ; 8.969  ; 8.969  ; Fall       ; clk27                                      ;
;  DataS[11]      ; clk27      ; 9.557  ; 9.557  ; Fall       ; clk27                                      ;
;  DataS[12]      ; clk27      ; 9.239  ; 9.239  ; Fall       ; clk27                                      ;
;  DataS[13]      ; clk27      ; 9.448  ; 9.448  ; Fall       ; clk27                                      ;
;  DataS[14]      ; clk27      ; 9.548  ; 9.548  ; Fall       ; clk27                                      ;
;  DataS[15]      ; clk27      ; 8.938  ; 8.938  ; Fall       ; clk27                                      ;
; DataT[*]        ; clk27      ; 8.381  ; 8.381  ; Fall       ; clk27                                      ;
;  DataT[0]       ; clk27      ; 8.956  ; 8.956  ; Fall       ; clk27                                      ;
;  DataT[1]       ; clk27      ; 8.870  ; 8.870  ; Fall       ; clk27                                      ;
;  DataT[2]       ; clk27      ; 8.713  ; 8.713  ; Fall       ; clk27                                      ;
;  DataT[3]       ; clk27      ; 9.494  ; 9.494  ; Fall       ; clk27                                      ;
;  DataT[4]       ; clk27      ; 8.830  ; 8.830  ; Fall       ; clk27                                      ;
;  DataT[5]       ; clk27      ; 9.246  ; 9.246  ; Fall       ; clk27                                      ;
;  DataT[6]       ; clk27      ; 9.610  ; 9.610  ; Fall       ; clk27                                      ;
;  DataT[7]       ; clk27      ; 8.585  ; 8.585  ; Fall       ; clk27                                      ;
;  DataT[8]       ; clk27      ; 9.569  ; 9.569  ; Fall       ; clk27                                      ;
;  DataT[9]       ; clk27      ; 8.381  ; 8.381  ; Fall       ; clk27                                      ;
;  DataT[10]      ; clk27      ; 8.667  ; 8.667  ; Fall       ; clk27                                      ;
;  DataT[11]      ; clk27      ; 9.115  ; 9.115  ; Fall       ; clk27                                      ;
;  DataT[12]      ; clk27      ; 8.858  ; 8.858  ; Fall       ; clk27                                      ;
;  DataT[13]      ; clk27      ; 8.980  ; 8.980  ; Fall       ; clk27                                      ;
;  DataT[14]      ; clk27      ; 8.417  ; 8.417  ; Fall       ; clk27                                      ;
;  DataT[15]      ; clk27      ; 8.985  ; 8.985  ; Fall       ; clk27                                      ;
; HEX0[*]         ; clk27      ; 15.339 ; 15.339 ; Fall       ; clk27                                      ;
;  HEX0[0]        ; clk27      ; 15.368 ; 15.368 ; Fall       ; clk27                                      ;
;  HEX0[1]        ; clk27      ; 15.339 ; 15.339 ; Fall       ; clk27                                      ;
;  HEX0[2]        ; clk27      ; 15.347 ; 15.347 ; Fall       ; clk27                                      ;
;  HEX0[3]        ; clk27      ; 15.378 ; 15.378 ; Fall       ; clk27                                      ;
;  HEX0[4]        ; clk27      ; 15.374 ; 15.374 ; Fall       ; clk27                                      ;
;  HEX0[5]        ; clk27      ; 15.365 ; 15.365 ; Fall       ; clk27                                      ;
;  HEX0[6]        ; clk27      ; 15.605 ; 15.605 ; Fall       ; clk27                                      ;
; HEX1[*]         ; clk27      ; 15.181 ; 15.181 ; Fall       ; clk27                                      ;
;  HEX1[0]        ; clk27      ; 15.352 ; 15.352 ; Fall       ; clk27                                      ;
;  HEX1[1]        ; clk27      ; 15.392 ; 15.392 ; Fall       ; clk27                                      ;
;  HEX1[2]        ; clk27      ; 15.181 ; 15.181 ; Fall       ; clk27                                      ;
;  HEX1[3]        ; clk27      ; 15.221 ; 15.221 ; Fall       ; clk27                                      ;
;  HEX1[4]        ; clk27      ; 15.484 ; 15.484 ; Fall       ; clk27                                      ;
;  HEX1[5]        ; clk27      ; 15.665 ; 15.665 ; Fall       ; clk27                                      ;
;  HEX1[6]        ; clk27      ; 15.540 ; 15.540 ; Fall       ; clk27                                      ;
; HEX2[*]         ; clk27      ; 14.971 ; 14.971 ; Fall       ; clk27                                      ;
;  HEX2[0]        ; clk27      ; 15.298 ; 15.298 ; Fall       ; clk27                                      ;
;  HEX2[1]        ; clk27      ; 14.988 ; 14.988 ; Fall       ; clk27                                      ;
;  HEX2[2]        ; clk27      ; 14.988 ; 14.988 ; Fall       ; clk27                                      ;
;  HEX2[3]        ; clk27      ; 15.038 ; 15.038 ; Fall       ; clk27                                      ;
;  HEX2[4]        ; clk27      ; 15.011 ; 15.011 ; Fall       ; clk27                                      ;
;  HEX2[5]        ; clk27      ; 14.971 ; 14.971 ; Fall       ; clk27                                      ;
;  HEX2[6]        ; clk27      ; 15.001 ; 15.001 ; Fall       ; clk27                                      ;
; HEX3[*]         ; clk27      ; 14.687 ; 14.687 ; Fall       ; clk27                                      ;
;  HEX3[0]        ; clk27      ; 14.868 ; 14.868 ; Fall       ; clk27                                      ;
;  HEX3[1]        ; clk27      ; 14.727 ; 14.727 ; Fall       ; clk27                                      ;
;  HEX3[2]        ; clk27      ; 14.687 ; 14.687 ; Fall       ; clk27                                      ;
;  HEX3[3]        ; clk27      ; 14.730 ; 14.730 ; Fall       ; clk27                                      ;
;  HEX3[4]        ; clk27      ; 14.687 ; 14.687 ; Fall       ; clk27                                      ;
;  HEX3[5]        ; clk27      ; 15.163 ; 15.163 ; Fall       ; clk27                                      ;
;  HEX3[6]        ; clk27      ; 14.939 ; 14.939 ; Fall       ; clk27                                      ;
; LEDG[*]         ; clk27      ; 15.252 ; 15.252 ; Fall       ; clk27                                      ;
;  LEDG[0]        ; clk27      ; 15.279 ; 15.279 ; Fall       ; clk27                                      ;
;  LEDG[1]        ; clk27      ; 15.273 ; 15.273 ; Fall       ; clk27                                      ;
;  LEDG[2]        ; clk27      ; 15.252 ; 15.252 ; Fall       ; clk27                                      ;
;  LEDG[3]        ; clk27      ; 15.477 ; 15.477 ; Fall       ; clk27                                      ;
;  LEDG[4]        ; clk27      ; 15.294 ; 15.294 ; Fall       ; clk27                                      ;
;  LEDG[5]        ; clk27      ; 15.282 ; 15.282 ; Fall       ; clk27                                      ;
;  LEDG[6]        ; clk27      ; 15.492 ; 15.492 ; Fall       ; clk27                                      ;
;  LEDG[7]        ; clk27      ; 15.439 ; 15.439 ; Fall       ; clk27                                      ;
; LEDR[*]         ; clk27      ; 15.281 ; 15.281 ; Fall       ; clk27                                      ;
;  LEDR[0]        ; clk27      ; 15.317 ; 15.317 ; Fall       ; clk27                                      ;
;  LEDR[1]        ; clk27      ; 15.312 ; 15.312 ; Fall       ; clk27                                      ;
;  LEDR[2]        ; clk27      ; 15.281 ; 15.281 ; Fall       ; clk27                                      ;
;  LEDR[3]        ; clk27      ; 15.283 ; 15.283 ; Fall       ; clk27                                      ;
;  LEDR[4]        ; clk27      ; 15.302 ; 15.302 ; Fall       ; clk27                                      ;
;  LEDR[5]        ; clk27      ; 15.521 ; 15.521 ; Fall       ; clk27                                      ;
;  LEDR[6]        ; clk27      ; 15.293 ; 15.293 ; Fall       ; clk27                                      ;
;  LEDR[7]        ; clk27      ; 15.729 ; 15.729 ; Fall       ; clk27                                      ;
;  LEDR[8]        ; clk27      ; 17.214 ; 17.214 ; Fall       ; clk27                                      ;
;  LEDR[9]        ; clk27      ; 16.745 ; 16.745 ; Fall       ; clk27                                      ;
; MemDataOut[*]   ; clk27      ; 9.811  ; 9.811  ; Fall       ; clk27                                      ;
;  MemDataOut[0]  ; clk27      ; 9.844  ; 9.844  ; Fall       ; clk27                                      ;
;  MemDataOut[1]  ; clk27      ; 9.814  ; 9.814  ; Fall       ; clk27                                      ;
;  MemDataOut[2]  ; clk27      ; 9.848  ; 9.848  ; Fall       ; clk27                                      ;
;  MemDataOut[3]  ; clk27      ; 9.811  ; 9.811  ; Fall       ; clk27                                      ;
;  MemDataOut[4]  ; clk27      ; 10.113 ; 10.113 ; Fall       ; clk27                                      ;
;  MemDataOut[5]  ; clk27      ; 10.114 ; 10.114 ; Fall       ; clk27                                      ;
;  MemDataOut[6]  ; clk27      ; 10.077 ; 10.077 ; Fall       ; clk27                                      ;
;  MemDataOut[7]  ; clk27      ; 9.869  ; 9.869  ; Fall       ; clk27                                      ;
;  MemDataOut[8]  ; clk27      ; 10.378 ; 10.378 ; Fall       ; clk27                                      ;
;  MemDataOut[9]  ; clk27      ; 10.315 ; 10.315 ; Fall       ; clk27                                      ;
;  MemDataOut[10] ; clk27      ; 10.165 ; 10.165 ; Fall       ; clk27                                      ;
;  MemDataOut[11] ; clk27      ; 10.093 ; 10.093 ; Fall       ; clk27                                      ;
;  MemDataOut[12] ; clk27      ; 10.252 ; 10.252 ; Fall       ; clk27                                      ;
;  MemDataOut[13] ; clk27      ; 10.097 ; 10.097 ; Fall       ; clk27                                      ;
;  MemDataOut[14] ; clk27      ; 9.872  ; 9.872  ; Fall       ; clk27                                      ;
;  MemDataOut[15] ; clk27      ; 10.077 ; 10.077 ; Fall       ; clk27                                      ;
;  MemDataOut[16] ; clk27      ; 9.908  ; 9.908  ; Fall       ; clk27                                      ;
;  MemDataOut[17] ; clk27      ; 9.834  ; 9.834  ; Fall       ; clk27                                      ;
;  MemDataOut[18] ; clk27      ; 10.349 ; 10.349 ; Fall       ; clk27                                      ;
;  MemDataOut[19] ; clk27      ; 9.870  ; 9.870  ; Fall       ; clk27                                      ;
;  MemDataOut[20] ; clk27      ; 10.202 ; 10.202 ; Fall       ; clk27                                      ;
;  MemDataOut[21] ; clk27      ; 10.121 ; 10.121 ; Fall       ; clk27                                      ;
;  MemDataOut[22] ; clk27      ; 10.419 ; 10.419 ; Fall       ; clk27                                      ;
;  MemDataOut[23] ; clk27      ; 10.170 ; 10.170 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 10.116 ; 10.116 ; Fall       ; clk27                                      ;
;  VGA_B[0]       ; clk27      ; 10.651 ; 10.651 ; Fall       ; clk27                                      ;
;  VGA_B[1]       ; clk27      ; 10.116 ; 10.116 ; Fall       ; clk27                                      ;
;  VGA_B[2]       ; clk27      ; 10.136 ; 10.136 ; Fall       ; clk27                                      ;
;  VGA_B[3]       ; clk27      ; 10.621 ; 10.621 ; Fall       ; clk27                                      ;
; VGA_G[*]        ; clk27      ; 9.897  ; 9.897  ; Fall       ; clk27                                      ;
;  VGA_G[0]       ; clk27      ; 10.874 ; 10.874 ; Fall       ; clk27                                      ;
;  VGA_G[1]       ; clk27      ; 9.897  ; 9.897  ; Fall       ; clk27                                      ;
;  VGA_G[2]       ; clk27      ; 9.897  ; 9.897  ; Fall       ; clk27                                      ;
;  VGA_G[3]       ; clk27      ; 9.927  ; 9.927  ; Fall       ; clk27                                      ;
; VGA_R[*]        ; clk27      ; 9.708  ; 9.708  ; Fall       ; clk27                                      ;
;  VGA_R[0]       ; clk27      ; 9.708  ; 9.708  ; Fall       ; clk27                                      ;
;  VGA_R[1]       ; clk27      ; 9.708  ; 9.708  ; Fall       ; clk27                                      ;
;  VGA_R[2]       ; clk27      ; 9.708  ; 9.708  ; Fall       ; clk27                                      ;
;  VGA_R[3]       ; clk27      ; 9.708  ; 9.708  ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 6.936  ; 6.936  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[0]       ; clk27      ; 7.471  ; 7.471  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[1]       ; clk27      ; 6.936  ; 6.936  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[2]       ; clk27      ; 6.956  ; 6.956  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[3]       ; clk27      ; 7.441  ; 7.441  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_G[*]        ; clk27      ; 6.834  ; 6.834  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[0]       ; clk27      ; 7.811  ; 7.811  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[1]       ; clk27      ; 6.834  ; 6.834  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[2]       ; clk27      ; 6.834  ; 6.834  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[3]       ; clk27      ; 6.864  ; 6.864  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_HSYNC       ; clk27      ; 5.057  ; 5.057  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_R[*]        ; clk27      ; 6.496  ; 6.496  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[0]       ; clk27      ; 6.496  ; 6.496  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[1]       ; clk27      ; 6.496  ; 6.496  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[2]       ; clk27      ; 6.496  ; 6.496  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[3]       ; clk27      ; 6.496  ; 6.496  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_VSYNC       ; clk27      ; 5.388  ; 5.388  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+


+----------------------------------------------------------------------+
; Fast Model Setup Summary                                             ;
+--------------------------------------------+---------+---------------+
; Clock                                      ; Slack   ; End Point TNS ;
+--------------------------------------------+---------+---------------+
; clk27                                      ; -22.861 ; -1066.422     ;
; inst22|divider|altpll_component|pll|clk[0] ; -1.449  ; -306.860      ;
+--------------------------------------------+---------+---------------+


+--------------------------------------------------------------------+
; Fast Model Hold Summary                                            ;
+--------------------------------------------+-------+---------------+
; Clock                                      ; Slack ; End Point TNS ;
+--------------------------------------------+-------+---------------+
; clk27                                      ; 0.017 ; 0.000         ;
; inst22|divider|altpll_component|pll|clk[0] ; 0.329 ; 0.000         ;
+--------------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                              ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; clk27                                      ; 16.018 ; 0.000         ;
; inst22|divider|altpll_component|pll|clk[0] ; 17.918 ; 0.000         ;
+--------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk27'                                                                                                                     ;
+---------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -22.861 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.177     ; 59.753     ;
; -22.663 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.011      ; 59.743     ;
; -22.663 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.011      ; 59.743     ;
; -22.614 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.009      ; 59.692     ;
; -22.614 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.009      ; 59.692     ;
; -22.601 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.181     ; 59.489     ;
; -22.600 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.181     ; 59.488     ;
; -22.587 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|mem_read    ; clk27        ; clk27       ; 37.037       ; 0.012      ; 59.668     ;
; -22.580 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.181     ; 59.468     ;
; -22.527 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.010      ; 59.606     ;
; -22.527 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.010      ; 59.606     ;
; -22.519 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.181     ; 59.407     ;
; -22.488 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.181     ; 59.376     ;
; -22.464 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.181     ; 59.352     ;
; -22.452 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.181     ; 59.340     ;
; -22.434 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.181     ; 59.322     ;
; -22.425 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; 0.009      ; 59.503     ;
; -22.425 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; 0.009      ; 59.503     ;
; -22.403 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 59.479     ;
; -22.403 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 59.479     ;
; -22.402 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 59.478     ;
; -22.402 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 59.478     ;
; -22.382 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 59.458     ;
; -22.382 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 59.458     ;
; -22.354 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 59.428     ;
; -22.354 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 59.428     ;
; -22.353 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 59.427     ;
; -22.353 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 59.427     ;
; -22.333 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 59.407     ;
; -22.333 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 59.407     ;
; -22.331 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.181     ; 59.219     ;
; -22.327 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|mem_read    ; clk27        ; clk27       ; 37.037       ; 0.008      ; 59.404     ;
; -22.326 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|mem_read    ; clk27        ; clk27       ; 37.037       ; 0.008      ; 59.403     ;
; -22.321 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 59.397     ;
; -22.321 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 59.397     ;
; -22.314 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|b_inv       ; clk27        ; clk27       ; 37.037       ; 0.008      ; 59.391     ;
; -22.306 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|mem_read    ; clk27        ; clk27       ; 37.037       ; 0.008      ; 59.383     ;
; -22.302 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|pc_enable   ; clk27        ; clk27       ; 37.037       ; -0.001     ; 59.370     ;
; -22.290 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 59.366     ;
; -22.290 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 59.366     ;
; -22.281 ; controlUnit2:inst2|stage[9]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.181     ; 59.169     ;
; -22.272 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 59.346     ;
; -22.272 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 59.346     ;
; -22.267 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 59.342     ;
; -22.267 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 59.342     ;
; -22.266 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 59.342     ;
; -22.266 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 59.342     ;
; -22.266 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 59.341     ;
; -22.266 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 59.341     ;
; -22.254 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 59.330     ;
; -22.254 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 59.330     ;
; -22.246 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 59.321     ;
; -22.246 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 59.321     ;
; -22.245 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|mem_read    ; clk27        ; clk27       ; 37.037       ; 0.008      ; 59.322     ;
; -22.241 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 59.315     ;
; -22.241 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 59.315     ;
; -22.237 ; controlUnit2:inst2|stage[14] ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.181     ; 59.125     ;
; -22.236 ; controlUnit2:inst2|stage[10] ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.181     ; 59.124     ;
; -22.236 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 59.312     ;
; -22.236 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 59.312     ;
; -22.217 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 59.291     ;
; -22.217 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 59.291     ;
; -22.216 ; controlUnit2:inst2|stage[13] ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.181     ; 59.104     ;
; -22.214 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|mem_read    ; clk27        ; clk27       ; 37.037       ; 0.008      ; 59.291     ;
; -22.205 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|ir_enable   ; clk27        ; clk27       ; 37.037       ; 0.010      ; 59.284     ;
; -22.205 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 59.279     ;
; -22.205 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 59.279     ;
; -22.204 ; controlUnit2:inst2|stage[11] ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.181     ; 59.092     ;
; -22.196 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; 0.179      ; 59.444     ;
; -22.190 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|mem_read    ; clk27        ; clk27       ; 37.037       ; 0.008      ; 59.267     ;
; -22.187 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 59.261     ;
; -22.187 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 59.261     ;
; -22.185 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 59.260     ;
; -22.185 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 59.260     ;
; -22.178 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|mem_read    ; clk27        ; clk27       ; 37.037       ; 0.008      ; 59.255     ;
; -22.175 ; controlUnit2:inst2|stage[12] ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.181     ; 59.063     ;
; -22.165 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 59.239     ;
; -22.165 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; 0.005      ; 59.239     ;
; -22.164 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 59.238     ;
; -22.164 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; 0.005      ; 59.238     ;
; -22.160 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|mem_read    ; clk27        ; clk27       ; 37.037       ; 0.008      ; 59.237     ;
; -22.154 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 59.229     ;
; -22.154 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 59.229     ;
; -22.151 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; 0.196      ; 59.416     ;
; -22.144 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 59.218     ;
; -22.144 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; 0.005      ; 59.218     ;
; -22.133 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 59.209     ;
; -22.133 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 59.209     ;
; -22.130 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 59.205     ;
; -22.130 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 59.205     ;
; -22.123 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|extend[0]   ; clk27        ; clk27       ; 37.037       ; 0.012      ; 59.204     ;
; -22.122 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|rf_write    ; clk27        ; clk27       ; 37.037       ; 0.012      ; 59.203     ;
; -22.118 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 59.193     ;
; -22.118 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 59.193     ;
; -22.100 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 59.175     ;
; -22.100 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.006      ; 59.175     ;
; -22.088 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|inc_select  ; clk27        ; clk27       ; 37.037       ; 0.013      ; 59.170     ;
; -22.084 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 59.158     ;
; -22.084 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 59.158     ;
; -22.083 ; controlUnit2:inst2|stage[9]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.007      ; 59.159     ;
+---------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst22|divider|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                      ;
+--------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                  ; To Node                                                                                                                  ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; -1.449 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.724     ; 1.366      ;
; -1.449 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.724     ; 1.366      ;
; -1.449 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.724     ; 1.366      ;
; -1.449 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.724     ; 1.366      ;
; -1.449 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.724     ; 1.366      ;
; -1.449 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.724     ; 1.366      ;
; -1.449 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.724     ; 1.366      ;
; -1.449 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.724     ; 1.366      ;
; -1.449 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.724     ; 1.366      ;
; -1.449 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.724     ; 1.366      ;
; -1.449 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.724     ; 1.366      ;
; -1.449 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.724     ; 1.366      ;
; -1.445 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.753     ; 1.333      ;
; -1.445 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.753     ; 1.333      ;
; -1.445 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.753     ; 1.333      ;
; -1.445 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.753     ; 1.333      ;
; -1.445 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.753     ; 1.333      ;
; -1.445 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.753     ; 1.333      ;
; -1.445 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.753     ; 1.333      ;
; -1.445 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.753     ; 1.333      ;
; -1.445 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.753     ; 1.333      ;
; -1.445 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.753     ; 1.333      ;
; -1.445 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.753     ; 1.333      ;
; -1.445 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.753     ; 1.333      ;
; -1.444 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.729     ; 1.356      ;
; -1.444 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.729     ; 1.356      ;
; -1.444 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.729     ; 1.356      ;
; -1.444 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.729     ; 1.356      ;
; -1.444 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.729     ; 1.356      ;
; -1.444 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.729     ; 1.356      ;
; -1.444 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.729     ; 1.356      ;
; -1.444 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.729     ; 1.356      ;
; -1.444 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.729     ; 1.356      ;
; -1.444 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.729     ; 1.356      ;
; -1.444 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.729     ; 1.356      ;
; -1.444 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.729     ; 1.356      ;
; -1.444 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.731     ; 1.354      ;
; -1.444 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.731     ; 1.354      ;
; -1.444 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.731     ; 1.354      ;
; -1.444 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.731     ; 1.354      ;
; -1.444 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.731     ; 1.354      ;
; -1.444 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.731     ; 1.354      ;
; -1.444 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.731     ; 1.354      ;
; -1.444 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.731     ; 1.354      ;
; -1.444 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.731     ; 1.354      ;
; -1.444 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.731     ; 1.354      ;
; -1.444 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.731     ; 1.354      ;
; -1.444 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.731     ; 1.354      ;
; -1.443 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg11 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.751     ; 1.333      ;
; -1.443 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg10 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.751     ; 1.333      ;
; -1.443 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg9  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.751     ; 1.333      ;
; -1.443 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg8  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.751     ; 1.333      ;
; -1.443 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg7  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.751     ; 1.333      ;
; -1.443 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg6  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.751     ; 1.333      ;
; -1.443 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg5  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.751     ; 1.333      ;
; -1.443 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg4  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.751     ; 1.333      ;
; -1.443 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg3  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.751     ; 1.333      ;
; -1.443 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg2  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.751     ; 1.333      ;
; -1.443 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg1  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.751     ; 1.333      ;
; -1.443 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg0  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.751     ; 1.333      ;
; -1.440 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.746     ; 1.335      ;
; -1.440 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.746     ; 1.335      ;
; -1.440 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.746     ; 1.335      ;
; -1.440 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.746     ; 1.335      ;
; -1.440 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.746     ; 1.335      ;
; -1.440 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.746     ; 1.335      ;
; -1.440 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.746     ; 1.335      ;
; -1.440 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.746     ; 1.335      ;
; -1.440 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.746     ; 1.335      ;
; -1.440 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.746     ; 1.335      ;
; -1.440 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.746     ; 1.335      ;
; -1.440 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.746     ; 1.335      ;
; -1.437 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.744     ; 1.334      ;
; -1.437 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.744     ; 1.334      ;
; -1.437 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.744     ; 1.334      ;
; -1.437 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.744     ; 1.334      ;
; -1.437 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.744     ; 1.334      ;
; -1.437 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.744     ; 1.334      ;
; -1.437 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.744     ; 1.334      ;
; -1.437 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.744     ; 1.334      ;
; -1.437 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.744     ; 1.334      ;
; -1.437 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.744     ; 1.334      ;
; -1.437 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.744     ; 1.334      ;
; -1.437 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.744     ; 1.334      ;
; -1.428 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.722     ; 1.347      ;
; -1.428 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.722     ; 1.347      ;
; -1.428 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.722     ; 1.347      ;
; -1.428 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.722     ; 1.347      ;
; -1.428 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.722     ; 1.347      ;
; -1.428 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.722     ; 1.347      ;
; -1.428 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.722     ; 1.347      ;
; -1.428 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.722     ; 1.347      ;
; -1.428 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.722     ; 1.347      ;
; -1.428 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.722     ; 1.347      ;
; -1.428 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.722     ; 1.347      ;
; -1.428 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.722     ; 1.347      ;
; -1.425 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg11 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.740     ; 1.326      ;
; -1.425 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg10 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.740     ; 1.326      ;
; -1.425 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg9  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.740     ; 1.326      ;
; -1.425 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg8  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.740     ; 1.326      ;
+--------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk27'                                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.017 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; clk27        ; clk27       ; 0.000        ; 0.227      ; 0.396      ;
; 0.017 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; clk27        ; clk27       ; 0.000        ; 0.227      ; 0.396      ;
; 0.089 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; clk27        ; clk27       ; 0.000        ; 0.227      ; 0.468      ;
; 0.215 ; controlUnit2:inst2|j_sel                                                         ; controlUnit2:inst2|j_sel                                                         ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlUnit2:inst2|shift_sel                                                     ; controlUnit2:inst2|shift_sel                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlUnit2:inst2|ma_select                                                     ; controlUnit2:inst2|ma_select                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlUnit2:inst2|mem_write                                                     ; controlUnit2:inst2|mem_write                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlUnit2:inst2|ir_enable                                                     ; controlUnit2:inst2|ir_enable                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlUnit2:inst2|rf_write                                                      ; controlUnit2:inst2|rf_write                                                      ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlUnit2:inst2|inc_select                                                    ; controlUnit2:inst2|inc_select                                                    ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlUnit2:inst2|extend[0]                                                     ; controlUnit2:inst2|extend[0]                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlUnit2:inst2|b_inv                                                         ; controlUnit2:inst2|b_inv                                                         ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; buffReg16:RY|output[9]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; buffReg16:RY|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; buffReg16:RY|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; buffReg16:RB|output[10]                                                          ; buffReg16:RM|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; buffReg16:RB|output[14]                                                          ; buffReg16:RM|output[14]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; buffReg16:RB|output[11]                                                          ; buffReg16:RM|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; buffReg16:RY|output[7]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.395      ;
; 0.250 ; buffReg16:RB|output[8]                                                           ; buffReg16:RM|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.402      ;
; 0.286 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; buffReg16:RY|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.438      ;
; 0.324 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; buffReg16:RY|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; buffReg16:RB|output[6]                                                           ; buffReg16:RM|output[6]                                                           ; clk27        ; clk27       ; 0.000        ; -0.002     ; 0.474      ;
; 0.324 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; buffReg16:RY|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; buffReg16:RY|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.477      ;
; 0.330 ; buffReg16:RB|output[4]                                                           ; buffReg16:RM|output[4]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.482      ;
; 0.333 ; buffReg16:RB|output[13]                                                          ; buffReg16:RM|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.485      ;
; 0.348 ; buffReg16:RZ|output[15]                                                          ; buffReg16:RY|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; 0.226      ; 0.726      ;
; 0.364 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; buffReg16:RY|output[5]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.516      ;
; 0.369 ; buffReg16:RZ|output[14]                                                          ; buffReg16:RY|output[14]                                                          ; clk27        ; clk27       ; 0.000        ; 0.226      ; 0.747      ;
; 0.370 ; buffReg16:RB|output[2]                                                           ; buffReg16:RM|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; 0.155      ; 0.677      ;
; 0.438 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; clk27        ; clk27       ; 0.000        ; 0.006      ; 0.596      ;
; 0.498 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; buffReg16:RY|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.650      ;
; 0.500 ; buffReg16:RB|output[3]                                                           ; buffReg16:RM|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; 0.194      ; 0.846      ;
; 0.502 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; buffReg16:RY|output[6]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; buffReg16:RB|output[9]                                                           ; buffReg16:RM|output[9]                                                           ; clk27        ; clk27       ; 0.000        ; -0.028     ; 0.626      ;
; 0.509 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; buffReg16:RY|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; 0.005      ; 0.666      ;
; 0.509 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; buffReg16:RY|output[12]                                                          ; clk27        ; clk27       ; 0.000        ; 0.005      ; 0.666      ;
; 0.514 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; buffReg16:RY|output[14]                                                          ; clk27        ; clk27       ; 0.000        ; 0.005      ; 0.671      ;
; 0.523 ; buffReg16:RA|output[2]                                                           ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; clk27        ; clk27       ; 0.000        ; 0.268      ; 0.943      ;
; 0.531 ; IR:inst18|output[14]                                                             ; PS:inst23|output[2]                                                              ; clk27        ; clk27       ; 0.000        ; 0.178      ; 0.861      ;
; 0.533 ; IR:inst18|output[14]                                                             ; PS:inst23|output[1]                                                              ; clk27        ; clk27       ; 0.000        ; 0.178      ; 0.863      ;
; 0.537 ; buffReg16:RA|output[3]                                                           ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; clk27        ; clk27       ; 0.000        ; 0.268      ; 0.957      ;
; 0.556 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; clk27        ; clk27       ; 0.000        ; 0.018      ; 0.726      ;
; 0.561 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; clk27        ; clk27       ; 0.000        ; 0.222      ; 0.935      ;
; 0.563 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; clk27        ; clk27       ; 0.000        ; 0.018      ; 0.733      ;
; 0.564 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; buffReg16:RY|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.028      ; 0.744      ;
; 0.565 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; clk27        ; clk27       ; 0.000        ; 0.028      ; 0.745      ;
; 0.567 ; IR:inst18|output[6]                                                              ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; clk27        ; clk27       ; 0.000        ; 0.267      ; 0.986      ;
; 0.568 ; IR:inst18|output[10]                                                             ; buffReg16:RZ|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; 0.170      ; 0.890      ;
; 0.573 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; clk27        ; clk27       ; 0.000        ; 0.012      ; 0.737      ;
; 0.573 ; buffReg16:RB|output[1]                                                           ; buffReg16:RM|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; 0.152      ; 0.877      ;
; 0.575 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; clk27        ; clk27       ; 0.000        ; 0.027      ; 0.754      ;
; 0.583 ; controlUnit2:inst2|pc_select                                                     ; controlUnit2:inst2|pc_select                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.735      ;
; 0.586 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; buffReg16:RY|output[4]                                                           ; clk27        ; clk27       ; 0.000        ; 0.001      ; 0.739      ;
; 0.592 ; controlUnit2:inst2|ir_enable                                                     ; IR:inst18|output[22]                                                             ; clk27        ; clk27       ; 0.000        ; 0.001      ; 0.745      ;
; 0.592 ; controlUnit2:inst2|ir_enable                                                     ; IR:inst18|output[23]                                                             ; clk27        ; clk27       ; 0.000        ; 0.001      ; 0.745      ;
; 0.592 ; controlUnit2:inst2|ir_enable                                                     ; IR:inst18|output[21]                                                             ; clk27        ; clk27       ; 0.000        ; 0.001      ; 0.745      ;
; 0.592 ; controlUnit2:inst2|ir_enable                                                     ; IR:inst18|output[20]                                                             ; clk27        ; clk27       ; 0.000        ; 0.001      ; 0.745      ;
; 0.595 ; buffReg16:RA|output[15]                                                          ; PS:inst23|output[1]                                                              ; clk27        ; clk27       ; 0.000        ; 0.069      ; 0.816      ;
; 0.598 ; IR:inst18|output[7]                                                              ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; clk27        ; clk27       ; 0.000        ; 0.267      ; 1.017      ;
; 0.599 ; IR:inst18|output[3]                                                              ; buffReg16:RB|output[5]                                                           ; clk27        ; clk27       ; 0.000        ; -0.007     ; 0.744      ;
; 0.604 ; buffReg16:RA|output[15]                                                          ; PS:inst23|output[2]                                                              ; clk27        ; clk27       ; 0.000        ; 0.069      ; 0.825      ;
; 0.606 ; buffReg16:RB|output[7]                                                           ; buffReg16:RM|output[7]                                                           ; clk27        ; clk27       ; 0.000        ; -0.025     ; 0.733      ;
; 0.631 ; buffReg16:RA|output[6]                                                           ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; clk27        ; clk27       ; 0.000        ; 0.158      ; 0.941      ;
; 0.632 ; IR:inst18|output[5]                                                              ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; clk27        ; clk27       ; 0.000        ; 0.267      ; 1.051      ;
; 0.634 ; IR:inst18|output[19]                                                             ; PS:inst23|output[1]                                                              ; clk27        ; clk27       ; 0.000        ; 0.059      ; 0.845      ;
; 0.642 ; buffReg16:RA|output[3]                                                           ; buffReg16:RZ|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; 0.265      ; 1.059      ;
; 0.643 ; IR:inst18|output[19]                                                             ; PS:inst23|output[2]                                                              ; clk27        ; clk27       ; 0.000        ; 0.059      ; 0.854      ;
; 0.643 ; buffReg16:RA|output[1]                                                           ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; clk27        ; clk27       ; 0.000        ; 0.147      ; 0.942      ;
; 0.644 ; IR:inst18|output[3]                                                              ; buffReg16:RB|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; -0.002     ; 0.794      ;
; 0.644 ; IR:inst18|output[3]                                                              ; buffReg16:RB|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; -0.002     ; 0.794      ;
; 0.645 ; buffReg16:RB|output[5]                                                           ; buffReg16:RM|output[5]                                                           ; clk27        ; clk27       ; 0.000        ; -0.010     ; 0.787      ;
; 0.647 ; IR:inst18|output[8]                                                              ; buffReg16:RZ|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.135      ; 0.934      ;
; 0.654 ; IR:inst18|output[7]                                                              ; buffReg16:RA|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; -0.001     ; 0.805      ;
; 0.662 ; IR:inst18|output[7]                                                              ; buffReg16:RA|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; -0.001     ; 0.813      ;
; 0.670 ; buffReg16:RB|output[15]                                                          ; buffReg16:RM|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; -0.009     ; 0.813      ;
; 0.672 ; buffReg16:RA|output[15]                                                          ; PS:inst23|output[0]                                                              ; clk27        ; clk27       ; 0.000        ; 0.069      ; 0.893      ;
; 0.678 ; controlUnit2:inst2|flag_enable                                                   ; controlUnit2:inst2|flag_enable                                                   ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.830      ;
; 0.680 ; controlUnit2:inst2|j_sel                                                         ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; clk27        ; clk27       ; 0.000        ; 0.158      ; 0.990      ;
; 0.689 ; IR:inst18|output[12]                                                             ; controlUnit2:inst2|alu_op[0]                                                     ; clk27        ; clk27       ; 0.000        ; 0.187      ; 1.028      ;
; 0.693 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; clk27        ; clk27       ; 0.000        ; 0.027      ; 0.872      ;
; 0.696 ; buffReg16:RZ|output[13]                                                          ; buffReg16:RY|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; 0.216      ; 1.064      ;
; 0.703 ; IR:inst18|output[7]                                                              ; buffReg16:RZ|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; 0.264      ; 1.119      ;
; 0.704 ; IR:inst18|output[8]                                                              ; buffReg16:RZ|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; 0.135      ; 0.991      ;
; 0.706 ; IR:inst18|output[20]                                                             ; controlUnit2:inst2|c_select[0]                                                   ; clk27        ; clk27       ; 0.000        ; -0.001     ; 0.857      ;
; 0.711 ; IR:inst18|output[19]                                                             ; PS:inst23|output[0]                                                              ; clk27        ; clk27       ; 0.000        ; 0.059      ; 0.922      ;
; 0.718 ; buffReg16:RB|output[15]                                                          ; PS:inst23|output[2]                                                              ; clk27        ; clk27       ; 0.000        ; -0.006     ; 0.864      ;
; 0.720 ; buffReg16:RB|output[15]                                                          ; PS:inst23|output[1]                                                              ; clk27        ; clk27       ; 0.000        ; -0.006     ; 0.866      ;
; 0.723 ; IR:inst18|output[7]                                                              ; buffReg16:RA|output[4]                                                           ; clk27        ; clk27       ; 0.000        ; 0.120      ; 0.995      ;
; 0.727 ; buffReg16:RA|output[8]                                                           ; buffReg16:RZ|output[9]                                                           ; clk27        ; clk27       ; 0.000        ; 0.157      ; 1.036      ;
; 0.733 ; IR:inst18|output[7]                                                              ; buffReg16:RA|output[9]                                                           ; clk27        ; clk27       ; 0.000        ; 0.109      ; 0.994      ;
; 0.733 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; clk27        ; clk27       ; 0.000        ; 0.018      ; 0.903      ;
; 0.736 ; controlUnit2:inst2|y_select[1]                                                   ; buffReg16:RY|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; -0.018     ; 0.870      ;
; 0.738 ; buffReg16:RA|output[9]                                                           ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; clk27        ; clk27       ; 0.000        ; 0.158      ; 1.048      ;
; 0.739 ; buffReg16:RA|output[7]                                                           ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; clk27        ; clk27       ; 0.000        ; 0.158      ; 1.049      ;
; 0.747 ; buffReg16:RA|output[10]                                                          ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; clk27        ; clk27       ; 0.000        ; 0.158      ; 1.057      ;
; 0.749 ; controlUnit2:inst2|j_sel                                                         ; PS:inst23|output[1]                                                              ; clk27        ; clk27       ; 0.000        ; 0.177      ; 1.078      ;
; 0.756 ; buffReg16:RB|output[0]                                                           ; buffReg16:RM|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.143      ; 1.051      ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst22|divider|altpll_component|pll|clk[0]'                                                                                                                                    ;
+-------+--------------------------+----------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                    ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+----------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.329 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count_d[4] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.480      ;
; 0.333 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count_d[2] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.484      ;
; 0.335 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count_d[7] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.486      ;
; 0.336 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count_d[7] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.487      ;
; 0.336 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count_d[0] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.487      ;
; 0.363 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.374 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.413 ; vgacon:inst22|h_count[9] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.565      ;
; 0.414 ; vgacon:inst22|v_count[9] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.566      ;
; 0.417 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count_d[4] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.568      ;
; 0.419 ; vgacon:inst22|v_count[9] ; vgacon:inst22|v_count_d[9] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.570      ;
; 0.427 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count_d[5] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.578      ;
; 0.428 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count_d[6] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.579      ;
; 0.429 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count_d[6] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.580      ;
; 0.429 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count_d[1] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.580      ;
; 0.431 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count_d[3] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.582      ;
; 0.433 ; vgacon:inst22|h_count[9] ; vgacon:inst22|h_count_d[9] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.584      ;
; 0.433 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count_d[5] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.584      ;
; 0.436 ; vgacon:inst22|h_count[8] ; vgacon:inst22|h_count_d[8] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.587      ;
; 0.437 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count_d[2] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.588      ;
; 0.439 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.591      ;
; 0.443 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.595      ;
; 0.444 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[0]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.596      ;
; 0.462 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.614      ;
; 0.493 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.645      ;
; 0.502 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.507 ; vgacon:inst22|v_count[8] ; vgacon:inst22|v_count_d[8] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.658      ;
; 0.508 ; vgacon:inst22|v_count[3] ; vgacon:inst22|v_count_d[3] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.659      ;
; 0.509 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count_d[0] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.660      ;
; 0.514 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.667      ;
; 0.529 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count_d[1] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.680      ;
; 0.550 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.556 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.708      ;
; 0.558 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.710      ;
; 0.560 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.712      ;
; 0.581 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.734      ;
; 0.585 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.737      ;
; 0.602 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.754      ;
; 0.608 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.760      ;
; 0.610 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.762      ;
; 0.617 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.769      ;
; 0.618 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.770      ;
; 0.621 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.773      ;
; 0.637 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.789      ;
; 0.643 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.652 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.804      ;
; 0.653 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.666 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.818      ;
; 0.677 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.829      ;
; 0.677 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.829      ;
; 0.686 ; vgacon:inst22|v_count[3] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.838      ;
; 0.687 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.839      ;
; 0.687 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.839      ;
; 0.692 ; vgacon:inst22|v_count[8] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.844      ;
; 0.701 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.853      ;
; 0.708 ; vgacon:inst22|h_count[8] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.860      ;
; 0.713 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.865      ;
; 0.714 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.866      ;
; 0.717 ; vgacon:inst22|v_count[8] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.869      ;
; 0.721 ; vgacon:inst22|v_count[3] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.873      ;
; 0.741 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.893      ;
; 0.744 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.896      ;
; 0.753 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.905      ;
; 0.766 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.918      ;
; 0.769 ; vgacon:inst22|h_count[8] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.921      ;
; 0.773 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.925      ;
; 0.787 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.939      ;
; 0.788 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[0]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.940      ;
; 0.796 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.948      ;
; 0.796 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.948      ;
; 0.802 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.954      ;
; 0.808 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.960      ;
; 0.812 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.964      ;
; 0.816 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.968      ;
; 0.816 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.968      ;
; 0.819 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.971      ;
; 0.828 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.980      ;
; 0.854 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.006      ;
; 0.856 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.008      ;
; 0.868 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.020      ;
; 0.874 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.026      ;
; 0.878 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.030      ;
; 0.884 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.036      ;
; 0.888 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.040      ;
; 0.890 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.042      ;
; 0.900 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.903 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.055      ;
; 0.906 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.058      ;
; 0.913 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.922 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.074      ;
; 0.922 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.074      ;
; 0.932 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.084      ;
; 0.933 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.085      ;
; 0.935 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.087      ;
; 0.935 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.087      ;
; 0.940 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.092      ;
+-------+--------------------------+----------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk27'                                                                                                                                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg0 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg1 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg2 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg3 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg4 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg5 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg6 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg7 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg8 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg9 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_we_reg       ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_we_reg       ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg0 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg1 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg2 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg3 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg4 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg5 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg6 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg7 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg8 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg9 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_we_reg       ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a21~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a22~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a23~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a3~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg4  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg5  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg6  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg7  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg8  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg9  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg1   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg2   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg3   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_we_reg        ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a5~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a6~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a7~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a8~porta_address_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a8~porta_address_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a8~porta_address_reg2  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst22|divider|altpll_component|pll|clk[0]'                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                                                                                                   ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg0   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg0   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg1   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg1   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg10  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg10  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg11  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg11  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg2   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg2   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg3   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg3   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg4   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg4   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg5   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg5   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg6   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg6   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg7   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg7   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg8   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg8   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg9   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg9   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg1  ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Reset     ; clk27      ; 62.108 ; 62.108 ; Rise       ; clk27           ;
; SW[*]     ; clk27      ; 0.170  ; 0.170  ; Fall       ; clk27           ;
;  SW[0]    ; clk27      ; -0.143 ; -0.143 ; Fall       ; clk27           ;
;  SW[1]    ; clk27      ; 0.042  ; 0.042  ; Fall       ; clk27           ;
;  SW[2]    ; clk27      ; -0.210 ; -0.210 ; Fall       ; clk27           ;
;  SW[3]    ; clk27      ; 0.149  ; 0.149  ; Fall       ; clk27           ;
;  SW[4]    ; clk27      ; 0.043  ; 0.043  ; Fall       ; clk27           ;
;  SW[5]    ; clk27      ; 0.082  ; 0.082  ; Fall       ; clk27           ;
;  SW[6]    ; clk27      ; 0.170  ; 0.170  ; Fall       ; clk27           ;
;  SW[7]    ; clk27      ; -0.389 ; -0.389 ; Fall       ; clk27           ;
;  SW[8]    ; clk27      ; -0.367 ; -0.367 ; Fall       ; clk27           ;
;  SW[9]    ; clk27      ; -0.369 ; -0.369 ; Fall       ; clk27           ;
; key[*]    ; clk27      ; 2.573  ; 2.573  ; Fall       ; clk27           ;
;  key[0]   ; clk27      ; 2.003  ; 2.003  ; Fall       ; clk27           ;
;  key[1]   ; clk27      ; 2.246  ; 2.246  ; Fall       ; clk27           ;
;  key[2]   ; clk27      ; 2.347  ; 2.347  ; Fall       ; clk27           ;
;  key[3]   ; clk27      ; 2.573  ; 2.573  ; Fall       ; clk27           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Reset     ; clk27      ; -3.406 ; -3.406 ; Rise       ; clk27           ;
; SW[*]     ; clk27      ; 0.509  ; 0.509  ; Fall       ; clk27           ;
;  SW[0]    ; clk27      ; 0.263  ; 0.263  ; Fall       ; clk27           ;
;  SW[1]    ; clk27      ; 0.078  ; 0.078  ; Fall       ; clk27           ;
;  SW[2]    ; clk27      ; 0.330  ; 0.330  ; Fall       ; clk27           ;
;  SW[3]    ; clk27      ; -0.029 ; -0.029 ; Fall       ; clk27           ;
;  SW[4]    ; clk27      ; 0.077  ; 0.077  ; Fall       ; clk27           ;
;  SW[5]    ; clk27      ; 0.038  ; 0.038  ; Fall       ; clk27           ;
;  SW[6]    ; clk27      ; -0.050 ; -0.050 ; Fall       ; clk27           ;
;  SW[7]    ; clk27      ; 0.509  ; 0.509  ; Fall       ; clk27           ;
;  SW[8]    ; clk27      ; 0.487  ; 0.487  ; Fall       ; clk27           ;
;  SW[9]    ; clk27      ; 0.489  ; 0.489  ; Fall       ; clk27           ;
; key[*]    ; clk27      ; -1.883 ; -1.883 ; Fall       ; clk27           ;
;  key[0]   ; clk27      ; -1.883 ; -1.883 ; Fall       ; clk27           ;
;  key[1]   ; clk27      ; -2.126 ; -2.126 ; Fall       ; clk27           ;
;  key[2]   ; clk27      ; -2.227 ; -2.227 ; Fall       ; clk27           ;
;  key[3]   ; clk27      ; -2.453 ; -2.453 ; Fall       ; clk27           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+
; Address[*]      ; clk27      ; 4.412 ; 4.412 ; Rise       ; clk27                                      ;
;  Address[0]     ; clk27      ; 4.117 ; 4.117 ; Rise       ; clk27                                      ;
;  Address[1]     ; clk27      ; 4.236 ; 4.236 ; Rise       ; clk27                                      ;
;  Address[2]     ; clk27      ; 4.402 ; 4.402 ; Rise       ; clk27                                      ;
;  Address[3]     ; clk27      ; 4.236 ; 4.236 ; Rise       ; clk27                                      ;
;  Address[4]     ; clk27      ; 4.109 ; 4.109 ; Rise       ; clk27                                      ;
;  Address[5]     ; clk27      ; 4.412 ; 4.412 ; Rise       ; clk27                                      ;
;  Address[6]     ; clk27      ; 4.297 ; 4.297 ; Rise       ; clk27                                      ;
;  Address[7]     ; clk27      ; 3.939 ; 3.939 ; Rise       ; clk27                                      ;
;  Address[8]     ; clk27      ; 4.123 ; 4.123 ; Rise       ; clk27                                      ;
;  Address[9]     ; clk27      ; 4.261 ; 4.261 ; Rise       ; clk27                                      ;
;  Address[10]    ; clk27      ; 3.881 ; 3.881 ; Rise       ; clk27                                      ;
;  Address[11]    ; clk27      ; 4.085 ; 4.085 ; Rise       ; clk27                                      ;
;  Address[12]    ; clk27      ; 3.546 ; 3.546 ; Rise       ; clk27                                      ;
;  Address[13]    ; clk27      ; 3.452 ; 3.452 ; Rise       ; clk27                                      ;
;  Address[14]    ; clk27      ; 3.790 ; 3.790 ; Rise       ; clk27                                      ;
;  Address[15]    ; clk27      ; 3.556 ; 3.556 ; Rise       ; clk27                                      ;
; C               ; clk27      ; 4.357 ; 4.357 ; Rise       ; clk27                                      ;
; DataS[*]        ; clk27      ; 7.251 ; 7.251 ; Rise       ; clk27                                      ;
;  DataS[0]       ; clk27      ; 7.222 ; 7.222 ; Rise       ; clk27                                      ;
;  DataS[1]       ; clk27      ; 6.652 ; 6.652 ; Rise       ; clk27                                      ;
;  DataS[2]       ; clk27      ; 7.251 ; 7.251 ; Rise       ; clk27                                      ;
;  DataS[3]       ; clk27      ; 6.936 ; 6.936 ; Rise       ; clk27                                      ;
;  DataS[4]       ; clk27      ; 6.777 ; 6.777 ; Rise       ; clk27                                      ;
;  DataS[5]       ; clk27      ; 6.924 ; 6.924 ; Rise       ; clk27                                      ;
;  DataS[6]       ; clk27      ; 7.240 ; 7.240 ; Rise       ; clk27                                      ;
;  DataS[7]       ; clk27      ; 7.122 ; 7.122 ; Rise       ; clk27                                      ;
;  DataS[8]       ; clk27      ; 6.946 ; 6.946 ; Rise       ; clk27                                      ;
;  DataS[9]       ; clk27      ; 7.142 ; 7.142 ; Rise       ; clk27                                      ;
;  DataS[10]      ; clk27      ; 6.760 ; 6.760 ; Rise       ; clk27                                      ;
;  DataS[11]      ; clk27      ; 7.203 ; 7.203 ; Rise       ; clk27                                      ;
;  DataS[12]      ; clk27      ; 6.468 ; 6.468 ; Rise       ; clk27                                      ;
;  DataS[13]      ; clk27      ; 7.007 ; 7.007 ; Rise       ; clk27                                      ;
;  DataS[14]      ; clk27      ; 6.813 ; 6.813 ; Rise       ; clk27                                      ;
;  DataS[15]      ; clk27      ; 6.519 ; 6.519 ; Rise       ; clk27                                      ;
; DataT[*]        ; clk27      ; 7.116 ; 7.116 ; Rise       ; clk27                                      ;
;  DataT[0]       ; clk27      ; 6.823 ; 6.823 ; Rise       ; clk27                                      ;
;  DataT[1]       ; clk27      ; 6.299 ; 6.299 ; Rise       ; clk27                                      ;
;  DataT[2]       ; clk27      ; 6.605 ; 6.605 ; Rise       ; clk27                                      ;
;  DataT[3]       ; clk27      ; 6.959 ; 6.959 ; Rise       ; clk27                                      ;
;  DataT[4]       ; clk27      ; 6.847 ; 6.847 ; Rise       ; clk27                                      ;
;  DataT[5]       ; clk27      ; 6.770 ; 6.770 ; Rise       ; clk27                                      ;
;  DataT[6]       ; clk27      ; 7.116 ; 7.116 ; Rise       ; clk27                                      ;
;  DataT[7]       ; clk27      ; 6.813 ; 6.813 ; Rise       ; clk27                                      ;
;  DataT[8]       ; clk27      ; 6.985 ; 6.985 ; Rise       ; clk27                                      ;
;  DataT[9]       ; clk27      ; 6.030 ; 6.030 ; Rise       ; clk27                                      ;
;  DataT[10]      ; clk27      ; 6.371 ; 6.371 ; Rise       ; clk27                                      ;
;  DataT[11]      ; clk27      ; 6.415 ; 6.415 ; Rise       ; clk27                                      ;
;  DataT[12]      ; clk27      ; 6.475 ; 6.475 ; Rise       ; clk27                                      ;
;  DataT[13]      ; clk27      ; 6.769 ; 6.769 ; Rise       ; clk27                                      ;
;  DataT[14]      ; clk27      ; 6.390 ; 6.390 ; Rise       ; clk27                                      ;
;  DataT[15]      ; clk27      ; 6.272 ; 6.272 ; Rise       ; clk27                                      ;
; IRout[*]        ; clk27      ; 4.827 ; 4.827 ; Rise       ; clk27                                      ;
;  IRout[0]       ; clk27      ; 4.135 ; 4.135 ; Rise       ; clk27                                      ;
;  IRout[1]       ; clk27      ; 4.072 ; 4.072 ; Rise       ; clk27                                      ;
;  IRout[2]       ; clk27      ; 4.368 ; 4.368 ; Rise       ; clk27                                      ;
;  IRout[3]       ; clk27      ; 3.935 ; 3.935 ; Rise       ; clk27                                      ;
;  IRout[4]       ; clk27      ; 4.225 ; 4.225 ; Rise       ; clk27                                      ;
;  IRout[5]       ; clk27      ; 4.153 ; 4.153 ; Rise       ; clk27                                      ;
;  IRout[6]       ; clk27      ; 3.520 ; 3.520 ; Rise       ; clk27                                      ;
;  IRout[7]       ; clk27      ; 3.498 ; 3.498 ; Rise       ; clk27                                      ;
;  IRout[8]       ; clk27      ; 4.278 ; 4.278 ; Rise       ; clk27                                      ;
;  IRout[9]       ; clk27      ; 4.259 ; 4.259 ; Rise       ; clk27                                      ;
;  IRout[10]      ; clk27      ; 3.918 ; 3.918 ; Rise       ; clk27                                      ;
;  IRout[11]      ; clk27      ; 3.702 ; 3.702 ; Rise       ; clk27                                      ;
;  IRout[12]      ; clk27      ; 4.517 ; 4.517 ; Rise       ; clk27                                      ;
;  IRout[13]      ; clk27      ; 4.827 ; 4.827 ; Rise       ; clk27                                      ;
;  IRout[14]      ; clk27      ; 3.704 ; 3.704 ; Rise       ; clk27                                      ;
;  IRout[15]      ; clk27      ; 4.410 ; 4.410 ; Rise       ; clk27                                      ;
;  IRout[16]      ; clk27      ; 4.541 ; 4.541 ; Rise       ; clk27                                      ;
;  IRout[17]      ; clk27      ; 4.213 ; 4.213 ; Rise       ; clk27                                      ;
;  IRout[18]      ; clk27      ; 4.196 ; 4.196 ; Rise       ; clk27                                      ;
;  IRout[19]      ; clk27      ; 4.338 ; 4.338 ; Rise       ; clk27                                      ;
;  IRout[20]      ; clk27      ; 4.500 ; 4.500 ; Rise       ; clk27                                      ;
;  IRout[21]      ; clk27      ; 4.532 ; 4.532 ; Rise       ; clk27                                      ;
;  IRout[22]      ; clk27      ; 4.185 ; 4.185 ; Rise       ; clk27                                      ;
;  IRout[23]      ; clk27      ; 4.451 ; 4.451 ; Rise       ; clk27                                      ;
; N               ; clk27      ; 4.578 ; 4.578 ; Rise       ; clk27                                      ;
; RMout[*]        ; clk27      ; 5.369 ; 5.369 ; Rise       ; clk27                                      ;
;  RMout[0]       ; clk27      ; 5.020 ; 5.020 ; Rise       ; clk27                                      ;
;  RMout[1]       ; clk27      ; 4.897 ; 4.897 ; Rise       ; clk27                                      ;
;  RMout[2]       ; clk27      ; 4.493 ; 4.493 ; Rise       ; clk27                                      ;
;  RMout[3]       ; clk27      ; 4.356 ; 4.356 ; Rise       ; clk27                                      ;
;  RMout[4]       ; clk27      ; 4.941 ; 4.941 ; Rise       ; clk27                                      ;
;  RMout[5]       ; clk27      ; 4.845 ; 4.845 ; Rise       ; clk27                                      ;
;  RMout[6]       ; clk27      ; 5.369 ; 5.369 ; Rise       ; clk27                                      ;
;  RMout[7]       ; clk27      ; 4.363 ; 4.363 ; Rise       ; clk27                                      ;
;  RMout[8]       ; clk27      ; 4.450 ; 4.450 ; Rise       ; clk27                                      ;
;  RMout[9]       ; clk27      ; 4.086 ; 4.086 ; Rise       ; clk27                                      ;
;  RMout[10]      ; clk27      ; 4.040 ; 4.040 ; Rise       ; clk27                                      ;
;  RMout[11]      ; clk27      ; 4.030 ; 4.030 ; Rise       ; clk27                                      ;
;  RMout[12]      ; clk27      ; 4.113 ; 4.113 ; Rise       ; clk27                                      ;
;  RMout[13]      ; clk27      ; 4.282 ; 4.282 ; Rise       ; clk27                                      ;
;  RMout[14]      ; clk27      ; 4.068 ; 4.068 ; Rise       ; clk27                                      ;
;  RMout[15]      ; clk27      ; 3.908 ; 3.908 ; Rise       ; clk27                                      ;
; RYout[*]        ; clk27      ; 4.231 ; 4.231 ; Rise       ; clk27                                      ;
;  RYout[0]       ; clk27      ; 3.850 ; 3.850 ; Rise       ; clk27                                      ;
;  RYout[1]       ; clk27      ; 4.231 ; 4.231 ; Rise       ; clk27                                      ;
;  RYout[2]       ; clk27      ; 3.988 ; 3.988 ; Rise       ; clk27                                      ;
;  RYout[3]       ; clk27      ; 3.983 ; 3.983 ; Rise       ; clk27                                      ;
;  RYout[4]       ; clk27      ; 4.002 ; 4.002 ; Rise       ; clk27                                      ;
;  RYout[5]       ; clk27      ; 4.069 ; 4.069 ; Rise       ; clk27                                      ;
;  RYout[6]       ; clk27      ; 4.059 ; 4.059 ; Rise       ; clk27                                      ;
;  RYout[7]       ; clk27      ; 3.870 ; 3.870 ; Rise       ; clk27                                      ;
;  RYout[8]       ; clk27      ; 3.896 ; 3.896 ; Rise       ; clk27                                      ;
;  RYout[9]       ; clk27      ; 3.978 ; 3.978 ; Rise       ; clk27                                      ;
;  RYout[10]      ; clk27      ; 3.871 ; 3.871 ; Rise       ; clk27                                      ;
;  RYout[11]      ; clk27      ; 3.888 ; 3.888 ; Rise       ; clk27                                      ;
;  RYout[12]      ; clk27      ; 3.669 ; 3.669 ; Rise       ; clk27                                      ;
;  RYout[13]      ; clk27      ; 3.871 ; 3.871 ; Rise       ; clk27                                      ;
;  RYout[14]      ; clk27      ; 3.750 ; 3.750 ; Rise       ; clk27                                      ;
;  RYout[15]      ; clk27      ; 3.648 ; 3.648 ; Rise       ; clk27                                      ;
; RZout[*]        ; clk27      ; 7.126 ; 7.126 ; Rise       ; clk27                                      ;
;  RZout[0]       ; clk27      ; 6.479 ; 6.479 ; Rise       ; clk27                                      ;
;  RZout[1]       ; clk27      ; 6.659 ; 6.659 ; Rise       ; clk27                                      ;
;  RZout[2]       ; clk27      ; 6.580 ; 6.580 ; Rise       ; clk27                                      ;
;  RZout[3]       ; clk27      ; 6.248 ; 6.248 ; Rise       ; clk27                                      ;
;  RZout[4]       ; clk27      ; 6.433 ; 6.433 ; Rise       ; clk27                                      ;
;  RZout[5]       ; clk27      ; 5.850 ; 5.850 ; Rise       ; clk27                                      ;
;  RZout[6]       ; clk27      ; 6.293 ; 6.293 ; Rise       ; clk27                                      ;
;  RZout[7]       ; clk27      ; 5.818 ; 5.818 ; Rise       ; clk27                                      ;
;  RZout[8]       ; clk27      ; 6.636 ; 6.636 ; Rise       ; clk27                                      ;
;  RZout[9]       ; clk27      ; 5.941 ; 5.941 ; Rise       ; clk27                                      ;
;  RZout[10]      ; clk27      ; 7.126 ; 7.126 ; Rise       ; clk27                                      ;
;  RZout[11]      ; clk27      ; 6.017 ; 6.017 ; Rise       ; clk27                                      ;
;  RZout[12]      ; clk27      ; 6.629 ; 6.629 ; Rise       ; clk27                                      ;
;  RZout[13]      ; clk27      ; 6.653 ; 6.653 ; Rise       ; clk27                                      ;
;  RZout[14]      ; clk27      ; 6.338 ; 6.338 ; Rise       ; clk27                                      ;
;  RZout[15]      ; clk27      ; 6.335 ; 6.335 ; Rise       ; clk27                                      ;
; V               ; clk27      ; 4.093 ; 4.093 ; Rise       ; clk27                                      ;
; Z               ; clk27      ; 4.213 ; 4.213 ; Rise       ; clk27                                      ;
; ma_select       ; clk27      ; 5.107 ; 5.107 ; Rise       ; clk27                                      ;
; mem_read        ; clk27      ; 4.360 ; 4.360 ; Rise       ; clk27                                      ;
; muxMA[*]        ; clk27      ; 7.983 ; 7.983 ; Rise       ; clk27                                      ;
;  muxMA[0]       ; clk27      ; 6.863 ; 6.863 ; Rise       ; clk27                                      ;
;  muxMA[1]       ; clk27      ; 7.011 ; 7.011 ; Rise       ; clk27                                      ;
;  muxMA[2]       ; clk27      ; 7.065 ; 7.065 ; Rise       ; clk27                                      ;
;  muxMA[3]       ; clk27      ; 6.991 ; 6.991 ; Rise       ; clk27                                      ;
;  muxMA[4]       ; clk27      ; 7.635 ; 7.635 ; Rise       ; clk27                                      ;
;  muxMA[5]       ; clk27      ; 6.347 ; 6.347 ; Rise       ; clk27                                      ;
;  muxMA[6]       ; clk27      ; 7.736 ; 7.736 ; Rise       ; clk27                                      ;
;  muxMA[7]       ; clk27      ; 6.885 ; 6.885 ; Rise       ; clk27                                      ;
;  muxMA[8]       ; clk27      ; 7.983 ; 7.983 ; Rise       ; clk27                                      ;
;  muxMA[9]       ; clk27      ; 7.380 ; 7.380 ; Rise       ; clk27                                      ;
;  muxMA[10]      ; clk27      ; 7.816 ; 7.816 ; Rise       ; clk27                                      ;
;  muxMA[11]      ; clk27      ; 6.496 ; 6.496 ; Rise       ; clk27                                      ;
;  muxMA[12]      ; clk27      ; 7.120 ; 7.120 ; Rise       ; clk27                                      ;
;  muxMA[13]      ; clk27      ; 7.239 ; 7.239 ; Rise       ; clk27                                      ;
;  muxMA[14]      ; clk27      ; 7.209 ; 7.209 ; Rise       ; clk27                                      ;
;  muxMA[15]      ; clk27      ; 7.456 ; 7.456 ; Rise       ; clk27                                      ;
; muxMAout[*]     ; clk27      ; 8.084 ; 8.084 ; Rise       ; clk27                                      ;
;  muxMAout[0]    ; clk27      ; 6.833 ; 6.833 ; Rise       ; clk27                                      ;
;  muxMAout[1]    ; clk27      ; 7.011 ; 7.011 ; Rise       ; clk27                                      ;
;  muxMAout[2]    ; clk27      ; 7.095 ; 7.095 ; Rise       ; clk27                                      ;
;  muxMAout[3]    ; clk27      ; 6.971 ; 6.971 ; Rise       ; clk27                                      ;
;  muxMAout[4]    ; clk27      ; 7.635 ; 7.635 ; Rise       ; clk27                                      ;
;  muxMAout[5]    ; clk27      ; 6.377 ; 6.377 ; Rise       ; clk27                                      ;
;  muxMAout[6]    ; clk27      ; 7.736 ; 7.736 ; Rise       ; clk27                                      ;
;  muxMAout[7]    ; clk27      ; 6.895 ; 6.895 ; Rise       ; clk27                                      ;
;  muxMAout[8]    ; clk27      ; 8.084 ; 8.084 ; Rise       ; clk27                                      ;
;  muxMAout[9]    ; clk27      ; 7.380 ; 7.380 ; Rise       ; clk27                                      ;
;  muxMAout[10]   ; clk27      ; 7.937 ; 7.937 ; Rise       ; clk27                                      ;
;  muxMAout[11]   ; clk27      ; 6.536 ; 6.536 ; Rise       ; clk27                                      ;
;  muxMAout[12]   ; clk27      ; 7.120 ; 7.120 ; Rise       ; clk27                                      ;
;  muxMAout[13]   ; clk27      ; 7.209 ; 7.209 ; Rise       ; clk27                                      ;
;  muxMAout[14]   ; clk27      ; 7.189 ; 7.189 ; Rise       ; clk27                                      ;
;  muxMAout[15]   ; clk27      ; 7.456 ; 7.456 ; Rise       ; clk27                                      ;
; DataS[*]        ; clk27      ; 6.688 ; 6.688 ; Fall       ; clk27                                      ;
;  DataS[0]       ; clk27      ; 6.592 ; 6.592 ; Fall       ; clk27                                      ;
;  DataS[1]       ; clk27      ; 5.980 ; 5.980 ; Fall       ; clk27                                      ;
;  DataS[2]       ; clk27      ; 6.632 ; 6.632 ; Fall       ; clk27                                      ;
;  DataS[3]       ; clk27      ; 6.586 ; 6.586 ; Fall       ; clk27                                      ;
;  DataS[4]       ; clk27      ; 6.040 ; 6.040 ; Fall       ; clk27                                      ;
;  DataS[5]       ; clk27      ; 6.383 ; 6.383 ; Fall       ; clk27                                      ;
;  DataS[6]       ; clk27      ; 6.622 ; 6.622 ; Fall       ; clk27                                      ;
;  DataS[7]       ; clk27      ; 6.518 ; 6.518 ; Fall       ; clk27                                      ;
;  DataS[8]       ; clk27      ; 6.688 ; 6.688 ; Fall       ; clk27                                      ;
;  DataS[9]       ; clk27      ; 6.388 ; 6.388 ; Fall       ; clk27                                      ;
;  DataS[10]      ; clk27      ; 6.602 ; 6.602 ; Fall       ; clk27                                      ;
;  DataS[11]      ; clk27      ; 6.448 ; 6.448 ; Fall       ; clk27                                      ;
;  DataS[12]      ; clk27      ; 6.211 ; 6.211 ; Fall       ; clk27                                      ;
;  DataS[13]      ; clk27      ; 6.258 ; 6.258 ; Fall       ; clk27                                      ;
;  DataS[14]      ; clk27      ; 6.363 ; 6.363 ; Fall       ; clk27                                      ;
;  DataS[15]      ; clk27      ; 5.534 ; 5.534 ; Fall       ; clk27                                      ;
; DataT[*]        ; clk27      ; 6.721 ; 6.721 ; Fall       ; clk27                                      ;
;  DataT[0]       ; clk27      ; 6.051 ; 6.051 ; Fall       ; clk27                                      ;
;  DataT[1]       ; clk27      ; 5.559 ; 5.559 ; Fall       ; clk27                                      ;
;  DataT[2]       ; clk27      ; 6.082 ; 6.082 ; Fall       ; clk27                                      ;
;  DataT[3]       ; clk27      ; 6.566 ; 6.566 ; Fall       ; clk27                                      ;
;  DataT[4]       ; clk27      ; 6.319 ; 6.319 ; Fall       ; clk27                                      ;
;  DataT[5]       ; clk27      ; 6.371 ; 6.371 ; Fall       ; clk27                                      ;
;  DataT[6]       ; clk27      ; 6.519 ; 6.519 ; Fall       ; clk27                                      ;
;  DataT[7]       ; clk27      ; 6.223 ; 6.223 ; Fall       ; clk27                                      ;
;  DataT[8]       ; clk27      ; 6.721 ; 6.721 ; Fall       ; clk27                                      ;
;  DataT[9]       ; clk27      ; 5.645 ; 5.645 ; Fall       ; clk27                                      ;
;  DataT[10]      ; clk27      ; 6.010 ; 6.010 ; Fall       ; clk27                                      ;
;  DataT[11]      ; clk27      ; 5.931 ; 5.931 ; Fall       ; clk27                                      ;
;  DataT[12]      ; clk27      ; 6.108 ; 6.108 ; Fall       ; clk27                                      ;
;  DataT[13]      ; clk27      ; 6.191 ; 6.191 ; Fall       ; clk27                                      ;
;  DataT[14]      ; clk27      ; 5.680 ; 5.680 ; Fall       ; clk27                                      ;
;  DataT[15]      ; clk27      ; 5.703 ; 5.703 ; Fall       ; clk27                                      ;
; HEX0[*]         ; clk27      ; 8.167 ; 8.167 ; Fall       ; clk27                                      ;
;  HEX0[0]        ; clk27      ; 8.061 ; 8.061 ; Fall       ; clk27                                      ;
;  HEX0[1]        ; clk27      ; 8.032 ; 8.032 ; Fall       ; clk27                                      ;
;  HEX0[2]        ; clk27      ; 8.041 ; 8.041 ; Fall       ; clk27                                      ;
;  HEX0[3]        ; clk27      ; 8.068 ; 8.068 ; Fall       ; clk27                                      ;
;  HEX0[4]        ; clk27      ; 8.065 ; 8.065 ; Fall       ; clk27                                      ;
;  HEX0[5]        ; clk27      ; 8.057 ; 8.057 ; Fall       ; clk27                                      ;
;  HEX0[6]        ; clk27      ; 8.167 ; 8.167 ; Fall       ; clk27                                      ;
; HEX1[*]         ; clk27      ; 8.140 ; 8.140 ; Fall       ; clk27                                      ;
;  HEX1[0]        ; clk27      ; 8.059 ; 8.059 ; Fall       ; clk27                                      ;
;  HEX1[1]        ; clk27      ; 8.082 ; 8.082 ; Fall       ; clk27                                      ;
;  HEX1[2]        ; clk27      ; 7.926 ; 7.926 ; Fall       ; clk27                                      ;
;  HEX1[3]        ; clk27      ; 7.949 ; 7.949 ; Fall       ; clk27                                      ;
;  HEX1[4]        ; clk27      ; 8.074 ; 8.074 ; Fall       ; clk27                                      ;
;  HEX1[5]        ; clk27      ; 8.140 ; 8.140 ; Fall       ; clk27                                      ;
;  HEX1[6]        ; clk27      ; 8.103 ; 8.103 ; Fall       ; clk27                                      ;
; HEX2[*]         ; clk27      ; 8.005 ; 8.005 ; Fall       ; clk27                                      ;
;  HEX2[0]        ; clk27      ; 8.005 ; 8.005 ; Fall       ; clk27                                      ;
;  HEX2[1]        ; clk27      ; 7.850 ; 7.850 ; Fall       ; clk27                                      ;
;  HEX2[2]        ; clk27      ; 7.867 ; 7.867 ; Fall       ; clk27                                      ;
;  HEX2[3]        ; clk27      ; 7.900 ; 7.900 ; Fall       ; clk27                                      ;
;  HEX2[4]        ; clk27      ; 7.874 ; 7.874 ; Fall       ; clk27                                      ;
;  HEX2[5]        ; clk27      ; 7.851 ; 7.851 ; Fall       ; clk27                                      ;
;  HEX2[6]        ; clk27      ; 7.864 ; 7.864 ; Fall       ; clk27                                      ;
; HEX3[*]         ; clk27      ; 7.844 ; 7.844 ; Fall       ; clk27                                      ;
;  HEX3[0]        ; clk27      ; 7.711 ; 7.711 ; Fall       ; clk27                                      ;
;  HEX3[1]        ; clk27      ; 7.666 ; 7.666 ; Fall       ; clk27                                      ;
;  HEX3[2]        ; clk27      ; 7.643 ; 7.643 ; Fall       ; clk27                                      ;
;  HEX3[3]        ; clk27      ; 7.667 ; 7.667 ; Fall       ; clk27                                      ;
;  HEX3[4]        ; clk27      ; 7.643 ; 7.643 ; Fall       ; clk27                                      ;
;  HEX3[5]        ; clk27      ; 7.844 ; 7.844 ; Fall       ; clk27                                      ;
;  HEX3[6]        ; clk27      ; 7.746 ; 7.746 ; Fall       ; clk27                                      ;
; LEDG[*]         ; clk27      ; 8.116 ; 8.116 ; Fall       ; clk27                                      ;
;  LEDG[0]        ; clk27      ; 8.021 ; 8.021 ; Fall       ; clk27                                      ;
;  LEDG[1]        ; clk27      ; 8.018 ; 8.018 ; Fall       ; clk27                                      ;
;  LEDG[2]        ; clk27      ; 7.997 ; 7.997 ; Fall       ; clk27                                      ;
;  LEDG[3]        ; clk27      ; 8.099 ; 8.099 ; Fall       ; clk27                                      ;
;  LEDG[4]        ; clk27      ; 8.038 ; 8.038 ; Fall       ; clk27                                      ;
;  LEDG[5]        ; clk27      ; 8.027 ; 8.027 ; Fall       ; clk27                                      ;
;  LEDG[6]        ; clk27      ; 8.116 ; 8.116 ; Fall       ; clk27                                      ;
;  LEDG[7]        ; clk27      ; 8.060 ; 8.060 ; Fall       ; clk27                                      ;
; LEDR[*]         ; clk27      ; 8.942 ; 8.942 ; Fall       ; clk27                                      ;
;  LEDR[0]        ; clk27      ; 8.067 ; 8.067 ; Fall       ; clk27                                      ;
;  LEDR[1]        ; clk27      ; 8.064 ; 8.064 ; Fall       ; clk27                                      ;
;  LEDR[2]        ; clk27      ; 8.034 ; 8.034 ; Fall       ; clk27                                      ;
;  LEDR[3]        ; clk27      ; 8.035 ; 8.035 ; Fall       ; clk27                                      ;
;  LEDR[4]        ; clk27      ; 8.055 ; 8.055 ; Fall       ; clk27                                      ;
;  LEDR[5]        ; clk27      ; 8.151 ; 8.151 ; Fall       ; clk27                                      ;
;  LEDR[6]        ; clk27      ; 8.045 ; 8.045 ; Fall       ; clk27                                      ;
;  LEDR[7]        ; clk27      ; 8.234 ; 8.234 ; Fall       ; clk27                                      ;
;  LEDR[8]        ; clk27      ; 8.942 ; 8.942 ; Fall       ; clk27                                      ;
;  LEDR[9]        ; clk27      ; 8.753 ; 8.753 ; Fall       ; clk27                                      ;
; MemDataOut[*]   ; clk27      ; 6.053 ; 6.053 ; Fall       ; clk27                                      ;
;  MemDataOut[0]  ; clk27      ; 5.733 ; 5.733 ; Fall       ; clk27                                      ;
;  MemDataOut[1]  ; clk27      ; 5.717 ; 5.717 ; Fall       ; clk27                                      ;
;  MemDataOut[2]  ; clk27      ; 5.740 ; 5.740 ; Fall       ; clk27                                      ;
;  MemDataOut[3]  ; clk27      ; 5.715 ; 5.715 ; Fall       ; clk27                                      ;
;  MemDataOut[4]  ; clk27      ; 5.936 ; 5.936 ; Fall       ; clk27                                      ;
;  MemDataOut[5]  ; clk27      ; 5.857 ; 5.857 ; Fall       ; clk27                                      ;
;  MemDataOut[6]  ; clk27      ; 5.909 ; 5.909 ; Fall       ; clk27                                      ;
;  MemDataOut[7]  ; clk27      ; 5.821 ; 5.821 ; Fall       ; clk27                                      ;
;  MemDataOut[8]  ; clk27      ; 6.053 ; 6.053 ; Fall       ; clk27                                      ;
;  MemDataOut[9]  ; clk27      ; 6.019 ; 6.019 ; Fall       ; clk27                                      ;
;  MemDataOut[10] ; clk27      ; 5.895 ; 5.895 ; Fall       ; clk27                                      ;
;  MemDataOut[11] ; clk27      ; 5.842 ; 5.842 ; Fall       ; clk27                                      ;
;  MemDataOut[12] ; clk27      ; 6.016 ; 6.016 ; Fall       ; clk27                                      ;
;  MemDataOut[13] ; clk27      ; 5.927 ; 5.927 ; Fall       ; clk27                                      ;
;  MemDataOut[14] ; clk27      ; 5.829 ; 5.829 ; Fall       ; clk27                                      ;
;  MemDataOut[15] ; clk27      ; 5.917 ; 5.917 ; Fall       ; clk27                                      ;
;  MemDataOut[16] ; clk27      ; 5.786 ; 5.786 ; Fall       ; clk27                                      ;
;  MemDataOut[17] ; clk27      ; 5.730 ; 5.730 ; Fall       ; clk27                                      ;
;  MemDataOut[18] ; clk27      ; 6.052 ; 6.052 ; Fall       ; clk27                                      ;
;  MemDataOut[19] ; clk27      ; 5.825 ; 5.825 ; Fall       ; clk27                                      ;
;  MemDataOut[20] ; clk27      ; 5.920 ; 5.920 ; Fall       ; clk27                                      ;
;  MemDataOut[21] ; clk27      ; 5.859 ; 5.859 ; Fall       ; clk27                                      ;
;  MemDataOut[22] ; clk27      ; 6.008 ; 6.008 ; Fall       ; clk27                                      ;
;  MemDataOut[23] ; clk27      ; 5.921 ; 5.921 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 5.684 ; 5.684 ; Fall       ; clk27                                      ;
;  VGA_B[0]       ; clk27      ; 5.684 ; 5.684 ; Fall       ; clk27                                      ;
;  VGA_B[1]       ; clk27      ; 5.431 ; 5.431 ; Fall       ; clk27                                      ;
;  VGA_B[2]       ; clk27      ; 5.451 ; 5.451 ; Fall       ; clk27                                      ;
;  VGA_B[3]       ; clk27      ; 5.654 ; 5.654 ; Fall       ; clk27                                      ;
; VGA_G[*]        ; clk27      ; 5.799 ; 5.799 ; Fall       ; clk27                                      ;
;  VGA_G[0]       ; clk27      ; 5.799 ; 5.799 ; Fall       ; clk27                                      ;
;  VGA_G[1]       ; clk27      ; 5.341 ; 5.341 ; Fall       ; clk27                                      ;
;  VGA_G[2]       ; clk27      ; 5.341 ; 5.341 ; Fall       ; clk27                                      ;
;  VGA_G[3]       ; clk27      ; 5.371 ; 5.371 ; Fall       ; clk27                                      ;
; VGA_R[*]        ; clk27      ; 5.268 ; 5.268 ; Fall       ; clk27                                      ;
;  VGA_R[0]       ; clk27      ; 5.268 ; 5.268 ; Fall       ; clk27                                      ;
;  VGA_R[1]       ; clk27      ; 5.268 ; 5.268 ; Fall       ; clk27                                      ;
;  VGA_R[2]       ; clk27      ; 5.268 ; 5.268 ; Fall       ; clk27                                      ;
;  VGA_R[3]       ; clk27      ; 5.268 ; 5.268 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 6.128 ; 6.128 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[0]       ; clk27      ; 6.128 ; 6.128 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[1]       ; clk27      ; 5.875 ; 5.875 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[2]       ; clk27      ; 5.895 ; 5.895 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[3]       ; clk27      ; 6.098 ; 6.098 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_G[*]        ; clk27      ; 6.239 ; 6.239 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[0]       ; clk27      ; 6.239 ; 6.239 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[1]       ; clk27      ; 5.781 ; 5.781 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[2]       ; clk27      ; 5.781 ; 5.781 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[3]       ; clk27      ; 5.811 ; 5.811 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_HSYNC       ; clk27      ; 3.291 ; 3.291 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_R[*]        ; clk27      ; 5.881 ; 5.881 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[0]       ; clk27      ; 5.881 ; 5.881 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[1]       ; clk27      ; 5.881 ; 5.881 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[2]       ; clk27      ; 5.881 ; 5.881 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[3]       ; clk27      ; 5.881 ; 5.881 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_VSYNC       ; clk27      ; 3.109 ; 3.109 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+
; Address[*]      ; clk27      ; 3.452 ; 3.452 ; Rise       ; clk27                                      ;
;  Address[0]     ; clk27      ; 4.117 ; 4.117 ; Rise       ; clk27                                      ;
;  Address[1]     ; clk27      ; 4.236 ; 4.236 ; Rise       ; clk27                                      ;
;  Address[2]     ; clk27      ; 4.402 ; 4.402 ; Rise       ; clk27                                      ;
;  Address[3]     ; clk27      ; 4.236 ; 4.236 ; Rise       ; clk27                                      ;
;  Address[4]     ; clk27      ; 4.109 ; 4.109 ; Rise       ; clk27                                      ;
;  Address[5]     ; clk27      ; 4.412 ; 4.412 ; Rise       ; clk27                                      ;
;  Address[6]     ; clk27      ; 4.297 ; 4.297 ; Rise       ; clk27                                      ;
;  Address[7]     ; clk27      ; 3.939 ; 3.939 ; Rise       ; clk27                                      ;
;  Address[8]     ; clk27      ; 4.123 ; 4.123 ; Rise       ; clk27                                      ;
;  Address[9]     ; clk27      ; 4.261 ; 4.261 ; Rise       ; clk27                                      ;
;  Address[10]    ; clk27      ; 3.881 ; 3.881 ; Rise       ; clk27                                      ;
;  Address[11]    ; clk27      ; 4.085 ; 4.085 ; Rise       ; clk27                                      ;
;  Address[12]    ; clk27      ; 3.546 ; 3.546 ; Rise       ; clk27                                      ;
;  Address[13]    ; clk27      ; 3.452 ; 3.452 ; Rise       ; clk27                                      ;
;  Address[14]    ; clk27      ; 3.790 ; 3.790 ; Rise       ; clk27                                      ;
;  Address[15]    ; clk27      ; 3.556 ; 3.556 ; Rise       ; clk27                                      ;
; C               ; clk27      ; 4.357 ; 4.357 ; Rise       ; clk27                                      ;
; DataS[*]        ; clk27      ; 4.139 ; 4.139 ; Rise       ; clk27                                      ;
;  DataS[0]       ; clk27      ; 4.732 ; 4.732 ; Rise       ; clk27                                      ;
;  DataS[1]       ; clk27      ; 4.904 ; 4.904 ; Rise       ; clk27                                      ;
;  DataS[2]       ; clk27      ; 4.563 ; 4.563 ; Rise       ; clk27                                      ;
;  DataS[3]       ; clk27      ; 4.545 ; 4.545 ; Rise       ; clk27                                      ;
;  DataS[4]       ; clk27      ; 4.139 ; 4.139 ; Rise       ; clk27                                      ;
;  DataS[5]       ; clk27      ; 4.972 ; 4.972 ; Rise       ; clk27                                      ;
;  DataS[6]       ; clk27      ; 5.138 ; 5.138 ; Rise       ; clk27                                      ;
;  DataS[7]       ; clk27      ; 5.442 ; 5.442 ; Rise       ; clk27                                      ;
;  DataS[8]       ; clk27      ; 4.688 ; 4.688 ; Rise       ; clk27                                      ;
;  DataS[9]       ; clk27      ; 4.151 ; 4.151 ; Rise       ; clk27                                      ;
;  DataS[10]      ; clk27      ; 4.743 ; 4.743 ; Rise       ; clk27                                      ;
;  DataS[11]      ; clk27      ; 5.315 ; 5.315 ; Rise       ; clk27                                      ;
;  DataS[12]      ; clk27      ; 5.068 ; 5.068 ; Rise       ; clk27                                      ;
;  DataS[13]      ; clk27      ; 4.850 ; 4.850 ; Rise       ; clk27                                      ;
;  DataS[14]      ; clk27      ; 4.871 ; 4.871 ; Rise       ; clk27                                      ;
;  DataS[15]      ; clk27      ; 4.486 ; 4.486 ; Rise       ; clk27                                      ;
; DataT[*]        ; clk27      ; 4.511 ; 4.511 ; Rise       ; clk27                                      ;
;  DataT[0]       ; clk27      ; 4.820 ; 4.820 ; Rise       ; clk27                                      ;
;  DataT[1]       ; clk27      ; 4.519 ; 4.519 ; Rise       ; clk27                                      ;
;  DataT[2]       ; clk27      ; 4.584 ; 4.584 ; Rise       ; clk27                                      ;
;  DataT[3]       ; clk27      ; 4.966 ; 4.966 ; Rise       ; clk27                                      ;
;  DataT[4]       ; clk27      ; 4.805 ; 4.805 ; Rise       ; clk27                                      ;
;  DataT[5]       ; clk27      ; 4.880 ; 4.880 ; Rise       ; clk27                                      ;
;  DataT[6]       ; clk27      ; 5.009 ; 5.009 ; Rise       ; clk27                                      ;
;  DataT[7]       ; clk27      ; 4.912 ; 4.912 ; Rise       ; clk27                                      ;
;  DataT[8]       ; clk27      ; 4.966 ; 4.966 ; Rise       ; clk27                                      ;
;  DataT[9]       ; clk27      ; 4.642 ; 4.642 ; Rise       ; clk27                                      ;
;  DataT[10]      ; clk27      ; 4.624 ; 4.624 ; Rise       ; clk27                                      ;
;  DataT[11]      ; clk27      ; 4.553 ; 4.553 ; Rise       ; clk27                                      ;
;  DataT[12]      ; clk27      ; 4.743 ; 4.743 ; Rise       ; clk27                                      ;
;  DataT[13]      ; clk27      ; 4.527 ; 4.527 ; Rise       ; clk27                                      ;
;  DataT[14]      ; clk27      ; 4.511 ; 4.511 ; Rise       ; clk27                                      ;
;  DataT[15]      ; clk27      ; 4.932 ; 4.932 ; Rise       ; clk27                                      ;
; IRout[*]        ; clk27      ; 3.498 ; 3.498 ; Rise       ; clk27                                      ;
;  IRout[0]       ; clk27      ; 4.135 ; 4.135 ; Rise       ; clk27                                      ;
;  IRout[1]       ; clk27      ; 4.072 ; 4.072 ; Rise       ; clk27                                      ;
;  IRout[2]       ; clk27      ; 4.368 ; 4.368 ; Rise       ; clk27                                      ;
;  IRout[3]       ; clk27      ; 3.935 ; 3.935 ; Rise       ; clk27                                      ;
;  IRout[4]       ; clk27      ; 4.225 ; 4.225 ; Rise       ; clk27                                      ;
;  IRout[5]       ; clk27      ; 4.153 ; 4.153 ; Rise       ; clk27                                      ;
;  IRout[6]       ; clk27      ; 3.520 ; 3.520 ; Rise       ; clk27                                      ;
;  IRout[7]       ; clk27      ; 3.498 ; 3.498 ; Rise       ; clk27                                      ;
;  IRout[8]       ; clk27      ; 4.278 ; 4.278 ; Rise       ; clk27                                      ;
;  IRout[9]       ; clk27      ; 4.259 ; 4.259 ; Rise       ; clk27                                      ;
;  IRout[10]      ; clk27      ; 3.918 ; 3.918 ; Rise       ; clk27                                      ;
;  IRout[11]      ; clk27      ; 3.702 ; 3.702 ; Rise       ; clk27                                      ;
;  IRout[12]      ; clk27      ; 4.517 ; 4.517 ; Rise       ; clk27                                      ;
;  IRout[13]      ; clk27      ; 4.827 ; 4.827 ; Rise       ; clk27                                      ;
;  IRout[14]      ; clk27      ; 3.704 ; 3.704 ; Rise       ; clk27                                      ;
;  IRout[15]      ; clk27      ; 4.410 ; 4.410 ; Rise       ; clk27                                      ;
;  IRout[16]      ; clk27      ; 4.541 ; 4.541 ; Rise       ; clk27                                      ;
;  IRout[17]      ; clk27      ; 4.213 ; 4.213 ; Rise       ; clk27                                      ;
;  IRout[18]      ; clk27      ; 4.196 ; 4.196 ; Rise       ; clk27                                      ;
;  IRout[19]      ; clk27      ; 4.338 ; 4.338 ; Rise       ; clk27                                      ;
;  IRout[20]      ; clk27      ; 4.500 ; 4.500 ; Rise       ; clk27                                      ;
;  IRout[21]      ; clk27      ; 4.532 ; 4.532 ; Rise       ; clk27                                      ;
;  IRout[22]      ; clk27      ; 4.185 ; 4.185 ; Rise       ; clk27                                      ;
;  IRout[23]      ; clk27      ; 4.451 ; 4.451 ; Rise       ; clk27                                      ;
; N               ; clk27      ; 4.578 ; 4.578 ; Rise       ; clk27                                      ;
; RMout[*]        ; clk27      ; 3.908 ; 3.908 ; Rise       ; clk27                                      ;
;  RMout[0]       ; clk27      ; 5.020 ; 5.020 ; Rise       ; clk27                                      ;
;  RMout[1]       ; clk27      ; 4.897 ; 4.897 ; Rise       ; clk27                                      ;
;  RMout[2]       ; clk27      ; 4.493 ; 4.493 ; Rise       ; clk27                                      ;
;  RMout[3]       ; clk27      ; 4.356 ; 4.356 ; Rise       ; clk27                                      ;
;  RMout[4]       ; clk27      ; 4.941 ; 4.941 ; Rise       ; clk27                                      ;
;  RMout[5]       ; clk27      ; 4.845 ; 4.845 ; Rise       ; clk27                                      ;
;  RMout[6]       ; clk27      ; 5.369 ; 5.369 ; Rise       ; clk27                                      ;
;  RMout[7]       ; clk27      ; 4.363 ; 4.363 ; Rise       ; clk27                                      ;
;  RMout[8]       ; clk27      ; 4.450 ; 4.450 ; Rise       ; clk27                                      ;
;  RMout[9]       ; clk27      ; 4.086 ; 4.086 ; Rise       ; clk27                                      ;
;  RMout[10]      ; clk27      ; 4.040 ; 4.040 ; Rise       ; clk27                                      ;
;  RMout[11]      ; clk27      ; 4.030 ; 4.030 ; Rise       ; clk27                                      ;
;  RMout[12]      ; clk27      ; 4.113 ; 4.113 ; Rise       ; clk27                                      ;
;  RMout[13]      ; clk27      ; 4.282 ; 4.282 ; Rise       ; clk27                                      ;
;  RMout[14]      ; clk27      ; 4.068 ; 4.068 ; Rise       ; clk27                                      ;
;  RMout[15]      ; clk27      ; 3.908 ; 3.908 ; Rise       ; clk27                                      ;
; RYout[*]        ; clk27      ; 3.648 ; 3.648 ; Rise       ; clk27                                      ;
;  RYout[0]       ; clk27      ; 3.850 ; 3.850 ; Rise       ; clk27                                      ;
;  RYout[1]       ; clk27      ; 4.231 ; 4.231 ; Rise       ; clk27                                      ;
;  RYout[2]       ; clk27      ; 3.988 ; 3.988 ; Rise       ; clk27                                      ;
;  RYout[3]       ; clk27      ; 3.983 ; 3.983 ; Rise       ; clk27                                      ;
;  RYout[4]       ; clk27      ; 4.002 ; 4.002 ; Rise       ; clk27                                      ;
;  RYout[5]       ; clk27      ; 4.069 ; 4.069 ; Rise       ; clk27                                      ;
;  RYout[6]       ; clk27      ; 4.059 ; 4.059 ; Rise       ; clk27                                      ;
;  RYout[7]       ; clk27      ; 3.870 ; 3.870 ; Rise       ; clk27                                      ;
;  RYout[8]       ; clk27      ; 3.896 ; 3.896 ; Rise       ; clk27                                      ;
;  RYout[9]       ; clk27      ; 3.978 ; 3.978 ; Rise       ; clk27                                      ;
;  RYout[10]      ; clk27      ; 3.871 ; 3.871 ; Rise       ; clk27                                      ;
;  RYout[11]      ; clk27      ; 3.888 ; 3.888 ; Rise       ; clk27                                      ;
;  RYout[12]      ; clk27      ; 3.669 ; 3.669 ; Rise       ; clk27                                      ;
;  RYout[13]      ; clk27      ; 3.871 ; 3.871 ; Rise       ; clk27                                      ;
;  RYout[14]      ; clk27      ; 3.750 ; 3.750 ; Rise       ; clk27                                      ;
;  RYout[15]      ; clk27      ; 3.648 ; 3.648 ; Rise       ; clk27                                      ;
; RZout[*]        ; clk27      ; 4.086 ; 4.086 ; Rise       ; clk27                                      ;
;  RZout[0]       ; clk27      ; 4.993 ; 4.993 ; Rise       ; clk27                                      ;
;  RZout[1]       ; clk27      ; 5.370 ; 5.370 ; Rise       ; clk27                                      ;
;  RZout[2]       ; clk27      ; 4.843 ; 4.843 ; Rise       ; clk27                                      ;
;  RZout[3]       ; clk27      ; 4.739 ; 4.739 ; Rise       ; clk27                                      ;
;  RZout[4]       ; clk27      ; 4.692 ; 4.692 ; Rise       ; clk27                                      ;
;  RZout[5]       ; clk27      ; 4.552 ; 4.552 ; Rise       ; clk27                                      ;
;  RZout[6]       ; clk27      ; 4.298 ; 4.298 ; Rise       ; clk27                                      ;
;  RZout[7]       ; clk27      ; 4.195 ; 4.195 ; Rise       ; clk27                                      ;
;  RZout[8]       ; clk27      ; 4.516 ; 4.516 ; Rise       ; clk27                                      ;
;  RZout[9]       ; clk27      ; 4.548 ; 4.548 ; Rise       ; clk27                                      ;
;  RZout[10]      ; clk27      ; 4.623 ; 4.623 ; Rise       ; clk27                                      ;
;  RZout[11]      ; clk27      ; 4.554 ; 4.554 ; Rise       ; clk27                                      ;
;  RZout[12]      ; clk27      ; 4.223 ; 4.223 ; Rise       ; clk27                                      ;
;  RZout[13]      ; clk27      ; 4.312 ; 4.312 ; Rise       ; clk27                                      ;
;  RZout[14]      ; clk27      ; 4.086 ; 4.086 ; Rise       ; clk27                                      ;
;  RZout[15]      ; clk27      ; 4.124 ; 4.124 ; Rise       ; clk27                                      ;
; V               ; clk27      ; 4.093 ; 4.093 ; Rise       ; clk27                                      ;
; Z               ; clk27      ; 4.213 ; 4.213 ; Rise       ; clk27                                      ;
; ma_select       ; clk27      ; 5.107 ; 5.107 ; Rise       ; clk27                                      ;
; mem_read        ; clk27      ; 4.360 ; 4.360 ; Rise       ; clk27                                      ;
; muxMA[*]        ; clk27      ; 4.638 ; 4.638 ; Rise       ; clk27                                      ;
;  muxMA[0]       ; clk27      ; 4.735 ; 4.735 ; Rise       ; clk27                                      ;
;  muxMA[1]       ; clk27      ; 4.797 ; 4.797 ; Rise       ; clk27                                      ;
;  muxMA[2]       ; clk27      ; 4.856 ; 4.856 ; Rise       ; clk27                                      ;
;  muxMA[3]       ; clk27      ; 4.972 ; 4.972 ; Rise       ; clk27                                      ;
;  muxMA[4]       ; clk27      ; 5.632 ; 5.632 ; Rise       ; clk27                                      ;
;  muxMA[5]       ; clk27      ; 4.638 ; 4.638 ; Rise       ; clk27                                      ;
;  muxMA[6]       ; clk27      ; 5.294 ; 5.294 ; Rise       ; clk27                                      ;
;  muxMA[7]       ; clk27      ; 5.262 ; 5.262 ; Rise       ; clk27                                      ;
;  muxMA[8]       ; clk27      ; 5.519 ; 5.519 ; Rise       ; clk27                                      ;
;  muxMA[9]       ; clk27      ; 5.379 ; 5.379 ; Rise       ; clk27                                      ;
;  muxMA[10]      ; clk27      ; 5.118 ; 5.118 ; Rise       ; clk27                                      ;
;  muxMA[11]      ; clk27      ; 4.903 ; 4.903 ; Rise       ; clk27                                      ;
;  muxMA[12]      ; clk27      ; 4.714 ; 4.714 ; Rise       ; clk27                                      ;
;  muxMA[13]      ; clk27      ; 4.898 ; 4.898 ; Rise       ; clk27                                      ;
;  muxMA[14]      ; clk27      ; 4.809 ; 4.809 ; Rise       ; clk27                                      ;
;  muxMA[15]      ; clk27      ; 5.245 ; 5.245 ; Rise       ; clk27                                      ;
; muxMAout[*]     ; clk27      ; 4.668 ; 4.668 ; Rise       ; clk27                                      ;
;  muxMAout[0]    ; clk27      ; 4.705 ; 4.705 ; Rise       ; clk27                                      ;
;  muxMAout[1]    ; clk27      ; 4.797 ; 4.797 ; Rise       ; clk27                                      ;
;  muxMAout[2]    ; clk27      ; 4.886 ; 4.886 ; Rise       ; clk27                                      ;
;  muxMAout[3]    ; clk27      ; 4.952 ; 4.952 ; Rise       ; clk27                                      ;
;  muxMAout[4]    ; clk27      ; 5.632 ; 5.632 ; Rise       ; clk27                                      ;
;  muxMAout[5]    ; clk27      ; 4.668 ; 4.668 ; Rise       ; clk27                                      ;
;  muxMAout[6]    ; clk27      ; 5.294 ; 5.294 ; Rise       ; clk27                                      ;
;  muxMAout[7]    ; clk27      ; 5.272 ; 5.272 ; Rise       ; clk27                                      ;
;  muxMAout[8]    ; clk27      ; 5.620 ; 5.620 ; Rise       ; clk27                                      ;
;  muxMAout[9]    ; clk27      ; 5.379 ; 5.379 ; Rise       ; clk27                                      ;
;  muxMAout[10]   ; clk27      ; 5.239 ; 5.239 ; Rise       ; clk27                                      ;
;  muxMAout[11]   ; clk27      ; 4.943 ; 4.943 ; Rise       ; clk27                                      ;
;  muxMAout[12]   ; clk27      ; 4.714 ; 4.714 ; Rise       ; clk27                                      ;
;  muxMAout[13]   ; clk27      ; 4.868 ; 4.868 ; Rise       ; clk27                                      ;
;  muxMAout[14]   ; clk27      ; 4.789 ; 4.789 ; Rise       ; clk27                                      ;
;  muxMAout[15]   ; clk27      ; 5.245 ; 5.245 ; Rise       ; clk27                                      ;
; DataS[*]        ; clk27      ; 4.474 ; 4.474 ; Fall       ; clk27                                      ;
;  DataS[0]       ; clk27      ; 4.917 ; 4.917 ; Fall       ; clk27                                      ;
;  DataS[1]       ; clk27      ; 4.474 ; 4.474 ; Fall       ; clk27                                      ;
;  DataS[2]       ; clk27      ; 5.210 ; 5.210 ; Fall       ; clk27                                      ;
;  DataS[3]       ; clk27      ; 5.199 ; 5.199 ; Fall       ; clk27                                      ;
;  DataS[4]       ; clk27      ; 4.835 ; 4.835 ; Fall       ; clk27                                      ;
;  DataS[5]       ; clk27      ; 5.203 ; 5.203 ; Fall       ; clk27                                      ;
;  DataS[6]       ; clk27      ; 5.299 ; 5.299 ; Fall       ; clk27                                      ;
;  DataS[7]       ; clk27      ; 5.171 ; 5.171 ; Fall       ; clk27                                      ;
;  DataS[8]       ; clk27      ; 5.064 ; 5.064 ; Fall       ; clk27                                      ;
;  DataS[9]       ; clk27      ; 4.842 ; 4.842 ; Fall       ; clk27                                      ;
;  DataS[10]      ; clk27      ; 4.820 ; 4.820 ; Fall       ; clk27                                      ;
;  DataS[11]      ; clk27      ; 5.129 ; 5.129 ; Fall       ; clk27                                      ;
;  DataS[12]      ; clk27      ; 4.947 ; 4.947 ; Fall       ; clk27                                      ;
;  DataS[13]      ; clk27      ; 5.012 ; 5.012 ; Fall       ; clk27                                      ;
;  DataS[14]      ; clk27      ; 5.071 ; 5.071 ; Fall       ; clk27                                      ;
;  DataS[15]      ; clk27      ; 4.699 ; 4.699 ; Fall       ; clk27                                      ;
; DataT[*]        ; clk27      ; 4.503 ; 4.503 ; Fall       ; clk27                                      ;
;  DataT[0]       ; clk27      ; 4.785 ; 4.785 ; Fall       ; clk27                                      ;
;  DataT[1]       ; clk27      ; 4.675 ; 4.675 ; Fall       ; clk27                                      ;
;  DataT[2]       ; clk27      ; 4.689 ; 4.689 ; Fall       ; clk27                                      ;
;  DataT[3]       ; clk27      ; 5.066 ; 5.066 ; Fall       ; clk27                                      ;
;  DataT[4]       ; clk27      ; 4.769 ; 4.769 ; Fall       ; clk27                                      ;
;  DataT[5]       ; clk27      ; 4.987 ; 4.987 ; Fall       ; clk27                                      ;
;  DataT[6]       ; clk27      ; 5.097 ; 5.097 ; Fall       ; clk27                                      ;
;  DataT[7]       ; clk27      ; 4.604 ; 4.604 ; Fall       ; clk27                                      ;
;  DataT[8]       ; clk27      ; 5.069 ; 5.069 ; Fall       ; clk27                                      ;
;  DataT[9]       ; clk27      ; 4.503 ; 4.503 ; Fall       ; clk27                                      ;
;  DataT[10]      ; clk27      ; 4.637 ; 4.637 ; Fall       ; clk27                                      ;
;  DataT[11]      ; clk27      ; 4.796 ; 4.796 ; Fall       ; clk27                                      ;
;  DataT[12]      ; clk27      ; 4.714 ; 4.714 ; Fall       ; clk27                                      ;
;  DataT[13]      ; clk27      ; 4.734 ; 4.734 ; Fall       ; clk27                                      ;
;  DataT[14]      ; clk27      ; 4.547 ; 4.547 ; Fall       ; clk27                                      ;
;  DataT[15]      ; clk27      ; 4.796 ; 4.796 ; Fall       ; clk27                                      ;
; HEX0[*]         ; clk27      ; 8.032 ; 8.032 ; Fall       ; clk27                                      ;
;  HEX0[0]        ; clk27      ; 8.061 ; 8.061 ; Fall       ; clk27                                      ;
;  HEX0[1]        ; clk27      ; 8.032 ; 8.032 ; Fall       ; clk27                                      ;
;  HEX0[2]        ; clk27      ; 8.041 ; 8.041 ; Fall       ; clk27                                      ;
;  HEX0[3]        ; clk27      ; 8.068 ; 8.068 ; Fall       ; clk27                                      ;
;  HEX0[4]        ; clk27      ; 8.065 ; 8.065 ; Fall       ; clk27                                      ;
;  HEX0[5]        ; clk27      ; 8.057 ; 8.057 ; Fall       ; clk27                                      ;
;  HEX0[6]        ; clk27      ; 8.167 ; 8.167 ; Fall       ; clk27                                      ;
; HEX1[*]         ; clk27      ; 7.926 ; 7.926 ; Fall       ; clk27                                      ;
;  HEX1[0]        ; clk27      ; 8.059 ; 8.059 ; Fall       ; clk27                                      ;
;  HEX1[1]        ; clk27      ; 8.082 ; 8.082 ; Fall       ; clk27                                      ;
;  HEX1[2]        ; clk27      ; 7.926 ; 7.926 ; Fall       ; clk27                                      ;
;  HEX1[3]        ; clk27      ; 7.949 ; 7.949 ; Fall       ; clk27                                      ;
;  HEX1[4]        ; clk27      ; 8.074 ; 8.074 ; Fall       ; clk27                                      ;
;  HEX1[5]        ; clk27      ; 8.140 ; 8.140 ; Fall       ; clk27                                      ;
;  HEX1[6]        ; clk27      ; 8.103 ; 8.103 ; Fall       ; clk27                                      ;
; HEX2[*]         ; clk27      ; 7.850 ; 7.850 ; Fall       ; clk27                                      ;
;  HEX2[0]        ; clk27      ; 8.005 ; 8.005 ; Fall       ; clk27                                      ;
;  HEX2[1]        ; clk27      ; 7.850 ; 7.850 ; Fall       ; clk27                                      ;
;  HEX2[2]        ; clk27      ; 7.867 ; 7.867 ; Fall       ; clk27                                      ;
;  HEX2[3]        ; clk27      ; 7.900 ; 7.900 ; Fall       ; clk27                                      ;
;  HEX2[4]        ; clk27      ; 7.874 ; 7.874 ; Fall       ; clk27                                      ;
;  HEX2[5]        ; clk27      ; 7.851 ; 7.851 ; Fall       ; clk27                                      ;
;  HEX2[6]        ; clk27      ; 7.864 ; 7.864 ; Fall       ; clk27                                      ;
; HEX3[*]         ; clk27      ; 7.643 ; 7.643 ; Fall       ; clk27                                      ;
;  HEX3[0]        ; clk27      ; 7.711 ; 7.711 ; Fall       ; clk27                                      ;
;  HEX3[1]        ; clk27      ; 7.666 ; 7.666 ; Fall       ; clk27                                      ;
;  HEX3[2]        ; clk27      ; 7.643 ; 7.643 ; Fall       ; clk27                                      ;
;  HEX3[3]        ; clk27      ; 7.667 ; 7.667 ; Fall       ; clk27                                      ;
;  HEX3[4]        ; clk27      ; 7.643 ; 7.643 ; Fall       ; clk27                                      ;
;  HEX3[5]        ; clk27      ; 7.844 ; 7.844 ; Fall       ; clk27                                      ;
;  HEX3[6]        ; clk27      ; 7.746 ; 7.746 ; Fall       ; clk27                                      ;
; LEDG[*]         ; clk27      ; 7.997 ; 7.997 ; Fall       ; clk27                                      ;
;  LEDG[0]        ; clk27      ; 8.021 ; 8.021 ; Fall       ; clk27                                      ;
;  LEDG[1]        ; clk27      ; 8.018 ; 8.018 ; Fall       ; clk27                                      ;
;  LEDG[2]        ; clk27      ; 7.997 ; 7.997 ; Fall       ; clk27                                      ;
;  LEDG[3]        ; clk27      ; 8.099 ; 8.099 ; Fall       ; clk27                                      ;
;  LEDG[4]        ; clk27      ; 8.038 ; 8.038 ; Fall       ; clk27                                      ;
;  LEDG[5]        ; clk27      ; 8.027 ; 8.027 ; Fall       ; clk27                                      ;
;  LEDG[6]        ; clk27      ; 8.116 ; 8.116 ; Fall       ; clk27                                      ;
;  LEDG[7]        ; clk27      ; 8.060 ; 8.060 ; Fall       ; clk27                                      ;
; LEDR[*]         ; clk27      ; 8.034 ; 8.034 ; Fall       ; clk27                                      ;
;  LEDR[0]        ; clk27      ; 8.067 ; 8.067 ; Fall       ; clk27                                      ;
;  LEDR[1]        ; clk27      ; 8.064 ; 8.064 ; Fall       ; clk27                                      ;
;  LEDR[2]        ; clk27      ; 8.034 ; 8.034 ; Fall       ; clk27                                      ;
;  LEDR[3]        ; clk27      ; 8.035 ; 8.035 ; Fall       ; clk27                                      ;
;  LEDR[4]        ; clk27      ; 8.055 ; 8.055 ; Fall       ; clk27                                      ;
;  LEDR[5]        ; clk27      ; 8.151 ; 8.151 ; Fall       ; clk27                                      ;
;  LEDR[6]        ; clk27      ; 8.045 ; 8.045 ; Fall       ; clk27                                      ;
;  LEDR[7]        ; clk27      ; 8.234 ; 8.234 ; Fall       ; clk27                                      ;
;  LEDR[8]        ; clk27      ; 8.942 ; 8.942 ; Fall       ; clk27                                      ;
;  LEDR[9]        ; clk27      ; 8.753 ; 8.753 ; Fall       ; clk27                                      ;
; MemDataOut[*]   ; clk27      ; 5.715 ; 5.715 ; Fall       ; clk27                                      ;
;  MemDataOut[0]  ; clk27      ; 5.733 ; 5.733 ; Fall       ; clk27                                      ;
;  MemDataOut[1]  ; clk27      ; 5.717 ; 5.717 ; Fall       ; clk27                                      ;
;  MemDataOut[2]  ; clk27      ; 5.740 ; 5.740 ; Fall       ; clk27                                      ;
;  MemDataOut[3]  ; clk27      ; 5.715 ; 5.715 ; Fall       ; clk27                                      ;
;  MemDataOut[4]  ; clk27      ; 5.936 ; 5.936 ; Fall       ; clk27                                      ;
;  MemDataOut[5]  ; clk27      ; 5.857 ; 5.857 ; Fall       ; clk27                                      ;
;  MemDataOut[6]  ; clk27      ; 5.909 ; 5.909 ; Fall       ; clk27                                      ;
;  MemDataOut[7]  ; clk27      ; 5.821 ; 5.821 ; Fall       ; clk27                                      ;
;  MemDataOut[8]  ; clk27      ; 6.053 ; 6.053 ; Fall       ; clk27                                      ;
;  MemDataOut[9]  ; clk27      ; 6.019 ; 6.019 ; Fall       ; clk27                                      ;
;  MemDataOut[10] ; clk27      ; 5.895 ; 5.895 ; Fall       ; clk27                                      ;
;  MemDataOut[11] ; clk27      ; 5.842 ; 5.842 ; Fall       ; clk27                                      ;
;  MemDataOut[12] ; clk27      ; 6.016 ; 6.016 ; Fall       ; clk27                                      ;
;  MemDataOut[13] ; clk27      ; 5.927 ; 5.927 ; Fall       ; clk27                                      ;
;  MemDataOut[14] ; clk27      ; 5.829 ; 5.829 ; Fall       ; clk27                                      ;
;  MemDataOut[15] ; clk27      ; 5.917 ; 5.917 ; Fall       ; clk27                                      ;
;  MemDataOut[16] ; clk27      ; 5.786 ; 5.786 ; Fall       ; clk27                                      ;
;  MemDataOut[17] ; clk27      ; 5.730 ; 5.730 ; Fall       ; clk27                                      ;
;  MemDataOut[18] ; clk27      ; 6.052 ; 6.052 ; Fall       ; clk27                                      ;
;  MemDataOut[19] ; clk27      ; 5.825 ; 5.825 ; Fall       ; clk27                                      ;
;  MemDataOut[20] ; clk27      ; 5.920 ; 5.920 ; Fall       ; clk27                                      ;
;  MemDataOut[21] ; clk27      ; 5.859 ; 5.859 ; Fall       ; clk27                                      ;
;  MemDataOut[22] ; clk27      ; 6.008 ; 6.008 ; Fall       ; clk27                                      ;
;  MemDataOut[23] ; clk27      ; 5.921 ; 5.921 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 5.431 ; 5.431 ; Fall       ; clk27                                      ;
;  VGA_B[0]       ; clk27      ; 5.684 ; 5.684 ; Fall       ; clk27                                      ;
;  VGA_B[1]       ; clk27      ; 5.431 ; 5.431 ; Fall       ; clk27                                      ;
;  VGA_B[2]       ; clk27      ; 5.451 ; 5.451 ; Fall       ; clk27                                      ;
;  VGA_B[3]       ; clk27      ; 5.654 ; 5.654 ; Fall       ; clk27                                      ;
; VGA_G[*]        ; clk27      ; 5.341 ; 5.341 ; Fall       ; clk27                                      ;
;  VGA_G[0]       ; clk27      ; 5.799 ; 5.799 ; Fall       ; clk27                                      ;
;  VGA_G[1]       ; clk27      ; 5.341 ; 5.341 ; Fall       ; clk27                                      ;
;  VGA_G[2]       ; clk27      ; 5.341 ; 5.341 ; Fall       ; clk27                                      ;
;  VGA_G[3]       ; clk27      ; 5.371 ; 5.371 ; Fall       ; clk27                                      ;
; VGA_R[*]        ; clk27      ; 5.268 ; 5.268 ; Fall       ; clk27                                      ;
;  VGA_R[0]       ; clk27      ; 5.268 ; 5.268 ; Fall       ; clk27                                      ;
;  VGA_R[1]       ; clk27      ; 5.268 ; 5.268 ; Fall       ; clk27                                      ;
;  VGA_R[2]       ; clk27      ; 5.268 ; 5.268 ; Fall       ; clk27                                      ;
;  VGA_R[3]       ; clk27      ; 5.268 ; 5.268 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 3.299 ; 3.299 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[0]       ; clk27      ; 3.552 ; 3.552 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[1]       ; clk27      ; 3.299 ; 3.299 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[2]       ; clk27      ; 3.319 ; 3.319 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[3]       ; clk27      ; 3.522 ; 3.522 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_G[*]        ; clk27      ; 3.277 ; 3.277 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[0]       ; clk27      ; 3.735 ; 3.735 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[1]       ; clk27      ; 3.277 ; 3.277 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[2]       ; clk27      ; 3.277 ; 3.277 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[3]       ; clk27      ; 3.307 ; 3.307 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_HSYNC       ; clk27      ; 2.485 ; 2.485 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_R[*]        ; clk27      ; 3.131 ; 3.131 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[0]       ; clk27      ; 3.131 ; 3.131 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[1]       ; clk27      ; 3.131 ; 3.131 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[2]       ; clk27      ; 3.131 ; 3.131 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[3]       ; clk27      ; 3.131 ; 3.131 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_VSYNC       ; clk27      ; 2.650 ; 2.650 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                        ;
+---------------------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                                       ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                            ; -93.883   ; 0.017 ; N/A      ; N/A     ; 16.018              ;
;  clk27                                      ; -93.883   ; 0.017 ; N/A      ; N/A     ; 16.018              ;
;  inst22|divider|altpll_component|pll|clk[0] ; -4.887    ; 0.329 ; N/A      ; N/A     ; 17.918              ;
; Design-wide TNS                             ; -5638.477 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk27                                      ; -4594.483 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  inst22|divider|altpll_component|pll|clk[0] ; -1043.994 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------+-----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; Reset     ; clk27      ; 134.889 ; 134.889 ; Rise       ; clk27           ;
; SW[*]     ; clk27      ; 0.728   ; 0.728   ; Fall       ; clk27           ;
;  SW[0]    ; clk27      ; 0.188   ; 0.188   ; Fall       ; clk27           ;
;  SW[1]    ; clk27      ; 0.574   ; 0.574   ; Fall       ; clk27           ;
;  SW[2]    ; clk27      ; 0.153   ; 0.153   ; Fall       ; clk27           ;
;  SW[3]    ; clk27      ; 0.717   ; 0.717   ; Fall       ; clk27           ;
;  SW[4]    ; clk27      ; 0.526   ; 0.526   ; Fall       ; clk27           ;
;  SW[5]    ; clk27      ; 0.592   ; 0.592   ; Fall       ; clk27           ;
;  SW[6]    ; clk27      ; 0.728   ; 0.728   ; Fall       ; clk27           ;
;  SW[7]    ; clk27      ; -0.189  ; -0.189  ; Fall       ; clk27           ;
;  SW[8]    ; clk27      ; -0.166  ; -0.166  ; Fall       ; clk27           ;
;  SW[9]    ; clk27      ; -0.167  ; -0.167  ; Fall       ; clk27           ;
; key[*]    ; clk27      ; 4.641   ; 4.641   ; Fall       ; clk27           ;
;  key[0]   ; clk27      ; 3.588   ; 3.588   ; Fall       ; clk27           ;
;  key[1]   ; clk27      ; 4.075   ; 4.075   ; Fall       ; clk27           ;
;  key[2]   ; clk27      ; 4.304   ; 4.304   ; Fall       ; clk27           ;
;  key[3]   ; clk27      ; 4.641   ; 4.641   ; Fall       ; clk27           ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Reset     ; clk27      ; -3.406 ; -3.406 ; Rise       ; clk27           ;
; SW[*]     ; clk27      ; 0.509  ; 0.509  ; Fall       ; clk27           ;
;  SW[0]    ; clk27      ; 0.263  ; 0.263  ; Fall       ; clk27           ;
;  SW[1]    ; clk27      ; 0.078  ; 0.078  ; Fall       ; clk27           ;
;  SW[2]    ; clk27      ; 0.330  ; 0.330  ; Fall       ; clk27           ;
;  SW[3]    ; clk27      ; -0.029 ; -0.029 ; Fall       ; clk27           ;
;  SW[4]    ; clk27      ; 0.077  ; 0.077  ; Fall       ; clk27           ;
;  SW[5]    ; clk27      ; 0.038  ; 0.038  ; Fall       ; clk27           ;
;  SW[6]    ; clk27      ; -0.050 ; -0.050 ; Fall       ; clk27           ;
;  SW[7]    ; clk27      ; 0.509  ; 0.509  ; Fall       ; clk27           ;
;  SW[8]    ; clk27      ; 0.487  ; 0.487  ; Fall       ; clk27           ;
;  SW[9]    ; clk27      ; 0.489  ; 0.489  ; Fall       ; clk27           ;
; key[*]    ; clk27      ; -1.883 ; -1.883 ; Fall       ; clk27           ;
;  key[0]   ; clk27      ; -1.883 ; -1.883 ; Fall       ; clk27           ;
;  key[1]   ; clk27      ; -2.126 ; -2.126 ; Fall       ; clk27           ;
;  key[2]   ; clk27      ; -2.227 ; -2.227 ; Fall       ; clk27           ;
;  key[3]   ; clk27      ; -2.453 ; -2.453 ; Fall       ; clk27           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+
; Address[*]      ; clk27      ; 8.138  ; 8.138  ; Rise       ; clk27                                      ;
;  Address[0]     ; clk27      ; 7.588  ; 7.588  ; Rise       ; clk27                                      ;
;  Address[1]     ; clk27      ; 7.688  ; 7.688  ; Rise       ; clk27                                      ;
;  Address[2]     ; clk27      ; 8.138  ; 8.138  ; Rise       ; clk27                                      ;
;  Address[3]     ; clk27      ; 7.656  ; 7.656  ; Rise       ; clk27                                      ;
;  Address[4]     ; clk27      ; 7.408  ; 7.408  ; Rise       ; clk27                                      ;
;  Address[5]     ; clk27      ; 8.075  ; 8.075  ; Rise       ; clk27                                      ;
;  Address[6]     ; clk27      ; 7.940  ; 7.940  ; Rise       ; clk27                                      ;
;  Address[7]     ; clk27      ; 7.025  ; 7.025  ; Rise       ; clk27                                      ;
;  Address[8]     ; clk27      ; 7.393  ; 7.393  ; Rise       ; clk27                                      ;
;  Address[9]     ; clk27      ; 7.706  ; 7.706  ; Rise       ; clk27                                      ;
;  Address[10]    ; clk27      ; 6.918  ; 6.918  ; Rise       ; clk27                                      ;
;  Address[11]    ; clk27      ; 7.371  ; 7.371  ; Rise       ; clk27                                      ;
;  Address[12]    ; clk27      ; 6.639  ; 6.639  ; Rise       ; clk27                                      ;
;  Address[13]    ; clk27      ; 6.448  ; 6.448  ; Rise       ; clk27                                      ;
;  Address[14]    ; clk27      ; 7.146  ; 7.146  ; Rise       ; clk27                                      ;
;  Address[15]    ; clk27      ; 6.660  ; 6.660  ; Rise       ; clk27                                      ;
; C               ; clk27      ; 7.847  ; 7.847  ; Rise       ; clk27                                      ;
; DataS[*]        ; clk27      ; 14.945 ; 14.945 ; Rise       ; clk27                                      ;
;  DataS[0]       ; clk27      ; 14.901 ; 14.901 ; Rise       ; clk27                                      ;
;  DataS[1]       ; clk27      ; 13.428 ; 13.428 ; Rise       ; clk27                                      ;
;  DataS[2]       ; clk27      ; 14.945 ; 14.945 ; Rise       ; clk27                                      ;
;  DataS[3]       ; clk27      ; 14.180 ; 14.180 ; Rise       ; clk27                                      ;
;  DataS[4]       ; clk27      ; 13.930 ; 13.930 ; Rise       ; clk27                                      ;
;  DataS[5]       ; clk27      ; 14.154 ; 14.154 ; Rise       ; clk27                                      ;
;  DataS[6]       ; clk27      ; 14.598 ; 14.598 ; Rise       ; clk27                                      ;
;  DataS[7]       ; clk27      ; 14.476 ; 14.476 ; Rise       ; clk27                                      ;
;  DataS[8]       ; clk27      ; 14.246 ; 14.246 ; Rise       ; clk27                                      ;
;  DataS[9]       ; clk27      ; 14.728 ; 14.728 ; Rise       ; clk27                                      ;
;  DataS[10]      ; clk27      ; 13.887 ; 13.887 ; Rise       ; clk27                                      ;
;  DataS[11]      ; clk27      ; 14.714 ; 14.714 ; Rise       ; clk27                                      ;
;  DataS[12]      ; clk27      ; 13.191 ; 13.191 ; Rise       ; clk27                                      ;
;  DataS[13]      ; clk27      ; 14.380 ; 14.380 ; Rise       ; clk27                                      ;
;  DataS[14]      ; clk27      ; 13.932 ; 13.932 ; Rise       ; clk27                                      ;
;  DataS[15]      ; clk27      ; 13.481 ; 13.481 ; Rise       ; clk27                                      ;
; DataT[*]        ; clk27      ; 14.201 ; 14.201 ; Rise       ; clk27                                      ;
;  DataT[0]       ; clk27      ; 13.646 ; 13.646 ; Rise       ; clk27                                      ;
;  DataT[1]       ; clk27      ; 12.484 ; 12.484 ; Rise       ; clk27                                      ;
;  DataT[2]       ; clk27      ; 13.116 ; 13.116 ; Rise       ; clk27                                      ;
;  DataT[3]       ; clk27      ; 13.885 ; 13.885 ; Rise       ; clk27                                      ;
;  DataT[4]       ; clk27      ; 13.499 ; 13.499 ; Rise       ; clk27                                      ;
;  DataT[5]       ; clk27      ; 13.350 ; 13.350 ; Rise       ; clk27                                      ;
;  DataT[6]       ; clk27      ; 14.201 ; 14.201 ; Rise       ; clk27                                      ;
;  DataT[7]       ; clk27      ; 13.587 ; 13.587 ; Rise       ; clk27                                      ;
;  DataT[8]       ; clk27      ; 13.821 ; 13.821 ; Rise       ; clk27                                      ;
;  DataT[9]       ; clk27      ; 11.806 ; 11.806 ; Rise       ; clk27                                      ;
;  DataT[10]      ; clk27      ; 12.635 ; 12.635 ; Rise       ; clk27                                      ;
;  DataT[11]      ; clk27      ; 12.684 ; 12.684 ; Rise       ; clk27                                      ;
;  DataT[12]      ; clk27      ; 12.900 ; 12.900 ; Rise       ; clk27                                      ;
;  DataT[13]      ; clk27      ; 13.507 ; 13.507 ; Rise       ; clk27                                      ;
;  DataT[14]      ; clk27      ; 12.643 ; 12.643 ; Rise       ; clk27                                      ;
;  DataT[15]      ; clk27      ; 12.305 ; 12.305 ; Rise       ; clk27                                      ;
; IRout[*]        ; clk27      ; 9.111  ; 9.111  ; Rise       ; clk27                                      ;
;  IRout[0]       ; clk27      ; 7.465  ; 7.465  ; Rise       ; clk27                                      ;
;  IRout[1]       ; clk27      ; 7.281  ; 7.281  ; Rise       ; clk27                                      ;
;  IRout[2]       ; clk27      ; 7.960  ; 7.960  ; Rise       ; clk27                                      ;
;  IRout[3]       ; clk27      ; 7.030  ; 7.030  ; Rise       ; clk27                                      ;
;  IRout[4]       ; clk27      ; 8.074  ; 8.074  ; Rise       ; clk27                                      ;
;  IRout[5]       ; clk27      ; 7.956  ; 7.956  ; Rise       ; clk27                                      ;
;  IRout[6]       ; clk27      ; 6.541  ; 6.541  ; Rise       ; clk27                                      ;
;  IRout[7]       ; clk27      ; 6.512  ; 6.512  ; Rise       ; clk27                                      ;
;  IRout[8]       ; clk27      ; 8.313  ; 8.313  ; Rise       ; clk27                                      ;
;  IRout[9]       ; clk27      ; 8.160  ; 8.160  ; Rise       ; clk27                                      ;
;  IRout[10]      ; clk27      ; 7.435  ; 7.435  ; Rise       ; clk27                                      ;
;  IRout[11]      ; clk27      ; 6.951  ; 6.951  ; Rise       ; clk27                                      ;
;  IRout[12]      ; clk27      ; 8.682  ; 8.682  ; Rise       ; clk27                                      ;
;  IRout[13]      ; clk27      ; 9.111  ; 9.111  ; Rise       ; clk27                                      ;
;  IRout[14]      ; clk27      ; 6.949  ; 6.949  ; Rise       ; clk27                                      ;
;  IRout[15]      ; clk27      ; 8.501  ; 8.501  ; Rise       ; clk27                                      ;
;  IRout[16]      ; clk27      ; 8.666  ; 8.666  ; Rise       ; clk27                                      ;
;  IRout[17]      ; clk27      ; 7.883  ; 7.883  ; Rise       ; clk27                                      ;
;  IRout[18]      ; clk27      ; 7.859  ; 7.859  ; Rise       ; clk27                                      ;
;  IRout[19]      ; clk27      ; 8.271  ; 8.271  ; Rise       ; clk27                                      ;
;  IRout[20]      ; clk27      ; 8.247  ; 8.247  ; Rise       ; clk27                                      ;
;  IRout[21]      ; clk27      ; 8.462  ; 8.462  ; Rise       ; clk27                                      ;
;  IRout[22]      ; clk27      ; 7.649  ; 7.649  ; Rise       ; clk27                                      ;
;  IRout[23]      ; clk27      ; 8.006  ; 8.006  ; Rise       ; clk27                                      ;
; N               ; clk27      ; 8.383  ; 8.383  ; Rise       ; clk27                                      ;
; RMout[*]        ; clk27      ; 9.850  ; 9.850  ; Rise       ; clk27                                      ;
;  RMout[0]       ; clk27      ; 9.136  ; 9.136  ; Rise       ; clk27                                      ;
;  RMout[1]       ; clk27      ; 9.028  ; 9.028  ; Rise       ; clk27                                      ;
;  RMout[2]       ; clk27      ; 8.073  ; 8.073  ; Rise       ; clk27                                      ;
;  RMout[3]       ; clk27      ; 7.872  ; 7.872  ; Rise       ; clk27                                      ;
;  RMout[4]       ; clk27      ; 9.269  ; 9.269  ; Rise       ; clk27                                      ;
;  RMout[5]       ; clk27      ; 8.980  ; 8.980  ; Rise       ; clk27                                      ;
;  RMout[6]       ; clk27      ; 9.850  ; 9.850  ; Rise       ; clk27                                      ;
;  RMout[7]       ; clk27      ; 7.801  ; 7.801  ; Rise       ; clk27                                      ;
;  RMout[8]       ; clk27      ; 8.259  ; 8.259  ; Rise       ; clk27                                      ;
;  RMout[9]       ; clk27      ; 7.537  ; 7.537  ; Rise       ; clk27                                      ;
;  RMout[10]      ; clk27      ; 7.388  ; 7.388  ; Rise       ; clk27                                      ;
;  RMout[11]      ; clk27      ; 7.377  ; 7.377  ; Rise       ; clk27                                      ;
;  RMout[12]      ; clk27      ; 7.563  ; 7.563  ; Rise       ; clk27                                      ;
;  RMout[13]      ; clk27      ; 7.824  ; 7.824  ; Rise       ; clk27                                      ;
;  RMout[14]      ; clk27      ; 7.323  ; 7.323  ; Rise       ; clk27                                      ;
;  RMout[15]      ; clk27      ; 7.106  ; 7.106  ; Rise       ; clk27                                      ;
; RYout[*]        ; clk27      ; 7.668  ; 7.668  ; Rise       ; clk27                                      ;
;  RYout[0]       ; clk27      ; 6.845  ; 6.845  ; Rise       ; clk27                                      ;
;  RYout[1]       ; clk27      ; 7.668  ; 7.668  ; Rise       ; clk27                                      ;
;  RYout[2]       ; clk27      ; 7.150  ; 7.150  ; Rise       ; clk27                                      ;
;  RYout[3]       ; clk27      ; 7.134  ; 7.134  ; Rise       ; clk27                                      ;
;  RYout[4]       ; clk27      ; 7.148  ; 7.148  ; Rise       ; clk27                                      ;
;  RYout[5]       ; clk27      ; 7.308  ; 7.308  ; Rise       ; clk27                                      ;
;  RYout[6]       ; clk27      ; 7.249  ; 7.249  ; Rise       ; clk27                                      ;
;  RYout[7]       ; clk27      ; 6.864  ; 6.864  ; Rise       ; clk27                                      ;
;  RYout[8]       ; clk27      ; 6.927  ; 6.927  ; Rise       ; clk27                                      ;
;  RYout[9]       ; clk27      ; 7.110  ; 7.110  ; Rise       ; clk27                                      ;
;  RYout[10]      ; clk27      ; 6.879  ; 6.879  ; Rise       ; clk27                                      ;
;  RYout[11]      ; clk27      ; 6.924  ; 6.924  ; Rise       ; clk27                                      ;
;  RYout[12]      ; clk27      ; 6.433  ; 6.433  ; Rise       ; clk27                                      ;
;  RYout[13]      ; clk27      ; 6.880  ; 6.880  ; Rise       ; clk27                                      ;
;  RYout[14]      ; clk27      ; 6.617  ; 6.617  ; Rise       ; clk27                                      ;
;  RYout[15]      ; clk27      ; 6.399  ; 6.399  ; Rise       ; clk27                                      ;
; RZout[*]        ; clk27      ; 14.246 ; 14.246 ; Rise       ; clk27                                      ;
;  RZout[0]       ; clk27      ; 12.729 ; 12.729 ; Rise       ; clk27                                      ;
;  RZout[1]       ; clk27      ; 13.310 ; 13.310 ; Rise       ; clk27                                      ;
;  RZout[2]       ; clk27      ; 13.418 ; 13.418 ; Rise       ; clk27                                      ;
;  RZout[3]       ; clk27      ; 12.092 ; 12.092 ; Rise       ; clk27                                      ;
;  RZout[4]       ; clk27      ; 12.443 ; 12.443 ; Rise       ; clk27                                      ;
;  RZout[5]       ; clk27      ; 11.755 ; 11.755 ; Rise       ; clk27                                      ;
;  RZout[6]       ; clk27      ; 12.929 ; 12.929 ; Rise       ; clk27                                      ;
;  RZout[7]       ; clk27      ; 11.769 ; 11.769 ; Rise       ; clk27                                      ;
;  RZout[8]       ; clk27      ; 13.134 ; 13.134 ; Rise       ; clk27                                      ;
;  RZout[9]       ; clk27      ; 11.608 ; 11.608 ; Rise       ; clk27                                      ;
;  RZout[10]      ; clk27      ; 14.246 ; 14.246 ; Rise       ; clk27                                      ;
;  RZout[11]      ; clk27      ; 12.072 ; 12.072 ; Rise       ; clk27                                      ;
;  RZout[12]      ; clk27      ; 13.632 ; 13.632 ; Rise       ; clk27                                      ;
;  RZout[13]      ; clk27      ; 13.509 ; 13.509 ; Rise       ; clk27                                      ;
;  RZout[14]      ; clk27      ; 13.037 ; 13.037 ; Rise       ; clk27                                      ;
;  RZout[15]      ; clk27      ; 12.998 ; 12.998 ; Rise       ; clk27                                      ;
; V               ; clk27      ; 7.368  ; 7.368  ; Rise       ; clk27                                      ;
; Z               ; clk27      ; 7.624  ; 7.624  ; Rise       ; clk27                                      ;
; ma_select       ; clk27      ; 9.607  ; 9.607  ; Rise       ; clk27                                      ;
; mem_read        ; clk27      ; 7.891  ; 7.891  ; Rise       ; clk27                                      ;
; muxMA[*]        ; clk27      ; 16.150 ; 16.150 ; Rise       ; clk27                                      ;
;  muxMA[0]       ; clk27      ; 13.606 ; 13.606 ; Rise       ; clk27                                      ;
;  muxMA[1]       ; clk27      ; 14.083 ; 14.083 ; Rise       ; clk27                                      ;
;  muxMA[2]       ; clk27      ; 14.574 ; 14.574 ; Rise       ; clk27                                      ;
;  muxMA[3]       ; clk27      ; 13.817 ; 13.817 ; Rise       ; clk27                                      ;
;  muxMA[4]       ; clk27      ; 15.213 ; 15.213 ; Rise       ; clk27                                      ;
;  muxMA[5]       ; clk27      ; 13.161 ; 13.161 ; Rise       ; clk27                                      ;
;  muxMA[6]       ; clk27      ; 16.150 ; 16.150 ; Rise       ; clk27                                      ;
;  muxMA[7]       ; clk27      ; 14.249 ; 14.249 ; Rise       ; clk27                                      ;
;  muxMA[8]       ; clk27      ; 15.988 ; 15.988 ; Rise       ; clk27                                      ;
;  muxMA[9]       ; clk27      ; 14.852 ; 14.852 ; Rise       ; clk27                                      ;
;  muxMA[10]      ; clk27      ; 15.837 ; 15.837 ; Rise       ; clk27                                      ;
;  muxMA[11]      ; clk27      ; 13.160 ; 13.160 ; Rise       ; clk27                                      ;
;  muxMA[12]      ; clk27      ; 14.725 ; 14.725 ; Rise       ; clk27                                      ;
;  muxMA[13]      ; clk27      ; 14.759 ; 14.759 ; Rise       ; clk27                                      ;
;  muxMA[14]      ; clk27      ; 14.809 ; 14.809 ; Rise       ; clk27                                      ;
;  muxMA[15]      ; clk27      ; 15.416 ; 15.416 ; Rise       ; clk27                                      ;
; muxMAout[*]     ; clk27      ; 16.208 ; 16.208 ; Rise       ; clk27                                      ;
;  muxMAout[0]    ; clk27      ; 13.576 ; 13.576 ; Rise       ; clk27                                      ;
;  muxMAout[1]    ; clk27      ; 14.083 ; 14.083 ; Rise       ; clk27                                      ;
;  muxMAout[2]    ; clk27      ; 14.604 ; 14.604 ; Rise       ; clk27                                      ;
;  muxMAout[3]    ; clk27      ; 13.797 ; 13.797 ; Rise       ; clk27                                      ;
;  muxMAout[4]    ; clk27      ; 15.213 ; 15.213 ; Rise       ; clk27                                      ;
;  muxMAout[5]    ; clk27      ; 13.191 ; 13.191 ; Rise       ; clk27                                      ;
;  muxMAout[6]    ; clk27      ; 16.150 ; 16.150 ; Rise       ; clk27                                      ;
;  muxMAout[7]    ; clk27      ; 14.259 ; 14.259 ; Rise       ; clk27                                      ;
;  muxMAout[8]    ; clk27      ; 16.208 ; 16.208 ; Rise       ; clk27                                      ;
;  muxMAout[9]    ; clk27      ; 14.852 ; 14.852 ; Rise       ; clk27                                      ;
;  muxMAout[10]   ; clk27      ; 16.070 ; 16.070 ; Rise       ; clk27                                      ;
;  muxMAout[11]   ; clk27      ; 13.200 ; 13.200 ; Rise       ; clk27                                      ;
;  muxMAout[12]   ; clk27      ; 14.725 ; 14.725 ; Rise       ; clk27                                      ;
;  muxMAout[13]   ; clk27      ; 14.729 ; 14.729 ; Rise       ; clk27                                      ;
;  muxMAout[14]   ; clk27      ; 14.789 ; 14.789 ; Rise       ; clk27                                      ;
;  muxMAout[15]   ; clk27      ; 15.416 ; 15.416 ; Rise       ; clk27                                      ;
; DataS[*]        ; clk27      ; 13.283 ; 13.283 ; Fall       ; clk27                                      ;
;  DataS[0]       ; clk27      ; 13.128 ; 13.128 ; Fall       ; clk27                                      ;
;  DataS[1]       ; clk27      ; 11.619 ; 11.619 ; Fall       ; clk27                                      ;
;  DataS[2]       ; clk27      ; 13.185 ; 13.185 ; Fall       ; clk27                                      ;
;  DataS[3]       ; clk27      ; 13.037 ; 13.037 ; Fall       ; clk27                                      ;
;  DataS[4]       ; clk27      ; 11.891 ; 11.891 ; Fall       ; clk27                                      ;
;  DataS[5]       ; clk27      ; 12.585 ; 12.585 ; Fall       ; clk27                                      ;
;  DataS[6]       ; clk27      ; 12.831 ; 12.831 ; Fall       ; clk27                                      ;
;  DataS[7]       ; clk27      ; 12.663 ; 12.663 ; Fall       ; clk27                                      ;
;  DataS[8]       ; clk27      ; 13.283 ; 13.283 ; Fall       ; clk27                                      ;
;  DataS[9]       ; clk27      ; 12.693 ; 12.693 ; Fall       ; clk27                                      ;
;  DataS[10]      ; clk27      ; 13.130 ; 13.130 ; Fall       ; clk27                                      ;
;  DataS[11]      ; clk27      ; 12.675 ; 12.675 ; Fall       ; clk27                                      ;
;  DataS[12]      ; clk27      ; 12.240 ; 12.240 ; Fall       ; clk27                                      ;
;  DataS[13]      ; clk27      ; 12.352 ; 12.352 ; Fall       ; clk27                                      ;
;  DataS[14]      ; clk27      ; 12.630 ; 12.630 ; Fall       ; clk27                                      ;
;  DataS[15]      ; clk27      ; 10.914 ; 10.914 ; Fall       ; clk27                                      ;
; DataT[*]        ; clk27      ; 13.353 ; 13.353 ; Fall       ; clk27                                      ;
;  DataT[0]       ; clk27      ; 11.972 ; 11.972 ; Fall       ; clk27                                      ;
;  DataT[1]       ; clk27      ; 10.853 ; 10.853 ; Fall       ; clk27                                      ;
;  DataT[2]       ; clk27      ; 12.028 ; 12.028 ; Fall       ; clk27                                      ;
;  DataT[3]       ; clk27      ; 13.061 ; 13.061 ; Fall       ; clk27                                      ;
;  DataT[4]       ; clk27      ; 12.409 ; 12.409 ; Fall       ; clk27                                      ;
;  DataT[5]       ; clk27      ; 12.522 ; 12.522 ; Fall       ; clk27                                      ;
;  DataT[6]       ; clk27      ; 12.936 ; 12.936 ; Fall       ; clk27                                      ;
;  DataT[7]       ; clk27      ; 12.332 ; 12.332 ; Fall       ; clk27                                      ;
;  DataT[8]       ; clk27      ; 13.353 ; 13.353 ; Fall       ; clk27                                      ;
;  DataT[9]       ; clk27      ; 10.982 ; 10.982 ; Fall       ; clk27                                      ;
;  DataT[10]      ; clk27      ; 11.955 ; 11.955 ; Fall       ; clk27                                      ;
;  DataT[11]      ; clk27      ; 11.712 ; 11.712 ; Fall       ; clk27                                      ;
;  DataT[12]      ; clk27      ; 12.202 ; 12.202 ; Fall       ; clk27                                      ;
;  DataT[13]      ; clk27      ; 12.332 ; 12.332 ; Fall       ; clk27                                      ;
;  DataT[14]      ; clk27      ; 11.134 ; 11.134 ; Fall       ; clk27                                      ;
;  DataT[15]      ; clk27      ; 11.143 ; 11.143 ; Fall       ; clk27                                      ;
; HEX0[*]         ; clk27      ; 15.605 ; 15.605 ; Fall       ; clk27                                      ;
;  HEX0[0]        ; clk27      ; 15.368 ; 15.368 ; Fall       ; clk27                                      ;
;  HEX0[1]        ; clk27      ; 15.339 ; 15.339 ; Fall       ; clk27                                      ;
;  HEX0[2]        ; clk27      ; 15.347 ; 15.347 ; Fall       ; clk27                                      ;
;  HEX0[3]        ; clk27      ; 15.378 ; 15.378 ; Fall       ; clk27                                      ;
;  HEX0[4]        ; clk27      ; 15.374 ; 15.374 ; Fall       ; clk27                                      ;
;  HEX0[5]        ; clk27      ; 15.365 ; 15.365 ; Fall       ; clk27                                      ;
;  HEX0[6]        ; clk27      ; 15.605 ; 15.605 ; Fall       ; clk27                                      ;
; HEX1[*]         ; clk27      ; 15.665 ; 15.665 ; Fall       ; clk27                                      ;
;  HEX1[0]        ; clk27      ; 15.352 ; 15.352 ; Fall       ; clk27                                      ;
;  HEX1[1]        ; clk27      ; 15.392 ; 15.392 ; Fall       ; clk27                                      ;
;  HEX1[2]        ; clk27      ; 15.181 ; 15.181 ; Fall       ; clk27                                      ;
;  HEX1[3]        ; clk27      ; 15.221 ; 15.221 ; Fall       ; clk27                                      ;
;  HEX1[4]        ; clk27      ; 15.484 ; 15.484 ; Fall       ; clk27                                      ;
;  HEX1[5]        ; clk27      ; 15.665 ; 15.665 ; Fall       ; clk27                                      ;
;  HEX1[6]        ; clk27      ; 15.540 ; 15.540 ; Fall       ; clk27                                      ;
; HEX2[*]         ; clk27      ; 15.298 ; 15.298 ; Fall       ; clk27                                      ;
;  HEX2[0]        ; clk27      ; 15.298 ; 15.298 ; Fall       ; clk27                                      ;
;  HEX2[1]        ; clk27      ; 14.988 ; 14.988 ; Fall       ; clk27                                      ;
;  HEX2[2]        ; clk27      ; 14.988 ; 14.988 ; Fall       ; clk27                                      ;
;  HEX2[3]        ; clk27      ; 15.038 ; 15.038 ; Fall       ; clk27                                      ;
;  HEX2[4]        ; clk27      ; 15.011 ; 15.011 ; Fall       ; clk27                                      ;
;  HEX2[5]        ; clk27      ; 14.971 ; 14.971 ; Fall       ; clk27                                      ;
;  HEX2[6]        ; clk27      ; 15.001 ; 15.001 ; Fall       ; clk27                                      ;
; HEX3[*]         ; clk27      ; 15.163 ; 15.163 ; Fall       ; clk27                                      ;
;  HEX3[0]        ; clk27      ; 14.868 ; 14.868 ; Fall       ; clk27                                      ;
;  HEX3[1]        ; clk27      ; 14.727 ; 14.727 ; Fall       ; clk27                                      ;
;  HEX3[2]        ; clk27      ; 14.687 ; 14.687 ; Fall       ; clk27                                      ;
;  HEX3[3]        ; clk27      ; 14.730 ; 14.730 ; Fall       ; clk27                                      ;
;  HEX3[4]        ; clk27      ; 14.687 ; 14.687 ; Fall       ; clk27                                      ;
;  HEX3[5]        ; clk27      ; 15.163 ; 15.163 ; Fall       ; clk27                                      ;
;  HEX3[6]        ; clk27      ; 14.939 ; 14.939 ; Fall       ; clk27                                      ;
; LEDG[*]         ; clk27      ; 15.492 ; 15.492 ; Fall       ; clk27                                      ;
;  LEDG[0]        ; clk27      ; 15.279 ; 15.279 ; Fall       ; clk27                                      ;
;  LEDG[1]        ; clk27      ; 15.273 ; 15.273 ; Fall       ; clk27                                      ;
;  LEDG[2]        ; clk27      ; 15.252 ; 15.252 ; Fall       ; clk27                                      ;
;  LEDG[3]        ; clk27      ; 15.477 ; 15.477 ; Fall       ; clk27                                      ;
;  LEDG[4]        ; clk27      ; 15.294 ; 15.294 ; Fall       ; clk27                                      ;
;  LEDG[5]        ; clk27      ; 15.282 ; 15.282 ; Fall       ; clk27                                      ;
;  LEDG[6]        ; clk27      ; 15.492 ; 15.492 ; Fall       ; clk27                                      ;
;  LEDG[7]        ; clk27      ; 15.439 ; 15.439 ; Fall       ; clk27                                      ;
; LEDR[*]         ; clk27      ; 17.214 ; 17.214 ; Fall       ; clk27                                      ;
;  LEDR[0]        ; clk27      ; 15.317 ; 15.317 ; Fall       ; clk27                                      ;
;  LEDR[1]        ; clk27      ; 15.312 ; 15.312 ; Fall       ; clk27                                      ;
;  LEDR[2]        ; clk27      ; 15.281 ; 15.281 ; Fall       ; clk27                                      ;
;  LEDR[3]        ; clk27      ; 15.283 ; 15.283 ; Fall       ; clk27                                      ;
;  LEDR[4]        ; clk27      ; 15.302 ; 15.302 ; Fall       ; clk27                                      ;
;  LEDR[5]        ; clk27      ; 15.521 ; 15.521 ; Fall       ; clk27                                      ;
;  LEDR[6]        ; clk27      ; 15.293 ; 15.293 ; Fall       ; clk27                                      ;
;  LEDR[7]        ; clk27      ; 15.729 ; 15.729 ; Fall       ; clk27                                      ;
;  LEDR[8]        ; clk27      ; 17.214 ; 17.214 ; Fall       ; clk27                                      ;
;  LEDR[9]        ; clk27      ; 16.745 ; 16.745 ; Fall       ; clk27                                      ;
; MemDataOut[*]   ; clk27      ; 10.419 ; 10.419 ; Fall       ; clk27                                      ;
;  MemDataOut[0]  ; clk27      ; 9.844  ; 9.844  ; Fall       ; clk27                                      ;
;  MemDataOut[1]  ; clk27      ; 9.814  ; 9.814  ; Fall       ; clk27                                      ;
;  MemDataOut[2]  ; clk27      ; 9.848  ; 9.848  ; Fall       ; clk27                                      ;
;  MemDataOut[3]  ; clk27      ; 9.811  ; 9.811  ; Fall       ; clk27                                      ;
;  MemDataOut[4]  ; clk27      ; 10.113 ; 10.113 ; Fall       ; clk27                                      ;
;  MemDataOut[5]  ; clk27      ; 10.114 ; 10.114 ; Fall       ; clk27                                      ;
;  MemDataOut[6]  ; clk27      ; 10.077 ; 10.077 ; Fall       ; clk27                                      ;
;  MemDataOut[7]  ; clk27      ; 9.869  ; 9.869  ; Fall       ; clk27                                      ;
;  MemDataOut[8]  ; clk27      ; 10.378 ; 10.378 ; Fall       ; clk27                                      ;
;  MemDataOut[9]  ; clk27      ; 10.315 ; 10.315 ; Fall       ; clk27                                      ;
;  MemDataOut[10] ; clk27      ; 10.165 ; 10.165 ; Fall       ; clk27                                      ;
;  MemDataOut[11] ; clk27      ; 10.093 ; 10.093 ; Fall       ; clk27                                      ;
;  MemDataOut[12] ; clk27      ; 10.252 ; 10.252 ; Fall       ; clk27                                      ;
;  MemDataOut[13] ; clk27      ; 10.097 ; 10.097 ; Fall       ; clk27                                      ;
;  MemDataOut[14] ; clk27      ; 9.872  ; 9.872  ; Fall       ; clk27                                      ;
;  MemDataOut[15] ; clk27      ; 10.077 ; 10.077 ; Fall       ; clk27                                      ;
;  MemDataOut[16] ; clk27      ; 9.908  ; 9.908  ; Fall       ; clk27                                      ;
;  MemDataOut[17] ; clk27      ; 9.834  ; 9.834  ; Fall       ; clk27                                      ;
;  MemDataOut[18] ; clk27      ; 10.349 ; 10.349 ; Fall       ; clk27                                      ;
;  MemDataOut[19] ; clk27      ; 9.870  ; 9.870  ; Fall       ; clk27                                      ;
;  MemDataOut[20] ; clk27      ; 10.202 ; 10.202 ; Fall       ; clk27                                      ;
;  MemDataOut[21] ; clk27      ; 10.121 ; 10.121 ; Fall       ; clk27                                      ;
;  MemDataOut[22] ; clk27      ; 10.419 ; 10.419 ; Fall       ; clk27                                      ;
;  MemDataOut[23] ; clk27      ; 10.170 ; 10.170 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 10.651 ; 10.651 ; Fall       ; clk27                                      ;
;  VGA_B[0]       ; clk27      ; 10.651 ; 10.651 ; Fall       ; clk27                                      ;
;  VGA_B[1]       ; clk27      ; 10.116 ; 10.116 ; Fall       ; clk27                                      ;
;  VGA_B[2]       ; clk27      ; 10.136 ; 10.136 ; Fall       ; clk27                                      ;
;  VGA_B[3]       ; clk27      ; 10.621 ; 10.621 ; Fall       ; clk27                                      ;
; VGA_G[*]        ; clk27      ; 10.874 ; 10.874 ; Fall       ; clk27                                      ;
;  VGA_G[0]       ; clk27      ; 10.874 ; 10.874 ; Fall       ; clk27                                      ;
;  VGA_G[1]       ; clk27      ; 9.897  ; 9.897  ; Fall       ; clk27                                      ;
;  VGA_G[2]       ; clk27      ; 9.897  ; 9.897  ; Fall       ; clk27                                      ;
;  VGA_G[3]       ; clk27      ; 9.927  ; 9.927  ; Fall       ; clk27                                      ;
; VGA_R[*]        ; clk27      ; 9.708  ; 9.708  ; Fall       ; clk27                                      ;
;  VGA_R[0]       ; clk27      ; 9.708  ; 9.708  ; Fall       ; clk27                                      ;
;  VGA_R[1]       ; clk27      ; 9.708  ; 9.708  ; Fall       ; clk27                                      ;
;  VGA_R[2]       ; clk27      ; 9.708  ; 9.708  ; Fall       ; clk27                                      ;
;  VGA_R[3]       ; clk27      ; 9.708  ; 9.708  ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 11.866 ; 11.866 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[0]       ; clk27      ; 11.866 ; 11.866 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[1]       ; clk27      ; 11.331 ; 11.331 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[2]       ; clk27      ; 11.351 ; 11.351 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[3]       ; clk27      ; 11.836 ; 11.836 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_G[*]        ; clk27      ; 12.086 ; 12.086 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[0]       ; clk27      ; 12.086 ; 12.086 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[1]       ; clk27      ; 11.109 ; 11.109 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[2]       ; clk27      ; 11.109 ; 11.109 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[3]       ; clk27      ; 11.139 ; 11.139 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_HSYNC       ; clk27      ; 6.976  ; 6.976  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_R[*]        ; clk27      ; 11.304 ; 11.304 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[0]       ; clk27      ; 11.304 ; 11.304 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[1]       ; clk27      ; 11.304 ; 11.304 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[2]       ; clk27      ; 11.304 ; 11.304 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[3]       ; clk27      ; 11.304 ; 11.304 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_VSYNC       ; clk27      ; 6.508  ; 6.508  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+
; Address[*]      ; clk27      ; 3.452 ; 3.452 ; Rise       ; clk27                                      ;
;  Address[0]     ; clk27      ; 4.117 ; 4.117 ; Rise       ; clk27                                      ;
;  Address[1]     ; clk27      ; 4.236 ; 4.236 ; Rise       ; clk27                                      ;
;  Address[2]     ; clk27      ; 4.402 ; 4.402 ; Rise       ; clk27                                      ;
;  Address[3]     ; clk27      ; 4.236 ; 4.236 ; Rise       ; clk27                                      ;
;  Address[4]     ; clk27      ; 4.109 ; 4.109 ; Rise       ; clk27                                      ;
;  Address[5]     ; clk27      ; 4.412 ; 4.412 ; Rise       ; clk27                                      ;
;  Address[6]     ; clk27      ; 4.297 ; 4.297 ; Rise       ; clk27                                      ;
;  Address[7]     ; clk27      ; 3.939 ; 3.939 ; Rise       ; clk27                                      ;
;  Address[8]     ; clk27      ; 4.123 ; 4.123 ; Rise       ; clk27                                      ;
;  Address[9]     ; clk27      ; 4.261 ; 4.261 ; Rise       ; clk27                                      ;
;  Address[10]    ; clk27      ; 3.881 ; 3.881 ; Rise       ; clk27                                      ;
;  Address[11]    ; clk27      ; 4.085 ; 4.085 ; Rise       ; clk27                                      ;
;  Address[12]    ; clk27      ; 3.546 ; 3.546 ; Rise       ; clk27                                      ;
;  Address[13]    ; clk27      ; 3.452 ; 3.452 ; Rise       ; clk27                                      ;
;  Address[14]    ; clk27      ; 3.790 ; 3.790 ; Rise       ; clk27                                      ;
;  Address[15]    ; clk27      ; 3.556 ; 3.556 ; Rise       ; clk27                                      ;
; C               ; clk27      ; 4.357 ; 4.357 ; Rise       ; clk27                                      ;
; DataS[*]        ; clk27      ; 4.139 ; 4.139 ; Rise       ; clk27                                      ;
;  DataS[0]       ; clk27      ; 4.732 ; 4.732 ; Rise       ; clk27                                      ;
;  DataS[1]       ; clk27      ; 4.904 ; 4.904 ; Rise       ; clk27                                      ;
;  DataS[2]       ; clk27      ; 4.563 ; 4.563 ; Rise       ; clk27                                      ;
;  DataS[3]       ; clk27      ; 4.545 ; 4.545 ; Rise       ; clk27                                      ;
;  DataS[4]       ; clk27      ; 4.139 ; 4.139 ; Rise       ; clk27                                      ;
;  DataS[5]       ; clk27      ; 4.972 ; 4.972 ; Rise       ; clk27                                      ;
;  DataS[6]       ; clk27      ; 5.138 ; 5.138 ; Rise       ; clk27                                      ;
;  DataS[7]       ; clk27      ; 5.442 ; 5.442 ; Rise       ; clk27                                      ;
;  DataS[8]       ; clk27      ; 4.688 ; 4.688 ; Rise       ; clk27                                      ;
;  DataS[9]       ; clk27      ; 4.151 ; 4.151 ; Rise       ; clk27                                      ;
;  DataS[10]      ; clk27      ; 4.743 ; 4.743 ; Rise       ; clk27                                      ;
;  DataS[11]      ; clk27      ; 5.315 ; 5.315 ; Rise       ; clk27                                      ;
;  DataS[12]      ; clk27      ; 5.068 ; 5.068 ; Rise       ; clk27                                      ;
;  DataS[13]      ; clk27      ; 4.850 ; 4.850 ; Rise       ; clk27                                      ;
;  DataS[14]      ; clk27      ; 4.871 ; 4.871 ; Rise       ; clk27                                      ;
;  DataS[15]      ; clk27      ; 4.486 ; 4.486 ; Rise       ; clk27                                      ;
; DataT[*]        ; clk27      ; 4.511 ; 4.511 ; Rise       ; clk27                                      ;
;  DataT[0]       ; clk27      ; 4.820 ; 4.820 ; Rise       ; clk27                                      ;
;  DataT[1]       ; clk27      ; 4.519 ; 4.519 ; Rise       ; clk27                                      ;
;  DataT[2]       ; clk27      ; 4.584 ; 4.584 ; Rise       ; clk27                                      ;
;  DataT[3]       ; clk27      ; 4.966 ; 4.966 ; Rise       ; clk27                                      ;
;  DataT[4]       ; clk27      ; 4.805 ; 4.805 ; Rise       ; clk27                                      ;
;  DataT[5]       ; clk27      ; 4.880 ; 4.880 ; Rise       ; clk27                                      ;
;  DataT[6]       ; clk27      ; 5.009 ; 5.009 ; Rise       ; clk27                                      ;
;  DataT[7]       ; clk27      ; 4.912 ; 4.912 ; Rise       ; clk27                                      ;
;  DataT[8]       ; clk27      ; 4.966 ; 4.966 ; Rise       ; clk27                                      ;
;  DataT[9]       ; clk27      ; 4.642 ; 4.642 ; Rise       ; clk27                                      ;
;  DataT[10]      ; clk27      ; 4.624 ; 4.624 ; Rise       ; clk27                                      ;
;  DataT[11]      ; clk27      ; 4.553 ; 4.553 ; Rise       ; clk27                                      ;
;  DataT[12]      ; clk27      ; 4.743 ; 4.743 ; Rise       ; clk27                                      ;
;  DataT[13]      ; clk27      ; 4.527 ; 4.527 ; Rise       ; clk27                                      ;
;  DataT[14]      ; clk27      ; 4.511 ; 4.511 ; Rise       ; clk27                                      ;
;  DataT[15]      ; clk27      ; 4.932 ; 4.932 ; Rise       ; clk27                                      ;
; IRout[*]        ; clk27      ; 3.498 ; 3.498 ; Rise       ; clk27                                      ;
;  IRout[0]       ; clk27      ; 4.135 ; 4.135 ; Rise       ; clk27                                      ;
;  IRout[1]       ; clk27      ; 4.072 ; 4.072 ; Rise       ; clk27                                      ;
;  IRout[2]       ; clk27      ; 4.368 ; 4.368 ; Rise       ; clk27                                      ;
;  IRout[3]       ; clk27      ; 3.935 ; 3.935 ; Rise       ; clk27                                      ;
;  IRout[4]       ; clk27      ; 4.225 ; 4.225 ; Rise       ; clk27                                      ;
;  IRout[5]       ; clk27      ; 4.153 ; 4.153 ; Rise       ; clk27                                      ;
;  IRout[6]       ; clk27      ; 3.520 ; 3.520 ; Rise       ; clk27                                      ;
;  IRout[7]       ; clk27      ; 3.498 ; 3.498 ; Rise       ; clk27                                      ;
;  IRout[8]       ; clk27      ; 4.278 ; 4.278 ; Rise       ; clk27                                      ;
;  IRout[9]       ; clk27      ; 4.259 ; 4.259 ; Rise       ; clk27                                      ;
;  IRout[10]      ; clk27      ; 3.918 ; 3.918 ; Rise       ; clk27                                      ;
;  IRout[11]      ; clk27      ; 3.702 ; 3.702 ; Rise       ; clk27                                      ;
;  IRout[12]      ; clk27      ; 4.517 ; 4.517 ; Rise       ; clk27                                      ;
;  IRout[13]      ; clk27      ; 4.827 ; 4.827 ; Rise       ; clk27                                      ;
;  IRout[14]      ; clk27      ; 3.704 ; 3.704 ; Rise       ; clk27                                      ;
;  IRout[15]      ; clk27      ; 4.410 ; 4.410 ; Rise       ; clk27                                      ;
;  IRout[16]      ; clk27      ; 4.541 ; 4.541 ; Rise       ; clk27                                      ;
;  IRout[17]      ; clk27      ; 4.213 ; 4.213 ; Rise       ; clk27                                      ;
;  IRout[18]      ; clk27      ; 4.196 ; 4.196 ; Rise       ; clk27                                      ;
;  IRout[19]      ; clk27      ; 4.338 ; 4.338 ; Rise       ; clk27                                      ;
;  IRout[20]      ; clk27      ; 4.500 ; 4.500 ; Rise       ; clk27                                      ;
;  IRout[21]      ; clk27      ; 4.532 ; 4.532 ; Rise       ; clk27                                      ;
;  IRout[22]      ; clk27      ; 4.185 ; 4.185 ; Rise       ; clk27                                      ;
;  IRout[23]      ; clk27      ; 4.451 ; 4.451 ; Rise       ; clk27                                      ;
; N               ; clk27      ; 4.578 ; 4.578 ; Rise       ; clk27                                      ;
; RMout[*]        ; clk27      ; 3.908 ; 3.908 ; Rise       ; clk27                                      ;
;  RMout[0]       ; clk27      ; 5.020 ; 5.020 ; Rise       ; clk27                                      ;
;  RMout[1]       ; clk27      ; 4.897 ; 4.897 ; Rise       ; clk27                                      ;
;  RMout[2]       ; clk27      ; 4.493 ; 4.493 ; Rise       ; clk27                                      ;
;  RMout[3]       ; clk27      ; 4.356 ; 4.356 ; Rise       ; clk27                                      ;
;  RMout[4]       ; clk27      ; 4.941 ; 4.941 ; Rise       ; clk27                                      ;
;  RMout[5]       ; clk27      ; 4.845 ; 4.845 ; Rise       ; clk27                                      ;
;  RMout[6]       ; clk27      ; 5.369 ; 5.369 ; Rise       ; clk27                                      ;
;  RMout[7]       ; clk27      ; 4.363 ; 4.363 ; Rise       ; clk27                                      ;
;  RMout[8]       ; clk27      ; 4.450 ; 4.450 ; Rise       ; clk27                                      ;
;  RMout[9]       ; clk27      ; 4.086 ; 4.086 ; Rise       ; clk27                                      ;
;  RMout[10]      ; clk27      ; 4.040 ; 4.040 ; Rise       ; clk27                                      ;
;  RMout[11]      ; clk27      ; 4.030 ; 4.030 ; Rise       ; clk27                                      ;
;  RMout[12]      ; clk27      ; 4.113 ; 4.113 ; Rise       ; clk27                                      ;
;  RMout[13]      ; clk27      ; 4.282 ; 4.282 ; Rise       ; clk27                                      ;
;  RMout[14]      ; clk27      ; 4.068 ; 4.068 ; Rise       ; clk27                                      ;
;  RMout[15]      ; clk27      ; 3.908 ; 3.908 ; Rise       ; clk27                                      ;
; RYout[*]        ; clk27      ; 3.648 ; 3.648 ; Rise       ; clk27                                      ;
;  RYout[0]       ; clk27      ; 3.850 ; 3.850 ; Rise       ; clk27                                      ;
;  RYout[1]       ; clk27      ; 4.231 ; 4.231 ; Rise       ; clk27                                      ;
;  RYout[2]       ; clk27      ; 3.988 ; 3.988 ; Rise       ; clk27                                      ;
;  RYout[3]       ; clk27      ; 3.983 ; 3.983 ; Rise       ; clk27                                      ;
;  RYout[4]       ; clk27      ; 4.002 ; 4.002 ; Rise       ; clk27                                      ;
;  RYout[5]       ; clk27      ; 4.069 ; 4.069 ; Rise       ; clk27                                      ;
;  RYout[6]       ; clk27      ; 4.059 ; 4.059 ; Rise       ; clk27                                      ;
;  RYout[7]       ; clk27      ; 3.870 ; 3.870 ; Rise       ; clk27                                      ;
;  RYout[8]       ; clk27      ; 3.896 ; 3.896 ; Rise       ; clk27                                      ;
;  RYout[9]       ; clk27      ; 3.978 ; 3.978 ; Rise       ; clk27                                      ;
;  RYout[10]      ; clk27      ; 3.871 ; 3.871 ; Rise       ; clk27                                      ;
;  RYout[11]      ; clk27      ; 3.888 ; 3.888 ; Rise       ; clk27                                      ;
;  RYout[12]      ; clk27      ; 3.669 ; 3.669 ; Rise       ; clk27                                      ;
;  RYout[13]      ; clk27      ; 3.871 ; 3.871 ; Rise       ; clk27                                      ;
;  RYout[14]      ; clk27      ; 3.750 ; 3.750 ; Rise       ; clk27                                      ;
;  RYout[15]      ; clk27      ; 3.648 ; 3.648 ; Rise       ; clk27                                      ;
; RZout[*]        ; clk27      ; 4.086 ; 4.086 ; Rise       ; clk27                                      ;
;  RZout[0]       ; clk27      ; 4.993 ; 4.993 ; Rise       ; clk27                                      ;
;  RZout[1]       ; clk27      ; 5.370 ; 5.370 ; Rise       ; clk27                                      ;
;  RZout[2]       ; clk27      ; 4.843 ; 4.843 ; Rise       ; clk27                                      ;
;  RZout[3]       ; clk27      ; 4.739 ; 4.739 ; Rise       ; clk27                                      ;
;  RZout[4]       ; clk27      ; 4.692 ; 4.692 ; Rise       ; clk27                                      ;
;  RZout[5]       ; clk27      ; 4.552 ; 4.552 ; Rise       ; clk27                                      ;
;  RZout[6]       ; clk27      ; 4.298 ; 4.298 ; Rise       ; clk27                                      ;
;  RZout[7]       ; clk27      ; 4.195 ; 4.195 ; Rise       ; clk27                                      ;
;  RZout[8]       ; clk27      ; 4.516 ; 4.516 ; Rise       ; clk27                                      ;
;  RZout[9]       ; clk27      ; 4.548 ; 4.548 ; Rise       ; clk27                                      ;
;  RZout[10]      ; clk27      ; 4.623 ; 4.623 ; Rise       ; clk27                                      ;
;  RZout[11]      ; clk27      ; 4.554 ; 4.554 ; Rise       ; clk27                                      ;
;  RZout[12]      ; clk27      ; 4.223 ; 4.223 ; Rise       ; clk27                                      ;
;  RZout[13]      ; clk27      ; 4.312 ; 4.312 ; Rise       ; clk27                                      ;
;  RZout[14]      ; clk27      ; 4.086 ; 4.086 ; Rise       ; clk27                                      ;
;  RZout[15]      ; clk27      ; 4.124 ; 4.124 ; Rise       ; clk27                                      ;
; V               ; clk27      ; 4.093 ; 4.093 ; Rise       ; clk27                                      ;
; Z               ; clk27      ; 4.213 ; 4.213 ; Rise       ; clk27                                      ;
; ma_select       ; clk27      ; 5.107 ; 5.107 ; Rise       ; clk27                                      ;
; mem_read        ; clk27      ; 4.360 ; 4.360 ; Rise       ; clk27                                      ;
; muxMA[*]        ; clk27      ; 4.638 ; 4.638 ; Rise       ; clk27                                      ;
;  muxMA[0]       ; clk27      ; 4.735 ; 4.735 ; Rise       ; clk27                                      ;
;  muxMA[1]       ; clk27      ; 4.797 ; 4.797 ; Rise       ; clk27                                      ;
;  muxMA[2]       ; clk27      ; 4.856 ; 4.856 ; Rise       ; clk27                                      ;
;  muxMA[3]       ; clk27      ; 4.972 ; 4.972 ; Rise       ; clk27                                      ;
;  muxMA[4]       ; clk27      ; 5.632 ; 5.632 ; Rise       ; clk27                                      ;
;  muxMA[5]       ; clk27      ; 4.638 ; 4.638 ; Rise       ; clk27                                      ;
;  muxMA[6]       ; clk27      ; 5.294 ; 5.294 ; Rise       ; clk27                                      ;
;  muxMA[7]       ; clk27      ; 5.262 ; 5.262 ; Rise       ; clk27                                      ;
;  muxMA[8]       ; clk27      ; 5.519 ; 5.519 ; Rise       ; clk27                                      ;
;  muxMA[9]       ; clk27      ; 5.379 ; 5.379 ; Rise       ; clk27                                      ;
;  muxMA[10]      ; clk27      ; 5.118 ; 5.118 ; Rise       ; clk27                                      ;
;  muxMA[11]      ; clk27      ; 4.903 ; 4.903 ; Rise       ; clk27                                      ;
;  muxMA[12]      ; clk27      ; 4.714 ; 4.714 ; Rise       ; clk27                                      ;
;  muxMA[13]      ; clk27      ; 4.898 ; 4.898 ; Rise       ; clk27                                      ;
;  muxMA[14]      ; clk27      ; 4.809 ; 4.809 ; Rise       ; clk27                                      ;
;  muxMA[15]      ; clk27      ; 5.245 ; 5.245 ; Rise       ; clk27                                      ;
; muxMAout[*]     ; clk27      ; 4.668 ; 4.668 ; Rise       ; clk27                                      ;
;  muxMAout[0]    ; clk27      ; 4.705 ; 4.705 ; Rise       ; clk27                                      ;
;  muxMAout[1]    ; clk27      ; 4.797 ; 4.797 ; Rise       ; clk27                                      ;
;  muxMAout[2]    ; clk27      ; 4.886 ; 4.886 ; Rise       ; clk27                                      ;
;  muxMAout[3]    ; clk27      ; 4.952 ; 4.952 ; Rise       ; clk27                                      ;
;  muxMAout[4]    ; clk27      ; 5.632 ; 5.632 ; Rise       ; clk27                                      ;
;  muxMAout[5]    ; clk27      ; 4.668 ; 4.668 ; Rise       ; clk27                                      ;
;  muxMAout[6]    ; clk27      ; 5.294 ; 5.294 ; Rise       ; clk27                                      ;
;  muxMAout[7]    ; clk27      ; 5.272 ; 5.272 ; Rise       ; clk27                                      ;
;  muxMAout[8]    ; clk27      ; 5.620 ; 5.620 ; Rise       ; clk27                                      ;
;  muxMAout[9]    ; clk27      ; 5.379 ; 5.379 ; Rise       ; clk27                                      ;
;  muxMAout[10]   ; clk27      ; 5.239 ; 5.239 ; Rise       ; clk27                                      ;
;  muxMAout[11]   ; clk27      ; 4.943 ; 4.943 ; Rise       ; clk27                                      ;
;  muxMAout[12]   ; clk27      ; 4.714 ; 4.714 ; Rise       ; clk27                                      ;
;  muxMAout[13]   ; clk27      ; 4.868 ; 4.868 ; Rise       ; clk27                                      ;
;  muxMAout[14]   ; clk27      ; 4.789 ; 4.789 ; Rise       ; clk27                                      ;
;  muxMAout[15]   ; clk27      ; 5.245 ; 5.245 ; Rise       ; clk27                                      ;
; DataS[*]        ; clk27      ; 4.474 ; 4.474 ; Fall       ; clk27                                      ;
;  DataS[0]       ; clk27      ; 4.917 ; 4.917 ; Fall       ; clk27                                      ;
;  DataS[1]       ; clk27      ; 4.474 ; 4.474 ; Fall       ; clk27                                      ;
;  DataS[2]       ; clk27      ; 5.210 ; 5.210 ; Fall       ; clk27                                      ;
;  DataS[3]       ; clk27      ; 5.199 ; 5.199 ; Fall       ; clk27                                      ;
;  DataS[4]       ; clk27      ; 4.835 ; 4.835 ; Fall       ; clk27                                      ;
;  DataS[5]       ; clk27      ; 5.203 ; 5.203 ; Fall       ; clk27                                      ;
;  DataS[6]       ; clk27      ; 5.299 ; 5.299 ; Fall       ; clk27                                      ;
;  DataS[7]       ; clk27      ; 5.171 ; 5.171 ; Fall       ; clk27                                      ;
;  DataS[8]       ; clk27      ; 5.064 ; 5.064 ; Fall       ; clk27                                      ;
;  DataS[9]       ; clk27      ; 4.842 ; 4.842 ; Fall       ; clk27                                      ;
;  DataS[10]      ; clk27      ; 4.820 ; 4.820 ; Fall       ; clk27                                      ;
;  DataS[11]      ; clk27      ; 5.129 ; 5.129 ; Fall       ; clk27                                      ;
;  DataS[12]      ; clk27      ; 4.947 ; 4.947 ; Fall       ; clk27                                      ;
;  DataS[13]      ; clk27      ; 5.012 ; 5.012 ; Fall       ; clk27                                      ;
;  DataS[14]      ; clk27      ; 5.071 ; 5.071 ; Fall       ; clk27                                      ;
;  DataS[15]      ; clk27      ; 4.699 ; 4.699 ; Fall       ; clk27                                      ;
; DataT[*]        ; clk27      ; 4.503 ; 4.503 ; Fall       ; clk27                                      ;
;  DataT[0]       ; clk27      ; 4.785 ; 4.785 ; Fall       ; clk27                                      ;
;  DataT[1]       ; clk27      ; 4.675 ; 4.675 ; Fall       ; clk27                                      ;
;  DataT[2]       ; clk27      ; 4.689 ; 4.689 ; Fall       ; clk27                                      ;
;  DataT[3]       ; clk27      ; 5.066 ; 5.066 ; Fall       ; clk27                                      ;
;  DataT[4]       ; clk27      ; 4.769 ; 4.769 ; Fall       ; clk27                                      ;
;  DataT[5]       ; clk27      ; 4.987 ; 4.987 ; Fall       ; clk27                                      ;
;  DataT[6]       ; clk27      ; 5.097 ; 5.097 ; Fall       ; clk27                                      ;
;  DataT[7]       ; clk27      ; 4.604 ; 4.604 ; Fall       ; clk27                                      ;
;  DataT[8]       ; clk27      ; 5.069 ; 5.069 ; Fall       ; clk27                                      ;
;  DataT[9]       ; clk27      ; 4.503 ; 4.503 ; Fall       ; clk27                                      ;
;  DataT[10]      ; clk27      ; 4.637 ; 4.637 ; Fall       ; clk27                                      ;
;  DataT[11]      ; clk27      ; 4.796 ; 4.796 ; Fall       ; clk27                                      ;
;  DataT[12]      ; clk27      ; 4.714 ; 4.714 ; Fall       ; clk27                                      ;
;  DataT[13]      ; clk27      ; 4.734 ; 4.734 ; Fall       ; clk27                                      ;
;  DataT[14]      ; clk27      ; 4.547 ; 4.547 ; Fall       ; clk27                                      ;
;  DataT[15]      ; clk27      ; 4.796 ; 4.796 ; Fall       ; clk27                                      ;
; HEX0[*]         ; clk27      ; 8.032 ; 8.032 ; Fall       ; clk27                                      ;
;  HEX0[0]        ; clk27      ; 8.061 ; 8.061 ; Fall       ; clk27                                      ;
;  HEX0[1]        ; clk27      ; 8.032 ; 8.032 ; Fall       ; clk27                                      ;
;  HEX0[2]        ; clk27      ; 8.041 ; 8.041 ; Fall       ; clk27                                      ;
;  HEX0[3]        ; clk27      ; 8.068 ; 8.068 ; Fall       ; clk27                                      ;
;  HEX0[4]        ; clk27      ; 8.065 ; 8.065 ; Fall       ; clk27                                      ;
;  HEX0[5]        ; clk27      ; 8.057 ; 8.057 ; Fall       ; clk27                                      ;
;  HEX0[6]        ; clk27      ; 8.167 ; 8.167 ; Fall       ; clk27                                      ;
; HEX1[*]         ; clk27      ; 7.926 ; 7.926 ; Fall       ; clk27                                      ;
;  HEX1[0]        ; clk27      ; 8.059 ; 8.059 ; Fall       ; clk27                                      ;
;  HEX1[1]        ; clk27      ; 8.082 ; 8.082 ; Fall       ; clk27                                      ;
;  HEX1[2]        ; clk27      ; 7.926 ; 7.926 ; Fall       ; clk27                                      ;
;  HEX1[3]        ; clk27      ; 7.949 ; 7.949 ; Fall       ; clk27                                      ;
;  HEX1[4]        ; clk27      ; 8.074 ; 8.074 ; Fall       ; clk27                                      ;
;  HEX1[5]        ; clk27      ; 8.140 ; 8.140 ; Fall       ; clk27                                      ;
;  HEX1[6]        ; clk27      ; 8.103 ; 8.103 ; Fall       ; clk27                                      ;
; HEX2[*]         ; clk27      ; 7.850 ; 7.850 ; Fall       ; clk27                                      ;
;  HEX2[0]        ; clk27      ; 8.005 ; 8.005 ; Fall       ; clk27                                      ;
;  HEX2[1]        ; clk27      ; 7.850 ; 7.850 ; Fall       ; clk27                                      ;
;  HEX2[2]        ; clk27      ; 7.867 ; 7.867 ; Fall       ; clk27                                      ;
;  HEX2[3]        ; clk27      ; 7.900 ; 7.900 ; Fall       ; clk27                                      ;
;  HEX2[4]        ; clk27      ; 7.874 ; 7.874 ; Fall       ; clk27                                      ;
;  HEX2[5]        ; clk27      ; 7.851 ; 7.851 ; Fall       ; clk27                                      ;
;  HEX2[6]        ; clk27      ; 7.864 ; 7.864 ; Fall       ; clk27                                      ;
; HEX3[*]         ; clk27      ; 7.643 ; 7.643 ; Fall       ; clk27                                      ;
;  HEX3[0]        ; clk27      ; 7.711 ; 7.711 ; Fall       ; clk27                                      ;
;  HEX3[1]        ; clk27      ; 7.666 ; 7.666 ; Fall       ; clk27                                      ;
;  HEX3[2]        ; clk27      ; 7.643 ; 7.643 ; Fall       ; clk27                                      ;
;  HEX3[3]        ; clk27      ; 7.667 ; 7.667 ; Fall       ; clk27                                      ;
;  HEX3[4]        ; clk27      ; 7.643 ; 7.643 ; Fall       ; clk27                                      ;
;  HEX3[5]        ; clk27      ; 7.844 ; 7.844 ; Fall       ; clk27                                      ;
;  HEX3[6]        ; clk27      ; 7.746 ; 7.746 ; Fall       ; clk27                                      ;
; LEDG[*]         ; clk27      ; 7.997 ; 7.997 ; Fall       ; clk27                                      ;
;  LEDG[0]        ; clk27      ; 8.021 ; 8.021 ; Fall       ; clk27                                      ;
;  LEDG[1]        ; clk27      ; 8.018 ; 8.018 ; Fall       ; clk27                                      ;
;  LEDG[2]        ; clk27      ; 7.997 ; 7.997 ; Fall       ; clk27                                      ;
;  LEDG[3]        ; clk27      ; 8.099 ; 8.099 ; Fall       ; clk27                                      ;
;  LEDG[4]        ; clk27      ; 8.038 ; 8.038 ; Fall       ; clk27                                      ;
;  LEDG[5]        ; clk27      ; 8.027 ; 8.027 ; Fall       ; clk27                                      ;
;  LEDG[6]        ; clk27      ; 8.116 ; 8.116 ; Fall       ; clk27                                      ;
;  LEDG[7]        ; clk27      ; 8.060 ; 8.060 ; Fall       ; clk27                                      ;
; LEDR[*]         ; clk27      ; 8.034 ; 8.034 ; Fall       ; clk27                                      ;
;  LEDR[0]        ; clk27      ; 8.067 ; 8.067 ; Fall       ; clk27                                      ;
;  LEDR[1]        ; clk27      ; 8.064 ; 8.064 ; Fall       ; clk27                                      ;
;  LEDR[2]        ; clk27      ; 8.034 ; 8.034 ; Fall       ; clk27                                      ;
;  LEDR[3]        ; clk27      ; 8.035 ; 8.035 ; Fall       ; clk27                                      ;
;  LEDR[4]        ; clk27      ; 8.055 ; 8.055 ; Fall       ; clk27                                      ;
;  LEDR[5]        ; clk27      ; 8.151 ; 8.151 ; Fall       ; clk27                                      ;
;  LEDR[6]        ; clk27      ; 8.045 ; 8.045 ; Fall       ; clk27                                      ;
;  LEDR[7]        ; clk27      ; 8.234 ; 8.234 ; Fall       ; clk27                                      ;
;  LEDR[8]        ; clk27      ; 8.942 ; 8.942 ; Fall       ; clk27                                      ;
;  LEDR[9]        ; clk27      ; 8.753 ; 8.753 ; Fall       ; clk27                                      ;
; MemDataOut[*]   ; clk27      ; 5.715 ; 5.715 ; Fall       ; clk27                                      ;
;  MemDataOut[0]  ; clk27      ; 5.733 ; 5.733 ; Fall       ; clk27                                      ;
;  MemDataOut[1]  ; clk27      ; 5.717 ; 5.717 ; Fall       ; clk27                                      ;
;  MemDataOut[2]  ; clk27      ; 5.740 ; 5.740 ; Fall       ; clk27                                      ;
;  MemDataOut[3]  ; clk27      ; 5.715 ; 5.715 ; Fall       ; clk27                                      ;
;  MemDataOut[4]  ; clk27      ; 5.936 ; 5.936 ; Fall       ; clk27                                      ;
;  MemDataOut[5]  ; clk27      ; 5.857 ; 5.857 ; Fall       ; clk27                                      ;
;  MemDataOut[6]  ; clk27      ; 5.909 ; 5.909 ; Fall       ; clk27                                      ;
;  MemDataOut[7]  ; clk27      ; 5.821 ; 5.821 ; Fall       ; clk27                                      ;
;  MemDataOut[8]  ; clk27      ; 6.053 ; 6.053 ; Fall       ; clk27                                      ;
;  MemDataOut[9]  ; clk27      ; 6.019 ; 6.019 ; Fall       ; clk27                                      ;
;  MemDataOut[10] ; clk27      ; 5.895 ; 5.895 ; Fall       ; clk27                                      ;
;  MemDataOut[11] ; clk27      ; 5.842 ; 5.842 ; Fall       ; clk27                                      ;
;  MemDataOut[12] ; clk27      ; 6.016 ; 6.016 ; Fall       ; clk27                                      ;
;  MemDataOut[13] ; clk27      ; 5.927 ; 5.927 ; Fall       ; clk27                                      ;
;  MemDataOut[14] ; clk27      ; 5.829 ; 5.829 ; Fall       ; clk27                                      ;
;  MemDataOut[15] ; clk27      ; 5.917 ; 5.917 ; Fall       ; clk27                                      ;
;  MemDataOut[16] ; clk27      ; 5.786 ; 5.786 ; Fall       ; clk27                                      ;
;  MemDataOut[17] ; clk27      ; 5.730 ; 5.730 ; Fall       ; clk27                                      ;
;  MemDataOut[18] ; clk27      ; 6.052 ; 6.052 ; Fall       ; clk27                                      ;
;  MemDataOut[19] ; clk27      ; 5.825 ; 5.825 ; Fall       ; clk27                                      ;
;  MemDataOut[20] ; clk27      ; 5.920 ; 5.920 ; Fall       ; clk27                                      ;
;  MemDataOut[21] ; clk27      ; 5.859 ; 5.859 ; Fall       ; clk27                                      ;
;  MemDataOut[22] ; clk27      ; 6.008 ; 6.008 ; Fall       ; clk27                                      ;
;  MemDataOut[23] ; clk27      ; 5.921 ; 5.921 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 5.431 ; 5.431 ; Fall       ; clk27                                      ;
;  VGA_B[0]       ; clk27      ; 5.684 ; 5.684 ; Fall       ; clk27                                      ;
;  VGA_B[1]       ; clk27      ; 5.431 ; 5.431 ; Fall       ; clk27                                      ;
;  VGA_B[2]       ; clk27      ; 5.451 ; 5.451 ; Fall       ; clk27                                      ;
;  VGA_B[3]       ; clk27      ; 5.654 ; 5.654 ; Fall       ; clk27                                      ;
; VGA_G[*]        ; clk27      ; 5.341 ; 5.341 ; Fall       ; clk27                                      ;
;  VGA_G[0]       ; clk27      ; 5.799 ; 5.799 ; Fall       ; clk27                                      ;
;  VGA_G[1]       ; clk27      ; 5.341 ; 5.341 ; Fall       ; clk27                                      ;
;  VGA_G[2]       ; clk27      ; 5.341 ; 5.341 ; Fall       ; clk27                                      ;
;  VGA_G[3]       ; clk27      ; 5.371 ; 5.371 ; Fall       ; clk27                                      ;
; VGA_R[*]        ; clk27      ; 5.268 ; 5.268 ; Fall       ; clk27                                      ;
;  VGA_R[0]       ; clk27      ; 5.268 ; 5.268 ; Fall       ; clk27                                      ;
;  VGA_R[1]       ; clk27      ; 5.268 ; 5.268 ; Fall       ; clk27                                      ;
;  VGA_R[2]       ; clk27      ; 5.268 ; 5.268 ; Fall       ; clk27                                      ;
;  VGA_R[3]       ; clk27      ; 5.268 ; 5.268 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 3.299 ; 3.299 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[0]       ; clk27      ; 3.552 ; 3.552 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[1]       ; clk27      ; 3.299 ; 3.299 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[2]       ; clk27      ; 3.319 ; 3.319 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[3]       ; clk27      ; 3.522 ; 3.522 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_G[*]        ; clk27      ; 3.277 ; 3.277 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[0]       ; clk27      ; 3.735 ; 3.735 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[1]       ; clk27      ; 3.277 ; 3.277 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[2]       ; clk27      ; 3.277 ; 3.277 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[3]       ; clk27      ; 3.307 ; 3.307 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_HSYNC       ; clk27      ; 2.485 ; 2.485 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_R[*]        ; clk27      ; 3.131 ; 3.131 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[0]       ; clk27      ; 3.131 ; 3.131 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[1]       ; clk27      ; 3.131 ; 3.131 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[2]       ; clk27      ; 3.131 ; 3.131 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[3]       ; clk27      ; 3.131 ; 3.131 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_VSYNC       ; clk27      ; 2.650 ; 2.650 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                         ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
; clk27                                      ; clk27                                      ; > 2147483647 ; 970      ; 8433     ; 24       ;
; clk27                                      ; inst22|divider|altpll_component|pll|clk[0] ; 0            ; 219      ; 0        ; 0        ;
; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                          ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
; clk27                                      ; clk27                                      ; > 2147483647 ; 970      ; 8433     ; 24       ;
; clk27                                      ; inst22|divider|altpll_component|pll|clk[0] ; 0            ; 219      ; 0        ; 0        ;
; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 485   ; 485  ;
; Unconstrained Output Ports      ; 242   ; 242  ;
; Unconstrained Output Port Paths ; 3240  ; 3240 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Sun Mar 08 19:45:00 2015
Info: Command: quartus_sta project -c Part3
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Part3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name clk27 clk27
    Info (332110): create_generated_clock -source {inst22|divider|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -duty_cycle 50.00 -name {inst22|divider|altpll_component|pll|clk[0]} {inst22|divider|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -93.883
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -93.883     -4594.483 clk27 
    Info (332119):    -4.887     -1043.994 inst22|divider|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk27 
    Info (332119):     0.719         0.000 inst22|divider|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 16.018
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.018         0.000 clk27 
    Info (332119):    17.918         0.000 inst22|divider|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -22.861
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -22.861     -1066.422 clk27 
    Info (332119):    -1.449      -306.860 inst22|divider|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.017
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.017         0.000 clk27 
    Info (332119):     0.329         0.000 inst22|divider|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 16.018
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.018         0.000 clk27 
    Info (332119):    17.918         0.000 inst22|divider|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 499 megabytes
    Info: Processing ended: Sun Mar 08 19:45:10 2015
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:09


