Classic Timing Analyzer report for tyjcq
Fri Jan 05 19:36:15 2018
Quartus II Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. tsu
  7. tco
  8. tpd
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                   ;
+------------------------------+-------+---------------+-------------+-------+-------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From  ; To    ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+-------+-------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 9.269 ns    ; WE    ; B[3]  ; --         ; CLK      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 12.165 ns   ; A[2]  ; AO[2] ; CLK        ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 14.673 ns   ; RA[0] ; AO[2] ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -3.926 ns   ; i[3]  ; A[3]  ; --         ; CLK      ; 0            ;
; Total number of failed paths ;       ;               ;             ;       ;       ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+-------+-------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP1C3T100A8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; -40                ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 125                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLK             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------+
; tsu                                                         ;
+-------+--------------+------------+-------+------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To   ; To Clock ;
+-------+--------------+------------+-------+------+----------+
; N/A   ; None         ; 9.269 ns   ; WE    ; B[2] ; CLK      ;
; N/A   ; None         ; 9.269 ns   ; WE    ; B[3] ; CLK      ;
; N/A   ; None         ; 8.902 ns   ; WE    ; B[0] ; CLK      ;
; N/A   ; None         ; 8.902 ns   ; WE    ; B[1] ; CLK      ;
; N/A   ; None         ; 8.866 ns   ; WE    ; B[5] ; CLK      ;
; N/A   ; None         ; 8.866 ns   ; WE    ; B[6] ; CLK      ;
; N/A   ; None         ; 8.866 ns   ; WE    ; B[7] ; CLK      ;
; N/A   ; None         ; 8.578 ns   ; WA[1] ; B[2] ; CLK      ;
; N/A   ; None         ; 8.578 ns   ; WA[1] ; B[3] ; CLK      ;
; N/A   ; None         ; 8.454 ns   ; WE    ; C[0] ; CLK      ;
; N/A   ; None         ; 8.454 ns   ; WE    ; C[1] ; CLK      ;
; N/A   ; None         ; 8.454 ns   ; WE    ; C[2] ; CLK      ;
; N/A   ; None         ; 8.454 ns   ; WE    ; C[3] ; CLK      ;
; N/A   ; None         ; 8.211 ns   ; WA[1] ; B[0] ; CLK      ;
; N/A   ; None         ; 8.211 ns   ; WA[1] ; B[1] ; CLK      ;
; N/A   ; None         ; 8.207 ns   ; WE    ; A[5] ; CLK      ;
; N/A   ; None         ; 8.207 ns   ; WE    ; A[7] ; CLK      ;
; N/A   ; None         ; 8.175 ns   ; WA[1] ; B[5] ; CLK      ;
; N/A   ; None         ; 8.175 ns   ; WA[1] ; B[6] ; CLK      ;
; N/A   ; None         ; 8.175 ns   ; WA[1] ; B[7] ; CLK      ;
; N/A   ; None         ; 8.158 ns   ; WE    ; C[4] ; CLK      ;
; N/A   ; None         ; 8.158 ns   ; WE    ; C[6] ; CLK      ;
; N/A   ; None         ; 8.149 ns   ; WE    ; C[5] ; CLK      ;
; N/A   ; None         ; 8.149 ns   ; WE    ; C[7] ; CLK      ;
; N/A   ; None         ; 8.106 ns   ; WE    ; A[2] ; CLK      ;
; N/A   ; None         ; 8.106 ns   ; WE    ; A[6] ; CLK      ;
; N/A   ; None         ; 8.084 ns   ; WA[0] ; B[2] ; CLK      ;
; N/A   ; None         ; 8.084 ns   ; WA[0] ; B[3] ; CLK      ;
; N/A   ; None         ; 7.749 ns   ; WA[1] ; C[0] ; CLK      ;
; N/A   ; None         ; 7.749 ns   ; WA[1] ; C[1] ; CLK      ;
; N/A   ; None         ; 7.749 ns   ; WA[1] ; C[2] ; CLK      ;
; N/A   ; None         ; 7.749 ns   ; WA[1] ; C[3] ; CLK      ;
; N/A   ; None         ; 7.717 ns   ; WA[0] ; B[0] ; CLK      ;
; N/A   ; None         ; 7.717 ns   ; WA[0] ; B[1] ; CLK      ;
; N/A   ; None         ; 7.681 ns   ; WA[0] ; B[5] ; CLK      ;
; N/A   ; None         ; 7.681 ns   ; WA[0] ; B[6] ; CLK      ;
; N/A   ; None         ; 7.681 ns   ; WA[0] ; B[7] ; CLK      ;
; N/A   ; None         ; 7.652 ns   ; WE    ; A[0] ; CLK      ;
; N/A   ; None         ; 7.652 ns   ; WE    ; A[1] ; CLK      ;
; N/A   ; None         ; 7.498 ns   ; WA[1] ; A[5] ; CLK      ;
; N/A   ; None         ; 7.498 ns   ; WA[1] ; A[7] ; CLK      ;
; N/A   ; None         ; 7.453 ns   ; WA[1] ; C[4] ; CLK      ;
; N/A   ; None         ; 7.453 ns   ; WA[1] ; C[6] ; CLK      ;
; N/A   ; None         ; 7.444 ns   ; WA[1] ; C[5] ; CLK      ;
; N/A   ; None         ; 7.444 ns   ; WA[1] ; C[7] ; CLK      ;
; N/A   ; None         ; 7.397 ns   ; WA[1] ; A[2] ; CLK      ;
; N/A   ; None         ; 7.397 ns   ; WA[1] ; A[6] ; CLK      ;
; N/A   ; None         ; 7.378 ns   ; WE    ; A[3] ; CLK      ;
; N/A   ; None         ; 7.378 ns   ; WE    ; A[4] ; CLK      ;
; N/A   ; None         ; 7.370 ns   ; WE    ; B[4] ; CLK      ;
; N/A   ; None         ; 7.255 ns   ; WA[0] ; C[0] ; CLK      ;
; N/A   ; None         ; 7.255 ns   ; WA[0] ; C[1] ; CLK      ;
; N/A   ; None         ; 7.255 ns   ; WA[0] ; C[2] ; CLK      ;
; N/A   ; None         ; 7.255 ns   ; WA[0] ; C[3] ; CLK      ;
; N/A   ; None         ; 7.005 ns   ; WA[0] ; A[5] ; CLK      ;
; N/A   ; None         ; 7.005 ns   ; WA[0] ; A[7] ; CLK      ;
; N/A   ; None         ; 6.959 ns   ; WA[0] ; C[4] ; CLK      ;
; N/A   ; None         ; 6.959 ns   ; WA[0] ; C[6] ; CLK      ;
; N/A   ; None         ; 6.950 ns   ; WA[0] ; C[5] ; CLK      ;
; N/A   ; None         ; 6.950 ns   ; WA[0] ; C[7] ; CLK      ;
; N/A   ; None         ; 6.943 ns   ; WA[1] ; A[0] ; CLK      ;
; N/A   ; None         ; 6.943 ns   ; WA[1] ; A[1] ; CLK      ;
; N/A   ; None         ; 6.904 ns   ; WA[0] ; A[2] ; CLK      ;
; N/A   ; None         ; 6.904 ns   ; WA[0] ; A[6] ; CLK      ;
; N/A   ; None         ; 6.679 ns   ; WA[1] ; B[4] ; CLK      ;
; N/A   ; None         ; 6.669 ns   ; WA[1] ; A[3] ; CLK      ;
; N/A   ; None         ; 6.669 ns   ; WA[1] ; A[4] ; CLK      ;
; N/A   ; None         ; 6.628 ns   ; i[7]  ; C[7] ; CLK      ;
; N/A   ; None         ; 6.603 ns   ; i[5]  ; C[5] ; CLK      ;
; N/A   ; None         ; 6.458 ns   ; i[5]  ; B[5] ; CLK      ;
; N/A   ; None         ; 6.450 ns   ; WA[0] ; A[0] ; CLK      ;
; N/A   ; None         ; 6.450 ns   ; WA[0] ; A[1] ; CLK      ;
; N/A   ; None         ; 6.438 ns   ; i[5]  ; A[5] ; CLK      ;
; N/A   ; None         ; 6.430 ns   ; i[6]  ; A[6] ; CLK      ;
; N/A   ; None         ; 6.426 ns   ; i[6]  ; C[6] ; CLK      ;
; N/A   ; None         ; 6.266 ns   ; i[7]  ; A[7] ; CLK      ;
; N/A   ; None         ; 6.185 ns   ; WA[0] ; B[4] ; CLK      ;
; N/A   ; None         ; 6.176 ns   ; WA[0] ; A[3] ; CLK      ;
; N/A   ; None         ; 6.176 ns   ; WA[0] ; A[4] ; CLK      ;
; N/A   ; None         ; 5.906 ns   ; i[4]  ; C[4] ; CLK      ;
; N/A   ; None         ; 5.889 ns   ; i[7]  ; B[7] ; CLK      ;
; N/A   ; None         ; 5.793 ns   ; i[2]  ; C[2] ; CLK      ;
; N/A   ; None         ; 5.741 ns   ; i[4]  ; A[4] ; CLK      ;
; N/A   ; None         ; 5.679 ns   ; i[1]  ; B[1] ; CLK      ;
; N/A   ; None         ; 5.458 ns   ; i[1]  ; C[1] ; CLK      ;
; N/A   ; None         ; 5.438 ns   ; i[6]  ; B[6] ; CLK      ;
; N/A   ; None         ; 5.426 ns   ; i[2]  ; B[2] ; CLK      ;
; N/A   ; None         ; 5.401 ns   ; i[2]  ; A[2] ; CLK      ;
; N/A   ; None         ; 5.379 ns   ; i[4]  ; B[4] ; CLK      ;
; N/A   ; None         ; 5.316 ns   ; i[1]  ; A[1] ; CLK      ;
; N/A   ; None         ; 5.266 ns   ; i[0]  ; A[0] ; CLK      ;
; N/A   ; None         ; 5.266 ns   ; i[0]  ; B[0] ; CLK      ;
; N/A   ; None         ; 4.774 ns   ; i[0]  ; C[0] ; CLK      ;
; N/A   ; None         ; 4.683 ns   ; i[3]  ; C[3] ; CLK      ;
; N/A   ; None         ; 4.321 ns   ; i[3]  ; B[3] ; CLK      ;
; N/A   ; None         ; 3.978 ns   ; i[3]  ; A[3] ; CLK      ;
+-------+--------------+------------+-------+------+----------+


+----------------------------------------------------------------+
; tco                                                            ;
+-------+--------------+------------+------+--------+------------+
; Slack ; Required tco ; Actual tco ; From ; To     ; From Clock ;
+-------+--------------+------------+------+--------+------------+
; N/A   ; None         ; 12.165 ns  ; A[2] ; AO[2]  ; CLK        ;
; N/A   ; None         ; 11.880 ns  ; B[6] ; AO[6]  ; CLK        ;
; N/A   ; None         ; 11.238 ns  ; B[5] ; BO[5]  ; CLK        ;
; N/A   ; None         ; 11.006 ns  ; B[3] ; BO[3]  ; CLK        ;
; N/A   ; None         ; 10.865 ns  ; B[2] ; AO[2]  ; CLK        ;
; N/A   ; None         ; 10.807 ns  ; B[7] ; AO[7]  ; CLK        ;
; N/A   ; None         ; 10.750 ns  ; A[6] ; AO[6]  ; CLK        ;
; N/A   ; None         ; 10.628 ns  ; C[3] ; BO[3]  ; CLK        ;
; N/A   ; None         ; 10.606 ns  ; A[1] ; BO[1]  ; CLK        ;
; N/A   ; None         ; 10.589 ns  ; B[5] ; AO[5]  ; CLK        ;
; N/A   ; None         ; 10.452 ns  ; B[1] ; BO[1]  ; CLK        ;
; N/A   ; None         ; 10.427 ns  ; C[0] ; BO[0]  ; CLK        ;
; N/A   ; None         ; 10.407 ns  ; B[0] ; BO[0]  ; CLK        ;
; N/A   ; None         ; 10.264 ns  ; A[2] ; BO[2]  ; CLK        ;
; N/A   ; None         ; 10.107 ns  ; A[0] ; BO[0]  ; CLK        ;
; N/A   ; None         ; 10.018 ns  ; C[6] ; AO[6]  ; CLK        ;
; N/A   ; None         ; 9.908 ns   ; A[5] ; BO[5]  ; CLK        ;
; N/A   ; None         ; 9.805 ns   ; A[4] ; AO[4]  ; CLK        ;
; N/A   ; None         ; 9.772 ns   ; C[2] ; AO[2]  ; CLK        ;
; N/A   ; None         ; 9.767 ns   ; B[7] ; BO[7]  ; CLK        ;
; N/A   ; None         ; 9.740 ns   ; B[2] ; BO[2]  ; CLK        ;
; N/A   ; None         ; 9.671 ns   ; A[3] ; BO[3]  ; CLK        ;
; N/A   ; None         ; 9.580 ns   ; A[7] ; BO[7]  ; CLK        ;
; N/A   ; None         ; 9.574 ns   ; C[4] ; AO[4]  ; CLK        ;
; N/A   ; None         ; 9.525 ns   ; B[4] ; AO[4]  ; CLK        ;
; N/A   ; None         ; 9.514 ns   ; B[6] ; BO[6]  ; CLK        ;
; N/A   ; None         ; 9.494 ns   ; C[1] ; BO[1]  ; CLK        ;
; N/A   ; None         ; 9.465 ns   ; A[3] ; AO[3]  ; CLK        ;
; N/A   ; None         ; 9.457 ns   ; B[1] ; AO[1]  ; CLK        ;
; N/A   ; None         ; 9.382 ns   ; C[5] ; BO[5]  ; CLK        ;
; N/A   ; None         ; 9.292 ns   ; C[1] ; AO[1]  ; CLK        ;
; N/A   ; None         ; 9.185 ns   ; A[1] ; AO[1]  ; CLK        ;
; N/A   ; None         ; 9.106 ns   ; A[0] ; A_O[0] ; CLK        ;
; N/A   ; None         ; 8.995 ns   ; C[0] ; AO[0]  ; CLK        ;
; N/A   ; None         ; 8.972 ns   ; B[0] ; AO[0]  ; CLK        ;
; N/A   ; None         ; 8.889 ns   ; A[7] ; AO[7]  ; CLK        ;
; N/A   ; None         ; 8.808 ns   ; A[6] ; A_O[6] ; CLK        ;
; N/A   ; None         ; 8.790 ns   ; C[7] ; BO[7]  ; CLK        ;
; N/A   ; None         ; 8.778 ns   ; C[7] ; AO[7]  ; CLK        ;
; N/A   ; None         ; 8.708 ns   ; B[4] ; BO[4]  ; CLK        ;
; N/A   ; None         ; 8.678 ns   ; A[5] ; AO[5]  ; CLK        ;
; N/A   ; None         ; 8.671 ns   ; A[0] ; AO[0]  ; CLK        ;
; N/A   ; None         ; 8.539 ns   ; C[2] ; BO[2]  ; CLK        ;
; N/A   ; None         ; 8.472 ns   ; C[4] ; BO[4]  ; CLK        ;
; N/A   ; None         ; 8.409 ns   ; A[4] ; BO[4]  ; CLK        ;
; N/A   ; None         ; 8.209 ns   ; C[5] ; AO[5]  ; CLK        ;
; N/A   ; None         ; 8.186 ns   ; B[3] ; AO[3]  ; CLK        ;
; N/A   ; None         ; 8.130 ns   ; C[6] ; C_O[6] ; CLK        ;
; N/A   ; None         ; 8.122 ns   ; A[4] ; A_O[4] ; CLK        ;
; N/A   ; None         ; 8.100 ns   ; B[4] ; B_O[4] ; CLK        ;
; N/A   ; None         ; 8.075 ns   ; A[6] ; BO[6]  ; CLK        ;
; N/A   ; None         ; 8.064 ns   ; C[3] ; C_O[3] ; CLK        ;
; N/A   ; None         ; 8.030 ns   ; C[3] ; AO[3]  ; CLK        ;
; N/A   ; None         ; 7.782 ns   ; A[1] ; A_O[1] ; CLK        ;
; N/A   ; None         ; 7.713 ns   ; B[0] ; B_O[0] ; CLK        ;
; N/A   ; None         ; 7.704 ns   ; A[5] ; A_O[5] ; CLK        ;
; N/A   ; None         ; 7.678 ns   ; B[3] ; B_O[3] ; CLK        ;
; N/A   ; None         ; 7.650 ns   ; C[6] ; BO[6]  ; CLK        ;
; N/A   ; None         ; 7.462 ns   ; C[0] ; C_O[0] ; CLK        ;
; N/A   ; None         ; 7.459 ns   ; B[2] ; B_O[2] ; CLK        ;
; N/A   ; None         ; 7.382 ns   ; B[7] ; B_O[7] ; CLK        ;
; N/A   ; None         ; 7.379 ns   ; B[6] ; B_O[6] ; CLK        ;
; N/A   ; None         ; 7.293 ns   ; A[7] ; A_O[7] ; CLK        ;
; N/A   ; None         ; 7.277 ns   ; A[3] ; A_O[3] ; CLK        ;
; N/A   ; None         ; 7.182 ns   ; B[5] ; B_O[5] ; CLK        ;
; N/A   ; None         ; 7.107 ns   ; C[5] ; C_O[5] ; CLK        ;
; N/A   ; None         ; 6.882 ns   ; A[2] ; A_O[2] ; CLK        ;
; N/A   ; None         ; 6.869 ns   ; B[1] ; B_O[1] ; CLK        ;
; N/A   ; None         ; 6.814 ns   ; C[7] ; C_O[7] ; CLK        ;
; N/A   ; None         ; 6.706 ns   ; C[2] ; C_O[2] ; CLK        ;
; N/A   ; None         ; 6.694 ns   ; C[1] ; C_O[1] ; CLK        ;
; N/A   ; None         ; 6.431 ns   ; C[4] ; C_O[4] ; CLK        ;
+-------+--------------+------------+------+--------+------------+


+-------------------------------------------------------------+
; tpd                                                         ;
+-------+-------------------+-----------------+-------+-------+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To    ;
+-------+-------------------+-----------------+-------+-------+
; N/A   ; None              ; 14.673 ns       ; RA[0] ; AO[2] ;
; N/A   ; None              ; 14.629 ns       ; WA[1] ; BO[3] ;
; N/A   ; None              ; 14.523 ns       ; RA[1] ; AO[2] ;
; N/A   ; None              ; 14.393 ns       ; WA[1] ; BO[0] ;
; N/A   ; None              ; 14.197 ns       ; RA[1] ; AO[6] ;
; N/A   ; None              ; 14.152 ns       ; WA[0] ; BO[1] ;
; N/A   ; None              ; 14.119 ns       ; WA[0] ; BO[0] ;
; N/A   ; None              ; 14.006 ns       ; RA[0] ; AO[6] ;
; N/A   ; None              ; 13.933 ns       ; WA[1] ; BO[1] ;
; N/A   ; None              ; 13.899 ns       ; RA[1] ; AO[4] ;
; N/A   ; None              ; 13.849 ns       ; WA[0] ; BO[3] ;
; N/A   ; None              ; 13.742 ns       ; RA[1] ; AO[1] ;
; N/A   ; None              ; 13.585 ns       ; WA[1] ; BO[5] ;
; N/A   ; None              ; 13.436 ns       ; WA[0] ; BO[5] ;
; N/A   ; None              ; 13.392 ns       ; RA[1] ; AO[7] ;
; N/A   ; None              ; 13.353 ns       ; RA[0] ; AO[4] ;
; N/A   ; None              ; 13.352 ns       ; WA[1] ; BO[2] ;
; N/A   ; None              ; 13.215 ns       ; WA[0] ; BO[2] ;
; N/A   ; None              ; 13.178 ns       ; RA[1] ; AO[5] ;
; N/A   ; None              ; 12.955 ns       ; RA[1] ; AO[0] ;
; N/A   ; None              ; 12.932 ns       ; WA[0] ; BO[7] ;
; N/A   ; None              ; 12.891 ns       ; RA[0] ; AO[1] ;
; N/A   ; None              ; 12.815 ns       ; WA[1] ; BO[4] ;
; N/A   ; None              ; 12.808 ns       ; WA[0] ; BO[4] ;
; N/A   ; None              ; 12.596 ns       ; WA[1] ; BO[7] ;
; N/A   ; None              ; 12.586 ns       ; RA[0] ; AO[7] ;
; N/A   ; None              ; 12.480 ns       ; WA[0] ; BO[6] ;
; N/A   ; None              ; 12.385 ns       ; RA[0] ; AO[5] ;
; N/A   ; None              ; 12.355 ns       ; WA[1] ; BO[6] ;
; N/A   ; None              ; 11.994 ns       ; RA[0] ; AO[3] ;
; N/A   ; None              ; 11.993 ns       ; RA[0] ; AO[0] ;
; N/A   ; None              ; 11.843 ns       ; RA[1] ; AO[3] ;
+-------+-------------------+-----------------+-------+-------+


+-------------------------------------------------------------------+
; th                                                                ;
+---------------+-------------+-----------+-------+------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To   ; To Clock ;
+---------------+-------------+-----------+-------+------+----------+
; N/A           ; None        ; -3.926 ns ; i[3]  ; A[3] ; CLK      ;
; N/A           ; None        ; -4.269 ns ; i[3]  ; B[3] ; CLK      ;
; N/A           ; None        ; -4.631 ns ; i[3]  ; C[3] ; CLK      ;
; N/A           ; None        ; -4.722 ns ; i[0]  ; C[0] ; CLK      ;
; N/A           ; None        ; -5.214 ns ; i[0]  ; A[0] ; CLK      ;
; N/A           ; None        ; -5.214 ns ; i[0]  ; B[0] ; CLK      ;
; N/A           ; None        ; -5.264 ns ; i[1]  ; A[1] ; CLK      ;
; N/A           ; None        ; -5.327 ns ; i[4]  ; B[4] ; CLK      ;
; N/A           ; None        ; -5.349 ns ; i[2]  ; A[2] ; CLK      ;
; N/A           ; None        ; -5.374 ns ; i[2]  ; B[2] ; CLK      ;
; N/A           ; None        ; -5.386 ns ; i[6]  ; B[6] ; CLK      ;
; N/A           ; None        ; -5.406 ns ; i[1]  ; C[1] ; CLK      ;
; N/A           ; None        ; -5.627 ns ; i[1]  ; B[1] ; CLK      ;
; N/A           ; None        ; -5.689 ns ; i[4]  ; A[4] ; CLK      ;
; N/A           ; None        ; -5.741 ns ; i[2]  ; C[2] ; CLK      ;
; N/A           ; None        ; -5.837 ns ; i[7]  ; B[7] ; CLK      ;
; N/A           ; None        ; -5.854 ns ; i[4]  ; C[4] ; CLK      ;
; N/A           ; None        ; -6.124 ns ; WA[0] ; A[3] ; CLK      ;
; N/A           ; None        ; -6.124 ns ; WA[0] ; A[4] ; CLK      ;
; N/A           ; None        ; -6.133 ns ; WA[0] ; B[4] ; CLK      ;
; N/A           ; None        ; -6.214 ns ; i[7]  ; A[7] ; CLK      ;
; N/A           ; None        ; -6.374 ns ; i[6]  ; C[6] ; CLK      ;
; N/A           ; None        ; -6.378 ns ; i[6]  ; A[6] ; CLK      ;
; N/A           ; None        ; -6.386 ns ; i[5]  ; A[5] ; CLK      ;
; N/A           ; None        ; -6.398 ns ; WA[0] ; A[0] ; CLK      ;
; N/A           ; None        ; -6.398 ns ; WA[0] ; A[1] ; CLK      ;
; N/A           ; None        ; -6.406 ns ; i[5]  ; B[5] ; CLK      ;
; N/A           ; None        ; -6.551 ns ; i[5]  ; C[5] ; CLK      ;
; N/A           ; None        ; -6.576 ns ; i[7]  ; C[7] ; CLK      ;
; N/A           ; None        ; -6.617 ns ; WA[1] ; A[3] ; CLK      ;
; N/A           ; None        ; -6.617 ns ; WA[1] ; A[4] ; CLK      ;
; N/A           ; None        ; -6.627 ns ; WA[1] ; B[4] ; CLK      ;
; N/A           ; None        ; -6.852 ns ; WA[0] ; A[2] ; CLK      ;
; N/A           ; None        ; -6.852 ns ; WA[0] ; A[6] ; CLK      ;
; N/A           ; None        ; -6.891 ns ; WA[1] ; A[0] ; CLK      ;
; N/A           ; None        ; -6.891 ns ; WA[1] ; A[1] ; CLK      ;
; N/A           ; None        ; -6.898 ns ; WA[0] ; C[5] ; CLK      ;
; N/A           ; None        ; -6.898 ns ; WA[0] ; C[7] ; CLK      ;
; N/A           ; None        ; -6.907 ns ; WA[0] ; C[4] ; CLK      ;
; N/A           ; None        ; -6.907 ns ; WA[0] ; C[6] ; CLK      ;
; N/A           ; None        ; -6.953 ns ; WA[0] ; A[5] ; CLK      ;
; N/A           ; None        ; -6.953 ns ; WA[0] ; A[7] ; CLK      ;
; N/A           ; None        ; -7.203 ns ; WA[0] ; C[0] ; CLK      ;
; N/A           ; None        ; -7.203 ns ; WA[0] ; C[1] ; CLK      ;
; N/A           ; None        ; -7.203 ns ; WA[0] ; C[2] ; CLK      ;
; N/A           ; None        ; -7.203 ns ; WA[0] ; C[3] ; CLK      ;
; N/A           ; None        ; -7.318 ns ; WE    ; B[4] ; CLK      ;
; N/A           ; None        ; -7.326 ns ; WE    ; A[3] ; CLK      ;
; N/A           ; None        ; -7.326 ns ; WE    ; A[4] ; CLK      ;
; N/A           ; None        ; -7.345 ns ; WA[1] ; A[2] ; CLK      ;
; N/A           ; None        ; -7.345 ns ; WA[1] ; A[6] ; CLK      ;
; N/A           ; None        ; -7.392 ns ; WA[1] ; C[5] ; CLK      ;
; N/A           ; None        ; -7.392 ns ; WA[1] ; C[7] ; CLK      ;
; N/A           ; None        ; -7.401 ns ; WA[1] ; C[4] ; CLK      ;
; N/A           ; None        ; -7.401 ns ; WA[1] ; C[6] ; CLK      ;
; N/A           ; None        ; -7.446 ns ; WA[1] ; A[5] ; CLK      ;
; N/A           ; None        ; -7.446 ns ; WA[1] ; A[7] ; CLK      ;
; N/A           ; None        ; -7.600 ns ; WE    ; A[0] ; CLK      ;
; N/A           ; None        ; -7.600 ns ; WE    ; A[1] ; CLK      ;
; N/A           ; None        ; -7.629 ns ; WA[0] ; B[5] ; CLK      ;
; N/A           ; None        ; -7.629 ns ; WA[0] ; B[6] ; CLK      ;
; N/A           ; None        ; -7.629 ns ; WA[0] ; B[7] ; CLK      ;
; N/A           ; None        ; -7.665 ns ; WA[0] ; B[0] ; CLK      ;
; N/A           ; None        ; -7.665 ns ; WA[0] ; B[1] ; CLK      ;
; N/A           ; None        ; -7.697 ns ; WA[1] ; C[0] ; CLK      ;
; N/A           ; None        ; -7.697 ns ; WA[1] ; C[1] ; CLK      ;
; N/A           ; None        ; -7.697 ns ; WA[1] ; C[2] ; CLK      ;
; N/A           ; None        ; -7.697 ns ; WA[1] ; C[3] ; CLK      ;
; N/A           ; None        ; -8.032 ns ; WA[0] ; B[2] ; CLK      ;
; N/A           ; None        ; -8.032 ns ; WA[0] ; B[3] ; CLK      ;
; N/A           ; None        ; -8.054 ns ; WE    ; A[2] ; CLK      ;
; N/A           ; None        ; -8.054 ns ; WE    ; A[6] ; CLK      ;
; N/A           ; None        ; -8.097 ns ; WE    ; C[5] ; CLK      ;
; N/A           ; None        ; -8.097 ns ; WE    ; C[7] ; CLK      ;
; N/A           ; None        ; -8.106 ns ; WE    ; C[4] ; CLK      ;
; N/A           ; None        ; -8.106 ns ; WE    ; C[6] ; CLK      ;
; N/A           ; None        ; -8.123 ns ; WA[1] ; B[5] ; CLK      ;
; N/A           ; None        ; -8.123 ns ; WA[1] ; B[6] ; CLK      ;
; N/A           ; None        ; -8.123 ns ; WA[1] ; B[7] ; CLK      ;
; N/A           ; None        ; -8.155 ns ; WE    ; A[5] ; CLK      ;
; N/A           ; None        ; -8.155 ns ; WE    ; A[7] ; CLK      ;
; N/A           ; None        ; -8.159 ns ; WA[1] ; B[0] ; CLK      ;
; N/A           ; None        ; -8.159 ns ; WA[1] ; B[1] ; CLK      ;
; N/A           ; None        ; -8.402 ns ; WE    ; C[0] ; CLK      ;
; N/A           ; None        ; -8.402 ns ; WE    ; C[1] ; CLK      ;
; N/A           ; None        ; -8.402 ns ; WE    ; C[2] ; CLK      ;
; N/A           ; None        ; -8.402 ns ; WE    ; C[3] ; CLK      ;
; N/A           ; None        ; -8.526 ns ; WA[1] ; B[2] ; CLK      ;
; N/A           ; None        ; -8.526 ns ; WA[1] ; B[3] ; CLK      ;
; N/A           ; None        ; -8.814 ns ; WE    ; B[5] ; CLK      ;
; N/A           ; None        ; -8.814 ns ; WE    ; B[6] ; CLK      ;
; N/A           ; None        ; -8.814 ns ; WE    ; B[7] ; CLK      ;
; N/A           ; None        ; -8.850 ns ; WE    ; B[0] ; CLK      ;
; N/A           ; None        ; -8.850 ns ; WE    ; B[1] ; CLK      ;
; N/A           ; None        ; -9.217 ns ; WE    ; B[2] ; CLK      ;
; N/A           ; None        ; -9.217 ns ; WE    ; B[3] ; CLK      ;
+---------------+-------------+-----------+-------+------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jan 05 19:36:15 2018
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off tyjcq -c tyjcq --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "CLK" is an undefined clock
Info: No valid register-to-register data paths exist for clock "CLK"
Info: tsu for register "B[2]" (data pin = "WE", clock pin = "CLK") is 9.269 ns
    Info: + Longest pin to register delay is 11.975 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_27; Fanout = 3; PIN Node = 'WE'
        Info: 2: + IC(6.804 ns) + CELL(0.442 ns) = 8.721 ns; Loc. = LC_X20_Y3_N6; Fanout = 8; COMB Node = 'B[0]~16'
        Info: 3: + IC(2.387 ns) + CELL(0.867 ns) = 11.975 ns; Loc. = LC_X19_Y1_N7; Fanout = 3; REG Node = 'B[2]'
        Info: Total cell delay = 2.784 ns ( 23.25 % )
        Info: Total interconnect delay = 9.191 ns ( 76.75 % )
    Info: + Micro setup delay of destination is 0.037 ns
    Info: - Shortest clock path from clock "CLK" to destination register is 2.743 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_10; Fanout = 24; CLK Node = 'CLK'
        Info: 2: + IC(0.563 ns) + CELL(0.711 ns) = 2.743 ns; Loc. = LC_X19_Y1_N7; Fanout = 3; REG Node = 'B[2]'
        Info: Total cell delay = 2.180 ns ( 79.48 % )
        Info: Total interconnect delay = 0.563 ns ( 20.52 % )
Info: tco from clock "CLK" to destination pin "AO[2]" through register "A[2]" is 12.165 ns
    Info: + Longest clock path from clock "CLK" to source register is 2.743 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_10; Fanout = 24; CLK Node = 'CLK'
        Info: 2: + IC(0.563 ns) + CELL(0.711 ns) = 2.743 ns; Loc. = LC_X19_Y2_N6; Fanout = 3; REG Node = 'A[2]'
        Info: Total cell delay = 2.180 ns ( 79.48 % )
        Info: Total interconnect delay = 0.563 ns ( 20.52 % )
    Info: + Micro clock to output delay of source is 0.224 ns
    Info: + Longest register to pin delay is 9.198 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X19_Y2_N6; Fanout = 3; REG Node = 'A[2]'
        Info: 2: + IC(1.236 ns) + CELL(0.442 ns) = 1.678 ns; Loc. = LC_X19_Y1_N7; Fanout = 1; COMB Node = 'AO~20'
        Info: 3: + IC(1.090 ns) + CELL(0.590 ns) = 3.358 ns; Loc. = LC_X19_Y1_N8; Fanout = 1; COMB Node = 'AO~21'
        Info: 4: + IC(3.732 ns) + CELL(2.108 ns) = 9.198 ns; Loc. = PIN_91; Fanout = 0; PIN Node = 'AO[2]'
        Info: Total cell delay = 3.140 ns ( 34.14 % )
        Info: Total interconnect delay = 6.058 ns ( 65.86 % )
Info: Longest tpd from source pin "RA[0]" to destination pin "AO[2]" is 14.673 ns
    Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_41; Fanout = 8; PIN Node = 'RA[0]'
    Info: 2: + IC(5.088 ns) + CELL(0.590 ns) = 7.153 ns; Loc. = LC_X19_Y1_N7; Fanout = 1; COMB Node = 'AO~20'
    Info: 3: + IC(1.090 ns) + CELL(0.590 ns) = 8.833 ns; Loc. = LC_X19_Y1_N8; Fanout = 1; COMB Node = 'AO~21'
    Info: 4: + IC(3.732 ns) + CELL(2.108 ns) = 14.673 ns; Loc. = PIN_91; Fanout = 0; PIN Node = 'AO[2]'
    Info: Total cell delay = 4.763 ns ( 32.46 % )
    Info: Total interconnect delay = 9.910 ns ( 67.54 % )
Info: th for register "A[3]" (data pin = "i[3]", clock pin = "CLK") is -3.926 ns
    Info: + Longest clock path from clock "CLK" to destination register is 2.743 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_10; Fanout = 24; CLK Node = 'CLK'
        Info: 2: + IC(0.563 ns) + CELL(0.711 ns) = 2.743 ns; Loc. = LC_X20_Y3_N0; Fanout = 3; REG Node = 'A[3]'
        Info: Total cell delay = 2.180 ns ( 79.48 % )
        Info: Total interconnect delay = 0.563 ns ( 20.52 % )
    Info: + Micro hold delay of destination is 0.015 ns
    Info: - Shortest pin to register delay is 6.684 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_48; Fanout = 3; PIN Node = 'i[3]'
        Info: 2: + IC(5.094 ns) + CELL(0.115 ns) = 6.684 ns; Loc. = LC_X20_Y3_N0; Fanout = 3; REG Node = 'A[3]'
        Info: Total cell delay = 1.590 ns ( 23.79 % )
        Info: Total interconnect delay = 5.094 ns ( 76.21 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 205 megabytes
    Info: Processing ended: Fri Jan 05 19:36:15 2018
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


