m255
K4
z2
!s11f vlog 2020.1 2020.02, Feb 28 2020
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dF:/FPGA/ProyectoGrupal1/FPGA_Slave/simulation/modelsim
vflipflop_SD
Z1 DXx6 sv_std 3 std 0 22 VYECXdT12H8WgbUP_5Y6:3
Z2 !s110 1715494762
!i10b 1
!s100 c51cEjR0kmk3MU:I0BJSz2
Z3 !s11b Dg1SIo80bB@j0V0VzS_@n1
IU^07aW^MM14m6A>Q5Se;^3
Z4 VDg1SIo80bB@j0V0VzS_@n1
S1
R0
w1715490537
8F:/FPGA/ProyectoGrupal1/FPGA_Slave/flipflop_SD.sv
FF:/FPGA/ProyectoGrupal1/FPGA_Slave/flipflop_SD.sv
!i122 3
L0 1 11
Z5 OV;L;2020.1;71
r1
!s85 0
31
Z6 !s108 1715494762.000000
!s107 F:/FPGA/ProyectoGrupal1/FPGA_Slave/flipflop_SD.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+F:/FPGA/ProyectoGrupal1/FPGA_Slave|F:/FPGA/ProyectoGrupal1/FPGA_Slave/flipflop_SD.sv|
!i113 1
Z7 o-sv -work work
Z8 !s92 -sv -work work +incdir+F:/FPGA/ProyectoGrupal1/FPGA_Slave
Z9 tCvgOpt 0
nflipflop_@s@d
vpwm
R1
R2
!i10b 1
!s100 W8OkWY=<11l`I4@ajG81B2
R3
Ijl4KT`2[eHUOUo4QUZB]70
R4
S1
R0
w1715494746
8F:/FPGA/ProyectoGrupal1/FPGA_Slave/pwm.sv
FF:/FPGA/ProyectoGrupal1/FPGA_Slave/pwm.sv
!i122 2
L0 1 35
R5
r1
!s85 0
31
R6
!s107 F:/FPGA/ProyectoGrupal1/FPGA_Slave/pwm.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+F:/FPGA/ProyectoGrupal1/FPGA_Slave|F:/FPGA/ProyectoGrupal1/FPGA_Slave/pwm.sv|
!i113 1
R7
R8
R9
vpwm_tb
R1
R2
!i10b 1
!s100 VORiRO^4`eHYdS]U[:ol]1
R3
In^=RL;FVIfmeLoV<ga_Tn0
R4
S1
R0
w1715491519
8F:/FPGA/ProyectoGrupal1/FPGA_Slave/pwm_tb.sv
FF:/FPGA/ProyectoGrupal1/FPGA_Slave/pwm_tb.sv
!i122 4
L0 2 19
R5
r1
!s85 0
31
R6
!s107 F:/FPGA/ProyectoGrupal1/FPGA_Slave/pwm_tb.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+F:/FPGA/ProyectoGrupal1/FPGA_Slave|F:/FPGA/ProyectoGrupal1/FPGA_Slave/pwm_tb.sv|
!i113 1
R7
R8
R9
vsieteSegmentos
R1
R2
!i10b 1
!s100 5]TM9jlaefSTEo;=`2V603
R3
I5FaQW9B34e4l__4SROSW]1
R4
S1
R0
w1715468422
8F:/FPGA/ProyectoGrupal1/FPGA_Slave/sieteSegmentos.sv
FF:/FPGA/ProyectoGrupal1/FPGA_Slave/sieteSegmentos.sv
!i122 1
L0 1 19
R5
r1
!s85 0
31
R6
!s107 F:/FPGA/ProyectoGrupal1/FPGA_Slave/sieteSegmentos.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+F:/FPGA/ProyectoGrupal1/FPGA_Slave|F:/FPGA/ProyectoGrupal1/FPGA_Slave/sieteSegmentos.sv|
!i113 1
R7
R8
R9
nsiete@segmentos
vSPI_slave
R1
R2
!i10b 1
!s100 l@jNFoI[G==W2?AJ[JWRD1
R3
ISG]5CI=kYFGfGF@>kd6D23
R4
S1
R0
w1715491305
8F:/FPGA/ProyectoGrupal1/FPGA_Slave/SPI_slave.sv
FF:/FPGA/ProyectoGrupal1/FPGA_Slave/SPI_slave.sv
!i122 0
L0 1 41
R5
r1
!s85 0
31
R6
!s107 F:/FPGA/ProyectoGrupal1/FPGA_Slave/SPI_slave.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+F:/FPGA/ProyectoGrupal1/FPGA_Slave|F:/FPGA/ProyectoGrupal1/FPGA_Slave/SPI_slave.sv|
!i113 1
R7
R8
R9
n@s@p@i_slave
