---
layout: post
title: 学会使用FIFO减少低速设备对cpu的占用
date: 2020-06-11
Author: jianping
categories: 
tags: [FPGA, hardware]
comments: false
---

# 1. 前言

一般来说,cpu对外设的处理都采用中断模式.但是一些低速外设,例如uart,最好不要让cpu在中断中等待太久,否则无法处理别的消息,造成假死状态.这个时候,可以使用fifo先把大量数据存储下来,等合适的时候再发出中断让cpu过来处理.有点类似快递箱对快递员的作用.总不能来一个快递,快递员就来处理下.最好还是让快递先放在快递箱里,等快递箱满了(或者别的条件),再一次性处理. 


# 2. FIFO调用与仿真

首先配置fifo, 配置为native,存储类型为:common clock block ram (读写是同步的时钟控制).

standard fifo, 位宽和深度根据需求,例如(8 , 1024). 我猜gnss消息最长估计也就800多吧...

其他信号接口根据需求选配就行. 调用方式如下:



```verilog

/// fifo.v

module fifo(
        clk, // 时钟
        rst_n, // 低电平复位
        din, // 数据输入
        wr_en, // 使能输入
        rd_en, // 使能读取
        dout,  // 数据输出
        full,
        wr_ack,
        empty,
        valid,
        data_count
    );
    
    input           wire            clk;
    input           wire            rst_n;
    input           wire            [7:0]din;
    input           wire            wr_en;
    input           wire            rd_en;
    output          wire            [7:0]dout;
    output          wire            full;
    output          wire            wr_ack;
    output          wire            empty;
    output          wire            valid;
    output          wire            [9:0]data_count;
    
    
    
    fifo_generator_ip fifo_generator_ip_inst(
        .clk(clk),
        .srst(~rst_n), // 注意这里是高电平复位,要取反
        .din(din),
        .wr_en(wr_en),
        .rd_en(rd_en),
        .dout(dout),
        .full(full),
        .wr_ack(wr_ack),
        .empty(empty),
        .valid(valid),
        .data_count(data_count)
    );

    
endmodule

```

对上述模块进行简单的仿真

```verilog

/// fifo_tb.v

module fifo_tb();
    reg             Clk;
    reg             Rst_n;
    
    reg             [7:0]Din;
    reg             Wr_en;
    reg             Rd_en;
    wire            [7:0]Dout;
    wire            Full;
    wire            Wr_ack;
    wire            Empty;
    wire            Valid;

    
    reg             [8:0]timecnt;
    
    wire            [9:0]data_count;
    
    
    fifo fifo_inst(
            .clk(Clk),
            .rst_n(Rst_n),
            .din(Din),
            .wr_en(Wr_en),
            .rd_en(Rd_en),
            .dout(Dout),
            .full(Full),
            .wr_ack(Wr_ack),
            .empty(Empty),
            .valid(Valid),
            .data_count(data_count)
        );
        
    always @ (posedge Clk)
    begin
        if(!Rst_n)
            timecnt <= 0;
        else 
        begin
            if(timecnt > 8'd69)
            begin
                timecnt <= 0;
            end
            else
            begin
                timecnt <= timecnt + 1;
                Din <= timecnt;
            end
        end
    end
    
    always @ (posedge Clk)
    begin
    if(!Rst_n)
        begin
        Wr_en<=0;
        Rd_en<=0;
        Din <= 8'd0;
        end
    else
        begin
        Wr_en <= ( timecnt>= 5 && timecnt<= 20 )?1'b1:1'b0;
        Rd_en <= ( timecnt>= 30 && timecnt<= 45 )?1'b1:1'b0;
        end
    end
    
    
    initial
    begin
                Clk = 0;
                Rst_n = 1;
                #10;
                Rst_n = 0;
                #10;
                Rst_n = 1;
                #10;
                #200000;
                $stop;
    end
    
    always
    begin
                #5;
                Clk = ~Clk;
    end
    
    
endmodule


```

时序图如下:

![](https://pic.downk.cc/item/5ee20e60c2a9a83be5a1070e.jpg)

*注意* standard fifo 模式下Wr_en拉高后,经过一个时钟周期后,才开始写入.

*注意* standard fifo 模式下Wr_en拉低后,经过一个时钟周期后,才停止写入.

*注意* 复位后,要等待四个时钟周期,否则写不进去.

*注意* standard fifo 模式下Rd_en拉高后,经过一个时钟周期后,才开始读入.

*注意* standard fifo 模式下Rd_en拉低后,经过一个时钟周期后,才停止读入.


# 3. uart RX_port with FIFO

这里记录一个uart 的rx 端口 配合 FIFO的用法.

```verilog

/// altera_up_rs232_in_deserializer.v

module altera_up_rs232_in_deserializer (
	// Inputs
	clk, //时钟
	reset, //复位
	
	serial_data_in, // RX端口

	receive_data_en, // CPU 请求读取数据使能

	// Bidirectionals

	// Outputs
	fifo_read_available, // 记录当前fifo中的数据大小

	received_data_valid, // 如果fifo中有数据,则拉高
	received_data        // 一个数据
);

/*****************************************************************************
 *                           Parameter Declarations                          *
 *****************************************************************************/

parameter CW							= 9;		// Baud counter width
parameter BAUD_TICK_COUNT			= 433;
parameter HALF_BAUD_TICK_COUNT	= 216;

parameter TDW							= 11;		// Total data width
parameter DW							= 9;		// Data width

/*****************************************************************************
 *                             Port Declarations                             *
 *****************************************************************************/
// Inputs
input						clk;
input						reset;

input						serial_data_in;

input						receive_data_en;

// Bidirectionals

// Outputs
output reg	[ 7: 0]	fifo_read_available;

output					received_data_valid;
output		[DW: 0]	received_data;

/*****************************************************************************
 *                           Constant Declarations                           *
 *****************************************************************************/

/*****************************************************************************
 *                 Internal Wires and Registers Declarations                 *
 *****************************************************************************/

// Internal Wires
wire						shift_data_reg_en; //读取数据的时机,是在baud 计数的中间
wire						all_bits_received;

wire						fifo_is_empty;
wire						fifo_is_full;
wire			[ 6: 0]	fifo_used;

// Internal Registers
reg						receiving_data;  //标志正在接收数据,可以记录receiving_data在0的时间,以此触发idle中断. 直接用receiving_data作为中断,表明进入uart.

reg		[(TDW-1):0]	data_in_shift_reg;  // 所有数据,包括起始,结束位


// State Machine Registers

/*****************************************************************************
 *                         Finite State Machine(s)                           *
 *****************************************************************************/


/*****************************************************************************
 *                             Sequential Logic                              *
 *****************************************************************************/

// 这里记录当前可用fifo的大小,最高位记录是否已经满了
always @(posedge clk)
begin
	if (reset)
		fifo_read_available <= 8'h00;
	else
		fifo_read_available <= {fifo_is_full, fifo_used};
end

// 这里记录是否正在接收数据
always @(posedge clk)
begin
	if (reset)
		receiving_data <= 1'b0; // 初始化,不在接收
	else if (all_bits_received)
		receiving_data <= 1'b0; // 如果已经接收到一帧数据,不在接收
	else if (serial_data_in == 1'b0)
		receiving_data <= 1'b1; //起始位为0, 那么接收到0后,把receiving_data拉高
end


// 这里接收数据
always @(posedge clk)
begin
	if (reset)
		data_in_shift_reg	<= {TDW{1'b0}};
	else if (shift_data_reg_en) // 在baud count 的中间读取数据
		data_in_shift_reg	<= 
			{serial_data_in, data_in_shift_reg[(TDW - 1):1]}; // 把新来的数据放到高位
end

/*****************************************************************************
 *                            Combinational Logic                            *
 *****************************************************************************/

// Output assignments
assign received_data_valid = ~fifo_is_empty;

// Input assignments


/*****************************************************************************
 *                              Internal Modules                             *
 *****************************************************************************/

altera_up_rs232_counters RS232_In_Counters (
	// Inputs
	.clk								(clk),
	.reset							(reset),
	
	.reset_counters				(~receiving_data),

	// Bidirectionals

	// Outputs
	.baud_clock_rising_edge		(),
	.baud_clock_falling_edge	(shift_data_reg_en),
	.all_bits_transmitted		(all_bits_received)
);
defparam 
	RS232_In_Counters.CW							= CW,
	RS232_In_Counters.BAUD_TICK_COUNT		= BAUD_TICK_COUNT,
	RS232_In_Counters.HALF_BAUD_TICK_COUNT	= HALF_BAUD_TICK_COUNT,
	RS232_In_Counters.TDW						= TDW;

altera_up_sync_fifo RS232_In_FIFO (
	// Inputs
	.clk				(clk),
	.reset			(reset),

	.write_en		(all_bits_received & ~fifo_is_full), // 当所有一帧数据接收到时,写入fifo
	.write_data		(data_in_shift_reg[(DW + 1):1]), //去除起始和结束位

	.read_en			(receive_data_en & ~fifo_is_empty),
	
	// Bidirectionals

	// Outputs
	.fifo_is_empty	(fifo_is_empty),
	.fifo_is_full	(fifo_is_full),
	.words_used		(fifo_used),

	.read_data		(received_data)
);
defparam 
	RS232_In_FIFO.DW				= DW,
	RS232_In_FIFO.DATA_DEPTH	= 128,
	RS232_In_FIFO.AW				= 6;

endmodule


```

