# **Desarrollo de una MÃ¡quina de Estado en VHDL - UNL** 

ğŸ“Œ DescripciÃ³n

Este repositorio contiene la implementaciÃ³n en VHDL de una mÃ¡quina de estado finito (FSM), desarrollada como parte del curso en la Universidad Nacional de Loja (UNL).

La mÃ¡quina de estado estÃ¡ diseÃ±ada para controlar distintos sistemas, como despachadoras de refrescos, alarmas y circuitos lÃ³gicos personalizados.

---

# ğŸ“‚ **Contenido del Repositorio**

- ğŸ”¹ MÃ¡quina Despachadora de Refrescos - ImplementaciÃ³n de una FSM que simula el funcionamiento de una mÃ¡quina expendedora.

- ğŸ”¹ Sistema de Alarma - Control basado en estados para el manejo de una alarma de seguridad.

- ğŸ”¹ Ejercicios de FSM - Ejemplos prÃ¡cticos para el desarrollo de mÃ¡quinas de estado.

- ğŸ”¹ MÃ¡quina de Estado Propia - DiseÃ±o personalizado de una FSM para distintas aplicaciones.


ğŸš€ CÃ³mo Usar este Proyecto

1. Abrir los archivos .vhdl en un simulador de VHDL como ModelSim o GHDL.
2. Compilar la mÃ¡quina de estado y verificar la correcta transiciÃ³n entre estados.
3. Ejecutar los testbenches para validar el comportamiento del sistema.

ğŸ“¢ CrÃ©ditos y AutorÃ­a

ğŸ“Œ Autor: DavidSotoX

ğŸ“Œ Universidad: Universidad Nacional de Loja - UNL

ğŸ“Œ Lenguaje: VHDL

ğŸ’¡ Si encuentras Ãºtil este repositorio, no olvides dejar una estrella â­ y compartirlo con otros entusiastas de la electrÃ³nica digital y el diseÃ±o en VHDL! 
