# Jogo Genius em VHDL

## üìñ Sobre o Projeto

Este reposit√≥rio cont√©m o **projeto final** da disciplina de Sistemas Digitais, consistindo na implementa√ß√£o de um jogo da mem√≥ria do tipo "Genius" (tamb√©m conhecido como Simon) em VHDL. O circuito foi projetado para ser totalmente funcional, executando o jogo por tr√™s n√≠veis de dificuldade e culminando em uma condi√ß√£o de vit√≥ria ou derrota para o jogador.

O projeto foi desenvolvido seguindo uma metodologia formal de projeto RTL, com uma arquitetura particionada que separa a l√≥gica de controle da l√≥gica de opera√ß√µes.


## Arquitetura do Sistema

O design foi particionado em uma arquitetura cl√°ssica de Unidade de Controle e Caminho de Dados (Datapath) para modularizar a complexidade e facilitar o projeto e a depura√ß√£o.

* **Unidade de Controle (FSM):** O "c√©rebro" do sistema. √â uma M√°quina de Estados Finitos (FSM) de 9 estados, respons√°vel por sequenciar todas as etapas do jogo. A l√≥gica combinacional desta FSM foi implementada diretamente atrav√©s de equa√ß√µes booleanas, conforme os requisitos do projeto.
* **Caminho de Dados (Datapath):** Os "m√∫sculos" do sistema. Cont√©m todos os componentes que armazenam e manipulam os dados, incluindo:
    * Contadores de 2 bits para o n√≠vel atual e para o √≠ndice da sequ√™ncia.
    * Uma mem√≥ria ROM para armazenar a sequ√™ncia de cores fixa do jogo.
    * Circuitos comparadores para validar a jogada do usu√°rio e verificar as condi√ß√µes de fim de n√≠vel.
    * Um timer para controlar a dura√ß√£o em que cada LED permanece aceso.

![Diagrama de Blocos do Sistema](genius_game-HSM.png)

---

## üìÇ Estrutura dos Arquivos

O projeto est√° organizado nos seguintes arquivos VHDL:

* `genius_game.vhd`: Entidade de mais alto n√≠vel, que conecta a Unidade de Controle e o Datapath.
* `control_unit.vhd`: A Unidade de Controle, que cont√©m a FSM.
* `logica_comb_fsm.vhd`: A l√≥gica combinacional da FSM, implementada com equa√ß√µes booleanas.
* `registrador_4bits.vhd`: O registrador de 4 bits que armazena o estado atual da FSM.
* `datapath.vhd`: O Caminho de Dados, contendo todos os componentes operacionais.

---

## üõ†Ô∏è Metodologia e Ferramentas

* **Metodologia:** Projeto RTL (N√≠vel de Transfer√™ncia de Registradores).
* **Linguagem:** VHDL.
* **Ferramenta de Simula√ß√£o: ModelSim
* **Ferramenta de S√≠ntese: Intel Quartus Prime

---

## üöÄ Como Simular

1.  Compile todos os arquivos `.vhd` na ordem de depend√™ncia em uma ferramenta de simula√ß√£o compat√≠vel com VHDL.
2.  Inicie uma simula√ß√£o da entidade `genius_game`.
3.  Para come√ßar, aplique um pulso no sinal `reset` (de '1' para '0').
4.  Em seguida, aplique um pulso no sinal `inicia_jogo` (de '0' para '1' e de volta para '0').
5.  Manipule o barramento `botoes_jogador` para simular as jogadas do usu√°rio nos momentos apropriados. A simula√ß√£o completa do jogo (3 n√≠veis) pode ser observada na imagem abaixo.

![Simula√ß√£o Funcional Completa](simulacao-vencedor.png)

