RX_FIFO_HC,FUNC_0
RX_FIFO_LC,FUNC_1
RX_FIFO_SC,FUNC_2
TX_FIFO_HC,FUNC_3
TX_FIFO_LC,FUNC_4
TX_FIFO_SC,FUNC_5
USP_CLOCK_MODE_SLAVE,VAR_0
USP_EN,VAR_1
USP_MODE1,VAR_2
USP_MODE2,VAR_3
USP_RFS_ACT_LEVEL_LOGIC1,VAR_4
USP_RFS_CLK_SLAVE_MODE,VAR_5
USP_RISC_DSP_MODE,VAR_6
USP_RISC_DSP_SEL,VAR_7
USP_RXD_DELAY_LEN_OFFSET,VAR_8
USP_RX_DMA_IO_CTRL,VAR_9
USP_RX_DMA_IO_LEN,VAR_10
USP_RX_FIFO_CTRL,VAR_11
USP_RX_FIFO_LEVEL_CHK,VAR_12
USP_RX_FIFO_THD_OFFSET,VAR_13
USP_RX_FIFO_THRESHOLD,VAR_14
USP_RX_FIFO_WIDTH_OFFSET,VAR_15
USP_SYNC_MODE,VAR_16
USP_TFS_ACT_LEVEL_LOGIC1,VAR_17
USP_TFS_CLK_SLAVE_MODE,VAR_18
USP_TXD_ACT_EDGE_FALLING,VAR_19
USP_TXD_DELAY_LEN_OFFSET,VAR_20
USP_TX_DMA_IO_CTRL,VAR_21
USP_TX_DMA_IO_LEN,VAR_22
USP_TX_FIFO_CTRL,VAR_23
USP_TX_FIFO_LEVEL_CHK,VAR_24
USP_TX_FIFO_THD_OFFSET,VAR_25
USP_TX_FIFO_THRESHOLD,VAR_26
USP_TX_FIFO_WIDTH_OFFSET,VAR_27
USP_TX_RX_FIFO_WIDTH_DWORD,VAR_28
USP_TX_UFLOW_REPEAT_ZERO,VAR_29
regmap_update_bits,FUNC_6
regmap_write,FUNC_7
sirf_usp_i2s_init,FUNC_8
usp,VAR_30
