## π§­ μ™ λ“±μ¥ν–λ”κ°€?

κΈ°μ΅΄μ μ»΄νμΌλ¬ μΈν”„λΌ(μ: LLVM IR)λ” **ν•λ“μ›¨μ–΄ λ…λ¦½μ μΈ ν‘ν„**μ— κ°•ν•μ§€λ§, λ‹¤μκ³Ό κ°™μ€ ν•κ³„λ¥Ό κ°€μ§€κ³  μμ—κΈ° λ•λ¬Έ

### 1. **λ„λ©”μΈ νΉν™” μ—°μ‚° ν‘ν„ λ¶€μ΅±**

- μλ¥Ό λ“¤μ–΄ λ”¥λ¬λ‹μ—μ„λ” `matmul`, `convolution`, `softmax` κ°™μ€ κ³ μμ¤€ μ—°μ‚°μ΄ μ¤‘μ”ν•¨
- ν•μ§€λ§ LLVM IRμ€ μ΄λ° μ—°μ‚°μ„ ν‘ν„ν•  μλ‹¨μ΄ μ—†κ³ , λ‚®μ€ μμ¤€μ μ—°μ‚°(load/store/add)μΌλ΅λ§ ν‘ν„λ¨
- κ²°κ³Όμ μΌλ΅ **μ—°μ‚°μ μλ―Έλ¥Ό μƒκ² λμ–΄ μµμ ν™”κ°€ μ–΄λ µκ³ **, **λΉ„ν¨μ¨μ μΈ μ½”λ“ μƒμ„±**μ΄ λ§μ•μ

### 2. **λ‹¤μ–‘ν• μμ¤€μ μ¤‘κ°„ ν‘ν„μ΄ ν•„μ”ν•¨**

- μ: κ³ μμ¤€ (ν…μ„ μ—°μ‚°) β†’ μ¤‘κ°„ μμ¤€ (λ£¨ν”„ λ° λ²„νΌ) β†’ μ €μμ¤€ (λ μ§€μ¤ν„°μ™€ ν¬μΈν„°)
- κΈ°μ΅΄ IRμ€ λ‹¨μΌ μμ¤€λ§μ„ κ°€μ •ν•λ―€λ΅ **μ—°μ‚° μμ¤€ κ°„ μ •λ³΄ μ „λ‹¬**μ΄ μ–΄λ ¤μ›€

### 3. **λ‹¤μ–‘ν• ν•λ“μ›¨μ–΄ λ€μ‘ μ–΄λ ¤μ›€**

- GPU, TPU, FPGA λ“± λ‹¤μ–‘ν• λ°±μ—”λ“μ— λ§μ¶° μ½”λ“λ¥Ό μƒμ„±ν•λ ¤λ©΄ IR μμ²΄λ„ μ μ—°ν•΄μ•Ό ν•¨
- κΈ°μ΅΄μ—λ” λ°±μ—”λ“λ³„λ΅ λ”°λ΅ DSL/μ»΄νμΌλ¬λ¥Ό λ§λ“¤μ–΄μ•Ό ν–κ³ , **μ¤‘λ³µ μ½”λ“μ™€ μƒνƒκ³„ λ¶„μ‚°**μ΄ μ‹¬κ°ν–μ

### 4. **μ¬μ‚¬μ© κ°€λ¥ν• μ»΄νμΌλ¬ μΈν”„λΌ λ¶€μ΅±**

- DSLλ§λ‹¤ μ „μ© μ»΄νμΌλ¬λ¥Ό λ§λ“¤λ‹¤ λ³΄λ©΄, **IR, μµμ ν™”, lowering λ΅μ§μ΄ μ¤‘λ³µ**λ¨
- MLIRμ€ **κ³µν†µ μΈν”„λΌ**λ¥Ό μ κ³µν•μ—¬, DSLλ“¤μ΄ **κ³µν†µ μ–Έμ–΄ μ„μ—μ„ λ™μ‘**ν•κ² ν•λ ¤λ” λ©ν‘λ¥Ό κ°€μ§