# 2024-03-25 - Syntes och simulering i VHDL (del I)

Konstruktion av ADAS-systemet i VHDL samt en 2-bitars AD-omvandlare i LTspice.  
Även demonstration av en testbänk för en OR-grind i VHDL, vilket kommer behandlas ytterligare under efterföljande lektion.  

Katalogen "adas" innehåller modulen adas för konstruktion av ADAS-systemet.  

Katalogen "adc" innehåller kretsschema för en 2-bitars AD-omvandlare konstruerad i LTspice.  

Katalogen "or_gate" innehåller modulen or_gate samt motsvarande testbänk or_gate_tb.  



