<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:54.2454</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.10.05</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0132402</applicationNumber><claimCount>19</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시장치</inventionTitle><inventionTitleEng>DISPLAY DEVICE</inventionTitleEng><openDate>2025.04.14</openDate><openNumber>10-2025-0049675</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3275</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3266</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3233</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 표시장치에 관한 것으로, 제1 방향을 따라 배치된 복수의 게이트 라인들, 제2 방향을 따라 배치된 복수의 데이터 라인들, 및 복수의 픽셀 회로들을 포함한 표시패널; 상기 데이터 라인들에 데이터 전압을 공급하는 데이터 구동부; 및 상기 게이트 라인들에 스캔 신호의 펄스를 공급하는 게이트 구동부를 포함한다. 상기 제1 방향에서 상기 표시패널이 복수의 블록들로 균등 분할될 때, 상기 표시패널은 좌측으로부터 적어도 제1 블록, 제2 블록, 제3 블록 및 제4 블록을 포함한다. 상기 데이터 구동부는 상기 표시패널의 제1 블록 내에서 상기 표시패널의 좌측 끝단으로 치우치게 배치된 제1 드라이브 IC; 및 상기 표시패널의 제4 블록 내에서 상기 표시패널의 좌측 끝단으로 치우치게 배치된 제2 드라이브 IC를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 방향을 따라 배치된 복수의 게이트 라인들, 제2 방향을 따라 배치된 복수의 데이터 라인들, 및 복수의 픽셀 회로들을 포함한 표시패널;상기 데이터 라인들에 데이터 전압을 공급하는 데이터 구동부; 및 상기 게이트 라인들에 스캔 신호의 펄스를 공급하는 게이트 구동부를 포함하고, 상기 제1 방향에서 상기 표시패널이 복수의 블록들로 균등 분할될 때, 상기 표시패널은 좌측으로부터 적어도 제1 블록, 제2 블록, 제3 블록 및 제4 블록을 포함하고, 상기 데이터 구동부는,상기 표시패널의 제1 블록 내에서 상기 표시패널의 좌측 끝단으로 치우치게 배치된 제1 드라이브 IC; 및 상기 표시패널의 제4 블록 내에서 상기 표시패널의 좌측 끝단으로 치우치게 배치된 제2 드라이브 IC를 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제1 드라이브 IC는 복수의 링크 라인들을 통해 상기 제1 및 제2 블록에 배치된 데이터 라인들에 연결되고, 상기 제2 드라이브 IC는 복수의 다른 링크 라인들을 통해 상기 제3 및 제4 블록에 배치된 데이터 라인들에 연결되는 표시장치. </claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서,상기 제1 드라이브 IC의 중심으로부터 이격된 우측 채널에 연결된 링크 라인의 길이가 상기 제1 드라이브 IC의 중심 채널에 연결된 링크 라인의 길이 보다 길고, 상기 제1 드라이브 IC의 최우측 채널에 연결된 링크 라인의 길이가 상기 제1 드라이브 IC의 최좌측 채널에 연결된 링크 라인 보다 길고, 상기 제2 드라이브 IC의 중심으로부터 이격된 좌측 채널에 연결된 링크 라인의 길이가 상기 제2 드라이브 IC의 중심 채널에 연결된 링크 라인의 길이 보다 길고, 상기 제2 드라이브 IC의 최좌측 채널에 연결된 링크 라인의 길이가 상기 제2 드라이브 IC의 최우측 채널에 연결된 링크 라인 보다 긴 표시장치. </claim></claimInfo><claimInfo><claim>4. 제 2 항에 있어서,상기 제1 방향에서 볼 때, 상기 링크 라인들의 저항이 상기 표시패널의 양측 가장자리부터 상기 표시패널의 중앙으로 길수록 큰 표시장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서,상기 게이트 구동부에 클럭을 공급하는 레벨 시프터; 및 상기 표시패널의 제2 방향을 따라 배치되어 상기 게이트 구동부에 연결된 복수의 클럭 배선들을 더 포함하는 표시장치. </claim></claimInfo><claimInfo><claim>6. 제 5 항에 있어서,상기 클럭이 인가되는 클럭 인입부로부터 제1 거리에 위치한 상기 클럭 배선의 제1 위치에서 상기 게이트 구동부에 입력되는 클럭의 위상 보다, 상기 클럭 인입부로부터 제2 거리에 위치한 상기 클럭 배선의 제2 위치에서 상기 게이트 구동부에 입력되는 클럭의 위상이 더 앞으로 시프트되고,상기 제2 거리가 상기 제1 거리보다 큰 표시장치.</claim></claimInfo><claimInfo><claim>7. 제 6 항에 있어서,상기 클럭의 위상이 앞으로 시프트되는 시점에 상기 클럭의 1 주기가 이전 클럭의 1 주기 보다 작아지는 표시장치.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서,상기 픽셀 회로는,상기 스캔 신호의 게이트 온 전압에 응답하여 턴-온되고, 상기 스캔 신호의 게이트 오프 전압에 응답하여 턴-오프되는 트랜지스터를 포함하고,상기 클럭의 위상이 앞으로 시프트되는 시점에 상기 게이트 오프 전압 구간이 상기 이전 클럭의 1 주기 내의 게이트 오프 전압 구간 보다 작아지는 표시장치. </claim></claimInfo><claimInfo><claim>9. 제 1 항에 있어서,상기 제1 및 제2 드라이브 IC들 각각은, 출력 인에이블 신호에 응답하여 상기 데이터 전압을 출력하고,상기 제1 및 제2 드라이브 IC들로부터 멀어질수록 상기 출력 인에이블 신호의 지연 시간이 커지는 표시장치. </claim></claimInfo><claimInfo><claim>10. 제 9 항에 있어서,상기 출력 인에이블 신호의 지연 시간이 이전 보다 커질 때 상기 출력 인에이블 신호의 펄스폭이 커지는 표시장치. </claim></claimInfo><claimInfo><claim>11. 제1 방향을 따라 배치된 복수의 게이트 라인들, 제2 방향을 따라 배치된 복수의 데이터 라인들, 및 복수의 픽셀 회로들을 포함한 표시패널;상기 데이터 라인들에 데이터 전압을 공급하는 데이터 구동부; 및 상기 게이트 라인들에 스캔 신호의 펄스를 공급하는 게이트 구동부를 포함하고, 상기 제1 방향에서 상기 표시패널이 복수의 블록들로 균등 분할될 때, 상기 표시패널은 좌측으로부터 적어도 제1 블록, 제2 블록, 제3 블록 및 제4 블록을 포함하고, 상기 데이터 구동부는,상기 표시패널의 제1 블록 내에서 상기 표시패널의 좌측 끝단으로 치우치게 배치된 제1 드라이브 IC;  상기 표시패널의 제2 블록 내에서 상기 표시패널의 좌측으로 치우치게 배치된 제2 드라이브 IC;  상기 표시패널의 제3 블록 내에서 상기 표시패널의 우측으로 치우치게 배치된 제3 드라이브 IC; 및 상기 표시패널의 제4 블록 내에서 상기 표시패널의 좌측 끝단으로 치우치게 배치된 제4 드라이브 IC를 포함하는 표시장치. </claim></claimInfo><claimInfo><claim>12. 제 11 항에 있어서,상기 제1 드라이브 IC는 복수의 제1 링크 라인들을 통해 상기 제1 블록에 배치된 데이터 라인들에 연결되고, 상기 제2 드라이브 IC는 복수의 제2 링크 라인들을 통해 상기 제2 블록에 배치된 데이터 라인들에 연결되고,상기 제3 드라이브 IC는 복수의 제3 링크 라인들을 통해 상기 제3 블록에 배치된 데이터 라인들에 연결되고, 상기 제4 드라이브 IC는 복수의 제4 링크 라인들을 통해 상기 제4 블록에 배치된 데이터 라인들에 연결되는 표시장치. </claim></claimInfo><claimInfo><claim>13. 제 12 항에 있어서,상기 제1 및 제2 드라이브 IC들 각각의 중심으로부터 이격된 우측 채널에 연결된 링크 라인의 길이가 상기 제1 및 제2 드라이브 IC들 각각의 중심 채널에 연결된 링크 라인의 길이 보다 길고, 상기 제1 및 제2 드라이브 IC들 각각의 최우측 채널에 연결된 링크 라인의 길이가 상기 제1 및 제2 드라이브 IC들 각각의 최좌측 채널에 연결된 링크 라인 보다 길고, 상기 제3 및 제4 드라이브 IC들 각각의 중심으로부터 이격된 좌측 채널에 연결된 링크 라인의 길이가 상기 제3 및 제4 드라이브 IC들 각각의 중심 채널에 연결된 링크 라인의 길이 보다 길고, 상기 제3 및 제4 드라이브 IC들 각각의 최좌측 채널에 연결된 링크 라인의 길이가 상기 제3 및 제4 드라이브 IC들 각각의 최우측 채널에 연결된 링크 라인 보다 긴 표시장치. </claim></claimInfo><claimInfo><claim>14. 제 11 항에 있어서,상기 게이트 구동부에 클럭을 공급하는 레벨 시프터; 및 상기 표시패널의 제2 방향을 따라 배치되어 상기 게이트 구동부에 연결된 복수의 클럭 배선들을 더 포함하는 표시장치. </claim></claimInfo><claimInfo><claim>15. 제 14 항에 있어서,상기 클럭이 인가되는 클럭 인입부로부터 제1 거리에 위치한 상기 클럭 배선의 제1 위치에서 상기 게이트 구동부에 입력되는 클럭의 위상 보다, 상기 클럭 인입부로부터 제2 거리에 위치한 상기 클럭 배선의 제2 위치에서 상기 게이트 구동부에 입력되는 클럭의 위상이 더 앞으로 시프트되고,상기 제2 거리가 상기 제1 거리보다 큰 표시장치.</claim></claimInfo><claimInfo><claim>16. 제 15 항에 있어서,상기 클럭의 위상이 앞으로 시프트되는 시점에 상기 클럭의 1 주기가 이전 클럭의 1 주기 보다 작아지는 표시장치.</claim></claimInfo><claimInfo><claim>17. 제 16 항에 있어서,상기 픽셀 회로는,상기 스캔 신호의 게이트 온 전압에 응답하여 턴-온되고, 상기 스캔 신호의 게이트 오프 전압에 응답하여 턴-오프되는 트랜지스터를 포함하고,상기 클럭의 위상이 앞으로 시프트되는 시점에 상기 게이트 오프 전압 구간이 상기 이전 클럭의 1 주기 내의 게이트 오프 전압 구간 보다 작아지는 표시장치. </claim></claimInfo><claimInfo><claim>18. 제 11 항에 있어서,상기 제1 및 제2 드라이브 IC들 각각은, 출력 인에이블 신호에 응답하여 상기 데이터 전압을 출력하고,상기 제1 및 제2 드라이브 IC들로부터 멀어질수록 상기 출력 인에이블 신호의 지연 시간이 커지는 표시장치. </claim></claimInfo><claimInfo><claim>19. 제 18 항에 있어서,상기 출력 인에이블 신호의 지연 시간이 이전 보다 커질 때 상기 출력 인에이블 신호의 펄스폭이 커지는 표시장치. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 영등포구...</address><code>119981018655</code><country>대한민국</country><engName>LG Display Co.,Ltd.</engName><name>엘지디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>WooKyu Sang</engName><name>상우규</name></inventorInfo><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>BoGun Seo</engName><name>서보건</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 역삼로 *길 **, 신관 *층~*층, **층(역삼동, 광성빌딩)</address><code>920081001218</code><country>대한민국</country><engName>DANA PATENT LAW FIRM</engName><name>특허법인다나</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.10.05</receiptDate><receiptNumber>1-1-2023-1092291-69</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230132402.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=348aaf18c46825cf02d6c2de1c78338e546748557bac23f22e7ea84def82fa5c9493d74dbbec2959b5153c69b6f1a30eea9a7c2469701dfe7397fdf1c174baeb4afcee51df9cf29b</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf8017d09227fd4e396c46fc43618026eadb7f4bd0d2fb96235bc6361c59b26d98f41d5526434990beed91abdf215ade624412a1a5efd266fa</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>