# 实验0、实验准备

Verilog HDL是一款起始于1989年左右的硬件描述语言，至今用于FPGA与ASIC开发；针对FPGA与ASIC开发业已形成了不同的代码编写仿真验证环境工具：

> **[思考]**
> 都用Verilog HDL,FPGA与ASIC开发流程的区别是什么？

## 1-FPGA开发：Xilinx Vivado

[安装教程](_static/assets/00.vivado2019.1_install.pdf)

## 2-ASIC快速验证：Icarus Verilog+Gtkwave

安装教程：[https://zhuanlan.zhihu.com/p/95081329](https://zhuanlan.zhihu.com/p/95081329)