<?xml version="1.0" encoding="UTF-8"?>
<ipxact:component xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:kactus2="http://kactus2.cs.tut.fi" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014 http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>pulp-platform.org</ipxact:vendor>
	<ipxact:library>core.wrapper</ipxact:library>
	<ipxact:name>instr_ram_wrap</ipxact:name>
	<ipxact:version>1.0</ipxact:version>
	<ipxact:busInterfaces>
		<ipxact:busInterface>
			<ipxact:name>instr</ipxact:name>
			<ipxact:busType vendor="pulp-platform.org" library="interface" name="sp_ram" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="pulp-platform.org" library="interface" name="sp_ram.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WE</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>we_i</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>BE</ipxact:name>
								<ipxact:range>
									<ipxact:left></ipxact:left>
									<ipxact:right></ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>be_i</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ADDR</ipxact:name>
								<ipxact:range>
									<ipxact:left>uuid_92a11bf3_569a_4e37_ba36_80db14aa5fa7-1</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>addr_i</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>uuid_92a11bf3_569a_4e37_ba36_80db14aa5fa7-1</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WDATA</ipxact:name>
								<ipxact:range>
									<ipxact:left>uuid_f39caf05_f4ab_4065_bf18_8cc76cc0c718-1</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>wdata_i</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>uuid_f39caf05_f4ab_4065_bf18_8cc76cc0c718-1</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>RDATA</ipxact:name>
								<ipxact:range>
									<ipxact:left>uuid_f39caf05_f4ab_4065_bf18_8cc76cc0c718-1</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>rdata_o</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>uuid_f39caf05_f4ab_4065_bf18_8cc76cc0c718-1</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>EN</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>en_i</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:mirroredMaster/>
		</ipxact:busInterface>
	</ipxact:busInterfaces>
	<ipxact:memoryMaps>
		<ipxact:memoryMap>
			<ipxact:name>instructionmemory</ipxact:name>
			<ipxact:isPresent>0</ipxact:isPresent>
			<ipxact:addressBlock>
				<ipxact:name>instructionmemory</ipxact:name>
				<ipxact:baseAddress>'h0</ipxact:baseAddress>
				<ipxact:range>uuid_54b76578_5d7f_4d87_987b_ad0abc5711d9</ipxact:range>
				<ipxact:width>uuid_f39caf05_f4ab_4065_bf18_8cc76cc0c718</ipxact:width>
				<ipxact:usage>memory</ipxact:usage>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>boot_rom</ipxact:name>
				<ipxact:baseAddress>'h8_0000</ipxact:baseAddress>
				<ipxact:range>'h200</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>memory</ipxact:usage>
				<ipxact:access>read-only</ipxact:access>
			</ipxact:addressBlock>
			<ipxact:addressUnitBits>8</ipxact:addressUnitBits>
		</ipxact:memoryMap>
	</ipxact:memoryMaps>
	<ipxact:model>
		<ipxact:views>
			<ipxact:view>
				<ipxact:name>structural</ipxact:name>
				<ipxact:componentInstantiationRef>verilog_implementation</ipxact:componentInstantiationRef>
				<ipxact:designInstantiationRef>design</ipxact:designInstantiationRef>
				<ipxact:designConfigurationInstantiationRef>design_configuration</ipxact:designConfigurationInstantiationRef>
			</ipxact:view>
		</ipxact:views>
		<ipxact:instantiations>
			<ipxact:componentInstantiation>
				<ipxact:name>verilog_implementation</ipxact:name>
				<ipxact:language>Verilog</ipxact:language>
				<ipxact:moduleName>instr_ram_wrap</ipxact:moduleName>
				<ipxact:moduleParameters>
					<ipxact:moduleParameter parameterId="uuid_c61a03bb_b366_434f_84ab_8ed0670b2bc3" usageType="nontyped">
						<ipxact:name>RAM_SIZE</ipxact:name>
						<ipxact:description>in bytes</ipxact:description>
						<ipxact:value>uuid_54b76578_5d7f_4d87_987b_ad0abc5711d9</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="uuid_8550d272_aa76_4e9e_acfb_6f4a28c4ea6d" usageType="nontyped">
						<ipxact:name>DATA_WIDTH</ipxact:name>
						<ipxact:value>uuid_f39caf05_f4ab_4065_bf18_8cc76cc0c718</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="uuid_fa5de112_de65_4ccc_83a7_3bfb06057546" usageType="nontyped">
						<ipxact:name>ADDR_WIDTH</ipxact:name>
						<ipxact:value>uuid_92a11bf3_569a_4e37_ba36_80db14aa5fa7</ipxact:value>
					</ipxact:moduleParameter>
				</ipxact:moduleParameters>
				<ipxact:fileSetRef>
					<ipxact:localName>rtl</ipxact:localName>
				</ipxact:fileSetRef>
				<ipxact:fileSetRef>
					<ipxact:localName>include</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
			<ipxact:designInstantiation>
				<ipxact:name>design</ipxact:name>
				<ipxact:designRef vendor="pulp-platform.org" library="core.wrapper" name="instr_ram_wrap.design" version="1.0">
					<ipxact:configurableElementValues>
						<ipxact:configurableElementValue referenceId="uuid_1db8011e_47a6_4c90_8441_c31681eed6af">uuid_54b76578_5d7f_4d87_987b_ad0abc5711d9</ipxact:configurableElementValue>
						<ipxact:configurableElementValue referenceId="uuid_4bd89e1f_bc7b_478f_ac3b_885627b67836">uuid_f39caf05_f4ab_4065_bf18_8cc76cc0c718</ipxact:configurableElementValue>
						<ipxact:configurableElementValue referenceId="uuid_3b2d2abe_b5de_4145_901b_ed2eb6715e26">uuid_92a11bf3_569a_4e37_ba36_80db14aa5fa7</ipxact:configurableElementValue>
					</ipxact:configurableElementValues>
				</ipxact:designRef>
			</ipxact:designInstantiation>
			<ipxact:designConfigurationInstantiation>
				<ipxact:name>design_configuration</ipxact:name>
				<ipxact:designConfigurationRef vendor="pulp-platform.org" library="core.wrapper" name="instr_ram_wrap.designcfg" version="1.0"/>
			</ipxact:designConfigurationInstantiation>
		</ipxact:instantiations>
		<ipxact:ports>
			<ipxact:port>
				<ipxact:name>clk</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:adHocVisible/>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>rst_n</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:adHocVisible/>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>en_i</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>addr_i</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_92a11bf3_569a_4e37_ba36_80db14aa5fa7-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>wdata_i</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_f39caf05_f4ab_4065_bf18_8cc76cc0c718-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>rdata_o</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_f39caf05_f4ab_4065_bf18_8cc76cc0c718-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>we_i</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>be_i</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_f39caf05_f4ab_4065_bf18_8cc76cc0c718/8-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>bypass_en_i</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:adHocVisible/>
				</ipxact:vendorExtensions>
			</ipxact:port>
		</ipxact:ports>
	</ipxact:model>
	<ipxact:fileSets>
		<ipxact:fileSet>
			<ipxact:name>rtl</ipxact:name>
			<ipxact:file>
				<ipxact:name>../../../../../pulpino/rtl/instr_ram_wrap.sv</ipxact:name>
				<ipxact:fileType>systemVerilogSource</ipxact:fileType>
				<ipxact:isStructural>true</ipxact:isStructural>
				<ipxact:vendorExtensions>
					<kactus2:hash>1f9f460d4f7bdcc448dbf7ca361a412d</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
		</ipxact:fileSet>
		<ipxact:fileSet>
			<ipxact:name>include</ipxact:name>
			<ipxact:file>
				<ipxact:name>../../../../../pulpino/rtl/includes/config.sv</ipxact:name>
				<ipxact:fileType>systemVerilogSource</ipxact:fileType>
				<ipxact:isIncludeFile>true</ipxact:isIncludeFile>
			</ipxact:file>
		</ipxact:fileSet>
	</ipxact:fileSets>
	<ipxact:parameters>
		<ipxact:parameter kactus2:usageCount="3" parameterId="uuid_54b76578_5d7f_4d87_987b_ad0abc5711d9" resolve="user">
			<ipxact:name>RAM_SIZE</ipxact:name>
			<ipxact:description>in bytes</ipxact:description>
			<ipxact:value>32768</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="4" parameterId="uuid_92a11bf3_569a_4e37_ba36_80db14aa5fa7" resolve="user">
			<ipxact:name>ADDR_WIDTH</ipxact:name>
			<ipxact:description>one bit more than necessary, for the boot rom</ipxact:description>
			<ipxact:value>$clog2(uuid_54b76578_5d7f_4d87_987b_ad0abc5711d9)+1</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="9" parameterId="uuid_f39caf05_f4ab_4065_bf18_8cc76cc0c718" resolve="user">
			<ipxact:name>DATA_WIDTH</ipxact:name>
			<ipxact:value>32</ipxact:value>
		</ipxact:parameter>
	</ipxact:parameters>
	<ipxact:vendorExtensions>
		<kactus2:author>pekkarie</kactus2:author>
		<kactus2:version>3,4,172,0</kactus2:version>
		<kactus2:kts_attributes>
			<kactus2:kts_productHier>IP</kactus2:kts_productHier>
			<kactus2:kts_implementation>HW</kactus2:kts_implementation>
			<kactus2:kts_firmness>Mutable</kactus2:kts_firmness>
		</kactus2:kts_attributes>
		<kactus2:license>solderpad</kactus2:license>
	</ipxact:vendorExtensions>
</ipxact:component>
