$date
	Sat Feb  5 17:55:30 2022
$end
$version
	Icarus Verilog
$end
$timescale
	1s
$end
$scope module stimulus $end
$var wire 8 ! q [7:0] $end
$var reg 1 " clk $end
$var reg 1 # reset $end
$scope module counter1 $end
$var wire 1 " clk $end
$var wire 1 # reset $end
$var reg 8 $ out [7:0] $end
$var integer 32 % left [31:0] $end
$var integer 32 & right [31:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
b11111111111111111111111111111111 &
b11111111111111111111111111111111 %
b0 $
1#
0"
b0 !
$end
#5
1"
#10
0"
#15
b1 !
b1 $
b0 %
1"
0#
#20
0"
#25
b11 !
b11 $
b1 %
1"
#30
0"
#35
b111 !
b111 $
b10 %
1"
#40
0"
#45
b1111 !
b1111 $
b11 %
1"
#50
0"
#55
b11111 !
b11111 $
b100 %
1"
#60
0"
#65
b111111 !
b111111 $
b101 %
1"
#70
0"
#75
b1111111 !
b1111111 $
b110 %
1"
#80
0"
#85
b11111111 !
b11111111 $
b111 %
1"
#90
0"
#95
b11111110 !
b11111110 $
b0 &
1"
#100
0"
#105
b11111100 !
b11111100 $
b1 &
1"
#110
0"
#115
b11111000 !
b11111000 $
b10 &
1"
#120
0"
#125
b11110000 !
b11110000 $
b11 &
1"
#130
0"
#135
b11100000 !
b11100000 $
b100 &
1"
#140
0"
#145
b11000000 !
b11000000 $
b101 &
1"
#150
0"
#155
b10000000 !
b10000000 $
b110 &
1"
#160
0"
#165
b0 !
b0 $
b111 &
1"
#170
0"
#175
b11111111111111111111111111111111 &
b11111111111111111111111111111111 %
1"
#180
0"
#185
b1 !
b1 $
b0 %
1"
#190
0"
#195
b0 !
b0 $
b11111111111111111111111111111111 %
1"
1#
#200
0"
#205
b1 !
b1 $
b0 %
1"
0#
#210
0"
#215
b11 !
b11 $
b1 %
1"
#220
0"
#225
b111 !
b111 $
b10 %
1"
#230
0"
#235
b1111 !
b1111 $
b11 %
1"
#240
0"
#245
b11111 !
b11111 $
b100 %
1"
#250
0"
#255
b111111 !
b111111 $
b101 %
1"
#260
0"
#265
b1111111 !
b1111111 $
b110 %
1"
#270
0"
#275
b11111111 !
b11111111 $
b111 %
1"
#280
0"
#285
b11111110 !
b11111110 $
b0 &
1"
#290
0"
#295
b11111100 !
b11111100 $
b1 &
1"
#300
0"
#305
b11111000 !
b11111000 $
b10 &
1"
