# üß† Informe de Observaciones, Dificultades, Soluciones y Conclusiones

**Laboratorio 1 ‚Äì Implementaci√≥n del Procesador Monociclo RISC-V (RV32I)**  
Arquitectura de Computadores ‚Äì Universidad Tecnol√≥gica de Pereira

---

## üìò Introducci√≥n

En este documento se registrar√°n de manera progresiva las observaciones, dificultades encontradas, soluciones aplicadas y conclusiones obtenidas durante el desarrollo del procesador monociclo RISC-V (RV32I).  
El prop√≥sito es mantener un registro detallado del proceso de construcci√≥n, verificaci√≥n y an√°lisis de cada m√≥dulo, siguiendo la metodolog√≠a planteada en el laboratorio.

---

## üéØ Objetivos

- Implementar los m√≥dulos fundamentales del procesador monociclo (ALU, Banco de registros, Unidad de control, Memorias, etc.).
- Verificar su funcionamiento mediante testbench en **Icarus Verilog**.
- Analizar las se√±ales de simulaci√≥n en **WaveTrace (VSCode)**.
- Documentar de forma progresiva las dificultades y soluciones durante el desarrollo.

---

## üìù Registro de Desarrollo

### 1Ô∏è‚É£ ALU (Arithmetic Logic Unit)

Se implement√≥ la Unidad Aritm√©tico-L√≥gica como m√≥dulo combinacional con entradas de 32 bits (`A`, `B`) y selector de operaci√≥n de 4 bits (`ALUOp`). Soporta 11 operaciones: suma, resta, desplazamientos (l√≥gicos y aritm√©tico), comparaciones (signed/unsigned) y operaciones l√≥gicas (AND, OR, XOR). Se desarroll√≥ un testbench (`alu_tb.sv`) que verifica todas las operaciones con casos representativos incluyendo n√∫meros positivos, negativos y operaciones de bits. Todas las pruebas fueron exitosas.

**Resultado del testbench:**

![Resultado ALU Testbench](../snapshots/alu_tb.png)

---
