//   Ordt 190725.01 autogenerated file 
//   Input: ./rdl_hier_01/test.rdl
//   Parms: ./rdl_hier_01/test.parms
//   Date: Sun Nov 17 17:04:13 EST 2019
//

//
//---------- module base_map_jrdl_logic
//
module base_map_jrdl_logic
(
  clk,
  reset,
  d2l_base_regs_config_regs_0_w,
  d2l_base_regs_config_regs_0_we,
  d2l_base_regs_config_regs_0_re,
  d2l_base_regs_config_regs_1_w,
  d2l_base_regs_config_regs_1_we,
  d2l_base_regs_config_regs_1_re,
  d2l_base_regs_config_regs_2_w,
  d2l_base_regs_config_regs_2_we,
  d2l_base_regs_config_regs_2_re,
  d2l_base_regs_config_regs_3_w,
  d2l_base_regs_config_regs_3_we,
  d2l_base_regs_config_regs_3_re,
  d2l_base_regs_config_regs_4_w,
  d2l_base_regs_config_regs_4_we,
  d2l_base_regs_config_regs_4_re,
  d2l_base_regs_config_regs_5_w,
  d2l_base_regs_config_regs_5_we,
  d2l_base_regs_config_regs_5_re,
  d2l_base_regs_config_regs_6_w,
  d2l_base_regs_config_regs_6_we,
  d2l_base_regs_config_regs_6_re,
  d2l_base_regs_config_regs_7_w,
  d2l_base_regs_config_regs_7_we,
  d2l_base_regs_config_regs_7_re,
  d2l_base_regs_state_regs_0_w,
  d2l_base_regs_state_regs_0_we,
  d2l_base_regs_state_regs_0_re,
  d2l_base_regs_state_regs_1_w,
  d2l_base_regs_state_regs_1_we,
  d2l_base_regs_state_regs_1_re,
  d2l_base_regs_state_regs_2_w,
  d2l_base_regs_state_regs_2_we,
  d2l_base_regs_state_regs_2_re,
  d2l_base_regs_state_regs_3_w,
  d2l_base_regs_state_regs_3_we,
  d2l_base_regs_state_regs_3_re,
  d2l_base_regs_state_regs_4_w,
  d2l_base_regs_state_regs_4_we,
  d2l_base_regs_state_regs_4_re,
  d2l_base_regs_state_regs_5_w,
  d2l_base_regs_state_regs_5_we,
  d2l_base_regs_state_regs_5_re,
  d2l_base_regs_state_regs_6_w,
  d2l_base_regs_state_regs_6_we,
  d2l_base_regs_state_regs_6_re,
  d2l_base_regs_state_regs_7_w,
  d2l_base_regs_state_regs_7_we,
  d2l_base_regs_state_regs_7_re,
  h2l_base_regs_state_regs_0_lsb_field_w,
  h2l_base_regs_state_regs_1_lsb_field_w,
  h2l_base_regs_state_regs_2_lsb_field_w,
  h2l_base_regs_state_regs_3_lsb_field_w,
  h2l_base_regs_state_regs_4_lsb_field_w,
  h2l_base_regs_state_regs_5_lsb_field_w,
  h2l_base_regs_state_regs_6_lsb_field_w,
  h2l_base_regs_state_regs_7_lsb_field_w,

  l2d_base_regs_config_regs_0_r,
  l2d_base_regs_config_regs_1_r,
  l2d_base_regs_config_regs_2_r,
  l2d_base_regs_config_regs_3_r,
  l2d_base_regs_config_regs_4_r,
  l2d_base_regs_config_regs_5_r,
  l2d_base_regs_config_regs_6_r,
  l2d_base_regs_config_regs_7_r,
  l2d_base_regs_state_regs_0_r,
  l2d_base_regs_state_regs_1_r,
  l2d_base_regs_state_regs_2_r,
  l2d_base_regs_state_regs_3_r,
  l2d_base_regs_state_regs_4_r,
  l2d_base_regs_state_regs_5_r,
  l2d_base_regs_state_regs_6_r,
  l2d_base_regs_state_regs_7_r,
  l2h_base_regs_config_regs_0_lsb_field_r,
  l2h_base_regs_config_regs_0_msb_field_r,
  l2h_base_regs_config_regs_1_lsb_field_r,
  l2h_base_regs_config_regs_1_msb_field_r,
  l2h_base_regs_config_regs_2_lsb_field_r,
  l2h_base_regs_config_regs_2_msb_field_r,
  l2h_base_regs_config_regs_3_lsb_field_r,
  l2h_base_regs_config_regs_3_msb_field_r,
  l2h_base_regs_config_regs_4_lsb_field_r,
  l2h_base_regs_config_regs_4_msb_field_r,
  l2h_base_regs_config_regs_5_lsb_field_r,
  l2h_base_regs_config_regs_5_msb_field_r,
  l2h_base_regs_config_regs_6_lsb_field_r,
  l2h_base_regs_config_regs_6_msb_field_r,
  l2h_base_regs_config_regs_7_lsb_field_r,
  l2h_base_regs_config_regs_7_msb_field_r );

  //------- inputs
  input    clk;
  input    reset;
  input     [31:0] d2l_base_regs_config_regs_0_w;
  input    d2l_base_regs_config_regs_0_we;
  input    d2l_base_regs_config_regs_0_re;
  input     [31:0] d2l_base_regs_config_regs_1_w;
  input    d2l_base_regs_config_regs_1_we;
  input    d2l_base_regs_config_regs_1_re;
  input     [31:0] d2l_base_regs_config_regs_2_w;
  input    d2l_base_regs_config_regs_2_we;
  input    d2l_base_regs_config_regs_2_re;
  input     [31:0] d2l_base_regs_config_regs_3_w;
  input    d2l_base_regs_config_regs_3_we;
  input    d2l_base_regs_config_regs_3_re;
  input     [31:0] d2l_base_regs_config_regs_4_w;
  input    d2l_base_regs_config_regs_4_we;
  input    d2l_base_regs_config_regs_4_re;
  input     [31:0] d2l_base_regs_config_regs_5_w;
  input    d2l_base_regs_config_regs_5_we;
  input    d2l_base_regs_config_regs_5_re;
  input     [31:0] d2l_base_regs_config_regs_6_w;
  input    d2l_base_regs_config_regs_6_we;
  input    d2l_base_regs_config_regs_6_re;
  input     [31:0] d2l_base_regs_config_regs_7_w;
  input    d2l_base_regs_config_regs_7_we;
  input    d2l_base_regs_config_regs_7_re;
  input     [31:0] d2l_base_regs_state_regs_0_w;
  input    d2l_base_regs_state_regs_0_we;
  input    d2l_base_regs_state_regs_0_re;
  input     [31:0] d2l_base_regs_state_regs_1_w;
  input    d2l_base_regs_state_regs_1_we;
  input    d2l_base_regs_state_regs_1_re;
  input     [31:0] d2l_base_regs_state_regs_2_w;
  input    d2l_base_regs_state_regs_2_we;
  input    d2l_base_regs_state_regs_2_re;
  input     [31:0] d2l_base_regs_state_regs_3_w;
  input    d2l_base_regs_state_regs_3_we;
  input    d2l_base_regs_state_regs_3_re;
  input     [31:0] d2l_base_regs_state_regs_4_w;
  input    d2l_base_regs_state_regs_4_we;
  input    d2l_base_regs_state_regs_4_re;
  input     [31:0] d2l_base_regs_state_regs_5_w;
  input    d2l_base_regs_state_regs_5_we;
  input    d2l_base_regs_state_regs_5_re;
  input     [31:0] d2l_base_regs_state_regs_6_w;
  input    d2l_base_regs_state_regs_6_we;
  input    d2l_base_regs_state_regs_6_re;
  input     [31:0] d2l_base_regs_state_regs_7_w;
  input    d2l_base_regs_state_regs_7_we;
  input    d2l_base_regs_state_regs_7_re;
  input     [15:0] h2l_base_regs_state_regs_0_lsb_field_w;
  input     [15:0] h2l_base_regs_state_regs_1_lsb_field_w;
  input     [15:0] h2l_base_regs_state_regs_2_lsb_field_w;
  input     [15:0] h2l_base_regs_state_regs_3_lsb_field_w;
  input     [15:0] h2l_base_regs_state_regs_4_lsb_field_w;
  input     [15:0] h2l_base_regs_state_regs_5_lsb_field_w;
  input     [15:0] h2l_base_regs_state_regs_6_lsb_field_w;
  input     [15:0] h2l_base_regs_state_regs_7_lsb_field_w;

  //------- outputs
  output     [31:0] l2d_base_regs_config_regs_0_r;
  output     [31:0] l2d_base_regs_config_regs_1_r;
  output     [31:0] l2d_base_regs_config_regs_2_r;
  output     [31:0] l2d_base_regs_config_regs_3_r;
  output     [31:0] l2d_base_regs_config_regs_4_r;
  output     [31:0] l2d_base_regs_config_regs_5_r;
  output     [31:0] l2d_base_regs_config_regs_6_r;
  output     [31:0] l2d_base_regs_config_regs_7_r;
  output     [31:0] l2d_base_regs_state_regs_0_r;
  output     [31:0] l2d_base_regs_state_regs_1_r;
  output     [31:0] l2d_base_regs_state_regs_2_r;
  output     [31:0] l2d_base_regs_state_regs_3_r;
  output     [31:0] l2d_base_regs_state_regs_4_r;
  output     [31:0] l2d_base_regs_state_regs_5_r;
  output     [31:0] l2d_base_regs_state_regs_6_r;
  output     [31:0] l2d_base_regs_state_regs_7_r;
  output     [15:0] l2h_base_regs_config_regs_0_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_0_msb_field_r;
  output     [15:0] l2h_base_regs_config_regs_1_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_1_msb_field_r;
  output     [15:0] l2h_base_regs_config_regs_2_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_2_msb_field_r;
  output     [15:0] l2h_base_regs_config_regs_3_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_3_msb_field_r;
  output     [15:0] l2h_base_regs_config_regs_4_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_4_msb_field_r;
  output     [15:0] l2h_base_regs_config_regs_5_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_5_msb_field_r;
  output     [15:0] l2h_base_regs_config_regs_6_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_6_msb_field_r;
  output     [15:0] l2h_base_regs_config_regs_7_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_7_msb_field_r;


  //------- reg defines
  logic   [15:0] rg_base_regs_config_regs_0_lsb_field;
  logic   [15:0] reg_base_regs_config_regs_0_lsb_field_next;
  logic   [15:0] l2h_base_regs_config_regs_0_lsb_field_r;
  logic   [15:0] rg_base_regs_config_regs_0_msb_field;
  logic   [15:0] reg_base_regs_config_regs_0_msb_field_next;
  logic   [15:0] l2h_base_regs_config_regs_0_msb_field_r;
  logic   [31:0] l2d_base_regs_config_regs_0_r;
  logic   [15:0] rg_base_regs_config_regs_1_lsb_field;
  logic   [15:0] reg_base_regs_config_regs_1_lsb_field_next;
  logic   [15:0] l2h_base_regs_config_regs_1_lsb_field_r;
  logic   [15:0] rg_base_regs_config_regs_1_msb_field;
  logic   [15:0] reg_base_regs_config_regs_1_msb_field_next;
  logic   [15:0] l2h_base_regs_config_regs_1_msb_field_r;
  logic   [31:0] l2d_base_regs_config_regs_1_r;
  logic   [15:0] rg_base_regs_config_regs_2_lsb_field;
  logic   [15:0] reg_base_regs_config_regs_2_lsb_field_next;
  logic   [15:0] l2h_base_regs_config_regs_2_lsb_field_r;
  logic   [15:0] rg_base_regs_config_regs_2_msb_field;
  logic   [15:0] reg_base_regs_config_regs_2_msb_field_next;
  logic   [15:0] l2h_base_regs_config_regs_2_msb_field_r;
  logic   [31:0] l2d_base_regs_config_regs_2_r;
  logic   [15:0] rg_base_regs_config_regs_3_lsb_field;
  logic   [15:0] reg_base_regs_config_regs_3_lsb_field_next;
  logic   [15:0] l2h_base_regs_config_regs_3_lsb_field_r;
  logic   [15:0] rg_base_regs_config_regs_3_msb_field;
  logic   [15:0] reg_base_regs_config_regs_3_msb_field_next;
  logic   [15:0] l2h_base_regs_config_regs_3_msb_field_r;
  logic   [31:0] l2d_base_regs_config_regs_3_r;
  logic   [15:0] rg_base_regs_config_regs_4_lsb_field;
  logic   [15:0] reg_base_regs_config_regs_4_lsb_field_next;
  logic   [15:0] l2h_base_regs_config_regs_4_lsb_field_r;
  logic   [15:0] rg_base_regs_config_regs_4_msb_field;
  logic   [15:0] reg_base_regs_config_regs_4_msb_field_next;
  logic   [15:0] l2h_base_regs_config_regs_4_msb_field_r;
  logic   [31:0] l2d_base_regs_config_regs_4_r;
  logic   [15:0] rg_base_regs_config_regs_5_lsb_field;
  logic   [15:0] reg_base_regs_config_regs_5_lsb_field_next;
  logic   [15:0] l2h_base_regs_config_regs_5_lsb_field_r;
  logic   [15:0] rg_base_regs_config_regs_5_msb_field;
  logic   [15:0] reg_base_regs_config_regs_5_msb_field_next;
  logic   [15:0] l2h_base_regs_config_regs_5_msb_field_r;
  logic   [31:0] l2d_base_regs_config_regs_5_r;
  logic   [15:0] rg_base_regs_config_regs_6_lsb_field;
  logic   [15:0] reg_base_regs_config_regs_6_lsb_field_next;
  logic   [15:0] l2h_base_regs_config_regs_6_lsb_field_r;
  logic   [15:0] rg_base_regs_config_regs_6_msb_field;
  logic   [15:0] reg_base_regs_config_regs_6_msb_field_next;
  logic   [15:0] l2h_base_regs_config_regs_6_msb_field_r;
  logic   [31:0] l2d_base_regs_config_regs_6_r;
  logic   [15:0] rg_base_regs_config_regs_7_lsb_field;
  logic   [15:0] reg_base_regs_config_regs_7_lsb_field_next;
  logic   [15:0] l2h_base_regs_config_regs_7_lsb_field_r;
  logic   [15:0] rg_base_regs_config_regs_7_msb_field;
  logic   [15:0] reg_base_regs_config_regs_7_msb_field_next;
  logic   [15:0] l2h_base_regs_config_regs_7_msb_field_r;
  logic   [31:0] l2d_base_regs_config_regs_7_r;
  logic   [15:0] rg_base_regs_state_regs_0_lsb_field;
  logic   [31:0] l2d_base_regs_state_regs_0_r;
  logic   [15:0] rg_base_regs_state_regs_1_lsb_field;
  logic   [31:0] l2d_base_regs_state_regs_1_r;
  logic   [15:0] rg_base_regs_state_regs_2_lsb_field;
  logic   [31:0] l2d_base_regs_state_regs_2_r;
  logic   [15:0] rg_base_regs_state_regs_3_lsb_field;
  logic   [31:0] l2d_base_regs_state_regs_3_r;
  logic   [15:0] rg_base_regs_state_regs_4_lsb_field;
  logic   [31:0] l2d_base_regs_state_regs_4_r;
  logic   [15:0] rg_base_regs_state_regs_5_lsb_field;
  logic   [31:0] l2d_base_regs_state_regs_5_r;
  logic   [15:0] rg_base_regs_state_regs_6_lsb_field;
  logic   [31:0] l2d_base_regs_state_regs_6_r;
  logic   [15:0] rg_base_regs_state_regs_7_lsb_field;
  logic   [31:0] l2d_base_regs_state_regs_7_r;
  
  
  //------- combinatorial assigns for base_regs_config_regs_5 (pio read data)
  always_comb begin
    l2d_base_regs_config_regs_5_r [15:0]  = rg_base_regs_config_regs_5_lsb_field;
    l2d_base_regs_config_regs_5_r [31:16]  = rg_base_regs_config_regs_5_msb_field;
  end
  
  //------- combinatorial assigns for base_regs_state_regs_6 (pio read data)
  always_comb begin
    l2d_base_regs_state_regs_6_r = 32'b0;
    l2d_base_regs_state_regs_6_r [15:0]  = rg_base_regs_state_regs_6_lsb_field;
  end
  
  //------- combinatorial assigns for base_regs_state_regs_0 (pio read data)
  always_comb begin
    l2d_base_regs_state_regs_0_r = 32'b0;
    l2d_base_regs_state_regs_0_r [15:0]  = rg_base_regs_state_regs_0_lsb_field;
  end
  
  //------- combinatorial assigns for base_regs_state_regs_3 (pio read data)
  always_comb begin
    l2d_base_regs_state_regs_3_r = 32'b0;
    l2d_base_regs_state_regs_3_r [15:0]  = rg_base_regs_state_regs_3_lsb_field;
  end
  
  //------- combinatorial assigns for base_regs_config_regs_2 (pio read data)
  always_comb begin
    l2d_base_regs_config_regs_2_r [15:0]  = rg_base_regs_config_regs_2_lsb_field;
    l2d_base_regs_config_regs_2_r [31:16]  = rg_base_regs_config_regs_2_msb_field;
  end
  
  //------- combinatorial assigns for base_regs_config_regs_6
  always_comb begin
    reg_base_regs_config_regs_6_lsb_field_next = rg_base_regs_config_regs_6_lsb_field;
    l2h_base_regs_config_regs_6_lsb_field_r = rg_base_regs_config_regs_6_lsb_field;
    reg_base_regs_config_regs_6_msb_field_next = rg_base_regs_config_regs_6_msb_field;
    l2h_base_regs_config_regs_6_msb_field_r = rg_base_regs_config_regs_6_msb_field;
    if (d2l_base_regs_config_regs_6_we) reg_base_regs_config_regs_6_lsb_field_next = d2l_base_regs_config_regs_6_w [15:0] ;
    if (d2l_base_regs_config_regs_6_we) reg_base_regs_config_regs_6_msb_field_next = d2l_base_regs_config_regs_6_w [31:16] ;
  end
  
  //------- reg assigns for base_regs_config_regs_6
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_base_regs_config_regs_6_lsb_field <= #1 16'hffff;
      rg_base_regs_config_regs_6_msb_field <= #1 16'h0;
    end
    else begin
      rg_base_regs_config_regs_6_lsb_field <= #1  reg_base_regs_config_regs_6_lsb_field_next;
      rg_base_regs_config_regs_6_msb_field <= #1  reg_base_regs_config_regs_6_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for base_regs_config_regs_5
  always_comb begin
    reg_base_regs_config_regs_5_lsb_field_next = rg_base_regs_config_regs_5_lsb_field;
    l2h_base_regs_config_regs_5_lsb_field_r = rg_base_regs_config_regs_5_lsb_field;
    reg_base_regs_config_regs_5_msb_field_next = rg_base_regs_config_regs_5_msb_field;
    l2h_base_regs_config_regs_5_msb_field_r = rg_base_regs_config_regs_5_msb_field;
    if (d2l_base_regs_config_regs_5_we) reg_base_regs_config_regs_5_lsb_field_next = d2l_base_regs_config_regs_5_w [15:0] ;
    if (d2l_base_regs_config_regs_5_we) reg_base_regs_config_regs_5_msb_field_next = d2l_base_regs_config_regs_5_w [31:16] ;
  end
  
  //------- reg assigns for base_regs_config_regs_5
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_base_regs_config_regs_5_lsb_field <= #1 16'hffff;
      rg_base_regs_config_regs_5_msb_field <= #1 16'h0;
    end
    else begin
      rg_base_regs_config_regs_5_lsb_field <= #1  reg_base_regs_config_regs_5_lsb_field_next;
      rg_base_regs_config_regs_5_msb_field <= #1  reg_base_regs_config_regs_5_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for base_regs_state_regs_1 (pio read data)
  always_comb begin
    l2d_base_regs_state_regs_1_r = 32'b0;
    l2d_base_regs_state_regs_1_r [15:0]  = rg_base_regs_state_regs_1_lsb_field;
  end
  
  //------- combinatorial assigns for base_regs_config_regs_7
  always_comb begin
    reg_base_regs_config_regs_7_lsb_field_next = rg_base_regs_config_regs_7_lsb_field;
    l2h_base_regs_config_regs_7_lsb_field_r = rg_base_regs_config_regs_7_lsb_field;
    reg_base_regs_config_regs_7_msb_field_next = rg_base_regs_config_regs_7_msb_field;
    l2h_base_regs_config_regs_7_msb_field_r = rg_base_regs_config_regs_7_msb_field;
    if (d2l_base_regs_config_regs_7_we) reg_base_regs_config_regs_7_lsb_field_next = d2l_base_regs_config_regs_7_w [15:0] ;
    if (d2l_base_regs_config_regs_7_we) reg_base_regs_config_regs_7_msb_field_next = d2l_base_regs_config_regs_7_w [31:16] ;
  end
  
  //------- reg assigns for base_regs_config_regs_7
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_base_regs_config_regs_7_lsb_field <= #1 16'hffff;
      rg_base_regs_config_regs_7_msb_field <= #1 16'h0;
    end
    else begin
      rg_base_regs_config_regs_7_lsb_field <= #1  reg_base_regs_config_regs_7_lsb_field_next;
      rg_base_regs_config_regs_7_msb_field <= #1  reg_base_regs_config_regs_7_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for base_regs_config_regs_0
  always_comb begin
    reg_base_regs_config_regs_0_lsb_field_next = rg_base_regs_config_regs_0_lsb_field;
    l2h_base_regs_config_regs_0_lsb_field_r = rg_base_regs_config_regs_0_lsb_field;
    reg_base_regs_config_regs_0_msb_field_next = rg_base_regs_config_regs_0_msb_field;
    l2h_base_regs_config_regs_0_msb_field_r = rg_base_regs_config_regs_0_msb_field;
    if (d2l_base_regs_config_regs_0_we) reg_base_regs_config_regs_0_lsb_field_next = d2l_base_regs_config_regs_0_w [15:0] ;
    if (d2l_base_regs_config_regs_0_we) reg_base_regs_config_regs_0_msb_field_next = d2l_base_regs_config_regs_0_w [31:16] ;
  end
  
  //------- reg assigns for base_regs_config_regs_0
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_base_regs_config_regs_0_lsb_field <= #1 16'hffff;
      rg_base_regs_config_regs_0_msb_field <= #1 16'h0;
    end
    else begin
      rg_base_regs_config_regs_0_lsb_field <= #1  reg_base_regs_config_regs_0_lsb_field_next;
      rg_base_regs_config_regs_0_msb_field <= #1  reg_base_regs_config_regs_0_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for base_regs_config_regs_4 (pio read data)
  always_comb begin
    l2d_base_regs_config_regs_4_r [15:0]  = rg_base_regs_config_regs_4_lsb_field;
    l2d_base_regs_config_regs_4_r [31:16]  = rg_base_regs_config_regs_4_msb_field;
  end
  
  //------- combinatorial assigns for base_regs_state_regs_7 (pio read data)
  always_comb begin
    l2d_base_regs_state_regs_7_r = 32'b0;
    l2d_base_regs_state_regs_7_r [15:0]  = rg_base_regs_state_regs_7_lsb_field;
  end
  
  //------- combinatorial assigns for base_regs_config_regs_2
  always_comb begin
    reg_base_regs_config_regs_2_lsb_field_next = rg_base_regs_config_regs_2_lsb_field;
    l2h_base_regs_config_regs_2_lsb_field_r = rg_base_regs_config_regs_2_lsb_field;
    reg_base_regs_config_regs_2_msb_field_next = rg_base_regs_config_regs_2_msb_field;
    l2h_base_regs_config_regs_2_msb_field_r = rg_base_regs_config_regs_2_msb_field;
    if (d2l_base_regs_config_regs_2_we) reg_base_regs_config_regs_2_lsb_field_next = d2l_base_regs_config_regs_2_w [15:0] ;
    if (d2l_base_regs_config_regs_2_we) reg_base_regs_config_regs_2_msb_field_next = d2l_base_regs_config_regs_2_w [31:16] ;
  end
  
  //------- reg assigns for base_regs_config_regs_2
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_base_regs_config_regs_2_lsb_field <= #1 16'hffff;
      rg_base_regs_config_regs_2_msb_field <= #1 16'h0;
    end
    else begin
      rg_base_regs_config_regs_2_lsb_field <= #1  reg_base_regs_config_regs_2_lsb_field_next;
      rg_base_regs_config_regs_2_msb_field <= #1  reg_base_regs_config_regs_2_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for base_regs_state_regs_4 (pio read data)
  always_comb begin
    l2d_base_regs_state_regs_4_r = 32'b0;
    l2d_base_regs_state_regs_4_r [15:0]  = rg_base_regs_state_regs_4_lsb_field;
  end
  
  //------- combinatorial assigns for base_regs_config_regs_1
  always_comb begin
    reg_base_regs_config_regs_1_lsb_field_next = rg_base_regs_config_regs_1_lsb_field;
    l2h_base_regs_config_regs_1_lsb_field_r = rg_base_regs_config_regs_1_lsb_field;
    reg_base_regs_config_regs_1_msb_field_next = rg_base_regs_config_regs_1_msb_field;
    l2h_base_regs_config_regs_1_msb_field_r = rg_base_regs_config_regs_1_msb_field;
    if (d2l_base_regs_config_regs_1_we) reg_base_regs_config_regs_1_lsb_field_next = d2l_base_regs_config_regs_1_w [15:0] ;
    if (d2l_base_regs_config_regs_1_we) reg_base_regs_config_regs_1_msb_field_next = d2l_base_regs_config_regs_1_w [31:16] ;
  end
  
  //------- reg assigns for base_regs_config_regs_1
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_base_regs_config_regs_1_lsb_field <= #1 16'hffff;
      rg_base_regs_config_regs_1_msb_field <= #1 16'h0;
    end
    else begin
      rg_base_regs_config_regs_1_lsb_field <= #1  reg_base_regs_config_regs_1_lsb_field_next;
      rg_base_regs_config_regs_1_msb_field <= #1  reg_base_regs_config_regs_1_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for base_regs_config_regs_4
  always_comb begin
    reg_base_regs_config_regs_4_lsb_field_next = rg_base_regs_config_regs_4_lsb_field;
    l2h_base_regs_config_regs_4_lsb_field_r = rg_base_regs_config_regs_4_lsb_field;
    reg_base_regs_config_regs_4_msb_field_next = rg_base_regs_config_regs_4_msb_field;
    l2h_base_regs_config_regs_4_msb_field_r = rg_base_regs_config_regs_4_msb_field;
    if (d2l_base_regs_config_regs_4_we) reg_base_regs_config_regs_4_lsb_field_next = d2l_base_regs_config_regs_4_w [15:0] ;
    if (d2l_base_regs_config_regs_4_we) reg_base_regs_config_regs_4_msb_field_next = d2l_base_regs_config_regs_4_w [31:16] ;
  end
  
  //------- reg assigns for base_regs_config_regs_4
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_base_regs_config_regs_4_lsb_field <= #1 16'hffff;
      rg_base_regs_config_regs_4_msb_field <= #1 16'h0;
    end
    else begin
      rg_base_regs_config_regs_4_lsb_field <= #1  reg_base_regs_config_regs_4_lsb_field_next;
      rg_base_regs_config_regs_4_msb_field <= #1  reg_base_regs_config_regs_4_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for base_regs_config_regs_3
  always_comb begin
    reg_base_regs_config_regs_3_lsb_field_next = rg_base_regs_config_regs_3_lsb_field;
    l2h_base_regs_config_regs_3_lsb_field_r = rg_base_regs_config_regs_3_lsb_field;
    reg_base_regs_config_regs_3_msb_field_next = rg_base_regs_config_regs_3_msb_field;
    l2h_base_regs_config_regs_3_msb_field_r = rg_base_regs_config_regs_3_msb_field;
    if (d2l_base_regs_config_regs_3_we) reg_base_regs_config_regs_3_lsb_field_next = d2l_base_regs_config_regs_3_w [15:0] ;
    if (d2l_base_regs_config_regs_3_we) reg_base_regs_config_regs_3_msb_field_next = d2l_base_regs_config_regs_3_w [31:16] ;
  end
  
  //------- reg assigns for base_regs_config_regs_3
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_base_regs_config_regs_3_lsb_field <= #1 16'hffff;
      rg_base_regs_config_regs_3_msb_field <= #1 16'h0;
    end
    else begin
      rg_base_regs_config_regs_3_lsb_field <= #1  reg_base_regs_config_regs_3_lsb_field_next;
      rg_base_regs_config_regs_3_msb_field <= #1  reg_base_regs_config_regs_3_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for base_regs_config_regs_7 (pio read data)
  always_comb begin
    l2d_base_regs_config_regs_7_r [15:0]  = rg_base_regs_config_regs_7_lsb_field;
    l2d_base_regs_config_regs_7_r [31:16]  = rg_base_regs_config_regs_7_msb_field;
  end
  
  //------- combinatorial assigns for base_regs_config_regs_1 (pio read data)
  always_comb begin
    l2d_base_regs_config_regs_1_r [15:0]  = rg_base_regs_config_regs_1_lsb_field;
    l2d_base_regs_config_regs_1_r [31:16]  = rg_base_regs_config_regs_1_msb_field;
  end
  
  //------- combinatorial assigns for base_regs_state_regs_2
  always_comb begin
    rg_base_regs_state_regs_2_lsb_field =  h2l_base_regs_state_regs_2_lsb_field_w;
  end
  
  //------- combinatorial assigns for base_regs_config_regs_6 (pio read data)
  always_comb begin
    l2d_base_regs_config_regs_6_r [15:0]  = rg_base_regs_config_regs_6_lsb_field;
    l2d_base_regs_config_regs_6_r [31:16]  = rg_base_regs_config_regs_6_msb_field;
  end
  
  //------- combinatorial assigns for base_regs_state_regs_3
  always_comb begin
    rg_base_regs_state_regs_3_lsb_field =  h2l_base_regs_state_regs_3_lsb_field_w;
  end
  
  //------- combinatorial assigns for base_regs_state_regs_0
  always_comb begin
    rg_base_regs_state_regs_0_lsb_field =  h2l_base_regs_state_regs_0_lsb_field_w;
  end
  
  //------- combinatorial assigns for base_regs_state_regs_2 (pio read data)
  always_comb begin
    l2d_base_regs_state_regs_2_r = 32'b0;
    l2d_base_regs_state_regs_2_r [15:0]  = rg_base_regs_state_regs_2_lsb_field;
  end
  
  //------- combinatorial assigns for base_regs_state_regs_1
  always_comb begin
    rg_base_regs_state_regs_1_lsb_field =  h2l_base_regs_state_regs_1_lsb_field_w;
  end
  
  //------- combinatorial assigns for base_regs_state_regs_6
  always_comb begin
    rg_base_regs_state_regs_6_lsb_field =  h2l_base_regs_state_regs_6_lsb_field_w;
  end
  
  //------- combinatorial assigns for base_regs_state_regs_5 (pio read data)
  always_comb begin
    l2d_base_regs_state_regs_5_r = 32'b0;
    l2d_base_regs_state_regs_5_r [15:0]  = rg_base_regs_state_regs_5_lsb_field;
  end
  
  //------- combinatorial assigns for base_regs_state_regs_7
  always_comb begin
    rg_base_regs_state_regs_7_lsb_field =  h2l_base_regs_state_regs_7_lsb_field_w;
  end
  
  //------- combinatorial assigns for base_regs_state_regs_4
  always_comb begin
    rg_base_regs_state_regs_4_lsb_field =  h2l_base_regs_state_regs_4_lsb_field_w;
  end
  
  //------- combinatorial assigns for base_regs_state_regs_5
  always_comb begin
    rg_base_regs_state_regs_5_lsb_field =  h2l_base_regs_state_regs_5_lsb_field_w;
  end
  
  //------- combinatorial assigns for base_regs_config_regs_3 (pio read data)
  always_comb begin
    l2d_base_regs_config_regs_3_r [15:0]  = rg_base_regs_config_regs_3_lsb_field;
    l2d_base_regs_config_regs_3_r [31:16]  = rg_base_regs_config_regs_3_msb_field;
  end
  
  //------- combinatorial assigns for base_regs_config_regs_0 (pio read data)
  always_comb begin
    l2d_base_regs_config_regs_0_r [15:0]  = rg_base_regs_config_regs_0_lsb_field;
    l2d_base_regs_config_regs_0_r [31:16]  = rg_base_regs_config_regs_0_msb_field;
  end
  
endmodule

//
//---------- module base_map_jrdl_decode
//
module base_map_jrdl_decode
(
  clk,
  reset,
  leaf_dec_wr_data,
  leaf_dec_addr,
  leaf_dec_valid,
  leaf_dec_wr_dvld,
  leaf_dec_cycle,
  leaf_dec_wr_width,
  l2d_base_regs_config_regs_0_r,
  l2d_base_regs_config_regs_1_r,
  l2d_base_regs_config_regs_2_r,
  l2d_base_regs_config_regs_3_r,
  l2d_base_regs_config_regs_4_r,
  l2d_base_regs_config_regs_5_r,
  l2d_base_regs_config_regs_6_r,
  l2d_base_regs_config_regs_7_r,
  l2d_base_regs_state_regs_0_r,
  l2d_base_regs_state_regs_1_r,
  l2d_base_regs_state_regs_2_r,
  l2d_base_regs_state_regs_3_r,
  l2d_base_regs_state_regs_4_r,
  l2d_base_regs_state_regs_5_r,
  l2d_base_regs_state_regs_6_r,
  l2d_base_regs_state_regs_7_r,
  h2d_ext_base_regs_r,
  h2d_ext_base_regs_ack,
  h2d_ext_base_regs_nack,
  r2d_l2_r16_child_res_valid,
  r2d_l2_r16_child_res_data,
  s2d_l2_s8_child_res_valid,
  s2d_l2_s8_child_res_data,
  h2d_no_opt_reg_r,
  h2d_no_opt_reg_ack,
  h2d_no_opt_reg_nack,
  h2d_opt_reg_r,
  h2d_opt_reg_ack,

  dec_leaf_rd_data,
  dec_leaf_ack,
  dec_leaf_nack,
  addr_start,
  addr_end,
  dec_leaf_accept,
  dec_leaf_reject,
  dec_leaf_retry_atomic,
  dec_leaf_data_width,
  d2l_base_regs_config_regs_0_w,
  d2l_base_regs_config_regs_0_we,
  d2l_base_regs_config_regs_0_re,
  d2l_base_regs_config_regs_1_w,
  d2l_base_regs_config_regs_1_we,
  d2l_base_regs_config_regs_1_re,
  d2l_base_regs_config_regs_2_w,
  d2l_base_regs_config_regs_2_we,
  d2l_base_regs_config_regs_2_re,
  d2l_base_regs_config_regs_3_w,
  d2l_base_regs_config_regs_3_we,
  d2l_base_regs_config_regs_3_re,
  d2l_base_regs_config_regs_4_w,
  d2l_base_regs_config_regs_4_we,
  d2l_base_regs_config_regs_4_re,
  d2l_base_regs_config_regs_5_w,
  d2l_base_regs_config_regs_5_we,
  d2l_base_regs_config_regs_5_re,
  d2l_base_regs_config_regs_6_w,
  d2l_base_regs_config_regs_6_we,
  d2l_base_regs_config_regs_6_re,
  d2l_base_regs_config_regs_7_w,
  d2l_base_regs_config_regs_7_we,
  d2l_base_regs_config_regs_7_re,
  d2l_base_regs_state_regs_0_w,
  d2l_base_regs_state_regs_0_we,
  d2l_base_regs_state_regs_0_re,
  d2l_base_regs_state_regs_1_w,
  d2l_base_regs_state_regs_1_we,
  d2l_base_regs_state_regs_1_re,
  d2l_base_regs_state_regs_2_w,
  d2l_base_regs_state_regs_2_we,
  d2l_base_regs_state_regs_2_re,
  d2l_base_regs_state_regs_3_w,
  d2l_base_regs_state_regs_3_we,
  d2l_base_regs_state_regs_3_re,
  d2l_base_regs_state_regs_4_w,
  d2l_base_regs_state_regs_4_we,
  d2l_base_regs_state_regs_4_re,
  d2l_base_regs_state_regs_5_w,
  d2l_base_regs_state_regs_5_we,
  d2l_base_regs_state_regs_5_re,
  d2l_base_regs_state_regs_6_w,
  d2l_base_regs_state_regs_6_we,
  d2l_base_regs_state_regs_6_re,
  d2l_base_regs_state_regs_7_w,
  d2l_base_regs_state_regs_7_we,
  d2l_base_regs_state_regs_7_re,
  d2h_ext_base_regs_w,
  d2h_ext_base_regs_we,
  d2h_ext_base_regs_re,
  d2h_ext_base_regs_addr,
  d2r_l2_r16_child_cmd_valid,
  d2r_l2_r16_child_cmd_data,
  d2s_l2_s8_child_cmd_valid,
  d2s_l2_s8_child_cmd_data,
  d2h_no_opt_reg_w,
  d2h_no_opt_reg_we,
  d2h_no_opt_reg_re,
  d2h_opt_reg_re );

  //------- inputs
  input    clk;
  input    reset;
  input     [31:0] leaf_dec_wr_data;
  input     [39:0] leaf_dec_addr;
  input    leaf_dec_valid;
  input    leaf_dec_wr_dvld;
  input     [1:0] leaf_dec_cycle;
  input     [2:0] leaf_dec_wr_width;
  input     [31:0] l2d_base_regs_config_regs_0_r;
  input     [31:0] l2d_base_regs_config_regs_1_r;
  input     [31:0] l2d_base_regs_config_regs_2_r;
  input     [31:0] l2d_base_regs_config_regs_3_r;
  input     [31:0] l2d_base_regs_config_regs_4_r;
  input     [31:0] l2d_base_regs_config_regs_5_r;
  input     [31:0] l2d_base_regs_config_regs_6_r;
  input     [31:0] l2d_base_regs_config_regs_7_r;
  input     [31:0] l2d_base_regs_state_regs_0_r;
  input     [31:0] l2d_base_regs_state_regs_1_r;
  input     [31:0] l2d_base_regs_state_regs_2_r;
  input     [31:0] l2d_base_regs_state_regs_3_r;
  input     [31:0] l2d_base_regs_state_regs_4_r;
  input     [31:0] l2d_base_regs_state_regs_5_r;
  input     [31:0] l2d_base_regs_state_regs_6_r;
  input     [31:0] l2d_base_regs_state_regs_7_r;
  input     [31:0] h2d_ext_base_regs_r;
  input    h2d_ext_base_regs_ack;
  input    h2d_ext_base_regs_nack;
  input    r2d_l2_r16_child_res_valid;
  input     [15:0] r2d_l2_r16_child_res_data;
  input    s2d_l2_s8_child_res_valid;
  input     [7:0] s2d_l2_s8_child_res_data;
  input     [31:0] h2d_no_opt_reg_r;
  input    h2d_no_opt_reg_ack;
  input    h2d_no_opt_reg_nack;
  input     [31:0] h2d_opt_reg_r;
  input    h2d_opt_reg_ack;

  //------- outputs
  output     [31:0] dec_leaf_rd_data;
  output    dec_leaf_ack;
  output    dec_leaf_nack;
  output     [39:0] addr_start;
  output     [39:0] addr_end;
  output    dec_leaf_accept;
  output    dec_leaf_reject;
  output    dec_leaf_retry_atomic;
  output     [2:0] dec_leaf_data_width;
  output     [31:0] d2l_base_regs_config_regs_0_w;
  output    d2l_base_regs_config_regs_0_we;
  output    d2l_base_regs_config_regs_0_re;
  output     [31:0] d2l_base_regs_config_regs_1_w;
  output    d2l_base_regs_config_regs_1_we;
  output    d2l_base_regs_config_regs_1_re;
  output     [31:0] d2l_base_regs_config_regs_2_w;
  output    d2l_base_regs_config_regs_2_we;
  output    d2l_base_regs_config_regs_2_re;
  output     [31:0] d2l_base_regs_config_regs_3_w;
  output    d2l_base_regs_config_regs_3_we;
  output    d2l_base_regs_config_regs_3_re;
  output     [31:0] d2l_base_regs_config_regs_4_w;
  output    d2l_base_regs_config_regs_4_we;
  output    d2l_base_regs_config_regs_4_re;
  output     [31:0] d2l_base_regs_config_regs_5_w;
  output    d2l_base_regs_config_regs_5_we;
  output    d2l_base_regs_config_regs_5_re;
  output     [31:0] d2l_base_regs_config_regs_6_w;
  output    d2l_base_regs_config_regs_6_we;
  output    d2l_base_regs_config_regs_6_re;
  output     [31:0] d2l_base_regs_config_regs_7_w;
  output    d2l_base_regs_config_regs_7_we;
  output    d2l_base_regs_config_regs_7_re;
  output     [31:0] d2l_base_regs_state_regs_0_w;
  output    d2l_base_regs_state_regs_0_we;
  output    d2l_base_regs_state_regs_0_re;
  output     [31:0] d2l_base_regs_state_regs_1_w;
  output    d2l_base_regs_state_regs_1_we;
  output    d2l_base_regs_state_regs_1_re;
  output     [31:0] d2l_base_regs_state_regs_2_w;
  output    d2l_base_regs_state_regs_2_we;
  output    d2l_base_regs_state_regs_2_re;
  output     [31:0] d2l_base_regs_state_regs_3_w;
  output    d2l_base_regs_state_regs_3_we;
  output    d2l_base_regs_state_regs_3_re;
  output     [31:0] d2l_base_regs_state_regs_4_w;
  output    d2l_base_regs_state_regs_4_we;
  output    d2l_base_regs_state_regs_4_re;
  output     [31:0] d2l_base_regs_state_regs_5_w;
  output    d2l_base_regs_state_regs_5_we;
  output    d2l_base_regs_state_regs_5_re;
  output     [31:0] d2l_base_regs_state_regs_6_w;
  output    d2l_base_regs_state_regs_6_we;
  output    d2l_base_regs_state_regs_6_re;
  output     [31:0] d2l_base_regs_state_regs_7_w;
  output    d2l_base_regs_state_regs_7_we;
  output    d2l_base_regs_state_regs_7_re;
  output     [31:0] d2h_ext_base_regs_w;
  output    d2h_ext_base_regs_we;
  output    d2h_ext_base_regs_re;
  output     [8:2] d2h_ext_base_regs_addr;
  output    d2r_l2_r16_child_cmd_valid;
  output     [15:0] d2r_l2_r16_child_cmd_data;
  output    d2s_l2_s8_child_cmd_valid;
  output     [7:0] d2s_l2_s8_child_cmd_data;
  output     [31:0] d2h_no_opt_reg_w;
  output    d2h_no_opt_reg_we;
  output    d2h_no_opt_reg_re;
  output    d2h_opt_reg_re;


  //------- wire defines
  logic   [31:0] h2d_ext_base_regs_r_ex;
  logic  h2d_ext_base_regs_ack_ex;
  logic  h2d_ext_base_regs_nack_ex;
  logic   [31:0] h2d_l2_r16_child_r_ex;
  logic  d2r_l2_r16_child_cmd_valid;
  logic   [15:0] d2r_l2_r16_child_cmd_data;
  logic  r16_l2_r16_child_resValid_dly0;
  logic   [15:0] r16_l2_r16_child_resData_dly0;
  logic   [31:0] h2d_l2_s8_child_r_ex;
  logic  d2s_l2_s8_child_cmd_valid;
  logic   [7:0] d2s_l2_s8_child_cmd_data;
  logic  s8_l2_s8_child_resValid_dly0;
  logic   [7:0] s8_l2_s8_child_resData_dly0;
  logic   [31:0] h2d_no_opt_reg_r_ex;
  logic  h2d_no_opt_reg_ack_ex;
  logic  h2d_no_opt_reg_nack_ex;
  logic   [31:0] h2d_opt_reg_r_ex;
  logic  par_opt_reg_valid_size;
  logic  par_opt_reg_valid_read;
  logic  par_opt_reg_valid_write;
  logic   [31:0] pio_dec_write_data;
  logic   [18:2] pio_dec_address;
  logic  pio_dec_read;
  logic  pio_dec_write;
  logic   [39:0] block_sel_addr;
  logic  block_sel;
  logic   [39:0] addr_start;
  logic   [39:0] addr_end;
  logic  leaf_dec_valid_active;
  logic  leaf_dec_wr_dvld_active;
  
  //------- reg defines
  logic   [31:0] d2l_base_regs_config_regs_0_w;
  logic  d2l_base_regs_config_regs_0_we;
  logic  d2l_base_regs_config_regs_0_re;
  logic   [31:0] d2l_base_regs_config_regs_1_w;
  logic  d2l_base_regs_config_regs_1_we;
  logic  d2l_base_regs_config_regs_1_re;
  logic   [31:0] d2l_base_regs_config_regs_2_w;
  logic  d2l_base_regs_config_regs_2_we;
  logic  d2l_base_regs_config_regs_2_re;
  logic   [31:0] d2l_base_regs_config_regs_3_w;
  logic  d2l_base_regs_config_regs_3_we;
  logic  d2l_base_regs_config_regs_3_re;
  logic   [31:0] d2l_base_regs_config_regs_4_w;
  logic  d2l_base_regs_config_regs_4_we;
  logic  d2l_base_regs_config_regs_4_re;
  logic   [31:0] d2l_base_regs_config_regs_5_w;
  logic  d2l_base_regs_config_regs_5_we;
  logic  d2l_base_regs_config_regs_5_re;
  logic   [31:0] d2l_base_regs_config_regs_6_w;
  logic  d2l_base_regs_config_regs_6_we;
  logic  d2l_base_regs_config_regs_6_re;
  logic   [31:0] d2l_base_regs_config_regs_7_w;
  logic  d2l_base_regs_config_regs_7_we;
  logic  d2l_base_regs_config_regs_7_re;
  logic   [31:0] d2l_base_regs_state_regs_0_w;
  logic  d2l_base_regs_state_regs_0_we;
  logic  d2l_base_regs_state_regs_0_re;
  logic   [31:0] d2l_base_regs_state_regs_1_w;
  logic  d2l_base_regs_state_regs_1_we;
  logic  d2l_base_regs_state_regs_1_re;
  logic   [31:0] d2l_base_regs_state_regs_2_w;
  logic  d2l_base_regs_state_regs_2_we;
  logic  d2l_base_regs_state_regs_2_re;
  logic   [31:0] d2l_base_regs_state_regs_3_w;
  logic  d2l_base_regs_state_regs_3_we;
  logic  d2l_base_regs_state_regs_3_re;
  logic   [31:0] d2l_base_regs_state_regs_4_w;
  logic  d2l_base_regs_state_regs_4_we;
  logic  d2l_base_regs_state_regs_4_re;
  logic   [31:0] d2l_base_regs_state_regs_5_w;
  logic  d2l_base_regs_state_regs_5_we;
  logic  d2l_base_regs_state_regs_5_re;
  logic   [31:0] d2l_base_regs_state_regs_6_w;
  logic  d2l_base_regs_state_regs_6_we;
  logic  d2l_base_regs_state_regs_6_re;
  logic   [31:0] d2l_base_regs_state_regs_7_w;
  logic  d2l_base_regs_state_regs_7_we;
  logic  d2l_base_regs_state_regs_7_re;
  logic   [31:0] d2h_ext_base_regs_w_ex;
  logic  d2h_ext_base_regs_we_ex;
  logic  d2h_ext_base_regs_re_ex;
  logic   [31:0] d2h_ext_base_regs_w_next;
  logic  d2h_ext_base_regs_we_next;
  logic  d2h_ext_base_regs_re_next;
  logic   [8:2] d2h_ext_base_regs_addr_ex;
  logic   [8:2] d2h_ext_base_regs_addr_next;
  logic   [31:0] d2h_l2_r16_child_w_ex;
  logic  d2h_l2_r16_child_we_ex;
  logic  d2h_l2_r16_child_re_ex;
  logic   [31:0] d2h_l2_r16_child_w_next;
  logic  d2h_l2_r16_child_we_next;
  logic  d2h_l2_r16_child_re_next;
  logic   [13:2] d2h_l2_r16_child_addr_ex;
  logic   [13:2] d2h_l2_r16_child_addr_next;
  logic  h2d_l2_r16_child_ack_ex;
  logic  h2d_l2_r16_child_nack_ex;
  logic   [2:0] r16_l2_r16_child_state;
  logic   [2:0] r16_l2_r16_child_state_next;
  logic  r16_l2_r16_child_cmdValid_dly0;
  logic   [15:0] r16_l2_r16_child_cmdData_dly0;
  logic  r16_l2_r16_child_cmdValid_dly1;
  logic   [15:0] r16_l2_r16_child_cmdData_dly1;
  logic  r16_l2_r16_child_cmdValid_dly2;
  logic   [15:0] r16_l2_r16_child_cmdData_dly2;
  logic  r16_l2_r16_child_resValid_dly1;
  logic   [15:0] r16_l2_r16_child_resData_dly1;
  logic  r16_l2_r16_child_resValid_dly2;
  logic   [15:0] r16_l2_r16_child_resData_dly2;
  logic   [31:0] r16_l2_r16_child_rdata_accum;
  logic   [31:0] r16_l2_r16_child_rdata_accum_next;
  logic  r16_l2_r16_child_data_cnt;
  logic  r16_l2_r16_child_data_cnt_next;
  logic   [31:0] d2h_l2_s8_child_w_ex;
  logic  d2h_l2_s8_child_we_ex;
  logic  d2h_l2_s8_child_re_ex;
  logic   [31:0] d2h_l2_s8_child_w_next;
  logic  d2h_l2_s8_child_we_next;
  logic  d2h_l2_s8_child_re_next;
  logic   [13:2] d2h_l2_s8_child_addr_ex;
  logic   [13:2] d2h_l2_s8_child_addr_next;
  logic  h2d_l2_s8_child_ack_ex;
  logic  h2d_l2_s8_child_nack_ex;
  logic   [2:0] s8_l2_s8_child_state;
  logic   [2:0] s8_l2_s8_child_state_next;
  logic  s8_l2_s8_child_cmdValid_dly0;
  logic   [7:0] s8_l2_s8_child_cmdData_dly0;
  logic  s8_l2_s8_child_cmdValid_dly1;
  logic   [7:0] s8_l2_s8_child_cmdData_dly1;
  logic  s8_l2_s8_child_resValid_dly1;
  logic   [7:0] s8_l2_s8_child_resData_dly1;
  logic   [31:0] s8_l2_s8_child_rdata_accum;
  logic   [31:0] s8_l2_s8_child_rdata_accum_next;
  logic  h2d_l2_s8_child_nack_early;
  logic  h2d_l2_s8_child_nack_early_next;
  logic  s8_l2_s8_child_addr_cnt;
  logic  s8_l2_s8_child_addr_cnt_next;
  logic   [1:0] s8_l2_s8_child_data_cnt;
  logic   [1:0] s8_l2_s8_child_data_cnt_next;
  logic   [31:0] d2h_no_opt_reg_w_ex;
  logic  d2h_no_opt_reg_we_ex;
  logic  d2h_no_opt_reg_re_ex;
  logic   [31:0] d2h_no_opt_reg_w_next;
  logic  d2h_no_opt_reg_we_next;
  logic  d2h_no_opt_reg_re_next;
  logic   [31:0] d2h_opt_reg_w_ex;
  logic  d2h_opt_reg_we_ex;
  logic  d2h_opt_reg_re_ex;
  logic   [31:0] d2h_opt_reg_w_next;
  logic  d2h_opt_reg_we_next;
  logic  d2h_opt_reg_re_next;
  logic  d2h_opt_reg_re;
  logic  h2d_opt_reg_ack_ex;
  logic  h2d_opt_reg_nack_ex;
  logic   [1:0] par_opt_reg_state;
  logic   [1:0] par_opt_reg_state_next;
  logic  leaf_dec_valid_hld1;
  logic  leaf_dec_valid_hld1_next;
  logic  leaf_dec_wr_dvld_hld1;
  logic  leaf_dec_wr_dvld_hld1_next;
  logic  pio_write_active;
  logic  pio_read_active;
  logic   [18:2] pio_dec_address_d1;
  logic   [31:0] pio_dec_write_data_d1;
  logic   [31:0] dec_pio_read_data;
  logic   [31:0] dec_pio_read_data_d1;
  logic  dec_pio_ack;
  logic  dec_pio_nack;
  logic  dec_pio_ack_next;
  logic  dec_pio_nack_next;
  logic  pio_internal_ack;
  logic  pio_internal_nack;
  logic  pio_external_ack;
  logic  pio_external_nack;
  logic  pio_external_ack_next;
  logic  pio_external_nack_next;
  logic  pio_no_acks;
  logic  pio_activate_write;
  logic  pio_activate_read;
  logic   [31:0] dec_pio_read_data_next;
  logic  external_transaction_active;
  
  
  //------- assigns
  assign  d2h_ext_base_regs_we = d2h_ext_base_regs_we_ex;
  assign  d2h_ext_base_regs_w = d2h_ext_base_regs_w_ex;
  assign  d2h_ext_base_regs_re = d2h_ext_base_regs_re_ex;
  assign  h2d_ext_base_regs_r_ex = h2d_ext_base_regs_r;
  assign  h2d_ext_base_regs_ack_ex = h2d_ext_base_regs_ack;
  assign  h2d_ext_base_regs_nack_ex = h2d_ext_base_regs_nack;
  assign  d2h_ext_base_regs_addr = d2h_ext_base_regs_addr_ex;
  assign  d2r_l2_r16_child_cmd_valid = r16_l2_r16_child_cmdValid_dly2;
  assign  d2r_l2_r16_child_cmd_data = r16_l2_r16_child_cmdData_dly2;
  assign  r16_l2_r16_child_resValid_dly0 = r2d_l2_r16_child_res_valid;
  assign  r16_l2_r16_child_resData_dly0 = r2d_l2_r16_child_res_data;
  assign  h2d_l2_r16_child_r_ex = r16_l2_r16_child_rdata_accum;
  assign  d2s_l2_s8_child_cmd_valid = s8_l2_s8_child_cmdValid_dly1;
  assign  d2s_l2_s8_child_cmd_data = s8_l2_s8_child_cmdData_dly1;
  assign  s8_l2_s8_child_resValid_dly0 = s2d_l2_s8_child_res_valid;
  assign  s8_l2_s8_child_resData_dly0 = s2d_l2_s8_child_res_data;
  assign  h2d_l2_s8_child_r_ex = s8_l2_s8_child_rdata_accum;
  assign  d2h_no_opt_reg_we = d2h_no_opt_reg_we_ex;
  assign  d2h_no_opt_reg_w = d2h_no_opt_reg_w_ex;
  assign  d2h_no_opt_reg_re = d2h_no_opt_reg_re_ex;
  assign  h2d_no_opt_reg_r_ex = h2d_no_opt_reg_r;
  assign  h2d_no_opt_reg_ack_ex = h2d_no_opt_reg_ack;
  assign  h2d_no_opt_reg_nack_ex = h2d_no_opt_reg_nack;
  assign  h2d_opt_reg_r_ex = h2d_opt_reg_r;
  assign  par_opt_reg_valid_size = 1'b1;
  assign  par_opt_reg_valid_read = 1'b1;
  assign  par_opt_reg_valid_write = 1'b0;
  assign  pio_dec_write_data = leaf_dec_wr_data;
  assign  dec_leaf_rd_data = dec_pio_read_data;
  assign  dec_leaf_ack = dec_pio_ack;
  assign  dec_leaf_nack = dec_pio_nack;
  assign  pio_dec_address = leaf_dec_addr [18:2] ;
  assign  block_sel_addr = 40'h0;
  assign  block_sel = 1'b1;
  assign  addr_start = block_sel_addr;
  assign  addr_end = block_sel_addr + 40'h40013;
  assign  leaf_dec_wr_dvld_active = leaf_dec_wr_dvld | leaf_dec_wr_dvld_hld1;
  assign  leaf_dec_valid_active = leaf_dec_valid | leaf_dec_valid_hld1;
  assign  dec_leaf_accept = leaf_dec_valid & block_sel;
  assign  dec_leaf_reject = leaf_dec_valid & ~block_sel;
  assign  pio_dec_read = block_sel & leaf_dec_valid_active & (leaf_dec_cycle == 2'b10);
  assign  pio_dec_write = block_sel & leaf_dec_wr_dvld_active & (leaf_dec_cycle[1] == 1'b0);
  assign  dec_leaf_retry_atomic = 1'b0;
  assign  dec_leaf_data_width = 3'b0;
  
  //------- combinatorial assigns for pio read data
  always_comb begin
    dec_pio_read_data = dec_pio_read_data_d1;
  end
  
  //------- reg assigns for pio read data
  always_ff @ (posedge clk) begin
    if (reset) begin
      dec_pio_read_data_d1 <= #1  32'b0;
    end
    else begin
      dec_pio_read_data_d1 <= #1 dec_pio_read_data_next;
    end
  end
  
  //------- reg assigns for pio i/f
  always_ff @ (posedge clk) begin
    if (reset) begin
      pio_write_active <= #1  1'b0;
      pio_read_active <= #1  1'b0;
      pio_dec_address_d1 <= #1  17'b0;
      pio_dec_write_data_d1 <= #1  32'b0;
    end
    else begin
      pio_write_active <= #1  pio_write_active ? pio_no_acks : pio_activate_write;
      pio_read_active <= #1  pio_read_active ? pio_no_acks : pio_activate_read;
      pio_dec_address_d1 <= #1   pio_dec_address;
      pio_dec_write_data_d1 <= #1  pio_dec_write_data;
    end
  end
  
  //------- reg assigns for external i/f
  always_ff @ (posedge clk) begin
    if (reset) begin
      d2h_ext_base_regs_we_ex <= #1  1'b0;
      d2h_ext_base_regs_re_ex <= #1  1'b0;
      d2h_l2_r16_child_we_ex <= #1  1'b0;
      d2h_l2_r16_child_re_ex <= #1  1'b0;
      d2h_l2_s8_child_we_ex <= #1  1'b0;
      d2h_l2_s8_child_re_ex <= #1  1'b0;
      d2h_no_opt_reg_we_ex <= #1  1'b0;
      d2h_no_opt_reg_re_ex <= #1  1'b0;
      d2h_opt_reg_we_ex <= #1  1'b0;
      d2h_opt_reg_re_ex <= #1  1'b0;
    end
    else begin
      d2h_ext_base_regs_we_ex <= #1  d2h_ext_base_regs_we_next & ~h2d_ext_base_regs_ack_ex & ~h2d_ext_base_regs_nack_ex;
      d2h_ext_base_regs_re_ex <= #1  d2h_ext_base_regs_re_next & ~h2d_ext_base_regs_ack_ex & ~h2d_ext_base_regs_nack_ex;
      d2h_l2_r16_child_we_ex <= #1  d2h_l2_r16_child_we_next & ~h2d_l2_r16_child_ack_ex & ~h2d_l2_r16_child_nack_ex;
      d2h_l2_r16_child_re_ex <= #1  d2h_l2_r16_child_re_next & ~h2d_l2_r16_child_ack_ex & ~h2d_l2_r16_child_nack_ex;
      d2h_l2_s8_child_we_ex <= #1  d2h_l2_s8_child_we_next & ~h2d_l2_s8_child_ack_ex & ~h2d_l2_s8_child_nack_ex;
      d2h_l2_s8_child_re_ex <= #1  d2h_l2_s8_child_re_next & ~h2d_l2_s8_child_ack_ex & ~h2d_l2_s8_child_nack_ex;
      d2h_no_opt_reg_we_ex <= #1  d2h_no_opt_reg_we_next & ~h2d_no_opt_reg_ack_ex & ~h2d_no_opt_reg_nack_ex;
      d2h_no_opt_reg_re_ex <= #1  d2h_no_opt_reg_re_next & ~h2d_no_opt_reg_ack_ex & ~h2d_no_opt_reg_nack_ex;
      d2h_opt_reg_we_ex <= #1  d2h_opt_reg_we_next & ~h2d_opt_reg_ack_ex & ~h2d_opt_reg_nack_ex;
      d2h_opt_reg_re_ex <= #1  d2h_opt_reg_re_next & ~h2d_opt_reg_ack_ex & ~h2d_opt_reg_nack_ex;
    end
    d2h_ext_base_regs_w_ex <= #1  d2h_ext_base_regs_w_next;
    d2h_ext_base_regs_addr_ex <= #1  d2h_ext_base_regs_addr_next;
    d2h_l2_r16_child_w_ex <= #1  d2h_l2_r16_child_w_next;
    d2h_l2_r16_child_addr_ex <= #1  d2h_l2_r16_child_addr_next;
    d2h_l2_s8_child_w_ex <= #1  d2h_l2_s8_child_w_next;
    d2h_l2_s8_child_addr_ex <= #1  d2h_l2_s8_child_addr_next;
    d2h_no_opt_reg_w_ex <= #1  d2h_no_opt_reg_w_next;
    d2h_opt_reg_w_ex <= #1  d2h_opt_reg_w_next;
  end
  
  //------- combinatorial assigns for l2_s8_child serial8 i/f
  always_comb begin
    s8_l2_s8_child_state_next = s8_l2_s8_child_state;
    s8_l2_s8_child_cmdValid_dly0 =  1'b0;
    s8_l2_s8_child_cmdData_dly0 =  8'b0;
    h2d_l2_s8_child_ack_ex =  1'b0;
    h2d_l2_s8_child_nack_ex =  1'b0;
    h2d_l2_s8_child_nack_early_next = h2d_l2_s8_child_nack_early;
    s8_l2_s8_child_rdata_accum_next = s8_l2_s8_child_rdata_accum;
    s8_l2_s8_child_addr_cnt_next = 1'b0;
    s8_l2_s8_child_data_cnt_next = 2'b0;
    case (s8_l2_s8_child_state)
      3'h0: begin // IDLE
          h2d_l2_s8_child_nack_early_next = 1'b0;
          s8_l2_s8_child_rdata_accum_next = 32'b0;
          if (d2h_l2_s8_child_re_ex | d2h_l2_s8_child_we_ex) begin
            s8_l2_s8_child_cmdValid_dly0 =  1'b1;
            s8_l2_s8_child_cmdData_dly0[7] = d2h_l2_s8_child_we_ex;
            s8_l2_s8_child_cmdData_dly0[6:4] = 3'd2;
            s8_l2_s8_child_state_next = 3'h1;
          end
        end
      3'h1: begin // CMD_ADDR
          s8_l2_s8_child_cmdValid_dly0 =  1'b1;
          s8_l2_s8_child_addr_cnt_next = s8_l2_s8_child_addr_cnt + 1'b1;
          if (s8_l2_s8_child_addr_cnt == 1'd0)
            s8_l2_s8_child_cmdData_dly0 = d2h_l2_s8_child_addr_ex [9:2] ;
          else if (s8_l2_s8_child_addr_cnt == 1'd1)
            s8_l2_s8_child_cmdData_dly0 = d2h_l2_s8_child_addr_ex [13:10] ;
          if (s8_l2_s8_child_addr_cnt == 1'd1) begin
            if (d2h_l2_s8_child_we_ex) s8_l2_s8_child_state_next = 3'h2;
            else s8_l2_s8_child_state_next = 3'h3;
          end
        end
      3'h2: begin // CMD_DATA
          s8_l2_s8_child_cmdValid_dly0 =  1'b1;
          s8_l2_s8_child_data_cnt_next = s8_l2_s8_child_data_cnt + 2'b1;
          if (s8_l2_s8_child_data_cnt == 2'd0)
            s8_l2_s8_child_cmdData_dly0 = d2h_l2_s8_child_w_ex [7:0] ;
          else if (s8_l2_s8_child_data_cnt == 2'd1)
            s8_l2_s8_child_cmdData_dly0 = d2h_l2_s8_child_w_ex [15:8] ;
          else if (s8_l2_s8_child_data_cnt == 2'd2)
            s8_l2_s8_child_cmdData_dly0 = d2h_l2_s8_child_w_ex [23:16] ;
          else if (s8_l2_s8_child_data_cnt == 2'd3)
            s8_l2_s8_child_cmdData_dly0 = d2h_l2_s8_child_w_ex [31:24] ;
          if (s8_l2_s8_child_data_cnt == 2'b11)
            s8_l2_s8_child_state_next = 3'h3;
        end
      3'h3: begin  // RES_WAIT
          if (s8_l2_s8_child_resValid_dly1) begin
            h2d_l2_s8_child_nack_early_next = s8_l2_s8_child_resData_dly1[7];
            if (d2h_l2_s8_child_re_ex) s8_l2_s8_child_state_next = 3'h4;
            else if (h2d_l2_s8_child_nack_early_next) s8_l2_s8_child_state_next = 3'h6;
            else s8_l2_s8_child_state_next = 3'h5;
          end
        end
      3'h4: begin  // RES_READ
          s8_l2_s8_child_data_cnt_next = s8_l2_s8_child_data_cnt;
          if (s8_l2_s8_child_resValid_dly1) begin
            s8_l2_s8_child_data_cnt_next = s8_l2_s8_child_data_cnt + 2'b1;
            if (s8_l2_s8_child_data_cnt == 2'd0)
              s8_l2_s8_child_rdata_accum_next [7:0]  = s8_l2_s8_child_resData_dly1;
            else if (s8_l2_s8_child_data_cnt == 2'd1)
              s8_l2_s8_child_rdata_accum_next [15:8]  = s8_l2_s8_child_resData_dly1;
            else if (s8_l2_s8_child_data_cnt == 2'd2)
              s8_l2_s8_child_rdata_accum_next [23:16]  = s8_l2_s8_child_resData_dly1;
            else if (s8_l2_s8_child_data_cnt == 2'd3)
              s8_l2_s8_child_rdata_accum_next [31:24]  = s8_l2_s8_child_resData_dly1;
          end
          else if (h2d_l2_s8_child_nack_early) s8_l2_s8_child_state_next = 3'h6;
          if (s8_l2_s8_child_data_cnt == 2'b11) s8_l2_s8_child_state_next = 3'h5;
        end
      3'h5: begin // RES_DONE_ACK
          h2d_l2_s8_child_ack_ex = 1'b1;
          s8_l2_s8_child_state_next = 3'h0;
        end
      3'h6: begin // RES_DONE_NACK
          h2d_l2_s8_child_nack_ex = 1'b1;
          s8_l2_s8_child_state_next = 3'h0;
        end
      default:
        s8_l2_s8_child_state_next = 3'h0;
    endcase
  end
  
  //------- reg assigns for l2_s8_child serial8 i/f
  always_ff @ (posedge clk) begin
    if (reset) begin
      s8_l2_s8_child_state <= #1  3'b0;
      s8_l2_s8_child_cmdValid_dly1 <= #1  1'b0;
      s8_l2_s8_child_cmdData_dly1 <= #1  8'b0;
      s8_l2_s8_child_resValid_dly1 <= #1  1'b0;
      s8_l2_s8_child_resData_dly1 <= #1  8'b0;
      h2d_l2_s8_child_nack_early <= #1  1'b0;
      s8_l2_s8_child_addr_cnt <= #1  1'b0;
      s8_l2_s8_child_data_cnt <= #1  2'b0;
    end
    else begin
      s8_l2_s8_child_state <= #1  s8_l2_s8_child_state_next;
      s8_l2_s8_child_cmdValid_dly1 <= #1  s8_l2_s8_child_cmdValid_dly0;
      s8_l2_s8_child_cmdData_dly1 <= #1  s8_l2_s8_child_cmdData_dly0;
      s8_l2_s8_child_resValid_dly1 <= #1  s8_l2_s8_child_resValid_dly0;
      s8_l2_s8_child_resData_dly1 <= #1  s8_l2_s8_child_resData_dly0;
      h2d_l2_s8_child_nack_early <= #1  h2d_l2_s8_child_nack_early_next;
      s8_l2_s8_child_addr_cnt <= #1  s8_l2_s8_child_addr_cnt_next;
      s8_l2_s8_child_data_cnt <= #1  s8_l2_s8_child_data_cnt_next;
    end
    s8_l2_s8_child_rdata_accum <= #1  s8_l2_s8_child_rdata_accum_next;
  end
  
  //------- combinatorial assigns for leaf i/f
  always_comb begin
    leaf_dec_valid_hld1_next = leaf_dec_valid | leaf_dec_valid_hld1;
    if (dec_pio_ack_next | dec_pio_nack_next) leaf_dec_valid_hld1_next = 1'b0;
    leaf_dec_wr_dvld_hld1_next = leaf_dec_wr_dvld | leaf_dec_wr_dvld_hld1;
    if (dec_pio_ack_next | dec_pio_nack_next | leaf_dec_valid) leaf_dec_wr_dvld_hld1_next = 1'b0;
  end
  
  //------- reg assigns for leaf i/f
  always_ff @ (posedge clk) begin
    if (reset) begin
      leaf_dec_valid_hld1 <= #1  1'b0;
      leaf_dec_wr_dvld_hld1 <= #1  1'b0;
    end
    else begin
      leaf_dec_valid_hld1 <= #1 leaf_dec_valid_hld1_next;
      leaf_dec_wr_dvld_hld1 <= #1 leaf_dec_wr_dvld_hld1_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child ring16 i/f
  always_comb begin
    r16_l2_r16_child_state_next = r16_l2_r16_child_state;
    r16_l2_r16_child_cmdValid_dly0 =  1'b0;
    r16_l2_r16_child_cmdData_dly0 =  16'b0;
    h2d_l2_r16_child_ack_ex =  1'b0;
    h2d_l2_r16_child_nack_ex =  1'b0;
    r16_l2_r16_child_rdata_accum_next = r16_l2_r16_child_rdata_accum;
    r16_l2_r16_child_data_cnt_next = 1'b0;
    case (r16_l2_r16_child_state)
      3'h0: begin // IDLE
          r16_l2_r16_child_rdata_accum_next = 32'b0;
          if (d2h_l2_r16_child_re_ex | d2h_l2_r16_child_we_ex) begin
            r16_l2_r16_child_cmdValid_dly0 =  1'b1;
            r16_l2_r16_child_cmdData_dly0[7] = d2h_l2_r16_child_we_ex;
            r16_l2_r16_child_cmdData_dly0 [5:4]  = 2'd1;
            r16_l2_r16_child_state_next = 3'h1;
          end
        end
      3'h1: begin // CMD_ADDR
          r16_l2_r16_child_cmdValid_dly0 =  1'b1;
          r16_l2_r16_child_cmdData_dly0 = {4'h8, d2h_l2_r16_child_addr_ex};
          if (d2h_l2_r16_child_we_ex) r16_l2_r16_child_state_next = 3'h2;
          else r16_l2_r16_child_state_next = 3'h3;
        end
      3'h2: begin // CMD_DATA
          r16_l2_r16_child_cmdValid_dly0 =  1'b1;
          r16_l2_r16_child_data_cnt_next = r16_l2_r16_child_data_cnt + 1'b1;
          if (r16_l2_r16_child_data_cnt == 1'd0)
            r16_l2_r16_child_cmdData_dly0 = d2h_l2_r16_child_w_ex [15:0] ;
          else if (r16_l2_r16_child_data_cnt == 1'd1)
            r16_l2_r16_child_cmdData_dly0 = d2h_l2_r16_child_w_ex [31:16] ;
          if (r16_l2_r16_child_data_cnt == 1'b1)
            r16_l2_r16_child_state_next = 3'h3;
        end
      3'h3: begin  // RES_WAIT
          if (r16_l2_r16_child_resValid_dly2) begin
            if (d2h_l2_r16_child_re_ex & r16_l2_r16_child_resData_dly2[14] & ~r16_l2_r16_child_resData_dly2[15]) r16_l2_r16_child_state_next = 3'h4;
            else if (~r16_l2_r16_child_resData_dly2[14]) r16_l2_r16_child_state_next = 3'h6;
            else r16_l2_r16_child_state_next = 3'h5;
          end
        end
      3'h4: begin  // RES_READ
          r16_l2_r16_child_data_cnt_next = r16_l2_r16_child_data_cnt;
          if (r16_l2_r16_child_resValid_dly2) begin
            r16_l2_r16_child_data_cnt_next = r16_l2_r16_child_data_cnt + 1'b1;
            if (r16_l2_r16_child_data_cnt == 1'd0)
              r16_l2_r16_child_rdata_accum_next [15:0]  = r16_l2_r16_child_resData_dly2;
            else if (r16_l2_r16_child_data_cnt == 1'd1)
              r16_l2_r16_child_rdata_accum_next [31:16]  = r16_l2_r16_child_resData_dly2;
          end
          if (r16_l2_r16_child_data_cnt == 1'b1) r16_l2_r16_child_state_next = 3'h5;
        end
      3'h5: begin // RES_DONE_ACK
          h2d_l2_r16_child_ack_ex = 1'b1;
          r16_l2_r16_child_state_next = 3'h0;
        end
      3'h6: begin // RES_DONE_NACK
          h2d_l2_r16_child_nack_ex = 1'b1;
          r16_l2_r16_child_state_next = 3'h0;
        end
      default:
        r16_l2_r16_child_state_next = 3'h0;
    endcase
  end
  
  //------- reg assigns for l2_r16_child ring16 i/f
  always_ff @ (posedge clk) begin
    if (reset) begin
      r16_l2_r16_child_state <= #1  3'b0;
      r16_l2_r16_child_cmdValid_dly1 <= #1  1'b0;
      r16_l2_r16_child_cmdData_dly1 <= #1  16'b0;
      r16_l2_r16_child_cmdValid_dly2 <= #1  1'b0;
      r16_l2_r16_child_cmdData_dly2 <= #1  16'b0;
      r16_l2_r16_child_resValid_dly1 <= #1  1'b0;
      r16_l2_r16_child_resData_dly1 <= #1  16'b0;
      r16_l2_r16_child_resValid_dly2 <= #1  1'b0;
      r16_l2_r16_child_resData_dly2 <= #1  16'b0;
      r16_l2_r16_child_data_cnt <= #1  1'b0;
    end
    else begin
      r16_l2_r16_child_state <= #1  r16_l2_r16_child_state_next;
      r16_l2_r16_child_cmdValid_dly1 <= #1  r16_l2_r16_child_cmdValid_dly0;
      r16_l2_r16_child_cmdData_dly1 <= #1  r16_l2_r16_child_cmdData_dly0;
      r16_l2_r16_child_cmdValid_dly2 <= #1  r16_l2_r16_child_cmdValid_dly1;
      r16_l2_r16_child_cmdData_dly2 <= #1  r16_l2_r16_child_cmdData_dly1;
      r16_l2_r16_child_resValid_dly1 <= #1  r16_l2_r16_child_resValid_dly0;
      r16_l2_r16_child_resData_dly1 <= #1  r16_l2_r16_child_resData_dly0;
      r16_l2_r16_child_resValid_dly2 <= #1  r16_l2_r16_child_resValid_dly1;
      r16_l2_r16_child_resData_dly2 <= #1  r16_l2_r16_child_resData_dly1;
      r16_l2_r16_child_data_cnt <= #1  r16_l2_r16_child_data_cnt_next;
    end
    r16_l2_r16_child_rdata_accum <= #1  r16_l2_r16_child_rdata_accum_next;
  end
  
  //------- combinatorial assigns for pio ack/nack
  always_comb begin
    pio_internal_nack = (pio_read_active | pio_write_active) & ~pio_internal_ack & ~external_transaction_active;
    dec_pio_ack_next = (pio_internal_ack | (pio_external_ack_next & external_transaction_active));
    dec_pio_nack_next = (pio_internal_nack | (pio_external_nack_next & external_transaction_active));
    pio_no_acks = ~(dec_pio_ack | dec_pio_nack | pio_external_ack | pio_external_nack);
    pio_activate_write = (pio_dec_write & ~(dec_pio_ack | dec_pio_nack));
    pio_activate_read = (pio_dec_read & ~(dec_pio_ack | dec_pio_nack));
  end
  
  //------- reg assigns for pio ack/nack
  always_ff @ (posedge clk) begin
    if (reset) begin
      dec_pio_ack <= #1 1'b0;
      dec_pio_nack <= #1 1'b0;
      pio_external_ack <= #1  1'b0;
      pio_external_nack <= #1  1'b0;
    end
    else begin
      dec_pio_ack <= #1 dec_pio_ack ? 1'b0 : dec_pio_ack_next;
      dec_pio_nack <= #1 dec_pio_nack ? 1'b0 : dec_pio_nack_next;
      pio_external_ack <= #1 pio_external_ack_next;
      pio_external_nack <= #1 pio_external_nack_next;
    end
  end
  
  //------- combinatorial assigns for opt_reg optimized ext parallel i/f
  always_comb begin
    par_opt_reg_state_next = par_opt_reg_state;
    d2h_opt_reg_re =  1'b0;
    h2d_opt_reg_ack_ex =  1'b0;
    h2d_opt_reg_nack_ex =  1'b0;
    case (par_opt_reg_state)
      2'h0: begin // IDLE
          if (d2h_opt_reg_re_ex) begin
            if (~par_opt_reg_valid_read) par_opt_reg_state_next = 2'h2;
            else begin
            d2h_opt_reg_re =  1'b1;
            par_opt_reg_state_next = 2'h1;
            end
          end
          else if (d2h_opt_reg_we_ex) begin
            if (~par_opt_reg_valid_write) par_opt_reg_state_next = 2'h2;
            else if (~par_opt_reg_valid_size) par_opt_reg_state_next = 2'h3;
            else begin
            par_opt_reg_state_next = 2'h1;
            end
          end
        end
      2'h1: begin // ACK_WAIT
          if (h2d_opt_reg_ack) begin
            h2d_opt_reg_ack_ex =  1'b1;
            par_opt_reg_state_next = 2'h0;
          end
            d2h_opt_reg_re = d2h_opt_reg_re_ex;
        end
      2'h2: begin // NACK
          h2d_opt_reg_nack_ex =  1'b1;
          par_opt_reg_state_next = 2'h0;
        end
      2'h3: begin // ACK
          h2d_opt_reg_ack_ex =  1'b1;
          par_opt_reg_state_next = 2'h0;
        end
      default:
        par_opt_reg_state_next = 2'h0;
    endcase
  end
  
  //------- reg assigns for opt_reg optimized ext parallel i/f
  always_ff @ (posedge clk) begin
    if (reset) begin
      par_opt_reg_state <= #1  2'b0;
    end
    else begin
      par_opt_reg_state <= #1  par_opt_reg_state_next;
    end
  end
  
  
  //------- address decode
  always_comb begin
    pio_internal_ack = 1'b0;
    external_transaction_active = 1'b0;
    pio_external_ack_next = 1'b0;
    pio_external_nack_next = 1'b0;
    dec_pio_read_data_next = 32'b0;
    
    d2l_base_regs_config_regs_0_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_config_regs_0_we = 1'b0;
    d2l_base_regs_config_regs_0_re = 1'b0;
    d2l_base_regs_config_regs_1_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_config_regs_1_we = 1'b0;
    d2l_base_regs_config_regs_1_re = 1'b0;
    d2l_base_regs_config_regs_2_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_config_regs_2_we = 1'b0;
    d2l_base_regs_config_regs_2_re = 1'b0;
    d2l_base_regs_config_regs_3_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_config_regs_3_we = 1'b0;
    d2l_base_regs_config_regs_3_re = 1'b0;
    d2l_base_regs_config_regs_4_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_config_regs_4_we = 1'b0;
    d2l_base_regs_config_regs_4_re = 1'b0;
    d2l_base_regs_config_regs_5_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_config_regs_5_we = 1'b0;
    d2l_base_regs_config_regs_5_re = 1'b0;
    d2l_base_regs_config_regs_6_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_config_regs_6_we = 1'b0;
    d2l_base_regs_config_regs_6_re = 1'b0;
    d2l_base_regs_config_regs_7_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_config_regs_7_we = 1'b0;
    d2l_base_regs_config_regs_7_re = 1'b0;
    d2l_base_regs_state_regs_0_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_state_regs_0_we = 1'b0;
    d2l_base_regs_state_regs_0_re = 1'b0;
    d2l_base_regs_state_regs_1_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_state_regs_1_we = 1'b0;
    d2l_base_regs_state_regs_1_re = 1'b0;
    d2l_base_regs_state_regs_2_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_state_regs_2_we = 1'b0;
    d2l_base_regs_state_regs_2_re = 1'b0;
    d2l_base_regs_state_regs_3_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_state_regs_3_we = 1'b0;
    d2l_base_regs_state_regs_3_re = 1'b0;
    d2l_base_regs_state_regs_4_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_state_regs_4_we = 1'b0;
    d2l_base_regs_state_regs_4_re = 1'b0;
    d2l_base_regs_state_regs_5_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_state_regs_5_we = 1'b0;
    d2l_base_regs_state_regs_5_re = 1'b0;
    d2l_base_regs_state_regs_6_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_state_regs_6_we = 1'b0;
    d2l_base_regs_state_regs_6_re = 1'b0;
    d2l_base_regs_state_regs_7_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_state_regs_7_we = 1'b0;
    d2l_base_regs_state_regs_7_re = 1'b0;
    d2h_ext_base_regs_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_ext_base_regs_we_next = 1'b0;
    d2h_ext_base_regs_re_next = 1'b0;
    d2h_ext_base_regs_addr_next = pio_dec_address_d1  [8:2] ;
    d2h_l2_r16_child_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_l2_r16_child_we_next = 1'b0;
    d2h_l2_r16_child_re_next = 1'b0;
    d2h_l2_r16_child_addr_next = pio_dec_address_d1  [13:2] ;
    d2h_l2_s8_child_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_l2_s8_child_we_next = 1'b0;
    d2h_l2_s8_child_re_next = 1'b0;
    d2h_l2_s8_child_addr_next = pio_dec_address_d1  [13:2] ;
    d2h_no_opt_reg_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_no_opt_reg_we_next = 1'b0;
    d2h_no_opt_reg_re_next = 1'b0;
    d2h_opt_reg_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_opt_reg_we_next = 1'b0;
    d2h_opt_reg_re_next = 1'b0;
    
    casez(pio_dec_address_d1)
    //  Register: base_regs.config_regs_0     Address: 0x0     External: false
    17'b00000000000000000:
      begin
        d2l_base_regs_config_regs_0_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_config_regs_0_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_config_regs_0_r;
      end
    //  Register: base_regs.config_regs_1     Address: 0x4     External: false
    17'b00000000000000001:
      begin
        d2l_base_regs_config_regs_1_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_config_regs_1_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_config_regs_1_r;
      end
    //  Register: base_regs.config_regs_2     Address: 0x8     External: false
    17'b00000000000000010:
      begin
        d2l_base_regs_config_regs_2_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_config_regs_2_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_config_regs_2_r;
      end
    //  Register: base_regs.config_regs_3     Address: 0xc     External: false
    17'b00000000000000011:
      begin
        d2l_base_regs_config_regs_3_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_config_regs_3_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_config_regs_3_r;
      end
    //  Register: base_regs.config_regs_4     Address: 0x10     External: false
    17'b00000000000000100:
      begin
        d2l_base_regs_config_regs_4_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_config_regs_4_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_config_regs_4_r;
      end
    //  Register: base_regs.config_regs_5     Address: 0x14     External: false
    17'b00000000000000101:
      begin
        d2l_base_regs_config_regs_5_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_config_regs_5_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_config_regs_5_r;
      end
    //  Register: base_regs.config_regs_6     Address: 0x18     External: false
    17'b00000000000000110:
      begin
        d2l_base_regs_config_regs_6_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_config_regs_6_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_config_regs_6_r;
      end
    //  Register: base_regs.config_regs_7     Address: 0x1c     External: false
    17'b00000000000000111:
      begin
        d2l_base_regs_config_regs_7_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_config_regs_7_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_config_regs_7_r;
      end
    //  Register: base_regs.state_regs_0     Address: 0x100     External: false
    17'b00000000001000000:
      begin
        d2l_base_regs_state_regs_0_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_state_regs_0_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_state_regs_0_r;
      end
    //  Register: base_regs.state_regs_1     Address: 0x104     External: false
    17'b00000000001000001:
      begin
        d2l_base_regs_state_regs_1_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_state_regs_1_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_state_regs_1_r;
      end
    //  Register: base_regs.state_regs_2     Address: 0x108     External: false
    17'b00000000001000010:
      begin
        d2l_base_regs_state_regs_2_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_state_regs_2_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_state_regs_2_r;
      end
    //  Register: base_regs.state_regs_3     Address: 0x10c     External: false
    17'b00000000001000011:
      begin
        d2l_base_regs_state_regs_3_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_state_regs_3_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_state_regs_3_r;
      end
    //  Register: base_regs.state_regs_4     Address: 0x110     External: false
    17'b00000000001000100:
      begin
        d2l_base_regs_state_regs_4_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_state_regs_4_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_state_regs_4_r;
      end
    //  Register: base_regs.state_regs_5     Address: 0x114     External: false
    17'b00000000001000101:
      begin
        d2l_base_regs_state_regs_5_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_state_regs_5_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_state_regs_5_r;
      end
    //  Register: base_regs.state_regs_6     Address: 0x118     External: false
    17'b00000000001000110:
      begin
        d2l_base_regs_state_regs_6_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_state_regs_6_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_state_regs_6_r;
      end
    //  Register: base_regs.state_regs_7     Address: 0x11c     External: false
    17'b00000000001000111:
      begin
        d2l_base_regs_state_regs_7_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_state_regs_7_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_state_regs_7_r;
      end
    //  Register: ext_base_regs     Address: 0x10000     External: true
    17'b0010000000???????:
      begin
        d2h_ext_base_regs_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_ext_base_regs_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_ext_base_regs_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_ext_base_regs_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_ext_base_regs_r_ex;
      end
    //  Register: l2_r16_child     Address: 0x20000     External: true
    17'b01000????????????:
      begin
        d2h_l2_r16_child_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_l2_r16_child_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_l2_r16_child_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_l2_r16_child_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_l2_r16_child_r_ex;
      end
    //  Register: l2_s8_child     Address: 0x30000     External: true
    17'b01100????????????:
      begin
        d2h_l2_s8_child_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_l2_s8_child_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_l2_s8_child_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_l2_s8_child_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_l2_s8_child_r_ex;
      end
    //  Register: no_opt_reg     Address: 0x40000     External: true
    17'b10000000000000000:
      begin
        d2h_no_opt_reg_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_no_opt_reg_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_no_opt_reg_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_no_opt_reg_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_no_opt_reg_r_ex;
      end
    //  Register: opt_reg     Address: 0x40010     External: true
    17'b10000000000000100:
      begin
        d2h_opt_reg_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_opt_reg_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_opt_reg_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_opt_reg_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_opt_reg_r_ex;
      end
    endcase
  end
  
endmodule

//
//---------- module base_map_pio
//
module base_map_pio
(
  clk,
  reset,
  h2l_base_regs_state_regs_0_lsb_field_w,
  h2l_base_regs_state_regs_1_lsb_field_w,
  h2l_base_regs_state_regs_2_lsb_field_w,
  h2l_base_regs_state_regs_3_lsb_field_w,
  h2l_base_regs_state_regs_4_lsb_field_w,
  h2l_base_regs_state_regs_5_lsb_field_w,
  h2l_base_regs_state_regs_6_lsb_field_w,
  h2l_base_regs_state_regs_7_lsb_field_w,
  h2d_ext_base_regs_r,
  h2d_ext_base_regs_ack,
  h2d_ext_base_regs_nack,
  r2d_l2_r16_child_res_valid,
  r2d_l2_r16_child_res_data,
  s2d_l2_s8_child_res_valid,
  s2d_l2_s8_child_res_data,
  h2d_no_opt_reg_r,
  h2d_no_opt_reg_ack,
  h2d_no_opt_reg_nack,
  h2d_opt_reg_r,
  h2d_opt_reg_ack,
  leaf_dec_wr_data,
  leaf_dec_addr,
  leaf_dec_valid,
  leaf_dec_wr_dvld,
  leaf_dec_cycle,
  leaf_dec_wr_width,

  l2h_base_regs_config_regs_0_lsb_field_r,
  l2h_base_regs_config_regs_0_msb_field_r,
  l2h_base_regs_config_regs_1_lsb_field_r,
  l2h_base_regs_config_regs_1_msb_field_r,
  l2h_base_regs_config_regs_2_lsb_field_r,
  l2h_base_regs_config_regs_2_msb_field_r,
  l2h_base_regs_config_regs_3_lsb_field_r,
  l2h_base_regs_config_regs_3_msb_field_r,
  l2h_base_regs_config_regs_4_lsb_field_r,
  l2h_base_regs_config_regs_4_msb_field_r,
  l2h_base_regs_config_regs_5_lsb_field_r,
  l2h_base_regs_config_regs_5_msb_field_r,
  l2h_base_regs_config_regs_6_lsb_field_r,
  l2h_base_regs_config_regs_6_msb_field_r,
  l2h_base_regs_config_regs_7_lsb_field_r,
  l2h_base_regs_config_regs_7_msb_field_r,
  d2h_ext_base_regs_w,
  d2h_ext_base_regs_we,
  d2h_ext_base_regs_re,
  d2h_ext_base_regs_addr,
  d2r_l2_r16_child_cmd_valid,
  d2r_l2_r16_child_cmd_data,
  d2s_l2_s8_child_cmd_valid,
  d2s_l2_s8_child_cmd_data,
  d2h_no_opt_reg_w,
  d2h_no_opt_reg_we,
  d2h_no_opt_reg_re,
  d2h_opt_reg_re,
  dec_leaf_rd_data,
  dec_leaf_ack,
  dec_leaf_nack,
  addr_start,
  addr_end,
  dec_leaf_accept,
  dec_leaf_reject,
  dec_leaf_retry_atomic,
  dec_leaf_data_width );

  //------- inputs
  input    clk;
  input    reset;
  input     [15:0] h2l_base_regs_state_regs_0_lsb_field_w;
  input     [15:0] h2l_base_regs_state_regs_1_lsb_field_w;
  input     [15:0] h2l_base_regs_state_regs_2_lsb_field_w;
  input     [15:0] h2l_base_regs_state_regs_3_lsb_field_w;
  input     [15:0] h2l_base_regs_state_regs_4_lsb_field_w;
  input     [15:0] h2l_base_regs_state_regs_5_lsb_field_w;
  input     [15:0] h2l_base_regs_state_regs_6_lsb_field_w;
  input     [15:0] h2l_base_regs_state_regs_7_lsb_field_w;
  input     [31:0] h2d_ext_base_regs_r;
  input    h2d_ext_base_regs_ack;
  input    h2d_ext_base_regs_nack;
  input    r2d_l2_r16_child_res_valid;
  input     [15:0] r2d_l2_r16_child_res_data;
  input    s2d_l2_s8_child_res_valid;
  input     [7:0] s2d_l2_s8_child_res_data;
  input     [31:0] h2d_no_opt_reg_r;
  input    h2d_no_opt_reg_ack;
  input    h2d_no_opt_reg_nack;
  input     [31:0] h2d_opt_reg_r;
  input    h2d_opt_reg_ack;
  input     [31:0] leaf_dec_wr_data;
  input     [39:0] leaf_dec_addr;
  input    leaf_dec_valid;
  input    leaf_dec_wr_dvld;
  input     [1:0] leaf_dec_cycle;
  input     [2:0] leaf_dec_wr_width;

  //------- outputs
  output     [15:0] l2h_base_regs_config_regs_0_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_0_msb_field_r;
  output     [15:0] l2h_base_regs_config_regs_1_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_1_msb_field_r;
  output     [15:0] l2h_base_regs_config_regs_2_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_2_msb_field_r;
  output     [15:0] l2h_base_regs_config_regs_3_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_3_msb_field_r;
  output     [15:0] l2h_base_regs_config_regs_4_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_4_msb_field_r;
  output     [15:0] l2h_base_regs_config_regs_5_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_5_msb_field_r;
  output     [15:0] l2h_base_regs_config_regs_6_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_6_msb_field_r;
  output     [15:0] l2h_base_regs_config_regs_7_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_7_msb_field_r;
  output     [31:0] d2h_ext_base_regs_w;
  output    d2h_ext_base_regs_we;
  output    d2h_ext_base_regs_re;
  output     [8:2] d2h_ext_base_regs_addr;
  output    d2r_l2_r16_child_cmd_valid;
  output     [15:0] d2r_l2_r16_child_cmd_data;
  output    d2s_l2_s8_child_cmd_valid;
  output     [7:0] d2s_l2_s8_child_cmd_data;
  output     [31:0] d2h_no_opt_reg_w;
  output    d2h_no_opt_reg_we;
  output    d2h_no_opt_reg_re;
  output    d2h_opt_reg_re;
  output     [31:0] dec_leaf_rd_data;
  output    dec_leaf_ack;
  output    dec_leaf_nack;
  output     [39:0] addr_start;
  output     [39:0] addr_end;
  output    dec_leaf_accept;
  output    dec_leaf_reject;
  output    dec_leaf_retry_atomic;
  output     [2:0] dec_leaf_data_width;


  //------- wire defines
  logic   [31:0] d2l_base_regs_config_regs_0_w;
  logic  d2l_base_regs_config_regs_0_we;
  logic  d2l_base_regs_config_regs_0_re;
  logic   [31:0] d2l_base_regs_config_regs_1_w;
  logic  d2l_base_regs_config_regs_1_we;
  logic  d2l_base_regs_config_regs_1_re;
  logic   [31:0] d2l_base_regs_config_regs_2_w;
  logic  d2l_base_regs_config_regs_2_we;
  logic  d2l_base_regs_config_regs_2_re;
  logic   [31:0] d2l_base_regs_config_regs_3_w;
  logic  d2l_base_regs_config_regs_3_we;
  logic  d2l_base_regs_config_regs_3_re;
  logic   [31:0] d2l_base_regs_config_regs_4_w;
  logic  d2l_base_regs_config_regs_4_we;
  logic  d2l_base_regs_config_regs_4_re;
  logic   [31:0] d2l_base_regs_config_regs_5_w;
  logic  d2l_base_regs_config_regs_5_we;
  logic  d2l_base_regs_config_regs_5_re;
  logic   [31:0] d2l_base_regs_config_regs_6_w;
  logic  d2l_base_regs_config_regs_6_we;
  logic  d2l_base_regs_config_regs_6_re;
  logic   [31:0] d2l_base_regs_config_regs_7_w;
  logic  d2l_base_regs_config_regs_7_we;
  logic  d2l_base_regs_config_regs_7_re;
  logic   [31:0] d2l_base_regs_state_regs_0_w;
  logic  d2l_base_regs_state_regs_0_we;
  logic  d2l_base_regs_state_regs_0_re;
  logic   [31:0] d2l_base_regs_state_regs_1_w;
  logic  d2l_base_regs_state_regs_1_we;
  logic  d2l_base_regs_state_regs_1_re;
  logic   [31:0] d2l_base_regs_state_regs_2_w;
  logic  d2l_base_regs_state_regs_2_we;
  logic  d2l_base_regs_state_regs_2_re;
  logic   [31:0] d2l_base_regs_state_regs_3_w;
  logic  d2l_base_regs_state_regs_3_we;
  logic  d2l_base_regs_state_regs_3_re;
  logic   [31:0] d2l_base_regs_state_regs_4_w;
  logic  d2l_base_regs_state_regs_4_we;
  logic  d2l_base_regs_state_regs_4_re;
  logic   [31:0] d2l_base_regs_state_regs_5_w;
  logic  d2l_base_regs_state_regs_5_we;
  logic  d2l_base_regs_state_regs_5_re;
  logic   [31:0] d2l_base_regs_state_regs_6_w;
  logic  d2l_base_regs_state_regs_6_we;
  logic  d2l_base_regs_state_regs_6_re;
  logic   [31:0] d2l_base_regs_state_regs_7_w;
  logic  d2l_base_regs_state_regs_7_we;
  logic  d2l_base_regs_state_regs_7_re;
  logic   [31:0] l2d_base_regs_config_regs_0_r;
  logic   [31:0] l2d_base_regs_config_regs_1_r;
  logic   [31:0] l2d_base_regs_config_regs_2_r;
  logic   [31:0] l2d_base_regs_config_regs_3_r;
  logic   [31:0] l2d_base_regs_config_regs_4_r;
  logic   [31:0] l2d_base_regs_config_regs_5_r;
  logic   [31:0] l2d_base_regs_config_regs_6_r;
  logic   [31:0] l2d_base_regs_config_regs_7_r;
  logic   [31:0] l2d_base_regs_state_regs_0_r;
  logic   [31:0] l2d_base_regs_state_regs_1_r;
  logic   [31:0] l2d_base_regs_state_regs_2_r;
  logic   [31:0] l2d_base_regs_state_regs_3_r;
  logic   [31:0] l2d_base_regs_state_regs_4_r;
  logic   [31:0] l2d_base_regs_state_regs_5_r;
  logic   [31:0] l2d_base_regs_state_regs_6_r;
  logic   [31:0] l2d_base_regs_state_regs_7_r;
  
  
  base_map_jrdl_decode pio_decode ( .* );
    
  base_map_jrdl_logic pio_logic ( .* );
    
endmodule

//
//---------- module base_map_l2_r16_child_jrdl_logic
//
module base_map_l2_r16_child_jrdl_logic
(
  clk,
  reset,
  d2l_l2_r16_child_base_regs_config_regs_0_w,
  d2l_l2_r16_child_base_regs_config_regs_0_we,
  d2l_l2_r16_child_base_regs_config_regs_0_re,
  d2l_l2_r16_child_base_regs_config_regs_1_w,
  d2l_l2_r16_child_base_regs_config_regs_1_we,
  d2l_l2_r16_child_base_regs_config_regs_1_re,
  d2l_l2_r16_child_base_regs_config_regs_2_w,
  d2l_l2_r16_child_base_regs_config_regs_2_we,
  d2l_l2_r16_child_base_regs_config_regs_2_re,
  d2l_l2_r16_child_base_regs_config_regs_3_w,
  d2l_l2_r16_child_base_regs_config_regs_3_we,
  d2l_l2_r16_child_base_regs_config_regs_3_re,
  d2l_l2_r16_child_base_regs_config_regs_4_w,
  d2l_l2_r16_child_base_regs_config_regs_4_we,
  d2l_l2_r16_child_base_regs_config_regs_4_re,
  d2l_l2_r16_child_base_regs_config_regs_5_w,
  d2l_l2_r16_child_base_regs_config_regs_5_we,
  d2l_l2_r16_child_base_regs_config_regs_5_re,
  d2l_l2_r16_child_base_regs_config_regs_6_w,
  d2l_l2_r16_child_base_regs_config_regs_6_we,
  d2l_l2_r16_child_base_regs_config_regs_6_re,
  d2l_l2_r16_child_base_regs_config_regs_7_w,
  d2l_l2_r16_child_base_regs_config_regs_7_we,
  d2l_l2_r16_child_base_regs_config_regs_7_re,
  d2l_l2_r16_child_base_regs_state_regs_0_w,
  d2l_l2_r16_child_base_regs_state_regs_0_we,
  d2l_l2_r16_child_base_regs_state_regs_0_re,
  d2l_l2_r16_child_base_regs_state_regs_1_w,
  d2l_l2_r16_child_base_regs_state_regs_1_we,
  d2l_l2_r16_child_base_regs_state_regs_1_re,
  d2l_l2_r16_child_base_regs_state_regs_2_w,
  d2l_l2_r16_child_base_regs_state_regs_2_we,
  d2l_l2_r16_child_base_regs_state_regs_2_re,
  d2l_l2_r16_child_base_regs_state_regs_3_w,
  d2l_l2_r16_child_base_regs_state_regs_3_we,
  d2l_l2_r16_child_base_regs_state_regs_3_re,
  d2l_l2_r16_child_base_regs_state_regs_4_w,
  d2l_l2_r16_child_base_regs_state_regs_4_we,
  d2l_l2_r16_child_base_regs_state_regs_4_re,
  d2l_l2_r16_child_base_regs_state_regs_5_w,
  d2l_l2_r16_child_base_regs_state_regs_5_we,
  d2l_l2_r16_child_base_regs_state_regs_5_re,
  d2l_l2_r16_child_base_regs_state_regs_6_w,
  d2l_l2_r16_child_base_regs_state_regs_6_we,
  d2l_l2_r16_child_base_regs_state_regs_6_re,
  d2l_l2_r16_child_base_regs_state_regs_7_w,
  d2l_l2_r16_child_base_regs_state_regs_7_we,
  d2l_l2_r16_child_base_regs_state_regs_7_re,
  h2l_l2_r16_child_base_regs_state_regs_0_lsb_field_w,
  h2l_l2_r16_child_base_regs_state_regs_1_lsb_field_w,
  h2l_l2_r16_child_base_regs_state_regs_2_lsb_field_w,
  h2l_l2_r16_child_base_regs_state_regs_3_lsb_field_w,
  h2l_l2_r16_child_base_regs_state_regs_4_lsb_field_w,
  h2l_l2_r16_child_base_regs_state_regs_5_lsb_field_w,
  h2l_l2_r16_child_base_regs_state_regs_6_lsb_field_w,
  h2l_l2_r16_child_base_regs_state_regs_7_lsb_field_w,

  l2d_l2_r16_child_base_regs_config_regs_0_r,
  l2d_l2_r16_child_base_regs_config_regs_1_r,
  l2d_l2_r16_child_base_regs_config_regs_2_r,
  l2d_l2_r16_child_base_regs_config_regs_3_r,
  l2d_l2_r16_child_base_regs_config_regs_4_r,
  l2d_l2_r16_child_base_regs_config_regs_5_r,
  l2d_l2_r16_child_base_regs_config_regs_6_r,
  l2d_l2_r16_child_base_regs_config_regs_7_r,
  l2d_l2_r16_child_base_regs_state_regs_0_r,
  l2d_l2_r16_child_base_regs_state_regs_1_r,
  l2d_l2_r16_child_base_regs_state_regs_2_r,
  l2d_l2_r16_child_base_regs_state_regs_3_r,
  l2d_l2_r16_child_base_regs_state_regs_4_r,
  l2d_l2_r16_child_base_regs_state_regs_5_r,
  l2d_l2_r16_child_base_regs_state_regs_6_r,
  l2d_l2_r16_child_base_regs_state_regs_7_r,
  l2h_l2_r16_child_base_regs_config_regs_0_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_0_msb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_1_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_1_msb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_2_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_2_msb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_3_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_3_msb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_4_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_4_msb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_5_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_5_msb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_6_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_6_msb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_7_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_7_msb_field_r );

  //------- inputs
  input    clk;
  input    reset;
  input     [31:0] d2l_l2_r16_child_base_regs_config_regs_0_w;
  input    d2l_l2_r16_child_base_regs_config_regs_0_we;
  input    d2l_l2_r16_child_base_regs_config_regs_0_re;
  input     [31:0] d2l_l2_r16_child_base_regs_config_regs_1_w;
  input    d2l_l2_r16_child_base_regs_config_regs_1_we;
  input    d2l_l2_r16_child_base_regs_config_regs_1_re;
  input     [31:0] d2l_l2_r16_child_base_regs_config_regs_2_w;
  input    d2l_l2_r16_child_base_regs_config_regs_2_we;
  input    d2l_l2_r16_child_base_regs_config_regs_2_re;
  input     [31:0] d2l_l2_r16_child_base_regs_config_regs_3_w;
  input    d2l_l2_r16_child_base_regs_config_regs_3_we;
  input    d2l_l2_r16_child_base_regs_config_regs_3_re;
  input     [31:0] d2l_l2_r16_child_base_regs_config_regs_4_w;
  input    d2l_l2_r16_child_base_regs_config_regs_4_we;
  input    d2l_l2_r16_child_base_regs_config_regs_4_re;
  input     [31:0] d2l_l2_r16_child_base_regs_config_regs_5_w;
  input    d2l_l2_r16_child_base_regs_config_regs_5_we;
  input    d2l_l2_r16_child_base_regs_config_regs_5_re;
  input     [31:0] d2l_l2_r16_child_base_regs_config_regs_6_w;
  input    d2l_l2_r16_child_base_regs_config_regs_6_we;
  input    d2l_l2_r16_child_base_regs_config_regs_6_re;
  input     [31:0] d2l_l2_r16_child_base_regs_config_regs_7_w;
  input    d2l_l2_r16_child_base_regs_config_regs_7_we;
  input    d2l_l2_r16_child_base_regs_config_regs_7_re;
  input     [31:0] d2l_l2_r16_child_base_regs_state_regs_0_w;
  input    d2l_l2_r16_child_base_regs_state_regs_0_we;
  input    d2l_l2_r16_child_base_regs_state_regs_0_re;
  input     [31:0] d2l_l2_r16_child_base_regs_state_regs_1_w;
  input    d2l_l2_r16_child_base_regs_state_regs_1_we;
  input    d2l_l2_r16_child_base_regs_state_regs_1_re;
  input     [31:0] d2l_l2_r16_child_base_regs_state_regs_2_w;
  input    d2l_l2_r16_child_base_regs_state_regs_2_we;
  input    d2l_l2_r16_child_base_regs_state_regs_2_re;
  input     [31:0] d2l_l2_r16_child_base_regs_state_regs_3_w;
  input    d2l_l2_r16_child_base_regs_state_regs_3_we;
  input    d2l_l2_r16_child_base_regs_state_regs_3_re;
  input     [31:0] d2l_l2_r16_child_base_regs_state_regs_4_w;
  input    d2l_l2_r16_child_base_regs_state_regs_4_we;
  input    d2l_l2_r16_child_base_regs_state_regs_4_re;
  input     [31:0] d2l_l2_r16_child_base_regs_state_regs_5_w;
  input    d2l_l2_r16_child_base_regs_state_regs_5_we;
  input    d2l_l2_r16_child_base_regs_state_regs_5_re;
  input     [31:0] d2l_l2_r16_child_base_regs_state_regs_6_w;
  input    d2l_l2_r16_child_base_regs_state_regs_6_we;
  input    d2l_l2_r16_child_base_regs_state_regs_6_re;
  input     [31:0] d2l_l2_r16_child_base_regs_state_regs_7_w;
  input    d2l_l2_r16_child_base_regs_state_regs_7_we;
  input    d2l_l2_r16_child_base_regs_state_regs_7_re;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_0_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_1_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_2_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_3_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_4_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_5_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_6_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_7_lsb_field_w;

  //------- outputs
  output     [31:0] l2d_l2_r16_child_base_regs_config_regs_0_r;
  output     [31:0] l2d_l2_r16_child_base_regs_config_regs_1_r;
  output     [31:0] l2d_l2_r16_child_base_regs_config_regs_2_r;
  output     [31:0] l2d_l2_r16_child_base_regs_config_regs_3_r;
  output     [31:0] l2d_l2_r16_child_base_regs_config_regs_4_r;
  output     [31:0] l2d_l2_r16_child_base_regs_config_regs_5_r;
  output     [31:0] l2d_l2_r16_child_base_regs_config_regs_6_r;
  output     [31:0] l2d_l2_r16_child_base_regs_config_regs_7_r;
  output     [31:0] l2d_l2_r16_child_base_regs_state_regs_0_r;
  output     [31:0] l2d_l2_r16_child_base_regs_state_regs_1_r;
  output     [31:0] l2d_l2_r16_child_base_regs_state_regs_2_r;
  output     [31:0] l2d_l2_r16_child_base_regs_state_regs_3_r;
  output     [31:0] l2d_l2_r16_child_base_regs_state_regs_4_r;
  output     [31:0] l2d_l2_r16_child_base_regs_state_regs_5_r;
  output     [31:0] l2d_l2_r16_child_base_regs_state_regs_6_r;
  output     [31:0] l2d_l2_r16_child_base_regs_state_regs_7_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_0_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_0_msb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_1_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_1_msb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_2_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_2_msb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_3_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_3_msb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_4_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_4_msb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_5_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_5_msb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_6_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_6_msb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_7_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_7_msb_field_r;


  //------- reg defines
  logic   [15:0] rg_l2_r16_child_base_regs_config_regs_0_lsb_field;
  logic   [15:0] reg_l2_r16_child_base_regs_config_regs_0_lsb_field_next;
  logic   [15:0] l2h_l2_r16_child_base_regs_config_regs_0_lsb_field_r;
  logic   [15:0] rg_l2_r16_child_base_regs_config_regs_0_msb_field;
  logic   [15:0] reg_l2_r16_child_base_regs_config_regs_0_msb_field_next;
  logic   [15:0] l2h_l2_r16_child_base_regs_config_regs_0_msb_field_r;
  logic   [31:0] l2d_l2_r16_child_base_regs_config_regs_0_r;
  logic   [15:0] rg_l2_r16_child_base_regs_config_regs_1_lsb_field;
  logic   [15:0] reg_l2_r16_child_base_regs_config_regs_1_lsb_field_next;
  logic   [15:0] l2h_l2_r16_child_base_regs_config_regs_1_lsb_field_r;
  logic   [15:0] rg_l2_r16_child_base_regs_config_regs_1_msb_field;
  logic   [15:0] reg_l2_r16_child_base_regs_config_regs_1_msb_field_next;
  logic   [15:0] l2h_l2_r16_child_base_regs_config_regs_1_msb_field_r;
  logic   [31:0] l2d_l2_r16_child_base_regs_config_regs_1_r;
  logic   [15:0] rg_l2_r16_child_base_regs_config_regs_2_lsb_field;
  logic   [15:0] reg_l2_r16_child_base_regs_config_regs_2_lsb_field_next;
  logic   [15:0] l2h_l2_r16_child_base_regs_config_regs_2_lsb_field_r;
  logic   [15:0] rg_l2_r16_child_base_regs_config_regs_2_msb_field;
  logic   [15:0] reg_l2_r16_child_base_regs_config_regs_2_msb_field_next;
  logic   [15:0] l2h_l2_r16_child_base_regs_config_regs_2_msb_field_r;
  logic   [31:0] l2d_l2_r16_child_base_regs_config_regs_2_r;
  logic   [15:0] rg_l2_r16_child_base_regs_config_regs_3_lsb_field;
  logic   [15:0] reg_l2_r16_child_base_regs_config_regs_3_lsb_field_next;
  logic   [15:0] l2h_l2_r16_child_base_regs_config_regs_3_lsb_field_r;
  logic   [15:0] rg_l2_r16_child_base_regs_config_regs_3_msb_field;
  logic   [15:0] reg_l2_r16_child_base_regs_config_regs_3_msb_field_next;
  logic   [15:0] l2h_l2_r16_child_base_regs_config_regs_3_msb_field_r;
  logic   [31:0] l2d_l2_r16_child_base_regs_config_regs_3_r;
  logic   [15:0] rg_l2_r16_child_base_regs_config_regs_4_lsb_field;
  logic   [15:0] reg_l2_r16_child_base_regs_config_regs_4_lsb_field_next;
  logic   [15:0] l2h_l2_r16_child_base_regs_config_regs_4_lsb_field_r;
  logic   [15:0] rg_l2_r16_child_base_regs_config_regs_4_msb_field;
  logic   [15:0] reg_l2_r16_child_base_regs_config_regs_4_msb_field_next;
  logic   [15:0] l2h_l2_r16_child_base_regs_config_regs_4_msb_field_r;
  logic   [31:0] l2d_l2_r16_child_base_regs_config_regs_4_r;
  logic   [15:0] rg_l2_r16_child_base_regs_config_regs_5_lsb_field;
  logic   [15:0] reg_l2_r16_child_base_regs_config_regs_5_lsb_field_next;
  logic   [15:0] l2h_l2_r16_child_base_regs_config_regs_5_lsb_field_r;
  logic   [15:0] rg_l2_r16_child_base_regs_config_regs_5_msb_field;
  logic   [15:0] reg_l2_r16_child_base_regs_config_regs_5_msb_field_next;
  logic   [15:0] l2h_l2_r16_child_base_regs_config_regs_5_msb_field_r;
  logic   [31:0] l2d_l2_r16_child_base_regs_config_regs_5_r;
  logic   [15:0] rg_l2_r16_child_base_regs_config_regs_6_lsb_field;
  logic   [15:0] reg_l2_r16_child_base_regs_config_regs_6_lsb_field_next;
  logic   [15:0] l2h_l2_r16_child_base_regs_config_regs_6_lsb_field_r;
  logic   [15:0] rg_l2_r16_child_base_regs_config_regs_6_msb_field;
  logic   [15:0] reg_l2_r16_child_base_regs_config_regs_6_msb_field_next;
  logic   [15:0] l2h_l2_r16_child_base_regs_config_regs_6_msb_field_r;
  logic   [31:0] l2d_l2_r16_child_base_regs_config_regs_6_r;
  logic   [15:0] rg_l2_r16_child_base_regs_config_regs_7_lsb_field;
  logic   [15:0] reg_l2_r16_child_base_regs_config_regs_7_lsb_field_next;
  logic   [15:0] l2h_l2_r16_child_base_regs_config_regs_7_lsb_field_r;
  logic   [15:0] rg_l2_r16_child_base_regs_config_regs_7_msb_field;
  logic   [15:0] reg_l2_r16_child_base_regs_config_regs_7_msb_field_next;
  logic   [15:0] l2h_l2_r16_child_base_regs_config_regs_7_msb_field_r;
  logic   [31:0] l2d_l2_r16_child_base_regs_config_regs_7_r;
  logic   [15:0] rg_l2_r16_child_base_regs_state_regs_0_lsb_field;
  logic   [31:0] l2d_l2_r16_child_base_regs_state_regs_0_r;
  logic   [15:0] rg_l2_r16_child_base_regs_state_regs_1_lsb_field;
  logic   [31:0] l2d_l2_r16_child_base_regs_state_regs_1_r;
  logic   [15:0] rg_l2_r16_child_base_regs_state_regs_2_lsb_field;
  logic   [31:0] l2d_l2_r16_child_base_regs_state_regs_2_r;
  logic   [15:0] rg_l2_r16_child_base_regs_state_regs_3_lsb_field;
  logic   [31:0] l2d_l2_r16_child_base_regs_state_regs_3_r;
  logic   [15:0] rg_l2_r16_child_base_regs_state_regs_4_lsb_field;
  logic   [31:0] l2d_l2_r16_child_base_regs_state_regs_4_r;
  logic   [15:0] rg_l2_r16_child_base_regs_state_regs_5_lsb_field;
  logic   [31:0] l2d_l2_r16_child_base_regs_state_regs_5_r;
  logic   [15:0] rg_l2_r16_child_base_regs_state_regs_6_lsb_field;
  logic   [31:0] l2d_l2_r16_child_base_regs_state_regs_6_r;
  logic   [15:0] rg_l2_r16_child_base_regs_state_regs_7_lsb_field;
  logic   [31:0] l2d_l2_r16_child_base_regs_state_regs_7_r;
  
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_3 (pio read data)
  always_comb begin
    l2d_l2_r16_child_base_regs_state_regs_3_r = 32'b0;
    l2d_l2_r16_child_base_regs_state_regs_3_r [15:0]  = rg_l2_r16_child_base_regs_state_regs_3_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_4 (pio read data)
  always_comb begin
    l2d_l2_r16_child_base_regs_config_regs_4_r [15:0]  = rg_l2_r16_child_base_regs_config_regs_4_lsb_field;
    l2d_l2_r16_child_base_regs_config_regs_4_r [31:16]  = rg_l2_r16_child_base_regs_config_regs_4_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_0 (pio read data)
  always_comb begin
    l2d_l2_r16_child_base_regs_state_regs_0_r = 32'b0;
    l2d_l2_r16_child_base_regs_state_regs_0_r [15:0]  = rg_l2_r16_child_base_regs_state_regs_0_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_7 (pio read data)
  always_comb begin
    l2d_l2_r16_child_base_regs_config_regs_7_r [15:0]  = rg_l2_r16_child_base_regs_config_regs_7_lsb_field;
    l2d_l2_r16_child_base_regs_config_regs_7_r [31:16]  = rg_l2_r16_child_base_regs_config_regs_7_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_5 (pio read data)
  always_comb begin
    l2d_l2_r16_child_base_regs_state_regs_5_r = 32'b0;
    l2d_l2_r16_child_base_regs_state_regs_5_r [15:0]  = rg_l2_r16_child_base_regs_state_regs_5_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_3 (pio read data)
  always_comb begin
    l2d_l2_r16_child_base_regs_config_regs_3_r [15:0]  = rg_l2_r16_child_base_regs_config_regs_3_lsb_field;
    l2d_l2_r16_child_base_regs_config_regs_3_r [31:16]  = rg_l2_r16_child_base_regs_config_regs_3_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_1 (pio read data)
  always_comb begin
    l2d_l2_r16_child_base_regs_state_regs_1_r = 32'b0;
    l2d_l2_r16_child_base_regs_state_regs_1_r [15:0]  = rg_l2_r16_child_base_regs_state_regs_1_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_4 (pio read data)
  always_comb begin
    l2d_l2_r16_child_base_regs_state_regs_4_r = 32'b0;
    l2d_l2_r16_child_base_regs_state_regs_4_r [15:0]  = rg_l2_r16_child_base_regs_state_regs_4_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_6 (pio read data)
  always_comb begin
    l2d_l2_r16_child_base_regs_config_regs_6_r [15:0]  = rg_l2_r16_child_base_regs_config_regs_6_lsb_field;
    l2d_l2_r16_child_base_regs_config_regs_6_r [31:16]  = rg_l2_r16_child_base_regs_config_regs_6_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_7 (pio read data)
  always_comb begin
    l2d_l2_r16_child_base_regs_state_regs_7_r = 32'b0;
    l2d_l2_r16_child_base_regs_state_regs_7_r [15:0]  = rg_l2_r16_child_base_regs_state_regs_7_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_0 (pio read data)
  always_comb begin
    l2d_l2_r16_child_base_regs_config_regs_0_r [15:0]  = rg_l2_r16_child_base_regs_config_regs_0_lsb_field;
    l2d_l2_r16_child_base_regs_config_regs_0_r [31:16]  = rg_l2_r16_child_base_regs_config_regs_0_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_7
  always_comb begin
    rg_l2_r16_child_base_regs_state_regs_7_lsb_field =  h2l_l2_r16_child_base_regs_state_regs_7_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_6
  always_comb begin
    rg_l2_r16_child_base_regs_state_regs_6_lsb_field =  h2l_l2_r16_child_base_regs_state_regs_6_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_0
  always_comb begin
    reg_l2_r16_child_base_regs_config_regs_0_lsb_field_next = rg_l2_r16_child_base_regs_config_regs_0_lsb_field;
    l2h_l2_r16_child_base_regs_config_regs_0_lsb_field_r = rg_l2_r16_child_base_regs_config_regs_0_lsb_field;
    reg_l2_r16_child_base_regs_config_regs_0_msb_field_next = rg_l2_r16_child_base_regs_config_regs_0_msb_field;
    l2h_l2_r16_child_base_regs_config_regs_0_msb_field_r = rg_l2_r16_child_base_regs_config_regs_0_msb_field;
    if (d2l_l2_r16_child_base_regs_config_regs_0_we) reg_l2_r16_child_base_regs_config_regs_0_lsb_field_next = d2l_l2_r16_child_base_regs_config_regs_0_w [15:0] ;
    if (d2l_l2_r16_child_base_regs_config_regs_0_we) reg_l2_r16_child_base_regs_config_regs_0_msb_field_next = d2l_l2_r16_child_base_regs_config_regs_0_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_base_regs_config_regs_0
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_r16_child_base_regs_config_regs_0_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_base_regs_config_regs_0_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_base_regs_config_regs_0_lsb_field <= #1  reg_l2_r16_child_base_regs_config_regs_0_lsb_field_next;
      rg_l2_r16_child_base_regs_config_regs_0_msb_field <= #1  reg_l2_r16_child_base_regs_config_regs_0_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_5
  always_comb begin
    rg_l2_r16_child_base_regs_state_regs_5_lsb_field =  h2l_l2_r16_child_base_regs_state_regs_5_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_4
  always_comb begin
    rg_l2_r16_child_base_regs_state_regs_4_lsb_field =  h2l_l2_r16_child_base_regs_state_regs_4_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_2
  always_comb begin
    reg_l2_r16_child_base_regs_config_regs_2_lsb_field_next = rg_l2_r16_child_base_regs_config_regs_2_lsb_field;
    l2h_l2_r16_child_base_regs_config_regs_2_lsb_field_r = rg_l2_r16_child_base_regs_config_regs_2_lsb_field;
    reg_l2_r16_child_base_regs_config_regs_2_msb_field_next = rg_l2_r16_child_base_regs_config_regs_2_msb_field;
    l2h_l2_r16_child_base_regs_config_regs_2_msb_field_r = rg_l2_r16_child_base_regs_config_regs_2_msb_field;
    if (d2l_l2_r16_child_base_regs_config_regs_2_we) reg_l2_r16_child_base_regs_config_regs_2_lsb_field_next = d2l_l2_r16_child_base_regs_config_regs_2_w [15:0] ;
    if (d2l_l2_r16_child_base_regs_config_regs_2_we) reg_l2_r16_child_base_regs_config_regs_2_msb_field_next = d2l_l2_r16_child_base_regs_config_regs_2_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_base_regs_config_regs_2
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_r16_child_base_regs_config_regs_2_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_base_regs_config_regs_2_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_base_regs_config_regs_2_lsb_field <= #1  reg_l2_r16_child_base_regs_config_regs_2_lsb_field_next;
      rg_l2_r16_child_base_regs_config_regs_2_msb_field <= #1  reg_l2_r16_child_base_regs_config_regs_2_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_3
  always_comb begin
    rg_l2_r16_child_base_regs_state_regs_3_lsb_field =  h2l_l2_r16_child_base_regs_state_regs_3_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_1
  always_comb begin
    reg_l2_r16_child_base_regs_config_regs_1_lsb_field_next = rg_l2_r16_child_base_regs_config_regs_1_lsb_field;
    l2h_l2_r16_child_base_regs_config_regs_1_lsb_field_r = rg_l2_r16_child_base_regs_config_regs_1_lsb_field;
    reg_l2_r16_child_base_regs_config_regs_1_msb_field_next = rg_l2_r16_child_base_regs_config_regs_1_msb_field;
    l2h_l2_r16_child_base_regs_config_regs_1_msb_field_r = rg_l2_r16_child_base_regs_config_regs_1_msb_field;
    if (d2l_l2_r16_child_base_regs_config_regs_1_we) reg_l2_r16_child_base_regs_config_regs_1_lsb_field_next = d2l_l2_r16_child_base_regs_config_regs_1_w [15:0] ;
    if (d2l_l2_r16_child_base_regs_config_regs_1_we) reg_l2_r16_child_base_regs_config_regs_1_msb_field_next = d2l_l2_r16_child_base_regs_config_regs_1_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_base_regs_config_regs_1
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_r16_child_base_regs_config_regs_1_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_base_regs_config_regs_1_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_base_regs_config_regs_1_lsb_field <= #1  reg_l2_r16_child_base_regs_config_regs_1_lsb_field_next;
      rg_l2_r16_child_base_regs_config_regs_1_msb_field <= #1  reg_l2_r16_child_base_regs_config_regs_1_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_2
  always_comb begin
    rg_l2_r16_child_base_regs_state_regs_2_lsb_field =  h2l_l2_r16_child_base_regs_state_regs_2_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_4
  always_comb begin
    reg_l2_r16_child_base_regs_config_regs_4_lsb_field_next = rg_l2_r16_child_base_regs_config_regs_4_lsb_field;
    l2h_l2_r16_child_base_regs_config_regs_4_lsb_field_r = rg_l2_r16_child_base_regs_config_regs_4_lsb_field;
    reg_l2_r16_child_base_regs_config_regs_4_msb_field_next = rg_l2_r16_child_base_regs_config_regs_4_msb_field;
    l2h_l2_r16_child_base_regs_config_regs_4_msb_field_r = rg_l2_r16_child_base_regs_config_regs_4_msb_field;
    if (d2l_l2_r16_child_base_regs_config_regs_4_we) reg_l2_r16_child_base_regs_config_regs_4_lsb_field_next = d2l_l2_r16_child_base_regs_config_regs_4_w [15:0] ;
    if (d2l_l2_r16_child_base_regs_config_regs_4_we) reg_l2_r16_child_base_regs_config_regs_4_msb_field_next = d2l_l2_r16_child_base_regs_config_regs_4_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_base_regs_config_regs_4
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_r16_child_base_regs_config_regs_4_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_base_regs_config_regs_4_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_base_regs_config_regs_4_lsb_field <= #1  reg_l2_r16_child_base_regs_config_regs_4_lsb_field_next;
      rg_l2_r16_child_base_regs_config_regs_4_msb_field <= #1  reg_l2_r16_child_base_regs_config_regs_4_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_1
  always_comb begin
    rg_l2_r16_child_base_regs_state_regs_1_lsb_field =  h2l_l2_r16_child_base_regs_state_regs_1_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_3
  always_comb begin
    reg_l2_r16_child_base_regs_config_regs_3_lsb_field_next = rg_l2_r16_child_base_regs_config_regs_3_lsb_field;
    l2h_l2_r16_child_base_regs_config_regs_3_lsb_field_r = rg_l2_r16_child_base_regs_config_regs_3_lsb_field;
    reg_l2_r16_child_base_regs_config_regs_3_msb_field_next = rg_l2_r16_child_base_regs_config_regs_3_msb_field;
    l2h_l2_r16_child_base_regs_config_regs_3_msb_field_r = rg_l2_r16_child_base_regs_config_regs_3_msb_field;
    if (d2l_l2_r16_child_base_regs_config_regs_3_we) reg_l2_r16_child_base_regs_config_regs_3_lsb_field_next = d2l_l2_r16_child_base_regs_config_regs_3_w [15:0] ;
    if (d2l_l2_r16_child_base_regs_config_regs_3_we) reg_l2_r16_child_base_regs_config_regs_3_msb_field_next = d2l_l2_r16_child_base_regs_config_regs_3_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_base_regs_config_regs_3
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_r16_child_base_regs_config_regs_3_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_base_regs_config_regs_3_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_base_regs_config_regs_3_lsb_field <= #1  reg_l2_r16_child_base_regs_config_regs_3_lsb_field_next;
      rg_l2_r16_child_base_regs_config_regs_3_msb_field <= #1  reg_l2_r16_child_base_regs_config_regs_3_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_0
  always_comb begin
    rg_l2_r16_child_base_regs_state_regs_0_lsb_field =  h2l_l2_r16_child_base_regs_state_regs_0_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_6
  always_comb begin
    reg_l2_r16_child_base_regs_config_regs_6_lsb_field_next = rg_l2_r16_child_base_regs_config_regs_6_lsb_field;
    l2h_l2_r16_child_base_regs_config_regs_6_lsb_field_r = rg_l2_r16_child_base_regs_config_regs_6_lsb_field;
    reg_l2_r16_child_base_regs_config_regs_6_msb_field_next = rg_l2_r16_child_base_regs_config_regs_6_msb_field;
    l2h_l2_r16_child_base_regs_config_regs_6_msb_field_r = rg_l2_r16_child_base_regs_config_regs_6_msb_field;
    if (d2l_l2_r16_child_base_regs_config_regs_6_we) reg_l2_r16_child_base_regs_config_regs_6_lsb_field_next = d2l_l2_r16_child_base_regs_config_regs_6_w [15:0] ;
    if (d2l_l2_r16_child_base_regs_config_regs_6_we) reg_l2_r16_child_base_regs_config_regs_6_msb_field_next = d2l_l2_r16_child_base_regs_config_regs_6_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_base_regs_config_regs_6
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_r16_child_base_regs_config_regs_6_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_base_regs_config_regs_6_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_base_regs_config_regs_6_lsb_field <= #1  reg_l2_r16_child_base_regs_config_regs_6_lsb_field_next;
      rg_l2_r16_child_base_regs_config_regs_6_msb_field <= #1  reg_l2_r16_child_base_regs_config_regs_6_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_5
  always_comb begin
    reg_l2_r16_child_base_regs_config_regs_5_lsb_field_next = rg_l2_r16_child_base_regs_config_regs_5_lsb_field;
    l2h_l2_r16_child_base_regs_config_regs_5_lsb_field_r = rg_l2_r16_child_base_regs_config_regs_5_lsb_field;
    reg_l2_r16_child_base_regs_config_regs_5_msb_field_next = rg_l2_r16_child_base_regs_config_regs_5_msb_field;
    l2h_l2_r16_child_base_regs_config_regs_5_msb_field_r = rg_l2_r16_child_base_regs_config_regs_5_msb_field;
    if (d2l_l2_r16_child_base_regs_config_regs_5_we) reg_l2_r16_child_base_regs_config_regs_5_lsb_field_next = d2l_l2_r16_child_base_regs_config_regs_5_w [15:0] ;
    if (d2l_l2_r16_child_base_regs_config_regs_5_we) reg_l2_r16_child_base_regs_config_regs_5_msb_field_next = d2l_l2_r16_child_base_regs_config_regs_5_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_base_regs_config_regs_5
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_r16_child_base_regs_config_regs_5_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_base_regs_config_regs_5_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_base_regs_config_regs_5_lsb_field <= #1  reg_l2_r16_child_base_regs_config_regs_5_lsb_field_next;
      rg_l2_r16_child_base_regs_config_regs_5_msb_field <= #1  reg_l2_r16_child_base_regs_config_regs_5_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_5 (pio read data)
  always_comb begin
    l2d_l2_r16_child_base_regs_config_regs_5_r [15:0]  = rg_l2_r16_child_base_regs_config_regs_5_lsb_field;
    l2d_l2_r16_child_base_regs_config_regs_5_r [31:16]  = rg_l2_r16_child_base_regs_config_regs_5_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_2 (pio read data)
  always_comb begin
    l2d_l2_r16_child_base_regs_state_regs_2_r = 32'b0;
    l2d_l2_r16_child_base_regs_state_regs_2_r [15:0]  = rg_l2_r16_child_base_regs_state_regs_2_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_7
  always_comb begin
    reg_l2_r16_child_base_regs_config_regs_7_lsb_field_next = rg_l2_r16_child_base_regs_config_regs_7_lsb_field;
    l2h_l2_r16_child_base_regs_config_regs_7_lsb_field_r = rg_l2_r16_child_base_regs_config_regs_7_lsb_field;
    reg_l2_r16_child_base_regs_config_regs_7_msb_field_next = rg_l2_r16_child_base_regs_config_regs_7_msb_field;
    l2h_l2_r16_child_base_regs_config_regs_7_msb_field_r = rg_l2_r16_child_base_regs_config_regs_7_msb_field;
    if (d2l_l2_r16_child_base_regs_config_regs_7_we) reg_l2_r16_child_base_regs_config_regs_7_lsb_field_next = d2l_l2_r16_child_base_regs_config_regs_7_w [15:0] ;
    if (d2l_l2_r16_child_base_regs_config_regs_7_we) reg_l2_r16_child_base_regs_config_regs_7_msb_field_next = d2l_l2_r16_child_base_regs_config_regs_7_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_base_regs_config_regs_7
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_r16_child_base_regs_config_regs_7_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_base_regs_config_regs_7_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_base_regs_config_regs_7_lsb_field <= #1  reg_l2_r16_child_base_regs_config_regs_7_lsb_field_next;
      rg_l2_r16_child_base_regs_config_regs_7_msb_field <= #1  reg_l2_r16_child_base_regs_config_regs_7_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_2 (pio read data)
  always_comb begin
    l2d_l2_r16_child_base_regs_config_regs_2_r [15:0]  = rg_l2_r16_child_base_regs_config_regs_2_lsb_field;
    l2d_l2_r16_child_base_regs_config_regs_2_r [31:16]  = rg_l2_r16_child_base_regs_config_regs_2_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_1 (pio read data)
  always_comb begin
    l2d_l2_r16_child_base_regs_config_regs_1_r [15:0]  = rg_l2_r16_child_base_regs_config_regs_1_lsb_field;
    l2d_l2_r16_child_base_regs_config_regs_1_r [31:16]  = rg_l2_r16_child_base_regs_config_regs_1_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_6 (pio read data)
  always_comb begin
    l2d_l2_r16_child_base_regs_state_regs_6_r = 32'b0;
    l2d_l2_r16_child_base_regs_state_regs_6_r [15:0]  = rg_l2_r16_child_base_regs_state_regs_6_lsb_field;
  end
  
endmodule

//
//---------- module base_map_l2_r16_child_jrdl_decode
//
module base_map_l2_r16_child_jrdl_decode
(
  clk,
  reset,
  d2r_l2_r16_child_cmd_valid,
  d2r_l2_r16_child_cmd_data,
  l2d_l2_r16_child_base_regs_config_regs_0_r,
  l2d_l2_r16_child_base_regs_config_regs_1_r,
  l2d_l2_r16_child_base_regs_config_regs_2_r,
  l2d_l2_r16_child_base_regs_config_regs_3_r,
  l2d_l2_r16_child_base_regs_config_regs_4_r,
  l2d_l2_r16_child_base_regs_config_regs_5_r,
  l2d_l2_r16_child_base_regs_config_regs_6_r,
  l2d_l2_r16_child_base_regs_config_regs_7_r,
  l2d_l2_r16_child_base_regs_state_regs_0_r,
  l2d_l2_r16_child_base_regs_state_regs_1_r,
  l2d_l2_r16_child_base_regs_state_regs_2_r,
  l2d_l2_r16_child_base_regs_state_regs_3_r,
  l2d_l2_r16_child_base_regs_state_regs_4_r,
  l2d_l2_r16_child_base_regs_state_regs_5_r,
  l2d_l2_r16_child_base_regs_state_regs_6_r,
  l2d_l2_r16_child_base_regs_state_regs_7_r,
  h2d_l2_r16_child_ext_base_regs_r,
  h2d_l2_r16_child_ext_base_regs_ack,
  h2d_l2_r16_child_ext_base_regs_nack,
  s2d_l2_r16_child_l3_child_res_valid,
  s2d_l2_r16_child_l3_child_res_data,

  r2d_l2_r16_child_res_valid,
  r2d_l2_r16_child_res_data,
  d2l_l2_r16_child_base_regs_config_regs_0_w,
  d2l_l2_r16_child_base_regs_config_regs_0_we,
  d2l_l2_r16_child_base_regs_config_regs_0_re,
  d2l_l2_r16_child_base_regs_config_regs_1_w,
  d2l_l2_r16_child_base_regs_config_regs_1_we,
  d2l_l2_r16_child_base_regs_config_regs_1_re,
  d2l_l2_r16_child_base_regs_config_regs_2_w,
  d2l_l2_r16_child_base_regs_config_regs_2_we,
  d2l_l2_r16_child_base_regs_config_regs_2_re,
  d2l_l2_r16_child_base_regs_config_regs_3_w,
  d2l_l2_r16_child_base_regs_config_regs_3_we,
  d2l_l2_r16_child_base_regs_config_regs_3_re,
  d2l_l2_r16_child_base_regs_config_regs_4_w,
  d2l_l2_r16_child_base_regs_config_regs_4_we,
  d2l_l2_r16_child_base_regs_config_regs_4_re,
  d2l_l2_r16_child_base_regs_config_regs_5_w,
  d2l_l2_r16_child_base_regs_config_regs_5_we,
  d2l_l2_r16_child_base_regs_config_regs_5_re,
  d2l_l2_r16_child_base_regs_config_regs_6_w,
  d2l_l2_r16_child_base_regs_config_regs_6_we,
  d2l_l2_r16_child_base_regs_config_regs_6_re,
  d2l_l2_r16_child_base_regs_config_regs_7_w,
  d2l_l2_r16_child_base_regs_config_regs_7_we,
  d2l_l2_r16_child_base_regs_config_regs_7_re,
  d2l_l2_r16_child_base_regs_state_regs_0_w,
  d2l_l2_r16_child_base_regs_state_regs_0_we,
  d2l_l2_r16_child_base_regs_state_regs_0_re,
  d2l_l2_r16_child_base_regs_state_regs_1_w,
  d2l_l2_r16_child_base_regs_state_regs_1_we,
  d2l_l2_r16_child_base_regs_state_regs_1_re,
  d2l_l2_r16_child_base_regs_state_regs_2_w,
  d2l_l2_r16_child_base_regs_state_regs_2_we,
  d2l_l2_r16_child_base_regs_state_regs_2_re,
  d2l_l2_r16_child_base_regs_state_regs_3_w,
  d2l_l2_r16_child_base_regs_state_regs_3_we,
  d2l_l2_r16_child_base_regs_state_regs_3_re,
  d2l_l2_r16_child_base_regs_state_regs_4_w,
  d2l_l2_r16_child_base_regs_state_regs_4_we,
  d2l_l2_r16_child_base_regs_state_regs_4_re,
  d2l_l2_r16_child_base_regs_state_regs_5_w,
  d2l_l2_r16_child_base_regs_state_regs_5_we,
  d2l_l2_r16_child_base_regs_state_regs_5_re,
  d2l_l2_r16_child_base_regs_state_regs_6_w,
  d2l_l2_r16_child_base_regs_state_regs_6_we,
  d2l_l2_r16_child_base_regs_state_regs_6_re,
  d2l_l2_r16_child_base_regs_state_regs_7_w,
  d2l_l2_r16_child_base_regs_state_regs_7_we,
  d2l_l2_r16_child_base_regs_state_regs_7_re,
  d2h_l2_r16_child_ext_base_regs_w,
  d2h_l2_r16_child_ext_base_regs_we,
  d2h_l2_r16_child_ext_base_regs_re,
  d2h_l2_r16_child_ext_base_regs_addr,
  d2s_l2_r16_child_l3_child_cmd_valid,
  d2s_l2_r16_child_l3_child_cmd_data );

  //------- inputs
  input    clk;
  input    reset;
  input    d2r_l2_r16_child_cmd_valid;
  input     [15:0] d2r_l2_r16_child_cmd_data;
  input     [31:0] l2d_l2_r16_child_base_regs_config_regs_0_r;
  input     [31:0] l2d_l2_r16_child_base_regs_config_regs_1_r;
  input     [31:0] l2d_l2_r16_child_base_regs_config_regs_2_r;
  input     [31:0] l2d_l2_r16_child_base_regs_config_regs_3_r;
  input     [31:0] l2d_l2_r16_child_base_regs_config_regs_4_r;
  input     [31:0] l2d_l2_r16_child_base_regs_config_regs_5_r;
  input     [31:0] l2d_l2_r16_child_base_regs_config_regs_6_r;
  input     [31:0] l2d_l2_r16_child_base_regs_config_regs_7_r;
  input     [31:0] l2d_l2_r16_child_base_regs_state_regs_0_r;
  input     [31:0] l2d_l2_r16_child_base_regs_state_regs_1_r;
  input     [31:0] l2d_l2_r16_child_base_regs_state_regs_2_r;
  input     [31:0] l2d_l2_r16_child_base_regs_state_regs_3_r;
  input     [31:0] l2d_l2_r16_child_base_regs_state_regs_4_r;
  input     [31:0] l2d_l2_r16_child_base_regs_state_regs_5_r;
  input     [31:0] l2d_l2_r16_child_base_regs_state_regs_6_r;
  input     [31:0] l2d_l2_r16_child_base_regs_state_regs_7_r;
  input     [31:0] h2d_l2_r16_child_ext_base_regs_r;
  input    h2d_l2_r16_child_ext_base_regs_ack;
  input    h2d_l2_r16_child_ext_base_regs_nack;
  input    s2d_l2_r16_child_l3_child_res_valid;
  input     [7:0] s2d_l2_r16_child_l3_child_res_data;

  //------- outputs
  output    r2d_l2_r16_child_res_valid;
  output     [15:0] r2d_l2_r16_child_res_data;
  output     [31:0] d2l_l2_r16_child_base_regs_config_regs_0_w;
  output    d2l_l2_r16_child_base_regs_config_regs_0_we;
  output    d2l_l2_r16_child_base_regs_config_regs_0_re;
  output     [31:0] d2l_l2_r16_child_base_regs_config_regs_1_w;
  output    d2l_l2_r16_child_base_regs_config_regs_1_we;
  output    d2l_l2_r16_child_base_regs_config_regs_1_re;
  output     [31:0] d2l_l2_r16_child_base_regs_config_regs_2_w;
  output    d2l_l2_r16_child_base_regs_config_regs_2_we;
  output    d2l_l2_r16_child_base_regs_config_regs_2_re;
  output     [31:0] d2l_l2_r16_child_base_regs_config_regs_3_w;
  output    d2l_l2_r16_child_base_regs_config_regs_3_we;
  output    d2l_l2_r16_child_base_regs_config_regs_3_re;
  output     [31:0] d2l_l2_r16_child_base_regs_config_regs_4_w;
  output    d2l_l2_r16_child_base_regs_config_regs_4_we;
  output    d2l_l2_r16_child_base_regs_config_regs_4_re;
  output     [31:0] d2l_l2_r16_child_base_regs_config_regs_5_w;
  output    d2l_l2_r16_child_base_regs_config_regs_5_we;
  output    d2l_l2_r16_child_base_regs_config_regs_5_re;
  output     [31:0] d2l_l2_r16_child_base_regs_config_regs_6_w;
  output    d2l_l2_r16_child_base_regs_config_regs_6_we;
  output    d2l_l2_r16_child_base_regs_config_regs_6_re;
  output     [31:0] d2l_l2_r16_child_base_regs_config_regs_7_w;
  output    d2l_l2_r16_child_base_regs_config_regs_7_we;
  output    d2l_l2_r16_child_base_regs_config_regs_7_re;
  output     [31:0] d2l_l2_r16_child_base_regs_state_regs_0_w;
  output    d2l_l2_r16_child_base_regs_state_regs_0_we;
  output    d2l_l2_r16_child_base_regs_state_regs_0_re;
  output     [31:0] d2l_l2_r16_child_base_regs_state_regs_1_w;
  output    d2l_l2_r16_child_base_regs_state_regs_1_we;
  output    d2l_l2_r16_child_base_regs_state_regs_1_re;
  output     [31:0] d2l_l2_r16_child_base_regs_state_regs_2_w;
  output    d2l_l2_r16_child_base_regs_state_regs_2_we;
  output    d2l_l2_r16_child_base_regs_state_regs_2_re;
  output     [31:0] d2l_l2_r16_child_base_regs_state_regs_3_w;
  output    d2l_l2_r16_child_base_regs_state_regs_3_we;
  output    d2l_l2_r16_child_base_regs_state_regs_3_re;
  output     [31:0] d2l_l2_r16_child_base_regs_state_regs_4_w;
  output    d2l_l2_r16_child_base_regs_state_regs_4_we;
  output    d2l_l2_r16_child_base_regs_state_regs_4_re;
  output     [31:0] d2l_l2_r16_child_base_regs_state_regs_5_w;
  output    d2l_l2_r16_child_base_regs_state_regs_5_we;
  output    d2l_l2_r16_child_base_regs_state_regs_5_re;
  output     [31:0] d2l_l2_r16_child_base_regs_state_regs_6_w;
  output    d2l_l2_r16_child_base_regs_state_regs_6_we;
  output    d2l_l2_r16_child_base_regs_state_regs_6_re;
  output     [31:0] d2l_l2_r16_child_base_regs_state_regs_7_w;
  output    d2l_l2_r16_child_base_regs_state_regs_7_we;
  output    d2l_l2_r16_child_base_regs_state_regs_7_re;
  output     [31:0] d2h_l2_r16_child_ext_base_regs_w;
  output    d2h_l2_r16_child_ext_base_regs_we;
  output    d2h_l2_r16_child_ext_base_regs_re;
  output     [8:2] d2h_l2_r16_child_ext_base_regs_addr;
  output    d2s_l2_r16_child_l3_child_cmd_valid;
  output     [7:0] d2s_l2_r16_child_l3_child_cmd_data;


  //------- wire defines
  logic   [31:0] h2d_l2_r16_child_ext_base_regs_r_ex;
  logic  h2d_l2_r16_child_ext_base_regs_ack_ex;
  logic  h2d_l2_r16_child_ext_base_regs_nack_ex;
  logic   [31:0] h2d_l2_r16_child_l3_child_r_ex;
  logic  d2s_l2_r16_child_l3_child_cmd_valid;
  logic   [7:0] d2s_l2_r16_child_l3_child_cmd_data;
  logic  s8_l2_r16_child_l3_child_resValid_dly0;
  logic   [7:0] s8_l2_r16_child_l3_child_resData_dly0;
  logic   [39:0] block_base_address;
  logic  r2d_l2_r16_child_res_valid;
  logic   [15:0] r2d_l2_r16_child_res_data;
  logic  r16_cmdValid_dly0;
  logic   [15:0] r16_cmdData_dly0;
  logic   [13:2] pio_dec_address;
  logic   [31:0] pio_dec_write_data;
  logic  pio_dec_read;
  logic  pio_dec_write;
  
  //------- reg defines
  logic   [31:0] d2l_l2_r16_child_base_regs_config_regs_0_w;
  logic  d2l_l2_r16_child_base_regs_config_regs_0_we;
  logic  d2l_l2_r16_child_base_regs_config_regs_0_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_config_regs_1_w;
  logic  d2l_l2_r16_child_base_regs_config_regs_1_we;
  logic  d2l_l2_r16_child_base_regs_config_regs_1_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_config_regs_2_w;
  logic  d2l_l2_r16_child_base_regs_config_regs_2_we;
  logic  d2l_l2_r16_child_base_regs_config_regs_2_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_config_regs_3_w;
  logic  d2l_l2_r16_child_base_regs_config_regs_3_we;
  logic  d2l_l2_r16_child_base_regs_config_regs_3_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_config_regs_4_w;
  logic  d2l_l2_r16_child_base_regs_config_regs_4_we;
  logic  d2l_l2_r16_child_base_regs_config_regs_4_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_config_regs_5_w;
  logic  d2l_l2_r16_child_base_regs_config_regs_5_we;
  logic  d2l_l2_r16_child_base_regs_config_regs_5_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_config_regs_6_w;
  logic  d2l_l2_r16_child_base_regs_config_regs_6_we;
  logic  d2l_l2_r16_child_base_regs_config_regs_6_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_config_regs_7_w;
  logic  d2l_l2_r16_child_base_regs_config_regs_7_we;
  logic  d2l_l2_r16_child_base_regs_config_regs_7_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_state_regs_0_w;
  logic  d2l_l2_r16_child_base_regs_state_regs_0_we;
  logic  d2l_l2_r16_child_base_regs_state_regs_0_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_state_regs_1_w;
  logic  d2l_l2_r16_child_base_regs_state_regs_1_we;
  logic  d2l_l2_r16_child_base_regs_state_regs_1_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_state_regs_2_w;
  logic  d2l_l2_r16_child_base_regs_state_regs_2_we;
  logic  d2l_l2_r16_child_base_regs_state_regs_2_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_state_regs_3_w;
  logic  d2l_l2_r16_child_base_regs_state_regs_3_we;
  logic  d2l_l2_r16_child_base_regs_state_regs_3_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_state_regs_4_w;
  logic  d2l_l2_r16_child_base_regs_state_regs_4_we;
  logic  d2l_l2_r16_child_base_regs_state_regs_4_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_state_regs_5_w;
  logic  d2l_l2_r16_child_base_regs_state_regs_5_we;
  logic  d2l_l2_r16_child_base_regs_state_regs_5_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_state_regs_6_w;
  logic  d2l_l2_r16_child_base_regs_state_regs_6_we;
  logic  d2l_l2_r16_child_base_regs_state_regs_6_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_state_regs_7_w;
  logic  d2l_l2_r16_child_base_regs_state_regs_7_we;
  logic  d2l_l2_r16_child_base_regs_state_regs_7_re;
  logic   [31:0] d2h_l2_r16_child_ext_base_regs_w_ex;
  logic  d2h_l2_r16_child_ext_base_regs_we_ex;
  logic  d2h_l2_r16_child_ext_base_regs_re_ex;
  logic   [31:0] d2h_l2_r16_child_ext_base_regs_w_next;
  logic  d2h_l2_r16_child_ext_base_regs_we_next;
  logic  d2h_l2_r16_child_ext_base_regs_re_next;
  logic   [8:2] d2h_l2_r16_child_ext_base_regs_addr_ex;
  logic   [8:2] d2h_l2_r16_child_ext_base_regs_addr_next;
  logic   [31:0] d2h_l2_r16_child_l3_child_w_ex;
  logic  d2h_l2_r16_child_l3_child_we_ex;
  logic  d2h_l2_r16_child_l3_child_re_ex;
  logic   [31:0] d2h_l2_r16_child_l3_child_w_next;
  logic  d2h_l2_r16_child_l3_child_we_next;
  logic  d2h_l2_r16_child_l3_child_re_next;
  logic   [11:2] d2h_l2_r16_child_l3_child_addr_ex;
  logic   [11:2] d2h_l2_r16_child_l3_child_addr_next;
  logic  h2d_l2_r16_child_l3_child_ack_ex;
  logic  h2d_l2_r16_child_l3_child_nack_ex;
  logic   [2:0] s8_l2_r16_child_l3_child_state;
  logic   [2:0] s8_l2_r16_child_l3_child_state_next;
  logic  s8_l2_r16_child_l3_child_cmdValid_dly0;
  logic   [7:0] s8_l2_r16_child_l3_child_cmdData_dly0;
  logic  s8_l2_r16_child_l3_child_cmdValid_dly1;
  logic   [7:0] s8_l2_r16_child_l3_child_cmdData_dly1;
  logic  s8_l2_r16_child_l3_child_resValid_dly1;
  logic   [7:0] s8_l2_r16_child_l3_child_resData_dly1;
  logic   [31:0] s8_l2_r16_child_l3_child_rdata_accum;
  logic   [31:0] s8_l2_r16_child_l3_child_rdata_accum_next;
  logic  h2d_l2_r16_child_l3_child_nack_early;
  logic  h2d_l2_r16_child_l3_child_nack_early_next;
  logic  s8_l2_r16_child_l3_child_addr_cnt;
  logic  s8_l2_r16_child_l3_child_addr_cnt_next;
  logic   [1:0] s8_l2_r16_child_l3_child_data_cnt;
  logic   [1:0] s8_l2_r16_child_l3_child_data_cnt_next;
  logic   [3:0] r16_state;
  logic   [3:0] r16_state_next;
  logic  r16_out_fifo_advance;
  logic   [15:0] r16_out_fifo_data_dly0;
  logic   [15:0] r16_out_fifo_data_dly1;
  logic   [15:0] r16_out_fifo_data_dly2;
  logic   [15:0] r16_out_fifo_data_dly3;
  logic   [15:0] r16_out_fifo_data_dly4;
  logic  r16_cmdValid_dly1;
  logic   [15:0] r16_cmdData_dly1;
  logic  r16_resValid_dly0;
  logic   [15:0] r16_resData_dly0;
  logic  r16_resValid_dly1;
  logic   [15:0] r16_resData_dly1;
  logic   [13:2] r16_addr_accum;
  logic   [13:2] r16_addr_accum_next;
  logic   [31:0] r16_wdata_accum;
  logic   [31:0] r16_wdata_accum_next;
  logic  r16_wr_state_capture;
  logic  r16_wr_state_capture_next;
  logic   [31:0] r16_rdata_capture;
  logic   [31:0] r16_rdata_capture_next;
  logic   [1:0] r16_addr_cnt;
  logic   [1:0] r16_addr_cnt_next;
  logic   [1:0] r16_addr_cnt_capture;
  logic   [1:0] r16_addr_cnt_capture_next;
  logic  r16_not_mine;
  logic  r16_not_mine_next;
  logic  r16_data_cnt;
  logic  r16_data_cnt_next;
  logic  r16_pio_dec_read;
  logic  r16_pio_dec_write;
  logic  pio_write_active;
  logic  pio_read_active;
  logic   [13:2] pio_dec_address_d1;
  logic   [31:0] pio_dec_write_data_d1;
  logic   [31:0] dec_pio_read_data;
  logic   [31:0] dec_pio_read_data_d1;
  logic  dec_pio_ack;
  logic  dec_pio_nack;
  logic  dec_pio_ack_next;
  logic  dec_pio_nack_next;
  logic  pio_internal_ack;
  logic  pio_internal_nack;
  logic  pio_external_ack;
  logic  pio_external_nack;
  logic  pio_external_ack_next;
  logic  pio_external_nack_next;
  logic  pio_no_acks;
  logic  pio_activate_write;
  logic  pio_activate_read;
  logic   [31:0] dec_pio_read_data_next;
  logic  external_transaction_active;
  
  
  //------- assigns
  assign  d2h_l2_r16_child_ext_base_regs_we = d2h_l2_r16_child_ext_base_regs_we_ex;
  assign  d2h_l2_r16_child_ext_base_regs_w = d2h_l2_r16_child_ext_base_regs_w_ex;
  assign  d2h_l2_r16_child_ext_base_regs_re = d2h_l2_r16_child_ext_base_regs_re_ex;
  assign  h2d_l2_r16_child_ext_base_regs_r_ex = h2d_l2_r16_child_ext_base_regs_r;
  assign  h2d_l2_r16_child_ext_base_regs_ack_ex = h2d_l2_r16_child_ext_base_regs_ack;
  assign  h2d_l2_r16_child_ext_base_regs_nack_ex = h2d_l2_r16_child_ext_base_regs_nack;
  assign  d2h_l2_r16_child_ext_base_regs_addr = d2h_l2_r16_child_ext_base_regs_addr_ex;
  assign  d2s_l2_r16_child_l3_child_cmd_valid = s8_l2_r16_child_l3_child_cmdValid_dly1;
  assign  d2s_l2_r16_child_l3_child_cmd_data = s8_l2_r16_child_l3_child_cmdData_dly1;
  assign  s8_l2_r16_child_l3_child_resValid_dly0 = s2d_l2_r16_child_l3_child_res_valid;
  assign  s8_l2_r16_child_l3_child_resData_dly0 = s2d_l2_r16_child_l3_child_res_data;
  assign  h2d_l2_r16_child_l3_child_r_ex = s8_l2_r16_child_l3_child_rdata_accum;
  assign  block_base_address = 40'h20000;
  assign  r16_cmdValid_dly0 = d2r_l2_r16_child_cmd_valid;
  assign  r16_cmdData_dly0 = d2r_l2_r16_child_cmd_data;
  assign  r2d_l2_r16_child_res_valid = r16_resValid_dly1;
  assign  r2d_l2_r16_child_res_data = r16_resData_dly1;
  assign  pio_dec_address = r16_addr_accum;
  assign  pio_dec_write_data = r16_wdata_accum;
  assign  pio_dec_read = r16_pio_dec_read;
  assign  pio_dec_write = r16_pio_dec_write;
  
  //------- combinatorial assigns for pio read data
  always_comb begin
    dec_pio_read_data = dec_pio_read_data_d1;
  end
  
  //------- reg assigns for pio read data
  always_ff @ (posedge clk) begin
    if (reset) begin
      dec_pio_read_data_d1 <= #1  32'b0;
    end
    else begin
      dec_pio_read_data_d1 <= #1 dec_pio_read_data_next;
    end
  end
  
  //------- reg assigns for pio i/f
  always_ff @ (posedge clk) begin
    if (reset) begin
      pio_write_active <= #1  1'b0;
      pio_read_active <= #1  1'b0;
      pio_dec_address_d1 <= #1  12'b0;
      pio_dec_write_data_d1 <= #1  32'b0;
    end
    else begin
      pio_write_active <= #1  pio_write_active ? pio_no_acks : pio_activate_write;
      pio_read_active <= #1  pio_read_active ? pio_no_acks : pio_activate_read;
      pio_dec_address_d1 <= #1   pio_dec_address;
      pio_dec_write_data_d1 <= #1  pio_dec_write_data;
    end
  end
  
  //------- reg assigns for external i/f
  always_ff @ (posedge clk) begin
    if (reset) begin
      d2h_l2_r16_child_ext_base_regs_we_ex <= #1  1'b0;
      d2h_l2_r16_child_ext_base_regs_re_ex <= #1  1'b0;
      d2h_l2_r16_child_l3_child_we_ex <= #1  1'b0;
      d2h_l2_r16_child_l3_child_re_ex <= #1  1'b0;
    end
    else begin
      d2h_l2_r16_child_ext_base_regs_we_ex <= #1  d2h_l2_r16_child_ext_base_regs_we_next & ~h2d_l2_r16_child_ext_base_regs_ack_ex & ~h2d_l2_r16_child_ext_base_regs_nack_ex;
      d2h_l2_r16_child_ext_base_regs_re_ex <= #1  d2h_l2_r16_child_ext_base_regs_re_next & ~h2d_l2_r16_child_ext_base_regs_ack_ex & ~h2d_l2_r16_child_ext_base_regs_nack_ex;
      d2h_l2_r16_child_l3_child_we_ex <= #1  d2h_l2_r16_child_l3_child_we_next & ~h2d_l2_r16_child_l3_child_ack_ex & ~h2d_l2_r16_child_l3_child_nack_ex;
      d2h_l2_r16_child_l3_child_re_ex <= #1  d2h_l2_r16_child_l3_child_re_next & ~h2d_l2_r16_child_l3_child_ack_ex & ~h2d_l2_r16_child_l3_child_nack_ex;
    end
    d2h_l2_r16_child_ext_base_regs_w_ex <= #1  d2h_l2_r16_child_ext_base_regs_w_next;
    d2h_l2_r16_child_ext_base_regs_addr_ex <= #1  d2h_l2_r16_child_ext_base_regs_addr_next;
    d2h_l2_r16_child_l3_child_w_ex <= #1  d2h_l2_r16_child_l3_child_w_next;
    d2h_l2_r16_child_l3_child_addr_ex <= #1  d2h_l2_r16_child_l3_child_addr_next;
  end
  
  //------- combinatorial assigns for ring16 i/f
  always_comb begin
    r16_state_next = r16_state;
    r16_resValid_dly0 =  1'b0;
    r16_resData_dly0 =  16'b0;
    r16_pio_dec_write =  1'b0;
    r16_pio_dec_read =  1'b0;
    r16_wr_state_capture_next = r16_wr_state_capture;
    r16_addr_cnt_capture_next = r16_addr_cnt_capture;
    r16_addr_accum_next = r16_addr_accum;
    r16_not_mine_next =  1'b0;
    r16_wdata_accum_next = r16_wdata_accum;
    r16_rdata_capture_next = r16_rdata_capture;
    r16_addr_cnt_next = 2'b0;
    r16_data_cnt_next = 1'b0;
    r16_out_fifo_advance =  1'b0;
    r16_out_fifo_data_dly0 = r16_cmdData_dly1;
    case (r16_state)
      4'h0: begin // IDLE
          r16_wr_state_capture_next = 1'b0;
          r16_addr_accum_next = 12'b0;
          r16_wdata_accum_next = 32'b0;
          if (r16_cmdValid_dly1) begin
            r16_out_fifo_advance =  1'b1;
            r16_wr_state_capture_next = r16_cmdData_dly1[7];
            r16_addr_cnt_capture_next = r16_cmdData_dly1 [5:4] ;
            if (r16_cmdData_dly1[15] | r16_cmdData_dly1[14]) begin
              if (~r16_wr_state_capture_next) r16_state_next = 4'h7;
              else r16_state_next = 4'h8;
            end
            else if (r16_addr_cnt_capture_next > 2'd0) r16_state_next = 4'h1;
            else if (r16_wr_state_capture_next) r16_state_next = 4'h2;
            else r16_state_next = 4'h3;
          end
        end
      4'h1: begin // CMD_ADDR
          r16_addr_cnt_next = r16_addr_cnt;
          r16_not_mine_next = r16_not_mine;
          if (r16_cmdValid_dly1) begin
            r16_out_fifo_advance =  1'b1;
            r16_addr_cnt_next = r16_addr_cnt + 2'b1;
            if (r16_addr_cnt == 2'd0) begin
              r16_not_mine_next = r16_not_mine | (r16_cmdData_dly1 [15:12]  != block_base_address [17:14] );
              r16_addr_accum_next [13:2]  = r16_cmdData_dly1 [11:0] ;
            end
            else if (r16_addr_cnt == 2'd1) begin
              r16_not_mine_next = r16_not_mine | (r16_cmdData_dly1 [15:0]  != block_base_address [33:18] );
            end
            else if (r16_addr_cnt == 2'd2) begin
              r16_not_mine_next = r16_not_mine | (r16_cmdData_dly1 [5:0]  != block_base_address [39:34] );
            end
            if (r16_addr_cnt_next == r16_addr_cnt_capture) begin
              if (r16_not_mine_next) begin
                r16_addr_cnt_next = 2'b0;
                if (r16_wr_state_capture_next) r16_state_next = 4'h5;
                else r16_state_next = 4'h6;
              end
              else if (r16_wr_state_capture) r16_state_next = 4'h2;
              else r16_state_next = 4'h3;
            end
          end
        end
      4'h2: begin // CMD_DATA
          r16_data_cnt_next = r16_data_cnt;
          if (r16_cmdValid_dly1) begin
            r16_data_cnt_next = r16_data_cnt + 1'b1;
            if (r16_data_cnt == 1'd0)
              r16_wdata_accum_next [15:0]  = r16_cmdData_dly1;
            else if (r16_data_cnt == 1'd1)
              r16_wdata_accum_next [31:16]  = r16_cmdData_dly1;
            if (r16_data_cnt == 1'b1)
              r16_state_next = 4'h3;
          end
        end
      4'h3: begin  // RES_WAIT
          r16_pio_dec_write = r16_wr_state_capture;
          r16_pio_dec_read = ~r16_wr_state_capture;
          if (dec_pio_ack | dec_pio_nack) begin
            r16_resValid_dly0 =  1'b1;
            r16_rdata_capture_next = dec_pio_read_data;
            r16_resData_dly0[15] = dec_pio_nack;
            r16_resData_dly0[14] = ~dec_pio_nack;
            r16_resData_dly0[7] = r16_wr_state_capture;
            if (~r16_wr_state_capture) r16_state_next = 4'h4;
            else r16_state_next = 4'h0;
          end
        end
      4'h4: begin  // RES_READ
          r16_resValid_dly0 =  1'b1;
          r16_data_cnt_next = r16_data_cnt + 1'b1;
          if (r16_data_cnt == 1'd0)
            r16_resData_dly0 = r16_rdata_capture [15:0] ;
          else if (r16_data_cnt == 1'd1)
            r16_resData_dly0 = r16_rdata_capture [31:16] ;
          if (r16_data_cnt == 1'b1) r16_state_next = 4'h0;
        end
      4'h5: begin // CMD_BYPASS
          r16_data_cnt_next = r16_data_cnt;
          if (r16_cmdValid_dly1) begin
            r16_data_cnt_next = r16_data_cnt + 1'b1;
            r16_out_fifo_advance =  1'b1;
            r16_resValid_dly0 =  1'b1;
            if (r16_data_cnt == 1'b1)
              r16_state_next = 4'h6;
          end
          if (r16_addr_cnt_capture == 2'd0)
            r16_resData_dly0 = r16_out_fifo_data_dly1;
          else if (r16_addr_cnt_capture == 2'd1)
            r16_resData_dly0 = r16_out_fifo_data_dly2;
          else if (r16_addr_cnt_capture == 2'd2)
            r16_resData_dly0 = r16_out_fifo_data_dly3;
        end
      4'h6: begin  // CMD_FLUSH
          r16_out_fifo_advance =  1'b1;
          r16_addr_cnt_next = r16_addr_cnt + 2'b1;
          if (r16_addr_cnt == r16_addr_cnt_capture) r16_state_next = 4'h0;
          r16_resValid_dly0 =  1'b1;
          if (r16_addr_cnt_capture == 2'd0)
            r16_resData_dly0 = r16_out_fifo_data_dly1;
          else if (r16_addr_cnt_capture == 2'd1)
            r16_resData_dly0 = r16_out_fifo_data_dly2;
          else if (r16_addr_cnt_capture == 2'd2)
            r16_resData_dly0 = r16_out_fifo_data_dly3;
        end
      4'h7: begin // RESPONSE_BYPASS
          r16_data_cnt_next = r16_data_cnt;
          if (r16_cmdValid_dly1) begin
            r16_data_cnt_next = r16_data_cnt + 1'b1;
            r16_out_fifo_advance =  1'b1;
            r16_resValid_dly0 =  1'b1;
            if (r16_data_cnt == 1'b1)
              r16_state_next = 4'h8;
          end
          r16_resData_dly0 = r16_out_fifo_data_dly1;
        end
      4'h8: begin  // RESPONSE_FLUSH
          r16_out_fifo_advance =  1'b1;
          r16_state_next = 4'h0;
          r16_resValid_dly0 =  1'b1;
          r16_resData_dly0 = r16_out_fifo_data_dly1;
        end
      default:
        r16_state_next = 4'h0;
    endcase
  end
  
  //------- reg assigns for ring16 i/f
  always_ff @ (posedge clk) begin
    if (reset) begin
      r16_state <= #1  4'b0;
      r16_out_fifo_data_dly1 <= #1  16'b0;
      r16_out_fifo_data_dly2 <= #1  16'b0;
      r16_out_fifo_data_dly3 <= #1  16'b0;
      r16_out_fifo_data_dly4 <= #1  16'b0;
      r16_cmdValid_dly1 <= #1  1'b0;
      r16_cmdData_dly1 <= #1  16'b0;
      r16_resValid_dly1 <= #1  1'b0;
      r16_resData_dly1 <= #1  16'b0;
      r16_addr_cnt <= #1  2'b0;
      r16_not_mine <= #1  1'b0;
      r16_data_cnt <= #1  1'b0;
    end
    else begin
      r16_state <= #1  r16_state_next;
      if (r16_out_fifo_advance) r16_out_fifo_data_dly1 <= #1  r16_out_fifo_data_dly0;
      if (r16_out_fifo_advance) r16_out_fifo_data_dly2 <= #1  r16_out_fifo_data_dly1;
      if (r16_out_fifo_advance) r16_out_fifo_data_dly3 <= #1  r16_out_fifo_data_dly2;
      if (r16_out_fifo_advance) r16_out_fifo_data_dly4 <= #1  r16_out_fifo_data_dly3;
      r16_cmdValid_dly1 <= #1  r16_cmdValid_dly0;
      r16_cmdData_dly1 <= #1  r16_cmdData_dly0;
      r16_resValid_dly1 <= #1  r16_resValid_dly0;
      r16_resData_dly1 <= #1  r16_resData_dly0;
      r16_addr_accum <= #1  r16_addr_accum_next;
      r16_wdata_accum <= #1  r16_wdata_accum_next;
      r16_wr_state_capture <= #1  r16_wr_state_capture_next;
      r16_rdata_capture <= #1  r16_rdata_capture_next;
      r16_addr_cnt <= #1  r16_addr_cnt_next;
      r16_addr_cnt_capture <= #1  r16_addr_cnt_capture_next;
      r16_not_mine <= #1  r16_not_mine_next;
      r16_data_cnt <= #1  r16_data_cnt_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child serial8 i/f
  always_comb begin
    s8_l2_r16_child_l3_child_state_next = s8_l2_r16_child_l3_child_state;
    s8_l2_r16_child_l3_child_cmdValid_dly0 =  1'b0;
    s8_l2_r16_child_l3_child_cmdData_dly0 =  8'b0;
    h2d_l2_r16_child_l3_child_ack_ex =  1'b0;
    h2d_l2_r16_child_l3_child_nack_ex =  1'b0;
    h2d_l2_r16_child_l3_child_nack_early_next = h2d_l2_r16_child_l3_child_nack_early;
    s8_l2_r16_child_l3_child_rdata_accum_next = s8_l2_r16_child_l3_child_rdata_accum;
    s8_l2_r16_child_l3_child_addr_cnt_next = 1'b0;
    s8_l2_r16_child_l3_child_data_cnt_next = 2'b0;
    case (s8_l2_r16_child_l3_child_state)
      3'h0: begin // IDLE
          h2d_l2_r16_child_l3_child_nack_early_next = 1'b0;
          s8_l2_r16_child_l3_child_rdata_accum_next = 32'b0;
          if (d2h_l2_r16_child_l3_child_re_ex | d2h_l2_r16_child_l3_child_we_ex) begin
            s8_l2_r16_child_l3_child_cmdValid_dly0 =  1'b1;
            s8_l2_r16_child_l3_child_cmdData_dly0[7] = d2h_l2_r16_child_l3_child_we_ex;
            s8_l2_r16_child_l3_child_cmdData_dly0[6:4] = 3'd2;
            s8_l2_r16_child_l3_child_state_next = 3'h1;
          end
        end
      3'h1: begin // CMD_ADDR
          s8_l2_r16_child_l3_child_cmdValid_dly0 =  1'b1;
          s8_l2_r16_child_l3_child_addr_cnt_next = s8_l2_r16_child_l3_child_addr_cnt + 1'b1;
          if (s8_l2_r16_child_l3_child_addr_cnt == 1'd0)
            s8_l2_r16_child_l3_child_cmdData_dly0 = d2h_l2_r16_child_l3_child_addr_ex [9:2] ;
          else if (s8_l2_r16_child_l3_child_addr_cnt == 1'd1)
            s8_l2_r16_child_l3_child_cmdData_dly0 = d2h_l2_r16_child_l3_child_addr_ex [11:10] ;
          if (s8_l2_r16_child_l3_child_addr_cnt == 1'd1) begin
            if (d2h_l2_r16_child_l3_child_we_ex) s8_l2_r16_child_l3_child_state_next = 3'h2;
            else s8_l2_r16_child_l3_child_state_next = 3'h3;
          end
        end
      3'h2: begin // CMD_DATA
          s8_l2_r16_child_l3_child_cmdValid_dly0 =  1'b1;
          s8_l2_r16_child_l3_child_data_cnt_next = s8_l2_r16_child_l3_child_data_cnt + 2'b1;
          if (s8_l2_r16_child_l3_child_data_cnt == 2'd0)
            s8_l2_r16_child_l3_child_cmdData_dly0 = d2h_l2_r16_child_l3_child_w_ex [7:0] ;
          else if (s8_l2_r16_child_l3_child_data_cnt == 2'd1)
            s8_l2_r16_child_l3_child_cmdData_dly0 = d2h_l2_r16_child_l3_child_w_ex [15:8] ;
          else if (s8_l2_r16_child_l3_child_data_cnt == 2'd2)
            s8_l2_r16_child_l3_child_cmdData_dly0 = d2h_l2_r16_child_l3_child_w_ex [23:16] ;
          else if (s8_l2_r16_child_l3_child_data_cnt == 2'd3)
            s8_l2_r16_child_l3_child_cmdData_dly0 = d2h_l2_r16_child_l3_child_w_ex [31:24] ;
          if (s8_l2_r16_child_l3_child_data_cnt == 2'b11)
            s8_l2_r16_child_l3_child_state_next = 3'h3;
        end
      3'h3: begin  // RES_WAIT
          if (s8_l2_r16_child_l3_child_resValid_dly1) begin
            h2d_l2_r16_child_l3_child_nack_early_next = s8_l2_r16_child_l3_child_resData_dly1[7];
            if (d2h_l2_r16_child_l3_child_re_ex) s8_l2_r16_child_l3_child_state_next = 3'h4;
            else if (h2d_l2_r16_child_l3_child_nack_early_next) s8_l2_r16_child_l3_child_state_next = 3'h6;
            else s8_l2_r16_child_l3_child_state_next = 3'h5;
          end
        end
      3'h4: begin  // RES_READ
          s8_l2_r16_child_l3_child_data_cnt_next = s8_l2_r16_child_l3_child_data_cnt;
          if (s8_l2_r16_child_l3_child_resValid_dly1) begin
            s8_l2_r16_child_l3_child_data_cnt_next = s8_l2_r16_child_l3_child_data_cnt + 2'b1;
            if (s8_l2_r16_child_l3_child_data_cnt == 2'd0)
              s8_l2_r16_child_l3_child_rdata_accum_next [7:0]  = s8_l2_r16_child_l3_child_resData_dly1;
            else if (s8_l2_r16_child_l3_child_data_cnt == 2'd1)
              s8_l2_r16_child_l3_child_rdata_accum_next [15:8]  = s8_l2_r16_child_l3_child_resData_dly1;
            else if (s8_l2_r16_child_l3_child_data_cnt == 2'd2)
              s8_l2_r16_child_l3_child_rdata_accum_next [23:16]  = s8_l2_r16_child_l3_child_resData_dly1;
            else if (s8_l2_r16_child_l3_child_data_cnt == 2'd3)
              s8_l2_r16_child_l3_child_rdata_accum_next [31:24]  = s8_l2_r16_child_l3_child_resData_dly1;
          end
          else if (h2d_l2_r16_child_l3_child_nack_early) s8_l2_r16_child_l3_child_state_next = 3'h6;
          if (s8_l2_r16_child_l3_child_data_cnt == 2'b11) s8_l2_r16_child_l3_child_state_next = 3'h5;
        end
      3'h5: begin // RES_DONE_ACK
          h2d_l2_r16_child_l3_child_ack_ex = 1'b1;
          s8_l2_r16_child_l3_child_state_next = 3'h0;
        end
      3'h6: begin // RES_DONE_NACK
          h2d_l2_r16_child_l3_child_nack_ex = 1'b1;
          s8_l2_r16_child_l3_child_state_next = 3'h0;
        end
      default:
        s8_l2_r16_child_l3_child_state_next = 3'h0;
    endcase
  end
  
  //------- reg assigns for l2_r16_child_l3_child serial8 i/f
  always_ff @ (posedge clk) begin
    if (reset) begin
      s8_l2_r16_child_l3_child_state <= #1  3'b0;
      s8_l2_r16_child_l3_child_cmdValid_dly1 <= #1  1'b0;
      s8_l2_r16_child_l3_child_cmdData_dly1 <= #1  8'b0;
      s8_l2_r16_child_l3_child_resValid_dly1 <= #1  1'b0;
      s8_l2_r16_child_l3_child_resData_dly1 <= #1  8'b0;
      h2d_l2_r16_child_l3_child_nack_early <= #1  1'b0;
      s8_l2_r16_child_l3_child_addr_cnt <= #1  1'b0;
      s8_l2_r16_child_l3_child_data_cnt <= #1  2'b0;
    end
    else begin
      s8_l2_r16_child_l3_child_state <= #1  s8_l2_r16_child_l3_child_state_next;
      s8_l2_r16_child_l3_child_cmdValid_dly1 <= #1  s8_l2_r16_child_l3_child_cmdValid_dly0;
      s8_l2_r16_child_l3_child_cmdData_dly1 <= #1  s8_l2_r16_child_l3_child_cmdData_dly0;
      s8_l2_r16_child_l3_child_resValid_dly1 <= #1  s8_l2_r16_child_l3_child_resValid_dly0;
      s8_l2_r16_child_l3_child_resData_dly1 <= #1  s8_l2_r16_child_l3_child_resData_dly0;
      h2d_l2_r16_child_l3_child_nack_early <= #1  h2d_l2_r16_child_l3_child_nack_early_next;
      s8_l2_r16_child_l3_child_addr_cnt <= #1  s8_l2_r16_child_l3_child_addr_cnt_next;
      s8_l2_r16_child_l3_child_data_cnt <= #1  s8_l2_r16_child_l3_child_data_cnt_next;
    end
    s8_l2_r16_child_l3_child_rdata_accum <= #1  s8_l2_r16_child_l3_child_rdata_accum_next;
  end
  
  //------- combinatorial assigns for pio ack/nack
  always_comb begin
    pio_internal_nack = (pio_read_active | pio_write_active) & ~pio_internal_ack & ~external_transaction_active;
    dec_pio_ack_next = (pio_internal_ack | (pio_external_ack_next & external_transaction_active));
    dec_pio_nack_next = (pio_internal_nack | (pio_external_nack_next & external_transaction_active));
    pio_no_acks = ~(dec_pio_ack | dec_pio_nack | pio_external_ack | pio_external_nack);
    pio_activate_write = (pio_dec_write & ~(dec_pio_ack | dec_pio_nack));
    pio_activate_read = (pio_dec_read & ~(dec_pio_ack | dec_pio_nack));
  end
  
  //------- reg assigns for pio ack/nack
  always_ff @ (posedge clk) begin
    if (reset) begin
      dec_pio_ack <= #1 1'b0;
      dec_pio_nack <= #1 1'b0;
      pio_external_ack <= #1  1'b0;
      pio_external_nack <= #1  1'b0;
    end
    else begin
      dec_pio_ack <= #1 dec_pio_ack ? 1'b0 : dec_pio_ack_next;
      dec_pio_nack <= #1 dec_pio_nack ? 1'b0 : dec_pio_nack_next;
      pio_external_ack <= #1 pio_external_ack_next;
      pio_external_nack <= #1 pio_external_nack_next;
    end
  end
  
  
  //------- address decode
  always_comb begin
    pio_internal_ack = 1'b0;
    external_transaction_active = 1'b0;
    pio_external_ack_next = 1'b0;
    pio_external_nack_next = 1'b0;
    dec_pio_read_data_next = 32'b0;
    
    d2l_l2_r16_child_base_regs_config_regs_0_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_config_regs_0_we = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_0_re = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_1_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_config_regs_1_we = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_1_re = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_2_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_config_regs_2_we = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_2_re = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_3_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_config_regs_3_we = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_3_re = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_4_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_config_regs_4_we = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_4_re = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_5_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_config_regs_5_we = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_5_re = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_6_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_config_regs_6_we = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_6_re = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_7_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_config_regs_7_we = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_7_re = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_0_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_state_regs_0_we = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_0_re = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_1_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_state_regs_1_we = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_1_re = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_2_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_state_regs_2_we = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_2_re = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_3_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_state_regs_3_we = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_3_re = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_4_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_state_regs_4_we = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_4_re = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_5_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_state_regs_5_we = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_5_re = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_6_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_state_regs_6_we = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_6_re = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_7_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_state_regs_7_we = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_7_re = 1'b0;
    d2h_l2_r16_child_ext_base_regs_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_l2_r16_child_ext_base_regs_we_next = 1'b0;
    d2h_l2_r16_child_ext_base_regs_re_next = 1'b0;
    d2h_l2_r16_child_ext_base_regs_addr_next = pio_dec_address_d1  [8:2] ;
    d2h_l2_r16_child_l3_child_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_l2_r16_child_l3_child_we_next = 1'b0;
    d2h_l2_r16_child_l3_child_re_next = 1'b0;
    d2h_l2_r16_child_l3_child_addr_next = pio_dec_address_d1  [11:2] ;
    
    casez(pio_dec_address_d1)
    //  Register: l2_r16_child.base_regs.config_regs_0     Address: 0x20000     External: false
    12'b000000000000:
      begin
        d2l_l2_r16_child_base_regs_config_regs_0_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_config_regs_0_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_config_regs_0_r;
      end
    //  Register: l2_r16_child.base_regs.config_regs_1     Address: 0x20004     External: false
    12'b000000000001:
      begin
        d2l_l2_r16_child_base_regs_config_regs_1_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_config_regs_1_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_config_regs_1_r;
      end
    //  Register: l2_r16_child.base_regs.config_regs_2     Address: 0x20008     External: false
    12'b000000000010:
      begin
        d2l_l2_r16_child_base_regs_config_regs_2_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_config_regs_2_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_config_regs_2_r;
      end
    //  Register: l2_r16_child.base_regs.config_regs_3     Address: 0x2000c     External: false
    12'b000000000011:
      begin
        d2l_l2_r16_child_base_regs_config_regs_3_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_config_regs_3_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_config_regs_3_r;
      end
    //  Register: l2_r16_child.base_regs.config_regs_4     Address: 0x20010     External: false
    12'b000000000100:
      begin
        d2l_l2_r16_child_base_regs_config_regs_4_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_config_regs_4_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_config_regs_4_r;
      end
    //  Register: l2_r16_child.base_regs.config_regs_5     Address: 0x20014     External: false
    12'b000000000101:
      begin
        d2l_l2_r16_child_base_regs_config_regs_5_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_config_regs_5_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_config_regs_5_r;
      end
    //  Register: l2_r16_child.base_regs.config_regs_6     Address: 0x20018     External: false
    12'b000000000110:
      begin
        d2l_l2_r16_child_base_regs_config_regs_6_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_config_regs_6_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_config_regs_6_r;
      end
    //  Register: l2_r16_child.base_regs.config_regs_7     Address: 0x2001c     External: false
    12'b000000000111:
      begin
        d2l_l2_r16_child_base_regs_config_regs_7_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_config_regs_7_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_config_regs_7_r;
      end
    //  Register: l2_r16_child.base_regs.state_regs_0     Address: 0x20100     External: false
    12'b000001000000:
      begin
        d2l_l2_r16_child_base_regs_state_regs_0_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_state_regs_0_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_state_regs_0_r;
      end
    //  Register: l2_r16_child.base_regs.state_regs_1     Address: 0x20104     External: false
    12'b000001000001:
      begin
        d2l_l2_r16_child_base_regs_state_regs_1_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_state_regs_1_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_state_regs_1_r;
      end
    //  Register: l2_r16_child.base_regs.state_regs_2     Address: 0x20108     External: false
    12'b000001000010:
      begin
        d2l_l2_r16_child_base_regs_state_regs_2_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_state_regs_2_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_state_regs_2_r;
      end
    //  Register: l2_r16_child.base_regs.state_regs_3     Address: 0x2010c     External: false
    12'b000001000011:
      begin
        d2l_l2_r16_child_base_regs_state_regs_3_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_state_regs_3_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_state_regs_3_r;
      end
    //  Register: l2_r16_child.base_regs.state_regs_4     Address: 0x20110     External: false
    12'b000001000100:
      begin
        d2l_l2_r16_child_base_regs_state_regs_4_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_state_regs_4_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_state_regs_4_r;
      end
    //  Register: l2_r16_child.base_regs.state_regs_5     Address: 0x20114     External: false
    12'b000001000101:
      begin
        d2l_l2_r16_child_base_regs_state_regs_5_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_state_regs_5_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_state_regs_5_r;
      end
    //  Register: l2_r16_child.base_regs.state_regs_6     Address: 0x20118     External: false
    12'b000001000110:
      begin
        d2l_l2_r16_child_base_regs_state_regs_6_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_state_regs_6_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_state_regs_6_r;
      end
    //  Register: l2_r16_child.base_regs.state_regs_7     Address: 0x2011c     External: false
    12'b000001000111:
      begin
        d2l_l2_r16_child_base_regs_state_regs_7_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_state_regs_7_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_state_regs_7_r;
      end
    //  Register: l2_r16_child.ext_base_regs     Address: 0x21000     External: true
    12'b01000???????:
      begin
        d2h_l2_r16_child_ext_base_regs_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_l2_r16_child_ext_base_regs_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_l2_r16_child_ext_base_regs_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_l2_r16_child_ext_base_regs_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_l2_r16_child_ext_base_regs_r_ex;
      end
    //  Register: l2_r16_child.l3_child     Address: 0x22000     External: true
    12'b10??????????:
      begin
        d2h_l2_r16_child_l3_child_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_l2_r16_child_l3_child_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_l2_r16_child_l3_child_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_l2_r16_child_l3_child_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_l2_r16_child_l3_child_r_ex;
      end
    endcase
  end
  
endmodule

//
//---------- module base_map_l2_r16_child_pio
//
module base_map_l2_r16_child_pio
(
  clk,
  reset,
  h2l_l2_r16_child_base_regs_state_regs_0_lsb_field_w,
  h2l_l2_r16_child_base_regs_state_regs_1_lsb_field_w,
  h2l_l2_r16_child_base_regs_state_regs_2_lsb_field_w,
  h2l_l2_r16_child_base_regs_state_regs_3_lsb_field_w,
  h2l_l2_r16_child_base_regs_state_regs_4_lsb_field_w,
  h2l_l2_r16_child_base_regs_state_regs_5_lsb_field_w,
  h2l_l2_r16_child_base_regs_state_regs_6_lsb_field_w,
  h2l_l2_r16_child_base_regs_state_regs_7_lsb_field_w,
  h2d_l2_r16_child_ext_base_regs_r,
  h2d_l2_r16_child_ext_base_regs_ack,
  h2d_l2_r16_child_ext_base_regs_nack,
  s2d_l2_r16_child_l3_child_res_valid,
  s2d_l2_r16_child_l3_child_res_data,
  d2r_l2_r16_child_cmd_valid,
  d2r_l2_r16_child_cmd_data,

  l2h_l2_r16_child_base_regs_config_regs_0_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_0_msb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_1_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_1_msb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_2_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_2_msb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_3_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_3_msb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_4_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_4_msb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_5_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_5_msb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_6_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_6_msb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_7_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_7_msb_field_r,
  d2h_l2_r16_child_ext_base_regs_w,
  d2h_l2_r16_child_ext_base_regs_we,
  d2h_l2_r16_child_ext_base_regs_re,
  d2h_l2_r16_child_ext_base_regs_addr,
  d2s_l2_r16_child_l3_child_cmd_valid,
  d2s_l2_r16_child_l3_child_cmd_data,
  r2d_l2_r16_child_res_valid,
  r2d_l2_r16_child_res_data );

  //------- inputs
  input    clk;
  input    reset;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_0_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_1_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_2_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_3_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_4_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_5_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_6_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_7_lsb_field_w;
  input     [31:0] h2d_l2_r16_child_ext_base_regs_r;
  input    h2d_l2_r16_child_ext_base_regs_ack;
  input    h2d_l2_r16_child_ext_base_regs_nack;
  input    s2d_l2_r16_child_l3_child_res_valid;
  input     [7:0] s2d_l2_r16_child_l3_child_res_data;
  input    d2r_l2_r16_child_cmd_valid;
  input     [15:0] d2r_l2_r16_child_cmd_data;

  //------- outputs
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_0_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_0_msb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_1_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_1_msb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_2_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_2_msb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_3_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_3_msb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_4_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_4_msb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_5_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_5_msb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_6_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_6_msb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_7_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_7_msb_field_r;
  output     [31:0] d2h_l2_r16_child_ext_base_regs_w;
  output    d2h_l2_r16_child_ext_base_regs_we;
  output    d2h_l2_r16_child_ext_base_regs_re;
  output     [8:2] d2h_l2_r16_child_ext_base_regs_addr;
  output    d2s_l2_r16_child_l3_child_cmd_valid;
  output     [7:0] d2s_l2_r16_child_l3_child_cmd_data;
  output    r2d_l2_r16_child_res_valid;
  output     [15:0] r2d_l2_r16_child_res_data;


  //------- wire defines
  logic   [31:0] d2l_l2_r16_child_base_regs_config_regs_0_w;
  logic  d2l_l2_r16_child_base_regs_config_regs_0_we;
  logic  d2l_l2_r16_child_base_regs_config_regs_0_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_config_regs_1_w;
  logic  d2l_l2_r16_child_base_regs_config_regs_1_we;
  logic  d2l_l2_r16_child_base_regs_config_regs_1_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_config_regs_2_w;
  logic  d2l_l2_r16_child_base_regs_config_regs_2_we;
  logic  d2l_l2_r16_child_base_regs_config_regs_2_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_config_regs_3_w;
  logic  d2l_l2_r16_child_base_regs_config_regs_3_we;
  logic  d2l_l2_r16_child_base_regs_config_regs_3_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_config_regs_4_w;
  logic  d2l_l2_r16_child_base_regs_config_regs_4_we;
  logic  d2l_l2_r16_child_base_regs_config_regs_4_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_config_regs_5_w;
  logic  d2l_l2_r16_child_base_regs_config_regs_5_we;
  logic  d2l_l2_r16_child_base_regs_config_regs_5_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_config_regs_6_w;
  logic  d2l_l2_r16_child_base_regs_config_regs_6_we;
  logic  d2l_l2_r16_child_base_regs_config_regs_6_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_config_regs_7_w;
  logic  d2l_l2_r16_child_base_regs_config_regs_7_we;
  logic  d2l_l2_r16_child_base_regs_config_regs_7_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_state_regs_0_w;
  logic  d2l_l2_r16_child_base_regs_state_regs_0_we;
  logic  d2l_l2_r16_child_base_regs_state_regs_0_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_state_regs_1_w;
  logic  d2l_l2_r16_child_base_regs_state_regs_1_we;
  logic  d2l_l2_r16_child_base_regs_state_regs_1_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_state_regs_2_w;
  logic  d2l_l2_r16_child_base_regs_state_regs_2_we;
  logic  d2l_l2_r16_child_base_regs_state_regs_2_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_state_regs_3_w;
  logic  d2l_l2_r16_child_base_regs_state_regs_3_we;
  logic  d2l_l2_r16_child_base_regs_state_regs_3_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_state_regs_4_w;
  logic  d2l_l2_r16_child_base_regs_state_regs_4_we;
  logic  d2l_l2_r16_child_base_regs_state_regs_4_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_state_regs_5_w;
  logic  d2l_l2_r16_child_base_regs_state_regs_5_we;
  logic  d2l_l2_r16_child_base_regs_state_regs_5_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_state_regs_6_w;
  logic  d2l_l2_r16_child_base_regs_state_regs_6_we;
  logic  d2l_l2_r16_child_base_regs_state_regs_6_re;
  logic   [31:0] d2l_l2_r16_child_base_regs_state_regs_7_w;
  logic  d2l_l2_r16_child_base_regs_state_regs_7_we;
  logic  d2l_l2_r16_child_base_regs_state_regs_7_re;
  logic   [31:0] l2d_l2_r16_child_base_regs_config_regs_0_r;
  logic   [31:0] l2d_l2_r16_child_base_regs_config_regs_1_r;
  logic   [31:0] l2d_l2_r16_child_base_regs_config_regs_2_r;
  logic   [31:0] l2d_l2_r16_child_base_regs_config_regs_3_r;
  logic   [31:0] l2d_l2_r16_child_base_regs_config_regs_4_r;
  logic   [31:0] l2d_l2_r16_child_base_regs_config_regs_5_r;
  logic   [31:0] l2d_l2_r16_child_base_regs_config_regs_6_r;
  logic   [31:0] l2d_l2_r16_child_base_regs_config_regs_7_r;
  logic   [31:0] l2d_l2_r16_child_base_regs_state_regs_0_r;
  logic   [31:0] l2d_l2_r16_child_base_regs_state_regs_1_r;
  logic   [31:0] l2d_l2_r16_child_base_regs_state_regs_2_r;
  logic   [31:0] l2d_l2_r16_child_base_regs_state_regs_3_r;
  logic   [31:0] l2d_l2_r16_child_base_regs_state_regs_4_r;
  logic   [31:0] l2d_l2_r16_child_base_regs_state_regs_5_r;
  logic   [31:0] l2d_l2_r16_child_base_regs_state_regs_6_r;
  logic   [31:0] l2d_l2_r16_child_base_regs_state_regs_7_r;
  
  
  base_map_l2_r16_child_jrdl_decode pio_decode ( .* );
    
  base_map_l2_r16_child_jrdl_logic pio_logic ( .* );
    
endmodule

//
//---------- module base_map_l2_r16_child_l3_child_jrdl_logic
//
module base_map_l2_r16_child_l3_child_jrdl_logic
(
  clk,
  reset,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_0_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_0_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_0_re,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_1_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_1_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_1_re,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_2_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_2_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_2_re,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_3_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_3_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_3_re,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_4_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_4_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_4_re,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_5_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_5_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_5_re,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_6_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_6_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_6_re,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_7_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_7_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_7_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_0_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_0_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_0_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_1_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_1_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_1_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_2_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_2_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_2_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_3_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_3_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_3_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_4_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_4_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_4_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_5_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_5_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_5_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_6_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_6_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_6_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_7_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_7_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_7_re,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_0_lsb_field_w,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_1_lsb_field_w,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_2_lsb_field_w,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_3_lsb_field_w,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_4_lsb_field_w,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_5_lsb_field_w,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_6_lsb_field_w,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_7_lsb_field_w,

  l2d_l2_r16_child_l3_child_base_regs_config_regs_0_r,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_1_r,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_2_r,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_3_r,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_4_r,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_5_r,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_6_r,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_7_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_0_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_1_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_2_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_3_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_4_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_5_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_6_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_7_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field_r );

  //------- inputs
  input    clk;
  input    reset;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_0_w;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_0_we;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_0_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_1_w;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_1_we;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_1_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_2_w;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_2_we;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_2_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_3_w;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_3_we;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_3_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_4_w;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_4_we;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_4_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_5_w;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_5_we;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_5_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_6_w;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_6_we;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_6_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_7_w;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_7_we;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_7_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_0_w;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_0_we;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_0_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_1_w;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_1_we;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_1_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_2_w;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_2_we;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_2_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_3_w;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_3_we;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_3_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_4_w;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_4_we;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_4_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_5_w;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_5_we;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_5_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_6_w;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_6_we;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_6_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_7_w;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_7_we;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_7_re;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_0_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_1_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_2_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_3_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_4_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_5_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_6_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_7_lsb_field_w;

  //------- outputs
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_0_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_1_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_2_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_3_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_4_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_5_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_6_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_7_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_0_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_1_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_2_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_3_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_4_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_5_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_6_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_7_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field_r;


  //------- reg defines
  logic   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field;
  logic   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field_next;
  logic   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field_r;
  logic   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field;
  logic   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field_next;
  logic   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field_r;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_0_r;
  logic   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field;
  logic   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field_next;
  logic   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field_r;
  logic   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field;
  logic   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field_next;
  logic   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field_r;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_1_r;
  logic   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field;
  logic   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field_next;
  logic   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field_r;
  logic   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field;
  logic   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field_next;
  logic   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field_r;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_2_r;
  logic   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field;
  logic   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field_next;
  logic   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field_r;
  logic   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field;
  logic   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field_next;
  logic   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field_r;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_3_r;
  logic   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field;
  logic   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field_next;
  logic   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field_r;
  logic   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field;
  logic   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field_next;
  logic   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field_r;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_4_r;
  logic   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field;
  logic   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field_next;
  logic   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field_r;
  logic   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field;
  logic   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field_next;
  logic   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field_r;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_5_r;
  logic   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field;
  logic   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field_next;
  logic   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field_r;
  logic   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field;
  logic   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field_next;
  logic   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field_r;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_6_r;
  logic   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field;
  logic   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field_next;
  logic   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field_r;
  logic   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field;
  logic   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field_next;
  logic   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field_r;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_7_r;
  logic   [15:0] rg_l2_r16_child_l3_child_base_regs_state_regs_0_lsb_field;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_0_r;
  logic   [15:0] rg_l2_r16_child_l3_child_base_regs_state_regs_1_lsb_field;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_1_r;
  logic   [15:0] rg_l2_r16_child_l3_child_base_regs_state_regs_2_lsb_field;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_2_r;
  logic   [15:0] rg_l2_r16_child_l3_child_base_regs_state_regs_3_lsb_field;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_3_r;
  logic   [15:0] rg_l2_r16_child_l3_child_base_regs_state_regs_4_lsb_field;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_4_r;
  logic   [15:0] rg_l2_r16_child_l3_child_base_regs_state_regs_5_lsb_field;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_5_r;
  logic   [15:0] rg_l2_r16_child_l3_child_base_regs_state_regs_6_lsb_field;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_6_r;
  logic   [15:0] rg_l2_r16_child_l3_child_base_regs_state_regs_7_lsb_field;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_7_r;
  
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_3 (pio read data)
  always_comb begin
    l2d_l2_r16_child_l3_child_base_regs_config_regs_3_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field;
    l2d_l2_r16_child_l3_child_base_regs_config_regs_3_r [31:16]  = rg_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_4 (pio read data)
  always_comb begin
    l2d_l2_r16_child_l3_child_base_regs_state_regs_4_r = 32'b0;
    l2d_l2_r16_child_l3_child_base_regs_state_regs_4_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_state_regs_4_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_5
  always_comb begin
    reg_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field;
    reg_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_5_we) reg_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_5_w [15:0] ;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_5_we) reg_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_5_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_l3_child_base_regs_config_regs_5
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field_next;
      rg_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_4
  always_comb begin
    reg_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field;
    reg_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_4_we) reg_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_4_w [15:0] ;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_4_we) reg_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_4_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_l3_child_base_regs_config_regs_4
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field_next;
      rg_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_7
  always_comb begin
    reg_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field;
    reg_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_7_we) reg_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_7_w [15:0] ;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_7_we) reg_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_7_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_l3_child_base_regs_config_regs_7
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field_next;
      rg_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_6
  always_comb begin
    reg_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field;
    reg_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_6_we) reg_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_6_w [15:0] ;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_6_we) reg_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_6_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_l3_child_base_regs_config_regs_6
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field_next;
      rg_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_1
  always_comb begin
    reg_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field;
    reg_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_1_we) reg_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_1_w [15:0] ;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_1_we) reg_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_1_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_l3_child_base_regs_config_regs_1
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field_next;
      rg_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_0
  always_comb begin
    reg_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field;
    reg_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_0_we) reg_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_0_w [15:0] ;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_0_we) reg_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_0_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_l3_child_base_regs_config_regs_0
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field_next;
      rg_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_3
  always_comb begin
    reg_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field;
    reg_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_3_we) reg_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_3_w [15:0] ;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_3_we) reg_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_3_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_l3_child_base_regs_config_regs_3
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field_next;
      rg_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_6 (pio read data)
  always_comb begin
    l2d_l2_r16_child_l3_child_base_regs_config_regs_6_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field;
    l2d_l2_r16_child_l3_child_base_regs_config_regs_6_r [31:16]  = rg_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_7 (pio read data)
  always_comb begin
    l2d_l2_r16_child_l3_child_base_regs_state_regs_7_r = 32'b0;
    l2d_l2_r16_child_l3_child_base_regs_state_regs_7_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_state_regs_7_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_0 (pio read data)
  always_comb begin
    l2d_l2_r16_child_l3_child_base_regs_config_regs_0_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field;
    l2d_l2_r16_child_l3_child_base_regs_config_regs_0_r [31:16]  = rg_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_2
  always_comb begin
    reg_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field;
    reg_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_2_we) reg_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_2_w [15:0] ;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_2_we) reg_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_2_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_l3_child_base_regs_config_regs_2
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field_next;
      rg_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_1 (pio read data)
  always_comb begin
    l2d_l2_r16_child_l3_child_base_regs_state_regs_1_r = 32'b0;
    l2d_l2_r16_child_l3_child_base_regs_state_regs_1_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_state_regs_1_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_0 (pio read data)
  always_comb begin
    l2d_l2_r16_child_l3_child_base_regs_state_regs_0_r = 32'b0;
    l2d_l2_r16_child_l3_child_base_regs_state_regs_0_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_state_regs_0_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_7 (pio read data)
  always_comb begin
    l2d_l2_r16_child_l3_child_base_regs_config_regs_7_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field;
    l2d_l2_r16_child_l3_child_base_regs_config_regs_7_r [31:16]  = rg_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_5 (pio read data)
  always_comb begin
    l2d_l2_r16_child_l3_child_base_regs_state_regs_5_r = 32'b0;
    l2d_l2_r16_child_l3_child_base_regs_state_regs_5_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_state_regs_5_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_2 (pio read data)
  always_comb begin
    l2d_l2_r16_child_l3_child_base_regs_config_regs_2_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field;
    l2d_l2_r16_child_l3_child_base_regs_config_regs_2_r [31:16]  = rg_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_2 (pio read data)
  always_comb begin
    l2d_l2_r16_child_l3_child_base_regs_state_regs_2_r = 32'b0;
    l2d_l2_r16_child_l3_child_base_regs_state_regs_2_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_state_regs_2_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_5
  always_comb begin
    rg_l2_r16_child_l3_child_base_regs_state_regs_5_lsb_field =  h2l_l2_r16_child_l3_child_base_regs_state_regs_5_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_5 (pio read data)
  always_comb begin
    l2d_l2_r16_child_l3_child_base_regs_config_regs_5_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field;
    l2d_l2_r16_child_l3_child_base_regs_config_regs_5_r [31:16]  = rg_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_6
  always_comb begin
    rg_l2_r16_child_l3_child_base_regs_state_regs_6_lsb_field =  h2l_l2_r16_child_l3_child_base_regs_state_regs_6_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_6 (pio read data)
  always_comb begin
    l2d_l2_r16_child_l3_child_base_regs_state_regs_6_r = 32'b0;
    l2d_l2_r16_child_l3_child_base_regs_state_regs_6_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_state_regs_6_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_7
  always_comb begin
    rg_l2_r16_child_l3_child_base_regs_state_regs_7_lsb_field =  h2l_l2_r16_child_l3_child_base_regs_state_regs_7_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_1
  always_comb begin
    rg_l2_r16_child_l3_child_base_regs_state_regs_1_lsb_field =  h2l_l2_r16_child_l3_child_base_regs_state_regs_1_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_2
  always_comb begin
    rg_l2_r16_child_l3_child_base_regs_state_regs_2_lsb_field =  h2l_l2_r16_child_l3_child_base_regs_state_regs_2_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_1 (pio read data)
  always_comb begin
    l2d_l2_r16_child_l3_child_base_regs_config_regs_1_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field;
    l2d_l2_r16_child_l3_child_base_regs_config_regs_1_r [31:16]  = rg_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_3
  always_comb begin
    rg_l2_r16_child_l3_child_base_regs_state_regs_3_lsb_field =  h2l_l2_r16_child_l3_child_base_regs_state_regs_3_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_3 (pio read data)
  always_comb begin
    l2d_l2_r16_child_l3_child_base_regs_state_regs_3_r = 32'b0;
    l2d_l2_r16_child_l3_child_base_regs_state_regs_3_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_state_regs_3_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_4
  always_comb begin
    rg_l2_r16_child_l3_child_base_regs_state_regs_4_lsb_field =  h2l_l2_r16_child_l3_child_base_regs_state_regs_4_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_4 (pio read data)
  always_comb begin
    l2d_l2_r16_child_l3_child_base_regs_config_regs_4_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field;
    l2d_l2_r16_child_l3_child_base_regs_config_regs_4_r [31:16]  = rg_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_0
  always_comb begin
    rg_l2_r16_child_l3_child_base_regs_state_regs_0_lsb_field =  h2l_l2_r16_child_l3_child_base_regs_state_regs_0_lsb_field_w;
  end
  
endmodule

//
//---------- module base_map_l2_r16_child_l3_child_jrdl_decode
//
module base_map_l2_r16_child_l3_child_jrdl_decode
(
  clk,
  reset,
  d2s_l2_r16_child_l3_child_cmd_valid,
  d2s_l2_r16_child_l3_child_cmd_data,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_0_r,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_1_r,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_2_r,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_3_r,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_4_r,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_5_r,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_6_r,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_7_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_0_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_1_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_2_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_3_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_4_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_5_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_6_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_7_r,
  h2d_l2_r16_child_l3_child_ext_base_regs_r,
  h2d_l2_r16_child_l3_child_ext_base_regs_ack,
  h2d_l2_r16_child_l3_child_ext_base_regs_nack,

  s2d_l2_r16_child_l3_child_res_valid,
  s2d_l2_r16_child_l3_child_res_data,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_0_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_0_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_0_re,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_1_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_1_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_1_re,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_2_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_2_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_2_re,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_3_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_3_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_3_re,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_4_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_4_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_4_re,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_5_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_5_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_5_re,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_6_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_6_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_6_re,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_7_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_7_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_7_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_0_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_0_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_0_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_1_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_1_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_1_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_2_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_2_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_2_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_3_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_3_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_3_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_4_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_4_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_4_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_5_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_5_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_5_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_6_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_6_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_6_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_7_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_7_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_7_re,
  d2h_l2_r16_child_l3_child_ext_base_regs_w,
  d2h_l2_r16_child_l3_child_ext_base_regs_we,
  d2h_l2_r16_child_l3_child_ext_base_regs_re,
  d2h_l2_r16_child_l3_child_ext_base_regs_addr );

  //------- inputs
  input    clk;
  input    reset;
  input    d2s_l2_r16_child_l3_child_cmd_valid;
  input     [7:0] d2s_l2_r16_child_l3_child_cmd_data;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_0_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_1_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_2_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_3_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_4_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_5_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_6_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_7_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_0_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_1_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_2_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_3_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_4_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_5_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_6_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_7_r;
  input     [31:0] h2d_l2_r16_child_l3_child_ext_base_regs_r;
  input    h2d_l2_r16_child_l3_child_ext_base_regs_ack;
  input    h2d_l2_r16_child_l3_child_ext_base_regs_nack;

  //------- outputs
  output    s2d_l2_r16_child_l3_child_res_valid;
  output     [7:0] s2d_l2_r16_child_l3_child_res_data;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_0_w;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_0_we;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_0_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_1_w;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_1_we;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_1_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_2_w;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_2_we;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_2_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_3_w;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_3_we;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_3_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_4_w;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_4_we;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_4_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_5_w;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_5_we;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_5_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_6_w;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_6_we;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_6_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_7_w;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_7_we;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_7_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_0_w;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_0_we;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_0_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_1_w;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_1_we;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_1_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_2_w;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_2_we;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_2_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_3_w;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_3_we;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_3_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_4_w;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_4_we;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_4_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_5_w;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_5_we;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_5_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_6_w;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_6_we;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_6_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_7_w;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_7_we;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_7_re;
  output     [31:0] d2h_l2_r16_child_l3_child_ext_base_regs_w;
  output    d2h_l2_r16_child_l3_child_ext_base_regs_we;
  output    d2h_l2_r16_child_l3_child_ext_base_regs_re;
  output     [8:2] d2h_l2_r16_child_l3_child_ext_base_regs_addr;


  //------- wire defines
  logic   [31:0] h2d_l2_r16_child_l3_child_ext_base_regs_r_ex;
  logic  h2d_l2_r16_child_l3_child_ext_base_regs_ack_ex;
  logic  h2d_l2_r16_child_l3_child_ext_base_regs_nack_ex;
  logic   [11:2] pio_dec_address;
  logic   [31:0] pio_dec_write_data;
  logic  pio_dec_read;
  logic  pio_dec_write;
  
  //------- reg defines
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_0_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_0_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_0_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_1_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_1_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_1_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_2_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_2_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_2_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_3_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_3_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_3_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_4_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_4_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_4_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_5_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_5_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_5_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_6_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_6_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_6_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_7_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_7_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_7_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_0_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_0_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_0_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_1_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_1_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_1_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_2_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_2_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_2_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_3_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_3_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_3_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_4_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_4_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_4_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_5_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_5_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_5_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_6_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_6_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_6_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_7_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_7_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_7_re;
  logic   [31:0] d2h_l2_r16_child_l3_child_ext_base_regs_w_ex;
  logic  d2h_l2_r16_child_l3_child_ext_base_regs_we_ex;
  logic  d2h_l2_r16_child_l3_child_ext_base_regs_re_ex;
  logic   [31:0] d2h_l2_r16_child_l3_child_ext_base_regs_w_next;
  logic  d2h_l2_r16_child_l3_child_ext_base_regs_we_next;
  logic  d2h_l2_r16_child_l3_child_ext_base_regs_re_next;
  logic   [8:2] d2h_l2_r16_child_l3_child_ext_base_regs_addr_ex;
  logic   [8:2] d2h_l2_r16_child_l3_child_ext_base_regs_addr_next;
  logic   [2:0] s8_state;
  logic   [2:0] s8_state_next;
  logic  s2d_l2_r16_child_l3_child_res_valid;
  logic   [7:0] s2d_l2_r16_child_l3_child_res_data;
  logic   [11:2] s8_addr_accum;
  logic   [11:2] s8_addr_accum_next;
  logic   [31:0] s8_wdata_accum;
  logic   [31:0] s8_wdata_accum_next;
  logic  s8_wr_state_capture;
  logic  s8_wr_state_capture_next;
  logic   [31:0] s8_rdata_capture;
  logic   [31:0] s8_rdata_capture_next;
  logic  s8_addr_cnt;
  logic  s8_addr_cnt_next;
  logic   [1:0] s8_data_cnt;
  logic   [1:0] s8_data_cnt_next;
  logic  s8_pio_dec_read;
  logic  s8_pio_dec_write;
  logic  pio_write_active;
  logic  pio_read_active;
  logic   [11:2] pio_dec_address_d1;
  logic   [31:0] pio_dec_write_data_d1;
  logic   [31:0] dec_pio_read_data;
  logic   [31:0] dec_pio_read_data_d1;
  logic  dec_pio_ack;
  logic  dec_pio_nack;
  logic  dec_pio_ack_next;
  logic  dec_pio_nack_next;
  logic  pio_internal_ack;
  logic  pio_internal_nack;
  logic  pio_external_ack;
  logic  pio_external_nack;
  logic  pio_external_ack_next;
  logic  pio_external_nack_next;
  logic  pio_no_acks;
  logic  pio_activate_write;
  logic  pio_activate_read;
  logic   [31:0] dec_pio_read_data_next;
  logic  external_transaction_active;
  
  
  //------- assigns
  assign  d2h_l2_r16_child_l3_child_ext_base_regs_we = d2h_l2_r16_child_l3_child_ext_base_regs_we_ex;
  assign  d2h_l2_r16_child_l3_child_ext_base_regs_w = d2h_l2_r16_child_l3_child_ext_base_regs_w_ex;
  assign  d2h_l2_r16_child_l3_child_ext_base_regs_re = d2h_l2_r16_child_l3_child_ext_base_regs_re_ex;
  assign  h2d_l2_r16_child_l3_child_ext_base_regs_r_ex = h2d_l2_r16_child_l3_child_ext_base_regs_r;
  assign  h2d_l2_r16_child_l3_child_ext_base_regs_ack_ex = h2d_l2_r16_child_l3_child_ext_base_regs_ack;
  assign  h2d_l2_r16_child_l3_child_ext_base_regs_nack_ex = h2d_l2_r16_child_l3_child_ext_base_regs_nack;
  assign  d2h_l2_r16_child_l3_child_ext_base_regs_addr = d2h_l2_r16_child_l3_child_ext_base_regs_addr_ex;
  assign  pio_dec_address = s8_addr_accum;
  assign  pio_dec_write_data = s8_wdata_accum;
  assign  pio_dec_read = s8_pio_dec_read;
  assign  pio_dec_write = s8_pio_dec_write;
  
  //------- combinatorial assigns for pio read data
  always_comb begin
    dec_pio_read_data = dec_pio_read_data_d1;
  end
  
  //------- reg assigns for pio read data
  always_ff @ (posedge clk) begin
    if (reset) begin
      dec_pio_read_data_d1 <= #1  32'b0;
    end
    else begin
      dec_pio_read_data_d1 <= #1 dec_pio_read_data_next;
    end
  end
  
  //------- combinatorial assigns for serial8 i/f
  always_comb begin
    s8_state_next = s8_state;
    s2d_l2_r16_child_l3_child_res_valid =  1'b0;
    s2d_l2_r16_child_l3_child_res_data =  8'b0;
    s8_pio_dec_write =  1'b0;
    s8_pio_dec_read =  1'b0;
    s8_wr_state_capture_next = s8_wr_state_capture;
    s8_addr_accum_next = s8_addr_accum;
    s8_wdata_accum_next = s8_wdata_accum;
    s8_rdata_capture_next = s8_rdata_capture;
    s8_addr_cnt_next = 1'b0;
    s8_data_cnt_next = 2'b0;
    case (s8_state)
      3'h0: begin // IDLE
          s8_wr_state_capture_next = 1'b0;
          s8_addr_accum_next = 10'b0;
          s8_wdata_accum_next = 32'b0;
          if (d2s_l2_r16_child_l3_child_cmd_valid) begin
            s8_wr_state_capture_next = d2s_l2_r16_child_l3_child_cmd_data[7];
            if (d2s_l2_r16_child_l3_child_cmd_data[6:4] != 3'd2) s8_state_next = 3'h5;
            else s8_state_next = 3'h1;
          end
        end
      3'h1: begin // CMD_ADDR
          s8_addr_cnt_next = s8_addr_cnt;
          if (d2s_l2_r16_child_l3_child_cmd_valid) begin
            s8_addr_cnt_next = s8_addr_cnt + 1'b1;
            if (s8_addr_cnt == 1'd0)
              s8_addr_accum_next [9:2]  = d2s_l2_r16_child_l3_child_cmd_data [7:0] ;
            else if (s8_addr_cnt == 1'd1)
              s8_addr_accum_next [11:10]  = d2s_l2_r16_child_l3_child_cmd_data [1:0] ;
            if (s8_addr_cnt == 1'd1) begin
              if (s8_wr_state_capture) s8_state_next = 3'h2;
              else s8_state_next = 3'h3;
            end
          end
        end
      3'h2: begin // CMD_DATA
          s8_data_cnt_next = s8_data_cnt;
          if (d2s_l2_r16_child_l3_child_cmd_valid) begin
            s8_data_cnt_next = s8_data_cnt + 2'b1;
            if (s8_data_cnt == 2'd0)
              s8_wdata_accum_next [7:0]  = d2s_l2_r16_child_l3_child_cmd_data;
            else if (s8_data_cnt == 2'd1)
              s8_wdata_accum_next [15:8]  = d2s_l2_r16_child_l3_child_cmd_data;
            else if (s8_data_cnt == 2'd2)
              s8_wdata_accum_next [23:16]  = d2s_l2_r16_child_l3_child_cmd_data;
            else if (s8_data_cnt == 2'd3)
              s8_wdata_accum_next [31:24]  = d2s_l2_r16_child_l3_child_cmd_data;
            if (s8_data_cnt == 2'b11)
              s8_state_next = 3'h3;
          end
        end
      3'h3: begin  // RES_WAIT
          s8_pio_dec_write = s8_wr_state_capture;
          s8_pio_dec_read = ~s8_wr_state_capture;
          if (dec_pio_ack | dec_pio_nack) begin
            s2d_l2_r16_child_l3_child_res_valid =  1'b1;
            s8_rdata_capture_next = dec_pio_read_data;
            s2d_l2_r16_child_l3_child_res_data[7] = dec_pio_nack;
            if (~s8_wr_state_capture) s8_state_next = 3'h4;
            else s8_state_next = 3'h0;
          end
        end
      3'h4: begin  // RES_READ
          s2d_l2_r16_child_l3_child_res_valid =  1'b1;
          s8_data_cnt_next = s8_data_cnt + 2'b1;
          if (s8_data_cnt == 2'd0)
            s2d_l2_r16_child_l3_child_res_data = s8_rdata_capture [7:0] ;
          else if (s8_data_cnt == 2'd1)
            s2d_l2_r16_child_l3_child_res_data = s8_rdata_capture [15:8] ;
          else if (s8_data_cnt == 2'd2)
            s2d_l2_r16_child_l3_child_res_data = s8_rdata_capture [23:16] ;
          else if (s8_data_cnt == 2'd3)
            s2d_l2_r16_child_l3_child_res_data = s8_rdata_capture [31:24] ;
          if (s8_data_cnt == 2'b11) s8_state_next = 3'h0;
        end
      3'h5: begin  // BAD_CMD
          if (~d2s_l2_r16_child_l3_child_cmd_valid) begin
            s2d_l2_r16_child_l3_child_res_valid =  1'b1;
            s2d_l2_r16_child_l3_child_res_data[7] = 1'b1;
          end
        end
      default:
        s8_state_next = 3'h0;
    endcase
  end
  
  //------- reg assigns for serial8 i/f
  always_ff @ (posedge clk) begin
    if (reset) begin
      s8_state <= #1  3'b0;
      s8_addr_cnt <= #1  1'b0;
      s8_data_cnt <= #1  2'b0;
    end
    else begin
      s8_state <= #1  s8_state_next;
      s8_addr_cnt <= #1  s8_addr_cnt_next;
      s8_data_cnt <= #1  s8_data_cnt_next;
    end
    s8_addr_accum <= #1  s8_addr_accum_next;
    s8_wdata_accum <= #1  s8_wdata_accum_next;
    s8_wr_state_capture <= #1  s8_wr_state_capture_next;
    s8_rdata_capture <= #1  s8_rdata_capture_next;
  end
  
  //------- reg assigns for pio i/f
  always_ff @ (posedge clk) begin
    if (reset) begin
      pio_write_active <= #1  1'b0;
      pio_read_active <= #1  1'b0;
      pio_dec_address_d1 <= #1  10'b0;
      pio_dec_write_data_d1 <= #1  32'b0;
    end
    else begin
      pio_write_active <= #1  pio_write_active ? pio_no_acks : pio_activate_write;
      pio_read_active <= #1  pio_read_active ? pio_no_acks : pio_activate_read;
      pio_dec_address_d1 <= #1   pio_dec_address;
      pio_dec_write_data_d1 <= #1  pio_dec_write_data;
    end
  end
  
  //------- reg assigns for external i/f
  always_ff @ (posedge clk) begin
    if (reset) begin
      d2h_l2_r16_child_l3_child_ext_base_regs_we_ex <= #1  1'b0;
      d2h_l2_r16_child_l3_child_ext_base_regs_re_ex <= #1  1'b0;
    end
    else begin
      d2h_l2_r16_child_l3_child_ext_base_regs_we_ex <= #1  d2h_l2_r16_child_l3_child_ext_base_regs_we_next & ~h2d_l2_r16_child_l3_child_ext_base_regs_ack_ex & ~h2d_l2_r16_child_l3_child_ext_base_regs_nack_ex;
      d2h_l2_r16_child_l3_child_ext_base_regs_re_ex <= #1  d2h_l2_r16_child_l3_child_ext_base_regs_re_next & ~h2d_l2_r16_child_l3_child_ext_base_regs_ack_ex & ~h2d_l2_r16_child_l3_child_ext_base_regs_nack_ex;
    end
    d2h_l2_r16_child_l3_child_ext_base_regs_w_ex <= #1  d2h_l2_r16_child_l3_child_ext_base_regs_w_next;
    d2h_l2_r16_child_l3_child_ext_base_regs_addr_ex <= #1  d2h_l2_r16_child_l3_child_ext_base_regs_addr_next;
  end
  
  //------- combinatorial assigns for pio ack/nack
  always_comb begin
    pio_internal_nack = (pio_read_active | pio_write_active) & ~pio_internal_ack & ~external_transaction_active;
    dec_pio_ack_next = (pio_internal_ack | (pio_external_ack_next & external_transaction_active));
    dec_pio_nack_next = (pio_internal_nack | (pio_external_nack_next & external_transaction_active));
    pio_no_acks = ~(dec_pio_ack | dec_pio_nack | pio_external_ack | pio_external_nack);
    pio_activate_write = (pio_dec_write & ~(dec_pio_ack | dec_pio_nack));
    pio_activate_read = (pio_dec_read & ~(dec_pio_ack | dec_pio_nack));
  end
  
  //------- reg assigns for pio ack/nack
  always_ff @ (posedge clk) begin
    if (reset) begin
      dec_pio_ack <= #1 1'b0;
      dec_pio_nack <= #1 1'b0;
      pio_external_ack <= #1  1'b0;
      pio_external_nack <= #1  1'b0;
    end
    else begin
      dec_pio_ack <= #1 dec_pio_ack ? 1'b0 : dec_pio_ack_next;
      dec_pio_nack <= #1 dec_pio_nack ? 1'b0 : dec_pio_nack_next;
      pio_external_ack <= #1 pio_external_ack_next;
      pio_external_nack <= #1 pio_external_nack_next;
    end
  end
  
  
  //------- address decode
  always_comb begin
    pio_internal_ack = 1'b0;
    external_transaction_active = 1'b0;
    pio_external_ack_next = 1'b0;
    pio_external_nack_next = 1'b0;
    dec_pio_read_data_next = 32'b0;
    
    d2l_l2_r16_child_l3_child_base_regs_config_regs_0_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_0_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_0_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_1_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_1_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_1_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_2_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_2_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_2_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_3_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_3_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_3_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_4_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_4_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_4_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_5_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_5_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_5_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_6_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_6_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_6_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_7_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_7_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_7_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_0_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_0_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_0_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_1_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_1_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_1_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_2_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_2_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_2_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_3_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_3_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_3_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_4_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_4_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_4_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_5_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_5_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_5_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_6_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_6_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_6_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_7_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_7_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_7_re = 1'b0;
    d2h_l2_r16_child_l3_child_ext_base_regs_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_l2_r16_child_l3_child_ext_base_regs_we_next = 1'b0;
    d2h_l2_r16_child_l3_child_ext_base_regs_re_next = 1'b0;
    d2h_l2_r16_child_l3_child_ext_base_regs_addr_next = pio_dec_address_d1  [8:2] ;
    
    casez(pio_dec_address_d1)
    //  Register: l2_r16_child.l3_child.base_regs.config_regs_0     Address: 0x22000     External: false
    10'b0000000000:
      begin
        d2l_l2_r16_child_l3_child_base_regs_config_regs_0_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_config_regs_0_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_config_regs_0_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.config_regs_1     Address: 0x22004     External: false
    10'b0000000001:
      begin
        d2l_l2_r16_child_l3_child_base_regs_config_regs_1_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_config_regs_1_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_config_regs_1_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.config_regs_2     Address: 0x22008     External: false
    10'b0000000010:
      begin
        d2l_l2_r16_child_l3_child_base_regs_config_regs_2_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_config_regs_2_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_config_regs_2_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.config_regs_3     Address: 0x2200c     External: false
    10'b0000000011:
      begin
        d2l_l2_r16_child_l3_child_base_regs_config_regs_3_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_config_regs_3_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_config_regs_3_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.config_regs_4     Address: 0x22010     External: false
    10'b0000000100:
      begin
        d2l_l2_r16_child_l3_child_base_regs_config_regs_4_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_config_regs_4_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_config_regs_4_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.config_regs_5     Address: 0x22014     External: false
    10'b0000000101:
      begin
        d2l_l2_r16_child_l3_child_base_regs_config_regs_5_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_config_regs_5_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_config_regs_5_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.config_regs_6     Address: 0x22018     External: false
    10'b0000000110:
      begin
        d2l_l2_r16_child_l3_child_base_regs_config_regs_6_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_config_regs_6_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_config_regs_6_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.config_regs_7     Address: 0x2201c     External: false
    10'b0000000111:
      begin
        d2l_l2_r16_child_l3_child_base_regs_config_regs_7_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_config_regs_7_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_config_regs_7_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.state_regs_0     Address: 0x22100     External: false
    10'b0001000000:
      begin
        d2l_l2_r16_child_l3_child_base_regs_state_regs_0_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_state_regs_0_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_state_regs_0_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.state_regs_1     Address: 0x22104     External: false
    10'b0001000001:
      begin
        d2l_l2_r16_child_l3_child_base_regs_state_regs_1_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_state_regs_1_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_state_regs_1_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.state_regs_2     Address: 0x22108     External: false
    10'b0001000010:
      begin
        d2l_l2_r16_child_l3_child_base_regs_state_regs_2_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_state_regs_2_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_state_regs_2_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.state_regs_3     Address: 0x2210c     External: false
    10'b0001000011:
      begin
        d2l_l2_r16_child_l3_child_base_regs_state_regs_3_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_state_regs_3_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_state_regs_3_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.state_regs_4     Address: 0x22110     External: false
    10'b0001000100:
      begin
        d2l_l2_r16_child_l3_child_base_regs_state_regs_4_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_state_regs_4_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_state_regs_4_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.state_regs_5     Address: 0x22114     External: false
    10'b0001000101:
      begin
        d2l_l2_r16_child_l3_child_base_regs_state_regs_5_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_state_regs_5_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_state_regs_5_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.state_regs_6     Address: 0x22118     External: false
    10'b0001000110:
      begin
        d2l_l2_r16_child_l3_child_base_regs_state_regs_6_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_state_regs_6_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_state_regs_6_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.state_regs_7     Address: 0x2211c     External: false
    10'b0001000111:
      begin
        d2l_l2_r16_child_l3_child_base_regs_state_regs_7_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_state_regs_7_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_state_regs_7_r;
      end
    //  Register: l2_r16_child.l3_child.ext_base_regs     Address: 0x22800     External: true
    10'b100???????:
      begin
        d2h_l2_r16_child_l3_child_ext_base_regs_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_l2_r16_child_l3_child_ext_base_regs_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_l2_r16_child_l3_child_ext_base_regs_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_l2_r16_child_l3_child_ext_base_regs_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_l2_r16_child_l3_child_ext_base_regs_r_ex;
      end
    endcase
  end
  
endmodule

//
//---------- module base_map_l2_r16_child_l3_child_pio
//
module base_map_l2_r16_child_l3_child_pio
(
  clk,
  reset,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_0_lsb_field_w,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_1_lsb_field_w,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_2_lsb_field_w,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_3_lsb_field_w,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_4_lsb_field_w,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_5_lsb_field_w,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_6_lsb_field_w,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_7_lsb_field_w,
  h2d_l2_r16_child_l3_child_ext_base_regs_r,
  h2d_l2_r16_child_l3_child_ext_base_regs_ack,
  h2d_l2_r16_child_l3_child_ext_base_regs_nack,
  d2s_l2_r16_child_l3_child_cmd_valid,
  d2s_l2_r16_child_l3_child_cmd_data,

  l2h_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field_r,
  d2h_l2_r16_child_l3_child_ext_base_regs_w,
  d2h_l2_r16_child_l3_child_ext_base_regs_we,
  d2h_l2_r16_child_l3_child_ext_base_regs_re,
  d2h_l2_r16_child_l3_child_ext_base_regs_addr,
  s2d_l2_r16_child_l3_child_res_valid,
  s2d_l2_r16_child_l3_child_res_data );

  //------- inputs
  input    clk;
  input    reset;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_0_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_1_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_2_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_3_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_4_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_5_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_6_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_7_lsb_field_w;
  input     [31:0] h2d_l2_r16_child_l3_child_ext_base_regs_r;
  input    h2d_l2_r16_child_l3_child_ext_base_regs_ack;
  input    h2d_l2_r16_child_l3_child_ext_base_regs_nack;
  input    d2s_l2_r16_child_l3_child_cmd_valid;
  input     [7:0] d2s_l2_r16_child_l3_child_cmd_data;

  //------- outputs
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field_r;
  output     [31:0] d2h_l2_r16_child_l3_child_ext_base_regs_w;
  output    d2h_l2_r16_child_l3_child_ext_base_regs_we;
  output    d2h_l2_r16_child_l3_child_ext_base_regs_re;
  output     [8:2] d2h_l2_r16_child_l3_child_ext_base_regs_addr;
  output    s2d_l2_r16_child_l3_child_res_valid;
  output     [7:0] s2d_l2_r16_child_l3_child_res_data;


  //------- wire defines
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_0_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_0_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_0_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_1_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_1_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_1_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_2_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_2_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_2_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_3_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_3_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_3_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_4_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_4_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_4_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_5_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_5_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_5_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_6_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_6_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_6_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_7_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_7_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_config_regs_7_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_0_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_0_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_0_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_1_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_1_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_1_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_2_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_2_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_2_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_3_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_3_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_3_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_4_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_4_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_4_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_5_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_5_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_5_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_6_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_6_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_6_re;
  logic   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_7_w;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_7_we;
  logic  d2l_l2_r16_child_l3_child_base_regs_state_regs_7_re;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_0_r;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_1_r;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_2_r;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_3_r;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_4_r;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_5_r;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_6_r;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_7_r;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_0_r;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_1_r;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_2_r;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_3_r;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_4_r;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_5_r;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_6_r;
  logic   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_7_r;
  
  
  base_map_l2_r16_child_l3_child_jrdl_decode pio_decode ( .* );
    
  base_map_l2_r16_child_l3_child_jrdl_logic pio_logic ( .* );
    
endmodule

//
//---------- module base_map_l2_s8_child_jrdl_logic
//
module base_map_l2_s8_child_jrdl_logic
(
  clk,
  reset,
  d2l_l2_s8_child_base_regs_config_regs_0_w,
  d2l_l2_s8_child_base_regs_config_regs_0_we,
  d2l_l2_s8_child_base_regs_config_regs_0_re,
  d2l_l2_s8_child_base_regs_config_regs_1_w,
  d2l_l2_s8_child_base_regs_config_regs_1_we,
  d2l_l2_s8_child_base_regs_config_regs_1_re,
  d2l_l2_s8_child_base_regs_config_regs_2_w,
  d2l_l2_s8_child_base_regs_config_regs_2_we,
  d2l_l2_s8_child_base_regs_config_regs_2_re,
  d2l_l2_s8_child_base_regs_config_regs_3_w,
  d2l_l2_s8_child_base_regs_config_regs_3_we,
  d2l_l2_s8_child_base_regs_config_regs_3_re,
  d2l_l2_s8_child_base_regs_config_regs_4_w,
  d2l_l2_s8_child_base_regs_config_regs_4_we,
  d2l_l2_s8_child_base_regs_config_regs_4_re,
  d2l_l2_s8_child_base_regs_config_regs_5_w,
  d2l_l2_s8_child_base_regs_config_regs_5_we,
  d2l_l2_s8_child_base_regs_config_regs_5_re,
  d2l_l2_s8_child_base_regs_config_regs_6_w,
  d2l_l2_s8_child_base_regs_config_regs_6_we,
  d2l_l2_s8_child_base_regs_config_regs_6_re,
  d2l_l2_s8_child_base_regs_config_regs_7_w,
  d2l_l2_s8_child_base_regs_config_regs_7_we,
  d2l_l2_s8_child_base_regs_config_regs_7_re,
  d2l_l2_s8_child_base_regs_state_regs_0_w,
  d2l_l2_s8_child_base_regs_state_regs_0_we,
  d2l_l2_s8_child_base_regs_state_regs_0_re,
  d2l_l2_s8_child_base_regs_state_regs_1_w,
  d2l_l2_s8_child_base_regs_state_regs_1_we,
  d2l_l2_s8_child_base_regs_state_regs_1_re,
  d2l_l2_s8_child_base_regs_state_regs_2_w,
  d2l_l2_s8_child_base_regs_state_regs_2_we,
  d2l_l2_s8_child_base_regs_state_regs_2_re,
  d2l_l2_s8_child_base_regs_state_regs_3_w,
  d2l_l2_s8_child_base_regs_state_regs_3_we,
  d2l_l2_s8_child_base_regs_state_regs_3_re,
  d2l_l2_s8_child_base_regs_state_regs_4_w,
  d2l_l2_s8_child_base_regs_state_regs_4_we,
  d2l_l2_s8_child_base_regs_state_regs_4_re,
  d2l_l2_s8_child_base_regs_state_regs_5_w,
  d2l_l2_s8_child_base_regs_state_regs_5_we,
  d2l_l2_s8_child_base_regs_state_regs_5_re,
  d2l_l2_s8_child_base_regs_state_regs_6_w,
  d2l_l2_s8_child_base_regs_state_regs_6_we,
  d2l_l2_s8_child_base_regs_state_regs_6_re,
  d2l_l2_s8_child_base_regs_state_regs_7_w,
  d2l_l2_s8_child_base_regs_state_regs_7_we,
  d2l_l2_s8_child_base_regs_state_regs_7_re,
  h2l_l2_s8_child_base_regs_state_regs_0_lsb_field_w,
  h2l_l2_s8_child_base_regs_state_regs_1_lsb_field_w,
  h2l_l2_s8_child_base_regs_state_regs_2_lsb_field_w,
  h2l_l2_s8_child_base_regs_state_regs_3_lsb_field_w,
  h2l_l2_s8_child_base_regs_state_regs_4_lsb_field_w,
  h2l_l2_s8_child_base_regs_state_regs_5_lsb_field_w,
  h2l_l2_s8_child_base_regs_state_regs_6_lsb_field_w,
  h2l_l2_s8_child_base_regs_state_regs_7_lsb_field_w,

  l2d_l2_s8_child_base_regs_config_regs_0_r,
  l2d_l2_s8_child_base_regs_config_regs_1_r,
  l2d_l2_s8_child_base_regs_config_regs_2_r,
  l2d_l2_s8_child_base_regs_config_regs_3_r,
  l2d_l2_s8_child_base_regs_config_regs_4_r,
  l2d_l2_s8_child_base_regs_config_regs_5_r,
  l2d_l2_s8_child_base_regs_config_regs_6_r,
  l2d_l2_s8_child_base_regs_config_regs_7_r,
  l2d_l2_s8_child_base_regs_state_regs_0_r,
  l2d_l2_s8_child_base_regs_state_regs_1_r,
  l2d_l2_s8_child_base_regs_state_regs_2_r,
  l2d_l2_s8_child_base_regs_state_regs_3_r,
  l2d_l2_s8_child_base_regs_state_regs_4_r,
  l2d_l2_s8_child_base_regs_state_regs_5_r,
  l2d_l2_s8_child_base_regs_state_regs_6_r,
  l2d_l2_s8_child_base_regs_state_regs_7_r,
  l2h_l2_s8_child_base_regs_config_regs_0_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_0_msb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_1_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_1_msb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_2_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_2_msb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_3_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_3_msb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_4_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_4_msb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_5_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_5_msb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_6_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_6_msb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_7_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_7_msb_field_r );

  //------- inputs
  input    clk;
  input    reset;
  input     [31:0] d2l_l2_s8_child_base_regs_config_regs_0_w;
  input    d2l_l2_s8_child_base_regs_config_regs_0_we;
  input    d2l_l2_s8_child_base_regs_config_regs_0_re;
  input     [31:0] d2l_l2_s8_child_base_regs_config_regs_1_w;
  input    d2l_l2_s8_child_base_regs_config_regs_1_we;
  input    d2l_l2_s8_child_base_regs_config_regs_1_re;
  input     [31:0] d2l_l2_s8_child_base_regs_config_regs_2_w;
  input    d2l_l2_s8_child_base_regs_config_regs_2_we;
  input    d2l_l2_s8_child_base_regs_config_regs_2_re;
  input     [31:0] d2l_l2_s8_child_base_regs_config_regs_3_w;
  input    d2l_l2_s8_child_base_regs_config_regs_3_we;
  input    d2l_l2_s8_child_base_regs_config_regs_3_re;
  input     [31:0] d2l_l2_s8_child_base_regs_config_regs_4_w;
  input    d2l_l2_s8_child_base_regs_config_regs_4_we;
  input    d2l_l2_s8_child_base_regs_config_regs_4_re;
  input     [31:0] d2l_l2_s8_child_base_regs_config_regs_5_w;
  input    d2l_l2_s8_child_base_regs_config_regs_5_we;
  input    d2l_l2_s8_child_base_regs_config_regs_5_re;
  input     [31:0] d2l_l2_s8_child_base_regs_config_regs_6_w;
  input    d2l_l2_s8_child_base_regs_config_regs_6_we;
  input    d2l_l2_s8_child_base_regs_config_regs_6_re;
  input     [31:0] d2l_l2_s8_child_base_regs_config_regs_7_w;
  input    d2l_l2_s8_child_base_regs_config_regs_7_we;
  input    d2l_l2_s8_child_base_regs_config_regs_7_re;
  input     [31:0] d2l_l2_s8_child_base_regs_state_regs_0_w;
  input    d2l_l2_s8_child_base_regs_state_regs_0_we;
  input    d2l_l2_s8_child_base_regs_state_regs_0_re;
  input     [31:0] d2l_l2_s8_child_base_regs_state_regs_1_w;
  input    d2l_l2_s8_child_base_regs_state_regs_1_we;
  input    d2l_l2_s8_child_base_regs_state_regs_1_re;
  input     [31:0] d2l_l2_s8_child_base_regs_state_regs_2_w;
  input    d2l_l2_s8_child_base_regs_state_regs_2_we;
  input    d2l_l2_s8_child_base_regs_state_regs_2_re;
  input     [31:0] d2l_l2_s8_child_base_regs_state_regs_3_w;
  input    d2l_l2_s8_child_base_regs_state_regs_3_we;
  input    d2l_l2_s8_child_base_regs_state_regs_3_re;
  input     [31:0] d2l_l2_s8_child_base_regs_state_regs_4_w;
  input    d2l_l2_s8_child_base_regs_state_regs_4_we;
  input    d2l_l2_s8_child_base_regs_state_regs_4_re;
  input     [31:0] d2l_l2_s8_child_base_regs_state_regs_5_w;
  input    d2l_l2_s8_child_base_regs_state_regs_5_we;
  input    d2l_l2_s8_child_base_regs_state_regs_5_re;
  input     [31:0] d2l_l2_s8_child_base_regs_state_regs_6_w;
  input    d2l_l2_s8_child_base_regs_state_regs_6_we;
  input    d2l_l2_s8_child_base_regs_state_regs_6_re;
  input     [31:0] d2l_l2_s8_child_base_regs_state_regs_7_w;
  input    d2l_l2_s8_child_base_regs_state_regs_7_we;
  input    d2l_l2_s8_child_base_regs_state_regs_7_re;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_0_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_1_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_2_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_3_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_4_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_5_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_6_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_7_lsb_field_w;

  //------- outputs
  output     [31:0] l2d_l2_s8_child_base_regs_config_regs_0_r;
  output     [31:0] l2d_l2_s8_child_base_regs_config_regs_1_r;
  output     [31:0] l2d_l2_s8_child_base_regs_config_regs_2_r;
  output     [31:0] l2d_l2_s8_child_base_regs_config_regs_3_r;
  output     [31:0] l2d_l2_s8_child_base_regs_config_regs_4_r;
  output     [31:0] l2d_l2_s8_child_base_regs_config_regs_5_r;
  output     [31:0] l2d_l2_s8_child_base_regs_config_regs_6_r;
  output     [31:0] l2d_l2_s8_child_base_regs_config_regs_7_r;
  output     [31:0] l2d_l2_s8_child_base_regs_state_regs_0_r;
  output     [31:0] l2d_l2_s8_child_base_regs_state_regs_1_r;
  output     [31:0] l2d_l2_s8_child_base_regs_state_regs_2_r;
  output     [31:0] l2d_l2_s8_child_base_regs_state_regs_3_r;
  output     [31:0] l2d_l2_s8_child_base_regs_state_regs_4_r;
  output     [31:0] l2d_l2_s8_child_base_regs_state_regs_5_r;
  output     [31:0] l2d_l2_s8_child_base_regs_state_regs_6_r;
  output     [31:0] l2d_l2_s8_child_base_regs_state_regs_7_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_0_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_0_msb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_1_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_1_msb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_2_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_2_msb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_3_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_3_msb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_4_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_4_msb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_5_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_5_msb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_6_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_6_msb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_7_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_7_msb_field_r;


  //------- reg defines
  logic   [15:0] rg_l2_s8_child_base_regs_config_regs_0_lsb_field;
  logic   [15:0] reg_l2_s8_child_base_regs_config_regs_0_lsb_field_next;
  logic   [15:0] l2h_l2_s8_child_base_regs_config_regs_0_lsb_field_r;
  logic   [15:0] rg_l2_s8_child_base_regs_config_regs_0_msb_field;
  logic   [15:0] reg_l2_s8_child_base_regs_config_regs_0_msb_field_next;
  logic   [15:0] l2h_l2_s8_child_base_regs_config_regs_0_msb_field_r;
  logic   [31:0] l2d_l2_s8_child_base_regs_config_regs_0_r;
  logic   [15:0] rg_l2_s8_child_base_regs_config_regs_1_lsb_field;
  logic   [15:0] reg_l2_s8_child_base_regs_config_regs_1_lsb_field_next;
  logic   [15:0] l2h_l2_s8_child_base_regs_config_regs_1_lsb_field_r;
  logic   [15:0] rg_l2_s8_child_base_regs_config_regs_1_msb_field;
  logic   [15:0] reg_l2_s8_child_base_regs_config_regs_1_msb_field_next;
  logic   [15:0] l2h_l2_s8_child_base_regs_config_regs_1_msb_field_r;
  logic   [31:0] l2d_l2_s8_child_base_regs_config_regs_1_r;
  logic   [15:0] rg_l2_s8_child_base_regs_config_regs_2_lsb_field;
  logic   [15:0] reg_l2_s8_child_base_regs_config_regs_2_lsb_field_next;
  logic   [15:0] l2h_l2_s8_child_base_regs_config_regs_2_lsb_field_r;
  logic   [15:0] rg_l2_s8_child_base_regs_config_regs_2_msb_field;
  logic   [15:0] reg_l2_s8_child_base_regs_config_regs_2_msb_field_next;
  logic   [15:0] l2h_l2_s8_child_base_regs_config_regs_2_msb_field_r;
  logic   [31:0] l2d_l2_s8_child_base_regs_config_regs_2_r;
  logic   [15:0] rg_l2_s8_child_base_regs_config_regs_3_lsb_field;
  logic   [15:0] reg_l2_s8_child_base_regs_config_regs_3_lsb_field_next;
  logic   [15:0] l2h_l2_s8_child_base_regs_config_regs_3_lsb_field_r;
  logic   [15:0] rg_l2_s8_child_base_regs_config_regs_3_msb_field;
  logic   [15:0] reg_l2_s8_child_base_regs_config_regs_3_msb_field_next;
  logic   [15:0] l2h_l2_s8_child_base_regs_config_regs_3_msb_field_r;
  logic   [31:0] l2d_l2_s8_child_base_regs_config_regs_3_r;
  logic   [15:0] rg_l2_s8_child_base_regs_config_regs_4_lsb_field;
  logic   [15:0] reg_l2_s8_child_base_regs_config_regs_4_lsb_field_next;
  logic   [15:0] l2h_l2_s8_child_base_regs_config_regs_4_lsb_field_r;
  logic   [15:0] rg_l2_s8_child_base_regs_config_regs_4_msb_field;
  logic   [15:0] reg_l2_s8_child_base_regs_config_regs_4_msb_field_next;
  logic   [15:0] l2h_l2_s8_child_base_regs_config_regs_4_msb_field_r;
  logic   [31:0] l2d_l2_s8_child_base_regs_config_regs_4_r;
  logic   [15:0] rg_l2_s8_child_base_regs_config_regs_5_lsb_field;
  logic   [15:0] reg_l2_s8_child_base_regs_config_regs_5_lsb_field_next;
  logic   [15:0] l2h_l2_s8_child_base_regs_config_regs_5_lsb_field_r;
  logic   [15:0] rg_l2_s8_child_base_regs_config_regs_5_msb_field;
  logic   [15:0] reg_l2_s8_child_base_regs_config_regs_5_msb_field_next;
  logic   [15:0] l2h_l2_s8_child_base_regs_config_regs_5_msb_field_r;
  logic   [31:0] l2d_l2_s8_child_base_regs_config_regs_5_r;
  logic   [15:0] rg_l2_s8_child_base_regs_config_regs_6_lsb_field;
  logic   [15:0] reg_l2_s8_child_base_regs_config_regs_6_lsb_field_next;
  logic   [15:0] l2h_l2_s8_child_base_regs_config_regs_6_lsb_field_r;
  logic   [15:0] rg_l2_s8_child_base_regs_config_regs_6_msb_field;
  logic   [15:0] reg_l2_s8_child_base_regs_config_regs_6_msb_field_next;
  logic   [15:0] l2h_l2_s8_child_base_regs_config_regs_6_msb_field_r;
  logic   [31:0] l2d_l2_s8_child_base_regs_config_regs_6_r;
  logic   [15:0] rg_l2_s8_child_base_regs_config_regs_7_lsb_field;
  logic   [15:0] reg_l2_s8_child_base_regs_config_regs_7_lsb_field_next;
  logic   [15:0] l2h_l2_s8_child_base_regs_config_regs_7_lsb_field_r;
  logic   [15:0] rg_l2_s8_child_base_regs_config_regs_7_msb_field;
  logic   [15:0] reg_l2_s8_child_base_regs_config_regs_7_msb_field_next;
  logic   [15:0] l2h_l2_s8_child_base_regs_config_regs_7_msb_field_r;
  logic   [31:0] l2d_l2_s8_child_base_regs_config_regs_7_r;
  logic   [15:0] rg_l2_s8_child_base_regs_state_regs_0_lsb_field;
  logic   [31:0] l2d_l2_s8_child_base_regs_state_regs_0_r;
  logic   [15:0] rg_l2_s8_child_base_regs_state_regs_1_lsb_field;
  logic   [31:0] l2d_l2_s8_child_base_regs_state_regs_1_r;
  logic   [15:0] rg_l2_s8_child_base_regs_state_regs_2_lsb_field;
  logic   [31:0] l2d_l2_s8_child_base_regs_state_regs_2_r;
  logic   [15:0] rg_l2_s8_child_base_regs_state_regs_3_lsb_field;
  logic   [31:0] l2d_l2_s8_child_base_regs_state_regs_3_r;
  logic   [15:0] rg_l2_s8_child_base_regs_state_regs_4_lsb_field;
  logic   [31:0] l2d_l2_s8_child_base_regs_state_regs_4_r;
  logic   [15:0] rg_l2_s8_child_base_regs_state_regs_5_lsb_field;
  logic   [31:0] l2d_l2_s8_child_base_regs_state_regs_5_r;
  logic   [15:0] rg_l2_s8_child_base_regs_state_regs_6_lsb_field;
  logic   [31:0] l2d_l2_s8_child_base_regs_state_regs_6_r;
  logic   [15:0] rg_l2_s8_child_base_regs_state_regs_7_lsb_field;
  logic   [31:0] l2d_l2_s8_child_base_regs_state_regs_7_r;
  
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_6 (pio read data)
  always_comb begin
    l2d_l2_s8_child_base_regs_config_regs_6_r [15:0]  = rg_l2_s8_child_base_regs_config_regs_6_lsb_field;
    l2d_l2_s8_child_base_regs_config_regs_6_r [31:16]  = rg_l2_s8_child_base_regs_config_regs_6_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_1 (pio read data)
  always_comb begin
    l2d_l2_s8_child_base_regs_state_regs_1_r = 32'b0;
    l2d_l2_s8_child_base_regs_state_regs_1_r [15:0]  = rg_l2_s8_child_base_regs_state_regs_1_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_3 (pio read data)
  always_comb begin
    l2d_l2_s8_child_base_regs_config_regs_3_r [15:0]  = rg_l2_s8_child_base_regs_config_regs_3_lsb_field;
    l2d_l2_s8_child_base_regs_config_regs_3_r [31:16]  = rg_l2_s8_child_base_regs_config_regs_3_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_4 (pio read data)
  always_comb begin
    l2d_l2_s8_child_base_regs_state_regs_4_r = 32'b0;
    l2d_l2_s8_child_base_regs_state_regs_4_r [15:0]  = rg_l2_s8_child_base_regs_state_regs_4_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_1 (pio read data)
  always_comb begin
    l2d_l2_s8_child_base_regs_config_regs_1_r [15:0]  = rg_l2_s8_child_base_regs_config_regs_1_lsb_field;
    l2d_l2_s8_child_base_regs_config_regs_1_r [31:16]  = rg_l2_s8_child_base_regs_config_regs_1_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_6 (pio read data)
  always_comb begin
    l2d_l2_s8_child_base_regs_state_regs_6_r = 32'b0;
    l2d_l2_s8_child_base_regs_state_regs_6_r [15:0]  = rg_l2_s8_child_base_regs_state_regs_6_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_5 (pio read data)
  always_comb begin
    l2d_l2_s8_child_base_regs_config_regs_5_r [15:0]  = rg_l2_s8_child_base_regs_config_regs_5_lsb_field;
    l2d_l2_s8_child_base_regs_config_regs_5_r [31:16]  = rg_l2_s8_child_base_regs_config_regs_5_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_2 (pio read data)
  always_comb begin
    l2d_l2_s8_child_base_regs_config_regs_2_r [15:0]  = rg_l2_s8_child_base_regs_config_regs_2_lsb_field;
    l2d_l2_s8_child_base_regs_config_regs_2_r [31:16]  = rg_l2_s8_child_base_regs_config_regs_2_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_2 (pio read data)
  always_comb begin
    l2d_l2_s8_child_base_regs_state_regs_2_r = 32'b0;
    l2d_l2_s8_child_base_regs_state_regs_2_r [15:0]  = rg_l2_s8_child_base_regs_state_regs_2_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_5 (pio read data)
  always_comb begin
    l2d_l2_s8_child_base_regs_state_regs_5_r = 32'b0;
    l2d_l2_s8_child_base_regs_state_regs_5_r [15:0]  = rg_l2_s8_child_base_regs_state_regs_5_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_5
  always_comb begin
    rg_l2_s8_child_base_regs_state_regs_5_lsb_field =  h2l_l2_s8_child_base_regs_state_regs_5_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_4
  always_comb begin
    rg_l2_s8_child_base_regs_state_regs_4_lsb_field =  h2l_l2_s8_child_base_regs_state_regs_4_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_7
  always_comb begin
    rg_l2_s8_child_base_regs_state_regs_7_lsb_field =  h2l_l2_s8_child_base_regs_state_regs_7_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_6
  always_comb begin
    rg_l2_s8_child_base_regs_state_regs_6_lsb_field =  h2l_l2_s8_child_base_regs_state_regs_6_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_1
  always_comb begin
    rg_l2_s8_child_base_regs_state_regs_1_lsb_field =  h2l_l2_s8_child_base_regs_state_regs_1_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_0
  always_comb begin
    rg_l2_s8_child_base_regs_state_regs_0_lsb_field =  h2l_l2_s8_child_base_regs_state_regs_0_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_7 (pio read data)
  always_comb begin
    l2d_l2_s8_child_base_regs_config_regs_7_r [15:0]  = rg_l2_s8_child_base_regs_config_regs_7_lsb_field;
    l2d_l2_s8_child_base_regs_config_regs_7_r [31:16]  = rg_l2_s8_child_base_regs_config_regs_7_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_3
  always_comb begin
    rg_l2_s8_child_base_regs_state_regs_3_lsb_field =  h2l_l2_s8_child_base_regs_state_regs_3_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_2
  always_comb begin
    rg_l2_s8_child_base_regs_state_regs_2_lsb_field =  h2l_l2_s8_child_base_regs_state_regs_2_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_4
  always_comb begin
    reg_l2_s8_child_base_regs_config_regs_4_lsb_field_next = rg_l2_s8_child_base_regs_config_regs_4_lsb_field;
    l2h_l2_s8_child_base_regs_config_regs_4_lsb_field_r = rg_l2_s8_child_base_regs_config_regs_4_lsb_field;
    reg_l2_s8_child_base_regs_config_regs_4_msb_field_next = rg_l2_s8_child_base_regs_config_regs_4_msb_field;
    l2h_l2_s8_child_base_regs_config_regs_4_msb_field_r = rg_l2_s8_child_base_regs_config_regs_4_msb_field;
    if (d2l_l2_s8_child_base_regs_config_regs_4_we) reg_l2_s8_child_base_regs_config_regs_4_lsb_field_next = d2l_l2_s8_child_base_regs_config_regs_4_w [15:0] ;
    if (d2l_l2_s8_child_base_regs_config_regs_4_we) reg_l2_s8_child_base_regs_config_regs_4_msb_field_next = d2l_l2_s8_child_base_regs_config_regs_4_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_base_regs_config_regs_4
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_s8_child_base_regs_config_regs_4_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_base_regs_config_regs_4_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_base_regs_config_regs_4_lsb_field <= #1  reg_l2_s8_child_base_regs_config_regs_4_lsb_field_next;
      rg_l2_s8_child_base_regs_config_regs_4_msb_field <= #1  reg_l2_s8_child_base_regs_config_regs_4_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_3
  always_comb begin
    reg_l2_s8_child_base_regs_config_regs_3_lsb_field_next = rg_l2_s8_child_base_regs_config_regs_3_lsb_field;
    l2h_l2_s8_child_base_regs_config_regs_3_lsb_field_r = rg_l2_s8_child_base_regs_config_regs_3_lsb_field;
    reg_l2_s8_child_base_regs_config_regs_3_msb_field_next = rg_l2_s8_child_base_regs_config_regs_3_msb_field;
    l2h_l2_s8_child_base_regs_config_regs_3_msb_field_r = rg_l2_s8_child_base_regs_config_regs_3_msb_field;
    if (d2l_l2_s8_child_base_regs_config_regs_3_we) reg_l2_s8_child_base_regs_config_regs_3_lsb_field_next = d2l_l2_s8_child_base_regs_config_regs_3_w [15:0] ;
    if (d2l_l2_s8_child_base_regs_config_regs_3_we) reg_l2_s8_child_base_regs_config_regs_3_msb_field_next = d2l_l2_s8_child_base_regs_config_regs_3_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_base_regs_config_regs_3
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_s8_child_base_regs_config_regs_3_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_base_regs_config_regs_3_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_base_regs_config_regs_3_lsb_field <= #1  reg_l2_s8_child_base_regs_config_regs_3_lsb_field_next;
      rg_l2_s8_child_base_regs_config_regs_3_msb_field <= #1  reg_l2_s8_child_base_regs_config_regs_3_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_2
  always_comb begin
    reg_l2_s8_child_base_regs_config_regs_2_lsb_field_next = rg_l2_s8_child_base_regs_config_regs_2_lsb_field;
    l2h_l2_s8_child_base_regs_config_regs_2_lsb_field_r = rg_l2_s8_child_base_regs_config_regs_2_lsb_field;
    reg_l2_s8_child_base_regs_config_regs_2_msb_field_next = rg_l2_s8_child_base_regs_config_regs_2_msb_field;
    l2h_l2_s8_child_base_regs_config_regs_2_msb_field_r = rg_l2_s8_child_base_regs_config_regs_2_msb_field;
    if (d2l_l2_s8_child_base_regs_config_regs_2_we) reg_l2_s8_child_base_regs_config_regs_2_lsb_field_next = d2l_l2_s8_child_base_regs_config_regs_2_w [15:0] ;
    if (d2l_l2_s8_child_base_regs_config_regs_2_we) reg_l2_s8_child_base_regs_config_regs_2_msb_field_next = d2l_l2_s8_child_base_regs_config_regs_2_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_base_regs_config_regs_2
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_s8_child_base_regs_config_regs_2_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_base_regs_config_regs_2_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_base_regs_config_regs_2_lsb_field <= #1  reg_l2_s8_child_base_regs_config_regs_2_lsb_field_next;
      rg_l2_s8_child_base_regs_config_regs_2_msb_field <= #1  reg_l2_s8_child_base_regs_config_regs_2_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_3 (pio read data)
  always_comb begin
    l2d_l2_s8_child_base_regs_state_regs_3_r = 32'b0;
    l2d_l2_s8_child_base_regs_state_regs_3_r [15:0]  = rg_l2_s8_child_base_regs_state_regs_3_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_1
  always_comb begin
    reg_l2_s8_child_base_regs_config_regs_1_lsb_field_next = rg_l2_s8_child_base_regs_config_regs_1_lsb_field;
    l2h_l2_s8_child_base_regs_config_regs_1_lsb_field_r = rg_l2_s8_child_base_regs_config_regs_1_lsb_field;
    reg_l2_s8_child_base_regs_config_regs_1_msb_field_next = rg_l2_s8_child_base_regs_config_regs_1_msb_field;
    l2h_l2_s8_child_base_regs_config_regs_1_msb_field_r = rg_l2_s8_child_base_regs_config_regs_1_msb_field;
    if (d2l_l2_s8_child_base_regs_config_regs_1_we) reg_l2_s8_child_base_regs_config_regs_1_lsb_field_next = d2l_l2_s8_child_base_regs_config_regs_1_w [15:0] ;
    if (d2l_l2_s8_child_base_regs_config_regs_1_we) reg_l2_s8_child_base_regs_config_regs_1_msb_field_next = d2l_l2_s8_child_base_regs_config_regs_1_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_base_regs_config_regs_1
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_s8_child_base_regs_config_regs_1_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_base_regs_config_regs_1_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_base_regs_config_regs_1_lsb_field <= #1  reg_l2_s8_child_base_regs_config_regs_1_lsb_field_next;
      rg_l2_s8_child_base_regs_config_regs_1_msb_field <= #1  reg_l2_s8_child_base_regs_config_regs_1_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_4 (pio read data)
  always_comb begin
    l2d_l2_s8_child_base_regs_config_regs_4_r [15:0]  = rg_l2_s8_child_base_regs_config_regs_4_lsb_field;
    l2d_l2_s8_child_base_regs_config_regs_4_r [31:16]  = rg_l2_s8_child_base_regs_config_regs_4_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_0 (pio read data)
  always_comb begin
    l2d_l2_s8_child_base_regs_config_regs_0_r [15:0]  = rg_l2_s8_child_base_regs_config_regs_0_lsb_field;
    l2d_l2_s8_child_base_regs_config_regs_0_r [31:16]  = rg_l2_s8_child_base_regs_config_regs_0_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_0 (pio read data)
  always_comb begin
    l2d_l2_s8_child_base_regs_state_regs_0_r = 32'b0;
    l2d_l2_s8_child_base_regs_state_regs_0_r [15:0]  = rg_l2_s8_child_base_regs_state_regs_0_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_7
  always_comb begin
    reg_l2_s8_child_base_regs_config_regs_7_lsb_field_next = rg_l2_s8_child_base_regs_config_regs_7_lsb_field;
    l2h_l2_s8_child_base_regs_config_regs_7_lsb_field_r = rg_l2_s8_child_base_regs_config_regs_7_lsb_field;
    reg_l2_s8_child_base_regs_config_regs_7_msb_field_next = rg_l2_s8_child_base_regs_config_regs_7_msb_field;
    l2h_l2_s8_child_base_regs_config_regs_7_msb_field_r = rg_l2_s8_child_base_regs_config_regs_7_msb_field;
    if (d2l_l2_s8_child_base_regs_config_regs_7_we) reg_l2_s8_child_base_regs_config_regs_7_lsb_field_next = d2l_l2_s8_child_base_regs_config_regs_7_w [15:0] ;
    if (d2l_l2_s8_child_base_regs_config_regs_7_we) reg_l2_s8_child_base_regs_config_regs_7_msb_field_next = d2l_l2_s8_child_base_regs_config_regs_7_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_base_regs_config_regs_7
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_s8_child_base_regs_config_regs_7_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_base_regs_config_regs_7_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_base_regs_config_regs_7_lsb_field <= #1  reg_l2_s8_child_base_regs_config_regs_7_lsb_field_next;
      rg_l2_s8_child_base_regs_config_regs_7_msb_field <= #1  reg_l2_s8_child_base_regs_config_regs_7_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_6
  always_comb begin
    reg_l2_s8_child_base_regs_config_regs_6_lsb_field_next = rg_l2_s8_child_base_regs_config_regs_6_lsb_field;
    l2h_l2_s8_child_base_regs_config_regs_6_lsb_field_r = rg_l2_s8_child_base_regs_config_regs_6_lsb_field;
    reg_l2_s8_child_base_regs_config_regs_6_msb_field_next = rg_l2_s8_child_base_regs_config_regs_6_msb_field;
    l2h_l2_s8_child_base_regs_config_regs_6_msb_field_r = rg_l2_s8_child_base_regs_config_regs_6_msb_field;
    if (d2l_l2_s8_child_base_regs_config_regs_6_we) reg_l2_s8_child_base_regs_config_regs_6_lsb_field_next = d2l_l2_s8_child_base_regs_config_regs_6_w [15:0] ;
    if (d2l_l2_s8_child_base_regs_config_regs_6_we) reg_l2_s8_child_base_regs_config_regs_6_msb_field_next = d2l_l2_s8_child_base_regs_config_regs_6_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_base_regs_config_regs_6
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_s8_child_base_regs_config_regs_6_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_base_regs_config_regs_6_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_base_regs_config_regs_6_lsb_field <= #1  reg_l2_s8_child_base_regs_config_regs_6_lsb_field_next;
      rg_l2_s8_child_base_regs_config_regs_6_msb_field <= #1  reg_l2_s8_child_base_regs_config_regs_6_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_7 (pio read data)
  always_comb begin
    l2d_l2_s8_child_base_regs_state_regs_7_r = 32'b0;
    l2d_l2_s8_child_base_regs_state_regs_7_r [15:0]  = rg_l2_s8_child_base_regs_state_regs_7_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_5
  always_comb begin
    reg_l2_s8_child_base_regs_config_regs_5_lsb_field_next = rg_l2_s8_child_base_regs_config_regs_5_lsb_field;
    l2h_l2_s8_child_base_regs_config_regs_5_lsb_field_r = rg_l2_s8_child_base_regs_config_regs_5_lsb_field;
    reg_l2_s8_child_base_regs_config_regs_5_msb_field_next = rg_l2_s8_child_base_regs_config_regs_5_msb_field;
    l2h_l2_s8_child_base_regs_config_regs_5_msb_field_r = rg_l2_s8_child_base_regs_config_regs_5_msb_field;
    if (d2l_l2_s8_child_base_regs_config_regs_5_we) reg_l2_s8_child_base_regs_config_regs_5_lsb_field_next = d2l_l2_s8_child_base_regs_config_regs_5_w [15:0] ;
    if (d2l_l2_s8_child_base_regs_config_regs_5_we) reg_l2_s8_child_base_regs_config_regs_5_msb_field_next = d2l_l2_s8_child_base_regs_config_regs_5_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_base_regs_config_regs_5
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_s8_child_base_regs_config_regs_5_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_base_regs_config_regs_5_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_base_regs_config_regs_5_lsb_field <= #1  reg_l2_s8_child_base_regs_config_regs_5_lsb_field_next;
      rg_l2_s8_child_base_regs_config_regs_5_msb_field <= #1  reg_l2_s8_child_base_regs_config_regs_5_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_0
  always_comb begin
    reg_l2_s8_child_base_regs_config_regs_0_lsb_field_next = rg_l2_s8_child_base_regs_config_regs_0_lsb_field;
    l2h_l2_s8_child_base_regs_config_regs_0_lsb_field_r = rg_l2_s8_child_base_regs_config_regs_0_lsb_field;
    reg_l2_s8_child_base_regs_config_regs_0_msb_field_next = rg_l2_s8_child_base_regs_config_regs_0_msb_field;
    l2h_l2_s8_child_base_regs_config_regs_0_msb_field_r = rg_l2_s8_child_base_regs_config_regs_0_msb_field;
    if (d2l_l2_s8_child_base_regs_config_regs_0_we) reg_l2_s8_child_base_regs_config_regs_0_lsb_field_next = d2l_l2_s8_child_base_regs_config_regs_0_w [15:0] ;
    if (d2l_l2_s8_child_base_regs_config_regs_0_we) reg_l2_s8_child_base_regs_config_regs_0_msb_field_next = d2l_l2_s8_child_base_regs_config_regs_0_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_base_regs_config_regs_0
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_s8_child_base_regs_config_regs_0_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_base_regs_config_regs_0_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_base_regs_config_regs_0_lsb_field <= #1  reg_l2_s8_child_base_regs_config_regs_0_lsb_field_next;
      rg_l2_s8_child_base_regs_config_regs_0_msb_field <= #1  reg_l2_s8_child_base_regs_config_regs_0_msb_field_next;
    end
  end
  
endmodule

//
//---------- module base_map_l2_s8_child_jrdl_decode
//
module base_map_l2_s8_child_jrdl_decode
(
  clk,
  reset,
  d2s_l2_s8_child_cmd_valid,
  d2s_l2_s8_child_cmd_data,
  l2d_l2_s8_child_base_regs_config_regs_0_r,
  l2d_l2_s8_child_base_regs_config_regs_1_r,
  l2d_l2_s8_child_base_regs_config_regs_2_r,
  l2d_l2_s8_child_base_regs_config_regs_3_r,
  l2d_l2_s8_child_base_regs_config_regs_4_r,
  l2d_l2_s8_child_base_regs_config_regs_5_r,
  l2d_l2_s8_child_base_regs_config_regs_6_r,
  l2d_l2_s8_child_base_regs_config_regs_7_r,
  l2d_l2_s8_child_base_regs_state_regs_0_r,
  l2d_l2_s8_child_base_regs_state_regs_1_r,
  l2d_l2_s8_child_base_regs_state_regs_2_r,
  l2d_l2_s8_child_base_regs_state_regs_3_r,
  l2d_l2_s8_child_base_regs_state_regs_4_r,
  l2d_l2_s8_child_base_regs_state_regs_5_r,
  l2d_l2_s8_child_base_regs_state_regs_6_r,
  l2d_l2_s8_child_base_regs_state_regs_7_r,
  h2d_l2_s8_child_ext_base_regs_r,
  h2d_l2_s8_child_ext_base_regs_ack,
  h2d_l2_s8_child_ext_base_regs_nack,
  s2d_l2_s8_child_l3_child_res_valid,
  s2d_l2_s8_child_l3_child_res_data,

  s2d_l2_s8_child_res_valid,
  s2d_l2_s8_child_res_data,
  d2l_l2_s8_child_base_regs_config_regs_0_w,
  d2l_l2_s8_child_base_regs_config_regs_0_we,
  d2l_l2_s8_child_base_regs_config_regs_0_re,
  d2l_l2_s8_child_base_regs_config_regs_1_w,
  d2l_l2_s8_child_base_regs_config_regs_1_we,
  d2l_l2_s8_child_base_regs_config_regs_1_re,
  d2l_l2_s8_child_base_regs_config_regs_2_w,
  d2l_l2_s8_child_base_regs_config_regs_2_we,
  d2l_l2_s8_child_base_regs_config_regs_2_re,
  d2l_l2_s8_child_base_regs_config_regs_3_w,
  d2l_l2_s8_child_base_regs_config_regs_3_we,
  d2l_l2_s8_child_base_regs_config_regs_3_re,
  d2l_l2_s8_child_base_regs_config_regs_4_w,
  d2l_l2_s8_child_base_regs_config_regs_4_we,
  d2l_l2_s8_child_base_regs_config_regs_4_re,
  d2l_l2_s8_child_base_regs_config_regs_5_w,
  d2l_l2_s8_child_base_regs_config_regs_5_we,
  d2l_l2_s8_child_base_regs_config_regs_5_re,
  d2l_l2_s8_child_base_regs_config_regs_6_w,
  d2l_l2_s8_child_base_regs_config_regs_6_we,
  d2l_l2_s8_child_base_regs_config_regs_6_re,
  d2l_l2_s8_child_base_regs_config_regs_7_w,
  d2l_l2_s8_child_base_regs_config_regs_7_we,
  d2l_l2_s8_child_base_regs_config_regs_7_re,
  d2l_l2_s8_child_base_regs_state_regs_0_w,
  d2l_l2_s8_child_base_regs_state_regs_0_we,
  d2l_l2_s8_child_base_regs_state_regs_0_re,
  d2l_l2_s8_child_base_regs_state_regs_1_w,
  d2l_l2_s8_child_base_regs_state_regs_1_we,
  d2l_l2_s8_child_base_regs_state_regs_1_re,
  d2l_l2_s8_child_base_regs_state_regs_2_w,
  d2l_l2_s8_child_base_regs_state_regs_2_we,
  d2l_l2_s8_child_base_regs_state_regs_2_re,
  d2l_l2_s8_child_base_regs_state_regs_3_w,
  d2l_l2_s8_child_base_regs_state_regs_3_we,
  d2l_l2_s8_child_base_regs_state_regs_3_re,
  d2l_l2_s8_child_base_regs_state_regs_4_w,
  d2l_l2_s8_child_base_regs_state_regs_4_we,
  d2l_l2_s8_child_base_regs_state_regs_4_re,
  d2l_l2_s8_child_base_regs_state_regs_5_w,
  d2l_l2_s8_child_base_regs_state_regs_5_we,
  d2l_l2_s8_child_base_regs_state_regs_5_re,
  d2l_l2_s8_child_base_regs_state_regs_6_w,
  d2l_l2_s8_child_base_regs_state_regs_6_we,
  d2l_l2_s8_child_base_regs_state_regs_6_re,
  d2l_l2_s8_child_base_regs_state_regs_7_w,
  d2l_l2_s8_child_base_regs_state_regs_7_we,
  d2l_l2_s8_child_base_regs_state_regs_7_re,
  d2h_l2_s8_child_ext_base_regs_w,
  d2h_l2_s8_child_ext_base_regs_we,
  d2h_l2_s8_child_ext_base_regs_re,
  d2h_l2_s8_child_ext_base_regs_addr,
  d2s_l2_s8_child_l3_child_cmd_valid,
  d2s_l2_s8_child_l3_child_cmd_data );

  //------- inputs
  input    clk;
  input    reset;
  input    d2s_l2_s8_child_cmd_valid;
  input     [7:0] d2s_l2_s8_child_cmd_data;
  input     [31:0] l2d_l2_s8_child_base_regs_config_regs_0_r;
  input     [31:0] l2d_l2_s8_child_base_regs_config_regs_1_r;
  input     [31:0] l2d_l2_s8_child_base_regs_config_regs_2_r;
  input     [31:0] l2d_l2_s8_child_base_regs_config_regs_3_r;
  input     [31:0] l2d_l2_s8_child_base_regs_config_regs_4_r;
  input     [31:0] l2d_l2_s8_child_base_regs_config_regs_5_r;
  input     [31:0] l2d_l2_s8_child_base_regs_config_regs_6_r;
  input     [31:0] l2d_l2_s8_child_base_regs_config_regs_7_r;
  input     [31:0] l2d_l2_s8_child_base_regs_state_regs_0_r;
  input     [31:0] l2d_l2_s8_child_base_regs_state_regs_1_r;
  input     [31:0] l2d_l2_s8_child_base_regs_state_regs_2_r;
  input     [31:0] l2d_l2_s8_child_base_regs_state_regs_3_r;
  input     [31:0] l2d_l2_s8_child_base_regs_state_regs_4_r;
  input     [31:0] l2d_l2_s8_child_base_regs_state_regs_5_r;
  input     [31:0] l2d_l2_s8_child_base_regs_state_regs_6_r;
  input     [31:0] l2d_l2_s8_child_base_regs_state_regs_7_r;
  input     [31:0] h2d_l2_s8_child_ext_base_regs_r;
  input    h2d_l2_s8_child_ext_base_regs_ack;
  input    h2d_l2_s8_child_ext_base_regs_nack;
  input    s2d_l2_s8_child_l3_child_res_valid;
  input     [7:0] s2d_l2_s8_child_l3_child_res_data;

  //------- outputs
  output    s2d_l2_s8_child_res_valid;
  output     [7:0] s2d_l2_s8_child_res_data;
  output     [31:0] d2l_l2_s8_child_base_regs_config_regs_0_w;
  output    d2l_l2_s8_child_base_regs_config_regs_0_we;
  output    d2l_l2_s8_child_base_regs_config_regs_0_re;
  output     [31:0] d2l_l2_s8_child_base_regs_config_regs_1_w;
  output    d2l_l2_s8_child_base_regs_config_regs_1_we;
  output    d2l_l2_s8_child_base_regs_config_regs_1_re;
  output     [31:0] d2l_l2_s8_child_base_regs_config_regs_2_w;
  output    d2l_l2_s8_child_base_regs_config_regs_2_we;
  output    d2l_l2_s8_child_base_regs_config_regs_2_re;
  output     [31:0] d2l_l2_s8_child_base_regs_config_regs_3_w;
  output    d2l_l2_s8_child_base_regs_config_regs_3_we;
  output    d2l_l2_s8_child_base_regs_config_regs_3_re;
  output     [31:0] d2l_l2_s8_child_base_regs_config_regs_4_w;
  output    d2l_l2_s8_child_base_regs_config_regs_4_we;
  output    d2l_l2_s8_child_base_regs_config_regs_4_re;
  output     [31:0] d2l_l2_s8_child_base_regs_config_regs_5_w;
  output    d2l_l2_s8_child_base_regs_config_regs_5_we;
  output    d2l_l2_s8_child_base_regs_config_regs_5_re;
  output     [31:0] d2l_l2_s8_child_base_regs_config_regs_6_w;
  output    d2l_l2_s8_child_base_regs_config_regs_6_we;
  output    d2l_l2_s8_child_base_regs_config_regs_6_re;
  output     [31:0] d2l_l2_s8_child_base_regs_config_regs_7_w;
  output    d2l_l2_s8_child_base_regs_config_regs_7_we;
  output    d2l_l2_s8_child_base_regs_config_regs_7_re;
  output     [31:0] d2l_l2_s8_child_base_regs_state_regs_0_w;
  output    d2l_l2_s8_child_base_regs_state_regs_0_we;
  output    d2l_l2_s8_child_base_regs_state_regs_0_re;
  output     [31:0] d2l_l2_s8_child_base_regs_state_regs_1_w;
  output    d2l_l2_s8_child_base_regs_state_regs_1_we;
  output    d2l_l2_s8_child_base_regs_state_regs_1_re;
  output     [31:0] d2l_l2_s8_child_base_regs_state_regs_2_w;
  output    d2l_l2_s8_child_base_regs_state_regs_2_we;
  output    d2l_l2_s8_child_base_regs_state_regs_2_re;
  output     [31:0] d2l_l2_s8_child_base_regs_state_regs_3_w;
  output    d2l_l2_s8_child_base_regs_state_regs_3_we;
  output    d2l_l2_s8_child_base_regs_state_regs_3_re;
  output     [31:0] d2l_l2_s8_child_base_regs_state_regs_4_w;
  output    d2l_l2_s8_child_base_regs_state_regs_4_we;
  output    d2l_l2_s8_child_base_regs_state_regs_4_re;
  output     [31:0] d2l_l2_s8_child_base_regs_state_regs_5_w;
  output    d2l_l2_s8_child_base_regs_state_regs_5_we;
  output    d2l_l2_s8_child_base_regs_state_regs_5_re;
  output     [31:0] d2l_l2_s8_child_base_regs_state_regs_6_w;
  output    d2l_l2_s8_child_base_regs_state_regs_6_we;
  output    d2l_l2_s8_child_base_regs_state_regs_6_re;
  output     [31:0] d2l_l2_s8_child_base_regs_state_regs_7_w;
  output    d2l_l2_s8_child_base_regs_state_regs_7_we;
  output    d2l_l2_s8_child_base_regs_state_regs_7_re;
  output     [31:0] d2h_l2_s8_child_ext_base_regs_w;
  output    d2h_l2_s8_child_ext_base_regs_we;
  output    d2h_l2_s8_child_ext_base_regs_re;
  output     [8:2] d2h_l2_s8_child_ext_base_regs_addr;
  output    d2s_l2_s8_child_l3_child_cmd_valid;
  output     [7:0] d2s_l2_s8_child_l3_child_cmd_data;


  //------- wire defines
  logic   [31:0] h2d_l2_s8_child_ext_base_regs_r_ex;
  logic  h2d_l2_s8_child_ext_base_regs_ack_ex;
  logic  h2d_l2_s8_child_ext_base_regs_nack_ex;
  logic   [31:0] h2d_l2_s8_child_l3_child_r_ex;
  logic  d2s_l2_s8_child_l3_child_cmd_valid;
  logic   [7:0] d2s_l2_s8_child_l3_child_cmd_data;
  logic  s8_l2_s8_child_l3_child_resValid_dly0;
  logic   [7:0] s8_l2_s8_child_l3_child_resData_dly0;
  logic   [13:2] pio_dec_address;
  logic   [31:0] pio_dec_write_data;
  logic  pio_dec_read;
  logic  pio_dec_write;
  
  //------- reg defines
  logic   [31:0] d2l_l2_s8_child_base_regs_config_regs_0_w;
  logic  d2l_l2_s8_child_base_regs_config_regs_0_we;
  logic  d2l_l2_s8_child_base_regs_config_regs_0_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_config_regs_1_w;
  logic  d2l_l2_s8_child_base_regs_config_regs_1_we;
  logic  d2l_l2_s8_child_base_regs_config_regs_1_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_config_regs_2_w;
  logic  d2l_l2_s8_child_base_regs_config_regs_2_we;
  logic  d2l_l2_s8_child_base_regs_config_regs_2_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_config_regs_3_w;
  logic  d2l_l2_s8_child_base_regs_config_regs_3_we;
  logic  d2l_l2_s8_child_base_regs_config_regs_3_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_config_regs_4_w;
  logic  d2l_l2_s8_child_base_regs_config_regs_4_we;
  logic  d2l_l2_s8_child_base_regs_config_regs_4_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_config_regs_5_w;
  logic  d2l_l2_s8_child_base_regs_config_regs_5_we;
  logic  d2l_l2_s8_child_base_regs_config_regs_5_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_config_regs_6_w;
  logic  d2l_l2_s8_child_base_regs_config_regs_6_we;
  logic  d2l_l2_s8_child_base_regs_config_regs_6_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_config_regs_7_w;
  logic  d2l_l2_s8_child_base_regs_config_regs_7_we;
  logic  d2l_l2_s8_child_base_regs_config_regs_7_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_state_regs_0_w;
  logic  d2l_l2_s8_child_base_regs_state_regs_0_we;
  logic  d2l_l2_s8_child_base_regs_state_regs_0_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_state_regs_1_w;
  logic  d2l_l2_s8_child_base_regs_state_regs_1_we;
  logic  d2l_l2_s8_child_base_regs_state_regs_1_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_state_regs_2_w;
  logic  d2l_l2_s8_child_base_regs_state_regs_2_we;
  logic  d2l_l2_s8_child_base_regs_state_regs_2_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_state_regs_3_w;
  logic  d2l_l2_s8_child_base_regs_state_regs_3_we;
  logic  d2l_l2_s8_child_base_regs_state_regs_3_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_state_regs_4_w;
  logic  d2l_l2_s8_child_base_regs_state_regs_4_we;
  logic  d2l_l2_s8_child_base_regs_state_regs_4_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_state_regs_5_w;
  logic  d2l_l2_s8_child_base_regs_state_regs_5_we;
  logic  d2l_l2_s8_child_base_regs_state_regs_5_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_state_regs_6_w;
  logic  d2l_l2_s8_child_base_regs_state_regs_6_we;
  logic  d2l_l2_s8_child_base_regs_state_regs_6_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_state_regs_7_w;
  logic  d2l_l2_s8_child_base_regs_state_regs_7_we;
  logic  d2l_l2_s8_child_base_regs_state_regs_7_re;
  logic   [31:0] d2h_l2_s8_child_ext_base_regs_w_ex;
  logic  d2h_l2_s8_child_ext_base_regs_we_ex;
  logic  d2h_l2_s8_child_ext_base_regs_re_ex;
  logic   [31:0] d2h_l2_s8_child_ext_base_regs_w_next;
  logic  d2h_l2_s8_child_ext_base_regs_we_next;
  logic  d2h_l2_s8_child_ext_base_regs_re_next;
  logic   [8:2] d2h_l2_s8_child_ext_base_regs_addr_ex;
  logic   [8:2] d2h_l2_s8_child_ext_base_regs_addr_next;
  logic   [31:0] d2h_l2_s8_child_l3_child_w_ex;
  logic  d2h_l2_s8_child_l3_child_we_ex;
  logic  d2h_l2_s8_child_l3_child_re_ex;
  logic   [31:0] d2h_l2_s8_child_l3_child_w_next;
  logic  d2h_l2_s8_child_l3_child_we_next;
  logic  d2h_l2_s8_child_l3_child_re_next;
  logic   [11:2] d2h_l2_s8_child_l3_child_addr_ex;
  logic   [11:2] d2h_l2_s8_child_l3_child_addr_next;
  logic  h2d_l2_s8_child_l3_child_ack_ex;
  logic  h2d_l2_s8_child_l3_child_nack_ex;
  logic   [2:0] s8_l2_s8_child_l3_child_state;
  logic   [2:0] s8_l2_s8_child_l3_child_state_next;
  logic  s8_l2_s8_child_l3_child_cmdValid_dly0;
  logic   [7:0] s8_l2_s8_child_l3_child_cmdData_dly0;
  logic  s8_l2_s8_child_l3_child_cmdValid_dly1;
  logic   [7:0] s8_l2_s8_child_l3_child_cmdData_dly1;
  logic  s8_l2_s8_child_l3_child_resValid_dly1;
  logic   [7:0] s8_l2_s8_child_l3_child_resData_dly1;
  logic   [31:0] s8_l2_s8_child_l3_child_rdata_accum;
  logic   [31:0] s8_l2_s8_child_l3_child_rdata_accum_next;
  logic  h2d_l2_s8_child_l3_child_nack_early;
  logic  h2d_l2_s8_child_l3_child_nack_early_next;
  logic  s8_l2_s8_child_l3_child_addr_cnt;
  logic  s8_l2_s8_child_l3_child_addr_cnt_next;
  logic   [1:0] s8_l2_s8_child_l3_child_data_cnt;
  logic   [1:0] s8_l2_s8_child_l3_child_data_cnt_next;
  logic   [2:0] s8_state;
  logic   [2:0] s8_state_next;
  logic  s2d_l2_s8_child_res_valid;
  logic   [7:0] s2d_l2_s8_child_res_data;
  logic   [13:2] s8_addr_accum;
  logic   [13:2] s8_addr_accum_next;
  logic   [31:0] s8_wdata_accum;
  logic   [31:0] s8_wdata_accum_next;
  logic  s8_wr_state_capture;
  logic  s8_wr_state_capture_next;
  logic   [31:0] s8_rdata_capture;
  logic   [31:0] s8_rdata_capture_next;
  logic  s8_addr_cnt;
  logic  s8_addr_cnt_next;
  logic   [1:0] s8_data_cnt;
  logic   [1:0] s8_data_cnt_next;
  logic  s8_pio_dec_read;
  logic  s8_pio_dec_write;
  logic  pio_write_active;
  logic  pio_read_active;
  logic   [13:2] pio_dec_address_d1;
  logic   [31:0] pio_dec_write_data_d1;
  logic   [31:0] dec_pio_read_data;
  logic   [31:0] dec_pio_read_data_d1;
  logic  dec_pio_ack;
  logic  dec_pio_nack;
  logic  dec_pio_ack_next;
  logic  dec_pio_nack_next;
  logic  pio_internal_ack;
  logic  pio_internal_nack;
  logic  pio_external_ack;
  logic  pio_external_nack;
  logic  pio_external_ack_next;
  logic  pio_external_nack_next;
  logic  pio_no_acks;
  logic  pio_activate_write;
  logic  pio_activate_read;
  logic   [31:0] dec_pio_read_data_next;
  logic  external_transaction_active;
  
  
  //------- assigns
  assign  d2h_l2_s8_child_ext_base_regs_we = d2h_l2_s8_child_ext_base_regs_we_ex;
  assign  d2h_l2_s8_child_ext_base_regs_w = d2h_l2_s8_child_ext_base_regs_w_ex;
  assign  d2h_l2_s8_child_ext_base_regs_re = d2h_l2_s8_child_ext_base_regs_re_ex;
  assign  h2d_l2_s8_child_ext_base_regs_r_ex = h2d_l2_s8_child_ext_base_regs_r;
  assign  h2d_l2_s8_child_ext_base_regs_ack_ex = h2d_l2_s8_child_ext_base_regs_ack;
  assign  h2d_l2_s8_child_ext_base_regs_nack_ex = h2d_l2_s8_child_ext_base_regs_nack;
  assign  d2h_l2_s8_child_ext_base_regs_addr = d2h_l2_s8_child_ext_base_regs_addr_ex;
  assign  d2s_l2_s8_child_l3_child_cmd_valid = s8_l2_s8_child_l3_child_cmdValid_dly1;
  assign  d2s_l2_s8_child_l3_child_cmd_data = s8_l2_s8_child_l3_child_cmdData_dly1;
  assign  s8_l2_s8_child_l3_child_resValid_dly0 = s2d_l2_s8_child_l3_child_res_valid;
  assign  s8_l2_s8_child_l3_child_resData_dly0 = s2d_l2_s8_child_l3_child_res_data;
  assign  h2d_l2_s8_child_l3_child_r_ex = s8_l2_s8_child_l3_child_rdata_accum;
  assign  pio_dec_address = s8_addr_accum;
  assign  pio_dec_write_data = s8_wdata_accum;
  assign  pio_dec_read = s8_pio_dec_read;
  assign  pio_dec_write = s8_pio_dec_write;
  
  //------- combinatorial assigns for pio read data
  always_comb begin
    dec_pio_read_data = dec_pio_read_data_d1;
  end
  
  //------- reg assigns for pio read data
  always_ff @ (posedge clk) begin
    if (reset) begin
      dec_pio_read_data_d1 <= #1  32'b0;
    end
    else begin
      dec_pio_read_data_d1 <= #1 dec_pio_read_data_next;
    end
  end
  
  //------- combinatorial assigns for serial8 i/f
  always_comb begin
    s8_state_next = s8_state;
    s2d_l2_s8_child_res_valid =  1'b0;
    s2d_l2_s8_child_res_data =  8'b0;
    s8_pio_dec_write =  1'b0;
    s8_pio_dec_read =  1'b0;
    s8_wr_state_capture_next = s8_wr_state_capture;
    s8_addr_accum_next = s8_addr_accum;
    s8_wdata_accum_next = s8_wdata_accum;
    s8_rdata_capture_next = s8_rdata_capture;
    s8_addr_cnt_next = 1'b0;
    s8_data_cnt_next = 2'b0;
    case (s8_state)
      3'h0: begin // IDLE
          s8_wr_state_capture_next = 1'b0;
          s8_addr_accum_next = 12'b0;
          s8_wdata_accum_next = 32'b0;
          if (d2s_l2_s8_child_cmd_valid) begin
            s8_wr_state_capture_next = d2s_l2_s8_child_cmd_data[7];
            if (d2s_l2_s8_child_cmd_data[6:4] != 3'd2) s8_state_next = 3'h5;
            else s8_state_next = 3'h1;
          end
        end
      3'h1: begin // CMD_ADDR
          s8_addr_cnt_next = s8_addr_cnt;
          if (d2s_l2_s8_child_cmd_valid) begin
            s8_addr_cnt_next = s8_addr_cnt + 1'b1;
            if (s8_addr_cnt == 1'd0)
              s8_addr_accum_next [9:2]  = d2s_l2_s8_child_cmd_data [7:0] ;
            else if (s8_addr_cnt == 1'd1)
              s8_addr_accum_next [13:10]  = d2s_l2_s8_child_cmd_data [3:0] ;
            if (s8_addr_cnt == 1'd1) begin
              if (s8_wr_state_capture) s8_state_next = 3'h2;
              else s8_state_next = 3'h3;
            end
          end
        end
      3'h2: begin // CMD_DATA
          s8_data_cnt_next = s8_data_cnt;
          if (d2s_l2_s8_child_cmd_valid) begin
            s8_data_cnt_next = s8_data_cnt + 2'b1;
            if (s8_data_cnt == 2'd0)
              s8_wdata_accum_next [7:0]  = d2s_l2_s8_child_cmd_data;
            else if (s8_data_cnt == 2'd1)
              s8_wdata_accum_next [15:8]  = d2s_l2_s8_child_cmd_data;
            else if (s8_data_cnt == 2'd2)
              s8_wdata_accum_next [23:16]  = d2s_l2_s8_child_cmd_data;
            else if (s8_data_cnt == 2'd3)
              s8_wdata_accum_next [31:24]  = d2s_l2_s8_child_cmd_data;
            if (s8_data_cnt == 2'b11)
              s8_state_next = 3'h3;
          end
        end
      3'h3: begin  // RES_WAIT
          s8_pio_dec_write = s8_wr_state_capture;
          s8_pio_dec_read = ~s8_wr_state_capture;
          if (dec_pio_ack | dec_pio_nack) begin
            s2d_l2_s8_child_res_valid =  1'b1;
            s8_rdata_capture_next = dec_pio_read_data;
            s2d_l2_s8_child_res_data[7] = dec_pio_nack;
            if (~s8_wr_state_capture) s8_state_next = 3'h4;
            else s8_state_next = 3'h0;
          end
        end
      3'h4: begin  // RES_READ
          s2d_l2_s8_child_res_valid =  1'b1;
          s8_data_cnt_next = s8_data_cnt + 2'b1;
          if (s8_data_cnt == 2'd0)
            s2d_l2_s8_child_res_data = s8_rdata_capture [7:0] ;
          else if (s8_data_cnt == 2'd1)
            s2d_l2_s8_child_res_data = s8_rdata_capture [15:8] ;
          else if (s8_data_cnt == 2'd2)
            s2d_l2_s8_child_res_data = s8_rdata_capture [23:16] ;
          else if (s8_data_cnt == 2'd3)
            s2d_l2_s8_child_res_data = s8_rdata_capture [31:24] ;
          if (s8_data_cnt == 2'b11) s8_state_next = 3'h0;
        end
      3'h5: begin  // BAD_CMD
          if (~d2s_l2_s8_child_cmd_valid) begin
            s2d_l2_s8_child_res_valid =  1'b1;
            s2d_l2_s8_child_res_data[7] = 1'b1;
          end
        end
      default:
        s8_state_next = 3'h0;
    endcase
  end
  
  //------- reg assigns for serial8 i/f
  always_ff @ (posedge clk) begin
    if (reset) begin
      s8_state <= #1  3'b0;
      s8_addr_cnt <= #1  1'b0;
      s8_data_cnt <= #1  2'b0;
    end
    else begin
      s8_state <= #1  s8_state_next;
      s8_addr_cnt <= #1  s8_addr_cnt_next;
      s8_data_cnt <= #1  s8_data_cnt_next;
    end
    s8_addr_accum <= #1  s8_addr_accum_next;
    s8_wdata_accum <= #1  s8_wdata_accum_next;
    s8_wr_state_capture <= #1  s8_wr_state_capture_next;
    s8_rdata_capture <= #1  s8_rdata_capture_next;
  end
  
  //------- reg assigns for pio i/f
  always_ff @ (posedge clk) begin
    if (reset) begin
      pio_write_active <= #1  1'b0;
      pio_read_active <= #1  1'b0;
      pio_dec_address_d1 <= #1  12'b0;
      pio_dec_write_data_d1 <= #1  32'b0;
    end
    else begin
      pio_write_active <= #1  pio_write_active ? pio_no_acks : pio_activate_write;
      pio_read_active <= #1  pio_read_active ? pio_no_acks : pio_activate_read;
      pio_dec_address_d1 <= #1   pio_dec_address;
      pio_dec_write_data_d1 <= #1  pio_dec_write_data;
    end
  end
  
  //------- reg assigns for external i/f
  always_ff @ (posedge clk) begin
    if (reset) begin
      d2h_l2_s8_child_ext_base_regs_we_ex <= #1  1'b0;
      d2h_l2_s8_child_ext_base_regs_re_ex <= #1  1'b0;
      d2h_l2_s8_child_l3_child_we_ex <= #1  1'b0;
      d2h_l2_s8_child_l3_child_re_ex <= #1  1'b0;
    end
    else begin
      d2h_l2_s8_child_ext_base_regs_we_ex <= #1  d2h_l2_s8_child_ext_base_regs_we_next & ~h2d_l2_s8_child_ext_base_regs_ack_ex & ~h2d_l2_s8_child_ext_base_regs_nack_ex;
      d2h_l2_s8_child_ext_base_regs_re_ex <= #1  d2h_l2_s8_child_ext_base_regs_re_next & ~h2d_l2_s8_child_ext_base_regs_ack_ex & ~h2d_l2_s8_child_ext_base_regs_nack_ex;
      d2h_l2_s8_child_l3_child_we_ex <= #1  d2h_l2_s8_child_l3_child_we_next & ~h2d_l2_s8_child_l3_child_ack_ex & ~h2d_l2_s8_child_l3_child_nack_ex;
      d2h_l2_s8_child_l3_child_re_ex <= #1  d2h_l2_s8_child_l3_child_re_next & ~h2d_l2_s8_child_l3_child_ack_ex & ~h2d_l2_s8_child_l3_child_nack_ex;
    end
    d2h_l2_s8_child_ext_base_regs_w_ex <= #1  d2h_l2_s8_child_ext_base_regs_w_next;
    d2h_l2_s8_child_ext_base_regs_addr_ex <= #1  d2h_l2_s8_child_ext_base_regs_addr_next;
    d2h_l2_s8_child_l3_child_w_ex <= #1  d2h_l2_s8_child_l3_child_w_next;
    d2h_l2_s8_child_l3_child_addr_ex <= #1  d2h_l2_s8_child_l3_child_addr_next;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child serial8 i/f
  always_comb begin
    s8_l2_s8_child_l3_child_state_next = s8_l2_s8_child_l3_child_state;
    s8_l2_s8_child_l3_child_cmdValid_dly0 =  1'b0;
    s8_l2_s8_child_l3_child_cmdData_dly0 =  8'b0;
    h2d_l2_s8_child_l3_child_ack_ex =  1'b0;
    h2d_l2_s8_child_l3_child_nack_ex =  1'b0;
    h2d_l2_s8_child_l3_child_nack_early_next = h2d_l2_s8_child_l3_child_nack_early;
    s8_l2_s8_child_l3_child_rdata_accum_next = s8_l2_s8_child_l3_child_rdata_accum;
    s8_l2_s8_child_l3_child_addr_cnt_next = 1'b0;
    s8_l2_s8_child_l3_child_data_cnt_next = 2'b0;
    case (s8_l2_s8_child_l3_child_state)
      3'h0: begin // IDLE
          h2d_l2_s8_child_l3_child_nack_early_next = 1'b0;
          s8_l2_s8_child_l3_child_rdata_accum_next = 32'b0;
          if (d2h_l2_s8_child_l3_child_re_ex | d2h_l2_s8_child_l3_child_we_ex) begin
            s8_l2_s8_child_l3_child_cmdValid_dly0 =  1'b1;
            s8_l2_s8_child_l3_child_cmdData_dly0[7] = d2h_l2_s8_child_l3_child_we_ex;
            s8_l2_s8_child_l3_child_cmdData_dly0[6:4] = 3'd2;
            s8_l2_s8_child_l3_child_state_next = 3'h1;
          end
        end
      3'h1: begin // CMD_ADDR
          s8_l2_s8_child_l3_child_cmdValid_dly0 =  1'b1;
          s8_l2_s8_child_l3_child_addr_cnt_next = s8_l2_s8_child_l3_child_addr_cnt + 1'b1;
          if (s8_l2_s8_child_l3_child_addr_cnt == 1'd0)
            s8_l2_s8_child_l3_child_cmdData_dly0 = d2h_l2_s8_child_l3_child_addr_ex [9:2] ;
          else if (s8_l2_s8_child_l3_child_addr_cnt == 1'd1)
            s8_l2_s8_child_l3_child_cmdData_dly0 = d2h_l2_s8_child_l3_child_addr_ex [11:10] ;
          if (s8_l2_s8_child_l3_child_addr_cnt == 1'd1) begin
            if (d2h_l2_s8_child_l3_child_we_ex) s8_l2_s8_child_l3_child_state_next = 3'h2;
            else s8_l2_s8_child_l3_child_state_next = 3'h3;
          end
        end
      3'h2: begin // CMD_DATA
          s8_l2_s8_child_l3_child_cmdValid_dly0 =  1'b1;
          s8_l2_s8_child_l3_child_data_cnt_next = s8_l2_s8_child_l3_child_data_cnt + 2'b1;
          if (s8_l2_s8_child_l3_child_data_cnt == 2'd0)
            s8_l2_s8_child_l3_child_cmdData_dly0 = d2h_l2_s8_child_l3_child_w_ex [7:0] ;
          else if (s8_l2_s8_child_l3_child_data_cnt == 2'd1)
            s8_l2_s8_child_l3_child_cmdData_dly0 = d2h_l2_s8_child_l3_child_w_ex [15:8] ;
          else if (s8_l2_s8_child_l3_child_data_cnt == 2'd2)
            s8_l2_s8_child_l3_child_cmdData_dly0 = d2h_l2_s8_child_l3_child_w_ex [23:16] ;
          else if (s8_l2_s8_child_l3_child_data_cnt == 2'd3)
            s8_l2_s8_child_l3_child_cmdData_dly0 = d2h_l2_s8_child_l3_child_w_ex [31:24] ;
          if (s8_l2_s8_child_l3_child_data_cnt == 2'b11)
            s8_l2_s8_child_l3_child_state_next = 3'h3;
        end
      3'h3: begin  // RES_WAIT
          if (s8_l2_s8_child_l3_child_resValid_dly1) begin
            h2d_l2_s8_child_l3_child_nack_early_next = s8_l2_s8_child_l3_child_resData_dly1[7];
            if (d2h_l2_s8_child_l3_child_re_ex) s8_l2_s8_child_l3_child_state_next = 3'h4;
            else if (h2d_l2_s8_child_l3_child_nack_early_next) s8_l2_s8_child_l3_child_state_next = 3'h6;
            else s8_l2_s8_child_l3_child_state_next = 3'h5;
          end
        end
      3'h4: begin  // RES_READ
          s8_l2_s8_child_l3_child_data_cnt_next = s8_l2_s8_child_l3_child_data_cnt;
          if (s8_l2_s8_child_l3_child_resValid_dly1) begin
            s8_l2_s8_child_l3_child_data_cnt_next = s8_l2_s8_child_l3_child_data_cnt + 2'b1;
            if (s8_l2_s8_child_l3_child_data_cnt == 2'd0)
              s8_l2_s8_child_l3_child_rdata_accum_next [7:0]  = s8_l2_s8_child_l3_child_resData_dly1;
            else if (s8_l2_s8_child_l3_child_data_cnt == 2'd1)
              s8_l2_s8_child_l3_child_rdata_accum_next [15:8]  = s8_l2_s8_child_l3_child_resData_dly1;
            else if (s8_l2_s8_child_l3_child_data_cnt == 2'd2)
              s8_l2_s8_child_l3_child_rdata_accum_next [23:16]  = s8_l2_s8_child_l3_child_resData_dly1;
            else if (s8_l2_s8_child_l3_child_data_cnt == 2'd3)
              s8_l2_s8_child_l3_child_rdata_accum_next [31:24]  = s8_l2_s8_child_l3_child_resData_dly1;
          end
          else if (h2d_l2_s8_child_l3_child_nack_early) s8_l2_s8_child_l3_child_state_next = 3'h6;
          if (s8_l2_s8_child_l3_child_data_cnt == 2'b11) s8_l2_s8_child_l3_child_state_next = 3'h5;
        end
      3'h5: begin // RES_DONE_ACK
          h2d_l2_s8_child_l3_child_ack_ex = 1'b1;
          s8_l2_s8_child_l3_child_state_next = 3'h0;
        end
      3'h6: begin // RES_DONE_NACK
          h2d_l2_s8_child_l3_child_nack_ex = 1'b1;
          s8_l2_s8_child_l3_child_state_next = 3'h0;
        end
      default:
        s8_l2_s8_child_l3_child_state_next = 3'h0;
    endcase
  end
  
  //------- reg assigns for l2_s8_child_l3_child serial8 i/f
  always_ff @ (posedge clk) begin
    if (reset) begin
      s8_l2_s8_child_l3_child_state <= #1  3'b0;
      s8_l2_s8_child_l3_child_cmdValid_dly1 <= #1  1'b0;
      s8_l2_s8_child_l3_child_cmdData_dly1 <= #1  8'b0;
      s8_l2_s8_child_l3_child_resValid_dly1 <= #1  1'b0;
      s8_l2_s8_child_l3_child_resData_dly1 <= #1  8'b0;
      h2d_l2_s8_child_l3_child_nack_early <= #1  1'b0;
      s8_l2_s8_child_l3_child_addr_cnt <= #1  1'b0;
      s8_l2_s8_child_l3_child_data_cnt <= #1  2'b0;
    end
    else begin
      s8_l2_s8_child_l3_child_state <= #1  s8_l2_s8_child_l3_child_state_next;
      s8_l2_s8_child_l3_child_cmdValid_dly1 <= #1  s8_l2_s8_child_l3_child_cmdValid_dly0;
      s8_l2_s8_child_l3_child_cmdData_dly1 <= #1  s8_l2_s8_child_l3_child_cmdData_dly0;
      s8_l2_s8_child_l3_child_resValid_dly1 <= #1  s8_l2_s8_child_l3_child_resValid_dly0;
      s8_l2_s8_child_l3_child_resData_dly1 <= #1  s8_l2_s8_child_l3_child_resData_dly0;
      h2d_l2_s8_child_l3_child_nack_early <= #1  h2d_l2_s8_child_l3_child_nack_early_next;
      s8_l2_s8_child_l3_child_addr_cnt <= #1  s8_l2_s8_child_l3_child_addr_cnt_next;
      s8_l2_s8_child_l3_child_data_cnt <= #1  s8_l2_s8_child_l3_child_data_cnt_next;
    end
    s8_l2_s8_child_l3_child_rdata_accum <= #1  s8_l2_s8_child_l3_child_rdata_accum_next;
  end
  
  //------- combinatorial assigns for pio ack/nack
  always_comb begin
    pio_internal_nack = (pio_read_active | pio_write_active) & ~pio_internal_ack & ~external_transaction_active;
    dec_pio_ack_next = (pio_internal_ack | (pio_external_ack_next & external_transaction_active));
    dec_pio_nack_next = (pio_internal_nack | (pio_external_nack_next & external_transaction_active));
    pio_no_acks = ~(dec_pio_ack | dec_pio_nack | pio_external_ack | pio_external_nack);
    pio_activate_write = (pio_dec_write & ~(dec_pio_ack | dec_pio_nack));
    pio_activate_read = (pio_dec_read & ~(dec_pio_ack | dec_pio_nack));
  end
  
  //------- reg assigns for pio ack/nack
  always_ff @ (posedge clk) begin
    if (reset) begin
      dec_pio_ack <= #1 1'b0;
      dec_pio_nack <= #1 1'b0;
      pio_external_ack <= #1  1'b0;
      pio_external_nack <= #1  1'b0;
    end
    else begin
      dec_pio_ack <= #1 dec_pio_ack ? 1'b0 : dec_pio_ack_next;
      dec_pio_nack <= #1 dec_pio_nack ? 1'b0 : dec_pio_nack_next;
      pio_external_ack <= #1 pio_external_ack_next;
      pio_external_nack <= #1 pio_external_nack_next;
    end
  end
  
  
  //------- address decode
  always_comb begin
    pio_internal_ack = 1'b0;
    external_transaction_active = 1'b0;
    pio_external_ack_next = 1'b0;
    pio_external_nack_next = 1'b0;
    dec_pio_read_data_next = 32'b0;
    
    d2l_l2_s8_child_base_regs_config_regs_0_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_config_regs_0_we = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_0_re = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_1_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_config_regs_1_we = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_1_re = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_2_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_config_regs_2_we = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_2_re = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_3_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_config_regs_3_we = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_3_re = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_4_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_config_regs_4_we = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_4_re = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_5_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_config_regs_5_we = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_5_re = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_6_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_config_regs_6_we = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_6_re = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_7_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_config_regs_7_we = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_7_re = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_0_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_state_regs_0_we = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_0_re = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_1_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_state_regs_1_we = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_1_re = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_2_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_state_regs_2_we = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_2_re = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_3_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_state_regs_3_we = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_3_re = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_4_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_state_regs_4_we = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_4_re = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_5_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_state_regs_5_we = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_5_re = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_6_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_state_regs_6_we = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_6_re = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_7_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_state_regs_7_we = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_7_re = 1'b0;
    d2h_l2_s8_child_ext_base_regs_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_l2_s8_child_ext_base_regs_we_next = 1'b0;
    d2h_l2_s8_child_ext_base_regs_re_next = 1'b0;
    d2h_l2_s8_child_ext_base_regs_addr_next = pio_dec_address_d1  [8:2] ;
    d2h_l2_s8_child_l3_child_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_l2_s8_child_l3_child_we_next = 1'b0;
    d2h_l2_s8_child_l3_child_re_next = 1'b0;
    d2h_l2_s8_child_l3_child_addr_next = pio_dec_address_d1  [11:2] ;
    
    casez(pio_dec_address_d1)
    //  Register: l2_s8_child.base_regs.config_regs_0     Address: 0x30000     External: false
    12'b000000000000:
      begin
        d2l_l2_s8_child_base_regs_config_regs_0_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_config_regs_0_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_config_regs_0_r;
      end
    //  Register: l2_s8_child.base_regs.config_regs_1     Address: 0x30004     External: false
    12'b000000000001:
      begin
        d2l_l2_s8_child_base_regs_config_regs_1_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_config_regs_1_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_config_regs_1_r;
      end
    //  Register: l2_s8_child.base_regs.config_regs_2     Address: 0x30008     External: false
    12'b000000000010:
      begin
        d2l_l2_s8_child_base_regs_config_regs_2_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_config_regs_2_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_config_regs_2_r;
      end
    //  Register: l2_s8_child.base_regs.config_regs_3     Address: 0x3000c     External: false
    12'b000000000011:
      begin
        d2l_l2_s8_child_base_regs_config_regs_3_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_config_regs_3_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_config_regs_3_r;
      end
    //  Register: l2_s8_child.base_regs.config_regs_4     Address: 0x30010     External: false
    12'b000000000100:
      begin
        d2l_l2_s8_child_base_regs_config_regs_4_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_config_regs_4_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_config_regs_4_r;
      end
    //  Register: l2_s8_child.base_regs.config_regs_5     Address: 0x30014     External: false
    12'b000000000101:
      begin
        d2l_l2_s8_child_base_regs_config_regs_5_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_config_regs_5_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_config_regs_5_r;
      end
    //  Register: l2_s8_child.base_regs.config_regs_6     Address: 0x30018     External: false
    12'b000000000110:
      begin
        d2l_l2_s8_child_base_regs_config_regs_6_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_config_regs_6_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_config_regs_6_r;
      end
    //  Register: l2_s8_child.base_regs.config_regs_7     Address: 0x3001c     External: false
    12'b000000000111:
      begin
        d2l_l2_s8_child_base_regs_config_regs_7_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_config_regs_7_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_config_regs_7_r;
      end
    //  Register: l2_s8_child.base_regs.state_regs_0     Address: 0x30100     External: false
    12'b000001000000:
      begin
        d2l_l2_s8_child_base_regs_state_regs_0_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_state_regs_0_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_state_regs_0_r;
      end
    //  Register: l2_s8_child.base_regs.state_regs_1     Address: 0x30104     External: false
    12'b000001000001:
      begin
        d2l_l2_s8_child_base_regs_state_regs_1_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_state_regs_1_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_state_regs_1_r;
      end
    //  Register: l2_s8_child.base_regs.state_regs_2     Address: 0x30108     External: false
    12'b000001000010:
      begin
        d2l_l2_s8_child_base_regs_state_regs_2_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_state_regs_2_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_state_regs_2_r;
      end
    //  Register: l2_s8_child.base_regs.state_regs_3     Address: 0x3010c     External: false
    12'b000001000011:
      begin
        d2l_l2_s8_child_base_regs_state_regs_3_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_state_regs_3_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_state_regs_3_r;
      end
    //  Register: l2_s8_child.base_regs.state_regs_4     Address: 0x30110     External: false
    12'b000001000100:
      begin
        d2l_l2_s8_child_base_regs_state_regs_4_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_state_regs_4_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_state_regs_4_r;
      end
    //  Register: l2_s8_child.base_regs.state_regs_5     Address: 0x30114     External: false
    12'b000001000101:
      begin
        d2l_l2_s8_child_base_regs_state_regs_5_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_state_regs_5_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_state_regs_5_r;
      end
    //  Register: l2_s8_child.base_regs.state_regs_6     Address: 0x30118     External: false
    12'b000001000110:
      begin
        d2l_l2_s8_child_base_regs_state_regs_6_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_state_regs_6_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_state_regs_6_r;
      end
    //  Register: l2_s8_child.base_regs.state_regs_7     Address: 0x3011c     External: false
    12'b000001000111:
      begin
        d2l_l2_s8_child_base_regs_state_regs_7_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_state_regs_7_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_state_regs_7_r;
      end
    //  Register: l2_s8_child.ext_base_regs     Address: 0x31000     External: true
    12'b01000???????:
      begin
        d2h_l2_s8_child_ext_base_regs_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_l2_s8_child_ext_base_regs_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_l2_s8_child_ext_base_regs_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_l2_s8_child_ext_base_regs_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_l2_s8_child_ext_base_regs_r_ex;
      end
    //  Register: l2_s8_child.l3_child     Address: 0x32000     External: true
    12'b10??????????:
      begin
        d2h_l2_s8_child_l3_child_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_l2_s8_child_l3_child_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_l2_s8_child_l3_child_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_l2_s8_child_l3_child_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_l2_s8_child_l3_child_r_ex;
      end
    endcase
  end
  
endmodule

//
//---------- module base_map_l2_s8_child_pio
//
module base_map_l2_s8_child_pio
(
  clk,
  reset,
  h2l_l2_s8_child_base_regs_state_regs_0_lsb_field_w,
  h2l_l2_s8_child_base_regs_state_regs_1_lsb_field_w,
  h2l_l2_s8_child_base_regs_state_regs_2_lsb_field_w,
  h2l_l2_s8_child_base_regs_state_regs_3_lsb_field_w,
  h2l_l2_s8_child_base_regs_state_regs_4_lsb_field_w,
  h2l_l2_s8_child_base_regs_state_regs_5_lsb_field_w,
  h2l_l2_s8_child_base_regs_state_regs_6_lsb_field_w,
  h2l_l2_s8_child_base_regs_state_regs_7_lsb_field_w,
  h2d_l2_s8_child_ext_base_regs_r,
  h2d_l2_s8_child_ext_base_regs_ack,
  h2d_l2_s8_child_ext_base_regs_nack,
  s2d_l2_s8_child_l3_child_res_valid,
  s2d_l2_s8_child_l3_child_res_data,
  d2s_l2_s8_child_cmd_valid,
  d2s_l2_s8_child_cmd_data,

  l2h_l2_s8_child_base_regs_config_regs_0_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_0_msb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_1_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_1_msb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_2_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_2_msb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_3_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_3_msb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_4_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_4_msb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_5_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_5_msb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_6_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_6_msb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_7_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_7_msb_field_r,
  d2h_l2_s8_child_ext_base_regs_w,
  d2h_l2_s8_child_ext_base_regs_we,
  d2h_l2_s8_child_ext_base_regs_re,
  d2h_l2_s8_child_ext_base_regs_addr,
  d2s_l2_s8_child_l3_child_cmd_valid,
  d2s_l2_s8_child_l3_child_cmd_data,
  s2d_l2_s8_child_res_valid,
  s2d_l2_s8_child_res_data );

  //------- inputs
  input    clk;
  input    reset;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_0_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_1_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_2_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_3_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_4_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_5_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_6_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_7_lsb_field_w;
  input     [31:0] h2d_l2_s8_child_ext_base_regs_r;
  input    h2d_l2_s8_child_ext_base_regs_ack;
  input    h2d_l2_s8_child_ext_base_regs_nack;
  input    s2d_l2_s8_child_l3_child_res_valid;
  input     [7:0] s2d_l2_s8_child_l3_child_res_data;
  input    d2s_l2_s8_child_cmd_valid;
  input     [7:0] d2s_l2_s8_child_cmd_data;

  //------- outputs
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_0_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_0_msb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_1_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_1_msb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_2_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_2_msb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_3_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_3_msb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_4_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_4_msb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_5_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_5_msb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_6_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_6_msb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_7_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_7_msb_field_r;
  output     [31:0] d2h_l2_s8_child_ext_base_regs_w;
  output    d2h_l2_s8_child_ext_base_regs_we;
  output    d2h_l2_s8_child_ext_base_regs_re;
  output     [8:2] d2h_l2_s8_child_ext_base_regs_addr;
  output    d2s_l2_s8_child_l3_child_cmd_valid;
  output     [7:0] d2s_l2_s8_child_l3_child_cmd_data;
  output    s2d_l2_s8_child_res_valid;
  output     [7:0] s2d_l2_s8_child_res_data;


  //------- wire defines
  logic   [31:0] d2l_l2_s8_child_base_regs_config_regs_0_w;
  logic  d2l_l2_s8_child_base_regs_config_regs_0_we;
  logic  d2l_l2_s8_child_base_regs_config_regs_0_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_config_regs_1_w;
  logic  d2l_l2_s8_child_base_regs_config_regs_1_we;
  logic  d2l_l2_s8_child_base_regs_config_regs_1_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_config_regs_2_w;
  logic  d2l_l2_s8_child_base_regs_config_regs_2_we;
  logic  d2l_l2_s8_child_base_regs_config_regs_2_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_config_regs_3_w;
  logic  d2l_l2_s8_child_base_regs_config_regs_3_we;
  logic  d2l_l2_s8_child_base_regs_config_regs_3_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_config_regs_4_w;
  logic  d2l_l2_s8_child_base_regs_config_regs_4_we;
  logic  d2l_l2_s8_child_base_regs_config_regs_4_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_config_regs_5_w;
  logic  d2l_l2_s8_child_base_regs_config_regs_5_we;
  logic  d2l_l2_s8_child_base_regs_config_regs_5_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_config_regs_6_w;
  logic  d2l_l2_s8_child_base_regs_config_regs_6_we;
  logic  d2l_l2_s8_child_base_regs_config_regs_6_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_config_regs_7_w;
  logic  d2l_l2_s8_child_base_regs_config_regs_7_we;
  logic  d2l_l2_s8_child_base_regs_config_regs_7_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_state_regs_0_w;
  logic  d2l_l2_s8_child_base_regs_state_regs_0_we;
  logic  d2l_l2_s8_child_base_regs_state_regs_0_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_state_regs_1_w;
  logic  d2l_l2_s8_child_base_regs_state_regs_1_we;
  logic  d2l_l2_s8_child_base_regs_state_regs_1_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_state_regs_2_w;
  logic  d2l_l2_s8_child_base_regs_state_regs_2_we;
  logic  d2l_l2_s8_child_base_regs_state_regs_2_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_state_regs_3_w;
  logic  d2l_l2_s8_child_base_regs_state_regs_3_we;
  logic  d2l_l2_s8_child_base_regs_state_regs_3_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_state_regs_4_w;
  logic  d2l_l2_s8_child_base_regs_state_regs_4_we;
  logic  d2l_l2_s8_child_base_regs_state_regs_4_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_state_regs_5_w;
  logic  d2l_l2_s8_child_base_regs_state_regs_5_we;
  logic  d2l_l2_s8_child_base_regs_state_regs_5_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_state_regs_6_w;
  logic  d2l_l2_s8_child_base_regs_state_regs_6_we;
  logic  d2l_l2_s8_child_base_regs_state_regs_6_re;
  logic   [31:0] d2l_l2_s8_child_base_regs_state_regs_7_w;
  logic  d2l_l2_s8_child_base_regs_state_regs_7_we;
  logic  d2l_l2_s8_child_base_regs_state_regs_7_re;
  logic   [31:0] l2d_l2_s8_child_base_regs_config_regs_0_r;
  logic   [31:0] l2d_l2_s8_child_base_regs_config_regs_1_r;
  logic   [31:0] l2d_l2_s8_child_base_regs_config_regs_2_r;
  logic   [31:0] l2d_l2_s8_child_base_regs_config_regs_3_r;
  logic   [31:0] l2d_l2_s8_child_base_regs_config_regs_4_r;
  logic   [31:0] l2d_l2_s8_child_base_regs_config_regs_5_r;
  logic   [31:0] l2d_l2_s8_child_base_regs_config_regs_6_r;
  logic   [31:0] l2d_l2_s8_child_base_regs_config_regs_7_r;
  logic   [31:0] l2d_l2_s8_child_base_regs_state_regs_0_r;
  logic   [31:0] l2d_l2_s8_child_base_regs_state_regs_1_r;
  logic   [31:0] l2d_l2_s8_child_base_regs_state_regs_2_r;
  logic   [31:0] l2d_l2_s8_child_base_regs_state_regs_3_r;
  logic   [31:0] l2d_l2_s8_child_base_regs_state_regs_4_r;
  logic   [31:0] l2d_l2_s8_child_base_regs_state_regs_5_r;
  logic   [31:0] l2d_l2_s8_child_base_regs_state_regs_6_r;
  logic   [31:0] l2d_l2_s8_child_base_regs_state_regs_7_r;
  
  
  base_map_l2_s8_child_jrdl_decode pio_decode ( .* );
    
  base_map_l2_s8_child_jrdl_logic pio_logic ( .* );
    
endmodule

//
//---------- module base_map_l2_s8_child_l3_child_jrdl_logic
//
module base_map_l2_s8_child_l3_child_jrdl_logic
(
  clk,
  reset,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_0_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_0_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_0_re,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_1_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_1_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_1_re,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_2_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_2_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_2_re,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_3_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_3_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_3_re,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_4_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_4_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_4_re,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_5_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_5_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_5_re,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_6_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_6_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_6_re,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_7_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_7_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_7_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_0_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_0_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_0_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_1_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_1_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_1_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_2_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_2_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_2_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_3_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_3_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_3_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_4_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_4_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_4_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_5_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_5_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_5_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_6_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_6_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_6_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_7_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_7_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_7_re,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_0_lsb_field_w,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_1_lsb_field_w,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_2_lsb_field_w,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_3_lsb_field_w,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_4_lsb_field_w,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_5_lsb_field_w,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_6_lsb_field_w,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_7_lsb_field_w,

  l2d_l2_s8_child_l3_child_base_regs_config_regs_0_r,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_1_r,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_2_r,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_3_r,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_4_r,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_5_r,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_6_r,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_7_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_0_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_1_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_2_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_3_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_4_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_5_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_6_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_7_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field_r );

  //------- inputs
  input    clk;
  input    reset;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_0_w;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_0_we;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_0_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_1_w;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_1_we;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_1_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_2_w;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_2_we;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_2_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_3_w;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_3_we;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_3_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_4_w;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_4_we;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_4_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_5_w;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_5_we;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_5_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_6_w;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_6_we;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_6_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_7_w;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_7_we;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_7_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_0_w;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_0_we;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_0_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_1_w;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_1_we;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_1_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_2_w;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_2_we;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_2_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_3_w;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_3_we;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_3_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_4_w;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_4_we;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_4_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_5_w;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_5_we;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_5_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_6_w;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_6_we;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_6_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_7_w;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_7_we;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_7_re;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_0_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_1_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_2_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_3_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_4_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_5_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_6_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_7_lsb_field_w;

  //------- outputs
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_0_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_1_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_2_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_3_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_4_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_5_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_6_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_7_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_0_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_1_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_2_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_3_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_4_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_5_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_6_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_7_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field_r;


  //------- reg defines
  logic   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field;
  logic   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field_next;
  logic   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field_r;
  logic   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field;
  logic   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field_next;
  logic   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field_r;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_0_r;
  logic   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field;
  logic   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field_next;
  logic   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field_r;
  logic   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field;
  logic   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field_next;
  logic   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field_r;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_1_r;
  logic   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field;
  logic   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field_next;
  logic   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field_r;
  logic   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field;
  logic   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field_next;
  logic   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field_r;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_2_r;
  logic   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field;
  logic   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field_next;
  logic   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field_r;
  logic   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field;
  logic   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field_next;
  logic   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field_r;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_3_r;
  logic   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field;
  logic   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field_next;
  logic   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field_r;
  logic   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field;
  logic   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field_next;
  logic   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field_r;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_4_r;
  logic   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field;
  logic   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field_next;
  logic   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field_r;
  logic   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field;
  logic   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field_next;
  logic   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field_r;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_5_r;
  logic   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field;
  logic   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field_next;
  logic   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field_r;
  logic   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field;
  logic   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field_next;
  logic   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field_r;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_6_r;
  logic   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field;
  logic   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field_next;
  logic   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field_r;
  logic   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field;
  logic   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field_next;
  logic   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field_r;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_7_r;
  logic   [15:0] rg_l2_s8_child_l3_child_base_regs_state_regs_0_lsb_field;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_0_r;
  logic   [15:0] rg_l2_s8_child_l3_child_base_regs_state_regs_1_lsb_field;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_1_r;
  logic   [15:0] rg_l2_s8_child_l3_child_base_regs_state_regs_2_lsb_field;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_2_r;
  logic   [15:0] rg_l2_s8_child_l3_child_base_regs_state_regs_3_lsb_field;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_3_r;
  logic   [15:0] rg_l2_s8_child_l3_child_base_regs_state_regs_4_lsb_field;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_4_r;
  logic   [15:0] rg_l2_s8_child_l3_child_base_regs_state_regs_5_lsb_field;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_5_r;
  logic   [15:0] rg_l2_s8_child_l3_child_base_regs_state_regs_6_lsb_field;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_6_r;
  logic   [15:0] rg_l2_s8_child_l3_child_base_regs_state_regs_7_lsb_field;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_7_r;
  
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_2 (pio read data)
  always_comb begin
    l2d_l2_s8_child_l3_child_base_regs_config_regs_2_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field;
    l2d_l2_s8_child_l3_child_base_regs_config_regs_2_r [31:16]  = rg_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_1 (pio read data)
  always_comb begin
    l2d_l2_s8_child_l3_child_base_regs_state_regs_1_r = 32'b0;
    l2d_l2_s8_child_l3_child_base_regs_state_regs_1_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_state_regs_1_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_6 (pio read data)
  always_comb begin
    l2d_l2_s8_child_l3_child_base_regs_state_regs_6_r = 32'b0;
    l2d_l2_s8_child_l3_child_base_regs_state_regs_6_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_state_regs_6_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_7 (pio read data)
  always_comb begin
    l2d_l2_s8_child_l3_child_base_regs_config_regs_7_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field;
    l2d_l2_s8_child_l3_child_base_regs_config_regs_7_r [31:16]  = rg_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_3 (pio read data)
  always_comb begin
    l2d_l2_s8_child_l3_child_base_regs_state_regs_3_r = 32'b0;
    l2d_l2_s8_child_l3_child_base_regs_state_regs_3_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_state_regs_3_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_4 (pio read data)
  always_comb begin
    l2d_l2_s8_child_l3_child_base_regs_config_regs_4_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field;
    l2d_l2_s8_child_l3_child_base_regs_config_regs_4_r [31:16]  = rg_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_1 (pio read data)
  always_comb begin
    l2d_l2_s8_child_l3_child_base_regs_config_regs_1_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field;
    l2d_l2_s8_child_l3_child_base_regs_config_regs_1_r [31:16]  = rg_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_7 (pio read data)
  always_comb begin
    l2d_l2_s8_child_l3_child_base_regs_state_regs_7_r = 32'b0;
    l2d_l2_s8_child_l3_child_base_regs_state_regs_7_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_state_regs_7_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_5 (pio read data)
  always_comb begin
    l2d_l2_s8_child_l3_child_base_regs_config_regs_5_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field;
    l2d_l2_s8_child_l3_child_base_regs_config_regs_5_r [31:16]  = rg_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_4 (pio read data)
  always_comb begin
    l2d_l2_s8_child_l3_child_base_regs_state_regs_4_r = 32'b0;
    l2d_l2_s8_child_l3_child_base_regs_state_regs_4_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_state_regs_4_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_6 (pio read data)
  always_comb begin
    l2d_l2_s8_child_l3_child_base_regs_config_regs_6_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field;
    l2d_l2_s8_child_l3_child_base_regs_config_regs_6_r [31:16]  = rg_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_5 (pio read data)
  always_comb begin
    l2d_l2_s8_child_l3_child_base_regs_state_regs_5_r = 32'b0;
    l2d_l2_s8_child_l3_child_base_regs_state_regs_5_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_state_regs_5_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_2 (pio read data)
  always_comb begin
    l2d_l2_s8_child_l3_child_base_regs_state_regs_2_r = 32'b0;
    l2d_l2_s8_child_l3_child_base_regs_state_regs_2_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_state_regs_2_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_0 (pio read data)
  always_comb begin
    l2d_l2_s8_child_l3_child_base_regs_state_regs_0_r = 32'b0;
    l2d_l2_s8_child_l3_child_base_regs_state_regs_0_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_state_regs_0_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_7
  always_comb begin
    rg_l2_s8_child_l3_child_base_regs_state_regs_7_lsb_field =  h2l_l2_s8_child_l3_child_base_regs_state_regs_7_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_6
  always_comb begin
    rg_l2_s8_child_l3_child_base_regs_state_regs_6_lsb_field =  h2l_l2_s8_child_l3_child_base_regs_state_regs_6_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_5
  always_comb begin
    rg_l2_s8_child_l3_child_base_regs_state_regs_5_lsb_field =  h2l_l2_s8_child_l3_child_base_regs_state_regs_5_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_6
  always_comb begin
    reg_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field;
    reg_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_6_we) reg_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_6_w [15:0] ;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_6_we) reg_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_6_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_l3_child_base_regs_config_regs_6
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field_next;
      rg_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_4
  always_comb begin
    rg_l2_s8_child_l3_child_base_regs_state_regs_4_lsb_field =  h2l_l2_s8_child_l3_child_base_regs_state_regs_4_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_7
  always_comb begin
    reg_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field;
    reg_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_7_we) reg_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_7_w [15:0] ;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_7_we) reg_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_7_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_l3_child_base_regs_config_regs_7
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field_next;
      rg_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_3
  always_comb begin
    rg_l2_s8_child_l3_child_base_regs_state_regs_3_lsb_field =  h2l_l2_s8_child_l3_child_base_regs_state_regs_3_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_4
  always_comb begin
    reg_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field;
    reg_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_4_we) reg_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_4_w [15:0] ;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_4_we) reg_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_4_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_l3_child_base_regs_config_regs_4
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field_next;
      rg_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_2
  always_comb begin
    rg_l2_s8_child_l3_child_base_regs_state_regs_2_lsb_field =  h2l_l2_s8_child_l3_child_base_regs_state_regs_2_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_5
  always_comb begin
    reg_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field;
    reg_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_5_we) reg_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_5_w [15:0] ;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_5_we) reg_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_5_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_l3_child_base_regs_config_regs_5
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field_next;
      rg_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_1
  always_comb begin
    rg_l2_s8_child_l3_child_base_regs_state_regs_1_lsb_field =  h2l_l2_s8_child_l3_child_base_regs_state_regs_1_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_2
  always_comb begin
    reg_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field;
    reg_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_2_we) reg_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_2_w [15:0] ;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_2_we) reg_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_2_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_l3_child_base_regs_config_regs_2
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field_next;
      rg_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_0
  always_comb begin
    rg_l2_s8_child_l3_child_base_regs_state_regs_0_lsb_field =  h2l_l2_s8_child_l3_child_base_regs_state_regs_0_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_3
  always_comb begin
    reg_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field;
    reg_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_3_we) reg_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_3_w [15:0] ;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_3_we) reg_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_3_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_l3_child_base_regs_config_regs_3
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field_next;
      rg_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_0
  always_comb begin
    reg_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field;
    reg_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_0_we) reg_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_0_w [15:0] ;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_0_we) reg_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_0_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_l3_child_base_regs_config_regs_0
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field_next;
      rg_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_1
  always_comb begin
    reg_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field;
    reg_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_1_we) reg_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_1_w [15:0] ;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_1_we) reg_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_1_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_l3_child_base_regs_config_regs_1
  always_ff @ (posedge clk) begin
    if (reset) begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field_next;
      rg_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_0 (pio read data)
  always_comb begin
    l2d_l2_s8_child_l3_child_base_regs_config_regs_0_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field;
    l2d_l2_s8_child_l3_child_base_regs_config_regs_0_r [31:16]  = rg_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_3 (pio read data)
  always_comb begin
    l2d_l2_s8_child_l3_child_base_regs_config_regs_3_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field;
    l2d_l2_s8_child_l3_child_base_regs_config_regs_3_r [31:16]  = rg_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field;
  end
  
endmodule

//
//---------- module base_map_l2_s8_child_l3_child_jrdl_decode
//
module base_map_l2_s8_child_l3_child_jrdl_decode
(
  clk,
  reset,
  d2s_l2_s8_child_l3_child_cmd_valid,
  d2s_l2_s8_child_l3_child_cmd_data,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_0_r,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_1_r,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_2_r,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_3_r,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_4_r,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_5_r,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_6_r,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_7_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_0_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_1_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_2_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_3_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_4_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_5_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_6_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_7_r,
  h2d_l2_s8_child_l3_child_ext_base_regs_r,
  h2d_l2_s8_child_l3_child_ext_base_regs_ack,
  h2d_l2_s8_child_l3_child_ext_base_regs_nack,

  s2d_l2_s8_child_l3_child_res_valid,
  s2d_l2_s8_child_l3_child_res_data,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_0_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_0_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_0_re,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_1_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_1_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_1_re,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_2_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_2_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_2_re,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_3_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_3_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_3_re,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_4_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_4_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_4_re,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_5_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_5_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_5_re,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_6_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_6_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_6_re,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_7_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_7_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_7_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_0_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_0_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_0_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_1_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_1_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_1_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_2_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_2_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_2_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_3_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_3_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_3_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_4_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_4_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_4_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_5_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_5_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_5_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_6_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_6_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_6_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_7_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_7_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_7_re,
  d2h_l2_s8_child_l3_child_ext_base_regs_w,
  d2h_l2_s8_child_l3_child_ext_base_regs_we,
  d2h_l2_s8_child_l3_child_ext_base_regs_re,
  d2h_l2_s8_child_l3_child_ext_base_regs_addr );

  //------- inputs
  input    clk;
  input    reset;
  input    d2s_l2_s8_child_l3_child_cmd_valid;
  input     [7:0] d2s_l2_s8_child_l3_child_cmd_data;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_0_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_1_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_2_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_3_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_4_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_5_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_6_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_7_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_0_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_1_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_2_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_3_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_4_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_5_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_6_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_7_r;
  input     [31:0] h2d_l2_s8_child_l3_child_ext_base_regs_r;
  input    h2d_l2_s8_child_l3_child_ext_base_regs_ack;
  input    h2d_l2_s8_child_l3_child_ext_base_regs_nack;

  //------- outputs
  output    s2d_l2_s8_child_l3_child_res_valid;
  output     [7:0] s2d_l2_s8_child_l3_child_res_data;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_0_w;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_0_we;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_0_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_1_w;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_1_we;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_1_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_2_w;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_2_we;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_2_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_3_w;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_3_we;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_3_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_4_w;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_4_we;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_4_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_5_w;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_5_we;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_5_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_6_w;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_6_we;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_6_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_7_w;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_7_we;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_7_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_0_w;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_0_we;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_0_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_1_w;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_1_we;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_1_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_2_w;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_2_we;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_2_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_3_w;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_3_we;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_3_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_4_w;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_4_we;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_4_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_5_w;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_5_we;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_5_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_6_w;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_6_we;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_6_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_7_w;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_7_we;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_7_re;
  output     [31:0] d2h_l2_s8_child_l3_child_ext_base_regs_w;
  output    d2h_l2_s8_child_l3_child_ext_base_regs_we;
  output    d2h_l2_s8_child_l3_child_ext_base_regs_re;
  output     [8:2] d2h_l2_s8_child_l3_child_ext_base_regs_addr;


  //------- wire defines
  logic   [31:0] h2d_l2_s8_child_l3_child_ext_base_regs_r_ex;
  logic  h2d_l2_s8_child_l3_child_ext_base_regs_ack_ex;
  logic  h2d_l2_s8_child_l3_child_ext_base_regs_nack_ex;
  logic   [11:2] pio_dec_address;
  logic   [31:0] pio_dec_write_data;
  logic  pio_dec_read;
  logic  pio_dec_write;
  
  //------- reg defines
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_0_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_0_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_0_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_1_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_1_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_1_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_2_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_2_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_2_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_3_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_3_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_3_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_4_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_4_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_4_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_5_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_5_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_5_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_6_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_6_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_6_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_7_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_7_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_7_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_0_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_0_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_0_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_1_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_1_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_1_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_2_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_2_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_2_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_3_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_3_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_3_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_4_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_4_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_4_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_5_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_5_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_5_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_6_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_6_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_6_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_7_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_7_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_7_re;
  logic   [31:0] d2h_l2_s8_child_l3_child_ext_base_regs_w_ex;
  logic  d2h_l2_s8_child_l3_child_ext_base_regs_we_ex;
  logic  d2h_l2_s8_child_l3_child_ext_base_regs_re_ex;
  logic   [31:0] d2h_l2_s8_child_l3_child_ext_base_regs_w_next;
  logic  d2h_l2_s8_child_l3_child_ext_base_regs_we_next;
  logic  d2h_l2_s8_child_l3_child_ext_base_regs_re_next;
  logic   [8:2] d2h_l2_s8_child_l3_child_ext_base_regs_addr_ex;
  logic   [8:2] d2h_l2_s8_child_l3_child_ext_base_regs_addr_next;
  logic   [2:0] s8_state;
  logic   [2:0] s8_state_next;
  logic  s2d_l2_s8_child_l3_child_res_valid;
  logic   [7:0] s2d_l2_s8_child_l3_child_res_data;
  logic   [11:2] s8_addr_accum;
  logic   [11:2] s8_addr_accum_next;
  logic   [31:0] s8_wdata_accum;
  logic   [31:0] s8_wdata_accum_next;
  logic  s8_wr_state_capture;
  logic  s8_wr_state_capture_next;
  logic   [31:0] s8_rdata_capture;
  logic   [31:0] s8_rdata_capture_next;
  logic  s8_addr_cnt;
  logic  s8_addr_cnt_next;
  logic   [1:0] s8_data_cnt;
  logic   [1:0] s8_data_cnt_next;
  logic  s8_pio_dec_read;
  logic  s8_pio_dec_write;
  logic  pio_write_active;
  logic  pio_read_active;
  logic   [11:2] pio_dec_address_d1;
  logic   [31:0] pio_dec_write_data_d1;
  logic   [31:0] dec_pio_read_data;
  logic   [31:0] dec_pio_read_data_d1;
  logic  dec_pio_ack;
  logic  dec_pio_nack;
  logic  dec_pio_ack_next;
  logic  dec_pio_nack_next;
  logic  pio_internal_ack;
  logic  pio_internal_nack;
  logic  pio_external_ack;
  logic  pio_external_nack;
  logic  pio_external_ack_next;
  logic  pio_external_nack_next;
  logic  pio_no_acks;
  logic  pio_activate_write;
  logic  pio_activate_read;
  logic   [31:0] dec_pio_read_data_next;
  logic  external_transaction_active;
  
  
  //------- assigns
  assign  d2h_l2_s8_child_l3_child_ext_base_regs_we = d2h_l2_s8_child_l3_child_ext_base_regs_we_ex;
  assign  d2h_l2_s8_child_l3_child_ext_base_regs_w = d2h_l2_s8_child_l3_child_ext_base_regs_w_ex;
  assign  d2h_l2_s8_child_l3_child_ext_base_regs_re = d2h_l2_s8_child_l3_child_ext_base_regs_re_ex;
  assign  h2d_l2_s8_child_l3_child_ext_base_regs_r_ex = h2d_l2_s8_child_l3_child_ext_base_regs_r;
  assign  h2d_l2_s8_child_l3_child_ext_base_regs_ack_ex = h2d_l2_s8_child_l3_child_ext_base_regs_ack;
  assign  h2d_l2_s8_child_l3_child_ext_base_regs_nack_ex = h2d_l2_s8_child_l3_child_ext_base_regs_nack;
  assign  d2h_l2_s8_child_l3_child_ext_base_regs_addr = d2h_l2_s8_child_l3_child_ext_base_regs_addr_ex;
  assign  pio_dec_address = s8_addr_accum;
  assign  pio_dec_write_data = s8_wdata_accum;
  assign  pio_dec_read = s8_pio_dec_read;
  assign  pio_dec_write = s8_pio_dec_write;
  
  //------- combinatorial assigns for pio read data
  always_comb begin
    dec_pio_read_data = dec_pio_read_data_d1;
  end
  
  //------- reg assigns for pio read data
  always_ff @ (posedge clk) begin
    if (reset) begin
      dec_pio_read_data_d1 <= #1  32'b0;
    end
    else begin
      dec_pio_read_data_d1 <= #1 dec_pio_read_data_next;
    end
  end
  
  //------- combinatorial assigns for serial8 i/f
  always_comb begin
    s8_state_next = s8_state;
    s2d_l2_s8_child_l3_child_res_valid =  1'b0;
    s2d_l2_s8_child_l3_child_res_data =  8'b0;
    s8_pio_dec_write =  1'b0;
    s8_pio_dec_read =  1'b0;
    s8_wr_state_capture_next = s8_wr_state_capture;
    s8_addr_accum_next = s8_addr_accum;
    s8_wdata_accum_next = s8_wdata_accum;
    s8_rdata_capture_next = s8_rdata_capture;
    s8_addr_cnt_next = 1'b0;
    s8_data_cnt_next = 2'b0;
    case (s8_state)
      3'h0: begin // IDLE
          s8_wr_state_capture_next = 1'b0;
          s8_addr_accum_next = 10'b0;
          s8_wdata_accum_next = 32'b0;
          if (d2s_l2_s8_child_l3_child_cmd_valid) begin
            s8_wr_state_capture_next = d2s_l2_s8_child_l3_child_cmd_data[7];
            if (d2s_l2_s8_child_l3_child_cmd_data[6:4] != 3'd2) s8_state_next = 3'h5;
            else s8_state_next = 3'h1;
          end
        end
      3'h1: begin // CMD_ADDR
          s8_addr_cnt_next = s8_addr_cnt;
          if (d2s_l2_s8_child_l3_child_cmd_valid) begin
            s8_addr_cnt_next = s8_addr_cnt + 1'b1;
            if (s8_addr_cnt == 1'd0)
              s8_addr_accum_next [9:2]  = d2s_l2_s8_child_l3_child_cmd_data [7:0] ;
            else if (s8_addr_cnt == 1'd1)
              s8_addr_accum_next [11:10]  = d2s_l2_s8_child_l3_child_cmd_data [1:0] ;
            if (s8_addr_cnt == 1'd1) begin
              if (s8_wr_state_capture) s8_state_next = 3'h2;
              else s8_state_next = 3'h3;
            end
          end
        end
      3'h2: begin // CMD_DATA
          s8_data_cnt_next = s8_data_cnt;
          if (d2s_l2_s8_child_l3_child_cmd_valid) begin
            s8_data_cnt_next = s8_data_cnt + 2'b1;
            if (s8_data_cnt == 2'd0)
              s8_wdata_accum_next [7:0]  = d2s_l2_s8_child_l3_child_cmd_data;
            else if (s8_data_cnt == 2'd1)
              s8_wdata_accum_next [15:8]  = d2s_l2_s8_child_l3_child_cmd_data;
            else if (s8_data_cnt == 2'd2)
              s8_wdata_accum_next [23:16]  = d2s_l2_s8_child_l3_child_cmd_data;
            else if (s8_data_cnt == 2'd3)
              s8_wdata_accum_next [31:24]  = d2s_l2_s8_child_l3_child_cmd_data;
            if (s8_data_cnt == 2'b11)
              s8_state_next = 3'h3;
          end
        end
      3'h3: begin  // RES_WAIT
          s8_pio_dec_write = s8_wr_state_capture;
          s8_pio_dec_read = ~s8_wr_state_capture;
          if (dec_pio_ack | dec_pio_nack) begin
            s2d_l2_s8_child_l3_child_res_valid =  1'b1;
            s8_rdata_capture_next = dec_pio_read_data;
            s2d_l2_s8_child_l3_child_res_data[7] = dec_pio_nack;
            if (~s8_wr_state_capture) s8_state_next = 3'h4;
            else s8_state_next = 3'h0;
          end
        end
      3'h4: begin  // RES_READ
          s2d_l2_s8_child_l3_child_res_valid =  1'b1;
          s8_data_cnt_next = s8_data_cnt + 2'b1;
          if (s8_data_cnt == 2'd0)
            s2d_l2_s8_child_l3_child_res_data = s8_rdata_capture [7:0] ;
          else if (s8_data_cnt == 2'd1)
            s2d_l2_s8_child_l3_child_res_data = s8_rdata_capture [15:8] ;
          else if (s8_data_cnt == 2'd2)
            s2d_l2_s8_child_l3_child_res_data = s8_rdata_capture [23:16] ;
          else if (s8_data_cnt == 2'd3)
            s2d_l2_s8_child_l3_child_res_data = s8_rdata_capture [31:24] ;
          if (s8_data_cnt == 2'b11) s8_state_next = 3'h0;
        end
      3'h5: begin  // BAD_CMD
          if (~d2s_l2_s8_child_l3_child_cmd_valid) begin
            s2d_l2_s8_child_l3_child_res_valid =  1'b1;
            s2d_l2_s8_child_l3_child_res_data[7] = 1'b1;
          end
        end
      default:
        s8_state_next = 3'h0;
    endcase
  end
  
  //------- reg assigns for serial8 i/f
  always_ff @ (posedge clk) begin
    if (reset) begin
      s8_state <= #1  3'b0;
      s8_addr_cnt <= #1  1'b0;
      s8_data_cnt <= #1  2'b0;
    end
    else begin
      s8_state <= #1  s8_state_next;
      s8_addr_cnt <= #1  s8_addr_cnt_next;
      s8_data_cnt <= #1  s8_data_cnt_next;
    end
    s8_addr_accum <= #1  s8_addr_accum_next;
    s8_wdata_accum <= #1  s8_wdata_accum_next;
    s8_wr_state_capture <= #1  s8_wr_state_capture_next;
    s8_rdata_capture <= #1  s8_rdata_capture_next;
  end
  
  //------- reg assigns for pio i/f
  always_ff @ (posedge clk) begin
    if (reset) begin
      pio_write_active <= #1  1'b0;
      pio_read_active <= #1  1'b0;
      pio_dec_address_d1 <= #1  10'b0;
      pio_dec_write_data_d1 <= #1  32'b0;
    end
    else begin
      pio_write_active <= #1  pio_write_active ? pio_no_acks : pio_activate_write;
      pio_read_active <= #1  pio_read_active ? pio_no_acks : pio_activate_read;
      pio_dec_address_d1 <= #1   pio_dec_address;
      pio_dec_write_data_d1 <= #1  pio_dec_write_data;
    end
  end
  
  //------- reg assigns for external i/f
  always_ff @ (posedge clk) begin
    if (reset) begin
      d2h_l2_s8_child_l3_child_ext_base_regs_we_ex <= #1  1'b0;
      d2h_l2_s8_child_l3_child_ext_base_regs_re_ex <= #1  1'b0;
    end
    else begin
      d2h_l2_s8_child_l3_child_ext_base_regs_we_ex <= #1  d2h_l2_s8_child_l3_child_ext_base_regs_we_next & ~h2d_l2_s8_child_l3_child_ext_base_regs_ack_ex & ~h2d_l2_s8_child_l3_child_ext_base_regs_nack_ex;
      d2h_l2_s8_child_l3_child_ext_base_regs_re_ex <= #1  d2h_l2_s8_child_l3_child_ext_base_regs_re_next & ~h2d_l2_s8_child_l3_child_ext_base_regs_ack_ex & ~h2d_l2_s8_child_l3_child_ext_base_regs_nack_ex;
    end
    d2h_l2_s8_child_l3_child_ext_base_regs_w_ex <= #1  d2h_l2_s8_child_l3_child_ext_base_regs_w_next;
    d2h_l2_s8_child_l3_child_ext_base_regs_addr_ex <= #1  d2h_l2_s8_child_l3_child_ext_base_regs_addr_next;
  end
  
  //------- combinatorial assigns for pio ack/nack
  always_comb begin
    pio_internal_nack = (pio_read_active | pio_write_active) & ~pio_internal_ack & ~external_transaction_active;
    dec_pio_ack_next = (pio_internal_ack | (pio_external_ack_next & external_transaction_active));
    dec_pio_nack_next = (pio_internal_nack | (pio_external_nack_next & external_transaction_active));
    pio_no_acks = ~(dec_pio_ack | dec_pio_nack | pio_external_ack | pio_external_nack);
    pio_activate_write = (pio_dec_write & ~(dec_pio_ack | dec_pio_nack));
    pio_activate_read = (pio_dec_read & ~(dec_pio_ack | dec_pio_nack));
  end
  
  //------- reg assigns for pio ack/nack
  always_ff @ (posedge clk) begin
    if (reset) begin
      dec_pio_ack <= #1 1'b0;
      dec_pio_nack <= #1 1'b0;
      pio_external_ack <= #1  1'b0;
      pio_external_nack <= #1  1'b0;
    end
    else begin
      dec_pio_ack <= #1 dec_pio_ack ? 1'b0 : dec_pio_ack_next;
      dec_pio_nack <= #1 dec_pio_nack ? 1'b0 : dec_pio_nack_next;
      pio_external_ack <= #1 pio_external_ack_next;
      pio_external_nack <= #1 pio_external_nack_next;
    end
  end
  
  
  //------- address decode
  always_comb begin
    pio_internal_ack = 1'b0;
    external_transaction_active = 1'b0;
    pio_external_ack_next = 1'b0;
    pio_external_nack_next = 1'b0;
    dec_pio_read_data_next = 32'b0;
    
    d2l_l2_s8_child_l3_child_base_regs_config_regs_0_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_0_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_0_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_1_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_1_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_1_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_2_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_2_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_2_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_3_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_3_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_3_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_4_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_4_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_4_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_5_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_5_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_5_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_6_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_6_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_6_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_7_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_7_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_7_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_0_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_0_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_0_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_1_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_1_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_1_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_2_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_2_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_2_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_3_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_3_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_3_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_4_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_4_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_4_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_5_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_5_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_5_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_6_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_6_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_6_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_7_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_7_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_7_re = 1'b0;
    d2h_l2_s8_child_l3_child_ext_base_regs_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_l2_s8_child_l3_child_ext_base_regs_we_next = 1'b0;
    d2h_l2_s8_child_l3_child_ext_base_regs_re_next = 1'b0;
    d2h_l2_s8_child_l3_child_ext_base_regs_addr_next = pio_dec_address_d1  [8:2] ;
    
    casez(pio_dec_address_d1)
    //  Register: l2_s8_child.l3_child.base_regs.config_regs_0     Address: 0x32000     External: false
    10'b0000000000:
      begin
        d2l_l2_s8_child_l3_child_base_regs_config_regs_0_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_config_regs_0_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_config_regs_0_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.config_regs_1     Address: 0x32004     External: false
    10'b0000000001:
      begin
        d2l_l2_s8_child_l3_child_base_regs_config_regs_1_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_config_regs_1_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_config_regs_1_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.config_regs_2     Address: 0x32008     External: false
    10'b0000000010:
      begin
        d2l_l2_s8_child_l3_child_base_regs_config_regs_2_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_config_regs_2_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_config_regs_2_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.config_regs_3     Address: 0x3200c     External: false
    10'b0000000011:
      begin
        d2l_l2_s8_child_l3_child_base_regs_config_regs_3_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_config_regs_3_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_config_regs_3_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.config_regs_4     Address: 0x32010     External: false
    10'b0000000100:
      begin
        d2l_l2_s8_child_l3_child_base_regs_config_regs_4_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_config_regs_4_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_config_regs_4_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.config_regs_5     Address: 0x32014     External: false
    10'b0000000101:
      begin
        d2l_l2_s8_child_l3_child_base_regs_config_regs_5_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_config_regs_5_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_config_regs_5_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.config_regs_6     Address: 0x32018     External: false
    10'b0000000110:
      begin
        d2l_l2_s8_child_l3_child_base_regs_config_regs_6_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_config_regs_6_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_config_regs_6_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.config_regs_7     Address: 0x3201c     External: false
    10'b0000000111:
      begin
        d2l_l2_s8_child_l3_child_base_regs_config_regs_7_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_config_regs_7_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_config_regs_7_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.state_regs_0     Address: 0x32100     External: false
    10'b0001000000:
      begin
        d2l_l2_s8_child_l3_child_base_regs_state_regs_0_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_state_regs_0_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_state_regs_0_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.state_regs_1     Address: 0x32104     External: false
    10'b0001000001:
      begin
        d2l_l2_s8_child_l3_child_base_regs_state_regs_1_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_state_regs_1_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_state_regs_1_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.state_regs_2     Address: 0x32108     External: false
    10'b0001000010:
      begin
        d2l_l2_s8_child_l3_child_base_regs_state_regs_2_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_state_regs_2_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_state_regs_2_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.state_regs_3     Address: 0x3210c     External: false
    10'b0001000011:
      begin
        d2l_l2_s8_child_l3_child_base_regs_state_regs_3_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_state_regs_3_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_state_regs_3_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.state_regs_4     Address: 0x32110     External: false
    10'b0001000100:
      begin
        d2l_l2_s8_child_l3_child_base_regs_state_regs_4_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_state_regs_4_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_state_regs_4_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.state_regs_5     Address: 0x32114     External: false
    10'b0001000101:
      begin
        d2l_l2_s8_child_l3_child_base_regs_state_regs_5_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_state_regs_5_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_state_regs_5_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.state_regs_6     Address: 0x32118     External: false
    10'b0001000110:
      begin
        d2l_l2_s8_child_l3_child_base_regs_state_regs_6_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_state_regs_6_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_state_regs_6_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.state_regs_7     Address: 0x3211c     External: false
    10'b0001000111:
      begin
        d2l_l2_s8_child_l3_child_base_regs_state_regs_7_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_state_regs_7_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_state_regs_7_r;
      end
    //  Register: l2_s8_child.l3_child.ext_base_regs     Address: 0x32800     External: true
    10'b100???????:
      begin
        d2h_l2_s8_child_l3_child_ext_base_regs_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_l2_s8_child_l3_child_ext_base_regs_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_l2_s8_child_l3_child_ext_base_regs_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_l2_s8_child_l3_child_ext_base_regs_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_l2_s8_child_l3_child_ext_base_regs_r_ex;
      end
    endcase
  end
  
endmodule

//
//---------- module base_map_l2_s8_child_l3_child_pio
//
module base_map_l2_s8_child_l3_child_pio
(
  clk,
  reset,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_0_lsb_field_w,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_1_lsb_field_w,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_2_lsb_field_w,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_3_lsb_field_w,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_4_lsb_field_w,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_5_lsb_field_w,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_6_lsb_field_w,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_7_lsb_field_w,
  h2d_l2_s8_child_l3_child_ext_base_regs_r,
  h2d_l2_s8_child_l3_child_ext_base_regs_ack,
  h2d_l2_s8_child_l3_child_ext_base_regs_nack,
  d2s_l2_s8_child_l3_child_cmd_valid,
  d2s_l2_s8_child_l3_child_cmd_data,

  l2h_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field_r,
  d2h_l2_s8_child_l3_child_ext_base_regs_w,
  d2h_l2_s8_child_l3_child_ext_base_regs_we,
  d2h_l2_s8_child_l3_child_ext_base_regs_re,
  d2h_l2_s8_child_l3_child_ext_base_regs_addr,
  s2d_l2_s8_child_l3_child_res_valid,
  s2d_l2_s8_child_l3_child_res_data );

  //------- inputs
  input    clk;
  input    reset;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_0_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_1_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_2_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_3_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_4_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_5_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_6_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_7_lsb_field_w;
  input     [31:0] h2d_l2_s8_child_l3_child_ext_base_regs_r;
  input    h2d_l2_s8_child_l3_child_ext_base_regs_ack;
  input    h2d_l2_s8_child_l3_child_ext_base_regs_nack;
  input    d2s_l2_s8_child_l3_child_cmd_valid;
  input     [7:0] d2s_l2_s8_child_l3_child_cmd_data;

  //------- outputs
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field_r;
  output     [31:0] d2h_l2_s8_child_l3_child_ext_base_regs_w;
  output    d2h_l2_s8_child_l3_child_ext_base_regs_we;
  output    d2h_l2_s8_child_l3_child_ext_base_regs_re;
  output     [8:2] d2h_l2_s8_child_l3_child_ext_base_regs_addr;
  output    s2d_l2_s8_child_l3_child_res_valid;
  output     [7:0] s2d_l2_s8_child_l3_child_res_data;


  //------- wire defines
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_0_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_0_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_0_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_1_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_1_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_1_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_2_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_2_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_2_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_3_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_3_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_3_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_4_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_4_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_4_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_5_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_5_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_5_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_6_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_6_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_6_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_7_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_7_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_config_regs_7_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_0_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_0_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_0_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_1_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_1_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_1_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_2_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_2_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_2_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_3_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_3_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_3_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_4_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_4_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_4_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_5_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_5_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_5_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_6_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_6_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_6_re;
  logic   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_7_w;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_7_we;
  logic  d2l_l2_s8_child_l3_child_base_regs_state_regs_7_re;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_0_r;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_1_r;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_2_r;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_3_r;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_4_r;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_5_r;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_6_r;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_7_r;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_0_r;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_1_r;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_2_r;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_3_r;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_4_r;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_5_r;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_6_r;
  logic   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_7_r;
  
  
  base_map_l2_s8_child_l3_child_jrdl_decode pio_decode ( .* );
    
  base_map_l2_s8_child_l3_child_jrdl_logic pio_logic ( .* );
    
endmodule

