# Multiplicador Shift-Add

Este projeto tem como objetivo implementar um multiplicador de números inteiros utilizando a técnica de Shift-Add. O multiplicador será descrito em SystemVerilog e validado através de simulações.

## Visão Geral do Projeto

O objetivo deste projeto é implementar e validar um multiplicador que possa realizar a multiplicação de números inteiros de forma eficiente. A implementação será baseada na técnica de Shift-Add, que utiliza operações de deslocamento e adição para calcular o produto.

## Estrutura do Projeto

O projeto está organizado nas seguintes pastas:

- **build/**: Scripts de build automáticos (build.bat, build.sh)
- **doc/**: Documentação adicional
- **ip/**: Blocos reutilizáveis
- **rtl/**: Códigos-fonte HDL
- **sim/**: Arquivos de simulação (VCD, VVP)
- **tb/**: Testbenches

## Implementações do Multiplicador

### Multiplicador Shift-Add

**Arquivo: `rtl/multiplicador_shift_add.sv`**

Esta é a implementação base do multiplicador Shift-Add. Suas características incluem:

## Estado atual da implementação

## Testbenches e Simulação

## Resultados das Simulações

### ULA 74181 (4 bits)

### ULA de 8 bits

## Como Executar

Use:

- Windows: `build/build.bat`
- Linux/macOS: `build/build.sh`


## Análise e Conclusões

## Documentação Adicional


-----
