Dme# From-FPGA-to-ASIC-TinyTapeout

Ce projet a pour but de concevoir un processeur simple en utilisant la plateforme open source [TinyTapeout](https://tinytapeout.com/). Il s‚Äôinscrit dans une d√©marche p√©dagogique visant √† explorer les limites de la synth√®se ASIC √† partir de designs initialement con√ßus pour FPGA.

---

## üõ† Objectifs du projet

- Impl√©menter un compteur 8 bits simple comme premier test.
- Migrer un CPU 16 bits depuis une version VHDL utilis√©e sur FPGA vers ASIC sur TinyTapeout.
- √âtudier les contraintes li√©es √† la synth√®se ASIC (cellules, RAM, etc.).

---

## Plan du rapport

### Partie 1 : D√©veloppement et Impl√©mentation

#### [1.1. Premiers essais ‚Äì Compteur 8 bits](https://github.com/Maleek-Bejaoui/From-FPGA-to-ASIC-TinyTapeout/blob/main/subSection/Compteur8_bit.md)
- Impl√©mentation en VHDL et Verilog
- Simulation sur Vivado et synth√®se TinyTapeout

#### [1.2. Tentative √©chou√©e ‚Äì CPU 16 bits en VHDL](https://github.com/Maleek-Bejaoui/From-FPGA-to-ASIC-TinyTapeout/blob/main/subSection/READme1-2.md)
- Architecture initiale pour FPGA
- Probl√®mes avec la traduction automatique VHDL ‚Üí Verilog (Yosys)

#### [1.3. Passage au Verilog manuel](https://github.com/Maleek-Bejaoui/From-FPGA-to-ASIC-TinyTapeout/blob/main/subSection/READme1-3.md)
- Ce qu‚Äôil faut √©viter lors de la r√©√©criture
- D√©bogage par test crois√© VHDL ‚Üî Verilog

#### [1.4. Outils et environnement](https://github.com/Maleek-Bejaoui/From-FPGA-to-ASIC-TinyTapeout/blob/main/subSection/READme1-4.md)
- Vivado (simulation, test FPGA)
- Yosys (synth√®se)
- GitHub (gestion de projet)
- TinyTapeout (flow de fabrication ASIC)

#### [1.5. Comparaison VHDL vs Verilog](https://github.com/Maleek-Bejaoui/From-FPGA-to-ASIC-TinyTapeout/blob/main/subSection/READme1-5.md)
- Retour d‚Äôexp√©rience sur les deux langages
- Probl√®mes rencontr√©s et solutions adopt√©es

---

### Partie 2 : R√©sultats et Interpr√©tations

#### [2.1. R√©sultats du compteur 8 bits](https://github.com/Maleek-Bejaoui/From-FPGA-to-ASIC-TinyTapeout/blob/main/subSection/READme2-1.md)
  - Taille
  - Place occup√©e
  - Cellules utilis√©es

#### 2.2. R√©sultats du CPU
- Cellules utilis√©es
- Optimisation m√©moire
- Densit√© et limites physiques

#### 2.3. Analyse et interpr√©tation
- Courbes et √©quations RAM vs Cellules
- Analyse des performances
- Observations sur la scalabilit√©

#### 2.4. Enseignements
- Bonnes pratiques pour TinyTapeout
- Ce qu‚Äôil faut √©viter
- Am√©liorations futures possibles

---

> Projet r√©alis√© par Malek Bejaoui et Cossec C√©lian, encadr√© par Mathieu Escouteloup.
