Fitter report for leon3mp
Tue Dec 14 15:45:53 2010
Quartus II Version 7.1 Build 156 04/30/2007 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Netlist Optimizations
  5. HardCopy II Device Resource Guide
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. Bidir Pins
 11. I/O Bank Usage
 12. All Package Pins
 13. PLL Summary
 14. PLL Usage
 15. DLL Summary
 16. DQS Summary
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Interconnect Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Advanced Data - General
 38. Advanced Data - Placement Preparation
 39. Advanced Data - Placement
 40. Advanced Data - Routing
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; Fitter Summary                                                           ;
+-------------------------------+------------------------------------------+
; Fitter Status                 ; Successful - Tue Dec 14 15:45:53 2010    ;
; Quartus II Version            ; 7.1 Build 156 04/30/2007 SJ Full Version ;
; Revision Name                 ; leon3mp                                  ;
; Top-level Entity Name         ; leon3mp                                  ;
; Family                        ; Stratix II                               ;
; Device                        ; EP2S60F672C3                             ;
; Timing Models                 ; Final                                    ;
; Logic utilization             ; 35 %                                     ;
;     Combinational ALUTs       ; 14,010 / 48,352 ( 29 % )                 ;
;     Dedicated logic registers ; 8,406 / 48,352 ( 17 % )                  ;
; Total registers               ; 8600                                     ;
; Total pins                    ; 264 / 493 ( 54 % )                       ;
; Total virtual pins            ; 0                                        ;
; Total block memory bits       ; 516,800 / 2,544,192 ( 20 % )             ;
; DSP block 9-bit elements      ; 8 / 288 ( 3 % )                          ;
; Total PLLs                    ; 2 / 6 ( 33 % )                           ;
; Total DLLs                    ; 1 / 2 ( 50 % )                           ;
+-------------------------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                             ;
+-----------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                                ; Setting            ; Default Value                  ;
+-----------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                                ; EP2S60F672C3       ;                                ;
; Fit Attempts to Skip                                                  ; 0                  ; 0.0                            ;
; Optimize Hold Timing                                                  ; All paths          ; IO Paths and Minimum TPD Paths ;
; PowerPlay Power Optimization                                          ; Off                ; Normal compilation             ;
; Always Enable Input Buffers                                           ; Off                ; Off                            ;
; Router Timing Optimization Level                                      ; Normal             ; Normal                         ;
; Placement Effort Multiplier                                           ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                                              ; 1.0                ; 1.0                            ;
; Optimize Fast-Corner Timing                                           ; Off                ; Off                            ;
; Optimize Timing                                                       ; Normal compilation ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                            ; On                 ; On                             ;
; Limit to One Fitting Attempt                                          ; Off                ; Off                            ;
; Final Placement Optimizations                                         ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                           ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                         ; 1                  ; 1                              ;
; PCI I/O                                                               ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                                 ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                             ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                    ; Off                ; Off                            ;
; Auto Packed Registers -- Stratix II/II GX/III Cyclone II/III Arria GX ; Auto               ; Auto                           ;
; Auto Delay Chains                                                     ; On                 ; On                             ;
; Auto Merge PLLs                                                       ; On                 ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting        ; Off                ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance    ; Off                ; Off                            ;
; Perform Register Duplication for Performance                          ; Off                ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                           ; Off                ; Off                            ;
; Perform Register Retiming for Performance                             ; Off                ; Off                            ;
; Perform Asynchronous Signal Pipelining                                ; Off                ; Off                            ;
; Fitter Effort                                                         ; Auto Fit           ; Auto Fit                       ;
; Physical Synthesis Effort Level                                       ; Normal             ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                              ; Auto               ; Auto                           ;
; Auto Register Duplication                                             ; Auto               ; Auto                           ;
; Auto Global Clock                                                     ; On                 ; On                             ;
; Auto Global Register Control Signals                                  ; On                 ; On                             ;
; Stop After Congestion Map Generation                                  ; Off                ; Off                            ;
; Save Intermediate Fitting Results                                     ; Off                ; Off                            ;
; Use smart compilation                                                 ; Off                ; Off                            ;
+-----------------------------------------------------------------------+--------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------+-----------+----------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; Node                                                                                                                        ; Action          ; Operation                                         ; Reason                   ; Node Port ; Destination Node                                                                                                                             ; Destination Port ;
+-----------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------+-----------+----------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[0]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[0]  ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[1]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[1]  ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[2]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[2]  ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[3]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[3]  ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[4]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[4]  ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[5]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[5]  ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[6]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[6]  ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[7]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[7]  ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[8]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[8]  ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[9]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[9]  ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[10]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[10] ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[11]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[11] ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[12]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[12] ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[13]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[13] ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[14]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[14] ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[15]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[15] ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[16]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[16] ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[17]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[17] ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[18]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[18] ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[19]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[19] ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[20]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[20] ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[21]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[21] ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[22]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[22] ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[23]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[23] ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[24]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[24] ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[25]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[25] ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[26]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[26] ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[27]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[27] ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[28]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[28] ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[29]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[29] ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[30]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[30] ; PORTADATAOUT     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[31]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|q_a[31] ; PORTADATAOUT     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[0]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[1]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[2]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[3]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[4]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[5]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[6]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[7]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[8]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[9]                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[10]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[11]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[12]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[13]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[14]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[15]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[16]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[17]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[18]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[19]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[20]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[21]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[22]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[23]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[24]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[25]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[26]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[27]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[28]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[29]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[30]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[31]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[32]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[33]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[34]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[35]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[36]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[37]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[38]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[39]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[40]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[41]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[42]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[43]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[44]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[45]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[46]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[47]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[48]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[49]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[50]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[51]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[52]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[53]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[54]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[55]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[56]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[57]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[58]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[59]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[60]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[61]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[62]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|prod[63]                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization      ; REGOUT    ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5                                               ; DATAOUT          ;
; ahbctrl:ahb0|Mux28~763                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; ahbctrl:ahb0|Mux28~763DUPLICATE                                                                                                              ;                  ;
; ahbctrl:ahb0|Mux476~192                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; ahbctrl:ahb0|Mux476~192DUPLICATE                                                                                                             ;                  ;
; ahbctrl:ahb0|Mux491~192                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; ahbctrl:ahb0|Mux491~192DUPLICATE                                                                                                             ;                  ;
; ahbctrl:ahb0|Mux493~192                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; ahbctrl:ahb0|Mux493~192DUPLICATE                                                                                                             ;                  ;
; ahbctrl:ahb0|Mux500~192                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; ahbctrl:ahb0|Mux500~192DUPLICATE                                                                                                             ;                  ;
; ahbctrl:ahb0|msti.hrdata[8]~4203                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; ahbctrl:ahb0|msti.hrdata[8]~4203DUPLICATE                                                                                                    ;                  ;
; ahbctrl:ahb0|msti.hrdata[13]~4185                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; ahbctrl:ahb0|msti.hrdata[13]~4185DUPLICATE                                                                                                   ;                  ;
; ahbctrl:ahb0|msti.hrdata[24]~4181                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; ahbctrl:ahb0|msti.hrdata[24]~4181DUPLICATE                                                                                                   ;                  ;
; apbctrl:apb0|r.haddr[3]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; apbctrl:apb0|r.haddr[3]~DUPLICATE                                                                                                            ;                  ;
; apbctrl:apb0|r.pwdata[2]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; apbctrl:apb0|r.pwdata[2]~DUPLICATE                                                                                                           ;                  ;
; apbctrl:apb0|r.pwdata[3]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; apbctrl:apb0|r.pwdata[3]~DUPLICATE                                                                                                           ;                  ;
; apbctrl:apb0|r.pwdata[12]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; apbctrl:apb0|r.pwdata[12]~DUPLICATE                                                                                                          ;                  ;
; apbctrl:apb0|r.pwdata[13]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; apbctrl:apb0|r.pwdata[13]~DUPLICATE                                                                                                          ;                  ;
; apbctrl:apb0|r.pwdata[31]~11882                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; apbctrl:apb0|r.pwdata[31]~11882DUPLICATE                                                                                                     ;                  ;
; apbuart:\ua1:uart1|Selector90~21                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; apbuart:\ua1:uart1|Selector90~21DUPLICATE                                                                                                    ;                  ;
; apbuart:\ua1:uart1|\uartop:v.txstate.idle~44                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; apbuart:\ua1:uart1|\uartop:v.txstate.idle~44DUPLICATE                                                                                        ;                  ;
; apbuart:\ua1:uart1|r.brate[2]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; apbuart:\ua1:uart1|r.brate[2]~DUPLICATE                                                                                                      ;                  ;
; apbuart:\ua1:uart1|r.rxstate.startbit                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; apbuart:\ua1:uart1|r.rxstate.startbit~DUPLICATE                                                                                              ;                  ;
; apbuart:\ua1:uart1|r.tfifoirqen                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; apbuart:\ua1:uart1|r.tfifoirqen~DUPLICATE                                                                                                    ;                  ;
; apbuart:\ua1:uart1|r.txstate.idle                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; apbuart:\ua1:uart1|r.txstate.idle~DUPLICATE                                                                                                  ;                  ;
; atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_amba_slave:u0|r.ctrlreg[1]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_amba_slave:u0|r.ctrlreg[1]~DUPLICATE                                                     ;                  ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|vlockl                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|vlockl~DUPLICATE                                    ;                  ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|Selector15~183                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|Selector15~183DUPLICATE                                                                            ;                  ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.raddr[1]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.raddr[1]~DUPLICATE                                                                              ;                  ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.haddr[20]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.haddr[20]~DUPLICATE                                                                                      ;                  ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.haddr[3]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.haddr[3]~DUPLICATE                                                                                          ;                  ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.haddr[23]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.haddr[23]~DUPLICATE                                                                                         ;                  ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.tbreg1.addr[13]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.tbreg1.addr[13]~DUPLICATE                                                                                   ;                  ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.tbreg2.addr[30]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.tbreg2.addr[30]~DUPLICATE                                                                                   ;                  ;
; gptimer:\gpt:timer0|Mux370~324                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; gptimer:\gpt:timer0|Mux370~324DUPLICATE                                                                                                      ;                  ;
; gptimer:\gpt:timer0|r.timers[2].reload[17]~13834                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; gptimer:\gpt:timer0|r.timers[2].reload[17]~13834DUPLICATE                                                                                    ;                  ;
; gptimer:\gpt:timer0|r.timers[2].reload[17]~13853                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; gptimer:\gpt:timer0|r.timers[2].reload[17]~13853DUPLICATE                                                                                    ;                  ;
; gptimer:\gpt:timer0|r.timers[2].reload[17]~13860                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; gptimer:\gpt:timer0|r.timers[2].reload[17]~13860DUPLICATE                                                                                    ;                  ;
; gptimer:\gpt:timer0|r.timers[2].reload[17]~13870                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; gptimer:\gpt:timer0|r.timers[2].reload[17]~13870DUPLICATE                                                                                    ;                  ;
; gptimer:\gpt:timer0|r.timers[2].value[20]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; gptimer:\gpt:timer0|r.timers[2].value[20]~DUPLICATE                                                                                          ;                  ;
; grgpio:\gpio0:grgpio0|r.din2[10]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; grgpio:\gpio0:grgpio0|r.din2[10]~DUPLICATE                                                                                                   ;                  ;
; grgpio:\gpio0:grgpio0|r.din2[15]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; grgpio:\gpio0:grgpio0|r.din2[15]~DUPLICATE                                                                                                   ;                  ;
; grgpio:\gpio0:grgpio0|r.dir[14]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; grgpio:\gpio0:grgpio0|r.dir[14]~DUPLICATE                                                                                                    ;                  ;
; grgpio:\gpio0:grgpio0|r.dout[3]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; grgpio:\gpio0:grgpio0|r.dout[3]~DUPLICATE                                                                                                    ;                  ;
; grgpio:\gpio0:grgpio0|r.dout[4]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; grgpio:\gpio0:grgpio0|r.dout[4]~DUPLICATE                                                                                                    ;                  ;
; grgpio:\gpio0:grgpio0|r.level[9]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; grgpio:\gpio0:grgpio0|r.level[9]~DUPLICATE                                                                                                   ;                  ;
; grgpio:\gpio0:grgpio0|r.level[15]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; grgpio:\gpio0:grgpio0|r.level[15]~DUPLICATE                                                                                                  ;                  ;
; irqmp:\irqctrl:irqctrl0|irl~836                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; irqmp:\irqctrl:irqctrl0|irl~836DUPLICATE                                                                                                     ;                  ;
; irqmp:\irqctrl:irqctrl0|r.ilevel[3]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; irqmp:\irqctrl:irqctrl0|r.ilevel[3]~DUPLICATE                                                                                                ;                  ;
; irqmp:\irqctrl:irqctrl0|r.imask[0][7]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; irqmp:\irqctrl:irqctrl0|r.imask[0][7]~DUPLICATE                                                                                              ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Equal35~163                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Equal35~163DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Equal68~262                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Equal68~262DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux553~30                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux553~30DUPLICATE                                                                                      ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux558~30                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux558~30DUPLICATE                                                                                      ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1525~85                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1525~85DUPLICATE                                                                                     ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1536~99                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1536~99DUPLICATE                                                                                     ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1553~85                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1553~85DUPLICATE                                                                                     ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1615~11                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1615~11DUPLICATE                                                                                     ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1635~18                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1635~18DUPLICATE                                                                                     ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1639~267                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1639~267DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1639~268                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1639~268DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1651~134                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1651~134DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1652~134                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1652~134DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1655~135                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1655~135DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1864~11                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1864~11DUPLICATE                                                                                     ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1867~11                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1867~11DUPLICATE                                                                                     ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1871~11                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1871~11DUPLICATE                                                                                     ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1874~11                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1874~11DUPLICATE                                                                                     ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1883~11                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1883~11DUPLICATE                                                                                     ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1914~36                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1914~36DUPLICATE                                                                                     ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1916~28                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1916~28DUPLICATE                                                                                     ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1917~28                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1917~28DUPLICATE                                                                                     ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1920~28                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1920~28DUPLICATE                                                                                     ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1923~28                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1923~28DUPLICATE                                                                                     ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1929~28                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1929~28DUPLICATE                                                                                     ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1931~28                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1931~28DUPLICATE                                                                                     ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1933~28                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1933~28DUPLICATE                                                                                     ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1935~28                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1935~28DUPLICATE                                                                                     ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1936~28                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1936~28DUPLICATE                                                                                     ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1947~104                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1947~104DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1948~104                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1948~104DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1951~105                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1951~105DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1952~105                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1952~105DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1953~105                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1953~105DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1957~105                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1957~105DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1961~105                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1961~105DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1965~104                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1965~104DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1966~104                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1966~104DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1968~104                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1968~104DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1969~104                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1969~104DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux2143~550                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux2143~550DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux2156~119                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux2156~119DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux2158~119                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux2158~119DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux2159~119                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux2159~119DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux2165~119                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux2165~119DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux2169~119                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux2169~119DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux2172~119                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux2172~119DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux2174~119                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux2174~119DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux2175~53                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux2175~53DUPLICATE                                                                                     ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Selector0~210                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Selector0~210DUPLICATE                                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Selector75~615                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Selector75~615DUPLICATE                                                                                 ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bard_dco.error~51                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bard_dco.error~51DUPLICATE                                                                              ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bard_dco.error~52                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bard_dco.error~52DUPLICATE                                                                              ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bpdata~2320                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bpdata~2320DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bpdata~2323                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bpdata~2323DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bpdata~2337                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bpdata~2337DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bpdata~2352                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bpdata~2352DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bpdata~2357                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bpdata~2357DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bpdata~2360                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bpdata~2360DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|divi.op1[2]~617                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|divi.op1[2]~617DUPLICATE                                                                                ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|misc_op~84                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|misc_op~84DUPLICATE                                                                                     ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|npc~56478                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|npc~56478DUPLICATE                                                                                      ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|npc~56481                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|npc~56481DUPLICATE                                                                                      ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|npc~56488                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|npc~56488DUPLICATE                                                                                      ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|npc~56497                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|npc~56497DUPLICATE                                                                                      ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.ctrl.inst[15]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.ctrl.inst[15]~DUPLICATE                                                                             ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.ctrl.inst[19]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.ctrl.inst[19]~DUPLICATE                                                                             ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.ctrl.rd[0]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.ctrl.rd[0]~DUPLICATE                                                                                ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.ctrl.rd[3]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.ctrl.rd[3]~DUPLICATE                                                                                ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.ctrl.rd[7]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.ctrl.rd[7]~DUPLICATE                                                                                ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.ldbp2                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.ldbp2~DUPLICATE                                                                                     ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.op1[0]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.op1[0]~DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.op1[2]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.op1[2]~DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.op1[5]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.op1[5]~DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.op1[9]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.op1[9]~DUPLICATE                                                                                    ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.op1[15]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.op1[15]~DUPLICATE                                                                                   ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.op1[16]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.op1[16]~DUPLICATE                                                                                   ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.op1[18]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.op1[18]~DUPLICATE                                                                                   ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.op1[31]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.op1[31]~DUPLICATE                                                                                   ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.ctrl.inst[22]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.ctrl.inst[22]~DUPLICATE                                                                             ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.ctrl.inst[31]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.ctrl.inst[31]~DUPLICATE                                                                             ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.ctrl.wy                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.ctrl.wy~DUPLICATE                                                                                   ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[15]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[15]~DUPLICATE                                                                                ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[19]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[19]~DUPLICATE                                                                                ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[21]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[21]~DUPLICATE                                                                                ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[22]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[22]~DUPLICATE                                                                                ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[23]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[23]~DUPLICATE                                                                                ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[29]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[29]~DUPLICATE                                                                                ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[30]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[30]~DUPLICATE                                                                                ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[31]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[31]~DUPLICATE                                                                                ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.w.s.y[13]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.w.s.y[13]~DUPLICATE                                                                                   ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.ctrl.pc[5]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.ctrl.pc[5]~DUPLICATE                                                                                ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.ctrl.pc[10]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.ctrl.pc[10]~DUPLICATE                                                                               ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.ctrl.pc[15]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.ctrl.pc[15]~DUPLICATE                                                                               ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.ctrl.rd[1]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.ctrl.rd[1]~DUPLICATE                                                                                ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.ctrl.rd[3]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.ctrl.rd[3]~DUPLICATE                                                                                ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.ctrl.wy                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.ctrl.wy~DUPLICATE                                                                                   ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.data[0][0]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.data[0][0]~DUPLICATE                                                                                ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.data[0][3]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.data[0][3]~DUPLICATE                                                                                ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.data[0][4]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.data[0][4]~DUPLICATE                                                                                ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.data[0][16]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.data[0][16]~DUPLICATE                                                                               ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.data[0][20]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.data[0][20]~DUPLICATE                                                                               ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.rstate.dsu2                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.rstate.dsu2~DUPLICATE                                                                               ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.y[0]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.y[0]~DUPLICATE                                                                                      ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.y[28]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.y[28]~DUPLICATE                                                                                     ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[0]~13240                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[0]~13240DUPLICATE                                                                          ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[1]~13289                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[1]~13289DUPLICATE                                                                          ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[8]~13276                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[8]~13276DUPLICATE                                                                          ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[14]~13264                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[14]~13264DUPLICATE                                                                         ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[15]~13262                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[15]~13262DUPLICATE                                                                         ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[19]~13254                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[19]~13254DUPLICATE                                                                         ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[20]~13252                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[20]~13252DUPLICATE                                                                         ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[21]~13251                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[21]~13251DUPLICATE                                                                         ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[22]~13250                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[22]~13250DUPLICATE                                                                         ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[23]~13249                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[23]~13249DUPLICATE                                                                         ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[25]~13247                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[25]~13247DUPLICATE                                                                         ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[26]~13246                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[26]~13246DUPLICATE                                                                         ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[27]~13245                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[27]~13245DUPLICATE                                                                         ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[28]~13244                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[28]~13244DUPLICATE                                                                         ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[29]~13243                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[29]~13243DUPLICATE                                                                         ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[30]~13242                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[30]~13242DUPLICATE                                                                         ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[31]~13241                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[31]~13241DUPLICATE                                                                         ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24678                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24678DUPLICATE                                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24683                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24683DUPLICATE                                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24684                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24684DUPLICATE                                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24689                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24689DUPLICATE                                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24691                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24691DUPLICATE                                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24694                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24694DUPLICATE                                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24699                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24699DUPLICATE                                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24702                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24702DUPLICATE                                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24703                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24703DUPLICATE                                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24705                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24705DUPLICATE                                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24706                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24706DUPLICATE                                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24714                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24714DUPLICATE                                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24718                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24718DUPLICATE                                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24719                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24719DUPLICATE                                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24724                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24724DUPLICATE                                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24726                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24726DUPLICATE                                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24728                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24728DUPLICATE                                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24730                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24730DUPLICATE                                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24732                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24732DUPLICATE                                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24738                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24738DUPLICATE                                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24739                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24739DUPLICATE                                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24741                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24741DUPLICATE                                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24747                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24747DUPLICATE                                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24749                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24749DUPLICATE                                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24751                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24751DUPLICATE                                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24753                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24753DUPLICATE                                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24754                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24754DUPLICATE                                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|\p0:fault.fault_pro~379                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|\p0:fault.fault_pro~379DUPLICATE                                                 ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|\p0:fault.fault_pro~380                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|\p0:fault.fault_pro~380DUPLICATE                                                 ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|\p0:wb_i_entry[0]~266                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|\p0:wb_i_entry[0]~266DUPLICATE                           ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:3:tag0|Mux1~62       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:3:tag0|Mux1~62DUPLICATE               ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:3:tag0|\p0:h_l2      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:3:tag0|\p0:h_l2~DUPLICATE             ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:3:tag0|r.btag.LVL[0] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:3:tag0|r.btag.LVL[0]~DUPLICATE        ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:7:tag0|Equal0~484    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:7:tag0|Equal0~484DUPLICATE            ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:7:tag0|\p0:h_l2      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:7:tag0|\p0:h_l2~DUPLICATE             ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:7:tag0|r.btag.I1[4]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:7:tag0|r.btag.I1[4]~DUPLICATE         ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[0].tagin.I1[0]~84               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[0].tagin.I1[0]~84DUPLICATE                       ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[0].tagin.I1[3]~82               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[0].tagin.I1[3]~82DUPLICATE                       ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[0].tagin.I1[7]~82               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[0].tagin.I1[7]~82DUPLICATE                       ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[0].tagin.I2[2]~82               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[0].tagin.I2[2]~82DUPLICATE                       ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[0].tagin.I2[3]~82               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[0].tagin.I2[3]~82DUPLICATE                       ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[0].tagin.I2[5]~82               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[0].tagin.I2[5]~82DUPLICATE                       ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[0].tagin.I3[1]~82               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[0].tagin.I3[1]~82DUPLICATE                       ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|\p0:cam_hit_all~247                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|\p0:cam_hit_all~247DUPLICATE                             ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|\p0:v.s2_entry[2]~385                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|\p0:v.s2_entry[2]~385DUPLICATE                           ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_data[8]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_data[8]~DUPLICATE                                   ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_entry[2]                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_entry[2]~DUPLICATE                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_hm                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_hm~DUPLICATE                                        ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|p0~122                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|p0~122DUPLICATE                                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|r.splt_ds2.tlbactive                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|r.splt_ds2.tlbactive~DUPLICATE                                                   ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|v~683                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|v~683DUPLICATE                                                                   ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|Selector38~134                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|Selector38~134DUPLICATE                                                      ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|\dctrl:dwrite~120                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|\dctrl:dwrite~120DUPLICATE                                                   ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|\dctrl:size[1]~135                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|\dctrl:size[1]~135DUPLICATE                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|\dctrl:tdiagwrite~184                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|\dctrl:tdiagwrite~184DUPLICATE                                               ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dco.data[0][11]~14346                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dco.data[0][11]~14346DUPLICATE                                               ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dco.data[0][17]~14323                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dco.data[0][17]~14323DUPLICATE                                               ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dco.data[0][22]~14311                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dco.data[0][22]~14311DUPLICATE                                               ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dco.data[0][23]~14280                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dco.data[0][23]~14280DUPLICATE                                               ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dco.set[0]~877                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dco.set[0]~877DUPLICATE                                                      ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dctrl~12                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dctrl~12DUPLICATE                                                            ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dctrl~18                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dctrl~18DUPLICATE                                                            ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dctrl~1605                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dctrl~1605DUPLICATE                                                          ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dctrl~1657                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dctrl~1657DUPLICATE                                                          ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|mmudci.trans_op~64                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|mmudci.trans_op~64DUPLICATE                                                  ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|mmudci.transdata.data[27]~233                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|mmudci.transdata.data[27]~233DUPLICATE                                       ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.dstate.idle                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.dstate.idle~DUPLICATE                                                      ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.size[1]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.size[1]~DUPLICATE                                                          ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[46][4]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[46][4]~DUPLICATE                                                      ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[254][4]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[254][4]~DUPLICATE                                                     ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|tmp~33                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|tmp~33DUPLICATE                                                              ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|twrite~188                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|twrite~188DUPLICATE                                                          ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|v~32769                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|v~32769DUPLICATE                                                             ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[2]~3535                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[2]~3535DUPLICATE                                              ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[3]~3522                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[3]~3522DUPLICATE                                              ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[4]~3523                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[4]~3523DUPLICATE                                              ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[5]~3524                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[5]~3524DUPLICATE                                              ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[6]~3525                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[6]~3525DUPLICATE                                              ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[7]~3526                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[7]~3526DUPLICATE                                              ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[8]~3527                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[8]~3527DUPLICATE                                              ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[9]~3528                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[9]~3528DUPLICATE                                              ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[10]~3529                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[10]~3529DUPLICATE                                             ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[20][2]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[20][2]~DUPLICATE                                                      ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[103][1]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[103][1]~DUPLICATE                                                     ;                  ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[144][3]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[144][3]~DUPLICATE                                                     ;                  ;
; smc_mctrl:\mg2:sr1|Mux36~262                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; smc_mctrl:\mg2:sr1|Mux36~262DUPLICATE                                                                                                        ;                  ;
; smc_mctrl:\mg2:sr1|Mux37~262                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; smc_mctrl:\mg2:sr1|Mux37~262DUPLICATE                                                                                                        ;                  ;
; smc_mctrl:\mg2:sr1|Mux43~264                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; smc_mctrl:\mg2:sr1|Mux43~264DUPLICATE                                                                                                        ;                  ;
; smc_mctrl:\mg2:sr1|Mux76~31                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; smc_mctrl:\mg2:sr1|Mux76~31DUPLICATE                                                                                                         ;                  ;
; smc_mctrl:\mg2:sr1|r.mcfg1.romwidth[1]~4277                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; smc_mctrl:\mg2:sr1|r.mcfg1.romwidth[1]~4277DUPLICATE                                                                                         ;                  ;
; smc_mctrl:\mg2:sr1|r.mcfg1.romwidth[1]~4282                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; smc_mctrl:\mg2:sr1|r.mcfg1.romwidth[1]~4282DUPLICATE                                                                                         ;                  ;
; smc_mctrl:\mg2:sr1|r.mcfg1.romwidth[1]~4288                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; smc_mctrl:\mg2:sr1|r.mcfg1.romwidth[1]~4288DUPLICATE                                                                                         ;                  ;
+-----------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------+-----------+----------------------------------------------------------------------------------------------------------------------------------------------+------------------+


Color Legend:
  -- Green:
      -- Package Resource:       The HardCopy II device package can be migrated from the selected Stratix II device package, and the design has been fitted with the target device migration enabled.
      -- Other Device Resources: The resource quantity is within the acceptable range of the HardCopy II device and package, indicating that migration from the selected Stratix II device package will likely be successful. You must compile and check the HardCopy II companion revision to ensure migration is successful.
  -- Orange:
      -- Package Resource:       The HardCopy II device package can be migrated from the selected Stratix II device package; however, the design has not been fitted with the target device migration enabled.
      -- Other Device Resources: The resource quantity is within the acceptable range of the HardCopy II device and package; however, the resource is constrained so much that the design may not migrate.
  -- Red:
      -- Package Resource:       The HardCopy II device package cannot be migrated from the selected Stratix II device package.
      -- Other Device Resources: The design did not migrate because the resource quantity exceeds the acceptable range of the HardCopy II device and package, or, for other reasons detailed in the footnotes.

Note: The used resource quantities listed for each HardCopy II device and package combination are estimates only.
Migrate your design from the selected Stratix II device and compile for the HardCopy II companion revision to obtain the most accurate measurement of HardCopy II resource utilization.

Note: The Device Resource Guide cannot estimate the routing demand by the design in a HardCopy II device.
Migrate your design from the selected Stratix II device and compile for the HardCopy II companion revision to confirm routability of the design in the selected HardCopy II device.

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; HardCopy II Device Resource Guide                                                                                                                                   ;
+----------------------------------+----------------------+--------------+--------------+--------------+--------------+---------------+---------------+---------------+
; Resource                         ; Stratix II EP2S60    ; HC210W       ; HC210        ; HC220        ; HC220        ; HC230         ; HC240         ; HC240         ;
+----------------------------------+----------------------+--------------+--------------+--------------+--------------+---------------+---------------+---------------+
; Migration Compatibility          ;                      ; None         ; None         ; Medium       ; None         ; None          ; None          ; None          ;
; Primary Migration Constraint     ;                      ; Package      ; Package      ; Package      ; Package      ; Package       ; Package       ; Package       ;
; Package                          ; FBGA - 672           ; FBGA - 484   ; FBGA - 484   ; FBGA - 672   ; FBGA - 780   ; FBGA - 1020   ; FBGA - 1020   ; FBGA - 1508   ;
; Logic                            ; --                   ; 26%          ; 26%          ; 14%          ; 14%          ; 9%            ; 5%            ; 5%            ;
;   -- Logic cells                 ; 19189                ; --           ; --           ; --           ; --           ; --            ; --            ; --            ;
;   -- DSP elements                ; 8                    ; --           ; --           ; --           ; --           ; --            ; --            ; --            ;
; Pins                             ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- Total                       ; 264                  ; 264 / 309    ; 264 / 335    ; 264 / 493    ; 264 / 495    ; 264 / 699     ; 264 / 743     ; 264 / 952     ;
;   -- Differential Input          ; 0                    ; 0 / 66       ; 0 / 70       ; 0 / 90       ; 0 / 90       ; 0 / 128       ; 0 / 224       ; 0 / 272       ;
;   -- Differential Output         ; 0                    ; 0 / 44       ; 0 / 50       ; 0 / 70       ; 0 / 70       ; 0 / 112       ; 0 / 200       ; 0 / 256       ;
;   -- PCI / PCI-X                 ; 0                    ; 0 / 159      ; 0 / 166      ; 0 / 244      ; 0 / 246      ; 0 / 358       ; 0 / 366       ; 0 / 471       ;
;   -- DQ                          ; 0                    ; 0 / 20       ; 0 / 20       ; 0 / 50       ; 0 / 50       ; 0 / 204       ; 0 / 204       ; 0 / 204       ;
;   -- DQS                         ; 2                    ; 2 / 8        ; 2 / 8        ; 2 / 18       ; 2 / 18       ; 2 / 72        ; 2 / 72        ; 2 / 72        ;
; Memory                           ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- M-RAM                       ; 0                    ; 0 / 0        ; 0 / 0        ; 0 / 2        ; 0 / 2        ; 0 / 6         ; 0 / 9         ; 0 / 9         ;
;   -- M4K blocks & M512 blocks*   ; 143                  ; 143 / 190    ; 143 / 190    ; 143 / 408    ; 143 / 408    ; 143 / 614     ; 143 / 816     ; 143 / 816     ;
; PLLs                             ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- Enhanced                    ; 1                    ; 1 / 2        ; 1 / 2        ; 1 / 2        ; 1 / 2        ; 1 / 4         ; 1 / 4         ; 1 / 4         ;
;   -- Fast                        ; 1                    ; 1 / 2        ; 1 / 2        ; 1 / 2        ; 1 / 2        ; 1 / 4         ; 1 / 8         ; 1 / 8         ;
; DLLs                             ; 1                    ; 1 / 1        ; 1 / 1        ; 1 / 1        ; 1 / 1        ; 1 / 2         ; 1 / 2         ; 1 / 2         ;
; SERDES                           ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- RX                          ; 0                    ; 0 / 17       ; 0 / 21       ; 0 / 31       ; 0 / 31       ; 0 / 46        ; 0 / 92        ; 0 / 116       ;
;   -- TX                          ; 0                    ; 0 / 18       ; 0 / 19       ; 0 / 29       ; 0 / 29       ; 0 / 44        ; 0 / 88        ; 0 / 116       ;
; Configuration                    ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- CRC                         ; 0                    ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0         ; 0 / 0         ; 0 / 0         ;
;   -- ASMI                        ; 0                    ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0         ; 0 / 0         ; 0 / 0         ;
;   -- Remote Update               ; 0                    ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0         ; 0 / 0         ; 0 / 0         ;
;   -- JTAG                        ; 1                    ; 1 / 1        ; 1 / 1        ; 1 / 1        ; 1 / 1        ; 1 / 1         ; 1 / 1         ; 1 / 1         ;
+----------------------------------+----------------------+--------------+--------------+--------------+--------------+---------------+---------------+---------------+
*  Design contains one or more M512 blocks, which cannot be migrated to HardCopy II devices.



+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/projects/truth/truth/processor/grlib-gpl-1.1.0-b4104/grlib-gpl-1.1.0-b4104/designs/leon3-altera-ep2s60-ddr/leon3mp.pin.


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                      ;
+----------------------------------------------+-----------------------------------------------------------------------------------------------------+
; Resource                                     ; Usage                                                                                               ;
+----------------------------------------------+-----------------------------------------------------------------------------------------------------+
; ALUTs Used                                   ; 14,010 / 48,352 ( 29 % )                                                                            ;
; Dedicated logic registers                    ; 8,406 / 48,352 ( 17 % )                                                                             ;
;                                              ;                                                                                                     ;
; ALUTs Unavailable                            ; 2309                                                                                                ;
;     -- Due to unpartnered 7 input function   ; 483                                                                                                 ;
;     -- Due to unpartnered 6 input function   ; 1826                                                                                                ;
;                                              ;                                                                                                     ;
; Combinational ALUT usage by number of inputs ;                                                                                                     ;
;     -- 7 input functions                     ; 505                                                                                                 ;
;     -- 6 input functions                     ; 5445                                                                                                ;
;     -- 5 input functions                     ; 2948                                                                                                ;
;     -- 4 input functions                     ; 2644                                                                                                ;
;     -- <=3 input functions                   ; 2468                                                                                                ;
;                                              ;                                                                                                     ;
; Combinational ALUTs by mode                  ;                                                                                                     ;
;     -- normal mode                           ; 12978                                                                                               ;
;     -- extended LUT mode                     ; 505                                                                                                 ;
;     -- arithmetic mode                       ; 491                                                                                                 ;
;     -- shared arithmetic mode                ; 36                                                                                                  ;
;                                              ;                                                                                                     ;
; Logic utilization                            ; 19,189 / 48,352 ( 40 % )                                                                            ;
;     -- ALUT/register pairs used              ; 16880                                                                                               ;
;         -- Combinational with no register    ; 8474                                                                                                ;
;         -- Register only                     ; 2870                                                                                                ;
;         -- Combinational with a register     ; 5536                                                                                                ;
;     -- ALUT/register pairs unavailable       ; 2309                                                                                                ;
;                                              ;                                                                                                     ;
; Total registers*                             ; 8,600 / 51,182 ( 17 % )                                                                             ;
;     -- Dedicated logic registers             ; 8,406 / 48,352 ( 17 % )                                                                             ;
;     -- I/O registers                         ; 194 / 2,830 ( 7 % )                                                                                 ;
;                                              ;                                                                                                     ;
; ALMs:  partially or completely used          ; 12,350 / 24,176 ( 51 % )                                                                            ;
;                                              ;                                                                                                     ;
; Total LABs:  partially or completely used    ; 1,805 / 3,022 ( 60 % )                                                                              ;
;                                              ;                                                                                                     ;
; User inserted logic elements                 ; 0                                                                                                   ;
; Virtual pins                                 ; 0                                                                                                   ;
; I/O pins                                     ; 264 / 493 ( 54 % )                                                                                  ;
;     -- Clock pins                            ; 3 / 16 ( 19 % )                                                                                     ;
; Global signals                               ; 11                                                                                                  ;
; M512s                                        ; 2 / 329 ( < 1 % )                                                                                   ;
; M4Ks                                         ; 141 / 255 ( 55 % )                                                                                  ;
; M-RAMs                                       ; 0 / 2 ( 0 % )                                                                                       ;
; Total block memory bits                      ; 516,800 / 2,544,192 ( 20 % )                                                                        ;
; Total block memory implementation bits       ; 650,880 / 2,544,192 ( 26 % )                                                                        ;
; DSP block 9-bit elements                     ; 8 / 288 ( 3 % )                                                                                     ;
; PLLs                                         ; 2 / 6 ( 33 % )                                                                                      ;
; Global clocks                                ; 11 / 16 ( 69 % )                                                                                    ;
; Regional clocks                              ; 0 / 32 ( 0 % )                                                                                      ;
; SERDES transmitters                          ; 0 / 84 ( 0 % )                                                                                      ;
; SERDES receivers                             ; 0 / 84 ( 0 % )                                                                                      ;
; Average interconnect usage                   ; 17%                                                                                                 ;
; Peak interconnect usage                      ; 46%                                                                                                 ;
; Maximum fan-out node                         ; clkgen:clkgen0|clkgen_stratixii:\strat2:v|stratix2_pll:sdclk_pll|altpll:\nosd:altpll0|_clk0~clkctrl ;
; Maximum fan-out                              ; 8335                                                                                                ;
; Highest non-global fan-out signal            ; ~GND                                                                                                ;
; Highest non-global fan-out                   ; 2544                                                                                                ;
; Total fan-out                                ; 97577                                                                                               ;
; Average fan-out                              ; 4.09                                                                                                ;
+----------------------------------------------+-----------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside block RAM or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ata_dmarq ; AC3   ; 6        ; 78           ; 11           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ata_intrq ; K3    ; 5        ; 78           ; 34           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ata_iordy ; G2    ; 5        ; 78           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk       ; P25   ; 2        ; 0            ; 29           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ddr_clkin ; B13   ; 4        ; 44           ; 52           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dsubren   ; N7    ; 5        ; 78           ; 30           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; resetn    ; AA15  ; 8        ; 28           ; 0            ; 3           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rxd1      ; AD26  ; 1        ; 0            ; 10           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                       ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+-----------------+------------------+-------------+----------------------+------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard    ; Current Strength ; Termination ; Location assigned by ; Load ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+-----------------+------------------+-------------+----------------------+------+
; address[0]    ; V25   ; 1        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; address[10]   ; T21   ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; address[11]   ; T20   ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; address[12]   ; T19   ; 1        ; 0            ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; address[13]   ; U22   ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; address[14]   ; U21   ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; address[15]   ; V22   ; 1        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; address[16]   ; V21   ; 1        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; address[17]   ; W22   ; 1        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; address[18]   ; W21   ; 1        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; address[19]   ; V24   ; 1        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; address[1]    ; U26   ; 1        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; address[20]   ; V23   ; 1        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; address[21]   ; U24   ; 1        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; address[22]   ; U23   ; 1        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; address[23]   ; R24   ; 1        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; address[2]    ; U25   ; 1        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; address[3]    ; T25   ; 1        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; address[4]    ; T24   ; 1        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; address[5]    ; V20   ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; address[6]    ; V19   ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; address[7]    ; U20   ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; address[8]    ; U19   ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; address[9]    ; T22   ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ata_cs0       ; K2    ; 5        ; 78           ; 32           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ata_cs1       ; AE7   ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ata_da[0]     ; J2    ; 5        ; 78           ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ata_da[1]     ; J1    ; 5        ; 78           ; 33           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ata_da[2]     ; K1    ; 5        ; 78           ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ata_dior      ; G1    ; 5        ; 78           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ata_diow      ; J4    ; 5        ; 78           ; 37           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ata_dmack     ; J7    ; 5        ; 78           ; 41           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; byten         ; K18   ; 3        ; 3            ; 52           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; cf_atasel     ; AE8   ; 7        ; 62           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; cf_gnd_da[10] ; L3    ; 5        ; 78           ; 31           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; cf_gnd_da[3]  ; J6    ; 5        ; 78           ; 43           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; cf_gnd_da[4]  ; J5    ; 5        ; 78           ; 43           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; cf_gnd_da[5]  ; H6    ; 5        ; 78           ; 44           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; cf_gnd_da[6]  ; H5    ; 5        ; 78           ; 44           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; cf_gnd_da[7]  ; G7    ; 5        ; 78           ; 45           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; cf_gnd_da[8]  ; G6    ; 5        ; 78           ; 45           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; cf_gnd_da[9]  ; M2    ; 5        ; 78           ; 30           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; cf_power      ; AB12  ; 7        ; 60           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; cf_we         ; H7    ; 5        ; 78           ; 42           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ddr_ad[0]     ; B10   ; 4        ; 49           ; 52           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 2 pF ;
; ddr_ad[10]    ; F11   ; 4        ; 59           ; 52           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 2 pF ;
; ddr_ad[11]    ; F10   ; 4        ; 64           ; 52           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 2 pF ;
; ddr_ad[12]    ; F8    ; 4        ; 76           ; 52           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 2 pF ;
; ddr_ad[1]     ; B9    ; 4        ; 55           ; 52           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 2 pF ;
; ddr_ad[2]     ; B8    ; 4        ; 62           ; 52           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 2 pF ;
; ddr_ad[3]     ; B6    ; 4        ; 67           ; 52           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 2 pF ;
; ddr_ad[4]     ; C5    ; 4        ; 72           ; 52           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 2 pF ;
; ddr_ad[5]     ; E11   ; 4        ; 59           ; 52           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 2 pF ;
; ddr_ad[6]     ; E10   ; 4        ; 64           ; 52           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 2 pF ;
; ddr_ad[7]     ; E9    ; 4        ; 71           ; 52           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 2 pF ;
; ddr_ad[8]     ; E8    ; 4        ; 76           ; 52           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 2 pF ;
; ddr_ad[9]     ; E7    ; 4        ; 76           ; 52           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 2 pF ;
; ddr_ba[0]     ; G10   ; 4        ; 60           ; 52           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 2 pF ;
; ddr_ba[1]     ; G11   ; 4        ; 54           ; 52           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 2 pF ;
; ddr_casb      ; B3    ; 4        ; 73           ; 52           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 2 pF ;
; ddr_cke       ; F13   ; 4        ; 46           ; 52           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 2 pF ;
; ddr_clk       ; C3    ; 4        ; 73           ; 52           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 2 pF ;
; ddr_clkn      ; C4    ; 4        ; 73           ; 52           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 2 pF ;
; ddr_csb       ; E12   ; 4        ; 54           ; 52           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 2 pF ;
; ddr_dm[0]     ; C10   ; 4        ; 50           ; 52           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 4 pF ;
; ddr_dm[1]     ; B7    ; 4        ; 63           ; 52           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 4 pF ;
; ddr_rasb      ; A3    ; 4        ; 73           ; 52           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 2 pF ;
; ddr_web       ; B4    ; 4        ; 72           ; 52           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 2 pF ;
; dsuact        ; V16   ; 8        ; 19           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; errorn        ; W15   ; 8        ; 25           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; eth_aen       ; AB25  ; 1        ; 0            ; 13           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; eth_lclk      ; AA21  ; 1        ; 0            ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; eth_nads      ; AA22  ; 1        ; 0            ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; eth_nbe[0]    ; Y24   ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; eth_nbe[1]    ; Y23   ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; eth_nbe[2]    ; AA24  ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; eth_nbe[3]    ; AA23  ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; eth_ncycle    ; AA26  ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; eth_ndatacs   ; W24   ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; eth_nrdyrtn   ; W26   ; 1        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; eth_nvlbus    ; W19   ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; eth_readn     ; Y26   ; 1        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; eth_wnr       ; AA25  ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; eth_writen    ; Y25   ; 1        ; 0            ; 18           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; oen           ; H20   ; 2        ; 0            ; 45           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; romsn         ; H19   ; 2        ; 0            ; 45           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssaddr[10]    ; C17   ; 3        ; 23           ; 52           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssaddr[11]    ; C18   ; 3        ; 16           ; 52           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssaddr[12]    ; C19   ; 3        ; 16           ; 52           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssaddr[13]    ; C20   ; 3        ; 11           ; 52           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssaddr[14]    ; G26   ; 2        ; 0            ; 35           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssaddr[15]    ; G25   ; 2        ; 0            ; 35           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssaddr[16]    ; G24   ; 2        ; 0            ; 39           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssaddr[17]    ; G23   ; 2        ; 0            ; 39           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssaddr[18]    ; G21   ; 2        ; 0            ; 44           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssaddr[19]    ; G20   ; 2        ; 0            ; 44           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssaddr[20]    ; H26   ; 2        ; 0            ; 34           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssaddr[2]     ; G16   ; 3        ; 24           ; 52           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssaddr[3]     ; G17   ; 3        ; 17           ; 52           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssaddr[4]     ; E26   ; 2        ; 0            ; 42           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssaddr[5]     ; E25   ; 2        ; 0            ; 42           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssaddr[6]     ; E24   ; 2        ; 0            ; 43           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssaddr[7]     ; E23   ; 2        ; 0            ; 43           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssaddr[8]     ; F26   ; 2        ; 0            ; 40           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssaddr[9]     ; F25   ; 2        ; 0            ; 40           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssram_adscn   ; B16   ; 3        ; 23           ; 52           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssram_adsp_n  ; J25   ; 2        ; 0            ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssram_adv_n   ; J24   ; 2        ; 0            ; 37           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssram_bw[0]   ; H23   ; 2        ; 0            ; 38           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssram_bw[1]   ; J23   ; 2        ; 0            ; 37           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssram_bw[2]   ; K24   ; 2        ; 0            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssram_bw[3]   ; F16   ; 3        ; 26           ; 52           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssram_ce1n    ; C16   ; 3        ; 23           ; 52           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssram_ce2     ; L25   ; 2        ; 0            ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssram_ce3n    ; L24   ; 2        ; 0            ; 32           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssram_clk     ; A12   ; 9        ; 45           ; 52           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssram_oen     ; J26   ; 2        ; 0            ; 33           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssram_wen     ; F17   ; 3        ; 19           ; 52           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; txd1          ; AB23  ; 1        ; 0            ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; wpn           ; H22   ; 2        ; 0            ; 42           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; writen        ; V26   ; 1        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+-----------------+------------------+-------------+----------------------+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                              ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+-----------------+------------------+-------------+----------------------+------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard    ; Current Strength ; Termination ; Location assigned by ; Load ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+-----------------+------------------+-------------+----------------------+------+
; ata_data[0]  ; H3    ; 5        ; 78           ; 38           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ata_data[10] ; E2    ; 5        ; 78           ; 43           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ata_data[11] ; E4    ; 5        ; 78           ; 42           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ata_data[12] ; F2    ; 5        ; 78           ; 41           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ata_data[13] ; F4    ; 5        ; 78           ; 40           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ata_data[14] ; G4    ; 5        ; 78           ; 39           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ata_data[15] ; H4    ; 5        ; 78           ; 38           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ata_data[1]  ; G3    ; 5        ; 78           ; 39           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ata_data[2]  ; F3    ; 5        ; 78           ; 40           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ata_data[3]  ; F1    ; 5        ; 78           ; 41           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ata_data[4]  ; E3    ; 5        ; 78           ; 42           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ata_data[5]  ; E1    ; 5        ; 78           ; 43           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ata_data[6]  ; D2    ; 5        ; 78           ; 44           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ata_data[7]  ; C1    ; 5        ; 78           ; 45           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ata_data[8]  ; C2    ; 5        ; 78           ; 45           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ata_data[9]  ; D3    ; 5        ; 78           ; 44           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; data[0]      ; K20   ; 2        ; 0            ; 38           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; data[10]     ; L19   ; 2        ; 0            ; 35           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; data[11]     ; L18   ; 2        ; 0            ; 35           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; data[12]     ; L21   ; 2        ; 0            ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; data[13]     ; L20   ; 2        ; 0            ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; data[14]     ; L23   ; 2        ; 0            ; 37           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; data[15]     ; L22   ; 2        ; 0            ; 37           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; data[16]     ; M20   ; 2        ; 0            ; 30           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; data[17]     ; M19   ; 2        ; 0            ; 30           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; data[18]     ; N20   ; 2        ; 0            ; 31           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; data[19]     ; N19   ; 2        ; 0            ; 31           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; data[1]      ; K19   ; 2        ; 0            ; 38           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; data[20]     ; N22   ; 2        ; 0            ; 32           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; data[21]     ; N21   ; 2        ; 0            ; 32           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; data[22]     ; M22   ; 2        ; 0            ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; data[23]     ; M21   ; 2        ; 0            ; 33           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; data[24]     ; D15   ; 3        ; 33           ; 52           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; data[25]     ; G15   ; 3        ; 26           ; 52           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; data[26]     ; E19   ; 3        ; 2            ; 52           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; data[27]     ; D20   ; 3        ; 2            ; 52           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; data[28]     ; G19   ; 3        ; 2            ; 52           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; data[29]     ; D19   ; 3        ; 2            ; 52           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; data[2]      ; K22   ; 2        ; 0            ; 39           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; data[30]     ; E20   ; 3        ; 1            ; 52           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; data[31]     ; F20   ; 3        ; 1            ; 52           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; data[3]      ; K21   ; 2        ; 0            ; 39           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; data[4]      ; J20   ; 2        ; 0            ; 40           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; data[5]      ; J19   ; 2        ; 0            ; 40           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; data[6]      ; J22   ; 2        ; 0            ; 41           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; data[7]      ; J21   ; 2        ; 0            ; 41           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; data[8]      ; M24   ; 2        ; 0            ; 34           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; data[9]      ; M23   ; 2        ; 0            ; 34           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ddr_dq[0]    ; D9    ; 4        ; 56           ; 52           ; 3           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 4 pF ;
; ddr_dq[10]   ; D6    ; 4        ; 68           ; 52           ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 4 pF ;
; ddr_dq[11]   ; A6    ; 4        ; 67           ; 52           ; 3           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 4 pF ;
; ddr_dq[12]   ; A8    ; 4        ; 62           ; 52           ; 3           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 4 pF ;
; ddr_dq[13]   ; A7    ; 4        ; 63           ; 52           ; 3           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 4 pF ;
; ddr_dq[14]   ; C7    ; 4        ; 63           ; 52           ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 4 pF ;
; ddr_dq[15]   ; D7    ; 4        ; 63           ; 52           ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 4 pF ;
; ddr_dq[1]    ; D8    ; 4        ; 56           ; 52           ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 4 pF ;
; ddr_dq[2]    ; C8    ; 4        ; 56           ; 52           ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 4 pF ;
; ddr_dq[3]    ; A9    ; 4        ; 55           ; 52           ; 3           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 4 pF ;
; ddr_dq[4]    ; B11   ; 4        ; 49           ; 52           ; 3           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 4 pF ;
; ddr_dq[5]    ; C11   ; 4        ; 50           ; 52           ; 3           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 4 pF ;
; ddr_dq[6]    ; A10   ; 4        ; 50           ; 52           ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 4 pF ;
; ddr_dq[7]    ; D10   ; 4        ; 50           ; 52           ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 4 pF ;
; ddr_dq[8]    ; A5    ; 4        ; 68           ; 52           ; 3           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 4 pF ;
; ddr_dq[9]    ; B5    ; 4        ; 68           ; 52           ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 4 pF ;
; ddr_dqs[0]   ; C9    ; 4        ; 56           ; 52           ; 0           ; 1                     ; 0                  ; yes    ; no             ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 4 pF ;
; ddr_dqs[1]   ; C6    ; 4        ; 68           ; 52           ; 0           ; 1                     ; 0                  ; yes    ; no             ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; SSTL-2 Class II ; 24mA             ; Off         ; User                 ; 4 pF ;
; gpio[0]      ; T4    ; 6        ; 78           ; 22           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; gpio[10]     ; N6    ; 5        ; 78           ; 30           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; gpio[11]     ; T5    ; 6        ; 78           ; 22           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; gpio[12]     ; U3    ; 6        ; 78           ; 21           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; gpio[13]     ; U4    ; 6        ; 78           ; 21           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; gpio[14]     ; T8    ; 6        ; 78           ; 20           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; gpio[15]     ; T9    ; 6        ; 78           ; 20           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; gpio[16]     ; N4    ; 5        ; 78           ; 32           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; gpio[17]     ; M6    ; 5        ; 78           ; 33           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; gpio[18]     ; M5    ; 5        ; 78           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; gpio[19]     ; M8    ; 5        ; 78           ; 34           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; gpio[1]      ; V14   ; 8        ; 25           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; gpio[20]     ; M7    ; 5        ; 78           ; 34           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; gpio[21]     ; L9    ; 5        ; 78           ; 35           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; gpio[22]     ; L8    ; 5        ; 78           ; 35           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; gpio[23]     ; N5    ; 5        ; 78           ; 32           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; gpio[24]     ; L6    ; 5        ; 78           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; gpio[25]     ; M4    ; 5        ; 78           ; 37           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; gpio[26]     ; M3    ; 5        ; 78           ; 37           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; gpio[27]     ; L5    ; 5        ; 78           ; 38           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; gpio[28]     ; L4    ; 5        ; 78           ; 38           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; gpio[29]     ; K9    ; 5        ; 78           ; 39           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; gpio[2]      ; AD17  ; 8        ; 23           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; gpio[30]     ; K8    ; 5        ; 78           ; 39           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; gpio[31]     ; L7    ; 5        ; 78           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; gpio[3]      ; AA17  ; 8        ; 19           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; gpio[4]      ; W23   ; 1        ; 0            ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; gpio[5]      ; AB17  ; 8        ; 17           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; gpio[6]      ; AD18  ; 8        ; 16           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; gpio[7]      ; V17   ; 8        ; 14           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; gpio[8]      ; P4    ; 5        ; 78           ; 31           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; gpio[9]      ; P5    ; 5        ; 78           ; 31           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssdata[0]    ; A17   ; 3        ; 23           ; 52           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssdata[10]   ; B22   ; 3        ; 5            ; 52           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssdata[11]   ; C21   ; 3        ; 11           ; 52           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssdata[12]   ; E18   ; 3        ; 7            ; 52           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssdata[13]   ; D18   ; 3        ; 6            ; 52           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssdata[14]   ; E17   ; 3        ; 14           ; 52           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssdata[15]   ; D17   ; 3        ; 25           ; 52           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssdata[16]   ; F23   ; 2        ; 0            ; 41           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssdata[17]   ; F22   ; 2        ; 0            ; 43           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssdata[18]   ; F21   ; 2        ; 0            ; 43           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssdata[19]   ; B23   ; 3        ; 5            ; 52           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssdata[1]    ; A18   ; 3        ; 21           ; 52           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssdata[20]   ; D25   ; 2        ; 0            ; 44           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssdata[21]   ; F24   ; 2        ; 0            ; 41           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssdata[22]   ; H21   ; 2        ; 0            ; 42           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssdata[23]   ; F19   ; 3        ; 1            ; 52           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssdata[24]   ; B21   ; 3        ; 9            ; 52           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssdata[25]   ; A21   ; 3        ; 11           ; 52           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssdata[26]   ; A22   ; 3        ; 9            ; 52           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssdata[27]   ; A24   ; 3        ; 5            ; 52           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssdata[28]   ; C26   ; 2        ; 0            ; 45           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssdata[29]   ; C25   ; 2        ; 0            ; 45           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssdata[2]    ; A19   ; 3        ; 16           ; 52           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssdata[30]   ; D24   ; 2        ; 0            ; 44           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 12mA             ; Off         ; User                 ; 0 pF ;
; ssdata[31]   ; C23   ; 3        ; 3            ; 52           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssdata[3]    ; A20   ; 3        ; 15           ; 52           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssdata[4]    ; B17   ; 3        ; 21           ; 52           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssdata[5]    ; B18   ; 3        ; 16           ; 52           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssdata[6]    ; B19   ; 3        ; 15           ; 52           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssdata[7]    ; B20   ; 3        ; 11           ; 52           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssdata[8]    ; B24   ; 3        ; 3            ; 52           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
; ssdata[9]    ; C22   ; 3        ; 5            ; 52           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL     ; 24mA             ; Off         ; User                 ; 0 pF ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+-----------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 42 / 56 ( 75 % ) ; 3.3V          ; --           ;
; 2        ; 58 / 68 ( 85 % ) ; 3.3V          ; --           ;
; 3        ; 45 / 63 ( 71 % ) ; 3.3V          ; --           ;
; 4        ; 43 / 56 ( 77 % ) ; 2.5V          ; 1.25V        ;
; 5        ; 54 / 68 ( 79 % ) ; 3.3V          ; --           ;
; 6        ; 7 / 56 ( 13 % )  ; 3.3V          ; --           ;
; 7        ; 3 / 54 ( 6 % )   ; 3.3V          ; --           ;
; 8        ; 9 / 56 ( 16 % )  ; 3.3V          ; --           ;
; 9        ; 1 / 6 ( 17 % )   ; 3.3V          ; --           ;
; 10       ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 11       ; 0 / 1 ( 0 % )    ; 3.3V          ; --           ;
; 12       ; 0 / 2 ( 0 % )    ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                           ;
+----------+------------+----------+-------------------------------------------+--------+-----------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                            ; Dir.   ; I/O Standard    ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------+--------+-----------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; A3       ; 559        ; 4        ; ddr_rasb                                  ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ;            ; 4        ; VCCIO4                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; A5       ; 575        ; 4        ; ddr_dq[8]                                 ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 579        ; 4        ; ddr_dq[11]                                ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 591        ; 4        ; ddr_dq[13]                                ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 595        ; 4        ; ddr_dq[12]                                ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 611        ; 4        ; ddr_dq[3]                                 ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 622        ; 4        ; ddr_dq[6]                                 ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ;            ; 4        ; VCCIO4                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; A12      ; 635        ; 9        ; ssram_clk                                 ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; A14      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; A15      ; 641        ; 3        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ;            ; 3        ; VCCIO3                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 670        ; 3        ; ssdata[0]                                 ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 675        ; 3        ; ssdata[1]                                 ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 687        ; 3        ; ssdata[2]                                 ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 691        ; 3        ; ssdata[3]                                 ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 703        ; 3        ; ssdata[25]                                ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 707        ; 3        ; ssdata[26]                                ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A23      ;            ; 3        ; VCCIO3                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; A24      ; 720        ; 3        ; ssdata[27]                                ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A25      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 431        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 429        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 415        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 413        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 406        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 404        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AA8      ; 357        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ;            ; 7        ; VREFB7                                    ; power  ;                 ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 329        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 311        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 299        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AA14     ; 258        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 257        ; 8        ; resetn                                    ; input  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 245        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 233        ; 8        ; gpio[3]                                   ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ; 8        ; VREFB8                                    ; power  ;                 ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 186        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 180        ; 8        ; ^nCONFIG                                  ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 135        ; 1        ; eth_lclk                                  ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ; 133        ; 1        ; eth_nads                                  ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 118        ; 1        ; eth_nbe[3]                                ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 116        ; 1        ; eth_nbe[2]                                ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 114        ; 1        ; eth_wnr                                   ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 112        ; 1        ; eth_ncycle                                ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 427        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 425        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 411        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 409        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ; 367        ; 7        ; ^nCEO                                     ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; AB6      ; 365        ; 7        ; PLL_ENA                                   ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 361        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 359        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 356        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 358        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 327        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 315        ; 7        ; cf_power                                  ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 274        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 268        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 259        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 263        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 229        ; 8        ; gpio[5]                                   ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 213        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 197        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 185        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 179        ; 8        ; altera_reserved_ntrst                     ; input  ; 3.3-V LVTTL     ;         ; --         ; N               ; no       ; Off          ;
; AB22     ; 177        ; 8        ; altera_reserved_tck                       ; input  ; 3.3-V LVTTL     ;         ; --         ; N               ; no       ; Off          ;
; AB23     ; 134        ; 1        ; txd1                                      ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 132        ; 1        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 130        ; 1        ; eth_aen                                   ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 128        ; 1        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ;            ; 6        ; VCCIO6                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC2      ; 407        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 405        ; 6        ; ata_dmarq                                 ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC4      ;            ; 6        ; VREFB6                                    ; power  ;                 ;         ; --         ;                 ; --       ; --           ;
; AC5      ;            ; 7        ; VREFB7                                    ; power  ;                 ;         ; --         ;                 ; --       ; --           ;
; AC6      ; 336        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 320        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 306        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 305        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 288        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ;            ; 7        ; VREFB7                                    ; power  ;                 ;         ; --         ;                 ; --       ; --           ;
; AC12     ; 281        ; 10       ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AC13     ; 272        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AC14     ; 270        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 260        ; 12       ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ;            ; 8        ; VREFB8                                    ; power  ;                 ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 217        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 201        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 181        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 187        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 184        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ;            ; 8        ; VREFB8                                    ; power  ;                 ;         ; --         ;                 ; --       ; --           ;
; AC23     ;            ; 1        ; VREFB1                                    ; power  ;                 ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 138        ; 1        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC25     ; 136        ; 1        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ;            ; 1        ; VCCIO1                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD1      ; 403        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD2      ; 401        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 352        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AD4      ; 354        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 349        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 339        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 322        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 304        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ; 307        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AD10     ; 291        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 289        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 280        ; 10       ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 278        ; 10       ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AD14     ; 275        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AD15     ; 267        ; 12       ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 241        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 240        ; 8        ; gpio[2]                                   ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 226        ; 8        ; gpio[6]                                   ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 224        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ; 210        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AD21     ; 208        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 193        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 191        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 178        ; 8        ; altera_reserved_tms                       ; input  ; 3.3-V LVTTL     ;         ; --         ; N               ; no       ; Off          ;
; AD25     ; 142        ; 1        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ; 140        ; 1        ; rxd1                                      ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE1      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 366        ; 7        ; ^nIO_PULLUP                               ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; AE3      ; 355        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AE4      ; 351        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 338        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 335        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 323        ; 7        ; ata_cs1                                   ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 319        ; 7        ; cf_atasel                                 ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 303        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 287        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 285        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 279        ; 10       ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 276        ; 10       ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 273        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AE15     ; 269        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 243        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 239        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 227        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 223        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 211        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 207        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 194        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 195        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 189        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AE25     ; 176        ; 8        ; altera_reserved_tdi                       ; input  ; 3.3-V LVTTL     ;         ; --         ; N               ; no       ; Off          ;
; AE26     ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AF3      ; 353        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AF4      ;            ; 7        ; VCCIO7                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF5      ; 337        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 333        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 321        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 317        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 301        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 290        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 7        ; VCCIO7                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ; 277        ; 10       ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AF13     ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AF14     ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AF15     ; 271        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AF16     ;            ; 8        ; VCCIO8                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 242        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 237        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 225        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 221        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 209        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 205        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ;            ; 8        ; VCCIO8                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF24     ; 192        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AF25     ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; B2       ; 546        ; 4        ; ^MSEL1                                    ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; B3       ; 557        ; 4        ; ddr_casb                                  ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 561        ; 4        ; ddr_web                                   ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 574        ; 4        ; ddr_dq[9]                                 ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 577        ; 4        ; ddr_ad[3]                                 ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 589        ; 4        ; ddr_dm[1]                                 ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 593        ; 4        ; ddr_ad[2]                                 ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 609        ; 4        ; ddr_ad[1]                                 ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 625        ; 4        ; ddr_ad[0]                                 ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 627        ; 4        ; ddr_dq[4]                                 ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 633        ; 9        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 639        ; 4        ; ddr_clkin                                 ; input  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 640        ; 4        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 643        ; 3        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 669        ; 3        ; ssram_adscn                               ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 673        ; 3        ; ssdata[4]                                 ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 685        ; 3        ; ssdata[5]                                 ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 689        ; 3        ; ssdata[6]                                 ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 701        ; 3        ; ssdata[7]                                 ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ; 705        ; 3        ; ssdata[24]                                ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 718        ; 3        ; ssdata[10]                                ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 717        ; 3        ; ssdata[19]                                ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B24      ; 723        ; 3        ; ssdata[8]                                 ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B25      ; 736        ; 3        ; ^CONF_DONE                                ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; B26      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C1       ; 523        ; 5        ; ata_data[7]                               ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 521        ; 5        ; ata_data[8]                               ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 560        ; 4        ; ddr_clk                                   ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 558        ; 4        ; ddr_clkn                                  ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 563        ; 4        ; ddr_ad[4]                                 ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 573        ; 4        ; ddr_dqs[1]                                ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 590        ; 4        ; ddr_dq[14]                                ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 608        ; 4        ; ddr_dq[2]                                 ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 605        ; 4        ; ddr_dqs[0]                                ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 621        ; 4        ; ddr_dm[0]                                 ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 623        ; 4        ; ddr_dq[5]                                 ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 632        ; 9        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 637        ; 4        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 638        ; 4        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 642        ; 3        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 671        ; 3        ; ssram_ce1n                                ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 672        ; 3        ; ssaddr[10]                                ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 686        ; 3        ; ssaddr[11]                                ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 688        ; 3        ; ssaddr[12]                                ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 702        ; 3        ; ssaddr[13]                                ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C21      ; 704        ; 3        ; ssdata[11]                                ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C22      ; 719        ; 3        ; ssdata[9]                                 ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C23      ; 721        ; 3        ; ssdata[31]                                ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C24      ; 734        ; 3        ; ^DCLK                                     ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; C25      ; 22         ; 2        ; ssdata[29]                                ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ; 20         ; 2        ; ssdata[28]                                ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ;            ; 5        ; VCCIO5                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; D2       ; 519        ; 5        ; ata_data[6]                               ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 517        ; 5        ; ata_data[9]                               ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ;            ; 5        ; VREFB5                                    ; power  ;                 ;         ; --         ;                 ; --       ; --           ;
; D5       ;            ; 4        ; VREFB4                                    ; power  ;                 ; 1.25V   ; --         ;                 ; --       ; --           ;
; D6       ; 576        ; 4        ; ddr_dq[10]                                ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 592        ; 4        ; ddr_dq[15]                                ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 606        ; 4        ; ddr_dq[1]                                 ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 607        ; 4        ; ddr_dq[0]                                 ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 624        ; 4        ; ddr_dq[7]                                 ; bidir  ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ;            ; 4        ; VREFB4                                    ; power  ;                 ; 1.25V   ; --         ;                 ; --       ; --           ;
; D12      ; 631        ; 9        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 636        ; 9        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ; 647        ; 11       ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 644        ; 3        ; data[24]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 3        ; VREFB3                                    ; power  ;                 ;         ; --         ;                 ; --       ; --           ;
; D17      ; 661        ; 3        ; ssdata[15]                                ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 715        ; 3        ; ssdata[13]                                ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D19      ; 728        ; 3        ; data[29]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 727        ; 3        ; data[27]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D21      ; 732        ; 3        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 3        ; VREFB3                                    ; power  ;                 ;         ; --         ;                 ; --       ; --           ;
; D23      ;            ; 2        ; VREFB2                                    ; power  ;                 ;         ; --         ;                 ; --       ; --           ;
; D24      ; 26         ; 2        ; ssdata[30]                                ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D25      ; 24         ; 2        ; ssdata[20]                                ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D26      ;            ; 2        ; VCCIO2                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; E1       ; 515        ; 5        ; ata_data[5]                               ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 513        ; 5        ; ata_data[10]                              ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 511        ; 5        ; ata_data[4]                               ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 509        ; 5        ; ata_data[11]                              ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; TEMPDIODEp                                ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; E6       ; 547        ; 4        ; ^MSEL2                                    ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; E7       ; 554        ; 4        ; ddr_ad[9]                                 ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 556        ; 4        ; ddr_ad[8]                                 ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 565        ; 4        ; ddr_ad[7]                                 ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 585        ; 4        ; ddr_ad[6]                                 ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 601        ; 4        ; ddr_ad[5]                                 ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 613        ; 4        ; ddr_csb                                   ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ; 634        ; 9        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 657        ; 3        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 3.3-V LVTTL     ;         ; Column I/O ; N               ; no       ; On           ;
; E15      ; 653        ; 3        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ; 658        ; 3        ; ~DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL     ;         ; Column I/O ; N               ; no       ; On           ;
; E17      ; 693        ; 3        ; ssdata[14]                                ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 711        ; 3        ; ssdata[12]                                ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 725        ; 3        ; data[26]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ; 729        ; 3        ; data[30]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; E21      ; 733        ; 3        ; ^nSTATUS                                  ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; E22      ; 735        ; 3        ; ^nCE                                      ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; E23      ; 30         ; 2        ; ssaddr[7]                                 ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E24      ; 28         ; 2        ; ssaddr[6]                                 ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E25      ; 34         ; 2        ; ssaddr[5]                                 ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E26      ; 32         ; 2        ; ssaddr[4]                                 ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 507        ; 5        ; ata_data[3]                               ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 505        ; 5        ; ata_data[12]                              ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 503        ; 5        ; ata_data[2]                               ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 501        ; 5        ; ata_data[13]                              ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; TEMPDIODEn                                ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; F6       ; 544        ; 4        ; altera_reserved_tdo                       ; output ; 2.5 V           ;         ; --         ; N               ; no       ; Off          ;
; F7       ; 545        ; 4        ; ^MSEL3                                    ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; F8       ; 555        ; 4        ; ddr_ad[12]                                ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ; 4        ; VREFB4                                    ; power  ;                 ; 1.25V   ; --         ;                 ; --       ; --           ;
; F10      ; 587        ; 4        ; ddr_ad[11]                                ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 603        ; 4        ; ddr_ad[10]                                ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 617        ; 4        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 630        ; 4        ; ddr_cke                                   ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 654        ; 3        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 655        ; 3        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 659        ; 3        ; ssram_bw[3]                               ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; F17      ; 679        ; 3        ; ssram_wen                                 ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ;            ; 3        ; VREFB3                                    ; power  ;                 ;         ; --         ;                 ; --       ; --           ;
; F19      ; 730        ; 3        ; ssdata[23]                                ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ; 731        ; 3        ; data[31]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; F21      ; 31         ; 2        ; ssdata[18]                                ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 29         ; 2        ; ssdata[17]                                ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F23      ; 38         ; 2        ; ssdata[16]                                ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F24      ; 36         ; 2        ; ssdata[21]                                ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ; 42         ; 2        ; ssaddr[9]                                 ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F26      ; 40         ; 2        ; ssaddr[8]                                 ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 487        ; 5        ; ata_dior                                  ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 485        ; 5        ; ata_iordy                                 ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 499        ; 5        ; ata_data[1]                               ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 497        ; 5        ; ata_data[14]                              ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ;            ; 5        ; VREFB5                                    ; power  ;                 ;         ; --         ;                 ; --       ; --           ;
; G6       ; 522        ; 5        ; cf_gnd_da[8]                              ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 520        ; 5        ; cf_gnd_da[7]                              ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G8       ; 548        ; 4        ; ^MSEL0                                    ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; G9       ; 571        ; 4        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 599        ; 4        ; ddr_ba[0]                                 ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 615        ; 4        ; ddr_ba[1]                                 ; output ; SSTL-2 Class II ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ;            ;          ; VCCA_PLL5                                 ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; G14      ; 656        ; 3        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 3.3-V LVTTL     ;         ; Column I/O ; N               ; no       ; On           ;
; G15      ; 660        ; 3        ; data[25]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 665        ; 3        ; ssaddr[2]                                 ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 683        ; 3        ; ssaddr[3]                                 ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 697        ; 3        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ; 726        ; 3        ; data[28]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 27         ; 2        ; ssaddr[19]                                ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G21      ; 25         ; 2        ; ssaddr[18]                                ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ;            ; 2        ; VREFB2                                    ; power  ;                 ;         ; --         ;                 ; --       ; --           ;
; G23      ; 46         ; 2        ; ssaddr[17]                                ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G24      ; 44         ; 2        ; ssaddr[16]                                ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G25      ; 62         ; 2        ; ssaddr[15]                                ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 60         ; 2        ; ssaddr[14]                                ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 483        ; 5        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 481        ; 5        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 495        ; 5        ; ata_data[0]                               ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 493        ; 5        ; ata_data[15]                              ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 518        ; 5        ; cf_gnd_da[6]                              ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 516        ; 5        ; cf_gnd_da[5]                              ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 510        ; 5        ; cf_we                                     ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ; 508        ; 5        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; H9       ; 568        ; 4        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 583        ; 4        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 616        ; 4        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ;            ; 9        ; VCC_PLL5_OUT                              ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GNDA_PLL5                                 ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; VCCD_PLL5                                 ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; H15      ; 662        ; 3        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 676        ; 3        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 684        ; 3        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ; 708        ; 3        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; H19      ; 23         ; 2        ; romsn                                     ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 21         ; 2        ; oen                                       ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H21      ; 35         ; 2        ; ssdata[22]                                ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 33         ; 2        ; wpn                                       ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 50         ; 2        ; ssram_bw[0]                               ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 48         ; 2        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 66         ; 2        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 64         ; 2        ; ssaddr[20]                                ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 475        ; 5        ; ata_da[1]                                 ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 473        ; 5        ; ata_da[0]                                 ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 491        ; 5        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 489        ; 5        ; ata_diow                                  ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 514        ; 5        ; cf_gnd_da[4]                              ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 512        ; 5        ; cf_gnd_da[3]                              ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 506        ; 5        ; ata_dmack                                 ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ; 504        ; 5        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 552        ; 4        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 578        ; 4        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 598        ; 4        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 4        ; VCCPD4                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GNDA_PLL5                                 ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; J14      ; 650        ; 3        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 667        ; 3        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; J16      ;            ; 3        ; VCCPD3                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 694        ; 3        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 712        ; 3        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ; 43         ; 2        ; data[5]                                   ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J20      ; 41         ; 2        ; data[4]                                   ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 39         ; 2        ; data[7]                                   ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 37         ; 2        ; data[6]                                   ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 54         ; 2        ; ssram_bw[1]                               ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J24      ; 52         ; 2        ; ssram_adv_n                               ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J25      ; 70         ; 2        ; ssram_adsp_n                              ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 68         ; 2        ; ssram_oen                                 ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 471        ; 5        ; ata_da[2]                                 ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 469        ; 5        ; ata_cs0                                   ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 479        ; 5        ; ata_intrq                                 ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 477        ; 5        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ;            ; 5        ; VREFB5                                    ; power  ;                 ;         ; --         ;                 ; --       ; --           ;
; K6       ; 502        ; 5        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 500        ; 5        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 498        ; 5        ; gpio[30]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ; 496        ; 5        ; gpio[29]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K10      ; 566        ; 4        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; K11      ; 582        ; 4        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; K12      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; 4        ; VCCIO4                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ; 3        ; VCCIO3                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; K16      ; 680        ; 3        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 700        ; 3        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 724        ; 3        ; byten                                     ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; K19      ; 51         ; 2        ; data[1]                                   ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ; 49         ; 2        ; data[0]                                   ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 47         ; 2        ; data[3]                                   ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 45         ; 2        ; data[2]                                   ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K23      ; 58         ; 2        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 56         ; 2        ; ssram_bw[2]                               ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K25      ; 78         ; 2        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 76         ; 2        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 5        ; VCCIO5                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 467        ; 5        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 465        ; 5        ; cf_gnd_da[10]                             ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 494        ; 5        ; gpio[28]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 492        ; 5        ; gpio[27]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 486        ; 5        ; gpio[24]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 484        ; 5        ; gpio[31]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 482        ; 5        ; gpio[22]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ; 480        ; 5        ; gpio[21]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ;            ;          ; VCCINT                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L18      ; 63         ; 2        ; data[11]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 61         ; 2        ; data[10]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 59         ; 2        ; data[13]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L21      ; 57         ; 2        ; data[12]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 55         ; 2        ; data[15]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L23      ; 53         ; 2        ; data[14]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L24      ; 74         ; 2        ; ssram_ce3n                                ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L25      ; 72         ; 2        ; ssram_ce2                                 ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ;            ; 2        ; VCCIO2                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ; 463        ; 5        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 461        ; 5        ; cf_gnd_da[9]                              ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 490        ; 5        ; gpio[26]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 488        ; 5        ; gpio[25]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 474        ; 5        ; gpio[18]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 472        ; 5        ; gpio[17]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ; 478        ; 5        ; gpio[20]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 476        ; 5        ; gpio[19]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ; 5        ; VCCPD5                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 2        ; VCCIO2                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 2        ; VCCPD2                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 83         ; 2        ; data[17]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M20      ; 81         ; 2        ; data[16]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 71         ; 2        ; data[23]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 69         ; 2        ; data[22]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M23      ; 67         ; 2        ; data[9]                                   ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 65         ; 2        ; data[8]                                   ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 82         ; 2        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ; 80         ; 2        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N2       ; 456        ; 5        ; GND+                                      ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 458        ; 5        ; GND+                                      ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; N4       ; 470        ; 5        ; gpio[16]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ; 468        ; 5        ; gpio[23]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ; 462        ; 5        ; gpio[10]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ; 460        ; 5        ; dsubren                                   ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N8       ;            ;          ; GNDA_PLL4                                 ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GNDA_PLL4                                 ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ; 5        ; VCCIO5                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GNDA_PLL1                                 ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N19      ; 79         ; 2        ; data[19]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N20      ; 77         ; 2        ; data[18]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 75         ; 2        ; data[21]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 73         ; 2        ; data[20]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N23      ;            ; 2        ; VREFB2                                    ; power  ;                 ;         ; --         ;                 ; --       ; --           ;
; N24      ; 85         ; 2        ; GND+                                      ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; N25      ; 87         ; 2        ; GND+                                      ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; P2       ; 457        ; 5        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 459        ; 5        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 466        ; 5        ; gpio[8]                                   ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 464        ; 5        ; gpio[9]                                   ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ;          ; VCCD_PLL3                                 ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; VCCA_PLL4                                 ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCD_PLL4                                 ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ; 1        ; VCCIO1                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GNDA_PLL1                                 ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCD_PLL1                                 ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; VCCD_PLL2                                 ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; VCCA_PLL1                                 ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P22      ; 91         ; 1        ; GND+                                      ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; P23      ; 89         ; 1        ; GND+                                      ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; P24      ; 84         ; 2        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 86         ; 2        ; clk                                       ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R1       ; 455        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 453        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 454        ; 6        ; GND+                                      ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; R4       ; 452        ; 6        ; GND+                                      ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; R5       ;            ; 6        ; VREFB6                                    ; power  ;                 ;         ; --         ;                 ; --       ; --           ;
; R6       ;            ;          ; VCCA_PLL3                                 ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; GNDA_PLL3                                 ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ;          ; GNDA_PLL3                                 ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ; 6        ; VCCPD6                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ; 6        ; VCCIO6                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ; 1        ; VCCPD1                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GNDA_PLL2                                 ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GNDA_PLL2                                 ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R21      ;            ;          ; VCCA_PLL2                                 ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; R22      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R23      ; 95         ; 1        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; R24      ; 93         ; 1        ; address[23]                               ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 90         ; 1        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ; 88         ; 1        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ; 6        ; VCCIO6                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 451        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 449        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 450        ; 6        ; gpio[0]                                   ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ; 448        ; 6        ; gpio[11]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 430        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 428        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 442        ; 6        ; gpio[14]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 440        ; 6        ; gpio[15]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; T19      ; 119        ; 1        ; address[12]                               ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 117        ; 1        ; address[11]                               ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 123        ; 1        ; address[10]                               ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 121        ; 1        ; address[9]                                ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T23      ;            ; 1        ; VREFB1                                    ; power  ;                 ;         ; --         ;                 ; --       ; --           ;
; T24      ; 94         ; 1        ; address[4]                                ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T25      ; 92         ; 1        ; address[3]                                ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ;            ; 1        ; VCCIO1                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 447        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 445        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 446        ; 6        ; gpio[12]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 444        ; 6        ; gpio[13]                                  ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 434        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 432        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 426        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ; 424        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; U9       ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ; 7        ; VCCIO7                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 8        ; VCCIO8                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ; 127        ; 1        ; address[8]                                ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 125        ; 1        ; address[7]                                ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 115        ; 1        ; address[14]                               ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 113        ; 1        ; address[13]                               ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 99         ; 1        ; address[22]                               ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 97         ; 1        ; address[21]                               ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 98         ; 1        ; address[2]                                ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U26      ; 96         ; 1        ; address[1]                                ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 443        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 441        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 438        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 436        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 422        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 420        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 418        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ; 416        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ; 362        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ;            ; 7        ; VCCPD7                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; V12      ; 309        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; V13      ;            ; 10       ; VCC_PLL6_OUT                              ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 248        ; 8        ; gpio[1]                                   ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 8        ; VCCPD8                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ; 232        ; 8        ; dsuact                                    ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; V17      ; 216        ; 8        ; gpio[7]                                   ; bidir  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; V18      ; 196        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ; 131        ; 1        ; address[6]                                ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 129        ; 1        ; address[5]                                ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 111        ; 1        ; address[16]                               ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 109        ; 1        ; address[15]                               ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 103        ; 1        ; address[20]                               ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V24      ; 101        ; 1        ; address[19]                               ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V25      ; 102        ; 1        ; address[0]                                ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V26      ; 100        ; 1        ; writen                                    ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 439        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 437        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 423        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 421        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 414        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ; 412        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ; 410        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; W8       ; 408        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; W9       ; 346        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ; 344        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 314        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 296        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GNDA_PLL6                                 ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GNDA_PLL6                                 ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; W15      ; 249        ; 8        ; errorn                                    ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 238        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 220        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ; 200        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; W19      ; 143        ; 1        ; eth_nvlbus                                ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W20      ; 141        ; 1        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; W21      ; 107        ; 1        ; address[18]                               ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 105        ; 1        ; address[17]                               ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ; 126        ; 1        ; gpio[4]                                   ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W24      ; 124        ; 1        ; eth_ndatacs                               ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 106        ; 1        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 104        ; 1        ; eth_nrdyrtn                               ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 435        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 433        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 419        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 417        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ;            ; 6        ; VREFB6                                    ; power  ;                 ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 402        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y7       ; 400        ; 6        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y8       ; 364        ; 7        ; ^PORSEL                                   ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 330        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 326        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 298        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 293        ; 7        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ;            ;          ; VCCA_PLL6                                 ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; VCCD_PLL6                                 ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y15      ; 256        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 254        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 230        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 206        ; 8        ; RESERVED_INPUT                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ; 182        ; 8        ; ^VCCSEL                                   ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; Y20      ; 139        ; 1        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 137        ; 1        ; RESERVED_INPUT                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ;            ; 1        ; VREFB1                                    ; power  ;                 ;         ; --         ;                 ; --       ; --           ;
; Y23      ; 122        ; 1        ; eth_nbe[1]                                ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 120        ; 1        ; eth_nbe[0]                                ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 110        ; 1        ; eth_writen                                ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 108        ; 1        ; eth_readn                                 ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+-------------------------------------------+--------+-----------------+---------+------------+-----------------+----------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                            ;
+----------------------------------+-------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+
; Name                             ; clkgen:clkgen0|clkgen_stratixii:\strat2:v|stratix2_pll:sdclk_pll|altpll:\nosd:altpll0|pll ; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altpll:dll|pll ;
+----------------------------------+-------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+
; PLL type                         ; Fast                                                                                      ; Enhanced                                                                                                ;
; PLL mode                         ; Normal                                                                                    ; Normal                                                                                                  ;
; Feedback source                  ; --                                                                                        ; --                                                                                                      ;
; Compensate clock                 ; clock0                                                                                    ; clock0                                                                                                  ;
; Switchover type                  ; --                                                                                        ; --                                                                                                      ;
; Switchover on loss of clock      ; --                                                                                        ; --                                                                                                      ;
; Switchover counter               ; --                                                                                        ; --                                                                                                      ;
; Self reset on gated loss of lock ; Off                                                                                       ; Off                                                                                                     ;
; Gate lock counter                ; --                                                                                        ; --                                                                                                      ;
; Input frequency 0                ; 50.0 MHz                                                                                  ; 50.0 MHz                                                                                                ;
; Input frequency 1                ; --                                                                                        ; --                                                                                                      ;
; Nominal PFD frequency            ; 50.0 MHz                                                                                  ; 50.0 MHz                                                                                                ;
; Nominal VCO frequency            ; 800.0 MHz                                                                                 ; 699.8 MHz                                                                                               ;
; VCO post scale                   ; --                                                                                        ; --                                                                                                      ;
; VCO multiply                     ; --                                                                                        ; --                                                                                                      ;
; VCO divide                       ; --                                                                                        ; --                                                                                                      ;
; Freq min lock                    ; 49.2 MHz                                                                                  ; 49.44 MHz                                                                                               ;
; Freq max lock                    ; 65.17 MHz                                                                                 ; 74.33 MHz                                                                                               ;
; M VCO Tap                        ; 0                                                                                         ; 0                                                                                                       ;
; M Initial                        ; 1                                                                                         ; 1                                                                                                       ;
; M value                          ; 16                                                                                        ; 14                                                                                                      ;
; N value                          ; 1                                                                                         ; 1                                                                                                       ;
; M2 value                         ; --                                                                                        ; --                                                                                                      ;
; N2 value                         ; --                                                                                        ; --                                                                                                      ;
; SS counter                       ; --                                                                                        ; --                                                                                                      ;
; Downspread                       ; --                                                                                        ; --                                                                                                      ;
; Spread frequency                 ; --                                                                                        ; --                                                                                                      ;
; Charge pump current              ; 110 uA                                                                                    ; 131 uA                                                                                                  ;
; Loop filter resistance           ; 1.500000 KOhm                                                                             ; 1.000000 KOhm                                                                                           ;
; Loop filter capacitance          ; 8 pF                                                                                      ; 5 pF                                                                                                    ;
; Bandwidth                        ; 3.63 MHz (2.92 MHz to 6.15 MHz)                                                           ; 3.46 MHz (2.7 MHz to 6.18 MHz)                                                                          ;
; Real time reconfigurable         ; Off                                                                                       ; Off                                                                                                     ;
; Scan chain MIF file              ; --                                                                                        ; --                                                                                                      ;
; Preserve counter order           ; Off                                                                                       ; Off                                                                                                     ;
; PLL location                     ; PLL_2                                                                                     ; PLL_5                                                                                                   ;
; Inclk0 signal                    ; clk                                                                                       ; ddr_clkin                                                                                               ;
; Inclk1 signal                    ; --                                                                                        ; --                                                                                                      ;
; Inclk0 signal type               ; Dedicated Pin                                                                             ; Dedicated Pin                                                                                           ;
; Inclk1 signal type               ; --                                                                                        ; --                                                                                                      ;
+----------------------------------+-------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------+---------+---------------+------------+---------------+---------+---------+
; Name                                                                                                      ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift   ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ;
+-----------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------+---------+---------------+------------+---------------+---------+---------+
; clkgen:clkgen0|clkgen_stratixii:\strat2:v|stratix2_pll:sdclk_pll|altpll:\nosd:altpll0|_clk0               ; clock0       ; 8    ; 5   ; 80.0 MHz         ; 0 (0 ps)      ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altpll:dll|_clk0 ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)      ; 50/50      ; C0      ; 7             ; 4/3 Odd    ; --            ; 1       ; 0       ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altpll:dll|_clk1 ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 90 (2500 ps)  ; 50/50      ; C2      ; 7             ; 4/3 Odd    ; --            ; 2       ; 6       ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altpll:dll|_clk2 ; clock2       ; 2    ; 1   ; 100.0 MHz        ; 180 (5000 ps) ; 50/50      ; C3      ; 7             ; 4/3 Odd    ; --            ; 4       ; 4       ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altpll:dll|_clk3 ; clock3       ; 2    ; 1   ; 100.0 MHz        ; 270 (7500 ps) ; 50/50      ; C1      ; 7             ; 4/3 Odd    ; --            ; 6       ; 2       ;
+-----------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------+---------+---------------+------------+---------------+---------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DLL Summary                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------+----------------+-----------------+----------------------+-------------------------+------------------------+-----------------------+-------------------+-------------------------+---------------+
; DLL                                                                                                                     ; Location       ; Input Frequency ; Low Jitter/Fast Lock ; Cycles Required to Lock ; Delay Control Out Mode ; Delay Buffers in Loop ; Delay Buffer Mode ; Offset Control Out Mode ; Static Offset ;
+-------------------------------------------------------------------------------------------------------------------------+----------------+-----------------+----------------------+-------------------------+------------------------+-----------------------+-------------------+-------------------------+---------------+
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altdqs_stxii:altdqs|stxii_dll1 ; DLL_X48_Y52_N0 ; 100.01 MHz      ; Fast Lock            ; 256                     ; normal                 ; 12                    ; low               ; static                  ; 0             ;
+-------------------------------------------------------------------------------------------------------------------------+----------------+-----------------+----------------------+-------------------------+------------------------+-----------------------+-------------------+-------------------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DQS Summary                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-----------------+----------+------------+------------+---------------+-----------------+-------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------+-------------------+----------------+-----------------+-------------+-----------+
; DQS        ; Associated DQSn ; Location ; X Location ; Y Location ; DQS Bus       ; Input Frequency ; Associated DLL                                                                                                          ; DLL-Controlled Phase Shift ; Delay Buffers ; Delay Buffer Mode ; Offset Control ; Control Latches ; Edge Detect ; Gated DQS ;
+------------+-----------------+----------+------------+------------+---------------+-----------------+-------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------+-------------------+----------------+-----------------+-------------+-----------+
; ddr_dqs[0] ; --              ; C9       ; 56         ; 52         ; DQS-4 I/O bus ; 100.01 MHz      ; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altdqs_stxii:altdqs|stxii_dll1 ; 90.00 degrees              ; 3             ; low               ; Off            ; Off             ; Off         ; Off       ;
; ddr_dqs[1] ; --              ; C6       ; 68         ; 52         ; DQS-4 I/O bus ; 100.01 MHz      ; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altdqs_stxii:altdqs|stxii_dll1 ; 90.00 degrees              ; 3             ; low               ; Off            ; Off             ; Off         ; Off       ;
+------------+-----------------+----------+------------+------------+---------------+-----------------+-------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------+-------------------+----------------+-----------------+-------------+-----------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; HyperTransport                   ; 0 pF  ; 100 Ohm (Differential)             ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.2-V HSTL                       ; 0 pF  ; Not Available                      ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; Differential 1.2-V HSTL          ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------+---------------------+-------------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                           ; Combinational ALUTs ; ALMs        ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                                                                                                                                                  ; Library Name ;
;                                                                      ;                     ;             ;                           ;               ;                   ;       ;      ;        ;              ;         ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                                                                                                                                      ;              ;
+----------------------------------------------------------------------+---------------------+-------------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |leon3mp                                                             ; 16319 (34)          ; 12350 (3)   ; 8406 (0)                  ; 194 (0)       ; 516800            ; 2     ; 141  ; 0      ; 8            ; 0       ; 0         ; 1         ; 264  ; 0            ; 8474 (4)                       ; 2870 (0)           ; 5536 (30)                     ; |leon3mp                                                                                                                                                                                             ; work         ;
;    |ahbctrl:ahb0|                                                    ; 374 (374)           ; 260 (260)   ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 144 (144)                      ; 2 (2)              ; 157 (157)                     ; |leon3mp|ahbctrl:ahb0                                                                                                                                                                                ; grlib        ;
;    |ahbjtag:\ahbjtaggen0:ahbjtag0|                                   ; 95 (0)              ; 91 (0)      ; 85 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (0)                         ; 12 (0)             ; 73 (0)                        ; |leon3mp|ahbjtag:\ahbjtaggen0:ahbjtag0                                                                                                                                                               ; gaisler      ;
;       |ahbmst:ahbmst0|                                               ; 5 (5)               ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 2 (2)                         ; |leon3mp|ahbjtag:\ahbjtaggen0:ahbjtag0|ahbmst:ahbmst0                                                                                                                                                ; gaisler      ;
;       |jtagcom:jtagcom0|                                             ; 89 (89)             ; 86 (86)     ; 83 (83)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 24 (24)                        ; 12 (12)            ; 71 (71)                       ; |leon3mp|ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom:jtagcom0                                                                                                                                              ; gaisler      ;
;       |tap:tap0|                                                     ; 2 (0)               ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (0)                         ; |leon3mp|ahbjtag:\ahbjtaggen0:ahbjtag0|tap:tap0                                                                                                                                                      ; techmap      ;
;          |altera_tap:\alt:u0|                                        ; 2 (0)               ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (0)                         ; |leon3mp|ahbjtag:\ahbjtaggen0:ahbjtag0|tap:tap0|altera_tap:\alt:u0                                                                                                                                   ; techmap      ;
;             |sld_virtual_jtag:u0|                                    ; 2 (0)               ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (0)                         ; |leon3mp|ahbjtag:\ahbjtaggen0:ahbjtag0|tap:tap0|altera_tap:\alt:u0|sld_virtual_jtag:u0                                                                                                               ; work         ;
;                |sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst|  ; 2 (0)               ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (0)                         ; |leon3mp|ahbjtag:\ahbjtaggen0:ahbjtag0|tap:tap0|altera_tap:\alt:u0|sld_virtual_jtag:u0|sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst                                                            ; work         ;
;                   |sld_virtual_jtag_impl:sld_virtual_jtag_impl_inst| ; 2 (2)               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |leon3mp|ahbjtag:\ahbjtaggen0:ahbjtag0|tap:tap0|altera_tap:\alt:u0|sld_virtual_jtag:u0|sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst|sld_virtual_jtag_impl:sld_virtual_jtag_impl_inst           ; work         ;
;    |apbctrl:apb0|                                                    ; 218 (218)           ; 212 (212)   ; 94 (94)                   ; 0 (0)         ; 288               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 79 (79)                        ; 25 (25)            ; 130 (130)                     ; |leon3mp|apbctrl:apb0                                                                                                                                                                                ; grlib        ;
;       |altsyncram:Mux75_rtl_2|                                       ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 288               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|apbctrl:apb0|altsyncram:Mux75_rtl_2                                                                                                                                                         ; work         ;
;          |altsyncram_5dv:auto_generated|                             ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 288               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|apbctrl:apb0|altsyncram:Mux75_rtl_2|altsyncram_5dv:auto_generated                                                                                                                           ; work         ;
;    |apbuart:\ua1:uart1|                                              ; 382 (382)           ; 278 (278)   ; 251 (251)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 139 (139)                      ; 56 (56)            ; 199 (199)                     ; |leon3mp|apbuart:\ua1:uart1                                                                                                                                                                          ; gaisler      ;
;    |atactrl:\atac:atac0|                                             ; 299 (0)             ; 311 (0)     ; 362 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 46 (0)                         ; 92 (0)             ; 270 (0)                       ; |leon3mp|atactrl:\atac:atac0                                                                                                                                                                         ; gaisler      ;
;       |atactrl_nodma:\nodma:x0|                                      ; 299 (0)             ; 311 (0)     ; 362 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 46 (0)                         ; 92 (0)             ; 270 (0)                       ; |leon3mp|atactrl:\atac:atac0|atactrl_nodma:\nodma:x0                                                                                                                                                 ; gaisler      ;
;          |ocidec2_amba_slave:u0|                                     ; 139 (139)           ; 209 (209)   ; 238 (238)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)                          ; 89 (89)            ; 166 (166)                     ; |leon3mp|atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_amba_slave:u0                                                                                                                           ; gaisler      ;
;          |ocidec2_controller:u1|                                     ; 160 (28)            ; 124 (32)    ; 124 (32)                  ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 38 (1)                         ; 3 (3)              ; 123 (28)                      ; |leon3mp|atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1                                                                                                                           ; opencores    ;
;             |atahost_pio_actrl:pio_access_control|                   ; 132 (50)            ; 95 (44)     ; 92 (49)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 37 (0)                         ; 0 (0)              ; 95 (51)                       ; |leon3mp|atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|atahost_pio_actrl:pio_access_control                                                                                      ; opencores    ;
;                |atahost_pio_tctrl:PIO_timing_controller|             ; 82 (10)             ; 51 (9)      ; 43 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 37 (1)                         ; 0 (0)              ; 44 (8)                        ; |leon3mp|atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|atahost_pio_actrl:pio_access_control|atahost_pio_tctrl:PIO_timing_controller                                              ; opencores    ;
;                   |ro_cnt:dhold_cnt|                                 ; 18 (1)              ; 10 (0)      ; 9 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 9 (1)                         ; |leon3mp|atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|atahost_pio_actrl:pio_access_control|atahost_pio_tctrl:PIO_timing_controller|ro_cnt:dhold_cnt                             ; opencores    ;
;                      |ud_cnt:cnt|                                    ; 17 (17)             ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 8 (8)                         ; |leon3mp|atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|atahost_pio_actrl:pio_access_control|atahost_pio_tctrl:PIO_timing_controller|ro_cnt:dhold_cnt|ud_cnt:cnt                  ; opencores    ;
;                   |ro_cnt:eoc_cnt|                                   ; 18 (1)              ; 12 (1)      ; 9 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 9 (1)                         ; |leon3mp|atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|atahost_pio_actrl:pio_access_control|atahost_pio_tctrl:PIO_timing_controller|ro_cnt:eoc_cnt                               ; opencores    ;
;                      |ud_cnt:cnt|                                    ; 17 (17)             ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 8 (8)                         ; |leon3mp|atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|atahost_pio_actrl:pio_access_control|atahost_pio_tctrl:PIO_timing_controller|ro_cnt:eoc_cnt|ud_cnt:cnt                    ; opencores    ;
;                   |ro_cnt:t1_cnt|                                    ; 18 (1)              ; 10 (1)      ; 9 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 9 (1)                         ; |leon3mp|atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|atahost_pio_actrl:pio_access_control|atahost_pio_tctrl:PIO_timing_controller|ro_cnt:t1_cnt                                ; opencores    ;
;                      |ud_cnt:cnt|                                    ; 17 (17)             ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 8 (8)                         ; |leon3mp|atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|atahost_pio_actrl:pio_access_control|atahost_pio_tctrl:PIO_timing_controller|ro_cnt:t1_cnt|ud_cnt:cnt                     ; opencores    ;
;                   |ro_cnt:t2_cnt|                                    ; 18 (1)              ; 13 (1)      ; 9 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 9 (1)                         ; |leon3mp|atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|atahost_pio_actrl:pio_access_control|atahost_pio_tctrl:PIO_timing_controller|ro_cnt:t2_cnt                                ; opencores    ;
;                      |ud_cnt:cnt|                                    ; 17 (17)             ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 8 (8)                         ; |leon3mp|atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|atahost_pio_actrl:pio_access_control|atahost_pio_tctrl:PIO_timing_controller|ro_cnt:t2_cnt|ud_cnt:cnt                     ; opencores    ;
;    |clkgen:clkgen0|                                                  ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|clkgen:clkgen0                                                                                                                                                                              ; techmap      ;
;       |clkgen_stratixii:\strat2:v|                                   ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|clkgen:clkgen0|clkgen_stratixii:\strat2:v                                                                                                                                                   ; techmap      ;
;          |stratix2_pll:sdclk_pll|                                    ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|clkgen:clkgen0|clkgen_stratixii:\strat2:v|stratix2_pll:sdclk_pll                                                                                                                            ; techmap      ;
;             |altpll:\nosd:altpll0|                                   ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|clkgen:clkgen0|clkgen_stratixii:\strat2:v|stratix2_pll:sdclk_pll|altpll:\nosd:altpll0                                                                                                       ; work         ;
;    |ddrspa:\ddrsp0:ddrc0|                                            ; 489 (0)             ; 321 (0)     ; 221 (0)                   ; 194 (0)       ; 4096              ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 42   ; 0            ; 216 (0)                        ; 6 (0)              ; 215 (0)                       ; |leon3mp|ddrspa:\ddrsp0:ddrc0                                                                                                                                                                        ; gaisler      ;
;       |ddr_phy:ddr_phy0|                                             ; 25 (0)              ; 19 (0)      ; 21 (0)                    ; 194 (0)       ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 42   ; 0            ; 7 (0)                          ; 2 (0)              ; 19 (0)                        ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0                                                                                                                                                       ; gaisler      ;
;          |ddrphy:ddr_phy0|                                           ; 25 (0)              ; 19 (0)      ; 21 (0)                    ; 194 (0)       ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 42   ; 0            ; 7 (0)                          ; 2 (0)              ; 19 (0)                        ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0                                                                                                                                       ; techmap      ;
;             |stratixii_ddr_phy:\strat2:ddr_phy0|                     ; 25 (25)             ; 19 (19)     ; 21 (21)                   ; 194 (0)       ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 42   ; 0            ; 7 (7)                          ; 2 (2)              ; 19 (19)                       ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0                                                                                                    ; techmap      ;
;                |altddio_bidir:\dqgen:0:qi|                           ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 56 (0)        ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 8    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_bidir:\dqgen:0:qi                                                                          ; work         ;
;                   |ddio_bidir_tkj:auto_generated|                    ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 56 (56)       ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 8    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_bidir:\dqgen:0:qi|ddio_bidir_tkj:auto_generated                                            ; work         ;
;                |altddio_bidir:\dqgen:1:qi|                           ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 56 (0)        ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 8    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_bidir:\dqgen:1:qi                                                                          ; work         ;
;                   |ddio_bidir_tkj:auto_generated|                    ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 56 (56)       ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 8    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_bidir:\dqgen:1:qi|ddio_bidir_tkj:auto_generated                                            ; work         ;
;                |altddio_out:\ddrclocks:0:clknpad|                    ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 3 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 1    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_out:\ddrclocks:0:clknpad                                                                   ; work         ;
;                   |ddio_out_sue:auto_generated|                      ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 3 (3)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 1    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_out:\ddrclocks:0:clknpad|ddio_out_sue:auto_generated                                       ; work         ;
;                |altddio_out:\ddrclocks:0:clkpad|                     ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 3 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 1    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_out:\ddrclocks:0:clkpad                                                                    ; work         ;
;                   |ddio_out_sue:auto_generated|                      ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 3 (3)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 1    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_out:\ddrclocks:0:clkpad|ddio_out_sue:auto_generated                                        ; work         ;
;                |altddio_out:addrpads|                                ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 39 (0)        ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 13   ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_out:addrpads                                                                               ; work         ;
;                   |ddio_out_g0f:auto_generated|                      ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 39 (39)       ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 13   ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_out:addrpads|ddio_out_g0f:auto_generated                                                   ; work         ;
;                |altddio_out:bapads|                                  ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 6 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 2    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_out:bapads                                                                                 ; work         ;
;                   |ddio_out_tue:auto_generated|                      ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 6 (6)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 2    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_out:bapads|ddio_out_tue:auto_generated                                                     ; work         ;
;                |altddio_out:casnpad|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 3 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 1    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_out:casnpad                                                                                ; work         ;
;                   |ddio_out_sue:auto_generated|                      ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 3 (3)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 1    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_out:casnpad|ddio_out_sue:auto_generated                                                    ; work         ;
;                |altddio_out:ckepads|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 3 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 1    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_out:ckepads                                                                                ; work         ;
;                   |ddio_out_tue:auto_generated|                      ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 3 (3)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 1    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_out:ckepads|ddio_out_tue:auto_generated                                                    ; work         ;
;                |altddio_out:csnpads|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 3 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 1    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_out:csnpads                                                                                ; work         ;
;                   |ddio_out_tue:auto_generated|                      ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 3 (3)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 1    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_out:csnpads|ddio_out_tue:auto_generated                                                    ; work         ;
;                |altddio_out:dmpads|                                  ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 6 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 2    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_out:dmpads                                                                                 ; work         ;
;                   |ddio_out_tue:auto_generated|                      ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 6 (6)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 2    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_out:dmpads|ddio_out_tue:auto_generated                                                     ; work         ;
;                |altddio_out:rasnpad|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 3 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 1    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_out:rasnpad                                                                                ; work         ;
;                   |ddio_out_sue:auto_generated|                      ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 3 (3)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 1    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_out:rasnpad|ddio_out_sue:auto_generated                                                    ; work         ;
;                |altddio_out:wenpad|                                  ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 3 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 1    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_out:wenpad                                                                                 ; work         ;
;                   |ddio_out_sue:auto_generated|                      ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 3 (3)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 1    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_out:wenpad|ddio_out_sue:auto_generated                                                     ; work         ;
;                |altdqs_stxii:altdqs|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 10 (10)       ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 2    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altdqs_stxii:altdqs                                                                                ; techmap      ;
;                |altpll:dll|                                          ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altpll:dll                                                                                         ; work         ;
;       |ddrsp16a:\ddr16:ddrc|                                         ; 464 (464)           ; 303 (303)   ; 200 (200)                 ; 0 (0)         ; 4096              ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 209 (209)                      ; 4 (4)              ; 197 (197)                     ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc                                                                                                                                                   ; gaisler      ;
;          |syncram_2p:read_buff|                                      ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff                                                                                                                              ; techmap      ;
;             |altera_syncram_dp:\alt:x0|                              ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0                                                                                                    ; techmap      ;
;                |altsyncram:u0|                                       ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0                                                                                      ; work         ;
;                   |altsyncram_k4r:auto_generated|                    ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated                                                        ; work         ;
;          |syncram_2p:write_buff|                                     ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:write_buff                                                                                                                             ; techmap      ;
;             |altera_syncram_dp:\alt:x0|                              ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:write_buff|altera_syncram_dp:\alt:x0                                                                                                   ; techmap      ;
;                |altsyncram:u0|                                       ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:write_buff|altera_syncram_dp:\alt:x0|altsyncram:u0                                                                                     ; work         ;
;                   |altsyncram_k4r:auto_generated|                    ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:write_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated                                                       ; work         ;
;    |dsu3:\l3:dsugen:dsu0|                                            ; 456 (0)             ; 484 (0)     ; 328 (0)                   ; 0 (0)         ; 16384             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 255 (0)                        ; 51 (0)             ; 277 (0)                       ; |leon3mp|dsu3:\l3:dsugen:dsu0                                                                                                                                                                        ; gaisler      ;
;       |dsu3x:x0|                                                     ; 456 (456)           ; 484 (484)   ; 328 (328)                 ; 0 (0)         ; 16384             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 255 (255)                      ; 51 (51)            ; 277 (277)                     ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0                                                                                                                                                               ; gaisler      ;
;          |tbufmem:\tb0:mem0|                                         ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0                                                                                                                                             ; gaisler      ;
;             |syncram64:\mem0:0:ram0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:0:ram0                                                                                                                      ; techmap      ;
;                |syncram:\nos64:x0|                                   ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:0:ram0|syncram:\nos64:x0                                                                                                    ; techmap      ;
;                   |altera_syncram:\alt:x0|                           ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:0:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0                                                                             ; techmap      ;
;                      |altera_syncram_dp:u0|                          ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:0:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                        ; techmap      ;
;                         |altsyncram:u0|                              ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:0:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                          ; work         ;
;                            |altsyncram_m4r:auto_generated|           ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:0:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_m4r:auto_generated            ; work         ;
;                |syncram:\nos64:x1|                                   ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:0:ram0|syncram:\nos64:x1                                                                                                    ; techmap      ;
;                   |altera_syncram:\alt:x0|                           ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:0:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0                                                                             ; techmap      ;
;                      |altera_syncram_dp:u0|                          ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:0:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                        ; techmap      ;
;                         |altsyncram:u0|                              ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:0:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                          ; work         ;
;                            |altsyncram_m4r:auto_generated|           ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:0:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_m4r:auto_generated            ; work         ;
;             |syncram64:\mem0:1:ram0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:1:ram0                                                                                                                      ; techmap      ;
;                |syncram:\nos64:x0|                                   ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:1:ram0|syncram:\nos64:x0                                                                                                    ; techmap      ;
;                   |altera_syncram:\alt:x0|                           ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:1:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0                                                                             ; techmap      ;
;                      |altera_syncram_dp:u0|                          ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:1:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                        ; techmap      ;
;                         |altsyncram:u0|                              ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:1:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                          ; work         ;
;                            |altsyncram_m4r:auto_generated|           ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:1:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_m4r:auto_generated            ; work         ;
;                |syncram:\nos64:x1|                                   ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:1:ram0|syncram:\nos64:x1                                                                                                    ; techmap      ;
;                   |altera_syncram:\alt:x0|                           ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:1:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0                                                                             ; techmap      ;
;                      |altera_syncram_dp:u0|                          ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:1:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                        ; techmap      ;
;                         |altsyncram:u0|                              ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:1:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                          ; work         ;
;                            |altsyncram_m4r:auto_generated|           ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:1:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_m4r:auto_generated            ; work         ;
;    |gptimer:\gpt:timer0|                                             ; 572 (572)           ; 373 (373)   ; 163 (163)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 295 (295)                      ; 0 (0)              ; 214 (214)                     ; |leon3mp|gptimer:\gpt:timer0                                                                                                                                                                         ; gaisler      ;
;    |grgpio:\gpio0:grgpio0|                                           ; 40 (40)             ; 180 (180)   ; 198 (198)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 101 (101)          ; 97 (97)                       ; |leon3mp|grgpio:\gpio0:grgpio0                                                                                                                                                                       ; gaisler      ;
;    |irqmp:\irqctrl:irqctrl0|                                         ; 206 (206)           ; 156 (156)   ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 118 (118)                      ; 3 (3)              ; 77 (77)                       ; |leon3mp|irqmp:\irqctrl:irqctrl0                                                                                                                                                                     ; gaisler      ;
;    |leon3s:\l3:cpu:0:u0|                                             ; 12763 (0)           ; 9794 (1)    ; 6290 (1)                  ; 0 (0)         ; 496032            ; 1     ; 129  ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 7014 (0)                       ; 2450 (0)           ; 3912 (0)                      ; |leon3mp|leon3s:\l3:cpu:0:u0                                                                                                                                                                         ; gaisler      ;
;       |cachemem:cmem0|                                               ; 10 (10)             ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 461824            ; 0     ; 112  ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)                          ; 0 (0)              ; 1 (1)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0                                                                                                                                                          ; gaisler      ;
;          |syncram:\dme:dd0:0:ddata0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:0:ddata0                                                                                                                                ; techmap      ;
;             |altera_syncram:\alt:x0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:0:ddata0|altera_syncram:\alt:x0                                                                                                         ; techmap      ;
;                |altera_syncram_dp:u0|                                ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:0:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                                    ; techmap      ;
;                   |altsyncram:u0|                                    ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:0:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                                      ; work         ;
;                      |altsyncram_a7r:auto_generated|                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:0:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_a7r:auto_generated                                        ; work         ;
;          |syncram:\dme:dd0:1:ddata0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:1:ddata0                                                                                                                                ; techmap      ;
;             |altera_syncram:\alt:x0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:1:ddata0|altera_syncram:\alt:x0                                                                                                         ; techmap      ;
;                |altera_syncram_dp:u0|                                ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:1:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                                    ; techmap      ;
;                   |altsyncram:u0|                                    ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:1:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                                      ; work         ;
;                      |altsyncram_a7r:auto_generated|                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:1:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_a7r:auto_generated                                        ; work         ;
;          |syncram:\dme:dd0:2:ddata0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:2:ddata0                                                                                                                                ; techmap      ;
;             |altera_syncram:\alt:x0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:2:ddata0|altera_syncram:\alt:x0                                                                                                         ; techmap      ;
;                |altera_syncram_dp:u0|                                ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:2:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                                    ; techmap      ;
;                   |altsyncram:u0|                                    ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:2:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                                      ; work         ;
;                      |altsyncram_a7r:auto_generated|                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:2:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_a7r:auto_generated                                        ; work         ;
;          |syncram:\dme:dd0:3:ddata0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:3:ddata0                                                                                                                                ; techmap      ;
;             |altera_syncram:\alt:x0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:3:ddata0|altera_syncram:\alt:x0                                                                                                         ; techmap      ;
;                |altera_syncram_dp:u0|                                ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:3:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                                    ; techmap      ;
;                   |altsyncram:u0|                                    ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:3:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                                      ; work         ;
;                      |altsyncram_a7r:auto_generated|                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:3:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_a7r:auto_generated                                        ; work         ;
;          |syncram:\ime:im0:0:idata0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:0:idata0                                                                                                                                ; techmap      ;
;             |altera_syncram:\alt:x0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0                                                                                                         ; techmap      ;
;                |altera_syncram_dp:u0|                                ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                                    ; techmap      ;
;                   |altsyncram:u0|                                    ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                                      ; work         ;
;                      |altsyncram_c7r:auto_generated|                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_c7r:auto_generated                                        ; work         ;
;          |syncram:\ime:im0:0:itags0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8960              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:0:itags0                                                                                                                                ; techmap      ;
;             |altera_syncram:\alt:x0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8960              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0                                                                                                         ; techmap      ;
;                |altera_syncram_dp:u0|                                ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8960              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                                    ; techmap      ;
;                   |altsyncram:u0|                                    ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8960              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                                      ; work         ;
;                      |altsyncram_u4r:auto_generated|                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8960              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_u4r:auto_generated                                        ; work         ;
;          |syncram:\ime:im0:1:idata0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:1:idata0                                                                                                                                ; techmap      ;
;             |altera_syncram:\alt:x0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0                                                                                                         ; techmap      ;
;                |altera_syncram_dp:u0|                                ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                                    ; techmap      ;
;                   |altsyncram:u0|                                    ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                                      ; work         ;
;                      |altsyncram_c7r:auto_generated|                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_c7r:auto_generated                                        ; work         ;
;          |syncram:\ime:im0:1:itags0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8960              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:1:itags0                                                                                                                                ; techmap      ;
;             |altera_syncram:\alt:x0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8960              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0                                                                                                         ; techmap      ;
;                |altera_syncram_dp:u0|                                ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8960              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                                    ; techmap      ;
;                   |altsyncram:u0|                                    ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8960              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                                      ; work         ;
;                      |altsyncram_u4r:auto_generated|                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8960              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_u4r:auto_generated                                        ; work         ;
;          |syncram:\ime:im0:2:idata0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:2:idata0                                                                                                                                ; techmap      ;
;             |altera_syncram:\alt:x0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:2:idata0|altera_syncram:\alt:x0                                                                                                         ; techmap      ;
;                |altera_syncram_dp:u0|                                ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:2:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                                    ; techmap      ;
;                   |altsyncram:u0|                                    ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:2:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                                      ; work         ;
;                      |altsyncram_c7r:auto_generated|                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:2:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_c7r:auto_generated                                        ; work         ;
;          |syncram:\ime:im0:2:itags0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8960              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:2:itags0                                                                                                                                ; techmap      ;
;             |altera_syncram:\alt:x0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8960              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:2:itags0|altera_syncram:\alt:x0                                                                                                         ; techmap      ;
;                |altera_syncram_dp:u0|                                ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8960              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:2:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                                    ; techmap      ;
;                   |altsyncram:u0|                                    ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8960              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:2:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                                      ; work         ;
;                      |altsyncram_u4r:auto_generated|                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8960              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:2:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_u4r:auto_generated                                        ; work         ;
;          |syncram:\ime:im0:3:idata0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:3:idata0                                                                                                                                ; techmap      ;
;             |altera_syncram:\alt:x0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:3:idata0|altera_syncram:\alt:x0                                                                                                         ; techmap      ;
;                |altera_syncram_dp:u0|                                ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:3:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                                    ; techmap      ;
;                   |altsyncram:u0|                                    ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:3:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                                      ; work         ;
;                      |altsyncram_c7r:auto_generated|                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:3:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_c7r:auto_generated                                        ; work         ;
;          |syncram:\ime:im0:3:itags0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8960              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:3:itags0                                                                                                                                ; techmap      ;
;             |altera_syncram:\alt:x0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8960              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:3:itags0|altera_syncram:\alt:x0                                                                                                         ; techmap      ;
;                |altera_syncram_dp:u0|                                ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8960              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:3:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                                    ; techmap      ;
;                   |altsyncram:u0|                                    ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8960              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:3:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                                      ; work         ;
;                      |altsyncram_u4r:auto_generated|                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8960              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:3:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_u4r:auto_generated                                        ; work         ;
;          |syncram_dp:\dme:dtags1:dt1:dt0:0:dtags0|                   ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:0:dtags0                                                                                                                  ; techmap      ;
;             |altera_syncram_dp:\alt:x0|                              ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:0:dtags0|altera_syncram_dp:\alt:x0                                                                                        ; techmap      ;
;                |altsyncram:u0|                                       ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:0:dtags0|altera_syncram_dp:\alt:x0|altsyncram:u0                                                                          ; work         ;
;                   |altsyncram_o4r:auto_generated|                    ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:0:dtags0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_o4r:auto_generated                                            ; work         ;
;          |syncram_dp:\dme:dtags1:dt1:dt0:1:dtags0|                   ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:1:dtags0                                                                                                                  ; techmap      ;
;             |altera_syncram_dp:\alt:x0|                              ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:1:dtags0|altera_syncram_dp:\alt:x0                                                                                        ; techmap      ;
;                |altsyncram:u0|                                       ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:1:dtags0|altera_syncram_dp:\alt:x0|altsyncram:u0                                                                          ; work         ;
;                   |altsyncram_o4r:auto_generated|                    ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:1:dtags0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_o4r:auto_generated                                            ; work         ;
;          |syncram_dp:\dme:dtags1:dt1:dt0:2:dtags0|                   ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:2:dtags0                                                                                                                  ; techmap      ;
;             |altera_syncram_dp:\alt:x0|                              ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:2:dtags0|altera_syncram_dp:\alt:x0                                                                                        ; techmap      ;
;                |altsyncram:u0|                                       ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:2:dtags0|altera_syncram_dp:\alt:x0|altsyncram:u0                                                                          ; work         ;
;                   |altsyncram_o4r:auto_generated|                    ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:2:dtags0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_o4r:auto_generated                                            ; work         ;
;          |syncram_dp:\dme:dtags1:dt1:dt0:3:dtags0|                   ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:3:dtags0                                                                                                                  ; techmap      ;
;             |altera_syncram_dp:\alt:x0|                              ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:3:dtags0|altera_syncram_dp:\alt:x0                                                                                        ; techmap      ;
;                |altsyncram:u0|                                       ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:3:dtags0|altera_syncram_dp:\alt:x0|altsyncram:u0                                                                          ; work         ;
;                   |altsyncram_o4r:auto_generated|                    ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:3:dtags0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_o4r:auto_generated                                            ; work         ;
;       |proc3:p0|                                                     ; 12678 (1)           ; 9751 (1)    ; 6230 (0)                  ; 0 (0)         ; 1440              ; 1     ; 5    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 6934 (1)                       ; 2448 (0)           ; 3912 (0)                      ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0                                                                                                                                                                ; gaisler      ;
;          |div32:\mgen:div0|                                          ; 198 (198)           ; 175 (175)   ; 81 (81)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 160 (160)                      ; 1 (1)              ; 82 (82)                       ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|div32:\mgen:div0                                                                                                                                               ; gaisler      ;
;          |iu3:iu0|                                                   ; 5325 (4039)         ; 3784 (2833) ; 1734 (1342)               ; 0 (0)         ; 960               ; 1     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3286 (2333)                    ; 437 (236)          ; 1472 (1249)                   ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0                                                                                                                                                        ; gaisler      ;
;             |altsyncram:Mux1657_rtl_0|                               ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|altsyncram:Mux1657_rtl_0                                                                                                                               ; work         ;
;                |altsyncram_4dv:auto_generated|                       ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|altsyncram:Mux1657_rtl_0|altsyncram_4dv:auto_generated                                                                                                 ; work         ;
;             |altsyncram:Mux1908_rtl_1|                               ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 704               ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|altsyncram:Mux1908_rtl_1                                                                                                                               ; work         ;
;                |altsyncram_jev:auto_generated|                       ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 704               ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|altsyncram:Mux1908_rtl_1|altsyncram_jev:auto_generated                                                                                                 ; work         ;
;             |bard_dc:bard_dc0|                                       ; 269 (269)           ; 283 (283)   ; 98 (98)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 219 (219)                      ; 57 (57)            ; 61 (61)                       ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bard_dc:bard_dc0                                                                                                                                       ; work         ;
;             |bard_dc:bard_dc1|                                       ; 270 (270)           ; 277 (277)   ; 98 (98)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 235 (235)                      ; 51 (51)            ; 53 (53)                       ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bard_dc:bard_dc1                                                                                                                                       ; work         ;
;             |bard_dc:bard_dc2|                                       ; 448 (448)           ; 392 (392)   ; 98 (98)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 264 (264)                      ; 46 (46)            ; 173 (173)                     ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bard_dc:bard_dc2                                                                                                                                       ; work         ;
;             |bard_dc:bard_dc3|                                       ; 300 (300)           ; 298 (298)   ; 98 (98)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 235 (235)                      ; 47 (47)            ; 75 (75)                       ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bard_dc:bard_dc3                                                                                                                                       ; work         ;
;          |mmu_cache:c0mmu|                                           ; 7154 (0)            ; 6012 (0)    ; 4415 (0)                  ; 0 (0)         ; 480               ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3487 (0)                       ; 2010 (0)           ; 2561 (0)                      ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu                                                                                                                                                ; gaisler      ;
;             |mmu:\mmugen:m0|                                         ; 1936 (116)          ; 1701 (69)   ; 1379 (43)                 ; 0 (0)         ; 480               ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 722 (46)                       ; 545 (11)           ; 916 (64)                      ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0                                                                                                                                 ; gaisler      ;
;                |mmutlb:\tlbsplit0:dtlb0|                             ; 754 (428)           ; 688 (197)   ; 636 (99)                  ; 0 (0)         ; 240               ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 246 (115)                      ; 280 (23)           ; 388 (207)                     ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0                                                                                                         ; gaisler      ;
;                   |mmulru:\lru0:lru|                                 ; 90 (1)              ; 56 (1)      ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 45 (1)                         ; 0 (0)              ; 34 (0)                        ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmulru:\lru0:lru                                                                                        ; gaisler      ;
;                      |mmulrue:\lrue0:0:l1|                           ; 10 (10)             ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 4 (4)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmulru:\lru0:lru|mmulrue:\lrue0:0:l1                                                                    ; gaisler      ;
;                      |mmulrue:\lrue0:1:l1|                           ; 15 (15)             ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 7 (7)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmulru:\lru0:lru|mmulrue:\lrue0:1:l1                                                                    ; gaisler      ;
;                      |mmulrue:\lrue0:2:l1|                           ; 13 (13)             ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 4 (4)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmulru:\lru0:lru|mmulrue:\lrue0:2:l1                                                                    ; gaisler      ;
;                      |mmulrue:\lrue0:3:l1|                           ; 13 (13)             ; 11 (11)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 4 (4)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmulru:\lru0:lru|mmulrue:\lrue0:3:l1                                                                    ; gaisler      ;
;                      |mmulrue:\lrue0:4:l1|                           ; 13 (13)             ; 11 (11)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 4 (4)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmulru:\lru0:lru|mmulrue:\lrue0:4:l1                                                                    ; gaisler      ;
;                      |mmulrue:\lrue0:5:l1|                           ; 13 (13)             ; 11 (11)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 4 (4)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmulru:\lru0:lru|mmulrue:\lrue0:5:l1                                                                    ; gaisler      ;
;                      |mmulrue:\lrue0:6:l1|                           ; 11 (11)             ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 4 (4)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmulru:\lru0:lru|mmulrue:\lrue0:6:l1                                                                    ; gaisler      ;
;                      |mmulrue:\lrue0:7:l1|                           ; 4 (4)               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 3 (3)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmulru:\lru0:lru|mmulrue:\lrue0:7:l1                                                                    ; gaisler      ;
;                   |mmutlbcam:\tlbcam0:0:tag0|                        ; 30 (30)             ; 61 (61)     ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 25 (25)            ; 38 (38)                       ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:0:tag0                                                                               ; gaisler      ;
;                   |mmutlbcam:\tlbcam0:1:tag0|                        ; 30 (30)             ; 58 (58)     ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 46 (46)            ; 17 (17)                       ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:1:tag0                                                                               ; gaisler      ;
;                   |mmutlbcam:\tlbcam0:2:tag0|                        ; 30 (30)             ; 61 (61)     ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 16 (16)            ; 47 (47)                       ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:2:tag0                                                                               ; gaisler      ;
;                   |mmutlbcam:\tlbcam0:3:tag0|                        ; 31 (31)             ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)                        ; 45 (45)            ; 19 (19)                       ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:3:tag0                                                                               ; gaisler      ;
;                   |mmutlbcam:\tlbcam0:4:tag0|                        ; 29 (29)             ; 62 (62)     ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 24 (24)            ; 39 (39)                       ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:4:tag0                                                                               ; gaisler      ;
;                   |mmutlbcam:\tlbcam0:5:tag0|                        ; 29 (29)             ; 56 (56)     ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 39 (39)            ; 24 (24)                       ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:5:tag0                                                                               ; gaisler      ;
;                   |mmutlbcam:\tlbcam0:6:tag0|                        ; 29 (29)             ; 64 (64)     ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 16 (16)            ; 47 (47)                       ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:6:tag0                                                                               ; gaisler      ;
;                   |mmutlbcam:\tlbcam0:7:tag0|                        ; 32 (32)             ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 46 (46)            ; 18 (18)                       ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:7:tag0                                                                               ; gaisler      ;
;                   |syncram:dataram|                                  ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 240               ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|syncram:dataram                                                                                         ; techmap      ;
;                      |altera_syncram:\alt:x0|                        ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 240               ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|syncram:dataram|altera_syncram:\alt:x0                                                                  ; techmap      ;
;                         |altera_syncram_dp:u0|                       ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 240               ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|syncram:dataram|altera_syncram:\alt:x0|altera_syncram_dp:u0                                             ; techmap      ;
;                            |altsyncram:u0|                           ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 240               ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|syncram:dataram|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                               ; work         ;
;                               |altsyncram_a4r:auto_generated|        ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 240               ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|syncram:dataram|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_a4r:auto_generated ; work         ;
;                |mmutlb:\tlbsplit0:itlb0|                             ; 910 (251)           ; 832 (144)   ; 630 (95)                  ; 0 (0)         ; 240               ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 341 (54)                       ; 254 (27)           ; 426 (144)                     ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0                                                                                                         ; gaisler      ;
;                   |mmulru:\lru0:lru|                                 ; 90 (1)              ; 56 (1)      ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 45 (1)                         ; 0 (0)              ; 34 (0)                        ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|mmulru:\lru0:lru                                                                                        ; gaisler      ;
;                      |mmulrue:\lrue0:0:l1|                           ; 10 (10)             ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 4 (4)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|mmulru:\lru0:lru|mmulrue:\lrue0:0:l1                                                                    ; gaisler      ;
;                      |mmulrue:\lrue0:1:l1|                           ; 14 (14)             ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 7 (7)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|mmulru:\lru0:lru|mmulrue:\lrue0:1:l1                                                                    ; gaisler      ;
;                      |mmulrue:\lrue0:2:l1|                           ; 13 (13)             ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 4 (4)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|mmulru:\lru0:lru|mmulrue:\lrue0:2:l1                                                                    ; gaisler      ;
;                      |mmulrue:\lrue0:3:l1|                           ; 13 (13)             ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 4 (4)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|mmulru:\lru0:lru|mmulrue:\lrue0:3:l1                                                                    ; gaisler      ;
;                      |mmulrue:\lrue0:4:l1|                           ; 14 (14)             ; 11 (11)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)                          ; 0 (0)              ; 4 (4)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|mmulru:\lru0:lru|mmulrue:\lrue0:4:l1                                                                    ; gaisler      ;
;                      |mmulrue:\lrue0:5:l1|                           ; 13 (13)             ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 4 (4)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|mmulru:\lru0:lru|mmulrue:\lrue0:5:l1                                                                    ; gaisler      ;
;                      |mmulrue:\lrue0:6:l1|                           ; 11 (11)             ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 4 (4)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|mmulru:\lru0:lru|mmulrue:\lrue0:6:l1                                                                    ; gaisler      ;
;                      |mmulrue:\lrue0:7:l1|                           ; 4 (4)               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 3 (3)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|mmulru:\lru0:lru|mmulrue:\lrue0:7:l1                                                                    ; gaisler      ;
;                   |mmutlbcam:\tlbcam0:0:tag0|                        ; 271 (271)           ; 236 (236)   ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 151 (151)                      ; 36 (36)            ; 59 (59)                       ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|mmutlbcam:\tlbcam0:0:tag0                                                                               ; gaisler      ;
;                   |mmutlbcam:\tlbcam0:1:tag0|                        ; 42 (42)             ; 63 (63)     ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)                        ; 36 (36)            ; 27 (27)                       ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|mmutlbcam:\tlbcam0:1:tag0                                                                               ; gaisler      ;
;                   |mmutlbcam:\tlbcam0:2:tag0|                        ; 43 (43)             ; 69 (69)     ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)                        ; 7 (7)              ; 56 (56)                       ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|mmutlbcam:\tlbcam0:2:tag0                                                                               ; gaisler      ;
;                   |mmutlbcam:\tlbcam0:3:tag0|                        ; 42 (42)             ; 68 (68)     ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)                        ; 39 (39)            ; 24 (24)                       ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|mmutlbcam:\tlbcam0:3:tag0                                                                               ; gaisler      ;
;                   |mmutlbcam:\tlbcam0:4:tag0|                        ; 42 (42)             ; 67 (67)     ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)                        ; 29 (29)            ; 34 (34)                       ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|mmutlbcam:\tlbcam0:4:tag0                                                                               ; gaisler      ;
;                   |mmutlbcam:\tlbcam0:5:tag0|                        ; 44 (44)             ; 70 (70)     ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)                        ; 36 (36)            ; 27 (27)                       ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|mmutlbcam:\tlbcam0:5:tag0                                                                               ; gaisler      ;
;                   |mmutlbcam:\tlbcam0:6:tag0|                        ; 45 (45)             ; 70 (70)     ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)                        ; 7 (7)              ; 56 (56)                       ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|mmutlbcam:\tlbcam0:6:tag0                                                                               ; gaisler      ;
;                   |mmutlbcam:\tlbcam0:7:tag0|                        ; 43 (43)             ; 69 (69)     ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)                        ; 37 (37)            ; 27 (27)                       ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|mmutlbcam:\tlbcam0:7:tag0                                                                               ; gaisler      ;
;                   |syncram:dataram|                                  ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 240               ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|syncram:dataram                                                                                         ; techmap      ;
;                      |altera_syncram:\alt:x0|                        ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 240               ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|syncram:dataram|altera_syncram:\alt:x0                                                                  ; techmap      ;
;                         |altera_syncram_dp:u0|                       ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 240               ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|syncram:dataram|altera_syncram:\alt:x0|altera_syncram_dp:u0                                             ; techmap      ;
;                            |altsyncram:u0|                           ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 240               ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|syncram:dataram|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                               ; work         ;
;                               |altsyncram_a4r:auto_generated|        ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 240               ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|syncram:dataram|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_a4r:auto_generated ; work         ;
;                |mmutw:tw0|                                           ; 157 (157)           ; 149 (149)   ; 70 (70)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 89 (89)                        ; 0 (0)              ; 88 (88)                       ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutw:tw0                                                                                                                       ; gaisler      ;
;             |mmu_acache:a0|                                          ; 52 (52)             ; 41 (41)     ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (33)                        ; 0 (0)              ; 12 (12)                       ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_acache:a0                                                                                                                                  ; gaisler      ;
;             |mmu_dcache:dcache0|                                     ; 3292 (3292)         ; 2695 (2695) ; 1633 (1633)               ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1899 (1899)                    ; 739 (739)          ; 1020 (1020)                   ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0                                                                                                                             ; gaisler      ;
;             |mmu_icache:icache0|                                     ; 1874 (1874)         ; 1717 (1717) ; 1391 (1391)               ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 833 (833)                      ; 726 (726)          ; 701 (701)                     ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0                                                                                                                             ; gaisler      ;
;          |mul32:\mgen:mul0|                                          ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0                                                                                                                                               ; gaisler      ;
;             |lpm_mult:Mult0|                                         ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0                                                                                                                                ; work         ;
;                |mult_cp01:auto_generated|                            ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated                                                                                                       ; work         ;
;       |regfile_3p:rf0|                                               ; 76 (0)              ; 98 (0)      ; 59 (0)                    ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 72 (0)                         ; 2 (0)              ; 57 (0)                        ; |leon3mp|leon3s:\l3:cpu:0:u0|regfile_3p:rf0                                                                                                                                                          ; techmap      ;
;          |syncram_2p:\s1:dp:x0|                                      ; 39 (39)             ; 29 (29)     ; 9 (9)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 36 (36)                        ; 1 (1)              ; 8 (8)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|regfile_3p:rf0|syncram_2p:\s1:dp:x0                                                                                                                                     ; techmap      ;
;             |altera_syncram_dp:\alt:x0|                              ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|regfile_3p:rf0|syncram_2p:\s1:dp:x0|altera_syncram_dp:\alt:x0                                                                                                           ; techmap      ;
;                |altsyncram:u0|                                       ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|regfile_3p:rf0|syncram_2p:\s1:dp:x0|altera_syncram_dp:\alt:x0|altsyncram:u0                                                                                             ; work         ;
;                   |altsyncram_o4r:auto_generated|                    ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|regfile_3p:rf0|syncram_2p:\s1:dp:x0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_o4r:auto_generated                                                               ; work         ;
;          |syncram_2p:\s1:dp:x1|                                      ; 38 (38)             ; 69 (69)     ; 50 (50)                   ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 36 (36)                        ; 1 (1)              ; 49 (49)                       ; |leon3mp|leon3s:\l3:cpu:0:u0|regfile_3p:rf0|syncram_2p:\s1:dp:x1                                                                                                                                     ; techmap      ;
;             |altera_syncram_dp:\alt:x0|                              ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|regfile_3p:rf0|syncram_2p:\s1:dp:x1|altera_syncram_dp:\alt:x0                                                                                                           ; techmap      ;
;                |altsyncram:u0|                                       ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|regfile_3p:rf0|syncram_2p:\s1:dp:x1|altera_syncram_dp:\alt:x0|altsyncram:u0                                                                                             ; work         ;
;                   |altsyncram_o4r:auto_generated|                    ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|regfile_3p:rf0|syncram_2p:\s1:dp:x1|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_o4r:auto_generated                                                               ; work         ;
;       |tbufmem:\tbmem_gen:tbmem0|                                    ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384             ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0                                                                                                                                               ; gaisler      ;
;          |syncram64:\mem0:0:ram0|                                    ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:0:ram0                                                                                                                        ; techmap      ;
;             |syncram:\nos64:x0|                                      ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:0:ram0|syncram:\nos64:x0                                                                                                      ; techmap      ;
;                |altera_syncram:\alt:x0|                              ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:0:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0                                                                               ; techmap      ;
;                   |altera_syncram_dp:u0|                             ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:0:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                          ; techmap      ;
;                      |altsyncram:u0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:0:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                            ; work         ;
;                         |altsyncram_m4r:auto_generated|              ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:0:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_m4r:auto_generated              ; work         ;
;             |syncram:\nos64:x1|                                      ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:0:ram0|syncram:\nos64:x1                                                                                                      ; techmap      ;
;                |altera_syncram:\alt:x0|                              ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:0:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0                                                                               ; techmap      ;
;                   |altera_syncram_dp:u0|                             ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:0:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                          ; techmap      ;
;                      |altsyncram:u0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:0:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                            ; work         ;
;                         |altsyncram_m4r:auto_generated|              ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:0:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_m4r:auto_generated              ; work         ;
;          |syncram64:\mem0:1:ram0|                                    ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:1:ram0                                                                                                                        ; techmap      ;
;             |syncram:\nos64:x0|                                      ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:1:ram0|syncram:\nos64:x0                                                                                                      ; techmap      ;
;                |altera_syncram:\alt:x0|                              ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:1:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0                                                                               ; techmap      ;
;                   |altera_syncram_dp:u0|                             ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:1:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                          ; techmap      ;
;                      |altsyncram:u0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:1:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                            ; work         ;
;                         |altsyncram_m4r:auto_generated|              ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:1:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_m4r:auto_generated              ; work         ;
;             |syncram:\nos64:x1|                                      ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:1:ram0|syncram:\nos64:x1                                                                                                      ; techmap      ;
;                |altera_syncram:\alt:x0|                              ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:1:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0                                                                               ; techmap      ;
;                   |altera_syncram_dp:u0|                             ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:1:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                          ; techmap      ;
;                      |altsyncram:u0|                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:1:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                            ; work         ;
;                         |altsyncram_m4r:auto_generated|              ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:1:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_m4r:auto_generated              ; work         ;
;    |rstgen:rst0|                                                     ; 1 (1)               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (4)              ; 2 (2)                         ; |leon3mp|rstgen:rst0                                                                                                                                                                                 ; gaisler      ;
;    |sld_hub:sld_hub_inst|                                            ; 84 (26)             ; 66 (10)     ; 79 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (6)                         ; 17 (0)             ; 62 (18)                       ; |leon3mp|sld_hub:sld_hub_inst                                                                                                                                                                        ; work         ;
;       |lpm_decode:instruction_decoder|                               ; 5 (0)               ; 4 (0)       ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (0)                         ; |leon3mp|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder                                                                                                                                         ; work         ;
;          |decode_cpi:auto_generated|                                 ; 5 (5)               ; 4 (4)       ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |leon3mp|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_cpi:auto_generated                                                                                                               ; work         ;
;       |lpm_shiftreg:jtag_ir_register|                                ; 0 (0)               ; 7 (7)       ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 1 (1)                         ; |leon3mp|sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register                                                                                                                                          ; work         ;
;       |sld_dffex:BROADCAST|                                          ; 2 (2)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |leon3mp|sld_hub:sld_hub_inst|sld_dffex:BROADCAST                                                                                                                                                    ; work         ;
;       |sld_dffex:IRF_ENA_0|                                          ; 1 (1)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |leon3mp|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA_0                                                                                                                                                    ; work         ;
;       |sld_dffex:IRF_ENA|                                            ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |leon3mp|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA                                                                                                                                                      ; work         ;
;       |sld_dffex:IRSR|                                               ; 11 (11)             ; 7 (7)       ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 9 (9)                         ; |leon3mp|sld_hub:sld_hub_inst|sld_dffex:IRSR                                                                                                                                                         ; work         ;
;       |sld_dffex:RESET|                                              ; 1 (1)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |leon3mp|sld_hub:sld_hub_inst|sld_dffex:RESET                                                                                                                                                        ; work         ;
;       |sld_dffex:\GEN_IRF:1:IRF|                                     ; 0 (0)               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |leon3mp|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF                                                                                                                                               ; work         ;
;       |sld_dffex:\GEN_SHADOW_IRF:1:S_IRF|                            ; 0 (0)               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (8)              ; 0 (0)                         ; |leon3mp|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:1:S_IRF                                                                                                                                      ; work         ;
;       |sld_jtag_state_machine:jtag_state_machine|                    ; 19 (19)             ; 15 (15)     ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 19 (19)                       ; |leon3mp|sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine                                                                                                                              ; work         ;
;       |sld_rom_sr:HUB_INFO_REG|                                      ; 20 (20)             ; 14 (14)     ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 0 (0)              ; 9 (9)                         ; |leon3mp|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG                                                                                                                                                ; work         ;
;    |smc_mctrl:\mg2:sr1|                                              ; 309 (309)           ; 291 (291)   ; 233 (233)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 114 (114)                      ; 51 (51)            ; 213 (213)                     ; |leon3mp|smc_mctrl:\mg2:sr1                                                                                                                                                                          ; work         ;
+----------------------------------------------------------------------+---------------------+-------------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                             ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+---------+----------+------------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ; DQS bus ; NDQS bus ; DQS output ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+---------+----------+------------+
; ata_dmarq     ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; clk           ; Input    ; --            ; --            ; --                    ; --  ; --   ; --      ; --       ; --         ;
; resetn        ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ddr_clkin     ; Input    ; --            ; --            ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ata_iordy     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dsubren       ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ata_intrq     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; rxd1          ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; errorn        ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; address[0]    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; address[1]    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; address[2]    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; address[3]    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; address[4]    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; address[5]    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; address[6]    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; address[7]    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; address[8]    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; address[9]    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; address[10]   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; address[11]   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; address[12]   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; address[13]   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; address[14]   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; address[15]   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; address[16]   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; address[17]   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; address[18]   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; address[19]   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; address[20]   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; address[21]   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; address[22]   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; address[23]   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; romsn         ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; oen           ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; writen        ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; byten         ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; wpn           ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssram_ce1n    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssram_ce2     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssram_ce3n    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssram_wen     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssram_bw[3]   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssram_bw[2]   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssram_bw[1]   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssram_bw[0]   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssram_oen     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssaddr[2]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssaddr[3]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssaddr[4]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssaddr[5]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssaddr[6]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssaddr[7]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssaddr[8]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssaddr[9]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssaddr[10]    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssaddr[11]    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssaddr[12]    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssaddr[13]    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssaddr[14]    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssaddr[15]    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssaddr[16]    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssaddr[17]    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssaddr[18]    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssaddr[19]    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssaddr[20]    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssram_clk     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssram_adscn   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssram_adsp_n  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssram_adv_n   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; dsuact        ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; txd1          ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ata_da[0]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ata_da[1]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ata_da[2]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ata_cs0       ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ata_cs1       ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ata_dior      ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ata_diow      ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ata_dmack     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; cf_power      ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; cf_gnd_da[3]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; cf_gnd_da[4]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; cf_gnd_da[5]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; cf_gnd_da[6]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; cf_gnd_da[7]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; cf_gnd_da[8]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; cf_gnd_da[9]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; cf_gnd_da[10] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; cf_atasel     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; cf_we         ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; eth_aen       ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; eth_readn     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; eth_writen    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; eth_nbe[0]    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; eth_nbe[1]    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; eth_nbe[2]    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; eth_nbe[3]    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; eth_lclk      ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; eth_nads      ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; eth_ncycle    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; eth_wnr       ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; eth_nvlbus    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; eth_nrdyrtn   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; eth_ndatacs   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[0]       ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[1]       ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[2]       ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[3]       ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[4]       ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[5]       ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[6]       ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[7]       ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[8]       ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[9]       ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[10]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[11]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[12]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[13]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[14]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[15]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[16]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[17]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[18]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[19]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[20]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[21]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[22]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[23]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[24]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[25]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[26]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[27]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[28]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[29]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[30]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; data[31]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[0]     ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[1]     ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[2]     ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[3]     ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[4]     ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[5]     ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[6]     ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[7]     ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[8]     ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[9]     ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[10]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[11]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[12]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[13]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[14]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[15]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[16]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[17]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[18]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[19]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[20]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[21]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[22]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[23]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[24]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[25]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[26]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[27]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[28]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[29]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[30]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ssdata[31]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ata_data[0]   ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ata_data[1]   ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ata_data[2]   ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ata_data[3]   ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ata_data[4]   ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ata_data[5]   ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ata_data[6]   ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ata_data[7]   ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ata_data[8]   ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ata_data[9]   ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ata_data[10]  ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ata_data[11]  ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ata_data[12]  ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ata_data[13]  ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ata_data[14]  ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ata_data[15]  ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[0]       ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[1]       ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[2]       ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[3]       ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[4]       ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[5]       ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[6]       ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[7]       ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[8]       ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[9]       ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[10]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[11]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[12]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[13]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[14]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[15]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[16]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[17]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[18]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[19]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[20]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[21]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[22]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[23]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[24]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[25]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[26]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[27]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[28]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[29]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[30]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; gpio[31]      ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ddr_clk       ; Output   ; --            ; --            ; --                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_clkn      ; Output   ; --            ; --            ; --                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_cke       ; Output   ; --            ; --            ; --                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_csb       ; Output   ; --            ; --            ; --                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_web       ; Output   ; --            ; --            ; --                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_rasb      ; Output   ; --            ; --            ; --                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_casb      ; Output   ; --            ; --            ; --                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_dm[0]     ; Output   ; --            ; --            ; --                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_dm[1]     ; Output   ; --            ; --            ; --                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_ad[0]     ; Output   ; --            ; --            ; --                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_ad[1]     ; Output   ; --            ; --            ; --                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_ad[2]     ; Output   ; --            ; --            ; --                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_ad[3]     ; Output   ; --            ; --            ; --                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_ad[4]     ; Output   ; --            ; --            ; --                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_ad[5]     ; Output   ; --            ; --            ; --                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_ad[6]     ; Output   ; --            ; --            ; --                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_ad[7]     ; Output   ; --            ; --            ; --                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_ad[8]     ; Output   ; --            ; --            ; --                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_ad[9]     ; Output   ; --            ; --            ; --                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_ad[10]    ; Output   ; --            ; --            ; --                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_ad[11]    ; Output   ; --            ; --            ; --                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_ad[12]    ; Output   ; --            ; --            ; --                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_ba[0]     ; Output   ; --            ; --            ; --                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_ba[1]     ; Output   ; --            ; --            ; --                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_dqs[0]    ; Bidir    ; --            ; --            ; --                    ; 0   ; 0    ; --      ; --       ; 0          ;
; ddr_dqs[1]    ; Bidir    ; --            ; --            ; --                    ; 0   ; 0    ; --      ; --       ; 0          ;
; ddr_dq[0]     ; Bidir    ; --            ; 0             ; 63                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_dq[1]     ; Bidir    ; --            ; 0             ; 63                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_dq[2]     ; Bidir    ; --            ; 0             ; 63                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_dq[3]     ; Bidir    ; --            ; 0             ; 63                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_dq[4]     ; Bidir    ; --            ; 0             ; 63                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_dq[5]     ; Bidir    ; --            ; 0             ; 63                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_dq[6]     ; Bidir    ; --            ; 0             ; 63                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_dq[7]     ; Bidir    ; --            ; 0             ; 63                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_dq[8]     ; Bidir    ; --            ; 0             ; 63                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_dq[9]     ; Bidir    ; --            ; 0             ; 63                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_dq[10]    ; Bidir    ; --            ; 0             ; 63                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_dq[11]    ; Bidir    ; --            ; 0             ; 63                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_dq[12]    ; Bidir    ; --            ; 0             ; 63                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_dq[13]    ; Bidir    ; --            ; 0             ; 63                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_dq[14]    ; Bidir    ; --            ; 0             ; 63                    ; 0   ; 0    ; --      ; --       ; --         ;
; ddr_dq[15]    ; Bidir    ; --            ; 0             ; 63                    ; 0   ; 0    ; --      ; --       ; --         ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+---------+----------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                           ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; ata_dmarq                                                                                                                                                     ;                   ;         ;
; clk                                                                                                                                                           ;                   ;         ;
; resetn                                                                                                                                                        ;                   ;         ;
;      - rstgen:rst0|r[4]                                                                                                                                       ; 1                 ; 7       ;
;      - rstgen:rst0|r[3]                                                                                                                                       ; 1                 ; 7       ;
;      - rstgen:rst0|r[2]                                                                                                                                       ; 1                 ; 7       ;
;      - rstgen:rst0|rstoutl                                                                                                                                    ; 1                 ; 7       ;
;      - rstgen:rst0|r[1]                                                                                                                                       ; 1                 ; 7       ;
;      - rstgen:rst0|r[0]                                                                                                                                       ; 1                 ; 7       ;
; ddr_clkin                                                                                                                                                     ;                   ;         ;
; ata_iordy                                                                                                                                                     ;                   ;         ;
;      - atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|\synch_incoming:cIORDY~feeder                                                        ; 1                 ; 7       ;
; dsubren                                                                                                                                                       ;                   ;         ;
;      - dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.dsubre[0]~8                                                                                                            ; 0                 ; 7       ;
; ata_intrq                                                                                                                                                     ;                   ;         ;
;      - atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|\synch_incoming:cINTRQ~feeder                                                        ; 0                 ; 7       ;
; rxd1                                                                                                                                                          ;                   ;         ;
;      - apbuart:\ua1:uart1|r.rxf[0]~feeder                                                                                                                     ; 1                 ; 7       ;
; data[0]                                                                                                                                                       ;                   ;         ;
;      - memi.data[0]~224                                                                                                                                       ; 1                 ; 7       ;
; data[1]                                                                                                                                                       ;                   ;         ;
;      - memi.data[1]~226                                                                                                                                       ; 0                 ; 7       ;
; data[2]                                                                                                                                                       ;                   ;         ;
;      - memi.data[2]~254                                                                                                                                       ; 0                 ; 7       ;
; data[3]                                                                                                                                                       ;                   ;         ;
;      - memi.data[3]~255                                                                                                                                       ; 0                 ; 7       ;
; data[4]                                                                                                                                                       ;                   ;         ;
;      - memi.data[4]~234                                                                                                                                       ; 1                 ; 7       ;
; data[5]                                                                                                                                                       ;                   ;         ;
;      - memi.data[5]~252                                                                                                                                       ; 0                 ; 7       ;
; data[6]                                                                                                                                                       ;                   ;         ;
;      - memi.data[6]~251                                                                                                                                       ; 0                 ; 7       ;
; data[7]                                                                                                                                                       ;                   ;         ;
;      - memi.data[7]~253                                                                                                                                       ; 0                 ; 7       ;
; data[8]                                                                                                                                                       ;                   ;         ;
;      - memi.data[8]~246                                                                                                                                       ; 0                 ; 7       ;
; data[9]                                                                                                                                                       ;                   ;         ;
;      - memi.data[9]~245                                                                                                                                       ; 0                 ; 7       ;
; data[10]                                                                                                                                                      ;                   ;         ;
;      - memi.data[10]~249                                                                                                                                      ; 1                 ; 7       ;
; data[11]                                                                                                                                                      ;                   ;         ;
;      - memi.data[11]~247                                                                                                                                      ; 0                 ; 7       ;
; data[12]                                                                                                                                                      ;                   ;         ;
;      - memi.data[12]~250                                                                                                                                      ; 1                 ; 7       ;
; data[13]                                                                                                                                                      ;                   ;         ;
;      - memi.data[13]~230                                                                                                                                      ; 1                 ; 7       ;
; data[14]                                                                                                                                                      ;                   ;         ;
;      - memi.data[14]~248                                                                                                                                      ; 0                 ; 7       ;
; data[15]                                                                                                                                                      ;                   ;         ;
;      - memi.data[15]~232                                                                                                                                      ; 1                 ; 7       ;
; data[16]                                                                                                                                                      ;                   ;         ;
;      - memi.data[16]~243                                                                                                                                      ; 1                 ; 7       ;
; data[17]                                                                                                                                                      ;                   ;         ;
;      - memi.data[17]~237                                                                                                                                      ; 1                 ; 7       ;
; data[18]                                                                                                                                                      ;                   ;         ;
;      - memi.data[18]~238                                                                                                                                      ; 0                 ; 7       ;
; data[19]                                                                                                                                                      ;                   ;         ;
;      - memi.data[19]~244                                                                                                                                      ; 1                 ; 7       ;
; data[20]                                                                                                                                                      ;                   ;         ;
;      - memi.data[20]~236                                                                                                                                      ; 1                 ; 7       ;
; data[21]                                                                                                                                                      ;                   ;         ;
;      - memi.data[21]~242                                                                                                                                      ; 1                 ; 7       ;
; data[22]                                                                                                                                                      ;                   ;         ;
;      - memi.data[22]~240                                                                                                                                      ; 1                 ; 7       ;
; data[23]                                                                                                                                                      ;                   ;         ;
;      - memi.data[23]~239                                                                                                                                      ; 1                 ; 7       ;
; data[24]                                                                                                                                                      ;                   ;         ;
;      - memi.data[24]~225                                                                                                                                      ; 0                 ; 7       ;
; data[25]                                                                                                                                                      ;                   ;         ;
;      - memi.data[25]~227                                                                                                                                      ; 0                 ; 7       ;
; data[26]                                                                                                                                                      ;                   ;         ;
;      - memi.data[26]~229                                                                                                                                      ; 1                 ; 7       ;
; data[27]                                                                                                                                                      ;                   ;         ;
;      - memi.data[27]~228                                                                                                                                      ; 1                 ; 7       ;
; data[28]                                                                                                                                                      ;                   ;         ;
;      - memi.data[28]~235                                                                                                                                      ; 1                 ; 7       ;
; data[29]                                                                                                                                                      ;                   ;         ;
;      - memi.data[29]~231                                                                                                                                      ; 1                 ; 7       ;
; data[30]                                                                                                                                                      ;                   ;         ;
;      - memi.data[30]~241                                                                                                                                      ; 0                 ; 7       ;
; data[31]                                                                                                                                                      ;                   ;         ;
;      - memi.data[31]~233                                                                                                                                      ; 0                 ; 7       ;
; ssdata[0]                                                                                                                                                     ;                   ;         ;
;      - memi.data[0]~224                                                                                                                                       ; 0                 ; 7       ;
; ssdata[1]                                                                                                                                                     ;                   ;         ;
;      - memi.data[1]~226                                                                                                                                       ; 0                 ; 7       ;
; ssdata[2]                                                                                                                                                     ;                   ;         ;
;      - memi.data[2]~254                                                                                                                                       ; 1                 ; 7       ;
; ssdata[3]                                                                                                                                                     ;                   ;         ;
;      - memi.data[3]~255                                                                                                                                       ; 0                 ; 7       ;
; ssdata[4]                                                                                                                                                     ;                   ;         ;
;      - memi.data[4]~234                                                                                                                                       ; 0                 ; 7       ;
; ssdata[5]                                                                                                                                                     ;                   ;         ;
;      - memi.data[5]~252                                                                                                                                       ; 1                 ; 7       ;
; ssdata[6]                                                                                                                                                     ;                   ;         ;
;      - memi.data[6]~251                                                                                                                                       ; 0                 ; 7       ;
; ssdata[7]                                                                                                                                                     ;                   ;         ;
;      - memi.data[7]~253                                                                                                                                       ; 0                 ; 7       ;
; ssdata[8]                                                                                                                                                     ;                   ;         ;
;      - memi.data[8]~246                                                                                                                                       ; 0                 ; 7       ;
; ssdata[9]                                                                                                                                                     ;                   ;         ;
;      - memi.data[9]~245                                                                                                                                       ; 0                 ; 7       ;
; ssdata[10]                                                                                                                                                    ;                   ;         ;
;      - memi.data[10]~249                                                                                                                                      ; 0                 ; 7       ;
; ssdata[11]                                                                                                                                                    ;                   ;         ;
;      - memi.data[11]~247                                                                                                                                      ; 0                 ; 7       ;
; ssdata[12]                                                                                                                                                    ;                   ;         ;
;      - memi.data[12]~250                                                                                                                                      ; 0                 ; 7       ;
; ssdata[13]                                                                                                                                                    ;                   ;         ;
;      - memi.data[13]~230                                                                                                                                      ; 1                 ; 7       ;
; ssdata[14]                                                                                                                                                    ;                   ;         ;
;      - memi.data[14]~248                                                                                                                                      ; 1                 ; 7       ;
; ssdata[15]                                                                                                                                                    ;                   ;         ;
;      - memi.data[15]~232                                                                                                                                      ; 0                 ; 7       ;
; ssdata[16]                                                                                                                                                    ;                   ;         ;
;      - memi.data[16]~243                                                                                                                                      ; 0                 ; 7       ;
; ssdata[17]                                                                                                                                                    ;                   ;         ;
;      - memi.data[17]~237                                                                                                                                      ; 1                 ; 7       ;
; ssdata[18]                                                                                                                                                    ;                   ;         ;
;      - memi.data[18]~238                                                                                                                                      ; 1                 ; 7       ;
; ssdata[19]                                                                                                                                                    ;                   ;         ;
;      - memi.data[19]~244                                                                                                                                      ; 0                 ; 7       ;
; ssdata[20]                                                                                                                                                    ;                   ;         ;
;      - memi.data[20]~236                                                                                                                                      ; 1                 ; 7       ;
; ssdata[21]                                                                                                                                                    ;                   ;         ;
;      - memi.data[21]~242                                                                                                                                      ; 1                 ; 7       ;
; ssdata[22]                                                                                                                                                    ;                   ;         ;
;      - memi.data[22]~240                                                                                                                                      ; 0                 ; 7       ;
; ssdata[23]                                                                                                                                                    ;                   ;         ;
;      - memi.data[23]~239                                                                                                                                      ; 0                 ; 7       ;
; ssdata[24]                                                                                                                                                    ;                   ;         ;
;      - memi.data[24]~225                                                                                                                                      ; 0                 ; 7       ;
; ssdata[25]                                                                                                                                                    ;                   ;         ;
;      - memi.data[25]~227                                                                                                                                      ; 0                 ; 7       ;
; ssdata[26]                                                                                                                                                    ;                   ;         ;
;      - memi.data[26]~229                                                                                                                                      ; 0                 ; 7       ;
; ssdata[27]                                                                                                                                                    ;                   ;         ;
;      - memi.data[27]~228                                                                                                                                      ; 0                 ; 7       ;
; ssdata[28]                                                                                                                                                    ;                   ;         ;
;      - memi.data[28]~235                                                                                                                                      ; 1                 ; 7       ;
; ssdata[29]                                                                                                                                                    ;                   ;         ;
;      - memi.data[29]~231                                                                                                                                      ; 0                 ; 7       ;
; ssdata[30]                                                                                                                                                    ;                   ;         ;
;      - memi.data[30]~241                                                                                                                                      ; 1                 ; 7       ;
; ssdata[31]                                                                                                                                                    ;                   ;         ;
;      - memi.data[31]~233                                                                                                                                      ; 0                 ; 7       ;
; ata_data[0]                                                                                                                                                   ;                   ;         ;
;      - atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|atahost_pio_actrl:pio_access_control|q[0]                                            ; 1                 ; 7       ;
; ata_data[1]                                                                                                                                                   ;                   ;         ;
;      - atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|atahost_pio_actrl:pio_access_control|q[1]                                            ; 1                 ; 7       ;
; ata_data[2]                                                                                                                                                   ;                   ;         ;
;      - atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|atahost_pio_actrl:pio_access_control|q[2]                                            ; 1                 ; 7       ;
; ata_data[3]                                                                                                                                                   ;                   ;         ;
;      - atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|atahost_pio_actrl:pio_access_control|q[3]                                            ; 1                 ; 7       ;
; ata_data[4]                                                                                                                                                   ;                   ;         ;
;      - atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|atahost_pio_actrl:pio_access_control|q[4]                                            ; 1                 ; 7       ;
; ata_data[5]                                                                                                                                                   ;                   ;         ;
;      - atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|atahost_pio_actrl:pio_access_control|q[5]                                            ; 0                 ; 7       ;
; ata_data[6]                                                                                                                                                   ;                   ;         ;
;      - atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|atahost_pio_actrl:pio_access_control|q[6]                                            ; 1                 ; 7       ;
; ata_data[7]                                                                                                                                                   ;                   ;         ;
;      - atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|atahost_pio_actrl:pio_access_control|q[7]                                            ; 1                 ; 7       ;
; ata_data[8]                                                                                                                                                   ;                   ;         ;
;      - atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|atahost_pio_actrl:pio_access_control|q[8]                                            ; 1                 ; 7       ;
; ata_data[9]                                                                                                                                                   ;                   ;         ;
;      - atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|atahost_pio_actrl:pio_access_control|q[9]                                            ; 1                 ; 7       ;
; ata_data[10]                                                                                                                                                  ;                   ;         ;
;      - atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|atahost_pio_actrl:pio_access_control|q[10]                                           ; 0                 ; 7       ;
; ata_data[11]                                                                                                                                                  ;                   ;         ;
;      - atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|atahost_pio_actrl:pio_access_control|q[11]                                           ; 1                 ; 7       ;
; ata_data[12]                                                                                                                                                  ;                   ;         ;
;      - atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|atahost_pio_actrl:pio_access_control|q[12]                                           ; 0                 ; 7       ;
; ata_data[13]                                                                                                                                                  ;                   ;         ;
;      - atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|atahost_pio_actrl:pio_access_control|q[13]                                           ; 0                 ; 7       ;
; ata_data[14]                                                                                                                                                  ;                   ;         ;
;      - atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|atahost_pio_actrl:pio_access_control|q[14]                                           ; 1                 ; 7       ;
; ata_data[15]                                                                                                                                                  ;                   ;         ;
;      - atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|atahost_pio_actrl:pio_access_control|q[15]                                           ; 1                 ; 7       ;
; gpio[0]                                                                                                                                                       ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[0]~feeder                                                                                                                 ; 0                 ; 7       ;
; gpio[1]                                                                                                                                                       ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[1]~feeder                                                                                                                 ; 0                 ; 7       ;
; gpio[2]                                                                                                                                                       ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[2]                                                                                                                        ; 0                 ; 7       ;
; gpio[3]                                                                                                                                                       ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[3]~feeder                                                                                                                 ; 0                 ; 7       ;
; gpio[4]                                                                                                                                                       ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[4]~feeder                                                                                                                 ; 0                 ; 7       ;
; gpio[5]                                                                                                                                                       ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[5]                                                                                                                        ; 0                 ; 7       ;
; gpio[6]                                                                                                                                                       ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[6]~feeder                                                                                                                 ; 1                 ; 7       ;
; gpio[7]                                                                                                                                                       ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[7]~feeder                                                                                                                 ; 1                 ; 7       ;
; gpio[8]                                                                                                                                                       ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[8]~feeder                                                                                                                 ; 0                 ; 7       ;
; gpio[9]                                                                                                                                                       ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[9]~feeder                                                                                                                 ; 0                 ; 7       ;
; gpio[10]                                                                                                                                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[10]~feeder                                                                                                                ; 0                 ; 7       ;
; gpio[11]                                                                                                                                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[11]                                                                                                                       ; 1                 ; 7       ;
; gpio[12]                                                                                                                                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[12]                                                                                                                       ; 0                 ; 7       ;
; gpio[13]                                                                                                                                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[13]                                                                                                                       ; 1                 ; 7       ;
; gpio[14]                                                                                                                                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[14]~feeder                                                                                                                ; 0                 ; 7       ;
; gpio[15]                                                                                                                                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[15]~feeder                                                                                                                ; 1                 ; 7       ;
; gpio[16]                                                                                                                                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[16]                                                                                                                       ; 0                 ; 7       ;
; gpio[17]                                                                                                                                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[17]~feeder                                                                                                                ; 0                 ; 7       ;
; gpio[18]                                                                                                                                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[18]~feeder                                                                                                                ; 1                 ; 7       ;
; gpio[19]                                                                                                                                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[19]                                                                                                                       ; 1                 ; 7       ;
; gpio[20]                                                                                                                                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[20]                                                                                                                       ; 1                 ; 7       ;
; gpio[21]                                                                                                                                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[21]                                                                                                                       ; 0                 ; 7       ;
; gpio[22]                                                                                                                                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[22]~feeder                                                                                                                ; 1                 ; 7       ;
; gpio[23]                                                                                                                                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[23]                                                                                                                       ; 0                 ; 7       ;
; gpio[24]                                                                                                                                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[24]~feeder                                                                                                                ; 1                 ; 7       ;
; gpio[25]                                                                                                                                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[25]~feeder                                                                                                                ; 1                 ; 7       ;
; gpio[26]                                                                                                                                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[26]                                                                                                                       ; 1                 ; 7       ;
; gpio[27]                                                                                                                                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[27]                                                                                                                       ; 0                 ; 7       ;
; gpio[28]                                                                                                                                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[28]                                                                                                                       ; 0                 ; 7       ;
; gpio[29]                                                                                                                                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[29]~feeder                                                                                                                ; 0                 ; 7       ;
; gpio[30]                                                                                                                                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[30]                                                                                                                       ; 0                 ; 7       ;
; gpio[31]                                                                                                                                                      ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[31]~feeder                                                                                                                ; 1                 ; 7       ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altdqs_stxii:altdqs|\loop0:0:stxii_io2a                              ;                   ;         ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altdqs_stxii:altdqs|\loop0:1:stxii_io2a                              ;                   ;         ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_bidir:\dqgen:0:qi|ddio_bidir_tkj:auto_generated|bidir_ioa[0] ;                   ;         ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_bidir:\dqgen:0:qi|ddio_bidir_tkj:auto_generated|bidir_ioa[1] ;                   ;         ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_bidir:\dqgen:0:qi|ddio_bidir_tkj:auto_generated|bidir_ioa[2] ;                   ;         ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_bidir:\dqgen:0:qi|ddio_bidir_tkj:auto_generated|bidir_ioa[3] ;                   ;         ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_bidir:\dqgen:0:qi|ddio_bidir_tkj:auto_generated|bidir_ioa[4] ;                   ;         ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_bidir:\dqgen:0:qi|ddio_bidir_tkj:auto_generated|bidir_ioa[5] ;                   ;         ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_bidir:\dqgen:0:qi|ddio_bidir_tkj:auto_generated|bidir_ioa[6] ;                   ;         ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_bidir:\dqgen:0:qi|ddio_bidir_tkj:auto_generated|bidir_ioa[7] ;                   ;         ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_bidir:\dqgen:1:qi|ddio_bidir_tkj:auto_generated|bidir_ioa[0] ;                   ;         ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_bidir:\dqgen:1:qi|ddio_bidir_tkj:auto_generated|bidir_ioa[1] ;                   ;         ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_bidir:\dqgen:1:qi|ddio_bidir_tkj:auto_generated|bidir_ioa[2] ;                   ;         ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_bidir:\dqgen:1:qi|ddio_bidir_tkj:auto_generated|bidir_ioa[3] ;                   ;         ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_bidir:\dqgen:1:qi|ddio_bidir_tkj:auto_generated|bidir_ioa[4] ;                   ;         ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_bidir:\dqgen:1:qi|ddio_bidir_tkj:auto_generated|bidir_ioa[5] ;                   ;         ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_bidir:\dqgen:1:qi|ddio_bidir_tkj:auto_generated|bidir_ioa[6] ;                   ;         ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altddio_bidir:\dqgen:1:qi|ddio_bidir_tkj:auto_generated|bidir_ioa[7] ;                   ;         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                 ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; ahbctrl:ahb0|msti.hready~148                                                                                                                         ; LCCOMB_X40_Y34_N20 ; 88      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|ahbmst:ahbmst0|r.active~45                                                                                             ; LCCOMB_X40_Y34_N4  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom:jtagcom0|Selector40~161                                                                                        ; LCCOMB_X40_Y36_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom:jtagcom0|Selector6~827                                                                                         ; LCCOMB_X40_Y36_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom:jtagcom0|v~7429                                                                                                ; LCCOMB_X40_Y36_N8  ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                         ; JTAG_X0_Y26_N1     ; 79      ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                         ; JTAG_X0_Y26_N1     ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; apbctrl:apb0|r.cfgsel                                                                                                                                ; LCFF_X45_Y33_N21   ; 37      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; apbctrl:apb0|r.pwdata[31]~11867                                                                                                                      ; LCCOMB_X61_Y31_N16 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; apbctrl:apb0|r.pwdata[31]~11868                                                                                                                      ; LCCOMB_X45_Y33_N0  ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; apbctrl:apb0|r.pwdata[31]~11872                                                                                                                      ; LCCOMB_X61_Y31_N10 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; apbctrl:apb0|r.pwdata[31]~11874                                                                                                                      ; LCCOMB_X63_Y34_N20 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; apbctrl:apb0|r.pwdata[31]~11883                                                                                                                      ; LCCOMB_X52_Y28_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; apbctrl:apb0|r.pwdata[31]~11884                                                                                                                      ; LCCOMB_X65_Y34_N30 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; apbctrl:apb0|r.pwdata[31]~11885                                                                                                                      ; LCCOMB_X61_Y31_N6  ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; apbctrl:apb0|r.pwdata[31]~11887                                                                                                                      ; LCCOMB_X69_Y28_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; apbctrl:apb0|r.pwdata[31]~11895                                                                                                                      ; LCCOMB_X69_Y28_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; apbctrl:apb0|r.pwdata[31]~11896                                                                                                                      ; LCCOMB_X61_Y31_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; apbctrl:apb0|v~128                                                                                                                                   ; LCCOMB_X38_Y36_N30 ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|Decoder1~121                                                                                                                      ; LCCOMB_X67_Y31_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|Decoder1~122                                                                                                                      ; LCCOMB_X67_Y31_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|Decoder1~123                                                                                                                      ; LCCOMB_X67_Y31_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|Decoder1~124                                                                                                                      ; LCCOMB_X67_Y31_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|Decoder1~125                                                                                                                      ; LCCOMB_X67_Y31_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|Decoder1~126                                                                                                                      ; LCCOMB_X67_Y31_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|Decoder1~127                                                                                                                      ; LCCOMB_X67_Y31_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|Decoder1~128                                                                                                                      ; LCCOMB_X67_Y31_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.tick                                                                                                                            ; LCFF_X63_Y31_N23   ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|v~14151                                                                                                                           ; LCCOMB_X61_Y32_N28 ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_amba_slave:u0|r.hrdata[31]~5170                                                                  ; LCCOMB_X52_Y40_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_amba_slave:u0|r.hwdata[0]~922                                                                    ; LCCOMB_X52_Y40_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|DDoe                                                                               ; LCFF_X77_Y43_N11   ; 16      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|atahost_pio_actrl:pio_access_control|atahost_pio_tctrl:PIO_timing_controller|dstrb ; LCFF_X54_Y41_N23   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                  ; PIN_P25            ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; clkgen:clkgen0|clkgen_stratixii:\strat2:v|stratix2_pll:sdclk_pll|altpll:\nosd:altpll0|_clk0                                                          ; PLL_2              ; 8335    ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; ddr_clkin                                                                                                                                            ; PIN_B13            ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|\rdel:rcnt:cnt[0]~3                                         ; LCCOMB_X46_Y50_N24 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|\rdel:rcnt:vlock                                            ; LCFF_X45_Y51_N3    ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altdqs_stxii:altdqs|dqs_busout[0]                           ; PIN_C9             ; 8       ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altdqs_stxii:altdqs|dqs_busout[1]                           ; PIN_C6             ; 8       ; Clock                                 ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altpll:dll|_clk0                                            ; PLL_5              ; 142     ; Clock                                 ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altpll:dll|_clk1                                            ; PLL_5              ; 1       ; Clock                                 ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altpll:dll|_clk2                                            ; PLL_5              ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altpll:dll|_clk3                                            ; PLL_5              ; 39      ; Clock                                 ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altpll:dll|_locked                                          ; PLL_5              ; 18      ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|ddr_dqsoen[1]                                               ; LCFF_X60_Y51_N21   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ddr_rst                                                                                                    ; LCCOMB_X58_Y49_N20 ; 47      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ddr_rst                                                                                                    ; LCCOMB_X58_Y49_N20 ; 4       ; Async. clear                          ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.cmstate.active                                                                                           ; LCFF_X59_Y49_N25   ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.nbdrive                                                                                                  ; LCFF_X56_Y51_N11   ; 19      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.refresh[11]~1609                                                                                         ; LCCOMB_X58_Y47_N4  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.refresh[11]~1615                                                                                         ; LCCOMB_X58_Y48_N12 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.ready                                                                                                   ; LCFF_X42_Y41_N17   ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.state.dread                                                                                             ; LCFF_X42_Y41_N15   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.write                                                                                                   ; LCFF_X41_Y41_N27   ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ri.hready~116                                                                                              ; LCCOMB_X59_Y51_N0  ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|Mux256~140                                                                                                             ; LCCOMB_X46_Y19_N24 ; 1       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hsel                                                                                                             ; LCFF_X37_Y37_N17   ; 58      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[17]~1039                                                                                                  ; LCCOMB_X42_Y22_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbi.write[0]~602                                                                                                       ; LCCOMB_X48_Y21_N18 ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbi.write[1]~601                                                                                                       ; LCCOMB_X48_Y21_N20 ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbi.write[2]~599                                                                                                       ; LCCOMB_X48_Y21_N10 ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbi.write[3]~598                                                                                                       ; LCCOMB_X48_Y21_N28 ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.tbreg1.addr[5]~204                                                                                                  ; LCCOMB_X45_Y25_N22 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.tbreg1.mask[5]~190                                                                                                  ; LCCOMB_X46_Y23_N20 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.tbreg2.addr[5]~191                                                                                                  ; LCCOMB_X45_Y25_N16 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.tbreg2.mask[5]~190                                                                                                  ; LCCOMB_X46_Y23_N30 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|v~3704                                                                                                                 ; LCCOMB_X36_Y23_N18 ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gptimer:\gpt:timer0|r.timers[1].reload[25]~23                                                                                                        ; LCCOMB_X69_Y28_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gptimer:\gpt:timer0|r.timers[1].restart~31                                                                                                           ; LCCOMB_X69_Y28_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gptimer:\gpt:timer0|r.timers[2].reload[17]~13836                                                                                                     ; LCCOMB_X52_Y40_N12 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gptimer:\gpt:timer0|r.timers[2].reload[17]~13838                                                                                                     ; LCCOMB_X41_Y38_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gptimer:\gpt:timer0|r.timers[2].reload[17]~13848                                                                                                     ; LCCOMB_X52_Y40_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gptimer:\gpt:timer0|r.timers[2].reload[17]~13849                                                                                                     ; LCCOMB_X51_Y44_N18 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gptimer:\gpt:timer0|r.timers[2].reload[17]~13850                                                                                                     ; LCCOMB_X51_Y44_N0  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gptimer:\gpt:timer0|r.timers[2].reload[17]~13851                                                                                                     ; LCCOMB_X52_Y40_N24 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gptimer:\gpt:timer0|r.timers[2].reload[17]~13852                                                                                                     ; LCCOMB_X52_Y40_N10 ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gptimer:\gpt:timer0|r.timers[2].reload[25]~22                                                                                                        ; LCCOMB_X69_Y28_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gptimer:\gpt:timer0|r.timers[2].restart~29                                                                                                           ; LCCOMB_X69_Y28_N22 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[0]                                                                                                                       ; LCFF_X60_Y27_N17   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[10]                                                                                                                      ; LCFF_X50_Y30_N21   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[11]                                                                                                                      ; LCFF_X67_Y26_N25   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[12]                                                                                                                      ; LCFF_X55_Y27_N21   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[13]                                                                                                                      ; LCFF_X63_Y26_N23   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[14]                                                                                                                      ; LCFF_X54_Y29_N9    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[15]                                                                                                                      ; LCFF_X60_Y27_N21   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[16]                                                                                                                      ; LCFF_X69_Y35_N15   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[17]                                                                                                                      ; LCFF_X69_Y35_N29   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[18]                                                                                                                      ; LCFF_X68_Y35_N11   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[19]                                                                                                                      ; LCFF_X69_Y35_N1    ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[1]                                                                                                                       ; LCFF_X56_Y32_N21   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[20]                                                                                                                      ; LCFF_X50_Y34_N15   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[21]                                                                                                                      ; LCFF_X48_Y31_N1    ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[22]                                                                                                                      ; LCFF_X69_Y31_N1    ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[23]                                                                                                                      ; LCFF_X56_Y32_N27   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[24]                                                                                                                      ; LCFF_X56_Y32_N7    ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[25]                                                                                                                      ; LCFF_X63_Y29_N19   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[26]                                                                                                                      ; LCFF_X63_Y29_N7    ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[27]                                                                                                                      ; LCFF_X50_Y34_N3    ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[28]                                                                                                                      ; LCFF_X50_Y34_N7    ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[29]                                                                                                                      ; LCFF_X67_Y35_N27   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[2]                                                                                                                       ; LCFF_X56_Y29_N13   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[30]                                                                                                                      ; LCFF_X67_Y35_N15   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[31]                                                                                                                      ; LCFF_X56_Y32_N5    ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[3]                                                                                                                       ; LCFF_X52_Y32_N21   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[4]                                                                                                                       ; LCFF_X50_Y29_N27   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[5]                                                                                                                       ; LCFF_X49_Y31_N31   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[6]                                                                                                                       ; LCFF_X56_Y29_N17   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[7]                                                                                                                       ; LCFF_X49_Y31_N11   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[8]                                                                                                                       ; LCFF_X63_Y31_N11   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[9]                                                                                                                       ; LCFF_X69_Y31_N27   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.edge[2]~223                                                                                                                  ; LCCOMB_X55_Y32_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.level[2]~79                                                                                                                  ; LCCOMB_X55_Y32_N24 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|v~2262                                                                                                                         ; LCCOMB_X50_Y31_N14 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; irqmp:\irqctrl:irqctrl0|r.ilevel[2]~91                                                                                                               ; LCCOMB_X51_Y29_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|cachemem:cmem0|itdatain[2][8]~362                                                                                                ; LCCOMB_X42_Y19_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|holdnx~0                                                                                                                ; LCCOMB_X41_Y18_N12 ; 1047    ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|\comb:vdsu.tbufcnt[1]~174                                                                                       ; LCCOMB_X23_Y14_N24 ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bard_dc:bard_dc0|r.reg_ta_cnt[31]~501                                                                           ; LCCOMB_X7_Y15_N16  ; 67      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bard_dc:bard_dc1|r.reg_ta_cnt[31]~501                                                                           ; LCCOMB_X9_Y15_N10  ; 67      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bard_dc:bard_dc2|r.reg_ta_cnt[31]~39502                                                                         ; LCCOMB_X29_Y10_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bard_dc:bard_dc2|r.reg_ta_cnt[31]~39509                                                                         ; LCCOMB_X13_Y9_N2   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bard_dc:bard_dc2|r.reg_ta_cnt[31]~39572                                                                         ; LCCOMB_X26_Y25_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bard_dc:bard_dc2|r.reg_ta_cnt[31]~39580                                                                         ; LCCOMB_X5_Y16_N0   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bard_dc:bard_dc2|r.reg_ta_cnt[31]~39611                                                                         ; LCCOMB_X9_Y15_N18  ; 67      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bard_dc:bard_dc2|r.reg_ta_cnt[31]~39612                                                                         ; LCCOMB_X5_Y15_N28  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bard_dc:bard_dc2|r.reg_ta_cnt[31]~39645                                                                         ; LCCOMB_X14_Y11_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bard_dc:bard_dc3|r.reg_ta_cnt[31]~501                                                                           ; LCCOMB_X7_Y15_N8   ; 67      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|dsur.asi[4]~80                                                                                                  ; LCCOMB_X33_Y16_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|dsur.tt[1]~820                                                                                                  ; LCCOMB_X32_Y14_N14 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.a.ctrl.inst[31]                                                                                               ; LCFF_X23_Y16_N21   ; 53      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.d.annul                                                                                                       ; LCFF_X34_Y17_N25   ; 20      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.d.inst[0][24]~579                                                                                             ; LCCOMB_X37_Y22_N12 ; 131     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.d.inst[0][24]~580                                                                                             ; LCCOMB_X41_Y13_N30 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.dci.dsuen                                                                                                   ; LCFF_X29_Y28_N21   ; 63      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.w.result[0]~21354                                                                                             ; LCCOMB_X34_Y17_N10 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.w.result[0]~21360                                                                                             ; LCCOMB_X33_Y17_N16 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.w.result[0]~21364                                                                                             ; LCCOMB_X3_Y11_N28  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.w.result[0]~21395                                                                                             ; LCCOMB_X5_Y13_N2   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.data[0][21]~10118                                                                                           ; LCCOMB_X28_Y12_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.data[0][31]~10117                                                                                           ; LCCOMB_X19_Y26_N8  ; 133     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.rstate.dsu2                                                                                                 ; LCFF_X36_Y15_N15   ; 68      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.rstate.trap                                                                                                 ; LCFF_X29_Y14_N1    ; 44      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|tbi.write[0]~195                                                                                                ; LCCOMB_X42_Y11_N8  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|tbi.write[1]~194                                                                                                ; LCCOMB_X40_Y11_N22 ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|tbi.write[2]~193                                                                                                ; LCCOMB_X32_Y11_N4  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|tbi.write[3]~192                                                                                                ; LCCOMB_X40_Y11_N2  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|wren~163                                                                                                        ; LCCOMB_X32_Y14_N8  ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|\p0:v.mmctrl2.fs.fav~38                                                                  ; LCCOMB_X23_Y32_N10 ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|Selector10~94                                                    ; LCCOMB_X25_Y38_N4  ; 19      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|Selector10~96                                                    ; LCCOMB_X25_Y37_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|Selector14~98                                                    ; LCCOMB_X25_Y38_N20 ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|Selector14~99                                                    ; LCCOMB_X25_Y37_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmulru:\lru0:lru|mmulrue:\lrue0:7:l1|r.pos[2]~8095               ; LCCOMB_X42_Y46_N26 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.s2_tlbstate.idle                                               ; LCFF_X21_Y36_N7    ; 19      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.tpos[0]~8065                                                   ; LCCOMB_X21_Y36_N24 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[0].write_op~17                                           ; LCCOMB_X21_Y34_N16 ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[1].write_op~15                                           ; LCCOMB_X19_Y36_N6  ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[2].write_op~14                                           ; LCCOMB_X23_Y35_N22 ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[3].write_op~16                                           ; LCCOMB_X21_Y34_N12 ; 63      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[4].write_op~14                                           ; LCCOMB_X24_Y35_N22 ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[5].write_op~15                                           ; LCCOMB_X23_Y35_N4  ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[6].write_op~14                                           ; LCCOMB_X21_Y34_N6  ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[7].write_op~16                                           ; LCCOMB_X26_Y35_N0  ; 63      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbo.s1finished                                                  ; LCCOMB_X20_Y26_N24 ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|Selector10~95                                                    ; LCCOMB_X25_Y41_N12 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|Selector14~103                                                   ; LCCOMB_X25_Y38_N22 ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|Selector14~104                                                   ; LCCOMB_X26_Y38_N12 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|\p0:v.s2_flush~44                                                ; LCCOMB_X25_Y35_N6  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|dr1_write~10                                                     ; LCCOMB_X25_Y38_N2  ; 21      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|mmulru:\lru0:lru|mmulrue:\lrue0:7:l1|r.pos[2]~8095               ; LCCOMB_X33_Y47_N12 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|mmutlbcam:\tlbcam0:0:tag0|r.btag.PPN[16]~55985                   ; LCCOMB_X41_Y20_N28 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_tlbstate.idle                                               ; LCFF_X25_Y40_N29   ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.tpos[0]~8065                                                   ; LCCOMB_X26_Y40_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbcami[0].write_op~17                                           ; LCCOMB_X29_Y42_N10 ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbcami[1].write_op~15                                           ; LCCOMB_X33_Y42_N18 ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbcami[2].write_op~14                                           ; LCCOMB_X29_Y42_N0  ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbcami[3].write_op~16                                           ; LCCOMB_X29_Y43_N8  ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbcami[4].write_op~14                                           ; LCCOMB_X34_Y43_N2  ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbcami[5].write_op~15                                           ; LCCOMB_X34_Y43_N20 ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbcami[6].write_op~14                                           ; LCCOMB_X33_Y41_N12 ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbcami[7].write_op~16                                           ; LCCOMB_X27_Y43_N26 ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbo.s1finished                                                  ; LCCOMB_X26_Y40_N28 ; 51      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutw:tw0|r.wb.data[31]~1033                                                             ; LCCOMB_X29_Y38_N12 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.dwrite[0]~168                                                                 ; LCCOMB_X24_Y32_N14 ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.dwrite[1]~169                                                                 ; LCCOMB_X24_Y28_N28 ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.dwrite[2]~170                                                                 ; LCCOMB_X24_Y32_N28 ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.dwrite[3]~171                                                                 ; LCCOMB_X24_Y29_N20 ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.swrite[0]~61                                                                  ; LCCOMB_X32_Y32_N26 ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.swrite[1]~60                                                                  ; LCCOMB_X34_Y33_N8  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.swrite[2]~58                                                                  ; LCCOMB_X34_Y33_N4  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.swrite[3]~59                                                                  ; LCCOMB_X34_Y33_N0  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.twrite[0]~332                                                                 ; LCCOMB_X25_Y32_N28 ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.twrite[1]~330                                                                 ; LCCOMB_X24_Y32_N4  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.twrite[2]~327                                                                 ; LCCOMB_X27_Y32_N2  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.twrite[3]~329                                                                 ; LCCOMB_X26_Y32_N22 ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dctrl~1668                                                                           ; LCCOMB_X34_Y31_N24 ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dctrl~21                                                                             ; LCCOMB_X25_Y32_N24 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.asi[4]~32903                                                                       ; LCCOMB_X34_Y28_N24 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.asi[4]~32907                                                                       ; LCCOMB_X20_Y26_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.asi[4]~32908                                                                       ; LCCOMB_X20_Y26_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.asi[4]~32928                                                                       ; LCCOMB_X34_Y28_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.asi[4]~32929                                                                       ; LCCOMB_X26_Y25_N30 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.asi[4]~32930                                                                       ; LCCOMB_X34_Y28_N16 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.asi[4]~32931                                                                       ; LCCOMB_X36_Y29_N22 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.asi[4]~32933                                                                       ; LCCOMB_X21_Y24_N24 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.asi[4]~32939                                                                       ; LCCOMB_X13_Y35_N12 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.dstate.idle~DUPLICATE                                                              ; LCFF_X15_Y28_N11   ; 40      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.paddress[31]~1382                                                                  ; LCCOMB_X23_Y29_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52963                                                                   ; LCCOMB_X10_Y37_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52964                                                                   ; LCCOMB_X11_Y44_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52965                                                                   ; LCCOMB_X10_Y37_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52966                                                                   ; LCCOMB_X11_Y44_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52967                                                                   ; LCCOMB_X10_Y45_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52968                                                                   ; LCCOMB_X7_Y37_N6   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52969                                                                   ; LCCOMB_X10_Y36_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52970                                                                   ; LCCOMB_X7_Y37_N22  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52971                                                                   ; LCCOMB_X13_Y40_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52972                                                                   ; LCCOMB_X2_Y40_N14  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52973                                                                   ; LCCOMB_X13_Y40_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52974                                                                   ; LCCOMB_X7_Y40_N18  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52975                                                                   ; LCCOMB_X11_Y40_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52976                                                                   ; LCCOMB_X6_Y36_N12  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52977                                                                   ; LCCOMB_X11_Y39_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52978                                                                   ; LCCOMB_X6_Y36_N28  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52979                                                                   ; LCCOMB_X9_Y42_N8   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52980                                                                   ; LCCOMB_X5_Y42_N26  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52981                                                                   ; LCCOMB_X9_Y38_N14  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52982                                                                   ; LCCOMB_X5_Y42_N18  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52983                                                                   ; LCCOMB_X7_Y37_N4   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52984                                                                   ; LCCOMB_X7_Y37_N0   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52985                                                                   ; LCCOMB_X7_Y37_N10  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52986                                                                   ; LCCOMB_X7_Y37_N20  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52987                                                                   ; LCCOMB_X5_Y40_N30  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52988                                                                   ; LCCOMB_X3_Y40_N18  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52989                                                                   ; LCCOMB_X5_Y40_N28  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52990                                                                   ; LCCOMB_X2_Y40_N12  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52991                                                                   ; LCCOMB_X10_Y40_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52992                                                                   ; LCCOMB_X7_Y40_N28  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52993                                                                   ; LCCOMB_X10_Y40_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52994                                                                   ; LCCOMB_X11_Y40_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52997                                                                   ; LCCOMB_X9_Y46_N8   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~52998                                                                   ; LCCOMB_X14_Y44_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53001                                                                   ; LCCOMB_X11_Y49_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53002                                                                   ; LCCOMB_X13_Y49_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53005                                                                   ; LCCOMB_X16_Y40_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53006                                                                   ; LCCOMB_X13_Y48_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53009                                                                   ; LCCOMB_X7_Y46_N30  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53010                                                                   ; LCCOMB_X16_Y44_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53014                                                                   ; LCCOMB_X10_Y47_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53017                                                                   ; LCCOMB_X10_Y48_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53018                                                                   ; LCCOMB_X9_Y47_N8   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53019                                                                   ; LCCOMB_X11_Y44_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53020                                                                   ; LCCOMB_X9_Y48_N4   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53021                                                                   ; LCCOMB_X14_Y44_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53022                                                                   ; LCCOMB_X9_Y46_N12  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53023                                                                   ; LCCOMB_X10_Y48_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53024                                                                   ; LCCOMB_X14_Y49_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53025                                                                   ; LCCOMB_X13_Y48_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53026                                                                   ; LCCOMB_X10_Y44_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53028                                                                   ; LCCOMB_X9_Y46_N26  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53030                                                                   ; LCCOMB_X11_Y49_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53032                                                                   ; LCCOMB_X15_Y45_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53034                                                                   ; LCCOMB_X14_Y49_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53036                                                                   ; LCCOMB_X14_Y40_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53038                                                                   ; LCCOMB_X7_Y46_N22  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53040                                                                   ; LCCOMB_X13_Y40_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53042                                                                   ; LCCOMB_X10_Y42_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53046                                                                   ; LCCOMB_X11_Y44_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53049                                                                   ; LCCOMB_X14_Y44_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53050                                                                   ; LCCOMB_X10_Y47_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53051                                                                   ; LCCOMB_X11_Y44_N20 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53052                                                                   ; LCCOMB_X11_Y49_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53053                                                                   ; LCCOMB_X14_Y40_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53054                                                                   ; LCCOMB_X7_Y44_N22  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53055                                                                   ; LCCOMB_X15_Y45_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53056                                                                   ; LCCOMB_X14_Y49_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53057                                                                   ; LCCOMB_X16_Y42_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53058                                                                   ; LCCOMB_X10_Y42_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53063                                                                   ; LCCOMB_X15_Y38_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53064                                                                   ; LCCOMB_X11_Y39_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53065                                                                   ; LCCOMB_X10_Y38_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53066                                                                   ; LCCOMB_X11_Y43_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53071                                                                   ; LCCOMB_X15_Y38_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53072                                                                   ; LCCOMB_X11_Y39_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53073                                                                   ; LCCOMB_X10_Y38_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53074                                                                   ; LCCOMB_X9_Y42_N30  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53077                                                                   ; LCCOMB_X7_Y39_N4   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53078                                                                   ; LCCOMB_X13_Y40_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53081                                                                   ; LCCOMB_X13_Y37_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53082                                                                   ; LCCOMB_X11_Y43_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53085                                                                   ; LCCOMB_X10_Y37_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53086                                                                   ; LCCOMB_X11_Y39_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53089                                                                   ; LCCOMB_X13_Y37_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53090                                                                   ; LCCOMB_X11_Y41_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53095                                                                   ; LCCOMB_X11_Y41_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53096                                                                   ; LCCOMB_X9_Y36_N30  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53097                                                                   ; LCCOMB_X3_Y38_N18  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53098                                                                   ; LCCOMB_X6_Y46_N2   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53103                                                                   ; LCCOMB_X11_Y41_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53104                                                                   ; LCCOMB_X9_Y36_N10  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53105                                                                   ; LCCOMB_X3_Y38_N16  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53106                                                                   ; LCCOMB_X6_Y46_N26  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53109                                                                   ; LCCOMB_X15_Y38_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53110                                                                   ; LCCOMB_X9_Y39_N18  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53113                                                                   ; LCCOMB_X14_Y38_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53114                                                                   ; LCCOMB_X10_Y37_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53117                                                                   ; LCCOMB_X15_Y38_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53118                                                                   ; LCCOMB_X9_Y36_N20  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53121                                                                   ; LCCOMB_X14_Y38_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53122                                                                   ; LCCOMB_X9_Y40_N10  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53123                                                                   ; LCCOMB_X17_Y40_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53124                                                                   ; LCCOMB_X10_Y45_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53125                                                                   ; LCCOMB_X11_Y41_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53126                                                                   ; LCCOMB_X14_Y41_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53127                                                                   ; LCCOMB_X17_Y41_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53128                                                                   ; LCCOMB_X16_Y40_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53129                                                                   ; LCCOMB_X17_Y43_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53130                                                                   ; LCCOMB_X17_Y43_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53131                                                                   ; LCCOMB_X17_Y40_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53132                                                                   ; LCCOMB_X16_Y43_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53133                                                                   ; LCCOMB_X19_Y41_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53134                                                                   ; LCCOMB_X14_Y41_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53135                                                                   ; LCCOMB_X19_Y41_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53136                                                                   ; LCCOMB_X20_Y42_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53137                                                                   ; LCCOMB_X16_Y40_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53138                                                                   ; LCCOMB_X17_Y43_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53139                                                                   ; LCCOMB_X17_Y41_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53140                                                                   ; LCCOMB_X14_Y41_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53141                                                                   ; LCCOMB_X17_Y40_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53142                                                                   ; LCCOMB_X16_Y41_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53143                                                                   ; LCCOMB_X20_Y41_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53144                                                                   ; LCCOMB_X14_Y41_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53145                                                                   ; LCCOMB_X19_Y41_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53146                                                                   ; LCCOMB_X16_Y41_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53147                                                                   ; LCCOMB_X11_Y41_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53148                                                                   ; LCCOMB_X14_Y41_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53149                                                                   ; LCCOMB_X11_Y41_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53150                                                                   ; LCCOMB_X14_Y41_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53151                                                                   ; LCCOMB_X17_Y41_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53152                                                                   ; LCCOMB_X15_Y41_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53153                                                                   ; LCCOMB_X17_Y40_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53154                                                                   ; LCCOMB_X16_Y41_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53155                                                                   ; LCCOMB_X15_Y43_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53156                                                                   ; LCCOMB_X16_Y42_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53157                                                                   ; LCCOMB_X19_Y47_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53158                                                                   ; LCCOMB_X11_Y43_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53159                                                                   ; LCCOMB_X16_Y46_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53160                                                                   ; LCCOMB_X13_Y46_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53161                                                                   ; LCCOMB_X16_Y46_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53162                                                                   ; LCCOMB_X11_Y46_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53163                                                                   ; LCCOMB_X19_Y47_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53164                                                                   ; LCCOMB_X6_Y46_N30  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53165                                                                   ; LCCOMB_X20_Y42_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53166                                                                   ; LCCOMB_X6_Y46_N22  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53167                                                                   ; LCCOMB_X15_Y43_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53168                                                                   ; LCCOMB_X13_Y46_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53169                                                                   ; LCCOMB_X7_Y46_N18  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53170                                                                   ; LCCOMB_X11_Y46_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53171                                                                   ; LCCOMB_X19_Y47_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53172                                                                   ; LCCOMB_X16_Y42_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53173                                                                   ; LCCOMB_X19_Y45_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53174                                                                   ; LCCOMB_X15_Y45_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53175                                                                   ; LCCOMB_X14_Y49_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53176                                                                   ; LCCOMB_X14_Y45_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53177                                                                   ; LCCOMB_X14_Y49_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53178                                                                   ; LCCOMB_X11_Y43_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53179                                                                   ; LCCOMB_X13_Y48_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53180                                                                   ; LCCOMB_X7_Y46_N12  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53181                                                                   ; LCCOMB_X15_Y41_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53182                                                                   ; LCCOMB_X6_Y46_N4   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53183                                                                   ; LCCOMB_X16_Y44_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53184                                                                   ; LCCOMB_X16_Y42_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53185                                                                   ; LCCOMB_X13_Y40_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53186                                                                   ; LCCOMB_X10_Y42_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52931                                                                 ; LCCOMB_X9_Y46_N30  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52932                                                                 ; LCCOMB_X11_Y44_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52933                                                                 ; LCCOMB_X13_Y40_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52934                                                                 ; LCCOMB_X2_Y44_N18  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52935                                                                 ; LCCOMB_X10_Y45_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52936                                                                 ; LCCOMB_X6_Y45_N8   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52937                                                                 ; LCCOMB_X7_Y46_N16  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52938                                                                 ; LCCOMB_X7_Y44_N12  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52939                                                                 ; LCCOMB_X9_Y46_N0   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52940                                                                 ; LCCOMB_X11_Y44_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52941                                                                 ; LCCOMB_X13_Y40_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52942                                                                 ; LCCOMB_X3_Y44_N10  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52943                                                                 ; LCCOMB_X10_Y45_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52944                                                                 ; LCCOMB_X7_Y42_N8   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52945                                                                 ; LCCOMB_X7_Y46_N10  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52946                                                                 ; LCCOMB_X7_Y45_N12  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52947                                                                 ; LCCOMB_X9_Y42_N16  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52948                                                                 ; LCCOMB_X5_Y42_N14  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52949                                                                 ; LCCOMB_X7_Y46_N2   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52950                                                                 ; LCCOMB_X5_Y42_N12  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52951                                                                 ; LCCOMB_X7_Y39_N30  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52952                                                                 ; LCCOMB_X6_Y45_N24  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52953                                                                 ; LCCOMB_X7_Y39_N6   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52954                                                                 ; LCCOMB_X7_Y39_N22  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52955                                                                 ; LCCOMB_X13_Y40_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52956                                                                 ; LCCOMB_X2_Y44_N24  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52957                                                                 ; LCCOMB_X3_Y44_N8   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52958                                                                 ; LCCOMB_X2_Y44_N28  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52959                                                                 ; LCCOMB_X6_Y44_N22  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52960                                                                 ; LCCOMB_X11_Y40_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52961                                                                 ; LCCOMB_X7_Y45_N0   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52962                                                                 ; LCCOMB_X6_Y44_N12  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52995                                                                 ; LCCOMB_X9_Y46_N22  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52996                                                                 ; LCCOMB_X7_Y47_N2   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~52999                                                                 ; LCCOMB_X15_Y47_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53000                                                                 ; LCCOMB_X7_Y46_N14  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53003                                                                 ; LCCOMB_X13_Y40_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53004                                                                 ; LCCOMB_X7_Y47_N8   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53007                                                                 ; LCCOMB_X7_Y46_N0   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53008                                                                 ; LCCOMB_X7_Y47_N18  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53011                                                                 ; LCCOMB_X11_Y44_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53012                                                                 ; LCCOMB_X9_Y48_N16  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53013                                                                 ; LCCOMB_X14_Y44_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53015                                                                 ; LCCOMB_X10_Y48_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53016                                                                 ; LCCOMB_X9_Y47_N2   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53027                                                                 ; LCCOMB_X15_Y47_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53029                                                                 ; LCCOMB_X10_Y45_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53031                                                                 ; LCCOMB_X16_Y46_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53033                                                                 ; LCCOMB_X16_Y46_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53035                                                                 ; LCCOMB_X13_Y40_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53037                                                                 ; LCCOMB_X7_Y46_N4   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53039                                                                 ; LCCOMB_X13_Y48_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53041                                                                 ; LCCOMB_X15_Y46_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53043                                                                 ; LCCOMB_X11_Y44_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53044                                                                 ; LCCOMB_X10_Y45_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53045                                                                 ; LCCOMB_X10_Y44_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53047                                                                 ; LCCOMB_X9_Y46_N16  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53048                                                                 ; LCCOMB_X9_Y48_N18  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53059                                                                 ; LCCOMB_X15_Y38_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53060                                                                 ; LCCOMB_X5_Y46_N10  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53061                                                                 ; LCCOMB_X6_Y42_N6   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53062                                                                 ; LCCOMB_X11_Y43_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53067                                                                 ; LCCOMB_X15_Y38_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53068                                                                 ; LCCOMB_X5_Y46_N24  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53069                                                                 ; LCCOMB_X6_Y42_N10  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53070                                                                 ; LCCOMB_X11_Y43_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53075                                                                 ; LCCOMB_X6_Y38_N10  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53076                                                                 ; LCCOMB_X15_Y38_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53079                                                                 ; LCCOMB_X7_Y40_N22  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53080                                                                 ; LCCOMB_X10_Y41_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53083                                                                 ; LCCOMB_X6_Y38_N30  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53084                                                                 ; LCCOMB_X7_Y42_N4   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53087                                                                 ; LCCOMB_X7_Y39_N18  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53088                                                                 ; LCCOMB_X11_Y43_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53091                                                                 ; LCCOMB_X11_Y41_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53092                                                                 ; LCCOMB_X7_Y39_N12  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53093                                                                 ; LCCOMB_X3_Y42_N16  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53094                                                                 ; LCCOMB_X6_Y46_N12  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53099                                                                 ; LCCOMB_X11_Y41_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53100                                                                 ; LCCOMB_X10_Y40_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53101                                                                 ; LCCOMB_X3_Y42_N28  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53102                                                                 ; LCCOMB_X6_Y46_N16  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53107                                                                 ; LCCOMB_X15_Y38_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53108                                                                 ; LCCOMB_X9_Y36_N28  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53111                                                                 ; LCCOMB_X7_Y46_N6   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53112                                                                 ; LCCOMB_X10_Y37_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53115                                                                 ; LCCOMB_X16_Y40_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53116                                                                 ; LCCOMB_X9_Y36_N6   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53119                                                                 ; LCCOMB_X7_Y45_N20  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[165][2]~53120                                                                 ; LCCOMB_X11_Y41_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|v~32800                                                                              ; LCCOMB_X26_Y25_N26 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|Selector36~245                                                                       ; LCCOMB_X41_Y28_N18 ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.dwrite[0]~129                                                                 ; LCCOMB_X40_Y25_N28 ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.dwrite[1]~127                                                                 ; LCCOMB_X40_Y25_N30 ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.dwrite[2]~130                                                                 ; LCCOMB_X40_Y25_N16 ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.dwrite[3]~128                                                                 ; LCCOMB_X40_Y25_N18 ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.twrite[0]~45                                                                  ; LCCOMB_X40_Y25_N8  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.twrite[1]~46                                                                  ; LCCOMB_X40_Y25_N26 ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.twrite[2]~48                                                                  ; LCCOMB_X40_Y25_N14 ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.twrite[3]~49                                                                  ; LCCOMB_X40_Y25_N24 ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.flush2                                                                             ; LCFF_X37_Y25_N29   ; 45      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.flush3                                                                             ; LCFF_X46_Y18_N11   ; 264     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.istate.idle                                                                        ; LCFF_X34_Y28_N3    ; 130     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.vaddress[31]~1109                                                                  ; LCCOMB_X36_Y29_N2  ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[0][0]~64828                                                                   ; LCCOMB_X58_Y17_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64570                                                                 ; LCCOMB_X56_Y15_N0  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64573                                                                 ; LCCOMB_X65_Y12_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64574                                                                 ; LCCOMB_X61_Y15_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64575                                                                 ; LCCOMB_X65_Y11_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64576                                                                 ; LCCOMB_X65_Y11_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64577                                                                 ; LCCOMB_X59_Y12_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64578                                                                 ; LCCOMB_X59_Y12_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64579                                                                 ; LCCOMB_X61_Y18_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64580                                                                 ; LCCOMB_X61_Y18_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64581                                                                 ; LCCOMB_X68_Y11_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64582                                                                 ; LCCOMB_X68_Y12_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64583                                                                 ; LCCOMB_X58_Y15_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64584                                                                 ; LCCOMB_X64_Y12_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64585                                                                 ; LCCOMB_X67_Y12_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64586                                                                 ; LCCOMB_X68_Y12_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64587                                                                 ; LCCOMB_X64_Y12_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64588                                                                 ; LCCOMB_X64_Y12_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64589                                                                 ; LCCOMB_X64_Y13_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64590                                                                 ; LCCOMB_X63_Y13_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64591                                                                 ; LCCOMB_X64_Y13_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64592                                                                 ; LCCOMB_X64_Y13_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64593                                                                 ; LCCOMB_X64_Y12_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64594                                                                 ; LCCOMB_X62_Y15_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64595                                                                 ; LCCOMB_X65_Y11_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64596                                                                 ; LCCOMB_X67_Y12_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64597                                                                 ; LCCOMB_X62_Y14_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64598                                                                 ; LCCOMB_X58_Y15_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64599                                                                 ; LCCOMB_X64_Y12_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64600                                                                 ; LCCOMB_X65_Y14_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64601                                                                 ; LCCOMB_X58_Y15_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64602                                                                 ; LCCOMB_X54_Y17_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64603                                                                 ; LCCOMB_X65_Y14_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64604                                                                 ; LCCOMB_X65_Y14_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64605                                                                 ; LCCOMB_X61_Y15_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64606                                                                 ; LCCOMB_X64_Y16_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64607                                                                 ; LCCOMB_X55_Y14_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64608                                                                 ; LCCOMB_X61_Y18_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64609                                                                 ; LCCOMB_X63_Y17_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64610                                                                 ; LCCOMB_X67_Y16_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64611                                                                 ; LCCOMB_X65_Y20_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64612                                                                 ; LCCOMB_X65_Y20_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64613                                                                 ; LCCOMB_X67_Y20_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64614                                                                 ; LCCOMB_X67_Y20_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64615                                                                 ; LCCOMB_X64_Y12_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64616                                                                 ; LCCOMB_X67_Y18_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64617                                                                 ; LCCOMB_X68_Y18_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64618                                                                 ; LCCOMB_X68_Y15_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64619                                                                 ; LCCOMB_X64_Y10_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64620                                                                 ; LCCOMB_X62_Y16_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64621                                                                 ; LCCOMB_X63_Y17_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64622                                                                 ; LCCOMB_X60_Y13_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64623                                                                 ; LCCOMB_X68_Y15_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64624                                                                 ; LCCOMB_X62_Y17_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64625                                                                 ; LCCOMB_X68_Y15_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64626                                                                 ; LCCOMB_X65_Y16_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64627                                                                 ; LCCOMB_X68_Y15_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64628                                                                 ; LCCOMB_X68_Y15_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64629                                                                 ; LCCOMB_X65_Y12_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64630                                                                 ; LCCOMB_X63_Y20_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64631                                                                 ; LCCOMB_X59_Y12_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64632                                                                 ; LCCOMB_X65_Y12_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64633                                                                 ; LCCOMB_X65_Y12_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64634                                                                 ; LCCOMB_X63_Y20_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64635                                                                 ; LCCOMB_X63_Y17_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64636                                                                 ; LCCOMB_X65_Y12_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64637                                                                 ; LCCOMB_X55_Y9_N20  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64638                                                                 ; LCCOMB_X58_Y13_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64641                                                                 ; LCCOMB_X56_Y9_N28  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64642                                                                 ; LCCOMB_X63_Y13_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64645                                                                 ; LCCOMB_X59_Y11_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64646                                                                 ; LCCOMB_X61_Y13_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64649                                                                 ; LCCOMB_X56_Y9_N20  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64650                                                                 ; LCCOMB_X52_Y12_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64653                                                                 ; LCCOMB_X59_Y12_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64654                                                                 ; LCCOMB_X59_Y12_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64655                                                                 ; LCCOMB_X59_Y11_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64656                                                                 ; LCCOMB_X59_Y11_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64657                                                                 ; LCCOMB_X55_Y15_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64658                                                                 ; LCCOMB_X55_Y15_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64668                                                                 ; LCCOMB_X62_Y13_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64672                                                                 ; LCCOMB_X62_Y10_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64676                                                                 ; LCCOMB_X61_Y10_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64680                                                                 ; LCCOMB_X62_Y10_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64684                                                                 ; LCCOMB_X54_Y11_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64688                                                                 ; LCCOMB_X54_Y11_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64692                                                                 ; LCCOMB_X64_Y12_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64696                                                                 ; LCCOMB_X59_Y12_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64824                                                                 ; LCCOMB_X67_Y17_N24 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64825                                                                 ; LCCOMB_X58_Y17_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64826                                                                 ; LCCOMB_X65_Y12_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64639                                                                   ; LCCOMB_X61_Y13_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64640                                                                   ; LCCOMB_X60_Y13_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64643                                                                   ; LCCOMB_X54_Y12_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64644                                                                   ; LCCOMB_X58_Y16_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64647                                                                   ; LCCOMB_X55_Y14_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64648                                                                   ; LCCOMB_X64_Y12_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64651                                                                   ; LCCOMB_X56_Y12_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64652                                                                   ; LCCOMB_X61_Y11_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64659                                                                   ; LCCOMB_X55_Y15_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64660                                                                   ; LCCOMB_X64_Y17_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64661                                                                   ; LCCOMB_X55_Y16_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64662                                                                   ; LCCOMB_X56_Y15_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64663                                                                   ; LCCOMB_X61_Y15_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64664                                                                   ; LCCOMB_X60_Y13_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64665                                                                   ; LCCOMB_X54_Y15_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64666                                                                   ; LCCOMB_X58_Y15_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64667                                                                   ; LCCOMB_X61_Y15_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64669                                                                   ; LCCOMB_X62_Y13_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64670                                                                   ; LCCOMB_X62_Y13_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64671                                                                   ; LCCOMB_X61_Y15_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64673                                                                   ; LCCOMB_X65_Y11_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64674                                                                   ; LCCOMB_X61_Y11_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64675                                                                   ; LCCOMB_X61_Y11_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64677                                                                   ; LCCOMB_X63_Y11_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64678                                                                   ; LCCOMB_X62_Y9_N12  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64679                                                                   ; LCCOMB_X61_Y10_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64681                                                                   ; LCCOMB_X63_Y11_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64682                                                                   ; LCCOMB_X62_Y9_N28  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64683                                                                   ; LCCOMB_X62_Y10_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64685                                                                   ; LCCOMB_X54_Y11_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64686                                                                   ; LCCOMB_X61_Y13_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64687                                                                   ; LCCOMB_X58_Y17_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64689                                                                   ; LCCOMB_X54_Y11_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64690                                                                   ; LCCOMB_X54_Y11_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64691                                                                   ; LCCOMB_X58_Y17_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64693                                                                   ; LCCOMB_X55_Y13_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64694                                                                   ; LCCOMB_X55_Y13_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64695                                                                   ; LCCOMB_X65_Y12_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64697                                                                   ; LCCOMB_X62_Y13_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64698                                                                   ; LCCOMB_X58_Y13_N0  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64699                                                                   ; LCCOMB_X65_Y12_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64700                                                                   ; LCCOMB_X54_Y12_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64701                                                                   ; LCCOMB_X59_Y13_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64702                                                                   ; LCCOMB_X59_Y13_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64703                                                                   ; LCCOMB_X54_Y14_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64704                                                                   ; LCCOMB_X50_Y16_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64705                                                                   ; LCCOMB_X51_Y17_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64706                                                                   ; LCCOMB_X63_Y17_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64707                                                                   ; LCCOMB_X51_Y17_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64708                                                                   ; LCCOMB_X59_Y15_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64709                                                                   ; LCCOMB_X59_Y15_N22 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64710                                                                   ; LCCOMB_X58_Y17_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64711                                                                   ; LCCOMB_X59_Y15_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64712                                                                   ; LCCOMB_X50_Y12_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64713                                                                   ; LCCOMB_X49_Y11_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64714                                                                   ; LCCOMB_X58_Y17_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64715                                                                   ; LCCOMB_X51_Y14_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64716                                                                   ; LCCOMB_X52_Y14_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64717                                                                   ; LCCOMB_X58_Y17_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64718                                                                   ; LCCOMB_X52_Y12_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64719                                                                   ; LCCOMB_X55_Y14_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64720                                                                   ; LCCOMB_X50_Y18_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64721                                                                   ; LCCOMB_X67_Y15_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64722                                                                   ; LCCOMB_X58_Y18_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64723                                                                   ; LCCOMB_X54_Y15_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64724                                                                   ; LCCOMB_X61_Y11_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64725                                                                   ; LCCOMB_X58_Y11_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64726                                                                   ; LCCOMB_X58_Y18_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64727                                                                   ; LCCOMB_X58_Y11_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64728                                                                   ; LCCOMB_X49_Y11_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64729                                                                   ; LCCOMB_X49_Y11_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64730                                                                   ; LCCOMB_X49_Y11_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64731                                                                   ; LCCOMB_X51_Y14_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64732                                                                   ; LCCOMB_X49_Y12_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64733                                                                   ; LCCOMB_X52_Y12_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64734                                                                   ; LCCOMB_X52_Y12_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64735                                                                   ; LCCOMB_X50_Y12_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64736                                                                   ; LCCOMB_X50_Y17_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64737                                                                   ; LCCOMB_X50_Y15_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64738                                                                   ; LCCOMB_X50_Y17_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64739                                                                   ; LCCOMB_X50_Y15_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64740                                                                   ; LCCOMB_X58_Y12_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64741                                                                   ; LCCOMB_X63_Y9_N14  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64742                                                                   ; LCCOMB_X67_Y18_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64743                                                                   ; LCCOMB_X51_Y15_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64744                                                                   ; LCCOMB_X49_Y13_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64745                                                                   ; LCCOMB_X51_Y15_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64746                                                                   ; LCCOMB_X59_Y15_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64747                                                                   ; LCCOMB_X49_Y13_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64748                                                                   ; LCCOMB_X49_Y12_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64749                                                                   ; LCCOMB_X49_Y12_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64750                                                                   ; LCCOMB_X56_Y12_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64751                                                                   ; LCCOMB_X49_Y12_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64752                                                                   ; LCCOMB_X50_Y17_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64753                                                                   ; LCCOMB_X54_Y17_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64754                                                                   ; LCCOMB_X50_Y17_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64755                                                                   ; LCCOMB_X50_Y15_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64756                                                                   ; LCCOMB_X58_Y10_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64757                                                                   ; LCCOMB_X63_Y9_N10  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64758                                                                   ; LCCOMB_X67_Y18_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64759                                                                   ; LCCOMB_X58_Y10_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64760                                                                   ; LCCOMB_X59_Y12_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64761                                                                   ; LCCOMB_X51_Y14_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64762                                                                   ; LCCOMB_X64_Y10_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64763                                                                   ; LCCOMB_X54_Y14_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64764                                                                   ; LCCOMB_X59_Y16_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64765                                                                   ; LCCOMB_X59_Y12_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64766                                                                   ; LCCOMB_X59_Y16_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64767                                                                   ; LCCOMB_X60_Y16_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64768                                                                   ; LCCOMB_X59_Y16_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64769                                                                   ; LCCOMB_X59_Y12_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64770                                                                   ; LCCOMB_X59_Y16_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64771                                                                   ; LCCOMB_X60_Y16_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64772                                                                   ; LCCOMB_X60_Y12_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64773                                                                   ; LCCOMB_X61_Y18_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64774                                                                   ; LCCOMB_X61_Y12_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64775                                                                   ; LCCOMB_X59_Y12_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64776                                                                   ; LCCOMB_X60_Y12_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64777                                                                   ; LCCOMB_X58_Y17_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64778                                                                   ; LCCOMB_X63_Y13_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64779                                                                   ; LCCOMB_X60_Y12_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64780                                                                   ; LCCOMB_X59_Y18_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64781                                                                   ; LCCOMB_X62_Y15_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64782                                                                   ; LCCOMB_X62_Y14_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64783                                                                   ; LCCOMB_X54_Y12_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64784                                                                   ; LCCOMB_X62_Y15_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64785                                                                   ; LCCOMB_X62_Y15_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64786                                                                   ; LCCOMB_X62_Y15_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64787                                                                   ; LCCOMB_X54_Y17_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64788                                                                   ; LCCOMB_X63_Y15_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64789                                                                   ; LCCOMB_X63_Y15_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64790                                                                   ; LCCOMB_X64_Y15_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64791                                                                   ; LCCOMB_X63_Y15_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64792                                                                   ; LCCOMB_X63_Y18_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64793                                                                   ; LCCOMB_X63_Y18_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64794                                                                   ; LCCOMB_X62_Y18_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64795                                                                   ; LCCOMB_X62_Y18_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64796                                                                   ; LCCOMB_X62_Y19_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64797                                                                   ; LCCOMB_X63_Y17_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64798                                                                   ; LCCOMB_X62_Y19_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64799                                                                   ; LCCOMB_X62_Y19_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64800                                                                   ; LCCOMB_X61_Y17_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64801                                                                   ; LCCOMB_X64_Y17_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64802                                                                   ; LCCOMB_X67_Y20_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64803                                                                   ; LCCOMB_X64_Y17_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64804                                                                   ; LCCOMB_X55_Y14_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64805                                                                   ; LCCOMB_X63_Y18_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64806                                                                   ; LCCOMB_X67_Y18_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64807                                                                   ; LCCOMB_X64_Y17_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64808                                                                   ; LCCOMB_X56_Y12_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64809                                                                   ; LCCOMB_X54_Y18_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64810                                                                   ; LCCOMB_X67_Y18_N0  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64811                                                                   ; LCCOMB_X64_Y16_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64812                                                                   ; LCCOMB_X55_Y16_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64813                                                                   ; LCCOMB_X55_Y16_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64814                                                                   ; LCCOMB_X56_Y14_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64815                                                                   ; LCCOMB_X55_Y16_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64816                                                                   ; LCCOMB_X65_Y16_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64817                                                                   ; LCCOMB_X65_Y16_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64818                                                                   ; LCCOMB_X65_Y16_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64819                                                                   ; LCCOMB_X65_Y16_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64820                                                                   ; LCCOMB_X61_Y19_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64821                                                                   ; LCCOMB_X65_Y17_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64822                                                                   ; LCCOMB_X61_Y19_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[4][4]~64823                                                                   ; LCCOMB_X61_Y19_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|rst                                                                                                                              ; LCFF_X24_Y14_N25   ; 625     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; resetn                                                                                                                                               ; PIN_AA15           ; 6       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; rstgen:rst0|rstoutl                                                                                                                                  ; LCFF_X46_Y47_N31   ; 74      ; Async. clear                          ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; rstgen:rst0|rstoutl                                                                                                                                  ; LCFF_X46_Y47_N31   ; 434     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|CLR_SIGNAL                                                                                                                      ; LCFF_X3_Y28_N31    ; 32      ; Async. clear                          ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; sld_hub:sld_hub_inst|GEN_SHADOW_IRF~0                                                                                                                ; LCCOMB_X3_Y29_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|IRF_ENABLE[1]~68                                                                                                                ; LCCOMB_X3_Y29_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|IRF_ENA_ENABLE                                                                                                                  ; LCCOMB_X3_Y29_N0   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|comb~60                                                                                                                         ; LCCOMB_X1_Y29_N0   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|jtag_debug_mode_usr1                                                                                                            ; LCFF_X1_Y29_N25    ; 26      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[7]~8642                                                                                                        ; LCCOMB_X2_Y29_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                                                              ; LCFF_X2_Y27_N7     ; 13      ; Async. clear                          ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[11]                                                                             ; LCFF_X2_Y28_N11    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[12]                                                                             ; LCFF_X1_Y28_N27    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8]                                                                              ; LCFF_X2_Y27_N3     ; 18      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[1]~3691                                                                                    ; LCCOMB_X2_Y28_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[1]~3695                                                                                    ; LCCOMB_X3_Y28_N28  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|Selector47~28                                                                                                                     ; LCCOMB_X41_Y43_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|Selector55~138                                                                                                                    ; LCCOMB_X38_Y42_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|ctrl~12                                                                                                                           ; LCCOMB_X41_Y40_N4  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|ctrl~7                                                                                                                            ; LCCOMB_X38_Y43_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|r.address[23]~969                                                                                                                 ; LCCOMB_X40_Y38_N6  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|r.bstate.idle                                                                                                                     ; LCFF_X41_Y44_N11   ; 43      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|r.mcfg1.romwidth[1]~4273                                                                                                          ; LCCOMB_X50_Y31_N28 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|r.mcfg1.romwidth[1]~4281                                                                                                          ; LCCOMB_X50_Y31_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|r.mcfg1.romwidth[1]~4285                                                                                                          ; LCCOMB_X50_Y32_N8  ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|r.mcfg1.romwidth[1]~4303                                                                                                          ; LCCOMB_X50_Y32_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|r.mcfg2.rmw~28                                                                                                                    ; LCCOMB_X50_Y31_N22 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|r.writedata8[0]~10216                                                                                                             ; LCCOMB_X37_Y42_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|r.writedata[0]~2655                                                                                                               ; LCCOMB_X38_Y42_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[0]                                                                                                                        ; LCFF_X24_Y43_N3    ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[10]                                                                                                                       ; LCFF_X23_Y43_N1    ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[11]                                                                                                                       ; LCFF_X23_Y43_N15   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[12]                                                                                                                       ; LCFF_X23_Y43_N11   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[13]                                                                                                                       ; LCFF_X24_Y43_N19   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[14]                                                                                                                       ; LCFF_X23_Y43_N21   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[15]                                                                                                                       ; LCFF_X24_Y43_N9    ; 3       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[16]                                                                                                                       ; LCFF_X24_Y42_N1    ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[17]                                                                                                                       ; LCFF_X24_Y42_N31   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[18]                                                                                                                       ; LCFF_X24_Y42_N13   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[19]                                                                                                                       ; LCFF_X24_Y42_N9    ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[1]                                                                                                                        ; LCFF_X24_Y43_N5    ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[20]                                                                                                                       ; LCFF_X24_Y42_N17   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[21]                                                                                                                       ; LCFF_X24_Y42_N27   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[22]                                                                                                                       ; LCFF_X24_Y42_N23   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[23]                                                                                                                       ; LCFF_X24_Y42_N5    ; 3       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[24]                                                                                                                       ; LCFF_X28_Y51_N21   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[25]                                                                                                                       ; LCFF_X27_Y51_N1    ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[26]                                                                                                                       ; LCFF_X27_Y51_N27   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[27]                                                                                                                       ; LCFF_X27_Y51_N11   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[28]                                                                                                                       ; LCFF_X40_Y44_N21   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[29]                                                                                                                       ; LCFF_X27_Y49_N29   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[2]                                                                                                                        ; LCFF_X24_Y43_N21   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[30]                                                                                                                       ; LCFF_X40_Y44_N11   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[31]                                                                                                                       ; LCFF_X41_Y42_N17   ; 7       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[3]                                                                                                                        ; LCFF_X24_Y43_N11   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[4]                                                                                                                        ; LCFF_X24_Y43_N23   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[5]                                                                                                                        ; LCFF_X24_Y43_N17   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[6]                                                                                                                        ; LCFF_X24_Y43_N25   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[7]                                                                                                                        ; LCFF_X24_Y43_N15   ; 3       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[8]                                                                                                                        ; LCFF_X24_Y43_N31   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|rbdrive[9]                                                                                                                        ; LCFF_X23_Y43_N27   ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|v~9565                                                                                                                            ; LCCOMB_X40_Y38_N18 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; smc_mctrl:\mg2:sr1|v~9584                                                                                                                            ; LCCOMB_X50_Y31_N2  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                             ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                     ; JTAG_X0_Y26_N1     ; 79      ; Global Clock         ; GCLK3            ; --                        ;
; clkgen:clkgen0|clkgen_stratixii:\strat2:v|stratix2_pll:sdclk_pll|altpll:\nosd:altpll0|_clk0                                      ; PLL_2              ; 8335    ; Global Clock         ; GCLK1            ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altdqs_stxii:altdqs|\loop0:0:stxii_io2a ; PIN_C9             ; 1       ; DQS-4 I/O bus        ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altdqs_stxii:altdqs|\loop0:1:stxii_io2a ; PIN_C6             ; 1       ; DQS-4 I/O bus        ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altdqs_stxii:altdqs|dqs_busout[0]       ; PIN_C9             ; 8       ; Global Clock         ; GCLK7            ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altdqs_stxii:altdqs|dqs_busout[1]       ; PIN_C6             ; 8       ; Global Clock         ; GCLK11           ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altpll:dll|_clk0                        ; PLL_5              ; 142     ; Global Clock         ; GCLK13           ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altpll:dll|_clk1                        ; PLL_5              ; 1       ; Global Clock         ; GCLK15           ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altpll:dll|_clk3                        ; PLL_5              ; 39      ; Global Clock         ; GCLK12           ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ddr_rst                                                                                ; LCCOMB_X58_Y49_N20 ; 4       ; Global Clock         ; GCLK14           ; --                        ;
; rstgen:rst0|rstoutl                                                                                                              ; LCFF_X46_Y47_N31   ; 74      ; Global Clock         ; GCLK8            ; --                        ;
; sld_hub:sld_hub_inst|CLR_SIGNAL                                                                                                  ; LCFF_X3_Y28_N31    ; 32      ; Global Clock         ; GCLK10           ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                                          ; LCFF_X2_Y27_N7     ; 13      ; Global Clock         ; GCLK0            ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                          ;
+------------------------------------------------------------------------------------------------+---------+
; Name                                                                                           ; Fan-Out ;
+------------------------------------------------------------------------------------------------+---------+
; ~GND                                                                                           ; 2544    ;
; leon3s:\l3:cpu:0:u0|proc3:p0|holdnx~0                                                          ; 1047    ;
; leon3s:\l3:cpu:0:u0|rst                                                                        ; 625     ;
; rstgen:rst0|rstoutl                                                                            ; 433     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.waddr[0]                    ; 393     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.waddr[0]                    ; 391     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.flush2                       ; 279     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.flush3                       ; 264     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.rstate.run                                            ; 260     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53189             ; 258     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64571           ; 256     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64568           ; 256     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64566           ; 256     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53192             ; 256     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53191             ; 256     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53190             ; 256     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.lru[0][4]~53188             ; 256     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64827           ; 254     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.lru[169][3]~64564           ; 254     ;
; apbctrl:apb0|r.haddr[2]                                                                        ; 214     ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.haddr[2]                                                   ; 180     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.waddr[5]                    ; 176     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.waddr[4]                    ; 176     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_flush ; 176     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.waddr[5]                    ; 175     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.waddr[4]                    ; 175     ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.haddr[3]                                                   ; 175     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.waddr[3]                    ; 173     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.waddr[2]                    ; 173     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.waddr[3]                    ; 172     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.waddr[2]                    ; 172     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|rl.waddr[1]                    ; 170     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|rl.waddr[1]                    ; 169     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.dci.asi[4]                                            ; 169     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.a.rsel1[2]                                              ; 162     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|mmudci.transdata.read~52       ; 160     ;
; apbctrl:apb0|r.haddr[3]                                                                        ; 153     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[8]                                             ; 142     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.aluop[1]                                              ; 137     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[4]                                             ; 137     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[7]                                             ; 136     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|Mux127~532                     ; 134     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.data[0][31]~10117                                     ; 133     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[5]                                             ; 133     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|setrepl~121                    ; 132     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.aluop[0]                                              ; 132     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[6]                                             ; 132     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|tbi.data[97]~11125                                        ; 131     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.d.inst[0][24]~579                                       ; 131     ;
; gptimer:\gpt:timer0|Mux0~34                                                                    ; 130     ;
+------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                   ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M512s ; M4Ks ; M-RAMs ; MIF              ; Location                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; apbctrl:apb0|altsyncram:Mux75_rtl_2|altsyncram_5dv:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; ROM            ; Single Clock ; 32           ; 9            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 288   ; 32                          ; 9                           ; --                          ; --                          ; 288                 ; 1     ; 0    ; 0      ; leon3mp2.rtl.mif ; M512_X43_Y34                                                                                                                                                                                                 ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|ALTSYNCRAM                                                        ; AUTO ; True Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; yes                     ; yes                    ; no                      ; 2048  ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 2    ; 0      ; None             ; M4K_X47_Y43, M4K_X47_Y46                                                                                                                                                                                     ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:write_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_k4r:auto_generated|ALTSYNCRAM                                                       ; AUTO ; True Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 2    ; 0      ; None             ; M4K_X47_Y44, M4K_X47_Y45                                                                                                                                                                                     ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:0:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_m4r:auto_generated|ALTSYNCRAM            ; AUTO ; True Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 0     ; 2    ; 0      ; None             ; M4K_X47_Y32, M4K_X47_Y36                                                                                                                                                                                     ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:0:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_m4r:auto_generated|ALTSYNCRAM            ; AUTO ; True Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 0     ; 2    ; 0      ; None             ; M4K_X47_Y30, M4K_X47_Y34                                                                                                                                                                                     ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:1:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_m4r:auto_generated|ALTSYNCRAM            ; AUTO ; True Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 0     ; 2    ; 0      ; None             ; M4K_X47_Y29, M4K_X47_Y33                                                                                                                                                                                     ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:1:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_m4r:auto_generated|ALTSYNCRAM            ; AUTO ; True Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 0     ; 2    ; 0      ; None             ; M4K_X47_Y31, M4K_X47_Y35                                                                                                                                                                                     ;
; leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:0:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_a7r:auto_generated|ALTSYNCRAM                                        ; AUTO ; True Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 0     ; 8    ; 0      ; None             ; M4K_X39_Y34, M4K_X8_Y31, M4K_X8_Y32, M4K_X8_Y30, M4K_X39_Y35, M4K_X8_Y33, M4K_X8_Y35, M4K_X39_Y36                                                                                                            ;
; leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:1:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_a7r:auto_generated|ALTSYNCRAM                                        ; AUTO ; True Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 0     ; 8    ; 0      ; None             ; M4K_X39_Y32, M4K_X8_Y27, M4K_X8_Y26, M4K_X8_Y22, M4K_X31_Y24, M4K_X8_Y28, M4K_X8_Y20, M4K_X8_Y24                                                                                                             ;
; leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:2:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_a7r:auto_generated|ALTSYNCRAM                                        ; AUTO ; True Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 0     ; 8    ; 0      ; None             ; M4K_X39_Y37, M4K_X8_Y37, M4K_X8_Y38, M4K_X39_Y33, M4K_X31_Y35, M4K_X8_Y36, M4K_X8_Y34, M4K_X31_Y36                                                                                                           ;
; leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:3:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_a7r:auto_generated|ALTSYNCRAM                                        ; AUTO ; True Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 0     ; 8    ; 0      ; None             ; M4K_X39_Y31, M4K_X31_Y25, M4K_X8_Y23, M4K_X8_Y25, M4K_X31_Y26, M4K_X8_Y21, M4K_X8_Y29, M4K_X8_Y19                                                                                                            ;
; leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_c7r:auto_generated|ALTSYNCRAM                                        ; AUTO ; True Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None             ; M4K_X31_Y19, M4K_X70_Y22, M4K_X39_Y7, M4K_X47_Y14, M4K_X70_Y23, M4K_X39_Y18, M4K_X39_Y12, M4K_X70_Y18, M4K_X39_Y15, M4K_X31_Y18, M4K_X47_Y13, M4K_X39_Y5, M4K_X31_Y15, M4K_X47_Y18, M4K_X47_Y22, M4K_X47_Y5  ;
; leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_u4r:auto_generated|ALTSYNCRAM                                        ; AUTO ; True Dual Port ; Dual Clocks  ; 256          ; 35           ; 256          ; 35           ; yes                    ; no                      ; yes                    ; no                      ; 8960  ; 256                         ; 35                          ; 256                         ; 35                          ; 8960                ; 0     ; 2    ; 0      ; None             ; M4K_X39_Y28, M4K_X39_Y24                                                                                                                                                                                     ;
; leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_c7r:auto_generated|ALTSYNCRAM                                        ; AUTO ; True Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None             ; M4K_X39_Y27, M4K_X47_Y8, M4K_X39_Y16, M4K_X31_Y13, M4K_X70_Y21, M4K_X39_Y17, M4K_X47_Y7, M4K_X31_Y21, M4K_X70_Y20, M4K_X47_Y9, M4K_X47_Y10, M4K_X31_Y20, M4K_X47_Y26, M4K_X39_Y19, M4K_X47_Y25, M4K_X39_Y6   ;
; leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_u4r:auto_generated|ALTSYNCRAM                                        ; AUTO ; True Dual Port ; Dual Clocks  ; 256          ; 35           ; 256          ; 35           ; yes                    ; no                      ; yes                    ; no                      ; 8960  ; 256                         ; 35                          ; 256                         ; 35                          ; 8960                ; 0     ; 2    ; 0      ; None             ; M4K_X39_Y29, M4K_X39_Y25                                                                                                                                                                                     ;
; leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:2:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_c7r:auto_generated|ALTSYNCRAM                                        ; AUTO ; True Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None             ; M4K_X47_Y27, M4K_X47_Y19, M4K_X39_Y11, M4K_X47_Y16, M4K_X47_Y23, M4K_X47_Y15, M4K_X70_Y17, M4K_X39_Y14, M4K_X47_Y6, M4K_X47_Y24, M4K_X47_Y4, M4K_X39_Y13, M4K_X39_Y20, M4K_X70_Y19, M4K_X47_Y21, M4K_X47_Y12 ;
; leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:2:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_u4r:auto_generated|ALTSYNCRAM                                        ; AUTO ; True Dual Port ; Dual Clocks  ; 256          ; 35           ; 256          ; 35           ; yes                    ; no                      ; yes                    ; no                      ; 8960  ; 256                         ; 35                          ; 256                         ; 35                          ; 8960                ; 0     ; 2    ; 0      ; None             ; M4K_X39_Y30, M4K_X39_Y23                                                                                                                                                                                     ;
; leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:3:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_c7r:auto_generated|ALTSYNCRAM                                        ; AUTO ; True Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None             ; M4K_X31_Y23, M4K_X47_Y11, M4K_X31_Y17, M4K_X31_Y14, M4K_X39_Y10, M4K_X70_Y15, M4K_X31_Y22, M4K_X39_Y21, M4K_X39_Y8, M4K_X47_Y28, M4K_X70_Y16, M4K_X31_Y16, M4K_X47_Y20, M4K_X39_Y9, M4K_X47_Y17, M4K_X47_Y3  ;
; leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:3:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_u4r:auto_generated|ALTSYNCRAM                                        ; AUTO ; True Dual Port ; Dual Clocks  ; 256          ; 35           ; 256          ; 35           ; yes                    ; no                      ; yes                    ; no                      ; 8960  ; 256                         ; 35                          ; 256                         ; 35                          ; 8960                ; 0     ; 2    ; 0      ; None             ; M4K_X39_Y26, M4K_X39_Y22                                                                                                                                                                                     ;
; leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:0:dtags0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_o4r:auto_generated|ALTSYNCRAM                                            ; AUTO ; True Dual Port ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 0     ; 2    ; 0      ; None             ; M4K_X31_Y32, M4K_X31_Y28                                                                                                                                                                                     ;
; leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:1:dtags0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_o4r:auto_generated|ALTSYNCRAM                                            ; AUTO ; True Dual Port ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 0     ; 2    ; 0      ; None             ; M4K_X31_Y33, M4K_X31_Y27                                                                                                                                                                                     ;
; leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:2:dtags0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_o4r:auto_generated|ALTSYNCRAM                                            ; AUTO ; True Dual Port ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 0     ; 2    ; 0      ; None             ; M4K_X31_Y34, M4K_X31_Y30                                                                                                                                                                                     ;
; leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:3:dtags0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_o4r:auto_generated|ALTSYNCRAM                                            ; AUTO ; True Dual Port ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 0     ; 2    ; 0      ; None             ; M4K_X31_Y31, M4K_X31_Y29                                                                                                                                                                                     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|altsyncram:Mux1657_rtl_0|altsyncram_4dv:auto_generated|ALTSYNCRAM                                                                                                 ; AUTO ; ROM            ; Single Clock ; 64           ; 4            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 256   ; 64                          ; 4                           ; --                          ; --                          ; 256                 ; 1     ; 0    ; 0      ; leon3mp0.rtl.mif ; M512_X22_Y19                                                                                                                                                                                                 ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|altsyncram:Mux1908_rtl_1|altsyncram_jev:auto_generated|ALTSYNCRAM                                                                                                 ; AUTO ; ROM            ; Single Clock ; 64           ; 11           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 704   ; 64                          ; 11                          ; --                          ; --                          ; 704                 ; 0     ; 1    ; 0      ; leon3mp1.rtl.mif ; M4K_X8_Y16                                                                                                                                                                                                   ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|syncram:dataram|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_a4r:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks  ; 8            ; 30           ; 8            ; 30           ; yes                    ; no                      ; yes                    ; no                      ; 240   ; 8                           ; 30                          ; 8                           ; 30                          ; 240                 ; 0     ; 2    ; 0      ; None             ; M4K_X31_Y37, M4K_X31_Y39                                                                                                                                                                                     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|syncram:dataram|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_a4r:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks  ; 8            ; 30           ; 8            ; 30           ; yes                    ; no                      ; yes                    ; no                      ; 240   ; 8                           ; 30                          ; 8                           ; 30                          ; 240                 ; 0     ; 2    ; 0      ; None             ; M4K_X31_Y38, M4K_X31_Y40                                                                                                                                                                                     ;
; leon3s:\l3:cpu:0:u0|regfile_3p:rf0|syncram_2p:\s1:dp:x0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_o4r:auto_generated|ALTSYNCRAM                                                               ; AUTO ; True Dual Port ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 0     ; 2    ; 0      ; None             ; M4K_X31_Y11, M4K_X31_Y9                                                                                                                                                                                      ;
; leon3s:\l3:cpu:0:u0|regfile_3p:rf0|syncram_2p:\s1:dp:x1|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_o4r:auto_generated|ALTSYNCRAM                                                               ; AUTO ; True Dual Port ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 0     ; 2    ; 0      ; None             ; M4K_X31_Y12, M4K_X31_Y10                                                                                                                                                                                     ;
; leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:0:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_m4r:auto_generated|ALTSYNCRAM              ; AUTO ; True Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 0     ; 2    ; 0      ; None             ; M4K_X39_Y4, M4K_X31_Y7                                                                                                                                                                                       ;
; leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:0:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_m4r:auto_generated|ALTSYNCRAM              ; AUTO ; True Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 0     ; 2    ; 0      ; None             ; M4K_X31_Y3, M4K_X31_Y6                                                                                                                                                                                       ;
; leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:1:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_m4r:auto_generated|ALTSYNCRAM              ; AUTO ; True Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 0     ; 2    ; 0      ; None             ; M4K_X31_Y5, M4K_X39_Y3                                                                                                                                                                                       ;
; leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:1:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_m4r:auto_generated|ALTSYNCRAM              ; AUTO ; True Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 0     ; 2    ; 0      ; None             ; M4K_X31_Y4, M4K_X31_Y8                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                           ;
+----------------------------------+-------------+---------------------+-------------------+
; Statistic                        ; Number Used ; Available per Block ; Maximum Available ;
+----------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)       ; 0           ; 8                   ; 288               ;
; Simple Multipliers (18-bit)      ; 0           ; 4                   ; 144               ;
; Simple Multipliers (36-bit)      ; 1           ; 1                   ; 36                ;
; Multiply Accumulators (18-bit)   ; 0           ; 2                   ; 72                ;
; Two-Multipliers Adders (9-bit)   ; 0           ; 4                   ; 144               ;
; Two-Multipliers Adders (18-bit)  ; 0           ; 2                   ; 72                ;
; Four-Multipliers Adders (9-bit)  ; 0           ; 2                   ; 72                ;
; Four-Multipliers Adders (18-bit) ; 0           ; 1                   ; 36                ;
; Dynamic DSP Blocks               ; 0           ; 1                   ; 36                ;
; DSP Blocks                       ; 1           ; --                  ; 36                ;
; DSP Block 9-bit Elements         ; 8           ; 8                   ; 288               ;
; Signed Multipliers               ; 1           ; --                  ; --                ;
; Unsigned Multipliers             ; 0           ; --                  ; --                ;
; Mixed Sign Multipliers           ; 0           ; --                  ; --                ;
; Variable Sign Multipliers        ; 0           ; --                  ; --                ;
; Dedicated Shift Register Chains  ; 0           ; --                  ; --                ;
+----------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                               ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_out5     ; Simple Multiplier (36-bit) ; DSPOUT_X12_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_mult1 ;                            ; DSPMULT_X12_Y13_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
;    leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_mult2 ;                            ; DSPMULT_X12_Y12_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
;    leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_mult3 ;                            ; DSPMULT_X12_Y11_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
;    leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|lpm_mult:Mult0|mult_cp01:auto_generated|mac_mult4 ;                            ; DSPMULT_X12_Y10_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-----------------------------------------------------------------------+
; Interconnect Usage Summary                                            ;
+-------------------------------------------+---------------------------+
; Interconnect Resource Type                ; Usage                     ;
+-------------------------------------------+---------------------------+
; Block interconnects                       ; 42,971 / 185,060 ( 23 % ) ;
; C16 interconnects                         ; 658 / 5,226 ( 13 % )      ;
; C4 interconnects                          ; 26,792 / 135,872 ( 20 % ) ;
; DPA clocks                                ; 0 / 2 ( 0 % )             ;
; DQS bus muxes                             ; 2 / 36 ( 6 % )            ;
; DQS-18 I/O buses                          ; 0 / 8 ( 0 % )             ;
; DQS-36 I/O buses                          ; 0 / 4 ( 0 % )             ;
; DQS-4 I/O buses                           ; 2 / 36 ( 6 % )            ;
; DQS-9 I/O buses                           ; 0 / 18 ( 0 % )            ;
; Differential I/O clocks                   ; 0 / 32 ( 0 % )            ;
; Direct links                              ; 2,814 / 185,060 ( 2 % )   ;
; Global clocks                             ; 11 / 16 ( 69 % )          ;
; Local interconnects                       ; 7,844 / 48,352 ( 16 % )   ;
; NDQS bus muxes                            ; 0 / 36 ( 0 % )            ;
; NDQS-18 I/O buses                         ; 0 / 8 ( 0 % )             ;
; NDQS-36 I/O buses                         ; 0 / 4 ( 0 % )             ;
; NDQS-4 I/O buses                          ; 0 / 36 ( 0 % )            ;
; NDQS-9 I/O buses                          ; 0 / 18 ( 0 % )            ;
; PLL transmitter or receiver load enables  ; 0 / 16 ( 0 % )            ;
; PLL transmitter or receiver synch. clocks ; 0 / 16 ( 0 % )            ;
; R24 interconnects                         ; 898 / 5,202 ( 17 % )      ;
; R24/C16 interconnect drivers              ; 1,303 / 15,912 ( 8 % )    ;
; R4 interconnects                          ; 38,439 / 212,368 ( 18 % ) ;
; Regional clocks                           ; 0 / 32 ( 0 % )            ;
+-------------------------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+--------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 6.84) ; Number of LABs  (Total = 1805) ;
+--------------------------------------------+--------------------------------+
; 1                                          ; 58                             ;
; 2                                          ; 56                             ;
; 3                                          ; 91                             ;
; 4                                          ; 79                             ;
; 5                                          ; 89                             ;
; 6                                          ; 100                            ;
; 7                                          ; 110                            ;
; 8                                          ; 1222                           ;
+--------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.75) ; Number of LABs  (Total = 1805) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 43                             ;
; 1 Clock                            ; 1571                           ;
; 1 Clock enable                     ; 580                            ;
; 1 Sync. clear                      ; 106                            ;
; 1 Sync. load                       ; 150                            ;
; 2 Clock enables                    ; 298                            ;
; 2 Clocks                           ; 6                              ;
; 3 Clock enables                    ; 398                            ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 12.67) ; Number of LABs  (Total = 1805) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 13                             ;
; 1                                            ; 23                             ;
; 2                                            ; 54                             ;
; 3                                            ; 32                             ;
; 4                                            ; 55                             ;
; 5                                            ; 42                             ;
; 6                                            ; 71                             ;
; 7                                            ; 74                             ;
; 8                                            ; 86                             ;
; 9                                            ; 74                             ;
; 10                                           ; 114                            ;
; 11                                           ; 106                            ;
; 12                                           ; 117                            ;
; 13                                           ; 92                             ;
; 14                                           ; 132                            ;
; 15                                           ; 122                            ;
; 16                                           ; 135                            ;
; 17                                           ; 98                             ;
; 18                                           ; 91                             ;
; 19                                           ; 73                             ;
; 20                                           ; 66                             ;
; 21                                           ; 37                             ;
; 22                                           ; 33                             ;
; 23                                           ; 18                             ;
; 24                                           ; 8                              ;
; 25                                           ; 7                              ;
; 26                                           ; 14                             ;
; 27                                           ; 6                              ;
; 28                                           ; 4                              ;
; 29                                           ; 2                              ;
; 30                                           ; 1                              ;
; 31                                           ; 4                              ;
; 32                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 7.47) ; Number of LABs  (Total = 1805) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 17                             ;
; 1                                               ; 75                             ;
; 2                                               ; 110                            ;
; 3                                               ; 112                            ;
; 4                                               ; 148                            ;
; 5                                               ; 172                            ;
; 6                                               ; 189                            ;
; 7                                               ; 164                            ;
; 8                                               ; 175                            ;
; 9                                               ; 123                            ;
; 10                                              ; 108                            ;
; 11                                              ; 94                             ;
; 12                                              ; 91                             ;
; 13                                              ; 53                             ;
; 14                                              ; 53                             ;
; 15                                              ; 48                             ;
; 16                                              ; 35                             ;
; 17                                              ; 19                             ;
; 18                                              ; 11                             ;
; 19                                              ; 1                              ;
; 20                                              ; 1                              ;
; 21                                              ; 2                              ;
; 22                                              ; 1                              ;
; 23                                              ; 2                              ;
; 24                                              ; 0                              ;
; 25                                              ; 0                              ;
; 26                                              ; 0                              ;
; 27                                              ; 0                              ;
; 28                                              ; 0                              ;
; 29                                              ; 0                              ;
; 30                                              ; 0                              ;
; 31                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 21.38) ; Number of LABs  (Total = 1805) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 6                              ;
; 3                                            ; 29                             ;
; 4                                            ; 9                              ;
; 5                                            ; 14                             ;
; 6                                            ; 21                             ;
; 7                                            ; 24                             ;
; 8                                            ; 37                             ;
; 9                                            ; 32                             ;
; 10                                           ; 46                             ;
; 11                                           ; 24                             ;
; 12                                           ; 43                             ;
; 13                                           ; 47                             ;
; 14                                           ; 64                             ;
; 15                                           ; 55                             ;
; 16                                           ; 55                             ;
; 17                                           ; 68                             ;
; 18                                           ; 72                             ;
; 19                                           ; 75                             ;
; 20                                           ; 80                             ;
; 21                                           ; 63                             ;
; 22                                           ; 90                             ;
; 23                                           ; 70                             ;
; 24                                           ; 88                             ;
; 25                                           ; 78                             ;
; 26                                           ; 74                             ;
; 27                                           ; 65                             ;
; 28                                           ; 72                             ;
; 29                                           ; 51                             ;
; 30                                           ; 56                             ;
; 31                                           ; 66                             ;
; 32                                           ; 63                             ;
; 33                                           ; 62                             ;
; 34                                           ; 65                             ;
; 35                                           ; 38                             ;
; 36                                           ; 3                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 31    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+-------------------+---------------------------------------------+
; Status       ; ID        ; Category                                ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area              ; Extra Information                           ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+-------------------+---------------------------------------------+
; Pass         ; IO_000001 ; Capacity Checks                         ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O               ;                                             ;
; Pass         ; IO_000002 ; Capacity Checks                         ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O               ;                                             ;
; Pass         ; IO_000003 ; Capacity Checks                         ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O               ;                                             ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks            ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O               ;                                             ;
; Pass         ; IO_000005 ; Voltage Compatibility Checks            ; The I/O bank should not have competing VREF values.                                                  ; Critical ; 0 such failures found.                                                   ; I/O               ;                                             ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks            ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O               ;                                             ;
; Pass         ; IO_000007 ; Valid Location Checks                   ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O               ;                                             ;
; Inapplicable ; IO_000008 ; Valid Location Checks                   ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O               ;                                             ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O       ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O               ;                                             ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O       ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O               ;                                             ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O       ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O               ;                                             ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O       ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O               ;                                             ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O       ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O               ;                                             ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O       ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O               ;                                             ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O       ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; No PCI I/O assignments found.                                            ; I/O               ;                                             ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O               ;                                             ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O               ;                                             ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; No PCI I/O assignments found.                                            ; I/O               ;                                             ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O               ;                                             ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O               ;                                             ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O       ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O               ;                                             ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O       ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O               ;                                             ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O       ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O               ;                                             ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O       ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O               ;                                             ;
; Inapplicable ; IO_000032 ; I/O Properties Checks for Multiple I/Os ; I/O registers and SERDES should not be used at the same XY location.                                 ; Critical ; No Differential I/O Standard assignments found.                          ; I/O               ;                                             ;
; Pass         ; IO_000033 ; Electromigration Checks                 ; Current density for consecutive I/Os should not exceed 250mA for row I/Os and 250mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O               ;                                             ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks              ; Single-ended outputs should be 1 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O               ;                                             ;
; Inapplicable ; IO_000037 ; SI Related Distance Checks              ; Single-ended I/O and differential I/O should not coexist in a PLL output I/O bank.                   ; High     ; No Differential I/O Standard assignments found.                          ; I/O               ;                                             ;
; Inapplicable ; IO_000038 ; SI Related SSO Limit Checks             ; Single-ended outputs and High-speed LVDS should not coexist in an I/O bank.                          ; High     ; No High-speed LVDS found.                                                ; I/O               ;                                             ;
; Pass         ; IO_000042 ; SI Related SSO Limit Checks             ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; 0 such failures found.                                                   ; I/O               ; 20 I/Os was assigned an output enable group ;
; Inapplicable ; IO_000040 ; SI Related SSO Limit Checks             ; The total drive strength of single ended outputs in a DPA bank should not exceed 120mA.              ; High     ; No DPA found.                                                            ; I/O               ;                                             ;
; ----         ; ----      ; Disclaimer                              ; Memory interface related rules are checked but not reported.                                         ; None     ; ----                                                                     ; Memory Interfaces ;                                             ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+-------------------+---------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------+-----------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules             ; IO_000001 ; IO_000002 ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023 ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000032    ; IO_000033 ; IO_000034    ; IO_000037    ; IO_000038    ; IO_000042    ; IO_000040    ;
+-----------------------+-----------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+
; Total Pass            ; 264       ; 264       ; 264       ; 0            ; 142          ; 264       ; 264       ; 0            ; 264       ; 264       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 264       ; 0            ; 0            ; 0            ; 0            ; 264       ; 0            ; 0            ; 0            ; 252          ; 0            ;
; Total Unchecked       ; 0         ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable    ; 0         ; 0         ; 0         ; 264          ; 122          ; 0         ; 0         ; 264          ; 0         ; 0         ; 264          ; 264          ; 264          ; 264          ; 264          ; 264          ; 264          ; 264          ; 264          ; 264          ; 0         ; 264          ; 264          ; 264          ; 264          ; 0         ; 264          ; 264          ; 264          ; 12           ; 264          ;
; Total Fail            ; 0         ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ;
; errorn                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; address[0]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; address[1]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; address[2]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; address[3]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; address[4]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; address[5]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; address[6]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; address[7]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; address[8]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; address[9]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; address[10]           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; address[11]           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; address[12]           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; address[13]           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; address[14]           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; address[15]           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; address[16]           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; address[17]           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; address[18]           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; address[19]           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; address[20]           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; address[21]           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; address[22]           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; address[23]           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; romsn                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; oen                   ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; writen                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; byten                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; wpn                   ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssram_ce1n            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssram_ce2             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssram_ce3n            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssram_wen             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssram_bw[3]           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssram_bw[2]           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssram_bw[1]           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssram_bw[0]           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssram_oen             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssaddr[2]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssaddr[3]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssaddr[4]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssaddr[5]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssaddr[6]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssaddr[7]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssaddr[8]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssaddr[9]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssaddr[10]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssaddr[11]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssaddr[12]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssaddr[13]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssaddr[14]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssaddr[15]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssaddr[16]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssaddr[17]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssaddr[18]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssaddr[19]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssaddr[20]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssram_clk             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssram_adscn           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssram_adsp_n          ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssram_adv_n           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; dsuact                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; txd1                  ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ata_da[0]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ata_da[1]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ata_da[2]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ata_cs0               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ata_cs1               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ata_dior              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ata_diow              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ata_dmarq             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ata_dmack             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; cf_power              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; cf_gnd_da[3]          ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; cf_gnd_da[4]          ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; cf_gnd_da[5]          ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; cf_gnd_da[6]          ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; cf_gnd_da[7]          ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; cf_gnd_da[8]          ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; cf_gnd_da[9]          ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; cf_gnd_da[10]         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; cf_atasel             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; cf_we                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; eth_aen               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; eth_readn             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; eth_writen            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; eth_nbe[0]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; eth_nbe[1]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; eth_nbe[2]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; eth_nbe[3]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; eth_lclk              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; eth_nads              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; eth_ncycle            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; eth_wnr               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; eth_nvlbus            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; eth_nrdyrtn           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; eth_ndatacs           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; altera_reserved_tdo   ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[0]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[1]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[2]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[3]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[4]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[5]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[6]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[7]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[8]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[9]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[10]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[11]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[12]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[13]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[14]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[15]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[16]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[17]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[18]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[19]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[20]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[21]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[22]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[23]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[24]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[25]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[26]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[27]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[28]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[29]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[30]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; data[31]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[0]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[1]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[2]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[3]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[4]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[5]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[6]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[7]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[8]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[9]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[10]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[11]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[12]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[13]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[14]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[15]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[16]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[17]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[18]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[19]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[20]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[21]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[22]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[23]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[24]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[25]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[26]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[27]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[28]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[29]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[30]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ssdata[31]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ata_data[0]           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ata_data[1]           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ata_data[2]           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ata_data[3]           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ata_data[4]           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ata_data[5]           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ata_data[6]           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ata_data[7]           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ata_data[8]           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ata_data[9]           ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ata_data[10]          ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ata_data[11]          ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ata_data[12]          ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ata_data[13]          ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ata_data[14]          ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ata_data[15]          ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[0]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[1]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[2]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[3]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[4]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[5]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[6]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[7]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[8]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[9]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[10]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[11]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[12]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[13]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[14]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[15]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[16]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[17]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[18]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[19]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[20]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[21]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[22]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[23]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[24]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[25]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[26]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[27]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[28]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[29]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[30]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; gpio[31]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_clk               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_clkn              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_cke               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_csb               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_web               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_rasb              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_casb              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_dm[0]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_dm[1]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_ad[0]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_ad[1]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_ad[2]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_ad[3]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_ad[4]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_ad[5]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_ad[6]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_ad[7]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_ad[8]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_ad[9]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_ad[10]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_ad[11]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_ad[12]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_ba[0]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_ba[1]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; altera_reserved_tms   ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck   ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi   ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_ntrst ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr_dqs[0]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_dqs[1]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_dq[0]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_dq[1]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_dq[2]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_dq[3]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_dq[4]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_dq[5]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_dq[6]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_dq[7]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_dq[8]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_dq[9]             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_dq[10]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_dq[11]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_dq[12]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_dq[13]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_dq[14]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; ddr_dq[15]            ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ;
; clk                   ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; resetn                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr_clkin             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ata_iordy             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dsubren               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ata_intrq             ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rxd1                  ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+-----------------------+-----------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; Data[0]                                      ; As input tri-stated ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+---------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                   ;
+--------------------------------------------------------------------------+------------------------------+
; Name                                                                     ; Value                        ;
+--------------------------------------------------------------------------+------------------------------+
; Mid Wire Use - Fit Attempt 1                                             ; 18                           ;
; Mid Slack - Fit Attempt 1                                                ; -1345                        ;
; Internal Atom Count - Fit Attempt 1                                      ; 22155                        ;
; LE/ALM Count - Fit Attempt 1                                             ; 11391                        ;
; LAB Count - Fit Attempt 1                                                ; 1915                         ;
; Outputs per Lab - Fit Attempt 1                                          ; 6.620                        ;
; Inputs per LAB - Fit Attempt 1                                           ; 18.187                       ;
; Global Inputs per LAB - Fit Attempt 1                                    ; 0.878                        ;
; LAB Constraint 'CE + async load' - Fit Attempt 1                         ; 0:486;1:579;2:298;3:552      ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1            ; 0:1754;1:161                 ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                     ; 0:402;1:546;2:377;3:546;4:44 ;
; LAB Constraint 'deterministic LABSMUXA/LABSMUXB overuse' - Fit Attempt 1 ; 0:439;1:581;2:316;3:537;4:42 ;
; LAB Constraint 'deterministic LABSMUXE/LABSMUXF overuse' - Fit Attempt 1 ; 0:437;1:567;2:349;3:560;4:2  ;
; LAB Constraint 'global controls' - Fit Attempt 1                         ; 0:275;1:1600;2:38;3:2        ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1       ; 0:1915                       ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1              ; 0:275;1:639;2:338;3:663      ;
; LAB Constraint 'clock constraint' - Fit Attempt 1                        ; 0:275;1:1633;2:7             ;
; LAB Constraint 'carry chain tie-off constraint' - Fit Attempt 1          ; 0:1867;1:20;2:28             ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1         ; 0:1915                       ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                         ; 0:275;1:1611;2:29            ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1                  ; 0:737;1:1178                 ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1              ; 0:1809;1:106                 ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                ; 0:1885;1:30                  ;
; LEs in Chains - Fit Attempt 1                                            ; 527                          ;
; LEs in Long Chains - Fit Attempt 1                                       ; 377                          ;
; LABs with Chains - Fit Attempt 1                                         ; 48                           ;
; LABs with Multiple Chains - Fit Attempt 1                                ; 0                            ;
; Time - Fit Attempt 1                                                     ; 49                           ;
; Time in tsm_tan.dll - Fit Attempt 1                                      ; 4.625                        ;
+--------------------------------------------------------------------------+------------------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Early Wire Use - Fit Attempt 1      ; 12     ;
; Early Slack - Fit Attempt 1         ; -9544  ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Mid Wire Use - Fit Attempt 1        ; 18     ;
; Mid Slack - Fit Attempt 1           ; -1038  ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Auto Fit Point 3 - Fit Attempt 1    ; 0      ;
; Late Wire Use - Fit Attempt 1       ; 20     ;
; Late Slack - Fit Attempt 1          ; -822   ;
; Peak Regional Wire - Fit Attempt 1  ; 62.462 ;
; Time - Fit Attempt 1                ; 218    ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 31.548 ;
+-------------------------------------+--------+


+----------------------------------------------+
; Advanced Data - Routing                      ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Slack - Fit Attempt 1         ; 406    ;
; Early Wire Use - Fit Attempt 1      ; 19     ;
; Peak Regional Wire - Fit Attempt 1  ; 47     ;
; Mid Slack - Fit Attempt 1           ; -158   ;
; Late Slack - Fit Attempt 1          ; -158   ;
; Late Wire Use - Fit Attempt 1       ; 20     ;
; Time - Fit Attempt 1                ; 87     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 22.486 ;
+-------------------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 7.1 Build 156 04/30/2007 SJ Full Version
    Info: Processing started: Tue Dec 14 15:38:39 2010
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off leon3mp -c leon3mp
Info: Parallel compilation will use up to 2 processor(s)
Info: Selected device EP2S60F672C3 for design "leon3mp"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device HC220F672C is compatible
    Info: Device EP2S15F672C3 is compatible
    Info: Device EP2S30F672C3 is compatible
    Info: Device EP2S60F672C3ES is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location G14
    Info: Pin ~nCSO~ is reserved at location E14
    Info: Pin ~DATA0~ is reserved at location E16
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Design contains 1 DLLs
Info: Design contains 2 DQS I/Os
Info: Design contains 0 DQ I/Os
Info: DLL "ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altdqs_stxii:altdqs|stxii_dll1" (in fast lock mode) requires up to 256 clock cycles to generate correct delay control settings on system power-up
Info: 6 pins cannot be used as DQS I/Os
    Info: Pin AA12
    Info: Pin AB12
    Info: Pin E9
    Info: Pin E12
    Info: Pin D17
    Info: Pin E17
Info: 8 pins cannot be used as nDQS I/Os
    Info: Pin AA11
    Info: Pin AB11
    Info: Pin AB8
    Info: Pin E10
    Info: Pin E11
    Info: Pin F12
    Info: Pin G16
    Info: Pin G18
Info: 55 pins cannot be used as DQ I/Os
    Info: Pin AB19
    Info: Pin W18
    Info: Pin AC18
    Info: Pin AB18
    Info: Pin V17
    Info: Pin AC17
    Info: Pin AB17
    Info: Pin V16
    Info: Pin AA17
    Info: Pin AA16
    Info: Pin V14
    Info: Pin W15
    Info: Pin Y12
    Info: Pin W12
    Info: Pin Y11
    Info: Pin AA12
    Info: Pin V12
    Info: Pin AA11
    Info: Pin W11
    Info: Pin AB11
    Info: Pin AA10
    Info: Pin Y9
    Info: Pin W10
    Info: Pin W9
    Info: Pin AA8
    Info: Pin AB7
    Info: Pin V10
    Info: Pin J9
    Info: Pin F8
    Info: Pin K10
    Info: Pin H9
    Info: Pin G9
    Info: Pin K11
    Info: Pin H10
    Info: Pin E10
    Info: Pin F10
    Info: Pin J11
    Info: Pin G10
    Info: Pin E11
    Info: Pin F11
    Info: Pin E12
    Info: Pin G11
    Info: Pin H11
    Info: Pin F12
    Info: Pin H15
    Info: Pin G16
    Info: Pin J15
    Info: Pin F17
    Info: Pin K16
    Info: Pin G17
    Info: Pin J17
    Info: Pin G18
    Info: Pin E18
    Info: Pin J18
    Info: Pin D18
Info: Placed DLL "ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altdqs_stxii:altdqs|stxii_dll1" in location DLL_X48_Y52_N0 due to location constraints
    Info: I/O "ddr_dqs[0]" of type DQS has location assignment C9 due to source User Location Constraints
    Info: I/O "ddr_dqs[1]" of type DQS has location assignment C6 due to source User Location Constraints
Info: Placed PLL "ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altpll:dll|pll" in location PLL_5 PLL feeds the clk port of DLL "ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altdqs_stxii:altdqs|stxii_dll1"
Warning: No exact pin location assignment(s) for 1 pins of 259 total pins
    Info: Pin ata_dmarq not assigned to an exact location on the device
Info: Implemented PLL "ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altpll:dll|pll" as Enhanced PLL type
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altpll:dll|_clk0 port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 90 degrees (2500 ps) for ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altpll:dll|_clk1 port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 180 degrees (5000 ps) for ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altpll:dll|_clk2 port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 270 degrees (7500 ps) for ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altpll:dll|_clk3 port
Info: Implemented PLL "clkgen:clkgen0|clkgen_stratixii:\strat2:v|stratix2_pll:sdclk_pll|altpll:\nosd:altpll0|pll" as Fast PLL type
    Info: Implementing clock multiplication of 8, clock division of 5, and phase shift of 0 degrees (0 ps) for clkgen:clkgen0|clkgen_stratixii:\strat2:v|stratix2_pll:sdclk_pll|altpll:\nosd:altpll0|_clk0 port
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Automatically promoted node clkgen:clkgen0|clkgen_stratixii:\strat2:v|stratix2_pll:sdclk_pll|altpll:\nosd:altpll0|_clk0 (placed in counter C0 of PLL_2)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info: Automatically promoted node ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altpll:dll|_clk0 (placed in counter C0 of PLL_5)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info: Automatically promoted node ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altpll:dll|_clk1 (placed in counter C2 of PLL_5)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info: Automatically promoted node ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altpll:dll|_clk3 (placed in counter C1 of PLL_5)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom:jtagcom0|r.tck[0]
Info: Automatically promoted node ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altdqs_stxii:altdqs|dqs_busout[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Pin ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altdqs_stxii:altdqs|\loop0:0:stxii_io2a drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted node ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altdqs_stxii:altdqs|dqs_busout[1] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Pin ddrspa:\ddrsp0:ddrc0|ddr_phy:ddr_phy0|ddrphy:ddr_phy0|stratixii_ddr_phy:\strat2:ddr_phy0|altdqs_stxii:altdqs|\loop0:1:stxii_io2a drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted node rstgen:rst0|rstoutl 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node smc_mctrl:\mg2:sr1|r.writen
        Info: Destination node atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|CS0n
        Info: Destination node atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|CS1n
        Info: Destination node smc_mctrl:\mg2:sr1|r.eth_aen
        Info: Destination node smc_mctrl:\mg2:sr1|r.eth_readn
        Info: Destination node smc_mctrl:\mg2:sr1|r.eth_writen
        Info: Destination node smc_mctrl:\mg2:sr1|r.eth_nbe[0]
        Info: Destination node smc_mctrl:\mg2:sr1|r.eth_nbe[1]
        Info: Destination node smc_mctrl:\mg2:sr1|r.eth_nbe[2]
        Info: Destination node smc_mctrl:\mg2:sr1|r.eth_nbe[3]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node sld_hub:sld_hub_inst|CLR_SIGNAL 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state~395
        Info: Destination node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state~5
Info: Automatically promoted node ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ddr_rst 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.cfg.command[1]
        Info: Destination node ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.cfg.command[2]
        Info: Destination node ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.cfg.command[0]
        Info: Destination node ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.startsdold
        Info: Destination node ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.dqm[2]
        Info: Destination node ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.dqm[0]
        Info: Destination node ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.dqm[3]
        Info: Destination node ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.dqm[1]
        Info: Destination node ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.cfg.cl
        Info: Destination node ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.cfg.dllrst
        Info: Non-global destination nodes limited to 10 nodes
Info: Starting register packing
Info: Ignoring invalid fast I/O register assignments
Info: Finished register packing: elapsed time is 00:00:04
    Extra Info: Packed 32 registers into blocks of type EC
    Extra Info: Packed 64 registers into blocks of type DSP block output
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 1 (unused VREF, 3.30 VCCIO, 1 input, 0 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.30V VCCIO pins. 42 total pin(s) used --  14 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.30V VCCIO pins. 58 total pin(s) used --  10 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.30V VCCIO pins. 45 total pin(s) used --  18 pins available
        Info: I/O bank number 4 uses 1.25V VREF pins and has 2.50V VCCIO pins. 44 total pin(s) used --  13 pins available
        Info: I/O bank number 5 does not use VREF pins and has 3.30V VCCIO pins. 54 total pin(s) used --  14 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.30V VCCIO pins. 6 total pin(s) used --  50 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.30V VCCIO pins. 3 total pin(s) used --  51 pins available
        Info: I/O bank number 8 does not use VREF pins and has 3.30V VCCIO pins. 13 total pin(s) used --  47 pins available
        Info: I/O bank number 9 does not use VREF pins and has 3.30V VCCIO pins. 1 total pin(s) used --  5 pins available
        Info: I/O bank number 10 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  6 pins available
        Info: I/O bank number 11 does not use VREF pins and has 3.30V VCCIO pins. 0 total pin(s) used --  1 pins available
        Info: I/O bank number 12 does not use VREF pins and has 3.30V VCCIO pins. 0 total pin(s) used --  2 pins available
Warning: Ignored I/O standard assignments to the following nodes
    Warning: Ignored I/O standard assignment to node "clock_source"
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "LCD_E_from_the_lcd_display" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_RS_from_the_lcd_display" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_RW_from_the_lcd_display" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_data_to_and_from_the_lcd_display[0]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_data_to_and_from_the_lcd_display[1]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_data_to_and_from_the_lcd_display[2]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_data_to_and_from_the_lcd_display[3]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_data_to_and_from_the_lcd_display[4]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_data_to_and_from_the_lcd_display[5]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_data_to_and_from_the_lcd_display[6]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_data_to_and_from_the_lcd_display[7]" is assigned to location or region, but does not exist in design
    Warning: Node "bidir_port_to_and_from_the_reconfig_request_pio" is assigned to location or region, but does not exist in design
    Warning: Node "cf_detect" is assigned to location or region, but does not exist in design
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:49
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:03:38
Info: Estimated most critical path is register to register delay of 11.889 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X20_Y14; Fanout = 37; REG Node = 'leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.ctrl.inst[20]'
    Info: 2: + IC(1.048 ns) + CELL(0.272 ns) = 1.320 ns; Loc. = LAB_X11_Y18; Fanout = 35; COMB Node = 'leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24691'
    Info: 3: + IC(0.891 ns) + CELL(0.154 ns) = 2.365 ns; Loc. = LAB_X13_Y21; Fanout = 4; COMB Node = 'leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24733'
    Info: 4: + IC(0.717 ns) + CELL(0.053 ns) = 3.135 ns; Loc. = LAB_X11_Y21; Fanout = 4; COMB Node = 'leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~24734'
    Info: 5: + IC(1.027 ns) + CELL(0.272 ns) = 4.434 ns; Loc. = LAB_X14_Y16; Fanout = 1; COMB Node = 'leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|\comb:ex_shift_res[16]~139'
    Info: 6: + IC(0.043 ns) + CELL(0.357 ns) = 4.834 ns; Loc. = LAB_X14_Y16; Fanout = 1; COMB Node = 'leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1879~11'
    Info: 7: + IC(1.029 ns) + CELL(0.272 ns) = 6.135 ns; Loc. = LAB_X19_Y21; Fanout = 5; COMB Node = 'leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bard_dci.ealuo[16]~241'
    Info: 8: + IC(0.246 ns) + CELL(0.154 ns) = 6.535 ns; Loc. = LAB_X19_Y21; Fanout = 3; COMB Node = 'leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[16]~13260'
    Info: 9: + IC(0.655 ns) + CELL(0.357 ns) = 7.547 ns; Loc. = LAB_X26_Y21; Fanout = 1; COMB Node = 'leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1962~104'
    Info: 10: + IC(0.246 ns) + CELL(0.154 ns) = 7.947 ns; Loc. = LAB_X26_Y21; Fanout = 7; COMB Node = 'leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1962~105'
    Info: 11: + IC(0.043 ns) + CELL(0.357 ns) = 8.347 ns; Loc. = LAB_X26_Y21; Fanout = 1; COMB Node = 'leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bard_dc:bard_dc1|Equal13~1590'
    Info: 12: + IC(0.661 ns) + CELL(0.357 ns) = 9.365 ns; Loc. = LAB_X23_Y20; Fanout = 1; COMB Node = 'leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bard_dc:bard_dc1|Equal13~1595'
    Info: 13: + IC(0.347 ns) + CELL(0.053 ns) = 9.765 ns; Loc. = LAB_X23_Y20; Fanout = 1; COMB Node = 'leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bard_dc:bard_dc1|temp~100'
    Info: 14: + IC(0.497 ns) + CELL(0.272 ns) = 10.534 ns; Loc. = LAB_X24_Y19; Fanout = 1; COMB Node = 'leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bard_dc:bard_dc1|temp~101'
    Info: 15: + IC(0.128 ns) + CELL(0.272 ns) = 10.934 ns; Loc. = LAB_X24_Y19; Fanout = 6; COMB Node = 'leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bard_dco.error~52'
    Info: 16: + IC(0.128 ns) + CELL(0.272 ns) = 11.334 ns; Loc. = LAB_X24_Y19; Fanout = 2; COMB Node = 'leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bard_dco.error~55'
    Info: 17: + IC(0.128 ns) + CELL(0.272 ns) = 11.734 ns; Loc. = LAB_X24_Y19; Fanout = 1; COMB Node = 'leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|\comb:v.e.ctrl.tt[5]~22'
    Info: 18: + IC(0.000 ns) + CELL(0.155 ns) = 11.889 ns; Loc. = LAB_X24_Y19; Fanout = 1; REG Node = 'leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.ctrl.tt[5]'
    Info: Total cell delay = 4.055 ns ( 34.11 % )
    Info: Total interconnect delay = 7.834 ns ( 65.89 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 17% of the available device resources. Peak interconnect usage is 46%
    Info: The peak interconnect region extends from location X22_Y13 to location X32_Y25
Info: Fitter routing operations ending: elapsed time is 00:01:27
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
Info: Duplicated 179 combinational logic cells to improve design speed or routability
Info: Duplicated 80 registered logic cells to improve design speed or routability
Info: Started post-fitting delay annotation
Warning: Found 209 output pins without output pin load capacitance assignment
    Info: Pin "errorn" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "romsn" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oen" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "writen" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "byten" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "wpn" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssram_ce1n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssram_ce2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssram_ce3n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssram_wen" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssram_bw[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssram_bw[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssram_bw[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssram_bw[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssram_oen" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssaddr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssaddr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssaddr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssaddr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssaddr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssaddr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssaddr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssaddr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssaddr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssaddr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssaddr[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssaddr[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssaddr[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssaddr[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssaddr[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssaddr[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssaddr[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssaddr[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssaddr[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssram_clk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssram_adscn" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssram_adsp_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssram_adv_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dsuact" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "txd1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ata_da[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ata_da[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ata_da[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ata_cs0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ata_cs1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ata_dior" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ata_diow" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ata_dmack" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "cf_power" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "cf_gnd_da[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "cf_gnd_da[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "cf_gnd_da[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "cf_gnd_da[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "cf_gnd_da[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "cf_gnd_da[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "cf_gnd_da[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "cf_gnd_da[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "cf_atasel" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "cf_we" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eth_aen" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eth_readn" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eth_writen" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eth_nbe[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eth_nbe[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eth_nbe[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eth_nbe[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eth_lclk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eth_nads" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eth_ncycle" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eth_wnr" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eth_nvlbus" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eth_nrdyrtn" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eth_ndatacs" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ssdata[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ata_data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ata_data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ata_data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ata_data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ata_data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ata_data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ata_data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ata_data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ata_data[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ata_data[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ata_data[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ata_data[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ata_data[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ata_data[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ata_data[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ata_data[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Warning: Following 26 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin byten has GND driving its datain port
    Info: Pin wpn has VCC driving its datain port
    Info: Pin ssram_ce1n has GND driving its datain port
    Info: Pin ssram_ce2 has VCC driving its datain port
    Info: Pin ssram_clk has GND driving its datain port
    Info: Pin ssram_adscn has VCC driving its datain port
    Info: Pin ssram_adsp_n has GND driving its datain port
    Info: Pin ssram_adv_n has VCC driving its datain port
    Info: Pin ata_dmack has VCC driving its datain port
    Info: Pin cf_gnd_da[3] has GND driving its datain port
    Info: Pin cf_gnd_da[4] has GND driving its datain port
    Info: Pin cf_gnd_da[5] has GND driving its datain port
    Info: Pin cf_gnd_da[6] has GND driving its datain port
    Info: Pin cf_gnd_da[7] has GND driving its datain port
    Info: Pin cf_gnd_da[8] has GND driving its datain port
    Info: Pin cf_gnd_da[9] has GND driving its datain port
    Info: Pin cf_gnd_da[10] has GND driving its datain port
    Info: Pin cf_atasel has GND driving its datain port
    Info: Pin cf_we has VCC driving its datain port
    Info: Pin eth_lclk has VCC driving its datain port
    Info: Pin eth_nads has GND driving its datain port
    Info: Pin eth_ncycle has VCC driving its datain port
    Info: Pin eth_wnr has VCC driving its datain port
    Info: Pin eth_nvlbus has VCC driving its datain port
    Info: Pin eth_nrdyrtn has VCC driving its datain port
    Info: Pin eth_ndatacs has VCC driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[5]
        Info: Type bidirectional pin data[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[5] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: group 1
        Info: Type bidirectional pin ddr_dq[10] uses the SSTL-2 Class II I/O standard
        Info: Type bidirectional pin ddr_dq[1] uses the SSTL-2 Class II I/O standard
        Info: Type output pin ddr_dm[1] uses the SSTL-2 Class II I/O standard
        Info: Type bidirectional pin ddr_dq[15] uses the SSTL-2 Class II I/O standard
        Info: Type bidirectional pin ddr_dq[6] uses the SSTL-2 Class II I/O standard
        Info: Type bidirectional pin ddr_dq[11] uses the SSTL-2 Class II I/O standard
        Info: Type bidirectional pin ddr_dq[2] uses the SSTL-2 Class II I/O standard
        Info: Type bidirectional pin ddr_dq[7] uses the SSTL-2 Class II I/O standard
        Info: Type bidirectional pin ddr_dqs[0] uses the SSTL-2 Class II I/O standard
        Info: Type bidirectional pin ddr_dq[12] uses the SSTL-2 Class II I/O standard
        Info: Type bidirectional pin ddr_dq[3] uses the SSTL-2 Class II I/O standard
        Info: Type bidirectional pin ddr_dq[8] uses the SSTL-2 Class II I/O standard
        Info: Type bidirectional pin ddr_dqs[1] uses the SSTL-2 Class II I/O standard
        Info: Type bidirectional pin ddr_dq[13] uses the SSTL-2 Class II I/O standard
        Info: Type bidirectional pin ddr_dq[4] uses the SSTL-2 Class II I/O standard
        Info: Type bidirectional pin ddr_dq[9] uses the SSTL-2 Class II I/O standard
        Info: Type bidirectional pin ddr_dq[0] uses the SSTL-2 Class II I/O standard
        Info: Type output pin ddr_dm[0] uses the SSTL-2 Class II I/O standard
        Info: Type bidirectional pin ddr_dq[14] uses the SSTL-2 Class II I/O standard
        Info: Type bidirectional pin ddr_dq[5] uses the SSTL-2 Class II I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[28]
        Info: Type bidirectional pin data[28] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[28] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: atactrl:\atac:atac0|atactrl_nodma:\nodma:x0|ocidec2_controller:u1|DDoe
        Info: Type bidirectional pin ata_data[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ata_data[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ata_data[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ata_data[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ata_data[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ata_data[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ata_data[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ata_data[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ata_data[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ata_data[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ata_data[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ata_data[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ata_data[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ata_data[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ata_data[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ata_data[5] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[26]
        Info: Type bidirectional pin gpio[26] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[19]
        Info: Type bidirectional pin data[19] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[19] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[17]
        Info: Type bidirectional pin gpio[17] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[10]
        Info: Type bidirectional pin data[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[10] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[8]
        Info: Type bidirectional pin gpio[8] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[1]
        Info: Type bidirectional pin data[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[1] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[31]
        Info: Type bidirectional pin gpio[31] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[24]
        Info: Type bidirectional pin data[24] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[24] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[22]
        Info: Type bidirectional pin gpio[22] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[15]
        Info: Type bidirectional pin data[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[15] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[13]
        Info: Type bidirectional pin gpio[13] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[6]
        Info: Type bidirectional pin data[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[6] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[4]
        Info: Type bidirectional pin gpio[4] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[29]
        Info: Type bidirectional pin data[29] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[29] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[27]
        Info: Type bidirectional pin gpio[27] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[20]
        Info: Type bidirectional pin data[20] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[20] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[18]
        Info: Type bidirectional pin gpio[18] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[11]
        Info: Type bidirectional pin data[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[11] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[9]
        Info: Type bidirectional pin gpio[9] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[2]
        Info: Type bidirectional pin data[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[2] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[0]
        Info: Type bidirectional pin gpio[0] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[25]
        Info: Type bidirectional pin data[25] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[25] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[23]
        Info: Type bidirectional pin gpio[23] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[16]
        Info: Type bidirectional pin data[16] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[16] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[14]
        Info: Type bidirectional pin gpio[14] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[7]
        Info: Type bidirectional pin data[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[7] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[5]
        Info: Type bidirectional pin gpio[5] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[30]
        Info: Type bidirectional pin data[30] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[30] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[28]
        Info: Type bidirectional pin gpio[28] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[21]
        Info: Type bidirectional pin data[21] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[21] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[19]
        Info: Type bidirectional pin gpio[19] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[12]
        Info: Type bidirectional pin data[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[12] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[10]
        Info: Type bidirectional pin gpio[10] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[3]
        Info: Type bidirectional pin data[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[3] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[1]
        Info: Type bidirectional pin gpio[1] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[26]
        Info: Type bidirectional pin data[26] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[26] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[24]
        Info: Type bidirectional pin gpio[24] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[17]
        Info: Type bidirectional pin data[17] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[17] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[15]
        Info: Type bidirectional pin gpio[15] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[8]
        Info: Type bidirectional pin data[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[8] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[6]
        Info: Type bidirectional pin gpio[6] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[31]
        Info: Type bidirectional pin data[31] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[31] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[29]
        Info: Type bidirectional pin gpio[29] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[22]
        Info: Type bidirectional pin data[22] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[22] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[20]
        Info: Type bidirectional pin gpio[20] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[13]
        Info: Type bidirectional pin data[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[13] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[11]
        Info: Type bidirectional pin gpio[11] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[4]
        Info: Type bidirectional pin data[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[4] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[2]
        Info: Type bidirectional pin gpio[2] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[27]
        Info: Type bidirectional pin data[27] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[27] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[25]
        Info: Type bidirectional pin gpio[25] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[18]
        Info: Type bidirectional pin data[18] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[18] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[16]
        Info: Type bidirectional pin gpio[16] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[9]
        Info: Type bidirectional pin data[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[9] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[7]
        Info: Type bidirectional pin gpio[7] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[0]
        Info: Type bidirectional pin data[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[0] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[30]
        Info: Type bidirectional pin gpio[30] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[23]
        Info: Type bidirectional pin data[23] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[23] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[21]
        Info: Type bidirectional pin gpio[21] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: smc_mctrl:\mg2:sr1|rbdrive[14]
        Info: Type bidirectional pin data[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ssdata[14] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[12]
        Info: Type bidirectional pin gpio[12] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: grgpio:\gpio0:grgpio0|r.dir[3]
        Info: Type bidirectional pin gpio[3] uses the 3.3-V LVTTL I/O standard
Info: Generated suppressed messages file F:/projects/truth/truth/processor/grlib-gpl-1.1.0-b4104/grlib-gpl-1.1.0-b4104/designs/leon3-altera-ep2s60-ddr/leon3mp.fit.smsg
Info: Parallel compilation was enabled and used up to 2 processor(s) on your system out of a possible 2 processor(s) allowed
    Info: 63% of process time was spent using 1 processor
    Info: 36% of process time was spent using 2 processors
Info: Quartus II Fitter was successful. 0 errors, 19 warnings
    Info: Allocated 419 megabytes of memory during processing
    Info: Processing ended: Tue Dec 14 15:46:05 2010
    Info: Elapsed time: 00:07:26


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/projects/truth/truth/processor/grlib-gpl-1.1.0-b4104/grlib-gpl-1.1.0-b4104/designs/leon3-altera-ep2s60-ddr/leon3mp.fit.smsg.


