---
title: HDLBits tutorial
author: Three Month
date: 2023-06-15
category: Jekyll
layout: post
---
## Getting Started
### Getting Started
這題是教你怎麼操作平台的，然後要對one輸出1。這裡有個細節是給值時盡量寫的清楚一點，像這裡1bit，就可以不是只給1，而是給1'b1。
```verilog
module top_module( output one );
    assign one = 1'b1;
endmodule
```

### Output Zero
這題跟上題大同小異，只是換成輸出0。
```verilog
module top_module(
    output zero
);// Module body starts after semicolon
	assign zero = 1'b0;
endmodule
```

## Verilog Language
### Basics
#### Simple wire
這題就是簡單的把out和in接在一起。
```verilog
module top_module( input in, output out );
	assign out = in;
endmodule
```

#### Four wires
這題就照著圖接線，w和a相接，xy和b相接，z和c相接。
```verilog
module top_module( 
    input a,b,c,
    output w,x,y,z );
	assign w = a;
    assign x = b;
    assign y = b;
    assign z = c;
endmodule
```

#### Inverter
這題要寫一個not gate。  
值得注意的是，verilog中有分bitwise operator和logical operator，bitwise operator就是對input的每個bit都做相對的運算，所以最後輸出的bit數會跟input一樣。而logical operator只會邏輯上做運算，最後只會輸出1 bit。   
所以說bitwise not符號是```~```，而logical not符號是```!```，雖然這題input只有1 bit沒差，不過細節可能要注意。
```verilog
module top_module( input in, output out );
	assign out = ~in;
endmodule
```

#### AND gate
這題就刻一個and gate，跟上題差不多，要注意的是bitwise and符號是```&```，而logical and符號是```&&```，
```verilog
module top_module( 
    input a, 
    input b, 
    output out );
	assign out = a & b;
endmodule
```

#### NOR gate
這題就刻一個nor gate，跟上題差不多，要注意的是bitwise or符號是```~```，而logical and符號是```~~```，
```verilog
module top_module( 
    input a, 
    input b, 
    output out );
    assign out = ~(a | b);
endmodule
```

#### XNOR gate
這題就刻一個xnor gate，跟上題差不多，要注意的是bitwise xor符號是```^```，而verilog中沒有logical xor運算。
```verilog
module top_module( 
    input a, 
    input b, 
    output out );
    assign out = ~(a ^ b);
endmodule
```

#### Declaring wires
這題引入了wire的概念，wire就是在線路複雜時，提供節點來幫助閱讀。補充一下，input和output本身就是wire。
```verilog
`default_nettype none
module top_module(
    input a,
    input b,
    input c,
    input d,
    output out,
    output out_n   ); 
	wire a_and_b, c_and_d;
    assign a_and_b = a & b;
    assign c_and_d = c & d;
    assign out = a_and_b | c_and_d;
    assign out_n = ~out;
endmodule
```

#### 7458 chip
這題跟上題類似，就是線路稍微複雜，可以直接寫，也可以使用wire幫助閱讀。
```verilog
module top_module ( 
    input p1a, p1b, p1c, p1d, p1e, p1f,
    output p1y,
    input p2a, p2b, p2c, p2d,
    output p2y );
    assign p1y = (p1a & p1b & p1c) | (p1d & p1e & p1f);
    assign p2y = (p2a & p2b) | (p2c & p2d);
endmodule
```

### Vectors
#### Vectors
這題是將[2:0] vec分別賦值給[2:0] outv和{o2,o1,o0}，補充說明，```assign {o2,o1,o0} = vec;```等價於```assign o2 = vec[2]; assign o1 = vec[1]; assign o0 = vec[0];```。

```verilog
module top_module ( 
    input wire [2:0] vec,
    output wire [2:0] outv,
    output wire o2,
    output wire o1,
    output wire o0  ); // Module body starts after module declaration
    assign outv = vec;
    assign {o2,o1,o0} = vec;
endmodule
```

#### Vectors in more detail
跟上題大同小異，```assign {out_hi,out_lo} = in;```等價於```assign out_hi = in[15:8]; assign out_lo = in[7:0];```。
```verilog
`default_nettype none     // Disable implicit nets. Reduces some types of bugs.
module top_module( 
    input wire [15:0] in,
    output wire [7:0] out_hi,
    output wire [7:0] out_lo );
    assign {out_hi,out_lo} = in;
endmodule
```

#### Vector part select
跟上題大同小異，```assign out = {in[7:0],in[15:8],in[23:16],in[31:24]};```等價於```	assign out[31:24] = in[ 7: 0]; assign out[23:16] = in[15: 8]; assign out[15: 8] = in[23:16]; assign out[ 7: 0] = in[31:24];```。
```verilog
module top_module( 
    input [31:0] in,
    output [31:0] out );
    assign out = {in[7:0],in[15:8],in[23:16],in[31:24]};
endmodule
```