## 游늭 Descripci칩n y Construcci칩n de los Archivos Verilog (.v)

El dise침o del procesador **Femto RISC-V** se organiza en m칰ltiples archivos Verilog (`.v`), cada uno encargado de describir m칩dulos espec칤ficos de la arquitectura. Estos archivos representan desde bloques aritm칠ticos b치sicos hasta unidades de control m치s complejas, y su correcta estructuraci칩n es esencial para garantizar la s칤ntesis y simulaci칩n sin errores.  

La construcci칩n de cada archivo sigue una metodolog칤a modular:  
- Se definen las **interfaces** (entradas y salidas) que conectan el m칩dulo con el resto del sistema.  
- Se describe la **l칩gica interna** mediante asignaciones combinacionales o secuenciales.  
- Se asegura la **compatibilidad jer치rquica**, de modo que los m칩dulos puedan integrarse f치cilmente en el dise침o superior.  

En esta secci칩n se documentar치n los archivos m치s importantes, explicando su funci칩n dentro del procesador y c칩mo se construyen paso a paso. Esto permitir치 comprender la relaci칩n entre los bloques individuales y el sistema completo, adem치s de facilitar futuras modificaciones o depuraci칩n del c칩digo.  

---

## Descripci칩n del Top Module `femto.v`

El archivo **`femto.v`** act칰a como **m칩dulo superior (top module)** del procesador **Femto RISC-V**. Su funci칩n principal es integrar el n칰cleo del CPU con los perif칠ricos externos (SPI Flash, SPI RAM, UART, LEDs) y gestionar la l칩gica de direccionamiento mediante se침ales de chip-select.  

A continuaci칩n se detallan las partes m치s importantes del m칩dulo:

## Se침ales del Top Module `femto.v` y Subm칩dulos

### Top Module `femto.v`

| Se침al        | Direcci칩n | Descripci칩n                                                                 |
|--------------|-----------|-----------------------------------------------------------------------------|
| `clk`        | Input     | Reloj del sistema, sincroniza todas las operaciones.                        |
| `resetn`     | Input     | Se침al de reset activo en bajo, reinicia el sistema.                         |
| `spi_mosi`   | Output    | L칤nea MOSI para comunicaci칩n con memoria SPI Flash.                         |
| `spi_miso`   | Input     | L칤nea MISO para comunicaci칩n con memoria SPI Flash.                         |
| `spi_cs_n`   | Output    | Chip Select activo en bajo para SPI Flash.                                  |
| `spi_clk`    | Output    | Se침al de reloj para SPI Flash.                                              |
| `spi_clk_ram`| Output    | Se침al de reloj para SPI RAM.                                                |
| `spi_cs_n_ram`| Output   | Chip Select activo en bajo para SPI RAM.                                    |
| `spi_miso_ram`| Input    | L칤nea MISO para comunicaci칩n con SPI RAM.                                   |
| `spi_mosi_ram`| Output   | L칤nea MOSI para comunicaci칩n con SPI RAM.                                   |
| `LEDS`       | Output    | Salida hacia LEDs del sistema, indica estado.                               |
| `RXD`        | Input     | Entrada de datos seriales (UART RX).                                        |
| `TXD`        | Output    | Salida de datos seriales (UART TX).                                         |

---

### Subm칩dulo `FemtoRV32 CPU`

| Se침al        | Direcci칩n | Descripci칩n                                                                 |
|--------------|-----------|-----------------------------------------------------------------------------|
| `clk`        | Input     | Reloj del sistema.                                                          |
| `reset`      | Input     | Reset del procesador.                                                       |
| `mem_addr`   | Output    | Direcci칩n de memoria solicitada por el CPU.                                 |
| `mem_rdata`  | Input     | Datos le칤dos desde memoria o perif칠ricos.                                   |
| `mem_rstrb`  | Output    | Se침al de lectura de memoria.                                                |
| `mem_wdata`  | Output    | Datos a escribir en memoria.                                                |
| `mem_wmask`  | Output    | M치scara de escritura (bytes v치lidos).                                       |
| `mem_rbusy`  | Input     | Indica que la memoria est치 ocupada en lectura.                              |
| `mem_wbusy`  | Input     | Indica que la memoria est치 ocupada en escritura.                            |

---

### Subm칩dulo `MappedSPIRAM`

| Se침al        | Direcci칩n | Descripci칩n                                                                 |
|--------------|-----------|-----------------------------------------------------------------------------|
| `clk`        | Input     | Reloj del sistema.                                                          |
| `reset`      | Input     | Reset del perif칠rico.                                                       |
| `word_address`| Input    | Direcci칩n de palabra en RAM.                                                |
| `wdata`      | Input     | Datos a escribir en RAM.                                                    |
| `rd`         | Input     | Se침al de lectura habilitada.                                                |
| `wr`         | Input     | Se침al de escritura habilitada.                                              |
| `rbusy`      | Output    | Indica que la RAM est치 ocupada en lectura.                                  |
| `wbusy`      | Output    | Indica que la RAM est치 ocupada en escritura.                                |
| `CLK`        | Output    | Se침al de reloj hacia la RAM SPI externa.                                    |
| `CS_N`       | Output    | Chip Select activo en bajo para RAM SPI.                                    |
| `MISO`       | Input     | Datos recibidos desde RAM SPI.                                              |
| `MOSI`       | Output    | Datos enviados hacia RAM SPI.                                               |
| `rdata`      | Output    | Datos le칤dos desde RAM SPI.                                                 |

---

### Subm칩dulo `MappedSPIFlash`

| Se침al        | Direcci칩n | Descripci칩n                                                                 |
|--------------|-----------|-----------------------------------------------------------------------------|
| `clk`        | Input     | Reloj del sistema.                                                          |
| `reset`      | Input     | Reset del perif칠rico.                                                       |
| `rstrb`      | Input     | Se침al de lectura habilitada.                                                |
| `word_address`| Input    | Direcci칩n de palabra en Flash.                                              |
| `rdata`      | Output    | Datos le칤dos desde Flash.                                                   |
| `rbusy`      | Output    | Indica que la Flash est치 ocupada en lectura.                                |
| `CLK`        | Output    | Se침al de reloj hacia la Flash SPI externa.                                  |
| `CS_N`       | Output    | Chip Select activo en bajo para Flash SPI.                                  |
| `MISO`       | Input     | Datos recibidos desde Flash SPI.                                            |
| `MOSI`       | Output    | Datos enviados hacia Flash SPI.                                             |

---

### Subm칩dulo `peripheral_uart`

| Se침al        | Direcci칩n | Descripci칩n                                                                 |
|--------------|-----------|-----------------------------------------------------------------------------|
| `clk`        | Input     | Reloj del sistema.                                                          |
| `rst`        | Input     | Reset del perif칠rico.                                                       |
| `d_in`       | Input     | Datos a transmitir por UART.                                                |
| `cs`         | Input     | Se침al de chip-select para habilitar UART.                                   |
| `addr`       | Input     | Direcci칩n interna del perif칠rico.                                           |
| `wr`         | Input     | Se침al de escritura habilitada.                                              |
| `d_out`      | Output    | Datos recibidos por UART.                                                   |
| `uart_tx`    | Output    | L칤nea de transmisi칩n serial.                                                |
| `uart_rx`    | Input     | L칤nea de recepci칩n serial.                                                  |
| `ledout`     | Output    | Se침al hacia LEDs, indica actividad del UART.                                |

--- 


