标题title
选通驱动器、数据驱动器、显示设备和电子装置
摘要abst
公开了一种选通驱动器、数据驱动器、显示设备和电子装置，其使得能够改变显示面板的每个区域的分辨率。选通驱动器包括：栅极分辨率控制信号输出装置，其输出栅极分辨率控制信号；选通脉冲生成装置，其生成要输出到多条选通线的选通脉冲；以及选通线选择装置，其基于栅极分辨率控制信号来选择从选通脉冲生成装置输出的选通脉冲要被传送到的选通线。
权利要求书clms
1.一种选通驱动器，所述选通驱动器包括：栅极分辨率控制信号输出装置，所述栅极分辨率控制信号输出装置输出栅极分辨率控制信号；选通脉冲生成装置，所述选通脉冲生成装置生成要输出到多条选通线的选通脉冲；以及选通线选择装置，所述选通线选择装置基于所述栅极分辨率控制信号，选择从所述选通脉冲生成装置输出的所述选通脉冲要被传送到的选通线。2.根据权利要求1所述的选通驱动器，其中，所述选通脉冲生成装置包括生成所述选通脉冲的多个选通级，所述选通线选择装置包括：多个选通串联开关；以及多个选通并联开关，所述多个选通串联开关分别将所述多个选通级连接到所述多条选通线，并且所述多个选通并联开关中的每一个连接两条相邻的选通线。3.根据权利要求1所述的选通驱动器，其中，所述栅极分辨率控制信号输出装置包括：栅极分辨率信号存储单元，所述栅极分辨率信号存储单元存储与所述选通线相对应的栅极分辨率信号；以及栅极分辨率控制信号输出单元，所述栅极分辨率控制信号输出单元将基于所述栅极分辨率信号生成的所述栅极分辨率控制信号传送到所述选通线选择装置。4.根据权利要求3所述的选通驱动器，其中，所述栅极分辨率信号存储单元包括：多个栅极分辨率信号存储器，所述多个栅极分辨率信号存储器存储与所述选通线相对应的所述栅极分辨率信号并且同时输出所述栅极分辨率信号；以及多个栅极分辨率信号寄存器，所述多个栅极分辨率信号寄存器顺序地驱动所述多个栅极分辨率信号存储器，以使得所述栅极分辨率信号能够存储在所述多个栅极分辨率信号存储器中。5.一种数据驱动器，所述数据驱动器包括：数据分辨率控制信号输出装置，所述数据分辨率控制信号输出装置输出数据分辨率控制信号；锁存器装置，所述锁存器装置存储多段图像数据；移位寄存器装置，所述移位寄存器装置生成数据存储控制信号，所述数据存储控制信号使得包括在所述锁存器装置中的多个锁存器能够存储所述多段图像数据；锁存器选择装置，所述锁存器选择装置基于所述数据分辨率控制信号，选择从所述移位寄存器装置输出的所述数据存储控制信号要被传送到的锁存器；数模转换装置，所述数模转换装置基于从所述锁存器装置传送的所述多段图像数据，生成要输出到多条数据线的数据电压；以及数据缓冲装置，所述数据缓冲装置同时将所述数据电压输出到所述多条数据线。6.根据权利要求5所述的数据驱动器，其中，所述数据分辨率控制信号输出装置包括：数据分辨率信号存储单元，所述数据分辨率信号存储单元存储与所述多条数据线相对应的数据分辨率信号；以及数据分辨率控制信号输出单元，所述数据分辨率控制信号输出单元将基于所述数据分辨率信号生成的所述数据分辨率控制信号传送到所述锁存器选择装置。7.根据权利要求5所述的数据驱动器，其中，所述数据分辨率控制信号对应于用户的眼睛的焦点。8.一种显示设备，所述显示设备包括：显示面板，所述显示面板显示图像；数据驱动器，所述数据驱动器向包括在所述显示面板中的多条数据线供应数据电压；选通驱动器，所述选通驱动器向包括在所述显示面板中的多条选通线供应选通脉冲；以及控制器，所述控制器控制所述数据驱动器和所述选通驱动器，其中，所述选通驱动器包括：栅极分辨率控制信号输出装置，所述栅极分辨率控制信号输出装置输出与用户的眼睛的焦点相对应的栅极分辨率控制信号；选通脉冲生成装置，所述选通脉冲生成装置生成要被输出到所述多条选通线的选通脉冲；以及选通线选择装置，所述选通线选择装置基于所述栅极分辨率控制信号选择从所述选通脉冲生成装置输出的所述选通脉冲要被传送到的选通线。9.一种显示设备，所述显示设备包括：显示面板，所述显示面板显示图像；数据驱动器，所述数据驱动器向包括在所述显示面板中的多条数据线供应数据电压；选通驱动器，所述选通驱动器向包括在所述显示面板中的多条选通线供应选通脉冲；以及控制器，所述控制器控制所述数据驱动器和所述选通驱动器，其中，所述数据驱动器包括：数据分辨率控制信号输出装置，所述数据分辨率控制信号输出装置输出数据分辨率控制信号；锁存器装置，所述锁存器装置存储多段图像数据；移位寄存器装置，所述移位寄存器装置生成数据存储控制信号，所述数据存储控制信号使得包括在所述锁存器装置中的多个锁存器能够存储所述多段图像数据；锁存器选择装置，所述锁存器选择装置基于所述数据分辨率控制信号，选择从所述移位寄存器装置输出的所述数据存储控制信号要被传送到的锁存器；数模转换装置，所述数模转换装置基于从所述锁存器装置传送的所述多段图像数据，生成要输出到多条数据线的数据电压；以及数据缓冲装置，所述数据缓冲装置同时将所述数据电压输出到所述多条数据线。10.一种电子装置，所述电子装置包括：外部系统；传感器；以及根据权利要求8或9所述的显示设备，其中，所述外部系统通过使用从所述传感器接收到的感测信息来生成关于用户的眼睛的焦点位置的信息，并且将关于所述焦点位置的所述信息传送到所述显示设备的控制器。
说明书desc
技术领域本公开涉及一种显示设备，并且更具体地，涉及一种应用于虚拟现实装置的显示设备。背景技术VR装置是用于使用户能够感觉到类似于真实环境的环境的装置。VR装置包括显示设备。显示设备的示例包括液晶显示设备和发光显示设备，并且上述显示设备包括显示面板。在应用于VR装置的现有技术的显示面板中，显示面板的分辨率对于每个区域是固定的。然而，用户眼睛的焦点位置不是固定的，因此随着用户眼睛的位置的改变，显示面板的每个区域的分辨率也应该改变。发明内容因此，本公开旨在提供一种显示设备，该显示设备基本上消除了由于现有技术的限制和缺点而导致的一个或更多个问题。本公开的一方面旨在提供一种选通驱动器、数据驱动器以及包括选通驱动器和数据驱动器的显示设备，其能够改变显示面板的每个区域的分辨率。本公开的其它优点和特征将在下面的描述中部分地阐述，并且在阅读以下内容时对于本领域的普通技术人员部分地将变得显而易见，或者可以从本公开的实践中获知。本公开的目的和其它优点可以通过在书面描述及其权利要求书以及附图中特别指出的结构来实现和获得。为了获得这些以及其它优点，并且根据本公开的目的，如在本文中具体体现和广泛描述地，提供了一种选通驱动器，该选通驱动器包括：栅极分辨率控制信号输出装置，其输出栅极分辨率控制信号；选通脉冲生成装置，其生成要输出到多条选通线的选通脉冲；以及选通线选择装置，其基于栅极分辨率控制信号选择选通线，从选通脉冲生成装置输出的选通脉冲要被传送到该选通线。选通脉冲生成装置包括生成选通脉冲的多个选通级。选通线选择装置包括多个选通串联开关和多个选通并联开关。多个选通串联开关分别将多个选通级连接到多条选通线。多个选通并联开关中的每个均连接两条相邻的选通线。在本公开的另一方面，提供了一种数据驱动器，该数据驱动器包括：数据分辨率控制信号输出装置，其输出数据分辨率控制信号；锁存器装置，其存储多段图像数据；移位寄存器装置，其生成数据存储控制信号，该数据存储控制信号允许包括在锁存器装置中的多个锁存器存储多段图像数据；锁存器选择装置，其基于数据分辨率控制信号选择锁存器，从移位寄存器装置输出的数据存储控制信号要被传送到这些锁存器；数模转换装置，其基于从锁存器装置传送的多段图像数据生成要输出到多条数据线的数据电压；以及数据缓冲装置，其将数据电压同时输出到多条数据线。数据分辨率控制信号输出装置包括：数据分辨率信号存储单元，其存储与多条数据线相对应的数据分辨率信号；以及数据分辨率控制信号输出单元，其将基于数据分辨率信号生成的数据分辨率控制信号传送至锁存器选择装置。在本公开的另一方面，提供了一种显示设备，该显示设备包括：显示面板，其显示图像；数据驱动器，其向包括在显示面板中的多条数据线提供数据电压；选通驱动器，其向包括在显示面板中的多条选通线提供选通脉冲；以及控制器，其控制数据驱动器和选通驱动器。应当理解，本公开的以上概述和以下详细描述都是示例性的和说明性的，并且旨在提供对所要求保护的本公开的进一步解释。附记1.一种选通驱动器，所述选通驱动器包括：栅极分辨率控制信号输出装置，所述栅极分辨率控制信号输出装置输出栅极分辨率控制信号；选通脉冲生成装置，所述选通脉冲生成装置生成要输出到多条选通线的选通脉冲；以及选通线选择装置，所述选通线选择装置基于所述栅极分辨率控制信号，选择从所述选通脉冲生成装置输出的所述选通脉冲要被传送到的选通线。附记2.根据附记1所述的选通驱动器，其中，所述选通脉冲生成装置包括生成所述选通脉冲的多个选通级，所述选通线选择装置包括：多个选通串联开关；以及多个选通并联开关，所述多个选通串联开关分别将所述多个选通级连接到所述多条选通线，并且所述多个选通并联开关中的每一个连接两条相邻的选通线。附记3.根据附记1所述的选通驱动器，其中，所述栅极分辨率控制信号输出装置包括：栅极分辨率信号存储单元，所述栅极分辨率信号存储单元存储与所述选通线相对应的栅极分辨率信号；以及栅极分辨率控制信号输出单元，所述栅极分辨率控制信号输出单元将基于所述栅极分辨率信号生成的所述栅极分辨率控制信号传送到所述选通线选择装置。附记4.根据附记3所述的选通驱动器，其中，所述栅极分辨率信号存储单元包括：多个栅极分辨率信号存储器，所述多个栅极分辨率信号存储器存储与所述选通线相对应的所述栅极分辨率信号并且同时输出所述栅极分辨率信号；以及多个栅极分辨率信号寄存器，所述多个栅极分辨率信号寄存器顺序地驱动所述多个栅极分辨率信号存储器，以使得所述栅极分辨率信号能够存储在所述多个栅极分辨率信号存储器中。附记5.根据附记3所述的选通驱动器，其中，所述栅极分辨率控制信号输出单元包括：多条原始栅极分辨率控制信号线，所述多条原始栅极分辨率控制信号线将与从所述栅极分辨率信号存储单元输出的所述栅极分辨率信号相对应的原始栅极分辨率控制信号传送到所述选通线选择装置；多个栅极反相器，所述多个栅极反相器对所述原始栅极分辨率控制信号进行反相；以及多条反相栅极分辨率控制信号线，所述多条反相栅极分辨率控制信号线将从所述多个栅极反相器输出的反相栅极分辨率控制信号传送到所述选通线选择装置。附记6.根据附记1所述的选通驱动器，其中，所述栅极分辨率控制信号对应于用户的眼睛的焦点。附记7.根据附记2所述的选通驱动器，其中，所述多个选通串联开关中的每一个基于从所述栅极分辨率控制信号输出装置输出的原始栅极分辨率控制信号而接通或断开，所述多个选通并联开关中的每一个基于从所述栅极分辨率控制信号输出装置输出的反相栅极分辨率控制信号而接通或断开，并且所述反相栅极分辨率控制信号是通过对所述原始栅极分辨率控制信号进行反相而获得的信号。附记8.根据附记7所述的选通驱动器，其中，当所述多个选通串联开关中的第m选通串联开关接通时，从第m选通级传送到所述第m选通串联开关的第m选通脉冲被输出到连接至所述第m选通串联开关的第m选通线，并且通过连接到所述第m选通线的至少一个选通并联开关，所述第m选通脉冲被输出到与所述第m选通线相邻的至少一条选通线。附记9.根据附记8所述的选通驱动器，其中，通过连接到所述第m选通线的所述至少一个选通并联开关，所述第m选通脉冲被传送到设置在所述第m选通级之后的一个选通级。附记10.一种数据驱动器，所述数据驱动器包括：数据分辨率控制信号输出装置，所述数据分辨率控制信号输出装置输出数据分辨率控制信号；锁存器装置，所述锁存器装置存储多段图像数据；移位寄存器装置，所述移位寄存器装置生成数据存储控制信号，所述数据存储控制信号使得包括在所述锁存器装置中的多个锁存器能够存储所述多段图像数据；锁存器选择装置，所述锁存器选择装置基于所述数据分辨率控制信号，选择从所述移位寄存器装置输出的所述数据存储控制信号要被传送到的锁存器；数模转换装置，所述数模转换装置基于从所述锁存器装置传送的所述多段图像数据，生成要输出到多条数据线的数据电压；以及数据缓冲装置，所述数据缓冲装置同时将所述数据电压输出到所述多条数据线。附记11.根据附记10所述的数据驱动器，其中，所述数据分辨率控制信号输出装置包括：数据分辨率信号存储单元，所述数据分辨率信号存储单元存储与所述多条数据线相对应的数据分辨率信号；以及数据分辨率控制信号输出单元，所述数据分辨率控制信号输出单元将基于所述数据分辨率信号生成的所述数据分辨率控制信号传送到所述锁存器选择装置。附记12.根据附记10所述的数据驱动器，其中，所述数据分辨率控制信号对应于用户的眼睛的焦点。附记13.根据附记11所述的数据驱动器，其中，所述数据分辨率信号存储单元包括：多个数据分辨率信号存储器，所述多个数据分辨率信号存储器存储与所述多条数据线相对应的所述数据分辨率信号并且同时输出所述数据分辨率信号；以及多个数据分辨率信号寄存器，所述多个数据分辨率信号寄存器顺序地驱动所述多个数据分辨率信号存储器，以使得所述数据分辨率信号能够存储在所述多个数据分辨率信号存储器中。附记14.根据附记11所述的数据驱动器，其中，所述数据分辨率控制信号输出单元包括：多条原始数据分辨率控制信号线，所述多条原始数据分辨率控制信号线将与从所述数据分辨率信号存储单元输出的所述数据分辨率信号相对应的原始数据分辨率控制信号传送到所述锁存器选择装置；多个数据反相器，所述多个数据反相器对所述原始数据分辨率控制信号进行反相；以及多条反相数据分辨率控制信号线，所述多条反相数据分辨率控制信号线将从所述多个数据反相器输出的反相数据分辨率控制信号传送到所述锁存器选择装置。附记15.根据附记10所述的数据驱动器，其中，所述移位寄存器装置包括生成所述数据存储控制信号的多个数据级，所述锁存器选择装置包括：多个数据串联开关；以及多个数据并联开关，所述多个数据串联开关分别将所述多个数据级连接到所述多个锁存器，并且所述多个数据并联开关中的每一个连接多条辅助数据线当中的两条相邻的辅助数据线，所述多条辅助数据线按照一对一的关系分别将所述多个数据串联开关连接到所述多个锁存器。附记16.根据附记15所述的数据驱动器，其中，所述多个数据串联开关中的每一个基于从所述数据分辨率控制信号输出装置输出的原始数据分辨率控制信号而接通或断开，所述多个数据并联开关中的每一个基于从所述数据分辨率控制信号输出装置输出的反相数据分辨率控制信号而接通或断开，以及所述反相数据分辨率控制信号是通过对所述原始数据分辨率控制信号进行反相而获得的信号。附记17.根据附记16所述的数据驱动器，其中，当所述多个数据串联开关当中的第m数据串联开关接通时，从第m数据级传送到所述第m数据串联开关的第m数据存储控制信号通过连接至所述第m数据串联开关的第m辅助数据线输出到第m锁存器，并且所述第m数据存储控制信号通过连接至所述第m辅助数据线的至少一个数据并联开关输出到与所述第m辅助数据线相邻的至少一条辅助数据线。附记18.根据附记17所述的数据驱动器，其中，所述第m数据存储控制信号通过连接至所述第m辅助数据线的所述至少一个数据并联开关被传送到设置在所述第m锁存器之后的一个锁存器。附记19.根据附记10所述的数据驱动器，其中，所述数据缓冲装置包括：多个数据缓冲器，所述多个数据缓冲器分别连接到配置所述数模转换装置的多个转换单元；以及多个缓冲器并联开关，并且所述多个缓冲器并联开关中的每一个连接两条相邻的数据线。附记20.根据附记19所述的数据驱动器，其中，所述多个缓冲器并联开关中的每一个基于从所述数据分辨率控制信号输出装置输出的反相数据分辨率控制信号而接通或断开，所述多个数据缓冲器中的每一个基于数据缓冲器控制信号被驱动，并且将从所述数模转换装置传送的数据电压输出到相应的数据线，并且通过一个数据缓冲器供应的数据电压被输出到一条数据线，或者通过至少一个缓冲器并联开关输出到至少两条数据线。附记21.一种显示设备，所述显示设备包括：显示面板，所述显示面板显示图像；数据驱动器，所述数据驱动器向包括在所述显示面板中的多条数据线供应数据电压；选通驱动器，所述选通驱动器向包括在所述显示面板中的多条选通线供应选通脉冲；以及控制器，所述控制器控制所述数据驱动器和所述选通驱动器，其中，所述选通驱动器包括：栅极分辨率控制信号输出装置，所述栅极分辨率控制信号输出装置输出与用户的眼睛的焦点相对应的栅极分辨率控制信号；选通脉冲生成装置，所述选通脉冲生成装置生成要被输出到所述多条选通线的选通脉冲；以及选通线选择装置，所述选通线选择装置基于所述栅极分辨率控制信号选择从所述选通脉冲生成装置输出的所述选通脉冲要被传送到的选通线。附记22.根据附记21所述的显示设备，其中，所述控制器基于用户的眼睛的焦点来确定用于显示高分辨率的像素、用于显示中分辨率的像素以及用于显示低分辨率的像素。附记23.一种显示设备，所述显示设备包括：显示面板，所述显示面板显示图像；数据驱动器，所述数据驱动器向包括在所述显示面板中的多条数据线供应数据电压；选通驱动器，所述选通驱动器向包括在所述显示面板中的多条选通线供应选通脉冲；以及控制器，所述控制器控制所述数据驱动器和所述选通驱动器，其中，所述数据驱动器包括：数据分辨率控制信号输出装置，所述数据分辨率控制信号输出装置输出数据分辨率控制信号；锁存器装置，所述锁存器装置存储多段图像数据；移位寄存器装置，所述移位寄存器装置生成数据存储控制信号，所述数据存储控制信号使得包括在所述锁存器装置中的多个锁存器能够存储所述多段图像数据；锁存器选择装置，所述锁存器选择装置基于所述数据分辨率控制信号，选择从所述移位寄存器装置输出的所述数据存储控制信号要被传送到的锁存器；数模转换装置，所述数模转换装置基于从所述锁存器装置传送的所述多段图像数据，生成要输出到多条数据线的数据电压；以及数据缓冲装置，所述数据缓冲装置同时将所述数据电压输出到所述多条数据线。附记24.根据附记23所述的显示设备，其中，所述控制器基于用户的眼睛的焦点位置来确定低分辨率区域、中分辨率区域和高分辨率区域。附记25.一种电子装置，所述电子装置包括：外部系统；传感器；以及根据附记21至24中的任一项所述的显示设备，其中，所述外部系统通过使用从所述传感器接收到的感测信息来生成关于用户的眼睛的焦点位置的信息，并且将关于所述焦点位置的所述信息传送到所述显示设备的控制器。附记26.根据附记25所述的电子装置，其中，低分辨率区域、中分辨率区域和高分辨率区域基于用户的眼睛的焦点位置而各种改变。附图说明附图被包括以提供对本公开的进一步理解并且被并入本申请中且构成本申请的一部分，附图示出了本公开的实施方式，并且与说明书一起用于解释本公开的原理。在附图中：图1是示出根据本公开的显示设备的配置的示例图；图2A和图2B是示出应用于根据本公开的显示设备的像素的结构的示例图；图3是示出应用于根据本公开的显示设备的控制器的配置的示例图；图4是示出根据本公开的选通驱动器的配置的示例图；图5是示出图4所示的级的配置的示例图；图6是示出根据本公开的数据驱动器的配置的示例图；图7是示出图6所示的数据缓冲装置的配置的示例图；图8A至图8C是用于描述通过使用根据本公开的显示设备来实现高分辨率、中分辨率和低分辨率的方法的示例图；图9是用于描述通过使用根据本公开的选通驱动器来实现高分辨率、中分辨率和低分辨率的方法的示例图；图10是示出用于驱动图9所示的选通驱动器的信号的时序图；图11是用于描述通过使用根据本公开的数据驱动器来实现高分辨率、中分辨率和低分辨率的方法的示例图；以及图12是示出用于驱动图11所示的数据驱动器的信号的时序图。具体实施方式现在将详细参考本公开的示例性实施方式，其示例在附图中示出。贯穿附图，将尽可能使用相同的附图标记以指代相同或相似的部件。将通过参考附图描述的以下实施方式来阐明本公开的优点和特征及其实现方法。然而，本公开可以以不同形式实施，并且不应被解释为限于这里阐述的实施方式。而是，提供这些实施方式，以使得本公开将是透彻的和完整的，并且将向本领域技术人员充分传达本公开的范围。此外，本公开仅由权利要求的范围限定。在用于描述本公开的实施方式的附图中公开的形状、尺寸、比率、角度和数量仅是示例，因此本公开不限于所示出的细节。贯穿全文，相似的参考标号指代相似的元件。在以下描述中，当确定相关的已知功能或配置的详细描述会不必要地使本公开的要点模糊时，将省略该详细描述。在使用本说明书中描述的“包括”、“具有”和“包含”的情况下，除非使用“仅～”，否则可以添加另一部件。除非相反地指出，否则单数形式的术语可以包括复数形式。在解释元件时，尽管没有明确的描述，但是元件被解释为包括误差范围。在描述位置关系时，例如，当将两个部件之间的位置关系描述为“～上”、“～之上”、“～下”和“挨着～”时，一个或更多个其它部件可以被设置在两个部件之间，除非使用了“仅”或“直接”。在描述时间关系时，例如，当时间顺序被描述为“～之后”、“～随后”、“接着～”和“～之前”时，可以包括不连续的情况，除非使用了“仅”或“直接”。将理解的是，尽管在本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。例如，在不脱离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。在描述本公开的元件时，可以使用诸如第一、第二、A、B、、等的术语，这样的术语仅用于将相应的元件与其它元件区分开，并且相应的元件在其本质上、顺序上或优先级上不受这些术语的限制。将理解的是，当元件或层被称为在另一元件或层“上”或“连接到”另一元件或层时，它可以直接在另一元件或层上或直接连接到另一元件或层，或者可以存在中间元件或层。而且，应当理解，当一个元件设置在另一元件上或之下时，这可以表示这些元件被设置为彼此直接接触的情况，但是也可以表示这些元件被设置为不彼此直接接触。术语“至少一个”应被理解为包括一个或更多个列出的相关元件的任何和所有组合。例如，“第一元件、第二元件和第三元件中的至少一个”的含义表示从第一元件、第二元件和第三元件中的两个或更多个提出的所有元件的组合、以及第一元件、第二元件或第三元件。如本领域技术人员可以充分理解的，本公开的各个实施方式的特征可以部分或整体地彼此联接或组合，并且可以彼此不同地互操作并且在技术上被驱动。本公开的实施方式可以彼此独立地执行，或者可以按照相互依赖的关系一起执行。在下文中，将参考附图详细描述本公开的实施方式。图1是示出根据本公开的显示设备的配置的示例图，图2A和图2B是示出应用于根据本公开的显示设备的像素的结构的示例图，并且图3是示出应用于根据本公开的显示设备的控制器的配置的示例图。根据本公开的显示设备可以被包括在各种电子装置中，并且例如可以被包括在虚拟现实装置中。即，电子装置可以包括外部系统20、传感器30和显示设备10。如图1所示，根据本公开的显示设备10可以包括：显示面板100，其包括显示图像的显示区域120和设置在显示区域120外部的非显示区域130；选通驱动器200，其向包括在显示面板100的显示区域120中的多条选通线GL1至GLg供应选通信号GS；数据驱动器300，其向包括在显示面板100中的多条数据线DL1至DLd供应数据电压；以及控制器400，其控制选通驱动器200和数据驱动器300。配置电子装置的外部系统20可以通过使用从配置电子装置的传感器30接收到的多段感测信息来生成关于用户眼睛的焦点位置的信息，并且关于焦点位置的信息可以从外部系统20传送到控制器400。即，外部系统20可以执行驱动控制器400和电子装置的功能。特别地，外部系统20可以通过有线通信网络或无线通信网络接收各种声音信息、图像信息和文本信息，并且可以将接收到的图像信息传送到控制器400。图像信息可以包括输入到控制器40的多段输入图像数据。此外，外部系统20可以通过使用从传感器30接收到的多段感测信息来生成关于用户眼睛的焦点位置的信息，并且可以将所生成的焦点信息传送到控制器400。在下文中，将描述显示设备10中包括的元件的配置和功能。首先，显示面板100可以包括显示区域120和非显示区域130。选通线GLl至GLg、数据线DLl至DLd以及多个像素110可以包括在显示区域120中。显示面板100可以是配置有发光器件ED的有机发光显示面板，或者可以是通过使用液晶来显示图像的液晶显示面板。如图2A所示，例如，当显示面板100是发光显示面板时，包括在显示面板100中的像素110可以包括发光器件ED、开关晶体管Tsw1、存储电容器Cst、驱动晶体管Tdr和感测晶体管Tsw2。即，像素110可以包括像素驱动电路PDC和发光单元，并且像素驱动电路PDC可以包括开关晶体管Tsw1、存储电容器Cst、驱动晶体管Tdr和感测晶体管Tsw2。发光单元可以包括发光器件ED。发光器件ED可以包括有机发光层、无机发光层和量子点发光层之一，或者可以包括有机发光层和量子点发光层的叠层或组合结构。可以基于通过与之相对应的选通线GL所供应的选通信号GS来使配置像素驱动电路PDC的开关晶体管Tsw1导通或截止，并且当开关晶体管Tsw1导通时，可以将通过数据线DL供应的数据电压Vdata供应给驱动晶体管Tdr。可以通过第一电压供应线PLA将第一电压EVDD供应给驱动晶体管Tdr和发光器件ED，并且可以通过第二电压供应线PLB将第二电压EVSS供应给发光器件ED。可以基于通过感测控制线SCL供应的感测控制信号SS来导通或截止感测晶体管Tsw2，并且可以将感测线SL连接至感测晶体管Tsw2。可以通过感测线SL将基准电压Vref供应给像素110，并且可以通过感测晶体管Tsw2将与驱动晶体管Tdr的特性变化相关联的感测信号传送到感测线SL。可以以图2A所示的结构来实现应用于本公开的发光显示面板，但是本公开不限于此。因此，除了图2A所示的结构之外，应用于本公开的发光显示面板可以被实现为各种类型。如图2B所示，当显示面板100是液晶显示面板时，包括在显示面板100中的像素110可以包括开关晶体管Tsw、公共电极和液晶。即，像素110可以包括像素驱动电路PDC和发光单元，并且像素驱动电路PDC可以包括开关晶体管Tsw和公共电极。而且，发光单元可以包括液晶。在图2B中，附图标记“Clc”可以表示基于供应给被连接至开关晶体管Tsw的像素电极的像素电压和供应给公共电极的公共电压Vcom而在液晶中生成的存储电容。当显示面板100是液晶显示面板时，显示设备还可以包括将光照射到液晶显示面板上的背光单元。显示面板100可以包括设置有像素110的像素区域和用于将各种信号传送到包括在像素110中的像素驱动电路PDC的多条信号线。例如，在包括图2A所示的像素110的发光显示面板中，信号线可以包括选通线GL、数据线DL、感测控制线SCL、第一电压供应线PLA、第二电压供应线PLB和感测线SL。此外，在包括图2B所示的像素110的液晶显示面板中，信号线可以包括选通线GL和数据线DL。数据驱动器300可以包括在附接到显示面板100上的膜上芯片中，并且可以连接到设置有控制器400的主基板上。在这种情况下，可以在COF中设置用于电连接控制器400、数据驱动器300和显示面板100的线，并且为此，可以将这些线电连接到包括在显示面板100中的多个焊盘。主基板可以电连接到其上安装有外部系统的外部基板。数据驱动器300可以直接安装在显示面板100上，并且可以电连接到主基板。然而，数据驱动器300和控制器400可以被实现为一个集成电路，并且该IC可以包括在COF中或者可以直接装备在显示面板100中。当显示面板100是发光显示面板时，数据驱动器300可以接收与包括在发光显示面板中的驱动晶体管Tdr的特性变化相关的感测信号，并且可以将感测信号传送至感测线SL。在下文中，将参考图6和图7详细描述根据本公开的数据驱动器300的配置和功能。选通驱动器200可以被实现为IC，并且可以被安装在非显示区域130中，并且可以通过使用面板内选通类型被直接嵌入到非显示区域130中。在使用GIP类型的情况下，可以通过与包括在显示区域120的每个像素110中的晶体管相同的工艺，来在非显示区域130中设置配置选通驱动器200的晶体管。当由选通驱动器200生成的选通脉冲被提供给像素110中包括的开关晶体管Tsw1或Tsw2的栅极时，开关晶体管可以被导通，因此像素110可以发光。当选通截止信号被提供给开关晶体管Tsw1或Tsw2的栅极时，开关晶体管可以截止，并且因此像素110可以不发光。提供给选通线GL的选通信号GS可以包括选通脉冲和选通截止信号。在下文中，将参考图4和图5详细描述根据本公开的选通驱动器200的配置和功能。最后，如图3中所示，控制器400可以包括：数据对准器430，其通过使用从外部系统20传送的定时同步信号TSS来重新对准从外部系统20传送的多段输入视频数据Ri、Gi和Bi，并且将多段重新对准的图像数据Data提供给数据驱动器300；控制信号发生器420，其通过使用定时同步信号TSS生成选通控制信号GCS和数据控制信号DCS；输入单元410，其接收从外部系统20传送的定时同步信号TSS和多段输入视频数据Ri、Gi和Bi，并且分别将定时同步信号TSS和该多段输入视频数据Ri、Gi和Bi传送到控制信号发生器420和数据对准器430；以及输出单元440，其将由数据对准器430生成的多段图像数据Data和由控制信号发生器420生成的控制信号DCS和GCS输出到数据驱动器300或选通驱动器200。控制器400还可以执行以下功能：分析通过嵌入到显示面板100中或附接在显示面板100上的触摸面板接收的触摸感测信号，并且感测是否发生触摸和触摸位置。如上所述，控制器400可以从外部系统20接收焦点信息，并且可以通过使用焦点信息来控制显示面板的分辨率。可以通过控制信号发生器420来生成用于控制显示面板的分辨率的栅极分辨率信号和数据分辨率信号。下面将参考图4至图12并与描述选通驱动器200和数据驱动器300一起来给出其详细描述。外部系统20可以通过使用从传感器30接收到的多段感测信息来生成焦点信息。用于感测用户眼睛的位置的传感器30可以是当前用于感测眼睛的位置的通用传感器。在本公开中，显示面板的分辨率可以基于通过传感器30和外部系统20接收的焦点信息而变化，并且生成焦点信息的方法可能在本公开的范围之外。即，可以通过当前使用的各种方法来生成焦点信息。因此，在下文中，省略了生成焦点信息的方法的详细描述。在下文中，如图2A所示，将描述各种类型的显示面板当中的包括发光器件ED的发光显示面板作为根据本公开的显示面板的示例。图4是示出根据本公开的选通驱动器200的配置的示例图，并且图5是示出图4所示的级的配置的示例图。如图4所示，根据本公开的选通驱动器200可以包括：栅极分辨率控制信号输出装置210，其输出与用户眼睛的焦点相对应的栅极分辨率控制信号OGS和IGS；选通脉冲生成装置220，其生成将被输出至多条选通线GL1至GLg的选通脉冲GP；以及选通线选择装置230，其基于栅极分辨率控制信号OGS和IGS选择选通线，从选通脉冲生成装置220输出的选通脉冲GP1至GPg要被传送到该选通线。首先，栅极分辨率控制信号输出装置210可以基于从控制器400传送的栅极分辨率输出信号GRO顺序地存储从控制器400顺序传送的栅极分辨率信号GRS并且可以同时输出顺序存储的栅极分辨率信号GRS。因此，栅极分辨率信号GRS和栅极分辨率输出信号GRO可以包括在选通控制信号GCS中。例如，基于焦点信息，控制器400可以确定用于显示高分辨率的像素、用于显示中分辨率的像素和用于显示低分辨率的像素。因此，控制器400可以确定与用于显示高分辨率的像素相对应的高分辨率选通线的位置、与用于显示中分辨率的像素相对应的中分辨率选通线的位置、以及与用于显示低分辨率的像素相对应的低分辨率选通线的位置。因此，控制器400可以生成指示高分辨率选通线的栅极分辨率信号GRS、指示中分辨率选通线的栅极分辨率信号GRS和指示低分辨率选通线的栅极分辨率信号GRS，并且可以将这些栅极分辨率信号GRS传送到栅极分辨率控制信号输出装置210。此外，控制器400可以生成指示将输出栅极分辨率信号GRS的定时的栅极分辨率输出信号GRO，并且可以将栅极分辨率信号GRS传送到栅极分辨率控制信号输出装置210。栅极分辨率信号GRS和栅极分辨率输出信号GRO可以由控制信号发生器420通过使用焦点信息和定时信号TSS来生成。为了执行上述功能，栅极分辨率控制信号输出装置210可以包括存储与选通线GL1至GLg相对应的栅极分辨率信号GRS的栅极分辨率信号存储单元211和将基于栅极分辨率信号GRS生成的栅极分辨率控制信号OGS和IGS传送到选通线选择装置230的栅极分辨率控制信号输出单元212。首先，栅极分辨率信号存储单元211可以顺序地存储从控制器400顺序传送的栅极分辨率信号GRS，并且可以同时输出顺序存储的栅极分辨率信号GRS。为此，栅极分辨率信号存储单元211可以包括：多个栅极分辨率信号存储器211b，其存储与选通线GL1至GLg相对应的栅极分辨率信号GRS，并且同时输出栅极分辨率信号GRS；以及多个栅极分辨率信号寄存器211a，其顺序地驱动栅极分辨率信号存储器211b，以允许栅极分辨率信号GRS被顺序地存储在栅极分辨率信号存储器211b中。栅极分辨率信号存储器211b可以执行存储器的功能。栅极分辨率信号存储器211b可以基于从栅极分辨率信号寄存器211a输出的栅极移位信号GSS而激活，并且可以存储在提供栅极移位信号GSS时传送的栅极分辨率信号GRS。也就是说，栅极分辨率信号存储器211b可以由栅极移位信号GSS顺序地激活，因此一个栅极分辨率信号GRS可以被存储在对应的栅极分辨率信号存储器211b中。栅极分辨率信号GRS可以存储在所有栅极分辨率信号存储器211b中，并且然后，当栅极分辨率输出信号GRO被提供给所有栅极分辨率信号存储器211b时，所有栅极分辨率信号存储器211b可以基于栅极分辨率输出信号GRO同时输出栅极分辨率信号GRS。栅极分辨率信号寄存器211a可以顺序地驱动栅极分辨率信号存储器211b，以允许栅极分辨率信号GRS被顺序地存储在栅极分辨率信号存储器211b中。为此，每个栅极分辨率信号寄存器211a可以连接到对应的栅极分辨率信号存储器211b。控制器400可以将栅极分辨率信号控制起始信号GST1和至少一个栅极分辨率信号控制时钟GCK1提供给栅极分辨率信号寄存器211a。栅极分辨率信号控制起始信号GST1和栅极分辨率信号控制时钟GCK1可以被包括在选通控制信号GCS中。例如，在图4所示的选通驱动器200中，可以通过栅极分辨率信号控制起始信号GST1来驱动栅极分辨率信号寄存器211a当中的设置在最上端的第一栅极分辨率信号寄存器，以通过使用栅极分辨率信号控制时钟GCK1来生成第一栅极移位信号，并且可以将第一栅极移位信号提供给栅极分辨率信号寄存器211b当中的设置在最上端的第一栅极分辨率信号存储器。可以基于第一栅极移位信号来驱动第一栅极分辨率信号存储器，并且可以存储基于第一栅极移位信号输入的栅极分辨率信号GRS。第一栅极移位信号可以被传送到第二栅极分辨率信号寄存器，因此，第二栅极分辨率信号寄存器可以开始驱动。基于第一栅极移位信号驱动的第二栅极分辨率信号寄存器可以通过使用栅极分辨率信号控制时钟GCK1来生成第二栅极移位信号，并且可以将第二栅极移位信号提供给第二栅极分辨率信号存储器。可以基于第二栅极移位信号来驱动第二栅极分辨率信号存储器，并且可以存储基于第二栅极移位信号输入的栅极分辨率信号GRS。当选通线GL1至GLg的数量如图1中所示为数量g时，上述操作可以重复最少g次。例如，第g-1栅极移位信号可以被传送到第g栅极分辨率信号寄存器，因此，第g栅极分辨率信号寄存器可以开始驱动。基于第g-1栅极移位信号驱动的第g栅极分辨率信号寄存器可以通过使用栅极分辨率信号控制时钟GCK1来生成第g栅极移位信号，并且可以将第g栅极移位信号提供给第g栅极分辨率信号存储器。第g栅极分辨率信号存储器可以基于第g栅极移位信号来驱动，并且可以基于第g栅极移位信号来存储输入的栅极分辨率信号GRS。在根据本公开的显示设备包括两个或更多个选通驱动器并且一个选通驱动器连接到少于数量g的选通线的情况下，在图4的选通驱动器中示出的附图标记“g”可以被示出为表示小于数量g的自然数“e”。第二，栅极分辨率控制信号输出单元212可以将基于栅极分辨率信号GRS生成的栅极分辨率控制信号OGS和IGS传送到选通线选择装置230。为此，栅极分辨率控制信号输出单元212可以包括：多条原始栅极分辨率控制信号线212a，其向选通线选择装置230传送与从栅极分辨率信号存储单元211输出的栅极分辨率信号相对应的原始栅极分辨率控制信号OGS；多个栅极反相器212b，其对原始栅极分辨率控制信号OGS进行反相；以及多条反相栅极分辨率控制信号线212c，其向选通线选择装置230传送从栅极反相器212b输出的反相栅极分辨率控制信号IGS。例如，由一个栅极分辨率信号存储器211b存储并且然后输出的栅极分辨率信号可以是原始栅极分辨率控制信号OGS。原始栅极分辨率控制信号OGS可以通过原始栅极分辨率控制信号线212a被传送到选通线选择装置230。从一个栅极分辨率信号存储器211b输出的栅极分辨率信号可以由栅极反相器212b反相，因此可以是反相栅极分辨率控制信号IGS。反相栅极分辨率控制信号IGS可以通过反相栅极分辨率控制信号线212c传送到选通线选择装置230。在这种情况下，第一原始栅极分辨率控制信号OGS1可以通过多条原始栅极分辨率控制信号线212a当中的设置在最上端的原始栅极分辨率控制信号线212a被输出，第一反相栅极分辨率控制信号IGS1可以通过多条反相栅极分辨率控制信号线212c当中的设置在最上端的反相栅极分辨率控制信号线212c被输出，第g原始栅极分辨率控制信号OGSg可以通过多条原始栅极分辨率控制信号线212a当中的设置在最下端的原始栅极分辨率控制信号线212a被输出，并且第g反相栅极分辨率控制信号IGSg可以通过多条反相栅极分辨率控制信号线212c当中的设置在最下端的反相栅极分辨率控制信号线212c被输出。随后，选通脉冲生成装置220可以生成要输出到选通线GL1至GLg的选通脉冲GP。为此，选通脉冲生成装置220可以包括生成选通脉冲GP的多个选通级221。选通级221可以被顺序地驱动并且可以生成选通脉冲GP。选通级221的输出线可以连接至选通线选择装置230。控制器400可以将选通起始信号GST2和至少一个选通时钟GCK2提供给选通级221。选通起始信号GST2和至少一个选通时钟GCK2可以被包括在选通控制信号GCS中。例如，在图4所示的选通驱动器中，选通级221当中的设置在最上端的第一选通级可以基于选通起始信号GST2开始驱动，并且可以通过使用选通时钟GCK2来生成第一选通脉冲GP1，并且第一选通脉冲GP1可以被提供给多条选通线当中的设置在最上端的第一选通线GL1。第一选通脉冲GP1可以被传送到第二选通级，因此，第二选通级可以开始驱动。基于第一选通脉冲GP1驱动的第二选通级可以通过使用选通时钟GCK2来生成第二选通脉冲GP2，并且可以将第二选通脉冲GP2提供给第二选通线GL2。当选通线GL1至GLg的数量如图1所示是数量g时，上述操作可以重复最少g次。例如，可以将第g-1选通脉冲GPg-1传送到第g选通级，因此，第g选通级可以开始驱动。基于第g-1选通脉冲GPg-1驱动的第g选通级可以通过使用选通时钟GCK2来生成第g选通脉冲GPg，并且可以将第g选通脉冲GPg提供给第g选通线GLg。图5示出了用于执行上述功能的选通级221的示例图。选通级221可以包括多个晶体管。在图5中，示出了包括四个晶体管Tst、Trs、Tu和Td的选通级，作为应用于本公开的选通级221的示例。起始晶体管Tst可以基于起始信号Vst被导通，并且可以通过Q节点Q将高电压VD传送到上拉晶体管Tu的栅极。这里，起始信号Vst可以是从控制器400传送的选通起始信号GST2，或者可以是传送到前一选通级的选通脉冲GP。上拉晶体管Tu可以基于高电压VD被导通，并且可以将时钟CLK输出到选通线GL。在这种情况下，具有高值的选通脉冲GP可以被输出到选通线GL。可以通过反相器I将经过起始晶体管Tst的高电压VD转换为低电压，并且可以通过Qb节点Qb将低电压提供给下拉晶体管Td的栅极。因此，下拉晶体管Td可以截止。当基于重置信号Rest使起始晶体管Tst截止并且使重置晶体管Trs导通时，可以通过重置晶体管Trs将第一低电压VSS1提供给上拉晶体管Tu，因此上拉晶体管Tu可以截止。可以通过反相器I将第一低电压VSS1转换为高电压，并且可以通过Qb节点Qb将高电压提供给下拉晶体管Td的栅极。因此，下拉晶体管Td可以被导通。在这种情况下，可以通过下拉晶体管Td将第二低电压VSS2提供给选通线GL。通过下拉晶体管Td提供给选通线GL的第二低电压VSS2可以是选通截止信号Goff。当选通脉冲GP被提供给图2A所示的像素110中包括的开关晶体管Tswl的栅极时，开关晶体管Tsw1可以导通，因此像素110可以显示图像。当选通截止信号Goff被提供给开关晶体管Tsw1时，开关晶体管Tsw1可以被截止，因此像素110可以不显示图像。这里，选通脉冲GP和选通截止信号Goff的通称可以称为选通信号GS。即，选通级221可以将选通脉冲GP和选通截止信号Goff输出到选通线GL。然而，除了以上参考图5描述的结构和功能之外，可以对选通级221的结构和功能进行各种修改。栅极分辨率信号寄存器211a还可以被实现为类似于图5所示的选通级221的类型。即，选通级221可以被顺序地驱动并且可以输出选通脉冲GP，并且栅极分辨率信号寄存器211a可以被顺序地驱动并且可以输出多个栅极移位信号GSS。最后，选通线选择装置230可以基于栅极分辨率控制信号OGS和IGS来选择从选通脉冲生成装置220输出的选通脉冲要被传送到的选通线。为此，选通线选择装置230可以包括多个选通串联开关231和多个选通并联开关232。选通串联开关231可以按一对一的关系将选通级221分别连接到选通线。每个选通并联开关232可以按一对一的关系连接彼此相邻的两条选通线。每个选通串联开关231可以基于从栅极分辨率控制信号输出装置210输出的原始栅极分辨率控制信号OGS被接通或断开，并且每个选通并联开关232可以基于从栅极分辨率控制信号输出装置210输出的反相栅极分辨率控制信号IGS被接通或断开。如上所述，反相栅极分辨率控制信号IGS可以是通过对原始栅极分辨率控制信号OGS进行反相而获得的信号。在这种情况下，在图4所示的选通线选择装置230中，设置在最上端的选通串联开关231可以是第一选通串联开关S1，在其下方设置的选通串联开关可以是第二选通串联开关S2，并且在其下方设置的多个选通串联开关可以是第三选通串联开关S3至第g选通串联开关Sg。此外，在图4所示的选通线选择装置230中，设置在最上端的选通并联开关232可以是第二选通并联开关P2，设置在其下方的选通并联开关可以是第三选通并联开关P3，并且设置在其下方的多个选通并联开关可以是第四选通并联开关至第g选通并联开关Pg。当选通串联开关231当中的第m选通串联开关接通时，从第m选通级传送到第m选通串联开关的第m选通脉冲可以被输出到连接至第m选通串联开关的第m选通线。在这种情况下，第m选通脉冲可以通过连接到第m选通线的至少一个选通并联开关输出到与第m选通线相邻的至少一个选通线。例如，在图4中，当第一选通串联开关S1接通时，从第一选通开关传送到第一选通串联开关S1的第一选通脉冲GP1可以被输出到连接至第一选通串联开关S1的第一选通线GL1。此外，第一选通脉冲GP1可以通过连接到第一选通线GL1的至少一个选通并联开关被输出到与第一选通线相邻的至少一条选通线。在这种情况下，第一选通脉冲GP1可以通过第三选通并联开关P3被输出到第三选通线GL3，或者可以通过第四选通并联开关被输出到第四选通线GL4。即，第一选通脉冲GP1可以被输出到第一选通线GL1至第四选通线GL4。此外，可以通过连接至第m选通线的至少一个选通并联开关将第m选通脉冲传送到设置在第m选通级之后的多个选通级之一。例如，在图4中，可以通过连接到第一选通线GL1的至少一个选通并联开关将第一选通脉冲GP1传送到紧挨着第一选通级设置的选通级。在这种情况下，第一选通脉冲GP1可以通过第二选通并联开关P2和第三选通并联开关P3被输出到第三选通级，或者可以通过第二选通并联开关P2、第三选通并联开关P3和第四选通并联开关被输出到第四选通级。即，在第一选通级被驱动之后，第二选通级也可以被驱动，第三选通级也可以被驱动，或者第四选通级也可以被驱动。基于上述方法，可以以各种顺序驱动选通级221，并且可以生成选通脉冲GP，此外，可以对输出相同选通脉冲的选通线的组合进行各种修改。根据本公开，即使当未驱动所有选通级221时，也可以将选通脉冲GP1至GPg提供给所有选通线GL1至GLg。因此，根据本公开，可以减少用于驱动选通级221的功耗。此外，可以在选通线选择装置230与选通线之间进一步设置选通缓冲设备。选通缓冲设备可以执行将相同的选通脉冲同时输出到选通线的功能。即，如上所述，可以将相同的选通脉冲提供给彼此相邻的至少两条选通线。在这种情况下，当通过各种因素改变用于大体上向选通线输出相同选通脉冲的定时时，可能无法正常显示图像。为了解决这样的问题，可以在选通线选择装置230与选通线之间进一步设置选通缓冲设备。选通缓冲设备可以包括连接到选通线的多个选通缓冲器。图6是示出根据本公开的数据驱动器300的配置的示例图，并且图7是示出图6所示的数据缓冲装置的配置的示例图。如图6所示，根据本公开的数据驱动器300可以包括：数据分辨率控制信号输出装置310，其输出与用户的眼睛的焦点相对应的数据分辨率控制信号ODS和IDS；锁存器装置340，其存储多段图像数据Data；移位寄存器装置320，其生成数据存储控制信号C1至Cd，以允许包括在锁存器装置340中的多个锁存器341存储多段图像数据Data；锁存器选择装置330，其基于数据分辨率控制信号ODS和IDS选择多个锁存器，从移位寄存器装置320输出的数据存储控制信号C1至Cd要被传送到该多个锁存器；数模转换装置350，其基于从锁存器装置340传送的多段图像数据生成将要输出到多条数据线DL1至DLd的数据电压Vdata1至Vdatad；以及数据缓冲装置360，其向多条数据线DL1至DLd同时输出数据电压Vdata1至Vdatad。首先，数据分辨率控制信号输出装置310可以顺序地存储从控制器400顺序传送的数据分辨率信号DRS，并且可以基于从控制器400传送的数据分辨率输出信号DRO同时输出顺序存储的数据分辨率信号DRS。因此，数据分辨率信号DRS和数据分辨率输出信号DRO可以包括在数据控制信号DCS中。控制器400可以确定用于显示高分辨率的像素的位置、用于显示中分辨率的像素的位置、以及用于显示低分辨率的像素的位置。因此，控制器400可以确定与用于显示高分辨率的像素相对应的高分辨率数据线的位置、与用于显示中分辨率的像素相对应的中分辨率数据线的位置、以及与用于显示低分辨率的像素相对应的低分辨率数据线的位置。因此，控制器400可以生成指示高分辨率数据线的数据分辨率信号DRS、指示中分辨率数据线的数据分辨率信号DRS和指示低分辨率数据线的数据分辨率信号DRS，并且可以将数据分辨率信号DRS传送到数据分辨率控制信号输出装置310。此外，控制器400可以生成指示数据分辨率信号DRS将被输出的定时的数据分辨率输出信号DRO，并且可以将数据分辨率信号DRS传送到数据分辨率控制信号输出装置310。数据分辨率信号DRS和数据分辨率输出信号DRO可以由控制信号发生器420通过使用焦点信息和定时信号TSS来生成。为了执行上述功能，数据分辨率控制信号输出装置310可以包括：数据分辨率信号存储单元311，其存储与数据线DL1至DLd相对应的数据分辨率信号DRS；以及数据分辨率控制信号输出单元312，其将基于数据分辨率信号DRS生成的数据分辨率控制信号ODS和IDS传送到锁存器选择装置330。首先，数据分辨率信号存储单元311可以顺序地存储从控制器400顺序传送的数据分辨率信号DRS，并且可以同时输出顺序存储的数据分辨率信号DRS。为此，数据分辨率信号存储单元311可以包括：多个数据分辨率信号存储器311b，其存储与数据线DL1至DLd相对应的数据分辨率信号DRS，并且同时输出数据分辨率信号DRS；以及多个数据分辨率信号寄存器311a，其顺序地驱动数据分辨率信号存储器311b，以允许将数据分辨率信号DRS顺序地存储在数据分辨率信号存储器311b中。数据分辨率信号存储器311b可以执行存储器的功能。数据分辨率信号存储器311b可以基于从数据分辨率信号寄存器311a输出的数据移位信号DSS来激活，并且可以存储在提供数据移位信号DSS时传送的数据分辨率信号DRS。也就是说，数据分辨率信号存储器311b可以被数据移位信号DSS顺序地激活，因此，一个数据分辨率信号DRS可以被存储在对应的数据分辨率信号存储器311b中。数据分辨率信号DRS可以存储在所有数据分辨率信号存储器311b中，然后，当数据分辨率输出信号DRO被提供给所有数据分辨率信号存储器311b时，所有数据分辨率信号存储器311b可以基于数据分辨率输出信号DRO同时输出数据分辨率信号DRS。数据分辨率信号寄存器311a可以顺序地驱动数据分辨率信号存储器311b，以允许将数据分辨率信号DRS顺序地存储在数据分辨率信号存储器311b中。为此，每个数据分辨率信号寄存器311a可以连接到对应的数据分辨率信号存储器311b。控制器400可以将数据分辨率信号控制起始信号DST1和至少一个数据分辨率信号控制时钟DCK1提供给数据分辨率信号寄存器311a。数据分辨率信号控制起始信号DST1和数据分辨率信号控制时钟DCK1可以被包括在数据控制信号DCS中。例如，在图9所示的数据驱动器300中，可以通过数据分辨率信号控制起始信号DST1来驱动数据分辨率信号寄存器311a当中的设置在最左部分处的第一数据分辨率信号寄存器，以通过使用数据分辨率信号控制时钟DCK1来生成第一数据移位信号，并且可以将第一数据移位信号提供给数据分辨率信号寄存器311b当中的设置在最左部分处的第一数据分辨率信号存储器。可以基于第一数据移位信号来驱动第一数据分辨率信号存储器，并且可以存储基于第一数据移位信号输入的数据分辨率信号DRS。第一数据移位信号可以被传送到第二数据分辨率信号寄存器，因此，第二数据分辨率信号寄存器可以开始驱动。基于第一数据移位信号驱动的第二数据分辨率信号寄存器可以通过使用数据分辨率信号控制时钟DCK1来生成第二数据移位信号，并且可以将第二数据移位信号提供给第二数据分辨率信号存储器。可以基于第二数据移位信号来驱动第二数据分辨率信号存储器，并且可以存储基于第二数据移位信号输入的数据分辨率信号DRS。当数据线DL1至DLd的数量如图1所示为数量d时，上述操作可以重复最少d次。例如，第d-1数据移位信号可以被传送到第d数据分辨率信号寄存器，因此，第d数据分辨率信号寄存器可以开始驱动。基于第d-1数据移位信号驱动的第d数据分辨率信号寄存器可以通过使用数据分辨率信号控制时钟DCK1来生成第d数据移位信号，并且可以将第d数据移位信号提供给第d数据分辨率信号存储器。可以基于第d数据移位信号来驱动第d数据分辨率信号存储器，并且可以存储基于第d数据移位信号输入的数据分辨率信号DRS。每个数据分辨率信号寄存器311a可以包括与以上参考图5描述的选通级221的配置相似的配置。在根据本公开的显示设备包括两个或更多个数据驱动器并且一个数据驱动器连接到少于数量d的更少数据线的情况下，在图6的数据驱动器中示出的附图标记“d”可以被示出为表示小于数量d的自然数的“q”。第二，数据分辨率控制信号输出单元312可以将基于数据分辨率信号DRS生成的数据分辨率控制信号ODS和IDS传送到锁存器选择装置330。为此，数据分辨率控制信号输出单元312可以包括：多条原始数据分辨率控制信号线312a，其向数据线选择装置330传送与从数据分辨率信号存储单元311输出的数据分辨率信号相对应的原始数据分辨率控制信号ODS；多个数据反相器312b，其对原始数据分辨率控制信号ODS进行反相；以及多条反相数据分辨率控制信号线312c，其向锁存器选择装置330传送从数据反相器312b输出的反相数据分辨率控制信号IDS。例如，由一个数据分辨率信号存储器311b存储并且然后输出的数据分辨率信号可以是原始数据分辨率控制信号ODS。原始数据分辨率控制信号ODS可以通过原始数据分辨率控制信号线312a被传送到数据线选择装置330。从一个数据分辨率信号存储器311b输出的数据分辨率信号可以由数据反相器312b反相，因此可以是反相数据分辨率控制信号IDS。反相数据分辨率控制信号IDS可以通过反相数据分辨率控制信号线312c传送到锁存器选择装置330。在这种情况下，可以通过从图6的数据驱动器300的数据分辨率控制信号输出单元312输出的多条原始数据分辨率控制信号线312a当中的设置在最左部分的原始数据分辨率控制信号线312a来输出第一原始数据分辨率控制信号ODS1，可以通过多条反相数据分辨率控制信号线312c当中的设置在最左部分的反相数据分辨率控制信号线312c输出第一反相数据分辨率控制信号IDS1，可以通过多条原始数据分辨率控制信号线312a当中的设置在最右部分的原始数据分辨率控制信号线312a输出第d原始数据分辨率控制信号ODSd，并且可以通过多条反相数据分辨率控制信号线312c当中的设置在最右部分的反相数据分辨率控制信号线312c输出第d反相数据分辨率控制信号IDSd。随后，移位寄存器装置320可以生成数据存储控制信号C。为此，移位寄存器装置320可以包括多个数据级321，其生成数据存储控制信号C。数据级321可以被顺序地驱动，并且可以生成数据存储控制信号C。数据级321的输出线可以连接到锁存器选择装置330。控制器400可以将数据起始信号DST2和至少一个选通时钟DCK2提供给数据级321。数据起始信号DST2和至少一个数据时钟DCK2可以被包括在数据控制信号DCS中。例如，在图6所示的数据驱动器300中，数据级321当中的设置在最左部分处的第一数据级可以基于数据起始信号DST2开始驱动，并且可以通过使用数据时钟DCK2来生成第一数据存储控制信号C1，并且第一数据存储控制信号C1可以被提供给第一辅助数据线，该第一辅助数据线将第一数据级连接到多个锁存器装置340当中的设置在最左部分处的第一锁存器。第一数据存储控制信号C1可以被传送到第二数据级，因此，第二数据级可以开始驱动。基于第一数据存储控制信号C1驱动的第二数据级可以通过使用数据时钟DCK2来生成第二数据存储控制信号C2，并且第二数据存储控制信号C2可以被提供给第二辅助数据线。当数据线DL1至DLd的数量如图1中所示为数量d时，上述操作可以重复最少d次。例如，第d-1数据存储控制信号Cd-1可以被传送到第d数据级，因此，第d数据级可以开始驱动。基于第d-1数据存储控制信号Cd-1驱动的第d数据级可以通过使用数据时钟DCK2生成第d数据存储控制信号Cd，并且第d数据存储控制信号Cd可以被提供给图6中所示的多个锁存器341当中的设置在最右部分处的第d锁存器。每个数据级321可以包括与以上参考图5描述的选通级221的配置相似的配置。随后，锁存器选择装置330可以基于数据分辨率控制信号ODS和IDS执行选择多条辅助数据线的功能，从移位寄存器装置320输出的多个数据存储控制信号C1至Cd要被传送到该多条辅助数据线。为此，锁存器选择装置330可以包括多个数据串联开关331和多个数据并联开关332。数据串联开关331可以按一对一的关系分别将数据级321连接到锁存器341。每个数据并联开关332可以连接多条辅助数据线当中的彼此相邻的两条辅助数据线，所述多条辅助数据线按一对一的关系分别将数据串联开关331连接到锁存器341。每个数据串联开关331可以基于从数据分辨率控制信号输出装置310输出的原始数据分辨率控制信号ODS被接通或断开，并且每个数据并联开关332可以基于从数据分辨率控制信号输出装置310输出的反相数据分辨率控制信号IDS被接通或断开。如上所述，反相数据分辨率控制信号IDS可以是通过对原始数据分辨率控制信号ODS进行反相而获得的信号。在这种情况下，在图6所示的锁存器选择装置330中，设置在最左部分处的数据串联开关331可以是第一数据串联开关R1，设置在其右侧的数据串联开关可以是第二数据串联开关R2，并且设置在其右侧的多个数据串联开关可以是第三数据串联开关R3至第d数据串联开关Rd。此外，在图6所示的锁存器选择装置330中，设置在最左部分处的数据并联开关232可以是第二数据并联开关K2，设置在其右侧的数据并联开关可以是第三数据并联开关K3，并且设置在其右侧的多个数据并联开关可以是第四数据并联开关K4至第d数据并联开关Kd。当数据串联开关331中的第m数据串联开关接通时，从第m数据级传送到第m数据串联开关的第m数据存储控制信号可以通过连接到第m数据串联开关的第m条辅助数据线输出到第m锁存器。在这种情况下，第m数据存储控制信号可以通过连接至第m辅助数据线的至少一个数据并联开关被输出到与第m辅助数据线相邻的至少一条辅助数据线。例如，在图6中，当第一数据串联开关R1接通时，从第一数据级传送到第一数据串联开关R1的第一数据存储控制信号C1可以通过连接到第一数据串联开关R1的第一辅助数据线被输出到第一锁存器。此外，第一数据存储控制信号C1可以通过连接到第一辅助数据线的至少一个数据并联开关332被输出到与第一辅助数据线相邻的至少一条辅助数据线。输出到第二辅助数据线的第一数据存储控制信号C1可以被输出到第二锁存器。在这种情况下，第一数据存储控制信号C1可以通过第三数据并联开关K3被提供给第三辅助数据线，并且可以被输出到第三锁存器，或者可以通过第四数据并联开关被提供给第四辅助数据线，并且可以被输出到第四锁存器。即，第一数据存储控制信号C1可以被同时输出到第一辅助数据线至第四辅助数据线。此外，第m数据存储控制信号可以通过连接到第m辅助数据线的至少一个数据并联开关被传送到设置在第m锁存器之后的多个锁存器之一。例如，在图6中，可以通过连接到第一辅助数据线的至少一个数据并联开关将第一数据存储控制信号C1传送到挨着第一数据级设置的数据级。在这种情况下，第一数据存储控制信号C1可以通过第二数据并联开关K2和第三数据并联开关K3被输出到第三数据级，或者可以通过第二数据并联开关K2、第三数据并联开关K3和第四数据并联开关被输出到第四数据级。即，在第一数据级被驱动之后，第二数据级也可以被驱动，第三数据级也可以被驱动，或者第四数据级也可以被驱动。基于上述方法，可以以各种顺序驱动数据级321，并且可以生成数据存储控制信号C，此外，可以对输出相同数据存储控制信号的辅助数据线的组合进行各种修改。根据本公开，即使当未驱动所有数据级321时，也可以将数据存储控制信号C1至Cd提供给所有辅助数据线，因此，可以将多段图像数据存储在所有锁存器中。因此，根据本公开，可以减少用于驱动数据级321的功耗。随后，锁存器装置340可以基于数据存储控制信号C顺序地存储从控制器400传送的多段图像数据Data。例如，当第一数据存储控制信号C1被提供给第一锁存器时，第一锁存器可以存储第一图像数据，并且当第二数据存储控制信号C2被提供给第二锁存器时，第二锁存器可以存储第二图像数据。另外，当第三数据存储控制信号C3被提供给第三锁存器时，第三锁存器可以存储第三图像数据。然而，基于上述方法，当将第一数据存储控制信号C1提供给第一锁存器至第四锁存器时，可以同时驱动第一锁存器至第四锁存器，因此，所有第一锁存器至第四锁存器可以存储第一图像数据。另外，当在将第一图像数据存储在第一锁存器至第四锁存器中之后将第五数据存储控制信号C5提供给第五锁存器时，第五锁存器可以存储第二图像数据。在这种情况下，第五数据存储控制信号C5可以同时是根据第一数据存储控制信号C1生成的信号。即，根据本公开，存储在锁存器341中的多段图像数据可以不同，并且至少两个相邻的锁存器341可以存储相同的图像数据。为了提供额外的描述，锁存器341可以由数据存储控制信号C激活并且可以存储图像数据。因此，当将相同的数据存储控制信号C被同时提供给至少两个锁存器341时，两个锁存器341可以存储相同的图像数据。因此，根据本公开，可以减少将多段图像数据存储在锁存器中的时段。随后，数模转换装置350可以基于从锁存器装置340传送的多段图像数据来生成要输出到数据线的数据电压。为此，锁存器341可以基于数据控制信号DCS同时将多段图像数据提供给数模转换装置350的多个转换单元351，并且转换单元351可以通过使用伽马信号将多段图像数据分别转换为数据电压Vdata1至Vdatad。即，转换单元351可以执行将多段数字图像数据转换成模拟数据电压Vdata1至Vdatad的功能。最后，数据缓冲装置360可以同时将由数模转换装置350生成的数据电压Vdata1至Vdatad输出到数据线DL1至DLd。也就是说，如上所述，可以将相同的数据电压提供给至少两条相邻的数据线。在这种情况下，当通过各种因素改变用于将相同的数据电压大体上输出到数据线的定时时，可能无法正常显示图像。为了解决这样的问题，可以在数模转换装置350与数据线之间设置数据缓冲装置360。为了提供额外的描述，在将选通脉冲提供给选通线的时段内所包括的一个水平时段内，数据缓冲装置360可以同时向所有数据线DL1至DLd输出数据电压。为此，可以在数模转换装置350和数据线之间提供数据缓冲装置360。如图6所示，数据缓冲装置360可以包括连接到数据线DL1至DLd的多个数据缓冲器361。为了减少数据缓冲器361的功耗，数据缓冲装置360可以被实现为图7所示的类型。例如，如参考图7所示，数据缓冲装置360可以包括分别连接到配置数模转换装置350的转换单元351的多个数据缓冲器361、以及多个缓冲器并联开关362。每个缓冲器并联开关362可以连接两条相邻的数据线。特别地，图7中所示的缓冲器并联开关362当中的设置在最左部分处的缓冲器并联开关可以是第二缓冲器开关，并且缓冲器并联开关362当中的设置在右部分处的多个缓冲器并联开关可以包括第三缓冲器开关至第十三缓冲器开关。在这种情况下，可以基于从数据分辨率控制信号输出装置310输出的反相数据分辨率控制信号IDS来接通或断开每个缓冲器并联开关362。即，相同的反相数据分辨率控制信号IDS可以被提供给数据缓冲装置360中包括的缓冲器并联开关362和锁存器选择装置330中包括的数据并联开关332。因此，缓冲器并联开关362和数据并联开关332可以以相同的形式被接通或断开。每个数据缓冲器361可以基于与反相数据分辨率控制信号IDS相同的数据缓冲器控制信号PD被驱动，并且可以将从数模转换装置350传送的数据电压输出到对应的数据线。即，数据缓冲器361可以基于数据缓冲器控制信号PD将数据电压输出到数据线，或者可以基于数据缓冲器控制信号PD不将数据电压输出到数据线。为此，可以将第一数据缓冲器控制信号PD1提供给图7所示的数据缓冲器361当中的设置在最左部分处的第一数据缓冲器，并且第二数据缓冲器控制信号PD2至第十二数据缓冲器控制信号PD12可以被提供给数据缓冲器361当中的设置在最右部分处的数据缓冲器。通过一个数据缓冲器361提供的数据电压可以被输出到仅一条数据线，或者可以通过至少一个缓冲器并联开关362被输出到至少两条数据线。例如，在如图7所示那样配置数据缓冲器控制信号PD和反相数据分辨率控制信号IDS的情况下，第一数据缓冲器可以基于具有断开值的第一数据缓冲器控制信号PD1将第一数据电压Vdata1输出到对应的数据线。在这种情况下，可以基于具有接通值的第二反相数据分辨率控制信号IDS2至第四反相数据分辨率控制信号IDS4来接通第二缓冲器并联开关至第四缓冲器并联开关，因此，可以向第一数据线DL1至第四数据线DL4输出相同的数据电压。在下面的描述中，相同数据电压被输出到的四条数据线可以被称为第一数据线组D_Group1。可以通过第一数据线组D_Group1实现低分辨率。此外，在如图7所示那样配置数据缓冲器控制信号PD和反相数据分辨率控制信号IDS的情况下，第五数据缓冲器可以基于具有断开值的第五数据缓冲器控制信号PD5将第五数据电压Vdata5输出到对应的数据线。在这种情况下，第六缓冲器并联开关可以基于具有接通值的第六反相数据分辨率控制信号IDS6来接通，因此，相同的数据电压可以被输出至第五数据线DL5和第六数据线DL6。在下面的描述中，相同数据电压被输出到的两条数据线可以被称为第二数据线组D_Group2。中间分辨率可以通过第二数据线组D_Group2来实现。在这种情况下，相同的数据电压可以被输出到第七数据线DL7和第八数据线DL8。因此，第七数据线DL7和第八数据线DL8可以被称为第二数据线组D_Group2。此外，在如图7所示那样配置数据缓冲器控制信号PD和反相数据分辨率控制信号IDS的情况下，第九数据缓冲器至第十二数据缓冲器可以基于具有断开值的第九数据缓冲器控制信号PD9至第十二数据缓冲器控制信号PD12将第九数据电压Vdata9至第十二数据电压Vdata12输出到第九数据线DL9至第12数据线DL12。在这种情况下，可以基于具有断开值的第九反相数据分辨率可控制信号IDS9至第十二反相数据分辨率控制信号IDS12来断开第九缓冲器并联开关至第十二缓冲器并联开关。因此，可以将不同的第九数据电压Vdata9至第十二数据电压Vdata12输出到第九数据线DL9至第十二数据线DL12。在下面的描述中，不同的数据电压被输出到的数据线被称为第三数据线组D_Group3。可以通过第三数据线组D_Group3实现高分辨率。如上所述，根据本公开，即使当十二个数据缓冲器当中的仅七个数据缓冲器361被驱动时，数据电压也可以被输出到十二条数据线DL1至DL12。因此，根据本公开，数据缓冲装置360的功耗可以降低，因此，显示设备的功耗可以降低。图8A至图8C是用于描述通过使用根据本公开的显示设备来实现高分辨率、中分辨率和低分辨率的方法的示例图。在图8A至图8C中，在选通驱动器200中示出的箭头可以表示输出到选通线的选通脉冲，而在数据驱动器300中示出的箭头可以表示输出到数据线的数据电压。即，可以将相同的选通脉冲输出到四条选通线，可以将相同的选通脉冲输出到两条选通线，并且可以将不同的选通脉冲输出到相应的选通线。另外，可以将相同的数据电压输出到四条数据线，可以将相同的数据电压输出到两条数据线，并且可以将不同的数据电压输出到相应的数据线。如上所述，根据本公开的显示设备可以应用于VR装置，并且VR装置可以以戴在用户的眼睛区域中的护目镜的形式来制造。在这种情况下，用户可以用眼睛看到由VR装置显示的VR屏幕，并且用户的眼睛的焦点可以沿着VR屏幕移动。在VR装置中，为了增加注意力，如图8A至图8C所示，可以改变低分辨率区域X、中分辨率区域Y和高分辨率区域Z的位置。例如，用户眼睛的焦点位置可以由VR装置中包括的传感器确定，并且当用户的眼睛的焦点如图8A所示面向显示面板的中心部分时，根据本公开的显示设备可以将显示面板的中心部分显示为高分辨率区域Z，可以将高分辨率区域Z的外部部分显示为中分辨率区域Y，并且可以将中分辨率区域Y的外部部分显示为低分辨率区域X。此外，当用户眼睛的焦点如图8B所示面向显示面板的左上端部时，根据本公开的显示设备可以将显示面板的左上端部显示为高分辨率区域Z，并且当用户眼睛的焦点如图8C所示面对显示面板的右下端部时，根据本公开的显示设备可以将显示面板的右下端部显示为高分辨率区域Z。为此，如图8A至图8C所示，根据本公开的选通驱动器200可以将相同的选通脉冲输出到包括在低分辨率区域X中的选通线中的四条相邻选通线，将相同的选通脉冲输出到包括在中分辨率区域Y中的选通线中的两条相邻选通线，并且将不同的选通脉冲输出到包括在高分辨率区域Z中的选通线。此外，例如，如图8A至图8C所示，根据本公开的数据驱动器300可以将相同的数据电压输出到包括在低分辨率区域X中的数据线中的四条相邻数据线，将相同的数据电压输出到包括在中分辨率区域Y中的数据线中的两条相邻数据线，并且将不同的数据电压输出到包括在高分辨率区域Z中的数据线。在这种情况下，例如，如图8A所示，包括在高分辨率区域Z中的选通线也可以包括在低分辨率区域X中，因此，可以分别向包括在高分辨率区域Z和低分辨率区域X中的选通线提供不同的选通脉冲。然而，可以向包括在低分辨率区域X中的四条数据线提供相同的数据电压。因此，可以在低分辨率区域X中实现低分辨率。此外，可以分别向包括在高分辨率区域Z和中分辨率区域Y中的选通线提供不同的选通脉冲。然而，如图8A所示，可以向包括在中分辨率区域Y中的两条数据线提供相同的数据电压。因此，可以在中分辨率区域Y中实现中分辨率。此外，以上描述可以等同地应用于基于数据线的描述。在下文中，将参考图1至图12描述根据本公开的显示设备的驱动方法。在以下描述中，以图8A所示的形式输出数据电压和选通脉冲的显示设备将被描述为本公开的示例。在下文中，特别地，将通过使用从图8A所示的数据驱动器300的最左部分输出的十二个数据电压E和从图8A所示的选通驱动器200的最上部分输出的十二个选通脉冲F来描述本公开。图9是用于描述通过使用根据本公开的选通驱动器来实现高分辨率、中分辨率和低分辨率的方法的示例图，图10是示出用于驱动图9所示的选通驱动器的信号的时序图，图11是用于描述通过使用根据本公开的数据驱动器来实现高分辨率、中分辨率和低分辨率的方法的示例图，并且图12是示出用于驱动图11所示的数据驱动器的信号的时序图。在图10中，附图标记“VS”可以指定义第一帧时段和第二帧时段的信号，并且在图12中，附图标记“HS”可以指定义第一帧时段的一行时段和第二帧时段的一行时段的信号。在一行时段期间，数据电压可以同时输出到所有数据线。在下面的描述中，与以上参考图1至图8C给出的描述相同或相似的描述将被省略或简要给出。首先，在第一帧时段中，具有图9中的所示的值的原始栅极分辨率控制信号OGS和反相栅极分辨率控制信号IGS可以基于以上参考图4和图5描述的方法被存储在栅极分辨率控制信号输出装置210中。也就是说，如图10所示，在第一帧时段中，多个栅极分辨率信号寄存器211a可以由栅极分辨率信号控制时钟GCK1顺序地驱动，因此，栅极分辨率信号GRS所示的原始栅极分辨率控制信号OGS)可以存储在多个栅极分辨率信号存储器211b中。此外，在第一帧时段中，具有图11中的所示的值的原始数据分辨率控制信号ODS和反相数据分辨率控制信号IDS可以基于以上参考图6描述的方法被存储在数据分辨率控制信号输出装置310中。也就是说，在第一帧时段中，多个数据分辨率信号寄存器311a可以由数据分辨率信号控制时钟DCKl顺序地驱动，因此，数据分辨率信号DRS所示的原始数据分辨率控制信号ODS可以被存储在多个数据分辨率信号存储器311b中。随后，紧接在第二帧时段开始之前，可以将具有高值的栅极分辨率输出信号GRO提供给栅极分辨率控制信号输出装置210。因此，在栅极分辨率控制信号输出装置210中，可以将具有图9中的所示的值的原始栅极分辨率控制信号OGS和反相栅极分辨率控制信号IGS同时输出到选通线选择装置230。此外，如图12所示，紧接在第二帧时段开始之前，可以将具有高值的数据分辨率输出信号DRO提供给数据分辨率控制信号输出装置310。因此，在数据分辨率控制信号输出装置310中，具有图11中的所示的值的原始数据分辨率控制信号ODS和反相数据分辨率控制信号IDS可以同时输出到锁存器选择装置330。随后，如图9中的所示，当具有图9中的所示的值的原始栅极分辨率控制信号OGS和反相栅极分辨率控制信号IGS在第二帧时段开始之后可以同时输出到选通线选择装置230，可以基于具有接通值的第一原始栅极分辨率控制信号OGS1来接通第一选通串联开关S1，可以基于具有断开值的第二原始栅极分辨率控制信号OGS2至第四原始栅极分辨率控制信号OGS4来断开第二栅极串联开关S2至第四栅极串联开关S4，并且可以基于具有接通值的第二反相栅极分辨率控制信号IGS2至第四反相栅极分辨率控制信号IGS4来接通第二选通并联开关P2至第四选通并联开关P4。因此，如参考图9中的和图10所示，可以在第二帧时段内将第一选通脉冲GP1输出到第一选通线GL1至第四选通线GL4。在此，第一选通脉冲GP1可以表示在第一选通级中生成的选通脉冲。此外，如图11中的所示，当具有图11中的所示的值的原始数据分辨率控制信号ODS和反相数据分辨率控制信号IDS在第二帧时段开始之后被输出到数据线选择装置330时，可以基于具有接通值的第一原始数据分辨率控制信号ODS1来接通第一数据串联开关R1，可以基于具有断开值的第二原始数据分辨率控制信号ODS2至第四原始数据分辨率控制信号ODS4来断开第二数据串联开关R2至第四数据串联开关R4，并且第二数据并联开关K2至第四数据并联开关K4可以基于具有接通值的第二反相数据分辨率控制信号IDS2至第四反相数据分辨率控制信号IDS4来接通。因此，如图11中的和图12所示，在第二帧时段的一行时段期间，第一数据电压Vdata1可以输出到第一数据线DL1至第四数据线DL4。在此，第一数据电压Vdata1可以表示由第一转换单元至第四转换单元生成的数据电压。在图12中，V1至V12可以指被提供给数据线的数据线电压，并且数据线电压可以是数据电压Vdata。如图8A所示，由于第一选通脉冲GP1被输出到第一选通线GL1至第四选通线GL4并且第一数据电压Vdata1被输出至第一数据线DL1至第四数据线DL4，所以低分辨率区域X可以形成在第一选通线GL1至第四选通线GL4与第一数据线DL1至第四数据线DL4相交的区域中。随后，如图9中的所示，当具有图9中的所示的值的原始栅极分辨率控制信号OGS和反相栅极分辨率控制信号IGS在第二帧时段开始之后可以同时输出到选通线选择装置230时，可以基于具有接通值的第五原始栅极分辨率控制信号OGS5和第七原始栅极分辨率控制信号OSG7来接通第五选通串联开关S5和第七选通串联开关S7，可以基于具有断开值的第六原始栅极分辨率控制信号OGS6和第八原始栅极分辨率控制信号OGS8来断开第六选通串联开关S6和第八选通串联开关S8，可以基于具有断开值的第五反相栅极分辨率控制信号IGS5和第七反相栅极分辨率控制信号IGS7来断开第五选通并联开关P5和第七选通并联开关P7，并且可以基于具有接通值的第六反相栅极分辨率控制信号IGS6和第八反相栅极分辨率控制信号IGS8来接通第六选通并联开关P6和第八选通并联开关P8。因此，如图9中的和图10所示，第五选通脉冲GP5可以输出到第五选通线GL5和第六选通线GL6，并且第七选通脉冲GP7可以输出到第七选通线GL7和第八选通线GL8。这里，第五选通脉冲GP5可以表示在第五选通级中生成的选通脉冲，并且第七选通脉冲GP7可以表示在第七选通级中生成的选通脉冲。此外，如图11中的所示，当具有图11中的所示的值的原始数据分辨率控制信号ODS和反相数据分辨率控制信号IDS在第二帧时段开始之后输出到锁存器选择装置330时，可以基于具有接通值的第五原始数据分辨率控制信号ODS5和第七原始数据分辨率控制信号ODS7来接通第五数据串联开关R5和第七数据串联开关R7，可以基于具有断开值的第六原始数据分辨率控制信号ODS6和第八原始数据分辨率控制信号ODS8来断开第六数据串联开关R6和第八数据串联开关R8，可以基于具有断开值的第五反相数据分辨率控制信号IDS5和第七反相数据分辨率控制信号IDS7来断开第五数据并联开关K5和第七数据并联开关K7，并且可以基于具有接通值的第六反相数据分辨率控制信号IDS6和第八反相数据分辨率控制信号IDS8来接通第六数据并联开关K6和第八数据并联开关K8。因此，如图11中的和图12所示，第五数据电压Vdata5可以被输出到第五数据线DL5和第六数据线DL6，并且第七数据电压Vdata7可以被输出到第七数据线DL7和第八数据线DL8。这里，第五数据电压Vdata5可以表示由第五转换单元和第六转换单元生成的数据电压，并且第七数据电压Vdata7可以表示由第七转换单元和第八转换单元生成的数据电压。如图8A所示，由于第五选通脉冲GP5被输出到第五选通线GL5和第六选通线GL6，第五数据电压Vdata5被输出到第五数据线DL5和第六数据线DL6，第七选通脉冲GP7被输出到第七选通线GL7和第八选通线GL8，并且第七数据电压Vdata7被输出到第七数据线DL7和第八数据线DL8，所以可以在第五选通线GL5至第八选通线GL8与第五数据线DL5至第八数据线DL8相交的区域中形成中分辨率区域Y。最后，如图9中的所示，当具有图9中的中所示的值的原始栅极分辨率控制信号OGS和反相栅极分辨率控制信号IGS在第二帧时段开始之后可以同时被输出到选通线选择装置230时，可以基于具有接通值的第九原始栅极分辨率控制信号OGS9至第十二原始栅极分辨率控制信号OSG12来接通第九选通串联开关S9至第十二选通串联开关S12，并且可以基于具有断开值的第九反相栅极分辨率控制信号IGS9至第十二反相栅极分辨率控制信号IGS12来断开第九选通并联开关P9至第十二选通并联开关P12。因此，如图9中的和图10所示，第九选通脉冲GP9至第十二选通脉冲GP12可以被输出到第九选通线GL9至第十二选通线GL12。这里，第九选通脉冲GP9可以表示在第九选通级中生成的选通脉冲，第十选通脉冲GP10可以表示在第十选通级中生成的选通脉冲，第十一选通脉冲GP11可以表示在第十一选通级中生成的选通脉冲，并且第十二选通脉冲GP12可以表示在第十二选通级中生成的选通脉冲。此外，如图11中的所示，当具有图11中的中所示的值的原始数据分辨率控制信号ODS和反相数据分辨率控制信号IDS在第二帧时段开始之后被输出到锁存器选择装置330时，可以基于具有接通值的第九数据分辨率控制信号ODS9至第十二原始数据分辨率控制信号ODS12来接通第九数据串联开关R9至第十二数据串联开关R12，并且可以基于具有断开值的第九反相数据分辨率控制信号IDS9至第十二反相数据分辨率控制信号IDS12来断开第九数据并联开关K9至第十二数据并联开关K12。因此，如图11中的和图12所示，第九数据电压Vdata9至第十二数据电压Vdata12可以被输出到第九数据线DL9至第十二数据线DL12。这里，第九数据电压Vdata9可以表示由第九转换单元生成的数据电压，第十数据电压Vdata10可以表示由第十转换单元生成的数据电压，第十一数据电压Vdata11可以表示由第十一转换单元生成的数据电压，并且第十二数据电压Vdata12可以表示由第十二转换单元生成的数据电压。如图8A所示，由于第九选通脉冲GP9至第十二选通脉冲GP12被输出至第九选通线GL9至第十二选通线GL12并且第九数据电压Vdata9至第十二数据电压Vdata12被输出至第九数据线DL9至第十二数据线DL12时，所以可以在第九选通脉冲GP9至第十二选通脉冲GP12与第九选通线GL9至第十二选通线GL12相交的区域中形成高分辨率区域Z。如上所述，根据本公开，低分辨率区域X、中分辨率区域Y和高分辨率区域Z可以基于用户的眼睛的焦点位置而被不同地改变。根据本公开的实施方式，随着用户的眼睛的焦点位置改变，显示面板的每个区域的分辨率可以改变。因此，用户可以享受更清晰的VR。此外，根据本公开的实施方式，可以减少由选通驱动器生成的选通脉冲的数量，并且可以减少由数据驱动器生成的数据电压的数量。因此，可以减小选通驱动器和数据驱动器的功耗，并且因此可以降低显示设备的功耗。本公开的上述特征、结构和效果包括在本公开的至少一个实施方式中，但是不仅限于一个实施方式。此外，本领域技术人员可以通过其它实施方式的组合或修改来实现在本公开的至少一个实施方式中描述的特征、结构和效果。因此，与组合和修改相关联的内容应被解释为在本公开的范围内。对于本领域技术人员来说显而易见的是，在不脱离本公开的精神或范围的情况下，可以对本公开进行各种修改和变型。因此，本公开旨在覆盖本公开的修改和变型，只要它们落入所附权利要求及其等同物的范围内。相关申请的交叉引用本申请要求于2020年6月23日提交的韩国专利申请10-2020-0076553的优先权，在此通过引用合并于此，如同在本文中进行完全阐述一样。
