TimeQuest Timing Analyzer report for LCD
Wed Apr 20 15:29:21 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'LCDctrol:inst2|PHSYNC'
 13. Slow 1200mV 85C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Hold: 'LCDctrol:inst2|PHSYNC'
 15. Slow 1200mV 85C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'LCDctrol:inst2|PHSYNC'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'CLKIN'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'LCDctrol:inst2|PHSYNC'
 29. Slow 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 30. Slow 1200mV 0C Model Hold: 'LCDctrol:inst2|PHSYNC'
 31. Slow 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'LCDctrol:inst2|PHSYNC'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'CLKIN'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'LCDctrol:inst2|PHSYNC'
 44. Fast 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 45. Fast 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 46. Fast 1200mV 0C Model Hold: 'LCDctrol:inst2|PHSYNC'
 47. Fast 1200mV 0C Model Minimum Pulse Width: 'LCDctrol:inst2|PHSYNC'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'CLKIN'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Board Trace Model Assignments
 57. Input Transition Times
 58. Signal Integrity Metrics (Slow 1200mv 0c Model)
 59. Signal Integrity Metrics (Slow 1200mv 85c Model)
 60. Signal Integrity Metrics (Fast 1200mv 0c Model)
 61. Setup Transfers
 62. Hold Transfers
 63. Report TCCS
 64. Report RSKM
 65. Unconstrained Paths
 66. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; LCD                                                 ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6E22C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ; < 0.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------+-----------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------+------------------------------------------------------+
; Clock Name                                       ; Type      ; Period  ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                             ; Targets                                              ;
+--------------------------------------------------+-----------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------+------------------------------------------------------+
; CLKIN                                            ; Base      ; 40.000  ; 25.0 MHz   ; 0.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                    ; { CLKIN }                                            ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 160.000 ; 6.25 MHz   ; 0.000 ; 80.000 ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; CLKIN  ; inst|altpll_component|auto_generated|pll1|inclk[0] ; { inst|altpll_component|auto_generated|pll1|clk[0] } ;
; LCDctrol:inst2|PHSYNC                            ; Base      ; 1.000   ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                    ; { LCDctrol:inst2|PHSYNC }                            ;
+--------------------------------------------------+-----------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                     ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 317.46 MHz ; 317.46 MHz      ; inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 358.17 MHz ; 358.17 MHz      ; LCDctrol:inst2|PHSYNC                            ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; LCDctrol:inst2|PHSYNC                            ; -1.792  ; -17.080       ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 156.850 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                       ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; LCDctrol:inst2|PHSYNC                            ; 0.543 ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.553 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; LCDctrol:inst2|PHSYNC                            ; -1.487 ; -14.870       ;
; CLKIN                                            ; 19.934 ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 79.778 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'LCDctrol:inst2|PHSYNC'                                                                                                  ;
+--------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -1.792 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.714      ;
; -1.792 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.714      ;
; -1.792 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.714      ;
; -1.792 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.714      ;
; -1.792 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.714      ;
; -1.792 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.714      ;
; -1.792 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.714      ;
; -1.792 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.714      ;
; -1.625 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.547      ;
; -1.625 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.547      ;
; -1.625 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.547      ;
; -1.625 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.547      ;
; -1.625 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.547      ;
; -1.625 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.547      ;
; -1.625 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.547      ;
; -1.625 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.547      ;
; -1.591 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.551     ; 2.041      ;
; -1.591 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.551     ; 2.041      ;
; -1.591 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.551     ; 2.041      ;
; -1.591 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.551     ; 2.041      ;
; -1.591 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.551     ; 2.041      ;
; -1.591 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.551     ; 2.041      ;
; -1.591 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.551     ; 2.041      ;
; -1.591 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.551     ; 2.041      ;
; -1.505 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.427      ;
; -1.502 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.424      ;
; -1.502 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.424      ;
; -1.502 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.424      ;
; -1.502 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.424      ;
; -1.502 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.424      ;
; -1.502 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.424      ;
; -1.502 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.424      ;
; -1.502 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.424      ;
; -1.411 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.333      ;
; -1.411 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.333      ;
; -1.411 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.333      ;
; -1.411 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.333      ;
; -1.411 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.333      ;
; -1.411 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.333      ;
; -1.411 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.333      ;
; -1.411 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.333      ;
; -1.410 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.332      ;
; -1.404 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.551     ; 1.854      ;
; -1.394 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.316      ;
; -1.394 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.316      ;
; -1.394 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.316      ;
; -1.394 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.316      ;
; -1.394 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.316      ;
; -1.394 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.316      ;
; -1.394 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.316      ;
; -1.394 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.316      ;
; -1.359 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.281      ;
; -1.359 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.281      ;
; -1.359 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.281      ;
; -1.359 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.281      ;
; -1.359 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.281      ;
; -1.359 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.281      ;
; -1.359 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.281      ;
; -1.359 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.281      ;
; -1.359 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.281      ;
; -1.340 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; 0.373      ; 2.714      ;
; -1.267 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.189      ;
; -1.264 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.186      ;
; -1.247 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.169      ;
; -1.244 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.166      ;
; -1.244 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.166      ;
; -1.244 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.166      ;
; -1.244 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.166      ;
; -1.244 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.166      ;
; -1.244 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.166      ;
; -1.183 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.105      ;
; -1.173 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; 0.373      ; 2.547      ;
; -1.139 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.099     ; 2.041      ;
; -1.121 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.043      ;
; -1.118 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.040      ;
; -1.101 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 2.023      ;
; -1.050 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; 0.373      ; 2.424      ;
; -0.972 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 1.894      ;
; -0.959 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; 0.373      ; 2.333      ;
; -0.955 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 1.877      ;
; -0.942 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; 0.373      ; 2.316      ;
; -0.941 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; 0.373      ; 2.315      ;
; -0.907 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; 0.373      ; 2.281      ;
; -0.877 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; 0.373      ; 2.251      ;
; -0.797 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 1.719      ;
; -0.759 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 1.681      ;
; -0.740 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 1.662      ;
; -0.618 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 1.540      ;
; -0.387 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 1.309      ;
; -0.320 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.079     ; 1.242      ;
+--------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                              ;
+---------+--------------------------+--------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                  ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+--------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 156.850 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 3.071      ;
; 156.850 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 3.071      ;
; 156.850 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 3.071      ;
; 156.850 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 3.071      ;
; 156.850 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 3.071      ;
; 156.850 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 3.071      ;
; 156.850 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 3.071      ;
; 156.850 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 3.071      ;
; 156.850 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 3.071      ;
; 157.220 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.701      ;
; 157.220 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.701      ;
; 157.220 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.701      ;
; 157.220 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.701      ;
; 157.220 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.701      ;
; 157.220 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.701      ;
; 157.220 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.701      ;
; 157.220 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.701      ;
; 157.220 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.701      ;
; 157.280 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.641      ;
; 157.280 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.641      ;
; 157.280 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.641      ;
; 157.280 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.641      ;
; 157.280 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.641      ;
; 157.280 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.641      ;
; 157.280 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.641      ;
; 157.280 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.641      ;
; 157.280 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.641      ;
; 157.402 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.519      ;
; 157.402 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.519      ;
; 157.402 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.519      ;
; 157.402 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.519      ;
; 157.402 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.519      ;
; 157.402 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.519      ;
; 157.402 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.519      ;
; 157.402 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.519      ;
; 157.402 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.519      ;
; 157.518 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.403      ;
; 157.618 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.303      ;
; 157.651 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.270      ;
; 157.651 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.270      ;
; 157.664 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.257      ;
; 157.694 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.227      ;
; 157.758 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.163      ;
; 157.764 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.157      ;
; 157.784 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.137      ;
; 157.797 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.124      ;
; 157.797 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.124      ;
; 157.810 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.111      ;
; 157.827 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.094      ;
; 157.840 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.081      ;
; 157.882 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.039      ;
; 157.887 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.034      ;
; 157.899 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.022      ;
; 157.900 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.021      ;
; 157.900 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.021      ;
; 157.900 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.021      ;
; 157.900 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.021      ;
; 157.900 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.021      ;
; 157.900 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.021      ;
; 157.900 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.021      ;
; 157.900 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.021      ;
; 157.904 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.017      ;
; 157.910 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 2.011      ;
; 157.930 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 1.991      ;
; 157.943 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 1.978      ;
; 157.943 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 1.978      ;
; 157.956 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 1.965      ;
; 157.973 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 1.948      ;
; 157.986 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 1.935      ;
; 158.050 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 1.871      ;
; 158.056 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 1.865      ;
; 158.067 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 1.854      ;
; 158.073 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 1.848      ;
; 158.076 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 1.845      ;
; 158.089 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 1.832      ;
; 158.189 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 1.732      ;
; 158.197 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 1.724      ;
; 158.202 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 1.719      ;
; 158.202 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 1.719      ;
; 158.202 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 1.719      ;
; 158.202 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 1.719      ;
; 158.635 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 1.286      ;
; 158.640 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 1.281      ;
; 158.654 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 1.267      ;
; 158.800 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 1.121      ;
; 158.970 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.080     ; 0.951      ;
+---------+--------------------------+--------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'LCDctrol:inst2|PHSYNC'                                                                                                  ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.543 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 0.834      ;
; 0.663 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.551      ; 1.426      ;
; 0.763 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.099      ; 1.074      ;
; 0.774 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.065      ;
; 0.774 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.065      ;
; 0.780 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.071      ;
; 0.780 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.071      ;
; 0.791 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.082      ;
; 0.794 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.551      ; 1.557      ;
; 0.795 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.086      ;
; 0.803 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.094      ;
; 0.813 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.104      ;
; 0.820 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.551      ; 1.583      ;
; 0.943 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.551      ; 1.706      ;
; 0.949 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.551      ; 1.712      ;
; 1.073 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.551      ; 1.836      ;
; 1.099 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.551      ; 1.862      ;
; 1.134 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.425      ;
; 1.135 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.426      ;
; 1.135 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.426      ;
; 1.144 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.435      ;
; 1.144 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.435      ;
; 1.150 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.441      ;
; 1.151 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.442      ;
; 1.152 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.443      ;
; 1.153 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.444      ;
; 1.160 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.451      ;
; 1.161 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.452      ;
; 1.211 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.502      ;
; 1.228 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.519      ;
; 1.265 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.556      ;
; 1.274 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.565      ;
; 1.275 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.566      ;
; 1.275 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.566      ;
; 1.281 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.572      ;
; 1.284 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.575      ;
; 1.290 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.581      ;
; 1.291 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.582      ;
; 1.300 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.591      ;
; 1.301 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.592      ;
; 1.307 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.598      ;
; 1.329 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.551      ; 2.092      ;
; 1.405 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.696      ;
; 1.414 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.705      ;
; 1.424 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.715      ;
; 1.430 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.721      ;
; 1.431 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.722      ;
; 1.440 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.731      ;
; 1.503 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.794      ;
; 1.554 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.845      ;
; 1.557 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.848      ;
; 1.580 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 1.871      ;
; 1.589 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; -0.373     ; 1.428      ;
; 1.742 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.033      ;
; 1.760 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.051      ;
; 1.801 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; -0.373     ; 1.640      ;
; 1.801 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.092      ;
; 1.801 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.092      ;
; 1.801 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.092      ;
; 1.801 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.092      ;
; 1.801 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.092      ;
; 1.801 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.092      ;
; 1.801 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.092      ;
; 1.889 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.180      ;
; 1.889 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.180      ;
; 1.889 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.180      ;
; 1.889 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.180      ;
; 1.895 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.186      ;
; 1.895 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.186      ;
; 1.895 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.186      ;
; 1.895 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.186      ;
; 1.895 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.186      ;
; 1.895 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.186      ;
; 2.017 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.308      ;
; 2.017 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.308      ;
; 2.039 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.330      ;
; 2.039 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.330      ;
; 2.039 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.330      ;
; 2.048 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; -0.373     ; 1.887      ;
; 2.048 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; -0.373     ; 1.887      ;
; 2.048 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; -0.373     ; 1.887      ;
; 2.048 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; -0.373     ; 1.887      ;
; 2.048 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; -0.373     ; 1.887      ;
; 2.048 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; -0.373     ; 1.887      ;
; 2.048 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; -0.373     ; 1.887      ;
; 2.224 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.515      ;
; 2.224 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.515      ;
; 2.224 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.515      ;
; 2.224 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.515      ;
; 2.224 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.079      ; 2.515      ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                             ;
+-------+--------------------------+--------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.553 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.845      ;
; 0.688 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.980      ;
; 0.754 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.046      ;
; 0.755 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.047      ;
; 0.758 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.050      ;
; 0.764 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.773 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.065      ;
; 0.781 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.073      ;
; 0.788 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.080      ;
; 1.108 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.400      ;
; 1.109 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.401      ;
; 1.116 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.408      ;
; 1.117 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.409      ;
; 1.119 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.411      ;
; 1.119 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.411      ;
; 1.125 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.417      ;
; 1.126 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.418      ;
; 1.127 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.419      ;
; 1.128 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.420      ;
; 1.135 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.427      ;
; 1.142 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.434      ;
; 1.240 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.532      ;
; 1.248 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.540      ;
; 1.249 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.541      ;
; 1.250 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.542      ;
; 1.257 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.549      ;
; 1.258 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.550      ;
; 1.259 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.551      ;
; 1.259 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.551      ;
; 1.266 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.558      ;
; 1.267 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.559      ;
; 1.268 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.560      ;
; 1.271 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.563      ;
; 1.275 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.567      ;
; 1.290 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.582      ;
; 1.332 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.624      ;
; 1.332 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.624      ;
; 1.332 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.624      ;
; 1.332 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.624      ;
; 1.332 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.624      ;
; 1.380 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.672      ;
; 1.388 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.680      ;
; 1.389 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.681      ;
; 1.397 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.689      ;
; 1.399 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.691      ;
; 1.408 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.700      ;
; 1.408 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.700      ;
; 1.413 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.705      ;
; 1.520 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.812      ;
; 1.528 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.820      ;
; 1.529 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.821      ;
; 1.537 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.829      ;
; 1.569 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.861      ;
; 1.573 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.865      ;
; 1.573 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.865      ;
; 1.573 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.865      ;
; 1.573 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.865      ;
; 1.576 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.868      ;
; 2.008 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.300      ;
; 2.008 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.300      ;
; 2.008 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.300      ;
; 2.008 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.300      ;
; 2.008 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.300      ;
; 2.131 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.423      ;
; 2.131 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.423      ;
; 2.131 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.423      ;
; 2.131 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.423      ;
; 2.131 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.423      ;
; 2.131 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.423      ;
; 2.250 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.542      ;
; 2.250 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.542      ;
; 2.250 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.542      ;
; 2.250 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.542      ;
; 2.250 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.542      ;
; 2.250 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.542      ;
; 2.250 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.542      ;
; 2.591 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.883      ;
; 2.591 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.883      ;
; 2.591 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.883      ;
; 2.591 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.883      ;
; 2.591 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.883      ;
; 2.591 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.883      ;
; 2.591 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.883      ;
; 2.591 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.883      ;
+-------+--------------------------+--------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'LCDctrol:inst2|PHSYNC'                                                             ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|PVSYNC         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[8]      ;
; 0.244  ; 0.464        ; 0.220          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|PVSYNC         ;
; 0.244  ; 0.464        ; 0.220          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[0]      ;
; 0.244  ; 0.464        ; 0.220          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[1]      ;
; 0.244  ; 0.464        ; 0.220          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[2]      ;
; 0.244  ; 0.464        ; 0.220          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[3]      ;
; 0.244  ; 0.464        ; 0.220          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[4]      ;
; 0.244  ; 0.464        ; 0.220          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[5]      ;
; 0.244  ; 0.464        ; 0.220          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[6]      ;
; 0.244  ; 0.464        ; 0.220          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[8]      ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[7]      ;
; 0.326  ; 0.514        ; 0.188          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[7]      ;
; 0.347  ; 0.535        ; 0.188          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|PVSYNC         ;
; 0.347  ; 0.535        ; 0.188          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[0]      ;
; 0.347  ; 0.535        ; 0.188          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[1]      ;
; 0.347  ; 0.535        ; 0.188          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[2]      ;
; 0.347  ; 0.535        ; 0.188          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[3]      ;
; 0.347  ; 0.535        ; 0.188          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[4]      ;
; 0.347  ; 0.535        ; 0.188          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[5]      ;
; 0.347  ; 0.535        ; 0.188          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[6]      ;
; 0.347  ; 0.535        ; 0.188          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[8]      ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|PVSYNC|clk              ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[0]|clk           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[1]|clk           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[2]|clk           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[3]|clk           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[4]|clk           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[5]|clk           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[6]|clk           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[8]|clk           ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[7]|clk           ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|PHSYNC~clkctrl|inclk[0] ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|PHSYNC~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|PHSYNC|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|PHSYNC|q                ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|PHSYNC~clkctrl|inclk[0] ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|PHSYNC~clkctrl|outclk   ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[7]|clk           ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|PVSYNC|clk              ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[0]|clk           ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[1]|clk           ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[2]|clk           ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[3]|clk           ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[4]|clk           ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[5]|clk           ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[6]|clk           ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[8]|clk           ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLKIN'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+
; 19.934 ; 19.934       ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 19.934 ; 19.934       ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 19.954 ; 19.954       ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; CLKIN~input|o                                              ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; CLKIN~input|i                                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; CLKIN~input|i                                              ;
; 20.022 ; 20.022       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.046 ; 20.046       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; CLKIN~input|o                                              ;
; 20.066 ; 20.066       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 20.066 ; 20.066       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 36.000 ; 40.000       ; 4.000          ; Port Rate        ; CLKIN ; Rise       ; CLKIN                                                      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                       ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                                                 ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------+
; 79.778  ; 79.966       ; 0.188          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|PHSYNC                                                  ;
; 79.778  ; 79.966       ; 0.188          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[0]                                               ;
; 79.778  ; 79.966       ; 0.188          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[1]                                               ;
; 79.778  ; 79.966       ; 0.188          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[2]                                               ;
; 79.778  ; 79.966       ; 0.188          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[3]                                               ;
; 79.778  ; 79.966       ; 0.188          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[4]                                               ;
; 79.778  ; 79.966       ; 0.188          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[5]                                               ;
; 79.778  ; 79.966       ; 0.188          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[6]                                               ;
; 79.778  ; 79.966       ; 0.188          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[7]                                               ;
; 79.778  ; 79.966       ; 0.188          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[8]                                               ;
; 79.813  ; 80.033       ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|PHSYNC                                                  ;
; 79.813  ; 80.033       ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[0]                                               ;
; 79.813  ; 80.033       ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[1]                                               ;
; 79.813  ; 80.033       ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[2]                                               ;
; 79.813  ; 80.033       ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[3]                                               ;
; 79.813  ; 80.033       ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[4]                                               ;
; 79.813  ; 80.033       ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[5]                                               ;
; 79.813  ; 80.033       ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[6]                                               ;
; 79.813  ; 80.033       ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[7]                                               ;
; 79.813  ; 80.033       ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[8]                                               ;
; 79.967  ; 79.967       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 79.967  ; 79.967       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 79.987  ; 79.987       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|PHSYNC|clk                                                       ;
; 79.987  ; 79.987       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[0]|clk                                                    ;
; 79.987  ; 79.987       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[1]|clk                                                    ;
; 79.987  ; 79.987       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[2]|clk                                                    ;
; 79.987  ; 79.987       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[3]|clk                                                    ;
; 79.987  ; 79.987       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[4]|clk                                                    ;
; 79.987  ; 79.987       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[5]|clk                                                    ;
; 79.987  ; 79.987       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[6]|clk                                                    ;
; 79.987  ; 79.987       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[7]|clk                                                    ;
; 79.987  ; 79.987       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[8]|clk                                                    ;
; 80.012  ; 80.012       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|PHSYNC|clk                                                       ;
; 80.012  ; 80.012       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[0]|clk                                                    ;
; 80.012  ; 80.012       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[1]|clk                                                    ;
; 80.012  ; 80.012       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[2]|clk                                                    ;
; 80.012  ; 80.012       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[3]|clk                                                    ;
; 80.012  ; 80.012       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[4]|clk                                                    ;
; 80.012  ; 80.012       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[5]|clk                                                    ;
; 80.012  ; 80.012       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[6]|clk                                                    ;
; 80.012  ; 80.012       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[7]|clk                                                    ;
; 80.012  ; 80.012       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[8]|clk                                                    ;
; 80.031  ; 80.031       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 80.031  ; 80.031       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 157.513 ; 160.000      ; 2.487          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|PHSYNC                                                  ;
; 157.513 ; 160.000      ; 2.487          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[0]                                               ;
; 157.513 ; 160.000      ; 2.487          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[1]                                               ;
; 157.513 ; 160.000      ; 2.487          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[2]                                               ;
; 157.513 ; 160.000      ; 2.487          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[3]                                               ;
; 157.513 ; 160.000      ; 2.487          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[4]                                               ;
; 157.513 ; 160.000      ; 2.487          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[5]                                               ;
; 157.513 ; 160.000      ; 2.487          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[6]                                               ;
; 157.513 ; 160.000      ; 2.487          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[7]                                               ;
; 157.513 ; 160.000      ; 2.487          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[8]                                               ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                             ;
+-----------+-----------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+-----------------------+-------+-------+------------+--------------------------------------------------+
; HSYNC     ; LCDctrol:inst2|PHSYNC ; 4.656 ;       ; Rise       ; LCDctrol:inst2|PHSYNC                            ;
; HSYNC     ; LCDctrol:inst2|PHSYNC ;       ; 4.544 ; Fall       ; LCDctrol:inst2|PHSYNC                            ;
; VSYNC     ; LCDctrol:inst2|PHSYNC ; 7.175 ; 7.121 ; Fall       ; LCDctrol:inst2|PHSYNC                            ;
; lcd_clk   ; CLKIN                 ; 3.297 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; lcd_clk   ; CLKIN                 ;       ; 3.188 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+-----------------------+-------+-------+------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                     ;
+-----------+-----------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+-----------------------+-------+-------+------------+--------------------------------------------------+
; HSYNC     ; LCDctrol:inst2|PHSYNC ; 4.492 ;       ; Rise       ; LCDctrol:inst2|PHSYNC                            ;
; HSYNC     ; LCDctrol:inst2|PHSYNC ;       ; 4.383 ; Fall       ; LCDctrol:inst2|PHSYNC                            ;
; VSYNC     ; LCDctrol:inst2|PHSYNC ; 6.898 ; 6.845 ; Fall       ; LCDctrol:inst2|PHSYNC                            ;
; lcd_clk   ; CLKIN                 ; 2.800 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; lcd_clk   ; CLKIN                 ;       ; 2.693 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+-----------------------+-------+-------+------------+--------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                      ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 334.78 MHz ; 334.78 MHz      ; inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 390.47 MHz ; 390.47 MHz      ; LCDctrol:inst2|PHSYNC                            ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; LCDctrol:inst2|PHSYNC                            ; -1.561  ; -14.856       ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 157.013 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; LCDctrol:inst2|PHSYNC                            ; 0.502 ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.520 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; LCDctrol:inst2|PHSYNC                            ; -1.487 ; -14.870       ;
; CLKIN                                            ; 19.943 ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 79.764 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'LCDctrol:inst2|PHSYNC'                                                                                                   ;
+--------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -1.561 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.492      ;
; -1.561 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.492      ;
; -1.561 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.492      ;
; -1.561 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.492      ;
; -1.561 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.492      ;
; -1.561 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.492      ;
; -1.561 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.492      ;
; -1.561 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.492      ;
; -1.409 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.340      ;
; -1.409 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.340      ;
; -1.409 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.340      ;
; -1.409 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.340      ;
; -1.409 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.340      ;
; -1.409 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.340      ;
; -1.409 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.340      ;
; -1.409 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.340      ;
; -1.353 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.488     ; 1.867      ;
; -1.353 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.488     ; 1.867      ;
; -1.353 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.488     ; 1.867      ;
; -1.353 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.488     ; 1.867      ;
; -1.353 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.488     ; 1.867      ;
; -1.353 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.488     ; 1.867      ;
; -1.353 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.488     ; 1.867      ;
; -1.353 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.488     ; 1.867      ;
; -1.299 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.230      ;
; -1.299 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.230      ;
; -1.299 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.230      ;
; -1.299 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.230      ;
; -1.299 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.230      ;
; -1.299 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.230      ;
; -1.299 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.230      ;
; -1.299 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.230      ;
; -1.235 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.166      ;
; -1.227 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.158      ;
; -1.227 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.158      ;
; -1.227 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.158      ;
; -1.227 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.158      ;
; -1.227 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.158      ;
; -1.227 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.158      ;
; -1.227 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.158      ;
; -1.227 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.158      ;
; -1.209 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.140      ;
; -1.209 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.140      ;
; -1.209 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.140      ;
; -1.209 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.140      ;
; -1.209 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.140      ;
; -1.209 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.140      ;
; -1.209 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.140      ;
; -1.209 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.140      ;
; -1.208 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.488     ; 1.722      ;
; -1.194 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.125      ;
; -1.194 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.125      ;
; -1.194 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.125      ;
; -1.194 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.125      ;
; -1.194 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.125      ;
; -1.194 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.125      ;
; -1.194 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.125      ;
; -1.194 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.125      ;
; -1.160 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; 0.330      ; 2.492      ;
; -1.149 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.080      ;
; -1.109 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.040      ;
; -1.077 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.008      ;
; -1.071 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.002      ;
; -1.071 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.002      ;
; -1.071 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.002      ;
; -1.071 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.002      ;
; -1.071 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.002      ;
; -1.071 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 2.002      ;
; -1.034 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 1.965      ;
; -1.023 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 1.954      ;
; -1.008 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; 0.330      ; 2.340      ;
; -1.004 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 1.935      ;
; -0.952 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.087     ; 1.867      ;
; -0.935 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 1.866      ;
; -0.908 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 1.839      ;
; -0.898 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; 0.330      ; 2.230      ;
; -0.897 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 1.828      ;
; -0.826 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; 0.330      ; 2.158      ;
; -0.808 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; 0.330      ; 2.140      ;
; -0.793 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; 0.330      ; 2.125      ;
; -0.782 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 1.713      ;
; -0.771 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 1.702      ;
; -0.759 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; 0.330      ; 2.091      ;
; -0.670 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; 0.330      ; 2.002      ;
; -0.666 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 1.597      ;
; -0.634 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 1.565      ;
; -0.601 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 1.532      ;
; -0.473 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 1.404      ;
; -0.251 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 1.182      ;
; -0.187 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.071     ; 1.118      ;
+--------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                               ;
+---------+--------------------------+--------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                  ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+--------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 157.013 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.920      ;
; 157.013 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.920      ;
; 157.013 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.920      ;
; 157.013 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.920      ;
; 157.013 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.920      ;
; 157.013 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.920      ;
; 157.013 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.920      ;
; 157.013 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.920      ;
; 157.013 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.920      ;
; 157.368 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.565      ;
; 157.368 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.565      ;
; 157.368 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.565      ;
; 157.368 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.565      ;
; 157.368 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.565      ;
; 157.368 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.565      ;
; 157.368 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.565      ;
; 157.368 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.565      ;
; 157.368 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.565      ;
; 157.481 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.452      ;
; 157.481 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.452      ;
; 157.481 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.452      ;
; 157.481 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.452      ;
; 157.481 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.452      ;
; 157.481 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.452      ;
; 157.481 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.452      ;
; 157.481 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.452      ;
; 157.481 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.452      ;
; 157.599 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.334      ;
; 157.599 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.334      ;
; 157.599 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.334      ;
; 157.599 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.334      ;
; 157.599 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.334      ;
; 157.599 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.334      ;
; 157.599 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.334      ;
; 157.599 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.334      ;
; 157.599 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.334      ;
; 157.787 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.146      ;
; 157.877 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.056      ;
; 157.882 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.051      ;
; 157.902 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.031      ;
; 157.913 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 2.020      ;
; 157.952 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.981      ;
; 157.994 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.939      ;
; 158.001 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.932      ;
; 158.003 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.930      ;
; 158.008 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.925      ;
; 158.028 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.905      ;
; 158.039 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.894      ;
; 158.067 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.866      ;
; 158.075 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.858      ;
; 158.078 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.855      ;
; 158.085 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.848      ;
; 158.086 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.847      ;
; 158.086 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.847      ;
; 158.086 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.847      ;
; 158.086 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.847      ;
; 158.086 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.847      ;
; 158.086 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.847      ;
; 158.086 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.847      ;
; 158.086 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.847      ;
; 158.086 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.847      ;
; 158.120 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.813      ;
; 158.127 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.806      ;
; 158.129 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.804      ;
; 158.134 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.799      ;
; 158.154 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.779      ;
; 158.165 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.768      ;
; 158.193 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.740      ;
; 158.204 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.729      ;
; 158.226 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.707      ;
; 158.234 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.699      ;
; 158.246 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.687      ;
; 158.253 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.680      ;
; 158.255 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.678      ;
; 158.260 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.673      ;
; 158.344 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.589      ;
; 158.350 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.583      ;
; 158.354 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.579      ;
; 158.354 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.579      ;
; 158.354 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.579      ;
; 158.354 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.579      ;
; 158.773 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.160      ;
; 158.775 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.158      ;
; 158.786 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.147      ;
; 158.919 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 1.014      ;
; 159.079 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.069     ; 0.854      ;
+---------+--------------------------+--------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'LCDctrol:inst2|PHSYNC'                                                                                                   ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.502 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 0.768      ;
; 0.619 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.488      ; 1.302      ;
; 0.712 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.087      ; 0.994      ;
; 0.717 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 0.983      ;
; 0.720 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 0.986      ;
; 0.722 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 0.988      ;
; 0.723 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 0.989      ;
; 0.728 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.488      ; 1.411      ;
; 0.737 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.003      ;
; 0.737 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.003      ;
; 0.745 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.011      ;
; 0.758 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.024      ;
; 0.761 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.488      ; 1.444      ;
; 0.861 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.488      ; 1.544      ;
; 0.866 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.488      ; 1.549      ;
; 0.973 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.488      ; 1.656      ;
; 1.000 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.488      ; 1.683      ;
; 1.039 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.305      ;
; 1.045 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.311      ;
; 1.046 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.312      ;
; 1.051 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.317      ;
; 1.051 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.317      ;
; 1.054 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.320      ;
; 1.056 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.322      ;
; 1.059 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.325      ;
; 1.064 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.330      ;
; 1.068 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.334      ;
; 1.071 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.337      ;
; 1.105 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.371      ;
; 1.117 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.383      ;
; 1.146 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.412      ;
; 1.156 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.422      ;
; 1.161 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.427      ;
; 1.167 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.433      ;
; 1.168 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.434      ;
; 1.173 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.439      ;
; 1.176 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.442      ;
; 1.181 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.447      ;
; 1.190 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.456      ;
; 1.191 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.457      ;
; 1.193 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.459      ;
; 1.235 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.488      ; 1.918      ;
; 1.268 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.534      ;
; 1.290 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.556      ;
; 1.295 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.561      ;
; 1.298 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.564      ;
; 1.303 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.569      ;
; 1.312 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.578      ;
; 1.382 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.648      ;
; 1.412 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.678      ;
; 1.430 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.696      ;
; 1.434 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.700      ;
; 1.453 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; -0.330     ; 1.318      ;
; 1.619 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.885      ;
; 1.635 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; -0.330     ; 1.500      ;
; 1.645 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.911      ;
; 1.652 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.918      ;
; 1.652 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.918      ;
; 1.652 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.918      ;
; 1.652 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.918      ;
; 1.652 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.918      ;
; 1.652 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.918      ;
; 1.652 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 1.918      ;
; 1.758 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 2.024      ;
; 1.758 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 2.024      ;
; 1.758 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 2.024      ;
; 1.758 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 2.024      ;
; 1.764 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 2.030      ;
; 1.764 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 2.030      ;
; 1.764 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 2.030      ;
; 1.764 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 2.030      ;
; 1.764 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 2.030      ;
; 1.764 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 2.030      ;
; 1.879 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 2.145      ;
; 1.879 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 2.145      ;
; 1.897 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; -0.330     ; 1.762      ;
; 1.897 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; -0.330     ; 1.762      ;
; 1.897 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; -0.330     ; 1.762      ;
; 1.897 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; -0.330     ; 1.762      ;
; 1.897 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; -0.330     ; 1.762      ;
; 1.897 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; -0.330     ; 1.762      ;
; 1.897 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; -0.330     ; 1.762      ;
; 1.901 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 2.167      ;
; 1.901 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 2.167      ;
; 1.901 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 2.167      ;
; 2.077 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 2.343      ;
; 2.077 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 2.343      ;
; 2.077 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 2.343      ;
; 2.077 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 2.343      ;
; 2.077 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.071      ; 2.343      ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                              ;
+-------+--------------------------+--------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.520 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.784      ;
; 0.644 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.908      ;
; 0.704 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.968      ;
; 0.706 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.970      ;
; 0.710 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.974      ;
; 0.713 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.977      ;
; 0.719 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.983      ;
; 0.719 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.983      ;
; 0.719 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.983      ;
; 0.727 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.991      ;
; 0.734 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.998      ;
; 1.017 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.281      ;
; 1.025 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.289      ;
; 1.026 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.290      ;
; 1.029 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.293      ;
; 1.032 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.296      ;
; 1.037 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.301      ;
; 1.038 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.302      ;
; 1.040 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.304      ;
; 1.043 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.307      ;
; 1.044 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.308      ;
; 1.053 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.317      ;
; 1.058 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.322      ;
; 1.125 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.389      ;
; 1.138 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.402      ;
; 1.139 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.403      ;
; 1.141 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.405      ;
; 1.148 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.412      ;
; 1.151 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.415      ;
; 1.154 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.418      ;
; 1.157 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.421      ;
; 1.159 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.423      ;
; 1.160 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.424      ;
; 1.165 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.429      ;
; 1.166 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.430      ;
; 1.175 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.439      ;
; 1.175 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.439      ;
; 1.247 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.511      ;
; 1.256 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.520      ;
; 1.256 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.520      ;
; 1.256 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.520      ;
; 1.256 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.520      ;
; 1.256 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.520      ;
; 1.261 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.525      ;
; 1.270 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.534      ;
; 1.273 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.537      ;
; 1.276 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.540      ;
; 1.286 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.550      ;
; 1.288 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.552      ;
; 1.293 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.557      ;
; 1.369 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.633      ;
; 1.383 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.647      ;
; 1.392 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.656      ;
; 1.398 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.662      ;
; 1.436 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.700      ;
; 1.446 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.710      ;
; 1.482 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.746      ;
; 1.482 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.746      ;
; 1.482 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.746      ;
; 1.482 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.746      ;
; 1.858 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 2.122      ;
; 1.858 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 2.122      ;
; 1.858 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 2.122      ;
; 1.858 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 2.122      ;
; 1.858 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 2.122      ;
; 1.976 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 2.240      ;
; 1.976 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 2.240      ;
; 1.976 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 2.240      ;
; 1.976 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 2.240      ;
; 1.976 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 2.240      ;
; 1.976 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 2.240      ;
; 2.045 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 2.309      ;
; 2.045 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 2.309      ;
; 2.045 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 2.309      ;
; 2.045 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 2.309      ;
; 2.045 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 2.309      ;
; 2.045 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 2.309      ;
; 2.045 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 2.309      ;
; 2.351 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 2.615      ;
; 2.351 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 2.615      ;
; 2.351 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 2.615      ;
; 2.351 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 2.615      ;
; 2.351 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 2.615      ;
; 2.351 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 2.615      ;
; 2.351 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 2.615      ;
; 2.351 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 2.615      ;
+-------+--------------------------+--------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'LCDctrol:inst2|PHSYNC'                                                              ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|PVSYNC         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[8]      ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[7]      ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|PVSYNC         ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[0]      ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[1]      ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[2]      ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[3]      ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[4]      ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[5]      ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[6]      ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[8]      ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|PVSYNC         ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[0]      ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[1]      ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[2]      ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[3]      ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[4]      ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[5]      ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[6]      ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[8]      ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[7]      ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|PVSYNC|clk              ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[0]|clk           ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[1]|clk           ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[2]|clk           ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[3]|clk           ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[4]|clk           ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[5]|clk           ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[6]|clk           ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[8]|clk           ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|PHSYNC~clkctrl|inclk[0] ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|PHSYNC~clkctrl|outclk   ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|PHSYNC|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|PHSYNC|q                ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[7]|clk           ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|PHSYNC~clkctrl|inclk[0] ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|PHSYNC~clkctrl|outclk   ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|PVSYNC|clk              ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[0]|clk           ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[1]|clk           ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[2]|clk           ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[3]|clk           ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[4]|clk           ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[5]|clk           ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[6]|clk           ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[8]|clk           ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLKIN'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+
; 19.943 ; 19.943       ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 19.943 ; 19.943       ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 19.975 ; 19.975       ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; CLKIN~input|o                                              ;
; 19.992 ; 19.992       ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; CLKIN~input|i                                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; CLKIN~input|i                                              ;
; 20.008 ; 20.008       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.025 ; 20.025       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; CLKIN~input|o                                              ;
; 20.056 ; 20.056       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 20.056 ; 20.056       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 36.000 ; 40.000       ; 4.000          ; Port Rate        ; CLKIN ; Rise       ; CLKIN                                                      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                        ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                                                 ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------+
; 79.764  ; 79.948       ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|PHSYNC                                                  ;
; 79.764  ; 79.948       ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[0]                                               ;
; 79.764  ; 79.948       ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[1]                                               ;
; 79.764  ; 79.948       ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[2]                                               ;
; 79.764  ; 79.948       ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[3]                                               ;
; 79.764  ; 79.948       ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[4]                                               ;
; 79.764  ; 79.948       ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[5]                                               ;
; 79.764  ; 79.948       ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[6]                                               ;
; 79.764  ; 79.948       ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[7]                                               ;
; 79.764  ; 79.948       ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[8]                                               ;
; 79.832  ; 80.048       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|PHSYNC                                                  ;
; 79.832  ; 80.048       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[0]                                               ;
; 79.832  ; 80.048       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[1]                                               ;
; 79.832  ; 80.048       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[2]                                               ;
; 79.832  ; 80.048       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[3]                                               ;
; 79.832  ; 80.048       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[4]                                               ;
; 79.832  ; 80.048       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[5]                                               ;
; 79.832  ; 80.048       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[6]                                               ;
; 79.832  ; 80.048       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[7]                                               ;
; 79.832  ; 80.048       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[8]                                               ;
; 79.965  ; 79.965       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 79.965  ; 79.965       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 79.988  ; 79.988       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|PHSYNC|clk                                                       ;
; 79.988  ; 79.988       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[0]|clk                                                    ;
; 79.988  ; 79.988       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[1]|clk                                                    ;
; 79.988  ; 79.988       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[2]|clk                                                    ;
; 79.988  ; 79.988       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[3]|clk                                                    ;
; 79.988  ; 79.988       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[4]|clk                                                    ;
; 79.988  ; 79.988       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[5]|clk                                                    ;
; 79.988  ; 79.988       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[6]|clk                                                    ;
; 79.988  ; 79.988       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[7]|clk                                                    ;
; 79.988  ; 79.988       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[8]|clk                                                    ;
; 80.011  ; 80.011       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|PHSYNC|clk                                                       ;
; 80.011  ; 80.011       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[0]|clk                                                    ;
; 80.011  ; 80.011       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[1]|clk                                                    ;
; 80.011  ; 80.011       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[2]|clk                                                    ;
; 80.011  ; 80.011       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[3]|clk                                                    ;
; 80.011  ; 80.011       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[4]|clk                                                    ;
; 80.011  ; 80.011       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[5]|clk                                                    ;
; 80.011  ; 80.011       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[6]|clk                                                    ;
; 80.011  ; 80.011       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[7]|clk                                                    ;
; 80.011  ; 80.011       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[8]|clk                                                    ;
; 80.033  ; 80.033       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 80.033  ; 80.033       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 157.513 ; 160.000      ; 2.487          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|PHSYNC                                                  ;
; 157.513 ; 160.000      ; 2.487          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[0]                                               ;
; 157.513 ; 160.000      ; 2.487          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[1]                                               ;
; 157.513 ; 160.000      ; 2.487          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[2]                                               ;
; 157.513 ; 160.000      ; 2.487          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[3]                                               ;
; 157.513 ; 160.000      ; 2.487          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[4]                                               ;
; 157.513 ; 160.000      ; 2.487          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[5]                                               ;
; 157.513 ; 160.000      ; 2.487          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[6]                                               ;
; 157.513 ; 160.000      ; 2.487          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[7]                                               ;
; 157.513 ; 160.000      ; 2.487          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[8]                                               ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                             ;
+-----------+-----------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+-----------------------+-------+-------+------------+--------------------------------------------------+
; HSYNC     ; LCDctrol:inst2|PHSYNC ; 4.259 ;       ; Rise       ; LCDctrol:inst2|PHSYNC                            ;
; HSYNC     ; LCDctrol:inst2|PHSYNC ;       ; 4.049 ; Fall       ; LCDctrol:inst2|PHSYNC                            ;
; VSYNC     ; LCDctrol:inst2|PHSYNC ; 6.506 ; 6.381 ; Fall       ; LCDctrol:inst2|PHSYNC                            ;
; lcd_clk   ; CLKIN                 ; 3.071 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; lcd_clk   ; CLKIN                 ;       ; 2.940 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+-----------------------+-------+-------+------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                     ;
+-----------+-----------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+-----------------------+-------+-------+------------+--------------------------------------------------+
; HSYNC     ; LCDctrol:inst2|PHSYNC ; 4.087 ;       ; Rise       ; LCDctrol:inst2|PHSYNC                            ;
; HSYNC     ; LCDctrol:inst2|PHSYNC ;       ; 3.883 ; Fall       ; LCDctrol:inst2|PHSYNC                            ;
; VSYNC     ; LCDctrol:inst2|PHSYNC ; 6.235 ; 6.113 ; Fall       ; LCDctrol:inst2|PHSYNC                            ;
; lcd_clk   ; CLKIN                 ; 2.611 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; lcd_clk   ; CLKIN                 ;       ; 2.484 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+-----------------------+-------+-------+------------+--------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                         ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; LCDctrol:inst2|PHSYNC                            ; -0.170  ; -1.381        ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 158.682 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.218 ; 0.000         ;
; LCDctrol:inst2|PHSYNC                            ; 0.219 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; LCDctrol:inst2|PHSYNC                            ; -1.000 ; -10.000       ;
; CLKIN                                            ; 19.594 ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 79.755 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'LCDctrol:inst2|PHSYNC'                                                                                                   ;
+--------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.170 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 1.119      ;
; -0.170 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 1.119      ;
; -0.170 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 1.119      ;
; -0.170 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 1.119      ;
; -0.170 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 1.119      ;
; -0.170 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 1.119      ;
; -0.170 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 1.119      ;
; -0.170 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 1.119      ;
; -0.125 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.261     ; 0.851      ;
; -0.120 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.261     ; 0.846      ;
; -0.120 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.261     ; 0.846      ;
; -0.120 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.261     ; 0.846      ;
; -0.120 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.261     ; 0.846      ;
; -0.120 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.261     ; 0.846      ;
; -0.120 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.261     ; 0.846      ;
; -0.120 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.261     ; 0.846      ;
; -0.102 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 1.051      ;
; -0.102 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 1.051      ;
; -0.102 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 1.051      ;
; -0.102 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 1.051      ;
; -0.102 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 1.051      ;
; -0.102 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 1.051      ;
; -0.102 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 1.051      ;
; -0.102 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 1.051      ;
; -0.101 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 1.050      ;
; -0.053 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 1.002      ;
; -0.042 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.991      ;
; -0.042 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.991      ;
; -0.042 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.991      ;
; -0.042 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.991      ;
; -0.042 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.991      ;
; -0.042 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.991      ;
; -0.042 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.991      ;
; -0.042 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.991      ;
; -0.033 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.982      ;
; -0.021 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.261     ; 0.747      ;
; 0.000  ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.949      ;
; 0.000  ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.949      ;
; 0.000  ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.949      ;
; 0.000  ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.949      ;
; 0.000  ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.949      ;
; 0.000  ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.949      ;
; 0.000  ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.949      ;
; 0.000  ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.949      ;
; 0.005  ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.944      ;
; 0.005  ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.944      ;
; 0.005  ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.944      ;
; 0.005  ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.944      ;
; 0.005  ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.944      ;
; 0.005  ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.944      ;
; 0.005  ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.944      ;
; 0.005  ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.944      ;
; 0.013  ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.936      ;
; 0.013  ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.936      ;
; 0.013  ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.936      ;
; 0.013  ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.936      ;
; 0.013  ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.936      ;
; 0.013  ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.936      ;
; 0.013  ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.936      ;
; 0.013  ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.936      ;
; 0.015  ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.934      ;
; 0.031  ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.918      ;
; 0.035  ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.914      ;
; 0.035  ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.914      ;
; 0.044  ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; 0.176      ; 1.119      ;
; 0.044  ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.905      ;
; 0.072  ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.877      ;
; 0.072  ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.877      ;
; 0.072  ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.877      ;
; 0.072  ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.877      ;
; 0.072  ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.877      ;
; 0.083  ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.866      ;
; 0.087  ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.862      ;
; 0.094  ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.047     ; 0.846      ;
; 0.112  ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; 0.176      ; 1.051      ;
; 0.112  ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.837      ;
; 0.151  ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.798      ;
; 0.172  ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; 0.176      ; 0.991      ;
; 0.177  ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; 0.176      ; 0.986      ;
; 0.180  ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.769      ;
; 0.190  ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; 0.176      ; 0.973      ;
; 0.214  ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; 0.176      ; 0.949      ;
; 0.219  ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; 0.176      ; 0.944      ;
; 0.227  ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; 0.176      ; 0.936      ;
; 0.240  ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.709      ;
; 0.252  ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.697      ;
; 0.262  ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.687      ;
; 0.293  ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.656      ;
; 0.387  ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.562      ;
; 0.412  ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 1.000        ; -0.038     ; 0.537      ;
+--------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                               ;
+---------+--------------------------+--------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                  ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+--------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 158.682 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.267      ;
; 158.682 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.267      ;
; 158.682 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.267      ;
; 158.682 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.267      ;
; 158.682 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.267      ;
; 158.682 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.267      ;
; 158.682 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.267      ;
; 158.682 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.267      ;
; 158.682 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.267      ;
; 158.840 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.109      ;
; 158.840 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.109      ;
; 158.840 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.109      ;
; 158.840 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.109      ;
; 158.840 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.109      ;
; 158.840 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.109      ;
; 158.840 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.109      ;
; 158.840 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.109      ;
; 158.840 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.109      ;
; 158.879 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.070      ;
; 158.879 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.070      ;
; 158.879 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.070      ;
; 158.879 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.070      ;
; 158.879 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.070      ;
; 158.879 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.070      ;
; 158.879 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.070      ;
; 158.879 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.070      ;
; 158.879 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.070      ;
; 158.913 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.036      ;
; 158.927 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.022      ;
; 158.927 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.022      ;
; 158.927 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.022      ;
; 158.927 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.022      ;
; 158.927 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.022      ;
; 158.927 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.022      ;
; 158.927 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.022      ;
; 158.927 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.022      ;
; 158.927 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 1.022      ;
; 158.963 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.986      ;
; 158.971 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.978      ;
; 158.977 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.972      ;
; 158.981 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.968      ;
; 158.994 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.955      ;
; 159.023 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.926      ;
; 159.031 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.918      ;
; 159.035 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.914      ;
; 159.039 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.910      ;
; 159.045 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.904      ;
; 159.049 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.900      ;
; 159.058 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.891      ;
; 159.062 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.887      ;
; 159.085 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.864      ;
; 159.089 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.860      ;
; 159.091 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.858      ;
; 159.095 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.854      ;
; 159.099 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.850      ;
; 159.103 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.846      ;
; 159.107 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.842      ;
; 159.111 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.838      ;
; 159.111 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.838      ;
; 159.111 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.838      ;
; 159.111 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.838      ;
; 159.111 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.838      ;
; 159.111 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.838      ;
; 159.111 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.838      ;
; 159.111 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.838      ;
; 159.113 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.836      ;
; 159.117 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.832      ;
; 159.126 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.823      ;
; 159.130 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.819      ;
; 159.159 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.790      ;
; 159.167 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.782      ;
; 159.182 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.767      ;
; 159.187 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.762      ;
; 159.194 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.755      ;
; 159.198 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.751      ;
; 159.230 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.719      ;
; 159.235 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.714      ;
; 159.249 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.700      ;
; 159.249 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.700      ;
; 159.249 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.700      ;
; 159.249 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.700      ;
; 159.395 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.554      ;
; 159.402 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.547      ;
; 159.409 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.540      ;
; 159.473 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.476      ;
; 159.542 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 160.000      ; -0.038     ; 0.407      ;
+---------+--------------------------+--------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                              ;
+-------+--------------------------+--------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.218 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.340      ;
; 0.274 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.396      ;
; 0.300 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.422      ;
; 0.302 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.424      ;
; 0.303 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.425      ;
; 0.305 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.427      ;
; 0.306 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.428      ;
; 0.308 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.430      ;
; 0.309 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.431      ;
; 0.312 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.434      ;
; 0.317 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.439      ;
; 0.449 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.571      ;
; 0.454 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.576      ;
; 0.455 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.577      ;
; 0.458 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.580      ;
; 0.458 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.580      ;
; 0.460 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.582      ;
; 0.461 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.583      ;
; 0.463 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.585      ;
; 0.464 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.586      ;
; 0.466 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.588      ;
; 0.466 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.588      ;
; 0.469 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.591      ;
; 0.512 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.634      ;
; 0.515 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.637      ;
; 0.517 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.639      ;
; 0.517 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.639      ;
; 0.517 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.639      ;
; 0.517 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.639      ;
; 0.517 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.639      ;
; 0.517 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.639      ;
; 0.517 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.639      ;
; 0.521 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.643      ;
; 0.521 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.643      ;
; 0.524 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.646      ;
; 0.524 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.646      ;
; 0.527 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.649      ;
; 0.530 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.652      ;
; 0.532 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.654      ;
; 0.535 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.657      ;
; 0.543 ; LCDctrol:inst2|Thsync[3] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.665      ;
; 0.550 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.672      ;
; 0.578 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.700      ;
; 0.581 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.703      ;
; 0.587 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.709      ;
; 0.590 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.712      ;
; 0.593 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.715      ;
; 0.596 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.718      ;
; 0.597 ; LCDctrol:inst2|Thsync[2] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.719      ;
; 0.598 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.720      ;
; 0.623 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.745      ;
; 0.623 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.745      ;
; 0.623 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.745      ;
; 0.623 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.745      ;
; 0.644 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.766      ;
; 0.647 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.769      ;
; 0.653 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.775      ;
; 0.656 ; LCDctrol:inst2|Thsync[0] ; LCDctrol:inst2|Thsync[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.778      ;
; 0.665 ; LCDctrol:inst2|Thsync[1] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.787      ;
; 0.668 ; LCDctrol:inst2|Thsync[4] ; LCDctrol:inst2|PHSYNC    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.790      ;
; 0.823 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.945      ;
; 0.823 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.945      ;
; 0.823 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.945      ;
; 0.823 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.945      ;
; 0.823 ; LCDctrol:inst2|Thsync[5] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.945      ;
; 0.871 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.993      ;
; 0.871 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.993      ;
; 0.871 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.993      ;
; 0.871 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.993      ;
; 0.871 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.993      ;
; 0.871 ; LCDctrol:inst2|Thsync[6] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.993      ;
; 0.874 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.996      ;
; 0.874 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.996      ;
; 0.874 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.996      ;
; 0.874 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.996      ;
; 0.874 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.996      ;
; 0.874 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.996      ;
; 0.874 ; LCDctrol:inst2|Thsync[7] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.996      ;
; 1.015 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.137      ;
; 1.015 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.137      ;
; 1.015 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.137      ;
; 1.015 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.137      ;
; 1.015 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.137      ;
; 1.015 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.137      ;
; 1.015 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.137      ;
; 1.015 ; LCDctrol:inst2|Thsync[8] ; LCDctrol:inst2|Thsync[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.137      ;
+-------+--------------------------+--------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'LCDctrol:inst2|PHSYNC'                                                                                                   ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.219 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.341      ;
; 0.243 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.261      ; 0.588      ;
; 0.301 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.261      ; 0.646      ;
; 0.305 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.047      ; 0.436      ;
; 0.308 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.430      ;
; 0.309 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.431      ;
; 0.310 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.432      ;
; 0.312 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.434      ;
; 0.319 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.441      ;
; 0.319 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.441      ;
; 0.320 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.261      ; 0.665      ;
; 0.321 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.443      ;
; 0.327 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.449      ;
; 0.374 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.261      ; 0.719      ;
; 0.376 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.261      ; 0.721      ;
; 0.431 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.261      ; 0.776      ;
; 0.449 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.261      ; 0.794      ;
; 0.459 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.581      ;
; 0.461 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.583      ;
; 0.463 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.585      ;
; 0.467 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.589      ;
; 0.468 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.590      ;
; 0.469 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.591      ;
; 0.470 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.592      ;
; 0.473 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.261      ; 0.818      ;
; 0.474 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.596      ;
; 0.477 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.599      ;
; 0.477 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.599      ;
; 0.480 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.602      ;
; 0.510 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.632      ;
; 0.522 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.644      ;
; 0.522 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.644      ;
; 0.525 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.647      ;
; 0.526 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.648      ;
; 0.527 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.649      ;
; 0.531 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.653      ;
; 0.533 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.655      ;
; 0.534 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.656      ;
; 0.536 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.658      ;
; 0.540 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.662      ;
; 0.543 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.665      ;
; 0.546 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.668      ;
; 0.588 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.710      ;
; 0.591 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.713      ;
; 0.600 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.722      ;
; 0.602 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.724      ;
; 0.606 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.728      ;
; 0.609 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.731      ;
; 0.625 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.747      ;
; 0.653 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.775      ;
; 0.657 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.779      ;
; 0.675 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.797      ;
; 0.677 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; -0.176     ; 0.585      ;
; 0.696 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.818      ;
; 0.696 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.818      ;
; 0.696 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.818      ;
; 0.696 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.818      ;
; 0.696 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.818      ;
; 0.696 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.818      ;
; 0.696 ; LCDctrol:inst2|Tvsync[8] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.818      ;
; 0.699 ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.821      ;
; 0.706 ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.828      ;
; 0.757 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.879      ;
; 0.757 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.879      ;
; 0.757 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.879      ;
; 0.757 ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.879      ;
; 0.761 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.883      ;
; 0.761 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.883      ;
; 0.761 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.883      ;
; 0.761 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.883      ;
; 0.761 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.883      ;
; 0.761 ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.883      ;
; 0.777 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|PVSYNC    ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; -0.176     ; 0.685      ;
; 0.804 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.926      ;
; 0.804 ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.926      ;
; 0.815 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.937      ;
; 0.815 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.937      ;
; 0.815 ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 0.937      ;
; 0.844 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; -0.176     ; 0.752      ;
; 0.844 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; -0.176     ; 0.752      ;
; 0.844 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; -0.176     ; 0.752      ;
; 0.844 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; -0.176     ; 0.752      ;
; 0.844 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; -0.176     ; 0.752      ;
; 0.844 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[6] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; -0.176     ; 0.752      ;
; 0.844 ; LCDctrol:inst2|Tvsync[7] ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; -0.176     ; 0.752      ;
; 0.892 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[2] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 1.014      ;
; 0.892 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[1] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 1.014      ;
; 0.892 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[0] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 1.014      ;
; 0.892 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[4] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 1.014      ;
; 0.892 ; LCDctrol:inst2|Tvsync[5] ; LCDctrol:inst2|Tvsync[3] ; LCDctrol:inst2|PHSYNC ; LCDctrol:inst2|PHSYNC ; 0.000        ; 0.038      ; 1.014      ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'LCDctrol:inst2|PHSYNC'                                                              ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|PVSYNC         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[8]      ;
; 0.201  ; 0.417        ; 0.216          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[7]      ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|PVSYNC         ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[0]      ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[1]      ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[2]      ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[3]      ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[4]      ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[5]      ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[6]      ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[8]      ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|PVSYNC         ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[0]      ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[1]      ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[2]      ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[3]      ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[4]      ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[5]      ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[6]      ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[8]      ;
; 0.397  ; 0.581        ; 0.184          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Fall       ; LCDctrol:inst2|Tvsync[7]      ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[7]|clk           ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|PVSYNC|clk              ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[0]|clk           ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[1]|clk           ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[2]|clk           ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[3]|clk           ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[4]|clk           ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[5]|clk           ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[6]|clk           ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[8]|clk           ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|PHSYNC~clkctrl|inclk[0] ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|PHSYNC~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|PHSYNC|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|PHSYNC|q                ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|PHSYNC~clkctrl|inclk[0] ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|PHSYNC~clkctrl|outclk   ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|PVSYNC|clk              ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[0]|clk           ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[1]|clk           ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[2]|clk           ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[3]|clk           ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[4]|clk           ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[5]|clk           ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[6]|clk           ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[8]|clk           ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; LCDctrol:inst2|PHSYNC ; Rise       ; inst2|Tvsync[7]|clk           ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLKIN'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+
; 19.594 ; 19.594       ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 19.594 ; 19.594       ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 19.620 ; 19.620       ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; CLKIN~input|o                                              ;
; 19.622 ; 19.622       ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; CLKIN~input|i                                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; CLKIN~input|i                                              ;
; 20.377 ; 20.377       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.380 ; 20.380       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; CLKIN~input|o                                              ;
; 20.404 ; 20.404       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 20.404 ; 20.404       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 36.000 ; 40.000       ; 4.000          ; Port Rate        ; CLKIN ; Rise       ; CLKIN                                                      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                        ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                                                 ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------+
; 79.755  ; 79.971       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|PHSYNC                                                  ;
; 79.755  ; 79.971       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[0]                                               ;
; 79.755  ; 79.971       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[1]                                               ;
; 79.755  ; 79.971       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[2]                                               ;
; 79.755  ; 79.971       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[3]                                               ;
; 79.755  ; 79.971       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[4]                                               ;
; 79.755  ; 79.971       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[5]                                               ;
; 79.755  ; 79.971       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[6]                                               ;
; 79.755  ; 79.971       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[7]                                               ;
; 79.755  ; 79.971       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[8]                                               ;
; 79.844  ; 80.028       ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|PHSYNC                                                  ;
; 79.844  ; 80.028       ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[0]                                               ;
; 79.844  ; 80.028       ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[1]                                               ;
; 79.844  ; 80.028       ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[2]                                               ;
; 79.844  ; 80.028       ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[3]                                               ;
; 79.844  ; 80.028       ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[4]                                               ;
; 79.844  ; 80.028       ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[5]                                               ;
; 79.844  ; 80.028       ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[6]                                               ;
; 79.844  ; 80.028       ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[7]                                               ;
; 79.844  ; 80.028       ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[8]                                               ;
; 79.977  ; 79.977       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|PHSYNC|clk                                                       ;
; 79.977  ; 79.977       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[0]|clk                                                    ;
; 79.977  ; 79.977       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[1]|clk                                                    ;
; 79.977  ; 79.977       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[2]|clk                                                    ;
; 79.977  ; 79.977       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[3]|clk                                                    ;
; 79.977  ; 79.977       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[4]|clk                                                    ;
; 79.977  ; 79.977       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[5]|clk                                                    ;
; 79.977  ; 79.977       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[6]|clk                                                    ;
; 79.977  ; 79.977       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[7]|clk                                                    ;
; 79.977  ; 79.977       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[8]|clk                                                    ;
; 79.999  ; 79.999       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 79.999  ; 79.999       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 80.001  ; 80.001       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 80.001  ; 80.001       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 80.023  ; 80.023       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|PHSYNC|clk                                                       ;
; 80.023  ; 80.023       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[0]|clk                                                    ;
; 80.023  ; 80.023       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[1]|clk                                                    ;
; 80.023  ; 80.023       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[2]|clk                                                    ;
; 80.023  ; 80.023       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[3]|clk                                                    ;
; 80.023  ; 80.023       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[4]|clk                                                    ;
; 80.023  ; 80.023       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[5]|clk                                                    ;
; 80.023  ; 80.023       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[6]|clk                                                    ;
; 80.023  ; 80.023       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[7]|clk                                                    ;
; 80.023  ; 80.023       ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|Thsync[8]|clk                                                    ;
; 158.000 ; 160.000      ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|PHSYNC                                                  ;
; 158.000 ; 160.000      ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[0]                                               ;
; 158.000 ; 160.000      ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[1]                                               ;
; 158.000 ; 160.000      ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[2]                                               ;
; 158.000 ; 160.000      ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[3]                                               ;
; 158.000 ; 160.000      ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[4]                                               ;
; 158.000 ; 160.000      ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[5]                                               ;
; 158.000 ; 160.000      ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[6]                                               ;
; 158.000 ; 160.000      ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[7]                                               ;
; 158.000 ; 160.000      ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; LCDctrol:inst2|Thsync[8]                                               ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                             ;
+-----------+-----------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+-----------------------+-------+-------+------------+--------------------------------------------------+
; HSYNC     ; LCDctrol:inst2|PHSYNC ; 2.215 ;       ; Rise       ; LCDctrol:inst2|PHSYNC                            ;
; HSYNC     ; LCDctrol:inst2|PHSYNC ;       ; 2.314 ; Fall       ; LCDctrol:inst2|PHSYNC                            ;
; VSYNC     ; LCDctrol:inst2|PHSYNC ; 3.405 ; 3.505 ; Fall       ; LCDctrol:inst2|PHSYNC                            ;
; lcd_clk   ; CLKIN                 ; 1.534 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; lcd_clk   ; CLKIN                 ;       ; 1.582 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+-----------------------+-------+-------+------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                     ;
+-----------+-----------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+-----------------------+-------+-------+------------+--------------------------------------------------+
; HSYNC     ; LCDctrol:inst2|PHSYNC ; 2.146 ;       ; Rise       ; LCDctrol:inst2|PHSYNC                            ;
; HSYNC     ; LCDctrol:inst2|PHSYNC ;       ; 2.242 ; Fall       ; LCDctrol:inst2|PHSYNC                            ;
; VSYNC     ; LCDctrol:inst2|PHSYNC ; 3.280 ; 3.376 ; Fall       ; LCDctrol:inst2|PHSYNC                            ;
; lcd_clk   ; CLKIN                 ; 1.299 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; lcd_clk   ; CLKIN                 ;       ; 1.346 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+-----------------------+-------+-------+------------+--------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+---------------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                             ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                                  ; -1.792  ; 0.218 ; N/A      ; N/A     ; -1.487              ;
;  CLKIN                                            ; N/A     ; N/A   ; N/A      ; N/A     ; 19.594              ;
;  LCDctrol:inst2|PHSYNC                            ; -1.792  ; 0.219 ; N/A      ; N/A     ; -1.487              ;
;  inst|altpll_component|auto_generated|pll1|clk[0] ; 156.850 ; 0.218 ; N/A      ; N/A     ; 79.755              ;
; Design-wide TNS                                   ; -17.08  ; 0.0   ; 0.0      ; 0.0     ; -14.87              ;
;  CLKIN                                            ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  LCDctrol:inst2|PHSYNC                            ; -17.080 ; 0.000 ; N/A      ; N/A     ; -14.870             ;
;  inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                             ;
+-----------+-----------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+-----------------------+-------+-------+------------+--------------------------------------------------+
; HSYNC     ; LCDctrol:inst2|PHSYNC ; 4.656 ;       ; Rise       ; LCDctrol:inst2|PHSYNC                            ;
; HSYNC     ; LCDctrol:inst2|PHSYNC ;       ; 4.544 ; Fall       ; LCDctrol:inst2|PHSYNC                            ;
; VSYNC     ; LCDctrol:inst2|PHSYNC ; 7.175 ; 7.121 ; Fall       ; LCDctrol:inst2|PHSYNC                            ;
; lcd_clk   ; CLKIN                 ; 3.297 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; lcd_clk   ; CLKIN                 ;       ; 3.188 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+-----------------------+-------+-------+------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                     ;
+-----------+-----------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+-----------------------+-------+-------+------------+--------------------------------------------------+
; HSYNC     ; LCDctrol:inst2|PHSYNC ; 2.146 ;       ; Rise       ; LCDctrol:inst2|PHSYNC                            ;
; HSYNC     ; LCDctrol:inst2|PHSYNC ;       ; 2.242 ; Fall       ; LCDctrol:inst2|PHSYNC                            ;
; VSYNC     ; LCDctrol:inst2|PHSYNC ; 3.280 ; 3.376 ; Fall       ; LCDctrol:inst2|PHSYNC                            ;
; lcd_clk   ; CLKIN                 ; 1.299 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; lcd_clk   ; CLKIN                 ;       ; 1.346 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+-----------------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; lcd_clk       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HSYNC         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VSYNC         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_light_en  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTDATA[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTDATA[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTDATA[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTDATA[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTDATA[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTDATA[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTDATA[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTDATA[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTDATA[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTDATA[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTDATA[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTDATA[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTDATA[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTDATA[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTDATA[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTDATA[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLKIN                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_rst_n1              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; lcd_clk       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; HSYNC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VSYNC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; lcd_light_en  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; OUTDATA[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; OUTDATA[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; OUTDATA[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; lcd_clk       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; HSYNC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VSYNC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; lcd_light_en  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; OUTDATA[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; OUTDATA[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; lcd_clk       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HSYNC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VSYNC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_light_en  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; OUTDATA[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; OUTDATA[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUTDATA[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTDATA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUTDATA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0        ; 0        ; 0        ; 107      ;
; LCDctrol:inst2|PHSYNC                            ; LCDctrol:inst2|PHSYNC                            ; 0        ; 0        ; 0        ; 126      ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0        ; 0        ; 0        ; 107      ;
; LCDctrol:inst2|PHSYNC                            ; LCDctrol:inst2|PHSYNC                            ; 0        ; 0        ; 0        ; 126      ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 18    ; 18   ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Wed Apr 20 15:29:18 2022
Info: Command: quartus_sta LCD -c LCD
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LCD.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 40.000 -waveform {0.000 20.000} -name CLKIN CLKIN
    Info (332110): create_generated_clock -source {inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 4 -duty_cycle 50.00 -name {inst|altpll_component|auto_generated|pll1|clk[0]} {inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name LCDctrol:inst2|PHSYNC LCDctrol:inst2|PHSYNC
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.792
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.792             -17.080 LCDctrol:inst2|PHSYNC 
    Info (332119):   156.850               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.543
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.543               0.000 LCDctrol:inst2|PHSYNC 
    Info (332119):     0.553               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.487
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.487             -14.870 LCDctrol:inst2|PHSYNC 
    Info (332119):    19.934               0.000 CLKIN 
    Info (332119):    79.778               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.561
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.561             -14.856 LCDctrol:inst2|PHSYNC 
    Info (332119):   157.013               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.502
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.502               0.000 LCDctrol:inst2|PHSYNC 
    Info (332119):     0.520               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.487
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.487             -14.870 LCDctrol:inst2|PHSYNC 
    Info (332119):    19.943               0.000 CLKIN 
    Info (332119):    79.764               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.170
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.170              -1.381 LCDctrol:inst2|PHSYNC 
    Info (332119):   158.682               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.218
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.218               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.219               0.000 LCDctrol:inst2|PHSYNC 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -10.000 LCDctrol:inst2|PHSYNC 
    Info (332119):    19.594               0.000 CLKIN 
    Info (332119):    79.755               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4707 megabytes
    Info: Processing ended: Wed Apr 20 15:29:21 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


