+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                           ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; test_channels[0].chnl_tester_i|fifo_c_unit_to_riffa|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                             ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|fifo_c_unit_to_riffa|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                     ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|fifo_c_unit_to_riffa|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                    ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|fifo_c_unit_to_riffa|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe17                                                  ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|fifo_c_unit_to_riffa|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                            ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|fifo_c_unit_to_riffa|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe14                                                  ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|fifo_c_unit_to_riffa|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                            ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|fifo_c_unit_to_riffa|dcfifo_mixed_widths_component|auto_generated|fifo_ram|mux13                                                     ; 129   ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|fifo_c_unit_to_riffa|dcfifo_mixed_widths_component|auto_generated|fifo_ram|wren_decode_a                                             ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|fifo_c_unit_to_riffa|dcfifo_mixed_widths_component|auto_generated|fifo_ram|rden_decode_b                                             ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|fifo_c_unit_to_riffa|dcfifo_mixed_widths_component|auto_generated|fifo_ram|decode12                                                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|fifo_c_unit_to_riffa|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                           ; 38    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|fifo_c_unit_to_riffa|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                          ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|fifo_c_unit_to_riffa|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                          ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|fifo_c_unit_to_riffa|dcfifo_mixed_widths_component|auto_generated                                                                    ; 13    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|fifo_c_unit_to_riffa                                                                                                                 ; 13    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|buffer_image_3|altsyncram_component|auto_generated|mux3                                                                       ; 84    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|buffer_image_3|altsyncram_component|auto_generated|decode2                                                                    ; 5     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|buffer_image_3|altsyncram_component|auto_generated                                                                            ; 45    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|buffer_image_3                                                                                                                ; 45    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|buffer_image_2|altsyncram_component|auto_generated|mux3                                                                       ; 84    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|buffer_image_2|altsyncram_component|auto_generated|decode2                                                                    ; 5     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|buffer_image_2|altsyncram_component|auto_generated                                                                            ; 45    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|buffer_image_2                                                                                                                ; 45    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|buffer_image_1|altsyncram_component|auto_generated|mux3                                                                       ; 84    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|buffer_image_1|altsyncram_component|auto_generated|decode2                                                                    ; 5     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|buffer_image_1|altsyncram_component|auto_generated                                                                            ; 45    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|buffer_image_1                                                                                                                ; 45    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|buffer_image_0|altsyncram_component|auto_generated|mux3                                                                       ; 84    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|buffer_image_0|altsyncram_component|auto_generated|decode2                                                                    ; 5     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|buffer_image_0|altsyncram_component|auto_generated                                                                            ; 45    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|buffer_image_0                                                                                                                ; 45    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|filter_p|mn_2|r_value_y                                                                                                       ; 32    ; 24             ; 0            ; 24             ; 32     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|filter_p|mn_2|r_value_x                                                                                                       ; 32    ; 24             ; 0            ; 24             ; 32     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|filter_p|mn_2                                                                                                                 ; 256   ; 32             ; 24           ; 32             ; 128    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|filter_p|mn_1|r_value_y                                                                                                       ; 32    ; 24             ; 0            ; 24             ; 32     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|filter_p|mn_1|r_value_x                                                                                                       ; 32    ; 24             ; 0            ; 24             ; 32     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|filter_p|mn_1                                                                                                                 ; 256   ; 32             ; 24           ; 32             ; 128    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|filter_p|mn_0|r_value_y                                                                                                       ; 32    ; 24             ; 0            ; 24             ; 32     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|filter_p|mn_0|r_value_x                                                                                                       ; 32    ; 24             ; 0            ; 24             ; 32     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|filter_p|mn_0                                                                                                                 ; 256   ; 32             ; 24           ; 32             ; 128    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|filter_p|mn_t|r_value_y                                                                                                       ; 32    ; 24             ; 0            ; 24             ; 32     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|filter_p|mn_t|r_value_x                                                                                                       ; 32    ; 24             ; 0            ; 24             ; 32     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|filter_p|mn_t                                                                                                                 ; 256   ; 32             ; 24           ; 32             ; 128    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|filter_p                                                                                                                      ; 131   ; 0              ; 0            ; 0              ; 161    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|buffer_control_1                                                                                                              ; 99    ; 2              ; 64           ; 2              ; 292    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|fifo_input|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|fifo_input|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                        ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|fifo_input|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                       ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|fifo_input|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe15                                                     ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|fifo_input|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                               ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|fifo_input|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe12                                                     ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|fifo_input|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                               ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|fifo_input|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                              ; 94    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|fifo_input|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                             ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|fifo_input|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                             ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|fifo_input|dcfifo_mixed_widths_component|auto_generated                                                                       ; 69    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit|fifo_input                                                                                                                    ; 69    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i|c_unit                                                                                                                               ; 133   ; 24             ; 0            ; 24             ; 33     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_channels[0].chnl_tester_i                                                                                                                                      ; 135   ; 64             ; 33           ; 64             ; 134    ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|txPort|writer                                                                                                          ; 206   ; 0              ; 0            ; 0              ; 178    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|txPort|sgListReader                                                                                                    ; 68    ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|txPort|buffer|fifo|mem                                                                                                 ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|txPort|buffer|fifo                                                                                                     ; 68    ; 2              ; 0            ; 2              ; 76     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|txPort|buffer                                                                                                          ; 71    ; 0              ; 0            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|txPort|monitor                                                                                                         ; 80    ; 0              ; 0            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|txPort|gate|fifo|wrPtrFull                                                                                             ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|txPort|gate|fifo|rdPtrEmpty                                                                                            ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|txPort|gate|fifo|asyncCompare                                                                                          ; 18    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|txPort|gate|fifo|mem                                                                                                   ; 74    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|txPort|gate|fifo                                                                                                       ; 71    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|txPort|gate                                                                                                            ; 134   ; 0              ; 0            ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|txPort                                                                                                                 ; 207   ; 0              ; 0            ; 0              ; 241    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|countSync|sigBtoA|metaFF                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|countSync|sigBtoA|syncFF                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|countSync|sigBtoA                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|countSync|sigAtoB|metaFF                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|countSync|sigAtoB|syncFF                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|countSync|sigAtoB                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|countSync                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|rxAckSig|metaFF                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|rxAckSig|syncFF                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|rxAckSig                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|rxSig|sigBtoA|metaFF                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|rxSig|sigBtoA|syncFF                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|rxSig|sigBtoA                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|rxSig|sigAtoB|metaFF                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|rxSig|sigAtoB|syncFF                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|rxSig|sigAtoB                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|rxSig                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate                                                                                                            ; 135   ; 0              ; 0            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|reader                                                                                                          ; 179   ; 0              ; 0            ; 0              ; 177    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|sgListReader                                                                                                    ; 68    ; 0              ; 0            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|requesterMux                                                                                                    ; 228   ; 0              ; 0            ; 0              ; 81     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|sgTxReq                                                                                                         ; 55    ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|sgRxReq                                                                                                         ; 55    ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|sgTxFifo|mem                                                                                                    ; 86    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|sgTxFifo                                                                                                        ; 68    ; 0              ; 0            ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|sgRxFifo|mem                                                                                                    ; 86    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|sgRxFifo                                                                                                        ; 68    ; 0              ; 0            ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|mainFifo|fifo|wrPtrFull                                                                                         ; 4     ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|mainFifo|fifo|rdPtrEmpty                                                                                        ; 4     ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|mainFifo|fifo|asyncCompare                                                                                      ; 46    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|mainFifo|fifo|mem                                                                                               ; 87    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|mainFifo|fifo                                                                                                   ; 70    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|mainFifo                                                                                                        ; 70    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|sgTxFifoPacker                                                                                                  ; 71    ; 0              ; 0            ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|sgRxFifoPacker                                                                                                  ; 71    ; 0              ; 0            ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|mainFifoPacker                                                                                                  ; 71    ; 0              ; 0            ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort                                                                                                                 ; 320   ; 0              ; 0            ; 0              ; 308    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel                                                                                                                        ; 265   ; 0              ; 0            ; 0              ; 481    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel                                                                                                                                ; 265   ; 0              ; 0            ; 0              ; 481    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|tx_mux_inst|tx_mux|selWr                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|tx_mux_inst|tx_mux|selRd                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|tx_mux_inst|tx_mux                                                                                                                                 ; 227   ; 19             ; 5            ; 19             ; 181    ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|tx_mux_inst|req_ack_fifo|shiftreg_wr_delay_inst                                                                                                    ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|tx_mux_inst|req_ack_fifo|mem                                                                                                                       ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|tx_mux_inst|req_ack_fifo                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|tx_mux_inst                                                                                                                                        ; 228   ; 0              ; 0            ; 0              ; 182    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|intr|intrCtlr                                                                                                                                      ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|intr                                                                                                                                               ; 44    ; 1              ; 0            ; 1              ; 65     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|rc_fc                                                                                                                                              ; 28    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|txc_output_register|pipeline_inst                                                                                                         ; 143   ; 0              ; 0            ; 0              ; 141    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|txc_output_register                                                                                                                       ; 143   ; 70             ; 0            ; 70             ; 140    ; 70              ; 70            ; 70              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|chnl_output_register|pipeline_inst                                                                                                        ; 52    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|chnl_output_register                                                                                                                      ; 52    ; 2              ; 0            ; 2              ; 48     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|sgrxlen_demux                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|sgrx_addrlo_demux                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|sgrx_addrhi_demux                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|sgtxlen_demux                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|sgtx_addrlo_demux                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|sgtx_addrhi_demux                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|rx_offlast_demux                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|rx_len_demux                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|txdone_demux                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|rxdone_demux                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|tx_offlast_ready_demux                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|tx_len_ready_demux                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|field_demux                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|rxr_input_register|pipeline_inst                                                                                                          ; 187   ; 0              ; 0            ; 0              ; 185    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|rxr_input_register                                                                                                                        ; 187   ; 1              ; 0            ; 1              ; 184    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst                                                                                                                                           ; 420   ; 17             ; 9            ; 17             ; 189    ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reorderQueue|data_output                                                                                                                           ; 116   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reorderQueue|data_input|posRam                                                                                                                     ; 24    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reorderQueue|data_input|countRam                                                                                                                   ; 20    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reorderQueue|data_input                                                                                                                            ; 112   ; 0              ; 2            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reorderQueue|mapRam                                                                                                                                ; 18    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reorderQueue|pktRam                                                                                                                                ; 24    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reorderQueue|rams[1].ram                                                                                                                           ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reorderQueue|rams[0].ram                                                                                                                           ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reorderQueue                                                                                                                                       ; 87    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reset_extender_inst|rst_shiftreg                                                                                                                   ; 3     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reset_extender_inst|rst_counter                                                                                                                    ; 3     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reset_extender_inst                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|txc_data_hold|pipeline_inst                                                                                                                        ; 72    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|txc_data_hold                                                                                                                                      ; 72    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|txc_meta_hold|pipeline_inst                                                                                                                        ; 75    ; 0              ; 0            ; 0              ; 73     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|txc_meta_hold                                                                                                                                      ; 75    ; 0              ; 0            ; 0              ; 73     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst                                                                                                                                                    ; 531   ; 0              ; 62           ; 0              ; 445    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|output_reg_inst|pipeline_inst                                                                                        ; 72    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|output_reg_inst                                                                                                      ; 72    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|rc_inst|rst_counter                                                                                                  ; 3     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|rc_inst                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|rst_shiftreg                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|tx_mux_inst|tx_output_inst|pipeline_inst                                                                             ; 72    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|tx_mux_inst|tx_output_inst                                                                                           ; 72    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|tx_mux_inst|tx_phi_inst|mux_inst|mux_select_inst                                                                     ; 139   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|tx_mux_inst|tx_phi_inst|mux_inst                                                                                     ; 139   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|tx_mux_inst|tx_phi_inst                                                                                              ; 142   ; 0              ; 3            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|tx_mux_inst|tx_arbiter_inst                                                                                          ; 9     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|tx_mux_inst|txc_capture_inst|pipeline_inst                                                                           ; 72    ; 0              ; 2            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|tx_mux_inst|txc_capture_inst                                                                                         ; 72    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|tx_mux_inst|txr_capture_inst|pipeline_inst                                                                           ; 72    ; 0              ; 2            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|tx_mux_inst|txr_capture_inst                                                                                         ; 72    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|tx_mux_inst                                                                                                          ; 141   ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|output_register_inst|pipeline_inst                                 ; 71    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|output_register_inst                                               ; 71    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_packet_format_multiplexers[1].dw_mux_|mux_select_inst          ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_packet_format_multiplexers[1].dw_mux_                          ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_packet_format_multiplexers[0].dw_mux_|mux_select_inst          ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_packet_format_multiplexers[0].dw_mux_                          ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_data_input_regs[1].packet_valid_register|pipeline_inst         ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_data_input_regs[1].packet_valid_register                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_data_input_regs[1].data_register_|pipeline_inst                ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_data_input_regs[1].data_register_                              ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_data_input_regs[0].packet_valid_register|pipeline_inst         ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_data_input_regs[0].packet_valid_register                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_data_input_regs[0].data_register_|pipeline_inst                ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_data_input_regs[0].data_register_                              ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|pktctr_inst                                                        ; 3     ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|satctr_inst                                                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|select_reg|pipeline_inst                                           ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|select_reg                                                         ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|ready_reg|pipeline_inst                                            ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|ready_reg                                                          ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|compute_reg|pipeline_inst                                          ; 170   ; 0              ; 0            ; 0              ; 168    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|compute_reg                                                        ; 170   ; 2              ; 0            ; 2              ; 168    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|hdr_input_reg|pipeline_inst                                        ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|hdr_input_reg                                                      ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|rot_inst                                                           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|len_mask                                                           ; 2     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|packet_mask                                                        ; 2     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst                                                                    ; 232   ; 1              ; 1            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|txhf_inst|output_pipeline_inst|pipeline_inst                                         ; 162   ; 0              ; 2            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|txhf_inst|output_pipeline_inst                                                       ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|txhf_inst|fifo_inst|shiftreg_wr_delay_inst                                           ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|txhf_inst|fifo_inst|mem                                                              ; 169   ; 0              ; 0            ; 0              ; 158    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|txhf_inst|fifo_inst                                                                  ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|txhf_inst|input_pipeline_inst|pipeline_inst                                          ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|txhf_inst|input_pipeline_inst                                                        ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|txhf_inst                                                                            ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|packet_valid_reg|pipeline_inst                       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|packet_valid_reg                                     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].perfifo_ctr_inst                   ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].fifo_pipeline_inst_|pipeline_inst  ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].fifo_pipeline_inst_                ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].fifo_inst_|shiftreg_wr_delay_inst  ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].fifo_inst_|mem                     ; 57    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].fifo_inst_                         ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].input_pipeline_inst_|pipeline_inst ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].input_pipeline_inst_               ; 38    ; 1              ; 0            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].perfifo_ctr_inst                   ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].fifo_pipeline_inst_|pipeline_inst  ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].fifo_pipeline_inst_                ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].fifo_inst_|shiftreg_wr_delay_inst  ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].fifo_inst_|mem                     ; 57    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].fifo_inst_                         ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].input_pipeline_inst_|pipeline_inst ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].input_pipeline_inst_               ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|packet_ctr_inst                                      ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst                                                      ; 74    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst|gen_multiplexers[1].mux_inst_                    ; 66    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst|gen_multiplexers[0].mux_inst_                    ; 66    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst|gen_rotates[1].select_rotate_inst_               ; 3     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst|gen_rotates[0].select_rotate_inst_               ; 3     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst|ef_rotate_inst                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst|ef_onehot_inst                                   ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst|em_rotate_inst                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst|eof_convert                                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst|output_register|pipeline_inst                    ; 73    ; 0              ; 2            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst|output_register                                  ; 73    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst|input_register|pipeline_inst                     ; 72    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst|input_register                                   ; 72    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst                                                  ; 72    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst                                                                ; 73    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst                                                                                      ; 231   ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_formatter_inst|output_inst|pipeline_inst                                                         ; 162   ; 0              ; 2            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_formatter_inst|output_inst                                                                       ; 162   ; 5              ; 0            ; 5              ; 160    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_formatter_inst|input_inst|pipeline_inst                                                          ; 132   ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_formatter_inst|input_inst                                                                        ; 132   ; 10             ; 0            ; 10             ; 130    ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_formatter_inst                                                                                   ; 120   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst                                                                                                      ; 189   ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|output_register_inst|pipeline_inst                                 ; 71    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|output_register_inst                                               ; 71    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_packet_format_multiplexers[1].dw_mux_|mux_select_inst          ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_packet_format_multiplexers[1].dw_mux_                          ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_packet_format_multiplexers[0].dw_mux_|mux_select_inst          ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_packet_format_multiplexers[0].dw_mux_                          ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_data_input_regs[1].packet_valid_register|pipeline_inst         ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_data_input_regs[1].packet_valid_register                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_data_input_regs[1].data_register_|pipeline_inst                ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_data_input_regs[1].data_register_                              ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_data_input_regs[0].packet_valid_register|pipeline_inst         ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_data_input_regs[0].packet_valid_register                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_data_input_regs[0].data_register_|pipeline_inst                ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_data_input_regs[0].data_register_                              ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|pktctr_inst                                                        ; 3     ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|satctr_inst                                                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|select_reg|pipeline_inst                                           ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|select_reg                                                         ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|ready_reg|pipeline_inst                                            ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|ready_reg                                                          ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|compute_reg|pipeline_inst                                          ; 170   ; 0              ; 0            ; 0              ; 168    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|compute_reg                                                        ; 170   ; 2              ; 0            ; 2              ; 168    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|hdr_input_reg|pipeline_inst                                        ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|hdr_input_reg                                                      ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|rot_inst                                                           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|len_mask                                                           ; 2     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|packet_mask                                                        ; 2     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst                                                                    ; 232   ; 1              ; 1            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|txhf_inst|output_pipeline_inst|pipeline_inst                                         ; 162   ; 0              ; 2            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|txhf_inst|output_pipeline_inst                                                       ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|txhf_inst|fifo_inst|shiftreg_wr_delay_inst                                           ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|txhf_inst|fifo_inst|mem                                                              ; 169   ; 0              ; 0            ; 0              ; 158    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|txhf_inst|fifo_inst                                                                  ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|txhf_inst|input_pipeline_inst|pipeline_inst                                          ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|txhf_inst|input_pipeline_inst                                                        ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|txhf_inst                                                                            ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|packet_valid_reg|pipeline_inst                       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|packet_valid_reg                                     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].perfifo_ctr_inst                   ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].fifo_pipeline_inst_|pipeline_inst  ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].fifo_pipeline_inst_                ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].fifo_inst_|shiftreg_wr_delay_inst  ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].fifo_inst_|mem                     ; 57    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].fifo_inst_                         ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].input_pipeline_inst_|pipeline_inst ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].input_pipeline_inst_               ; 38    ; 1              ; 0            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].perfifo_ctr_inst                   ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].fifo_pipeline_inst_|pipeline_inst  ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].fifo_pipeline_inst_                ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].fifo_inst_|shiftreg_wr_delay_inst  ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].fifo_inst_|mem                     ; 57    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].fifo_inst_                         ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].input_pipeline_inst_|pipeline_inst ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].input_pipeline_inst_               ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|packet_ctr_inst                                      ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst                                                      ; 74    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst|gen_multiplexers[1].mux_inst_                    ; 66    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst|gen_multiplexers[0].mux_inst_                    ; 66    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst|gen_rotates[1].select_rotate_inst_               ; 3     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst|gen_rotates[0].select_rotate_inst_               ; 3     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst|ef_rotate_inst                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst|ef_onehot_inst                                   ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst|em_rotate_inst                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst|eof_convert                                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst|output_register|pipeline_inst                    ; 73    ; 0              ; 2            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst|output_register                                  ; 73    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst|input_register|pipeline_inst                     ; 72    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst|input_register                                   ; 72    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst                                                  ; 72    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst                                                                ; 73    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst                                                                                      ; 231   ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_formatter_inst|output_inst|pipeline_inst                                                         ; 162   ; 0              ; 2            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_formatter_inst|output_inst                                                                       ; 162   ; 4              ; 0            ; 4              ; 160    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_formatter_inst|input_inst|pipeline_inst                                                          ; 132   ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_formatter_inst|input_inst                                                                        ; 132   ; 46             ; 0            ; 46             ; 130    ; 46              ; 46            ; 46              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_formatter_inst                                                                                   ; 91    ; 0              ; 8            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst                                                                                                      ; 160   ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst                                                                                                                      ; 331   ; 0              ; 0            ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst|sop_shiftreg_inst                                                                                    ; 3     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst|output_pipeline|pipeline_inst                                                                        ; 104   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst|output_pipeline                                                                                      ; 104   ; 1              ; 0            ; 1              ; 101    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst|dw_pipeline|pipeline_inst                                                                            ; 6     ; 0              ; 2            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst|dw_pipeline                                                                                          ; 6     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst|dw_enable                                                                                            ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst|o2m_ef                                                                                               ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst|start_flag_register                                                                                  ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst|metadata_address_register                                                                            ; 10    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst|metadata_length_register                                                                             ; 13    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst|metadata_type_register                                                                               ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst|meta_DW2_register                                                                                    ; 35    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst|meta_DW1_register                                                                                    ; 35    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst|metadata_DW0_register                                                                                ; 35    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst                                                                                                      ; 441   ; 8              ; 301          ; 8              ; 137    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|sop_shiftreg_inst                                                                                    ; 3     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|output_pipeline|pipeline_inst                                                                        ; 136   ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|output_pipeline                                                                                      ; 136   ; 1              ; 0            ; 1              ; 133    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|start_flag_register                                                                                  ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|addr_DW1_bit_2_register                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|addr_DW0_bit_2_register                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|metadata_length_register                                                                             ; 13    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|metadata_type_register                                                                               ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|metadata_4DWH_register                                                                               ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|addr_DW1_register                                                                                    ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|addr_DW0_register                                                                                    ; 35    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|meta_DW1_register                                                                                    ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|metadata_DW0_register                                                                                ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|dw_pipeline|pipeline_inst                                                                            ; 6     ; 0              ; 2            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|dw_pipeline                                                                                          ; 6     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|dw_enable                                                                                            ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|o2m_ef                                                                                               ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst                                                                                                      ; 441   ; 8              ; 300          ; 8              ; 196    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|soff_shiftreg_inst                                                                                                   ; 6     ; 1              ; 0            ; 1              ; 20     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|eoff_shiftreg_inst                                                                                                   ; 6     ; 1              ; 0            ; 1              ; 20     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|eop_shiftreg_inst                                                                                                    ; 3     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|valid_shiftreg_inst                                                                                                  ; 3     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|sop_shiftreg_inst                                                                                                    ; 3     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|data_shiftreg_inst                                                                                                   ; 66    ; 1              ; 0            ; 1              ; 320    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst                                                                                                                      ; 86    ; 1              ; 0            ; 1              ; 334    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst                                                                                                                                             ; 712   ; 535            ; 0            ; 535            ; 648    ; 535             ; 535           ; 535             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|trans                                                                                                                                                         ; 258   ; 22             ; 58           ; 22             ; 210    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa                                                                                                                                                               ; 315   ; 0              ; 0            ; 0              ; 203    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pcie_inst|wrapper|altpcie_hip_pipen1b_inst                                                                                                                          ; 903   ; 601            ; 232          ; 601            ; 744    ; 601             ; 601           ; 601             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pcie_inst|wrapper                                                                                                                                                   ; 523   ; 300            ; 0            ; 300            ; 711    ; 300             ; 300           ; 300             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pcie_inst|rs_serdes                                                                                                                                                 ; 77    ; 26             ; 38           ; 26             ; 3      ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|pll0|auto_generated                                                                                 ; 3     ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component                                                                                                     ; 32    ; 6              ; 0            ; 6              ; 27     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pcie_inst|serdes                                                                                                                                                    ; 32    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pcie_inst                                                                                                                                                           ; 146   ; 28             ; 0            ; 28             ; 252    ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|dprio|state_mc_decode|auto_generated                                                                   ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|dprio|state_mc_counter|auto_generated                                                                  ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|dprio|state_mc_cmpr|auto_generated                                                                     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|dprio|rd_data_output_cmpr|auto_generated                                                               ; 12    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|dprio|pre_amble_cmpr|auto_generated                                                                    ; 12    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|dprio                                                                                                  ; 47    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component                                                                                                        ; 9     ; 3              ; 3            ; 3              ; 5      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; altgx_inst                                                                                                                                                          ; 6     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALTPLL50I50O125O250O_inst|altpll_component|auto_generated                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALTPLL50I50O125O250O_inst                                                                                                                                           ; 1     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
