### Lab10 - SV PATTERN & CHECKER(Assertion)
要寫 systemverilog 的驗證，spec 是根據 lab09 的規定  
performance要好且達到 100% coverage  
DRAM 的初始狀態要設計過，讓每個 case 能在最少的次數跑完  
所需要的 cycles 數量和pattern數就會減少  
