---
title: 'SMT-Process Flow 理解製程流程'
date: 2024-09-18T00:36:24+08:00
draft: false
tags: ["半導體製程技術", "CMOS"]
summary: ""
categories: ["半導體製程技術"]
showtoc: true  # 顯示目錄
tocopen: true  # 預設展開目錄
mathjax: true
---
## 晶圓廠六大製程區域及測試區概述
### 擴散區（Diffusion Area）
- 目的：進行擴散、氧化和摻雜步驟。
- 主要工藝：
    - 氧化：利用熱氧化技術在晶圓表面生成氧化層（如閘極氧化層）。
    - 離子植入：利用離子植入機將摻雜物（如磷或硼）注入晶圓，改變其電特性。

### 光刻區（Photolithography Area）

- 目的：使用光刻技術將電路圖案轉移到晶圓上。
- 主要工藝：
    - 光阻塗佈：在晶圓表面均勻塗佈光阻材料。
    - 曝光和顯影：利用光罩和紫外光將圖案轉移至光阻層，然後進行顯影以顯示所需圖案。
    - 蝕刻：根據光刻圖案對暴露的區域進行化學或等離子蝕刻。

### 蝕刻區（Etch Area）

- 目的：通過乾式或濕式蝕刻技術移除不需要的材料，形成所需的結構。
- 主要工藝：
    - 乾蝕刻：利用等離子體或反應性氣體蝕刻暴露區域的材料。
    - 濕蝕刻：使用化學溶液選擇性地溶解暴露區域的材料。

### 離子佈植區（Ion Implant Area）

- 目的：利用離子植入技術將摻雜物注入到晶圓內，調整其電性。
- 主要工藝：
    - 離子植入：利用加速電場將摻雜離子（如磷、砷、硼）注入到晶圓的指定區域中，以形成N型或P型區域。

### 薄膜區（Thin Films Area）

- 目的：在晶圓上沉積各種薄膜，如金屬、氧化物和氮化物，用於形成電路層間介電質或金屬互連層。
- 主要工藝：
    - 化學氣相沉積（CVD）：利用氣相反應沉積薄膜材料（如SiO2、Si3N4）。
    - 物理氣相沉積（PVD）：利用濺射或蒸鍍技術沉積金屬薄膜（如鋁、鎢）。

### 化學機械平坦化區（CMP Area）

- 目的：使用CMP技術對晶圓表面進行平坦化處理，確保多層金屬層之間的平整度。
- 主要工藝：
    - CMP：通過化學溶液與機械研磨結合，去除晶圓表面多餘的材料，達到平坦效果，為後續工藝提供平整基礎。

### 測試區（Testing Area）

- 目的：對晶圓進行電氣測試，檢查電路的功能和參數是否符合設計要求。
- 主要工藝：
    - 參數測試（Parametric Testing）：利用探針測試晶圓上的關鍵電參數，確認電晶體、電容、電阻等元件是否符合規範。
    - 功能測試：測試電路是否能按預期運行，確保無短路、開路或其他缺陷。

---

## MOS Process Flow

在 MOS（金氧半場效電晶體，Metal-Oxide-Semiconductor）製程中，主要的製造步驟可以分為四大類：**成層（layering）**、**圖形化（patterning）**、**蝕刻（etching）**和**摻雜（doping）**。以下是這些步驟的概述：

### 成層（Layering） 
   - 在基板上沉積各種材料，如矽（Si）、氧化矽（$SiO_2$）、氮化矽（$Si_3N_4$）、多晶矽（polysilicon）。  
   - 使用氧化或氣相沉積技術（CVD，Chemical Vapor Deposition）來達成。

 ### 圖形化（Patterning）
   - 使用光刻技術（Photolithography）將電路圖案轉移到晶圓上。  
   - 步驟包括：塗佈光阻（photoresist）、曝光、顯影以及後續的蝕刻工藝。

### 蝕刻（Etching）
   - 利用化學或離子蝕刻技術，移除未覆蓋的區域來形成所需結構。  
   - 常用氣體包括 CF$_4$ 或 CCl$_4$。

### 摻雜（Doping）
   - 使用離子植入技術（Ion Implantation）將摻雜物（如磷或硼）引入矽基板，以控制區域的半導體性質（N 型或 P 型）。

---

## CMOS Process Flow

### 1. 雙井植入（Twin-Well Implants）

- **設備**：離子植入機（Ion Implanter），快速熱退火系統（RTA）。
- **化學物質**：磷（$P$）用於N型井，硼（$B$）用於P型井。
- **製程**：
    - 利用離子植入技術將摻雜物植入N型和P型井區。
    - 植入後使用RTA系統進行退火，以激活摻雜物並修復晶格損傷。

### 2. 淺溝隔離（Shallow Trench Isolation, STI）

- **設備**：乾蝕刻設備（Dry Etcher），化學機械平坦化（CMP）設備。
- **化學物質**：CVD氧化物或旋塗玻璃（SOG）。
- **製程**：
    - 使用乾蝕刻機在矽基板上刻蝕淺溝，然後填充氧化物材料。
    - 使用CMP進行平坦化，氮化矽作為CMP的止擋層，確保表面平坦。

### 3. 閘極結構的形成（Gate Structure Formation）

- **設備**：低壓化學氣相沉積系統（LPCVD），乾蝕刻機（Dry Etcher）。
- **化學物質**：多晶矽（$SiH_4$）。
- **製程**：
    - 熱生長氧化層，使用LPCVD沉積摻雜多晶矽層，然後通過光刻和乾蝕刻形成閘極結構。

### 4. 輕摻雜汲極植入（Lightly Doped Drain, LDD）

- **設備**：離子植入機（Ion Implanter）。
- **化學物質**：砷（$As$）和氟化硼（$BF_2$）。
- **製程**：
    - 使用離子植入技術將摻雜物植入汲極和源極，形成LDD區域，減少熱載子效應。

### 5. 側牆間隔的形成（Sidewall Spacer Formation）

- **設備**：CVD系統，各向異性等離子蝕刻機（Anisotropic Plasma Etcher）。
- **化學物質**：CVD氧化物。
- **製程**：
    - 沉積氧化層，然後通過各向異性等離子蝕刻形成側牆間隔，以保護LDD區域。

### 6. 源/汲極植入（Source/Drain Implantation）

- **設備**：離子植入機（Ion Implanter），快速熱退火系統（RTA）。
- **化學物質**：砷（$As$）和硼（$B$）。
- **製程**：
    - 通過離子植入技術進行高劑量摻雜，然後使用RTA系統激活摻雜物並修復晶格損傷。

### 7. 接觸孔的形成（Contact Formation）

- **設備**：濺鍍系統（Sputtering System），快速熱處理系統（RTP）。
- **化學物質**：鈦（$Ti$），氮化鈦（$TiN$）。
- **製程**：
    - 使用濺鍍技術沉積鈦，通過RTP形成鈦矽化物（TiSi$_2$），然後進行選擇性蝕刻以去除未反應的鈦。

### 8. 局部互連的形成（Local Interconnect Formation）

- **設備**：鎢化學氣相沉積系統（Tungsten CVD System），CMP設備。
- **化學物質**：鎢（$W$）、鈦（$Ti$）、氮化鈦（$TiN$）。
- **製程**：
    - 沉積鎢來形成局部互連，隨後使用CMP設備進行平坦化。

### 9. 層間介電質（ILD）與導通孔1（Via-1 Formation）

- **設備**：CVD系統，CMP設備。
- **化學物質**：低介電常數材料SiCOH。
- **製程**：
    - 通過CVD系統沉積層間介電質，然後進行導通孔的刻蝕和CMP平坦化。

### 10. 第一金屬層的形成（First Metal Layer Formation）

- **設備**：濺鍍系統（Sputtering System），乾蝕刻機（Dry Etcher）。
- **化學物質**：鋁（$Al$）摻銅（$Cu$）。
- **製程**：
    - 使用濺鍍技術沉積鋁銅合金，然後通過乾蝕刻機進行圖案化，形成第一層金屬互連。

### 11. 第二層介電質與導通孔2（Second ILD to Via-2 Formation）

- **設備**：CVD系統，CMP設備。
- **化學物質**：CVD沉積氧化物材料。
- **製程**：
    - 沉積第二層介電質，刻蝕導通孔，並使用CMP設備進行平坦化。

### 12. 第二金屬層至導通孔3的形成（Second Metal Layer to Via-3 Formation）

- **設備**：濺鍍系統，CMP設備。
- **化學物質**：鋁（$Al$）、銅（$Cu$）、鎢（$W$）。
- **製程**：
    - 沉積第二層金屬，進行圖案化和平坦化，形成下一層互連。

### 13. 第三金屬層至焊墊蝕刻（Third Metal Layer to Pad Etch）

- **設備**：濺鍍系統，乾蝕刻機（Dry Etcher）。
- **化學物質**：鋁+銅（$Al+Cu$）、氮化鈦（$TiN$）。
- **製程**：
    - 沉積第三層金屬並刻蝕形成焊墊，用於外部連接。

### 14. 參數測試（Parametric Testing）

- **設備**：微操縱器探針系統（Micromanipulator Prober）。
- **化學物質**：不涉及化學物質。
- **製程**：
    - 使用探針測試晶圓的電氣特性，確保元件符合規範，良品晶片會被標記進行封裝。



---



## Q & A

###  CMOS 與 MOS 製程的差異

CMOS（互補金氧半導體）和 MOS（金氧半場效電晶體）製程的主要差異在於電路設計和功耗管理。MOS 製程僅使用 N 型或 P 型的場效電晶體（FET），而 CMOS 則是互補式設計，包含 N 型和 P 型 FET。這使得 CMOS 具有以下優勢：

- **功耗更低**：在靜態狀態下，CMOS 僅有漏電流，而 MOS 電路在某些狀態下會有較高的功耗。
- **速度和穩定性更高**：CMOS 電路可以有效降低短路電流，且更適合於高速邏輯電路。
- **製程複雜性**：CMOS 需要更複雜的製程來同時實現 N 型和 P 型區域，包括雙井（twin-well）技術和其他額外步驟，如 LDD 和 STI。

### CMOS 製程中 LDD 的作用

LDD（Lightly Doped Drain，輕摻雜汲極）技術的作用是：

- **減少短通道效應**：隨著元件尺寸縮小，短通道效應會增加汲極和源極之間的漏電流。LDD 可在源/汲極區域引入較低濃度的摻雜物，以減少這些效應。
- **減少熱載流子效應**：高電場會產生熱載流子，這會損壞晶體管。LDD 可通過分散電場，降低晶體管損傷的風險。

### CMOS 製程中 STI  的優點

**淺溝隔離技術（STI, Shallow Trench Isolation）** 的目的是在不同元件之間提供電氣隔離，防止電流洩漏。與舊式的 LOCOS（Local Oxidation of Silicon）隔離技術相比，STI 具有以下優點：

- **高密度元件設計**：STI 的隔離溝槽較淺且更精確，支持更密集的元件佈局，適合製造更小尺寸的晶體管。
- **減少寄生效應**：STI 有效降低寄生電容和寄生電流，提升電路性能和可靠性。


### LDD（或 SDE）離子佈植與源極/汲極離子佈植的區別

| **項目**                | **LDD（Lightly Doped Drain）/ SDE（Source Drain Extension）** | **源極/汲極離子佈植** |
|-------------------------|-------------------------------------------------------------|-------------------------|
| **摻雜濃度**            | 輕摻雜                                                      | 高摻雜                  |
| **目的**                | 減少汲極與源極附近的電場強度，降低熱載子效應和短通道效應   | 提高源極和汲極的導電性，增強電晶體性能 |
| **摻雜深度**            | 淺接點，主要集中在源極/汲極的外延區域                     | 較深的佈植，確保導電性   |

### 為什麼鎢用於金屬連線製程？

- **優良填充特性**：鎢能夠無空隙地填充深孔和溝槽。
- **抗電子遷移**：鎢在高電流密度下不容易產生電子遷移現象，能夠提高互連的可靠性。
- **機械強度高**：鎢具有優異的機械強度和熱穩定性，適合用於局部互連和導通孔的填充材料。

### 鈦和氮化鈦的應用

- **鈦（Ti）**：
  - 用作粘合層，改善金屬與基材的附著力（如鎢和矽）。
  - 用於與矽反應形成鈦矽化物（TiSi2），降低接觸電阻，改善電導性能。

- **氮化鈦（TiN）**：
  - 作為擴散阻擋層，防止銅或鎢等金屬的擴散。
  - 提供熱穩定性和抗氧化性，常用於導通孔和金屬層的介面。

### 高k介電質的應用

- **目的**：提高閘極電容，增強電場控制力，降低漏電流。
- **常見材料**：氧化鉿（HfO2）、氧化鋯（ZrO2）。
- **應用領域**：CMOS 製程中的閘極氧化層，特別適用於縮小元件尺寸的先進技術節點。

### 低k介電質的應用

- **目的**：減少寄生電容，降低 RC 延遲，提升訊號傳輸速度並降低功耗。
- **常見材料**：碳化矽氧化物（SiCOH）。
- **應用領域**：多層金屬互連結構的層間介電質（ILD），用於高密度集成電路中。
