# Generated by Yosys 0.62+39 (git sha1 131911291-dirty, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 14
attribute \src "dut.sv:1.1-21.10"
attribute \top 1
attribute \keep 1
module \initval
  attribute \src "dut.sv:1.22-1.25"
  wire input 1 \clk
  attribute \src "dut.sv:1.39-1.42"
  wire width 4 input 2 \bar
  attribute \src "dut.sv:1.57-1.60"
  attribute \init 4'00xx
  wire width 4 output 3 \foo
  attribute \src "dut.sv:1.62-1.66"
  attribute \init 4'1xxx
  wire width 4 output 4 \asdf
  attribute \src "dut.sv:3.13-3.21"
  attribute \unused_bits "0 1"
  attribute \init 4'0000
  wire width 4 \last_bar
  attribute \src "dut.sv:20.20-20.52"
  wire $eq$dut.sv:20$7_Y
  attribute \src "dut.sv:20.20-20.52"
  cell $eq $eq$dut.sv:20$7
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \foo [3:2]
    connect \B \last_bar [3:2]
    connect \Y $eq$dut.sv:20$7_Y
  end
  attribute \src "dut.sv:18.24-20.53"
  cell $check $assert$dut.sv:18$6
    parameter \FLAVOR "assert"
    parameter \TRG_WIDTH 0
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0
    parameter \PRIORITY 0
    parameter \FORMAT ""
    parameter \ARGS_WIDTH 0
    connect \TRG { }
    connect \EN 1'1
    connect \A $eq$dut.sv:20$7_Y
    connect \ARGS { }
  end
  attribute \src "dut.sv:15.3-16.23"
  cell $dff $procdff$11
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1'1
    connect \D \bar [3]
    connect \Q \asdf [3]
    connect \CLK \clk
  end
  attribute \src "dut.sv:12.3-13.21"
  cell $dff $procdff$12
    parameter \WIDTH 4
    parameter \CLK_POLARITY 1'1
    connect \D \bar
    connect \Q \last_bar
    connect \CLK \clk
  end
  attribute \src "dut.sv:9.3-10.26"
  cell $dff $procdff$13
    parameter \WIDTH 2
    parameter \CLK_POLARITY 1'1
    connect \D \bar [3:2]
    connect \Q \foo [3:2]
    connect \CLK \clk
  end
  connect \asdf [2:0] 3'111
  connect \foo [1:0] \bar [1:0]
end
