
#Circuit Summary:
#---------------
#number of inputs = 36
#number of outputs = 7
#number of gates = 245
#number of wires = 281
#atpg: cputime for reading in circuit ./sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for levelling circuit ./sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for rearranging gate inputs ./sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for creating dummy nodes ./sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for generating fault list ./sample_circuits/c432.ckt: 0.0s 0.0s
T'121212121212121212121212121212121222 0'
T'021212121212121212121212121212121222 1'
T'121212121212121212121212121212121222 0'
T'021212121212121212121212121212121222 1'
T'011212121212121212121212121212121222 1'
T'101212121212121212121212121212121222 1'
T'011212121212121212121212121212121222 1'
T'101212121212121212121212121212121222 1'
T'120112121212121212121212121212121222 1'
T'121012121212121212121212121212121222 1'
T'120112121212121212121212121212121222 1'
T'121012121212121212121212121212121222 1'
T'121201121212121212121212121212121222 1'
T'121210121212121212121212121212121222 1'
T'121201121212121212121212121212121222 1'
T'121210121212121212121212121212121222 1'
T'121212011212121212121212121212121222 1'
T'121212101212121212121212121212121222 1'
T'121212011212121212121212121212121222 1'
T'121212101212121212121212121212121222 1'
T'121212120112121212121212121212121222 1'
T'121212121012121212121212121212121222 1'
T'121212120112121212121212121212121222 1'
T'121212121012121212121212121212121222 1'
T'121212121201121212121212121212121222 1'
T'121212121210121212121212121212121222 1'
T'121212121201121212121212121212121222 1'
T'121212121210121212121212121212121222 1'
T'121212121212011212121212121212121222 1'
T'121212121212101212121212121212121222 1'
T'121212121212011212121212121212121222 1'
T'121212121212101212121212121212121222 1'
T'121212121212120112121212121212121222 1'
T'121212121212121012121212121212121222 1'
T'121212121212120112121212121212121222 1'
T'121212121212121012121212121212121222 1'
T'121212121212121201121212121212121222 1'
T'121212121212121210121212121212121222 1'
T'121212121212121201121212121212121222 1'
T'121212121212121210121212121212121222 1'
T'121212121212121212011212121212121222 1'
T'121212121212121212101212121212121222 1'
T'121212121212121212011212121212121222 1'
T'121212121212121212101212121212121222 1'
T'121212121212121212120112121212121222 1'
T'121212121212121212121012121212121222 1'
T'121212121212121212120112121212121222 1'
T'121212121212121212121012121212121222 1'
T'121212121212121212121201121212121222 1'
T'121212121212121212121210121212121222 1'
T'121212121212121212121201121212121222 1'
T'121212121212121212121210121212121222 1'
T'121212121212121212121212011212121222 1'
T'121212121212121212121212101212121222 1'
T'121212121212121212121212011212121222 1'
T'121212121212121212121212101212121222 1'
T'121212121212121212121212120112121222 1'
T'121212121212121212121212121012121222 1'
T'121212121212121212121212120112121222 1'
T'121212121212121212121212121012121222 1'
T'121212121212121212121212121201121222 1'
T'121212121212121212121212121210121222 1'
T'121212121212121212121212121201121222 1'
T'121212121212121212121212121210121222 1'
T'121212121212121212121212121212011222 1'
T'121212121212121212121212121212101222 1'
T'121212121212121212121212121212011222 1'
T'121212121212121212121212121212101222 1'
T'121212121212121212121212121212120122 1'
T'121212121212121212121212121212121022 1'
T'121212121212121212121212121212120122 1'
T'121212121212121212121212121212121022 1'
T'121212121212121212121212121212011222 1'
T'121212121212121212121212120112121222 1'
T'121212121212121212121201121212121222 1'
T'121212121212121212011212121212121222 1'
T'121212121212120112121212121212121222 1'
T'121212121201121212121212121212121222 1'
T'121212011212121212121212121212121222 1'
T'120112121212121212121212121212121222 1'
T'121212121212121212121212121212210122 1'
T'121212121212121212121212121212210122 1'
T'121212121212121212121212122101121222 1'
T'121212121212121212121212122101121222 1'
T'121212121212121212121221011212121222 1'
T'121212121212121212121221011212121222 1'
T'121212121212121212210112121212121222 1'
T'121212121212121212210112121212121222 1'
T'121212121212122101121212121212121222 1'
T'121212121212122101121212121212121222 1'
T'121212121221011212121212121212121222 1'
T'121212121221011212121212121212121222 1'
T'121212210112121212121212121212121222 1'
T'121212210112121212121212121212121222 1'
T'122101121212121212121212121212121222 1'
T'122101121212121212121212121212121222 1'

#number of aborted faults = 6

#number of redundant faults = 932

#number of calling podem1 = 1034

#total number of backtracks = 3920
#atpg: cputime for test pattern generation ./sample_circuits/c432.ckt: 0.1s 0.1s
