下面是 **ARM GIC CPU 接口单元寄存器的表格**，基于标准 GIC v2/v3 架构，在每个 CPU 核心对应的 CPU 接口区域（物理或虚拟）中使用：

|偏移量 Offset|寄存器名称 Name|访问类型 Type|复位值 Reset|描述 Description|
|---|---|---|---|---|
|0x0000|GICC_CTLR|RW|0x00000000|CPU 接口控制寄存器，启用/禁用中断交付|
|0x0004|GICC_PMR|RW|0x00000000|中断优先级屏蔽寄存器，只有高于此优先级的中断会被响应|
|0x0008|GICC_BPR|RW|IMPLEMENTATION DEFINED|二进制优先断点寄存器，设置中断优先级层级划分|
|0x000C|GICC_IAR|RO|IMPLEMENTATION DEFINED|中断应答寄存器，读取触发中断编号|
|0x0010|GICC_EOIR|WO|—|中断结束寄存器，CPU 写入已处理的中断 ID|
|0x0014|GICC_RPR|RO|IMPLEMENTATION DEFINED|正在运行中断的优先级寄存器|
|0x0018|GICC_HPPIR|RO|IMPLEMENTATION DEFINED|当前最高挂起中断的 ID 和优先级|
|0x001C|GICC_ABPR|RW|IMPLEMENTATION DEFINED|异步二进制优先断点寄存器|
|0x0020|GICC_AIAR|RO|IMPLEMENTATION DEFINED|对应异步中断应答寄存器|
|0x0024|GICC_AEOIR|WO|—|异步中断结束寄存器|
|0x0028|GICC_AHPPIR|RO|IMPLEMENTATION DEFINED|异步最高挂起中断 ID 寄存器|
|0x002C–0x003C|–|–|–|保留区|