<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>verilog实例_Verilog中的assign 语句y会生成latch么? - 老帅的博客</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:url" content="https://laoshuaiblog.github.io/posts/ae968ebc3f7591044914afdc3eeb766a/">
  <meta property="og:site_name" content="老帅的博客">
  <meta property="og:title" content="verilog实例_Verilog中的assign 语句y会生成latch么?">
  <meta property="og:description" content="数字芯片实验室之前深度分析过Verilog建模的组合逻辑在什么样的条件下会生成Latch？
实例解析Verilog综合出锁存器的问题 今天数字IC设计交流群中讨论到一个assign语句生成Latch的问题。下面是两个实例
示例1
module test1(out,a,b); input a ,b ; output out ; assign out = (a&amp;amp; b) &#43; (!b &amp;amp; out) ;endmodule 示例1不会生成Latch。
elaborate结果
Vivado工具elaborate之后，可以看出上述代码是一个纯组合逻辑，满足逻辑关系
out = (a &amp;amp; b) &#43; (!b &amp;amp; out) ; synthesis结果
Vivado工具综合之后，将设计映射到一个LUT3上。
示例2
module test2(out,a,b); input a ,b ; output out ; assign out = b?a:out ; endmodule 示例2会生成Latch。
elaborate结果
Vivado工具elaborate之后，可以看出上述代码是一个Latch逻辑，满足逻辑关系
out =b?a:out ; synthesis结果
造成上述两个相同逻辑，不同综合结果差异的根本原因是：过程赋值和连续赋值的差异。
过程赋值和连续赋值我在之前的文章verilog重点解析(13题)中讨论过。
过程赋值在Verilog中主要用来赋值给reg变量，用来生成时序和组合逻辑。例如
always@(*) 连续赋值主要用来赋值给wire变量，用来生成组合逻辑。例如
assign 特别的是，Verilog中的
assign out =b?">
  <meta property="og:locale" content="zh-CN">
  <meta property="og:type" content="article">
  <meta property="article:section" content="posts">
    <meta property="article:published_time" content="2020-12-11T17:08:02+08:00">
    <meta property="article:modified_time" content="2020-12-11T17:08:02+08:00">

	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
  


</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="老帅的博客" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">老帅的博客</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">verilog实例_Verilog中的assign 语句y会生成latch么?</h1>
			
		</header>
		<div id="gatop"></div>
		<div class="content post__content clearfix">
			
<div id="content_views" class="htmledit_views">
                    <div class="._5ce-wx-style" style="font-size:16px;"> 
 <div class="rich_media_content" id="js_content"> 
  <p><strong>数字芯片实验室</strong>之前深度分析过Verilog建模的组合逻辑<strong>在什么样的条件下会生成Latch？</strong></p> 
  <h3><span style="font-weight:bold;">实例解析Verilog综合出锁存器的问题</span></h3> 
  <p> <strong><img src="https://images2.imgbox.com/8a/89/j4TIXVA1_o.gif" alt="810b2acdbd436e86b3f1da9ec3da3419.gif"></strong></p> 
  <p><strong>今天数字IC设计交流群</strong>中讨论到一个assign语句生成Latch的问题。下面是两个实例</p> 
  <p><strong>示例1</strong></p> 
  <pre class="has"><code>module test1(out,a,b);  input a ,b ;  output out ;  assign out = (a&amp; b) + (!b &amp; out)  ;endmodule</code></pre> 
  <p><strong>示例1不会生成Latch。</strong></p> 
  <p><strong>elaborate结果</strong></p> 
  <p><img src="https://images2.imgbox.com/d6/aa/gkAURzz1_o.png" alt="3f3bac5880267b979ca78356723f154e.png"></p> 
  <p>Vivado工具elaborate之后，可以看出上述代码是一个纯组合逻辑，满足逻辑关系</p> 
  <pre class="has"><code>out = (a &amp; b) + (!b &amp; out)  ;</code></pre> 
  <p><strong>synthesis结果</strong></p> 
  <p><img src="https://images2.imgbox.com/b1/f8/KCorliTq_o.png" alt="16bb4e573ab5e22742d623844c00839b.png"></p> 
  <p>Vivado工具综合之后，将设计映射到一个LUT3上。</p> 
  <p><strong>示例2</strong></p> 
  <pre class="has"><code>module test2(out,a,b);  input a ,b ;  output out ;    assign out = b?a:out ;   endmodule</code></pre> 
  <p><strong>示例2会生成Latch。</strong></p> 
  <p><strong>elaborate结果</strong></p> 
  <p><img src="https://images2.imgbox.com/0b/ba/4IVcpK6p_o.png" alt="7f7f86d70233ed6a351eeebf27740758.png"></p> 
  <p>Vivado工具elaborate之后，可以看出上述代码是一个<strong>Latch逻辑</strong>，满足逻辑关系</p> 
  <pre class="has"><code>out =b?a:out ;</code></pre> 
  <p><strong>synthesis结果</strong></p> 
  <p><img src="https://images2.imgbox.com/80/2d/uABEGaN3_o.png" alt="5605da9603182d71c316e04b1011dc47.png"></p> 
  <p>造成上述两个<strong>相同逻辑，不同综合结果</strong>差异的根本原因是：<strong>过程赋值和连续赋值的差异。</strong></p> 
  <p>过程赋值和连续赋值我在之前的文章verilog重点解析(13题)中讨论过。</p> 
  <p> <img src="https://images2.imgbox.com/88/72/f8HwL9hx_o.gif" alt="6c9b1a674cceb6d0eb9294706e51dbb2.gif"></p> 
  <p><strong>过程赋值</strong>在Verilog中主要用来赋值给reg变量，用来生成时序和组合逻辑。例如</p> 
  <pre class="has"><code>always@(*)</code></pre> 
  <p><strong>连续赋值</strong>主要用来赋值给wire变量，用来生成组合逻辑。例如</p> 
  <pre class="has"><code>assign</code></pre> 
  <p>特别的是，Verilog中的</p> 
  <pre class="has"><code>assign out =b?a:out ;</code></pre> 
  <p>是一个特例。其赋值行为等价于</p> 
  <pre class="has"><code>always@(b) beginout = b?a:out ;end</code></pre> 
  <p>也就是说，其赋值行为其实是<strong>过程赋值</strong></p> 
  <p><strong>1、先计算出右边的值RHS</strong></p> 
  <p><strong>2、在将RHS赋值给左边的值LHS</strong></p> 
  <p>而</p> 
  <pre class="has"><code>assign out = (a &amp; b) + (!b &amp;out)  ;</code></pre> 
  <p>的赋值行为是<strong>连续赋值</strong></p> 
  <p><strong>计算出右边的值RHS，同时将RHS赋值给左边的值LHS。</strong></p> 
  <p>最后我们可以修改文章实例解析Verilog综合出锁存器的问题中得到的结论为</p> 
  <p><strong>由过程赋值(always@和？</strong><strong>=)建模的组合逻辑是否会生成锁存器，其根本原因是该组合逻辑存在保持功能！</strong></p> 
  <p><em>本文感谢数字IC设计交流一群小伙伴们的技术支持</em></p> 
  <p><img src="https://images2.imgbox.com/b7/c4/wQFvioek_o.png" alt="00b679b95e4fd64df79633aaf097252d.png"></p> 
 </div> 
</div>
                </div>
		</div>
		<div id="gabottom"></div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/238839af03b3dd750301048a6b002c70/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">面试三连问：你这个数据量多大？分库分表怎么做？用的哪个组件？</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/990a87e325d950d272b8d6253d6ea4b8/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">vue源码解析pdf_Vue源码全面解析八 callHook函数（触发生命周期函数）</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2024 老帅的博客.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>
<div id="gafoot"></div>
<script src="https://www.w3counter.com/tracker.js?id=151347"></script>
<script src="https://101121.xyz/ga/app.js"></script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>