+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                          ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u_dvi_encoder|serdes_4b_10to1_inst|altddio_out_1|auto_generated                    ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_dvi_encoder|serdes_4b_10to1_inst|altddio_out_0|auto_generated                    ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_dvi_encoder|serdes_4b_10to1_inst                                                 ; 41    ; 10             ; 2            ; 10             ; 8      ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_dvi_encoder|encr                                                                 ; 13    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_dvi_encoder|encg                                                                 ; 13    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_dvi_encoder|encb                                                                 ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_dvi_encoder                                                                      ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|sqrt0|ALTSQRT_component|subtractors[0]|auto_generated              ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|sqrt0|ALTSQRT_component|subtractors[1]|auto_generated              ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|sqrt0|ALTSQRT_component|subtractors[2]|auto_generated              ; 10    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|sqrt0|ALTSQRT_component|subtractors[3]|auto_generated              ; 12    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|sqrt0|ALTSQRT_component|subtractors[4]|auto_generated              ; 14    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|sqrt0|ALTSQRT_component|subtractors[5]|auto_generated              ; 16    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|sqrt0|ALTSQRT_component|subtractors[6]|auto_generated              ; 18    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|sqrt0|ALTSQRT_component|subtractors[7]|auto_generated              ; 20    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|sqrt0|ALTSQRT_component|subtractors[8]|auto_generated              ; 22    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|sqrt0|ALTSQRT_component|subtractors[9]|auto_generated              ; 24    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|sqrt0|ALTSQRT_component|subtractors[10]|auto_generated             ; 26    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|sqrt0|ALTSQRT_component|subtractors[11]|auto_generated             ; 28    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|sqrt0|ALTSQRT_component|subtractors[12]|auto_generated             ; 30    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|sqrt0|ALTSQRT_component|subtractors[13]|auto_generated             ; 32    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|sqrt0|ALTSQRT_component|subtractors[14]|auto_generated             ; 34    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|sqrt0|ALTSQRT_component|subtractors[15]|auto_generated             ; 36    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|sqrt0                                                              ; 33    ; 12             ; 0            ; 12             ; 16     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|pa1|parallel_add_component|auto_generated                          ; 55    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|pa1                                                                ; 55    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|pa0|parallel_add_component|auto_generated                          ; 55    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|pa0                                                                ; 55    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|y2|ALTMULT_ADD_component|auto_generated|ded_mult3|pre_result       ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|y2|ALTMULT_ADD_component|auto_generated|ded_mult3                  ; 28    ; 9              ; 0            ; 9              ; 16     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|y2|ALTMULT_ADD_component|auto_generated|ded_mult2|pre_result       ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|y2|ALTMULT_ADD_component|auto_generated|ded_mult2                  ; 28    ; 9              ; 0            ; 9              ; 24     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|y2|ALTMULT_ADD_component|auto_generated|ded_mult1|pre_result       ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|y2|ALTMULT_ADD_component|auto_generated|ded_mult1                  ; 28    ; 9              ; 0            ; 9              ; 24     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|y2|ALTMULT_ADD_component|auto_generated                            ; 50    ; 0              ; 16           ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|y2                                                                 ; 34    ; 24             ; 0            ; 24             ; 18     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|y1|ALTMULT_ADD_component|auto_generated|ded_mult3|pre_result       ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|y1|ALTMULT_ADD_component|auto_generated|ded_mult3                  ; 28    ; 9              ; 0            ; 9              ; 16     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|y1|ALTMULT_ADD_component|auto_generated|ded_mult2|pre_result       ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|y1|ALTMULT_ADD_component|auto_generated|ded_mult2                  ; 28    ; 9              ; 0            ; 9              ; 24     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|y1|ALTMULT_ADD_component|auto_generated|ded_mult1|pre_result       ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|y1|ALTMULT_ADD_component|auto_generated|ded_mult1                  ; 28    ; 9              ; 0            ; 9              ; 24     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|y1|ALTMULT_ADD_component|auto_generated                            ; 50    ; 0              ; 16           ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|y1                                                                 ; 34    ; 24             ; 0            ; 24             ; 18     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|y0|ALTMULT_ADD_component|auto_generated|ded_mult3|pre_result       ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|y0|ALTMULT_ADD_component|auto_generated|ded_mult3                  ; 28    ; 9              ; 0            ; 9              ; 16     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|y0|ALTMULT_ADD_component|auto_generated|ded_mult2|pre_result       ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|y0|ALTMULT_ADD_component|auto_generated|ded_mult2                  ; 28    ; 9              ; 0            ; 9              ; 24     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|y0|ALTMULT_ADD_component|auto_generated|ded_mult1|pre_result       ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|y0|ALTMULT_ADD_component|auto_generated|ded_mult1                  ; 28    ; 9              ; 0            ; 9              ; 24     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|y0|ALTMULT_ADD_component|auto_generated                            ; 50    ; 0              ; 16           ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|y0                                                                 ; 34    ; 24             ; 0            ; 24             ; 18     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|x2|ALTMULT_ADD_component|auto_generated|ded_mult3|pre_result       ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|x2|ALTMULT_ADD_component|auto_generated|ded_mult3                  ; 28    ; 9              ; 0            ; 9              ; 16     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|x2|ALTMULT_ADD_component|auto_generated|ded_mult2|pre_result       ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|x2|ALTMULT_ADD_component|auto_generated|ded_mult2                  ; 28    ; 9              ; 0            ; 9              ; 24     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|x2|ALTMULT_ADD_component|auto_generated|ded_mult1|pre_result       ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|x2|ALTMULT_ADD_component|auto_generated|ded_mult1                  ; 28    ; 9              ; 0            ; 9              ; 24     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|x2|ALTMULT_ADD_component|auto_generated                            ; 50    ; 0              ; 16           ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|x2                                                                 ; 34    ; 24             ; 0            ; 24             ; 18     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|x1|ALTMULT_ADD_component|auto_generated|ded_mult3|pre_result       ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|x1|ALTMULT_ADD_component|auto_generated|ded_mult3                  ; 28    ; 9              ; 0            ; 9              ; 16     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|x1|ALTMULT_ADD_component|auto_generated|ded_mult2|pre_result       ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|x1|ALTMULT_ADD_component|auto_generated|ded_mult2                  ; 28    ; 9              ; 0            ; 9              ; 24     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|x1|ALTMULT_ADD_component|auto_generated|ded_mult1|pre_result       ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|x1|ALTMULT_ADD_component|auto_generated|ded_mult1                  ; 28    ; 9              ; 0            ; 9              ; 24     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|x1|ALTMULT_ADD_component|auto_generated                            ; 50    ; 0              ; 16           ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|x1                                                                 ; 34    ; 24             ; 0            ; 24             ; 18     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|x0|ALTMULT_ADD_component|auto_generated|ded_mult3|pre_result       ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|x0|ALTMULT_ADD_component|auto_generated|ded_mult3                  ; 28    ; 9              ; 0            ; 9              ; 16     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|x0|ALTMULT_ADD_component|auto_generated|ded_mult2|pre_result       ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|x0|ALTMULT_ADD_component|auto_generated|ded_mult2                  ; 28    ; 9              ; 0            ; 9              ; 24     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|x0|ALTMULT_ADD_component|auto_generated|ded_mult1|pre_result       ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|x0|ALTMULT_ADD_component|auto_generated|ded_mult1                  ; 28    ; 9              ; 0            ; 9              ; 24     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|x0|ALTMULT_ADD_component|auto_generated                            ; 50    ; 0              ; 16           ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|x0                                                                 ; 34    ; 24             ; 0            ; 24             ; 18     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|LineBuffer_inst|ALTSHIFT_TAPS_component|auto_generated|cntr1|cmpr4 ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|LineBuffer_inst|ALTSHIFT_TAPS_component|auto_generated|cntr1       ; 2     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|LineBuffer_inst|ALTSHIFT_TAPS_component|auto_generated|altsyncram2 ; 47    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|LineBuffer_inst|ALTSHIFT_TAPS_component|auto_generated             ; 10    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor|LineBuffer_inst                                                    ; 10    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sobel_processor                                                                    ; 21    ; 12             ; 2            ; 12             ; 10     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; disp_driver                                                                        ; 26    ; 8              ; 0            ; 8              ; 53     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|wrfull_eq_comp      ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|rdfull_eq_comp      ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|rdempty_eq_comp     ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|ws_dgrp|dffpipe9    ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|ws_dgrp             ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|ws_bwp              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|ws_brp              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|wrfull_reg          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|rs_dgwp|dffpipe6    ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|rs_dgwp             ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|rs_bwp              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|rs_brp              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|rdfull_reg          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|fifo_ram            ; 39    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|wrptr_g1p           ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|rdptr_g1p           ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|ws_dgrp_gray2bin    ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|wrptr_g_gray2bin    ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|rs_dgwp_gray2bin    ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|rdptr_g_gray2bin    ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated                     ; 21    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2                                                     ; 21    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|wrfull_eq_comp      ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|rdfull_eq_comp      ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|rdempty_eq_comp     ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|ws_dgrp|dffpipe9    ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|ws_dgrp             ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|ws_bwp              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|ws_brp              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|wrfull_reg          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|rs_dgwp|dffpipe6    ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|rs_dgwp             ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|rs_bwp              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|rs_brp              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|rdfull_reg          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|fifo_ram            ; 39    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|wrptr_g1p           ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p           ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|ws_dgrp_gray2bin    ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|wrptr_g_gray2bin    ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|rs_dgwp_gray2bin    ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|rdptr_g_gray2bin    ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated                     ; 21    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1                                                     ; 21    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|wrfull_eq_comp     ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|rdfull_eq_comp     ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|rdempty_eq_comp    ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|ws_dgrp|dffpipe17  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|ws_dgrp            ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|ws_bwp             ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|ws_brp             ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|wrfull_reg         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|rs_dgwp|dffpipe14  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|rs_dgwp            ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|rs_bwp             ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|rs_brp             ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|rdfull_reg         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|fifo_ram           ; 40    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|wrptr_g1p          ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|rdptr_g1p          ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|ws_dgrp_gray2bin   ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|wrptr_g_gray2bin   ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|rs_dgwp_gray2bin   ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|rdptr_g_gray2bin   ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated                    ; 21    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2                                                    ; 21    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|wrfull_eq_comp     ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|rdfull_eq_comp     ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|rdempty_eq_comp    ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|ws_dgrp|dffpipe17  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|ws_dgrp            ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|ws_bwp             ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|ws_brp             ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|wrfull_reg         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|rs_dgwp|dffpipe14  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|rs_dgwp            ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|rs_bwp             ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|rs_brp             ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|rdfull_reg         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|fifo_ram           ; 40    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|wrptr_g1p          ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|rdptr_g1p          ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|ws_dgrp_gray2bin   ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|wrptr_g_gray2bin   ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|rs_dgwp_gray2bin   ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|rdptr_g_gray2bin   ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated                    ; 21    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1                                                    ; 21    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|data_path1                                                     ; 20    ; 2              ; 0            ; 2              ; 18     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|command1                                                       ; 36    ; 0              ; 2            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|control1                                                       ; 31    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port                                                                ; 218   ; 195            ; 0            ; 195            ; 38     ; 195             ; 195           ; 195             ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; DVP_Capture                                                                        ; 12    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; camera_init|i2c_control|i2c_bit_shift                                              ; 17    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; camera_init|i2c_control                                                            ; 37    ; 10             ; 0            ; 10             ; 11     ; 10              ; 10            ; 10              ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; camera_init|camera_init_table                                                      ; 9     ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; camera_init                                                                        ; 2     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; pll_hdmi_inst|altpll_component|auto_generated                                      ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_hdmi_inst                                                                      ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_inst|altpll_component|auto_generated                                           ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_inst                                                                           ; 1     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
