FIRRTL version 1.2.0
circuit ArbiterSimpleTree :
  module ArbiterSimpleTree :
    input clock : Clock
    input reset : UInt<1>
    output io_in_0_ready : UInt<1> @[src/main/scala/ArbiterTree.scala 8:14]
    input io_in_0_valid : UInt<1> @[src/main/scala/ArbiterTree.scala 8:14]
    input io_in_0_bits : UInt<8> @[src/main/scala/ArbiterTree.scala 8:14]
    output io_in_1_ready : UInt<1> @[src/main/scala/ArbiterTree.scala 8:14]
    input io_in_1_valid : UInt<1> @[src/main/scala/ArbiterTree.scala 8:14]
    input io_in_1_bits : UInt<8> @[src/main/scala/ArbiterTree.scala 8:14]
    output io_in_2_ready : UInt<1> @[src/main/scala/ArbiterTree.scala 8:14]
    input io_in_2_valid : UInt<1> @[src/main/scala/ArbiterTree.scala 8:14]
    input io_in_2_bits : UInt<8> @[src/main/scala/ArbiterTree.scala 8:14]
    output io_in_3_ready : UInt<1> @[src/main/scala/ArbiterTree.scala 8:14]
    input io_in_3_valid : UInt<1> @[src/main/scala/ArbiterTree.scala 8:14]
    input io_in_3_bits : UInt<8> @[src/main/scala/ArbiterTree.scala 8:14]
    input io_out_ready : UInt<1> @[src/main/scala/ArbiterTree.scala 8:14]
    output io_out_valid : UInt<1> @[src/main/scala/ArbiterTree.scala 8:14]
    output io_out_bits : UInt<8> @[src/main/scala/ArbiterTree.scala 8:14]

    reg io_out_regData : UInt<8>, clock with :
      reset => (UInt<1>("h0"), io_out_regData) @[src/main/scala/ArbiterTree.scala 73:22]
    reg io_out_regEmpty : UInt<1>, clock with :
      reset => (UInt<1>("h0"), io_out_regEmpty) @[src/main/scala/ArbiterTree.scala 74:27]
    reg io_out_regReadyA : UInt<1>, clock with :
      reset => (UInt<1>("h0"), io_out_regReadyA) @[src/main/scala/ArbiterTree.scala 75:28]
    reg io_out_regReadyB : UInt<1>, clock with :
      reset => (UInt<1>("h0"), io_out_regReadyB) @[src/main/scala/ArbiterTree.scala 76:28]
    node _io_out_T = and(io_in_0_valid, io_out_regEmpty) @[src/main/scala/ArbiterTree.scala 80:19]
    node _io_out_T_1 = eq(io_out_regReadyB, UInt<1>("h0")) @[src/main/scala/ArbiterTree.scala 80:32]
    node _io_out_T_2 = and(_io_out_T, _io_out_T_1) @[src/main/scala/ArbiterTree.scala 80:30]
    node _io_out_T_3 = and(io_in_1_valid, io_out_regEmpty) @[src/main/scala/ArbiterTree.scala 82:26]
    node _io_out_T_4 = eq(io_out_regReadyA, UInt<1>("h0")) @[src/main/scala/ArbiterTree.scala 82:39]
    node _io_out_T_5 = and(_io_out_T_3, _io_out_T_4) @[src/main/scala/ArbiterTree.scala 82:37]
    node _GEN_0 = mux(_io_out_T_5, UInt<1>("h1"), io_out_regReadyB) @[src/main/scala/ArbiterTree.scala 82:51 83:17 76:28]
    node _GEN_1 = mux(_io_out_T_2, UInt<1>("h1"), io_out_regReadyA) @[src/main/scala/ArbiterTree.scala 80:44 81:17 75:28]
    node _GEN_2 = mux(_io_out_T_2, io_out_regReadyB, _GEN_0) @[src/main/scala/ArbiterTree.scala 76:28 80:44]
    node _GEN_3 = mux(io_out_regReadyA, io_in_0_bits, io_out_regData) @[src/main/scala/ArbiterTree.scala 88:22 89:15 73:22]
    node _GEN_4 = mux(io_out_regReadyA, UInt<1>("h0"), io_out_regEmpty) @[src/main/scala/ArbiterTree.scala 88:22 90:16 74:27]
    node _GEN_5 = mux(io_out_regReadyA, UInt<1>("h0"), _GEN_1) @[src/main/scala/ArbiterTree.scala 88:22 91:17]
    node _GEN_6 = mux(io_out_regReadyB, io_in_1_bits, _GEN_3) @[src/main/scala/ArbiterTree.scala 93:22 94:15]
    node _GEN_7 = mux(io_out_regReadyB, UInt<1>("h0"), _GEN_4) @[src/main/scala/ArbiterTree.scala 93:22 95:16]
    node _GEN_8 = mux(io_out_regReadyB, UInt<1>("h0"), _GEN_2) @[src/main/scala/ArbiterTree.scala 93:22 96:17]
    node _io_out_out_valid_T = eq(io_out_regEmpty, UInt<1>("h0")) @[src/main/scala/ArbiterTree.scala 99:18]
    reg io_out_regReadyA_2 : UInt<1>, clock with :
      reset => (UInt<1>("h0"), io_out_regReadyA_2) @[src/main/scala/ArbiterTree.scala 75:28]
    node io_out_out_ready = io_out_regReadyA_2 @[src/main/scala/ArbiterTree.scala 78:19 85:13]
    node _GEN_9 = mux(io_out_out_ready, UInt<1>("h1"), _GEN_7) @[src/main/scala/ArbiterTree.scala 100:22 101:16]
    reg io_out_regData_1 : UInt<8>, clock with :
      reset => (UInt<1>("h0"), io_out_regData_1) @[src/main/scala/ArbiterTree.scala 73:22]
    reg io_out_regEmpty_1 : UInt<1>, clock with :
      reset => (UInt<1>("h0"), io_out_regEmpty_1) @[src/main/scala/ArbiterTree.scala 74:27]
    reg io_out_regReadyA_1 : UInt<1>, clock with :
      reset => (UInt<1>("h0"), io_out_regReadyA_1) @[src/main/scala/ArbiterTree.scala 75:28]
    reg io_out_regReadyB_1 : UInt<1>, clock with :
      reset => (UInt<1>("h0"), io_out_regReadyB_1) @[src/main/scala/ArbiterTree.scala 76:28]
    node _io_out_T_6 = and(io_in_2_valid, io_out_regEmpty_1) @[src/main/scala/ArbiterTree.scala 80:19]
    node _io_out_T_7 = eq(io_out_regReadyB_1, UInt<1>("h0")) @[src/main/scala/ArbiterTree.scala 80:32]
    node _io_out_T_8 = and(_io_out_T_6, _io_out_T_7) @[src/main/scala/ArbiterTree.scala 80:30]
    node _io_out_T_9 = and(io_in_3_valid, io_out_regEmpty_1) @[src/main/scala/ArbiterTree.scala 82:26]
    node _io_out_T_10 = eq(io_out_regReadyA_1, UInt<1>("h0")) @[src/main/scala/ArbiterTree.scala 82:39]
    node _io_out_T_11 = and(_io_out_T_9, _io_out_T_10) @[src/main/scala/ArbiterTree.scala 82:37]
    node _GEN_10 = mux(_io_out_T_11, UInt<1>("h1"), io_out_regReadyB_1) @[src/main/scala/ArbiterTree.scala 82:51 83:17 76:28]
    node _GEN_11 = mux(_io_out_T_8, UInt<1>("h1"), io_out_regReadyA_1) @[src/main/scala/ArbiterTree.scala 80:44 81:17 75:28]
    node _GEN_12 = mux(_io_out_T_8, io_out_regReadyB_1, _GEN_10) @[src/main/scala/ArbiterTree.scala 76:28 80:44]
    node _GEN_13 = mux(io_out_regReadyA_1, io_in_2_bits, io_out_regData_1) @[src/main/scala/ArbiterTree.scala 88:22 89:15 73:22]
    node _GEN_14 = mux(io_out_regReadyA_1, UInt<1>("h0"), io_out_regEmpty_1) @[src/main/scala/ArbiterTree.scala 88:22 90:16 74:27]
    node _GEN_15 = mux(io_out_regReadyA_1, UInt<1>("h0"), _GEN_11) @[src/main/scala/ArbiterTree.scala 88:22 91:17]
    node _GEN_16 = mux(io_out_regReadyB_1, io_in_3_bits, _GEN_13) @[src/main/scala/ArbiterTree.scala 93:22 94:15]
    node _GEN_17 = mux(io_out_regReadyB_1, UInt<1>("h0"), _GEN_14) @[src/main/scala/ArbiterTree.scala 93:22 95:16]
    node _GEN_18 = mux(io_out_regReadyB_1, UInt<1>("h0"), _GEN_12) @[src/main/scala/ArbiterTree.scala 93:22 96:17]
    node _io_out_out_valid_T_1 = eq(io_out_regEmpty_1, UInt<1>("h0")) @[src/main/scala/ArbiterTree.scala 99:18]
    reg io_out_regReadyB_2 : UInt<1>, clock with :
      reset => (UInt<1>("h0"), io_out_regReadyB_2) @[src/main/scala/ArbiterTree.scala 76:28]
    node io_out_out_1_ready = io_out_regReadyB_2 @[src/main/scala/ArbiterTree.scala 78:19 86:13]
    node _GEN_19 = mux(io_out_out_1_ready, UInt<1>("h1"), _GEN_17) @[src/main/scala/ArbiterTree.scala 100:22 101:16]
    reg io_out_regData_2 : UInt<8>, clock with :
      reset => (UInt<1>("h0"), io_out_regData_2) @[src/main/scala/ArbiterTree.scala 73:22]
    reg io_out_regEmpty_2 : UInt<1>, clock with :
      reset => (UInt<1>("h0"), io_out_regEmpty_2) @[src/main/scala/ArbiterTree.scala 74:27]
    node io_out_out_valid = _io_out_out_valid_T @[src/main/scala/ArbiterTree.scala 78:19 99:15]
    node _io_out_T_12 = and(io_out_out_valid, io_out_regEmpty_2) @[src/main/scala/ArbiterTree.scala 80:19]
    node _io_out_T_13 = eq(io_out_regReadyB_2, UInt<1>("h0")) @[src/main/scala/ArbiterTree.scala 80:32]
    node _io_out_T_14 = and(_io_out_T_12, _io_out_T_13) @[src/main/scala/ArbiterTree.scala 80:30]
    node io_out_out_1_valid = _io_out_out_valid_T_1 @[src/main/scala/ArbiterTree.scala 78:19 99:15]
    node _io_out_T_15 = and(io_out_out_1_valid, io_out_regEmpty_2) @[src/main/scala/ArbiterTree.scala 82:26]
    node _io_out_T_16 = eq(io_out_regReadyA_2, UInt<1>("h0")) @[src/main/scala/ArbiterTree.scala 82:39]
    node _io_out_T_17 = and(_io_out_T_15, _io_out_T_16) @[src/main/scala/ArbiterTree.scala 82:37]
    node _GEN_20 = mux(_io_out_T_17, UInt<1>("h1"), io_out_regReadyB_2) @[src/main/scala/ArbiterTree.scala 82:51 83:17 76:28]
    node _GEN_21 = mux(_io_out_T_14, UInt<1>("h1"), io_out_regReadyA_2) @[src/main/scala/ArbiterTree.scala 80:44 81:17 75:28]
    node _GEN_22 = mux(_io_out_T_14, io_out_regReadyB_2, _GEN_20) @[src/main/scala/ArbiterTree.scala 76:28 80:44]
    node io_out_out_bits = io_out_regData @[src/main/scala/ArbiterTree.scala 104:14 78:19]
    node _GEN_23 = mux(io_out_regReadyA_2, io_out_out_bits, io_out_regData_2) @[src/main/scala/ArbiterTree.scala 88:22 89:15 73:22]
    node _GEN_24 = mux(io_out_regReadyA_2, UInt<1>("h0"), io_out_regEmpty_2) @[src/main/scala/ArbiterTree.scala 88:22 90:16 74:27]
    node _GEN_25 = mux(io_out_regReadyA_2, UInt<1>("h0"), _GEN_21) @[src/main/scala/ArbiterTree.scala 88:22 91:17]
    node io_out_out_1_bits = io_out_regData_1 @[src/main/scala/ArbiterTree.scala 104:14 78:19]
    node _GEN_26 = mux(io_out_regReadyB_2, io_out_out_1_bits, _GEN_23) @[src/main/scala/ArbiterTree.scala 93:22 94:15]
    node _GEN_27 = mux(io_out_regReadyB_2, UInt<1>("h0"), _GEN_24) @[src/main/scala/ArbiterTree.scala 93:22 95:16]
    node _GEN_28 = mux(io_out_regReadyB_2, UInt<1>("h0"), _GEN_22) @[src/main/scala/ArbiterTree.scala 93:22 96:17]
    node _io_out_out_valid_T_2 = eq(io_out_regEmpty_2, UInt<1>("h0")) @[src/main/scala/ArbiterTree.scala 99:18]
    node io_out_out_2_ready = io_out_ready @[src/main/scala/ArbiterTree.scala 110:10 78:19]
    node _GEN_29 = mux(io_out_out_2_ready, UInt<1>("h1"), _GEN_27) @[src/main/scala/ArbiterTree.scala 100:22 101:16]
    node io_out_out_2_valid = _io_out_out_valid_T_2 @[src/main/scala/ArbiterTree.scala 78:19 99:15]
    node io_out_out_2_bits = io_out_regData_2 @[src/main/scala/ArbiterTree.scala 104:14 78:19]
    io_in_0_ready <= io_out_regReadyA @[src/main/scala/ArbiterTree.scala 85:13]
    io_in_1_ready <= io_out_regReadyB @[src/main/scala/ArbiterTree.scala 86:13]
    io_in_2_ready <= io_out_regReadyA_1 @[src/main/scala/ArbiterTree.scala 85:13]
    io_in_3_ready <= io_out_regReadyB_1 @[src/main/scala/ArbiterTree.scala 86:13]
    io_out_valid <= io_out_out_2_valid @[src/main/scala/ArbiterTree.scala 110:10]
    io_out_bits <= io_out_out_2_bits @[src/main/scala/ArbiterTree.scala 110:10]
    io_out_regData <= _GEN_6
    io_out_regEmpty <= mux(reset, UInt<1>("h1"), _GEN_9) @[src/main/scala/ArbiterTree.scala 74:{27,27}]
    io_out_regReadyA <= mux(reset, UInt<1>("h0"), _GEN_5) @[src/main/scala/ArbiterTree.scala 75:{28,28}]
    io_out_regReadyB <= mux(reset, UInt<1>("h0"), _GEN_8) @[src/main/scala/ArbiterTree.scala 76:{28,28}]
    io_out_regData_1 <= _GEN_16
    io_out_regEmpty_1 <= mux(reset, UInt<1>("h1"), _GEN_19) @[src/main/scala/ArbiterTree.scala 74:{27,27}]
    io_out_regReadyA_1 <= mux(reset, UInt<1>("h0"), _GEN_15) @[src/main/scala/ArbiterTree.scala 75:{28,28}]
    io_out_regReadyB_1 <= mux(reset, UInt<1>("h0"), _GEN_18) @[src/main/scala/ArbiterTree.scala 76:{28,28}]
    io_out_regData_2 <= _GEN_26
    io_out_regEmpty_2 <= mux(reset, UInt<1>("h1"), _GEN_29) @[src/main/scala/ArbiterTree.scala 74:{27,27}]
    io_out_regReadyA_2 <= mux(reset, UInt<1>("h0"), _GEN_25) @[src/main/scala/ArbiterTree.scala 75:{28,28}]
    io_out_regReadyB_2 <= mux(reset, UInt<1>("h0"), _GEN_28) @[src/main/scala/ArbiterTree.scala 76:{28,28}]
