# Projets_FPGA


## Porte ET (entrée graphique)
### Schéma:
<img width="919" height="277" alt="imagen" src="https://github.com/user-attachments/assets/4347dff7-f50d-4ad2-8f60-09ce808bb686" />
### Simulation:
<img width="947" height="305" alt="imagen" src="https://github.com/user-attachments/assets/bf2045ae-1405-462f-b2cc-b9259fab127e" />

## Additionneur de deux mots de 1 bit


## Comptage et affichage des secondes de 0 à 9

### A : Réalisation du décodeur BCD / 7segments : 


### B : Réalisation d’un compteur BCD :
#### B1 : Réalisation du compteur BCD simple cmpt1 :
#### B2 : Réalisation du compteur BCD simple cmpt2 :
#### B3 : Réalisation du compteur BCD simple cmpt3 :

###  C : Génération du signal de 1 Hz :

## Génération d’une PWM :
