// Generated by stratus_hls 15.21-p100  (11111647)
// Mon Aug  8 14:36:16 2016
// from digitrec.cc
#ifndef CYNTH_PART_digitrec_digitrec_rtl_h
#define CYNTH_PART_digitrec_digitrec_rtl_h

#include "systemc.h"
/* Include declarations of instantiated parts. */
#include "digitrec_ROM_1800X49_training_data_9.h"
#include "digitrec_ROM_1800X49_training_data_8.h"
#include "digitrec_ROM_1800X49_training_data_7.h"
#include "digitrec_ROM_1800X49_training_data_6.h"
#include "digitrec_ROM_1800X49_training_data_5.h"
#include "digitrec_ROM_1800X49_training_data_4.h"
#include "digitrec_ROM_1800X49_training_data_3.h"
#include "digitrec_ROM_1800X49_training_data_2.h"
#include "digitrec_ROM_1800X49_training_data_1.h"
#include "digitrec_ROM_1800X49_training_data_0.h"
#include "digitrec_RAM_10X32_2.h"


/* Declaration of the synthesized module. */
struct digitrec : public sc_module {
  sc_in<bool > clk;
  sc_in<bool > rst;
  sc_out<bool > cc_busy_o;
  sc_out<bool > cc_interrupt_o;
  sc_in<bool > cc_status_i;
  sc_in<bool > cc_exception_i;
  sc_in<bool > cc_host_id_i;
  sc_out<bool > core_cmd_ready_o;
  sc_in<bool > core_cmd_valid_i;
  sc_in<sc_uint<7> > core_cmd_inst_funct_i;
  sc_in<sc_uint<5> > core_cmd_inst_rs1_i;
  sc_in<sc_uint<5> > core_cmd_inst_rs2_i;
  sc_in<bool > core_cmd_inst_xd_i;
  sc_in<bool > core_cmd_inst_xs1_i;
  sc_in<bool > core_cmd_inst_xs2_i;
  sc_in<sc_uint<5> > core_cmd_inst_rd_i;
  sc_in<sc_uint<7> > core_cmd_inst_opcode_i;
  sc_in<sc_uint<64> > core_cmd_rs1_i;
  sc_in<sc_uint<64> > core_cmd_rs2_i;
  sc_in<bool > core_resp_ready_i;
  sc_out<bool > core_resp_valid_o;
  sc_out<sc_uint<5> > core_resp_rd_o;
  sc_out<sc_uint<64> > core_resp_data_o;
  sc_in<bool > mem_req_ready_i;
  sc_out<bool > mem_req_valid_o;
  sc_out<sc_uint<40> > mem_req_addr_o;
  sc_out<sc_uint<10> > mem_req_tag_o;
  sc_out<sc_uint<5> > mem_req_cmd_o;
  sc_out<sc_uint<3> > mem_req_typ_o;
  sc_out<bool > mem_req_phys_o;
  sc_out<sc_uint<64> > mem_req_data_o;
  sc_in<bool > mem_resp_valid_i;
  sc_in<sc_uint<40> > mem_resp_addr_i;
  sc_in<sc_uint<10> > mem_resp_tag_i;
  sc_in<sc_uint<5> > mem_resp_cmd_i;
  sc_in<sc_uint<3> > mem_resp_typ_i;
  sc_in<sc_uint<64> > mem_resp_data_i;
  sc_in<bool > mem_resp_has_data_i;
  sc_in<sc_uint<64> > mem_resp_data_word_bypass_i;
  sc_in<sc_uint<64> > mem_resp_store_data_i;
  sc_in<bool > mem_resp_nack_i;
  sc_in<bool > mem_resp_replay_i;
  sc_out<bool > io_autl_acquire_valid_o;
  sc_out<bool > io_in_1_acquire_ready_o;
  digitrec( sc_module_name name );
  SC_HAS_PROCESS(digitrec);
  sc_signal<sc_uint<5> > global_state_next;
  sc_signal<sc_int<5> > sreg_1;
  sc_signal<sc_uint<6> > digitrec_N_Mux_6_9_33_4_56_out1;
  sc_signal<sc_uint<5> > s_reg_39;
  sc_signal<sc_uint<6> > digitrec_N_Mux_6_9_33_4_50_out1;
  sc_signal<sc_uint<4> > s_reg_40;
  sc_signal<sc_int<5> > digitrec_Add2i1s12_4_48_in1_slice;
  sc_signal<sc_uint<2> > gs_ctrl47;
  sc_signal<sc_uint<3> > gs_ctrl46;
  sc_signal<sc_int<32> > digitrec_Add2i1s32_4_60_out1;
  sc_signal<sc_uint<3> > gs_ctrl44;
  sc_signal<sc_uint<1> > digitrec_Lti10s5_4_47_out1;
  sc_signal<sc_int<5> > digitrec_Add2i1s12_4_46_in1_slice;
  sc_signal<sc_uint<1> > gs_ctrl43;
  sc_signal<sc_uint<1> > digitrec_LtiLLs12_4_45_out1;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in1;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in2;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in3;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in4;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in5;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in6;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in7;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in8;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in9;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in10;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in11;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in12;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in13;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in14;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in15;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in16;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in17;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in18;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in19;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in20;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in21;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in22;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in23;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in24;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in25;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in26;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in27;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in28;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in29;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in30;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in31;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in32;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in33;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in34;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in35;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in36;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in37;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in38;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in39;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in40;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in41;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in42;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in43;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in44;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in45;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in46;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in47;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_23_in48;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in1;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in2;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in3;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in4;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in5;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in6;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in7;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in8;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in9;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in10;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in11;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in12;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in13;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in14;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in15;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in16;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in17;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in18;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in19;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in20;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in21;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in22;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in23;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in24;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in25;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in26;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in27;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in28;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in29;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in30;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in31;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in32;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in33;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in34;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in35;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in36;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in37;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in38;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in39;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in40;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in41;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in42;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in43;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in44;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in45;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in46;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in47;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_22_in48;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in1;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in2;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in3;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in4;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in5;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in6;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in7;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in8;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in9;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in10;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in11;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in12;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in13;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in14;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in15;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in16;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in17;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in18;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in19;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in20;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in21;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in22;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in23;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in24;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in25;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in26;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in27;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in28;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in29;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in30;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in31;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in32;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in33;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in34;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in35;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in36;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in37;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in38;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in39;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in40;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in41;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in42;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in43;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in44;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in45;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in46;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in47;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_21_in48;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in1;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in2;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in3;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in4;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in5;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in6;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in7;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in8;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in9;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in10;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in11;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in12;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in13;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in14;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in15;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in16;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in17;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in18;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in19;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in20;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in21;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in22;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in23;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in24;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in25;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in26;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in27;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in28;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in29;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in30;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in31;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in32;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in33;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in34;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in35;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in36;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in37;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in38;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in39;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in40;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in41;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in42;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in43;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in44;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in45;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in46;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in47;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_20_in48;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in1;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in2;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in3;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in4;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in5;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in6;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in7;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in8;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in9;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in10;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in11;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in12;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in13;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in14;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in15;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in16;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in17;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in18;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in19;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in20;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in21;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in22;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in23;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in24;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in25;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in26;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in27;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in28;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in29;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in30;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in31;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in32;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in33;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in34;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in35;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in36;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in37;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in38;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in39;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in40;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in41;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in42;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in43;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in44;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in45;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in46;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in47;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_19_in48;
  sc_signal<sc_uint<49> > digitrec_Xor_49U_32_4_18_out1;
  sc_signal<sc_uint<49> > digitrec_Xor_49U_32_4_18_in2;
  sc_signal<sc_uint<49> > digitrec_Xor_49U_32_4_17_out1;
  sc_signal<sc_uint<49> > digitrec_Xor_49U_32_4_17_in2;
  sc_signal<sc_uint<49> > digitrec_Xor_49U_32_4_16_out1;
  sc_signal<sc_uint<49> > digitrec_Xor_49U_32_4_16_in2;
  sc_signal<sc_uint<49> > digitrec_Xor_49U_32_4_15_out1;
  sc_signal<sc_uint<49> > digitrec_Xor_49U_32_4_15_in2;
  sc_signal<sc_uint<49> > digitrec_Xor_49U_32_4_14_out1;
  sc_signal<sc_uint<49> > digitrec_Xor_49U_32_4_14_in2;
  sc_signal<sc_uint<1> > digitrec_Lti10s5_4_12_out1;
  sc_signal<sc_uint<1> > digitrec_Not_1U_2_4_3_in1;
  sc_signal<sc_uint<1> > gs_ctrl32;
  sc_signal<sc_uint<1> > digitrec_OrReduction_1U_1_4_1_out1;
  sc_signal<sc_uint<4> > digitrec_OrReduction_1U_1_4_1_in1;
  sc_signal<sc_uint<1> > gs_ctrl30;
  sc_signal<sc_uint<4> > digitrec_N_Mux_4_2_27_4_70_out1;
  sc_signal<sc_uint<1> > digitrec_GreaterThan_1U_30_4_69_out1;
  sc_signal<sc_uint<1> > s_reg_53;
  sc_signal<sc_int<12> > digitrec_Add2i1s12_4_68_out1;
  sc_signal<sc_uint<5> > s_reg_52;
  sc_signal<sc_uint<5> > s_reg_51;
  sc_signal<sc_uint<32> > digitrec_N_Mux_32_2_31_4_72_out1;
  sc_signal<sc_uint<32> > s_reg_50;
  sc_signal<sc_uint<4> > s_reg_49;
  sc_signal<sc_uint<1> > digitrec_OrReduction_1U_1_4_53_out1;
  sc_signal<sc_uint<1> > s_reg_46;
  sc_signal<sc_uint<4> > digitrec_N_Mux_4_2_27_4_52_out1;
  sc_signal<sc_uint<1> > digitrec_LessThan_1U_24_4_51_out1;
  sc_signal<sc_uint<1> > s_reg_44;
  sc_signal<sc_uint<4> > s_reg_43;
  sc_signal<sc_uint<1> > digitrec_Lti10s5_4_49_out1;
  sc_signal<sc_uint<1> > s_reg_42;
  sc_signal<sc_int<12> > digitrec_Add2i1s12_4_48_out1;
  sc_signal<sc_uint<5> > s_reg_41;
  sc_signal<sc_uint<4> > s_reg_45;
  sc_signal<sc_uint<4> > s_reg_37;
  sc_signal<sc_uint<6> > digitrec_N_Mux_6_2_28_4_57_out1;
  sc_signal<sc_uint<6> > s_reg_36;
  sc_signal<sc_int<12> > digitrec_Add2i1s12_4_46_out1;
  sc_signal<sc_uint<5> > s_reg_35;
  sc_signal<sc_int<12> > digitrec_Add2i1s12_4_29_out1;
  sc_signal<sc_uint<12> > s_reg_33;
  sc_signal<sc_uint<12> > s_reg_32;
  sc_signal<sc_int<12> > digitrec_Add2i1s12_4_10_out1;
  sc_signal<sc_uint<5> > s_reg_31;
  sc_signal<sc_uint<5> > s_reg_30;
  sc_signal<sc_uint<49> > s_reg_28;
  sc_signal<sc_uint<1> > digitrec_LessThan_1U_24_4_44_out1;
  sc_signal<sc_uint<1> > gs_ctrl28;
  sc_signal<sc_uint<1> > digitrec_Eqi9u4_4_13_out1;
  sc_signal<sc_uint<1> > digitrec_LessThan_1U_24_4_43_out1;
  sc_signal<sc_uint<1> > gs_ctrl25;
  sc_signal<sc_uint<1> > digitrec_Eqi8u4_4_11_out1;
  sc_signal<sc_uint<1> > digitrec_LessThan_1U_24_4_42_out1;
  sc_signal<sc_uint<1> > gs_ctrl22;
  sc_signal<sc_uint<1> > digitrec_Eqi7u4_4_9_out1;
  sc_signal<sc_uint<1> > digitrec_LessThan_1U_24_4_41_out1;
  sc_signal<sc_uint<1> > gs_ctrl19;
  sc_signal<sc_uint<1> > digitrec_Eqi6u4_4_8_out1;
  sc_signal<sc_uint<1> > gs_ctrl17;
  sc_signal<sc_uint<1> > digitrec_LessThan_1U_24_4_40_out1;
  sc_signal<sc_uint<1> > gs_ctrl16;
  sc_signal<sc_uint<1> > digitrec_Eqi5u4_4_7_out1;
  sc_signal<sc_uint<6> > digitrec_gen000001_4_23_out1;
  sc_signal<sc_uint<1> > digitrec_LessThan_1U_24_4_28_out1;
  sc_signal<sc_uint<1> > gs_ctrl13;
  sc_signal<sc_uint<1> > digitrec_Eqi4u4_4_6_out1;
  sc_signal<sc_uint<6> > digitrec_gen000001_4_22_out1;
  sc_signal<sc_uint<1> > digitrec_LessThan_1U_24_4_27_out1;
  sc_signal<sc_uint<1> > gs_ctrl10;
  sc_signal<sc_uint<1> > digitrec_Eqi3u4_4_5_out1;
  sc_signal<sc_uint<6> > digitrec_gen000001_4_21_out1;
  sc_signal<sc_uint<1> > digitrec_LessThan_1U_24_4_26_out1;
  sc_signal<sc_uint<1> > gs_ctrl7;
  sc_signal<sc_uint<1> > digitrec_Eqi2u4_4_4_out1;
  sc_signal<sc_uint<6> > digitrec_gen000001_4_20_out1;
  sc_signal<sc_uint<1> > digitrec_LessThan_1U_24_4_25_out1;
  sc_signal<sc_uint<1> > digitrec_Eqi1u4_4_2_out1;
  sc_signal<sc_uint<6> > digitrec_gen000001_4_19_out1;
  sc_signal<sc_uint<1> > gs_ctrl2;
  sc_signal<sc_uint<1> > digitrec_LessThan_1U_24_4_24_out1;
  sc_signal<sc_uint<1> > gs_ctrl1;
  sc_signal<sc_uint<1> > digitrec_Not_1U_2_4_3_out1;
  sc_signal<sc_uint<1> > gs_ctrl0;
  sc_signal<sc_uint<5> > s_reg_29;
  sc_signal<sc_uint<4> > s_reg_54;
  sc_signal<sc_uint<1> > digitrec_Lti10s5_4_71_out1;
  sc_signal<sc_uint<5> > global_state;
  sc_signal<sc_uint<4> > core_resp_data_o_slice2;
  sc_signal<sc_uint<32> > digitrec_RAM_10X32_2_kscore_51_DIN;
  sc_signal<sc_uint<1> > digitrec_RAM_10X32_2_kscore_51_CE;
  sc_signal<sc_uint<1> > digitrec_RAM_10X32_2_kscore_51_RW;
  sc_signal<sc_uint<4> > digitrec_RAM_10X32_2_kscore_51_in1;
  sc_signal<sc_uint<32> > digitrec_RAM_10X32_2_kscore_51_out1;
  sc_signal<sc_uint<49> > 
  digitrec_ROM_1800X49_training_data_0_training_data_0_21_out1;
  sc_signal<sc_uint<49> > 
  digitrec_ROM_1800X49_training_data_1_training_data_1_22_out1;
  sc_signal<sc_uint<49> > 
  digitrec_ROM_1800X49_training_data_2_training_data_2_23_out1;
  sc_signal<sc_uint<49> > 
  digitrec_ROM_1800X49_training_data_3_training_data_3_24_out1;
  sc_signal<sc_uint<11> > 
  digitrec_ROM_1800X49_training_data_0_training_data_0_21_in1;
  sc_signal<sc_uint<49> > 
  digitrec_ROM_1800X49_training_data_4_training_data_4_25_out1;
  sc_signal<sc_uint<49> > 
  digitrec_ROM_1800X49_training_data_5_training_data_5_36_out1;
  sc_signal<sc_uint<49> > 
  digitrec_ROM_1800X49_training_data_6_training_data_6_37_out1;
  sc_signal<sc_uint<49> > 
  digitrec_ROM_1800X49_training_data_7_training_data_7_38_out1;
  sc_signal<sc_uint<49> > 
  digitrec_ROM_1800X49_training_data_8_training_data_8_39_out1;
  sc_signal<sc_uint<11> > 
  digitrec_ROM_1800X49_training_data_5_training_data_5_36_in1;
  sc_signal<sc_uint<49> > 
  digitrec_ROM_1800X49_training_data_9_training_data_9_40_out1;
  sc_signal<sc_uint<1> > knn_set_0_if_1_wen0_wire;
  sc_signal<sc_uint<1> > knn_set_0_if_3_wen0_wire;
  sc_signal<sc_uint<6> > knn_set_0_if_2_dout_wire;
  sc_signal<sc_uint<6> > knn_set_0_inst_digitrec_knn_set_0_regbank_r0;
  sc_signal<sc_uint<1> > knn_set_1_if_1_wen0_wire;
  sc_signal<sc_uint<1> > knn_set_1_if_3_wen0_wire;
  sc_signal<sc_uint<6> > knn_set_1_if_2_dout_wire;
  sc_signal<sc_uint<6> > knn_set_1_inst_digitrec_knn_set_1_regbank_r0;
  sc_signal<sc_uint<1> > knn_set_2_if_1_wen0_wire;
  sc_signal<sc_uint<1> > knn_set_2_if_3_wen0_wire;
  sc_signal<sc_uint<6> > knn_set_2_if_2_dout_wire;
  sc_signal<sc_uint<6> > knn_set_2_inst_digitrec_knn_set_2_regbank_r0;
  sc_signal<sc_uint<1> > knn_set_3_if_1_wen0_wire;
  sc_signal<sc_uint<1> > knn_set_3_if_3_wen0_wire;
  sc_signal<sc_uint<6> > knn_set_3_if_2_dout_wire;
  sc_signal<sc_uint<6> > knn_set_3_inst_digitrec_knn_set_3_regbank_r0;
  sc_signal<sc_uint<1> > knn_set_4_if_1_wen0_wire;
  sc_signal<sc_uint<1> > knn_set_4_if_3_wen0_wire;
  sc_signal<sc_uint<6> > knn_set_4_if_2_dout_wire;
  sc_signal<sc_uint<6> > knn_set_4_inst_digitrec_knn_set_4_regbank_r0;
  sc_signal<sc_uint<1> > knn_set_5_if_1_wen0_wire;
  sc_signal<sc_uint<6> > in1_din_wire;
  sc_signal<sc_uint<1> > knn_set_5_if_3_wen0_wire;
  sc_signal<sc_uint<6> > knn_set_5_if_2_dout_wire;
  sc_signal<sc_uint<6> > knn_set_5_inst_digitrec_knn_set_5_regbank_r0;
  sc_signal<sc_uint<1> > knn_set_6_if_1_wen0_wire;
  sc_signal<sc_uint<6> > in1_din_wire_0;
  sc_signal<sc_uint<1> > knn_set_6_if_3_wen0_wire;
  sc_signal<sc_uint<6> > knn_set_6_if_2_dout_wire;
  sc_signal<sc_uint<6> > knn_set_6_inst_digitrec_knn_set_6_regbank_r0;
  sc_signal<sc_uint<1> > knn_set_7_if_1_wen0_wire;
  sc_signal<sc_uint<6> > in1_din_wire_1;
  sc_signal<sc_uint<1> > knn_set_7_if_3_wen0_wire;
  sc_signal<sc_uint<6> > knn_set_7_if_2_dout_wire;
  sc_signal<sc_uint<6> > knn_set_7_inst_digitrec_knn_set_7_regbank_r0;
  sc_signal<sc_uint<1> > knn_set_8_if_1_wen0_wire;
  sc_signal<sc_uint<6> > in1_din_wire_2;
  sc_signal<sc_uint<1> > knn_set_8_if_3_wen0_wire;
  sc_signal<sc_uint<6> > knn_set_8_if_2_dout_wire;
  sc_signal<sc_uint<6> > knn_set_8_inst_digitrec_knn_set_8_regbank_r0;
  sc_signal<sc_uint<1> > knn_set_0_if_0_wen0_wire;
  sc_signal<sc_uint<1> > knn_set_9_if_1_wen0_wire;
  sc_signal<sc_uint<6> > in1_din_wire_3;
  sc_signal<sc_uint<1> > knn_set_9_if_3_wen0_wire;
  sc_signal<sc_uint<6> > knn_set_9_if_2_dout_wire;
  sc_signal<sc_uint<6> > knn_set_9_inst_digitrec_knn_set_9_regbank_r0;
  void knn_set_9_inst();
  void write_digitrec_knn_set_9_regbank_r0();
  void knn_set_8_inst();
  void write_digitrec_knn_set_8_regbank_r0();
  void knn_set_7_inst();
  void write_digitrec_knn_set_7_regbank_r0();
  void knn_set_6_inst();
  void write_digitrec_knn_set_6_regbank_r0();
  void knn_set_5_inst();
  void write_digitrec_knn_set_5_regbank_r0();
  void knn_set_4_inst();
  void write_digitrec_knn_set_4_regbank_r0();
  void knn_set_3_inst();
  void write_digitrec_knn_set_3_regbank_r0();
  void knn_set_2_inst();
  void write_digitrec_knn_set_2_regbank_r0();
  void knn_set_1_inst();
  void write_digitrec_knn_set_1_regbank_r0();
  void knn_set_0_inst();
  void write_digitrec_knn_set_0_regbank_r0();
  digitrec_ROM_1800X49_training_data_9 *digitrec_ROM_1800X49_training_data_9_training_data_9_40;
  digitrec_ROM_1800X49_training_data_8 *digitrec_ROM_1800X49_training_data_8_training_data_8_39;
  digitrec_ROM_1800X49_training_data_7 *digitrec_ROM_1800X49_training_data_7_training_data_7_38;
  digitrec_ROM_1800X49_training_data_6 *digitrec_ROM_1800X49_training_data_6_training_data_6_37;
  digitrec_ROM_1800X49_training_data_5 *digitrec_ROM_1800X49_training_data_5_training_data_5_36;
  digitrec_ROM_1800X49_training_data_4 *digitrec_ROM_1800X49_training_data_4_training_data_4_25;
  digitrec_ROM_1800X49_training_data_3 *digitrec_ROM_1800X49_training_data_3_training_data_3_24;
  digitrec_ROM_1800X49_training_data_2 *digitrec_ROM_1800X49_training_data_2_training_data_2_23;
  digitrec_ROM_1800X49_training_data_1 *digitrec_ROM_1800X49_training_data_1_training_data_1_22;
  digitrec_ROM_1800X49_training_data_0 *digitrec_ROM_1800X49_training_data_0_training_data_0_21;
  digitrec_RAM_10X32_2 *digitrec_RAM_10X32_2_kscore_51;
  void drive_io_in_1_acquire_ready_o();
  void drive_io_autl_acquire_valid_o();
  void drive_mem_req_valid_o();
  void drive_core_resp_data_o();
  void drive_core_resp_rd_o();
  void drive_core_resp_valid_o();
  void drive_core_cmd_ready_o();
  void drive_cc_busy_o();
  void drive_knn_set_0_if_0_wen0_wire();
  void drive_knn_set_0_if_1_wen0_wire();
  void drive_knn_set_0_if_3_wen0_wire();
  void drive_in1_din_wire();
  void drive_knn_set_1_if_1_wen0_wire();
  void drive_knn_set_1_if_3_wen0_wire();
  void drive_in1_din_wire_0();
  void drive_knn_set_2_if_1_wen0_wire();
  void drive_knn_set_2_if_3_wen0_wire();
  void drive_in1_din_wire_1();
  void drive_knn_set_3_if_1_wen0_wire();
  void drive_knn_set_3_if_3_wen0_wire();
  void drive_in1_din_wire_2();
  void drive_knn_set_4_if_1_wen0_wire();
  void drive_knn_set_4_if_3_wen0_wire();
  void drive_in1_din_wire_3();
  void drive_knn_set_5_if_1_wen0_wire();
  void drive_knn_set_5_if_3_wen0_wire();
  void drive_knn_set_6_if_1_wen0_wire();
  void drive_knn_set_6_if_3_wen0_wire();
  void drive_knn_set_7_if_1_wen0_wire();
  void drive_knn_set_7_if_3_wen0_wire();
  void drive_knn_set_8_if_1_wen0_wire();
  void drive_knn_set_8_if_3_wen0_wire();
  void drive_knn_set_9_if_1_wen0_wire();
  void drive_knn_set_9_if_3_wen0_wire();
  void drive_s_reg_28();
  void drive_s_reg_29();
  void drive_s_reg_30();
  void drive_s_reg_31();
  void drive_s_reg_32();
  void drive_s_reg_33();
  void drive_s_reg_35();
  void drive_s_reg_36();
  void drive_s_reg_37();
  void drive_s_reg_41();
  void drive_s_reg_42();
  void drive_s_reg_43();
  void drive_s_reg_44();
  void drive_s_reg_45();
  void drive_s_reg_46();
  void drive_s_reg_49();
  void drive_s_reg_50();
  void drive_s_reg_51();
  void drive_s_reg_52();
  void drive_s_reg_53();
  void drive_s_reg_54();
  void drive_digitrec_OrReduction_1U_1_4_1_in1();
  void digitrec_OrReduction_1U_1_4_1();
  void digitrec_Eqi1u4_4_2();
  void drive_digitrec_Not_1U_2_4_3_in1();
  void digitrec_Not_1U_2_4_3();
  void digitrec_Eqi2u4_4_4();
  void digitrec_Eqi3u4_4_5();
  void digitrec_Eqi4u4_4_6();
  void digitrec_Eqi5u4_4_7();
  void digitrec_Eqi6u4_4_8();
  void digitrec_Eqi7u4_4_9();
  void digitrec_Add2i1s12_4_10();
  void digitrec_Eqi8u4_4_11();
  void digitrec_Lti10s5_4_12();
  void digitrec_Eqi9u4_4_13();
  void drive_digitrec_ROM_1800X49_training_data_0_training_data_0_21_in1();
  void drive_digitrec_Xor_49U_32_4_14_in2();
  void digitrec_Xor_49U_32_4_14();
  void drive_digitrec_Xor_49U_32_4_15_in2();
  void digitrec_Xor_49U_32_4_15();
  void drive_digitrec_Xor_49U_32_4_16_in2();
  void digitrec_Xor_49U_32_4_16();
  void drive_digitrec_Xor_49U_32_4_17_in2();
  void digitrec_Xor_49U_32_4_17();
  void drive_digitrec_Xor_49U_32_4_18_in2();
  void digitrec_Xor_49U_32_4_18();
  void drive_digitrec_gen000001_4_19_in48();
  void drive_digitrec_gen000001_4_19_in47();
  void drive_digitrec_gen000001_4_19_in46();
  void drive_digitrec_gen000001_4_19_in45();
  void drive_digitrec_gen000001_4_19_in44();
  void drive_digitrec_gen000001_4_19_in43();
  void drive_digitrec_gen000001_4_19_in42();
  void drive_digitrec_gen000001_4_19_in41();
  void drive_digitrec_gen000001_4_19_in40();
  void drive_digitrec_gen000001_4_19_in39();
  void drive_digitrec_gen000001_4_19_in38();
  void drive_digitrec_gen000001_4_19_in37();
  void drive_digitrec_gen000001_4_19_in36();
  void drive_digitrec_gen000001_4_19_in35();
  void drive_digitrec_gen000001_4_19_in34();
  void drive_digitrec_gen000001_4_19_in33();
  void drive_digitrec_gen000001_4_19_in32();
  void drive_digitrec_gen000001_4_19_in31();
  void drive_digitrec_gen000001_4_19_in30();
  void drive_digitrec_gen000001_4_19_in29();
  void drive_digitrec_gen000001_4_19_in28();
  void drive_digitrec_gen000001_4_19_in27();
  void drive_digitrec_gen000001_4_19_in26();
  void drive_digitrec_gen000001_4_19_in25();
  void drive_digitrec_gen000001_4_19_in24();
  void drive_digitrec_gen000001_4_19_in23();
  void drive_digitrec_gen000001_4_19_in22();
  void drive_digitrec_gen000001_4_19_in21();
  void drive_digitrec_gen000001_4_19_in20();
  void drive_digitrec_gen000001_4_19_in19();
  void drive_digitrec_gen000001_4_19_in18();
  void drive_digitrec_gen000001_4_19_in17();
  void drive_digitrec_gen000001_4_19_in16();
  void drive_digitrec_gen000001_4_19_in15();
  void drive_digitrec_gen000001_4_19_in14();
  void drive_digitrec_gen000001_4_19_in13();
  void drive_digitrec_gen000001_4_19_in12();
  void drive_digitrec_gen000001_4_19_in11();
  void drive_digitrec_gen000001_4_19_in10();
  void drive_digitrec_gen000001_4_19_in9();
  void drive_digitrec_gen000001_4_19_in8();
  void drive_digitrec_gen000001_4_19_in7();
  void drive_digitrec_gen000001_4_19_in6();
  void drive_digitrec_gen000001_4_19_in5();
  void drive_digitrec_gen000001_4_19_in4();
  void drive_digitrec_gen000001_4_19_in3();
  void drive_digitrec_gen000001_4_19_in2();
  void drive_digitrec_gen000001_4_19_in1();
  void digitrec_gen000001_4_19();
  void drive_digitrec_gen000001_4_20_in48();
  void drive_digitrec_gen000001_4_20_in47();
  void drive_digitrec_gen000001_4_20_in46();
  void drive_digitrec_gen000001_4_20_in45();
  void drive_digitrec_gen000001_4_20_in44();
  void drive_digitrec_gen000001_4_20_in43();
  void drive_digitrec_gen000001_4_20_in42();
  void drive_digitrec_gen000001_4_20_in41();
  void drive_digitrec_gen000001_4_20_in40();
  void drive_digitrec_gen000001_4_20_in39();
  void drive_digitrec_gen000001_4_20_in38();
  void drive_digitrec_gen000001_4_20_in37();
  void drive_digitrec_gen000001_4_20_in36();
  void drive_digitrec_gen000001_4_20_in35();
  void drive_digitrec_gen000001_4_20_in34();
  void drive_digitrec_gen000001_4_20_in33();
  void drive_digitrec_gen000001_4_20_in32();
  void drive_digitrec_gen000001_4_20_in31();
  void drive_digitrec_gen000001_4_20_in30();
  void drive_digitrec_gen000001_4_20_in29();
  void drive_digitrec_gen000001_4_20_in28();
  void drive_digitrec_gen000001_4_20_in27();
  void drive_digitrec_gen000001_4_20_in26();
  void drive_digitrec_gen000001_4_20_in25();
  void drive_digitrec_gen000001_4_20_in24();
  void drive_digitrec_gen000001_4_20_in23();
  void drive_digitrec_gen000001_4_20_in22();
  void drive_digitrec_gen000001_4_20_in21();
  void drive_digitrec_gen000001_4_20_in20();
  void drive_digitrec_gen000001_4_20_in19();
  void drive_digitrec_gen000001_4_20_in18();
  void drive_digitrec_gen000001_4_20_in17();
  void drive_digitrec_gen000001_4_20_in16();
  void drive_digitrec_gen000001_4_20_in15();
  void drive_digitrec_gen000001_4_20_in14();
  void drive_digitrec_gen000001_4_20_in13();
  void drive_digitrec_gen000001_4_20_in12();
  void drive_digitrec_gen000001_4_20_in11();
  void drive_digitrec_gen000001_4_20_in10();
  void drive_digitrec_gen000001_4_20_in9();
  void drive_digitrec_gen000001_4_20_in8();
  void drive_digitrec_gen000001_4_20_in7();
  void drive_digitrec_gen000001_4_20_in6();
  void drive_digitrec_gen000001_4_20_in5();
  void drive_digitrec_gen000001_4_20_in4();
  void drive_digitrec_gen000001_4_20_in3();
  void drive_digitrec_gen000001_4_20_in2();
  void drive_digitrec_gen000001_4_20_in1();
  void digitrec_gen000001_4_20();
  void drive_digitrec_gen000001_4_21_in48();
  void drive_digitrec_gen000001_4_21_in47();
  void drive_digitrec_gen000001_4_21_in46();
  void drive_digitrec_gen000001_4_21_in45();
  void drive_digitrec_gen000001_4_21_in44();
  void drive_digitrec_gen000001_4_21_in43();
  void drive_digitrec_gen000001_4_21_in42();
  void drive_digitrec_gen000001_4_21_in41();
  void drive_digitrec_gen000001_4_21_in40();
  void drive_digitrec_gen000001_4_21_in39();
  void drive_digitrec_gen000001_4_21_in38();
  void drive_digitrec_gen000001_4_21_in37();
  void drive_digitrec_gen000001_4_21_in36();
  void drive_digitrec_gen000001_4_21_in35();
  void drive_digitrec_gen000001_4_21_in34();
  void drive_digitrec_gen000001_4_21_in33();
  void drive_digitrec_gen000001_4_21_in32();
  void drive_digitrec_gen000001_4_21_in31();
  void drive_digitrec_gen000001_4_21_in30();
  void drive_digitrec_gen000001_4_21_in29();
  void drive_digitrec_gen000001_4_21_in28();
  void drive_digitrec_gen000001_4_21_in27();
  void drive_digitrec_gen000001_4_21_in26();
  void drive_digitrec_gen000001_4_21_in25();
  void drive_digitrec_gen000001_4_21_in24();
  void drive_digitrec_gen000001_4_21_in23();
  void drive_digitrec_gen000001_4_21_in22();
  void drive_digitrec_gen000001_4_21_in21();
  void drive_digitrec_gen000001_4_21_in20();
  void drive_digitrec_gen000001_4_21_in19();
  void drive_digitrec_gen000001_4_21_in18();
  void drive_digitrec_gen000001_4_21_in17();
  void drive_digitrec_gen000001_4_21_in16();
  void drive_digitrec_gen000001_4_21_in15();
  void drive_digitrec_gen000001_4_21_in14();
  void drive_digitrec_gen000001_4_21_in13();
  void drive_digitrec_gen000001_4_21_in12();
  void drive_digitrec_gen000001_4_21_in11();
  void drive_digitrec_gen000001_4_21_in10();
  void drive_digitrec_gen000001_4_21_in9();
  void drive_digitrec_gen000001_4_21_in8();
  void drive_digitrec_gen000001_4_21_in7();
  void drive_digitrec_gen000001_4_21_in6();
  void drive_digitrec_gen000001_4_21_in5();
  void drive_digitrec_gen000001_4_21_in4();
  void drive_digitrec_gen000001_4_21_in3();
  void drive_digitrec_gen000001_4_21_in2();
  void drive_digitrec_gen000001_4_21_in1();
  void digitrec_gen000001_4_21();
  void drive_digitrec_gen000001_4_22_in48();
  void drive_digitrec_gen000001_4_22_in47();
  void drive_digitrec_gen000001_4_22_in46();
  void drive_digitrec_gen000001_4_22_in45();
  void drive_digitrec_gen000001_4_22_in44();
  void drive_digitrec_gen000001_4_22_in43();
  void drive_digitrec_gen000001_4_22_in42();
  void drive_digitrec_gen000001_4_22_in41();
  void drive_digitrec_gen000001_4_22_in40();
  void drive_digitrec_gen000001_4_22_in39();
  void drive_digitrec_gen000001_4_22_in38();
  void drive_digitrec_gen000001_4_22_in37();
  void drive_digitrec_gen000001_4_22_in36();
  void drive_digitrec_gen000001_4_22_in35();
  void drive_digitrec_gen000001_4_22_in34();
  void drive_digitrec_gen000001_4_22_in33();
  void drive_digitrec_gen000001_4_22_in32();
  void drive_digitrec_gen000001_4_22_in31();
  void drive_digitrec_gen000001_4_22_in30();
  void drive_digitrec_gen000001_4_22_in29();
  void drive_digitrec_gen000001_4_22_in28();
  void drive_digitrec_gen000001_4_22_in27();
  void drive_digitrec_gen000001_4_22_in26();
  void drive_digitrec_gen000001_4_22_in25();
  void drive_digitrec_gen000001_4_22_in24();
  void drive_digitrec_gen000001_4_22_in23();
  void drive_digitrec_gen000001_4_22_in22();
  void drive_digitrec_gen000001_4_22_in21();
  void drive_digitrec_gen000001_4_22_in20();
  void drive_digitrec_gen000001_4_22_in19();
  void drive_digitrec_gen000001_4_22_in18();
  void drive_digitrec_gen000001_4_22_in17();
  void drive_digitrec_gen000001_4_22_in16();
  void drive_digitrec_gen000001_4_22_in15();
  void drive_digitrec_gen000001_4_22_in14();
  void drive_digitrec_gen000001_4_22_in13();
  void drive_digitrec_gen000001_4_22_in12();
  void drive_digitrec_gen000001_4_22_in11();
  void drive_digitrec_gen000001_4_22_in10();
  void drive_digitrec_gen000001_4_22_in9();
  void drive_digitrec_gen000001_4_22_in8();
  void drive_digitrec_gen000001_4_22_in7();
  void drive_digitrec_gen000001_4_22_in6();
  void drive_digitrec_gen000001_4_22_in5();
  void drive_digitrec_gen000001_4_22_in4();
  void drive_digitrec_gen000001_4_22_in3();
  void drive_digitrec_gen000001_4_22_in2();
  void drive_digitrec_gen000001_4_22_in1();
  void digitrec_gen000001_4_22();
  void drive_digitrec_gen000001_4_23_in48();
  void drive_digitrec_gen000001_4_23_in47();
  void drive_digitrec_gen000001_4_23_in46();
  void drive_digitrec_gen000001_4_23_in45();
  void drive_digitrec_gen000001_4_23_in44();
  void drive_digitrec_gen000001_4_23_in43();
  void drive_digitrec_gen000001_4_23_in42();
  void drive_digitrec_gen000001_4_23_in41();
  void drive_digitrec_gen000001_4_23_in40();
  void drive_digitrec_gen000001_4_23_in39();
  void drive_digitrec_gen000001_4_23_in38();
  void drive_digitrec_gen000001_4_23_in37();
  void drive_digitrec_gen000001_4_23_in36();
  void drive_digitrec_gen000001_4_23_in35();
  void drive_digitrec_gen000001_4_23_in34();
  void drive_digitrec_gen000001_4_23_in33();
  void drive_digitrec_gen000001_4_23_in32();
  void drive_digitrec_gen000001_4_23_in31();
  void drive_digitrec_gen000001_4_23_in30();
  void drive_digitrec_gen000001_4_23_in29();
  void drive_digitrec_gen000001_4_23_in28();
  void drive_digitrec_gen000001_4_23_in27();
  void drive_digitrec_gen000001_4_23_in26();
  void drive_digitrec_gen000001_4_23_in25();
  void drive_digitrec_gen000001_4_23_in24();
  void drive_digitrec_gen000001_4_23_in23();
  void drive_digitrec_gen000001_4_23_in22();
  void drive_digitrec_gen000001_4_23_in21();
  void drive_digitrec_gen000001_4_23_in20();
  void drive_digitrec_gen000001_4_23_in19();
  void drive_digitrec_gen000001_4_23_in18();
  void drive_digitrec_gen000001_4_23_in17();
  void drive_digitrec_gen000001_4_23_in16();
  void drive_digitrec_gen000001_4_23_in15();
  void drive_digitrec_gen000001_4_23_in14();
  void drive_digitrec_gen000001_4_23_in13();
  void drive_digitrec_gen000001_4_23_in12();
  void drive_digitrec_gen000001_4_23_in11();
  void drive_digitrec_gen000001_4_23_in10();
  void drive_digitrec_gen000001_4_23_in9();
  void drive_digitrec_gen000001_4_23_in8();
  void drive_digitrec_gen000001_4_23_in7();
  void drive_digitrec_gen000001_4_23_in6();
  void drive_digitrec_gen000001_4_23_in5();
  void drive_digitrec_gen000001_4_23_in4();
  void drive_digitrec_gen000001_4_23_in3();
  void drive_digitrec_gen000001_4_23_in2();
  void drive_digitrec_gen000001_4_23_in1();
  void digitrec_gen000001_4_23();
  void digitrec_LessThan_1U_24_4_24();
  void digitrec_LessThan_1U_24_4_25();
  void digitrec_LessThan_1U_24_4_26();
  void digitrec_LessThan_1U_24_4_27();
  void digitrec_LessThan_1U_24_4_28();
  void digitrec_Add2i1s12_4_29();
  void drive_digitrec_ROM_1800X49_training_data_5_training_data_5_36_in1();
  void digitrec_LessThan_1U_24_4_40();
  void digitrec_LessThan_1U_24_4_41();
  void digitrec_LessThan_1U_24_4_42();
  void digitrec_LessThan_1U_24_4_43();
  void digitrec_LessThan_1U_24_4_44();
  void digitrec_LtiLLs12_4_45();
  void drive_digitrec_Add2i1s12_4_46_in1();
  void digitrec_Add2i1s12_4_46();
  void digitrec_Lti10s5_4_47();
  void drive_digitrec_RAM_10X32_2_kscore_51_in1();
  void drive_digitrec_RAM_10X32_2_kscore_51_DIN();
  void drive_digitrec_RAM_10X32_2_kscore_51_CE();
  void drive_digitrec_RAM_10X32_2_kscore_51_RW();
  void drive_digitrec_Add2i1s12_4_48_in1();
  void digitrec_Add2i1s12_4_48();
  void digitrec_Lti10s5_4_49();
  void digitrec_N_Mux_6_9_33_4_50();
  void digitrec_LessThan_1U_24_4_51();
  void digitrec_N_Mux_4_2_27_4_52();
  void digitrec_OrReduction_1U_1_4_53();
  void digitrec_N_Mux_6_9_33_4_56();
  void digitrec_N_Mux_6_2_28_4_57();
  void digitrec_Add2i1s32_4_60();
  void digitrec_Add2i1s12_4_68();
  void digitrec_GreaterThan_1U_30_4_69();
  void digitrec_N_Mux_4_2_27_4_70();
  void digitrec_Lti10s5_4_71();
  void digitrec_N_Mux_32_2_31_4_72();
  void drive_sreg_1();
  void drive_global_state();
  void drive_global_state_next();
  void drive_gs_ctrl0();
  void drive_gs_ctrl1();
  void drive_gs_ctrl2();
  void drive_gs_ctrl7();
  void drive_gs_ctrl10();
  void drive_gs_ctrl13();
  void drive_gs_ctrl16();
  void drive_gs_ctrl17();
  void drive_gs_ctrl19();
  void drive_gs_ctrl22();
  void drive_gs_ctrl25();
  void drive_gs_ctrl28();
  void drive_gs_ctrl30();
  void drive_gs_ctrl32();
  void drive_gs_ctrl43();
  void drive_gs_ctrl44();
  void drive_gs_ctrl46();
  void drive_gs_ctrl47();
  void thread_166();
  void thread_175();
  void thread_174();
  void thread_173();
  void thread_172();
  void thread_171();
  void thread_170();
  void thread_169();
  void thread_168();
};

#endif
