//
// Verilog module for: foo<>
//
module foo(p, q, r);
   input p;
   input q;
   output r;

// -- signals ---
   wire q;
   reg v;
   reg r;
   wire p;
   wire u;

// --- instances
endmodule

