#########################################################################
#
# 最大时钟频率(FMAX)报告
#
#########################################################################
#
# 注意: FMAX 的计算仅针对在同一时钟域内的寄存器到寄存器路径，
# 多周期路径、跨时钟域路径(包括主时钟及其生成时钟之间的路径)都将
# 被忽略。对于一个时钟及其反向时钟之间的路径， FMAX的计算通过按
# 频宽比(duty cycle)等比例扩展路径延迟得到。例如，假设有一
# 条路径的起点由时钟上升沿驱动而终点由同一时钟的下降沿驱动，
# 如果该时钟的频宽比为50，则计算FMAX时，路径延迟将乘以2(即
# 除以50%)。
#
# ***********************************************************************
# 时钟         : clkbase
# 最小时钟周期 : 5939.1 ps
# ***********************************************************************
********************
* 路径 1
********************
起点     : led_wf1/cnt[18]/BMUX [激发时钟: clkbase, 上升沿1]
终点     : osc_c6_pin_MGIOL/CE  [捕获时钟: clkbase, 上升沿2] 
数据产生路径
===============================================================================================================
|            节点             |  单元   |  延迟  |     类型      |   位置   |           连线           | 扇出 |
===============================================================================================================
| CLOCK'clkbase               |   N/A   |      0 |               |          | N/A                      |      |
| clk_25M                     |   top   |      0 | clock_latency |          | clk_25M                  | 1    |
| clk_25M/PAD#bidir_in        |   PIO   |      0 |      net      | PT79A    | clk_25M                  | 1    |
| clk_25M/PADDI               |   PIO   |   1091 |   PADI_DEL    |          | clk_25M_c                | 12   |
| led_wf1/cnt[18]/CLK         | SLICEL  | 1735.4 |      net      | R9C78L   | clk_25M_c                |      |
| --                          |   --    |     -- |      --       | --       | --                       | --   |
| led_wf1/cnt[18]/BMUX        | SLICEL  |   47.7 |    Tshcko     |          | led_wf1/cnt[11]          | 2    |
| led_wf1/cnt[8]/C3           | SLICEL  |  772.7 |      net      | R9C77L   | led_wf1/cnt[11]          |      |
| led_wf1/cnt[8]/C            | SLICEL  |   75.1 |     Tilo      |          | led_wf1/_i_2/_i_0_rkd_14 | 1    |
| led_wf1/cnt[8]/D4           | SLICEL  |  209.9 |      net      | R9C77L   | led_wf1/_i_2/_i_0_rkd_14 |      |
| led_wf1/cnt[8]/D            | SLICEL  |   75.1 |     Tilo      |          | led_wf1/_i_2/_i_0_rkd_19 | 1    |
| led_wf1/_i_2/_i_0_rkd_16/D5 | SLICEL  |  703.4 |      net      | R9C79L   | led_wf1/_i_2/_i_0_rkd_19 |      |
| led_wf1/_i_2/_i_0_rkd_16/D  | SLICEL  |   75.1 |     Tilo      |          | _n_1562                  | 1    |
| led_wf1/_i_2/_i_0_rkd_16/B3 | SLICEL  |  971.4 |      net      | R9C79L   | _n_1562                  |      |
| led_wf1/_i_2/_i_0_rkd_16/B  | SLICEL  |   75.1 |     Tilo      |          | _n_1561                  | 21   |
| osc_c6_pin_MGIOL/CE         | IOLOGIC | 2849.6 |      net      | IOL_T43C | _n_1561                  |      |
===============================================================================================================
时钟路径延迟         = 2826.4    
数据路径延迟         = 5855.1     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 300.4 
        总的连线延迟 = 5507 
        逻辑级数     = 4 
[数据捕获路径]
=========================================================================================
|         节点         |  单元   |  延迟  |     类型      |   位置   |   连线    | 扇出 |
=========================================================================================
| CLOCK'clkbase        |   N/A   |      0 |               |          | N/A       |      |
| clk_25M              |   top   |      0 | clock_latency |          | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |   PIO   |      0 |      net      | PT79A    | clk_25M   | 1    |
| clk_25M/PADDI        |   PIO   |   1091 |   PADI_DEL    |          | clk_25M_c | 12   |
| osc_c6_pin_MGIOL/CLK | IOLOGIC | 1672.4 |      net      | IOL_T43C | clk_25M_c |      |
=========================================================================================
时钟路径延迟         = 2763.4    
    时钟偏差         = -63 (Tcksw)
[延迟计算]
======================================================================
总延迟 = Tdatap     + Tsu        - Tckpm      - Tcksw
       = 5855.1     + 21         - 0          - -63        
       = 5939.1
======================================================================
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 
Tckpm -- 时钟悲观补偿 
# ***********************************************************************
# 时钟         : clkCM3
# 最小时钟周期 : 5028.4 ps
# ***********************************************************************
********************
* 路径 1
********************
起点     : uart_ch340_rx_MGIOL/RXDATA0  [激发时钟: clkCM3, 上升沿1]
终点     : ahb_uart1/RX_shift_reg[8]/A1 [捕获时钟: clkCM3, 上升沿2] 
数据产生路径
======================================================================================================================
|              节点              |  单元   |  延迟  |     类型      |   位置   |             连线             | 扇出 |
======================================================================================================================
| CLOCK'clkCM3                   |   N/A   |      0 |               |          | N/A                          |      |
| PLL_25to200_1/PLLInst_0/CLKOS  | PLL_25K |      0 | clock_latency |          | CLK_CM3                      | 106  |
| uart_ch340_rx_MGIOL/CLK        | IOLOGIC | 1096.4 |      net      | IOL_T89C | CLK_CM3                      |      |
| --                             |   --    |     -- |      --       | --       | --                           | --   |
| uart_ch340_rx_MGIOL/RXDATA0    | IOLOGIC |    201 |   C2INP_DEL   |          | ahb_uart1/RX_samp_regs[5]    | 4    |
| ahb_uart1/_i_232_rkd_5/B6      | SLICEL  | 3164.4 |      net      | R19C29M  | ahb_uart1/RX_samp_regs[5]    |      |
| ahb_uart1/_i_232_rkd_5/B       | SLICEL  |   75.1 |     Tilo      |          | ahb_uart1/regard_RX_samp_low | 7    |
| ahb_uart1/RX_shiftIN_cnt[2]/C6 | SLICEL  |  516.2 |      net      | R19C30L  | ahb_uart1/regard_RX_samp_low |      |
| ahb_uart1/RX_shiftIN_cnt[2]/C  | SLICEL  |   75.1 |     Tilo      |          | ahb_uart1/n_189              | 1    |
| ahb_uart1/RX_shiftIN_cnt[2]/D4 | SLICEL  |  209.9 |      net      | R19C30L  | ahb_uart1/n_189              |      |
| ahb_uart1/RX_shiftIN_cnt[2]/D  | SLICEL  |   75.1 |     Tilo      |          | net_extracted_nHQX14         | 5    |
| ahb_uart1/RX_shift_reg[8]/A1   | SLICEL  |  549.8 |      net      | R19C29L  | net_extracted_nHQX14         |      |
======================================================================================================================
时钟路径延迟         = 1096.4    
数据路径延迟         = 4866.6     (Tdatp)
     clock-to-q 延迟 = 201 
        总的单元延迟 = 225.3 
        总的连线延迟 = 4440.3 
        逻辑级数     = 3 
[数据捕获路径]
===============================================================================================
|             节点              |  单元   |  延迟  |     类型      |  位置   |  连线   | 扇出 |
===============================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 | clock_latency |         | CLK_CM3 | 106  |
| ahb_uart1/RX_shift_reg[8]/CLK | SLICEL  | 1057.4 |      net      | R19C29L | CLK_CM3 |      |
===============================================================================================
时钟路径延迟         = 1057.4    
    时钟偏差         = -39 (Tcksw)
[延迟计算]
======================================================================
总延迟 = Tdatap     + Tsu        - Tckpm      - Tcksw
       = 4866.6     + 122.8      - 0          - -39        
       = 5028.4
======================================================================
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 
Tckpm -- 时钟悲观补偿 
#########################################################################
# 时钟频率总结
#########################################################################
最慢时钟     : clkbase
最小时钟周期 : 5939.1 ps
最大时钟频率 : 168.4 MHz
#########################################################################
clkbase : 168.4 Mhz
clkCM3  : 198.9 Mhz
