[音乐]
[主播]：大家好，欢迎收听晚点聊，我是本期主播秋豪。今天的主题是EDA，由EDA三巨头之一的新思科技支持播出。AI需要算力，需要GPU，而能设计出GPU芯片的，其实是一套看不见的软件工具，也就是EDA。EDA处于整个芯片产业链最上游的环节。它的市场非常集中，基本被三巨头所垄断。近期，因为一些非市场的因素，EDA也受到了前所未有的关注。上个月行业里还有一件很大的事，新思完成了对安思科技350亿美金的收购，这是整个行业有史以来最大规模的并购，也帮新思补齐了系统级仿真的能力。本期我将和晚点科技组的慢七一起，跟两位一线资深芯片工程师，温哥和Verilog哥一起聊聊EDA。他们分别来自一家国际芯片设计大厂，和一家国厂芯片公司。我们会聊到EDA为何重要，EDA公司的商业模式和发展方式是什么样的，大模型给EDA带来了什么变化，以及国产EDA的机会在哪。

[01:11]
[嘉宾]：哈喽大家好，我是温哥。我目前就职于某国际大厂，主要是做芯片设计。目前我已成功参与多款高性能，包括CPU、GPU的设计服务。同时我也在芯片测试领域有一些经验。目前我是在上海市科普作家协会担任会员，同时也是中国计算机学会会员。我的主要创作方向就是包括科技热点的解读，芯片的科普，技术分享还有职场等内容。然后目前已经出版了一部作品叫《了不起的芯片》。谢谢大家。

[01:41]
[嘉宾]：大家好，我是Verilog哥，我是个资深的芯片架构师，并且喜欢写作。我最近出版了一本新书，新书《算力驱动架构变革》。谢谢大家。

[01:51]
[主播]：两位好，然后EDA其实对于芯片行业来说是非常重要的一个，我们之前经常说它是一个卡脖子的一个领域，但是不想知道两位如果向不懂芯片的朋友去介绍会怎么说，怎么介绍EDA软件，然后为什么看不见的EDA会影响到我们的手机、AI、汽车，甚至于方方面面。

[02:14]
[嘉宾]：对，我觉得大家可能都听过一个比喻，就是很多人会把芯片比作一个城市，对吧。如果你把它打开会发现里面的电路结构非常的精密。我把这个简化一点，把它比作一个摩天大楼，我举个例子比如说上海的中心大厦。那我们可以把芯片整个设计过程比作你建造一个现代的摩天大楼。那想要建造摩天大楼你光有钢筋、水泥和你天才的建筑师，这些是不够的。你还需要工具，那对于芯片来说就是一套无比精密的芯片设计工具和施工蓝图。对吧，那EDA软件就是设计并且验证这些纳米级的电子大厦的比尺、计算机，还有施工图。它决定了什么呢？就是决定了说你的芯片，或者你的大楼能不能造出来，造得好不好，造得快不快，这三个问题。

[03:00]
[嘉宾]：就是从上个世纪80年代，在那个时候可能还没有这些EDA软件。那那个时候芯片设计就是用手画的。我前两天还看那个黄仁勋的传记，他里面有提到这一点，就是说他当时就讲自己怎么用手去画当时的电路图。那会儿可能晶体管还没有那么多，可能几百个几千个还画得来，但是现在已经成百亿上千亿了，就是已经超出了手画的范围。所以说我们这一代工程师是没有过过苦日子的，我们生来就是有EDA的，但那个时候不是。所以说在回到这三个问题，能不能造出来？我觉得你没有EDA的话，你想设计这个成百上千亿的晶体管是不可能的。你再好的芯片设计的想法，都没有办法变成可制造的精确的图纸。那第二个问题是说造得好不好？其实EDA它直接影响了芯片的性能，它的功耗和它的面积。那这三点就对应来说你的芯片跑得快不快，你的功耗大它省不省电，然后你的面积呢就直接牵扯到了成本，对吧，然后还有一个是可靠性它稳不稳。所以说手机里面的续航，AI的计算速度，然后汽车的安全，其实都看谁在EDA这一块。那最后就是造得快不快？你想上百亿个晶体管你手画你画到什么时候，但是有EDA就不一样了。就是你用手画已经远超人力极限，这个是不可想象的，但是EDA它自动化程度，直接决定了我们创新的速度。虽然说我们看不见EDA，但是呢，也正是因为这套EDA工具在幕后定义了所有电子产品的天花板。OK，可能对于普通人你不知道EDA，但是对我们芯片设计工程师来讲，我们看EDA工具的时间可能比每天玩手机的时间还多。

[04:33]
[主播]：讲到这里呢，我想到EDA的起源，其实就是一位热爱音乐的技术专家，阿德博士。他在1986年搞出了一个划时代的东西，逻辑综合技术。然后他也创立了新思科技。这个技术其实也是让芯片设计进入到了自动化设计，也就是我们常说的EDA时代。它也在一定程度上延续了摩尔定律的发展。

[04:58]
[嘉宾]：对，我作为一个芯片设计师吧，EDA工具是每天都要接触的这个必要的这个部分。它就相当于人的那种工具。你没有它是简直吃不了饭，所以EDA相当于我们吃饭的筷子。那EDA也相当于我们整个比如开吃用的方向盘。作为整个芯片设计工程来说，从最简单的设计，包括代码的仿真的，包括芯片的东合，芯片的验证，都需要整个EDA工具从头到尾的来去实现。因为人是没有办法然后精确来摆放每个晶体管电路的，所以只能依靠EDA工具这个拐杖，然后来帮助我们达到从最初的我想4004那个时候是2700个晶体管。然后我们现在的GPU是多少呢？是大约有10亿，甚至是百亿级的晶体管。这么多的晶体管已经远超于我们人类所能想象或者说人能控制的。所以呢我们必须得有个工具，然后来帮助我们把这么多的晶体管，能摆放在手指甲盖大小的这么一个区域里面。那EDA工具正是这种作用。

[06:15]
[主播]：温哥老师刚刚其实也已经做过一个比喻嘛，就是关于EDA整体的一个比喻，然后我想，如果我们再细化一下，就是把它拆到更细分的这些环节，还是用盖大楼或者说装修房子这个来做比喻。架构设计、验证和后端，他们各自都在做些什么？

[06:34]
[嘉宾]：不说建造大楼，我们就在来说装修一个房子，因为建造城市或者大楼大家没有经验，但是呢，如果装修房子我相信很多人都有经验。那首先我们做芯片的架构设计就相当于我们的业主和设计师，我们一起敲定整个房子的建造或者装修的清单，对吧？那你核心任务是什么？在芯片这里就是说要盖什么和怎么干，怎么干。那我举个例子，业主说，我要什么三居室，然后我要两个卫生间，那我要实现那个全屋的智能。那风格呢可以是中式复古或者欧式风格。那我们就是设计师要根据这些要求去绘制一个户型的这样一个规划图，对吧？那好，我的三居室，那我们在到芯片这里算什么？那可能说我的几核几线程这种格局，那其实就是我们芯片它的核心数，或者说我们的缓存大小，对吧？那我家里面的这种水啊、电啊、网络的这种容量设计，那可能就是我们总线带宽和内存接口。那假如说我们又要想实现什么全屋智能，然后这种呢就相当于说我们再要在芯片里面规划一个加速单元，大概是这样子。OK，那假如说我家房子比较大，我是个大平层，我想个性化地建造一个房子，对于我们芯片来说是不是，哎，那我们要集成一个新的功能模块，对吧？那有可能是AI的，那有可能是ISP的，类似于这种。那再扩展一点，就像有有一种比如说我们做RISC-V，我要实现一个向量扩展的。那我们是不是芯片里面也要留出一些可改造的空间，留出一个承重墙的可改造空间这样子。然后这就是大概整个设计和我们装修的关系。

[08:10]
[嘉宾]：然后验证的话，就确保我们的设计是百分之百符合业主要求吧，就并且没有任何安全隐患。那我就好比说在房子里面，我把整个卫生间我灌满水，地垫板都是水。我尝试把我们整个房子的电路我让它过载，我把家里大功率的电器我都打开。那甚至更严苛一点。我可以做一些地震模拟实验。所以说我们做验证的时候就会检查说我们这个设计图纸，或者整个建出来的房子是不是符合规范呢，确保没有漏水，那我的承重墙是不能拆的。那然后我们的防水电路它是不是会短路。大概是这样子。然后我们后端就有点像我们的施工队了，就可以进行那个精装交付。就比如说把我们业主规划变成实际的居住体验，同时要解决一些实际的冲突。比如说我们的布局布线，布局，那我是家具摆放应该避开我们的承重墙，那在我们这边可能我们就要绕开这种时钟树的干扰区，对吧？就芯片里面的时钟树。然后比如说我们的布线就有点像说我们把这些电线啊、网线啊就埋进去就放在外面也不美观嘛。那可能说两个线之间还要有一定的距离，不要让它们之间碰到接到短路啊或者有一些信号的干扰，那对我们的芯片里面可能要避免这种信号的串扰。那对于我们芯片设计来讲。然后最后可能还要做一些DRC的检查，也就是设计规则的检查。那比如说我两块瓷砖的缝，那这个缝是不是要小于几毫米。那这个可能就是最后要到晶圆厂上面制造的话，也要满足一定量的那个几纳米的间距规则。大概是这样的一个映射吧，就比如说布局布线啊、时序优化啊、时钟树，这些都是我们设计芯片设计的术语，可能在大家只要理解说我们房子装修这些概念就好了。它其实跟我们做芯片有异曲同工之妙吧，但是从另外一个角度来讲，当然我们做芯片要比这个装修要难得多。

[10:00]
[嘉宾]：嗯，温哥说得很好，我再稍微补充一点。我们用装修房子来比喻的话，其实我们整个芯片的设计的这种，不无论是架构设计、验证或者后端，就是我们到这个阶段的工作，整个房子还是没有的。实际上我们做的都是设计。那架构设计来说，那其实完全就是设计图。那验证呢，其实芯片的验证它更多是基于这张架构图的验证嘛，对吧，然后这个验证会把你架构图上描述的这些尺寸的大小呀，甚至比如说一栋大楼，比如说一百层，对吧，它会模拟一下这种抗震的能力呀，整个这一切都是通过就刚才我们提到的EDA嘛，都是通过工具先去模拟也对它进行了一些验证。就验证的还是我们那个图，而不是实际的这个已经建成的大楼。而最后的后端呢，它更像是我们做出来的一个，也是按照这个完全做出来的这个模型。可能跟造房子不一样，我们最后把后端设计出来的类似这个文件，或者模型文件也好，扔给一个叫芯片制造厂的这么一个公司，它咔，最后就给你把大楼给生产出来了。这其实是更像是这么一种关系。所以呢我们整个这个装修房子呢，实际是，我们有种所见即所得的特别直观的这么一动理解，但是呢，同芯片设计来说，我整个架构设计验证，以及到后端，这个时候我还是在纸上谈兵，所有的东西都是以这个数据文件的形式保存到这一步。然后我只有把这些数据文件扔给那个芯片制造厂，它咔，按照我这个东西，最后给我一栋房子，其实是这么来类比的。从这个角度来看，其实我们整个所有的设计工作都是摸不到最终的芯片实物的。所以我们整个前期的所有的这些工作，都是靠EDA工具给我们反馈的所有的这些信息，包括功能的信息，包括这种性能的信息，包括面积的信息等等等等。

[11:11]
[主播]：就之前其实我们也有聊到关于成本的一些问题。大家现在看到一些科技公司经常会把自有芯片做宣传的一个卖点，其实想请教两位就是，在具体在一个芯片项目里面，哪些环节它是最烧钱，最烧时间的，然后之前也有一些说法，比如说你一个芯片的反攻，可能就会造成几百万甚至上千万美元的损失之类的说法，那这个钱会主要花在哪？EDA在其中会扮演什么样的角色，怎么去减少这类的损失？

[12:44]
[嘉宾]：我们整个的芯片设计的这个过程，我们把成本可以分成这么几部分。一个是R&D的成本，那整个前面R&D的成本呢，那最重要的其实有几块。第一块就是IP的成本，我们去购买IP。然后另一部分就是我们整个后端设计的这个成本，还有包括我们整个流片的MASK的成本，这三个实际是大头。那整个的这一部分，我们从设计一块芯片开始，实际就要涉及到各种的IP的采购。然后IP采购以后，其实就要去把IP通过架构设计把它们集合到一块。当然也要自己去研制这种IP，但研制整个IP的这个过程它最终体现在是人月上，就是用了20个工程师，研发了一年，对吧，那就是24个人月的这么一个成本。外采的就是最终体现在那个价格上，自己研制的就体现在人月上。那我们把这个芯片整个设计完了，这其实才完成了30%的工作。那70%的工作呢，实际是验证。那其实就是对我们刚才，这对于IP以及这个架构，以及这个架构所组成的整个芯片设计，那后来做验证。我们70%的人力和70%的时间都是在验证上，因为要保证整个验证的这个芯片的流片前要保证所有的验证都是符合规定的。它有几个指标，就是这种功能的覆盖率一般要到100%。状态机的覆盖率，包括跳转分支的覆盖率，代码的覆盖率等等，完全要符合这个指标。我举个例子，在一个芯片少则几十万行多则几百万行，你要他们一行都覆盖到，大家就可能想象到整个验证的这种难度了。所以整个的成本是在这。然后整个芯片公司在上面投入的验证的精力也是很大的。因为如果芯片回来一旦出现了BUG，或者导致芯片不能用，整个前期的投资比如说一亿都是打水漂了。所以大家非常在意验证的这个质量的这个问题。那EDA工具怎么把团队能省钱的这个事情上就是有几个。第一个就是验证IP，我们做芯片啊，其实它好多不是从零开始的，因为如果你从零开始，你所有的模块都要自研的话，实际整个投入，包括你工程师的团队都是很大的。所以呢我们一般比如说会购买CPU的IP，比如说我们做一个高速的算法芯片，那这个算法你可能买不到，你要自研。但是呢，周围配套的其他那些AIES啊、IO啊、CPU啊、小CPU啊，这些都要外采。那把它们整个就是你的关键模块，加上这些外采IP构成了整个芯片之后。那你实际要对整个芯片来做验证的时候，你要把所有无论是外采的还是你自己研发的，都要做到验证的100%的正确。那这个实际是很花时间的。刚才我们说设计我可以买IP，对不对，所以呢验证也有一个快速能提升的方法，就是要有些VIP，VIP就是Verification的IP就是验证IP，那这些验证IP呢，实际就能极大的提升整个验证的效率。同时还有一些这种自动化验证的手段，比如UVM，然后验证工具可以支持UVM的这个验证方法学等等。最终能够达到我们说的功能全覆盖的标准，验证之后才能去流片。所以就是要量产的公司来说，对于整个验证的质量还是宁可要更严格一些，也不能在上面去放松。总结一下就是我认为验证这个东西是最烧钱也最花时间的，然后如果有一些正常的这种VIP Verification的IP能加速整个的验证，包括整个EDA，比如说我们放一个case，啊，一个大的case，特别是大的项目，一个case我点一下，可能就要几十分钟，甚至一个小时过去了。那如果能缩短这个时间，那我一点跌的这个就会很快。

[17:12]
[嘉宾]：Verilog哥这块讲得很全面了，就是稍微补充一下就是说，刚才Verilog哥讲过这些IP，就是确实是通过这种VIP可以在验证方面省很多心吧。比如说像新思他们有各种各样的IP，包括接口IP，PCIe啊、USB，然后包括一些处理器IP，存儲IP，甚至包括一些人工智能相关的IP都有。这确实是一方面因为你这些验证是很难的事情，那从我的实际体感来看，就是我们实际的经验来看，验证这块也是确实是最花时间的。我再补充一点吧，就是最烧钱的，我觉得做可测性设计和测试也是比较烧钱的，因为我在做这一块。那首先我们可测性设计工程师其实在整个，就人力这一块吧，就和设计和验证比，虽然没有这两个人多，但是也不少，可能说我有十个人做设计，可能可测性设计工程师也要有三四个这个样子，就从一些典型的大公司的配比来看，其实这一块占的也也不算少。那另外一方面就是说，那测试是测试的前面的阶段。那其实可测性设计也只是在为后面的测试服务。那到测试这一块，现在我们的芯片越来越大，那测试也越来越困难。大家都知道百亿级啊、千亿级的晶体管，怎么能保证整个制造过程中没有任何问题呢？那这个就是要测试来保证的。然后另外一个就是当我们流片回来，那无论是晶圆级的，还是说我们封装好的芯片级的，都要拿到那种ATE机台上器测，那这种ATE机台它是非常非常精密的设备。那我们都知道说光刻机，这个东西很贵。但是呢，ATE测试机台也是很贵的，虽然没有光刻机贵啊，但是我都搞几台测试机也能换一台光刻机，差不多这样子。因为它这个都是非常精密呢，你要测试都是在那个纳米尺度的，时间上去测这个功能。所以呢很多小的设计公司他们买不起这个测试机台的，那都是去租，那这个租的话就可能就比如说100、200美元一个小时。另外一个就是说你这个测试的快慢，那这个也是时间成本，它决定了说你能不能推向市场。所以说从现在整个行业来看，其实随着芯片规模的增加，那也越来越重视这个测试，也越来越愿意在测试上花时间。那我们半导体行业也有一个十倍定律，那就是说这个芯片有个BUG，我是在设计阶段发现这个BUG，那是最省时间最省钱的，那如果说这个芯片已经流片回来了，这个时候再发现这个BUG，那就不太好了，那它想要把这个BUG修复的成本，那要比设计花十倍的时间或者金钱，对吧？刚才Verilog哥讲了我们的MASK研磨板，这个东西制造是非常非常贵的，可能上千万。然后假如说我把这个有问题的芯片我卖给客户了，那客户都已经装进他的手机，他的电脑里面去了，或者装进他的汽车里面去了，更严重一点。那这个时候再发现这个芯片有问题有BUG。那这个时候你再想把它找回来的成本，就不一定是那个金钱的成本，也不仅仅是时间的成本，而是信任的成本，我觉得在我们这个行业是非常讲究信任的，就非常讲究信誉的。那这个时候这种隐形的成本我觉得也是非常非常贵的。

[20:24]
[主播]：嗯，然后接下来我们可能想去关注一下EDA公司它呢一个商业模式和它目前的一个增长的情况。我们如果去从行业的市场来看，其实大家经常有一个比喻是说会把EDA公司比作是卖铲子的人。我想请教一下两位就是，这门生意它到底好在哪，然后它的难点又在哪？

[20:47]
[嘉宾]：我想好在哪就是EDA工具它不太像是芯片，因为芯片我们知道都是高端制造业嘛，那高端制造业必然就面临着几个重要的问题。第一个问题就是你每一片其实都是有成本的。那我想EDA工具它重要的是一个软件嘛，License，那其实就是我给一家是这个成本，给十家给一百家给一千家，也是这个成本。我想这是它不太一样。对，EDA工具其实类似于IP了，它的分发其实是没有成本的。那这个东西的难处，我想就是在于是说，第一，你凭什么要花这么多钱去买这家的EDA工具？必须它有一个很信服的理由打动你。必须说你用这个EDA工具能够稳定可靠的量产出芯片来。就是它的技术的高度必须是要让你信服，否则我们不可能说花钱买一个让你不太信服的EDA工具。因为你即使花了，我打个比方，不一定准确，就是100万去买个EDA工具，那这100万你可能做的是一亿的芯片，那其实是100倍的关系啊，所以在这个理由上来说，就是这个EDA工具的技术门槛必须是非常高的。它能让芯片设计公司心甘情愿的掏这笔钱。这我想是它的难点。

[21:07]
[嘉宾]：刚才Verilog哥有提到说第一个就是我们做一个EDA可以分发给很多个公司，其实我觉得这是它一个旱涝保收的特性吧，对吧，可能我们半导体行业是有周期的，但是这个周期可能对我们芯片设计或者制造公司影响很大。但是呢对EDA公司相对来说会影响比较小，所以说这可能是它第一个优点就是好在哪，结论应该是旱涝保收。另外一个是它不可或缺性。刚才我们提到就是芯片设计不能没有EDA。所以呢EDA它是整个行业的咽喉要道。或者说用一个比喻来讲就是我们数字时代的石油，对吧？或者把芯片比作数字时代的石油。那我们EDA工具它就是那个铲子，或者是开采它的工具。无论你的下游你是手机啊、是AI芯片还是汽车，或者说无论我们行业经济与否，我们芯片设计是要造芯片，我们第一件事就是要买EDA。

[23:01]
[嘉宾]：然后呢第二个好处是它拥有一个非常高的壁垒，它有一个非常高的护城河。那这个铲子它不是普通的铲子。它是需要数十年的技术积累，然后呢要经过百亿级或者上千亿级晶体管设计经验的迭代。那这样的话才能铸就它这个高壁垒。那这个壁垒我觉得有三点吧，第一个是算法壁垒。底层就是可能是数学，那它用在物理仿真或者时序分析方面需要有一些计算科学的功底。那另外一方面是工艺协同的壁垒，那刚才Verilog哥有提到其实我们看似EDA和制造可能看不出什么关系，但是呢它也是与台积电啊、三星啊或者Intel这些晶圆厂的最新工艺是紧密耦合的。那我们要实时更新我们的设计规则库。那最后一个就是生态壁垒。那我们的工具链你想要无缝的集成，那你想形成一个全流程的覆盖，从设计到仿真、验证、测试。那这个客户的迁移成本是很高的。其实这为什么说我们国产EDA想从三巨头里面抢客户其实没那么简单。对，然后难点也有吧，我觉得首先就是说你这套EDA是假设啊，做28纳米的。你想往更好的工艺去迁，那这个其实涉及到层面的改动是非常大的。那你整个EDA工具可能从算法，对吧，然后到你真正的实的一些脚本，那你的GUI界面，这些东西都是要重新推翻重来的。那这个研发投入其实是是巨大的。那如果说你的EDA跟不上先进工艺，那很有可能你就会面临淘汰的命运。那这是一种。那第二种就是说虽然说刚才我们提到有好处是旱涝保收，但是它也是有缺点。那EDA公司它赚的是什么是设计阶段的那个铲子钱，但是呢，它赚的不是芯片量产后的金子钱。我举个例子啊，比如说英伟达或者是其他公司。我这个芯片出货一千万片甚至一亿片，跟你EDA公司关系不大。因为我的费用已经你提前付给你了。那我赚的这个金子钱你EDA公司是捞不到的。所以说我觉得总结一下就是说EDA这门卖铲的生意其实本质上也是站在整个行业的塔尖上去伺候这些最难产的客户。它享受了一些技术迭代的红利，但是呢也要承受一些整个半导体行业向前推进的一些重压。所以说老话是吧，就是没有金刚钻也揽不了这个瓷器活。

[25:25]
[主播]：想请教两位就是，在购买EDA工具的时候就是，EDA工具一般是会怎么样的去收费，然后对于企业来说，尤其是对于EDA客户它的现金流，会造成一个什么样的影响？

[25:41]
[嘉宾]：我不知道Verilog哥买没买过，但我就没买过，因为我只是负责用的。就我粗浅的了解吧，就主要可能包括一次性买断，那我买断之后这个工具我就可以这个版本就可以一直用。那有的可能或者是说按年订阅，那我今年用完了，我明天再去续约，那我可以你所有新的功能。那可能还有就是按用量付费，就我们有License，就是说你跑多少颗芯片，跑多大规模，多少人用，按这种用量的付费。至于现金流的影响，我觉得说，如果是你买那种永续授权的，那这种我觉得现金压力会比较大，因为你要付的钱要要多。但是如果是说你长期用的话，那这个会平摊下来，那长期现金压力会会小一些。那如果是就按年订阅的话，那我觉得这属于一个中等程度。那如果是万一芯片卖的不好，业绩不好，或者整个半导体周期处于下行的状态，那这个高新支出就有点难以消减了。那最后就是按刚才提到用量付费，用多少License，那这个可能现金压力是最小的。但是有另外一点就是说你的波动性也比较大，那万一说我今天提一个新的Request，对吧，那我这个用量可能短时间内会剧增，那这个时候成本就有点处于失控的状态。

[26:58]
[嘉宾]：基本上我知道大部分的EDA工具是按照时间来收费的。基本我们就是说你这个License到期的时间，有个点，比如每一年，今天是8月19号2025年，明年就是2026年，对吧，8月19号就到期了。

[27:17]
[嘉宾]：这个叫按年订阅嘛，对吧？

[27:20]
[嘉宾]：对对啊，按年订阅的就一年多少钱。并且还有功能性的，我理解就是给你个表，你用哪几项，你电脑勾，它每个的成本可能不太一样。你只用到你用的那些项，应该就可以了。

[27:34]
[嘉宾]：对，这个我理解一般是通过License去控制的，就是它有各种不同的License，对吧，你买哪个就给你几个License。然后你用量应该也是有区别的，就是说比如说我在Debug一个芯片，出了问题，我要开GUI，那100个人开和一个人开，它还是有区别的，你人越多开越贵，我觉得这个商业模式也蛮有意思的。

[27:55]
[嘉宾]：是的，我之前其实有去踩过一些国产的那个EDA初创公司，当初还让我挺意外的，就是我当时问他们一开始的客户主要从哪来嘛。我可能一开始我的一个前线想法，因为它是新公司，新公司呢可能为了节省成本对吧，可能会找一些国内的芯片公司、初创公司，然后这样的话可能去换用他们的工具，可能又会比直接买大厂的会更便宜。但他们跟我说他们客户其实主要来自于是硅谷的一些初创公司。为什么呢？因为国内的芯片公司如果是大公司，那他去算重组，他可能就直接买新思，买Cadence。但如果是小的公司的话，其实就涉及到国内客户的付费意愿，他可能直接就用盗版。所以对他们这些国产的EDA公司来说，他们处于创业初期是挺难的，就是想要获得一个稳定的客户和他的收入来讲，他们反而可能会最早去接触到一些硅谷的一些初创公司来作为他们的一些小小的客户。帮助他们初期的一个生存。

[29:03]
[主播]：最近两年大家可能谈论比较多的一个下游的明显的变化就是大家都会在说算力短缺，AI的爆发。想请教一下两位AI的爆发对具体对于EDA的影响会有哪些？然后这个影响它是会立刻的放大还是会说会有一些传导的之后效应在那？

[29:23]
[嘉宾]：我觉得目前EDA影响有两个，一个是EDA对于算力芯片的影响，另一个就是AI对于EDA的影响。先说前一个，我觉得EDA对于算力芯片的话就是算力芯片的设计肯定对EDA有些新的这种促进作用，比如说目前新的这种算力芯片都是通过2.5D的这种封装，然后来做的。那新的这种封装情况下，EDA工具怎么来支持算力芯片的整个的这个设计流程，甚至还有3D的这种EDA的3D的这种通过TSV过，然后来做建合的这种算力芯片。那在这种情况下，整个EDA工具是怎么服务算力芯片的整个从设计、仿真到量产的这个流程，我觉得这是有挑战的。另外一个挑战就是我们现在都说All in AI嘛，那All in AI的话，现在就有一个问题就是我们讲的AIGC，那GC大家都知道是Contest嘛，就是生产内容。它还有一个AIGC，我记得就是AI generate chip，那就是通过AI自动生产芯片，那或者我们举个例子，它可以自动的生产出一堆的Verilog代码，就是AI的芯片的设计代码。那芯片的设计代码呢，又可以自动化的去做一些这种芯片通过自动化的流程，然后一步一步的设计成最终的网表到GDS，然后到生产。那如果把AI贯到整个这个EDA工具里面就会发现，AI是不是最终可以从设计阶段开始，到最终的量产阶段结束，完成一个从生到死的这么一个全流程的这么一个过程。所以我觉得AI现在或者即将就会赋能于整个这个EDA行业。然后很有可能变成整个EDA的关键的一个Feature，就是可以自动生成芯片的某些步骤，以至于从头开始设计完一块完整的芯片。这其实是一个个人的看法，不知道温哥有什么观点？

[31:38]
[嘉宾]：对，我比较同意Verilog哥的观点。关于这个问题我觉得，就AI对于EDA的影响还是不小的。我觉得可以分为短期、中期和长期来谈吧。总的来讲我觉得是有一些即时压力的。那但是从长期来讲我认为它有一些和一直长期的变革在交织的。先说短期吧，现在AI的爆发就直接推高了整个芯片设计的复杂度和规模。那这对EDA就产生了一些立刻的压力。那这种压力就是是说很多我们现在大模型很火，那大模型芯片需要去训练，比如说千亿参数的大模型加速器，对吧，那这些都集成了上百亿甚至千亿的晶体管。那我们传统的布局布线工具其实很难处理这种超大规模的网表。那这样的话就导致一些新的延迟就非常大，那甚至有可能会说整个软件就崩溃了。那崩溃了之后我要重启啊，要重新跑一遍啊，其实很浪费时间，甚至说你这种传统的布局布线工具根本就Handle不了这么大的芯片设计。那从中期来看我觉得可能会有一些滞后吧，但总的来讲我觉得AI技术还是会渗透到整个EDA的深层次变革当中去。我觉得AI对EDA的赋能它不是简单的替代，而是与EDA共同去整个的去成就我们的生态。那我觉得AI和EDA工具可能它们两个想要共存的更好，可能还需要三个方面的一些突破或者进展吧。首先就是算法层面，那不如举个例子说，比如说我们要需要通过那个神经网络去预测ECO的阶段延迟，那把我们的收敛周期缩短。那但是这个前提是说我们需要积累海量的那个工艺库的数据去训练模型。那第二个就是整个工具链的整合，那比如说最近新思有收购安思科技，那他们这种从芯片级到系统级这种设计的协同优化，那这个如果能深度耦合下来，我觉得会加速我们整个芯片设计的流程，对吧？那最后一个就是说你如何和一些开发者或者客户建立一些信任，那其实我觉得你要确保说对客户说我这个工具是安全的，对吧，我不会把你的一些Confidential就是加密的数据给泄露出来。那从长期来看，AI与EDA是共同进化的，因为现在整个芯片设计行业就脱离不了AI。那不仅仅是说AI我们去做被芯片做为AI算力的点和基础，那同时呢芯片也在反哺我们的芯片设计。如果啊大家对AI和EDA有了解的话，新思其实是全球第一个把AI用于EDA的公司。

[34:14]
[嘉宾]：我相信新思有一款产品叫DSO.ai，那其实现在，就我了解，它已经在不少公司都用了。那用新思这个AI工具，DSO.ai的话，总结一下就是可以得到更出色的PPA的结果，也就是我们面积、功耗、Performance的性能。然后还有就是说，我们可以加速整个芯片的流程设计，更快地达成整个芯片设计，然后早点去量产，然后早点去推向市场。其实我觉得，当你的AI有了大量数据去训练的时候，其实也可能帮助我们工程师去想一些不同的Idea吧，我觉得这个对创新也蛮有帮助的。它甚至支持说一些实时的对话，那帮你去解决你设计中的一些问题。那这个其实可能有的事情比你区给EDA公司提Case得到反馈会更快一些。

[35:01]
[主播]：大家都知道EDA是一个非常高的壁垒，但是参与的玩家很少。想请教一下两位就是，觉得在这个行业里面门槛主要集中在哪一块，到底是算法还是数据还是生态？然后我们之前也能看到国产的EDA公司在试图去发力，去捞更多的客户，争取更多的收入和份额，但其实还是蛮难的这件事情，那新进入者想要突破进入到这个行业来，说它最深的壁垒是什么？

[35:32]
[嘉宾]：我觉得应该是算法。为什么是算法呢？是因为整个EDA工具从你比如说我要做100个门的这种设计来说，那它可能是比较简单的算法就能去达到收敛。但是呢，如果我们要做10亿，甚至百亿门的这种规模的电路来说，我现在用到的EDA工具就已经做进了。如果一个小公司从零开始，然后能把自己的这个算法能适配到那么大的规模上，这简直是不可想象的一件事情。它不仅需要把这个最终设计完，还要保证对。哪个举例，我们给的是代码，Verilog。然后呢通过EDA工具它就可以生成，比如说它综合的工具，像新思的那个DC，Design Compiler，那它生成的是一堆的网表。就简称说这个最简单的一个步骤，你如何把一个语言变成一堆电路的网表，这个过程就是极其的复杂。我给大家举个例子啊，就像我们原来综合一个电路，它甚至都不能说直接把一个大芯片整个放进去综合。它都去做拆分，我们叫这种每个变成一个Hard Block。每个Block然后去做综合，然后才去当Top的这种方式。也就是说正常一个EDA工具它是没有办法处理那么多小的这种门。我们里面Macro的这种单元，它必须有非常复杂精妙的这个算法，然后来保证最后实现它的对。记住啊，这才是第一步，保证对的这个环节，也就是把刚才的语言变成电路。那其实它还有第二个因素，就是你怎么样把你这个语言变成一个非常精妙的电路。这个精妙的电路的定义就是你要功耗低，你要面积小，你用的门数少，然后呢你更适合后端的布局布线的产生。这个实际是非常考验能力的。如果对的话，我还可以保证我，我可以做个Formality，就是这种比对，对吧，有这种工具嘛，叫Formal，然后来做比对。但是这个You的这个概念的话，就是涉及到各个的功力了。因为这直接涉及到最终芯片的这个竞争力了。如果我们同样是我写了一个代码，你写了一个代码，大家都同样的代码。如果这个综合工具生成出来的这个网表，到这一步它就比竞争对手要高20%了，那芯片成本直接就上升了20%。所以在这种情况下，如果我是一个新的芯片设计公司来说，我很难冒着风险去采用一些新的EDA厂商生产的工具。特别是你已经有的工具可选的情况下。如果说在这个领域内没有一些工具，就是空白，那你实际是在无可选择的情况下你还是愿意尝试一些新的这种东西的。如果我有的选择的情况下，大部分我要选一个可量产的，别人已经做过的，反馈不错的，或者我之前我自己做过的，反馈不错的，这么一个EDA工具来说，你不想因为在最前面，最开始，相当于整个设计的环节的情况下，来给自己增加很多的难度。对吧，因为整个初始电路规模达到一定程度之后，它的不可控性就越来越大。所以对待整个设计的最初你就要想要一些可控性。那这些可控性从哪来？就是这个工具有没有一些实际量产的一些经验。那从这上了，能选择的就很少，就是几个大厂的那些产品。这样你心里才会有些底，你才会把真正的精力用在你自己的那个电路上，说出了错，你不会去怀疑工具的这个问题的。

[39:21]
[主播]：我想问一个问题，是一个历史性的问题。就是因为现在大家都知道EDA是有三家大的公司，新思、Cadence、西门子，目前新思的份额是最大的。那在历史上也是这样吗？比如说最开始在黄仁勋80年代，他们那会儿还是手画电路图的时候，那个时候没有EDA公司。那最开始这个行业是不是也是有很多玩家，然后慢慢最后通过各种竞争和合并才变成现在这种格局的。就两位可以回顾一下这个变化吗？

[39:52]
[嘉宾]：对，你说的完全没有问题啊，就是最初像Intel他们都是自己来做自己的工具的。因为他们是IDM。他们的工艺啊都是他们自己的，所以它整个工具这个配套都是自己那一套。但自从上个世纪80年代之后，台湾有自己的代工企业产生之后，实际就带来了整个集成电路行业的这个分工的细化。所以就出了一大批的这个无论是IP公司也好、EDA公司也好，然后其他的这个公司其实整个集成电路行业是分的非常非常细的这么一个行业。所以在这个行业内从最初的到现在三家必然就带来了大量的这种收购案例。整个我们来看，其实这三家历史上的收购应该很多的。他们很多的工具原来都不是自己的，最后逐渐就完善形成了从前端到后端的一个全普系。其实直到现在他们应该也再收购一些小的，新家的这种EDA厂商的这个工具，那后来完善他们最终的这个普系。这都是一个非常正常的一个商业形态。

[41:00]
[嘉宾]：对，我们刚才不是有提到嘛，刚好新思7月份完成对安思科技的收购。我之前有在书里面写到，就是说当我们回顾就整个EDA三巨头他们的成名史啊，就是他们也难逃我们半导体这个行业整个并购的魔咒。但也正是因为这些并购，成就了EDA三巨头。我之前有一个统计，大家可能并没有很完整，就截止到2022年，新思科技收购的公司已经有上百家，大概就是全求平均收够三家公司。就可以说新思它要么在收购，要么就是在收购的路上。我觉得EDA整个行业它这个并购的浪潮也不是偶然吧，但是可以说说我们整个EDA它的技术演进，整个EDA的市场那压力，然后还有我们整个生态博弈的一个结果。结合这三点，我觉得也很能代表我们整个行业就找合的一个深层的逻辑吧。那我觉得从我一个EDA工具用户的角度看，我觉得这种整合既给我们带来了一些效率上的提升，那同时呢，我觉得从某一个角度讲，其实我们不希望看到寡头的。这种也可能带来一些供应链风险它的挑战吧。

[42:10]
[主播]：我有一个补充问题，就是刚才两位其实也聊到，就这个东西门槛很高，然后各家都通过各种各样的方式并购也好，然后自己的一些技术演进也好，就是非常高的门槛，也有大量的并购，然后为什么即使是这样，这个行业其实到今天为止，很难说就是它会诞生一个垄断的寡头。想听一下两位的一个观点。

[42:37]
[嘉宾]：就是，我觉得刚才咱说的EDA工具啊，其实我想它是一个EDA工具类，我这个叫个类就可能会更好理解一些。你看我们用的EDA工具，至少有几十个，就一个公司会有几十个。我们去细数啊，那可以带大家数一数，像仿真的这种VS，然后综合的DC，然后做Formal，比对的Formal啊，ICC2啊，就是整个这个链条上会有每个芯片的环节都有一个配套的EDA工具。那芯片环节很多，配套的EDA工具就很多。所以我们就会看到说，为什么啊，护城河这么深，还持续的有EDA工具产生，就是因为有不同，这个EDA这个市场也是非常的细分的。有的那种比如说它只做其中的某一个方向，某个阶段，就我只做仿真，在仿真上某一个特色。那仿真还分数字电路仿真和模拟电路仿真，它俩的仿真就不一样，可能还有射频的仿真。就是虽然都是EDA工具，但是都不是特别一样。那我想啊，就是在通用点数字电路的，就是占比80%的这个领域呢，我觉得这三家已经占的基本上是足够大了，但是可能在那20%的呢，还有一些新的这种机会点的这个产生，也是层出不穷的。这是肯定的，每个行业都是这样。但是刚才说的一个大规模的数字电路的设计的这个过程中，实际是用到一系列的这个EDA工具，从前到后，那这些EDA工具摆上来说，就是每一个环节上需要去积累的点都很多，每个环节的，就像我们今天说中国的芯片行业一样，芯片行业大家说起来就是有的芯片行业突破了，对吧，MCU啊都很多，都是国产的一些业状态。但是对于某些地方来说就比如说GPU啊，这种特别高性能的打算力，做训练的GPU，就这个过缺的状态。它是一个结构性的不平衡。那到EDA工具上其实也是这样。我们看到一些国内的EDA工具厂商做得也不错，对吧，那它其实在某个细分领域内做得不错。整个行业有可能几倍，然后EDA做起来了，开始的一个芯片环境。然后它做起来之后就会去扩展。对吧，就是我理解，这是个内生的嘛。扩展包括收购也好，包括国外的刚才说新思的那个收购也好。就大家都会扩展，最后就形成一个交织的这么一个状态。

[44:04]
[嘉宾]：刚才秋豪老师有提到，就是说为什么没有垄断的巨头？我觉得也有平时玩知乎的习惯，我们有一句梗叫，先问是不是，再问为什么。就是我是觉得整个EDA行业已经算是垄断的巨头了。可能我们说三巨头。三个也不算多吧，就我觉得我们在整个芯片行业，它其实它是一个有点那种赢家通吃的赶脚。你比如说你的高性能CPU，GPU就是三家。那我们比如说在到那个什么NPU，可能就那么几家，其实大概就是一样。我觉得一般就是前三家或者前五家这样能吃到70%到80%的份额。那其实这一块我可以在展开，再补充一下就是我们为什么EDA行业会并购这么多，对吧？一年有这么多并购，或者说三巨头的历史上都有几十上百次的并购。我觉得首先就是Verilog哥刚才提到的，就是说就以芯片设计来讲，我最熟悉的，它可能就几十个环节。一个单一的企业想把这些环节都给吃掉其实很难。那甚至包括你说是三巨头它是有全流程的能力，但是真的说在每一个环节都做得是最好的吗？其实也不是。对吧，我举个例子说，比如说我们在时序前核的时候，我们需要新思的Primetime。那我的电磁仿真我又需要安思科技的工具。另外一个就是说我们的新工艺也会催生新的工具需求。那我去收购一家公司可能比我自己去研发会更快一些。比如说新思2020年收购了摩安公司去补强它的IP核这样子。然后另外一个就是生态协同，像我们一些大的代工厂，台积电也好，Intel也好，或者是GlobalFoundries，或者是三星。那这些代工厂呢，包括我们国内的中芯国际，那他们可能仅认证一些少数的EDA工具。那像Verilog哥提到的可以用盗版，对吧，或者是一些没有认证的工具，那这些其实他们是可以接住流片的。有一些盗版的你是没有办法流片的，这个人家都是一整个绑定的。那比如说我通过新思通过和安思科技的并购结合，那就可以说假如我安思科技曾经在台积电这边拿到了一个什么年度合作伙伴奖，那我在前核上面生产有自己的一些支底，那新思可以借着这个并购，那直接继承我安思科技在整个行业的生态位。大概是这样子。我觉得整个并购来看，它的优势是说可以让一些企业填补它自己的能力缺口吧，就把它从我们芯片到系统到物理层面，这种全链条的能力去打通。这也是说为什么最近新思收购安思科技这个话题这么重磅。举个例子说，当我们完成了从芯片到系统这样全流程的解决方案之后，那我前面芯片设计我就可以用新思的，那我后面的物理层仿真我就可以用安思的，去进行一些机械学，然后热力学，或者电磁学，可以把它们深度的整合起来。这个时候就是说，我们可以实现从芯片设计到封装的一个协同的优化。与此同时我觉得也可能会带来一些抢占市场方面的优势吧。比如说这个收购可以让以后的前段市场规模增加，比如说可以覆盖一些什么芯片啊、汽车啊、航空航天等一些场景。

[48:10]
[嘉宾]：EDA很有趣啊，我觉得它的发展，最初都是在，你看我们现在的三巨头，他们的成立时间都是在80年代。相当于上世纪个人电脑出现，CPU最疯狂的时候。那当然应该也是伴随着当时的个人电脑发展，然后像CPU芯片啊、各种的外设芯片啊，这种发展起来的。那国内的EDA工具它必然是伴随着现在这种有一些新的发展需求所导致的。国内的这个目前看有几家嘛，然后话讲，这些能够有一些客户，它其实EDA我感觉最终是伴随着客户共同成长的一个产业，它不是一个孤立的，说我做个什么东西直接面对消费者，它毕竟是toB的嘛。然后正是，有这么大的一些芯片厂商的存在，所以才有了更多的一些细分的EDA这种给它卖铲子的这种存在。

[49:44]
[主播]：国内的情况，就是我们可以大概讲一讲吗？就国产的这种EDA的情况。比如说两位你们现在会用到一些国产的产品吗？

[49:52]
[嘉宾]：我肯定不会。

[49:53]
[主播]：好，好。

[49:54]
[嘉宾]：我也没有。

[49:56]
[主播]：OK，就大家都还没有。所以现在其实国产的就这个渗透率可能还是比较低的。

[50:00]
[嘉宾]：因为我是外企，就是几十年的外企，所以不太可能用国产的。

[50:04]
[嘉宾]：我们目前我们是在国内的一个芯片企业，目前也没有用到国内的EDA工具。就像我刚才说的你很难说服无论是公司也好还是工程师也好，用一个之前没有用过的工具。这个代价和成本以及这种机会成本是很大的。就是没有人愿意付这个债。因为本来就可以用，你没有必要，就是因为你做的也不是一些特殊的芯片，然后三大EDA工具厂商肯定能满足这些要求。你就没有换的动力，说实话，你这个动力不足。

[50:40]
[主播]：比如说在那个国产GPU上，其实有深腾、有寒武纪，然后也包括摩尔啊、沐羲、壁仞这些公司。就看起来，比如说寒武纪和深腾肯定还是有一定的出货量了。那在EDA的这个领域，就是国产和这个海外的公司，他们的产品的强弱对比的话，如果用GPU来类比，它可能是个什么情况？

[50:59]
[嘉宾]：我感觉就是更细分的领域，比如说有的它能提供这种半导体去的那种，好像还上市了之类的，就这种的，就是每一个我感觉都是有自己的独特的一个点的。它可能有很多啊，但是它那个点是能支撑它发展的。比如说有的像模拟的那些信号提取是啊，又很多的那个特性，因为它的管子不多嘛，一个LDO大约才十几个门。它主要就调那个管子的宽长比。然后在这种情况下它如果多的比竞争对手更优的话，就有很多的机会。比如说在一些射频的领域这个点，提取一些射频的这个模型提取。我觉得像每一家是因为我现在做的是数字电路，所以没有用到。那如果我做刚才说的射频或者模拟电路的话，那我可能因为已经用得很多了嘛，那我可能就用像国内的这些EDA厂商。所以我认为是因为行业不同导致的。

[51:58]
[主播]：哦，那我了解了。就总结下的话就可能在，比如说模拟芯片可能会用得多一点，然后数字芯片尤其是比较主流的大芯片，可能就是刚刚才我们说的那个话题，就是最主流的那些EDA厂商，他们的竞争力是在于系统级的优化能力，而不是一些单点的能力。但是在一些单点上做得不错的中国公司，其实他们自己也是可以生存的，然后他们可以以这个起点来慢慢地发展。

[52:22]
[嘉宾]：对对对，他们也可以以这个基点就可以说立于不败之地，因为有一定的客户群了嘛。然后在它这个技术上也可以通过研发、并购一些手段，然后来慢慢地壮大。

[52:33]
[主播]：对，然后接下来话题可能我们想再继续去关注一下，最近比较热的AI。这是大家现在在说，包括我们刚才也提到，大模型又火，芯片又复杂，对吧，然后具体EDA在这场复杂度的通胀，如果把它称之为通胀的话，EDA在那里会扮演一个什么样的角色？

[52:55]
[嘉宾]：芯片复杂，目前看到的就是整个芯片面积的增加。现在整个AI的算力芯片的话，像每个大概都在600到700平方。芯片越大对于这个影响迭代就越慢。本质上，EDA工具呢，就是要在这芯片的这个过程中怎么能够加速这个迭代。我想这是非常重要的一个挑战吧，我觉得应该是个挑战。因为对所有人无论是设计来说是挑战，对生产制造来说也是挑战，比如说台积电的良率大家都知道，大芯片的良率很小，会很低嘛。然后同样对EDA工具设计来说，整个大芯片来说，它也是非常艰难的一件事情。我个人认为，因为我自己做芯片，芯片规模稍微一大，整个迭代的周期就下来了。整个时间就会延长，那时间延长，整个芯片上市周期就会变长。那上市周期变长，整个商业闭环的这个周期也会变长。整个投资回报的就会变长。我们芯片少说投资几千万到一个亿，多说十个亿，就是高置成。如果晚一天上市，一天的很遗憾的利息也不少。大家其实从这个角度就能理解到为什么大芯片这个迭代慢对于它是一个非常大的不利的因素，也可以说是一个非常大的挑战。

[54:16]
[主播]：那两位可以讲一下就是你们最近体验到什么EDA的新功能，它是在解决这个问题了吗？应对这种AI芯片的新的设计挑战呢？

[54:24]
[嘉宾]：我个人没有，我遇到的新功能都是在加一些新的AI Feature。就是加强自动化的特性，然后能加速我整个的那个验证过程的。

[54:33]
[嘉宾]：我倒没有直接做AI芯片设计这一块，但是我我体验过一些EDA工具它AI加持的一些功能。

[54:40]
[主播]：就是EDA工具自己用AI变得更好了，对吧？

[54:44]
[嘉宾]：对，EDA就是比如说新思他们会在EDA工具里面加一些AI的功能。我举个例子就是说，它这个影响到底有多大。那举两个例子吧，一个是说我们在芯片设计中有很多跨时钟域的问题。那跨时钟域的问题可能又上百万条。那以前我们想要解决的话，可能要花两周甚至一个月。那当我们用AI去加持，去帮助我们分析的话，这个时间可以大幅缩短，可能在两天到三天内就能完成。那这是第一个例子。然后第二个例子是说，大家可能稍微有点久远了，我之前在书里面有写到说，当时是一个团队，他们是用在后端布局布线的，那可能说他们这个AI做的布局布线，只花了六个小时就能达到一个业内专家水平，就是10到15年工作经验的这样一个专家，的两到三周的时间能达到的水平。可以看到这一个对比的话，其实AI工具可以大大缩短我们芯片设计的周期。

[55:44]
[主播]：那岂不是有些专家工作有可能会被替代吗？还是说专家变得更轻松了？就大家会说AI会冲击程序员的工作吗？那它会对比，比如说这个芯片设计的一些相关的工程师，它有可能会影响大家的工作吗？还是说这个太难了？

[56:01]
[嘉宾]：我觉得，就是掌握这些AI方法的肯定能让你的整个工作能够提升很高的效率吧。但是经验丰富的专家是不太容易替代的。能替代的可能就是经验没那么多的那种工程师。刚才温哥讲的那个例子是谷歌应该是发的一篇论文，然后他们是通过AI的布局布线，然后实现了整个电路上自动的那种布局布线，然后能达到经验丰富十几年，几十年，几十年的那个专家，然后给他布局布线。那他打苹果出来的，那他同样也是通过的。经验十几年的专家，然后给他布局布线。大家然后来达到了这种要求，对吧？

[56:44]
[嘉宾]：所以在芯片设计领域，核心的问题就在于说还是那个，就是你的投资太大了。就他已经花了一亿了，那个专家的那100万，就省这个没用。所以更大的方面是释放了很多这种专家的精力，可能有一些那种通用的就可以让AI去完成。但是核心的，比如说怎么收敛这些部分，就是我们起码有自己公司的专家，也会请一些外部专家。当然都是给一些专家费的。都是希望大家一起来挑BUG的这个部分。所以，我觉得专家肯定是不会在芯片设计行业被取代的。但是如果能从掌握工具的人变成掌握AI工具的人，做这个转，变的话，其实整个行业的效率是会提升的。其实就是整个的知识体系是不变的，但是知识体系对应的工具你可能是原来直接对EDA工具，现在是直接对EDA工具里面的AI工具，但本质上还是用用工具。对对，只不过有一个更听话的工具而已。我这么认为的。

[57:49]
[主播]：当AI来了之后，就是你们觉得它比较利于已经存在的比较大的公司，比如说像新思、Cadence、西门子这些来增长它的优势，还是说可能会有些新的EDA初创公司有机会冒出来啊。这个你们有观察到一些什么行业变化吗？

[58:04]
[嘉宾]：比如说一个大模型，我们训练大模型，我们现在你可以试一下，有DeepMind它生成一个代码。实际是非常的差的。比如说我们现在大模型能生成Python，生成那些东西都很好，然后一点就能运行。当然也有的需要改改，但是它生成Verilog语言，也就是芯片设计语言是很差的。整个行业内都是会反馈这个情况的。所以呢，如果要面向生成芯片设计代码的这种大模型的话，必须要进行后训练。也就是说通过把更丰富的Verilog的这种语库放进去。当然还有SystemVerilog，可能还有这个SV这些东西，UVM都放进去，然后才去做后训练，这样会好一些。那我们可以看到整个业界谁有这种语料最多呢？我们可以看一下就是那些原来能提供EDA工具的这些提供IP的这些公司的语料是讲最多的。当然英伟达它自己GPU的语料会比较多，对不对，但是它不会开放出来嘛，它是一个闭源的这种。肯定自己做的这种模型。唯一能开放的就是原来提供IP供应商的这种语料会比较多。

[59:20]
[主播]：那就是ARM吗？之类的吗？

[59:22]
[嘉宾]：对，ARM会有的，有时，像新思和ARM，还有Cadence，他们，在IP这个市场上也是非常强的一部分的玩家。所以他们有这些语料，本身就在这个研发上优先机，并且这些东西特别容易集成在它的那个EDA工具上。你原来就用它的工具，现在它又打了一个补丁，给个Feature，这回事。国内也有一些公司在做，但做的时候我跟几个聊过，就大家唯一头疼的就是没有语料库。这个问题就很难解决。因为Verilog语料实际上是整个各个公司的这种核心知识产权嘛，实际都不会公布出来。能做出来的那些，比如说有一些开源的那些东西，其实离商业化，我理解，都有一点点的距离。当然都生产不起了。

[1:00:05]
[主播]：其实按照EDA行业的发展惯例的话，那新思这种大的公司，它也有可能会收一个这个方向的创业公司。

[1:01:12]
[嘉宾]：有可能，对。因为这样的话就能快速的补齐类似的那种部分。比如说我要写个模块，我直接告诉那个工具，然后要生成个什么模块，可能它写80%。这实际上也省了80%的力了，对吧？就以前有啥的价值了，其实你目前整个AI的EDA来说，其实整个AI还是处于单点优化的这个过程比较多。但是为什么说真正的巨头，它们的护城河在哪里？它们的护城河在整个SOC级别的系统的优化能力。就是说我怎样能在一个特定的面积，对吧，然后各种要求下，能让这个芯片的面积，然后它的功耗更小，它的性能更强。其实这个是它的能力。当然所有大公司这些东西，它的能力是不会对外的。那包括说EDA公司，那我作为一家公司，我世界顶级的巨头，我和你EDA公司合作，我所有的代码也许是部分是对你可见的，但是我给你的时候，我一定要签一个保密协议。我给你的这个代码你不能把它用于其他的目的，只能说我们两个知道。你不能把它作为大模型做训练的语料，对吧？

[1:02:23]
[主播]：嗯。

[1:02:24]
[嘉宾]：就是大家从我的角度来讲，目前AI在我们芯片设计里面单点优化能力是很强的，但是它不具备我们国际顶级的公司这种SOC级别的优化能力，所以说相比较用外界的AI来协助自己，其实现在很多芯片设计工程师，说实话，你懂点AI的知识或者你不会用AI工具，你不会开发AI，你不会这些东西我觉得可能都不能成为一个优秀的芯片设计工程师。其实很多公司在做自己的AI。

[1:02:53]
[主播]：那我们也想把那个话题向更多的下游应用行业去延展，大家多知道就是芯片其实是面向非常非常广的只要涉及到跟数字相关的行业，那其实对于不同的行业，比如说手机、云计算，然后比如说汽车，对于不同的电子的下游的赛道，其实对于芯片的要求不一样。那么再往上去，这些不同行业对EDA它各自提出的考题会有哪些方面的差异？我想请两位介绍一下。

[1:03:28]
[嘉宾]：对，不同行业对EDA的要求其实不一样。包括刚才提到手机啊、汽车电子啊或者云计算。我用手机它特性是啥呢？就是说它是一个非常在乎PPA的一个产品，就PPA就是我们所说的性能功耗和面积，对吧。对，比如说我们旗舰手机，我们的SOC手机，手机我要考虑它的饱和程度，我要考虑它的体积的大小，是不是符合用户的手的握持习惯，所以说旗舰手机它的SOC芯片一般需要比如说在多少多少平方毫米内，我要集成什么，集成CPU，集成GPU，集成ISP，那同时要满足我的功耗要求，对吧，我的手机耗电不能太快。这可能是手机芯片更在乎的，那我就对EDA提出了挑战就是说要能保证我的芯片，芯片整个最终的产品在一定的规则范围内。那我觉得可能对于EDA来讲，比如说新思的Fusion Compiler，它可以实现一些模块级的功耗分区，那也可以做一些动态的调压调节，那这样的话可以实现更好的功耗控制。所以说就是能否在更小的面积内炸出更多性能，那这个EDA可能是一个胜负手吧。然后对于云计算来讲呢，云计算其实它是一个高算力需求的场景，对吧？那现在很多AI训练的芯片的晶体管已经达到了上千亿。那这种情况下呢，就是还是我之前讲的这个例子就是说我们传统的布局布线工具，它的运行时间会达到很长很长。那如果万一比如说我们的时钟数是有一些偏差的话，也会导致我们多核同步的时候是失效。那这个时候其实会影响我们算力的利用率的。那对于EDA来讲就是说如何能把比如说我们10亿、百亿、千亿级的芯片不限，那拆解成一些子任务，那能让这个芯片的加速效率越快，那这个可能是EDA能在里面能帮助的。那对于汽车电子的话，我觉得最在乎的是安全吧，可靠性。因为我们买一辆车可能不像手机，手机就用三年，四年就换了。那汽车可能10年、15年甚至20年，对吧，比如说我要保证我的那个车规的芯片，它可能是一个比如说0下30度到甚至70、80度这样一个芯片处理这样的一个范围，那我们要保证它的老化效应要和我们的建模不差要非常非常小，对吧？那另外一个就是说需要我们的单点故障率要非常非常低，要通过某些国际的认证。那这样的话可以保证我们驾驶的时候更安全。那据我所知，EDA它是他有一些解题方案的，就比如说新思的EDA它可以提前注入一些故障检测，那加速我们这个芯片的验证流程。那另外的话我觉得之前的安思科技，他们ASIC仿真到封装到这些热耦合，可以就是说提前暴露一些可能的热点。那这样的话也这样的仿真模型可以提前就是暴露实际应用的一些问题吧，那我觉得其实在不同场景我觉得对EDA的挑战是不一样的。当然我从我刚才讲的来看，其实EDA也是有一些应对方案的。

[1:06:33]
[嘉宾]：嗯。

[1:06:34]
[嘉宾]：温哥有补充吗？

[1:06:35]
[嘉宾]：我再补充一点，就是对于每个芯片来说都有共同性嘛，就刚才那个温哥讲的PPA的那一部分。但是对于手机芯片来说，首先它有超级功耗的要求，这个的确是跟其他不太一样的。它除了做时钟的门控之外，它还要做这个Powergate，就是整个电源域的划分。那实际上手机芯片是整个，就是我们讲的所有的芯片大类啊，里面电源域划分最复杂的这个芯片。它没有之一啊，它就是最复杂的。它里面可能划分到不同的电源域，比如说它屏幕关掉的时候，里面很多的模块都已经全都关掉了，可能就留一个最小的小核在工作。去的大核都关掉了。在这么复杂的电源域划分的这种情况下，整个手机芯片要有很的这种低功耗划分的这个导入。除了这个电源域划分之外，包括动态电压调节，这些特性也是在芯片后端，芯片设计过程中，我觉得是非常具有挑战的一个事情吧。

[1:07:46]
[嘉宾]：EDA其实也帮我们，就芯片设计工程师也分担了很多事情。就刚才讲到的功耗，其实我写一个功能，比如说写个计数器，我可能写了不同的代码，用不同的方式去实现，但EDA工具它会帮我选一个最优的方案。比如说我希望它功耗最少，那它会最终形成一个综合之后映射的物理网表，形成一个最优的一个Solution，或者解决方案也好，就是说可能它可以在有时候也会释放我们工程师的一些脑力。就这些繁琐是交给它去想，我只要整住时间我的功能就可以了。

[1:08:18]
[主播]：嗯，就其实我们刚刚在举例子的时候其实也聊过很多次新思，那它确实是目前EDA最头部的公司，然后今年刚好是新思在中国30周年。对于一个跨国的超大公司，它在中国已经深耕了很长的时间，那它会在今年的9月，按照惯例，每年他们都会举办一场开发者的大会，就是我想听听看你们对于，一开始接触到EDA，包括去参加这样的一些行业活动，会有什么样的一些体感。就具体作为更外部的人来说，大家可能，比如说对苹果的WWDC会有一些体感的，但是对于EDA来说可能普通人不会有那么强的感知，所以想听你们可以简单的延展一下。

[1:09:12]
[嘉宾]：我不得不说每次技术会是我最期待的环节嘛。就是我是比较乐意去参与各种类似于新思这种开发者大会的。就是那我每一次不仅关注我自己的领域，就是说或者不关于我工作方面所在的技术呢，它应该去学习使用AI，然后制造AI，开发AI，它应该去学习这些，它应该把自己的精力、精力放在更高的Level去看待这些事情。其实在很多外人看来，比如说芯片设计是像很高深的工作，还有创新像怎么样，但其实就我的感受来看，不知道Verilog哥怎么样，我觉得70%的工作还是很枯燥的。除了来一点就是高级一点的半砖人。对做EDA也好，对做芯片设计也好，其实我觉得快速学习的能力，可以说是未来必备的一个生存法则吧。我举个例子说，刚才有提到说像新思这样，它也会给学校提供一些教育的优惠或者免费的使用，或者有学生在学习，在学校里面学习EDA。那其实这个EDA它是业界最先进的吗？可能不是，或者说也根本用不到。那很有可能这些自动化课程啊，它们用的软件是之后的。对，所以这个时候，当你从学校进入到业界，你必须有一个快速学习的能力。你需要学会社计方法学，你可以从一些祖传包浆的那些设计的脚本，你要学到最新的语言，比如说我可以从Perl到Python，可能用Python。所以说快速学习力可以让我们工程师驾驭比自己更聪明的工具。那这个时候我们可能以前我们是一个知识存储，我们学了很多东西，那我们可以把它变成一个知识路由器，我们去连接各种信息，然后构建一个动态的知识网，或者是搭建我们自己的知识库。那我们也可以从一个工具的使用者变为一个AI的训练师，对吧，我们去理解算法的本质，我们去引导工具的进化。我们可以把这些经验沉淀下来，然后反过来去反哺行业的生态。我记得之前看新思的CEO他有讲过一句话，他说未来是属于学习敏捷性的工程师。我觉得这一点我非常同意。那这个其实有点和Verilog哥讲的好奇心是有点类似的。你学习敏捷性的，然后你可以用你的好奇心去打破一些技术壁垒，对吧？然后在你职业生涯去开辟一些确定的路径或者是做一些创新。所以我觉得这是我们芯片啊，或者说EDA人最帅的姿态吧。就我记得我在高中的时候，我们语文老师就骂我们，说什么，哎呀，你们这些人一个个的就不是你们留个杀马特的发型，你染个黄毛，你整个纹身跟人家去打仗。你要把数学给我学好了，你把物理给我学好了，你写了一手好文章，我觉得这个才是真的帅。回到我们EDA工程师也好，芯片工程师也好，你去拥有好奇心，敢于去拥抱新的技术，拥有快速学习能力，能快速掌握最前沿的技术，这才是我们最最需要的一个生存技能吧。

[1:09:22]
[主播]：今天其实关于EDA也聊到了方方面面，不管是像大多数人普通人去解释EDA到底扮演什么角色，它为什么重要，它的门槛在哪里。我们也看到了头部的这些公司怎么样去成长起来，然后以及在今天AI算力爆发的情况下，它扮演什么角色，给工程师带来哪些的帮助。我们今天晚点聊也非常荣幸，非常开心能够与两位非常资深的从业者进行这样一场深入的对话。我觉得我自己包括可能听众朋友们也会从中收获很多。我们跟听众朋友们说一声再见。

[1:10:05]
[嘉宾]：嗯，好的，各位拜拜。

[1:10:07]
[嘉宾]：拜拜。

[1:10:07]
[嘉宾]：嗯，好，谢谢，拜拜。

[1:10:09]
[嘉宾]：各位拜拜。
[音乐]
[主播]：本期节目就到这里，感谢收听。如果你对今天聊的话题有观察，好奇或疑问，欢迎在评论区分享想法，这也会成为我们节目的一部分，让整个讨论更完整。你也可以把我们的节目分享给对这个话题感兴趣的朋友。欢迎推荐更多你想听的主题和嘉宾。你可以从喜马拉雅，苹果Podcast等渠道关注晚点聊Late Talk。也欢迎关注我们的公众号晚点Late Post。下期再见。
[音乐]