Group,Bump/Pin Name,Customer Name,Ball ID,Bump center_x,Bump center_y,Ball center_x,Ball center_y,IO_tile_pin,IO_tile_pin_x,IO_tile_pin_y,IO_tile_pin_z,EFPGA_PIN,Fullchip_NAME,MODE_BP_DIR_A_TX,MODE_BP_SDR_A_TX,MODE_BP_DDR_A_TX,MODE_RATE_3_A_TX,MODE_RATE_4_A_TX,MODE_RATE_5_A_TX,MODE_RATE_6_A_TX,MODE_RATE_7_A_TX,MODE_RATE_8_A_TX,MODE_RATE_9_A_TX,MODE_RATE_10_A_TX,MODE_BP_DIR_B_TX,MODE_BP_SDR_B_TX,MODE_BP_DDR_B_TX,MODE_RATE_3_B_TX,MODE_RATE_4_B_TX,MODE_RATE_5_B_TX,MODE_BP_DIR_A_RX,MODE_BP_SDR_A_RX,MODE_BP_DDR_A_RX,MODE_RATE_3_A_RX,MODE_RATE_4_A_RX,MODE_RATE_5_A_RX,MODE_RATE_6_A_RX,MODE_RATE_7_A_RX,MODE_RATE_8_A_RX,MODE_RATE_9_A_RX,MODE_RATE_10_A_RX,MODE_BP_DIR_B_RX,MODE_BP_SDR_B_RX,MODE_BP_DDR_B_RX,MODE_RATE_3_B_RX,MODE_RATE_4_B_RX,MODE_RATE_5_B_RX,MODE_MIPI,MODE_GPIO,MODE_UART0,MODE_UART1,MODE_I2C,MODE_SPI0,MODE_PWM,MODE_DDR,MODE_USB,MODE_ETH,Ref clock,BANK,ALT Function,Debug Mode,Scan Mode,Mbist Mode,Type,Direction,Voltage,Power Pad,Discription,Voltage2,Remark,Identifier,Customer Internal Name,Main Function,IS_FPGA_GPIO
System,RST_N,BOOT_RST_N,A2,5760,6193,18000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Chip Reset,1.8V-3.3V,,RST_N,BOOT_RST_N,Chip Reset,N
System,XIN,BOOT_CLK,B1,5890,6193,19000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Crystal Clock,1.8V-3.3V,,CLK,BOOT_CLK,Crystal Clock,N
System,TESTMODE,GND,C1,6020,6193,20000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Testmode pin,1.8V-3.3V,,GND,GND,Testmode pin,N
System,Bootm0,BOOT_M_0,B3,6150,6193,21000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Boot mode pin,1.8V-3.3V,,M,BOOT_M_0,Boot mode pin,N
System,Bootm1,BOOT_M_1,B4,6280,6193,22000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Boot mode pin,1.8V-3.3V,,M,BOOT_M_1,Boot mode pin,N
System,Bootm2,BOOT_M_2,C2,5825,6080.4,23000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Boot mode pin,,,M,BOOT_M_2,Boot mode pin,N
System,CLKSEL_0,BOOT_CLKSEL_0,B2,5955,6080.4,24000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,CLKSEL pin,,,CLKSEL,BOOT_CLKSEL_0,Clock select pin,N
System,CLKSEL_1,BOOT_CLKSEL_1,A3,6085,6080.4,25000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,CLKSEL pin,1.8V-3.3V,,CLKSEL,BOOT_CLKSEL_1,Clock select pin,N
JTAG,JTAG_TDI,BOOT_JTAG_TDI,B6,6215,6080.4,26000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,JTAG Data Input,1.8V-3.3V,,JTAG_TDI,BOOT_JTAG_TDI,JTAG Data Input,N
JTAG,JTAG_TDO,BOOT_JTAG_TDO,A6,6345,6080.4,27000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Output,1.8/2.5/3.3V,N,JTAG Data Output,1.8V-3.3V,,JTAG_TDO,BOOT_JTAG_TDO,JTAG Data Output,N
JTAG,JTAG_TMS,BOOT_JTAG_TMS,B5,5760,5967.8,18000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,JTAG TMS Bit,1.8V-3.3V,,JTAG_TMS,BOOT_JTAG_TMS,JTAG TMS Bit,N
JTAG,JTAG_TCK,BOOT_JTAG_TCK,B7,5890,5967.8,19000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,JTAG Clock,1.8V-3.3V,,JTAG_TCK,BOOT_JTAG_TCK,JTAG Clock,N
JTAG,JTAG_TRSTN,BOOT_JTAG_TRSTN,A5,6020,5967.8,20000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,JTAG Reset,1.8V-3.3V,,JTAG_TRSTN,BOOT_JTAG_TRSTN,JTAG Reset,N
GPIO,GPIO_A_0,SOC_GPIO0_0,D5,6150,5967.8,21000,21000,FPGA_49_44_24,49,44,24,F2A_6648,fpga_pad_i[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_DONE,CONFIG_DONE,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO0,SOC_GPIO0_O,SoC GPIO[0],Y
GPIO,GPIO_A_1,SOC_GPIO1_1,C3,6280,5967.8,22000,21000,FPGA_49_44_25,49,44,25,F2A_6649,fpga_pad_i[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_ERROR,CONFIG_ERROR,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO1,SOC_GPIO1_O,SoC GPIO[1],Y
GPIO,GPIO_A_2,SOC_GPIO2_2,D6,5825,5855.2,23000,21000,FPGA_49_44_26,49,44,26,F2A_6650,fpga_pad_i[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO2,SOC_GPIO2_O,SoC GPIO[2],Y
GPIO,GPIO_A_3,SOC_GPIO3_3,C5,5955,5855.2,24000,21000,FPGA_49_44_27,49,44,27,F2A_6651,fpga_pad_i[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO3,SOC_GPIO3_O,SoC GPIO[3],Y
GPIO,GPIO_A_4,SOC_GPIO4_4,C4,6085,5855.2,25000,21000,FPGA_49_44_28,49,44,28,F2A_6652,fpga_pad_i[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_clk_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO4,SOC_GPIO4_O,SoC GPIO[4],Y
GPIO,GPIO_A_5,SOC_GPIO5_5,C7,6215,5855.2,26000,21000,FPGA_49_44_29,49,44,29,F2A_6653,fpga_pad_i[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_data_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO5,SOC_GPIO5_O,SoC GPIO[5],Y
GPIO,GPIO_A_6,SOC_GPIO6_CONFIG_DONE_6,D8,6345,5855.2,27000,21000,FPGA_49_44_30,49,44,30,F2A_6654,fpga_pad_i[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_cmd_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO6_CONFIG_DONE,SOC_GPIO6_O,SoC GPIO[6],Y
GPIO,GPIO_A_7,SOC_GPIO7_CONFIG_ERROR_7,C6,5760,5742.6,18000,22000,FPGA_49_44_31,49,44,31,F2A_6655,fpga_pad_i[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_clk_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO7_CONFIG_ERROR,SOC_GPIO7_O,SoC GPIO[7],Y
GPIO,GPIO_A_8,GPIO_A_8,,6085,5404.8,25000,23000,FPGA_49_44_32,49,44,32,F2A_6656,fpga_pad_i[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_data_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ2,SOC_GPIO16_O,SPI_DQ2,Y
GPIO,GPIO_A_9,GPIO_A_9,,6215,5404.8,26000,23000,FPGA_49_44_33,49,44,33,F2A_6657,fpga_pad_i[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,Y,,,,,,sys_clk,,,dbg_fcb_icb_rst_n,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ3,SOC_GPIO17_O,SPI_DQ3,Y
GPIO,GPIO_A_10,GPIO_A_10,,6345,5404.8,27000,23000,FPGA_49_44_34,49,44,34,F2A_6658,fpga_pad_i[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_0,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO11,SOC_GPIO18_O,SoC GPIO[11],Y
GPIO,GPIO_A_11,GPIO_A_11,,5760,5292.2,18000,24000,FPGA_49_44_35,49,44,35,F2A_6659,fpga_pad_i[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_1,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,I2C_SDA,SOC_GPIO19_O,I2C_SDA,Y
GPIO,GPIO_A_12,GPIO_A_12,,5890,5292.2,19000,24000,FPGA_49_44_36,49,44,36,F2A_6660,fpga_pad_i[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_2,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO12,SOC_GPIO20_O,SoC GPIO[12] (SW0),Y
GPIO,GPIO_A_13,GPIO_A_13,,6020,5292.2,20000,24000,FPGA_49_44_37,49,44,37,F2A_6661,fpga_pad_i[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_3,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO13,SOC_GPIO21_O,SoC GPIO[13] (SW1),Y
GPIO,GPIO_A_14,GPIO_A_14,,6150,5292.2,21000,24000,FPGA_49_44_38,49,44,38,F2A_6662,fpga_pad_i[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,UART0_CTS,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO14,SOC_GPIO22_O,SoC GPIO[14] (SW2),Y
GPIO,GPIO_A_15,GPIO_A_15,,6280,5292.2,22000,24000,FPGA_49_44_39,49,44,39,F2A_6663,fpga_pad_i[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,UART0_RTS,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO15,SOC_GPIO23_O,SoC GPIO[15] (SW3),Y
GPIO,GPIO_A_0,SOC_GPIO0_0,D5,6150,5967.8,21000,21000,FPGA_51_44_24,51,44,24,F2A_6792,fpga_pad_oen[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_DONE,CONFIG_DONE,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO0,SOC_GPIO0_O,SoC GPIO[0],Y
GPIO,GPIO_A_1,SOC_GPIO1_1,C3,6280,5967.8,22000,21000,FPGA_51_44_25,51,44,25,F2A_6793,fpga_pad_oen[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_ERROR,CONFIG_ERROR,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO1,SOC_GPIO1_O,SoC GPIO[1],Y
GPIO,GPIO_A_2,SOC_GPIO2_2,D6,5825,5855.2,23000,21000,FPGA_51_44_26,51,44,26,F2A_6794,fpga_pad_oen[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO2,SOC_GPIO2_O,SoC GPIO[2],Y
GPIO,GPIO_A_3,SOC_GPIO3_3,C5,5955,5855.2,24000,21000,FPGA_51_44_27,51,44,27,F2A_6795,fpga_pad_oen[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO3,SOC_GPIO3_O,SoC GPIO[3],Y
GPIO,GPIO_A_4,SOC_GPIO4_4,C4,6085,5855.2,25000,21000,FPGA_51_44_28,51,44,28,F2A_6796,fpga_pad_oen[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_clk_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO4,SOC_GPIO4_O,SoC GPIO[4],Y
GPIO,GPIO_A_5,SOC_GPIO5_5,C7,6215,5855.2,26000,21000,FPGA_51_44_29,51,44,29,F2A_6797,fpga_pad_oen[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_data_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO5,SOC_GPIO5_O,SoC GPIO[5],Y
GPIO,GPIO_A_6,SOC_GPIO6_CONFIG_DONE_6,D8,6345,5855.2,27000,21000,FPGA_51_44_30,51,44,30,F2A_6798,fpga_pad_oen[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_cmd_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO6_CONFIG_DONE,SOC_GPIO6_O,SoC GPIO[6],Y
GPIO,GPIO_A_7,SOC_GPIO7_CONFIG_ERROR_7,C6,5760,5742.6,18000,22000,FPGA_51_44_31,51,44,31,F2A_6799,fpga_pad_oen[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_clk_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO7_CONFIG_ERROR,SOC_GPIO7_O,SoC GPIO[7],Y
GPIO,GPIO_A_8,GPIO_A_8,,6085,5404.8,25000,23000,FPGA_51_44_32,51,44,32,F2A_6800,fpga_pad_oen[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_data_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ2,SOC_GPIO16_O,SPI_DQ2,Y
GPIO,GPIO_A_9,GPIO_A_9,,6215,5404.8,26000,23000,FPGA_51_44_33,51,44,33,F2A_6801,fpga_pad_oen[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,Y,,,,,,sys_clk,,,dbg_fcb_icb_rst_n,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ3,SOC_GPIO17_O,SPI_DQ3,Y
GPIO,GPIO_A_10,GPIO_A_10,,6345,5404.8,27000,23000,FPGA_51_44_34,51,44,34,F2A_6802,fpga_pad_oen[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_0,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO11,SOC_GPIO18_O,SoC GPIO[11],Y
GPIO,GPIO_A_11,GPIO_A_11,,5760,5292.2,18000,24000,FPGA_51_44_35,51,44,35,F2A_6803,fpga_pad_oen[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_1,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,I2C_SDA,SOC_GPIO19_O,I2C_SDA,Y
GPIO,GPIO_A_12,GPIO_A_12,,5890,5292.2,19000,24000,FPGA_51_44_36,51,44,36,F2A_6804,fpga_pad_oen[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_2,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO12,SOC_GPIO20_O,SoC GPIO[12] (SW0),Y
GPIO,GPIO_A_13,GPIO_A_13,,6020,5292.2,20000,24000,FPGA_51_44_37,51,44,37,F2A_6805,fpga_pad_oen[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_3,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO13,SOC_GPIO21_O,SoC GPIO[13] (SW1),Y
GPIO,GPIO_A_14,GPIO_A_14,,6150,5292.2,21000,24000,FPGA_51_44_38,51,44,38,F2A_6806,fpga_pad_oen[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,UART0_CTS,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO14,SOC_GPIO22_O,SoC GPIO[14] (SW2),Y
GPIO,GPIO_A_15,GPIO_A_15,,6280,5292.2,22000,24000,FPGA_51_44_39,51,44,39,F2A_6807,fpga_pad_oen[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,UART0_RTS,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO15,SOC_GPIO23_O,SoC GPIO[15] (SW3),Y
GPIO,GPIO_A_0,SOC_GPIO0_0,D5,6150,5967.8,21000,21000,FPGA_48_44_0,48,44,0,A2F_6552,fpga_pad_c[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_DONE,CONFIG_DONE,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO0,SOC_GPIO0_O,SoC GPIO[0],Y
GPIO,GPIO_A_1,SOC_GPIO1_1,C3,6280,5967.8,22000,21000,FPGA_48_44_1,48,44,1,A2F_6553,fpga_pad_c[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_ERROR,CONFIG_ERROR,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO1,SOC_GPIO1_O,SoC GPIO[1],Y
GPIO,GPIO_A_2,SOC_GPIO2_2,D6,5825,5855.2,23000,21000,FPGA_48_44_2,48,44,2,A2F_6554,fpga_pad_c[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO2,SOC_GPIO2_O,SoC GPIO[2],Y
GPIO,GPIO_A_3,SOC_GPIO3_3,C5,5955,5855.2,24000,21000,FPGA_48_44_3,48,44,3,A2F_6555,fpga_pad_c[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO3,SOC_GPIO3_O,SoC GPIO[3],Y
GPIO,GPIO_A_4,SOC_GPIO4_4,C4,6085,5855.2,25000,21000,FPGA_48_44_4,48,44,4,A2F_6556,fpga_pad_c[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_clk_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO4,SOC_GPIO4_O,SoC GPIO[4],Y
GPIO,GPIO_A_5,SOC_GPIO5_5,C7,6215,5855.2,26000,21000,FPGA_48_44_5,48,44,5,A2F_6557,fpga_pad_c[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_data_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO5,SOC_GPIO5_O,SoC GPIO[5],Y
GPIO,GPIO_A_6,SOC_GPIO6_CONFIG_DONE_6,D8,6345,5855.2,27000,21000,FPGA_48_44_6,48,44,6,A2F_6558,fpga_pad_c[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_cmd_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO6_CONFIG_DONE,SOC_GPIO6_O,SoC GPIO[6],Y
GPIO,GPIO_A_7,SOC_GPIO7_CONFIG_ERROR_7,C6,5760,5742.6,18000,22000,FPGA_48_44_7,48,44,7,A2F_6559,fpga_pad_c[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_clk_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO7_CONFIG_ERROR,SOC_GPIO7_O,SoC GPIO[7],Y
GPIO,GPIO_A_8,GPIO_A_8,,6085,5404.8,25000,23000,FPGA_48_44_8,48,44,8,A2F_6560,fpga_pad_c[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_data_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ2,SOC_GPIO16_O,SPI_DQ2,Y
GPIO,GPIO_A_9,GPIO_A_9,,6215,5404.8,26000,23000,FPGA_48_44_9,48,44,9,A2F_6561,fpga_pad_c[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,Y,,,,,,sys_clk,,,dbg_fcb_icb_rst_n,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ3,SOC_GPIO17_O,SPI_DQ3,Y
GPIO,GPIO_A_10,GPIO_A_10,,6345,5404.8,27000,23000,FPGA_48_44_10,48,44,10,A2F_6562,fpga_pad_c[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_0,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO11,SOC_GPIO18_O,SoC GPIO[11],Y
GPIO,GPIO_A_11,GPIO_A_11,,5760,5292.2,18000,24000,FPGA_48_44_11,48,44,11,A2F_6563,fpga_pad_c[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_1,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,I2C_SDA,SOC_GPIO19_O,I2C_SDA,Y
GPIO,GPIO_A_12,GPIO_A_12,,5890,5292.2,19000,24000,FPGA_51_44_0,51,44,0,A2F_6768,fpga_pad_c[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_2,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO12,SOC_GPIO20_O,SoC GPIO[12] (SW0),Y
GPIO,GPIO_A_13,GPIO_A_13,,6020,5292.2,20000,24000,FPGA_51_44_1,51,44,1,A2F_6769,fpga_pad_c[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_3,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO13,SOC_GPIO21_O,SoC GPIO[13] (SW1),Y
GPIO,GPIO_A_14,GPIO_A_14,,6150,5292.2,21000,24000,FPGA_51_44_2,51,44,2,A2F_6770,fpga_pad_c[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,UART0_CTS,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO14,SOC_GPIO22_O,SoC GPIO[14] (SW2),Y
GPIO,GPIO_A_15,GPIO_A_15,,6280,5292.2,22000,24000,FPGA_51_44_3,51,44,3,A2F_6771,fpga_pad_c[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,UART0_RTS,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO15,SOC_GPIO23_O,SoC GPIO[15] (SW3),Y
I2C CLK,I2C_SCL,BOOT_I2C_SCL,A8,6345,4504,27000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,,,,0,BOOT_I2C_SCL,,N
SPI CLK,SPI_SCLK,BOOT_SPI_SCLK,B8,5760,4504,17000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,,,,0,BOOT_SPI_SCLK,,N
GPT,GPT_RTC,BOOT_GPT_RTC,C8,5890,4504,16000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,GPT real time clock,,,0,BOOT_GPT_RTC,,N
CPU_IRQ,,,,,,,,FPGA_36_44_24,36,44,24,F2A_5712,fpga_clk_irq_src[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_0_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_25,36,44,25,F2A_5713,fpga_clk_irq_src[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_1_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_26,36,44,26,F2A_5714,fpga_clk_irq_src[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_2_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_27,36,44,27,F2A_5715,fpga_clk_irq_src[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_3_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_28,36,44,28,F2A_5716,fpga_clk_irq_src[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_4_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_29,36,44,29,F2A_5717,fpga_clk_irq_src[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_5_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_30,36,44,30,F2A_5718,fpga_clk_irq_src[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_6_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_31,36,44,31,F2A_5719,fpga_clk_irq_src[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_7_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_32,36,44,32,F2A_5720,fpga_clk_irq_src[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_8_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_33,36,44,33,F2A_5721,fpga_clk_irq_src[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_9_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_34,36,44,34,F2A_5722,fpga_clk_irq_src[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_10_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_35,36,44,35,F2A_5723,fpga_clk_irq_src[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_11_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_36,36,44,36,F2A_5724,fpga_clk_irq_src[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_12_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_37,36,44,37,F2A_5725,fpga_clk_irq_src[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_13_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_38,36,44,38,F2A_5726,fpga_clk_irq_src[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_14_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_39,36,44,39,F2A_5727,fpga_clk_irq_src[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_15_o,,
TIMER_IRQ,,,,,,,,FPGA_37_44_0,37,44,0,A2F_5760,fpga_clk_irq_set[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,timer_irq_i,,
USB_IRQ,,,,,,,,FPGA_37_44_1,37,44,1,A2F_5761,fpga_clk_irq_set[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,usb_irq_i,,
ETH_IRQ,,,,,,,,FPGA_37_44_2,37,44,2,A2F_5762,fpga_clk_irq_set[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,eth_irq_i,,
UART0_IRQ,,,,,,,,FPGA_37_44_3,37,44,3,A2F_5763,fpga_clk_irq_set[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,uart0_irq_i,,
UART1_IRQ,,,,,,,,FPGA_36_44_0,36,44,0,A2F_5688,fpga_clk_irq_set[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,uart1_irq_i,,
SPI_IRQ,,,,,,,,FPGA_36_44_1,36,44,1,A2F_5689,fpga_clk_irq_set[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,spi_irq_i,,
I2C_IRQ,,,,,,,,FPGA_36_44_2,36,44,2,A2F_5690,fpga_clk_irq_set[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,i2c_irq_i,,
GPIO_IRQ,,,,,,,,FPGA_36_44_3,36,44,3,A2F_5691,fpga_clk_irq_set[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,gpio_irq_i,,
DMA_IRQ,,,,,,,,FPGA_36_44_4,36,44,4,A2F_5692,fpga_clk_irq_set[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_irq_i,,
DDR_IRQ,,,,,,,,FPGA_36_44_5,36,44,5,A2F_5693,fpga_clk_irq_set[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,ddr_irq_i,,
RSVD_IRQ,,,,,,,,FPGA_36_44_6,36,44,6,A2F_5694,fpga_clk_irq_set[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,rsvd_0_irq_i,,
RSVD_IRQ,,,,,,,,FPGA_36_44_7,36,44,7,A2F_5695,fpga_clk_irq_set[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,rsvd_1_irq_i,,
FPGA0_MB_IRQ,,,,,,,,FPGA_36_44_8,36,44,8,A2F_5696,fpga_clk_irq_set[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,fpga0_mb_irq_i,,
FPGA1_MB_IRQ,,,,,,,,FPGA_36_44_9,36,44,9,A2F_5697,fpga_clk_irq_set[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,fpga1_mb_irq_i,,
PUFCC_IRQ,,,,,,,,FPGA_36_44_10,36,44,10,A2F_5698,fpga_clk_irq_set[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,pufcc_irq_i,,
CPU_IRQ,,,,,,,,FPGA_36_44_11,36,44,11,A2F_5699,fpga_clk_irq_set[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_i,,
DMA,,,,,,,,FPGA_36_44_40,36,44,40,F2A_5728,fpga_clk_dma_req[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_req_0_o,,
DMA,,,,,,,,FPGA_36_44_41,36,44,41,F2A_5729,fpga_clk_dma_req[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_req_1_o,,
DMA,,,,,,,,FPGA_36_44_42,36,44,42,F2A_5730,fpga_clk_dma_req[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_req_2_o,,
DMA,,,,,,,,FPGA_36_44_43,36,44,43,F2A_5731,fpga_clk_dma_req[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_req_4_o,,
DMA,,,,,,,,FPGA_37_44_4,37,44,4,A2F_5764,fpga_clk_dma_ack [0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_ack_0_i,,
DMA,,,,,,,,FPGA_37_44_5,37,44,5,A2F_5765,fpga_clk_dma_ack [1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_ack_1_i,,
DMA,,,,,,,,FPGA_37_44_6,37,44,6,A2F_5766,fpga_clk_dma_ack [2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_ack_2_i,,
DMA,,,,,,,,FPGA_37_44_7,37,44,7,A2F_5767,fpga_clk_dma_ack [4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_ack_4_i,,
CPU_IRQ,,,,,,,,FPGA_36_44_44,36,44,44,F2A_5732,rst_n_fpga_fabric_irq[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,irq_rst_n_o,,
DMA,,,,,,,,FPGA_36_44_45,36,44,45,F2A_5733,rst_n_fpga_fabric_dma[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_rst_n_o,,
GPIO,,,,,,,,FPGA_51_44_41,51,44,41,F2A_6809,rst_n_fpga_fabric_gpio[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,gpio_rst_n_o,,
JTAG,,,,,,,,FPGA_51_44_4,51,44,4,A2F_6772,fpga_jtag_tdi[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,fpga_jtag_tdi,,
JTAG,,,,,,,,FPGA_51_44_40,51,44,40,F2A_6808,fpga_jtag_tdo[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,fpga_jtag_tdo,,
JTAG,,,,,,,,FPGA_51_44_5,51,44,5,A2F_6773,fpga_jtag_tms[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,fpga_jtag_tms,,
JTAG,,,,,,,,FPGA_51_44_6,51,44,6,A2F_6774,fpga_jtag_trstn[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,fpga_jtag_trstn,,
GPIO,,,,,,,,FPGA_48_44_0,48,44,0,A2F_6552,fpga_pad_c[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO0_I,,
GPIO,,,,,,,,FPGA_48_44_1,48,44,1,A2F_6553,fpga_pad_c[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO1_I,,
GPIO,,,,,,,,FPGA_48_44_2,48,44,2,A2F_6554,fpga_pad_c[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO2_I,,
GPIO,,,,,,,,FPGA_48_44_3,48,44,3,A2F_6555,fpga_pad_c[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO3_I,,
GPIO,,,,,,,,FPGA_48_44_4,48,44,4,A2F_6556,fpga_pad_c[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO4_I,,
GPIO,,,,,,,,FPGA_48_44_5,48,44,5,A2F_6557,fpga_pad_c[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO5_I,,
GPIO,,,,,,,,FPGA_48_44_6,48,44,6,A2F_6558,fpga_pad_c[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO6_I,,
GPIO,,,,,,,,FPGA_48_44_7,48,44,7,A2F_6559,fpga_pad_c[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO7_I,,
GPIO,,,,,,,,FPGA_48_44_8,48,44,8,A2F_6560,fpga_pad_c[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO8_I,,
GPIO,,,,,,,,FPGA_48_44_9,48,44,9,A2F_6561,fpga_pad_c[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO9_I,,
GPIO,,,,,,,,FPGA_48_44_10,48,44,10,A2F_6562,fpga_pad_c[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO10_I,,
GPIO,,,,,,,,FPGA_48_44_11,48,44,11,A2F_6563,fpga_pad_c[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO11_I,,
GPIO,,,,,,,,FPGA_51_44_0,51,44,0,A2F_6768,fpga_pad_c[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO12_I,,
GPIO,,,,,,,,FPGA_51_44_1,51,44,1,A2F_6769,fpga_pad_c[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO13_I,,
GPIO,,,,,,,,FPGA_51_44_2,51,44,2,A2F_6770,fpga_pad_c[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO14_I,,
GPIO,,,,,,,,FPGA_51_44_3,51,44,3,A2F_6771,fpga_pad_c[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO15_I,,
GPIO,,,,,,,,FPGA_49_44_24,49,44,24,F2A_6648,fpga_pad_i[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO0_O,,
GPIO,,,,,,,,FPGA_49_44_25,49,44,25,F2A_6649,fpga_pad_i[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO1_O,,
GPIO,,,,,,,,FPGA_49_44_26,49,44,26,F2A_6650,fpga_pad_i[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO2_O,,
GPIO,,,,,,,,FPGA_49_44_27,49,44,27,F2A_6651,fpga_pad_i[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO3_O,,
GPIO,,,,,,,,FPGA_49_44_28,49,44,28,F2A_6652,fpga_pad_i[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO4_O,,
GPIO,,,,,,,,FPGA_49_44_29,49,44,29,F2A_6653,fpga_pad_i[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO5_O,,
GPIO,,,,,,,,FPGA_49_44_30,49,44,30,F2A_6654,fpga_pad_i[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO6_O,,
GPIO,,,,,,,,FPGA_49_44_31,49,44,31,F2A_6655,fpga_pad_i[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO7_O,,
GPIO,,,,,,,,FPGA_49_44_32,49,44,32,F2A_6656,fpga_pad_i[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO8_O,,
GPIO,,,,,,,,FPGA_49_44_33,49,44,33,F2A_6657,fpga_pad_i[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO9_O,,
GPIO,,,,,,,,FPGA_49_44_34,49,44,34,F2A_6658,fpga_pad_i[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO10_O,,
GPIO,,,,,,,,FPGA_49_44_35,49,44,35,F2A_6659,fpga_pad_i[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO11_O,,
GPIO,,,,,,,,FPGA_49_44_36,49,44,36,F2A_6660,fpga_pad_i[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO12_O,,
GPIO,,,,,,,,FPGA_49_44_37,49,44,37,F2A_6661,fpga_pad_i[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO13_O,,
GPIO,,,,,,,,FPGA_49_44_38,49,44,38,F2A_6662,fpga_pad_i[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO14_O,,
GPIO,,,,,,,,FPGA_49_44_39,49,44,39,F2A_6663,fpga_pad_i[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO15_O,,
GPIO,,,,,,,,FPGA_51_44_24,51,44,24,F2A_6792,fpga_pad_oen[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO0_OE,,
GPIO,,,,,,,,FPGA_51_44_25,51,44,25,F2A_6793,fpga_pad_oen[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO1_OE,,
GPIO,,,,,,,,FPGA_51_44_26,51,44,26,F2A_6794,fpga_pad_oen[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO2_OE,,
GPIO,,,,,,,,FPGA_51_44_27,51,44,27,F2A_6795,fpga_pad_oen[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO3_OE,,
GPIO,,,,,,,,FPGA_51_44_28,51,44,28,F2A_6796,fpga_pad_oen[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO4_OE,,
GPIO,,,,,,,,FPGA_51_44_29,51,44,29,F2A_6797,fpga_pad_oen[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO5_OE,,
GPIO,,,,,,,,FPGA_51_44_30,51,44,30,F2A_6798,fpga_pad_oen[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO6_OE,,
GPIO,,,,,,,,FPGA_51_44_31,51,44,31,F2A_6799,fpga_pad_oen[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO7_OE,,
GPIO,,,,,,,,FPGA_51_44_32,51,44,32,F2A_6800,fpga_pad_oen[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO8_OE,,
GPIO,,,,,,,,FPGA_51_44_33,51,44,33,F2A_6801,fpga_pad_oen[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO9_OE,,
GPIO,,,,,,,,FPGA_51_44_34,51,44,34,F2A_6802,fpga_pad_oen[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO10_OE,,
GPIO,,,,,,,,FPGA_51_44_35,51,44,35,F2A_6803,fpga_pad_oen[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO11_OE,,
GPIO,,,,,,,,FPGA_51_44_36,51,44,36,F2A_6804,fpga_pad_oen[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO12_OE,,
GPIO,,,,,,,,FPGA_51_44_37,51,44,37,F2A_6805,fpga_pad_oen[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO13_OE,,
GPIO,,,,,,,,FPGA_51_44_38,51,44,38,F2A_6806,fpga_pad_oen[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO14_OE,,
GPIO,,,,,,,,FPGA_51_44_39,51,44,39,F2A_6807,fpga_pad_oen[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO15_OE,,
AHB_M,,,,,,,,FPGA_29_44_16,29,44,16,A2F_5200,rst_n_fpga_ahb[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,hresetn_i,,
AHB_M,,,,,,,,FPGA_31_44_24,31,44,24,F2A_5352,fpga_hm_haddr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_0_o,,
AHB_M,,,,,,,,FPGA_31_44_25,31,44,25,F2A_5353,fpga_hm_haddr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_1_o,,
AHB_M,,,,,,,,FPGA_31_44_26,31,44,26,F2A_5354,fpga_hm_haddr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_2_o,,
AHB_M,,,,,,,,FPGA_31_44_27,31,44,27,F2A_5355,fpga_hm_haddr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_3_o,,
AHB_M,,,,,,,,FPGA_31_44_28,31,44,28,F2A_5356,fpga_hm_haddr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_4_o,,
AHB_M,,,,,,,,FPGA_31_44_29,31,44,29,F2A_5357,fpga_hm_haddr[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_5_o,,
AHB_M,,,,,,,,FPGA_31_44_30,31,44,30,F2A_5358,fpga_hm_haddr[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_6_o,,
AHB_M,,,,,,,,FPGA_31_44_31,31,44,31,F2A_5359,fpga_hm_haddr[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_7_o,,
AHB_M,,,,,,,,FPGA_30_44_24,30,44,24,F2A_5280,fpga_hm_haddr[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_8_o,,
AHB_M,,,,,,,,FPGA_30_44_25,30,44,25,F2A_5281,fpga_hm_haddr[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_9_o,,
AHB_M,,,,,,,,FPGA_30_44_26,30,44,26,F2A_5282,fpga_hm_haddr[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_10_o,,
AHB_M,,,,,,,,FPGA_30_44_27,30,44,27,F2A_5283,fpga_hm_haddr[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_11_o,,
AHB_M,,,,,,,,FPGA_30_44_28,30,44,28,F2A_5284,fpga_hm_haddr[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_12_o,,
AHB_M,,,,,,,,FPGA_30_44_29,30,44,29,F2A_5285,fpga_hm_haddr[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_13_o,,
AHB_M,,,,,,,,FPGA_30_44_30,30,44,30,F2A_5286,fpga_hm_haddr[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_14_o,,
AHB_M,,,,,,,,FPGA_30_44_31,30,44,31,F2A_5287,fpga_hm_haddr[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_15_o,,
AHB_M,,,,,,,,FPGA_30_44_32,30,44,32,F2A_5288,fpga_hm_haddr[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_16_o,,
AHB_M,,,,,,,,FPGA_30_44_33,30,44,33,F2A_5289,fpga_hm_haddr[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_17_o,,
AHB_M,,,,,,,,FPGA_30_44_34,30,44,34,F2A_5290,fpga_hm_haddr[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_18_o,,
AHB_M,,,,,,,,FPGA_30_44_35,30,44,35,F2A_5291,fpga_hm_haddr[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_19_o,,
AHB_M,,,,,,,,FPGA_30_44_36,30,44,36,F2A_5292,fpga_hm_haddr[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_20_o,,
AHB_M,,,,,,,,FPGA_30_44_37,30,44,37,F2A_5293,fpga_hm_haddr[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_21_o,,
AHB_M,,,,,,,,FPGA_30_44_38,30,44,38,F2A_5294,fpga_hm_haddr[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_22_o,,
AHB_M,,,,,,,,FPGA_30_44_39,30,44,39,F2A_5295,fpga_hm_haddr[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_23_o,,
AHB_M,,,,,,,,FPGA_30_44_40,30,44,40,F2A_5296,fpga_hm_haddr[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_24_o,,
AHB_M,,,,,,,,FPGA_30_44_41,30,44,41,F2A_5297,fpga_hm_haddr[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_25_o,,
AHB_M,,,,,,,,FPGA_30_44_42,30,44,42,F2A_5298,fpga_hm_haddr[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_26_o,,
AHB_M,,,,,,,,FPGA_30_44_43,30,44,43,F2A_5299,fpga_hm_haddr[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_27_o,,
AHB_M,,,,,,,,FPGA_30_44_44,30,44,44,F2A_5300,fpga_hm_haddr[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_28_o,,
AHB_M,,,,,,,,FPGA_30_44_45,30,44,45,F2A_5301,fpga_hm_haddr[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_29_o,,
AHB_M,,,,,,,,FPGA_30_44_46,30,44,46,F2A_5302,fpga_hm_haddr[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_30_o,,
AHB_M,,,,,,,,FPGA_30_44_47,30,44,47,F2A_5303,fpga_hm_haddr[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_31_o,,
AHB_M,,,,,,,,FPGA_31_44_32,31,44,32,F2A_5360,fpga_hm_hburst[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hburst_)_o,,
AHB_M,,,,,,,,FPGA_31_44_33,31,44,33,F2A_5361,fpga_hm_hburst[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hburst_1_o,,
AHB_M,,,,,,,,FPGA_31_44_34,31,44,34,F2A_5362,fpga_hm_hburst[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hburst_2_o,,
AHB_M,,,,,,,,FPGA_31_44_36,31,44,36,F2A_5364,fpga_hm_hprot [0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hprot_0_o,,
AHB_M,,,,,,,,FPGA_31_44_37,31,44,37,F2A_5365,fpga_hm_hprot [1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hprot_1_o,,
AHB_M,,,,,,,,FPGA_31_44_38,31,44,38,F2A_5366,fpga_hm_hprot [2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hprot_2_o,,
AHB_M,,,,,,,,FPGA_31_44_0,31,44,0,A2F_5328,fpga_hm_hrdata[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_0_i,,
AHB_M,,,,,,,,FPGA_31_44_1,31,44,1,A2F_5329,fpga_hm_hrdata[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_1_i,,
AHB_M,,,,,,,,FPGA_31_44_2,31,44,2,A2F_5330,fpga_hm_hrdata[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_2_i,,
AHB_M,,,,,,,,FPGA_31_44_3,31,44,3,A2F_5331,fpga_hm_hrdata[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_3_i,,
AHB_M,,,,,,,,FPGA_31_44_4,31,44,4,A2F_5332,fpga_hm_hrdata[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_4_i,,
AHB_M,,,,,,,,FPGA_31_44_5,31,44,5,A2F_5333,fpga_hm_hrdata[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_5_i,,
AHB_M,,,,,,,,FPGA_31_44_6,31,44,6,A2F_5334,fpga_hm_hrdata[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_6_i,,
AHB_M,,,,,,,,FPGA_31_44_7,31,44,7,A2F_5335,fpga_hm_hrdata[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_7_i,,
AHB_M,,,,,,,,FPGA_31_44_8,31,44,8,A2F_5336,fpga_hm_hrdata[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_8_i,,
AHB_M,,,,,,,,FPGA_31_44_9,31,44,9,A2F_5337,fpga_hm_hrdata[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_9_i,,
AHB_M,,,,,,,,FPGA_31_44_10,31,44,10,A2F_5338,fpga_hm_hrdata[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_10_i,,
AHB_M,,,,,,,,FPGA_31_44_11,31,44,11,A2F_5339,fpga_hm_hrdata[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_11_i,,
AHB_M,,,,,,,,FPGA_31_44_12,31,44,12,A2F_5340,fpga_hm_hrdata[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_12_i,,
AHB_M,,,,,,,,FPGA_31_44_13,31,44,13,A2F_5341,fpga_hm_hrdata[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_13_i,,
AHB_M,,,,,,,,FPGA_31_44_14,31,44,14,A2F_5342,fpga_hm_hrdata[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_14_i,,
AHB_M,,,,,,,,FPGA_31_44_15,31,44,15,A2F_5343,fpga_hm_hrdata[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_15_i,,
AHB_M,,,,,,,,FPGA_30_44_1,30,44,1,A2F_5257,fpga_hm_hrdata[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_16_i,,
AHB_M,,,,,,,,FPGA_30_44_2,30,44,2,A2F_5258,fpga_hm_hrdata[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_17_i,,
AHB_M,,,,,,,,FPGA_30_44_3,30,44,3,A2F_5259,fpga_hm_hrdata[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_18_i,,
AHB_M,,,,,,,,FPGA_30_44_4,30,44,4,A2F_5260,fpga_hm_hrdata[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_19_i,,
AHB_M,,,,,,,,FPGA_30_44_5,30,44,5,A2F_5261,fpga_hm_hrdata[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_20_i,,
AHB_M,,,,,,,,FPGA_30_44_6,30,44,6,A2F_5262,fpga_hm_hrdata[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_21_i,,
AHB_M,,,,,,,,FPGA_30_44_7,30,44,7,A2F_5263,fpga_hm_hrdata[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_22_i,,
AHB_M,,,,,,,,FPGA_30_44_8,30,44,8,A2F_5264,fpga_hm_hrdata[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_23_i,,
AHB_M,,,,,,,,FPGA_30_44_9,30,44,9,A2F_5265,fpga_hm_hrdata[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_24_i,,
AHB_M,,,,,,,,FPGA_30_44_10,30,44,10,A2F_5266,fpga_hm_hrdata[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_25_i,,
AHB_M,,,,,,,,FPGA_30_44_11,30,44,11,A2F_5267,fpga_hm_hrdata[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_26_i,,
AHB_M,,,,,,,,FPGA_30_44_12,30,44,12,A2F_5268,fpga_hm_hrdata[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_27_i,,
AHB_M,,,,,,,,FPGA_30_44_13,30,44,13,A2F_5269,fpga_hm_hrdata[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_28_i,,
AHB_M,,,,,,,,FPGA_30_44_14,30,44,14,A2F_5270,fpga_hm_hrdata[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_29_i,,
AHB_M,,,,,,,,FPGA_30_44_15,30,44,15,A2F_5271,fpga_hm_hrdata[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_30_i,,
AHB_M,,,,,,,,FPGA_30_44_16,30,44,16,A2F_5272,fpga_hm_hrdata[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_31_i,,
AHB_M,,,,,,,,FPGA_30_44_0,30,44,0,A2F_5256,fpga_hm_hready[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hready_i,,
AHB_M,,,,,,,,FPGA_31_44_16,31,44,16,A2F_5344,fpga_hm_hresp[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hresp_i,,
AHB_M,,,,,,,,FPGA_31_44_41,31,44,41,F2A_5369,fpga_hm_hsize[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hsize_0_o,,
AHB_M,,,,,,,,FPGA_31_44_42,31,44,42,F2A_5370,fpga_hm_hsize[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hsize_1_o,,
AHB_M,,,,,,,,FPGA_31_44_43,31,44,43,F2A_5371,fpga_hm_hsize[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hsize_2_o,,
AHB_M,,,,,,,,FPGA_31_44_44,31,44,44,F2A_5372,fpga_hm_htrans[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_htrans_0_o,,
AHB_M,,,,,,,,FPGA_31_44_45,31,44,45,F2A_5373,fpga_hm_htrans[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_htrans_1_o,,
AHB_M,,,,,,,,FPGA_32_44_24,32,44,24,F2A_5424,fpga_hm_hwdata[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_0_o,,
AHB_M,,,,,,,,FPGA_32_44_25,32,44,25,F2A_5425,fpga_hm_hwdata[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_1_o,,
AHB_M,,,,,,,,FPGA_32_44_26,32,44,26,F2A_5426,fpga_hm_hwdata[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_2_o,,
AHB_M,,,,,,,,FPGA_32_44_27,32,44,27,F2A_5427,fpga_hm_hwdata[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_3_o,,
AHB_M,,,,,,,,FPGA_32_44_28,32,44,28,F2A_5428,fpga_hm_hwdata[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_4_o,,
AHB_M,,,,,,,,FPGA_32_44_29,32,44,29,F2A_5429,fpga_hm_hwdata[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_5_o,,
AHB_M,,,,,,,,FPGA_32_44_30,32,44,30,F2A_5430,fpga_hm_hwdata[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_6_o,,
AHB_M,,,,,,,,FPGA_32_44_31,32,44,31,F2A_5431,fpga_hm_hwdata[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_7_o,,
AHB_M,,,,,,,,FPGA_32_44_32,32,44,32,F2A_5432,fpga_hm_hwdata[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_8_o,,
AHB_M,,,,,,,,FPGA_32_44_33,32,44,33,F2A_5433,fpga_hm_hwdata[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_9_o,,
AHB_M,,,,,,,,FPGA_32_44_34,32,44,34,F2A_5434,fpga_hm_hwdata[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_10_o,,
AHB_M,,,,,,,,FPGA_32_44_35,32,44,35,F2A_5435,fpga_hm_hwdata[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_11_o,,
AHB_M,,,,,,,,FPGA_32_44_28,32,44,28,F2A_5428,fpga_hm_hwdata[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_12_o,,
AHB_M,,,,,,,,FPGA_32_44_29,32,44,29,F2A_5429,fpga_hm_hwdata[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_13_o,,
AHB_M,,,,,,,,FPGA_32_44_30,32,44,30,F2A_5430,fpga_hm_hwdata[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_14_o,,
AHB_M,,,,,,,,FPGA_32_44_31,32,44,31,F2A_5431,fpga_hm_hwdata[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_15_o,,
AHB_M,,,,,,,,FPGA_32_44_32,32,44,32,F2A_5432,fpga_hm_hwdata[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_16_o,,
AHB_M,,,,,,,,FPGA_32_44_33,32,44,33,F2A_5433,fpga_hm_hwdata[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_17_o,,
AHB_M,,,,,,,,FPGA_32_44_34,32,44,34,F2A_5434,fpga_hm_hwdata[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_18_o,,
AHB_M,,,,,,,,FPGA_32_44_35,32,44,35,F2A_5435,fpga_hm_hwdata[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_19_o,,
AHB_M,,,,,,,,FPGA_32_44_36,32,44,36,F2A_5436,fpga_hm_hwdata[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_20_o,,
AHB_M,,,,,,,,FPGA_32_44_37,32,44,37,F2A_5437,fpga_hm_hwdata[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_21_o,,
AHB_M,,,,,,,,FPGA_32_44_38,32,44,38,F2A_5438,fpga_hm_hwdata[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_22_o,,
AHB_M,,,,,,,,FPGA_32_44_39,32,44,39,F2A_5439,fpga_hm_hwdata[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_23_o,,
AHB_M,,,,,,,,FPGA_32_44_40,32,44,40,F2A_5440,fpga_hm_hwdata[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_24_o,,
AHB_M,,,,,,,,FPGA_32_44_41,32,44,41,F2A_5441,fpga_hm_hwdata[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_25_o,,
AHB_M,,,,,,,,FPGA_32_44_42,32,44,42,F2A_5442,fpga_hm_hwdata[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_26_o,,
AHB_M,,,,,,,,FPGA_32_44_43,32,44,43,F2A_5443,fpga_hm_hwdata[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_27_o,,
AHB_M,,,,,,,,FPGA_32_44_44,32,44,44,F2A_5444,fpga_hm_hwdata[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_28_o,,
AHB_M,,,,,,,,FPGA_32_44_45,32,44,45,F2A_5445,fpga_hm_hwdata[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_29_o,,
AHB_M,,,,,,,,FPGA_32_44_46,32,44,46,F2A_5446,fpga_hm_hwdata[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_30_o,,
AHB_M,,,,,,,,FPGA_32_44_47,32,44,47,F2A_5447,fpga_hm_hwdata[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_31_o,,
AHB_M,,,,,,,,FPGA_33_44_36,33,44,36,F2A_5508,fpga_hm_hwrite[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwrite_0_o,,
AHB_S,,,,,,,,FPGA_25_44_2,25,44,2,A2F_4898,fpga_hs_haddr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_0_i,,
AHB_S,,,,,,,,FPGA_25_44_3,25,44,3,A2F_4899,fpga_hs_haddr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_1_i,,
AHB_S,,,,,,,,FPGA_25_44_4,25,44,4,A2F_4900,fpga_hs_haddr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_2_i,,
AHB_S,,,,,,,,FPGA_25_44_5,25,44,5,A2F_4901,fpga_hs_haddr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_3_i,,
AHB_S,,,,,,,,FPGA_25_44_6,25,44,6,A2F_4902,fpga_hs_haddr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_4_i,,
AHB_S,,,,,,,,FPGA_25_44_7,25,44,7,A2F_4903,fpga_hs_haddr[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_5_i,,
AHB_S,,,,,,,,FPGA_25_44_8,25,44,8,A2F_4904,fpga_hs_haddr[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_6_i,,
AHB_S,,,,,,,,FPGA_25_44_9,25,44,9,A2F_4905,fpga_hs_haddr[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_7_i,,
AHB_S,,,,,,,,FPGA_25_44_10,25,44,10,A2F_4906,fpga_hs_haddr[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_8_i,,
AHB_S,,,,,,,,FPGA_25_44_11,25,44,11,A2F_4907,fpga_hs_haddr[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_9_i,,
AHB_S,,,,,,,,FPGA_25_44_12,25,44,12,A2F_4908,fpga_hs_haddr[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_10_i,,
AHB_S,,,,,,,,FPGA_25_44_13,25,44,13,A2F_4909,fpga_hs_haddr[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_11_i,,
AHB_S,,,,,,,,FPGA_25_44_14,25,44,14,A2F_4910,fpga_hs_haddr[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_12_i,,
AHB_S,,,,,,,,FPGA_25_44_15,25,44,15,A2F_4911,fpga_hs_haddr[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_13_i,,
AHB_S,,,,,,,,FPGA_25_44_16,25,44,16,A2F_4912,fpga_hs_haddr[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_14_i,,
AHB_S,,,,,,,,FPGA_24_44_0,24,44,0,A2F_4824,fpga_hs_haddr[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_15_i,,
AHB_S,,,,,,,,FPGA_24_44_1,24,44,1,A2F_4825,fpga_hs_haddr[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_16_i,,
AHB_S,,,,,,,,FPGA_24_44_2,24,44,2,A2F_4826,fpga_hs_haddr[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_17_i,,
AHB_S,,,,,,,,FPGA_24_44_3,24,44,3,A2F_4827,fpga_hs_haddr[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_18_i,,
AHB_S,,,,,,,,FPGA_24_44_4,24,44,4,A2F_4828,fpga_hs_haddr[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_19_i,,
AHB_S,,,,,,,,FPGA_24_44_5,24,44,5,A2F_4829,fpga_hs_haddr[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_20_i,,
AHB_S,,,,,,,,FPGA_24_44_6,24,44,6,A2F_4830,fpga_hs_haddr[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_21_i,,
AHB_S,,,,,,,,FPGA_24_44_7,24,44,7,A2F_4831,fpga_hs_haddr[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_22_i,,
AHB_S,,,,,,,,FPGA_24_44_8,24,44,8,A2F_4832,fpga_hs_haddr[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_23_i,,
AHB_S,,,,,,,,FPGA_24_44_9,24,44,9,A2F_4833,fpga_hs_haddr[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_24_i,,
AHB_S,,,,,,,,FPGA_24_44_10,24,44,10,A2F_4834,fpga_hs_haddr[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_25_i,,
AHB_S,,,,,,,,FPGA_24_44_11,24,44,11,A2F_4835,fpga_hs_haddr[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_26_i,,
AHB_S,,,,,,,,FPGA_24_44_12,24,44,12,A2F_4836,fpga_hs_haddr[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_27_i,,
AHB_S,,,,,,,,FPGA_24_44_13,24,44,13,A2F_4837,fpga_hs_haddr[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_28_i,,
AHB_S,,,,,,,,FPGA_24_44_14,24,44,14,A2F_4838,fpga_hs_haddr[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_29_i,,
AHB_S,,,,,,,,FPGA_24_44_15,24,44,15,A2F_4839,fpga_hs_haddr[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_30_i,,
AHB_S,,,,,,,,FPGA_24_44_16,24,44,16,A2F_4840,fpga_hs_haddr[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_31_i,,
AHB_S,,,,,,,,FPGA_26_44_15,26,44,15,A2F_4983,fpga_hs_hburst[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hburst_0_i,,
AHB_S,,,,,,,,FPGA_25_44_0,25,44,0,A2F_4896,fpga_hs_hburst[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hburst_1_i,,
AHB_S,,,,,,,,FPGA_25_44_1,25,44,1,A2F_4897,fpga_hs_hburst[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hburst_2_i,,
AHB_S,,,,,,,,FPGA_26_44_10,26,44,10,A2F_4978,fpga_hs_hprot[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hprot_0_i,,
AHB_S,,,,,,,,FPGA_26_44_11,26,44,11,A2F_4979,fpga_hs_hprot[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hprot_1_i,,
AHB_S,,,,,,,,FPGA_26_44_12,26,44,12,A2F_4980,fpga_hs_hprot[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hprot_2_i,,
AHB_S,,,,,,,,FPGA_26_44_13,26,44,13,A2F_4981,fpga_hs_hprot[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hprot_3_i,,
AHB_S,,,,,,,,FPGA_25_44_24,25,44,24,F2A_4920,fpga_hs_hrdata[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_0_o,,
AHB_S,,,,,,,,FPGA_25_44_25,25,44,25,F2A_4921,fpga_hs_hrdata[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_1_o,,
AHB_S,,,,,,,,FPGA_25_44_26,25,44,26,F2A_4922,fpga_hs_hrdata[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_2_o,,
AHB_S,,,,,,,,FPGA_25_44_27,25,44,27,F2A_4923,fpga_hs_hrdata[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_3_o,,
AHB_S,,,,,,,,FPGA_25_44_28,25,44,28,F2A_4924,fpga_hs_hrdata[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_4_o,,
AHB_S,,,,,,,,FPGA_25_44_29,25,44,29,F2A_4925,fpga_hs_hrdata[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_5_o,,
AHB_S,,,,,,,,FPGA_25_44_30,25,44,30,F2A_4926,fpga_hs_hrdata[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_6_o,,
AHB_S,,,,,,,,FPGA_25_44_31,25,44,31,F2A_4927,fpga_hs_hrdata[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_7_o,,
AHB_S,,,,,,,,FPGA_25_44_32,25,44,32,F2A_4928,fpga_hs_hrdata[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_8_o,,
AHB_S,,,,,,,,FPGA_25_44_33,25,44,33,F2A_4929,fpga_hs_hrdata[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_9_o,,
AHB_S,,,,,,,,FPGA_24_44_25,24,44,25,F2A_4849,fpga_hs_hrdata[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_10_o,,
AHB_S,,,,,,,,FPGA_24_44_26,24,44,26,F2A_4850,fpga_hs_hrdata[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_11_o,,
AHB_S,,,,,,,,FPGA_24_44_27,24,44,27,F2A_4851,fpga_hs_hrdata[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_12_o,,
AHB_S,,,,,,,,FPGA_24_44_28,24,44,28,F2A_4852,fpga_hs_hrdata[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_13_o,,
AHB_S,,,,,,,,FPGA_24_44_29,24,44,29,F2A_4853,fpga_hs_hrdata[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_14_o,,
AHB_S,,,,,,,,FPGA_24_44_30,24,44,30,F2A_4854,fpga_hs_hrdata[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_15_o,,
AHB_S,,,,,,,,FPGA_24_44_31,24,44,31,F2A_4855,fpga_hs_hrdata[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_16_o,,
AHB_S,,,,,,,,FPGA_24_44_32,24,44,32,F2A_4856,fpga_hs_hrdata[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_17_o,,
AHB_S,,,,,,,,FPGA_24_44_33,24,44,33,F2A_4857,fpga_hs_hrdata[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_18_o,,
AHB_S,,,,,,,,FPGA_24_44_34,24,44,34,F2A_4858,fpga_hs_hrdata[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_19_o,,
AHB_S,,,,,,,,FPGA_24_44_35,24,44,35,F2A_4859,fpga_hs_hrdata[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_20_o,,
AHB_S,,,,,,,,FPGA_24_44_36,24,44,36,F2A_4860,fpga_hs_hrdata[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_21_o,,
AHB_S,,,,,,,,FPGA_24_44_37,24,44,37,F2A_4861,fpga_hs_hrdata[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_22_o,,
AHB_S,,,,,,,,FPGA_24_44_38,24,44,38,F2A_4862,fpga_hs_hrdata[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_23_o,,
AHB_S,,,,,,,,FPGA_24_44_39,24,44,39,F2A_4863,fpga_hs_hrdata[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_24_o,,
AHB_S,,,,,,,,FPGA_24_44_40,24,44,40,F2A_4864,fpga_hs_hrdata[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_25_o,,
AHB_S,,,,,,,,FPGA_24_44_41,24,44,41,F2A_4865,fpga_hs_hrdata[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_26_o,,
AHB_S,,,,,,,,FPGA_24_44_42,24,44,42,F2A_4866,fpga_hs_hrdata[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_27_o,,
AHB_S,,,,,,,,FPGA_24_44_43,24,44,43,F2A_4867,fpga_hs_hrdata[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_28_o,,
AHB_S,,,,,,,,FPGA_24_44_44,24,44,44,F2A_4868,fpga_hs_hrdata[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_29_o,,
AHB_S,,,,,,,,FPGA_24_44_45,24,44,45,F2A_4869,fpga_hs_hrdata[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_30_o,,
AHB_S,,,,,,,,FPGA_24_44_46,24,44,46,F2A_4870,fpga_hs_hrdata[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_31_o,,
AHB_S,,,,,,,,FPGA_24_44_24,24,44,24,F2A_4848,fpga_hs_hready[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hready_o,,
AHB_S,,,,,,,,FPGA_25_44_34,25,44,34,F2A_4930,fpga_hs_hresp[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hresp_o,,
AHB_S,,,,,,,,FPGA_26_44_6,26,44,6,A2F_4974,fpga_hs_hsize[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hsize_0_i,,
AHB_S,,,,,,,,FPGA_26_44_7,26,44,7,A2F_4975,fpga_hs_hsize[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hsize_1_i,,
AHB_S,,,,,,,,FPGA_26_44_8,26,44,8,A2F_4976,fpga_hs_hsize[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hsize_2_i,,
AHB_S,,,,,,,,FPGA_26_44_4,26,44,4,A2F_4972,fpga_hs_htrans[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_htrans_0_i,,
AHB_S,,,,,,,,FPGA_26_44_5,26,44,5,A2F_4973,fpga_hs_htrans[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_htrans_1_i,,
AHB_S,,,,,,,,FPGA_29_44_1,29,44,1,A2F_5185,fpga_hs_hwdata[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_0_i,,
AHB_S,,,,,,,,FPGA_29_44_2,29,44,2,A2F_5186,fpga_hs_hwdata[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_1_i,,
AHB_S,,,,,,,,FPGA_29_44_3,29,44,3,A2F_5187,fpga_hs_hwdata[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_2_i,,
AHB_S,,,,,,,,FPGA_29_44_4,29,44,4,A2F_5188,fpga_hs_hwdata[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_3_i,,
AHB_S,,,,,,,,FPGA_29_44_5,29,44,5,A2F_5189,fpga_hs_hwdata[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_4_i,,
AHB_S,,,,,,,,FPGA_29_44_6,29,44,6,A2F_5190,fpga_hs_hwdata[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_5_i,,
AHB_S,,,,,,,,FPGA_29_44_7,29,44,7,A2F_5191,fpga_hs_hwdata[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_6_i,,
AHB_S,,,,,,,,FPGA_29_44_8,29,44,8,A2F_5192,fpga_hs_hwdata[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_7_i,,
AHB_S,,,,,,,,FPGA_29_44_9,29,44,9,A2F_5193,fpga_hs_hwdata[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_8_i,,
AHB_S,,,,,,,,FPGA_29_44_10,29,44,10,A2F_5194,fpga_hs_hwdata[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_9_i,,
AHB_S,,,,,,,,FPGA_29_44_11,29,44,11,A2F_5195,fpga_hs_hwdata[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_10_i,,
AHB_S,,,,,,,,FPGA_29_44_12,29,44,12,A2F_5196,fpga_hs_hwdata[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_11_i,,
AHB_S,,,,,,,,FPGA_29_44_13,29,44,13,A2F_5197,fpga_hs_hwdata[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_12_i,,
AHB_S,,,,,,,,FPGA_29_44_14,29,44,14,A2F_5198,fpga_hs_hwdata[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_13_i,,
AHB_S,,,,,,,,FPGA_29_44_15,29,44,15,A2F_5199,fpga_hs_hwdata[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_14_i,,
AHB_S,,,,,,,,FPGA_27_44_0,27,44,0,A2F_5040,fpga_hs_hwdata[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_15_i,,
AHB_S,,,,,,,,FPGA_27_44_1,27,44,1,A2F_5041,fpga_hs_hwdata[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_16_i,,
AHB_S,,,,,,,,FPGA_27_44_2,27,44,2,A2F_5042,fpga_hs_hwdata[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_17_i,,
AHB_S,,,,,,,,FPGA_27_44_3,27,44,3,A2F_5043,fpga_hs_hwdata[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_18_i,,
AHB_S,,,,,,,,FPGA_27_44_4,27,44,4,A2F_5044,fpga_hs_hwdata[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_19_i,,
AHB_S,,,,,,,,FPGA_27_44_5,27,44,5,A2F_5045,fpga_hs_hwdata[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_20_i,,
AHB_S,,,,,,,,FPGA_27_44_6,27,44,6,A2F_5046,fpga_hs_hwdata[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_21_i,,
AHB_S,,,,,,,,FPGA_27_44_7,27,44,7,A2F_5047,fpga_hs_hwdata[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_22_i,,
AHB_S,,,,,,,,FPGA_27_44_8,27,44,8,A2F_5048,fpga_hs_hwdata[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_23_i,,
AHB_S,,,,,,,,FPGA_27_44_9,27,44,9,A2F_5049,fpga_hs_hwdata[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_24_i,,
AHB_S,,,,,,,,FPGA_27_44_10,27,44,10,A2F_5050,fpga_hs_hwdata[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_25_i,,
AHB_S,,,,,,,,FPGA_27_44_11,27,44,11,A2F_5051,fpga_hs_hwdata[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_26_i,,
AHB_S,,,,,,,,FPGA_27_44_12,27,44,12,A2F_5052,fpga_hs_hwdata[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_27_i,,
AHB_S,,,,,,,,FPGA_27_44_13,27,44,13,A2F_5053,fpga_hs_hwdata[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_28_i,,
AHB_S,,,,,,,,FPGA_27_44_14,27,44,14,A2F_5054,fpga_hs_hwdata[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_29_i,,
AHB_S,,,,,,,,FPGA_27_44_15,27,44,15,A2F_5055,fpga_hs_hwdata[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_30_i,,
AHB_S,,,,,,,,FPGA_27_44_16,27,44,16,A2F_5056,fpga_hs_hwdata[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_31_i,,
AHB_S,,,,,,,,FPGA_29_44_0,29,44,0,A2F_5184,fpga_hs_hwrite[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwrite_i,,
AHB_S,,,,,,,,FPGA_26_44_9,26,44,9,A2F_4977,fpga_hs_hsel[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hsel_i,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_2_0,1,2,0,A2F_72,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_2_1,1,2,1,A2F_73,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_2_2,1,2,2,A2F_74,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_2_3,1,2,3,A2F_75,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_2_4,1,2,4,A2F_76,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_2_5,1,2,5,A2F_77,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_2_6,1,2,6,A2F_78,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_2_7,1,2,7,A2F_79,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_2_8,1,2,8,A2F_80,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_2_9,1,2,9,A2F_81,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_2_10,1,2,10,A2F_82,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_24,1,2,24,F2A_96,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_25,1,2,25,F2A_97,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_26,1,2,26,F2A_98,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_27,1,2,27,F2A_99,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_28,1,2,28,F2A_100,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_29,1,2,29,F2A_101,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_30,1,2,30,F2A_102,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_31,1,2,31,F2A_103,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_32,1,2,32,F2A_104,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_3_0,1,3,0,A2F_144,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_3_1,1,3,1,A2F_145,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_3_2,1,3,2,A2F_146,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_3,1,3,3,A2F_147,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_4,1,3,4,A2F_148,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_5,1,3,5,A2F_149,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_6,1,3,6,A2F_150,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_7,1,3,7,A2F_151,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_8,1,3,8,A2F_152,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_9,1,3,9,A2F_153,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_10,1,3,10,A2F_154,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,980,40,2000,1000,FPGA_1_3_11,1,3,11,A2F_155,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_3_24,1,3,24,F2A_168,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_25,1,3,25,F2A_169,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_26,1,3,26,F2A_170,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_27,1,3,27,F2A_171,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_28,1,3,28,F2A_172,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_29,1,3,29,F2A_173,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_30,1,3,30,F2A_174,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_31,1,3,31,F2A_175,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_32,1,3,32,F2A_176,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_33,1,3,33,F2A_177,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_3_34,1,3,34,F2A_178,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_3_35,1,3,35,F2A_179,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_3_36,1,3,36,F2A_180,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_3_37,1,3,37,F2A_181,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_38,1,3,38,F2A_182,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_39,1,3,39,F2A_183,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_40,1,3,40,F2A_184,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,720,40,1000,6000,FPGA_1_3_41,1,3,41,F2A_185,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,720,40,1000,6000,FPGA_1_3_42,1,3,42,F2A_186,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,720,40,1000,6000,FPGA_1_3_43,1,3,43,F2A_187,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,720,40,1000,6000,FPGA_1_3_44,1,3,44,F2A_188,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,720,40,1000,6000,FPGA_1_3_45,1,3,45,F2A_189,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,720,40,1000,6000,FPGA_1_3_46,1,3,46,F2A_190,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,720,40,1000,6000,FPGA_1_3_47,1,3,47,F2A_191,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,460,40,1000,4000,FPGA_1_4_0,1,4,0,A2F_216,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,460,40,1000,4000,FPGA_1_4_1,1,4,1,A2F_217,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,460,40,1000,4000,FPGA_1_4_2,1,4,2,A2F_218,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_3,1,4,3,A2F_219,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_4,1,4,4,A2F_220,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_5,1,4,5,A2F_221,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_6,1,4,6,A2F_222,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_7,1,4,7,A2F_223,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_8,1,4,8,A2F_224,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_9,1,4,9,A2F_225,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_10,1,4,10,A2F_226,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,980,40,2000,1000,FPGA_1_4_11,1,4,11,A2F_227,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,70,40,1000,1000,FPGA_1_4_24,1,4,24,F2A_240,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_1_4_25,1,4,25,F2A_241,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_1_4_26,1,4,26,F2A_242,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_1_4_27,1,4,27,F2A_243,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_1_4_28,1,4,28,F2A_244,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_1_4_29,1,4,29,F2A_245,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_1_4_30,1,4,30,F2A_246,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_1_4_31,1,4,31,F2A_247,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_1_4_32,1,4,32,F2A_248,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_1_4_33,1,4,33,F2A_249,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,330,40,1000,3000,FPGA_1_4_34,1,4,34,F2A_250,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,330,40,1000,3000,FPGA_1_4_35,1,4,35,F2A_251,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,330,40,1000,3000,FPGA_1_4_36,1,4,36,F2A_252,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,330,40,1000,3000,FPGA_1_4_37,1,4,37,F2A_253,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_38,1,4,38,F2A_254,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_39,1,4,39,F2A_255,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_40,1,4,40,F2A_256,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,720,40,1000,6000,FPGA_1_4_41,1,4,41,F2A_257,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,720,40,1000,6000,FPGA_1_4_42,1,4,42,F2A_258,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,720,40,1000,6000,FPGA_1_4_43,1,4,43,F2A_259,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,720,40,1000,6000,FPGA_1_4_44,1,4,44,F2A_260,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,720,40,1000,6000,FPGA_1_4_45,1,4,45,F2A_261,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,720,40,1000,6000,FPGA_1_4_46,1,4,46,F2A_262,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,720,40,1000,6000,FPGA_1_4_47,1,4,47,F2A_263,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,460,40,1000,4000,FPGA_1_5_0,1,5,0,A2F_288,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,460,40,1000,4000,FPGA_1_5_1,1,5,1,A2F_289,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,460,40,1000,4000,FPGA_1_5_2,1,5,2,A2F_290,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_3,1,5,3,A2F_291,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_4,1,5,4,A2F_292,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_5,1,5,5,A2F_293,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_6,1,5,6,A2F_294,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_7,1,5,7,A2F_295,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_8,1,5,8,A2F_296,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_9,1,5,9,A2F_297,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_10,1,5,10,A2F_298,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,980,40,2000,1000,FPGA_1_5_11,1,5,11,A2F_299,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,70,40,1000,1000,FPGA_1_5_24,1,5,24,F2A_312,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_1_5_25,1,5,25,F2A_313,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_1_5_26,1,5,26,F2A_314,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_1_5_27,1,5,27,F2A_315,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_1_5_28,1,5,28,F2A_316,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_1_5_29,1,5,29,F2A_317,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_1_5_30,1,5,30,F2A_318,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_1_5_31,1,5,31,F2A_319,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_1_5_32,1,5,32,F2A_320,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_1_5_33,1,5,33,F2A_321,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,330,40,1000,3000,FPGA_1_5_34,1,5,34,F2A_322,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,330,40,1000,3000,FPGA_1_5_35,1,5,35,F2A_323,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,330,40,1000,3000,FPGA_1_5_36,1,5,36,F2A_324,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,330,40,1000,3000,FPGA_1_5_37,1,5,37,F2A_325,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_38,1,5,38,F2A_326,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_39,1,5,39,F2A_327,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_40,1,5,40,F2A_328,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,720,40,1000,6000,FPGA_1_5_41,1,5,41,F2A_329,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,720,40,1000,6000,FPGA_1_5_42,1,5,42,F2A_330,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,720,40,1000,6000,FPGA_1_5_43,1,5,43,F2A_331,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,720,40,1000,6000,FPGA_1_5_44,1,5,44,F2A_332,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,720,40,1000,6000,FPGA_1_5_45,1,5,45,F2A_333,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,720,40,1000,6000,FPGA_1_5_46,1,5,46,F2A_334,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,720,40,1000,6000,FPGA_1_5_47,1,5,47,F2A_335,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,460,40,1000,4000,FPGA_1_6_0,1,6,0,A2F_360,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,460,40,1000,4000,FPGA_1_6_1,1,6,1,A2F_361,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,460,40,1000,4000,FPGA_1_6_2,1,6,2,A2F_362,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_3,1,6,3,A2F_363,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_4,1,6,4,A2F_364,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_5,1,6,5,A2F_365,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_6,1,6,6,A2F_366,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_7,1,6,7,A2F_367,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_8,1,6,8,A2F_368,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_9,1,6,9,A2F_369,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_10,1,6,10,A2F_370,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,980,40,2000,1000,FPGA_1_6_11,1,6,11,A2F_371,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,70,40,1000,1000,FPGA_1_6_24,1,6,24,F2A_384,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_1_6_25,1,6,25,F2A_385,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_1_6_26,1,6,26,F2A_386,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_1_6_27,1,6,27,F2A_387,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_1_6_28,1,6,28,F2A_388,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_1_6_29,1,6,29,F2A_389,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_1_6_30,1,6,30,F2A_390,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_1_6_31,1,6,31,F2A_391,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_1_6_32,1,6,32,F2A_392,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_1_6_33,1,6,33,F2A_393,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,330,40,1000,3000,FPGA_1_6_34,1,6,34,F2A_394,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,330,40,1000,3000,FPGA_1_6_35,1,6,35,F2A_395,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,330,40,1000,3000,FPGA_1_6_36,1,6,36,F2A_396,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,330,40,1000,3000,FPGA_1_6_37,1,6,37,F2A_397,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_38,1,6,38,F2A_398,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_39,1,6,39,F2A_399,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_40,1,6,40,F2A_400,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,720,40,1000,6000,FPGA_1_6_41,1,6,41,F2A_401,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,720,40,1000,6000,FPGA_1_6_42,1,6,42,F2A_402,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,720,40,1000,6000,FPGA_1_6_43,1,6,43,F2A_403,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,720,40,1000,6000,FPGA_1_6_44,1,6,44,F2A_404,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,720,40,1000,6000,FPGA_1_6_45,1,6,45,F2A_405,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,720,40,1000,6000,FPGA_1_6_46,1,6,46,F2A_406,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,720,40,1000,6000,FPGA_1_6_47,1,6,47,F2A_407,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,460,40,1000,4000,FPGA_1_7_0,1,7,0,A2F_432,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,460,40,1000,4000,FPGA_1_7_1,1,7,1,A2F_433,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,460,40,1000,4000,FPGA_1_7_2,1,7,2,A2F_434,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_3,1,7,3,A2F_435,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_4,1,7,4,A2F_436,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_5,1,7,5,A2F_437,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_6,1,7,6,A2F_438,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_7,1,7,7,A2F_439,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_8,1,7,8,A2F_440,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_9,1,7,9,A2F_441,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_10,1,7,10,A2F_442,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,980,40,2000,1000,FPGA_1_7_11,1,7,11,A2F_443,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,70,40,1000,1000,FPGA_1_7_24,1,7,24,F2A_456,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_1_7_25,1,7,25,F2A_457,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_1_7_26,1,7,26,F2A_458,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_1_7_27,1,7,27,F2A_459,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_1_7_28,1,7,28,F2A_460,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_1_7_29,1,7,29,F2A_461,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_1_7_30,1,7,30,F2A_462,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_1_7_31,1,7,31,F2A_463,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_1_7_32,1,7,32,F2A_464,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_1_7_33,1,7,33,F2A_465,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,330,40,1000,3000,FPGA_1_7_34,1,7,34,F2A_466,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,330,40,1000,3000,FPGA_1_7_35,1,7,35,F2A_467,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,330,40,1000,3000,FPGA_1_7_36,1,7,36,F2A_468,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,330,40,1000,3000,FPGA_1_7_37,1,7,37,F2A_469,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_38,1,7,38,F2A_470,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_39,1,7,39,F2A_471,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_40,1,7,40,F2A_472,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,720,40,1000,6000,FPGA_1_7_41,1,7,41,F2A_473,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,720,40,1000,6000,FPGA_1_7_42,1,7,42,F2A_474,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,720,40,1000,6000,FPGA_1_7_43,1,7,43,F2A_475,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,720,40,1000,6000,FPGA_1_7_44,1,7,44,F2A_476,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,720,40,1000,6000,FPGA_1_7_45,1,7,45,F2A_477,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,720,40,1000,6000,FPGA_1_7_46,1,7,46,F2A_478,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,720,40,1000,6000,FPGA_1_7_47,1,7,47,F2A_479,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,460,40,1000,4000,FPGA_1_8_0,1,8,0,A2F_504,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,460,40,1000,4000,FPGA_1_8_1,1,8,1,A2F_505,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,460,40,1000,4000,FPGA_1_8_2,1,8,2,A2F_506,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_3,1,8,3,A2F_507,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_4,1,8,4,A2F_508,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_5,1,8,5,A2F_509,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_6,1,8,6,A2F_510,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_7,1,8,7,A2F_511,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_8,1,8,8,A2F_512,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_9,1,8,9,A2F_513,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_10,1,8,10,A2F_514,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,980,40,2000,1000,FPGA_1_8_11,1,8,11,A2F_515,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,70,40,1000,1000,FPGA_1_8_24,1,8,24,F2A_528,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_1_8_25,1,8,25,F2A_529,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_1_8_26,1,8,26,F2A_530,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_1_8_27,1,8,27,F2A_531,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_1_8_28,1,8,28,F2A_532,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_1_8_29,1,8,29,F2A_533,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_1_8_30,1,8,30,F2A_534,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_1_8_31,1,8,31,F2A_535,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_1_8_32,1,8,32,F2A_536,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_1_8_33,1,8,33,F2A_537,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,330,40,1000,3000,FPGA_1_8_34,1,8,34,F2A_538,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,330,40,1000,3000,FPGA_1_8_35,1,8,35,F2A_539,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,330,40,1000,3000,FPGA_1_8_36,1,8,36,F2A_540,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,330,40,1000,3000,FPGA_1_8_37,1,8,37,F2A_541,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_38,1,8,38,F2A_542,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_39,1,8,39,F2A_543,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_40,1,8,40,F2A_544,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,720,40,1000,6000,FPGA_1_8_41,1,8,41,F2A_545,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,720,40,1000,6000,FPGA_1_8_42,1,8,42,F2A_546,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,720,40,1000,6000,FPGA_1_8_43,1,8,43,F2A_547,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,720,40,1000,6000,FPGA_1_8_44,1,8,44,F2A_548,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,720,40,1000,6000,FPGA_1_8_45,1,8,45,F2A_549,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,720,40,1000,6000,FPGA_1_8_46,1,8,46,F2A_550,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,720,40,1000,6000,FPGA_1_8_47,1,8,47,F2A_551,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,460,40,1000,4000,FPGA_1_9_0,1,9,0,A2F_576,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,460,40,1000,4000,FPGA_1_9_1,1,9,1,A2F_577,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,460,40,1000,4000,FPGA_1_9_2,1,9,2,A2F_578,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_3,1,9,3,A2F_579,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_4,1,9,4,A2F_580,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_5,1,9,5,A2F_581,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_6,1,9,6,A2F_582,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_7,1,9,7,A2F_583,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_8,1,9,8,A2F_584,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_9,1,9,9,A2F_585,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_10,1,9,10,A2F_586,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,980,40,2000,1000,FPGA_1_9_11,1,9,11,A2F_587,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,70,40,1000,1000,FPGA_1_9_24,1,9,24,F2A_600,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_1_9_25,1,9,25,F2A_601,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_1_9_26,1,9,26,F2A_602,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_1_9_27,1,9,27,F2A_603,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_1_9_28,1,9,28,F2A_604,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_1_9_29,1,9,29,F2A_605,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_1_9_30,1,9,30,F2A_606,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_1_9_31,1,9,31,F2A_607,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_1_9_32,1,9,32,F2A_608,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_1_9_33,1,9,33,F2A_609,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,330,40,1000,3000,FPGA_1_9_34,1,9,34,F2A_610,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,330,40,1000,3000,FPGA_1_9_35,1,9,35,F2A_611,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,330,40,1000,3000,FPGA_1_9_36,1,9,36,F2A_612,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,330,40,1000,3000,FPGA_1_9_37,1,9,37,F2A_613,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_38,1,9,38,F2A_614,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_39,1,9,39,F2A_615,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_40,1,9,40,F2A_616,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,720,40,1000,6000,FPGA_1_9_41,1,9,41,F2A_617,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,720,40,1000,6000,FPGA_1_9_42,1,9,42,F2A_618,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,720,40,1000,6000,FPGA_1_9_43,1,9,43,F2A_619,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,720,40,1000,6000,FPGA_1_9_44,1,9,44,F2A_620,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,720,40,1000,6000,FPGA_1_9_45,1,9,45,F2A_621,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,720,40,1000,6000,FPGA_1_9_46,1,9,46,F2A_622,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,720,40,1000,6000,FPGA_1_9_47,1,9,47,F2A_623,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,460,40,1000,4000,FPGA_1_10_0,1,10,0,A2F_648,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,460,40,1000,4000,FPGA_1_10_1,1,10,1,A2F_649,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,460,40,1000,4000,FPGA_1_10_2,1,10,2,A2F_650,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_3,1,10,3,A2F_651,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_4,1,10,4,A2F_652,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_5,1,10,5,A2F_653,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_6,1,10,6,A2F_654,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_7,1,10,7,A2F_655,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_8,1,10,8,A2F_656,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_9,1,10,9,A2F_657,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_10,1,10,10,A2F_658,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,980,40,2000,1000,FPGA_1_10_11,1,10,11,A2F_659,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,70,40,1000,1000,FPGA_1_10_24,1,10,24,F2A_672,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_1_10_25,1,10,25,F2A_673,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_1_10_26,1,10,26,F2A_674,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_1_10_27,1,10,27,F2A_675,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_1_10_28,1,10,28,F2A_676,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_1_10_29,1,10,29,F2A_677,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_1_10_30,1,10,30,F2A_678,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_1_10_31,1,10,31,F2A_679,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_1_10_32,1,10,32,F2A_680,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_1_10_33,1,10,33,F2A_681,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,330,40,1000,3000,FPGA_1_10_34,1,10,34,F2A_682,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,330,40,1000,3000,FPGA_1_10_35,1,10,35,F2A_683,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,330,40,1000,3000,FPGA_1_10_36,1,10,36,F2A_684,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,330,40,1000,3000,FPGA_1_10_37,1,10,37,F2A_685,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_38,1,10,38,F2A_686,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_39,1,10,39,F2A_687,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_40,1,10,40,F2A_688,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,720,40,1000,6000,FPGA_1_10_41,1,10,41,F2A_689,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,720,40,1000,6000,FPGA_1_10_42,1,10,42,F2A_690,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,720,40,1000,6000,FPGA_1_10_43,1,10,43,F2A_691,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,720,40,1000,6000,FPGA_1_10_44,1,10,44,F2A_692,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,720,40,1000,6000,FPGA_1_10_45,1,10,45,F2A_693,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,720,40,1000,6000,FPGA_1_10_46,1,10,46,F2A_694,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,720,40,1000,6000,FPGA_1_10_47,1,10,47,F2A_695,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,460,40,1000,4000,FPGA_1_11_0,1,11,0,A2F_720,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,460,40,1000,4000,FPGA_1_11_1,1,11,1,A2F_721,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,460,40,1000,4000,FPGA_1_11_2,1,11,2,A2F_722,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_3,1,11,3,A2F_723,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_4,1,11,4,A2F_724,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_5,1,11,5,A2F_725,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_6,1,11,6,A2F_726,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_7,1,11,7,A2F_727,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_8,1,11,8,A2F_728,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_9,1,11,9,A2F_729,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_10,1,11,10,A2F_730,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,980,40,2000,1000,FPGA_1_11_11,1,11,11,A2F_731,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,70,40,1000,1000,FPGA_1_11_24,1,11,24,F2A_744,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_1_11_25,1,11,25,F2A_745,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_1_11_26,1,11,26,F2A_746,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_1_11_27,1,11,27,F2A_747,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_1_11_28,1,11,28,F2A_748,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_1_11_29,1,11,29,F2A_749,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_1_11_30,1,11,30,F2A_750,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_1_11_31,1,11,31,F2A_751,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_1_11_32,1,11,32,F2A_752,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_1_11_33,1,11,33,F2A_753,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,330,40,1000,3000,FPGA_1_11_34,1,11,34,F2A_754,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,330,40,1000,3000,FPGA_1_11_35,1,11,35,F2A_755,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,330,40,1000,3000,FPGA_1_11_36,1,11,36,F2A_756,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,330,40,1000,3000,FPGA_1_11_37,1,11,37,F2A_757,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_38,1,11,38,F2A_758,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_39,1,11,39,F2A_759,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_40,1,11,40,F2A_760,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_1_11_41,1,11,41,F2A_761,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_1_11_42,1,11,42,F2A_762,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_1_11_43,1,11,43,F2A_763,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_1_11_44,1,11,44,F2A_764,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_1_11_45,1,11,45,F2A_765,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_1_11_46,1,11,46,F2A_766,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_1_11_47,1,11,47,F2A_767,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,460,40,1000,4000,FPGA_1_12_0,1,12,0,A2F_792,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,460,40,1000,4000,FPGA_1_12_1,1,12,1,A2F_793,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,460,40,1000,4000,FPGA_1_12_2,1,12,2,A2F_794,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_3,1,12,3,A2F_795,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_4,1,12,4,A2F_796,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_5,1,12,5,A2F_797,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_6,1,12,6,A2F_798,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_7,1,12,7,A2F_799,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_8,1,12,8,A2F_800,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_9,1,12,9,A2F_801,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_10,1,12,10,A2F_802,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,980,40,2000,1000,FPGA_1_12_11,1,12,11,A2F_803,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,70,40,1000,1000,FPGA_1_12_24,1,12,24,F2A_816,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_1_12_25,1,12,25,F2A_817,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_1_12_26,1,12,26,F2A_818,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_1_12_27,1,12,27,F2A_819,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_1_12_28,1,12,28,F2A_820,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_1_12_29,1,12,29,F2A_821,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_1_12_30,1,12,30,F2A_822,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_1_12_31,1,12,31,F2A_823,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_1_12_32,1,12,32,F2A_824,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_1_12_33,1,12,33,F2A_825,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,330,40,1000,3000,FPGA_1_12_34,1,12,34,F2A_826,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,330,40,1000,3000,FPGA_1_12_35,1,12,35,F2A_827,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,330,40,1000,3000,FPGA_1_12_36,1,12,36,F2A_828,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,330,40,1000,3000,FPGA_1_12_37,1,12,37,F2A_829,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_38,1,12,38,F2A_830,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_39,1,12,39,F2A_831,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_40,1,12,40,F2A_832,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,720,40,1000,6000,FPGA_1_12_41,1,12,41,F2A_833,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,720,40,1000,6000,FPGA_1_12_42,1,12,42,F2A_834,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,720,40,1000,6000,FPGA_1_12_43,1,12,43,F2A_835,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,720,40,1000,6000,FPGA_1_12_44,1,12,44,F2A_836,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,720,40,1000,6000,FPGA_1_12_45,1,12,45,F2A_837,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,720,40,1000,6000,FPGA_1_12_46,1,12,46,F2A_838,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,720,40,1000,6000,FPGA_1_12_47,1,12,47,F2A_839,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_13_0,1,13,0,A2F_864,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_13_1,1,13,1,A2F_865,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_13_2,1,13,2,A2F_866,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_13_3,1,13,3,A2F_867,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_13_4,1,13,4,A2F_868,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_13_5,1,13,5,A2F_869,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_1_13_6,1,13,6,A2F_870,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_1_13_7,1,13,7,A2F_871,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_1_13_8,1,13,8,A2F_872,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_1_13_9,1,13,9,A2F_873,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_1_13_10,1,13,10,A2F_874,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_13_24,1,13,24,F2A_888,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_13_25,1,13,25,F2A_889,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_13_26,1,13,26,F2A_890,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_13_27,1,13,27,F2A_891,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_13_28,1,13,28,F2A_892,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_13_29,1,13,29,F2A_893,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_13_30,1,13,30,F2A_894,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_13_31,1,13,31,F2A_895,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_13_32,1,13,32,F2A_896,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_1_14_0,1,14,0,A2F_936,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_1_14_1,1,14,1,A2F_937,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_1_14_2,1,14,2,A2F_938,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_3,1,14,3,A2F_939,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_4,1,14,4,A2F_940,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_5,1,14,5,A2F_941,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_6,1,14,6,A2F_942,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_7,1,14,7,A2F_943,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_8,1,14,8,A2F_944,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_9,1,14,9,A2F_945,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_10,1,14,10,A2F_946,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,980,40,2000,1000,FPGA_1_14_11,1,14,11,A2F_947,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_14_24,1,14,24,F2A_960,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_1_14_25,1,14,25,F2A_961,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_1_14_26,1,14,26,F2A_962,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_1_14_27,1,14,27,F2A_963,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_1_14_28,1,14,28,F2A_964,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_1_14_29,1,14,29,F2A_965,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_1_14_30,1,14,30,F2A_966,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_1_14_31,1,14,31,F2A_967,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_1_14_32,1,14,32,F2A_968,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_1_14_33,1,14,33,F2A_969,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_14_34,1,14,34,F2A_970,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_14_35,1,14,35,F2A_971,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_14_36,1,14,36,F2A_972,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_14_37,1,14,37,F2A_973,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_38,1,14,38,F2A_974,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_39,1,14,39,F2A_975,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_40,1,14,40,F2A_976,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,720,40,1000,6000,FPGA_1_14_41,1,14,41,F2A_977,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,720,40,1000,6000,FPGA_1_14_42,1,14,42,F2A_978,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,720,40,1000,6000,FPGA_1_14_43,1,14,43,F2A_979,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,720,40,1000,6000,FPGA_1_14_44,1,14,44,F2A_980,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,720,40,1000,6000,FPGA_1_14_45,1,14,45,F2A_981,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,720,40,1000,6000,FPGA_1_14_46,1,14,46,F2A_982,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,720,40,1000,6000,FPGA_1_14_47,1,14,47,F2A_983,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,460,40,1000,4000,FPGA_1_15_0,1,15,0,A2F_1008,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,460,40,1000,4000,FPGA_1_15_1,1,15,1,A2F_1009,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,460,40,1000,4000,FPGA_1_15_2,1,15,2,A2F_1010,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_3,1,15,3,A2F_1011,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_4,1,15,4,A2F_1012,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_5,1,15,5,A2F_1013,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_6,1,15,6,A2F_1014,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_7,1,15,7,A2F_1015,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_8,1,15,8,A2F_1016,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_9,1,15,9,A2F_1017,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_10,1,15,10,A2F_1018,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,980,40,2000,1000,FPGA_1_15_11,1,15,11,A2F_1019,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,70,40,1000,1000,FPGA_1_15_24,1,15,24,F2A_1032,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_1_15_25,1,15,25,F2A_1033,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_1_15_26,1,15,26,F2A_1034,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_1_15_27,1,15,27,F2A_1035,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_1_15_28,1,15,28,F2A_1036,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_1_15_29,1,15,29,F2A_1037,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_1_15_30,1,15,30,F2A_1038,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_1_15_31,1,15,31,F2A_1039,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_1_15_32,1,15,32,F2A_1040,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_1_15_33,1,15,33,F2A_1041,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,330,40,1000,3000,FPGA_1_15_34,1,15,34,F2A_1042,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,330,40,1000,3000,FPGA_1_15_35,1,15,35,F2A_1043,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,330,40,1000,3000,FPGA_1_15_36,1,15,36,F2A_1044,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,330,40,1000,3000,FPGA_1_15_37,1,15,37,F2A_1045,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_38,1,15,38,F2A_1046,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_39,1,15,39,F2A_1047,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_40,1,15,40,F2A_1048,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,720,40,1000,6000,FPGA_1_15_41,1,15,41,F2A_1049,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,720,40,1000,6000,FPGA_1_15_42,1,15,42,F2A_1050,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,720,40,1000,6000,FPGA_1_15_43,1,15,43,F2A_1051,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,720,40,1000,6000,FPGA_1_15_44,1,15,44,F2A_1052,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,720,40,1000,6000,FPGA_1_15_45,1,15,45,F2A_1053,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,720,40,1000,6000,FPGA_1_15_46,1,15,46,F2A_1054,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,720,40,1000,6000,FPGA_1_15_47,1,15,47,F2A_1055,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,460,40,1000,4000,FPGA_1_16_0,1,16,0,A2F_1080,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,460,40,1000,4000,FPGA_1_16_1,1,16,1,A2F_1081,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,460,40,1000,4000,FPGA_1_16_2,1,16,2,A2F_1082,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_3,1,16,3,A2F_1083,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_4,1,16,4,A2F_1084,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_5,1,16,5,A2F_1085,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_6,1,16,6,A2F_1086,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_7,1,16,7,A2F_1087,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_8,1,16,8,A2F_1088,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_9,1,16,9,A2F_1089,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_10,1,16,10,A2F_1090,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,980,40,2000,1000,FPGA_1_16_11,1,16,11,A2F_1091,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,70,40,1000,1000,FPGA_1_16_24,1,16,24,F2A_1104,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_1_16_25,1,16,25,F2A_1105,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_1_16_26,1,16,26,F2A_1106,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_1_16_27,1,16,27,F2A_1107,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_1_16_28,1,16,28,F2A_1108,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_1_16_29,1,16,29,F2A_1109,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_1_16_30,1,16,30,F2A_1110,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_1_16_31,1,16,31,F2A_1111,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_1_16_32,1,16,32,F2A_1112,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_1_16_33,1,16,33,F2A_1113,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,330,40,1000,3000,FPGA_1_16_34,1,16,34,F2A_1114,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,330,40,1000,3000,FPGA_1_16_35,1,16,35,F2A_1115,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,330,40,1000,3000,FPGA_1_16_36,1,16,36,F2A_1116,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,330,40,1000,3000,FPGA_1_16_37,1,16,37,F2A_1117,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_38,1,16,38,F2A_1118,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_39,1,16,39,F2A_1119,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_40,1,16,40,F2A_1120,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,720,40,1000,6000,FPGA_1_16_41,1,16,41,F2A_1121,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,720,40,1000,6000,FPGA_1_16_42,1,16,42,F2A_1122,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,720,40,1000,6000,FPGA_1_16_43,1,16,43,F2A_1123,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,720,40,1000,6000,FPGA_1_16_44,1,16,44,F2A_1124,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,720,40,1000,6000,FPGA_1_16_45,1,16,45,F2A_1125,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,720,40,1000,6000,FPGA_1_16_46,1,16,46,F2A_1126,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,720,40,1000,6000,FPGA_1_16_47,1,16,47,F2A_1127,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,460,40,1000,4000,FPGA_1_17_0,1,17,0,A2F_1152,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,460,40,1000,4000,FPGA_1_17_1,1,17,1,A2F_1153,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,460,40,1000,4000,FPGA_1_17_2,1,17,2,A2F_1154,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_3,1,17,3,A2F_1155,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_4,1,17,4,A2F_1156,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_5,1,17,5,A2F_1157,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_6,1,17,6,A2F_1158,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_7,1,17,7,A2F_1159,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_8,1,17,8,A2F_1160,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_9,1,17,9,A2F_1161,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_10,1,17,10,A2F_1162,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,980,40,2000,1000,FPGA_1_17_11,1,17,11,A2F_1163,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,70,40,1000,1000,FPGA_1_17_24,1,17,24,F2A_1176,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_1_17_25,1,17,25,F2A_1177,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_1_17_26,1,17,26,F2A_1178,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_1_17_27,1,17,27,F2A_1179,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_1_17_28,1,17,28,F2A_1180,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_1_17_29,1,17,29,F2A_1181,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_1_17_30,1,17,30,F2A_1182,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_1_17_31,1,17,31,F2A_1183,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_1_17_32,1,17,32,F2A_1184,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_1_17_33,1,17,33,F2A_1185,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,330,40,1000,3000,FPGA_1_17_34,1,17,34,F2A_1186,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,330,40,1000,3000,FPGA_1_17_35,1,17,35,F2A_1187,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,330,40,1000,3000,FPGA_1_17_36,1,17,36,F2A_1188,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,330,40,1000,3000,FPGA_1_17_37,1,17,37,F2A_1189,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_38,1,17,38,F2A_1190,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_39,1,17,39,F2A_1191,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_40,1,17,40,F2A_1192,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,720,40,1000,6000,FPGA_1_17_41,1,17,41,F2A_1193,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,720,40,1000,6000,FPGA_1_17_42,1,17,42,F2A_1194,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,720,40,1000,6000,FPGA_1_17_43,1,17,43,F2A_1195,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,720,40,1000,6000,FPGA_1_17_44,1,17,44,F2A_1196,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,720,40,1000,6000,FPGA_1_17_45,1,17,45,F2A_1197,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,720,40,1000,6000,FPGA_1_17_46,1,17,46,F2A_1198,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,720,40,1000,6000,FPGA_1_17_47,1,17,47,F2A_1199,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,460,40,1000,4000,FPGA_1_18_0,1,18,0,A2F_1224,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,460,40,1000,4000,FPGA_1_18_1,1,18,1,A2F_1225,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,460,40,1000,4000,FPGA_1_18_2,1,18,2,A2F_1226,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_3,1,18,3,A2F_1227,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_4,1,18,4,A2F_1228,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_5,1,18,5,A2F_1229,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_6,1,18,6,A2F_1230,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_7,1,18,7,A2F_1231,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_8,1,18,8,A2F_1232,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_9,1,18,9,A2F_1233,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_10,1,18,10,A2F_1234,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,980,40,2000,1000,FPGA_1_18_11,1,18,11,A2F_1235,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,70,40,1000,1000,FPGA_1_18_24,1,18,24,F2A_1248,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_1_18_25,1,18,25,F2A_1249,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_1_18_26,1,18,26,F2A_1250,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_1_18_27,1,18,27,F2A_1251,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_1_18_28,1,18,28,F2A_1252,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_1_18_29,1,18,29,F2A_1253,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_1_18_30,1,18,30,F2A_1254,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_1_18_31,1,18,31,F2A_1255,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_1_18_32,1,18,32,F2A_1256,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_1_18_33,1,18,33,F2A_1257,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,330,40,1000,3000,FPGA_1_18_34,1,18,34,F2A_1258,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,330,40,1000,3000,FPGA_1_18_35,1,18,35,F2A_1259,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,330,40,1000,3000,FPGA_1_18_36,1,18,36,F2A_1260,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,330,40,1000,3000,FPGA_1_18_37,1,18,37,F2A_1261,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_38,1,18,38,F2A_1262,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_39,1,18,39,F2A_1263,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_40,1,18,40,F2A_1264,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,720,40,1000,6000,FPGA_1_18_41,1,18,41,F2A_1265,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,720,40,1000,6000,FPGA_1_18_42,1,18,42,F2A_1266,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,720,40,1000,6000,FPGA_1_18_43,1,18,43,F2A_1267,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,720,40,1000,6000,FPGA_1_18_44,1,18,44,F2A_1268,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,720,40,1000,6000,FPGA_1_18_45,1,18,45,F2A_1269,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,720,40,1000,6000,FPGA_1_18_46,1,18,46,F2A_1270,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,720,40,1000,6000,FPGA_1_18_47,1,18,47,F2A_1271,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,460,40,1000,4000,FPGA_1_19_0,1,19,0,A2F_1296,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,460,40,1000,4000,FPGA_1_19_1,1,19,1,A2F_1297,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,460,40,1000,4000,FPGA_1_19_2,1,19,2,A2F_1298,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_3,1,19,3,A2F_1299,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_4,1,19,4,A2F_1300,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_5,1,19,5,A2F_1301,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_6,1,19,6,A2F_1302,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_7,1,19,7,A2F_1303,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_8,1,19,8,A2F_1304,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_9,1,19,9,A2F_1305,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_10,1,19,10,A2F_1306,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,980,40,2000,1000,FPGA_1_19_11,1,19,11,A2F_1307,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,70,40,1000,1000,FPGA_1_19_24,1,19,24,F2A_1320,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_1_19_25,1,19,25,F2A_1321,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_1_19_26,1,19,26,F2A_1322,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_1_19_27,1,19,27,F2A_1323,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_1_19_28,1,19,28,F2A_1324,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_1_19_29,1,19,29,F2A_1325,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_1_19_30,1,19,30,F2A_1326,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_1_19_31,1,19,31,F2A_1327,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_1_19_32,1,19,32,F2A_1328,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_1_19_33,1,19,33,F2A_1329,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,330,40,1000,3000,FPGA_1_19_34,1,19,34,F2A_1330,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,330,40,1000,3000,FPGA_1_19_35,1,19,35,F2A_1331,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,330,40,1000,3000,FPGA_1_19_36,1,19,36,F2A_1332,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,330,40,1000,3000,FPGA_1_19_37,1,19,37,F2A_1333,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_38,1,19,38,F2A_1334,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_39,1,19,39,F2A_1335,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_40,1,19,40,F2A_1336,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,720,40,1000,6000,FPGA_1_19_41,1,19,41,F2A_1337,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,720,40,1000,6000,FPGA_1_19_42,1,19,42,F2A_1338,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,720,40,1000,6000,FPGA_1_19_43,1,19,43,F2A_1339,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,720,40,1000,6000,FPGA_1_19_44,1,19,44,F2A_1340,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,720,40,1000,6000,FPGA_1_19_45,1,19,45,F2A_1341,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,720,40,1000,6000,FPGA_1_19_46,1,19,46,F2A_1342,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,720,40,1000,6000,FPGA_1_19_47,1,19,47,F2A_1343,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,460,40,1000,4000,FPGA_1_20_0,1,20,0,A2F_1368,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,460,40,1000,4000,FPGA_1_20_1,1,20,1,A2F_1369,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,460,40,1000,4000,FPGA_1_20_2,1,20,2,A2F_1370,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_3,1,20,3,A2F_1371,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_4,1,20,4,A2F_1372,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_5,1,20,5,A2F_1373,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_6,1,20,6,A2F_1374,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_7,1,20,7,A2F_1375,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_8,1,20,8,A2F_1376,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_9,1,20,9,A2F_1377,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_10,1,20,10,A2F_1378,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,980,40,2000,1000,FPGA_1_20_11,1,20,11,A2F_1379,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,70,40,1000,1000,FPGA_1_20_24,1,20,24,F2A_1392,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_1_20_25,1,20,25,F2A_1393,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_1_20_26,1,20,26,F2A_1394,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_1_20_27,1,20,27,F2A_1395,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_1_20_28,1,20,28,F2A_1396,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_1_20_29,1,20,29,F2A_1397,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_1_20_30,1,20,30,F2A_1398,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_1_20_31,1,20,31,F2A_1399,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_1_20_32,1,20,32,F2A_1400,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_1_20_33,1,20,33,F2A_1401,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,330,40,1000,3000,FPGA_1_20_34,1,20,34,F2A_1402,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,330,40,1000,3000,FPGA_1_20_35,1,20,35,F2A_1403,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,330,40,1000,3000,FPGA_1_20_36,1,20,36,F2A_1404,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,330,40,1000,3000,FPGA_1_20_37,1,20,37,F2A_1405,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_38,1,20,38,F2A_1406,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_39,1,20,39,F2A_1407,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_40,1,20,40,F2A_1408,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,720,40,1000,6000,FPGA_1_20_41,1,20,41,F2A_1409,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,720,40,1000,6000,FPGA_1_20_42,1,20,42,F2A_1410,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,720,40,1000,6000,FPGA_1_20_43,1,20,43,F2A_1411,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,720,40,1000,6000,FPGA_1_20_44,1,20,44,F2A_1412,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,720,40,1000,6000,FPGA_1_20_45,1,20,45,F2A_1413,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,720,40,1000,6000,FPGA_1_20_46,1,20,46,F2A_1414,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,720,40,1000,6000,FPGA_1_20_47,1,20,47,F2A_1415,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,460,40,1000,4000,FPGA_1_21_0,1,21,0,A2F_1440,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,460,40,1000,4000,FPGA_1_21_1,1,21,1,A2F_1441,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,460,40,1000,4000,FPGA_1_21_2,1,21,2,A2F_1442,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_3,1,21,3,A2F_1443,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_4,1,21,4,A2F_1444,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_5,1,21,5,A2F_1445,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_6,1,21,6,A2F_1446,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_7,1,21,7,A2F_1447,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_8,1,21,8,A2F_1448,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_9,1,21,9,A2F_1449,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_10,1,21,10,A2F_1450,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,980,40,2000,1000,FPGA_1_21_11,1,21,11,A2F_1451,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,70,40,1000,1000,FPGA_1_21_24,1,21,24,F2A_1464,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_1_21_25,1,21,25,F2A_1465,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_1_21_26,1,21,26,F2A_1466,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_1_21_27,1,21,27,F2A_1467,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_1_21_28,1,21,28,F2A_1468,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_1_21_29,1,21,29,F2A_1469,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_1_21_30,1,21,30,F2A_1470,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_1_21_31,1,21,31,F2A_1471,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_1_21_32,1,21,32,F2A_1472,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_1_21_33,1,21,33,F2A_1473,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,330,40,1000,3000,FPGA_1_21_34,1,21,34,F2A_1474,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,330,40,1000,3000,FPGA_1_21_35,1,21,35,F2A_1475,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,330,40,1000,3000,FPGA_1_21_36,1,21,36,F2A_1476,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,330,40,1000,3000,FPGA_1_21_37,1,21,37,F2A_1477,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_38,1,21,38,F2A_1478,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_39,1,21,39,F2A_1479,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_40,1,21,40,F2A_1480,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,720,40,1000,6000,FPGA_1_21_41,1,21,41,F2A_1481,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,720,40,1000,6000,FPGA_1_21_42,1,21,42,F2A_1482,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,720,40,1000,6000,FPGA_1_21_43,1,21,43,F2A_1483,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,720,40,1000,6000,FPGA_1_21_44,1,21,44,F2A_1484,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,720,40,1000,6000,FPGA_1_21_45,1,21,45,F2A_1485,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,720,40,1000,6000,FPGA_1_21_46,1,21,46,F2A_1486,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,720,40,1000,6000,FPGA_1_21_47,1,21,47,F2A_1487,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,460,40,1000,4000,FPGA_1_22_0,1,22,0,A2F_1512,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,460,40,1000,4000,FPGA_1_22_1,1,22,1,A2F_1513,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,460,40,1000,4000,FPGA_1_22_2,1,22,2,A2F_1514,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_3,1,22,3,A2F_1515,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_4,1,22,4,A2F_1516,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_5,1,22,5,A2F_1517,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_6,1,22,6,A2F_1518,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_7,1,22,7,A2F_1519,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_8,1,22,8,A2F_1520,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_9,1,22,9,A2F_1521,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_10,1,22,10,A2F_1522,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,980,40,2000,1000,FPGA_1_22_11,1,22,11,A2F_1523,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,70,40,1000,1000,FPGA_1_22_24,1,22,24,F2A_1536,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_1_22_25,1,22,25,F2A_1537,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_1_22_26,1,22,26,F2A_1538,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_1_22_27,1,22,27,F2A_1539,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_1_22_28,1,22,28,F2A_1540,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_1_22_29,1,22,29,F2A_1541,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_1_22_30,1,22,30,F2A_1542,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_1_22_31,1,22,31,F2A_1543,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_1_22_32,1,22,32,F2A_1544,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_1_22_33,1,22,33,F2A_1545,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,330,40,1000,3000,FPGA_1_22_34,1,22,34,F2A_1546,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,330,40,1000,3000,FPGA_1_22_35,1,22,35,F2A_1547,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,330,40,1000,3000,FPGA_1_22_36,1,22,36,F2A_1548,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,330,40,1000,3000,FPGA_1_22_37,1,22,37,F2A_1549,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_38,1,22,38,F2A_1550,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_39,1,22,39,F2A_1551,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_40,1,22,40,F2A_1552,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,720,40,1000,6000,FPGA_1_22_41,1,22,41,F2A_1553,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,720,40,1000,6000,FPGA_1_22_42,1,22,42,F2A_1554,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,720,40,1000,6000,FPGA_1_22_43,1,22,43,F2A_1555,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,720,40,1000,6000,FPGA_1_22_44,1,22,44,F2A_1556,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,720,40,1000,6000,FPGA_1_22_45,1,22,45,F2A_1557,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,720,40,1000,6000,FPGA_1_22_46,1,22,46,F2A_1558,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,720,40,1000,6000,FPGA_1_22_47,1,22,47,F2A_1559,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_23_0,1,23,0,A2F_1584,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_23_1,1,23,1,A2F_1585,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_23_2,1,23,2,A2F_1586,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_23_3,1,23,3,A2F_1587,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_23_4,1,23,4,A2F_1588,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_23_5,1,23,5,A2F_1589,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_23_6,1,23,6,A2F_1590,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_23_7,1,23,7,A2F_1591,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_23_8,1,23,8,A2F_1592,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_23_9,1,23,9,A2F_1593,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_23_10,1,23,10,A2F_1594,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_23_24,1,23,24,F2A_1608,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_23_25,1,23,25,F2A_1609,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_23_26,1,23,26,F2A_1610,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_23_27,1,23,27,F2A_1611,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_23_28,1,23,28,F2A_1612,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_23_29,1,23,29,F2A_1613,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_23_30,1,23,30,F2A_1614,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_23_31,1,23,31,F2A_1615,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_23_32,1,23,32,F2A_1616,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_24_0,1,24,0,A2F_1656,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_24_1,1,24,1,A2F_1657,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_24_2,1,24,2,A2F_1658,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_24_3,1,24,3,A2F_1659,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_24_4,1,24,4,A2F_1660,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_24_5,1,24,5,A2F_1661,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_24_6,1,24,6,A2F_1662,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_24_7,1,24,7,A2F_1663,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_24_8,1,24,8,A2F_1664,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_24_9,1,24,9,A2F_1665,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_24_10,1,24,10,A2F_1666,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,980,40,2000,1000,FPGA_1_24_11,1,24,11,A2F_1667,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_24_24,1,24,24,F2A_1680,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_24_25,1,24,25,F2A_1681,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_24_26,1,24,26,F2A_1682,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_24_27,1,24,27,F2A_1683,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_24_28,1,24,28,F2A_1684,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_24_29,1,24,29,F2A_1685,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_24_30,1,24,30,F2A_1686,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_24_31,1,24,31,F2A_1687,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_24_32,1,24,32,F2A_1688,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_24_33,1,24,33,F2A_1689,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_24_34,1,24,34,F2A_1690,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_24_35,1,24,35,F2A_1691,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_24_36,1,24,36,F2A_1692,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_24_37,1,24,37,F2A_1693,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_24_38,1,24,38,F2A_1694,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_24_39,1,24,39,F2A_1695,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_24_40,1,24,40,F2A_1696,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_1_24_41,1,24,41,F2A_1697,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_1_24_42,1,24,42,F2A_1698,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_1_24_43,1,24,43,F2A_1699,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_1_24_44,1,24,44,F2A_1700,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_1_24_45,1,24,45,F2A_1701,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_1_24_46,1,24,46,F2A_1702,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_1_24_47,1,24,47,F2A_1703,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,460,40,1000,4000,FPGA_1_25_0,1,25,0,A2F_1728,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,460,40,1000,4000,FPGA_1_25_1,1,25,1,A2F_1729,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,460,40,1000,4000,FPGA_1_25_2,1,25,2,A2F_1730,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_25_3,1,25,3,A2F_1731,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_25_4,1,25,4,A2F_1732,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_25_5,1,25,5,A2F_1733,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_25_6,1,25,6,A2F_1734,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_25_7,1,25,7,A2F_1735,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_25_8,1,25,8,A2F_1736,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_25_9,1,25,9,A2F_1737,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_25_10,1,25,10,A2F_1738,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,980,40,2000,1000,FPGA_1_25_11,1,25,11,A2F_1739,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,70,40,1000,1000,FPGA_1_25_24,1,25,24,F2A_1752,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_25_25,1,25,25,F2A_1753,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_25_26,1,25,26,F2A_1754,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_25_27,1,25,27,F2A_1755,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_25_28,1,25,28,F2A_1756,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_25_29,1,25,29,F2A_1757,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_25_30,1,25,30,F2A_1758,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_25_31,1,25,31,F2A_1759,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_25_32,1,25,32,F2A_1760,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_25_33,1,25,33,F2A_1761,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,330,40,1000,3000,FPGA_1_25_34,1,25,34,F2A_1762,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,330,40,1000,3000,FPGA_1_25_35,1,25,35,F2A_1763,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,330,40,1000,3000,FPGA_1_25_36,1,25,36,F2A_1764,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,330,40,1000,3000,FPGA_1_25_37,1,25,37,F2A_1765,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_25_38,1,25,38,F2A_1766,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_25_39,1,25,39,F2A_1767,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_25_40,1,25,40,F2A_1768,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_1_25_41,1,25,41,F2A_1769,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_1_25_42,1,25,42,F2A_1770,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_1_25_43,1,25,43,F2A_1771,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_1_25_44,1,25,44,F2A_1772,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_1_25_45,1,25,45,F2A_1773,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_1_25_46,1,25,46,F2A_1774,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_1_25_47,1,25,47,F2A_1775,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,460,40,1000,4000,FPGA_1_26_0,1,26,0,A2F_1800,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,460,40,1000,4000,FPGA_1_26_1,1,26,1,A2F_1801,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,460,40,1000,4000,FPGA_1_26_2,1,26,2,A2F_1802,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_26_3,1,26,3,A2F_1803,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_26_4,1,26,4,A2F_1804,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_26_5,1,26,5,A2F_1805,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_26_6,1,26,6,A2F_1806,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_26_7,1,26,7,A2F_1807,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_26_8,1,26,8,A2F_1808,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_26_9,1,26,9,A2F_1809,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_26_10,1,26,10,A2F_1810,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,980,40,2000,1000,FPGA_1_26_11,1,26,11,A2F_1811,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,70,40,1000,1000,FPGA_1_26_24,1,26,24,F2A_1824,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_26_25,1,26,25,F2A_1825,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_26_26,1,26,26,F2A_1826,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_26_27,1,26,27,F2A_1827,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_26_28,1,26,28,F2A_1828,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_26_29,1,26,29,F2A_1829,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_26_30,1,26,30,F2A_1830,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_26_31,1,26,31,F2A_1831,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_26_32,1,26,32,F2A_1832,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_26_33,1,26,33,F2A_1833,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,330,40,1000,3000,FPGA_1_26_34,1,26,34,F2A_1834,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,330,40,1000,3000,FPGA_1_26_35,1,26,35,F2A_1835,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,330,40,1000,3000,FPGA_1_26_36,1,26,36,F2A_1836,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,330,40,1000,3000,FPGA_1_26_37,1,26,37,F2A_1837,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_26_38,1,26,38,F2A_1838,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_26_39,1,26,39,F2A_1839,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_26_40,1,26,40,F2A_1840,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_1_26_41,1,26,41,F2A_1841,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_1_26_42,1,26,42,F2A_1842,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_1_26_43,1,26,43,F2A_1843,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_1_26_44,1,26,44,F2A_1844,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_1_26_45,1,26,45,F2A_1845,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_1_26_46,1,26,46,F2A_1846,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_1_26_47,1,26,47,F2A_1847,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,460,40,1000,4000,FPGA_1_27_0,1,27,0,A2F_1872,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,460,40,1000,4000,FPGA_1_27_1,1,27,1,A2F_1873,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,460,40,1000,4000,FPGA_1_27_2,1,27,2,A2F_1874,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_27_3,1,27,3,A2F_1875,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_27_4,1,27,4,A2F_1876,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_27_5,1,27,5,A2F_1877,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_27_6,1,27,6,A2F_1878,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_27_7,1,27,7,A2F_1879,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_27_8,1,27,8,A2F_1880,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_27_9,1,27,9,A2F_1881,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_27_10,1,27,10,A2F_1882,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,980,40,2000,1000,FPGA_1_27_11,1,27,11,A2F_1883,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,70,40,1000,1000,FPGA_1_27_24,1,27,24,F2A_1896,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_27_25,1,27,25,F2A_1897,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_27_26,1,27,26,F2A_1898,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_27_27,1,27,27,F2A_1899,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_27_28,1,27,28,F2A_1900,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_27_29,1,27,29,F2A_1901,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_27_30,1,27,30,F2A_1902,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_27_31,1,27,31,F2A_1903,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_27_32,1,27,32,F2A_1904,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_27_33,1,27,33,F2A_1905,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,330,40,1000,3000,FPGA_1_27_34,1,27,34,F2A_1906,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,330,40,1000,3000,FPGA_1_27_35,1,27,35,F2A_1907,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,330,40,1000,3000,FPGA_1_27_36,1,27,36,F2A_1908,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,330,40,1000,3000,FPGA_1_27_37,1,27,37,F2A_1909,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_27_38,1,27,38,F2A_1910,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_27_39,1,27,39,F2A_1911,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_27_40,1,27,40,F2A_1912,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_1_27_41,1,27,41,F2A_1913,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_1_27_42,1,27,42,F2A_1914,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_1_27_43,1,27,43,F2A_1915,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_1_27_44,1,27,44,F2A_1916,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_1_27_45,1,27,45,F2A_1917,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_1_27_46,1,27,46,F2A_1918,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_1_27_47,1,27,47,F2A_1919,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,460,40,1000,4000,FPGA_1_28_0,1,28,0,A2F_1944,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,460,40,1000,4000,FPGA_1_28_1,1,28,1,A2F_1945,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,460,40,1000,4000,FPGA_1_28_2,1,28,2,A2F_1946,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_28_3,1,28,3,A2F_1947,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_28_4,1,28,4,A2F_1948,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_28_5,1,28,5,A2F_1949,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_28_6,1,28,6,A2F_1950,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_28_7,1,28,7,A2F_1951,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_28_8,1,28,8,A2F_1952,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_28_9,1,28,9,A2F_1953,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_28_10,1,28,10,A2F_1954,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,980,40,2000,1000,FPGA_1_28_11,1,28,11,A2F_1955,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,70,40,1000,1000,FPGA_1_28_24,1,28,24,F2A_1968,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_28_25,1,28,25,F2A_1969,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_28_26,1,28,26,F2A_1970,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_28_27,1,28,27,F2A_1971,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_28_28,1,28,28,F2A_1972,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_28_29,1,28,29,F2A_1973,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_28_30,1,28,30,F2A_1974,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_28_31,1,28,31,F2A_1975,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_28_32,1,28,32,F2A_1976,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_28_33,1,28,33,F2A_1977,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,330,40,1000,3000,FPGA_1_28_34,1,28,34,F2A_1978,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,330,40,1000,3000,FPGA_1_28_35,1,28,35,F2A_1979,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,330,40,1000,3000,FPGA_1_28_36,1,28,36,F2A_1980,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,330,40,1000,3000,FPGA_1_28_37,1,28,37,F2A_1981,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_28_38,1,28,38,F2A_1982,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_28_39,1,28,39,F2A_1983,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_28_40,1,28,40,F2A_1984,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_1_28_41,1,28,41,F2A_1985,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_1_28_42,1,28,42,F2A_1986,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_1_28_43,1,28,43,F2A_1987,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_1_28_44,1,28,44,F2A_1988,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_1_28_45,1,28,45,F2A_1989,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_1_28_46,1,28,46,F2A_1990,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_1_28_47,1,28,47,F2A_1991,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,460,40,1000,4000,FPGA_1_29_0,1,29,0,A2F_2016,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,460,40,1000,4000,FPGA_1_29_1,1,29,1,A2F_2017,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,460,40,1000,4000,FPGA_1_29_2,1,29,2,A2F_2018,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_29_3,1,29,3,A2F_2019,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_29_4,1,29,4,A2F_2020,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_29_5,1,29,5,A2F_2021,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_29_6,1,29,6,A2F_2022,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_29_7,1,29,7,A2F_2023,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_29_8,1,29,8,A2F_2024,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_29_9,1,29,9,A2F_2025,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_29_10,1,29,10,A2F_2026,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,980,40,2000,1000,FPGA_1_29_11,1,29,11,A2F_2027,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,70,40,1000,1000,FPGA_1_29_24,1,29,24,F2A_2040,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_29_25,1,29,25,F2A_2041,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_29_26,1,29,26,F2A_2042,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_29_27,1,29,27,F2A_2043,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_29_28,1,29,28,F2A_2044,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_29_29,1,29,29,F2A_2045,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_29_30,1,29,30,F2A_2046,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_29_31,1,29,31,F2A_2047,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_29_32,1,29,32,F2A_2048,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_29_33,1,29,33,F2A_2049,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,330,40,1000,3000,FPGA_1_29_34,1,29,34,F2A_2050,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,330,40,1000,3000,FPGA_1_29_35,1,29,35,F2A_2051,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,330,40,1000,3000,FPGA_1_29_36,1,29,36,F2A_2052,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,330,40,1000,3000,FPGA_1_29_37,1,29,37,F2A_2053,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_29_38,1,29,38,F2A_2054,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_29_39,1,29,39,F2A_2055,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_29_40,1,29,40,F2A_2056,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_1_29_41,1,29,41,F2A_2057,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_1_29_42,1,29,42,F2A_2058,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_1_29_43,1,29,43,F2A_2059,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_1_29_44,1,29,44,F2A_2060,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_1_29_45,1,29,45,F2A_2061,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_1_29_46,1,29,46,F2A_2062,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_1_29_47,1,29,47,F2A_2063,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,460,40,1000,4000,FPGA_1_30_0,1,30,0,A2F_2088,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,460,40,1000,4000,FPGA_1_30_1,1,30,1,A2F_2089,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,460,40,1000,4000,FPGA_1_30_2,1,30,2,A2F_2090,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_30_3,1,30,3,A2F_2091,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_30_4,1,30,4,A2F_2092,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_30_5,1,30,5,A2F_2093,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_30_6,1,30,6,A2F_2094,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_30_7,1,30,7,A2F_2095,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_30_8,1,30,8,A2F_2096,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_30_9,1,30,9,A2F_2097,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_30_10,1,30,10,A2F_2098,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,980,40,2000,1000,FPGA_1_30_11,1,30,11,A2F_2099,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,70,40,1000,1000,FPGA_1_30_24,1,30,24,F2A_2112,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_30_25,1,30,25,F2A_2113,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_30_26,1,30,26,F2A_2114,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_30_27,1,30,27,F2A_2115,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_30_28,1,30,28,F2A_2116,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_30_29,1,30,29,F2A_2117,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_30_30,1,30,30,F2A_2118,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_30_31,1,30,31,F2A_2119,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_30_32,1,30,32,F2A_2120,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_30_33,1,30,33,F2A_2121,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,330,40,1000,3000,FPGA_1_30_34,1,30,34,F2A_2122,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,330,40,1000,3000,FPGA_1_30_35,1,30,35,F2A_2123,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,330,40,1000,3000,FPGA_1_30_36,1,30,36,F2A_2124,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,330,40,1000,3000,FPGA_1_30_37,1,30,37,F2A_2125,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_30_38,1,30,38,F2A_2126,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_30_39,1,30,39,F2A_2127,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_30_40,1,30,40,F2A_2128,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_1_30_41,1,30,41,F2A_2129,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_1_30_42,1,30,42,F2A_2130,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_1_30_43,1,30,43,F2A_2131,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_1_30_44,1,30,44,F2A_2132,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_1_30_45,1,30,45,F2A_2133,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_1_30_46,1,30,46,F2A_2134,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_1_30_47,1,30,47,F2A_2135,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,460,40,1000,4000,FPGA_1_31_0,1,31,0,A2F_2160,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,460,40,1000,4000,FPGA_1_31_1,1,31,1,A2F_2161,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,460,40,1000,4000,FPGA_1_31_2,1,31,2,A2F_2162,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_31_3,1,31,3,A2F_2163,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_31_4,1,31,4,A2F_2164,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_31_5,1,31,5,A2F_2165,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_31_6,1,31,6,A2F_2166,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_31_7,1,31,7,A2F_2167,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_31_8,1,31,8,A2F_2168,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_31_9,1,31,9,A2F_2169,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_31_10,1,31,10,A2F_2170,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,980,40,2000,1000,FPGA_1_31_11,1,31,11,A2F_2171,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,70,40,1000,1000,FPGA_1_31_24,1,31,24,F2A_2184,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_31_25,1,31,25,F2A_2185,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_31_26,1,31,26,F2A_2186,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_31_27,1,31,27,F2A_2187,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_31_28,1,31,28,F2A_2188,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_31_29,1,31,29,F2A_2189,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_31_30,1,31,30,F2A_2190,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_31_31,1,31,31,F2A_2191,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_31_32,1,31,32,F2A_2192,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_31_33,1,31,33,F2A_2193,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,330,40,1000,3000,FPGA_1_31_34,1,31,34,F2A_2194,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,330,40,1000,3000,FPGA_1_31_35,1,31,35,F2A_2195,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,330,40,1000,3000,FPGA_1_31_36,1,31,36,F2A_2196,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,330,40,1000,3000,FPGA_1_31_37,1,31,37,F2A_2197,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_31_38,1,31,38,F2A_2198,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_31_39,1,31,39,F2A_2199,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_31_40,1,31,40,F2A_2200,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_1_31_41,1,31,41,F2A_2201,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_1_31_42,1,31,42,F2A_2202,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_1_31_43,1,31,43,F2A_2203,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_1_31_44,1,31,44,F2A_2204,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_1_31_45,1,31,45,F2A_2205,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_1_31_46,1,31,46,F2A_2206,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_1_31_47,1,31,47,F2A_2207,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,460,40,1000,4000,FPGA_1_32_0,1,32,0,A2F_2232,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,460,40,1000,4000,FPGA_1_32_1,1,32,1,A2F_2233,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,460,40,1000,4000,FPGA_1_32_2,1,32,2,A2F_2234,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_32_3,1,32,3,A2F_2235,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_32_4,1,32,4,A2F_2236,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_32_5,1,32,5,A2F_2237,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_32_6,1,32,6,A2F_2238,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_32_7,1,32,7,A2F_2239,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_32_8,1,32,8,A2F_2240,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_32_9,1,32,9,A2F_2241,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_32_10,1,32,10,A2F_2242,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,980,40,2000,1000,FPGA_1_32_11,1,32,11,A2F_2243,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,70,40,1000,1000,FPGA_1_32_24,1,32,24,F2A_2256,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_32_25,1,32,25,F2A_2257,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_32_26,1,32,26,F2A_2258,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_32_27,1,32,27,F2A_2259,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_32_28,1,32,28,F2A_2260,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_32_29,1,32,29,F2A_2261,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_32_30,1,32,30,F2A_2262,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_32_31,1,32,31,F2A_2263,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_32_32,1,32,32,F2A_2264,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_32_33,1,32,33,F2A_2265,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,330,40,1000,3000,FPGA_1_32_34,1,32,34,F2A_2266,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,330,40,1000,3000,FPGA_1_32_35,1,32,35,F2A_2267,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,330,40,1000,3000,FPGA_1_32_36,1,32,36,F2A_2268,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,330,40,1000,3000,FPGA_1_32_37,1,32,37,F2A_2269,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_32_38,1,32,38,F2A_2270,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_32_39,1,32,39,F2A_2271,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_32_40,1,32,40,F2A_2272,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_1_32_41,1,32,41,F2A_2273,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_1_32_42,1,32,42,F2A_2274,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_1_32_43,1,32,43,F2A_2275,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_1_32_44,1,32,44,F2A_2276,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_1_32_45,1,32,45,F2A_2277,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_1_32_46,1,32,46,F2A_2278,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_1_32_47,1,32,47,F2A_2279,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,460,40,1000,4000,FPGA_1_33_0,1,33,0,A2F_2304,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,460,40,1000,4000,FPGA_1_33_1,1,33,1,A2F_2305,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,460,40,1000,4000,FPGA_1_33_2,1,33,2,A2F_2306,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_33_3,1,33,3,A2F_2307,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_33_4,1,33,4,A2F_2308,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_33_5,1,33,5,A2F_2309,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_33_6,1,33,6,A2F_2310,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_33_7,1,33,7,A2F_2311,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_33_8,1,33,8,A2F_2312,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_33_9,1,33,9,A2F_2313,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_33_10,1,33,10,A2F_2314,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,980,40,2000,1000,FPGA_1_33_11,1,33,11,A2F_2315,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,70,40,1000,1000,FPGA_1_33_24,1,33,24,F2A_2328,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_33_25,1,33,25,F2A_2329,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_33_26,1,33,26,F2A_2330,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_33_27,1,33,27,F2A_2331,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_33_28,1,33,28,F2A_2332,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_33_29,1,33,29,F2A_2333,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_33_30,1,33,30,F2A_2334,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_33_31,1,33,31,F2A_2335,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_33_32,1,33,32,F2A_2336,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_33_33,1,33,33,F2A_2337,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,330,40,1000,3000,FPGA_1_33_34,1,33,34,F2A_2338,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,330,40,1000,3000,FPGA_1_33_35,1,33,35,F2A_2339,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,330,40,1000,3000,FPGA_1_33_36,1,33,36,F2A_2340,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,330,40,1000,3000,FPGA_1_33_37,1,33,37,F2A_2341,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_33_38,1,33,38,F2A_2342,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_33_39,1,33,39,F2A_2343,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_33_40,1,33,40,F2A_2344,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_1_33_41,1,33,41,F2A_2345,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_1_33_42,1,33,42,F2A_2346,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_1_33_43,1,33,43,F2A_2347,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_1_33_44,1,33,44,F2A_2348,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_1_33_45,1,33,45,F2A_2349,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_1_33_46,1,33,46,F2A_2350,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_1_33_47,1,33,47,F2A_2351,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_34_0,1,34,0,A2F_2376,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_34_1,1,34,1,A2F_2377,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_34_2,1,34,2,A2F_2378,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_34_3,1,34,3,A2F_2379,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_34_4,1,34,4,A2F_2380,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_34_5,1,34,5,A2F_2381,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_34_6,1,34,6,A2F_2382,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_34_7,1,34,7,A2F_2383,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_34_8,1,34,8,A2F_2384,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_34_9,1,34,9,A2F_2385,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_34_10,1,34,10,A2F_2386,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_34_24,1,34,24,F2A_2400,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_34_25,1,34,25,F2A_2401,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_34_26,1,34,26,F2A_2402,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_34_27,1,34,27,F2A_2403,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_34_28,1,34,28,F2A_2404,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_34_29,1,34,29,F2A_2405,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_34_30,1,34,30,F2A_2406,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_34_31,1,34,31,F2A_2407,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_34_32,1,34,32,F2A_2408,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_35_0,1,35,0,A2F_2448,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_35_1,1,35,1,A2F_2449,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_35_2,1,35,2,A2F_2450,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_35_3,1,35,3,A2F_2451,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_35_4,1,35,4,A2F_2452,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_35_5,1,35,5,A2F_2453,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_35_6,1,35,6,A2F_2454,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_35_7,1,35,7,A2F_2455,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_35_8,1,35,8,A2F_2456,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_35_9,1,35,9,A2F_2457,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_35_10,1,35,10,A2F_2458,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,980,40,2000,1000,FPGA_1_35_11,1,35,11,A2F_2459,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_35_24,1,35,24,F2A_2472,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_35_25,1,35,25,F2A_2473,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_35_26,1,35,26,F2A_2474,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_35_27,1,35,27,F2A_2475,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_35_28,1,35,28,F2A_2476,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_35_29,1,35,29,F2A_2477,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_35_30,1,35,30,F2A_2478,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_35_31,1,35,31,F2A_2479,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_35_32,1,35,32,F2A_2480,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_35_33,1,35,33,F2A_2481,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_35_34,1,35,34,F2A_2482,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_35_35,1,35,35,F2A_2483,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_35_36,1,35,36,F2A_2484,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_35_37,1,35,37,F2A_2485,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_35_38,1,35,38,F2A_2486,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_35_39,1,35,39,F2A_2487,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_35_40,1,35,40,F2A_2488,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_1_35_41,1,35,41,F2A_2489,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_1_35_42,1,35,42,F2A_2490,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_1_35_43,1,35,43,F2A_2491,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_1_35_44,1,35,44,F2A_2492,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_1_35_45,1,35,45,F2A_2493,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_1_35_46,1,35,46,F2A_2494,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_1_35_47,1,35,47,F2A_2495,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,460,40,1000,4000,FPGA_1_36_0,1,36,0,A2F_2520,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,460,40,1000,4000,FPGA_1_36_1,1,36,1,A2F_2521,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,460,40,1000,4000,FPGA_1_36_2,1,36,2,A2F_2522,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_36_3,1,36,3,A2F_2523,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_36_4,1,36,4,A2F_2524,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_36_5,1,36,5,A2F_2525,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_36_6,1,36,6,A2F_2526,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_36_7,1,36,7,A2F_2527,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_36_8,1,36,8,A2F_2528,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_36_9,1,36,9,A2F_2529,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_36_10,1,36,10,A2F_2530,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,980,40,2000,1000,FPGA_1_36_11,1,36,11,A2F_2531,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,70,40,1000,1000,FPGA_1_36_24,1,36,24,F2A_2544,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_36_25,1,36,25,F2A_2545,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_36_26,1,36,26,F2A_2546,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_36_27,1,36,27,F2A_2547,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_36_28,1,36,28,F2A_2548,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_36_29,1,36,29,F2A_2549,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_36_30,1,36,30,F2A_2550,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_36_31,1,36,31,F2A_2551,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_36_32,1,36,32,F2A_2552,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_36_33,1,36,33,F2A_2553,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,330,40,1000,3000,FPGA_1_36_34,1,36,34,F2A_2554,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,330,40,1000,3000,FPGA_1_36_35,1,36,35,F2A_2555,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,330,40,1000,3000,FPGA_1_36_36,1,36,36,F2A_2556,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,330,40,1000,3000,FPGA_1_36_37,1,36,37,F2A_2557,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_36_38,1,36,38,F2A_2558,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_36_39,1,36,39,F2A_2559,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_36_40,1,36,40,F2A_2560,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_1_36_41,1,36,41,F2A_2561,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_1_36_42,1,36,42,F2A_2562,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_1_36_43,1,36,43,F2A_2563,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_1_36_44,1,36,44,F2A_2564,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_1_36_45,1,36,45,F2A_2565,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_1_36_46,1,36,46,F2A_2566,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_1_36_47,1,36,47,F2A_2567,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,460,40,1000,4000,FPGA_1_37_0,1,37,0,A2F_2592,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,460,40,1000,4000,FPGA_1_37_1,1,37,1,A2F_2593,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,460,40,1000,4000,FPGA_1_37_2,1,37,2,A2F_2594,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_37_3,1,37,3,A2F_2595,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_37_4,1,37,4,A2F_2596,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_37_5,1,37,5,A2F_2597,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_37_6,1,37,6,A2F_2598,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_37_7,1,37,7,A2F_2599,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_37_8,1,37,8,A2F_2600,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_37_9,1,37,9,A2F_2601,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_37_10,1,37,10,A2F_2602,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,980,40,2000,1000,FPGA_1_37_11,1,37,11,A2F_2603,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,70,40,1000,1000,FPGA_1_37_24,1,37,24,F2A_2616,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_37_25,1,37,25,F2A_2617,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_37_26,1,37,26,F2A_2618,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_37_27,1,37,27,F2A_2619,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_37_28,1,37,28,F2A_2620,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_37_29,1,37,29,F2A_2621,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_37_30,1,37,30,F2A_2622,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_37_31,1,37,31,F2A_2623,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_37_32,1,37,32,F2A_2624,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_37_33,1,37,33,F2A_2625,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,330,40,1000,3000,FPGA_1_37_34,1,37,34,F2A_2626,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,330,40,1000,3000,FPGA_1_37_35,1,37,35,F2A_2627,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,330,40,1000,3000,FPGA_1_37_36,1,37,36,F2A_2628,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,330,40,1000,3000,FPGA_1_37_37,1,37,37,F2A_2629,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_37_38,1,37,38,F2A_2630,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_37_39,1,37,39,F2A_2631,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_37_40,1,37,40,F2A_2632,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_1_37_41,1,37,41,F2A_2633,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_1_37_42,1,37,42,F2A_2634,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_1_37_43,1,37,43,F2A_2635,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_1_37_44,1,37,44,F2A_2636,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_1_37_45,1,37,45,F2A_2637,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_1_37_46,1,37,46,F2A_2638,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_1_37_47,1,37,47,F2A_2639,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,460,40,1000,4000,FPGA_1_38_0,1,38,0,A2F_2664,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,460,40,1000,4000,FPGA_1_38_1,1,38,1,A2F_2665,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,460,40,1000,4000,FPGA_1_38_2,1,38,2,A2F_2666,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_38_3,1,38,3,A2F_2667,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_38_4,1,38,4,A2F_2668,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_38_5,1,38,5,A2F_2669,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_38_6,1,38,6,A2F_2670,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_38_7,1,38,7,A2F_2671,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_38_8,1,38,8,A2F_2672,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_38_9,1,38,9,A2F_2673,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_38_10,1,38,10,A2F_2674,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,980,40,2000,1000,FPGA_1_38_11,1,38,11,A2F_2675,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,70,40,1000,1000,FPGA_1_38_24,1,38,24,F2A_2688,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_38_25,1,38,25,F2A_2689,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_38_26,1,38,26,F2A_2690,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_38_27,1,38,27,F2A_2691,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_38_28,1,38,28,F2A_2692,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_38_29,1,38,29,F2A_2693,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_38_30,1,38,30,F2A_2694,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_38_31,1,38,31,F2A_2695,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_38_32,1,38,32,F2A_2696,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_38_33,1,38,33,F2A_2697,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,330,40,1000,3000,FPGA_1_38_34,1,38,34,F2A_2698,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,330,40,1000,3000,FPGA_1_38_35,1,38,35,F2A_2699,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,330,40,1000,3000,FPGA_1_38_36,1,38,36,F2A_2700,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,330,40,1000,3000,FPGA_1_38_37,1,38,37,F2A_2701,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_38_38,1,38,38,F2A_2702,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_38_39,1,38,39,F2A_2703,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_38_40,1,38,40,F2A_2704,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_1_38_41,1,38,41,F2A_2705,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_1_38_42,1,38,42,F2A_2706,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_1_38_43,1,38,43,F2A_2707,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_1_38_44,1,38,44,F2A_2708,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_1_38_45,1,38,45,F2A_2709,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_1_38_46,1,38,46,F2A_2710,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_1_38_47,1,38,47,F2A_2711,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,460,40,1000,4000,FPGA_1_39_0,1,39,0,A2F_2736,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,460,40,1000,4000,FPGA_1_39_1,1,39,1,A2F_2737,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,460,40,1000,4000,FPGA_1_39_2,1,39,2,A2F_2738,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_39_3,1,39,3,A2F_2739,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_39_4,1,39,4,A2F_2740,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_39_5,1,39,5,A2F_2741,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_39_6,1,39,6,A2F_2742,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_39_7,1,39,7,A2F_2743,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_39_8,1,39,8,A2F_2744,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_39_9,1,39,9,A2F_2745,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_39_10,1,39,10,A2F_2746,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,980,40,2000,1000,FPGA_1_39_11,1,39,11,A2F_2747,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,70,40,1000,1000,FPGA_1_39_24,1,39,24,F2A_2760,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_39_25,1,39,25,F2A_2761,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_39_26,1,39,26,F2A_2762,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_39_27,1,39,27,F2A_2763,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_39_28,1,39,28,F2A_2764,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_39_29,1,39,29,F2A_2765,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_39_30,1,39,30,F2A_2766,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_39_31,1,39,31,F2A_2767,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_39_32,1,39,32,F2A_2768,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_39_33,1,39,33,F2A_2769,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,330,40,1000,3000,FPGA_1_39_34,1,39,34,F2A_2770,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,330,40,1000,3000,FPGA_1_39_35,1,39,35,F2A_2771,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,330,40,1000,3000,FPGA_1_39_36,1,39,36,F2A_2772,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,330,40,1000,3000,FPGA_1_39_37,1,39,37,F2A_2773,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_39_38,1,39,38,F2A_2774,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_39_39,1,39,39,F2A_2775,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_39_40,1,39,40,F2A_2776,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_1_39_41,1,39,41,F2A_2777,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_1_39_42,1,39,42,F2A_2778,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_1_39_43,1,39,43,F2A_2779,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_1_39_44,1,39,44,F2A_2780,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_1_39_45,1,39,45,F2A_2781,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_1_39_46,1,39,46,F2A_2782,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_1_39_47,1,39,47,F2A_2783,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,460,40,1000,4000,FPGA_1_40_0,1,40,0,A2F_2808,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,460,40,1000,4000,FPGA_1_40_1,1,40,1,A2F_2809,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,460,40,1000,4000,FPGA_1_40_2,1,40,2,A2F_2810,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_40_3,1,40,3,A2F_2811,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_40_4,1,40,4,A2F_2812,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_40_5,1,40,5,A2F_2813,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_40_6,1,40,6,A2F_2814,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_40_7,1,40,7,A2F_2815,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_40_8,1,40,8,A2F_2816,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_40_9,1,40,9,A2F_2817,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_40_10,1,40,10,A2F_2818,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,980,40,2000,1000,FPGA_1_40_11,1,40,11,A2F_2819,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,70,40,1000,1000,FPGA_1_40_24,1,40,24,F2A_2832,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_40_25,1,40,25,F2A_2833,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_40_26,1,40,26,F2A_2834,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_40_27,1,40,27,F2A_2835,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_40_28,1,40,28,F2A_2836,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_40_29,1,40,29,F2A_2837,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_40_30,1,40,30,F2A_2838,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_40_31,1,40,31,F2A_2839,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_40_32,1,40,32,F2A_2840,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_40_33,1,40,33,F2A_2841,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,330,40,1000,3000,FPGA_1_40_34,1,40,34,F2A_2842,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,330,40,1000,3000,FPGA_1_40_35,1,40,35,F2A_2843,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,330,40,1000,3000,FPGA_1_40_36,1,40,36,F2A_2844,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,330,40,1000,3000,FPGA_1_40_37,1,40,37,F2A_2845,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_40_38,1,40,38,F2A_2846,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_40_39,1,40,39,F2A_2847,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_40_40,1,40,40,F2A_2848,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_1_40_41,1,40,41,F2A_2849,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_1_40_42,1,40,42,F2A_2850,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_1_40_43,1,40,43,F2A_2851,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_1_40_44,1,40,44,F2A_2852,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_1_40_45,1,40,45,F2A_2853,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_1_40_46,1,40,46,F2A_2854,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_1_40_47,1,40,47,F2A_2855,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,460,40,1000,4000,FPGA_1_41_0,1,41,0,A2F_2880,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,460,40,1000,4000,FPGA_1_41_1,1,41,1,A2F_2881,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,460,40,1000,4000,FPGA_1_41_2,1,41,2,A2F_2882,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_41_3,1,41,3,A2F_2883,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_41_4,1,41,4,A2F_2884,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_41_5,1,41,5,A2F_2885,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_41_6,1,41,6,A2F_2886,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_41_7,1,41,7,A2F_2887,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_41_8,1,41,8,A2F_2888,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_41_9,1,41,9,A2F_2889,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_41_10,1,41,10,A2F_2890,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,980,40,2000,1000,FPGA_1_41_11,1,41,11,A2F_2891,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,70,40,1000,1000,FPGA_1_41_24,1,41,24,F2A_2904,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_41_25,1,41,25,F2A_2905,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_41_26,1,41,26,F2A_2906,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_41_27,1,41,27,F2A_2907,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_41_28,1,41,28,F2A_2908,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_41_29,1,41,29,F2A_2909,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_41_30,1,41,30,F2A_2910,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_41_31,1,41,31,F2A_2911,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_41_32,1,41,32,F2A_2912,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_41_33,1,41,33,F2A_2913,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,330,40,1000,3000,FPGA_1_41_34,1,41,34,F2A_2914,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,330,40,1000,3000,FPGA_1_41_35,1,41,35,F2A_2915,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,330,40,1000,3000,FPGA_1_41_36,1,41,36,F2A_2916,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,330,40,1000,3000,FPGA_1_41_37,1,41,37,F2A_2917,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_41_38,1,41,38,F2A_2918,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_41_39,1,41,39,F2A_2919,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_41_40,1,41,40,F2A_2920,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_1_41_41,1,41,41,F2A_2921,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_1_41_42,1,41,42,F2A_2922,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_1_41_43,1,41,43,F2A_2923,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_1_41_44,1,41,44,F2A_2924,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_1_41_45,1,41,45,F2A_2925,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_1_41_46,1,41,46,F2A_2926,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_1_41_47,1,41,47,F2A_2927,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,460,40,1000,4000,FPGA_1_42_0,1,42,0,A2F_2952,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,460,40,1000,4000,FPGA_1_42_1,1,42,1,A2F_2953,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,460,40,1000,4000,FPGA_1_42_2,1,42,2,A2F_2954,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_42_3,1,42,3,A2F_2955,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_42_4,1,42,4,A2F_2956,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_42_5,1,42,5,A2F_2957,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_42_6,1,42,6,A2F_2958,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_42_7,1,42,7,A2F_2959,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_42_8,1,42,8,A2F_2960,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_42_9,1,42,9,A2F_2961,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_42_10,1,42,10,A2F_2962,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,980,40,2000,1000,FPGA_1_42_11,1,42,11,A2F_2963,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,70,40,1000,1000,FPGA_1_42_24,1,42,24,F2A_2976,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_42_25,1,42,25,F2A_2977,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_42_26,1,42,26,F2A_2978,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_42_27,1,42,27,F2A_2979,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_42_28,1,42,28,F2A_2980,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_42_29,1,42,29,F2A_2981,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_42_30,1,42,30,F2A_2982,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_42_31,1,42,31,F2A_2983,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_42_32,1,42,32,F2A_2984,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_42_33,1,42,33,F2A_2985,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,330,40,1000,3000,FPGA_1_42_34,1,42,34,F2A_2986,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,330,40,1000,3000,FPGA_1_42_35,1,42,35,F2A_2987,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,330,40,1000,3000,FPGA_1_42_36,1,42,36,F2A_2988,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,330,40,1000,3000,FPGA_1_42_37,1,42,37,F2A_2989,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_42_38,1,42,38,F2A_2990,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_42_39,1,42,39,F2A_2991,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_42_40,1,42,40,F2A_2992,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_1_42_41,1,42,41,F2A_2993,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_1_42_42,1,42,42,F2A_2994,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_1_42_43,1,42,43,F2A_2995,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_1_42_44,1,42,44,F2A_2996,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_1_42_45,1,42,45,F2A_2997,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_1_42_46,1,42,46,F2A_2998,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_1_42_47,1,42,47,F2A_2999,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,460,40,1000,4000,FPGA_1_43_0,1,43,0,A2F_3024,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,460,40,1000,4000,FPGA_1_43_1,1,43,1,A2F_3025,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,460,40,1000,4000,FPGA_1_43_2,1,43,2,A2F_3026,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_43_3,1,43,3,A2F_3027,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_43_4,1,43,4,A2F_3028,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_43_5,1,43,5,A2F_3029,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_43_6,1,43,6,A2F_3030,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_43_7,1,43,7,A2F_3031,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_43_8,1,43,8,A2F_3032,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_43_9,1,43,9,A2F_3033,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_43_10,1,43,10,A2F_3034,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,980,40,2000,1000,FPGA_1_43_11,1,43,11,A2F_3035,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,70,40,1000,1000,FPGA_1_43_24,1,43,24,F2A_3048,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_1_43_25,1,43,25,F2A_3049,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_1_43_26,1,43,26,F2A_3050,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_1_43_27,1,43,27,F2A_3051,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_1_43_28,1,43,28,F2A_3052,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_1_43_29,1,43,29,F2A_3053,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_1_43_30,1,43,30,F2A_3054,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_1_43_31,1,43,31,F2A_3055,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_1_43_32,1,43,32,F2A_3056,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_1_43_33,1,43,33,F2A_3057,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,330,40,1000,3000,FPGA_1_43_34,1,43,34,F2A_3058,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,330,40,1000,3000,FPGA_1_43_35,1,43,35,F2A_3059,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,330,40,1000,3000,FPGA_1_43_36,1,43,36,F2A_3060,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,330,40,1000,3000,FPGA_1_43_37,1,43,37,F2A_3061,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_43_38,1,43,38,F2A_3062,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_43_39,1,43,39,F2A_3063,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_43_40,1,43,40,F2A_3064,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_1_43_41,1,43,41,F2A_3065,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_1_43_42,1,43,42,F2A_3066,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_1_43_43,1,43,43,F2A_3067,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_1_43_44,1,43,44,F2A_3068,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_1_43_45,1,43,45,F2A_3069,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_1_43_46,1,43,46,F2A_3070,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_1_43_47,1,43,47,F2A_3071,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_62_2_0,62,2,0,A2F_15396,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_62_2_1,62,2,1,A2F_15397,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_62_2_2,62,2,2,A2F_15398,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_62_2_3,62,2,3,A2F_15399,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_62_2_4,62,2,4,A2F_15400,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_62_2_5,62,2,5,A2F_15401,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_62_2_6,62,2,6,A2F_15402,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_62_2_7,62,2,7,A2F_15403,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_62_2_8,62,2,8,A2F_15404,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_62_2_9,62,2,9,A2F_15405,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_62_2_10,62,2,10,A2F_15406,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_62_2_24,62,2,24,F2A_15420,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_62_2_25,62,2,25,F2A_15421,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_62_2_26,62,2,26,F2A_15422,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_62_2_27,62,2,27,F2A_15423,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_62_2_28,62,2,28,F2A_15424,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_62_2_29,62,2,29,F2A_15425,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_62_2_30,62,2,30,F2A_15426,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_62_2_31,62,2,31,F2A_15427,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_62_2_32,62,2,32,F2A_15428,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_62_3_0,62,3,0,A2F_15324,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_62_3_1,62,3,1,A2F_15325,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_62_3_2,62,3,2,A2F_15326,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_62_3_3,62,3,3,A2F_15327,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_62_3_4,62,3,4,A2F_15328,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_62_3_5,62,3,5,A2F_15329,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_62_3_6,62,3,6,A2F_15330,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_62_3_7,62,3,7,A2F_15331,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_62_3_8,62,3,8,A2F_15332,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_62_3_9,62,3,9,A2F_15333,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_62_3_10,62,3,10,A2F_15334,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,980,40,2000,1000,FPGA_62_3_11,62,3,11,A2F_15335,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_62_3_24,62,3,24,F2A_15348,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_62_3_25,62,3,25,F2A_15349,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_62_3_26,62,3,26,F2A_15350,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_62_3_27,62,3,27,F2A_15351,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_62_3_28,62,3,28,F2A_15352,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_62_3_29,62,3,29,F2A_15353,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_62_3_30,62,3,30,F2A_15354,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_62_3_31,62,3,31,F2A_15355,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_62_3_32,62,3,32,F2A_15356,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_62_3_33,62,3,33,F2A_15357,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_62_3_34,62,3,34,F2A_15358,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_62_3_35,62,3,35,F2A_15359,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_62_3_36,62,3,36,F2A_15360,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_62_3_37,62,3,37,F2A_15361,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_62_3_38,62,3,38,F2A_15362,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_62_3_39,62,3,39,F2A_15363,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_62_3_40,62,3,40,F2A_15364,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,720,40,1000,6000,FPGA_62_3_41,62,3,41,F2A_15365,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,720,40,1000,6000,FPGA_62_3_42,62,3,42,F2A_15366,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,720,40,1000,6000,FPGA_62_3_43,62,3,43,F2A_15367,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,720,40,1000,6000,FPGA_62_3_44,62,3,44,F2A_15368,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,720,40,1000,6000,FPGA_62_3_45,62,3,45,F2A_15369,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,720,40,1000,6000,FPGA_62_3_46,62,3,46,F2A_15370,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,720,40,1000,6000,FPGA_62_3_47,62,3,47,F2A_15371,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,460,40,1000,4000,FPGA_62_4_0,62,4,0,A2F_15252,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,460,40,1000,4000,FPGA_62_4_1,62,4,1,A2F_15253,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,460,40,1000,4000,FPGA_62_4_2,62,4,2,A2F_15254,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_62_4_3,62,4,3,A2F_15255,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_62_4_4,62,4,4,A2F_15256,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_62_4_5,62,4,5,A2F_15257,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_62_4_6,62,4,6,A2F_15258,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_62_4_7,62,4,7,A2F_15259,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_62_4_8,62,4,8,A2F_15260,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_62_4_9,62,4,9,A2F_15261,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_62_4_10,62,4,10,A2F_15262,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,980,40,2000,1000,FPGA_62_4_11,62,4,11,A2F_15263,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,70,40,1000,1000,FPGA_62_4_24,62,4,24,F2A_15276,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_62_4_25,62,4,25,F2A_15277,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_62_4_26,62,4,26,F2A_15278,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_62_4_27,62,4,27,F2A_15279,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_62_4_28,62,4,28,F2A_15280,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_62_4_29,62,4,29,F2A_15281,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_62_4_30,62,4,30,F2A_15282,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_62_4_31,62,4,31,F2A_15283,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_62_4_32,62,4,32,F2A_15284,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_62_4_33,62,4,33,F2A_15285,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,330,40,1000,3000,FPGA_62_4_34,62,4,34,F2A_15286,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,330,40,1000,3000,FPGA_62_4_35,62,4,35,F2A_15287,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,330,40,1000,3000,FPGA_62_4_36,62,4,36,F2A_15288,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,330,40,1000,3000,FPGA_62_4_37,62,4,37,F2A_15289,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_62_4_38,62,4,38,F2A_15290,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_62_4_39,62,4,39,F2A_15291,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_62_4_40,62,4,40,F2A_15292,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,720,40,1000,6000,FPGA_62_4_41,62,4,41,F2A_15293,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,720,40,1000,6000,FPGA_62_4_42,62,4,42,F2A_15294,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,720,40,1000,6000,FPGA_62_4_43,62,4,43,F2A_15295,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,720,40,1000,6000,FPGA_62_4_44,62,4,44,F2A_15296,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,720,40,1000,6000,FPGA_62_4_45,62,4,45,F2A_15297,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,720,40,1000,6000,FPGA_62_4_46,62,4,46,F2A_15298,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,720,40,1000,6000,FPGA_62_4_47,62,4,47,F2A_15299,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,460,40,1000,4000,FPGA_62_5_0,62,5,0,A2F_15180,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,460,40,1000,4000,FPGA_62_5_1,62,5,1,A2F_15181,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,460,40,1000,4000,FPGA_62_5_2,62,5,2,A2F_15182,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_62_5_3,62,5,3,A2F_15183,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_62_5_4,62,5,4,A2F_15184,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_62_5_5,62,5,5,A2F_15185,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_62_5_6,62,5,6,A2F_15186,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_62_5_7,62,5,7,A2F_15187,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_62_5_8,62,5,8,A2F_15188,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_62_5_9,62,5,9,A2F_15189,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_62_5_10,62,5,10,A2F_15190,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,980,40,2000,1000,FPGA_62_5_11,62,5,11,A2F_15191,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,70,40,1000,1000,FPGA_62_5_24,62,5,24,F2A_15204,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_62_5_25,62,5,25,F2A_15205,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_62_5_26,62,5,26,F2A_15206,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_62_5_27,62,5,27,F2A_15207,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_62_5_28,62,5,28,F2A_15208,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_62_5_29,62,5,29,F2A_15209,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_62_5_30,62,5,30,F2A_15210,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_62_5_31,62,5,31,F2A_15211,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_62_5_32,62,5,32,F2A_15212,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_62_5_33,62,5,33,F2A_15213,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,330,40,1000,3000,FPGA_62_5_34,62,5,34,F2A_15214,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,330,40,1000,3000,FPGA_62_5_35,62,5,35,F2A_15215,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,330,40,1000,3000,FPGA_62_5_36,62,5,36,F2A_15216,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,330,40,1000,3000,FPGA_62_5_37,62,5,37,F2A_15217,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_62_5_38,62,5,38,F2A_15218,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_62_5_39,62,5,39,F2A_15219,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_62_5_40,62,5,40,F2A_15220,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,720,40,1000,6000,FPGA_62_5_41,62,5,41,F2A_15221,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,720,40,1000,6000,FPGA_62_5_42,62,5,42,F2A_15222,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,720,40,1000,6000,FPGA_62_5_43,62,5,43,F2A_15223,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,720,40,1000,6000,FPGA_62_5_44,62,5,44,F2A_15224,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,720,40,1000,6000,FPGA_62_5_45,62,5,45,F2A_15225,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,720,40,1000,6000,FPGA_62_5_46,62,5,46,F2A_15226,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,720,40,1000,6000,FPGA_62_5_47,62,5,47,F2A_15227,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,460,40,1000,4000,FPGA_62_6_0,62,6,0,A2F_15108,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,460,40,1000,4000,FPGA_62_6_1,62,6,1,A2F_15109,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,460,40,1000,4000,FPGA_62_6_2,62,6,2,A2F_15110,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_62_6_3,62,6,3,A2F_15111,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_62_6_4,62,6,4,A2F_15112,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_62_6_5,62,6,5,A2F_15113,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_62_6_6,62,6,6,A2F_15114,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_62_6_7,62,6,7,A2F_15115,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_62_6_8,62,6,8,A2F_15116,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_62_6_9,62,6,9,A2F_15117,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_62_6_10,62,6,10,A2F_15118,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,980,40,2000,1000,FPGA_62_6_11,62,6,11,A2F_15119,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,70,40,1000,1000,FPGA_62_6_24,62,6,24,F2A_15132,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_62_6_25,62,6,25,F2A_15133,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_62_6_26,62,6,26,F2A_15134,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_62_6_27,62,6,27,F2A_15135,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_62_6_28,62,6,28,F2A_15136,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_62_6_29,62,6,29,F2A_15137,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_62_6_30,62,6,30,F2A_15138,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_62_6_31,62,6,31,F2A_15139,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_62_6_32,62,6,32,F2A_15140,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_62_6_33,62,6,33,F2A_15141,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,330,40,1000,3000,FPGA_62_6_34,62,6,34,F2A_15142,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,330,40,1000,3000,FPGA_62_6_35,62,6,35,F2A_15143,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,330,40,1000,3000,FPGA_62_6_36,62,6,36,F2A_15144,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,330,40,1000,3000,FPGA_62_6_37,62,6,37,F2A_15145,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_62_6_38,62,6,38,F2A_15146,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_62_6_39,62,6,39,F2A_15147,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_62_6_40,62,6,40,F2A_15148,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,720,40,1000,6000,FPGA_62_6_41,62,6,41,F2A_15149,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,720,40,1000,6000,FPGA_62_6_42,62,6,42,F2A_15150,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,720,40,1000,6000,FPGA_62_6_43,62,6,43,F2A_15151,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,720,40,1000,6000,FPGA_62_6_44,62,6,44,F2A_15152,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,720,40,1000,6000,FPGA_62_6_45,62,6,45,F2A_15153,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,720,40,1000,6000,FPGA_62_6_46,62,6,46,F2A_15154,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,720,40,1000,6000,FPGA_62_6_47,62,6,47,F2A_15155,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,460,40,1000,4000,FPGA_62_7_0,62,7,0,A2F_15036,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,460,40,1000,4000,FPGA_62_7_1,62,7,1,A2F_15037,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,460,40,1000,4000,FPGA_62_7_2,62,7,2,A2F_15038,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_62_7_3,62,7,3,A2F_15039,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_62_7_4,62,7,4,A2F_15040,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_62_7_5,62,7,5,A2F_15041,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_62_7_6,62,7,6,A2F_15042,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_62_7_7,62,7,7,A2F_15043,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_62_7_8,62,7,8,A2F_15044,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_62_7_9,62,7,9,A2F_15045,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_62_7_10,62,7,10,A2F_15046,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,980,40,2000,1000,FPGA_62_7_11,62,7,11,A2F_15047,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,70,40,1000,1000,FPGA_62_7_24,62,7,24,F2A_15060,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_62_7_25,62,7,25,F2A_15061,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_62_7_26,62,7,26,F2A_15062,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_62_7_27,62,7,27,F2A_15063,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_62_7_28,62,7,28,F2A_15064,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_62_7_29,62,7,29,F2A_15065,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_62_7_30,62,7,30,F2A_15066,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_62_7_31,62,7,31,F2A_15067,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_62_7_32,62,7,32,F2A_15068,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_62_7_33,62,7,33,F2A_15069,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,330,40,1000,3000,FPGA_62_7_34,62,7,34,F2A_15070,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,330,40,1000,3000,FPGA_62_7_35,62,7,35,F2A_15071,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,330,40,1000,3000,FPGA_62_7_36,62,7,36,F2A_15072,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,330,40,1000,3000,FPGA_62_7_37,62,7,37,F2A_15073,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_62_7_38,62,7,38,F2A_15074,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_62_7_39,62,7,39,F2A_15075,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_62_7_40,62,7,40,F2A_15076,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,720,40,1000,6000,FPGA_62_7_41,62,7,41,F2A_15077,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,720,40,1000,6000,FPGA_62_7_42,62,7,42,F2A_15078,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,720,40,1000,6000,FPGA_62_7_43,62,7,43,F2A_15079,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,720,40,1000,6000,FPGA_62_7_44,62,7,44,F2A_15080,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,720,40,1000,6000,FPGA_62_7_45,62,7,45,F2A_15081,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,720,40,1000,6000,FPGA_62_7_46,62,7,46,F2A_15082,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,720,40,1000,6000,FPGA_62_7_47,62,7,47,F2A_15083,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,460,40,1000,4000,FPGA_62_8_0,62,8,0,A2F_14964,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,460,40,1000,4000,FPGA_62_8_1,62,8,1,A2F_14965,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,460,40,1000,4000,FPGA_62_8_2,62,8,2,A2F_14966,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_62_8_3,62,8,3,A2F_14967,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_62_8_4,62,8,4,A2F_14968,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_62_8_5,62,8,5,A2F_14969,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_62_8_6,62,8,6,A2F_14970,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_62_8_7,62,8,7,A2F_14971,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_62_8_8,62,8,8,A2F_14972,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_62_8_9,62,8,9,A2F_14973,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_62_8_10,62,8,10,A2F_14974,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,980,40,2000,1000,FPGA_62_8_11,62,8,11,A2F_14975,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,70,40,1000,1000,FPGA_62_8_24,62,8,24,F2A_14988,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_62_8_25,62,8,25,F2A_14989,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_62_8_26,62,8,26,F2A_14990,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_62_8_27,62,8,27,F2A_14991,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_62_8_28,62,8,28,F2A_14992,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_62_8_29,62,8,29,F2A_14993,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_62_8_30,62,8,30,F2A_14994,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_62_8_31,62,8,31,F2A_14995,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_62_8_32,62,8,32,F2A_14996,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_62_8_33,62,8,33,F2A_14997,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,330,40,1000,3000,FPGA_62_8_34,62,8,34,F2A_14998,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,330,40,1000,3000,FPGA_62_8_35,62,8,35,F2A_14999,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,330,40,1000,3000,FPGA_62_8_36,62,8,36,F2A_15000,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,330,40,1000,3000,FPGA_62_8_37,62,8,37,F2A_15001,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_62_8_38,62,8,38,F2A_15002,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_62_8_39,62,8,39,F2A_15003,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_62_8_40,62,8,40,F2A_15004,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,720,40,1000,6000,FPGA_62_8_41,62,8,41,F2A_15005,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,720,40,1000,6000,FPGA_62_8_42,62,8,42,F2A_15006,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,720,40,1000,6000,FPGA_62_8_43,62,8,43,F2A_15007,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,720,40,1000,6000,FPGA_62_8_44,62,8,44,F2A_15008,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,720,40,1000,6000,FPGA_62_8_45,62,8,45,F2A_15009,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,720,40,1000,6000,FPGA_62_8_46,62,8,46,F2A_15010,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,720,40,1000,6000,FPGA_62_8_47,62,8,47,F2A_15011,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,460,40,1000,4000,FPGA_62_9_0,62,9,0,A2F_14892,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,460,40,1000,4000,FPGA_62_9_1,62,9,1,A2F_14893,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,460,40,1000,4000,FPGA_62_9_2,62,9,2,A2F_14894,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_62_9_3,62,9,3,A2F_14895,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_62_9_4,62,9,4,A2F_14896,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_62_9_5,62,9,5,A2F_14897,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_62_9_6,62,9,6,A2F_14898,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_62_9_7,62,9,7,A2F_14899,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_62_9_8,62,9,8,A2F_14900,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_62_9_9,62,9,9,A2F_14901,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_62_9_10,62,9,10,A2F_14902,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,980,40,2000,1000,FPGA_62_9_11,62,9,11,A2F_14903,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,70,40,1000,1000,FPGA_62_9_24,62,9,24,F2A_14916,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_62_9_25,62,9,25,F2A_14917,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_62_9_26,62,9,26,F2A_14918,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_62_9_27,62,9,27,F2A_14919,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_62_9_28,62,9,28,F2A_14920,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_62_9_29,62,9,29,F2A_14921,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_62_9_30,62,9,30,F2A_14922,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_62_9_31,62,9,31,F2A_14923,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_62_9_32,62,9,32,F2A_14924,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_62_9_33,62,9,33,F2A_14925,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,330,40,1000,3000,FPGA_62_9_34,62,9,34,F2A_14926,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,330,40,1000,3000,FPGA_62_9_35,62,9,35,F2A_14927,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,330,40,1000,3000,FPGA_62_9_36,62,9,36,F2A_14928,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,330,40,1000,3000,FPGA_62_9_37,62,9,37,F2A_14929,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_62_9_38,62,9,38,F2A_14930,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_62_9_39,62,9,39,F2A_14931,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_62_9_40,62,9,40,F2A_14932,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,720,40,1000,6000,FPGA_62_9_41,62,9,41,F2A_14933,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,720,40,1000,6000,FPGA_62_9_42,62,9,42,F2A_14934,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,720,40,1000,6000,FPGA_62_9_43,62,9,43,F2A_14935,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,720,40,1000,6000,FPGA_62_9_44,62,9,44,F2A_14936,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,720,40,1000,6000,FPGA_62_9_45,62,9,45,F2A_14937,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,720,40,1000,6000,FPGA_62_9_46,62,9,46,F2A_14938,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,720,40,1000,6000,FPGA_62_9_47,62,9,47,F2A_14939,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,460,40,1000,4000,FPGA_62_10_0,62,10,0,A2F_14820,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,460,40,1000,4000,FPGA_62_10_1,62,10,1,A2F_14821,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,460,40,1000,4000,FPGA_62_10_2,62,10,2,A2F_14822,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_62_10_3,62,10,3,A2F_14823,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_62_10_4,62,10,4,A2F_14824,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_62_10_5,62,10,5,A2F_14825,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_62_10_6,62,10,6,A2F_14826,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_62_10_7,62,10,7,A2F_14827,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_62_10_8,62,10,8,A2F_14828,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_62_10_9,62,10,9,A2F_14829,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_62_10_10,62,10,10,A2F_14830,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,980,40,2000,1000,FPGA_62_10_11,62,10,11,A2F_14831,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,70,40,1000,1000,FPGA_62_10_24,62,10,24,F2A_14844,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_62_10_25,62,10,25,F2A_14845,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_62_10_26,62,10,26,F2A_14846,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_62_10_27,62,10,27,F2A_14847,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_62_10_28,62,10,28,F2A_14848,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_62_10_29,62,10,29,F2A_14849,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_62_10_30,62,10,30,F2A_14850,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_62_10_31,62,10,31,F2A_14851,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_62_10_32,62,10,32,F2A_14852,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_62_10_33,62,10,33,F2A_14853,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,330,40,1000,3000,FPGA_62_10_34,62,10,34,F2A_14854,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,330,40,1000,3000,FPGA_62_10_35,62,10,35,F2A_14855,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,330,40,1000,3000,FPGA_62_10_36,62,10,36,F2A_14856,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,330,40,1000,3000,FPGA_62_10_37,62,10,37,F2A_14857,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_62_10_38,62,10,38,F2A_14858,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_62_10_39,62,10,39,F2A_14859,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_62_10_40,62,10,40,F2A_14860,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,720,40,1000,6000,FPGA_62_10_41,62,10,41,F2A_14861,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,720,40,1000,6000,FPGA_62_10_42,62,10,42,F2A_14862,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,720,40,1000,6000,FPGA_62_10_43,62,10,43,F2A_14863,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,720,40,1000,6000,FPGA_62_10_44,62,10,44,F2A_14864,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,720,40,1000,6000,FPGA_62_10_45,62,10,45,F2A_14865,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,720,40,1000,6000,FPGA_62_10_46,62,10,46,F2A_14866,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,720,40,1000,6000,FPGA_62_10_47,62,10,47,F2A_14867,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,460,40,1000,4000,FPGA_62_11_0,62,11,0,A2F_14748,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,460,40,1000,4000,FPGA_62_11_1,62,11,1,A2F_14749,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,460,40,1000,4000,FPGA_62_11_2,62,11,2,A2F_14750,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_62_11_3,62,11,3,A2F_14751,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_62_11_4,62,11,4,A2F_14752,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_62_11_5,62,11,5,A2F_14753,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_62_11_6,62,11,6,A2F_14754,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_62_11_7,62,11,7,A2F_14755,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_62_11_8,62,11,8,A2F_14756,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_62_11_9,62,11,9,A2F_14757,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_62_11_10,62,11,10,A2F_14758,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,980,40,2000,1000,FPGA_62_11_11,62,11,11,A2F_14759,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,70,40,1000,1000,FPGA_62_11_24,62,11,24,F2A_14772,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_62_11_25,62,11,25,F2A_14773,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_62_11_26,62,11,26,F2A_14774,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_62_11_27,62,11,27,F2A_14775,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_62_11_28,62,11,28,F2A_14776,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_62_11_29,62,11,29,F2A_14777,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_62_11_30,62,11,30,F2A_14778,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_62_11_31,62,11,31,F2A_14779,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_62_11_32,62,11,32,F2A_14780,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_62_11_33,62,11,33,F2A_14781,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,330,40,1000,3000,FPGA_62_11_34,62,11,34,F2A_14782,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,330,40,1000,3000,FPGA_62_11_35,62,11,35,F2A_14783,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,330,40,1000,3000,FPGA_62_11_36,62,11,36,F2A_14784,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,330,40,1000,3000,FPGA_62_11_37,62,11,37,F2A_14785,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_62_11_38,62,11,38,F2A_14786,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_62_11_39,62,11,39,F2A_14787,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_62_11_40,62,11,40,F2A_14788,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,720,40,1000,6000,FPGA_62_11_41,62,11,41,F2A_14789,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,720,40,1000,6000,FPGA_62_11_42,62,11,42,F2A_14790,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,720,40,1000,6000,FPGA_62_11_43,62,11,43,F2A_14791,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,720,40,1000,6000,FPGA_62_11_44,62,11,44,F2A_14792,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,720,40,1000,6000,FPGA_62_11_45,62,11,45,F2A_14793,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,720,40,1000,6000,FPGA_62_11_46,62,11,46,F2A_14794,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,720,40,1000,6000,FPGA_62_11_47,62,11,47,F2A_14795,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,460,40,1000,4000,FPGA_62_12_0,62,12,0,A2F_14676,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,460,40,1000,4000,FPGA_62_12_1,62,12,1,A2F_14677,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,460,40,1000,4000,FPGA_62_12_2,62,12,2,A2F_14678,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_62_12_3,62,12,3,A2F_14679,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_62_12_4,62,12,4,A2F_14680,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_62_12_5,62,12,5,A2F_14681,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_62_12_6,62,12,6,A2F_14682,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_62_12_7,62,12,7,A2F_14683,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_62_12_8,62,12,8,A2F_14684,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_62_12_9,62,12,9,A2F_14685,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_62_12_10,62,12,10,A2F_14686,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,980,40,2000,1000,FPGA_62_12_11,62,12,11,A2F_14687,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,70,40,1000,1000,FPGA_62_12_24,62,12,24,F2A_14700,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_62_12_25,62,12,25,F2A_14701,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_62_12_26,62,12,26,F2A_14702,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_62_12_27,62,12,27,F2A_14703,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_62_12_28,62,12,28,F2A_14704,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_62_12_29,62,12,29,F2A_14705,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_62_12_30,62,12,30,F2A_14706,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_62_12_31,62,12,31,F2A_14707,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_62_12_32,62,12,32,F2A_14708,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_62_12_33,62,12,33,F2A_14709,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,330,40,1000,3000,FPGA_62_12_34,62,12,34,F2A_14710,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,330,40,1000,3000,FPGA_62_12_35,62,12,35,F2A_14711,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,330,40,1000,3000,FPGA_62_12_36,62,12,36,F2A_14712,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,330,40,1000,3000,FPGA_62_12_37,62,12,37,F2A_14713,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_62_12_38,62,12,38,F2A_14714,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_62_12_39,62,12,39,F2A_14715,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_62_12_40,62,12,40,F2A_14716,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,720,40,1000,6000,FPGA_62_12_41,62,12,41,F2A_14717,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,720,40,1000,6000,FPGA_62_12_42,62,12,42,F2A_14718,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,720,40,1000,6000,FPGA_62_12_43,62,12,43,F2A_14719,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,720,40,1000,6000,FPGA_62_12_44,62,12,44,F2A_14720,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,720,40,1000,6000,FPGA_62_12_45,62,12,45,F2A_14721,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,720,40,1000,6000,FPGA_62_12_46,62,12,46,F2A_14722,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,720,40,1000,6000,FPGA_62_12_47,62,12,47,F2A_14723,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_62_13_0,62,13,0,A2F_14604,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_62_13_1,62,13,1,A2F_14605,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_62_13_2,62,13,2,A2F_14606,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_62_13_3,62,13,3,A2F_14607,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_62_13_4,62,13,4,A2F_14608,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_62_13_5,62,13,5,A2F_14609,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_62_13_6,62,13,6,A2F_14610,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_62_13_7,62,13,7,A2F_14611,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_62_13_8,62,13,8,A2F_14612,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_62_13_9,62,13,9,A2F_14613,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_62_13_10,62,13,10,A2F_14614,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_62_13_24,62,13,24,F2A_14628,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_62_13_25,62,13,25,F2A_14629,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_62_13_26,62,13,26,F2A_14630,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_62_13_27,62,13,27,F2A_14631,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_62_13_28,62,13,28,F2A_14632,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_62_13_29,62,13,29,F2A_14633,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_62_13_30,62,13,30,F2A_14634,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_62_13_31,62,13,31,F2A_14635,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_62_13_32,62,13,32,F2A_14636,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_62_14_0,62,14,0,A2F_14532,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_62_14_1,62,14,1,A2F_14533,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_62_14_2,62,14,2,A2F_14534,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_62_14_3,62,14,3,A2F_14535,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_62_14_4,62,14,4,A2F_14536,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_62_14_5,62,14,5,A2F_14537,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_62_14_6,62,14,6,A2F_14538,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_62_14_7,62,14,7,A2F_14539,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_62_14_8,62,14,8,A2F_14540,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_62_14_9,62,14,9,A2F_14541,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_62_14_10,62,14,10,A2F_14542,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,980,40,2000,1000,FPGA_62_14_11,62,14,11,A2F_14543,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_62_14_24,62,14,24,F2A_14556,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_62_14_25,62,14,25,F2A_14557,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_62_14_26,62,14,26,F2A_14558,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_62_14_27,62,14,27,F2A_14559,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_62_14_28,62,14,28,F2A_14560,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_62_14_29,62,14,29,F2A_14561,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_62_14_30,62,14,30,F2A_14562,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_62_14_31,62,14,31,F2A_14563,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_62_14_32,62,14,32,F2A_14564,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_62_14_33,62,14,33,F2A_14565,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_62_14_34,62,14,34,F2A_14566,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_62_14_35,62,14,35,F2A_14567,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_62_14_36,62,14,36,F2A_14568,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_62_14_37,62,14,37,F2A_14569,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_62_14_38,62,14,38,F2A_14570,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_62_14_39,62,14,39,F2A_14571,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_62_14_40,62,14,40,F2A_14572,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,720,40,1000,6000,FPGA_62_14_41,62,14,41,F2A_14573,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,720,40,1000,6000,FPGA_62_14_42,62,14,42,F2A_14574,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,720,40,1000,6000,FPGA_62_14_43,62,14,43,F2A_14575,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,720,40,1000,6000,FPGA_62_14_44,62,14,44,F2A_14576,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,720,40,1000,6000,FPGA_62_14_45,62,14,45,F2A_14577,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,720,40,1000,6000,FPGA_62_14_46,62,14,46,F2A_14578,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,720,40,1000,6000,FPGA_62_14_47,62,14,47,F2A_14579,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,460,40,1000,4000,FPGA_62_15_0,62,15,0,A2F_14460,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,460,40,1000,4000,FPGA_62_15_1,62,15,1,A2F_14461,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,460,40,1000,4000,FPGA_62_15_2,62,15,2,A2F_14462,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_62_15_3,62,15,3,A2F_14463,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_62_15_4,62,15,4,A2F_14464,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_62_15_5,62,15,5,A2F_14465,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_62_15_6,62,15,6,A2F_14466,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_62_15_7,62,15,7,A2F_14467,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_62_15_8,62,15,8,A2F_14468,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_62_15_9,62,15,9,A2F_14469,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_62_15_10,62,15,10,A2F_14470,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,980,40,2000,1000,FPGA_62_15_11,62,15,11,A2F_14471,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,70,40,1000,1000,FPGA_62_15_24,62,15,24,F2A_14484,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_62_15_25,62,15,25,F2A_14485,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_62_15_26,62,15,26,F2A_14486,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_62_15_27,62,15,27,F2A_14487,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_62_15_28,62,15,28,F2A_14488,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_62_15_29,62,15,29,F2A_14489,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_62_15_30,62,15,30,F2A_14490,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_62_15_31,62,15,31,F2A_14491,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_62_15_32,62,15,32,F2A_14492,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_62_15_33,62,15,33,F2A_14493,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,330,40,1000,3000,FPGA_62_15_34,62,15,34,F2A_14494,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,330,40,1000,3000,FPGA_62_15_35,62,15,35,F2A_14495,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,330,40,1000,3000,FPGA_62_15_36,62,15,36,F2A_14496,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,330,40,1000,3000,FPGA_62_15_37,62,15,37,F2A_14497,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_62_15_38,62,15,38,F2A_14498,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_62_15_39,62,15,39,F2A_14499,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_62_15_40,62,15,40,F2A_14500,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,720,40,1000,6000,FPGA_62_15_41,62,15,41,F2A_14501,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,720,40,1000,6000,FPGA_62_15_42,62,15,42,F2A_14502,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,720,40,1000,6000,FPGA_62_15_43,62,15,43,F2A_14503,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,720,40,1000,6000,FPGA_62_15_44,62,15,44,F2A_14504,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,720,40,1000,6000,FPGA_62_15_45,62,15,45,F2A_14505,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,720,40,1000,6000,FPGA_62_15_46,62,15,46,F2A_14506,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,720,40,1000,6000,FPGA_62_15_47,62,15,47,F2A_14507,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,460,40,1000,4000,FPGA_62_16_0,62,16,0,A2F_14388,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,460,40,1000,4000,FPGA_62_16_1,62,16,1,A2F_14389,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,460,40,1000,4000,FPGA_62_16_2,62,16,2,A2F_14390,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_62_16_3,62,16,3,A2F_14391,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_62_16_4,62,16,4,A2F_14392,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_62_16_5,62,16,5,A2F_14393,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_62_16_6,62,16,6,A2F_14394,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_62_16_7,62,16,7,A2F_14395,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_62_16_8,62,16,8,A2F_14396,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_62_16_9,62,16,9,A2F_14397,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_62_16_10,62,16,10,A2F_14398,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,980,40,2000,1000,FPGA_62_16_11,62,16,11,A2F_14399,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,70,40,1000,1000,FPGA_62_16_24,62,16,24,F2A_14412,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_62_16_25,62,16,25,F2A_14413,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_62_16_26,62,16,26,F2A_14414,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_62_16_27,62,16,27,F2A_14415,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_62_16_28,62,16,28,F2A_14416,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_62_16_29,62,16,29,F2A_14417,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_62_16_30,62,16,30,F2A_14418,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_62_16_31,62,16,31,F2A_14419,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_62_16_32,62,16,32,F2A_14420,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_62_16_33,62,16,33,F2A_14421,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,330,40,1000,3000,FPGA_62_16_34,62,16,34,F2A_14422,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,330,40,1000,3000,FPGA_62_16_35,62,16,35,F2A_14423,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,330,40,1000,3000,FPGA_62_16_36,62,16,36,F2A_14424,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,330,40,1000,3000,FPGA_62_16_37,62,16,37,F2A_14425,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_62_16_38,62,16,38,F2A_14426,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_62_16_39,62,16,39,F2A_14427,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_62_16_40,62,16,40,F2A_14428,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,720,40,1000,6000,FPGA_62_16_41,62,16,41,F2A_14429,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,720,40,1000,6000,FPGA_62_16_42,62,16,42,F2A_14430,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,720,40,1000,6000,FPGA_62_16_43,62,16,43,F2A_14431,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,720,40,1000,6000,FPGA_62_16_44,62,16,44,F2A_14432,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,720,40,1000,6000,FPGA_62_16_45,62,16,45,F2A_14433,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,720,40,1000,6000,FPGA_62_16_46,62,16,46,F2A_14434,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,720,40,1000,6000,FPGA_62_16_47,62,16,47,F2A_14435,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,460,40,1000,4000,FPGA_62_17_0,62,17,0,A2F_14316,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,460,40,1000,4000,FPGA_62_17_1,62,17,1,A2F_14317,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,460,40,1000,4000,FPGA_62_17_2,62,17,2,A2F_14318,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_62_17_3,62,17,3,A2F_14319,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_62_17_4,62,17,4,A2F_14320,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_62_17_5,62,17,5,A2F_14321,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_62_17_6,62,17,6,A2F_14322,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_62_17_7,62,17,7,A2F_14323,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_62_17_8,62,17,8,A2F_14324,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_62_17_9,62,17,9,A2F_14325,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_62_17_10,62,17,10,A2F_14326,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,980,40,2000,1000,FPGA_62_17_11,62,17,11,A2F_14327,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,70,40,1000,1000,FPGA_62_17_24,62,17,24,F2A_14340,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_62_17_25,62,17,25,F2A_14341,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_62_17_26,62,17,26,F2A_14342,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_62_17_27,62,17,27,F2A_14343,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_62_17_28,62,17,28,F2A_14344,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_62_17_29,62,17,29,F2A_14345,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_62_17_30,62,17,30,F2A_14346,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_62_17_31,62,17,31,F2A_14347,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_62_17_32,62,17,32,F2A_14348,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_62_17_33,62,17,33,F2A_14349,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,330,40,1000,3000,FPGA_62_17_34,62,17,34,F2A_14350,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,330,40,1000,3000,FPGA_62_17_35,62,17,35,F2A_14351,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,330,40,1000,3000,FPGA_62_17_36,62,17,36,F2A_14352,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,330,40,1000,3000,FPGA_62_17_37,62,17,37,F2A_14353,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_62_17_38,62,17,38,F2A_14354,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_62_17_39,62,17,39,F2A_14355,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_62_17_40,62,17,40,F2A_14356,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,720,40,1000,6000,FPGA_62_17_41,62,17,41,F2A_14357,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,720,40,1000,6000,FPGA_62_17_42,62,17,42,F2A_14358,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,720,40,1000,6000,FPGA_62_17_43,62,17,43,F2A_14359,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,720,40,1000,6000,FPGA_62_17_44,62,17,44,F2A_14360,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,720,40,1000,6000,FPGA_62_17_45,62,17,45,F2A_14361,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,720,40,1000,6000,FPGA_62_17_46,62,17,46,F2A_14362,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,720,40,1000,6000,FPGA_62_17_47,62,17,47,F2A_14363,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,460,40,1000,4000,FPGA_62_18_0,62,18,0,A2F_14244,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,460,40,1000,4000,FPGA_62_18_1,62,18,1,A2F_14245,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,460,40,1000,4000,FPGA_62_18_2,62,18,2,A2F_14246,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_62_18_3,62,18,3,A2F_14247,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_62_18_4,62,18,4,A2F_14248,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_62_18_5,62,18,5,A2F_14249,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_62_18_6,62,18,6,A2F_14250,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_62_18_7,62,18,7,A2F_14251,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_62_18_8,62,18,8,A2F_14252,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_62_18_9,62,18,9,A2F_14253,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_62_18_10,62,18,10,A2F_14254,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,980,40,2000,1000,FPGA_62_18_11,62,18,11,A2F_14255,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,70,40,1000,1000,FPGA_62_18_24,62,18,24,F2A_14268,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_62_18_25,62,18,25,F2A_14269,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_62_18_26,62,18,26,F2A_14270,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_62_18_27,62,18,27,F2A_14271,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_62_18_28,62,18,28,F2A_14272,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_62_18_29,62,18,29,F2A_14273,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_62_18_30,62,18,30,F2A_14274,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_62_18_31,62,18,31,F2A_14275,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_62_18_32,62,18,32,F2A_14276,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_62_18_33,62,18,33,F2A_14277,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,330,40,1000,3000,FPGA_62_18_34,62,18,34,F2A_14278,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,330,40,1000,3000,FPGA_62_18_35,62,18,35,F2A_14279,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,330,40,1000,3000,FPGA_62_18_36,62,18,36,F2A_14280,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,330,40,1000,3000,FPGA_62_18_37,62,18,37,F2A_14281,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_62_18_38,62,18,38,F2A_14282,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_62_18_39,62,18,39,F2A_14283,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_62_18_40,62,18,40,F2A_14284,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,720,40,1000,6000,FPGA_62_18_41,62,18,41,F2A_14285,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,720,40,1000,6000,FPGA_62_18_42,62,18,42,F2A_14286,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,720,40,1000,6000,FPGA_62_18_43,62,18,43,F2A_14287,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,720,40,1000,6000,FPGA_62_18_44,62,18,44,F2A_14288,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,720,40,1000,6000,FPGA_62_18_45,62,18,45,F2A_14289,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,720,40,1000,6000,FPGA_62_18_46,62,18,46,F2A_14290,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,720,40,1000,6000,FPGA_62_18_47,62,18,47,F2A_14291,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,460,40,1000,4000,FPGA_62_19_0,62,19,0,A2F_14172,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,460,40,1000,4000,FPGA_62_19_1,62,19,1,A2F_14173,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,460,40,1000,4000,FPGA_62_19_2,62,19,2,A2F_14174,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_62_19_3,62,19,3,A2F_14175,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_62_19_4,62,19,4,A2F_14176,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_62_19_5,62,19,5,A2F_14177,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_62_19_6,62,19,6,A2F_14178,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_62_19_7,62,19,7,A2F_14179,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_62_19_8,62,19,8,A2F_14180,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_62_19_9,62,19,9,A2F_14181,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_62_19_10,62,19,10,A2F_14182,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,980,40,2000,1000,FPGA_62_19_11,62,19,11,A2F_14183,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,70,40,1000,1000,FPGA_62_19_24,62,19,24,F2A_14196,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_62_19_25,62,19,25,F2A_14197,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_62_19_26,62,19,26,F2A_14198,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_62_19_27,62,19,27,F2A_14199,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_62_19_28,62,19,28,F2A_14200,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_62_19_29,62,19,29,F2A_14201,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_62_19_30,62,19,30,F2A_14202,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_62_19_31,62,19,31,F2A_14203,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_62_19_32,62,19,32,F2A_14204,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_62_19_33,62,19,33,F2A_14205,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,330,40,1000,3000,FPGA_62_19_34,62,19,34,F2A_14206,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,330,40,1000,3000,FPGA_62_19_35,62,19,35,F2A_14207,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,330,40,1000,3000,FPGA_62_19_36,62,19,36,F2A_14208,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,330,40,1000,3000,FPGA_62_19_37,62,19,37,F2A_14209,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_62_19_38,62,19,38,F2A_14210,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_62_19_39,62,19,39,F2A_14211,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_62_19_40,62,19,40,F2A_14212,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,720,40,1000,6000,FPGA_62_19_41,62,19,41,F2A_14213,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,720,40,1000,6000,FPGA_62_19_42,62,19,42,F2A_14214,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,720,40,1000,6000,FPGA_62_19_43,62,19,43,F2A_14215,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,720,40,1000,6000,FPGA_62_19_44,62,19,44,F2A_14216,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,720,40,1000,6000,FPGA_62_19_45,62,19,45,F2A_14217,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,720,40,1000,6000,FPGA_62_19_46,62,19,46,F2A_14218,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,720,40,1000,6000,FPGA_62_19_47,62,19,47,F2A_14219,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,460,40,1000,4000,FPGA_62_20_0,62,20,0,A2F_14100,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,460,40,1000,4000,FPGA_62_20_1,62,20,1,A2F_14101,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,460,40,1000,4000,FPGA_62_20_2,62,20,2,A2F_14102,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_62_20_3,62,20,3,A2F_14103,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_62_20_4,62,20,4,A2F_14104,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_62_20_5,62,20,5,A2F_14105,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_62_20_6,62,20,6,A2F_14106,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_62_20_7,62,20,7,A2F_14107,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_62_20_8,62,20,8,A2F_14108,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_62_20_9,62,20,9,A2F_14109,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_62_20_10,62,20,10,A2F_14110,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,980,40,2000,1000,FPGA_62_20_11,62,20,11,A2F_14111,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,70,40,1000,1000,FPGA_62_20_24,62,20,24,F2A_14124,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_62_20_25,62,20,25,F2A_14125,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_62_20_26,62,20,26,F2A_14126,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_62_20_27,62,20,27,F2A_14127,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_62_20_28,62,20,28,F2A_14128,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_62_20_29,62,20,29,F2A_14129,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_62_20_30,62,20,30,F2A_14130,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_62_20_31,62,20,31,F2A_14131,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_62_20_32,62,20,32,F2A_14132,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_62_20_33,62,20,33,F2A_14133,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,330,40,1000,3000,FPGA_62_20_34,62,20,34,F2A_14134,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,330,40,1000,3000,FPGA_62_20_35,62,20,35,F2A_14135,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,330,40,1000,3000,FPGA_62_20_36,62,20,36,F2A_14136,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,330,40,1000,3000,FPGA_62_20_37,62,20,37,F2A_14137,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_62_20_38,62,20,38,F2A_14138,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_62_20_39,62,20,39,F2A_14139,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_62_20_40,62,20,40,F2A_14140,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,720,40,1000,6000,FPGA_62_20_41,62,20,41,F2A_14141,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,720,40,1000,6000,FPGA_62_20_42,62,20,42,F2A_14142,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,720,40,1000,6000,FPGA_62_20_43,62,20,43,F2A_14143,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,720,40,1000,6000,FPGA_62_20_44,62,20,44,F2A_14144,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,720,40,1000,6000,FPGA_62_20_45,62,20,45,F2A_14145,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,720,40,1000,6000,FPGA_62_20_46,62,20,46,F2A_14146,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,720,40,1000,6000,FPGA_62_20_47,62,20,47,F2A_14147,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,460,40,1000,4000,FPGA_62_21_0,62,21,0,A2F_14028,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,460,40,1000,4000,FPGA_62_21_1,62,21,1,A2F_14029,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,460,40,1000,4000,FPGA_62_21_2,62,21,2,A2F_14030,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_62_21_3,62,21,3,A2F_14031,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_62_21_4,62,21,4,A2F_14032,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_62_21_5,62,21,5,A2F_14033,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_62_21_6,62,21,6,A2F_14034,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_62_21_7,62,21,7,A2F_14035,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_62_21_8,62,21,8,A2F_14036,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_62_21_9,62,21,9,A2F_14037,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_62_21_10,62,21,10,A2F_14038,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,980,40,2000,1000,FPGA_62_21_11,62,21,11,A2F_14039,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,70,40,1000,1000,FPGA_62_21_24,62,21,24,F2A_14052,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_62_21_25,62,21,25,F2A_14053,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_62_21_26,62,21,26,F2A_14054,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_62_21_27,62,21,27,F2A_14055,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_62_21_28,62,21,28,F2A_14056,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_62_21_29,62,21,29,F2A_14057,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_62_21_30,62,21,30,F2A_14058,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_62_21_31,62,21,31,F2A_14059,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_62_21_32,62,21,32,F2A_14060,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_62_21_33,62,21,33,F2A_14061,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,330,40,1000,3000,FPGA_62_21_34,62,21,34,F2A_14062,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,330,40,1000,3000,FPGA_62_21_35,62,21,35,F2A_14063,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,330,40,1000,3000,FPGA_62_21_36,62,21,36,F2A_14064,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,330,40,1000,3000,FPGA_62_21_37,62,21,37,F2A_14065,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_62_21_38,62,21,38,F2A_14066,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_62_21_39,62,21,39,F2A_14067,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_62_21_40,62,21,40,F2A_14068,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,720,40,1000,6000,FPGA_62_21_41,62,21,41,F2A_14069,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,720,40,1000,6000,FPGA_62_21_42,62,21,42,F2A_14070,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,720,40,1000,6000,FPGA_62_21_43,62,21,43,F2A_14071,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,720,40,1000,6000,FPGA_62_21_44,62,21,44,F2A_14072,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,720,40,1000,6000,FPGA_62_21_45,62,21,45,F2A_14073,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,720,40,1000,6000,FPGA_62_21_46,62,21,46,F2A_14074,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,720,40,1000,6000,FPGA_62_21_47,62,21,47,F2A_14075,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,460,40,1000,4000,FPGA_62_22_0,62,22,0,A2F_13956,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,460,40,1000,4000,FPGA_62_22_1,62,22,1,A2F_13957,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,460,40,1000,4000,FPGA_62_22_2,62,22,2,A2F_13958,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_62_22_3,62,22,3,A2F_13959,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_62_22_4,62,22,4,A2F_13960,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_62_22_5,62,22,5,A2F_13961,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_62_22_6,62,22,6,A2F_13962,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_62_22_7,62,22,7,A2F_13963,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_62_22_8,62,22,8,A2F_13964,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_62_22_9,62,22,9,A2F_13965,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_62_22_10,62,22,10,A2F_13966,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,980,40,2000,1000,FPGA_62_22_11,62,22,11,A2F_13967,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,70,40,1000,1000,FPGA_62_22_24,62,22,24,F2A_13980,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_62_22_25,62,22,25,F2A_13981,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_62_22_26,62,22,26,F2A_13982,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_62_22_27,62,22,27,F2A_13983,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_62_22_28,62,22,28,F2A_13984,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_62_22_29,62,22,29,F2A_13985,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_62_22_30,62,22,30,F2A_13986,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_62_22_31,62,22,31,F2A_13987,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_62_22_32,62,22,32,F2A_13988,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_62_22_33,62,22,33,F2A_13989,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,330,40,1000,3000,FPGA_62_22_34,62,22,34,F2A_13990,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,330,40,1000,3000,FPGA_62_22_35,62,22,35,F2A_13991,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,330,40,1000,3000,FPGA_62_22_36,62,22,36,F2A_13992,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,330,40,1000,3000,FPGA_62_22_37,62,22,37,F2A_13993,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_62_22_38,62,22,38,F2A_13994,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_62_22_39,62,22,39,F2A_13995,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_62_22_40,62,22,40,F2A_13996,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,720,40,1000,6000,FPGA_62_22_41,62,22,41,F2A_13997,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,720,40,1000,6000,FPGA_62_22_42,62,22,42,F2A_13998,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,720,40,1000,6000,FPGA_62_22_43,62,22,43,F2A_13999,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,720,40,1000,6000,FPGA_62_22_44,62,22,44,F2A_14000,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,720,40,1000,6000,FPGA_62_22_45,62,22,45,F2A_14001,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,720,40,1000,6000,FPGA_62_22_46,62,22,46,F2A_14002,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,720,40,1000,6000,FPGA_62_22_47,62,22,47,F2A_14003,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_62_23_0,62,23,0,A2F_13884,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_62_23_1,62,23,1,A2F_13885,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_62_23_2,62,23,2,A2F_13886,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_62_23_3,62,23,3,A2F_13887,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_62_23_4,62,23,4,A2F_13888,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_62_23_5,62,23,5,A2F_13889,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_62_23_6,62,23,6,A2F_13890,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_62_23_7,62,23,7,A2F_13891,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_62_23_8,62,23,8,A2F_13892,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_62_23_9,62,23,9,A2F_13893,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_62_23_10,62,23,10,A2F_13894,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_62_23_24,62,23,24,F2A_13908,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_62_23_25,62,23,25,F2A_13909,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_62_23_26,62,23,26,F2A_13910,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_62_23_27,62,23,27,F2A_13911,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_62_23_28,62,23,28,F2A_13912,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_62_23_29,62,23,29,F2A_13913,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_62_23_30,62,23,30,F2A_13914,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_62_23_31,62,23,31,F2A_13915,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_62_23_32,62,23,32,F2A_13916,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_62_24_0,62,24,0,A2F_13812,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_62_24_1,62,24,1,A2F_13813,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_62_24_2,62,24,2,A2F_13814,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_62_24_3,62,24,3,A2F_13815,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_62_24_4,62,24,4,A2F_13816,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_62_24_5,62,24,5,A2F_13817,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_62_24_6,62,24,6,A2F_13818,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_62_24_7,62,24,7,A2F_13819,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_62_24_8,62,24,8,A2F_13820,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_62_24_9,62,24,9,A2F_13821,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_62_24_10,62,24,10,A2F_13822,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,980,40,2000,1000,FPGA_62_24_11,62,24,11,A2F_13823,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_62_24_24,62,24,24,F2A_13836,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_62_24_25,62,24,25,F2A_13837,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_62_24_26,62,24,26,F2A_13838,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_62_24_27,62,24,27,F2A_13839,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_62_24_28,62,24,28,F2A_13840,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_62_24_29,62,24,29,F2A_13841,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_62_24_30,62,24,30,F2A_13842,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_62_24_31,62,24,31,F2A_13843,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_62_24_32,62,24,32,F2A_13844,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_62_24_33,62,24,33,F2A_13845,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_62_24_34,62,24,34,F2A_13846,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_62_24_35,62,24,35,F2A_13847,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_62_24_36,62,24,36,F2A_13848,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_62_24_37,62,24,37,F2A_13849,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_62_24_38,62,24,38,F2A_13850,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_62_24_39,62,24,39,F2A_13851,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_62_24_40,62,24,40,F2A_13852,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_62_24_41,62,24,41,F2A_13853,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_62_24_42,62,24,42,F2A_13854,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_62_24_43,62,24,43,F2A_13855,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_62_24_44,62,24,44,F2A_13856,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_62_24_45,62,24,45,F2A_13857,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_62_24_46,62,24,46,F2A_13858,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_62_24_47,62,24,47,F2A_13859,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,460,40,1000,4000,FPGA_62_25_0,62,25,0,A2F_13740,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,460,40,1000,4000,FPGA_62_25_1,62,25,1,A2F_13741,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,460,40,1000,4000,FPGA_62_25_2,62,25,2,A2F_13742,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_62_25_3,62,25,3,A2F_13743,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_62_25_4,62,25,4,A2F_13744,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_62_25_5,62,25,5,A2F_13745,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_62_25_6,62,25,6,A2F_13746,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_62_25_7,62,25,7,A2F_13747,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_62_25_8,62,25,8,A2F_13748,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_62_25_9,62,25,9,A2F_13749,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_62_25_10,62,25,10,A2F_13750,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,980,40,2000,1000,FPGA_62_25_11,62,25,11,A2F_13751,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,70,40,1000,1000,FPGA_62_25_24,62,25,24,F2A_13764,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_62_25_25,62,25,25,F2A_13765,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_62_25_26,62,25,26,F2A_13766,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_62_25_27,62,25,27,F2A_13767,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_62_25_28,62,25,28,F2A_13768,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_62_25_29,62,25,29,F2A_13769,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_62_25_30,62,25,30,F2A_13770,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_62_25_31,62,25,31,F2A_13771,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_62_25_32,62,25,32,F2A_13772,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_62_25_33,62,25,33,F2A_13773,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,330,40,1000,3000,FPGA_62_25_34,62,25,34,F2A_13774,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,330,40,1000,3000,FPGA_62_25_35,62,25,35,F2A_13775,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,330,40,1000,3000,FPGA_62_25_36,62,25,36,F2A_13776,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,330,40,1000,3000,FPGA_62_25_37,62,25,37,F2A_13777,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_62_25_38,62,25,38,F2A_13778,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_62_25_39,62,25,39,F2A_13779,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_62_25_40,62,25,40,F2A_13780,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_62_25_41,62,25,41,F2A_13781,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_62_25_42,62,25,42,F2A_13782,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_62_25_43,62,25,43,F2A_13783,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_62_25_44,62,25,44,F2A_13784,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_62_25_45,62,25,45,F2A_13785,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_62_25_46,62,25,46,F2A_13786,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_62_25_47,62,25,47,F2A_13787,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,460,40,1000,4000,FPGA_62_26_0,62,26,0,A2F_13668,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,460,40,1000,4000,FPGA_62_26_1,62,26,1,A2F_13669,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,460,40,1000,4000,FPGA_62_26_2,62,26,2,A2F_13670,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_62_26_3,62,26,3,A2F_13671,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_62_26_4,62,26,4,A2F_13672,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_62_26_5,62,26,5,A2F_13673,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_62_26_6,62,26,6,A2F_13674,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_62_26_7,62,26,7,A2F_13675,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_62_26_8,62,26,8,A2F_13676,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_62_26_9,62,26,9,A2F_13677,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_62_26_10,62,26,10,A2F_13678,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,980,40,2000,1000,FPGA_62_26_11,62,26,11,A2F_13679,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,70,40,1000,1000,FPGA_62_26_24,62,26,24,F2A_13692,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_62_26_25,62,26,25,F2A_13693,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_62_26_26,62,26,26,F2A_13694,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_62_26_27,62,26,27,F2A_13695,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_62_26_28,62,26,28,F2A_13696,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_62_26_29,62,26,29,F2A_13697,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_62_26_30,62,26,30,F2A_13698,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_62_26_31,62,26,31,F2A_13699,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_62_26_32,62,26,32,F2A_13700,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_62_26_33,62,26,33,F2A_13701,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,330,40,1000,3000,FPGA_62_26_34,62,26,34,F2A_13702,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,330,40,1000,3000,FPGA_62_26_35,62,26,35,F2A_13703,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,330,40,1000,3000,FPGA_62_26_36,62,26,36,F2A_13704,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,330,40,1000,3000,FPGA_62_26_37,62,26,37,F2A_13705,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_62_26_38,62,26,38,F2A_13706,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_62_26_39,62,26,39,F2A_13707,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_62_26_40,62,26,40,F2A_13708,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_62_26_41,62,26,41,F2A_13709,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_62_26_42,62,26,42,F2A_13710,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_62_26_43,62,26,43,F2A_13711,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_62_26_44,62,26,44,F2A_13712,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_62_26_45,62,26,45,F2A_13713,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_62_26_46,62,26,46,F2A_13714,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_62_26_47,62,26,47,F2A_13715,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,460,40,1000,4000,FPGA_62_27_0,62,27,0,A2F_13596,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,460,40,1000,4000,FPGA_62_27_1,62,27,1,A2F_13597,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,460,40,1000,4000,FPGA_62_27_2,62,27,2,A2F_13598,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_62_27_3,62,27,3,A2F_13599,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_62_27_4,62,27,4,A2F_13600,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_62_27_5,62,27,5,A2F_13601,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_62_27_6,62,27,6,A2F_13602,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_62_27_7,62,27,7,A2F_13603,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_62_27_8,62,27,8,A2F_13604,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_62_27_9,62,27,9,A2F_13605,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_62_27_10,62,27,10,A2F_13606,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,980,40,2000,1000,FPGA_62_27_11,62,27,11,A2F_13607,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,70,40,1000,1000,FPGA_62_27_24,62,27,24,F2A_13620,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_62_27_25,62,27,25,F2A_13621,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_62_27_26,62,27,26,F2A_13622,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_62_27_27,62,27,27,F2A_13623,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_62_27_28,62,27,28,F2A_13624,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_62_27_29,62,27,29,F2A_13625,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_62_27_30,62,27,30,F2A_13626,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_62_27_31,62,27,31,F2A_13627,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_62_27_32,62,27,32,F2A_13628,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_62_27_33,62,27,33,F2A_13629,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,330,40,1000,3000,FPGA_62_27_34,62,27,34,F2A_13630,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,330,40,1000,3000,FPGA_62_27_35,62,27,35,F2A_13631,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,330,40,1000,3000,FPGA_62_27_36,62,27,36,F2A_13632,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,330,40,1000,3000,FPGA_62_27_37,62,27,37,F2A_13633,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_62_27_38,62,27,38,F2A_13634,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_62_27_39,62,27,39,F2A_13635,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_62_27_40,62,27,40,F2A_13636,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_62_27_41,62,27,41,F2A_13637,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_62_27_42,62,27,42,F2A_13638,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_62_27_43,62,27,43,F2A_13639,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_62_27_44,62,27,44,F2A_13640,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_62_27_45,62,27,45,F2A_13641,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_62_27_46,62,27,46,F2A_13642,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_62_27_47,62,27,47,F2A_13643,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,460,40,1000,4000,FPGA_62_28_0,62,28,0,A2F_13524,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,460,40,1000,4000,FPGA_62_28_1,62,28,1,A2F_13525,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,460,40,1000,4000,FPGA_62_28_2,62,28,2,A2F_13526,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_62_28_3,62,28,3,A2F_13527,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_62_28_4,62,28,4,A2F_13528,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_62_28_5,62,28,5,A2F_13529,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_62_28_6,62,28,6,A2F_13530,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_62_28_7,62,28,7,A2F_13531,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_62_28_8,62,28,8,A2F_13532,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_62_28_9,62,28,9,A2F_13533,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_62_28_10,62,28,10,A2F_13534,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,980,40,2000,1000,FPGA_62_28_11,62,28,11,A2F_13535,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,70,40,1000,1000,FPGA_62_28_24,62,28,24,F2A_13548,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_62_28_25,62,28,25,F2A_13549,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_62_28_26,62,28,26,F2A_13550,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_62_28_27,62,28,27,F2A_13551,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_62_28_28,62,28,28,F2A_13552,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_62_28_29,62,28,29,F2A_13553,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_62_28_30,62,28,30,F2A_13554,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_62_28_31,62,28,31,F2A_13555,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_62_28_32,62,28,32,F2A_13556,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_62_28_33,62,28,33,F2A_13557,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,330,40,1000,3000,FPGA_62_28_34,62,28,34,F2A_13558,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,330,40,1000,3000,FPGA_62_28_35,62,28,35,F2A_13559,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,330,40,1000,3000,FPGA_62_28_36,62,28,36,F2A_13560,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,330,40,1000,3000,FPGA_62_28_37,62,28,37,F2A_13561,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_62_28_38,62,28,38,F2A_13562,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_62_28_39,62,28,39,F2A_13563,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_62_28_40,62,28,40,F2A_13564,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_62_28_41,62,28,41,F2A_13565,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_62_28_42,62,28,42,F2A_13566,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_62_28_43,62,28,43,F2A_13567,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_62_28_44,62,28,44,F2A_13568,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_62_28_45,62,28,45,F2A_13569,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_62_28_46,62,28,46,F2A_13570,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_62_28_47,62,28,47,F2A_13571,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,460,40,1000,4000,FPGA_62_29_0,62,29,0,A2F_13452,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,460,40,1000,4000,FPGA_62_29_1,62,29,1,A2F_13453,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,460,40,1000,4000,FPGA_62_29_2,62,29,2,A2F_13454,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_62_29_3,62,29,3,A2F_13455,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_62_29_4,62,29,4,A2F_13456,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_62_29_5,62,29,5,A2F_13457,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_62_29_6,62,29,6,A2F_13458,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_62_29_7,62,29,7,A2F_13459,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_62_29_8,62,29,8,A2F_13460,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_62_29_9,62,29,9,A2F_13461,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_62_29_10,62,29,10,A2F_13462,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,980,40,2000,1000,FPGA_62_29_11,62,29,11,A2F_13463,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,70,40,1000,1000,FPGA_62_29_24,62,29,24,F2A_13476,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_62_29_25,62,29,25,F2A_13477,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_62_29_26,62,29,26,F2A_13478,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_62_29_27,62,29,27,F2A_13479,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_62_29_28,62,29,28,F2A_13480,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_62_29_29,62,29,29,F2A_13481,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_62_29_30,62,29,30,F2A_13482,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_62_29_31,62,29,31,F2A_13483,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_62_29_32,62,29,32,F2A_13484,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_62_29_33,62,29,33,F2A_13485,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,330,40,1000,3000,FPGA_62_29_34,62,29,34,F2A_13486,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,330,40,1000,3000,FPGA_62_29_35,62,29,35,F2A_13487,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,330,40,1000,3000,FPGA_62_29_36,62,29,36,F2A_13488,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,330,40,1000,3000,FPGA_62_29_37,62,29,37,F2A_13489,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_62_29_38,62,29,38,F2A_13490,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_62_29_39,62,29,39,F2A_13491,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_62_29_40,62,29,40,F2A_13492,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_62_29_41,62,29,41,F2A_13493,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_62_29_42,62,29,42,F2A_13494,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_62_29_43,62,29,43,F2A_13495,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_62_29_44,62,29,44,F2A_13496,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_62_29_45,62,29,45,F2A_13497,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_62_29_46,62,29,46,F2A_13498,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_62_29_47,62,29,47,F2A_13499,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,460,40,1000,4000,FPGA_62_30_0,62,30,0,A2F_13380,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,460,40,1000,4000,FPGA_62_30_1,62,30,1,A2F_13381,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,460,40,1000,4000,FPGA_62_30_2,62,30,2,A2F_13382,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_62_30_3,62,30,3,A2F_13383,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_62_30_4,62,30,4,A2F_13384,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_62_30_5,62,30,5,A2F_13385,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_62_30_6,62,30,6,A2F_13386,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_62_30_7,62,30,7,A2F_13387,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_62_30_8,62,30,8,A2F_13388,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_62_30_9,62,30,9,A2F_13389,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_62_30_10,62,30,10,A2F_13390,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,980,40,2000,1000,FPGA_62_30_11,62,30,11,A2F_13391,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,70,40,1000,1000,FPGA_62_30_24,62,30,24,F2A_13404,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_62_30_25,62,30,25,F2A_13405,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_62_30_26,62,30,26,F2A_13406,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_62_30_27,62,30,27,F2A_13407,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_62_30_28,62,30,28,F2A_13408,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_62_30_29,62,30,29,F2A_13409,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_62_30_30,62,30,30,F2A_13410,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_62_30_31,62,30,31,F2A_13411,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_62_30_32,62,30,32,F2A_13412,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_62_30_33,62,30,33,F2A_13413,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,330,40,1000,3000,FPGA_62_30_34,62,30,34,F2A_13414,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,330,40,1000,3000,FPGA_62_30_35,62,30,35,F2A_13415,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,330,40,1000,3000,FPGA_62_30_36,62,30,36,F2A_13416,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,330,40,1000,3000,FPGA_62_30_37,62,30,37,F2A_13417,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_62_30_38,62,30,38,F2A_13418,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_62_30_39,62,30,39,F2A_13419,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_62_30_40,62,30,40,F2A_13420,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_62_30_41,62,30,41,F2A_13421,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_62_30_42,62,30,42,F2A_13422,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_62_30_43,62,30,43,F2A_13423,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_62_30_44,62,30,44,F2A_13424,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_62_30_45,62,30,45,F2A_13425,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_62_30_46,62,30,46,F2A_13426,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_62_30_47,62,30,47,F2A_13427,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,460,40,1000,4000,FPGA_62_31_0,62,31,0,A2F_13308,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,460,40,1000,4000,FPGA_62_31_1,62,31,1,A2F_13309,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,460,40,1000,4000,FPGA_62_31_2,62,31,2,A2F_13310,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_62_31_3,62,31,3,A2F_13311,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_62_31_4,62,31,4,A2F_13312,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_62_31_5,62,31,5,A2F_13313,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_62_31_6,62,31,6,A2F_13314,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_62_31_7,62,31,7,A2F_13315,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_62_31_8,62,31,8,A2F_13316,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_62_31_9,62,31,9,A2F_13317,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_62_31_10,62,31,10,A2F_13318,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,980,40,2000,1000,FPGA_62_31_11,62,31,11,A2F_13319,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,70,40,1000,1000,FPGA_62_31_24,62,31,24,F2A_13332,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_62_31_25,62,31,25,F2A_13333,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_62_31_26,62,31,26,F2A_13334,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_62_31_27,62,31,27,F2A_13335,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_62_31_28,62,31,28,F2A_13336,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_62_31_29,62,31,29,F2A_13337,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_62_31_30,62,31,30,F2A_13338,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_62_31_31,62,31,31,F2A_13339,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_62_31_32,62,31,32,F2A_13340,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_62_31_33,62,31,33,F2A_13341,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,330,40,1000,3000,FPGA_62_31_34,62,31,34,F2A_13342,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,330,40,1000,3000,FPGA_62_31_35,62,31,35,F2A_13343,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,330,40,1000,3000,FPGA_62_31_36,62,31,36,F2A_13344,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,330,40,1000,3000,FPGA_62_31_37,62,31,37,F2A_13345,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_62_31_38,62,31,38,F2A_13346,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_62_31_39,62,31,39,F2A_13347,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_62_31_40,62,31,40,F2A_13348,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_62_31_41,62,31,41,F2A_13349,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_62_31_42,62,31,42,F2A_13350,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_62_31_43,62,31,43,F2A_13351,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_62_31_44,62,31,44,F2A_13352,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_62_31_45,62,31,45,F2A_13353,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_62_31_46,62,31,46,F2A_13354,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_62_31_47,62,31,47,F2A_13355,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,460,40,1000,4000,FPGA_62_32_0,62,32,0,A2F_13236,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,460,40,1000,4000,FPGA_62_32_1,62,32,1,A2F_13237,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,460,40,1000,4000,FPGA_62_32_2,62,32,2,A2F_13238,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_62_32_3,62,32,3,A2F_13239,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_62_32_4,62,32,4,A2F_13240,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_62_32_5,62,32,5,A2F_13241,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_62_32_6,62,32,6,A2F_13242,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_62_32_7,62,32,7,A2F_13243,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_62_32_8,62,32,8,A2F_13244,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_62_32_9,62,32,9,A2F_13245,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_62_32_10,62,32,10,A2F_13246,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,980,40,2000,1000,FPGA_62_32_11,62,32,11,A2F_13247,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,70,40,1000,1000,FPGA_62_32_24,62,32,24,F2A_13260,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_62_32_25,62,32,25,F2A_13261,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_62_32_26,62,32,26,F2A_13262,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_62_32_27,62,32,27,F2A_13263,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_62_32_28,62,32,28,F2A_13264,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_62_32_29,62,32,29,F2A_13265,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_62_32_30,62,32,30,F2A_13266,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_62_32_31,62,32,31,F2A_13267,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_62_32_32,62,32,32,F2A_13268,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_62_32_33,62,32,33,F2A_13269,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,330,40,1000,3000,FPGA_62_32_34,62,32,34,F2A_13270,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,330,40,1000,3000,FPGA_62_32_35,62,32,35,F2A_13271,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,330,40,1000,3000,FPGA_62_32_36,62,32,36,F2A_13272,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,330,40,1000,3000,FPGA_62_32_37,62,32,37,F2A_13273,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_62_32_38,62,32,38,F2A_13274,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_62_32_39,62,32,39,F2A_13275,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_62_32_40,62,32,40,F2A_13276,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_62_32_41,62,32,41,F2A_13277,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_62_32_42,62,32,42,F2A_13278,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_62_32_43,62,32,43,F2A_13279,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_62_32_44,62,32,44,F2A_13280,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_62_32_45,62,32,45,F2A_13281,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_62_32_46,62,32,46,F2A_13282,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_62_32_47,62,32,47,F2A_13283,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,460,40,1000,4000,FPGA_62_33_0,62,33,0,A2F_13164,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,460,40,1000,4000,FPGA_62_33_1,62,33,1,A2F_13165,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,460,40,1000,4000,FPGA_62_33_2,62,33,2,A2F_13166,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_62_33_3,62,33,3,A2F_13167,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_62_33_4,62,33,4,A2F_13168,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_62_33_5,62,33,5,A2F_13169,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_62_33_6,62,33,6,A2F_13170,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_62_33_7,62,33,7,A2F_13171,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_62_33_8,62,33,8,A2F_13172,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_62_33_9,62,33,9,A2F_13173,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_62_33_10,62,33,10,A2F_13174,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,980,40,2000,1000,FPGA_62_33_11,62,33,11,A2F_13175,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,70,40,1000,1000,FPGA_62_33_24,62,33,24,F2A_13188,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_62_33_25,62,33,25,F2A_13189,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_62_33_26,62,33,26,F2A_13190,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_62_33_27,62,33,27,F2A_13191,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_62_33_28,62,33,28,F2A_13192,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_62_33_29,62,33,29,F2A_13193,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_62_33_30,62,33,30,F2A_13194,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_62_33_31,62,33,31,F2A_13195,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_62_33_32,62,33,32,F2A_13196,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_62_33_33,62,33,33,F2A_13197,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,330,40,1000,3000,FPGA_62_33_34,62,33,34,F2A_13198,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,330,40,1000,3000,FPGA_62_33_35,62,33,35,F2A_13199,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,330,40,1000,3000,FPGA_62_33_36,62,33,36,F2A_13200,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,330,40,1000,3000,FPGA_62_33_37,62,33,37,F2A_13201,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_62_33_38,62,33,38,F2A_13202,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_62_33_39,62,33,39,F2A_13203,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_62_33_40,62,33,40,F2A_13204,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_62_33_41,62,33,41,F2A_13205,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_62_33_42,62,33,42,F2A_13206,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_62_33_43,62,33,43,F2A_13207,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_62_33_44,62,33,44,F2A_13208,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_62_33_45,62,33,45,F2A_13209,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_62_33_46,62,33,46,F2A_13210,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_62_33_47,62,33,47,F2A_13211,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_62_34_0,62,34,0,A2F_13092,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_62_34_1,62,34,1,A2F_13093,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_62_34_2,62,34,2,A2F_13094,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_62_34_3,62,34,3,A2F_13095,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_62_34_4,62,34,4,A2F_13096,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_62_34_5,62,34,5,A2F_13097,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_62_34_6,62,34,6,A2F_13098,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_62_34_7,62,34,7,A2F_13099,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_62_34_8,62,34,8,A2F_13100,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_62_34_9,62,34,9,A2F_13101,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_62_34_10,62,34,10,A2F_13102,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_62_34_24,62,34,24,F2A_13116,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_62_34_25,62,34,25,F2A_13117,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_62_34_26,62,34,26,F2A_13118,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_62_34_27,62,34,27,F2A_13119,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_62_34_28,62,34,28,F2A_13120,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_62_34_29,62,34,29,F2A_13121,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_62_34_30,62,34,30,F2A_13122,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_62_34_31,62,34,31,F2A_13123,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_62_34_32,62,34,32,F2A_13124,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_62_35_0,62,35,0,A2F_13020,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_62_35_1,62,35,1,A2F_13021,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_62_35_2,62,35,2,A2F_13022,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_62_35_3,62,35,3,A2F_13023,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_62_35_4,62,35,4,A2F_13024,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_62_35_5,62,35,5,A2F_13025,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_62_35_6,62,35,6,A2F_13026,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_62_35_7,62,35,7,A2F_13027,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_62_35_8,62,35,8,A2F_13028,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_62_35_9,62,35,9,A2F_13029,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_62_35_10,62,35,10,A2F_13030,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,980,40,2000,1000,FPGA_62_35_11,62,35,11,A2F_13031,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_62_35_24,62,35,24,F2A_13044,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_62_35_25,62,35,25,F2A_13045,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_62_35_26,62,35,26,F2A_13046,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_62_35_27,62,35,27,F2A_13047,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_62_35_28,62,35,28,F2A_13048,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_62_35_29,62,35,29,F2A_13049,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_62_35_30,62,35,30,F2A_13050,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_62_35_31,62,35,31,F2A_13051,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_62_35_32,62,35,32,F2A_13052,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_62_35_33,62,35,33,F2A_13053,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_62_35_34,62,35,34,F2A_13054,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_62_35_35,62,35,35,F2A_13055,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_62_35_36,62,35,36,F2A_13056,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_62_35_37,62,35,37,F2A_13057,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_62_35_38,62,35,38,F2A_13058,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_62_35_39,62,35,39,F2A_13059,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_62_35_40,62,35,40,F2A_13060,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_62_35_41,62,35,41,F2A_13061,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_62_35_42,62,35,42,F2A_13062,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_62_35_43,62,35,43,F2A_13063,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_62_35_44,62,35,44,F2A_13064,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_62_35_45,62,35,45,F2A_13065,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_62_35_46,62,35,46,F2A_13066,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_62_35_47,62,35,47,F2A_13067,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,460,40,1000,4000,FPGA_62_36_0,62,36,0,A2F_12948,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,460,40,1000,4000,FPGA_62_36_1,62,36,1,A2F_12949,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,460,40,1000,4000,FPGA_62_36_2,62,36,2,A2F_12950,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_62_36_3,62,36,3,A2F_12951,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_62_36_4,62,36,4,A2F_12952,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_62_36_5,62,36,5,A2F_12953,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_62_36_6,62,36,6,A2F_12954,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_62_36_7,62,36,7,A2F_12955,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_62_36_8,62,36,8,A2F_12956,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_62_36_9,62,36,9,A2F_12957,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_62_36_10,62,36,10,A2F_12958,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,980,40,2000,1000,FPGA_62_36_11,62,36,11,A2F_12959,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,70,40,1000,1000,FPGA_62_36_24,62,36,24,F2A_12972,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_62_36_25,62,36,25,F2A_12973,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_62_36_26,62,36,26,F2A_12974,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_62_36_27,62,36,27,F2A_12975,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_62_36_28,62,36,28,F2A_12976,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_62_36_29,62,36,29,F2A_12977,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_62_36_30,62,36,30,F2A_12978,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_62_36_31,62,36,31,F2A_12979,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_62_36_32,62,36,32,F2A_12980,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_62_36_33,62,36,33,F2A_12981,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,330,40,1000,3000,FPGA_62_36_34,62,36,34,F2A_12982,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,330,40,1000,3000,FPGA_62_36_35,62,36,35,F2A_12983,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,330,40,1000,3000,FPGA_62_36_36,62,36,36,F2A_12984,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,330,40,1000,3000,FPGA_62_36_37,62,36,37,F2A_12985,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_62_36_38,62,36,38,F2A_12986,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_62_36_39,62,36,39,F2A_12987,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_62_36_40,62,36,40,F2A_12988,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_62_36_41,62,36,41,F2A_12989,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_62_36_42,62,36,42,F2A_12990,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_62_36_43,62,36,43,F2A_12991,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_62_36_44,62,36,44,F2A_12992,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_62_36_45,62,36,45,F2A_12993,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_62_36_46,62,36,46,F2A_12994,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_62_36_47,62,36,47,F2A_12995,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,460,40,1000,4000,FPGA_62_37_0,62,37,0,A2F_12876,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,460,40,1000,4000,FPGA_62_37_1,62,37,1,A2F_12877,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,460,40,1000,4000,FPGA_62_37_2,62,37,2,A2F_12878,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_62_37_3,62,37,3,A2F_12879,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_62_37_4,62,37,4,A2F_12880,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_62_37_5,62,37,5,A2F_12881,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_62_37_6,62,37,6,A2F_12882,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_62_37_7,62,37,7,A2F_12883,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_62_37_8,62,37,8,A2F_12884,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_62_37_9,62,37,9,A2F_12885,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_62_37_10,62,37,10,A2F_12886,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,980,40,2000,1000,FPGA_62_37_11,62,37,11,A2F_12887,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,70,40,1000,1000,FPGA_62_37_24,62,37,24,F2A_12900,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_62_37_25,62,37,25,F2A_12901,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_62_37_26,62,37,26,F2A_12902,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_62_37_27,62,37,27,F2A_12903,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_62_37_28,62,37,28,F2A_12904,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_62_37_29,62,37,29,F2A_12905,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_62_37_30,62,37,30,F2A_12906,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_62_37_31,62,37,31,F2A_12907,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_62_37_32,62,37,32,F2A_12908,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_62_37_33,62,37,33,F2A_12909,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,330,40,1000,3000,FPGA_62_37_34,62,37,34,F2A_12910,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,330,40,1000,3000,FPGA_62_37_35,62,37,35,F2A_12911,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,330,40,1000,3000,FPGA_62_37_36,62,37,36,F2A_12912,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,330,40,1000,3000,FPGA_62_37_37,62,37,37,F2A_12913,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_62_37_38,62,37,38,F2A_12914,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_62_37_39,62,37,39,F2A_12915,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_62_37_40,62,37,40,F2A_12916,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_62_37_41,62,37,41,F2A_12917,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_62_37_42,62,37,42,F2A_12918,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_62_37_43,62,37,43,F2A_12919,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_62_37_44,62,37,44,F2A_12920,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_62_37_45,62,37,45,F2A_12921,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_62_37_46,62,37,46,F2A_12922,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_62_37_47,62,37,47,F2A_12923,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,460,40,1000,4000,FPGA_62_38_0,62,38,0,A2F_12804,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,460,40,1000,4000,FPGA_62_38_1,62,38,1,A2F_12805,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,460,40,1000,4000,FPGA_62_38_2,62,38,2,A2F_12806,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_62_38_3,62,38,3,A2F_12807,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_62_38_4,62,38,4,A2F_12808,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_62_38_5,62,38,5,A2F_12809,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_62_38_6,62,38,6,A2F_12810,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_62_38_7,62,38,7,A2F_12811,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_62_38_8,62,38,8,A2F_12812,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_62_38_9,62,38,9,A2F_12813,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_62_38_10,62,38,10,A2F_12814,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,980,40,2000,1000,FPGA_62_38_11,62,38,11,A2F_12815,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,70,40,1000,1000,FPGA_62_38_24,62,38,24,F2A_12828,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_62_38_25,62,38,25,F2A_12829,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_62_38_26,62,38,26,F2A_12830,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_62_38_27,62,38,27,F2A_12831,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_62_38_28,62,38,28,F2A_12832,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_62_38_29,62,38,29,F2A_12833,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_62_38_30,62,38,30,F2A_12834,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_62_38_31,62,38,31,F2A_12835,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_62_38_32,62,38,32,F2A_12836,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_62_38_33,62,38,33,F2A_12837,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,330,40,1000,3000,FPGA_62_38_34,62,38,34,F2A_12838,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,330,40,1000,3000,FPGA_62_38_35,62,38,35,F2A_12839,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,330,40,1000,3000,FPGA_62_38_36,62,38,36,F2A_12840,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,330,40,1000,3000,FPGA_62_38_37,62,38,37,F2A_12841,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_62_38_38,62,38,38,F2A_12842,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_62_38_39,62,38,39,F2A_12843,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_62_38_40,62,38,40,F2A_12844,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_62_38_41,62,38,41,F2A_12845,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_62_38_42,62,38,42,F2A_12846,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_62_38_43,62,38,43,F2A_12847,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_62_38_44,62,38,44,F2A_12848,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_62_38_45,62,38,45,F2A_12849,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_62_38_46,62,38,46,F2A_12850,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_62_38_47,62,38,47,F2A_12851,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,460,40,1000,4000,FPGA_62_39_0,62,39,0,A2F_12732,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,460,40,1000,4000,FPGA_62_39_1,62,39,1,A2F_12733,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,460,40,1000,4000,FPGA_62_39_2,62,39,2,A2F_12734,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_62_39_3,62,39,3,A2F_12735,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_62_39_4,62,39,4,A2F_12736,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_62_39_5,62,39,5,A2F_12737,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_62_39_6,62,39,6,A2F_12738,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_62_39_7,62,39,7,A2F_12739,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_62_39_8,62,39,8,A2F_12740,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_62_39_9,62,39,9,A2F_12741,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_62_39_10,62,39,10,A2F_12742,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,980,40,2000,1000,FPGA_62_39_11,62,39,11,A2F_12743,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,70,40,1000,1000,FPGA_62_39_24,62,39,24,F2A_12756,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_62_39_25,62,39,25,F2A_12757,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_62_39_26,62,39,26,F2A_12758,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_62_39_27,62,39,27,F2A_12759,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_62_39_28,62,39,28,F2A_12760,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_62_39_29,62,39,29,F2A_12761,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_62_39_30,62,39,30,F2A_12762,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_62_39_31,62,39,31,F2A_12763,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_62_39_32,62,39,32,F2A_12764,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_62_39_33,62,39,33,F2A_12765,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,330,40,1000,3000,FPGA_62_39_34,62,39,34,F2A_12766,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,330,40,1000,3000,FPGA_62_39_35,62,39,35,F2A_12767,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,330,40,1000,3000,FPGA_62_39_36,62,39,36,F2A_12768,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,330,40,1000,3000,FPGA_62_39_37,62,39,37,F2A_12769,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_62_39_38,62,39,38,F2A_12770,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_62_39_39,62,39,39,F2A_12771,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_62_39_40,62,39,40,F2A_12772,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_62_39_41,62,39,41,F2A_12773,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_62_39_42,62,39,42,F2A_12774,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_62_39_43,62,39,43,F2A_12775,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_62_39_44,62,39,44,F2A_12776,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_62_39_45,62,39,45,F2A_12777,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_62_39_46,62,39,46,F2A_12778,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_62_39_47,62,39,47,F2A_12779,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,460,40,1000,4000,FPGA_62_40_0,62,40,0,A2F_12660,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,460,40,1000,4000,FPGA_62_40_1,62,40,1,A2F_12661,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,460,40,1000,4000,FPGA_62_40_2,62,40,2,A2F_12662,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_62_40_3,62,40,3,A2F_12663,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_62_40_4,62,40,4,A2F_12664,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_62_40_5,62,40,5,A2F_12665,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_62_40_6,62,40,6,A2F_12666,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_62_40_7,62,40,7,A2F_12667,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_62_40_8,62,40,8,A2F_12668,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_62_40_9,62,40,9,A2F_12669,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_62_40_10,62,40,10,A2F_12670,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,980,40,2000,1000,FPGA_62_40_11,62,40,11,A2F_12671,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,70,40,1000,1000,FPGA_62_40_24,62,40,24,F2A_12684,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_62_40_25,62,40,25,F2A_12685,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_62_40_26,62,40,26,F2A_12686,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_62_40_27,62,40,27,F2A_12687,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_62_40_28,62,40,28,F2A_12688,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_62_40_29,62,40,29,F2A_12689,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_62_40_30,62,40,30,F2A_12690,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_62_40_31,62,40,31,F2A_12691,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_62_40_32,62,40,32,F2A_12692,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_62_40_33,62,40,33,F2A_12693,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,330,40,1000,3000,FPGA_62_40_34,62,40,34,F2A_12694,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,330,40,1000,3000,FPGA_62_40_35,62,40,35,F2A_12695,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,330,40,1000,3000,FPGA_62_40_36,62,40,36,F2A_12696,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,330,40,1000,3000,FPGA_62_40_37,62,40,37,F2A_12697,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_62_40_38,62,40,38,F2A_12698,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_62_40_39,62,40,39,F2A_12699,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_62_40_40,62,40,40,F2A_12700,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_62_40_41,62,40,41,F2A_12701,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_62_40_42,62,40,42,F2A_12702,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_62_40_43,62,40,43,F2A_12703,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_62_40_44,62,40,44,F2A_12704,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_62_40_45,62,40,45,F2A_12705,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_62_40_46,62,40,46,F2A_12706,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_62_40_47,62,40,47,F2A_12707,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,460,40,1000,4000,FPGA_62_41_0,62,41,0,A2F_12588,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,460,40,1000,4000,FPGA_62_41_1,62,41,1,A2F_12589,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,460,40,1000,4000,FPGA_62_41_2,62,41,2,A2F_12590,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_62_41_3,62,41,3,A2F_12591,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_62_41_4,62,41,4,A2F_12592,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_62_41_5,62,41,5,A2F_12593,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_62_41_6,62,41,6,A2F_12594,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_62_41_7,62,41,7,A2F_12595,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_62_41_8,62,41,8,A2F_12596,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_62_41_9,62,41,9,A2F_12597,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_62_41_10,62,41,10,A2F_12598,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,980,40,2000,1000,FPGA_62_41_11,62,41,11,A2F_12599,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,70,40,1000,1000,FPGA_62_41_24,62,41,24,F2A_12612,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_62_41_25,62,41,25,F2A_12613,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_62_41_26,62,41,26,F2A_12614,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_62_41_27,62,41,27,F2A_12615,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_62_41_28,62,41,28,F2A_12616,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_62_41_29,62,41,29,F2A_12617,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_62_41_30,62,41,30,F2A_12618,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_62_41_31,62,41,31,F2A_12619,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_62_41_32,62,41,32,F2A_12620,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_62_41_33,62,41,33,F2A_12621,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,330,40,1000,3000,FPGA_62_41_34,62,41,34,F2A_12622,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,330,40,1000,3000,FPGA_62_41_35,62,41,35,F2A_12623,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,330,40,1000,3000,FPGA_62_41_36,62,41,36,F2A_12624,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,330,40,1000,3000,FPGA_62_41_37,62,41,37,F2A_12625,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_62_41_38,62,41,38,F2A_12626,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_62_41_39,62,41,39,F2A_12627,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_62_41_40,62,41,40,F2A_12628,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_62_41_41,62,41,41,F2A_12629,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_62_41_42,62,41,42,F2A_12630,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_62_41_43,62,41,43,F2A_12631,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_62_41_44,62,41,44,F2A_12632,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_62_41_45,62,41,45,F2A_12633,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_62_41_46,62,41,46,F2A_12634,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_62_41_47,62,41,47,F2A_12635,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,460,40,1000,4000,FPGA_62_42_0,62,42,0,A2F_12516,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,460,40,1000,4000,FPGA_62_42_1,62,42,1,A2F_12517,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,460,40,1000,4000,FPGA_62_42_2,62,42,2,A2F_12518,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_62_42_3,62,42,3,A2F_12519,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_62_42_4,62,42,4,A2F_12520,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_62_42_5,62,42,5,A2F_12521,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_62_42_6,62,42,6,A2F_12522,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_62_42_7,62,42,7,A2F_12523,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_62_42_8,62,42,8,A2F_12524,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_62_42_9,62,42,9,A2F_12525,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_62_42_10,62,42,10,A2F_12526,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,980,40,2000,1000,FPGA_62_42_11,62,42,11,A2F_12527,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,70,40,1000,1000,FPGA_62_42_24,62,42,24,F2A_12540,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_62_42_25,62,42,25,F2A_12541,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_62_42_26,62,42,26,F2A_12542,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_62_42_27,62,42,27,F2A_12543,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_62_42_28,62,42,28,F2A_12544,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_62_42_29,62,42,29,F2A_12545,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_62_42_30,62,42,30,F2A_12546,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_62_42_31,62,42,31,F2A_12547,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_62_42_32,62,42,32,F2A_12548,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_62_42_33,62,42,33,F2A_12549,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,330,40,1000,3000,FPGA_62_42_34,62,42,34,F2A_12550,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,330,40,1000,3000,FPGA_62_42_35,62,42,35,F2A_12551,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,330,40,1000,3000,FPGA_62_42_36,62,42,36,F2A_12552,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,330,40,1000,3000,FPGA_62_42_37,62,42,37,F2A_12553,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_62_42_38,62,42,38,F2A_12554,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_62_42_39,62,42,39,F2A_12555,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_62_42_40,62,42,40,F2A_12556,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_62_42_41,62,42,41,F2A_12557,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_62_42_42,62,42,42,F2A_12558,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_62_42_43,62,42,43,F2A_12559,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_62_42_44,62,42,44,F2A_12560,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_62_42_45,62,42,45,F2A_12561,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_62_42_46,62,42,46,F2A_12562,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_62_42_47,62,42,47,F2A_12563,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,460,40,1000,4000,FPGA_62_43_0,62,43,0,A2F_12444,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,460,40,1000,4000,FPGA_62_43_1,62,43,1,A2F_12445,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,460,40,1000,4000,FPGA_62_43_2,62,43,2,A2F_12446,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_62_43_3,62,43,3,A2F_12447,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_62_43_4,62,43,4,A2F_12448,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_62_43_5,62,43,5,A2F_12449,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_62_43_6,62,43,6,A2F_12450,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_62_43_7,62,43,7,A2F_12451,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_62_43_8,62,43,8,A2F_12452,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_62_43_9,62,43,9,A2F_12453,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_62_43_10,62,43,10,A2F_12454,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,980,40,2000,1000,FPGA_62_43_11,62,43,11,A2F_12455,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,70,40,1000,1000,FPGA_62_43_24,62,43,24,F2A_12468,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_62_43_25,62,43,25,F2A_12469,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_62_43_26,62,43,26,F2A_12470,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_62_43_27,62,43,27,F2A_12471,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_62_43_28,62,43,28,F2A_12472,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_62_43_29,62,43,29,F2A_12473,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_62_43_30,62,43,30,F2A_12474,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_62_43_31,62,43,31,F2A_12475,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_62_43_32,62,43,32,F2A_12476,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_62_43_33,62,43,33,F2A_12477,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,330,40,1000,3000,FPGA_62_43_34,62,43,34,F2A_12478,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,330,40,1000,3000,FPGA_62_43_35,62,43,35,F2A_12479,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,330,40,1000,3000,FPGA_62_43_36,62,43,36,F2A_12480,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,330,40,1000,3000,FPGA_62_43_37,62,43,37,F2A_12481,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_62_43_38,62,43,38,F2A_12482,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_62_43_39,62,43,39,F2A_12483,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_62_43_40,62,43,40,F2A_12484,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_62_43_41,62,43,41,F2A_12485,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_62_43_42,62,43,42,F2A_12486,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_62_43_43,62,43,43,F2A_12487,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_62_43_44,62,43,44,F2A_12488,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_62_43_45,62,43,45,F2A_12489,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_62_43_46,62,43,46,F2A_12490,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_62_43_47,62,43,47,F2A_12491,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_2_1_0,2,1,0,A2F_21216,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_2_1_1,2,1,1,A2F_21217,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_2_1_2,2,1,2,A2F_21218,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_2_1_3,2,1,3,A2F_21219,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_2_1_4,2,1,4,A2F_21220,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_2_1_5,2,1,5,A2F_21221,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_2_1_6,2,1,6,A2F_21222,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_2_1_7,2,1,7,A2F_21223,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_2_1_8,2,1,8,A2F_21224,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_2_1_9,2,1,9,A2F_21225,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_2_1_10,2,1,10,A2F_21226,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_24,2,1,24,F2A_21240,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_25,2,1,25,F2A_21241,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_26,2,1,26,F2A_21242,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_27,2,1,27,F2A_21243,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_28,2,1,28,F2A_21244,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_29,2,1,29,F2A_21245,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_30,2,1,30,F2A_21246,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_31,2,1,31,F2A_21247,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_32,2,1,32,F2A_21248,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_3_1_0,3,1,0,A2F_21144,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_3_1_1,3,1,1,A2F_21145,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_3_1_2,3,1,2,A2F_21146,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_3,3,1,3,A2F_21147,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_4,3,1,4,A2F_21148,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_5,3,1,5,A2F_21149,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_6,3,1,6,A2F_21150,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_7,3,1,7,A2F_21151,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_8,3,1,8,A2F_21152,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_9,3,1,9,A2F_21153,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_10,3,1,10,A2F_21154,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,980,40,2000,1000,FPGA_3_1_11,3,1,11,A2F_21155,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,980,40,2000,1000,FPGA_3_1_12,3,1,12,A2F_21156,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,980,40,2000,1000,FPGA_3_1_13,3,1,13,A2F_21157,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_3_1_24,3,1,24,F2A_21168,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_25,3,1,25,F2A_21169,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_26,3,1,26,F2A_21170,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_27,3,1,27,F2A_21171,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_28,3,1,28,F2A_21172,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_29,3,1,29,F2A_21173,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_30,3,1,30,F2A_21174,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_31,3,1,31,F2A_21175,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_32,3,1,32,F2A_21176,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_33,3,1,33,F2A_21177,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_3_1_34,3,1,34,F2A_21178,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_3_1_35,3,1,35,F2A_21179,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_3_1_36,3,1,36,F2A_21180,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_3_1_37,3,1,37,F2A_21181,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_38,3,1,38,F2A_21182,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_39,3,1,39,F2A_21183,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_40,3,1,40,F2A_21184,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720,40,1000,6000,FPGA_3_1_41,3,1,41,F2A_21185,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720,40,1000,6000,FPGA_3_1_42,3,1,42,F2A_21186,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720,40,1000,6000,FPGA_3_1_43,3,1,43,F2A_21187,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720,40,1000,6000,FPGA_3_1_44,3,1,44,F2A_21188,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720,40,1000,6000,FPGA_3_1_45,3,1,45,F2A_21189,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_3_1_46,3,1,46,F2A_21190,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_3_1_47,3,1,47,F2A_21191,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_3_1_48,3,1,48,F2A_21192,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_3_1_49,3,1,49,F2A_21193,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_3_1_50,3,1,50,F2A_21194,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_3_1_51,3,1,51,F2A_21195,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_3_1_52,3,1,52,F2A_21196,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,460,40,1000,4000,FPGA_4_1_0,4,1,0,A2F_21072,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,460,40,1000,4000,FPGA_4_1_1,4,1,1,A2F_21073,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,460,40,1000,4000,FPGA_4_1_2,4,1,2,A2F_21074,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_3,4,1,3,A2F_21075,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_4,4,1,4,A2F_21076,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_5,4,1,5,A2F_21077,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_6,4,1,6,A2F_21078,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_7,4,1,7,A2F_21079,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_8,4,1,8,A2F_21080,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_9,4,1,9,A2F_21081,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_10,4,1,10,A2F_21082,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,980,40,2000,1000,FPGA_4_1_11,4,1,11,A2F_21083,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,980,40,2000,1000,FPGA_4_1_12,4,1,12,A2F_21084,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,980,40,2000,1000,FPGA_4_1_13,4,1,13,A2F_21085,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,70,40,1000,1000,FPGA_4_1_24,4,1,24,F2A_21096,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_4_1_25,4,1,25,F2A_21097,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_4_1_26,4,1,26,F2A_21098,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_4_1_27,4,1,27,F2A_21099,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_4_1_28,4,1,28,F2A_21100,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_4_1_29,4,1,29,F2A_21101,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_4_1_30,4,1,30,F2A_21102,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_4_1_31,4,1,31,F2A_21103,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_4_1_32,4,1,32,F2A_21104,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_4_1_33,4,1,33,F2A_21105,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,330,40,1000,3000,FPGA_4_1_34,4,1,34,F2A_21106,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,330,40,1000,3000,FPGA_4_1_35,4,1,35,F2A_21107,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,330,40,1000,3000,FPGA_4_1_36,4,1,36,F2A_21108,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,330,40,1000,3000,FPGA_4_1_37,4,1,37,F2A_21109,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_38,4,1,38,F2A_21110,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_39,4,1,39,F2A_21111,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_40,4,1,40,F2A_21112,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720,40,1000,6000,FPGA_4_1_41,4,1,41,F2A_21113,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720,40,1000,6000,FPGA_4_1_42,4,1,42,F2A_21114,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720,40,1000,6000,FPGA_4_1_43,4,1,43,F2A_21115,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720,40,1000,6000,FPGA_4_1_44,4,1,44,F2A_21116,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720,40,1000,6000,FPGA_4_1_45,4,1,45,F2A_21117,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_4_1_46,4,1,46,F2A_21118,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_4_1_47,4,1,47,F2A_21119,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_4_1_48,4,1,48,F2A_21120,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_4_1_49,4,1,49,F2A_21121,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_4_1_50,4,1,50,F2A_21122,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_4_1_51,4,1,51,F2A_21123,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_4_1_52,4,1,52,F2A_21124,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,460,40,1000,4000,FPGA_5_1_0,5,1,0,A2F_21000,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,460,40,1000,4000,FPGA_5_1_1,5,1,1,A2F_21001,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,460,40,1000,4000,FPGA_5_1_2,5,1,2,A2F_21002,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_3,5,1,3,A2F_21003,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_4,5,1,4,A2F_21004,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_5,5,1,5,A2F_21005,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_6,5,1,6,A2F_21006,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_7,5,1,7,A2F_21007,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_8,5,1,8,A2F_21008,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_9,5,1,9,A2F_21009,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_10,5,1,10,A2F_21010,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,980,40,2000,1000,FPGA_5_1_11,5,1,11,A2F_21011,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,980,40,2000,1000,FPGA_5_1_12,5,1,12,A2F_21012,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,980,40,2000,1000,FPGA_5_1_13,5,1,13,A2F_21013,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,70,40,1000,1000,FPGA_5_1_24,5,1,24,F2A_21024,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_5_1_25,5,1,25,F2A_21025,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_5_1_26,5,1,26,F2A_21026,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_5_1_27,5,1,27,F2A_21027,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_5_1_28,5,1,28,F2A_21028,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_5_1_29,5,1,29,F2A_21029,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_5_1_30,5,1,30,F2A_21030,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_5_1_31,5,1,31,F2A_21031,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_5_1_32,5,1,32,F2A_21032,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_5_1_33,5,1,33,F2A_21033,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,330,40,1000,3000,FPGA_5_1_34,5,1,34,F2A_21034,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,330,40,1000,3000,FPGA_5_1_35,5,1,35,F2A_21035,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,330,40,1000,3000,FPGA_5_1_36,5,1,36,F2A_21036,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,330,40,1000,3000,FPGA_5_1_37,5,1,37,F2A_21037,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_38,5,1,38,F2A_21038,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_39,5,1,39,F2A_21039,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_40,5,1,40,F2A_21040,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720,40,1000,6000,FPGA_5_1_41,5,1,41,F2A_21041,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720,40,1000,6000,FPGA_5_1_42,5,1,42,F2A_21042,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720,40,1000,6000,FPGA_5_1_43,5,1,43,F2A_21043,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720,40,1000,6000,FPGA_5_1_44,5,1,44,F2A_21044,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720,40,1000,6000,FPGA_5_1_45,5,1,45,F2A_21045,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_5_1_46,5,1,46,F2A_21046,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_5_1_47,5,1,47,F2A_21047,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_5_1_48,5,1,48,F2A_21048,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_5_1_49,5,1,49,F2A_21049,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_5_1_50,5,1,50,F2A_21050,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_5_1_51,5,1,51,F2A_21051,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_5_1_52,5,1,52,F2A_21052,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,460,40,1000,4000,FPGA_6_1_0,6,1,0,A2F_20928,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,460,40,1000,4000,FPGA_6_1_1,6,1,1,A2F_20929,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,460,40,1000,4000,FPGA_6_1_2,6,1,2,A2F_20930,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_3,6,1,3,A2F_20931,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_4,6,1,4,A2F_20932,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_5,6,1,5,A2F_20933,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_6,6,1,6,A2F_20934,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_7,6,1,7,A2F_20935,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_8,6,1,8,A2F_20936,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_9,6,1,9,A2F_20937,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_10,6,1,10,A2F_20938,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,980,40,2000,1000,FPGA_6_1_11,6,1,11,A2F_20939,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,980,40,2000,1000,FPGA_6_1_12,6,1,12,A2F_20940,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,980,40,2000,1000,FPGA_6_1_13,6,1,13,A2F_20941,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,70,40,1000,1000,FPGA_6_1_24,6,1,24,F2A_20952,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_6_1_25,6,1,25,F2A_20953,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_6_1_26,6,1,26,F2A_20954,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_6_1_27,6,1,27,F2A_20955,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_6_1_28,6,1,28,F2A_20956,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_6_1_29,6,1,29,F2A_20957,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_6_1_30,6,1,30,F2A_20958,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_6_1_31,6,1,31,F2A_20959,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_6_1_32,6,1,32,F2A_20960,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_6_1_33,6,1,33,F2A_20961,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,330,40,1000,3000,FPGA_6_1_34,6,1,34,F2A_20962,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,330,40,1000,3000,FPGA_6_1_35,6,1,35,F2A_20963,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,330,40,1000,3000,FPGA_6_1_36,6,1,36,F2A_20964,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,330,40,1000,3000,FPGA_6_1_37,6,1,37,F2A_20965,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_38,6,1,38,F2A_20966,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_39,6,1,39,F2A_20967,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_40,6,1,40,F2A_20968,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720,40,1000,6000,FPGA_6_1_41,6,1,41,F2A_20969,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720,40,1000,6000,FPGA_6_1_42,6,1,42,F2A_20970,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720,40,1000,6000,FPGA_6_1_43,6,1,43,F2A_20971,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720,40,1000,6000,FPGA_6_1_44,6,1,44,F2A_20972,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720,40,1000,6000,FPGA_6_1_45,6,1,45,F2A_20973,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_6_1_46,6,1,46,F2A_20974,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_6_1_47,6,1,47,F2A_20975,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_6_1_48,6,1,48,F2A_20976,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_6_1_49,6,1,49,F2A_20977,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_6_1_50,6,1,50,F2A_20978,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_6_1_51,6,1,51,F2A_20979,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_6_1_52,6,1,52,F2A_20980,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,460,40,1000,4000,FPGA_7_1_0,7,1,0,A2F_20856,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,460,40,1000,4000,FPGA_7_1_1,7,1,1,A2F_20857,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,460,40,1000,4000,FPGA_7_1_2,7,1,2,A2F_20858,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_3,7,1,3,A2F_20859,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_4,7,1,4,A2F_20860,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_5,7,1,5,A2F_20861,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_6,7,1,6,A2F_20862,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_7,7,1,7,A2F_20863,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_8,7,1,8,A2F_20864,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_9,7,1,9,A2F_20865,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_10,7,1,10,A2F_20866,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,980,40,2000,1000,FPGA_7_1_11,7,1,11,A2F_20867,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,980,40,2000,1000,FPGA_7_1_12,7,1,12,A2F_20868,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,980,40,2000,1000,FPGA_7_1_13,7,1,13,A2F_20869,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,70,40,1000,1000,FPGA_7_1_24,7,1,24,F2A_20880,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_7_1_25,7,1,25,F2A_20881,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_7_1_26,7,1,26,F2A_20882,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_7_1_27,7,1,27,F2A_20883,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_7_1_28,7,1,28,F2A_20884,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_7_1_29,7,1,29,F2A_20885,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_7_1_30,7,1,30,F2A_20886,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_7_1_31,7,1,31,F2A_20887,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_7_1_32,7,1,32,F2A_20888,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_7_1_33,7,1,33,F2A_20889,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,330,40,1000,3000,FPGA_7_1_34,7,1,34,F2A_20890,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,330,40,1000,3000,FPGA_7_1_35,7,1,35,F2A_20891,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,330,40,1000,3000,FPGA_7_1_36,7,1,36,F2A_20892,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,330,40,1000,3000,FPGA_7_1_37,7,1,37,F2A_20893,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_38,7,1,38,F2A_20894,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_39,7,1,39,F2A_20895,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_40,7,1,40,F2A_20896,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720,40,1000,6000,FPGA_7_1_41,7,1,41,F2A_20897,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720,40,1000,6000,FPGA_7_1_42,7,1,42,F2A_20898,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720,40,1000,6000,FPGA_7_1_43,7,1,43,F2A_20899,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720,40,1000,6000,FPGA_7_1_44,7,1,44,F2A_20900,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720,40,1000,6000,FPGA_7_1_45,7,1,45,F2A_20901,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_7_1_46,7,1,46,F2A_20902,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_7_1_47,7,1,47,F2A_20903,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_7_1_48,7,1,48,F2A_20904,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_7_1_49,7,1,49,F2A_20905,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_7_1_50,7,1,50,F2A_20906,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_7_1_51,7,1,51,F2A_20907,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_7_1_52,7,1,52,F2A_20908,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,460,40,1000,4000,FPGA_8_1_0,8,1,0,A2F_20784,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,460,40,1000,4000,FPGA_8_1_1,8,1,1,A2F_20785,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,460,40,1000,4000,FPGA_8_1_2,8,1,2,A2F_20786,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_3,8,1,3,A2F_20787,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_4,8,1,4,A2F_20788,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_5,8,1,5,A2F_20789,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_6,8,1,6,A2F_20790,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_7,8,1,7,A2F_20791,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_8,8,1,8,A2F_20792,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_9,8,1,9,A2F_20793,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_10,8,1,10,A2F_20794,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,980,40,2000,1000,FPGA_8_1_11,8,1,11,A2F_20795,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,980,40,2000,1000,FPGA_8_1_12,8,1,12,A2F_20796,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,980,40,2000,1000,FPGA_8_1_13,8,1,13,A2F_20797,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,70,40,1000,1000,FPGA_8_1_24,8,1,24,F2A_20808,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_8_1_25,8,1,25,F2A_20809,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_8_1_26,8,1,26,F2A_20810,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_8_1_27,8,1,27,F2A_20811,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_8_1_28,8,1,28,F2A_20812,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_8_1_29,8,1,29,F2A_20813,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_8_1_30,8,1,30,F2A_20814,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_8_1_31,8,1,31,F2A_20815,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_8_1_32,8,1,32,F2A_20816,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_8_1_33,8,1,33,F2A_20817,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,330,40,1000,3000,FPGA_8_1_34,8,1,34,F2A_20818,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,330,40,1000,3000,FPGA_8_1_35,8,1,35,F2A_20819,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,330,40,1000,3000,FPGA_8_1_36,8,1,36,F2A_20820,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,330,40,1000,3000,FPGA_8_1_37,8,1,37,F2A_20821,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_38,8,1,38,F2A_20822,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_39,8,1,39,F2A_20823,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_40,8,1,40,F2A_20824,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720,40,1000,6000,FPGA_8_1_41,8,1,41,F2A_20825,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720,40,1000,6000,FPGA_8_1_42,8,1,42,F2A_20826,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720,40,1000,6000,FPGA_8_1_43,8,1,43,F2A_20827,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720,40,1000,6000,FPGA_8_1_44,8,1,44,F2A_20828,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720,40,1000,6000,FPGA_8_1_45,8,1,45,F2A_20829,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_8_1_46,8,1,46,F2A_20830,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_8_1_47,8,1,47,F2A_20831,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_8_1_48,8,1,48,F2A_20832,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_8_1_49,8,1,49,F2A_20833,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_8_1_50,8,1,50,F2A_20834,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_8_1_51,8,1,51,F2A_20835,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_8_1_52,8,1,52,F2A_20836,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,460,40,1000,4000,FPGA_9_1_0,9,1,0,A2F_20712,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,460,40,1000,4000,FPGA_9_1_1,9,1,1,A2F_20713,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,460,40,1000,4000,FPGA_9_1_2,9,1,2,A2F_20714,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_3,9,1,3,A2F_20715,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_4,9,1,4,A2F_20716,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_5,9,1,5,A2F_20717,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_6,9,1,6,A2F_20718,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_7,9,1,7,A2F_20719,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_8,9,1,8,A2F_20720,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_9,9,1,9,A2F_20721,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_10,9,1,10,A2F_20722,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,980,40,2000,1000,FPGA_9_1_11,9,1,11,A2F_20723,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,980,40,2000,1000,FPGA_9_1_12,9,1,12,A2F_20724,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,980,40,2000,1000,FPGA_9_1_13,9,1,13,A2F_20725,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,70,40,1000,1000,FPGA_9_1_24,9,1,24,F2A_20736,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_9_1_25,9,1,25,F2A_20737,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_9_1_26,9,1,26,F2A_20738,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_9_1_27,9,1,27,F2A_20739,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_9_1_28,9,1,28,F2A_20740,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_9_1_29,9,1,29,F2A_20741,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_9_1_30,9,1,30,F2A_20742,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_9_1_31,9,1,31,F2A_20743,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_9_1_32,9,1,32,F2A_20744,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_9_1_33,9,1,33,F2A_20745,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,330,40,1000,3000,FPGA_9_1_34,9,1,34,F2A_20746,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,330,40,1000,3000,FPGA_9_1_35,9,1,35,F2A_20747,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,330,40,1000,3000,FPGA_9_1_36,9,1,36,F2A_20748,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,330,40,1000,3000,FPGA_9_1_37,9,1,37,F2A_20749,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_38,9,1,38,F2A_20750,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_39,9,1,39,F2A_20751,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_40,9,1,40,F2A_20752,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,720,40,1000,6000,FPGA_9_1_41,9,1,41,F2A_20753,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,720,40,1000,6000,FPGA_9_1_42,9,1,42,F2A_20754,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,720,40,1000,6000,FPGA_9_1_43,9,1,43,F2A_20755,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,720,40,1000,6000,FPGA_9_1_44,9,1,44,F2A_20756,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,720,40,1000,6000,FPGA_9_1_45,9,1,45,F2A_20757,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_9_1_46,9,1,46,F2A_20758,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_9_1_47,9,1,47,F2A_20759,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_9_1_48,9,1,48,F2A_20760,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_9_1_49,9,1,49,F2A_20761,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_9_1_50,9,1,50,F2A_20762,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_9_1_51,9,1,51,F2A_20763,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_9_1_52,9,1,52,F2A_20764,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,460,40,1000,4000,FPGA_10_1_0,10,1,0,A2F_20640,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,460,40,1000,4000,FPGA_10_1_1,10,1,1,A2F_20641,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,460,40,1000,4000,FPGA_10_1_2,10,1,2,A2F_20642,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_3,10,1,3,A2F_20643,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_4,10,1,4,A2F_20644,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_5,10,1,5,A2F_20645,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_6,10,1,6,A2F_20646,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_7,10,1,7,A2F_20647,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_8,10,1,8,A2F_20648,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_9,10,1,9,A2F_20649,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_10,10,1,10,A2F_20650,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,980,40,2000,1000,FPGA_10_1_11,10,1,11,A2F_20651,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,980,40,2000,1000,FPGA_10_1_12,10,1,12,A2F_20652,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,980,40,2000,1000,FPGA_10_1_13,10,1,13,A2F_20653,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,70,40,1000,1000,FPGA_10_1_24,10,1,24,F2A_20664,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_10_1_25,10,1,25,F2A_20665,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_10_1_26,10,1,26,F2A_20666,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_10_1_27,10,1,27,F2A_20667,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_10_1_28,10,1,28,F2A_20668,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_10_1_29,10,1,29,F2A_20669,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_10_1_30,10,1,30,F2A_20670,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_10_1_31,10,1,31,F2A_20671,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_10_1_32,10,1,32,F2A_20672,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_10_1_33,10,1,33,F2A_20673,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,330,40,1000,3000,FPGA_10_1_34,10,1,34,F2A_20674,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,330,40,1000,3000,FPGA_10_1_35,10,1,35,F2A_20675,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,330,40,1000,3000,FPGA_10_1_36,10,1,36,F2A_20676,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,330,40,1000,3000,FPGA_10_1_37,10,1,37,F2A_20677,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_38,10,1,38,F2A_20678,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_39,10,1,39,F2A_20679,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_40,10,1,40,F2A_20680,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,720,40,1000,6000,FPGA_10_1_41,10,1,41,F2A_20681,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,720,40,1000,6000,FPGA_10_1_42,10,1,42,F2A_20682,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,720,40,1000,6000,FPGA_10_1_43,10,1,43,F2A_20683,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,720,40,1000,6000,FPGA_10_1_44,10,1,44,F2A_20684,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,720,40,1000,6000,FPGA_10_1_45,10,1,45,F2A_20685,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_10_1_46,10,1,46,F2A_20686,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_10_1_47,10,1,47,F2A_20687,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_10_1_48,10,1,48,F2A_20688,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_10_1_49,10,1,49,F2A_20689,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_10_1_50,10,1,50,F2A_20690,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_10_1_51,10,1,51,F2A_20691,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_10_1_52,10,1,52,F2A_20692,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,460,40,1000,4000,FPGA_12_1_0,12,1,0,A2F_20496,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,460,40,1000,4000,FPGA_12_1_1,12,1,1,A2F_20497,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,460,40,1000,4000,FPGA_12_1_2,12,1,2,A2F_20498,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_12_1_3,12,1,3,A2F_20499,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_12_1_4,12,1,4,A2F_20500,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_12_1_5,12,1,5,A2F_20501,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_12_1_6,12,1,6,A2F_20502,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_12_1_7,12,1,7,A2F_20503,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_12_1_8,12,1,8,A2F_20504,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_12_1_9,12,1,9,A2F_20505,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_12_1_10,12,1,10,A2F_20506,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,980,40,2000,1000,FPGA_12_1_11,12,1,11,A2F_20507,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,980,40,2000,1000,FPGA_12_1_12,12,1,12,A2F_20508,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,980,40,2000,1000,FPGA_12_1_13,12,1,13,A2F_20509,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,70,40,1000,1000,FPGA_12_1_24,12,1,24,F2A_20520,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_12_1_25,12,1,25,F2A_20521,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_12_1_26,12,1,26,F2A_20522,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_12_1_27,12,1,27,F2A_20523,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_12_1_28,12,1,28,F2A_20524,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_12_1_29,12,1,29,F2A_20525,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_12_1_30,12,1,30,F2A_20526,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_12_1_31,12,1,31,F2A_20527,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_12_1_32,12,1,32,F2A_20528,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_12_1_33,12,1,33,F2A_20529,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,330,40,1000,3000,FPGA_12_1_34,12,1,34,F2A_20530,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,330,40,1000,3000,FPGA_12_1_35,12,1,35,F2A_20531,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,330,40,1000,3000,FPGA_12_1_36,12,1,36,F2A_20532,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,330,40,1000,3000,FPGA_12_1_37,12,1,37,F2A_20533,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_12_1_38,12,1,38,F2A_20534,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_12_1_39,12,1,39,F2A_20535,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_12_1_40,12,1,40,F2A_20536,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,720,40,1000,6000,FPGA_12_1_41,12,1,41,F2A_20537,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,720,40,1000,6000,FPGA_12_1_42,12,1,42,F2A_20538,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,720,40,1000,6000,FPGA_12_1_43,12,1,43,F2A_20539,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,720,40,1000,6000,FPGA_12_1_44,12,1,44,F2A_20540,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,720,40,1000,6000,FPGA_12_1_45,12,1,45,F2A_20541,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_12_1_46,12,1,46,F2A_20542,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_12_1_47,12,1,47,F2A_20543,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_12_1_48,12,1,48,F2A_20544,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_12_1_49,12,1,49,F2A_20545,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_12_1_50,12,1,50,F2A_20546,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_12_1_51,12,1,51,F2A_20547,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_12_1_52,12,1,52,F2A_20548,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,460,40,1000,4000,FPGA_13_1_0,13,1,0,A2F_20424,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,460,40,1000,4000,FPGA_13_1_1,13,1,1,A2F_20425,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,460,40,1000,4000,FPGA_13_1_2,13,1,2,A2F_20426,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_13_1_3,13,1,3,A2F_20427,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_13_1_4,13,1,4,A2F_20428,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_13_1_5,13,1,5,A2F_20429,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_13_1_6,13,1,6,A2F_20430,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_13_1_7,13,1,7,A2F_20431,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_13_1_8,13,1,8,A2F_20432,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_13_1_9,13,1,9,A2F_20433,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_13_1_10,13,1,10,A2F_20434,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,980,40,2000,1000,FPGA_13_1_11,13,1,11,A2F_20435,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,980,40,2000,1000,FPGA_13_1_12,13,1,12,A2F_20436,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,980,40,2000,1000,FPGA_13_1_13,13,1,13,A2F_20437,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,70,40,1000,1000,FPGA_13_1_24,13,1,24,F2A_20448,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_13_1_25,13,1,25,F2A_20449,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_13_1_26,13,1,26,F2A_20450,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_13_1_27,13,1,27,F2A_20451,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_13_1_28,13,1,28,F2A_20452,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_13_1_29,13,1,29,F2A_20453,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_13_1_30,13,1,30,F2A_20454,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_13_1_31,13,1,31,F2A_20455,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_13_1_32,13,1,32,F2A_20456,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_13_1_33,13,1,33,F2A_20457,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,330,40,1000,3000,FPGA_13_1_34,13,1,34,F2A_20458,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,330,40,1000,3000,FPGA_13_1_35,13,1,35,F2A_20459,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,330,40,1000,3000,FPGA_13_1_36,13,1,36,F2A_20460,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,330,40,1000,3000,FPGA_13_1_37,13,1,37,F2A_20461,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_13_1_38,13,1,38,F2A_20462,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_13_1_39,13,1,39,F2A_20463,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_13_1_40,13,1,40,F2A_20464,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,720,40,1000,6000,FPGA_13_1_41,13,1,41,F2A_20465,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,720,40,1000,6000,FPGA_13_1_42,13,1,42,F2A_20466,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,720,40,1000,6000,FPGA_13_1_43,13,1,43,F2A_20467,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,720,40,1000,6000,FPGA_13_1_44,13,1,44,F2A_20468,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,720,40,1000,6000,FPGA_13_1_45,13,1,45,F2A_20469,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_13_1_46,13,1,46,F2A_20470,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_13_1_47,13,1,47,F2A_20471,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_13_1_48,13,1,48,F2A_20472,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_13_1_49,13,1,49,F2A_20473,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_13_1_50,13,1,50,F2A_20474,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_13_1_51,13,1,51,F2A_20475,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_13_1_52,13,1,52,F2A_20476,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_14_1_0,14,1,0,A2F_20352,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_14_1_1,14,1,1,A2F_20353,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_14_1_2,14,1,2,A2F_20354,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_14_1_3,14,1,3,A2F_20355,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_14_1_4,14,1,4,A2F_20356,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_14_1_5,14,1,5,A2F_20357,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_14_1_6,14,1,6,A2F_20358,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_14_1_7,14,1,7,A2F_20359,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_14_1_8,14,1,8,A2F_20360,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_14_1_9,14,1,9,A2F_20361,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_14_1_10,14,1,10,A2F_20362,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_14_1_24,14,1,24,F2A_20376,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_14_1_25,14,1,25,F2A_20377,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_14_1_26,14,1,26,F2A_20378,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_14_1_27,14,1,27,F2A_20379,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_14_1_28,14,1,28,F2A_20380,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_14_1_29,14,1,29,F2A_20381,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_14_1_30,14,1,30,F2A_20382,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_14_1_31,14,1,31,F2A_20383,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_14_1_32,14,1,32,F2A_20384,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_15_1_0,15,1,0,A2F_20280,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_15_1_1,15,1,1,A2F_20281,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_15_1_2,15,1,2,A2F_20282,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_15_1_3,15,1,3,A2F_20283,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_15_1_4,15,1,4,A2F_20284,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_15_1_5,15,1,5,A2F_20285,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_15_1_6,15,1,6,A2F_20286,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_15_1_7,15,1,7,A2F_20287,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_15_1_8,15,1,8,A2F_20288,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_15_1_9,15,1,9,A2F_20289,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_15_1_10,15,1,10,A2F_20290,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,980,40,2000,1000,FPGA_15_1_11,15,1,11,A2F_20291,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,980,40,2000,1000,FPGA_15_1_12,15,1,12,A2F_20292,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,980,40,2000,1000,FPGA_15_1_13,15,1,13,A2F_20293,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_15_1_24,15,1,24,F2A_20304,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_15_1_25,15,1,25,F2A_20305,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_15_1_26,15,1,26,F2A_20306,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_15_1_27,15,1,27,F2A_20307,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_15_1_28,15,1,28,F2A_20308,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_15_1_29,15,1,29,F2A_20309,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_15_1_30,15,1,30,F2A_20310,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_15_1_31,15,1,31,F2A_20311,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_15_1_32,15,1,32,F2A_20312,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_15_1_33,15,1,33,F2A_20313,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_15_1_34,15,1,34,F2A_20314,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_15_1_35,15,1,35,F2A_20315,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_15_1_36,15,1,36,F2A_20316,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_15_1_37,15,1,37,F2A_20317,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_15_1_38,15,1,38,F2A_20318,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_15_1_39,15,1,39,F2A_20319,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_15_1_40,15,1,40,F2A_20320,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,720,40,1000,6000,FPGA_15_1_41,15,1,41,F2A_20321,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,720,40,1000,6000,FPGA_15_1_42,15,1,42,F2A_20322,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,720,40,1000,6000,FPGA_15_1_43,15,1,43,F2A_20323,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,720,40,1000,6000,FPGA_15_1_44,15,1,44,F2A_20324,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,720,40,1000,6000,FPGA_15_1_45,15,1,45,F2A_20325,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_15_1_46,15,1,46,F2A_20326,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_15_1_47,15,1,47,F2A_20327,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_15_1_48,15,1,48,F2A_20328,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_15_1_49,15,1,49,F2A_20329,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_15_1_50,15,1,50,F2A_20330,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_15_1_51,15,1,51,F2A_20331,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_15_1_52,15,1,52,F2A_20332,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,460,40,1000,4000,FPGA_17_1_0,17,1,0,A2F_20136,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,460,40,1000,4000,FPGA_17_1_1,17,1,1,A2F_20137,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,460,40,1000,4000,FPGA_17_1_2,17,1,2,A2F_20138,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_17_1_3,17,1,3,A2F_20139,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_17_1_4,17,1,4,A2F_20140,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_17_1_5,17,1,5,A2F_20141,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_17_1_6,17,1,6,A2F_20142,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_17_1_7,17,1,7,A2F_20143,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_17_1_8,17,1,8,A2F_20144,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_17_1_9,17,1,9,A2F_20145,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_17_1_10,17,1,10,A2F_20146,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,980,40,2000,1000,FPGA_17_1_11,17,1,11,A2F_20147,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,980,40,2000,1000,FPGA_17_1_12,17,1,12,A2F_20148,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,980,40,2000,1000,FPGA_17_1_13,17,1,13,A2F_20149,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,70,40,1000,1000,FPGA_17_1_24,17,1,24,F2A_20160,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_17_1_25,17,1,25,F2A_20161,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_17_1_26,17,1,26,F2A_20162,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_17_1_27,17,1,27,F2A_20163,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_17_1_28,17,1,28,F2A_20164,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_17_1_29,17,1,29,F2A_20165,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_17_1_30,17,1,30,F2A_20166,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_17_1_31,17,1,31,F2A_20167,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_17_1_32,17,1,32,F2A_20168,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_17_1_33,17,1,33,F2A_20169,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,330,40,1000,3000,FPGA_17_1_34,17,1,34,F2A_20170,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,330,40,1000,3000,FPGA_17_1_35,17,1,35,F2A_20171,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,330,40,1000,3000,FPGA_17_1_36,17,1,36,F2A_20172,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,330,40,1000,3000,FPGA_17_1_37,17,1,37,F2A_20173,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_17_1_38,17,1,38,F2A_20174,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_17_1_39,17,1,39,F2A_20175,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_17_1_40,17,1,40,F2A_20176,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,720,40,1000,6000,FPGA_17_1_41,17,1,41,F2A_20177,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,720,40,1000,6000,FPGA_17_1_42,17,1,42,F2A_20178,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,720,40,1000,6000,FPGA_17_1_43,17,1,43,F2A_20179,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,720,40,1000,6000,FPGA_17_1_44,17,1,44,F2A_20180,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,720,40,1000,6000,FPGA_17_1_45,17,1,45,F2A_20181,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_17_1_46,17,1,46,F2A_20182,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_17_1_47,17,1,47,F2A_20183,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_17_1_48,17,1,48,F2A_20184,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_17_1_49,17,1,49,F2A_20185,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_17_1_50,17,1,50,F2A_20186,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_17_1_51,17,1,51,F2A_20187,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_17_1_52,17,1,52,F2A_20188,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,460,40,1000,4000,FPGA_18_1_0,18,1,0,A2F_20064,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,460,40,1000,4000,FPGA_18_1_1,18,1,1,A2F_20065,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,460,40,1000,4000,FPGA_18_1_2,18,1,2,A2F_20066,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_18_1_3,18,1,3,A2F_20067,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_18_1_4,18,1,4,A2F_20068,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_18_1_5,18,1,5,A2F_20069,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_18_1_6,18,1,6,A2F_20070,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_18_1_7,18,1,7,A2F_20071,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_18_1_8,18,1,8,A2F_20072,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_18_1_9,18,1,9,A2F_20073,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_18_1_10,18,1,10,A2F_20074,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,980,40,2000,1000,FPGA_18_1_11,18,1,11,A2F_20075,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,980,40,2000,1000,FPGA_18_1_12,18,1,12,A2F_20076,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,980,40,2000,1000,FPGA_18_1_13,18,1,13,A2F_20077,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,70,40,1000,1000,FPGA_18_1_24,18,1,24,F2A_20088,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_18_1_25,18,1,25,F2A_20089,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_18_1_26,18,1,26,F2A_20090,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_18_1_27,18,1,27,F2A_20091,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_18_1_28,18,1,28,F2A_20092,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_18_1_29,18,1,29,F2A_20093,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_18_1_30,18,1,30,F2A_20094,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_18_1_31,18,1,31,F2A_20095,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_18_1_32,18,1,32,F2A_20096,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_18_1_33,18,1,33,F2A_20097,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,330,40,1000,3000,FPGA_18_1_34,18,1,34,F2A_20098,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,330,40,1000,3000,FPGA_18_1_35,18,1,35,F2A_20099,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,330,40,1000,3000,FPGA_18_1_36,18,1,36,F2A_20100,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,330,40,1000,3000,FPGA_18_1_37,18,1,37,F2A_20101,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_18_1_38,18,1,38,F2A_20102,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_18_1_39,18,1,39,F2A_20103,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_18_1_40,18,1,40,F2A_20104,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,720,40,1000,6000,FPGA_18_1_41,18,1,41,F2A_20105,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,720,40,1000,6000,FPGA_18_1_42,18,1,42,F2A_20106,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,720,40,1000,6000,FPGA_18_1_43,18,1,43,F2A_20107,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,720,40,1000,6000,FPGA_18_1_44,18,1,44,F2A_20108,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,720,40,1000,6000,FPGA_18_1_45,18,1,45,F2A_20109,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_18_1_46,18,1,46,F2A_20110,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_18_1_47,18,1,47,F2A_20111,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_18_1_48,18,1,48,F2A_20112,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_18_1_49,18,1,49,F2A_20113,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_18_1_50,18,1,50,F2A_20114,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_18_1_51,18,1,51,F2A_20115,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_18_1_52,18,1,52,F2A_20116,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,460,40,1000,4000,FPGA_19_1_0,19,1,0,A2F_19992,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,460,40,1000,4000,FPGA_19_1_1,19,1,1,A2F_19993,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,460,40,1000,4000,FPGA_19_1_2,19,1,2,A2F_19994,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_19_1_3,19,1,3,A2F_19995,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_19_1_4,19,1,4,A2F_19996,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_19_1_5,19,1,5,A2F_19997,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_19_1_6,19,1,6,A2F_19998,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_19_1_7,19,1,7,A2F_19999,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_19_1_8,19,1,8,A2F_20000,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_19_1_9,19,1,9,A2F_20001,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_19_1_10,19,1,10,A2F_20002,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,980,40,2000,1000,FPGA_19_1_11,19,1,11,A2F_20003,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,980,40,2000,1000,FPGA_19_1_12,19,1,12,A2F_20004,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,980,40,2000,1000,FPGA_19_1_13,19,1,13,A2F_20005,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,70,40,1000,1000,FPGA_19_1_24,19,1,24,F2A_20016,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_19_1_25,19,1,25,F2A_20017,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_19_1_26,19,1,26,F2A_20018,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_19_1_27,19,1,27,F2A_20019,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_19_1_28,19,1,28,F2A_20020,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_19_1_29,19,1,29,F2A_20021,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_19_1_30,19,1,30,F2A_20022,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_19_1_31,19,1,31,F2A_20023,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_19_1_32,19,1,32,F2A_20024,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_19_1_33,19,1,33,F2A_20025,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,330,40,1000,3000,FPGA_19_1_34,19,1,34,F2A_20026,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,330,40,1000,3000,FPGA_19_1_35,19,1,35,F2A_20027,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,330,40,1000,3000,FPGA_19_1_36,19,1,36,F2A_20028,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,330,40,1000,3000,FPGA_19_1_37,19,1,37,F2A_20029,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_19_1_38,19,1,38,F2A_20030,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_19_1_39,19,1,39,F2A_20031,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_19_1_40,19,1,40,F2A_20032,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,720,40,1000,6000,FPGA_19_1_41,19,1,41,F2A_20033,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,720,40,1000,6000,FPGA_19_1_42,19,1,42,F2A_20034,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,720,40,1000,6000,FPGA_19_1_43,19,1,43,F2A_20035,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,720,40,1000,6000,FPGA_19_1_44,19,1,44,F2A_20036,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,720,40,1000,6000,FPGA_19_1_45,19,1,45,F2A_20037,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_19_1_46,19,1,46,F2A_20038,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_19_1_47,19,1,47,F2A_20039,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_19_1_48,19,1,48,F2A_20040,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_19_1_49,19,1,49,F2A_20041,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_19_1_50,19,1,50,F2A_20042,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_19_1_51,19,1,51,F2A_20043,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_19_1_52,19,1,52,F2A_20044,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,460,40,1000,4000,FPGA_20_1_0,20,1,0,A2F_19920,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,460,40,1000,4000,FPGA_20_1_1,20,1,1,A2F_19921,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,460,40,1000,4000,FPGA_20_1_2,20,1,2,A2F_19922,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_3,20,1,3,A2F_19923,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_4,20,1,4,A2F_19924,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_5,20,1,5,A2F_19925,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_6,20,1,6,A2F_19926,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_7,20,1,7,A2F_19927,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_8,20,1,8,A2F_19928,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_9,20,1,9,A2F_19929,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_10,20,1,10,A2F_19930,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,980,40,2000,1000,FPGA_20_1_11,20,1,11,A2F_19931,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,980,40,2000,1000,FPGA_20_1_12,20,1,12,A2F_19932,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,980,40,2000,1000,FPGA_20_1_13,20,1,13,A2F_19933,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,70,40,1000,1000,FPGA_20_1_24,20,1,24,F2A_19944,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_20_1_25,20,1,25,F2A_19945,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_20_1_26,20,1,26,F2A_19946,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_20_1_27,20,1,27,F2A_19947,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_20_1_28,20,1,28,F2A_19948,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_20_1_29,20,1,29,F2A_19949,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_20_1_30,20,1,30,F2A_19950,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_20_1_31,20,1,31,F2A_19951,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_20_1_32,20,1,32,F2A_19952,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_20_1_33,20,1,33,F2A_19953,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,330,40,1000,3000,FPGA_20_1_34,20,1,34,F2A_19954,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,330,40,1000,3000,FPGA_20_1_35,20,1,35,F2A_19955,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,330,40,1000,3000,FPGA_20_1_36,20,1,36,F2A_19956,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,330,40,1000,3000,FPGA_20_1_37,20,1,37,F2A_19957,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_38,20,1,38,F2A_19958,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_39,20,1,39,F2A_19959,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_40,20,1,40,F2A_19960,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,720,40,1000,6000,FPGA_20_1_41,20,1,41,F2A_19961,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,720,40,1000,6000,FPGA_20_1_42,20,1,42,F2A_19962,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,720,40,1000,6000,FPGA_20_1_43,20,1,43,F2A_19963,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,720,40,1000,6000,FPGA_20_1_44,20,1,44,F2A_19964,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,720,40,1000,6000,FPGA_20_1_45,20,1,45,F2A_19965,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_20_1_46,20,1,46,F2A_19966,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_20_1_47,20,1,47,F2A_19967,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_20_1_48,20,1,48,F2A_19968,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_20_1_49,20,1,49,F2A_19969,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_20_1_50,20,1,50,F2A_19970,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_20_1_51,20,1,51,F2A_19971,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_20_1_52,20,1,52,F2A_19972,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,460,40,1000,4000,FPGA_21_1_0,21,1,0,A2F_19848,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,460,40,1000,4000,FPGA_21_1_1,21,1,1,A2F_19849,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,460,40,1000,4000,FPGA_21_1_2,21,1,2,A2F_19850,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_3,21,1,3,A2F_19851,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_4,21,1,4,A2F_19852,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_5,21,1,5,A2F_19853,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_6,21,1,6,A2F_19854,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_7,21,1,7,A2F_19855,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_8,21,1,8,A2F_19856,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_9,21,1,9,A2F_19857,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_10,21,1,10,A2F_19858,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,980,40,2000,1000,FPGA_21_1_11,21,1,11,A2F_19859,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,980,40,2000,1000,FPGA_21_1_12,21,1,12,A2F_19860,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,980,40,2000,1000,FPGA_21_1_13,21,1,13,A2F_19861,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,70,40,1000,1000,FPGA_21_1_24,21,1,24,F2A_19872,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_21_1_25,21,1,25,F2A_19873,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_21_1_26,21,1,26,F2A_19874,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_21_1_27,21,1,27,F2A_19875,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_21_1_28,21,1,28,F2A_19876,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_21_1_29,21,1,29,F2A_19877,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_21_1_30,21,1,30,F2A_19878,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_21_1_31,21,1,31,F2A_19879,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_21_1_32,21,1,32,F2A_19880,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_21_1_33,21,1,33,F2A_19881,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,330,40,1000,3000,FPGA_21_1_34,21,1,34,F2A_19882,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,330,40,1000,3000,FPGA_21_1_35,21,1,35,F2A_19883,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,330,40,1000,3000,FPGA_21_1_36,21,1,36,F2A_19884,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,330,40,1000,3000,FPGA_21_1_37,21,1,37,F2A_19885,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_38,21,1,38,F2A_19886,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_39,21,1,39,F2A_19887,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_40,21,1,40,F2A_19888,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,720,40,1000,6000,FPGA_21_1_41,21,1,41,F2A_19889,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,720,40,1000,6000,FPGA_21_1_42,21,1,42,F2A_19890,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,720,40,1000,6000,FPGA_21_1_43,21,1,43,F2A_19891,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,720,40,1000,6000,FPGA_21_1_44,21,1,44,F2A_19892,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,720,40,1000,6000,FPGA_21_1_45,21,1,45,F2A_19893,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_21_1_46,21,1,46,F2A_19894,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_21_1_47,21,1,47,F2A_19895,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_21_1_48,21,1,48,F2A_19896,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_21_1_49,21,1,49,F2A_19897,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_21_1_50,21,1,50,F2A_19898,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_21_1_51,21,1,51,F2A_19899,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_21_1_52,21,1,52,F2A_19900,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,460,40,1000,4000,FPGA_22_1_0,22,1,0,A2F_19776,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,460,40,1000,4000,FPGA_22_1_1,22,1,1,A2F_19777,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,460,40,1000,4000,FPGA_22_1_2,22,1,2,A2F_19778,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_3,22,1,3,A2F_19779,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_4,22,1,4,A2F_19780,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_5,22,1,5,A2F_19781,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_6,22,1,6,A2F_19782,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_7,22,1,7,A2F_19783,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_8,22,1,8,A2F_19784,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_9,22,1,9,A2F_19785,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_10,22,1,10,A2F_19786,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,980,40,2000,1000,FPGA_22_1_11,22,1,11,A2F_19787,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,980,40,2000,1000,FPGA_22_1_12,22,1,12,A2F_19788,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,980,40,2000,1000,FPGA_22_1_13,22,1,13,A2F_19789,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,70,40,1000,1000,FPGA_22_1_24,22,1,24,F2A_19800,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_22_1_25,22,1,25,F2A_19801,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_22_1_26,22,1,26,F2A_19802,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_22_1_27,22,1,27,F2A_19803,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_22_1_28,22,1,28,F2A_19804,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_22_1_29,22,1,29,F2A_19805,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_22_1_30,22,1,30,F2A_19806,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_22_1_31,22,1,31,F2A_19807,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_22_1_32,22,1,32,F2A_19808,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_22_1_33,22,1,33,F2A_19809,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,330,40,1000,3000,FPGA_22_1_34,22,1,34,F2A_19810,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,330,40,1000,3000,FPGA_22_1_35,22,1,35,F2A_19811,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,330,40,1000,3000,FPGA_22_1_36,22,1,36,F2A_19812,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,330,40,1000,3000,FPGA_22_1_37,22,1,37,F2A_19813,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_38,22,1,38,F2A_19814,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_39,22,1,39,F2A_19815,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_40,22,1,40,F2A_19816,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,720,40,1000,6000,FPGA_22_1_41,22,1,41,F2A_19817,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,720,40,1000,6000,FPGA_22_1_42,22,1,42,F2A_19818,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,720,40,1000,6000,FPGA_22_1_43,22,1,43,F2A_19819,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,720,40,1000,6000,FPGA_22_1_44,22,1,44,F2A_19820,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,720,40,1000,6000,FPGA_22_1_45,22,1,45,F2A_19821,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_22_1_46,22,1,46,F2A_19822,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_22_1_47,22,1,47,F2A_19823,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_22_1_48,22,1,48,F2A_19824,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_22_1_49,22,1,49,F2A_19825,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_22_1_50,22,1,50,F2A_19826,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_22_1_51,22,1,51,F2A_19827,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_22_1_52,22,1,52,F2A_19828,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,460,40,1000,4000,FPGA_24_1_0,24,1,0,A2F_19632,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,460,40,1000,4000,FPGA_24_1_1,24,1,1,A2F_19633,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,460,40,1000,4000,FPGA_24_1_2,24,1,2,A2F_19634,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_3,24,1,3,A2F_19635,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_4,24,1,4,A2F_19636,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_5,24,1,5,A2F_19637,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_6,24,1,6,A2F_19638,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_7,24,1,7,A2F_19639,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_8,24,1,8,A2F_19640,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_9,24,1,9,A2F_19641,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_10,24,1,10,A2F_19642,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,980,40,2000,1000,FPGA_24_1_11,24,1,11,A2F_19643,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,980,40,2000,1000,FPGA_24_1_12,24,1,12,A2F_19644,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,980,40,2000,1000,FPGA_24_1_13,24,1,13,A2F_19645,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,70,40,1000,1000,FPGA_24_1_24,24,1,24,F2A_19656,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_24_1_25,24,1,25,F2A_19657,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_24_1_26,24,1,26,F2A_19658,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_24_1_27,24,1,27,F2A_19659,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_24_1_28,24,1,28,F2A_19660,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_24_1_29,24,1,29,F2A_19661,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_24_1_30,24,1,30,F2A_19662,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_24_1_31,24,1,31,F2A_19663,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_24_1_32,24,1,32,F2A_19664,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_24_1_33,24,1,33,F2A_19665,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,330,40,1000,3000,FPGA_24_1_34,24,1,34,F2A_19666,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,330,40,1000,3000,FPGA_24_1_35,24,1,35,F2A_19667,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,330,40,1000,3000,FPGA_24_1_36,24,1,36,F2A_19668,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,330,40,1000,3000,FPGA_24_1_37,24,1,37,F2A_19669,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_38,24,1,38,F2A_19670,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_39,24,1,39,F2A_19671,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_40,24,1,40,F2A_19672,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,720,40,1000,6000,FPGA_24_1_41,24,1,41,F2A_19673,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,720,40,1000,6000,FPGA_24_1_42,24,1,42,F2A_19674,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,720,40,1000,6000,FPGA_24_1_43,24,1,43,F2A_19675,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,720,40,1000,6000,FPGA_24_1_44,24,1,44,F2A_19676,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,720,40,1000,6000,FPGA_24_1_45,24,1,45,F2A_19677,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_24_1_46,24,1,46,F2A_19678,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_24_1_47,24,1,47,F2A_19679,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_24_1_48,24,1,48,F2A_19680,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_24_1_49,24,1,49,F2A_19681,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_24_1_50,24,1,50,F2A_19682,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_24_1_51,24,1,51,F2A_19683,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_24_1_52,24,1,52,F2A_19684,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,460,40,1000,4000,FPGA_25_1_0,25,1,0,A2F_19560,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,460,40,1000,4000,FPGA_25_1_1,25,1,1,A2F_19561,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,460,40,1000,4000,FPGA_25_1_2,25,1,2,A2F_19562,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_3,25,1,3,A2F_19563,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_4,25,1,4,A2F_19564,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_5,25,1,5,A2F_19565,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_6,25,1,6,A2F_19566,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_7,25,1,7,A2F_19567,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_8,25,1,8,A2F_19568,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_9,25,1,9,A2F_19569,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_10,25,1,10,A2F_19570,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,980,40,2000,1000,FPGA_25_1_11,25,1,11,A2F_19571,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,980,40,2000,1000,FPGA_25_1_12,25,1,12,A2F_19572,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,980,40,2000,1000,FPGA_25_1_13,25,1,13,A2F_19573,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,70,40,1000,1000,FPGA_25_1_24,25,1,24,F2A_19584,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_25_1_25,25,1,25,F2A_19585,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_25_1_26,25,1,26,F2A_19586,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_25_1_27,25,1,27,F2A_19587,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_25_1_28,25,1,28,F2A_19588,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_25_1_29,25,1,29,F2A_19589,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_25_1_30,25,1,30,F2A_19590,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_25_1_31,25,1,31,F2A_19591,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_25_1_32,25,1,32,F2A_19592,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_25_1_33,25,1,33,F2A_19593,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,330,40,1000,3000,FPGA_25_1_34,25,1,34,F2A_19594,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,330,40,1000,3000,FPGA_25_1_35,25,1,35,F2A_19595,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,330,40,1000,3000,FPGA_25_1_36,25,1,36,F2A_19596,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,330,40,1000,3000,FPGA_25_1_37,25,1,37,F2A_19597,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_38,25,1,38,F2A_19598,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_39,25,1,39,F2A_19599,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_40,25,1,40,F2A_19600,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,720,40,1000,6000,FPGA_25_1_41,25,1,41,F2A_19601,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,720,40,1000,6000,FPGA_25_1_42,25,1,42,F2A_19602,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,720,40,1000,6000,FPGA_25_1_43,25,1,43,F2A_19603,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,720,40,1000,6000,FPGA_25_1_44,25,1,44,F2A_19604,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,720,40,1000,6000,FPGA_25_1_45,25,1,45,F2A_19605,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_25_1_46,25,1,46,F2A_19606,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_25_1_47,25,1,47,F2A_19607,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_25_1_48,25,1,48,F2A_19608,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_25_1_49,25,1,49,F2A_19609,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_25_1_50,25,1,50,F2A_19610,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_25_1_51,25,1,51,F2A_19611,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_25_1_52,25,1,52,F2A_19612,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,460,40,1000,4000,FPGA_26_1_0,26,1,0,A2F_19488,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,460,40,1000,4000,FPGA_26_1_1,26,1,1,A2F_19489,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,460,40,1000,4000,FPGA_26_1_2,26,1,2,A2F_19490,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_3,26,1,3,A2F_19491,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_4,26,1,4,A2F_19492,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_5,26,1,5,A2F_19493,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_6,26,1,6,A2F_19494,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_7,26,1,7,A2F_19495,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_8,26,1,8,A2F_19496,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_9,26,1,9,A2F_19497,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_10,26,1,10,A2F_19498,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,980,40,2000,1000,FPGA_26_1_11,26,1,11,A2F_19499,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,980,40,2000,1000,FPGA_26_1_12,26,1,12,A2F_19500,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,980,40,2000,1000,FPGA_26_1_13,26,1,13,A2F_19501,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,70,40,1000,1000,FPGA_26_1_24,26,1,24,F2A_19512,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_26_1_25,26,1,25,F2A_19513,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_26_1_26,26,1,26,F2A_19514,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_26_1_27,26,1,27,F2A_19515,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_26_1_28,26,1,28,F2A_19516,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_26_1_29,26,1,29,F2A_19517,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_26_1_30,26,1,30,F2A_19518,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_26_1_31,26,1,31,F2A_19519,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_26_1_32,26,1,32,F2A_19520,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_26_1_33,26,1,33,F2A_19521,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,330,40,1000,3000,FPGA_26_1_34,26,1,34,F2A_19522,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,330,40,1000,3000,FPGA_26_1_35,26,1,35,F2A_19523,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,330,40,1000,3000,FPGA_26_1_36,26,1,36,F2A_19524,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,330,40,1000,3000,FPGA_26_1_37,26,1,37,F2A_19525,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_38,26,1,38,F2A_19526,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_39,26,1,39,F2A_19527,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_40,26,1,40,F2A_19528,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,720,40,1000,6000,FPGA_26_1_41,26,1,41,F2A_19529,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,720,40,1000,6000,FPGA_26_1_42,26,1,42,F2A_19530,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,720,40,1000,6000,FPGA_26_1_43,26,1,43,F2A_19531,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,720,40,1000,6000,FPGA_26_1_44,26,1,44,F2A_19532,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,720,40,1000,6000,FPGA_26_1_45,26,1,45,F2A_19533,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_26_1_46,26,1,46,F2A_19534,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_26_1_47,26,1,47,F2A_19535,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_26_1_48,26,1,48,F2A_19536,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_26_1_49,26,1,49,F2A_19537,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_26_1_50,26,1,50,F2A_19538,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_26_1_51,26,1,51,F2A_19539,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_26_1_52,26,1,52,F2A_19540,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_27_1_0,27,1,0,A2F_19416,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_27_1_1,27,1,1,A2F_19417,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_27_1_2,27,1,2,A2F_19418,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_27_1_3,27,1,3,A2F_19419,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_27_1_4,27,1,4,A2F_19420,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_27_1_5,27,1,5,A2F_19421,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_27_1_6,27,1,6,A2F_19422,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_27_1_7,27,1,7,A2F_19423,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_27_1_8,27,1,8,A2F_19424,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_27_1_9,27,1,9,A2F_19425,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_27_1_10,27,1,10,A2F_19426,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_27_1_24,27,1,24,F2A_19440,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_27_1_25,27,1,25,F2A_19441,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_27_1_26,27,1,26,F2A_19442,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_27_1_27,27,1,27,F2A_19443,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_27_1_28,27,1,28,F2A_19444,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_27_1_29,27,1,29,F2A_19445,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_27_1_30,27,1,30,F2A_19446,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_27_1_31,27,1,31,F2A_19447,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_27_1_32,27,1,32,F2A_19448,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_29_1_0,29,1,0,A2F_19272,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_29_1_1,29,1,1,A2F_19273,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_29_1_2,29,1,2,A2F_19274,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_29_1_3,29,1,3,A2F_19275,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_29_1_4,29,1,4,A2F_19276,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_29_1_5,29,1,5,A2F_19277,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_29_1_6,29,1,6,A2F_19278,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_29_1_7,29,1,7,A2F_19279,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_29_1_8,29,1,8,A2F_19280,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_29_1_9,29,1,9,A2F_19281,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_29_1_10,29,1,10,A2F_19282,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,980,40,2000,1000,FPGA_29_1_11,29,1,11,A2F_19283,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,980,40,2000,1000,FPGA_29_1_12,29,1,12,A2F_19284,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,980,40,2000,1000,FPGA_29_1_13,29,1,13,A2F_19285,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_29_1_24,29,1,24,F2A_19296,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_29_1_25,29,1,25,F2A_19297,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_29_1_26,29,1,26,F2A_19298,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_29_1_27,29,1,27,F2A_19299,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_29_1_28,29,1,28,F2A_19300,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_29_1_29,29,1,29,F2A_19301,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_29_1_30,29,1,30,F2A_19302,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_29_1_31,29,1,31,F2A_19303,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_29_1_32,29,1,32,F2A_19304,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_29_1_33,29,1,33,F2A_19305,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_29_1_34,29,1,34,F2A_19306,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_29_1_35,29,1,35,F2A_19307,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_29_1_36,29,1,36,F2A_19308,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_29_1_37,29,1,37,F2A_19309,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_29_1_38,29,1,38,F2A_19310,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_29_1_39,29,1,39,F2A_19311,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_29_1_40,29,1,40,F2A_19312,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,720,40,1000,6000,FPGA_29_1_41,29,1,41,F2A_19313,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,720,40,1000,6000,FPGA_29_1_42,29,1,42,F2A_19314,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,720,40,1000,6000,FPGA_29_1_43,29,1,43,F2A_19315,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,720,40,1000,6000,FPGA_29_1_44,29,1,44,F2A_19316,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,720,40,1000,6000,FPGA_29_1_45,29,1,45,F2A_19317,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_29_1_46,29,1,46,F2A_19318,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_29_1_47,29,1,47,F2A_19319,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_29_1_48,29,1,48,F2A_19320,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_29_1_49,29,1,49,F2A_19321,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_29_1_50,29,1,50,F2A_19322,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_29_1_51,29,1,51,F2A_19323,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_29_1_52,29,1,52,F2A_19324,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,460,40,1000,4000,FPGA_30_1_0,30,1,0,A2F_19200,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,460,40,1000,4000,FPGA_30_1_1,30,1,1,A2F_19201,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,460,40,1000,4000,FPGA_30_1_2,30,1,2,A2F_19202,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_30_1_3,30,1,3,A2F_19203,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_30_1_4,30,1,4,A2F_19204,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_30_1_5,30,1,5,A2F_19205,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_30_1_6,30,1,6,A2F_19206,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_30_1_7,30,1,7,A2F_19207,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_30_1_8,30,1,8,A2F_19208,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_30_1_9,30,1,9,A2F_19209,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_30_1_10,30,1,10,A2F_19210,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,980,40,2000,1000,FPGA_30_1_11,30,1,11,A2F_19211,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,980,40,2000,1000,FPGA_30_1_12,30,1,12,A2F_19212,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,980,40,2000,1000,FPGA_30_1_13,30,1,13,A2F_19213,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,70,40,1000,1000,FPGA_30_1_24,30,1,24,F2A_19224,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_30_1_25,30,1,25,F2A_19225,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_30_1_26,30,1,26,F2A_19226,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_30_1_27,30,1,27,F2A_19227,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_30_1_28,30,1,28,F2A_19228,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_30_1_29,30,1,29,F2A_19229,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_30_1_30,30,1,30,F2A_19230,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_30_1_31,30,1,31,F2A_19231,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_30_1_32,30,1,32,F2A_19232,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_30_1_33,30,1,33,F2A_19233,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,330,40,1000,3000,FPGA_30_1_34,30,1,34,F2A_19234,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,330,40,1000,3000,FPGA_30_1_35,30,1,35,F2A_19235,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,330,40,1000,3000,FPGA_30_1_36,30,1,36,F2A_19236,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,330,40,1000,3000,FPGA_30_1_37,30,1,37,F2A_19237,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_30_1_38,30,1,38,F2A_19238,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_30_1_39,30,1,39,F2A_19239,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_30_1_40,30,1,40,F2A_19240,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,720,40,1000,6000,FPGA_30_1_41,30,1,41,F2A_19241,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,720,40,1000,6000,FPGA_30_1_42,30,1,42,F2A_19242,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,720,40,1000,6000,FPGA_30_1_43,30,1,43,F2A_19243,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,720,40,1000,6000,FPGA_30_1_44,30,1,44,F2A_19244,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,720,40,1000,6000,FPGA_30_1_45,30,1,45,F2A_19245,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_30_1_46,30,1,46,F2A_19246,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_30_1_47,30,1,47,F2A_19247,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_30_1_48,30,1,48,F2A_19248,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_30_1_49,30,1,49,F2A_19249,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_30_1_50,30,1,50,F2A_19250,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_30_1_51,30,1,51,F2A_19251,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_30_1_52,30,1,52,F2A_19252,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,460,40,1000,4000,FPGA_31_1_0,31,1,0,A2F_19128,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,460,40,1000,4000,FPGA_31_1_1,31,1,1,A2F_19129,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,460,40,1000,4000,FPGA_31_1_2,31,1,2,A2F_19130,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_31_1_3,31,1,3,A2F_19131,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_31_1_4,31,1,4,A2F_19132,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_31_1_5,31,1,5,A2F_19133,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_31_1_6,31,1,6,A2F_19134,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_31_1_7,31,1,7,A2F_19135,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_31_1_8,31,1,8,A2F_19136,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_31_1_9,31,1,9,A2F_19137,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_31_1_10,31,1,10,A2F_19138,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,980,40,2000,1000,FPGA_31_1_11,31,1,11,A2F_19139,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,980,40,2000,1000,FPGA_31_1_12,31,1,12,A2F_19140,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,980,40,2000,1000,FPGA_31_1_13,31,1,13,A2F_19141,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,70,40,1000,1000,FPGA_31_1_24,31,1,24,F2A_19152,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_31_1_25,31,1,25,F2A_19153,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_31_1_26,31,1,26,F2A_19154,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_31_1_27,31,1,27,F2A_19155,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_31_1_28,31,1,28,F2A_19156,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_31_1_29,31,1,29,F2A_19157,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_31_1_30,31,1,30,F2A_19158,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_31_1_31,31,1,31,F2A_19159,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_31_1_32,31,1,32,F2A_19160,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_31_1_33,31,1,33,F2A_19161,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,330,40,1000,3000,FPGA_31_1_34,31,1,34,F2A_19162,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,330,40,1000,3000,FPGA_31_1_35,31,1,35,F2A_19163,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,330,40,1000,3000,FPGA_31_1_36,31,1,36,F2A_19164,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,330,40,1000,3000,FPGA_31_1_37,31,1,37,F2A_19165,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_31_1_38,31,1,38,F2A_19166,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_31_1_39,31,1,39,F2A_19167,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_31_1_40,31,1,40,F2A_19168,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,720,40,1000,6000,FPGA_31_1_41,31,1,41,F2A_19169,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,720,40,1000,6000,FPGA_31_1_42,31,1,42,F2A_19170,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,720,40,1000,6000,FPGA_31_1_43,31,1,43,F2A_19171,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,720,40,1000,6000,FPGA_31_1_44,31,1,44,F2A_19172,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,720,40,1000,6000,FPGA_31_1_45,31,1,45,F2A_19173,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_31_1_46,31,1,46,F2A_19174,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_31_1_47,31,1,47,F2A_19175,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_31_1_48,31,1,48,F2A_19176,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_31_1_49,31,1,49,F2A_19177,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_31_1_50,31,1,50,F2A_19178,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_31_1_51,31,1,51,F2A_19179,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_31_1_52,31,1,52,F2A_19180,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,460,40,1000,4000,FPGA_32_1_0,32,1,0,A2F_19056,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,460,40,1000,4000,FPGA_32_1_1,32,1,1,A2F_19057,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,460,40,1000,4000,FPGA_32_1_2,32,1,2,A2F_19058,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_32_1_3,32,1,3,A2F_19059,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_32_1_4,32,1,4,A2F_19060,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_32_1_5,32,1,5,A2F_19061,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_32_1_6,32,1,6,A2F_19062,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_32_1_7,32,1,7,A2F_19063,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_32_1_8,32,1,8,A2F_19064,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_32_1_9,32,1,9,A2F_19065,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_32_1_10,32,1,10,A2F_19066,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,980,40,2000,1000,FPGA_32_1_11,32,1,11,A2F_19067,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,980,40,2000,1000,FPGA_32_1_12,32,1,12,A2F_19068,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,980,40,2000,1000,FPGA_32_1_13,32,1,13,A2F_19069,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,70,40,1000,1000,FPGA_32_1_24,32,1,24,F2A_19080,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_32_1_25,32,1,25,F2A_19081,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_32_1_26,32,1,26,F2A_19082,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_32_1_27,32,1,27,F2A_19083,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_32_1_28,32,1,28,F2A_19084,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_32_1_29,32,1,29,F2A_19085,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_32_1_30,32,1,30,F2A_19086,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_32_1_31,32,1,31,F2A_19087,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_32_1_32,32,1,32,F2A_19088,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_32_1_33,32,1,33,F2A_19089,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,330,40,1000,3000,FPGA_32_1_34,32,1,34,F2A_19090,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,330,40,1000,3000,FPGA_32_1_35,32,1,35,F2A_19091,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,330,40,1000,3000,FPGA_32_1_36,32,1,36,F2A_19092,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,330,40,1000,3000,FPGA_32_1_37,32,1,37,F2A_19093,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_32_1_38,32,1,38,F2A_19094,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_32_1_39,32,1,39,F2A_19095,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_32_1_40,32,1,40,F2A_19096,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,720,40,1000,6000,FPGA_32_1_41,32,1,41,F2A_19097,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,720,40,1000,6000,FPGA_32_1_42,32,1,42,F2A_19098,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,720,40,1000,6000,FPGA_32_1_43,32,1,43,F2A_19099,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,720,40,1000,6000,FPGA_32_1_44,32,1,44,F2A_19100,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,720,40,1000,6000,FPGA_32_1_45,32,1,45,F2A_19101,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_32_1_46,32,1,46,F2A_19102,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_32_1_47,32,1,47,F2A_19103,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_32_1_48,32,1,48,F2A_19104,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_32_1_49,32,1,49,F2A_19105,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_32_1_50,32,1,50,F2A_19106,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_32_1_51,32,1,51,F2A_19107,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_32_1_52,32,1,52,F2A_19108,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,460,40,1000,4000,FPGA_33_1_0,33,1,0,A2F_18984,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,460,40,1000,4000,FPGA_33_1_1,33,1,1,A2F_18985,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,460,40,1000,4000,FPGA_33_1_2,33,1,2,A2F_18986,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_33_1_3,33,1,3,A2F_18987,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_33_1_4,33,1,4,A2F_18988,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_33_1_5,33,1,5,A2F_18989,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_33_1_6,33,1,6,A2F_18990,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_33_1_7,33,1,7,A2F_18991,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_33_1_8,33,1,8,A2F_18992,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_33_1_9,33,1,9,A2F_18993,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_33_1_10,33,1,10,A2F_18994,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,980,40,2000,1000,FPGA_33_1_11,33,1,11,A2F_18995,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,980,40,2000,1000,FPGA_33_1_12,33,1,12,A2F_18996,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,980,40,2000,1000,FPGA_33_1_13,33,1,13,A2F_18997,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,70,40,1000,1000,FPGA_33_1_24,33,1,24,F2A_19008,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_33_1_25,33,1,25,F2A_19009,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_33_1_26,33,1,26,F2A_19010,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_33_1_27,33,1,27,F2A_19011,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_33_1_28,33,1,28,F2A_19012,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_33_1_29,33,1,29,F2A_19013,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_33_1_30,33,1,30,F2A_19014,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_33_1_31,33,1,31,F2A_19015,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_33_1_32,33,1,32,F2A_19016,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_33_1_33,33,1,33,F2A_19017,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,330,40,1000,3000,FPGA_33_1_34,33,1,34,F2A_19018,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,330,40,1000,3000,FPGA_33_1_35,33,1,35,F2A_19019,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,330,40,1000,3000,FPGA_33_1_36,33,1,36,F2A_19020,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,330,40,1000,3000,FPGA_33_1_37,33,1,37,F2A_19021,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_33_1_38,33,1,38,F2A_19022,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_33_1_39,33,1,39,F2A_19023,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_33_1_40,33,1,40,F2A_19024,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,720,40,1000,6000,FPGA_33_1_41,33,1,41,F2A_19025,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,720,40,1000,6000,FPGA_33_1_42,33,1,42,F2A_19026,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,720,40,1000,6000,FPGA_33_1_43,33,1,43,F2A_19027,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,720,40,1000,6000,FPGA_33_1_44,33,1,44,F2A_19028,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,720,40,1000,6000,FPGA_33_1_45,33,1,45,F2A_19029,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_33_1_46,33,1,46,F2A_19030,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_33_1_47,33,1,47,F2A_19031,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_33_1_48,33,1,48,F2A_19032,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_33_1_49,33,1,49,F2A_19033,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_33_1_50,33,1,50,F2A_19034,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_33_1_51,33,1,51,F2A_19035,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_33_1_52,33,1,52,F2A_19036,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,460,40,1000,4000,FPGA_34_1_0,34,1,0,A2F_18912,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,460,40,1000,4000,FPGA_34_1_1,34,1,1,A2F_18913,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,460,40,1000,4000,FPGA_34_1_2,34,1,2,A2F_18914,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_34_1_3,34,1,3,A2F_18915,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_34_1_4,34,1,4,A2F_18916,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_34_1_5,34,1,5,A2F_18917,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_34_1_6,34,1,6,A2F_18918,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_34_1_7,34,1,7,A2F_18919,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_34_1_8,34,1,8,A2F_18920,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_34_1_9,34,1,9,A2F_18921,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_34_1_10,34,1,10,A2F_18922,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,980,40,2000,1000,FPGA_34_1_11,34,1,11,A2F_18923,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,980,40,2000,1000,FPGA_34_1_12,34,1,12,A2F_18924,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,980,40,2000,1000,FPGA_34_1_13,34,1,13,A2F_18925,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,70,40,1000,1000,FPGA_34_1_24,34,1,24,F2A_18936,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_34_1_25,34,1,25,F2A_18937,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_34_1_26,34,1,26,F2A_18938,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_34_1_27,34,1,27,F2A_18939,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_34_1_28,34,1,28,F2A_18940,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_34_1_29,34,1,29,F2A_18941,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_34_1_30,34,1,30,F2A_18942,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_34_1_31,34,1,31,F2A_18943,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_34_1_32,34,1,32,F2A_18944,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_34_1_33,34,1,33,F2A_18945,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,330,40,1000,3000,FPGA_34_1_34,34,1,34,F2A_18946,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,330,40,1000,3000,FPGA_34_1_35,34,1,35,F2A_18947,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,330,40,1000,3000,FPGA_34_1_36,34,1,36,F2A_18948,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,330,40,1000,3000,FPGA_34_1_37,34,1,37,F2A_18949,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_34_1_38,34,1,38,F2A_18950,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_34_1_39,34,1,39,F2A_18951,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_34_1_40,34,1,40,F2A_18952,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,720,40,1000,6000,FPGA_34_1_41,34,1,41,F2A_18953,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,720,40,1000,6000,FPGA_34_1_42,34,1,42,F2A_18954,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,720,40,1000,6000,FPGA_34_1_43,34,1,43,F2A_18955,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,720,40,1000,6000,FPGA_34_1_44,34,1,44,F2A_18956,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,720,40,1000,6000,FPGA_34_1_45,34,1,45,F2A_18957,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_34_1_46,34,1,46,F2A_18958,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_34_1_47,34,1,47,F2A_18959,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_34_1_48,34,1,48,F2A_18960,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_34_1_49,34,1,49,F2A_18961,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_34_1_50,34,1,50,F2A_18962,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_34_1_51,34,1,51,F2A_18963,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_34_1_52,34,1,52,F2A_18964,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,460,40,1000,4000,FPGA_36_1_0,36,1,0,A2F_18768,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,460,40,1000,4000,FPGA_36_1_1,36,1,1,A2F_18769,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,460,40,1000,4000,FPGA_36_1_2,36,1,2,A2F_18770,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_36_1_3,36,1,3,A2F_18771,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_36_1_4,36,1,4,A2F_18772,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_36_1_5,36,1,5,A2F_18773,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_36_1_6,36,1,6,A2F_18774,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_36_1_7,36,1,7,A2F_18775,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_36_1_8,36,1,8,A2F_18776,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_36_1_9,36,1,9,A2F_18777,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_36_1_10,36,1,10,A2F_18778,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,980,40,2000,1000,FPGA_36_1_11,36,1,11,A2F_18779,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,980,40,2000,1000,FPGA_36_1_12,36,1,12,A2F_18780,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,980,40,2000,1000,FPGA_36_1_13,36,1,13,A2F_18781,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,70,40,1000,1000,FPGA_36_1_24,36,1,24,F2A_18792,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_36_1_25,36,1,25,F2A_18793,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_36_1_26,36,1,26,F2A_18794,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_36_1_27,36,1,27,F2A_18795,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_36_1_28,36,1,28,F2A_18796,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_36_1_29,36,1,29,F2A_18797,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_36_1_30,36,1,30,F2A_18798,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_36_1_31,36,1,31,F2A_18799,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_36_1_32,36,1,32,F2A_18800,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_36_1_33,36,1,33,F2A_18801,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,330,40,1000,3000,FPGA_36_1_34,36,1,34,F2A_18802,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,330,40,1000,3000,FPGA_36_1_35,36,1,35,F2A_18803,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,330,40,1000,3000,FPGA_36_1_36,36,1,36,F2A_18804,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,330,40,1000,3000,FPGA_36_1_37,36,1,37,F2A_18805,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_36_1_38,36,1,38,F2A_18806,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_36_1_39,36,1,39,F2A_18807,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_36_1_40,36,1,40,F2A_18808,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,720,40,1000,6000,FPGA_36_1_41,36,1,41,F2A_18809,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,720,40,1000,6000,FPGA_36_1_42,36,1,42,F2A_18810,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,720,40,1000,6000,FPGA_36_1_43,36,1,43,F2A_18811,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,720,40,1000,6000,FPGA_36_1_44,36,1,44,F2A_18812,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,720,40,1000,6000,FPGA_36_1_45,36,1,45,F2A_18813,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_36_1_46,36,1,46,F2A_18814,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_36_1_47,36,1,47,F2A_18815,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_36_1_48,36,1,48,F2A_18816,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_36_1_49,36,1,49,F2A_18817,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_36_1_50,36,1,50,F2A_18818,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_36_1_51,36,1,51,F2A_18819,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_36_1_52,36,1,52,F2A_18820,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,460,40,1000,4000,FPGA_37_1_0,37,1,0,A2F_18696,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,460,40,1000,4000,FPGA_37_1_1,37,1,1,A2F_18697,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,460,40,1000,4000,FPGA_37_1_2,37,1,2,A2F_18698,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_37_1_3,37,1,3,A2F_18699,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_37_1_4,37,1,4,A2F_18700,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_37_1_5,37,1,5,A2F_18701,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_37_1_6,37,1,6,A2F_18702,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_37_1_7,37,1,7,A2F_18703,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_37_1_8,37,1,8,A2F_18704,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_37_1_9,37,1,9,A2F_18705,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_37_1_10,37,1,10,A2F_18706,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,980,40,2000,1000,FPGA_37_1_11,37,1,11,A2F_18707,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,980,40,2000,1000,FPGA_37_1_12,37,1,12,A2F_18708,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,980,40,2000,1000,FPGA_37_1_13,37,1,13,A2F_18709,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,70,40,1000,1000,FPGA_37_1_24,37,1,24,F2A_18720,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_37_1_25,37,1,25,F2A_18721,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_37_1_26,37,1,26,F2A_18722,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_37_1_27,37,1,27,F2A_18723,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_37_1_28,37,1,28,F2A_18724,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_37_1_29,37,1,29,F2A_18725,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_37_1_30,37,1,30,F2A_18726,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_37_1_31,37,1,31,F2A_18727,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_37_1_32,37,1,32,F2A_18728,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_37_1_33,37,1,33,F2A_18729,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,330,40,1000,3000,FPGA_37_1_34,37,1,34,F2A_18730,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,330,40,1000,3000,FPGA_37_1_35,37,1,35,F2A_18731,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,330,40,1000,3000,FPGA_37_1_36,37,1,36,F2A_18732,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,330,40,1000,3000,FPGA_37_1_37,37,1,37,F2A_18733,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_37_1_38,37,1,38,F2A_18734,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_37_1_39,37,1,39,F2A_18735,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_37_1_40,37,1,40,F2A_18736,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,720,40,1000,6000,FPGA_37_1_41,37,1,41,F2A_18737,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,720,40,1000,6000,FPGA_37_1_42,37,1,42,F2A_18738,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,720,40,1000,6000,FPGA_37_1_43,37,1,43,F2A_18739,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,720,40,1000,6000,FPGA_37_1_44,37,1,44,F2A_18740,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,720,40,1000,6000,FPGA_37_1_45,37,1,45,F2A_18741,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_37_1_46,37,1,46,F2A_18742,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_37_1_47,37,1,47,F2A_18743,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_37_1_48,37,1,48,F2A_18744,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_37_1_49,37,1,49,F2A_18745,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_37_1_50,37,1,50,F2A_18746,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_37_1_51,37,1,51,F2A_18747,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_37_1_52,37,1,52,F2A_18748,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,460,40,1000,4000,FPGA_38_1_0,38,1,0,A2F_18624,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,460,40,1000,4000,FPGA_38_1_1,38,1,1,A2F_18625,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,460,40,1000,4000,FPGA_38_1_2,38,1,2,A2F_18626,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_38_1_3,38,1,3,A2F_18627,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_38_1_4,38,1,4,A2F_18628,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_38_1_5,38,1,5,A2F_18629,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_38_1_6,38,1,6,A2F_18630,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_38_1_7,38,1,7,A2F_18631,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_38_1_8,38,1,8,A2F_18632,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_38_1_9,38,1,9,A2F_18633,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_38_1_10,38,1,10,A2F_18634,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,980,40,2000,1000,FPGA_38_1_11,38,1,11,A2F_18635,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,980,40,2000,1000,FPGA_38_1_12,38,1,12,A2F_18636,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,980,40,2000,1000,FPGA_38_1_13,38,1,13,A2F_18637,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,70,40,1000,1000,FPGA_38_1_24,38,1,24,F2A_18648,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_38_1_25,38,1,25,F2A_18649,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_38_1_26,38,1,26,F2A_18650,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_38_1_27,38,1,27,F2A_18651,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_38_1_28,38,1,28,F2A_18652,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_38_1_29,38,1,29,F2A_18653,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_38_1_30,38,1,30,F2A_18654,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_38_1_31,38,1,31,F2A_18655,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_38_1_32,38,1,32,F2A_18656,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_38_1_33,38,1,33,F2A_18657,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,330,40,1000,3000,FPGA_38_1_34,38,1,34,F2A_18658,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,330,40,1000,3000,FPGA_38_1_35,38,1,35,F2A_18659,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,330,40,1000,3000,FPGA_38_1_36,38,1,36,F2A_18660,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,330,40,1000,3000,FPGA_38_1_37,38,1,37,F2A_18661,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_38_1_38,38,1,38,F2A_18662,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_38_1_39,38,1,39,F2A_18663,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_38_1_40,38,1,40,F2A_18664,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,720,40,1000,6000,FPGA_38_1_41,38,1,41,F2A_18665,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,720,40,1000,6000,FPGA_38_1_42,38,1,42,F2A_18666,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,720,40,1000,6000,FPGA_38_1_43,38,1,43,F2A_18667,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,720,40,1000,6000,FPGA_38_1_44,38,1,44,F2A_18668,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,720,40,1000,6000,FPGA_38_1_45,38,1,45,F2A_18669,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_38_1_46,38,1,46,F2A_18670,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_38_1_47,38,1,47,F2A_18671,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_38_1_48,38,1,48,F2A_18672,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_38_1_49,38,1,49,F2A_18673,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_38_1_50,38,1,50,F2A_18674,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_38_1_51,38,1,51,F2A_18675,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_38_1_52,38,1,52,F2A_18676,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,460,40,1000,4000,FPGA_39_1_0,39,1,0,A2F_18552,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,460,40,1000,4000,FPGA_39_1_1,39,1,1,A2F_18553,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,460,40,1000,4000,FPGA_39_1_2,39,1,2,A2F_18554,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_39_1_3,39,1,3,A2F_18555,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_39_1_4,39,1,4,A2F_18556,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_39_1_5,39,1,5,A2F_18557,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_39_1_6,39,1,6,A2F_18558,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_39_1_7,39,1,7,A2F_18559,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_39_1_8,39,1,8,A2F_18560,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_39_1_9,39,1,9,A2F_18561,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_39_1_10,39,1,10,A2F_18562,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,980,40,2000,1000,FPGA_39_1_11,39,1,11,A2F_18563,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,980,40,2000,1000,FPGA_39_1_12,39,1,12,A2F_18564,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,980,40,2000,1000,FPGA_39_1_13,39,1,13,A2F_18565,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,70,40,1000,1000,FPGA_39_1_24,39,1,24,F2A_18576,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_39_1_25,39,1,25,F2A_18577,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_39_1_26,39,1,26,F2A_18578,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_39_1_27,39,1,27,F2A_18579,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_39_1_28,39,1,28,F2A_18580,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_39_1_29,39,1,29,F2A_18581,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_39_1_30,39,1,30,F2A_18582,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_39_1_31,39,1,31,F2A_18583,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_39_1_32,39,1,32,F2A_18584,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_39_1_33,39,1,33,F2A_18585,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,330,40,1000,3000,FPGA_39_1_34,39,1,34,F2A_18586,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,330,40,1000,3000,FPGA_39_1_35,39,1,35,F2A_18587,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,330,40,1000,3000,FPGA_39_1_36,39,1,36,F2A_18588,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,330,40,1000,3000,FPGA_39_1_37,39,1,37,F2A_18589,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_39_1_38,39,1,38,F2A_18590,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_39_1_39,39,1,39,F2A_18591,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_39_1_40,39,1,40,F2A_18592,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,720,40,1000,6000,FPGA_39_1_41,39,1,41,F2A_18593,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,720,40,1000,6000,FPGA_39_1_42,39,1,42,F2A_18594,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,720,40,1000,6000,FPGA_39_1_43,39,1,43,F2A_18595,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,720,40,1000,6000,FPGA_39_1_44,39,1,44,F2A_18596,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,720,40,1000,6000,FPGA_39_1_45,39,1,45,F2A_18597,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_39_1_46,39,1,46,F2A_18598,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_39_1_47,39,1,47,F2A_18599,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_39_1_48,39,1,48,F2A_18600,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_39_1_49,39,1,49,F2A_18601,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_39_1_50,39,1,50,F2A_18602,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_39_1_51,39,1,51,F2A_18603,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_39_1_52,39,1,52,F2A_18604,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_41_1_0,41,1,0,A2F_18408,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_41_1_1,41,1,1,A2F_18409,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_41_1_2,41,1,2,A2F_18410,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_41_1_3,41,1,3,A2F_18411,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_41_1_4,41,1,4,A2F_18412,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_41_1_5,41,1,5,A2F_18413,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_41_1_6,41,1,6,A2F_18414,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_41_1_7,41,1,7,A2F_18415,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_41_1_8,41,1,8,A2F_18416,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_41_1_9,41,1,9,A2F_18417,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_41_1_10,41,1,10,A2F_18418,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_41_1_24,41,1,24,F2A_18432,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_41_1_25,41,1,25,F2A_18433,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_41_1_26,41,1,26,F2A_18434,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_41_1_27,41,1,27,F2A_18435,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_41_1_28,41,1,28,F2A_18436,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_41_1_29,41,1,29,F2A_18437,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_41_1_30,41,1,30,F2A_18438,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_41_1_31,41,1,31,F2A_18439,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_41_1_32,41,1,32,F2A_18440,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_42_1_0,42,1,0,A2F_18336,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_42_1_1,42,1,1,A2F_18337,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_42_1_2,42,1,2,A2F_18338,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_42_1_3,42,1,3,A2F_18339,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_42_1_4,42,1,4,A2F_18340,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_42_1_5,42,1,5,A2F_18341,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_42_1_6,42,1,6,A2F_18342,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_42_1_7,42,1,7,A2F_18343,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_42_1_8,42,1,8,A2F_18344,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_42_1_9,42,1,9,A2F_18345,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_42_1_10,42,1,10,A2F_18346,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,980,40,2000,1000,FPGA_42_1_11,42,1,11,A2F_18347,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,980,40,2000,1000,FPGA_42_1_12,42,1,12,A2F_18348,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,980,40,2000,1000,FPGA_42_1_13,42,1,13,A2F_18349,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_42_1_24,42,1,24,F2A_18360,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_42_1_25,42,1,25,F2A_18361,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_42_1_26,42,1,26,F2A_18362,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_42_1_27,42,1,27,F2A_18363,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_42_1_28,42,1,28,F2A_18364,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_42_1_29,42,1,29,F2A_18365,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_42_1_30,42,1,30,F2A_18366,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_42_1_31,42,1,31,F2A_18367,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_42_1_32,42,1,32,F2A_18368,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_42_1_33,42,1,33,F2A_18369,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_42_1_34,42,1,34,F2A_18370,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_42_1_35,42,1,35,F2A_18371,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_42_1_36,42,1,36,F2A_18372,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_42_1_37,42,1,37,F2A_18373,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_42_1_38,42,1,38,F2A_18374,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_42_1_39,42,1,39,F2A_18375,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_42_1_40,42,1,40,F2A_18376,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,720,40,1000,6000,FPGA_42_1_41,42,1,41,F2A_18377,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,720,40,1000,6000,FPGA_42_1_42,42,1,42,F2A_18378,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,720,40,1000,6000,FPGA_42_1_43,42,1,43,F2A_18379,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,720,40,1000,6000,FPGA_42_1_44,42,1,44,F2A_18380,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,720,40,1000,6000,FPGA_42_1_45,42,1,45,F2A_18381,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_42_1_46,42,1,46,F2A_18382,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_42_1_47,42,1,47,F2A_18383,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_42_1_48,42,1,48,F2A_18384,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_42_1_49,42,1,49,F2A_18385,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_42_1_50,42,1,50,F2A_18386,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_42_1_51,42,1,51,F2A_18387,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_42_1_52,42,1,52,F2A_18388,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,460,40,1000,4000,FPGA_43_1_0,43,1,0,A2F_18264,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,460,40,1000,4000,FPGA_43_1_1,43,1,1,A2F_18265,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,460,40,1000,4000,FPGA_43_1_2,43,1,2,A2F_18266,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_43_1_3,43,1,3,A2F_18267,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_43_1_4,43,1,4,A2F_18268,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_43_1_5,43,1,5,A2F_18269,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_43_1_6,43,1,6,A2F_18270,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_43_1_7,43,1,7,A2F_18271,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_43_1_8,43,1,8,A2F_18272,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_43_1_9,43,1,9,A2F_18273,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_43_1_10,43,1,10,A2F_18274,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,980,40,2000,1000,FPGA_43_1_11,43,1,11,A2F_18275,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,980,40,2000,1000,FPGA_43_1_12,43,1,12,A2F_18276,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,980,40,2000,1000,FPGA_43_1_13,43,1,13,A2F_18277,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,70,40,1000,1000,FPGA_43_1_24,43,1,24,F2A_18288,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_43_1_25,43,1,25,F2A_18289,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_43_1_26,43,1,26,F2A_18290,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_43_1_27,43,1,27,F2A_18291,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_43_1_28,43,1,28,F2A_18292,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_43_1_29,43,1,29,F2A_18293,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_43_1_30,43,1,30,F2A_18294,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_43_1_31,43,1,31,F2A_18295,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_43_1_32,43,1,32,F2A_18296,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_43_1_33,43,1,33,F2A_18297,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,330,40,1000,3000,FPGA_43_1_34,43,1,34,F2A_18298,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,330,40,1000,3000,FPGA_43_1_35,43,1,35,F2A_18299,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,330,40,1000,3000,FPGA_43_1_36,43,1,36,F2A_18300,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,330,40,1000,3000,FPGA_43_1_37,43,1,37,F2A_18301,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_43_1_38,43,1,38,F2A_18302,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_43_1_39,43,1,39,F2A_18303,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_43_1_40,43,1,40,F2A_18304,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,720,40,1000,6000,FPGA_43_1_41,43,1,41,F2A_18305,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,720,40,1000,6000,FPGA_43_1_42,43,1,42,F2A_18306,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,720,40,1000,6000,FPGA_43_1_43,43,1,43,F2A_18307,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,720,40,1000,6000,FPGA_43_1_44,43,1,44,F2A_18308,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,720,40,1000,6000,FPGA_43_1_45,43,1,45,F2A_18309,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_43_1_46,43,1,46,F2A_18310,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_43_1_47,43,1,47,F2A_18311,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_43_1_48,43,1,48,F2A_18312,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_43_1_49,43,1,49,F2A_18313,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_43_1_50,43,1,50,F2A_18314,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_43_1_51,43,1,51,F2A_18315,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_43_1_52,43,1,52,F2A_18316,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,460,40,1000,4000,FPGA_44_1_0,44,1,0,A2F_18192,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,460,40,1000,4000,FPGA_44_1_1,44,1,1,A2F_18193,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,460,40,1000,4000,FPGA_44_1_2,44,1,2,A2F_18194,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_44_1_3,44,1,3,A2F_18195,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_44_1_4,44,1,4,A2F_18196,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_44_1_5,44,1,5,A2F_18197,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_44_1_6,44,1,6,A2F_18198,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_44_1_7,44,1,7,A2F_18199,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_44_1_8,44,1,8,A2F_18200,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_44_1_9,44,1,9,A2F_18201,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_44_1_10,44,1,10,A2F_18202,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,980,40,2000,1000,FPGA_44_1_11,44,1,11,A2F_18203,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,980,40,2000,1000,FPGA_44_1_12,44,1,12,A2F_18204,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,980,40,2000,1000,FPGA_44_1_13,44,1,13,A2F_18205,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,70,40,1000,1000,FPGA_44_1_24,44,1,24,F2A_18216,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_44_1_25,44,1,25,F2A_18217,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_44_1_26,44,1,26,F2A_18218,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_44_1_27,44,1,27,F2A_18219,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_44_1_28,44,1,28,F2A_18220,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_44_1_29,44,1,29,F2A_18221,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_44_1_30,44,1,30,F2A_18222,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_44_1_31,44,1,31,F2A_18223,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_44_1_32,44,1,32,F2A_18224,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_44_1_33,44,1,33,F2A_18225,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,330,40,1000,3000,FPGA_44_1_34,44,1,34,F2A_18226,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,330,40,1000,3000,FPGA_44_1_35,44,1,35,F2A_18227,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,330,40,1000,3000,FPGA_44_1_36,44,1,36,F2A_18228,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,330,40,1000,3000,FPGA_44_1_37,44,1,37,F2A_18229,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_44_1_38,44,1,38,F2A_18230,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_44_1_39,44,1,39,F2A_18231,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_44_1_40,44,1,40,F2A_18232,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,720,40,1000,6000,FPGA_44_1_41,44,1,41,F2A_18233,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,720,40,1000,6000,FPGA_44_1_42,44,1,42,F2A_18234,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,720,40,1000,6000,FPGA_44_1_43,44,1,43,F2A_18235,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,720,40,1000,6000,FPGA_44_1_44,44,1,44,F2A_18236,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,720,40,1000,6000,FPGA_44_1_45,44,1,45,F2A_18237,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_44_1_46,44,1,46,F2A_18238,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_44_1_47,44,1,47,F2A_18239,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_44_1_48,44,1,48,F2A_18240,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_44_1_49,44,1,49,F2A_18241,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_44_1_50,44,1,50,F2A_18242,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_44_1_51,44,1,51,F2A_18243,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_44_1_52,44,1,52,F2A_18244,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,460,40,1000,4000,FPGA_45_1_0,45,1,0,A2F_18120,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,460,40,1000,4000,FPGA_45_1_1,45,1,1,A2F_18121,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,460,40,1000,4000,FPGA_45_1_2,45,1,2,A2F_18122,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_45_1_3,45,1,3,A2F_18123,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_45_1_4,45,1,4,A2F_18124,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_45_1_5,45,1,5,A2F_18125,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_45_1_6,45,1,6,A2F_18126,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_45_1_7,45,1,7,A2F_18127,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_45_1_8,45,1,8,A2F_18128,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_45_1_9,45,1,9,A2F_18129,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_45_1_10,45,1,10,A2F_18130,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,980,40,2000,1000,FPGA_45_1_11,45,1,11,A2F_18131,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,980,40,2000,1000,FPGA_45_1_12,45,1,12,A2F_18132,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,980,40,2000,1000,FPGA_45_1_13,45,1,13,A2F_18133,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,70,40,1000,1000,FPGA_45_1_24,45,1,24,F2A_18144,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_45_1_25,45,1,25,F2A_18145,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_45_1_26,45,1,26,F2A_18146,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_45_1_27,45,1,27,F2A_18147,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_45_1_28,45,1,28,F2A_18148,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_45_1_29,45,1,29,F2A_18149,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_45_1_30,45,1,30,F2A_18150,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_45_1_31,45,1,31,F2A_18151,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_45_1_32,45,1,32,F2A_18152,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_45_1_33,45,1,33,F2A_18153,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,330,40,1000,3000,FPGA_45_1_34,45,1,34,F2A_18154,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,330,40,1000,3000,FPGA_45_1_35,45,1,35,F2A_18155,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,330,40,1000,3000,FPGA_45_1_36,45,1,36,F2A_18156,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,330,40,1000,3000,FPGA_45_1_37,45,1,37,F2A_18157,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_45_1_38,45,1,38,F2A_18158,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_45_1_39,45,1,39,F2A_18159,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_45_1_40,45,1,40,F2A_18160,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,720,40,1000,6000,FPGA_45_1_41,45,1,41,F2A_18161,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,720,40,1000,6000,FPGA_45_1_42,45,1,42,F2A_18162,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,720,40,1000,6000,FPGA_45_1_43,45,1,43,F2A_18163,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,720,40,1000,6000,FPGA_45_1_44,45,1,44,F2A_18164,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,720,40,1000,6000,FPGA_45_1_45,45,1,45,F2A_18165,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_45_1_46,45,1,46,F2A_18166,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_45_1_47,45,1,47,F2A_18167,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_45_1_48,45,1,48,F2A_18168,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_45_1_49,45,1,49,F2A_18169,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_45_1_50,45,1,50,F2A_18170,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_45_1_51,45,1,51,F2A_18171,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_45_1_52,45,1,52,F2A_18172,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,460,40,1000,4000,FPGA_46_1_0,46,1,0,A2F_18048,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,460,40,1000,4000,FPGA_46_1_1,46,1,1,A2F_18049,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,460,40,1000,4000,FPGA_46_1_2,46,1,2,A2F_18050,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_46_1_3,46,1,3,A2F_18051,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_46_1_4,46,1,4,A2F_18052,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_46_1_5,46,1,5,A2F_18053,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_46_1_6,46,1,6,A2F_18054,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_46_1_7,46,1,7,A2F_18055,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_46_1_8,46,1,8,A2F_18056,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_46_1_9,46,1,9,A2F_18057,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_46_1_10,46,1,10,A2F_18058,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,980,40,2000,1000,FPGA_46_1_11,46,1,11,A2F_18059,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,980,40,2000,1000,FPGA_46_1_12,46,1,12,A2F_18060,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,980,40,2000,1000,FPGA_46_1_13,46,1,13,A2F_18061,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,70,40,1000,1000,FPGA_46_1_24,46,1,24,F2A_18072,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_46_1_25,46,1,25,F2A_18073,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_46_1_26,46,1,26,F2A_18074,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_46_1_27,46,1,27,F2A_18075,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_46_1_28,46,1,28,F2A_18076,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_46_1_29,46,1,29,F2A_18077,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_46_1_30,46,1,30,F2A_18078,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_46_1_31,46,1,31,F2A_18079,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_46_1_32,46,1,32,F2A_18080,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_46_1_33,46,1,33,F2A_18081,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,330,40,1000,3000,FPGA_46_1_34,46,1,34,F2A_18082,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,330,40,1000,3000,FPGA_46_1_35,46,1,35,F2A_18083,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,330,40,1000,3000,FPGA_46_1_36,46,1,36,F2A_18084,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,330,40,1000,3000,FPGA_46_1_37,46,1,37,F2A_18085,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_46_1_38,46,1,38,F2A_18086,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_46_1_39,46,1,39,F2A_18087,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_46_1_40,46,1,40,F2A_18088,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,720,40,1000,6000,FPGA_46_1_41,46,1,41,F2A_18089,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,720,40,1000,6000,FPGA_46_1_42,46,1,42,F2A_18090,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,720,40,1000,6000,FPGA_46_1_43,46,1,43,F2A_18091,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,720,40,1000,6000,FPGA_46_1_44,46,1,44,F2A_18092,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,720,40,1000,6000,FPGA_46_1_45,46,1,45,F2A_18093,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_46_1_46,46,1,46,F2A_18094,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_46_1_47,46,1,47,F2A_18095,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_46_1_48,46,1,48,F2A_18096,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_46_1_49,46,1,49,F2A_18097,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_46_1_50,46,1,50,F2A_18098,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_46_1_51,46,1,51,F2A_18099,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_46_1_52,46,1,52,F2A_18100,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,460,40,1000,4000,FPGA_48_1_0,48,1,0,A2F_17904,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,460,40,1000,4000,FPGA_48_1_1,48,1,1,A2F_17905,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,460,40,1000,4000,FPGA_48_1_2,48,1,2,A2F_17906,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_48_1_3,48,1,3,A2F_17907,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_48_1_4,48,1,4,A2F_17908,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_48_1_5,48,1,5,A2F_17909,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_48_1_6,48,1,6,A2F_17910,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_48_1_7,48,1,7,A2F_17911,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_48_1_8,48,1,8,A2F_17912,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_48_1_9,48,1,9,A2F_17913,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_48_1_10,48,1,10,A2F_17914,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,980,40,2000,1000,FPGA_48_1_11,48,1,11,A2F_17915,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,980,40,2000,1000,FPGA_48_1_12,48,1,12,A2F_17916,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,980,40,2000,1000,FPGA_48_1_13,48,1,13,A2F_17917,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,70,40,1000,1000,FPGA_48_1_24,48,1,24,F2A_17928,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_48_1_25,48,1,25,F2A_17929,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_48_1_26,48,1,26,F2A_17930,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_48_1_27,48,1,27,F2A_17931,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_48_1_28,48,1,28,F2A_17932,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_48_1_29,48,1,29,F2A_17933,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_48_1_30,48,1,30,F2A_17934,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_48_1_31,48,1,31,F2A_17935,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_48_1_32,48,1,32,F2A_17936,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_48_1_33,48,1,33,F2A_17937,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,330,40,1000,3000,FPGA_48_1_34,48,1,34,F2A_17938,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,330,40,1000,3000,FPGA_48_1_35,48,1,35,F2A_17939,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,330,40,1000,3000,FPGA_48_1_36,48,1,36,F2A_17940,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,330,40,1000,3000,FPGA_48_1_37,48,1,37,F2A_17941,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_48_1_38,48,1,38,F2A_17942,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_48_1_39,48,1,39,F2A_17943,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_48_1_40,48,1,40,F2A_17944,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,720,40,1000,6000,FPGA_48_1_41,48,1,41,F2A_17945,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,720,40,1000,6000,FPGA_48_1_42,48,1,42,F2A_17946,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,720,40,1000,6000,FPGA_48_1_43,48,1,43,F2A_17947,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,720,40,1000,6000,FPGA_48_1_44,48,1,44,F2A_17948,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,720,40,1000,6000,FPGA_48_1_45,48,1,45,F2A_17949,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_48_1_46,48,1,46,F2A_17950,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_48_1_47,48,1,47,F2A_17951,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_48_1_48,48,1,48,F2A_17952,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_48_1_49,48,1,49,F2A_17953,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_48_1_50,48,1,50,F2A_17954,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_48_1_51,48,1,51,F2A_17955,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_48_1_52,48,1,52,F2A_17956,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,460,40,1000,4000,FPGA_49_1_0,49,1,0,A2F_17832,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,460,40,1000,4000,FPGA_49_1_1,49,1,1,A2F_17833,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,460,40,1000,4000,FPGA_49_1_2,49,1,2,A2F_17834,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_49_1_3,49,1,3,A2F_17835,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_49_1_4,49,1,4,A2F_17836,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_49_1_5,49,1,5,A2F_17837,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_49_1_6,49,1,6,A2F_17838,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_49_1_7,49,1,7,A2F_17839,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_49_1_8,49,1,8,A2F_17840,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_49_1_9,49,1,9,A2F_17841,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_49_1_10,49,1,10,A2F_17842,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,980,40,2000,1000,FPGA_49_1_11,49,1,11,A2F_17843,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,980,40,2000,1000,FPGA_49_1_12,49,1,12,A2F_17844,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,980,40,2000,1000,FPGA_49_1_13,49,1,13,A2F_17845,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,70,40,1000,1000,FPGA_49_1_24,49,1,24,F2A_17856,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_49_1_25,49,1,25,F2A_17857,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_49_1_26,49,1,26,F2A_17858,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_49_1_27,49,1,27,F2A_17859,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_49_1_28,49,1,28,F2A_17860,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_49_1_29,49,1,29,F2A_17861,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_49_1_30,49,1,30,F2A_17862,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_49_1_31,49,1,31,F2A_17863,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_49_1_32,49,1,32,F2A_17864,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_49_1_33,49,1,33,F2A_17865,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,330,40,1000,3000,FPGA_49_1_34,49,1,34,F2A_17866,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,330,40,1000,3000,FPGA_49_1_35,49,1,35,F2A_17867,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,330,40,1000,3000,FPGA_49_1_36,49,1,36,F2A_17868,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,330,40,1000,3000,FPGA_49_1_37,49,1,37,F2A_17869,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_49_1_38,49,1,38,F2A_17870,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_49_1_39,49,1,39,F2A_17871,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_49_1_40,49,1,40,F2A_17872,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,720,40,1000,6000,FPGA_49_1_41,49,1,41,F2A_17873,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,720,40,1000,6000,FPGA_49_1_42,49,1,42,F2A_17874,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,720,40,1000,6000,FPGA_49_1_43,49,1,43,F2A_17875,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,720,40,1000,6000,FPGA_49_1_44,49,1,44,F2A_17876,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,720,40,1000,6000,FPGA_49_1_45,49,1,45,F2A_17877,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_49_1_46,49,1,46,F2A_17878,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_49_1_47,49,1,47,F2A_17879,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_49_1_48,49,1,48,F2A_17880,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_49_1_49,49,1,49,F2A_17881,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_49_1_50,49,1,50,F2A_17882,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_49_1_51,49,1,51,F2A_17883,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_49_1_52,49,1,52,F2A_17884,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,460,40,1000,4000,FPGA_50_1_0,50,1,0,A2F_17760,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,460,40,1000,4000,FPGA_50_1_1,50,1,1,A2F_17761,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,460,40,1000,4000,FPGA_50_1_2,50,1,2,A2F_17762,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_50_1_3,50,1,3,A2F_17763,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_50_1_4,50,1,4,A2F_17764,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_50_1_5,50,1,5,A2F_17765,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_50_1_6,50,1,6,A2F_17766,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_50_1_7,50,1,7,A2F_17767,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_50_1_8,50,1,8,A2F_17768,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_50_1_9,50,1,9,A2F_17769,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_50_1_10,50,1,10,A2F_17770,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,980,40,2000,1000,FPGA_50_1_11,50,1,11,A2F_17771,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,980,40,2000,1000,FPGA_50_1_12,50,1,12,A2F_17772,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,980,40,2000,1000,FPGA_50_1_13,50,1,13,A2F_17773,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,70,40,1000,1000,FPGA_50_1_24,50,1,24,F2A_17784,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_50_1_25,50,1,25,F2A_17785,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_50_1_26,50,1,26,F2A_17786,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_50_1_27,50,1,27,F2A_17787,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_50_1_28,50,1,28,F2A_17788,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_50_1_29,50,1,29,F2A_17789,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_50_1_30,50,1,30,F2A_17790,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_50_1_31,50,1,31,F2A_17791,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_50_1_32,50,1,32,F2A_17792,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_50_1_33,50,1,33,F2A_17793,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,330,40,1000,3000,FPGA_50_1_34,50,1,34,F2A_17794,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,330,40,1000,3000,FPGA_50_1_35,50,1,35,F2A_17795,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,330,40,1000,3000,FPGA_50_1_36,50,1,36,F2A_17796,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,330,40,1000,3000,FPGA_50_1_37,50,1,37,F2A_17797,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_50_1_38,50,1,38,F2A_17798,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_50_1_39,50,1,39,F2A_17799,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_50_1_40,50,1,40,F2A_17800,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,720,40,1000,6000,FPGA_50_1_41,50,1,41,F2A_17801,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,720,40,1000,6000,FPGA_50_1_42,50,1,42,F2A_17802,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,720,40,1000,6000,FPGA_50_1_43,50,1,43,F2A_17803,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,720,40,1000,6000,FPGA_50_1_44,50,1,44,F2A_17804,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,720,40,1000,6000,FPGA_50_1_45,50,1,45,F2A_17805,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_50_1_46,50,1,46,F2A_17806,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_50_1_47,50,1,47,F2A_17807,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_50_1_48,50,1,48,F2A_17808,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_50_1_49,50,1,49,F2A_17809,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_50_1_50,50,1,50,F2A_17810,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_50_1_51,50,1,51,F2A_17811,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_50_1_52,50,1,52,F2A_17812,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,460,40,1000,4000,FPGA_51_1_0,51,1,0,A2F_17688,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,460,40,1000,4000,FPGA_51_1_1,51,1,1,A2F_17689,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,460,40,1000,4000,FPGA_51_1_2,51,1,2,A2F_17690,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_51_1_3,51,1,3,A2F_17691,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_51_1_4,51,1,4,A2F_17692,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_51_1_5,51,1,5,A2F_17693,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_51_1_6,51,1,6,A2F_17694,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_51_1_7,51,1,7,A2F_17695,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_51_1_8,51,1,8,A2F_17696,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_51_1_9,51,1,9,A2F_17697,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_51_1_10,51,1,10,A2F_17698,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,980,40,2000,1000,FPGA_51_1_11,51,1,11,A2F_17699,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,980,40,2000,1000,FPGA_51_1_12,51,1,12,A2F_17700,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,980,40,2000,1000,FPGA_51_1_13,51,1,13,A2F_17701,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,70,40,1000,1000,FPGA_51_1_24,51,1,24,F2A_17712,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_51_1_25,51,1,25,F2A_17713,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_51_1_26,51,1,26,F2A_17714,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_51_1_27,51,1,27,F2A_17715,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_51_1_28,51,1,28,F2A_17716,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_51_1_29,51,1,29,F2A_17717,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_51_1_30,51,1,30,F2A_17718,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_51_1_31,51,1,31,F2A_17719,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_51_1_32,51,1,32,F2A_17720,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_51_1_33,51,1,33,F2A_17721,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,330,40,1000,3000,FPGA_51_1_34,51,1,34,F2A_17722,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,330,40,1000,3000,FPGA_51_1_35,51,1,35,F2A_17723,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,330,40,1000,3000,FPGA_51_1_36,51,1,36,F2A_17724,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,330,40,1000,3000,FPGA_51_1_37,51,1,37,F2A_17725,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_51_1_38,51,1,38,F2A_17726,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_51_1_39,51,1,39,F2A_17727,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_51_1_40,51,1,40,F2A_17728,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,720,40,1000,6000,FPGA_51_1_41,51,1,41,F2A_17729,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,720,40,1000,6000,FPGA_51_1_42,51,1,42,F2A_17730,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,720,40,1000,6000,FPGA_51_1_43,51,1,43,F2A_17731,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,720,40,1000,6000,FPGA_51_1_44,51,1,44,F2A_17732,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,720,40,1000,6000,FPGA_51_1_45,51,1,45,F2A_17733,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_51_1_46,51,1,46,F2A_17734,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_51_1_47,51,1,47,F2A_17735,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_51_1_48,51,1,48,F2A_17736,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_51_1_49,51,1,49,F2A_17737,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_51_1_50,51,1,50,F2A_17738,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_51_1_51,51,1,51,F2A_17739,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_51_1_52,51,1,52,F2A_17740,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,460,40,1000,4000,FPGA_53_1_0,53,1,0,A2F_17544,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,460,40,1000,4000,FPGA_53_1_1,53,1,1,A2F_17545,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,460,40,1000,4000,FPGA_53_1_2,53,1,2,A2F_17546,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_53_1_3,53,1,3,A2F_17547,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_53_1_4,53,1,4,A2F_17548,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_53_1_5,53,1,5,A2F_17549,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_53_1_6,53,1,6,A2F_17550,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_53_1_7,53,1,7,A2F_17551,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_53_1_8,53,1,8,A2F_17552,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_53_1_9,53,1,9,A2F_17553,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_53_1_10,53,1,10,A2F_17554,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,980,40,2000,1000,FPGA_53_1_11,53,1,11,A2F_17555,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,980,40,2000,1000,FPGA_53_1_12,53,1,12,A2F_17556,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,980,40,2000,1000,FPGA_53_1_13,53,1,13,A2F_17557,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,70,40,1000,1000,FPGA_53_1_24,53,1,24,F2A_17568,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_53_1_25,53,1,25,F2A_17569,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_53_1_26,53,1,26,F2A_17570,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_53_1_27,53,1,27,F2A_17571,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_53_1_28,53,1,28,F2A_17572,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_53_1_29,53,1,29,F2A_17573,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_53_1_30,53,1,30,F2A_17574,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_53_1_31,53,1,31,F2A_17575,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_53_1_32,53,1,32,F2A_17576,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_53_1_33,53,1,33,F2A_17577,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,330,40,1000,3000,FPGA_53_1_34,53,1,34,F2A_17578,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,330,40,1000,3000,FPGA_53_1_35,53,1,35,F2A_17579,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,330,40,1000,3000,FPGA_53_1_36,53,1,36,F2A_17580,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,330,40,1000,3000,FPGA_53_1_37,53,1,37,F2A_17581,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_53_1_38,53,1,38,F2A_17582,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_53_1_39,53,1,39,F2A_17583,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_53_1_40,53,1,40,F2A_17584,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,720,40,1000,6000,FPGA_53_1_41,53,1,41,F2A_17585,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,720,40,1000,6000,FPGA_53_1_42,53,1,42,F2A_17586,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,720,40,1000,6000,FPGA_53_1_43,53,1,43,F2A_17587,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,720,40,1000,6000,FPGA_53_1_44,53,1,44,F2A_17588,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,720,40,1000,6000,FPGA_53_1_45,53,1,45,F2A_17589,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_53_1_46,53,1,46,F2A_17590,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_53_1_47,53,1,47,F2A_17591,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_53_1_48,53,1,48,F2A_17592,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_53_1_49,53,1,49,F2A_17593,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_53_1_50,53,1,50,F2A_17594,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_53_1_51,53,1,51,F2A_17595,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_53_1_52,53,1,52,F2A_17596,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
PUFF POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PUFF POWER PINS,PUFF_VDD2,VCC_PUF,J10,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PUFF POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,PLL_SOC_VDDHV,VCC_AUX,J13,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,PLL_G2_VDDHV,VCC_AUX,V12,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,PLL_G1_VDDHV,VCC_AUX,V18,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
RC_OSC POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
RC_OSC POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
RC_OSC POWER PINS,RC_OSC_VDD18,VCC_RC_OSC,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_2_VDDIO,VCC_HR_IO_5,R9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_2_VDDIO,VCC_HR_IO_5,R9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_2_VDDIO,VCC_HR_IO_5,R9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_2_VDD1P8,VCC_HR_AUX_5,T10,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_1_VDDIO,VCC_HR_IO_4,L9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_1_VDDIO,VCC_HR_IO_4,L9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_1_VDDIO,VCC_HR_IO_4,L9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_1_VDD1P8,VCC_HR_AUX_4,M10,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_2_VDDIO,VCC_HR_IO_2,R20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_2_VDDIO,VCC_HR_IO_2,R20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_2_VDDIO,VCC_HR_IO_2,R20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_1_VDDIO,VCC_HR_IO_1,M20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_1_VDDIO,VCC_HR_IO_1,M20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_2_VDD1P8,VCC_HR_AUX_2,T19,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_1_VDDIO,VCC_HR_IO_1,M20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_1_VDD1P8,VCC_HR_AUX_1,N19,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_2_VDDIO,VCC_HP_IO_2,Y12,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_2_VDDIO,VCC_HP_IO_2,Y12,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_2_VDDIO,VCC_HP_IO_2,Y12,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_2_RCAL,HP_RCAL_2,W16,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_1_VDDIO,VCC_HP_IO_1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_1_VDDIO,VCC_HP_IO_1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_1_VDDIO,VCC_HP_IO_1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_1_RCAL,HP_RCAL_1,Y20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PVT CTRL POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PVT CTRL POWER PINS,PVT_CTRL_VDDO,VCC_SENSOR,L19,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PVT CTRL POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_2_VDDIO,VCC_SOC_IO,G9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_2_VDDIO,VCC_SOC_IO,G9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_2_VDDIO,VCC_SOC_IO,G9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_2_VDD1P8,VCC_SOC_AUX,G11,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_1_VDDIO,VCC_BOOT_IO,F9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_1_VDDIO,VCC_BOOT_IO,F9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_1_VDDIO,VCC_BOOT_IO,F9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_1_VDD1P8,VCC_BOOT_AUX,F11,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
DIGITAL POWER,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
DIGITAL GROUND,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
