Fitter report for exam_108_2
Wed Nov 18 21:30:06 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Other Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Nov 18 21:30:06 2020           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; exam_108_2                                      ;
; Top-level Entity Name              ; exam_108_2                                      ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C16Q240C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 4,640 / 15,408 ( 30 % )                         ;
;     Total combinational functions  ; 4,504 / 15,408 ( 29 % )                         ;
;     Dedicated logic registers      ; 1,081 / 15,408 ( 7 % )                          ;
; Total registers                    ; 1081                                            ;
; Total pins                         ; 99 / 161 ( 61 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 196,608 / 516,096 ( 38 % )                      ;
; Embedded Multiplier 9-bit elements ; 4 / 112 ( 4 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16Q240C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 2.62        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;  23.1%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; SD178_nrst  ; Missing drive strength and slew rate ;
; key_scan[0] ; Missing drive strength and slew rate ;
; key_scan[1] ; Missing drive strength and slew rate ;
; key_scan[2] ; Missing drive strength and slew rate ;
; key_scan[3] ; Missing drive strength and slew rate ;
; bz          ; Missing drive strength and slew rate ;
; ssd1[0]     ; Missing drive strength and slew rate ;
; ssd1[1]     ; Missing drive strength and slew rate ;
; ssd1[2]     ; Missing drive strength and slew rate ;
; ssd1[3]     ; Missing drive strength and slew rate ;
; ssd1[4]     ; Missing drive strength and slew rate ;
; ssd1[5]     ; Missing drive strength and slew rate ;
; ssd1[6]     ; Missing drive strength and slew rate ;
; ssd1[7]     ; Missing drive strength and slew rate ;
; digit1[0]   ; Missing drive strength and slew rate ;
; digit1[1]   ; Missing drive strength and slew rate ;
; digit1[2]   ; Missing drive strength and slew rate ;
; digit1[3]   ; Missing drive strength and slew rate ;
; ssd2[0]     ; Missing drive strength and slew rate ;
; ssd2[1]     ; Missing drive strength and slew rate ;
; ssd2[2]     ; Missing drive strength and slew rate ;
; ssd2[3]     ; Missing drive strength and slew rate ;
; ssd2[4]     ; Missing drive strength and slew rate ;
; ssd2[5]     ; Missing drive strength and slew rate ;
; ssd2[6]     ; Missing drive strength and slew rate ;
; ssd2[7]     ; Missing drive strength and slew rate ;
; digit2[0]   ; Missing drive strength and slew rate ;
; digit2[1]   ; Missing drive strength and slew rate ;
; digit2[2]   ; Missing drive strength and slew rate ;
; digit2[3]   ; Missing drive strength and slew rate ;
; TX          ; Missing drive strength and slew rate ;
; S[0]        ; Missing drive strength and slew rate ;
; S[1]        ; Missing drive strength and slew rate ;
; S[2]        ; Missing drive strength and slew rate ;
; S[3]        ; Missing drive strength and slew rate ;
; S[4]        ; Missing drive strength and slew rate ;
; S[5]        ; Missing drive strength and slew rate ;
; S[6]        ; Missing drive strength and slew rate ;
; S[7]        ; Missing drive strength and slew rate ;
; R[0]        ; Missing drive strength and slew rate ;
; R[1]        ; Missing drive strength and slew rate ;
; R[2]        ; Missing drive strength and slew rate ;
; R[3]        ; Missing drive strength and slew rate ;
; R[4]        ; Missing drive strength and slew rate ;
; R[5]        ; Missing drive strength and slew rate ;
; R[6]        ; Missing drive strength and slew rate ;
; R[7]        ; Missing drive strength and slew rate ;
; G[0]        ; Missing drive strength and slew rate ;
; G[1]        ; Missing drive strength and slew rate ;
; G[2]        ; Missing drive strength and slew rate ;
; G[3]        ; Missing drive strength and slew rate ;
; G[4]        ; Missing drive strength and slew rate ;
; G[5]        ; Missing drive strength and slew rate ;
; G[6]        ; Missing drive strength and slew rate ;
; G[7]        ; Missing drive strength and slew rate ;
; LED[0]      ; Missing drive strength and slew rate ;
; LED[1]      ; Missing drive strength and slew rate ;
; LED[2]      ; Missing drive strength and slew rate ;
; LED[3]      ; Missing drive strength and slew rate ;
; LED[4]      ; Missing drive strength and slew rate ;
; LED[5]      ; Missing drive strength and slew rate ;
; LED[6]      ; Missing drive strength and slew rate ;
; LED[7]      ; Missing drive strength and slew rate ;
; LED[8]      ; Missing drive strength and slew rate ;
; LED[9]      ; Missing drive strength and slew rate ;
; LED[10]     ; Missing drive strength and slew rate ;
; LED[11]     ; Missing drive strength and slew rate ;
; LED[12]     ; Missing drive strength and slew rate ;
; LED[13]     ; Missing drive strength and slew rate ;
; LED[14]     ; Missing drive strength and slew rate ;
; LED[15]     ; Missing drive strength and slew rate ;
; BL          ; Missing drive strength and slew rate ;
; RES         ; Missing drive strength and slew rate ;
; CS          ; Missing drive strength and slew rate ;
; DC          ; Missing drive strength and slew rate ;
; SDA         ; Missing drive strength and slew rate ;
; SCL         ; Missing drive strength and slew rate ;
; mp          ; Missing drive strength and slew rate ;
; mm          ; Missing drive strength and slew rate ;
; SD178_sda   ; Missing drive strength and slew rate ;
; SD178_scl   ; Missing drive strength and slew rate ;
; TSL2561_sda ; Missing drive strength and slew rate ;
; TSL2561_scl ; Missing drive strength and slew rate ;
; DHT11_PIN   ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 5835 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 5835 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 5825    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/willy7086/Desktop/Quartus/VHDL/Alast_game/exam/exam_108_2/output_files/exam_108_2.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 4,640 / 15,408 ( 30 % )    ;
;     -- Combinational with no register       ; 3559                       ;
;     -- Register only                        ; 136                        ;
;     -- Combinational with a register        ; 945                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1952                       ;
;     -- 3 input functions                    ; 992                        ;
;     -- <=2 input functions                  ; 1560                       ;
;     -- Register only                        ; 136                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 3469                       ;
;     -- arithmetic mode                      ; 1035                       ;
;                                             ;                            ;
; Total registers*                            ; 1,081 / 16,138 ( 7 % )     ;
;     -- Dedicated logic registers            ; 1,081 / 15,408 ( 7 % )     ;
;     -- I/O registers                        ; 0 / 730 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 337 / 963 ( 35 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 99 / 161 ( 61 % )          ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; Global signals                              ; 14                         ;
; M9Ks                                        ; 24 / 56 ( 43 % )           ;
; Total block memory bits                     ; 196,608 / 516,096 ( 38 % ) ;
; Total block memory implementation bits      ; 221,184 / 516,096 ( 43 % ) ;
; Embedded Multiplier 9-bit elements          ; 4 / 112 ( 4 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global clocks                               ; 14 / 20 ( 70 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 7% / 7% / 7%               ;
; Peak interconnect usage (total/H/V)         ; 26% / 26% / 28%            ;
; Maximum fan-out                             ; 650                        ;
; Highest non-global fan-out                  ; 140                        ;
; Total fan-out                               ; 17846                      ;
; Average fan-out                             ; 3.00                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 4640 / 15408 ( 30 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 3559                  ; 0                              ;
;     -- Register only                        ; 136                   ; 0                              ;
;     -- Combinational with a register        ; 945                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1952                  ; 0                              ;
;     -- 3 input functions                    ; 992                   ; 0                              ;
;     -- <=2 input functions                  ; 1560                  ; 0                              ;
;     -- Register only                        ; 136                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 3469                  ; 0                              ;
;     -- arithmetic mode                      ; 1035                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1081                  ; 0                              ;
;     -- Dedicated logic registers            ; 1081 / 15408 ( 7 % )  ; 0 / 15408 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 337 / 963 ( 35 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 99                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 112 ( 4 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 196608                ; 0                              ;
; Total RAM block bits                        ; 221184                ; 0                              ;
; M9K                                         ; 24 / 56 ( 42 % )      ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 14 / 24 ( 58 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 5                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 5                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 17916                 ; 5                              ;
;     -- Registered Connections               ; 5658                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 10                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 15                    ; 0                              ;
;     -- Output Ports                         ; 79                    ; 0                              ;
;     -- Bidir Ports                          ; 5                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; RX         ; 235   ; 8        ; 3            ; 29           ; 14           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[0]  ; 240   ; 8        ; 1            ; 29           ; 28           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[1]  ; 4     ; 1        ; 0            ; 27           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[2]  ; 6     ; 1        ; 0            ; 27           ; 14           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[3]  ; 13    ; 1        ; 0            ; 25           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[4]  ; 44    ; 2        ; 0            ; 10           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[5]  ; 46    ; 2        ; 0            ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[6]  ; 50    ; 2        ; 0            ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[7]  ; 52    ; 2        ; 0            ; 4            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; fin        ; 31    ; 1        ; 0            ; 14           ; 0            ; 650                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key_col[0] ; 18    ; 1        ; 0            ; 22           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key_col[1] ; 9     ; 1        ; 0            ; 26           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key_col[2] ; 5     ; 1        ; 0            ; 27           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key_col[3] ; 239   ; 8        ; 1            ; 29           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; nReset     ; 99    ; 4        ; 26           ; 0            ; 21           ; 499                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; BL          ; 131   ; 5        ; 41           ; 5            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CS          ; 133   ; 5        ; 41           ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DC          ; 135   ; 5        ; 41           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[0]        ; 219   ; 8        ; 14           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[1]        ; 203   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[2]        ; 197   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[3]        ; 187   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[4]        ; 188   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[5]        ; 198   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[6]        ; 207   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[7]        ; 220   ; 8        ; 11           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]      ; 43    ; 2        ; 0            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[10]     ; 76    ; 3        ; 14           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[11]     ; 81    ; 3        ; 16           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[12]     ; 83    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[13]     ; 85    ; 3        ; 19           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[14]     ; 87    ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[15]     ; 94    ; 4        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]      ; 45    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]      ; 49    ; 2        ; 0            ; 5            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]      ; 51    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]      ; 55    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5]      ; 57    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6]      ; 64    ; 3        ; 5            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]      ; 68    ; 3        ; 5            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[8]      ; 70    ; 3        ; 7            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[9]      ; 72    ; 3        ; 7            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RES         ; 139   ; 5        ; 41           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[0]        ; 217   ; 8        ; 14           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[1]        ; 201   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[2]        ; 195   ; 7        ; 28           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[3]        ; 185   ; 7        ; 35           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[4]        ; 186   ; 7        ; 35           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[5]        ; 196   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[6]        ; 202   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[7]        ; 218   ; 8        ; 14           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SCL         ; 145   ; 5        ; 41           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD178_nrst  ; 164   ; 6        ; 41           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDA         ; 143   ; 5        ; 41           ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S[0]        ; 221   ; 8        ; 11           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S[1]        ; 214   ; 8        ; 14           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S[2]        ; 199   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S[3]        ; 189   ; 7        ; 32           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S[4]        ; 194   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S[5]        ; 200   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S[6]        ; 216   ; 8        ; 14           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S[7]        ; 222   ; 8        ; 11           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TX          ; 237   ; 8        ; 1            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; bz          ; 168   ; 6        ; 41           ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; digit1[0]   ; 134   ; 5        ; 41           ; 8            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit1[1]   ; 132   ; 5        ; 41           ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit1[2]   ; 128   ; 5        ; 41           ; 3            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit1[3]   ; 126   ; 5        ; 41           ; 2            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit2[0]   ; 183   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit2[1]   ; 181   ; 7        ; 39           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit2[2]   ; 176   ; 6        ; 41           ; 27           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit2[3]   ; 174   ; 6        ; 41           ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; key_scan[0] ; 41    ; 2        ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; key_scan[1] ; 38    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; key_scan[2] ; 22    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; key_scan[3] ; 20    ; 1        ; 0            ; 22           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mm          ; 182   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mp          ; 177   ; 6        ; 41           ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd1[0]     ; 100   ; 4        ; 26           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd1[1]     ; 102   ; 4        ; 26           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd1[2]     ; 106   ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd1[3]     ; 108   ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd1[4]     ; 111   ; 4        ; 35           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd1[5]     ; 113   ; 4        ; 35           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd1[6]     ; 117   ; 4        ; 37           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd1[7]     ; 119   ; 4        ; 39           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd2[0]     ; 101   ; 4        ; 26           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd2[1]     ; 103   ; 4        ; 28           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd2[2]     ; 107   ; 4        ; 30           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd2[3]     ; 110   ; 4        ; 35           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd2[4]     ; 112   ; 4        ; 35           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd2[5]     ; 114   ; 4        ; 37           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd2[6]     ; 118   ; 4        ; 37           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd2[7]     ; 120   ; 4        ; 39           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                             ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------------------+---------------------+
; DHT11_PIN   ; 144   ; 5        ; 41           ; 13           ; 14           ; 20                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; DHT11:u0|DHT11_BASIC:u0|data_out_en              ; -                   ;
; SD178_scl   ; 169   ; 6        ; 41           ; 23           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SD178_sda   ; 167   ; 6        ; 41           ; 23           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SD178:u5|i2c_master:u0|Selector29~0 (inverted)   ; -                   ;
; TSL2561_scl ; 161   ; 6        ; 41           ; 18           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; TSL2561_sda ; 159   ; 6        ; 41           ; 18           ; 21           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; TSL2561:u6|i2c_master:u0|Selector29~0 (inverted) ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; 12       ; DIFFIO_L4n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 14       ; DIFFIO_L6p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 17       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; 23       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 24       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 25       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; 30       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; 144      ; DIFFIO_R21n, DEV_OE                      ; Use as regular IO        ; DHT11_PIN               ; Dual Purpose Pin          ;
; 145      ; DIFFIO_R21p, DEV_CLRn                    ; Use as regular IO        ; SCL                     ; Dual Purpose Pin          ;
; 153      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; 155      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; 157      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; 159      ; DIFFIO_R17n, INIT_DONE                   ; Use as regular IO        ; TSL2561_sda             ; Dual Purpose Pin          ;
; 162      ; DIFFIO_R16n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 164      ; DIFFIO_R16p, CLKUSR                      ; Use as regular IO        ; SD178_nrst              ; Dual Purpose Pin          ;
; 167      ; DIFFIO_R9n, nWE                          ; Use as regular IO        ; SD178_sda               ; Dual Purpose Pin          ;
; 168      ; DIFFIO_R9p, nOE                          ; Use as regular IO        ; bz                      ; Dual Purpose Pin          ;
; 174      ; DIFFIO_R6n, nAVD                         ; Use as regular IO        ; digit2[3]               ; Dual Purpose Pin          ;
; 176      ; DIFFIO_R2n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO        ; digit2[2]               ; Dual Purpose Pin          ;
; 194      ; DIFFIO_T25p, PADD2                       ; Use as regular IO        ; S[4]                    ; Dual Purpose Pin          ;
; 196      ; DIFFIO_T23n, PADD3                       ; Use as regular IO        ; R[5]                    ; Dual Purpose Pin          ;
; 200      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; S[5]                    ; Dual Purpose Pin          ;
; 201      ; DIFFIO_T20p, PADD6                       ; Use as regular IO        ; R[1]                    ; Dual Purpose Pin          ;
; 202      ; DIFFIO_T19n, PADD7                       ; Use as regular IO        ; R[6]                    ; Dual Purpose Pin          ;
; 203      ; DIFFIO_T19p, PADD8                       ; Use as regular IO        ; G[1]                    ; Dual Purpose Pin          ;
; 207      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; G[6]                    ; Dual Purpose Pin          ;
; 214      ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; S[1]                    ; Dual Purpose Pin          ;
; 218      ; DIFFIO_T12n, DATA2                       ; Use as regular IO        ; R[7]                    ; Dual Purpose Pin          ;
; 219      ; DIFFIO_T12p, DATA3                       ; Use as regular IO        ; G[0]                    ; Dual Purpose Pin          ;
; 220      ; DIFFIO_T11n, PADD18                      ; Use as regular IO        ; G[7]                    ; Dual Purpose Pin          ;
; 221      ; DIFFIO_T11p, DATA4                       ; Use as regular IO        ; S[0]                    ; Dual Purpose Pin          ;
; 222      ; DIFFIO_T10n, PADD19                      ; Use as regular IO        ; S[7]                    ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 13 / 16 ( 81 % ) ; 2.5V          ; --           ;
; 2        ; 12 / 17 ( 71 % ) ; 2.5V          ; --           ;
; 3        ; 9 / 22 ( 41 % )  ; 2.5V          ; --           ;
; 4        ; 18 / 24 ( 75 % ) ; 2.5V          ; --           ;
; 5        ; 11 / 19 ( 58 % ) ; 2.5V          ; --           ;
; 6        ; 10 / 17 ( 59 % ) ; 2.5V          ; --           ;
; 7        ; 19 / 22 ( 86 % ) ; 2.5V          ; --           ;
; 8        ; 12 / 24 ( 50 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ; 0          ; 1        ; dipsw1[1]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 1          ; 1        ; key_col[2]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 2          ; 1        ; dipsw1[2]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 8        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 9        ; 6          ; 1        ; key_col[1]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 10         ; 1        ; dipsw1[3]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 15       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 16       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; key_col[0]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 20       ; 23         ; 1        ; key_scan[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 21       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 22       ; 27         ; 1        ; key_scan[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 23       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 24       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 29       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 30       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 38         ; 1        ; fin                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 33       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 34       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 35       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 38       ; 50         ; 2        ; key_scan[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 39       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 40       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 41       ; 54         ; 2        ; key_scan[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 43       ; 55         ; 2        ; LED[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 44       ; 57         ; 2        ; dipsw1[4]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 45       ; 58         ; 2        ; LED[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 46       ; 72         ; 2        ; dipsw1[5]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 47       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 75         ; 2        ; LED[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 50       ; 76         ; 2        ; dipsw1[6]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 51       ; 77         ; 2        ; LED[3]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 52       ; 78         ; 2        ; dipsw1[7]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 53       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ; 81         ; 2        ; LED[4]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 56       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 57       ; 83         ; 2        ; LED[5]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 58       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 59       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 63       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 64       ; 98         ; 3        ; LED[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 66       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 67       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 68       ; 101        ; 3        ; LED[7]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 103        ; 3        ; LED[8]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 105        ; 3        ; LED[9]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 74       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 75       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 76       ; 119        ; 3        ; LED[10]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 78       ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 81       ; 123        ; 3        ; LED[11]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 82       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 83       ; 127        ; 3        ; LED[12]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 84       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 85       ; 129        ; 3        ; LED[13]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 86       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 87       ; 131        ; 3        ; LED[14]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 89       ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 91       ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 92       ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 93       ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 94       ; 139        ; 4        ; LED[15]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 95       ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 96       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 99       ; 144        ; 4        ; nReset                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ; 145        ; 4        ; ssd1[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 101      ; 146        ; 4        ; ssd2[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 102      ; 147        ; 4        ; ssd1[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 103      ; 148        ; 4        ; ssd2[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 104      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 105      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ; 154        ; 4        ; ssd1[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 107      ; 155        ; 4        ; ssd2[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 108      ; 156        ; 4        ; ssd1[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 109      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 110      ; 163        ; 4        ; ssd2[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 164        ; 4        ; ssd1[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 165        ; 4        ; ssd2[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 167        ; 4        ; ssd1[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 168        ; 4        ; ssd2[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ; 171        ; 4        ; ssd1[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 118      ; 172        ; 4        ; ssd2[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 173        ; 4        ; ssd1[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 174        ; 4        ; ssd2[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 122      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 123      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 124      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 125      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 181        ; 5        ; digit1[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 127      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 128      ; 183        ; 5        ; digit1[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 129      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 130      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ; 190        ; 5        ; BL                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 132      ; 191        ; 5        ; digit1[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 194        ; 5        ; CS                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 134      ; 202        ; 5        ; digit1[0]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 135      ; 203        ; 5        ; DC                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 137      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 138      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 208        ; 5        ; RES                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 141      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 142      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 143      ; 215        ; 5        ; SDA                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 216        ; 5        ; DHT11_PIN                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 217        ; 5        ; SCL                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 146      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 147      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 148      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 149      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 150      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 151      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 152      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ; 234        ; 6        ; TSL2561_sda                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 160      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 161      ; 237        ; 6        ; TSL2561_scl                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 162      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 163      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 164      ; 240        ; 6        ; SD178_nrst                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 165      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 166      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 167      ; 255        ; 6        ; SD178_sda                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 168      ; 256        ; 6        ; bz                                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 169      ; 257        ; 6        ; SD178_scl                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 170      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 171      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 172      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 173      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 174      ; 262        ; 6        ; digit2[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 175      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 176      ; 270        ; 6        ; digit2[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 177      ; 271        ; 6        ; mp                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 178      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 179      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 180      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 181      ; 275        ; 7        ; digit2[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 182      ; 278        ; 7        ; mm                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 183      ; 279        ; 7        ; digit2[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 184      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 185      ; 284        ; 7        ; R[3]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 186      ; 285        ; 7        ; R[4]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 187      ; 289        ; 7        ; G[3]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 188      ; 290        ; 7        ; G[4]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 189      ; 291        ; 7        ; S[3]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 192      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 193      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 194      ; 297        ; 7        ; S[4]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 195      ; 300        ; 7        ; R[2]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 196      ; 301        ; 7        ; R[5]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 197      ; 302        ; 7        ; G[2]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ; 303        ; 7        ; G[5]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 199      ; 304        ; 7        ; S[2]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 200      ; 306        ; 7        ; S[5]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 308        ; 7        ; R[1]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ; 309        ; 7        ; R[6]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 203      ; 310        ; 7        ; G[1]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 207      ; 315        ; 7        ; G[6]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 208      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 209      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 210      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 211      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 212      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 213      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 214      ; 329        ; 8        ; S[1]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 215      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 216      ; 330        ; 8        ; S[6]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 217      ; 331        ; 8        ; R[0]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 218      ; 332        ; 8        ; R[7]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 219      ; 333        ; 8        ; G[0]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 220      ; 334        ; 8        ; G[7]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 221      ; 335        ; 8        ; S[0]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 222      ; 336        ; 8        ; S[7]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 223      ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 224      ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 225      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 226      ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 227      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 228      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 229      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 230      ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 231      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 232      ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 233      ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 234      ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 235      ; 356        ; 8        ; RX                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 236      ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 237      ; 360        ; 8        ; TX                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 238      ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 239      ; 362        ; 8        ; key_col[3]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 240      ; 363        ; 8        ; dipsw1[0]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                 ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |exam_108_2                                  ; 4640 (128)  ; 1081 (77)                 ; 0 (0)         ; 196608      ; 24   ; 4            ; 0       ; 2         ; 99   ; 0            ; 3559 (50)    ; 136 (6)           ; 945 (63)         ; |exam_108_2                                                                                                                         ; work         ;
;    |DHT11:u0|                                ; 540 (38)    ; 205 (28)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 326 (10)     ; 39 (1)            ; 175 (26)         ; |exam_108_2|DHT11:u0                                                                                                                ; work         ;
;       |DHT11_BASIC:u0|                       ; 503 (328)   ; 177 (177)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 316 (183)    ; 38 (38)           ; 149 (96)         ; |exam_108_2|DHT11:u0|DHT11_BASIC:u0                                                                                                 ; work         ;
;          |lpm_divide:Div0|                   ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 5 (0)            ; |exam_108_2|DHT11:u0|DHT11_BASIC:u0|lpm_divide:Div0                                                                                 ; work         ;
;             |lpm_divide_9gm:auto_generated|  ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 5 (0)            ; |exam_108_2|DHT11:u0|DHT11_BASIC:u0|lpm_divide:Div0|lpm_divide_9gm:auto_generated                                                   ; work         ;
;                |sign_div_unsign_akh:divider| ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 5 (0)            ; |exam_108_2|DHT11:u0|DHT11_BASIC:u0|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider                       ; work         ;
;                   |alt_u_div_v2f:divider|    ; 38 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 5 (5)            ; |exam_108_2|DHT11:u0|DHT11_BASIC:u0|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider ; work         ;
;          |lpm_divide:Div1|                   ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 5 (0)            ; |exam_108_2|DHT11:u0|DHT11_BASIC:u0|lpm_divide:Div1                                                                                 ; work         ;
;             |lpm_divide_9gm:auto_generated|  ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 5 (0)            ; |exam_108_2|DHT11:u0|DHT11_BASIC:u0|lpm_divide:Div1|lpm_divide_9gm:auto_generated                                                   ; work         ;
;                |sign_div_unsign_akh:divider| ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 5 (0)            ; |exam_108_2|DHT11:u0|DHT11_BASIC:u0|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider                       ; work         ;
;                   |alt_u_div_v2f:divider|    ; 38 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 5 (5)            ; |exam_108_2|DHT11:u0|DHT11_BASIC:u0|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider ; work         ;
;          |lpm_divide:Mod0|                   ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 20 (0)           ; |exam_108_2|DHT11:u0|DHT11_BASIC:u0|lpm_divide:Mod0                                                                                 ; work         ;
;             |lpm_divide_f8m:auto_generated|  ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 20 (0)           ; |exam_108_2|DHT11:u0|DHT11_BASIC:u0|lpm_divide:Mod0|lpm_divide_f8m:auto_generated                                                   ; work         ;
;                |sign_div_unsign_dkh:divider| ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 20 (0)           ; |exam_108_2|DHT11:u0|DHT11_BASIC:u0|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider                       ; work         ;
;                   |alt_u_div_53f:divider|    ; 55 (55)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 20 (20)          ; |exam_108_2|DHT11:u0|DHT11_BASIC:u0|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider ; work         ;
;          |lpm_divide:Mod1|                   ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 23 (0)           ; |exam_108_2|DHT11:u0|DHT11_BASIC:u0|lpm_divide:Mod1                                                                                 ; work         ;
;             |lpm_divide_f8m:auto_generated|  ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 23 (0)           ; |exam_108_2|DHT11:u0|DHT11_BASIC:u0|lpm_divide:Mod1|lpm_divide_f8m:auto_generated                                                   ; work         ;
;                |sign_div_unsign_dkh:divider| ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 23 (0)           ; |exam_108_2|DHT11:u0|DHT11_BASIC:u0|lpm_divide:Mod1|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider                       ; work         ;
;                   |alt_u_div_53f:divider|    ; 55 (55)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 23 (23)          ; |exam_108_2|DHT11:u0|DHT11_BASIC:u0|lpm_divide:Mod1|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider ; work         ;
;    |LCD_DRV:u3|                              ; 379 (364)   ; 94 (91)                   ; 0 (0)         ; 196608      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 285 (273)    ; 7 (5)             ; 87 (87)          ; |exam_108_2|LCD_DRV:u3                                                                                                              ; work         ;
;       |cmd_rom:u1|                           ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |exam_108_2|LCD_DRV:u3|cmd_rom:u1                                                                                                   ; work         ;
;       |raminfr:u2|                           ; 10 (0)      ; 2 (0)                     ; 0 (0)         ; 196608      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 1 (0)             ; 1 (0)            ; |exam_108_2|LCD_DRV:u3|raminfr:u2                                                                                                   ; work         ;
;          |altsyncram:RAM_rtl_0|              ; 10 (0)      ; 2 (0)                     ; 0 (0)         ; 196608      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 1 (0)             ; 1 (0)            ; |exam_108_2|LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0                                                                              ; work         ;
;             |altsyncram_fh41:auto_generated| ; 10 (2)      ; 2 (2)                     ; 0 (0)         ; 196608      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 1 (1)             ; 1 (1)            ; |exam_108_2|LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated                                               ; work         ;
;                |decode_67a:rden_decode|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |exam_108_2|LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_67a:rden_decode                        ; work         ;
;                |decode_dra:decode3|          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |exam_108_2|LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3                            ; work         ;
;       |up_mdu5:u0|                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |exam_108_2|LCD_DRV:u3|up_mdu5:u0                                                                                                   ; work         ;
;    |SD178:u5|                                ; 474 (372)   ; 145 (105)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 327 (265)    ; 15 (11)           ; 132 (96)         ; |exam_108_2|SD178:u5                                                                                                                ; work         ;
;       |i2c_master:u0|                        ; 102 (102)   ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 4 (4)             ; 36 (36)          ; |exam_108_2|SD178:u5|i2c_master:u0                                                                                                  ; work         ;
;    |TSL2561:u6|                              ; 1411 (157)  ; 159 (110)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1251 (65)    ; 26 (13)           ; 134 (50)         ; |exam_108_2|TSL2561:u6                                                                                                              ; work         ;
;       |i2c_master:u0|                        ; 119 (119)   ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 13 (13)           ; 36 (36)          ; |exam_108_2|TSL2561:u6|i2c_master:u0                                                                                                ; work         ;
;       |lpm_divide:Div1|                      ; 123 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (0)      ; 0 (0)             ; 0 (0)            ; |exam_108_2|TSL2561:u6|lpm_divide:Div1                                                                                              ; work         ;
;          |lpm_divide_4jm:auto_generated|     ; 123 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (0)      ; 0 (0)             ; 0 (0)            ; |exam_108_2|TSL2561:u6|lpm_divide:Div1|lpm_divide_4jm:auto_generated                                                                ; work         ;
;             |sign_div_unsign_5nh:divider|    ; 123 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (0)      ; 0 (0)             ; 0 (0)            ; |exam_108_2|TSL2561:u6|lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider                                    ; work         ;
;                |alt_u_div_l8f:divider|       ; 123 (123)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (123)    ; 0 (0)             ; 0 (0)            ; |exam_108_2|TSL2561:u6|lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider              ; work         ;
;       |lpm_divide:Div2|                      ; 157 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 154 (0)      ; 0 (0)             ; 3 (0)            ; |exam_108_2|TSL2561:u6|lpm_divide:Div2                                                                                              ; work         ;
;          |lpm_divide_qhm:auto_generated|     ; 157 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 154 (0)      ; 0 (0)             ; 3 (0)            ; |exam_108_2|TSL2561:u6|lpm_divide:Div2|lpm_divide_qhm:auto_generated                                                                ; work         ;
;             |sign_div_unsign_rlh:divider|    ; 157 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 154 (0)      ; 0 (0)             ; 3 (0)            ; |exam_108_2|TSL2561:u6|lpm_divide:Div2|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider                                    ; work         ;
;                |alt_u_div_16f:divider|       ; 157 (157)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 154 (154)    ; 0 (0)             ; 3 (3)            ; |exam_108_2|TSL2561:u6|lpm_divide:Div2|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider              ; work         ;
;       |lpm_divide:Div3|                      ; 134 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (0)      ; 0 (0)             ; 4 (0)            ; |exam_108_2|TSL2561:u6|lpm_divide:Div3                                                                                              ; work         ;
;          |lpm_divide_nhm:auto_generated|     ; 134 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (0)      ; 0 (0)             ; 4 (0)            ; |exam_108_2|TSL2561:u6|lpm_divide:Div3|lpm_divide_nhm:auto_generated                                                                ; work         ;
;             |sign_div_unsign_olh:divider|    ; 134 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (0)      ; 0 (0)             ; 4 (0)            ; |exam_108_2|TSL2561:u6|lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider                                    ; work         ;
;                |alt_u_div_r5f:divider|       ; 134 (134)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (130)    ; 0 (0)             ; 4 (4)            ; |exam_108_2|TSL2561:u6|lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider              ; work         ;
;       |lpm_divide:Mod0|                      ; 67 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 18 (0)           ; |exam_108_2|TSL2561:u6|lpm_divide:Mod0                                                                                              ; work         ;
;          |lpm_divide_dbm:auto_generated|     ; 67 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 18 (0)           ; |exam_108_2|TSL2561:u6|lpm_divide:Mod0|lpm_divide_dbm:auto_generated                                                                ; work         ;
;             |sign_div_unsign_bnh:divider|    ; 67 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 18 (0)           ; |exam_108_2|TSL2561:u6|lpm_divide:Mod0|lpm_divide_dbm:auto_generated|sign_div_unsign_bnh:divider                                    ; work         ;
;                |alt_u_div_19f:divider|       ; 67 (67)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 18 (18)          ; |exam_108_2|TSL2561:u6|lpm_divide:Mod0|lpm_divide_dbm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_19f:divider              ; work         ;
;       |lpm_divide:Mod2|                      ; 37 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 8 (0)            ; |exam_108_2|TSL2561:u6|lpm_divide:Mod2                                                                                              ; work         ;
;          |lpm_divide_bbm:auto_generated|     ; 37 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 8 (0)            ; |exam_108_2|TSL2561:u6|lpm_divide:Mod2|lpm_divide_bbm:auto_generated                                                                ; work         ;
;             |sign_div_unsign_9nh:divider|    ; 37 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 8 (0)            ; |exam_108_2|TSL2561:u6|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider                                    ; work         ;
;                |alt_u_div_t8f:divider|       ; 37 (37)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 8 (8)            ; |exam_108_2|TSL2561:u6|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider              ; work         ;
;       |lpm_divide:Mod3|                      ; 150 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 146 (0)      ; 0 (0)             ; 4 (0)            ; |exam_108_2|TSL2561:u6|lpm_divide:Mod3                                                                                              ; work         ;
;          |lpm_divide_bbm:auto_generated|     ; 150 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 146 (0)      ; 0 (0)             ; 4 (0)            ; |exam_108_2|TSL2561:u6|lpm_divide:Mod3|lpm_divide_bbm:auto_generated                                                                ; work         ;
;             |sign_div_unsign_9nh:divider|    ; 150 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 146 (0)      ; 0 (0)             ; 4 (0)            ; |exam_108_2|TSL2561:u6|lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider                                    ; work         ;
;                |alt_u_div_t8f:divider|       ; 150 (150)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 146 (146)    ; 0 (0)             ; 4 (4)            ; |exam_108_2|TSL2561:u6|lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider              ; work         ;
;       |lpm_divide:Mod4|                      ; 224 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 221 (0)      ; 0 (0)             ; 3 (0)            ; |exam_108_2|TSL2561:u6|lpm_divide:Mod4                                                                                              ; work         ;
;          |lpm_divide_bbm:auto_generated|     ; 224 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 221 (0)      ; 0 (0)             ; 3 (0)            ; |exam_108_2|TSL2561:u6|lpm_divide:Mod4|lpm_divide_bbm:auto_generated                                                                ; work         ;
;             |sign_div_unsign_9nh:divider|    ; 224 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 221 (0)      ; 0 (0)             ; 3 (0)            ; |exam_108_2|TSL2561:u6|lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider                                    ; work         ;
;                |alt_u_div_t8f:divider|       ; 224 (224)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 221 (221)    ; 0 (0)             ; 3 (3)            ; |exam_108_2|TSL2561:u6|lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider              ; work         ;
;       |lpm_divide:Mod5|                      ; 272 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 264 (0)      ; 0 (0)             ; 8 (0)            ; |exam_108_2|TSL2561:u6|lpm_divide:Mod5                                                                                              ; work         ;
;          |lpm_divide_bbm:auto_generated|     ; 272 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 264 (0)      ; 0 (0)             ; 8 (0)            ; |exam_108_2|TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated                                                                ; work         ;
;             |sign_div_unsign_9nh:divider|    ; 272 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 264 (0)      ; 0 (0)             ; 8 (0)            ; |exam_108_2|TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider                                    ; work         ;
;                |alt_u_div_t8f:divider|       ; 272 (272)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 264 (264)    ; 0 (0)             ; 8 (8)            ; |exam_108_2|TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider              ; work         ;
;    |clock_generator:u1|                      ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 3 (3)             ; 17 (17)          ; |exam_108_2|clock_generator:u1                                                                                                      ; work         ;
;    |keypad:u4|                               ; 67 (67)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 10 (10)           ; 33 (33)          ; |exam_108_2|keypad:u4                                                                                                               ; work         ;
;    |lcdControl:u2|                           ; 1477 (1321) ; 260 (260)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1208 (1053)  ; 22 (22)           ; 247 (245)        ; |exam_108_2|lcdControl:u2                                                                                                           ; work         ;
;       |lpm_divide:Div0|                      ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |exam_108_2|lcdControl:u2|lpm_divide:Div0                                                                                           ; work         ;
;          |lpm_divide_agm:auto_generated|     ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |exam_108_2|lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated                                                             ; work         ;
;             |sign_div_unsign_bkh:divider|    ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |exam_108_2|lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider                                 ; work         ;
;                |alt_u_div_13f:divider|       ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |exam_108_2|lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider           ; work         ;
;       |lpm_divide:Div1|                      ; 77 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 0 (0)             ; 0 (0)            ; |exam_108_2|lcdControl:u2|lpm_divide:Div1                                                                                           ; work         ;
;          |lpm_divide_bgm:auto_generated|     ; 77 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 0 (0)             ; 0 (0)            ; |exam_108_2|lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated                                                             ; work         ;
;             |sign_div_unsign_ckh:divider|    ; 77 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 0 (0)             ; 0 (0)            ; |exam_108_2|lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider                                 ; work         ;
;                |alt_u_div_33f:divider|       ; 77 (77)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (77)      ; 0 (0)             ; 0 (0)            ; |exam_108_2|lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider           ; work         ;
;       |lpm_mult:Mult1|                       ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |exam_108_2|lcdControl:u2|lpm_mult:Mult1                                                                                            ; work         ;
;          |multcore:mult_core|                ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |exam_108_2|lcdControl:u2|lpm_mult:Mult1|multcore:mult_core                                                                         ; work         ;
;       |lpm_mult:Mult2|                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |exam_108_2|lcdControl:u2|lpm_mult:Mult2                                                                                            ; work         ;
;          |multcore:mult_core|                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |exam_108_2|lcdControl:u2|lpm_mult:Mult2|multcore:mult_core                                                                         ; work         ;
;    |pwm:u9|                                  ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; |exam_108_2|pwm:u9                                                                                                                  ; work         ;
;    |seven_seg_display:u8|                    ; 39 (39)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 6 (6)             ; 19 (19)          ; |exam_108_2|seven_seg_display:u8                                                                                                    ; work         ;
;    |uart:u7|                                 ; 104 (90)    ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 65 (51)      ; 2 (2)             ; 37 (37)          ; |exam_108_2|uart:u7                                                                                                                 ; work         ;
;       |lpm_mult:Mult0|                       ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |exam_108_2|uart:u7|lpm_mult:Mult0                                                                                                  ; work         ;
;          |mult_fft:auto_generated|           ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |exam_108_2|uart:u7|lpm_mult:Mult0|mult_fft:auto_generated                                                                          ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; SD178_nrst  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dipsw1[3]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; key_scan[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; key_scan[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; key_scan[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; key_scan[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bz          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd1[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd1[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd1[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd1[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd1[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd1[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd1[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd1[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit1[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit1[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit1[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit1[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd2[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd2[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd2[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd2[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd2[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd2[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd2[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd2[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit2[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit2[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit2[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit2[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TX          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[8]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[9]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[10]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[11]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[12]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[13]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[14]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[15]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BL          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RES         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CS          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DC          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDA         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SCL         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mp          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mm          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SD178_sda   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD178_scl   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; TSL2561_sda ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; TSL2561_scl ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DHT11_PIN   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fin         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; nReset      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dipsw1[7]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; dipsw1[6]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dipsw1[4]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dipsw1[5]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key_col[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; key_col[3]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; key_col[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key_col[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dipsw1[2]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dipsw1[1]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dipsw1[0]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RX          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                ;
+-------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------+-------------------+---------+
; dipsw1[3]                                       ;                   ;         ;
; SD178_sda                                       ;                   ;         ;
; SD178_scl                                       ;                   ;         ;
; TSL2561_sda                                     ;                   ;         ;
;      - TSL2561:u6|i2c_master:u0|data_rx[6]~0    ; 0                 ; 6       ;
;      - TSL2561:u6|i2c_master:u0|data_rx[7]~1    ; 0                 ; 6       ;
;      - TSL2561:u6|i2c_master:u0|data_rx[5]~2    ; 0                 ; 6       ;
;      - TSL2561:u6|i2c_master:u0|data_rx[4]~3    ; 0                 ; 6       ;
;      - TSL2561:u6|i2c_master:u0|data_rx[3]~4    ; 0                 ; 6       ;
;      - TSL2561:u6|i2c_master:u0|data_rx[2]~5    ; 0                 ; 6       ;
;      - TSL2561:u6|i2c_master:u0|data_rx[1]~6    ; 0                 ; 6       ;
;      - TSL2561:u6|i2c_master:u0|data_rx[0]~7    ; 0                 ; 6       ;
; TSL2561_scl                                     ;                   ;         ;
; DHT11_PIN                                       ;                   ;         ;
;      - DHT11:u0|DHT11_BASIC:u0|Selector61~2     ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|Selector61~5     ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|process_0~3      ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|Selector62~0     ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|main_count[1]~8  ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|Selector63~4     ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|Selector62~3     ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|Selector62~6     ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|main_count[8]~13 ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|main_count[8]~14 ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|Selector60~2     ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|Selector64~2     ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|Selector62~13    ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|ret_count[3]~2   ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|count1[14]~101   ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|count1[14]~104   ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|count1[31]~107   ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|count1[31]~109   ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|Selector32~2     ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|Selector60~4     ; 0                 ; 6       ;
; fin                                             ;                   ;         ;
; nReset                                          ;                   ;         ;
;      - R[6]~reg0                                ; 0                 ; 6       ;
;      - R[5]~reg0                                ; 0                 ; 6       ;
;      - R[4]~reg0                                ; 0                 ; 6       ;
;      - R[3]~reg0                                ; 0                 ; 6       ;
;      - R[2]~reg0                                ; 0                 ; 6       ;
;      - G[6]~reg0                                ; 0                 ; 6       ;
;      - G[5]~reg0                                ; 0                 ; 6       ;
;      - G[4]~reg0                                ; 0                 ; 6       ;
;      - G[3]~reg0                                ; 0                 ; 6       ;
;      - G[2]~reg0                                ; 0                 ; 6       ;
;      - keypad:u4|key_scan[0]                    ; 0                 ; 6       ;
;      - keypad:u4|key_scan[3]                    ; 0                 ; 6       ;
;      - keypad:u4|key_scan[2]                    ; 0                 ; 6       ;
;      - keypad:u4|key_scan[1]                    ; 0                 ; 6       ;
;      - seven_seg_display:u8|dot                 ; 0                 ; 6       ;
;      - seven_seg_display:u8|ssd[6]              ; 0                 ; 6       ;
;      - seven_seg_display:u8|ssd[5]              ; 0                 ; 6       ;
;      - seven_seg_display:u8|ssd[4]              ; 0                 ; 6       ;
;      - seven_seg_display:u8|ssd[3]              ; 0                 ; 6       ;
;      - seven_seg_display:u8|ssd[2]              ; 0                 ; 6       ;
;      - seven_seg_display:u8|ssd[1]              ; 0                 ; 6       ;
;      - seven_seg_display:u8|ssd[0]              ; 0                 ; 6       ;
;      - SD178:u5|SD178_nrst                      ; 0                 ; 6       ;
;      - TSL2561:u6|ena                           ; 0                 ; 6       ;
;      - SD178:u5|flag_play                       ; 0                 ; 6       ;
;      - SD178:u5|sd178_ena                       ; 0                 ; 6       ;
;      - SD178:u5|word_buf[0][2]                  ; 0                 ; 6       ;
;      - SD178:u5|sd178State.sd178_send           ; 0                 ; 6       ;
;      - SD178:u5|sd178State.sd178_d1             ; 0                 ; 6       ;
;      - SD178:u5|sd178State.sd178_delay1         ; 0                 ; 6       ;
;      - SD178:u5|sd178State.sd178_d4             ; 0                 ; 6       ;
;      - SD178:u5|sd178State.sd178_d3             ; 0                 ; 6       ;
;      - SD178:u5|sd178State.sd178_d5             ; 0                 ; 6       ;
;      - TSL2561:u6|IICState.s8                   ; 0                 ; 6       ;
;      - TSL2561:u6|IICState.s3                   ; 0                 ; 6       ;
;      - TSL2561:u6|IICState.POWER_ON_4           ; 0                 ; 6       ;
;      - TSL2561:u6|IICState.s0                   ; 0                 ; 6       ;
;      - TSL2561:u6|IICState.s10                  ; 0                 ; 6       ;
;      - TSL2561:u6|IICState.s5                   ; 0                 ; 6       ;
;      - keypad:u4|scan_number[0]                 ; 0                 ; 6       ;
;      - motor_speed[2]~0                         ; 0                 ; 6       ;
;      - LCD_DRV:u3|SDA~1                         ; 0                 ; 6       ;
;      - SD178:u5|sd178State.sd178_init~1         ; 0                 ; 6       ;
;      - keypad:u4|scan_number[1]~0               ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|main_count[3]    ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|main_count[2]    ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|main_count[4]    ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|TE[2]~1          ; 0                 ; 6       ;
;      - LCD_DRV:u3|bit_cnt[2]~1                  ; 0                 ; 6       ;
;      - lcdControl:u2|motordic~0                 ; 0                 ; 6       ;
;      - SD178:u5|i2c_master:u0|data_clk_prev     ; 0                 ; 6       ;
;      - SD178:u5|i2c_master:u0|scl_clk           ; 0                 ; 6       ;
;      - TSL2561:u6|i2c_master:u0|data_clk_prev   ; 0                 ; 6       ;
;      - TSL2561:u6|i2c_master:u0|scl_clk         ; 0                 ; 6       ;
;      - SD178:u5|cnt_delay[0]~5                  ; 0                 ; 6       ;
;      - SD178:u5|sd178State~44                   ; 0                 ; 6       ;
;      - SD178:u5|sd178State~46                   ; 0                 ; 6       ;
;      - SD178:u5|cnt4_set[3]~2                   ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|main_count[31]~4 ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|main_count[1]~5  ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|main_count[1]~8  ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|main_count[1]~10 ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|main_count[8]~14 ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|main_count[0]~21 ; 0                 ; 6       ;
;      - LCD_DRV:u3|fsm_back[0]~4                 ; 0                 ; 6       ;
;      - LCD_DRV:u3|fsm_back2[0]~0                ; 0                 ; 6       ;
;      - LCD_DRV:u3|hi_lo~1                       ; 0                 ; 6       ;
;      - LCD_DRV:u3|fsm_back[2]~6                 ; 0                 ; 6       ;
;      - LCD_DRV:u3|fsm_back[3]~7                 ; 0                 ; 6       ;
;      - SD178:u5|i2c_master:u0|data_clk          ; 0                 ; 6       ;
;      - TSL2561:u6|i2c_master:u0|data_clk        ; 0                 ; 6       ;
;      - TSL2561:u6|rw                            ; 0                 ; 6       ;
;      - TSL2561:u6|data_wr[7]                    ; 0                 ; 6       ;
;      - TSL2561:u6|data_wr[2]                    ; 0                 ; 6       ;
;      - TSL2561:u6|data_wr[0]                    ; 0                 ; 6       ;
;      - TSL2561:u6|data_wr[1]                    ; 0                 ; 6       ;
;      - SD178:u5|cnt_byte[5]                     ; 0                 ; 6       ;
;      - LCD_DRV:u3|we2~0                         ; 0                 ; 6       ;
;      - LCD_DRV:u3|we2~2                         ; 0                 ; 6       ;
;      - LCD_DRV:u3|di2[0]~0                      ; 0                 ; 6       ;
;      - lcdControl:u2|str[10][11]~6              ; 0                 ; 6       ;
;      - lcdControl:u2|pos_y_start[0]~3           ; 0                 ; 6       ;
;      - lcdControl:u2|str[19][0]                 ; 0                 ; 6       ;
;      - TSL2561:u6|TSL2561_data[0]~0             ; 0                 ; 6       ;
;      - SD178:u5|sd178_data_wr[2]~3              ; 0                 ; 6       ;
;      - SD178:u5|i2c_master:u0|data_tx[7]~2      ; 0                 ; 6       ;
;      - TSL2561:u6|i2c_master:u0|addr_rw[0]~2    ; 0                 ; 6       ;
;      - SD178:u5|cnt_loop[7]~24                  ; 0                 ; 6       ;
;      - SD178:u5|cnt_byte[0]~1                   ; 0                 ; 6       ;
;      - TSL2561:u6|IICState~47                   ; 0                 ; 6       ;
;      - SD178:u5|word_buf~0                      ; 0                 ; 6       ;
;      - TSL2561:u6|IICState~48                   ; 0                 ; 6       ;
;      - TSL2561:u6|IICState~49                   ; 0                 ; 6       ;
;      - TSL2561:u6|IICState~50                   ; 0                 ; 6       ;
;      - TSL2561:u6|IICState~51                   ; 0                 ; 6       ;
;      - TSL2561:u6|IICState~52                   ; 0                 ; 6       ;
;      - TSL2561:u6|IICState~53                   ; 0                 ; 6       ;
;      - TSL2561:u6|IICState~54                   ; 0                 ; 6       ;
;      - TSL2561:u6|IICState~55                   ; 0                 ; 6       ;
;      - TSL2561:u6|IICState~56                   ; 0                 ; 6       ;
;      - TSL2561:u6|cnt_delay[25]~1               ; 0                 ; 6       ;
;      - TSL2561:u6|IICState.POWER_ON_1~2         ; 0                 ; 6       ;
;      - TSL2561:u6|data0[15]~0                   ; 0                 ; 6       ;
;      - TSL2561:u6|data0[7]~1                    ; 0                 ; 6       ;
;      - TSL2561:u6|i2c_master:u0|Decoder0~1      ; 0                 ; 6       ;
;      - speed[0]~9                               ; 0                 ; 6       ;
;      - LCD_DRV:u3|RGB_data[7]~3                 ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|ret_count[3]~3   ; 0                 ; 6       ;
;      - DHT11:u0|DHT11_BASIC:u0|hold_count[4]~2  ; 0                 ; 6       ;
;      - LCD_DRV:u3|fsm_back[4]~9                 ; 0                 ; 6       ;
; dipsw1[7]                                       ;                   ;         ;
;      - mode_lcd[3]                              ; 1                 ; 6       ;
; dipsw1[6]                                       ;                   ;         ;
;      - mode_lcd[2]                              ; 0                 ; 6       ;
; dipsw1[4]                                       ;                   ;         ;
;      - mode_lcd[0]                              ; 0                 ; 6       ;
; dipsw1[5]                                       ;                   ;         ;
;      - mode_lcd[1]                              ; 0                 ; 6       ;
; key_col[0]                                      ;                   ;         ;
;      - keypad:u4|keyin[0]~1                     ; 1                 ; 6       ;
;      - keypad:u4|keyin[1]~2                     ; 1                 ; 6       ;
;      - keypad:u4|keyin[2]~15                    ; 1                 ; 6       ;
;      - keypad:u4|keyin[3]~16                    ; 1                 ; 6       ;
; key_col[3]                                      ;                   ;         ;
;      - keypad:u4|keyin[14]~3                    ; 1                 ; 6       ;
;      - keypad:u4|keyin[15]~4                    ; 1                 ; 6       ;
;      - keypad:u4|keyin[12]~5                    ; 1                 ; 6       ;
;      - keypad:u4|keyin[13]~6                    ; 1                 ; 6       ;
; key_col[2]                                      ;                   ;         ;
;      - keypad:u4|keyin[10]~7                    ; 0                 ; 6       ;
;      - keypad:u4|keyin[11]~8                    ; 0                 ; 6       ;
;      - keypad:u4|keyin[8]~9                     ; 0                 ; 6       ;
;      - keypad:u4|keyin[9]~10                    ; 0                 ; 6       ;
; key_col[1]                                      ;                   ;         ;
;      - keypad:u4|keyin[6]~11                    ; 0                 ; 6       ;
;      - keypad:u4|keyin[7]~12                    ; 0                 ; 6       ;
;      - keypad:u4|keyin[4]~13                    ; 0                 ; 6       ;
;      - keypad:u4|keyin[5]~14                    ; 0                 ; 6       ;
; dipsw1[2]                                       ;                   ;         ;
;      - lcdControl:u2|str~5                      ; 0                 ; 6       ;
;      - lcdControl:u2|str~7                      ; 0                 ; 6       ;
;      - lcdControl:u2|str~25                     ; 0                 ; 6       ;
;      - lcdControl:u2|str~26                     ; 0                 ; 6       ;
;      - lcdControl:u2|str~39                     ; 0                 ; 6       ;
;      - lcdControl:u2|str~42                     ; 0                 ; 6       ;
;      - lcdControl:u2|str~43                     ; 0                 ; 6       ;
;      - lcdControl:u2|str~59                     ; 0                 ; 6       ;
;      - lcdControl:u2|str~60                     ; 0                 ; 6       ;
; dipsw1[1]                                       ;                   ;         ;
;      - lcdControl:u2|str~12                     ; 0                 ; 6       ;
;      - lcdControl:u2|str~21                     ; 0                 ; 6       ;
;      - lcdControl:u2|str[12][0]~22              ; 0                 ; 6       ;
;      - lcdControl:u2|str~23                     ; 0                 ; 6       ;
;      - lcdControl:u2|str~31                     ; 0                 ; 6       ;
;      - lcdControl:u2|str~37                     ; 0                 ; 6       ;
;      - lcdControl:u2|str~51                     ; 0                 ; 6       ;
;      - lcdControl:u2|str~65                     ; 0                 ; 6       ;
; dipsw1[0]                                       ;                   ;         ;
;      - lcdControl:u2|str~14                     ; 0                 ; 6       ;
;      - lcdControl:u2|str~15                     ; 0                 ; 6       ;
;      - lcdControl:u2|str~30                     ; 0                 ; 6       ;
;      - lcdControl:u2|str~34                     ; 0                 ; 6       ;
;      - lcdControl:u2|str~40                     ; 0                 ; 6       ;
;      - lcdControl:u2|str~41                     ; 0                 ; 6       ;
;      - lcdControl:u2|str~64                     ; 0                 ; 6       ;
; RX                                              ;                   ;         ;
;      - uart:u7|inserial[3]~0                    ; 0                 ; 6       ;
;      - uart:u7|Receive~0                        ; 0                 ; 6       ;
;      - uart:u7|inserial[7]~1                    ; 0                 ; 6       ;
;      - uart:u7|Decoder0~22                      ; 0                 ; 6       ;
;      - uart:u7|inserial[6]~2                    ; 0                 ; 6       ;
;      - uart:u7|inserial[5]~3                    ; 0                 ; 6       ;
;      - uart:u7|inserial[4]~4                    ; 0                 ; 6       ;
;      - uart:u7|inserial[2]~5                    ; 0                 ; 6       ;
;      - uart:u7|inserial[1]~6                    ; 0                 ; 6       ;
;      - uart:u7|inserial[0]~7                    ; 0                 ; 6       ;
;      - uart:u7|Decoder0~7                       ; 0                 ; 6       ;
;      - uart:u7|Decoder0~13                      ; 0                 ; 6       ;
+-------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                              ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; DHT11:u0|DHT11_BASIC:u0|TE[1]~2                                                                                   ; LCCOMB_X17_Y15_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DHT11:u0|DHT11_BASIC:u0|TE[2]~1                                                                                   ; LCCOMB_X17_Y15_N24 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DHT11:u0|DHT11_BASIC:u0|clks                                                                                      ; FF_X14_Y13_N29     ; 77      ; Clock                                 ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; DHT11:u0|DHT11_BASIC:u0|count1[14]~106                                                                            ; LCCOMB_X16_Y12_N18 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DHT11:u0|DHT11_BASIC:u0|count1[31]~110                                                                            ; LCCOMB_X16_Y14_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DHT11:u0|DHT11_BASIC:u0|data_out_en                                                                               ; FF_X14_Y13_N19     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DHT11:u0|DHT11_BASIC:u0|k[30]~6                                                                                   ; LCCOMB_X20_Y13_N10 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DHT11:u0|DHT11_BASIC:u0|main_count[31]~4                                                                          ; LCCOMB_X15_Y15_N18 ; 7       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; DHT11:u0|DHT11_BASIC:u0|ret_count[3]~3                                                                            ; LCCOMB_X17_Y12_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DHT11:u0|LessThan0~0                                                                                              ; LCCOMB_X22_Y1_N30  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DHT11:u0|LessThan1~6                                                                                              ; LCCOMB_X14_Y15_N24 ; 20      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DHT11:u0|clk_1M                                                                                                   ; FF_X22_Y1_N1       ; 121     ; Clock                                 ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; DHT11:u0|clk_2                                                                                                    ; FF_X15_Y15_N19     ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FD[12]                                                                                                            ; FF_X21_Y1_N25      ; 21      ; Clock                                 ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; LCD_DRV:u3|Mux6~9                                                                                                 ; LCCOMB_X24_Y7_N30  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|RGB_data[7]~3                                                                                          ; LCCOMB_X21_Y9_N10  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|a2[0]~1                                                                                                ; LCCOMB_X22_Y8_N6   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|address[4]~3                                                                                           ; LCCOMB_X21_Y7_N10  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|bit_cnt[2]~1                                                                                           ; LCCOMB_X21_Y9_N16  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|delay_1[8]~71                                                                                          ; LCCOMB_X20_Y10_N2  ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|delay_1[8]~72                                                                                          ; LCCOMB_X23_Y10_N30 ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|di2[0]~1                                                                                               ; LCCOMB_X23_Y9_N18  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|fsm[1]                                                                                                 ; FF_X23_Y10_N13     ; 54      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|fsm_back[0]~4                                                                                          ; LCCOMB_X21_Y9_N24  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_67a:rden_decode|w_anode225w[2]~0 ; LCCOMB_X17_Y8_N20  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_67a:rden_decode|w_anode234w[2]~0 ; LCCOMB_X17_Y8_N0   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_67a:rden_decode|w_anode243w[2]~0 ; LCCOMB_X17_Y8_N8   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode173w[2]~0     ; LCCOMB_X17_Y8_N14  ; 6       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode173w[2]~1     ; LCCOMB_X17_Y8_N28  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode186w[2]~0     ; LCCOMB_X17_Y8_N22  ; 6       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode194w[2]~0     ; LCCOMB_X17_Y8_N26  ; 6       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode202w[2]~0     ; LCCOMB_X17_Y8_N6   ; 6       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|up_mdu5:u0|fout                                                                                        ; FF_X40_Y15_N25     ; 91      ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; SD178:u5|cnt3[2]                                                                                                  ; FF_X32_Y14_N29     ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SD178:u5|cnt4[3]~11                                                                                               ; LCCOMB_X30_Y14_N4  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SD178:u5|cnt_byte[0]~1                                                                                            ; LCCOMB_X29_Y14_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SD178:u5|cnt_delay[0]~6                                                                                           ; LCCOMB_X29_Y14_N2  ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SD178:u5|cnt_loop[7]~25                                                                                           ; LCCOMB_X33_Y14_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SD178:u5|i2c_master:u0|bit_cnt[2]~4                                                                               ; LCCOMB_X33_Y18_N24 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SD178:u5|i2c_master:u0|data_tx[7]~3                                                                               ; LCCOMB_X33_Y18_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SD178:u5|i2c_master:u0|process_1~0                                                                                ; LCCOMB_X33_Y18_N6  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SD178:u5|sd178State.sd178_send                                                                                    ; FF_X29_Y14_N5      ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TSL2561:u6|TSL2561_data[0]~0                                                                                      ; LCCOMB_X21_Y22_N30 ; 46      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TSL2561:u6|cnt_delay[25]~1                                                                                        ; LCCOMB_X21_Y22_N24 ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TSL2561:u6|data0[15]~0                                                                                            ; LCCOMB_X20_Y22_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TSL2561:u6|data0[7]~1                                                                                             ; LCCOMB_X20_Y22_N14 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TSL2561:u6|i2c_master:u0|addr_rw[0]~3                                                                             ; LCCOMB_X23_Y21_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TSL2561:u6|i2c_master:u0|bit_cnt[2]~0                                                                             ; LCCOMB_X22_Y21_N12 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TSL2561:u6|i2c_master:u0|data_rd[7]~3                                                                             ; LCCOMB_X17_Y21_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TSL2561:u6|i2c_master:u0|process_1~0                                                                              ; LCCOMB_X23_Y21_N18 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clock_generator:u1|LessThan0~0                                                                                    ; LCCOMB_X20_Y28_N6  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; clock_generator:u1|LessThan1~2                                                                                    ; LCCOMB_X40_Y15_N30 ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; clock_generator:u1|clk_100Hz                                                                                      ; FF_X19_Y28_N13     ; 43      ; Clock                                 ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; clock_generator:u1|clk_1KHz                                                                                       ; FF_X40_Y15_N23     ; 4       ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; clock_generator:u1|clk_1MHz                                                                                       ; FF_X20_Y28_N1      ; 49      ; Clock                                 ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; delay_1[5]~3                                                                                                      ; LCCOMB_X23_Y13_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fin                                                                                                               ; PIN_31             ; 650     ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; keypad:u4|Equal0~0                                                                                                ; LCCOMB_X22_Y19_N22 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keypad:u4|Equal0~1                                                                                                ; LCCOMB_X22_Y19_N12 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keypad:u4|Equal0~2                                                                                                ; LCCOMB_X22_Y19_N30 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keypad:u4|keyin[7]~0                                                                                              ; LCCOMB_X22_Y19_N28 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keypad:u4|tmpTouch                                                                                                ; FF_X27_Y14_N31     ; 4       ; Clock                                 ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; lcdControl:u2|Mux198~14                                                                                           ; LCCOMB_X29_Y12_N8  ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|Mux693~0                                                                                            ; LCCOMB_X30_Y11_N0  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|Serial_available[0][3]~1                                                                            ; LCCOMB_X31_Y19_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|address_end[14]~3                                                                                   ; LCCOMB_X29_Y10_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|bit_index[1]~23                                                                                     ; LCCOMB_X32_Y11_N2  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|bit_index[7]~26                                                                                     ; LCCOMB_X32_Y11_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|cnt1[6]~22                                                                                          ; LCCOMB_X29_Y12_N4  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|cnt_number[2]~6                                                                                     ; LCCOMB_X29_Y13_N24 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|cnt_number_max[0]~1                                                                                 ; LCCOMB_X26_Y15_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|delay_1[14]~35                                                                                      ; LCCOMB_X27_Y14_N28 ; 27      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|delay_1[14]~46                                                                                      ; LCCOMB_X27_Y10_N6  ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|font_Xsize[2]~0                                                                                     ; LCCOMB_X28_Y12_N18 ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|font_Ysize[2]~2                                                                                     ; LCCOMB_X32_Y12_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|fsm[0]                                                                                              ; FF_X28_Y10_N29     ; 123     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|fsm[4]                                                                                              ; FF_X22_Y11_N23     ; 109     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|fsm[6]                                                                                              ; FF_X27_Y12_N13     ; 103     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|fsm_back2[6]~3                                                                                      ; LCCOMB_X24_Y13_N10 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|fsm_back[6]~20                                                                                      ; LCCOMB_X24_Y11_N12 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|hv                                                                                                  ; FF_X29_Y12_N15     ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|i6066[0]~2                                                                                          ; LCCOMB_X24_Y9_N10  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|lcd_address[0]~12                                                                                   ; LCCOMB_X21_Y8_N30  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|lcd_color[2]~8                                                                                      ; LCCOMB_X24_Y12_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|motordic~0                                                                                          ; LCCOMB_X28_Y14_N30 ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|motordic~1                                                                                          ; LCCOMB_X29_Y18_N16 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|pos_x[0]~25                                                                                         ; LCCOMB_X29_Y11_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|pos_x[6]~34                                                                                         ; LCCOMB_X30_Y11_N4  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|pos_x_max[7]~3                                                                                      ; LCCOMB_X28_Y12_N12 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|pos_x_start[1]~10                                                                                   ; LCCOMB_X30_Y13_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|pos_x_start[4]~26                                                                                   ; LCCOMB_X30_Y10_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|pos_y[0]~18                                                                                         ; LCCOMB_X30_Y11_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|pos_y_start[1]~15                                                                                   ; LCCOMB_X31_Y14_N20 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|pos_y_start[3]~7                                                                                    ; LCCOMB_X29_Y13_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|posx0[1]~0                                                                                          ; LCCOMB_X31_Y14_N10 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|process_1~1                                                                                         ; LCCOMB_X27_Y14_N10 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|str[10][11]~6                                                                                       ; LCCOMB_X28_Y18_N30 ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mode_lcd[0]~0                                                                                                     ; LCCOMB_X27_Y14_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; motor_speed[3]~3                                                                                                  ; LCCOMB_X29_Y15_N2  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nReset                                                                                                            ; PIN_99             ; 111     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; nReset                                                                                                            ; PIN_99             ; 389     ; Async. clear                          ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; pwm:u9|FD[12]                                                                                                     ; FF_X1_Y3_N31       ; 6       ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; seven_seg_display:u8|FD[10]                                                                                       ; FF_X2_Y3_N25       ; 19      ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; speed[0]~9                                                                                                        ; LCCOMB_X28_Y14_N10 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ssd_data[11]~0                                                                                                    ; LCCOMB_X30_Y14_N0  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart:u7|Decoder0~22                                                                                               ; LCCOMB_X33_Y19_N24 ; 6       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; uart:u7|countE1                                                                                                   ; LCCOMB_X33_Y19_N16 ; 33      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; uart:u7|countE1                                                                                                   ; LCCOMB_X33_Y19_N16 ; 8       ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; uart:u7|uck1                                                                                                      ; FF_X16_Y19_N13     ; 12      ; Clock                                 ; yes    ; Global Clock         ; GCLK14           ; --                        ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                              ;
+------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                         ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; DHT11:u0|DHT11_BASIC:u0|clks ; FF_X14_Y13_N29     ; 77      ; 2                                    ; Global Clock         ; GCLK10           ; --                        ;
; DHT11:u0|clk_1M              ; FF_X22_Y1_N1       ; 121     ; 66                                   ; Global Clock         ; GCLK19           ; --                        ;
; FD[12]                       ; FF_X21_Y1_N25      ; 21      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; LCD_DRV:u3|up_mdu5:u0|fout   ; FF_X40_Y15_N25     ; 91      ; 16                                   ; Global Clock         ; GCLK5            ; --                        ;
; clock_generator:u1|clk_100Hz ; FF_X19_Y28_N13     ; 43      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; clock_generator:u1|clk_1KHz  ; FF_X40_Y15_N23     ; 4       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; clock_generator:u1|clk_1MHz  ; FF_X20_Y28_N1      ; 49      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; fin                          ; PIN_31             ; 650     ; 157                                  ; Global Clock         ; GCLK4            ; --                        ;
; keypad:u4|tmpTouch           ; FF_X27_Y14_N31     ; 4       ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; nReset                       ; PIN_99             ; 389     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; pwm:u9|FD[12]                ; FF_X1_Y3_N31       ; 6       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; seven_seg_display:u8|FD[10]  ; FF_X2_Y3_N25       ; 19      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; uart:u7|countE1              ; LCCOMB_X33_Y19_N16 ; 8       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; uart:u7|uck1                 ; FF_X16_Y19_N13     ; 12      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
+------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                               ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[5]~10           ; 140     ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[5]~10           ; 139     ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[5]~10           ; 129     ;
; lcdControl:u2|fsm[0]                                                                                                                               ; 123     ;
; lcdControl:u2|fsm[2]                                                                                                                               ; 114     ;
; nReset~input                                                                                                                                       ; 110     ;
; lcdControl:u2|fsm[4]                                                                                                                               ; 109     ;
; lcdControl:u2|fsm[3]                                                                                                                               ; 104     ;
; lcdControl:u2|fsm[6]                                                                                                                               ; 103     ;
; lcdControl:u2|fsm[5]                                                                                                                               ; 96      ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|op_7~10                              ; 96      ;
; lcdControl:u2|fsm[1]                                                                                                                               ; 94      ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[5]~10           ; 94      ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|op_6~10                              ; 87      ;
; LCD_DRV:u3|fsm[3]                                                                                                                                  ; 86      ;
; LCD_DRV:u3|fsm[5]                                                                                                                                  ; 85      ;
; SD178:u5|cnt_loop[1]                                                                                                                               ; 76      ;
; SD178:u5|cnt_loop[0]                                                                                                                               ; 76      ;
; SD178:u5|cnt_loop[2]                                                                                                                               ; 71      ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~10           ; 69      ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[5]~10           ; 67      ;
; lcdControl:u2|str[10][11]~6                                                                                                                        ; 64      ;
; SD178:u5|cnt_loop[3]                                                                                                                               ; 62      ;
; LCD_DRV:u3|fsm[4]                                                                                                                                  ; 61      ;
; lcdControl:u2|cnt_number[1]                                                                                                                        ; 60      ;
; lcdControl:u2|cnt_number[0]                                                                                                                        ; 58      ;
; LCD_DRV:u3|fsm[1]                                                                                                                                  ; 54      ;
; LCD_DRV:u3|fsm[0]                                                                                                                                  ; 53      ;
; lcdControl:u2|Equal6~0                                                                                                                             ; 49      ;
; LCD_DRV:u3|fsm[2]                                                                                                                                  ; 48      ;
; TSL2561:u6|TSL2561_data[0]~0                                                                                                                       ; 46      ;
; workingMode[1]                                                                                                                                     ; 45      ;
; SD178:u5|word_buf[0][7]                                                                                                                            ; 44      ;
; lcdControl:u2|process_1~0                                                                                                                          ; 44      ;
; DHT11:u0|DHT11_BASIC:u0|Equal7~0                                                                                                                   ; 43      ;
; DHT11:u0|DHT11_BASIC:u0|Equal2~2                                                                                                                   ; 37      ;
; LCD_DRV:u3|address[1]                                                                                                                              ; 36      ;
; LCD_DRV:u3|address[0]                                                                                                                              ; 36      ;
; TSL2561:u6|lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[12]~22            ; 36      ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[12]~22            ; 35      ;
; TSL2561:u6|lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[12]~22            ; 35      ;
; DHT11:u0|DHT11_BASIC:u0|main_count[1]                                                                                                              ; 33      ;
; LCD_DRV:u3|bit_cnt[0]                                                                                                                              ; 33      ;
; LCD_DRV:u3|address[2]                                                                                                                              ; 33      ;
; SD178:u5|cnt_loop[4]                                                                                                                               ; 33      ;
; uart:u7|countE1                                                                                                                                    ; 32      ;
; DHT11:u0|DHT11_BASIC:u0|count1[31]~110                                                                                                             ; 32      ;
; DHT11:u0|DHT11_BASIC:u0|count1[14]~106                                                                                                             ; 32      ;
; lcdControl:u2|cnt_number[5]                                                                                                                        ; 32      ;
; DHT11:u0|DHT11_BASIC:u0|main_count[0]                                                                                                              ; 32      ;
; DHT11:u0|DHT11_BASIC:u0|main_count[3]                                                                                                              ; 32      ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[11]~20            ; 32      ;
; TSL2561:u6|lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[11]~20            ; 32      ;
; TSL2561:u6|lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[11]~20            ; 32      ;
; DHT11:u0|DHT11_BASIC:u0|k[30]~6                                                                                                                    ; 31      ;
; TSL2561:u6|IICState.s4                                                                                                                             ; 30      ;
; lcdControl:u2|cnt_number[3]                                                                                                                        ; 30      ;
; TSL2561:u6|lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_10_result_int[11]~16            ; 30      ;
; TSL2561:u6|IICState~45                                                                                                                             ; 29      ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[10]~18             ; 29      ;
; TSL2561:u6|lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[10]~18             ; 29      ;
; TSL2561:u6|lpm_divide:Mod0|lpm_divide_dbm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_19f:divider|add_sub_13_result_int[14]~20            ; 28      ;
; TSL2561:u6|lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[11]~16            ; 28      ;
; TSL2561:u6|lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[10]~14             ; 28      ;
; uart:u7|LessThan0~7                                                                                                                                ; 27      ;
; lcdControl:u2|delay_1[14]~46                                                                                                                       ; 27      ;
; lcdControl:u2|delay_1[14]~35                                                                                                                       ; 27      ;
; TSL2561:u6|cnt_delay[25]~1                                                                                                                         ; 26      ;
; TSL2561:u6|cnt_delay[2]~0                                                                                                                          ; 26      ;
; SD178:u5|cnt_delay[0]~6                                                                                                                            ; 26      ;
; SD178:u5|cnt_delay[19]~4                                                                                                                           ; 26      ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[13]~24            ; 26      ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[9]~16              ; 26      ;
; TSL2561:u6|lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[13]~24            ; 26      ;
; TSL2561:u6|lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[13]~24            ; 26      ;
; TSL2561:u6|lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[9]~16              ; 26      ;
; lcdControl:u2|cnt_number[2]                                                                                                                        ; 25      ;
; LCD_DRV:u3|delay_1[8]~72                                                                                                                           ; 25      ;
; LCD_DRV:u3|delay_1[8]~71                                                                                                                           ; 25      ;
; lcdControl:u2|motordic~0                                                                                                                           ; 25      ;
; LCD_DRV:u3|a2[12]                                                                                                                                  ; 24      ;
; LCD_DRV:u3|a2[11]                                                                                                                                  ; 24      ;
; LCD_DRV:u3|a2[10]                                                                                                                                  ; 24      ;
; LCD_DRV:u3|a2[9]                                                                                                                                   ; 24      ;
; LCD_DRV:u3|a2[8]                                                                                                                                   ; 24      ;
; LCD_DRV:u3|a2[7]                                                                                                                                   ; 24      ;
; LCD_DRV:u3|a2[6]                                                                                                                                   ; 24      ;
; LCD_DRV:u3|a2[5]                                                                                                                                   ; 24      ;
; LCD_DRV:u3|a2[4]                                                                                                                                   ; 24      ;
; LCD_DRV:u3|a2[3]                                                                                                                                   ; 24      ;
; LCD_DRV:u3|a2[2]                                                                                                                                   ; 24      ;
; LCD_DRV:u3|a2[1]                                                                                                                                   ; 24      ;
; LCD_DRV:u3|a2[0]                                                                                                                                   ; 24      ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[8]~14              ; 23      ;
; TSL2561:u6|lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[8]~14              ; 23      ;
; lcdControl:u2|Mux15~3                                                                                                                              ; 22      ;
; lcdControl:u2|font_Xsize[2]~0                                                                                                                      ; 22      ;
; TSL2561:u6|i2c_master:u0|bit_cnt[1]                                                                                                                ; 22      ;
; TSL2561:u6|lpm_divide:Div2|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_11_result_int[8]~12             ; 22      ;
; TSL2561:u6|lpm_divide:Div2|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_10_result_int[8]~12             ; 22      ;
; TSL2561:u6|lpm_divide:Div2|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_9_result_int[8]~12              ; 22      ;
; TSL2561:u6|lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_12~16                                ; 22      ;
; TSL2561:u6|lpm_divide:Div2|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_8_result_int[8]~12              ; 22      ;
; TSL2561:u6|lpm_divide:Div2|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_7_result_int[8]~12              ; 22      ;
; SD178:u5|word_buf[10][1]                                                                                                                           ; 21      ;
; TSL2561:u6|i2c_master:u0|bit_cnt[2]                                                                                                                ; 21      ;
; TSL2561:u6|i2c_master:u0|bit_cnt[0]                                                                                                                ; 21      ;
; lcdControl:u2|font_Xsize[0]                                                                                                                        ; 21      ;
; TSL2561:u6|lpm_divide:Div2|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_6_result_int[7]~10              ; 21      ;
; DHT11_PIN~input                                                                                                                                    ; 20      ;
; DHT11:u0|LessThan1~6                                                                                                                               ; 20      ;
; SD178:u5|process_0~0                                                                                                                               ; 20      ;
; LCD_DRV:u3|address[4]                                                                                                                              ; 20      ;
; LCD_DRV:u3|address[3]                                                                                                                              ; 20      ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[7]~12              ; 20      ;
; lcdControl:u2|cnt_number[4]                                                                                                                        ; 19      ;
; LCD_DRV:u3|bit_cnt[2]                                                                                                                              ; 19      ;
; SD178:u5|cnt_loop[5]                                                                                                                               ; 19      ;
; lcdControl:u2|Equal9~12                                                                                                                            ; 18      ;
; TSL2561:u6|i2c_master:u0|busy                                                                                                                      ; 18      ;
; lcdControl:u2|str~14                                                                                                                               ; 18      ;
; SD178:u5|i2c_master:u0|bit_cnt[1]                                                                                                                  ; 18      ;
; lcdControl:u2|font_Xsize[1]                                                                                                                        ; 18      ;
; LCD_DRV:u3|lcd_busy                                                                                                                                ; 18      ;
; LCD_DRV:u3|bit_cnt[1]                                                                                                                              ; 18      ;
; TSL2561:u6|lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_12_result_int[11]~16            ; 18      ;
; lcdControl:u2|hv                                                                                                                                   ; 17      ;
; lcdControl:u2|font_Xsize[2]                                                                                                                        ; 17      ;
; SD178:u5|cnt3[2]                                                                                                                                   ; 17      ;
; lcdControl:u2|motordic~1                                                                                                                           ; 17      ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_5_result_int[6]~10              ; 17      ;
; TSL2561:u6|lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[7]~12              ; 17      ;
; TSL2561:u6|TSL2561_int[3]                                                                                                                          ; 16      ;
; TSL2561:u6|TSL2561_int[4]                                                                                                                          ; 16      ;
; TSL2561:u6|TSL2561_int[5]                                                                                                                          ; 16      ;
; TSL2561:u6|TSL2561_int[6]                                                                                                                          ; 16      ;
; SD178:u5|i2c_master:u0|Equal0~3                                                                                                                    ; 16      ;
; lcdControl:u2|str[10][11]                                                                                                                          ; 16      ;
; DHT11:u0|DHT11_BASIC:u0|TE[1]~2                                                                                                                    ; 16      ;
; DHT11:u0|DHT11_BASIC:u0|main_count[5]                                                                                                              ; 16      ;
; TSL2561:u6|TSL2561_int[7]                                                                                                                          ; 15      ;
; TSL2561:u6|TSL2561_int[8]                                                                                                                          ; 15      ;
; lcdControl:u2|Mux14~3                                                                                                                              ; 15      ;
; lcdControl:u2|lcd_address[0]~12                                                                                                                    ; 15      ;
; lcdControl:u2|lcd_address[11]~9                                                                                                                    ; 15      ;
; LCD_DRV:u3|a2[0]~1                                                                                                                                 ; 15      ;
; SD178:u5|i2c_master:u0|bit_cnt[0]                                                                                                                  ; 15      ;
; LCD_DRV:u3|address[4]~3                                                                                                                            ; 15      ;
; LCD_DRV:u3|Equal0~4                                                                                                                                ; 15      ;
; keypad:u4|tmpTouch                                                                                                                                 ; 15      ;
; SD178:u5|cnt_loop[6]                                                                                                                               ; 15      ;
; TSL2561:u6|TSL2561_int[9]                                                                                                                          ; 14      ;
; TSL2561:u6|TSL2561_int[10]                                                                                                                         ; 14      ;
; lcdControl:u2|str~15                                                                                                                               ; 14      ;
; lcdControl:u2|font_Ysize[0]                                                                                                                        ; 14      ;
; LCD_DRV:u3|hi_lo                                                                                                                                   ; 14      ;
; SD178:u5|sd178State.event_check                                                                                                                    ; 14      ;
; keypad:u4|keyin[7]~0                                                                                                                               ; 14      ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_4_result_int[5]~8               ; 14      ;
; TSL2561:u6|lpm_divide:Div2|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_12_result_int[8]~12             ; 14      ;
; TSL2561:u6|lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_10_result_int[5]~8              ; 14      ;
; TSL2561:u6|lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_9_result_int[5]~8               ; 14      ;
; TSL2561:u6|lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_8_result_int[5]~8               ; 14      ;
; TSL2561:u6|lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_7_result_int[5]~8               ; 14      ;
; TSL2561:u6|lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_6_result_int[5]~8               ; 14      ;
; DHT11:u0|DHT11_BASIC:u0|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_4_result_int[5]~8  ; 14      ;
; DHT11:u0|DHT11_BASIC:u0|lpm_divide:Mod1|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_4_result_int[5]~8  ; 14      ;
; lcdControl:u2|pos_x_start[2]~4                                                                                                                     ; 13      ;
; DHT11:u0|DHT11_BASIC:u0|Equal11~0                                                                                                                  ; 13      ;
; Main_State                                                                                                                                         ; 13      ;
; TSL2561:u6|lpm_divide:Mod0|lpm_divide_dbm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_19f:divider|add_sub_14_result_int[15]~22            ; 13      ;
; TSL2561:u6|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_3~16                                 ; 13      ;
; TSL2561:u6|lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_11_result_int[5]~8              ; 13      ;
; TSL2561:u6|lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_5_result_int[5]~8               ; 13      ;
; TSL2561:u6|lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_4_result_int[5]~8               ; 13      ;
; TSL2561:u6|lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_3_result_int[4]~6               ; 13      ;
; RX~input                                                                                                                                           ; 12      ;
; TSL2561:u6|TSL2561_int[11]                                                                                                                         ; 12      ;
; TSL2561:u6|TSL2561_int[12]                                                                                                                         ; 12      ;
; SD178:u5|word_buf[10][0]                                                                                                                           ; 12      ;
; TSL2561:u6|i2c_master:u0|count[0]                                                                                                                  ; 12      ;
; TSL2561:u6|i2c_master:u0|process_1~0                                                                                                               ; 12      ;
; lcdControl:u2|font_Ysize[1]                                                                                                                        ; 12      ;
; lcdControl:u2|lx2[0]                                                                                                                               ; 12      ;
; lcdControl:u2|Equal4~0                                                                                                                             ; 12      ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|address_reg_a[0]                                                         ; 12      ;
; lcdControl:u2|lcd_write                                                                                                                            ; 12      ;
; DHT11:u0|DHT11_BASIC:u0|main_count[4]                                                                                                              ; 12      ;
; DHT11:u0|DHT11_BASIC:u0|main_count[8]                                                                                                              ; 12      ;
; DHT11:u0|DHT11_BASIC:u0|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_5_result_int[6]~10 ; 12      ;
; DHT11:u0|DHT11_BASIC:u0|lpm_divide:Mod1|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_5_result_int[6]~10 ; 12      ;
; uart:u7|\Receive:ii1[3]                                                                                                                            ; 11      ;
; lcdControl:u2|Mux7~6                                                                                                                               ; 11      ;
; lcdControl:u2|Mux6~1                                                                                                                               ; 11      ;
; lcdControl:u2|Mux5~5                                                                                                                               ; 11      ;
; TSL2561:u6|i2c_master:u0|Equal0~1                                                                                                                  ; 11      ;
; TSL2561:u6|i2c_master:u0|Equal0~0                                                                                                                  ; 11      ;
; SD178:u5|i2c_master:u0|process_1~0                                                                                                                 ; 11      ;
; lcdControl:u2|font_Ysize[2]                                                                                                                        ; 11      ;
; lcdControl:u2|Mux246~4                                                                                                                             ; 11      ;
; lcdControl:u2|Mux693~0                                                                                                                             ; 11      ;
; lcdControl:u2|lx2[2]                                                                                                                               ; 11      ;
; lcdControl:u2|lx2[1]                                                                                                                               ; 11      ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|address_reg_a[1]                                                         ; 11      ;
; DHT11:u0|clk_2                                                                                                                                     ; 11      ;
; DHT11:u0|DHT11_BASIC:u0|main_count[2]                                                                                                              ; 11      ;
; ssd_data[11]~0                                                                                                                                     ; 11      ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_3_result_int[4]~6               ; 11      ;
; DHT11:u0|DHT11_BASIC:u0|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[5]~8  ; 11      ;
; DHT11:u0|DHT11_BASIC:u0|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[4]~6  ; 11      ;
; DHT11:u0|DHT11_BASIC:u0|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_3_result_int[4]~6  ; 11      ;
; SD178:u5|sd178_ena                                                                                                                                 ; 11      ;
; DHT11:u0|DHT11_BASIC:u0|lpm_divide:Mod1|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_3_result_int[4]~6  ; 11      ;
; DHT11:u0|DHT11_BASIC:u0|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[5]~8  ; 11      ;
; DHT11:u0|DHT11_BASIC:u0|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[4]~6  ; 11      ;
; SD178:u5|sd178State.sd178_send                                                                                                                     ; 11      ;
; uart:u7|\Receive:ii1[1]                                                                                                                            ; 10      ;
; lcdControl:u2|LessThan9~1                                                                                                                          ; 10      ;
; lcdControl:u2|pos_x_start[2]~5                                                                                                                     ; 10      ;
; lcdControl:u2|LessThan11~6                                                                                                                         ; 10      ;
; lcdControl:u2|fsm~52                                                                                                                               ; 10      ;
; lcdControl:u2|str[0][1]                                                                                                                            ; 10      ;
; lcdControl:u2|motordic~4                                                                                                                           ; 10      ;
; DHT11:u0|DHT11_BASIC:u0|Equal1~1                                                                                                                   ; 10      ;
; lcdControl:u2|lx2[3]                                                                                                                               ; 10      ;
; lcdControl:u2|Mux644~0                                                                                                                             ; 10      ;
; LCD_DRV:u3|Equal1~1                                                                                                                                ; 10      ;
; SD178:u5|sd178State.sd178_set_ch                                                                                                                   ; 10      ;
; mode_lcd[2]                                                                                                                                        ; 10      ;
; mode_lcd[3]                                                                                                                                        ; 10      ;
; TSL2561:u6|lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_12_result_int[5]~8              ; 10      ;
; SD178:u5|cnt_loop[7]                                                                                                                               ; 10      ;
; SD178:u5|sd178State.sd178_d3                                                                                                                       ; 10      ;
; dipsw1[2]~input                                                                                                                                    ; 9       ;
; speed[0]~9                                                                                                                                         ; 9       ;
; uart:u7|\Receive:ii1[2]                                                                                                                            ; 9       ;
; TSL2561:u6|TSL2561_int[2]                                                                                                                          ; 9       ;
; TSL2561:u6|TSL2561_int[13]                                                                                                                         ; 9       ;
; DHT11:u0|DHT11_BASIC:u0|dat_out_temp2[35]                                                                                                          ; 9       ;
; SD178:u5|cnt4[3]~11                                                                                                                                ; 9       ;
; lcdControl:u2|str[1][0]~4                                                                                                                          ; 9       ;
; clock_generator:u1|LessThan1~2                                                                                                                     ; 9       ;
; TSL2561:u6|i2c_master:u0|state.wr                                                                                                                  ; 9       ;
; SD178:u5|i2c_master:u0|bit_cnt[2]                                                                                                                  ; 9       ;
; lcdControl:u2|delaytime[2]                                                                                                                         ; 9       ;
; lcdControl:u2|str[10][8]                                                                                                                           ; 9       ;
; lcdControl:u2|Mux693~1                                                                                                                             ; 9       ;
; LCD_DRV:u3|a2[14]                                                                                                                                  ; 9       ;
; LCD_DRV:u3|a2[13]                                                                                                                                  ; 9       ;
; DHT11:u0|DHT11_BASIC:u0|WideOr1~0                                                                                                                  ; 9       ;
; lcdControl:u2|lx3[0]                                                                                                                               ; 9       ;
; DHT11:u0|DHT11_BASIC:u0|dat_out_temp2[19]                                                                                                          ; 9       ;
; mode_lcd[1]                                                                                                                                        ; 9       ;
; seven_seg_display:u8|\display:i[2]                                                                                                                 ; 9       ;
; seven_seg_display:u8|\display:i[0]                                                                                                                 ; 9       ;
; seven_seg_display:u8|\display:i[1]                                                                                                                 ; 9       ;
; keypad:u4|Equal0~2                                                                                                                                 ; 9       ;
; keypad:u4|Equal0~1                                                                                                                                 ; 9       ;
; keypad:u4|Equal0~0                                                                                                                                 ; 9       ;
; DHT11:u0|DHT11_BASIC:u0|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[5]~8  ; 9       ;
; TSL2561:u6|ena                                                                                                                                     ; 9       ;
; DHT11:u0|DHT11_BASIC:u0|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[5]~8  ; 9       ;
; dipsw1[1]~input                                                                                                                                    ; 8       ;
; TSL2561_sda~input                                                                                                                                  ; 8       ;
; TSL2561:u6|i2c_master:u0|data_rd[7]~3                                                                                                              ; 8       ;
; lcdControl:u2|pos_x[6]~34                                                                                                                          ; 8       ;
; SD178:u5|i2c_master:u0|data_tx[7]~3                                                                                                                ; 8       ;
; TSL2561:u6|i2c_master:u0|Decoder0~1                                                                                                                ; 8       ;
; TSL2561:u6|data0[15]~0                                                                                                                             ; 8       ;
; uart:u7|\Receive:ii1[0]                                                                                                                            ; 8       ;
; lcdControl:u2|pos_x[0]~25                                                                                                                          ; 8       ;
; lcdControl:u2|pos_y[0]~18                                                                                                                          ; 8       ;
; TSL2561:u6|Equal2~2                                                                                                                                ; 8       ;
; lcdControl:u2|pos_x_start[7]                                                                                                                       ; 8       ;
; lcdControl:u2|pos_x_start[0]                                                                                                                       ; 8       ;
; SD178:u5|cnt_loop[7]~25                                                                                                                            ; 8       ;
; SD178:u5|sd178_data_wr[2]~3                                                                                                                        ; 8       ;
; lcdControl:u2|Mux14~2                                                                                                                              ; 8       ;
; lcdControl:u2|bit_index[7]~26                                                                                                                      ; 8       ;
; lcdControl:u2|bit_index[1]~23                                                                                                                      ; 8       ;
; TSL2561:u6|i2c_master:u0|state.command                                                                                                             ; 8       ;
; TSL2561:u6|i2c_master:u0|state.slv_ack1                                                                                                            ; 8       ;
; TSL2561:u6|i2c_master:u0|state.rd                                                                                                                  ; 8       ;
; lcdControl:u2|Mux12~3                                                                                                                              ; 8       ;
; lcdControl:u2|Mux13~3                                                                                                                              ; 8       ;
; lcdControl:u2|Equal14~0                                                                                                                            ; 8       ;
; SD178:u5|i2c_master:u0|busy                                                                                                                        ; 8       ;
; lcdControl:u2|lx3[3]                                                                                                                               ; 8       ;
; lcdControl:u2|lx3[1]                                                                                                                               ; 8       ;
; lcdControl:u2|lx4[0]                                                                                                                               ; 8       ;
; LCD_DRV:u3|fsm_back[4]                                                                                                                             ; 8       ;
; delay_1[5]~0                                                                                                                                       ; 8       ;
; DHT11:u0|DHT11_BASIC:u0|TE[7]                                                                                                                      ; 8       ;
; DHT11:u0|DHT11_BASIC:u0|TE[6]                                                                                                                      ; 8       ;
; \scan:i[0]                                                                                                                                         ; 8       ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~8            ; 8       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[5]~10           ; 8       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[4]~8            ; 8       ;
; TSL2561:u6|IICState.POWER_ON_4                                                                                                                     ; 8       ;
; DHT11:u0|DHT11_BASIC:u0|TE[4]                                                                                                                      ; 8       ;
; dipsw1[0]~input                                                                                                                                    ; 7       ;
; TSL2561:u6|data0[7]~1                                                                                                                              ; 7       ;
; lcdControl:u2|Mux2~2                                                                                                                               ; 7       ;
; DHT11:u0|DHT11_BASIC:u0|dat_out_temp2[34]                                                                                                          ; 7       ;
; DHT11:u0|DHT11_BASIC:u0|dat_out_temp2[36]                                                                                                          ; 7       ;
; lcdControl:u2|cnt1[6]~22                                                                                                                           ; 7       ;
; lcdControl:u2|Mux198~14                                                                                                                            ; 7       ;
; lcdControl:u2|fsm_back[6]~20                                                                                                                       ; 7       ;
; SD178:u5|Selector34~2                                                                                                                              ; 7       ;
; TSL2561:u6|i2c_master:u0|addr_rw[0]                                                                                                                ; 7       ;
; lcdControl:u2|Mux246~5                                                                                                                             ; 7       ;
; lcdControl:u2|i6066[0]~0                                                                                                                           ; 7       ;
; DHT11:u0|DHT11_BASIC:u0|main_count[31]~4                                                                                                           ; 7       ;
; DHT11:u0|DHT11_BASIC:u0|Equal12~0                                                                                                                  ; 7       ;
; DHT11:u0|DHT11_BASIC:u0|main_count~2                                                                                                               ; 7       ;
; DHT11:u0|DHT11_BASIC:u0|level                                                                                                                      ; 7       ;
; TSL2561:u6|i2c_master:u0|state.start                                                                                                               ; 7       ;
; lcdControl:u2|lx3[2]                                                                                                                               ; 7       ;
; lcdControl:u2|lx4[1]                                                                                                                               ; 7       ;
; lcdControl:u2|lx4[2]                                                                                                                               ; 7       ;
; LCD_DRV:u3|fsm_back[2]                                                                                                                             ; 7       ;
; DHT11:u0|DHT11_BASIC:u0|dat_out_temp2[18]                                                                                                          ; 7       ;
; DHT11:u0|DHT11_BASIC:u0|dat_out_temp2[20]                                                                                                          ; 7       ;
; DHT11:u0|DHT11_BASIC:u0|dat_out_temp2[21]                                                                                                          ; 7       ;
; delay_1[5]~1                                                                                                                                       ; 7       ;
; LCD_DRV:u3|address[5]                                                                                                                              ; 7       ;
; LCD_DRV:u3|address[6]                                                                                                                              ; 7       ;
; DHT11:u0|DHT11_BASIC:u0|TE[5]                                                                                                                      ; 7       ;
; mode_lcd[0]                                                                                                                                        ; 7       ;
; \scan:i[1]                                                                                                                                         ; 7       ;
; seven_seg_display:u8|Mux0~1                                                                                                                        ; 7       ;
; seven_seg_display:u8|Mux1~1                                                                                                                        ; 7       ;
; seven_seg_display:u8|Mux2~2                                                                                                                        ; 7       ;
; seven_seg_display:u8|Mux3~2                                                                                                                        ; 7       ;
; lcdControl:u2|Add15~16                                                                                                                             ; 7       ;
; DHT11:u0|DHT11_BASIC:u0|count1[6]                                                                                                                  ; 7       ;
; DHT11:u0|DHT11_BASIC:u0|count1[31]                                                                                                                 ; 7       ;
; SD178:u5|flag_play                                                                                                                                 ; 7       ;
; DHT11:u0|DHT11_BASIC:u0|Equal2~4                                                                                                                   ; 6       ;
; LCD_DRV:u3|RGB_data[7]~3                                                                                                                           ; 6       ;
; lcdControl:u2|posx0[1]~0                                                                                                                           ; 6       ;
; uart:u7|Decoder0~22                                                                                                                                ; 6       ;
; lcdControl:u2|Mux0~3                                                                                                                               ; 6       ;
; lcdControl:u2|Mux1~2                                                                                                                               ; 6       ;
; DHT11:u0|DHT11_BASIC:u0|dat_out_temp2[33]                                                                                                          ; 6       ;
; DHT11:u0|DHT11_BASIC:u0|dat_out_temp2[37]                                                                                                          ; 6       ;
; lcdControl:u2|pos_x_start[4]                                                                                                                       ; 6       ;
; lcdControl:u2|pos_x_start[5]                                                                                                                       ; 6       ;
; lcdControl:u2|pos_x_start[6]                                                                                                                       ; 6       ;
; lcdControl:u2|pos_y_start[0]                                                                                                                       ; 6       ;
; lcdControl:u2|i6066[0]                                                                                                                             ; 6       ;
; lcdControl:u2|process_1~2                                                                                                                          ; 6       ;
; lcdControl:u2|Mux154~0                                                                                                                             ; 6       ;
; TSL2561:u6|WideOr9~0                                                                                                                               ; 6       ;
; lcdControl:u2|cnt_number[2]~6                                                                                                                      ; 6       ;
; lcdControl:u2|delay_1[14]~97                                                                                                                       ; 6       ;
; lcdControl:u2|lcd_address[11]~8                                                                                                                    ; 6       ;
; LCD_DRV:u3|di2[0]~1                                                                                                                                ; 6       ;
; DHT11:u0|LessThan0~0                                                                                                                               ; 6       ;
; TSL2561:u6|rw                                                                                                                                      ; 6       ;
; TSL2561:u6|i2c_master:u0|state.mstr_ack                                                                                                            ; 6       ;
; TSL2561:u6|i2c_master:u0|state.slv_ack2                                                                                                            ; 6       ;
; TSL2561:u6|i2c_master:u0|data_clk                                                                                                                  ; 6       ;
; SD178:u5|i2c_master:u0|state.command                                                                                                               ; 6       ;
; SD178:u5|i2c_master:u0|state.slv_ack2                                                                                                              ; 6       ;
; SD178:u5|i2c_master:u0|data_clk                                                                                                                    ; 6       ;
; lcdControl:u2|LessThan8~4                                                                                                                          ; 6       ;
; lcdControl:u2|fsm_back2[3]                                                                                                                         ; 6       ;
; lcdControl:u2|fsm_back2[1]                                                                                                                         ; 6       ;
; lcdControl:u2|fsm_back2[5]                                                                                                                         ; 6       ;
; lcdControl:u2|LessThan1~34                                                                                                                         ; 6       ;
; lcdControl:u2|str[2][13]                                                                                                                           ; 6       ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_67a:rden_decode|w_anode234w[2]~0                                  ; 6       ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode194w[2]~0                                      ; 6       ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_67a:rden_decode|w_anode243w[2]~0                                  ; 6       ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode202w[2]~0                                      ; 6       ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode173w[2]~1                                      ; 6       ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode173w[2]~0                                      ; 6       ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_67a:rden_decode|w_anode225w[2]~0                                  ; 6       ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode186w[2]~0                                      ; 6       ;
; lcdControl:u2|LessThan5~7                                                                                                                          ; 6       ;
; TSL2561:u6|i2c_master:u0|data_clk_prev                                                                                                             ; 6       ;
; SD178:u5|i2c_master:u0|data_clk_prev                                                                                                               ; 6       ;
; lcdControl:u2|lx4[3]                                                                                                                               ; 6       ;
; Equal5~0                                                                                                                                           ; 6       ;
; lcdControl:u2|lcd_show                                                                                                                             ; 6       ;
; DHT11:u0|DHT11_BASIC:u0|dat_out_temp2[17]                                                                                                          ; 6       ;
; DHT11:u0|DHT11_BASIC:u0|TE[2]~1                                                                                                                    ; 6       ;
; DHT11:u0|DHT11_BASIC:u0|dat_out_temp2[22]                                                                                                          ; 6       ;
; SD178:u5|Equal1~0                                                                                                                                  ; 6       ;
; pwm:u9|\pwm:n[3]                                                                                                                                   ; 6       ;
; DHT11:u0|DHT11_BASIC:u0|TE[0]                                                                                                                      ; 6       ;
; process_5~0                                                                                                                                        ; 6       ;
; \scan:i[2]                                                                                                                                         ; 6       ;
; keypad:u4|scan_number[0]                                                                                                                           ; 6       ;
; SD178:u5|sd178State.sd178_init                                                                                                                     ; 6       ;
; TSL2561:u6|IICState.s0                                                                                                                             ; 6       ;
; TSL2561:u6|IICState.s5                                                                                                                             ; 6       ;
; TSL2561:u6|IICState.s10                                                                                                                            ; 6       ;
; DHT11:u0|DHT11_BASIC:u0|count1[5]                                                                                                                  ; 6       ;
; DHT11:u0|DHT11_BASIC:u0|count1[4]                                                                                                                  ; 6       ;
; SD178:u5|sd178State.sd178_d4                                                                                                                       ; 6       ;
; TSL2561:u6|i2c_master:u0|addr_rw[0]~3                                                                                                              ; 5       ;
; DHT11:u0|DHT11_BASIC:u0|Equal18~2                                                                                                                  ; 5       ;
; uart:u7|ii1~0                                                                                                                                      ; 5       ;
; uart:u7|Decoder0~20                                                                                                                                ; 5       ;
; lcdControl:u2|pos_x_start[6]~25                                                                                                                    ; 5       ;
; lcdControl:u2|pos_x_start[0]~11                                                                                                                    ; 5       ;
; lcdControl:u2|pos_y_start[3]~7                                                                                                                     ; 5       ;
; lcdControl:u2|Mux3~5                                                                                                                               ; 5       ;
; TSL2561:u6|TSL2561_int[1]                                                                                                                          ; 5       ;
; TSL2561:u6|Equal1~9                                                                                                                                ; 5       ;
; TSL2561:u6|IICState.POWER_ON_1                                                                                                                     ; 5       ;
; lcdControl:u2|\Serial:Serial_count[1]                                                                                                              ; 5       ;
; lcdControl:u2|\Serial:Serial_count[0]                                                                                                              ; 5       ;
; DHT11:u0|DHT11_BASIC:u0|dat_out_temp2[38]                                                                                                          ; 5       ;
; lcdControl:u2|pos_y_start[4]                                                                                                                       ; 5       ;
; lcdControl:u2|pos_y_start[5]                                                                                                                       ; 5       ;
; lcdControl:u2|pos_y_start[6]                                                                                                                       ; 5       ;
; lcdControl:u2|pos_y_start[7]                                                                                                                       ; 5       ;
; lcdControl:u2|pos_x_start[1]                                                                                                                       ; 5       ;
; lcdControl:u2|pos_x_start[2]                                                                                                                       ; 5       ;
; lcdControl:u2|pos_x_start[3]                                                                                                                       ; 5       ;
; lcdControl:u2|pos_y_start[3]                                                                                                                       ; 5       ;
; lcdControl:u2|i6066[1]                                                                                                                             ; 5       ;
; SD178:u5|Mux0~10                                                                                                                                   ; 5       ;
; lcdControl:u2|str[12][0]~22                                                                                                                        ; 5       ;
; lcdControl:u2|str~18                                                                                                                               ; 5       ;
; TSL2561:u6|i2c_master:u0|Add1~0                                                                                                                    ; 5       ;
; TSL2561:u6|i2c_master:u0|Equal1~0                                                                                                                  ; 5       ;
; TSL2561:u6|i2c_master:u0|state.ready                                                                                                               ; 5       ;
; SD178:u5|i2c_master:u0|state.wr                                                                                                                    ; 5       ;
; SD178:u5|i2c_master:u0|Equal1~0                                                                                                                    ; 5       ;
; SD178:u5|i2c_master:u0|state.rd                                                                                                                    ; 5       ;
; SD178:u5|i2c_master:u0|state.mstr_ack                                                                                                              ; 5       ;
; lcdControl:u2|pos_y_start[0]~2                                                                                                                     ; 5       ;
; lcdControl:u2|Mux217~0                                                                                                                             ; 5       ;
; lcdControl:u2|cnt_number[6]                                                                                                                        ; 5       ;
; lcdControl:u2|str[0][0]                                                                                                                            ; 5       ;
; LCD_DRV:u3|we2                                                                                                                                     ; 5       ;
; lcdControl:u2|LessThan5~8                                                                                                                          ; 5       ;
; lcdControl:u2|LessThan5~6                                                                                                                          ; 5       ;
; clock_generator:u1|LessThan0~0                                                                                                                     ; 5       ;
; DHT11:u0|DHT11_BASIC:u0|WideNor0~0                                                                                                                 ; 5       ;
; DHT11:u0|DHT11_BASIC:u0|process_0~3                                                                                                                ; 5       ;
; DHT11:u0|DHT11_BASIC:u0|LessThan3~5                                                                                                                ; 5       ;
; DHT11:u0|DHT11_BASIC:u0|WideOr14~0                                                                                                                 ; 5       ;
; DHT11:u0|DHT11_BASIC:u0|count1[14]~34                                                                                                              ; 5       ;
; delay_1[5]~3                                                                                                                                       ; 5       ;
; SD178:u5|i2c_master:u0|state.start                                                                                                                 ; 5       ;
; lcdControl:u2|Mux644~3                                                                                                                             ; 5       ;
; LCD_DRV:u3|fsm_back[3]                                                                                                                             ; 5       ;
; LCD_DRV:u3|LessThan1~5                                                                                                                             ; 5       ;
; speed~8                                                                                                                                            ; 5       ;
; speed~6                                                                                                                                            ; 5       ;
; lcdControl:u2|motordic                                                                                                                             ; 5       ;
; pwm:u9|\pwm:n[2]                                                                                                                                   ; 5       ;
; pwm:u9|\pwm:n[1]                                                                                                                                   ; 5       ;
; pwm:u9|\pwm:n[0]                                                                                                                                   ; 5       ;
; speed~4                                                                                                                                            ; 5       ;
; motor_speed[2]~0                                                                                                                                   ; 5       ;
; keypad:u4|scan_number[1]                                                                                                                           ; 5       ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_2_result_int[3]~6            ; 5       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_2_result_int[3]~6            ; 5       ;
; lcdControl:u2|lcd_color[0]                                                                                                                         ; 5       ;
; lcdControl:u2|lcd_color[1]                                                                                                                         ; 5       ;
; SD178:u5|i2c_master:u0|Add0~20                                                                                                                     ; 5       ;
; SD178:u5|i2c_master:u0|Add0~18                                                                                                                     ; 5       ;
; lcdControl:u2|cnt1[5]                                                                                                                              ; 5       ;
; lcdControl:u2|cnt1[6]                                                                                                                              ; 5       ;
; lcdControl:u2|bit_index[7]                                                                                                                         ; 5       ;
; lcdControl:u2|bit_index[6]                                                                                                                         ; 5       ;
; DHT11:u0|DHT11_BASIC:u0|count1[3]                                                                                                                  ; 5       ;
; DHT11:u0|DHT11_BASIC:u0|count1[2]                                                                                                                  ; 5       ;
; LCD_DRV:u3|fsm_back[0]                                                                                                                             ; 5       ;
; key_col[1]~input                                                                                                                                   ; 4       ;
; key_col[2]~input                                                                                                                                   ; 4       ;
; key_col[3]~input                                                                                                                                   ; 4       ;
; key_col[0]~input                                                                                                                                   ; 4       ;
; lcdControl:u2|pos_x_start[6]~28                                                                                                                    ; 4       ;
; lcdControl:u2|Equal12~2                                                                                                                            ; 4       ;
; DHT11:u0|DHT11_BASIC:u0|ret_count[3]~3                                                                                                             ; 4       ;
; lcdControl:u2|Add11~1                                                                                                                              ; 4       ;
; lcdControl:u2|LessThan10~4                                                                                                                         ; 4       ;
; SD178:u5|word_buf~0                                                                                                                                ; 4       ;
; lcdControl:u2|Serial_available[0][3]~1                                                                                                             ; 4       ;
; lcdControl:u2|\Serial:Serial_count[2]                                                                                                              ; 4       ;
; lcdControl:u2|Mux157~0                                                                                                                             ; 4       ;
; lcdControl:u2|Mux136~1                                                                                                                             ; 4       ;
; lcdControl:u2|Mux156~0                                                                                                                             ; 4       ;
; lcdControl:u2|Mux147~0                                                                                                                             ; 4       ;
; lcdControl:u2|Mux102~2                                                                                                                             ; 4       ;
; lcdControl:u2|Mux163~0                                                                                                                             ; 4       ;
; TSL2561:u6|IICState.s6                                                                                                                             ; 4       ;
; SD178:u5|Mux0~16                                                                                                                                   ; 4       ;
; SD178:u5|Mux0~2                                                                                                                                    ; 4       ;
; TSL2561:u6|IICState.s11                                                                                                                            ; 4       ;
; lcdControl:u2|Mux203~7                                                                                                                             ; 4       ;
; lcdControl:u2|Mux196~14                                                                                                                            ; 4       ;
; lcdControl:u2|str~23                                                                                                                               ; 4       ;
; TSL2561:u6|data_wr[0]                                                                                                                              ; 4       ;
; SD178:u5|i2c_master:u0|state.slv_ack1                                                                                                              ; 4       ;
; SD178:u5|i2c_master:u0|state.ready                                                                                                                 ; 4       ;
; lcdControl:u2|bit_index[1]~8                                                                                                                       ; 4       ;
; lcdControl:u2|LessThan7~4                                                                                                                          ; 4       ;
; lcdControl:u2|Mux11~28                                                                                                                             ; 4       ;
; lcdControl:u2|Mux13~2                                                                                                                              ; 4       ;
; lcdControl:u2|Mux245~0                                                                                                                             ; 4       ;
; LCD_DRV:u3|di2[5]                                                                                                                                  ; 4       ;
; LCD_DRV:u3|di2[3]                                                                                                                                  ; 4       ;
; LCD_DRV:u3|di2[0]                                                                                                                                  ; 4       ;
; LCD_DRV:u3|di2[4]                                                                                                                                  ; 4       ;
; LCD_DRV:u3|di2[2]                                                                                                                                  ; 4       ;
; LCD_DRV:u3|di2[1]                                                                                                                                  ; 4       ;
; DHT11:u0|DHT11_BASIC:u0|Equal12~1                                                                                                                  ; 4       ;
; DHT11:u0|DHT11_BASIC:u0|Selector63~0                                                                                                               ; 4       ;
; DHT11:u0|DHT11_BASIC:u0|k[30]~3                                                                                                                    ; 4       ;
; DHT11:u0|DHT11_BASIC:u0|hold_count[6]                                                                                                              ; 4       ;
; DHT11:u0|DHT11_BASIC:u0|hold_count[1]                                                                                                              ; 4       ;
; SD178:u5|sd178State~45                                                                                                                             ; 4       ;
; TSL2561:u6|i2c_master:u0|state.stop                                                                                                                ; 4       ;
; SD178:u5|i2c_master:u0|state.stop                                                                                                                  ; 4       ;
; lcdControl:u2|Mux644~1                                                                                                                             ; 4       ;
; LCD_DRV:u3|LessThan2~0                                                                                                                             ; 4       ;
; LCD_DRV:u3|LessThan0~7                                                                                                                             ; 4       ;
; LCD_DRV:u3|address[12]                                                                                                                             ; 4       ;
; LCD_DRV:u3|address[14]                                                                                                                             ; 4       ;
; mode_lcd[0]~0                                                                                                                                      ; 4       ;
; delay_1[5]                                                                                                                                         ; 4       ;
; keypad:u4|keyin[6]                                                                                                                                 ; 4       ;
; keypad:u4|keyin[8]                                                                                                                                 ; 4       ;
; keypad:u4|keyin[11]                                                                                                                                ; 4       ;
; clock_generator:u1|\process_2:cnt[2]                                                                                                               ; 4       ;
; workingMode[0]                                                                                                                                     ; 4       ;
; speed~5                                                                                                                                            ; 4       ;
; speed[0]                                                                                                                                           ; 4       ;
; DHT11:u0|DHT11_BASIC:u0|TE[1]                                                                                                                      ; 4       ;
; DHT11:u0|DHT11_BASIC:u0|TE[2]                                                                                                                      ; 4       ;
; DHT11:u0|DHT11_BASIC:u0|TE[3]                                                                                                                      ; 4       ;
; speed[1]                                                                                                                                           ; 4       ;
; ssd_data[17]                                                                                                                                       ; 4       ;
; TSL2561:u6|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_4~18                                 ; 4       ;
; TSL2561:u6|lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[14]~26            ; 4       ;
; TSL2561:u6|Add0~34                                                                                                                                 ; 4       ;
; lcdControl:u2|pos_x[4]                                                                                                                             ; 4       ;
; lcdControl:u2|pos_x[5]                                                                                                                             ; 4       ;
; lcdControl:u2|pos_x[6]                                                                                                                             ; 4       ;
; lcdControl:u2|pos_x[7]                                                                                                                             ; 4       ;
; lcdControl:u2|pos_x[0]                                                                                                                             ; 4       ;
; lcdControl:u2|pos_x[1]                                                                                                                             ; 4       ;
; lcdControl:u2|pos_x[2]                                                                                                                             ; 4       ;
; lcdControl:u2|pos_x[3]                                                                                                                             ; 4       ;
; TSL2561:u6|i2c_master:u0|Add0~16                                                                                                                   ; 4       ;
; TSL2561:u6|i2c_master:u0|Add0~4                                                                                                                    ; 4       ;
; SD178:u5|i2c_master:u0|Add0~16                                                                                                                     ; 4       ;
; SD178:u5|i2c_master:u0|Add0~14                                                                                                                     ; 4       ;
; lcdControl:u2|fsm_back2[0]                                                                                                                         ; 4       ;
; lcdControl:u2|cnt1[4]                                                                                                                              ; 4       ;
; lcdControl:u2|cnt1[3]                                                                                                                              ; 4       ;
; lcdControl:u2|cnt1[0]                                                                                                                              ; 4       ;
; lcdControl:u2|cnt1[1]                                                                                                                              ; 4       ;
; lcdControl:u2|cnt1[2]                                                                                                                              ; 4       ;
; lcdControl:u2|bit_index[5]                                                                                                                         ; 4       ;
; lcdControl:u2|bit_index[4]                                                                                                                         ; 4       ;
; lcdControl:u2|bit_index[3]                                                                                                                         ; 4       ;
; lcdControl:u2|bit_index[0]                                                                                                                         ; 4       ;
; lcdControl:u2|bit_index[1]                                                                                                                         ; 4       ;
; lcdControl:u2|bit_index[2]                                                                                                                         ; 4       ;
; DHT11:u0|DHT11_BASIC:u0|count1[1]                                                                                                                  ; 4       ;
; SD178:u5|sd178State.sd178_delay1                                                                                                                   ; 4       ;
; LCD_DRV:u3|fsm_back[1]                                                                                                                             ; 4       ;
; SD178:u5|sd178State.sd178_d1                                                                                                                       ; 4       ;
; lcdControl:u2|Mux671~5                                                                                                                             ; 3       ;
; lcdControl:u2|Equal13~2                                                                                                                            ; 3       ;
; lcdControl:u2|pos_x_start[2]~27                                                                                                                    ; 3       ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[11]~48                      ; 3       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[11]~56                      ; 3       ;
; SD178:u5|i2c_master:u0|bit_cnt[2]~4                                                                                                                ; 3       ;
; lcdControl:u2|hv~7                                                                                                                                 ; 3       ;
; lcdControl:u2|Mux203~13                                                                                                                            ; 3       ;
; lcdControl:u2|lcd_address[11]~14                                                                                                                   ; 3       ;
; DHT11:u0|DHT11_BASIC:u0|Equal13~2                                                                                                                  ; 3       ;
; DHT11:u0|DHT11_BASIC:u0|data_buffer                                                                                                                ; 3       ;
; TSL2561:u6|data0[2]                                                                                                                                ; 3       ;
; TSL2561:u6|data0[3]                                                                                                                                ; 3       ;
; TSL2561:u6|data0[4]                                                                                                                                ; 3       ;
; TSL2561:u6|data0[5]                                                                                                                                ; 3       ;
; lcdControl:u2|Serial~1                                                                                                                             ; 3       ;
; lcdControl:u2|pos_x_start[4]~26                                                                                                                    ; 3       ;
; lcdControl:u2|pos_x_start[1]~10                                                                                                                    ; 3       ;
; lcdControl:u2|Mux1~0                                                                                                                               ; 3       ;
; lcdControl:u2|i6066[0]~2                                                                                                                           ; 3       ;
; lcdControl:u2|\Serial:Serial_count[3]                                                                                                              ; 3       ;
; uart:u7|inserial[0]                                                                                                                                ; 3       ;
; uart:u7|inserial[1]                                                                                                                                ; 3       ;
; uart:u7|inserial[2]                                                                                                                                ; 3       ;
; uart:u7|inserial[3]                                                                                                                                ; 3       ;
; lcdControl:u2|Mux242~3                                                                                                                             ; 3       ;
; lcdControl:u2|lcd_color[4]~9                                                                                                                       ; 3       ;
; lcdControl:u2|Mux246~8                                                                                                                             ; 3       ;
; lcdControl:u2|Mux148~0                                                                                                                             ; 3       ;
; lcdControl:u2|Mux129~1                                                                                                                             ; 3       ;
; lcdControl:u2|Mux142~0                                                                                                                             ; 3       ;
; lcdControl:u2|Mux29~0                                                                                                                              ; 3       ;
; lcdControl:u2|Mux162~0                                                                                                                             ; 3       ;
; lcdControl:u2|Mux136~0                                                                                                                             ; 3       ;
; lcdControl:u2|Mux75~0                                                                                                                              ; 3       ;
; lcdControl:u2|Mux22~1                                                                                                                              ; 3       ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~38                      ; 3       ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~34                      ; 3       ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[10]~29                      ; 3       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[25]~46                      ; 3       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[20]~42                      ; 3       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[15]~38                      ; 3       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[10]~33                      ; 3       ;
; SD178:u5|cnt_byte[0]~1                                                                                                                             ; 3       ;
; TSL2561:u6|i2c_master:u0|bit_cnt[2]~0                                                                                                              ; 3       ;
; TSL2561:u6|IICState.s1                                                                                                                             ; 3       ;
; TSL2561:u6|Selector59~1                                                                                                                            ; 3       ;
; TSL2561:u6|IICState.s9                                                                                                                             ; 3       ;
; TSL2561:u6|IICState.POWER_ON_5                                                                                                                     ; 3       ;
; TSL2561:u6|i2c_master:u0|count~5                                                                                                                   ; 3       ;
; TSL2561:u6|i2c_master:u0|count~4                                                                                                                   ; 3       ;
; SD178:u5|Mux0~67                                                                                                                                   ; 3       ;
; SD178:u5|word_buf[0][3]                                                                                                                            ; 3       ;
; SD178:u5|Mux0~46                                                                                                                                   ; 3       ;
; SD178:u5|Mux0~44                                                                                                                                   ; 3       ;
; SD178:u5|Mux0~39                                                                                                                                   ; 3       ;
; SD178:u5|word_buf[79][1]                                                                                                                           ; 3       ;
; SD178:u5|Mux0~14                                                                                                                                   ; 3       ;
; SD178:u5|Mux0~13                                                                                                                                   ; 3       ;
; SD178:u5|Mux0~7                                                                                                                                    ; 3       ;
; SD178:u5|i2c_master:u0|count~4                                                                                                                     ; 3       ;
; SD178:u5|i2c_master:u0|count~3                                                                                                                     ; 3       ;
; SD178:u5|i2c_master:u0|count~2                                                                                                                     ; 3       ;
; SD178:u5|i2c_master:u0|count~1                                                                                                                     ; 3       ;
; SD178:u5|i2c_master:u0|count~0                                                                                                                     ; 3       ;
; lcdControl:u2|font_Ysize[2]~2                                                                                                                      ; 3       ;
; lcdControl:u2|str[19][0]                                                                                                                           ; 3       ;
; lcdControl:u2|cnt_number_max[0]~1                                                                                                                  ; 3       ;
; lcdControl:u2|Mux7~7                                                                                                                               ; 3       ;
; lcdControl:u2|pos_x_max[7]~2                                                                                                                       ; 3       ;
; lcdControl:u2|Mux203~5                                                                                                                             ; 3       ;
; lcdControl:u2|fsm_back2[6]~3                                                                                                                       ; 3       ;
; lcdControl:u2|Mux217~1                                                                                                                             ; 3       ;
; lcdControl:u2|address_end[14]~3                                                                                                                    ; 3       ;
; lcdControl:u2|lcd_color[5]                                                                                                                         ; 3       ;
; lcdControl:u2|lcd_color[4]                                                                                                                         ; 3       ;
; DHT11:u0|DHT11_BASIC:u0|Equal10~0                                                                                                                  ; 3       ;
; SD178:u5|Selector34~3                                                                                                                              ; 3       ;
; TSL2561:u6|i2c_master:u0|process_0~0                                                                                                               ; 3       ;
; TSL2561:u6|i2c_master:u0|count~0                                                                                                                   ; 3       ;
; TSL2561:u6|data_wr[1]                                                                                                                              ; 3       ;
; TSL2561:u6|data_wr[2]                                                                                                                              ; 3       ;
; TSL2561:u6|i2c_master:u0|process_1~1                                                                                                               ; 3       ;
; TSL2561:u6|data_wr[7]                                                                                                                              ; 3       ;
; TSL2561:u6|i2c_master:u0|Selector25~0                                                                                                              ; 3       ;
; SD178:u5|i2c_master:u0|process_0~0                                                                                                                 ; 3       ;
; SD178:u5|sd178_data_wr[3]                                                                                                                          ; 3       ;
; SD178:u5|sd178_data_wr[0]                                                                                                                          ; 3       ;
; SD178:u5|sd178_data_wr[1]                                                                                                                          ; 3       ;
; SD178:u5|sd178_data_wr[2]                                                                                                                          ; 3       ;
; SD178:u5|i2c_master:u0|Selector25~0                                                                                                                ; 3       ;
; SD178:u5|sd178_data_wr[7]                                                                                                                          ; 3       ;
; SD178:u5|sd178_data_wr[4]                                                                                                                          ; 3       ;
; SD178:u5|sd178_data_wr[5]                                                                                                                          ; 3       ;
; SD178:u5|sd178_data_wr[6]                                                                                                                          ; 3       ;
; lcdControl:u2|Mux196~10                                                                                                                            ; 3       ;
; lcdControl:u2|Mux202~0                                                                                                                             ; 3       ;
; lcdControl:u2|cnt_number_max[0]                                                                                                                    ; 3       ;
; lcdControl:u2|Equal5~6                                                                                                                             ; 3       ;
; lcdControl:u2|Mux199~0                                                                                                                             ; 3       ;
; lcdControl:u2|fsm[5]~26                                                                                                                            ; 3       ;
; lcdControl:u2|Mux10~8                                                                                                                              ; 3       ;
; lcdControl:u2|str[10][5]                                                                                                                           ; 3       ;
; lcdControl:u2|str[1][0]                                                                                                                            ; 3       ;
; lcdControl:u2|str[2][8]                                                                                                                            ; 3       ;
; lcdControl:u2|str[16][4]                                                                                                                           ; 3       ;
; lcdControl:u2|Mux12~2                                                                                                                              ; 3       ;
; lcdControl:u2|str[11][4]                                                                                                                           ; 3       ;
; lcdControl:u2|Mux197~2                                                                                                                             ; 3       ;
; lcdControl:u2|lcd_address[4]                                                                                                                       ; 3       ;
; lcdControl:u2|lcd_address[5]                                                                                                                       ; 3       ;
; lcdControl:u2|lcd_address[6]                                                                                                                       ; 3       ;
; lcdControl:u2|lcd_address[7]                                                                                                                       ; 3       ;
; lcdControl:u2|lcd_address[10]                                                                                                                      ; 3       ;
; lcdControl:u2|lcd_address[14]                                                                                                                      ; 3       ;
; lcdControl:u2|lcd_address[12]                                                                                                                      ; 3       ;
; lcdControl:u2|lcd_address[11]                                                                                                                      ; 3       ;
; lcdControl:u2|lcd_address[13]                                                                                                                      ; 3       ;
; lcdControl:u2|lcd_address[8]                                                                                                                       ; 3       ;
; lcdControl:u2|lcd_address[9]                                                                                                                       ; 3       ;
; lcdControl:u2|lcd_address[0]                                                                                                                       ; 3       ;
; lcdControl:u2|lcd_address[1]                                                                                                                       ; 3       ;
; lcdControl:u2|lcd_address[2]                                                                                                                       ; 3       ;
; lcdControl:u2|lcd_address[3]                                                                                                                       ; 3       ;
; lcdControl:u2|process_1~1                                                                                                                          ; 3       ;
; lcdControl:u2|Mux210~0                                                                                                                             ; 3       ;
; LCD_DRV:u3|Mux10~0                                                                                                                                 ; 3       ;
; DHT11:u0|DHT11_BASIC:u0|LessThan4~8                                                                                                                ; 3       ;
; DHT11:u0|DHT11_BASIC:u0|k[31]                                                                                                                      ; 3       ;
; DHT11:u0|DHT11_BASIC:u0|Selector62~1                                                                                                               ; 3       ;
; DHT11:u0|DHT11_BASIC:u0|WideOr3~0                                                                                                                  ; 3       ;
; DHT11:u0|DHT11_BASIC:u0|Equal0~2                                                                                                                   ; 3       ;
; DHT11:u0|DHT11_BASIC:u0|Equal7~1                                                                                                                   ; 3       ;
; DHT11:u0|DHT11_BASIC:u0|hold_count[4]                                                                                                              ; 3       ;
; DHT11:u0|DHT11_BASIC:u0|Selector61~4                                                                                                               ; 3       ;
; DHT11:u0|DHT11_BASIC:u0|Equal1~0                                                                                                                   ; 3       ;
; clock_generator:u1|\process_2:cnt[0]                                                                                                               ; 3       ;
; SD178:u5|cnt4_set[3]~2                                                                                                                             ; 3       ;
; SD178:u5|Equal8~2                                                                                                                                  ; 3       ;
; SD178:u5|Equal7~6                                                                                                                                  ; 3       ;
; SD178:u5|Equal5~4                                                                                                                                  ; 3       ;
; SD178:u5|Equal7~2                                                                                                                                  ; 3       ;
; TSL2561:u6|i2c_master:u0|scl_ena                                                                                                                   ; 3       ;
; SD178:u5|i2c_master:u0|scl_ena                                                                                                                     ; 3       ;
; lcdControl:u2|lx5[1]                                                                                                                               ; 3       ;
; lcdControl:u2|lx5[2]                                                                                                                               ; 3       ;
; lcdControl:u2|lx5[3]                                                                                                                               ; 3       ;
; moders                                                                                                                                             ; 3       ;
; motor_speed[3]~3                                                                                                                                   ; 3       ;
; LCD_DRV:u3|bit_cnt[2]~1                                                                                                                            ; 3       ;
; LCD_DRV:u3|fsm~0                                                                                                                                   ; 3       ;
; LCD_DRV:u3|Mux106~0                                                                                                                                ; 3       ;
; LCD_DRV:u3|RGB_data[7]~2                                                                                                                           ; 3       ;
; LCD_DRV:u3|Mux9~20                                                                                                                                 ; 3       ;
; LCD_DRV:u3|Mux9~7                                                                                                                                  ; 3       ;
; LCD_DRV:u3|address[7]                                                                                                                              ; 3       ;
; LCD_DRV:u3|address[8]                                                                                                                              ; 3       ;
; LCD_DRV:u3|address[9]                                                                                                                              ; 3       ;
; LCD_DRV:u3|address[10]                                                                                                                             ; 3       ;
; LCD_DRV:u3|address[11]                                                                                                                             ; 3       ;
; LCD_DRV:u3|address[13]                                                                                                                             ; 3       ;
; LCD_DRV:u3|address[15]                                                                                                                             ; 3       ;
; DHT11:u0|DHT11_BASIC:u0|Equal0~0                                                                                                                   ; 3       ;
; delay_1[4]                                                                                                                                         ; 3       ;
; delay_1[6]                                                                                                                                         ; 3       ;
; keypad:u4|keyin[3]                                                                                                                                 ; 3       ;
; keypad:u4|keyin[2]                                                                                                                                 ; 3       ;
; keypad:u4|keyin[5]                                                                                                                                 ; 3       ;
; keypad:u4|keyin[4]                                                                                                                                 ; 3       ;
; keypad:u4|keyin[7]                                                                                                                                 ; 3       ;
; keypad:u4|keyin_last[6]                                                                                                                            ; 3       ;
; keypad:u4|n~3                                                                                                                                      ; 3       ;
; keypad:u4|keyin[9]                                                                                                                                 ; 3       ;
; keypad:u4|keyin_last[8]                                                                                                                            ; 3       ;
; keypad:u4|keyin[10]                                                                                                                                ; 3       ;
; keypad:u4|keyin_last[11]                                                                                                                           ; 3       ;
; keypad:u4|n~1                                                                                                                                      ; 3       ;
; keypad:u4|keyin[13]                                                                                                                                ; 3       ;
; keypad:u4|keyin[12]                                                                                                                                ; 3       ;
; keypad:u4|n~0                                                                                                                                      ; 3       ;
; keypad:u4|keyin[15]                                                                                                                                ; 3       ;
; keypad:u4|keyin[14]                                                                                                                                ; 3       ;
; keypad:u4|keyin[1]                                                                                                                                 ; 3       ;
; pwm:u9|FD[0]                                                                                                                                       ; 3       ;
; SD178:u5|sd178State.sd178_d2                                                                                                                       ; 3       ;
; SD178:u5|sd178State~39                                                                                                                             ; 3       ;
; SD178:u5|sd178State~38                                                                                                                             ; 3       ;
; process_5~1                                                                                                                                        ; 3       ;
; LCD_DRV:u3|SCL                                                                                                                                     ; 3       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[14]~26            ; 3       ;
; TSL2561:u6|Add0~50                                                                                                                                 ; 3       ;
; TSL2561:u6|Add0~46                                                                                                                                 ; 3       ;
; TSL2561:u6|Add0~44                                                                                                                                 ; 3       ;
; TSL2561:u6|Add0~42                                                                                                                                 ; 3       ;
; TSL2561:u6|Add0~40                                                                                                                                 ; 3       ;
; TSL2561:u6|Add0~38                                                                                                                                 ; 3       ;
; TSL2561:u6|Add0~36                                                                                                                                 ; 3       ;
; TSL2561:u6|Add0~32                                                                                                                                 ; 3       ;
; TSL2561:u6|Add0~30                                                                                                                                 ; 3       ;
; TSL2561:u6|Add0~28                                                                                                                                 ; 3       ;
; TSL2561:u6|Add0~24                                                                                                                                 ; 3       ;
; TSL2561:u6|Add0~20                                                                                                                                 ; 3       ;
; TSL2561:u6|Add0~18                                                                                                                                 ; 3       ;
; TSL2561:u6|Add0~16                                                                                                                                 ; 3       ;
; TSL2561:u6|Add0~14                                                                                                                                 ; 3       ;
; TSL2561:u6|Add0~10                                                                                                                                 ; 3       ;
; TSL2561:u6|Add0~8                                                                                                                                  ; 3       ;
; TSL2561:u6|lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[14]~26            ; 3       ;
; DHT11:u0|DHT11_BASIC:u0|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_6_result_int[7]~12 ; 3       ;
; lcdControl:u2|pos_y[4]                                                                                                                             ; 3       ;
; lcdControl:u2|pos_y[5]                                                                                                                             ; 3       ;
; lcdControl:u2|pos_y[6]                                                                                                                             ; 3       ;
; lcdControl:u2|pos_y[7]                                                                                                                             ; 3       ;
; lcdControl:u2|pos_y[0]                                                                                                                             ; 3       ;
; lcdControl:u2|pos_y[1]                                                                                                                             ; 3       ;
; lcdControl:u2|pos_y[2]                                                                                                                             ; 3       ;
; lcdControl:u2|pos_y[3]                                                                                                                             ; 3       ;
; lcdControl:u2|pos_y_start[1]                                                                                                                       ; 3       ;
; lcdControl:u2|pos_y_start[2]                                                                                                                       ; 3       ;
; TSL2561:u6|IICState.s3                                                                                                                             ; 3       ;
; TSL2561:u6|IICState.s8                                                                                                                             ; 3       ;
; TSL2561:u6|i2c_master:u0|Add0~14                                                                                                                   ; 3       ;
; TSL2561:u6|i2c_master:u0|Add0~12                                                                                                                   ; 3       ;
; TSL2561:u6|i2c_master:u0|Add0~10                                                                                                                   ; 3       ;
; TSL2561:u6|i2c_master:u0|Add0~8                                                                                                                    ; 3       ;
; TSL2561:u6|i2c_master:u0|Add0~6                                                                                                                    ; 3       ;
; SD178:u5|i2c_master:u0|Add0~24                                                                                                                     ; 3       ;
; SD178:u5|i2c_master:u0|Add0~22                                                                                                                     ; 3       ;
; SD178:u5|i2c_master:u0|Add0~12                                                                                                                     ; 3       ;
; SD178:u5|i2c_master:u0|Add0~10                                                                                                                     ; 3       ;
; SD178:u5|i2c_master:u0|Add0~8                                                                                                                      ; 3       ;
; SD178:u5|i2c_master:u0|Add0~6                                                                                                                      ; 3       ;
; SD178:u5|i2c_master:u0|Add0~4                                                                                                                      ; 3       ;
; SD178:u5|i2c_master:u0|Add0~2                                                                                                                      ; 3       ;
; lcdControl:u2|delay_1[22]                                                                                                                          ; 3       ;
; lcdControl:u2|delay_1[21]                                                                                                                          ; 3       ;
; lcdControl:u2|delay_1[20]                                                                                                                          ; 3       ;
; lcdControl:u2|delay_1[19]                                                                                                                          ; 3       ;
; lcdControl:u2|delay_1[18]                                                                                                                          ; 3       ;
; lcdControl:u2|delay_1[17]                                                                                                                          ; 3       ;
; lcdControl:u2|delay_1[16]                                                                                                                          ; 3       ;
; lcdControl:u2|delay_1[15]                                                                                                                          ; 3       ;
; lcdControl:u2|delay_1[14]                                                                                                                          ; 3       ;
; lcdControl:u2|delay_1[13]                                                                                                                          ; 3       ;
; lcdControl:u2|delay_1[12]                                                                                                                          ; 3       ;
; lcdControl:u2|delay_1[11]                                                                                                                          ; 3       ;
; lcdControl:u2|delay_1[10]                                                                                                                          ; 3       ;
; lcdControl:u2|delay_1[9]                                                                                                                           ; 3       ;
; lcdControl:u2|delay_1[8]                                                                                                                           ; 3       ;
; lcdControl:u2|delay_1[7]                                                                                                                           ; 3       ;
; lcdControl:u2|delay_1[6]                                                                                                                           ; 3       ;
; DHT11:u0|\process_1:cnt[19]                                                                                                                        ; 3       ;
; DHT11:u0|DHT11_BASIC:u0|count1[14]                                                                                                                 ; 3       ;
; DHT11:u0|DHT11_BASIC:u0|count1[13]                                                                                                                 ; 3       ;
; DHT11:u0|DHT11_BASIC:u0|count1[12]                                                                                                                 ; 3       ;
; DHT11:u0|DHT11_BASIC:u0|count1[11]                                                                                                                 ; 3       ;
; DHT11:u0|DHT11_BASIC:u0|count1[10]                                                                                                                 ; 3       ;
; DHT11:u0|DHT11_BASIC:u0|count1[9]                                                                                                                  ; 3       ;
; DHT11:u0|DHT11_BASIC:u0|count1[8]                                                                                                                  ; 3       ;
; DHT11:u0|DHT11_BASIC:u0|count1[7]                                                                                                                  ; 3       ;
; DHT11:u0|DHT11_BASIC:u0|count1[0]                                                                                                                  ; 3       ;
; DHT11:u0|cnt[4]                                                                                                                                    ; 3       ;
; DHT11:u0|cnt[3]                                                                                                                                    ; 3       ;
; DHT11:u0|cnt[5]                                                                                                                                    ; 3       ;
; clock_generator:u1|\process_1:cnt[8]                                                                                                               ; 3       ;
; SD178:u5|Add4~50                                                                                                                                   ; 3       ;
; SD178:u5|Add4~48                                                                                                                                   ; 3       ;
; SD178:u5|Add4~46                                                                                                                                   ; 3       ;
; SD178:u5|Add4~44                                                                                                                                   ; 3       ;
; SD178:u5|Add4~42                                                                                                                                   ; 3       ;
; SD178:u5|Add4~40                                                                                                                                   ; 3       ;
; SD178:u5|Add4~36                                                                                                                                   ; 3       ;
; SD178:u5|Add4~34                                                                                                                                   ; 3       ;
; SD178:u5|Add4~32                                                                                                                                   ; 3       ;
; SD178:u5|Add4~30                                                                                                                                   ; 3       ;
; SD178:u5|Add4~28                                                                                                                                   ; 3       ;
; SD178:u5|Add4~26                                                                                                                                   ; 3       ;
; SD178:u5|Add4~24                                                                                                                                   ; 3       ;
; SD178:u5|Add4~22                                                                                                                                   ; 3       ;
; SD178:u5|Add4~18                                                                                                                                   ; 3       ;
; SD178:u5|Add4~16                                                                                                                                   ; 3       ;
; SD178:u5|Add4~14                                                                                                                                   ; 3       ;
; SD178:u5|Add4~12                                                                                                                                   ; 3       ;
; LCD_DRV:u3|delay_1[24]                                                                                                                             ; 3       ;
; LCD_DRV:u3|delay_1[23]                                                                                                                             ; 3       ;
; LCD_DRV:u3|delay_1[22]                                                                                                                             ; 3       ;
; LCD_DRV:u3|delay_1[19]                                                                                                                             ; 3       ;
; LCD_DRV:u3|delay_1[18]                                                                                                                             ; 3       ;
; LCD_DRV:u3|delay_1[17]                                                                                                                             ; 3       ;
; LCD_DRV:u3|delay_1[10]                                                                                                                             ; 3       ;
; LCD_DRV:u3|delay_1[9]                                                                                                                              ; 3       ;
; LCD_DRV:u3|delay_1[8]                                                                                                                              ; 3       ;
; LCD_DRV:u3|delay_1[7]                                                                                                                              ; 3       ;
; LCD_DRV:u3|delay_1[6]                                                                                                                              ; 3       ;
; LCD_DRV:u3|delay_1[13]                                                                                                                             ; 3       ;
; LCD_DRV:u3|delay_1[12]                                                                                                                             ; 3       ;
; LCD_DRV:u3|delay_1[11]                                                                                                                             ; 3       ;
; LCD_DRV:u3|delay_1[16]                                                                                                                             ; 3       ;
; LCD_DRV:u3|delay_1[15]                                                                                                                             ; 3       ;
; LCD_DRV:u3|delay_1[14]                                                                                                                             ; 3       ;
; LCD_DRV:u3|delay_1[20]                                                                                                                             ; 3       ;
; LCD_DRV:u3|delay_1[21]                                                                                                                             ; 3       ;
; clock_generator:u1|cnt[4]                                                                                                                          ; 3       ;
; clock_generator:u1|cnt[3]                                                                                                                          ; 3       ;
; DHT11:u0|DHT11_BASIC:u0|lpm_divide:Mod1|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_6_result_int[7]~12 ; 3       ;
; Add4~8                                                                                                                                             ; 3       ;
; Add4~6                                                                                                                                             ; 3       ;
; Add4~4                                                                                                                                             ; 3       ;
; Add4~2                                                                                                                                             ; 3       ;
; Add4~0                                                                                                                                             ; 3       ;
; uart:u7|Decoder0~27                                                                                                                                ; 2       ;
; uart:u7|Decoder0~26                                                                                                                                ; 2       ;
; TSL2561:u6|lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[170]~317                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[156]~316                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[142]~315                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[128]~314                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[114]~313                       ; 2       ;
; DHT11:u0|DHT11_BASIC:u0|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[22]~48            ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[170]~364                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[156]~363                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[142]~362                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[128]~361                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[114]~360                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[100]~359                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[86]~358                        ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[72]~357                        ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[58]~356                        ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[59]~355                        ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[60]~354                        ; 2       ;
; TSL2561:u6|lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[123]~176                       ; 2       ;
; TSL2561:u6|lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[124]~175                       ; 2       ;
; TSL2561:u6|lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[125]~174                       ; 2       ;
; TSL2561:u6|lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[114]~173                       ; 2       ;
; TSL2561:u6|lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[115]~172                       ; 2       ;
; TSL2561:u6|lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[116]~171                       ; 2       ;
; TSL2561:u6|lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[117]~170                       ; 2       ;
; TSL2561:u6|lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[118]~169                       ; 2       ;
; TSL2561:u6|lpm_divide:Div2|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[90]~212                        ; 2       ;
; TSL2561:u6|lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[169]~181                       ; 2       ;
; TSL2561:u6|lpm_divide:Div2|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[82]~211                        ; 2       ;
; TSL2561:u6|lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[155]~180                       ; 2       ;
; TSL2561:u6|lpm_divide:Div2|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[74]~210                        ; 2       ;
; TSL2561:u6|lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[141]~179                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[142]~178                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[143]~177                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[144]~176                       ; 2       ;
; TSL2561:u6|lpm_divide:Div2|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[66]~209                        ; 2       ;
; TSL2561:u6|lpm_divide:Div2|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[67]~208                        ; 2       ;
; TSL2561:u6|lpm_divide:Div2|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[59]~207                        ; 2       ;
; TSL2561:u6|lpm_divide:Div2|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[60]~206                        ; 2       ;
; TSL2561:u6|lpm_divide:Div2|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[61]~205                        ; 2       ;
; TSL2561:u6|lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[57]~174                        ; 2       ;
; TSL2561:u6|lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[169]~312                       ; 2       ;
; TSL2561:u6|lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[52]~173                        ; 2       ;
; TSL2561:u6|lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[47]~172                        ; 2       ;
; TSL2561:u6|lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[42]~171                        ; 2       ;
; TSL2561:u6|lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[37]~170                        ; 2       ;
; TSL2561:u6|lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[32]~169                        ; 2       ;
; TSL2561:u6|lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[100]~306                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[101]~305                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[102]~304                       ; 2       ;
; TSL2561:u6|lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[27]~168                        ; 2       ;
; TSL2561:u6|lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[22]~167                        ; 2       ;
; DHT11:u0|DHT11_BASIC:u0|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[37]~70            ; 2       ;
; DHT11:u0|DHT11_BASIC:u0|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[30]~69            ; 2       ;
; DHT11:u0|DHT11_BASIC:u0|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[31]~68            ; 2       ;
; DHT11:u0|DHT11_BASIC:u0|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[32]~67            ; 2       ;
; DHT11:u0|DHT11_BASIC:u0|lpm_divide:Mod1|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[37]~70            ; 2       ;
; DHT11:u0|DHT11_BASIC:u0|lpm_divide:Mod1|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[30]~69            ; 2       ;
; DHT11:u0|DHT11_BASIC:u0|lpm_divide:Mod1|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[31]~68            ; 2       ;
; DHT11:u0|DHT11_BASIC:u0|lpm_divide:Mod1|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[32]~67            ; 2       ;
; DHT11:u0|DHT11_BASIC:u0|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[22]~48            ; 2       ;
; uart:u7|Decoder0~25                                                                                                                                ; 2       ;
; lcdControl:u2|Equal9~11                                                                                                                            ; 2       ;
; lcdControl:u2|pos_x_max[7]~4                                                                                                                       ; 2       ;
; lcdControl:u2|pos_y_start[1]~15                                                                                                                    ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[157]~343                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[158]~342                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[159]~341                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[160]~340                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[161]~339                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[162]~338                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[163]~337                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[164]~336                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[165]~335                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[143]~334                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[144]~333                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[145]~332                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[146]~331                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[147]~330                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[148]~329                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[149]~328                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[150]~327                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[129]~326                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[130]~325                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[131]~324                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[132]~323                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[133]~322                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[134]~321                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[135]~320                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[115]~319                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[116]~318                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[117]~317                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[118]~316                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[119]~315                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[120]~314                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[101]~313                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[102]~312                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[103]~311                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[104]~310                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[105]~309                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[87]~308                        ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[88]~307                        ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[89]~306                        ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[90]~305                        ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[73]~304                        ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[74]~303                        ; 2       ;
; TSL2561:u6|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[75]~302                        ; 2       ;
; TSL2561:u6|lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[126]~160                       ; 2       ;
; TSL2561:u6|lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[127]~159                       ; 2       ;
; TSL2561:u6|lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[128]~158                       ; 2       ;
; TSL2561:u6|lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[129]~157                       ; 2       ;
; TSL2561:u6|lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[170]~175                       ; 2       ;
; TSL2561:u6|lpm_divide:Div2|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[91]~199                        ; 2       ;
; TSL2561:u6|lpm_divide:Div2|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[92]~198                        ; 2       ;
; TSL2561:u6|lpm_divide:Div2|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[93]~197                        ; 2       ;
; TSL2561:u6|lpm_divide:Div2|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[83]~195                        ; 2       ;
; TSL2561:u6|lpm_divide:Div2|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[84]~194                        ; 2       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                 ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                             ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+--------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 32768        ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 196608 ; 32768                       ; 6                           ; --                          ; --                          ; 196608              ; 24   ; None ; M9K_X25_Y12_N0, M9K_X13_Y14_N0, M9K_X13_Y8_N0, M9K_X25_Y13_N0, M9K_X13_Y10_N0, M9K_X13_Y12_N0, M9K_X25_Y8_N0, M9K_X25_Y10_N0, M9K_X25_Y14_N0, M9K_X25_Y16_N0, M9K_X13_Y5_N0, M9K_X13_Y13_N0, M9K_X13_Y16_N0, M9K_X25_Y9_N0, M9K_X13_Y9_N0, M9K_X13_Y11_N0, M9K_X13_Y6_N0, M9K_X13_Y7_N0, M9K_X25_Y6_N0, M9K_X25_Y7_N0, M9K_X25_Y15_N0, M9K_X25_Y11_N0, M9K_X25_Y5_N0, M9K_X13_Y15_N0 ; Don't care           ; Old data        ; Old data        ;
+--------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                        ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; uart:u7|lpm_mult:Mult0|mult_fft:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    uart:u7|lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3 ;                            ; DSPMULT_X18_Y19_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; uart:u7|lpm_mult:Mult0|mult_fft:auto_generated|w199w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    uart:u7|lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y20_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 5,920 / 47,787 ( 12 % ) ;
; C16 interconnects           ; 40 / 1,804 ( 2 % )      ;
; C4 interconnects            ; 2,396 / 31,272 ( 8 % )  ;
; Direct links                ; 1,454 / 47,787 ( 3 % )  ;
; Global clocks               ; 14 / 20 ( 70 % )        ;
; Local interconnects         ; 2,430 / 15,408 ( 16 % ) ;
; R24 interconnects           ; 76 / 1,775 ( 4 % )      ;
; R4 interconnects            ; 3,041 / 41,310 ( 7 % )  ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.77) ; Number of LABs  (Total = 337) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 13                            ;
; 2                                           ; 6                             ;
; 3                                           ; 2                             ;
; 4                                           ; 3                             ;
; 5                                           ; 5                             ;
; 6                                           ; 0                             ;
; 7                                           ; 8                             ;
; 8                                           ; 6                             ;
; 9                                           ; 5                             ;
; 10                                          ; 4                             ;
; 11                                          ; 7                             ;
; 12                                          ; 10                            ;
; 13                                          ; 12                            ;
; 14                                          ; 15                            ;
; 15                                          ; 36                            ;
; 16                                          ; 205                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.14) ; Number of LABs  (Total = 337) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 71                            ;
; 1 Clock                            ; 163                           ;
; 1 Clock enable                     ; 93                            ;
; 1 Sync. clear                      ; 11                            ;
; 1 Sync. load                       ; 7                             ;
; 2 Clock enables                    ; 16                            ;
; 2 Clocks                           ; 24                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.48) ; Number of LABs  (Total = 337) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 9                             ;
; 2                                            ; 9                             ;
; 3                                            ; 2                             ;
; 4                                            ; 4                             ;
; 5                                            ; 1                             ;
; 6                                            ; 3                             ;
; 7                                            ; 7                             ;
; 8                                            ; 7                             ;
; 9                                            ; 3                             ;
; 10                                           ; 3                             ;
; 11                                           ; 8                             ;
; 12                                           ; 6                             ;
; 13                                           ; 5                             ;
; 14                                           ; 11                            ;
; 15                                           ; 34                            ;
; 16                                           ; 85                            ;
; 17                                           ; 19                            ;
; 18                                           ; 21                            ;
; 19                                           ; 18                            ;
; 20                                           ; 8                             ;
; 21                                           ; 5                             ;
; 22                                           ; 12                            ;
; 23                                           ; 10                            ;
; 24                                           ; 8                             ;
; 25                                           ; 9                             ;
; 26                                           ; 6                             ;
; 27                                           ; 6                             ;
; 28                                           ; 4                             ;
; 29                                           ; 5                             ;
; 30                                           ; 5                             ;
; 31                                           ; 2                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.56) ; Number of LABs  (Total = 337) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 27                            ;
; 2                                               ; 20                            ;
; 3                                               ; 15                            ;
; 4                                               ; 25                            ;
; 5                                               ; 21                            ;
; 6                                               ; 19                            ;
; 7                                               ; 16                            ;
; 8                                               ; 36                            ;
; 9                                               ; 17                            ;
; 10                                              ; 19                            ;
; 11                                              ; 22                            ;
; 12                                              ; 15                            ;
; 13                                              ; 24                            ;
; 14                                              ; 12                            ;
; 15                                              ; 16                            ;
; 16                                              ; 21                            ;
; 17                                              ; 5                             ;
; 18                                              ; 2                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
; 24                                              ; 1                             ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.97) ; Number of LABs  (Total = 337) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 12                            ;
; 3                                            ; 7                             ;
; 4                                            ; 9                             ;
; 5                                            ; 9                             ;
; 6                                            ; 11                            ;
; 7                                            ; 6                             ;
; 8                                            ; 13                            ;
; 9                                            ; 12                            ;
; 10                                           ; 11                            ;
; 11                                           ; 14                            ;
; 12                                           ; 15                            ;
; 13                                           ; 16                            ;
; 14                                           ; 19                            ;
; 15                                           ; 18                            ;
; 16                                           ; 22                            ;
; 17                                           ; 15                            ;
; 18                                           ; 23                            ;
; 19                                           ; 12                            ;
; 20                                           ; 9                             ;
; 21                                           ; 11                            ;
; 22                                           ; 14                            ;
; 23                                           ; 9                             ;
; 24                                           ; 8                             ;
; 25                                           ; 10                            ;
; 26                                           ; 3                             ;
; 27                                           ; 2                             ;
; 28                                           ; 7                             ;
; 29                                           ; 3                             ;
; 30                                           ; 5                             ;
; 31                                           ; 2                             ;
; 32                                           ; 4                             ;
; 33                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 98           ; 0            ; 98           ; 0            ; 0            ; 99        ; 98           ; 0            ; 99        ; 99        ; 0            ; 84           ; 0            ; 0            ; 20           ; 0            ; 84           ; 20           ; 0            ; 0            ; 2            ; 84           ; 0            ; 0            ; 0            ; 0            ; 0            ; 99        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 1            ; 99           ; 1            ; 99           ; 99           ; 0         ; 1            ; 99           ; 0         ; 0         ; 99           ; 15           ; 99           ; 99           ; 79           ; 99           ; 15           ; 79           ; 99           ; 99           ; 97           ; 15           ; 99           ; 99           ; 99           ; 99           ; 99           ; 0         ; 99           ; 99           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; SD178_nrst         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_scan[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_scan[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_scan[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_scan[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bz                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd1[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd1[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd1[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd1[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd1[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd1[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd1[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd1[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit1[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit1[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit1[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit1[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd2[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd2[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd2[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd2[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd2[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd2[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd2[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd2[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit2[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit2[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit2[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit2[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TX                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BL                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RES                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CS                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DC                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDA                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SCL                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mp                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mm                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD178_sda          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD178_scl          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TSL2561_sda        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TSL2561_scl        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DHT11_PIN          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fin                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nReset             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_col[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_col[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_col[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_col[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RX                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                         ;
+-------------------------------------------------------------------------------------+-----------------------------+-------------------+
; Source Clock(s)                                                                     ; Destination Clock(s)        ; Delay Added in ns ;
+-------------------------------------------------------------------------------------+-----------------------------+-------------------+
; LCD_DRV:u3|up_mdu5:u0|fout                                                          ; fin                         ; 137.3             ;
; keypad:u4|tmpTouch,clock_generator:u1|clk_100Hz                                     ; fin                         ; 82.0              ;
; keypad:u4|tmpTouch,clock_generator:u1|clk_100Hz,clock_generator:u1|clk_1MHz,I/O     ; fin                         ; 34.0              ;
; fin                                                                                 ; fin                         ; 17.0              ;
; fin,keypad:u4|tmpTouch,clock_generator:u1|clk_100Hz,clock_generator:u1|clk_1MHz,I/O ; fin                         ; 16.1              ;
; keypad:u4|tmpTouch,clock_generator:u1|clk_100Hz,clock_generator:u1|clk_1MHz         ; fin                         ; 15.4              ;
; clock_generator:u1|clk_100Hz                                                        ; clock_generator:u1|clk_1MHz ; 15.1              ;
; fin,keypad:u4|tmpTouch,clock_generator:u1|clk_100Hz,clock_generator:u1|clk_1MHz     ; fin                         ; 4.8               ;
; I/O                                                                                 ; uart:u7|uck1                ; 4.7               ;
; DHT11:u0|clk_1M                                                                     ; fin                         ; 3.1               ;
; clock_generator:u1|clk_1MHz                                                         ; pwm:u9|FD[12]               ; 2.8               ;
+-------------------------------------------------------------------------------------+-----------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                          ;
+---------------------------------------+------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                       ; Destination Register                                                                                       ; Delay Added in ns ;
+---------------------------------------+------------------------------------------------------------------------------------------------------------+-------------------+
; workingMode[0]                        ; SD178:u5|sd178State.sd178_set_ch                                                                           ; 2.928             ;
; workingMode[2]                        ; SD178:u5|sd178State.sd178_set_ch                                                                           ; 2.928             ;
; workingMode[3]                        ; SD178:u5|sd178State.sd178_set_ch                                                                           ; 2.928             ;
; keypad:u4|tmpTouch                    ; SD178:u5|sd178State.sd178_set_ch                                                                           ; 2.928             ;
; FD[12]                                ; FD[12]                                                                                                     ; 2.844             ;
; seven_seg_display:u8|FD[10]           ; seven_seg_display:u8|FD[10]                                                                                ; 2.842             ;
; pwm:u9|FD[12]                         ; pwm:u9|FD[12]                                                                                              ; 2.622             ;
; clock_generator:u1|clk_1MHz           ; clock_generator:u1|clk_1MHz                                                                                ; 2.383             ;
; DHT11:u0|clk_1M                       ; DHT11:u0|clk_1M                                                                                            ; 2.374             ;
; uart:u7|uck1                          ; uart:u7|uck1                                                                                               ; 2.212             ;
; DHT11:u0|DHT11_BASIC:u0|clks          ; DHT11:u0|DHT11_BASIC:u0|clks                                                                               ; 2.069             ;
; uart:u7|countE1                       ; uart:u7|inserial[7]                                                                                        ; 2.020             ;
; lcdControl:u2|fsm[3]                  ; lcdControl:u2|cnt_number[6]                                                                                ; 1.955             ;
; lcdControl:u2|fsm[4]                  ; lcdControl:u2|cnt_number[6]                                                                                ; 1.955             ;
; lcdControl:u2|fsm[5]                  ; lcdControl:u2|cnt_number[6]                                                                                ; 1.955             ;
; lcdControl:u2|fsm[6]                  ; lcdControl:u2|cnt_number[6]                                                                                ; 1.955             ;
; mode_lcd[0]                           ; lcdControl:u2|cnt_number[6]                                                                                ; 1.955             ;
; mode_lcd[1]                           ; lcdControl:u2|cnt_number[6]                                                                                ; 1.955             ;
; mode_lcd[3]                           ; lcdControl:u2|cnt_number[6]                                                                                ; 1.955             ;
; mode_lcd[2]                           ; lcdControl:u2|cnt_number[6]                                                                                ; 1.955             ;
; workingMode[1]                        ; lcdControl:u2|cnt_number[6]                                                                                ; 1.955             ;
; nReset                                ; lcdControl:u2|cnt_number[6]                                                                                ; 1.955             ;
; clock_generator:u1|clk_1KHz           ; clock_generator:u1|clk_1KHz                                                                                ; 1.870             ;
; LCD_DRV:u3|up_mdu5:u0|fout            ; LCD_DRV:u3|up_mdu5:u0|fout                                                                                 ; 1.744             ;
; clock_generator:u1|clk_100Hz          ; clock_generator:u1|clk_100Hz                                                                               ; 1.718             ;
; SD178:u5|flag_play                    ; SD178:u5|cnt4_set[3]                                                                                       ; 1.393             ;
; SD178:u5|sd178State.event_check       ; SD178:u5|cnt4_set[3]                                                                                       ; 1.393             ;
; SD178:u5|cnt3[2]                      ; SD178:u5|sd178State.sd178_send                                                                             ; 1.343             ;
; clock_generator:u1|cnt[3]             ; clock_generator:u1|clk_1MHz                                                                                ; 1.192             ;
; clock_generator:u1|cnt[4]             ; clock_generator:u1|clk_1MHz                                                                                ; 1.192             ;
; RX                                    ; uart:u7|inserial[5]                                                                                        ; 1.187             ;
; DHT11:u0|cnt[3]                       ; DHT11:u0|clk_1M                                                                                            ; 1.186             ;
; DHT11:u0|cnt[5]                       ; DHT11:u0|clk_1M                                                                                            ; 1.186             ;
; DHT11:u0|cnt[4]                       ; DHT11:u0|clk_1M                                                                                            ; 1.186             ;
; dipsw1[0]                             ; lcdControl:u2|str[5][0]                                                                                    ; 1.167             ;
; uart:u7|\baud:i1[25]                  ; uart:u7|uck1                                                                                               ; 1.106             ;
; uart:u7|\baud:i1[24]                  ; uart:u7|uck1                                                                                               ; 1.106             ;
; uart:u7|\baud:i1[23]                  ; uart:u7|uck1                                                                                               ; 1.106             ;
; uart:u7|\baud:i1[22]                  ; uart:u7|uck1                                                                                               ; 1.106             ;
; uart:u7|\baud:i1[21]                  ; uart:u7|uck1                                                                                               ; 1.106             ;
; uart:u7|\baud:i1[20]                  ; uart:u7|uck1                                                                                               ; 1.106             ;
; uart:u7|\baud:i1[19]                  ; uart:u7|uck1                                                                                               ; 1.106             ;
; uart:u7|\baud:i1[18]                  ; uart:u7|uck1                                                                                               ; 1.106             ;
; uart:u7|\baud:i1[17]                  ; uart:u7|uck1                                                                                               ; 1.106             ;
; uart:u7|\baud:i1[16]                  ; uart:u7|uck1                                                                                               ; 1.106             ;
; uart:u7|\baud:i1[15]                  ; uart:u7|uck1                                                                                               ; 1.106             ;
; uart:u7|\baud:i1[14]                  ; uart:u7|uck1                                                                                               ; 1.106             ;
; uart:u7|\baud:i1[13]                  ; uart:u7|uck1                                                                                               ; 1.106             ;
; uart:u7|\baud:i1[12]                  ; uart:u7|uck1                                                                                               ; 1.106             ;
; uart:u7|\baud:i1[11]                  ; uart:u7|uck1                                                                                               ; 1.106             ;
; uart:u7|\baud:i1[10]                  ; uart:u7|uck1                                                                                               ; 1.106             ;
; uart:u7|\baud:i1[9]                   ; uart:u7|uck1                                                                                               ; 1.106             ;
; uart:u7|\baud:i1[8]                   ; uart:u7|uck1                                                                                               ; 1.106             ;
; uart:u7|\baud:i1[7]                   ; uart:u7|uck1                                                                                               ; 1.106             ;
; uart:u7|\baud:i1[6]                   ; uart:u7|uck1                                                                                               ; 1.106             ;
; uart:u7|\baud:i1[5]                   ; uart:u7|uck1                                                                                               ; 1.106             ;
; uart:u7|\baud:i1[4]                   ; uart:u7|uck1                                                                                               ; 1.106             ;
; uart:u7|\baud:i1[3]                   ; uart:u7|uck1                                                                                               ; 1.106             ;
; uart:u7|\baud:i1[2]                   ; uart:u7|uck1                                                                                               ; 1.106             ;
; uart:u7|\baud:i1[1]                   ; uart:u7|uck1                                                                                               ; 1.106             ;
; uart:u7|\baud:i1[0]                   ; uart:u7|uck1                                                                                               ; 1.106             ;
; LCD_DRV:u3|a2[4]                      ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a20~porta_address_reg0 ; 1.054             ;
; LCD_DRV:u3|a2[6]                      ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a20~porta_address_reg0 ; 1.046             ;
; LCD_DRV:u3|a2[12]                     ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a20~porta_address_reg0 ; 1.046             ;
; LCD_DRV:u3|a2[5]                      ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a20~porta_address_reg0 ; 1.046             ;
; LCD_DRV:u3|a2[7]                      ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a20~porta_address_reg0 ; 1.046             ;
; DHT11:u0|DHT11_BASIC:u0|main_count[3] ; DHT11:u0|DHT11_BASIC:u0|clks                                                                               ; 1.034             ;
; DHT11:u0|DHT11_BASIC:u0|main_count[2] ; DHT11:u0|DHT11_BASIC:u0|clks                                                                               ; 1.034             ;
; DHT11:u0|clk_2                        ; DHT11:u0|DHT11_BASIC:u0|clks                                                                               ; 1.034             ;
; DHT11:u0|DHT11_BASIC:u0|main_count[8] ; DHT11:u0|DHT11_BASIC:u0|clks                                                                               ; 1.034             ;
; DHT11:u0|DHT11_BASIC:u0|main_count[4] ; DHT11:u0|DHT11_BASIC:u0|clks                                                                               ; 1.034             ;
; DHT11:u0|DHT11_BASIC:u0|main_count[1] ; DHT11:u0|DHT11_BASIC:u0|clks                                                                               ; 1.034             ;
; DHT11:u0|DHT11_BASIC:u0|main_count[5] ; DHT11:u0|DHT11_BASIC:u0|clks                                                                               ; 1.034             ;
; DHT11:u0|DHT11_BASIC:u0|main_count[0] ; DHT11:u0|DHT11_BASIC:u0|clks                                                                               ; 1.034             ;
; LCD_DRV:u3|a2[1]                      ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a20~porta_address_reg0 ; 1.033             ;
; LCD_DRV:u3|a2[3]                      ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a20~porta_address_reg0 ; 1.033             ;
; LCD_DRV:u3|a2[0]                      ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a20~porta_address_reg0 ; 1.032             ;
; LCD_DRV:u3|a2[2]                      ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a20~porta_address_reg0 ; 1.032             ;
; dipsw1[1]                             ; lcdControl:u2|str[12][0]                                                                                   ; 1.015             ;
; motor_speed[3]                        ; pwm:u9|pin1                                                                                                ; 0.985             ;
; clock_generator:u1|\process_1:cnt[6]  ; clock_generator:u1|clk_1KHz                                                                                ; 0.935             ;
; clock_generator:u1|\process_1:cnt[5]  ; clock_generator:u1|clk_1KHz                                                                                ; 0.935             ;
; clock_generator:u1|\process_1:cnt[4]  ; clock_generator:u1|clk_1KHz                                                                                ; 0.935             ;
; clock_generator:u1|\process_1:cnt[3]  ; clock_generator:u1|clk_1KHz                                                                                ; 0.935             ;
; clock_generator:u1|\process_1:cnt[2]  ; clock_generator:u1|clk_1KHz                                                                                ; 0.935             ;
; clock_generator:u1|\process_1:cnt[1]  ; clock_generator:u1|clk_1KHz                                                                                ; 0.935             ;
; clock_generator:u1|\process_1:cnt[0]  ; clock_generator:u1|clk_1KHz                                                                                ; 0.935             ;
; clock_generator:u1|\process_1:cnt[8]  ; clock_generator:u1|clk_1KHz                                                                                ; 0.935             ;
; clock_generator:u1|\process_1:cnt[7]  ; clock_generator:u1|clk_1KHz                                                                                ; 0.935             ;
; LCD_DRV:u3|di2[2]                     ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a14~porta_datain_reg0  ; 0.834             ;
; LCD_DRV:u3|a2[8]                      ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a15~porta_address_reg0 ; 0.789             ;
; LCD_DRV:u3|a2[10]                     ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a15~porta_address_reg0 ; 0.789             ;
; LCD_DRV:u3|a2[9]                      ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a20~porta_address_reg0 ; 0.788             ;
; LCD_DRV:u3|a2[11]                     ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a20~porta_address_reg0 ; 0.788             ;
; lcdControl:u2|fsm[1]                  ; lcdControl:u2|pos_x_start[7]                                                                               ; 0.784             ;
; lcdControl:u2|fsm[2]                  ; lcdControl:u2|pos_x_start[7]                                                                               ; 0.784             ;
; lcdControl:u2|fsm[0]                  ; lcdControl:u2|pos_x_start[7]                                                                               ; 0.784             ;
; Main_State                            ; delay_1[5]                                                                                                 ; 0.701             ;
; DHT11:u0|DHT11_BASIC:u0|HU[7]         ; lcdControl:u2|str[16][3]                                                                                   ; 0.690             ;
; motor_speed[2]                        ; pwm:u9|pin1                                                                                                ; 0.641             ;
+---------------------------------------+------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device EP3C16Q240C8 for design "exam_108_2"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C25Q240C8 is compatible
    Info (176445): Device EP3C40Q240C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 12
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 14
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 23
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 24
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 162
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 99 total pins
    Info (169086): Pin bz not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'exam_108_2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node fin~input (placed in PIN 31 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node DHT11:u0|clk_1M 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DHT11:u0|clk_1M~0
Info (176353): Automatically promoted node LCD_DRV:u3|up_mdu5:u0|fout 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node LCD_DRV:u3|up_mdu5:u0|fout~0
Info (176353): Automatically promoted node DHT11:u0|DHT11_BASIC:u0|clks 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DHT11:u0|DHT11_BASIC:u0|clks~0
Info (176353): Automatically promoted node clock_generator:u1|clk_1MHz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clock_generator:u1|clk_1MHz~0
Info (176353): Automatically promoted node clock_generator:u1|clk_100Hz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clock_generator:u1|clk_100Hz~0
Info (176353): Automatically promoted node FD[12] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FD[12]~34
Info (176353): Automatically promoted node seven_seg_display:u8|FD[10] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node seven_seg_display:u8|FD[10]~19
Info (176353): Automatically promoted node uart:u7|uck1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node uart:u7|uck1~0
Info (176353): Automatically promoted node uart:u7|countE1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node uart:u7|\baud:i1[0]
        Info (176357): Destination node uart:u7|\baud:i1[1]
        Info (176357): Destination node uart:u7|\baud:i1[2]
        Info (176357): Destination node uart:u7|\baud:i1[3]
        Info (176357): Destination node uart:u7|\baud:i1[4]
        Info (176357): Destination node uart:u7|\baud:i1[5]
        Info (176357): Destination node uart:u7|\baud:i1[6]
        Info (176357): Destination node uart:u7|\baud:i1[7]
        Info (176357): Destination node uart:u7|\baud:i1[8]
        Info (176357): Destination node uart:u7|\baud:i1[9]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node pwm:u9|FD[12] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pwm:u9|FD[12]~34
Info (176353): Automatically promoted node clock_generator:u1|clk_1KHz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clock_generator:u1|clk_1KHz~0
Info (176353): Automatically promoted node keypad:u4|tmpTouch 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node LED[0]~0
        Info (176357): Destination node LED[2]~1
        Info (176357): Destination node lcdControl:u2|process_1~0
        Info (176357): Destination node speed~6
        Info (176357): Destination node speed~8
        Info (176357): Destination node Main_State~0
        Info (176357): Destination node mode_lcd[0]~0
        Info (176357): Destination node motor_speed~2
        Info (176357): Destination node motor_speed[3]~3
        Info (176357): Destination node motor_speed~4
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node nReset~input (placed in PIN 99 (DIFFIO_B21n, DQS4B/CQ5B,DPCLK4))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node R[6]~reg0
        Info (176357): Destination node R[5]~reg0
        Info (176357): Destination node R[4]~reg0
        Info (176357): Destination node R[3]~reg0
        Info (176357): Destination node R[2]~reg0
        Info (176357): Destination node G[6]~reg0
        Info (176357): Destination node G[5]~reg0
        Info (176357): Destination node G[4]~reg0
        Info (176357): Destination node G[3]~reg0
        Info (176357): Destination node G[2]~reg0
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 2.5V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 13 total pin(s) used --  3 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 12 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 9 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 2.5V VCCIO pins. 18 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 11 total pin(s) used --  8 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 9 total pin(s) used --  8 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 19 total pin(s) used --  3 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 12 total pin(s) used --  12 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:09
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 5.95 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (169064): Following 2 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin SD178_scl has a permanently enabled output enable
    Info (169065): Pin TSL2561_scl has a permanently enabled output enable
Info (144001): Generated suppressed messages file C:/Users/willy7086/Desktop/Quartus/VHDL/Alast_game/exam/exam_108_2/output_files/exam_108_2.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5630 megabytes
    Info: Processing ended: Wed Nov 18 21:30:07 2020
    Info: Elapsed time: 00:00:29
    Info: Total CPU time (on all processors): 00:00:47


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/willy7086/Desktop/Quartus/VHDL/Alast_game/exam/exam_108_2/output_files/exam_108_2.fit.smsg.


