# 物理设计工程师笔试题：问题集-6

December 12, 2020 by [Team VLSI](https://teamvlsi.com/author/team-vlsi)

代号：ALTRN0Y112020PD

有些公司有时在面试流程之前对候选人进行笔试来筛选人选。如果申请者众多，这是一个常见的流程。在这种笔试中，格式通常是多项选择题和一些简答题。

我们非常感谢我们的一位粉丝曾参加过这次测试并根据记忆分享了这些问题。分享这些问题的目的仅是为了为即将参加此类笔试的候选人提供正确的指导。我鼓励所有新手练习这些问题以备将来的测试/面试。我还鼓励自己寻找这些问题的答案。在这里证明这些问题的答案没有意义。但如果有人发现有些问题真的很难解决并且希望在评论部分讨论，请开放讨论。

1. 保持裕量方程式
<br>

2. 建立裕量方程式
<br>

3. 保持分析何时取决于时钟频率
a) 半周期路径
b) 单周期路径
C) 多周期路径
d) 它从不取决
<br>

4. 在进行OCV时，哪些因素会被考虑用于建立分析
a) 最大启动路径延迟和最小捕获路径延迟
b) 最小启动路径延迟和最大捕获路径延迟
c) 最大启动和捕获路径延迟
d) 最小启动和捕获路径延迟
<br>

5. 如何修复EM效应
a) 减少金属层之间的空间
b) 减少电池
c) 增加驱动器的驱动强度
d) 增加金属层之间的空间
<br>

6. 为什么我们添加引脚单元
a) 保持井连续性
b) 防止卡锁
c) 防止DRC
d) 以上所有
<br>

7. 为什么我们添加金属填充物
a) 确保蚀刻正常
b) 确保密度问题
c) 增加芯片面积
d) 确保井连续性
<br>

8. 如果原理图有11个，布局是10个网，可能的原因是什么
a) 断路
b) 短路
c) ERC
d) 以上所有
<br>

9. 与寻找时钟频率相关的数值问题
<br>

10. 与寻找裕量相关的数值问题
<br>

11. 高正斜率导致
a) 建立违例
b) 保持违例
c) DRCs
d) 以上所有
<br>

12. 在VLSI设计中，CMP代表什么？
<br>

13. 找到建立时间裕量的数值问题
<br>

14. Nand和Nor门逻辑图SOP形式
<br>

15. 从布局到CTS建立时间不确定性增加
a) 真实的
b) 假的
c) 基于SDC
d) 基于时钟频率
<br>

16. 只有清除LVS才能使芯片正常工作
a) 真的
b) 假的
<br>

17. 与寄存器到寄存器数据路径延迟计算相关的数值问题
<br>

18. CMOS电路只在以下哪个状态下消耗大量功率
a) 静态状态
b) 冷却时
c) 加热时
d) 以上所有
<br>

19. 路由拥塞取决于哪些因素
a) 所需层数与可用层数的比率
b) 可用与所需的比率
c) 取决于金层的可用性
d) 以上都不是
<br>

20. 与地面反跳、电源反跳和毛刺相关的问题
<br>

21. 阈值电压取决于哪些因素
a) 掺杂浓度
b) 源漏距离
c) 温度
d) 以上所有
<br>

22. 为什么我们在布局阶段重新排序扫描链？
<br>

23. 对于多电压块，使用哪些电源单元
a) 隔离单元
b) 保持单元
c) 电平转换器
d) 所有
<br>

24. 对于布局而言，哪种配置更可取
a) 双背+通道宽度间距 [double BACK  + channel width spacing ]
b) 没有双背+通道宽度间距 [without double back + channel width spacing ]
c) 双背+行对齐 [double back + row alignment]
d) 以上都不是
<br>

25. 在预CTS阶段通过调整寄存器处时钟到达时间来修复时间违例的概念被称为
a) 时间借用 [time borrowing]
b) 管理滞后 [managing skew ]
c) 保持时间 [maintaining timing ]
d) 以上都不是
<br>

26. 计算标准单元利用率时将考虑哪些因素
a) 宏+封闭+标准单元（面积）
b) 宏+封闭（面积）
c) 宏+物理单元+标准单元（面积）
d) 以上所有
<br>

27. RV检查在哪里被需要
<br>

28. LVS的输入
a) spice+网表+规则文件
b) spice+规则文件+库文件
c) OASIS+网表+库
d) 以上都不是
<br>

29. Via3将连接以下哪些金属层
a) 1和3
b) 2和3
c) 3和4
d) 无
<br>

30. 一个4位模16串联计数器使用JK触发器。如果每个FF的传播延迟为50纳秒。可使用的最大时钟频率等于
<br>

31. 脉冲的周期是15毫秒。其频率是
<br>

32. 一个8位逐次逼近ADC的满量程读数为2.55伏特，其对1伏特模拟输入的转换时间为20微秒。2伏特输入的转换时间将是多少？
<br>

33. 表示数字748需要多少二进制数
<br>

34. DRC用于
a) 确保芯片制造
b) 确保芯片不会发热
c) 验证芯片上的寄生元件
d) 以上所有
<br>

35. 天线二极管用于
a) 保护门
b) 保护VDD和VSS
c) 保护基片
d) 以上所有
<br>

36. 缓冲区添加到
a) 修复时间违例
b) 修复DRC
c) 修复寄生值
d) 以上
<br>

37. 金属间距和金属间距相同
a) 正确
b) 错误
<br>

38. 当在长网中添加高驱动强度缓冲器时会产生什么效果
a) 网络延迟减少
b) 网络延迟增加
c) 延迟不受影响
d) 以上都不是
<br>

39. 串扰毛刺导致
a) 时间失败
b) 功能失败
c) 衬底故障
d) 以上所有
<br>

40. 在ECO期间使用可编程特殊单元
a) 门阵列填充单元
b) 填充单元
c) 金属填充
d) 解耦电容单元
<br>

41. 什么是物理单元？
a) 不具有任何功能的单元
b) 未合成的单元
c) 仅在布局中插入的单元
d) 以上所有
<br>

42. 低功率中使用的电源门控技术用于降低
a) 静态功率
b) 漏电功率
c) 内部功率
d) 以上所有
<br>

43. SDC中哪个不包含在内
a) 最大电容
b) 最大传输
c) 最大电流密度
d) 最大扇出
<br>

44. 当栅极电压可能小于局部接地电位时与晶体管开关相关的现象
a) 地反弹
b) 电源反弹
c) 毛刺
D) 无
<br>

45. 泄漏恢复可以通过实现
a) Hvt到Svt
b) Lvt到Hvt
C) Rvt到Lvt。
d) Svt到Lvt
<br>

46. 在物理设计中必须修复以下哪个问题
a) 漂浮输入
b) 漂浮输出
C) 漂浮金属
d) b和c
<br>

47. 对于保持分析，将传播到slew_out的slew值是slew_A为100 ps，slew_B为80ps
a) 80 ps
b) 100 ps
c) 20 pls
d) 180 ps
<br>

48. 一个16位模16串联计数器使用JK触发器，如果传播延迟为25 ns，则时钟的最大频率是
a) 25
b) 10
c) 2
d) 16
<br>

49. 在单根导线上传输的数字信号必须以
a) 串行
b) 数字
C) 低速
d) 无
<br>

50. 在某个数字波形中，周期是脉冲宽度的四倍，波形的占空比是多少？
<br>

51. 在设计平台中完成引脚连接到标准s的操作是通过
a) z-路由
b) s-路由
c) trail route
d) nano-路由
<br>

52. set Y [ ]
set Z [list a b c]
lappend $Y $Z
输出是什么
a) 空列表
b) {a b}
c) {a b c}
d) 无


【注意：如果发现任何问题有拼写错误或错误，请评论以便更正。】

## 谢谢

原文链接：https://teamvlsi.com/2020/12/written-test-question-for-physical-design-engineer-question-set-6.html