TimeQuest Timing Analyzer report for PraticaIV
Fri Jun 29 14:12:14 2018
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SW[17]'
 12. Slow Model Hold: 'SW[17]'
 13. Slow Model Minimum Pulse Width: 'SW[17]'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'SW[17]'
 26. Fast Model Hold: 'SW[17]'
 27. Fast Model Minimum Pulse Width: 'SW[17]'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; PraticaIV                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; SW[17]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[17] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 146.43 MHz ; 146.43 MHz      ; SW[17]     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; SW[17] ; -5.829 ; -439.024      ;
+--------+--------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; SW[17] ; -2.743 ; -85.601       ;
+--------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; SW[17] ; -1.222 ; -215.222             ;
+--------+--------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW[17]'                                                                                                                                        ;
+--------+-----------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -5.829 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -3.505     ; 3.360      ;
; -5.766 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -3.240     ; 3.562      ;
; -5.726 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -3.505     ; 3.257      ;
; -5.625 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -3.240     ; 3.421      ;
; -5.621 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -3.510     ; 3.147      ;
; -5.599 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -3.505     ; 3.130      ;
; -5.559 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -3.230     ; 3.365      ;
; -5.506 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -3.230     ; 3.312      ;
; -5.497 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -3.240     ; 3.293      ;
; -5.485 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -3.520     ; 3.001      ;
; -5.475 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -3.510     ; 3.001      ;
; -5.440 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -3.510     ; 2.966      ;
; -5.429 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -2.865     ; 3.600      ;
; -5.418 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -3.230     ; 3.224      ;
; -5.408 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -3.495     ; 2.949      ;
; -5.384 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -3.510     ; 2.910      ;
; -5.382 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -3.495     ; 2.923      ;
; -5.382 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|newState[1]          ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -3.491     ; 2.927      ;
; -5.381 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -3.230     ; 3.187      ;
; -5.365 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -3.230     ; 3.171      ;
; -5.354 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -3.520     ; 2.870      ;
; -5.351 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -3.240     ; 3.147      ;
; -5.337 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -3.520     ; 2.853      ;
; -5.325 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -3.510     ; 2.851      ;
; -5.294 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -3.510     ; 2.820      ;
; -5.290 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -3.230     ; 3.096      ;
; -5.282 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -2.865     ; 3.453      ;
; -5.281 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -3.495     ; 2.822      ;
; -5.262 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -3.510     ; 2.788      ;
; -5.258 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -3.495     ; 2.799      ;
; -5.256 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -2.865     ; 3.427      ;
; -5.255 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -3.495     ; 2.796      ;
; -5.254 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu2|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -3.230     ; 3.060      ;
; -5.240 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -3.230     ; 3.046      ;
; -5.237 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -3.230     ; 3.043      ;
; -5.236 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -3.510     ; 2.762      ;
; -5.208 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -3.520     ; 2.724      ;
; -5.191 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -3.520     ; 2.707      ;
; -5.177 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -3.510     ; 2.703      ;
; -5.160 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -3.495     ; 2.701      ;
; -5.158 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu1|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -2.034     ; 4.160      ;
; -5.147 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -3.510     ; 2.673      ;
; -5.144 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -3.230     ; 2.950      ;
; -5.139 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu1|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -2.034     ; 4.141      ;
; -5.116 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -3.510     ; 2.642      ;
; -5.113 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu2|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -3.230     ; 2.919      ;
; -5.112 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -3.230     ; 2.918      ;
; -5.091 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -3.230     ; 2.897      ;
; -5.062 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -3.510     ; 2.588      ;
; -5.053 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu2|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -3.510     ; 2.579      ;
; -5.033 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -3.495     ; 2.574      ;
; -5.023 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu2|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -3.495     ; 2.564      ;
; -5.019 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu2|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -3.495     ; 2.560      ;
; -4.999 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -3.510     ; 2.525      ;
; -4.991 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -3.495     ; 2.532      ;
; -4.985 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu2|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -3.230     ; 2.791      ;
; -4.980 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu1|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -2.034     ; 3.982      ;
; -4.966 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -3.230     ; 2.772      ;
; -4.964 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -2.855     ; 3.145      ;
; -4.947 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[0] ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -3.240     ; 2.743      ;
; -4.946 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -2.034     ; 3.948      ;
; -4.943 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu2|state.01    ; SW[17]       ; SW[17]      ; 1.000        ; -3.520     ; 2.459      ;
; -4.938 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -2.855     ; 3.119      ;
; -4.938 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -2.855     ; 3.119      ;
; -4.927 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -2.034     ; 3.929      ;
; -4.922 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu2|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -3.510     ; 2.448      ;
; -4.920 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu2|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -3.495     ; 2.461      ;
; -4.916 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu2|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -3.495     ; 2.457      ;
; -4.912 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -2.855     ; 3.093      ;
; -4.905 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu2|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -3.510     ; 2.431      ;
; -4.903 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu2|state.01    ; SW[17]       ; SW[17]      ; 1.000        ; -3.240     ; 2.699      ;
; -4.881 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -3.510     ; 2.407      ;
; -4.858 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -2.855     ; 3.039      ;
; -4.839 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu2|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -3.230     ; 2.645      ;
; -4.812 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu2|state.01    ; SW[17]       ; SW[17]      ; 1.000        ; -3.520     ; 2.328      ;
; -4.795 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu2|state.01    ; SW[17]       ; SW[17]      ; 1.000        ; -3.520     ; 2.311      ;
; -4.793 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu2|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -3.495     ; 2.334      ;
; -4.789 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu2|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -3.495     ; 2.330      ;
; -4.776 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu2|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -3.510     ; 2.302      ;
; -4.768 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -2.034     ; 3.770      ;
; -4.762 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu2|state.01    ; SW[17]       ; SW[17]      ; 1.000        ; -3.240     ; 2.558      ;
; -4.759 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu2|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -3.510     ; 2.285      ;
; -4.754 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -3.495     ; 2.295      ;
; -4.740 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[0] ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -3.230     ; 2.546      ;
; -4.716 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -2.855     ; 2.897      ;
; -4.713 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu1|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -2.034     ; 3.715      ;
; -4.712 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu1|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -2.036     ; 3.712      ;
; -4.703 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -3.510     ; 2.229      ;
; -4.690 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -2.855     ; 2.871      ;
; -4.687 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[0] ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -3.230     ; 2.493      ;
; -4.666 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu2|state.01    ; SW[17]       ; SW[17]      ; 1.000        ; -3.520     ; 2.182      ;
; -4.652 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|newState[0]          ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -3.511     ; 2.177      ;
; -4.650 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|newState[1]          ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -2.856     ; 2.830      ;
; -4.649 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu2|state.01    ; SW[17]       ; SW[17]      ; 1.000        ; -3.520     ; 2.165      ;
; -4.634 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu2|state.01    ; SW[17]       ; SW[17]      ; 1.000        ; -3.240     ; 2.430      ;
; -4.623 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu2|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -2.855     ; 2.804      ;
; -4.619 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu2|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -2.855     ; 2.800      ;
; -4.589 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -2.036     ; 3.589      ;
; -4.569 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu1|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -2.036     ; 3.569      ;
; -4.562 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[0] ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -3.230     ; 2.368      ;
+--------+-----------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW[17]'                                                                                                                                                             ;
+--------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.743 ; bus:bus|cpu:cpu1|address_reg[0]                  ; bus:bus|cpu:cpu1|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.318      ; 1.841      ;
; -2.536 ; bus:bus|cpu:cpu2|address_reg[0]                  ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.075      ; 1.805      ;
; -2.409 ; bus:bus|cpu:cpu2|state_cb[1]                     ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[1]   ; SW[17]       ; SW[17]      ; 0.000        ; 3.510      ; 1.367      ;
; -2.364 ; bus:bus|cpu:cpu2|state_cb[0]                     ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[0]   ; SW[17]       ; SW[17]      ; 0.000        ; 3.520      ; 1.422      ;
; -2.355 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|address_cb[0]                      ; SW[17]       ; SW[17]      ; 0.000        ; 3.740      ; 1.651      ;
; -2.355 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|address_cb[1]                      ; SW[17]       ; SW[17]      ; 0.000        ; 3.740      ; 1.651      ;
; -2.355 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 3.740      ; 1.651      ;
; -2.317 ; bus:bus|cpu:cpu2|address_reg[0]                  ; bus:bus|cpu:cpu2|address_cb[0]                      ; SW[17]       ; SW[17]      ; 0.000        ; 3.745      ; 1.694      ;
; -2.258 ; bus:bus|cpu:cpu2|address_reg[0]                  ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.075      ; 2.083      ;
; -2.258 ; bus:bus|cpu:cpu2|address_reg[0]                  ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.075      ; 2.083      ;
; -2.257 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.320      ; 2.329      ;
; -2.257 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.320      ; 2.329      ;
; -2.257 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.320      ; 2.329      ;
; -2.237 ; bus:bus|cpu:cpu1|address_reg[0]                  ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.320      ; 2.349      ;
; -2.237 ; bus:bus|cpu:cpu1|address_reg[0]                  ; bus:bus|cpu:cpu1|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.320      ; 2.349      ;
; -2.234 ; bus:bus|cpu:cpu1|address_reg[0]                  ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.320      ; 2.352      ;
; -2.228 ; bus:bus|cpu:cpu2|address_reg[0]                  ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.075      ; 2.113      ;
; -2.200 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|data_cb[2]                         ; SW[17]       ; SW[17]      ; 0.000        ; 3.740      ; 1.806      ;
; -2.199 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|data_cb[1]                         ; SW[17]       ; SW[17]      ; 0.000        ; 3.740      ; 1.807      ;
; -2.197 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 3.740      ; 1.809      ;
; -2.196 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 3.740      ; 1.810      ;
; -2.167 ; bus:bus|cpu:cpu2|write_cb2                       ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[0] ; SW[17]       ; SW[17]      ; 0.000        ; 3.510      ; 1.609      ;
; -2.167 ; bus:bus|cpu:cpu2|write_cb2                       ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[1] ; SW[17]       ; SW[17]      ; 0.000        ; 3.510      ; 1.609      ;
; -2.167 ; bus:bus|cpu:cpu2|write_cb2                       ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[0]   ; SW[17]       ; SW[17]      ; 0.000        ; 3.510      ; 1.609      ;
; -2.167 ; bus:bus|cpu:cpu2|write_cb2                       ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[2] ; SW[17]       ; SW[17]      ; 0.000        ; 3.510      ; 1.609      ;
; -2.167 ; bus:bus|cpu:cpu2|write_cb2                       ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[1]   ; SW[17]       ; SW[17]      ; 0.000        ; 3.510      ; 1.609      ;
; -2.142 ; bus:bus|bus_in_cpu2[0]                           ; bus:bus|cpu:cpu2|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 3.631      ; 1.755      ;
; -2.139 ; bus:bus|bus_in_cpu2[2]                           ; bus:bus|cpu:cpu2|data_cb[2]                         ; SW[17]       ; SW[17]      ; 0.000        ; 3.631      ; 1.758      ;
; -2.129 ; bus:bus|cpu:cpu2|state_cb[1]                     ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[1]   ; SW[17]       ; SW[17]      ; 0.000        ; 3.230      ; 1.367      ;
; -2.118 ; bus:bus|bus_in_cpu2[3]                           ; bus:bus|cpu:cpu2|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 3.631      ; 1.779      ;
; -2.084 ; bus:bus|cpu:cpu2|state_cb[0]                     ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[0]   ; SW[17]       ; SW[17]      ; 0.000        ; 3.240      ; 1.422      ;
; -2.017 ; bus:bus|cpu:cpu1|state.01                        ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.320      ; 2.569      ;
; -2.017 ; bus:bus|cpu:cpu1|state.01                        ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.320      ; 2.569      ;
; -2.017 ; bus:bus|cpu:cpu1|state.01                        ; bus:bus|cpu:cpu1|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.320      ; 2.569      ;
; -1.930 ; bus:bus|cpu:cpu2|write_cb2                       ; bus:bus|cpu:cpu2|cache_block:cb2|current_data[0]    ; SW[17]       ; SW[17]      ; 0.000        ; 3.505      ; 1.841      ;
; -1.930 ; bus:bus|cpu:cpu2|write_cb2                       ; bus:bus|cpu:cpu2|cache_block:cb2|current_data[1]    ; SW[17]       ; SW[17]      ; 0.000        ; 3.505      ; 1.841      ;
; -1.930 ; bus:bus|cpu:cpu2|write_cb2                       ; bus:bus|cpu:cpu2|cache_block:cb2|current_data[2]    ; SW[17]       ; SW[17]      ; 0.000        ; 3.505      ; 1.841      ;
; -1.930 ; bus:bus|cpu:cpu2|write_cb2                       ; bus:bus|cpu:cpu2|cache_block:cb2|current_data[3]    ; SW[17]       ; SW[17]      ; 0.000        ; 3.505      ; 1.841      ;
; -1.877 ; bus:bus|cpu:cpu2|write_cb1                       ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[0] ; SW[17]       ; SW[17]      ; 0.000        ; 3.230      ; 1.619      ;
; -1.877 ; bus:bus|cpu:cpu2|write_cb1                       ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[1] ; SW[17]       ; SW[17]      ; 0.000        ; 3.230      ; 1.619      ;
; -1.877 ; bus:bus|cpu:cpu2|write_cb1                       ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[2] ; SW[17]       ; SW[17]      ; 0.000        ; 3.230      ; 1.619      ;
; -1.877 ; bus:bus|cpu:cpu2|write_cb1                       ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[1]   ; SW[17]       ; SW[17]      ; 0.000        ; 3.230      ; 1.619      ;
; -1.877 ; bus:bus|cpu:cpu2|write_cb1                       ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[0]   ; SW[17]       ; SW[17]      ; 0.000        ; 3.230      ; 1.619      ;
; -1.871 ; bus:bus|cpu:cpu2|write_cb1                       ; bus:bus|cpu:cpu2|cache_block:cb1|current_data[0]    ; SW[17]       ; SW[17]      ; 0.000        ; 3.227      ; 1.622      ;
; -1.871 ; bus:bus|cpu:cpu2|write_cb1                       ; bus:bus|cpu:cpu2|cache_block:cb1|current_data[1]    ; SW[17]       ; SW[17]      ; 0.000        ; 3.227      ; 1.622      ;
; -1.871 ; bus:bus|cpu:cpu2|write_cb1                       ; bus:bus|cpu:cpu2|cache_block:cb1|current_data[2]    ; SW[17]       ; SW[17]      ; 0.000        ; 3.227      ; 1.622      ;
; -1.871 ; bus:bus|cpu:cpu2|write_cb1                       ; bus:bus|cpu:cpu2|cache_block:cb1|current_data[3]    ; SW[17]       ; SW[17]      ; 0.000        ; 3.227      ; 1.622      ;
; -1.812 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_cb[2]                         ; SW[17]       ; SW[17]      ; 0.000        ; 3.905      ; 2.359      ;
; -1.811 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_cb[1]                         ; SW[17]       ; SW[17]      ; 0.000        ; 3.905      ; 2.360      ;
; -1.809 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 3.905      ; 2.362      ;
; -1.808 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 3.905      ; 2.363      ;
; -1.750 ; bus:bus|bus_in_cpu2[4]                           ; bus:bus|cpu:cpu2|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 4.062      ; 2.578      ;
; -1.748 ; bus:bus|bus_in_cpu2[4]                           ; bus:bus|cpu:cpu2|address_cb[0]                      ; SW[17]       ; SW[17]      ; 0.000        ; 4.062      ; 2.580      ;
; -1.613 ; bus:bus|cpu:cpu1|address_reg[0]                  ; bus:bus|cpu:cpu1|write_cb2                          ; SW[17]       ; SW[17]      ; 0.000        ; 3.151      ; 1.804      ;
; -1.583 ; bus:bus|cpu:cpu1|state.11                        ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.320      ; 3.003      ;
; -1.583 ; bus:bus|cpu:cpu1|state.11                        ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.320      ; 3.003      ;
; -1.583 ; bus:bus|cpu:cpu1|state.11                        ; bus:bus|cpu:cpu1|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.320      ; 3.003      ;
; -1.578 ; bus:bus|bus_in_cpu2[1]                           ; bus:bus|cpu:cpu2|data_cb[1]                         ; SW[17]       ; SW[17]      ; 0.000        ; 3.631      ; 2.319      ;
; -1.553 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.318      ; 3.031      ;
; -1.546 ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[1] ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.286      ; 1.006      ;
; -1.453 ; bus:bus|bus_in_cpu2[4]                           ; bus:bus|cpu:cpu2|address_cb[1]                      ; SW[17]       ; SW[17]      ; 0.000        ; 4.062      ; 2.875      ;
; -1.416 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.235      ; 3.085      ;
; -1.416 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.235      ; 3.085      ;
; -1.416 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.235      ; 3.085      ;
; -1.416 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.235      ; 3.085      ;
; -1.387 ; bus:bus|bus_in_cpu2[6]                           ; bus:bus|cpu:cpu2|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 4.062      ; 2.941      ;
; -1.385 ; bus:bus|bus_in_cpu2[6]                           ; bus:bus|cpu:cpu2|address_cb[0]                      ; SW[17]       ; SW[17]      ; 0.000        ; 4.062      ; 2.943      ;
; -1.354 ; bus:bus|bus_in_cpu2[4]                           ; bus:bus|cpu:cpu2|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 4.062      ; 2.974      ;
; -1.330 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 3.870      ; 2.806      ;
; -1.330 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 3.870      ; 2.806      ;
; -1.330 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 3.870      ; 2.806      ;
; -1.325 ; bus:bus|bus_in_cpu2[5]                           ; bus:bus|cpu:cpu2|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 4.062      ; 3.003      ;
; -1.323 ; bus:bus|bus_in_cpu2[5]                           ; bus:bus|cpu:cpu2|address_cb[0]                      ; SW[17]       ; SW[17]      ; 0.000        ; 4.062      ; 3.005      ;
; -1.319 ; bus:bus|cpu:cpu2|address_reg[2]                  ; bus:bus|cpu:cpu2|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 2.479      ; 1.426      ;
; -1.313 ; bus:bus|cpu:cpu1|state.01                        ; bus:bus|cpu:cpu1|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.318      ; 3.271      ;
; -1.299 ; bus:bus|bus_in_cpu1[1]                           ; bus:bus|cpu:cpu1|data_cb[1]                         ; SW[17]       ; SW[17]      ; 0.000        ; 2.449      ; 1.416      ;
; -1.259 ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[0] ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.288      ; 1.295      ;
; -1.221 ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[3] ; bus:bus|cpu:cpu1|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.286      ; 1.331      ;
; -1.212 ; bus:bus|cpu:cpu2|state.01                        ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.080      ; 3.134      ;
; -1.212 ; bus:bus|cpu:cpu2|state.01                        ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.080      ; 3.134      ;
; -1.212 ; bus:bus|cpu:cpu2|state.01                        ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.080      ; 3.134      ;
; -1.212 ; bus:bus|cpu:cpu2|state.01                        ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.080      ; 3.134      ;
; -1.199 ; bus:bus|bus_in_cpu2[4]                           ; bus:bus|cpu:cpu2|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 4.062      ; 3.129      ;
; -1.174 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|done                               ; SW[17]       ; SW[17]      ; 0.000        ; 2.876      ; 1.968      ;
; -1.167 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|address_cb[0]                      ; SW[17]       ; SW[17]      ; 0.000        ; 3.905      ; 3.004      ;
; -1.167 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|address_cb[1]                      ; SW[17]       ; SW[17]      ; 0.000        ; 3.905      ; 3.004      ;
; -1.167 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 3.905      ; 3.004      ;
; -1.152 ; bus:bus|bus_in_cpu2[4]                           ; bus:bus|cpu:cpu2|data_cb[2]                         ; SW[17]       ; SW[17]      ; 0.000        ; 4.062      ; 3.176      ;
; -1.134 ; bus:bus|bus_in_cpu1[3]                           ; bus:bus|cpu:cpu1|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 2.449      ; 1.581      ;
; -1.130 ; bus:bus|bus_in_cpu1[0]                           ; bus:bus|cpu:cpu1|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 2.449      ; 1.585      ;
; -1.108 ; bus:bus|cpu:cpu1|cache_block:cb2|current_data[3] ; bus:bus|cpu:cpu1|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.288      ; 1.446      ;
; -1.090 ; bus:bus|bus_in_cpu2[6]                           ; bus:bus|cpu:cpu2|address_cb[1]                      ; SW[17]       ; SW[17]      ; 0.000        ; 4.062      ; 3.238      ;
; -1.083 ; bus:bus|bus_in_cpu2[4]                           ; bus:bus|cpu:cpu2|data_cb[1]                         ; SW[17]       ; SW[17]      ; 0.000        ; 4.062      ; 3.245      ;
; -1.028 ; bus:bus|bus_in_cpu2[5]                           ; bus:bus|cpu:cpu2|address_cb[1]                      ; SW[17]       ; SW[17]      ; 0.000        ; 4.062      ; 3.300      ;
; -1.024 ; bus:bus|cpu:cpu1|address_reg[1]                  ; bus:bus|cpu:cpu1|address_cb[1]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.905      ; 1.147      ;
; -1.013 ; bus:bus|cpu:cpu2|address_reg[1]                  ; bus:bus|cpu:cpu2|address_cb[1]                      ; SW[17]       ; SW[17]      ; 0.000        ; 2.641      ; 1.894      ;
; -0.992 ; bus:bus|cpu:cpu1|state.11                        ; bus:bus|cpu:cpu1|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 2.793      ; 2.067      ;
; -0.991 ; bus:bus|bus_in_cpu2[6]                           ; bus:bus|cpu:cpu2|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 4.062      ; 3.337      ;
; -0.988 ; bus:bus|cpu:cpu1|state.11                        ; bus:bus|cpu:cpu1|data_cb[1]                         ; SW[17]       ; SW[17]      ; 0.000        ; 2.793      ; 2.071      ;
; -0.988 ; bus:bus|cpu:cpu1|state.11                        ; bus:bus|cpu:cpu1|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 2.793      ; 2.071      ;
+--------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[17]'                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[17] ; Rise       ; SW[17]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[10]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[10]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[4]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[4]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[5]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[5]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[6]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[6]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[7]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[7]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[8]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[8]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[9]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[9]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[10]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[10]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[4]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[4]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[5]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[5]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[6]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[6]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[7]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[7]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[8]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[8]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[9]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[9]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[10]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[10]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[11]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[11]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[3]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[3]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[4]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[4]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[5]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[5]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[6]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[6]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[7]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[7]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[8]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[8]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[9]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[9]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[0] ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[17]     ; 6.688  ; 6.688  ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 0.505  ; 0.505  ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; 0.170  ; 0.170  ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; 0.289  ; 0.289  ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; -1.325 ; -1.325 ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; -0.060 ; -0.060 ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; -1.328 ; -1.328 ; Rise       ; SW[17]          ;
;  SW[13]   ; SW[17]     ; 2.690  ; 2.690  ; Rise       ; SW[17]          ;
;  SW[14]   ; SW[17]     ; 4.350  ; 4.350  ; Rise       ; SW[17]          ;
;  SW[15]   ; SW[17]     ; 6.688  ; 6.688  ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; 6.208  ; 6.208  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[17]     ; 1.874  ; 1.874  ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 0.104  ; 0.104  ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; 0.122  ; 0.122  ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; 0.863  ; 0.863  ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; 1.559  ; 1.559  ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; 0.685  ; 0.685  ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; 1.874  ; 1.874  ; Rise       ; SW[17]          ;
;  SW[13]   ; SW[17]     ; -2.153 ; -2.153 ; Rise       ; SW[17]          ;
;  SW[14]   ; SW[17]     ; 0.082  ; 0.082  ; Rise       ; SW[17]          ;
;  SW[15]   ; SW[17]     ; -0.286 ; -0.286 ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; -3.393 ; -3.393 ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX6[*]   ; SW[17]     ; 12.260 ; 12.260 ; Rise       ; SW[17]          ;
;  HEX6[0]  ; SW[17]     ; 11.691 ; 11.691 ; Rise       ; SW[17]          ;
;  HEX6[1]  ; SW[17]     ; 11.701 ; 11.701 ; Rise       ; SW[17]          ;
;  HEX6[2]  ; SW[17]     ; 11.694 ; 11.694 ; Rise       ; SW[17]          ;
;  HEX6[3]  ; SW[17]     ; 12.260 ; 12.260 ; Rise       ; SW[17]          ;
;  HEX6[4]  ; SW[17]     ; 12.241 ; 12.241 ; Rise       ; SW[17]          ;
;  HEX6[5]  ; SW[17]     ; 12.217 ; 12.217 ; Rise       ; SW[17]          ;
;  HEX6[6]  ; SW[17]     ; 12.218 ; 12.218 ; Rise       ; SW[17]          ;
; HEX7[*]   ; SW[17]     ; 12.302 ; 12.302 ; Rise       ; SW[17]          ;
;  HEX7[0]  ; SW[17]     ; 12.073 ; 12.073 ; Rise       ; SW[17]          ;
;  HEX7[1]  ; SW[17]     ; 12.096 ; 12.096 ; Rise       ; SW[17]          ;
;  HEX7[2]  ; SW[17]     ; 12.125 ; 12.125 ; Rise       ; SW[17]          ;
;  HEX7[3]  ; SW[17]     ; 12.049 ; 12.049 ; Rise       ; SW[17]          ;
;  HEX7[4]  ; SW[17]     ; 12.302 ; 12.302 ; Rise       ; SW[17]          ;
;  HEX7[5]  ; SW[17]     ; 12.261 ; 12.261 ; Rise       ; SW[17]          ;
;  HEX7[6]  ; SW[17]     ; 12.099 ; 12.099 ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 12.097 ; 12.097 ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 12.097 ; 12.097 ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 9.437  ; 9.437  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX6[*]   ; SW[17]     ; 11.376 ; 11.376 ; Rise       ; SW[17]          ;
;  HEX6[0]  ; SW[17]     ; 11.376 ; 11.376 ; Rise       ; SW[17]          ;
;  HEX6[1]  ; SW[17]     ; 11.386 ; 11.386 ; Rise       ; SW[17]          ;
;  HEX6[2]  ; SW[17]     ; 11.377 ; 11.377 ; Rise       ; SW[17]          ;
;  HEX6[3]  ; SW[17]     ; 11.944 ; 11.944 ; Rise       ; SW[17]          ;
;  HEX6[4]  ; SW[17]     ; 11.919 ; 11.919 ; Rise       ; SW[17]          ;
;  HEX6[5]  ; SW[17]     ; 11.894 ; 11.894 ; Rise       ; SW[17]          ;
;  HEX6[6]  ; SW[17]     ; 11.898 ; 11.898 ; Rise       ; SW[17]          ;
; HEX7[*]   ; SW[17]     ; 11.762 ; 11.762 ; Rise       ; SW[17]          ;
;  HEX7[0]  ; SW[17]     ; 11.795 ; 11.795 ; Rise       ; SW[17]          ;
;  HEX7[1]  ; SW[17]     ; 11.810 ; 11.810 ; Rise       ; SW[17]          ;
;  HEX7[2]  ; SW[17]     ; 11.839 ; 11.839 ; Rise       ; SW[17]          ;
;  HEX7[3]  ; SW[17]     ; 11.762 ; 11.762 ; Rise       ; SW[17]          ;
;  HEX7[4]  ; SW[17]     ; 12.019 ; 12.019 ; Rise       ; SW[17]          ;
;  HEX7[5]  ; SW[17]     ; 11.954 ; 11.954 ; Rise       ; SW[17]          ;
;  HEX7[6]  ; SW[17]     ; 11.812 ; 11.812 ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 9.437  ; 9.437  ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 12.097 ; 12.097 ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 9.437  ; 9.437  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[7]      ; HEX1[0]     ; 7.357 ; 7.357 ; 7.357 ; 7.357 ;
; SW[7]      ; HEX1[1]     ; 7.313 ; 7.313 ; 7.313 ; 7.313 ;
; SW[7]      ; HEX1[2]     ;       ; 7.144 ; 7.144 ;       ;
; SW[7]      ; HEX1[3]     ; 7.154 ; 7.154 ; 7.154 ; 7.154 ;
; SW[7]      ; HEX1[4]     ; 7.200 ;       ;       ; 7.200 ;
; SW[7]      ; HEX1[5]     ; 7.149 ;       ;       ; 7.149 ;
; SW[7]      ; HEX1[6]     ; 7.186 ; 7.186 ; 7.186 ; 7.186 ;
; SW[8]      ; HEX1[0]     ; 7.895 ; 7.895 ; 7.895 ; 7.895 ;
; SW[8]      ; HEX1[1]     ; 7.882 ; 7.882 ; 7.882 ; 7.882 ;
; SW[8]      ; HEX1[2]     ; 7.712 ;       ;       ; 7.712 ;
; SW[8]      ; HEX1[3]     ; 7.718 ; 7.718 ; 7.718 ; 7.718 ;
; SW[8]      ; HEX1[4]     ;       ; 7.735 ; 7.735 ;       ;
; SW[8]      ; HEX1[5]     ; 7.712 ; 7.712 ; 7.712 ; 7.712 ;
; SW[8]      ; HEX1[6]     ; 7.755 ; 7.755 ; 7.755 ; 7.755 ;
; SW[9]      ; HEX1[0]     ; 7.694 ; 7.694 ; 7.694 ; 7.694 ;
; SW[9]      ; HEX1[1]     ; 7.652 ;       ;       ; 7.652 ;
; SW[9]      ; HEX1[2]     ; 7.484 ; 7.484 ; 7.484 ; 7.484 ;
; SW[9]      ; HEX1[3]     ; 7.492 ; 7.492 ; 7.492 ; 7.492 ;
; SW[9]      ; HEX1[4]     ; 7.546 ; 7.546 ; 7.546 ; 7.546 ;
; SW[9]      ; HEX1[5]     ; 7.470 ; 7.470 ; 7.470 ; 7.470 ;
; SW[9]      ; HEX1[6]     ; 7.524 ; 7.524 ; 7.524 ; 7.524 ;
; SW[10]     ; HEX1[0]     ; 7.498 ; 7.498 ; 7.498 ; 7.498 ;
; SW[10]     ; HEX1[1]     ; 7.455 ; 7.455 ; 7.455 ; 7.455 ;
; SW[10]     ; HEX1[2]     ; 7.287 ; 7.287 ; 7.287 ; 7.287 ;
; SW[10]     ; HEX1[3]     ; 7.295 ; 7.295 ; 7.295 ; 7.295 ;
; SW[10]     ; HEX1[4]     ;       ; 7.340 ; 7.340 ;       ;
; SW[10]     ; HEX1[5]     ; 7.289 ; 7.289 ; 7.289 ; 7.289 ;
; SW[10]     ; HEX1[6]     ; 7.323 ; 7.323 ; 7.323 ; 7.323 ;
; SW[14]     ; LEDR[12]    ; 9.631 ;       ;       ; 9.631 ;
; SW[15]     ; LEDR[13]    ; 9.651 ;       ;       ; 9.651 ;
; SW[16]     ; LEDR[14]    ; 9.418 ;       ;       ; 9.418 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[7]      ; HEX1[0]     ; 7.357 ; 7.357 ; 7.357 ; 7.357 ;
; SW[7]      ; HEX1[1]     ; 7.313 ; 7.313 ; 7.313 ; 7.313 ;
; SW[7]      ; HEX1[2]     ;       ; 7.144 ; 7.144 ;       ;
; SW[7]      ; HEX1[3]     ; 7.154 ; 7.154 ; 7.154 ; 7.154 ;
; SW[7]      ; HEX1[4]     ; 7.200 ;       ;       ; 7.200 ;
; SW[7]      ; HEX1[5]     ; 7.149 ;       ;       ; 7.149 ;
; SW[7]      ; HEX1[6]     ; 7.186 ; 7.186 ; 7.186 ; 7.186 ;
; SW[8]      ; HEX1[0]     ; 7.895 ; 7.895 ; 7.895 ; 7.895 ;
; SW[8]      ; HEX1[1]     ; 7.882 ; 7.882 ; 7.882 ; 7.882 ;
; SW[8]      ; HEX1[2]     ; 7.712 ;       ;       ; 7.712 ;
; SW[8]      ; HEX1[3]     ; 7.718 ; 7.718 ; 7.718 ; 7.718 ;
; SW[8]      ; HEX1[4]     ;       ; 7.735 ; 7.735 ;       ;
; SW[8]      ; HEX1[5]     ; 7.712 ; 7.712 ; 7.712 ; 7.712 ;
; SW[8]      ; HEX1[6]     ; 7.755 ; 7.755 ; 7.755 ; 7.755 ;
; SW[9]      ; HEX1[0]     ; 7.694 ; 7.694 ; 7.694 ; 7.694 ;
; SW[9]      ; HEX1[1]     ; 7.652 ;       ;       ; 7.652 ;
; SW[9]      ; HEX1[2]     ; 7.484 ; 7.484 ; 7.484 ; 7.484 ;
; SW[9]      ; HEX1[3]     ; 7.492 ; 7.492 ; 7.492 ; 7.492 ;
; SW[9]      ; HEX1[4]     ; 7.546 ; 7.546 ; 7.546 ; 7.546 ;
; SW[9]      ; HEX1[5]     ; 7.470 ; 7.470 ; 7.470 ; 7.470 ;
; SW[9]      ; HEX1[6]     ; 7.524 ; 7.524 ; 7.524 ; 7.524 ;
; SW[10]     ; HEX1[0]     ; 7.498 ; 7.498 ; 7.498 ; 7.498 ;
; SW[10]     ; HEX1[1]     ; 7.455 ; 7.455 ; 7.455 ; 7.455 ;
; SW[10]     ; HEX1[2]     ; 7.287 ; 7.287 ; 7.287 ; 7.287 ;
; SW[10]     ; HEX1[3]     ; 7.295 ; 7.295 ; 7.295 ; 7.295 ;
; SW[10]     ; HEX1[4]     ;       ; 7.340 ; 7.340 ;       ;
; SW[10]     ; HEX1[5]     ; 7.289 ; 7.289 ; 7.289 ; 7.289 ;
; SW[10]     ; HEX1[6]     ; 7.323 ; 7.323 ; 7.323 ; 7.323 ;
; SW[14]     ; LEDR[12]    ; 9.631 ;       ;       ; 9.631 ;
; SW[15]     ; LEDR[13]    ; 9.651 ;       ;       ; 9.651 ;
; SW[16]     ; LEDR[14]    ; 9.418 ;       ;       ; 9.418 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; SW[17] ; -2.416 ; -119.731      ;
+--------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; SW[17] ; -1.419 ; -49.285       ;
+--------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; SW[17] ; -1.222 ; -215.222             ;
+--------+--------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW[17]'                                                                                                                                        ;
+--------+-----------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.416 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.916     ; 1.532      ;
; -2.367 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.821     ; 1.578      ;
; -2.347 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.916     ; 1.463      ;
; -2.337 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.821     ; 1.548      ;
; -2.332 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.944     ; 1.420      ;
; -2.299 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.944     ; 1.387      ;
; -2.283 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -1.814     ; 1.501      ;
; -2.276 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.814     ; 1.494      ;
; -2.267 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.916     ; 1.383      ;
; -2.264 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.951     ; 1.345      ;
; -2.253 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -1.814     ; 1.471      ;
; -2.248 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.821     ; 1.459      ;
; -2.246 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.814     ; 1.464      ;
; -2.241 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -1.944     ; 1.329      ;
; -2.232 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.944     ; 1.320      ;
; -2.231 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.951     ; 1.312      ;
; -2.228 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.641     ; 1.619      ;
; -2.224 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.909     ; 1.347      ;
; -2.215 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.821     ; 1.426      ;
; -2.212 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -1.909     ; 1.335      ;
; -2.208 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -1.944     ; 1.296      ;
; -2.202 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.814     ; 1.420      ;
; -2.199 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.944     ; 1.287      ;
; -2.195 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -1.944     ; 1.283      ;
; -2.194 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.951     ; 1.275      ;
; -2.188 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|newState[1]          ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -1.905     ; 1.315      ;
; -2.184 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu2|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -1.814     ; 1.402      ;
; -2.172 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.814     ; 1.390      ;
; -2.164 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -1.814     ; 1.382      ;
; -2.162 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -1.944     ; 1.250      ;
; -2.161 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.951     ; 1.242      ;
; -2.160 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.909     ; 1.283      ;
; -2.160 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.944     ; 1.248      ;
; -2.157 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.814     ; 1.375      ;
; -2.154 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu2|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -1.814     ; 1.372      ;
; -2.152 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.641     ; 1.543      ;
; -2.144 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.909     ; 1.267      ;
; -2.141 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.951     ; 1.222      ;
; -2.139 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.641     ; 1.530      ;
; -2.132 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -1.909     ; 1.255      ;
; -2.131 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -1.814     ; 1.349      ;
; -2.127 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.944     ; 1.215      ;
; -2.124 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.909     ; 1.247      ;
; -2.124 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.814     ; 1.342      ;
; -2.123 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.944     ; 1.211      ;
; -2.114 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.944     ; 1.202      ;
; -2.085 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu2|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -1.944     ; 1.173      ;
; -2.083 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.814     ; 1.301      ;
; -2.081 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.944     ; 1.169      ;
; -2.074 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu2|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -1.909     ; 1.197      ;
; -2.069 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu2|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -1.909     ; 1.192      ;
; -2.065 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu2|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -1.814     ; 1.283      ;
; -2.052 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu2|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -1.944     ; 1.140      ;
; -2.050 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.814     ; 1.268      ;
; -2.045 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu2|state.01    ; SW[17]       ; SW[17]      ; 1.000        ; -1.951     ; 1.126      ;
; -2.044 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.909     ; 1.167      ;
; -2.043 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[0] ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.821     ; 1.254      ;
; -2.033 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -1.909     ; 1.156      ;
; -2.032 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -1.944     ; 1.120      ;
; -2.032 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu2|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -1.814     ; 1.250      ;
; -2.029 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.634     ; 1.427      ;
; -2.017 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -1.634     ; 1.415      ;
; -2.016 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.634     ; 1.414      ;
; -2.015 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu2|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -1.944     ; 1.103      ;
; -2.014 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu2|state.01    ; SW[17]       ; SW[17]      ; 1.000        ; -1.821     ; 1.225      ;
; -2.012 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu2|state.01    ; SW[17]       ; SW[17]      ; 1.000        ; -1.951     ; 1.093      ;
; -2.008 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu1|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -1.181     ; 1.859      ;
; -2.005 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu2|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -1.909     ; 1.128      ;
; -2.004 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -1.634     ; 1.402      ;
; -2.000 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu2|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -1.909     ; 1.123      ;
; -1.985 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu1|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -1.181     ; 1.836      ;
; -1.984 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu2|state.01    ; SW[17]       ; SW[17]      ; 1.000        ; -1.821     ; 1.195      ;
; -1.982 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu2|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -1.944     ; 1.070      ;
; -1.975 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu2|state.01    ; SW[17]       ; SW[17]      ; 1.000        ; -1.951     ; 1.056      ;
; -1.972 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.634     ; 1.370      ;
; -1.962 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu2|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -1.944     ; 1.050      ;
; -1.959 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[0] ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -1.814     ; 1.177      ;
; -1.952 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[0] ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.814     ; 1.170      ;
; -1.951 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.944     ; 1.039      ;
; -1.942 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu2|state.01    ; SW[17]       ; SW[17]      ; 1.000        ; -1.951     ; 1.023      ;
; -1.936 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.181     ; 1.787      ;
; -1.929 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.634     ; 1.327      ;
; -1.925 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu2|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -1.909     ; 1.048      ;
; -1.922 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu2|state.01    ; SW[17]       ; SW[17]      ; 1.000        ; -1.951     ; 1.003      ;
; -1.920 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu2|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -1.909     ; 1.043      ;
; -1.916 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.634     ; 1.314      ;
; -1.915 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu1|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -1.181     ; 1.766      ;
; -1.913 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.181     ; 1.764      ;
; -1.911 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.909     ; 1.034      ;
; -1.895 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu2|state.01    ; SW[17]       ; SW[17]      ; 1.000        ; -1.821     ; 1.106      ;
; -1.892 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|newState[0]          ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.921     ; 1.003      ;
; -1.886 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu2|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -1.634     ; 1.284      ;
; -1.881 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu2|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -1.634     ; 1.279      ;
; -1.878 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[0] ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.814     ; 1.096      ;
; -1.870 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|newState[1]          ; bus:bus|cpu:cpu2|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -1.634     ; 1.268      ;
; -1.862 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu2|state.01    ; SW[17]       ; SW[17]      ; 1.000        ; -1.821     ; 1.073      ;
; -1.860 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[0] ; bus:bus|cpu:cpu2|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -1.814     ; 1.078      ;
; -1.843 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.181     ; 1.694      ;
; -1.817 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu1|state_cb[1] ; SW[17]       ; SW[17]      ; 1.000        ; -1.182     ; 1.667      ;
; -1.810 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu2|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -1.634     ; 1.208      ;
+--------+-----------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW[17]'                                                                                                                                                             ;
+--------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.419 ; bus:bus|cpu:cpu2|state_cb[1]                     ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[1]   ; SW[17]       ; SW[17]      ; 0.000        ; 1.944      ; 0.677      ;
; -1.401 ; bus:bus|cpu:cpu2|state_cb[0]                     ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[0]   ; SW[17]       ; SW[17]      ; 0.000        ; 1.951      ; 0.702      ;
; -1.373 ; bus:bus|cpu:cpu1|address_reg[0]                  ; bus:bus|cpu:cpu1|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.075      ; 0.854      ;
; -1.288 ; bus:bus|cpu:cpu2|state_cb[1]                     ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[1]   ; SW[17]       ; SW[17]      ; 0.000        ; 1.814      ; 0.678      ;
; -1.270 ; bus:bus|cpu:cpu2|state_cb[0]                     ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[0]   ; SW[17]       ; SW[17]      ; 0.000        ; 1.821      ; 0.703      ;
; -1.266 ; bus:bus|cpu:cpu2|address_reg[0]                  ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.973      ; 0.859      ;
; -1.253 ; bus:bus|cpu:cpu2|write_cb2                       ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[0] ; SW[17]       ; SW[17]      ; 0.000        ; 1.944      ; 0.843      ;
; -1.253 ; bus:bus|cpu:cpu2|write_cb2                       ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[1] ; SW[17]       ; SW[17]      ; 0.000        ; 1.944      ; 0.843      ;
; -1.253 ; bus:bus|cpu:cpu2|write_cb2                       ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[0]   ; SW[17]       ; SW[17]      ; 0.000        ; 1.944      ; 0.843      ;
; -1.253 ; bus:bus|cpu:cpu2|write_cb2                       ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[2] ; SW[17]       ; SW[17]      ; 0.000        ; 1.944      ; 0.843      ;
; -1.253 ; bus:bus|cpu:cpu2|write_cb2                       ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[1]   ; SW[17]       ; SW[17]      ; 0.000        ; 1.944      ; 0.843      ;
; -1.145 ; bus:bus|cpu:cpu2|write_cb2                       ; bus:bus|cpu:cpu2|cache_block:cb2|current_data[0]    ; SW[17]       ; SW[17]      ; 0.000        ; 1.940      ; 0.947      ;
; -1.145 ; bus:bus|cpu:cpu2|write_cb2                       ; bus:bus|cpu:cpu2|cache_block:cb2|current_data[1]    ; SW[17]       ; SW[17]      ; 0.000        ; 1.940      ; 0.947      ;
; -1.145 ; bus:bus|cpu:cpu2|write_cb2                       ; bus:bus|cpu:cpu2|cache_block:cb2|current_data[2]    ; SW[17]       ; SW[17]      ; 0.000        ; 1.940      ; 0.947      ;
; -1.145 ; bus:bus|cpu:cpu2|write_cb2                       ; bus:bus|cpu:cpu2|cache_block:cb2|current_data[3]    ; SW[17]       ; SW[17]      ; 0.000        ; 1.940      ; 0.947      ;
; -1.144 ; bus:bus|cpu:cpu2|address_reg[0]                  ; bus:bus|cpu:cpu2|address_cb[0]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.822      ; 0.830      ;
; -1.137 ; bus:bus|cpu:cpu2|address_reg[0]                  ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.973      ; 0.988      ;
; -1.136 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|data_cb[2]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.815      ; 0.831      ;
; -1.135 ; bus:bus|cpu:cpu2|address_reg[0]                  ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.973      ; 0.990      ;
; -1.135 ; bus:bus|cpu:cpu2|address_reg[0]                  ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.973      ; 0.990      ;
; -1.134 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|data_cb[1]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.815      ; 0.833      ;
; -1.133 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.815      ; 0.834      ;
; -1.132 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.815      ; 0.835      ;
; -1.131 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|address_cb[0]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.815      ; 0.836      ;
; -1.131 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|address_cb[1]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.815      ; 0.836      ;
; -1.131 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.815      ; 0.836      ;
; -1.130 ; bus:bus|cpu:cpu1|address_reg[0]                  ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.076      ; 1.098      ;
; -1.130 ; bus:bus|cpu:cpu1|address_reg[0]                  ; bus:bus|cpu:cpu1|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.076      ; 1.098      ;
; -1.129 ; bus:bus|cpu:cpu1|address_reg[0]                  ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.076      ; 1.099      ;
; -1.117 ; bus:bus|cpu:cpu2|write_cb1                       ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[0] ; SW[17]       ; SW[17]      ; 0.000        ; 1.814      ; 0.849      ;
; -1.117 ; bus:bus|cpu:cpu2|write_cb1                       ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[1] ; SW[17]       ; SW[17]      ; 0.000        ; 1.814      ; 0.849      ;
; -1.117 ; bus:bus|cpu:cpu2|write_cb1                       ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[2] ; SW[17]       ; SW[17]      ; 0.000        ; 1.814      ; 0.849      ;
; -1.117 ; bus:bus|cpu:cpu2|write_cb1                       ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[1]   ; SW[17]       ; SW[17]      ; 0.000        ; 1.814      ; 0.849      ;
; -1.117 ; bus:bus|cpu:cpu2|write_cb1                       ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[0]   ; SW[17]       ; SW[17]      ; 0.000        ; 1.814      ; 0.849      ;
; -1.111 ; bus:bus|cpu:cpu2|write_cb1                       ; bus:bus|cpu:cpu2|cache_block:cb1|current_data[0]    ; SW[17]       ; SW[17]      ; 0.000        ; 1.811      ; 0.852      ;
; -1.111 ; bus:bus|cpu:cpu2|write_cb1                       ; bus:bus|cpu:cpu2|cache_block:cb1|current_data[1]    ; SW[17]       ; SW[17]      ; 0.000        ; 1.811      ; 0.852      ;
; -1.111 ; bus:bus|cpu:cpu2|write_cb1                       ; bus:bus|cpu:cpu2|cache_block:cb1|current_data[2]    ; SW[17]       ; SW[17]      ; 0.000        ; 1.811      ; 0.852      ;
; -1.111 ; bus:bus|cpu:cpu2|write_cb1                       ; bus:bus|cpu:cpu2|cache_block:cb1|current_data[3]    ; SW[17]       ; SW[17]      ; 0.000        ; 1.811      ; 0.852      ;
; -1.110 ; bus:bus|bus_in_cpu2[2]                           ; bus:bus|cpu:cpu2|data_cb[2]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.780      ; 0.822      ;
; -1.109 ; bus:bus|bus_in_cpu2[0]                           ; bus:bus|cpu:cpu2|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.780      ; 0.823      ;
; -1.105 ; bus:bus|bus_in_cpu2[3]                           ; bus:bus|cpu:cpu2|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.780      ; 0.827      ;
; -1.054 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.076      ; 1.174      ;
; -1.054 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.076      ; 1.174      ;
; -1.054 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.076      ; 1.174      ;
; -0.963 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_cb[2]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.900      ; 1.089      ;
; -0.961 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_cb[1]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.900      ; 1.091      ;
; -0.960 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.900      ; 1.092      ;
; -0.959 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.900      ; 1.093      ;
; -0.945 ; bus:bus|cpu:cpu1|state.01                        ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.076      ; 1.283      ;
; -0.945 ; bus:bus|cpu:cpu1|state.01                        ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.076      ; 1.283      ;
; -0.945 ; bus:bus|cpu:cpu1|state.01                        ; bus:bus|cpu:cpu1|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.076      ; 1.283      ;
; -0.924 ; bus:bus|bus_in_cpu2[4]                           ; bus:bus|cpu:cpu2|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.967      ; 1.195      ;
; -0.921 ; bus:bus|bus_in_cpu2[4]                           ; bus:bus|cpu:cpu2|address_cb[0]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.967      ; 1.198      ;
; -0.852 ; bus:bus|bus_in_cpu2[1]                           ; bus:bus|cpu:cpu2|data_cb[1]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.780      ; 1.080      ;
; -0.806 ; bus:bus|cpu:cpu1|address_reg[0]                  ; bus:bus|cpu:cpu1|write_cb2                          ; SW[17]       ; SW[17]      ; 0.000        ; 1.500      ; 0.846      ;
; -0.799 ; bus:bus|bus_in_cpu2[4]                           ; bus:bus|cpu:cpu2|address_cb[1]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.967      ; 1.320      ;
; -0.795 ; bus:bus|cpu:cpu1|state.11                        ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.076      ; 1.433      ;
; -0.795 ; bus:bus|cpu:cpu1|state.11                        ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.076      ; 1.433      ;
; -0.795 ; bus:bus|cpu:cpu1|state.11                        ; bus:bus|cpu:cpu1|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.076      ; 1.433      ;
; -0.773 ; bus:bus|bus_in_cpu2[6]                           ; bus:bus|cpu:cpu2|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.967      ; 1.346      ;
; -0.770 ; bus:bus|bus_in_cpu2[6]                           ; bus:bus|cpu:cpu2|address_cb[0]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.967      ; 1.349      ;
; -0.763 ; bus:bus|bus_in_cpu2[5]                           ; bus:bus|cpu:cpu2|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.967      ; 1.356      ;
; -0.760 ; bus:bus|bus_in_cpu2[5]                           ; bus:bus|cpu:cpu2|address_cb[0]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.967      ; 1.359      ;
; -0.757 ; bus:bus|bus_in_cpu2[4]                           ; bus:bus|cpu:cpu2|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.967      ; 1.362      ;
; -0.739 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.075      ; 1.488      ;
; -0.717 ; bus:bus|cpu:cpu2|address_reg[0]                  ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|newState[1]          ; SW[17]       ; SW[17]      ; 0.000        ; 1.912      ; 1.347      ;
; -0.707 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.051      ; 1.496      ;
; -0.707 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.051      ; 1.496      ;
; -0.707 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.051      ; 1.496      ;
; -0.707 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.051      ; 1.496      ;
; -0.692 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.884      ; 1.344      ;
; -0.692 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.884      ; 1.344      ;
; -0.692 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.884      ; 1.344      ;
; -0.681 ; bus:bus|bus_in_cpu2[4]                           ; bus:bus|cpu:cpu2|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.967      ; 1.438      ;
; -0.666 ; bus:bus|bus_in_cpu2[4]                           ; bus:bus|cpu:cpu2|data_cb[2]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.967      ; 1.453      ;
; -0.654 ; bus:bus|bus_in_cpu2[4]                           ; bus:bus|cpu:cpu2|data_cb[1]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.967      ; 1.465      ;
; -0.650 ; bus:bus|cpu:cpu2|address_reg[2]                  ; bus:bus|cpu:cpu2|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.208      ; 0.710      ;
; -0.648 ; bus:bus|bus_in_cpu2[6]                           ; bus:bus|cpu:cpu2|address_cb[1]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.967      ; 1.471      ;
; -0.641 ; bus:bus|bus_in_cpu1[1]                           ; bus:bus|cpu:cpu1|data_cb[1]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.165      ; 0.676      ;
; -0.638 ; bus:bus|bus_in_cpu2[5]                           ; bus:bus|cpu:cpu2|address_cb[1]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.967      ; 1.481      ;
; -0.630 ; bus:bus|cpu:cpu1|state.01                        ; bus:bus|cpu:cpu1|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.075      ; 1.597      ;
; -0.622 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|done                               ; SW[17]       ; SW[17]      ; 0.000        ; 1.384      ; 0.914      ;
; -0.613 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|address_cb[0]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.900      ; 1.439      ;
; -0.613 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|address_cb[1]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.900      ; 1.439      ;
; -0.613 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.900      ; 1.439      ;
; -0.613 ; bus:bus|cpu:cpu2|state.01                        ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.973      ; 1.512      ;
; -0.613 ; bus:bus|cpu:cpu2|state.01                        ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.973      ; 1.512      ;
; -0.613 ; bus:bus|cpu:cpu2|state.01                        ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.973      ; 1.512      ;
; -0.613 ; bus:bus|cpu:cpu2|state.01                        ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.973      ; 1.512      ;
; -0.606 ; bus:bus|bus_in_cpu2[6]                           ; bus:bus|cpu:cpu2|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.967      ; 1.513      ;
; -0.596 ; bus:bus|bus_in_cpu2[5]                           ; bus:bus|cpu:cpu2|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.967      ; 1.523      ;
; -0.568 ; bus:bus|bus_in_cpu1[0]                           ; bus:bus|cpu:cpu1|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.165      ; 0.749      ;
; -0.568 ; bus:bus|bus_in_cpu1[3]                           ; bus:bus|cpu:cpu1|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.165      ; 0.749      ;
; -0.554 ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[1] ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 0.895      ; 0.493      ;
; -0.541 ; bus:bus|cpu:cpu1|state_cb[1]                     ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[1]   ; SW[17]       ; SW[17]      ; 0.000        ; 1.182      ; 0.793      ;
; -0.535 ; bus:bus|cpu:cpu1|state_cb[1]                     ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ; SW[17]       ; SW[17]      ; 0.000        ; 1.181      ; 0.798      ;
; -0.530 ; bus:bus|bus_in_cpu2[6]                           ; bus:bus|cpu:cpu2|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.967      ; 1.589      ;
; -0.526 ; bus:bus|cpu:cpu2|address_reg[1]                  ; bus:bus|cpu:cpu2|address_cb[1]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.295      ; 0.921      ;
; -0.520 ; bus:bus|bus_in_cpu2[5]                           ; bus:bus|cpu:cpu2|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.967      ; 1.599      ;
; -0.515 ; bus:bus|bus_in_cpu2[6]                           ; bus:bus|cpu:cpu2|data_cb[2]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.967      ; 1.604      ;
+--------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[17]'                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[17] ; Rise       ; SW[17]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[10]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[10]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[4]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[4]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[5]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[5]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[6]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[6]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[7]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[7]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[8]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[8]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[9]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[9]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[10]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[10]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[4]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[4]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[5]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[5]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[6]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[6]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[7]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[7]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[8]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[8]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[9]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[9]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[10]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[10]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[11]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[11]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[3]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[3]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[4]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[4]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[5]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[5]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[6]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[6]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[7]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[7]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[8]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[8]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[9]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[9]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[0] ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[17]     ; 3.505  ; 3.505  ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 0.266  ; 0.266  ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; 0.079  ; 0.079  ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; 0.147  ; 0.147  ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; -0.700 ; -0.700 ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; -0.100 ; -0.100 ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; -0.703 ; -0.703 ; Rise       ; SW[17]          ;
;  SW[13]   ; SW[17]     ; 1.725  ; 1.725  ; Rise       ; SW[17]          ;
;  SW[14]   ; SW[17]     ; 2.526  ; 2.526  ; Rise       ; SW[17]          ;
;  SW[15]   ; SW[17]     ; 3.505  ; 3.505  ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; 3.344  ; 3.344  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[17]     ; 0.993  ; 0.993  ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 0.054  ; 0.054  ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; 0.047  ; 0.047  ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; 0.402  ; 0.402  ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; 0.837  ; 0.837  ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; 0.435  ; 0.435  ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; 0.993  ; 0.993  ; Rise       ; SW[17]          ;
;  SW[13]   ; SW[17]     ; -1.447 ; -1.447 ; Rise       ; SW[17]          ;
;  SW[14]   ; SW[17]     ; -0.158 ; -0.158 ; Rise       ; SW[17]          ;
;  SW[15]   ; SW[17]     ; -0.555 ; -0.555 ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; -2.085 ; -2.085 ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX6[*]   ; SW[17]     ; 6.211 ; 6.211 ; Rise       ; SW[17]          ;
;  HEX6[0]  ; SW[17]     ; 5.920 ; 5.920 ; Rise       ; SW[17]          ;
;  HEX6[1]  ; SW[17]     ; 5.922 ; 5.922 ; Rise       ; SW[17]          ;
;  HEX6[2]  ; SW[17]     ; 5.918 ; 5.918 ; Rise       ; SW[17]          ;
;  HEX6[3]  ; SW[17]     ; 6.211 ; 6.211 ; Rise       ; SW[17]          ;
;  HEX6[4]  ; SW[17]     ; 6.202 ; 6.202 ; Rise       ; SW[17]          ;
;  HEX6[5]  ; SW[17]     ; 6.180 ; 6.180 ; Rise       ; SW[17]          ;
;  HEX6[6]  ; SW[17]     ; 6.179 ; 6.179 ; Rise       ; SW[17]          ;
; HEX7[*]   ; SW[17]     ; 6.229 ; 6.229 ; Rise       ; SW[17]          ;
;  HEX7[0]  ; SW[17]     ; 6.144 ; 6.144 ; Rise       ; SW[17]          ;
;  HEX7[1]  ; SW[17]     ; 6.139 ; 6.139 ; Rise       ; SW[17]          ;
;  HEX7[2]  ; SW[17]     ; 6.138 ; 6.138 ; Rise       ; SW[17]          ;
;  HEX7[3]  ; SW[17]     ; 6.099 ; 6.099 ; Rise       ; SW[17]          ;
;  HEX7[4]  ; SW[17]     ; 6.229 ; 6.229 ; Rise       ; SW[17]          ;
;  HEX7[5]  ; SW[17]     ; 6.214 ; 6.214 ; Rise       ; SW[17]          ;
;  HEX7[6]  ; SW[17]     ; 6.141 ; 6.141 ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 6.140 ; 6.140 ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 6.140 ; 6.140 ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 4.861 ; 4.861 ; Rise       ; SW[17]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX6[*]   ; SW[17]     ; 5.772 ; 5.772 ; Rise       ; SW[17]          ;
;  HEX6[0]  ; SW[17]     ; 5.775 ; 5.775 ; Rise       ; SW[17]          ;
;  HEX6[1]  ; SW[17]     ; 5.777 ; 5.777 ; Rise       ; SW[17]          ;
;  HEX6[2]  ; SW[17]     ; 5.772 ; 5.772 ; Rise       ; SW[17]          ;
;  HEX6[3]  ; SW[17]     ; 6.066 ; 6.066 ; Rise       ; SW[17]          ;
;  HEX6[4]  ; SW[17]     ; 6.049 ; 6.049 ; Rise       ; SW[17]          ;
;  HEX6[5]  ; SW[17]     ; 6.029 ; 6.029 ; Rise       ; SW[17]          ;
;  HEX6[6]  ; SW[17]     ; 6.030 ; 6.030 ; Rise       ; SW[17]          ;
; HEX7[*]   ; SW[17]     ; 5.980 ; 5.980 ; Rise       ; SW[17]          ;
;  HEX7[0]  ; SW[17]     ; 6.025 ; 6.025 ; Rise       ; SW[17]          ;
;  HEX7[1]  ; SW[17]     ; 6.019 ; 6.019 ; Rise       ; SW[17]          ;
;  HEX7[2]  ; SW[17]     ; 6.016 ; 6.016 ; Rise       ; SW[17]          ;
;  HEX7[3]  ; SW[17]     ; 5.980 ; 5.980 ; Rise       ; SW[17]          ;
;  HEX7[4]  ; SW[17]     ; 6.108 ; 6.108 ; Rise       ; SW[17]          ;
;  HEX7[5]  ; SW[17]     ; 6.092 ; 6.092 ; Rise       ; SW[17]          ;
;  HEX7[6]  ; SW[17]     ; 6.020 ; 6.020 ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 4.861 ; 4.861 ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 6.140 ; 6.140 ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 4.861 ; 4.861 ; Rise       ; SW[17]          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[7]      ; HEX1[0]     ; 3.920 ; 3.920 ; 3.920 ; 3.920 ;
; SW[7]      ; HEX1[1]     ; 3.892 ; 3.892 ; 3.892 ; 3.892 ;
; SW[7]      ; HEX1[2]     ;       ; 3.760 ; 3.760 ;       ;
; SW[7]      ; HEX1[3]     ; 3.763 ; 3.763 ; 3.763 ; 3.763 ;
; SW[7]      ; HEX1[4]     ; 3.803 ;       ;       ; 3.803 ;
; SW[7]      ; HEX1[5]     ; 3.761 ;       ;       ; 3.761 ;
; SW[7]      ; HEX1[6]     ; 3.795 ; 3.795 ; 3.795 ; 3.795 ;
; SW[8]      ; HEX1[0]     ; 4.160 ; 4.160 ; 4.160 ; 4.160 ;
; SW[8]      ; HEX1[1]     ; 4.135 ; 4.135 ; 4.135 ; 4.135 ;
; SW[8]      ; HEX1[2]     ; 4.005 ;       ;       ; 4.005 ;
; SW[8]      ; HEX1[3]     ; 4.003 ; 4.003 ; 4.003 ; 4.003 ;
; SW[8]      ; HEX1[4]     ;       ; 4.041 ; 4.041 ;       ;
; SW[8]      ; HEX1[5]     ; 3.999 ; 3.999 ; 3.999 ; 3.999 ;
; SW[8]      ; HEX1[6]     ; 4.035 ; 4.035 ; 4.035 ; 4.035 ;
; SW[9]      ; HEX1[0]     ; 4.027 ; 4.027 ; 4.027 ; 4.027 ;
; SW[9]      ; HEX1[1]     ; 4.001 ;       ;       ; 4.001 ;
; SW[9]      ; HEX1[2]     ; 3.876 ; 3.876 ; 3.876 ; 3.876 ;
; SW[9]      ; HEX1[3]     ; 3.870 ; 3.870 ; 3.870 ; 3.870 ;
; SW[9]      ; HEX1[4]     ; 3.917 ; 3.917 ; 3.917 ; 3.917 ;
; SW[9]      ; HEX1[5]     ; 3.873 ; 3.873 ; 3.873 ; 3.873 ;
; SW[9]      ; HEX1[6]     ; 3.902 ; 3.902 ; 3.902 ; 3.902 ;
; SW[10]     ; HEX1[0]     ; 3.939 ; 3.939 ; 3.939 ; 3.939 ;
; SW[10]     ; HEX1[1]     ; 3.911 ; 3.911 ; 3.911 ; 3.911 ;
; SW[10]     ; HEX1[2]     ; 3.782 ; 3.782 ; 3.782 ; 3.782 ;
; SW[10]     ; HEX1[3]     ; 3.782 ; 3.782 ; 3.782 ; 3.782 ;
; SW[10]     ; HEX1[4]     ;       ; 3.820 ; 3.820 ;       ;
; SW[10]     ; HEX1[5]     ; 3.777 ; 3.777 ; 3.777 ; 3.777 ;
; SW[10]     ; HEX1[6]     ; 3.815 ; 3.815 ; 3.815 ; 3.815 ;
; SW[14]     ; LEDR[12]    ; 5.520 ;       ;       ; 5.520 ;
; SW[15]     ; LEDR[13]    ; 5.530 ;       ;       ; 5.530 ;
; SW[16]     ; LEDR[14]    ; 5.458 ;       ;       ; 5.458 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[7]      ; HEX1[0]     ; 3.920 ; 3.920 ; 3.920 ; 3.920 ;
; SW[7]      ; HEX1[1]     ; 3.892 ; 3.892 ; 3.892 ; 3.892 ;
; SW[7]      ; HEX1[2]     ;       ; 3.760 ; 3.760 ;       ;
; SW[7]      ; HEX1[3]     ; 3.763 ; 3.763 ; 3.763 ; 3.763 ;
; SW[7]      ; HEX1[4]     ; 3.803 ;       ;       ; 3.803 ;
; SW[7]      ; HEX1[5]     ; 3.761 ;       ;       ; 3.761 ;
; SW[7]      ; HEX1[6]     ; 3.795 ; 3.795 ; 3.795 ; 3.795 ;
; SW[8]      ; HEX1[0]     ; 4.160 ; 4.160 ; 4.160 ; 4.160 ;
; SW[8]      ; HEX1[1]     ; 4.135 ; 4.135 ; 4.135 ; 4.135 ;
; SW[8]      ; HEX1[2]     ; 4.005 ;       ;       ; 4.005 ;
; SW[8]      ; HEX1[3]     ; 4.003 ; 4.003 ; 4.003 ; 4.003 ;
; SW[8]      ; HEX1[4]     ;       ; 4.041 ; 4.041 ;       ;
; SW[8]      ; HEX1[5]     ; 3.999 ; 3.999 ; 3.999 ; 3.999 ;
; SW[8]      ; HEX1[6]     ; 4.035 ; 4.035 ; 4.035 ; 4.035 ;
; SW[9]      ; HEX1[0]     ; 4.027 ; 4.027 ; 4.027 ; 4.027 ;
; SW[9]      ; HEX1[1]     ; 4.001 ;       ;       ; 4.001 ;
; SW[9]      ; HEX1[2]     ; 3.876 ; 3.876 ; 3.876 ; 3.876 ;
; SW[9]      ; HEX1[3]     ; 3.870 ; 3.870 ; 3.870 ; 3.870 ;
; SW[9]      ; HEX1[4]     ; 3.917 ; 3.917 ; 3.917 ; 3.917 ;
; SW[9]      ; HEX1[5]     ; 3.873 ; 3.873 ; 3.873 ; 3.873 ;
; SW[9]      ; HEX1[6]     ; 3.902 ; 3.902 ; 3.902 ; 3.902 ;
; SW[10]     ; HEX1[0]     ; 3.939 ; 3.939 ; 3.939 ; 3.939 ;
; SW[10]     ; HEX1[1]     ; 3.911 ; 3.911 ; 3.911 ; 3.911 ;
; SW[10]     ; HEX1[2]     ; 3.782 ; 3.782 ; 3.782 ; 3.782 ;
; SW[10]     ; HEX1[3]     ; 3.782 ; 3.782 ; 3.782 ; 3.782 ;
; SW[10]     ; HEX1[4]     ;       ; 3.820 ; 3.820 ;       ;
; SW[10]     ; HEX1[5]     ; 3.777 ; 3.777 ; 3.777 ; 3.777 ;
; SW[10]     ; HEX1[6]     ; 3.815 ; 3.815 ; 3.815 ; 3.815 ;
; SW[14]     ; LEDR[12]    ; 5.520 ;       ;       ; 5.520 ;
; SW[15]     ; LEDR[13]    ; 5.530 ;       ;       ; 5.530 ;
; SW[16]     ; LEDR[14]    ; 5.458 ;       ;       ; 5.458 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+----------+---------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -5.829   ; -2.743  ; N/A      ; N/A     ; -1.222              ;
;  SW[17]          ; -5.829   ; -2.743  ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -439.024 ; -85.601 ; 0.0      ; 0.0     ; -215.222            ;
;  SW[17]          ; -439.024 ; -85.601 ; N/A      ; N/A     ; -215.222            ;
+------------------+----------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[17]     ; 6.688  ; 6.688  ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 0.505  ; 0.505  ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; 0.170  ; 0.170  ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; 0.289  ; 0.289  ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; -0.700 ; -0.700 ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; -0.060 ; -0.060 ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; -0.703 ; -0.703 ; Rise       ; SW[17]          ;
;  SW[13]   ; SW[17]     ; 2.690  ; 2.690  ; Rise       ; SW[17]          ;
;  SW[14]   ; SW[17]     ; 4.350  ; 4.350  ; Rise       ; SW[17]          ;
;  SW[15]   ; SW[17]     ; 6.688  ; 6.688  ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; 6.208  ; 6.208  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[17]     ; 1.874  ; 1.874  ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 0.104  ; 0.104  ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; 0.122  ; 0.122  ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; 0.863  ; 0.863  ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; 1.559  ; 1.559  ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; 0.685  ; 0.685  ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; 1.874  ; 1.874  ; Rise       ; SW[17]          ;
;  SW[13]   ; SW[17]     ; -1.447 ; -1.447 ; Rise       ; SW[17]          ;
;  SW[14]   ; SW[17]     ; 0.082  ; 0.082  ; Rise       ; SW[17]          ;
;  SW[15]   ; SW[17]     ; -0.286 ; -0.286 ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; -2.085 ; -2.085 ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX6[*]   ; SW[17]     ; 12.260 ; 12.260 ; Rise       ; SW[17]          ;
;  HEX6[0]  ; SW[17]     ; 11.691 ; 11.691 ; Rise       ; SW[17]          ;
;  HEX6[1]  ; SW[17]     ; 11.701 ; 11.701 ; Rise       ; SW[17]          ;
;  HEX6[2]  ; SW[17]     ; 11.694 ; 11.694 ; Rise       ; SW[17]          ;
;  HEX6[3]  ; SW[17]     ; 12.260 ; 12.260 ; Rise       ; SW[17]          ;
;  HEX6[4]  ; SW[17]     ; 12.241 ; 12.241 ; Rise       ; SW[17]          ;
;  HEX6[5]  ; SW[17]     ; 12.217 ; 12.217 ; Rise       ; SW[17]          ;
;  HEX6[6]  ; SW[17]     ; 12.218 ; 12.218 ; Rise       ; SW[17]          ;
; HEX7[*]   ; SW[17]     ; 12.302 ; 12.302 ; Rise       ; SW[17]          ;
;  HEX7[0]  ; SW[17]     ; 12.073 ; 12.073 ; Rise       ; SW[17]          ;
;  HEX7[1]  ; SW[17]     ; 12.096 ; 12.096 ; Rise       ; SW[17]          ;
;  HEX7[2]  ; SW[17]     ; 12.125 ; 12.125 ; Rise       ; SW[17]          ;
;  HEX7[3]  ; SW[17]     ; 12.049 ; 12.049 ; Rise       ; SW[17]          ;
;  HEX7[4]  ; SW[17]     ; 12.302 ; 12.302 ; Rise       ; SW[17]          ;
;  HEX7[5]  ; SW[17]     ; 12.261 ; 12.261 ; Rise       ; SW[17]          ;
;  HEX7[6]  ; SW[17]     ; 12.099 ; 12.099 ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 12.097 ; 12.097 ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 12.097 ; 12.097 ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 9.437  ; 9.437  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX6[*]   ; SW[17]     ; 5.772 ; 5.772 ; Rise       ; SW[17]          ;
;  HEX6[0]  ; SW[17]     ; 5.775 ; 5.775 ; Rise       ; SW[17]          ;
;  HEX6[1]  ; SW[17]     ; 5.777 ; 5.777 ; Rise       ; SW[17]          ;
;  HEX6[2]  ; SW[17]     ; 5.772 ; 5.772 ; Rise       ; SW[17]          ;
;  HEX6[3]  ; SW[17]     ; 6.066 ; 6.066 ; Rise       ; SW[17]          ;
;  HEX6[4]  ; SW[17]     ; 6.049 ; 6.049 ; Rise       ; SW[17]          ;
;  HEX6[5]  ; SW[17]     ; 6.029 ; 6.029 ; Rise       ; SW[17]          ;
;  HEX6[6]  ; SW[17]     ; 6.030 ; 6.030 ; Rise       ; SW[17]          ;
; HEX7[*]   ; SW[17]     ; 5.980 ; 5.980 ; Rise       ; SW[17]          ;
;  HEX7[0]  ; SW[17]     ; 6.025 ; 6.025 ; Rise       ; SW[17]          ;
;  HEX7[1]  ; SW[17]     ; 6.019 ; 6.019 ; Rise       ; SW[17]          ;
;  HEX7[2]  ; SW[17]     ; 6.016 ; 6.016 ; Rise       ; SW[17]          ;
;  HEX7[3]  ; SW[17]     ; 5.980 ; 5.980 ; Rise       ; SW[17]          ;
;  HEX7[4]  ; SW[17]     ; 6.108 ; 6.108 ; Rise       ; SW[17]          ;
;  HEX7[5]  ; SW[17]     ; 6.092 ; 6.092 ; Rise       ; SW[17]          ;
;  HEX7[6]  ; SW[17]     ; 6.020 ; 6.020 ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 4.861 ; 4.861 ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 6.140 ; 6.140 ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 4.861 ; 4.861 ; Rise       ; SW[17]          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[7]      ; HEX1[0]     ; 7.357 ; 7.357 ; 7.357 ; 7.357 ;
; SW[7]      ; HEX1[1]     ; 7.313 ; 7.313 ; 7.313 ; 7.313 ;
; SW[7]      ; HEX1[2]     ;       ; 7.144 ; 7.144 ;       ;
; SW[7]      ; HEX1[3]     ; 7.154 ; 7.154 ; 7.154 ; 7.154 ;
; SW[7]      ; HEX1[4]     ; 7.200 ;       ;       ; 7.200 ;
; SW[7]      ; HEX1[5]     ; 7.149 ;       ;       ; 7.149 ;
; SW[7]      ; HEX1[6]     ; 7.186 ; 7.186 ; 7.186 ; 7.186 ;
; SW[8]      ; HEX1[0]     ; 7.895 ; 7.895 ; 7.895 ; 7.895 ;
; SW[8]      ; HEX1[1]     ; 7.882 ; 7.882 ; 7.882 ; 7.882 ;
; SW[8]      ; HEX1[2]     ; 7.712 ;       ;       ; 7.712 ;
; SW[8]      ; HEX1[3]     ; 7.718 ; 7.718 ; 7.718 ; 7.718 ;
; SW[8]      ; HEX1[4]     ;       ; 7.735 ; 7.735 ;       ;
; SW[8]      ; HEX1[5]     ; 7.712 ; 7.712 ; 7.712 ; 7.712 ;
; SW[8]      ; HEX1[6]     ; 7.755 ; 7.755 ; 7.755 ; 7.755 ;
; SW[9]      ; HEX1[0]     ; 7.694 ; 7.694 ; 7.694 ; 7.694 ;
; SW[9]      ; HEX1[1]     ; 7.652 ;       ;       ; 7.652 ;
; SW[9]      ; HEX1[2]     ; 7.484 ; 7.484 ; 7.484 ; 7.484 ;
; SW[9]      ; HEX1[3]     ; 7.492 ; 7.492 ; 7.492 ; 7.492 ;
; SW[9]      ; HEX1[4]     ; 7.546 ; 7.546 ; 7.546 ; 7.546 ;
; SW[9]      ; HEX1[5]     ; 7.470 ; 7.470 ; 7.470 ; 7.470 ;
; SW[9]      ; HEX1[6]     ; 7.524 ; 7.524 ; 7.524 ; 7.524 ;
; SW[10]     ; HEX1[0]     ; 7.498 ; 7.498 ; 7.498 ; 7.498 ;
; SW[10]     ; HEX1[1]     ; 7.455 ; 7.455 ; 7.455 ; 7.455 ;
; SW[10]     ; HEX1[2]     ; 7.287 ; 7.287 ; 7.287 ; 7.287 ;
; SW[10]     ; HEX1[3]     ; 7.295 ; 7.295 ; 7.295 ; 7.295 ;
; SW[10]     ; HEX1[4]     ;       ; 7.340 ; 7.340 ;       ;
; SW[10]     ; HEX1[5]     ; 7.289 ; 7.289 ; 7.289 ; 7.289 ;
; SW[10]     ; HEX1[6]     ; 7.323 ; 7.323 ; 7.323 ; 7.323 ;
; SW[14]     ; LEDR[12]    ; 9.631 ;       ;       ; 9.631 ;
; SW[15]     ; LEDR[13]    ; 9.651 ;       ;       ; 9.651 ;
; SW[16]     ; LEDR[14]    ; 9.418 ;       ;       ; 9.418 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[7]      ; HEX1[0]     ; 3.920 ; 3.920 ; 3.920 ; 3.920 ;
; SW[7]      ; HEX1[1]     ; 3.892 ; 3.892 ; 3.892 ; 3.892 ;
; SW[7]      ; HEX1[2]     ;       ; 3.760 ; 3.760 ;       ;
; SW[7]      ; HEX1[3]     ; 3.763 ; 3.763 ; 3.763 ; 3.763 ;
; SW[7]      ; HEX1[4]     ; 3.803 ;       ;       ; 3.803 ;
; SW[7]      ; HEX1[5]     ; 3.761 ;       ;       ; 3.761 ;
; SW[7]      ; HEX1[6]     ; 3.795 ; 3.795 ; 3.795 ; 3.795 ;
; SW[8]      ; HEX1[0]     ; 4.160 ; 4.160 ; 4.160 ; 4.160 ;
; SW[8]      ; HEX1[1]     ; 4.135 ; 4.135 ; 4.135 ; 4.135 ;
; SW[8]      ; HEX1[2]     ; 4.005 ;       ;       ; 4.005 ;
; SW[8]      ; HEX1[3]     ; 4.003 ; 4.003 ; 4.003 ; 4.003 ;
; SW[8]      ; HEX1[4]     ;       ; 4.041 ; 4.041 ;       ;
; SW[8]      ; HEX1[5]     ; 3.999 ; 3.999 ; 3.999 ; 3.999 ;
; SW[8]      ; HEX1[6]     ; 4.035 ; 4.035 ; 4.035 ; 4.035 ;
; SW[9]      ; HEX1[0]     ; 4.027 ; 4.027 ; 4.027 ; 4.027 ;
; SW[9]      ; HEX1[1]     ; 4.001 ;       ;       ; 4.001 ;
; SW[9]      ; HEX1[2]     ; 3.876 ; 3.876 ; 3.876 ; 3.876 ;
; SW[9]      ; HEX1[3]     ; 3.870 ; 3.870 ; 3.870 ; 3.870 ;
; SW[9]      ; HEX1[4]     ; 3.917 ; 3.917 ; 3.917 ; 3.917 ;
; SW[9]      ; HEX1[5]     ; 3.873 ; 3.873 ; 3.873 ; 3.873 ;
; SW[9]      ; HEX1[6]     ; 3.902 ; 3.902 ; 3.902 ; 3.902 ;
; SW[10]     ; HEX1[0]     ; 3.939 ; 3.939 ; 3.939 ; 3.939 ;
; SW[10]     ; HEX1[1]     ; 3.911 ; 3.911 ; 3.911 ; 3.911 ;
; SW[10]     ; HEX1[2]     ; 3.782 ; 3.782 ; 3.782 ; 3.782 ;
; SW[10]     ; HEX1[3]     ; 3.782 ; 3.782 ; 3.782 ; 3.782 ;
; SW[10]     ; HEX1[4]     ;       ; 3.820 ; 3.820 ;       ;
; SW[10]     ; HEX1[5]     ; 3.777 ; 3.777 ; 3.777 ; 3.777 ;
; SW[10]     ; HEX1[6]     ; 3.815 ; 3.815 ; 3.815 ; 3.815 ;
; SW[14]     ; LEDR[12]    ; 5.520 ;       ;       ; 5.520 ;
; SW[15]     ; LEDR[13]    ; 5.530 ;       ;       ; 5.530 ;
; SW[16]     ; LEDR[14]    ; 5.458 ;       ;       ; 5.458 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SW[17]     ; SW[17]   ; 3222     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SW[17]     ; SW[17]   ; 3222     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 91    ; 91   ;
; Unconstrained Output Ports      ; 26    ; 26   ;
; Unconstrained Output Port Paths ; 89    ; 89   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jun 29 14:12:13 2018
Info: Command: quartus_sta PraticaIV -c PraticaIV
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PraticaIV.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SW[17] SW[17]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.829
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.829      -439.024 SW[17] 
Info (332146): Worst-case hold slack is -2.743
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.743       -85.601 SW[17] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222      -215.222 SW[17] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.416
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.416      -119.731 SW[17] 
Info (332146): Worst-case hold slack is -1.419
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.419       -49.285 SW[17] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222      -215.222 SW[17] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 377 megabytes
    Info: Processing ended: Fri Jun 29 14:12:14 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


