TimeQuest Timing Analyzer report for g10_mastermind_controller
Sun Dec 06 12:25:11 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Recovery: 'clk'
 14. Slow Model Removal: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Propagation Delay
 21. Minimum Propagation Delay
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'clk'
 28. Fast Model Hold: 'clk'
 29. Fast Model Recovery: 'clk'
 30. Fast Model Removal: 'clk'
 31. Fast Model Minimum Pulse Width: 'clk'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Propagation Delay
 37. Minimum Propagation Delay
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Progagation Delay
 44. Minimum Progagation Delay
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; g10_mastermind_controller                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 87.37 MHz ; 87.37 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -10.446 ; -189.650      ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.276 ; -14.718       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.725 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.631 ; -56.621               ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                               ;
+---------+---------------------------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                           ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.446 ; g10_possibility_table:Gate1|TM_ADDR2[2]                             ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.486     ;
; -10.446 ; g10_possibility_table:Gate1|TM_ADDR2[2]                             ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.486     ;
; -10.444 ; g10_possibility_table:Gate1|TM_ADDR2[2]                             ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.484     ;
; -10.441 ; g10_possibility_table:Gate1|TM_ADDR2[2]                             ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.002      ; 11.481     ;
; -10.386 ; g10_possibility_table:Gate1|TM_ADDR1[1]                             ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.003      ; 11.427     ;
; -10.386 ; g10_possibility_table:Gate1|TM_ADDR1[1]                             ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.003      ; 11.427     ;
; -10.384 ; g10_possibility_table:Gate1|TM_ADDR1[1]                             ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.003      ; 11.425     ;
; -10.381 ; g10_possibility_table:Gate1|TM_ADDR1[1]                             ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.003      ; 11.422     ;
; -10.284 ; g10_possibility_table:Gate1|TM_ADDR3[1]                             ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.324     ;
; -10.284 ; g10_possibility_table:Gate1|TM_ADDR3[1]                             ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.324     ;
; -10.282 ; g10_possibility_table:Gate1|TM_ADDR3[1]                             ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.322     ;
; -10.279 ; g10_possibility_table:Gate1|TM_ADDR3[1]                             ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.002      ; 11.319     ;
; -10.251 ; g10_possibility_table:Gate1|TM_ADDR2[1]                             ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.291     ;
; -10.251 ; g10_possibility_table:Gate1|TM_ADDR2[1]                             ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.291     ;
; -10.249 ; g10_possibility_table:Gate1|TM_ADDR2[1]                             ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.289     ;
; -10.246 ; g10_possibility_table:Gate1|TM_ADDR2[1]                             ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.002      ; 11.286     ;
; -10.204 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[1] ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.244     ;
; -10.204 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[1] ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.244     ;
; -10.202 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[1] ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.242     ;
; -10.199 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[1] ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.002      ; 11.239     ;
; -10.192 ; g10_possibility_table:Gate1|TM_ADDR3[0]                             ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.232     ;
; -10.192 ; g10_possibility_table:Gate1|TM_ADDR3[0]                             ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.232     ;
; -10.190 ; g10_possibility_table:Gate1|TM_ADDR3[0]                             ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.230     ;
; -10.187 ; g10_possibility_table:Gate1|TM_ADDR3[0]                             ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.002      ; 11.227     ;
; -10.180 ; g10_possibility_table:Gate1|TM_ADDR1[0]                             ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.003      ; 11.221     ;
; -10.180 ; g10_possibility_table:Gate1|TM_ADDR1[0]                             ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.003      ; 11.221     ;
; -10.178 ; g10_possibility_table:Gate1|TM_ADDR1[0]                             ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.003      ; 11.219     ;
; -10.175 ; g10_possibility_table:Gate1|TM_ADDR1[0]                             ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.003      ; 11.216     ;
; -10.143 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[0] ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.003      ; 11.184     ;
; -10.143 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[0] ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.003      ; 11.184     ;
; -10.141 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[0] ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.003      ; 11.182     ;
; -10.138 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[0] ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.003      ; 11.179     ;
; -10.130 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[0] ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.170     ;
; -10.130 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[0] ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.170     ;
; -10.129 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[2] ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.169     ;
; -10.129 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[2] ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.169     ;
; -10.128 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[0] ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.168     ;
; -10.127 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[2] ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.167     ;
; -10.125 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[0] ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.002      ; 11.165     ;
; -10.124 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[2] ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.002      ; 11.164     ;
; -10.118 ; g10_possibility_table:Gate1|TM_ADDR3[2]                             ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.158     ;
; -10.118 ; g10_possibility_table:Gate1|TM_ADDR3[2]                             ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.158     ;
; -10.116 ; g10_possibility_table:Gate1|TM_ADDR3[2]                             ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.156     ;
; -10.113 ; g10_possibility_table:Gate1|TM_ADDR3[2]                             ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.002      ; 11.153     ;
; -10.106 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[0] ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 11.145     ;
; -10.106 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[0] ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 11.145     ;
; -10.104 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[0] ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.001      ; 11.143     ;
; -10.101 ; g10_possibility_table:Gate1|TM_ADDR4[0]                             ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.141     ;
; -10.101 ; g10_possibility_table:Gate1|TM_ADDR4[0]                             ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.141     ;
; -10.101 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[0] ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.001      ; 11.140     ;
; -10.099 ; g10_possibility_table:Gate1|TM_ADDR4[0]                             ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.139     ;
; -10.096 ; g10_possibility_table:Gate1|TM_ADDR4[0]                             ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.002      ; 11.136     ;
; -10.079 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[1] ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 11.118     ;
; -10.079 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[1] ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 11.118     ;
; -10.077 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[1] ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.001      ; 11.116     ;
; -10.075 ; g10_possibility_table:Gate1|TM_ADDR2[0]                             ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.115     ;
; -10.075 ; g10_possibility_table:Gate1|TM_ADDR2[0]                             ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.115     ;
; -10.074 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[1] ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.001      ; 11.113     ;
; -10.073 ; g10_possibility_table:Gate1|TM_ADDR2[0]                             ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.113     ;
; -10.070 ; g10_possibility_table:Gate1|TM_ADDR2[0]                             ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.002      ; 11.110     ;
; -10.056 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[2] ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 11.095     ;
; -10.056 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[2] ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 11.095     ;
; -10.054 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[2] ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.001      ; 11.093     ;
; -10.051 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[2] ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.001      ; 11.090     ;
; -10.036 ; g10_possibility_table:Gate1|TM_ADDR1[2]                             ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.003      ; 11.077     ;
; -10.036 ; g10_possibility_table:Gate1|TM_ADDR1[2]                             ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.003      ; 11.077     ;
; -10.034 ; g10_possibility_table:Gate1|TM_ADDR1[2]                             ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.003      ; 11.075     ;
; -10.031 ; g10_possibility_table:Gate1|TM_ADDR1[2]                             ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.003      ; 11.072     ;
; -9.998  ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[1] ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.003      ; 11.039     ;
; -9.998  ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[1] ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.003      ; 11.039     ;
; -9.996  ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[1] ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.003      ; 11.037     ;
; -9.993  ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[1] ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.003      ; 11.034     ;
; -9.983  ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[2] ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.003      ; 11.024     ;
; -9.983  ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[2] ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.003      ; 11.024     ;
; -9.981  ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[2] ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.003      ; 11.022     ;
; -9.978  ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[2] ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.003      ; 11.019     ;
; -9.972  ; g10_possibility_table:Gate1|TM_ADDR4[1]                             ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.012     ;
; -9.972  ; g10_possibility_table:Gate1|TM_ADDR4[1]                             ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.012     ;
; -9.970  ; g10_possibility_table:Gate1|TM_ADDR4[1]                             ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.010     ;
; -9.967  ; g10_possibility_table:Gate1|TM_ADDR4[1]                             ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.002      ; 11.007     ;
; -9.965  ; g10_possibility_table:Gate1|TM_ADDR4[2]                             ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.005     ;
; -9.965  ; g10_possibility_table:Gate1|TM_ADDR4[2]                             ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.005     ;
; -9.963  ; g10_possibility_table:Gate1|TM_ADDR4[2]                             ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.002      ; 11.003     ;
; -9.960  ; g10_possibility_table:Gate1|TM_ADDR4[2]                             ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.002      ; 11.000     ;
; -9.952  ; g10_possibility_table:Gate1|TM_ADDR2[2]                             ; g10_mastermind_controller_sgm:Gate2|y_present.G ; clk          ; clk         ; 1.000        ; 0.002      ; 10.992     ;
; -9.949  ; g10_possibility_table:Gate1|TM_ADDR2[2]                             ; g10_mastermind_controller_sgm:Gate2|y_present.H ; clk          ; clk         ; 1.000        ; 0.002      ; 10.989     ;
; -9.949  ; g10_possibility_table:Gate1|TM_ADDR2[2]                             ; g10_mastermind_controller_sgm:Gate2|y_present.I ; clk          ; clk         ; 1.000        ; 0.002      ; 10.989     ;
; -9.945  ; g10_possibility_table:Gate1|TM_ADDR2[2]                             ; g10_mastermind_controller_sgm:Gate2|y_present.F ; clk          ; clk         ; 1.000        ; 0.002      ; 10.985     ;
; -9.893  ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[1] ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 10.932     ;
; -9.893  ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[1] ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 10.932     ;
; -9.892  ; g10_possibility_table:Gate1|TM_ADDR1[1]                             ; g10_mastermind_controller_sgm:Gate2|y_present.G ; clk          ; clk         ; 1.000        ; 0.003      ; 10.933     ;
; -9.891  ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[1] ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.001      ; 10.930     ;
; -9.889  ; g10_possibility_table:Gate1|TM_ADDR1[1]                             ; g10_mastermind_controller_sgm:Gate2|y_present.H ; clk          ; clk         ; 1.000        ; 0.003      ; 10.930     ;
; -9.889  ; g10_possibility_table:Gate1|TM_ADDR1[1]                             ; g10_mastermind_controller_sgm:Gate2|y_present.I ; clk          ; clk         ; 1.000        ; 0.003      ; 10.930     ;
; -9.888  ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[1] ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.001      ; 10.927     ;
; -9.887  ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[0] ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 10.926     ;
; -9.887  ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[0] ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 10.926     ;
; -9.885  ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[0] ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.001      ; 10.924     ;
; -9.885  ; g10_possibility_table:Gate1|TM_ADDR1[1]                             ; g10_mastermind_controller_sgm:Gate2|y_present.F ; clk          ; clk         ; 1.000        ; 0.003      ; 10.926     ;
; -9.882  ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[0] ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.001      ; 10.921     ;
+---------+---------------------------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                 ;
+-------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; g10_mastermind_controller_sgm:Gate2|y_present.F                    ; g10_mastermind_controller_sgm:Gate2|y_present.F                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller_sgm:Gate2|y_present.A                    ; g10_mastermind_controller_sgm:Gate2|y_present.A                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller_sgm:Gate2|y_present.C                    ; g10_mastermind_controller_sgm:Gate2|y_present.C                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller_sgm:Gate2|TC_RST                         ; g10_mastermind_controller_sgm:Gate2|TC_RST                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_possibility_table:Gate1|TM_ADDR4[0]                            ; g10_possibility_table:Gate1|TM_ADDR4[0]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_possibility_table:Gate1|TM_ADDR4[2]                            ; g10_possibility_table:Gate1|TM_ADDR4[2]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_possibility_table:Gate1|TM_ADDR1[1]                            ; g10_possibility_table:Gate1|TM_ADDR1[1]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_possibility_table:Gate1|TM_ADDR1[2]                            ; g10_possibility_table:Gate1|TM_ADDR1[2]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_possibility_table:Gate1|TM_ADDR3[0]                            ; g10_possibility_table:Gate1|TM_ADDR3[0]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_possibility_table:Gate1|TM_ADDR3[1]                            ; g10_possibility_table:Gate1|TM_ADDR3[1]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_possibility_table:Gate1|TM_ADDR1[0]                            ; g10_possibility_table:Gate1|TM_ADDR1[0]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_possibility_table:Gate1|TM_ADDR4[1]                            ; g10_possibility_table:Gate1|TM_ADDR4[1]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller_sgm:Gate2|SR_LD                          ; g10_mastermind_controller_sgm:Gate2|SR_LD                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_possibility_table:Gate1|last                                   ; g10_possibility_table:Gate1|last                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller_sgm:Gate2|GR_SEL                         ; g10_mastermind_controller_sgm:Gate2|GR_SEL                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_controller_sgm:Gate2|GR_LD                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller_sgm:Gate2|Display                        ; g10_mastermind_controller_sgm:Gate2|Display                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.641 ; g10_mastermind_controller_sgm:Gate2|y_present.A                    ; g10_mastermind_controller_sgm:Gate2|y_present.B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.927      ;
; 0.687 ; g10_possibility_table:Gate1|last                                   ; g10_mastermind_controller_sgm:Gate2|y_present.C                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.973      ;
; 0.813 ; g10_mastermind_controller_sgm:Gate2|y_present.D                    ; g10_mastermind_controller_sgm:Gate2|y_present.E                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.099      ;
; 0.898 ; g10_possibility_table:Gate1|TM_ADDR1[0]                            ; g10_possibility_table:Gate1|TM_ADDR1[1]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.184      ;
; 0.900 ; g10_possibility_table:Gate1|TM_ADDR1[0]                            ; g10_possibility_table:Gate1|TM_ADDR1[2]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.186      ;
; 0.916 ; g10_possibility_table:Gate1|last                                   ; g10_mastermind_controller_sgm:Gate2|y_present.J                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.202      ;
; 0.916 ; g10_mastermind_controller_sgm:Gate2|y_present.E                    ; g10_mastermind_controller_sgm:Gate2|y_present.D                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.202      ;
; 0.973 ; g10_possibility_table:Gate1|TM_ADDR4[2]                            ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.259      ;
; 0.998 ; g10_mastermind_controller_sgm:Gate2|y_present.G                    ; g10_mastermind_controller_sgm:Gate2|y_present.H                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.284      ;
; 1.001 ; g10_mastermind_controller_sgm:Gate2|y_present.G                    ; g10_mastermind_controller_sgm:Gate2|y_present.I                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.287      ;
; 1.003 ; g10_mastermind_controller_sgm:Gate2|y_present.D                    ; g10_mastermind_controller_sgm:Gate2|GR_SEL                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.289      ;
; 1.032 ; g10_possibility_table:Gate1|TM_ADDR4[0]                            ; g10_possibility_table:Gate1|TM_ADDR4[1]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.318      ;
; 1.033 ; g10_mastermind_controller_sgm:Gate2|y_present.F                    ; g10_mastermind_controller_sgm:Gate2|TC_EN                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.319      ;
; 1.060 ; g10_possibility_table:Gate1|TM_ADDR3[0]                            ; g10_possibility_table:Gate1|TM_ADDR3[1]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.346      ;
; 1.085 ; g10_mastermind_controller_sgm:Gate2|SR_LD                          ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.371      ;
; 1.085 ; g10_mastermind_controller_sgm:Gate2|SR_LD                          ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.371      ;
; 1.176 ; g10_possibility_table:Gate1|TM_ADDR4[1]                            ; g10_possibility_table:Gate1|TM_ADDR4[2]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; g10_mastermind_controller_sgm:Gate2|y_present.J                    ; g10_mastermind_controller_sgm:Gate2|y_present.D                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.209 ; g10_mastermind_controller_sgm:Gate2|y_present.B                    ; g10_mastermind_controller_sgm:Gate2|y_present.C                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.495      ;
; 1.215 ; g10_mastermind_controller_sgm:Gate2|y_present.D                    ; g10_mastermind_controller_sgm:Gate2|Display                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.501      ;
; 1.260 ; g10_possibility_table:Gate1|TM_ADDR1[2]                            ; g10_possibility_table:Gate1|TM_ADDR1[1]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.546      ;
; 1.261 ; g10_possibility_table:Gate1|TM_ADDR1[2]                            ; g10_possibility_table:Gate1|TM_ADDR1[0]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.547      ;
; 1.274 ; g10_possibility_table:Gate1|TM_ADDR2[2]                            ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.559      ;
; 1.280 ; g10_possibility_table:Gate1|TM_ADDR4[0]                            ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.566      ;
; 1.284 ; g10_possibility_table:Gate1|TM_ADDR1[1]                            ; g10_possibility_table:Gate1|TM_ADDR1[0]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.570      ;
; 1.289 ; g10_possibility_table:Gate1|TM_ADDR1[1]                            ; g10_possibility_table:Gate1|TM_ADDR1[2]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.575      ;
; 1.321 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.606      ;
; 1.321 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.606      ;
; 1.321 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.606      ;
; 1.321 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.606      ;
; 1.321 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.606      ;
; 1.321 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.606      ;
; 1.325 ; g10_possibility_table:Gate1|TM_ADDR2[1]                            ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.610      ;
; 1.379 ; g10_possibility_table:Gate1|last                                   ; g10_mastermind_controller_sgm:Gate2|GR_SEL                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.665      ;
; 1.445 ; g10_mastermind_controller_sgm:Gate2|y_present.D                    ; g10_mastermind_controller_sgm:Gate2|y_present.D                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.731      ;
; 1.465 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_controller_sgm:Gate2|y_present.G                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.751      ;
; 1.465 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_controller_sgm:Gate2|y_present.H                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.751      ;
; 1.468 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_controller_sgm:Gate2|y_present.I                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.754      ;
; 1.485 ; g10_mastermind_controller_sgm:Gate2|GR_SEL                         ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.771      ;
; 1.488 ; g10_mastermind_controller_sgm:Gate2|GR_SEL                         ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; g10_possibility_table:Gate1|TM_ADDR2[0]                            ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.774      ;
; 1.489 ; g10_mastermind_controller_sgm:Gate2|GR_SEL                         ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.775      ;
; 1.490 ; g10_mastermind_controller_sgm:Gate2|GR_SEL                         ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.777      ;
; 1.493 ; g10_mastermind_controller_sgm:Gate2|GR_SEL                         ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.780      ;
; 1.499 ; g10_possibility_table:Gate1|TM_ADDR4[1]                            ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.785      ;
; 1.509 ; g10_mastermind_controller_sgm:Gate2|y_present.E                    ; g10_mastermind_controller_sgm:Gate2|y_present.A                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.795      ;
; 1.510 ; g10_mastermind_controller_sgm:Gate2|y_present.E                    ; g10_mastermind_controller_sgm:Gate2|y_present.B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.796      ;
; 1.522 ; g10_mastermind_controller_sgm:Gate2|GR_SEL                         ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.807      ;
; 1.523 ; g10_mastermind_controller_sgm:Gate2|GR_SEL                         ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.808      ;
; 1.523 ; g10_mastermind_controller_sgm:Gate2|GR_SEL                         ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.808      ;
; 1.528 ; g10_possibility_table:Gate1|TM_ADDR3[1]                            ; g10_possibility_table:Gate1|TM_ADDR3[2]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.814      ;
; 1.539 ; g10_mastermind_controller_sgm:Gate2|y_present.C                    ; g10_mastermind_controller_sgm:Gate2|y_present.D                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.825      ;
; 1.548 ; g10_mastermind_controller_sgm:Gate2|y_present.G                    ; g10_mastermind_controller_sgm:Gate2|y_present.D                     ; clk          ; clk         ; 0.000        ; -0.002     ; 1.832      ;
; 1.550 ; g10_mastermind_controller_sgm:Gate2|TC_EN                          ; g10_possibility_table:Gate1|last                                    ; clk          ; clk         ; 0.000        ; -0.002     ; 1.834      ;
; 1.558 ; g10_possibility_table:Gate1|TM_ADDR4[0]                            ; g10_possibility_table:Gate1|TM_ADDR4[2]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.844      ;
; 1.602 ; g10_mastermind_controller_sgm:Gate2|SR_LD                          ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[1]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.889      ;
; 1.616 ; g10_possibility_table:Gate1|TM_ADDR3[0]                            ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.903      ;
; 1.627 ; g10_mastermind_controller_sgm:Gate2|SR_LD                          ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.913      ;
; 1.647 ; g10_mastermind_controller_sgm:Gate2|TC_RST                         ; g10_possibility_table:Gate1|last                                    ; clk          ; clk         ; 0.000        ; -0.002     ; 1.931      ;
; 1.664 ; g10_mastermind_controller_sgm:Gate2|y_present.B                    ; g10_mastermind_controller_sgm:Gate2|y_present.A                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.950      ;
; 1.665 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_controller_sgm:Gate2|y_present.F                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.951      ;
; 1.665 ; g10_mastermind_controller_sgm:Gate2|y_present.B                    ; g10_mastermind_controller_sgm:Gate2|y_present.B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.951      ;
; 1.686 ; g10_possibility_table:Gate1|TM_ADDR3[0]                            ; g10_possibility_table:Gate1|TM_ADDR3[2]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.972      ;
; 1.763 ; g10_mastermind_controller_sgm:Gate2|y_present.J                    ; g10_mastermind_controller_sgm:Gate2|y_present.A                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.049      ;
; 1.785 ; g10_possibility_table:Gate1|last                                   ; g10_mastermind_controller_sgm:Gate2|y_present.H                     ; clk          ; clk         ; 0.000        ; 0.002      ; 2.073      ;
; 1.786 ; g10_possibility_table:Gate1|last                                   ; g10_mastermind_controller_sgm:Gate2|y_present.I                     ; clk          ; clk         ; 0.000        ; 0.002      ; 2.074      ;
; 1.817 ; g10_mastermind_controller_sgm:Gate2|y_present.D                    ; g10_mastermind_controller_sgm:Gate2|y_present.A                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.103      ;
; 1.818 ; g10_mastermind_controller_sgm:Gate2|y_present.D                    ; g10_mastermind_controller_sgm:Gate2|y_present.B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.104      ;
; 1.835 ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[2] ; g10_mastermind_controller_sgm:Gate2|y_present.G                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.121      ;
; 1.835 ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[2] ; g10_mastermind_controller_sgm:Gate2|y_present.H                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.121      ;
; 1.838 ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[2] ; g10_mastermind_controller_sgm:Gate2|y_present.I                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.124      ;
; 1.869 ; g10_mastermind_controller_sgm:Gate2|y_present.G                    ; g10_mastermind_controller_sgm:Gate2|y_present.J                     ; clk          ; clk         ; 0.000        ; -0.002     ; 2.153      ;
; 1.870 ; g10_mastermind_controller_sgm:Gate2|y_present.F                    ; g10_mastermind_controller_sgm:Gate2|y_present.A                     ; clk          ; clk         ; 0.000        ; -0.002     ; 2.154      ;
; 1.874 ; g10_mastermind_controller_sgm:Gate2|y_present.J                    ; g10_mastermind_controller_sgm:Gate2|y_present.B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.160      ;
; 1.880 ; g10_possibility_table:Gate1|last                                   ; g10_mastermind_controller_sgm:Gate2|y_present.D                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.166      ;
; 1.950 ; g10_possibility_table:Gate1|TM_ADDR3[2]                            ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.237      ;
; 1.955 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_controller_sgm:Gate2|TC_RST                          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.241      ;
; 1.958 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_controller_sgm:Gate2|TC_EN                           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.244      ;
; 1.960 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_controller_sgm:Gate2|SR_LD                           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.246      ;
; 1.986 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[0] ; clk          ; clk         ; 0.000        ; -0.002     ; 2.270      ;
; 1.986 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[1] ; clk          ; clk         ; 0.000        ; -0.002     ; 2.270      ;
; 1.986 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[2] ; clk          ; clk         ; 0.000        ; -0.002     ; 2.270      ;
; 2.022 ; g10_mastermind_controller_sgm:Gate2|y_present.D                    ; g10_mastermind_controller_sgm:Gate2|TC_EN                           ; clk          ; clk         ; 0.000        ; 0.002      ; 2.310      ;
+-------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                                          ;
+--------+--------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.276 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR4[0] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.312      ;
; -1.276 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR3[0] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.312      ;
; -1.276 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR3[1] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.312      ;
; -1.276 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR3[2] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.312      ;
; -1.276 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR4[1] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.312      ;
; -1.274 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR4[2] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.310      ;
; -1.055 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|last        ; clk          ; clk         ; 1.000        ; -0.002     ; 2.091      ;
; -1.030 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR1[1] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.065      ;
; -1.030 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR1[2] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.065      ;
; -1.030 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR1[0] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.065      ;
; -0.973 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR2[0] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.009      ;
; -0.973 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR2[1] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.009      ;
; -0.973 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR2[2] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.009      ;
+--------+--------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                                          ;
+-------+--------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.725 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR2[0] ; clk          ; clk         ; 0.000        ; -0.002     ; 2.009      ;
; 1.725 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; -0.002     ; 2.009      ;
; 1.725 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; -0.002     ; 2.009      ;
; 1.782 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR1[1] ; clk          ; clk         ; 0.000        ; -0.003     ; 2.065      ;
; 1.782 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR1[2] ; clk          ; clk         ; 0.000        ; -0.003     ; 2.065      ;
; 1.782 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR1[0] ; clk          ; clk         ; 0.000        ; -0.003     ; 2.065      ;
; 1.807 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|last        ; clk          ; clk         ; 0.000        ; -0.002     ; 2.091      ;
; 2.026 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; -0.002     ; 2.310      ;
; 2.028 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; -0.002     ; 2.312      ;
; 2.028 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR3[0] ; clk          ; clk         ; 0.000        ; -0.002     ; 2.312      ;
; 2.028 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR3[1] ; clk          ; clk         ; 0.000        ; -0.002     ; 2.312      ;
; 2.028 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; -0.002     ; 2.312      ;
; 2.028 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; -0.002     ; 2.312      ;
+-------+--------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|Display                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|Display                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|GR_LD                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|GR_LD                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|GR_SEL                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|GR_SEL                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|SR_LD                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|SR_LD                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|TC_EN                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|TC_EN                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|TC_RST                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|TC_RST                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.A                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.A                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.B                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.B                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.C                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.C                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.D                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.D                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.E                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.E                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.F                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.F                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.G                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.G                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.H                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.H                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.I                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.I                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.J                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.J                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR1[0]                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR1[0]                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR1[1]                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR1[1]                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR1[2]                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR1[2]                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR2[0]                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR2[0]                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR2[1]                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR2[1]                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR2[2]                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR2[2]                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR3[0]                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR3[0]                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR3[1]                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR3[1]                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR3[2]                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR3[2]                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR4[0]                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR4[0]                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR4[1]                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR4[1]                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR4[2]                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR4[2]                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_possibility_table:Gate1|last                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_possibility_table:Gate1|last                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Gate1|TM_ADDR1[0]|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Gate1|TM_ADDR1[0]|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Gate1|TM_ADDR1[1]|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Gate1|TM_ADDR1[1]|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Gate1|TM_ADDR1[2]|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Gate1|TM_ADDR1[2]|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Gate1|TM_ADDR2[0]|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Gate1|TM_ADDR2[0]|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Gate1|TM_ADDR2[1]|clk                                               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Ready     ; clk        ; 6.458 ; 6.458 ; Rise       ; clk             ;
; Start     ; clk        ; 0.963 ; 0.963 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Ready     ; clk        ; -3.776 ; -3.776 ; Rise       ; clk             ;
; Start     ; clk        ; -0.044 ; -0.044 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; segment1[*]  ; clk        ; 12.316 ; 12.316 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 12.206 ; 12.206 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 12.316 ; 12.316 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 11.953 ; 11.953 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 12.279 ; 12.279 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 11.955 ; 11.955 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 11.924 ; 11.924 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 12.292 ; 12.292 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 11.696 ; 11.696 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 11.683 ; 11.683 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 11.696 ; 11.696 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 11.593 ; 11.593 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 11.346 ; 11.346 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 11.376 ; 11.376 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 11.658 ; 11.658 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 11.557 ; 11.557 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 12.186 ; 12.186 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 12.149 ; 12.149 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 12.186 ; 12.186 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 12.183 ; 12.183 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 11.823 ; 11.823 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 11.874 ; 11.874 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 11.864 ; 11.864 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 11.832 ; 11.832 ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 11.664 ; 11.664 ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 11.281 ; 11.281 ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 11.601 ; 11.601 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 11.648 ; 11.648 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 11.653 ; 11.653 ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 11.664 ; 11.664 ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 11.285 ; 11.285 ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 11.282 ; 11.282 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; segment1[*]  ; clk        ; 8.940  ; 8.940  ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 9.228  ; 9.228  ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 9.341  ; 9.341  ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 8.973  ; 8.973  ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 9.301  ; 9.301  ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 8.968  ; 8.968  ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 8.940  ; 8.940  ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 10.385 ; 10.385 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 9.413  ; 9.413  ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 9.747  ; 9.747  ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 9.751  ; 9.751  ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 9.759  ; 9.759  ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 9.413  ; 9.413  ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 9.448  ; 9.448  ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 9.710  ; 9.710  ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 9.609  ; 9.609  ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 9.838  ; 9.838  ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 10.164 ; 10.164 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 10.206 ; 10.206 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 10.197 ; 10.197 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 9.838  ; 9.838  ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 9.888  ; 9.888  ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 9.879  ; 9.879  ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 9.874  ; 9.874  ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 9.920  ; 9.920  ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 9.920  ; 9.920  ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 10.286 ; 10.286 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 10.278 ; 10.278 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 10.351 ; 10.351 ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 10.354 ; 10.354 ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 9.979  ; 9.979  ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 9.980  ; 9.980  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; input1[0]  ; segment1[0] ; 10.944 ; 10.944 ; 10.944 ; 10.944 ;
; input1[0]  ; segment1[1] ; 11.073 ; 11.073 ; 11.073 ; 11.073 ;
; input1[0]  ; segment1[2] ;        ; 10.707 ; 10.707 ;        ;
; input1[0]  ; segment1[3] ; 11.022 ; 11.022 ; 11.022 ; 11.022 ;
; input1[0]  ; segment1[4] ; 10.707 ;        ;        ; 10.707 ;
; input1[0]  ; segment1[5] ; 10.677 ;        ;        ; 10.677 ;
; input1[0]  ; segment1[6] ; 11.075 ;        ;        ; 11.075 ;
; input1[0]  ; segment2[0] ; 10.795 ; 10.795 ; 10.795 ; 10.795 ;
; input1[0]  ; segment2[1] ; 10.808 ; 10.808 ; 10.808 ; 10.808 ;
; input1[0]  ; segment2[2] ;        ; 10.705 ; 10.705 ;        ;
; input1[0]  ; segment2[3] ; 10.458 ; 10.458 ; 10.458 ; 10.458 ;
; input1[0]  ; segment2[4] ; 10.488 ;        ;        ; 10.488 ;
; input1[0]  ; segment2[5] ; 10.770 ;        ;        ; 10.770 ;
; input1[0]  ; segment2[6] ; 10.669 ;        ;        ; 10.669 ;
; input1[1]  ; segment1[0] ;        ; 11.298 ; 11.298 ;        ;
; input1[1]  ; segment1[1] ; 11.408 ; 11.408 ; 11.408 ; 11.408 ;
; input1[1]  ; segment1[2] ; 11.045 ;        ;        ; 11.045 ;
; input1[1]  ; segment1[3] ; 11.371 ; 11.371 ; 11.371 ; 11.371 ;
; input1[1]  ; segment1[4] ;        ; 11.047 ; 11.047 ;        ;
; input1[1]  ; segment1[5] ; 11.016 ;        ;        ; 11.016 ;
; input1[1]  ; segment1[6] ; 11.384 ; 11.384 ; 11.384 ; 11.384 ;
; input1[1]  ; segment2[0] ;        ; 10.442 ; 10.442 ;        ;
; input1[1]  ; segment2[1] ; 10.444 ; 10.444 ; 10.444 ; 10.444 ;
; input1[1]  ; segment2[2] ; 10.455 ;        ;        ; 10.455 ;
; input1[1]  ; segment2[3] ; 10.109 ; 10.109 ; 10.109 ; 10.109 ;
; input1[1]  ; segment2[4] ;        ; 10.144 ; 10.144 ;        ;
; input1[1]  ; segment2[5] ; 10.402 ;        ;        ; 10.402 ;
; input1[1]  ; segment2[6] ; 10.298 ; 10.298 ; 10.298 ; 10.298 ;
; input1[2]  ; segment1[0] ; 11.313 ; 11.313 ; 11.313 ; 11.313 ;
; input1[2]  ; segment1[1] ; 11.433 ; 11.433 ; 11.433 ; 11.433 ;
; input1[2]  ; segment1[2] ;        ; 11.066 ; 11.066 ;        ;
; input1[2]  ; segment1[3] ; 11.387 ; 11.387 ; 11.387 ; 11.387 ;
; input1[2]  ; segment1[4] ; 11.066 ;        ;        ; 11.066 ;
; input1[2]  ; segment1[5] ;        ; 11.036 ; 11.036 ;        ;
; input1[2]  ; segment1[6] ; 11.196 ; 11.196 ; 11.196 ; 11.196 ;
; input1[2]  ; segment2[0] ; 10.594 ; 10.594 ; 10.594 ; 10.594 ;
; input1[2]  ; segment2[1] ; 10.598 ;        ;        ; 10.598 ;
; input1[2]  ; segment2[2] ;        ; 10.606 ; 10.606 ;        ;
; input1[2]  ; segment2[3] ; 10.260 ; 10.260 ; 10.260 ; 10.260 ;
; input1[2]  ; segment2[4] ; 10.295 ;        ;        ; 10.295 ;
; input1[2]  ; segment2[5] ;        ; 10.557 ; 10.557 ;        ;
; input1[2]  ; segment2[6] ; 10.456 ; 10.456 ; 10.456 ; 10.456 ;
; input2[0]  ; segment3[0] ; 10.638 ; 10.638 ; 10.638 ; 10.638 ;
; input2[0]  ; segment3[1] ; 10.680 ; 10.680 ; 10.680 ; 10.680 ;
; input2[0]  ; segment3[2] ;        ; 10.671 ; 10.671 ;        ;
; input2[0]  ; segment3[3] ; 10.312 ; 10.312 ; 10.312 ; 10.312 ;
; input2[0]  ; segment3[4] ; 10.362 ;        ;        ; 10.362 ;
; input2[0]  ; segment3[5] ; 10.353 ;        ;        ; 10.353 ;
; input2[0]  ; segment3[6] ; 10.348 ;        ;        ; 10.348 ;
; input2[0]  ; segment4[0] ; 10.449 ; 10.449 ; 10.449 ; 10.449 ;
; input2[0]  ; segment4[1] ; 10.749 ; 10.749 ; 10.749 ; 10.749 ;
; input2[0]  ; segment4[2] ;        ; 10.741 ; 10.741 ;        ;
; input2[0]  ; segment4[3] ; 10.821 ; 10.821 ; 10.821 ; 10.821 ;
; input2[0]  ; segment4[4] ; 10.817 ;        ;        ; 10.817 ;
; input2[0]  ; segment4[5] ; 10.442 ;        ;        ; 10.442 ;
; input2[0]  ; segment4[6] ; 10.450 ;        ;        ; 10.450 ;
; input2[1]  ; segment3[0] ;        ; 10.985 ; 10.985 ;        ;
; input2[1]  ; segment3[1] ; 11.022 ; 11.022 ; 11.022 ; 11.022 ;
; input2[1]  ; segment3[2] ; 11.019 ;        ;        ; 11.019 ;
; input2[1]  ; segment3[3] ; 10.659 ; 10.659 ; 10.659 ; 10.659 ;
; input2[1]  ; segment3[4] ;        ; 10.710 ; 10.710 ;        ;
; input2[1]  ; segment3[5] ; 10.700 ;        ;        ; 10.700 ;
; input2[1]  ; segment3[6] ; 10.668 ; 10.668 ; 10.668 ; 10.668 ;
; input2[1]  ; segment4[0] ;        ; 10.047 ; 10.047 ;        ;
; input2[1]  ; segment4[1] ; 10.439 ; 10.439 ; 10.439 ; 10.439 ;
; input2[1]  ; segment4[2] ; 10.486 ;        ;        ; 10.486 ;
; input2[1]  ; segment4[3] ; 10.478 ; 10.478 ; 10.478 ; 10.478 ;
; input2[1]  ; segment4[4] ;        ; 10.502 ; 10.502 ;        ;
; input2[1]  ; segment4[5] ; 10.123 ;        ;        ; 10.123 ;
; input2[1]  ; segment4[6] ; 10.107 ; 10.107 ; 10.107 ; 10.107 ;
; input2[2]  ; segment3[0] ; 11.461 ; 11.461 ; 11.461 ; 11.461 ;
; input2[2]  ; segment3[1] ; 11.504 ; 11.504 ; 11.504 ; 11.504 ;
; input2[2]  ; segment3[2] ;        ; 11.504 ; 11.504 ;        ;
; input2[2]  ; segment3[3] ; 11.136 ; 11.136 ; 11.136 ; 11.136 ;
; input2[2]  ; segment3[4] ; 11.186 ;        ;        ; 11.186 ;
; input2[2]  ; segment3[5] ;        ; 11.178 ; 11.178 ;        ;
; input2[2]  ; segment3[6] ; 11.155 ; 11.155 ; 11.155 ; 11.155 ;
; input2[2]  ; segment4[0] ; 10.278 ; 10.278 ; 10.278 ; 10.278 ;
; input2[2]  ; segment4[1] ; 10.605 ;        ;        ; 10.605 ;
; input2[2]  ; segment4[2] ;        ; 10.619 ; 10.619 ;        ;
; input2[2]  ; segment4[3] ; 10.645 ; 10.645 ; 10.645 ; 10.645 ;
; input2[2]  ; segment4[4] ; 10.637 ;        ;        ; 10.637 ;
; input2[2]  ; segment4[5] ;        ; 10.266 ; 10.266 ;        ;
; input2[2]  ; segment4[6] ; 10.275 ; 10.275 ; 10.275 ; 10.275 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; input1[0]  ; segment1[0] ; 10.944 ; 10.944 ; 10.944 ; 10.944 ;
; input1[0]  ; segment1[1] ; 11.073 ; 11.073 ; 11.073 ; 11.073 ;
; input1[0]  ; segment1[2] ;        ; 10.707 ; 10.707 ;        ;
; input1[0]  ; segment1[3] ; 11.022 ; 11.022 ; 11.022 ; 11.022 ;
; input1[0]  ; segment1[4] ; 10.707 ;        ;        ; 10.707 ;
; input1[0]  ; segment1[5] ; 10.677 ;        ;        ; 10.677 ;
; input1[0]  ; segment1[6] ; 11.075 ;        ;        ; 11.075 ;
; input1[0]  ; segment2[0] ; 10.795 ; 10.795 ; 10.795 ; 10.795 ;
; input1[0]  ; segment2[1] ; 10.808 ; 10.808 ; 10.808 ; 10.808 ;
; input1[0]  ; segment2[2] ;        ; 10.705 ; 10.705 ;        ;
; input1[0]  ; segment2[3] ; 10.458 ; 10.458 ; 10.458 ; 10.458 ;
; input1[0]  ; segment2[4] ; 10.488 ;        ;        ; 10.488 ;
; input1[0]  ; segment2[5] ; 10.770 ;        ;        ; 10.770 ;
; input1[0]  ; segment2[6] ; 10.669 ;        ;        ; 10.669 ;
; input1[1]  ; segment1[0] ;        ; 11.298 ; 11.298 ;        ;
; input1[1]  ; segment1[1] ; 11.408 ; 11.408 ; 11.408 ; 11.408 ;
; input1[1]  ; segment1[2] ; 11.045 ;        ;        ; 11.045 ;
; input1[1]  ; segment1[3] ; 11.371 ; 11.371 ; 11.371 ; 11.371 ;
; input1[1]  ; segment1[4] ;        ; 11.047 ; 11.047 ;        ;
; input1[1]  ; segment1[5] ; 11.016 ;        ;        ; 11.016 ;
; input1[1]  ; segment1[6] ; 11.384 ; 11.384 ; 11.384 ; 11.384 ;
; input1[1]  ; segment2[0] ;        ; 10.442 ; 10.442 ;        ;
; input1[1]  ; segment2[1] ; 10.444 ; 10.444 ; 10.444 ; 10.444 ;
; input1[1]  ; segment2[2] ; 10.455 ;        ;        ; 10.455 ;
; input1[1]  ; segment2[3] ; 10.109 ; 10.109 ; 10.109 ; 10.109 ;
; input1[1]  ; segment2[4] ;        ; 10.144 ; 10.144 ;        ;
; input1[1]  ; segment2[5] ; 10.402 ;        ;        ; 10.402 ;
; input1[1]  ; segment2[6] ; 10.298 ; 10.298 ; 10.298 ; 10.298 ;
; input1[2]  ; segment1[0] ; 11.313 ; 11.313 ; 11.313 ; 11.313 ;
; input1[2]  ; segment1[1] ; 11.433 ; 11.433 ; 11.433 ; 11.433 ;
; input1[2]  ; segment1[2] ;        ; 11.066 ; 11.066 ;        ;
; input1[2]  ; segment1[3] ; 11.387 ; 11.387 ; 11.387 ; 11.387 ;
; input1[2]  ; segment1[4] ; 11.066 ;        ;        ; 11.066 ;
; input1[2]  ; segment1[5] ;        ; 11.036 ; 11.036 ;        ;
; input1[2]  ; segment1[6] ; 11.196 ; 11.196 ; 11.196 ; 11.196 ;
; input1[2]  ; segment2[0] ; 10.594 ; 10.594 ; 10.594 ; 10.594 ;
; input1[2]  ; segment2[1] ; 10.598 ;        ;        ; 10.598 ;
; input1[2]  ; segment2[2] ;        ; 10.606 ; 10.606 ;        ;
; input1[2]  ; segment2[3] ; 10.260 ; 10.260 ; 10.260 ; 10.260 ;
; input1[2]  ; segment2[4] ; 10.295 ;        ;        ; 10.295 ;
; input1[2]  ; segment2[5] ;        ; 10.557 ; 10.557 ;        ;
; input1[2]  ; segment2[6] ; 10.456 ; 10.456 ; 10.456 ; 10.456 ;
; input2[0]  ; segment3[0] ; 10.638 ; 10.638 ; 10.638 ; 10.638 ;
; input2[0]  ; segment3[1] ; 10.680 ; 10.680 ; 10.680 ; 10.680 ;
; input2[0]  ; segment3[2] ;        ; 10.671 ; 10.671 ;        ;
; input2[0]  ; segment3[3] ; 10.312 ; 10.312 ; 10.312 ; 10.312 ;
; input2[0]  ; segment3[4] ; 10.362 ;        ;        ; 10.362 ;
; input2[0]  ; segment3[5] ; 10.353 ;        ;        ; 10.353 ;
; input2[0]  ; segment3[6] ; 10.348 ;        ;        ; 10.348 ;
; input2[0]  ; segment4[0] ; 10.449 ; 10.449 ; 10.449 ; 10.449 ;
; input2[0]  ; segment4[1] ; 10.749 ; 10.749 ; 10.749 ; 10.749 ;
; input2[0]  ; segment4[2] ;        ; 10.741 ; 10.741 ;        ;
; input2[0]  ; segment4[3] ; 10.821 ; 10.821 ; 10.821 ; 10.821 ;
; input2[0]  ; segment4[4] ; 10.817 ;        ;        ; 10.817 ;
; input2[0]  ; segment4[5] ; 10.442 ;        ;        ; 10.442 ;
; input2[0]  ; segment4[6] ; 10.450 ;        ;        ; 10.450 ;
; input2[1]  ; segment3[0] ;        ; 10.985 ; 10.985 ;        ;
; input2[1]  ; segment3[1] ; 11.022 ; 11.022 ; 11.022 ; 11.022 ;
; input2[1]  ; segment3[2] ; 11.019 ;        ;        ; 11.019 ;
; input2[1]  ; segment3[3] ; 10.659 ; 10.659 ; 10.659 ; 10.659 ;
; input2[1]  ; segment3[4] ;        ; 10.710 ; 10.710 ;        ;
; input2[1]  ; segment3[5] ; 10.700 ;        ;        ; 10.700 ;
; input2[1]  ; segment3[6] ; 10.668 ; 10.668 ; 10.668 ; 10.668 ;
; input2[1]  ; segment4[0] ;        ; 10.047 ; 10.047 ;        ;
; input2[1]  ; segment4[1] ; 10.439 ; 10.439 ; 10.439 ; 10.439 ;
; input2[1]  ; segment4[2] ; 10.486 ;        ;        ; 10.486 ;
; input2[1]  ; segment4[3] ; 10.478 ; 10.478 ; 10.478 ; 10.478 ;
; input2[1]  ; segment4[4] ;        ; 10.502 ; 10.502 ;        ;
; input2[1]  ; segment4[5] ; 10.123 ;        ;        ; 10.123 ;
; input2[1]  ; segment4[6] ; 10.107 ; 10.107 ; 10.107 ; 10.107 ;
; input2[2]  ; segment3[0] ; 11.461 ; 11.461 ; 11.461 ; 11.461 ;
; input2[2]  ; segment3[1] ; 11.504 ; 11.504 ; 11.504 ; 11.504 ;
; input2[2]  ; segment3[2] ;        ; 11.504 ; 11.504 ;        ;
; input2[2]  ; segment3[3] ; 11.136 ; 11.136 ; 11.136 ; 11.136 ;
; input2[2]  ; segment3[4] ; 11.186 ;        ;        ; 11.186 ;
; input2[2]  ; segment3[5] ;        ; 11.178 ; 11.178 ;        ;
; input2[2]  ; segment3[6] ; 11.155 ; 11.155 ; 11.155 ; 11.155 ;
; input2[2]  ; segment4[0] ; 10.278 ; 10.278 ; 10.278 ; 10.278 ;
; input2[2]  ; segment4[1] ; 10.605 ;        ;        ; 10.605 ;
; input2[2]  ; segment4[2] ;        ; 10.619 ; 10.619 ;        ;
; input2[2]  ; segment4[3] ; 10.645 ; 10.645 ; 10.645 ; 10.645 ;
; input2[2]  ; segment4[4] ; 10.637 ;        ;        ; 10.637 ;
; input2[2]  ; segment4[5] ;        ; 10.266 ; 10.266 ;        ;
; input2[2]  ; segment4[6] ; 10.275 ; 10.275 ; 10.275 ; 10.275 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.160 ; -46.595       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.024 ; -0.143        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.790 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -46.380               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                              ;
+--------+---------------------------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                           ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.160 ; g10_possibility_table:Gate1|TM_ADDR2[2]                             ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.193      ;
; -3.160 ; g10_possibility_table:Gate1|TM_ADDR2[2]                             ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.193      ;
; -3.158 ; g10_possibility_table:Gate1|TM_ADDR2[2]                             ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.191      ;
; -3.155 ; g10_possibility_table:Gate1|TM_ADDR2[2]                             ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.001      ; 4.188      ;
; -3.120 ; g10_possibility_table:Gate1|TM_ADDR1[1]                             ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 4.154      ;
; -3.120 ; g10_possibility_table:Gate1|TM_ADDR1[1]                             ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 4.154      ;
; -3.118 ; g10_possibility_table:Gate1|TM_ADDR1[1]                             ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.002      ; 4.152      ;
; -3.115 ; g10_possibility_table:Gate1|TM_ADDR1[1]                             ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.002      ; 4.149      ;
; -3.103 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[0] ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 4.137      ;
; -3.103 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[0] ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 4.137      ;
; -3.101 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[0] ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.002      ; 4.135      ;
; -3.098 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[0] ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.002      ; 4.132      ;
; -3.094 ; g10_possibility_table:Gate1|TM_ADDR2[1]                             ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.127      ;
; -3.094 ; g10_possibility_table:Gate1|TM_ADDR2[1]                             ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.127      ;
; -3.092 ; g10_possibility_table:Gate1|TM_ADDR2[1]                             ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.125      ;
; -3.089 ; g10_possibility_table:Gate1|TM_ADDR2[1]                             ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.001      ; 4.122      ;
; -3.085 ; g10_possibility_table:Gate1|TM_ADDR3[1]                             ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.118      ;
; -3.085 ; g10_possibility_table:Gate1|TM_ADDR3[1]                             ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.118      ;
; -3.083 ; g10_possibility_table:Gate1|TM_ADDR3[1]                             ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.116      ;
; -3.082 ; g10_possibility_table:Gate1|TM_ADDR3[0]                             ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.115      ;
; -3.082 ; g10_possibility_table:Gate1|TM_ADDR3[0]                             ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.115      ;
; -3.080 ; g10_possibility_table:Gate1|TM_ADDR3[1]                             ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.001      ; 4.113      ;
; -3.080 ; g10_possibility_table:Gate1|TM_ADDR3[0]                             ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.113      ;
; -3.078 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[2] ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.111      ;
; -3.078 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[2] ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.111      ;
; -3.077 ; g10_possibility_table:Gate1|TM_ADDR3[0]                             ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.001      ; 4.110      ;
; -3.076 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[2] ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.109      ;
; -3.076 ; g10_possibility_table:Gate1|TM_ADDR1[0]                             ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 4.110      ;
; -3.076 ; g10_possibility_table:Gate1|TM_ADDR1[0]                             ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 4.110      ;
; -3.074 ; g10_possibility_table:Gate1|TM_ADDR1[0]                             ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.002      ; 4.108      ;
; -3.073 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[2] ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.001      ; 4.106      ;
; -3.071 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[2] ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.103      ;
; -3.071 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[2] ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.103      ;
; -3.071 ; g10_possibility_table:Gate1|TM_ADDR1[0]                             ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.002      ; 4.105      ;
; -3.069 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[2] ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.101      ;
; -3.066 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[2] ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.098      ;
; -3.062 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[2] ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 4.096      ;
; -3.062 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[2] ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 4.096      ;
; -3.060 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[2] ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.002      ; 4.094      ;
; -3.057 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[2] ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.002      ; 4.091      ;
; -3.051 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[1] ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.084      ;
; -3.051 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[1] ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.084      ;
; -3.050 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[0] ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.082      ;
; -3.050 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[0] ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.082      ;
; -3.049 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[1] ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.082      ;
; -3.048 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[0] ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.080      ;
; -3.046 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[1] ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.001      ; 4.079      ;
; -3.045 ; g10_possibility_table:Gate1|TM_ADDR4[0]                             ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.078      ;
; -3.045 ; g10_possibility_table:Gate1|TM_ADDR4[0]                             ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.078      ;
; -3.045 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[0] ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.077      ;
; -3.043 ; g10_possibility_table:Gate1|TM_ADDR4[0]                             ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.076      ;
; -3.040 ; g10_possibility_table:Gate1|TM_ADDR4[0]                             ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.001      ; 4.073      ;
; -3.036 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[1] ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.068      ;
; -3.036 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[1] ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.068      ;
; -3.034 ; g10_possibility_table:Gate1|TM_ADDR3[2]                             ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.067      ;
; -3.034 ; g10_possibility_table:Gate1|TM_ADDR3[2]                             ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.067      ;
; -3.034 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[1] ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.066      ;
; -3.033 ; g10_possibility_table:Gate1|TM_ADDR2[0]                             ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.066      ;
; -3.033 ; g10_possibility_table:Gate1|TM_ADDR2[0]                             ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.066      ;
; -3.032 ; g10_possibility_table:Gate1|TM_ADDR3[2]                             ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.065      ;
; -3.031 ; g10_possibility_table:Gate1|TM_ADDR2[0]                             ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.064      ;
; -3.031 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[1] ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.063      ;
; -3.029 ; g10_possibility_table:Gate1|TM_ADDR3[2]                             ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.001      ; 4.062      ;
; -3.028 ; g10_possibility_table:Gate1|TM_ADDR2[0]                             ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.001      ; 4.061      ;
; -3.028 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[0] ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.061      ;
; -3.028 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[0] ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.061      ;
; -3.026 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[1] ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 4.060      ;
; -3.026 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[1] ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 4.060      ;
; -3.026 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[0] ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.059      ;
; -3.024 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[1] ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.002      ; 4.058      ;
; -3.023 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[0] ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.001      ; 4.056      ;
; -3.021 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[1] ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.002      ; 4.055      ;
; -3.000 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[1] ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.032      ;
; -3.000 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[1] ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.032      ;
; -3.000 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[0] ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.032      ;
; -3.000 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[0] ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.032      ;
; -2.998 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[1] ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.030      ;
; -2.998 ; g10_possibility_table:Gate1|TM_ADDR4[2]                             ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.031      ;
; -2.998 ; g10_possibility_table:Gate1|TM_ADDR4[2]                             ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.031      ;
; -2.998 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[0] ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.030      ;
; -2.996 ; g10_possibility_table:Gate1|TM_ADDR4[2]                             ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.029      ;
; -2.995 ; g10_possibility_table:Gate1|TM_ADDR1[2]                             ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 4.029      ;
; -2.995 ; g10_possibility_table:Gate1|TM_ADDR1[2]                             ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.002      ; 4.029      ;
; -2.995 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[1] ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.027      ;
; -2.995 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[0] ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.027      ;
; -2.993 ; g10_possibility_table:Gate1|TM_ADDR1[2]                             ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.002      ; 4.027      ;
; -2.993 ; g10_possibility_table:Gate1|TM_ADDR4[2]                             ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.001      ; 4.026      ;
; -2.990 ; g10_possibility_table:Gate1|TM_ADDR1[2]                             ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.002      ; 4.024      ;
; -2.980 ; g10_possibility_table:Gate1|TM_ADDR2[2]                             ; g10_mastermind_controller_sgm:Gate2|y_present.G ; clk          ; clk         ; 1.000        ; 0.001      ; 4.013      ;
; -2.978 ; g10_possibility_table:Gate1|TM_ADDR2[2]                             ; g10_mastermind_controller_sgm:Gate2|y_present.H ; clk          ; clk         ; 1.000        ; 0.001      ; 4.011      ;
; -2.977 ; g10_possibility_table:Gate1|TM_ADDR4[1]                             ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.010      ;
; -2.977 ; g10_possibility_table:Gate1|TM_ADDR4[1]                             ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.010      ;
; -2.975 ; g10_possibility_table:Gate1|TM_ADDR2[2]                             ; g10_mastermind_controller_sgm:Gate2|y_present.I ; clk          ; clk         ; 1.000        ; 0.001      ; 4.008      ;
; -2.975 ; g10_possibility_table:Gate1|TM_ADDR4[1]                             ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.001      ; 4.008      ;
; -2.972 ; g10_possibility_table:Gate1|TM_ADDR4[1]                             ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.001      ; 4.005      ;
; -2.971 ; g10_possibility_table:Gate1|TM_ADDR2[2]                             ; g10_mastermind_controller_sgm:Gate2|y_present.F ; clk          ; clk         ; 1.000        ; 0.001      ; 4.004      ;
; -2.946 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[2] ; g10_mastermind_controller_sgm:Gate2|SR_LD       ; clk          ; clk         ; 1.000        ; 0.000      ; 3.978      ;
; -2.946 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[2] ; g10_mastermind_controller_sgm:Gate2|GR_LD       ; clk          ; clk         ; 1.000        ; 0.000      ; 3.978      ;
; -2.944 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[2] ; g10_mastermind_controller_sgm:Gate2|TC_EN       ; clk          ; clk         ; 1.000        ; 0.000      ; 3.976      ;
; -2.941 ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[2] ; g10_mastermind_controller_sgm:Gate2|TC_RST      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.973      ;
+--------+---------------------------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                 ;
+-------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; g10_mastermind_controller_sgm:Gate2|y_present.F                    ; g10_mastermind_controller_sgm:Gate2|y_present.F                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller_sgm:Gate2|y_present.A                    ; g10_mastermind_controller_sgm:Gate2|y_present.A                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller_sgm:Gate2|y_present.C                    ; g10_mastermind_controller_sgm:Gate2|y_present.C                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller_sgm:Gate2|TC_RST                         ; g10_mastermind_controller_sgm:Gate2|TC_RST                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_possibility_table:Gate1|TM_ADDR4[0]                            ; g10_possibility_table:Gate1|TM_ADDR4[0]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_possibility_table:Gate1|TM_ADDR4[2]                            ; g10_possibility_table:Gate1|TM_ADDR4[2]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_possibility_table:Gate1|TM_ADDR1[1]                            ; g10_possibility_table:Gate1|TM_ADDR1[1]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_possibility_table:Gate1|TM_ADDR1[2]                            ; g10_possibility_table:Gate1|TM_ADDR1[2]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_possibility_table:Gate1|TM_ADDR3[0]                            ; g10_possibility_table:Gate1|TM_ADDR3[0]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_possibility_table:Gate1|TM_ADDR3[1]                            ; g10_possibility_table:Gate1|TM_ADDR3[1]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_possibility_table:Gate1|TM_ADDR1[0]                            ; g10_possibility_table:Gate1|TM_ADDR1[0]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_possibility_table:Gate1|TM_ADDR4[1]                            ; g10_possibility_table:Gate1|TM_ADDR4[1]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller_sgm:Gate2|SR_LD                          ; g10_mastermind_controller_sgm:Gate2|SR_LD                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_possibility_table:Gate1|last                                   ; g10_possibility_table:Gate1|last                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller_sgm:Gate2|GR_SEL                         ; g10_mastermind_controller_sgm:Gate2|GR_SEL                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_controller_sgm:Gate2|GR_LD                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller_sgm:Gate2|Display                        ; g10_mastermind_controller_sgm:Gate2|Display                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.250 ; g10_mastermind_controller_sgm:Gate2|y_present.A                    ; g10_mastermind_controller_sgm:Gate2|y_present.B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.276 ; g10_possibility_table:Gate1|last                                   ; g10_mastermind_controller_sgm:Gate2|y_present.C                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.428      ;
; 0.339 ; g10_mastermind_controller_sgm:Gate2|y_present.D                    ; g10_mastermind_controller_sgm:Gate2|y_present.E                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.491      ;
; 0.346 ; g10_possibility_table:Gate1|TM_ADDR1[0]                            ; g10_possibility_table:Gate1|TM_ADDR1[1]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.498      ;
; 0.346 ; g10_possibility_table:Gate1|TM_ADDR1[0]                            ; g10_possibility_table:Gate1|TM_ADDR1[2]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.498      ;
; 0.357 ; g10_possibility_table:Gate1|last                                   ; g10_mastermind_controller_sgm:Gate2|y_present.J                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.372 ; g10_mastermind_controller_sgm:Gate2|y_present.E                    ; g10_mastermind_controller_sgm:Gate2|y_present.D                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.379 ; g10_possibility_table:Gate1|TM_ADDR4[2]                            ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; g10_mastermind_controller_sgm:Gate2|y_present.D                    ; g10_mastermind_controller_sgm:Gate2|GR_SEL                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; g10_mastermind_controller_sgm:Gate2|y_present.G                    ; g10_mastermind_controller_sgm:Gate2|y_present.H                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; g10_mastermind_controller_sgm:Gate2|y_present.F                    ; g10_mastermind_controller_sgm:Gate2|TC_EN                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; g10_mastermind_controller_sgm:Gate2|y_present.G                    ; g10_mastermind_controller_sgm:Gate2|y_present.I                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.387 ; g10_possibility_table:Gate1|TM_ADDR4[0]                            ; g10_possibility_table:Gate1|TM_ADDR4[1]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.539      ;
; 0.398 ; g10_possibility_table:Gate1|TM_ADDR3[0]                            ; g10_possibility_table:Gate1|TM_ADDR3[1]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.550      ;
; 0.445 ; g10_possibility_table:Gate1|TM_ADDR4[1]                            ; g10_possibility_table:Gate1|TM_ADDR4[2]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.597      ;
; 0.450 ; g10_mastermind_controller_sgm:Gate2|y_present.B                    ; g10_mastermind_controller_sgm:Gate2|y_present.C                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.602      ;
; 0.458 ; g10_mastermind_controller_sgm:Gate2|y_present.D                    ; g10_mastermind_controller_sgm:Gate2|Display                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.610      ;
; 0.473 ; g10_possibility_table:Gate1|TM_ADDR1[2]                            ; g10_possibility_table:Gate1|TM_ADDR1[1]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.625      ;
; 0.474 ; g10_possibility_table:Gate1|TM_ADDR1[1]                            ; g10_possibility_table:Gate1|TM_ADDR1[0]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.626      ;
; 0.474 ; g10_possibility_table:Gate1|TM_ADDR1[2]                            ; g10_possibility_table:Gate1|TM_ADDR1[0]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.626      ;
; 0.475 ; g10_possibility_table:Gate1|TM_ADDR1[1]                            ; g10_possibility_table:Gate1|TM_ADDR1[2]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.627      ;
; 0.487 ; g10_mastermind_controller_sgm:Gate2|y_present.J                    ; g10_mastermind_controller_sgm:Gate2|y_present.D                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.639      ;
; 0.500 ; g10_possibility_table:Gate1|TM_ADDR4[0]                            ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.511 ; g10_mastermind_controller_sgm:Gate2|SR_LD                          ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; g10_mastermind_controller_sgm:Gate2|SR_LD                          ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.518 ; g10_possibility_table:Gate1|last                                   ; g10_mastermind_controller_sgm:Gate2|GR_SEL                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.521 ; g10_possibility_table:Gate1|TM_ADDR2[2]                            ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.672      ;
; 0.530 ; g10_possibility_table:Gate1|TM_ADDR2[1]                            ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.681      ;
; 0.543 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_controller_sgm:Gate2|y_present.G                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.695      ;
; 0.546 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_controller_sgm:Gate2|y_present.H                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_controller_sgm:Gate2|y_present.I                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.551 ; g10_mastermind_controller_sgm:Gate2|y_present.E                    ; g10_mastermind_controller_sgm:Gate2|y_present.A                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.559 ; g10_possibility_table:Gate1|TM_ADDR3[1]                            ; g10_possibility_table:Gate1|TM_ADDR3[2]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.711      ;
; 0.559 ; g10_mastermind_controller_sgm:Gate2|GR_SEL                         ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.711      ;
; 0.560 ; g10_mastermind_controller_sgm:Gate2|y_present.E                    ; g10_mastermind_controller_sgm:Gate2|y_present.B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.712      ;
; 0.560 ; g10_mastermind_controller_sgm:Gate2|y_present.D                    ; g10_mastermind_controller_sgm:Gate2|y_present.D                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.712      ;
; 0.562 ; g10_mastermind_controller_sgm:Gate2|GR_SEL                         ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.714      ;
; 0.572 ; g10_possibility_table:Gate1|TM_ADDR2[0]                            ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.723      ;
; 0.573 ; g10_mastermind_controller_sgm:Gate2|GR_SEL                         ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.726      ;
; 0.573 ; g10_possibility_table:Gate1|TM_ADDR4[1]                            ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.725      ;
; 0.574 ; g10_possibility_table:Gate1|TM_ADDR4[0]                            ; g10_possibility_table:Gate1|TM_ADDR4[2]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.726      ;
; 0.583 ; g10_mastermind_controller_sgm:Gate2|GR_SEL                         ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.735      ;
; 0.590 ; g10_mastermind_controller_sgm:Gate2|GR_SEL                         ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.743      ;
; 0.590 ; g10_mastermind_controller_sgm:Gate2|GR_SEL                         ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.741      ;
; 0.591 ; g10_mastermind_controller_sgm:Gate2|GR_SEL                         ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.742      ;
; 0.592 ; g10_mastermind_controller_sgm:Gate2|GR_SEL                         ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.743      ;
; 0.594 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.746      ;
; 0.594 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.746      ;
; 0.594 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.746      ;
; 0.594 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.746      ;
; 0.594 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.746      ;
; 0.594 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.746      ;
; 0.601 ; g10_mastermind_controller_sgm:Gate2|y_present.G                    ; g10_mastermind_controller_sgm:Gate2|y_present.D                     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.752      ;
; 0.601 ; g10_mastermind_controller_sgm:Gate2|y_present.C                    ; g10_mastermind_controller_sgm:Gate2|y_present.D                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.753      ;
; 0.605 ; g10_mastermind_controller_sgm:Gate2|TC_EN                          ; g10_possibility_table:Gate1|last                                    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.756      ;
; 0.606 ; g10_mastermind_controller_sgm:Gate2|y_present.B                    ; g10_mastermind_controller_sgm:Gate2|y_present.A                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.758      ;
; 0.615 ; g10_mastermind_controller_sgm:Gate2|y_present.B                    ; g10_mastermind_controller_sgm:Gate2|y_present.B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.767      ;
; 0.616 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_controller_sgm:Gate2|y_present.F                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.768      ;
; 0.617 ; g10_possibility_table:Gate1|TM_ADDR3[0]                            ; g10_possibility_table:Gate1|TM_ADDR3[2]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.769      ;
; 0.625 ; g10_mastermind_controller_sgm:Gate2|TC_RST                         ; g10_possibility_table:Gate1|last                                    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.776      ;
; 0.630 ; g10_possibility_table:Gate1|TM_ADDR3[0]                            ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.783      ;
; 0.647 ; g10_mastermind_controller_sgm:Gate2|y_present.J                    ; g10_mastermind_controller_sgm:Gate2|y_present.A                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.673 ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[2] ; g10_mastermind_controller_sgm:Gate2|y_present.G                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.825      ;
; 0.676 ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[2] ; g10_mastermind_controller_sgm:Gate2|y_present.H                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.828      ;
; 0.676 ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[2] ; g10_mastermind_controller_sgm:Gate2|y_present.I                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.828      ;
; 0.686 ; g10_mastermind_controller_sgm:Gate2|y_present.D                    ; g10_mastermind_controller_sgm:Gate2|y_present.A                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.838      ;
; 0.695 ; g10_mastermind_controller_sgm:Gate2|y_present.D                    ; g10_mastermind_controller_sgm:Gate2|y_present.B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.847      ;
; 0.696 ; g10_mastermind_controller_sgm:Gate2|y_present.J                    ; g10_mastermind_controller_sgm:Gate2|y_present.B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.848      ;
; 0.696 ; g10_possibility_table:Gate1|last                                   ; g10_mastermind_controller_sgm:Gate2|y_present.I                     ; clk          ; clk         ; 0.000        ; 0.001      ; 0.849      ;
; 0.702 ; g10_mastermind_controller_sgm:Gate2|SR_LD                          ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[1]  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.856      ;
; 0.703 ; g10_possibility_table:Gate1|last                                   ; g10_mastermind_controller_sgm:Gate2|y_present.H                     ; clk          ; clk         ; 0.000        ; 0.001      ; 0.856      ;
; 0.707 ; g10_mastermind_controller_sgm:Gate2|y_present.F                    ; g10_mastermind_controller_sgm:Gate2|y_present.A                     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.858      ;
; 0.713 ; g10_mastermind_controller_sgm:Gate2|SR_LD                          ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[3]  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.866      ;
; 0.715 ; g10_possibility_table:Gate1|last                                   ; g10_mastermind_controller_sgm:Gate2|y_present.D                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.867      ;
; 0.721 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_controller_sgm:Gate2|TC_RST                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.873      ;
; 0.724 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_controller_sgm:Gate2|TC_EN                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.876      ;
; 0.726 ; g10_mastermind_controller_sgm:Gate2|GR_LD                          ; g10_mastermind_controller_sgm:Gate2|SR_LD                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.878      ;
; 0.727 ; g10_mastermind_controller_sgm:Gate2|y_present.G                    ; g10_mastermind_controller_sgm:Gate2|y_present.J                     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.878      ;
; 0.746 ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[2] ; g10_mastermind_controller_sgm:Gate2|y_present.F                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.755 ; g10_mastermind_controller_sgm:Gate2|y_present.D                    ; g10_mastermind_controller_sgm:Gate2|TC_EN                           ; clk          ; clk         ; 0.000        ; 0.001      ; 0.908      ;
; 0.770 ; g10_mastermind_controller_sgm:Gate2|y_present.E                    ; g10_mastermind_controller_sgm:Gate2|y_present.G                     ; clk          ; clk         ; 0.000        ; 0.001      ; 0.923      ;
; 0.771 ; g10_mastermind_controller_sgm:Gate2|y_present.G                    ; g10_mastermind_controller_sgm:Gate2|y_present.A                     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.922      ;
; 0.771 ; g10_mastermind_controller_sgm:Gate2|y_present.C                    ; g10_mastermind_controller_sgm:Gate2|GR_SEL                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.923      ;
+-------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                                          ;
+--------+--------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.024 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR4[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.055      ;
; -0.024 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR3[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.055      ;
; -0.024 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR3[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.055      ;
; -0.024 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR3[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.055      ;
; -0.024 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR4[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.055      ;
; -0.023 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR4[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.054      ;
; 0.043  ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|last        ; clk          ; clk         ; 1.000        ; -0.001     ; 0.988      ;
; 0.058  ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR1[1] ; clk          ; clk         ; 1.000        ; -0.002     ; 0.972      ;
; 0.058  ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR1[2] ; clk          ; clk         ; 1.000        ; -0.002     ; 0.972      ;
; 0.058  ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR1[0] ; clk          ; clk         ; 1.000        ; -0.002     ; 0.972      ;
; 0.090  ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR2[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.941      ;
; 0.090  ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR2[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.941      ;
; 0.090  ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR2[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.941      ;
+--------+--------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                                          ;
+-------+--------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.790 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR2[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.941      ;
; 0.790 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.941      ;
; 0.790 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.941      ;
; 0.822 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR1[1] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.972      ;
; 0.822 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR1[2] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.972      ;
; 0.822 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR1[0] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.972      ;
; 0.837 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|last        ; clk          ; clk         ; 0.000        ; -0.001     ; 0.988      ;
; 0.903 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.054      ;
; 0.904 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.055      ;
; 0.904 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR3[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.055      ;
; 0.904 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR3[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.055      ;
; 0.904 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.055      ;
; 0.904 ; g10_mastermind_controller_sgm:Gate2|TC_RST ; g10_possibility_table:Gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.055      ;
+-------+--------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|Display                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|Display                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|GR_LD                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|GR_LD                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|GR_SEL                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|GR_SEL                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|SR_LD                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|SR_LD                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|TC_EN                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|TC_EN                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|TC_RST                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|TC_RST                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.A                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.A                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.B                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.B                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.C                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.C                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.D                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.D                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.E                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.E                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.F                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.F                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.G                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.G                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.H                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.H                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.I                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.I                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.J                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller_sgm:Gate2|y_present.J                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR1[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR1[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR1[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR1[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR1[2]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR1[2]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR2[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR2[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR2[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR2[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR2[2]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR2[2]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR3[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR3[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR3[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR3[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR3[2]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR3[2]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR4[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR4[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR4[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR4[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR4[2]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_possibility_table:Gate1|TM_ADDR4[2]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_possibility_table:Gate1|last                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_possibility_table:Gate1|last                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Gate1|TM_ADDR1[0]|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Gate1|TM_ADDR1[0]|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Gate1|TM_ADDR1[1]|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Gate1|TM_ADDR1[1]|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Gate1|TM_ADDR1[2]|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Gate1|TM_ADDR1[2]|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Gate1|TM_ADDR2[0]|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Gate1|TM_ADDR2[0]|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Gate1|TM_ADDR2[1]|clk                                               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Ready     ; clk        ; 2.724  ; 2.724  ; Rise       ; clk             ;
; Start     ; clk        ; -0.156 ; -0.156 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Ready     ; clk        ; -1.725 ; -1.725 ; Rise       ; clk             ;
; Start     ; clk        ; 0.483  ; 0.483  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment1[*]  ; clk        ; 5.838 ; 5.838 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 5.791 ; 5.791 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 5.836 ; 5.836 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 5.680 ; 5.680 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 5.816 ; 5.816 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 5.687 ; 5.687 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 5.670 ; 5.670 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 5.838 ; 5.838 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 5.561 ; 5.561 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 5.550 ; 5.550 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 5.561 ; 5.561 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 5.555 ; 5.555 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 5.424 ; 5.424 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 5.442 ; 5.442 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 5.522 ; 5.522 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 5.495 ; 5.495 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 5.725 ; 5.725 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 5.694 ; 5.694 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 5.717 ; 5.717 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 5.725 ; 5.725 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 5.579 ; 5.579 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 5.616 ; 5.616 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 5.603 ; 5.603 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 5.603 ; 5.603 ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 5.534 ; 5.534 ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 5.374 ; 5.374 ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 5.510 ; 5.510 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 5.532 ; 5.532 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 5.534 ; 5.534 ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 5.523 ; 5.523 ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 5.384 ; 5.384 ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 5.383 ; 5.383 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment1[*]  ; clk        ; 4.493 ; 4.493 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 4.620 ; 4.620 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 4.666 ; 4.666 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 4.512 ; 4.512 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 4.645 ; 4.645 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 4.507 ; 4.507 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 4.493 ; 4.493 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 5.098 ; 5.098 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 4.692 ; 4.692 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 4.816 ; 4.816 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 4.843 ; 4.843 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 4.825 ; 4.825 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 4.692 ; 4.692 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 4.711 ; 4.711 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 4.775 ; 4.775 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 4.746 ; 4.746 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 4.782 ; 4.782 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 4.897 ; 4.897 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 4.923 ; 4.923 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 4.931 ; 4.931 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 4.782 ; 4.782 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 4.817 ; 4.817 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 4.807 ; 4.807 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 4.806 ; 4.806 ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 4.839 ; 4.839 ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 4.839 ; 4.839 ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 4.975 ; 4.975 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 4.996 ; 4.996 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 4.999 ; 4.999 ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 4.988 ; 4.988 ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 4.849 ; 4.849 ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 4.846 ; 4.846 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; input1[0]  ; segment1[0] ; 5.502 ; 5.502 ; 5.502 ; 5.502 ;
; input1[0]  ; segment1[1] ; 5.560 ; 5.560 ; 5.560 ; 5.560 ;
; input1[0]  ; segment1[2] ;       ; 5.405 ; 5.405 ;       ;
; input1[0]  ; segment1[3] ; 5.529 ; 5.529 ; 5.529 ; 5.529 ;
; input1[0]  ; segment1[4] ; 5.406 ;       ;       ; 5.406 ;
; input1[0]  ; segment1[5] ; 5.391 ;       ;       ; 5.391 ;
; input1[0]  ; segment1[6] ; 5.563 ;       ;       ; 5.563 ;
; input1[0]  ; segment2[0] ; 5.424 ; 5.424 ; 5.424 ; 5.424 ;
; input1[0]  ; segment2[1] ; 5.435 ; 5.435 ; 5.435 ; 5.435 ;
; input1[0]  ; segment2[2] ;       ; 5.429 ; 5.429 ;       ;
; input1[0]  ; segment2[3] ; 5.298 ; 5.298 ; 5.298 ; 5.298 ;
; input1[0]  ; segment2[4] ; 5.316 ;       ;       ; 5.316 ;
; input1[0]  ; segment2[5] ; 5.396 ;       ;       ; 5.396 ;
; input1[0]  ; segment2[6] ; 5.369 ;       ;       ; 5.369 ;
; input1[1]  ; segment1[0] ;       ; 5.640 ; 5.640 ;       ;
; input1[1]  ; segment1[1] ; 5.685 ; 5.685 ; 5.685 ; 5.685 ;
; input1[1]  ; segment1[2] ; 5.529 ;       ;       ; 5.529 ;
; input1[1]  ; segment1[3] ; 5.665 ; 5.665 ; 5.665 ; 5.665 ;
; input1[1]  ; segment1[4] ;       ; 5.536 ; 5.536 ;       ;
; input1[1]  ; segment1[5] ; 5.519 ;       ;       ; 5.519 ;
; input1[1]  ; segment1[6] ; 5.687 ; 5.687 ; 5.687 ; 5.687 ;
; input1[1]  ; segment2[0] ;       ; 5.292 ; 5.292 ;       ;
; input1[1]  ; segment2[1] ; 5.296 ; 5.296 ; 5.296 ; 5.296 ;
; input1[1]  ; segment2[2] ; 5.305 ;       ;       ; 5.305 ;
; input1[1]  ; segment2[3] ; 5.169 ; 5.169 ; 5.169 ; 5.169 ;
; input1[1]  ; segment2[4] ;       ; 5.191 ; 5.191 ;       ;
; input1[1]  ; segment2[5] ; 5.254 ;       ;       ; 5.254 ;
; input1[1]  ; segment2[6] ; 5.218 ; 5.218 ; 5.218 ; 5.218 ;
; input1[2]  ; segment1[0] ; 5.651 ; 5.651 ; 5.651 ; 5.651 ;
; input1[2]  ; segment1[1] ; 5.703 ; 5.703 ; 5.703 ; 5.703 ;
; input1[2]  ; segment1[2] ;       ; 5.546 ; 5.546 ;       ;
; input1[2]  ; segment1[3] ; 5.676 ; 5.676 ; 5.676 ; 5.676 ;
; input1[2]  ; segment1[4] ; 5.555 ;       ;       ; 5.555 ;
; input1[2]  ; segment1[5] ;       ; 5.541 ; 5.541 ;       ;
; input1[2]  ; segment1[6] ; 5.625 ; 5.625 ; 5.625 ; 5.625 ;
; input1[2]  ; segment2[0] ; 5.366 ; 5.366 ; 5.366 ; 5.366 ;
; input1[2]  ; segment2[1] ; 5.393 ;       ;       ; 5.393 ;
; input1[2]  ; segment2[2] ;       ; 5.375 ; 5.375 ;       ;
; input1[2]  ; segment2[3] ; 5.242 ; 5.242 ; 5.242 ; 5.242 ;
; input1[2]  ; segment2[4] ; 5.261 ;       ;       ; 5.261 ;
; input1[2]  ; segment2[5] ;       ; 5.325 ; 5.325 ;       ;
; input1[2]  ; segment2[6] ; 5.296 ; 5.296 ; 5.296 ; 5.296 ;
; input2[0]  ; segment3[0] ; 5.343 ; 5.343 ; 5.343 ; 5.343 ;
; input2[0]  ; segment3[1] ; 5.369 ; 5.369 ; 5.369 ; 5.369 ;
; input2[0]  ; segment3[2] ;       ; 5.377 ; 5.377 ;       ;
; input2[0]  ; segment3[3] ; 5.228 ; 5.228 ; 5.228 ; 5.228 ;
; input2[0]  ; segment3[4] ; 5.263 ;       ;       ; 5.263 ;
; input2[0]  ; segment3[5] ; 5.253 ;       ;       ; 5.253 ;
; input2[0]  ; segment3[6] ; 5.252 ;       ;       ; 5.252 ;
; input2[0]  ; segment4[0] ; 5.268 ; 5.268 ; 5.268 ; 5.268 ;
; input2[0]  ; segment4[1] ; 5.404 ; 5.404 ; 5.404 ; 5.404 ;
; input2[0]  ; segment4[2] ;       ; 5.425 ; 5.425 ;       ;
; input2[0]  ; segment4[3] ; 5.428 ; 5.428 ; 5.428 ; 5.428 ;
; input2[0]  ; segment4[4] ; 5.417 ;       ;       ; 5.417 ;
; input2[0]  ; segment4[5] ; 5.278 ;       ;       ; 5.278 ;
; input2[0]  ; segment4[6] ; 5.275 ;       ;       ; 5.275 ;
; input2[1]  ; segment3[0] ;       ; 5.470 ; 5.470 ;       ;
; input2[1]  ; segment3[1] ; 5.493 ; 5.493 ; 5.493 ; 5.493 ;
; input2[1]  ; segment3[2] ; 5.501 ;       ;       ; 5.501 ;
; input2[1]  ; segment3[3] ; 5.355 ; 5.355 ; 5.355 ; 5.355 ;
; input2[1]  ; segment3[4] ;       ; 5.392 ; 5.392 ;       ;
; input2[1]  ; segment3[5] ; 5.379 ;       ;       ; 5.379 ;
; input2[1]  ; segment3[6] ; 5.379 ; 5.379 ; 5.379 ; 5.379 ;
; input2[1]  ; segment4[0] ;       ; 5.148 ; 5.148 ;       ;
; input2[1]  ; segment4[1] ; 5.286 ; 5.286 ; 5.286 ; 5.286 ;
; input2[1]  ; segment4[2] ; 5.311 ;       ;       ; 5.311 ;
; input2[1]  ; segment4[3] ; 5.312 ; 5.312 ; 5.312 ; 5.312 ;
; input2[1]  ; segment4[4] ;       ; 5.302 ; 5.302 ;       ;
; input2[1]  ; segment4[5] ; 5.160 ;       ;       ; 5.160 ;
; input2[1]  ; segment4[6] ; 5.162 ; 5.162 ; 5.162 ; 5.162 ;
; input2[2]  ; segment3[0] ; 5.665 ; 5.665 ; 5.665 ; 5.665 ;
; input2[2]  ; segment3[1] ; 5.692 ; 5.692 ; 5.692 ; 5.692 ;
; input2[2]  ; segment3[2] ;       ; 5.707 ; 5.707 ;       ;
; input2[2]  ; segment3[3] ; 5.552 ; 5.552 ; 5.552 ; 5.552 ;
; input2[2]  ; segment3[4] ; 5.593 ;       ;       ; 5.593 ;
; input2[2]  ; segment3[5] ;       ; 5.583 ; 5.583 ;       ;
; input2[2]  ; segment3[6] ; 5.587 ; 5.587 ; 5.587 ; 5.587 ;
; input2[2]  ; segment4[0] ; 5.238 ; 5.238 ; 5.238 ; 5.238 ;
; input2[2]  ; segment4[1] ; 5.367 ;       ;       ; 5.367 ;
; input2[2]  ; segment4[2] ;       ; 5.385 ; 5.385 ;       ;
; input2[2]  ; segment4[3] ; 5.393 ; 5.393 ; 5.393 ; 5.393 ;
; input2[2]  ; segment4[4] ; 5.383 ;       ;       ; 5.383 ;
; input2[2]  ; segment4[5] ;       ; 5.243 ; 5.243 ;       ;
; input2[2]  ; segment4[6] ; 5.236 ; 5.236 ; 5.236 ; 5.236 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; input1[0]  ; segment1[0] ; 5.502 ; 5.502 ; 5.502 ; 5.502 ;
; input1[0]  ; segment1[1] ; 5.560 ; 5.560 ; 5.560 ; 5.560 ;
; input1[0]  ; segment1[2] ;       ; 5.405 ; 5.405 ;       ;
; input1[0]  ; segment1[3] ; 5.529 ; 5.529 ; 5.529 ; 5.529 ;
; input1[0]  ; segment1[4] ; 5.406 ;       ;       ; 5.406 ;
; input1[0]  ; segment1[5] ; 5.391 ;       ;       ; 5.391 ;
; input1[0]  ; segment1[6] ; 5.563 ;       ;       ; 5.563 ;
; input1[0]  ; segment2[0] ; 5.424 ; 5.424 ; 5.424 ; 5.424 ;
; input1[0]  ; segment2[1] ; 5.435 ; 5.435 ; 5.435 ; 5.435 ;
; input1[0]  ; segment2[2] ;       ; 5.429 ; 5.429 ;       ;
; input1[0]  ; segment2[3] ; 5.298 ; 5.298 ; 5.298 ; 5.298 ;
; input1[0]  ; segment2[4] ; 5.316 ;       ;       ; 5.316 ;
; input1[0]  ; segment2[5] ; 5.396 ;       ;       ; 5.396 ;
; input1[0]  ; segment2[6] ; 5.369 ;       ;       ; 5.369 ;
; input1[1]  ; segment1[0] ;       ; 5.640 ; 5.640 ;       ;
; input1[1]  ; segment1[1] ; 5.685 ; 5.685 ; 5.685 ; 5.685 ;
; input1[1]  ; segment1[2] ; 5.529 ;       ;       ; 5.529 ;
; input1[1]  ; segment1[3] ; 5.665 ; 5.665 ; 5.665 ; 5.665 ;
; input1[1]  ; segment1[4] ;       ; 5.536 ; 5.536 ;       ;
; input1[1]  ; segment1[5] ; 5.519 ;       ;       ; 5.519 ;
; input1[1]  ; segment1[6] ; 5.687 ; 5.687 ; 5.687 ; 5.687 ;
; input1[1]  ; segment2[0] ;       ; 5.292 ; 5.292 ;       ;
; input1[1]  ; segment2[1] ; 5.296 ; 5.296 ; 5.296 ; 5.296 ;
; input1[1]  ; segment2[2] ; 5.305 ;       ;       ; 5.305 ;
; input1[1]  ; segment2[3] ; 5.169 ; 5.169 ; 5.169 ; 5.169 ;
; input1[1]  ; segment2[4] ;       ; 5.191 ; 5.191 ;       ;
; input1[1]  ; segment2[5] ; 5.254 ;       ;       ; 5.254 ;
; input1[1]  ; segment2[6] ; 5.218 ; 5.218 ; 5.218 ; 5.218 ;
; input1[2]  ; segment1[0] ; 5.651 ; 5.651 ; 5.651 ; 5.651 ;
; input1[2]  ; segment1[1] ; 5.703 ; 5.703 ; 5.703 ; 5.703 ;
; input1[2]  ; segment1[2] ;       ; 5.546 ; 5.546 ;       ;
; input1[2]  ; segment1[3] ; 5.676 ; 5.676 ; 5.676 ; 5.676 ;
; input1[2]  ; segment1[4] ; 5.555 ;       ;       ; 5.555 ;
; input1[2]  ; segment1[5] ;       ; 5.541 ; 5.541 ;       ;
; input1[2]  ; segment1[6] ; 5.625 ; 5.625 ; 5.625 ; 5.625 ;
; input1[2]  ; segment2[0] ; 5.366 ; 5.366 ; 5.366 ; 5.366 ;
; input1[2]  ; segment2[1] ; 5.393 ;       ;       ; 5.393 ;
; input1[2]  ; segment2[2] ;       ; 5.375 ; 5.375 ;       ;
; input1[2]  ; segment2[3] ; 5.242 ; 5.242 ; 5.242 ; 5.242 ;
; input1[2]  ; segment2[4] ; 5.261 ;       ;       ; 5.261 ;
; input1[2]  ; segment2[5] ;       ; 5.325 ; 5.325 ;       ;
; input1[2]  ; segment2[6] ; 5.296 ; 5.296 ; 5.296 ; 5.296 ;
; input2[0]  ; segment3[0] ; 5.343 ; 5.343 ; 5.343 ; 5.343 ;
; input2[0]  ; segment3[1] ; 5.369 ; 5.369 ; 5.369 ; 5.369 ;
; input2[0]  ; segment3[2] ;       ; 5.377 ; 5.377 ;       ;
; input2[0]  ; segment3[3] ; 5.228 ; 5.228 ; 5.228 ; 5.228 ;
; input2[0]  ; segment3[4] ; 5.263 ;       ;       ; 5.263 ;
; input2[0]  ; segment3[5] ; 5.253 ;       ;       ; 5.253 ;
; input2[0]  ; segment3[6] ; 5.252 ;       ;       ; 5.252 ;
; input2[0]  ; segment4[0] ; 5.268 ; 5.268 ; 5.268 ; 5.268 ;
; input2[0]  ; segment4[1] ; 5.404 ; 5.404 ; 5.404 ; 5.404 ;
; input2[0]  ; segment4[2] ;       ; 5.425 ; 5.425 ;       ;
; input2[0]  ; segment4[3] ; 5.428 ; 5.428 ; 5.428 ; 5.428 ;
; input2[0]  ; segment4[4] ; 5.417 ;       ;       ; 5.417 ;
; input2[0]  ; segment4[5] ; 5.278 ;       ;       ; 5.278 ;
; input2[0]  ; segment4[6] ; 5.275 ;       ;       ; 5.275 ;
; input2[1]  ; segment3[0] ;       ; 5.470 ; 5.470 ;       ;
; input2[1]  ; segment3[1] ; 5.493 ; 5.493 ; 5.493 ; 5.493 ;
; input2[1]  ; segment3[2] ; 5.501 ;       ;       ; 5.501 ;
; input2[1]  ; segment3[3] ; 5.355 ; 5.355 ; 5.355 ; 5.355 ;
; input2[1]  ; segment3[4] ;       ; 5.392 ; 5.392 ;       ;
; input2[1]  ; segment3[5] ; 5.379 ;       ;       ; 5.379 ;
; input2[1]  ; segment3[6] ; 5.379 ; 5.379 ; 5.379 ; 5.379 ;
; input2[1]  ; segment4[0] ;       ; 5.148 ; 5.148 ;       ;
; input2[1]  ; segment4[1] ; 5.286 ; 5.286 ; 5.286 ; 5.286 ;
; input2[1]  ; segment4[2] ; 5.311 ;       ;       ; 5.311 ;
; input2[1]  ; segment4[3] ; 5.312 ; 5.312 ; 5.312 ; 5.312 ;
; input2[1]  ; segment4[4] ;       ; 5.302 ; 5.302 ;       ;
; input2[1]  ; segment4[5] ; 5.160 ;       ;       ; 5.160 ;
; input2[1]  ; segment4[6] ; 5.162 ; 5.162 ; 5.162 ; 5.162 ;
; input2[2]  ; segment3[0] ; 5.665 ; 5.665 ; 5.665 ; 5.665 ;
; input2[2]  ; segment3[1] ; 5.692 ; 5.692 ; 5.692 ; 5.692 ;
; input2[2]  ; segment3[2] ;       ; 5.707 ; 5.707 ;       ;
; input2[2]  ; segment3[3] ; 5.552 ; 5.552 ; 5.552 ; 5.552 ;
; input2[2]  ; segment3[4] ; 5.593 ;       ;       ; 5.593 ;
; input2[2]  ; segment3[5] ;       ; 5.583 ; 5.583 ;       ;
; input2[2]  ; segment3[6] ; 5.587 ; 5.587 ; 5.587 ; 5.587 ;
; input2[2]  ; segment4[0] ; 5.238 ; 5.238 ; 5.238 ; 5.238 ;
; input2[2]  ; segment4[1] ; 5.367 ;       ;       ; 5.367 ;
; input2[2]  ; segment4[2] ;       ; 5.385 ; 5.385 ;       ;
; input2[2]  ; segment4[3] ; 5.393 ; 5.393 ; 5.393 ; 5.393 ;
; input2[2]  ; segment4[4] ; 5.383 ;       ;       ; 5.383 ;
; input2[2]  ; segment4[5] ;       ; 5.243 ; 5.243 ;       ;
; input2[2]  ; segment4[6] ; 5.236 ; 5.236 ; 5.236 ; 5.236 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -10.446  ; 0.215 ; -1.276   ; 0.790   ; -1.631              ;
;  clk             ; -10.446  ; 0.215 ; -1.276   ; 0.790   ; -1.631              ;
; Design-wide TNS  ; -189.65  ; 0.0   ; -14.718  ; 0.0     ; -56.621             ;
;  clk             ; -189.650 ; 0.000 ; -14.718  ; 0.000   ; -56.621             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Ready     ; clk        ; 6.458 ; 6.458 ; Rise       ; clk             ;
; Start     ; clk        ; 0.963 ; 0.963 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Ready     ; clk        ; -1.725 ; -1.725 ; Rise       ; clk             ;
; Start     ; clk        ; 0.483  ; 0.483  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; segment1[*]  ; clk        ; 12.316 ; 12.316 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 12.206 ; 12.206 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 12.316 ; 12.316 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 11.953 ; 11.953 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 12.279 ; 12.279 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 11.955 ; 11.955 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 11.924 ; 11.924 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 12.292 ; 12.292 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 11.696 ; 11.696 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 11.683 ; 11.683 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 11.696 ; 11.696 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 11.593 ; 11.593 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 11.346 ; 11.346 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 11.376 ; 11.376 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 11.658 ; 11.658 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 11.557 ; 11.557 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 12.186 ; 12.186 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 12.149 ; 12.149 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 12.186 ; 12.186 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 12.183 ; 12.183 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 11.823 ; 11.823 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 11.874 ; 11.874 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 11.864 ; 11.864 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 11.832 ; 11.832 ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 11.664 ; 11.664 ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 11.281 ; 11.281 ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 11.601 ; 11.601 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 11.648 ; 11.648 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 11.653 ; 11.653 ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 11.664 ; 11.664 ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 11.285 ; 11.285 ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 11.282 ; 11.282 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment1[*]  ; clk        ; 4.493 ; 4.493 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 4.620 ; 4.620 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 4.666 ; 4.666 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 4.512 ; 4.512 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 4.645 ; 4.645 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 4.507 ; 4.507 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 4.493 ; 4.493 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 5.098 ; 5.098 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 4.692 ; 4.692 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 4.816 ; 4.816 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 4.843 ; 4.843 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 4.825 ; 4.825 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 4.692 ; 4.692 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 4.711 ; 4.711 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 4.775 ; 4.775 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 4.746 ; 4.746 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 4.782 ; 4.782 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 4.897 ; 4.897 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 4.923 ; 4.923 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 4.931 ; 4.931 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 4.782 ; 4.782 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 4.817 ; 4.817 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 4.807 ; 4.807 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 4.806 ; 4.806 ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 4.839 ; 4.839 ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 4.839 ; 4.839 ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 4.975 ; 4.975 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 4.996 ; 4.996 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 4.999 ; 4.999 ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 4.988 ; 4.988 ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 4.849 ; 4.849 ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 4.846 ; 4.846 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; input1[0]  ; segment1[0] ; 10.944 ; 10.944 ; 10.944 ; 10.944 ;
; input1[0]  ; segment1[1] ; 11.073 ; 11.073 ; 11.073 ; 11.073 ;
; input1[0]  ; segment1[2] ;        ; 10.707 ; 10.707 ;        ;
; input1[0]  ; segment1[3] ; 11.022 ; 11.022 ; 11.022 ; 11.022 ;
; input1[0]  ; segment1[4] ; 10.707 ;        ;        ; 10.707 ;
; input1[0]  ; segment1[5] ; 10.677 ;        ;        ; 10.677 ;
; input1[0]  ; segment1[6] ; 11.075 ;        ;        ; 11.075 ;
; input1[0]  ; segment2[0] ; 10.795 ; 10.795 ; 10.795 ; 10.795 ;
; input1[0]  ; segment2[1] ; 10.808 ; 10.808 ; 10.808 ; 10.808 ;
; input1[0]  ; segment2[2] ;        ; 10.705 ; 10.705 ;        ;
; input1[0]  ; segment2[3] ; 10.458 ; 10.458 ; 10.458 ; 10.458 ;
; input1[0]  ; segment2[4] ; 10.488 ;        ;        ; 10.488 ;
; input1[0]  ; segment2[5] ; 10.770 ;        ;        ; 10.770 ;
; input1[0]  ; segment2[6] ; 10.669 ;        ;        ; 10.669 ;
; input1[1]  ; segment1[0] ;        ; 11.298 ; 11.298 ;        ;
; input1[1]  ; segment1[1] ; 11.408 ; 11.408 ; 11.408 ; 11.408 ;
; input1[1]  ; segment1[2] ; 11.045 ;        ;        ; 11.045 ;
; input1[1]  ; segment1[3] ; 11.371 ; 11.371 ; 11.371 ; 11.371 ;
; input1[1]  ; segment1[4] ;        ; 11.047 ; 11.047 ;        ;
; input1[1]  ; segment1[5] ; 11.016 ;        ;        ; 11.016 ;
; input1[1]  ; segment1[6] ; 11.384 ; 11.384 ; 11.384 ; 11.384 ;
; input1[1]  ; segment2[0] ;        ; 10.442 ; 10.442 ;        ;
; input1[1]  ; segment2[1] ; 10.444 ; 10.444 ; 10.444 ; 10.444 ;
; input1[1]  ; segment2[2] ; 10.455 ;        ;        ; 10.455 ;
; input1[1]  ; segment2[3] ; 10.109 ; 10.109 ; 10.109 ; 10.109 ;
; input1[1]  ; segment2[4] ;        ; 10.144 ; 10.144 ;        ;
; input1[1]  ; segment2[5] ; 10.402 ;        ;        ; 10.402 ;
; input1[1]  ; segment2[6] ; 10.298 ; 10.298 ; 10.298 ; 10.298 ;
; input1[2]  ; segment1[0] ; 11.313 ; 11.313 ; 11.313 ; 11.313 ;
; input1[2]  ; segment1[1] ; 11.433 ; 11.433 ; 11.433 ; 11.433 ;
; input1[2]  ; segment1[2] ;        ; 11.066 ; 11.066 ;        ;
; input1[2]  ; segment1[3] ; 11.387 ; 11.387 ; 11.387 ; 11.387 ;
; input1[2]  ; segment1[4] ; 11.066 ;        ;        ; 11.066 ;
; input1[2]  ; segment1[5] ;        ; 11.036 ; 11.036 ;        ;
; input1[2]  ; segment1[6] ; 11.196 ; 11.196 ; 11.196 ; 11.196 ;
; input1[2]  ; segment2[0] ; 10.594 ; 10.594 ; 10.594 ; 10.594 ;
; input1[2]  ; segment2[1] ; 10.598 ;        ;        ; 10.598 ;
; input1[2]  ; segment2[2] ;        ; 10.606 ; 10.606 ;        ;
; input1[2]  ; segment2[3] ; 10.260 ; 10.260 ; 10.260 ; 10.260 ;
; input1[2]  ; segment2[4] ; 10.295 ;        ;        ; 10.295 ;
; input1[2]  ; segment2[5] ;        ; 10.557 ; 10.557 ;        ;
; input1[2]  ; segment2[6] ; 10.456 ; 10.456 ; 10.456 ; 10.456 ;
; input2[0]  ; segment3[0] ; 10.638 ; 10.638 ; 10.638 ; 10.638 ;
; input2[0]  ; segment3[1] ; 10.680 ; 10.680 ; 10.680 ; 10.680 ;
; input2[0]  ; segment3[2] ;        ; 10.671 ; 10.671 ;        ;
; input2[0]  ; segment3[3] ; 10.312 ; 10.312 ; 10.312 ; 10.312 ;
; input2[0]  ; segment3[4] ; 10.362 ;        ;        ; 10.362 ;
; input2[0]  ; segment3[5] ; 10.353 ;        ;        ; 10.353 ;
; input2[0]  ; segment3[6] ; 10.348 ;        ;        ; 10.348 ;
; input2[0]  ; segment4[0] ; 10.449 ; 10.449 ; 10.449 ; 10.449 ;
; input2[0]  ; segment4[1] ; 10.749 ; 10.749 ; 10.749 ; 10.749 ;
; input2[0]  ; segment4[2] ;        ; 10.741 ; 10.741 ;        ;
; input2[0]  ; segment4[3] ; 10.821 ; 10.821 ; 10.821 ; 10.821 ;
; input2[0]  ; segment4[4] ; 10.817 ;        ;        ; 10.817 ;
; input2[0]  ; segment4[5] ; 10.442 ;        ;        ; 10.442 ;
; input2[0]  ; segment4[6] ; 10.450 ;        ;        ; 10.450 ;
; input2[1]  ; segment3[0] ;        ; 10.985 ; 10.985 ;        ;
; input2[1]  ; segment3[1] ; 11.022 ; 11.022 ; 11.022 ; 11.022 ;
; input2[1]  ; segment3[2] ; 11.019 ;        ;        ; 11.019 ;
; input2[1]  ; segment3[3] ; 10.659 ; 10.659 ; 10.659 ; 10.659 ;
; input2[1]  ; segment3[4] ;        ; 10.710 ; 10.710 ;        ;
; input2[1]  ; segment3[5] ; 10.700 ;        ;        ; 10.700 ;
; input2[1]  ; segment3[6] ; 10.668 ; 10.668 ; 10.668 ; 10.668 ;
; input2[1]  ; segment4[0] ;        ; 10.047 ; 10.047 ;        ;
; input2[1]  ; segment4[1] ; 10.439 ; 10.439 ; 10.439 ; 10.439 ;
; input2[1]  ; segment4[2] ; 10.486 ;        ;        ; 10.486 ;
; input2[1]  ; segment4[3] ; 10.478 ; 10.478 ; 10.478 ; 10.478 ;
; input2[1]  ; segment4[4] ;        ; 10.502 ; 10.502 ;        ;
; input2[1]  ; segment4[5] ; 10.123 ;        ;        ; 10.123 ;
; input2[1]  ; segment4[6] ; 10.107 ; 10.107 ; 10.107 ; 10.107 ;
; input2[2]  ; segment3[0] ; 11.461 ; 11.461 ; 11.461 ; 11.461 ;
; input2[2]  ; segment3[1] ; 11.504 ; 11.504 ; 11.504 ; 11.504 ;
; input2[2]  ; segment3[2] ;        ; 11.504 ; 11.504 ;        ;
; input2[2]  ; segment3[3] ; 11.136 ; 11.136 ; 11.136 ; 11.136 ;
; input2[2]  ; segment3[4] ; 11.186 ;        ;        ; 11.186 ;
; input2[2]  ; segment3[5] ;        ; 11.178 ; 11.178 ;        ;
; input2[2]  ; segment3[6] ; 11.155 ; 11.155 ; 11.155 ; 11.155 ;
; input2[2]  ; segment4[0] ; 10.278 ; 10.278 ; 10.278 ; 10.278 ;
; input2[2]  ; segment4[1] ; 10.605 ;        ;        ; 10.605 ;
; input2[2]  ; segment4[2] ;        ; 10.619 ; 10.619 ;        ;
; input2[2]  ; segment4[3] ; 10.645 ; 10.645 ; 10.645 ; 10.645 ;
; input2[2]  ; segment4[4] ; 10.637 ;        ;        ; 10.637 ;
; input2[2]  ; segment4[5] ;        ; 10.266 ; 10.266 ;        ;
; input2[2]  ; segment4[6] ; 10.275 ; 10.275 ; 10.275 ; 10.275 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; input1[0]  ; segment1[0] ; 5.502 ; 5.502 ; 5.502 ; 5.502 ;
; input1[0]  ; segment1[1] ; 5.560 ; 5.560 ; 5.560 ; 5.560 ;
; input1[0]  ; segment1[2] ;       ; 5.405 ; 5.405 ;       ;
; input1[0]  ; segment1[3] ; 5.529 ; 5.529 ; 5.529 ; 5.529 ;
; input1[0]  ; segment1[4] ; 5.406 ;       ;       ; 5.406 ;
; input1[0]  ; segment1[5] ; 5.391 ;       ;       ; 5.391 ;
; input1[0]  ; segment1[6] ; 5.563 ;       ;       ; 5.563 ;
; input1[0]  ; segment2[0] ; 5.424 ; 5.424 ; 5.424 ; 5.424 ;
; input1[0]  ; segment2[1] ; 5.435 ; 5.435 ; 5.435 ; 5.435 ;
; input1[0]  ; segment2[2] ;       ; 5.429 ; 5.429 ;       ;
; input1[0]  ; segment2[3] ; 5.298 ; 5.298 ; 5.298 ; 5.298 ;
; input1[0]  ; segment2[4] ; 5.316 ;       ;       ; 5.316 ;
; input1[0]  ; segment2[5] ; 5.396 ;       ;       ; 5.396 ;
; input1[0]  ; segment2[6] ; 5.369 ;       ;       ; 5.369 ;
; input1[1]  ; segment1[0] ;       ; 5.640 ; 5.640 ;       ;
; input1[1]  ; segment1[1] ; 5.685 ; 5.685 ; 5.685 ; 5.685 ;
; input1[1]  ; segment1[2] ; 5.529 ;       ;       ; 5.529 ;
; input1[1]  ; segment1[3] ; 5.665 ; 5.665 ; 5.665 ; 5.665 ;
; input1[1]  ; segment1[4] ;       ; 5.536 ; 5.536 ;       ;
; input1[1]  ; segment1[5] ; 5.519 ;       ;       ; 5.519 ;
; input1[1]  ; segment1[6] ; 5.687 ; 5.687 ; 5.687 ; 5.687 ;
; input1[1]  ; segment2[0] ;       ; 5.292 ; 5.292 ;       ;
; input1[1]  ; segment2[1] ; 5.296 ; 5.296 ; 5.296 ; 5.296 ;
; input1[1]  ; segment2[2] ; 5.305 ;       ;       ; 5.305 ;
; input1[1]  ; segment2[3] ; 5.169 ; 5.169 ; 5.169 ; 5.169 ;
; input1[1]  ; segment2[4] ;       ; 5.191 ; 5.191 ;       ;
; input1[1]  ; segment2[5] ; 5.254 ;       ;       ; 5.254 ;
; input1[1]  ; segment2[6] ; 5.218 ; 5.218 ; 5.218 ; 5.218 ;
; input1[2]  ; segment1[0] ; 5.651 ; 5.651 ; 5.651 ; 5.651 ;
; input1[2]  ; segment1[1] ; 5.703 ; 5.703 ; 5.703 ; 5.703 ;
; input1[2]  ; segment1[2] ;       ; 5.546 ; 5.546 ;       ;
; input1[2]  ; segment1[3] ; 5.676 ; 5.676 ; 5.676 ; 5.676 ;
; input1[2]  ; segment1[4] ; 5.555 ;       ;       ; 5.555 ;
; input1[2]  ; segment1[5] ;       ; 5.541 ; 5.541 ;       ;
; input1[2]  ; segment1[6] ; 5.625 ; 5.625 ; 5.625 ; 5.625 ;
; input1[2]  ; segment2[0] ; 5.366 ; 5.366 ; 5.366 ; 5.366 ;
; input1[2]  ; segment2[1] ; 5.393 ;       ;       ; 5.393 ;
; input1[2]  ; segment2[2] ;       ; 5.375 ; 5.375 ;       ;
; input1[2]  ; segment2[3] ; 5.242 ; 5.242 ; 5.242 ; 5.242 ;
; input1[2]  ; segment2[4] ; 5.261 ;       ;       ; 5.261 ;
; input1[2]  ; segment2[5] ;       ; 5.325 ; 5.325 ;       ;
; input1[2]  ; segment2[6] ; 5.296 ; 5.296 ; 5.296 ; 5.296 ;
; input2[0]  ; segment3[0] ; 5.343 ; 5.343 ; 5.343 ; 5.343 ;
; input2[0]  ; segment3[1] ; 5.369 ; 5.369 ; 5.369 ; 5.369 ;
; input2[0]  ; segment3[2] ;       ; 5.377 ; 5.377 ;       ;
; input2[0]  ; segment3[3] ; 5.228 ; 5.228 ; 5.228 ; 5.228 ;
; input2[0]  ; segment3[4] ; 5.263 ;       ;       ; 5.263 ;
; input2[0]  ; segment3[5] ; 5.253 ;       ;       ; 5.253 ;
; input2[0]  ; segment3[6] ; 5.252 ;       ;       ; 5.252 ;
; input2[0]  ; segment4[0] ; 5.268 ; 5.268 ; 5.268 ; 5.268 ;
; input2[0]  ; segment4[1] ; 5.404 ; 5.404 ; 5.404 ; 5.404 ;
; input2[0]  ; segment4[2] ;       ; 5.425 ; 5.425 ;       ;
; input2[0]  ; segment4[3] ; 5.428 ; 5.428 ; 5.428 ; 5.428 ;
; input2[0]  ; segment4[4] ; 5.417 ;       ;       ; 5.417 ;
; input2[0]  ; segment4[5] ; 5.278 ;       ;       ; 5.278 ;
; input2[0]  ; segment4[6] ; 5.275 ;       ;       ; 5.275 ;
; input2[1]  ; segment3[0] ;       ; 5.470 ; 5.470 ;       ;
; input2[1]  ; segment3[1] ; 5.493 ; 5.493 ; 5.493 ; 5.493 ;
; input2[1]  ; segment3[2] ; 5.501 ;       ;       ; 5.501 ;
; input2[1]  ; segment3[3] ; 5.355 ; 5.355 ; 5.355 ; 5.355 ;
; input2[1]  ; segment3[4] ;       ; 5.392 ; 5.392 ;       ;
; input2[1]  ; segment3[5] ; 5.379 ;       ;       ; 5.379 ;
; input2[1]  ; segment3[6] ; 5.379 ; 5.379 ; 5.379 ; 5.379 ;
; input2[1]  ; segment4[0] ;       ; 5.148 ; 5.148 ;       ;
; input2[1]  ; segment4[1] ; 5.286 ; 5.286 ; 5.286 ; 5.286 ;
; input2[1]  ; segment4[2] ; 5.311 ;       ;       ; 5.311 ;
; input2[1]  ; segment4[3] ; 5.312 ; 5.312 ; 5.312 ; 5.312 ;
; input2[1]  ; segment4[4] ;       ; 5.302 ; 5.302 ;       ;
; input2[1]  ; segment4[5] ; 5.160 ;       ;       ; 5.160 ;
; input2[1]  ; segment4[6] ; 5.162 ; 5.162 ; 5.162 ; 5.162 ;
; input2[2]  ; segment3[0] ; 5.665 ; 5.665 ; 5.665 ; 5.665 ;
; input2[2]  ; segment3[1] ; 5.692 ; 5.692 ; 5.692 ; 5.692 ;
; input2[2]  ; segment3[2] ;       ; 5.707 ; 5.707 ;       ;
; input2[2]  ; segment3[3] ; 5.552 ; 5.552 ; 5.552 ; 5.552 ;
; input2[2]  ; segment3[4] ; 5.593 ;       ;       ; 5.593 ;
; input2[2]  ; segment3[5] ;       ; 5.583 ; 5.583 ;       ;
; input2[2]  ; segment3[6] ; 5.587 ; 5.587 ; 5.587 ; 5.587 ;
; input2[2]  ; segment4[0] ; 5.238 ; 5.238 ; 5.238 ; 5.238 ;
; input2[2]  ; segment4[1] ; 5.367 ;       ;       ; 5.367 ;
; input2[2]  ; segment4[2] ;       ; 5.385 ; 5.385 ;       ;
; input2[2]  ; segment4[3] ; 5.393 ; 5.393 ; 5.393 ; 5.393 ;
; input2[2]  ; segment4[4] ; 5.383 ;       ;       ; 5.383 ;
; input2[2]  ; segment4[5] ;       ; 5.243 ; 5.243 ;       ;
; input2[2]  ; segment4[6] ; 5.236 ; 5.236 ; 5.236 ; 5.236 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 486691   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 486691   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 13       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 13       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 107   ; 107  ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 196   ; 196  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Dec 06 12:25:06 2015
Info: Command: quartus_sta g10_mastermind_algo -c g10_mastermind_controller
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'g10_mastermind_controller.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.446
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.446      -189.650 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
Info (332146): Worst-case recovery slack is -1.276
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.276       -14.718 clk 
Info (332146): Worst-case removal slack is 1.725
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.725         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -56.621 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.160
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.160       -46.595 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332146): Worst-case recovery slack is -0.024
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.024        -0.143 clk 
Info (332146): Worst-case removal slack is 0.790
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.790         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -46.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 442 megabytes
    Info: Processing ended: Sun Dec 06 12:25:11 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


