# üìù README ‚Äî TP FPGA  
**Auteurs :** Antoine Lemarignier, Louis Vozzzola

## üìå Pr√©sentation du projet
Ce TP a pour objectif de se familiariser avec le d√©veloppement sur **FPGA**, depuis la description mat√©rielle jusqu‚Äô√† la synth√®se et la mise en ≈ìuvre sur carte.

**Mat√©riel et outils utilis√©s :**
- Carte FPGA : *(√† compl√©ter, ex : Basys 3 / Nexys A7 / DE10-Lite...)*
- Langage HDL : *(VHDL / Verilog)*
- Environnement : *(Vivado / Quartus)*

L‚Äôobjectif principal est d‚Äôapprendre √† concevoir un circuit num√©rique, le simuler et le d√©ployer sur FPGA.

---

## üß© Contenu du TP

### 1. Premier Test
On suit toute la d√©marche est on arrive bien √©teindre la LED quand on appuie sur le bouton :
<img width="480" height="848" alt="image" src="https://github.com/user-attachments/assets/f406379a-df81-4ad0-8d79-7b6d797983c3" />


On change alors notre en code en mettant not pushl, la led s'allume lorsque l'on appuie sur le bouton.




### 2. Faire clignoter une LED
![WhatsApp Image 2025-12-12 √† 10 37 48_b3b67c9f](https://github.com/user-attachments/assets/885d98dc-a522-4058-8c69-d7e5c6610f5b)

La clock FPGA_CLK1_50 est une 50MHz, et elle est plac√© sur le pin V11.
![alt text](/TP-FPGA-MINEUR/IMG/image.png)

![alt text](/TP-FPGA-MINEUR/IMG/image-1.png)
![WhatsApp Image 2025-12-12 √† 10 37 48_571fd5b2](https://github.com/user-attachments/assets/ff54ca97-e1a9-49d1-bf60-13e0ae75aa39)


6. On peut r√©aliser 

7. On peut r√©aliser une premi√®re √©bauche du compteur :


8. 
![alt text](image.png)


11. Le _n dans i_rst_n repr√©sente negated. Donc par d√©fault il est invers√©. Pour l'activer, il faut i_rst_n = 0.

**Chenillard**


Gestion des encodeurs

### 3. Simulation
Gestion des encodeurs
- Cr√©ation de testbenches.
- ![WhatsApp Image 2025-12-12 √† 11 29 12_fdd79241](https://github.com/user-attachments/assets/3e0310cd-c0f9-460c-9311-552607601bd9)

- <img width="2212" height="864" alt="image" src="https://github.com/user-attachments/assets/03ddea3f-9e36-49ce-a7e2-ec6fecb05e71" />
```VHDL
library ieee;
use ieee.std_logic_1164.all;

entity edge_detector is
    port (
        i_clk : in  std_logic;
        i_a   : in  std_logic;  --  A
        o_e   : out std_logic   --  E
    );
end entity edge_detector;

architecture rtl of edge_detector is
    signal r1_curr : std_logic := '0'; 
    signal r2_prev : std_logic := '0'; --  'b' 

begin
    process(i_clk)
    begin
        if rising_edge(i_clk) then
            r1_curr <= i_a;      
            r2_prev <= r1_curr;  
        end if;
    end process;
	 
    o_e <= r1_curr xor r2_prev;

end architecture rtl;
```
Sur Modelsim :
<img width="2338" height="194" alt="image" src="https://github.com/user-attachments/assets/3843c69e-5392-47f0-a00e-400f1df53125" />

- V√©rification fonctionnelle.
- ```VHDL
  library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity encodeur is
    generic (
        C_WIDTH : integer := 10 -- 10 LEDs disponibles
    );
    port (
        i_clk   : in std_logic;                      -- Horloge 50 MHz
        i_rst_n : in std_logic;                      -- Reset (Bouton KEY0)
        i_a     : in std_logic;                      -- Encodeur A
        i_b     : in std_logic;                      -- Encodeur B
        o_led_vector   : out std_logic_vector(C_WIDTH-1 downto 0) 
    );
end entity encodeur;

architecture rtl of encodeur is
    signal r_a_curr, r_a_prev : std_logic;
    signal r_b_curr, r_b_prev : std_logic;
    signal r_counter : unsigned(C_WIDTH-1 downto 0) := (others => '0');
begin
    process(i_clk, i_rst_n)
    begin
        if i_rst_n = '0' then
            r_counter <= (others => '0');
            r_a_curr <= '0'; r_a_prev <= '0';
            r_b_curr <= '0'; r_b_prev <= '0';
        elsif rising_edge(i_clk) then
            -- Synchronisation
            r_a_curr <= i_a; r_a_prev <= r_a_curr;
            r_b_curr <= i_b; r_b_prev <= r_b_curr;

            -- Logique d'incr√©mentation
            if (r_a_curr = '1' and r_a_prev = '0' and r_b_curr = '0') or
               (r_a_curr = '0' and r_a_prev = '1' and r_b_curr = '1') then
                r_counter <= r_counter + 1;
            
            -- Logique de d√©cr√©mentation
            elsif (r_b_curr = '1' and r_b_prev = '0' and r_a_curr = '0') or
                  (r_b_curr = '0' and r_b_prev = '1' and r_a_curr = '1') then
                r_counter <= r_counter - 1;
            end if;
        end if;
    end process;
    
    o_led_vector <= std_logic_vector(r_counter);
end architecture rtl;
```

### 4. Synth√®se & Impl√©mentation
- Synth√®se.
- Placement & routage.
- R√©solution des warnings/erreurs.

### 5. T√©l√©versement sur FPGA
- G√©n√©ration du bitstream.
- Programmation de la carte.

### 6. Tests et validation
- Comparaison simulation vs mat√©riel.
- Analyse des √©carts √©ventuels.

---

## üìÇ Arborescence du projet
