<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:25.2425</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.02.01</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0013726</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 패키지</inventionTitle><inventionTitleEng>SEMICONDUCTOR PACKAGE</inventionTitleEng><openDate>2024.08.08</openDate><openNumber>10-2024-0121013</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 반도체 패키지는 절연층을 포함하고, 상기 절연층의 상면은 복수의 오목면을 포함하고, 상기 절연층의 하면은 복수의 볼록면을 포함하며, 상기 복수의 오목면 및 상기 복수의 볼록면에서, 서로 수직 방향으로 중첩된 오목면 및 볼록면은 서로 동일한 곡률을 가진다. 또한, 실시 예에 따른 반도체 패키지는 상면에 복수의 오목면이 구비된 제1 절연층; 및 상기 제1 절연층 상에 배치되고, 상면에 복수의 오목면이 구비된 제2 절연층을 포함하고, 상기 제1 절연층의 상면에 구비된 복수의 오목면 및 상기 제2 절연층의 상면에 구비된 복수의 오목면 중에서, 서로 수직 방향으로 중첩된 2개의 오목면은 서로 동일한 곡률을 가진다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 절연층을 포함하고,상기 절연층의 상면은 복수의 오목면을 포함하고,상기 절연층의 하면은 복수의 볼록면을 포함하며,상기 복수의 오목면 및 상기 복수의 볼록면에서, 서로 수직 방향으로 중첩된 오목면 및 볼록면은 서로 동일한 곡률을 가진, 반도체 패키지.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 복수의 오목면은 서로 다른 곡률을 가진 제1 및 제2 오목면을 포함하고,상기 복수의 볼록면은 서로 다른 곡률을 가진 제1 및 제2 볼록면을 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 제1 오목면은 상기 제1 볼록면과 수직 방향으로 중첩되고, 상기 제2 오목면은 상기 제2 볼록면과 수직 방향으로 중첩되며,상기 제1 오목면의 곡률은 상기 제1 볼록면의 곡률과 동일하고,상기 제2 오목면의 곡률은 상기 제2 볼록면의 곡률과 동일한, 반도체 패키지.</claim></claimInfo><claimInfo><claim>4. 제1항 내지 제3항에 있어서,상기 절연층은 보강 부재를 포함하고,상기 복수의 오목면 및 상기 복수의 볼록면 각각은 상기 보강 부재의 곡률과 다른 곡률을 가진, 반도체 패키지.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 보강 부재는 필러를 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>6. 제4항에 있어서,상기 절연층의 상면과 상기 보강 부재의 표면은 수직 방향으로의 이격 거리를 갖고,상기 이격 거리는 1㎛ 내지 3.5㎛의 범위를 가진, 반도체 패키지.</claim></claimInfo><claimInfo><claim>7. 제4항에 있어서,상기 절연층 상에 배치된 제1 전극부를 포함하고,상기 제1 전극부의 하면은 상기 절연층의 복수의 오목면 중 적어도 하나와 접촉하는 볼록면을 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 제1 전극부는 상기 절연층 내에 구비된 상기 보강 부재와 접촉하지 않는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>9. 제4항에 있어서,상기 절연층 상에 배치된 보호층을 더 포함하고,상기 보호층의 하면은 상기 절연층의 복수의 오목면 중 적어도 하나에 대응하는 볼록면을 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>10. 제4항에 있어서,상기 절연층을 관통하는 제2 전극부를 더 포함하고,상기 제2 전극부의 측면은 상기 절연층의 측면을 향하여 볼록한 볼록면을 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제2 전극부의 볼록면의 곡률은 상기 보강 부재의 곡률과 동일한, 반도체 패키지.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서,상기 제2 전극부의 측면의 적어도 일부는 상기 보강 부재와 접촉하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>13. 제7항에 있어서,상기 제1 전극부 상에 배치된 도전성 결합부; 상기 도전성 결합부 상에 배치된 접속부; 및상기 접속부 상에 배치된 반도체 소자를 더 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 제1 전극부는 상기 절연층 내에 매립된 제1부 및 상기 제1 부 상에 배치되고 상기 절연층 상으로 돌출된 제2부를 포함하며,상기 도전성 결합부는 상기 제1 전극부의 상기 제2부 상에 구비된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>15. 제13항에 있어서,상기 절연층 내에 매립된 연결 부재를 더 포함하고,상기 반도체 소자는,상기 연결 부재와 수직 방향으로 중첩된 제1 단자를 포함하는 제1 반도체 소자; 및상기 제1 반도체 소자와 수평 방향으로 이격되고, 상기 연결 부재와 수직 방향으로 중첩된 제2 단자를 포함하는 제2 반도체 소자를 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>16. 상면에 복수의 오목면이 구비된 제1 절연층; 및상기 제1 절연층 상에 배치되고, 상면에 복수의 오목면이 구비된 제2 절연층을 포함하고,상기 제1 절연층의 상면에 구비된 복수의 오목면 및 상기 제2 절연층의 상면에 구비된 복수의 오목면 중에서, 서로 수직 방향으로 중첩된 2개의 오목면은 서로 동일한 곡률을 가진, 반도체 패키지.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 제1 절연층의 상면에 구비된 복수의 오목면은 서로 다른 곡률을 가진 제1 및 제2 오목면을 포함하고,상기 제2 절연층의 상면에 구비된 복수의 오목면은, 상기 제1 오목면과 수직 방향으로 중첩되고, 상기 제1 오목면의 곡률과 동일한 곡률을 가진 제3 오목면과,상기 제2 오목면과 수직 방향으로 중첩되고, 상기 제2 오목면의 곡률과 동일한 곡률을 가진 제4 오목면을 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 제1 및 제2 절연층 각각은 보강 부재를 포함하고,상기 제1 및 제2 절연층의 각각의 상면에 구비된 복수의 오목면은 상기 보강 부재의 곡률과 다른 곡률을 가진, 반도체 패키지.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서,상기 제2 절연층 상에 배치된 제1 전극부; 상기 제1 전극부 상에 배치된 도전성 결합부;상기 도전성 결합부 상에 배치된 접속부; 및상기 접속부 상에 배치된 반도체 소자를 더 포함하고,상기 제1 전극부는 상기 제2 절연층 내에 매립된 제1부 및 상기 제1 부 상에 배치되고 상기 제2 절연층 상으로 돌출된 제2부를 포함하며,상기 도전성 결합부는 상기 제1 전극부의 상기 제2부 상에 구비된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 절연층 내에 매립된 연결 부재를 더 포함하고,상기 반도체 소자는,상기 연결 부재와 수직 방향으로 중첩된 제1 단자를 포함하는 제1 반도체 소자; 및상기 제1 반도체 소자와 수평 방향으로 이격되고, 상기 연결 부재와 수직 방향으로 중첩된 제2 단자를 포함하는 제2 반도체 소자를 포함하는, 반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, HAE SIK</engName><name>김해식</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>LEE, YU JIN</engName><name>이유진</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.02.01</receiptDate><receiptNumber>1-1-2023-0120767-68</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230013726.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93f583437b31af2d75bca7519aa515f6174df3c3a8209aaf4e4d8e88ac9305110b053adb43c8e8864cccdc21526412c2d1335ce90998d6666f</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf6c293c2556aaed94b86e9a2fa4073cf496eaba478d8da6a4385f8eb76f450eec98bc9cd059b7f8941cc75d7d0a3dcb4d4935821b1f7fa9b3</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>