Timing Analyzer report for test_sin_testigo_a_pc
Sat Jan 11 12:24:54 2025
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_50'
 13. Slow 1200mV 85C Model Setup: 'divisor:inst13|clk_int'
 14. Slow 1200mV 85C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 15. Slow 1200mV 85C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 16. Slow 1200mV 85C Model Setup: 'pix_clk_i'
 17. Slow 1200mV 85C Model Hold: 'clk_50'
 18. Slow 1200mV 85C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 19. Slow 1200mV 85C Model Hold: 'divisor:inst13|clk_int'
 20. Slow 1200mV 85C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 21. Slow 1200mV 85C Model Hold: 'pix_clk_i'
 22. Slow 1200mV 85C Model Recovery: 'clk_50'
 23. Slow 1200mV 85C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 24. Slow 1200mV 85C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 25. Slow 1200mV 85C Model Recovery: 'pix_clk_i'
 26. Slow 1200mV 85C Model Removal: 'pix_clk_i'
 27. Slow 1200mV 85C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 28. Slow 1200mV 85C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 29. Slow 1200mV 85C Model Removal: 'clk_50'
 30. Slow 1200mV 85C Model Metastability Summary
 31. Slow 1200mV 0C Model Fmax Summary
 32. Slow 1200mV 0C Model Setup Summary
 33. Slow 1200mV 0C Model Hold Summary
 34. Slow 1200mV 0C Model Recovery Summary
 35. Slow 1200mV 0C Model Removal Summary
 36. Slow 1200mV 0C Model Minimum Pulse Width Summary
 37. Slow 1200mV 0C Model Setup: 'clk_50'
 38. Slow 1200mV 0C Model Setup: 'divisor:inst13|clk_int'
 39. Slow 1200mV 0C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 40. Slow 1200mV 0C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 41. Slow 1200mV 0C Model Setup: 'pix_clk_i'
 42. Slow 1200mV 0C Model Hold: 'clk_50'
 43. Slow 1200mV 0C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 44. Slow 1200mV 0C Model Hold: 'divisor:inst13|clk_int'
 45. Slow 1200mV 0C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 46. Slow 1200mV 0C Model Hold: 'pix_clk_i'
 47. Slow 1200mV 0C Model Recovery: 'clk_50'
 48. Slow 1200mV 0C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 49. Slow 1200mV 0C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 50. Slow 1200mV 0C Model Recovery: 'pix_clk_i'
 51. Slow 1200mV 0C Model Removal: 'pix_clk_i'
 52. Slow 1200mV 0C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 53. Slow 1200mV 0C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 54. Slow 1200mV 0C Model Removal: 'clk_50'
 55. Slow 1200mV 0C Model Metastability Summary
 56. Fast 1200mV 0C Model Setup Summary
 57. Fast 1200mV 0C Model Hold Summary
 58. Fast 1200mV 0C Model Recovery Summary
 59. Fast 1200mV 0C Model Removal Summary
 60. Fast 1200mV 0C Model Minimum Pulse Width Summary
 61. Fast 1200mV 0C Model Setup: 'clk_50'
 62. Fast 1200mV 0C Model Setup: 'divisor:inst13|clk_int'
 63. Fast 1200mV 0C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 64. Fast 1200mV 0C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 65. Fast 1200mV 0C Model Setup: 'pix_clk_i'
 66. Fast 1200mV 0C Model Hold: 'pix_clk_i'
 67. Fast 1200mV 0C Model Hold: 'clk_50'
 68. Fast 1200mV 0C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 69. Fast 1200mV 0C Model Hold: 'divisor:inst13|clk_int'
 70. Fast 1200mV 0C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 71. Fast 1200mV 0C Model Recovery: 'clk_50'
 72. Fast 1200mV 0C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 73. Fast 1200mV 0C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 74. Fast 1200mV 0C Model Recovery: 'pix_clk_i'
 75. Fast 1200mV 0C Model Removal: 'pix_clk_i'
 76. Fast 1200mV 0C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 77. Fast 1200mV 0C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 78. Fast 1200mV 0C Model Removal: 'clk_50'
 79. Fast 1200mV 0C Model Metastability Summary
 80. Multicorner Timing Analysis Summary
 81. Board Trace Model Assignments
 82. Input Transition Times
 83. Signal Integrity Metrics (Slow 1200mv 0c Model)
 84. Signal Integrity Metrics (Slow 1200mv 85c Model)
 85. Signal Integrity Metrics (Fast 1200mv 0c Model)
 86. Setup Transfers
 87. Hold Transfers
 88. Recovery Transfers
 89. Removal Transfers
 90. Report TCCS
 91. Report RSKM
 92. Unconstrained Paths Summary
 93. Clock Status Summary
 94. Unconstrained Input Ports
 95. Unconstrained Output Ports
 96. Unconstrained Input Ports
 97. Unconstrained Output Ports
 98. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; test_sin_testigo_a_pc                                  ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.12        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  11.7%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------------+
; Clock Name                                                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                            ;
+----------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------------+
; clk_50                                                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50 }                                                         ;
; divisor:inst13|clk_int                                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor:inst13|clk_int }                                         ;
; pix_clk_i                                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pix_clk_i }                                                      ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Programador_controlador_block:inst1|controlador:inst|clk_int }   ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Programador_controlador_block:inst1|controlador:inst|clk_int_2 } ;
+----------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                            ;
+------------+-----------------+----------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                     ; Note                                                          ;
+------------+-----------------+----------------------------------------------------------------+---------------------------------------------------------------+
; 150.49 MHz ; 150.49 MHz      ; clk_50                                                         ;                                                               ;
; 243.49 MHz ; 243.49 MHz      ; divisor:inst13|clk_int                                         ;                                                               ;
; 328.62 MHz ; 328.62 MHz      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ;                                                               ;
; 346.62 MHz ; 346.62 MHz      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ;                                                               ;
; 467.07 MHz ; 250.0 MHz       ; pix_clk_i                                                      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                     ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk_50                                                         ; -5.645 ; -3327.284     ;
; divisor:inst13|clk_int                                         ; -3.107 ; -14.340       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; -2.423 ; -31.236       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -2.043 ; -30.668       ;
; pix_clk_i                                                      ; -1.141 ; -9.953        ;
+----------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                     ;
+----------------------------------------------------------------+-------+---------------+
; Clock                                                          ; Slack ; End Point TNS ;
+----------------------------------------------------------------+-------+---------------+
; clk_50                                                         ; 0.384 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.387 ; 0.000         ;
; divisor:inst13|clk_int                                         ; 0.403 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 0.404 ; 0.000         ;
; pix_clk_i                                                      ; 0.440 ; 0.000         ;
+----------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                                  ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk_50                                                         ; -3.307 ; -1719.707     ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -1.211 ; -16.678       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; -1.085 ; -14.627       ;
; pix_clk_i                                                      ; -0.764 ; -5.741        ;
+----------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                                  ;
+----------------------------------------------------------------+-------+---------------+
; Clock                                                          ; Slack ; End Point TNS ;
+----------------------------------------------------------------+-------+---------------+
; pix_clk_i                                                      ; 0.718 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 1.017 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.235 ; 0.000         ;
; clk_50                                                         ; 2.106 ; 0.000         ;
+----------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                       ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk_50                                                         ; -3.000 ; -1232.907     ;
; pix_clk_i                                                      ; -3.000 ; -16.010       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; -1.285 ; -30.840       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -1.285 ; -25.700       ;
; divisor:inst13|clk_int                                         ; -1.285 ; -14.135       ;
+----------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50'                                                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.645 ; algo_3_final:inst|indice_histograma[2]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.107     ; 6.576      ;
; -5.600 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.323      ; 6.921      ;
; -5.591 ; algo_3_final:inst|reg_ancho_1[1]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.322      ; 6.911      ;
; -5.508 ; algo_3_final:inst|reg_ancho_2[1]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.322      ; 6.828      ;
; -5.492 ; algo_3_final:inst|dir_histograma_int[4]                                                 ; algo_3_final:inst|dir_histograma_int[7]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.515     ; 5.975      ;
; -5.492 ; algo_3_final:inst|dir_histograma_int[4]                                                 ; algo_3_final:inst|dir_histograma_int[1]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.515     ; 5.975      ;
; -5.492 ; algo_3_final:inst|dir_histograma_int[4]                                                 ; algo_3_final:inst|dir_histograma_int[5]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.515     ; 5.975      ;
; -5.492 ; algo_3_final:inst|dir_histograma_int[4]                                                 ; algo_3_final:inst|dir_histograma_int[6]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.515     ; 5.975      ;
; -5.492 ; algo_3_final:inst|dir_histograma_int[4]                                                 ; algo_3_final:inst|dir_histograma_int[8]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.515     ; 5.975      ;
; -5.492 ; algo_3_final:inst|dir_histograma_int[4]                                                 ; algo_3_final:inst|dir_histograma_int[9]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.515     ; 5.975      ;
; -5.485 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[8]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.551     ; 5.932      ;
; -5.484 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[5]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.551     ; 5.931      ;
; -5.483 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[6]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.551     ; 5.930      ;
; -5.481 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[4]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.551     ; 5.928      ;
; -5.479 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[9]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.551     ; 5.926      ;
; -5.474 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[10]                                                              ; clk_50       ; clk_50      ; 1.000        ; -0.551     ; 5.921      ;
; -5.472 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[7]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.551     ; 5.919      ;
; -5.436 ; algo_3_final:inst|reg_ancho_1[2]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.323      ; 6.757      ;
; -5.425 ; algo_3_final:inst|reg_ancho_2[0]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.322      ; 6.745      ;
; -5.387 ; algo_3_final:inst|indice_histograma[3]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.107     ; 6.318      ;
; -5.373 ; algo_3_final:inst|reg_ancho_2[3]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.322      ; 6.693      ;
; -5.360 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[8]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.551     ; 5.807      ;
; -5.359 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[5]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.551     ; 5.806      ;
; -5.358 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[6]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.551     ; 5.805      ;
; -5.358 ; algo_3_final:inst|dir_histograma_int[2]                                                 ; algo_3_final:inst|dir_histograma_int[7]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.515     ; 5.841      ;
; -5.358 ; algo_3_final:inst|dir_histograma_int[2]                                                 ; algo_3_final:inst|dir_histograma_int[1]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.515     ; 5.841      ;
; -5.358 ; algo_3_final:inst|dir_histograma_int[2]                                                 ; algo_3_final:inst|dir_histograma_int[5]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.515     ; 5.841      ;
; -5.358 ; algo_3_final:inst|dir_histograma_int[2]                                                 ; algo_3_final:inst|dir_histograma_int[6]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.515     ; 5.841      ;
; -5.358 ; algo_3_final:inst|dir_histograma_int[2]                                                 ; algo_3_final:inst|dir_histograma_int[8]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.515     ; 5.841      ;
; -5.358 ; algo_3_final:inst|dir_histograma_int[2]                                                 ; algo_3_final:inst|dir_histograma_int[9]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.515     ; 5.841      ;
; -5.356 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[4]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.551     ; 5.803      ;
; -5.354 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[9]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.551     ; 5.801      ;
; -5.349 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[10]                                                              ; clk_50       ; clk_50      ; 1.000        ; -0.551     ; 5.796      ;
; -5.347 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[7]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.551     ; 5.794      ;
; -5.336 ; algo_3_final:inst|indice_histograma[1]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.109     ; 6.265      ;
; -5.335 ; algo_3_final:inst|reg_ancho_1[4]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.323      ; 6.656      ;
; -5.288 ; algo_3_final:inst|reg_ancho_2[2]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.322      ; 6.608      ;
; -5.275 ; algo_3_final:inst|indice_histograma[3]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.109     ; 6.204      ;
; -5.260 ; algo_3_final:inst|reg_ancho_1[3]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.322      ; 6.580      ;
; -5.260 ; algo_3_final:inst|indice_histograma[2]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.109     ; 6.189      ;
; -5.258 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[8]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.508     ; 5.748      ;
; -5.257 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[5]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.508     ; 5.747      ;
; -5.256 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[6]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.508     ; 5.746      ;
; -5.254 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[4]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.508     ; 5.744      ;
; -5.252 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[9]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.508     ; 5.742      ;
; -5.249 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a3~porta_we_reg ; algo_3_final:inst|reg_ancho_1[3]                                                             ; clk_50       ; clk_50      ; 1.000        ; -0.440     ; 5.807      ;
; -5.247 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[10]                                                              ; clk_50       ; clk_50      ; 1.000        ; -0.508     ; 5.737      ;
; -5.246 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[2]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.550     ; 5.694      ;
; -5.245 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[7]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.508     ; 5.735      ;
; -5.243 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[1]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.550     ; 5.691      ;
; -5.242 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[3]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.550     ; 5.690      ;
; -5.240 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[0]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.550     ; 5.688      ;
; -5.239 ; algo_3_final:inst|reg_ancho_2[5]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.322      ; 6.559      ;
; -5.234 ; algo_3_final:inst|reg_ancho_3[0]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.313      ; 6.545      ;
; -5.210 ; algo_3_final:inst|dir_histograma_int[4]                                                 ; algo_3_final:inst|dir_histograma_int[0]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.099     ; 6.109      ;
; -5.210 ; algo_3_final:inst|dir_histograma_int[4]                                                 ; algo_3_final:inst|dir_histograma_int[2]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.099     ; 6.109      ;
; -5.210 ; algo_3_final:inst|dir_histograma_int[4]                                                 ; algo_3_final:inst|dir_histograma_int[3]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.099     ; 6.109      ;
; -5.210 ; algo_3_final:inst|dir_histograma_int[4]                                                 ; algo_3_final:inst|dir_histograma_int[4]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.099     ; 6.109      ;
; -5.199 ; algo_3_final:inst|reg_ancho_1[6]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.323      ; 6.520      ;
; -5.196 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.314      ; 6.508      ;
; -5.190 ; algo_3_final:inst|dir_histograma_int[3]                                                 ; algo_3_final:inst|dir_histograma_int[7]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.515     ; 5.673      ;
; -5.190 ; algo_3_final:inst|dir_histograma_int[3]                                                 ; algo_3_final:inst|dir_histograma_int[1]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.515     ; 5.673      ;
; -5.190 ; algo_3_final:inst|dir_histograma_int[3]                                                 ; algo_3_final:inst|dir_histograma_int[5]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.515     ; 5.673      ;
; -5.190 ; algo_3_final:inst|dir_histograma_int[3]                                                 ; algo_3_final:inst|dir_histograma_int[6]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.515     ; 5.673      ;
; -5.190 ; algo_3_final:inst|dir_histograma_int[3]                                                 ; algo_3_final:inst|dir_histograma_int[8]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.515     ; 5.673      ;
; -5.190 ; algo_3_final:inst|dir_histograma_int[3]                                                 ; algo_3_final:inst|dir_histograma_int[9]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.515     ; 5.673      ;
; -5.173 ; coordinador_mod_tes:inst8|state.fin_prog                                                ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.266      ; 6.477      ;
; -5.167 ; algo_3_final:inst|reg_ancho_2[4]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.322      ; 6.487      ;
; -5.145 ; algo_3_final:inst|reg_ancho_1[7]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.323      ; 6.466      ;
; -5.136 ; algo_3_final:inst|reg_anterior[3]                                                       ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.314      ; 6.448      ;
; -5.130 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.313      ; 6.441      ;
; -5.128 ; captura_pixeles_2:inst10|register_0[2]                                                  ; algo_3_final:inst|data_a_escribir[6]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.773     ; 3.843      ;
; -5.128 ; captura_pixeles_2:inst10|register_0[2]                                                  ; algo_3_final:inst|data_a_escribir[9]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.773     ; 3.843      ;
; -5.128 ; captura_pixeles_2:inst10|register_0[2]                                                  ; algo_3_final:inst|data_a_escribir[8]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.773     ; 3.843      ;
; -5.128 ; captura_pixeles_2:inst10|register_0[2]                                                  ; algo_3_final:inst|data_a_escribir[3]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.773     ; 3.843      ;
; -5.128 ; captura_pixeles_2:inst10|register_0[2]                                                  ; algo_3_final:inst|data_a_escribir[1]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.773     ; 3.843      ;
; -5.123 ; algo_3_final:inst|reg_ancho_1[5]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.322      ; 6.443      ;
; -5.121 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[2]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.550     ; 5.569      ;
; -5.121 ; algo_3_final:inst|indice_histograma[0]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.109     ; 6.050      ;
; -5.121 ; captura_pixeles_2:inst10|register_0[3]                                                  ; algo_3_final:inst|data_a_escribir[6]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.773     ; 3.836      ;
; -5.121 ; captura_pixeles_2:inst10|register_0[3]                                                  ; algo_3_final:inst|data_a_escribir[9]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.773     ; 3.836      ;
; -5.121 ; captura_pixeles_2:inst10|register_0[3]                                                  ; algo_3_final:inst|data_a_escribir[8]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.773     ; 3.836      ;
; -5.121 ; captura_pixeles_2:inst10|register_0[3]                                                  ; algo_3_final:inst|data_a_escribir[3]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.773     ; 3.836      ;
; -5.121 ; captura_pixeles_2:inst10|register_0[3]                                                  ; algo_3_final:inst|data_a_escribir[1]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.773     ; 3.836      ;
; -5.118 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[1]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.550     ; 5.566      ;
; -5.117 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[3]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.550     ; 5.565      ;
; -5.115 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[0]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.550     ; 5.563      ;
; -5.113 ; algo_3_final:inst|histogram[6][0]                                                       ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.123     ; 6.028      ;
; -5.111 ; algo_3_final:inst|reg_ancho_2[7]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.322      ; 6.431      ;
; -5.089 ; algo_3_final:inst|indice_histograma[0]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.107     ; 6.020      ;
; -5.081 ; algo_3_final:inst|indice_histograma[1]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.107     ; 6.012      ;
; -5.076 ; algo_3_final:inst|dir_histograma_int[2]                                                 ; algo_3_final:inst|dir_histograma_int[0]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.099     ; 5.975      ;
; -5.076 ; algo_3_final:inst|dir_histograma_int[2]                                                 ; algo_3_final:inst|dir_histograma_int[2]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.099     ; 5.975      ;
; -5.076 ; algo_3_final:inst|dir_histograma_int[2]                                                 ; algo_3_final:inst|dir_histograma_int[3]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.099     ; 5.975      ;
; -5.076 ; algo_3_final:inst|dir_histograma_int[2]                                                 ; algo_3_final:inst|dir_histograma_int[4]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.099     ; 5.975      ;
; -5.071 ; algo_3_final:inst|dir_histograma_int[4]                                                 ; algo_3_final:inst|indice_histograma[4]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.149     ; 5.920      ;
; -5.071 ; algo_3_final:inst|dir_histograma_int[4]                                                 ; algo_3_final:inst|indice_histograma[3]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.149     ; 5.920      ;
; -5.071 ; algo_3_final:inst|dir_histograma_int[4]                                                 ; algo_3_final:inst|indice_histograma[2]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.149     ; 5.920      ;
; -5.071 ; algo_3_final:inst|dir_histograma_int[4]                                                 ; algo_3_final:inst|indice_histograma[1]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.149     ; 5.920      ;
; -5.071 ; algo_3_final:inst|dir_histograma_int[4]                                                 ; algo_3_final:inst|indice_histograma[0]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.149     ; 5.920      ;
+--------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisor:inst13|clk_int'                                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                              ; Launch Clock                                                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; -3.107 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 4.025      ;
; -3.048 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 3.966      ;
; -3.030 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.079     ; 3.949      ;
; -2.994 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.079     ; 3.913      ;
; -2.937 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 3.855      ;
; -2.916 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.079     ; 3.835      ;
; -2.790 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 3.708      ;
; -2.743 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 3.661      ;
; -2.520 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.079     ; 3.439      ;
; -2.324 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 3.242      ;
; -1.743 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 2.661      ;
; -1.740 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 2.658      ;
; -1.698 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 2.616      ;
; -1.674 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 2.592      ;
; -1.668 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 2.586      ;
; -1.637 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 2.555      ;
; -1.585 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 2.503      ;
; -1.559 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 2.477      ;
; -1.544 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 2.462      ;
; -1.501 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 2.419      ;
; -1.195 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 2.113      ;
; -1.193 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 2.111      ;
; -1.189 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; 0.500        ; 2.877      ; 4.796      ;
; -1.171 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; 0.500        ; 2.877      ; 4.778      ;
; -1.035 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 1.953      ;
; -0.942 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 1.860      ;
; -0.897 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.814      ;
; -0.888 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 1.806      ;
; -0.884 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 1.802      ;
; -0.883 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 1.801      ;
; -0.875 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 1.793      ;
; -0.871 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 1.789      ;
; -0.810 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 1.728      ;
; -0.802 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.719      ;
; -0.764 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 1.682      ;
; -0.747 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 1.665      ;
; -0.734 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 1.652      ;
; -0.732 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 1.650      ;
; -0.728 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 1.646      ;
; -0.654 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; 1.000        ; 2.877      ; 4.761      ;
; -0.588 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; 1.000        ; 2.877      ; 4.695      ;
; -0.349 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 1.267      ;
; -0.222 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 1.140      ;
; -0.197 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 1.115      ;
; -0.194 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 1.112      ;
; -0.102 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.019      ;
; -0.102 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.019      ;
; 0.153  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 0.765      ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                             ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; -2.423 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 3.258      ;
; -2.423 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 3.258      ;
; -2.423 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 3.258      ;
; -2.423 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 3.258      ;
; -2.423 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 3.258      ;
; -2.357 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 3.192      ;
; -2.357 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 3.192      ;
; -2.357 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 3.192      ;
; -2.357 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 3.192      ;
; -2.357 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 3.192      ;
; -2.333 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 3.169      ;
; -2.192 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 3.027      ;
; -2.192 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 3.027      ;
; -2.192 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 3.027      ;
; -2.192 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 3.027      ;
; -2.192 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 3.027      ;
; -2.169 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 3.005      ;
; -2.062 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|state.start   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.160     ; 2.900      ;
; -1.998 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.833      ;
; -1.998 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.833      ;
; -1.998 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.833      ;
; -1.998 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.833      ;
; -1.998 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.833      ;
; -1.975 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 2.811      ;
; -1.894 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.729      ;
; -1.894 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.729      ;
; -1.894 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.729      ;
; -1.894 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.729      ;
; -1.894 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.729      ;
; -1.892 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.727      ;
; -1.892 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.727      ;
; -1.892 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.727      ;
; -1.892 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.727      ;
; -1.892 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.727      ;
; -1.885 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.080     ; 2.803      ;
; -1.885 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.080     ; 2.803      ;
; -1.885 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.080     ; 2.803      ;
; -1.885 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.080     ; 2.803      ;
; -1.885 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.080     ; 2.803      ;
; -1.871 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 2.707      ;
; -1.800 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 2.636      ;
; -1.766 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.601      ;
; -1.766 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.601      ;
; -1.766 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.601      ;
; -1.766 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.601      ;
; -1.766 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.601      ;
; -1.727 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 2.563      ;
; -1.722 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.557      ;
; -1.722 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.557      ;
; -1.722 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.557      ;
; -1.722 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.557      ;
; -1.722 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.557      ;
; -1.682 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.517      ;
; -1.651 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.486      ;
; -1.628 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 2.464      ;
; -1.628 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 2.464      ;
; -1.628 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 2.464      ;
; -1.628 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 2.464      ;
; -1.628 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 2.464      ;
; -1.603 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.080     ; 2.521      ;
; -1.603 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.080     ; 2.521      ;
; -1.603 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.080     ; 2.521      ;
; -1.603 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.080     ; 2.521      ;
; -1.603 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.080     ; 2.521      ;
; -1.571 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[2]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.406      ;
; -1.571 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.406      ;
; -1.571 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.406      ;
; -1.566 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 2.402      ;
; -1.540 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 2.376      ;
; -1.504 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 2.340      ;
; -1.495 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.330      ;
; -1.462 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.079     ; 2.381      ;
; -1.461 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 2.297      ;
; -1.424 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.259      ;
; -1.412 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 2.248      ;
; -1.411 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.246      ;
; -1.398 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 2.234      ;
; -1.347 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.182      ;
; -1.333 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.168      ;
; -1.327 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.162      ;
; -1.322 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 2.158      ;
; -1.258 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 2.094      ;
; -1.248 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 2.084      ;
; -1.238 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|state.start   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.159     ; 2.077      ;
; -1.238 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 2.074      ;
; -1.224 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 2.059      ;
; -1.123 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.075     ; 2.046      ;
; -1.110 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 1.945      ;
; -1.092 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 1.927      ;
; -1.091 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.080     ; 2.009      ;
; -1.054 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 1.890      ;
; -1.050 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|state.start   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.077     ; 1.971      ;
; -1.036 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2     ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.161     ; 1.873      ;
; -1.029 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.075     ; 1.952      ;
; -1.002 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.079     ; 1.921      ;
; -0.955 ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|programador:inst1|state.error   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.078     ; 1.875      ;
; -0.954 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.077     ; 1.875      ;
; -0.950 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 1.786      ;
; -0.937 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|count[2]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.078     ; 1.857      ;
; -0.937 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.078     ; 1.857      ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                               ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                            ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; -2.043 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.329      ; 3.370      ;
; -2.043 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.329      ; 3.370      ;
; -1.784 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.328      ; 3.110      ;
; -1.784 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.328      ; 3.110      ;
; -1.758 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.328      ; 3.084      ;
; -1.758 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.328      ; 3.084      ;
; -1.729 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.503     ; 2.224      ;
; -1.651 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.503     ; 2.146      ;
; -1.651 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 2.549      ;
; -1.650 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.503     ; 2.145      ;
; -1.648 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.503     ; 2.143      ;
; -1.648 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.503     ; 2.143      ;
; -1.646 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.503     ; 2.141      ;
; -1.620 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.503     ; 2.115      ;
; -1.619 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.503     ; 2.114      ;
; -1.616 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.503     ; 2.111      ;
; -1.616 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.328      ; 2.942      ;
; -1.616 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.328      ; 2.942      ;
; -1.615 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.503     ; 2.110      ;
; -1.615 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.503     ; 2.110      ;
; -1.599 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.328      ; 2.925      ;
; -1.599 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.328      ; 2.925      ;
; -1.569 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.307      ; 2.874      ;
; -1.569 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.307      ; 2.874      ;
; -1.555 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.503     ; 2.050      ;
; -1.495 ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.414      ;
; -1.477 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.503     ; 1.972      ;
; -1.476 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.328      ; 2.802      ;
; -1.476 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.328      ; 2.802      ;
; -1.476 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.503     ; 1.971      ;
; -1.474 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.503     ; 1.969      ;
; -1.474 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.503     ; 1.969      ;
; -1.472 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.503     ; 1.967      ;
; -1.454 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.328      ; 2.780      ;
; -1.454 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.328      ; 2.780      ;
; -1.447 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.366      ;
; -1.446 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.503     ; 1.941      ;
; -1.445 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.503     ; 1.940      ;
; -1.442 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.503     ; 1.937      ;
; -1.441 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.503     ; 1.936      ;
; -1.441 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.503     ; 1.936      ;
; -1.420 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 2.318      ;
; -1.380 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 2.278      ;
; -1.378 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 2.276      ;
; -1.334 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 2.232      ;
; -1.294 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.307      ; 2.599      ;
; -1.294 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.307      ; 2.599      ;
; -1.284 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.099     ; 2.183      ;
; -1.283 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.328      ; 2.609      ;
; -1.283 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.328      ; 2.609      ;
; -1.268 ; Programador_controlador_block:inst1|programador:inst1|state.error  ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.307      ; 2.573      ;
; -1.268 ; Programador_controlador_block:inst1|programador:inst1|state.error  ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.307      ; 2.573      ;
; -1.226 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.502     ; 1.722      ;
; -1.223 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.099     ; 2.122      ;
; -1.169 ; coordinador_mod_tes:inst8|state.esp_borrado_1                      ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.361     ; 1.796      ;
; -1.155 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.074      ;
; -1.154 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.073      ;
; -1.142 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 2.040      ;
; -1.118 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.101     ; 2.015      ;
; -1.118 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.101     ; 2.015      ;
; -1.118 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.101     ; 2.015      ;
; -1.104 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 2.002      ;
; -1.104 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 2.002      ;
; -1.103 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 2.001      ;
; -1.103 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 2.001      ;
; -1.103 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 2.001      ;
; -1.096 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 1.994      ;
; -1.095 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 1.993      ;
; -1.095 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 1.993      ;
; -1.056 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 1.954      ;
; -1.055 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 1.953      ;
; -1.052 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.502     ; 1.548      ;
; -1.048 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 1.967      ;
; -1.009 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.099     ; 1.908      ;
; -0.990 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.907      ;
; -0.908 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 1.827      ;
; -0.832 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.101     ; 1.729      ;
; -0.832 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.101     ; 1.729      ;
; -0.832 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.101     ; 1.729      ;
; -0.816 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 1.714      ;
; -0.815 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 1.713      ;
; -0.815 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 1.713      ;
; -0.815 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 1.713      ;
; -0.815 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 1.713      ;
; -0.814 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 1.712      ;
; -0.814 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 1.712      ;
; -0.813 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 1.711      ;
; -0.721 ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 1.640      ;
; -0.659 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.078     ; 1.579      ;
; -0.657 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.575      ;
; -0.647 ; coordinador_mod_tes:inst8|state.esp_borrado_1                      ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.361     ; 1.274      ;
; -0.549 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.099     ; 1.448      ;
; -0.429 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 1.348      ;
; -0.403 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 1.322      ;
; -0.299 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.078     ; 1.219      ;
; -0.256 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.077     ; 1.177      ;
; -0.237 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 1.156      ;
; -0.224 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 1.143      ;
; -0.176 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 1.095      ;
; -0.157 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.096     ; 1.059      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pix_clk_i'                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.141 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[0] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.077     ; 2.082      ;
; -1.141 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[7] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.077     ; 2.082      ;
; -1.141 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[1] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.077     ; 2.082      ;
; -1.141 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[3] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.077     ; 2.082      ;
; -1.141 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[2] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.077     ; 2.082      ;
; -1.141 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[6] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.077     ; 2.082      ;
; -1.141 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[5] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.077     ; 2.082      ;
; -1.141 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[4] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.077     ; 2.082      ;
; -0.825 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.890      ; 3.203      ;
; -0.825 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.890      ; 3.203      ;
; -0.825 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.890      ; 3.203      ;
; -0.825 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.890      ; 3.203      ;
; -0.825 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.890      ; 3.203      ;
; -0.825 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.890      ; 3.203      ;
; -0.825 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.890      ; 3.203      ;
; -0.825 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.890      ; 3.203      ;
; -0.825 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.131     ; 1.712      ;
; -0.747 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 1.845      ; 3.080      ;
; -0.607 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.890      ; 2.985      ;
; -0.607 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.890      ; 2.985      ;
; -0.607 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.890      ; 2.985      ;
; -0.607 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.890      ; 2.985      ;
; -0.607 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.890      ; 2.985      ;
; -0.607 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.890      ; 2.985      ;
; -0.607 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.890      ; 2.985      ;
; -0.607 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.890      ; 2.985      ;
; -0.529 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 1.845      ; 2.862      ;
; 0.241  ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|pix_valid_int ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.043     ; 0.734      ;
; 0.241  ; captura_pixeles_2:inst10|error         ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.043     ; 0.734      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50'                                                                                                                                                    ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; algo_3_final:inst|state.lectura_memorias_histograma ; algo_3_final:inst|state.lectura_memorias_histograma ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; algo_3_final:inst|state.fin_escritura_histograma    ; algo_3_final:inst|state.fin_escritura_histograma    ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.669      ;
; 0.385 ; algo_3_final:inst|indice[0]                         ; algo_3_final:inst|indice[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|eventos[0]                        ; algo_3_final:inst|eventos[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|data_a_escribir[0]                ; algo_3_final:inst|data_a_escribir[0]                ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|histogram[32][0]                  ; algo_3_final:inst|histogram[32][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|histogram[2][0]                   ; algo_3_final:inst|histogram[2][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|histogram[31][0]                  ; algo_3_final:inst|histogram[31][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|histogram[30][0]                  ; algo_3_final:inst|histogram[30][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|histogram[26][0]                  ; algo_3_final:inst|histogram[26][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|histogram[28][0]                  ; algo_3_final:inst|histogram[28][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|histogram[29][0]                  ; algo_3_final:inst|histogram[29][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|ignorar_ancho_1                   ; algo_3_final:inst|ignorar_ancho_1                   ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|ignorar_anterior                  ; algo_3_final:inst|ignorar_anterior                  ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|state.lectura_ancho_3             ; algo_3_final:inst|state.lectura_ancho_3             ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|state.lectura_ancho_1             ; algo_3_final:inst|state.lectura_ancho_1             ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|state.lectura_ancho_2             ; algo_3_final:inst|state.lectura_ancho_2             ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.386 ; coordinador_mod_tes:inst8|state.lectura_histograma  ; coordinador_mod_tes:inst8|state.lectura_histograma  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; coordinador_mod_tes:inst8|state.envio_uart_2        ; coordinador_mod_tes:inst8|state.envio_uart_2        ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[8][0]                   ; algo_3_final:inst|histogram[8][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[3][0]                   ; algo_3_final:inst|histogram[3][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[1][0]                   ; algo_3_final:inst|histogram[1][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[13][0]                  ; algo_3_final:inst|histogram[13][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[12][0]                  ; algo_3_final:inst|histogram[12][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[14][0]                  ; algo_3_final:inst|histogram[14][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[4][0]                   ; algo_3_final:inst|histogram[4][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[6][0]                   ; algo_3_final:inst|histogram[6][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[23][0]                  ; algo_3_final:inst|histogram[23][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[19][0]                  ; algo_3_final:inst|histogram[19][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[24][0]                  ; algo_3_final:inst|histogram[24][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[16][0]                  ; algo_3_final:inst|histogram[16][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[25][0]                  ; algo_3_final:inst|histogram[25][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[17][0]                  ; algo_3_final:inst|histogram[17][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.387 ; algo_3_final:inst|histogram[7][0]                   ; algo_3_final:inst|histogram[7][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; algo_3_final:inst|histogram[5][0]                   ; algo_3_final:inst|histogram[5][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; algo_3_final:inst|histogram[10][0]                  ; algo_3_final:inst|histogram[10][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; algo_3_final:inst|histogram[11][0]                  ; algo_3_final:inst|histogram[11][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; algo_3_final:inst|histogram[9][0]                   ; algo_3_final:inst|histogram[9][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; algo_3_final:inst|histogram[15][0]                  ; algo_3_final:inst|histogram[15][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; algo_3_final:inst|histogram[27][0]                  ; algo_3_final:inst|histogram[27][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; algo_3_final:inst|histogram[18][0]                  ; algo_3_final:inst|histogram[18][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; algo_3_final:inst|histogram[22][0]                  ; algo_3_final:inst|histogram[22][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; algo_3_final:inst|histogram[20][0]                  ; algo_3_final:inst|histogram[20][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; algo_3_final:inst|histogram[21][0]                  ; algo_3_final:inst|histogram[21][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.389 ; algo_3_final:inst|pix_count_int[0]                  ; algo_3_final:inst|pix_count_int[0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.674      ;
; 0.390 ; divisor:inst13|cuenta[0]                            ; divisor:inst13|cuenta[0]                            ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.674      ;
; 0.402 ; coordinador_mod_tes:inst8|img[1]                    ; coordinador_mod_tes:inst8|img[1]                    ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; divisor:inst13|cuenta[2]                            ; divisor:inst13|cuenta[2]                            ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; divisor:inst13|cuenta[3]                            ; divisor:inst13|cuenta[3]                            ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; divisor:inst13|cuenta[1]                            ; divisor:inst13|cuenta[1]                            ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; coordinador_mod_tes:inst8|state.trigger_cam         ; coordinador_mod_tes:inst8|state.trigger_cam         ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; coordinador_mod_tes:inst8|state.esp_fin_escritura   ; coordinador_mod_tes:inst8|state.esp_fin_escritura   ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; coordinador_mod_tes:inst8|state.envio_uart_4        ; coordinador_mod_tes:inst8|state.envio_uart_4        ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:inst12|data_to_send[7]                      ; uart_tx:inst12|data_to_send[7]                      ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3_final:inst|state.lectura_anterior            ; algo_3_final:inst|state.lectura_anterior            ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; testigo_error:inst14|error_led                      ; testigo_error:inst14|error_led                      ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; coordinador_mod_tes:inst8|flag_trigger_wait         ; coordinador_mod_tes:inst8|flag_trigger_wait         ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3_final:inst|state.lectura_cantidad_energia    ; algo_3_final:inst|state.lectura_cantidad_energia    ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; coordinador_mod_tes:inst8|flag_esp_fin_histograma   ; coordinador_mod_tes:inst8|flag_esp_fin_histograma   ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; decod_control:inst4|cntrl_reset_int                 ; decod_control:inst4|cntrl_reset_int                 ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; decod_control:inst4|cntrl_envio_int                 ; decod_control:inst4|cntrl_envio_int                 ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_RX_Byte[6]                         ; UART_RX:inst11|r_RX_Byte[6]                         ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_RX_Byte[7]                         ; UART_RX:inst11|r_RX_Byte[7]                         ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_RX_Byte[5]                         ; UART_RX:inst11|r_RX_Byte[5]                         ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_RX_Byte[4]                         ; UART_RX:inst11|r_RX_Byte[4]                         ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_RX_Byte[0]                         ; UART_RX:inst11|r_RX_Byte[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_RX_Byte[1]                         ; UART_RX:inst11|r_RX_Byte[1]                         ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_RX_Byte[2]                         ; UART_RX:inst11|r_RX_Byte[2]                         ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_RX_Byte[3]                         ; UART_RX:inst11|r_RX_Byte[3]                         ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_RX_DV                              ; UART_RX:inst11|r_RX_DV                              ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits             ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits             ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_Bit_Index[1]                       ; UART_RX:inst11|r_Bit_Index[1]                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_Bit_Index[2]                       ; UART_RX:inst11|r_Bit_Index[2]                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit              ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit              ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_Bit_Index[0]                       ; UART_RX:inst11|r_Bit_Index[0]                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_SM_Main.s_Idle                     ; UART_RX:inst11|r_SM_Main.s_Idle                     ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit             ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit             ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst12|fsm_state.FSM_START                  ; uart_tx:inst12|fsm_state.FSM_START                  ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst12|fsm_state.FSM_STOP                   ; uart_tx:inst12|fsm_state.FSM_STOP                   ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst12|bit_counter[3]                       ; uart_tx:inst12|bit_counter[3]                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst12|bit_counter[2]                       ; uart_tx:inst12|bit_counter[2]                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst12|bit_counter[1]                       ; uart_tx:inst12|bit_counter[1]                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst12|bit_counter[0]                       ; uart_tx:inst12|bit_counter[0]                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst12|fsm_state.FSM_SEND                   ; uart_tx:inst12|fsm_state.FSM_SEND                   ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.423 ; algo_3_final:inst|histogram[4][13]                  ; algo_3_final:inst|histogram[4][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.708      ;
; 0.424 ; algo_3_final:inst|histogram[25][13]                 ; algo_3_final:inst|histogram[25][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.708      ;
; 0.424 ; algo_3_final:inst|histogram[21][13]                 ; algo_3_final:inst|histogram[21][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.708      ;
; 0.424 ; algo_3_final:inst|histogram[23][13]                 ; algo_3_final:inst|histogram[23][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.708      ;
; 0.424 ; algo_3_final:inst|histogram[31][13]                 ; algo_3_final:inst|histogram[31][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.708      ;
; 0.424 ; algo_3_final:inst|histogram[24][13]                 ; algo_3_final:inst|histogram[24][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.708      ;
; 0.424 ; algo_3_final:inst|histogram[6][13]                  ; algo_3_final:inst|histogram[6][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.708      ;
; 0.424 ; algo_3_final:inst|histogram[9][13]                  ; algo_3_final:inst|histogram[9][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.708      ;
; 0.425 ; algo_3_final:inst|histogram[7][13]                  ; algo_3_final:inst|histogram[7][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.708      ;
; 0.425 ; algo_3_final:inst|pix_count_int[20]                 ; algo_3_final:inst|pix_count_int[20]                 ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.709      ;
; 0.425 ; algo_3_final:inst|histogram[17][13]                 ; algo_3_final:inst|histogram[17][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.708      ;
; 0.425 ; algo_3_final:inst|histogram[30][13]                 ; algo_3_final:inst|histogram[30][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.708      ;
; 0.425 ; algo_3_final:inst|histogram[22][13]                 ; algo_3_final:inst|histogram[22][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.708      ;
; 0.425 ; algo_3_final:inst|histogram[26][13]                 ; algo_3_final:inst|histogram[26][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.708      ;
; 0.425 ; algo_3_final:inst|histogram[12][13]                 ; algo_3_final:inst|histogram[12][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.708      ;
; 0.425 ; algo_3_final:inst|histogram[11][13]                 ; algo_3_final:inst|histogram[11][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.708      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                               ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                            ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 0.387 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.096      ; 0.669      ;
; 0.392 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.096      ; 0.674      ;
; 0.404 ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 0.669      ;
; 0.431 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 0.696      ;
; 0.616 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 0.881      ;
; 0.648 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.096      ; 0.930      ;
; 0.662 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 0.927      ;
; 0.679 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 0.944      ;
; 0.688 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 0.953      ;
; 0.746 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.503      ; 1.435      ;
; 0.825 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.503      ; 1.514      ;
; 0.830 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 1.097      ;
; 0.837 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.504      ; 1.527      ;
; 0.862 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 1.127      ;
; 0.886 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.080      ; 1.152      ;
; 0.917 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 1.182      ;
; 0.965 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.503      ; 1.654      ;
; 1.004 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.163      ; 1.373      ;
; 1.073 ; coordinador_mod_tes:inst8|state.esp_borrado_1                      ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.119     ; 1.170      ;
; 1.087 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.503      ; 1.776      ;
; 1.105 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.503      ; 1.794      ;
; 1.165 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.080      ; 1.431      ;
; 1.173 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.162      ; 1.541      ;
; 1.174 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.162      ; 1.542      ;
; 1.174 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.162      ; 1.542      ;
; 1.185 ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 1.450      ;
; 1.190 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.162      ; 1.558      ;
; 1.191 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.162      ; 1.559      ;
; 1.191 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.162      ; 1.559      ;
; 1.191 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.162      ; 1.559      ;
; 1.192 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.162      ; 1.560      ;
; 1.230 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.504      ; 1.920      ;
; 1.242 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.078      ; 1.506      ;
; 1.254 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.503      ; 1.943      ;
; 1.325 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.163      ; 1.694      ;
; 1.326 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.503      ; 2.015      ;
; 1.345 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.161      ; 1.712      ;
; 1.345 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.161      ; 1.712      ;
; 1.345 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.161      ; 1.712      ;
; 1.403 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.503      ; 2.092      ;
; 1.416 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.162      ; 1.784      ;
; 1.417 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.162      ; 1.785      ;
; 1.417 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.162      ; 1.785      ;
; 1.417 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.162      ; 1.785      ;
; 1.417 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.162      ; 1.785      ;
; 1.418 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.162      ; 1.786      ;
; 1.418 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.162      ; 1.786      ;
; 1.425 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.162      ; 1.793      ;
; 1.426 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.162      ; 1.794      ;
; 1.426 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.162      ; 1.794      ;
; 1.433 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.503      ; 2.122      ;
; 1.435 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 1.700      ;
; 1.435 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.162      ; 1.803      ;
; 1.448 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.503      ; 2.137      ;
; 1.466 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.503      ; 2.155      ;
; 1.543 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 1.808      ;
; 1.554 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 1.817      ;
; 1.561 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.163      ; 1.930      ;
; 1.585 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.161      ; 1.952      ;
; 1.585 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.161      ; 1.952      ;
; 1.585 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.161      ; 1.952      ;
; 1.591 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.327     ; 1.450      ;
; 1.606 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.163      ; 1.975      ;
; 1.608 ; coordinador_mod_tes:inst8|state.esp_borrado_1                      ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.119     ; 1.705      ;
; 1.615 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.503      ; 2.304      ;
; 1.637 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.162      ; 2.005      ;
; 1.638 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.162      ; 2.006      ;
; 1.654 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 1.919      ;
; 1.658 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.162      ; 2.026      ;
; 1.665 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.162      ; 2.033      ;
; 1.670 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 1.935      ;
; 1.674 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.586      ; 2.466      ;
; 1.674 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.586      ; 2.466      ;
; 1.724 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.327     ; 1.583      ;
; 1.764 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.503      ; 2.453      ;
; 1.794 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.503      ; 2.483      ;
; 1.797 ; Programador_controlador_block:inst1|programador:inst1|state.error  ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.585      ; 2.588      ;
; 1.797 ; Programador_controlador_block:inst1|programador:inst1|state.error  ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.585      ; 2.588      ;
; 1.881 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.328     ; 1.739      ;
; 1.882 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.328     ; 1.740      ;
; 1.882 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.328     ; 1.740      ;
; 1.885 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.328     ; 1.743      ;
; 1.885 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.328     ; 1.743      ;
; 1.900 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.162      ; 2.268      ;
; 1.905 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.328     ; 1.763      ;
; 1.906 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.328     ; 1.764      ;
; 1.906 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.328     ; 1.764      ;
; 1.908 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.328     ; 1.766      ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisor:inst13|clk_int'                                                                                                                                                                                                                                   ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock                                                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; 0.403 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 0.669      ;
; 0.408 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 0.674      ;
; 0.646 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.079      ; 0.911      ;
; 0.647 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.079      ; 0.912      ;
; 0.661 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 0.927      ;
; 0.665 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 0.931      ;
; 0.667 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 0.933      ;
; 0.801 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.067      ;
; 0.942 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.208      ;
; 0.945 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.211      ;
; 0.951 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; 0.000        ; 3.017      ; 4.406      ;
; 0.952 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.218      ;
; 0.957 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; 0.000        ; 3.017      ; 4.412      ;
; 0.967 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.233      ;
; 1.014 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.280      ;
; 1.017 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.283      ;
; 1.020 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.079      ; 1.285      ;
; 1.023 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.079      ; 1.288      ;
; 1.025 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.291      ;
; 1.028 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.294      ;
; 1.078 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.344      ;
; 1.115 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.381      ;
; 1.120 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.386      ;
; 1.169 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.435      ;
; 1.171 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.437      ;
; 1.214 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.480      ;
; 1.318 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.584      ;
; 1.320 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.586      ;
; 1.322 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.588      ;
; 1.337 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.603      ;
; 1.424 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.690      ;
; 1.445 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.711      ;
; 1.446 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.712      ;
; 1.448 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.714      ;
; 1.475 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.741      ;
; 1.477 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; -0.500       ; 3.017      ; 4.432      ;
; 1.483 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.749      ;
; 1.485 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.751      ;
; 1.572 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; -0.500       ; 3.017      ; 4.527      ;
; 2.515 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 2.781      ;
; 2.584 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 2.850      ;
; 2.633 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 2.899      ;
; 2.745 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 3.011      ;
; 2.805 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 3.072      ;
; 2.834 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 3.100      ;
; 2.995 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 3.262      ;
; 3.073 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 3.339      ;
; 3.095 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 3.362      ;
; 3.113 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 3.380      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.404 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.669      ;
; 0.405 ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.078      ; 0.669      ;
; 0.410 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.078      ; 0.674      ;
; 0.460 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.078      ; 0.724      ;
; 0.604 ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.869      ;
; 0.604 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.869      ;
; 0.612 ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.877      ;
; 0.631 ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.896      ;
; 0.632 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.078      ; 0.896      ;
; 0.636 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.078      ; 0.900      ;
; 0.660 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1     ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.101      ; 0.967      ;
; 0.664 ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.929      ;
; 0.704 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.078      ; 0.968      ;
; 0.743 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.078      ; 1.007      ;
; 0.804 ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.075      ; 1.065      ;
; 0.813 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07      ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.099      ; 1.118      ;
; 0.862 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.101      ; 1.169      ;
; 0.868 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.099      ; 1.173      ;
; 0.877 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2     ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.101      ; 1.184      ;
; 0.882 ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.078      ; 1.146      ;
; 0.882 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.078      ; 1.146      ;
; 0.932 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 1.238      ;
; 0.935 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 1.241      ;
; 0.973 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.099      ; 1.278      ;
; 0.982 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.099      ; 1.287      ;
; 0.989 ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.079      ; 1.254      ;
; 0.994 ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.260      ;
; 1.015 ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.077      ; 1.278      ;
; 1.040 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.077      ; 1.303      ;
; 1.075 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.099      ; 1.380      ;
; 1.075 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.079      ; 1.340      ;
; 1.134 ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.401      ;
; 1.144 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.099      ; 1.449      ;
; 1.149 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.099      ; 1.454      ;
; 1.150 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.099      ; 1.455      ;
; 1.184 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81      ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.099      ; 1.489      ;
; 1.184 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.450      ;
; 1.185 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81      ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.099      ; 1.490      ;
; 1.205 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 1.511      ;
; 1.263 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1     ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.101      ; 1.570      ;
; 1.294 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.099      ; 1.599      ;
; 1.301 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 1.607      ;
; 1.306 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.572      ;
; 1.318 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.079      ; 1.583      ;
; 1.326 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 1.632      ;
; 1.331 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.598      ;
; 1.339 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07      ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.099      ; 1.644      ;
; 1.360 ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.078      ; 1.624      ;
; 1.364 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.077      ; 1.627      ;
; 1.405 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 1.711      ;
; 1.429 ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.695      ;
; 1.432 ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.078      ; 1.696      ;
; 1.432 ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.078      ; 1.696      ;
; 1.432 ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.078      ; 1.696      ;
; 1.435 ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.079      ; 1.700      ;
; 1.447 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2     ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.101      ; 1.754      ;
; 1.458 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.099      ; 1.763      ;
; 1.459 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.726      ;
; 1.472 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.738      ;
; 1.484 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.077      ; 1.747      ;
; 1.501 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.099      ; 1.806      ;
; 1.503 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E      ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.099      ; 1.808      ;
; 1.520 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.098      ; 1.824      ;
; 1.528 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.099      ; 1.833      ;
; 1.548 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.814      ;
; 1.584 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 1.890      ;
; 1.604 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 1.910      ;
; 1.609 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.099      ; 1.914      ;
; 1.609 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.876      ;
; 1.613 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 1.919      ;
; 1.638 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.102      ; 1.946      ;
; 1.650 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 1.956      ;
; 1.654 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.099      ; 1.959      ;
; 1.669 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.099      ; 1.974      ;
; 1.678 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.098      ; 1.982      ;
; 1.727 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E      ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.099      ; 2.032      ;
; 1.749 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.098      ; 2.053      ;
; 1.753 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 2.059      ;
; 1.768 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.098      ; 2.072      ;
; 1.772 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 2.078      ;
; 1.816 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.098      ; 2.120      ;
; 1.834 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.099      ; 2.139      ;
; 1.879 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.099      ; 2.184      ;
; 1.902 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 2.208      ;
; 1.903 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.098      ; 2.207      ;
; 1.906 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 2.212      ;
; 1.926 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 2.232      ;
; 1.932 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 2.238      ;
; 1.957 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.079      ; 2.222      ;
; 2.039 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.098      ; 2.343      ;
; 2.057 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 2.363      ;
; 2.059 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.098      ; 2.363      ;
; 2.059 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.098      ; 2.363      ;
; 2.059 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.098      ; 2.363      ;
; 2.064 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.098      ; 2.368      ;
; 2.070 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 2.376      ;
; 2.070 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 2.376      ;
; 2.119 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.078      ; 2.383      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pix_clk_i'                                                                                                                       ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.440 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|pix_valid_int ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; captura_pixeles_2:inst10|error         ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.043      ; 0.669      ;
; 0.732 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 2.157      ; 2.605      ;
; 0.865 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 2.157      ; 2.738      ;
; 1.025 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.204      ; 2.945      ;
; 1.025 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.204      ; 2.945      ;
; 1.025 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.204      ; 2.945      ;
; 1.025 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.204      ; 2.945      ;
; 1.025 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.204      ; 2.945      ;
; 1.025 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.204      ; 2.945      ;
; 1.025 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.204      ; 2.945      ;
; 1.025 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.204      ; 2.945      ;
; 1.054 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.234      ; 1.474      ;
; 1.158 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.204      ; 3.078      ;
; 1.158 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.204      ; 3.078      ;
; 1.158 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.204      ; 3.078      ;
; 1.158 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.204      ; 3.078      ;
; 1.158 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.204      ; 3.078      ;
; 1.158 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.204      ; 3.078      ;
; 1.158 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.204      ; 3.078      ;
; 1.158 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.204      ; 3.078      ;
; 1.539 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[0] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.272      ; 1.997      ;
; 1.539 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[7] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.272      ; 1.997      ;
; 1.539 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[1] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.272      ; 1.997      ;
; 1.539 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[3] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.272      ; 1.997      ;
; 1.539 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[2] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.272      ; 1.997      ;
; 1.539 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[6] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.272      ; 1.997      ;
; 1.539 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[5] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.272      ; 1.997      ;
; 1.539 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[4] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.272      ; 1.997      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_50'                                                                                                                                                  ;
+--------+--------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.307 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[7]                 ; clk_50       ; clk_50      ; 1.000        ; -0.097     ; 4.208      ;
; -3.307 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[1]                 ; clk_50       ; clk_50      ; 1.000        ; -0.097     ; 4.208      ;
; -3.307 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[5]                 ; clk_50       ; clk_50      ; 1.000        ; -0.097     ; 4.208      ;
; -3.307 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[6]                 ; clk_50       ; clk_50      ; 1.000        ; -0.097     ; 4.208      ;
; -3.307 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[8]                 ; clk_50       ; clk_50      ; 1.000        ; -0.097     ; 4.208      ;
; -3.307 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[9]                 ; clk_50       ; clk_50      ; 1.000        ; -0.097     ; 4.208      ;
; -3.305 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.erase                           ; clk_50       ; clk_50      ; 1.000        ; -0.101     ; 4.202      ;
; -3.305 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_erase_2               ; clk_50       ; clk_50      ; 1.000        ; -0.101     ; 4.202      ;
; -3.305 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_erase_1               ; clk_50       ; clk_50      ; 1.000        ; -0.101     ; 4.202      ;
; -3.305 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_anterior                ; clk_50       ; clk_50      ; 1.000        ; -0.101     ; 4.202      ;
; -3.281 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_ancho_2                     ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 4.190      ;
; -3.281 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_1                     ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 4.190      ;
; -3.281 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_cantidad_energia        ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 4.190      ;
; -3.281 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[7]                            ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 4.190      ;
; -3.281 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[1]                            ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 4.190      ;
; -3.281 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[2]                            ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 4.190      ;
; -3.281 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[3]                            ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 4.190      ;
; -3.281 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[4]                            ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 4.190      ;
; -3.281 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[5]                            ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 4.190      ;
; -3.281 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[6]                            ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 4.190      ;
; -3.281 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[9]                            ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 4.190      ;
; -3.281 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[8]                            ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 4.190      ;
; -3.281 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[10]                           ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 4.190      ;
; -3.281 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[0]                            ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 4.190      ;
; -3.281 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_cantidad_energia            ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 4.190      ;
; -3.064 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.erase                           ; clk_50       ; clk_50      ; 1.000        ; -0.101     ; 3.961      ;
; -3.064 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_erase_2               ; clk_50       ; clk_50      ; 1.000        ; -0.101     ; 3.961      ;
; -3.064 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_erase_1               ; clk_50       ; clk_50      ; 1.000        ; -0.101     ; 3.961      ;
; -3.064 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_anterior                ; clk_50       ; clk_50      ; 1.000        ; -0.101     ; 3.961      ;
; -3.064 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[7]                 ; clk_50       ; clk_50      ; 1.000        ; -0.097     ; 3.965      ;
; -3.064 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[1]                 ; clk_50       ; clk_50      ; 1.000        ; -0.097     ; 3.965      ;
; -3.064 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[5]                 ; clk_50       ; clk_50      ; 1.000        ; -0.097     ; 3.965      ;
; -3.064 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[6]                 ; clk_50       ; clk_50      ; 1.000        ; -0.097     ; 3.965      ;
; -3.064 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[8]                 ; clk_50       ; clk_50      ; 1.000        ; -0.097     ; 3.965      ;
; -3.064 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[9]                 ; clk_50       ; clk_50      ; 1.000        ; -0.097     ; 3.965      ;
; -3.039 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_ancho_2                     ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.948      ;
; -3.039 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_1                     ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.948      ;
; -3.039 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_cantidad_energia        ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.948      ;
; -3.039 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[7]                            ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.948      ;
; -3.039 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[1]                            ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.948      ;
; -3.039 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[2]                            ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.948      ;
; -3.039 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[3]                            ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.948      ;
; -3.039 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[4]                            ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.948      ;
; -3.039 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[5]                            ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.948      ;
; -3.039 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[6]                            ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.948      ;
; -3.039 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[9]                            ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.948      ;
; -3.039 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[8]                            ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.948      ;
; -3.039 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[10]                           ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.948      ;
; -3.039 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[0]                            ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.948      ;
; -3.039 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_cantidad_energia            ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.948      ;
; -2.917 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|indice_histograma[4]                  ; clk_50       ; clk_50      ; 1.000        ; 0.269      ; 4.184      ;
; -2.917 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|indice_histograma[0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.269      ; 4.184      ;
; -2.917 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|indice_histograma[1]                  ; clk_50       ; clk_50      ; 1.000        ; 0.269      ; 4.184      ;
; -2.917 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|indice_histograma[2]                  ; clk_50       ; clk_50      ; 1.000        ; 0.269      ; 4.184      ;
; -2.917 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|indice_histograma[3]                  ; clk_50       ; clk_50      ; 1.000        ; 0.269      ; 4.184      ;
; -2.915 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_ancho_3                 ; clk_50       ; clk_50      ; 1.000        ; 0.292      ; 4.205      ;
; -2.915 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_ancho_1                 ; clk_50       ; clk_50      ; 1.000        ; 0.292      ; 4.205      ;
; -2.915 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_ancho_2                 ; clk_50       ; clk_50      ; 1.000        ; 0.292      ; 4.205      ;
; -2.893 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[26][7]                      ; clk_50       ; clk_50      ; 1.000        ; -0.137     ; 3.754      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.end_histograma                  ; clk_50       ; clk_50      ; 1.000        ; 0.313      ; 4.202      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_memorias_energia_histograma ; clk_50       ; clk_50      ; 1.000        ; 0.313      ; 4.202      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_memorias_histograma     ; clk_50       ; clk_50      ; 1.000        ; 0.313      ; 4.202      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_anterior                    ; clk_50       ; clk_50      ; 1.000        ; 0.312      ; 4.201      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_ancho_3                     ; clk_50       ; clk_50      ; 1.000        ; 0.312      ; 4.201      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_ancho_1                     ; clk_50       ; clk_50      ; 1.000        ; 0.312      ; 4.201      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.incremento_indice               ; clk_50       ; clk_50      ; 1.000        ; 0.313      ; 4.202      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_2                     ; clk_50       ; clk_50      ; 1.000        ; 0.311      ; 4.200      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.casos                           ; clk_50       ; clk_50      ; 1.000        ; 0.312      ; 4.201      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|ignorar_anterior                      ; clk_50       ; clk_50      ; 1.000        ; 0.312      ; 4.201      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|ignorar_ancho_1                       ; clk_50       ; clk_50      ; 1.000        ; 0.312      ; 4.201      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|eventos[10]                           ; clk_50       ; clk_50      ; 1.000        ; 0.311      ; 4.200      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|eventos[1]                            ; clk_50       ; clk_50      ; 1.000        ; 0.311      ; 4.200      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|eventos[2]                            ; clk_50       ; clk_50      ; 1.000        ; 0.311      ; 4.200      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|eventos[3]                            ; clk_50       ; clk_50      ; 1.000        ; 0.311      ; 4.200      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|eventos[4]                            ; clk_50       ; clk_50      ; 1.000        ; 0.311      ; 4.200      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|eventos[5]                            ; clk_50       ; clk_50      ; 1.000        ; 0.311      ; 4.200      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|eventos[6]                            ; clk_50       ; clk_50      ; 1.000        ; 0.311      ; 4.200      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|eventos[7]                            ; clk_50       ; clk_50      ; 1.000        ; 0.311      ; 4.200      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|eventos[8]                            ; clk_50       ; clk_50      ; 1.000        ; 0.311      ; 4.200      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|eventos[9]                            ; clk_50       ; clk_50      ; 1.000        ; 0.311      ; 4.200      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.histograma_gen                  ; clk_50       ; clk_50      ; 1.000        ; 0.313      ; 4.202      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.filtro                          ; clk_50       ; clk_50      ; 1.000        ; 0.312      ; 4.201      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[0]                             ; clk_50       ; clk_50      ; 1.000        ; 0.310      ; 4.199      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[7]                             ; clk_50       ; clk_50      ; 1.000        ; 0.310      ; 4.199      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[1]                             ; clk_50       ; clk_50      ; 1.000        ; 0.310      ; 4.199      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[2]                             ; clk_50       ; clk_50      ; 1.000        ; 0.310      ; 4.199      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[4]                             ; clk_50       ; clk_50      ; 1.000        ; 0.310      ; 4.199      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[3]                             ; clk_50       ; clk_50      ; 1.000        ; 0.310      ; 4.199      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[6]                             ; clk_50       ; clk_50      ; 1.000        ; 0.310      ; 4.199      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[5]                             ; clk_50       ; clk_50      ; 1.000        ; 0.310      ; 4.199      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[10]                            ; clk_50       ; clk_50      ; 1.000        ; 0.310      ; 4.199      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[8]                             ; clk_50       ; clk_50      ; 1.000        ; 0.310      ; 4.199      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[9]                             ; clk_50       ; clk_50      ; 1.000        ; 0.310      ; 4.199      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta_pixel[0]                       ; clk_50       ; clk_50      ; 1.000        ; 0.313      ; 4.202      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta_pixel[1]                       ; clk_50       ; clk_50      ; 1.000        ; 0.313      ; 4.202      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta_pixel[2]                       ; clk_50       ; clk_50      ; 1.000        ; 0.313      ; 4.202      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta_pixel[3]                       ; clk_50       ; clk_50      ; 1.000        ; 0.313      ; 4.202      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta_pixel[4]                       ; clk_50       ; clk_50      ; 1.000        ; 0.313      ; 4.202      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta_pixel[5]                       ; clk_50       ; clk_50      ; 1.000        ; 0.313      ; 4.202      ;
; -2.891 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta_pixel[6]                       ; clk_50       ; clk_50      ; 1.000        ; 0.313      ; 4.202      ;
+--------+--------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                         ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                            ; Launch Clock                                                 ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; -1.211 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.101     ; 2.108      ;
; -1.211 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.101     ; 2.108      ;
; -1.211 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.101     ; 2.108      ;
; -1.082 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.099     ; 1.981      ;
; -1.082 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.099     ; 1.981      ;
; -0.837 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 1.735      ;
; -0.837 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 1.735      ;
; -0.837 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 1.735      ;
; -0.837 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 1.735      ;
; -0.837 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 1.735      ;
; -0.837 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 1.735      ;
; -0.837 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 1.735      ;
; -0.837 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 1.735      ;
; -0.837 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 1.735      ;
; -0.837 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 1.735      ;
; -0.837 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 1.735      ;
; -0.837 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 1.735      ;
; -0.837 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.100     ; 1.735      ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                               ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; -1.085 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 1.921      ;
; -1.085 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 1.921      ;
; -1.085 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 1.921      ;
; -1.085 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 1.921      ;
; -1.085 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 1.921      ;
; -1.085 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 1.921      ;
; -1.085 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 1.921      ;
; -1.085 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 1.921      ;
; -1.085 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.162     ; 1.921      ;
; -1.026 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 1.861      ;
; -1.026 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.163     ; 1.861      ;
; -0.753 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.160     ; 1.591      ;
; -0.753 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.160     ; 1.591      ;
; -0.652 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.161     ; 1.489      ;
; -0.652 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.161     ; 1.489      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'pix_clk_i'                                                                                                                              ;
+--------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.764 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 1.786      ; 3.038      ;
; -0.715 ; algo_3_final:inst|state.escritura_1              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 1.795      ; 2.998      ;
; -0.705 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 1.836      ; 3.029      ;
; -0.677 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 1.836      ; 3.001      ;
; -0.672 ; algo_3_final:inst|state.dir_ancho_2              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 1.795      ; 2.955      ;
; -0.593 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 1.786      ; 2.867      ;
; -0.534 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.881      ; 2.903      ;
; -0.534 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.881      ; 2.903      ;
; -0.534 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.881      ; 2.903      ;
; -0.534 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.881      ; 2.903      ;
; -0.534 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.881      ; 2.903      ;
; -0.534 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.881      ; 2.903      ;
; -0.534 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.881      ; 2.903      ;
; -0.534 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.881      ; 2.903      ;
; -0.498 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.881      ; 2.867      ;
; -0.498 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.881      ; 2.867      ;
; -0.498 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.881      ; 2.867      ;
; -0.498 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.881      ; 2.867      ;
; -0.498 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.881      ; 2.867      ;
; -0.498 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.881      ; 2.867      ;
; -0.498 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.881      ; 2.867      ;
; -0.498 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.881      ; 2.867      ;
+--------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'pix_clk_i'                                                                                                                              ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.718 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.196      ; 2.630      ;
; 0.718 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.196      ; 2.630      ;
; 0.718 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.196      ; 2.630      ;
; 0.718 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.196      ; 2.630      ;
; 0.718 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.196      ; 2.630      ;
; 0.718 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.196      ; 2.630      ;
; 0.718 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.196      ; 2.630      ;
; 0.718 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.196      ; 2.630      ;
; 0.800 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.196      ; 2.712      ;
; 0.800 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.196      ; 2.712      ;
; 0.800 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.196      ; 2.712      ;
; 0.800 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.196      ; 2.712      ;
; 0.800 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.196      ; 2.712      ;
; 0.800 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.196      ; 2.712      ;
; 0.800 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.196      ; 2.712      ;
; 0.800 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 2.196      ; 2.712      ;
; 0.887 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 2.096      ; 2.699      ;
; 0.894 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 2.149      ; 2.759      ;
; 0.967 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 2.149      ; 2.832      ;
; 0.994 ; algo_3_final:inst|state.dir_ancho_2              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 2.104      ; 2.814      ;
; 1.044 ; algo_3_final:inst|state.escritura_1              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 2.104      ; 2.864      ;
; 1.097 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 2.096      ; 2.909      ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                               ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; 1.017 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 1.323      ;
; 1.017 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 1.323      ;
; 1.152 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.101      ; 1.459      ;
; 1.152 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.101      ; 1.459      ;
; 1.441 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.098      ; 1.745      ;
; 1.441 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.098      ; 1.745      ;
; 1.480 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 1.786      ;
; 1.480 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 1.786      ;
; 1.480 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 1.786      ;
; 1.480 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 1.786      ;
; 1.480 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 1.786      ;
; 1.480 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 1.786      ;
; 1.480 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 1.786      ;
; 1.480 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 1.786      ;
; 1.480 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.100      ; 1.786      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                            ; Launch Clock                                                 ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 1.235 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.161      ; 1.602      ;
; 1.235 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.161      ; 1.602      ;
; 1.235 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.161      ; 1.602      ;
; 1.235 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.161      ; 1.602      ;
; 1.235 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.161      ; 1.602      ;
; 1.235 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.161      ; 1.602      ;
; 1.235 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.161      ; 1.602      ;
; 1.235 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.161      ; 1.602      ;
; 1.235 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.161      ; 1.602      ;
; 1.235 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.161      ; 1.602      ;
; 1.235 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.161      ; 1.602      ;
; 1.235 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.161      ; 1.602      ;
; 1.235 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.161      ; 1.602      ;
; 1.471 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.162      ; 1.839      ;
; 1.471 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.162      ; 1.839      ;
; 1.633 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.160      ; 1.999      ;
; 1.633 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.160      ; 1.999      ;
; 1.633 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.160      ; 1.999      ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_50'                                                                                                                                              ;
+-------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.106 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 2.363      ;
; 2.106 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[4]                   ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 2.363      ;
; 2.106 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[7]                   ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 2.363      ;
; 2.106 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[6]                   ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 2.363      ;
; 2.106 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[5]                   ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 2.363      ;
; 2.106 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[1]                   ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 2.363      ;
; 2.106 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[2]                   ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 2.363      ;
; 2.106 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[3]                   ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 2.363      ;
; 2.126 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[12] ; clk_50       ; clk_50      ; 0.000        ; 0.068      ; 2.380      ;
; 2.126 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[11] ; clk_50       ; clk_50      ; 0.000        ; 0.068      ; 2.380      ;
; 2.126 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[10] ; clk_50       ; clk_50      ; 0.000        ; 0.068      ; 2.380      ;
; 2.126 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.068      ; 2.380      ;
; 2.126 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[8]  ; clk_50       ; clk_50      ; 0.000        ; 0.068      ; 2.380      ;
; 2.126 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[7]  ; clk_50       ; clk_50      ; 0.000        ; 0.068      ; 2.380      ;
; 2.126 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.068      ; 2.380      ;
; 2.126 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.068      ; 2.380      ;
; 2.126 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.068      ; 2.380      ;
; 2.126 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.068      ; 2.380      ;
; 2.126 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.068      ; 2.380      ;
; 2.126 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.068      ; 2.380      ;
; 2.126 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.068      ; 2.380      ;
; 2.131 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[26] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.381      ;
; 2.131 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[25] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.381      ;
; 2.131 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[24] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.381      ;
; 2.131 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[23] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.381      ;
; 2.131 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[22] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.381      ;
; 2.131 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[21] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.381      ;
; 2.131 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[20] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.381      ;
; 2.131 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[19] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.381      ;
; 2.131 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[18] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.381      ;
; 2.131 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[17] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.381      ;
; 2.131 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[16] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.381      ;
; 2.131 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[15] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.381      ;
; 2.131 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[14] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.381      ;
; 2.131 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[13] ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.381      ;
; 2.168 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 2.425      ;
; 2.168 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[4]                   ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 2.425      ;
; 2.168 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[7]                   ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 2.425      ;
; 2.168 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[6]                   ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 2.425      ;
; 2.168 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[5]                   ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 2.425      ;
; 2.168 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[1]                   ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 2.425      ;
; 2.168 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[2]                   ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 2.425      ;
; 2.168 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[3]                   ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 2.425      ;
; 2.212 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|cntrl_envio                     ; clk_50       ; clk_50      ; 0.000        ; 0.057      ; 2.455      ;
; 2.212 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|cntrl_reset_int                 ; clk_50       ; clk_50      ; 0.000        ; 0.057      ; 2.455      ;
; 2.212 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|cntrl_envio_int                 ; clk_50       ; clk_50      ; 0.000        ; 0.057      ; 2.455      ;
; 2.520 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.109      ; 2.815      ;
; 2.520 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[10]                  ; clk_50       ; clk_50      ; 0.000        ; 0.109      ; 2.815      ;
; 2.520 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[9]                   ; clk_50       ; clk_50      ; 0.000        ; 0.109      ; 2.815      ;
; 2.520 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[6]                   ; clk_50       ; clk_50      ; 0.000        ; 0.109      ; 2.815      ;
; 2.520 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[5]                   ; clk_50       ; clk_50      ; 0.000        ; 0.109      ; 2.815      ;
; 2.520 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[3]                   ; clk_50       ; clk_50      ; 0.000        ; 0.109      ; 2.815      ;
; 2.552 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.387      ; 3.125      ;
; 2.552 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[11]                  ; clk_50       ; clk_50      ; 0.000        ; 0.387      ; 3.125      ;
; 2.552 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[12]                  ; clk_50       ; clk_50      ; 0.000        ; 0.387      ; 3.125      ;
; 2.552 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.387      ; 3.125      ;
; 2.572 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[5]                   ; clk_50       ; clk_50      ; 0.000        ; 0.390      ; 3.148      ;
; 2.572 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[6]                   ; clk_50       ; clk_50      ; 0.000        ; 0.390      ; 3.148      ;
; 2.572 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[7]                   ; clk_50       ; clk_50      ; 0.000        ; 0.390      ; 3.148      ;
; 2.572 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[2]                  ; clk_50       ; clk_50      ; 0.000        ; 0.390      ; 3.148      ;
; 2.596 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[1]                   ; clk_50       ; clk_50      ; 0.000        ; 0.110      ; 2.892      ;
; 2.596 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[2]                   ; clk_50       ; clk_50      ; 0.000        ; 0.110      ; 2.892      ;
; 2.596 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[10]                   ; clk_50       ; clk_50      ; 0.000        ; 0.110      ; 2.892      ;
; 2.596 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[9]                    ; clk_50       ; clk_50      ; 0.000        ; 0.110      ; 2.892      ;
; 2.596 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[8]                    ; clk_50       ; clk_50      ; 0.000        ; 0.110      ; 2.892      ;
; 2.596 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[8]                   ; clk_50       ; clk_50      ; 0.000        ; 0.110      ; 2.892      ;
; 2.596 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[7]                   ; clk_50       ; clk_50      ; 0.000        ; 0.110      ; 2.892      ;
; 2.596 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[7]                    ; clk_50       ; clk_50      ; 0.000        ; 0.110      ; 2.892      ;
; 2.596 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[6]                    ; clk_50       ; clk_50      ; 0.000        ; 0.110      ; 2.892      ;
; 2.596 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[5]                    ; clk_50       ; clk_50      ; 0.000        ; 0.110      ; 2.892      ;
; 2.596 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[4]                   ; clk_50       ; clk_50      ; 0.000        ; 0.110      ; 2.892      ;
; 2.596 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[4]                    ; clk_50       ; clk_50      ; 0.000        ; 0.110      ; 2.892      ;
; 2.596 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[3]                    ; clk_50       ; clk_50      ; 0.000        ; 0.110      ; 2.892      ;
; 2.596 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[1]                    ; clk_50       ; clk_50      ; 0.000        ; 0.110      ; 2.892      ;
; 2.596 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[2]                    ; clk_50       ; clk_50      ; 0.000        ; 0.110      ; 2.892      ;
; 2.596 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.110      ; 2.892      ;
; 2.604 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[1]                  ; clk_50       ; clk_50      ; 0.000        ; 0.389      ; 3.179      ;
; 2.604 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[3]                  ; clk_50       ; clk_50      ; 0.000        ; 0.389      ; 3.179      ;
; 2.604 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[4]                  ; clk_50       ; clk_50      ; 0.000        ; 0.389      ; 3.179      ;
; 2.604 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[5]                  ; clk_50       ; clk_50      ; 0.000        ; 0.389      ; 3.179      ;
; 2.616 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.109      ; 2.911      ;
; 2.616 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[10]                  ; clk_50       ; clk_50      ; 0.000        ; 0.109      ; 2.911      ;
; 2.616 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[9]                   ; clk_50       ; clk_50      ; 0.000        ; 0.109      ; 2.911      ;
; 2.616 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[6]                   ; clk_50       ; clk_50      ; 0.000        ; 0.109      ; 2.911      ;
; 2.616 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[5]                   ; clk_50       ; clk_50      ; 0.000        ; 0.109      ; 2.911      ;
; 2.616 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[3]                   ; clk_50       ; clk_50      ; 0.000        ; 0.109      ; 2.911      ;
; 2.631 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[1]                   ; clk_50       ; clk_50      ; 0.000        ; 0.384      ; 3.201      ;
; 2.631 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[2]                   ; clk_50       ; clk_50      ; 0.000        ; 0.384      ; 3.201      ;
; 2.631 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[3]                   ; clk_50       ; clk_50      ; 0.000        ; 0.384      ; 3.201      ;
; 2.631 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[4]                   ; clk_50       ; clk_50      ; 0.000        ; 0.384      ; 3.201      ;
; 2.672 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.387      ; 3.245      ;
; 2.672 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[11]                  ; clk_50       ; clk_50      ; 0.000        ; 0.387      ; 3.245      ;
; 2.672 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[12]                  ; clk_50       ; clk_50      ; 0.000        ; 0.387      ; 3.245      ;
; 2.672 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.387      ; 3.245      ;
; 2.686 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[1]                   ; clk_50       ; clk_50      ; 0.000        ; 0.110      ; 2.982      ;
; 2.686 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[2]                   ; clk_50       ; clk_50      ; 0.000        ; 0.110      ; 2.982      ;
; 2.686 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[10]                   ; clk_50       ; clk_50      ; 0.000        ; 0.110      ; 2.982      ;
; 2.686 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[9]                    ; clk_50       ; clk_50      ; 0.000        ; 0.110      ; 2.982      ;
; 2.686 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[8]                    ; clk_50       ; clk_50      ; 0.000        ; 0.110      ; 2.982      ;
; 2.686 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[8]                   ; clk_50       ; clk_50      ; 0.000        ; 0.110      ; 2.982      ;
+-------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                             ;
+------------+-----------------+----------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                     ; Note                                                          ;
+------------+-----------------+----------------------------------------------------------------+---------------------------------------------------------------+
; 163.43 MHz ; 163.43 MHz      ; clk_50                                                         ;                                                               ;
; 266.03 MHz ; 266.03 MHz      ; divisor:inst13|clk_int                                         ;                                                               ;
; 361.14 MHz ; 361.14 MHz      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ;                                                               ;
; 379.08 MHz ; 379.08 MHz      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ;                                                               ;
; 507.87 MHz ; 250.0 MHz       ; pix_clk_i                                                      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                      ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk_50                                                         ; -5.119 ; -2977.137     ;
; divisor:inst13|clk_int                                         ; -2.759 ; -12.108       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; -2.142 ; -26.620       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -1.769 ; -25.747       ;
; pix_clk_i                                                      ; -0.969 ; -8.417        ;
+----------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                      ;
+----------------------------------------------------------------+-------+---------------+
; Clock                                                          ; Slack ; End Point TNS ;
+----------------------------------------------------------------+-------+---------------+
; clk_50                                                         ; 0.337 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.341 ; 0.000         ;
; divisor:inst13|clk_int                                         ; 0.354 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 0.356 ; 0.000         ;
; pix_clk_i                                                      ; 0.387 ; 0.000         ;
+----------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                                   ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk_50                                                         ; -2.846 ; -1469.580     ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -1.006 ; -13.385       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; -0.893 ; -11.841       ;
; pix_clk_i                                                      ; -0.713 ; -5.054        ;
+----------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                                   ;
+----------------------------------------------------------------+-------+---------------+
; Clock                                                          ; Slack ; End Point TNS ;
+----------------------------------------------------------------+-------+---------------+
; pix_clk_i                                                      ; 0.706 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 0.924 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.125 ; 0.000         ;
; clk_50                                                         ; 1.904 ; 0.000         ;
+----------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                        ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk_50                                                         ; -3.000 ; -1230.091     ;
; pix_clk_i                                                      ; -3.000 ; -15.850       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; -1.285 ; -30.840       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -1.285 ; -25.700       ;
; divisor:inst13|clk_int                                         ; -1.285 ; -14.135       ;
+----------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50'                                                                                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.119 ; algo_3_final:inst|indice_histograma[2]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; -0.106     ; 6.043      ;
; -4.980 ; algo_3_final:inst|reg_ancho_1[1]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 6.279      ;
; -4.973 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.301      ; 6.273      ;
; -4.926 ; algo_3_final:inst|indice_histograma[3]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; -0.106     ; 5.850      ;
; -4.879 ; algo_3_final:inst|reg_ancho_2[1]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 6.178      ;
; -4.866 ; algo_3_final:inst|dir_histograma_int[4]                                                 ; algo_3_final:inst|dir_histograma_int[7]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.469     ; 5.396      ;
; -4.866 ; algo_3_final:inst|dir_histograma_int[4]                                                 ; algo_3_final:inst|dir_histograma_int[1]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.469     ; 5.396      ;
; -4.866 ; algo_3_final:inst|dir_histograma_int[4]                                                 ; algo_3_final:inst|dir_histograma_int[5]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.469     ; 5.396      ;
; -4.866 ; algo_3_final:inst|dir_histograma_int[4]                                                 ; algo_3_final:inst|dir_histograma_int[6]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.469     ; 5.396      ;
; -4.866 ; algo_3_final:inst|dir_histograma_int[4]                                                 ; algo_3_final:inst|dir_histograma_int[8]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.469     ; 5.396      ;
; -4.866 ; algo_3_final:inst|dir_histograma_int[4]                                                 ; algo_3_final:inst|dir_histograma_int[9]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.469     ; 5.396      ;
; -4.813 ; algo_3_final:inst|reg_ancho_1[2]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.301      ; 6.113      ;
; -4.807 ; algo_3_final:inst|reg_ancho_2[0]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 6.106      ;
; -4.806 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[8]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.505     ; 5.300      ;
; -4.805 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[5]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.505     ; 5.299      ;
; -4.804 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[6]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.505     ; 5.298      ;
; -4.802 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[4]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.505     ; 5.296      ;
; -4.800 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[9]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.505     ; 5.294      ;
; -4.795 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[10]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.505     ; 5.289      ;
; -4.795 ; algo_3_final:inst|indice_histograma[1]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; -0.109     ; 5.716      ;
; -4.793 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[7]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.505     ; 5.287      ;
; -4.760 ; coordinador_mod_tes:inst8|state.fin_prog                                                ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; 0.232      ; 6.022      ;
; -4.759 ; algo_3_final:inst|reg_ancho_2[3]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 6.058      ;
; -4.750 ; algo_3_final:inst|dir_histograma_int[2]                                                 ; algo_3_final:inst|dir_histograma_int[7]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.469     ; 5.280      ;
; -4.750 ; algo_3_final:inst|dir_histograma_int[2]                                                 ; algo_3_final:inst|dir_histograma_int[1]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.469     ; 5.280      ;
; -4.750 ; algo_3_final:inst|dir_histograma_int[2]                                                 ; algo_3_final:inst|dir_histograma_int[5]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.469     ; 5.280      ;
; -4.750 ; algo_3_final:inst|dir_histograma_int[2]                                                 ; algo_3_final:inst|dir_histograma_int[6]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.469     ; 5.280      ;
; -4.750 ; algo_3_final:inst|dir_histograma_int[2]                                                 ; algo_3_final:inst|dir_histograma_int[8]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.469     ; 5.280      ;
; -4.750 ; algo_3_final:inst|dir_histograma_int[2]                                                 ; algo_3_final:inst|dir_histograma_int[9]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.469     ; 5.280      ;
; -4.741 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[8]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.505     ; 5.235      ;
; -4.740 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[5]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.505     ; 5.234      ;
; -4.739 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[6]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.505     ; 5.233      ;
; -4.739 ; algo_3_final:inst|reg_ancho_1[4]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.301      ; 6.039      ;
; -4.737 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[4]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.505     ; 5.231      ;
; -4.735 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[9]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.505     ; 5.229      ;
; -4.730 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[10]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.505     ; 5.224      ;
; -4.728 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[7]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.505     ; 5.222      ;
; -4.726 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a3~porta_we_reg ; algo_3_final:inst|reg_ancho_1[3]                                                              ; clk_50       ; clk_50      ; 1.000        ; -0.394     ; 5.331      ;
; -4.686 ; algo_3_final:inst|reg_ancho_2[2]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 5.985      ;
; -4.675 ; algo_3_final:inst|indice_histograma[3]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; -0.109     ; 5.596      ;
; -4.670 ; algo_3_final:inst|reg_ancho_1[3]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 5.969      ;
; -4.654 ; algo_3_final:inst|indice_histograma[2]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; -0.109     ; 5.575      ;
; -4.641 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[8]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.465     ; 5.175      ;
; -4.641 ; algo_3_final:inst|reg_ancho_2[5]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 5.940      ;
; -4.640 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[5]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.465     ; 5.174      ;
; -4.639 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[6]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.465     ; 5.173      ;
; -4.637 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[4]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.465     ; 5.171      ;
; -4.635 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[9]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.465     ; 5.169      ;
; -4.632 ; algo_3_final:inst|indice_histograma[0]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; -0.109     ; 5.553      ;
; -4.630 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[10]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.465     ; 5.164      ;
; -4.628 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[7]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.465     ; 5.162      ;
; -4.628 ; algo_3_final:inst|reg_ancho_3[0]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.292      ; 5.919      ;
; -4.625 ; algo_3_final:inst|reg_ancho_1[6]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.301      ; 5.925      ;
; -4.620 ; coordinador_mod_tes:inst8|state.fin_prog                                                ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; 0.235      ; 5.885      ;
; -4.617 ; algo_3_final:inst|dir_histograma_int[4]                                                 ; algo_3_final:inst|dir_histograma_int[0]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.088     ; 5.528      ;
; -4.617 ; algo_3_final:inst|dir_histograma_int[4]                                                 ; algo_3_final:inst|dir_histograma_int[2]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.088     ; 5.528      ;
; -4.617 ; algo_3_final:inst|dir_histograma_int[4]                                                 ; algo_3_final:inst|dir_histograma_int[3]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.088     ; 5.528      ;
; -4.617 ; algo_3_final:inst|dir_histograma_int[4]                                                 ; algo_3_final:inst|dir_histograma_int[4]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.088     ; 5.528      ;
; -4.603 ; algo_3_final:inst|histogram[6][0]                                                       ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; -0.121     ; 5.512      ;
; -4.602 ; algo_3_final:inst|indice_histograma[0]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; -0.106     ; 5.526      ;
; -4.602 ; algo_3_final:inst|state.escritura_2                                                     ; ram:inst5|altsyncram:mem_rtl_0|altsyncram_7f81:auto_generated|ram_block1a1~porta_address_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.181     ; 5.451      ;
; -4.602 ; algo_3_final:inst|dir_histograma_int[3]                                                 ; algo_3_final:inst|dir_histograma_int[7]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.469     ; 5.132      ;
; -4.602 ; algo_3_final:inst|dir_histograma_int[3]                                                 ; algo_3_final:inst|dir_histograma_int[1]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.469     ; 5.132      ;
; -4.602 ; algo_3_final:inst|dir_histograma_int[3]                                                 ; algo_3_final:inst|dir_histograma_int[5]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.469     ; 5.132      ;
; -4.602 ; algo_3_final:inst|dir_histograma_int[3]                                                 ; algo_3_final:inst|dir_histograma_int[6]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.469     ; 5.132      ;
; -4.602 ; algo_3_final:inst|dir_histograma_int[3]                                                 ; algo_3_final:inst|dir_histograma_int[8]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.469     ; 5.132      ;
; -4.602 ; algo_3_final:inst|dir_histograma_int[3]                                                 ; algo_3_final:inst|dir_histograma_int[9]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.469     ; 5.132      ;
; -4.600 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[2]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.504     ; 5.095      ;
; -4.599 ; coordinador_mod_tes:inst8|state.reset_todo                                              ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; 0.223      ; 5.852      ;
; -4.599 ; algo_3_final:inst|state.escritura_2                                                     ; ram:inst3|altsyncram:mem_rtl_0|altsyncram_mg81:auto_generated|ram_block1a1~porta_address_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.186     ; 5.443      ;
; -4.597 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[1]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.504     ; 5.092      ;
; -4.596 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[3]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.504     ; 5.091      ;
; -4.596 ; algo_3_final:inst|state.escritura_2                                                     ; ram:inst3|altsyncram:mem_rtl_0|altsyncram_mg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.189     ; 5.437      ;
; -4.595 ; captura_pixeles_2:inst10|register_0[2]                                                  ; algo_3_final:inst|data_a_escribir[6]                                                          ; pix_clk_i    ; clk_50      ; 0.500        ; -1.579     ; 3.505      ;
; -4.595 ; captura_pixeles_2:inst10|register_0[2]                                                  ; algo_3_final:inst|data_a_escribir[9]                                                          ; pix_clk_i    ; clk_50      ; 0.500        ; -1.579     ; 3.505      ;
; -4.595 ; captura_pixeles_2:inst10|register_0[2]                                                  ; algo_3_final:inst|data_a_escribir[8]                                                          ; pix_clk_i    ; clk_50      ; 0.500        ; -1.579     ; 3.505      ;
; -4.595 ; captura_pixeles_2:inst10|register_0[2]                                                  ; algo_3_final:inst|data_a_escribir[3]                                                          ; pix_clk_i    ; clk_50      ; 0.500        ; -1.579     ; 3.505      ;
; -4.595 ; captura_pixeles_2:inst10|register_0[2]                                                  ; algo_3_final:inst|data_a_escribir[1]                                                          ; pix_clk_i    ; clk_50      ; 0.500        ; -1.579     ; 3.505      ;
; -4.594 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[0]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.504     ; 5.089      ;
; -4.590 ; captura_pixeles_2:inst10|register_0[3]                                                  ; algo_3_final:inst|data_a_escribir[6]                                                          ; pix_clk_i    ; clk_50      ; 0.500        ; -1.579     ; 3.500      ;
; -4.590 ; captura_pixeles_2:inst10|register_0[3]                                                  ; algo_3_final:inst|data_a_escribir[9]                                                          ; pix_clk_i    ; clk_50      ; 0.500        ; -1.579     ; 3.500      ;
; -4.590 ; captura_pixeles_2:inst10|register_0[3]                                                  ; algo_3_final:inst|data_a_escribir[8]                                                          ; pix_clk_i    ; clk_50      ; 0.500        ; -1.579     ; 3.500      ;
; -4.590 ; captura_pixeles_2:inst10|register_0[3]                                                  ; algo_3_final:inst|data_a_escribir[3]                                                          ; pix_clk_i    ; clk_50      ; 0.500        ; -1.579     ; 3.500      ;
; -4.590 ; captura_pixeles_2:inst10|register_0[3]                                                  ; algo_3_final:inst|data_a_escribir[1]                                                          ; pix_clk_i    ; clk_50      ; 0.500        ; -1.579     ; 3.500      ;
; -4.585 ; algo_3_final:inst|reg_ancho_1[7]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.301      ; 5.885      ;
; -4.583 ; algo_3_final:inst|state.escritura_2                                                     ; ram:inst3|altsyncram:mem_rtl_0|altsyncram_mg81:auto_generated|ram_block1a5~porta_address_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.180     ; 5.433      ;
; -4.579 ; algo_3_final:inst|reg_ancho_2[4]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 5.878      ;
; -4.571 ; algo_3_final:inst|reg_ancho_3[1]                                                        ; algo_3_final:inst|data_a_escribir[6]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.314      ; 5.884      ;
; -4.566 ; algo_3_final:inst|indice_histograma[1]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; -0.106     ; 5.490      ;
; -4.564 ; coordinador_mod_tes:inst8|state.esp_borrado_1                                           ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; 0.293      ; 5.887      ;
; -4.564 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.293      ; 5.856      ;
; -4.556 ; coordinador_mod_tes:inst8|state.trigger_algorimo                                        ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; 0.223      ; 5.809      ;
; -4.556 ; coordinador_mod_tes:inst8|cuenta[11]                                                    ; coordinador_mod_tes:inst8|cuenta[3]                                                           ; clk_50       ; clk_50      ; 1.000        ; -0.077     ; 5.478      ;
; -4.555 ; coordinador_mod_tes:inst8|cuenta[11]                                                    ; coordinador_mod_tes:inst8|cuenta[7]                                                           ; clk_50       ; clk_50      ; 1.000        ; -0.077     ; 5.477      ;
; -4.554 ; coordinador_mod_tes:inst8|cuenta[11]                                                    ; coordinador_mod_tes:inst8|cuenta[9]                                                           ; clk_50       ; clk_50      ; 1.000        ; -0.077     ; 5.476      ;
; -4.553 ; coordinador_mod_tes:inst8|cuenta[11]                                                    ; coordinador_mod_tes:inst8|cuenta[0]                                                           ; clk_50       ; clk_50      ; 1.000        ; -0.077     ; 5.475      ;
; -4.552 ; coordinador_mod_tes:inst8|cuenta[11]                                                    ; coordinador_mod_tes:inst8|cuenta[8]                                                           ; clk_50       ; clk_50      ; 1.000        ; -0.077     ; 5.474      ;
; -4.552 ; coordinador_mod_tes:inst8|cuenta[11]                                                    ; coordinador_mod_tes:inst8|cuenta[1]                                                           ; clk_50       ; clk_50      ; 1.000        ; -0.077     ; 5.474      ;
; -4.551 ; algo_3_final:inst|state.histograma_gen                                                  ; algo_3_final:inst|histogram[21][13]                                                           ; clk_50       ; clk_50      ; 1.000        ; -0.111     ; 5.439      ;
; -4.551 ; algo_3_final:inst|state.histograma_gen                                                  ; algo_3_final:inst|histogram[21][12]                                                           ; clk_50       ; clk_50      ; 1.000        ; -0.111     ; 5.439      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisor:inst13|clk_int'                                                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                              ; Launch Clock                                                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; -2.759 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 3.686      ;
; -2.709 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 3.636      ;
; -2.691 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.071     ; 3.619      ;
; -2.658 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.071     ; 3.586      ;
; -2.628 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 3.555      ;
; -2.592 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.071     ; 3.520      ;
; -2.448 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 3.375      ;
; -2.445 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 3.372      ;
; -2.248 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.071     ; 3.176      ;
; -2.044 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 2.971      ;
; -1.487 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 2.414      ;
; -1.476 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 2.403      ;
; -1.459 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 2.386      ;
; -1.388 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 2.315      ;
; -1.377 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 2.304      ;
; -1.360 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 2.287      ;
; -1.351 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 2.278      ;
; -1.329 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 2.256      ;
; -1.323 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 2.250      ;
; -1.232 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 2.159      ;
; -1.081 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; 0.500        ; 2.588      ; 4.381      ;
; -1.046 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; 0.500        ; 2.588      ; 4.346      ;
; -0.978 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 1.905      ;
; -0.976 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 1.903      ;
; -0.828 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 1.755      ;
; -0.738 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 1.665      ;
; -0.719 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 1.645      ;
; -0.705 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 1.632      ;
; -0.701 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 1.628      ;
; -0.689 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 1.616      ;
; -0.688 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 1.615      ;
; -0.684 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 1.611      ;
; -0.646 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; 1.000        ; 2.588      ; 4.446      ;
; -0.623 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 1.550      ;
; -0.620 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 1.546      ;
; -0.591 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 1.518      ;
; -0.587 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 1.514      ;
; -0.579 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; 1.000        ; 2.588      ; 4.379      ;
; -0.563 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 1.490      ;
; -0.561 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 1.488      ;
; -0.552 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 1.479      ;
; -0.208 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 1.135      ;
; -0.103 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 1.030      ;
; -0.078 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 1.005      ;
; -0.077 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 1.004      ;
; 0.008  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 0.918      ;
; 0.009  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 0.917      ;
; 0.244  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 0.683      ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                             ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; -2.142 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 3.000      ;
; -2.142 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 3.000      ;
; -2.142 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 3.000      ;
; -2.142 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 3.000      ;
; -2.142 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 3.000      ;
; -2.075 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.933      ;
; -2.075 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.933      ;
; -2.075 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.933      ;
; -2.075 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.933      ;
; -2.075 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.933      ;
; -2.048 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.140     ; 2.907      ;
; -1.910 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.768      ;
; -1.910 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.768      ;
; -1.910 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.768      ;
; -1.910 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.768      ;
; -1.910 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.768      ;
; -1.908 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.140     ; 2.767      ;
; -1.844 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|state.start   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.138     ; 2.705      ;
; -1.742 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.140     ; 2.601      ;
; -1.742 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.600      ;
; -1.742 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.600      ;
; -1.742 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.600      ;
; -1.742 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.600      ;
; -1.742 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.600      ;
; -1.660 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.518      ;
; -1.660 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.518      ;
; -1.660 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.518      ;
; -1.660 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.518      ;
; -1.660 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.518      ;
; -1.643 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.140     ; 2.502      ;
; -1.643 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.501      ;
; -1.643 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.501      ;
; -1.643 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.501      ;
; -1.643 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.501      ;
; -1.643 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.501      ;
; -1.638 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.071     ; 2.566      ;
; -1.638 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.071     ; 2.566      ;
; -1.638 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.071     ; 2.566      ;
; -1.638 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.071     ; 2.566      ;
; -1.638 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.071     ; 2.566      ;
; -1.554 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.140     ; 2.413      ;
; -1.540 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.398      ;
; -1.540 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.398      ;
; -1.540 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.398      ;
; -1.540 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.398      ;
; -1.540 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.398      ;
; -1.512 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.370      ;
; -1.512 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.370      ;
; -1.512 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.370      ;
; -1.512 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.370      ;
; -1.512 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.370      ;
; -1.481 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.140     ; 2.340      ;
; -1.475 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.333      ;
; -1.443 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.301      ;
; -1.385 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.243      ;
; -1.385 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.243      ;
; -1.385 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.243      ;
; -1.385 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.243      ;
; -1.385 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.243      ;
; -1.372 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.071     ; 2.300      ;
; -1.372 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.071     ; 2.300      ;
; -1.372 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.071     ; 2.300      ;
; -1.372 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.071     ; 2.300      ;
; -1.372 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.071     ; 2.300      ;
; -1.344 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[2]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.202      ;
; -1.344 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.202      ;
; -1.344 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.202      ;
; -1.308 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.140     ; 2.167      ;
; -1.303 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.140     ; 2.162      ;
; -1.298 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.156      ;
; -1.276 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.140     ; 2.135      ;
; -1.218 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.070     ; 2.147      ;
; -1.211 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.069      ;
; -1.199 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.057      ;
; -1.192 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.140     ; 2.051      ;
; -1.162 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.020      ;
; -1.156 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.014      ;
; -1.156 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.140     ; 2.015      ;
; -1.152 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 2.010      ;
; -1.106 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 1.964      ;
; -1.072 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.140     ; 1.931      ;
; -1.070 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|state.start   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.138     ; 1.931      ;
; -1.052 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.140     ; 1.911      ;
; -1.025 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.140     ; 1.884      ;
; -0.999 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.140     ; 1.858      ;
; -0.985 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 1.843      ;
; -0.947 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.066     ; 1.880      ;
; -0.896 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 1.754      ;
; -0.886 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.140     ; 1.745      ;
; -0.880 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.071     ; 1.808      ;
; -0.880 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|state.start   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.068     ; 1.811      ;
; -0.870 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 1.728      ;
; -0.870 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.066     ; 1.803      ;
; -0.847 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2     ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.140     ; 1.706      ;
; -0.798 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.070     ; 1.727      ;
; -0.787 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.140     ; 1.646      ;
; -0.764 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.068     ; 1.695      ;
; -0.763 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|count[2]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.069     ; 1.693      ;
; -0.763 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.069     ; 1.693      ;
; -0.763 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.069     ; 1.693      ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                            ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; -1.769 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.302      ; 3.070      ;
; -1.769 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.302      ; 3.070      ;
; -1.539 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.302      ; 2.840      ;
; -1.539 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.302      ; 2.840      ;
; -1.517 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.302      ; 2.818      ;
; -1.517 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.302      ; 2.818      ;
; -1.471 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.456     ; 2.014      ;
; -1.397 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.302      ; 2.698      ;
; -1.397 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.302      ; 2.698      ;
; -1.390 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.092     ; 2.297      ;
; -1.377 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.456     ; 1.920      ;
; -1.376 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.456     ; 1.919      ;
; -1.375 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.302      ; 2.676      ;
; -1.375 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.302      ; 2.676      ;
; -1.374 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.456     ; 1.917      ;
; -1.374 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.456     ; 1.917      ;
; -1.373 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.456     ; 1.916      ;
; -1.345 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.456     ; 1.888      ;
; -1.345 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.456     ; 1.888      ;
; -1.344 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.456     ; 1.887      ;
; -1.341 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.456     ; 1.884      ;
; -1.340 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.456     ; 1.883      ;
; -1.340 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.456     ; 1.883      ;
; -1.322 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.279      ; 2.600      ;
; -1.322 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.279      ; 2.600      ;
; -1.297 ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.069     ; 2.227      ;
; -1.274 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.069     ; 2.204      ;
; -1.266 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.302      ; 2.567      ;
; -1.266 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.302      ; 2.567      ;
; -1.229 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.302      ; 2.530      ;
; -1.229 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.302      ; 2.530      ;
; -1.229 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.456     ; 1.772      ;
; -1.227 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.456     ; 1.770      ;
; -1.226 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.456     ; 1.769      ;
; -1.226 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.456     ; 1.769      ;
; -1.225 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.456     ; 1.768      ;
; -1.188 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.456     ; 1.731      ;
; -1.187 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.456     ; 1.730      ;
; -1.185 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.456     ; 1.728      ;
; -1.184 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.456     ; 1.727      ;
; -1.184 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.456     ; 1.727      ;
; -1.172 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.092     ; 2.079      ;
; -1.148 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.092     ; 2.055      ;
; -1.128 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.092     ; 2.035      ;
; -1.126 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.092     ; 2.033      ;
; -1.114 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.279      ; 2.392      ;
; -1.114 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.279      ; 2.392      ;
; -1.099 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.302      ; 2.400      ;
; -1.099 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.302      ; 2.400      ;
; -1.085 ; Programador_controlador_block:inst1|programador:inst1|state.error  ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.278      ; 2.362      ;
; -1.085 ; Programador_controlador_block:inst1|programador:inst1|state.error  ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.278      ; 2.362      ;
; -1.052 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.092     ; 1.959      ;
; -1.012 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.092     ; 1.919      ;
; -1.009 ; coordinador_mod_tes:inst8|state.esp_borrado_1                      ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.366     ; 1.632      ;
; -1.007 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.456     ; 1.550      ;
; -0.969 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.092     ; 1.876      ;
; -0.966 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.069     ; 1.896      ;
; -0.958 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.069     ; 1.888      ;
; -0.928 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.093     ; 1.834      ;
; -0.928 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.093     ; 1.834      ;
; -0.928 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.093     ; 1.834      ;
; -0.898 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.092     ; 1.805      ;
; -0.897 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.092     ; 1.804      ;
; -0.893 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.092     ; 1.800      ;
; -0.892 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.092     ; 1.799      ;
; -0.892 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.092     ; 1.799      ;
; -0.892 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.092     ; 1.799      ;
; -0.891 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.092     ; 1.798      ;
; -0.878 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.092     ; 1.785      ;
; -0.877 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.092     ; 1.784      ;
; -0.877 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.092     ; 1.784      ;
; -0.871 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.456     ; 1.414      ;
; -0.856 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.092     ; 1.763      ;
; -0.837 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.069     ; 1.767      ;
; -0.821 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 1.749      ;
; -0.717 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.069     ; 1.647      ;
; -0.681 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.092     ; 1.588      ;
; -0.681 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.092     ; 1.588      ;
; -0.680 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.092     ; 1.587      ;
; -0.675 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.093     ; 1.581      ;
; -0.675 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.093     ; 1.581      ;
; -0.675 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.093     ; 1.581      ;
; -0.673 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.092     ; 1.580      ;
; -0.672 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.092     ; 1.579      ;
; -0.672 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.092     ; 1.579      ;
; -0.672 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.092     ; 1.579      ;
; -0.671 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.092     ; 1.578      ;
; -0.555 ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.069     ; 1.485      ;
; -0.528 ; coordinador_mod_tes:inst8|state.esp_borrado_1                      ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.366     ; 1.151      ;
; -0.526 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.070     ; 1.455      ;
; -0.487 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.069     ; 1.417      ;
; -0.437 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.092     ; 1.344      ;
; -0.276 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.069     ; 1.206      ;
; -0.251 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.069     ; 1.181      ;
; -0.198 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.069     ; 1.128      ;
; -0.146 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.069     ; 1.076      ;
; -0.108 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.069     ; 1.038      ;
; -0.096 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.069     ; 1.026      ;
; -0.052 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.069     ; 0.982      ;
; -0.040 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.085     ; 0.954      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pix_clk_i'                                                                                                                        ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.969 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[0] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.069     ; 1.919      ;
; -0.969 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[7] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.069     ; 1.919      ;
; -0.969 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[1] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.069     ; 1.919      ;
; -0.969 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[3] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.069     ; 1.919      ;
; -0.969 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[2] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.069     ; 1.919      ;
; -0.969 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[6] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.069     ; 1.919      ;
; -0.969 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[5] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.069     ; 1.919      ;
; -0.969 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[4] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.069     ; 1.919      ;
; -0.740 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.696      ; 2.925      ;
; -0.740 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.696      ; 2.925      ;
; -0.740 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.696      ; 2.925      ;
; -0.740 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.696      ; 2.925      ;
; -0.740 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.696      ; 2.925      ;
; -0.740 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.696      ; 2.925      ;
; -0.740 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.696      ; 2.925      ;
; -0.740 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.696      ; 2.925      ;
; -0.665 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 1.656      ; 2.810      ;
; -0.652 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.118     ; 1.553      ;
; -0.557 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.696      ; 2.742      ;
; -0.557 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.696      ; 2.742      ;
; -0.557 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.696      ; 2.742      ;
; -0.557 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.696      ; 2.742      ;
; -0.557 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.696      ; 2.742      ;
; -0.557 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.696      ; 2.742      ;
; -0.557 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.696      ; 2.742      ;
; -0.557 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.696      ; 2.742      ;
; -0.482 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 1.656      ; 2.627      ;
; 0.321  ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|pix_valid_int ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.039     ; 0.659      ;
; 0.321  ; captura_pixeles_2:inst10|error         ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.039     ; 0.659      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50'                                                                                                                                                     ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.337 ; algo_3_final:inst|state.fin_escritura_histograma    ; algo_3_final:inst|state.fin_escritura_histograma    ; clk_50       ; clk_50      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; algo_3_final:inst|ignorar_ancho_1                   ; algo_3_final:inst|ignorar_ancho_1                   ; clk_50       ; clk_50      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; algo_3_final:inst|ignorar_anterior                  ; algo_3_final:inst|ignorar_anterior                  ; clk_50       ; clk_50      ; 0.000        ; 0.089      ; 0.597      ;
; 0.338 ; algo_3_final:inst|indice[0]                         ; algo_3_final:inst|indice[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; algo_3_final:inst|eventos[0]                        ; algo_3_final:inst|eventos[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; algo_3_final:inst|data_a_escribir[0]                ; algo_3_final:inst|data_a_escribir[0]                ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; coordinador_mod_tes:inst8|state.lectura_histograma  ; coordinador_mod_tes:inst8|state.lectura_histograma  ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; coordinador_mod_tes:inst8|state.envio_uart_2        ; coordinador_mod_tes:inst8|state.envio_uart_2        ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; algo_3_final:inst|histogram[32][0]                  ; algo_3_final:inst|histogram[32][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; algo_3_final:inst|histogram[30][0]                  ; algo_3_final:inst|histogram[30][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; algo_3_final:inst|histogram[29][0]                  ; algo_3_final:inst|histogram[29][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; algo_3_final:inst|state.lectura_memorias_histograma ; algo_3_final:inst|state.lectura_memorias_histograma ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[5][0]                   ; algo_3_final:inst|histogram[5][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[11][0]                  ; algo_3_final:inst|histogram[11][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[1][0]                   ; algo_3_final:inst|histogram[1][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[2][0]                   ; algo_3_final:inst|histogram[2][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[13][0]                  ; algo_3_final:inst|histogram[13][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[12][0]                  ; algo_3_final:inst|histogram[12][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[14][0]                  ; algo_3_final:inst|histogram[14][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[4][0]                   ; algo_3_final:inst|histogram[4][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[6][0]                   ; algo_3_final:inst|histogram[6][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[23][0]                  ; algo_3_final:inst|histogram[23][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[31][0]                  ; algo_3_final:inst|histogram[31][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[19][0]                  ; algo_3_final:inst|histogram[19][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[22][0]                  ; algo_3_final:inst|histogram[22][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[26][0]                  ; algo_3_final:inst|histogram[26][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[28][0]                  ; algo_3_final:inst|histogram[28][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[24][0]                  ; algo_3_final:inst|histogram[24][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[25][0]                  ; algo_3_final:inst|histogram[25][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[17][0]                  ; algo_3_final:inst|histogram[17][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|state.lectura_ancho_3             ; algo_3_final:inst|state.lectura_ancho_3             ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|state.lectura_ancho_1             ; algo_3_final:inst|state.lectura_ancho_1             ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|state.lectura_ancho_2             ; algo_3_final:inst|state.lectura_ancho_2             ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.340 ; algo_3_final:inst|histogram[7][0]                   ; algo_3_final:inst|histogram[7][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; algo_3_final:inst|histogram[10][0]                  ; algo_3_final:inst|histogram[10][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; algo_3_final:inst|histogram[8][0]                   ; algo_3_final:inst|histogram[8][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; algo_3_final:inst|histogram[9][0]                   ; algo_3_final:inst|histogram[9][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; algo_3_final:inst|histogram[3][0]                   ; algo_3_final:inst|histogram[3][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; algo_3_final:inst|histogram[15][0]                  ; algo_3_final:inst|histogram[15][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; algo_3_final:inst|histogram[27][0]                  ; algo_3_final:inst|histogram[27][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; algo_3_final:inst|histogram[18][0]                  ; algo_3_final:inst|histogram[18][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; algo_3_final:inst|histogram[20][0]                  ; algo_3_final:inst|histogram[20][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; algo_3_final:inst|histogram[16][0]                  ; algo_3_final:inst|histogram[16][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.341 ; algo_3_final:inst|histogram[21][0]                  ; algo_3_final:inst|histogram[21][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 0.597      ;
; 0.348 ; algo_3_final:inst|pix_count_int[0]                  ; algo_3_final:inst|pix_count_int[0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.089      ; 0.608      ;
; 0.349 ; divisor:inst13|cuenta[0]                            ; divisor:inst13|cuenta[0]                            ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.608      ;
; 0.353 ; coordinador_mod_tes:inst8|flag_trigger_wait         ; coordinador_mod_tes:inst8|flag_trigger_wait         ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; coordinador_mod_tes:inst8|img[1]                    ; coordinador_mod_tes:inst8|img[1]                    ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; coordinador_mod_tes:inst8|flag_esp_fin_histograma   ; coordinador_mod_tes:inst8|flag_esp_fin_histograma   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; divisor:inst13|cuenta[2]                            ; divisor:inst13|cuenta[2]                            ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; divisor:inst13|cuenta[3]                            ; divisor:inst13|cuenta[3]                            ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; divisor:inst13|cuenta[1]                            ; divisor:inst13|cuenta[1]                            ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; testigo_error:inst14|error_led                      ; testigo_error:inst14|error_led                      ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|state.lectura_cantidad_energia    ; algo_3_final:inst|state.lectura_cantidad_energia    ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; decod_control:inst4|cntrl_reset_int                 ; decod_control:inst4|cntrl_reset_int                 ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; decod_control:inst4|cntrl_envio_int                 ; decod_control:inst4|cntrl_envio_int                 ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; coordinador_mod_tes:inst8|state.trigger_cam         ; coordinador_mod_tes:inst8|state.trigger_cam         ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; coordinador_mod_tes:inst8|state.esp_fin_escritura   ; coordinador_mod_tes:inst8|state.esp_fin_escritura   ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; coordinador_mod_tes:inst8|state.envio_uart_4        ; coordinador_mod_tes:inst8|state.envio_uart_4        ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_RX_Byte[6]                         ; UART_RX:inst11|r_RX_Byte[6]                         ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_RX_Byte[7]                         ; UART_RX:inst11|r_RX_Byte[7]                         ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_RX_Byte[5]                         ; UART_RX:inst11|r_RX_Byte[5]                         ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_RX_Byte[4]                         ; UART_RX:inst11|r_RX_Byte[4]                         ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_RX_Byte[0]                         ; UART_RX:inst11|r_RX_Byte[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_RX_Byte[1]                         ; UART_RX:inst11|r_RX_Byte[1]                         ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_RX_Byte[2]                         ; UART_RX:inst11|r_RX_Byte[2]                         ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_RX_Byte[3]                         ; UART_RX:inst11|r_RX_Byte[3]                         ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst12|data_to_send[7]                      ; uart_tx:inst12|data_to_send[7]                      ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst12|fsm_state.FSM_START                  ; uart_tx:inst12|fsm_state.FSM_START                  ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst12|fsm_state.FSM_STOP                   ; uart_tx:inst12|fsm_state.FSM_STOP                   ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst12|bit_counter[3]                       ; uart_tx:inst12|bit_counter[3]                       ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst12|bit_counter[2]                       ; uart_tx:inst12|bit_counter[2]                       ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst12|bit_counter[1]                       ; uart_tx:inst12|bit_counter[1]                       ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst12|bit_counter[0]                       ; uart_tx:inst12|bit_counter[0]                       ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst12|fsm_state.FSM_SEND                   ; uart_tx:inst12|fsm_state.FSM_SEND                   ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|state.lectura_anterior            ; algo_3_final:inst|state.lectura_anterior            ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_RX_DV                              ; UART_RX:inst11|r_RX_DV                              ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits             ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits             ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_Bit_Index[1]                       ; UART_RX:inst11|r_Bit_Index[1]                       ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_Bit_Index[2]                       ; UART_RX:inst11|r_Bit_Index[2]                       ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit              ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit              ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_Bit_Index[0]                       ; UART_RX:inst11|r_Bit_Index[0]                       ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_SM_Main.s_Idle                     ; UART_RX:inst11|r_SM_Main.s_Idle                     ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit             ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit             ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.383 ; algo_3_final:inst|histogram[23][13]                 ; algo_3_final:inst|histogram[23][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.089      ; 0.643      ;
; 0.383 ; algo_3_final:inst|histogram[22][13]                 ; algo_3_final:inst|histogram[22][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.642      ;
; 0.383 ; algo_3_final:inst|histogram[24][13]                 ; algo_3_final:inst|histogram[24][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.642      ;
; 0.383 ; algo_3_final:inst|histogram[4][13]                  ; algo_3_final:inst|histogram[4][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.089      ; 0.643      ;
; 0.383 ; algo_3_final:inst|histogram[9][13]                  ; algo_3_final:inst|histogram[9][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.642      ;
; 0.384 ; algo_3_final:inst|pix_count_int[20]                 ; algo_3_final:inst|pix_count_int[20]                 ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.643      ;
; 0.384 ; algo_3_final:inst|histogram[25][13]                 ; algo_3_final:inst|histogram[25][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.643      ;
; 0.384 ; algo_3_final:inst|histogram[21][13]                 ; algo_3_final:inst|histogram[21][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.643      ;
; 0.384 ; algo_3_final:inst|histogram[31][13]                 ; algo_3_final:inst|histogram[31][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.642      ;
; 0.384 ; algo_3_final:inst|histogram[30][13]                 ; algo_3_final:inst|histogram[30][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.642      ;
; 0.384 ; algo_3_final:inst|histogram[6][13]                  ; algo_3_final:inst|histogram[6][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.643      ;
; 0.384 ; algo_3_final:inst|histogram[11][13]                 ; algo_3_final:inst|histogram[11][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.643      ;
; 0.385 ; algo_3_final:inst|histogram[7][13]                  ; algo_3_final:inst|histogram[7][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.643      ;
; 0.385 ; algo_3_final:inst|histogram[17][13]                 ; algo_3_final:inst|histogram[17][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.643      ;
; 0.385 ; algo_3_final:inst|histogram[26][13]                 ; algo_3_final:inst|histogram[26][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.643      ;
; 0.385 ; algo_3_final:inst|histogram[12][13]                 ; algo_3_final:inst|histogram[12][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.643      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                            ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 0.341 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.085      ; 0.597      ;
; 0.352 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.085      ; 0.608      ;
; 0.356 ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.070      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.399 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.639      ;
; 0.563 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.070      ; 0.804      ;
; 0.597 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.085      ; 0.853      ;
; 0.606 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.846      ;
; 0.626 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.866      ;
; 0.634 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.874      ;
; 0.671 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.456      ; 1.298      ;
; 0.747 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.457      ; 1.375      ;
; 0.748 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.456      ; 1.375      ;
; 0.750 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.071      ; 0.992      ;
; 0.790 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.070      ; 1.031      ;
; 0.804 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 1.044      ;
; 0.834 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 1.074      ;
; 0.886 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.456      ; 1.513      ;
; 0.908 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.141      ; 1.240      ;
; 0.999 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.456      ; 1.626      ;
; 1.006 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.456      ; 1.633      ;
; 1.033 ; coordinador_mod_tes:inst8|state.esp_borrado_1                      ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.152     ; 1.082      ;
; 1.053 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.384      ;
; 1.053 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.384      ;
; 1.054 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.385      ;
; 1.074 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.070      ; 1.315      ;
; 1.074 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.405      ;
; 1.074 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.405      ;
; 1.074 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.405      ;
; 1.075 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.406      ;
; 1.075 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.406      ;
; 1.085 ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 1.325      ;
; 1.095 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.457      ; 1.723      ;
; 1.127 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 1.367      ;
; 1.136 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.456      ; 1.763      ;
; 1.191 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.141      ; 1.523      ;
; 1.205 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.456      ; 1.832      ;
; 1.237 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.568      ;
; 1.237 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.568      ;
; 1.237 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.568      ;
; 1.266 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.597      ;
; 1.268 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.599      ;
; 1.276 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.456      ; 1.903      ;
; 1.288 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.619      ;
; 1.306 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.456      ; 1.933      ;
; 1.318 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.456      ; 1.945      ;
; 1.322 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.653      ;
; 1.322 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.653      ;
; 1.322 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.653      ;
; 1.323 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.654      ;
; 1.323 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.654      ;
; 1.325 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.456      ; 1.952      ;
; 1.338 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.669      ;
; 1.338 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.669      ;
; 1.339 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.670      ;
; 1.341 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 1.581      ;
; 1.420 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 1.660      ;
; 1.438 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 1.678      ;
; 1.455 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.456      ; 2.082      ;
; 1.458 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.301     ; 1.328      ;
; 1.458 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.141      ; 1.790      ;
; 1.460 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.791      ;
; 1.460 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.791      ;
; 1.460 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.791      ;
; 1.478 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.141      ; 1.810      ;
; 1.500 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 1.740      ;
; 1.500 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 1.740      ;
; 1.508 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.839      ;
; 1.520 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.527      ; 2.238      ;
; 1.520 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.527      ; 2.238      ;
; 1.522 ; coordinador_mod_tes:inst8|state.esp_borrado_1                      ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.152     ; 1.571      ;
; 1.523 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.854      ;
; 1.524 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.855      ;
; 1.544 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.875      ;
; 1.595 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.456      ; 2.222      ;
; 1.596 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.301     ; 1.466      ;
; 1.625 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.456      ; 2.252      ;
; 1.650 ; Programador_controlador_block:inst1|programador:inst1|state.error  ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.526      ; 2.367      ;
; 1.650 ; Programador_controlador_block:inst1|programador:inst1|state.error  ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.526      ; 2.367      ;
; 1.705 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 1.945      ;
; 1.713 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.302     ; 1.582      ;
; 1.713 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.302     ; 1.582      ;
; 1.713 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.302     ; 1.582      ;
; 1.716 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.302     ; 1.585      ;
; 1.717 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.302     ; 1.586      ;
; 1.758 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.302     ; 1.627      ;
; 1.759 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.302     ; 1.628      ;
; 1.759 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.302     ; 1.628      ;
; 1.761 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.302     ; 1.630      ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisor:inst13|clk_int'                                                                                                                                                                                                                                    ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock                                                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; 0.354 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 0.608      ;
; 0.598 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.071      ; 0.840      ;
; 0.599 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.071      ; 0.841      ;
; 0.604 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 0.847      ;
; 0.607 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 0.850      ;
; 0.609 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 0.852      ;
; 0.742 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 0.985      ;
; 0.858 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.101      ;
; 0.861 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.104      ;
; 0.865 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.108      ;
; 0.879 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.122      ;
; 0.910 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; 0.000        ; 2.713      ; 4.027      ;
; 0.923 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.166      ;
; 0.926 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.169      ;
; 0.930 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; 0.000        ; 2.713      ; 4.047      ;
; 0.933 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.176      ;
; 0.936 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.179      ;
; 0.943 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.071      ; 1.185      ;
; 0.946 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.071      ; 1.188      ;
; 0.975 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.218      ;
; 1.008 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.251      ;
; 1.025 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.268      ;
; 1.082 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.325      ;
; 1.084 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.327      ;
; 1.109 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.352      ;
; 1.199 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.442      ;
; 1.205 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.448      ;
; 1.207 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.450      ;
; 1.211 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.454      ;
; 1.309 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.552      ;
; 1.315 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.558      ;
; 1.317 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.560      ;
; 1.338 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.581      ;
; 1.343 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; -0.500       ; 2.713      ; 3.960      ;
; 1.344 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.587      ;
; 1.348 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.591      ;
; 1.350 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.593      ;
; 1.431 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; -0.500       ; 2.713      ; 4.048      ;
; 2.273 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 2.516      ;
; 2.340 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 2.583      ;
; 2.378 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 2.621      ;
; 2.478 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 2.721      ;
; 2.516 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 2.760      ;
; 2.553 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 2.796      ;
; 2.677 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 2.921      ;
; 2.774 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 3.017      ;
; 2.784 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 3.028      ;
; 2.800 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 3.044      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.356 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.070      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.069      ; 0.597      ;
; 0.368 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.069      ; 0.608      ;
; 0.416 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.069      ; 0.656      ;
; 0.552 ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.070      ; 0.793      ;
; 0.552 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.070      ; 0.793      ;
; 0.561 ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.070      ; 0.802      ;
; 0.577 ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.070      ; 0.818      ;
; 0.585 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.069      ; 0.825      ;
; 0.589 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.069      ; 0.829      ;
; 0.597 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1     ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.093      ; 0.881      ;
; 0.609 ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.070      ; 0.850      ;
; 0.646 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.069      ; 0.886      ;
; 0.682 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.069      ; 0.922      ;
; 0.719 ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.066      ; 0.956      ;
; 0.725 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07      ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.091      ; 1.007      ;
; 0.778 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.091      ; 1.060      ;
; 0.780 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2     ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.093      ; 1.064      ;
; 0.799 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.093      ; 1.083      ;
; 0.815 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.069      ; 1.055      ;
; 0.815 ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.069      ; 1.055      ;
; 0.834 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 1.117      ;
; 0.838 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 1.121      ;
; 0.897 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.091      ; 1.179      ;
; 0.909 ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.071      ; 1.151      ;
; 0.910 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.091      ; 1.192      ;
; 0.913 ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.071      ; 1.155      ;
; 0.944 ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.068      ; 1.183      ;
; 0.966 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.068      ; 1.205      ;
; 0.993 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.070      ; 1.234      ;
; 0.994 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.091      ; 1.276      ;
; 1.013 ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.073      ; 1.257      ;
; 1.044 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.091      ; 1.326      ;
; 1.066 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.071      ; 1.308      ;
; 1.067 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.091      ; 1.349      ;
; 1.068 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.091      ; 1.350      ;
; 1.077 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81      ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.091      ; 1.359      ;
; 1.077 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81      ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.091      ; 1.359      ;
; 1.096 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 1.379      ;
; 1.138 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1     ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.093      ; 1.422      ;
; 1.161 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 1.444      ;
; 1.184 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.091      ; 1.466      ;
; 1.206 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.070      ; 1.447      ;
; 1.207 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 1.490      ;
; 1.207 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.071      ; 1.449      ;
; 1.208 ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.070      ; 1.449      ;
; 1.222 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.068      ; 1.461      ;
; 1.226 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.073      ; 1.470      ;
; 1.231 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07      ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.091      ; 1.513      ;
; 1.258 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 1.541      ;
; 1.293 ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.071      ; 1.535      ;
; 1.307 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2     ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.093      ; 1.591      ;
; 1.320 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.073      ; 1.564      ;
; 1.321 ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.069      ; 1.561      ;
; 1.321 ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.069      ; 1.561      ;
; 1.321 ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.069      ; 1.561      ;
; 1.327 ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.071      ; 1.569      ;
; 1.353 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.091      ; 1.635      ;
; 1.359 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.071      ; 1.601      ;
; 1.367 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.091      ; 1.649      ;
; 1.368 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.091      ; 1.650      ;
; 1.370 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.068      ; 1.609      ;
; 1.392 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E      ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.091      ; 1.674      ;
; 1.405 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.686      ;
; 1.413 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.072      ; 1.656      ;
; 1.446 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.095      ; 1.732      ;
; 1.449 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 1.732      ;
; 1.463 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 1.746      ;
; 1.463 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.073      ; 1.707      ;
; 1.468 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 1.751      ;
; 1.486 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.091      ; 1.768      ;
; 1.504 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.785      ;
; 1.520 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 1.803      ;
; 1.525 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.091      ; 1.807      ;
; 1.541 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.091      ; 1.823      ;
; 1.554 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.835      ;
; 1.564 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E      ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.091      ; 1.846      ;
; 1.579 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.860      ;
; 1.605 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 1.888      ;
; 1.608 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 1.891      ;
; 1.624 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.905      ;
; 1.660 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.091      ; 1.942      ;
; 1.705 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.986      ;
; 1.707 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.091      ; 1.989      ;
; 1.713 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 1.996      ;
; 1.727 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 2.010      ;
; 1.736 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 2.019      ;
; 1.756 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 2.039      ;
; 1.794 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.070      ; 2.035      ;
; 1.819 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 2.100      ;
; 1.839 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 2.120      ;
; 1.856 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 2.139      ;
; 1.869 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 2.150      ;
; 1.869 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 2.150      ;
; 1.869 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 2.150      ;
; 1.883 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 2.166      ;
; 1.883 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 2.166      ;
; 1.921 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 2.204      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pix_clk_i'                                                                                                                        ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|pix_valid_int ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; captura_pixeles_2:inst10|error         ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.039      ; 0.597      ;
; 0.718 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 1.936      ; 2.355      ;
; 0.841 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 1.936      ; 2.478      ;
; 0.982 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.210      ; 1.363      ;
; 1.009 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.977      ; 2.687      ;
; 1.009 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.977      ; 2.687      ;
; 1.009 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.977      ; 2.687      ;
; 1.009 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.977      ; 2.687      ;
; 1.009 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.977      ; 2.687      ;
; 1.009 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.977      ; 2.687      ;
; 1.009 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.977      ; 2.687      ;
; 1.009 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.977      ; 2.687      ;
; 1.132 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.977      ; 2.810      ;
; 1.132 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.977      ; 2.810      ;
; 1.132 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.977      ; 2.810      ;
; 1.132 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.977      ; 2.810      ;
; 1.132 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.977      ; 2.810      ;
; 1.132 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.977      ; 2.810      ;
; 1.132 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.977      ; 2.810      ;
; 1.132 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.977      ; 2.810      ;
; 1.406 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[0] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.242      ; 1.819      ;
; 1.406 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[7] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.242      ; 1.819      ;
; 1.406 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[1] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.242      ; 1.819      ;
; 1.406 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[3] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.242      ; 1.819      ;
; 1.406 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[2] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.242      ; 1.819      ;
; 1.406 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[6] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.242      ; 1.819      ;
; 1.406 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[5] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.242      ; 1.819      ;
; 1.406 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[4] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.242      ; 1.819      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_50'                                                                                                                                            ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.846 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_anterior         ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.756      ;
; -2.845 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.erase                    ; clk_50       ; clk_50      ; 1.000        ; -0.088     ; 3.756      ;
; -2.845 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_erase_2        ; clk_50       ; clk_50      ; 1.000        ; -0.088     ; 3.756      ;
; -2.845 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_erase_1        ; clk_50       ; clk_50      ; 1.000        ; -0.088     ; 3.756      ;
; -2.845 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[7]          ; clk_50       ; clk_50      ; 1.000        ; -0.085     ; 3.759      ;
; -2.845 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[1]          ; clk_50       ; clk_50      ; 1.000        ; -0.085     ; 3.759      ;
; -2.845 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[5]          ; clk_50       ; clk_50      ; 1.000        ; -0.085     ; 3.759      ;
; -2.845 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[6]          ; clk_50       ; clk_50      ; 1.000        ; -0.085     ; 3.759      ;
; -2.845 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[8]          ; clk_50       ; clk_50      ; 1.000        ; -0.085     ; 3.759      ;
; -2.845 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[9]          ; clk_50       ; clk_50      ; 1.000        ; -0.085     ; 3.759      ;
; -2.826 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_ancho_2              ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.746      ;
; -2.826 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_1              ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.746      ;
; -2.826 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_cantidad_energia ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.746      ;
; -2.826 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_cantidad_energia     ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.746      ;
; -2.824 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[7]                     ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.744      ;
; -2.824 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[1]                     ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.744      ;
; -2.824 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[2]                     ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.744      ;
; -2.824 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[3]                     ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.744      ;
; -2.824 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[4]                     ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.744      ;
; -2.824 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[5]                     ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.744      ;
; -2.824 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[6]                     ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.744      ;
; -2.824 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[9]                     ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.744      ;
; -2.824 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[8]                     ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.744      ;
; -2.824 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[10]                    ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.744      ;
; -2.824 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[0]                     ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.744      ;
; -2.650 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.erase                    ; clk_50       ; clk_50      ; 1.000        ; -0.088     ; 3.561      ;
; -2.650 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_erase_2        ; clk_50       ; clk_50      ; 1.000        ; -0.088     ; 3.561      ;
; -2.650 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_erase_1        ; clk_50       ; clk_50      ; 1.000        ; -0.088     ; 3.561      ;
; -2.650 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_anterior         ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.560      ;
; -2.650 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[7]          ; clk_50       ; clk_50      ; 1.000        ; -0.085     ; 3.564      ;
; -2.650 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[1]          ; clk_50       ; clk_50      ; 1.000        ; -0.085     ; 3.564      ;
; -2.650 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[5]          ; clk_50       ; clk_50      ; 1.000        ; -0.085     ; 3.564      ;
; -2.650 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[6]          ; clk_50       ; clk_50      ; 1.000        ; -0.085     ; 3.564      ;
; -2.650 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[8]          ; clk_50       ; clk_50      ; 1.000        ; -0.085     ; 3.564      ;
; -2.650 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[9]          ; clk_50       ; clk_50      ; 1.000        ; -0.085     ; 3.564      ;
; -2.629 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[7]                     ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.549      ;
; -2.629 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[1]                     ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.549      ;
; -2.629 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[2]                     ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.549      ;
; -2.629 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[3]                     ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.549      ;
; -2.629 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[4]                     ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.549      ;
; -2.629 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[5]                     ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.549      ;
; -2.629 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[6]                     ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.549      ;
; -2.629 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[9]                     ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.549      ;
; -2.629 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[8]                     ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.549      ;
; -2.629 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[10]                    ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.549      ;
; -2.629 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[0]                     ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.549      ;
; -2.628 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_ancho_2              ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.548      ;
; -2.628 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_1              ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.548      ;
; -2.628 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_cantidad_energia ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.548      ;
; -2.628 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_cantidad_energia     ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 3.548      ;
; -2.495 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|indice_histograma[4]           ; clk_50       ; clk_50      ; 1.000        ; 0.246      ; 3.740      ;
; -2.495 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|indice_histograma[0]           ; clk_50       ; clk_50      ; 1.000        ; 0.246      ; 3.740      ;
; -2.495 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|indice_histograma[1]           ; clk_50       ; clk_50      ; 1.000        ; 0.246      ; 3.740      ;
; -2.495 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|indice_histograma[2]           ; clk_50       ; clk_50      ; 1.000        ; 0.246      ; 3.740      ;
; -2.495 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|indice_histograma[3]           ; clk_50       ; clk_50      ; 1.000        ; 0.246      ; 3.740      ;
; -2.492 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_ancho_3          ; clk_50       ; clk_50      ; 1.000        ; 0.268      ; 3.759      ;
; -2.492 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_ancho_1          ; clk_50       ; clk_50      ; 1.000        ; 0.268      ; 3.759      ;
; -2.492 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_ancho_2          ; clk_50       ; clk_50      ; 1.000        ; 0.268      ; 3.759      ;
; -2.487 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][11]              ; clk_50       ; clk_50      ; 1.000        ; -0.119     ; 3.367      ;
; -2.487 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][1]               ; clk_50       ; clk_50      ; 1.000        ; -0.119     ; 3.367      ;
; -2.487 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][2]               ; clk_50       ; clk_50      ; 1.000        ; -0.119     ; 3.367      ;
; -2.487 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][3]               ; clk_50       ; clk_50      ; 1.000        ; -0.119     ; 3.367      ;
; -2.487 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][4]               ; clk_50       ; clk_50      ; 1.000        ; -0.119     ; 3.367      ;
; -2.487 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][5]               ; clk_50       ; clk_50      ; 1.000        ; -0.119     ; 3.367      ;
; -2.487 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][6]               ; clk_50       ; clk_50      ; 1.000        ; -0.119     ; 3.367      ;
; -2.487 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][7]               ; clk_50       ; clk_50      ; 1.000        ; -0.119     ; 3.367      ;
; -2.487 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][8]               ; clk_50       ; clk_50      ; 1.000        ; -0.119     ; 3.367      ;
; -2.487 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][9]               ; clk_50       ; clk_50      ; 1.000        ; -0.119     ; 3.367      ;
; -2.487 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][10]              ; clk_50       ; clk_50      ; 1.000        ; -0.119     ; 3.367      ;
; -2.487 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][13]              ; clk_50       ; clk_50      ; 1.000        ; -0.119     ; 3.367      ;
; -2.487 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][12]              ; clk_50       ; clk_50      ; 1.000        ; -0.119     ; 3.367      ;
; -2.486 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[26][7]               ; clk_50       ; clk_50      ; 1.000        ; -0.124     ; 3.361      ;
; -2.467 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_anterior             ; clk_50       ; clk_50      ; 1.000        ; 0.289      ; 3.755      ;
; -2.467 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_ancho_3              ; clk_50       ; clk_50      ; 1.000        ; 0.289      ; 3.755      ;
; -2.467 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_ancho_1              ; clk_50       ; clk_50      ; 1.000        ; 0.289      ; 3.755      ;
; -2.467 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_2              ; clk_50       ; clk_50      ; 1.000        ; 0.289      ; 3.755      ;
; -2.467 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.casos                    ; clk_50       ; clk_50      ; 1.000        ; 0.289      ; 3.755      ;
; -2.467 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|ignorar_anterior               ; clk_50       ; clk_50      ; 1.000        ; 0.289      ; 3.755      ;
; -2.467 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|ignorar_ancho_1                ; clk_50       ; clk_50      ; 1.000        ; 0.289      ; 3.755      ;
; -2.467 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.filtro                   ; clk_50       ; clk_50      ; 1.000        ; 0.289      ; 3.755      ;
; -2.467 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[0]                      ; clk_50       ; clk_50      ; 1.000        ; 0.288      ; 3.754      ;
; -2.467 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[7]                      ; clk_50       ; clk_50      ; 1.000        ; 0.288      ; 3.754      ;
; -2.467 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[1]                      ; clk_50       ; clk_50      ; 1.000        ; 0.288      ; 3.754      ;
; -2.467 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[2]                      ; clk_50       ; clk_50      ; 1.000        ; 0.288      ; 3.754      ;
; -2.467 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[4]                      ; clk_50       ; clk_50      ; 1.000        ; 0.288      ; 3.754      ;
; -2.467 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[3]                      ; clk_50       ; clk_50      ; 1.000        ; 0.288      ; 3.754      ;
; -2.467 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[6]                      ; clk_50       ; clk_50      ; 1.000        ; 0.288      ; 3.754      ;
; -2.467 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[5]                      ; clk_50       ; clk_50      ; 1.000        ; 0.288      ; 3.754      ;
; -2.467 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[10]                     ; clk_50       ; clk_50      ; 1.000        ; 0.288      ; 3.754      ;
; -2.467 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[8]                      ; clk_50       ; clk_50      ; 1.000        ; 0.288      ; 3.754      ;
; -2.467 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[9]                      ; clk_50       ; clk_50      ; 1.000        ; 0.288      ; 3.754      ;
; -2.467 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta_pixel[0]                ; clk_50       ; clk_50      ; 1.000        ; 0.290      ; 3.756      ;
; -2.467 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta_pixel[1]                ; clk_50       ; clk_50      ; 1.000        ; 0.290      ; 3.756      ;
; -2.467 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta_pixel[2]                ; clk_50       ; clk_50      ; 1.000        ; 0.290      ; 3.756      ;
; -2.467 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta_pixel[3]                ; clk_50       ; clk_50      ; 1.000        ; 0.290      ; 3.756      ;
; -2.467 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta_pixel[4]                ; clk_50       ; clk_50      ; 1.000        ; 0.290      ; 3.756      ;
; -2.467 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta_pixel[5]                ; clk_50       ; clk_50      ; 1.000        ; 0.290      ; 3.756      ;
; -2.467 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta_pixel[6]                ; clk_50       ; clk_50      ; 1.000        ; 0.290      ; 3.756      ;
; -2.467 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta_pixel[7]                ; clk_50       ; clk_50      ; 1.000        ; 0.290      ; 3.756      ;
; -2.467 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta_pixel[8]                ; clk_50       ; clk_50      ; 1.000        ; 0.290      ; 3.756      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                            ; Launch Clock                                                 ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; -1.006 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.094     ; 1.911      ;
; -1.006 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.094     ; 1.911      ;
; -1.006 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.094     ; 1.911      ;
; -0.874 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.093     ; 1.780      ;
; -0.874 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.093     ; 1.780      ;
; -0.663 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.093     ; 1.569      ;
; -0.663 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.093     ; 1.569      ;
; -0.663 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.093     ; 1.569      ;
; -0.663 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.093     ; 1.569      ;
; -0.663 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.093     ; 1.569      ;
; -0.663 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.093     ; 1.569      ;
; -0.663 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.093     ; 1.569      ;
; -0.663 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.093     ; 1.569      ;
; -0.663 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.093     ; 1.569      ;
; -0.663 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.093     ; 1.569      ;
; -0.663 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.093     ; 1.569      ;
; -0.663 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.093     ; 1.569      ;
; -0.663 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.093     ; 1.569      ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                               ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; -0.893 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.140     ; 1.752      ;
; -0.893 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.140     ; 1.752      ;
; -0.893 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.140     ; 1.752      ;
; -0.893 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.140     ; 1.752      ;
; -0.893 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.140     ; 1.752      ;
; -0.893 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.140     ; 1.752      ;
; -0.893 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.140     ; 1.752      ;
; -0.893 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.140     ; 1.752      ;
; -0.893 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.140     ; 1.752      ;
; -0.852 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 1.710      ;
; -0.852 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.141     ; 1.710      ;
; -0.574 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.138     ; 1.435      ;
; -0.574 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.138     ; 1.435      ;
; -0.476 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.139     ; 1.336      ;
; -0.476 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.139     ; 1.336      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'pix_clk_i'                                                                                                                               ;
+--------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.713 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 1.604      ; 2.806      ;
; -0.685 ; algo_3_final:inst|state.escritura_1              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 1.611      ; 2.785      ;
; -0.642 ; algo_3_final:inst|state.dir_ancho_2              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 1.611      ; 2.742      ;
; -0.621 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 1.649      ; 2.759      ;
; -0.578 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 1.649      ; 2.716      ;
; -0.515 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 1.604      ; 2.608      ;
; -0.465 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.689      ; 2.643      ;
; -0.465 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.689      ; 2.643      ;
; -0.465 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.689      ; 2.643      ;
; -0.465 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.689      ; 2.643      ;
; -0.465 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.689      ; 2.643      ;
; -0.465 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.689      ; 2.643      ;
; -0.465 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.689      ; 2.643      ;
; -0.465 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.689      ; 2.643      ;
; -0.422 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.689      ; 2.600      ;
; -0.422 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.689      ; 2.600      ;
; -0.422 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.689      ; 2.600      ;
; -0.422 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.689      ; 2.600      ;
; -0.422 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.689      ; 2.600      ;
; -0.422 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.689      ; 2.600      ;
; -0.422 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.689      ; 2.600      ;
; -0.422 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.689      ; 2.600      ;
+--------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'pix_clk_i'                                                                                                                               ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.706 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.970      ; 2.377      ;
; 0.706 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.970      ; 2.377      ;
; 0.706 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.970      ; 2.377      ;
; 0.706 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.970      ; 2.377      ;
; 0.706 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.970      ; 2.377      ;
; 0.706 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.970      ; 2.377      ;
; 0.706 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.970      ; 2.377      ;
; 0.706 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.970      ; 2.377      ;
; 0.800 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.970      ; 2.471      ;
; 0.800 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.970      ; 2.471      ;
; 0.800 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.970      ; 2.471      ;
; 0.800 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.970      ; 2.471      ;
; 0.800 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.970      ; 2.471      ;
; 0.800 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.970      ; 2.471      ;
; 0.800 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.970      ; 2.471      ;
; 0.800 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.970      ; 2.471      ;
; 0.870 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 1.929      ; 2.500      ;
; 0.881 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 1.882      ; 2.464      ;
; 0.921 ; algo_3_final:inst|state.dir_ancho_2              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 1.889      ; 2.511      ;
; 0.964 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 1.929      ; 2.594      ;
; 0.965 ; algo_3_final:inst|state.escritura_1              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 1.889      ; 2.555      ;
; 1.030 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 1.882      ; 2.613      ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                               ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.924 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.093      ; 1.208      ;
; 0.924 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.093      ; 1.208      ;
; 1.051 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.094      ; 1.336      ;
; 1.051 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.094      ; 1.336      ;
; 1.283 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.564      ;
; 1.283 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.564      ;
; 1.332 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 1.615      ;
; 1.332 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 1.615      ;
; 1.332 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 1.615      ;
; 1.332 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 1.615      ;
; 1.332 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 1.615      ;
; 1.332 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 1.615      ;
; 1.332 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 1.615      ;
; 1.332 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 1.615      ;
; 1.332 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.092      ; 1.615      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                            ; Launch Clock                                                 ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 1.125 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.139      ; 1.455      ;
; 1.125 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.139      ; 1.455      ;
; 1.125 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.139      ; 1.455      ;
; 1.125 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.139      ; 1.455      ;
; 1.125 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.139      ; 1.455      ;
; 1.125 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.139      ; 1.455      ;
; 1.125 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.139      ; 1.455      ;
; 1.125 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.139      ; 1.455      ;
; 1.125 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.139      ; 1.455      ;
; 1.125 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.139      ; 1.455      ;
; 1.125 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.139      ; 1.455      ;
; 1.125 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.139      ; 1.455      ;
; 1.125 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.139      ; 1.455      ;
; 1.356 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.687      ;
; 1.356 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.140      ; 1.687      ;
; 1.488 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.139      ; 1.818      ;
; 1.488 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.139      ; 1.818      ;
; 1.488 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.139      ; 1.818      ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_50'                                                                                                                                               ;
+-------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.904 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.139      ;
; 1.904 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[4]                   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.139      ;
; 1.904 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[7]                   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.139      ;
; 1.904 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[6]                   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.139      ;
; 1.904 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[5]                   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.139      ;
; 1.904 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[1]                   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.139      ;
; 1.904 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[2]                   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.139      ;
; 1.904 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[3]                   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.139      ;
; 1.936 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[26] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 2.163      ;
; 1.936 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[25] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 2.163      ;
; 1.936 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[24] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 2.163      ;
; 1.936 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[23] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 2.163      ;
; 1.936 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[22] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 2.163      ;
; 1.936 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[21] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 2.163      ;
; 1.936 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[20] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 2.163      ;
; 1.936 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[19] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 2.163      ;
; 1.936 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[18] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 2.163      ;
; 1.936 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[17] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 2.163      ;
; 1.936 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[16] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 2.163      ;
; 1.936 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[15] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 2.163      ;
; 1.936 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[14] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 2.163      ;
; 1.936 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[13] ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 2.163      ;
; 1.937 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[12] ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.167      ;
; 1.937 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[11] ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.167      ;
; 1.937 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[10] ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.167      ;
; 1.937 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.167      ;
; 1.937 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[8]  ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.167      ;
; 1.937 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[7]  ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.167      ;
; 1.937 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.167      ;
; 1.937 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.167      ;
; 1.937 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.167      ;
; 1.937 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.167      ;
; 1.937 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.167      ;
; 1.937 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.167      ;
; 1.937 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.167      ;
; 1.994 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.229      ;
; 1.994 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[4]                   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.229      ;
; 1.994 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[7]                   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.229      ;
; 1.994 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[6]                   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.229      ;
; 1.994 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[5]                   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.229      ;
; 1.994 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[1]                   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.229      ;
; 1.994 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[2]                   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.229      ;
; 1.994 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[3]                   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.229      ;
; 2.010 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|cntrl_envio                     ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 2.230      ;
; 2.010 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|cntrl_reset_int                 ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 2.230      ;
; 2.010 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|cntrl_envio_int                 ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 2.230      ;
; 2.274 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 2.542      ;
; 2.274 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[10]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 2.542      ;
; 2.274 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[9]                   ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 2.542      ;
; 2.274 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[6]                   ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 2.542      ;
; 2.274 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[5]                   ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 2.542      ;
; 2.274 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[3]                   ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 2.542      ;
; 2.309 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.347      ; 2.824      ;
; 2.309 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[11]                  ; clk_50       ; clk_50      ; 0.000        ; 0.347      ; 2.824      ;
; 2.309 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[12]                  ; clk_50       ; clk_50      ; 0.000        ; 0.347      ; 2.824      ;
; 2.309 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.347      ; 2.824      ;
; 2.326 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[5]                   ; clk_50       ; clk_50      ; 0.000        ; 0.350      ; 2.844      ;
; 2.326 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[6]                   ; clk_50       ; clk_50      ; 0.000        ; 0.350      ; 2.844      ;
; 2.326 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[7]                   ; clk_50       ; clk_50      ; 0.000        ; 0.350      ; 2.844      ;
; 2.326 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[2]                  ; clk_50       ; clk_50      ; 0.000        ; 0.350      ; 2.844      ;
; 2.338 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[1]                   ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.607      ;
; 2.338 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[2]                   ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.607      ;
; 2.338 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[10]                   ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.607      ;
; 2.338 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[9]                    ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.607      ;
; 2.338 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[8]                    ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.607      ;
; 2.338 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[8]                   ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.607      ;
; 2.338 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[7]                   ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.607      ;
; 2.338 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[7]                    ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.607      ;
; 2.338 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[6]                    ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.607      ;
; 2.338 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[5]                    ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.607      ;
; 2.338 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[4]                   ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.607      ;
; 2.338 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[4]                    ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.607      ;
; 2.338 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[3]                    ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.607      ;
; 2.338 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[1]                    ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.607      ;
; 2.338 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[2]                    ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.607      ;
; 2.338 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.607      ;
; 2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[1]                  ; clk_50       ; clk_50      ; 0.000        ; 0.349      ; 2.871      ;
; 2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[3]                  ; clk_50       ; clk_50      ; 0.000        ; 0.349      ; 2.871      ;
; 2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[4]                  ; clk_50       ; clk_50      ; 0.000        ; 0.349      ; 2.871      ;
; 2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[5]                  ; clk_50       ; clk_50      ; 0.000        ; 0.349      ; 2.871      ;
; 2.368 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 2.636      ;
; 2.368 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[10]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 2.636      ;
; 2.368 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[9]                   ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 2.636      ;
; 2.368 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[6]                   ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 2.636      ;
; 2.368 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[5]                   ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 2.636      ;
; 2.368 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[3]                   ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 2.636      ;
; 2.380 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[1]                   ; clk_50       ; clk_50      ; 0.000        ; 0.344      ; 2.892      ;
; 2.380 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[2]                   ; clk_50       ; clk_50      ; 0.000        ; 0.344      ; 2.892      ;
; 2.380 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[3]                   ; clk_50       ; clk_50      ; 0.000        ; 0.344      ; 2.892      ;
; 2.380 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[4]                   ; clk_50       ; clk_50      ; 0.000        ; 0.344      ; 2.892      ;
; 2.403 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.347      ; 2.918      ;
; 2.403 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[11]                  ; clk_50       ; clk_50      ; 0.000        ; 0.347      ; 2.918      ;
; 2.403 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[12]                  ; clk_50       ; clk_50      ; 0.000        ; 0.347      ; 2.918      ;
; 2.403 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.347      ; 2.918      ;
; 2.420 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[5]                   ; clk_50       ; clk_50      ; 0.000        ; 0.350      ; 2.938      ;
; 2.420 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[6]                   ; clk_50       ; clk_50      ; 0.000        ; 0.350      ; 2.938      ;
; 2.420 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[7]                   ; clk_50       ; clk_50      ; 0.000        ; 0.350      ; 2.938      ;
; 2.420 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cantidad_temp[2]                  ; clk_50       ; clk_50      ; 0.000        ; 0.350      ; 2.938      ;
; 2.432 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[1]                   ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.701      ;
; 2.432 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[2]                   ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.701      ;
+-------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                      ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk_50                                                         ; -2.705 ; -1274.088     ;
; divisor:inst13|clk_int                                         ; -1.009 ; -2.942        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; -0.650 ; -6.353        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -0.476 ; -5.020        ;
; pix_clk_i                                                      ; 0.014  ; 0.000         ;
+----------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                      ;
+----------------------------------------------------------------+-------+---------------+
; Clock                                                          ; Slack ; End Point TNS ;
+----------------------------------------------------------------+-------+---------------+
; pix_clk_i                                                      ; 0.116 ; 0.000         ;
; clk_50                                                         ; 0.173 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.176 ; 0.000         ;
; divisor:inst13|clk_int                                         ; 0.181 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 0.182 ; 0.000         ;
+----------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                                   ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk_50                                                         ; -1.278 ; -595.873      ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -0.103 ; -0.377        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; -0.071 ; -0.725        ;
; pix_clk_i                                                      ; 0.226  ; 0.000         ;
+----------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                                   ;
+----------------------------------------------------------------+-------+---------------+
; Clock                                                          ; Slack ; End Point TNS ;
+----------------------------------------------------------------+-------+---------------+
; pix_clk_i                                                      ; 0.134 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 0.479 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.569 ; 0.000         ;
; clk_50                                                         ; 1.021 ; 0.000         ;
+----------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                        ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk_50                                                         ; -3.000 ; -962.647      ;
; pix_clk_i                                                      ; -3.000 ; -18.742       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; -1.000 ; -24.000       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -1.000 ; -20.000       ;
; divisor:inst13|clk_int                                         ; -1.000 ; -11.000       ;
+----------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50'                                                                                                                                                                                 ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.705 ; captura_pixeles_2:inst10|register_0[2] ; algo_3_final:inst|data_a_escribir[6]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.851      ;
; -2.705 ; captura_pixeles_2:inst10|register_0[2] ; algo_3_final:inst|data_a_escribir[9]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.851      ;
; -2.705 ; captura_pixeles_2:inst10|register_0[2] ; algo_3_final:inst|data_a_escribir[8]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.851      ;
; -2.705 ; captura_pixeles_2:inst10|register_0[2] ; algo_3_final:inst|data_a_escribir[3]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.851      ;
; -2.705 ; captura_pixeles_2:inst10|register_0[2] ; algo_3_final:inst|data_a_escribir[1]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.851      ;
; -2.701 ; captura_pixeles_2:inst10|register_0[3] ; algo_3_final:inst|data_a_escribir[6]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.847      ;
; -2.701 ; captura_pixeles_2:inst10|register_0[3] ; algo_3_final:inst|data_a_escribir[9]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.847      ;
; -2.701 ; captura_pixeles_2:inst10|register_0[3] ; algo_3_final:inst|data_a_escribir[8]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.847      ;
; -2.701 ; captura_pixeles_2:inst10|register_0[3] ; algo_3_final:inst|data_a_escribir[3]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.847      ;
; -2.701 ; captura_pixeles_2:inst10|register_0[3] ; algo_3_final:inst|data_a_escribir[1]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.847      ;
; -2.621 ; captura_pixeles_2:inst10|register_0[1] ; algo_3_final:inst|data_a_escribir[6]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.767      ;
; -2.621 ; captura_pixeles_2:inst10|register_0[1] ; algo_3_final:inst|data_a_escribir[9]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.767      ;
; -2.621 ; captura_pixeles_2:inst10|register_0[1] ; algo_3_final:inst|data_a_escribir[8]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.767      ;
; -2.621 ; captura_pixeles_2:inst10|register_0[1] ; algo_3_final:inst|data_a_escribir[3]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.767      ;
; -2.621 ; captura_pixeles_2:inst10|register_0[1] ; algo_3_final:inst|data_a_escribir[1]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.767      ;
; -2.597 ; captura_pixeles_2:inst10|register_0[2] ; algo_3_final:inst|data_a_escribir[2]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.728      ;
; -2.597 ; captura_pixeles_2:inst10|register_0[2] ; algo_3_final:inst|data_a_escribir[10]                                                        ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.728      ;
; -2.597 ; captura_pixeles_2:inst10|register_0[2] ; algo_3_final:inst|data_a_escribir[7]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.728      ;
; -2.597 ; captura_pixeles_2:inst10|register_0[2] ; algo_3_final:inst|data_a_escribir[5]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.728      ;
; -2.597 ; captura_pixeles_2:inst10|register_0[2] ; algo_3_final:inst|data_a_escribir[4]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.728      ;
; -2.593 ; captura_pixeles_2:inst10|register_0[3] ; algo_3_final:inst|data_a_escribir[2]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.724      ;
; -2.593 ; captura_pixeles_2:inst10|register_0[3] ; algo_3_final:inst|data_a_escribir[10]                                                        ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.724      ;
; -2.593 ; captura_pixeles_2:inst10|register_0[3] ; algo_3_final:inst|data_a_escribir[7]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.724      ;
; -2.593 ; captura_pixeles_2:inst10|register_0[3] ; algo_3_final:inst|data_a_escribir[5]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.724      ;
; -2.593 ; captura_pixeles_2:inst10|register_0[3] ; algo_3_final:inst|data_a_escribir[4]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.724      ;
; -2.560 ; captura_pixeles_2:inst10|register_0[0] ; algo_3_final:inst|data_a_escribir[6]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.706      ;
; -2.560 ; captura_pixeles_2:inst10|register_0[0] ; algo_3_final:inst|data_a_escribir[9]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.706      ;
; -2.560 ; captura_pixeles_2:inst10|register_0[0] ; algo_3_final:inst|data_a_escribir[8]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.706      ;
; -2.560 ; captura_pixeles_2:inst10|register_0[0] ; algo_3_final:inst|data_a_escribir[3]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.706      ;
; -2.560 ; captura_pixeles_2:inst10|register_0[0] ; algo_3_final:inst|data_a_escribir[1]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.706      ;
; -2.531 ; captura_pixeles_2:inst10|register_0[5] ; algo_3_final:inst|data_a_escribir[6]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.677      ;
; -2.531 ; captura_pixeles_2:inst10|register_0[5] ; algo_3_final:inst|data_a_escribir[9]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.677      ;
; -2.531 ; captura_pixeles_2:inst10|register_0[5] ; algo_3_final:inst|data_a_escribir[8]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.677      ;
; -2.531 ; captura_pixeles_2:inst10|register_0[5] ; algo_3_final:inst|data_a_escribir[3]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.677      ;
; -2.531 ; captura_pixeles_2:inst10|register_0[5] ; algo_3_final:inst|data_a_escribir[1]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.677      ;
; -2.515 ; captura_pixeles_2:inst10|pix_valid_int ; algo_3_final:inst|data_a_escribir[6]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.267     ; 1.725      ;
; -2.515 ; captura_pixeles_2:inst10|pix_valid_int ; algo_3_final:inst|data_a_escribir[9]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.267     ; 1.725      ;
; -2.515 ; captura_pixeles_2:inst10|pix_valid_int ; algo_3_final:inst|data_a_escribir[8]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.267     ; 1.725      ;
; -2.515 ; captura_pixeles_2:inst10|pix_valid_int ; algo_3_final:inst|data_a_escribir[3]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.267     ; 1.725      ;
; -2.515 ; captura_pixeles_2:inst10|pix_valid_int ; algo_3_final:inst|data_a_escribir[1]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.267     ; 1.725      ;
; -2.513 ; captura_pixeles_2:inst10|register_0[1] ; algo_3_final:inst|data_a_escribir[2]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.644      ;
; -2.513 ; captura_pixeles_2:inst10|register_0[1] ; algo_3_final:inst|data_a_escribir[10]                                                        ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.644      ;
; -2.513 ; captura_pixeles_2:inst10|register_0[1] ; algo_3_final:inst|data_a_escribir[7]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.644      ;
; -2.513 ; captura_pixeles_2:inst10|register_0[1] ; algo_3_final:inst|data_a_escribir[5]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.644      ;
; -2.513 ; captura_pixeles_2:inst10|register_0[1] ; algo_3_final:inst|data_a_escribir[4]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.644      ;
; -2.500 ; captura_pixeles_2:inst10|register_0[2] ; algo_3_final:inst|data_a_escribir[0]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.646      ;
; -2.499 ; captura_pixeles_2:inst10|register_0[4] ; algo_3_final:inst|data_a_escribir[6]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.645      ;
; -2.499 ; captura_pixeles_2:inst10|register_0[4] ; algo_3_final:inst|data_a_escribir[9]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.645      ;
; -2.499 ; captura_pixeles_2:inst10|register_0[4] ; algo_3_final:inst|data_a_escribir[8]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.645      ;
; -2.499 ; captura_pixeles_2:inst10|register_0[4] ; algo_3_final:inst|data_a_escribir[3]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.645      ;
; -2.499 ; captura_pixeles_2:inst10|register_0[4] ; algo_3_final:inst|data_a_escribir[1]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.645      ;
; -2.496 ; captura_pixeles_2:inst10|register_0[3] ; algo_3_final:inst|data_a_escribir[0]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.642      ;
; -2.452 ; captura_pixeles_2:inst10|register_0[0] ; algo_3_final:inst|data_a_escribir[2]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.583      ;
; -2.452 ; captura_pixeles_2:inst10|register_0[0] ; algo_3_final:inst|data_a_escribir[10]                                                        ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.583      ;
; -2.452 ; captura_pixeles_2:inst10|register_0[0] ; algo_3_final:inst|data_a_escribir[7]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.583      ;
; -2.452 ; captura_pixeles_2:inst10|register_0[0] ; algo_3_final:inst|data_a_escribir[5]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.583      ;
; -2.452 ; captura_pixeles_2:inst10|register_0[0] ; algo_3_final:inst|data_a_escribir[4]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.583      ;
; -2.449 ; captura_pixeles_2:inst10|register_0[6] ; algo_3_final:inst|data_a_escribir[6]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.595      ;
; -2.449 ; captura_pixeles_2:inst10|register_0[6] ; algo_3_final:inst|data_a_escribir[9]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.595      ;
; -2.449 ; captura_pixeles_2:inst10|register_0[6] ; algo_3_final:inst|data_a_escribir[8]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.595      ;
; -2.449 ; captura_pixeles_2:inst10|register_0[6] ; algo_3_final:inst|data_a_escribir[3]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.595      ;
; -2.449 ; captura_pixeles_2:inst10|register_0[6] ; algo_3_final:inst|data_a_escribir[1]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.595      ;
; -2.444 ; algo_3_final:inst|indice_histograma[2] ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.041     ; 3.412      ;
; -2.423 ; captura_pixeles_2:inst10|register_0[5] ; algo_3_final:inst|data_a_escribir[2]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.554      ;
; -2.423 ; captura_pixeles_2:inst10|register_0[5] ; algo_3_final:inst|data_a_escribir[10]                                                        ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.554      ;
; -2.423 ; captura_pixeles_2:inst10|register_0[5] ; algo_3_final:inst|data_a_escribir[7]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.554      ;
; -2.423 ; captura_pixeles_2:inst10|register_0[5] ; algo_3_final:inst|data_a_escribir[5]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.554      ;
; -2.423 ; captura_pixeles_2:inst10|register_0[5] ; algo_3_final:inst|data_a_escribir[4]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.554      ;
; -2.416 ; captura_pixeles_2:inst10|register_0[1] ; algo_3_final:inst|data_a_escribir[0]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.562      ;
; -2.391 ; captura_pixeles_2:inst10|register_0[4] ; algo_3_final:inst|data_a_escribir[2]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.522      ;
; -2.391 ; captura_pixeles_2:inst10|register_0[4] ; algo_3_final:inst|data_a_escribir[10]                                                        ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.522      ;
; -2.391 ; captura_pixeles_2:inst10|register_0[4] ; algo_3_final:inst|data_a_escribir[7]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.522      ;
; -2.391 ; captura_pixeles_2:inst10|register_0[4] ; algo_3_final:inst|data_a_escribir[5]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.522      ;
; -2.391 ; captura_pixeles_2:inst10|register_0[4] ; algo_3_final:inst|data_a_escribir[4]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.522      ;
; -2.377 ; captura_pixeles_2:inst10|pix_valid_int ; algo_3_final:inst|data_a_escribir[2]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.282     ; 1.572      ;
; -2.377 ; captura_pixeles_2:inst10|pix_valid_int ; algo_3_final:inst|data_a_escribir[10]                                                        ; pix_clk_i    ; clk_50      ; 0.500        ; -1.282     ; 1.572      ;
; -2.377 ; captura_pixeles_2:inst10|pix_valid_int ; algo_3_final:inst|data_a_escribir[7]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.282     ; 1.572      ;
; -2.377 ; captura_pixeles_2:inst10|pix_valid_int ; algo_3_final:inst|data_a_escribir[5]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.282     ; 1.572      ;
; -2.377 ; captura_pixeles_2:inst10|pix_valid_int ; algo_3_final:inst|data_a_escribir[4]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.282     ; 1.572      ;
; -2.355 ; captura_pixeles_2:inst10|register_0[0] ; algo_3_final:inst|data_a_escribir[0]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.501      ;
; -2.352 ; captura_pixeles_2:inst10|register_0[7] ; algo_3_final:inst|data_a_escribir[6]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.498      ;
; -2.352 ; captura_pixeles_2:inst10|register_0[7] ; algo_3_final:inst|data_a_escribir[9]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.498      ;
; -2.352 ; captura_pixeles_2:inst10|register_0[7] ; algo_3_final:inst|data_a_escribir[8]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.498      ;
; -2.352 ; captura_pixeles_2:inst10|register_0[7] ; algo_3_final:inst|data_a_escribir[3]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.498      ;
; -2.352 ; captura_pixeles_2:inst10|register_0[7] ; algo_3_final:inst|data_a_escribir[1]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.498      ;
; -2.341 ; captura_pixeles_2:inst10|register_0[6] ; algo_3_final:inst|data_a_escribir[2]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.472      ;
; -2.341 ; captura_pixeles_2:inst10|register_0[6] ; algo_3_final:inst|data_a_escribir[10]                                                        ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.472      ;
; -2.341 ; captura_pixeles_2:inst10|register_0[6] ; algo_3_final:inst|data_a_escribir[7]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.472      ;
; -2.341 ; captura_pixeles_2:inst10|register_0[6] ; algo_3_final:inst|data_a_escribir[5]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.472      ;
; -2.341 ; captura_pixeles_2:inst10|register_0[6] ; algo_3_final:inst|data_a_escribir[4]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.472      ;
; -2.326 ; captura_pixeles_2:inst10|register_0[5] ; algo_3_final:inst|data_a_escribir[0]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.472      ;
; -2.300 ; algo_3_final:inst|reg_ancho_1[0]       ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.144      ; 3.431      ;
; -2.294 ; captura_pixeles_2:inst10|register_0[4] ; algo_3_final:inst|data_a_escribir[0]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.331     ; 1.440      ;
; -2.288 ; captura_pixeles_2:inst10|pix_valid_int ; algo_3_final:inst|data_a_escribir[0]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.267     ; 1.498      ;
; -2.286 ; algo_3_final:inst|indice_histograma[3] ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.041     ; 3.254      ;
; -2.264 ; algo_3_final:inst|reg_ancho_1[1]       ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.144      ; 3.395      ;
; -2.259 ; algo_3_final:inst|reg_ancho_2[1]       ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.144      ; 3.390      ;
; -2.256 ; captura_pixeles_2:inst10|register_0[7] ; algo_3_final:inst|state.escritura_1                                                          ; pix_clk_i    ; clk_50      ; 0.500        ; -1.538     ; 1.195      ;
; -2.244 ; captura_pixeles_2:inst10|register_0[7] ; algo_3_final:inst|data_a_escribir[2]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.375      ;
; -2.244 ; captura_pixeles_2:inst10|register_0[7] ; algo_3_final:inst|data_a_escribir[10]                                                        ; pix_clk_i    ; clk_50      ; 0.500        ; -1.346     ; 1.375      ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisor:inst13|clk_int'                                                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                              ; Launch Clock                                                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; -1.009 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.954      ;
; -0.998 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.943      ;
; -0.992 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.937      ;
; -0.970 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.915      ;
; -0.965 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.910      ;
; -0.948 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.893      ;
; -0.844 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.789      ;
; -0.800 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.745      ;
; -0.770 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.715      ;
; -0.629 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.574      ;
; -0.425 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; 0.500        ; 1.505      ; 2.522      ;
; -0.415 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; 0.500        ; 1.505      ; 2.512      ;
; -0.320 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.265      ;
; -0.319 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.264      ;
; -0.315 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.260      ;
; -0.314 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.259      ;
; -0.300 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.245      ;
; -0.299 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.244      ;
; -0.241 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.186      ;
; -0.236 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.181      ;
; -0.221 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.166      ;
; -0.218 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.163      ;
; -0.068 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.013      ;
; -0.066 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.011      ;
; -0.003 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.948      ;
; 0.057  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.888      ;
; 0.070  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.875      ;
; 0.078  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.867      ;
; 0.082  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.863      ;
; 0.085  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.860      ;
; 0.089  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.856      ;
; 0.090  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.855      ;
; 0.107  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.838      ;
; 0.124  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.821      ;
; 0.140  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.805      ;
; 0.147  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.798      ;
; 0.149  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.796      ;
; 0.165  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.780      ;
; 0.169  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.776      ;
; 0.254  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; 1.000        ; 1.505      ; 2.343      ;
; 0.329  ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; 1.000        ; 1.505      ; 2.268      ;
; 0.332  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.613      ;
; 0.398  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.547      ;
; 0.409  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.536      ;
; 0.414  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.531      ;
; 0.454  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.491      ;
; 0.455  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.490      ;
; 0.586  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.359      ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                             ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; -0.650 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.547      ;
; -0.650 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.547      ;
; -0.650 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.547      ;
; -0.650 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.547      ;
; -0.650 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.547      ;
; -0.621 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.518      ;
; -0.621 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.518      ;
; -0.621 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.518      ;
; -0.621 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.518      ;
; -0.621 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.518      ;
; -0.599 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.496      ;
; -0.584 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|state.start   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.481      ;
; -0.530 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.427      ;
; -0.530 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.427      ;
; -0.530 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.427      ;
; -0.530 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.427      ;
; -0.530 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.427      ;
; -0.529 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.426      ;
; -0.431 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.328      ;
; -0.429 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.326      ;
; -0.429 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.326      ;
; -0.429 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.326      ;
; -0.429 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.326      ;
; -0.429 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.326      ;
; -0.392 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.040     ; 1.339      ;
; -0.392 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.040     ; 1.339      ;
; -0.392 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.040     ; 1.339      ;
; -0.392 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.040     ; 1.339      ;
; -0.392 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.040     ; 1.339      ;
; -0.386 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.283      ;
; -0.386 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.283      ;
; -0.386 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.283      ;
; -0.386 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.283      ;
; -0.386 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.283      ;
; -0.384 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.281      ;
; -0.382 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.279      ;
; -0.382 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.279      ;
; -0.382 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.279      ;
; -0.382 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.279      ;
; -0.382 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.279      ;
; -0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.254      ;
; -0.353 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.250      ;
; -0.353 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.250      ;
; -0.353 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.250      ;
; -0.353 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.250      ;
; -0.353 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.250      ;
; -0.342 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.239      ;
; -0.342 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.239      ;
; -0.342 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.239      ;
; -0.342 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.239      ;
; -0.342 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.239      ;
; -0.322 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.091     ; 1.218      ;
; -0.309 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.091     ; 1.205      ;
; -0.305 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.202      ;
; -0.303 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.200      ;
; -0.289 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[2]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.091     ; 1.185      ;
; -0.289 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.091     ; 1.185      ;
; -0.289 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.091     ; 1.185      ;
; -0.263 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.160      ;
; -0.263 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.160      ;
; -0.263 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.160      ;
; -0.263 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.160      ;
; -0.263 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.160      ;
; -0.263 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.160      ;
; -0.250 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.147      ;
; -0.246 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.040     ; 1.193      ;
; -0.246 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.040     ; 1.193      ;
; -0.246 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.040     ; 1.193      ;
; -0.246 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.040     ; 1.193      ;
; -0.246 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.040     ; 1.193      ;
; -0.234 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.091     ; 1.130      ;
; -0.234 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.040     ; 1.181      ;
; -0.233 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.091     ; 1.129      ;
; -0.225 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.091     ; 1.121      ;
; -0.218 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.091     ; 1.114      ;
; -0.217 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.114      ;
; -0.175 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.091     ; 1.071      ;
; -0.175 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.072      ;
; -0.168 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.091     ; 1.064      ;
; -0.166 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.063      ;
; -0.152 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.049      ;
; -0.132 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|state.start   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.029      ;
; -0.116 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.013      ;
; -0.114 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.091     ; 1.010      ;
; -0.109 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 1.006      ;
; -0.068 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 0.965      ;
; -0.042 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 0.939      ;
; -0.041 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.041     ; 0.987      ;
; -0.034 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 0.931      ;
; -0.011 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.040     ; 0.958      ;
; 0.007  ; Programador_controlador_block:inst1|controlador:inst|state.stop_2     ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 0.890      ;
; 0.018  ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.040     ; 0.929      ;
; 0.018  ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.040     ; 0.929      ;
; 0.023  ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|state.start   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.040     ; 0.924      ;
; 0.023  ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|programador:inst1|state.error   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.040     ; 0.924      ;
; 0.030  ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 0.867      ;
; 0.036  ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.040     ; 0.911      ;
; 0.051  ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.041     ; 0.895      ;
; 0.055  ; Programador_controlador_block:inst1|controlador:inst|state.dw_07      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 0.842      ;
; 0.060  ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|count[2]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.041     ; 0.886      ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                            ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; -0.476 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.152      ; 1.615      ;
; -0.476 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.152      ; 1.615      ;
; -0.332 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.152      ; 1.471      ;
; -0.332 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.152      ; 1.471      ;
; -0.319 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.152      ; 1.458      ;
; -0.319 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.152      ; 1.458      ;
; -0.316 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.238     ; 1.065      ;
; -0.309 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.238     ; 1.058      ;
; -0.308 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.238     ; 1.057      ;
; -0.306 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.238     ; 1.055      ;
; -0.306 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.238     ; 1.055      ;
; -0.304 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.238     ; 1.053      ;
; -0.295 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.238     ; 1.044      ;
; -0.295 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.238     ; 1.044      ;
; -0.292 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.238     ; 1.041      ;
; -0.291 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.238     ; 1.040      ;
; -0.291 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.238     ; 1.040      ;
; -0.285 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 1.227      ;
; -0.277 ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.039     ; 1.225      ;
; -0.268 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.039     ; 1.216      ;
; -0.263 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.146      ; 1.396      ;
; -0.263 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.146      ; 1.396      ;
; -0.249 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.152      ; 1.388      ;
; -0.249 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.152      ; 1.388      ;
; -0.244 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.152      ; 1.383      ;
; -0.244 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.152      ; 1.383      ;
; -0.235 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.238     ; 0.984      ;
; -0.228 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.238     ; 0.977      ;
; -0.227 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.238     ; 0.976      ;
; -0.225 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.238     ; 0.974      ;
; -0.225 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.238     ; 0.974      ;
; -0.223 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.238     ; 0.972      ;
; -0.217 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.152      ; 1.356      ;
; -0.217 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.152      ; 1.356      ;
; -0.214 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.238     ; 0.963      ;
; -0.214 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.238     ; 0.963      ;
; -0.211 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.238     ; 0.960      ;
; -0.210 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.238     ; 0.959      ;
; -0.210 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.238     ; 0.959      ;
; -0.207 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 1.149      ;
; -0.188 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 1.130      ;
; -0.187 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 1.129      ;
; -0.178 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.152      ; 1.317      ;
; -0.178 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.152      ; 1.317      ;
; -0.160 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 1.102      ;
; -0.134 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 1.076      ;
; -0.127 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.039     ; 1.075      ;
; -0.121 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.039     ; 1.069      ;
; -0.107 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.152      ; 1.246      ;
; -0.107 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.152      ; 1.246      ;
; -0.105 ; Programador_controlador_block:inst1|programador:inst1|state.error  ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.146      ; 1.238      ;
; -0.105 ; Programador_controlador_block:inst1|programador:inst1|state.error  ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.146      ; 1.238      ;
; -0.097 ; coordinador_mod_tes:inst8|state.esp_borrado_1                      ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.209     ; 0.865      ;
; -0.093 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 1.035      ;
; -0.092 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.238     ; 0.841      ;
; -0.071 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.146      ; 1.204      ;
; -0.071 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.146      ; 1.204      ;
; -0.048 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.990      ;
; -0.047 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.989      ;
; -0.047 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.989      ;
; -0.044 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.986      ;
; -0.044 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.986      ;
; -0.043 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.985      ;
; -0.043 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.985      ;
; -0.043 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.985      ;
; -0.029 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.046     ; 0.970      ;
; -0.029 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.046     ; 0.970      ;
; -0.029 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.046     ; 0.970      ;
; -0.015 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.957      ;
; -0.011 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.238     ; 0.760      ;
; -0.010 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 0.957      ;
; 0.003  ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.039     ; 0.945      ;
; 0.004  ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.938      ;
; 0.005  ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.937      ;
; 0.058  ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.884      ;
; 0.079  ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.039     ; 0.869      ;
; 0.131  ; coordinador_mod_tes:inst8|state.esp_borrado_1                      ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.209     ; 0.637      ;
; 0.133  ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.046     ; 0.808      ;
; 0.133  ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.046     ; 0.808      ;
; 0.133  ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.046     ; 0.808      ;
; 0.142  ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.800      ;
; 0.142  ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.800      ;
; 0.143  ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.799      ;
; 0.143  ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.799      ;
; 0.143  ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.799      ;
; 0.144  ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.798      ;
; 0.145  ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.797      ;
; 0.145  ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.797      ;
; 0.166  ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.039     ; 0.782      ;
; 0.183  ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.039     ; 0.765      ;
; 0.185  ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 0.762      ;
; 0.231  ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.711      ;
; 0.294  ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.039     ; 0.654      ;
; 0.307  ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.039     ; 0.641      ;
; 0.344  ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.039     ; 0.604      ;
; 0.366  ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.039     ; 0.582      ;
; 0.396  ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.039     ; 0.552      ;
; 0.406  ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.039     ; 0.542      ;
; 0.424  ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.039     ; 0.524      ;
; 0.440  ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.047     ; 0.500      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pix_clk_i'                                                                                                                       ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.014 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[0] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.034     ; 0.959      ;
; 0.014 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[7] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.034     ; 0.959      ;
; 0.014 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[1] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.034     ; 0.959      ;
; 0.014 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[3] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.034     ; 0.959      ;
; 0.014 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[2] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.034     ; 0.959      ;
; 0.014 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[6] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.034     ; 0.959      ;
; 0.014 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[5] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.034     ; 0.959      ;
; 0.014 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[4] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.034     ; 0.959      ;
; 0.090 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.067     ; 0.850      ;
; 0.317 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 1.337      ; 1.497      ;
; 0.336 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.364      ; 1.505      ;
; 0.336 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.364      ; 1.505      ;
; 0.336 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.364      ; 1.505      ;
; 0.336 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.364      ; 1.505      ;
; 0.336 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.364      ; 1.505      ;
; 0.336 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.364      ; 1.505      ;
; 0.336 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.364      ; 1.505      ;
; 0.336 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.364      ; 1.505      ;
; 0.419 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 1.337      ; 1.395      ;
; 0.441 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.364      ; 1.400      ;
; 0.441 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.364      ; 1.400      ;
; 0.441 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.364      ; 1.400      ;
; 0.441 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.364      ; 1.400      ;
; 0.441 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.364      ; 1.400      ;
; 0.441 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.364      ; 1.400      ;
; 0.441 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.364      ; 1.400      ;
; 0.441 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.364      ; 1.400      ;
; 0.633 ; captura_pixeles_2:inst10|error         ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.024     ; 0.350      ;
; 0.633 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|pix_valid_int ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.024     ; 0.350      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pix_clk_i'                                                                                                                        ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.116 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 1.511      ; 1.241      ;
; 0.191 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 1.511      ; 1.316      ;
; 0.199 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|pix_valid_int ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; captura_pixeles_2:inst10|error         ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.024      ; 0.307      ;
; 0.241 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.538      ; 1.393      ;
; 0.241 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.538      ; 1.393      ;
; 0.241 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.538      ; 1.393      ;
; 0.241 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.538      ; 1.393      ;
; 0.241 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.538      ; 1.393      ;
; 0.241 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.538      ; 1.393      ;
; 0.241 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.538      ; 1.393      ;
; 0.241 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.538      ; 1.393      ;
; 0.314 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.538      ; 1.466      ;
; 0.314 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.538      ; 1.466      ;
; 0.314 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.538      ; 1.466      ;
; 0.314 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.538      ; 1.466      ;
; 0.314 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.538      ; 1.466      ;
; 0.314 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.538      ; 1.466      ;
; 0.314 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.538      ; 1.466      ;
; 0.314 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.538      ; 1.466      ;
; 0.458 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.139      ; 0.681      ;
; 0.717 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[0] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.160      ; 0.961      ;
; 0.717 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[7] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.160      ; 0.961      ;
; 0.717 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[1] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.160      ; 0.961      ;
; 0.717 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[3] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.160      ; 0.961      ;
; 0.717 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[2] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.160      ; 0.961      ;
; 0.717 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[6] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.160      ; 0.961      ;
; 0.717 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[5] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.160      ; 0.961      ;
; 0.717 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[4] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.160      ; 0.961      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50'                                                                                                                                                     ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.173 ; algo_3_final:inst|eventos[0]                        ; algo_3_final:inst|eventos[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|data_a_escribir[0]                ; algo_3_final:inst|data_a_escribir[0]                ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; coordinador_mod_tes:inst8|state.lectura_histograma  ; coordinador_mod_tes:inst8|state.lectura_histograma  ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; coordinador_mod_tes:inst8|state.envio_uart_2        ; coordinador_mod_tes:inst8|state.envio_uart_2        ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|histogram[32][0]                  ; algo_3_final:inst|histogram[32][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|histogram[4][0]                   ; algo_3_final:inst|histogram[4][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|histogram[30][0]                  ; algo_3_final:inst|histogram[30][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|histogram[29][0]                  ; algo_3_final:inst|histogram[29][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|state.lectura_memorias_histograma ; algo_3_final:inst|state.lectura_memorias_histograma ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|state.fin_escritura_histograma    ; algo_3_final:inst|state.fin_escritura_histograma    ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|ignorar_ancho_1                   ; algo_3_final:inst|ignorar_ancho_1                   ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|ignorar_anterior                  ; algo_3_final:inst|ignorar_anterior                  ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|state.lectura_ancho_3             ; algo_3_final:inst|state.lectura_ancho_3             ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|state.lectura_ancho_1             ; algo_3_final:inst|state.lectura_ancho_1             ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|state.lectura_ancho_2             ; algo_3_final:inst|state.lectura_ancho_2             ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[7][0]                   ; algo_3_final:inst|histogram[7][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[5][0]                   ; algo_3_final:inst|histogram[5][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|indice[0]                         ; algo_3_final:inst|indice[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[10][0]                  ; algo_3_final:inst|histogram[10][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[8][0]                   ; algo_3_final:inst|histogram[8][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[11][0]                  ; algo_3_final:inst|histogram[11][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[9][0]                   ; algo_3_final:inst|histogram[9][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[3][0]                   ; algo_3_final:inst|histogram[3][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[1][0]                   ; algo_3_final:inst|histogram[1][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[2][0]                   ; algo_3_final:inst|histogram[2][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[13][0]                  ; algo_3_final:inst|histogram[13][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[12][0]                  ; algo_3_final:inst|histogram[12][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[14][0]                  ; algo_3_final:inst|histogram[14][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[6][0]                   ; algo_3_final:inst|histogram[6][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[23][0]                  ; algo_3_final:inst|histogram[23][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[31][0]                  ; algo_3_final:inst|histogram[31][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[19][0]                  ; algo_3_final:inst|histogram[19][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[18][0]                  ; algo_3_final:inst|histogram[18][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[22][0]                  ; algo_3_final:inst|histogram[22][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[26][0]                  ; algo_3_final:inst|histogram[26][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[28][0]                  ; algo_3_final:inst|histogram[28][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[24][0]                  ; algo_3_final:inst|histogram[24][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[20][0]                  ; algo_3_final:inst|histogram[20][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[16][0]                  ; algo_3_final:inst|histogram[16][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[25][0]                  ; algo_3_final:inst|histogram[25][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[17][0]                  ; algo_3_final:inst|histogram[17][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[21][0]                  ; algo_3_final:inst|histogram[21][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.175 ; algo_3_final:inst|histogram[15][0]                  ; algo_3_final:inst|histogram[15][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|histogram[27][0]                  ; algo_3_final:inst|histogram[27][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.180 ; algo_3_final:inst|pix_count_int[0]                  ; algo_3_final:inst|pix_count_int[0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.314      ;
; 0.180 ; divisor:inst13|cuenta[0]                            ; divisor:inst13|cuenta[0]                            ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.314      ;
; 0.181 ; testigo_error:inst14|error_led                      ; testigo_error:inst14|error_led                      ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; coordinador_mod_tes:inst8|flag_trigger_wait         ; coordinador_mod_tes:inst8|flag_trigger_wait         ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; coordinador_mod_tes:inst8|img[1]                    ; coordinador_mod_tes:inst8|img[1]                    ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; coordinador_mod_tes:inst8|flag_esp_fin_histograma   ; coordinador_mod_tes:inst8|flag_esp_fin_histograma   ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; divisor:inst13|cuenta[2]                            ; divisor:inst13|cuenta[2]                            ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; divisor:inst13|cuenta[3]                            ; divisor:inst13|cuenta[3]                            ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; divisor:inst13|cuenta[1]                            ; divisor:inst13|cuenta[1]                            ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; coordinador_mod_tes:inst8|state.trigger_cam         ; coordinador_mod_tes:inst8|state.trigger_cam         ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; coordinador_mod_tes:inst8|state.esp_fin_escritura   ; coordinador_mod_tes:inst8|state.esp_fin_escritura   ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst12|data_to_send[7]                      ; uart_tx:inst12|data_to_send[7]                      ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; algo_3_final:inst|state.lectura_cantidad_energia    ; algo_3_final:inst|state.lectura_cantidad_energia    ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; decod_control:inst4|cntrl_reset_int                 ; decod_control:inst4|cntrl_reset_int                 ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; decod_control:inst4|cntrl_envio_int                 ; decod_control:inst4|cntrl_envio_int                 ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; coordinador_mod_tes:inst8|state.envio_uart_4        ; coordinador_mod_tes:inst8|state.envio_uart_4        ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_RX_Byte[6]                         ; UART_RX:inst11|r_RX_Byte[6]                         ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_RX_Byte[7]                         ; UART_RX:inst11|r_RX_Byte[7]                         ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_RX_Byte[5]                         ; UART_RX:inst11|r_RX_Byte[5]                         ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_RX_Byte[4]                         ; UART_RX:inst11|r_RX_Byte[4]                         ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_RX_Byte[0]                         ; UART_RX:inst11|r_RX_Byte[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_RX_Byte[1]                         ; UART_RX:inst11|r_RX_Byte[1]                         ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_RX_Byte[2]                         ; UART_RX:inst11|r_RX_Byte[2]                         ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_RX_Byte[3]                         ; UART_RX:inst11|r_RX_Byte[3]                         ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_RX_DV                              ; UART_RX:inst11|r_RX_DV                              ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_Bit_Index[1]                       ; UART_RX:inst11|r_Bit_Index[1]                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_Bit_Index[2]                       ; UART_RX:inst11|r_Bit_Index[2]                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst12|fsm_state.FSM_START                  ; uart_tx:inst12|fsm_state.FSM_START                  ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst12|fsm_state.FSM_STOP                   ; uart_tx:inst12|fsm_state.FSM_STOP                   ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst12|bit_counter[3]                       ; uart_tx:inst12|bit_counter[3]                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst12|bit_counter[2]                       ; uart_tx:inst12|bit_counter[2]                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst12|bit_counter[1]                       ; uart_tx:inst12|bit_counter[1]                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst12|bit_counter[0]                       ; uart_tx:inst12|bit_counter[0]                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst12|fsm_state.FSM_SEND                   ; uart_tx:inst12|fsm_state.FSM_SEND                   ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|state.lectura_anterior            ; algo_3_final:inst|state.lectura_anterior            ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits             ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits             ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit              ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit              ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst11|r_Bit_Index[0]                       ; UART_RX:inst11|r_Bit_Index[0]                       ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst11|r_SM_Main.s_Idle                     ; UART_RX:inst11|r_SM_Main.s_Idle                     ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit             ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit             ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.190 ; algo_3_final:inst|histogram[22][13]                 ; algo_3_final:inst|histogram[22][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.324      ;
; 0.190 ; algo_3_final:inst|histogram[24][13]                 ; algo_3_final:inst|histogram[24][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.324      ;
; 0.191 ; algo_3_final:inst|pix_count_int[20]                 ; algo_3_final:inst|pix_count_int[20]                 ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.325      ;
; 0.191 ; algo_3_final:inst|histogram[25][13]                 ; algo_3_final:inst|histogram[25][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.325      ;
; 0.191 ; algo_3_final:inst|histogram[23][13]                 ; algo_3_final:inst|histogram[23][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.325      ;
; 0.191 ; algo_3_final:inst|histogram[31][13]                 ; algo_3_final:inst|histogram[31][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.324      ;
; 0.191 ; algo_3_final:inst|histogram[30][13]                 ; algo_3_final:inst|histogram[30][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.324      ;
; 0.191 ; algo_3_final:inst|histogram[4][13]                  ; algo_3_final:inst|histogram[4][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.325      ;
; 0.191 ; algo_3_final:inst|histogram[6][13]                  ; algo_3_final:inst|histogram[6][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.325      ;
; 0.191 ; algo_3_final:inst|histogram[9][13]                  ; algo_3_final:inst|histogram[9][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.324      ;
; 0.192 ; algo_3_final:inst|histogram[7][13]                  ; algo_3_final:inst|histogram[7][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.325      ;
; 0.192 ; algo_3_final:inst|histogram[21][13]                 ; algo_3_final:inst|histogram[21][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.325      ;
; 0.192 ; algo_3_final:inst|histogram[11][13]                 ; algo_3_final:inst|histogram[11][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.325      ;
; 0.192 ; algo_3_final:inst|indice_histograma[4]              ; algo_3_final:inst|indice_histograma[4]              ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.325      ;
; 0.193 ; algo_3_final:inst|histogram[17][13]                 ; algo_3_final:inst|histogram[17][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.325      ;
; 0.193 ; algo_3_final:inst|histogram[26][13]                 ; algo_3_final:inst|histogram[26][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.325      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                            ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 0.176 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.047      ; 0.307      ;
; 0.183 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.047      ; 0.314      ;
; 0.184 ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.039      ; 0.307      ;
; 0.191 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.039      ; 0.314      ;
; 0.272 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.040      ; 0.396      ;
; 0.296 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.047      ; 0.427      ;
; 0.304 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.039      ; 0.427      ;
; 0.310 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.039      ; 0.433      ;
; 0.316 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.039      ; 0.439      ;
; 0.335 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.238      ; 0.657      ;
; 0.369 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.040      ; 0.493      ;
; 0.370 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.239      ; 0.693      ;
; 0.379 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.238      ; 0.701      ;
; 0.389 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.040      ; 0.513      ;
; 0.390 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.039      ; 0.513      ;
; 0.411 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.039      ; 0.534      ;
; 0.425 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.619      ;
; 0.445 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.238      ; 0.767      ;
; 0.504 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.238      ; 0.826      ;
; 0.514 ; coordinador_mod_tes:inst8|state.esp_borrado_1                      ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.081     ; 0.547      ;
; 0.527 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.039      ; 0.650      ;
; 0.532 ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.039      ; 0.655      ;
; 0.533 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.238      ; 0.855      ;
; 0.546 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.039      ; 0.669      ;
; 0.558 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.239      ; 0.881      ;
; 0.561 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.755      ;
; 0.561 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.755      ;
; 0.562 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.756      ;
; 0.565 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.759      ;
; 0.566 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.760      ;
; 0.566 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.760      ;
; 0.566 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.760      ;
; 0.566 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.760      ;
; 0.601 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.238      ; 0.923      ;
; 0.616 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.810      ;
; 0.616 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.810      ;
; 0.616 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.810      ;
; 0.626 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.238      ; 0.948      ;
; 0.626 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.820      ;
; 0.629 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.039      ; 0.752      ;
; 0.632 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.826      ;
; 0.632 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.826      ;
; 0.633 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.827      ;
; 0.636 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.830      ;
; 0.637 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.831      ;
; 0.637 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.831      ;
; 0.637 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.831      ;
; 0.637 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.831      ;
; 0.663 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.857      ;
; 0.664 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.858      ;
; 0.668 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.238      ; 0.990      ;
; 0.674 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.868      ;
; 0.677 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.238      ; 0.999      ;
; 0.682 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.039      ; 0.805      ;
; 0.685 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.238      ; 1.007      ;
; 0.697 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.891      ;
; 0.706 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.238      ; 1.028      ;
; 0.710 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.039      ; 0.833      ;
; 0.716 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.910      ;
; 0.716 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.910      ;
; 0.716 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.910      ;
; 0.723 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.152     ; 0.655      ;
; 0.728 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.922      ;
; 0.734 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.928      ;
; 0.735 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.929      ;
; 0.745 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.939      ;
; 0.752 ; coordinador_mod_tes:inst8|state.esp_borrado_1                      ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.081     ; 0.785      ;
; 0.761 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.955      ;
; 0.769 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.039      ; 0.892      ;
; 0.770 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.238      ; 1.092      ;
; 0.772 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.039      ; 0.895      ;
; 0.787 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.152     ; 0.719      ;
; 0.793 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.289      ; 1.186      ;
; 0.793 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.289      ; 1.186      ;
; 0.805 ; Programador_controlador_block:inst1|programador:inst1|state.error  ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.289      ; 1.198      ;
; 0.805 ; Programador_controlador_block:inst1|programador:inst1|state.error  ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.289      ; 1.198      ;
; 0.832 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 1.026      ;
; 0.843 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.238      ; 1.165      ;
; 0.855 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.238      ; 1.177      ;
; 0.861 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.152     ; 0.793      ;
; 0.861 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.152     ; 0.793      ;
; 0.861 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.152     ; 0.793      ;
; 0.864 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.152     ; 0.796      ;
; 0.864 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.289      ; 1.257      ;
; 0.864 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.289      ; 1.257      ;
; 0.865 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.152     ; 0.797      ;
; 0.875 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.152     ; 0.807      ;
; 0.876 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.152     ; 0.808      ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisor:inst13|clk_int'                                                                                                                                                                                                                                    ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock                                                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; 0.181 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.314      ;
; 0.287 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.413      ;
; 0.288 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.414      ;
; 0.303 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.429      ;
; 0.304 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.430      ;
; 0.306 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.432      ;
; 0.310 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; 0.000        ; 1.579      ; 2.098      ;
; 0.318 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; 0.000        ; 1.579      ; 2.106      ;
; 0.356 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.482      ;
; 0.429 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.555      ;
; 0.432 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.558      ;
; 0.437 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.563      ;
; 0.450 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.576      ;
; 0.455 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.581      ;
; 0.458 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.584      ;
; 0.462 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.588      ;
; 0.465 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.591      ;
; 0.470 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.596      ;
; 0.473 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.599      ;
; 0.503 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.629      ;
; 0.509 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.635      ;
; 0.520 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.646      ;
; 0.522 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.648      ;
; 0.526 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.652      ;
; 0.557 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.683      ;
; 0.601 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.727      ;
; 0.603 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.729      ;
; 0.607 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.733      ;
; 0.626 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.752      ;
; 0.643 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.769      ;
; 0.658 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.784      ;
; 0.667 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.793      ;
; 0.669 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.795      ;
; 0.678 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.804      ;
; 0.690 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.816      ;
; 0.692 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.818      ;
; 0.989 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; -0.500       ; 1.579      ; 2.277      ;
; 1.034 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; -0.500       ; 1.579      ; 2.322      ;
; 1.159 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.285      ;
; 1.178 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.304      ;
; 1.217 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.343      ;
; 1.270 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.396      ;
; 1.292 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.418      ;
; 1.332 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.458      ;
; 1.411 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.537      ;
; 1.421 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.547      ;
; 1.442 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.568      ;
; 1.463 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.589      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.182 ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.040      ; 0.307      ;
; 0.189 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.314      ;
; 0.208 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.333      ;
; 0.265 ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.040      ; 0.389      ;
; 0.266 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.040      ; 0.390      ;
; 0.271 ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.040      ; 0.395      ;
; 0.279 ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.040      ; 0.403      ;
; 0.284 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.409      ;
; 0.287 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.412      ;
; 0.296 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1     ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.046      ; 0.446      ;
; 0.302 ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.040      ; 0.426      ;
; 0.331 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.456      ;
; 0.349 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.474      ;
; 0.352 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07      ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.501      ;
; 0.352 ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.040      ; 0.476      ;
; 0.374 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2     ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.046      ; 0.524      ;
; 0.382 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.531      ;
; 0.383 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.046      ; 0.533      ;
; 0.390 ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.040      ; 0.514      ;
; 0.395 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.520      ;
; 0.403 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.046      ; 0.553      ;
; 0.406 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.046      ; 0.556      ;
; 0.431 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.580      ;
; 0.432 ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.040      ; 0.556      ;
; 0.436 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.585      ;
; 0.440 ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.565      ;
; 0.444 ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.040      ; 0.568      ;
; 0.459 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.040      ; 0.583      ;
; 0.477 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.626      ;
; 0.492 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.040      ; 0.616      ;
; 0.514 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.663      ;
; 0.522 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.671      ;
; 0.523 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.672      ;
; 0.526 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.651      ;
; 0.527 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81      ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.676      ;
; 0.527 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81      ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.676      ;
; 0.553 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.702      ;
; 0.561 ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.687      ;
; 0.571 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.720      ;
; 0.584 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.709      ;
; 0.585 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07      ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.734      ;
; 0.589 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1     ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.046      ; 0.739      ;
; 0.596 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.722      ;
; 0.603 ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.040      ; 0.727      ;
; 0.605 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.754      ;
; 0.612 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.040      ; 0.736      ;
; 0.618 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.040      ; 0.742      ;
; 0.627 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.776      ;
; 0.643 ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.768      ;
; 0.646 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.795      ;
; 0.646 ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.040      ; 0.770      ;
; 0.657 ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.782      ;
; 0.657 ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.782      ;
; 0.657 ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.782      ;
; 0.660 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E      ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.809      ;
; 0.661 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2     ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.046      ; 0.811      ;
; 0.668 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.817      ;
; 0.671 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.796      ;
; 0.677 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.040      ; 0.801      ;
; 0.680 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.829      ;
; 0.695 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.844      ;
; 0.699 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.848      ;
; 0.709 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.858      ;
; 0.720 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.846      ;
; 0.723 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.872      ;
; 0.728 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.047      ; 0.879      ;
; 0.733 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.882      ;
; 0.737 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.886      ;
; 0.746 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.895      ;
; 0.748 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.873      ;
; 0.753 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.046      ; 0.903      ;
; 0.759 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.908      ;
; 0.771 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.920      ;
; 0.771 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.897      ;
; 0.774 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.923      ;
; 0.797 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E      ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.946      ;
; 0.798 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.947      ;
; 0.801 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.950      ;
; 0.811 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.960      ;
; 0.818 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.967      ;
; 0.832 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.981      ;
; 0.839 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.988      ;
; 0.866 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 1.015      ;
; 0.868 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 1.017      ;
; 0.877 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 1.026      ;
; 0.878 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.046      ; 1.028      ;
; 0.883 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 1.032      ;
; 0.891 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.040      ; 1.015      ;
; 0.933 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 1.082      ;
; 0.937 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 1.086      ;
; 0.937 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 1.086      ;
; 0.937 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 1.086      ;
; 0.942 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 1.091      ;
; 0.973 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.046      ; 1.123      ;
; 0.973 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.046      ; 1.123      ;
; 0.995 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 1.144      ;
; 1.005 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.040      ; 1.129      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_50'                                                                                                                                                   ;
+--------+--------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.278 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_anterior                ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.211      ;
; -1.277 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[7]                 ; clk_50       ; clk_50      ; 1.000        ; -0.051     ; 2.213      ;
; -1.277 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[1]                 ; clk_50       ; clk_50      ; 1.000        ; -0.051     ; 2.213      ;
; -1.277 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[5]                 ; clk_50       ; clk_50      ; 1.000        ; -0.051     ; 2.213      ;
; -1.277 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[6]                 ; clk_50       ; clk_50      ; 1.000        ; -0.051     ; 2.213      ;
; -1.277 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[8]                 ; clk_50       ; clk_50      ; 1.000        ; -0.051     ; 2.213      ;
; -1.277 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[9]                 ; clk_50       ; clk_50      ; 1.000        ; -0.051     ; 2.213      ;
; -1.276 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.erase                           ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.208      ;
; -1.276 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_erase_2               ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.208      ;
; -1.276 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_erase_1               ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.208      ;
; -1.261 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_ancho_2                     ; clk_50       ; clk_50      ; 1.000        ; -0.049     ; 2.199      ;
; -1.261 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_1                     ; clk_50       ; clk_50      ; 1.000        ; -0.049     ; 2.199      ;
; -1.261 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_cantidad_energia        ; clk_50       ; clk_50      ; 1.000        ; -0.049     ; 2.199      ;
; -1.261 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[7]                            ; clk_50       ; clk_50      ; 1.000        ; -0.047     ; 2.201      ;
; -1.261 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[1]                            ; clk_50       ; clk_50      ; 1.000        ; -0.047     ; 2.201      ;
; -1.261 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[2]                            ; clk_50       ; clk_50      ; 1.000        ; -0.047     ; 2.201      ;
; -1.261 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[3]                            ; clk_50       ; clk_50      ; 1.000        ; -0.047     ; 2.201      ;
; -1.261 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[4]                            ; clk_50       ; clk_50      ; 1.000        ; -0.047     ; 2.201      ;
; -1.261 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[5]                            ; clk_50       ; clk_50      ; 1.000        ; -0.047     ; 2.201      ;
; -1.261 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[6]                            ; clk_50       ; clk_50      ; 1.000        ; -0.047     ; 2.201      ;
; -1.261 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[9]                            ; clk_50       ; clk_50      ; 1.000        ; -0.047     ; 2.201      ;
; -1.261 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[8]                            ; clk_50       ; clk_50      ; 1.000        ; -0.047     ; 2.201      ;
; -1.261 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[10]                           ; clk_50       ; clk_50      ; 1.000        ; -0.047     ; 2.201      ;
; -1.261 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[0]                            ; clk_50       ; clk_50      ; 1.000        ; -0.047     ; 2.201      ;
; -1.261 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_cantidad_energia            ; clk_50       ; clk_50      ; 1.000        ; -0.049     ; 2.199      ;
; -1.105 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.erase                           ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.037      ;
; -1.105 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_erase_2               ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.037      ;
; -1.105 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_erase_1               ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.037      ;
; -1.105 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[7]                 ; clk_50       ; clk_50      ; 1.000        ; -0.051     ; 2.041      ;
; -1.105 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[1]                 ; clk_50       ; clk_50      ; 1.000        ; -0.051     ; 2.041      ;
; -1.105 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[5]                 ; clk_50       ; clk_50      ; 1.000        ; -0.051     ; 2.041      ;
; -1.105 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[6]                 ; clk_50       ; clk_50      ; 1.000        ; -0.051     ; 2.041      ;
; -1.105 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[8]                 ; clk_50       ; clk_50      ; 1.000        ; -0.051     ; 2.041      ;
; -1.105 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[9]                 ; clk_50       ; clk_50      ; 1.000        ; -0.051     ; 2.041      ;
; -1.104 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_anterior                ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.037      ;
; -1.095 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|indice_histograma[4]                  ; clk_50       ; clk_50      ; 1.000        ; 0.110      ; 2.192      ;
; -1.095 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|indice_histograma[0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.110      ; 2.192      ;
; -1.095 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|indice_histograma[1]                  ; clk_50       ; clk_50      ; 1.000        ; 0.110      ; 2.192      ;
; -1.095 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|indice_histograma[2]                  ; clk_50       ; clk_50      ; 1.000        ; 0.110      ; 2.192      ;
; -1.095 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|indice_histograma[3]                  ; clk_50       ; clk_50      ; 1.000        ; 0.110      ; 2.192      ;
; -1.093 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_ancho_3                 ; clk_50       ; clk_50      ; 1.000        ; 0.133      ; 2.213      ;
; -1.093 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_ancho_1                 ; clk_50       ; clk_50      ; 1.000        ; 0.133      ; 2.213      ;
; -1.093 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_ancho_2                 ; clk_50       ; clk_50      ; 1.000        ; 0.133      ; 2.213      ;
; -1.090 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_ancho_2                     ; clk_50       ; clk_50      ; 1.000        ; -0.049     ; 2.028      ;
; -1.090 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_1                     ; clk_50       ; clk_50      ; 1.000        ; -0.049     ; 2.028      ;
; -1.090 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_cantidad_energia        ; clk_50       ; clk_50      ; 1.000        ; -0.049     ; 2.028      ;
; -1.090 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[7]                            ; clk_50       ; clk_50      ; 1.000        ; -0.047     ; 2.030      ;
; -1.090 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[1]                            ; clk_50       ; clk_50      ; 1.000        ; -0.047     ; 2.030      ;
; -1.090 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[2]                            ; clk_50       ; clk_50      ; 1.000        ; -0.047     ; 2.030      ;
; -1.090 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[3]                            ; clk_50       ; clk_50      ; 1.000        ; -0.047     ; 2.030      ;
; -1.090 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[4]                            ; clk_50       ; clk_50      ; 1.000        ; -0.047     ; 2.030      ;
; -1.090 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[5]                            ; clk_50       ; clk_50      ; 1.000        ; -0.047     ; 2.030      ;
; -1.090 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[6]                            ; clk_50       ; clk_50      ; 1.000        ; -0.047     ; 2.030      ;
; -1.090 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[9]                            ; clk_50       ; clk_50      ; 1.000        ; -0.047     ; 2.030      ;
; -1.090 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[8]                            ; clk_50       ; clk_50      ; 1.000        ; -0.047     ; 2.030      ;
; -1.090 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[10]                           ; clk_50       ; clk_50      ; 1.000        ; -0.047     ; 2.030      ;
; -1.090 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[0]                            ; clk_50       ; clk_50      ; 1.000        ; -0.047     ; 2.030      ;
; -1.090 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_cantidad_energia            ; clk_50       ; clk_50      ; 1.000        ; -0.049     ; 2.028      ;
; -1.083 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|eventos[10]                           ; clk_50       ; clk_50      ; 1.000        ; 0.140      ; 2.210      ;
; -1.083 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|eventos[1]                            ; clk_50       ; clk_50      ; 1.000        ; 0.140      ; 2.210      ;
; -1.083 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|eventos[2]                            ; clk_50       ; clk_50      ; 1.000        ; 0.140      ; 2.210      ;
; -1.083 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|eventos[3]                            ; clk_50       ; clk_50      ; 1.000        ; 0.140      ; 2.210      ;
; -1.083 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|eventos[4]                            ; clk_50       ; clk_50      ; 1.000        ; 0.140      ; 2.210      ;
; -1.083 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|eventos[5]                            ; clk_50       ; clk_50      ; 1.000        ; 0.140      ; 2.210      ;
; -1.083 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|eventos[6]                            ; clk_50       ; clk_50      ; 1.000        ; 0.140      ; 2.210      ;
; -1.083 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|eventos[7]                            ; clk_50       ; clk_50      ; 1.000        ; 0.140      ; 2.210      ;
; -1.083 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|eventos[8]                            ; clk_50       ; clk_50      ; 1.000        ; 0.140      ; 2.210      ;
; -1.083 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|eventos[9]                            ; clk_50       ; clk_50      ; 1.000        ; 0.140      ; 2.210      ;
; -1.082 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_2                     ; clk_50       ; clk_50      ; 1.000        ; 0.137      ; 2.206      ;
; -1.082 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.incremento_dir_histograma       ; clk_50       ; clk_50      ; 1.000        ; 0.144      ; 2.213      ;
; -1.082 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_histograma_2          ; clk_50       ; clk_50      ; 1.000        ; 0.144      ; 2.213      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.end_histograma                  ; clk_50       ; clk_50      ; 1.000        ; 0.140      ; 2.208      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_memorias_energia_histograma ; clk_50       ; clk_50      ; 1.000        ; 0.140      ; 2.208      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_memorias_histograma     ; clk_50       ; clk_50      ; 1.000        ; 0.140      ; 2.208      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_anterior                    ; clk_50       ; clk_50      ; 1.000        ; 0.139      ; 2.207      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_ancho_3                     ; clk_50       ; clk_50      ; 1.000        ; 0.139      ; 2.207      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_ancho_1                     ; clk_50       ; clk_50      ; 1.000        ; 0.139      ; 2.207      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.incremento_indice               ; clk_50       ; clk_50      ; 1.000        ; 0.140      ; 2.208      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.casos                           ; clk_50       ; clk_50      ; 1.000        ; 0.139      ; 2.207      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|ignorar_anterior                      ; clk_50       ; clk_50      ; 1.000        ; 0.139      ; 2.207      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|ignorar_ancho_1                       ; clk_50       ; clk_50      ; 1.000        ; 0.139      ; 2.207      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.histograma_gen                  ; clk_50       ; clk_50      ; 1.000        ; 0.140      ; 2.208      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.filtro                          ; clk_50       ; clk_50      ; 1.000        ; 0.139      ; 2.207      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[0]                             ; clk_50       ; clk_50      ; 1.000        ; 0.137      ; 2.205      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[7]                             ; clk_50       ; clk_50      ; 1.000        ; 0.137      ; 2.205      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[1]                             ; clk_50       ; clk_50      ; 1.000        ; 0.137      ; 2.205      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[2]                             ; clk_50       ; clk_50      ; 1.000        ; 0.137      ; 2.205      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[4]                             ; clk_50       ; clk_50      ; 1.000        ; 0.137      ; 2.205      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[3]                             ; clk_50       ; clk_50      ; 1.000        ; 0.137      ; 2.205      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[6]                             ; clk_50       ; clk_50      ; 1.000        ; 0.137      ; 2.205      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[5]                             ; clk_50       ; clk_50      ; 1.000        ; 0.137      ; 2.205      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[10]                            ; clk_50       ; clk_50      ; 1.000        ; 0.137      ; 2.205      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[8]                             ; clk_50       ; clk_50      ; 1.000        ; 0.137      ; 2.205      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta[9]                             ; clk_50       ; clk_50      ; 1.000        ; 0.137      ; 2.205      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta_pixel[0]                       ; clk_50       ; clk_50      ; 1.000        ; 0.140      ; 2.208      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta_pixel[1]                       ; clk_50       ; clk_50      ; 1.000        ; 0.140      ; 2.208      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta_pixel[2]                       ; clk_50       ; clk_50      ; 1.000        ; 0.140      ; 2.208      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta_pixel[3]                       ; clk_50       ; clk_50      ; 1.000        ; 0.140      ; 2.208      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta_pixel[4]                       ; clk_50       ; clk_50      ; 1.000        ; 0.140      ; 2.208      ;
; -1.081 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cuenta_pixel[5]                       ; clk_50       ; clk_50      ; 1.000        ; 0.140      ; 2.208      ;
+--------+--------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                            ; Launch Clock                                                 ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; -0.103 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.046     ; 1.044      ;
; -0.103 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.046     ; 1.044      ;
; -0.103 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.046     ; 1.044      ;
; -0.034 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.976      ;
; -0.034 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.976      ;
; 0.098  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.844      ;
; 0.098  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.844      ;
; 0.098  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.844      ;
; 0.098  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.844      ;
; 0.098  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.844      ;
; 0.098  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.844      ;
; 0.098  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.844      ;
; 0.098  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.844      ;
; 0.098  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.844      ;
; 0.098  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.844      ;
; 0.098  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.844      ;
; 0.098  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.844      ;
; 0.098  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.844      ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                               ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; -0.071 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 0.968      ;
; -0.071 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 0.968      ;
; -0.071 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 0.968      ;
; -0.071 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 0.968      ;
; -0.071 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 0.968      ;
; -0.071 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 0.968      ;
; -0.071 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 0.968      ;
; -0.071 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 0.968      ;
; -0.071 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 0.968      ;
; -0.043 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.091     ; 0.939      ;
; -0.043 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.091     ; 0.939      ;
; 0.106  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 0.791      ;
; 0.106  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 0.791      ;
; 0.161  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 0.736      ;
; 0.161  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.090     ; 0.736      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'pix_clk_i'                                                                                                                              ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.226 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 1.294      ; 1.545      ;
; 0.251 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 1.329      ; 1.555      ;
; 0.276 ; algo_3_final:inst|state.escritura_1              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 1.302      ; 1.503      ;
; 0.288 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 1.329      ; 1.518      ;
; 0.308 ; algo_3_final:inst|state.dir_ancho_2              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 1.302      ; 1.471      ;
; 0.356 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 1.294      ; 1.415      ;
; 0.378 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.356      ; 1.455      ;
; 0.378 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.356      ; 1.455      ;
; 0.378 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.356      ; 1.455      ;
; 0.378 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.356      ; 1.455      ;
; 0.378 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.356      ; 1.455      ;
; 0.378 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.356      ; 1.455      ;
; 0.378 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.356      ; 1.455      ;
; 0.378 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.356      ; 1.455      ;
; 0.415 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.356      ; 1.418      ;
; 0.415 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.356      ; 1.418      ;
; 0.415 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.356      ; 1.418      ;
; 0.415 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.356      ; 1.418      ;
; 0.415 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.356      ; 1.418      ;
; 0.415 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.356      ; 1.418      ;
; 0.415 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.356      ; 1.418      ;
; 0.415 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 1.356      ; 1.418      ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'pix_clk_i'                                                                                                                               ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.134 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.531      ; 1.279      ;
; 0.134 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.531      ; 1.279      ;
; 0.134 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.531      ; 1.279      ;
; 0.134 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.531      ; 1.279      ;
; 0.134 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.531      ; 1.279      ;
; 0.134 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.531      ; 1.279      ;
; 0.134 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.531      ; 1.279      ;
; 0.134 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.531      ; 1.279      ;
; 0.159 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.531      ; 1.304      ;
; 0.159 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.531      ; 1.304      ;
; 0.159 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.531      ; 1.304      ;
; 0.159 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.531      ; 1.304      ;
; 0.159 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.531      ; 1.304      ;
; 0.159 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.531      ; 1.304      ;
; 0.159 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.531      ; 1.304      ;
; 0.159 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 1.531      ; 1.304      ;
; 0.222 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 1.467      ; 1.303      ;
; 0.226 ; algo_3_final:inst|state.dir_ancho_2              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 1.474      ; 1.314      ;
; 0.238 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 1.504      ; 1.356      ;
; 0.244 ; algo_3_final:inst|state.escritura_1              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 1.474      ; 1.332      ;
; 0.263 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 1.504      ; 1.381      ;
; 0.276 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 1.467      ; 1.357      ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                               ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.479 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.628      ;
; 0.479 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.628      ;
; 0.533 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.046      ; 0.683      ;
; 0.533 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.046      ; 0.683      ;
; 0.664 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.813      ;
; 0.664 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.813      ;
; 0.676 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.825      ;
; 0.676 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.825      ;
; 0.676 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.825      ;
; 0.676 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.825      ;
; 0.676 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.825      ;
; 0.676 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.825      ;
; 0.676 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.825      ;
; 0.676 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.825      ;
; 0.676 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.825      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                            ; Launch Clock                                                 ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 0.569 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.763      ;
; 0.569 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.763      ;
; 0.569 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.763      ;
; 0.569 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.763      ;
; 0.569 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.763      ;
; 0.569 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.763      ;
; 0.569 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.763      ;
; 0.569 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.763      ;
; 0.569 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.763      ;
; 0.569 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.763      ;
; 0.569 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.763      ;
; 0.569 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.763      ;
; 0.569 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.763      ;
; 0.671 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.865      ;
; 0.671 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.865      ;
; 0.746 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.940      ;
; 0.746 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.940      ;
; 0.746 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.090      ; 0.940      ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_50'                                                                                                                                               ;
+-------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.021 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[12] ; clk_50       ; clk_50      ; 0.000        ; 0.031      ; 1.136      ;
; 1.021 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[11] ; clk_50       ; clk_50      ; 0.000        ; 0.031      ; 1.136      ;
; 1.021 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[10] ; clk_50       ; clk_50      ; 0.000        ; 0.031      ; 1.136      ;
; 1.021 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.031      ; 1.136      ;
; 1.021 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[8]  ; clk_50       ; clk_50      ; 0.000        ; 0.031      ; 1.136      ;
; 1.021 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[7]  ; clk_50       ; clk_50      ; 0.000        ; 0.031      ; 1.136      ;
; 1.021 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.031      ; 1.136      ;
; 1.021 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.031      ; 1.136      ;
; 1.021 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.031      ; 1.136      ;
; 1.021 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.031      ; 1.136      ;
; 1.021 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.031      ; 1.136      ;
; 1.021 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.031      ; 1.136      ;
; 1.021 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.031      ; 1.136      ;
; 1.029 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[26] ; clk_50       ; clk_50      ; 0.000        ; 0.027      ; 1.140      ;
; 1.029 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[25] ; clk_50       ; clk_50      ; 0.000        ; 0.027      ; 1.140      ;
; 1.029 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[24] ; clk_50       ; clk_50      ; 0.000        ; 0.027      ; 1.140      ;
; 1.029 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[23] ; clk_50       ; clk_50      ; 0.000        ; 0.027      ; 1.140      ;
; 1.029 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[22] ; clk_50       ; clk_50      ; 0.000        ; 0.027      ; 1.140      ;
; 1.029 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[21] ; clk_50       ; clk_50      ; 0.000        ; 0.027      ; 1.140      ;
; 1.029 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[20] ; clk_50       ; clk_50      ; 0.000        ; 0.027      ; 1.140      ;
; 1.029 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[19] ; clk_50       ; clk_50      ; 0.000        ; 0.027      ; 1.140      ;
; 1.029 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[18] ; clk_50       ; clk_50      ; 0.000        ; 0.027      ; 1.140      ;
; 1.029 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[17] ; clk_50       ; clk_50      ; 0.000        ; 0.027      ; 1.140      ;
; 1.029 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[16] ; clk_50       ; clk_50      ; 0.000        ; 0.027      ; 1.140      ;
; 1.029 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[15] ; clk_50       ; clk_50      ; 0.000        ; 0.027      ; 1.140      ;
; 1.029 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[14] ; clk_50       ; clk_50      ; 0.000        ; 0.027      ; 1.140      ;
; 1.029 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|\mantenimiento:cuenta_envio[13] ; clk_50       ; clk_50      ; 0.000        ; 0.027      ; 1.140      ;
; 1.034 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.034      ; 1.152      ;
; 1.034 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[4]                   ; clk_50       ; clk_50      ; 0.000        ; 0.034      ; 1.152      ;
; 1.034 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[7]                   ; clk_50       ; clk_50      ; 0.000        ; 0.034      ; 1.152      ;
; 1.034 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[6]                   ; clk_50       ; clk_50      ; 0.000        ; 0.034      ; 1.152      ;
; 1.034 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[5]                   ; clk_50       ; clk_50      ; 0.000        ; 0.034      ; 1.152      ;
; 1.034 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[1]                   ; clk_50       ; clk_50      ; 0.000        ; 0.034      ; 1.152      ;
; 1.034 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[2]                   ; clk_50       ; clk_50      ; 0.000        ; 0.034      ; 1.152      ;
; 1.034 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[3]                   ; clk_50       ; clk_50      ; 0.000        ; 0.034      ; 1.152      ;
; 1.057 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.034      ; 1.175      ;
; 1.057 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[4]                   ; clk_50       ; clk_50      ; 0.000        ; 0.034      ; 1.175      ;
; 1.057 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[7]                   ; clk_50       ; clk_50      ; 0.000        ; 0.034      ; 1.175      ;
; 1.057 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[6]                   ; clk_50       ; clk_50      ; 0.000        ; 0.034      ; 1.175      ;
; 1.057 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[5]                   ; clk_50       ; clk_50      ; 0.000        ; 0.034      ; 1.175      ;
; 1.057 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[1]                   ; clk_50       ; clk_50      ; 0.000        ; 0.034      ; 1.175      ;
; 1.057 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[2]                   ; clk_50       ; clk_50      ; 0.000        ; 0.034      ; 1.175      ;
; 1.057 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[3]                   ; clk_50       ; clk_50      ; 0.000        ; 0.034      ; 1.175      ;
; 1.065 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|cntrl_envio                     ; clk_50       ; clk_50      ; 0.000        ; 0.019      ; 1.168      ;
; 1.065 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|cntrl_reset_int                 ; clk_50       ; clk_50      ; 0.000        ; 0.019      ; 1.168      ;
; 1.065 ; coordinador_mod_tes:inst8|state.reset_todo       ; decod_control:inst4|cntrl_envio_int                 ; clk_50       ; clk_50      ; 0.000        ; 0.019      ; 1.168      ;
; 1.231 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 1.374      ;
; 1.231 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[10]                  ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 1.374      ;
; 1.231 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[9]                   ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 1.374      ;
; 1.231 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[6]                   ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 1.374      ;
; 1.231 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[5]                   ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 1.374      ;
; 1.231 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[3]                   ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 1.374      ;
; 1.256 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 1.399      ;
; 1.256 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[10]                  ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 1.399      ;
; 1.256 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[9]                   ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 1.399      ;
; 1.256 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[6]                   ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 1.399      ;
; 1.256 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[5]                   ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 1.399      ;
; 1.256 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[3]                   ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 1.399      ;
; 1.257 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[1]                   ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.401      ;
; 1.257 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[2]                   ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.401      ;
; 1.257 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[10]                   ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.401      ;
; 1.257 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[9]                    ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.401      ;
; 1.257 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[8]                    ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.401      ;
; 1.257 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[8]                   ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.401      ;
; 1.257 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[7]                   ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.401      ;
; 1.257 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[7]                    ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.401      ;
; 1.257 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[6]                    ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.401      ;
; 1.257 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[5]                    ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.401      ;
; 1.257 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[4]                   ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.401      ;
; 1.257 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[4]                    ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.401      ;
; 1.257 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[3]                    ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.401      ;
; 1.257 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[1]                    ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.401      ;
; 1.257 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[2]                    ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.401      ;
; 1.257 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.401      ;
; 1.258 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[5]                   ; clk_50       ; clk_50      ; 0.000        ; 0.204      ; 1.552      ;
; 1.258 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[6]                   ; clk_50       ; clk_50      ; 0.000        ; 0.204      ; 1.552      ;
; 1.258 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[7]                   ; clk_50       ; clk_50      ; 0.000        ; 0.204      ; 1.552      ;
; 1.258 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cantidad_temp[2]                  ; clk_50       ; clk_50      ; 0.000        ; 0.204      ; 1.552      ;
; 1.260 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.201      ; 1.551      ;
; 1.260 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[11]                  ; clk_50       ; clk_50      ; 0.000        ; 0.201      ; 1.551      ;
; 1.260 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[12]                  ; clk_50       ; clk_50      ; 0.000        ; 0.201      ; 1.551      ;
; 1.260 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.201      ; 1.551      ;
; 1.276 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cantidad_temp[1]                  ; clk_50       ; clk_50      ; 0.000        ; 0.203      ; 1.569      ;
; 1.276 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cantidad_temp[3]                  ; clk_50       ; clk_50      ; 0.000        ; 0.203      ; 1.569      ;
; 1.276 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cantidad_temp[4]                  ; clk_50       ; clk_50      ; 0.000        ; 0.203      ; 1.569      ;
; 1.276 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cantidad_temp[5]                  ; clk_50       ; clk_50      ; 0.000        ; 0.203      ; 1.569      ;
; 1.282 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.201      ; 1.573      ;
; 1.282 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[11]                  ; clk_50       ; clk_50      ; 0.000        ; 0.201      ; 1.573      ;
; 1.282 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[12]                  ; clk_50       ; clk_50      ; 0.000        ; 0.201      ; 1.573      ;
; 1.282 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.201      ; 1.573      ;
; 1.282 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[1]                   ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.426      ;
; 1.282 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[2]                   ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.426      ;
; 1.282 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[10]                   ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.426      ;
; 1.282 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[9]                    ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.426      ;
; 1.282 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[8]                    ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.426      ;
; 1.282 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[8]                   ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.426      ;
; 1.282 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[7]                   ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.426      ;
; 1.282 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[7]                    ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.426      ;
; 1.282 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[6]                    ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.426      ;
; 1.282 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_3[5]                    ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.426      ;
+-------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                             ;
+-----------------------------------------------------------------+-----------+-------+-----------+---------+---------------------+
; Clock                                                           ; Setup     ; Hold  ; Recovery  ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------------+-----------+-------+-----------+---------+---------------------+
; Worst-case Slack                                                ; -5.645    ; 0.116 ; -3.307    ; 0.134   ; -3.000              ;
;  Programador_controlador_block:inst1|controlador:inst|clk_int   ; -2.423    ; 0.182 ; -1.085    ; 0.479   ; -1.285              ;
;  Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -2.043    ; 0.176 ; -1.211    ; 0.569   ; -1.285              ;
;  clk_50                                                         ; -5.645    ; 0.173 ; -3.307    ; 1.021   ; -3.000              ;
;  divisor:inst13|clk_int                                         ; -3.107    ; 0.181 ; N/A       ; N/A     ; -1.285              ;
;  pix_clk_i                                                      ; -1.141    ; 0.116 ; -0.764    ; 0.134   ; -3.000              ;
; Design-wide TNS                                                 ; -3413.481 ; 0.0   ; -1756.753 ; 0.0     ; -1319.592           ;
;  Programador_controlador_block:inst1|controlador:inst|clk_int   ; -31.236   ; 0.000 ; -14.627   ; 0.000   ; -30.840             ;
;  Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -30.668   ; 0.000 ; -16.678   ; 0.000   ; -25.700             ;
;  clk_50                                                         ; -3327.284 ; 0.000 ; -1719.707 ; 0.000   ; -1232.907           ;
;  divisor:inst13|clk_int                                         ; -14.340   ; 0.000 ; N/A       ; N/A     ; -14.135             ;
;  pix_clk_i                                                      ; -9.953    ; 0.000 ; -5.741    ; 0.000   ; -18.742             ;
+-----------------------------------------------------------------+-----------+-------+-----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led_sw             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_tx_o          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Trigger_camara     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CLK_CAM            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sca_cam            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_programador    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; error_led          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_count[20]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_count[19]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_count[18]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_count[17]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_count[16]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_count[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_count[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_count[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_count[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_count[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_count[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_count[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_count[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_count[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_count[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_count[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_count[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_count[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_count[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_count[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_count[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_estado[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_estado[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_estado[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_estado[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_estado[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_estado_algo[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_estado_algo[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_estado_algo[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_estado_algo[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_estado_algo[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_pix[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_pix[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_pix[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_pix[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_pix[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_pix[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_pix[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_pix[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sda_cam            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sda_cam                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; trigger_btn             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_50                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_btn               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_clk_i               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; line_valid_i            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frame_valid_i           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UART_RX_I               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_sw             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; uart_tx_o          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Trigger_camara     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; CLK_CAM            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sca_cam            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_programador    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; error_led          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_count[20]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_count[19]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_count[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_count[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_count[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_count[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; led_count[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_count[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_count[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_count[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_count[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_count[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_count[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_count[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_count[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_count[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_count[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_count[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_count[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_count[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_count[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_estado[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_estado[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_estado[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_estado[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_estado[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_estado_algo[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_estado_algo[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; led_estado_algo[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_estado_algo[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_estado_algo[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_pix[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_pix[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_pix[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_pix[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_pix[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_pix[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_pix[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_pix[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sda_cam            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_sw             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; uart_tx_o          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Trigger_camara     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; CLK_CAM            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sca_cam            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_programador    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; error_led          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_count[20]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_count[19]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_count[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_count[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_count[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_count[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; led_count[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_count[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_count[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_count[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_count[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_count[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_count[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_count[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_count[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_count[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_count[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_count[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_count[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_count[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_count[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_estado[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_estado[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_estado[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_estado[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_estado[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_estado_algo[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_estado_algo[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; led_estado_algo[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_estado_algo[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_estado_algo[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sda_cam            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_sw             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; uart_tx_o          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Trigger_camara     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CLK_CAM            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sca_cam            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_programador    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; error_led          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_count[20]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_count[19]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_count[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_count[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_count[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_count[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; led_count[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_count[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_count[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_count[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_count[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_count[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_count[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_count[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_count[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_count[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_count[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_count[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_count[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_count[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_count[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_estado[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_estado[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_estado[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_estado[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_estado[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_estado_algo[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_estado_algo[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; led_estado_algo[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_estado_algo[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_estado_algo[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sda_cam            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                             ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                     ; To Clock                                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; clk_50                                                         ; clk_50                                                         ; 34800    ; 0        ; 0        ; 0        ;
; divisor:inst13|clk_int                                         ; clk_50                                                         ; 1        ; 1        ; 0        ; 0        ;
; pix_clk_i                                                      ; clk_50                                                         ; 0        ; 161      ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; clk_50                                                         ; 14       ; 0        ; 0        ; 0        ;
; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int                                         ; 102      ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int                                         ; 1        ; 1        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int                                         ; 1        ; 1        ; 0        ; 0        ;
; clk_50                                                         ; pix_clk_i                                                      ; 0        ; 0        ; 18       ; 0        ;
; pix_clk_i                                                      ; pix_clk_i                                                      ; 0        ; 0        ; 0        ; 12       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 60       ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 107      ; 0        ; 0        ; 0        ;
; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 2        ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 40       ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 91       ; 0        ; 0        ; 0        ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                              ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                     ; To Clock                                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; clk_50                                                         ; clk_50                                                         ; 34800    ; 0        ; 0        ; 0        ;
; divisor:inst13|clk_int                                         ; clk_50                                                         ; 1        ; 1        ; 0        ; 0        ;
; pix_clk_i                                                      ; clk_50                                                         ; 0        ; 161      ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; clk_50                                                         ; 14       ; 0        ; 0        ; 0        ;
; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int                                         ; 102      ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int                                         ; 1        ; 1        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int                                         ; 1        ; 1        ; 0        ; 0        ;
; clk_50                                                         ; pix_clk_i                                                      ; 0        ; 0        ; 18       ; 0        ;
; pix_clk_i                                                      ; pix_clk_i                                                      ; 0        ; 0        ; 0        ; 12       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 60       ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 107      ; 0        ; 0        ; 0        ;
; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 2        ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 40       ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 91       ; 0        ; 0        ; 0        ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                                          ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                     ; To Clock                                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; clk_50                                                         ; clk_50                                                         ; 884      ; 0        ; 0        ; 0        ;
; clk_50                                                         ; pix_clk_i                                                      ; 0        ; 0        ; 22       ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 15       ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 18       ; 0        ; 0        ; 0        ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                                           ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                     ; To Clock                                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; clk_50                                                         ; clk_50                                                         ; 884      ; 0        ; 0        ; 0        ;
; clk_50                                                         ; pix_clk_i                                                      ; 0        ; 0        ; 22       ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 15       ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 18       ; 0        ; 0        ; 0        ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 774   ; 774  ;
; Unconstrained Output Ports      ; 47    ; 47   ;
; Unconstrained Output Port Paths ; 163   ; 163  ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                                 ;
+----------------------------------------------------------------+----------------------------------------------------------------+------+-------------+
; Target                                                         ; Clock                                                          ; Type ; Status      ;
+----------------------------------------------------------------+----------------------------------------------------------------+------+-------------+
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Base ; Constrained ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Base ; Constrained ;
; clk_50                                                         ; clk_50                                                         ; Base ; Constrained ;
; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int                                         ; Base ; Constrained ;
; pix_clk_i                                                      ; pix_clk_i                                                      ; Base ; Constrained ;
+----------------------------------------------------------------+----------------------------------------------------------------+------+-------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; UART_RX_I     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frame_valid_i ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; line_valid_i  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset_btn     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda_cam       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; trigger_btn   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------+
; Output Port        ; Comment                                                                               ;
+--------------------+---------------------------------------------------------------------------------------+
; CLK_CAM            ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Trigger_camara     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; error_led          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[14]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[15]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[16]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[17]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[18]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[19]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[20]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado_algo[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado_algo[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado_algo[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado_algo[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado_algo[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[0]         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[1]         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[2]         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[3]         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[4]         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[5]         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[6]         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[7]         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_programador    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_sw             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sca_cam            ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda_cam            ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_tx_o          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; UART_RX_I     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frame_valid_i ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; line_valid_i  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset_btn     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda_cam       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; trigger_btn   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------+
; Output Port        ; Comment                                                                               ;
+--------------------+---------------------------------------------------------------------------------------+
; CLK_CAM            ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Trigger_camara     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; error_led          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[14]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[15]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[16]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[17]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[18]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[19]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_count[20]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado_algo[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado_algo[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado_algo[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado_algo[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado_algo[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[0]         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[1]         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[2]         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[3]         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[4]         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[5]         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[6]         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[7]         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_programador    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_sw             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sca_cam            ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda_cam            ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_tx_o          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Sat Jan 11 12:24:47 2025
Info: Command: quartus_sta test_sin_testigo_a_pc -c test_sin_testigo_a_pc
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'test_sin_testigo_a_pc.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50 clk_50
    Info (332105): create_clock -period 1.000 -name Programador_controlador_block:inst1|controlador:inst|clk_int_2 Programador_controlador_block:inst1|controlador:inst|clk_int_2
    Info (332105): create_clock -period 1.000 -name Programador_controlador_block:inst1|controlador:inst|clk_int Programador_controlador_block:inst1|controlador:inst|clk_int
    Info (332105): create_clock -period 1.000 -name pix_clk_i pix_clk_i
    Info (332105): create_clock -period 1.000 -name divisor:inst13|clk_int divisor:inst13|clk_int
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.645
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.645           -3327.284 clk_50 
    Info (332119):    -3.107             -14.340 divisor:inst13|clk_int 
    Info (332119):    -2.423             -31.236 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):    -2.043             -30.668 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):    -1.141              -9.953 pix_clk_i 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.384               0.000 clk_50 
    Info (332119):     0.387               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):     0.403               0.000 divisor:inst13|clk_int 
    Info (332119):     0.404               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):     0.440               0.000 pix_clk_i 
Info (332146): Worst-case recovery slack is -3.307
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.307           -1719.707 clk_50 
    Info (332119):    -1.211             -16.678 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):    -1.085             -14.627 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):    -0.764              -5.741 pix_clk_i 
Info (332146): Worst-case removal slack is 0.718
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.718               0.000 pix_clk_i 
    Info (332119):     1.017               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):     1.235               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):     2.106               0.000 clk_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1232.907 clk_50 
    Info (332119):    -3.000             -16.010 pix_clk_i 
    Info (332119):    -1.285             -30.840 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):    -1.285             -25.700 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):    -1.285             -14.135 divisor:inst13|clk_int 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.119
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.119           -2977.137 clk_50 
    Info (332119):    -2.759             -12.108 divisor:inst13|clk_int 
    Info (332119):    -2.142             -26.620 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):    -1.769             -25.747 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):    -0.969              -8.417 pix_clk_i 
Info (332146): Worst-case hold slack is 0.337
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.337               0.000 clk_50 
    Info (332119):     0.341               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):     0.354               0.000 divisor:inst13|clk_int 
    Info (332119):     0.356               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):     0.387               0.000 pix_clk_i 
Info (332146): Worst-case recovery slack is -2.846
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.846           -1469.580 clk_50 
    Info (332119):    -1.006             -13.385 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):    -0.893             -11.841 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):    -0.713              -5.054 pix_clk_i 
Info (332146): Worst-case removal slack is 0.706
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.706               0.000 pix_clk_i 
    Info (332119):     0.924               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):     1.125               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):     1.904               0.000 clk_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1230.091 clk_50 
    Info (332119):    -3.000             -15.850 pix_clk_i 
    Info (332119):    -1.285             -30.840 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):    -1.285             -25.700 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):    -1.285             -14.135 divisor:inst13|clk_int 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.705
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.705           -1274.088 clk_50 
    Info (332119):    -1.009              -2.942 divisor:inst13|clk_int 
    Info (332119):    -0.650              -6.353 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):    -0.476              -5.020 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):     0.014               0.000 pix_clk_i 
Info (332146): Worst-case hold slack is 0.116
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.116               0.000 pix_clk_i 
    Info (332119):     0.173               0.000 clk_50 
    Info (332119):     0.176               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):     0.181               0.000 divisor:inst13|clk_int 
    Info (332119):     0.182               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int 
Info (332146): Worst-case recovery slack is -1.278
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.278            -595.873 clk_50 
    Info (332119):    -0.103              -0.377 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):    -0.071              -0.725 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):     0.226               0.000 pix_clk_i 
Info (332146): Worst-case removal slack is 0.134
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.134               0.000 pix_clk_i 
    Info (332119):     0.479               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):     0.569               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):     1.021               0.000 clk_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -962.647 clk_50 
    Info (332119):    -3.000             -18.742 pix_clk_i 
    Info (332119):    -1.000             -24.000 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):    -1.000             -20.000 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):    -1.000             -11.000 divisor:inst13|clk_int 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4850 megabytes
    Info: Processing ended: Sat Jan 11 12:24:54 2025
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:06


