module Half_Adder(a,b,s,c);
input a,b;
output reg s,c;

always @(*) begin
    case ({a,b})
        2'b00:begin
        s=0;
        c=0;
        end
        2'b01:begin
        s=1;
        c=0;
        end
        2'b10:begin
        s=1;
        c=0;
        end
        2'b11:begin
        s=0;
        c=1;
        end
        default:begin
        s=1'bx;
        c=1'bx;
        end
       endcase
    end
endmodule