# HDLBits

Nesta pasta estão soluções explicadas para problemas retirados do site [HDLBits](https://hdlbits.01xz.net/wiki/Main_Page). Trata-se de um excelente material para a prática de projeto de _hardware_ usando Verilog. O material deve ser usado paralelamente ao material teórico das aulas.  

Se você não lê bem em inglês, pode abrir uma segunda janela do site [usando tradução automática](https://hdlbits-01xz-net.translate.goog/wiki/Main_Page?_x_tr_sl=en&_x_tr_tl=pt&_x_tr_hl=en-US), mas deve submeter as soluções na janela original em inglês, pois o tradutor impede o funcionamento correto do site. 

```diff
-                                                                                                     
-                     -  -  =  =  <  <    I M P O R T A N T E    >  >  =  =  -  -                     
-                                                                                                     
- Tente resolver os problemas sozinho, sem olhar as repostas.                                         
! Depois compare a sua solução com o gabarito do site e com a que está neste repositório.             
+ Se você não conseguir resolver alguns deles, depois de tentar bastante, tudo bem olhar as respostas,
+ mas procure ao menos digitar o código (isso ajuda a memorizar) ao invés de copiar/colar e           
@@ tente resolvê-lo sozinho em outra oportunidade.                                                  @@
- Assim como em programação, no projeto de hardware, ver respostas de problemas resolvidos            
@@ não ajuda quase nada!                                                                            @@
```

## Índice dos problemas

- [Passo um](01_step_one) 
- [Quatro fios](04_wire4)
- [CI 7458](10_7458)
- [Vetores em mais detalhes](12_vector1)
- [Operador bit a bit](14_vector2)
- [Operador de replicação](18_vector4)
- [Módulo](20_module)
- [Três módulos](23_module_shift)
- [Módulos e vetores](24_module_shift8)
- [Somador carry-select](27_module_cseladd)
- [Somador-subtrator](28_module_addsub)
- [Blocos `always` combinacionais](29_alwaysblock1)
- [Blocos `always` com _clock_](30_alwaysblock2)
- [Comando `if`](31_always_if)
- [Comando `if` inferindo _latch_](32_always_if2)
- [Evitando _latches_](36_always_nolatches)
- [Inversão de vetor com `for`](40_vector100r)
- [Contagem de bits 1](41_popcount255)
- [Tabela verdade](51_truthtable1)
- [Igualdade entre 2 bits](52_t2015_eq2)
- [Tocar ou vibrar?](56_ringer)
- [Vetores ainda mais longos](60_gatesv100)
- [Multiplexador 256x1](64_mux256to1)
- [Multiplexador 4 bits 256x1](65_mux256to1v)
- [Registrador 8 bit reset síncrono](84_dff8p)
- [Registrador 8 bit reset assíncrono](85_dff8ar)
- [Mux e flip-flop](92_exams_2014_q4a)
- [Detector de borda](95_edgedetect)

