<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:29:54.2954</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.06.12</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7002526</applicationNumber><claimCount>18</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>촬상 장치</inventionTitle><inventionTitleEng>IMAGING DEVICE</inventionTitleEng><openDate>2025.03.11</openDate><openNumber>10-2025-0034961</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.01.23</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10F 39/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시의 일 실시 형태의 촬상 장치는, 수광량에 따른 전하를 생성하는 광전 변환부와, 광전 변환부에서 생성된 전하에 대해 소정의 동작을 행함과 함께, 제1 방향으로 병설되는 제1 전극부 및 제2 전극부 그리고 제1 전극부와 제2 전극부를 접속하는 제3 전극부를 포함하는 게이트 전극을 갖는 제1 능동 소자와, 대향하는 제1면 및 제2면을 갖고, 제1면측에서 게이트 전극의 제1 전극부 및 제2 전극부가 매립됨과 함께, 제1 전극부와 제2 전극부의 사이에 논도프인 제1 반도체 영역을 갖는 제1 반도체층을 구비한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.01.18</internationOpenDate><internationOpenNumber>WO2024014209</internationOpenNumber><internationalApplicationDate>2023.06.12</internationalApplicationDate><internationalApplicationNumber>PCT/JP2023/021813</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 수광량에 따른 전하를 생성하는 광전 변환부와,상기 광전 변환부에서 생성된 전하에 대해 소정의 동작을 행함과 함께, 제1 방향으로 병설되는 제1 전극부 및 제2 전극부 그리고 상기 제1 전극부와 상기 제2 전극부를 접속하는 제3 전극부를 포함하는 게이트 전극을 갖는 제1 능동 소자와,대향하는 제1면 및 제2면을 갖고, 상기 제1면측에서 상기 게이트 전극의 상기 제1 전극부 및 상기 제2 전극부가 매립됨과 함께, 상기 제1 전극부와 상기 제2 전극부의 사이에 논도프인 제1 반도체 영역을 갖는 제1 반도체층을 구비한 촬상 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 광전 변환부는, 상기 제1 반도체층에 매립 형성되어 있는, 촬상 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 제1 반도체층의 상기 제2면측에 배선층을 개재하여 적층되는 제2 반도체층을 더 갖고,상기 광전 변환부는, 상기 제2 반도체층에 매립 형성되어 있는, 촬상 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 제1 반도체 영역의 외측에, 상기 제1 반도체층의 상기 제1면에 매립된 절연성을 갖는 분리부를 더 갖고,상기 제1 반도체층은, 상기 분리부에 접해서 상기 제2면까지 펼쳐지는, 제1 도전형 불순물이 도프된 제2 반도체 영역을 갖는, 촬상 장치.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 제2 반도체 영역은, 상기 제2면측에서 상기 제1 반도체층의 전체면에 연장되어 있는, 촬상 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 제1 능동 소자와 상기 제1 방향으로 병설되고, 상기 광전 변환부에서 생성된 전하에 대해 소정의 동작을 행함과 함께, 제1 방향으로 병설되는 제1 전극부 및 제2 전극부 그리고 상기 제1 전극부와 상기 제2 전극부를 접속하는 제3 전극부를 포함하는 게이트 전극을 갖는 제2 능동 소자를 더 갖는, 촬상 장치.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 제1 반도체층은, 상기 제1 능동 소자의 상기 제1 전극부와 상기 제2 전극부의 사이에 마련된 상기 제1 반도체 영역을 포함하는 제1 기립 설치부와, 상기 제2 능동 소자의 상기 제1 전극부와 상기 제2 전극부의 사이에 마련된 상기 제1 반도체 영역을 포함하는 제2 기립 설치부의 사이에 볼록부를 갖고,상기 볼록부는, 상기 제1 능동 소자와 상기 제2 능동 소자를 전기적으로 분리하는 분리부에 의해 덮이고,상기 제1 기립 설치부, 상기 제2 기립 설치부 및 상기 볼록부는, 상기 제1 방향으로 서로 대략 동일한 폭을 가짐과 함께 등간격으로 배치되어 있는, 촬상 장치.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 상기 제1 능동 소자는,상기 제1 전극부와 상기 제2 전극부의 사이의 상기 제1 반도체층의 상기 제1면 근방에 형성되는 표면 채널과,상기 표면 채널로부터 상기 제1 전극부 및 상기 제2 전극부의 서로 대향하는 제1 측면 각각을 따라 연장되는 측벽 채널과,상기 제1 전극부 및 상기 제2 전극부의 저면에 각각 형성되고, 상기 측벽 채널과 연속하는 저면 채널과, 상기 표면 채널 근방으로부터 상기 제1 전극부 및 상기 제2 전극부 각각의 제1 측면과 인접하는 제2 측면을 따라 연장되고, 상기 저면 채널과 연속하는 수송 채널을 갖는, 촬상 장치.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 측벽 채널은, 상기 제1면측으로부터 상기 제2면측을 향해서 폭이 좁아지는, 촬상 장치.</claim></claimInfo><claimInfo><claim>10. 제8항에 있어서, 상기 수송 채널은, 상기 제1 전극부 및 상기 제2 전극부 각각의 저부에 형성되는 상기 저면 채널 각각에 대해 적어도 2개 형성되는, 촬상 장치.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서, 상기 제1 전극부 및 상기 제2 전극부는 각각, 평면으로 보아, 상기 제1 방향에 대해 대략 수직인 제2 방향으로 연신되고,상기 제1 반도체층은, 평면으로 보아, 상기 제1 반도체 영역을 포함함과 함께, 상기 제2 방향으로 대응하는 한 쌍의 제1변과 상기 제1 방향으로 대향하는 한 쌍의 제2변을 포함하는 대략 직사각형 형상을 갖는 상기 제1 능동 소자의 액티브 영역을 갖고,상기 액티브 영역은, 상기 한 쌍의 제2변의 적어도 한쪽에, 상기 제1 전극부 및/또는 상기 제2 전극부가 매립됨으로써 형성되는 절결부를 갖는, 촬상 장치.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서, 상기 제1 능동 소자는, 상기 제1 전극부와 상기 제2 전극부의 사이에 마련됨과 함께, 상기 제3 전극부와 접속된 제4 전극부를 갖고,상기 제4 전극부는, 상기 제1 반도체 영역에 매립되어 있는, 촬상 장치.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서, 상기 제1 전극부, 상기 제2 전극부 및 상기 제4 전극부는, 서로 상기 제1 방향으로 동일한 폭을 갖는, 촬상 장치.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서, 상기 제1 전극부 및 상기 제2 전극부의 상기 제1 방향의 폭은, 상기 제4 전극부의 상기 제1 방향의 폭보다 작은, 촬상 장치.</claim></claimInfo><claimInfo><claim>15. 제1항에 있어서, 상기 제1 전극부 및 상기 제2 전극부는 각각, 평면으로 보아, 상기 제1 방향에 대해 대략 수직인 제2 방향으로 연신되고,상기 제3 전극부는, 상기 제1 반도체층의 상기 제1면 상에 형성됨과 함께, 상기 제1 전극부 및 상기 제2 전극부 각각의 연신 방향의 양단부 외측으로 돌출되는 돌출부를 갖고,상기 제1 전극부 및 상기 제2 전극부 각각의 상기 양단부 중, 하나의 단부측에 돌출된 제1 돌출부의 상기 하나의 단부로부터의 돌출 폭과, 다른 단부측에 돌출된 제2 돌출부의 상기 다른 단부로부터의 돌출 폭은 서로 다른, 촬상 장치.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 제1 반도체 영역은, 평면으로 보아, 상기 제1 전극부와 상기 제2 전극부의 사이를 상기 제2 방향으로 연신하고,상기 제1 반도체층은, 상기 제1 반도체 영역의 연신 방향으로 양단부에, 각각 제2 도전형 불순물이 도프된 제3 반도체 영역을 갖는, 촬상 장치.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 제1 반도체 영역의 연신 방향의 양단부에 형성된 상기 제3 반도체 영역 중, 하나의 단부측의 상기 제3 반도체 영역은 상기 제1 능동 소자의 소스 영역이며, 상기 다른 단부측의 상기 제3 반도체 영역은 상기 제1 능동 소자의 드레인 영역이며,상기 제1 돌출부는, 상기 소스 영역측에 돌출되어 있고,상기 제2 돌출부는, 상기 드레인 영역측에 돌출되어 있고,상기 제2 돌출부의 돌출 폭은, 상기 제1 돌출부의 돌출 폭보다 큰, 촬상 장치.</claim></claimInfo><claimInfo><claim>18. 제1항에 있어서, 상기 제1 능동 소자는, 상기 광전 변환부에서 생성된 상기 전하에 기초하여 화소 신호를 생성하는 화소 회로를 구성하는 1개 또는 복수의 트랜지스터인, 촬상 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아츠기시 아사히쵸 *-**-*</address><code>520160662048</code><country>일본</country><engName>Sony Semiconductor Solutions Corporation</engName><name>소니 세미컨덕터 솔루션즈 가부시키가이샤</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ******* 가나가와켄 아츠기시 아...</address><code> </code><country>일본</country><engName>KIKUCHI, Yoshiaki</engName><name>기쿠치 요시아키</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와켄 아츠기시 아...</address><code> </code><country>일본</country><engName>OUCHI, Hidemitsu</engName><name>오우치 히데미츠</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와켄 아츠기시 아...</address><code> </code><country>일본</country><engName>TOMITA, Manabu</engName><name>도미타 마나부</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와켄 아츠기시 아...</address><code> </code><country>일본</country><engName>HAYASHI, Toshiki</engName><name>하야시 도시키</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와켄 아츠기시 아...</address><code> </code><country>일본</country><engName>CHIBA, Hisashi</engName><name>치바 히사시</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와켄 아츠기시 아...</address><code> </code><country>일본</country><engName>KUMANO, Hideomi</engName><name>구마노 히데오미</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920030004878</code><country>대한민국</country><engName>Kim, Seung Sik</engName><name>김승식</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990002028</code><country>대한민국</country><engName>LEE, JUNG HEE</engName><name>이중희</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.07.12</priorityApplicationDate><priorityApplicationNumber>63/388,556</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.01.23</receiptDate><receiptNumber>1-1-2025-0092068-39</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.02.17</receiptDate><receiptNumber>1-5-2025-0028703-83</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257002526.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93992fcf23a4827786a40d6931bbc041f63cde2e633e10852ef095ca66446efdbd116eb287d032b02388d47eecabaed27ec42e05096189d055</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfe0b42425a525fefbcc2a517ebf8ce9a1503d5671a6af3c216102c90e5a9412c73d5651d1c2eb98c80d7437ae9fb836e5df038f9c08edde2c</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>