Fitter report for wisdom_circuit
Thu Jul 15 09:07:03 2021
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter RAM Summary
 23. Routing Usage Summary
 24. I/O Rules Summary
 25. I/O Rules Details
 26. I/O Rules Matrix
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Thu Jul 15 09:07:03 2021       ;
; Quartus Prime Version           ; 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Revision Name                   ; wisdom_circuit                              ;
; Top-level Entity Name           ; wisdom_circuit                              ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC7C7F23C8                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 351 / 56,480 ( < 1 % )                      ;
; Total registers                 ; 344                                         ;
; Total pins                      ; 23 / 268 ( 9 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 512 / 7,024,640 ( < 1 % )                   ;
; Total RAM Blocks                ; 1 / 686 ( < 1 % )                           ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 0 / 13 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.4%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                    ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                  ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                                                                                                        ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                   ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[0]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[0]~DUPLICATE   ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[1]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[1]~DUPLICATE   ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[4]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[4]~DUPLICATE   ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[5]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[5]~DUPLICATE   ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[6]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[6]~DUPLICATE   ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[7]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[7]~DUPLICATE   ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[8]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[8]~DUPLICATE   ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[9]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[9]~DUPLICATE   ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[11]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[11]~DUPLICATE  ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[12]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[12]~DUPLICATE  ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[13]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[13]~DUPLICATE  ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[15]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[15]~DUPLICATE  ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[16]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[16]~DUPLICATE  ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[18]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[18]~DUPLICATE  ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[19]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[19]~DUPLICATE  ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[28]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[28]~DUPLICATE  ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_strat|cnt_s[3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_strat|cnt_s[3]~DUPLICATE  ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_strat|cnt_s[6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_strat|cnt_s[6]~DUPLICATE  ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_strat|cnt_s[8]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_strat|cnt_s[8]~DUPLICATE  ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_strat|cnt_s[10] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_strat|cnt_s[10]~DUPLICATE ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_strat|cnt_s[11] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_strat|cnt_s[11]~DUPLICATE ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_strat|cnt_s[13] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_strat|cnt_s[13]~DUPLICATE ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_strat|cnt_s[16] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_strat|cnt_s[16]~DUPLICATE ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_strat|cnt_s[18] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_strat|cnt_s[18]~DUPLICATE ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[0]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[0]~DUPLICATE                                                                                 ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[4]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[4]~DUPLICATE                                                                                 ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[7]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[7]~DUPLICATE                                                                                 ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[9]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[9]~DUPLICATE                                                                                 ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[10]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[10]~DUPLICATE                                                                                ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[11]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[11]~DUPLICATE                                                                                ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[12]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[12]~DUPLICATE                                                                                ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[17]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[17]~DUPLICATE                                                                                ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[18]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[18]~DUPLICATE                                                                                ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[19]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[19]~DUPLICATE                                                                                ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[23]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[23]~DUPLICATE                                                                                ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[30]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[30]~DUPLICATE                                                                                ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[31]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[31]~DUPLICATE                                                                                ;                  ;                       ;
; wisdom_circuit_with_referee:cir1|referee:ref|state_reg.wait50b                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wisdom_circuit_with_referee:cir1|referee:ref|state_reg.wait50b~DUPLICATE                                                                          ;                  ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 975 ) ; 0.00 % ( 0 / 975 )         ; 0.00 % ( 0 / 975 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 975 ) ; 0.00 % ( 0 / 975 )         ; 0.00 % ( 0 / 975 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 975 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/gabriel/Desktop/POLI/9Semestre/PSI3451/wisdow/wisdom_circuit.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 351 / 56,480       ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 351                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 357 / 56,480       ; < 1 % ;
;         [a] ALMs used for LUT logic and registers           ; 138                ;       ;
;         [b] ALMs used for LUT logic                         ; 203                ;       ;
;         [c] ALMs used for registers                         ; 16                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 9 / 56,480         ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 3 / 56,480         ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                  ;       ;
;         [c] Due to LAB input limits                         ; 3                  ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 47 / 5,648         ; < 1 % ;
;     -- Logic LABs                                           ; 47                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 614                ;       ;
;     -- 7 input functions                                    ; 3                  ;       ;
;     -- 6 input functions                                    ; 85                 ;       ;
;     -- 5 input functions                                    ; 35                 ;       ;
;     -- 4 input functions                                    ; 65                 ;       ;
;     -- <=3 input functions                                  ; 426                ;       ;
; Combinational ALUT usage for route-throughs                 ; 0                  ;       ;
;                                                             ;                    ;       ;
; Dedicated logic registers                                   ; 344                ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 306 / 112,960      ; < 1 % ;
;         -- Secondary logic registers                        ; 38 / 112,960       ; < 1 % ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 306                ;       ;
;         -- Routing optimization registers                   ; 38                 ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 23 / 268           ; 9 %   ;
;     -- Clock pins                                           ; 1 / 11             ; 9 %   ;
;     -- Dedicated input pins                                 ; 0 / 23             ; 0 %   ;
;                                                             ;                    ;       ;
; M10K blocks                                                 ; 1 / 686            ; < 1 % ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 512 / 7,024,640    ; < 1 % ;
; Total block memory implementation bits                      ; 10,240 / 7,024,640 ; < 1 % ;
;                                                             ;                    ;       ;
; Total DSP Blocks                                            ; 0 / 156            ; 0 %   ;
;                                                             ;                    ;       ;
; Fractional PLLs                                             ; 0 / 7              ; 0 %   ;
; Global signals                                              ; 1                  ;       ;
;     -- Global clocks                                        ; 1 / 16             ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 88             ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120            ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120            ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1              ; 0 %   ;
; Hard IPs                                                    ; 0 / 1              ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6              ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6              ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6              ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6              ; 0 %   ;
; Channel PLLs                                                ; 0 / 6              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3              ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.4% / 0.4% / 0.3% ;       ;
; Peak interconnect usage (total/H/V)                         ; 6.6% / 6.6% / 6.8% ;       ;
; Maximum fan-out                                             ; 345                ;       ;
; Highest non-global fan-out                                  ; 245                ;       ;
; Total fan-out                                               ; 2983               ;       ;
; Average fan-out                                             ; 2.97               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 351 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 351                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 357 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 138                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 203                    ; 0                              ;
;         [c] ALMs used for registers                         ; 16                     ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 9 / 56480 ( < 1 % )    ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 3 / 56480 ( < 1 % )    ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 3                      ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 47 / 5648 ( < 1 % )    ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 47                     ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 614                    ; 0                              ;
;     -- 7 input functions                                    ; 3                      ; 0                              ;
;     -- 6 input functions                                    ; 85                     ; 0                              ;
;     -- 5 input functions                                    ; 35                     ; 0                              ;
;     -- 4 input functions                                    ; 65                     ; 0                              ;
;     -- <=3 input functions                                  ; 426                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 0                      ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 306 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 38 / 112960 ( < 1 % )  ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 306                    ; 0                              ;
;         -- Routing optimization registers                   ; 38                     ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 23                     ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 512                    ; 0                              ;
; Total block memory implementation bits                      ; 10240                  ; 0                              ;
; M10K block                                                  ; 1 / 686 ( < 1 % )      ; 0 / 686 ( 0 % )                ;
; Clock enable block                                          ; 1 / 122 ( < 1 % )      ; 0 / 122 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 0                      ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 0                      ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 2992                   ; 0                              ;
;     -- Registered Connections                               ; 997                    ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 13                     ; 0                              ;
;     -- Output Ports                                         ; 10                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk           ; M16   ; 5B       ; 89           ; 35           ; 60           ; 345                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; enable        ; M21   ; 5B       ; 89           ; 37           ; 54           ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_a_addr[0] ; N21   ; 5B       ; 89           ; 35           ; 94           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_a_addr[1] ; C19   ; 7A       ; 78           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_a_addr[2] ; K22   ; 5B       ; 89           ; 38           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_a_addr[3] ; N19   ; 5B       ; 89           ; 36           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_a_addr[4] ; M22   ; 5B       ; 89           ; 36           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mem_a_addr[5] ; L17   ; 5B       ; 89           ; 37           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; res           ; M20   ; 5B       ; 89           ; 37           ; 37           ; 245                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; sys_speed[0]  ; K17   ; 5B       ; 89           ; 37           ; 3            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; sys_speed[1]  ; M18   ; 5B       ; 89           ; 36           ; 20           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; sys_speed[2]  ; L22   ; 5B       ; 89           ; 36           ; 54           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; sys_speed[3]  ; N16   ; 5B       ; 89           ; 35           ; 43           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; mem_a_data[0] ; U17   ; 4A       ; 72           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_a_data[1] ; K21   ; 5B       ; 89           ; 38           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_a_data[2] ; U21   ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_a_data[3] ; E20   ; 7A       ; 76           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_a_data[4] ; U20   ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_a_data[5] ; L18   ; 5B       ; 89           ; 38           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_a_data[6] ; L19   ; 5B       ; 89           ; 38           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_a_data[7] ; U16   ; 4A       ; 72           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; print_rdy     ; E22   ; 7A       ; 80           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; start_step    ; N20   ; 5B       ; 89           ; 35           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 32 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 4 / 48 ( 8 % )    ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 3 / 80 ( 4 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; mem_a_addr[1]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; mem_a_data[3]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; print_rdy                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 439        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; sys_speed[0]                    ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; mem_a_data[1]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K22      ; 291        ; 5B       ; mem_a_addr[2]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; mem_a_addr[5]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L18      ; 290        ; 5B       ; mem_a_data[5]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L19      ; 288        ; 5B       ; mem_a_data[6]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; sys_speed[2]                    ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; sys_speed[1]                    ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; res                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M21      ; 287        ; 5B       ; enable                          ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M22      ; 281        ; 5B       ; mem_a_addr[4]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; sys_speed[3]                    ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; mem_a_addr[3]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N20      ; 277        ; 5B       ; start_step                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N21      ; 279        ; 5B       ; mem_a_addr[0]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 176        ; 4A       ; mem_a_data[7]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U17      ; 178        ; 4A       ; mem_a_data[0]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; mem_a_data[4]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U21      ; 177        ; 4A       ; mem_a_data[2]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; print_rdy     ; Incomplete set of assignments ;
; start_step    ; Incomplete set of assignments ;
; mem_a_data[0] ; Incomplete set of assignments ;
; mem_a_data[1] ; Incomplete set of assignments ;
; mem_a_data[2] ; Incomplete set of assignments ;
; mem_a_data[3] ; Incomplete set of assignments ;
; mem_a_data[4] ; Incomplete set of assignments ;
; mem_a_data[5] ; Incomplete set of assignments ;
; mem_a_data[6] ; Incomplete set of assignments ;
; mem_a_data[7] ; Incomplete set of assignments ;
; enable        ; Incomplete set of assignments ;
; res           ; Incomplete set of assignments ;
; clk           ; Incomplete set of assignments ;
; sys_speed[0]  ; Incomplete set of assignments ;
; sys_speed[1]  ; Incomplete set of assignments ;
; sys_speed[2]  ; Incomplete set of assignments ;
; sys_speed[3]  ; Incomplete set of assignments ;
; mem_a_addr[0] ; Incomplete set of assignments ;
; mem_a_addr[1] ; Incomplete set of assignments ;
; mem_a_addr[2] ; Incomplete set of assignments ;
; mem_a_addr[3] ; Incomplete set of assignments ;
; mem_a_addr[4] ; Incomplete set of assignments ;
; mem_a_addr[5] ; Incomplete set of assignments ;
; print_rdy     ; Missing location assignment   ;
; start_step    ; Missing location assignment   ;
; mem_a_data[0] ; Missing location assignment   ;
; mem_a_data[1] ; Missing location assignment   ;
; mem_a_data[2] ; Missing location assignment   ;
; mem_a_data[3] ; Missing location assignment   ;
; mem_a_data[4] ; Missing location assignment   ;
; mem_a_data[5] ; Missing location assignment   ;
; mem_a_data[6] ; Missing location assignment   ;
; mem_a_data[7] ; Missing location assignment   ;
; enable        ; Missing location assignment   ;
; res           ; Missing location assignment   ;
; clk           ; Missing location assignment   ;
; sys_speed[0]  ; Missing location assignment   ;
; sys_speed[1]  ; Missing location assignment   ;
; sys_speed[2]  ; Missing location assignment   ;
; sys_speed[3]  ; Missing location assignment   ;
; mem_a_addr[0] ; Missing location assignment   ;
; mem_a_addr[1] ; Missing location assignment   ;
; mem_a_addr[2] ; Missing location assignment   ;
; mem_a_addr[3] ; Missing location assignment   ;
; mem_a_addr[4] ; Missing location assignment   ;
; mem_a_addr[5] ; Missing location assignment   ;
+---------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
; Compilation Hierarchy Node                      ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                           ; Entity Name                 ; Library Name ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
; |wisdom_circuit                                 ; 351.0 (0.5)          ; 355.5 (0.5)                      ; 7.5 (0.0)                                         ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 614 (1)             ; 344 (0)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 23   ; 0            ; |wisdom_circuit                                                                                                                                               ; wisdom_circuit              ; work         ;
;    |disciple_circuit:cir2|                      ; 38.5 (0.0)           ; 39.7 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 77 (0)              ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|disciple_circuit:cir2                                                                                                                         ; disciple_circuit            ; work         ;
;       |disc_datapath:dp|                        ; 18.3 (0.0)           ; 19.5 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 26 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|disciple_circuit:cir2|disc_datapath:dp                                                                                                        ; disc_datapath               ; work         ;
;          |alu:alu_1|                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|disciple_circuit:cir2|disc_datapath:dp|alu:alu_1                                                                                              ; alu                         ; work         ;
;             |rc_adder:add|                      ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|disciple_circuit:cir2|disc_datapath:dp|alu:alu_1|rc_adder:add                                                                                 ; rc_adder                    ; work         ;
;                |full_adder_1:adder_5|           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|disciple_circuit:cir2|disc_datapath:dp|alu:alu_1|rc_adder:add|full_adder_1:adder_5                                                            ; full_adder_1                ; work         ;
;          |num_gen_disc:n_g|                     ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|disciple_circuit:cir2|disc_datapath:dp|num_gen_disc:n_g                                                                                       ; num_gen_disc                ; work         ;
;             |flsr:LFSR|                         ; 6.0 (3.0)            ; 6.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|disciple_circuit:cir2|disc_datapath:dp|num_gen_disc:n_g|flsr:LFSR                                                                             ; flsr                        ; work         ;
;                |d_reg:\g1:0:FF|                 ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|disciple_circuit:cir2|disc_datapath:dp|num_gen_disc:n_g|flsr:LFSR|d_reg:\g1:0:FF                                                              ; d_reg                       ; work         ;
;                |d_reg:\g1:10:FF|                ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|disciple_circuit:cir2|disc_datapath:dp|num_gen_disc:n_g|flsr:LFSR|d_reg:\g1:10:FF                                                             ; d_reg                       ; work         ;
;                |d_reg:\g1:11:FF|                ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|disciple_circuit:cir2|disc_datapath:dp|num_gen_disc:n_g|flsr:LFSR|d_reg:\g1:11:FF                                                             ; d_reg                       ; work         ;
;                |d_reg:\g1:1:FF|                 ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|disciple_circuit:cir2|disc_datapath:dp|num_gen_disc:n_g|flsr:LFSR|d_reg:\g1:1:FF                                                              ; d_reg                       ; work         ;
;                |d_reg:\g1:2:FF|                 ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|disciple_circuit:cir2|disc_datapath:dp|num_gen_disc:n_g|flsr:LFSR|d_reg:\g1:2:FF                                                              ; d_reg                       ; work         ;
;                |d_reg:\g1:3:FF|                 ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|disciple_circuit:cir2|disc_datapath:dp|num_gen_disc:n_g|flsr:LFSR|d_reg:\g1:3:FF                                                              ; d_reg                       ; work         ;
;                |d_reg:\g1:4:FF|                 ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|disciple_circuit:cir2|disc_datapath:dp|num_gen_disc:n_g|flsr:LFSR|d_reg:\g1:4:FF                                                              ; d_reg                       ; work         ;
;                |d_reg:\g1:5:FF|                 ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|disciple_circuit:cir2|disc_datapath:dp|num_gen_disc:n_g|flsr:LFSR|d_reg:\g1:5:FF                                                              ; d_reg                       ; work         ;
;                |d_reg:\g1:6:FF|                 ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|disciple_circuit:cir2|disc_datapath:dp|num_gen_disc:n_g|flsr:LFSR|d_reg:\g1:6:FF                                                              ; d_reg                       ; work         ;
;                |d_reg:\g1:7:FF|                 ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|disciple_circuit:cir2|disc_datapath:dp|num_gen_disc:n_g|flsr:LFSR|d_reg:\g1:7:FF                                                              ; d_reg                       ; work         ;
;                |d_reg:\g1:8:FF|                 ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|disciple_circuit:cir2|disc_datapath:dp|num_gen_disc:n_g|flsr:LFSR|d_reg:\g1:8:FF                                                              ; d_reg                       ; work         ;
;                |d_reg:\g1:9:FF|                 ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|disciple_circuit:cir2|disc_datapath:dp|num_gen_disc:n_g|flsr:LFSR|d_reg:\g1:9:FF                                                              ; d_reg                       ; work         ;
;          |reg_bank:rb|                          ; 11.3 (2.2)           ; 13.2 (3.5)                       ; 1.8 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (7)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb                                                                                            ; reg_bank                    ; work         ;
;             |reg:reg_GURU|                      ; 5.0 (5.0)            ; 5.3 (5.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_GURU                                                                               ; reg                         ; work         ;
;             |reg:reg_PRE_GURU|                  ; 4.2 (4.2)            ; 4.3 (4.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_PRE_GURU                                                                           ; reg                         ; work         ;
;       |fsm_disc:fsm|                            ; 20.2 (20.2)          ; 20.2 (20.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|disciple_circuit:cir2|fsm_disc:fsm                                                                                                            ; fsm_disc                    ; work         ;
;    |wisdom_circuit_with_referee:cir1|           ; 312.0 (0.3)          ; 315.3 (1.0)                      ; 6.3 (0.7)                                         ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 536 (1)             ; 306 (0)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1                                                                                                              ; wisdom_circuit_with_referee ; work         ;
;       |circuit_wisdom_aula_11:guru|             ; 125.5 (4.3)          ; 124.8 (5.5)                      ; 1.8 (1.2)                                         ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 197 (7)             ; 170 (0)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru                                                                                  ; circuit_wisdom_aula_11      ; work         ;
;          |base_circuit:base|                    ; 97.4 (0.0)           ; 94.8 (0.0)                       ; 0.0 (0.0)                                         ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 152 (0)             ; 147 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base                                                                ; base_circuit                ; work         ;
;             |base_control:control|              ; 72.5 (6.0)           ; 70.8 (6.0)                       ; 0.8 (0.0)                                         ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 118 (10)            ; 111 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control                                           ; base_control                ; work         ;
;                |counter_trigger:cnt_prep|       ; 24.7 (24.7)          ; 23.5 (23.5)                      ; 0.0 (0.0)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 41 (41)             ; 49 (49)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep                  ; counter_trigger             ; work         ;
;                |counter_trigger:cnt_strat|      ; 24.4 (24.4)          ; 23.5 (23.5)                      ; 0.0 (0.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 41 (41)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_strat                 ; counter_trigger             ; work         ;
;                |fsm_guru:guru|                  ; 7.7 (7.7)            ; 8.1 (8.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_guru:guru                             ; fsm_guru                    ; work         ;
;                |fsm_init:init|                  ; 1.7 (1.7)            ; 2.5 (2.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_init:init                             ; fsm_init                    ; work         ;
;                |fsm_main:main|                  ; 7.3 (7.3)            ; 7.2 (7.2)                        ; 0.3 (0.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 11 (11)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_main:main                             ; fsm_main                    ; work         ;
;             |base_datapath:data|                ; 24.1 (0.0)           ; 24.1 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data                                             ; base_datapath               ; work         ;
;                |alu:alu_1|                      ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|alu:alu_1                                   ; alu                         ; work         ;
;                   |rc_adder:add|                ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|alu:alu_1|rc_adder:add                      ; rc_adder                    ; work         ;
;                      |full_adder_1:adder_4|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|alu:alu_1|rc_adder:add|full_adder_1:adder_4 ; full_adder_1                ; work         ;
;                      |full_adder_1:adder_6|     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|alu:alu_1|rc_adder:add|full_adder_1:adder_6 ; full_adder_1                ; work         ;
;                |num_gen:n_g|                    ; 10.2 (4.2)           ; 10.2 (4.2)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (10)             ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|num_gen:n_g                                 ; num_gen                     ; work         ;
;                   |flsr:LFSR|                   ; 6.0 (3.0)            ; 6.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|num_gen:n_g|flsr:LFSR                       ; flsr                        ; work         ;
;                      |d_reg:\g1:0:FF|           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|num_gen:n_g|flsr:LFSR|d_reg:\g1:0:FF        ; d_reg                       ; work         ;
;                      |d_reg:\g1:10:FF|          ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|num_gen:n_g|flsr:LFSR|d_reg:\g1:10:FF       ; d_reg                       ; work         ;
;                      |d_reg:\g1:11:FF|          ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|num_gen:n_g|flsr:LFSR|d_reg:\g1:11:FF       ; d_reg                       ; work         ;
;                      |d_reg:\g1:1:FF|           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|num_gen:n_g|flsr:LFSR|d_reg:\g1:1:FF        ; d_reg                       ; work         ;
;                      |d_reg:\g1:2:FF|           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|num_gen:n_g|flsr:LFSR|d_reg:\g1:2:FF        ; d_reg                       ; work         ;
;                      |d_reg:\g1:3:FF|           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|num_gen:n_g|flsr:LFSR|d_reg:\g1:3:FF        ; d_reg                       ; work         ;
;                      |d_reg:\g1:4:FF|           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|num_gen:n_g|flsr:LFSR|d_reg:\g1:4:FF        ; d_reg                       ; work         ;
;                      |d_reg:\g1:5:FF|           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|num_gen:n_g|flsr:LFSR|d_reg:\g1:5:FF        ; d_reg                       ; work         ;
;                      |d_reg:\g1:6:FF|           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|num_gen:n_g|flsr:LFSR|d_reg:\g1:6:FF        ; d_reg                       ; work         ;
;                      |d_reg:\g1:7:FF|           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|num_gen:n_g|flsr:LFSR|d_reg:\g1:7:FF        ; d_reg                       ; work         ;
;                      |d_reg:\g1:8:FF|           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|num_gen:n_g|flsr:LFSR|d_reg:\g1:8:FF        ; d_reg                       ; work         ;
;                      |d_reg:\g1:9:FF|           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|num_gen:n_g|flsr:LFSR|d_reg:\g1:9:FF        ; d_reg                       ; work         ;
;                |reg_bank:rb|                    ; 13.2 (5.7)           ; 13.2 (5.7)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (8)              ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb                                 ; reg_bank                    ; work         ;
;                   |reg:reg_GURU|                ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_GURU                    ; reg                         ; work         ;
;                   |reg:reg_INIT|                ; 2.5 (2.5)            ; 2.6 (2.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_INIT                    ; reg                         ; work         ;
;                   |reg:reg_PRE_GURU|            ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_PRE_GURU                ; reg                         ; work         ;
;          |button_handler:button|                ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|button_handler:button                                                            ; button_handler              ; work         ;
;          |mem_2port:mem|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|mem_2port:mem                                                                    ; mem_2port                   ; work         ;
;             |altsyncram:altsyncram_component|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|mem_2port:mem|altsyncram:altsyncram_component                                    ; altsyncram                  ; work         ;
;                |altsyncram_a1d2:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|mem_2port:mem|altsyncram:altsyncram_component|altsyncram_a1d2:auto_generated     ; altsyncram_a1d2             ; work         ;
;          |step_counter:step|                    ; 20.0 (20.0)          ; 21.5 (21.5)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|step_counter:step                                                                ; step_counter                ; work         ;
;       |holder:hold|                             ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|holder:hold                                                                                                  ; holder                      ; work         ;
;       |holder:hold2|                            ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|holder:hold2                                                                                                 ; holder                      ; work         ;
;       |holder:hold3|                            ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|holder:hold3                                                                                                 ; holder                      ; work         ;
;       |referee:ref|                             ; 181.6 (181.6)        ; 185.0 (185.0)                    ; 3.8 (3.8)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 330 (330)           ; 133 (133)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wisdom_circuit|wisdom_circuit_with_referee:cir1|referee:ref                                                                                                  ; referee                     ; work         ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; print_rdy     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; start_step    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mem_a_data[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mem_a_data[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mem_a_data[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mem_a_data[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mem_a_data[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mem_a_data[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mem_a_data[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mem_a_data[7] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; enable        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; res           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sys_speed[0]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sys_speed[1]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sys_speed[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sys_speed[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; mem_a_addr[0] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; mem_a_addr[1] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; mem_a_addr[2] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; mem_a_addr[3] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; mem_a_addr[4] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; mem_a_addr[5] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                            ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; enable                                                                                                                                         ;                   ;         ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_main:main|Selector0~3           ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|print_rdy~0                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|button_handler:button|speed_sync_s~10                                      ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|button_handler:button|speed_sync_s~11                                      ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|button_handler:button|speed_sync_s~12                                      ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_main:main|Selector1~1           ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_main:main|STATE~10              ; 1                 ; 0       ;
;      - disciple_circuit:cir2|fsm_disc:fsm|Selector11~0                                                                                         ; 1                 ; 0       ;
;      - disciple_circuit:cir2|fsm_disc:fsm|Selector12~1                                                                                         ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|stateD_next.rdy1~0                                                                         ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|Selector7~0                                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|Selector9~1                                                                                ; 1                 ; 0       ;
; res                                                                                                                                            ;                   ;         ;
;      - wisdom_circuit_with_referee:cir1|holder:hold3|state_reg                                                                                 ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_PRE_GURU|q_s[2]   ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_PRE_GURU|q_s[6]   ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_PRE_GURU|q_s[1]   ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_PRE_GURU|q_s[3]   ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_PRE_GURU|q_s[4]   ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_GURU|q_s[7]       ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_GURU|q_s[6]       ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_GURU|q_s[5]       ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_GURU|q_s[4]       ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_GURU|q_s[3]       ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_GURU|q_s[2]       ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_GURU|q_s[1]       ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_GURU|q_s[0]       ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_PRE_GURU|q_s[7]   ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_PRE_GURU|q_s[5]   ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_PRE_GURU|q_s[0]   ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_INIT|q_s[3]       ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_INIT|q_s[5]       ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_INIT|q_s[4]       ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_INIT|q_s[2]       ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_INIT|q_s[1]       ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_INIT|q_s[0]       ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_INIT|q_s[7]       ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_INIT|q_s[6]       ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|step_counter:step|cnt_v8_s                                                 ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|step_counter:step|cnt_v1_s                                                 ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|step_counter:step|cnt_v4_s                                                 ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|step_counter:step|cnt_v2_s                                                 ; 1                 ; 0       ;
;      - disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_GURU|q_s[1]                                                                  ; 1                 ; 0       ;
;      - disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_GURU|q_s[0]                                                                  ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|STATE      ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_strat|STATE     ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_main:main|STATE.CHECK_END       ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|button_handler:button|speed_sync_s.FOUR_X                                  ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|button_handler:button|speed_sync_s.TWO_X                                   ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_guru:guru|STATE.CLEAR_PREV      ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_main:main|STATE.CNT_START       ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_main:main|STATE.CNT_PREPARE     ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_guru:guru|STATE.WAIT_COUNT_GURU ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_init:init|STATE.MEM_WALK        ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_guru:guru|STATE.CHECK_LAST      ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_main:main|STATE~8               ; 1                 ; 0       ;
;      - disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_PRE_GURU|q_s~0                                                               ; 1                 ; 0       ;
;      - disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_GURU|q_s[6]~0                                                                ; 1                 ; 0       ;
;      - disciple_circuit:cir2|fsm_disc:fsm|STATE~14                                                                                             ; 1                 ; 0       ;
;      - disciple_circuit:cir2|fsm_disc:fsm|STATE~15                                                                                             ; 1                 ; 0       ;
;      - disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_GURU|q_s~1                                                                   ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|holder:hold|state_reg                                                                                  ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|state_reg.conflict1                                                                        ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|state_reg.conflict                                                                         ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|button_handler:button|speed_sync_s~10                                      ; 1                 ; 0       ;
;      - disciple_circuit:cir2|fsm_disc:fsm|STATE~16                                                                                             ; 1                 ; 0       ;
;      - disciple_circuit:cir2|fsm_disc:fsm|STATE~17                                                                                             ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|holder:hold2|state_reg                                                                                 ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|state_reg.detect1                                                                          ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|state_reg.detect                                                                           ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|state_reg.unm_go_discB                                                                     ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|state_reg.unm_godisc_BL                                                                    ; 1                 ; 0       ;
;      - disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_PRE_GURU|q_s~1                                                               ; 1                 ; 0       ;
;      - disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_GURU|q_s~2                                                                   ; 1                 ; 0       ;
;      - disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_PRE_GURU|q_s~2                                                               ; 1                 ; 0       ;
;      - disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_GURU|q_s~3                                                                   ; 1                 ; 0       ;
;      - disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_PRE_GURU|q_s~3                                                               ; 1                 ; 0       ;
;      - disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_GURU|q_s~4                                                                   ; 1                 ; 0       ;
;      - disciple_circuit:cir2|fsm_disc:fsm|STATE~18                                                                                             ; 1                 ; 0       ;
;      - disciple_circuit:cir2|fsm_disc:fsm|STATE~19                                                                                             ; 1                 ; 0       ;
;      - disciple_circuit:cir2|fsm_disc:fsm|STATE~20                                                                                             ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|state_reg.checkTop                                                                         ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|state_reg.checkMiddle                                                                      ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_PRE_GURU|q_s[2]~0 ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|state_reg.go_guru_state                                                                    ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|state_reg.unm_go_guru                                                                      ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_guru:guru|STATE~13              ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|step_counter:step|cnt_s[9]~0                                               ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|step_counter:step|cnt_s~1                                                  ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_main:main|STATE~9               ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_init:init|STATE~6               ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_init:init|STATE~7               ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_guru:guru|STATE~14              ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_guru:guru|STATE~15              ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_guru:guru|STATE~16              ; 1                 ; 0       ;
;      - disciple_circuit:cir2|fsm_disc:fsm|STATE~21                                                                                             ; 1                 ; 0       ;
;      - disciple_circuit:cir2|fsm_disc:fsm|STATE~22                                                                                             ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_guru:guru|STATE~17              ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_INIT|q_s[3]~0     ; 1                 ; 0       ;
;      - disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_PRE_GURU|q_s~4                                                               ; 1                 ; 0       ;
;      - disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_PRE_GURU|q_s~5                                                               ; 1                 ; 0       ;
;      - disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_PRE_GURU|q_s~6                                                               ; 1                 ; 0       ;
;      - disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_GURU|q_s~7                                                                   ; 1                 ; 0       ;
;      - disciple_circuit:cir2|fsm_disc:fsm|STATE~23                                                                                             ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_main:main|STATE~10              ; 1                 ; 0       ;
;      - disciple_circuit:cir2|fsm_disc:fsm|STATE~24                                                                                             ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[31]                                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[0]                                                                                 ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[6]                                                                                 ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[5]                                                                                 ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[4]                                                                                 ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[3]                                                                                 ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[2]                                                                                 ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[1]                                                                                 ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[12]                                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[11]                                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[10]                                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[9]                                                                                 ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[8]                                                                                 ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[7]                                                                                 ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[18]                                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[17]                                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[16]                                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[15]                                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[14]                                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[13]                                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[30]                                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[29]                                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[28]                                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[27]                                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[26]                                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[25]                                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[24]                                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[23]                                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[22]                                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[21]                                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[20]                                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[19]                                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|state_reg.wait50b                                                                          ; 1                 ; 0       ;
;      - disciple_circuit:cir2|fsm_disc:fsm|STATE~25                                                                                             ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|stateG_reg.rdy1                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|stateG_reg.waitNClk                                                                        ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|state_reg.wait50                                                                           ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_guru:guru|STATE~18              ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_init:init|STATE~8               ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_guru:guru|STATE~19              ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|state_reg.wait55                                                                           ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|state_reg.wait50l                                                                          ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_guru:guru|STATE~21              ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|num_gen:n_g|flsr:LFSR|d_s[0]          ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|num_gen:n_g|flsr:LFSR|d_s[1]          ; 1                 ; 0       ;
;      - disciple_circuit:cir2|disc_datapath:dp|num_gen_disc:n_g|flsr:LFSR|d_s[0]                                                                ; 1                 ; 0       ;
;      - disciple_circuit:cir2|disc_datapath:dp|num_gen_disc:n_g|flsr:LFSR|d_s[1]                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|state_reg.idle                                                                             ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|stateD_reg.rdy1                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|stateD_reg.waitNClk                                                                        ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|stateG_reg.rdy0                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[1]                                                                             ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[0]                                                                             ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[7]                                                                             ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[6]                                                                             ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[5]                                                                             ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[4]                                                                             ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[3]                                                                             ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[2]                                                                             ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[13]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[12]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[11]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[10]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[9]                                                                             ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[8]                                                                             ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[19]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[18]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[17]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[16]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[15]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[14]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[31]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[30]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[29]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[28]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[27]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[26]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[25]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[24]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[23]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[22]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[21]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[20]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|num_gen:n_g|flsr:LFSR|d_s[11]         ; 1                 ; 0       ;
;      - disciple_circuit:cir2|disc_datapath:dp|num_gen_disc:n_g|flsr:LFSR|d_s[11]                                                               ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|stateD_reg.rdy0                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[1]                                                                             ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[0]                                                                             ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[7]                                                                             ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[6]                                                                             ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[5]                                                                             ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[4]                                                                             ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[3]                                                                             ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[2]                                                                             ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[13]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[12]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[11]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[10]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[9]                                                                             ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[8]                                                                             ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[19]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[18]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[17]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[16]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[15]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[14]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[31]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[30]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[29]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[28]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[27]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[26]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[25]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[24]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[23]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[22]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[21]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[20]                                                                            ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|stateG_reg.waitRdy0                                                                        ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|num_gen:n_g|flsr:LFSR|d_s[10]         ; 1                 ; 0       ;
;      - disciple_circuit:cir2|disc_datapath:dp|num_gen_disc:n_g|flsr:LFSR|d_s[10]                                                               ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|stateD_reg.waitRdy0                                                                        ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|num_gen:n_g|flsr:LFSR|d_s[9]          ; 1                 ; 0       ;
;      - disciple_circuit:cir2|disc_datapath:dp|num_gen_disc:n_g|flsr:LFSR|d_s[9]                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|num_gen:n_g|flsr:LFSR|d_s[8]          ; 1                 ; 0       ;
;      - disciple_circuit:cir2|disc_datapath:dp|num_gen_disc:n_g|flsr:LFSR|d_s[8]                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|num_gen:n_g|flsr:LFSR|d_s[7]          ; 1                 ; 0       ;
;      - disciple_circuit:cir2|disc_datapath:dp|num_gen_disc:n_g|flsr:LFSR|d_s[7]                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|num_gen:n_g|flsr:LFSR|d_s[6]          ; 1                 ; 0       ;
;      - disciple_circuit:cir2|disc_datapath:dp|num_gen_disc:n_g|flsr:LFSR|d_s[6]                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|num_gen:n_g|flsr:LFSR|d_s[5]          ; 1                 ; 0       ;
;      - disciple_circuit:cir2|disc_datapath:dp|num_gen_disc:n_g|flsr:LFSR|d_s[5]                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|num_gen:n_g|flsr:LFSR|d_s[4]          ; 1                 ; 0       ;
;      - disciple_circuit:cir2|disc_datapath:dp|num_gen_disc:n_g|flsr:LFSR|d_s[4]                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|num_gen:n_g|flsr:LFSR|d_s[3]          ; 1                 ; 0       ;
;      - disciple_circuit:cir2|disc_datapath:dp|num_gen_disc:n_g|flsr:LFSR|d_s[3]                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|num_gen:n_g|flsr:LFSR|d_s[2]          ; 1                 ; 0       ;
;      - disciple_circuit:cir2|disc_datapath:dp|num_gen_disc:n_g|flsr:LFSR|d_s[2]                                                                ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[31]~DUPLICATE                                                                      ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[0]~DUPLICATE                                                                       ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[4]~DUPLICATE                                                                       ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[12]~DUPLICATE                                                                      ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[11]~DUPLICATE                                                                      ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[10]~DUPLICATE                                                                      ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[9]~DUPLICATE                                                                       ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[7]~DUPLICATE                                                                       ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[18]~DUPLICATE                                                                      ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[17]~DUPLICATE                                                                      ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[30]~DUPLICATE                                                                      ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[23]~DUPLICATE                                                                      ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[19]~DUPLICATE                                                                      ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|referee:ref|state_reg.wait50b~DUPLICATE                                                                ; 1                 ; 0       ;
; clk                                                                                                                                            ;                   ;         ;
; sys_speed[0]                                                                                                                                   ;                   ;         ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|button_handler:button|Mux0~0                                               ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|button_handler:button|speed_sync_s~11                                      ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|button_handler:button|speed_sync_s~12                                      ; 1                 ; 0       ;
; sys_speed[1]                                                                                                                                   ;                   ;         ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|button_handler:button|Mux0~0                                               ; 0                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|button_handler:button|speed_sync_s~11                                      ; 0                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|button_handler:button|speed_sync_s~12                                      ; 0                 ; 0       ;
; sys_speed[2]                                                                                                                                   ;                   ;         ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|button_handler:button|Mux0~0                                               ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|button_handler:button|speed_sync_s~11                                      ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|button_handler:button|speed_sync_s~12                                      ; 1                 ; 0       ;
; sys_speed[3]                                                                                                                                   ;                   ;         ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|button_handler:button|Mux0~0                                               ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|button_handler:button|speed_sync_s~11                                      ; 1                 ; 0       ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|button_handler:button|speed_sync_s~12                                      ; 1                 ; 0       ;
; mem_a_addr[0]                                                                                                                                  ;                   ;         ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|mem_a_addr_s[0]~0                                                          ; 1                 ; 0       ;
; mem_a_addr[1]                                                                                                                                  ;                   ;         ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|mem_a_addr_s[1]~1                                                          ; 1                 ; 0       ;
; mem_a_addr[2]                                                                                                                                  ;                   ;         ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|mem_a_addr_s[2]~2                                                          ; 1                 ; 0       ;
; mem_a_addr[3]                                                                                                                                  ;                   ;         ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|mem_a_addr_s[3]~3                                                          ; 0                 ; 0       ;
; mem_a_addr[4]                                                                                                                                  ;                   ;         ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|mem_a_addr_s[4]~4                                                          ; 1                 ; 0       ;
; mem_a_addr[5]                                                                                                                                  ;                   ;         ;
;      - wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|mem_a_addr_s[5]~5                                                          ; 0                 ; 0       ;
+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                     ; Location             ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; clk                                                                                                                                      ; PIN_M16              ; 345     ; Clock                                   ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_GURU|q_s[6]~0                                                                 ; MLABCELL_X82_Y33_N48 ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; disciple_circuit:cir2|fsm_disc:fsm|Selector18~0                                                                                          ; LABCELL_X81_Y33_N51  ; 12      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; disciple_circuit:cir2|fsm_disc:fsm|WideOr9                                                                                               ; MLABCELL_X82_Y33_N36 ; 1       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; res                                                                                                                                      ; PIN_M20              ; 245     ; Async. clear, Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_prep|cnt_s[31]~0 ; MLABCELL_X82_Y32_N36 ; 48      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|counter_trigger:cnt_strat|cnt_s[5]~0 ; LABCELL_X83_Y31_N36  ; 40      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|ctrl_2_mem.mem_wr_en~0               ; LABCELL_X81_Y35_N15  ; 1       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_INIT|q_s[3]~0      ; LABCELL_X81_Y35_N36  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_PRE_GURU|q_s[2]~0  ; LABCELL_X81_Y35_N45  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|step_counter:step|cnt_s[9]~0                                                ; MLABCELL_X84_Y33_N18 ; 15      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; wisdom_circuit_with_referee:cir1|holder:hold2|state_next~1                                                                               ; LABCELL_X81_Y34_N9   ; 1       ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; wisdom_circuit_with_referee:cir1|holder:hold|state_next~1                                                                                ; LABCELL_X80_Y34_N21  ; 1       ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; wisdom_circuit_with_referee:cir1|referee:ref|tick_disc                                                                                   ; LABCELL_X83_Y35_N0   ; 39      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; wisdom_circuit_with_referee:cir1|referee:ref|tick_guru                                                                                   ; LABCELL_X80_Y36_N30  ; 40      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_M16  ; 345     ; Global Clock         ; GCLK10           ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-----------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                                                 ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-----------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|mem_2port:mem|altsyncram:altsyncram_component|altsyncram_a1d2:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None ; M10K_X76_Y34_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-----------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 1,014 / 374,484 ( < 1 % ) ;
; C12 interconnects            ; 57 / 16,664 ( < 1 % )     ;
; C2 interconnects             ; 352 / 155,012 ( < 1 % )   ;
; C4 interconnects             ; 280 / 72,600 ( < 1 % )    ;
; DQS bus muxes                ; 0 / 30 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )            ;
; Direct links                 ; 179 / 374,484 ( < 1 % )   ;
; Global clocks                ; 1 / 16 ( 6 % )            ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )            ;
; Local interconnects          ; 345 / 112,960 ( < 1 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 167 / 15,868 ( 1 % )      ;
; R14/C12 interconnect drivers ; 214 / 27,256 ( < 1 % )    ;
; R3 interconnects             ; 575 / 169,296 ( < 1 % )   ;
; R6 interconnects             ; 753 / 330,800 ( < 1 % )   ;
; Spine clocks                 ; 2 / 480 ( < 1 % )         ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 23        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 10           ; 0            ; 0            ; 0            ; 0            ; 0            ; 10           ; 0            ; 0            ; 0            ; 0            ; 10           ; 0            ; 23        ; 23        ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 23           ; 23           ; 23           ; 23           ; 23           ; 0         ; 23           ; 23           ; 23           ; 23           ; 23           ; 23           ; 13           ; 23           ; 23           ; 23           ; 23           ; 23           ; 13           ; 23           ; 23           ; 23           ; 23           ; 13           ; 23           ; 0         ; 0         ; 23           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; print_rdy          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; start_step         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_a_data[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_a_data[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_a_data[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_a_data[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_a_data[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_a_data[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_a_data[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_a_data[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; enable             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; res                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sys_speed[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sys_speed[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sys_speed[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sys_speed[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_a_addr[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_a_addr[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_a_addr[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_a_addr[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_a_addr[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mem_a_addr[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                       ;
+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                        ; Destination Clock(s)                                                   ; Delay Added in ns ;
+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------+
; clk                                                                    ; clk                                                                    ; 203.5             ;
; clk                                                                    ; wisdom_circuit_with_referee:cir1|referee:ref|stateG_reg.waitNClk       ; 97.3              ;
; clk                                                                    ; wisdom_circuit_with_referee:cir1|referee:ref|stateD_reg.waitNClk       ; 94.6              ;
; wisdom_circuit_with_referee:cir1|referee:ref|stateD_reg.waitNClk       ; clk                                                                    ; 70.0              ;
; wisdom_circuit_with_referee:cir1|referee:ref|stateG_reg.waitNClk       ; clk                                                                    ; 67.2              ;
; disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_GURU|q_s[6] ; clk                                                                    ; 35.6              ;
; clk                                                                    ; disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_GURU|q_s[6] ; 27.4              ;
+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                         ; Destination Register                                                                                                              ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+-------------------+
; wisdom_circuit_with_referee:cir1|referee:ref|stateG_reg.waitNClk                                                                        ; wisdom_circuit_with_referee:cir1|referee:ref|stateG_reg.waitRdy0                                                                  ; 5.283             ;
; disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_GURU|q_s[6]                                                                  ; disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_PRE_GURU|q_s[6]                                                        ; 4.965             ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_main:main|STATE.STEP_ACTIVATION ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_main:main|STATE.HIT_POINT ; 4.941             ;
; wisdom_circuit_with_referee:cir1|referee:ref|stateD_reg.waitNClk                                                                        ; wisdom_circuit_with_referee:cir1|referee:ref|stateD_reg.waitRdy0                                                                  ; 4.891             ;
; wisdom_circuit_with_referee:cir1|referee:ref|stateG_reg.rdy1                                                                            ; wisdom_circuit_with_referee:cir1|referee:ref|state_reg.checkMiddle                                                                ; 4.778             ;
; wisdom_circuit_with_referee:cir1|referee:ref|stateD_reg.rdy1                                                                            ; wisdom_circuit_with_referee:cir1|referee:ref|mainCnt[5]                                                                           ; 4.428             ;
; wisdom_circuit_with_referee:cir1|holder:hold2|state_next                                                                                ; wisdom_circuit_with_referee:cir1|holder:hold2|state_reg                                                                           ; 4.007             ;
; disciple_circuit:cir2|fsm_disc:fsm|NEXT_STATE.RAND_594                                                                                  ; disciple_circuit:cir2|fsm_disc:fsm|STATE.RAND                                                                                     ; 3.834             ;
; disciple_circuit:cir2|fsm_disc:fsm|NEXT_STATE.WAIT_COUNT_DISC_556                                                                       ; disciple_circuit:cir2|fsm_disc:fsm|STATE.WAIT_COUNT_DISC                                                                          ; 3.833             ;
; disciple_circuit:cir2|fsm_disc:fsm|NEXT_STATE.IDLE_613                                                                                  ; disciple_circuit:cir2|fsm_disc:fsm|STATE.IDLE                                                                                     ; 3.827             ;
; disciple_circuit:cir2|fsm_disc:fsm|NEXT_STATE.CLEAR_PREV_404                                                                            ; disciple_circuit:cir2|fsm_disc:fsm|STATE.CLEAR_PREV                                                                               ; 3.795             ;
; disciple_circuit:cir2|fsm_disc:fsm|NEXT_STATE.WRITE_DISC_480                                                                            ; disciple_circuit:cir2|fsm_disc:fsm|STATE.WRITE_DISC                                                                               ; 3.794             ;
; disciple_circuit:cir2|fsm_disc:fsm|NEXT_STATE.WRITE_RAND_575                                                                            ; disciple_circuit:cir2|fsm_disc:fsm|STATE.WRITE_RAND                                                                               ; 3.735             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCountNext[24]                                                                        ; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[24]                                                                      ; 3.614             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCountNext[28]                                                                        ; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[28]                                                                      ; 3.596             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCountNext[31]                                                                        ; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[31]                                                                      ; 3.596             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCountNext[6]                                                                         ; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[6]                                                                       ; 3.554             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCountNext[9]                                                                         ; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[9]                                                                       ; 3.550             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCountNext[1]                                                                         ; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[1]                                                                       ; 3.549             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCountNext[5]                                                                         ; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[5]                                                                       ; 3.549             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCountNext[8]                                                                         ; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[8]                                                                       ; 3.547             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCountNext[4]                                                                         ; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[4]                                                                       ; 3.547             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCountNext[0]                                                                         ; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[0]                                                                       ; 3.547             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCountNext[7]                                                                         ; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[7]                                                                       ; 3.547             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCountNext[20]                                                                        ; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[20]                                                                      ; 3.532             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCountNext[22]                                                                        ; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[22]                                                                      ; 3.531             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCountNext[18]                                                                        ; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[18]                                                                      ; 3.529             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCountNext[16]                                                                        ; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[16]                                                                      ; 3.527             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCountNext[3]                                                                         ; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[3]                                                                       ; 3.527             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCountNext[26]                                                                        ; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[26]                                                                      ; 3.489             ;
; wisdom_circuit_with_referee:cir1|holder:hold|state_reg                                                                                  ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_main:main|STATE.HIT_POINT ; 3.463             ;
; wisdom_circuit_with_referee:cir1|referee:ref|state_reg.conflict1                                                                        ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_main:main|STATE.HIT_POINT ; 3.463             ;
; wisdom_circuit_with_referee:cir1|referee:ref|state_reg.conflict                                                                         ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_main:main|STATE.HIT_POINT ; 3.463             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCountNext[9]                                                                         ; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[9]                                                                       ; 3.454             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCountNext[11]                                                                        ; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[11]                                                                      ; 3.454             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCountNext[11]                                                                        ; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[11]                                                                      ; 3.444             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCountNext[4]                                                                         ; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[4]                                                                       ; 3.423             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCountNext[13]                                                                        ; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[13]                                                                      ; 3.420             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCountNext[1]                                                                         ; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[1]                                                                       ; 3.416             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCountNext[2]                                                                         ; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[2]                                                                       ; 3.388             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCountNext[30]                                                                        ; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[30]                                                                      ; 3.384             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCountNext[2]                                                                         ; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[2]                                                                       ; 3.380             ;
; disciple_circuit:cir2|fsm_disc:fsm|NEXT_STATE.CHECK_LAST_461                                                                            ; disciple_circuit:cir2|fsm_disc:fsm|STATE.CHECK_LAST                                                                               ; 3.346             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCountNext[14]                                                                        ; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[14]                                                                      ; 3.345             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCountNext[16]                                                                        ; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[16]                                                                      ; 3.345             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCountNext[17]                                                                        ; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[17]                                                                      ; 3.342             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCountNext[8]                                                                         ; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[8]                                                                       ; 3.342             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCountNext[13]                                                                        ; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[13]                                                                      ; 3.342             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCountNext[25]                                                                        ; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[25]                                                                      ; 3.339             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCountNext[10]                                                                        ; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[10]                                                                      ; 3.339             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCountNext[7]                                                                         ; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[7]                                                                       ; 3.337             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCountNext[17]                                                                        ; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[17]                                                                      ; 3.286             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCountNext[6]                                                                         ; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[6]                                                                       ; 3.278             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCountNext[3]                                                                         ; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[3]                                                                       ; 3.276             ;
; disciple_circuit:cir2|fsm_disc:fsm|NEXT_STATE.WRITE_DUO_499                                                                             ; disciple_circuit:cir2|fsm_disc:fsm|STATE.WRITE_DUO                                                                                ; 3.256             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCountNext[5]                                                                         ; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[5]                                                                       ; 3.256             ;
; disciple_circuit:cir2|fsm_disc:fsm|NEXT_STATE.CHECK_SAME_ADDR_518                                                                       ; disciple_circuit:cir2|fsm_disc:fsm|STATE.CHECK_SAME_ADDR                                                                          ; 3.239             ;
; disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_PRE_GURU|q_s[1]                                                              ; wisdom_circuit_with_referee:cir1|referee:ref|state_reg.detect1                                                                    ; 3.202             ;
; wisdom_circuit_with_referee:cir1|referee:ref|state_reg.detect1                                                                          ; wisdom_circuit_with_referee:cir1|referee:ref|state_reg.detect1                                                                    ; 3.202             ;
; wisdom_circuit_with_referee:cir1|referee:ref|state_reg.detect                                                                           ; wisdom_circuit_with_referee:cir1|referee:ref|state_reg.detect1                                                                    ; 3.202             ;
; wisdom_circuit_with_referee:cir1|holder:hold2|state_reg                                                                                 ; wisdom_circuit_with_referee:cir1|referee:ref|state_reg.detect1                                                                    ; 3.202             ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_GURU|q_s[1]       ; wisdom_circuit_with_referee:cir1|referee:ref|state_reg.detect1                                                                    ; 3.202             ;
; disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_PRE_GURU|q_s[2]                                                              ; wisdom_circuit_with_referee:cir1|referee:ref|state_reg.detect1                                                                    ; 3.201             ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_GURU|q_s[2]       ; wisdom_circuit_with_referee:cir1|referee:ref|state_reg.detect1                                                                    ; 3.201             ;
; disciple_circuit:cir2|fsm_disc:fsm|NEXT_STATE.INCR_537                                                                                  ; disciple_circuit:cir2|fsm_disc:fsm|STATE.INCR                                                                                     ; 3.200             ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_GURU|q_s[7]       ; wisdom_circuit_with_referee:cir1|referee:ref|state_reg.detect1                                                                    ; 3.180             ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_GURU|q_s[6]       ; wisdom_circuit_with_referee:cir1|referee:ref|state_reg.detect1                                                                    ; 3.180             ;
; wisdom_circuit_with_referee:cir1|holder:hold3|state_reg                                                                                 ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_main:main|STATE.HIT_POINT ; 3.176             ;
; disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_PRE_GURU|q_s[6]                                                              ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_main:main|STATE.HIT_POINT ; 3.176             ;
; disciple_circuit:cir2|fsm_disc:fsm|STATE.CLEAR_BEHIND                                                                                   ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_main:main|STATE.HIT_POINT ; 3.176             ;
; disciple_circuit:cir2|fsm_disc:fsm|STATE.CLEAR_PREV                                                                                     ; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_control:control|fsm_main:main|STATE.HIT_POINT ; 3.176             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCountNext[29]                                                                        ; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[29]                                                                      ; 3.174             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCountNext[0]                                                                         ; wisdom_circuit_with_referee:cir1|referee:ref|waitNGCount[0]                                                                       ; 3.173             ;
; disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_PRE_GURU|q_s[0]                                                              ; wisdom_circuit_with_referee:cir1|referee:ref|state_reg.detect1                                                                    ; 3.169             ;
; disciple_circuit:cir2|fsm_disc:fsm|NEXT_STATE.CLEAR_BEHIND_423                                                                          ; disciple_circuit:cir2|fsm_disc:fsm|STATE.CLEAR_BEHIND                                                                             ; 3.126             ;
; disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_PRE_GURU|q_s[4]                                                              ; wisdom_circuit_with_referee:cir1|referee:ref|state_reg.unm_go_discB                                                               ; 2.992             ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_GURU|q_s[4]       ; wisdom_circuit_with_referee:cir1|referee:ref|state_reg.unm_go_discB                                                               ; 2.992             ;
; disciple_circuit:cir2|fsm_disc:fsm|NEXT_STATE.CHECK_BEHIND_442                                                                          ; disciple_circuit:cir2|fsm_disc:fsm|STATE.CHECK_BEHIND                                                                             ; 2.914             ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_GURU|q_s[0]       ; wisdom_circuit_with_referee:cir1|referee:ref|state_reg.conflict1                                                                  ; 2.883             ;
; disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_PRE_GURU|q_s[3]                                                              ; wisdom_circuit_with_referee:cir1|referee:ref|state_reg.conflict1                                                                  ; 2.867             ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_GURU|q_s[3]       ; wisdom_circuit_with_referee:cir1|referee:ref|state_reg.conflict1                                                                  ; 2.867             ;
; disciple_circuit:cir2|disc_datapath:dp|reg_bank:rb|reg:reg_PRE_GURU|q_s[5]                                                              ; wisdom_circuit_with_referee:cir1|referee:ref|state_reg.conflict1                                                                  ; 2.841             ;
; wisdom_circuit_with_referee:cir1|circuit_wisdom_aula_11:guru|base_circuit:base|base_datapath:data|reg_bank:rb|reg:reg_GURU|q_s[5]       ; wisdom_circuit_with_referee:cir1|referee:ref|state_reg.conflict1                                                                  ; 2.841             ;
; wisdom_circuit_with_referee:cir1|referee:ref|state_reg.idle                                                                             ; wisdom_circuit_with_referee:cir1|referee:ref|state_reg.wait55                                                                     ; 2.534             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[31]                                                                            ; wisdom_circuit_with_referee:cir1|referee:ref|stateD_reg.waitRdy0                                                                  ; 2.362             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[30]                                                                            ; wisdom_circuit_with_referee:cir1|referee:ref|stateD_reg.waitRdy0                                                                  ; 2.362             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[29]                                                                            ; wisdom_circuit_with_referee:cir1|referee:ref|stateD_reg.waitRdy0                                                                  ; 2.362             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[28]                                                                            ; wisdom_circuit_with_referee:cir1|referee:ref|stateD_reg.waitRdy0                                                                  ; 2.362             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[27]                                                                            ; wisdom_circuit_with_referee:cir1|referee:ref|stateD_reg.waitRdy0                                                                  ; 2.362             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[26]                                                                            ; wisdom_circuit_with_referee:cir1|referee:ref|stateD_reg.waitRdy0                                                                  ; 2.362             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[25]                                                                            ; wisdom_circuit_with_referee:cir1|referee:ref|stateD_reg.waitRdy0                                                                  ; 2.362             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[24]                                                                            ; wisdom_circuit_with_referee:cir1|referee:ref|stateD_reg.waitRdy0                                                                  ; 2.362             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[23]                                                                            ; wisdom_circuit_with_referee:cir1|referee:ref|stateD_reg.waitRdy0                                                                  ; 2.362             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[22]                                                                            ; wisdom_circuit_with_referee:cir1|referee:ref|stateD_reg.waitRdy0                                                                  ; 2.362             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[21]                                                                            ; wisdom_circuit_with_referee:cir1|referee:ref|stateD_reg.waitRdy0                                                                  ; 2.362             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[19]                                                                            ; wisdom_circuit_with_referee:cir1|referee:ref|stateD_reg.waitRdy0                                                                  ; 2.362             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[18]                                                                            ; wisdom_circuit_with_referee:cir1|referee:ref|stateD_reg.waitRdy0                                                                  ; 2.362             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[17]                                                                            ; wisdom_circuit_with_referee:cir1|referee:ref|stateD_reg.waitRdy0                                                                  ; 2.362             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[16]                                                                            ; wisdom_circuit_with_referee:cir1|referee:ref|stateD_reg.waitRdy0                                                                  ; 2.362             ;
; wisdom_circuit_with_referee:cir1|referee:ref|waitNDCount[15]                                                                            ; wisdom_circuit_with_referee:cir1|referee:ref|stateD_reg.waitRdy0                                                                  ; 2.362             ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CGXFC7C7F23C8 for design "wisdom_circuit"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 23 pins of 23 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 314 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Warning (335093): The Timing Analyzer is analyzing 78 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'wisdom_circuit.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:16
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:16
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X78_Y35 to location X89_Y45
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:17
Info (11888): Total time spent on timing analysis during the Fitter is 2.70 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:09
Info: Quartus Prime Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 2312 megabytes
    Info: Processing ended: Thu Jul 15 09:07:05 2021
    Info: Elapsed time: 00:02:15
    Info: Total CPU time (on all processors): 00:02:34


