/****************************************************************************
 *     Copyright (c) 1999-2014, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on               Thu Dec  4 15:33:17 2014
 *                 Full Compile MD5 Checksum  56e4d67431c9c20b478163a0398e46d2
 *                     (minus title and desc)
 *                 MD5 Checksum               4f20593ca4d982166bb9cd16fec140cc
 *
 * Compiled with:  RDB Utility                combo_header.pl
 *                 RDB.pm                     15262
 *                 unknown                    unknown
 *                 Perl Interpreter           5.008008
 *                 Operating System           linux
 *
 *
 ***************************************************************************/

#ifndef BCHP_OPU_RX_2_H__
#define BCHP_OPU_RX_2_H__

/***************************************************************************
 *OPU_RX_2 - OPU Rx Registers
 ***************************************************************************/
#define BCHP_OPU_RX_2_AGC_CTRL                   0x00272000 /* [RW] AGC Control Register */
#define BCHP_OPU_RX_2_AGC_LA_INT_WDATA           0x00272004 /* [RW] AGC LA Integrator Write Data Register */
#define BCHP_OPU_RX_2_AGC_LF_INT_WDATA           0x00272008 /* [RW] AGC LF Integrator Write Data Register */
#define BCHP_OPU_RX_2_AGC_LA_INT_RDATA           0x0027200c /* [RO] AGC LA Integrator Value Register */
#define BCHP_OPU_RX_2_AGC_LF_INT_RDATA           0x00272010 /* [RO] AGC LF Integrator Value Register */
#define BCHP_OPU_RX_2_AGC_THR                    0x00272014 /* [RW] AGC Integral Coefficient Register */
#define BCHP_OPU_RX_2_AGC_CLIP_CNT_THR           0x00272018 /* [RW] AGC Clip Counter Threshold Register */
#define BCHP_OPU_RX_2_INT_FILT_CLIP_CNT_THR      0x0027201c /* [RW] Interpolation Filter Clip Counter Threshold Register */
#define BCHP_OPU_RX_2_CTRL                       0x00272020 /* [RW] Rx Test Control Register */
#define BCHP_OPU_RX_2_AGC_I_CLIP_CNT             0x00272024 /* [RO] AGC I Clip Count Register */
#define BCHP_OPU_RX_2_AGC_Q_CLIP_CNT             0x00272028 /* [RO] AGC Q Clip Count Register */
#define BCHP_OPU_RX_2_INT_FILT_I_CLIP_CNT        0x0027202c /* [RO] Interpolation Filter I Clip Count Register */
#define BCHP_OPU_RX_2_INT_FILT_Q_CLIP_CNT        0x00272030 /* [RO] Interpolation Filter Q Clip Count Register */
#define BCHP_OPU_RX_2_FIFO_OVFL_STATUS           0x00272034 /* [RO] FIFO Overflow Status Register */
#define BCHP_OPU_RX_2_FIFO_OVFL_STATUS_CLR       0x00272038 /* [WO] FIFO Overflow Status Clear Register */
#define BCHP_OPU_RX_2_DATA_IN_TEST_STATUS        0x0027203c /* [RO] OPU Input Data Test Status Register */
#define BCHP_OPU_RX_2_SCRATCH1                   0x00272040 /* [RW] Sratch Register 1 */
#define BCHP_OPU_RX_2_SCRATCH2                   0x00272044 /* [RW] Sratch Register 2 */

/***************************************************************************
 *AGC_CTRL - AGC Control Register
 ***************************************************************************/
/* OPU_RX_2 :: AGC_CTRL :: reserved0 [31:12] */
#define BCHP_OPU_RX_2_AGC_CTRL_reserved0_MASK                      0xfffff000
#define BCHP_OPU_RX_2_AGC_CTRL_reserved0_SHIFT                     12

/* OPU_RX_2 :: AGC_CTRL :: agc_lf_k1 [11:08] */
#define BCHP_OPU_RX_2_AGC_CTRL_agc_lf_k1_MASK                      0x00000f00
#define BCHP_OPU_RX_2_AGC_CTRL_agc_lf_k1_SHIFT                     8
#define BCHP_OPU_RX_2_AGC_CTRL_agc_lf_k1_DEFAULT                   0x00000008

/* OPU_RX_2 :: AGC_CTRL :: reserved1 [07:05] */
#define BCHP_OPU_RX_2_AGC_CTRL_reserved1_MASK                      0x000000e0
#define BCHP_OPU_RX_2_AGC_CTRL_reserved1_SHIFT                     5

/* OPU_RX_2 :: AGC_CTRL :: agc_lfsr_en [04:04] */
#define BCHP_OPU_RX_2_AGC_CTRL_agc_lfsr_en_MASK                    0x00000010
#define BCHP_OPU_RX_2_AGC_CTRL_agc_lfsr_en_SHIFT                   4
#define BCHP_OPU_RX_2_AGC_CTRL_agc_lfsr_en_DEFAULT                 0x00000000

/* OPU_RX_2 :: AGC_CTRL :: agc_lf_frz [03:03] */
#define BCHP_OPU_RX_2_AGC_CTRL_agc_lf_frz_MASK                     0x00000008
#define BCHP_OPU_RX_2_AGC_CTRL_agc_lf_frz_SHIFT                    3
#define BCHP_OPU_RX_2_AGC_CTRL_agc_lf_frz_DEFAULT                  0x00000001

/* OPU_RX_2 :: AGC_CTRL :: agc_la_frz [02:02] */
#define BCHP_OPU_RX_2_AGC_CTRL_agc_la_frz_MASK                     0x00000004
#define BCHP_OPU_RX_2_AGC_CTRL_agc_la_frz_SHIFT                    2
#define BCHP_OPU_RX_2_AGC_CTRL_agc_la_frz_DEFAULT                  0x00000001

/* OPU_RX_2 :: AGC_CTRL :: agc_la_byp [01:01] */
#define BCHP_OPU_RX_2_AGC_CTRL_agc_la_byp_MASK                     0x00000002
#define BCHP_OPU_RX_2_AGC_CTRL_agc_la_byp_SHIFT                    1
#define BCHP_OPU_RX_2_AGC_CTRL_agc_la_byp_DEFAULT                  0x00000000

/* OPU_RX_2 :: AGC_CTRL :: agc_byp_sel [00:00] */
#define BCHP_OPU_RX_2_AGC_CTRL_agc_byp_sel_MASK                    0x00000001
#define BCHP_OPU_RX_2_AGC_CTRL_agc_byp_sel_SHIFT                   0
#define BCHP_OPU_RX_2_AGC_CTRL_agc_byp_sel_DEFAULT                 0x00000001

/***************************************************************************
 *AGC_LA_INT_WDATA - AGC LA Integrator Write Data Register
 ***************************************************************************/
/* OPU_RX_2 :: AGC_LA_INT_WDATA :: reserved0 [31:20] */
#define BCHP_OPU_RX_2_AGC_LA_INT_WDATA_reserved0_MASK              0xfff00000
#define BCHP_OPU_RX_2_AGC_LA_INT_WDATA_reserved0_SHIFT             20

/* OPU_RX_2 :: AGC_LA_INT_WDATA :: agc_la_int_wdata [19:00] */
#define BCHP_OPU_RX_2_AGC_LA_INT_WDATA_agc_la_int_wdata_MASK       0x000fffff
#define BCHP_OPU_RX_2_AGC_LA_INT_WDATA_agc_la_int_wdata_SHIFT      0
#define BCHP_OPU_RX_2_AGC_LA_INT_WDATA_agc_la_int_wdata_DEFAULT    0x00000000

/***************************************************************************
 *AGC_LF_INT_WDATA - AGC LF Integrator Write Data Register
 ***************************************************************************/
/* OPU_RX_2 :: AGC_LF_INT_WDATA :: reserved0 [31:28] */
#define BCHP_OPU_RX_2_AGC_LF_INT_WDATA_reserved0_MASK              0xf0000000
#define BCHP_OPU_RX_2_AGC_LF_INT_WDATA_reserved0_SHIFT             28

/* OPU_RX_2 :: AGC_LF_INT_WDATA :: agc_lf_int_wdata [27:00] */
#define BCHP_OPU_RX_2_AGC_LF_INT_WDATA_agc_lf_int_wdata_MASK       0x0fffffff
#define BCHP_OPU_RX_2_AGC_LF_INT_WDATA_agc_lf_int_wdata_SHIFT      0
#define BCHP_OPU_RX_2_AGC_LF_INT_WDATA_agc_lf_int_wdata_DEFAULT    0x00000000

/***************************************************************************
 *AGC_LA_INT_RDATA - AGC LA Integrator Value Register
 ***************************************************************************/
/* OPU_RX_2 :: AGC_LA_INT_RDATA :: reserved0 [31:20] */
#define BCHP_OPU_RX_2_AGC_LA_INT_RDATA_reserved0_MASK              0xfff00000
#define BCHP_OPU_RX_2_AGC_LA_INT_RDATA_reserved0_SHIFT             20

/* OPU_RX_2 :: AGC_LA_INT_RDATA :: agc_la_int_rdata [19:00] */
#define BCHP_OPU_RX_2_AGC_LA_INT_RDATA_agc_la_int_rdata_MASK       0x000fffff
#define BCHP_OPU_RX_2_AGC_LA_INT_RDATA_agc_la_int_rdata_SHIFT      0
#define BCHP_OPU_RX_2_AGC_LA_INT_RDATA_agc_la_int_rdata_DEFAULT    0x00000000

/***************************************************************************
 *AGC_LF_INT_RDATA - AGC LF Integrator Value Register
 ***************************************************************************/
/* OPU_RX_2 :: AGC_LF_INT_RDATA :: reserved0 [31:28] */
#define BCHP_OPU_RX_2_AGC_LF_INT_RDATA_reserved0_MASK              0xf0000000
#define BCHP_OPU_RX_2_AGC_LF_INT_RDATA_reserved0_SHIFT             28

/* OPU_RX_2 :: AGC_LF_INT_RDATA :: agc_lf_int_rdata [27:00] */
#define BCHP_OPU_RX_2_AGC_LF_INT_RDATA_agc_lf_int_rdata_MASK       0x0fffffff
#define BCHP_OPU_RX_2_AGC_LF_INT_RDATA_agc_lf_int_rdata_SHIFT      0
#define BCHP_OPU_RX_2_AGC_LF_INT_RDATA_agc_lf_int_rdata_DEFAULT    0x00000000

/***************************************************************************
 *AGC_THR - AGC Integral Coefficient Register
 ***************************************************************************/
/* OPU_RX_2 :: AGC_THR :: reserved0 [31:20] */
#define BCHP_OPU_RX_2_AGC_THR_reserved0_MASK                       0xfff00000
#define BCHP_OPU_RX_2_AGC_THR_reserved0_SHIFT                      20

/* OPU_RX_2 :: AGC_THR :: reserved_for_padding1 [19:19] */
#define BCHP_OPU_RX_2_AGC_THR_reserved_for_padding1_MASK           0x00080000
#define BCHP_OPU_RX_2_AGC_THR_reserved_for_padding1_SHIFT          19

/* OPU_RX_2 :: AGC_THR :: agc_thr [18:00] */
#define BCHP_OPU_RX_2_AGC_THR_agc_thr_MASK                         0x0007ffff
#define BCHP_OPU_RX_2_AGC_THR_agc_thr_SHIFT                        0
#define BCHP_OPU_RX_2_AGC_THR_agc_thr_DEFAULT                      0x00020000

/***************************************************************************
 *AGC_CLIP_CNT_THR - AGC Clip Counter Threshold Register
 ***************************************************************************/
/* OPU_RX_2 :: AGC_CLIP_CNT_THR :: reserved0 [31:30] */
#define BCHP_OPU_RX_2_AGC_CLIP_CNT_THR_reserved0_MASK              0xc0000000
#define BCHP_OPU_RX_2_AGC_CLIP_CNT_THR_reserved0_SHIFT             30

/* OPU_RX_2 :: AGC_CLIP_CNT_THR :: agc_i_clip_cnt_thr [29:16] */
#define BCHP_OPU_RX_2_AGC_CLIP_CNT_THR_agc_i_clip_cnt_thr_MASK     0x3fff0000
#define BCHP_OPU_RX_2_AGC_CLIP_CNT_THR_agc_i_clip_cnt_thr_SHIFT    16
#define BCHP_OPU_RX_2_AGC_CLIP_CNT_THR_agc_i_clip_cnt_thr_DEFAULT  0x00000000

/* OPU_RX_2 :: AGC_CLIP_CNT_THR :: reserved1 [15:14] */
#define BCHP_OPU_RX_2_AGC_CLIP_CNT_THR_reserved1_MASK              0x0000c000
#define BCHP_OPU_RX_2_AGC_CLIP_CNT_THR_reserved1_SHIFT             14

/* OPU_RX_2 :: AGC_CLIP_CNT_THR :: agc_q_clip_cnt_thr [13:00] */
#define BCHP_OPU_RX_2_AGC_CLIP_CNT_THR_agc_q_clip_cnt_thr_MASK     0x00003fff
#define BCHP_OPU_RX_2_AGC_CLIP_CNT_THR_agc_q_clip_cnt_thr_SHIFT    0
#define BCHP_OPU_RX_2_AGC_CLIP_CNT_THR_agc_q_clip_cnt_thr_DEFAULT  0x00000000

/***************************************************************************
 *INT_FILT_CLIP_CNT_THR - Interpolation Filter Clip Counter Threshold Register
 ***************************************************************************/
/* OPU_RX_2 :: INT_FILT_CLIP_CNT_THR :: reserved0 [31:30] */
#define BCHP_OPU_RX_2_INT_FILT_CLIP_CNT_THR_reserved0_MASK         0xc0000000
#define BCHP_OPU_RX_2_INT_FILT_CLIP_CNT_THR_reserved0_SHIFT        30

/* OPU_RX_2 :: INT_FILT_CLIP_CNT_THR :: int_filt_i_clip_cnt_thr [29:16] */
#define BCHP_OPU_RX_2_INT_FILT_CLIP_CNT_THR_int_filt_i_clip_cnt_thr_MASK 0x3fff0000
#define BCHP_OPU_RX_2_INT_FILT_CLIP_CNT_THR_int_filt_i_clip_cnt_thr_SHIFT 16
#define BCHP_OPU_RX_2_INT_FILT_CLIP_CNT_THR_int_filt_i_clip_cnt_thr_DEFAULT 0x00000000

/* OPU_RX_2 :: INT_FILT_CLIP_CNT_THR :: reserved1 [15:14] */
#define BCHP_OPU_RX_2_INT_FILT_CLIP_CNT_THR_reserved1_MASK         0x0000c000
#define BCHP_OPU_RX_2_INT_FILT_CLIP_CNT_THR_reserved1_SHIFT        14

/* OPU_RX_2 :: INT_FILT_CLIP_CNT_THR :: int_filt_q_clip_cnt_thr [13:00] */
#define BCHP_OPU_RX_2_INT_FILT_CLIP_CNT_THR_int_filt_q_clip_cnt_thr_MASK 0x00003fff
#define BCHP_OPU_RX_2_INT_FILT_CLIP_CNT_THR_int_filt_q_clip_cnt_thr_SHIFT 0
#define BCHP_OPU_RX_2_INT_FILT_CLIP_CNT_THR_int_filt_q_clip_cnt_thr_DEFAULT 0x00000000

/***************************************************************************
 *CTRL - Rx Test Control Register
 ***************************************************************************/
/* OPU_RX_2 :: CTRL :: reserved0 [31:29] */
#define BCHP_OPU_RX_2_CTRL_reserved0_MASK                          0xe0000000
#define BCHP_OPU_RX_2_CTRL_reserved0_SHIFT                         29

/* OPU_RX_2 :: CTRL :: intf_pn_en [28:28] */
#define BCHP_OPU_RX_2_CTRL_intf_pn_en_MASK                         0x10000000
#define BCHP_OPU_RX_2_CTRL_intf_pn_en_SHIFT                        28
#define BCHP_OPU_RX_2_CTRL_intf_pn_en_DEFAULT                      0x00000000

/* OPU_RX_2 :: CTRL :: reserved1 [27:27] */
#define BCHP_OPU_RX_2_CTRL_reserved1_MASK                          0x08000000
#define BCHP_OPU_RX_2_CTRL_reserved1_SHIFT                         27

/* OPU_RX_2 :: CTRL :: input_test_sel [26:24] */
#define BCHP_OPU_RX_2_CTRL_input_test_sel_MASK                     0x07000000
#define BCHP_OPU_RX_2_CTRL_input_test_sel_SHIFT                    24
#define BCHP_OPU_RX_2_CTRL_input_test_sel_DEFAULT                  0x00000000

/* OPU_RX_2 :: CTRL :: rx_ctrl_spare [23:22] */
#define BCHP_OPU_RX_2_CTRL_rx_ctrl_spare_MASK                      0x00c00000
#define BCHP_OPU_RX_2_CTRL_rx_ctrl_spare_SHIFT                     22
#define BCHP_OPU_RX_2_CTRL_rx_ctrl_spare_DEFAULT                   0x00000000

/* OPU_RX_2 :: CTRL :: data_in_test_en [21:21] */
#define BCHP_OPU_RX_2_CTRL_data_in_test_en_MASK                    0x00200000
#define BCHP_OPU_RX_2_CTRL_data_in_test_en_SHIFT                   21
#define BCHP_OPU_RX_2_CTRL_data_in_test_en_DEFAULT                 0x00000000

/* OPU_RX_2 :: CTRL :: tp_out_sel [20:19] */
#define BCHP_OPU_RX_2_CTRL_tp_out_sel_MASK                         0x00180000
#define BCHP_OPU_RX_2_CTRL_tp_out_sel_SHIFT                        19
#define BCHP_OPU_RX_2_CTRL_tp_out_sel_DEFAULT                      0x00000000

/* OPU_RX_2 :: CTRL :: rx_dmx_ch_sel [18:17] */
#define BCHP_OPU_RX_2_CTRL_rx_dmx_ch_sel_MASK                      0x00060000
#define BCHP_OPU_RX_2_CTRL_rx_dmx_ch_sel_SHIFT                     17
#define BCHP_OPU_RX_2_CTRL_rx_dmx_ch_sel_DEFAULT                   0x00000000

/* OPU_RX_2 :: CTRL :: rx_tp_sel [16:16] */
#define BCHP_OPU_RX_2_CTRL_rx_tp_sel_MASK                          0x00010000
#define BCHP_OPU_RX_2_CTRL_rx_tp_sel_SHIFT                         16
#define BCHP_OPU_RX_2_CTRL_rx_tp_sel_DEFAULT                       0x00000000

/* OPU_RX_2 :: CTRL :: rx_tp_ln_sel [15:12] */
#define BCHP_OPU_RX_2_CTRL_rx_tp_ln_sel_MASK                       0x0000f000
#define BCHP_OPU_RX_2_CTRL_rx_tp_ln_sel_SHIFT                      12
#define BCHP_OPU_RX_2_CTRL_rx_tp_ln_sel_DEFAULT                    0x00000000

/* OPU_RX_2 :: CTRL :: opu_start [11:11] */
#define BCHP_OPU_RX_2_CTRL_opu_start_MASK                          0x00000800
#define BCHP_OPU_RX_2_CTRL_opu_start_SHIFT                         11
#define BCHP_OPU_RX_2_CTRL_opu_start_DEFAULT                       0x00000000

/* OPU_RX_2 :: CTRL :: dp_rst [10:10] */
#define BCHP_OPU_RX_2_CTRL_dp_rst_MASK                             0x00000400
#define BCHP_OPU_RX_2_CTRL_dp_rst_SHIFT                            10
#define BCHP_OPU_RX_2_CTRL_dp_rst_DEFAULT                          0x00000001

/* OPU_RX_2 :: CTRL :: fifo_input_sel [09:08] */
#define BCHP_OPU_RX_2_CTRL_fifo_input_sel_MASK                     0x00000300
#define BCHP_OPU_RX_2_CTRL_fifo_input_sel_SHIFT                    8
#define BCHP_OPU_RX_2_CTRL_fifo_input_sel_DEFAULT                  0x00000000

/* OPU_RX_2 :: CTRL :: rx_clip_cnt_ln_sel [07:04] */
#define BCHP_OPU_RX_2_CTRL_rx_clip_cnt_ln_sel_MASK                 0x000000f0
#define BCHP_OPU_RX_2_CTRL_rx_clip_cnt_ln_sel_SHIFT                4
#define BCHP_OPU_RX_2_CTRL_rx_clip_cnt_ln_sel_DEFAULT              0x00000000

/* OPU_RX_2 :: CTRL :: fifo_sw_init [03:03] */
#define BCHP_OPU_RX_2_CTRL_fifo_sw_init_MASK                       0x00000008
#define BCHP_OPU_RX_2_CTRL_fifo_sw_init_SHIFT                      3
#define BCHP_OPU_RX_2_CTRL_fifo_sw_init_DEFAULT                    0x00000000

/* OPU_RX_2 :: CTRL :: int_filt_clip_cnt_clear [02:02] */
#define BCHP_OPU_RX_2_CTRL_int_filt_clip_cnt_clear_MASK            0x00000004
#define BCHP_OPU_RX_2_CTRL_int_filt_clip_cnt_clear_SHIFT           2
#define BCHP_OPU_RX_2_CTRL_int_filt_clip_cnt_clear_DEFAULT         0x00000000

/* OPU_RX_2 :: CTRL :: agc_clip_cnt_clear [01:01] */
#define BCHP_OPU_RX_2_CTRL_agc_clip_cnt_clear_MASK                 0x00000002
#define BCHP_OPU_RX_2_CTRL_agc_clip_cnt_clear_SHIFT                1
#define BCHP_OPU_RX_2_CTRL_agc_clip_cnt_clear_DEFAULT              0x00000000

/* OPU_RX_2 :: CTRL :: rx_pn_en [00:00] */
#define BCHP_OPU_RX_2_CTRL_rx_pn_en_MASK                           0x00000001
#define BCHP_OPU_RX_2_CTRL_rx_pn_en_SHIFT                          0
#define BCHP_OPU_RX_2_CTRL_rx_pn_en_DEFAULT                        0x00000000

/***************************************************************************
 *AGC_I_CLIP_CNT - AGC I Clip Count Register
 ***************************************************************************/
/* OPU_RX_2 :: AGC_I_CLIP_CNT :: agc_i_clip_cnt [31:00] */
#define BCHP_OPU_RX_2_AGC_I_CLIP_CNT_agc_i_clip_cnt_MASK           0xffffffff
#define BCHP_OPU_RX_2_AGC_I_CLIP_CNT_agc_i_clip_cnt_SHIFT          0
#define BCHP_OPU_RX_2_AGC_I_CLIP_CNT_agc_i_clip_cnt_DEFAULT        0x00000000

/***************************************************************************
 *AGC_Q_CLIP_CNT - AGC Q Clip Count Register
 ***************************************************************************/
/* OPU_RX_2 :: AGC_Q_CLIP_CNT :: agc_q_clip_cnt [31:00] */
#define BCHP_OPU_RX_2_AGC_Q_CLIP_CNT_agc_q_clip_cnt_MASK           0xffffffff
#define BCHP_OPU_RX_2_AGC_Q_CLIP_CNT_agc_q_clip_cnt_SHIFT          0
#define BCHP_OPU_RX_2_AGC_Q_CLIP_CNT_agc_q_clip_cnt_DEFAULT        0x00000000

/***************************************************************************
 *INT_FILT_I_CLIP_CNT - Interpolation Filter I Clip Count Register
 ***************************************************************************/
/* OPU_RX_2 :: INT_FILT_I_CLIP_CNT :: int_filt_i_clip_cnt [31:00] */
#define BCHP_OPU_RX_2_INT_FILT_I_CLIP_CNT_int_filt_i_clip_cnt_MASK 0xffffffff
#define BCHP_OPU_RX_2_INT_FILT_I_CLIP_CNT_int_filt_i_clip_cnt_SHIFT 0
#define BCHP_OPU_RX_2_INT_FILT_I_CLIP_CNT_int_filt_i_clip_cnt_DEFAULT 0x00000000

/***************************************************************************
 *INT_FILT_Q_CLIP_CNT - Interpolation Filter Q Clip Count Register
 ***************************************************************************/
/* OPU_RX_2 :: INT_FILT_Q_CLIP_CNT :: int_filt_q_clip_cnt [31:00] */
#define BCHP_OPU_RX_2_INT_FILT_Q_CLIP_CNT_int_filt_q_clip_cnt_MASK 0xffffffff
#define BCHP_OPU_RX_2_INT_FILT_Q_CLIP_CNT_int_filt_q_clip_cnt_SHIFT 0
#define BCHP_OPU_RX_2_INT_FILT_Q_CLIP_CNT_int_filt_q_clip_cnt_DEFAULT 0x00000000

/***************************************************************************
 *FIFO_OVFL_STATUS - FIFO Overflow Status Register
 ***************************************************************************/
/* OPU_RX_2 :: FIFO_OVFL_STATUS :: reserved0 [31:01] */
#define BCHP_OPU_RX_2_FIFO_OVFL_STATUS_reserved0_MASK              0xfffffffe
#define BCHP_OPU_RX_2_FIFO_OVFL_STATUS_reserved0_SHIFT             1

/* OPU_RX_2 :: FIFO_OVFL_STATUS :: fifo_ovfl_status [00:00] */
#define BCHP_OPU_RX_2_FIFO_OVFL_STATUS_fifo_ovfl_status_MASK       0x00000001
#define BCHP_OPU_RX_2_FIFO_OVFL_STATUS_fifo_ovfl_status_SHIFT      0
#define BCHP_OPU_RX_2_FIFO_OVFL_STATUS_fifo_ovfl_status_DEFAULT    0x00000000

/***************************************************************************
 *FIFO_OVFL_STATUS_CLR - FIFO Overflow Status Clear Register
 ***************************************************************************/
/* OPU_RX_2 :: FIFO_OVFL_STATUS_CLR :: reserved0 [31:01] */
#define BCHP_OPU_RX_2_FIFO_OVFL_STATUS_CLR_reserved0_MASK          0xfffffffe
#define BCHP_OPU_RX_2_FIFO_OVFL_STATUS_CLR_reserved0_SHIFT         1

/* OPU_RX_2 :: FIFO_OVFL_STATUS_CLR :: fifo_ovfl_clr [00:00] */
#define BCHP_OPU_RX_2_FIFO_OVFL_STATUS_CLR_fifo_ovfl_clr_MASK      0x00000001
#define BCHP_OPU_RX_2_FIFO_OVFL_STATUS_CLR_fifo_ovfl_clr_SHIFT     0
#define BCHP_OPU_RX_2_FIFO_OVFL_STATUS_CLR_fifo_ovfl_clr_DEFAULT   0x00000000

/***************************************************************************
 *DATA_IN_TEST_STATUS - OPU Input Data Test Status Register
 ***************************************************************************/
/* OPU_RX_2 :: DATA_IN_TEST_STATUS :: reserved0 [31:02] */
#define BCHP_OPU_RX_2_DATA_IN_TEST_STATUS_reserved0_MASK           0xfffffffc
#define BCHP_OPU_RX_2_DATA_IN_TEST_STATUS_reserved0_SHIFT          2

/* OPU_RX_2 :: DATA_IN_TEST_STATUS :: data_in_test_status [01:00] */
#define BCHP_OPU_RX_2_DATA_IN_TEST_STATUS_data_in_test_status_MASK 0x00000003
#define BCHP_OPU_RX_2_DATA_IN_TEST_STATUS_data_in_test_status_SHIFT 0
#define BCHP_OPU_RX_2_DATA_IN_TEST_STATUS_data_in_test_status_DEFAULT 0x00000000

/***************************************************************************
 *SCRATCH1 - Sratch Register 1
 ***************************************************************************/
/* OPU_RX_2 :: SCRATCH1 :: rx_scratch1 [31:00] */
#define BCHP_OPU_RX_2_SCRATCH1_rx_scratch1_MASK                    0xffffffff
#define BCHP_OPU_RX_2_SCRATCH1_rx_scratch1_SHIFT                   0
#define BCHP_OPU_RX_2_SCRATCH1_rx_scratch1_DEFAULT                 0x00000000

/***************************************************************************
 *SCRATCH2 - Sratch Register 2
 ***************************************************************************/
/* OPU_RX_2 :: SCRATCH2 :: rx_scratch2 [31:00] */
#define BCHP_OPU_RX_2_SCRATCH2_rx_scratch2_MASK                    0xffffffff
#define BCHP_OPU_RX_2_SCRATCH2_rx_scratch2_SHIFT                   0
#define BCHP_OPU_RX_2_SCRATCH2_rx_scratch2_DEFAULT                 0x00000000

#endif /* #ifndef BCHP_OPU_RX_2_H__ */

/* End of File */
