
# 5b.2 Poly抵抗とばらつき・ノイズの抑制  
## 5b.2 Poly Resistor: Variation and 1/f Noise Suppression

---

## 🎯 本節のねらい / Objective

本節では、アナログ回路の基本素子であるPoly抵抗に焦点を当て、ばらつきや1/fノイズの物理的起源を明確化する。  
特に、**プロセス条件（堆積・ドーピング・熱処理）とレイアウト構造が特性に及ぼす影響**を整理し、  
量産性・製品安定性を向上させるための製造技術的アプローチを示す。

> This section focuses on poly resistors, clarifying how their noise and variation are driven by deposition, doping, thermal steps, and layout. We highlight process-driven techniques to enhance yield and reliability in analog modules.

---

## 🔬 Poly抵抗の特性に影響する因子

| 要因 | 影響する特性 | 備考 |
|------|--------------|------|
| ドーピング濃度・プロファイル | 抵抗値、温度係数、1/fノイズ | 高濃度ドープではRTN寄与も |
| 堆積温度・厚さ | 均一性、膜応力、結晶性 | 機械的ストレスやドリフトの原因に |
| アニール条件 | キャリア活性化、欠陥密度 | 歪・拡散プロファイルに影響 |
| レイアウト寸法・配置 | パターンばらつき、電場分布 | グリッド化、対称配置などが有効 |

---

## 📏 レイアウト設計とばらつき

Poly抵抗においては、以下のレイアウト配慮がばらつきやノイズ低減に有効：

- **対称配置（Common centroid）**：熱勾配やフォトリソ位置誤差の影響を相殺  
- **長辺方向優先（W≪L）**：電場分布の一様化とエッジ影響の抑制  
- **メタル寄りの配置回避**：寄生容量や電界集中を防止  
- **サラウンドリング（Dummy）構造**：プロセス均一性向上とばらつき吸収

---

## 🔧 プロセス改善による対策技術

| 製造技術 | 対策効果 | 解説 |
|----------|----------|------|
| 低温堆積＋長時間アニール | 粒界欠陥の低減とノイズ抑制 | 結晶性改善と応力緩和 |
| ドーピング工程の均一性向上 | 抵抗ばらつき抑制 | シャワードーピングやスピン方式の選定 |
| 抵抗用専用マスク（分離工程） | 特性再現性の向上 | ロジックPolyと切り分け設計可能に |
| バッチ内温度分布補正 | ウェハ間／ウェハ内ばらつき抑制 | ファーネス位置の最適化・搬送制御 |

---

## 📌 開発・評価への示唆

- 抵抗値ターゲットだけでなく**ノイズ密度スペック**の明示が設計品質を高める  
- 抵抗のばらつきは、**ADC / BGR / PLL**等の精度・安定性に直接影響  
- 開発段階から「レイアウト＋製造条件＋特性評価」の三位一体で設計最適化を行うことが、後工程コストの最小化に繋がる

---

## 🧭 次節への導線

→ **5b.3 1/fノイズ低減PMOS構造と製造マニュアル**  
いよいよ中核構造である低ノイズPMOSの製造手順と差別化要因に踏み込む。
