# Esquema de control de motor - IR2104S

Este esquema de control de motor se basa en el chip de control de semipuente IR2104S y el MOSFET N AP30H80K, y utiliza el esquema XL2009E1 para el regulador externo de alimentación que suministra energía al IR2104S.

Repositorio del proyecto: [**Collection_of_Motor_Driver_Design/DC_Motor/IR2104S**](https://github.com/linyuxuanlin/Collection_of_Motor_Driver_Design/tree/main/DC_Motor/IR2104S)

Vista previa en línea del proyecto:

<div class="altium-iframe-viewer">
  <div
    class="altium-ecad-viewer"
    data-project-src="https://github.com/linyuxuanlin/Collection_of_Motor_Driver_Design/raw/main/DC_Motor/IR2104S/IR2104S.zip"
  ></div>
</div>

## Parámetros básicos

- Entrada

  - **VM**: entrada de 12-36V, fuente de alimentación para el motor, determinada por los parámetros de XL2009E1, IR2104S y AP30H80K.
  - **VCC_3V3**: entrada de 3,3-5V, voltaje de trabajo del sistema H-bridge de entrada externa, determinado por los parámetros del chip lógico SN74LVC1G08DCKR.
  - **IN1/IN2**: entrada lógica externa, se recomienda que el voltaje de nivel alto y bajo siga a VCC_3V3, la tabla de verdad se muestra a continuación.
  - **PWM**: entrada PWM, voltaje de nivel alto y bajo consistente con el voltaje de IN1/IN2.
  - **SD**: por defecto, es una resistencia de pull-down interna, efectiva en nivel bajo (apaga el chip de semipuente IR2104S), la entrada externa es nivel alto (voltaje de VCC_3V3) para encender el IR2104S.

- Salida
  - **M+/M-**: conectado al motor externo.
  - **VCC_12V**: salida de regulación de voltaje del circuito XL2009E1 a bordo, como salida de alimentación de reserva.

Cuando se utiliza el módulo de control de motor, el sistema H-bridge debe compartir tierra con el controlador externo.

La tabla de verdad del control lógico de este esquema se muestra a continuación:

| SD  | IN1 | IN2 | PWM | Estado del motor        |
| --- | --- | --- | --- | ----------------------- |
| 0   | x   | x   | x   | Deslizamiento           |
| 1   | 1   | 0   | 1   | Rotación hacia adelante |
| 1   | 0   | 1   | 1   | Rotación hacia atrás    |
| 1   | 1   | 1   | x   | Freno                   |
| 1   | 0   | 0   | x   | Freno                   |
| 1   | x   | x   | 0   | Freno                   |

## Principios básicos

### Circuito lógico

Para controlar un motor, se necesitan dos circuitos de semipuente para formar un circuito completo de puente H. Para poder controlar el estado del motor según la tabla de verdad, se utilizan dos circuitos de puerta AND para realizar la operación AND entre la señal PWM de entrada y IN1/IN2, y se envía el resultado (PWMA/PWMB) a la entrada IN del IR2104. La entrada de alimentación del chip lógico está conectada en paralelo con un condensador de desacoplamiento de 100nF.

### Circuito de regulación de voltaje

El circuito de regulación de voltaje se basa en el chip Buck XL2009E1, cuya función es estabilizar la entrada de la fuente de alimentación de energía externa a 12V para suministrar energía al chip IR2104S (su rango de suministro de energía es de 10-20V).

El diseño del módulo de regulación de voltaje se puede encontrar en el artículo [**Esquema de fuente de alimentación (Buck) - XL2009E1**](https://wiki-power.com/es/%E7%94%B5%E6%BA%90%E6%96%B9%E6%A1%88%EF%BC%88Buck%EF%BC%89-XL2009E1), por lo que no se explicará aquí.

### Circuito de control de semipuente

Los conocimientos básicos de control de motor se pueden encontrar en el artículo [**Diseño de controlador de motor de corriente continua con escobillas**](https://wiki-power.com/es/%E7%9B%B4%E6%B5%81%E6%9C%89%E5%88%B7%E7%94%B5%E6%9C%BA%E9%A9%B1%E5%8A%A8%E7%9A%84%E8%AE%BE%E8%AE%A1), por lo que no se explicará aquí.

IR2104S es un chip de control de semipuente de Infineon. Sus principales parámetros son los siguientes:

- Tensión de resistencia de flotación de autoalimentación de hasta +600V
- Tensión de alimentación de la compuerta de 10-20V
- Compatible con niveles de entrada lógicos de 3.3V/5V/15V
- Otras características:
  - Bloqueo de subvoltaje
  - Control integrado del tiempo de zona muerta
  - Prevención de la conducción cruzada lógica
  - Fase coincidente entre la entrada lógica y el transistor superior
  - Ambos transistores superior e inferior se apagan cuando se apaga
  - Retardo de propagación coincidente entre los transistores superior e inferior

Diagrama interno:

![](https://img.wiki-power.com/d/wiki-media/img/20220407155726.png)

Diagrama de aplicación típico:

![](https://img.wiki-power.com/d/wiki-media/img/20220407155457.png)

En este diseño, la alimentación del IR2104S es de 12V, con un capacitor de acoplamiento de entrada de 100nF en paralelo. IN es el pin de entrada lógica, con una entrada superior a 3V considerada como nivel alto y una inferior a 0.8V como nivel bajo. La señal de nivel alto y bajo de PWMA/PWMB, que se genera mediante la operación del chip lógico, puede controlar la apertura y el cierre de los transistores superior e inferior. SD es la entrada de apagado externa (efectiva en nivel bajo). IN y SD se mezclan en la entrada, y el diagrama de tiempo correspondiente de los pines de la compuerta superior e inferior HO/LO es el siguiente:

![](https://img.wiki-power.com/d/wiki-media/img/20220407153203.png)

Se puede ver que si la entrada IN es de nivel alto, la compuerta superior se abre con nivel alto y la compuerta inferior se cierra con nivel bajo, y viceversa. Si SD detecta un nivel bajo, tanto la compuerta superior como la inferior se cerrarán, independientemente del nivel de entrada IN.

Para evitar la conducción cruzada de los transistores superior e inferior en el mismo puente, el IR2104S integra un control de zona muerta. El diagrama de tiempo de control de la zona muerta es el siguiente:

![](https://img.wiki-power.com/d/wiki-media/img/20220407153300.png)

Donde el valor típico de DT es de 520ns.

El diagrama de tiempo de apertura/cierre de los transistores superior e inferior es el siguiente:

![](https://img.wiki-power.com/d/wiki-media/img/20220407153941.png)

Donde el valor típico de $t_{on}$ es de 680ns y el valor típico de $t_{off}$ es de 150ns.

Debido a que se utilizan transistores MOS N (la condición de conducción es $V_g-V_s>V_{gs(th)}$), se necesita un circuito de autoalimentación de alta tensión flotante en el lado superior para encender el transistor superior correctamente. Este diseño utiliza un capacitor MLCC de 1uF/50V, conectado en paralelo entre los pines VM y VB, para que el voltaje de nivel alto en el pin HO sea mayor que $V_{GS(th)}$ del MOS N, es decir, la tensión de alimentación del IR2104S menos la caída de voltaje directo del diodo, lo que permite que el transistor superior conduzca correctamente.

La selección de los transistores MOS debe considerar los parámetros $V_{DSS}$, $V_{gs(th)}$, $I_D$ y $R_{DS(on)}$. La determinación de $V_{DSS}$ se basa en el voltaje del motor de accionamiento más un margen suficiente; $I_D$ se agrega con suficiente margen según los requisitos de la aplicación; cuanto menor sea $R_{DS(on)}$, mejor. Teniendo en cuenta los parámetros y el precio, este diseño utiliza el AP30H80K.

Para el modo de atenuación, como el IR2104S no integra una atenuación sincrónica, se utiliza el diodo Schottky SS34 para la atenuación asincrónica.

## Referencias y agradecimientos

- [STM32+IR2104S: Detalles del circuito de control de motor con puente H](https://blog.csdn.net/qq_39400113/article/details/108909800)
- [Dudas sobre el condensador de arranque del chip de control de puente H con MOSFET](https://www.amobbs.com/thread-5716927-1-1.html)
- [AN-6076: Guía de diseño y aplicación del circuito de arranque automático para el IC de control de alta tensión de la compuerta](http://file.elecfans.com/web1/M00/0E/2C/pIYBAFocSwiAd48MAA0ls-d5YeY046.pdf)
- [¿Por qué no se puede utilizar una frecuencia de PWM demasiado alta para controlar un motor? ¿Por qué el PWM complementario para controlar los MOSFET no puede tener un ciclo de trabajo del 100%?](https://blog.csdn.net/weixin_39883129/article/details/111642277)

> Este post está traducido usando ChatGPT, por favor [**feedback**](https://github.com/linyuxuanlin/Wiki_MkDocs/issues/new) si hay alguna omisión.
