=========================================================
Scheduler report file
Generated by stratus_hls 19.12-s100  (91710.131054)
On:          Mon Apr 18 08:24:44 2022
Project Dir: /home/u107/u107061139/EE6470/midterm
Module:      dut
HLS Config:  DPA_URL
=========================================================
Scheduler report for : gen_unvalidated_req                                                                        
------------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_unvalidated_  8 (7:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din                   10 (9:FALSE)     --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_unvalidated_  11 (10:TRUE)     --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_prev_trig_reg                                                                          
----------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.m_req.gen_prev_  6 (5:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.gen_prev_  12 (11:FALSE)    --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.gen_prev_  12 (11:FALSE)    --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_busy                                                                                   
-------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_busy::use_vl  7 (6:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          8 (7:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          8 (7:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          8 (7:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          8 (7:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_do_reg_vld                                                                             
-------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_do_reg_vld    8 (7:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din                   10 (9:FALSE)     --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_reg_vld    11 (10:TRUE)     --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_reg_vld    14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_reg_vld    14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_reg_vld::  14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_reg_vld    14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_active                                                                                 
---------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_vld                                                                                    
------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_stalling                                                                               
-----------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.gen_stalling     5 (4:TRUE)       --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_stalling     6 (5:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_stalling     6 (5:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_stalling     6 (5:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_unacked_req                                                                            
--------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.gen_unacked_req  6 (5:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_unacked_req  12 (11:FALSE)    --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_unacked_req  12 (11:FALSE)    --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_next_trig_reg                                                                          
----------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.m_req.gen_next_  3 (2:TRUE)       --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.gen_next_  3 (2:TRUE)       --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.gen_next_  3 (2:TRUE)       --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : thread1                                                                                    
------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.m_busy_req_0.res  3 (2:FALSE)      --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.m_stalling.reset  3 (2:FALSE)      --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
dout.m_req.m_trig_re  3 (2:FALSE)      --              FALSE  @(f:dut.h,l:47,c:31->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
arr                   5 (4:FALSE)      --              FALSE  dut.cc,l:42,c:15 -> l:72,c:7                        
                                                                                                                  
din.m_busy_req_0.get  6 (5:FALSE)      --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din                   8 (7:TRUE)       --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
thread1::get          8 (7:TRUE)       --              FALSE  dut.cc,l:28,c:11 mapped                             
                                                                                                                  
din.m_busy_req_0.get  9 (8:FALSE)      --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.a.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.b.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.c.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.d.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.e.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.f.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.g.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.h.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
arr                   12 (11:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:43,c:6                        
                                                                                                                  
arr                   13 (11:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:44,c:6                        
                                                                                                                  
arr                   14 (11:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:45,c:6                        
                                                                                                                  
arr                   15 (11:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:46,c:6                        
                                                                                                                  
arr                   16 (11:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:47,c:6                        
                                                                                                                  
arr                   17 (11:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:48,c:6                        
                                                                                                                  
arr                   18 (11:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:49,c:6                        
                                                                                                                  
arr                   19 (11:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:50,c:6                        
                                                                                                                  
[0].arr               21 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[0].[0].arr           22 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[0].[0].operator<     22 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[1].[0].arr           23 (13:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[1].[0].arr           24 (13:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[1].[0].operator<     24 (13:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[1].[0]               24 (13:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[0].arr           25 (14:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[0].arr           26 (14:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[0].operator<     26 (14:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[1].[0]               26 (14:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[3].[0].arr           27 (15:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[3].[0].arr           28 (15:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[3].[0].operator<     28 (15:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[2].[0]               28 (15:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[4].[0].arr           29 (16:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[4].[0].arr           30 (16:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[4].[0].operator<     30 (16:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[3].[0]               30 (16:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[5].[0].arr           31 (17:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[5].[0].arr           32 (17:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[5].[0].operator<     32 (17:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[4].[0]               32 (17:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[6].[0].arr           33 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[6].[0].arr           34 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[6].[0].operator<     34 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[5].[0]               34 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[0].arr               35 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:71,c:16           
                                                                                                                  
[0].arr               36 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:71,c:7            
                                                                                                                  
[0].arr               37 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               38 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[0].[1].arr           39 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[0].[1].operator<     39 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[0].[1].arr           40 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[0].[1].operator<     40 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
min_idx.[0].[1]       40 (18:TRUE)     --              FALSE  dut.cc,l:53,c:7                                     
                                                                                                                  
[1].[1].arr           41 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[1].[1].arr           42 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[1].[1].operator<     42 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[1].[1]               42 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[1].arr           43 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[1].arr           44 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[1].operator<     44 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[1].[1]               44 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[3].[1].arr           45 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[3].[1].arr           46 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[3].[1].operator<     46 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[2].[1]               46 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[4].[1].arr           47 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[4].[1].arr           48 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[4].[1].operator<     48 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[3].[1]               48 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[5].[1].arr           49 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[5].[1].arr           50 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[5].[1].operator<     50 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[4].[1]               50 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[1].arr               51 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:71,c:16           
                                                                                                                  
[1].arr               52 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:71,c:7            
                                                                                                                  
[1].arr               53 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[2].arr               54 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[0].[2].arr           55 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[0].[2].operator<     55 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
min_idx.[0].[2]       55 (18:TRUE)     --              FALSE  dut.cc,l:53,c:7                                     
                                                                                                                  
[1].[2].arr           56 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[1].[2].arr           57 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[1].[2].operator<     57 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[1].[2]               57 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[2].arr           58 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[2].arr           59 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[2].operator<     59 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[1].[2]               59 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[3].[2].arr           60 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[3].[2].arr           61 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[3].[2].operator<     61 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[2].[2]               61 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[4].[2].arr           62 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[4].[2].arr           63 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[4].[2].operator<     63 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[3].[2]               63 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].arr               64 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:71,c:16           
                                                                                                                  
[2].arr               65 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:71,c:7            
                                                                                                                  
[2].arr               66 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[3].arr               67 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[0].[3].arr           68 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[0].[3].operator<     68 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[2]                   68 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[1].[3].arr           69 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[1].[3].arr           70 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[1].[3].operator<     70 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[1].[3]               70 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[3].arr           71 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[3].arr           72 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[3].operator<     72 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[1].[3]               72 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[3].[3].arr           73 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[3].[3].arr           74 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[3].[3].operator<     74 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[2].[3]               74 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[3].arr               75 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:71,c:16           
                                                                                                                  
[3].arr               76 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:71,c:7            
                                                                                                                  
[3].arr               77 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[4].arr               78 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[0].[4].arr           79 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[0].[4].operator<     79 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
min_idx.[0].[4]       79 (18:TRUE)     --              FALSE  dut.cc,l:53,c:7                                     
                                                                                                                  
[1].[4].arr           80 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[1].[4].arr           81 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[1].[4].operator<     81 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[1].[4]               81 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[4].arr           82 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[4].arr           83 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[4].operator<     83 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[1].[4]               83 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[4].arr               84 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:71,c:16           
                                                                                                                  
[4].arr               85 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:71,c:7            
                                                                                                                  
[4].arr               86 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[5].arr               87 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[0].[5].arr           88 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[0].[5].operator<     88 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[4]                   88 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[1].[5].arr           89 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[1].[5].arr           90 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[1].[5].operator<     90 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[1].[5]               90 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[5].arr               91 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:71,c:16           
                                                                                                                  
[5].arr               92 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:71,c:7            
                                                                                                                  
[5].arr               93 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[6].arr               94 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[0].[6].arr           95 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[0].[6].operator<     95 (18:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
min_idx.[0].[6]       95 (18:TRUE)     --              FALSE  dut.cc,l:53,c:7                                     
                                                                                                                  
[6].arr               96 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:71,c:16           
                                                                                                                  
[6].arr               97 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:71,c:7            
                                                                                                                  
[6].arr               98 (18:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
arr                   100 (19:TRUE)    --              FALSE  dut.cc,l:42,c:15 -> l:76,c:34                       
                                                                                                                  
arr                   101 (19:TRUE)    --              FALSE  dut.cc,l:42,c:15 -> l:77,c:34                       
                                                                                                                  
arr                   102 (19:TRUE)    --              FALSE  dut.cc,l:42,c:15 -> l:78,c:34                       
                                                                                                                  
arr                   103 (19:TRUE)    --              FALSE  dut.cc,l:42,c:15 -> l:79,c:34                       
                                                                                                                  
arr                   104 (19:TRUE)    --              FALSE  dut.cc,l:42,c:15 -> l:80,c:34                       
                                                                                                                  
arr                   105 (19:TRUE)    --              FALSE  dut.cc,l:42,c:15 -> l:81,c:34                       
                                                                                                                  
arr                   106 (19:TRUE)    --              FALSE  dut.cc,l:42,c:15 -> l:82,c:34                       
                                                                                                                  
arr                   107 (19:TRUE)    --              FALSE  dut.cc,l:42,c:15 -> l:83,c:34                       
                                                                                                                  
output                107 (19:TRUE)    --              FALSE  dut.cc,l:30,c:11 -> l:83,c:3                        
                                                                                                                  
dout.data.put::nb_pu  108 (20:FALSE)   --              FALSE  @(f:dut.h,l:47,c:31->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
dout                  108 (20:FALSE)   --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.m_trig_re  108 (20:FALSE)   --              FALSE  @(f:dut.h,l:47,c:31->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
dout                  110 (22:TRUE)    --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
thread1::put          110 (22:TRUE)    --              FALSE  dut.cc,l:28,c:11 mapped                             
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_do_stall_reg_full                                                                      
--------------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_do_stall_reg  6 (5:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
                                                                                                                  
