TimeQuest Timing Analyzer report for lab3_SL
Sat Sep 27 12:22:09 2014
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clk_sm:subClk|loop_clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clk_sm:subClk|loop_clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_sm:subClk|loop_clk'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Setup: 'clk_sm:subClk|loop_clk'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Hold: 'clk_sm:subClk|loop_clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_sm:subClk|loop_clk'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Setup: 'clk_sm:subClk|loop_clk'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Hold: 'clk_sm:subClk|loop_clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_sm:subClk|loop_clk'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; lab3_SL                                            ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5E144C8                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clk                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                    ;
; clk_sm:subClk|loop_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_sm:subClk|loop_clk } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                           ;
+------------+-----------------+------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note ;
+------------+-----------------+------------------------+------+
; 205.47 MHz ; 205.47 MHz      ; clk                    ;      ;
; 301.75 MHz ; 301.75 MHz      ; clk_sm:subClk|loop_clk ;      ;
+------------+-----------------+------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary             ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -3.867 ; -160.282      ;
; clk_sm:subClk|loop_clk ; -2.314 ; -26.868       ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary             ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; clk                    ; 0.108 ; 0.000         ;
; clk_sm:subClk|loop_clk ; 0.454 ; 0.000         ;
+------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------------+--------+-----------------+
; Clock                  ; Slack  ; End Point TNS   ;
+------------------------+--------+-----------------+
; clk                    ; -3.000 ; -75.863         ;
; clk_sm:subClk|loop_clk ; -1.487 ; -31.227         ;
+------------------------+--------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                             ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.867 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.788      ;
; -3.867 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.788      ;
; -3.867 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.788      ;
; -3.867 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.788      ;
; -3.867 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.788      ;
; -3.867 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.788      ;
; -3.867 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.788      ;
; -3.853 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.573     ; 4.281      ;
; -3.853 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.573     ; 4.281      ;
; -3.853 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.573     ; 4.281      ;
; -3.853 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.573     ; 4.281      ;
; -3.853 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.573     ; 4.281      ;
; -3.853 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.573     ; 4.281      ;
; -3.853 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.573     ; 4.281      ;
; -3.829 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.750      ;
; -3.829 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.750      ;
; -3.829 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.750      ;
; -3.829 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.750      ;
; -3.829 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.750      ;
; -3.829 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.750      ;
; -3.829 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.750      ;
; -3.829 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.750      ;
; -3.829 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.750      ;
; -3.829 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.750      ;
; -3.829 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.750      ;
; -3.829 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.750      ;
; -3.829 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.750      ;
; -3.829 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.750      ;
; -3.825 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.573     ; 4.253      ;
; -3.825 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.573     ; 4.253      ;
; -3.825 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.573     ; 4.253      ;
; -3.825 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.573     ; 4.253      ;
; -3.825 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.573     ; 4.253      ;
; -3.825 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.573     ; 4.253      ;
; -3.825 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.573     ; 4.253      ;
; -3.732 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.653      ;
; -3.732 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.653      ;
; -3.732 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.653      ;
; -3.732 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.653      ;
; -3.732 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.653      ;
; -3.732 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.653      ;
; -3.732 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.653      ;
; -3.601 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.522      ;
; -3.601 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.522      ;
; -3.601 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.522      ;
; -3.601 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.522      ;
; -3.601 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.522      ;
; -3.601 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.522      ;
; -3.601 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.522      ;
; -3.585 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.506      ;
; -3.585 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.506      ;
; -3.585 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.506      ;
; -3.585 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.506      ;
; -3.585 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.506      ;
; -3.585 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.506      ;
; -3.585 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.506      ;
; -3.501 ; clk_sm:subClk|counter[5]                               ; clk_sm:subClk|counter[14]                              ; clk          ; clk         ; 1.000        ; -0.082     ; 4.420      ;
; -3.501 ; clk_sm:subClk|counter[5]                               ; clk_sm:subClk|counter[19]                              ; clk          ; clk         ; 1.000        ; -0.082     ; 4.420      ;
; -3.501 ; clk_sm:subClk|counter[5]                               ; clk_sm:subClk|counter[20]                              ; clk          ; clk         ; 1.000        ; -0.082     ; 4.420      ;
; -3.501 ; clk_sm:subClk|counter[5]                               ; clk_sm:subClk|counter[21]                              ; clk          ; clk         ; 1.000        ; -0.082     ; 4.420      ;
; -3.501 ; clk_sm:subClk|counter[5]                               ; clk_sm:subClk|counter[22]                              ; clk          ; clk         ; 1.000        ; -0.082     ; 4.420      ;
; -3.501 ; clk_sm:subClk|counter[5]                               ; clk_sm:subClk|counter[24]                              ; clk          ; clk         ; 1.000        ; -0.082     ; 4.420      ;
; -3.501 ; clk_sm:subClk|counter[5]                               ; clk_sm:subClk|counter[25]                              ; clk          ; clk         ; 1.000        ; -0.082     ; 4.420      ;
; -3.473 ; clk_sm:subClk|counter[6]                               ; clk_sm:subClk|counter[14]                              ; clk          ; clk         ; 1.000        ; -0.082     ; 4.392      ;
; -3.473 ; clk_sm:subClk|counter[6]                               ; clk_sm:subClk|counter[19]                              ; clk          ; clk         ; 1.000        ; -0.082     ; 4.392      ;
; -3.473 ; clk_sm:subClk|counter[6]                               ; clk_sm:subClk|counter[20]                              ; clk          ; clk         ; 1.000        ; -0.082     ; 4.392      ;
; -3.473 ; clk_sm:subClk|counter[6]                               ; clk_sm:subClk|counter[21]                              ; clk          ; clk         ; 1.000        ; -0.082     ; 4.392      ;
; -3.473 ; clk_sm:subClk|counter[6]                               ; clk_sm:subClk|counter[22]                              ; clk          ; clk         ; 1.000        ; -0.082     ; 4.392      ;
; -3.473 ; clk_sm:subClk|counter[6]                               ; clk_sm:subClk|counter[24]                              ; clk          ; clk         ; 1.000        ; -0.082     ; 4.392      ;
; -3.473 ; clk_sm:subClk|counter[6]                               ; clk_sm:subClk|counter[25]                              ; clk          ; clk         ; 1.000        ; -0.082     ; 4.392      ;
; -3.460 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.381      ;
; -3.460 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.381      ;
; -3.460 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.381      ;
; -3.460 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.381      ;
; -3.460 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.381      ;
; -3.460 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.381      ;
; -3.460 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.381      ;
; -3.460 ; clk_sm:subClk|counter[7]                               ; clk_sm:subClk|counter[14]                              ; clk          ; clk         ; 1.000        ; -0.082     ; 4.379      ;
; -3.460 ; clk_sm:subClk|counter[7]                               ; clk_sm:subClk|counter[19]                              ; clk          ; clk         ; 1.000        ; -0.082     ; 4.379      ;
; -3.460 ; clk_sm:subClk|counter[7]                               ; clk_sm:subClk|counter[20]                              ; clk          ; clk         ; 1.000        ; -0.082     ; 4.379      ;
; -3.460 ; clk_sm:subClk|counter[7]                               ; clk_sm:subClk|counter[21]                              ; clk          ; clk         ; 1.000        ; -0.082     ; 4.379      ;
; -3.460 ; clk_sm:subClk|counter[7]                               ; clk_sm:subClk|counter[22]                              ; clk          ; clk         ; 1.000        ; -0.082     ; 4.379      ;
; -3.460 ; clk_sm:subClk|counter[7]                               ; clk_sm:subClk|counter[24]                              ; clk          ; clk         ; 1.000        ; -0.082     ; 4.379      ;
; -3.460 ; clk_sm:subClk|counter[7]                               ; clk_sm:subClk|counter[25]                              ; clk          ; clk         ; 1.000        ; -0.082     ; 4.379      ;
; -3.448 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[14]                              ; clk          ; clk         ; 1.000        ; -0.576     ; 3.873      ;
; -3.448 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[19]                              ; clk          ; clk         ; 1.000        ; -0.576     ; 3.873      ;
; -3.448 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[20]                              ; clk          ; clk         ; 1.000        ; -0.576     ; 3.873      ;
; -3.448 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[21]                              ; clk          ; clk         ; 1.000        ; -0.576     ; 3.873      ;
; -3.448 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[22]                              ; clk          ; clk         ; 1.000        ; -0.576     ; 3.873      ;
; -3.448 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[24]                              ; clk          ; clk         ; 1.000        ; -0.576     ; 3.873      ;
; -3.448 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[25]                              ; clk          ; clk         ; 1.000        ; -0.576     ; 3.873      ;
; -3.439 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.360      ;
; -3.439 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.360      ;
; -3.439 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.360      ;
; -3.439 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.360      ;
; -3.439 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.360      ;
; -3.439 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.360      ;
; -3.439 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.360      ;
; -3.395 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; 0.392      ; 4.788      ;
; -3.395 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; clk          ; clk         ; 1.000        ; 0.392      ; 4.788      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_sm:subClk|loop_clk'                                                                                                                                 ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -2.314 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 3.235      ;
; -2.314 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 3.235      ;
; -2.314 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 3.235      ;
; -2.314 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 3.235      ;
; -2.314 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 3.235      ;
; -2.314 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 3.235      ;
; -2.314 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 3.235      ;
; -2.314 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 3.235      ;
; -2.052 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.973      ;
; -2.052 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.973      ;
; -2.052 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.973      ;
; -2.052 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.973      ;
; -2.052 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.973      ;
; -2.052 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.973      ;
; -2.052 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.973      ;
; -2.052 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.973      ;
; -1.999 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.919      ;
; -1.999 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.919      ;
; -1.999 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.919      ;
; -1.999 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.919      ;
; -1.999 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.919      ;
; -1.999 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.919      ;
; -1.999 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.919      ;
; -1.999 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.919      ;
; -1.905 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.825      ;
; -1.790 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.710      ;
; -1.757 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.677      ;
; -1.756 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.676      ;
; -1.744 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.664      ;
; -1.744 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.664      ;
; -1.744 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.664      ;
; -1.744 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.664      ;
; -1.744 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.664      ;
; -1.744 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.664      ;
; -1.744 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.664      ;
; -1.708 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.629      ;
; -1.708 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.629      ;
; -1.708 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.629      ;
; -1.708 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.629      ;
; -1.708 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.629      ;
; -1.708 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.629      ;
; -1.708 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.629      ;
; -1.708 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.629      ;
; -1.705 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.625      ;
; -1.705 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.625      ;
; -1.705 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.625      ;
; -1.705 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.625      ;
; -1.705 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.625      ;
; -1.705 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.625      ;
; -1.705 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.625      ;
; -1.613 ; last_state:rememberState|laststate[0]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.534      ;
; -1.613 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.533      ;
; -1.613 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.533      ;
; -1.613 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.533      ;
; -1.613 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.533      ;
; -1.613 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.533      ;
; -1.613 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.533      ;
; -1.606 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.527      ;
; -1.557 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.478      ;
; -1.557 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.478      ;
; -1.557 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.478      ;
; -1.557 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.478      ;
; -1.557 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.478      ;
; -1.557 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.478      ;
; -1.557 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.478      ;
; -1.506 ; sample_keys:sample|samples[0]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.426      ;
; -1.330 ; last_state:rememberState|laststate[2]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.251      ;
; -1.298 ; row_sm:row|state[3]                     ; last_state:rememberState|laststate[3]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.218      ;
; -1.266 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.187      ;
; -1.266 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.187      ;
; -1.266 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.187      ;
; -1.266 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.187      ;
; -1.266 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.187      ;
; -1.266 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.187      ;
; -1.266 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.187      ;
; -1.266 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.187      ;
; -1.096 ; sample_keys:sample|samples[2]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.016      ;
; -1.010 ; row_sm:row|state[0]                     ; last_state:rememberState|laststate[0]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.931      ;
; -1.009 ; last_state:rememberState|laststate[3]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.930      ;
; -0.841 ; sample_keys:sample|samples[3]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 1.761      ;
; -0.828 ; last_state:rememberState|laststate[1]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.749      ;
; -0.800 ; row_sm:row|state[0]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.079     ; 1.722      ;
; -0.800 ; row_sm:row|state[0]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.079     ; 1.722      ;
; -0.757 ; row_sm:row|state[1]                     ; last_state:rememberState|laststate[1]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 1.677      ;
; -0.756 ; row_sm:row|state[0]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.079     ; 1.678      ;
; -0.720 ; row_sm:row|state[2]                     ; last_state:rememberState|laststate[2]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 1.640      ;
; -0.710 ; sample_keys:sample|samples[1]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 1.630      ;
; -0.602 ; row_sm:row|state[2]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 1.522      ;
; -0.557 ; row_sm:row|state[3]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 1.477      ;
; -0.532 ; row_sm:row|state[1]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.453      ;
; -0.385 ; row_sm:row|state[2]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.306      ;
; -0.371 ; row_sm:row|state[2]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.292      ;
; -0.215 ; row_sm:row|state[1]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 1.135      ;
; -0.197 ; record_sm:memory|last[2]                ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.118      ;
; -0.187 ; record_sm:memory|last[1]                ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.108      ;
; -0.186 ; record_sm:memory|last[3]                ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.107      ;
; -0.184 ; record_sm:memory|last[0]                ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.105      ;
; -0.178 ; row_sm:row|state[1]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.099      ;
; -0.012 ; row_sm:row|state[3]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 0.933      ;
; -0.010 ; row_sm:row|state[3]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 0.931      ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                         ;
+-------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; 0.108 ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk ; clk         ; 0.000        ; 2.739      ; 3.350      ;
; 0.454 ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ; clk                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk ; clk         ; -0.500       ; 2.739      ; 3.208      ;
; 0.605 ; clk_sm:subClk|counter[25]                               ; clk_sm:subClk|counter[26]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.393      ;
; 0.612 ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.400      ;
; 0.615 ; clk_sm:subClk|counter[22]                               ; clk_sm:subClk|counter[23]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.403      ;
; 0.621 ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.409      ;
; 0.627 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk                    ; clk         ; 0.000        ; 0.573      ; 1.412      ;
; 0.723 ; clk_sm:subClk|counter[17]                               ; clk_sm:subClk|counter[17]                               ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.037      ;
; 0.724 ; clk_sm:subClk|counter[15]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.038      ;
; 0.726 ; clk_sm:subClk|counter[16]                               ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.040      ;
; 0.727 ; clk_sm:subClk|counter[23]                               ; clk_sm:subClk|counter[23]                               ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.041      ;
; 0.734 ; clk_sm:subClk|counter[1]                                ; clk_sm:subClk|counter[1]                                ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.028      ;
; 0.735 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[3]                                ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.029      ;
; 0.736 ; clk_sm:subClk|counter[25]                               ; clk_sm:subClk|counter[27]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.524      ;
; 0.738 ; clk_sm:subClk|counter[2]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.032      ;
; 0.740 ; clk_sm:subClk|counter[0]                                ; clk_sm:subClk|counter[0]                                ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.054      ;
; 0.742 ; clk_sm:subClk|counter[27]                               ; clk_sm:subClk|counter[27]                               ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.056      ;
; 0.743 ; clk_sm:subClk|counter[18]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.057      ;
; 0.743 ; clk_sm:subClk|counter[26]                               ; clk_sm:subClk|counter[26]                               ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.057      ;
; 0.745 ; clk_sm:subClk|counter[25]                               ; clk_sm:subClk|counter[25]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[14]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.039      ;
; 0.748 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.749 ; clk_sm:subClk|counter[22]                               ; clk_sm:subClk|counter[22]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.750 ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.538      ;
; 0.751 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.043      ;
; 0.752 ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[17]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.540      ;
; 0.754 ; clk_sm:subClk|counter[21]                               ; clk_sm:subClk|counter[23]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.542      ;
; 0.758 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.050      ;
; 0.758 ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.052      ;
; 0.758 ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.052      ;
; 0.758 ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[13]                               ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.052      ;
; 0.759 ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.547      ;
; 0.761 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[5]                                ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; clk_sm:subClk|counter[7]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; clk_sm:subClk|counter[19]                               ; clk_sm:subClk|counter[19]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.549      ;
; 0.762 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[12]                               ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.763 ; clk_sm:subClk|counter[6]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; clk_sm:subClk|counter[20]                               ; clk_sm:subClk|counter[20]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; clk_sm:subClk|counter[21]                               ; clk_sm:subClk|counter[21]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_sm:subClk|counter[22]                               ; clk_sm:subClk|counter[26]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.552      ;
; 0.767 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.573      ; 1.552      ;
; 0.769 ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.557      ;
; 0.769 ; clk_sm:subClk|counter[20]                               ; clk_sm:subClk|counter[23]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.557      ;
; 0.773 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.065      ;
; 0.778 ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.566      ;
; 0.814 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.573      ; 1.599      ;
; 0.827 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk                    ; clk         ; 0.000        ; 0.573      ; 1.612      ;
; 0.827 ; clk_sm:subClk|counter[24]                               ; clk_sm:subClk|counter[26]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.615      ;
; 0.890 ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[17]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.678      ;
; 0.890 ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.678      ;
; 0.892 ; clk_sm:subClk|counter[19]                               ; clk_sm:subClk|counter[23]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.680      ;
; 0.895 ; clk_sm:subClk|counter[22]                               ; clk_sm:subClk|counter[27]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.683      ;
; 0.899 ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.687      ;
; 0.899 ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.687      ;
; 0.903 ; clk_sm:subClk|counter[21]                               ; clk_sm:subClk|counter[26]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.691      ;
; 0.909 ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[17]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.697      ;
; 0.909 ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.697      ;
; 0.918 ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.706      ;
; 0.918 ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.706      ;
; 0.918 ; clk_sm:subClk|counter[20]                               ; clk_sm:subClk|counter[26]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.706      ;
; 0.924 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.101      ; 1.237      ;
; 0.946 ; clk_sm:subClk|counter[24]                               ; clk_sm:subClk|counter[27]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.734      ;
; 0.952 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.244      ;
; 0.952 ; clk_sm:subClk|counter[24]                               ; clk_sm:subClk|counter[24]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.245      ;
; 0.955 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.247      ;
; 0.955 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.247      ;
; 0.958 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.250      ;
; 0.959 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.251      ;
; 0.962 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.254      ;
; 0.965 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.257      ;
; 0.967 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.573      ; 1.752      ;
; 1.030 ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[17]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.818      ;
; 1.030 ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.818      ;
; 1.034 ; clk_sm:subClk|counter[21]                               ; clk_sm:subClk|counter[27]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.822      ;
; 1.039 ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.827      ;
; 1.039 ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.827      ;
; 1.041 ; clk_sm:subClk|counter[19]                               ; clk_sm:subClk|counter[26]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.829      ;
; 1.049 ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[17]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.837      ;
; 1.049 ; clk_sm:subClk|counter[20]                               ; clk_sm:subClk|counter[27]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.837      ;
; 1.050 ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.838      ;
; 1.058 ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.846      ;
; 1.059 ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.847      ;
; 1.078 ; clk_sm:subClk|counter[15]                               ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.392      ;
; 1.078 ; clk_sm:subClk|counter[17]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.392      ;
; 1.087 ; clk_sm:subClk|counter[16]                               ; clk_sm:subClk|counter[17]                               ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.401      ;
; 1.089 ; clk_sm:subClk|counter[1]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.383      ;
; 1.090 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.384      ;
; 1.096 ; clk_sm:subClk|counter[16]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.410      ;
; 1.099 ; clk_sm:subClk|counter[2]                                ; clk_sm:subClk|counter[3]                                ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.393      ;
; 1.101 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.393      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_sm:subClk|loop_clk'                                                                                                                                 ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.454 ; row_sm:row|state[0]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; row_sm:row|state[1]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; row_sm:row|state[2]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; row_sm:row|state[3]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 0.758      ;
; 0.518 ; row_sm:row|state[3]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 0.810      ;
; 0.521 ; row_sm:row|state[3]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 0.813      ;
; 0.706 ; record_sm:memory|last[0]                ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 0.998      ;
; 0.707 ; record_sm:memory|last[3]                ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 0.999      ;
; 0.709 ; record_sm:memory|last[1]                ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.001      ;
; 0.724 ; row_sm:row|state[1]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.016      ;
; 0.725 ; record_sm:memory|last[2]                ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.017      ;
; 0.767 ; row_sm:row|state[1]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 1.058      ;
; 0.818 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.110      ;
; 0.858 ; row_sm:row|state[2]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.150      ;
; 0.884 ; row_sm:row|state[2]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.176      ;
; 1.001 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.293      ;
; 1.009 ; row_sm:row|state[3]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 1.300      ;
; 1.059 ; row_sm:row|state[2]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 1.350      ;
; 1.064 ; row_sm:row|state[1]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.356      ;
; 1.146 ; sample_keys:sample|samples[1]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 1.437      ;
; 1.180 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.472      ;
; 1.197 ; last_state:rememberState|laststate[1]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.489      ;
; 1.211 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.503      ;
; 1.213 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.505      ;
; 1.265 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.557      ;
; 1.278 ; row_sm:row|state[2]                     ; last_state:rememberState|laststate[2]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 1.569      ;
; 1.284 ; row_sm:row|state[0]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 1.577      ;
; 1.290 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.582      ;
; 1.294 ; sample_keys:sample|samples[3]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 1.585      ;
; 1.296 ; row_sm:row|state[1]                     ; last_state:rememberState|laststate[1]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 1.587      ;
; 1.308 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.600      ;
; 1.327 ; row_sm:row|state[0]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 1.620      ;
; 1.328 ; row_sm:row|state[0]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 1.621      ;
; 1.337 ; last_state:rememberState|laststate[3]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.629      ;
; 1.432 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 1.723      ;
; 1.464 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.756      ;
; 1.476 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.768      ;
; 1.480 ; row_sm:row|state[0]                     ; last_state:rememberState|laststate[0]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.772      ;
; 1.509 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 1.800      ;
; 1.512 ; sample_keys:sample|samples[2]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 1.803      ;
; 1.582 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.874      ;
; 1.594 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 1.885      ;
; 1.622 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.914      ;
; 1.630 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.922      ;
; 1.637 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 1.928      ;
; 1.652 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 1.943      ;
; 1.655 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.947      ;
; 1.662 ; last_state:rememberState|laststate[2]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.954      ;
; 1.674 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.966      ;
; 1.683 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 1.974      ;
; 1.718 ; row_sm:row|state[3]                     ; last_state:rememberState|laststate[3]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.009      ;
; 1.719 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.010      ;
; 1.731 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.022      ;
; 1.793 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.084      ;
; 1.813 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.104      ;
; 1.817 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.108      ;
; 1.824 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.116      ;
; 1.824 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.116      ;
; 1.824 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.116      ;
; 1.824 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.116      ;
; 1.824 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.116      ;
; 1.824 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.116      ;
; 1.824 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.116      ;
; 1.824 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.116      ;
; 1.894 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.185      ;
; 1.902 ; last_state:rememberState|laststate[0]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.194      ;
; 1.912 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.203      ;
; 1.922 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.213      ;
; 1.952 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.243      ;
; 1.957 ; sample_keys:sample|samples[0]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.248      ;
; 1.981 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.272      ;
; 2.046 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.338      ;
; 2.140 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.432      ;
; 2.140 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.432      ;
; 2.140 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.432      ;
; 2.140 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.432      ;
; 2.211 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.502      ;
; 2.211 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.502      ;
; 2.211 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.502      ;
; 2.211 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.502      ;
; 2.277 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.569      ;
; 2.277 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.569      ;
; 2.277 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.569      ;
; 2.277 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.569      ;
; 2.287 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.578      ;
; 2.287 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.578      ;
; 2.287 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.578      ;
; 2.287 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.578      ;
; 2.359 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.650      ;
; 2.359 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.650      ;
; 2.359 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.650      ;
; 2.359 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.650      ;
; 2.577 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.868      ;
; 2.577 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.868      ;
; 2.577 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.868      ;
; 2.577 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.868      ;
; 2.611 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.903      ;
; 2.611 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.903      ;
; 2.611 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.903      ;
; 2.611 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.903      ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[0]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[10]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[11]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[13]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[14]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[15]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[16]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[17]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[18]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[19]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[1]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[20]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[21]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[22]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[23]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[24]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[25]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[26]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[27]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[2]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[3]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[4]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[5]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[6]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[7]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[8]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[9]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|loop_clk                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[0]                                ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[15]                               ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[16]                               ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[17]                               ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[18]                               ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[23]                               ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[26]                               ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[27]                               ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[10]                               ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[11]                               ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[13]                               ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[1]                                ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[2]                                ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[3]                                ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[4]                                ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[5]                                ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[6]                                ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[7]                                ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[8]                                ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[9]                                ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[14]                               ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[19]                               ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[20]                               ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[21]                               ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[22]                               ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[24]                               ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[25]                               ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|loop_clk                                  ;
; 0.296  ; 0.484        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|loop_clk                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_sm:subClk|loop_clk'                                                                       ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_pressed:recordPressed|wasPressed ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[3]           ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[0]   ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[1]   ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[2]   ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[3]   ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_pressed:recordPressed|wasPressed ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]                ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]                ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]                ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]                ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]            ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]            ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]            ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]            ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]                     ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]                     ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]                     ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]                     ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[0]           ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[1]           ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[2]           ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[3]           ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[0]   ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[1]   ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[2]   ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[3]   ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_pressed:recordPressed|wasPressed ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]                ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]                ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]                ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]                ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]            ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]            ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]            ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]            ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]                     ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]                     ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]                     ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]                     ;
; 0.402  ; 0.590        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[0]           ;
; 0.402  ; 0.590        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[1]           ;
; 0.402  ; 0.590        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[2]           ;
; 0.402  ; 0.590        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[3]           ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|inclk[0]        ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|outclk          ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[0]|clk                      ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[1]|clk                      ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[2]|clk                      ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[3]|clk                      ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[0]|clk                  ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[1]|clk                  ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[2]|clk                  ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[3]|clk                  ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; recordPressed|wasPressed|clk            ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[0]|clk          ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[1]|clk          ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[2]|clk          ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[3]|clk          ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[0]|clk                        ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[1]|clk                        ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[2]|clk                        ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[3]|clk                        ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[0]|clk                   ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[1]|clk                   ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[2]|clk                   ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk|q                       ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[0]|clk                      ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[1]|clk                      ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[2]|clk                      ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[3]|clk                      ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[0]|clk                  ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[1]|clk                  ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[2]|clk                  ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[3]|clk                  ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; recordPressed|wasPressed|clk            ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[0]|clk          ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[1]|clk          ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[2]|clk          ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; reset     ; clk                    ; 3.188 ; 3.418 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; 5.252 ; 5.430 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; 5.111 ; 5.430 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; 5.252 ; 5.430 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; 4.974 ; 5.181 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; 4.708 ; 4.990 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; 3.673 ; 4.049 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; reset     ; clk                    ; -2.324 ; -2.579 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; -1.968 ; -2.237 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; -3.110 ; -3.325 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; -2.311 ; -2.482 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; -3.788 ; -4.013 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; -1.968 ; -2.237 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; -1.664 ; -1.952 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; on1       ; clk                    ; 7.004  ; 6.952  ; Rise       ; clk                    ;
; on2       ; clk                    ; 6.968  ; 7.023  ; Rise       ; clk                    ;
; seg[*]    ; clk                    ; 11.967 ; 11.989 ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 10.901 ; 10.757 ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 10.841 ; 10.501 ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 10.780 ; 10.670 ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 10.995 ; 10.940 ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 11.007 ; 10.891 ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 10.857 ; 10.761 ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 11.967 ; 11.989 ; Rise       ; clk                    ;
; led1      ; clk_sm:subClk|loop_clk ; 8.543  ; 8.275  ; Rise       ; clk_sm:subClk|loop_clk ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 12.147 ; 12.169 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 11.081 ; 10.937 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 11.021 ; 10.681 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 10.960 ; 10.850 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 11.175 ; 11.120 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 11.187 ; 11.071 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 11.037 ; 10.941 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 12.147 ; 12.169 ; Rise       ; clk_sm:subClk|loop_clk ;
; state[*]  ; clk_sm:subClk|loop_clk ; 8.158  ; 7.923  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[0] ; clk_sm:subClk|loop_clk ; 7.820  ; 7.643  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[1] ; clk_sm:subClk|loop_clk ; 8.153  ; 7.923  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[2] ; clk_sm:subClk|loop_clk ; 7.656  ; 7.448  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[3] ; clk_sm:subClk|loop_clk ; 8.158  ; 7.912  ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; on1       ; clk                    ; 6.845  ; 6.794  ; Rise       ; clk                    ;
; on2       ; clk                    ; 6.810  ; 6.863  ; Rise       ; clk                    ;
; seg[*]    ; clk                    ; 9.490  ; 9.339  ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 9.533  ; 9.452  ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 9.490  ; 9.409  ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 9.647  ; 9.339  ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 9.637  ; 9.588  ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 9.648  ; 9.771  ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 9.510  ; 9.430  ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 10.704 ; 10.640 ; Rise       ; clk                    ;
; led1      ; clk_sm:subClk|loop_clk ; 8.285  ; 8.026  ; Rise       ; clk_sm:subClk|loop_clk ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 8.829  ; 8.678  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 8.872  ; 8.791  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 8.829  ; 8.748  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 8.979  ; 8.678  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 8.976  ; 8.927  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 8.987  ; 9.103  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 8.849  ; 8.769  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 10.043 ; 9.979  ; Rise       ; clk_sm:subClk|loop_clk ;
; state[*]  ; clk_sm:subClk|loop_clk ; 7.434  ; 7.233  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[0] ; clk_sm:subClk|loop_clk ; 7.591  ; 7.420  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[1] ; clk_sm:subClk|loop_clk ; 7.910  ; 7.689  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[2] ; clk_sm:subClk|loop_clk ; 7.434  ; 7.233  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[3] ; clk_sm:subClk|loop_clk ; 7.916  ; 7.679  ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                            ;
+------------+-----------------+------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note ;
+------------+-----------------+------------------------+------+
; 216.97 MHz ; 216.97 MHz      ; clk                    ;      ;
; 322.06 MHz ; 322.06 MHz      ; clk_sm:subClk|loop_clk ;      ;
+------------+-----------------+------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -3.609 ; -146.781      ;
; clk_sm:subClk|loop_clk ; -2.105 ; -24.185       ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary              ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; clk                    ; 0.150 ; 0.000         ;
; clk_sm:subClk|loop_clk ; 0.403 ; 0.000         ;
+------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; clk                    ; -3.000 ; -75.863        ;
; clk_sm:subClk|loop_clk ; -1.487 ; -31.227        ;
+------------------------+--------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                              ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.609 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.539      ;
; -3.609 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.539      ;
; -3.609 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.539      ;
; -3.609 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.539      ;
; -3.609 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.539      ;
; -3.609 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.539      ;
; -3.609 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.539      ;
; -3.596 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.539     ; 4.059      ;
; -3.596 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.539     ; 4.059      ;
; -3.596 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.539     ; 4.059      ;
; -3.596 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.539     ; 4.059      ;
; -3.596 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.539     ; 4.059      ;
; -3.596 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.539     ; 4.059      ;
; -3.596 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.539     ; 4.059      ;
; -3.555 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.539     ; 4.018      ;
; -3.555 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.539     ; 4.018      ;
; -3.555 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.539     ; 4.018      ;
; -3.555 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.539     ; 4.018      ;
; -3.555 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.539     ; 4.018      ;
; -3.555 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.539     ; 4.018      ;
; -3.555 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.539     ; 4.018      ;
; -3.533 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.463      ;
; -3.533 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.463      ;
; -3.533 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.463      ;
; -3.533 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.463      ;
; -3.533 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.463      ;
; -3.533 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.463      ;
; -3.533 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.463      ;
; -3.533 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.463      ;
; -3.533 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.463      ;
; -3.533 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.463      ;
; -3.533 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.463      ;
; -3.533 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.463      ;
; -3.533 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.463      ;
; -3.533 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.463      ;
; -3.484 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.414      ;
; -3.484 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.414      ;
; -3.484 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.414      ;
; -3.484 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.414      ;
; -3.484 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.414      ;
; -3.484 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.414      ;
; -3.484 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.414      ;
; -3.340 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.270      ;
; -3.340 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.270      ;
; -3.340 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.270      ;
; -3.340 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.270      ;
; -3.340 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.270      ;
; -3.340 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.270      ;
; -3.340 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.270      ;
; -3.303 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.233      ;
; -3.303 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.233      ;
; -3.303 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.233      ;
; -3.303 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.233      ;
; -3.303 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.233      ;
; -3.303 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.233      ;
; -3.303 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.233      ;
; -3.207 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.137      ;
; -3.207 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.137      ;
; -3.207 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.137      ;
; -3.207 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.137      ;
; -3.207 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.137      ;
; -3.207 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.137      ;
; -3.207 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.137      ;
; -3.190 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[14]                              ; clk          ; clk         ; 1.000        ; -0.544     ; 3.648      ;
; -3.190 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[19]                              ; clk          ; clk         ; 1.000        ; -0.544     ; 3.648      ;
; -3.190 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[20]                              ; clk          ; clk         ; 1.000        ; -0.544     ; 3.648      ;
; -3.190 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[21]                              ; clk          ; clk         ; 1.000        ; -0.544     ; 3.648      ;
; -3.190 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[22]                              ; clk          ; clk         ; 1.000        ; -0.544     ; 3.648      ;
; -3.190 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[24]                              ; clk          ; clk         ; 1.000        ; -0.544     ; 3.648      ;
; -3.190 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[25]                              ; clk          ; clk         ; 1.000        ; -0.544     ; 3.648      ;
; -3.183 ; clk_sm:subClk|counter[5]                               ; clk_sm:subClk|counter[14]                              ; clk          ; clk         ; 1.000        ; -0.073     ; 4.112      ;
; -3.183 ; clk_sm:subClk|counter[5]                               ; clk_sm:subClk|counter[19]                              ; clk          ; clk         ; 1.000        ; -0.073     ; 4.112      ;
; -3.183 ; clk_sm:subClk|counter[5]                               ; clk_sm:subClk|counter[20]                              ; clk          ; clk         ; 1.000        ; -0.073     ; 4.112      ;
; -3.183 ; clk_sm:subClk|counter[5]                               ; clk_sm:subClk|counter[21]                              ; clk          ; clk         ; 1.000        ; -0.073     ; 4.112      ;
; -3.183 ; clk_sm:subClk|counter[5]                               ; clk_sm:subClk|counter[22]                              ; clk          ; clk         ; 1.000        ; -0.073     ; 4.112      ;
; -3.183 ; clk_sm:subClk|counter[5]                               ; clk_sm:subClk|counter[24]                              ; clk          ; clk         ; 1.000        ; -0.073     ; 4.112      ;
; -3.183 ; clk_sm:subClk|counter[5]                               ; clk_sm:subClk|counter[25]                              ; clk          ; clk         ; 1.000        ; -0.073     ; 4.112      ;
; -3.171 ; clk_sm:subClk|counter[6]                               ; clk_sm:subClk|counter[14]                              ; clk          ; clk         ; 1.000        ; -0.073     ; 4.100      ;
; -3.171 ; clk_sm:subClk|counter[6]                               ; clk_sm:subClk|counter[19]                              ; clk          ; clk         ; 1.000        ; -0.073     ; 4.100      ;
; -3.171 ; clk_sm:subClk|counter[6]                               ; clk_sm:subClk|counter[20]                              ; clk          ; clk         ; 1.000        ; -0.073     ; 4.100      ;
; -3.171 ; clk_sm:subClk|counter[6]                               ; clk_sm:subClk|counter[21]                              ; clk          ; clk         ; 1.000        ; -0.073     ; 4.100      ;
; -3.171 ; clk_sm:subClk|counter[6]                               ; clk_sm:subClk|counter[22]                              ; clk          ; clk         ; 1.000        ; -0.073     ; 4.100      ;
; -3.171 ; clk_sm:subClk|counter[6]                               ; clk_sm:subClk|counter[24]                              ; clk          ; clk         ; 1.000        ; -0.073     ; 4.100      ;
; -3.171 ; clk_sm:subClk|counter[6]                               ; clk_sm:subClk|counter[25]                              ; clk          ; clk         ; 1.000        ; -0.073     ; 4.100      ;
; -3.168 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.098      ;
; -3.168 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.098      ;
; -3.168 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.098      ;
; -3.168 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.098      ;
; -3.168 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.098      ;
; -3.168 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.098      ;
; -3.168 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.098      ;
; -3.162 ; clk_sm:subClk|counter[7]                               ; clk_sm:subClk|counter[14]                              ; clk          ; clk         ; 1.000        ; -0.073     ; 4.091      ;
; -3.162 ; clk_sm:subClk|counter[7]                               ; clk_sm:subClk|counter[19]                              ; clk          ; clk         ; 1.000        ; -0.073     ; 4.091      ;
; -3.162 ; clk_sm:subClk|counter[7]                               ; clk_sm:subClk|counter[20]                              ; clk          ; clk         ; 1.000        ; -0.073     ; 4.091      ;
; -3.162 ; clk_sm:subClk|counter[7]                               ; clk_sm:subClk|counter[21]                              ; clk          ; clk         ; 1.000        ; -0.073     ; 4.091      ;
; -3.162 ; clk_sm:subClk|counter[7]                               ; clk_sm:subClk|counter[22]                              ; clk          ; clk         ; 1.000        ; -0.073     ; 4.091      ;
; -3.162 ; clk_sm:subClk|counter[7]                               ; clk_sm:subClk|counter[24]                              ; clk          ; clk         ; 1.000        ; -0.073     ; 4.091      ;
; -3.162 ; clk_sm:subClk|counter[7]                               ; clk_sm:subClk|counter[25]                              ; clk          ; clk         ; 1.000        ; -0.073     ; 4.091      ;
; -3.161 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; 0.376      ; 4.539      ;
; -3.161 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; clk          ; clk         ; 1.000        ; 0.376      ; 4.539      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_sm:subClk|loop_clk'                                                                                                                                  ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -2.105 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 3.035      ;
; -2.105 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 3.035      ;
; -2.105 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 3.035      ;
; -2.105 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 3.035      ;
; -2.105 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 3.035      ;
; -2.105 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 3.035      ;
; -2.105 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 3.035      ;
; -2.105 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 3.035      ;
; -1.827 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.757      ;
; -1.827 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.757      ;
; -1.827 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.757      ;
; -1.827 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.757      ;
; -1.827 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.757      ;
; -1.827 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.757      ;
; -1.827 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.757      ;
; -1.827 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.757      ;
; -1.760 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.689      ;
; -1.753 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.682      ;
; -1.753 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.682      ;
; -1.753 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.682      ;
; -1.753 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.682      ;
; -1.753 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.682      ;
; -1.753 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.682      ;
; -1.753 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.682      ;
; -1.702 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.631      ;
; -1.635 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.564      ;
; -1.627 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.556      ;
; -1.580 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.509      ;
; -1.563 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.492      ;
; -1.563 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.492      ;
; -1.563 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.492      ;
; -1.563 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.492      ;
; -1.563 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.492      ;
; -1.563 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.492      ;
; -1.563 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.492      ;
; -1.548 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.477      ;
; -1.541 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.470      ;
; -1.541 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.470      ;
; -1.541 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.470      ;
; -1.541 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.470      ;
; -1.541 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.470      ;
; -1.541 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.470      ;
; -1.490 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.420      ;
; -1.490 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.420      ;
; -1.490 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.420      ;
; -1.490 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.420      ;
; -1.490 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.420      ;
; -1.490 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.420      ;
; -1.490 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.420      ;
; -1.490 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.420      ;
; -1.432 ; last_state:rememberState|laststate[0]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.362      ;
; -1.419 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.348      ;
; -1.419 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.348      ;
; -1.419 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.348      ;
; -1.419 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.348      ;
; -1.419 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.348      ;
; -1.419 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.348      ;
; -1.416 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.346      ;
; -1.373 ; sample_keys:sample|samples[0]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.302      ;
; -1.368 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.298      ;
; -1.368 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.298      ;
; -1.368 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.298      ;
; -1.368 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.298      ;
; -1.368 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.298      ;
; -1.368 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.298      ;
; -1.368 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.298      ;
; -1.181 ; row_sm:row|state[3]                     ; last_state:rememberState|laststate[3]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.110      ;
; -1.150 ; last_state:rememberState|laststate[2]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.080      ;
; -1.077 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.007      ;
; -1.077 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.007      ;
; -1.077 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.007      ;
; -1.077 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.007      ;
; -1.077 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.007      ;
; -1.077 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.007      ;
; -1.077 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.007      ;
; -1.077 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.007      ;
; -0.915 ; sample_keys:sample|samples[2]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 1.844      ;
; -0.910 ; row_sm:row|state[0]                     ; last_state:rememberState|laststate[0]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.840      ;
; -0.812 ; last_state:rememberState|laststate[3]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.742      ;
; -0.703 ; sample_keys:sample|samples[3]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 1.632      ;
; -0.698 ; row_sm:row|state[0]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 1.629      ;
; -0.698 ; row_sm:row|state[0]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 1.629      ;
; -0.666 ; row_sm:row|state[0]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 1.597      ;
; -0.662 ; last_state:rememberState|laststate[1]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.592      ;
; -0.650 ; row_sm:row|state[1]                     ; last_state:rememberState|laststate[1]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 1.579      ;
; -0.609 ; row_sm:row|state[2]                     ; last_state:rememberState|laststate[2]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 1.538      ;
; -0.581 ; sample_keys:sample|samples[1]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 1.510      ;
; -0.501 ; row_sm:row|state[2]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.431      ;
; -0.402 ; row_sm:row|state[1]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.332      ;
; -0.400 ; row_sm:row|state[3]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.330      ;
; -0.246 ; row_sm:row|state[2]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.176      ;
; -0.235 ; row_sm:row|state[2]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.165      ;
; -0.132 ; row_sm:row|state[1]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.062      ;
; -0.095 ; record_sm:memory|last[2]                ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.025      ;
; -0.086 ; record_sm:memory|last[1]                ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.016      ;
; -0.085 ; record_sm:memory|last[3]                ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.015      ;
; -0.084 ; record_sm:memory|last[0]                ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.014      ;
; -0.079 ; row_sm:row|state[1]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.009      ;
; 0.083  ; row_sm:row|state[3]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 0.847      ;
; 0.084  ; row_sm:row|state[3]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 0.846      ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                          ;
+-------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; 0.150 ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk ; clk         ; 0.000        ; 2.545      ; 3.160      ;
; 0.402 ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk ; clk         ; -0.500       ; 2.545      ; 2.927      ;
; 0.543 ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.282      ;
; 0.545 ; clk_sm:subClk|counter[25]                               ; clk_sm:subClk|counter[26]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.284      ;
; 0.547 ; clk_sm:subClk|counter[22]                               ; clk_sm:subClk|counter[23]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.286      ;
; 0.558 ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.297      ;
; 0.566 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk                    ; clk         ; 0.000        ; 0.539      ; 1.300      ;
; 0.641 ; clk_sm:subClk|counter[25]                               ; clk_sm:subClk|counter[27]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.380      ;
; 0.648 ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.387      ;
; 0.656 ; clk_sm:subClk|counter[21]                               ; clk_sm:subClk|counter[23]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.395      ;
; 0.665 ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[17]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.404      ;
; 0.673 ; clk_sm:subClk|counter[15]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.092      ; 0.960      ;
; 0.673 ; clk_sm:subClk|counter[17]                               ; clk_sm:subClk|counter[17]                               ; clk                    ; clk         ; 0.000        ; 0.092      ; 0.960      ;
; 0.676 ; clk_sm:subClk|counter[23]                               ; clk_sm:subClk|counter[23]                               ; clk                    ; clk         ; 0.000        ; 0.092      ; 0.963      ;
; 0.677 ; clk_sm:subClk|counter[16]                               ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.092      ; 0.964      ;
; 0.677 ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.416      ;
; 0.678 ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.417      ;
; 0.678 ; clk_sm:subClk|counter[20]                               ; clk_sm:subClk|counter[23]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.417      ;
; 0.680 ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.419      ;
; 0.682 ; clk_sm:subClk|counter[1]                                ; clk_sm:subClk|counter[1]                                ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.950      ;
; 0.683 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[3]                                ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.951      ;
; 0.684 ; clk_sm:subClk|counter[22]                               ; clk_sm:subClk|counter[26]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.423      ;
; 0.688 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.539      ; 1.422      ;
; 0.688 ; clk_sm:subClk|counter[27]                               ; clk_sm:subClk|counter[27]                               ; clk                    ; clk         ; 0.000        ; 0.092      ; 0.975      ;
; 0.689 ; clk_sm:subClk|counter[2]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.692 ; clk_sm:subClk|counter[0]                                ; clk_sm:subClk|counter[0]                                ; clk                    ; clk         ; 0.000        ; 0.092      ; 0.979      ;
; 0.692 ; clk_sm:subClk|counter[26]                               ; clk_sm:subClk|counter[26]                               ; clk                    ; clk         ; 0.000        ; 0.092      ; 0.979      ;
; 0.692 ; clk_sm:subClk|counter[18]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.092      ; 0.979      ;
; 0.694 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; clk_sm:subClk|counter[25]                               ; clk_sm:subClk|counter[25]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.433      ;
; 0.695 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[14]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.696 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.699 ; clk_sm:subClk|counter[22]                               ; clk_sm:subClk|counter[22]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.967      ;
; 0.700 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.967      ;
; 0.704 ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[13]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; clk_sm:subClk|counter[19]                               ; clk_sm:subClk|counter[19]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[5]                                ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; clk_sm:subClk|counter[7]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; clk_sm:subClk|counter[20]                               ; clk_sm:subClk|counter[20]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[12]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; clk_sm:subClk|counter[21]                               ; clk_sm:subClk|counter[21]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; clk_sm:subClk|counter[6]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.723 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.990      ;
; 0.761 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.539      ; 1.495      ;
; 0.767 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk                    ; clk         ; 0.000        ; 0.539      ; 1.501      ;
; 0.767 ; clk_sm:subClk|counter[24]                               ; clk_sm:subClk|counter[26]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.506      ;
; 0.770 ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[17]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.509      ;
; 0.770 ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.509      ;
; 0.772 ; clk_sm:subClk|counter[19]                               ; clk_sm:subClk|counter[23]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.511      ;
; 0.791 ; clk_sm:subClk|counter[22]                               ; clk_sm:subClk|counter[27]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.530      ;
; 0.799 ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.538      ;
; 0.799 ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.538      ;
; 0.800 ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[17]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.539      ;
; 0.800 ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.539      ;
; 0.806 ; clk_sm:subClk|counter[21]                               ; clk_sm:subClk|counter[26]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.545      ;
; 0.815 ; clk_sm:subClk|counter[24]                               ; clk_sm:subClk|counter[27]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.554      ;
; 0.815 ; clk_sm:subClk|counter[20]                               ; clk_sm:subClk|counter[26]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.554      ;
; 0.816 ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.555      ;
; 0.817 ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.556      ;
; 0.834 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.091      ; 1.120      ;
; 0.851 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.118      ;
; 0.853 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.120      ;
; 0.855 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.122      ;
; 0.860 ; clk_sm:subClk|counter[24]                               ; clk_sm:subClk|counter[24]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 1.128      ;
; 0.865 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.132      ;
; 0.869 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.136      ;
; 0.872 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.139      ;
; 0.876 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.143      ;
; 0.889 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.539      ; 1.623      ;
; 0.892 ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[17]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.631      ;
; 0.892 ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.631      ;
; 0.900 ; clk_sm:subClk|counter[21]                               ; clk_sm:subClk|counter[27]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.639      ;
; 0.921 ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.660      ;
; 0.922 ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.661      ;
; 0.922 ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[17]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.661      ;
; 0.922 ; clk_sm:subClk|counter[20]                               ; clk_sm:subClk|counter[27]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.661      ;
; 0.923 ; clk_sm:subClk|counter[19]                               ; clk_sm:subClk|counter[26]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.662      ;
; 0.923 ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.662      ;
; 0.939 ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.678      ;
; 0.940 ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.679      ;
; 0.995 ; clk_sm:subClk|counter[17]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.092      ; 1.282      ;
; 0.996 ; clk_sm:subClk|counter[16]                               ; clk_sm:subClk|counter[17]                               ; clk                    ; clk         ; 0.000        ; 0.092      ; 1.283      ;
; 0.997 ; clk_sm:subClk|counter[15]                               ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.092      ; 1.284      ;
; 1.004 ; clk_sm:subClk|counter[1]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.073      ; 1.272      ;
; 1.005 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.073      ; 1.273      ;
; 1.006 ; clk_sm:subClk|counter[2]                                ; clk_sm:subClk|counter[3]                                ; clk                    ; clk         ; 0.000        ; 0.073      ; 1.274      ;
; 1.009 ; clk_sm:subClk|counter[26]                               ; clk_sm:subClk|counter[27]                               ; clk                    ; clk         ; 0.000        ; 0.092      ; 1.296      ;
; 1.011 ; clk_sm:subClk|counter[16]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.092      ; 1.298      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_sm:subClk|loop_clk'                                                                                                                                  ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.403 ; row_sm:row|state[0]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 0.669      ;
; 0.417 ; row_sm:row|state[1]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; row_sm:row|state[2]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; row_sm:row|state[3]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 0.684      ;
; 0.476 ; row_sm:row|state[3]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 0.743      ;
; 0.477 ; row_sm:row|state[3]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 0.744      ;
; 0.653 ; record_sm:memory|last[0]                ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 0.920      ;
; 0.654 ; record_sm:memory|last[3]                ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 0.921      ;
; 0.656 ; record_sm:memory|last[1]                ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 0.923      ;
; 0.668 ; record_sm:memory|last[2]                ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 0.935      ;
; 0.682 ; row_sm:row|state[1]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 0.949      ;
; 0.684 ; row_sm:row|state[1]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 0.950      ;
; 0.763 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.030      ;
; 0.800 ; row_sm:row|state[2]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.067      ;
; 0.816 ; row_sm:row|state[2]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.083      ;
; 0.904 ; row_sm:row|state[3]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.170      ;
; 0.909 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.176      ;
; 0.943 ; row_sm:row|state[2]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.209      ;
; 0.972 ; row_sm:row|state[1]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.239      ;
; 1.048 ; sample_keys:sample|samples[1]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.314      ;
; 1.049 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.316      ;
; 1.083 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.350      ;
; 1.116 ; last_state:rememberState|laststate[1]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.383      ;
; 1.121 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.388      ;
; 1.143 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.410      ;
; 1.147 ; row_sm:row|state[0]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.414      ;
; 1.157 ; row_sm:row|state[2]                     ; last_state:rememberState|laststate[2]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.423      ;
; 1.158 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.425      ;
; 1.166 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.433      ;
; 1.170 ; row_sm:row|state[1]                     ; last_state:rememberState|laststate[1]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.436      ;
; 1.181 ; row_sm:row|state[0]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.448      ;
; 1.181 ; row_sm:row|state[0]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.448      ;
; 1.182 ; sample_keys:sample|samples[3]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.448      ;
; 1.242 ; last_state:rememberState|laststate[3]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.509      ;
; 1.283 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.549      ;
; 1.335 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.602      ;
; 1.338 ; row_sm:row|state[0]                     ; last_state:rememberState|laststate[0]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.604      ;
; 1.345 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.612      ;
; 1.359 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.625      ;
; 1.393 ; sample_keys:sample|samples[2]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.659      ;
; 1.440 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.707      ;
; 1.444 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.710      ;
; 1.445 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.712      ;
; 1.450 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.717      ;
; 1.472 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.738      ;
; 1.475 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.741      ;
; 1.505 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.772      ;
; 1.509 ; last_state:rememberState|laststate[2]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.776      ;
; 1.537 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.803      ;
; 1.543 ; row_sm:row|state[3]                     ; last_state:rememberState|laststate[3]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.809      ;
; 1.545 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.811      ;
; 1.547 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.813      ;
; 1.562 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.829      ;
; 1.603 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.869      ;
; 1.650 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.916      ;
; 1.652 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.918      ;
; 1.693 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.960      ;
; 1.693 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.960      ;
; 1.693 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.960      ;
; 1.693 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.960      ;
; 1.693 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.960      ;
; 1.693 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.960      ;
; 1.693 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.960      ;
; 1.693 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.960      ;
; 1.696 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.962      ;
; 1.714 ; last_state:rememberState|laststate[0]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.981      ;
; 1.715 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.981      ;
; 1.720 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.986      ;
; 1.741 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.007      ;
; 1.764 ; sample_keys:sample|samples[0]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.030      ;
; 1.820 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.086      ;
; 1.902 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.169      ;
; 1.973 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.240      ;
; 1.973 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.240      ;
; 1.973 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.240      ;
; 1.973 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.240      ;
; 2.040 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.306      ;
; 2.040 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.306      ;
; 2.040 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.306      ;
; 2.040 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.306      ;
; 2.074 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.340      ;
; 2.074 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.340      ;
; 2.074 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.340      ;
; 2.074 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.340      ;
; 2.099 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.366      ;
; 2.099 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.366      ;
; 2.099 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.366      ;
; 2.099 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.366      ;
; 2.174 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.440      ;
; 2.174 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.440      ;
; 2.174 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.440      ;
; 2.174 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.440      ;
; 2.385 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.651      ;
; 2.385 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.651      ;
; 2.385 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.651      ;
; 2.385 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.651      ;
; 2.413 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.680      ;
; 2.413 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.680      ;
; 2.413 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.680      ;
; 2.413 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.680      ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[0]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[10]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[11]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[13]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[14]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[15]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[16]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[17]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[18]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[19]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[1]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[20]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[21]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[22]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[23]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[24]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[25]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[26]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[27]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[2]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[3]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[4]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[5]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[6]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[7]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[8]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[9]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|loop_clk                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ;
; 0.257  ; 0.473        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[0]                                ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[15]                               ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[16]                               ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[17]                               ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[18]                               ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[23]                               ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[26]                               ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[27]                               ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|loop_clk                                  ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[10]                               ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[11]                               ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[13]                               ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[14]                               ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[19]                               ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[1]                                ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[20]                               ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[21]                               ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[22]                               ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[24]                               ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[25]                               ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[2]                                ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[3]                                ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[4]                                ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[5]                                ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[6]                                ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[7]                                ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[8]                                ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[9]                                ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|loop_clk                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_sm:subClk|loop_clk'                                                                        ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_pressed:recordPressed|wasPressed ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[3]           ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[0]   ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[1]   ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[2]   ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[3]   ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_pressed:recordPressed|wasPressed ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]                ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]                ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]                ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]                ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]            ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]            ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]            ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]            ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]                     ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]                     ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]                     ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]                     ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[0]           ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[1]           ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[2]           ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[3]           ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|inclk[0]        ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|outclk          ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[0]|clk                      ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[1]|clk                      ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[2]|clk                      ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[3]|clk                      ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[0]|clk                  ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[1]|clk                  ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[2]|clk                  ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[3]|clk                  ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; recordPressed|wasPressed|clk            ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[0]|clk          ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[1]|clk          ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[2]|clk          ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[3]|clk          ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[0]|clk                        ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[1]|clk                        ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[2]|clk                        ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[3]|clk                        ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[0]|clk                   ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[1]|clk                   ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[2]|clk                   ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[3]|clk                   ;
; 0.492  ; 0.676        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[0]   ;
; 0.492  ; 0.676        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[1]   ;
; 0.492  ; 0.676        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[2]   ;
; 0.492  ; 0.676        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[3]   ;
; 0.492  ; 0.676        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_pressed:recordPressed|wasPressed ;
; 0.492  ; 0.676        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]                ;
; 0.492  ; 0.676        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]                ;
; 0.492  ; 0.676        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]                ;
; 0.492  ; 0.676        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]                ;
; 0.492  ; 0.676        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]            ;
; 0.492  ; 0.676        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]            ;
; 0.492  ; 0.676        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]            ;
; 0.492  ; 0.676        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]            ;
; 0.492  ; 0.676        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]                     ;
; 0.492  ; 0.676        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]                     ;
; 0.492  ; 0.676        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]                     ;
; 0.492  ; 0.676        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]                     ;
; 0.492  ; 0.676        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[0]           ;
; 0.492  ; 0.676        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[1]           ;
; 0.492  ; 0.676        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[2]           ;
; 0.492  ; 0.676        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[3]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk|q                       ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[0]|clk                      ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[1]|clk                      ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[2]|clk                      ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[3]|clk                      ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[0]|clk                  ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[1]|clk                  ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[2]|clk                  ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[3]|clk                  ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; recordPressed|wasPressed|clk            ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[0]|clk          ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[1]|clk          ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[2]|clk          ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; reset     ; clk                    ; 2.876 ; 2.953 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; 4.839 ; 4.803 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; 4.676 ; 4.803 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; 4.839 ; 4.797 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; 4.573 ; 4.568 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; 4.318 ; 4.393 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; 3.301 ; 3.585 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; reset     ; clk                    ; -2.078 ; -2.196 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; -1.766 ; -1.863 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; -2.846 ; -2.860 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; -2.096 ; -2.095 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; -3.470 ; -3.498 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; -1.766 ; -1.863 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; -1.458 ; -1.619 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; on1       ; clk                    ; 6.720  ; 6.596  ; Rise       ; clk                    ;
; on2       ; clk                    ; 6.610  ; 6.735  ; Rise       ; clk                    ;
; seg[*]    ; clk                    ; 11.582 ; 11.629 ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 10.528 ; 10.333 ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 10.476 ; 9.989  ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 10.429 ; 10.261 ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 10.613 ; 10.519 ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 10.620 ; 10.467 ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 10.483 ; 10.345 ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 11.582 ; 11.629 ; Rise       ; clk                    ;
; led1      ; clk_sm:subClk|loop_clk ; 8.227  ; 7.785  ; Rise       ; clk_sm:subClk|loop_clk ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 11.755 ; 11.802 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 10.701 ; 10.506 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 10.649 ; 9.924  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 10.602 ; 10.434 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 10.786 ; 10.692 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 10.793 ; 10.640 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 10.656 ; 10.518 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 11.755 ; 11.802 ; Rise       ; clk_sm:subClk|loop_clk ;
; state[*]  ; clk_sm:subClk|loop_clk ; 7.839  ; 7.490  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[0] ; clk_sm:subClk|loop_clk ; 7.516  ; 7.213  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[1] ; clk_sm:subClk|loop_clk ; 7.823  ; 7.490  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[2] ; clk_sm:subClk|loop_clk ; 7.378  ; 7.025  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[3] ; clk_sm:subClk|loop_clk ; 7.839  ; 7.454  ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; on1       ; clk                    ; 6.573  ; 6.454  ; Rise       ; clk                    ;
; on2       ; clk                    ; 6.468  ; 6.588  ; Rise       ; clk                    ;
; seg[*]    ; clk                    ; 8.888  ; 8.686  ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 8.926  ; 8.792  ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 8.888  ; 8.752  ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 9.190  ; 8.686  ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 9.027  ; 8.936  ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 9.032  ; 9.236  ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 8.905  ; 8.771  ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 10.075 ; 10.047 ; Rise       ; clk                    ;
; led1      ; clk_sm:subClk|loop_clk ; 7.985  ; 7.558  ; Rise       ; clk_sm:subClk|loop_clk ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 8.294  ; 8.092  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 8.332  ; 8.198  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 8.294  ; 8.158  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 8.639  ; 8.092  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 8.433  ; 8.342  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 8.438  ; 8.698  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 8.311  ; 8.177  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 9.481  ; 9.453  ; Rise       ; clk_sm:subClk|loop_clk ;
; state[*]  ; clk_sm:subClk|loop_clk ; 7.168  ; 6.828  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[0] ; clk_sm:subClk|loop_clk ; 7.302  ; 7.010  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[1] ; clk_sm:subClk|loop_clk ; 7.596  ; 7.274  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[2] ; clk_sm:subClk|loop_clk ; 7.168  ; 6.828  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[3] ; clk_sm:subClk|loop_clk ; 7.611  ; 7.240  ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -1.069 ; -39.144       ;
; clk_sm:subClk|loop_clk ; -0.426 ; -3.560        ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary               ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -0.082 ; -0.082        ;
; clk_sm:subClk|loop_clk ; 0.187  ; 0.000         ;
+------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; clk                    ; -3.000 ; -55.342        ;
; clk_sm:subClk|loop_clk ; -1.000 ; -21.000        ;
+------------------------+--------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                              ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.069 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.020      ;
; -1.069 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.020      ;
; -1.069 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.020      ;
; -1.069 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.020      ;
; -1.069 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.020      ;
; -1.069 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.020      ;
; -1.069 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.020      ;
; -1.064 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.816      ;
; -1.064 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.816      ;
; -1.064 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.816      ;
; -1.064 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.816      ;
; -1.064 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.816      ;
; -1.064 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.816      ;
; -1.064 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.816      ;
; -1.034 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.985      ;
; -1.034 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.985      ;
; -1.034 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.985      ;
; -1.034 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.985      ;
; -1.034 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.985      ;
; -1.034 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.985      ;
; -1.034 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.985      ;
; -1.027 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.978      ;
; -1.027 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.978      ;
; -1.027 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.978      ;
; -1.027 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.978      ;
; -1.027 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.978      ;
; -1.027 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.978      ;
; -1.027 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.978      ;
; -1.024 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.776      ;
; -1.024 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.776      ;
; -1.024 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.776      ;
; -1.024 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.776      ;
; -1.024 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.776      ;
; -1.024 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.776      ;
; -1.024 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.776      ;
; -1.000 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.951      ;
; -1.000 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.951      ;
; -1.000 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.951      ;
; -1.000 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.951      ;
; -1.000 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.951      ;
; -1.000 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.951      ;
; -1.000 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.951      ;
; -0.945 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.896      ;
; -0.945 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.896      ;
; -0.945 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.896      ;
; -0.945 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.896      ;
; -0.945 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.896      ;
; -0.945 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.896      ;
; -0.945 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.896      ;
; -0.926 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.877      ;
; -0.926 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.877      ;
; -0.926 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.877      ;
; -0.926 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.877      ;
; -0.926 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.877      ;
; -0.926 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.877      ;
; -0.926 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.877      ;
; -0.902 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[14]                              ; clk          ; clk         ; 1.000        ; -0.237     ; 1.652      ;
; -0.902 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[19]                              ; clk          ; clk         ; 1.000        ; -0.237     ; 1.652      ;
; -0.902 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[20]                              ; clk          ; clk         ; 1.000        ; -0.237     ; 1.652      ;
; -0.902 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[21]                              ; clk          ; clk         ; 1.000        ; -0.237     ; 1.652      ;
; -0.902 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[22]                              ; clk          ; clk         ; 1.000        ; -0.237     ; 1.652      ;
; -0.902 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[24]                              ; clk          ; clk         ; 1.000        ; -0.237     ; 1.652      ;
; -0.902 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[25]                              ; clk          ; clk         ; 1.000        ; -0.237     ; 1.652      ;
; -0.892 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.843      ;
; -0.892 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.843      ;
; -0.892 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.843      ;
; -0.892 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.843      ;
; -0.892 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.843      ;
; -0.892 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.843      ;
; -0.892 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.843      ;
; -0.883 ; clk_sm:subClk|counter[5]                               ; clk_sm:subClk|counter[14]                              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.833      ;
; -0.883 ; clk_sm:subClk|counter[5]                               ; clk_sm:subClk|counter[19]                              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.833      ;
; -0.883 ; clk_sm:subClk|counter[5]                               ; clk_sm:subClk|counter[20]                              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.833      ;
; -0.883 ; clk_sm:subClk|counter[5]                               ; clk_sm:subClk|counter[21]                              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.833      ;
; -0.883 ; clk_sm:subClk|counter[5]                               ; clk_sm:subClk|counter[22]                              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.833      ;
; -0.883 ; clk_sm:subClk|counter[5]                               ; clk_sm:subClk|counter[24]                              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.833      ;
; -0.883 ; clk_sm:subClk|counter[5]                               ; clk_sm:subClk|counter[25]                              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.833      ;
; -0.878 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.020      ;
; -0.878 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.020      ;
; -0.874 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.825      ;
; -0.874 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.825      ;
; -0.874 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.825      ;
; -0.874 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.825      ;
; -0.874 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.825      ;
; -0.874 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.825      ;
; -0.874 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.825      ;
; -0.874 ; clk_sm:subClk|counter[6]                               ; clk_sm:subClk|counter[14]                              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.824      ;
; -0.874 ; clk_sm:subClk|counter[6]                               ; clk_sm:subClk|counter[19]                              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.824      ;
; -0.874 ; clk_sm:subClk|counter[6]                               ; clk_sm:subClk|counter[20]                              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.824      ;
; -0.874 ; clk_sm:subClk|counter[6]                               ; clk_sm:subClk|counter[21]                              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.824      ;
; -0.874 ; clk_sm:subClk|counter[6]                               ; clk_sm:subClk|counter[22]                              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.824      ;
; -0.874 ; clk_sm:subClk|counter[6]                               ; clk_sm:subClk|counter[24]                              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.824      ;
; -0.874 ; clk_sm:subClk|counter[6]                               ; clk_sm:subClk|counter[25]                              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.824      ;
; -0.873 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.816      ;
; -0.873 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.816      ;
; -0.871 ; clk_sm:subClk|counter[7]                               ; clk_sm:subClk|counter[14]                              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.821      ;
; -0.871 ; clk_sm:subClk|counter[7]                               ; clk_sm:subClk|counter[19]                              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.821      ;
; -0.871 ; clk_sm:subClk|counter[7]                               ; clk_sm:subClk|counter[20]                              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.821      ;
; -0.871 ; clk_sm:subClk|counter[7]                               ; clk_sm:subClk|counter[21]                              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.821      ;
; -0.871 ; clk_sm:subClk|counter[7]                               ; clk_sm:subClk|counter[22]                              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.821      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_sm:subClk|loop_clk'                                                                                                                                  ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.426 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.377      ;
; -0.426 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.377      ;
; -0.426 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.377      ;
; -0.426 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.377      ;
; -0.426 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.377      ;
; -0.426 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.377      ;
; -0.426 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.377      ;
; -0.426 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.377      ;
; -0.308 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.259      ;
; -0.308 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.259      ;
; -0.308 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.259      ;
; -0.308 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.259      ;
; -0.308 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.259      ;
; -0.308 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.259      ;
; -0.308 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.259      ;
; -0.308 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.259      ;
; -0.271 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.222      ;
; -0.271 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.222      ;
; -0.271 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.222      ;
; -0.271 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.222      ;
; -0.271 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.222      ;
; -0.271 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.222      ;
; -0.271 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.222      ;
; -0.271 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.222      ;
; -0.226 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.177      ;
; -0.216 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.167      ;
; -0.185 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.136      ;
; -0.162 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.113      ;
; -0.162 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.113      ;
; -0.162 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.113      ;
; -0.162 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.113      ;
; -0.162 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.113      ;
; -0.162 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.113      ;
; -0.162 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.113      ;
; -0.162 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.113      ;
; -0.155 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.106      ;
; -0.155 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.106      ;
; -0.155 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.106      ;
; -0.155 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.106      ;
; -0.155 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.106      ;
; -0.155 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.106      ;
; -0.155 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.106      ;
; -0.152 ; sample_keys:sample|samples[0]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.103      ;
; -0.150 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.101      ;
; -0.150 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.101      ;
; -0.150 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.101      ;
; -0.150 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.101      ;
; -0.150 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.101      ;
; -0.150 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.101      ;
; -0.150 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.101      ;
; -0.137 ; last_state:rememberState|laststate[0]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.088      ;
; -0.111 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.062      ;
; -0.099 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.050      ;
; -0.099 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.050      ;
; -0.099 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.050      ;
; -0.099 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.050      ;
; -0.099 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.050      ;
; -0.099 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.050      ;
; -0.091 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.042      ;
; -0.091 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.042      ;
; -0.091 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.042      ;
; -0.091 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.042      ;
; -0.091 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.042      ;
; -0.091 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.042      ;
; -0.091 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.042      ;
; -0.091 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.042      ;
; -0.019 ; last_state:rememberState|laststate[2]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.970      ;
; 0.019  ; row_sm:row|state[3]                     ; last_state:rememberState|laststate[3]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 0.931      ;
; 0.026  ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.925      ;
; 0.026  ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.925      ;
; 0.026  ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.925      ;
; 0.026  ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.925      ;
; 0.026  ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.925      ;
; 0.026  ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.925      ;
; 0.026  ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.925      ;
; 0.026  ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.925      ;
; 0.112  ; sample_keys:sample|samples[2]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.839      ;
; 0.127  ; last_state:rememberState|laststate[3]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.824      ;
; 0.139  ; row_sm:row|state[0]                     ; last_state:rememberState|laststate[0]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.812      ;
; 0.198  ; last_state:rememberState|laststate[1]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.753      ;
; 0.203  ; row_sm:row|state[0]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.035     ; 0.749      ;
; 0.203  ; row_sm:row|state[0]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.035     ; 0.749      ;
; 0.223  ; row_sm:row|state[0]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.035     ; 0.729      ;
; 0.229  ; row_sm:row|state[1]                     ; last_state:rememberState|laststate[1]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 0.721      ;
; 0.233  ; sample_keys:sample|samples[3]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.718      ;
; 0.239  ; row_sm:row|state[2]                     ; last_state:rememberState|laststate[2]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 0.711      ;
; 0.284  ; sample_keys:sample|samples[1]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.667      ;
; 0.302  ; row_sm:row|state[3]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 0.648      ;
; 0.303  ; row_sm:row|state[2]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 0.647      ;
; 0.321  ; row_sm:row|state[1]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.630      ;
; 0.392  ; row_sm:row|state[2]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.559      ;
; 0.403  ; row_sm:row|state[2]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.548      ;
; 0.462  ; row_sm:row|state[1]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 0.488      ;
; 0.482  ; row_sm:row|state[1]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.469      ;
; 0.501  ; record_sm:memory|last[2]                ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.450      ;
; 0.505  ; record_sm:memory|last[1]                ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.446      ;
; 0.507  ; record_sm:memory|last[3]                ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.444      ;
; 0.508  ; record_sm:memory|last[0]                ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.443      ;
; 0.563  ; row_sm:row|state[3]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.388      ;
; 0.567  ; row_sm:row|state[3]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.384      ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                           ;
+--------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -0.082 ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk ; clk         ; 0.000        ; 1.244      ; 1.381      ;
; 0.187  ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.247  ; clk_sm:subClk|counter[25]                               ; clk_sm:subClk|counter[26]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.568      ;
; 0.255  ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.576      ;
; 0.257  ; clk_sm:subClk|counter[22]                               ; clk_sm:subClk|counter[23]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.578      ;
; 0.258  ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.579      ;
; 0.262  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk                    ; clk         ; 0.000        ; 0.235      ; 0.581      ;
; 0.288  ; clk_sm:subClk|counter[15]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.417      ;
; 0.289  ; clk_sm:subClk|counter[17]                               ; clk_sm:subClk|counter[17]                               ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.418      ;
; 0.290  ; clk_sm:subClk|counter[23]                               ; clk_sm:subClk|counter[23]                               ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.419      ;
; 0.290  ; clk_sm:subClk|counter[16]                               ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.419      ;
; 0.292  ; clk_sm:subClk|counter[1]                                ; clk_sm:subClk|counter[1]                                ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.413      ;
; 0.292  ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[3]                                ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.413      ;
; 0.294  ; clk_sm:subClk|counter[2]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.295  ; clk_sm:subClk|counter[27]                               ; clk_sm:subClk|counter[27]                               ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.424      ;
; 0.297  ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[14]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298  ; clk_sm:subClk|counter[0]                                ; clk_sm:subClk|counter[0]                                ; clk                    ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298  ; clk_sm:subClk|counter[18]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.427      ;
; 0.298  ; clk_sm:subClk|counter[25]                               ; clk_sm:subClk|counter[25]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; clk_sm:subClk|counter[26]                               ; clk_sm:subClk|counter[26]                               ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.427      ;
; 0.299  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; clk_sm:subClk|counter[22]                               ; clk_sm:subClk|counter[22]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.303  ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[13]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304  ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[5]                                ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clk_sm:subClk|counter[19]                               ; clk_sm:subClk|counter[19]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; clk_sm:subClk|counter[6]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; clk_sm:subClk|counter[7]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[12]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; clk_sm:subClk|counter[20]                               ; clk_sm:subClk|counter[20]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; clk_sm:subClk|counter[21]                               ; clk_sm:subClk|counter[21]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306  ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.310  ; clk_sm:subClk|counter[25]                               ; clk_sm:subClk|counter[27]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.631      ;
; 0.311  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.315  ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.636      ;
; 0.317  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.235      ; 0.636      ;
; 0.317  ; clk_sm:subClk|counter[21]                               ; clk_sm:subClk|counter[23]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.638      ;
; 0.318  ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.639      ;
; 0.321  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk                    ; clk         ; 0.000        ; 0.235      ; 0.640      ;
; 0.321  ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[17]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.642      ;
; 0.324  ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.645      ;
; 0.326  ; clk_sm:subClk|counter[22]                               ; clk_sm:subClk|counter[26]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.647      ;
; 0.327  ; clk_sm:subClk|counter[24]                               ; clk_sm:subClk|counter[26]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.648      ;
; 0.328  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.235      ; 0.647      ;
; 0.329  ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.650      ;
; 0.329  ; clk_sm:subClk|counter[20]                               ; clk_sm:subClk|counter[23]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.650      ;
; 0.332  ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.653      ;
; 0.359  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.044      ; 0.487      ;
; 0.366  ; clk_sm:subClk|counter[24]                               ; clk_sm:subClk|counter[24]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.487      ;
; 0.367  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.487      ;
; 0.367  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.487      ;
; 0.367  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.487      ;
; 0.368  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.488      ;
; 0.369  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.489      ;
; 0.371  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.491      ;
; 0.373  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.493      ;
; 0.381  ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[17]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.702      ;
; 0.381  ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.702      ;
; 0.382  ; clk_sm:subClk|counter[19]                               ; clk_sm:subClk|counter[23]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.703      ;
; 0.384  ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.705      ;
; 0.384  ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.705      ;
; 0.386  ; clk_sm:subClk|counter[21]                               ; clk_sm:subClk|counter[26]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.707      ;
; 0.387  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.235      ; 0.706      ;
; 0.389  ; clk_sm:subClk|counter[22]                               ; clk_sm:subClk|counter[27]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.710      ;
; 0.390  ; clk_sm:subClk|counter[24]                               ; clk_sm:subClk|counter[27]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.711      ;
; 0.395  ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[17]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.716      ;
; 0.396  ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.717      ;
; 0.398  ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.719      ;
; 0.398  ; clk_sm:subClk|counter[20]                               ; clk_sm:subClk|counter[26]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.719      ;
; 0.399  ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.720      ;
; 0.437  ; clk_sm:subClk|counter[15]                               ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.566      ;
; 0.438  ; clk_sm:subClk|counter[17]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.567      ;
; 0.441  ; clk_sm:subClk|counter[1]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.562      ;
; 0.441  ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.562      ;
; 0.447  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.447  ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[17]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.768      ;
; 0.448  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448  ; clk_sm:subClk|counter[16]                               ; clk_sm:subClk|counter[17]                               ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.577      ;
; 0.448  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448  ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.769      ;
; 0.449  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.569      ;
; 0.449  ; clk_sm:subClk|counter[21]                               ; clk_sm:subClk|counter[27]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.770      ;
; 0.450  ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.771      ;
; 0.451  ; clk_sm:subClk|counter[16]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.580      ;
; 0.451  ; clk_sm:subClk|counter[19]                               ; clk_sm:subClk|counter[26]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.772      ;
; 0.451  ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.772      ;
; 0.452  ; clk_sm:subClk|counter[2]                                ; clk_sm:subClk|counter[3]                                ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452  ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[14]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452  ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[12]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.453  ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.574      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_sm:subClk|loop_clk'                                                                                                                                  ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.187 ; row_sm:row|state[0]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; row_sm:row|state[1]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; row_sm:row|state[2]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; row_sm:row|state[3]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.212 ; row_sm:row|state[3]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.332      ;
; 0.216 ; row_sm:row|state[3]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.336      ;
; 0.270 ; record_sm:memory|last[0]                ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.390      ;
; 0.271 ; record_sm:memory|last[3]                ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.391      ;
; 0.273 ; record_sm:memory|last[1]                ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.393      ;
; 0.279 ; record_sm:memory|last[2]                ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.399      ;
; 0.284 ; row_sm:row|state[1]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.404      ;
; 0.291 ; row_sm:row|state[1]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.035      ; 0.410      ;
; 0.331 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.451      ;
; 0.345 ; row_sm:row|state[2]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.465      ;
; 0.365 ; row_sm:row|state[2]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.485      ;
; 0.390 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.510      ;
; 0.392 ; row_sm:row|state[3]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.035      ; 0.511      ;
; 0.410 ; row_sm:row|state[2]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.035      ; 0.529      ;
; 0.416 ; row_sm:row|state[1]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.536      ;
; 0.471 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.591      ;
; 0.479 ; last_state:rememberState|laststate[1]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.599      ;
; 0.484 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.604      ;
; 0.491 ; sample_keys:sample|samples[1]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.611      ;
; 0.492 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.612      ;
; 0.501 ; row_sm:row|state[2]                     ; last_state:rememberState|laststate[2]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.035      ; 0.620      ;
; 0.507 ; row_sm:row|state[1]                     ; last_state:rememberState|laststate[1]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.035      ; 0.626      ;
; 0.507 ; row_sm:row|state[0]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.628      ;
; 0.514 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.634      ;
; 0.516 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.636      ;
; 0.528 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.648      ;
; 0.529 ; row_sm:row|state[0]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.650      ;
; 0.529 ; row_sm:row|state[0]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.650      ;
; 0.534 ; last_state:rememberState|laststate[3]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.654      ;
; 0.550 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.670      ;
; 0.551 ; sample_keys:sample|samples[3]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.671      ;
; 0.584 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.704      ;
; 0.586 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.706      ;
; 0.586 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.706      ;
; 0.590 ; row_sm:row|state[0]                     ; last_state:rememberState|laststate[0]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.710      ;
; 0.622 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.742      ;
; 0.634 ; sample_keys:sample|samples[2]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.754      ;
; 0.641 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.761      ;
; 0.645 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.765      ;
; 0.649 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.769      ;
; 0.661 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.781      ;
; 0.668 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.788      ;
; 0.670 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.790      ;
; 0.671 ; last_state:rememberState|laststate[2]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.791      ;
; 0.676 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.796      ;
; 0.685 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.805      ;
; 0.687 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.807      ;
; 0.695 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.815      ;
; 0.697 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.817      ;
; 0.708 ; row_sm:row|state[3]                     ; last_state:rememberState|laststate[3]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.035      ; 0.827      ;
; 0.717 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.837      ;
; 0.734 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.854      ;
; 0.755 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.875      ;
; 0.757 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.877      ;
; 0.757 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.877      ;
; 0.757 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.877      ;
; 0.757 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.877      ;
; 0.757 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.877      ;
; 0.757 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.877      ;
; 0.757 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.877      ;
; 0.757 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.877      ;
; 0.763 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.883      ;
; 0.772 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.892      ;
; 0.776 ; last_state:rememberState|laststate[0]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.896      ;
; 0.798 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.918      ;
; 0.806 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.926      ;
; 0.810 ; sample_keys:sample|samples[0]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.930      ;
; 0.857 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.977      ;
; 0.880 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.000      ;
; 0.880 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.000      ;
; 0.880 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.000      ;
; 0.880 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.000      ;
; 0.934 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.054      ;
; 0.934 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.054      ;
; 0.934 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.054      ;
; 0.934 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.054      ;
; 0.935 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.055      ;
; 0.935 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.055      ;
; 0.935 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.055      ;
; 0.935 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.055      ;
; 0.944 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.064      ;
; 0.944 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.064      ;
; 0.944 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.064      ;
; 0.944 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.064      ;
; 0.994 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.114      ;
; 0.994 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.114      ;
; 0.994 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.114      ;
; 0.994 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.114      ;
; 1.070 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.190      ;
; 1.070 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.190      ;
; 1.070 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.190      ;
; 1.070 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.190      ;
; 1.077 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.197      ;
; 1.077 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.197      ;
; 1.077 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.197      ;
; 1.077 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.197      ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[0]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[10]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[11]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[13]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[14]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[15]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[16]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[17]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[18]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[19]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[1]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[20]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[21]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[22]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[23]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[24]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[25]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[26]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[27]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[2]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[3]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[4]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[5]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[6]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[7]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[8]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[9]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|loop_clk                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[15]                               ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[16]                               ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[17]                               ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[18]                               ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[23]                               ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[26]                               ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[27]                               ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[0]                                ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|loop_clk                                  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[10]                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[11]                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[13]                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[14]                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[19]                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[1]                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[20]                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[21]                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[22]                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[24]                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[25]                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[2]                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[3]                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[4]                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[5]                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[6]                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[7]                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[8]                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[9]                                ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; subClk|counter[15]|clk                                  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_sm:subClk|loop_clk'                                                                        ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_pressed:recordPressed|wasPressed ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[3]           ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]                     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]                     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]                     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]                     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[0]           ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[1]           ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[2]           ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[3]           ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[0]   ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[1]   ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[2]   ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[3]   ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_pressed:recordPressed|wasPressed ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]                ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]                ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]                ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]                ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]            ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]            ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]            ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]            ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[0]   ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[1]   ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[2]   ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[3]   ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_pressed:recordPressed|wasPressed ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]                ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]                ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]                ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]                ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]            ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]            ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]            ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]            ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]                     ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]                     ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]                     ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]                     ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[0]           ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[1]           ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[2]           ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[3]           ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[0]|clk                        ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[1]|clk                        ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[2]|clk                        ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[3]|clk                        ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[0]|clk                   ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[1]|clk                   ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[2]|clk                   ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[3]|clk                   ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[0]|clk                      ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[1]|clk                      ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[2]|clk                      ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[3]|clk                      ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[0]|clk                  ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[1]|clk                  ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[2]|clk                  ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[3]|clk                  ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; recordPressed|wasPressed|clk            ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[0]|clk          ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[1]|clk          ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[2]|clk          ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[3]|clk          ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|inclk[0]        ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk|q                       ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|inclk[0]        ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|outclk          ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[0]|clk                      ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[1]|clk                      ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[2]|clk                      ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[3]|clk                      ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[0]|clk                  ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[1]|clk                  ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[2]|clk                  ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[3]|clk                  ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; recordPressed|wasPressed|clk            ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[0]|clk          ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; reset     ; clk                    ; 1.469 ; 2.115 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; 2.360 ; 3.041 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; 2.338 ; 3.041 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; 2.360 ; 3.022 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; 2.249 ; 2.936 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; 2.146 ; 2.844 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; 1.788 ; 2.338 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; reset     ; clk                    ; -1.129 ; -1.768 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; -1.000 ; -1.658 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; -1.445 ; -2.128 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; -1.127 ; -1.748 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; -1.761 ; -2.481 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; -1.000 ; -1.658 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; -0.876 ; -1.490 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; on1       ; clk                    ; 3.322 ; 3.445 ; Rise       ; clk                    ;
; on2       ; clk                    ; 3.452 ; 3.329 ; Rise       ; clk                    ;
; seg[*]    ; clk                    ; 5.963 ; 5.850 ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 5.095 ; 5.167 ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 4.922 ; 5.142 ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 5.037 ; 5.090 ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 5.169 ; 5.221 ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 5.160 ; 5.230 ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 5.083 ; 5.155 ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 5.963 ; 5.850 ; Rise       ; clk                    ;
; led1      ; clk_sm:subClk|loop_clk ; 3.877 ; 4.057 ; Rise       ; clk_sm:subClk|loop_clk ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 5.989 ; 5.876 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 5.121 ; 5.193 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 4.847 ; 5.168 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 5.063 ; 5.116 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 5.195 ; 5.247 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 5.186 ; 5.256 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 5.109 ; 5.181 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 5.989 ; 5.876 ; Rise       ; clk_sm:subClk|loop_clk ;
; state[*]  ; clk_sm:subClk|loop_clk ; 3.742 ; 3.873 ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[0] ; clk_sm:subClk|loop_clk ; 3.586 ; 3.708 ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[1] ; clk_sm:subClk|loop_clk ; 3.742 ; 3.873 ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[2] ; clk_sm:subClk|loop_clk ; 3.492 ; 3.612 ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[3] ; clk_sm:subClk|loop_clk ; 3.731 ; 3.851 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; on1       ; clk                    ; 3.251 ; 3.370 ; Rise       ; clk                    ;
; on2       ; clk                    ; 3.377 ; 3.258 ; Rise       ; clk                    ;
; seg[*]    ; clk                    ; 4.306 ; 4.387 ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 4.363 ; 4.411 ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 4.339 ; 4.387 ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 4.306 ; 4.474 ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 4.427 ; 4.491 ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 4.556 ; 4.499 ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 4.353 ; 4.400 ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 5.234 ; 5.150 ; Rise       ; clk                    ;
; led1      ; clk_sm:subClk|loop_clk ; 3.766 ; 3.940 ; Rise       ; clk_sm:subClk|loop_clk ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 3.995 ; 4.076 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 4.052 ; 4.100 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 4.028 ; 4.076 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 3.995 ; 4.167 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 4.116 ; 4.180 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 4.249 ; 4.188 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 4.042 ; 4.089 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 4.923 ; 4.839 ; Rise       ; clk_sm:subClk|loop_clk ;
; state[*]  ; clk_sm:subClk|loop_clk ; 3.397 ; 3.512 ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[0] ; clk_sm:subClk|loop_clk ; 3.488 ; 3.605 ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[1] ; clk_sm:subClk|loop_clk ; 3.637 ; 3.763 ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[2] ; clk_sm:subClk|loop_clk ; 3.397 ; 3.512 ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[3] ; clk_sm:subClk|loop_clk ; 3.627 ; 3.742 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+-------+-------+------------+------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+-------------------------+----------+--------+----------+---------+---------------------+
; Clock                   ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -3.867   ; -0.082 ; N/A      ; N/A     ; -3.000              ;
;  clk                    ; -3.867   ; -0.082 ; N/A      ; N/A     ; -3.000              ;
;  clk_sm:subClk|loop_clk ; -2.314   ; 0.187  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS         ; -187.15  ; -0.082 ; 0.0      ; 0.0     ; -107.09             ;
;  clk                    ; -160.282 ; -0.082 ; N/A      ; N/A     ; -75.863             ;
;  clk_sm:subClk|loop_clk ; -26.868  ; 0.000  ; N/A      ; N/A     ; -31.227             ;
+-------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; reset     ; clk                    ; 3.188 ; 3.418 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; 5.252 ; 5.430 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; 5.111 ; 5.430 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; 5.252 ; 5.430 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; 4.974 ; 5.181 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; 4.708 ; 4.990 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; 3.673 ; 4.049 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; reset     ; clk                    ; -1.129 ; -1.768 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; -1.000 ; -1.658 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; -1.445 ; -2.128 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; -1.127 ; -1.748 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; -1.761 ; -2.481 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; -1.000 ; -1.658 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; -0.876 ; -1.490 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; on1       ; clk                    ; 7.004  ; 6.952  ; Rise       ; clk                    ;
; on2       ; clk                    ; 6.968  ; 7.023  ; Rise       ; clk                    ;
; seg[*]    ; clk                    ; 11.967 ; 11.989 ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 10.901 ; 10.757 ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 10.841 ; 10.501 ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 10.780 ; 10.670 ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 10.995 ; 10.940 ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 11.007 ; 10.891 ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 10.857 ; 10.761 ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 11.967 ; 11.989 ; Rise       ; clk                    ;
; led1      ; clk_sm:subClk|loop_clk ; 8.543  ; 8.275  ; Rise       ; clk_sm:subClk|loop_clk ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 12.147 ; 12.169 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 11.081 ; 10.937 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 11.021 ; 10.681 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 10.960 ; 10.850 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 11.175 ; 11.120 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 11.187 ; 11.071 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 11.037 ; 10.941 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 12.147 ; 12.169 ; Rise       ; clk_sm:subClk|loop_clk ;
; state[*]  ; clk_sm:subClk|loop_clk ; 8.158  ; 7.923  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[0] ; clk_sm:subClk|loop_clk ; 7.820  ; 7.643  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[1] ; clk_sm:subClk|loop_clk ; 8.153  ; 7.923  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[2] ; clk_sm:subClk|loop_clk ; 7.656  ; 7.448  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[3] ; clk_sm:subClk|loop_clk ; 8.158  ; 7.912  ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; on1       ; clk                    ; 3.251 ; 3.370 ; Rise       ; clk                    ;
; on2       ; clk                    ; 3.377 ; 3.258 ; Rise       ; clk                    ;
; seg[*]    ; clk                    ; 4.306 ; 4.387 ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 4.363 ; 4.411 ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 4.339 ; 4.387 ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 4.306 ; 4.474 ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 4.427 ; 4.491 ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 4.556 ; 4.499 ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 4.353 ; 4.400 ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 5.234 ; 5.150 ; Rise       ; clk                    ;
; led1      ; clk_sm:subClk|loop_clk ; 3.766 ; 3.940 ; Rise       ; clk_sm:subClk|loop_clk ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 3.995 ; 4.076 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 4.052 ; 4.100 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 4.028 ; 4.076 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 3.995 ; 4.167 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 4.116 ; 4.180 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 4.249 ; 4.188 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 4.042 ; 4.089 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 4.923 ; 4.839 ; Rise       ; clk_sm:subClk|loop_clk ;
; state[*]  ; clk_sm:subClk|loop_clk ; 3.397 ; 3.512 ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[0] ; clk_sm:subClk|loop_clk ; 3.488 ; 3.605 ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[1] ; clk_sm:subClk|loop_clk ; 3.637 ; 3.763 ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[2] ; clk_sm:subClk|loop_clk ; 3.397 ; 3.512 ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[3] ; clk_sm:subClk|loop_clk ; 3.627 ; 3.742 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; on1           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; on2           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; col[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; col[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; col[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; col[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; on1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; on2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; state[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; state[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; state[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; state[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; led1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-10 s                   ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-10 s                  ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.00699 V          ; 0.108 V                              ; 0.027 V                              ; 6.58e-10 s                  ; 8.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.00699 V         ; 0.108 V                             ; 0.027 V                             ; 6.58e-10 s                 ; 8.2e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; on1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; on2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; state[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; state[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; state[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; state[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; led1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clk                    ; clk                    ; 1693     ; 0        ; 0        ; 0        ;
; clk_sm:subClk|loop_clk ; clk                    ; 1        ; 1        ; 0        ; 0        ;
; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 172      ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clk                    ; clk                    ; 1693     ; 0        ; 0        ; 0        ;
; clk_sm:subClk|loop_clk ; clk                    ; 1        ; 1        ; 0        ; 0        ;
; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 172      ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 86    ; 86   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 70    ; 70   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sat Sep 27 12:22:05 2014
Info: Command: quartus_sta lab3_SL -c lab3_SL
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab3_SL.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_sm:subClk|loop_clk clk_sm:subClk|loop_clk
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.867
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.867            -160.282 clk 
    Info (332119):    -2.314             -26.868 clk_sm:subClk|loop_clk 
Info (332146): Worst-case hold slack is 0.108
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.108               0.000 clk 
    Info (332119):     0.454               0.000 clk_sm:subClk|loop_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -75.863 clk 
    Info (332119):    -1.487             -31.227 clk_sm:subClk|loop_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.609
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.609            -146.781 clk 
    Info (332119):    -2.105             -24.185 clk_sm:subClk|loop_clk 
Info (332146): Worst-case hold slack is 0.150
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.150               0.000 clk 
    Info (332119):     0.403               0.000 clk_sm:subClk|loop_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -75.863 clk 
    Info (332119):    -1.487             -31.227 clk_sm:subClk|loop_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.069
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.069             -39.144 clk 
    Info (332119):    -0.426              -3.560 clk_sm:subClk|loop_clk 
Info (332146): Worst-case hold slack is -0.082
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.082              -0.082 clk 
    Info (332119):     0.187               0.000 clk_sm:subClk|loop_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -55.342 clk 
    Info (332119):    -1.000             -21.000 clk_sm:subClk|loop_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 465 megabytes
    Info: Processing ended: Sat Sep 27 12:22:09 2014
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


