Éste documento describe el diseño del \textit{Front-End Analógico} (AFE) compuestos por los módulos de rectificación, regulación de tensión, generador de clock, power-on-reset, modulación de carga, y demodulación de un transceptor RFID (13.56 MHz) compatible con la norma ISO/IEC 14443. El AFE se diseñó, simuló y se implementó para dos procesos de fabricación \textit{Complementary metal–oxide–semiconductor} (CMOS): \textbf{Global Foundries 130 nm (GF130)} y \textbf{ON Semiconductor 500 nm (ONC5)}. Los chips se fabricaron a través del programa universitario de \textit{MOSIS}.

Aparte del diseño, también se dará una introducción del marco teórico, las teorías clásicas involucradas y el protocolo de comunicación ISO/IEC14443A.

Además se incluye el diseño de un banco de prueba \textit{(testbench)} con un \textit{FPGA} y la validación de la comunicación con un analizador lógico \textit{Agilent 16806A}.
