<!DOCTYPE html>
<html lang="zh-Hans">
<head><meta name="generator" content="Hexo 3.8.0">

    <!--[if lt IE 9]>
        <style>body {display: none; background: none !important} </style>
        <meta http-equiv="Refresh" Content="0; url=//outdatedbrowser.com/" />
    <![endif]-->

<meta charset="utf-8">
<meta http-equiv="X-UA-Compatible" content="IE=edge, chrome=1">
<meta name="viewport" content="width=device-width, initial-scale=1, maximum-scale=1, user-scalable=no">
<meta name="format-detection" content="telephone=no">
<meta name="author" content="焦迪">



<meta name="description" content="本文记录DDR设计相关知识。">
<meta name="keywords" content="高速电路,SI,DDR">
<meta property="og:type" content="article">
<meta property="og:title" content="DDR Design">
<meta property="og:url" content="http://jiaodi.tech/2020/04/25/ddr-design/index.html">
<meta property="og:site_name" content="焦迪的博客">
<meta property="og:description" content="本文记录DDR设计相关知识。">
<meta property="og:locale" content="zh-Hans">
<meta property="og:image" content="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/01.png">
<meta property="og:image" content="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/02.png">
<meta property="og:image" content="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/03.png">
<meta property="og:image" content="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/04.png">
<meta property="og:image" content="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/05.png">
<meta property="og:image" content="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/06.png">
<meta property="og:image" content="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/07.png">
<meta property="og:image" content="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/08.png">
<meta property="og:image" content="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/09.png">
<meta property="og:image" content="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/11.png">
<meta property="og:image" content="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/12.png">
<meta property="og:image" content="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/13.png">
<meta property="og:image" content="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/18.png">
<meta property="og:image" content="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/14.png">
<meta property="og:image" content="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/19.png">
<meta property="og:image" content="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/15.png">
<meta property="og:image" content="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/16.png">
<meta property="og:image" content="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/17.png">
<meta property="og:image" content="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/20.png">
<meta property="og:image" content="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/21.png">
<meta property="og:image" content="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/22.png">
<meta property="og:image" content="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/23.png">
<meta property="og:image" content="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/24.png">
<meta property="og:image" content="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/25.png">
<meta property="og:updated_time" content="2020-06-14T11:00:21.052Z">
<meta name="twitter:card" content="summary">
<meta name="twitter:title" content="DDR Design">
<meta name="twitter:description" content="本文记录DDR设计相关知识。">
<meta name="twitter:image" content="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/01.png">

<link rel="apple-touch-icon" href="/apple-touch-icon.png">


    <link rel="alternate" href="/atom.xml" title="焦迪的博客" type="application/atom+xml">



    <link rel="shortcut icon" href="https://github.com/NemoJ/blog_pics/raw/master/blog/jay.JPG">



    <link href="//cdn.bootcss.com/animate.css/3.5.1/animate.min.css" rel="stylesheet">



    <link href="//cdn.bootcss.com/fancybox/2.1.5/jquery.fancybox.min.css" rel="stylesheet">



    <script src="//cdn.bootcss.com/pace/1.0.2/pace.min.js"></script>
    <link href="//cdn.bootcss.com/pace/1.0.2/themes/blue/pace-theme-minimal.css" rel="stylesheet">


<link rel="stylesheet" href="/css/style.css">



<link href="//cdn.bootcss.com/font-awesome/4.6.3/css/font-awesome.min.css" rel="stylesheet">


<title>DDR Design | 焦迪的博客</title>

<script src="//cdn.bootcss.com/jquery/2.2.4/jquery.min.js"></script>
<script src="//cdn.bootcss.com/clipboard.js/1.5.10/clipboard.min.js"></script>

<script>
    var yiliaConfig = {
        fancybox: true,
        animate: true,
        isHome: false,
        isPost: true,
        isArchive: false,
        isTag: false,
        isCategory: false,
        fancybox_js: "//cdn.bootcss.com/fancybox/2.1.5/jquery.fancybox.min.js",
        scrollreveal: "//cdn.bootcss.com/scrollReveal.js/3.1.4/scrollreveal.min.js",
        search: false
    }
</script>


    <script> yiliaConfig.jquery_ui = [false]; </script>



    <script> yiliaConfig.rootUrl = "\/";</script>






</head></html>
<body>
  <div id="container">
    <div class="left-col">
    <div class="overlay"></div>
<div class="intrude-less">
    <header id="header" class="inner">
        <a href="/" class="profilepic">
            <img src="https://github.com/NemoJ/blog_pics/raw/master/blog/jay.JPG" class="animated zoomIn">
        </a>
        <hgroup>
          <h1 class="header-author"><a href="/">焦迪</a></h1>
        </hgroup>

        
        <p class="header-subtitle">Shape of my heart.</p>
        

        


        
            <div id="switch-btn" class="switch-btn">
                <div class="icon">
                    <div class="icon-ctn">
                        <div class="icon-wrap icon-house" data-idx="0">
                            <div class="birdhouse"></div>
                            <div class="birdhouse_holes"></div>
                        </div>
                        <div class="icon-wrap icon-ribbon hide" data-idx="1">
                            <div class="ribbon"></div>
                        </div>
                        
                        <div class="icon-wrap icon-link hide" data-idx="2">
                            <div class="loopback_l"></div>
                            <div class="loopback_r"></div>
                        </div>
                        
                        
                        <div class="icon-wrap icon-me hide" data-idx="3">
                            <div class="user"></div>
                            <div class="shoulder"></div>
                        </div>
                        
                    </div>
                    
                </div>
                <div class="tips-box hide">
                    <div class="tips-arrow"></div>
                    <ul class="tips-inner">
                        <li>菜单</li>
                        <li>标签</li>
                        
                        <li>友情链接</li>
                        
                        
                        <li>关于我</li>
                        
                    </ul>
                </div>
            </div>
        

        <div id="switch-area" class="switch-area">
            <div class="switch-wrap">
                <section class="switch-part switch-part1">
                    <nav class="header-menu">
                        <ul>
                        
                            <li><a href="/">主页</a></li>
                        
                            <li><a href="/archives/">所有文章</a></li>
                        
                            <li><a href="/tags/">标签云</a></li>
                        
                            <li><a href="/about/">关于我</a></li>
                        
                        </ul>
                    </nav>
                    <nav class="header-nav">
                        <ul class="social">
                            
                                <a class="fa Email" href="mailto:nemojiao@qq.com" title="Email"></a>
                            
                                <a class="fa GitHub" href="https://github.com/nemoj" title="GitHub"></a>
                            
                        </ul>
                    </nav>
                </section>
                
                
                <section class="switch-part switch-part2">
                    <div class="widget tagcloud" id="js-tagcloud">
                        <ul class="tag-list"><li class="tag-list-item"><a class="tag-list-link" href="/tags/802-11/">802.11</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/ATECC508A/">ATECC508A</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/Allegro/">Allegro</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/Altium-Designer/">Altium Designer</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/Buck/">Buck</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/C/">C</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/C/">C#</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/C2000/">C2000</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/CCS/">CCS</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/Cadence/">Cadence</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/Code-Style/">Code Style</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/Computer-Systems/">Computer Systems</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/Crypto/">Crypto</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/DCDC/">DCDC</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/DDR/">DDR</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/DMA/">DMA</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/DSP/">DSP</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/F28379D/">F28379D</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/FMC/">FMC</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/Flash/">Flash</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/GPIO/">GPIO</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/Git/">Git</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/Git-flow/">Git flow</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/Github/">Github</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/HDC1010/">HDC1010</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/I2C/">I2C</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/IWDG/">IWDG</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/Keil/">Keil</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/LwIP/">LwIP</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/MAC/">MAC</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/MLCC/">MLCC</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/MPU/">MPU</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/Markdown/">Markdown</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/Noise/">Noise</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/PCB/">PCB</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/PDN/">PDN</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/PHY/">PHY</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/PI/">PI</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/PWM/">PWM</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/Pierce/">Pierce</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/PyInstaller/">PyInstaller</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/Python/">Python</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/QUADSPI/">QUADSPI</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/RTC/">RTC</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/SDRAM/">SDRAM</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/SI/">SI</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/STM32CubeMX/">STM32CubeMX</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/STM32F7/">STM32F7</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/Sensor/">Sensor</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/Systick/">Systick</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/TCP-IP/">TCP/IP</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/Timer/">Timer</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/UART/">UART</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/WWDG/">WWDG</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/XDS100/">XDS100</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/crystal/">crystal</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/interrupt/">interrupt</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/oscillator/">oscillator</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/serial/">serial</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/串口/">串口</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/前馈电容/">前馈电容</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/动态响应/">动态响应</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/封装/">封装</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/差分线/">差分线</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/等长线/">等长线</a></li><li class="tag-list-item"><a class="tag-list-link" href="/tags/高速电路/">高速电路</a></li></ul>
                    </div>
                </section>
                
                
                
                <section class="switch-part switch-part3">
                    <div id="js-friends">
                    
                      <a class="main-nav-link switch-friends-link" href="http://zhangxb.tech/">张晓斌</a>
                    
                      <a class="main-nav-link switch-friends-link" href="http://gaomf.cn/">高明飞</a>
                    
                      <a class="main-nav-link switch-friends-link" href="http://tongzai.tech/">桐仔</a>
                    
                      <a class="main-nav-link switch-friends-link" href="http://moxfive.xyz/">MOxFIVE</a>
                    
                      <a class="main-nav-link switch-friends-link" href="http://apex.linn.top/">Tomy Stark</a>
                    
                    </div>
                </section>
                

                
                
                <section class="switch-part switch-part4">
                
                    <div id="js-aboutme">雨下整夜，此刻初晴.</div>
                </section>
                
            </div>
        </div>
    </header>                
</div>
    </div>
    <div class="mid-col">
      <nav id="mobile-nav">
      <div class="overlay">
          <div class="slider-trigger"></div>
          <h1 class="header-author js-mobile-header hide"><a href="/" title="回到主页">焦迪</a></h1>
      </div>
    <div class="intrude-less">
        <header id="header" class="inner">
            <a href="/" class="profilepic">
                <img src="https://github.com/NemoJ/blog_pics/raw/master/blog/jay.JPG" class="animated zoomIn">
            </a>
            <hgroup>
              <h1 class="header-author"><a href="/" title="回到主页">焦迪</a></h1>
            </hgroup>
            
            <p class="header-subtitle">Shape of my heart.</p>
            
            <nav class="header-menu">
                <ul>
                
                    <li><a href="/">主页</a></li>
                
                    <li><a href="/archives/">所有文章</a></li>
                
                    <li><a href="/tags/">标签云</a></li>
                
                    <li><a href="/about/">关于我</a></li>
                
                <div class="clearfix"></div>
                </ul>
            </nav>
            <nav class="header-nav">
                        <ul class="social">
                            
                                <a class="fa Email" target="_blank" href="mailto:nemojiao@qq.com" title="Email"></a>
                            
                                <a class="fa GitHub" target="_blank" href="https://github.com/nemoj" title="GitHub"></a>
                            
                        </ul>
            </nav>
        </header>                
    </div>
    <link class="menu-list" tags="标签" friends="友情链接" about="关于我">
</nav>
      <div class="body-wrap"><article id="post-ddr-design" class="article article-type-post" itemscope="" itemprop="blogPost">
  
    <div class="article-meta">
      <a href="/2020/04/25/ddr-design/" class="article-date">
      <time datetime="2020-04-25T09:37:10.000Z" itemprop="datePublished">2020-04-25</time>
</a>


    </div>
  
  <div class="article-inner">
    
      <input type="hidden" class="isFancy">
    
    
      <header class="article-header">
        
  
    <h1 class="article-title" itemprop="name">
      DDR Design
    </h1>
  

      </header>
      
      <div class="article-info article-info-post">
        
    <div class="article-category tagcloud">
    <a class="article-category-link" href="/categories/SI/">SI</a>
    </div>


        
    <div class="article-tag tagcloud">
        <ul class="article-tag-list"><li class="article-tag-list-item"><a class="article-tag-list-link" href="/tags/DDR/">DDR</a></li><li class="article-tag-list-item"><a class="article-tag-list-link" href="/tags/SI/">SI</a></li><li class="article-tag-list-item"><a class="article-tag-list-link" href="/tags/高速电路/">高速电路</a></li></ul>
    </div>

        <div class="clearfix"></div>
      </div>
      
    
    <div class="article-entry" itemprop="articleBody">
      
          
        <p>本文记录DDR设计相关知识。</p>
<a id="more"></a>
<h1 id="TN-46-06"><a href="#TN-46-06" class="headerlink" title="TN-46-06"></a>TN-46-06</h1><h2 id="简介"><a href="#简介" class="headerlink" title="简介"></a>简介</h2><p>&emsp;高频下，PCB无法简单当作导线，而应当被视为RF传输线。因此，在当今高速数字系统设计中，为了报证信号完整性，需要对传输线理论具备基本的理解。</p>
<p>&emsp;信号完整性主要受两方面影响。首先是传输线效应引起的振铃与反射，其实是电路之间的相互作用，如串扰以及电源平面上的噪声。通过建模分析，传输线可以达到最低的衰减以及失真。</p>
<h2 id="传输线理论"><a href="#传输线理论" class="headerlink" title="传输线理论"></a>传输线理论</h2><h3 id="特征阻抗"><a href="#特征阻抗" class="headerlink" title="特征阻抗"></a>特征阻抗</h3><p><img src="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/01.png" alt=""></p>
<p>&emsp;特征阻抗的表达式如下：<br>$$<br>Z_{0}=\sqrt{\frac{R+j\omega L}{G+j\omega C}}<br>$$<br>&emsp;忽略R与G，可得：<br>$$<br>Z_{0}=\sqrt{\frac{L}{C}}<br>$$</p>
<h3 id="趋肤效应"><a href="#趋肤效应" class="headerlink" title="趋肤效应"></a>趋肤效应</h3><p>&emsp;趋肤效应：导体的电导率随着频率上升而降低。信号只在导体的表层中承载。</p>
<p>&emsp;趋肤深度(cm)计算公式：<br>$$<br>\delta = \frac{6.6}{\sqrt{f}}<br>$$<br>&emsp;考虑到某些DDR的速率，导电层的趋肤深度仅为十分之几mil，从而增大了交流电阻。趋肤效应是计算传输线特征阻抗时，无法忽略电阻部分的主要原因。</p>
<h3 id="匹配的传输线"><a href="#匹配的传输线" class="headerlink" title="匹配的传输线"></a>匹配的传输线</h3><p>&emsp;当传输线的两端都以其特征阻抗端接时，则认为该传输线是匹配的。匹配意味着传输线上没有反射。匹配的传输线是传递高频信号的最佳线。如果传输线不匹配，则会发生信号反射。线路上的反射信号会使得信号失真，当失真足够大，则接收器无法可靠地接收信号。</p>
<p><img src="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/02.png" alt=""></p>
<h2 id="端接"><a href="#端接" class="headerlink" title="端接"></a>端接</h2><p>&emsp;当存在不匹配情况时，通过端接，可以将驱动器阻抗匹配至传输线阻抗，即使得驱动器输出阻抗+端接阻抗=传输线阻抗。如果驱动器阻抗未知，可以通过dV/dI曲线近似得到，该曲线可以通过IBIS(Input Output Buffer Information System)模型得到。</p>
<h3 id="串联电阻"><a href="#串联电阻" class="headerlink" title="串联电阻"></a>串联电阻</h3><p>&emsp;如果驱动器阻抗无法增加到最佳阻抗，在驱动器旁边放置一个串联电阻，可以将阻抗提升到所需的水平。例如驱动器的阻抗为18Ω，对于63Ω的传输线，则串联电阻需要为18Ω。</p>
<p><img src="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/03.png" alt=""></p>
<h3 id="两个串联电阻"><a href="#两个串联电阻" class="headerlink" title="两个串联电阻"></a>两个串联电阻</h3><p>&emsp;如果传输线两端(DQ线)均需要驱动，则需要2个驱动电阻。</p>
<p><img src="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/04.png" alt=""></p>
<h3 id="反向端接"><a href="#反向端接" class="headerlink" title="反向端接"></a>反向端接</h3><p>&emsp;如前所述，完全匹配的传输线是设备之间的最佳互连。 但是，一条完全匹配的线也将信号分成两部分（一半在驱动器阻抗中，一半在负载中）。 因此出现了一个问题：是否有另一种方法可以在不将信号减半的情况下连接设备？ 答案是“是”。</p>
<p>&emsp;如果只有传输线的一端匹配，信号将在不匹配的一端反射，最终终止在匹配端。驱动端阻抗匹配而接收端阻抗不匹配的配置方式称为反向端接。来自于源端的信号通过传输线传输，从未端接的一端反射，之后通过传输线返回并终止于源端电阻。尽管存在反射，但是这种反射并不会使得接收端的信号失真。</p>
<p><img src="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/05.png" alt=""></p>
<p>&emsp;对于点对点DQ连接，主要存在两个问题：系统阻抗和负载电容。在特定的负载电容以及驱动阻抗下，数字系统中存在一个最大速率的极限值。当负载电容或者驱动阻抗上升时，则最大数据速率降低；同样的，当负载电容或驱动阻抗下降，则最大数据速率提高。这就是为什么减小数字接收器上输入电容如此重要的原因。降低驱动阻抗的问题并不简单：当不降低传输线阻抗的情况下，降低驱动阻抗会引起信号完整性问题。对于点对点DQ连接的最佳解决方案是使得驱动器阻抗等于传输线的特征阻抗，同时该阻抗尽可能降低。这将允许系统在最高速率下直连，同时无需其它元件。</p>
<p>&emsp;驱动器还存在一个问题，即驱动器的阻抗并不是恒定的。当电平从低到高或者从高到低时，其阻抗会发生变化。驱动器还有寄生电容和寄生电感，从而使得其驱动阻抗并不是纯阻性的。串联电阻可以有效降低驱动器阻抗变化对信号完整性的影响。</p>
<p>&emsp;如果考虑到以上准则，点对点连接容易设计，但是需要注意考虑到寄生参数。有时候，使用相比于传输线阻抗较小的驱动器阻抗也是有益的。有时候，较小的驱动阻抗可以在牺牲一点信号完整性的情况下提供更高的数据速率。当有多组设计要求时(时钟和地址等)，具体的配置分析将复杂化。多个参数需要更改和平衡才能获取最佳性能。</p>
<h2 id="点对点设计举例"><a href="#点对点设计举例" class="headerlink" title="点对点设计举例"></a>点对点设计举例</h2><p><img src="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/06.png" alt=""></p>
<p>&emsp;综合考虑眼图、组件数以及功耗，选定如上拓扑。此拓扑下，驱动器和接收器中间放置一个串联电阻，并支持组件之间的读取和写入操作。结合上述讨论，这不是最佳配置，这只是仅使用一个电阻下的折衷方案。</p>
<p>&emsp;仿真结果这里不再列出，仅列出2个结论：</p>
<ul>
<li>较小的串联电阻可以改善边沿传输特性，但是会有更大的过冲；</li>
<li>信号的上升时间也在信号完整性中发挥重要作用。一个建议：在满足时续要求的情况下，尽可能降低信号的上升时间。</li>
</ul>
<h1 id="TN-46-14"><a href="#TN-46-14" class="headerlink" title="TN-46-14"></a>TN-46-14</h1><h2 id="简介-1"><a href="#简介-1" class="headerlink" title="简介"></a>简介</h2><p>&emsp;设计人员可以从经过的技术中受益，这些技术可以用于点对点接口中的SDRAM和DDR设备的端接，布局和布线。源自电子理论和美光设计经验，本技术说明中的准则旨在用于点对点系统中的信号完整性（SI）优化。</p>
<h3 id="定义"><a href="#定义" class="headerlink" title="定义"></a>定义</h3><p>&emsp;在本技术说明中，VSS指数字地，VSSQ指DQ和信号地； 除非另有说明，否则两者是等效的。 VDD是设备内核的数字电源，而VDDQ是DQ和I / O信号的电源。 除非另有说明，否则它们也等效。</p>
<h2 id="建议使用6层PCB"><a href="#建议使用6层PCB" class="headerlink" title="建议使用6层PCB"></a>建议使用6层PCB</h2><p>&emsp;设计良好的PCB对于消除数字开关噪声至关重要。地平面需要为数字电路提供低阻(Low-Z)抗返回路径。</p>
<p>&emsp;Micron建议使用最低6层的PCB：层1 (top) 和6(bottom)为信号层；层2、3和5作为地/电源；层4作为地/电源或者信号。</p>
<p>&emsp;图1展示了3个信号层的层叠方式，图2展示了4个信号层的层叠方式。较差的SI以及其他问题使得3层或者4层PCB无法使用，除非在非常有限的情形下。</p>
<p><img src="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/07.png" alt=""></p>
<p><img src="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/08.png" alt=""></p>
<h3 id="TSOP封装"><a href="#TSOP封装" class="headerlink" title="TSOP封装"></a>TSOP封装</h3><p>&emsp;对于TSOP的SDRAM以及DDR，典型的布线需要2个内部信号层，2个表面信号层；另外两个平面(VDD和VSS)作为可靠地参考平面。存储设备具有VDD和VDDQ引脚，通常情况下都连接到PCB VDD平面。同样地，VSS和VSSQ管脚连接到PCB VSS平面。每个平面都提供了存储设备VSSQ信号的低阻抗路径。如果单个平面同时用于电源和地，则无法提供良好的信号参考。</p>
<p>&emsp;大多数DDR的DQ、strobe选通信号、时钟信号都以VSS作为参考，而地址、命令、控制线以VDD作为参考。DQ信号通常布在PCB外层。</p>
<h3 id="FBGA封装"><a href="#FBGA封装" class="headerlink" title="FBGA封装"></a>FBGA封装</h3><p>&emsp;使用FBGA封装DDR的系统通常需要将VDD和VSS的内电层进行分割，使得DQ、DQS、DM和时钟线以VSS作为参考，地址、命令、控制信号以VDD作为参考。内电层的分割将影响存储设备的电源传输，因此需要付出额外的努力：通常的解决方法是使用在PCB外层无信号处使用VDD进行敷铜。</p>
<p>&emsp;对于所有走线，建议使用50-60Ω的标准特征阻抗(Z0)。控制器/FPGA驱动器输出阻抗与串联电阻之和也应当等于60Ω。Micron的模块和参考设计目标阻抗为60Ω±6Ω（公差为10％）。设计者应当指定Z0，使得电路板制造商可以调节电介质厚度以及线宽来达到要求规格。</p>
<p>&emsp;最小化信号返回路径(环路区域)可以减小瞬态电流和电磁干扰(EMI)。Micron建议在6层PCB中，将VSS和VDD放置在第2和第3层，返回路径直接部署在走线层下(例如层2和层5)下，以获得最小的环路区域。</p>
<h2 id="PCB介电材料"><a href="#PCB介电材料" class="headerlink" title="PCB介电材料"></a>PCB介电材料</h2><p>&emsp;大多数存储器应用中PCB材料的介电常数为3.6至4.5，随频率，温度，材料和树脂与玻璃的比率而略有变化。FR-4是一种常用的介电材料，在100 MHz信号频率平均介电常数为4.2。 FR-4是覆铜层压板，具有出色的尺寸稳定性，电介质厚度控制和高质量的制造可重复性。美光建议FR-4用于PCB，因为它的低成本，低吸湿性和模块制造中的低导电性。</p>
<h2 id="DDR-VREF"><a href="#DDR-VREF" class="headerlink" title="DDR VREF"></a>DDR VREF</h2><p>&emsp;DDR器件接收器比较基准电源(VREF)与接收到的信号。因为内部处理的仅为差分电压，所以报证基准电压满足数据手册要求下尽可能保持稳定，即上电后保持在VDDQ/2 ±1%以内。</p>
<p>&emsp;通常情况下，VREF需要追踪DC电压的变化：当VDD电压标称值为2.5V时，VREF的范围为1.237-1.262V。然而，VDD在2.5V标称值下，供电范围为2.3-2.7V；VDD在2.6V标称值下，供电范围为2.5-2.7V(DDR400)；测量方式为在最近的VREF旁路电容上测量。VREF还必须严格遵守数据手册中其它要求。</p>
<p>&emsp;因为VREF时差分共源放大器的输入，所以并不会有高消耗电流。任何具有5mA负载能力的标准稳压IC均可满徐需求。为了最大化降低噪声对VREF的影响，Micron建议在每个DDR器件的输入端使用一个去耦电容。</p>
<h3 id="精度要求"><a href="#精度要求" class="headerlink" title="精度要求"></a>精度要求</h3><p>&emsp;为了满足VREF的严格精度要求，需要精细的设计。除了跟踪VDDQ的变化外，VREF还需要最小化纹波和噪声。VREF上的噪声峰峰值不敌超过2% 直流电压：直流误差不得超过±25mV；交流噪声不得超过±25mV。</p>
<p>&emsp;Micron建议：</p>
<ul>
<li>VREF的布线距离其它信号线至少2cm，以最大程度降低耦合；</li>
<li>电压源与VREF之间的走线尽可能短和粗；</li>
<li>将一个低感值(0.1uF)旁路电容放置在尽可能接近VREF管脚的位置。</li>
</ul>
<h3 id="VREF生成"><a href="#VREF生成" class="headerlink" title="VREF生成"></a>VREF生成</h3><p>&emsp;VREF的生成并不复杂，Micron建议参考如下方案：</p>
<ul>
<li>轻负载下(4个以下DDR组件)，可以通过连接在VDDQ和VSSQ之间的分压器完成，分压器由2个1%精度1kΩ电阻构成。如图3所示。该方式使得VREF可以追踪VDDQ的电压变化。电阻值不应该过高，考虑到组件的泄漏电流为3uA，需要使得泄漏电流引起的误差远低于其它误差。</li>
</ul>
<p><img src="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/09.png" alt=""></p>
<ul>
<li>重负载下(4个及以上DDR组件)，需要选择稳压器IC来产生1.25V电压。Micron已经在参考设计中展示了多种集成Mosfet的开关稳压器使用方案。</li>
</ul>
<p>&emsp;稳压器可以为VTT电路提供高达3A的吸收或者输出电流，以及一个单独的线性稳压器来产生3mA的VREF电压。使用有源的VREF驱动器，泄漏电流的影响可被忽略。</p>
<p>&emsp;提供包括VTT、VREF、VDDQ、VDD输出的DDR终端稳压器的供应商包括：</p>
<ul>
<li>Fairchild—ML6554 and FAN1655</li>
<li>Linear Technology—LTC3413 and LTC3831</li>
<li>National Semiconductor—LP2995 and LP2996</li>
<li>Phillips—NE57810 and NE47814</li>
</ul>
<p>&emsp;其它VREF设计指南：</p>
<ul>
<li>VREF走线最低为20-25mil，以降低电感；</li>
<li>VREF到其它临近走线的距离最低保持15-25mil；</li>
<li>VREF和VDDQ之间放置一个0.1uF电容；</li>
<li>VREF和VSSQ之间放置一个0.1uF电容；</li>
<li>在每个器件或者连接器处增加去耦电容，以最小化噪声；</li>
</ul>
<h2 id="DDR-VTT"><a href="#DDR-VTT" class="headerlink" title="DDR VTT"></a>DDR VTT</h2><p>&emsp;进行DDR存储器设计时，必须考虑一些特殊供电：DDR需要3个高精度电压：VDDQ、VTT和VREF。VTT是存储器中线终端电压，等于VDDQ/2。</p>
<p>&emsp;为了正确地部署VTT，需要理解系统电压之间的关系。DDR器件通常需要2个PCB供电轨：VDD，为器件VDD和VDDQ供电；VSS，为器件VSS和VSSQ供电。VDD是DDR内核和器件IO的高电流电源。VREF为低功率的基准电压，等于VDD/2。DDR器件将内部信号与VREF作比较。其它电压的关系，VDD=VDDQ，VTT=VREF=VDD/2。</p>
<p>&emsp;当DQ与数据线高强度运行时，VTT的瞬态电流可能高达±3.5A。该瞬态电流的平均值等于0，具体情况与数据/地址线的运行模式有关。</p>
<p>&emsp;某些系统设计可以在不需要VTT的情况下运行，具体限制如下：</p>
<ul>
<li>系统中使用2个及2个以下DDR；</li>
<li>电流消耗中等；</li>
<li>走线长度低于5cm；</li>
<li>SI和驱动强度在数据手册限制以内(仿真得到)；</li>
</ul>
<p>&emsp;VTT需要报证高精度电压以及电流输出能力，稳压器的误差应该低于±3%。VTT不直接连到器件上，连接方式如图4。</p>
<p><img src="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/11.png" alt=""></p>
<p>&emsp;图4展示了具备多个DDR组件的系统布局方式。Micron建议如下：</p>
<ul>
<li>命令和地址信号通过排阻端接到VTT=VDD/2；</li>
<li>DQ、DQS信号通过排阻端接到VTT。当不进行数据传输时，DQS=VDDQ/2；</li>
<li>DDR时钟差分信号不端接到VTT。CK和CK#通过一个并联的100–121Ω电阻进行端接。Micron发现，CK和CK#上，只有差分端接才能改善SI性能；</li>
<li>如果VTT和VREF布局在PCB同一层，则VTT和VREF电源岛必须至少间隔150mil。建议将2个电源岛分布在不同的PCB层；</li>
<li>VTT电源岛必须放置在存储通道的末端，并且尽可能靠近最后一个器件；</li>
<li>VTT电源岛的端点需要至少2个去耦电容(4–7μF) 以及2个大容量电容(100μF) ；</li>
<li>VTT电源岛表层线宽不低于150mil，建议250mil；</li>
<li>VTT必须在VDDQ之后初始化，避免器件闩锁；VTT与VREF同步上电；</li>
<li>如果信号必须要分叉，则建议使用平衡T型布局(如图5)。内存控制器/ASIC和串联电阻RS放置在T的底部，VTT端接电阻放置在T的上部，DDR器件放置在T的左右两侧。</li>
</ul>
<p><img src="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/12.png" alt=""></p>
<h2 id="layout-Trace-Widths-Interpair-Spacing-and-Intrapair-Spacing"><a href="#layout-Trace-Widths-Interpair-Spacing-and-Intrapair-Spacing" class="headerlink" title="layout:Trace Widths, Interpair Spacing, and Intrapair Spacing"></a>layout:Trace Widths, Interpair Spacing, and Intrapair Spacing</h2><p>&emsp;系统SI中，有两种类型的走线间距：(组内间距)interpair spacing and (组外间距)intrapair spacing。</p>
<p>&emsp;(组内间距)interpair spacing(S1)指的是一组功能相似或者等效的信号线组内，两条临近走线之间的距离。控制线组、时钟线、地址总线、数据总线以及选通信号都是信号线组。数据总线有时按照byte进行拆分，这种情况下8个数据线、相关的选通以及屏蔽信号则构成一个信号线组。</p>
<p>&emsp; (组外间距)intrapair spacing(S2)指的是不同信号线组之间，最外侧信号线之间的距离。举例来说，如果控制信号组布局在一起，与地址线组相邻。则S2为控制线组与地址线组之间最接近的2个信号线之间的间距。</p>
<p>&emsp;图6展示了S1、S2以及走线宽度(S3)之间的差别。</p>
<p>&emsp;一般来说，Micron建议S2保持在6mil，最低4mil。降低S1和S2的值也会增加成本。如果所有信号线全长都只保持4mil间距，则串扰可能会破坏SI；如果只是在较小一段未满足间隔要求，则不会显著影响SI。</p>
<p>&emsp;串扰与走线间距以及压摆率相关：如果系统的压摆率低于1V/ns，走线间距可以更近。低速率的系统通常具有更大的时续裕量，所以增加一定串扰也不会影响SI。</p>
<p><img src="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/13.png" alt=""></p>
<h3 id="走线宽度-S3-设计指南"><a href="#走线宽度-S3-设计指南" class="headerlink" title="走线宽度(S3)设计指南"></a>走线宽度(S3)设计指南</h3><p>&emsp;信号线组的S3建议值如下：</p>
<ul>
<li>DQ线，最低4mil，建议6mil；</li>
<li>DQS线，最低4mil，建议6mil；</li>
<li>地址线，最低4mil，建议6mil；</li>
<li>命令/控制线，最低4mil，建议6mil；</li>
<li>时钟线，最低4mil，建议6-10mil；</li>
</ul>
<p>&emsp;VDD、VDDQ、VSS和VSSQ必须由敷铜平面构成，不能仅仅用走线形式。Micron建议：过孔到敷铜平面的连接应该短，一般在8mil以下。从VSS到过孔的任何走线(用于端接电阻或者去耦电容)应当尽可能短，以最小化走线电感。Micron建议走线宽度为8mil。</p>
<h3 id="表1：Interpair-and-Intrapair-Spacing-Design-Guidelines"><a href="#表1：Interpair-and-Intrapair-Spacing-Design-Guidelines" class="headerlink" title="表1：Interpair and Intrapair Spacing Design Guidelines"></a>表1：Interpair and Intrapair Spacing Design Guidelines</h3><p><img src="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/18.png" alt=""></p>
<h3 id="可拓展性"><a href="#可拓展性" class="headerlink" title="可拓展性"></a>可拓展性</h3><p>&emsp;低密度器件中的某些NC管脚，将在高密度器件中作为地址高位使用。例如，引脚128在128Mb（8 Meg x 16）SDRAM组件中为“ NC”，但在256Mb（16 Meg x 16）SDRAM组件中为A12。通过在引脚和控制器之间放置一个0Ω串联电阻来提高设计的可扩展性：使用较低密度的组件时（如图7所示）可以不装配该电阻，从而使PCB可以重复使用而无需进行大量重新设计。</p>
<p><img src="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/14.png" alt=""></p>
<h3 id="不使用的DQ引脚"><a href="#不使用的DQ引脚" class="headerlink" title="不使用的DQ引脚"></a>不使用的DQ引脚</h3><p>&emsp;有时候，x16的DDR器件仅仅用于错误检查和纠正(ECC)，此时只需要使用低8位数据即可，高8位DQ线不使用。这种情况下，如果x16的DDR器件高8位DQ不使用，则应当将对应地UDM/UDMH屏蔽管脚拉高，以屏蔽对应的DQ总线数据。此外，DQ15:8的每个引脚应当使用一个1–10 kΩ的下拉电阻，以避免WRITE突发噪声。当低8位数据不用时，应该遵循同样的设计建议。</p>
<p>&emsp;对于x16的SDRAM器件，未使用的DQ以及DQM管脚应当设置为NC。如果只需要使用8位数据，则应该使用x8的器件。</p>
<h2 id="Termination-Topology-Value-Placement"><a href="#Termination-Topology-Value-Placement" class="headerlink" title="Termination: Topology, Value, Placement"></a>Termination: Topology, Value, Placement</h2><p>&emsp;端接类型(串联或者并联)以及阻值主要取决于设备类型(SDRAM或者DDR)、走线长度、连接到ASIC/FPGA/控制器的器件数量。Micron建议4个及4个以下的SDRAM/DDR、且走线长度小于等于5cm的设计中，使用串联端接。对于走线长度大于5cm的DDR设计中，使用并联端接。</p>
<h3 id="Series-Termination"><a href="#Series-Termination" class="headerlink" title="Series Termination"></a>Series Termination</h3><p>&emsp;串联端接降低了电源要求(没有对地的直流信号)、简化了布线、抑制了信号转化过程中的过冲。然而，确定串联端接的电阻值是困难的，在某些情况下，最佳值取决于驱动器输出状态(HIGH或者LOW)。通过仿真可以判断串联端接是否适当。</p>
<p>&emsp;串联电阻的取值选择：使得电阻值与控制器驱动器输出阻抗之和等于Z0。</p>
<p>&emsp;如果使用排阻构建串联阻抗，需要注意对于数据总线中的每个数据通道，排阻应该放置在相同给的位置，例如中点。</p>
<p>&emsp;地址、控制、时钟和数据信号的串联电阻初始值可以参考如下：</p>
<ul>
<li>SDRAM：如果信号线长度低于5cm，则在信号线中间放置一个51–70Ω的串联电阻，或者靠近驱动器端放置。Z0应当等于该电阻值；</li>
<li>DDR：如果信号线长度低于5cm，同时使用全部驱动能力，则在信号线中间放置一个~50Ω的串联电阻，或者靠近驱动器端放置；</li>
<li>DDR：如果信号线长度低于5cm，同时降低驱动能力，则在信号线中间放置一个~35Ω的串联电阻，或者靠近驱动器端放置；</li>
</ul>
<p>&emsp;需要验证信号质量是否满足数据手册要求以及仿真章节要求。如果这些串联电阻初始值下SI较差，或者仿真/样机的眼图较差，则可以依照表2降低阻值。</p>
<p><img src="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/19.png" alt=""></p>
<p>&emsp;仿真和样机验证可以确认最佳值。通过微调端接电阻，可以实现时续裕量的优化。</p>
<p>&emsp;对于双向IO信号(如DQ信号)，将串联电阻放置在驱动器和DDR中间，可以最大程序减小振铃，过冲和下冲。</p>
<p>&emsp;对于单向IO信号(如地址线和控制线)，串联电阻的最佳放置点是靠近处理器/FPGA或者在走线的中间。大部分的能量在驱动器附近被反射而耗散，避免了从走线的返回过程。</p>
<h3 id="Parallel-Termination"><a href="#Parallel-Termination" class="headerlink" title="Parallel Termination"></a>Parallel Termination</h3><p>&emsp;当至少满足下列条件之一时，DDR才使用并联终端：</p>
<ul>
<li>4个或者5个以上DDR器件；</li>
<li>走线长度大于5cm；</li>
<li>仿真结果很差；</li>
<li>仿真/样机设计中出现位错误；</li>
</ul>
<p>&emsp;如需使用并联端接，Micron建议使用图8拓扑，RT和RS的典型值如图(最佳值需要仿真/样机验证得到)。Micron建议RT ≈ 2 x RS。RS的典型值为10–33Ω，RT的典型值位22–57Ω。</p>
<p><img src="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/15.png" alt=""></p>
<p>&emsp;Micron所有的DDR器件，其地址、数据、命令、和控制信号均为SSTL-2兼容，必要时使用单端并联端接即可。CKE为SSTL-2和LVCMOS兼容，但是也可以使用单端并联端接。</p>
<h2 id="Routing"><a href="#Routing" class="headerlink" title="Routing"></a>Routing</h2><p>&emsp;尽管DDR及SDRAM器件有很多信号线，但是大多数有相似的功能或者统一工作。IO信号可以按照功能分为4类：地址、命令、控制、数据。</p>
<p>&emsp;地址线组包括行/列地址以及bank地址引脚。命令线组包括行地址选通(RAS#)、列地址选通(CAS#)和写使能(WE#)。控制线组包括片选信号(CS#)、时钟使能信号(CKE)。对于数据线组，每个通道包含10个信号：8个DQ(DQ7-DQ0)、选通信号(DQS)和数据屏蔽信号(DM)。</p>
<p>&emsp;为了容易对DDR数据通道进行扇出，Micron建议临近的数据线组(10条信号线，构成data lanes)布局在不同的PCB关键层。为了减少串扰，如果数据和地址/控制走线在同一个层，则应该至少保持20mil的间距。在可能的情况下，数据线最好与地址/控制线布局在不同的层。</p>
<p>&emsp;为了最小化偏差(skew)，同一功能的信号组内信号线长度应该保持一致。将地址线布局在同一层，将数据线与地址/命令/控制线隔离，也有助于减小偏差(skew)。</p>
<p>&emsp;将数据线组(data lanes)内的走线长度偏差控制在±50mil以内，这样可以降低偏差(skew)。可以用蛇形走线进行长度匹配。有些控制器要求byte lane之间也需要对齐；如果控制器没有指明这个要求，则将data lanes与时钟线长度偏差控制在±500mil以内即可。</p>
<p>&emsp;蛇形走线有助于实现所需延时，但是会导致一定的耦合问题。需要用仿真加以验证。</p>
<h3 id="Clock-Signals"><a href="#Clock-Signals" class="headerlink" title="Clock Signals"></a>Clock Signals</h3><h4 id="DDR-Devices"><a href="#DDR-Devices" class="headerlink" title="DDR Devices"></a>DDR Devices</h4><p>&emsp;所有DDR差分时钟对(CK和CK#)必须在同一层布线。将时钟信号放在内层可以最大程度降低噪声(EMI)。</p>
<p>&emsp;对于DDR系统，CK与CK#的长度误差控制在±20mil以内，CK/CK#与DQS的长度误差控制在±500mil以内。如果控制器与DDR之间有多个时钟对，则所有的时钟对走线长度误差应该控制在±20mil以内。按照这种规则设置，有助于满足数据手册中时钟输入中点电压 (VMP [DC]) 的要求。在靠近DDR器件输入关键处，在CK和CK#上并联一个100–200Ω的差分端接电阻(RT)。</p>
<p>&emsp;图9和图10展示了Micron建议的DDR走线拓扑以及端接电阻放置方式。</p>
<ul>
<li>如果分岔点到DDR器件的走线长度小于2.5cm，则在分岔点使用单个100–120Ω的端接电阻即可；</li>
<li>如果分岔点到DDT器件的走线长度大于2.5cm，则需要在靠近DDR器件处各自放置一个端接电阻。这两个端接电阻属于并联，因此每个端接电阻的阻值为200–240Ω，以使得等效电阻为100–120Ω。</li>
</ul>
<p><img src="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/16.png" alt=""></p>
<p><img src="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/17.png" alt=""></p>
<h4 id="SDRAM-Devices"><a href="#SDRAM-Devices" class="headerlink" title="SDRAM Devices"></a>SDRAM Devices</h4><p>&emsp;SDRAM的时钟为单端信号(CLK)，所以不存在时钟差分对之间的长度匹配，而只需要和其它信号线进行匹配。时钟线与数据线组的长度误差控制在±500mil以内。如果控制器到SDRAM器件有多个时钟线，则所有时钟线的长度误差应该控制在±20mil以内。按照这种规则设置，有助于最小化偏差(skew)。</p>
<p>&emsp;对于DDR和SDRAM，时钟线与地址/命令线组内的所有信号线的长度误差应该控制在±400mil以内。如果上述要求无法满足，则应当增长所有时钟线以满足要求。所有信号线的最长线与最短线的长度差必须小于等于800mil。</p>
<h3 id="Miscellaneous-Routing-Recommendations"><a href="#Miscellaneous-Routing-Recommendations" class="headerlink" title="Miscellaneous Routing Recommendations"></a>Miscellaneous Routing Recommendations</h3><p>&emsp;400mil走线长度误差带来的偏差(skew)约为67ps(6in长度走线的延时约为1000ps)。如果时续的裕量容许这个范围内的lane-to-lane偏差(skew)和其它走线延迟，系统可以正常工作。走线的总延迟必须满足t_DQSCK、控制器DQS恢复限制以及数据手册中其它AC时续参数。</p>
<p>&emsp;对于任意功能的总线，所有的DDR信号线必须具备良好的VSS或者VDD参考平面。对于READ和WRITE来说，重点信号线为CK/CK#、DQ、DM和DQS(DDR数据线组)：因为这些信号的运行频率为其它信号的2倍，因此对SI的要求更高。DQ、DQS和时钟线最好有完整的VSS参考平面，以最小化噪声。对于地址线和命令线，如果难以有VSS参考平面，则可以使用VDD参考平面，尽管这回带来多一点噪声。</p>
<p>&emsp;走线长度越短越好。对于DDR和SDRAM点对点应用来说，如果从控制器引脚到DRAM引脚的走线长度小于5cm，则布线更容易，同事信号质量也会成比例提升。大多数情况下，走线长度大于5cm会导致更多的信号下冲、过冲和振铃——这些都不利于SI。</p>
<h3 id="Additional-Trace-Length-Design-Guidelines"><a href="#Additional-Trace-Length-Design-Guidelines" class="headerlink" title="Additional Trace-Length Design Guidelines"></a>Additional Trace-Length Design Guidelines</h3><ul>
<li>不同的DQ字节lane之间走线长度误差控制在1in(2.5cm)以内。1in的长度会引入167ps的传播延迟。因此，时续裕量必须能容纳167ps的延迟。<ul>
<li>在一个字节lane以内，所有的DQ和DQS走线长度误差必须控制在±50mil以内；</li>
<li>数据线组必须以VSS平面作为参考，以最小化回路长度；</li>
</ul>
</li>
<li>信号线的参考平面必须是完整的(不允许割裂)。</li>
</ul>
<h2 id="Decoupling"><a href="#Decoupling" class="headerlink" title="Decoupling"></a>Decoupling</h2><p>&emsp;充足的去耦电容有助于降低VDD噪声，并且避免单个时钟周期内电源波动引起的存储器错误。</p>
<p>&emsp;电容的容值可以通过仿真确定。通过仿真，设计人员可以确定去耦电容的数量以及位置，这比电容的精确值更为重要。</p>
<p>&emsp;Micron建议对于每个DDR器件，至少使用4个低电感 (2nH)电容对VDD/VDDQ 到VSS/VSSQ进行去耦。电容值可以设置为0.01–0.22μF，其中0.01μF电容可以旁路掉高频噪声，而0.22μF电容可以旁路掉低频噪声。如果可以获得表征电源噪声的频谱数据，则可以选择特定电容以滤除特定频率处噪声。</p>
<p>&emsp;将去耦电容尽可能靠近DDR或者SDRAM器件放置。相邻的器件之间可以在中间位置公用电容，但是每个器件的反面必须有自己的去耦电容。这种分布式去耦方式可以最小化电容的ESL，并使得瞬态电流和返回路径出于器件局部。</p>
<h2 id="Simulation"><a href="#Simulation" class="headerlink" title="Simulation"></a>Simulation</h2><p>&emsp;在进行新设计或者改进设计的layout中，Micron强烈建议定期对IO性能进行模拟。通过仿真，在制作原型机之前优化接口端接阻值等，可以降低噪声并提高时续裕量。如果能在仿真过程中发现问题通常更容易解决问题。</p>
<p>&emsp;验证所有的模拟条件是不现实的，但是有几个重点关注的参数：直流电平、信号摆率、下冲、过冲、振铃和波形形状。同时，验证设计是否具备有效的眼图开度以满足时续和AC输入电压水平也非常重要。</p>
<h1 id="TN-46-02"><a href="#TN-46-02" class="headerlink" title="TN-46-02"></a>TN-46-02</h1><h2 id="Introduction"><a href="#Introduction" class="headerlink" title="Introduction"></a>Introduction</h2><p>&emsp;DDR存储器比SDRAM等具备更高的数据速率，因此也需要更高的突发电流。在最差的情况下，可能有多达81个驱动器(64数据，8ECC，9个选通)进行状态翻转。在流水线访问中，控制器同时还需要28个信号转换。极高的突发电流会从去耦电容上汲取电荷，因此会引起电源噪声。此外，突发电流还会引起电源电压下降，直到系统电源或者稳压器开始向电容器充电。</p>
<p>&emsp;以下基于无缓冲DDR/SDRAM存储器参考设计举例。</p>
<h2 id="Current-Draw"><a href="#Current-Draw" class="headerlink" title="Current Draw"></a>Current Draw</h2><p>&emsp;每个网络的总电流等于流过端接电阻的稳态电流Idc与通过驱动器的开关电流Iac之和。Idc保持恒定，直到驱动器改变状态。Iac只在转换过程中出现。因为在状态转换过程中Idc也在发生方向变化，因此必须考虑2中电流的叠加和。</p>
<p>&emsp;Itotal=Idc+Iac。如图1，Rs为串联端接电阻，Rt为并联端接电阻，Rd为驱动器电阻。</p>
<p>&emsp;举例说明电流计算方式：考虑一个双面无缓冲DDR DIMM内存通道，Rs = 0R，Rd = 13R， Rt = 39R。假设最差情况下，开关保持1V/ns的边沿速率。如公式1所示。</p>
<p><img src="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/20.png" alt=""></p>
<p><img src="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/21.png" alt=""></p>
<h2 id="Inductance"><a href="#Inductance" class="headerlink" title="Inductance"></a>Inductance</h2><p>&emsp;设计去耦系统的关键限制因素通常不是电容的大小，而是将电容连接到电源和接地层的引线和过孔电感量。 依照如下计算原则，在0603封装中使用0.1μF电容可以提供足够的电容。</p>
<h2 id="Via-Inductance"><a href="#Via-Inductance" class="headerlink" title="Via Inductance"></a>Via Inductance</h2><p>&emsp;电流流过过孔的距离仅为其连接点到对应内电层的距离。举例来说，对于62mil厚的电路板，地平面与top层的距离仅为4mil，则过孔的有效距离则为4mil。典型情况下，每个去耦电容都是连接到内电层以及地层的。如果PCB的层叠是对称的，而且电源与GND使用同样直径的过孔，则过孔的电源连接长度与地连接长度等于板厚。计算过孔的电感公式如公式2所示。</p>
<p><img src="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/22.png" alt=""></p>
<h2 id="Maximum-Allowable-Inductance"><a href="#Maximum-Allowable-Inductance" class="headerlink" title="Maximum Allowable Inductance"></a>Maximum Allowable Inductance</h2><p>&emsp;快速的开关电流会在电容连接电压平面的过孔寄生电感上产生电压差。根据公式V = L(di/dt)可以计算最大允许电感Lmax。流过驱动器的电流路径有2条。当1-0转换过程中，Idc流过Rd、Rs和Rt。Iac从充电状态的输入门经过Rd和Rs流入地平面。MVTT的要求比V2.5要高得多，因此基于MVTT计算Lmax。为了简化计算，假设仅有来自MVTT的Idc分量与V2.5的Iac分量。实际上，MVTT对Iac电流有贡献，但是该影响可以忽略。注意，MVTT的di等于2倍Idc，因为Idc会有正负切换。Iac在dt时间内由0变为最大值，因此di等于Iac。计算公式如公式2。</p>
<p><img src="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/23.png" alt=""></p>
<h2 id="Equivalent-Inductance-per-Capacitor"><a href="#Equivalent-Inductance-per-Capacitor" class="headerlink" title="Equivalent Inductance per Capacitor"></a>Equivalent Inductance per Capacitor</h2><p>&emsp;0603电容的封装电感可能因制造商而异，也可能因一种电介质类型而异。 设计人员应检查组件数据手册中是否有正确的电感值（请参见公式4）。</p>
<p><img src="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/24.png" alt=""></p>
<h2 id="Number-of-Capacitors-Needed"><a href="#Number-of-Capacitors-Needed" class="headerlink" title="Number of Capacitors Needed"></a>Number of Capacitors Needed</h2><p>&emsp;要计算所需的电容器数量，请将每个电容的等效电感除以最大允许电感Lmax（请参见公式5）。</p>
<p><img src="https://raw.githubusercontent.com/NemoJ/blog_pics/master/ddr_design/25.png" alt=""></p>
<p>通过一些设计方式可以减少MVTT的电容器数量。 如果通过表层电源岛的形式部署MVTT，在这种情况下，电容的一端可以直接连接到平面，而无需通孔。 此外，如果PCB叠层的接地层位于表层正下方，则接地过孔的有效长度可能会大大减少。 如果是这种情况（假设h = .004“），Lvia = 24.5pH，与电容器封装电感相比是微不足道的。因此，对于表面平面去耦，假设Leq = Lpackage。在此假设下，0603电容器的数量为 MVTT为31。对于内部平面，0603电容器数等于63。由于MVTT的公差太小，因此建议使用表面平面或其他降低过孔电感的方法。</p>

      
    </div>
    
  </div>
  
    
    <div class="copyright">
        <p><span>本文标题:</span><a href="/2020/04/25/ddr-design/">DDR Design</a></p>
        <p><span>文章作者:</span><a href="/" title="回到主页">焦迪</a></p>
        <p><span>发布时间:</span>2020-04-25, 17:37:10</p>
        <p><span>最后更新:</span>2020-06-14, 19:00:21</p>
        <p>
            <span>原始链接:</span><a class="post-url" href="/2020/04/25/ddr-design/" title="DDR Design">http://jiaodi.tech/2020/04/25/ddr-design/</a>
            <span class="copy-path" data-clipboard-text="原文: http://jiaodi.tech/2020/04/25/ddr-design/　　作者: 焦迪" title="点击复制文章链接"><i class="fa fa-clipboard"></i></span>
            <script> var clipboard = new Clipboard('.copy-path'); </script>
        </p>
        <p>
            <span>许可协议:</span><i class="fa fa-creative-commons"></i> <a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/4.0/" title="CC BY-NC-SA 4.0 International" target="_blank">"署名-非商用-相同方式共享 4.0"</a> 转载请保留原文链接及作者。
        </p>
    </div>



    <nav id="article-nav">
        
        
            <div id="article-nav-older" class="article-nav-title">
                <a href="/2020/04/22/si-pi-guide/">
                    Signal Integrity and Power Integrity
                </a>
            </div>
        
    </nav>

  
</article>

    <div id="toc" class="toc-article">
        <strong class="toc-title">文章目录</strong>
        
            <ol class="toc"><li class="toc-item toc-level-1"><a class="toc-link" href="#TN-46-06"><span class="toc-number">1.</span> <span class="toc-text">TN-46-06</span></a><ol class="toc-child"><li class="toc-item toc-level-2"><a class="toc-link" href="#简介"><span class="toc-number">1.1.</span> <span class="toc-text">简介</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#传输线理论"><span class="toc-number">1.2.</span> <span class="toc-text">传输线理论</span></a><ol class="toc-child"><li class="toc-item toc-level-3"><a class="toc-link" href="#特征阻抗"><span class="toc-number">1.2.1.</span> <span class="toc-text">特征阻抗</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#趋肤效应"><span class="toc-number">1.2.2.</span> <span class="toc-text">趋肤效应</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#匹配的传输线"><span class="toc-number">1.2.3.</span> <span class="toc-text">匹配的传输线</span></a></li></ol></li><li class="toc-item toc-level-2"><a class="toc-link" href="#端接"><span class="toc-number">1.3.</span> <span class="toc-text">端接</span></a><ol class="toc-child"><li class="toc-item toc-level-3"><a class="toc-link" href="#串联电阻"><span class="toc-number">1.3.1.</span> <span class="toc-text">串联电阻</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#两个串联电阻"><span class="toc-number">1.3.2.</span> <span class="toc-text">两个串联电阻</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#反向端接"><span class="toc-number">1.3.3.</span> <span class="toc-text">反向端接</span></a></li></ol></li><li class="toc-item toc-level-2"><a class="toc-link" href="#点对点设计举例"><span class="toc-number">1.4.</span> <span class="toc-text">点对点设计举例</span></a></li></ol></li><li class="toc-item toc-level-1"><a class="toc-link" href="#TN-46-14"><span class="toc-number">2.</span> <span class="toc-text">TN-46-14</span></a><ol class="toc-child"><li class="toc-item toc-level-2"><a class="toc-link" href="#简介-1"><span class="toc-number">2.1.</span> <span class="toc-text">简介</span></a><ol class="toc-child"><li class="toc-item toc-level-3"><a class="toc-link" href="#定义"><span class="toc-number">2.1.1.</span> <span class="toc-text">定义</span></a></li></ol></li><li class="toc-item toc-level-2"><a class="toc-link" href="#建议使用6层PCB"><span class="toc-number">2.2.</span> <span class="toc-text">建议使用6层PCB</span></a><ol class="toc-child"><li class="toc-item toc-level-3"><a class="toc-link" href="#TSOP封装"><span class="toc-number">2.2.1.</span> <span class="toc-text">TSOP封装</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#FBGA封装"><span class="toc-number">2.2.2.</span> <span class="toc-text">FBGA封装</span></a></li></ol></li><li class="toc-item toc-level-2"><a class="toc-link" href="#PCB介电材料"><span class="toc-number">2.3.</span> <span class="toc-text">PCB介电材料</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#DDR-VREF"><span class="toc-number">2.4.</span> <span class="toc-text">DDR VREF</span></a><ol class="toc-child"><li class="toc-item toc-level-3"><a class="toc-link" href="#精度要求"><span class="toc-number">2.4.1.</span> <span class="toc-text">精度要求</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#VREF生成"><span class="toc-number">2.4.2.</span> <span class="toc-text">VREF生成</span></a></li></ol></li><li class="toc-item toc-level-2"><a class="toc-link" href="#DDR-VTT"><span class="toc-number">2.5.</span> <span class="toc-text">DDR VTT</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#layout-Trace-Widths-Interpair-Spacing-and-Intrapair-Spacing"><span class="toc-number">2.6.</span> <span class="toc-text">layout:Trace Widths, Interpair Spacing, and Intrapair Spacing</span></a><ol class="toc-child"><li class="toc-item toc-level-3"><a class="toc-link" href="#走线宽度-S3-设计指南"><span class="toc-number">2.6.1.</span> <span class="toc-text">走线宽度(S3)设计指南</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#表1：Interpair-and-Intrapair-Spacing-Design-Guidelines"><span class="toc-number">2.6.2.</span> <span class="toc-text">表1：Interpair and Intrapair Spacing Design Guidelines</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#可拓展性"><span class="toc-number">2.6.3.</span> <span class="toc-text">可拓展性</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#不使用的DQ引脚"><span class="toc-number">2.6.4.</span> <span class="toc-text">不使用的DQ引脚</span></a></li></ol></li><li class="toc-item toc-level-2"><a class="toc-link" href="#Termination-Topology-Value-Placement"><span class="toc-number">2.7.</span> <span class="toc-text">Termination: Topology, Value, Placement</span></a><ol class="toc-child"><li class="toc-item toc-level-3"><a class="toc-link" href="#Series-Termination"><span class="toc-number">2.7.1.</span> <span class="toc-text">Series Termination</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#Parallel-Termination"><span class="toc-number">2.7.2.</span> <span class="toc-text">Parallel Termination</span></a></li></ol></li><li class="toc-item toc-level-2"><a class="toc-link" href="#Routing"><span class="toc-number">2.8.</span> <span class="toc-text">Routing</span></a><ol class="toc-child"><li class="toc-item toc-level-3"><a class="toc-link" href="#Clock-Signals"><span class="toc-number">2.8.1.</span> <span class="toc-text">Clock Signals</span></a><ol class="toc-child"><li class="toc-item toc-level-4"><a class="toc-link" href="#DDR-Devices"><span class="toc-number">2.8.1.1.</span> <span class="toc-text">DDR Devices</span></a></li><li class="toc-item toc-level-4"><a class="toc-link" href="#SDRAM-Devices"><span class="toc-number">2.8.1.2.</span> <span class="toc-text">SDRAM Devices</span></a></li></ol></li><li class="toc-item toc-level-3"><a class="toc-link" href="#Miscellaneous-Routing-Recommendations"><span class="toc-number">2.8.2.</span> <span class="toc-text">Miscellaneous Routing Recommendations</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#Additional-Trace-Length-Design-Guidelines"><span class="toc-number">2.8.3.</span> <span class="toc-text">Additional Trace-Length Design Guidelines</span></a></li></ol></li><li class="toc-item toc-level-2"><a class="toc-link" href="#Decoupling"><span class="toc-number">2.9.</span> <span class="toc-text">Decoupling</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#Simulation"><span class="toc-number">2.10.</span> <span class="toc-text">Simulation</span></a></li></ol></li><li class="toc-item toc-level-1"><a class="toc-link" href="#TN-46-02"><span class="toc-number">3.</span> <span class="toc-text">TN-46-02</span></a><ol class="toc-child"><li class="toc-item toc-level-2"><a class="toc-link" href="#Introduction"><span class="toc-number">3.1.</span> <span class="toc-text">Introduction</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#Current-Draw"><span class="toc-number">3.2.</span> <span class="toc-text">Current Draw</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#Inductance"><span class="toc-number">3.3.</span> <span class="toc-text">Inductance</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#Via-Inductance"><span class="toc-number">3.4.</span> <span class="toc-text">Via Inductance</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#Maximum-Allowable-Inductance"><span class="toc-number">3.5.</span> <span class="toc-text">Maximum Allowable Inductance</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#Equivalent-Inductance-per-Capacitor"><span class="toc-number">3.6.</span> <span class="toc-text">Equivalent Inductance per Capacitor</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#Number-of-Capacitors-Needed"><span class="toc-number">3.7.</span> <span class="toc-text">Number of Capacitors Needed</span></a></li></ol></li></ol>
        
    </div>
    <style>
        .left-col .switch-btn,
        .left-col .switch-area {
            display: none;
        }
        .toc-level-3 i,
        .toc-level-3 ol {
            display: none !important;
        }
    </style>

    <input type="button" id="tocButton" value="隐藏目录" title="点击按钮隐藏或者显示文章目录">

    <script>
        yiliaConfig.toc = ["隐藏目录", "显示目录", !!"false"];
    </script>





    




    <div class="scroll" id="post-nav-button">
        
            <a href="/" title="回到主页"><i class="fa fa-home"></i></a>
        

        <a title="文章列表"><i class="fa fa-bars"></i><i class="fa fa-times"></i></a>

        
            <a href="/2020/04/22/si-pi-guide/" title="下一篇: Signal Integrity and Power Integrity">
                <i class="fa fa-angle-right"></i>
            </a>
        
    </div>

    <ul class="post-list"><li class="post-list-item"><a class="post-list-link" href="/2020/04/25/ddr-design/">DDR Design</a></li><li class="post-list-item"><a class="post-list-link" href="/2020/04/22/si-pi-guide/">Signal Integrity and Power Integrity</a></li><li class="post-list-item"><a class="post-list-link" href="/2020/02/29/git-flow/">Git 分支管理</a></li><li class="post-list-item"><a class="post-list-link" href="/2020/02/24/hw-code-style-guide/">华为软件编程规范和范例</a></li><li class="post-list-item"><a class="post-list-link" href="/2019/11/09/ATECC508A-config/">ATECC508A配置案例</a></li><li class="post-list-item"><a class="post-list-link" href="/2019/10/28/atecc508a/">ATECC508A开发笔记</a></li><li class="post-list-item"><a class="post-list-link" href="/2019/10/12/CryptoAuth/">密码学基本知识</a></li><li class="post-list-item"><a class="post-list-link" href="/2019/04/02/cs-ch01/">CSAPP CH1-A Tour of Computer Systems</a></li><li class="post-list-item"><a class="post-list-link" href="/2019/03/13/altium-rules/">Altium Designer常用规则设置</a></li><li class="post-list-item"><a class="post-list-link" href="/2019/02/19/git-guide/">Git学习笔记</a></li><li class="post-list-item"><a class="post-list-link" href="/2018/10/31/stm32f767-lwip/">STM32F767上LwIP的移植</a></li><li class="post-list-item"><a class="post-list-link" href="/2018/07/27/stm32f767-mpu/">STM32F767 MPU的基本用法</a></li><li class="post-list-item"><a class="post-list-link" href="/2018/07/16/stm32f767-sdram/">STM32F767 FMC-SDRAM的基本用法</a></li><li class="post-list-item"><a class="post-list-link" href="/2018/06/30/stm32f767-qspi/">STM32F767 QUADSPI的基本用法</a></li><li class="post-list-item"><a class="post-list-link" href="/2018/05/27/stm32f767-flash/">STM32F767 Flash的基本用法</a></li><li class="post-list-item"><a class="post-list-link" href="/2018/05/21/stm32f767-rtc/">STM32F767 RTC的基本用法</a></li><li class="post-list-item"><a class="post-list-link" href="/2018/05/19/stm32f767-uart-dma/">STM32F767 DMA的基本用法</a></li><li class="post-list-item"><a class="post-list-link" href="/2018/05/07/stm32f767-pwm/">STM32F767 PWM的基本用法</a></li><li class="post-list-item"><a class="post-list-link" href="/2018/04/28/feedforward-cap/">优化前馈电容改善DCDC的瞬态响应(未完成)</a></li><li class="post-list-item"><a class="post-list-link" href="/2018/04/25/stm32f767-wwdg/">STM32F767 WWDG的基本用法</a></li><li class="post-list-item"><a class="post-list-link" href="/2018/04/21/stm32f767-iwdg/">STM32F767 IWDG的基本用法</a></li><li class="post-list-item"><a class="post-list-link" href="/2018/04/16/stm32f767-timer/">STM32F767 Timer中断的基本用法</a></li><li class="post-list-item"><a class="post-list-link" href="/2018/04/08/stm32f767-gpio-it/">STM32F767 GPIO中断的基本用法</a></li><li class="post-list-item"><a class="post-list-link" href="/2018/04/05/stm32f767-GPIO-UART/">STM32F767 GPIO与UART的基本用法</a></li><li class="post-list-item"><a class="post-list-link" href="/2018/03/29/stm32f767-delay/">STM32F767 delay函数的HAL库实现与优化</a></li><li class="post-list-item"><a class="post-list-link" href="/2018/03/23/stm32f767-system/">STM32F767系统内核与时钟设置</a></li><li class="post-list-item"><a class="post-list-link" href="/2018/03/18/stm32f767newpro/">新建一个STM32F767工程(基于HAL库)</a></li><li class="post-list-item"><a class="post-list-link" href="/2018/03/17/stm32f767-start/">使用STM32CubeMX新建STM32F7工程</a></li><li class="post-list-item"><a class="post-list-link" href="/2018/03/12/mlcc-noise/">电源应用中MLCC啸叫问题的分析与解决</a></li><li class="post-list-item"><a class="post-list-link" href="/2018/02/04/pierce-oscillator/">Pierce振荡器的原理与设计方法</a></li><li class="post-list-item"><a class="post-list-link" href="/2018/01/28/F28379D-new-pro-cpu1/">F28379D新建工程</a></li><li class="post-list-item"><a class="post-list-link" href="/2018/01/23/python-pyinstaller/">PyInstaller基本用法</a></li><li class="post-list-item"><a class="post-list-link" href="/2018/01/14/HDC1010-C2000/">使用F28069驱动温湿度传感器HDC1010</a></li><li class="post-list-item"><a class="post-list-link" href="/2018/01/14/IEEEStd802-11/">IEEE Std 802.11a/g/n/ac</a></li><li class="post-list-item"><a class="post-list-link" href="/2018/01/08/XDS100-VCP/">加载C2000 XDS100仿真器的虚拟串口(VCP)</a></li><li class="post-list-item"><a class="post-list-link" href="/2018/01/06/MarkdownSyntax/">Markdown基本语法</a></li><li class="post-list-item"><a class="post-list-link" href="/2017/11/21/BuckPowerStage/">Buck电路的功率部分设计</a></li><li class="post-list-item"><a class="post-list-link" href="/2017/11/16/myserial/">使用C#构建一个串口程序</a></li><li class="post-list-item"><a class="post-list-link" href="/2017/07/09/allegro-guide-2/">Allegro学习笔记-差分线与等长线</a></li><li class="post-list-item"><a class="post-list-link" href="/2017/06/11/allegro-guide-1/">Allegro学习笔记-基础篇</a></li><li class="post-list-item"><a class="post-list-link" href="/2017/04/04/cadence-allegro-package/">使用Ultra Librarian创建Cadence原理图与PCB封装</a></li><li class="post-list-item"><a class="post-list-link" href="/2017/03/06/新建一个C2000工程/">新建一个C2000工程</a></li><li class="post-list-item"><a class="post-list-link" href="/2017/03/06/安装CCS与controlSUITE/">安装CCS与controlSUITE</a></li></ul>




    <script>
        
    </script>
</div>
      <footer id="footer">
    <div class="outer">
        <div id="footer-info">
            <div class="footer-left">
                <i class="fa fa-copyright"></i> 
                2016-2020 焦迪
            </div>
            <div class="footer-right">
                <a href="http://hexo.io/" target="_blank" title="快速、简洁且高效的博客框架">Hexo</a>  Theme <a href="https://github.com/MOxFIVE/hexo-theme-yelee" target="_blank" title="简而不减 Hexo 双栏博客主题  v3.5">Yelee</a> by MOxFIVE <i class="fa fa-heart animated infinite pulse"></i>
            </div>
        </div>
        
            <div class="visit">
                
                    <span id="busuanzi_container_site_pv" style="display:none">
                        <span id="site-visit" title="本站到访数"><i class="fa fa-user" aria-hidden="true"></i><span id="busuanzi_value_site_uv"></span>
                        </span>
                    </span>
                
                
                    <span>| </span>
                
                
                    <span id="busuanzi_container_page_pv" style="display:none">
                        <span id="page-visit" title="本页阅读量"><i class="fa fa-eye animated infinite pulse" aria-hidden="true"></i><span id="busuanzi_value_page_pv"></span>
                        </span>
                    </span>
                
            </div>
        
    </div>
</footer>
    </div>
    
<script data-main="/js/main.js" src="//cdn.bootcss.com/require.js/2.2.0/require.min.js"></script>

    <script>
        $(document).ready(function() {
            var iPad = window.navigator.userAgent.indexOf('iPad');
            if (iPad > -1 || $(".left-col").css("display") === "none") {
                var bgColorList = ["#9db3f4", "#414141", "#e5a859", "#f5dfc6", "#c084a0", "#847e72", "#cd8390", "#996731"];
                var bgColor = Math.ceil(Math.random() * (bgColorList.length - 1));
                $("body").css({"background-color": bgColorList[bgColor], "background-size": "cover"});
            }
            else {
                var backgroundnum = 5;
                var backgroundimg = "url(/background/bg-x.jpg)".replace(/x/gi, Math.ceil(Math.random() * backgroundnum));
                $("body").css({"background": backgroundimg, "background-attachment": "fixed", "background-size": "cover"});
            }
        })
    </script>





    <script type="text/x-mathjax-config">
MathJax.Hub.Config({
    tex2jax: {
        inlineMath: [ ['$','$'], ["\\(","\\)"]  ],
        processEscapes: true,
        skipTags: ['script', 'noscript', 'style', 'textarea', 'pre', 'code']
    }
});

MathJax.Hub.Queue(function() {
    var all = MathJax.Hub.getAllJax(), i;
    for(i=0; i < all.length; i += 1) {
        all[i].SourceElement().parentNode.className += ' has-jax';                 
    }       
});
</script>

<script src="//cdn.bootcss.com/mathjax/2.6.1/MathJax.js?config=TeX-AMS-MML_HTMLorMML">
</script>


<div class="scroll" id="scroll">
    <a href="#" title="返回顶部"><i class="fa fa-arrow-up"></i></a>
    <a href="#comments" onclick="load$hide();" title="查看评论"><i class="fa fa-comments-o"></i></a>
    <a href="#footer" title="转到底部"><i class="fa fa-arrow-down"></i></a>
</div>
<script>
    // Open in New Window
    
        var oOpenInNew = {
            
            
            
            
            
            
             archives: ".archive-article-title", 
             miniArchives: "a.post-list-link", 
            
             friends: "#js-friends a", 
             socail: ".social a" 
        }
        for (var x in oOpenInNew) {
            $(oOpenInNew[x]).attr("target", "_blank");
        }
    
</script>

<script async src="https://dn-lbstatics.qbox.me/busuanzi/2.3/busuanzi.pure.mini.js">
</script>
  </div>
</body>
</html>