# Generated by Yosys 0.36 (git sha1 8f07a0d8404, clang 15.0.0 -fPIC -Os)

.model b01
.inputs line1 line2 reset clock
.outputs outp overflw
.names $false
.names $true
1
.names $undef
.subckt INV_X1 A=$abc$350$new_n12 ZN=$abc$421$new_n14
.subckt INV_X1 A=\2.stato[0] ZN=$abc$421$new_n15
.subckt NAND3_X1 A1=$abc$421$new_n15 A2=\2.stato[1] A3=\2.stato[2] ZN=$abc$421$new_n16
.subckt NAND2_X1 A1=$abc$421$new_n16 A2=$abc$421$new_n14 ZN=$abc$421$new_n17
.subckt NAND2_X1 A1=$iopadmap$line2 A2=$iopadmap$line1 ZN=$abc$421$new_n18
.subckt INV_X1 A=$abc$421$new_n18 ZN=$abc$421$new_n19
.subckt NOR2_X1 A1=$iopadmap$line2 A2=$iopadmap$line1 ZN=$abc$421$new_n20
.subckt NOR2_X1 A1=$abc$421$new_n19 A2=$abc$421$new_n20 ZN=$abc$421$new_n21
.subckt XNOR2_X1 A=$abc$421$new_n21 B=$abc$421$new_n17 ZN=$abc$350$auto$ghdl.cc:806:import_module$36
.subckt INV_X1 A=$abc$421$new_n20 ZN=$abc$421$new_n23
.subckt INV_X1 A=\2.stato[1] ZN=$abc$421$new_n24
.subckt NAND3_X1 A1=$abc$421$new_n24 A2=\2.stato[0] A3=\2.stato[2] ZN=$abc$421$new_n25
.subckt AOI21_X1 A=$abc$350$new_n12 B1=$abc$421$new_n15 B2=$abc$421$new_n24 ZN=$abc$421$new_n26
.subckt NAND4_X1 A1=$abc$421$new_n26 A2=$abc$421$new_n23 A3=$abc$421$new_n25 A4=$abc$421$new_n16 ZN=$abc$421$new_n27
.subckt NOR3_X1 A1=$abc$421$new_n14 A2=$abc$421$new_n24 A3=\2.stato[0] ZN=$abc$421$new_n28
.subckt NOR3_X1 A1=\2.stato[1] A2=\2.stato[0] A3=$abc$350$new_n12 ZN=$abc$421$new_n29
.subckt AOI22_X1 A1=$abc$421$new_n28 A2=$abc$421$new_n19 B1=$abc$421$new_n29 B2=$abc$421$new_n23 ZN=$abc$421$new_n30
.subckt NAND3_X1 A1=$abc$421$new_n24 A2=\2.stato[0] A3=$abc$350$new_n12 ZN=$abc$421$new_n31
.subckt NOR2_X1 A1=$abc$421$new_n31 A2=$abc$421$new_n18 ZN=$abc$421$new_n32
.subckt NAND3_X1 A1=\2.stato[1] A2=\2.stato[0] A3=$abc$350$new_n12 ZN=$abc$421$new_n33
.subckt NAND3_X1 A1=$abc$421$new_n24 A2=$abc$421$new_n15 A3=$abc$350$new_n12 ZN=$abc$421$new_n34
.subckt AOI21_X1 A=$abc$421$new_n19 B1=$abc$421$new_n34 B2=$abc$421$new_n33 ZN=$abc$421$new_n35
.subckt NOR2_X1 A1=$abc$421$new_n35 A2=$abc$421$new_n32 ZN=$abc$421$new_n36
.subckt NOR2_X1 A1=$abc$421$new_n25 A2=$abc$421$new_n20 ZN=$abc$421$new_n37
.subckt NOR2_X1 A1=$abc$421$new_n16 A2=$abc$421$new_n18 ZN=$abc$421$new_n38
.subckt NOR2_X1 A1=$abc$421$new_n37 A2=$abc$421$new_n38 ZN=$abc$421$new_n39
.subckt NAND4_X1 A1=$abc$421$new_n36 A2=$abc$421$new_n39 A3=$abc$421$new_n27 A4=$abc$421$new_n30 ZN=\79.Y[0]
.subckt NOR2_X1 A1=$abc$421$new_n31 A2=$abc$421$new_n19 ZN=$abc$421$new_n41
.subckt NOR2_X1 A1=$abc$421$new_n41 A2=$abc$421$new_n38 ZN=$abc$421$new_n42
.subckt NOR2_X1 A1=$abc$421$new_n15 A2=\2.stato[1] ZN=$abc$421$new_n43
.subckt AOI21_X1 A=$abc$421$new_n28 B1=$abc$421$new_n43 B2=\2.stato[2] ZN=$abc$421$new_n44
.subckt NAND2_X1 A1=$abc$421$new_n29 A2=$abc$421$new_n20 ZN=$abc$421$new_n45
.subckt NAND4_X1 A1=$abc$421$new_n42 A2=$abc$421$new_n44 A3=$abc$421$new_n27 A4=$abc$421$new_n45 ZN=\79.Y[1]
.subckt AOI21_X1 A=$abc$421$new_n32 B1=$abc$421$new_n29 B2=$abc$421$new_n23 ZN=$abc$421$new_n47
.subckt NAND2_X1 A1=$abc$421$new_n34 A2=$abc$421$new_n33 ZN=$abc$421$new_n48
.subckt NAND2_X1 A1=$abc$421$new_n48 A2=$abc$421$new_n19 ZN=$abc$421$new_n49
.subckt NAND3_X1 A1=$abc$421$new_n47 A2=$abc$421$new_n44 A3=$abc$421$new_n49 ZN=\79.Y[2]
.subckt AOI21_X1 A=$abc$421$new_n26 B1=\2.stato[0] B2=\2.stato[1] ZN=$abc$421$new_n51
.subckt NOR2_X1 A1=$abc$421$new_n51 A2=\2.stato[2] ZN=$abc$350$auto$ghdl.cc:806:import_module$37
.subckt INV_X1 A=$iopadmap$reset ZN=$abc$421$auto$rtlil.cc:2660:NotGate$406
.subckt DFFR_X1 CK=$iopadmap$clock D=\79.Y[0] Q=\2.stato[0] QN=$auto$dfflibmap.cc:381:dfflibmap$420 RN=$abc$421$auto$rtlil.cc:2660:NotGate$406
.subckt DFFR_X1 CK=$iopadmap$clock D=\79.Y[1] Q=\2.stato[1] QN=$auto$dfflibmap.cc:381:dfflibmap$419 RN=$abc$421$auto$rtlil.cc:2660:NotGate$406
.subckt DFFR_X1 CK=$iopadmap$clock D=\79.Y[2] Q=\2.stato[2] QN=$abc$350$new_n12 RN=$abc$421$auto$rtlil.cc:2660:NotGate$406
.subckt DFFR_X1 CK=$iopadmap$clock D=$abc$350$auto$ghdl.cc:806:import_module$36 Q=$iopadmap$outp QN=$auto$dfflibmap.cc:381:dfflibmap$416 RN=$abc$421$auto$rtlil.cc:2660:NotGate$406
.subckt DFFR_X1 CK=$iopadmap$clock D=$abc$350$auto$ghdl.cc:806:import_module$37 Q=$iopadmap$overflw QN=$auto$dfflibmap.cc:381:dfflibmap$415 RN=$abc$421$auto$rtlil.cc:2660:NotGate$406
.subckt BUF_X1 A=clock Z=$iopadmap$clock
.subckt BUF_X1 A=line1 Z=$iopadmap$line1
.subckt BUF_X1 A=line2 Z=$iopadmap$line2
.subckt BUF_X1 A=$iopadmap$outp Z=outp
.subckt BUF_X1 A=$iopadmap$overflw Z=overflw
.subckt BUF_X1 A=reset Z=$iopadmap$reset
.end
