#1o Μέρος

Το power leakage ονομάζεται και σαν στατική ισχύ, είναι μια ισχύ που καταναλώνεται όταν το σύστημα  είναι αδρανές.
Η ισχύς αυτή  προκαλείται απο παρασιτικά ρεύματα που ρέουν στα τρανζίστορ  κυρίως όταν αυτά αλλάζουν κατάσταση,
δηλαδή κατά την απενεργοποίησή τους.Το παρασιτικό ρεύμα μπορεί να οφείλεται στους εξής παράγοντες:

1)Ρεύμα της ένωσης PN στα cmos

Aκόμα και όταν η ένωση pn ειναι ανάστροφα πολωμένη τότε ρέει ένα μικρό ρεύμα απο τους φέροντες που ανήκουν στην μειονότητα(είτε 
p+ είτε n-.Όταν η θερμοκρασία αυξάνεται τότε αυξάνονται και οι ενώσεις των φερόντων μειονότητας οδηγόντας σε αύξηση του ρεύματος
leakage.

2)Ρεύμα υποκατωφλιού

Όταν το τρανζίστορ είναι στην κατάσταση  off, δηλαδή όταν το δυναμικό πυλης-πηγής είναι μικρότερο απο το δυναμικό υποκατωφλιού
τότε υπάρχει το ρεύμα leakage απο την υποδοχή προς τη πηγη το οποίου καλείται ρεύμα υποκατωφλιού,το οποίο είναι στο μέγιστο όταν
η τάση της πύλης είναι ακριβώς κάτω απο την τάση υποκατωφλιού.

3)Διάσχιση λεπτού οξιδίου

Με δεδομένο ότι οι γεωμετρικές διαστάσεις των τρανζίστορ μειώνονται, η πυκνότητα του στρώματος οξιδίου κάτω απο την πύλη μειώνε-
ται ,επιτρέποντας καλύτερη απόδοση.Ωστόσο καθώς λεπταίνει το στρώμα οξιδίου,δίνει τη δυνατότητα διαπέρασης ρεύματος leakage δια
μέσου του οξιδίου με κατεύθυνση απο το υπόστρωμα προς τη πύλη.

Το dynamic power είναι η ισχύς που απορροφάται απο τα κυκλώματα όταν φορτίζουν και εκφορτίζουν χωρητικά φορτία κατά την αλλαγή 
των καταστάσεων.Είναι ανάλογη του συνολικού χωρητικού φορτίου,της τάσης,της μεταβολής της τάσης,της συχνότητας  ρολογιού και του
παράγοντα δραστηριότητας.Μαθηματικά μοντελοποιείται ως εξής : Pdynamic =α*C*(V^2)*f  όπου α ,ο παράγοντας δραστηριότητας δηλαδή
πόσα γεγονότα εναλλαγής των τρανζίστορ  μεταξή των λογικών καταστάσεων 0 κ 1 συμβαίνουν , c το συνολικό χωρητικό φορτίο, V η 
προσφερόμενη τάση και f η συχνότητα του επεξεργαστή.

Αν τρέξουμε διαφορετικά προγράμματα ,θεωρούμε ότι δεν θα επηρεαστεί η στατική τάση παρά μονο η δυναμική.Αύτο οφείλεται στο 
ότι η δυναμική τάση εξαρτάται απο την συχνότητα του επεξεργαστή, συνεπώς ενα πιο βαρύ πρόγραμμα θα απαιτήσει  μεγαλύτερη 
συχνότητακαι άρα μεγαλύτερη κατανάλωση ενέργειας.Η διάρκεια εκτέλεσης θεωρούμε ότι επηρεάζει μόνο το συνολικό έργο  της 
ενέργειας που καταναλώνεται, δηλαδή-μαθηματικά- το ολοκλήρωμα της ισχύος , και όχι τον ρυθμό κατανάλωσης ενέργειας (δηλαδη η 
ισχυς P παραμένει σταθερή).

2)Αν οι τιμές που δόθηκαν είναι ονομαστικές τότε μπορούμε να αναμένουμε διαφορετικές τιμές για κάποιο πρόγραμμα.Ειδικότερα
υπάρχει ενδεχόμενο ο 40 να κάψει λιγότερη ενέργεια,αν για παράδειγμα είναι τόσο υψηλής αρχιτεκτονικής που δεν ζορίζεται καθόλου
,παρέχοντας υψηλή απόδοση ανα βατ.Με άλλα λόγια χρησιμοποιούμε το DVFS dynamic voltage frequency scaling,δηλαδή ο επεξεργαστής των 40 βατ λειτουργεί με χαμηλό ρολόι και μέσω  του συστήματος δίνει εντολή για χαμηλότερη κατανάλωση ενέργειας.

Στα αποτελεσματα που μας δίνει το προγραμμα ειναι τα peak power, peak dynamic δεν μας δίνει τα total ,αρα δεν θα μπορούσαμε
να έχουμε ακριβή εικόνα για τη συνολική ισχύ που καταναλώνει κάθε επεξεργαστής.

3)Η energy efficiency είναι η απόδοση/ισχυ .Τρέχοντας το πρόγραμμα για arm μετρίσαμε ενδεικτικά  το peak power  1,74 watt
ενώ για τον άλλον επεξεργαστή 135 watt ,βάση υπόθεσης ο xeon είναι 40 φορες γρηγορότερος. Αν διαιρέσουμε καταμέλη  τα energy
efficiency ,οπου αποδοσηXeon=40*απόδοσηARM  ισχύς Xeon=77.6*ισχυς ARM ,προκύπτει  θεωριτικά οτι ο  arm  είναι ενεργειακά πιο
αποδοτικός.Επίσης, στην εκφώνηση αναφέρεται οτι ο υπολογιστής δεν κλίνει μετά την εκτέλεση του προγράμματος,
αλλά παραμένει ανοικτός (στην καλύτερη idle).Γνωρίζουμε όμως ότι ακόμα και στην αδράνεια ο επεξεργαστής καταναλώνει ενέργεια,
συνεπώς η κατανάλωση του xeon θα παραμείνει πολύ υψηλότερη απο ότι του ARM και άρα ,ο ΑRM  συμφέρει ακόμα περισσότερο.


#2ο Μέρος

Το delay και συγκεκριμένα gate delay ,είναι μια αριθμιτική τιμή που δηλώνει χρόνο και αφορά λογικές πύλες,transistors.
Συγκεκριμένα είναι το χρονικό διάστημα που μεσολαβεί,ώστε η έξοδος να πάρει το 50% της τελικής της τιμής,όταν η είσοδος αλλά-
ζει στο 50% της τελικής τιμής.Αυτό έχει άμεση σχέση με την ταχύτητα του επεξεργαστή και κατ' επέκταση με τον χρόνο εκτέλεσης 
καθώς όσο πιο γρήγορα μεταφέρονται τα δυαδικά σήματα (0 και 1) μεταξύ των λογικών πυλών τοσο μικρότερο delay εχω και άρα
επιταχύνονται όλες οι λειτουργίες.Το delay αυξάνεται ,αυξανόμενης της θερμοκρασίας λειτουργίας ,καθώς αυξάνεται η αντίσταση
των αγώγιμων υλικών,καθώς και με την αύξηση της προσφερόμενης τάσης ,η οποία αυξάνει την τάση υποκατωφλιού Vih.Μαθηματικά
υπολογίζεται ως εξής Tp=α*Cl*Vdd/(Vdd-Vt)^2,οπου είναι ο αριθμός των ενεργών πυλων, C τα χωρητικα τους φορτια ,Vdd ταση τροφο
δοσίας  Vt σταθερά τάσης.Το EDP  ισούται με  PDP* Tp=Pavg*(Tp)^2=Cl*(Vdd)^2*Tp/2 .Aρα το energy είναι Cl*(Vdd)^2/2.


2)Για το specbzip οσο αφορά το core area παρατηρώ ότι βασικό ρόλο παίζει το μήκος του block καθώς στα 512 εχω  κατακόρυφη
άνοδο του σε σχέσης με τις υπόλοιπες αλλαγές που κάνω οταν εχω block 256, 128.Παρατηρώ επίσης μικρή άνοδο οταν μεταβαίνω
απο assosiativity 1,1,4 σε 2,2,8 και ακόμα μικρότερη πτώση οταν παω σε 2,4,16.Αναλογικά με το  area μεταβάλεται και η peak
power.Για την l2 μεγάλη επιρροή εχει παλι το cache line παρά το μέγεθος της l2,ενω assosiativity 1,1,4 και  2,4,16 μειώνουν
το area.Ιδια πορεία ακολουθει και το l2 power.

Για το spechmmer παρατηρώ οτι καθοριστικός παράγοντας αποτελεί η cache line που αυξάνει αναλογικά το core area.Επίσης συνεισφ
ερουν και η αυξηση  της l1 και της l2.Ομοίως μεταβάλεται και η ισχύς.Για το l2 area παρατηρώ οτι έχει μεγάλη σημασία το μεγε-
θος της l2 καθως στα 1024 εχω κατακόρυφη ανοδο,ενω λιγοτερο σημαντικό είναι το cache line.Αντίθετα τώρα η καταναλωση ισχύος
επηρεάζεται μόνο απο το  cache line και πολυ λιγότερο απο το μέγεθος της l2.

Για το speclibm στο core area συμβάλουν κατα κυριο λόγος το cache line size και λιγότερο το μέγεθος της l1 ,αναλογικα.Ομοιως
μεταβαλλεται και η ισχυς.Στην l2 και το area και το power αλλάζουν κατα τον ιδιο τροπο.


Για το specmcf  στο core area εχουμε αυξηση με αυξηση της cache line και λιγοτερο με αυξηση l1.Με παρομοιο τροπο 
μεταβαλλονται και το core power ,l2 area ,l2 power.

Για το specjeng  ολα τα αποτελεσματα core power,area και l2 power ,area  αυξάνονται  μόνο με αύξηση της cache line.



http://www.eecs.harvard.edu/~dbrooks/cs246/cs246-lecture2.pdf
https://www.sciencedirect.com/topics/computer-science/dynamic-power-consumption
https://vlsi.pro/power-dissipation-leakage-power/
https://en.wikipedia.org/wiki/Propagation_delay
