# 半导体存储器及其与CPU的接口
注意：8086有16根数据线，8088只有8根，且8086需要考虑奇偶体的问题
## 层次结构
从上到小速度递减，容量递增
* CPU寄存器
* L1 Cache
* L2 Cache
* DRAM
* 外存
## 分类
* 半导体，磁，光学
* 内存，外存
* 双极型TTL，单极型CMOS
* RAM，ROM
* 易失和非易失
* SRAM，DRAM
* ROM，PROM，EPROM，EEPROM
## 指标
### 容量
基本单元数*位数
### 存取速度
CPU给出地址到输出数据
### 功耗
维持功耗和操作功耗
## 基本结构
### 译码
* 线性译码(向量)
* 复合译码(矩阵)
### 存储单元
* SRAM:6个MOS管构成双稳态触发器，快，低密度
* DRAM：1个MOS管和极间分布电容，需要刷新，高密度
* 刷新按行进行
> 集中刷新:每个刷新周期前一段正常读写，后一段集中对所有行刷新<br/>
分散刷新:将刷新间隔平分，每个时段刷新1行<br/>
透明刷新:在CPU不访问内存时进行刷新，要求CPU有确定的不访问储存器的时间

* DRAM的接口相当复杂
## 存储器和CPU的接口
### 考虑因素
负载，速度匹配，地址分配，存储器组织
### 连接线
数据线，地址线，控制线
### 存储器扩展
#### 字节长度扩展
地址和IO控制接一起，输出接在总线的不同位上
#### 容量扩展
高位地址用于译码选中信号，低位地址用于选择内部单元
#### 字节容量扩展
略
### 译码方式
1. 全译码：系统中全部高位地址都作为译码输入信号，每个储存单元对应唯一地址
2. 部分译码：系统中高位的一部分参与译码，存在地址重叠
3. 线选法：一根高位地址一个芯片，存储空间不连续
## Cache
### 解决问题
Cache用于解决CPU的速度远比内存快的问题，提高系统运行速度
### 基本依据
程序的局部性原理，即程序只会对局部范围内的存储地址频繁访问，对其他范围的地址访问甚少
### 实现
硬件
### 指标
命中率
