//
// Generated by NVIDIA NVVM Compiler
//
// Compiler Build ID: CL-21554848
// Cuda compilation tools, release 8.0, V8.0.61
// Based on LLVM 3.4svn
//

.version 5.0
.target sm_20
.address_size 64

	// .globl	_Z6euclidP7latLongPfiff

.visible .entry _Z6euclidP7latLongPfiff(
	.param .u64 _Z6euclidP7latLongPfiff_param_0,
	.param .u64 _Z6euclidP7latLongPfiff_param_1,
	.param .u32 _Z6euclidP7latLongPfiff_param_2,
	.param .f32 _Z6euclidP7latLongPfiff_param_3,
	.param .f32 _Z6euclidP7latLongPfiff_param_4
)
{
	.reg .pred 	%p<2>;
	.reg .f32 	%f<10>;
	.reg .b32 	%r<9>;
	.reg .b64 	%rd<9>;


	ld.param.u64 	%rd1, [_Z6euclidP7latLongPfiff_param_0];
	ld.param.u64 	%rd2, [_Z6euclidP7latLongPfiff_param_1];
	ld.param.u32 	%r2, [_Z6euclidP7latLongPfiff_param_2];
	ld.param.f32 	%f1, [_Z6euclidP7latLongPfiff_param_3];
	ld.param.f32 	%f2, [_Z6euclidP7latLongPfiff_param_4];
	mov.u32 	%r3, %ctaid.y;
	mov.u32 	%r4, %nctaid.x;
	mov.u32 	%r5, %ctaid.x;
	mad.lo.s32 	%r6, %r3, %r4, %r5;
	mov.u32 	%r7, %ntid.x;
	mov.u32 	%r8, %tid.x;
	mad.lo.s32 	%r1, %r6, %r7, %r8;
	setp.ge.s32	%p1, %r1, %r2;
	@%p1 bra 	BB0_2;

	cvta.to.global.u64 	%rd3, %rd1;
	cvta.to.global.u64 	%rd4, %rd2;
	mul.wide.s32 	%rd5, %r1, 4;
	add.s64 	%rd6, %rd4, %rd5;
	mul.wide.s32 	%rd7, %r1, 8;
	add.s64 	%rd8, %rd3, %rd7;
	ld.global.f32 	%f3, [%rd8];
	sub.f32 	%f4, %f1, %f3;
	ld.global.f32 	%f5, [%rd8+4];
	sub.f32 	%f6, %f2, %f5;
	mul.f32 	%f7, %f6, %f6;
	fma.rn.f32 	%f8, %f4, %f4, %f7;
	sqrt.rn.f32 	%f9, %f8;
	st.global.f32 	[%rd6], %f9;

BB0_2:
	ret;
}

