EESchema-LIBRARY Version 2.3  29/04/2008-12:22:55
# Converted with eagle2kicad.ulp Version 0.9
# Device count = 4
#
# Dev Name: 28FXXX
# Package Name: TSOP56
# Dev Tech: ''
# Dev Prefix: U
# Gate count = 1
#
DEF 28FXXX U 0 40 Y Y 1 L N
# Gate Name: G$1
# Symbol Name: 28FXXX
F0 "U" -400 1825 50 H V L B
F1 "28FXXX" -400 -1900 50 H V L B
F2 "memory-intel-TSOP56" 0 150 50 H I C C
DRAW
P 2 1 0 0 -400 -1800 400 -1800
P 2 1 0 0 400 1800 400 -1800
P 2 1 0 0 400 1800 -400 1800
P 2 1 0 0 -400 -1800 -400 1800
T 0 233 -501 60 0 1 0 VCC
T 0 233 -1601 60 0 1 0 GND
T 0 233 -1701 60 0 1 0 GND
X A0 32 -600 1700 200 R 40 40 1 1 I 
X A1 28 -600 1600 200 R 40 40 1 1 I 
X A2 27 -600 1500 200 R 40 40 1 1 I 
X A3 26 -600 1400 200 R 40 40 1 1 I 
X A4 25 -600 1300 200 R 40 40 1 1 I 
X A5 24 -600 1200 200 R 40 40 1 1 I 
X A6 23 -600 1100 200 R 40 40 1 1 I 
X A7 22 -600 1000 200 R 40 40 1 1 I 
X A8 20 -600 900 200 R 40 40 1 1 I 
X A9 19 -600 800 200 R 40 40 1 1 I 
X A10 18 -600 700 200 R 40 40 1 1 I 
X A11 17 -600 600 200 R 40 40 1 1 I 
X A12 13 -600 500 200 R 40 40 1 1 I 
X A13 12 -600 400 200 R 40 40 1 1 I 
X A14 11 -600 300 200 R 40 40 1 1 I 
X A15 10 -600 200 200 R 40 40 1 1 I 
X A16 8 -600 100 200 R 40 40 1 1 I 
X A17 7 -600 0 200 R 40 40 1 1 I 
X A18 6 -600 -100 200 R 40 40 1 1 I 
X A19 5 -600 -200 200 R 40 40 1 1 I 
X A20 4 -600 -300 200 R 40 40 1 1 I 
X A21 3 -600 -400 200 R 40 40 1 1 I 
X A22 1 -600 -500 200 R 40 40 1 1 I 
X A23 30 -600 -600 200 R 40 40 1 1 I 
X BYTE# 31 -600 -1600 200 R 40 40 1 1 I 
X CE0 14 -600 -900 200 R 40 40 1 1 I 
X CE1 2 -600 -1000 200 R 40 40 1 1 I 
X CE2 29 -600 -1100 200 R 40 40 1 1 I 
X DQ0 33 600 1700 200 L 40 40 1 1 B 
X DQ1 35 600 1600 200 L 40 40 1 1 B 
X DQ2 38 600 1500 200 L 40 40 1 1 B 
X DQ3 40 600 1400 200 L 40 40 1 1 B 
X DQ4 44 600 1300 200 L 40 40 1 1 B 
X DQ5 46 600 1200 200 L 40 40 1 1 B 
X DQ6 49 600 1100 200 L 40 40 1 1 B 
X DQ7 51 600 1000 200 L 40 40 1 1 B 
X DQ8 34 600 900 200 L 40 40 1 1 B 
X DQ9 36 600 800 200 L 40 40 1 1 B 
X DQ10 39 600 700 200 L 40 40 1 1 B 
X DQ11 41 600 600 200 L 40 40 1 1 B 
X DQ12 45 600 500 200 L 40 40 1 1 B 
X DQ13 47 600 400 200 L 40 40 1 1 B 
X DQ14 50 600 300 200 L 40 40 1 1 B 
X DQ15 52 600 200 200 L 40 40 1 1 B 
X GND 21 600 -1500 200 L 40 40 1 1 W 
X GND2 42 600 -1600 200 L 40 40 1 1 W 
X GND3 48 600 -1700 200 L 40 40 1 1 W 
X NC/A24 56 -600 -700 200 R 40 40 1 1 B 
X OE# 54 -600 -1400 200 R 40 40 1 1 I 
X RP# 16 -600 -1300 200 R 40 40 1 1 I 
X STS 53 600 -1300 200 L 40 40 1 1 O 
X VCC 9 600 -400 200 L 40 40 1 1 W 
X VCC2 37 600 -500 200 L 40 40 1 1 W 
X VCCQ 43 600 -700 200 L 40 40 1 1 W 
X VPEN 15 -600 -1700 200 R 40 40 1 1 I 
X WE# 55 -600 -1500 200 R 40 40 1 1 I 
ENDDRAW
ENDDEF

#
# Dev Name: 28FXXXJ3D
# Package Name: TSOP56
# Dev Tech: ''
# Dev Prefix: U
# Gate count = 1
#
DEF 28FXXXJ3D U 0 40 Y Y 1 L N
# Gate Name: G$1
# Symbol Name: 28FXXXJ3D
F0 "U" -400 1825 50 H V L B
F1 "28FXXXJ3D" -400 -1900 50 H V L B
F2 "memory-intel-TSOP56" 0 150 50 H I C C
DRAW
P 2 1 0 0 -400 -1800 400 -1800
P 2 1 0 0 400 1800 400 -1800
P 2 1 0 0 400 1800 -400 1800
P 2 1 0 0 -400 -1800 -400 1800
X A0 32 -600 1700 200 R 40 40 1 1 I 
X A1 28 -600 1600 200 R 40 40 1 1 I 
X A2 27 -600 1500 200 R 40 40 1 1 I 
X A3 26 -600 1400 200 R 40 40 1 1 I 
X A4 25 -600 1300 200 R 40 40 1 1 I 
X A5 24 -600 1200 200 R 40 40 1 1 I 
X A6 23 -600 1100 200 R 40 40 1 1 I 
X A7 22 -600 1000 200 R 40 40 1 1 I 
X A8 20 -600 900 200 R 40 40 1 1 I 
X A9 19 -600 800 200 R 40 40 1 1 I 
X A10 18 -600 700 200 R 40 40 1 1 I 
X A11 17 -600 600 200 R 40 40 1 1 I 
X A12 13 -600 500 200 R 40 40 1 1 I 
X A13 12 -600 400 200 R 40 40 1 1 I 
X A14 11 -600 300 200 R 40 40 1 1 I 
X A15 10 -600 200 200 R 40 40 1 1 I 
X A16 8 -600 100 200 R 40 40 1 1 I 
X A17 7 -600 0 200 R 40 40 1 1 I 
X A18 6 -600 -100 200 R 40 40 1 1 I 
X A19 5 -600 -200 200 R 40 40 1 1 I 
X A20 4 -600 -300 200 R 40 40 1 1 I 
X A21 3 -600 -400 200 R 40 40 1 1 I 
X A22 1 -600 -500 200 R 40 40 1 1 I 
X A23 30 -600 -600 200 R 40 40 1 1 I 
X BYTE# 31 -600 -1600 200 R 40 40 1 1 I 
X CE0 14 -600 -900 200 R 40 40 1 1 I 
X CE1 2 -600 -1000 200 R 40 40 1 1 I 
X CE2 29 -600 -1100 200 R 40 40 1 1 I 
X DQ0 33 600 1700 200 L 40 40 1 1 B 
X DQ1 35 600 1600 200 L 40 40 1 1 B 
X DQ2 38 600 1500 200 L 40 40 1 1 B 
X DQ3 40 600 1400 200 L 40 40 1 1 B 
X DQ4 44 600 1300 200 L 40 40 1 1 B 
X DQ5 46 600 1200 200 L 40 40 1 1 B 
X DQ6 49 600 1100 200 L 40 40 1 1 B 
X DQ7 51 600 1000 200 L 40 40 1 1 B 
X DQ8 34 600 900 200 L 40 40 1 1 B 
X DQ9 36 600 800 200 L 40 40 1 1 B 
X DQ10 39 600 700 200 L 40 40 1 1 B 
X DQ11 41 600 600 200 L 40 40 1 1 B 
X DQ12 45 600 500 200 L 40 40 1 1 B 
X DQ13 47 600 400 200 L 40 40 1 1 B 
X DQ14 50 600 300 200 L 40 40 1 1 B 
X DQ15 52 600 200 200 L 40 40 1 1 B 
X GND@21 21 600 -1500 200 L 40 40 1 1 W 
X GND@42 42 600 -1600 200 L 40 40 1 1 W 
X GND@48 48 600 -1700 200 L 40 40 1 1 W 
X OE# 54 -600 -1400 200 R 40 40 1 1 I 
X RFU 56 -600 -700 200 R 40 40 1 1 B 
X RP# 16 -600 -1300 200 R 40 40 1 1 I 
X STS 53 600 -1300 200 L 40 40 1 1 O 
X VCC@9 9 600 -400 200 L 40 40 1 1 W 
X VCC@37 37 600 -500 200 L 40 40 1 1 W 
X VCCQ 43 600 -700 200 L 40 40 1 1 W 
X VPEN 15 -600 -1700 200 R 40 40 1 1 I 
X WE# 55 -600 -1500 200 R 40 40 1 1 I 
ENDDRAW
ENDDEF

#
# Dev Name: 28FXXXP30
# Package Name: TSOP56
# Dev Tech: ''
# Dev Prefix: U
# Gate count = 1
#
DEF 28FXXXP30 U 0 40 Y Y 1 L N
# Gate Name: G$1
# Symbol Name: 28FXXXP30
F0 "U" -400 1825 50 H V L B
F1 "28FXXXP30" -400 -1900 50 H V L B
F2 "memory-intel-TSOP56" 0 150 50 H I C C
DRAW
P 2 1 0 0 -400 -1800 400 -1800
P 2 1 0 0 400 1800 400 -1800
P 2 1 0 0 400 1800 -400 1800
P 2 1 0 0 -400 -1800 -400 1800
X A1 29 -600 1700 200 R 40 40 1 1 I 
X A2 25 -600 1600 200 R 40 40 1 1 I 
X A3 24 -600 1500 200 R 40 40 1 1 I 
X A4 23 -600 1400 200 R 40 40 1 1 I 
X A5 22 -600 1300 200 R 40 40 1 1 I 
X A6 21 -600 1200 200 R 40 40 1 1 I 
X A7 20 -600 1100 200 R 40 40 1 1 I 
X A8 19 -600 1000 200 R 40 40 1 1 I 
X A9 8 -600 900 200 R 40 40 1 1 I 
X A10 7 -600 800 200 R 40 40 1 1 I 
X A11 6 -600 700 200 R 40 40 1 1 I 
X A12 5 -600 600 200 R 40 40 1 1 I 
X A13 4 -600 500 200 R 40 40 1 1 I 
X A14 3 -600 400 200 R 40 40 1 1 I 
X A15 2 -600 300 200 R 40 40 1 1 I 
X A16 1 -600 200 200 R 40 40 1 1 I 
X A17 55 -600 100 200 R 40 40 1 1 I 
X A18 18 -600 0 200 R 40 40 1 1 I 
X A19 17 -600 -100 200 R 40 40 1 1 I 
X A20 16 -600 -200 200 R 40 40 1 1 I 
X A21 11 -600 -300 200 R 40 40 1 1 I 
X A22 10 -600 -400 200 R 40 40 1 1 I 
X A23 9 -600 -500 200 R 40 40 1 1 I 
X A24 26 -600 -600 200 R 40 40 1 1 I 
X A25 27 -600 -700 200 R 40 40 1 1 I 
X ADV# 46 600 -1100 200 L 40 40 1 1 I 
X CE# 30 -600 -900 200 R 40 40 1 1 I 
X CLK 45 600 -1300 200 L 40 40 1 1 I 
X DQ0 34 600 1700 200 L 40 40 1 1 B 
X DQ1 36 600 1600 200 L 40 40 1 1 B 
X DQ2 39 600 1500 200 L 40 40 1 1 B 
X DQ3 41 600 1400 200 L 40 40 1 1 B 
X DQ4 47 600 1300 200 L 40 40 1 1 B 
X DQ5 49 600 1200 200 L 40 40 1 1 B 
X DQ6 51 600 1100 200 L 40 40 1 1 B 
X DQ7 53 600 1000 200 L 40 40 1 1 B 
X DQ8 35 600 900 200 L 40 40 1 1 B 
X DQ9 37 600 800 200 L 40 40 1 1 B 
X DQ10 40 600 700 200 L 40 40 1 1 B 
X DQ11 42 600 600 200 L 40 40 1 1 B 
X DQ12 48 600 500 200 L 40 40 1 1 B 
X DQ13 50 600 400 200 L 40 40 1 1 B 
X DQ14 52 600 300 200 L 40 40 1 1 B 
X DQ15 54 600 200 200 L 40 40 1 1 B 
X GND@12 12 600 -1500 200 L 40 40 1 1 W 
X GND@28 28 600 -1600 200 L 40 40 1 1 W 
X GND@31 31 600 -1700 200 L 40 40 1 1 W 
X OE# 32 -600 -1000 200 R 40 40 1 1 I 
X RST# 44 -600 -1300 200 R 40 40 1 1 I 
X VCC@13 13 600 0 200 L 40 40 1 1 W 
X VCC@33 33 600 -100 200 L 40 40 1 1 W 
X VCCQ 38 600 -700 200 L 40 40 1 1 W 
X VPP 43 600 -400 200 L 40 40 1 1 W 
X WAIT 56 -600 -1500 200 R 40 40 1 1 O 
X WE# 14 -600 -1100 200 R 40 40 1 1 I 
X WP# 15 600 -900 200 L 40 40 1 1 I 
ENDDRAW
ENDDEF

#
# Dev Name: TE28F128
# Package Name: TSOP56
# Dev Tech: ''
# Dev Prefix: U
# Gate count = 1
#
DEF TE28F128 U 0 40 Y Y 1 L N
# Gate Name: G$1
# Symbol Name: 28F128
F0 "U" -400 1825 50 H V L B
F1 "TE28F128" -400 -1900 50 H V L B
F2 "memory-intel-TSOP56" 0 150 50 H I C C
DRAW
P 2 1 0 0 -400 -1800 400 -1800
P 2 1 0 0 400 1800 400 -1800
P 2 1 0 0 400 1800 -400 1800
P 2 1 0 0 -400 -1800 -400 1800
T 0 233 -501 60 0 1 0 VCC
T 0 233 -1601 60 0 1 0 GND
T 0 233 -1701 60 0 1 0 GND
X A0 32 -600 1700 200 R 40 40 1 1 I 
X A1 28 -600 1600 200 R 40 40 1 1 I 
X A2 27 -600 1500 200 R 40 40 1 1 I 
X A3 26 -600 1400 200 R 40 40 1 1 I 
X A4 25 -600 1300 200 R 40 40 1 1 I 
X A5 24 -600 1200 200 R 40 40 1 1 I 
X A6 23 -600 1100 200 R 40 40 1 1 I 
X A7 22 -600 1000 200 R 40 40 1 1 I 
X A8 20 -600 900 200 R 40 40 1 1 I 
X A9 19 -600 800 200 R 40 40 1 1 I 
X A10 18 -600 700 200 R 40 40 1 1 I 
X A11 17 -600 600 200 R 40 40 1 1 I 
X A12 13 -600 500 200 R 40 40 1 1 I 
X A13 12 -600 400 200 R 40 40 1 1 I 
X A14 11 -600 300 200 R 40 40 1 1 I 
X A15 10 -600 200 200 R 40 40 1 1 I 
X A16 8 -600 100 200 R 40 40 1 1 I 
X A17 7 -600 0 200 R 40 40 1 1 I 
X A18 6 -600 -100 200 R 40 40 1 1 I 
X A19 5 -600 -200 200 R 40 40 1 1 I 
X A20 4 -600 -300 200 R 40 40 1 1 I 
X A21 3 -600 -400 200 R 40 40 1 1 I 
X A22 1 -600 -500 200 R 40 40 1 1 I 
X A23 30 -600 -600 200 R 40 40 1 1 I 
X BYTE# 31 -600 -1600 200 R 40 40 1 1 I 
X CE0 14 -600 -900 200 R 40 40 1 1 I 
X CE1 2 -600 -1000 200 R 40 40 1 1 I 
X CE2 29 -600 -1100 200 R 40 40 1 1 I 
X DQ0 33 600 1700 200 L 40 40 1 1 B 
X DQ1 35 600 1600 200 L 40 40 1 1 B 
X DQ2 38 600 1500 200 L 40 40 1 1 B 
X DQ3 40 600 1400 200 L 40 40 1 1 B 
X DQ4 44 600 1300 200 L 40 40 1 1 B 
X DQ5 46 600 1200 200 L 40 40 1 1 B 
X DQ6 49 600 1100 200 L 40 40 1 1 B 
X DQ7 51 600 1000 200 L 40 40 1 1 B 
X DQ8 34 600 900 200 L 40 40 1 1 B 
X DQ9 36 600 800 200 L 40 40 1 1 B 
X DQ10 39 600 700 200 L 40 40 1 1 B 
X DQ11 41 600 600 200 L 40 40 1 1 B 
X DQ12 45 600 500 200 L 40 40 1 1 B 
X DQ13 47 600 400 200 L 40 40 1 1 B 
X DQ14 50 600 300 200 L 40 40 1 1 B 
X DQ15 52 600 200 200 L 40 40 1 1 B 
X GND 21 600 -1500 200 L 40 40 1 1 W 
X GND2 42 600 -1600 200 L 40 40 1 1 W 
X GND3 48 600 -1700 200 L 40 40 1 1 W 
X NC 56 -600 -700 200 R 40 40 1 1 B 
X OE# 54 -600 -1400 200 R 40 40 1 1 I 
X RP# 16 -600 -1300 200 R 40 40 1 1 I 
X STS 53 600 -1300 200 L 40 40 1 1 O 
X VCC 9 600 -400 200 L 40 40 1 1 W 
X VCC2 37 600 -500 200 L 40 40 1 1 W 
X VCCQ 43 600 -700 200 L 40 40 1 1 W 
X VPEN 15 -600 -1700 200 R 40 40 1 1 I 
X WE# 55 -600 -1500 200 R 40 40 1 1 I 
ENDDRAW
ENDDEF

#End Library
