41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Reali, Mason
22 12 54 57 34 0 \NUL
mreali
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 652 371 655 404
1 718 371 721 404
1 478 371 481 404
1 544 371 547 404
1 364 371 367 404
1 298 371 301 404
1 218 74 259 74
1 259 80 230 98
1 259 86 242 122
1 259 92 254 146
1 374 74 415 74
1 415 80 386 98
1 415 86 398 122
1 415 92 410 146
1 530 74 571 74
1 571 80 542 98
1 571 86 554 122
1 571 92 566 146
1 686 74 727 74
1 727 80 698 98
1 727 86 710 122
1 727 92 722 146
1 692 230 733 230
1 733 236 704 254
1 733 242 716 278
1 733 248 728 302
1 61 200 52 167
1 67 404 58 371
1 380 230 421 230
1 421 236 392 254
1 421 242 404 278
1 421 248 416 302
1 151 500 116 500
1 139 524 116 506
1 133 548 116 512
1 121 572 116 518
1 218 230 259 230
1 259 236 230 254
1 259 242 242 278
1 259 248 254 302
1 61 284 52 263
1 536 230 577 230
1 577 236 548 254
1 577 242 560 278
1 577 248 572 302
38 2
19 29 274 88 255 0
adr2_1
19 29 256 88 237 0
adr2_0
19 30 176 89 157 0
sel
19 30 158 89 139 0
update
19 30 140 89 121 0
clear
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 18 480 388 460 0 \NUL
These are only present so circuit simulates without error
22 18 504 290 484 0 \NUL
Remove these once logic is implemented
22 18 528 266 508 0 \NUL
You are permitted to modify this page
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Reali, Mason
22 12 54 57 34 0 \NUL
mreali
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
19 29 390 88 371 0
kpad_1
19 29 372 88 353 0
kpad_2
19 29 354 88 335 0
kpad_3
19 29 408 88 389 0
kpad_0
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Reali, Mason
22 12 54 57 34 0 \NUL
mreali
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
19 23 221 82 202 0
wadr_1
19 22 253 81 234 0
wadr_0
20 644 167 703 148 0
REG 0
20 700 246 759 227 0
REG 1
20 719 447 778 428 0
REG 2
20 651 560 710 541 0
REG 3
4 354 213 403 164 0 1
3 309 575 358 526 0 0
5 436 351 485 302 0
3 522 281 571 232 0 0
3 576 491 625 442 0 0
5 426 436 475 387 0
3 523 181 572 132 0 0
19 383 130 442 111 0
update
3 635 261 684 212 0 0
19 495 223 554 204 0
update
3 630 462 679 413 0 0
19 491 399 550 380 0
update
3 552 571 601 522 0 0
19 412 520 471 501 0
update
22 247 28 594 8 0 \NUL
This page represents the Write Register Select Logic
22 152 49 675 29 0 \NUL
Given a 2-bit binary number it can direct a signal to the correct Register from 0-3
19 23 546 82 527 0
wadr_0
19 24 189 83 170 0
wadr_0
19 23 422 82 403 0
wadr_0
19 23 491 82 472 0
wadr_1
19 23 337 82 318 0
wadr_1
19 20 574 79 555 0
wadr_1
1 79 211 355 202
1 78 243 523 242
1 482 326 523 270
1 472 411 577 452
1 524 170 400 188
1 524 142 439 120
1 645 157 569 156
1 636 222 551 213
1 631 423 547 389
1 553 532 468 510
1 636 250 568 256
1 701 236 681 236
1 631 451 622 466
1 720 437 676 437
1 355 550 553 560
1 652 550 598 546
1 355 174 80 179
1 310 536 79 536
1 427 411 79 412
1 437 326 79 327
1 310 564 76 564
1 577 480 79 481
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Reali, Mason
22 12 54 57 34 0 \NUL
mreali
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
19 286 233 345 214 0
kpad_1
19 289 358 348 339 0
kpad_2
19 289 497 348 478 0
kpad_3
19 285 110 344 91 0
kpad_0
19 286 188 345 169 0
ALU0
19 291 308 350 289 0
ALU1
19 291 439 350 420 0
ALU2
19 292 577 351 558 0
ALU3
19 222 150 281 131 0
sel
3 386 138 435 89 0 0
3 384 189 433 140 0 0
4 445 163 494 114 0 0
5 329 155 378 106 0
19 218 272 277 253 0
sel
3 382 260 431 211 0 0
3 380 311 429 262 0 0
4 441 285 490 236 0 0
5 325 277 374 228 0
19 223 402 282 383 0
sel
3 387 390 436 341 0 0
3 385 441 434 392 0 0
4 446 415 495 366 0 0
5 330 407 379 358 0
19 250 550 309 531 0
sel
3 383 528 432 479 0 0
3 381 579 430 530 0 0
4 442 553 491 504 0 0
5 326 545 375 496 0
20 525 149 584 130 0
bit0
20 537 270 596 251 0
bit1
20 530 402 589 383 0
bit2
20 517 539 576 520 0
bit3
22 284 47 520 27 0 \NUL
Store Select VS ALU Out Multiplexer
22 127 335 674 315 0 \NUL
Decides whether to write to register using the keypad output or using the ALU output
1 387 99 341 100
1 330 130 278 140
1 387 127 375 130
1 342 178 385 178
1 385 150 278 140
1 446 124 432 113
1 430 164 446 152
1 326 252 274 262
1 383 249 371 252
1 381 272 274 262
1 442 246 428 235
1 426 286 442 274
1 331 382 279 392
1 388 379 376 382
1 386 402 279 392
1 447 376 433 365
1 431 416 447 404
1 327 520 306 540
1 384 517 372 520
1 382 540 306 540
1 443 514 429 503
1 427 554 443 542
1 383 221 342 223
1 381 300 347 298
1 388 351 345 348
1 386 430 347 429
1 384 489 345 487
1 382 568 348 567
1 526 139 491 138
1 538 260 487 260
1 531 392 492 390
1 518 529 488 528
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Reali, Mason
22 12 54 57 34 0 \NUL
mreali
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
24 386 563 435 491 1 1 1
19 236 589 295 570 0
clear
15 313 518 362 469
19 233 567 292 548 0
REG 0
5 314 600 363 551 0
24 388 408 437 336 1 1 1
19 237 453 296 434 0
clear
15 315 363 364 314
19 235 412 294 393 0
REG 0
5 313 469 362 420 0
24 390 258 439 186 1 1 1
19 239 303 298 284 0
clear
15 317 213 366 164
19 237 262 296 243 0
REG 0
5 315 319 364 270 0
24 395 101 444 29 1 1 1
19 244 146 303 127 0
clear
15 322 56 371 7
19 242 105 301 86 0
REG 0
5 320 162 369 113 0
19 239 60 298 41 0
bit0
19 242 218 301 199 0
bit1
19 234 374 293 355 0
bit2
19 230 535 289 516 0
bit3
20 553 535 612 516 0
reg0_3
20 550 382 609 363 0
reg0_2
20 549 229 608 210 0
reg0_1
20 547 75 606 56 0
reg0_0
22 55 352 152 332 0 \NUL
4 Bit Register 
22 66 326 137 306 0 \NUL
Register 0
22 37 375 170 355 0 \NUL
made from flip-flops
1 400 493 359 493
1 315 575 292 579
1 400 559 360 575
1 387 529 289 557
1 402 338 361 338
1 314 444 293 443
1 402 404 359 444
1 389 374 291 402
1 404 188 363 188
1 404 254 361 294
1 391 224 293 252
1 409 31 368 31
1 409 97 366 137
1 396 67 298 95
1 316 294 295 293
1 321 137 300 136
1 396 49 295 50
1 391 206 298 208
1 389 356 290 364
1 387 511 286 525
1 441 49 548 65
1 550 219 436 206
1 551 372 434 356
1 554 525 432 511
38 6
24 386 563 435 491 1 1 1
19 231 587 290 568 0
clear
15 313 518 362 469
19 231 562 290 543 0
REG 1
5 314 600 363 551 0
24 388 408 437 336 1 1 1
19 237 447 296 428 0
clear
15 315 363 364 314
19 235 412 294 393 0
REG 1
5 313 469 362 420 0
24 390 258 439 186 1 1 1
19 239 303 298 284 0
clear
15 317 213 366 164
19 237 262 296 243 0
REG 1
5 315 319 364 270 0
24 395 101 444 29 1 1 1
19 244 146 303 127 0
clear
15 322 56 371 7
19 242 105 301 86 0
REG 1
5 320 162 369 113 0
19 239 60 298 41 0
bit0
19 242 218 301 199 0
bit1
19 234 374 293 355 0
bit2
19 230 535 289 516 0
bit3
20 547 528 606 509 0
reg1_3
20 550 373 609 354 0
reg1_2
20 556 226 615 207 0
reg1_1
20 554 71 613 52 0
reg1_0
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Reali, Mason
22 12 54 57 34 0 \NUL
mreali
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 55 352 152 332 0 \NUL
4 Bit Register 
22 66 326 137 306 0 \NUL
Register 1
22 37 375 170 355 0 \NUL
made from flip-flops
1 400 493 359 493
1 315 575 287 577
1 400 559 360 575
1 387 529 287 552
1 402 338 361 338
1 314 444 293 437
1 402 404 359 444
1 389 374 291 402
1 404 188 363 188
1 404 254 361 294
1 391 224 293 252
1 409 31 368 31
1 409 97 366 137
1 396 67 298 95
1 316 294 295 293
1 321 137 300 136
1 396 49 295 50
1 391 206 298 208
1 389 356 290 364
1 387 511 286 525
1 555 61 441 49
1 557 216 436 206
1 551 363 434 356
1 548 518 432 511
38 7
24 386 563 435 491 1 1 1
19 236 589 295 570 0
clear
15 313 518 362 469
19 233 567 292 548 0
REG 2
5 314 600 363 551 0
24 388 408 437 336 1 1 1
19 237 453 296 434 0
clear
15 315 363 364 314
19 235 411 294 392 0
REG 2
5 313 469 362 420 0
24 390 258 439 186 1 1 1
19 239 303 298 284 0
clear
15 317 213 366 164
19 237 262 296 243 0
REG 2
5 315 319 364 270 0
24 395 101 444 29 1 1 1
19 239 146 298 127 0
clear
15 322 56 371 7
19 241 105 300 86 0
REG 2
5 320 162 369 113 0
19 239 60 298 41 0
bit0
19 237 216 296 197 0
bit1
19 234 374 293 355 0
bit2
19 230 535 289 516 0
bit3
20 554 539 613 520 0
reg2_3
20 557 366 616 347 0
reg2_2
20 563 232 622 213 0
reg2_1
20 560 72 619 53 0
reg2_0
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Reali, Mason
22 12 54 57 34 0 \NUL
mreali
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 55 352 152 332 0 \NUL
4 Bit Register 
22 66 326 137 306 0 \NUL
Register 2
22 37 375 170 355 0 \NUL
made from flip-flops
1 400 493 359 493
1 315 575 292 579
1 400 559 360 575
1 387 529 289 557
1 402 338 361 338
1 314 444 293 443
1 402 404 359 444
1 389 374 291 401
1 404 188 363 188
1 404 254 361 294
1 391 224 293 252
1 409 31 368 31
1 409 97 366 137
1 396 67 297 95
1 316 294 295 293
1 321 137 295 136
1 396 49 295 50
1 391 206 293 206
1 389 356 290 364
1 387 511 286 525
1 561 62 441 49
1 564 222 436 206
1 558 356 434 356
1 555 529 432 511
38 8
24 386 563 435 491 1 1 1
19 236 589 295 570 0
clear
15 313 518 362 469
19 233 567 292 548 0
REG 3
5 314 600 363 551 0
24 388 408 437 336 1 1 1
19 237 453 296 434 0
clear
15 315 363 364 314
19 235 411 294 392 0
REG 3
5 313 469 362 420 0
24 390 258 439 186 1 1 1
19 239 303 298 284 0
clear
15 317 213 366 164
19 237 262 296 243 0
REG 3
5 315 319 364 270 0
24 395 101 444 29 1 1 1
19 239 146 298 127 0
clear
15 322 56 371 7
19 241 105 300 86 0
REG 3
5 320 162 369 113 0
19 239 60 298 41 0
bit0
19 237 216 296 197 0
bit1
19 234 374 293 355 0
bit2
19 230 535 289 516 0
bit3
20 582 534 641 515 0
reg3_3
20 586 370 645 351 0
reg3_2
20 581 229 640 210 0
reg3_1
20 577 73 636 54 0
reg3_0
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Reali, Mason
22 12 54 57 34 0 \NUL
mreali
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 55 352 152 332 0 \NUL
4 Bit Register 
22 66 326 137 306 0 \NUL
Register 3
22 37 375 170 355 0 \NUL
made from flip-flops
1 400 493 359 493
1 315 575 292 579
1 400 559 360 575
1 387 529 289 557
1 402 338 361 338
1 314 444 293 443
1 402 404 359 444
1 389 374 291 401
1 404 188 363 188
1 404 254 361 294
1 391 224 293 252
1 409 31 368 31
1 409 97 366 137
1 396 67 297 95
1 316 294 295 293
1 321 137 295 136
1 396 49 295 50
1 391 206 293 206
1 389 356 290 364
1 387 511 286 525
1 578 63 441 49
1 582 219 436 206
1 587 360 434 356
1 583 524 432 511
38 9
3 131 67 180 18 1 0
3 122 130 171 81 1 0
3 120 207 169 158 1 0
3 131 264 180 215 1 0
19 9 262 68 243 0
adr1_1
19 9 241 68 222 0
adr1_0
19 73 82 132 63 0
reg0_0
19 63 149 122 130 0
reg1_0
19 8 219 67 200 0
reg2_0
19 9 282 68 263 0
reg3_0
4 208 164 257 115 2 0
19 7 199 66 180 0
adr1_1
19 8 92 67 73 0
adr1_0
19 10 121 69 102 0
adr1_1
19 7 178 66 159 0
adr1_0
19 10 56 69 37 0
adr1_1
19 9 28 68 9 0
adr1_0
5 73 193 122 144 0
5 69 135 118 86 0
5 93 50 142 1 0
5 67 69 116 20 0
3 141 351 190 302 1 0
3 123 414 172 365 1 0
3 121 491 170 442 1 0
3 132 548 181 499 1 0
19 10 546 69 527 0
adr1_1
19 10 525 69 506 0
adr1_0
19 67 364 126 345 0
reg0_1
19 65 433 124 414 0
reg1_1
19 10 503 69 484 0
reg2_1
19 10 566 69 547 0
reg3_1
4 211 447 260 398 2 0
19 8 483 67 464 0
adr1_1
19 9 376 68 357 0
adr1_0
19 11 405 70 386 0
adr1_1
19 8 462 67 443 0
adr1_0
19 11 340 70 321 0
adr1_1
19 10 312 69 293 0
adr1_0
5 74 477 123 428 0
5 70 419 119 370 0
5 78 327 127 278 0
5 66 351 115 302 0
3 419 67 468 18 1 0
3 410 130 459 81 1 0
3 408 207 457 158 1 0
3 419 264 468 215 1 0
19 297 262 356 243 0
adr1_1
19 297 241 356 222 0
adr1_0
19 365 87 424 68 0
reg0_2
19 351 149 410 130 0
reg1_2
19 296 219 355 200 0
reg2_2
19 297 282 356 263 0
reg3_2
4 496 167 545 118 2 0
19 295 199 354 180 0
adr1_1
19 296 92 355 73 0
adr1_0
19 298 121 357 102 0
adr1_1
19 295 178 354 159 0
adr1_0
19 298 56 357 37 0
adr1_1
19 297 28 356 9 0
adr1_0
5 356 193 405 144 0
5 357 135 406 86 0
5 370 54 419 5 0
5 353 76 402 27 0
3 426 352 475 303 1 0
3 409 414 458 365 1 0
3 407 491 456 442 1 0
3 418 548 467 499 1 0
19 296 546 355 527 0
adr1_1
19 296 525 355 506 0
adr1_0
19 353 364 412 345 0
reg0_3
19 350 433 409 414 0
reg1_3
19 295 503 354 484 0
reg2_3
19 296 566 355 547 0
reg3_3
4 495 451 544 402 2 0
19 294 483 353 464 0
adr1_1
19 295 376 354 357 0
adr1_0
19 297 405 356 386 0
adr1_1
19 294 462 353 443 0
adr1_0
19 297 340 356 321 0
adr1_1
19 296 312 355 293 0
adr1_0
5 360 477 409 428 0
5 356 419 405 370 0
5 364 327 413 278 0
5 352 351 401 302 0
20 263 149 322 130 0
R1Bit0
20 561 436 620 417 0
R1Bit3
20 555 152 614 133 0
R1Bit2
20 266 433 325 414 0
R1Bit1
19 587 528 646 509 0
R1Bit3
19 587 564 646 545 0
R1Bit1
19 587 547 646 528 0
R1Bit2
19 587 582 646 563 0
R1Bit0
20 660 528 719 509 0
in1_3
20 660 546 719 527 0
in1_2
20 660 564 719 545 0
in1_1
20 660 582 719 563 0
in1_0
22 588 204 695 184 0 \NUL
Read Address 1
22 515 282 779 262 0 \NUL
This decides which register to read from
22 514 302 781 282 0 \NUL
 based on a 2-bit binary number from 0-3
22 752 73 792 53 0 \NUL
Lab 2
22 704 26 794 6 0 \NUL
Reali, Mason
22 748 49 793 29 0 \NUL
mreali
22 655 98 792 78 0 \NUL
CSE 12, Spring 2020
1 132 225 65 231
1 132 239 65 252
1 132 56 129 72
1 123 119 119 139
1 121 196 64 209
1 132 253 65 272
1 209 125 177 42
1 209 134 168 105
1 209 144 166 182
1 209 153 177 239
1 121 182 63 189
1 123 91 64 82
1 74 168 63 168
1 121 168 119 168
1 70 110 66 111
1 123 105 115 110
1 94 25 65 18
1 68 44 66 46
1 132 42 113 44
1 132 28 139 25
1 133 509 66 515
1 133 523 66 536
1 142 340 123 354
1 124 403 121 423
1 122 480 66 493
1 133 537 66 556
1 212 408 187 326
1 212 417 169 389
1 212 427 167 466
1 212 436 178 523
1 122 466 64 473
1 124 375 65 366
1 75 452 64 452
1 122 452 120 452
1 71 394 67 395
1 124 389 116 394
1 79 302 66 302
1 67 326 67 330
1 142 326 112 326
1 142 312 124 302
1 420 225 353 231
1 420 239 353 252
1 420 56 421 77
1 411 119 407 139
1 409 196 352 209
1 420 253 353 272
1 497 128 465 42
1 497 137 456 105
1 497 147 454 182
1 497 156 465 239
1 409 182 351 189
1 411 91 352 82
1 357 168 351 168
1 409 168 402 168
1 358 110 354 111
1 411 105 403 110
1 371 29 353 18
1 354 51 354 46
1 420 42 399 51
1 420 28 416 29
1 419 509 352 515
1 419 523 352 536
1 427 341 409 354
1 410 403 406 423
1 408 480 351 493
1 419 537 352 556
1 496 412 472 327
1 496 421 455 389
1 496 431 453 466
1 496 440 464 523
1 408 466 350 473
1 410 375 351 366
1 361 452 350 452
1 408 452 406 452
1 357 394 353 395
1 410 389 402 394
1 365 302 352 302
1 353 326 353 330
1 427 327 398 326
1 427 313 410 302
1 556 142 542 142
1 562 426 541 426
1 264 139 254 139
1 267 423 257 422
1 661 518 643 518
1 661 536 643 537
1 661 554 643 554
1 661 572 643 572
38 10
3 131 67 180 18 1 0
3 122 130 171 81 1 0
3 120 207 169 158 1 0
3 131 264 180 215 1 0
19 9 262 68 243 0
adr2_1
19 10 241 69 222 0
adr2_0
19 73 82 132 63 0
reg0_0
19 63 149 122 130 0
reg1_0
19 8 219 67 200 0
reg2_0
19 9 282 68 263 0
reg3_0
4 208 164 257 115 2 0
19 7 199 66 180 0
adr2_1
19 8 92 67 73 0
adr2_0
19 10 121 69 102 0
adr2_1
19 7 178 66 159 0
adr2_0
19 9 56 68 37 0
adr2_1
19 9 28 68 9 0
adr2_0
5 73 193 122 144 0
5 69 135 118 86 0
5 93 50 142 1 0
5 67 69 116 20 0
3 141 351 190 302 1 0
3 123 414 172 365 1 0
3 121 491 170 442 1 0
3 132 548 181 499 1 0
19 10 546 69 527 0
adr2_1
19 10 525 69 506 0
adr2_0
19 67 364 126 345 0
reg0_1
19 65 433 124 414 0
reg1_1
19 10 503 69 484 0
reg2_1
19 10 566 69 547 0
reg3_1
4 211 447 260 398 2 0
19 8 483 67 464 0
adr2_1
19 9 376 68 357 0
adr2_0
19 11 405 70 386 0
adr2_1
19 8 462 67 443 0
adr2_0
19 11 340 70 321 0
adr2_1
19 10 312 69 293 0
adr2_0
5 74 477 123 428 0
5 70 419 119 370 0
5 78 327 127 278 0
5 66 351 115 302 0
3 419 67 468 18 1 0
3 410 130 459 81 1 0
3 408 207 457 158 1 0
3 419 264 468 215 1 0
19 297 262 356 243 0
adr2_1
19 297 241 356 222 0
adr2_0
19 365 87 424 68 0
reg0_2
19 351 149 410 130 0
reg1_2
19 296 219 355 200 0
reg2_2
19 297 282 356 263 0
reg3_2
4 496 167 545 118 2 0
19 295 199 354 180 0
adr2_1
19 296 92 355 73 0
adr2_0
19 298 121 357 102 0
adr2_1
19 295 178 354 159 0
adr2_0
19 298 56 357 37 0
adr2_1
19 297 28 356 9 0
adr2_0
5 356 193 405 144 0
5 357 135 406 86 0
5 370 54 419 5 0
5 353 76 402 27 0
3 426 352 475 303 1 0
3 409 414 458 365 1 0
3 407 491 456 442 1 0
3 418 548 467 499 1 0
19 296 546 355 527 0
adr2_1
19 296 525 355 506 0
adr2_0
19 353 364 412 345 0
reg0_3
19 350 433 409 414 0
reg1_3
19 295 503 354 484 0
reg2_3
19 296 566 355 547 0
reg3_3
4 495 451 544 402 2 0
19 294 483 353 464 0
adr2_1
19 295 376 354 357 0
adr2_0
19 297 405 356 386 0
adr2_1
19 294 462 353 443 0
adr2_0
19 297 340 356 321 0
adr2_1
19 296 312 355 293 0
adr2_0
5 360 477 409 428 0
5 356 419 405 370 0
5 364 327 413 278 0
5 352 351 401 302 0
20 263 149 322 130 0
R2Bit0
20 561 436 620 417 0
R2Bit3
20 555 152 614 133 0
R2Bit2
20 266 433 325 414 0
R2Bit1
19 587 528 646 509 0
R2Bit3
19 587 564 646 545 0
R2Bit1
19 587 547 646 528 0
R2Bit2
19 587 582 646 563 0
R2Bit0
20 660 528 719 509 0
in2_3
20 660 546 719 527 0
in2_2
20 660 564 719 545 0
in2_1
20 660 582 719 563 0
in2_0
22 588 204 695 184 0 \NUL
Read Address 2
22 515 282 779 262 0 \NUL
This decides which register to read from
22 514 302 781 282 0 \NUL
 based on a 2-bit binary number from 0-3
22 752 73 792 53 0 \NUL
Lab 2
22 704 26 794 6 0 \NUL
Reali, Mason
22 748 49 793 29 0 \NUL
mreali
22 655 98 792 78 0 \NUL
CSE 12, Spring 2020
1 132 225 66 231
1 132 239 65 252
1 132 56 129 72
1 123 119 119 139
1 121 196 64 209
1 132 253 65 272
1 209 125 177 42
1 209 134 168 105
1 209 144 166 182
1 209 153 177 239
1 121 182 63 189
1 123 91 64 82
1 74 168 63 168
1 121 168 119 168
1 70 110 66 111
1 123 105 115 110
1 94 25 65 18
1 68 44 65 46
1 132 42 113 44
1 132 28 139 25
1 133 509 66 515
1 133 523 66 536
1 142 340 123 354
1 124 403 121 423
1 122 480 66 493
1 133 537 66 556
1 212 408 187 326
1 212 417 169 389
1 212 427 167 466
1 212 436 178 523
1 122 466 64 473
1 124 375 65 366
1 75 452 64 452
1 122 452 120 452
1 71 394 67 395
1 124 389 116 394
1 79 302 66 302
1 67 326 67 330
1 142 326 112 326
1 142 312 124 302
1 420 225 353 231
1 420 239 353 252
1 420 56 421 77
1 411 119 407 139
1 409 196 352 209
1 420 253 353 272
1 497 128 465 42
1 497 137 456 105
1 497 147 454 182
1 497 156 465 239
1 409 182 351 189
1 411 91 352 82
1 357 168 351 168
1 409 168 402 168
1 358 110 354 111
1 411 105 403 110
1 371 29 353 18
1 354 51 354 46
1 420 42 399 51
1 420 28 416 29
1 419 509 352 515
1 419 523 352 536
1 427 341 409 354
1 410 403 406 423
1 408 480 351 493
1 419 537 352 556
1 496 412 472 327
1 496 421 455 389
1 496 431 453 466
1 496 440 464 523
1 408 466 350 473
1 410 375 351 366
1 361 452 350 452
1 408 452 406 452
1 357 394 353 395
1 410 389 402 394
1 365 302 352 302
1 353 326 353 330
1 427 327 398 326
1 427 313 410 302
1 556 142 542 142
1 562 426 541 426
1 264 139 254 139
1 267 423 257 422
1 661 518 643 518
1 661 536 643 537
1 661 554 643 554
1 661 572 643 572
38 11
19 24 314 83 295 0
R2Bit3
19 24 273 83 254 0
R2Bit1
19 24 292 83 273 0
R2Bit2
19 22 334 81 315 0
R2Bit0
19 184 124 243 105 0
R1Bit1
19 184 102 243 83 0
R1Bit0
20 95 272 154 253 0
aS1_0
20 95 293 154 274 0
aS1_1
20 95 314 154 295 0
aS1_2
20 95 334 154 315 0
aS1_3
22 36 249 137 229 0 \NUL
1 SHIFT RIGHT
22 38 359 139 339 0 \NUL
2 SHIFT RIGHT
22 36 471 137 451 0 \NUL
3 SHIFT RIGHT
19 20 403 79 384 0
R2Bit3
19 20 444 79 425 0
R2Bit1
19 19 382 78 363 0
R2Bit2
19 19 424 78 405 0
R2Bit0
19 16 494 75 475 0
R2Bit3
19 14 536 73 517 0
R2Bit1
19 15 556 74 537 0
R2Bit2
19 17 515 76 496 0
R2Bit0
20 102 382 161 363 0
aS2_0
20 102 403 161 384 0
aS2_1
20 102 424 161 405 0
aS2_2
20 103 444 162 425 0
aS2_3
20 104 494 163 475 0
aS3_0
20 104 515 163 496 0
aS3_1
20 104 536 163 517 0
aS3_2
20 104 556 163 537 0
aS3_3
19 27 217 86 198 0
R2Bit3
19 27 175 86 156 0
R2Bit1
19 27 196 86 177 0
R2Bit2
19 28 156 87 137 0
R2Bit0
20 97 156 156 137 0
aS0_0
20 97 177 156 158 0
aS0_1
20 97 218 156 199 0
aS0_3
22 38 133 139 113 0 \NUL
0 SHIFT RIGHT
20 97 198 156 179 0
aS0_2
3 307 69 356 20 1 0
3 298 132 347 83 1 0
3 296 209 345 160 1 0
3 307 266 356 217 1 0
19 249 84 308 65 0
aS0_0
19 239 151 298 132 0
aS1_0
19 184 221 243 202 0
aS2_0
19 185 284 244 265 0
aS3_0
4 353 165 402 116 2 0
5 247 195 296 146 0
5 245 137 294 88 0
5 269 52 318 3 0
5 243 71 292 22 0
20 401 151 460 132 0
ALU0
19 185 57 244 38 0
R1Bit1
19 185 34 244 15 0
R1Bit0
19 187 203 246 184 0
R1Bit1
19 186 181 245 162 0
R1Bit0
19 182 261 241 242 0
R1Bit1
19 182 239 241 220 0
R1Bit0
19 184 405 243 386 0
R1Bit1
19 184 383 243 364 0
R1Bit0
3 315 350 364 301 1 0
3 298 413 347 364 1 0
3 296 490 345 441 1 0
3 307 547 356 498 1 0
19 249 365 308 346 0
aS0_1
19 239 432 298 413 0
aS1_1
19 183 500 242 481 0
aS2_1
19 183 559 242 540 0
aS3_1
4 363 447 412 398 2 0
5 247 476 296 427 0
5 245 418 294 369 0
5 269 333 318 284 0
5 243 352 292 303 0
20 410 431 469 412 0
ALU1
19 185 338 244 319 0
R1Bit1
19 185 315 244 296 0
R1Bit0
19 187 482 246 463 0
R1Bit1
19 186 460 245 441 0
R1Bit0
19 182 540 241 521 0
R1Bit1
19 182 518 241 499 0
R1Bit0
19 463 124 522 105 0
R1Bit1
19 463 102 522 83 0
R1Bit0
3 586 69 635 20 1 0
3 577 132 626 83 1 0
3 575 209 624 160 1 0
3 586 266 635 217 1 0
19 528 84 587 65 0
aS0_2
19 518 151 577 132 0
aS1_2
19 463 221 522 202 0
aS2_2
19 464 284 523 265 0
aS3_2
4 663 166 712 117 2 0
5 526 195 575 146 0
5 524 137 573 88 0
5 548 52 597 3 0
5 522 71 571 22 0
20 718 151 777 132 0
ALU2
19 464 57 523 38 0
R1Bit1
19 464 34 523 15 0
R1Bit0
19 466 203 525 184 0
R1Bit1
19 465 181 524 162 0
R1Bit0
19 461 261 520 242 0
R1Bit1
19 461 239 520 220 0
R1Bit0
19 458 400 517 381 0
R1Bit1
19 458 378 517 359 0
R1Bit0
3 581 345 630 296 1 0
3 572 408 621 359 1 0
3 570 485 619 436 1 0
3 581 542 630 493 1 0
19 524 360 583 341 0
aS0_3
19 513 427 572 408 0
aS1_3
19 458 497 517 478 0
aS2_3
19 457 556 516 537 0
aS3_3
4 658 442 707 393 2 0
5 521 471 570 422 0
5 519 413 568 364 0
5 543 328 592 279 0
5 517 347 566 298 0
20 714 427 773 408 0
ALU3
19 459 333 518 314 0
R1Bit1
19 459 310 518 291 0
R1Bit0
19 461 479 520 460 0
R1Bit1
19 460 457 519 438 0
R1Bit0
19 456 537 515 518 0
R1Bit1
19 456 515 515 496 0
R1Bit0
20 731 585 790 566 0
alu_0
20 732 568 791 549 0
alu_1
20 733 550 792 531 0
alu_2
20 733 531 792 512 0
alu_3
19 659 587 718 568 0
ALU0
19 660 569 719 550 0
ALU1
19 659 550 718 531 0
ALU2
19 658 530 717 511 0
ALU3
22 109 579 567 559 0 \NUL
The Labeled Shifts to the left are how i managed to read the number of
22 37 597 627 577 0 \NUL
 shift required and the circuits above are how those bits were chosen to be sent to ALU Out
22 396 30 426 10 0 \NUL
ALU
22 752 73 792 53 0 \NUL
Lab 2
22 704 26 794 6 0 \NUL
Reali, Mason
22 748 49 793 29 0 \NUL
mreali
22 655 98 792 78 0 \NUL
CSE 12, Spring 2020
1 96 262 80 263
1 96 283 80 282
1 96 304 80 304
1 96 324 78 324
1 103 372 75 372
1 103 393 76 393
1 103 414 75 414
1 104 434 76 434
1 105 484 72 484
1 105 505 73 505
1 105 526 70 526
1 105 546 71 546
1 308 58 305 74
1 299 121 295 141
1 297 198 240 211
1 308 255 241 274
1 354 126 353 44
1 354 135 344 107
1 354 145 342 184
1 354 154 353 241
1 297 170 293 170
1 299 107 291 112
1 308 44 289 46
1 308 30 315 27
1 402 141 399 140
1 98 146 84 146
1 98 167 83 165
1 98 188 83 186
1 98 208 83 207
1 270 27 241 24
1 244 46 241 47
1 299 93 240 92
1 246 112 240 114
1 248 170 242 171
1 297 184 243 193
1 308 227 238 229
1 308 241 238 251
1 316 339 305 355
1 299 402 295 422
1 297 479 239 490
1 308 536 239 549
1 364 408 361 325
1 364 417 344 388
1 364 427 342 465
1 364 436 353 522
1 297 451 293 451
1 299 388 291 393
1 316 325 289 327
1 316 311 315 308
1 411 421 409 422
1 270 308 241 305
1 244 327 241 328
1 299 374 240 373
1 246 393 240 395
1 248 451 242 450
1 297 465 243 472
1 308 508 238 508
1 308 522 238 530
1 587 58 584 74
1 578 121 574 141
1 576 198 519 211
1 587 255 520 274
1 664 127 632 44
1 664 136 623 107
1 664 146 621 184
1 664 155 632 241
1 576 170 572 170
1 578 107 570 112
1 587 44 568 46
1 587 30 594 27
1 719 141 709 141
1 549 27 520 24
1 523 46 520 47
1 578 93 519 92
1 525 112 519 114
1 527 170 521 171
1 576 184 522 193
1 587 227 517 229
1 587 241 517 251
1 582 334 580 350
1 573 397 569 417
1 571 474 514 487
1 582 531 513 546
1 659 403 627 320
1 659 412 618 383
1 659 422 616 460
1 659 431 627 517
1 571 446 567 446
1 573 383 565 388
1 582 320 563 322
1 582 306 589 303
1 715 417 704 417
1 544 303 515 300
1 518 322 515 323
1 573 369 514 368
1 520 388 514 390
1 522 446 516 447
1 571 460 517 469
1 582 503 512 505
1 582 517 512 527
1 734 521 714 520
1 734 540 715 540
1 733 558 716 559
1 732 575 715 577
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
