Fitter report for cam_proj_DE1_SoC
Tue Nov 19 23:44:14 2019
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Tue Nov 19 23:44:14 2019       ;
; Quartus Prime Version           ; 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Revision Name                   ; cam_proj_DE1_SoC                            ;
; Top-level Entity Name           ; cam_proj_top                                ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 2,657 / 32,070 ( 8 % )                      ;
; Total registers                 ; 2498                                        ;
; Total pins                      ; 87 / 457 ( 19 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 363,183 / 4,065,280 ( 9 % )                 ;
; Total RAM Blocks                ; 54 / 397 ( 14 % )                           ;
; Total DSP Blocks                ; 33 / 87 ( 38 % )                            ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 2 / 6 ( 33 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; XCLK_cam    ; Missing drive strength and slew rate ;
; res_cam     ; Missing drive strength and slew rate ;
; on_off_cam  ; Missing drive strength and slew rate ;
; sioc        ; Missing drive strength and slew rate ;
; siod        ; Missing drive strength and slew rate ;
; r[0]        ; Missing drive strength and slew rate ;
; r[1]        ; Missing drive strength and slew rate ;
; r[2]        ; Missing drive strength and slew rate ;
; r[3]        ; Missing drive strength and slew rate ;
; r[4]        ; Missing drive strength and slew rate ;
; g[0]        ; Missing drive strength and slew rate ;
; g[1]        ; Missing drive strength and slew rate ;
; g[2]        ; Missing drive strength and slew rate ;
; g[3]        ; Missing drive strength and slew rate ;
; g[4]        ; Missing drive strength and slew rate ;
; g[5]        ; Missing drive strength and slew rate ;
; b[0]        ; Missing drive strength and slew rate ;
; b[1]        ; Missing drive strength and slew rate ;
; b[2]        ; Missing drive strength and slew rate ;
; b[3]        ; Missing drive strength and slew rate ;
; b[4]        ; Missing drive strength and slew rate ;
; cs_n        ; Missing drive strength and slew rate ;
; ras_n       ; Missing drive strength and slew rate ;
; cas_n       ; Missing drive strength and slew rate ;
; we_n        ; Missing drive strength and slew rate ;
; dqm[0]      ; Missing drive strength and slew rate ;
; dqm[1]      ; Missing drive strength and slew rate ;
; sd_addr[0]  ; Missing drive strength and slew rate ;
; sd_addr[1]  ; Missing drive strength and slew rate ;
; sd_addr[2]  ; Missing drive strength and slew rate ;
; sd_addr[3]  ; Missing drive strength and slew rate ;
; sd_addr[4]  ; Missing drive strength and slew rate ;
; sd_addr[5]  ; Missing drive strength and slew rate ;
; sd_addr[6]  ; Missing drive strength and slew rate ;
; sd_addr[7]  ; Missing drive strength and slew rate ;
; sd_addr[8]  ; Missing drive strength and slew rate ;
; sd_addr[9]  ; Missing drive strength and slew rate ;
; sd_addr[10] ; Missing drive strength and slew rate ;
; sd_addr[11] ; Missing drive strength and slew rate ;
; ba[0]       ; Missing drive strength and slew rate ;
; ba[1]       ; Missing drive strength and slew rate ;
; Cke         ; Missing drive strength and slew rate ;
; sdram_clk   ; Missing drive strength and slew rate ;
; tft_sck     ; Missing drive strength and slew rate ;
; tft_sdi     ; Missing drive strength and slew rate ;
; tft_dc      ; Missing drive strength and slew rate ;
; tft_reset   ; Missing drive strength and slew rate ;
; tft_cs      ; Missing drive strength and slew rate ;
; LED[0]      ; Missing drive strength and slew rate ;
; LED[1]      ; Missing drive strength and slew rate ;
; LED[2]      ; Missing drive strength and slew rate ;
; LED[3]      ; Missing drive strength and slew rate ;
; LED[4]      ; Missing drive strength and slew rate ;
; LED[5]      ; Missing drive strength and slew rate ;
; LED[6]      ; Missing drive strength and slew rate ;
; LED[7]      ; Missing drive strength and slew rate ;
; sd_data[0]  ; Missing drive strength and slew rate ;
; sd_data[1]  ; Missing drive strength and slew rate ;
; sd_data[2]  ; Missing drive strength and slew rate ;
; sd_data[3]  ; Missing drive strength and slew rate ;
; sd_data[4]  ; Missing drive strength and slew rate ;
; sd_data[5]  ; Missing drive strength and slew rate ;
; sd_data[6]  ; Missing drive strength and slew rate ;
; sd_data[7]  ; Missing drive strength and slew rate ;
; sd_data[8]  ; Missing drive strength and slew rate ;
; sd_data[9]  ; Missing drive strength and slew rate ;
; sd_data[10] ; Missing drive strength and slew rate ;
; sd_data[11] ; Missing drive strength and slew rate ;
; sd_data[12] ; Missing drive strength and slew rate ;
; sd_data[13] ; Missing drive strength and slew rate ;
; sd_data[14] ; Missing drive strength and slew rate ;
; sd_data[15] ; Missing drive strength and slew rate ;
; r[0]        ; Missing location assignment          ;
; r[1]        ; Missing location assignment          ;
; r[2]        ; Missing location assignment          ;
; r[3]        ; Missing location assignment          ;
; g[0]        ; Missing location assignment          ;
; g[1]        ; Missing location assignment          ;
; g[2]        ; Missing location assignment          ;
; g[3]        ; Missing location assignment          ;
; g[4]        ; Missing location assignment          ;
; b[0]        ; Missing location assignment          ;
; b[1]        ; Missing location assignment          ;
; b[2]        ; Missing location assignment          ;
; b[3]        ; Missing location assignment          ;
+-------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                 ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                               ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; pll:pll_for_sdram_0|altpll:altpll_component|pll_altpll:auto_generated|wire_generic_pll1_outclk~CLKENA0                               ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                ;                  ;                       ;
; pll:pll_for_sdram_0|altpll:altpll_component|pll_altpll:auto_generated|wire_generic_pll3_outclk~CLKENA0                               ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                ;                  ;                       ;
; pll:pll_for_sdram_0|altpll:altpll_component|pll_altpll:auto_generated|wire_generic_pll4_outclk~CLKENA0                               ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                ;                  ;                       ;
; pll_for_disp:pll2|altpll:altpll_component|pll_for_disp_altpll:auto_generated|wire_generic_pll1_outclk~CLKENA0                        ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                ;                  ;                       ;
; PCLK_cam~inputCLKENA0                                                                                                                ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                ;                  ;                       ;
; clk50~inputCLKENA0                                                                                                                   ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                ;                  ;                       ;
; rst~inputCLKENA0                                                                                                                     ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|conv_TOP:conv|read_addressw[0]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|memstartw_lvl[0]                                                                                                                  ; RESULTA          ;                       ;
; TOP:neiroset|conv_TOP:conv|read_addressw[1]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|conv_TOP:conv|read_addressw[0]                                                                                                    ; RESULTA          ;                       ;
; TOP:neiroset|conv_TOP:conv|read_addressw[2]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|conv_TOP:conv|read_addressw[0]                                                                                                    ; RESULTA          ;                       ;
; TOP:neiroset|conv_TOP:conv|read_addressw[3]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|conv_TOP:conv|read_addressw[0]                                                                                                    ; RESULTA          ;                       ;
; TOP:neiroset|conv_TOP:conv|read_addressw[4]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|conv_TOP:conv|read_addressw[0]                                                                                                    ; RESULTA          ;                       ;
; TOP:neiroset|conv_TOP:conv|read_addressw[5]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|conv_TOP:conv|read_addressw[0]                                                                                                    ; RESULTA          ;                       ;
; TOP:neiroset|conv_TOP:conv|read_addressw[6]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|conv_TOP:conv|read_addressw[0]                                                                                                    ; RESULTA          ;                       ;
; TOP:neiroset|conv_TOP:conv|read_addressw[7]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|conv_TOP:conv|read_addressw[0]                                                                                                    ; RESULTA          ;                       ;
; TOP:neiroset|conv_TOP:conv|read_addressw[8]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|conv_TOP:conv|read_addressw[0]                                                                                                    ; RESULTA          ;                       ;
; TOP:neiroset|conv_TOP:conv|res_old_1[0]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|RAM:memory|altsyncram:mem_t_rtl_0|altsyncram_49q1:auto_generated|ram_block1a0                                                     ; PORTBDATAOUT     ;                       ;
; TOP:neiroset|conv_TOP:conv|res_old_1[1]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|RAM:memory|altsyncram:mem_t_rtl_0|altsyncram_49q1:auto_generated|ram_block1a1                                                     ; PORTBDATAOUT     ;                       ;
; TOP:neiroset|conv_TOP:conv|res_old_1[2]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|RAM:memory|altsyncram:mem_t_rtl_0|altsyncram_49q1:auto_generated|ram_block1a2                                                     ; PORTBDATAOUT     ;                       ;
; TOP:neiroset|conv_TOP:conv|res_old_1[3]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|RAM:memory|altsyncram:mem_t_rtl_0|altsyncram_49q1:auto_generated|ram_block1a3                                                     ; PORTBDATAOUT     ;                       ;
; TOP:neiroset|conv_TOP:conv|res_old_1[4]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|RAM:memory|altsyncram:mem_t_rtl_0|altsyncram_49q1:auto_generated|ram_block1a4                                                     ; PORTBDATAOUT     ;                       ;
; TOP:neiroset|conv_TOP:conv|res_old_1[5]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|RAM:memory|altsyncram:mem_t_rtl_0|altsyncram_49q1:auto_generated|ram_block1a5                                                     ; PORTBDATAOUT     ;                       ;
; TOP:neiroset|conv_TOP:conv|res_old_1[6]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|RAM:memory|altsyncram:mem_t_rtl_0|altsyncram_49q1:auto_generated|ram_block1a6                                                     ; PORTBDATAOUT     ;                       ;
; TOP:neiroset|conv_TOP:conv|res_old_1[7]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|RAM:memory|altsyncram:mem_t_rtl_0|altsyncram_49q1:auto_generated|ram_block1a7                                                     ; PORTBDATAOUT     ;                       ;
; TOP:neiroset|conv_TOP:conv|res_old_1[8]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|RAM:memory|altsyncram:mem_t_rtl_0|altsyncram_49q1:auto_generated|ram_block1a8                                                     ; PORTBDATAOUT     ;                       ;
; TOP:neiroset|conv_TOP:conv|res_old_1[9]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|RAM:memory|altsyncram:mem_t_rtl_0|altsyncram_49q1:auto_generated|ram_block1a9                                                     ; PORTBDATAOUT     ;                       ;
; TOP:neiroset|conv_TOP:conv|res_old_1[10]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|RAM:memory|altsyncram:mem_t_rtl_0|altsyncram_49q1:auto_generated|ram_block1a10                                                    ; PORTBDATAOUT     ;                       ;
; TOP:neiroset|conv_TOP:conv|res_old_1[11]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|RAM:memory|altsyncram:mem_t_rtl_0|altsyncram_49q1:auto_generated|ram_block1a11                                                    ; PORTBDATAOUT     ;                       ;
; TOP:neiroset|conv_TOP:conv|res_old_1[12]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|RAM:memory|altsyncram:mem_t_rtl_0|altsyncram_49q1:auto_generated|ram_block1a12                                                    ; PORTBDATAOUT     ;                       ;
; TOP:neiroset|conv_TOP:conv|res_old_1[13]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|RAM:memory|altsyncram:mem_t_rtl_0|altsyncram_49q1:auto_generated|ram_block1a13                                                    ; PORTBDATAOUT     ;                       ;
; TOP:neiroset|conv_TOP:conv|res_old_1[14]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|RAM:memory|altsyncram:mem_t_rtl_0|altsyncram_49q1:auto_generated|ram_block1a14                                                    ; PORTBDATAOUT     ;                       ;
; TOP:neiroset|conv_TOP:conv|res_old_1[15]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|RAM:memory|altsyncram:mem_t_rtl_0|altsyncram_49q1:auto_generated|ram_block1a15                                                    ; PORTBDATAOUT     ;                       ;
; TOP:neiroset|conv_TOP:conv|res_old_1[16]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|RAM:memory|altsyncram:mem_t_rtl_0|altsyncram_49q1:auto_generated|ram_block1a16                                                    ; PORTBDATAOUT     ;                       ;
; TOP:neiroset|conv_TOP:conv|res_old_1[17]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|RAM:memory|altsyncram:mem_t_rtl_0|altsyncram_49q1:auto_generated|ram_block1a17                                                    ; PORTBDATAOUT     ;                       ;
; TOP:neiroset|conv_TOP:conv|res_old_1[18]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|RAM:memory|altsyncram:mem_t_rtl_0|altsyncram_49q1:auto_generated|ram_block1a18                                                    ; PORTBDATAOUT     ;                       ;
; TOP:neiroset|conv_TOP:conv|res_old_1[19]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|RAM:memory|altsyncram:mem_t_rtl_0|altsyncram_49q1:auto_generated|ram_block1a19                                                    ; PORTBDATAOUT     ;                       ;
; TOP:neiroset|conv_TOP:conv|res_old_1[20]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|RAM:memory|altsyncram:mem_t_rtl_0|altsyncram_49q1:auto_generated|ram_block1a20                                                    ; PORTBDATAOUT     ;                       ;
; TOP:neiroset|conv_TOP:conv|res_old_1[21]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|RAM:memory|altsyncram:mem_t_rtl_0|altsyncram_49q1:auto_generated|ram_block1a21                                                    ; PORTBDATAOUT     ;                       ;
; TOP:neiroset|dense:dense|j[0]                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|dense:dense|read_addressw[0]                                                                                                      ; AX               ;                       ;
; TOP:neiroset|dense:dense|j[0]                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|dense:dense|j[0]~_Duplicate_1                                                                                                     ; Q                ;                       ;
; TOP:neiroset|dense:dense|j[0]~SCLR_LUT                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|dense:dense|j[1]                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|dense:dense|read_addressw[0]                                                                                                      ; AX               ;                       ;
; TOP:neiroset|dense:dense|j[1]                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|dense:dense|j[1]~_Duplicate_1                                                                                                     ; Q                ;                       ;
; TOP:neiroset|dense:dense|j[1]~SCLR_LUT                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|dense:dense|j[2]                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|dense:dense|read_addressw[0]                                                                                                      ; AX               ;                       ;
; TOP:neiroset|dense:dense|j[2]                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|dense:dense|j[2]~_Duplicate_1                                                                                                     ; Q                ;                       ;
; TOP:neiroset|dense:dense|j[2]~SCLR_LUT                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|dense:dense|j[3]                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|dense:dense|read_addressw[0]                                                                                                      ; AX               ;                       ;
; TOP:neiroset|dense:dense|j[3]                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|dense:dense|j[3]~_Duplicate_1                                                                                                     ; Q                ;                       ;
; TOP:neiroset|dense:dense|j[3]~SCLR_LUT                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|dense:dense|j[4]                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|dense:dense|read_addressw[0]                                                                                                      ; AX               ;                       ;
; TOP:neiroset|dense:dense|j[4]                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|dense:dense|j[4]~_Duplicate_1                                                                                                     ; Q                ;                       ;
; TOP:neiroset|dense:dense|j[4]~SCLR_LUT                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|dense:dense|j[5]                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|dense:dense|read_addressw[0]                                                                                                      ; AX               ;                       ;
; TOP:neiroset|dense:dense|j[5]                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|dense:dense|j[5]~_Duplicate_1                                                                                                     ; Q                ;                       ;
; TOP:neiroset|dense:dense|j[5]~SCLR_LUT                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|dense:dense|j[6]                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|dense:dense|read_addressw[0]                                                                                                      ; AX               ;                       ;
; TOP:neiroset|dense:dense|j[6]                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|dense:dense|j[6]~_Duplicate_1                                                                                                     ; Q                ;                       ;
; TOP:neiroset|dense:dense|j[6]~SCLR_LUT                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|dense:dense|j[7]                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|dense:dense|read_addressw[0]                                                                                                      ; AX               ;                       ;
; TOP:neiroset|dense:dense|j[7]                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|dense:dense|j[7]~_Duplicate_1                                                                                                     ; Q                ;                       ;
; TOP:neiroset|dense:dense|j[7]~SCLR_LUT                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|dense:dense|j[8]                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|dense:dense|read_addressw[0]                                                                                                      ; AX               ;                       ;
; TOP:neiroset|dense:dense|j[8]                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|dense:dense|j[8]~_Duplicate_1                                                                                                     ; Q                ;                       ;
; TOP:neiroset|dense:dense|j[8]~SCLR_LUT                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|dense:dense|read_addressw[0]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|dense:dense|Mult0~8                                                                                                               ; RESULTA          ;                       ;
; TOP:neiroset|dense:dense|read_addressw[1]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|dense:dense|read_addressw[0]                                                                                                      ; RESULTA          ;                       ;
; TOP:neiroset|dense:dense|read_addressw[2]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|dense:dense|read_addressw[0]                                                                                                      ; RESULTA          ;                       ;
; TOP:neiroset|dense:dense|read_addressw[3]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|dense:dense|read_addressw[0]                                                                                                      ; RESULTA          ;                       ;
; TOP:neiroset|dense:dense|read_addressw[4]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|dense:dense|read_addressw[0]                                                                                                      ; RESULTA          ;                       ;
; TOP:neiroset|dense:dense|read_addressw[5]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|dense:dense|read_addressw[0]                                                                                                      ; RESULTA          ;                       ;
; TOP:neiroset|dense:dense|read_addressw[6]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|dense:dense|read_addressw[0]                                                                                                      ; RESULTA          ;                       ;
; TOP:neiroset|dense:dense|read_addressw[7]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|dense:dense|read_addressw[0]                                                                                                      ; RESULTA          ;                       ;
; TOP:neiroset|dense:dense|read_addressw[8]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|dense:dense|read_addressw[0]                                                                                                      ; RESULTA          ;                       ;
; TOP:neiroset|lvl[0]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|Mult5~mac                                                                                                                         ; AX               ;                       ;
; TOP:neiroset|lvl[0]                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|lvl[0]~_Duplicate_1                                                                                                               ; Q                ;                       ;
; TOP:neiroset|lvl[0]~_Duplicate_1                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|Mult0~mac                                                                                                                         ; BY               ;                       ;
; TOP:neiroset|lvl[0]~_Duplicate_1                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|lvl[0]~_Duplicate_2                                                                                                               ; Q                ;                       ;
; TOP:neiroset|lvl[1]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|Mult5~mac                                                                                                                         ; AX               ;                       ;
; TOP:neiroset|lvl[1]                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|lvl[1]~_Duplicate_1                                                                                                               ; Q                ;                       ;
; TOP:neiroset|lvl[1]~_Duplicate_1                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|Mult0~mac                                                                                                                         ; BY               ;                       ;
; TOP:neiroset|lvl[1]~_Duplicate_1                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|lvl[1]~_Duplicate_2                                                                                                               ; Q                ;                       ;
; TOP:neiroset|lvl[2]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|Mult5~mac                                                                                                                         ; AX               ;                       ;
; TOP:neiroset|lvl[2]                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|lvl[2]~_Duplicate_1                                                                                                               ; Q                ;                       ;
; TOP:neiroset|lvl[2]~_Duplicate_1                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|Mult0~mac                                                                                                                         ; BY               ;                       ;
; TOP:neiroset|lvl[2]~_Duplicate_1                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|lvl[2]~_Duplicate_2                                                                                                               ; Q                ;                       ;
; TOP:neiroset|lvl[3]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|Mult5~mac                                                                                                                         ; AX               ;                       ;
; TOP:neiroset|lvl[3]                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|lvl[3]~_Duplicate_1                                                                                                               ; Q                ;                       ;
; TOP:neiroset|lvl[3]~_Duplicate_1                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|Mult0~mac                                                                                                                         ; BY               ;                       ;
; TOP:neiroset|lvl[3]~_Duplicate_1                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|lvl[3]~_Duplicate_2                                                                                                               ; Q                ;                       ;
; TOP:neiroset|lvl[4]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|Mult5~mac                                                                                                                         ; AX               ;                       ;
; TOP:neiroset|lvl[4]                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|lvl[4]~_Duplicate_1                                                                                                               ; Q                ;                       ;
; TOP:neiroset|lvl[4]~_Duplicate_1                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|Mult0~mac                                                                                                                         ; BY               ;                       ;
; TOP:neiroset|lvl[4]~_Duplicate_1                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|lvl[4]~_Duplicate_2                                                                                                               ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|i[1]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_read[0]                                                                                                         ; BY               ;                       ;
; TOP:neiroset|maxp:maxpooling|i[1]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i[1]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|i[1]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|maxp:maxpooling|i[1]~_Duplicate_1                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_wr[0]                                                                                                           ; BY               ;                       ;
; TOP:neiroset|maxp:maxpooling|i[1]~_Duplicate_1                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i[1]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|i[2]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_read[0]                                                                                                         ; BY               ;                       ;
; TOP:neiroset|maxp:maxpooling|i[2]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i[2]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|i[2]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|maxp:maxpooling|i[2]~_Duplicate_1                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_wr[0]                                                                                                           ; BY               ;                       ;
; TOP:neiroset|maxp:maxpooling|i[2]~_Duplicate_1                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i[2]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|i[3]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_read[0]                                                                                                         ; BY               ;                       ;
; TOP:neiroset|maxp:maxpooling|i[3]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i[3]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|i[3]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|maxp:maxpooling|i[3]~_Duplicate_1                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_wr[0]                                                                                                           ; BY               ;                       ;
; TOP:neiroset|maxp:maxpooling|i[3]~_Duplicate_1                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i[3]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|i[4]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_read[0]                                                                                                         ; BY               ;                       ;
; TOP:neiroset|maxp:maxpooling|i[4]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i[4]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|i[4]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|maxp:maxpooling|i[4]~_Duplicate_1                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_wr[0]                                                                                                           ; BY               ;                       ;
; TOP:neiroset|maxp:maxpooling|i[4]~_Duplicate_1                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i[4]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|i[5]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_read[0]                                                                                                         ; BY               ;                       ;
; TOP:neiroset|maxp:maxpooling|i[5]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i[5]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|i[5]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|maxp:maxpooling|i[5]~_Duplicate_1                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_wr[0]                                                                                                           ; BY               ;                       ;
; TOP:neiroset|maxp:maxpooling|i[5]~_Duplicate_1                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i[5]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|i[6]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_read[0]                                                                                                         ; BY               ;                       ;
; TOP:neiroset|maxp:maxpooling|i[6]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i[6]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|i[6]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|maxp:maxpooling|i[6]~_Duplicate_1                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_wr[0]                                                                                                           ; BY               ;                       ;
; TOP:neiroset|maxp:maxpooling|i[6]~_Duplicate_1                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i[6]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|i[7]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_read[0]                                                                                                         ; BY               ;                       ;
; TOP:neiroset|maxp:maxpooling|i[7]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i[7]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|i[7]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|maxp:maxpooling|i[7]~_Duplicate_1                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_wr[0]                                                                                                           ; BY               ;                       ;
; TOP:neiroset|maxp:maxpooling|i[7]~_Duplicate_1                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i[7]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|i[8]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_read[0]                                                                                                         ; BY               ;                       ;
; TOP:neiroset|maxp:maxpooling|i[8]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i[8]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|i[8]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|maxp:maxpooling|i[8]~_Duplicate_1                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_wr[0]                                                                                                           ; BY               ;                       ;
; TOP:neiroset|maxp:maxpooling|i[8]~_Duplicate_1                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i[8]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|i[9]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_read[0]                                                                                                         ; BX               ;                       ;
; TOP:neiroset|maxp:maxpooling|i[9]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|i[9]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_1                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_read[0]                                                                                                         ; BY               ;                       ;
; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_1                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_2                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_read[0]                                                                                                         ; BY               ;                       ;
; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_2                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_3                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_3                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_read[0]                                                                                                         ; BY               ;                       ;
; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_3                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_4                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_4                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_read[0]                                                                                                         ; BY               ;                       ;
; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_4                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_5                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_5                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_read[0]                                                                                                         ; BY               ;                       ;
; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_5                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_6                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_6                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_read[0]                                                                                                         ; BY               ;                       ;
; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_6                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_7                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_7                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_read[0]                                                                                                         ; BY               ;                       ;
; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_7                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_8                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_8                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_read[0]                                                                                                         ; BY               ;                       ;
; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_8                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_9                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_9                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_read[0]                                                                                                         ; BY               ;                       ;
; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_9                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_10                                                                                                ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_10                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_wr[0]                                                                                                           ; BY               ;                       ;
; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_10                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i[9]~_Duplicate_11                                                                                                ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|j[0]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_read[0]                                                                                                         ; AY               ;                       ;
; TOP:neiroset|maxp:maxpooling|j[0]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|j[0]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|j[0]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|maxp:maxpooling|j[0]~_Duplicate_1                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_wr[0]                                                                                                           ; AY               ;                       ;
; TOP:neiroset|maxp:maxpooling|j[0]~_Duplicate_1                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|j[0]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|j[1]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_read[0]                                                                                                         ; AY               ;                       ;
; TOP:neiroset|maxp:maxpooling|j[1]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|j[1]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|j[1]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|maxp:maxpooling|j[1]~_Duplicate_1                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_wr[0]                                                                                                           ; AY               ;                       ;
; TOP:neiroset|maxp:maxpooling|j[1]~_Duplicate_1                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|j[1]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|j[2]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_read[0]                                                                                                         ; AY               ;                       ;
; TOP:neiroset|maxp:maxpooling|j[2]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|j[2]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|j[2]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|maxp:maxpooling|j[2]~_Duplicate_1                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_wr[0]                                                                                                           ; AY               ;                       ;
; TOP:neiroset|maxp:maxpooling|j[2]~_Duplicate_1                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|j[2]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|j[3]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_read[0]                                                                                                         ; AY               ;                       ;
; TOP:neiroset|maxp:maxpooling|j[3]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|j[3]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|j[3]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|maxp:maxpooling|j[3]~_Duplicate_1                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_wr[0]                                                                                                           ; AY               ;                       ;
; TOP:neiroset|maxp:maxpooling|j[3]~_Duplicate_1                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|j[3]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|j[4]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_read[0]                                                                                                         ; AY               ;                       ;
; TOP:neiroset|maxp:maxpooling|j[4]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|j[4]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|j[4]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|maxp:maxpooling|j[4]~_Duplicate_1                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_wr[0]                                                                                                           ; AY               ;                       ;
; TOP:neiroset|maxp:maxpooling|j[4]~_Duplicate_1                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|j[4]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|j[5]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_read[0]                                                                                                         ; AY               ;                       ;
; TOP:neiroset|maxp:maxpooling|j[5]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|j[5]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|j[5]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|maxp:maxpooling|j[5]~_Duplicate_1                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_wr[0]                                                                                                           ; AY               ;                       ;
; TOP:neiroset|maxp:maxpooling|j[5]~_Duplicate_1                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|j[5]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|j[6]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_read[0]                                                                                                         ; AY               ;                       ;
; TOP:neiroset|maxp:maxpooling|j[6]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|j[6]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|j[6]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|maxp:maxpooling|j[6]~_Duplicate_1                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_wr[0]                                                                                                           ; AY               ;                       ;
; TOP:neiroset|maxp:maxpooling|j[6]~_Duplicate_1                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|j[6]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|j[7]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_read[0]                                                                                                         ; AY               ;                       ;
; TOP:neiroset|maxp:maxpooling|j[7]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|j[7]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|j[7]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|maxp:maxpooling|j[7]~_Duplicate_1                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_wr[0]                                                                                                           ; AY               ;                       ;
; TOP:neiroset|maxp:maxpooling|j[7]~_Duplicate_1                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|j[7]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|j[8]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_read[0]                                                                                                         ; AY               ;                       ;
; TOP:neiroset|maxp:maxpooling|j[8]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|j[8]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|j[8]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|maxp:maxpooling|j[8]~_Duplicate_1                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_wr[0]                                                                                                           ; AY               ;                       ;
; TOP:neiroset|maxp:maxpooling|j[8]~_Duplicate_1                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|j[8]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|j[9]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_read[0]                                                                                                         ; AY               ;                       ;
; TOP:neiroset|maxp:maxpooling|j[9]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|j[9]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; TOP:neiroset|maxp:maxpooling|j[9]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|maxp:maxpooling|j[9]~_Duplicate_1                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|i_wr[0]                                                                                                           ; AY               ;                       ;
; TOP:neiroset|maxp:maxpooling|j[9]~_Duplicate_1                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|maxp:maxpooling|j[9]~_Duplicate_2                                                                                                 ; Q                ;                       ;
; TOP:neiroset|num[0]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|Mult2~8                                                                                                                           ; AX               ;                       ;
; TOP:neiroset|num[0]                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|num[0]~_Duplicate_1                                                                                                               ; Q                ;                       ;
; TOP:neiroset|num[0]~_Duplicate_1                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|conv_TOP:conv|Mult0~8                                                                                                             ; AX               ;                       ;
; TOP:neiroset|num[0]~_Duplicate_1                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|num[0]~_Duplicate_2                                                                                                               ; Q                ;                       ;
; TOP:neiroset|num[0]~_Duplicate_2                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|conv_TOP:conv|read_addressw[0]                                                                                                    ; AX               ;                       ;
; TOP:neiroset|num[0]~_Duplicate_2                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|num[0]~_Duplicate_3                                                                                                               ; Q                ;                       ;
; TOP:neiroset|num[1]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|Mult2~8                                                                                                                           ; AX               ;                       ;
; TOP:neiroset|num[1]                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|num[1]~_Duplicate_1                                                                                                               ; Q                ;                       ;
; TOP:neiroset|num[1]~_Duplicate_1                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|conv_TOP:conv|Mult0~8                                                                                                             ; AX               ;                       ;
; TOP:neiroset|num[1]~_Duplicate_1                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|num[1]~_Duplicate_2                                                                                                               ; Q                ;                       ;
; TOP:neiroset|num[1]~_Duplicate_2                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|conv_TOP:conv|read_addressw[0]                                                                                                    ; AX               ;                       ;
; TOP:neiroset|num[1]~_Duplicate_2                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|num[1]~_Duplicate_3                                                                                                               ; Q                ;                       ;
; TOP:neiroset|num_maxp[0]                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|Mult6~8                                                                                                                           ; AX               ;                       ;
; TOP:neiroset|num_maxp[0]                                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|num_maxp[0]~_Duplicate_1                                                                                                          ; Q                ;                       ;
; TOP:neiroset|num_maxp[0]~_Duplicate_1                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|Mult4~8                                                                                                                           ; AY               ;                       ;
; TOP:neiroset|num_maxp[0]~_Duplicate_1                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|num_maxp[0]~_Duplicate_2                                                                                                          ; Q                ;                       ;
; TOP:neiroset|num_maxp[1]                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|Mult6~8                                                                                                                           ; AX               ;                       ;
; TOP:neiroset|num_maxp[1]                                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|num_maxp[1]~_Duplicate_1                                                                                                          ; Q                ;                       ;
; TOP:neiroset|num_maxp[1]~SCLR_LUT                                                                                                    ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                ;                  ;                       ;
; TOP:neiroset|num_maxp[1]~_Duplicate_1                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|Mult4~8                                                                                                                           ; AY               ;                       ;
; TOP:neiroset|num_maxp[1]~_Duplicate_1                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|num_maxp[1]~_Duplicate_2                                                                                                          ; Q                ;                       ;
; TOP:neiroset|slvl[0]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|Mult3~mac                                                                                                                         ; AX               ;                       ;
; TOP:neiroset|slvl[0]                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|slvl[0]~_Duplicate_1                                                                                                              ; Q                ;                       ;
; TOP:neiroset|slvl[0]~_Duplicate_1                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|Mult0~mac                                                                                                                         ; AX               ;                       ;
; TOP:neiroset|slvl[0]~_Duplicate_1                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|slvl[0]~_Duplicate_2                                                                                                              ; Q                ;                       ;
; TOP:neiroset|slvl[0]~_Duplicate_2                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|conv_TOP:conv|Mult2~8                                                                                                             ; AX               ;                       ;
; TOP:neiroset|slvl[0]~_Duplicate_2                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|slvl[0]~_Duplicate_3                                                                                                              ; Q                ;                       ;
; TOP:neiroset|slvl[1]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|Mult3~mac                                                                                                                         ; AX               ;                       ;
; TOP:neiroset|slvl[1]                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|slvl[1]~_Duplicate_1                                                                                                              ; Q                ;                       ;
; TOP:neiroset|slvl[1]~_Duplicate_1                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|Mult0~mac                                                                                                                         ; AX               ;                       ;
; TOP:neiroset|slvl[1]~_Duplicate_1                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|slvl[1]~_Duplicate_2                                                                                                              ; Q                ;                       ;
; TOP:neiroset|slvl[1]~_Duplicate_2                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|conv_TOP:conv|Mult2~8                                                                                                             ; AX               ;                       ;
; TOP:neiroset|slvl[1]~_Duplicate_2                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TOP:neiroset|slvl[1]~_Duplicate_3                                                                                                              ; Q                ;                       ;
; RESULT_2[2]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RESULT_2[2]~DUPLICATE                                                                                                                          ;                  ;                       ;
; RESULT_2[3]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RESULT_2[3]~DUPLICATE                                                                                                                          ;                  ;                       ;
; TOP:neiroset|conv_TOP:conv|buff0[1][8]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP:neiroset|conv_TOP:conv|buff0[1][8]~DUPLICATE                                                                                               ;                  ;                       ;
; TOP:neiroset|conv_TOP:conv|buff0[1][10]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP:neiroset|conv_TOP:conv|buff0[1][10]~DUPLICATE                                                                                              ;                  ;                       ;
; TOP:neiroset|conv_TOP:conv|buff0[2][2]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP:neiroset|conv_TOP:conv|buff0[2][2]~DUPLICATE                                                                                               ;                  ;                       ;
; TOP:neiroset|conv_TOP:conv|buff2[2][2]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP:neiroset|conv_TOP:conv|buff2[2][2]~DUPLICATE                                                                                               ;                  ;                       ;
; TOP:neiroset|conv_TOP:conv|i[1]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP:neiroset|conv_TOP:conv|i[1]~DUPLICATE                                                                                                      ;                  ;                       ;
; TOP:neiroset|conv_TOP:conv|i[4]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP:neiroset|conv_TOP:conv|i[4]~DUPLICATE                                                                                                      ;                  ;                       ;
; TOP:neiroset|conv_TOP:conv|i[7]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP:neiroset|conv_TOP:conv|i[7]~DUPLICATE                                                                                                      ;                  ;                       ;
; TOP:neiroset|conv_TOP:conv|i[9]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP:neiroset|conv_TOP:conv|i[9]~DUPLICATE                                                                                                      ;                  ;                       ;
; TOP:neiroset|conv_TOP:conv|marker[2]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP:neiroset|conv_TOP:conv|marker[2]~DUPLICATE                                                                                                 ;                  ;                       ;
; TOP:neiroset|conv_TOP:conv|marker[3]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP:neiroset|conv_TOP:conv|marker[3]~DUPLICATE                                                                                                 ;                  ;                       ;
; TOP:neiroset|dense:dense|marker[0]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP:neiroset|dense:dense|marker[0]~DUPLICATE                                                                                                   ;                  ;                       ;
; TOP:neiroset|dense:dense|marker[1]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP:neiroset|dense:dense|marker[1]~DUPLICATE                                                                                                   ;                  ;                       ;
; TOP:neiroset|dense:dense|marker[2]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP:neiroset|dense:dense|marker[2]~DUPLICATE                                                                                                   ;                  ;                       ;
; TOP:neiroset|dense:dense|marker[3]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP:neiroset|dense:dense|marker[3]~DUPLICATE                                                                                                   ;                  ;                       ;
; TOP:neiroset|maxp:maxpooling|buff[4]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP:neiroset|maxp:maxpooling|buff[4]~DUPLICATE                                                                                                 ;                  ;                       ;
; TOP:neiroset|num[0]~_Duplicate_3                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP:neiroset|num[0]~_Duplicate_3DUPLICATE                                                                                                      ;                  ;                       ;
; TOP:neiroset|num[1]~_Duplicate_3                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP:neiroset|num[1]~_Duplicate_3DUPLICATE                                                                                                      ;                  ;                       ;
; TOP:neiroset|result:result|marker[0]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP:neiroset|result:result|marker[0]~DUPLICATE                                                                                                 ;                  ;                       ;
; TOP:neiroset|result:result|marker[1]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP:neiroset|result:result|marker[1]~DUPLICATE                                                                                                 ;                  ;                       ;
; TOP:neiroset|result:result|marker[3]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP:neiroset|result:result|marker[3]~DUPLICATE                                                                                                 ;                  ;                       ;
; cam_wrp:cam_wrp_0|addr_sdram[2]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|addr_sdram[2]~DUPLICATE                                                                                                      ;                  ;                       ;
; cam_wrp:cam_wrp_0|addr_sdram[4]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|addr_sdram[4]~DUPLICATE                                                                                                      ;                  ;                       ;
; cam_wrp:cam_wrp_0|addr_sdram[5]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|addr_sdram[5]~DUPLICATE                                                                                                      ;                  ;                       ;
; cam_wrp:cam_wrp_0|addr_sdram[6]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|addr_sdram[6]~DUPLICATE                                                                                                      ;                  ;                       ;
; cam_wrp:cam_wrp_0|addr_sdram[8]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|addr_sdram[8]~DUPLICATE                                                                                                      ;                  ;                       ;
; cam_wrp:cam_wrp_0|addr_sdram[9]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|addr_sdram[9]~DUPLICATE                                                                                                      ;                  ;                       ;
; cam_wrp:cam_wrp_0|addr_sdram[14]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|addr_sdram[14]~DUPLICATE                                                                                                     ;                  ;                       ;
; cam_wrp:cam_wrp_0|addr_sdram[16]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|addr_sdram[16]~DUPLICATE                                                                                                     ;                  ;                       ;
; cam_wrp:cam_wrp_0|addr_sdram[17]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|addr_sdram[17]~DUPLICATE                                                                                                     ;                  ;                       ;
; cam_wrp:cam_wrp_0|addr_sdram[19]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|addr_sdram[19]~DUPLICATE                                                                                                     ;                  ;                       ;
; cam_wrp:cam_wrp_0|addr_sdram[21]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|addr_sdram[21]~DUPLICATE                                                                                                     ;                  ;                       ;
; cam_wrp:cam_wrp_0|addr_sdram[23]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|addr_sdram[23]~DUPLICATE                                                                                                     ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter8a1  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter8a1~DUPLICATE  ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter8a2  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter8a2~DUPLICATE  ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter8a4  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter8a4~DUPLICATE  ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter8a7  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter8a7~DUPLICATE  ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter8a8  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter8a8~DUPLICATE  ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter8a10 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter8a10~DUPLICATE ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter8a12 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter8a12~DUPLICATE ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|parity9     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|parity9~DUPLICATE     ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter5a0  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter5a0~DUPLICATE  ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter5a2  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter5a2~DUPLICATE  ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter5a3  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter5a3~DUPLICATE  ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter5a4  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter5a4~DUPLICATE  ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter5a10 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter5a10~DUPLICATE ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_qv6:rdptr_g1p|parity6     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_qv6:rdptr_g1p|parity6~DUPLICATE     ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|delayed_wrptr_g[2]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|delayed_wrptr_g[2]~DUPLICATE                      ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|delayed_wrptr_g[4]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|delayed_wrptr_g[4]~DUPLICATE                      ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|delayed_wrptr_g[5]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|delayed_wrptr_g[5]~DUPLICATE                      ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|delayed_wrptr_g[7]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|delayed_wrptr_g[7]~DUPLICATE                      ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|delayed_wrptr_g[8]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|delayed_wrptr_g[8]~DUPLICATE                      ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|delayed_wrptr_g[10]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|delayed_wrptr_g[10]~DUPLICATE                     ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|rdptr_g[4]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|rdptr_g[4]~DUPLICATE                              ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|rdptr_g[5]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|rdptr_g[5]~DUPLICATE                              ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|rdptr_g[8]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|rdptr_g[8]~DUPLICATE                              ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[1]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[1]~DUPLICATE                              ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[2]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[2]~DUPLICATE                              ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[4]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[4]~DUPLICATE                              ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[5]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[5]~DUPLICATE                              ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[6]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[6]~DUPLICATE                              ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[7]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[7]~DUPLICATE                              ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[8]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[8]~DUPLICATE                              ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[9]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[9]~DUPLICATE                              ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[10]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[10]~DUPLICATE                             ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[11]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[11]~DUPLICATE                             ;                  ;                       ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[12]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[12]~DUPLICATE                             ;                  ;                       ;
; cam_wrp:cam_wrp_0|sh_write[6]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cam_wrp:cam_wrp_0|sh_write[6]~DUPLICATE                                                                                                        ;                  ;                       ;
; camera_configure:camera_configure_0|OV7670_config:config_1|FSM_state.FSM_SEND_CMD                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|OV7670_config:config_1|FSM_state.FSM_SEND_CMD~DUPLICATE                                                    ;                  ;                       ;
; camera_configure:camera_configure_0|OV7670_config:config_1|rom_addr[3]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|OV7670_config:config_1|rom_addr[3]~DUPLICATE                                                               ;                  ;                       ;
; camera_configure:camera_configure_0|OV7670_config:config_1|rom_addr[5]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|OV7670_config:config_1|rom_addr[5]~DUPLICATE                                                               ;                  ;                       ;
; camera_configure:camera_configure_0|OV7670_config:config_1|timer[12]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|OV7670_config:config_1|timer[12]~DUPLICATE                                                                 ;                  ;                       ;
; camera_configure:camera_configure_0|OV7670_config:config_1|timer[14]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|OV7670_config:config_1|timer[14]~DUPLICATE                                                                 ;                  ;                       ;
; camera_configure:camera_configure_0|OV7670_config:config_1|timer[15]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|OV7670_config:config_1|timer[15]~DUPLICATE                                                                 ;                  ;                       ;
; camera_configure:camera_configure_0|OV7670_config:config_1|timer[16]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|OV7670_config:config_1|timer[16]~DUPLICATE                                                                 ;                  ;                       ;
; camera_configure:camera_configure_0|OV7670_config:config_1|timer[25]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|OV7670_config:config_1|timer[25]~DUPLICATE                                                                 ;                  ;                       ;
; camera_configure:camera_configure_0|OV7670_config:config_1|timer[26]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|OV7670_config:config_1|timer[26]~DUPLICATE                                                                 ;                  ;                       ;
; camera_configure:camera_configure_0|OV7670_config:config_1|timer[30]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|OV7670_config:config_1|timer[30]~DUPLICATE                                                                 ;                  ;                       ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|FSM_state.0000                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|SCCB_interface:SCCB1|FSM_state.0000~DUPLICATE                                                              ;                  ;                       ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|FSM_state.FSM_END_SIGNAL_3                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|SCCB_interface:SCCB1|FSM_state.FSM_END_SIGNAL_3~DUPLICATE                                                  ;                  ;                       ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|FSM_state.FSM_END_SIGNAL_4                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|SCCB_interface:SCCB1|FSM_state.FSM_END_SIGNAL_4~DUPLICATE                                                  ;                  ;                       ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|FSM_state.FSM_LOAD_BYTE                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|SCCB_interface:SCCB1|FSM_state.FSM_LOAD_BYTE~DUPLICATE                                                     ;                  ;                       ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|FSM_state.FSM_START_SIGNAL                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|SCCB_interface:SCCB1|FSM_state.FSM_START_SIGNAL~DUPLICATE                                                  ;                  ;                       ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|FSM_state.FSM_TIMER                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|SCCB_interface:SCCB1|FSM_state.FSM_TIMER~DUPLICATE                                                         ;                  ;                       ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|FSM_state.FSM_TX_BYTE_3                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|SCCB_interface:SCCB1|FSM_state.FSM_TX_BYTE_3~DUPLICATE                                                     ;                  ;                       ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|SIOD_oe                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|SCCB_interface:SCCB1|SIOD_oe~DUPLICATE                                                                     ;                  ;                       ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|byte_index[1]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|SCCB_interface:SCCB1|byte_index[1]~DUPLICATE                                                               ;                  ;                       ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|timer[0]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|SCCB_interface:SCCB1|timer[0]~DUPLICATE                                                                    ;                  ;                       ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|timer[2]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|SCCB_interface:SCCB1|timer[2]~DUPLICATE                                                                    ;                  ;                       ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|timer[3]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|SCCB_interface:SCCB1|timer[3]~DUPLICATE                                                                    ;                  ;                       ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|timer[5]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|SCCB_interface:SCCB1|timer[5]~DUPLICATE                                                                    ;                  ;                       ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|timer[7]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|SCCB_interface:SCCB1|timer[7]~DUPLICATE                                                                    ;                  ;                       ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|timer[8]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|SCCB_interface:SCCB1|timer[8]~DUPLICATE                                                                    ;                  ;                       ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|timer[9]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|SCCB_interface:SCCB1|timer[9]~DUPLICATE                                                                    ;                  ;                       ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|timer[10]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|SCCB_interface:SCCB1|timer[10]~DUPLICATE                                                                   ;                  ;                       ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|timer[11]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|SCCB_interface:SCCB1|timer[11]~DUPLICATE                                                                   ;                  ;                       ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|timer[14]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|SCCB_interface:SCCB1|timer[14]~DUPLICATE                                                                   ;                  ;                       ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|timer[23]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; camera_configure:camera_configure_0|SCCB_interface:SCCB1|timer[23]~DUPLICATE                                                                   ;                  ;                       ;
; hellosoc_top:TFT|fifo_big:fifo_tft|dcfifo:dcfifo_component|dcfifo_45s1:auto_generated|delayed_wrptr_g[3]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hellosoc_top:TFT|fifo_big:fifo_tft|dcfifo:dcfifo_component|dcfifo_45s1:auto_generated|delayed_wrptr_g[3]~DUPLICATE                             ;                  ;                       ;
; hellosoc_top:TFT|fifo_big:fifo_tft|dcfifo:dcfifo_component|dcfifo_45s1:auto_generated|delayed_wrptr_g[5]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hellosoc_top:TFT|fifo_big:fifo_tft|dcfifo:dcfifo_component|dcfifo_45s1:auto_generated|delayed_wrptr_g[5]~DUPLICATE                             ;                  ;                       ;
; hellosoc_top:TFT|fifo_big:fifo_tft|dcfifo:dcfifo_component|dcfifo_45s1:auto_generated|delayed_wrptr_g[6]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hellosoc_top:TFT|fifo_big:fifo_tft|dcfifo:dcfifo_component|dcfifo_45s1:auto_generated|delayed_wrptr_g[6]~DUPLICATE                             ;                  ;                       ;
; hellosoc_top:TFT|fifo_big:fifo_tft|dcfifo:dcfifo_component|dcfifo_45s1:auto_generated|delayed_wrptr_g[7]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hellosoc_top:TFT|fifo_big:fifo_tft|dcfifo:dcfifo_component|dcfifo_45s1:auto_generated|delayed_wrptr_g[7]~DUPLICATE                             ;                  ;                       ;
; hellosoc_top:TFT|tft_ili9341:tft|initSeqCounter[0]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hellosoc_top:TFT|tft_ili9341:tft|initSeqCounter[0]~DUPLICATE                                                                                   ;                  ;                       ;
; hellosoc_top:TFT|tft_ili9341:tft|initSeqCounter[2]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hellosoc_top:TFT|tft_ili9341:tft|initSeqCounter[2]~DUPLICATE                                                                                   ;                  ;                       ;
; hellosoc_top:TFT|tft_ili9341:tft|remainingDelayTicks[0]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hellosoc_top:TFT|tft_ili9341:tft|remainingDelayTicks[0]~DUPLICATE                                                                              ;                  ;                       ;
; hellosoc_top:TFT|tft_ili9341:tft|remainingDelayTicks[8]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hellosoc_top:TFT|tft_ili9341:tft|remainingDelayTicks[8]~DUPLICATE                                                                              ;                  ;                       ;
; hellosoc_top:TFT|tft_ili9341:tft|remainingDelayTicks[12]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hellosoc_top:TFT|tft_ili9341:tft|remainingDelayTicks[12]~DUPLICATE                                                                             ;                  ;                       ;
; hellosoc_top:TFT|tft_ili9341:tft|remainingDelayTicks[13]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hellosoc_top:TFT|tft_ili9341:tft|remainingDelayTicks[13]~DUPLICATE                                                                             ;                  ;                       ;
; hellosoc_top:TFT|tft_ili9341:tft|remainingDelayTicks[17]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hellosoc_top:TFT|tft_ili9341:tft|remainingDelayTicks[17]~DUPLICATE                                                                             ;                  ;                       ;
; hellosoc_top:TFT|tft_ili9341:tft|state.HOLD_RESET                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hellosoc_top:TFT|tft_ili9341:tft|state.HOLD_RESET~DUPLICATE                                                                                    ;                  ;                       ;
; hellosoc_top:TFT|tft_ili9341:tft|state.SEND_INIT_SEQ                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hellosoc_top:TFT|tft_ili9341:tft|state.SEND_INIT_SEQ~DUPLICATE                                                                                 ;                  ;                       ;
; hellosoc_top:TFT|tft_ili9341:tft|state.WAIT_FOR_POWERUP                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hellosoc_top:TFT|tft_ili9341:tft|state.WAIT_FOR_POWERUP~DUPLICATE                                                                              ;                  ;                       ;
; hellosoc_top:TFT|tft_ili9341:tft|tft_ili9341_spi:spi|counter[0]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hellosoc_top:TFT|tft_ili9341:tft|tft_ili9341_spi:spi|counter[0]~DUPLICATE                                                                      ;                  ;                       ;
; pre_v2:grayscale|sr_data_0_0[8]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_0_0[8]~DUPLICATE                                                                                                      ;                  ;                       ;
; pre_v2:grayscale|sr_data_0_0[10]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_0_0[10]~DUPLICATE                                                                                                     ;                  ;                       ;
; pre_v2:grayscale|sr_data_0_0[11]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_0_0[11]~DUPLICATE                                                                                                     ;                  ;                       ;
; pre_v2:grayscale|sr_data_1_0[16]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_1_0[16]~DUPLICATE                                                                                                     ;                  ;                       ;
; pre_v2:grayscale|sr_data_2_0[14]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_2_0[14]~DUPLICATE                                                                                                     ;                  ;                       ;
; pre_v2:grayscale|sr_data_2_0[16]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_2_0[16]~DUPLICATE                                                                                                     ;                  ;                       ;
; pre_v2:grayscale|sr_data_3_0[14]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_3_0[14]~DUPLICATE                                                                                                     ;                  ;                       ;
; pre_v2:grayscale|sr_data_3_0[16]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_3_0[16]~DUPLICATE                                                                                                     ;                  ;                       ;
; pre_v2:grayscale|sr_data_4_0[11]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_4_0[11]~DUPLICATE                                                                                                     ;                  ;                       ;
; pre_v2:grayscale|sr_data_5_0[14]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_5_0[14]~DUPLICATE                                                                                                     ;                  ;                       ;
; pre_v2:grayscale|sr_data_6_0[16]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_6_0[16]~DUPLICATE                                                                                                     ;                  ;                       ;
; pre_v2:grayscale|sr_data_7_0[16]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_7_0[16]~DUPLICATE                                                                                                     ;                  ;                       ;
; pre_v2:grayscale|sr_data_8_0[16]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_8_0[16]~DUPLICATE                                                                                                     ;                  ;                       ;
; pre_v2:grayscale|sr_data_9_0[16]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_9_0[16]~DUPLICATE                                                                                                     ;                  ;                       ;
; pre_v2:grayscale|sr_data_10_0[6]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_10_0[6]~DUPLICATE                                                                                                     ;                  ;                       ;
; pre_v2:grayscale|sr_data_10_0[16]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_10_0[16]~DUPLICATE                                                                                                    ;                  ;                       ;
; pre_v2:grayscale|sr_data_12_0[9]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_12_0[9]~DUPLICATE                                                                                                     ;                  ;                       ;
; pre_v2:grayscale|sr_data_12_0[10]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_12_0[10]~DUPLICATE                                                                                                    ;                  ;                       ;
; pre_v2:grayscale|sr_data_12_0[16]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_12_0[16]~DUPLICATE                                                                                                    ;                  ;                       ;
; pre_v2:grayscale|sr_data_13_0[11]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_13_0[11]~DUPLICATE                                                                                                    ;                  ;                       ;
; pre_v2:grayscale|sr_data_13_0[12]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_13_0[12]~DUPLICATE                                                                                                    ;                  ;                       ;
; pre_v2:grayscale|sr_data_13_0[13]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_13_0[13]~DUPLICATE                                                                                                    ;                  ;                       ;
; pre_v2:grayscale|sr_data_14_0[13]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_14_0[13]~DUPLICATE                                                                                                    ;                  ;                       ;
; pre_v2:grayscale|sr_data_15_0[16]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_15_0[16]~DUPLICATE                                                                                                    ;                  ;                       ;
; pre_v2:grayscale|sr_data_16_0[13]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_16_0[13]~DUPLICATE                                                                                                    ;                  ;                       ;
; pre_v2:grayscale|sr_data_16_0[14]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_16_0[14]~DUPLICATE                                                                                                    ;                  ;                       ;
; pre_v2:grayscale|sr_data_17_0[11]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_17_0[11]~DUPLICATE                                                                                                    ;                  ;                       ;
; pre_v2:grayscale|sr_data_18_0[16]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_18_0[16]~DUPLICATE                                                                                                    ;                  ;                       ;
; pre_v2:grayscale|sr_data_20_0[16]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_20_0[16]~DUPLICATE                                                                                                    ;                  ;                       ;
; pre_v2:grayscale|sr_data_21_0[15]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_21_0[15]~DUPLICATE                                                                                                    ;                  ;                       ;
; pre_v2:grayscale|sr_data_22_0[7]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_22_0[7]~DUPLICATE                                                                                                     ;                  ;                       ;
; pre_v2:grayscale|sr_data_22_0[16]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_22_0[16]~DUPLICATE                                                                                                    ;                  ;                       ;
; pre_v2:grayscale|sr_data_23_0[6]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_23_0[6]~DUPLICATE                                                                                                     ;                  ;                       ;
; pre_v2:grayscale|sr_data_23_0[16]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_23_0[16]~DUPLICATE                                                                                                    ;                  ;                       ;
; pre_v2:grayscale|sr_data_24_0[8]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_24_0[8]~DUPLICATE                                                                                                     ;                  ;                       ;
; pre_v2:grayscale|sr_data_24_0[11]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_24_0[11]~DUPLICATE                                                                                                    ;                  ;                       ;
; pre_v2:grayscale|sr_data_25_0[10]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_25_0[10]~DUPLICATE                                                                                                    ;                  ;                       ;
; pre_v2:grayscale|sr_data_25_0[15]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_25_0[15]~DUPLICATE                                                                                                    ;                  ;                       ;
; pre_v2:grayscale|sr_data_25_0[16]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_25_0[16]~DUPLICATE                                                                                                    ;                  ;                       ;
; pre_v2:grayscale|sr_data_26_0[16]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pre_v2:grayscale|sr_data_26_0[16]~DUPLICATE                                                                                                    ;                  ;                       ;
; strt[0]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; strt[0]~DUPLICATE                                                                                                                              ;                  ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; RxD        ; PIN_AD21      ; QSF Assignment ;
; Location ;                ;              ; TxD        ; PIN_AC22      ; QSF Assignment ;
; Location ;                ;              ; hsync      ; PIN_AG20      ; QSF Assignment ;
; Location ;                ;              ; vsync      ; PIN_AJ21      ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 7171 ) ; 0.00 % ( 0 / 7171 )        ; 0.00 % ( 0 / 7171 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 7171 ) ; 0.00 % ( 0 / 7171 )        ; 0.00 % ( 0 / 7171 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 7147 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 24 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/nastya/tensorflow_env/my_tensorflow/SAS_lr2/Verilog-Generator-of-Neural-Net-Digit-Detector-for-FPGA-master/verilog/imp/output_files/cam_proj_DE1_SoC.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,657 / 32,070        ; 8 %   ;
; ALMs needed [=A-B+C]                                        ; 2,657                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,936 / 32,070        ; 9 %   ;
;         [a] ALMs used for LUT logic and registers           ; 794                   ;       ;
;         [b] ALMs used for LUT logic                         ; 1,769                 ;       ;
;         [c] ALMs used for registers                         ; 373                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 301 / 32,070          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 22 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 22                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 390 / 3,207           ; 12 %  ;
;     -- Logic LABs                                           ; 390                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 4,403                 ;       ;
;     -- 7 input functions                                    ; 21                    ;       ;
;     -- 6 input functions                                    ; 811                   ;       ;
;     -- 5 input functions                                    ; 517                   ;       ;
;     -- 4 input functions                                    ; 789                   ;       ;
;     -- <=3 input functions                                  ; 2,265                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 315                   ;       ;
; Dedicated logic registers                                   ; 2,498                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,333 / 64,140        ; 4 %   ;
;         -- Secondary logic registers                        ; 165 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,343                 ;       ;
;         -- Routing optimization registers                   ; 155                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 87 / 457              ; 19 %  ;
;     -- Clock pins                                           ; 3 / 8                 ; 38 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; Global signals                                              ; 9                     ;       ;
; M10K blocks                                                 ; 54 / 397              ; 14 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 363,183 / 4,065,280   ; 9 %   ;
; Total block memory implementation bits                      ; 552,960 / 4,065,280   ; 14 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 33 / 87               ; 38 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 2 / 6                 ; 33 %  ;
; Global clocks                                               ; 7 / 16                ; 44 %  ;
; Quadrant clocks                                             ; 0 / 66                ; 0 %   ;
; Horizontal periphery clocks                                 ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 4.4% / 4.5% / 4.1%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 36.5% / 37.4% / 33.9% ;       ;
; Maximum fan-out                                             ; 1229                  ;       ;
; Highest non-global fan-out                                  ; 666                   ;       ;
; Total fan-out                                               ; 27989                 ;       ;
; Average fan-out                                             ; 3.73                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2657 / 32070 ( 8 % )  ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2657                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2936 / 32070 ( 9 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 794                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1769                  ; 0                              ;
;         [c] ALMs used for registers                         ; 373                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 301 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 22 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 22                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 390 / 3207 ( 12 % )   ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 390                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 4403                  ; 0                              ;
;     -- 7 input functions                                    ; 21                    ; 0                              ;
;     -- 6 input functions                                    ; 811                   ; 0                              ;
;     -- 5 input functions                                    ; 517                   ; 0                              ;
;     -- 4 input functions                                    ; 789                   ; 0                              ;
;     -- <=3 input functions                                  ; 2265                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 315                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 2333 / 64140 ( 4 % )  ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 165 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 2343                  ; 0                              ;
;         -- Routing optimization registers                   ; 155                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 83                    ; 4                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 363183                ; 0                              ;
; Total block memory implementation bits                      ; 552960                ; 0                              ;
; M10K block                                                  ; 54 / 397 ( 13 % )     ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 33 / 87 ( 37 % )      ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 6 / 116 ( 5 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 2 / 6 ( 33 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 4 / 54 ( 7 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 2 / 6 ( 33 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 2 / 6 ( 33 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 2603                  ; 0                              ;
;     -- Registered Input Connections                         ; 2515                  ; 0                              ;
;     -- Output Connections                                   ; 16                    ; 2587                           ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 29315                 ; 2687                           ;
;     -- Registered Connections                               ; 12456                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 32                    ; 2587                           ;
;     -- hard_block:auto_generated_inst                       ; 2587                  ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 15                    ; 2                              ;
;     -- Output Ports                                         ; 56                    ; 8                              ;
;     -- Bidir Ports                                          ; 16                    ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; HREF_cam      ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; PCLK_cam      ; AK27  ; 4A       ; 80           ; 0            ; 51           ; 96                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; VSYNC_cam     ; AH27  ; 4A       ; 84           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; clk50         ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 1233                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; data_cam[0]   ; AB21  ; 4A       ; 88           ; 0            ; 18           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; data_cam[1]   ; AE23  ; 4A       ; 78           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; data_cam[2]   ; AD24  ; 4A       ; 88           ; 0            ; 35           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; data_cam[3]   ; AC23  ; 4A       ; 86           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; data_cam[4]   ; AE24  ; 4A       ; 88           ; 0            ; 52           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; data_cam[5]   ; AF25  ; 4A       ; 86           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; data_cam[6]   ; AF26  ; 4A       ; 86           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; data_cam[7]   ; AG25  ; 4A       ; 78           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; rst           ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 1001                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; start_gray_kn ; AF20  ; 4A       ; 70           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; tft_sdo       ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Cke         ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[0]      ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[1]      ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[2]      ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[3]      ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[4]      ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[5]      ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[6]      ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[7]      ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; XCLK_cam    ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; b[0]        ; AG17  ; 4A       ; 50           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; b[1]        ; Y16   ; 3B       ; 40           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; b[2]        ; AH20  ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; b[3]        ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; b[4]        ; AG21  ; 4A       ; 54           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ba[0]       ; AF13  ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ba[1]       ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; cas_n       ; AF11  ; 3B       ; 18           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; cs_n        ; AG11  ; 3B       ; 18           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dqm[0]      ; AB13  ; 3B       ; 20           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dqm[1]      ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; g[0]        ; AH3   ; 3A       ; 16           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; g[1]        ; AA16  ; 4A       ; 56           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; g[2]        ; W15   ; 3B       ; 40           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; g[3]        ; AF16  ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; g[4]        ; AK16  ; 4A       ; 54           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; g[5]        ; AE19  ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; on_off_cam  ; AG26  ; 4A       ; 84           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; r[0]        ; AA15  ; 3B       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; r[1]        ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; r[2]        ; AF18  ; 4A       ; 50           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; r[3]        ; AE17  ; 4A       ; 50           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; r[4]        ; AF21  ; 4A       ; 70           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ras_n       ; AE13  ; 3B       ; 22           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; res_cam     ; AH24  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sd_addr[0]  ; AK14  ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sd_addr[10] ; AG12  ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sd_addr[11] ; AH13  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sd_addr[1]  ; AH14  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sd_addr[2]  ; AG15  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sd_addr[3]  ; AE14  ; 3B       ; 24           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sd_addr[4]  ; AB15  ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sd_addr[5]  ; AC14  ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sd_addr[6]  ; AD14  ; 3B       ; 24           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sd_addr[7]  ; AF15  ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sd_addr[8]  ; AH15  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sd_addr[9]  ; AG13  ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_clk   ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sioc        ; Y18   ; 4A       ; 72           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; siod        ; Y17   ; 4A       ; 68           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; tft_cs      ; AE16  ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; tft_dc      ; AH17  ; 4A       ; 56           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; tft_reset   ; AG16  ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; tft_sck     ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; tft_sdi     ; AH18  ; 4A       ; 56           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; we_n        ; AA13  ; 3B       ; 20           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+--------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+--------------------------------------------+
; sd_data[0]  ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_controller:SDRAM|Equal1~1 (inverted) ;
; sd_data[10] ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_controller:SDRAM|Equal1~1 (inverted) ;
; sd_data[11] ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_controller:SDRAM|Equal1~1 (inverted) ;
; sd_data[12] ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_controller:SDRAM|Equal1~1 (inverted) ;
; sd_data[13] ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_controller:SDRAM|Equal1~1 (inverted) ;
; sd_data[14] ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_controller:SDRAM|Equal1~1 (inverted) ;
; sd_data[15] ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_controller:SDRAM|Equal1~1 (inverted) ;
; sd_data[1]  ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_controller:SDRAM|Equal1~1 (inverted) ;
; sd_data[2]  ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_controller:SDRAM|Equal1~1 (inverted) ;
; sd_data[3]  ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_controller:SDRAM|Equal1~1 (inverted) ;
; sd_data[4]  ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_controller:SDRAM|Equal1~1 (inverted) ;
; sd_data[5]  ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_controller:SDRAM|Equal1~1 (inverted) ;
; sd_data[6]  ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_controller:SDRAM|Equal1~1 (inverted) ;
; sd_data[7]  ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_controller:SDRAM|Equal1~1 (inverted) ;
; sd_data[8]  ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_controller:SDRAM|Equal1~1 (inverted) ;
; sd_data[9]  ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_controller:SDRAM|Equal1~1 (inverted) ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+--------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 1 / 32 ( 3 % )   ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 44 / 48 ( 92 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 40 / 80 ( 50 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 1 / 32 ( 3 % )   ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 1.2V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 1.2V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 3.3V          ; --           ; 3.3V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 3.3V          ; --           ; 3.3V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 3.3V          ; --           ; 3.3V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 1 / 80 ( 1 % )   ; 3.3V          ; --           ; 3.3V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; r[1]                            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; we_n                            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; rst                             ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; r[0]                            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; g[1]                            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; dqm[0]                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; sd_addr[4]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; data_cam[0]                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; sd_addr[5]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; data_cam[3]                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; sd_addr[6]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; data_cam[2]                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; ras_n                           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; sd_addr[3]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; tft_cs                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; r[3]                            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; g[5]                            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; data_cam[1]                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; data_cam[4]                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; cas_n                           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; ba[0]                           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; clk50                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; sd_addr[7]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; g[3]                            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; r[2]                            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; start_gray_kn                   ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; r[4]                            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; data_cam[5]                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; data_cam[6]                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; sd_data[5]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; cs_n                            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; sd_addr[10]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; sd_addr[9]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; sd_addr[2]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; tft_reset                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; b[0]                            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; b[4]                            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; data_cam[7]                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; on_off_cam                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; g[0]                            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; sd_data[13]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; sd_data[12]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; sd_data[11]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; sd_data[8]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; sdram_clk                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; sd_addr[11]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; sd_addr[1]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; sd_addr[8]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; tft_dc                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; tft_sdi                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; b[2]                            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; res_cam                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; VSYNC_cam                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; sd_data[15]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; sd_data[14]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; sd_data[1]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; sd_data[10]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; sd_data[9]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; sd_data[7]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; ba[1]                           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; b[3]                            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; tft_sck                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; tft_sdo                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; XCLK_cam                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; HREF_cam                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; sd_data[0]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; sd_data[2]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; sd_data[3]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; sd_data[4]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; sd_data[6]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; dqm[1]                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; Cke                             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; sd_addr[0]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; g[4]                            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; PCLK_cam                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LED[0]                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LED[2]                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LED[3]                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; g[2]                            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; LED[1]                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LED[4]                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LED[5]                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LED[7]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; b[1]                            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; siod                            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; Y18      ; 178        ; 4A             ; sioc                            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; Y19      ; 202        ; 4A             ; LED[6]                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                         ;                            ;
+-------------------------------------------------------------------------------------------------------------------------+----------------------------+
; pll:pll_for_sdram_0|altpll:altpll_component|pll_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL                       ;                            ;
;     -- PLL Type                                                                                                         ; Integer PLL                ;
;     -- PLL Location                                                                                                     ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                                          ; Global Clock               ;
;     -- PLL Bandwidth                                                                                                    ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                          ; 1200000 to 600000 Hz       ;
;     -- Reference Clock Frequency                                                                                        ; 49.9998 MHz                ;
;     -- Reference Clock Sourced by                                                                                       ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                ; 599.9976 MHz               ;
;     -- PLL Operation Mode                                                                                               ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                                ; 25.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                ; 66.666666 MHz              ;
;     -- PLL Enable                                                                                                       ; On                         ;
;     -- PLL Fractional Division                                                                                          ; N/A                        ;
;     -- M Counter                                                                                                        ; 24                         ;
;     -- N Counter                                                                                                        ; 2                          ;
;     -- PLL Refclk Select                                                                                                ;                            ;
;             -- PLL Refclk Select Location                                                                               ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                       ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                       ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                          ; N/A                        ;
;             -- CORECLKIN source                                                                                         ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                       ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                        ; N/A                        ;
;             -- RXIQCLKIN source                                                                                         ; N/A                        ;
;             -- CLKIN(0) source                                                                                          ; clk50~input                ;
;             -- CLKIN(1) source                                                                                          ; N/A                        ;
;             -- CLKIN(2) source                                                                                          ; N/A                        ;
;             -- CLKIN(3) source                                                                                          ; N/A                        ;
;     -- PLL Output Counter                                                                                               ;                            ;
;         -- pll:pll_for_sdram_0|altpll:altpll_component|pll_altpll:auto_generated|generic_pll1~PLL_OUTPUT_COUNTER        ;                            ;
;             -- Output Clock Frequency                                                                                   ; 99.9996 MHz                ;
;             -- Output Clock Location                                                                                    ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                   ; Off                        ;
;             -- Duty Cycle                                                                                               ; 50.0000                    ;
;             -- Phase Shift                                                                                              ; 0.000000 degrees           ;
;             -- C Counter                                                                                                ; 6                          ;
;             -- C Counter PH Mux PRST                                                                                    ; 0                          ;
;             -- C Counter PRST                                                                                           ; 1                          ;
;         -- pll:pll_for_sdram_0|altpll:altpll_component|pll_altpll:auto_generated|generic_pll4~PLL_OUTPUT_COUNTER        ;                            ;
;             -- Output Clock Frequency                                                                                   ; 23.999904 MHz              ;
;             -- Output Clock Location                                                                                    ; PLLOUTPUTCOUNTER_X0_Y19_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                   ; On                         ;
;             -- Duty Cycle                                                                                               ; 50.0000                    ;
;             -- Phase Shift                                                                                              ; 0.000000 degrees           ;
;             -- C Counter                                                                                                ; 25                         ;
;             -- C Counter PH Mux PRST                                                                                    ; 0                          ;
;             -- C Counter PRST                                                                                           ; 1                          ;
;         -- pll:pll_for_sdram_0|altpll:altpll_component|pll_altpll:auto_generated|generic_pll3~PLL_OUTPUT_COUNTER        ;                            ;
;             -- Output Clock Frequency                                                                                   ; 24.9999 MHz                ;
;             -- Output Clock Location                                                                                    ; PLLOUTPUTCOUNTER_X0_Y21_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                   ; Off                        ;
;             -- Duty Cycle                                                                                               ; 50.0000                    ;
;             -- Phase Shift                                                                                              ; 0.000000 degrees           ;
;             -- C Counter                                                                                                ; 24                         ;
;             -- C Counter PH Mux PRST                                                                                    ; 0                          ;
;             -- C Counter PRST                                                                                           ; 1                          ;
;                                                                                                                         ;                            ;
; pll_for_disp:pll2|altpll:altpll_component|pll_for_disp_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                         ; Integer PLL                ;
;     -- PLL Location                                                                                                     ; FRACTIONALPLL_X0_Y1_N0     ;
;     -- PLL Feedback clock type                                                                                          ; Global Clock               ;
;     -- PLL Bandwidth                                                                                                    ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                          ; 400000 to 300000 Hz        ;
;     -- Reference Clock Frequency                                                                                        ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                       ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                ; 715.0 MHz                  ;
;     -- PLL Operation Mode                                                                                               ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                                ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                ; 111.888111 MHz             ;
;     -- PLL Enable                                                                                                       ; On                         ;
;     -- PLL Fractional Division                                                                                          ; N/A                        ;
;     -- M Counter                                                                                                        ; 143                        ;
;     -- N Counter                                                                                                        ; 10                         ;
;     -- PLL Refclk Select                                                                                                ;                            ;
;             -- PLL Refclk Select Location                                                                               ; PLLREFCLKSELECT_X0_Y7_N0   ;
;             -- PLL Reference Clock Input 0 source                                                                       ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                       ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                          ; N/A                        ;
;             -- CORECLKIN source                                                                                         ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                       ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                        ; N/A                        ;
;             -- RXIQCLKIN source                                                                                         ; N/A                        ;
;             -- CLKIN(0) source                                                                                          ; clk50~input                ;
;             -- CLKIN(1) source                                                                                          ; N/A                        ;
;             -- CLKIN(2) source                                                                                          ; N/A                        ;
;             -- CLKIN(3) source                                                                                          ; N/A                        ;
;     -- PLL Output Counter                                                                                               ;                            ;
;         -- pll_for_disp:pll2|altpll:altpll_component|pll_for_disp_altpll:auto_generated|generic_pll1~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                   ; 143.0 MHz                  ;
;             -- Output Clock Location                                                                                    ; PLLOUTPUTCOUNTER_X0_Y5_N1  ;
;             -- C Counter Odd Divider Even Duty Enable                                                                   ; On                         ;
;             -- Duty Cycle                                                                                               ; 50.0000                    ;
;             -- Phase Shift                                                                                              ; 0.000000 degrees           ;
;             -- C Counter                                                                                                ; 5                          ;
;             -- C Counter PH Mux PRST                                                                                    ; 0                          ;
;             -- C Counter PRST                                                                                           ; 1                          ;
;                                                                                                                         ;                            ;
+-------------------------------------------------------------------------------------------------------------------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                       ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                         ; Entity Name         ; Library Name ;
+--------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |cam_proj_top                                    ; 2656.5 (68.9)        ; 2935.5 (75.8)                    ; 300.5 (6.9)                                       ; 21.5 (0.0)                       ; 0.0 (0.0)            ; 4403 (129)          ; 2498 (67)                 ; 0 (0)         ; 363183            ; 54    ; 33         ; 87   ; 0            ; |cam_proj_top                                                                                                                                               ; cam_proj_top        ; work         ;
;    |TOP:neiroset|                                ; 1559.2 (206.3)       ; 1769.2 (239.9)                   ; 225.5 (39.9)                                      ; 15.5 (6.3)                       ; 0.0 (0.0)            ; 2590 (469)          ; 1196 (57)                 ; 0 (0)         ; 232111            ; 38    ; 33         ; 0    ; 0            ; |cam_proj_top|TOP:neiroset                                                                                                                                  ; TOP                 ; work         ;
;       |RAM:memory|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 172051            ; 27    ; 0          ; 0    ; 0            ; |cam_proj_top|TOP:neiroset|RAM:memory                                                                                                                       ; RAM                 ; work         ;
;          |altsyncram:mem_rtl_0|                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 77616             ; 11    ; 0          ; 0    ; 0            ; |cam_proj_top|TOP:neiroset|RAM:memory|altsyncram:mem_rtl_0                                                                                                  ; altsyncram          ; work         ;
;             |altsyncram_c9q1:auto_generated|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 77616             ; 11    ; 0          ; 0    ; 0            ; |cam_proj_top|TOP:neiroset|RAM:memory|altsyncram:mem_rtl_0|altsyncram_c9q1:auto_generated                                                                   ; altsyncram_c9q1     ; work         ;
;          |altsyncram:mem_t_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 68992             ; 11    ; 0          ; 0    ; 0            ; |cam_proj_top|TOP:neiroset|RAM:memory|altsyncram:mem_t_rtl_0                                                                                                ; altsyncram          ; work         ;
;             |altsyncram_49q1:auto_generated|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 68992             ; 11    ; 0          ; 0    ; 0            ; |cam_proj_top|TOP:neiroset|RAM:memory|altsyncram:mem_t_rtl_0|altsyncram_49q1:auto_generated                                                                 ; altsyncram_49q1     ; work         ;
;          |altsyncram:weight_rtl_0|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 25443             ; 5     ; 0          ; 0    ; 0            ; |cam_proj_top|TOP:neiroset|RAM:memory|altsyncram:weight_rtl_0                                                                                               ; altsyncram          ; work         ;
;             |altsyncram_e4q1:auto_generated|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 25443             ; 5     ; 0          ; 0    ; 0            ; |cam_proj_top|TOP:neiroset|RAM:memory|altsyncram:weight_rtl_0|altsyncram_e4q1:auto_generated                                                                ; altsyncram_e4q1     ; work         ;
;       |border:border|                            ; 348.0 (348.0)        ; 350.3 (350.3)                    ; 4.3 (4.3)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 631 (631)           ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 10         ; 0    ; 0            ; |cam_proj_top|TOP:neiroset|border:border                                                                                                                    ; border              ; work         ;
;       |conv:conv1|                               ; 177.5 (177.5)        ; 200.2 (200.2)                    ; 23.7 (23.7)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 270 (270)           ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 9          ; 0    ; 0            ; |cam_proj_top|TOP:neiroset|conv:conv1                                                                                                                       ; conv                ; work         ;
;       |conv_TOP:conv|                            ; 200.1 (200.1)        ; 264.3 (264.3)                    ; 70.2 (70.2)                                       ; 6.0 (6.0)                        ; 0.0 (0.0)            ; 262 (262)           ; 410 (410)                 ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |cam_proj_top|TOP:neiroset|conv_TOP:conv                                                                                                                    ; conv_TOP            ; work         ;
;       |database:database|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 60060             ; 11    ; 0          ; 0    ; 0            ; |cam_proj_top|TOP:neiroset|database:database                                                                                                                ; database            ; work         ;
;          |altsyncram:storage_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 60060             ; 11    ; 0          ; 0    ; 0            ; |cam_proj_top|TOP:neiroset|database:database|altsyncram:storage_rtl_0                                                                                       ; altsyncram          ; work         ;
;             |altsyncram_quv1:auto_generated|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 60060             ; 11    ; 0          ; 0    ; 0            ; |cam_proj_top|TOP:neiroset|database:database|altsyncram:storage_rtl_0|altsyncram_quv1:auto_generated                                                        ; altsyncram_quv1     ; work         ;
;       |dense:dense|                              ; 92.0 (92.0)          ; 161.0 (161.0)                    ; 69.2 (69.2)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 137 (137)           ; 295 (295)                 ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |cam_proj_top|TOP:neiroset|dense:dense                                                                                                                      ; dense               ; work         ;
;       |maxp:maxpooling|                          ; 66.2 (66.2)          ; 67.7 (67.7)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 119 (119)           ; 73 (73)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |cam_proj_top|TOP:neiroset|maxp:maxpooling                                                                                                                  ; maxp                ; work         ;
;       |memorywork:block|                         ; 335.8 (317.3)        ; 346.8 (328.8)                    ; 11.0 (11.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 485 (448)           ; 301 (301)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|TOP:neiroset|memorywork:block                                                                                                                 ; memorywork          ; work         ;
;          |addressRAM:inst_1|                     ; 18.0 (18.0)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|TOP:neiroset|memorywork:block|addressRAM:inst_1                                                                                               ; addressRAM          ; work         ;
;       |result:result|                            ; 133.3 (133.3)        ; 138.9 (138.9)                    ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 217 (217)           ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|TOP:neiroset|result:result                                                                                                                    ; result              ; work         ;
;    |cam_wrp:cam_wrp_0|                           ; 105.8 (28.8)         ; 123.8 (36.5)                     ; 18.0 (7.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 154 (49)            ; 209 (65)                  ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |cam_proj_top|cam_wrp:cam_wrp_0                                                                                                                             ; cam_wrp             ; work         ;
;       |fifo_1024x16:input_fifo|                  ; 77.1 (0.0)           ; 87.3 (0.0)                       ; 10.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 105 (0)             ; 144 (0)                   ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |cam_proj_top|cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo                                                                                                     ; fifo_1024x16        ; work         ;
;          |dcfifo:dcfifo_component|               ; 77.1 (0.0)           ; 87.3 (0.0)                       ; 10.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 105 (0)             ; 144 (0)                   ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |cam_proj_top|cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component                                                                             ; dcfifo              ; work         ;
;             |dcfifo_97u1:auto_generated|         ; 77.1 (15.3)          ; 87.3 (24.1)                      ; 10.2 (8.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 105 (17)            ; 144 (63)                  ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |cam_proj_top|cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated                                                  ; dcfifo_97u1         ; work         ;
;                |a_gray2bin_rab:rdptr_g_gray2bin| ; 3.2 (3.2)            ; 4.5 (4.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_gray2bin_rab:rdptr_g_gray2bin                  ; a_gray2bin_rab      ; work         ;
;                |a_gray2bin_rab:rs_dgwp_gray2bin| ; 3.2 (3.2)            ; 4.2 (4.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_gray2bin_rab:rs_dgwp_gray2bin                  ; a_gray2bin_rab      ; work         ;
;                |a_graycounter_mdc:wrptr_g1p|     ; 16.3 (16.3)          ; 16.3 (16.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p                      ; a_graycounter_mdc   ; work         ;
;                |a_graycounter_qv6:rdptr_g1p|     ; 14.8 (14.8)          ; 14.8 (14.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_qv6:rdptr_g1p                      ; a_graycounter_qv6   ; work         ;
;                |alt_synch_pipe_5e8:rs_dgwp|      ; 3.1 (0.0)            ; 4.2 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|alt_synch_pipe_5e8:rs_dgwp                       ; alt_synch_pipe_5e8  ; work         ;
;                   |dffpipe_0f9:dffpipe12|        ; 3.1 (3.1)            ; 4.2 (4.2)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|alt_synch_pipe_5e8:rs_dgwp|dffpipe_0f9:dffpipe12 ; dffpipe_0f9         ; work         ;
;                |altsyncram_s8d1:fifo_ram|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |cam_proj_top|cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|altsyncram_s8d1:fifo_ram                         ; altsyncram_s8d1     ; work         ;
;                |dffpipe_re9:rs_brp|              ; 2.7 (2.7)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|dffpipe_re9:rs_brp                               ; dffpipe_re9         ; work         ;
;                |dffpipe_re9:rs_bwp|              ; 2.6 (2.6)            ; 2.6 (2.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|dffpipe_re9:rs_bwp                               ; dffpipe_re9         ; work         ;
;                |mux_5r7:rdemp_eq_comp_lsb_mux|   ; 2.8 (2.8)            ; 3.7 (3.7)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|mux_5r7:rdemp_eq_comp_lsb_mux                    ; mux_5r7             ; work         ;
;                |mux_5r7:rdemp_eq_comp_msb_mux|   ; 3.0 (3.0)            ; 3.2 (3.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|mux_5r7:rdemp_eq_comp_msb_mux                    ; mux_5r7             ; work         ;
;                |mux_5r7:wrfull_eq_comp_lsb_mux|  ; 4.1 (4.1)            ; 4.1 (4.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|mux_5r7:wrfull_eq_comp_lsb_mux                   ; mux_5r7             ; work         ;
;                |mux_5r7:wrfull_eq_comp_msb_mux|  ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|mux_5r7:wrfull_eq_comp_msb_mux                   ; mux_5r7             ; work         ;
;    |camera_configure:camera_configure_0|         ; 168.0 (0.0)          ; 177.0 (0.0)                      ; 9.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 298 (0)             ; 194 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|camera_configure:camera_configure_0                                                                                                           ; camera_configure    ; work         ;
;       |OV7670_config:config_1|                   ; 60.8 (60.8)          ; 63.5 (63.5)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 107 (107)           ; 71 (71)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|camera_configure:camera_configure_0|OV7670_config:config_1                                                                                    ; OV7670_config       ; work         ;
;       |OV7670_config_rom:rom1|                   ; 43.7 (43.7)          ; 45.0 (45.0)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (74)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|camera_configure:camera_configure_0|OV7670_config_rom:rom1                                                                                    ; OV7670_config_rom   ; work         ;
;       |SCCB_interface:SCCB1|                     ; 63.5 (63.5)          ; 68.5 (68.5)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 117 (117)           ; 107 (107)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|camera_configure:camera_configure_0|SCCB_interface:SCCB1                                                                                      ; SCCB_interface      ; work         ;
;    |hellosoc_top:TFT|                            ; 264.5 (109.7)        ; 291.0 (120.0)                    ; 27.5 (10.3)                                       ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 424 (191)           ; 214 (20)                  ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |cam_proj_top|hellosoc_top:TFT                                                                                                                              ; hellosoc_top        ; work         ;
;       |fifo_big:fifo_tft|                        ; 79.5 (0.0)           ; 91.0 (0.0)                       ; 12.5 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 108 (0)             ; 118 (0)                   ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |cam_proj_top|hellosoc_top:TFT|fifo_big:fifo_tft                                                                                                            ; fifo_big            ; work         ;
;          |dcfifo:dcfifo_component|               ; 79.5 (0.0)           ; 91.0 (0.0)                       ; 12.5 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 108 (0)             ; 118 (0)                   ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |cam_proj_top|hellosoc_top:TFT|fifo_big:fifo_tft|dcfifo:dcfifo_component                                                                                    ; dcfifo              ; work         ;
;             |dcfifo_45s1:auto_generated|         ; 79.5 (18.2)          ; 91.0 (21.1)                      ; 12.5 (3.0)                                        ; 1.0 (0.2)                        ; 0.0 (0.0)            ; 108 (20)            ; 118 (47)                  ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |cam_proj_top|hellosoc_top:TFT|fifo_big:fifo_tft|dcfifo:dcfifo_component|dcfifo_45s1:auto_generated                                                         ; dcfifo_45s1         ; work         ;
;                |a_gray2bin_rab:rdptr_g_gray2bin| ; 3.4 (3.4)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|hellosoc_top:TFT|fifo_big:fifo_tft|dcfifo:dcfifo_component|dcfifo_45s1:auto_generated|a_gray2bin_rab:rdptr_g_gray2bin                         ; a_gray2bin_rab      ; work         ;
;                |a_gray2bin_rab:rs_dgwp_gray2bin| ; 3.2 (3.2)            ; 4.4 (4.4)                        ; 1.4 (1.4)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|hellosoc_top:TFT|fifo_big:fifo_tft|dcfifo:dcfifo_component|dcfifo_45s1:auto_generated|a_gray2bin_rab:rs_dgwp_gray2bin                         ; a_gray2bin_rab      ; work         ;
;                |a_graycounter_mdc:wrptr_g1p|     ; 15.1 (15.1)          ; 16.0 (16.0)                      ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 20 (20)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|hellosoc_top:TFT|fifo_big:fifo_tft|dcfifo:dcfifo_component|dcfifo_45s1:auto_generated|a_graycounter_mdc:wrptr_g1p                             ; a_graycounter_mdc   ; work         ;
;                |a_graycounter_qv6:rdptr_g1p|     ; 14.5 (14.5)          ; 17.2 (17.2)                      ; 2.8 (2.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 20 (20)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|hellosoc_top:TFT|fifo_big:fifo_tft|dcfifo:dcfifo_component|dcfifo_45s1:auto_generated|a_graycounter_qv6:rdptr_g1p                             ; a_graycounter_qv6   ; work         ;
;                |alt_synch_pipe_7e8:rs_dgwp|      ; 3.1 (0.0)            ; 5.6 (0.0)                        ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|hellosoc_top:TFT|fifo_big:fifo_tft|dcfifo:dcfifo_component|dcfifo_45s1:auto_generated|alt_synch_pipe_7e8:rs_dgwp                              ; alt_synch_pipe_7e8  ; work         ;
;                   |dffpipe_2f9:dffpipe5|         ; 3.1 (3.1)            ; 5.6 (5.6)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|hellosoc_top:TFT|fifo_big:fifo_tft|dcfifo:dcfifo_component|dcfifo_45s1:auto_generated|alt_synch_pipe_7e8:rs_dgwp|dffpipe_2f9:dffpipe5         ; dffpipe_2f9         ; work         ;
;                |altsyncram_s8d1:fifo_ram|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |cam_proj_top|hellosoc_top:TFT|fifo_big:fifo_tft|dcfifo:dcfifo_component|dcfifo_45s1:auto_generated|altsyncram_s8d1:fifo_ram                                ; altsyncram_s8d1     ; work         ;
;                |dffpipe_re9:rs_brp|              ; 3.2 (3.2)            ; 3.9 (3.9)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|hellosoc_top:TFT|fifo_big:fifo_tft|dcfifo:dcfifo_component|dcfifo_45s1:auto_generated|dffpipe_re9:rs_brp                                      ; dffpipe_re9         ; work         ;
;                |dffpipe_re9:rs_bwp|              ; 3.3 (3.3)            ; 3.7 (3.7)                        ; 0.6 (0.6)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|hellosoc_top:TFT|fifo_big:fifo_tft|dcfifo:dcfifo_component|dcfifo_45s1:auto_generated|dffpipe_re9:rs_bwp                                      ; dffpipe_re9         ; work         ;
;                |mux_5r7:rdemp_eq_comp_lsb_mux|   ; 4.6 (4.6)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|hellosoc_top:TFT|fifo_big:fifo_tft|dcfifo:dcfifo_component|dcfifo_45s1:auto_generated|mux_5r7:rdemp_eq_comp_lsb_mux                           ; mux_5r7             ; work         ;
;                |mux_5r7:rdemp_eq_comp_msb_mux|   ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|hellosoc_top:TFT|fifo_big:fifo_tft|dcfifo:dcfifo_component|dcfifo_45s1:auto_generated|mux_5r7:rdemp_eq_comp_msb_mux                           ; mux_5r7             ; work         ;
;                |mux_5r7:wrfull_eq_comp_lsb_mux|  ; 3.8 (3.8)            ; 4.7 (4.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|hellosoc_top:TFT|fifo_big:fifo_tft|dcfifo:dcfifo_component|dcfifo_45s1:auto_generated|mux_5r7:wrfull_eq_comp_lsb_mux                          ; mux_5r7             ; work         ;
;                |mux_5r7:wrfull_eq_comp_msb_mux|  ; 2.7 (2.7)            ; 3.8 (3.8)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|hellosoc_top:TFT|fifo_big:fifo_tft|dcfifo:dcfifo_component|dcfifo_45s1:auto_generated|mux_5r7:wrfull_eq_comp_msb_mux                          ; mux_5r7             ; work         ;
;       |tft_ili9341:tft|                          ; 75.3 (67.0)          ; 80.0 (70.1)                      ; 4.7 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 125 (116)           ; 76 (58)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|hellosoc_top:TFT|tft_ili9341:tft                                                                                                              ; tft_ili9341         ; work         ;
;          |tft_ili9341_spi:spi|                   ; 8.3 (8.3)            ; 9.9 (9.9)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|hellosoc_top:TFT|tft_ili9341:tft|tft_ili9341_spi:spi                                                                                          ; tft_ili9341_spi     ; work         ;
;    |pll:pll_for_sdram_0|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|pll:pll_for_sdram_0                                                                                                                           ; pll                 ; work         ;
;       |altpll:altpll_component|                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|pll:pll_for_sdram_0|altpll:altpll_component                                                                                                   ; altpll              ; work         ;
;          |pll_altpll:auto_generated|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|pll:pll_for_sdram_0|altpll:altpll_component|pll_altpll:auto_generated                                                                         ; pll_altpll          ; work         ;
;    |pll_for_disp:pll2|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|pll_for_disp:pll2                                                                                                                             ; pll_for_disp        ; work         ;
;       |altpll:altpll_component|                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|pll_for_disp:pll2|altpll:altpll_component                                                                                                     ; altpll              ; work         ;
;          |pll_for_disp_altpll:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|pll_for_disp:pll2|altpll:altpll_component|pll_for_disp_altpll:auto_generated                                                                  ; pll_for_disp_altpll ; work         ;
;    |pre_v2:grayscale|                            ; 433.3 (433.3)        ; 432.3 (432.3)                    ; 4.1 (4.1)                                         ; 5.0 (5.0)                        ; 0.0 (0.0)            ; 729 (729)           ; 538 (538)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|pre_v2:grayscale                                                                                                                              ; pre_v2              ; work         ;
;    |sdram_controller:SDRAM|                      ; 56.8 (56.8)          ; 66.4 (66.4)                      ; 9.6 (9.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 79 (79)             ; 80 (80)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cam_proj_top|sdram_controller:SDRAM                                                                                                                        ; sdram_controller    ; work         ;
+--------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; start_gray_kn ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; VSYNC_cam     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; XCLK_cam      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; res_cam       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; on_off_cam    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sioc          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; siod          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; g[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; g[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; g[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; g[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; g[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; g[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; b[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; b[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; b[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; b[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; b[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cs_n          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ras_n         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cas_n         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; we_n          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dqm[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dqm[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sd_addr[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sd_addr[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sd_addr[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sd_addr[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sd_addr[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sd_addr[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sd_addr[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sd_addr[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sd_addr[8]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sd_addr[9]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sd_addr[10]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sd_addr[11]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ba[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ba[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Cke           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_clk     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; tft_sdo       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; tft_sck       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; tft_sdi       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; tft_dc        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; tft_reset     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; tft_cs        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sd_data[0]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sd_data[1]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sd_data[2]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sd_data[3]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sd_data[4]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sd_data[5]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sd_data[6]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sd_data[7]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sd_data[8]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sd_data[9]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sd_data[10]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sd_data[11]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sd_data[12]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sd_data[13]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sd_data[14]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sd_data[15]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rst           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk50         ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; PCLK_cam      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HREF_cam      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_cam[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_cam[1]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_cam[2]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_cam[3]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_cam[4]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_cam[5]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_cam[6]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_cam[7]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                             ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------+-------------------+---------+
; start_gray_kn                                                                                                   ;                   ;         ;
; VSYNC_cam                                                                                                       ;                   ;         ;
; tft_sdo                                                                                                         ;                   ;         ;
; sd_data[0]                                                                                                      ;                   ;         ;
;      - sdram_controller:SDRAM|rd_data_r[0]~feeder                                                               ; 0                 ; 0       ;
; sd_data[1]                                                                                                      ;                   ;         ;
;      - sdram_controller:SDRAM|rd_data_r[1]                                                                      ; 1                 ; 0       ;
; sd_data[2]                                                                                                      ;                   ;         ;
;      - sdram_controller:SDRAM|rd_data_r[2]~feeder                                                               ; 0                 ; 0       ;
; sd_data[3]                                                                                                      ;                   ;         ;
;      - sdram_controller:SDRAM|rd_data_r[3]~feeder                                                               ; 0                 ; 0       ;
; sd_data[4]                                                                                                      ;                   ;         ;
;      - sdram_controller:SDRAM|rd_data_r[4]                                                                      ; 0                 ; 0       ;
; sd_data[5]                                                                                                      ;                   ;         ;
;      - sdram_controller:SDRAM|rd_data_r[5]~feeder                                                               ; 1                 ; 0       ;
; sd_data[6]                                                                                                      ;                   ;         ;
;      - sdram_controller:SDRAM|rd_data_r[6]                                                                      ; 1                 ; 0       ;
; sd_data[7]                                                                                                      ;                   ;         ;
;      - sdram_controller:SDRAM|rd_data_r[7]                                                                      ; 1                 ; 0       ;
; sd_data[8]                                                                                                      ;                   ;         ;
;      - sdram_controller:SDRAM|rd_data_r[8]~feeder                                                               ; 0                 ; 0       ;
; sd_data[9]                                                                                                      ;                   ;         ;
;      - sdram_controller:SDRAM|rd_data_r[9]                                                                      ; 1                 ; 0       ;
; sd_data[10]                                                                                                     ;                   ;         ;
;      - sdram_controller:SDRAM|rd_data_r[10]~feeder                                                              ; 0                 ; 0       ;
; sd_data[11]                                                                                                     ;                   ;         ;
;      - sdram_controller:SDRAM|rd_data_r[11]~feeder                                                              ; 0                 ; 0       ;
; sd_data[12]                                                                                                     ;                   ;         ;
;      - sdram_controller:SDRAM|rd_data_r[12]                                                                     ; 0                 ; 0       ;
; sd_data[13]                                                                                                     ;                   ;         ;
;      - sdram_controller:SDRAM|rd_data_r[13]                                                                     ; 0                 ; 0       ;
; sd_data[14]                                                                                                     ;                   ;         ;
;      - sdram_controller:SDRAM|rd_data_r[14]                                                                     ; 1                 ; 0       ;
; sd_data[15]                                                                                                     ;                   ;         ;
;      - sdram_controller:SDRAM|rd_data_r[15]~feeder                                                              ; 1                 ; 0       ;
; rst                                                                                                             ;                   ;         ;
;      - sdram_controller:SDRAM|rd_data_r[12]                                                                     ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|rd_data_r[11]                                                                     ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|rd_data_r[15]                                                                     ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|rd_data_r[13]                                                                     ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|rd_data_r[4]                                                                      ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|rd_data_r[3]                                                                      ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|rd_data_r[2]                                                                      ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|rd_data_r[1]                                                                      ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|rd_data_r[0]                                                                      ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|rd_data_r[10]                                                                     ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|rd_data_r[9]                                                                      ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|rd_data_r[8]                                                                      ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|rd_data_r[7]                                                                      ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|rd_data_r[6]                                                                      ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|rd_data_r[5]                                                                      ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|rd_data_r[14]                                                                     ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|haddr_r[20]                                                                       ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|haddr_r[0]                                                                        ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|haddr_r[16]                                                                       ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|haddr_r[8]                                                                        ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|haddr_r[9]                                                                        ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|haddr_r[1]                                                                        ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|haddr_r[10]                                                                       ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|haddr_r[2]                                                                        ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|haddr_r[11]                                                                       ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|haddr_r[3]                                                                        ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|haddr_r[12]                                                                       ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|haddr_r[4]                                                                        ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|haddr_r[13]                                                                       ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|haddr_r[5]                                                                        ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|haddr_r[14]                                                                       ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|haddr_r[17]                                                                       ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|haddr_r[6]                                                                        ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|haddr_r[18]                                                                       ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|haddr_r[15]                                                                       ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|haddr_r[7]                                                                        ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|haddr_r[19]                                                                       ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|haddr_r[23]                                                                       ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|haddr_r[22]                                                                       ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|state[3]                                                                          ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|command[0]                                                                        ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|state_cnt[0]                                                                      ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|state_cnt[1]                                                                      ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|state_cnt[2]                                                                      ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|state_cnt[3]                                                                      ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|state[0]~7                                                                        ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|rd_ready_r                                                                        ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|command[5]~0                                                                      ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|command~1                                                                         ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|command[3]~3                                                                      ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|state[4]~0                                                                        ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|state[1]~2                                                                        ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|state[2]~6                                                                        ; 0                 ; 0       ;
;      - hellosoc_top:TFT|x_out[5]                                                                                ; 0                 ; 0       ;
;      - hellosoc_top:TFT|x_out[7]                                                                                ; 0                 ; 0       ;
;      - hellosoc_top:TFT|x_out[6]                                                                                ; 0                 ; 0       ;
;      - hellosoc_top:TFT|x_out[4]                                                                                ; 0                 ; 0       ;
;      - hellosoc_top:TFT|x_out[2]                                                                                ; 0                 ; 0       ;
;      - hellosoc_top:TFT|x_out[8]                                                                                ; 0                 ; 0       ;
;      - hellosoc_top:TFT|x_out[1]                                                                                ; 0                 ; 0       ;
;      - hellosoc_top:TFT|x_out[3]                                                                                ; 0                 ; 0       ;
;      - hellosoc_top:TFT|x_out[0]                                                                                ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|rd_data_r[12]~0                                                                   ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|refresh_cnt[9]~0                                                                  ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|busy~0                                                                            ; 0                 ; 0       ;
;      - hellosoc_top:TFT|y_out[0]~1                                                                              ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|wr_data_r~0                                                                       ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|wr_data_r~1                                                                       ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|wr_data_r~2                                                                       ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|wr_data_r~3                                                                       ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|wr_data_r~4                                                                       ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|wr_data_r~5                                                                       ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|wr_data_r~6                                                                       ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|wr_data_r~7                                                                       ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|wr_data_r~8                                                                       ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|wr_data_r~9                                                                       ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|wr_data_r~10                                                                      ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|wr_data_r~11                                                                      ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|wr_data_r~12                                                                      ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|wr_data_r~13                                                                      ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|wr_data_r~14                                                                      ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|wr_data_r~15                                                                      ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|wr_data_r~16                                                                      ; 0                 ; 0       ;
;      - pre_v2:grayscale|wr_sr_data_27~0                                                                         ; 0                 ; 0       ;
;      - pre_v2:grayscale|output_data[0]~27                                                                       ; 0                 ; 0       ;
;      - sdram_controller:SDRAM|command~5                                                                         ; 0                 ; 0       ;
;      - pll:pll_for_sdram_0|altpll:altpll_component|pll_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL        ; 0                 ; 0       ;
;      - pll_for_disp:pll2|altpll:altpll_component|pll_for_disp_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL ; 0                 ; 0       ;
;      - rst~inputCLKENA0                                                                                         ; 0                 ; 0       ;
; clk50                                                                                                           ;                   ;         ;
;      - TOP:neiroset|conv_TOP:conv|STOP                                                                          ; 0                 ; 0       ;
;      - TOP:neiroset|nextstep                                                                                    ; 1                 ; 0       ;
; PCLK_cam                                                                                                        ;                   ;         ;
;      - PCLK_cam~inputCLKENA0                                                                                    ; 1                 ; 0       ;
; HREF_cam                                                                                                        ;                   ;         ;
;      - cam_wrp:cam_wrp_0|sh_HREF_cam                                                                            ; 1                 ; 0       ;
;      - cam_wrp:cam_wrp_0|wr_fifo~0                                                                              ; 1                 ; 0       ;
; data_cam[0]                                                                                                     ;                   ;         ;
;      - cam_wrp:cam_wrp_0|data2fifo[0]~feeder                                                                    ; 1                 ; 0       ;
;      - cam_wrp:cam_wrp_0|data2fifo[8]~feeder                                                                    ; 1                 ; 0       ;
; data_cam[1]                                                                                                     ;                   ;         ;
;      - cam_wrp:cam_wrp_0|data2fifo[9]~feeder                                                                    ; 1                 ; 0       ;
;      - cam_wrp:cam_wrp_0|data2fifo[1]~feeder                                                                    ; 1                 ; 0       ;
; data_cam[2]                                                                                                     ;                   ;         ;
;      - cam_wrp:cam_wrp_0|data2fifo[10]                                                                          ; 0                 ; 0       ;
;      - cam_wrp:cam_wrp_0|data2fifo[2]~feeder                                                                    ; 0                 ; 0       ;
; data_cam[3]                                                                                                     ;                   ;         ;
;      - cam_wrp:cam_wrp_0|data2fifo[11]                                                                          ; 0                 ; 0       ;
;      - cam_wrp:cam_wrp_0|data2fifo[3]                                                                           ; 0                 ; 0       ;
; data_cam[4]                                                                                                     ;                   ;         ;
;      - cam_wrp:cam_wrp_0|data2fifo[12]~feeder                                                                   ; 1                 ; 0       ;
;      - cam_wrp:cam_wrp_0|data2fifo[4]~feeder                                                                    ; 1                 ; 0       ;
; data_cam[5]                                                                                                     ;                   ;         ;
;      - cam_wrp:cam_wrp_0|data2fifo[5]~feeder                                                                    ; 1                 ; 0       ;
;      - cam_wrp:cam_wrp_0|data2fifo[13]~feeder                                                                   ; 1                 ; 0       ;
; data_cam[6]                                                                                                     ;                   ;         ;
;      - cam_wrp:cam_wrp_0|data2fifo[14]                                                                          ; 0                 ; 0       ;
;      - cam_wrp:cam_wrp_0|data2fifo[6]                                                                           ; 0                 ; 0       ;
; data_cam[7]                                                                                                     ;                   ;         ;
;      - cam_wrp:cam_wrp_0|data2fifo[15]                                                                          ; 0                 ; 0       ;
;      - cam_wrp:cam_wrp_0|data2fifo[7]~feeder                                                                    ; 0                 ; 0       ;
+-----------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                       ; Location                   ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Equal1~3                                                                                                   ; MLABCELL_X39_Y13_N42       ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Equal2~2                                                                                                   ; LABCELL_X37_Y13_N42        ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; GO_NEIROSET                                                                                                ; FF_X31_Y13_N50             ; 37      ; Async. clear, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; LessThan0~5                                                                                                ; LABCELL_X40_Y5_N42         ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; PCLK_cam                                                                                                   ; PIN_AK27                   ; 96      ; Clock                                 ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; TOP:neiroset|Equal20~0                                                                                     ; LABCELL_X33_Y13_N48        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|STOP                                                                                          ; FF_X18_Y10_N23             ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|STOP~0                                                                                        ; LABCELL_X30_Y15_N39        ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|always0~25                                                                                    ; MLABCELL_X28_Y16_N33       ; 20      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|conv:conv1|always0~5                                                                          ; MLABCELL_X21_Y19_N6        ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|conv_TOP:conv|Equal0~0                                                                        ; MLABCELL_X25_Y15_N18       ; 28      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|conv_TOP:conv|LessThan0~5                                                                     ; MLABCELL_X28_Y18_N54       ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|conv_TOP:conv|LessThan1~2                                                                     ; LABCELL_X30_Y17_N42        ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|conv_TOP:conv|STOP                                                                            ; FF_X33_Y11_N8              ; 23      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|conv_TOP:conv|buff1[2][0]~0                                                                   ; MLABCELL_X21_Y8_N54        ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|conv_TOP:conv|globmaxp_perem_1[2]~2                                                           ; LABCELL_X22_Y15_N45        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|conv_TOP:conv|i[0]~0                                                                          ; LABCELL_X33_Y11_N42        ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|conv_TOP:conv|marker[1]                                                                       ; FF_X33_Y11_N47             ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|conv_TOP:conv|p1[0]~0                                                                         ; MLABCELL_X25_Y14_N48       ; 100     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|conv_TOP:conv|re_t                                                                            ; FF_X19_Y15_N16             ; 12      ; Read enable                           ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|conv_TOP:conv|read_addressp[0]~1                                                              ; MLABCELL_X25_Y14_N54       ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|conv_TOP:conv|read_addresstp[0]~1                                                             ; LABCELL_X33_Y11_N36        ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|conv_TOP:conv|read_addressw[0]~0                                                              ; LABCELL_X33_Y11_N0         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|conv_TOP:conv|res_old_1[21]~2                                                                 ; MLABCELL_X25_Y14_N39       ; 79      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|conv_TOP:conv|res_out_1[0]~10                                                                 ; MLABCELL_X21_Y8_N18        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|conv_TOP:conv|w15[0]~0                                                                        ; MLABCELL_X21_Y8_N21        ; 99      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|conv_TOP:conv|we_t                                                                            ; FF_X22_Y8_N46              ; 12      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|conv_TOP:conv|write_addressp[0]~0                                                             ; MLABCELL_X21_Y8_N6         ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|conv_TOP:conv|zagryzka_weight                                                                 ; FF_X21_Y8_N32              ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|conv_en                                                                                       ; FF_X18_Y8_N38              ; 299     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|dense:dense|dp[4]~14                                                                          ; LABCELL_X24_Y17_N0         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|dense:dense|dp[4]~3                                                                           ; LABCELL_X24_Y17_N27        ; 58      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|dense:dense|j[4]~0                                                                            ; LABCELL_X23_Y21_N39        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|dense:dense|p11[0]~0                                                                          ; LABCELL_X18_Y6_N6          ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|dense:dense|p13[0]~0                                                                          ; MLABCELL_X21_Y7_N30        ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|dense:dense|p15[0]~0                                                                          ; MLABCELL_X21_Y7_N45        ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|dense:dense|p16[0]~0                                                                          ; MLABCELL_X21_Y7_N42        ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|dense:dense|p17[0]~0                                                                          ; LABCELL_X18_Y6_N54         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|dense:dense|p18[0]~0                                                                          ; MLABCELL_X21_Y11_N42       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|dense:dense|p19[0]~0                                                                          ; MLABCELL_X21_Y11_N12       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|dense:dense|read_addressw[0]~0                                                                ; MLABCELL_X21_Y7_N51        ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|dense:dense|w11[0]~0                                                                          ; MLABCELL_X21_Y11_N57       ; 110     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|dense:dense|write_addressp[0]~0                                                               ; LABCELL_X18_Y4_N36         ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|dense_en                                                                                      ; FF_X19_Y8_N59              ; 384     ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|globmaxp_en                                                                                   ; FF_X30_Y15_N56             ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|go_conv~0                                                                                     ; LABCELL_X22_Y16_N39        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|matrix[0]~2                                                                                   ; LABCELL_X30_Y15_N0         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|maxp:maxpooling|Decoder0~0                                                                    ; LABCELL_X35_Y18_N54        ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|maxp:maxpooling|buff[0]~1                                                                     ; LABCELL_X29_Y16_N6         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|maxp:maxpooling|buff[4]~0                                                                     ; LABCELL_X29_Y16_N9         ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|maxp:maxpooling|dp[0]~1                                                                       ; LABCELL_X29_Y16_N45        ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|maxp:maxpooling|i[7]~1                                                                        ; LABCELL_X35_Y18_N42        ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|maxp:maxpooling|j[6]~0                                                                        ; LABCELL_X50_Y14_N24        ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|maxp_en                                                                                       ; FF_X29_Y16_N56             ; 61      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|mem[2]~0                                                                                      ; LABCELL_X29_Y16_N27        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|memorywork:block|Equal11~0                                                                    ; MLABCELL_X25_Y10_N33       ; 119     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|memorywork:block|addr[9]~33                                                                   ; MLABCELL_X25_Y12_N21       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|memorywork:block|addressRAM:inst_1|WideOr0~0                                                  ; LABCELL_X30_Y9_N39         ; 29      ; Latch enable, Read enable             ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|memorywork:block|always0~10                                                                   ; LABCELL_X31_Y10_N57        ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|memorywork:block|always0~11                                                                   ; LABCELL_X27_Y13_N30        ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|memorywork:block|dp[0]~0                                                                      ; LABCELL_X27_Y10_N39        ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|memorywork:block|dw[0]~1                                                                      ; LABCELL_X24_Y12_N42        ; 99      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|memorywork:block|dw[0]~2                                                                      ; LABCELL_X24_Y12_N48        ; 108     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|memorywork:block|step~5                                                                       ; MLABCELL_X28_Y13_N48       ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|memorywork:block|we_w                                                                         ; FF_X28_Y12_N50             ; 6       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|memorywork:block|weight_case[0]~8                                                             ; LABCELL_X27_Y13_N48        ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|memstartp[2]~0                                                                                ; MLABCELL_X28_Y16_N24       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|memstartzap[0]~6                                                                              ; MLABCELL_X28_Y16_N12       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|nextstep                                                                                      ; FF_X31_Y13_N59             ; 5       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|re_p~2                                                                                        ; LABCELL_X23_Y15_N27        ; 11      ; Read enable                           ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|re_w~0                                                                                        ; MLABCELL_X21_Y11_N21       ; 5       ; Read enable                           ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|result:result|buff[10]~1                                                                      ; LABCELL_X18_Y11_N33        ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|result:result|buff[3]~0                                                                       ; LABCELL_X18_Y11_N42        ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|result:result|read_addressp[3]~0                                                              ; LABCELL_X33_Y17_N9         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|result_en                                                                                     ; FF_X18_Y10_N44             ; 15      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; TOP:neiroset|we_p~2                                                                                        ; LABCELL_X23_Y13_N39        ; 11      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; always0~0                                                                                                  ; LABCELL_X37_Y5_N18         ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_wrp:cam_wrp_0|LessThan2~5                                                                              ; LABCELL_X37_Y2_N57         ; 36      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; cam_wrp:cam_wrp_0|LessThan3~0                                                                              ; LABCELL_X36_Y4_N24         ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; cam_wrp:cam_wrp_0|addr_sdram[0]~0                                                                          ; LABCELL_X37_Y4_N42         ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|valid_rdreq~0 ; LABCELL_X36_Y4_N45         ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|valid_wrreq~0 ; LABCELL_X35_Y2_N3          ; 40      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; cam_wrp:cam_wrp_0|wr_enable                                                                                ; FF_X36_Y4_N23              ; 54      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; cam_wrp:cam_wrp_0|wr_fifo                                                                                  ; FF_X35_Y2_N53              ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera_configure:camera_configure_0|OV7670_config:config_1|SCCB_interface_addr[7]~0                        ; LABCELL_X61_Y10_N36        ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera_configure:camera_configure_0|OV7670_config:config_1|SCCB_interface_start~0                          ; LABCELL_X61_Y10_N27        ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera_configure:camera_configure_0|OV7670_config:config_1|Selector44~2                                    ; MLABCELL_X59_Y10_N9        ; 28      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; camera_configure:camera_configure_0|OV7670_config:config_1|timer[16]~0                                     ; LABCELL_X61_Y10_N9         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|FSM_state~41                                      ; LABCELL_X66_Y10_N24        ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|Selector68~0                                      ; LABCELL_X66_Y10_N12        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|WideOr2~0                                         ; LABCELL_X66_Y10_N33        ; 51      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clk50                                                                                                      ; PIN_AF14                   ; 5       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; clk50                                                                                                      ; PIN_AF14                   ; 1226    ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; hellosoc_top:TFT|fifo_big:fifo_tft|dcfifo:dcfifo_component|dcfifo_45s1:auto_generated|valid_rdreq~0        ; LABCELL_X42_Y6_N30         ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hellosoc_top:TFT|fifo_big:fifo_tft|dcfifo:dcfifo_component|dcfifo_45s1:auto_generated|valid_wrreq~0        ; LABCELL_X37_Y5_N42         ; 26      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; hellosoc_top:TFT|start_28                                                                                  ; FF_X45_Y9_N44              ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hellosoc_top:TFT|tft_ili9341:tft|frameBufferLowNibble                                                      ; FF_X42_Y9_N17              ; 666     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; hellosoc_top:TFT|tft_ili9341:tft|initSeqCounter[6]~0                                                       ; LABCELL_X50_Y5_N15         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hellosoc_top:TFT|tft_ili9341:tft|initSeqCounter[6]~2                                                       ; LABCELL_X50_Y5_N33         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hellosoc_top:TFT|tft_ili9341:tft|spiDataSet                                                                ; FF_X50_Y5_N56              ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hellosoc_top:TFT|tft_ili9341:tft|spiData[7]~8                                                              ; LABCELL_X50_Y5_N30         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hellosoc_top:TFT|tft_ili9341:tft|tft_ili9341_spi:spi|internalSck~0                                         ; LABCELL_X46_Y5_N51         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hellosoc_top:TFT|y_out[0]~1                                                                                ; LABCELL_X46_Y7_N18         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll:pll_for_sdram_0|altpll:altpll_component|pll_altpll:auto_generated|wire_generic_pll1_outclk             ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 76      ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; pll:pll_for_sdram_0|altpll:altpll_component|pll_altpll:auto_generated|wire_generic_pll3_outclk             ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 198     ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pll_for_disp:pll2|altpll:altpll_component|pll_for_disp_altpll:auto_generated|wire_generic_pll1_outclk      ; PLLOUTPUTCOUNTER_X0_Y5_N1  ; 81      ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; pre_v2:grayscale|data_req                                                                                  ; MLABCELL_X39_Y14_N54       ; 11      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|i[0]~2                                                                                    ; LABCELL_X37_Y13_N57        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|j[4]~1                                                                                    ; LABCELL_X37_Y13_N12        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|output_data[0]~27                                                                         ; LABCELL_X40_Y13_N15        ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_0_0[15]~0                                                                         ; MLABCELL_X39_Y12_N48       ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_10_0[12]~0                                                                        ; LABCELL_X45_Y10_N54        ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_11_0[10]~0                                                                        ; LABCELL_X43_Y10_N54        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_12_0[16]~0                                                                        ; LABCELL_X40_Y10_N54        ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_13_0[5]~0                                                                         ; LABCELL_X42_Y14_N54        ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_14_0[16]~0                                                                        ; MLABCELL_X39_Y11_N48       ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_15_0[10]~0                                                                        ; LABCELL_X42_Y7_N48         ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_16_0[9]~0                                                                         ; MLABCELL_X39_Y12_N51       ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_17_0[3]~0                                                                         ; MLABCELL_X39_Y11_N54       ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_18_0[13]~0                                                                        ; LABCELL_X40_Y10_N48        ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_19_0[16]~0                                                                        ; LABCELL_X43_Y11_N57        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_1_0[3]~0                                                                          ; LABCELL_X40_Y11_N48        ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_20_0[4]~0                                                                         ; LABCELL_X43_Y9_N51         ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_21_0[5]~0                                                                         ; MLABCELL_X39_Y9_N57        ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_22_0[4]~0                                                                         ; MLABCELL_X39_Y11_N57       ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_23_0[9]~0                                                                         ; MLABCELL_X39_Y12_N57       ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_24_0[10]~0                                                                        ; LABCELL_X42_Y12_N54        ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_25_0[12]~0                                                                        ; LABCELL_X40_Y9_N51         ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_26_0[9]~0                                                                         ; LABCELL_X37_Y13_N45        ; 516     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_26_0[9]~1                                                                         ; LABCELL_X37_Y10_N24        ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_27_0[15]~0                                                                        ; LABCELL_X37_Y10_N30        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_2_0[4]~0                                                                          ; LABCELL_X45_Y12_N54        ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_3_0[2]~0                                                                          ; LABCELL_X43_Y12_N54        ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_4_0[4]~0                                                                          ; LABCELL_X48_Y10_N51        ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_5_0[5]~0                                                                          ; LABCELL_X46_Y13_N30        ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_6_0[11]~0                                                                         ; LABCELL_X43_Y7_N48         ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_7_0[9]~0                                                                          ; LABCELL_X43_Y8_N54         ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_8_0[1]~0                                                                          ; MLABCELL_X39_Y8_N48        ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|sr_data_9_0[16]~0                                                                         ; LABCELL_X42_Y8_N57         ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pre_v2:grayscale|wr_sr_data_27~0                                                                           ; LABCELL_X37_Y13_N30        ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rst                                                                                                        ; PIN_AA14                   ; 89      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; rst                                                                                                        ; PIN_AA14                   ; 913     ; Async. clear                          ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; sdram_controller:SDRAM|Equal1~1                                                                            ; MLABCELL_X34_Y5_N48        ; 16      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRAM|busy                                                                                ; FF_X37_Y3_N5               ; 129     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRAM|command[5]~0                                                                        ; LABCELL_X31_Y5_N30         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRAM|rd_data_r[12]~0                                                                     ; MLABCELL_X34_Y5_N54        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRAM|rd_ready_r                                                                          ; FF_X40_Y5_N44              ; 94      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRAM|refresh_cnt[9]~0                                                                    ; LABCELL_X33_Y5_N54         ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRAM|wr_data_r~1                                                                         ; LABCELL_X36_Y4_N15         ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; start_gray                                                                                                 ; FF_X37_Y13_N17             ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; x_sdram~1                                                                                                  ; LABCELL_X37_Y6_N36         ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; y_gray[2]~0                                                                                                ; LABCELL_X42_Y13_N33        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                  ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; PCLK_cam                                                                                              ; PIN_AK27                   ; 96      ; Global Clock         ; GCLK8            ; --                        ;
; clk50                                                                                                 ; PIN_AF14                   ; 1226    ; Global Clock         ; GCLK5            ; --                        ;
; pll:pll_for_sdram_0|altpll:altpll_component|pll_altpll:auto_generated|fb_clkin                        ; FRACTIONALPLL_X0_Y15_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; pll:pll_for_sdram_0|altpll:altpll_component|pll_altpll:auto_generated|wire_generic_pll1_outclk        ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 76      ; Global Clock         ; GCLK4            ; --                        ;
; pll:pll_for_sdram_0|altpll:altpll_component|pll_altpll:auto_generated|wire_generic_pll3_outclk        ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 198     ; Global Clock         ; GCLK3            ; --                        ;
; pll:pll_for_sdram_0|altpll:altpll_component|pll_altpll:auto_generated|wire_generic_pll4_outclk        ; PLLOUTPUTCOUNTER_X0_Y19_N1 ; 1       ; Global Clock         ; GCLK0            ; --                        ;
; pll_for_disp:pll2|altpll:altpll_component|pll_for_disp_altpll:auto_generated|fb_clkin                 ; FRACTIONALPLL_X0_Y1_N0     ; 1       ; Global Clock         ; --               ; --                        ;
; pll_for_disp:pll2|altpll:altpll_component|pll_for_disp_altpll:auto_generated|wire_generic_pll1_outclk ; PLLOUTPUTCOUNTER_X0_Y5_N1  ; 81      ; Global Clock         ; GCLK6            ; --                        ;
; rst                                                                                                   ; PIN_AA14                   ; 913     ; Global Clock         ; GCLK7            ; --                        ;
+-------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                 ;
+-------------------------------------------------------+---------+
; Name                                                  ; Fan-Out ;
+-------------------------------------------------------+---------+
; hellosoc_top:TFT|tft_ili9341:tft|frameBufferLowNibble ; 666     ;
; pre_v2:grayscale|sr_data_26_0[9]~0                    ; 516     ;
+-------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                             ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                                                ; Location                                                                                                                                                                                  ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; TOP:neiroset|RAM:memory|altsyncram:mem_rtl_0|altsyncram_c9q1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Single Clock ; 7056         ; 11           ; 7056         ; 11           ; yes                    ; no                      ; yes                    ; no                      ; 77616 ; 7056                        ; 11                          ; 7056                        ; 11                          ; 77616               ; 11          ; 0          ; None                                               ; M10K_X26_Y10_N0, M10K_X26_Y12_N0, M10K_X26_Y15_N0, M10K_X26_Y11_N0, M10K_X14_Y11_N0, M10K_X14_Y14_N0, M10K_X14_Y13_N0, M10K_X14_Y12_N0, M10K_X26_Y14_N0, M10K_X26_Y13_N0, M10K_X14_Y15_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; TOP:neiroset|RAM:memory|altsyncram:mem_t_rtl_0|altsyncram_49q1:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Single Clock ; 3136         ; 22           ; 3136         ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 68992 ; 3136                        ; 22                          ; 3136                        ; 22                          ; 68992               ; 11          ; 0          ; None                                               ; M10K_X38_Y18_N0, M10K_X26_Y18_N0, M10K_X38_Y16_N0, M10K_X14_Y16_N0, M10K_X14_Y18_N0, M10K_X26_Y16_N0, M10K_X14_Y19_N0, M10K_X26_Y19_N0, M10K_X38_Y17_N0, M10K_X14_Y17_N0, M10K_X26_Y17_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; TOP:neiroset|RAM:memory|altsyncram:weight_rtl_0|altsyncram_e4q1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 257          ; 99           ; 257          ; 99           ; yes                    ; no                      ; yes                    ; no                      ; 25443 ; 257                         ; 99                          ; 257                         ; 99                          ; 25443               ; 5           ; 0          ; None                                               ; M10K_X14_Y9_N0, M10K_X14_Y10_N0, M10K_X26_Y8_N0, M10K_X26_Y9_N0, M10K_X14_Y8_N0                                                                                                           ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; TOP:neiroset|database:database|altsyncram:storage_rtl_0|altsyncram_quv1:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 5460         ; 11           ; 5460         ; 11           ; yes                    ; no                      ; yes                    ; no                      ; 60060 ; 5460                        ; 11                          ; 5460                        ; 11                          ; 60060               ; 11          ; 0          ; db/cam_proj_DE1_SoC.ram0_database_efb74bce.hdl.mif ; M10K_X38_Y15_N0, M10K_X41_Y14_N0, M10K_X38_Y12_N0, M10K_X38_Y11_N0, M10K_X41_Y12_N0, M10K_X38_Y14_N0, M10K_X41_Y16_N0, M10K_X38_Y13_N0, M10K_X41_Y13_N0, M10K_X41_Y15_N0, M10K_X41_Y11_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|altsyncram_s8d1:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 65536 ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 8           ; 0          ; None                                               ; M10K_X41_Y3_N0, M10K_X38_Y3_N0, M10K_X38_Y2_N0, M10K_X41_Y2_N0, M10K_X41_Y4_N0, M10K_X26_Y2_N0, M10K_X38_Y1_N0, M10K_X38_Y4_N0                                                            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; hellosoc_top:TFT|fifo_big:fifo_tft|dcfifo:dcfifo_component|dcfifo_45s1:auto_generated|altsyncram_s8d1:fifo_ram|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 65536 ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 8           ; 0          ; None                                               ; M10K_X38_Y7_N0, M10K_X41_Y5_N0, M10K_X41_Y8_N0, M10K_X41_Y6_N0, M10K_X41_Y7_N0, M10K_X38_Y10_N0, M10K_X41_Y10_N0, M10K_X41_Y9_N0                                                          ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Independent 9x9                 ; 13          ;
; Two Independent 18x18           ; 6           ;
; Independent 18x18 plus 36       ; 14          ;
; Total number of DSP blocks      ; 33          ;
;                                 ;             ;
; Fixed Point Signed Multiplier   ; 9           ;
; Fixed Point Unsigned Multiplier ; 24          ;
; Fixed Point Dedicated Pre-Adder ; 1           ;
+---------------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                   ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+----------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; TOP:neiroset|Mult7~mac                 ; Independent 9x9           ; DSP_X32_Y16_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|maxp:maxpooling|Mult1~mac ; Independent 18x18 plus 36 ; DSP_X54_Y16_N0 ; Mixed               ; no                     ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|maxp:maxpooling|Mult0~mac ; Independent 18x18 plus 36 ; DSP_X54_Y12_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|Mult2~8                   ; Two Independent 18x18     ; DSP_X32_Y10_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|Mult4~8                   ; Independent 9x9           ; DSP_X54_Y10_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|Mult3~mac                 ; Independent 18x18 plus 36 ; DSP_X32_Y12_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|Mult6~8                   ; Two Independent 18x18     ; DSP_X54_Y14_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|Mult5~mac                 ; Independent 18x18 plus 36 ; DSP_X32_Y14_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|conv:conv1|Mult8~mac      ; Independent 18x18 plus 36 ; DSP_X20_Y20_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|conv:conv1|Mult7~mac      ; Independent 18x18 plus 36 ; DSP_X20_Y22_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|conv:conv1|Mult6~mac      ; Independent 18x18 plus 36 ; DSP_X20_Y18_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|conv:conv1|Mult5~mac      ; Independent 18x18 plus 36 ; DSP_X20_Y16_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|conv:conv1|Mult4~mac      ; Independent 18x18 plus 36 ; DSP_X20_Y12_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|conv:conv1|Mult3~mac      ; Independent 18x18 plus 36 ; DSP_X20_Y14_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|conv:conv1|Mult1~mac      ; Independent 18x18 plus 36 ; DSP_X20_Y6_N0  ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|conv:conv1|Mult2~mac      ; Independent 18x18 plus 36 ; DSP_X20_Y10_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|border:border|Mult9~8     ; Independent 9x9           ; DSP_X54_Y22_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|border:border|Mult5~8     ; Independent 9x9           ; DSP_X32_Y22_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|border:border|Mult0~8     ; Independent 9x9           ; DSP_X54_Y24_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|border:border|Mult1~8     ; Independent 9x9           ; DSP_X32_Y26_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|border:border|Mult2~8     ; Independent 9x9           ; DSP_X32_Y28_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|border:border|Mult3~8     ; Independent 9x9           ; DSP_X32_Y24_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|border:border|Mult4~8     ; Independent 9x9           ; DSP_X20_Y26_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|border:border|Mult6~8     ; Independent 9x9           ; DSP_X54_Y20_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|border:border|Mult8~8     ; Independent 9x9           ; DSP_X54_Y26_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|border:border|Mult7~8     ; Independent 9x9           ; DSP_X20_Y24_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|conv:conv1|Mult0~8        ; Two Independent 18x18     ; DSP_X20_Y8_N0  ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|dense:dense|Mult0~8       ; Independent 9x9           ; DSP_X20_Y2_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|Mult1~mac                 ; Independent 18x18 plus 36 ; DSP_X32_Y6_N0  ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|conv_TOP:conv|Mult2~8     ; Two Independent 18x18     ; DSP_X32_Y18_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|conv_TOP:conv|Mult0~8     ; Two Independent 18x18     ; DSP_X32_Y20_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|Mult0~mac                 ; Independent 18x18 plus 36 ; DSP_X32_Y8_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TOP:neiroset|conv_TOP:conv|Mult1~8     ; Two Independent 18x18     ; DSP_X54_Y18_N0 ; Unsigned            ; no                     ; no                     ; no                     ; --                     ; --                     ; --                     ; no              ; no                             ; yes                 ; no                            ; no                           ; no                           ;
+----------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 11,543 / 289,320 ( 4 % )  ;
; C12 interconnects                           ; 322 / 13,420 ( 2 % )      ;
; C2 interconnects                            ; 4,761 / 119,108 ( 4 % )   ;
; C4 interconnects                            ; 2,699 / 56,300 ( 5 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,008 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 7 / 16 ( 44 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 1,911 / 84,580 ( 2 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 1,128 / 12,676 ( 9 % )    ;
; R14/C12 interconnect drivers                ; 1,380 / 20,720 ( 7 % )    ;
; R3 interconnects                            ; 6,084 / 130,992 ( 5 % )   ;
; R6 interconnects                            ; 9,015 / 266,960 ( 3 % )   ;
; Spine clocks                                ; 17 / 360 ( 5 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                               ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                  ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                  ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 0            ; 74           ; 74           ; 0            ; 0            ; 87        ; 74           ; 0            ; 0            ; 2            ; 0            ; 2            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 2            ; 0            ; 0            ; 0            ; 87        ; 87        ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 87           ; 13           ; 13           ; 87           ; 87           ; 0         ; 13           ; 87           ; 87           ; 85           ; 87           ; 85           ; 87           ; 87           ; 87           ; 87           ; 87           ; 87           ; 87           ; 87           ; 87           ; 85           ; 87           ; 87           ; 87           ; 0         ; 0         ; 87           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; start_gray_kn      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VSYNC_cam          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; XCLK_cam           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; res_cam            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; on_off_cam         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sioc               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; siod               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; r[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; r[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; r[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; r[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; r[4]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; g[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; g[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; g[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; g[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; g[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; g[5]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; b[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; b[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; b[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; b[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; b[4]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; cs_n               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ras_n              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; cas_n              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; we_n               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dqm[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dqm[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sd_addr[0]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sd_addr[1]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sd_addr[2]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sd_addr[3]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sd_addr[4]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sd_addr[5]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sd_addr[6]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sd_addr[7]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sd_addr[8]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sd_addr[9]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sd_addr[10]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sd_addr[11]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ba[0]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ba[1]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Cke                ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_clk          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; tft_sdo            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; tft_sck            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; tft_sdi            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; tft_dc             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; tft_reset          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; tft_cs             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[7]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sd_data[0]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sd_data[1]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sd_data[2]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sd_data[3]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sd_data[4]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sd_data[5]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sd_data[6]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sd_data[7]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sd_data[8]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sd_data[9]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sd_data[10]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sd_data[11]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sd_data[12]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sd_data[13]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sd_data[14]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sd_data[15]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; rst                ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; clk50              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PCLK_cam           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HREF_cam           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_cam[0]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_cam[1]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_cam[2]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_cam[3]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_cam[4]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_cam[5]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_cam[6]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_cam[7]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                              ; Destination Clock(s)                                                                   ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+-------------------+
; hellosoc_top:TFT|tft_ili9341:tft|frameBufferLowNibble                                                                                        ; clk50                                                                                  ; 834.6             ;
; clk50,TOP:neiroset|nextstep                                                                                                                  ; clk50                                                                                  ; 827.8             ;
; hellosoc_top:TFT|tft_ili9341:tft|frameBufferLowNibble                                                                                        ; hellosoc_top:TFT|tft_ili9341:tft|frameBufferLowNibble                                  ; 216.8             ;
; sdram_controller:SDRAM|busy                                                                                                                  ; PCLK_cam                                                                               ; 195.7             ;
; clk50,TOP:neiroset|nextstep,TOP:neiroset|memorywork:block|step[0]                                                                            ; clk50                                                                                  ; 193.4             ;
; clk50,TOP:neiroset|conv_TOP:conv|STOP                                                                                                        ; clk50                                                                                  ; 170.0             ;
; sdram_controller:SDRAM|rd_ready_r                                                                                                            ; sdram_controller:SDRAM|rd_ready_r                                                      ; 162.4             ;
; sdram_controller:SDRAM|busy                                                                                                                  ; pll2|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk            ; 159.9             ;
; clk50                                                                                                                                        ; clk50                                                                                  ; 135.9             ;
; clk50,TOP:neiroset|nextstep                                                                                                                  ; TOP:neiroset|memorywork:block|step[0]                                                  ; 133.7             ;
; sdram_controller:SDRAM|busy                                                                                                                  ; sdram_controller:SDRAM|busy                                                            ; 122.3             ;
; pll2|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk                                                                  ; sdram_controller:SDRAM|rd_ready_r                                                      ; 110.2             ;
; clk50,TOP:neiroset|memorywork:block|step[0]                                                                                                  ; clk50                                                                                  ; 100.4             ;
; sdram_controller:SDRAM|rd_ready_r                                                                                                            ; pll2|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk            ; 97.4              ;
; clk50,TOP:neiroset|nextstep,TOP:neiroset|conv_TOP:conv|STOP                                                                                  ; clk50                                                                                  ; 97.1              ;
; hellosoc_top:TFT|tft_ili9341:tft|frameBufferLowNibble                                                                                        ; pll_for_sdram_0|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk ; 71.6              ;
; sdram_controller:SDRAM|busy,PCLK_cam                                                                                                         ; PCLK_cam                                                                               ; 55.8              ;
; TOP:neiroset|conv_TOP:conv|STOP                                                                                                              ; clk50                                                                                  ; 50.5              ;
; TOP:neiroset|memorywork:block|step[0]                                                                                                        ; clk50                                                                                  ; 44.2              ;
; PCLK_cam                                                                                                                                     ; PCLK_cam                                                                               ; 43.2              ;
; pll_for_sdram_0|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk,hellosoc_top:TFT|tft_ili9341:tft|frameBufferLowNibble ; pll_for_sdram_0|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk ; 42.6              ;
+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                      ; Destination Register                                                                                                    ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------+
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|rdptr_g[9]                              ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_msb_mux_reg ; 13.438            ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|rdptr_g[1]                              ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_lsb_mux_reg ; 13.428            ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|rdptr_g[11]                             ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_msb_mux_reg ; 13.380            ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|rdptr_g[3]                              ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_lsb_mux_reg ; 13.324            ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|rdptr_g[0]                              ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_lsb_mux_reg ; 13.312            ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|rdptr_g[2]                              ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_lsb_mux_reg ; 13.286            ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|rdptr_g[10]                             ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_msb_mux_reg ; 13.251            ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|rdptr_g[5]                              ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_lsb_mux_reg ; 13.235            ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|rdptr_g[8]                              ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_msb_mux_reg ; 13.174            ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|rdptr_g[4]                              ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_lsb_mux_reg ; 12.971            ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|rdptr_g[12]                             ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_msb_mux_reg ; 12.666            ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|rdptr_g[7]                              ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_msb_mux_reg ; 12.617            ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|rdptr_g[6]                              ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_lsb_mux_reg ; 12.584            ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter8a2  ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_lsb_mux_reg ; 5.792             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter8a3  ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_lsb_mux_reg ; 5.792             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter8a0  ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_lsb_mux_reg ; 5.792             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[5]                              ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_lsb_mux_reg ; 5.752             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[6]                              ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_lsb_mux_reg ; 5.752             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[4]                              ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_lsb_mux_reg ; 5.752             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[12]                             ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_msb_mux_reg ; 5.736             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[11]                             ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_msb_mux_reg ; 5.736             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[9]                              ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_msb_mux_reg ; 5.736             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter8a6  ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_lsb_mux_reg ; 5.721             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter8a4  ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_lsb_mux_reg ; 5.721             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter8a5  ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_lsb_mux_reg ; 5.721             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[0]                              ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_lsb_mux_reg ; 5.620             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[2]                              ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_lsb_mux_reg ; 5.620             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[3]                              ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_lsb_mux_reg ; 5.620             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter8a12 ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_msb_mux_reg ; 5.534             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter8a11 ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_msb_mux_reg ; 5.534             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter8a9  ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_msb_mux_reg ; 5.534             ;
; cam_wrp:cam_wrp_0|sh_HREF_cam                                                                                                        ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_lsb_mux_reg ; 5.527             ;
; cam_wrp:cam_wrp_0|wr_fifo                                                                                                            ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_lsb_mux_reg ; 5.527             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_lsb_mux_reg              ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_lsb_mux_reg ; 5.527             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_msb_mux_reg              ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_lsb_mux_reg ; 5.527             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[1]                              ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_lsb_mux_reg ; 5.527             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter8a1  ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_lsb_mux_reg ; 5.416             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[8]                              ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_msb_mux_reg ; 5.340             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[7]                              ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_msb_mux_reg ; 5.340             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrptr_g[10]                             ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_msb_mux_reg ; 5.340             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter8a8  ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_msb_mux_reg ; 5.333             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter8a7  ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_msb_mux_reg ; 5.333             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter8a10 ; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|wrfull_eq_comp_msb_mux_reg ; 5.333             ;
; TOP:neiroset|memorywork:block|step[0]                                                                                                ; TOP:neiroset|memorywork:block|addressRAM:inst_1|lastaddr[2]                                                             ; 4.941             ;
; TOP:neiroset|memorywork:block|step_n[0]                                                                                              ; TOP:neiroset|memorywork:block|addressRAM:inst_1|lastaddr[2]                                                             ; 4.941             ;
; rd_addr[15]                                                                                                                          ; sdram_controller:SDRAM|haddr_r[15]                                                                                      ; 4.642             ;
; TOP:neiroset|conv_TOP:conv|STOP                                                                                                      ; TOP:neiroset|conv_TOP:conv|STOP                                                                                         ; 4.635             ;
; TOP:neiroset|memorywork:block|step[1]                                                                                                ; TOP:neiroset|memorywork:block|addressRAM:inst_1|firstaddr[12]                                                           ; 4.603             ;
; TOP:neiroset|memorywork:block|step_n[1]                                                                                              ; TOP:neiroset|memorywork:block|addressRAM:inst_1|firstaddr[12]                                                           ; 4.603             ;
; TOP:neiroset|memorywork:block|step[3]                                                                                                ; TOP:neiroset|memorywork:block|addressRAM:inst_1|firstaddr[12]                                                           ; 4.472             ;
; TOP:neiroset|memorywork:block|step_n[3]                                                                                              ; TOP:neiroset|memorywork:block|addressRAM:inst_1|firstaddr[12]                                                           ; 4.472             ;
; TOP:neiroset|memorywork:block|step[2]                                                                                                ; TOP:neiroset|memorywork:block|addressRAM:inst_1|firstaddr[12]                                                           ; 4.472             ;
; TOP:neiroset|memorywork:block|step_n[2]                                                                                              ; TOP:neiroset|memorywork:block|addressRAM:inst_1|firstaddr[12]                                                           ; 4.472             ;
; rd_addr[19]                                                                                                                          ; sdram_controller:SDRAM|haddr_r[19]                                                                                      ; 4.425             ;
; rd_addr[6]                                                                                                                           ; sdram_controller:SDRAM|haddr_r[6]                                                                                       ; 4.409             ;
; rd_addr[12]                                                                                                                          ; sdram_controller:SDRAM|haddr_r[12]                                                                                      ; 4.353             ;
; rd_addr[8]                                                                                                                           ; sdram_controller:SDRAM|haddr_r[8]                                                                                       ; 4.353             ;
; rd_addr[9]                                                                                                                           ; sdram_controller:SDRAM|haddr_r[9]                                                                                       ; 4.353             ;
; rd_addr[13]                                                                                                                          ; sdram_controller:SDRAM|haddr_r[13]                                                                                      ; 4.344             ;
; rd_addr[11]                                                                                                                          ; sdram_controller:SDRAM|haddr_r[11]                                                                                      ; 4.344             ;
; rd_addr[0]                                                                                                                           ; sdram_controller:SDRAM|haddr_r[0]                                                                                       ; 4.338             ;
; rd_addr[7]                                                                                                                           ; sdram_controller:SDRAM|haddr_r[7]                                                                                       ; 4.316             ;
; rd_addr[3]                                                                                                                           ; sdram_controller:SDRAM|haddr_r[3]                                                                                       ; 4.306             ;
; hellosoc_top:TFT|tft_ili9341:tft|frameBufferLowNibble                                                                                ; hellosoc_top:TFT|tft_ili9341:tft|spiData[6]                                                                             ; 4.283             ;
; rd_addr[10]                                                                                                                          ; sdram_controller:SDRAM|haddr_r[10]                                                                                      ; 4.226             ;
; rd_addr[22]                                                                                                                          ; sdram_controller:SDRAM|haddr_r[22]                                                                                      ; 4.212             ;
; rd_addr[16]                                                                                                                          ; sdram_controller:SDRAM|haddr_r[16]                                                                                      ; 4.210             ;
; rd_addr[20]                                                                                                                          ; sdram_controller:SDRAM|haddr_r[20]                                                                                      ; 4.204             ;
; rd_addr[23]                                                                                                                          ; sdram_controller:SDRAM|haddr_r[23]                                                                                      ; 4.202             ;
; rd_addr[18]                                                                                                                          ; sdram_controller:SDRAM|haddr_r[18]                                                                                      ; 4.171             ;
; rd_addr[14]                                                                                                                          ; sdram_controller:SDRAM|haddr_r[14]                                                                                      ; 4.106             ;
; rd_addr[17]                                                                                                                          ; sdram_controller:SDRAM|haddr_r[17]                                                                                      ; 4.101             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|altsyncram_s8d1:fifo_ram|q_b[3]         ; sdram_controller:SDRAM|wr_data_r[3]                                                                                     ; 4.040             ;
; pre_v2:grayscale|i[3]                                                                                                                ; TOP:neiroset|database:database|altsyncram:storage_rtl_0|altsyncram_quv1:auto_generated|ram_block1a2~porta_address_reg0  ; 3.993             ;
; pre_v2:grayscale|i[4]                                                                                                                ; TOP:neiroset|database:database|altsyncram:storage_rtl_0|altsyncram_quv1:auto_generated|ram_block1a2~porta_address_reg0  ; 3.986             ;
; rd_addr[2]                                                                                                                           ; sdram_controller:SDRAM|haddr_r[2]                                                                                       ; 3.986             ;
; cam_wrp:cam_wrp_0|addr_sdram[6]                                                                                                      ; sdram_controller:SDRAM|haddr_r[6]                                                                                       ; 3.956             ;
; rd_addr[5]                                                                                                                           ; sdram_controller:SDRAM|haddr_r[5]                                                                                       ; 3.955             ;
; rd_addr[1]                                                                                                                           ; sdram_controller:SDRAM|haddr_r[1]                                                                                       ; 3.949             ;
; TOP:neiroset|memorywork:block|step[4]                                                                                                ; TOP:neiroset|memorywork:block|weight_case[0]                                                                            ; 3.943             ;
; TOP:neiroset|memorywork:block|step_n[4]                                                                                              ; TOP:neiroset|memorywork:block|weight_case[0]                                                                            ; 3.943             ;
; rd_addr[4]                                                                                                                           ; sdram_controller:SDRAM|haddr_r[4]                                                                                       ; 3.935             ;
; cam_wrp:cam_wrp_0|addr_sdram[1]                                                                                                      ; sdram_controller:SDRAM|haddr_r[1]                                                                                       ; 3.907             ;
; cam_wrp:cam_wrp_0|addr_sdram[0]                                                                                                      ; sdram_controller:SDRAM|haddr_r[0]                                                                                       ; 3.838             ;
; cam_wrp:cam_wrp_0|addr_sdram[3]                                                                                                      ; sdram_controller:SDRAM|haddr_r[3]                                                                                       ; 3.824             ;
; cam_wrp:cam_wrp_0|addr_sdram[7]                                                                                                      ; sdram_controller:SDRAM|haddr_r[7]                                                                                       ; 3.806             ;
; cam_wrp:cam_wrp_0|addr_sdram[8]                                                                                                      ; sdram_controller:SDRAM|haddr_r[8]                                                                                       ; 3.792             ;
; cam_wrp:cam_wrp_0|addr_sdram[9]                                                                                                      ; sdram_controller:SDRAM|haddr_r[9]                                                                                       ; 3.792             ;
; cam_wrp:cam_wrp_0|addr_sdram[5]                                                                                                      ; sdram_controller:SDRAM|haddr_r[5]                                                                                       ; 3.769             ;
; cam_wrp:cam_wrp_0|addr_sdram[4]                                                                                                      ; sdram_controller:SDRAM|haddr_r[4]                                                                                       ; 3.769             ;
; cam_wrp:cam_wrp_0|wr_enable                                                                                                          ; sdram_controller:SDRAM|wr_data_r[2]                                                                                     ; 3.761             ;
; cam_wrp:cam_wrp_0|addr_sdram[2]                                                                                                      ; sdram_controller:SDRAM|haddr_r[2]                                                                                       ; 3.760             ;
; cam_wrp:cam_wrp_0|fifo_1024x16:input_fifo|dcfifo:dcfifo_component|dcfifo_97u1:auto_generated|altsyncram_s8d1:fifo_ram|q_b[14]        ; sdram_controller:SDRAM|wr_data_r[14]                                                                                    ; 3.749             ;
; pre_v2:grayscale|j[0]                                                                                                                ; TOP:neiroset|database:database|altsyncram:storage_rtl_0|altsyncram_quv1:auto_generated|ram_block1a2~porta_address_reg0  ; 3.730             ;
; pre_v2:grayscale|j[1]                                                                                                                ; TOP:neiroset|database:database|altsyncram:storage_rtl_0|altsyncram_quv1:auto_generated|ram_block1a2~porta_address_reg0  ; 3.723             ;
; pre_v2:grayscale|j[2]                                                                                                                ; TOP:neiroset|database:database|altsyncram:storage_rtl_0|altsyncram_quv1:auto_generated|ram_block1a2~porta_address_reg0  ; 3.671             ;
; cam_wrp:cam_wrp_0|addr_sdram[10]                                                                                                     ; sdram_controller:SDRAM|haddr_r[10]                                                                                      ; 3.657             ;
; cam_wrp:cam_wrp_0|addr_sdram[20]                                                                                                     ; sdram_controller:SDRAM|haddr_r[20]                                                                                      ; 3.633             ;
; cam_wrp:cam_wrp_0|addr_sdram[17]                                                                                                     ; sdram_controller:SDRAM|haddr_r[17]                                                                                      ; 3.632             ;
; cam_wrp:cam_wrp_0|addr_sdram[18]                                                                                                     ; sdram_controller:SDRAM|haddr_r[18]                                                                                      ; 3.609             ;
+--------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CSEMA5F31C6 for design "cam_proj_DE1_SoC"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "pll_for_disp:pll2|altpll:altpll_component|pll_for_disp_altpll:auto_generated|generic_pll1". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 13 pins of 87 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y15_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL pll:pll_for_sdram_0|altpll:altpll_component|pll_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y1_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL pll_for_disp:pll2|altpll:altpll_component|pll_for_disp_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL
Info (11178): Promoted 4 clocks (4 global)
    Info (11162): pll:pll_for_sdram_0|altpll:altpll_component|pll_altpll:auto_generated|wire_generic_pll1_outclk~CLKENA0 with 65 fanout uses global clock CLKCTRL_G4
    Info (11162): pll:pll_for_sdram_0|altpll:altpll_component|pll_altpll:auto_generated|wire_generic_pll4_outclk~CLKENA0 with 1 fanout uses global clock CLKCTRL_G0
    Info (11162): pll:pll_for_sdram_0|altpll:altpll_component|pll_altpll:auto_generated|wire_generic_pll3_outclk~CLKENA0 with 167 fanout uses global clock CLKCTRL_G3
    Info (11162): pll_for_disp:pll2|altpll:altpll_component|pll_for_disp_altpll:auto_generated|wire_generic_pll1_outclk~CLKENA0 with 81 fanout uses global clock CLKCTRL_G6
Info (11191): Automatically promoted 3 clocks (3 global)
    Info (11162): clk50~inputCLKENA0 with 1345 fanout uses global clock CLKCTRL_G5
    Info (11162): rst~inputCLKENA0 with 835 fanout uses global clock CLKCTRL_G7
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): PCLK_cam~inputCLKENA0 with 79 fanout uses global clock CLKCTRL_G10
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 2 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver PCLK_cam~inputCLKENA0, placed at CLKCTRL_G10
        Info (179012): Refclk input I/O pad PCLK_cam is placed onto PIN_AK27
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver rst~inputCLKENA0, placed at CLKCTRL_G7
        Info (179012): Refclk input I/O pad rst is placed onto PIN_AA14
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): TimeQuest Timing Analyzer is analyzing 18 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_45s1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_3f9:dffpipe7|dffe8a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_2f9:dffpipe5|dffe6a* 
    Info (332165): Entity dcfifo_97u1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_1f9:dffpipe14|dffe15a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_0f9:dffpipe12|dffe13a* 
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(117): *ws_dgrp|dffpipe_3f9:dffpipe7|dffe8a* could not be matched with a clock or keeper or register or port or pin or cell or partition File: /home/nastya/altera_lite/16.0/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <to> is not an object ID File: /home/nastya/altera_lite/16.0/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
    Info (332050): run_legacy_fitter_flow File: /home/nastya/altera_lite/16.0/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(117): *ws_dgrp|dffpipe_1f9:dffpipe14|dffe15a* could not be matched with a clock or keeper or register or port or pin or cell or partition File: /home/nastya/altera_lite/16.0/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <to> is not an object ID File: /home/nastya/altera_lite/16.0/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
    Info (332050): run_legacy_fitter_flow File: /home/nastya/altera_lite/16.0/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cam_proj.out.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: neiroset|block|Add11~13  from: cin  to: sumout
    Info (332098): Cell: neiroset|block|Add11~17  from: cin  to: sumout
    Info (332098): Cell: neiroset|block|Add11~1  from: datad  to: sumout
    Info (332098): Cell: neiroset|block|Add11~5  from: cin  to: sumout
    Info (332098): Cell: neiroset|block|Add11~9  from: cin  to: sumout
    Info (332098): Cell: neiroset|block|inst_1|WideOr0~0  from: dataa  to: combout
    Info (332098): Cell: neiroset|block|inst_1|WideOr0~0  from: datab  to: combout
    Info (332098): Cell: neiroset|block|inst_1|WideOr0~0  from: datac  to: combout
    Info (332098): Cell: neiroset|block|inst_1|WideOr0~0  from: datad  to: combout
    Info (332098): Cell: pll2|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: pll2|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll2|altpll_component|auto_generated|generic_pll1~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: pll_for_sdram_0|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: pll_for_sdram_0|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll_for_sdram_0|altpll_component|auto_generated|generic_pll1~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: pll_for_sdram_0|altpll_component|auto_generated|generic_pll3~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll_for_sdram_0|altpll_component|auto_generated|generic_pll4~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 22 registers into blocks of type Block RAM
    Extra Info (176218): Packed 100 registers into blocks of type DSP block
    Extra Info (176220): Created 82 register duplicates
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "RxD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TxD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsync" is assigned to location or region, but does not exist in design
    Warning (15706): Node "vsync" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:18
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:45
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:18
Info (170193): Fitter routing operations beginning
Info (170089): 3e+03 ns of routing delay (approximately 1.8% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 31% of the available device resources in the region that extends from location X22_Y11 to location X32_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:03:15
Info (11888): Total time spent on timing analysis during the Fitter is 31.54 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:40
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file /home/nastya/tensorflow_env/my_tensorflow/SAS_lr2/Verilog-Generator-of-Neural-Net-Digit-Detector-for-FPGA-master/verilog/imp/output_files/cam_proj_DE1_SoC.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 22 warnings
    Info: Peak virtual memory: 2476 megabytes
    Info: Processing ended: Tue Nov 19 23:44:17 2019
    Info: Elapsed time: 00:06:56
    Info: Total CPU time (on all processors): 00:09:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/nastya/tensorflow_env/my_tensorflow/SAS_lr2/Verilog-Generator-of-Neural-Net-Digit-Detector-for-FPGA-master/verilog/imp/output_files/cam_proj_DE1_SoC.fit.smsg.


