
LABORATORIO_3_SPI.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  000002ce  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         0000025a  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000042  00800100  00800100  000002ce  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000002ce  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000300  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000a8  00000000  00000000  00000340  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000d87  00000000  00000000  000003e8  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000009b9  00000000  00000000  0000116f  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000699  00000000  00000000  00001b28  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000138  00000000  00000000  000021c4  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000005f7  00000000  00000000  000022fc  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000038b  00000000  00000000  000028f3  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000078  00000000  00000000  00002c7e  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 3b 00 	jmp	0x76	; 0x76 <__ctors_end>
   4:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
   8:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
   c:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  10:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  14:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  18:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  1c:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  20:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  24:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  28:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  2c:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  30:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  34:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  38:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  3c:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  40:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  44:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  48:	0c 94 ee 00 	jmp	0x1dc	; 0x1dc <__vector_18>
  4c:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  50:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  54:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  58:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  5c:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  60:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  64:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  68:	ac 00       	.word	0x00ac	; ????
  6a:	b3 00       	.word	0x00b3	; ????
  6c:	ba 00       	.word	0x00ba	; ????
  6e:	c4 00       	.word	0x00c4	; ????
  70:	ce 00       	.word	0x00ce	; ????
  72:	d8 00       	.word	0x00d8	; ????
  74:	e2 00       	.word	0x00e2	; ????

00000076 <__ctors_end>:
  76:	11 24       	eor	r1, r1
  78:	1f be       	out	0x3f, r1	; 63
  7a:	cf ef       	ldi	r28, 0xFF	; 255
  7c:	d8 e0       	ldi	r29, 0x08	; 8
  7e:	de bf       	out	0x3e, r29	; 62
  80:	cd bf       	out	0x3d, r28	; 61

00000082 <__do_clear_bss>:
  82:	21 e0       	ldi	r18, 0x01	; 1
  84:	a0 e0       	ldi	r26, 0x00	; 0
  86:	b1 e0       	ldi	r27, 0x01	; 1
  88:	01 c0       	rjmp	.+2      	; 0x8c <.do_clear_bss_start>

0000008a <.do_clear_bss_loop>:
  8a:	1d 92       	st	X+, r1

0000008c <.do_clear_bss_start>:
  8c:	a2 34       	cpi	r26, 0x42	; 66
  8e:	b2 07       	cpc	r27, r18
  90:	e1 f7       	brne	.-8      	; 0x8a <.do_clear_bss_loop>
  92:	0e 94 53 00 	call	0xa6	; 0xa6 <main>
  96:	0c 94 2b 01 	jmp	0x256	; 0x256 <_exit>

0000009a <__bad_interrupt>:
  9a:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

0000009e <setup>:
#define SS_LOW() PORTB &= ~(1<<DDB2);
#define SS_HIGH() PORTB |= (1<<DDB2);


void setup(){
	DDRD = 0xFF;
  9e:	8f ef       	ldi	r24, 0xFF	; 255
  a0:	8a b9       	out	0x0a, r24	; 10
	PORTD = 0x00;
  a2:	1b b8       	out	0x0b, r1	; 11
  a4:	08 95       	ret

000000a6 <main>:
}


int main(void)	
{
	setup();
  a6:	0e 94 4f 00 	call	0x9e	; 0x9e <setup>
	
	uint8_t dato_recibido = 0;	
	SPI_INIT(SPI_MASTER_DIV16, DATA_MSB, CLOCK_LOW, FIRST_EDGE);
  aa:	20 e0       	ldi	r18, 0x00	; 0
  ac:	40 e0       	ldi	r20, 0x00	; 0
  ae:	60 e0       	ldi	r22, 0x00	; 0
  b0:	83 e5       	ldi	r24, 0x53	; 83
  b2:	0e 94 7d 00 	call	0xfa	; 0xfa <SPI_INIT>
	
	
    /* Replace with your application code */
    while (1) 
    {
		SS_LOW();
  b6:	85 b1       	in	r24, 0x05	; 5
  b8:	8b 7f       	andi	r24, 0xFB	; 251
  ba:	85 b9       	out	0x05, r24	; 5
		SPI_WRITE('1');
  bc:	81 e3       	ldi	r24, 0x31	; 49
  be:	0e 94 e9 00 	call	0x1d2	; 0x1d2 <SPI_WRITE>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  c2:	87 ec       	ldi	r24, 0xC7	; 199
  c4:	90 e0       	ldi	r25, 0x00	; 0
  c6:	01 97       	sbiw	r24, 0x01	; 1
  c8:	f1 f7       	brne	.-4      	; 0xc6 <main+0x20>
  ca:	00 c0       	rjmp	.+0      	; 0xcc <main+0x26>
  cc:	00 00       	nop
		_delay_us(50);
		
		SPI_WRITE(0x00);
  ce:	80 e0       	ldi	r24, 0x00	; 0
  d0:	0e 94 e9 00 	call	0x1d2	; 0x1d2 <SPI_WRITE>
		dato_recibido = SPDR;
  d4:	8e b5       	in	r24, 0x2e	; 46
		SS_HIGH();
  d6:	95 b1       	in	r25, 0x05	; 5
  d8:	94 60       	ori	r25, 0x04	; 4
  da:	95 b9       	out	0x05, r25	; 5
		
		PORTD = (dato_recibido >>4) << 2;
  dc:	82 95       	swap	r24
  de:	8f 70       	andi	r24, 0x0F	; 15
  e0:	88 0f       	add	r24, r24
  e2:	88 0f       	add	r24, r24
  e4:	8b b9       	out	0x0b, r24	; 11
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  e6:	9f ef       	ldi	r25, 0xFF	; 255
  e8:	21 ee       	ldi	r18, 0xE1	; 225
  ea:	84 e0       	ldi	r24, 0x04	; 4
  ec:	91 50       	subi	r25, 0x01	; 1
  ee:	20 40       	sbci	r18, 0x00	; 0
  f0:	80 40       	sbci	r24, 0x00	; 0
  f2:	e1 f7       	brne	.-8      	; 0xec <main+0x46>
  f4:	00 c0       	rjmp	.+0      	; 0xf6 <main+0x50>
  f6:	00 00       	nop
  f8:	de cf       	rjmp	.-68     	; 0xb6 <main+0x10>

000000fa <SPI_INIT>:



void SPI_INIT(SPI_TYPE type, SPI_ORDER dataOrder, CLOCK_POLARITY clockPolarity, CLOCK_PHASE clockPhase){
	
	if(type &(1<<MSTR))
  fa:	e8 2f       	mov	r30, r24
  fc:	e0 71       	andi	r30, 0x10	; 16
  fe:	f0 e0       	ldi	r31, 0x00	; 0
 100:	30 97       	sbiw	r30, 0x00	; 0
 102:	51 f0       	breq	.+20     	; 0x118 <SPI_INIT+0x1e>
	{
	 SPI_DDR |= (1<<SPI_MOSI)|(1<<SPI_SCK)|(1<<SPI_SS);
 104:	94 b1       	in	r25, 0x04	; 4
 106:	9c 62       	ori	r25, 0x2C	; 44
 108:	94 b9       	out	0x04, r25	; 4
	 
	 SPI_DDR &= ~(1<<SPI_MISO);
 10a:	94 b1       	in	r25, 0x04	; 4
 10c:	9f 7e       	andi	r25, 0xEF	; 239
 10e:	94 b9       	out	0x04, r25	; 4
	 
	 SPI_PORT |= (1<<SPI_SS);
 110:	95 b1       	in	r25, 0x05	; 5
 112:	94 60       	ori	r25, 0x04	; 4
 114:	95 b9       	out	0x05, r25	; 5
 116:	06 c0       	rjmp	.+12     	; 0x124 <SPI_INIT+0x2a>
	}
	else
	{
		SPI_DDR |= (1<<SPI_MISO);
 118:	94 b1       	in	r25, 0x04	; 4
 11a:	90 61       	ori	r25, 0x10	; 16
 11c:	94 b9       	out	0x04, r25	; 4
		
		SPI_DDR &= ~((1<<SPI_MOSI)|(1<<SPI_SCK)|(1<<SPI_SS));
 11e:	94 b1       	in	r25, 0x04	; 4
 120:	93 7d       	andi	r25, 0xD3	; 211
 122:	94 b9       	out	0x04, r25	; 4
	}
	
	SPCR = (1<<SPE)|(1<<SPIE)|dataOrder|clockPolarity|clockPhase;
 124:	46 2b       	or	r20, r22
 126:	24 2b       	or	r18, r20
 128:	20 6c       	ori	r18, 0xC0	; 192
 12a:	2c bd       	out	0x2c, r18	; 44
	
	if(type &(1<<MSTR))
 12c:	ef 2b       	or	r30, r31
 12e:	21 f0       	breq	.+8      	; 0x138 <SPI_INIT+0x3e>
	{
	SPCR |= (1<<MSTR);
 130:	9c b5       	in	r25, 0x2c	; 44
 132:	90 61       	ori	r25, 0x10	; 16
 134:	9c bd       	out	0x2c, r25	; 44
 136:	03 c0       	rjmp	.+6      	; 0x13e <SPI_INIT+0x44>
	}
	else
	{
		SPCR &= ~(1<<MSTR);
 138:	9c b5       	in	r25, 0x2c	; 44
 13a:	9f 7e       	andi	r25, 0xEF	; 239
 13c:	9c bd       	out	0x2c, r25	; 44
	}
	
	uint8_t V_TEMP = type & 0b00000111;
 13e:	e8 2f       	mov	r30, r24
 140:	e7 70       	andi	r30, 0x07	; 7
	switch(V_TEMP) {
 142:	8e 2f       	mov	r24, r30
 144:	90 e0       	ldi	r25, 0x00	; 0
 146:	87 30       	cpi	r24, 0x07	; 7
 148:	91 05       	cpc	r25, r1
 14a:	08 f0       	brcs	.+2      	; 0x14e <SPI_INIT+0x54>
 14c:	41 c0       	rjmp	.+130    	; 0x1d0 <SPI_INIT+0xd6>
 14e:	fc 01       	movw	r30, r24
 150:	ec 5c       	subi	r30, 0xCC	; 204
 152:	ff 4f       	sbci	r31, 0xFF	; 255
 154:	0c 94 25 01 	jmp	0x24a	; 0x24a <__tablejump2__>
		// DIV2
		case 0: 
			SPCR &= ~((1<<SPR1)|(1<<SPR0)); 
 158:	8c b5       	in	r24, 0x2c	; 44
 15a:	8c 7f       	andi	r24, 0xFC	; 252
 15c:	8c bd       	out	0x2c, r24	; 44
			SPSR |= (1<<SPI2X);            
 15e:	8d b5       	in	r24, 0x2d	; 45
 160:	81 60       	ori	r24, 0x01	; 1
 162:	8d bd       	out	0x2d, r24	; 45
		break;
 164:	08 95       	ret
		// DIV4
		case 1: 
			SPCR &= ~((1<<SPR1)|(1<<SPR0));
 166:	8c b5       	in	r24, 0x2c	; 44
 168:	8c 7f       	andi	r24, 0xFC	; 252
 16a:	8c bd       	out	0x2c, r24	; 44
			SPSR &= ~(1<<SPI2X);         
 16c:	8d b5       	in	r24, 0x2d	; 45
 16e:	8e 7f       	andi	r24, 0xFE	; 254
 170:	8d bd       	out	0x2d, r24	; 45
		break;
 172:	08 95       	ret
		// DIV8
		case 2: 
			SPCR |= (1<<SPR0);
 174:	8c b5       	in	r24, 0x2c	; 44
 176:	81 60       	ori	r24, 0x01	; 1
 178:	8c bd       	out	0x2c, r24	; 44
			SPCR &= ~(1<<SPR1);
 17a:	8c b5       	in	r24, 0x2c	; 44
 17c:	8d 7f       	andi	r24, 0xFD	; 253
 17e:	8c bd       	out	0x2c, r24	; 44
			SPSR |= (1<<SPI2X);            
 180:	8d b5       	in	r24, 0x2d	; 45
 182:	81 60       	ori	r24, 0x01	; 1
 184:	8d bd       	out	0x2d, r24	; 45
		break;
 186:	08 95       	ret
		 // DIV16
		case 3:
			SPCR |= (1<<SPR0);
 188:	8c b5       	in	r24, 0x2c	; 44
 18a:	81 60       	ori	r24, 0x01	; 1
 18c:	8c bd       	out	0x2c, r24	; 44
			SPCR &= ~(1<<SPR1);
 18e:	8c b5       	in	r24, 0x2c	; 44
 190:	8d 7f       	andi	r24, 0xFD	; 253
 192:	8c bd       	out	0x2c, r24	; 44
			SPSR &= ~(1<<SPI2X);           
 194:	8d b5       	in	r24, 0x2d	; 45
 196:	8e 7f       	andi	r24, 0xFE	; 254
 198:	8d bd       	out	0x2d, r24	; 45
		break;
 19a:	08 95       	ret
		// DIV32
		case 4: 
			SPCR &= ~(1<<SPR0);
 19c:	8c b5       	in	r24, 0x2c	; 44
 19e:	8e 7f       	andi	r24, 0xFE	; 254
 1a0:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1<<SPR1);
 1a2:	8c b5       	in	r24, 0x2c	; 44
 1a4:	82 60       	ori	r24, 0x02	; 2
 1a6:	8c bd       	out	0x2c, r24	; 44
			SPSR |= (1<<SPI2X);             
 1a8:	8d b5       	in	r24, 0x2d	; 45
 1aa:	81 60       	ori	r24, 0x01	; 1
 1ac:	8d bd       	out	0x2d, r24	; 45
		break;
 1ae:	08 95       	ret
		 // DIV64
		case 5:
			SPCR &= ~(1<<SPR0);
 1b0:	8c b5       	in	r24, 0x2c	; 44
 1b2:	8e 7f       	andi	r24, 0xFE	; 254
 1b4:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1<<SPR1);
 1b6:	8c b5       	in	r24, 0x2c	; 44
 1b8:	82 60       	ori	r24, 0x02	; 2
 1ba:	8c bd       	out	0x2c, r24	; 44
			SPSR &= ~(1<<SPI2X);            
 1bc:	8d b5       	in	r24, 0x2d	; 45
 1be:	8e 7f       	andi	r24, 0xFE	; 254
 1c0:	8d bd       	out	0x2d, r24	; 45
		break;
 1c2:	08 95       	ret
		// DIV128
		case 6: 
			SPCR |= (1<<SPR0)|(1<<SPR1);
 1c4:	8c b5       	in	r24, 0x2c	; 44
 1c6:	83 60       	ori	r24, 0x03	; 3
 1c8:	8c bd       	out	0x2c, r24	; 44
			SPSR &= ~(1<<SPI2X);            
 1ca:	8d b5       	in	r24, 0x2d	; 45
 1cc:	8e 7f       	andi	r24, 0xFE	; 254
 1ce:	8d bd       	out	0x2d, r24	; 45
 1d0:	08 95       	ret

000001d2 <SPI_WRITE>:
	
}


void SPI_WRITE(uint8_t dato){
	SPDR = dato;
 1d2:	8e bd       	out	0x2e, r24	; 46
	while (!(SPSR &(1<<SPIF)));
 1d4:	0d b4       	in	r0, 0x2d	; 45
 1d6:	07 fe       	sbrs	r0, 7
 1d8:	fd cf       	rjmp	.-6      	; 0x1d4 <SPI_WRITE+0x2>
}
 1da:	08 95       	ret

000001dc <__vector_18>:

static volatile char rx_buffer[RX_BUFFER_SIZE]; //Buffer 
static volatile uint8_t rx_index = 0;           //Posición actual
static volatile uint8_t comando_listo = 0;      //Flag

ISR(USART_RX_vect){
 1dc:	1f 92       	push	r1
 1de:	0f 92       	push	r0
 1e0:	0f b6       	in	r0, 0x3f	; 63
 1e2:	0f 92       	push	r0
 1e4:	11 24       	eor	r1, r1
 1e6:	8f 93       	push	r24
 1e8:	9f 93       	push	r25
 1ea:	ef 93       	push	r30
 1ec:	ff 93       	push	r31
	
	char dato = UDR0;
 1ee:	80 91 c6 00 	lds	r24, 0x00C6	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7f80c6>
	
	if (comando_listo) return;
 1f2:	90 91 00 01 	lds	r25, 0x0100	; 0x800100 <_edata>
 1f6:	91 11       	cpse	r25, r1
 1f8:	1f c0       	rjmp	.+62     	; 0x238 <__vector_18+0x5c>

	if (dato == '\n' || dato == '\r') {
 1fa:	8a 30       	cpi	r24, 0x0A	; 10
 1fc:	11 f0       	breq	.+4      	; 0x202 <__vector_18+0x26>
 1fe:	8d 30       	cpi	r24, 0x0D	; 13
 200:	61 f4       	brne	.+24     	; 0x21a <__vector_18+0x3e>
		rx_buffer[rx_index] = '\0'; //TERMINA EL STRING
 202:	e0 91 01 01 	lds	r30, 0x0101	; 0x800101 <rx_index>
 206:	f0 e0       	ldi	r31, 0x00	; 0
 208:	ee 5f       	subi	r30, 0xFE	; 254
 20a:	fe 4f       	sbci	r31, 0xFE	; 254
 20c:	10 82       	st	Z, r1
		comando_listo = 1;          //SUBE L ABANDERA
 20e:	81 e0       	ldi	r24, 0x01	; 1
 210:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <_edata>
		rx_index = 0;               //REINICIAMOS EL INDICE
 214:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <rx_index>
 218:	0f c0       	rjmp	.+30     	; 0x238 <__vector_18+0x5c>
	}
	else {
		// Guardamos si hay espacio
		if (rx_index < RX_BUFFER_SIZE - 1) {
 21a:	90 91 01 01 	lds	r25, 0x0101	; 0x800101 <rx_index>
 21e:	9f 33       	cpi	r25, 0x3F	; 63
 220:	58 f4       	brcc	.+22     	; 0x238 <__vector_18+0x5c>
			rx_buffer[rx_index] = dato;
 222:	e0 91 01 01 	lds	r30, 0x0101	; 0x800101 <rx_index>
 226:	f0 e0       	ldi	r31, 0x00	; 0
 228:	ee 5f       	subi	r30, 0xFE	; 254
 22a:	fe 4f       	sbci	r31, 0xFE	; 254
 22c:	80 83       	st	Z, r24
			rx_index++;
 22e:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <rx_index>
 232:	8f 5f       	subi	r24, 0xFF	; 255
 234:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <rx_index>
		}
	}
	

}
 238:	ff 91       	pop	r31
 23a:	ef 91       	pop	r30
 23c:	9f 91       	pop	r25
 23e:	8f 91       	pop	r24
 240:	0f 90       	pop	r0
 242:	0f be       	out	0x3f, r0	; 63
 244:	0f 90       	pop	r0
 246:	1f 90       	pop	r1
 248:	18 95       	reti

0000024a <__tablejump2__>:
 24a:	ee 0f       	add	r30, r30
 24c:	ff 1f       	adc	r31, r31
 24e:	05 90       	lpm	r0, Z+
 250:	f4 91       	lpm	r31, Z
 252:	e0 2d       	mov	r30, r0
 254:	09 94       	ijmp

00000256 <_exit>:
 256:	f8 94       	cli

00000258 <__stop_program>:
 258:	ff cf       	rjmp	.-2      	; 0x258 <__stop_program>
