TimeQuest Timing Analyzer report for lab3
Thu Nov 06 21:21:46 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clock'
 13. Slow 1200mV 85C Model Hold: 'Clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'Clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'Clock'
 27. Slow 1200mV 0C Model Hold: 'Clock'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'Clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'Clock'
 40. Fast 1200mV 0C Model Hold: 'Clock'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'Clock'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lab3                                                              ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 280.19 MHz ; 250.0 MHz       ; Clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; Clock ; -2.569 ; -30.554            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; Clock ; 0.403 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; Clock ; -3.000 ; -33.840                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock'                                                                                                                                                                 ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.569 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.082     ; 3.485      ;
; -2.569 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.082     ; 3.485      ;
; -2.561 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.080     ; 3.479      ;
; -2.517 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.084     ; 3.431      ;
; -2.516 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.084     ; 3.430      ;
; -2.510 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.082     ; 3.426      ;
; -2.502 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.084     ; 3.416      ;
; -2.501 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.084     ; 3.415      ;
; -2.495 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.082     ; 3.411      ;
; -2.492 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.075     ; 3.415      ;
; -2.490 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.075     ; 3.413      ;
; -2.489 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.075     ; 3.412      ;
; -2.487 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.075     ; 3.410      ;
; -2.454 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.079     ; 3.373      ;
; -2.454 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.079     ; 3.373      ;
; -2.453 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.082     ; 3.369      ;
; -2.453 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.082     ; 3.369      ;
; -2.450 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.075     ; 3.373      ;
; -2.448 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.075     ; 3.371      ;
; -2.447 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.075     ; 3.370      ;
; -2.446 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.077     ; 3.367      ;
; -2.445 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.075     ; 3.368      ;
; -2.445 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.080     ; 3.363      ;
; -2.439 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.079     ; 3.358      ;
; -2.439 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.079     ; 3.358      ;
; -2.431 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.077     ; 3.352      ;
; -2.407 ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.082     ; 3.323      ;
; -2.407 ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.082     ; 3.323      ;
; -2.399 ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.080     ; 3.317      ;
; -2.377 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.079     ; 3.296      ;
; -2.377 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.079     ; 3.296      ;
; -2.369 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.077     ; 3.290      ;
; -2.366 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.080     ; 3.284      ;
; -2.350 ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.082     ; 3.266      ;
; -2.350 ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.082     ; 3.266      ;
; -2.347 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.084     ; 3.261      ;
; -2.346 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.084     ; 3.260      ;
; -2.346 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.082     ; 3.262      ;
; -2.342 ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.080     ; 3.260      ;
; -2.340 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.082     ; 3.256      ;
; -2.331 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.082     ; 3.247      ;
; -2.313 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.075     ; 3.236      ;
; -2.266 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.075     ; 3.189      ;
; -2.255 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.077     ; 3.176      ;
; -2.242 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.080     ; 3.160      ;
; -2.228 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.077     ; 3.149      ;
; -2.221 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.084     ; 3.135      ;
; -2.220 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.084     ; 3.134      ;
; -2.214 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.082     ; 3.130      ;
; -2.207 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.075     ; 3.130      ;
; -2.205 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.075     ; 3.128      ;
; -2.204 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.075     ; 3.127      ;
; -2.202 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.075     ; 3.125      ;
; -2.197 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.078     ; 3.117      ;
; -2.196 ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.080     ; 3.114      ;
; -2.195 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.078     ; 3.115      ;
; -2.194 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.078     ; 3.114      ;
; -2.192 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.078     ; 3.112      ;
; -2.176 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.082     ; 3.092      ;
; -2.173 ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.080     ; 3.091      ;
; -2.166 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.077     ; 3.087      ;
; -2.164 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.078     ; 3.084      ;
; -2.162 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.078     ; 3.082      ;
; -2.161 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.078     ; 3.081      ;
; -2.159 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.078     ; 3.079      ;
; -2.151 ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.078     ; 3.071      ;
; -2.149 ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.078     ; 3.069      ;
; -2.148 ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.078     ; 3.068      ;
; -2.146 ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.078     ; 3.066      ;
; -2.122 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.082     ; 3.038      ;
; -2.122 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.082     ; 3.038      ;
; -2.114 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.080     ; 3.032      ;
; -2.105 ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.075     ; 3.028      ;
; -2.103 ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.075     ; 3.026      ;
; -2.102 ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.075     ; 3.025      ;
; -2.100 ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.075     ; 3.023      ;
; -2.082 ; fourBitRegister:MSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.079     ; 3.001      ;
; -2.081 ; fourBitRegister:MSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.079     ; 3.000      ;
; -2.075 ; fourBitRegister:MSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.077     ; 2.996      ;
; -2.063 ; fourBitRegister:MSC_max|enARdFF_2:msb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.082     ; 2.979      ;
; -2.063 ; fourBitRegister:MSC_max|enARdFF_2:msb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.082     ; 2.979      ;
; -2.055 ; fourBitRegister:MSC_max|enARdFF_2:msb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.080     ; 2.973      ;
; -2.051 ; fourBitRegister:MSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.079     ; 2.970      ;
; -2.051 ; fourBitRegister:MSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.079     ; 2.970      ;
; -2.050 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.082     ; 2.966      ;
; -2.049 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.075     ; 2.972      ;
; -2.043 ; fourBitRegister:MSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.077     ; 2.964      ;
; -2.032 ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.079     ; 2.951      ;
; -2.032 ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.079     ; 2.951      ;
; -2.028 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.084     ; 2.942      ;
; -2.027 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.084     ; 2.941      ;
; -2.024 ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.077     ; 2.945      ;
; -2.021 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.082     ; 2.937      ;
; -2.008 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.080     ; 2.926      ;
; -2.000 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.078     ; 2.920      ;
; -1.988 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.082     ; 2.904      ;
; -1.985 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.078     ; 2.905      ;
; -1.973 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.082     ; 2.889      ;
; -1.966 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.075     ; 2.889      ;
; -1.951 ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.084     ; 2.865      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock'                                                                                                                                                                 ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; debouncer_2:inst3|enARdFF_2:first|int_q                   ; debouncer_2:inst3|enARdFF_2:first|int_q                   ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.079      ; 0.669      ;
; 0.408 ; debouncer_2:inst3|enARdFF_2:second|int_q                  ; debouncer_2:inst3|enARdFF_2:second|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.674      ;
; 0.437 ; debouncer_2:inst3|enARdFF_2:first|int_q                   ; debouncer_2:inst3|enARdFF_2:second|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.703      ;
; 0.669 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.935      ;
; 0.697 ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.963      ;
; 0.708 ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.974      ;
; 0.723 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.989      ;
; 0.723 ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.989      ;
; 0.727 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.993      ;
; 0.775 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.041      ;
; 0.851 ; debouncer_2:inst3|enARdFF_2:second|int_q                  ; debouncer_2:inst3|enARdFF_2:first|int_q                   ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.117      ;
; 0.859 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.125      ;
; 0.889 ; fourBitRegister:SSC_max|enARdFF_2:msb|int_q               ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.155      ;
; 0.910 ; fourBitRegister:SSC_max|enARdFF_2:lsb|int_q               ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.176      ;
; 0.985 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.251      ;
; 1.055 ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.321      ;
; 1.055 ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.321      ;
; 1.057 ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.323      ;
; 1.059 ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.325      ;
; 1.088 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.077      ; 1.351      ;
; 1.123 ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.389      ;
; 1.143 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.409      ;
; 1.146 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.412      ;
; 1.169 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.435      ;
; 1.186 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.452      ;
; 1.187 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.453      ;
; 1.196 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.462      ;
; 1.208 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.474      ;
; 1.210 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.476      ;
; 1.213 ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.479      ;
; 1.221 ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.077      ; 1.484      ;
; 1.222 ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.077      ; 1.485      ;
; 1.234 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.500      ;
; 1.238 ; fourBitRegister:MSC_max|enARdFF_2:msb|int_q               ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.504      ;
; 1.238 ; fourBitRegister:SSC_max|enARdFF_2:msb|int_q               ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.504      ;
; 1.242 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.077      ; 1.505      ;
; 1.243 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.077      ; 1.506      ;
; 1.245 ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.082      ; 1.513      ;
; 1.255 ; fourBitRegister:SSC_max|enARdFF_2:lsb|int_q               ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.521      ;
; 1.256 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.077      ; 1.519      ;
; 1.263 ; fourBitRegister:MSC_max|enARdFF_2:ssb|int_q               ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.082      ; 1.531      ;
; 1.279 ; fourBitRegister:MSC_max|enARdFF_2:tsb|int_q               ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.082      ; 1.547      ;
; 1.288 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.554      ;
; 1.307 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.082      ; 1.575      ;
; 1.313 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.579      ;
; 1.405 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.671      ;
; 1.414 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.680      ;
; 1.443 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.709      ;
; 1.463 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.082      ; 1.731      ;
; 1.466 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.078      ; 1.730      ;
; 1.474 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.740      ;
; 1.497 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.763      ;
; 1.498 ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.082      ; 1.766      ;
; 1.504 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.082      ; 1.772      ;
; 1.509 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.082      ; 1.777      ;
; 1.509 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.775      ;
; 1.512 ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.778      ;
; 1.530 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.796      ;
; 1.543 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.082      ; 1.811      ;
; 1.561 ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.082      ; 1.829      ;
; 1.575 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.841      ;
; 1.576 ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.078      ; 1.840      ;
; 1.589 ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.082      ; 1.857      ;
; 1.598 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.864      ;
; 1.602 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.868      ;
; 1.604 ; fourBitRegister:MSC_max|enARdFF_2:msb|int_q               ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.870      ;
; 1.607 ; fourBitRegister:MSC_max|enARdFF_2:ssb|int_q               ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.082      ; 1.875      ;
; 1.616 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.881      ;
; 1.623 ; fourBitRegister:MSC_max|enARdFF_2:tsb|int_q               ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.082      ; 1.891      ;
; 1.627 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.082      ; 1.895      ;
; 1.651 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.082      ; 1.919      ;
; 1.658 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.924      ;
; 1.668 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.934      ;
; 1.734 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.078      ; 1.998      ;
; 1.748 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.078      ; 2.012      ;
; 1.755 ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.078      ; 2.019      ;
; 1.761 ; fourBitRegister:MSC_max|enARdFF_2:msb|int_q               ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.082      ; 2.029      ;
; 1.770 ; fourBitRegister:SSC_max|enARdFF_2:msb|int_q               ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.082      ; 2.038      ;
; 1.774 ; debouncer_2:inst3|enARdFF_2:second|int_q                  ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.082      ; 2.042      ;
; 1.777 ; fourBitRegister:MSC_max|enARdFF_2:ssb|int_q               ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.084      ; 2.047      ;
; 1.787 ; fourBitRegister:SSC_max|enARdFF_2:lsb|int_q               ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.082      ; 2.055      ;
; 1.793 ; fourBitRegister:MSC_max|enARdFF_2:tsb|int_q               ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.084      ; 2.063      ;
; 1.794 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.082      ; 2.062      ;
; 1.803 ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.082      ; 2.071      ;
; 1.805 ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.082      ; 2.073      ;
; 1.806 ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.082      ; 2.074      ;
; 1.807 ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.082      ; 2.075      ;
; 1.811 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.082      ; 2.079      ;
; 1.828 ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.078      ; 2.092      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clock'                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clock ; Rise       ; Clock                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; debouncer_2:inst3|enARdFF_2:first|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; debouncer_2:inst3|enARdFF_2:second|int_q                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:msb|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:ssb|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:tsb|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:lsb|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:msb|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:ssb|int_q               ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:tsb|int_q               ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; Clock ; Rise       ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; Clock ; Rise       ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; Clock ; Rise       ; debouncer_2:inst3|enARdFF_2:first|int_q                   ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; Clock ; Rise       ; debouncer_2:inst3|enARdFF_2:second|int_q                  ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:msb|int_q               ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:lsb|int_q               ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:msb|int_q               ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; Clock ; Rise       ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:ssb|int_q               ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:tsb|int_q               ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; Clock ; Rise       ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; Clock ; Rise       ; debouncer_2:inst3|enARdFF_2:first|int_q                   ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; Clock ; Rise       ; debouncer_2:inst3|enARdFF_2:second|int_q                  ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:msb|int_q               ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:lsb|int_q               ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:msb|int_q               ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|o                                             ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0]                               ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|outclk                                 ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; MSC_max|lsb|int_q|clk                                     ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; MSC_max|msb|int_q|clk                                     ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; MSC_max|ssb|int_q|clk                                     ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; MSC_max|tsb|int_q|clk                                     ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; SSC_max|lsb|int_q|clk                                     ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; SSC_max|msb|int_q|clk                                     ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; SSC_max|ssb|int_q|clk                                     ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; SSC_max|tsb|int_q|clk                                     ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; SS_Counter|bit0FF|int_q|clk                               ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; SS_Counter|bit1FF|int_q|clk                               ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; SS_Counter|bit2FF|int_q|clk                               ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; SS_Counter|bit3FF|int_q|clk                               ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst21|EdgeFF|int_q|clk                                   ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|first|int_q|clk                                     ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|second|int_q|clk                                    ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst|S0_Q|int_q|clk                                       ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst|S2_Q|int_q|clk                                       ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Timer|bit0FF|int_q|clk                                    ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Timer|bit1FF|int_q|clk                                    ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Timer|bit2FF|int_q|clk                                    ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Timer|bit3FF|int_q|clk                                    ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst19|EdgeFF|int_q|clk                                   ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst|S1_Q|int_q|clk                                       ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst|S3_Q|int_q|clk                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; CarSensorSignal ; Clock      ; 1.499 ; 1.877 ; Rise       ; Clock           ;
; MSCMax[*]       ; Clock      ; 1.207 ; 1.563 ; Rise       ; Clock           ;
;  MSCMax[0]      ; Clock      ; 1.207 ; 1.563 ; Rise       ; Clock           ;
;  MSCMax[1]      ; Clock      ; 1.067 ; 1.415 ; Rise       ; Clock           ;
;  MSCMax[2]      ; Clock      ; 1.184 ; 1.543 ; Rise       ; Clock           ;
;  MSCMax[3]      ; Clock      ; 1.136 ; 1.502 ; Rise       ; Clock           ;
; SSCMax[*]       ; Clock      ; 1.357 ; 1.688 ; Rise       ; Clock           ;
;  SSCMax[0]      ; Clock      ; 1.160 ; 1.521 ; Rise       ; Clock           ;
;  SSCMax[1]      ; Clock      ; 1.132 ; 1.494 ; Rise       ; Clock           ;
;  SSCMax[2]      ; Clock      ; 1.357 ; 1.688 ; Rise       ; Clock           ;
;  SSCMax[3]      ; Clock      ; 1.182 ; 1.535 ; Rise       ; Clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; CarSensorSignal ; Clock      ; -0.965 ; -1.304 ; Rise       ; Clock           ;
; MSCMax[*]       ; Clock      ; -0.632 ; -0.962 ; Rise       ; Clock           ;
;  MSCMax[0]      ; Clock      ; -0.779 ; -1.127 ; Rise       ; Clock           ;
;  MSCMax[1]      ; Clock      ; -0.632 ; -0.962 ; Rise       ; Clock           ;
;  MSCMax[2]      ; Clock      ; -0.757 ; -1.108 ; Rise       ; Clock           ;
;  MSCMax[3]      ; Clock      ; -0.711 ; -1.067 ; Rise       ; Clock           ;
; SSCMax[*]       ; Clock      ; -0.707 ; -1.061 ; Rise       ; Clock           ;
;  SSCMax[0]      ; Clock      ; -0.734 ; -1.087 ; Rise       ; Clock           ;
;  SSCMax[1]      ; Clock      ; -0.707 ; -1.061 ; Rise       ; Clock           ;
;  SSCMax[2]      ; Clock      ; -0.924 ; -1.247 ; Rise       ; Clock           ;
;  SSCMax[3]      ; Clock      ; -0.755 ; -1.100 ; Rise       ; Clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MSTL[*]   ; Clock      ; 8.420  ; 8.667  ; Rise       ; Clock           ;
;  MSTL[0]  ; Clock      ; 7.590  ; 7.524  ; Rise       ; Clock           ;
;  MSTL[1]  ; Clock      ; 7.748  ; 7.612  ; Rise       ; Clock           ;
;  MSTL[2]  ; Clock      ; 8.420  ; 8.667  ; Rise       ; Clock           ;
; SSTL[*]   ; Clock      ; 9.192  ; 9.198  ; Rise       ; Clock           ;
;  SSTL[0]  ; Clock      ; 7.351  ; 7.293  ; Rise       ; Clock           ;
;  SSTL[1]  ; Clock      ; 7.460  ; 7.387  ; Rise       ; Clock           ;
;  SSTL[2]  ; Clock      ; 9.192  ; 9.198  ; Rise       ; Clock           ;
; sega      ; Clock      ; 8.909  ; 8.782  ; Rise       ; Clock           ;
; segb      ; Clock      ; 10.370 ; 10.523 ; Rise       ; Clock           ;
; segc      ; Clock      ; 8.943  ; 8.837  ; Rise       ; Clock           ;
; segd      ; Clock      ; 10.488 ; 10.355 ; Rise       ; Clock           ;
; sege      ; Clock      ; 10.973 ; 10.922 ; Rise       ; Clock           ;
; segf      ; Clock      ; 10.957 ; 11.061 ; Rise       ; Clock           ;
; segg      ; Clock      ; 8.998  ; 9.103  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MSTL[*]   ; Clock      ; 7.335  ; 7.270  ; Rise       ; Clock           ;
;  MSTL[0]  ; Clock      ; 7.335  ; 7.270  ; Rise       ; Clock           ;
;  MSTL[1]  ; Clock      ; 7.484  ; 7.351  ; Rise       ; Clock           ;
;  MSTL[2]  ; Clock      ; 7.631  ; 7.903  ; Rise       ; Clock           ;
; SSTL[*]   ; Clock      ; 7.103  ; 7.046  ; Rise       ; Clock           ;
;  SSTL[0]  ; Clock      ; 7.103  ; 7.046  ; Rise       ; Clock           ;
;  SSTL[1]  ; Clock      ; 7.207  ; 7.135  ; Rise       ; Clock           ;
;  SSTL[2]  ; Clock      ; 8.175  ; 8.183  ; Rise       ; Clock           ;
; sega      ; Clock      ; 8.049  ; 7.964  ; Rise       ; Clock           ;
; segb      ; Clock      ; 9.554  ; 9.641  ; Rise       ; Clock           ;
; segc      ; Clock      ; 8.174  ; 7.962  ; Rise       ; Clock           ;
; segd      ; Clock      ; 9.555  ; 9.467  ; Rise       ; Clock           ;
; sege      ; Clock      ; 10.019 ; 10.063 ; Rise       ; Clock           ;
; segf      ; Clock      ; 10.098 ; 10.274 ; Rise       ; Clock           ;
; segg      ; Clock      ; 8.133  ; 8.227  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 304.88 MHz ; 250.0 MHz       ; Clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clock ; -2.280 ; -26.643           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clock ; 0.354 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clock ; -3.000 ; -33.840                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock'                                                                                                                                                                  ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.280 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.073     ; 3.206      ;
; -2.280 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.073     ; 3.206      ;
; -2.273 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.201      ;
; -2.216 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.139      ;
; -2.216 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.139      ;
; -2.210 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.074     ; 3.135      ;
; -2.201 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.124      ;
; -2.201 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.124      ;
; -2.195 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.074     ; 3.120      ;
; -2.181 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.113      ;
; -2.179 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.111      ;
; -2.178 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.110      ;
; -2.176 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.108      ;
; -2.144 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.073     ; 3.070      ;
; -2.144 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.073     ; 3.070      ;
; -2.137 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.065      ;
; -2.137 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.069      ;
; -2.136 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.064      ;
; -2.136 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.064      ;
; -2.135 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.067      ;
; -2.134 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.066      ;
; -2.132 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.064      ;
; -2.129 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.069     ; 3.059      ;
; -2.123 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.051      ;
; -2.123 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.051      ;
; -2.116 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.069     ; 3.046      ;
; -2.103 ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.073     ; 3.029      ;
; -2.103 ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.073     ; 3.029      ;
; -2.096 ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.024      ;
; -2.084 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.074     ; 3.009      ;
; -2.077 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.005      ;
; -2.072 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.076     ; 2.995      ;
; -2.072 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.076     ; 2.995      ;
; -2.070 ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.073     ; 2.996      ;
; -2.070 ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.073     ; 2.996      ;
; -2.069 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.074     ; 2.994      ;
; -2.066 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.074     ; 2.991      ;
; -2.063 ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.071     ; 2.991      ;
; -2.063 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.071     ; 2.991      ;
; -2.063 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.071     ; 2.991      ;
; -2.056 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.986      ;
; -2.025 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.067     ; 2.957      ;
; -1.984 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.914      ;
; -1.981 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.067     ; 2.913      ;
; -1.956 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.886      ;
; -1.954 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.076     ; 2.877      ;
; -1.954 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.076     ; 2.877      ;
; -1.948 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.074     ; 2.873      ;
; -1.944 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.067     ; 2.876      ;
; -1.942 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.067     ; 2.874      ;
; -1.941 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.067     ; 2.873      ;
; -1.940 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.074     ; 2.865      ;
; -1.939 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.067     ; 2.871      ;
; -1.928 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 2.856      ;
; -1.904 ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 2.832      ;
; -1.895 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.825      ;
; -1.887 ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 2.815      ;
; -1.883 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.813      ;
; -1.882 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.812      ;
; -1.881 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.811      ;
; -1.878 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.808      ;
; -1.865 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.795      ;
; -1.863 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.793      ;
; -1.862 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.792      ;
; -1.860 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.790      ;
; -1.847 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.073     ; 2.773      ;
; -1.847 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.073     ; 2.773      ;
; -1.842 ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.772      ;
; -1.841 ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.771      ;
; -1.840 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.071     ; 2.768      ;
; -1.840 ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.770      ;
; -1.837 ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.767      ;
; -1.826 ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.067     ; 2.758      ;
; -1.824 ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.067     ; 2.756      ;
; -1.823 ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.067     ; 2.755      ;
; -1.822 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.074     ; 2.747      ;
; -1.821 ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.067     ; 2.753      ;
; -1.810 ; fourBitRegister:MSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.071     ; 2.738      ;
; -1.810 ; fourBitRegister:MSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.071     ; 2.738      ;
; -1.804 ; fourBitRegister:MSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.734      ;
; -1.789 ; fourBitRegister:MSC_max|enARdFF_2:msb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.073     ; 2.715      ;
; -1.789 ; fourBitRegister:MSC_max|enARdFF_2:msb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.073     ; 2.715      ;
; -1.788 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.067     ; 2.720      ;
; -1.782 ; fourBitRegister:MSC_max|enARdFF_2:msb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.071     ; 2.710      ;
; -1.770 ; fourBitRegister:MSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.071     ; 2.698      ;
; -1.770 ; fourBitRegister:MSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.071     ; 2.698      ;
; -1.767 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.076     ; 2.690      ;
; -1.767 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.076     ; 2.690      ;
; -1.763 ; fourBitRegister:MSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.693      ;
; -1.761 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.074     ; 2.686      ;
; -1.748 ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.071     ; 2.676      ;
; -1.748 ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.071     ; 2.676      ;
; -1.741 ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.671      ;
; -1.735 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.071     ; 2.663      ;
; -1.731 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.074     ; 2.656      ;
; -1.723 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.653      ;
; -1.716 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.074     ; 2.641      ;
; -1.709 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.639      ;
; -1.707 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.067     ; 2.639      ;
; -1.707 ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.076     ; 2.630      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock'                                                                                                                                                                  ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; debouncer_2:inst3|enARdFF_2:first|int_q                   ; debouncer_2:inst3|enARdFF_2:first|int_q                   ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.366 ; debouncer_2:inst3|enARdFF_2:second|int_q                  ; debouncer_2:inst3|enARdFF_2:second|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.608      ;
; 0.396 ; debouncer_2:inst3|enARdFF_2:first|int_q                   ; debouncer_2:inst3|enARdFF_2:second|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.638      ;
; 0.609 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 0.852      ;
; 0.639 ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 0.882      ;
; 0.652 ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.894      ;
; 0.658 ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 0.901      ;
; 0.661 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.903      ;
; 0.664 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 0.907      ;
; 0.707 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.071      ; 0.949      ;
; 0.762 ; debouncer_2:inst3|enARdFF_2:second|int_q                  ; debouncer_2:inst3|enARdFF_2:first|int_q                   ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.004      ;
; 0.780 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 1.023      ;
; 0.802 ; fourBitRegister:SSC_max|enARdFF_2:msb|int_q               ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.044      ;
; 0.833 ; fourBitRegister:SSC_max|enARdFF_2:lsb|int_q               ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.075      ;
; 0.895 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 1.138      ;
; 0.958 ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 1.201      ;
; 0.960 ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 1.203      ;
; 0.961 ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 1.204      ;
; 0.962 ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 1.205      ;
; 0.996 ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.238      ;
; 1.001 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.069      ; 1.241      ;
; 1.042 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.284      ;
; 1.046 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 1.289      ;
; 1.066 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 1.309      ;
; 1.077 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.072      ; 1.320      ;
; 1.084 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.326      ;
; 1.093 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 1.336      ;
; 1.107 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 1.350      ;
; 1.108 ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.073      ; 1.352      ;
; 1.109 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 1.352      ;
; 1.118 ; fourBitRegister:SSC_max|enARdFF_2:msb|int_q               ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.360      ;
; 1.121 ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.363      ;
; 1.124 ; fourBitRegister:MSC_max|enARdFF_2:msb|int_q               ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.366      ;
; 1.127 ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.069      ; 1.367      ;
; 1.127 ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.069      ; 1.367      ;
; 1.128 ; fourBitRegister:MSC_max|enARdFF_2:ssb|int_q               ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.073      ; 1.372      ;
; 1.135 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.377      ;
; 1.141 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.069      ; 1.381      ;
; 1.141 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.069      ; 1.381      ;
; 1.144 ; fourBitRegister:SSC_max|enARdFF_2:lsb|int_q               ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.386      ;
; 1.153 ; fourBitRegister:MSC_max|enARdFF_2:tsb|int_q               ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.073      ; 1.397      ;
; 1.157 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 1.400      ;
; 1.158 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.069      ; 1.398      ;
; 1.174 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.073      ; 1.418      ;
; 1.192 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.072      ; 1.435      ;
; 1.272 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 1.515      ;
; 1.272 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 1.515      ;
; 1.308 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.550      ;
; 1.320 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.069      ; 1.560      ;
; 1.331 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.073      ; 1.575      ;
; 1.343 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.072      ; 1.586      ;
; 1.361 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.073      ; 1.605      ;
; 1.363 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.072      ; 1.606      ;
; 1.372 ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.074      ; 1.617      ;
; 1.376 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.618      ;
; 1.381 ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.623      ;
; 1.382 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.073      ; 1.626      ;
; 1.395 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.637      ;
; 1.396 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.073      ; 1.640      ;
; 1.409 ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.074      ; 1.654      ;
; 1.419 ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.073      ; 1.663      ;
; 1.423 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 1.666      ;
; 1.439 ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.069      ; 1.679      ;
; 1.439 ; fourBitRegister:MSC_max|enARdFF_2:ssb|int_q               ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.073      ; 1.683      ;
; 1.443 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 1.686      ;
; 1.445 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 1.688      ;
; 1.458 ; fourBitRegister:MSC_max|enARdFF_2:msb|int_q               ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.700      ;
; 1.464 ; fourBitRegister:MSC_max|enARdFF_2:tsb|int_q               ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.073      ; 1.708      ;
; 1.471 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.071      ; 1.713      ;
; 1.480 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.074      ; 1.725      ;
; 1.485 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.073      ; 1.729      ;
; 1.510 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 1.753      ;
; 1.517 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.072      ; 1.760      ;
; 1.571 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.069      ; 1.811      ;
; 1.583 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.069      ; 1.823      ;
; 1.592 ; fourBitRegister:MSC_max|enARdFF_2:ssb|int_q               ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.076      ; 1.839      ;
; 1.594 ; fourBitRegister:SSC_max|enARdFF_2:msb|int_q               ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.074      ; 1.839      ;
; 1.600 ; debouncer_2:inst3|enARdFF_2:second|int_q                  ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.074      ; 1.845      ;
; 1.606 ; fourBitRegister:MSC_max|enARdFF_2:msb|int_q               ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.074      ; 1.851      ;
; 1.609 ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.069      ; 1.849      ;
; 1.617 ; fourBitRegister:MSC_max|enARdFF_2:tsb|int_q               ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.076      ; 1.864      ;
; 1.620 ; fourBitRegister:SSC_max|enARdFF_2:lsb|int_q               ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.074      ; 1.865      ;
; 1.654 ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.074      ; 1.899      ;
; 1.656 ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.074      ; 1.901      ;
; 1.656 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.074      ; 1.901      ;
; 1.657 ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.074      ; 1.902      ;
; 1.658 ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.074      ; 1.903      ;
; 1.663 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.069      ; 1.903      ;
; 1.663 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.074      ; 1.908      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clock'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clock ; Rise       ; Clock                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; debouncer_2:inst3|enARdFF_2:first|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; debouncer_2:inst3|enARdFF_2:second|int_q                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:msb|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:ssb|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:tsb|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:lsb|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:msb|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ;
; 0.283  ; 0.469        ; 0.186          ; Low Pulse Width  ; Clock ; Rise       ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ;
; 0.283  ; 0.469        ; 0.186          ; Low Pulse Width  ; Clock ; Rise       ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ;
; 0.283  ; 0.469        ; 0.186          ; Low Pulse Width  ; Clock ; Rise       ; debouncer_2:inst3|enARdFF_2:first|int_q                   ;
; 0.283  ; 0.469        ; 0.186          ; Low Pulse Width  ; Clock ; Rise       ; debouncer_2:inst3|enARdFF_2:second|int_q                  ;
; 0.283  ; 0.469        ; 0.186          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ;
; 0.283  ; 0.469        ; 0.186          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:msb|int_q               ;
; 0.283  ; 0.469        ; 0.186          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:ssb|int_q               ;
; 0.283  ; 0.469        ; 0.186          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:tsb|int_q               ;
; 0.283  ; 0.469        ; 0.186          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:lsb|int_q               ;
; 0.283  ; 0.469        ; 0.186          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:msb|int_q               ;
; 0.283  ; 0.469        ; 0.186          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ;
; 0.283  ; 0.469        ; 0.186          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ;
; 0.283  ; 0.469        ; 0.186          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ;
; 0.283  ; 0.469        ; 0.186          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ;
; 0.283  ; 0.469        ; 0.186          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ;
; 0.283  ; 0.469        ; 0.186          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ;
; 0.283  ; 0.469        ; 0.186          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ;
; 0.283  ; 0.469        ; 0.186          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ;
; 0.283  ; 0.469        ; 0.186          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ;
; 0.283  ; 0.469        ; 0.186          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ;
; 0.283  ; 0.469        ; 0.186          ; Low Pulse Width  ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ;
; 0.283  ; 0.469        ; 0.186          ; Low Pulse Width  ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ;
; 0.283  ; 0.469        ; 0.186          ; Low Pulse Width  ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ;
; 0.283  ; 0.469        ; 0.186          ; Low Pulse Width  ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ;
; 0.310  ; 0.528        ; 0.218          ; High Pulse Width ; Clock ; Rise       ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ;
; 0.310  ; 0.528        ; 0.218          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ;
; 0.310  ; 0.528        ; 0.218          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ;
; 0.310  ; 0.528        ; 0.218          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ;
; 0.310  ; 0.528        ; 0.218          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ;
; 0.310  ; 0.528        ; 0.218          ; High Pulse Width ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ;
; 0.310  ; 0.528        ; 0.218          ; High Pulse Width ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; Clock ; Rise       ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; Clock ; Rise       ; debouncer_2:inst3|enARdFF_2:first|int_q                   ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; Clock ; Rise       ; debouncer_2:inst3|enARdFF_2:second|int_q                  ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:msb|int_q               ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:ssb|int_q               ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:tsb|int_q               ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:lsb|int_q               ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:msb|int_q               ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|o                                             ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0]                               ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|outclk                                 ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; MSC_max|lsb|int_q|clk                                     ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; MSC_max|msb|int_q|clk                                     ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; MSC_max|ssb|int_q|clk                                     ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; MSC_max|tsb|int_q|clk                                     ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; SSC_max|lsb|int_q|clk                                     ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; SSC_max|msb|int_q|clk                                     ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; SSC_max|ssb|int_q|clk                                     ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; SSC_max|tsb|int_q|clk                                     ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; SS_Counter|bit0FF|int_q|clk                               ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; SS_Counter|bit1FF|int_q|clk                               ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; SS_Counter|bit2FF|int_q|clk                               ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; SS_Counter|bit3FF|int_q|clk                               ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Timer|bit0FF|int_q|clk                                    ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Timer|bit1FF|int_q|clk                                    ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Timer|bit2FF|int_q|clk                                    ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Timer|bit3FF|int_q|clk                                    ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst19|EdgeFF|int_q|clk                                   ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst21|EdgeFF|int_q|clk                                   ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|first|int_q|clk                                     ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|second|int_q|clk                                    ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst|S0_Q|int_q|clk                                       ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst|S1_Q|int_q|clk                                       ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst|S2_Q|int_q|clk                                       ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst|S3_Q|int_q|clk                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; CarSensorSignal ; Clock      ; 1.282 ; 1.536 ; Rise       ; Clock           ;
; MSCMax[*]       ; Clock      ; 1.004 ; 1.270 ; Rise       ; Clock           ;
;  MSCMax[0]      ; Clock      ; 1.004 ; 1.270 ; Rise       ; Clock           ;
;  MSCMax[1]      ; Clock      ; 0.884 ; 1.128 ; Rise       ; Clock           ;
;  MSCMax[2]      ; Clock      ; 0.984 ; 1.253 ; Rise       ; Clock           ;
;  MSCMax[3]      ; Clock      ; 0.937 ; 1.217 ; Rise       ; Clock           ;
; SSCMax[*]       ; Clock      ; 1.146 ; 1.383 ; Rise       ; Clock           ;
;  SSCMax[0]      ; Clock      ; 0.966 ; 1.234 ; Rise       ; Clock           ;
;  SSCMax[1]      ; Clock      ; 0.942 ; 1.207 ; Rise       ; Clock           ;
;  SSCMax[2]      ; Clock      ; 1.146 ; 1.383 ; Rise       ; Clock           ;
;  SSCMax[3]      ; Clock      ; 0.982 ; 1.249 ; Rise       ; Clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; CarSensorSignal ; Clock      ; -0.804 ; -1.027 ; Rise       ; Clock           ;
; MSCMax[*]       ; Clock      ; -0.499 ; -0.727 ; Rise       ; Clock           ;
;  MSCMax[0]      ; Clock      ; -0.627 ; -0.884 ; Rise       ; Clock           ;
;  MSCMax[1]      ; Clock      ; -0.499 ; -0.727 ; Rise       ; Clock           ;
;  MSCMax[2]      ; Clock      ; -0.608 ; -0.867 ; Rise       ; Clock           ;
;  MSCMax[3]      ; Clock      ; -0.562 ; -0.833 ; Rise       ; Clock           ;
; SSCMax[*]       ; Clock      ; -0.566 ; -0.822 ; Rise       ; Clock           ;
;  SSCMax[0]      ; Clock      ; -0.590 ; -0.849 ; Rise       ; Clock           ;
;  SSCMax[1]      ; Clock      ; -0.566 ; -0.822 ; Rise       ; Clock           ;
;  SSCMax[2]      ; Clock      ; -0.763 ; -0.992 ; Rise       ; Clock           ;
;  SSCMax[3]      ; Clock      ; -0.606 ; -0.864 ; Rise       ; Clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MSTL[*]   ; Clock      ; 7.583 ; 7.830 ; Rise       ; Clock           ;
;  MSTL[0]  ; Clock      ; 6.883 ; 6.759 ; Rise       ; Clock           ;
;  MSTL[1]  ; Clock      ; 7.008 ; 6.839 ; Rise       ; Clock           ;
;  MSTL[2]  ; Clock      ; 7.583 ; 7.830 ; Rise       ; Clock           ;
; SSTL[*]   ; Clock      ; 8.282 ; 8.185 ; Rise       ; Clock           ;
;  SSTL[0]  ; Clock      ; 6.646 ; 6.550 ; Rise       ; Clock           ;
;  SSTL[1]  ; Clock      ; 6.767 ; 6.633 ; Rise       ; Clock           ;
;  SSTL[2]  ; Clock      ; 8.282 ; 8.185 ; Rise       ; Clock           ;
; sega      ; Clock      ; 8.063 ; 7.928 ; Rise       ; Clock           ;
; segb      ; Clock      ; 9.340 ; 9.380 ; Rise       ; Clock           ;
; segc      ; Clock      ; 8.116 ; 7.932 ; Rise       ; Clock           ;
; segd      ; Clock      ; 9.524 ; 9.346 ; Rise       ; Clock           ;
; sege      ; Clock      ; 9.981 ; 9.851 ; Rise       ; Clock           ;
; segf      ; Clock      ; 9.889 ; 9.886 ; Rise       ; Clock           ;
; segg      ; Clock      ; 8.093 ; 8.232 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MSTL[*]   ; Clock      ; 6.636 ; 6.516 ; Rise       ; Clock           ;
;  MSTL[0]  ; Clock      ; 6.636 ; 6.516 ; Rise       ; Clock           ;
;  MSTL[1]  ; Clock      ; 6.753 ; 6.590 ; Rise       ; Clock           ;
;  MSTL[2]  ; Clock      ; 6.845 ; 7.135 ; Rise       ; Clock           ;
; SSTL[*]   ; Clock      ; 6.407 ; 6.314 ; Rise       ; Clock           ;
;  SSTL[0]  ; Clock      ; 6.407 ; 6.314 ; Rise       ; Clock           ;
;  SSTL[1]  ; Clock      ; 6.520 ; 6.391 ; Rise       ; Clock           ;
;  SSTL[2]  ; Clock      ; 7.309 ; 7.267 ; Rise       ; Clock           ;
; sega      ; Clock      ; 7.302 ; 7.159 ; Rise       ; Clock           ;
; segb      ; Clock      ; 8.614 ; 8.598 ; Rise       ; Clock           ;
; segc      ; Clock      ; 7.406 ; 7.154 ; Rise       ; Clock           ;
; segd      ; Clock      ; 8.697 ; 8.515 ; Rise       ; Clock           ;
; sege      ; Clock      ; 9.135 ; 9.022 ; Rise       ; Clock           ;
; segf      ; Clock      ; 9.130 ; 9.136 ; Rise       ; Clock           ;
; segg      ; Clock      ; 7.313 ; 7.458 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clock ; -0.694 ; -7.259            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clock ; 0.182 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clock ; -3.000 ; -28.327                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock'                                                                                                                                                                  ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.694 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.043     ; 1.638      ;
; -0.694 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.043     ; 1.638      ;
; -0.689 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.041     ; 1.635      ;
; -0.685 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.635      ;
; -0.684 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.634      ;
; -0.682 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.632      ;
; -0.680 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.630      ;
; -0.677 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.045     ; 1.619      ;
; -0.677 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.045     ; 1.619      ;
; -0.672 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.043     ; 1.616      ;
; -0.666 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.616      ;
; -0.666 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.045     ; 1.608      ;
; -0.666 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.045     ; 1.608      ;
; -0.665 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.615      ;
; -0.663 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.613      ;
; -0.661 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.611      ;
; -0.661 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.043     ; 1.605      ;
; -0.657 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.041     ; 1.603      ;
; -0.657 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.041     ; 1.603      ;
; -0.652 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.039     ; 1.600      ;
; -0.650 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.041     ; 1.596      ;
; -0.650 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.041     ; 1.596      ;
; -0.646 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.043     ; 1.590      ;
; -0.646 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.043     ; 1.590      ;
; -0.645 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.039     ; 1.593      ;
; -0.641 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.041     ; 1.587      ;
; -0.628 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.041     ; 1.574      ;
; -0.628 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.041     ; 1.574      ;
; -0.623 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.039     ; 1.571      ;
; -0.620 ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.043     ; 1.564      ;
; -0.620 ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.043     ; 1.564      ;
; -0.615 ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.041     ; 1.561      ;
; -0.594 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.045     ; 1.536      ;
; -0.594 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.045     ; 1.536      ;
; -0.589 ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.043     ; 1.533      ;
; -0.589 ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.043     ; 1.533      ;
; -0.589 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.043     ; 1.533      ;
; -0.585 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 1.531      ;
; -0.584 ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.041     ; 1.530      ;
; -0.584 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.043     ; 1.528      ;
; -0.575 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.525      ;
; -0.573 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.043     ; 1.517      ;
; -0.564 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.039     ; 1.512      ;
; -0.557 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.039     ; 1.505      ;
; -0.556 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.506      ;
; -0.553 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 1.499      ;
; -0.550 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.500      ;
; -0.549 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.499      ;
; -0.547 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.497      ;
; -0.545 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.495      ;
; -0.539 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.039     ; 1.487      ;
; -0.538 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.039     ; 1.486      ;
; -0.536 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.045     ; 1.478      ;
; -0.536 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.045     ; 1.478      ;
; -0.536 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.039     ; 1.484      ;
; -0.535 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.039     ; 1.483      ;
; -0.534 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.039     ; 1.482      ;
; -0.531 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.043     ; 1.475      ;
; -0.527 ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 1.473      ;
; -0.521 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.039     ; 1.469      ;
; -0.520 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.039     ; 1.468      ;
; -0.518 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.039     ; 1.466      ;
; -0.516 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.039     ; 1.464      ;
; -0.513 ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.039     ; 1.461      ;
; -0.512 ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.039     ; 1.460      ;
; -0.510 ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.039     ; 1.458      ;
; -0.508 ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.039     ; 1.456      ;
; -0.501 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.043     ; 1.445      ;
; -0.496 ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.446      ;
; -0.495 ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.445      ;
; -0.493 ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.443      ;
; -0.491 ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.441      ;
; -0.486 ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 1.432      ;
; -0.485 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.043     ; 1.429      ;
; -0.485 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.043     ; 1.429      ;
; -0.480 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.041     ; 1.426      ;
; -0.474 ; fourBitRegister:MSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.041     ; 1.420      ;
; -0.474 ; fourBitRegister:MSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.041     ; 1.420      ;
; -0.469 ; fourBitRegister:MSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.039     ; 1.417      ;
; -0.460 ; fourBitRegister:MSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.041     ; 1.406      ;
; -0.460 ; fourBitRegister:MSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.041     ; 1.406      ;
; -0.458 ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.041     ; 1.404      ;
; -0.458 ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.041     ; 1.404      ;
; -0.455 ; fourBitRegister:MSC_max|enARdFF_2:ssb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.039     ; 1.403      ;
; -0.453 ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.039     ; 1.401      ;
; -0.452 ; fourBitRegister:MSC_max|enARdFF_2:msb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.043     ; 1.396      ;
; -0.452 ; fourBitRegister:MSC_max|enARdFF_2:msb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.043     ; 1.396      ;
; -0.447 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.041     ; 1.393      ;
; -0.447 ; fourBitRegister:MSC_max|enARdFF_2:msb|int_q               ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.041     ; 1.393      ;
; -0.443 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.043     ; 1.387      ;
; -0.440 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.390      ;
; -0.429 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.039     ; 1.377      ;
; -0.428 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.378      ;
; -0.427 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.045     ; 1.369      ;
; -0.427 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.045     ; 1.369      ;
; -0.422 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.043     ; 1.366      ;
; -0.419 ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.045     ; 1.361      ;
; -0.419 ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.045     ; 1.361      ;
; -0.419 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 1.000        ; -0.039     ; 1.367      ;
; -0.418 ; debouncer_2:inst3|enARdFF_2:second|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 1.000        ; -0.043     ; 1.362      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock'                                                                                                                                                                  ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.182 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; debouncer_2:inst3|enARdFF_2:first|int_q                   ; debouncer_2:inst3|enARdFF_2:first|int_q                   ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.189 ; debouncer_2:inst3|enARdFF_2:second|int_q                  ; debouncer_2:inst3|enARdFF_2:second|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.314      ;
; 0.203 ; debouncer_2:inst3|enARdFF_2:first|int_q                   ; debouncer_2:inst3|enARdFF_2:second|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.328      ;
; 0.307 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.432      ;
; 0.319 ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.444      ;
; 0.328 ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.453      ;
; 0.332 ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.457      ;
; 0.334 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.459      ;
; 0.337 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.462      ;
; 0.360 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.485      ;
; 0.374 ; debouncer_2:inst3|enARdFF_2:second|int_q                  ; debouncer_2:inst3|enARdFF_2:first|int_q                   ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.499      ;
; 0.404 ; fourBitRegister:SSC_max|enARdFF_2:msb|int_q               ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.529      ;
; 0.408 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.533      ;
; 0.411 ; fourBitRegister:SSC_max|enARdFF_2:lsb|int_q               ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.536      ;
; 0.463 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.588      ;
; 0.480 ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.605      ;
; 0.484 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.039      ; 0.607      ;
; 0.490 ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.615      ;
; 0.491 ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.616      ;
; 0.494 ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.619      ;
; 0.498 ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.623      ;
; 0.526 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.651      ;
; 0.533 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.658      ;
; 0.544 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.669      ;
; 0.545 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.670      ;
; 0.548 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.673      ;
; 0.551 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.676      ;
; 0.554 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.679      ;
; 0.556 ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.681      ;
; 0.558 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.683      ;
; 0.561 ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.039      ; 0.684      ;
; 0.561 ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.039      ; 0.684      ;
; 0.561 ; fourBitRegister:MSC_max|enARdFF_2:msb|int_q               ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.686      ;
; 0.564 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.689      ;
; 0.565 ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.692      ;
; 0.569 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.039      ; 0.692      ;
; 0.569 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.039      ; 0.692      ;
; 0.570 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.039      ; 0.693      ;
; 0.570 ; fourBitRegister:MSC_max|enARdFF_2:ssb|int_q               ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.697      ;
; 0.577 ; fourBitRegister:SSC_max|enARdFF_2:msb|int_q               ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.702      ;
; 0.577 ; fourBitRegister:MSC_max|enARdFF_2:tsb|int_q               ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.704      ;
; 0.581 ; fourBitRegister:SSC_max|enARdFF_2:lsb|int_q               ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.706      ;
; 0.597 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.724      ;
; 0.613 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.738      ;
; 0.630 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.755      ;
; 0.657 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.782      ;
; 0.660 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.787      ;
; 0.668 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.793      ;
; 0.681 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.806      ;
; 0.683 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.808      ;
; 0.688 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.815      ;
; 0.690 ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.815      ;
; 0.692 ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.819      ;
; 0.694 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.819      ;
; 0.696 ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.823      ;
; 0.699 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.824      ;
; 0.701 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.828      ;
; 0.705 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.830      ;
; 0.708 ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.039      ; 0.831      ;
; 0.711 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.039      ; 0.834      ;
; 0.727 ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.854      ;
; 0.727 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.852      ;
; 0.734 ; fourBitRegister:MSC_max|enARdFF_2:msb|int_q               ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.859      ;
; 0.738 ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.865      ;
; 0.743 ; fourBitRegister:MSC_max|enARdFF_2:ssb|int_q               ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.870      ;
; 0.750 ; fourBitRegister:MSC_max|enARdFF_2:tsb|int_q               ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.877      ;
; 0.756 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.881      ;
; 0.764 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.889      ;
; 0.766 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.893      ;
; 0.767 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.892      ;
; 0.770 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.897      ;
; 0.789 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.914      ;
; 0.791 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.041      ; 0.916      ;
; 0.794 ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.039      ; 0.917      ;
; 0.805 ; fourBitRegister:MSC_max|enARdFF_2:msb|int_q               ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.932      ;
; 0.811 ; fourBitRegister:SSC_max|enARdFF_2:msb|int_q               ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.938      ;
; 0.813 ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.940      ;
; 0.814 ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.039      ; 0.937      ;
; 0.814 ; fourBitRegister:MSC_max|enARdFF_2:ssb|int_q               ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.045      ; 0.943      ;
; 0.818 ; fourBitRegister:SSC_max|enARdFF_2:lsb|int_q               ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.945      ;
; 0.821 ; fourBitRegister:MSC_max|enARdFF_2:tsb|int_q               ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.045      ; 0.950      ;
; 0.822 ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.949      ;
; 0.823 ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.950      ;
; 0.825 ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.952      ;
; 0.826 ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.953      ;
; 0.828 ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.955      ;
; 0.831 ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.039      ; 0.954      ;
; 0.834 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ; Clock        ; Clock       ; 0.000        ; 0.039      ; 0.957      ;
; 0.838 ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ; Clock        ; Clock       ; 0.000        ; 0.039      ; 0.961      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clock'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clock ; Rise       ; Clock                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; debouncer_2:inst3|enARdFF_2:first|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; debouncer_2:inst3|enARdFF_2:second|int_q                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:msb|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:ssb|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:tsb|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:lsb|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:msb|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S3_Q|int_q                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; debouncer_2:inst3|enARdFF_2:first|int_q                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; debouncer_2:inst3|enARdFF_2:second|int_q                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:msb|int_q               ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:ssb|int_q               ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:tsb|int_q               ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:lsb|int_q               ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:msb|int_q               ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S2_Q|int_q                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|o                                             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; MSC_max|lsb|int_q|clk                                     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; MSC_max|msb|int_q|clk                                     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; MSC_max|ssb|int_q|clk                                     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; MSC_max|tsb|int_q|clk                                     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; SSC_max|lsb|int_q|clk                                     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; SSC_max|msb|int_q|clk                                     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; SSC_max|ssb|int_q|clk                                     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; SSC_max|tsb|int_q|clk                                     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; SS_Counter|bit0FF|int_q|clk                               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; SS_Counter|bit1FF|int_q|clk                               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; SS_Counter|bit2FF|int_q|clk                               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; SS_Counter|bit3FF|int_q|clk                               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Timer|bit0FF|int_q|clk                                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Timer|bit1FF|int_q|clk                                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Timer|bit2FF|int_q|clk                                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Timer|bit3FF|int_q|clk                                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst19|EdgeFF|int_q|clk                                   ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst21|EdgeFF|int_q|clk                                   ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|first|int_q|clk                                     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|second|int_q|clk                                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst|S0_Q|int_q|clk                                       ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst|S1_Q|int_q|clk                                       ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst|S2_Q|int_q|clk                                       ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst|S3_Q|int_q|clk                                       ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0]                               ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|outclk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~input|i                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|i                                             ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; RisingEdge_Detector:inst19|enARdFF_2:EdgeFF|int_q         ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; RisingEdge_Detector:inst21|enARdFF_2:EdgeFF|int_q         ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; debouncer_2:inst3|enARdFF_2:first|int_q                   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; debouncer_2:inst3|enARdFF_2:second|int_q                  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:lsb|int_q               ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:msb|int_q               ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:ssb|int_q               ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister:MSC_max|enARdFF_2:tsb|int_q               ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:lsb|int_q               ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:msb|int_q               ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:ssb|int_q               ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister:SSC_max|enARdFF_2:tsb|int_q               ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit0FF|int_q ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit1FF|int_q ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit2FF|int_q ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister_Counter:SS_Counter|enARdFF_2:bit3FF|int_q ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit0FF|int_q  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit1FF|int_q  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit2FF|int_q  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; fourBitRegister_LoadHoldDec:Timer|enARdFF_2:bit3FF|int_q  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S0_Q|int_q                  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; fsm_controller:inst|enARdFF_2:S1_Q|int_q                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; CarSensorSignal ; Clock      ; 0.697 ; 1.293 ; Rise       ; Clock           ;
; MSCMax[*]       ; Clock      ; 0.552 ; 1.117 ; Rise       ; Clock           ;
;  MSCMax[0]      ; Clock      ; 0.552 ; 1.117 ; Rise       ; Clock           ;
;  MSCMax[1]      ; Clock      ; 0.503 ; 1.076 ; Rise       ; Clock           ;
;  MSCMax[2]      ; Clock      ; 0.542 ; 1.102 ; Rise       ; Clock           ;
;  MSCMax[3]      ; Clock      ; 0.517 ; 1.074 ; Rise       ; Clock           ;
; SSCMax[*]       ; Clock      ; 0.621 ; 1.179 ; Rise       ; Clock           ;
;  SSCMax[0]      ; Clock      ; 0.529 ; 1.089 ; Rise       ; Clock           ;
;  SSCMax[1]      ; Clock      ; 0.506 ; 1.067 ; Rise       ; Clock           ;
;  SSCMax[2]      ; Clock      ; 0.621 ; 1.179 ; Rise       ; Clock           ;
;  SSCMax[3]      ; Clock      ; 0.544 ; 1.100 ; Rise       ; Clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; CarSensorSignal ; Clock      ; -0.436 ; -1.006 ; Rise       ; Clock           ;
; MSCMax[*]       ; Clock      ; -0.290 ; -0.848 ; Rise       ; Clock           ;
;  MSCMax[0]      ; Clock      ; -0.340 ; -0.898 ; Rise       ; Clock           ;
;  MSCMax[1]      ; Clock      ; -0.290 ; -0.848 ; Rise       ; Clock           ;
;  MSCMax[2]      ; Clock      ; -0.331 ; -0.883 ; Rise       ; Clock           ;
;  MSCMax[3]      ; Clock      ; -0.306 ; -0.855 ; Rise       ; Clock           ;
; SSCMax[*]       ; Clock      ; -0.295 ; -0.848 ; Rise       ; Clock           ;
;  SSCMax[0]      ; Clock      ; -0.318 ; -0.871 ; Rise       ; Clock           ;
;  SSCMax[1]      ; Clock      ; -0.295 ; -0.848 ; Rise       ; Clock           ;
;  SSCMax[2]      ; Clock      ; -0.407 ; -0.957 ; Rise       ; Clock           ;
;  SSCMax[3]      ; Clock      ; -0.333 ; -0.881 ; Rise       ; Clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MSTL[*]   ; Clock      ; 4.474 ; 4.486 ; Rise       ; Clock           ;
;  MSTL[0]  ; Clock      ; 4.001 ; 4.087 ; Rise       ; Clock           ;
;  MSTL[1]  ; Clock      ; 4.028 ; 4.106 ; Rise       ; Clock           ;
;  MSTL[2]  ; Clock      ; 4.474 ; 4.486 ; Rise       ; Clock           ;
; SSTL[*]   ; Clock      ; 4.973 ; 5.123 ; Rise       ; Clock           ;
;  SSTL[0]  ; Clock      ; 3.868 ; 3.943 ; Rise       ; Clock           ;
;  SSTL[1]  ; Clock      ; 3.902 ; 3.978 ; Rise       ; Clock           ;
;  SSTL[2]  ; Clock      ; 4.973 ; 5.123 ; Rise       ; Clock           ;
; sega      ; Clock      ; 4.666 ; 4.719 ; Rise       ; Clock           ;
; segb      ; Clock      ; 5.657 ; 5.853 ; Rise       ; Clock           ;
; segc      ; Clock      ; 4.653 ; 4.741 ; Rise       ; Clock           ;
; segd      ; Clock      ; 5.460 ; 5.637 ; Rise       ; Clock           ;
; sege      ; Clock      ; 5.716 ; 5.932 ; Rise       ; Clock           ;
; segf      ; Clock      ; 5.927 ; 6.141 ; Rise       ; Clock           ;
; segg      ; Clock      ; 4.829 ; 4.737 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MSTL[*]   ; Clock      ; 3.870 ; 3.953 ; Rise       ; Clock           ;
;  MSTL[0]  ; Clock      ; 3.870 ; 3.953 ; Rise       ; Clock           ;
;  MSTL[1]  ; Clock      ; 3.894 ; 3.968 ; Rise       ; Clock           ;
;  MSTL[2]  ; Clock      ; 4.101 ; 4.092 ; Rise       ; Clock           ;
; SSTL[*]   ; Clock      ; 3.741 ; 3.813 ; Rise       ; Clock           ;
;  SSTL[0]  ; Clock      ; 3.741 ; 3.813 ; Rise       ; Clock           ;
;  SSTL[1]  ; Clock      ; 3.772 ; 3.846 ; Rise       ; Clock           ;
;  SSTL[2]  ; Clock      ; 4.509 ; 4.590 ; Rise       ; Clock           ;
; sega      ; Clock      ; 4.196 ; 4.284 ; Rise       ; Clock           ;
; segb      ; Clock      ; 5.207 ; 5.380 ; Rise       ; Clock           ;
; segc      ; Clock      ; 4.241 ; 4.270 ; Rise       ; Clock           ;
; segd      ; Clock      ; 4.956 ; 5.158 ; Rise       ; Clock           ;
; sege      ; Clock      ; 5.199 ; 5.485 ; Rise       ; Clock           ;
; segf      ; Clock      ; 5.464 ; 5.736 ; Rise       ; Clock           ;
; segg      ; Clock      ; 4.370 ; 4.263 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.569  ; 0.182 ; N/A      ; N/A     ; -3.000              ;
;  Clock           ; -2.569  ; 0.182 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -30.554 ; 0.0   ; 0.0      ; 0.0     ; -33.84              ;
;  Clock           ; -30.554 ; 0.000 ; N/A      ; N/A     ; -33.840             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; CarSensorSignal ; Clock      ; 1.499 ; 1.877 ; Rise       ; Clock           ;
; MSCMax[*]       ; Clock      ; 1.207 ; 1.563 ; Rise       ; Clock           ;
;  MSCMax[0]      ; Clock      ; 1.207 ; 1.563 ; Rise       ; Clock           ;
;  MSCMax[1]      ; Clock      ; 1.067 ; 1.415 ; Rise       ; Clock           ;
;  MSCMax[2]      ; Clock      ; 1.184 ; 1.543 ; Rise       ; Clock           ;
;  MSCMax[3]      ; Clock      ; 1.136 ; 1.502 ; Rise       ; Clock           ;
; SSCMax[*]       ; Clock      ; 1.357 ; 1.688 ; Rise       ; Clock           ;
;  SSCMax[0]      ; Clock      ; 1.160 ; 1.521 ; Rise       ; Clock           ;
;  SSCMax[1]      ; Clock      ; 1.132 ; 1.494 ; Rise       ; Clock           ;
;  SSCMax[2]      ; Clock      ; 1.357 ; 1.688 ; Rise       ; Clock           ;
;  SSCMax[3]      ; Clock      ; 1.182 ; 1.535 ; Rise       ; Clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; CarSensorSignal ; Clock      ; -0.436 ; -1.006 ; Rise       ; Clock           ;
; MSCMax[*]       ; Clock      ; -0.290 ; -0.727 ; Rise       ; Clock           ;
;  MSCMax[0]      ; Clock      ; -0.340 ; -0.884 ; Rise       ; Clock           ;
;  MSCMax[1]      ; Clock      ; -0.290 ; -0.727 ; Rise       ; Clock           ;
;  MSCMax[2]      ; Clock      ; -0.331 ; -0.867 ; Rise       ; Clock           ;
;  MSCMax[3]      ; Clock      ; -0.306 ; -0.833 ; Rise       ; Clock           ;
; SSCMax[*]       ; Clock      ; -0.295 ; -0.822 ; Rise       ; Clock           ;
;  SSCMax[0]      ; Clock      ; -0.318 ; -0.849 ; Rise       ; Clock           ;
;  SSCMax[1]      ; Clock      ; -0.295 ; -0.822 ; Rise       ; Clock           ;
;  SSCMax[2]      ; Clock      ; -0.407 ; -0.957 ; Rise       ; Clock           ;
;  SSCMax[3]      ; Clock      ; -0.333 ; -0.864 ; Rise       ; Clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MSTL[*]   ; Clock      ; 8.420  ; 8.667  ; Rise       ; Clock           ;
;  MSTL[0]  ; Clock      ; 7.590  ; 7.524  ; Rise       ; Clock           ;
;  MSTL[1]  ; Clock      ; 7.748  ; 7.612  ; Rise       ; Clock           ;
;  MSTL[2]  ; Clock      ; 8.420  ; 8.667  ; Rise       ; Clock           ;
; SSTL[*]   ; Clock      ; 9.192  ; 9.198  ; Rise       ; Clock           ;
;  SSTL[0]  ; Clock      ; 7.351  ; 7.293  ; Rise       ; Clock           ;
;  SSTL[1]  ; Clock      ; 7.460  ; 7.387  ; Rise       ; Clock           ;
;  SSTL[2]  ; Clock      ; 9.192  ; 9.198  ; Rise       ; Clock           ;
; sega      ; Clock      ; 8.909  ; 8.782  ; Rise       ; Clock           ;
; segb      ; Clock      ; 10.370 ; 10.523 ; Rise       ; Clock           ;
; segc      ; Clock      ; 8.943  ; 8.837  ; Rise       ; Clock           ;
; segd      ; Clock      ; 10.488 ; 10.355 ; Rise       ; Clock           ;
; sege      ; Clock      ; 10.973 ; 10.922 ; Rise       ; Clock           ;
; segf      ; Clock      ; 10.957 ; 11.061 ; Rise       ; Clock           ;
; segg      ; Clock      ; 8.998  ; 9.103  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MSTL[*]   ; Clock      ; 3.870 ; 3.953 ; Rise       ; Clock           ;
;  MSTL[0]  ; Clock      ; 3.870 ; 3.953 ; Rise       ; Clock           ;
;  MSTL[1]  ; Clock      ; 3.894 ; 3.968 ; Rise       ; Clock           ;
;  MSTL[2]  ; Clock      ; 4.101 ; 4.092 ; Rise       ; Clock           ;
; SSTL[*]   ; Clock      ; 3.741 ; 3.813 ; Rise       ; Clock           ;
;  SSTL[0]  ; Clock      ; 3.741 ; 3.813 ; Rise       ; Clock           ;
;  SSTL[1]  ; Clock      ; 3.772 ; 3.846 ; Rise       ; Clock           ;
;  SSTL[2]  ; Clock      ; 4.509 ; 4.590 ; Rise       ; Clock           ;
; sega      ; Clock      ; 4.196 ; 4.284 ; Rise       ; Clock           ;
; segb      ; Clock      ; 5.207 ; 5.380 ; Rise       ; Clock           ;
; segc      ; Clock      ; 4.241 ; 4.270 ; Rise       ; Clock           ;
; segd      ; Clock      ; 4.956 ; 5.158 ; Rise       ; Clock           ;
; sege      ; Clock      ; 5.199 ; 5.485 ; Rise       ; Clock           ;
; segf      ; Clock      ; 5.464 ; 5.736 ; Rise       ; Clock           ;
; segg      ; Clock      ; 4.370 ; 4.263 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sega          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segb          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segc          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segd          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sege          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segf          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segg          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MSTL[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MSTL[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MSTL[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSTL[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSTL[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSTL[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CarSensorSignal         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MSCMax[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MSCMax[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MSCMax[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MSCMax[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SSCMax[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SSCMax[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SSCMax[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SSCMax[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sega          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segb          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; segc          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segd          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; sege          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; segf          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; segg          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; MSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; SSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sega          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segb          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; segc          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segd          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; sege          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; segf          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; segg          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; MSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; SSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sega          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segb          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; segc          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segd          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; sege          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; segf          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; segg          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; MSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; SSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 558      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 558      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 34    ; 34   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 36    ; 36   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Nov 06 21:21:35 2025
Info: Command: quartus_sta lab3 -c lab3
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.569
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.569       -30.554 Clock 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.403         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -33.840 Clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.280
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.280       -26.643 Clock 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.354         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -33.840 Clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.694
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.694        -7.259 Clock 
Info (332146): Worst-case hold slack is 0.182
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.182         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -28.327 Clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4742 megabytes
    Info: Processing ended: Thu Nov 06 21:21:45 2025
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:09


