TimeQuest Timing Analyzer report for BoardTest
Wed Apr 18 21:16:40 2012
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'clk'
 31. Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 32. Fast Model Hold: 'clk'
 33. Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 34. Fast Model Minimum Pulse Width: 'clk'
 35. Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name      ; BoardTest                                        ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C8T144C8                                      ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                             ;
; clk_div:U_1HzClkDivider|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:U_1HzClkDivider|clk_out } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                  ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; 205.17 MHz ; 205.17 MHz      ; clk                             ;                                                       ;
; 412.54 MHz ; 402.58 MHz      ; clk_div:U_1HzClkDivider|clk_out ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -4.830 ; -402.195      ;
; clk_div:U_1HzClkDivider|clk_out ; -1.424 ; -8.693        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.499 ; 0.000         ;
; clk_div:U_1HzClkDivider|clk_out ; 0.499 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.941 ; -249.769      ;
; clk_div:U_1HzClkDivider|clk_out ; -0.742 ; -13.356       ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                         ;
+--------+---------------------------------------+---------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -4.830 ; counter[1]                            ; motor_pwm:Motor_3|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.045     ; 4.825      ;
; -4.754 ; current_State                         ; motor_pwm:Motor_3|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.045     ; 4.749      ;
; -4.716 ; counter[2]                            ; motor_pwm:Motor_5|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.044     ; 4.712      ;
; -4.687 ; counter[3]                            ; motor_pwm:Motor_5|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.044     ; 4.683      ;
; -4.672 ; counter[1]                            ; motor_pwm:Motor_5|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.044     ; 4.668      ;
; -4.573 ; counter[1]                            ; motor_pwm:Motor_1|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.046     ; 4.567      ;
; -4.571 ; current_State                         ; motor_pwm:Motor_5|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.044     ; 4.567      ;
; -4.551 ; counter[3]                            ; motor_pwm:Motor_3|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.045     ; 4.546      ;
; -4.519 ; counter[2]                            ; motor_pwm:Motor_3|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.045     ; 4.514      ;
; -4.435 ; current_State                         ; motor_pwm:Motor_1|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.046     ; 4.429      ;
; -4.349 ; counter[4]                            ; motor_pwm:Motor_3|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.045     ; 4.344      ;
; -4.231 ; counter[4]                            ; motor_pwm:Motor_5|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.044     ; 4.227      ;
; -4.220 ; counter[3]                            ; motor_pwm:Motor_1|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.046     ; 4.214      ;
; -4.160 ; current_State                         ; motor_pwm:Motor_2|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.045     ; 4.155      ;
; -4.156 ; counter[4]                            ; motor_pwm:Motor_1|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.046     ; 4.150      ;
; -4.152 ; counter[5]                            ; motor_pwm:Motor_3|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.045     ; 4.147      ;
; -4.137 ; counter[4]                            ; motor_pwm:Motor_2|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.045     ; 4.132      ;
; -4.128 ; counter[2]                            ; motor_pwm:Motor_1|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.046     ; 4.122      ;
; -4.126 ; counter[1]                            ; motor_pwm:Motor_2|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.045     ; 4.121      ;
; -4.119 ; counter[6]                            ; motor_pwm:Motor_5|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.044     ; 4.115      ;
; -4.074 ; counter[6]                            ; motor_pwm:Motor_3|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.045     ; 4.069      ;
; -4.032 ; counter[5]                            ; motor_pwm:Motor_5|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.044     ; 4.028      ;
; -3.935 ; counter[2]                            ; motor_pwm:Motor_2|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.045     ; 3.930      ;
; -3.894 ; counter[3]                            ; motor_pwm:Motor_2|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.045     ; 3.889      ;
; -3.874 ; clk_div:U_1HzClkDivider|cnt[2]        ; clk_div:U_1HzClkDivider|cnt[21]       ; clk                             ; clk         ; 1.000        ; 0.004      ; 4.918      ;
; -3.873 ; counter[5]                            ; motor_pwm:Motor_1|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.046     ; 3.867      ;
; -3.819 ; clk_div:U_1HzClkDivider|cnt[1]        ; clk_div:U_1HzClkDivider|cnt[21]       ; clk                             ; clk         ; 1.000        ; 0.004      ; 4.863      ;
; -3.788 ; counter[6]                            ; motor_pwm:Motor_1|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.046     ; 3.782      ;
; -3.786 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegZM|tmp[4] ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.825      ;
; -3.786 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegZM|tmp[1] ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.825      ;
; -3.786 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegZM|tmp[0] ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.825      ;
; -3.786 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegZM|tmp[2] ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.825      ;
; -3.786 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegZM|tmp[3] ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.825      ;
; -3.786 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegZM|tmp[5] ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.825      ;
; -3.786 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegZM|tmp[6] ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.825      ;
; -3.786 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegZM|tmp[7] ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.825      ;
; -3.785 ; clk_div:U_1HzClkDivider|cnt[2]        ; clk_div:U_1HzClkDivider|cnt[22]       ; clk                             ; clk         ; 1.000        ; 0.004      ; 4.829      ;
; -3.772 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAD|tmp[4] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.810      ;
; -3.772 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAD|tmp[1] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.810      ;
; -3.772 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAD|tmp[0] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.810      ;
; -3.772 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAD|tmp[2] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.810      ;
; -3.772 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAD|tmp[3] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.810      ;
; -3.772 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAD|tmp[5] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.810      ;
; -3.772 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAD|tmp[6] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.810      ;
; -3.772 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAD|tmp[7] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.810      ;
; -3.770 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAM|tmp[4] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.808      ;
; -3.770 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAM|tmp[1] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.808      ;
; -3.770 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAM|tmp[0] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.808      ;
; -3.770 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAM|tmp[2] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.808      ;
; -3.770 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAM|tmp[3] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.808      ;
; -3.770 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAM|tmp[5] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.808      ;
; -3.770 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAM|tmp[6] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.808      ;
; -3.770 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAM|tmp[7] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.808      ;
; -3.754 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[4] ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.793      ;
; -3.754 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[1] ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.793      ;
; -3.754 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[0] ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.793      ;
; -3.754 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[2] ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.793      ;
; -3.754 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[3] ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.793      ;
; -3.754 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[5] ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.793      ;
; -3.754 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[6] ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.793      ;
; -3.754 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[7] ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.793      ;
; -3.751 ; counter[6]                            ; motor_pwm:Motor_2|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.045     ; 3.746      ;
; -3.740 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAD|tmp[4] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.778      ;
; -3.740 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAD|tmp[1] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.778      ;
; -3.740 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAD|tmp[0] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.778      ;
; -3.740 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAD|tmp[2] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.778      ;
; -3.740 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAD|tmp[3] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.778      ;
; -3.740 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAD|tmp[5] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.778      ;
; -3.740 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAD|tmp[6] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.778      ;
; -3.740 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAD|tmp[7] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.778      ;
; -3.738 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[4] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.776      ;
; -3.738 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[1] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.776      ;
; -3.738 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[0] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.776      ;
; -3.738 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[2] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.776      ;
; -3.738 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[3] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.776      ;
; -3.738 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[5] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.776      ;
; -3.738 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[6] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.776      ;
; -3.738 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[7] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.776      ;
; -3.736 ; clk_div:U_1HzClkDivider|cnt[13]       ; clk_div:U_1HzClkDivider|cnt[22]       ; clk                             ; clk         ; 1.000        ; 0.000      ; 4.776      ;
; -3.733 ; counter[5]                            ; motor_pwm:Motor_2|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.045     ; 3.728      ;
; -3.730 ; clk_div:U_1HzClkDivider|cnt[1]        ; clk_div:U_1HzClkDivider|cnt[22]       ; clk                             ; clk         ; 1.000        ; 0.004      ; 4.774      ;
; -3.677 ; clk_div:U_1HzClkDivider|cnt[0]        ; clk_div:U_1HzClkDivider|cnt[21]       ; clk                             ; clk         ; 1.000        ; 0.005      ; 4.722      ;
; -3.668 ; clk_div:U_1HzClkDivider|cnt[13]       ; clk_div:U_1HzClkDivider|cnt[6]        ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.704      ;
; -3.666 ; clk_div:U_1HzClkDivider|cnt[13]       ; clk_div:U_1HzClkDivider|cnt[7]        ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.702      ;
; -3.642 ; counter[7]                            ; motor_pwm:Motor_3|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.045     ; 3.637      ;
; -3.629 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegZM|tmp[4] ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.668      ;
; -3.629 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegZM|tmp[1] ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.668      ;
; -3.629 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegZM|tmp[0] ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.668      ;
; -3.629 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegZM|tmp[2] ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.668      ;
; -3.629 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegZM|tmp[3] ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.668      ;
; -3.629 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegZM|tmp[5] ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.668      ;
; -3.629 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegZM|tmp[6] ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.668      ;
; -3.629 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegZM|tmp[7] ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.668      ;
; -3.615 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegAD|tmp[4] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.653      ;
; -3.615 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegAD|tmp[1] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.653      ;
; -3.615 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegAD|tmp[0] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.653      ;
; -3.615 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegAD|tmp[2] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.653      ;
; -3.615 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegAD|tmp[3] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.653      ;
; -3.615 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegAD|tmp[5] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.653      ;
; -3.615 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegAD|tmp[6] ; clk                             ; clk         ; 1.000        ; -0.002     ; 4.653      ;
+--------+---------------------------------------+---------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+--------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.424 ; counter[1]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.464      ;
; -1.395 ; current_State ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.435      ;
; -1.338 ; counter[1]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.378      ;
; -1.309 ; current_State ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.349      ;
; -1.270 ; counter[2]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.310      ;
; -1.256 ; counter[3]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.296      ;
; -1.252 ; counter[1]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.292      ;
; -1.223 ; current_State ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.263      ;
; -1.184 ; counter[2]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.224      ;
; -1.170 ; counter[3]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.210      ;
; -1.166 ; counter[1]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.206      ;
; -1.137 ; current_State ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.177      ;
; -1.098 ; counter[2]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.138      ;
; -1.089 ; counter[4]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.129      ;
; -1.085 ; counter[5]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.125      ;
; -1.084 ; counter[3]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.124      ;
; -1.080 ; counter[1]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.120      ;
; -1.051 ; current_State ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.091      ;
; -1.012 ; counter[2]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.052      ;
; -1.003 ; counter[4]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.043      ;
; -0.999 ; counter[5]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.039      ;
; -0.998 ; counter[3]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.038      ;
; -0.994 ; counter[1]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.034      ;
; -0.965 ; current_State ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.005      ;
; -0.926 ; counter[6]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.966      ;
; -0.926 ; counter[2]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.966      ;
; -0.922 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; -0.021     ; 1.941      ;
; -0.917 ; counter[4]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.957      ;
; -0.519 ; counter[5]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.559      ;
; -0.518 ; counter[3]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.558      ;
; -0.517 ; counter[1]    ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.557      ;
; -0.487 ; current_State ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.527      ;
; -0.447 ; counter[6]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.487      ;
; -0.447 ; counter[2]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.487      ;
; -0.438 ; counter[4]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.478      ;
; -0.024 ; counter[7]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.064      ;
; 0.235  ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.805      ;
+--------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                  ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; motor_pwm:Motor_1|pulsecount[0]                     ; motor_pwm:Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|LED                        ; SPI_Slave:U_PICSPI_Slave|LED                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:Registers|reg_controller:RegCont|state.rd2   ; regmap:Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:Registers|reg_controller:RegCont|state.ra1   ; regmap:Registers|reg_controller:RegCont|state.ra1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.746 ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]                   ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.748 ; motor_pwm:Motor_1|pulsecount[11]                    ; motor_pwm:Motor_1|pulsecount[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; motor_pwm:Motor_1|clockcount[6]                     ; motor_pwm:Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.761 ; regmap:Registers|reg_controller:RegCont|state.wd1   ; regmap:Registers|reg_controller:RegCont|state.wd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.780 ; SPI_Slave:U_PICSPI_Slave|SCKr[1]                    ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.086      ;
; 0.909 ; regmap:Registers|reg_controller:RegCont|state.wa1   ; regmap:Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.215      ;
; 0.934 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.240      ;
; 0.934 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.240      ;
; 0.939 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                   ; SPI_Slave:U_PICSPI_Slave|SSELr[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.245      ;
; 0.944 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.rd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.250      ;
; 0.950 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.wa1   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.256      ;
; 0.950 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.wd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.256      ;
; 0.956 ; SPI_Slave:U_PICSPI_Slave|byte_received              ; SPI_Slave:U_PICSPI_Slave|LED                        ; clk          ; clk         ; 0.000        ; -0.001     ; 1.261      ;
; 1.129 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                   ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.435      ;
; 1.152 ; SPI_Slave:U_PICSPI_Slave|cnt[2]                     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]          ; clk          ; clk         ; 0.000        ; -0.002     ; 1.456      ;
; 1.164 ; SPI_Slave:U_PICSPI_Slave|cnt[2]                     ; SPI_Slave:U_PICSPI_Slave|cnt[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.167 ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; SPI_Slave:U_PICSPI_Slave|cnt[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.473      ;
; 1.170 ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]                   ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.476      ;
; 1.171 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; SPI_Slave:U_PICSPI_Slave|LED                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; motor_pwm:Motor_1|pulsecount[9]                     ; motor_pwm:Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; motor_pwm:Motor_1|clockcount[5]                     ; motor_pwm:Motor_1|clockcount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; motor_pwm:Motor_1|clockcount[3]                     ; motor_pwm:Motor_1|clockcount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; motor_pwm:Motor_1|clockcount[1]                     ; motor_pwm:Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; SPI_Slave:U_PICSPI_Slave|cnt[6]                     ; SPI_Slave:U_PICSPI_Slave|cnt[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; SPI_Slave:U_PICSPI_Slave|cnt[4]                     ; SPI_Slave:U_PICSPI_Slave|cnt[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.176 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; clk_div:U_1HzClkDivider|cnt[20]                     ; clk_div:U_1HzClkDivider|cnt[20]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; clk_div:U_1HzClkDivider|cnt[18]                     ; clk_div:U_1HzClkDivider|cnt[18]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.180 ; clk_div:U_1HzClkDivider|cnt[12]                     ; clk_div:U_1HzClkDivider|cnt[12]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.486      ;
; 1.181 ; clk_div:U_1HzClkDivider|cnt[15]                     ; clk_div:U_1HzClkDivider|cnt[15]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.181 ; clk_div:U_1HzClkDivider|cnt[13]                     ; clk_div:U_1HzClkDivider|cnt[13]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.182 ; clk_div:U_1HzClkDivider|cnt[8]                      ; clk_div:U_1HzClkDivider|cnt[8]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.183 ; clk_div:U_1HzClkDivider|cnt[9]                      ; clk_div:U_1HzClkDivider|cnt[9]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.489      ;
; 1.183 ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; SPI_Slave:U_PICSPI_Slave|byte_received              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.489      ;
; 1.185 ; motor_pwm:Motor_1|pulsecount[2]                     ; motor_pwm:Motor_1|pulsecount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.186 ; motor_pwm:Motor_1|pulsecount[7]                     ; motor_pwm:Motor_1|pulsecount[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; motor_pwm:Motor_1|pulsecount[4]                     ; motor_pwm:Motor_1|pulsecount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; clk_div:U_1HzClkDivider|cnt[10]                     ; clk_div:U_1HzClkDivider|cnt[10]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.216 ; clk_div:U_1HzClkDivider|cnt[3]                      ; clk_div:U_1HzClkDivider|cnt[3]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.216 ; SPI_Slave:U_PICSPI_Slave|cnt[1]                     ; SPI_Slave:U_PICSPI_Slave|cnt[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.217 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.523      ;
; 1.221 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.225 ; motor_pwm:Motor_1|clockcount[2]                     ; motor_pwm:Motor_1|clockcount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; clk_div:U_1HzClkDivider|cnt[19]                     ; clk_div:U_1HzClkDivider|cnt[19]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; SPI_Slave:U_PICSPI_Slave|cnt[5]                     ; SPI_Slave:U_PICSPI_Slave|cnt[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; SPI_Slave:U_PICSPI_Slave|cnt[3]                     ; SPI_Slave:U_PICSPI_Slave|cnt[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; motor_pwm:Motor_1|clockcount[4]                     ; motor_pwm:Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; motor_pwm:Motor_1|pulsecount[6]                     ; motor_pwm:Motor_1|pulsecount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; motor_pwm:Motor_1|pulsecount[10]                    ; motor_pwm:Motor_1|pulsecount[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.229 ; motor_pwm:Motor_1|clockcount[0]                     ; motor_pwm:Motor_1|clockcount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.230 ; clk_div:U_1HzClkDivider|cnt[17]                     ; clk_div:U_1HzClkDivider|cnt[17]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; SPI_Slave:U_PICSPI_Slave|cnt[7]                     ; SPI_Slave:U_PICSPI_Slave|cnt[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.231 ; clk_div:U_1HzClkDivider|cnt[16]                     ; clk_div:U_1HzClkDivider|cnt[16]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.537      ;
; 1.231 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.537      ;
; 1.233 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.233 ; SPI_Slave:U_PICSPI_Slave|cnt[1]                     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]          ; clk          ; clk         ; 0.000        ; -0.002     ; 1.537      ;
; 1.234 ; motor_pwm:Motor_1|pulsecount[8]                     ; motor_pwm:Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; motor_pwm:Motor_1|pulsecount[3]                     ; motor_pwm:Motor_1|pulsecount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; clk_div:U_1HzClkDivider|cnt[14]                     ; clk_div:U_1HzClkDivider|cnt[14]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.235 ; motor_pwm:Motor_1|pulsecount[5]                     ; motor_pwm:Motor_1|pulsecount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.235 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; SPI_Slave:U_PICSPI_Slave|byte_received              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.539      ;
; 1.239 ; regmap:Registers|reg_controller:RegCont|state.rd1   ; regmap:Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.243 ; SPI_Slave:U_PICSPI_Slave|SCKr[2]                    ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.549      ;
; 1.255 ; motor_pwm:Motor_1|clocktick                         ; motor_pwm:Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.255 ; motor_pwm:Motor_1|clocktick                         ; motor_pwm:Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.255 ; motor_pwm:Motor_1|clocktick                         ; motor_pwm:Motor_1|pulsecount[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.255 ; motor_pwm:Motor_1|clocktick                         ; motor_pwm:Motor_1|pulsecount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.255 ; motor_pwm:Motor_1|clocktick                         ; motor_pwm:Motor_1|pulsecount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.255 ; motor_pwm:Motor_1|clocktick                         ; motor_pwm:Motor_1|pulsecount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.255 ; motor_pwm:Motor_1|clocktick                         ; motor_pwm:Motor_1|pulsecount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.255 ; motor_pwm:Motor_1|clocktick                         ; motor_pwm:Motor_1|pulsecount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.255 ; motor_pwm:Motor_1|clocktick                         ; motor_pwm:Motor_1|pulsecount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.255 ; motor_pwm:Motor_1|clocktick                         ; motor_pwm:Motor_1|pulsecount[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.255 ; motor_pwm:Motor_1|clocktick                         ; motor_pwm:Motor_1|pulsecount[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.339 ; clk_div:U_1HzClkDivider|cnt[22]                     ; clk_div:U_1HzClkDivider|cnt[22]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.645      ;
; 1.367 ; regmap:Registers|reg_controller:RegCont|state.ra1   ; regmap:Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 1.673      ;
; 1.370 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                   ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.675      ;
; 1.409 ; motor_pwm:Motor_1|clockcount[4]                     ; motor_pwm:Motor_1|clocktick                         ; clk          ; clk         ; 0.000        ; 0.031      ; 1.746      ;
; 1.410 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                   ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.718      ;
; 1.411 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                   ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.719      ;
; 1.412 ; motor_pwm:Motor_1|clocktick                         ; motor_pwm:Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; -0.002     ; 1.716      ;
; 1.417 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                   ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; clk          ; clk         ; 0.000        ; 0.002      ; 1.725      ;
; 1.438 ; motor_pwm:Motor_1|pulsecount[8]                     ; motor_pwm:Motor_5|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.744      ;
; 1.447 ; regmap:Registers|reg_controller:RegCont|state.rd2   ; regmap:Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 1.753      ;
; 1.453 ; regmap:Registers|reg_controller:RegCont|state.wa2   ; regmap:Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 1.759      ;
; 1.479 ; SPI_Slave:U_PICSPI_Slave|cnt[6]                     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]          ; clk          ; clk         ; 0.000        ; -0.002     ; 1.783      ;
; 1.480 ; SPI_Slave:U_PICSPI_Slave|cnt[4]                     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]          ; clk          ; clk         ; 0.000        ; -0.002     ; 1.784      ;
; 1.482 ; SPI_Slave:U_PICSPI_Slave|SSELr[2]                   ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; clk          ; clk         ; 0.000        ; 0.002      ; 1.790      ;
; 1.498 ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; SPI_Slave:U_PICSPI_Slave|byte_received              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.802      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.499 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.758 ; counter[7]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.064      ;
; 1.172 ; counter[4]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.478      ;
; 1.181 ; counter[6]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.487      ;
; 1.181 ; counter[2]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; current_State ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.527      ;
; 1.251 ; counter[1]    ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.557      ;
; 1.252 ; counter[3]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.558      ;
; 1.253 ; counter[5]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.559      ;
; 1.651 ; counter[4]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.957      ;
; 1.656 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; -0.021     ; 1.941      ;
; 1.660 ; counter[6]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.966      ;
; 1.660 ; counter[2]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.966      ;
; 1.699 ; current_State ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.005      ;
; 1.728 ; counter[1]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.034      ;
; 1.732 ; counter[3]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.038      ;
; 1.733 ; counter[5]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.039      ;
; 1.737 ; counter[4]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.043      ;
; 1.746 ; counter[2]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.052      ;
; 1.785 ; current_State ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.091      ;
; 1.814 ; counter[1]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.120      ;
; 1.818 ; counter[3]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.124      ;
; 1.819 ; counter[5]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.125      ;
; 1.823 ; counter[4]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.129      ;
; 1.832 ; counter[2]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.138      ;
; 1.871 ; current_State ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.177      ;
; 1.900 ; counter[1]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.206      ;
; 1.904 ; counter[3]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.210      ;
; 1.918 ; counter[2]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.224      ;
; 1.957 ; current_State ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.263      ;
; 1.986 ; counter[1]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.292      ;
; 1.990 ; counter[3]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.296      ;
; 2.004 ; counter[2]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.310      ;
; 2.043 ; current_State ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.349      ;
; 2.072 ; counter[1]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.378      ;
; 2.129 ; current_State ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.435      ;
; 2.158 ; counter[1]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.464      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 5.517 ; 5.517 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 5.497 ; 5.497 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 5.461 ; 5.461 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 5.435 ; 5.435 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 5.497 ; 5.497 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 5.445 ; 5.445 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 5.276 ; 5.276 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.717 ; 4.717 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 5.069 ; 5.069 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 5.052 ; 5.052 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 6.441 ; 6.441 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 5.773 ; 5.773 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; 4.470 ; 4.470 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; 4.808 ; 4.808 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; 4.286 ; 4.286 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 8.749 ; 8.749 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 8.330 ; 8.330 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 7.924 ; 7.924 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 8.749 ; 8.749 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 8.561 ; 8.561 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -4.582 ; -4.582 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -3.866 ; -3.866 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -4.597 ; -4.597 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -4.663 ; -4.663 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -4.189 ; -4.189 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -4.290 ; -4.290 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -3.866 ; -3.866 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -4.024 ; -4.024 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -3.926 ; -3.926 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -4.256 ; -4.256 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -5.608 ; -5.608 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -4.939 ; -4.939 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; -4.204 ; -4.204 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; -4.542 ; -4.542 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; -4.020 ; -4.020 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -5.910 ; -5.910 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -6.131 ; -6.131 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -6.274 ; -6.274 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -7.092 ; -7.092 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -5.910 ; -5.910 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 9.376  ; 9.376  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.376  ; 9.376  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 9.007  ; 9.007  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 8.432  ; 8.432  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 8.740  ; 8.740  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 9.018  ; 9.018  ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 8.193  ; 8.193  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 7.361  ; 7.361  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 9.018  ; 9.018  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 8.178  ; 8.178  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.434  ; 8.434  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.416  ; 8.416  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 8.451  ; 8.451  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 8.815  ; 8.815  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 13.205 ; 13.205 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 11.368 ; 11.368 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 12.074 ; 12.074 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 11.423 ; 11.423 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 11.029 ; 11.029 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 13.205 ; 13.205 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 11.648 ; 11.648 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 10.786 ; 10.786 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 10.628 ; 10.628 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 8.602  ; 8.602  ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 7.611  ; 7.611  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 9.056  ; 9.056  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 9.695  ; 9.695  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 8.432 ; 8.432 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.376 ; 9.376 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 9.007 ; 9.007 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 8.432 ; 8.432 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 8.740 ; 8.740 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 7.361 ; 7.361 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 8.193 ; 8.193 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 7.361 ; 7.361 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 9.018 ; 9.018 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 8.178 ; 8.178 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.434 ; 8.434 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.416 ; 8.416 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 8.451 ; 8.451 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 8.815 ; 8.815 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 7.879 ; 7.879 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 8.545 ; 8.545 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 8.557 ; 8.557 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 8.237 ; 8.237 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 8.227 ; 8.227 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 8.794 ; 8.794 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 8.312 ; 8.312 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 7.879 ; 7.879 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 7.960 ; 7.960 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 8.366 ; 8.366 ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 7.611 ; 7.611 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 9.056 ; 9.056 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 9.695 ; 9.695 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 7.897 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 8.557 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 8.567 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 8.261 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 8.261 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 7.897 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 7.907 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 7.907 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 7.907 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 7.817 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 8.477 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 8.487 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 8.181 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 8.181 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 7.817 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 7.827 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 7.827 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 7.827 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 7.897     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 8.557     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 8.567     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 8.261     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 8.261     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 7.897     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 7.907     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 7.907     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 7.907     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 7.817     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 8.477     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 8.487     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 8.181     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 8.181     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 7.817     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 7.827     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 7.827     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 7.827     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------+
; Fast Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -0.770 ; -48.095       ;
; clk_div:U_1HzClkDivider|clk_out ; 0.180  ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.215 ; 0.000         ;
; clk_div:U_1HzClkDivider|clk_out ; 0.215 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.380 ; -168.380      ;
; clk_div:U_1HzClkDivider|clk_out ; -0.500 ; -9.000        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                         ;
+--------+---------------------------------------+---------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.770 ; clk_div:U_1HzClkDivider|cnt[1]        ; clk_div:U_1HzClkDivider|cnt[21]       ; clk                             ; clk         ; 1.000        ; 0.003      ; 1.805      ;
; -0.752 ; clk_div:U_1HzClkDivider|cnt[2]        ; clk_div:U_1HzClkDivider|cnt[21]       ; clk                             ; clk         ; 1.000        ; 0.003      ; 1.787      ;
; -0.741 ; counter[1]                            ; motor_pwm:Motor_3|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.187     ; 1.586      ;
; -0.729 ; clk_div:U_1HzClkDivider|cnt[1]        ; clk_div:U_1HzClkDivider|cnt[22]       ; clk                             ; clk         ; 1.000        ; 0.003      ; 1.764      ;
; -0.727 ; clk_div:U_1HzClkDivider|cnt[0]        ; clk_div:U_1HzClkDivider|cnt[21]       ; clk                             ; clk         ; 1.000        ; 0.004      ; 1.763      ;
; -0.711 ; clk_div:U_1HzClkDivider|cnt[2]        ; clk_div:U_1HzClkDivider|cnt[22]       ; clk                             ; clk         ; 1.000        ; 0.003      ; 1.746      ;
; -0.707 ; counter[1]                            ; motor_pwm:Motor_5|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.185     ; 1.554      ;
; -0.697 ; current_State                         ; motor_pwm:Motor_3|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.187     ; 1.542      ;
; -0.690 ; counter[2]                            ; motor_pwm:Motor_5|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.185     ; 1.537      ;
; -0.686 ; clk_div:U_1HzClkDivider|cnt[0]        ; clk_div:U_1HzClkDivider|cnt[22]       ; clk                             ; clk         ; 1.000        ; 0.004      ; 1.722      ;
; -0.670 ; counter[1]                            ; motor_pwm:Motor_1|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.188     ; 1.514      ;
; -0.653 ; counter[3]                            ; motor_pwm:Motor_5|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.185     ; 1.500      ;
; -0.649 ; current_State                         ; motor_pwm:Motor_5|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.185     ; 1.496      ;
; -0.637 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegZM|tmp[4] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.668      ;
; -0.637 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegZM|tmp[1] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.668      ;
; -0.637 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegZM|tmp[0] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.668      ;
; -0.637 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegZM|tmp[2] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.668      ;
; -0.637 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegZM|tmp[3] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.668      ;
; -0.637 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegZM|tmp[5] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.668      ;
; -0.637 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegZM|tmp[6] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.668      ;
; -0.637 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegZM|tmp[7] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.668      ;
; -0.634 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAD|tmp[4] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.664      ;
; -0.634 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAD|tmp[1] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.664      ;
; -0.634 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAD|tmp[0] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.664      ;
; -0.634 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAD|tmp[2] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.664      ;
; -0.634 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAD|tmp[3] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.664      ;
; -0.634 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAD|tmp[5] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.664      ;
; -0.634 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAD|tmp[6] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.664      ;
; -0.634 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAD|tmp[7] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.664      ;
; -0.633 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAM|tmp[4] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.663      ;
; -0.633 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAM|tmp[1] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.663      ;
; -0.633 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAM|tmp[0] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.663      ;
; -0.633 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAM|tmp[2] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.663      ;
; -0.633 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAM|tmp[3] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.663      ;
; -0.633 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAM|tmp[5] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.663      ;
; -0.633 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAM|tmp[6] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.663      ;
; -0.633 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAM|tmp[7] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.663      ;
; -0.623 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[4] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.654      ;
; -0.623 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[1] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.654      ;
; -0.623 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[0] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.654      ;
; -0.623 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[2] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.654      ;
; -0.623 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[3] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.654      ;
; -0.623 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[5] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.654      ;
; -0.623 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[6] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.654      ;
; -0.623 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[7] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.654      ;
; -0.622 ; counter[3]                            ; motor_pwm:Motor_3|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.187     ; 1.467      ;
; -0.620 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAD|tmp[4] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.650      ;
; -0.620 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAD|tmp[1] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.650      ;
; -0.620 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAD|tmp[0] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.650      ;
; -0.620 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAD|tmp[2] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.650      ;
; -0.620 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAD|tmp[3] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.650      ;
; -0.620 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAD|tmp[5] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.650      ;
; -0.620 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAD|tmp[6] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.650      ;
; -0.620 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAD|tmp[7] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.650      ;
; -0.619 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[4] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.649      ;
; -0.619 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[1] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.649      ;
; -0.619 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[0] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.649      ;
; -0.619 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[2] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.649      ;
; -0.619 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[3] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.649      ;
; -0.619 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[5] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.649      ;
; -0.619 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[6] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.649      ;
; -0.619 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[7] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.649      ;
; -0.618 ; current_State                         ; motor_pwm:Motor_1|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.188     ; 1.462      ;
; -0.609 ; clk_div:U_1HzClkDivider|cnt[4]        ; clk_div:U_1HzClkDivider|cnt[21]       ; clk                             ; clk         ; 1.000        ; 0.003      ; 1.644      ;
; -0.606 ; counter[2]                            ; motor_pwm:Motor_3|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.187     ; 1.451      ;
; -0.601 ; clk_div:U_1HzClkDivider|cnt[7]        ; clk_div:U_1HzClkDivider|cnt[21]       ; clk                             ; clk         ; 1.000        ; 0.003      ; 1.636      ;
; -0.582 ; clk_div:U_1HzClkDivider|cnt[5]        ; clk_div:U_1HzClkDivider|cnt[21]       ; clk                             ; clk         ; 1.000        ; 0.003      ; 1.617      ;
; -0.574 ; clk_div:U_1HzClkDivider|cnt[3]        ; clk_div:U_1HzClkDivider|cnt[21]       ; clk                             ; clk         ; 1.000        ; 0.004      ; 1.610      ;
; -0.568 ; clk_div:U_1HzClkDivider|cnt[4]        ; clk_div:U_1HzClkDivider|cnt[22]       ; clk                             ; clk         ; 1.000        ; 0.003      ; 1.603      ;
; -0.565 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegZM|tmp[4] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.596      ;
; -0.565 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegZM|tmp[1] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.596      ;
; -0.565 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegZM|tmp[0] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.596      ;
; -0.565 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegZM|tmp[2] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.596      ;
; -0.565 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegZM|tmp[3] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.596      ;
; -0.565 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegZM|tmp[5] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.596      ;
; -0.565 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegZM|tmp[6] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.596      ;
; -0.565 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegZM|tmp[7] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.596      ;
; -0.562 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegAD|tmp[4] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.592      ;
; -0.562 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegAD|tmp[1] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.592      ;
; -0.562 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegAD|tmp[0] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.592      ;
; -0.562 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegAD|tmp[2] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.592      ;
; -0.562 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegAD|tmp[3] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.592      ;
; -0.562 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegAD|tmp[5] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.592      ;
; -0.562 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegAD|tmp[6] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.592      ;
; -0.562 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegAD|tmp[7] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.592      ;
; -0.561 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegAM|tmp[4] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.591      ;
; -0.561 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegAM|tmp[1] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.591      ;
; -0.561 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegAM|tmp[0] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.591      ;
; -0.561 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegAM|tmp[2] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.591      ;
; -0.561 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegAM|tmp[3] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.591      ;
; -0.561 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegAM|tmp[5] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.591      ;
; -0.561 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegAM|tmp[6] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.591      ;
; -0.561 ; regmap:Registers|addreg:RegAdd|tmp[6] ; regmap:Registers|quadreg:RegAM|tmp[7] ; clk                             ; clk         ; 1.000        ; -0.002     ; 1.591      ;
; -0.560 ; clk_div:U_1HzClkDivider|cnt[7]        ; clk_div:U_1HzClkDivider|cnt[22]       ; clk                             ; clk         ; 1.000        ; 0.003      ; 1.595      ;
; -0.546 ; clk_div:U_1HzClkDivider|cnt[1]        ; clk_div:U_1HzClkDivider|cnt[11]       ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.578      ;
; -0.541 ; clk_div:U_1HzClkDivider|cnt[5]        ; clk_div:U_1HzClkDivider|cnt[22]       ; clk                             ; clk         ; 1.000        ; 0.003      ; 1.576      ;
; -0.533 ; clk_div:U_1HzClkDivider|cnt[3]        ; clk_div:U_1HzClkDivider|cnt[22]       ; clk                             ; clk         ; 1.000        ; 0.004      ; 1.569      ;
; -0.531 ; counter[4]                            ; motor_pwm:Motor_3|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.187     ; 1.376      ;
; -0.530 ; clk_div:U_1HzClkDivider|cnt[6]        ; clk_div:U_1HzClkDivider|cnt[21]       ; clk                             ; clk         ; 1.000        ; 0.003      ; 1.565      ;
; -0.528 ; clk_div:U_1HzClkDivider|cnt[2]        ; clk_div:U_1HzClkDivider|cnt[11]       ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.560      ;
+--------+---------------------------------------+---------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                     ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.180 ; counter[1]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.852      ;
; 0.184 ; current_State ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.848      ;
; 0.215 ; counter[1]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.817      ;
; 0.219 ; current_State ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.813      ;
; 0.241 ; counter[2]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.791      ;
; 0.250 ; counter[1]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.782      ;
; 0.252 ; counter[3]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.780      ;
; 0.254 ; current_State ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.778      ;
; 0.276 ; counter[2]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.756      ;
; 0.285 ; counter[1]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.747      ;
; 0.287 ; counter[3]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.745      ;
; 0.289 ; current_State ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.743      ;
; 0.311 ; counter[2]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.721      ;
; 0.314 ; counter[4]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.718      ;
; 0.320 ; counter[1]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.712      ;
; 0.321 ; counter[5]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.711      ;
; 0.322 ; counter[3]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.710      ;
; 0.324 ; current_State ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.708      ;
; 0.346 ; counter[2]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.686      ;
; 0.349 ; counter[4]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.683      ;
; 0.355 ; counter[1]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.677      ;
; 0.356 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; -0.016     ; 0.660      ;
; 0.356 ; counter[5]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.676      ;
; 0.357 ; counter[3]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.675      ;
; 0.359 ; current_State ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.673      ;
; 0.381 ; counter[6]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.651      ;
; 0.381 ; counter[2]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.651      ;
; 0.384 ; counter[4]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.648      ;
; 0.494 ; current_State ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.538      ;
; 0.495 ; counter[1]    ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.537      ;
; 0.496 ; counter[5]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.536      ;
; 0.497 ; counter[3]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.535      ;
; 0.519 ; counter[6]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.513      ;
; 0.519 ; counter[2]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.513      ;
; 0.522 ; counter[4]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.510      ;
; 0.636 ; counter[7]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.396      ;
; 0.665 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                  ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; motor_pwm:Motor_1|pulsecount[0]                     ; motor_pwm:Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|LED                        ; SPI_Slave:U_PICSPI_Slave|LED                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:Registers|reg_controller:RegCont|state.rd2   ; regmap:Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:Registers|reg_controller:RegCont|state.ra1   ; regmap:Registers|reg_controller:RegCont|state.ra1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; motor_pwm:Motor_1|pulsecount[11]                    ; motor_pwm:Motor_1|pulsecount[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; motor_pwm:Motor_1|clockcount[6]                     ; motor_pwm:Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]                   ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.246 ; regmap:Registers|reg_controller:RegCont|state.wd1   ; regmap:Registers|reg_controller:RegCont|state.wd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.256 ; SPI_Slave:U_PICSPI_Slave|SCKr[1]                    ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.408      ;
; 0.298 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.450      ;
; 0.298 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.450      ;
; 0.304 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.rd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.456      ;
; 0.312 ; SPI_Slave:U_PICSPI_Slave|byte_received              ; SPI_Slave:U_PICSPI_Slave|LED                        ; clk          ; clk         ; 0.000        ; -0.002     ; 0.462      ;
; 0.313 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.wa1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.465      ;
; 0.313 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.wd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.465      ;
; 0.330 ; regmap:Registers|reg_controller:RegCont|state.wa1   ; regmap:Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.482      ;
; 0.345 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                   ; SPI_Slave:U_PICSPI_Slave|SSELr[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.497      ;
; 0.356 ; SPI_Slave:U_PICSPI_Slave|cnt[2]                     ; SPI_Slave:U_PICSPI_Slave|cnt[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; motor_pwm:Motor_1|pulsecount[9]                     ; motor_pwm:Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:Motor_1|clockcount[5]                     ; motor_pwm:Motor_1|clockcount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:Motor_1|clockcount[3]                     ; motor_pwm:Motor_1|clockcount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:Motor_1|clockcount[1]                     ; motor_pwm:Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; SPI_Slave:U_PICSPI_Slave|cnt[6]                     ; SPI_Slave:U_PICSPI_Slave|cnt[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; SPI_Slave:U_PICSPI_Slave|cnt[4]                     ; SPI_Slave:U_PICSPI_Slave|cnt[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; clk_div:U_1HzClkDivider|cnt[12]                     ; clk_div:U_1HzClkDivider|cnt[12]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; SPI_Slave:U_PICSPI_Slave|cnt[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; clk_div:U_1HzClkDivider|cnt[20]                     ; clk_div:U_1HzClkDivider|cnt[20]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; motor_pwm:Motor_1|pulsecount[2]                     ; motor_pwm:Motor_1|pulsecount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clk_div:U_1HzClkDivider|cnt[18]                     ; clk_div:U_1HzClkDivider|cnt[18]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clk_div:U_1HzClkDivider|cnt[15]                     ; clk_div:U_1HzClkDivider|cnt[15]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clk_div:U_1HzClkDivider|cnt[13]                     ; clk_div:U_1HzClkDivider|cnt[13]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; motor_pwm:Motor_1|pulsecount[7]                     ; motor_pwm:Motor_1|pulsecount[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; motor_pwm:Motor_1|pulsecount[4]                     ; motor_pwm:Motor_1|pulsecount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; SPI_Slave:U_PICSPI_Slave|LED                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]                   ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[10]                     ; clk_div:U_1HzClkDivider|cnt[10]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[8]                      ; clk_div:U_1HzClkDivider|cnt[8]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[9]                      ; clk_div:U_1HzClkDivider|cnt[9]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; SPI_Slave:U_PICSPI_Slave|cnt[1]                     ; SPI_Slave:U_PICSPI_Slave|cnt[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; clk_div:U_1HzClkDivider|cnt[3]                      ; clk_div:U_1HzClkDivider|cnt[3]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; motor_pwm:Motor_1|clockcount[0]                     ; motor_pwm:Motor_1|clockcount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; motor_pwm:Motor_1|clockcount[2]                     ; motor_pwm:Motor_1|clockcount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; motor_pwm:Motor_1|pulsecount[10]                    ; motor_pwm:Motor_1|pulsecount[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; SPI_Slave:U_PICSPI_Slave|cnt[5]                     ; SPI_Slave:U_PICSPI_Slave|cnt[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; SPI_Slave:U_PICSPI_Slave|cnt[3]                     ; SPI_Slave:U_PICSPI_Slave|cnt[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; motor_pwm:Motor_1|clockcount[4]                     ; motor_pwm:Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; motor_pwm:Motor_1|pulsecount[6]                     ; motor_pwm:Motor_1|pulsecount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; SPI_Slave:U_PICSPI_Slave|cnt[7]                     ; SPI_Slave:U_PICSPI_Slave|cnt[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; SPI_Slave:U_PICSPI_Slave|cnt[2]                     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.523      ;
; 0.373 ; clk_div:U_1HzClkDivider|cnt[19]                     ; clk_div:U_1HzClkDivider|cnt[19]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; motor_pwm:Motor_1|pulsecount[8]                     ; motor_pwm:Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; motor_pwm:Motor_1|pulsecount[3]                     ; motor_pwm:Motor_1|pulsecount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; motor_pwm:Motor_1|pulsecount[5]                     ; motor_pwm:Motor_1|pulsecount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; clk_div:U_1HzClkDivider|cnt[14]                     ; clk_div:U_1HzClkDivider|cnt[14]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; clk_div:U_1HzClkDivider|cnt[17]                     ; clk_div:U_1HzClkDivider|cnt[17]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; clk_div:U_1HzClkDivider|cnt[16]                     ; clk_div:U_1HzClkDivider|cnt[16]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.379 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                   ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; regmap:Registers|reg_controller:RegCont|state.rd1   ; regmap:Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; SPI_Slave:U_PICSPI_Slave|cnt[1]                     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.532      ;
; 0.383 ; SPI_Slave:U_PICSPI_Slave|SCKr[2]                    ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.388 ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; SPI_Slave:U_PICSPI_Slave|byte_received              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.540      ;
; 0.406 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; SPI_Slave:U_PICSPI_Slave|byte_received              ; clk          ; clk         ; 0.000        ; -0.001     ; 0.557      ;
; 0.417 ; clk_div:U_1HzClkDivider|cnt[22]                     ; clk_div:U_1HzClkDivider|cnt[22]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.569      ;
; 0.426 ; motor_pwm:Motor_1|clockcount[4]                     ; motor_pwm:Motor_1|clocktick                         ; clk          ; clk         ; 0.000        ; 0.025      ; 0.603      ;
; 0.427 ; regmap:Registers|reg_controller:RegCont|state.ra1   ; regmap:Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 0.579      ;
; 0.429 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                   ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.582      ;
; 0.430 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                   ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.583      ;
; 0.433 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                   ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; clk          ; clk         ; 0.000        ; 0.001      ; 0.586      ;
; 0.434 ; motor_pwm:Motor_1|clocktick                         ; motor_pwm:Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; -0.003     ; 0.583      ;
; 0.438 ; motor_pwm:Motor_1|pulsecount[8]                     ; motor_pwm:Motor_5|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.590      ;
; 0.444 ; SPI_Slave:U_PICSPI_Slave|SSELr[2]                   ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; clk          ; clk         ; 0.000        ; 0.001      ; 0.597      ;
; 0.448 ; SPI_Slave:U_PICSPI_Slave|cnt[6]                     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.599      ;
; 0.450 ; SPI_Slave:U_PICSPI_Slave|cnt[4]                     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.601      ;
; 0.454 ; motor_pwm:Motor_1|pulsecount[1]                     ; motor_pwm:Motor_1|pulsecount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.606      ;
; 0.460 ; regmap:Registers|reg_controller:RegCont|state.rd2   ; regmap:Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 0.612      ;
; 0.464 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                   ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; clk          ; clk         ; 0.000        ; -0.002     ; 0.614      ;
; 0.466 ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; SPI_Slave:U_PICSPI_Slave|byte_received              ; clk          ; clk         ; 0.000        ; -0.001     ; 0.617      ;
; 0.467 ; SPI_Slave:U_PICSPI_Slave|cnt[3]                     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.618      ;
; 0.472 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.ra1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.624      ;
; 0.472 ; SPI_Slave:U_PICSPI_Slave|cnt[7]                     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.623      ;
; 0.486 ; motor_pwm:Motor_1|pulsecount[8]                     ; motor_pwm:Motor_3|pwm                               ; clk          ; clk         ; 0.000        ; -0.002     ; 0.636      ;
; 0.493 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                   ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.496 ; motor_pwm:Motor_1|clockcount[5]                     ; motor_pwm:Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; SPI_Slave:U_PICSPI_Slave|cnt[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; motor_pwm:Motor_1|clockcount[1]                     ; motor_pwm:Motor_1|clockcount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; motor_pwm:Motor_1|pulsecount[9]                     ; motor_pwm:Motor_1|pulsecount[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; SPI_Slave:U_PICSPI_Slave|cnt[4]                     ; SPI_Slave:U_PICSPI_Slave|cnt[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; motor_pwm:Motor_1|clockcount[3]                     ; motor_pwm:Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; counter[7]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.396      ;
; 0.358 ; counter[4]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; counter[6]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; counter[2]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.383 ; counter[3]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; counter[5]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; counter[1]    ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; current_State ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.538      ;
; 0.496 ; counter[4]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.648      ;
; 0.499 ; counter[6]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; counter[2]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.651      ;
; 0.521 ; current_State ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.673      ;
; 0.523 ; counter[3]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.675      ;
; 0.524 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; -0.016     ; 0.660      ;
; 0.524 ; counter[5]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.676      ;
; 0.525 ; counter[1]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.677      ;
; 0.531 ; counter[4]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.683      ;
; 0.534 ; counter[2]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.686      ;
; 0.556 ; current_State ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.708      ;
; 0.558 ; counter[3]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.710      ;
; 0.559 ; counter[5]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.711      ;
; 0.560 ; counter[1]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.712      ;
; 0.566 ; counter[4]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.718      ;
; 0.569 ; counter[2]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.721      ;
; 0.591 ; current_State ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.743      ;
; 0.593 ; counter[3]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.745      ;
; 0.595 ; counter[1]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.747      ;
; 0.604 ; counter[2]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.756      ;
; 0.626 ; current_State ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.778      ;
; 0.628 ; counter[3]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.780      ;
; 0.630 ; counter[1]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.782      ;
; 0.639 ; counter[2]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.791      ;
; 0.661 ; current_State ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.813      ;
; 0.665 ; counter[1]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.817      ;
; 0.696 ; current_State ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.848      ;
; 0.700 ; counter[1]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.852      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 2.324 ; 2.324 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 2.381 ; 2.381 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 2.377 ; 2.377 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 2.359 ; 2.359 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 2.381 ; 2.381 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 2.348 ; 2.348 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 2.255 ; 2.255 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 2.143 ; 2.143 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 2.236 ; 2.236 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 2.231 ; 2.231 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 2.641 ; 2.641 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 2.385 ; 2.385 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; 2.018 ; 2.018 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; 2.109 ; 2.109 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; 2.009 ; 2.009 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 3.416 ; 3.416 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 3.262 ; 3.262 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 3.106 ; 3.106 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 3.416 ; 3.416 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 3.355 ; 3.355 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -2.031 ; -2.031 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -1.781 ; -1.781 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -2.001 ; -2.001 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -2.043 ; -2.043 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -1.869 ; -1.869 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -1.946 ; -1.946 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -1.781 ; -1.781 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -1.875 ; -1.875 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -1.847 ; -1.847 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -1.911 ; -1.911 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -2.350 ; -2.350 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -2.098 ; -2.098 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; -1.898 ; -1.898 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; -1.989 ; -1.989 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; -1.889 ; -1.889 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -2.499 ; -2.499 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -2.547 ; -2.547 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -2.575 ; -2.575 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -2.812 ; -2.812 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -2.499 ; -2.499 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 4.180 ; 4.180 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.180 ; 4.180 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.074 ; 4.074 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 3.924 ; 3.924 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 3.992 ; 3.992 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 4.078 ; 4.078 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 3.794 ; 3.794 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 3.515 ; 3.515 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 4.078 ; 4.078 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 3.783 ; 3.783 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.835 ; 3.835 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.819 ; 3.819 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 3.849 ; 3.849 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 3.958 ; 3.958 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 5.267 ; 5.267 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 4.616 ; 4.616 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 4.827 ; 4.827 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 4.657 ; 4.657 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 4.538 ; 4.538 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 5.267 ; 5.267 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 4.743 ; 4.743 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 4.482 ; 4.482 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 4.410 ; 4.410 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.863 ; 3.863 ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 3.555 ; 3.555 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 4.013 ; 4.013 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 4.070 ; 4.070 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 3.924 ; 3.924 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.180 ; 4.180 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.074 ; 4.074 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 3.924 ; 3.924 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 3.992 ; 3.992 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 3.515 ; 3.515 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 3.794 ; 3.794 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 3.515 ; 3.515 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 4.078 ; 4.078 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 3.783 ; 3.783 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.835 ; 3.835 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.819 ; 3.819 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 3.849 ; 3.849 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 3.958 ; 3.958 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 3.640 ; 3.640 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 3.826 ; 3.826 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 3.840 ; 3.840 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 3.746 ; 3.746 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 3.740 ; 3.740 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 3.986 ; 3.986 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 3.808 ; 3.808 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 3.640 ; 3.640 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 3.707 ; 3.707 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.841 ; 3.841 ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 3.555 ; 3.555 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 4.013 ; 4.013 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 4.070 ; 4.070 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.638 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.826 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 3.836 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 3.750 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.750 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.638 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 3.648 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.648 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.648 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.605 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.793 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 3.803 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 3.717 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.717 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.605 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 3.615 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.615 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.615 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.638     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.826     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 3.836     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 3.750     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.750     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.638     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 3.648     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.648     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.648     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.605     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.793     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 3.803     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 3.717     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.717     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.605     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 3.615     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.615     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.615     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+----------------------------------+----------+-------+----------+---------+---------------------+
; Clock                            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; -4.830   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clk                             ; -4.830   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clk_div:U_1HzClkDivider|clk_out ; -1.424   ; 0.215 ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS                  ; -410.888 ; 0.0   ; 0.0      ; 0.0     ; -263.125            ;
;  clk                             ; -402.195 ; 0.000 ; N/A      ; N/A     ; -249.769            ;
;  clk_div:U_1HzClkDivider|clk_out ; -8.693   ; 0.000 ; N/A      ; N/A     ; -13.356             ;
+----------------------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 5.517 ; 5.517 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 5.497 ; 5.497 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 5.461 ; 5.461 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 5.435 ; 5.435 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 5.497 ; 5.497 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 5.445 ; 5.445 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 5.276 ; 5.276 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.717 ; 4.717 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 5.069 ; 5.069 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 5.052 ; 5.052 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 6.441 ; 6.441 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 5.773 ; 5.773 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; 4.470 ; 4.470 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; 4.808 ; 4.808 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; 4.286 ; 4.286 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 8.749 ; 8.749 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 8.330 ; 8.330 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 7.924 ; 7.924 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 8.749 ; 8.749 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 8.561 ; 8.561 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -2.031 ; -2.031 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -1.781 ; -1.781 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -2.001 ; -2.001 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -2.043 ; -2.043 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -1.869 ; -1.869 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -1.946 ; -1.946 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -1.781 ; -1.781 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -1.875 ; -1.875 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -1.847 ; -1.847 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -1.911 ; -1.911 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -2.350 ; -2.350 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -2.098 ; -2.098 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; -1.898 ; -1.898 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; -1.989 ; -1.989 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; -1.889 ; -1.889 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -2.499 ; -2.499 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -2.547 ; -2.547 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -2.575 ; -2.575 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -2.812 ; -2.812 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -2.499 ; -2.499 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 9.376  ; 9.376  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.376  ; 9.376  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 9.007  ; 9.007  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 8.432  ; 8.432  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 8.740  ; 8.740  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 9.018  ; 9.018  ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 8.193  ; 8.193  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 7.361  ; 7.361  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 9.018  ; 9.018  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 8.178  ; 8.178  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.434  ; 8.434  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.416  ; 8.416  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 8.451  ; 8.451  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 8.815  ; 8.815  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 13.205 ; 13.205 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 11.368 ; 11.368 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 12.074 ; 12.074 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 11.423 ; 11.423 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 11.029 ; 11.029 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 13.205 ; 13.205 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 11.648 ; 11.648 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 10.786 ; 10.786 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 10.628 ; 10.628 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 8.602  ; 8.602  ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 7.611  ; 7.611  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 9.056  ; 9.056  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 9.695  ; 9.695  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 3.924 ; 3.924 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.180 ; 4.180 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.074 ; 4.074 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 3.924 ; 3.924 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 3.992 ; 3.992 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 3.515 ; 3.515 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 3.794 ; 3.794 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 3.515 ; 3.515 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 4.078 ; 4.078 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 3.783 ; 3.783 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.835 ; 3.835 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.819 ; 3.819 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 3.849 ; 3.849 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 3.958 ; 3.958 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 3.640 ; 3.640 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 3.826 ; 3.826 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 3.840 ; 3.840 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 3.746 ; 3.746 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 3.740 ; 3.740 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 3.986 ; 3.986 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 3.808 ; 3.808 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 3.640 ; 3.640 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 3.707 ; 3.707 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.841 ; 3.841 ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 3.555 ; 3.555 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 4.013 ; 4.013 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 4.070 ; 4.070 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk                             ; clk                             ; 1494     ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk                             ; 32       ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 37       ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk                             ; clk                             ; 1494     ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk                             ; 32       ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 37       ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 181   ; 181  ;
; Unconstrained Output Ports      ; 24    ; 24   ;
; Unconstrained Output Port Paths ; 105   ; 105  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Wed Apr 18 21:16:38 2012
Info: Command: quartus_sta BoardTest -c BoardTest
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'BoardTest.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
    Info: create_clock -period 1.000 -name clk_div:U_1HzClkDivider|clk_out clk_div:U_1HzClkDivider|clk_out
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.830
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.830      -402.195 clk 
    Info:    -1.424        -8.693 clk_div:U_1HzClkDivider|clk_out 
Info: Worst-case hold slack is 0.499
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.499         0.000 clk 
    Info:     0.499         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.941
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.941      -249.769 clk 
    Info:    -0.742       -13.356 clk_div:U_1HzClkDivider|clk_out 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 38 output pins without output pin load capacitance assignment
    Info: Pin "PIC_PBUS_Data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_SDA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_I2C_Data" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TLED_Orange_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TLED_Orange_2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_OK_OUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_SPI_MISO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Ultra_T_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Ultra_B_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_North" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_East" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_South" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_West" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_SCL" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_EXTCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_SPI_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_SPI_MOSI" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_I2C_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Gyro_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_WriteProtect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Accel_SelAddr0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.770
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.770       -48.095 clk 
    Info:     0.180         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: Worst-case hold slack is 0.215
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.215         0.000 clk 
    Info:     0.215         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380      -168.380 clk 
    Info:    -0.500        -9.000 clk_div:U_1HzClkDivider|clk_out 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 246 megabytes
    Info: Processing ended: Wed Apr 18 21:16:40 2012
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


