多核(CPU)并发缓存架构:
1. CPU和主内存中间存在交互瓶颈，一般会添加多级缓存
2. CPU和CPU缓存之间的读取存储速度相当

不同的CPU架构的实现不同，汇编语言的指令不同(参考手册)
  CPU          CPU
CPU寄存器     CPU寄存器   ----> cache缓存访问延时约1ns
 CPU缓存      CPU缓存    ----> 多级缓存 L1 cache, L2 cache, L3 cache(共享缓存)
     主内存(RAM)        <---- 内存运算速度的增长并不大，访问延时约100ns
       硬盘存储