TimeQuest Timing Analyzer report for test
Mon May 07 18:06:41 2018
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Recovery: 'clk'
 15. Slow Model Removal: 'clk'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clk'
 27. Fast Model Hold: 'clk'
 28. Fast Model Recovery: 'clk'
 29. Fast Model Removal: 'clk'
 30. Fast Model Minimum Pulse Width: 'clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Multicorner Timing Analysis Summary
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Setup Transfers
 41. Hold Transfers
 42. Recovery Transfers
 43. Removal Transfers
 44. Report TCCS
 45. Report RSKM
 46. Unconstrained Paths
 47. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; test                                             ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C20F484C6                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; SDC1.sdc      ; OK     ; Mon May 07 18:06:39 2018 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 40.8 MHz ; 40.8 MHz        ; clk        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -23.509 ; -1376.042     ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.654 ; -1.308        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.424 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.423 ; -224.452              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                          ;
+---------+-------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                             ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -23.509 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 24.557     ;
; -23.488 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 24.534     ;
; -23.416 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; 0.013      ; 24.465     ;
; -23.256 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.013      ; 24.305     ;
; -23.252 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 24.300     ;
; -23.235 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.011      ; 24.282     ;
; -23.231 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 24.277     ;
; -23.210 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 24.258     ;
; -23.163 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; 0.014      ; 24.213     ;
; -23.159 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; 0.013      ; 24.208     ;
; -23.110 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 24.158     ;
; -23.089 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 24.135     ;
; -23.078 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 24.126     ;
; -23.057 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 24.103     ;
; -23.022 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 24.070     ;
; -23.017 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; 0.013      ; 24.066     ;
; -23.001 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 24.047     ;
; -22.987 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 24.035     ;
; -22.986 ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 24.034     ;
; -22.985 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; 0.013      ; 24.034     ;
; -22.984 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; 0.011      ; 24.031     ;
; -22.975 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 24.021     ;
; -22.965 ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 24.011     ;
; -22.957 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.013      ; 24.006     ;
; -22.953 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 24.001     ;
; -22.929 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; 0.013      ; 23.978     ;
; -22.893 ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; 0.013      ; 23.942     ;
; -22.857 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 23.905     ;
; -22.836 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 23.882     ;
; -22.825 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 23.873     ;
; -22.811 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 23.859     ;
; -22.804 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 23.850     ;
; -22.790 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.011      ; 23.837     ;
; -22.787 ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 23.835     ;
; -22.779 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 23.827     ;
; -22.769 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.009      ; 23.814     ;
; -22.766 ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 23.812     ;
; -22.764 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; 0.013      ; 23.813     ;
; -22.734 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.013      ; 23.783     ;
; -22.731 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; 0.012      ; 23.779     ;
; -22.730 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 23.778     ;
; -22.727 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; 0.011      ; 23.774     ;
; -22.722 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.011      ; 23.769     ;
; -22.718 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 23.764     ;
; -22.714 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; 0.011      ; 23.761     ;
; -22.697 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; 0.012      ; 23.745     ;
; -22.694 ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; 0.013      ; 23.743     ;
; -22.687 ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 23.735     ;
; -22.685 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 23.733     ;
; -22.644 ; N_dff:reg1|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.013      ; 23.693     ;
; -22.623 ; N_dff:reg1|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.011      ; 23.670     ;
; -22.621 ; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 23.667     ;
; -22.600 ; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.008      ; 23.644     ;
; -22.588 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 23.636     ;
; -22.585 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; 0.011      ; 23.632     ;
; -22.576 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 23.622     ;
; -22.572 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.013      ; 23.621     ;
; -22.568 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 23.616     ;
; -22.558 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 23.606     ;
; -22.556 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 23.604     ;
; -22.553 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; 0.011      ; 23.600     ;
; -22.551 ; N_dff:reg1|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; 0.014      ; 23.601     ;
; -22.551 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.011      ; 23.598     ;
; -22.547 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 23.593     ;
; -22.544 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 23.590     ;
; -22.528 ; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; 0.011      ; 23.575     ;
; -22.500 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 23.548     ;
; -22.492 ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 23.538     ;
; -22.491 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.011      ; 23.538     ;
; -22.488 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 23.534     ;
; -22.471 ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.008      ; 23.515     ;
; -22.464 ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 23.512     ;
; -22.461 ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; 0.011      ; 23.508     ;
; -22.461 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; 0.012      ; 23.509     ;
; -22.459 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; 0.011      ; 23.506     ;
; -22.457 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; 0.011      ; 23.504     ;
; -22.452 ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 23.498     ;
; -22.426 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 23.474     ;
; -22.406 ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 23.454     ;
; -22.405 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 23.451     ;
; -22.399 ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; 0.011      ; 23.446     ;
; -22.397 ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.011      ; 23.444     ;
; -22.394 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 23.442     ;
; -22.376 ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.009      ; 23.421     ;
; -22.373 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 23.419     ;
; -22.350 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:13:stage_i|q ; clk          ; clk         ; 1.000        ; 0.013      ; 23.399     ;
; -22.345 ; N_dff:reg1|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.013      ; 23.394     ;
; -22.335 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 23.383     ;
; -22.332 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; 0.011      ; 23.379     ;
; -22.323 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 23.369     ;
; -22.322 ; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 23.368     ;
; -22.315 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; 0.011      ; 23.362     ;
; -22.304 ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; 0.012      ; 23.352     ;
; -22.302 ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 23.350     ;
; -22.300 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 23.348     ;
; -22.283 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; 0.011      ; 23.330     ;
; -22.281 ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 23.327     ;
; -22.279 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 23.325     ;
; -22.268 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.011      ; 23.315     ;
; -22.265 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; 0.010      ; 23.311     ;
+---------+-------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                              ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|mac_temp   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|mac_temp   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp                                                      ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.699 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[15]     ; N_dff:reg3|dff_1bit:\N_dffs:15:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.965      ;
; 0.800 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp                                                      ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.811 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.812 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.990 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14]     ; N_dff:reg4|dff_1bit:\N_dffs:14:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; 0.010      ; 1.266      ;
; 0.991 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[15]     ; N_dff:reg4|dff_1bit:\N_dffs:15:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; 0.010      ; 1.267      ;
; 0.997 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[9]      ; N_dff:reg4|dff_1bit:\N_dffs:9:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.009      ; 1.272      ;
; 1.134 ; N_dff:reg2|dff_1bit:\N_dffs:13:stage_i|q~_Duplicate_1                                                  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[13]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.400      ;
; 1.195 ; N_dff:reg2|dff_1bit:\N_dffs:15:stage_i|q~_Duplicate_1                                                  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[15]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.461      ;
; 1.255 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[12]     ; N_dff:reg4|dff_1bit:\N_dffs:12:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; 0.010      ; 1.531      ;
; 1.264 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; N_dff:reg4|dff_1bit:\N_dffs:13:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; 0.010      ; 1.540      ;
; 1.275 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[10]     ; N_dff:reg4|dff_1bit:\N_dffs:10:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; 0.009      ; 1.550      ;
; 1.286 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[11]     ; N_dff:reg4|dff_1bit:\N_dffs:11:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; 0.010      ; 1.562      ;
; 1.326 ; N_dff:reg2|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.592      ;
; 1.328 ; N_dff:reg2|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[8]      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.595      ;
; 1.336 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]      ; N_dff:reg4|dff_1bit:\N_dffs:8:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.009      ; 1.611      ;
; 1.469 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[7]      ; N_dff:reg4|dff_1bit:\N_dffs:7:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.017      ; 1.752      ;
; 1.472 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:7:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.738      ;
; 1.474 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:9:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.740      ;
; 1.475 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:7:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.741      ;
; 1.476 ; N_dff:reg2|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.742      ;
; 1.477 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:9:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[9]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.743      ;
; 1.564 ; N_dff:reg2|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1                                                  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[11]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.830      ;
; 1.564 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:15:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:15:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.830      ;
; 1.606 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:11:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.872      ;
; 1.608 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:8:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.874      ;
; 1.608 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:8:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.874      ;
; 1.609 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:11:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[11]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.875      ;
; 1.615 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:0:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:0:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.881      ;
; 1.616 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|mac_temp   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[15]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.882      ;
; 1.621 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[6]      ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.024      ; 1.911      ;
; 1.624 ; N_dff:reg2|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1                                                  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[10]     ; clk          ; clk         ; 0.000        ; 0.002      ; 1.892      ;
; 1.706 ; N_dff:reg2|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1                                                  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[12]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.972      ;
; 1.732 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:1:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:1:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.998      ;
; 1.734 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:1:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.000      ;
; 1.740 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[3]      ; clk          ; clk         ; 0.000        ; -0.005     ; 2.001      ;
; 1.760 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:4:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.026      ;
; 1.764 ; N_dff:reg2|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.030      ;
; 1.788 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:15:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:15:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 2.054      ;
; 1.789 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:9:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.055      ;
; 1.791 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:12:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 2.057      ;
; 1.792 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:12:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[12]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.058      ;
; 1.839 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:0:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.105      ;
; 1.852 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[0]      ; N_dff:reg3|dff_1bit:\N_dffs:0:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.021      ; 2.139      ;
; 1.853 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.001      ; 2.120      ;
; 1.854 ; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[1]      ; clk          ; clk         ; 0.000        ; -0.010     ; 2.110      ;
; 1.881 ; N_dff:reg2|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 0.000        ; -0.007     ; 2.140      ;
; 1.890 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:13:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:13:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 2.156      ;
; 1.890 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:13:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.156      ;
; 1.891 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:8:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.157      ;
; 1.892 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[2]      ; N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.019      ; 2.177      ;
; 1.893 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:8:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.159      ;
; 1.894 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:8:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[9]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.160      ;
; 1.894 ; N_dff:reg1|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[1]      ; clk          ; clk         ; 0.000        ; -0.007     ; 2.153      ;
; 1.915 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:5:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.181      ;
; 1.920 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[1]      ; N_dff:reg3|dff_1bit:\N_dffs:1:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.019      ; 2.205      ;
; 1.921 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:5:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[5]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.187      ;
; 1.922 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:5:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.188      ;
; 1.930 ; N_dff:reg2|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[3]      ; clk          ; clk         ; 0.000        ; -0.008     ; 2.188      ;
; 1.946 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:0:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[0]      ; clk          ; clk         ; 0.000        ; -0.001     ; 2.211      ;
; 1.947 ; N_dff:reg2|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[5]      ; clk          ; clk         ; 0.000        ; -0.015     ; 2.198      ;
; 1.950 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[9]      ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.024      ; 2.240      ;
; 1.957 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:15:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[15]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.223      ;
; 1.962 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:14:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:14:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 2.228      ;
; 1.964 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:14:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.230      ;
; 1.970 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[4]      ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.015      ; 2.251      ;
; 1.982 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:3:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.001      ; 2.249      ;
; 1.982 ; N_dff:reg2|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[6]      ; clk          ; clk         ; 0.000        ; -0.015     ; 2.233      ;
; 1.983 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:3:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.249      ;
; 1.986 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:0:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.252      ;
; 1.986 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:1:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.252      ;
; 1.986 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:13:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 2.252      ;
; 1.989 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:9:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[10]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.255      ;
; 1.999 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:3:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.001      ; 2.266      ;
; 1.999 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.001      ; 2.266      ;
; 2.000 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:4:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.266      ;
; 2.000 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:4:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.266      ;
; 2.007 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:0:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.273      ;
; 2.009 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:3:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:3:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.275      ;
; 2.011 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[3]      ; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.015      ; 2.292      ;
; 2.017 ; N_dff:reg2|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[9]      ; clk          ; clk         ; 0.000        ; 0.001      ; 2.284      ;
; 2.026 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:2:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:2:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.292      ;
; 2.031 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[4]      ; N_dff:reg4|dff_1bit:\N_dffs:4:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.013      ; 2.310      ;
; 2.038 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|mac_temp   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[0]      ; clk          ; clk         ; 0.000        ; 0.004      ; 2.308      ;
; 2.038 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|mac_temp   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[1]      ; clk          ; clk         ; 0.000        ; 0.004      ; 2.308      ;
; 2.038 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|mac_temp   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[2]      ; clk          ; clk         ; 0.000        ; 0.004      ; 2.308      ;
; 2.049 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:3:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:3:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.315      ;
; 2.058 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:1:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.324      ;
; 2.061 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:14:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:14:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 2.327      ;
; 2.064 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:6:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.330      ;
; 2.073 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:12:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 2.339      ;
; 2.093 ; N_dff:reg2|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_1                                                  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[14]     ; clk          ; clk         ; 0.000        ; -0.002     ; 2.357      ;
; 2.101 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:15:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 2.367      ;
; 2.112 ; N_dff:reg1|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[0]      ; clk          ; clk         ; 0.000        ; -0.008     ; 2.370      ;
; 2.115 ; N_dff:reg2|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1                                                  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 2.381      ;
; 2.129 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:3:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.395      ;
+-------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                                                              ;
+--------+---------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.654 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.690      ;
; -0.654 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable ; clk          ; clk         ; 1.000        ; 0.000      ; 1.690      ;
+--------+---------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                                                              ;
+-------+---------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.424 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.690      ;
; 1.424 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable ; clk          ; clk         ; 0.000        ; 0.000      ; 1.690      ;
+-------+---------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:0:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:0:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:13:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:13:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:14:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:14:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:15:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:15:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:1:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:1:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:10:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:10:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:11:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:11:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:12:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:12:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:13:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:13:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:14:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:14:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:15:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:15:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:2:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:2:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:3:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:3:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:4:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:4:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:5:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:5:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:6:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:6:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:7:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:7:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:8:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:8:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:9:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:9:stage_i|q                                                            ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[10] ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; FPU_SW_8    ; clk        ; 7.570  ; 7.570  ; Rise       ; clk             ;
; OPP[*]      ; clk        ; 27.226 ; 27.226 ; Rise       ; clk             ;
;  OPP[0]     ; clk        ; 27.226 ; 27.226 ; Rise       ; clk             ;
;  OPP[1]     ; clk        ; 9.268  ; 9.268  ; Rise       ; clk             ;
;  OPP[2]     ; clk        ; 8.698  ; 8.698  ; Rise       ; clk             ;
;  OPP[3]     ; clk        ; 6.589  ; 6.589  ; Rise       ; clk             ;
; numin1[*]   ; clk        ; 5.991  ; 5.991  ; Rise       ; clk             ;
;  numin1[0]  ; clk        ; 5.416  ; 5.416  ; Rise       ; clk             ;
;  numin1[1]  ; clk        ; 5.679  ; 5.679  ; Rise       ; clk             ;
;  numin1[2]  ; clk        ; 4.986  ; 4.986  ; Rise       ; clk             ;
;  numin1[3]  ; clk        ; 5.610  ; 5.610  ; Rise       ; clk             ;
;  numin1[4]  ; clk        ; 5.991  ; 5.991  ; Rise       ; clk             ;
;  numin1[5]  ; clk        ; 5.608  ; 5.608  ; Rise       ; clk             ;
;  numin1[6]  ; clk        ; 5.626  ; 5.626  ; Rise       ; clk             ;
;  numin1[7]  ; clk        ; 5.565  ; 5.565  ; Rise       ; clk             ;
;  numin1[8]  ; clk        ; 5.464  ; 5.464  ; Rise       ; clk             ;
;  numin1[9]  ; clk        ; 5.443  ; 5.443  ; Rise       ; clk             ;
;  numin1[10] ; clk        ; 5.668  ; 5.668  ; Rise       ; clk             ;
;  numin1[11] ; clk        ; 5.498  ; 5.498  ; Rise       ; clk             ;
;  numin1[12] ; clk        ; 5.927  ; 5.927  ; Rise       ; clk             ;
;  numin1[13] ; clk        ; 5.554  ; 5.554  ; Rise       ; clk             ;
;  numin1[14] ; clk        ; 5.316  ; 5.316  ; Rise       ; clk             ;
;  numin1[15] ; clk        ; 5.852  ; 5.852  ; Rise       ; clk             ;
; numin2[*]   ; clk        ; 5.991  ; 5.991  ; Rise       ; clk             ;
;  numin2[0]  ; clk        ; 5.084  ; 5.084  ; Rise       ; clk             ;
;  numin2[1]  ; clk        ; 5.649  ; 5.649  ; Rise       ; clk             ;
;  numin2[2]  ; clk        ; 5.366  ; 5.366  ; Rise       ; clk             ;
;  numin2[3]  ; clk        ; 5.991  ; 5.991  ; Rise       ; clk             ;
;  numin2[4]  ; clk        ; 5.272  ; 5.272  ; Rise       ; clk             ;
;  numin2[5]  ; clk        ; 5.194  ; 5.194  ; Rise       ; clk             ;
;  numin2[6]  ; clk        ; 5.192  ; 5.192  ; Rise       ; clk             ;
;  numin2[7]  ; clk        ; 5.606  ; 5.606  ; Rise       ; clk             ;
;  numin2[8]  ; clk        ; 5.566  ; 5.566  ; Rise       ; clk             ;
;  numin2[9]  ; clk        ; 5.879  ; 5.879  ; Rise       ; clk             ;
;  numin2[10] ; clk        ; 5.174  ; 5.174  ; Rise       ; clk             ;
;  numin2[11] ; clk        ; 5.909  ; 5.909  ; Rise       ; clk             ;
;  numin2[12] ; clk        ; 5.280  ; 5.280  ; Rise       ; clk             ;
;  numin2[13] ; clk        ; 1.295  ; 1.295  ; Rise       ; clk             ;
;  numin2[14] ; clk        ; 5.159  ; 5.159  ; Rise       ; clk             ;
;  numin2[15] ; clk        ; 0.987  ; 0.987  ; Rise       ; clk             ;
; rst         ; clk        ; 6.433  ; 6.433  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; FPU_SW_8    ; clk        ; -4.043 ; -4.043 ; Rise       ; clk             ;
; OPP[*]      ; clk        ; -3.410 ; -3.410 ; Rise       ; clk             ;
;  OPP[0]     ; clk        ; -3.481 ; -3.481 ; Rise       ; clk             ;
;  OPP[1]     ; clk        ; -3.410 ; -3.410 ; Rise       ; clk             ;
;  OPP[2]     ; clk        ; -3.564 ; -3.564 ; Rise       ; clk             ;
;  OPP[3]     ; clk        ; -3.681 ; -3.681 ; Rise       ; clk             ;
; numin1[*]   ; clk        ; -4.294 ; -4.294 ; Rise       ; clk             ;
;  numin1[0]  ; clk        ; -4.525 ; -4.525 ; Rise       ; clk             ;
;  numin1[1]  ; clk        ; -5.191 ; -5.191 ; Rise       ; clk             ;
;  numin1[2]  ; clk        ; -4.726 ; -4.726 ; Rise       ; clk             ;
;  numin1[3]  ; clk        ; -4.629 ; -4.629 ; Rise       ; clk             ;
;  numin1[4]  ; clk        ; -5.449 ; -5.449 ; Rise       ; clk             ;
;  numin1[5]  ; clk        ; -5.108 ; -5.108 ; Rise       ; clk             ;
;  numin1[6]  ; clk        ; -4.659 ; -4.659 ; Rise       ; clk             ;
;  numin1[7]  ; clk        ; -5.310 ; -5.310 ; Rise       ; clk             ;
;  numin1[8]  ; clk        ; -4.527 ; -4.527 ; Rise       ; clk             ;
;  numin1[9]  ; clk        ; -4.983 ; -4.983 ; Rise       ; clk             ;
;  numin1[10] ; clk        ; -4.674 ; -4.674 ; Rise       ; clk             ;
;  numin1[11] ; clk        ; -4.569 ; -4.569 ; Rise       ; clk             ;
;  numin1[12] ; clk        ; -4.790 ; -4.790 ; Rise       ; clk             ;
;  numin1[13] ; clk        ; -4.972 ; -4.972 ; Rise       ; clk             ;
;  numin1[14] ; clk        ; -4.350 ; -4.350 ; Rise       ; clk             ;
;  numin1[15] ; clk        ; -4.294 ; -4.294 ; Rise       ; clk             ;
; numin2[*]   ; clk        ; 0.504  ; 0.504  ; Rise       ; clk             ;
;  numin2[0]  ; clk        ; -4.575 ; -4.575 ; Rise       ; clk             ;
;  numin2[1]  ; clk        ; -4.662 ; -4.662 ; Rise       ; clk             ;
;  numin2[2]  ; clk        ; -4.857 ; -4.857 ; Rise       ; clk             ;
;  numin2[3]  ; clk        ; -5.211 ; -5.211 ; Rise       ; clk             ;
;  numin2[4]  ; clk        ; -4.558 ; -4.558 ; Rise       ; clk             ;
;  numin2[5]  ; clk        ; -4.937 ; -4.937 ; Rise       ; clk             ;
;  numin2[6]  ; clk        ; -4.710 ; -4.710 ; Rise       ; clk             ;
;  numin2[7]  ; clk        ; -4.837 ; -4.837 ; Rise       ; clk             ;
;  numin2[8]  ; clk        ; -5.037 ; -5.037 ; Rise       ; clk             ;
;  numin2[9]  ; clk        ; -4.879 ; -4.879 ; Rise       ; clk             ;
;  numin2[10] ; clk        ; -4.677 ; -4.677 ; Rise       ; clk             ;
;  numin2[11] ; clk        ; -4.608 ; -4.608 ; Rise       ; clk             ;
;  numin2[12] ; clk        ; -4.374 ; -4.374 ; Rise       ; clk             ;
;  numin2[13] ; clk        ; -0.383 ; -0.383 ; Rise       ; clk             ;
;  numin2[14] ; clk        ; -4.071 ; -4.071 ; Rise       ; clk             ;
;  numin2[15] ; clk        ; 0.504  ; 0.504  ; Rise       ; clk             ;
; rst         ; clk        ; -3.953 ; -3.953 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HI[*]     ; clk        ; 7.459 ; 7.459 ; Rise       ; clk             ;
;  HI[0]    ; clk        ; 6.661 ; 6.661 ; Rise       ; clk             ;
;  HI[1]    ; clk        ; 7.047 ; 7.047 ; Rise       ; clk             ;
;  HI[2]    ; clk        ; 7.033 ; 7.033 ; Rise       ; clk             ;
;  HI[3]    ; clk        ; 7.120 ; 7.120 ; Rise       ; clk             ;
;  HI[4]    ; clk        ; 7.035 ; 7.035 ; Rise       ; clk             ;
;  HI[5]    ; clk        ; 7.057 ; 7.057 ; Rise       ; clk             ;
;  HI[6]    ; clk        ; 7.172 ; 7.172 ; Rise       ; clk             ;
;  HI[7]    ; clk        ; 7.313 ; 7.313 ; Rise       ; clk             ;
;  HI[8]    ; clk        ; 7.459 ; 7.459 ; Rise       ; clk             ;
;  HI[9]    ; clk        ; 7.293 ; 7.293 ; Rise       ; clk             ;
;  HI[10]   ; clk        ; 7.270 ; 7.270 ; Rise       ; clk             ;
;  HI[11]   ; clk        ; 6.981 ; 6.981 ; Rise       ; clk             ;
;  HI[12]   ; clk        ; 7.288 ; 7.288 ; Rise       ; clk             ;
;  HI[13]   ; clk        ; 7.246 ; 7.246 ; Rise       ; clk             ;
;  HI[14]   ; clk        ; 7.361 ; 7.361 ; Rise       ; clk             ;
;  HI[15]   ; clk        ; 7.128 ; 7.128 ; Rise       ; clk             ;
; LO[*]     ; clk        ; 7.513 ; 7.513 ; Rise       ; clk             ;
;  LO[0]    ; clk        ; 7.158 ; 7.158 ; Rise       ; clk             ;
;  LO[1]    ; clk        ; 6.674 ; 6.674 ; Rise       ; clk             ;
;  LO[2]    ; clk        ; 7.384 ; 7.384 ; Rise       ; clk             ;
;  LO[3]    ; clk        ; 7.344 ; 7.344 ; Rise       ; clk             ;
;  LO[4]    ; clk        ; 7.180 ; 7.180 ; Rise       ; clk             ;
;  LO[5]    ; clk        ; 7.513 ; 7.513 ; Rise       ; clk             ;
;  LO[6]    ; clk        ; 7.263 ; 7.263 ; Rise       ; clk             ;
;  LO[7]    ; clk        ; 7.459 ; 7.459 ; Rise       ; clk             ;
;  LO[8]    ; clk        ; 6.378 ; 6.378 ; Rise       ; clk             ;
;  LO[9]    ; clk        ; 6.872 ; 6.872 ; Rise       ; clk             ;
;  LO[10]   ; clk        ; 6.408 ; 6.408 ; Rise       ; clk             ;
;  LO[11]   ; clk        ; 7.138 ; 7.138 ; Rise       ; clk             ;
;  LO[12]   ; clk        ; 6.633 ; 6.633 ; Rise       ; clk             ;
;  LO[13]   ; clk        ; 6.869 ; 6.869 ; Rise       ; clk             ;
;  LO[14]   ; clk        ; 6.641 ; 6.641 ; Rise       ; clk             ;
;  LO[15]   ; clk        ; 6.887 ; 6.887 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HI[*]     ; clk        ; 6.661 ; 6.661 ; Rise       ; clk             ;
;  HI[0]    ; clk        ; 6.661 ; 6.661 ; Rise       ; clk             ;
;  HI[1]    ; clk        ; 7.047 ; 7.047 ; Rise       ; clk             ;
;  HI[2]    ; clk        ; 7.033 ; 7.033 ; Rise       ; clk             ;
;  HI[3]    ; clk        ; 7.120 ; 7.120 ; Rise       ; clk             ;
;  HI[4]    ; clk        ; 7.035 ; 7.035 ; Rise       ; clk             ;
;  HI[5]    ; clk        ; 7.057 ; 7.057 ; Rise       ; clk             ;
;  HI[6]    ; clk        ; 7.172 ; 7.172 ; Rise       ; clk             ;
;  HI[7]    ; clk        ; 7.313 ; 7.313 ; Rise       ; clk             ;
;  HI[8]    ; clk        ; 7.459 ; 7.459 ; Rise       ; clk             ;
;  HI[9]    ; clk        ; 7.293 ; 7.293 ; Rise       ; clk             ;
;  HI[10]   ; clk        ; 7.270 ; 7.270 ; Rise       ; clk             ;
;  HI[11]   ; clk        ; 6.981 ; 6.981 ; Rise       ; clk             ;
;  HI[12]   ; clk        ; 7.288 ; 7.288 ; Rise       ; clk             ;
;  HI[13]   ; clk        ; 7.246 ; 7.246 ; Rise       ; clk             ;
;  HI[14]   ; clk        ; 7.361 ; 7.361 ; Rise       ; clk             ;
;  HI[15]   ; clk        ; 7.128 ; 7.128 ; Rise       ; clk             ;
; LO[*]     ; clk        ; 6.378 ; 6.378 ; Rise       ; clk             ;
;  LO[0]    ; clk        ; 7.158 ; 7.158 ; Rise       ; clk             ;
;  LO[1]    ; clk        ; 6.674 ; 6.674 ; Rise       ; clk             ;
;  LO[2]    ; clk        ; 7.384 ; 7.384 ; Rise       ; clk             ;
;  LO[3]    ; clk        ; 7.344 ; 7.344 ; Rise       ; clk             ;
;  LO[4]    ; clk        ; 7.180 ; 7.180 ; Rise       ; clk             ;
;  LO[5]    ; clk        ; 7.513 ; 7.513 ; Rise       ; clk             ;
;  LO[6]    ; clk        ; 7.263 ; 7.263 ; Rise       ; clk             ;
;  LO[7]    ; clk        ; 7.459 ; 7.459 ; Rise       ; clk             ;
;  LO[8]    ; clk        ; 6.378 ; 6.378 ; Rise       ; clk             ;
;  LO[9]    ; clk        ; 6.872 ; 6.872 ; Rise       ; clk             ;
;  LO[10]   ; clk        ; 6.408 ; 6.408 ; Rise       ; clk             ;
;  LO[11]   ; clk        ; 7.138 ; 7.138 ; Rise       ; clk             ;
;  LO[12]   ; clk        ; 6.633 ; 6.633 ; Rise       ; clk             ;
;  LO[13]   ; clk        ; 6.869 ; 6.869 ; Rise       ; clk             ;
;  LO[14]   ; clk        ; 6.641 ; 6.641 ; Rise       ; clk             ;
;  LO[15]   ; clk        ; 6.887 ; 6.887 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -9.519 ; -511.717      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.131 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.749 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.519 ; -230.596              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                         ;
+--------+-------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.519 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.008      ; 10.559     ;
; -9.490 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 10.532     ;
; -9.473 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; 0.011      ; 10.516     ;
; -9.400 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 10.442     ;
; -9.394 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.009      ; 10.435     ;
; -9.384 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.009      ; 10.425     ;
; -9.371 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 10.415     ;
; -9.355 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.011      ; 10.398     ;
; -9.354 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; 0.013      ; 10.399     ;
; -9.347 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.008      ; 10.387     ;
; -9.338 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; 0.012      ; 10.382     ;
; -9.324 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.008      ; 10.364     ;
; -9.318 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 10.360     ;
; -9.313 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.009      ; 10.354     ;
; -9.303 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.008      ; 10.343     ;
; -9.301 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; 0.011      ; 10.344     ;
; -9.295 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 10.337     ;
; -9.284 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.011      ; 10.327     ;
; -9.280 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; 0.009      ; 10.321     ;
; -9.278 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 10.320     ;
; -9.278 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; 0.011      ; 10.321     ;
; -9.275 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.011      ; 10.318     ;
; -9.274 ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.009      ; 10.315     ;
; -9.267 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; 0.012      ; 10.311     ;
; -9.259 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 10.301     ;
; -9.245 ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.011      ; 10.288     ;
; -9.243 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.008      ; 10.283     ;
; -9.228 ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; 0.012      ; 10.272     ;
; -9.214 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 10.256     ;
; -9.205 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.008      ; 10.245     ;
; -9.199 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 10.241     ;
; -9.197 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; 0.011      ; 10.240     ;
; -9.194 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.008      ; 10.234     ;
; -9.193 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.009      ; 10.234     ;
; -9.192 ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.008      ; 10.232     ;
; -9.188 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 10.230     ;
; -9.184 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 10.226     ;
; -9.176 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 10.218     ;
; -9.168 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.009      ; 10.209     ;
; -9.163 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.009      ; 10.204     ;
; -9.163 ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 10.205     ;
; -9.161 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; 0.011      ; 10.204     ;
; -9.160 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; 0.009      ; 10.201     ;
; -9.159 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; 0.011      ; 10.202     ;
; -9.159 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 10.203     ;
; -9.149 ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 10.191     ;
; -9.146 ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; 0.011      ; 10.189     ;
; -9.145 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; 0.010      ; 10.187     ;
; -9.143 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.011      ; 10.186     ;
; -9.133 ; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.007      ; 10.172     ;
; -9.131 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.008      ; 10.171     ;
; -9.117 ; N_dff:reg1|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 10.159     ;
; -9.108 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.008      ; 10.148     ;
; -9.106 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 10.148     ;
; -9.104 ; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.009      ; 10.145     ;
; -9.097 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.009      ; 10.138     ;
; -9.090 ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.007      ; 10.129     ;
; -9.088 ; N_dff:reg1|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 10.132     ;
; -9.087 ; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; 0.010      ; 10.129     ;
; -9.083 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.009      ; 10.124     ;
; -9.083 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 10.125     ;
; -9.080 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.012      ; 10.124     ;
; -9.079 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; 0.009      ; 10.120     ;
; -9.075 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 10.117     ;
; -9.074 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; 0.010      ; 10.116     ;
; -9.072 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.011      ; 10.115     ;
; -9.071 ; N_dff:reg1|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; 0.013      ; 10.116     ;
; -9.064 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.011      ; 10.107     ;
; -9.061 ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.009      ; 10.102     ;
; -9.059 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.009      ; 10.100     ;
; -9.058 ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.009      ; 10.099     ;
; -9.052 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.009      ; 10.093     ;
; -9.049 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; 0.009      ; 10.090     ;
; -9.044 ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; 0.010      ; 10.086     ;
; -9.041 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; 0.011      ; 10.084     ;
; -9.039 ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.007      ; 10.078     ;
; -9.035 ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; 0.010      ; 10.077     ;
; -9.033 ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.011      ; 10.076     ;
; -9.027 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.008      ; 10.067     ;
; -9.025 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; 0.010      ; 10.067     ;
; -9.010 ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.009      ; 10.051     ;
; -9.008 ; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.008      ; 10.048     ;
; -9.002 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 10.044     ;
; -8.998 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 10.040     ;
; -8.993 ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; 0.010      ; 10.035     ;
; -8.993 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.011      ; 10.036     ;
; -8.993 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.008      ; 10.033     ;
; -8.992 ; N_dff:reg1|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.011      ; 10.035     ;
; -8.990 ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.009      ; 10.031     ;
; -8.989 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.008      ; 10.029     ;
; -8.988 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.009      ; 10.029     ;
; -8.983 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:13:stage_i|q ; clk          ; clk         ; 1.000        ; 0.011      ; 10.026     ;
; -8.977 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.008      ; 10.017     ;
; -8.976 ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.008      ; 10.016     ;
; -8.969 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; 0.009      ; 10.010     ;
; -8.968 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 10.010     ;
; -8.964 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.010      ; 10.006     ;
; -8.959 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; 0.009      ; 10.000     ;
; -8.954 ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; 0.011      ; 9.997      ;
; -8.954 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; 0.010      ; 9.996      ;
+--------+-------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                              ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|mac_temp   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|mac_temp   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp                                                      ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.318 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[15]     ; N_dff:reg3|dff_1bit:\N_dffs:15:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.470      ;
; 0.361 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp                                                      ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.364 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.448 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14]     ; N_dff:reg4|dff_1bit:\N_dffs:14:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; 0.010      ; 0.610      ;
; 0.449 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[15]     ; N_dff:reg4|dff_1bit:\N_dffs:15:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; 0.010      ; 0.611      ;
; 0.453 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[9]      ; N_dff:reg4|dff_1bit:\N_dffs:9:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.008      ; 0.613      ;
; 0.503 ; N_dff:reg2|dff_1bit:\N_dffs:13:stage_i|q~_Duplicate_1                                                  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[13]     ; clk          ; clk         ; 0.000        ; 0.001      ; 0.656      ;
; 0.543 ; N_dff:reg2|dff_1bit:\N_dffs:15:stage_i|q~_Duplicate_1                                                  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[15]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.695      ;
; 0.565 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[12]     ; N_dff:reg4|dff_1bit:\N_dffs:12:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; 0.009      ; 0.726      ;
; 0.571 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; N_dff:reg4|dff_1bit:\N_dffs:13:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; 0.010      ; 0.733      ;
; 0.578 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[11]     ; N_dff:reg4|dff_1bit:\N_dffs:11:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; 0.009      ; 0.739      ;
; 0.579 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[10]     ; N_dff:reg4|dff_1bit:\N_dffs:10:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; 0.008      ; 0.739      ;
; 0.591 ; N_dff:reg2|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[7]      ; clk          ; clk         ; 0.000        ; 0.001      ; 0.744      ;
; 0.608 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]      ; N_dff:reg4|dff_1bit:\N_dffs:8:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.008      ; 0.768      ;
; 0.637 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:7:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.637 ; N_dff:reg2|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[8]      ; clk          ; clk         ; 0.000        ; 0.001      ; 0.790      ;
; 0.638 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:9:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.639 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:7:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.642 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:9:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[9]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.678 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[7]      ; N_dff:reg4|dff_1bit:\N_dffs:7:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.014      ; 0.844      ;
; 0.684 ; N_dff:reg2|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1                                                  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[11]     ; clk          ; clk         ; 0.000        ; 0.001      ; 0.837      ;
; 0.689 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:15:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:15:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.841      ;
; 0.690 ; N_dff:reg2|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.842      ;
; 0.691 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:8:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.843      ;
; 0.698 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:11:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.850      ;
; 0.701 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:11:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[11]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.853      ;
; 0.717 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:8:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.869      ;
; 0.733 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14]     ; clk          ; clk         ; 0.000        ; -0.050     ; 0.835      ;
; 0.733 ; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14]     ; clk          ; clk         ; 0.000        ; -0.050     ; 0.835      ;
; 0.733 ; N_dff:reg2|dff_1bit:\N_dffs:2:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14]     ; clk          ; clk         ; 0.000        ; -0.050     ; 0.835      ;
; 0.733 ; N_dff:reg2|dff_1bit:\N_dffs:3:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14]     ; clk          ; clk         ; 0.000        ; -0.050     ; 0.835      ;
; 0.733 ; N_dff:reg2|dff_1bit:\N_dffs:4:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14]     ; clk          ; clk         ; 0.000        ; -0.050     ; 0.835      ;
; 0.733 ; N_dff:reg2|dff_1bit:\N_dffs:5:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14]     ; clk          ; clk         ; 0.000        ; -0.050     ; 0.835      ;
; 0.733 ; N_dff:reg2|dff_1bit:\N_dffs:6:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14]     ; clk          ; clk         ; 0.000        ; -0.050     ; 0.835      ;
; 0.733 ; N_dff:reg2|dff_1bit:\N_dffs:7:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14]     ; clk          ; clk         ; 0.000        ; -0.050     ; 0.835      ;
; 0.733 ; N_dff:reg2|dff_1bit:\N_dffs:8:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14]     ; clk          ; clk         ; 0.000        ; -0.050     ; 0.835      ;
; 0.733 ; N_dff:reg2|dff_1bit:\N_dffs:9:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14]     ; clk          ; clk         ; 0.000        ; -0.050     ; 0.835      ;
; 0.733 ; N_dff:reg2|dff_1bit:\N_dffs:10:stage_i|q                                                               ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14]     ; clk          ; clk         ; 0.000        ; -0.050     ; 0.835      ;
; 0.733 ; N_dff:reg2|dff_1bit:\N_dffs:11:stage_i|q                                                               ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14]     ; clk          ; clk         ; 0.000        ; -0.050     ; 0.835      ;
; 0.733 ; N_dff:reg2|dff_1bit:\N_dffs:12:stage_i|q                                                               ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14]     ; clk          ; clk         ; 0.000        ; -0.050     ; 0.835      ;
; 0.733 ; N_dff:reg2|dff_1bit:\N_dffs:13:stage_i|q                                                               ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14]     ; clk          ; clk         ; 0.000        ; -0.050     ; 0.835      ;
; 0.733 ; N_dff:reg2|dff_1bit:\N_dffs:14:stage_i|q                                                               ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14]     ; clk          ; clk         ; 0.000        ; -0.050     ; 0.835      ;
; 0.733 ; N_dff:reg2|dff_1bit:\N_dffs:15:stage_i|q                                                               ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14]     ; clk          ; clk         ; 0.000        ; -0.050     ; 0.835      ;
; 0.734 ; N_dff:reg2|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1                                                  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[10]     ; clk          ; clk         ; 0.000        ; 0.003      ; 0.889      ;
; 0.744 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:1:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:1:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.896      ;
; 0.747 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:1:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.899      ;
; 0.753 ; N_dff:reg2|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1                                                  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[12]     ; clk          ; clk         ; 0.000        ; 0.001      ; 0.906      ;
; 0.754 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[6]      ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.020      ; 0.926      ;
; 0.759 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:0:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:0:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.911      ;
; 0.763 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:4:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.915      ;
; 0.765 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[3]      ; clk          ; clk         ; 0.000        ; -0.005     ; 0.912      ;
; 0.767 ; N_dff:reg2|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.919      ;
; 0.778 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:15:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:15:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.930      ;
; 0.781 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:12:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.933      ;
; 0.782 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:12:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[12]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.934      ;
; 0.793 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]      ; clk          ; clk         ; 0.000        ; -0.048     ; 0.897      ;
; 0.793 ; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]      ; clk          ; clk         ; 0.000        ; -0.048     ; 0.897      ;
; 0.793 ; N_dff:reg2|dff_1bit:\N_dffs:2:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]      ; clk          ; clk         ; 0.000        ; -0.048     ; 0.897      ;
; 0.793 ; N_dff:reg2|dff_1bit:\N_dffs:3:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]      ; clk          ; clk         ; 0.000        ; -0.048     ; 0.897      ;
; 0.793 ; N_dff:reg2|dff_1bit:\N_dffs:4:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]      ; clk          ; clk         ; 0.000        ; -0.048     ; 0.897      ;
; 0.793 ; N_dff:reg2|dff_1bit:\N_dffs:5:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]      ; clk          ; clk         ; 0.000        ; -0.048     ; 0.897      ;
; 0.793 ; N_dff:reg2|dff_1bit:\N_dffs:6:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]      ; clk          ; clk         ; 0.000        ; -0.048     ; 0.897      ;
; 0.793 ; N_dff:reg2|dff_1bit:\N_dffs:7:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]      ; clk          ; clk         ; 0.000        ; -0.048     ; 0.897      ;
; 0.793 ; N_dff:reg2|dff_1bit:\N_dffs:8:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]      ; clk          ; clk         ; 0.000        ; -0.048     ; 0.897      ;
; 0.793 ; N_dff:reg2|dff_1bit:\N_dffs:9:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]      ; clk          ; clk         ; 0.000        ; -0.048     ; 0.897      ;
; 0.793 ; N_dff:reg2|dff_1bit:\N_dffs:10:stage_i|q                                                               ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]      ; clk          ; clk         ; 0.000        ; -0.048     ; 0.897      ;
; 0.793 ; N_dff:reg2|dff_1bit:\N_dffs:11:stage_i|q                                                               ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]      ; clk          ; clk         ; 0.000        ; -0.048     ; 0.897      ;
; 0.793 ; N_dff:reg2|dff_1bit:\N_dffs:12:stage_i|q                                                               ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]      ; clk          ; clk         ; 0.000        ; -0.048     ; 0.897      ;
; 0.793 ; N_dff:reg2|dff_1bit:\N_dffs:13:stage_i|q                                                               ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]      ; clk          ; clk         ; 0.000        ; -0.048     ; 0.897      ;
; 0.793 ; N_dff:reg2|dff_1bit:\N_dffs:14:stage_i|q                                                               ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]      ; clk          ; clk         ; 0.000        ; -0.048     ; 0.897      ;
; 0.793 ; N_dff:reg2|dff_1bit:\N_dffs:15:stage_i|q                                                               ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]      ; clk          ; clk         ; 0.000        ; -0.048     ; 0.897      ;
; 0.798 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|mac_temp   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[15]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.950      ;
; 0.802 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:9:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.954      ;
; 0.815 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.968      ;
; 0.822 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:13:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:13:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.974      ;
; 0.822 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:8:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.974      ;
; 0.823 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:13:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.975      ;
; 0.824 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:5:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.976      ;
; 0.826 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:8:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[9]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.978      ;
; 0.827 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:0:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.979      ;
; 0.827 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:8:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.979      ;
; 0.833 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]      ; clk          ; clk         ; 0.000        ; -0.047     ; 0.938      ;
; 0.833 ; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]      ; clk          ; clk         ; 0.000        ; -0.047     ; 0.938      ;
; 0.833 ; N_dff:reg2|dff_1bit:\N_dffs:2:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]      ; clk          ; clk         ; 0.000        ; -0.047     ; 0.938      ;
; 0.833 ; N_dff:reg2|dff_1bit:\N_dffs:3:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]      ; clk          ; clk         ; 0.000        ; -0.047     ; 0.938      ;
; 0.833 ; N_dff:reg2|dff_1bit:\N_dffs:4:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]      ; clk          ; clk         ; 0.000        ; -0.047     ; 0.938      ;
; 0.833 ; N_dff:reg2|dff_1bit:\N_dffs:5:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]      ; clk          ; clk         ; 0.000        ; -0.047     ; 0.938      ;
; 0.833 ; N_dff:reg2|dff_1bit:\N_dffs:6:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]      ; clk          ; clk         ; 0.000        ; -0.047     ; 0.938      ;
; 0.833 ; N_dff:reg2|dff_1bit:\N_dffs:7:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]      ; clk          ; clk         ; 0.000        ; -0.047     ; 0.938      ;
; 0.833 ; N_dff:reg2|dff_1bit:\N_dffs:8:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]      ; clk          ; clk         ; 0.000        ; -0.047     ; 0.938      ;
; 0.833 ; N_dff:reg2|dff_1bit:\N_dffs:9:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]      ; clk          ; clk         ; 0.000        ; -0.047     ; 0.938      ;
; 0.833 ; N_dff:reg2|dff_1bit:\N_dffs:10:stage_i|q                                                               ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]      ; clk          ; clk         ; 0.000        ; -0.047     ; 0.938      ;
; 0.833 ; N_dff:reg2|dff_1bit:\N_dffs:11:stage_i|q                                                               ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]      ; clk          ; clk         ; 0.000        ; -0.047     ; 0.938      ;
; 0.833 ; N_dff:reg2|dff_1bit:\N_dffs:12:stage_i|q                                                               ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]      ; clk          ; clk         ; 0.000        ; -0.047     ; 0.938      ;
; 0.833 ; N_dff:reg2|dff_1bit:\N_dffs:13:stage_i|q                                                               ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]      ; clk          ; clk         ; 0.000        ; -0.047     ; 0.938      ;
+-------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                                                             ;
+-------+---------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.131 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.901      ;
; 0.131 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable ; clk          ; clk         ; 1.000        ; 0.000      ; 0.901      ;
+-------+---------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                                                              ;
+-------+---------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.749 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.901      ;
; 0.749 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable ; clk          ; clk         ; 0.000        ; 0.000      ; 0.901      ;
+-------+---------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:0:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:0:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:13:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:13:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:14:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:14:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:15:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:15:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:1:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:1:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:10:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:10:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:11:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:11:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:12:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:12:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:13:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:13:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:14:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:14:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:15:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:15:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:2:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:2:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:3:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:3:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:4:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:4:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:5:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:5:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:6:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:6:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:7:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:7:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:8:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:8:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:9:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:9:stage_i|q                                                            ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[10] ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; FPU_SW_8    ; clk        ; 3.486  ; 3.486  ; Rise       ; clk             ;
; OPP[*]      ; clk        ; 11.982 ; 11.982 ; Rise       ; clk             ;
;  OPP[0]     ; clk        ; 11.982 ; 11.982 ; Rise       ; clk             ;
;  OPP[1]     ; clk        ; 4.258  ; 4.258  ; Rise       ; clk             ;
;  OPP[2]     ; clk        ; 4.016  ; 4.016  ; Rise       ; clk             ;
;  OPP[3]     ; clk        ; 3.097  ; 3.097  ; Rise       ; clk             ;
; numin1[*]   ; clk        ; 2.792  ; 2.792  ; Rise       ; clk             ;
;  numin1[0]  ; clk        ; 2.596  ; 2.596  ; Rise       ; clk             ;
;  numin1[1]  ; clk        ; 2.683  ; 2.683  ; Rise       ; clk             ;
;  numin1[2]  ; clk        ; 2.384  ; 2.384  ; Rise       ; clk             ;
;  numin1[3]  ; clk        ; 2.635  ; 2.635  ; Rise       ; clk             ;
;  numin1[4]  ; clk        ; 2.792  ; 2.792  ; Rise       ; clk             ;
;  numin1[5]  ; clk        ; 2.638  ; 2.638  ; Rise       ; clk             ;
;  numin1[6]  ; clk        ; 2.631  ; 2.631  ; Rise       ; clk             ;
;  numin1[7]  ; clk        ; 2.687  ; 2.687  ; Rise       ; clk             ;
;  numin1[8]  ; clk        ; 2.572  ; 2.572  ; Rise       ; clk             ;
;  numin1[9]  ; clk        ; 2.587  ; 2.587  ; Rise       ; clk             ;
;  numin1[10] ; clk        ; 2.656  ; 2.656  ; Rise       ; clk             ;
;  numin1[11] ; clk        ; 2.602  ; 2.602  ; Rise       ; clk             ;
;  numin1[12] ; clk        ; 2.778  ; 2.778  ; Rise       ; clk             ;
;  numin1[13] ; clk        ; 2.629  ; 2.629  ; Rise       ; clk             ;
;  numin1[14] ; clk        ; 2.512  ; 2.512  ; Rise       ; clk             ;
;  numin1[15] ; clk        ; 2.786  ; 2.786  ; Rise       ; clk             ;
; numin2[*]   ; clk        ; 2.825  ; 2.825  ; Rise       ; clk             ;
;  numin2[0]  ; clk        ; 2.407  ; 2.407  ; Rise       ; clk             ;
;  numin2[1]  ; clk        ; 2.661  ; 2.661  ; Rise       ; clk             ;
;  numin2[2]  ; clk        ; 2.536  ; 2.536  ; Rise       ; clk             ;
;  numin2[3]  ; clk        ; 2.798  ; 2.798  ; Rise       ; clk             ;
;  numin2[4]  ; clk        ; 2.462  ; 2.462  ; Rise       ; clk             ;
;  numin2[5]  ; clk        ; 2.523  ; 2.523  ; Rise       ; clk             ;
;  numin2[6]  ; clk        ; 2.468  ; 2.468  ; Rise       ; clk             ;
;  numin2[7]  ; clk        ; 2.639  ; 2.639  ; Rise       ; clk             ;
;  numin2[8]  ; clk        ; 2.613  ; 2.613  ; Rise       ; clk             ;
;  numin2[9]  ; clk        ; 2.800  ; 2.800  ; Rise       ; clk             ;
;  numin2[10] ; clk        ; 2.469  ; 2.469  ; Rise       ; clk             ;
;  numin2[11] ; clk        ; 2.825  ; 2.825  ; Rise       ; clk             ;
;  numin2[12] ; clk        ; 2.478  ; 2.478  ; Rise       ; clk             ;
;  numin2[13] ; clk        ; 0.110  ; 0.110  ; Rise       ; clk             ;
;  numin2[14] ; clk        ; 2.456  ; 2.456  ; Rise       ; clk             ;
;  numin2[15] ; clk        ; -0.041 ; -0.041 ; Rise       ; clk             ;
; rst         ; clk        ; 3.112  ; 3.112  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; FPU_SW_8    ; clk        ; -1.998 ; -1.998 ; Rise       ; clk             ;
; OPP[*]      ; clk        ; -1.711 ; -1.711 ; Rise       ; clk             ;
;  OPP[0]     ; clk        ; -1.785 ; -1.785 ; Rise       ; clk             ;
;  OPP[1]     ; clk        ; -1.711 ; -1.711 ; Rise       ; clk             ;
;  OPP[2]     ; clk        ; -1.780 ; -1.780 ; Rise       ; clk             ;
;  OPP[3]     ; clk        ; -1.812 ; -1.812 ; Rise       ; clk             ;
; numin1[*]   ; clk        ; -2.126 ; -2.126 ; Rise       ; clk             ;
;  numin1[0]  ; clk        ; -2.222 ; -2.222 ; Rise       ; clk             ;
;  numin1[1]  ; clk        ; -2.515 ; -2.515 ; Rise       ; clk             ;
;  numin1[2]  ; clk        ; -2.264 ; -2.264 ; Rise       ; clk             ;
;  numin1[3]  ; clk        ; -2.256 ; -2.256 ; Rise       ; clk             ;
;  numin1[4]  ; clk        ; -2.628 ; -2.628 ; Rise       ; clk             ;
;  numin1[5]  ; clk        ; -2.459 ; -2.459 ; Rise       ; clk             ;
;  numin1[6]  ; clk        ; -2.261 ; -2.261 ; Rise       ; clk             ;
;  numin1[7]  ; clk        ; -2.565 ; -2.565 ; Rise       ; clk             ;
;  numin1[8]  ; clk        ; -2.218 ; -2.218 ; Rise       ; clk             ;
;  numin1[9]  ; clk        ; -2.433 ; -2.433 ; Rise       ; clk             ;
;  numin1[10] ; clk        ; -2.270 ; -2.270 ; Rise       ; clk             ;
;  numin1[11] ; clk        ; -2.248 ; -2.248 ; Rise       ; clk             ;
;  numin1[12] ; clk        ; -2.338 ; -2.338 ; Rise       ; clk             ;
;  numin1[13] ; clk        ; -2.419 ; -2.419 ; Rise       ; clk             ;
;  numin1[14] ; clk        ; -2.126 ; -2.126 ; Rise       ; clk             ;
;  numin1[15] ; clk        ; -2.135 ; -2.135 ; Rise       ; clk             ;
; numin2[*]   ; clk        ; 0.669  ; 0.669  ; Rise       ; clk             ;
;  numin2[0]  ; clk        ; -2.220 ; -2.220 ; Rise       ; clk             ;
;  numin2[1]  ; clk        ; -2.266 ; -2.266 ; Rise       ; clk             ;
;  numin2[2]  ; clk        ; -2.351 ; -2.351 ; Rise       ; clk             ;
;  numin2[3]  ; clk        ; -2.496 ; -2.496 ; Rise       ; clk             ;
;  numin2[4]  ; clk        ; -2.193 ; -2.193 ; Rise       ; clk             ;
;  numin2[5]  ; clk        ; -2.403 ; -2.403 ; Rise       ; clk             ;
;  numin2[6]  ; clk        ; -2.298 ; -2.298 ; Rise       ; clk             ;
;  numin2[7]  ; clk        ; -2.339 ; -2.339 ; Rise       ; clk             ;
;  numin2[8]  ; clk        ; -2.425 ; -2.425 ; Rise       ; clk             ;
;  numin2[9]  ; clk        ; -2.404 ; -2.404 ; Rise       ; clk             ;
;  numin2[10] ; clk        ; -2.289 ; -2.289 ; Rise       ; clk             ;
;  numin2[11] ; clk        ; -2.285 ; -2.285 ; Rise       ; clk             ;
;  numin2[12] ; clk        ; -2.096 ; -2.096 ; Rise       ; clk             ;
;  numin2[13] ; clk        ; 0.273  ; 0.273  ; Rise       ; clk             ;
;  numin2[14] ; clk        ; -1.997 ; -1.997 ; Rise       ; clk             ;
;  numin2[15] ; clk        ; 0.669  ; 0.669  ; Rise       ; clk             ;
; rst         ; clk        ; -2.006 ; -2.006 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HI[*]     ; clk        ; 4.277 ; 4.277 ; Rise       ; clk             ;
;  HI[0]    ; clk        ; 3.886 ; 3.886 ; Rise       ; clk             ;
;  HI[1]    ; clk        ; 4.135 ; 4.135 ; Rise       ; clk             ;
;  HI[2]    ; clk        ; 4.122 ; 4.122 ; Rise       ; clk             ;
;  HI[3]    ; clk        ; 4.075 ; 4.075 ; Rise       ; clk             ;
;  HI[4]    ; clk        ; 4.122 ; 4.122 ; Rise       ; clk             ;
;  HI[5]    ; clk        ; 4.133 ; 4.133 ; Rise       ; clk             ;
;  HI[6]    ; clk        ; 4.096 ; 4.096 ; Rise       ; clk             ;
;  HI[7]    ; clk        ; 4.194 ; 4.194 ; Rise       ; clk             ;
;  HI[8]    ; clk        ; 4.245 ; 4.245 ; Rise       ; clk             ;
;  HI[9]    ; clk        ; 4.174 ; 4.174 ; Rise       ; clk             ;
;  HI[10]   ; clk        ; 4.219 ; 4.219 ; Rise       ; clk             ;
;  HI[11]   ; clk        ; 4.047 ; 4.047 ; Rise       ; clk             ;
;  HI[12]   ; clk        ; 4.228 ; 4.228 ; Rise       ; clk             ;
;  HI[13]   ; clk        ; 4.144 ; 4.144 ; Rise       ; clk             ;
;  HI[14]   ; clk        ; 4.277 ; 4.277 ; Rise       ; clk             ;
;  HI[15]   ; clk        ; 4.131 ; 4.131 ; Rise       ; clk             ;
; LO[*]     ; clk        ; 4.346 ; 4.346 ; Rise       ; clk             ;
;  LO[0]    ; clk        ; 4.098 ; 4.098 ; Rise       ; clk             ;
;  LO[1]    ; clk        ; 3.896 ; 3.896 ; Rise       ; clk             ;
;  LO[2]    ; clk        ; 4.283 ; 4.283 ; Rise       ; clk             ;
;  LO[3]    ; clk        ; 4.266 ; 4.266 ; Rise       ; clk             ;
;  LO[4]    ; clk        ; 4.100 ; 4.100 ; Rise       ; clk             ;
;  LO[5]    ; clk        ; 4.346 ; 4.346 ; Rise       ; clk             ;
;  LO[6]    ; clk        ; 4.212 ; 4.212 ; Rise       ; clk             ;
;  LO[7]    ; clk        ; 4.292 ; 4.292 ; Rise       ; clk             ;
;  LO[8]    ; clk        ; 3.792 ; 3.792 ; Rise       ; clk             ;
;  LO[9]    ; clk        ; 4.027 ; 4.027 ; Rise       ; clk             ;
;  LO[10]   ; clk        ; 3.822 ; 3.822 ; Rise       ; clk             ;
;  LO[11]   ; clk        ; 4.144 ; 4.144 ; Rise       ; clk             ;
;  LO[12]   ; clk        ; 3.923 ; 3.923 ; Rise       ; clk             ;
;  LO[13]   ; clk        ; 4.016 ; 4.016 ; Rise       ; clk             ;
;  LO[14]   ; clk        ; 3.926 ; 3.926 ; Rise       ; clk             ;
;  LO[15]   ; clk        ; 4.040 ; 4.040 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HI[*]     ; clk        ; 3.886 ; 3.886 ; Rise       ; clk             ;
;  HI[0]    ; clk        ; 3.886 ; 3.886 ; Rise       ; clk             ;
;  HI[1]    ; clk        ; 4.135 ; 4.135 ; Rise       ; clk             ;
;  HI[2]    ; clk        ; 4.122 ; 4.122 ; Rise       ; clk             ;
;  HI[3]    ; clk        ; 4.075 ; 4.075 ; Rise       ; clk             ;
;  HI[4]    ; clk        ; 4.122 ; 4.122 ; Rise       ; clk             ;
;  HI[5]    ; clk        ; 4.133 ; 4.133 ; Rise       ; clk             ;
;  HI[6]    ; clk        ; 4.096 ; 4.096 ; Rise       ; clk             ;
;  HI[7]    ; clk        ; 4.194 ; 4.194 ; Rise       ; clk             ;
;  HI[8]    ; clk        ; 4.245 ; 4.245 ; Rise       ; clk             ;
;  HI[9]    ; clk        ; 4.174 ; 4.174 ; Rise       ; clk             ;
;  HI[10]   ; clk        ; 4.219 ; 4.219 ; Rise       ; clk             ;
;  HI[11]   ; clk        ; 4.047 ; 4.047 ; Rise       ; clk             ;
;  HI[12]   ; clk        ; 4.228 ; 4.228 ; Rise       ; clk             ;
;  HI[13]   ; clk        ; 4.144 ; 4.144 ; Rise       ; clk             ;
;  HI[14]   ; clk        ; 4.277 ; 4.277 ; Rise       ; clk             ;
;  HI[15]   ; clk        ; 4.131 ; 4.131 ; Rise       ; clk             ;
; LO[*]     ; clk        ; 3.792 ; 3.792 ; Rise       ; clk             ;
;  LO[0]    ; clk        ; 4.098 ; 4.098 ; Rise       ; clk             ;
;  LO[1]    ; clk        ; 3.896 ; 3.896 ; Rise       ; clk             ;
;  LO[2]    ; clk        ; 4.283 ; 4.283 ; Rise       ; clk             ;
;  LO[3]    ; clk        ; 4.266 ; 4.266 ; Rise       ; clk             ;
;  LO[4]    ; clk        ; 4.100 ; 4.100 ; Rise       ; clk             ;
;  LO[5]    ; clk        ; 4.346 ; 4.346 ; Rise       ; clk             ;
;  LO[6]    ; clk        ; 4.212 ; 4.212 ; Rise       ; clk             ;
;  LO[7]    ; clk        ; 4.292 ; 4.292 ; Rise       ; clk             ;
;  LO[8]    ; clk        ; 3.792 ; 3.792 ; Rise       ; clk             ;
;  LO[9]    ; clk        ; 4.027 ; 4.027 ; Rise       ; clk             ;
;  LO[10]   ; clk        ; 3.822 ; 3.822 ; Rise       ; clk             ;
;  LO[11]   ; clk        ; 4.144 ; 4.144 ; Rise       ; clk             ;
;  LO[12]   ; clk        ; 3.923 ; 3.923 ; Rise       ; clk             ;
;  LO[13]   ; clk        ; 4.016 ; 4.016 ; Rise       ; clk             ;
;  LO[14]   ; clk        ; 3.926 ; 3.926 ; Rise       ; clk             ;
;  LO[15]   ; clk        ; 4.040 ; 4.040 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -23.509   ; 0.215 ; -0.654   ; 0.749   ; -1.519              ;
;  clk             ; -23.509   ; 0.215 ; -0.654   ; 0.749   ; -1.519              ;
; Design-wide TNS  ; -1376.042 ; 0.0   ; -1.308   ; 0.0     ; -230.596            ;
;  clk             ; -1376.042 ; 0.000 ; -1.308   ; 0.000   ; -230.596            ;
+------------------+-----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; FPU_SW_8    ; clk        ; 7.570  ; 7.570  ; Rise       ; clk             ;
; OPP[*]      ; clk        ; 27.226 ; 27.226 ; Rise       ; clk             ;
;  OPP[0]     ; clk        ; 27.226 ; 27.226 ; Rise       ; clk             ;
;  OPP[1]     ; clk        ; 9.268  ; 9.268  ; Rise       ; clk             ;
;  OPP[2]     ; clk        ; 8.698  ; 8.698  ; Rise       ; clk             ;
;  OPP[3]     ; clk        ; 6.589  ; 6.589  ; Rise       ; clk             ;
; numin1[*]   ; clk        ; 5.991  ; 5.991  ; Rise       ; clk             ;
;  numin1[0]  ; clk        ; 5.416  ; 5.416  ; Rise       ; clk             ;
;  numin1[1]  ; clk        ; 5.679  ; 5.679  ; Rise       ; clk             ;
;  numin1[2]  ; clk        ; 4.986  ; 4.986  ; Rise       ; clk             ;
;  numin1[3]  ; clk        ; 5.610  ; 5.610  ; Rise       ; clk             ;
;  numin1[4]  ; clk        ; 5.991  ; 5.991  ; Rise       ; clk             ;
;  numin1[5]  ; clk        ; 5.608  ; 5.608  ; Rise       ; clk             ;
;  numin1[6]  ; clk        ; 5.626  ; 5.626  ; Rise       ; clk             ;
;  numin1[7]  ; clk        ; 5.565  ; 5.565  ; Rise       ; clk             ;
;  numin1[8]  ; clk        ; 5.464  ; 5.464  ; Rise       ; clk             ;
;  numin1[9]  ; clk        ; 5.443  ; 5.443  ; Rise       ; clk             ;
;  numin1[10] ; clk        ; 5.668  ; 5.668  ; Rise       ; clk             ;
;  numin1[11] ; clk        ; 5.498  ; 5.498  ; Rise       ; clk             ;
;  numin1[12] ; clk        ; 5.927  ; 5.927  ; Rise       ; clk             ;
;  numin1[13] ; clk        ; 5.554  ; 5.554  ; Rise       ; clk             ;
;  numin1[14] ; clk        ; 5.316  ; 5.316  ; Rise       ; clk             ;
;  numin1[15] ; clk        ; 5.852  ; 5.852  ; Rise       ; clk             ;
; numin2[*]   ; clk        ; 5.991  ; 5.991  ; Rise       ; clk             ;
;  numin2[0]  ; clk        ; 5.084  ; 5.084  ; Rise       ; clk             ;
;  numin2[1]  ; clk        ; 5.649  ; 5.649  ; Rise       ; clk             ;
;  numin2[2]  ; clk        ; 5.366  ; 5.366  ; Rise       ; clk             ;
;  numin2[3]  ; clk        ; 5.991  ; 5.991  ; Rise       ; clk             ;
;  numin2[4]  ; clk        ; 5.272  ; 5.272  ; Rise       ; clk             ;
;  numin2[5]  ; clk        ; 5.194  ; 5.194  ; Rise       ; clk             ;
;  numin2[6]  ; clk        ; 5.192  ; 5.192  ; Rise       ; clk             ;
;  numin2[7]  ; clk        ; 5.606  ; 5.606  ; Rise       ; clk             ;
;  numin2[8]  ; clk        ; 5.566  ; 5.566  ; Rise       ; clk             ;
;  numin2[9]  ; clk        ; 5.879  ; 5.879  ; Rise       ; clk             ;
;  numin2[10] ; clk        ; 5.174  ; 5.174  ; Rise       ; clk             ;
;  numin2[11] ; clk        ; 5.909  ; 5.909  ; Rise       ; clk             ;
;  numin2[12] ; clk        ; 5.280  ; 5.280  ; Rise       ; clk             ;
;  numin2[13] ; clk        ; 1.295  ; 1.295  ; Rise       ; clk             ;
;  numin2[14] ; clk        ; 5.159  ; 5.159  ; Rise       ; clk             ;
;  numin2[15] ; clk        ; 0.987  ; 0.987  ; Rise       ; clk             ;
; rst         ; clk        ; 6.433  ; 6.433  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; FPU_SW_8    ; clk        ; -1.998 ; -1.998 ; Rise       ; clk             ;
; OPP[*]      ; clk        ; -1.711 ; -1.711 ; Rise       ; clk             ;
;  OPP[0]     ; clk        ; -1.785 ; -1.785 ; Rise       ; clk             ;
;  OPP[1]     ; clk        ; -1.711 ; -1.711 ; Rise       ; clk             ;
;  OPP[2]     ; clk        ; -1.780 ; -1.780 ; Rise       ; clk             ;
;  OPP[3]     ; clk        ; -1.812 ; -1.812 ; Rise       ; clk             ;
; numin1[*]   ; clk        ; -2.126 ; -2.126 ; Rise       ; clk             ;
;  numin1[0]  ; clk        ; -2.222 ; -2.222 ; Rise       ; clk             ;
;  numin1[1]  ; clk        ; -2.515 ; -2.515 ; Rise       ; clk             ;
;  numin1[2]  ; clk        ; -2.264 ; -2.264 ; Rise       ; clk             ;
;  numin1[3]  ; clk        ; -2.256 ; -2.256 ; Rise       ; clk             ;
;  numin1[4]  ; clk        ; -2.628 ; -2.628 ; Rise       ; clk             ;
;  numin1[5]  ; clk        ; -2.459 ; -2.459 ; Rise       ; clk             ;
;  numin1[6]  ; clk        ; -2.261 ; -2.261 ; Rise       ; clk             ;
;  numin1[7]  ; clk        ; -2.565 ; -2.565 ; Rise       ; clk             ;
;  numin1[8]  ; clk        ; -2.218 ; -2.218 ; Rise       ; clk             ;
;  numin1[9]  ; clk        ; -2.433 ; -2.433 ; Rise       ; clk             ;
;  numin1[10] ; clk        ; -2.270 ; -2.270 ; Rise       ; clk             ;
;  numin1[11] ; clk        ; -2.248 ; -2.248 ; Rise       ; clk             ;
;  numin1[12] ; clk        ; -2.338 ; -2.338 ; Rise       ; clk             ;
;  numin1[13] ; clk        ; -2.419 ; -2.419 ; Rise       ; clk             ;
;  numin1[14] ; clk        ; -2.126 ; -2.126 ; Rise       ; clk             ;
;  numin1[15] ; clk        ; -2.135 ; -2.135 ; Rise       ; clk             ;
; numin2[*]   ; clk        ; 0.669  ; 0.669  ; Rise       ; clk             ;
;  numin2[0]  ; clk        ; -2.220 ; -2.220 ; Rise       ; clk             ;
;  numin2[1]  ; clk        ; -2.266 ; -2.266 ; Rise       ; clk             ;
;  numin2[2]  ; clk        ; -2.351 ; -2.351 ; Rise       ; clk             ;
;  numin2[3]  ; clk        ; -2.496 ; -2.496 ; Rise       ; clk             ;
;  numin2[4]  ; clk        ; -2.193 ; -2.193 ; Rise       ; clk             ;
;  numin2[5]  ; clk        ; -2.403 ; -2.403 ; Rise       ; clk             ;
;  numin2[6]  ; clk        ; -2.298 ; -2.298 ; Rise       ; clk             ;
;  numin2[7]  ; clk        ; -2.339 ; -2.339 ; Rise       ; clk             ;
;  numin2[8]  ; clk        ; -2.425 ; -2.425 ; Rise       ; clk             ;
;  numin2[9]  ; clk        ; -2.404 ; -2.404 ; Rise       ; clk             ;
;  numin2[10] ; clk        ; -2.289 ; -2.289 ; Rise       ; clk             ;
;  numin2[11] ; clk        ; -2.285 ; -2.285 ; Rise       ; clk             ;
;  numin2[12] ; clk        ; -2.096 ; -2.096 ; Rise       ; clk             ;
;  numin2[13] ; clk        ; 0.273  ; 0.273  ; Rise       ; clk             ;
;  numin2[14] ; clk        ; -1.997 ; -1.997 ; Rise       ; clk             ;
;  numin2[15] ; clk        ; 0.669  ; 0.669  ; Rise       ; clk             ;
; rst         ; clk        ; -2.006 ; -2.006 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HI[*]     ; clk        ; 7.459 ; 7.459 ; Rise       ; clk             ;
;  HI[0]    ; clk        ; 6.661 ; 6.661 ; Rise       ; clk             ;
;  HI[1]    ; clk        ; 7.047 ; 7.047 ; Rise       ; clk             ;
;  HI[2]    ; clk        ; 7.033 ; 7.033 ; Rise       ; clk             ;
;  HI[3]    ; clk        ; 7.120 ; 7.120 ; Rise       ; clk             ;
;  HI[4]    ; clk        ; 7.035 ; 7.035 ; Rise       ; clk             ;
;  HI[5]    ; clk        ; 7.057 ; 7.057 ; Rise       ; clk             ;
;  HI[6]    ; clk        ; 7.172 ; 7.172 ; Rise       ; clk             ;
;  HI[7]    ; clk        ; 7.313 ; 7.313 ; Rise       ; clk             ;
;  HI[8]    ; clk        ; 7.459 ; 7.459 ; Rise       ; clk             ;
;  HI[9]    ; clk        ; 7.293 ; 7.293 ; Rise       ; clk             ;
;  HI[10]   ; clk        ; 7.270 ; 7.270 ; Rise       ; clk             ;
;  HI[11]   ; clk        ; 6.981 ; 6.981 ; Rise       ; clk             ;
;  HI[12]   ; clk        ; 7.288 ; 7.288 ; Rise       ; clk             ;
;  HI[13]   ; clk        ; 7.246 ; 7.246 ; Rise       ; clk             ;
;  HI[14]   ; clk        ; 7.361 ; 7.361 ; Rise       ; clk             ;
;  HI[15]   ; clk        ; 7.128 ; 7.128 ; Rise       ; clk             ;
; LO[*]     ; clk        ; 7.513 ; 7.513 ; Rise       ; clk             ;
;  LO[0]    ; clk        ; 7.158 ; 7.158 ; Rise       ; clk             ;
;  LO[1]    ; clk        ; 6.674 ; 6.674 ; Rise       ; clk             ;
;  LO[2]    ; clk        ; 7.384 ; 7.384 ; Rise       ; clk             ;
;  LO[3]    ; clk        ; 7.344 ; 7.344 ; Rise       ; clk             ;
;  LO[4]    ; clk        ; 7.180 ; 7.180 ; Rise       ; clk             ;
;  LO[5]    ; clk        ; 7.513 ; 7.513 ; Rise       ; clk             ;
;  LO[6]    ; clk        ; 7.263 ; 7.263 ; Rise       ; clk             ;
;  LO[7]    ; clk        ; 7.459 ; 7.459 ; Rise       ; clk             ;
;  LO[8]    ; clk        ; 6.378 ; 6.378 ; Rise       ; clk             ;
;  LO[9]    ; clk        ; 6.872 ; 6.872 ; Rise       ; clk             ;
;  LO[10]   ; clk        ; 6.408 ; 6.408 ; Rise       ; clk             ;
;  LO[11]   ; clk        ; 7.138 ; 7.138 ; Rise       ; clk             ;
;  LO[12]   ; clk        ; 6.633 ; 6.633 ; Rise       ; clk             ;
;  LO[13]   ; clk        ; 6.869 ; 6.869 ; Rise       ; clk             ;
;  LO[14]   ; clk        ; 6.641 ; 6.641 ; Rise       ; clk             ;
;  LO[15]   ; clk        ; 6.887 ; 6.887 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HI[*]     ; clk        ; 3.886 ; 3.886 ; Rise       ; clk             ;
;  HI[0]    ; clk        ; 3.886 ; 3.886 ; Rise       ; clk             ;
;  HI[1]    ; clk        ; 4.135 ; 4.135 ; Rise       ; clk             ;
;  HI[2]    ; clk        ; 4.122 ; 4.122 ; Rise       ; clk             ;
;  HI[3]    ; clk        ; 4.075 ; 4.075 ; Rise       ; clk             ;
;  HI[4]    ; clk        ; 4.122 ; 4.122 ; Rise       ; clk             ;
;  HI[5]    ; clk        ; 4.133 ; 4.133 ; Rise       ; clk             ;
;  HI[6]    ; clk        ; 4.096 ; 4.096 ; Rise       ; clk             ;
;  HI[7]    ; clk        ; 4.194 ; 4.194 ; Rise       ; clk             ;
;  HI[8]    ; clk        ; 4.245 ; 4.245 ; Rise       ; clk             ;
;  HI[9]    ; clk        ; 4.174 ; 4.174 ; Rise       ; clk             ;
;  HI[10]   ; clk        ; 4.219 ; 4.219 ; Rise       ; clk             ;
;  HI[11]   ; clk        ; 4.047 ; 4.047 ; Rise       ; clk             ;
;  HI[12]   ; clk        ; 4.228 ; 4.228 ; Rise       ; clk             ;
;  HI[13]   ; clk        ; 4.144 ; 4.144 ; Rise       ; clk             ;
;  HI[14]   ; clk        ; 4.277 ; 4.277 ; Rise       ; clk             ;
;  HI[15]   ; clk        ; 4.131 ; 4.131 ; Rise       ; clk             ;
; LO[*]     ; clk        ; 3.792 ; 3.792 ; Rise       ; clk             ;
;  LO[0]    ; clk        ; 4.098 ; 4.098 ; Rise       ; clk             ;
;  LO[1]    ; clk        ; 3.896 ; 3.896 ; Rise       ; clk             ;
;  LO[2]    ; clk        ; 4.283 ; 4.283 ; Rise       ; clk             ;
;  LO[3]    ; clk        ; 4.266 ; 4.266 ; Rise       ; clk             ;
;  LO[4]    ; clk        ; 4.100 ; 4.100 ; Rise       ; clk             ;
;  LO[5]    ; clk        ; 4.346 ; 4.346 ; Rise       ; clk             ;
;  LO[6]    ; clk        ; 4.212 ; 4.212 ; Rise       ; clk             ;
;  LO[7]    ; clk        ; 4.292 ; 4.292 ; Rise       ; clk             ;
;  LO[8]    ; clk        ; 3.792 ; 3.792 ; Rise       ; clk             ;
;  LO[9]    ; clk        ; 4.027 ; 4.027 ; Rise       ; clk             ;
;  LO[10]   ; clk        ; 3.822 ; 3.822 ; Rise       ; clk             ;
;  LO[11]   ; clk        ; 4.144 ; 4.144 ; Rise       ; clk             ;
;  LO[12]   ; clk        ; 3.923 ; 3.923 ; Rise       ; clk             ;
;  LO[13]   ; clk        ; 4.016 ; 4.016 ; Rise       ; clk             ;
;  LO[14]   ; clk        ; 3.926 ; 3.926 ; Rise       ; clk             ;
;  LO[15]   ; clk        ; 4.040 ; 4.040 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 38    ; 38   ;
; Unconstrained Input Port Paths  ; 483   ; 483  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Mon May 07 18:06:38 2018
Info: Command: quartus_sta test -c test
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'SDC1.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -23.509
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -23.509     -1376.042 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332146): Worst-case recovery slack is -0.654
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.654        -1.308 clk 
Info (332146): Worst-case removal slack is 1.424
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.424         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -224.452 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.519
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.519      -511.717 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332146): Worst-case recovery slack is 0.131
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.131         0.000 clk 
Info (332146): Worst-case removal slack is 0.749
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.749         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.519
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.519      -230.596 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 376 megabytes
    Info: Processing ended: Mon May 07 18:06:41 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


