autoidx 0

module \top
  wire input 1 \clk
  wire width 32 \wire1
  wire width 32 \wire3

  cell $add $cell4
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 32
    connect \A \wire1
    connect \B 1'1
    connect \Y \wire3
  end


  process $proc2
    


    sync posedge \clk
      update \wire1 \wire3
  end

  wire width 1 \wire5
  connect \wire5 \wire1 [24]
  wire width 1 \wire6
  connect \wire6 \wire1 [23]
  wire width 1 \wire7
  connect \wire7 \wire1 [22]
  wire width 1 \wire8
  wire width 1 \wire9
  wire width 1 \wire10
  attribute \module_not_derived 1
  cell \SB_RGBA_DRV \RGBA_DRIVER
    parameter \CURRENT_MODE "0b1"
    parameter \RGB0_CURRENT "0b111111"
    parameter \RGB1_CURRENT "0b111111"
    parameter \RGB2_CURRENT "0b111111"
    connect \CURREN 1'1
    connect \RGB0 \wire8
    connect \RGB0PWM { \wire5 \wire6 \wire7 } [2:2]
    connect \RGB1 \wire9
    connect \RGB1PWM { \wire5 \wire6 \wire7 } [1:1]
    connect \RGB2 \wire10
    connect \RGB2PWM { \wire5 \wire6 \wire7 } [0:0]
    connect \RGBLEDEN 1'1
  end

  wire output 11 \red
  connect \red \wire8
  wire output 12 \green
  connect \green \wire9
  wire output 13 \blue
  connect \blue \wire10
end
