\section{Anexos}

\subsection{Descripciones del hardware}

\lstinputlisting[
	language=verilog,
	label=prog:Binary_Multiplier,
	caption={Descripci贸n en Verilog del multiplicador binario de 8 bits.}
]{
	../../Proyectos/Binary_Multiplier/Binary_Multiplier.v
}

\enter

\enter

\lstinputlisting[
	language=verilog,
	label=prog:Magnitude_Comparator,
	caption={Descripci贸n en Verilog del comparador de magnitud.}
]{
	../../Proyectos/Magnitude_Comparator/Magnitude_Comparator.v
}

\enter

\enter

\lstinputlisting[
	language=verilog,
	label=prog:Decoder_2_4,
	caption={Descripci贸n en Verilog del decodificador 2 a 4.}
]{
	../../Proyectos/Decoder_2_4/Decoder_2_4.v
}

\lstinputlisting[
	language=verilog,
	label=prog:Encoder_4_2,
	caption={Descripci贸n en Verilog del codificador 4 a 2.}
]{
	../../Proyectos/Encoder_4_2/Encoder_4_2.v
}

\newpage
\subsection{Bancos de pruebas (\textit{Test Benches})}

\lstinputlisting[
language=verilog,
%label=prog:asign,
caption={Banco de prueba para el \autoref{prog:Binary_Multiplier}.}
]{
	../../Proyectos/Binary_Multiplier/simulation/modelsim/Binary_Multiplier.vt
}

\lstinputlisting[
language=verilog,
%label=prog:asign,
caption={Banco de prueba para el \autoref{prog:Magnitude_Comparator}.}
]{
	../../Proyectos/Magnitude_Comparator/simulation/modelsim/Magnitude_Comparator.vt
}

\lstinputlisting[
language=verilog,
%label=prog:asign,
caption={Banco de prueba para el \autoref{prog:Decoder_2_4}.}
]{
	../../Proyectos/Decoder_2_4/simulation/modelsim/Decoder_2_4.vt
}

\lstinputlisting[
language=verilog,
%label=prog:asign,
caption={Banco de prueba para el \autoref{prog:Encoder_4_2}.}
]{
	../../Proyectos/Encoder_4_2/simulation/modelsim/Encoder_4_2.vt
}