/*
 * Copyright (c) Huawei Technologies Co., Ltd. 2014-2019. All rights reserved.
 * Description: SEC¼Ä´æÆ÷¶¨Òå
 * Author: o00302765
 * Create: 2019-10-22
 */

#ifndef __HI_SDK_L0_REG_SEC_H__
#define __HI_SDK_L0_REG_SEC_H__

#ifdef __MACRO__
#endif
#define HI_SDK_L0_REG_SEC_BASE                       0x15220000
#define HI_SDK_L0_REG_SEC_SEC_VERSION_BASE           (HI_SDK_L0_REG_SEC_BASE + 0x0004)
#define HI_SDK_L0_REG_SEC_SEC_GATE_CLK_EN_BASE       (HI_SDK_L0_REG_SEC_BASE + 0x0008)
#define HI_SDK_L0_REG_SEC_SEC_AXI_CFG_BASE           (HI_SDK_L0_REG_SEC_BASE + 0x000C)
#define HI_SDK_L0_REG_SEC_SEC_CH_PRIORITY_BASE       (HI_SDK_L0_REG_SEC_BASE + 0x0010)
#define HI_SDK_L0_REG_SEC_SEC_CH0_INT_TH_BASE        (HI_SDK_L0_REG_SEC_BASE + 0x0020)
#define HI_SDK_L0_REG_SEC_SEC_CH1_INT_TH_BASE        (HI_SDK_L0_REG_SEC_BASE + 0x0024)
#define HI_SDK_L0_REG_SEC_SEC_CH2_INT_TH_BASE        (HI_SDK_L0_REG_SEC_BASE + 0x0028)
#define HI_SDK_L0_REG_SEC_SEC_CH3_INT_TH_BASE        (HI_SDK_L0_REG_SEC_BASE + 0x002C)
#define HI_SDK_L0_REG_SEC_SEC_CH4_INT_TH_BASE        (HI_SDK_L0_REG_SEC_BASE + 0x0030)
#define HI_SDK_L0_REG_SEC_SEC_CH5_INT_TH_BASE        (HI_SDK_L0_REG_SEC_BASE + 0x0034)
#define HI_SDK_L0_REG_SEC_SEC_CH6_INT_TH_BASE        (HI_SDK_L0_REG_SEC_BASE + 0x0038)
#define HI_SDK_L0_REG_SEC_SEC_CH7_INT_TH_BASE        (HI_SDK_L0_REG_SEC_BASE + 0x003C)
#define HI_SDK_L0_REG_SEC_SEC_CH0_OVERTIME_TH_BASE   (HI_SDK_L0_REG_SEC_BASE + 0x0040)
#define HI_SDK_L0_REG_SEC_SEC_CH1_OVERTIME_TH_BASE   (HI_SDK_L0_REG_SEC_BASE + 0x0044)
#define HI_SDK_L0_REG_SEC_SEC_CH2_OVERTIME_TH_BASE   (HI_SDK_L0_REG_SEC_BASE + 0x0048)
#define HI_SDK_L0_REG_SEC_SEC_CH3_OVERTIME_TH_BASE   (HI_SDK_L0_REG_SEC_BASE + 0x004C)
#define HI_SDK_L0_REG_SEC_SEC_CH4_OVERTIME_TH_BASE   (HI_SDK_L0_REG_SEC_BASE + 0x0050)
#define HI_SDK_L0_REG_SEC_SEC_CH5_OVERTIME_TH_BASE   (HI_SDK_L0_REG_SEC_BASE + 0x0054)
#define HI_SDK_L0_REG_SEC_SEC_CH6_OVERTIME_TH_BASE   (HI_SDK_L0_REG_SEC_BASE + 0x0058)
#define HI_SDK_L0_REG_SEC_SEC_CH7_OVERTIME_TH_BASE   (HI_SDK_L0_REG_SEC_BASE + 0x005C)
#define HI_SDK_L0_REG_SEC_SEC_CHX_CFG_OK_BASE        (HI_SDK_L0_REG_SEC_BASE + 0x0060)
#define HI_SDK_L0_REG_SEC_SEC_CH0_SPRT_BASE          (HI_SDK_L0_REG_SEC_BASE + 0x0064)
#define HI_SDK_L0_REG_SEC_SEC_CH1_SPRT_BASE          (HI_SDK_L0_REG_SEC_BASE + 0x0068)
#define HI_SDK_L0_REG_SEC_SEC_CH2_SPRT_BASE          (HI_SDK_L0_REG_SEC_BASE + 0x006C)
#define HI_SDK_L0_REG_SEC_SEC_CH3_SPRT_BASE          (HI_SDK_L0_REG_SEC_BASE + 0x0070)
#define HI_SDK_L0_REG_SEC_SEC_CH4_SPRT_BASE          (HI_SDK_L0_REG_SEC_BASE + 0x0074)
#define HI_SDK_L0_REG_SEC_SEC_CH5_SPRT_BASE          (HI_SDK_L0_REG_SEC_BASE + 0x0078)
#define HI_SDK_L0_REG_SEC_SEC_CH6_SPRT_BASE          (HI_SDK_L0_REG_SEC_BASE + 0x007C)
#define HI_SDK_L0_REG_SEC_SEC_CH7_SPRT_BASE          (HI_SDK_L0_REG_SEC_BASE + 0x0080)
#define HI_SDK_L0_REG_SEC_SEC_CH0_EPRT_BASE          (HI_SDK_L0_REG_SEC_BASE + 0x0084)
#define HI_SDK_L0_REG_SEC_SEC_CH1_EPRT_BASE          (HI_SDK_L0_REG_SEC_BASE + 0x0088)
#define HI_SDK_L0_REG_SEC_SEC_CH2_EPRT_BASE          (HI_SDK_L0_REG_SEC_BASE + 0x008C)
#define HI_SDK_L0_REG_SEC_SEC_CH3_EPRT_BASE          (HI_SDK_L0_REG_SEC_BASE + 0x0090)
#define HI_SDK_L0_REG_SEC_SEC_CH4_EPRT_BASE          (HI_SDK_L0_REG_SEC_BASE + 0x0094)
#define HI_SDK_L0_REG_SEC_SEC_CH5_EPRT_BASE          (HI_SDK_L0_REG_SEC_BASE + 0x0098)
#define HI_SDK_L0_REG_SEC_SEC_CH6_EPRT_BASE          (HI_SDK_L0_REG_SEC_BASE + 0x009C)
#define HI_SDK_L0_REG_SEC_SEC_CH7_EPRT_BASE          (HI_SDK_L0_REG_SEC_BASE + 0x00A0)
#define HI_SDK_L0_REG_SEC_SEC_CH0_BASE_BASE          (HI_SDK_L0_REG_SEC_BASE + 0x00A4)
#define HI_SDK_L0_REG_SEC_SEC_CH1_BASE_BASE          (HI_SDK_L0_REG_SEC_BASE + 0x00A8)
#define HI_SDK_L0_REG_SEC_SEC_CH2_BASE_BASE          (HI_SDK_L0_REG_SEC_BASE + 0x00AC)
#define HI_SDK_L0_REG_SEC_SEC_CH3_BASE_BASE          (HI_SDK_L0_REG_SEC_BASE + 0x00B0)
#define HI_SDK_L0_REG_SEC_SEC_CH4_BASE_BASE          (HI_SDK_L0_REG_SEC_BASE + 0x00B4)
#define HI_SDK_L0_REG_SEC_SEC_CH5_BASE_BASE          (HI_SDK_L0_REG_SEC_BASE + 0x00B8)
#define HI_SDK_L0_REG_SEC_SEC_CH6_BASE_BASE          (HI_SDK_L0_REG_SEC_BASE + 0x00BC)
#define HI_SDK_L0_REG_SEC_SEC_CH7_BASE_BASE          (HI_SDK_L0_REG_SEC_BASE + 0x00C0)
#define HI_SDK_L0_REG_SEC_SEC_RAM_INIT_DONE_BASE     (HI_SDK_L0_REG_SEC_BASE + 0x00C4)
#define HI_SDK_L0_REG_SEC_SEC_INT_CNT_CLR_BASE       (HI_SDK_L0_REG_SEC_BASE + 0x00C8)
#define HI_SDK_L0_REG_SEC_SEC_INT_STATUS_BASE        (HI_SDK_L0_REG_SEC_BASE + 0x00CC)
#define HI_SDK_L0_REG_SEC_SEC_CH0_INT_BASE           (HI_SDK_L0_REG_SEC_BASE + 0x00D0)
#define HI_SDK_L0_REG_SEC_SEC_CH0_INT_MASK_BASE      (HI_SDK_L0_REG_SEC_BASE + 0x00D4)
#define HI_SDK_L0_REG_SEC_SEC_CH1_INT_BASE           (HI_SDK_L0_REG_SEC_BASE + 0x00D8)
#define HI_SDK_L0_REG_SEC_SEC_CH1_INT_MASK_BASE      (HI_SDK_L0_REG_SEC_BASE + 0x00DC)
#define HI_SDK_L0_REG_SEC_SEC_CH2_INT_BASE           (HI_SDK_L0_REG_SEC_BASE + 0x00E0)
#define HI_SDK_L0_REG_SEC_SEC_CH2_INT_MASK_BASE      (HI_SDK_L0_REG_SEC_BASE + 0x00E4)
#define HI_SDK_L0_REG_SEC_SEC_CH3_INT_BASE           (HI_SDK_L0_REG_SEC_BASE + 0x00E8)
#define HI_SDK_L0_REG_SEC_SEC_CH3_INT_MASK_BASE      (HI_SDK_L0_REG_SEC_BASE + 0x00EC)
#define HI_SDK_L0_REG_SEC_SEC_CH4_INT_BASE           (HI_SDK_L0_REG_SEC_BASE + 0x00F0)
#define HI_SDK_L0_REG_SEC_SEC_CH4_INT_MASK_BASE      (HI_SDK_L0_REG_SEC_BASE + 0x00F4)
#define HI_SDK_L0_REG_SEC_SEC_CH5_INT_BASE           (HI_SDK_L0_REG_SEC_BASE + 0x00F8)
#define HI_SDK_L0_REG_SEC_SEC_CH5_INT_MASK_BASE      (HI_SDK_L0_REG_SEC_BASE + 0x00FC)
#define HI_SDK_L0_REG_SEC_SEC_CH6_INT_BASE           (HI_SDK_L0_REG_SEC_BASE + 0x0100)
#define HI_SDK_L0_REG_SEC_SEC_CH6_INT_MASK_BASE      (HI_SDK_L0_REG_SEC_BASE + 0x0104)
#define HI_SDK_L0_REG_SEC_SEC_CH7_INT_BASE           (HI_SDK_L0_REG_SEC_BASE + 0x0108)
#define HI_SDK_L0_REG_SEC_SEC_CH7_INT_MASK_BASE      (HI_SDK_L0_REG_SEC_BASE + 0x010C)
#define HI_SDK_L0_REG_SEC_SEC_ALARM_INT_BASE         (HI_SDK_L0_REG_SEC_BASE + 0x0110)
#define HI_SDK_L0_REG_SEC_SEC_ALARM_INT_MASK_BASE    (HI_SDK_L0_REG_SEC_BASE + 0x0114)
#define HI_SDK_L0_REG_SEC_SEC_STAT_CLR_BASE          (HI_SDK_L0_REG_SEC_BASE + 0x0900)
#define HI_SDK_L0_REG_SEC_SEC_TASK_CNT_BASE          (HI_SDK_L0_REG_SEC_BASE + 0x0A00)
#define HI_SDK_L0_REG_SEC_SEC_RD_BD_CNT_BASE         (HI_SDK_L0_REG_SEC_BASE + 0x0A04)
#define HI_SDK_L0_REG_SEC_SEC_RD_PKT_CNT_BASE        (HI_SDK_L0_REG_SEC_BASE + 0x0A08)
#define HI_SDK_L0_REG_SEC_SEC_RECEIVE_BD_CNT_BASE    (HI_SDK_L0_REG_SEC_BASE + 0x0A0C)
#define HI_SDK_L0_REG_SEC_SEC_RECEIVE_PKT_CNT_BASE   (HI_SDK_L0_REG_SEC_BASE + 0x0A10)
#define HI_SDK_L0_REG_SEC_SEC_WR_BD_CNT_BASE         (HI_SDK_L0_REG_SEC_BASE + 0x0A14)
#define HI_SDK_L0_REG_SEC_SEC_WR_PKT_CNT_BASE        (HI_SDK_L0_REG_SEC_BASE + 0x0A18)
#define HI_SDK_L0_REG_SEC_SEC_WB_SORT_CNT_BASE       (HI_SDK_L0_REG_SEC_BASE + 0x0A1C)
#define HI_SDK_L0_REG_SEC_SEC_CHX_ADDR_ERR_BASE      (HI_SDK_L0_REG_SEC_BASE + 0x0A20)
#define HI_SDK_L0_REG_SEC_SEC_FIFO_ERR_BASE          (HI_SDK_L0_REG_SEC_BASE + 0x0A24)
#define HI_SDK_L0_REG_SEC_SEC_FSM_BASE               (HI_SDK_L0_REG_SEC_BASE + 0x0A28)
#define HI_SDK_L0_REG_SEC_SEC_PERFORMANCE_BASE       (HI_SDK_L0_REG_SEC_BASE + 0x0A2C)
#define HI_SDK_L0_REG_SEC_SEC_IP_IDLE_CNT_BASE       (HI_SDK_L0_REG_SEC_BASE + 0x0A30)
#define HI_SDK_L0_REG_SEC_SEC_AXI_BRESP_ERR_CNT_BASE (HI_SDK_L0_REG_SEC_BASE + 0x0A34)
#define HI_SDK_L0_REG_SEC_SEC_AXI_RRESP_ERR_CNT_BASE (HI_SDK_L0_REG_SEC_BASE + 0x0A38)
#define HI_SDK_L0_REG_SEC_SEC_NSCFG_ALARM_BASE       (HI_SDK_L0_REG_SEC_BASE + 0x0A3C)
#define HI_SDK_L0_REG_SEC_SEC_FORBIDDEN_SADDR_BASE   (HI_SDK_L0_REG_SEC_BASE + 0x0A40)
#define HI_SDK_L0_REG_SEC_SEC_FORBIDDEN_EADDR_BASE   (HI_SDK_L0_REG_SEC_BASE + 0x0A44)
#define HI_SDK_L0_REG_SEC_SEC_FORBIDDEN_CNT_BASE     (HI_SDK_L0_REG_SEC_BASE + 0x0A48)
#define HI_SDK_L0_REG_SEC_SEC_AWSNOOP_VLD_CNT_BASE   (HI_SDK_L0_REG_SEC_BASE + 0x0A4C)
#define HI_SDK_L0_REG_SEC_SEC_AWSNOOP_NVLD_CNT_BASE  (HI_SDK_L0_REG_SEC_BASE + 0x0A50)
#define HI_SDK_L0_REG_SEC_SEC_BD_ILLEGAL_ALARM_BASE  (HI_SDK_L0_REG_SEC_BASE + 0x0A54)
#define HI_SDK_L0_REG_SEC_SEC_BD_LINK_ERR_BASE       (HI_SDK_L0_REG_SEC_BASE + 0x0A58)
#define HI_SDK_L0_REG_SEC_SEC_CURR_CH_INFO_BASE      (HI_SDK_L0_REG_SEC_BASE + 0x0A5C)
#define HI_SDK_L0_REG_SEC_SEC_STATUS_INFO_BASE       (HI_SDK_L0_REG_SEC_BASE + 0x0A60)

#ifdef __STRUCT__
#endif
struct hi_sdk_l0_reg_sec_sec_version_s {
	hi_uint32  sec_version                     : 32; /*[0:31]*/
};

struct hi_sdk_l0_reg_sec_sec_gate_clk_en_s {
	hi_uint32  sec_gate_clk_en                 : 1 ; /*[0:0]*/
	hi_uint32  resv_0                          : 31; /*[1:31]*/
};

struct hi_sdk_l0_reg_sec_sec_axi_cfg_s {
	hi_uint32  sec_axi_m_rcache                : 4 ; /*[0:3]*/
	hi_uint32  sec_axi_m_wcache                : 4 ; /*[4:7]*/
	hi_uint32  sec_awsnoop_bypass              : 1 ; /*[8:8]*/
	hi_uint32  sec_bd_axi_m_rcache             : 4 ; /*[9:12]*/
	hi_uint32  sec_bd_axi_m_wcache             : 4 ; /*[13:16]*/
	hi_uint32  resv_0                          : 15; /*[17:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch_priority_s {
	hi_uint32  sec_ch_a_priority               : 1 ; /*[0:0]*/
	hi_uint32  sec_ch_b_priority               : 1 ; /*[1:1]*/
	hi_uint32  sec_ch_c_priority               : 1 ; /*[2:2]*/
	hi_uint32  sec_ch_d_priority               : 1 ; /*[3:3]*/
	hi_uint32  resv_0                          : 28; /*[4:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch0_int_th_s {
	hi_uint32  sec_ch0_int_th                  : 16; /*[0:15]*/
	hi_uint32  resv_0                          : 16; /*[16:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch1_int_th_s {
	hi_uint32  sec_ch1_int_th                  : 16; /*[0:15]*/
	hi_uint32  resv_0                          : 16; /*[16:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch2_int_th_s {
	hi_uint32  sec_ch2_int_th                  : 16; /*[0:15]*/
	hi_uint32  resv_0                          : 16; /*[16:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch3_int_th_s {
	hi_uint32  sec_ch3_int_th                  : 16; /*[0:15]*/
	hi_uint32  resv_0                          : 16; /*[16:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch4_int_th_s {
	hi_uint32  sec_ch4_int_th                  : 16; /*[0:15]*/
	hi_uint32  resv_0                          : 16; /*[16:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch5_int_th_s {
	hi_uint32  sec_ch5_int_th                  : 16; /*[0:15]*/
	hi_uint32  resv_0                          : 16; /*[16:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch6_int_th_s {
	hi_uint32  sec_ch6_int_th                  : 16; /*[0:15]*/
	hi_uint32  resv_0                          : 16; /*[16:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch7_int_th_s {
	hi_uint32  sec_ch7_int_th                  : 16; /*[0:15]*/
	hi_uint32  resv_0                          : 16; /*[16:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch0_overtime_th_s {
	hi_uint32  sec_ch0_overtime_th             : 16; /*[0:15]*/
	hi_uint32  resv_0                          : 16; /*[16:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch1_overtime_th_s {
	hi_uint32  sec_ch1_overtime_th             : 16; /*[0:15]*/
	hi_uint32  resv_0                          : 16; /*[16:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch2_overtime_th_s {
	hi_uint32  sec_ch2_overtime_th             : 16; /*[0:15]*/
	hi_uint32  resv_0                          : 16; /*[16:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch3_overtime_th_s {
	hi_uint32  sec_ch3_overtime_th             : 16; /*[0:15]*/
	hi_uint32  resv_0                          : 16; /*[16:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch4_overtime_th_s {
	hi_uint32  sec_ch4_overtime_th             : 16; /*[0:15]*/
	hi_uint32  resv_0                          : 16; /*[16:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch5_overtime_th_s {
	hi_uint32  sec_ch5_overtime_th             : 16; /*[0:15]*/
	hi_uint32  resv_0                          : 16; /*[16:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch6_overtime_th_s {
	hi_uint32  sec_ch6_overtime_th             : 16; /*[0:15]*/
	hi_uint32  resv_0                          : 16; /*[16:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch7_overtime_th_s {
	hi_uint32  sec_ch7_overtime_th             : 16; /*[0:15]*/
	hi_uint32  resv_0                          : 16; /*[16:31]*/
};

struct hi_sdk_l0_reg_sec_sec_chx_cfg_ok_s {
	hi_uint32  sec_ch0_cfg_ok                  : 1 ; /*[0:0]*/
	hi_uint32  sec_ch1_cfg_ok                  : 1 ; /*[1:1]*/
	hi_uint32  sec_ch2_cfg_ok                  : 1 ; /*[2:2]*/
	hi_uint32  sec_ch3_cfg_ok                  : 1 ; /*[3:3]*/
	hi_uint32  sec_ch4_cfg_ok                  : 1 ; /*[4:4]*/
	hi_uint32  sec_ch5_cfg_ok                  : 1 ; /*[5:5]*/
	hi_uint32  sec_ch6_cfg_ok                  : 1 ; /*[6:6]*/
	hi_uint32  sec_ch7_cfg_ok                  : 1 ; /*[7:7]*/
	hi_uint32  resv_0                          : 24; /*[8:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch0_sprt_s {
	hi_uint32  sec_ch0_sprt                    : 10; /*[0:9]*/
	hi_uint32  resv_0                          : 22; /*[10:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch1_sprt_s {
	hi_uint32  sec_ch1_sprt                    : 10; /*[0:9]*/
	hi_uint32  resv_0                          : 22; /*[10:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch2_sprt_s {
	hi_uint32  sec_ch2_sprt                    : 10; /*[0:9]*/
	hi_uint32  resv_0                          : 22; /*[10:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch3_sprt_s {
	hi_uint32  sec_ch3_sprt                    : 10; /*[0:9]*/
	hi_uint32  resv_0                          : 22; /*[10:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch4_sprt_s {
	hi_uint32  sec_ch4_sprt                    : 10; /*[0:9]*/
	hi_uint32  resv_0                          : 22; /*[10:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch5_sprt_s {
	hi_uint32  sec_ch5_sprt                    : 10; /*[0:9]*/
	hi_uint32  resv_0                          : 22; /*[10:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch6_sprt_s {
	hi_uint32  sec_ch6_sprt                    : 10; /*[0:9]*/
	hi_uint32  resv_0                          : 22; /*[10:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch7_sprt_s {
	hi_uint32  sec_ch7_sprt                    : 10; /*[0:9]*/
	hi_uint32  resv_0                          : 22; /*[10:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch0_eprt_s {
	hi_uint32  sec_ch0_eprt                    : 10; /*[0:9]*/
	hi_uint32  resv_0                          : 22; /*[10:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch1_eprt_s {
	hi_uint32  sec_ch1_eprt                    : 10; /*[0:9]*/
	hi_uint32  resv_0                          : 22; /*[10:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch2_eprt_s {
	hi_uint32  sec_ch2_eprt                    : 10; /*[0:9]*/
	hi_uint32  resv_0                          : 22; /*[10:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch3_eprt_s {
	hi_uint32  sec_ch3_eprt                    : 10; /*[0:9]*/
	hi_uint32  resv_0                          : 22; /*[10:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch4_eprt_s {
	hi_uint32  sec_ch4_eprt                    : 10; /*[0:9]*/
	hi_uint32  resv_0                          : 22; /*[10:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch5_eprt_s {
	hi_uint32  sec_ch5_eprt                    : 10; /*[0:9]*/
	hi_uint32  resv_0                          : 22; /*[10:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch6_eprt_s {
	hi_uint32  sec_ch6_eprt                    : 10; /*[0:9]*/
	hi_uint32  resv_0                          : 22; /*[10:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch7_eprt_s {
	hi_uint32  sec_ch7_eprt                    : 10; /*[0:9]*/
	hi_uint32  resv_0                          : 22; /*[10:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch0_base_s {
	hi_uint32  sec_ch0_base                    : 32; /*[0:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch1_base_s {
	hi_uint32  sec_ch1_base                    : 32; /*[0:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch2_base_s {
	hi_uint32  sec_ch2_base                    : 32; /*[0:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch3_base_s {
	hi_uint32  sec_ch3_base                    : 32; /*[0:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch4_base_s {
	hi_uint32  sec_ch4_base                    : 32; /*[0:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch5_base_s {
	hi_uint32  sec_ch5_base                    : 32; /*[0:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch6_base_s {
	hi_uint32  sec_ch6_base                    : 32; /*[0:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch7_base_s {
	hi_uint32  sec_ch7_base                    : 32; /*[0:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ram_init_done_s {
	hi_uint32  sec_ram_init_done               : 1 ; /*[0:0]*/
	hi_uint32  resv_0                          : 31; /*[1:31]*/
};

struct hi_sdk_l0_reg_sec_sec_int_cnt_clr_s {
	hi_uint32  ch0_int_cnt_clr                 : 1 ; /*[0:0]*/
	hi_uint32  ch1_int_cnt_clr                 : 1 ; /*[1:1]*/
	hi_uint32  ch2_int_cnt_clr                 : 1 ; /*[2:2]*/
	hi_uint32  ch3_int_cnt_clr                 : 1 ; /*[3:3]*/
	hi_uint32  ch4_int_cnt_clr                 : 1 ; /*[4:4]*/
	hi_uint32  ch5_int_cnt_clr                 : 1 ; /*[5:5]*/
	hi_uint32  ch6_int_cnt_clr                 : 1 ; /*[6:6]*/
	hi_uint32  ch7_int_cnt_clr                 : 1 ; /*[7:7]*/
	hi_uint32  resv_0                          : 24; /*[8:31]*/
};

struct hi_sdk_l0_reg_sec_sec_int_status_s {
	hi_uint32  sec_ch0_int_status              : 2 ; /*[0:1]*/
	hi_uint32  sec_ch1_int_status              : 2 ; /*[2:3]*/
	hi_uint32  sec_ch2_int_status              : 2 ; /*[4:5]*/
	hi_uint32  sec_ch3_int_status              : 2 ; /*[6:7]*/
	hi_uint32  sec_ch4_int_status              : 2 ; /*[8:9]*/
	hi_uint32  sec_ch5_int_status              : 2 ; /*[10:11]*/
	hi_uint32  sec_ch6_int_status              : 2 ; /*[12:13]*/
	hi_uint32  sec_ch7_int_status              : 2 ; /*[14:15]*/
	hi_uint32  sec_alarm_int_status            : 1 ; /*[16:16]*/
	hi_uint32  resv_0                          : 15; /*[17:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch0_int_s {
	hi_uint32  sec_ch0_int                     : 1 ; /*[0:0]*/
	hi_uint32  resv_0                          : 31; /*[1:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch0_int_mask_s {
	hi_uint32  sec_ch0_int_mask                : 1 ; /*[0:0]*/
	hi_uint32  resv_0                          : 31; /*[1:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch1_int_s {
	hi_uint32  sec_ch1_int                     : 1 ; /*[0:0]*/
	hi_uint32  resv_0                          : 31; /*[1:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch1_int_mask_s {
	hi_uint32  sec_ch1_int_mask                : 1 ; /*[0:0]*/
	hi_uint32  resv_0                          : 31; /*[1:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch2_int_s {
	hi_uint32  sec_ch2_int                     : 1 ; /*[0:0]*/
	hi_uint32  resv_0                          : 31; /*[1:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch2_int_mask_s {
	hi_uint32  sec_ch2_int_mask                : 1 ; /*[0:0]*/
	hi_uint32  resv_0                          : 31; /*[1:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch3_int_s {
	hi_uint32  sec_ch3_int                     : 1 ; /*[0:0]*/
	hi_uint32  resv_0                          : 31; /*[1:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch3_int_mask_s {
	hi_uint32  sec_ch3_int_mask                : 1 ; /*[0:0]*/
	hi_uint32  resv_0                          : 31; /*[1:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch4_int_s {
	hi_uint32  sec_ch4_int                     : 1 ; /*[0:0]*/
	hi_uint32  resv_0                          : 31; /*[1:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch4_int_mask_s {
	hi_uint32  sec_ch4_int_mask                : 1 ; /*[0:0]*/
	hi_uint32  resv_0                          : 31; /*[1:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch5_int_s {
	hi_uint32  sec_ch5_int                     : 1 ; /*[0:0]*/
	hi_uint32  resv_0                          : 31; /*[1:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch5_int_mask_s {
	hi_uint32  sec_ch5_int_mask                : 1 ; /*[0:0]*/
	hi_uint32  resv_0                          : 31; /*[1:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch6_int_s {
	hi_uint32  sec_ch6_int                     : 1 ; /*[0:0]*/
	hi_uint32  resv_0                          : 31; /*[1:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch6_int_mask_s {
	hi_uint32  sec_ch6_int_mask                : 1 ; /*[0:0]*/
	hi_uint32  resv_0                          : 31; /*[1:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch7_int_s {
	hi_uint32  sec_ch7_int                     : 1 ; /*[0:0]*/
	hi_uint32  resv_0                          : 31; /*[1:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ch7_int_mask_s {
	hi_uint32  sec_ch7_int_mask                : 1 ; /*[0:0]*/
	hi_uint32  resv_0                          : 31; /*[1:31]*/
};

struct hi_sdk_l0_reg_sec_sec_alarm_int_s {
	hi_uint32  sec_alarm_int                   : 1 ; /*[0:0]*/
	hi_uint32  resv_0                          : 31; /*[1:31]*/
};

struct hi_sdk_l0_reg_sec_sec_alarm_int_mask_s {
	hi_uint32  sec_alarm_int_mask              : 1 ; /*[0:0]*/
	hi_uint32  resv_0                          : 31; /*[1:31]*/
};

struct hi_sdk_l0_reg_sec_sec_stat_clr_s {
	hi_uint32  sec_stat_clr                    : 1 ; /*[0:0]*/
	hi_uint32  resv_0                          : 31; /*[1:31]*/
};

struct hi_sdk_l0_reg_sec_sec_task_cnt_s {
	hi_uint32  sec_task_cnt                    : 32; /*[0:31]*/
};

struct hi_sdk_l0_reg_sec_sec_rd_bd_cnt_s {
	hi_uint32  sec_rd_bd_cnt                   : 32; /*[0:31]*/
};

struct hi_sdk_l0_reg_sec_sec_rd_pkt_cnt_s {
	hi_uint32  sec_rd_pkt_cnt                  : 32; /*[0:31]*/
};

struct hi_sdk_l0_reg_sec_sec_receive_bd_cnt_s {
	hi_uint32  sec_receive_bd_cnt              : 32; /*[0:31]*/
};

struct hi_sdk_l0_reg_sec_sec_receive_pkt_cnt_s {
	hi_uint32  sec_receive_pkt_cnt             : 32; /*[0:31]*/
};

struct hi_sdk_l0_reg_sec_sec_wr_bd_cnt_s {
	hi_uint32  sec_wr_bd_cnt                   : 32; /*[0:31]*/
};

struct hi_sdk_l0_reg_sec_sec_wr_pkt_cnt_s {
	hi_uint32  sec_wr_pkt_cnt                  : 32; /*[0:31]*/
};

struct hi_sdk_l0_reg_sec_sec_wb_sort_cnt_s {
	hi_uint32  dfx_wb_crslt_cnt                : 8 ; /*[0:7]*/
	hi_uint32  dfx_wb_tag_cnt                  : 8 ; /*[8:15]*/
	hi_uint32  dfx_wb_icv_cnt                  : 8 ; /*[16:23]*/
	hi_uint32  resv_0                          : 8 ; /*[24:31]*/
};

struct hi_sdk_l0_reg_sec_sec_chx_addr_err_s {
	hi_uint32  sec_ch0_addr_err                : 1 ; /*[0:0]*/
	hi_uint32  sec_ch1_addr_err                : 1 ; /*[1:1]*/
	hi_uint32  sec_ch2_addr_err                : 1 ; /*[2:2]*/
	hi_uint32  sec_ch3_addr_err                : 1 ; /*[3:3]*/
	hi_uint32  sec_ch4_addr_err                : 1 ; /*[4:4]*/
	hi_uint32  sec_ch5_addr_err                : 1 ; /*[5:5]*/
	hi_uint32  sec_ch6_addr_err                : 1 ; /*[6:6]*/
	hi_uint32  sec_ch7_addr_err                : 1 ; /*[7:7]*/
	hi_uint32  resv_0                          : 24; /*[8:31]*/
};

struct hi_sdk_l0_reg_sec_sec_fifo_err_s {
	hi_uint32  wbd_cmd_fifo_rerr               : 1 ; /*[0:0]*/
	hi_uint32  wbd_cmd_fifo_werr               : 1 ; /*[1:1]*/
	hi_uint32  rbd_cmd_fifo_rerr               : 1 ; /*[2:2]*/
	hi_uint32  rbd_cmd_fifo_werr               : 1 ; /*[3:3]*/
	hi_uint32  wbd_cmd_fifo_empty              : 1 ; /*[4:4]*/
	hi_uint32  wbd_cmd_fifo_afull              : 1 ; /*[5:5]*/
	hi_uint32  rbd_cmd_fifo_empty              : 1 ; /*[6:6]*/
	hi_uint32  rbd_cmd_fifo_afull              : 1 ; /*[7:7]*/
	hi_uint32  resv_0                          : 24; /*[8:31]*/
};

struct hi_sdk_l0_reg_sec_sec_fsm_s {
	hi_uint32  sec_fsm_raxi_curr               : 2 ; /*[0:1]*/
	hi_uint32  sec_fsm_waxi_curr               : 3 ; /*[2:4]*/
	hi_uint32  sec_fsm_data_curr               : 2 ; /*[5:6]*/
	hi_uint32  resv_0                          : 25; /*[7:31]*/
};

struct hi_sdk_l0_reg_sec_sec_performance_s {
	hi_uint32  sec_performance_cnt             : 32; /*[0:31]*/
};

struct hi_sdk_l0_reg_sec_sec_ip_idle_cnt_s {
	hi_uint32  sec_ip_idle_cnt                 : 32; /*[0:31]*/
};

struct hi_sdk_l0_reg_sec_sec_axi_bresp_err_cnt_s {
	hi_uint32  axi_bresp_decerr_cnt            : 8 ; /*[0:7]*/
	hi_uint32  axi_bresp_slverr_cnt            : 8 ; /*[8:15]*/
	hi_uint32  axi_bresp_exokay_cnt            : 8 ; /*[16:23]*/
	hi_uint32  slave_axi_bresp_err             : 1 ; /*[24:24]*/
	hi_uint32  resv_0                          : 7 ; /*[25:31]*/
};

struct hi_sdk_l0_reg_sec_sec_axi_rresp_err_cnt_s {
	hi_uint32  axi_rresp_decerr_cnt            : 8 ; /*[0:7]*/
	hi_uint32  axi_rresp_slverr_cnt            : 8 ; /*[8:15]*/
	hi_uint32  axi_rresp_exokay_cnt            : 8 ; /*[16:23]*/
	hi_uint32  slave_axi_rresp_err             : 1 ; /*[24:24]*/
	hi_uint32  resv_0                          : 7 ; /*[25:31]*/
};

struct hi_sdk_l0_reg_sec_sec_nscfg_alarm_s {
	hi_uint32  ch0_nscfg_alarm                 : 1 ; /*[0:0]*/
	hi_uint32  ch1_nscfg_alarm                 : 1 ; /*[1:1]*/
	hi_uint32  ch2_nscfg_alarm                 : 1 ; /*[2:2]*/
	hi_uint32  ch3_nscfg_alarm                 : 1 ; /*[3:3]*/
	hi_uint32  ch4_nscfg_alarm                 : 1 ; /*[4:4]*/
	hi_uint32  ch5_nscfg_alarm                 : 1 ; /*[5:5]*/
	hi_uint32  ch6_nscfg_alarm                 : 1 ; /*[6:6]*/
	hi_uint32  ch7_nscfg_alarm                 : 1 ; /*[7:7]*/
	hi_uint32  resv_0                          : 24; /*[8:31]*/
};

struct hi_sdk_l0_reg_sec_sec_forbidden_saddr_s {
	hi_uint32  sec_forbiden_saddr              : 32; /*[0:31]*/
};

struct hi_sdk_l0_reg_sec_sec_forbidden_eaddr_s {
	hi_uint32  sec_forbiden_eaddr              : 32; /*[0:31]*/
};

struct hi_sdk_l0_reg_sec_sec_forbidden_cnt_s {
	hi_uint32  sec_forbidden_wcnt              : 8 ; /*[0:7]*/
	hi_uint32  sec_forbidden_rcnt              : 8 ; /*[8:15]*/
	hi_uint32  resv_0                          : 16; /*[16:31]*/
};

struct hi_sdk_l0_reg_sec_sec_awsnoop_vld_cnt_s {
	hi_uint32  sec_awsnoop_vld_cnt             : 16; /*[0:15]*/
	hi_uint32  resv_0                          : 16; /*[16:31]*/
};

struct hi_sdk_l0_reg_sec_sec_awsnoop_nvld_cnt_s {
	hi_uint32  sec_awsnoop_nvld_cnt            : 16; /*[0:15]*/
	hi_uint32  resv_0                          : 16; /*[16:31]*/
};

struct hi_sdk_l0_reg_sec_sec_bd_illegal_alarm_s {
	hi_uint32  dfx_xts_last_pkt_len_err        : 1 ; /*[0:0]*/
	hi_uint32  dfx_pretreat_tlen_err           : 1 ; /*[1:1]*/
	hi_uint32  dfx_tag_len_err                 : 1 ; /*[2:2]*/
	hi_uint32  resv_0                          : 1 ; /*[3:3]*/
	hi_uint32  dfx_pkt_len_err                 : 1 ; /*[4:4]*/
	hi_uint32  resv_1                          : 1 ; /*[5:5]*/
	hi_uint32  dfx_aes_iv_len_err              : 1 ; /*[6:6]*/
	hi_uint32  dfx_ccm_iv_len_err              : 1 ; /*[7:7]*/
	hi_uint32  dfx_key_len_err                 : 1 ; /*[8:8]*/
	hi_uint32  dfx_key_len_equal_zero          : 1 ; /*[9:9]*/
	hi_uint32  resv_2                          : 22; /*[10:31]*/
};

struct hi_sdk_l0_reg_sec_sec_bd_link_err_s {
	hi_uint32  sec_ch0_link_err                : 1 ; /*[0:0]*/
	hi_uint32  sec_ch1_link_err                : 1 ; /*[1:1]*/
	hi_uint32  sec_ch2_link_err                : 1 ; /*[2:2]*/
	hi_uint32  sec_ch3_link_err                : 1 ; /*[3:3]*/
	hi_uint32  sec_ch4_link_err                : 1 ; /*[4:4]*/
	hi_uint32  sec_ch5_link_err                : 1 ; /*[5:5]*/
	hi_uint32  sec_ch6_link_err                : 1 ; /*[6:6]*/
	hi_uint32  sec_ch7_link_err                : 1 ; /*[7:7]*/
	hi_uint32  resv_0                          : 24; /*[8:31]*/
};

struct hi_sdk_l0_reg_sec_sec_curr_ch_info_s {
	hi_uint32  curr_k_source                   : 4 ; /*[0:3]*/
	hi_uint32  curr_task                       : 4 ; /*[4:7]*/
	hi_uint32  curr_task_flag                  : 8 ; /*[8:15]*/
	hi_uint32  curr_bd_flag                    : 4 ; /*[16:19]*/
	hi_uint32  curr_sec_flag                   : 4 ; /*[20:23]*/
	hi_uint32  curr_ch_id                      : 4 ; /*[24:27]*/
	hi_uint32  sm4_done                        : 1 ; /*[28:28]*/
	hi_uint32  des_done                        : 1 ; /*[29:29]*/
	hi_uint32  aes_done                        : 1 ; /*[30:30]*/
	hi_uint32  hash_busy                       : 1 ; /*[31:31]*/
};

struct hi_sdk_l0_reg_sec_sec_status_info_s {
	hi_uint32  if2data_pkt2_vld                : 1 ; /*[0:0]*/
	hi_uint32  if2data_pkt1_vld                : 1 ; /*[1:1]*/
	hi_uint32  if2data_pkt0_vld                : 1 ; /*[2:2]*/
	hi_uint32  curr_pkt_key_vld                : 1 ; /*[3:3]*/
	hi_uint32  curr_task_num                   : 3 ; /*[4:6]*/
	hi_uint32  hash_eob_sob_mismatch           : 1 ; /*[7:7]*/
	hi_uint32  sm3_efuse_en                    : 1 ; /*[8:8]*/
	hi_uint32  sm4_efuse_en                    : 1 ; /*[9:9]*/
	hi_uint32  resv_0                          : 22; /*[10:31]*/
};

#endif
