Analysis & Synthesis report for regfile
Sat Oct 07 19:52:37 2023
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Registers Removed During Synthesis
  9. General Register Statistics
 10. Port Connectivity Checks: "reg_32bit:reg_32bit0"
 11. Port Connectivity Checks: "decoder5_32:decoder0|SLL:SLL0"
 12. Post-Synthesis Netlist Statistics for Top Partition
 13. Elapsed Time Per Partition
 14. Analysis & Synthesis Messages
 15. Analysis & Synthesis Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                     ;
+------------------------------------+---------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Sat Oct 07 19:52:37 2023       ;
; Quartus Prime Version              ; 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Revision Name                      ; regfile                                     ;
; Top-level Entity Name              ; regfile                                     ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 2,445                                       ;
;     Total combinational functions  ; 1,453                                       ;
;     Dedicated logic registers      ; 992                                         ;
; Total registers                    ; 992                                         ;
; Total pins                         ; 114                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0                                           ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP4CE115F29C7      ;                    ;
; Top-level entity name                                                      ; regfile            ; regfile            ;
; Family name                                                                ; Cyclone IV E       ; Cyclone V          ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; OpenCore Plus hardware evaluation                                          ; Enable             ; Enable             ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto DSP Block Replacement                                                 ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM Block Balancing                                                   ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; On                 ; On                 ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization During Synthesis                              ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
+----------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.0%      ;
;     Processor 3            ;   0.0%      ;
;     Processor 4            ;   0.0%      ;
;     Processor 5            ;   0.0%      ;
;     Processor 6            ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                   ;
+----------------------------------+-----------------+------------------------+--------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type              ; File Name with Absolute Path                     ; Library ;
+----------------------------------+-----------------+------------------------+--------------------------------------------------+---------+
; decoder5_32.v                    ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/17.0/checkpoint3/decoder5_32.v ;         ;
; SLL.v                            ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/17.0/checkpoint3/SLL.v         ;         ;
; regfile.v                        ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/17.0/checkpoint3/regfile.v     ;         ;
; dffe.v                           ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/17.0/checkpoint3/dffe.v        ;         ;
; reg_32bit.v                      ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/17.0/checkpoint3/reg_32bit.v   ;         ;
+----------------------------------+-----------------+------------------------+--------------------------------------------------+---------+


+-----------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary               ;
+---------------------------------------------+-------------+
; Resource                                    ; Usage       ;
+---------------------------------------------+-------------+
; Estimated Total logic elements              ; 2,445       ;
;                                             ;             ;
; Total combinational functions               ; 1453        ;
; Logic element usage by number of LUT inputs ;             ;
;     -- 4 input functions                    ; 1374        ;
;     -- 3 input functions                    ; 71          ;
;     -- <=2 input functions                  ; 8           ;
;                                             ;             ;
; Logic elements by mode                      ;             ;
;     -- normal mode                          ; 1453        ;
;     -- arithmetic mode                      ; 0           ;
;                                             ;             ;
; Total registers                             ; 992         ;
;     -- Dedicated logic registers            ; 992         ;
;     -- I/O registers                        ; 0           ;
;                                             ;             ;
; I/O pins                                    ; 114         ;
;                                             ;             ;
; Embedded Multiplier 9-bit elements          ; 0           ;
;                                             ;             ;
; Maximum fan-out node                        ; clock~input ;
; Maximum fan-out                             ; 992         ;
; Total fan-out                               ; 9871        ;
; Average fan-out                             ; 3.69        ;
+---------------------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                       ;
+-----------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------+-------------+--------------+
; Compilation Hierarchy Node              ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                     ; Entity Name ; Library Name ;
+-----------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------+-------------+--------------+
; |regfile                                ; 1453 (1381)         ; 992 (0)                   ; 0           ; 0            ; 0       ; 0         ; 114  ; 0            ; |regfile                                                                ; regfile     ; work         ;
;    |decoder5_32:decoder1|               ; 36 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5_32:decoder1                                           ; decoder5_32 ; work         ;
;       |SLL:SLL0|                        ; 36 (36)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5_32:decoder1|SLL:SLL0                                  ; SLL         ; work         ;
;    |decoder5_32:decoder2|               ; 36 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5_32:decoder2                                           ; decoder5_32 ; work         ;
;       |SLL:SLL0|                        ; 36 (36)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5_32:decoder2|SLL:SLL0                                  ; SLL         ; work         ;
;    |reg_32bit:regs_loop[10].reg_32bit0| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0                             ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[0].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[10].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[11].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[12].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[13].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[14].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[15].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[16].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[17].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[18].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[19].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[1].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[20].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[21].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[22].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[23].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[24].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[25].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[26].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[27].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[28].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[29].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[2].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[30].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[31].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[3].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[4].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[5].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[6].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[7].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[8].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[10].reg_32bit0|dffe_ref:reg_loop[9].dffe0  ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[11].reg_32bit0| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0                             ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[0].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[10].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[11].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[12].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[13].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[14].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[15].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[16].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[17].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[18].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[19].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[1].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[20].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[21].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[22].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[23].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[24].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[25].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[26].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[27].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[28].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[29].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[2].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[30].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[31].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[3].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[4].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[5].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[6].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[7].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[8].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[11].reg_32bit0|dffe_ref:reg_loop[9].dffe0  ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[12].reg_32bit0| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0                             ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[0].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[10].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[11].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[12].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[13].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[14].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[15].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[16].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[17].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[18].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[19].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[1].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[20].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[21].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[22].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[23].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[24].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[25].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[26].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[27].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[28].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[29].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[2].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[30].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[31].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[3].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[4].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[5].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[6].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[7].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[8].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[12].reg_32bit0|dffe_ref:reg_loop[9].dffe0  ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[13].reg_32bit0| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0                             ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[0].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[10].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[11].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[12].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[13].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[14].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[15].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[16].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[17].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[18].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[19].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[1].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[20].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[21].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[22].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[23].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[24].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[25].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[26].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[27].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[28].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[29].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[2].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[30].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[31].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[3].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[4].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[5].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[6].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[7].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[8].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[13].reg_32bit0|dffe_ref:reg_loop[9].dffe0  ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[14].reg_32bit0| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0                             ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[0].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[10].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[11].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[12].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[13].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[14].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[15].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[16].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[17].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[18].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[19].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[1].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[20].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[21].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[22].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[23].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[24].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[25].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[26].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[27].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[28].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[29].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[2].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[30].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[31].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[3].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[4].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[5].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[6].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[7].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[8].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[14].reg_32bit0|dffe_ref:reg_loop[9].dffe0  ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[15].reg_32bit0| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0                             ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[0].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[10].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[11].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[12].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[13].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[14].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[15].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[16].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[17].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[18].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[19].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[1].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[20].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[21].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[22].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[23].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[24].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[25].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[26].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[27].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[28].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[29].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[2].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[30].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[31].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[3].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[4].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[5].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[6].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[7].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[8].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[15].reg_32bit0|dffe_ref:reg_loop[9].dffe0  ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[16].reg_32bit0| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0                             ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[0].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[10].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[11].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[12].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[13].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[14].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[15].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[16].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[17].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[18].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[19].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[1].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[20].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[21].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[22].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[23].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[24].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[25].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[26].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[27].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[28].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[29].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[2].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[30].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[31].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[3].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[4].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[5].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[6].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[7].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[8].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[16].reg_32bit0|dffe_ref:reg_loop[9].dffe0  ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[17].reg_32bit0| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0                             ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[0].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[10].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[11].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[12].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[13].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[14].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[15].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[16].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[17].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[18].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[19].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[1].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[20].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[21].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[22].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[23].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[24].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[25].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[26].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[27].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[28].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[29].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[2].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[30].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[31].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[3].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[4].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[5].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[6].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[7].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[8].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[17].reg_32bit0|dffe_ref:reg_loop[9].dffe0  ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[18].reg_32bit0| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0                             ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[0].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[10].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[11].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[12].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[13].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[14].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[15].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[16].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[17].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[18].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[19].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[1].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[20].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[21].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[22].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[23].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[24].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[25].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[26].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[27].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[28].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[29].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[2].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[30].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[31].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[3].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[4].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[5].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[6].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[7].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[8].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[18].reg_32bit0|dffe_ref:reg_loop[9].dffe0  ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[19].reg_32bit0| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0                             ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[0].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[10].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[11].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[12].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[13].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[14].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[15].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[16].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[17].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[18].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[19].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[1].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[20].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[21].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[22].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[23].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[24].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[25].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[26].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[27].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[28].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[29].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[2].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[30].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[31].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[3].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[4].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[5].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[6].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[7].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[8].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[19].reg_32bit0|dffe_ref:reg_loop[9].dffe0  ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[1].reg_32bit0|  ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0                              ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[0].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[10].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[11].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[12].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[13].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[14].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[15].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[16].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[17].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[18].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[19].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[1].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[20].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[21].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[22].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[23].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[24].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[25].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[26].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[27].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[28].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[29].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[2].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[30].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[31].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[3].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[4].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[5].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[6].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[7].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[8].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[1].reg_32bit0|dffe_ref:reg_loop[9].dffe0   ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[20].reg_32bit0| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0                             ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[0].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[10].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[11].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[12].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[13].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[14].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[15].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[16].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[17].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[18].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[19].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[1].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[20].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[21].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[22].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[23].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[24].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[25].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[26].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[27].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[28].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[29].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[2].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[30].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[31].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[3].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[4].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[5].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[6].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[7].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[8].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[20].reg_32bit0|dffe_ref:reg_loop[9].dffe0  ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[21].reg_32bit0| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0                             ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[0].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[10].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[11].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[12].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[13].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[14].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[15].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[16].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[17].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[18].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[19].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[1].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[20].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[21].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[22].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[23].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[24].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[25].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[26].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[27].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[28].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[29].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[2].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[30].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[31].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[3].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[4].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[5].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[6].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[7].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[8].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[21].reg_32bit0|dffe_ref:reg_loop[9].dffe0  ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[22].reg_32bit0| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0                             ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[0].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[10].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[11].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[12].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[13].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[14].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[15].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[16].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[17].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[18].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[19].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[1].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[20].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[21].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[22].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[23].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[24].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[25].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[26].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[27].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[28].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[29].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[2].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[30].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[31].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[3].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[4].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[5].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[6].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[7].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[8].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[22].reg_32bit0|dffe_ref:reg_loop[9].dffe0  ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[23].reg_32bit0| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0                             ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[0].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[10].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[11].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[12].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[13].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[14].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[15].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[16].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[17].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[18].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[19].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[1].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[20].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[21].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[22].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[23].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[24].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[25].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[26].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[27].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[28].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[29].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[2].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[30].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[31].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[3].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[4].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[5].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[6].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[7].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[8].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[23].reg_32bit0|dffe_ref:reg_loop[9].dffe0  ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[24].reg_32bit0| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0                             ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[0].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[10].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[11].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[12].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[13].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[14].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[15].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[16].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[17].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[18].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[19].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[1].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[20].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[21].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[22].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[23].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[24].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[25].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[26].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[27].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[28].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[29].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[2].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[30].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[31].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[3].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[4].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[5].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[6].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[7].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[8].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[24].reg_32bit0|dffe_ref:reg_loop[9].dffe0  ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[25].reg_32bit0| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0                             ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[0].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[10].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[11].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[12].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[13].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[14].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[15].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[16].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[17].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[18].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[19].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[1].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[20].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[21].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[22].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[23].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[24].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[25].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[26].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[27].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[28].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[29].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[2].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[30].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[31].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[3].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[4].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[5].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[6].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[7].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[8].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[25].reg_32bit0|dffe_ref:reg_loop[9].dffe0  ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[26].reg_32bit0| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0                             ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[0].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[10].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[11].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[12].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[13].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[14].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[15].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[16].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[17].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[18].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[19].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[1].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[20].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[21].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[22].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[23].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[24].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[25].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[26].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[27].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[28].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[29].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[2].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[30].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[31].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[3].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[4].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[5].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[6].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[7].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[8].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[26].reg_32bit0|dffe_ref:reg_loop[9].dffe0  ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[27].reg_32bit0| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0                             ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[0].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[10].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[11].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[12].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[13].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[14].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[15].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[16].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[17].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[18].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[19].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[1].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[20].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[21].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[22].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[23].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[24].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[25].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[26].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[27].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[28].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[29].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[2].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[30].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[31].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[3].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[4].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[5].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[6].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[7].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[8].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[27].reg_32bit0|dffe_ref:reg_loop[9].dffe0  ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[28].reg_32bit0| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0                             ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[0].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[10].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[11].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[12].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[13].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[14].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[15].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[16].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[17].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[18].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[19].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[1].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[20].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[21].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[22].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[23].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[24].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[25].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[26].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[27].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[28].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[29].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[2].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[30].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[31].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[3].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[4].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[5].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[6].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[7].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[8].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[28].reg_32bit0|dffe_ref:reg_loop[9].dffe0  ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[29].reg_32bit0| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0                             ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[0].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[10].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[11].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[12].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[13].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[14].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[15].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[16].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[17].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[18].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[19].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[1].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[20].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[21].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[22].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[23].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[24].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[25].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[26].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[27].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[28].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[29].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[2].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[30].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[31].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[3].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[4].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[5].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[6].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[7].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[8].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[29].reg_32bit0|dffe_ref:reg_loop[9].dffe0  ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[2].reg_32bit0|  ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0                              ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[0].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[10].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[11].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[12].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[13].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[14].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[15].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[16].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[17].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[18].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[19].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[1].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[20].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[21].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[22].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[23].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[24].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[25].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[26].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[27].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[28].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[29].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[2].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[30].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[31].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[3].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[4].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[5].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[6].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[7].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[8].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[2].reg_32bit0|dffe_ref:reg_loop[9].dffe0   ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[30].reg_32bit0| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0                             ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[0].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[10].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[11].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[12].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[13].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[14].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[15].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[16].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[17].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[18].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[19].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[1].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[20].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[21].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[22].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[23].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[24].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[25].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[26].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[27].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[28].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[29].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[2].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[30].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[31].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[3].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[4].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[5].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[6].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[7].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[8].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[30].reg_32bit0|dffe_ref:reg_loop[9].dffe0  ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[31].reg_32bit0| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0                             ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[0].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[10].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[11].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[12].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[13].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[14].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[15].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[16].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[17].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[18].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[19].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[1].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[20].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[21].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[22].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[23].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[24].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[25].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[26].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[27].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[28].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[29].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[2].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[30].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[31].dffe0 ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[3].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[4].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[5].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[6].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[7].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[8].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[31].reg_32bit0|dffe_ref:reg_loop[9].dffe0  ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[3].reg_32bit0|  ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0                              ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[0].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[10].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[11].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[12].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[13].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[14].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[15].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[16].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[17].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[18].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[19].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[1].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[20].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[21].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[22].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[23].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[24].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[25].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[26].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[27].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[28].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[29].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[2].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[30].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[31].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[3].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[4].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[5].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[6].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[7].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[8].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[3].reg_32bit0|dffe_ref:reg_loop[9].dffe0   ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[4].reg_32bit0|  ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0                              ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[0].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[10].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[11].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[12].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[13].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[14].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[15].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[16].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[17].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[18].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[19].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[1].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[20].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[21].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[22].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[23].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[24].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[25].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[26].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[27].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[28].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[29].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[2].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[30].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[31].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[3].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[4].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[5].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[6].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[7].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[8].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[4].reg_32bit0|dffe_ref:reg_loop[9].dffe0   ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[5].reg_32bit0|  ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0                              ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[0].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[10].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[11].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[12].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[13].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[14].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[15].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[16].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[17].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[18].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[19].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[1].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[20].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[21].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[22].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[23].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[24].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[25].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[26].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[27].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[28].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[29].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[2].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[30].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[31].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[3].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[4].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[5].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[6].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[7].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[8].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[5].reg_32bit0|dffe_ref:reg_loop[9].dffe0   ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[6].reg_32bit0|  ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0                              ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[0].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[10].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[11].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[12].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[13].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[14].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[15].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[16].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[17].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[18].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[19].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[1].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[20].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[21].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[22].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[23].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[24].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[25].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[26].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[27].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[28].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[29].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[2].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[30].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[31].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[3].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[4].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[5].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[6].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[7].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[8].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[6].reg_32bit0|dffe_ref:reg_loop[9].dffe0   ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[7].reg_32bit0|  ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0                              ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[0].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[10].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[11].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[12].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[13].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[14].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[15].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[16].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[17].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[18].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[19].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[1].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[20].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[21].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[22].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[23].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[24].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[25].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[26].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[27].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[28].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[29].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[2].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[30].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[31].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[3].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[4].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[5].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[6].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[7].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[8].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[7].reg_32bit0|dffe_ref:reg_loop[9].dffe0   ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[8].reg_32bit0|  ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0                              ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[0].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[10].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[11].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[12].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[13].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[14].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[15].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[16].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[17].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[18].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[19].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[1].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[20].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[21].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[22].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[23].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[24].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[25].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[26].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[27].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[28].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[29].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[2].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[30].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[31].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[3].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[4].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[5].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[6].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[7].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[8].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[8].reg_32bit0|dffe_ref:reg_loop[9].dffe0   ; dffe_ref    ; work         ;
;    |reg_32bit:regs_loop[9].reg_32bit0|  ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0                              ; reg_32bit   ; work         ;
;       |dffe_ref:reg_loop[0].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[0].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[10].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[10].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[11].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[11].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[12].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[12].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[13].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[13].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[14].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[14].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[15].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[15].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[16].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[16].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[17].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[17].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[18].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[18].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[19].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[19].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[1].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[1].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[20].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[20].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[21].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[21].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[22].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[22].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[23].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[23].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[24].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[24].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[25].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[25].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[26].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[26].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[27].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[27].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[28].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[28].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[29].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[29].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[2].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[2].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[30].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[30].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[31].dffe0|     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[31].dffe0  ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[3].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[3].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[4].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[4].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[5].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[5].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[6].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[6].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[7].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[7].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[8].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[8].dffe0   ; dffe_ref    ; work         ;
;       |dffe_ref:reg_loop[9].dffe0|      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg_32bit:regs_loop[9].reg_32bit0|dffe_ref:reg_loop[9].dffe0   ; dffe_ref    ; work         ;
+-----------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------+-------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                          ;
+----------------------------------------------------+----------------------------------------+
; Register name                                      ; Reason for Removal                     ;
+----------------------------------------------------+----------------------------------------+
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[31].dffe0|q ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[30].dffe0|q ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[29].dffe0|q ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[28].dffe0|q ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[27].dffe0|q ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[26].dffe0|q ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[25].dffe0|q ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[24].dffe0|q ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[23].dffe0|q ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[22].dffe0|q ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[21].dffe0|q ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[20].dffe0|q ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[19].dffe0|q ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[18].dffe0|q ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[17].dffe0|q ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[16].dffe0|q ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[15].dffe0|q ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[14].dffe0|q ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[13].dffe0|q ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[12].dffe0|q ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[11].dffe0|q ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[10].dffe0|q ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[9].dffe0|q  ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[8].dffe0|q  ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[7].dffe0|q  ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[6].dffe0|q  ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[5].dffe0|q  ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[4].dffe0|q  ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[3].dffe0|q  ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[2].dffe0|q  ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[1].dffe0|q  ; Stuck at GND due to stuck port data_in ;
; reg_32bit:reg_32bit0|dffe_ref:reg_loop[0].dffe0|q  ; Stuck at GND due to stuck port data_in ;
; Total Number of Removed Registers = 32             ;                                        ;
+----------------------------------------------------+----------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 992   ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 992   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 992   ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------+
; Port Connectivity Checks: "reg_32bit:reg_32bit0" ;
+------+-------+----------+------------------------+
; Port ; Type  ; Severity ; Details                ;
+------+-------+----------+------------------------+
; d    ; Input ; Info     ; Stuck at GND           ;
+------+-------+----------+------------------------+


+-----------------------------------------------------------+
; Port Connectivity Checks: "decoder5_32:decoder0|SLL:SLL0" ;
+-------------+-------+----------+--------------------------+
; Port        ; Type  ; Severity ; Details                  ;
+-------------+-------+----------+--------------------------+
; data[31..1] ; Input ; Info     ; Stuck at GND             ;
; data[0]     ; Input ; Info     ; Stuck at VCC             ;
+-------------+-------+----------+--------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 114                         ;
; cycloneiii_ff         ; 992                         ;
;     ENA CLR           ; 992                         ;
; cycloneiii_io_obuf    ; 64                          ;
; cycloneiii_lcell_comb ; 1453                        ;
;     normal            ; 1453                        ;
;         2 data inputs ; 8                           ;
;         3 data inputs ; 71                          ;
;         4 data inputs ; 1374                        ;
;                       ;                             ;
; Max LUT depth         ; 6.00                        ;
; Average LUT depth     ; 4.43                        ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:02     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition
    Info: Processing started: Sat Oct 07 19:52:26 2023
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off regfile -c regfile
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (12021): Found 1 design units, including 1 entities, in source file decoder5_32.v
    Info (12023): Found entity 1: decoder5_32 File: C:/intelFPGA_lite/17.0/checkpoint3/decoder5_32.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file sll.v
    Info (12023): Found entity 1: SLL File: C:/intelFPGA_lite/17.0/checkpoint3/SLL.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file regfile_tb.v
    Info (12023): Found entity 1: regfile_tb File: C:/intelFPGA_lite/17.0/checkpoint3/regfile_tb.v Line: 3
Info (12021): Found 1 design units, including 1 entities, in source file regfile.v
    Info (12023): Found entity 1: regfile File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file dffe.v
    Info (12023): Found entity 1: dffe_ref File: C:/intelFPGA_lite/17.0/checkpoint3/dffe.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file reg_32bit.v
    Info (12023): Found entity 1: reg_32bit File: C:/intelFPGA_lite/17.0/checkpoint3/reg_32bit.v Line: 1
Info (12127): Elaborating entity "regfile" for the top level hierarchy
Info (12128): Elaborating entity "decoder5_32" for hierarchy "decoder5_32:decoder0" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 25
Info (12128): Elaborating entity "SLL" for hierarchy "decoder5_32:decoder0|SLL:SLL0" File: C:/intelFPGA_lite/17.0/checkpoint3/decoder5_32.v Line: 7
Warning (10230): Verilog HDL assignment warning at SLL.v(8): truncated value with size 32 to match size of target (1) File: C:/intelFPGA_lite/17.0/checkpoint3/SLL.v Line: 8
Warning (10230): Verilog HDL assignment warning at SLL.v(18): truncated value with size 32 to match size of target (1) File: C:/intelFPGA_lite/17.0/checkpoint3/SLL.v Line: 18
Warning (10230): Verilog HDL assignment warning at SLL.v(19): truncated value with size 32 to match size of target (1) File: C:/intelFPGA_lite/17.0/checkpoint3/SLL.v Line: 19
Warning (10230): Verilog HDL assignment warning at SLL.v(32): truncated value with size 32 to match size of target (1) File: C:/intelFPGA_lite/17.0/checkpoint3/SLL.v Line: 32
Warning (10230): Verilog HDL assignment warning at SLL.v(49): truncated value with size 32 to match size of target (1) File: C:/intelFPGA_lite/17.0/checkpoint3/SLL.v Line: 49
Warning (10230): Verilog HDL assignment warning at SLL.v(65): truncated value with size 32 to match size of target (1) File: C:/intelFPGA_lite/17.0/checkpoint3/SLL.v Line: 65
Info (12128): Elaborating entity "reg_32bit" for hierarchy "reg_32bit:reg_32bit0" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 35
Info (12128): Elaborating entity "dffe_ref" for hierarchy "reg_32bit:reg_32bit0|dffe_ref:reg_loop[0].dffe0" File: C:/intelFPGA_lite/17.0/checkpoint3/reg_32bit.v Line: 10
Warning (13009): TRI or OPNDRN buffers permanently enabled
    Warning (13010): Node "data_readRegA[0]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[1]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[2]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[3]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[4]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[5]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[6]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[7]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[8]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[9]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[10]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[11]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[12]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[13]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[14]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[15]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[16]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[17]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[18]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[19]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[20]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[21]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[22]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[23]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[24]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[25]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[26]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[27]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[28]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[29]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[30]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegA[31]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[0]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[1]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[2]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[3]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[4]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[5]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[6]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[7]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[8]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[9]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[10]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[11]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[12]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[13]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[14]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[15]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[16]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[17]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[18]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[19]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[20]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[21]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[22]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[23]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[24]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[25]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[26]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[27]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[28]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[29]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[30]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
    Warning (13010): Node "data_readRegB[31]~synth" File: C:/intelFPGA_lite/17.0/checkpoint3/regfile.v Line: 13
Info (286030): Timing-Driven Synthesis is running
Info (144001): Generated suppressed messages file C:/intelFPGA_lite/17.0/checkpoint3/output_files/regfile.map.smsg
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 2559 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 50 input pins
    Info (21059): Implemented 64 output pins
    Info (21061): Implemented 2445 logic cells
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 72 warnings
    Info: Peak virtual memory: 4787 megabytes
    Info: Processing ended: Sat Oct 07 19:52:37 2023
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:11


+------------------------------------------+
; Analysis & Synthesis Suppressed Messages ;
+------------------------------------------+
The suppressed messages can be found in C:/intelFPGA_lite/17.0/checkpoint3/output_files/regfile.map.smsg.


