TimeQuest Timing Analyzer report for microprocessador
Sun May 21 15:36:42 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'controlador:controlador0|alucontrol[3]'
 13. Slow Model Setup: 'controlador:controlador0|state.ST'
 14. Slow Model Setup: 'controlador:controlador0|state.ADD'
 15. Slow Model Setup: 'controlador:controlador0|state.busca'
 16. Slow Model Hold: 'controlador:controlador0|state.ST'
 17. Slow Model Hold: 'controlador:controlador0|state.ADD'
 18. Slow Model Hold: 'clk'
 19. Slow Model Hold: 'controlador:controlador0|state.busca'
 20. Slow Model Hold: 'controlador:controlador0|alucontrol[3]'
 21. Slow Model Minimum Pulse Width: 'clk'
 22. Slow Model Minimum Pulse Width: 'controlador:controlador0|alucontrol[3]'
 23. Slow Model Minimum Pulse Width: 'controlador:controlador0|state.ADD'
 24. Slow Model Minimum Pulse Width: 'controlador:controlador0|state.ST'
 25. Slow Model Minimum Pulse Width: 'controlador:controlador0|state.busca'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Fast Model Setup Summary
 31. Fast Model Hold Summary
 32. Fast Model Recovery Summary
 33. Fast Model Removal Summary
 34. Fast Model Minimum Pulse Width Summary
 35. Fast Model Setup: 'controlador:controlador0|alucontrol[3]'
 36. Fast Model Setup: 'clk'
 37. Fast Model Setup: 'controlador:controlador0|state.ST'
 38. Fast Model Setup: 'controlador:controlador0|state.ADD'
 39. Fast Model Setup: 'controlador:controlador0|state.busca'
 40. Fast Model Hold: 'controlador:controlador0|state.ST'
 41. Fast Model Hold: 'controlador:controlador0|state.ADD'
 42. Fast Model Hold: 'clk'
 43. Fast Model Hold: 'controlador:controlador0|state.busca'
 44. Fast Model Hold: 'controlador:controlador0|alucontrol[3]'
 45. Fast Model Minimum Pulse Width: 'clk'
 46. Fast Model Minimum Pulse Width: 'controlador:controlador0|alucontrol[3]'
 47. Fast Model Minimum Pulse Width: 'controlador:controlador0|state.ADD'
 48. Fast Model Minimum Pulse Width: 'controlador:controlador0|state.ST'
 49. Fast Model Minimum Pulse Width: 'controlador:controlador0|state.busca'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Multicorner Timing Analysis Summary
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; microprocessador                                                  ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                         ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; Clock Name                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                    ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; clk                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                    ;
; controlador:controlador0|alucontrol[3] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controlador:controlador0|alucontrol[3] } ;
; controlador:controlador0|state.ADD     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controlador:controlador0|state.ADD }     ;
; controlador:controlador0|state.busca   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controlador:controlador0|state.busca }   ;
; controlador:controlador0|state.ST      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controlador:controlador0|state.ST }      ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                     ;
+------------+-----------------+------------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                         ; Note                    ;
+------------+-----------------+------------------------------------+-------------------------+
; INF MHz    ; 199.28 MHz      ; controlador:controlador0|state.ADD ; limit due to hold check ;
; INF MHz    ; 112.54 MHz      ; controlador:controlador0|state.ST  ; limit due to hold check ;
; 115.22 MHz ; 115.22 MHz      ; clk                                ;                         ;
+------------+-----------------+------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------+
; Slow Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -9.762 ; -514.892      ;
; controlador:controlador0|alucontrol[3] ; -9.681 ; -9.681        ;
; controlador:controlador0|state.ST      ; -1.970 ; -4.831        ;
; controlador:controlador0|state.ADD     ; -1.842 ; -7.280        ;
; controlador:controlador0|state.busca   ; -1.491 ; -7.203        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Hold Summary                                         ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; controlador:controlador0|state.ST      ; -4.443 ; -20.342       ;
; controlador:controlador0|state.ADD     ; -2.509 ; -8.499        ;
; clk                                    ; -2.204 ; -5.939        ;
; controlador:controlador0|state.busca   ; -2.010 ; -10.816       ;
; controlador:controlador0|alucontrol[3] ; 5.132  ; 0.000         ;
+----------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -2.000 ; -254.380      ;
; controlador:controlador0|alucontrol[3] ; 0.500  ; 0.000         ;
; controlador:controlador0|state.ADD     ; 0.500  ; 0.000         ;
; controlador:controlador0|state.ST      ; 0.500  ; 0.000         ;
; controlador:controlador0|state.busca   ; 0.500  ; 0.000         ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                  ;
+--------+----------------------------------------+--------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                    ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -9.762 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.083     ; 8.215      ;
; -9.727 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.082     ; 8.181      ;
; -9.634 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.955     ; 8.215      ;
; -9.599 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.954     ; 8.181      ;
; -9.516 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.083     ; 7.969      ;
; -9.428 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.083     ; 7.881      ;
; -9.393 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.082     ; 7.847      ;
; -9.388 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[5] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.955     ; 7.969      ;
; -9.300 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.955     ; 7.881      ;
; -9.298 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.082     ; 7.752      ;
; -9.292 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.082     ; 7.746      ;
; -9.291 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.082     ; 7.745      ;
; -9.286 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.082     ; 7.740      ;
; -9.278 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.085     ; 7.729      ;
; -9.267 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.084     ; 7.719      ;
; -9.265 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.954     ; 7.847      ;
; -9.253 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.083     ; 7.706      ;
; -9.245 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.083     ; 7.698      ;
; -9.170 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.954     ; 7.752      ;
; -9.164 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[5] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.954     ; 7.746      ;
; -9.163 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[5] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.954     ; 7.745      ;
; -9.158 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.083     ; 7.611      ;
; -9.158 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.083     ; 7.611      ;
; -9.158 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[5] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.954     ; 7.740      ;
; -9.153 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.083     ; 7.606      ;
; -9.150 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.957     ; 7.729      ;
; -9.139 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.956     ; 7.719      ;
; -9.125 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.955     ; 7.706      ;
; -9.117 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[5] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.955     ; 7.698      ;
; -9.116 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.083     ; 7.569      ;
; -9.116 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.083     ; 7.569      ;
; -9.057 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.083     ; 7.510      ;
; -9.030 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[4] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.955     ; 7.611      ;
; -9.030 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[4] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.955     ; 7.611      ;
; -9.025 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.955     ; 7.606      ;
; -9.021 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.082     ; 7.475      ;
; -9.021 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.082     ; 7.475      ;
; -9.020 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.082     ; 7.474      ;
; -9.020 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.082     ; 7.474      ;
; -9.015 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.082     ; 7.469      ;
; -9.007 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.085     ; 7.458      ;
; -8.996 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.084     ; 7.448      ;
; -8.993 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.084     ; 7.445      ;
; -8.988 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[2] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.955     ; 7.569      ;
; -8.988 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[2] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.955     ; 7.569      ;
; -8.982 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.083     ; 7.435      ;
; -8.964 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.082     ; 7.418      ;
; -8.929 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[0] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.955     ; 7.510      ;
; -8.923 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.084     ; 7.375      ;
; -8.912 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.082     ; 7.366      ;
; -8.893 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.954     ; 7.475      ;
; -8.893 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[5] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.954     ; 7.475      ;
; -8.892 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.954     ; 7.474      ;
; -8.892 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[5] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.954     ; 7.474      ;
; -8.887 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.082     ; 7.341      ;
; -8.887 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.083     ; 7.340      ;
; -8.887 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.083     ; 7.340      ;
; -8.887 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[5] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.954     ; 7.469      ;
; -8.882 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.083     ; 7.335      ;
; -8.879 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.957     ; 7.458      ;
; -8.868 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.956     ; 7.448      ;
; -8.865 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.956     ; 7.445      ;
; -8.854 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.955     ; 7.435      ;
; -8.845 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.083     ; 7.298      ;
; -8.845 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.083     ; 7.298      ;
; -8.836 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.954     ; 7.418      ;
; -8.827 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.082     ; 7.281      ;
; -8.827 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.082     ; 7.281      ;
; -8.803 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.083     ; 7.256      ;
; -8.795 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[2] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.956     ; 7.375      ;
; -8.793 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg00|out0[5] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.230     ; 8.099      ;
; -8.784 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[0] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.954     ; 7.366      ;
; -8.771 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.083     ; 7.224      ;
; -8.759 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.954     ; 7.341      ;
; -8.759 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[4] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.955     ; 7.340      ;
; -8.759 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[4] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.955     ; 7.340      ;
; -8.757 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.082     ; 7.211      ;
; -8.754 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.955     ; 7.335      ;
; -8.750 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.082     ; 7.204      ;
; -8.749 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.082     ; 7.203      ;
; -8.722 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.084     ; 7.174      ;
; -8.720 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg00|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.230     ; 8.026      ;
; -8.717 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[2] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.955     ; 7.298      ;
; -8.717 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[2] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.955     ; 7.298      ;
; -8.699 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.954     ; 7.281      ;
; -8.699 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.954     ; 7.281      ;
; -8.691 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.082     ; 7.145      ;
; -8.685 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.229     ; 7.992      ;
; -8.675 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[0] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.955     ; 7.256      ;
; -8.658 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.082     ; 7.112      ;
; -8.652 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.084     ; 7.104      ;
; -8.643 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[2] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.955     ; 7.224      ;
; -8.629 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.954     ; 7.211      ;
; -8.622 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.954     ; 7.204      ;
; -8.621 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.954     ; 7.203      ;
; -8.617 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg00|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.054     ; 8.099      ;
; -8.616 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -2.082     ; 7.070      ;
; -8.594 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.956     ; 7.174      ;
; -8.569 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg01|out0[5] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.229     ; 7.876      ;
; -8.568 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg11|out0[5] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.229     ; 7.875      ;
+--------+----------------------------------------+--------------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controlador:controlador0|alucontrol[3]'                                                                                                                                                         ;
+--------+--------------------------------------------+---------------------------------------+------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                               ; Launch Clock                       ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+---------------------------------------+------------------------------------+----------------------------------------+--------------+------------+------------+
; -9.681 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[3] ; 0.500        ; -4.007     ; 5.226      ;
; -9.553 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[3] ; 0.500        ; -3.879     ; 5.226      ;
; -9.347 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[3] ; 0.500        ; -4.007     ; 4.892      ;
; -9.219 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[3] ; 0.500        ; -3.879     ; 4.892      ;
; -8.768 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[3] ; 0.500        ; -3.154     ; 5.166      ;
; -8.592 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[3] ; 0.500        ; -2.978     ; 5.166      ;
; -8.532 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[3] ; 0.500        ; -2.871     ; 5.213      ;
; -8.356 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[3] ; 0.500        ; -2.695     ; 5.213      ;
; -7.553 ; datapath:datapath0|register8:reg00|out0[0] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.924     ; 5.681      ;
; -7.522 ; datapath:datapath0|register8:reg01|out0[0] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.922     ; 5.652      ;
; -7.287 ; datapath:datapath0|register8:reg10|out0[1] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.925     ; 5.414      ;
; -7.264 ; datapath:datapath0|register8:reg10|out0[3] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.925     ; 5.391      ;
; -7.248 ; datapath:datapath0|register8:reg11|out0[4] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.927     ; 5.373      ;
; -7.122 ; datapath:datapath0|register8:reg00|out0[3] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.924     ; 5.250      ;
; -7.112 ; datapath:datapath0|register8:reg00|out0[1] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.924     ; 5.240      ;
; -7.105 ; datapath:datapath0|register8:reg10|out0[0] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.922     ; 5.235      ;
; -7.083 ; datapath:datapath0|register8:reg00|out0[2] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.924     ; 5.211      ;
; -7.063 ; datapath:datapath0|register8:reg01|out0[6] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.923     ; 5.192      ;
; -7.042 ; datapath:datapath0|register8:reg10|out0[4] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.927     ; 5.167      ;
; -7.030 ; datapath:datapath0|register8:reg10|out0[5] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.925     ; 5.157      ;
; -7.013 ; datapath:datapath0|register8:reg01|out0[5] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.925     ; 5.140      ;
; -7.006 ; datapath:datapath0|register8:reg01|out0[4] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.924     ; 5.134      ;
; -6.990 ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.924     ; 5.118      ;
; -6.979 ; datapath:datapath0|register8:reg10|out0[2] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.924     ; 5.107      ;
; -6.969 ; datapath:datapath0|register8:reg01|out0[7] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.925     ; 5.096      ;
; -6.940 ; datapath:datapath0|register8:reg00|out0[5] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.924     ; 5.068      ;
; -6.888 ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.925     ; 5.015      ;
; -6.866 ; datapath:datapath0|register8:reg10|out0[7] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.925     ; 4.993      ;
; -6.800 ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.923     ; 4.929      ;
; -6.726 ; datapath:datapath0|register8:reg00|out0[7] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.924     ; 4.854      ;
; -6.695 ; datapath:datapath0|register8:reg01|out0[3] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.925     ; 4.822      ;
; -6.674 ; datapath:datapath0|register8:reg11|out0[0] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.925     ; 4.801      ;
; -6.609 ; datapath:datapath0|register8:reg00|out0[6] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.923     ; 4.738      ;
; -6.601 ; datapath:datapath0|register8:reg10|out0[6] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.923     ; 4.730      ;
; -6.589 ; datapath:datapath0|register8:reg11|out0[1] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.925     ; 4.716      ;
; -6.574 ; datapath:datapath0|register8:reg00|out0[4] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.924     ; 4.702      ;
; -6.465 ; datapath:datapath0|register8:reg11|out0[3] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.925     ; 4.592      ;
; -6.362 ; datapath:datapath0|register8:reg11|out0[5] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.925     ; 4.489      ;
; -6.341 ; datapath:datapath0|register8:reg11|out0[6] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.922     ; 4.471      ;
; -6.229 ; datapath:datapath0|register8:reg11|out0[7] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.925     ; 4.356      ;
; -5.974 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[3] ; 0.500        ; -3.380     ; 2.146      ;
+--------+--------------------------------------------+---------------------------------------+------------------------------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controlador:controlador0|state.ST'                                                                                                                                                                         ;
+--------+----------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                       ; Launch Clock                       ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; -1.970 ; controlador:controlador0|state.instOUT             ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.683      ; 2.292      ;
; -1.821 ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.670      ; 2.130      ;
; -1.138 ; controlador:controlador0|state.instOUT             ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.683      ; 2.169      ;
; -1.126 ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.670      ; 2.144      ;
; -1.002 ; datapath:datapath0|register8:reg_prev_isnt|out0[1] ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.955      ; 1.596      ;
; -0.900 ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.230      ; 1.295      ;
; -0.823 ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.947      ; 1.434      ;
; -0.751 ; datapath:datapath0|register8:reg_prev_isnt|out0[0] ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.230      ; 1.146      ;
; -0.684 ; datapath:datapath0|register8:reg_prev_isnt|out0[1] ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.947      ; 1.295      ;
; -0.562 ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.955      ; 1.156      ;
; -0.462 ; datapath:datapath0|register8:reg_prev_isnt|out0[0] ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.955      ; 1.765      ;
; -0.324 ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.955      ; 1.627      ;
; 0.258  ; controlador:controlador0|state.SHL                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 1.967      ; 1.755      ;
; 0.265  ; controlador:controlador0|state.SHL                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 1.966      ; 1.751      ;
; 0.333  ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 1.967      ; 1.680      ;
; 0.340  ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 1.966      ; 1.676      ;
; 0.473  ; controlador:controlador0|state.SHR                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 1.967      ; 1.540      ;
; 0.480  ; controlador:controlador0|state.SHR                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 1.966      ; 1.536      ;
; 0.795  ; controlador:controlador0|state.MOV                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 1.966      ; 1.221      ;
; 0.869  ; controlador:controlador0|state.instIN              ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 2.253      ; 1.430      ;
; 0.870  ; controlador:controlador0|state.instIN              ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 2.252      ; 1.432      ;
; 0.898  ; controlador:controlador0|state.MVI                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 2.253      ; 1.401      ;
; 1.020  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.500        ; 4.649      ; 2.518      ;
; 1.200  ; controlador:controlador0|state.instIN              ; controlador:controlador0|mux0select[2]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 2.115      ; 1.206      ;
; 1.306  ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.500        ; 3.924      ; 2.033      ;
; 1.370  ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.500        ; 3.641      ; 2.185      ;
; 1.520  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 1.000        ; 4.649      ; 2.518      ;
; 1.715  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.500        ; 4.649      ; 2.532      ;
; 1.806  ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 1.000        ; 3.924      ; 2.033      ;
; 1.870  ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 1.000        ; 3.641      ; 2.185      ;
; 2.215  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 1.000        ; 4.649      ; 2.532      ;
; 2.742  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.500        ; 4.946      ; 2.000      ;
; 2.749  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.500        ; 4.945      ; 1.996      ;
; 3.242  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 1.000        ; 4.946      ; 2.000      ;
; 3.249  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 1.000        ; 4.945      ; 1.996      ;
; 3.992  ; controlador:controlador0|state.ST                  ; controlador:controlador0|datamem_write_enable ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.500        ; 4.915      ; 0.722      ;
; 4.492  ; controlador:controlador0|state.ST                  ; controlador:controlador0|datamem_write_enable ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 1.000        ; 4.915      ; 0.722      ;
+--------+----------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controlador:controlador0|state.ADD'                                                                                                                                                                  ;
+--------+----------------------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.842 ; controlador:controlador0|state.instOUT             ; controlador:controlador0|mux1select[1] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 1.811      ; 2.292      ;
; -1.693 ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux1select[1] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 1.798      ; 2.130      ;
; -1.309 ; controlador:controlador0|state.SHR                 ; controlador:controlador0|alucontrol[3] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 1.297      ; 2.146      ;
; -1.179 ; controlador:controlador0|state.SHL                 ; controlador:controlador0|alucontrol[3] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 1.297      ; 2.016      ;
; -1.076 ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|mux2select[0] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 1.054      ; 1.295      ;
; -1.044 ; controlador:controlador0|state.SUB                 ; controlador:controlador0|alucontrol[0] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 1.171      ; 1.880      ;
; -1.010 ; controlador:controlador0|state.instOUT             ; controlador:controlador0|mux1select[0] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 1.811      ; 2.169      ;
; -0.999 ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|mux2select[1] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 0.771      ; 1.434      ;
; -0.998 ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux1select[0] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 1.798      ; 2.144      ;
; -0.934 ; controlador:controlador0|state.SHR                 ; controlador:controlador0|alucontrol[0] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 1.171      ; 1.770      ;
; -0.927 ; datapath:datapath0|register8:reg_prev_isnt|out0[0] ; controlador:controlador0|mux2select[0] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 1.054      ; 1.146      ;
; -0.874 ; datapath:datapath0|register8:reg_prev_isnt|out0[1] ; controlador:controlador0|mux1select[1] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 2.083      ; 1.596      ;
; -0.860 ; datapath:datapath0|register8:reg_prev_isnt|out0[1] ; controlador:controlador0|mux2select[1] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 0.771      ; 1.295      ;
; -0.434 ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|mux1select[1] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 2.083      ; 1.156      ;
; -0.334 ; datapath:datapath0|register8:reg_prev_isnt|out0[0] ; controlador:controlador0|mux1select[0] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 2.083      ; 1.765      ;
; -0.196 ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|mux1select[0] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 2.083      ; 1.627      ;
; 1.130  ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[0] ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ADD ; 0.500        ; 3.748      ; 2.033      ;
; 1.148  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ADD ; 0.500        ; 4.777      ; 2.518      ;
; 1.194  ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[1] ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ADD ; 0.500        ; 3.465      ; 2.185      ;
; 1.630  ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[0] ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ADD ; 1.000        ; 3.748      ; 2.033      ;
; 1.648  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ADD ; 1.000        ; 4.777      ; 2.518      ;
; 1.694  ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[1] ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ADD ; 1.000        ; 3.465      ; 2.185      ;
; 1.843  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ADD ; 0.500        ; 4.777      ; 2.532      ;
; 2.343  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ADD ; 1.000        ; 4.777      ; 2.532      ;
+--------+----------------------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controlador:controlador0|state.busca'                                                                                                                                                                  ;
+--------+----------------------------------------------------+----------------------------------------+------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                ; Launch Clock                       ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------+------------------------------------+--------------------------------------+--------------+------------+------------+
; -1.491 ; controlador:controlador0|state.decode              ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.738      ; 2.278      ;
; -1.360 ; controlador:controlador0|state.start               ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.738      ; 2.147      ;
; -1.315 ; controlador:controlador0|state.decode              ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.763      ; 2.085      ;
; -1.273 ; controlador:controlador0|state.decode              ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.762      ; 2.072      ;
; -1.269 ; controlador:controlador0|state.decode              ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.759      ; 2.072      ;
; -1.227 ; controlador:controlador0|state.JZ                  ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.738      ; 2.014      ;
; -1.184 ; controlador:controlador0|state.instOUT             ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.738      ; 1.971      ;
; -1.184 ; controlador:controlador0|state.start               ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.763      ; 1.954      ;
; -1.169 ; controlador:controlador0|state.instIN              ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 1.011      ; 2.229      ;
; -1.142 ; controlador:controlador0|state.start               ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.762      ; 1.941      ;
; -1.138 ; controlador:controlador0|state.start               ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.759      ; 1.941      ;
; -1.092 ; controlador:controlador0|state.JMP                 ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.738      ; 1.879      ;
; -1.051 ; controlador:controlador0|state.JZ                  ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.763      ; 1.821      ;
; -1.029 ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 1.010      ; 2.088      ;
; -1.021 ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 1.010      ; 2.080      ;
; -1.009 ; controlador:controlador0|state.JZ                  ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.762      ; 1.808      ;
; -1.008 ; controlador:controlador0|state.instOUT             ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.763      ; 1.778      ;
; -1.005 ; controlador:controlador0|state.JZ                  ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.759      ; 1.808      ;
; -0.966 ; controlador:controlador0|state.instOUT             ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.762      ; 1.765      ;
; -0.962 ; controlador:controlador0|state.instOUT             ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.759      ; 1.765      ;
; -0.932 ; controlador:controlador0|state.instIN              ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 1.036      ; 1.975      ;
; -0.931 ; controlador:controlador0|state.SHL                 ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.778      ; 1.755      ;
; -0.924 ; controlador:controlador0|state.SHL                 ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.777      ; 1.751      ;
; -0.916 ; controlador:controlador0|state.JMP                 ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.763      ; 1.686      ;
; -0.895 ; controlador:controlador0|state.instIN              ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 1.032      ; 1.971      ;
; -0.892 ; controlador:controlador0|state.instIN              ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 1.035      ; 1.964      ;
; -0.874 ; controlador:controlador0|state.JMP                 ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.762      ; 1.673      ;
; -0.873 ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 1.035      ; 1.915      ;
; -0.870 ; controlador:controlador0|state.JMP                 ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.759      ; 1.673      ;
; -0.856 ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.778      ; 1.680      ;
; -0.849 ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.777      ; 1.676      ;
; -0.833 ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 1.031      ; 1.908      ;
; -0.831 ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 1.034      ; 1.902      ;
; -0.801 ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 1.035      ; 1.843      ;
; -0.772 ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 1.034      ; 1.843      ;
; -0.766 ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 1.031      ; 1.841      ;
; -0.716 ; controlador:controlador0|state.SHR                 ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.778      ; 1.540      ;
; -0.709 ; controlador:controlador0|state.SHR                 ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.777      ; 1.536      ;
; -0.394 ; controlador:controlador0|state.MOV                 ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.777      ; 1.221      ;
; -0.320 ; controlador:controlador0|state.instIN              ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 1.064      ; 1.430      ;
; -0.319 ; controlador:controlador0|state.instIN              ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 1.063      ; 1.432      ;
; -0.291 ; controlador:controlador0|state.MVI                 ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 1.064      ; 1.401      ;
; 0.011  ; controlador:controlador0|state.instIN              ; controlador:controlador0|mux0select[2] ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.926      ; 1.206      ;
; 1.080  ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[7]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; 0.500        ; 3.704      ; 2.423      ;
; 1.256  ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[5]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; 0.500        ; 3.729      ; 2.230      ;
; 1.298  ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[4]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; 0.500        ; 3.728      ; 2.217      ;
; 1.302  ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[6]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; 0.500        ; 3.725      ; 2.217      ;
; 1.553  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.busca ; 0.500        ; 3.757      ; 2.000      ;
; 1.560  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.busca ; 0.500        ; 3.756      ; 1.996      ;
; 1.580  ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[7]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; 1.000        ; 3.704      ; 2.423      ;
; 1.756  ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[5]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; 1.000        ; 3.729      ; 2.230      ;
; 1.798  ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[4]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; 1.000        ; 3.728      ; 2.217      ;
; 1.802  ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[6]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; 1.000        ; 3.725      ; 2.217      ;
; 2.053  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.busca ; 1.000        ; 3.757      ; 2.000      ;
; 2.060  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.busca ; 1.000        ; 3.756      ; 1.996      ;
+--------+----------------------------------------------------+----------------------------------------+------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controlador:controlador0|state.ST'                                                                                                                                                                          ;
+--------+----------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                       ; Launch Clock                       ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; -4.443 ; controlador:controlador0|state.ST                  ; controlador:controlador0|datamem_write_enable ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.000        ; 4.915      ; 0.722      ;
; -3.943 ; controlador:controlador0|state.ST                  ; controlador:controlador0|datamem_write_enable ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; -0.500       ; 4.915      ; 0.722      ;
; -3.199 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.000        ; 4.945      ; 1.996      ;
; -3.196 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.000        ; 4.946      ; 2.000      ;
; -2.699 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; -0.500       ; 4.945      ; 1.996      ;
; -2.696 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; -0.500       ; 4.946      ; 2.000      ;
; -2.381 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.000        ; 4.649      ; 2.518      ;
; -2.367 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.000        ; 4.649      ; 2.532      ;
; -2.141 ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.000        ; 3.924      ; 2.033      ;
; -1.881 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; -0.500       ; 4.649      ; 2.518      ;
; -1.867 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; -0.500       ; 4.649      ; 2.532      ;
; -1.706 ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.000        ; 3.641      ; 2.185      ;
; -1.641 ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; -0.500       ; 3.924      ; 2.033      ;
; -1.206 ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; -0.500       ; 3.641      ; 2.185      ;
; -0.909 ; controlador:controlador0|state.instIN              ; controlador:controlador0|mux0select[2]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 2.115      ; 1.206      ;
; -0.852 ; controlador:controlador0|state.MVI                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 2.253      ; 1.401      ;
; -0.823 ; controlador:controlador0|state.instIN              ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 2.253      ; 1.430      ;
; -0.820 ; controlador:controlador0|state.instIN              ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 2.252      ; 1.432      ;
; -0.745 ; controlador:controlador0|state.MOV                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 1.966      ; 1.221      ;
; -0.430 ; controlador:controlador0|state.SHR                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 1.966      ; 1.536      ;
; -0.427 ; controlador:controlador0|state.SHR                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 1.967      ; 1.540      ;
; -0.299 ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.955      ; 1.156      ;
; -0.290 ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 1.966      ; 1.676      ;
; -0.287 ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 1.967      ; 1.680      ;
; -0.215 ; controlador:controlador0|state.SHL                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 1.966      ; 1.751      ;
; -0.212 ; controlador:controlador0|state.SHL                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 1.967      ; 1.755      ;
; 0.141  ; datapath:datapath0|register8:reg_prev_isnt|out0[1] ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.955      ; 1.596      ;
; 0.172  ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.955      ; 1.627      ;
; 0.310  ; datapath:datapath0|register8:reg_prev_isnt|out0[0] ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.955      ; 1.765      ;
; 0.416  ; datapath:datapath0|register8:reg_prev_isnt|out0[0] ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.230      ; 1.146      ;
; 0.565  ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.230      ; 1.295      ;
; 0.848  ; datapath:datapath0|register8:reg_prev_isnt|out0[1] ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.947      ; 1.295      ;
; 0.960  ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.670      ; 2.130      ;
; 0.974  ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.670      ; 2.144      ;
; 0.986  ; controlador:controlador0|state.instOUT             ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.683      ; 2.169      ;
; 0.987  ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.947      ; 1.434      ;
; 1.109  ; controlador:controlador0|state.instOUT             ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.683      ; 2.292      ;
+--------+----------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controlador:controlador0|state.ADD'                                                                                                                                                                   ;
+--------+----------------------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -2.509 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ADD ; 0.000        ; 4.777      ; 2.518      ;
; -2.495 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ADD ; 0.000        ; 4.777      ; 2.532      ;
; -2.009 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ADD ; -0.500       ; 4.777      ; 2.518      ;
; -1.995 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ADD ; -0.500       ; 4.777      ; 2.532      ;
; -1.965 ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[0] ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ADD ; 0.000        ; 3.748      ; 2.033      ;
; -1.530 ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[1] ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ADD ; 0.000        ; 3.465      ; 2.185      ;
; -1.465 ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[0] ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ADD ; -0.500       ; 3.748      ; 2.033      ;
; -1.030 ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[1] ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ADD ; -0.500       ; 3.465      ; 2.185      ;
; -0.427 ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|mux1select[1] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 2.083      ; 1.156      ;
; 0.013  ; datapath:datapath0|register8:reg_prev_isnt|out0[1] ; controlador:controlador0|mux1select[1] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 2.083      ; 1.596      ;
; 0.044  ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|mux1select[0] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 2.083      ; 1.627      ;
; 0.182  ; datapath:datapath0|register8:reg_prev_isnt|out0[0] ; controlador:controlador0|mux1select[0] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 2.083      ; 1.765      ;
; 0.592  ; datapath:datapath0|register8:reg_prev_isnt|out0[0] ; controlador:controlador0|mux2select[0] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 1.054      ; 1.146      ;
; 0.741  ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|mux2select[0] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 1.054      ; 1.295      ;
; 0.832  ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux1select[1] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 1.798      ; 2.130      ;
; 0.846  ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux1select[0] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 1.798      ; 2.144      ;
; 0.858  ; controlador:controlador0|state.instOUT             ; controlador:controlador0|mux1select[0] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 1.811      ; 2.169      ;
; 0.981  ; controlador:controlador0|state.instOUT             ; controlador:controlador0|mux1select[1] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 1.811      ; 2.292      ;
; 1.024  ; datapath:datapath0|register8:reg_prev_isnt|out0[1] ; controlador:controlador0|mux2select[1] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 0.771      ; 1.295      ;
; 1.099  ; controlador:controlador0|state.SHR                 ; controlador:controlador0|alucontrol[0] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 1.171      ; 1.770      ;
; 1.163  ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|mux2select[1] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 0.771      ; 1.434      ;
; 1.209  ; controlador:controlador0|state.SUB                 ; controlador:controlador0|alucontrol[0] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 1.171      ; 1.880      ;
; 1.219  ; controlador:controlador0|state.SHL                 ; controlador:controlador0|alucontrol[3] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 1.297      ; 2.016      ;
; 1.349  ; controlador:controlador0|state.SHR                 ; controlador:controlador0|alucontrol[3] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 1.297      ; 2.146      ;
+--------+----------------------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                                                     ;
+--------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                                                                                            ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -2.204 ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register1:regcarryflag|out0                                                                                     ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 2.696      ; 0.758      ;
; -1.823 ; controlador:controlador0|state.busca                         ; controlador:controlador0|state.decode                                                                                              ; controlador:controlador0|state.busca   ; clk         ; 0.000        ; 2.966      ; 1.659      ;
; -1.704 ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register1:regcarryflag|out0                                                                                     ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 2.696      ; 0.758      ;
; -1.415 ; datapath:datapath0|ALU:ALU0|zero_sign                        ; datapath:datapath0|register1:regzero|out0                                                                                          ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.926      ; 0.777      ;
; -1.323 ; controlador:controlador0|state.busca                         ; controlador:controlador0|state.decode                                                                                              ; controlador:controlador0|state.busca   ; clk         ; -0.500       ; 2.966      ; 1.659      ;
; -0.497 ; controlador:controlador0|state.busca                         ; controlador:controlador0|state.busca                                                                                               ; controlador:controlador0|state.busca   ; clk         ; 0.000        ; 2.695      ; 2.714      ;
; -0.312 ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register1:regzero|out0                                                                                          ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.696      ; 2.900      ;
; -0.312 ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register1:regcarryflag|out0                                                                                     ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.696      ; 2.900      ;
; 0.003  ; controlador:controlador0|state.busca                         ; controlador:controlador0|state.busca                                                                                               ; controlador:controlador0|state.busca   ; clk         ; -0.500       ; 2.695      ; 2.714      ;
; 0.179  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg10|out0[2]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 2.694      ; 3.139      ;
; 0.188  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register1:regzero|out0                                                                                          ; controlador:controlador0|state.ADD     ; clk         ; -0.500       ; 2.696      ; 2.900      ;
; 0.188  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register1:regcarryflag|out0                                                                                     ; controlador:controlador0|state.ADD     ; clk         ; -0.500       ; 2.696      ; 2.900      ;
; 0.211  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg10|out0[6]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 2.693      ; 3.170      ;
; 0.296  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg11|out0[4]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 2.697      ; 3.259      ;
; 0.300  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg10|out0[4]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 2.697      ; 3.263      ;
; 0.331  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg11|out0[2]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 2.693      ; 3.290      ;
; 0.503  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg01|out0[7]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 2.695      ; 3.464      ;
; 0.524  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg00|out0[2]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 2.694      ; 3.484      ;
; 0.524  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg01|out0[2]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 2.694      ; 3.484      ;
; 0.527  ; datapath:datapath0|programcounter:programcounter0|current[7] ; datapath:datapath0|programcounter:programcounter0|current[7]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.675  ; datapath:datapath0|programcounter:programcounter0|current[7] ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg7 ; clk                                    ; clk         ; 0.000        ; 0.057      ; 0.966      ;
; 0.675  ; datapath:datapath0|programcounter:programcounter0|current[1] ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk                                    ; clk         ; 0.000        ; 0.057      ; 0.966      ;
; 0.679  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg10|out0[2]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 2.694      ; 3.139      ;
; 0.688  ; datapath:datapath0|programcounter:programcounter0|current[3] ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk                                    ; clk         ; 0.000        ; 0.057      ; 0.979      ;
; 0.690  ; datapath:datapath0|programcounter:programcounter0|current[2] ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk                                    ; clk         ; 0.000        ; 0.057      ; 0.981      ;
; 0.694  ; datapath:datapath0|programcounter:programcounter0|current[6] ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg6 ; clk                                    ; clk         ; 0.000        ; 0.057      ; 0.985      ;
; 0.694  ; datapath:datapath0|programcounter:programcounter0|current[5] ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg5 ; clk                                    ; clk         ; 0.000        ; 0.057      ; 0.985      ;
; 0.694  ; datapath:datapath0|programcounter:programcounter0|current[4] ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg4 ; clk                                    ; clk         ; 0.000        ; 0.057      ; 0.985      ;
; 0.711  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg10|out0[6]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 2.693      ; 3.170      ;
; 0.756  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg00|out0[6]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 2.693      ; 3.715      ;
; 0.784  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg01|out0[3]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 2.695      ; 3.745      ;
; 0.795  ; datapath:datapath0|programcounter:programcounter0|current[0] ; datapath:datapath0|programcounter:programcounter0|current[0]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.796  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg11|out0[4]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 2.697      ; 3.259      ;
; 0.800  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg10|out0[4]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 2.697      ; 3.263      ;
; 0.801  ; datapath:datapath0|programcounter:programcounter0|current[2] ; datapath:datapath0|programcounter:programcounter0|current[2]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; datapath:datapath0|programcounter:programcounter0|current[4] ; datapath:datapath0|programcounter:programcounter0|current[4]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; datapath:datapath0|programcounter:programcounter0|current[6] ; datapath:datapath0|programcounter:programcounter0|current[6]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.831  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg11|out0[2]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 2.693      ; 3.290      ;
; 0.838  ; datapath:datapath0|programcounter:programcounter0|current[1] ; datapath:datapath0|programcounter:programcounter0|current[1]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; datapath:datapath0|programcounter:programcounter0|current[3] ; datapath:datapath0|programcounter:programcounter0|current[3]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; datapath:datapath0|programcounter:programcounter0|current[5] ; datapath:datapath0|programcounter:programcounter0|current[5]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.913  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg01|out0[4]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 2.694      ; 3.873      ;
; 0.913  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg00|out0[4]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 2.694      ; 3.873      ;
; 0.922  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg10|out0[0]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 2.692      ; 3.880      ;
; 0.923  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg01|out0[0]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 2.692      ; 3.881      ;
; 0.955  ; datapath:datapath0|programcounter:programcounter0|current[0] ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk                                    ; clk         ; 0.000        ; 0.057      ; 1.246      ;
; 0.980  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg10|out0[3]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 2.695      ; 3.941      ;
; 1.003  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg01|out0[7]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 2.695      ; 3.464      ;
; 1.024  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg00|out0[2]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 2.694      ; 3.484      ;
; 1.024  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg01|out0[2]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 2.694      ; 3.484      ;
; 1.030  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg01|out0[6]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 2.693      ; 3.989      ;
; 1.041  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg11|out0[6]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 2.692      ; 3.999      ;
; 1.044  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg11|out0[7]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 2.695      ; 4.005      ;
; 1.071  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg01|out0[1]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 2.695      ; 4.032      ;
; 1.071  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg11|out0[1]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 2.695      ; 4.032      ;
; 1.113  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg11|out0[3]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 2.695      ; 4.074      ;
; 1.184  ; datapath:datapath0|programcounter:programcounter0|current[2] ; datapath:datapath0|programcounter:programcounter0|current[3]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.450      ;
; 1.185  ; datapath:datapath0|programcounter:programcounter0|current[6] ; datapath:datapath0|programcounter:programcounter0|current[7]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.451      ;
; 1.185  ; datapath:datapath0|programcounter:programcounter0|current[4] ; datapath:datapath0|programcounter:programcounter0|current[5]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.451      ;
; 1.224  ; datapath:datapath0|programcounter:programcounter0|current[1] ; datapath:datapath0|programcounter:programcounter0|current[2]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; datapath:datapath0|programcounter:programcounter0|current[3] ; datapath:datapath0|programcounter:programcounter0|current[4]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; datapath:datapath0|programcounter:programcounter0|current[5] ; datapath:datapath0|programcounter:programcounter0|current[6]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.255  ; datapath:datapath0|programcounter:programcounter0|current[2] ; datapath:datapath0|programcounter:programcounter0|current[4]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.521      ;
; 1.256  ; datapath:datapath0|programcounter:programcounter0|current[4] ; datapath:datapath0|programcounter:programcounter0|current[6]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.256  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg00|out0[6]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 2.693      ; 3.715      ;
; 1.265  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg10|out0[1]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 2.695      ; 4.226      ;
; 1.270  ; datapath:datapath0|programcounter:programcounter0|current[0] ; datapath:datapath0|programcounter:programcounter0|current[1]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.284  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg11|out0[0]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 2.695      ; 4.245      ;
; 1.284  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg01|out0[3]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 2.695      ; 3.745      ;
; 1.289  ; datapath:datapath0|register8:reg00|out0[1]                   ; datapath:datapath0|register8:reout|out0[1]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.002      ; 1.557      ;
; 1.294  ; datapath:datapath0|register8:reg11|out0[1]                   ; datapath:datapath0|register8:reout|out0[1]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.001      ; 1.561      ;
; 1.295  ; datapath:datapath0|programcounter:programcounter0|current[1] ; datapath:datapath0|programcounter:programcounter0|current[3]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; datapath:datapath0|programcounter:programcounter0|current[5] ; datapath:datapath0|programcounter:programcounter0|current[7]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; datapath:datapath0|programcounter:programcounter0|current[3] ; datapath:datapath0|programcounter:programcounter0|current[5]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.326  ; datapath:datapath0|programcounter:programcounter0|current[2] ; datapath:datapath0|programcounter:programcounter0|current[5]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.592      ;
; 1.327  ; datapath:datapath0|programcounter:programcounter0|current[4] ; datapath:datapath0|programcounter:programcounter0|current[7]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.593      ;
; 1.334  ; controlador:controlador0|state.decode                        ; controlador:controlador0|state.JZ                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.600      ;
; 1.334  ; controlador:controlador0|state.decode                        ; controlador:controlador0|state.instOUT                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.600      ;
; 1.334  ; controlador:controlador0|state.decode                        ; controlador:controlador0|state.JMP                                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.600      ;
; 1.341  ; datapath:datapath0|programcounter:programcounter0|current[0] ; datapath:datapath0|programcounter:programcounter0|current[2]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.607      ;
; 1.346  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg00|out0[3]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 2.694      ; 4.306      ;
; 1.350  ; controlador:controlador0|state.decode                        ; controlador:controlador0|state.busca                                                                                               ; clk                                    ; clk         ; 0.000        ; -0.271     ; 1.345      ;
; 1.366  ; datapath:datapath0|programcounter:programcounter0|current[1] ; datapath:datapath0|programcounter:programcounter0|current[4]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.632      ;
; 1.366  ; datapath:datapath0|programcounter:programcounter0|current[3] ; datapath:datapath0|programcounter:programcounter0|current[6]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.632      ;
; 1.397  ; datapath:datapath0|programcounter:programcounter0|current[2] ; datapath:datapath0|programcounter:programcounter0|current[6]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.663      ;
; 1.397  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg00|out0[1]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 2.694      ; 4.357      ;
; 1.412  ; datapath:datapath0|programcounter:programcounter0|current[0] ; datapath:datapath0|programcounter:programcounter0|current[3]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.678      ;
; 1.413  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg01|out0[4]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 2.694      ; 3.873      ;
; 1.413  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg00|out0[4]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 2.694      ; 3.873      ;
; 1.422  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg10|out0[0]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 2.692      ; 3.880      ;
; 1.423  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg01|out0[0]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 2.692      ; 3.881      ;
; 1.424  ; controlador:controlador0|state.decode                        ; controlador:controlador0|state.SHR                                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.013      ; 1.703      ;
; 1.424  ; controlador:controlador0|state.decode                        ; controlador:controlador0|state.SHL                                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.013      ; 1.703      ;
; 1.424  ; controlador:controlador0|state.decode                        ; controlador:controlador0|state.MOV                                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.013      ; 1.703      ;
; 1.424  ; controlador:controlador0|state.decode                        ; controlador:controlador0|state.LD                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.013      ; 1.703      ;
; 1.424  ; controlador:controlador0|state.decode                        ; controlador:controlador0|state.SUB                                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.013      ; 1.703      ;
; 1.429  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg00|out0[0]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 2.694      ; 4.389      ;
; 1.437  ; datapath:datapath0|programcounter:programcounter0|current[1] ; datapath:datapath0|programcounter:programcounter0|current[5]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.703      ;
; 1.437  ; datapath:datapath0|programcounter:programcounter0|current[3] ; datapath:datapath0|programcounter:programcounter0|current[7]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.703      ;
; 1.468  ; datapath:datapath0|programcounter:programcounter0|current[2] ; datapath:datapath0|programcounter:programcounter0|current[7]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 1.734      ;
+--------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controlador:controlador0|state.busca'                                                                                                                                                                   ;
+--------+----------------------------------------------------+----------------------------------------+------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                ; Launch Clock                       ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------+------------------------------------+--------------------------------------+--------------+------------+------------+
; -2.010 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.busca ; 0.000        ; 3.756      ; 1.996      ;
; -2.007 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.busca ; 0.000        ; 3.757      ; 2.000      ;
; -1.761 ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[4]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; 0.000        ; 3.728      ; 2.217      ;
; -1.758 ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[6]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; 0.000        ; 3.725      ; 2.217      ;
; -1.749 ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[5]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; 0.000        ; 3.729      ; 2.230      ;
; -1.531 ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[7]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; 0.000        ; 3.704      ; 2.423      ;
; -1.510 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.busca ; -0.500       ; 3.756      ; 1.996      ;
; -1.507 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.busca ; -0.500       ; 3.757      ; 2.000      ;
; -1.261 ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[4]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; -0.500       ; 3.728      ; 2.217      ;
; -1.258 ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[6]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; -0.500       ; 3.725      ; 2.217      ;
; -1.249 ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[5]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; -0.500       ; 3.729      ; 2.230      ;
; -1.031 ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[7]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; -0.500       ; 3.704      ; 2.423      ;
; 0.280  ; controlador:controlador0|state.instIN              ; controlador:controlador0|mux0select[2] ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.926      ; 1.206      ;
; 0.337  ; controlador:controlador0|state.MVI                 ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 1.064      ; 1.401      ;
; 0.366  ; controlador:controlador0|state.instIN              ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 1.064      ; 1.430      ;
; 0.369  ; controlador:controlador0|state.instIN              ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 1.063      ; 1.432      ;
; 0.444  ; controlador:controlador0|state.MOV                 ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.777      ; 1.221      ;
; 0.759  ; controlador:controlador0|state.SHR                 ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.777      ; 1.536      ;
; 0.762  ; controlador:controlador0|state.SHR                 ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.778      ; 1.540      ;
; 0.808  ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 1.035      ; 1.843      ;
; 0.809  ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 1.034      ; 1.843      ;
; 0.810  ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 1.031      ; 1.841      ;
; 0.868  ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 1.034      ; 1.902      ;
; 0.877  ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 1.031      ; 1.908      ;
; 0.880  ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 1.035      ; 1.915      ;
; 0.899  ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.777      ; 1.676      ;
; 0.902  ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.778      ; 1.680      ;
; 0.911  ; controlador:controlador0|state.JMP                 ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.762      ; 1.673      ;
; 0.914  ; controlador:controlador0|state.JMP                 ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.759      ; 1.673      ;
; 0.923  ; controlador:controlador0|state.JMP                 ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.763      ; 1.686      ;
; 0.929  ; controlador:controlador0|state.instIN              ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 1.035      ; 1.964      ;
; 0.939  ; controlador:controlador0|state.instIN              ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 1.036      ; 1.975      ;
; 0.939  ; controlador:controlador0|state.instIN              ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 1.032      ; 1.971      ;
; 0.974  ; controlador:controlador0|state.SHL                 ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.777      ; 1.751      ;
; 0.977  ; controlador:controlador0|state.SHL                 ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.778      ; 1.755      ;
; 1.003  ; controlador:controlador0|state.instOUT             ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.762      ; 1.765      ;
; 1.006  ; controlador:controlador0|state.instOUT             ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.759      ; 1.765      ;
; 1.015  ; controlador:controlador0|state.instOUT             ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.763      ; 1.778      ;
; 1.046  ; controlador:controlador0|state.JZ                  ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.762      ; 1.808      ;
; 1.049  ; controlador:controlador0|state.JZ                  ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.759      ; 1.808      ;
; 1.058  ; controlador:controlador0|state.JZ                  ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.763      ; 1.821      ;
; 1.070  ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 1.010      ; 2.080      ;
; 1.078  ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 1.010      ; 2.088      ;
; 1.141  ; controlador:controlador0|state.JMP                 ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.738      ; 1.879      ;
; 1.179  ; controlador:controlador0|state.start               ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.762      ; 1.941      ;
; 1.182  ; controlador:controlador0|state.start               ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.759      ; 1.941      ;
; 1.191  ; controlador:controlador0|state.start               ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.763      ; 1.954      ;
; 1.218  ; controlador:controlador0|state.instIN              ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 1.011      ; 2.229      ;
; 1.233  ; controlador:controlador0|state.instOUT             ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.738      ; 1.971      ;
; 1.276  ; controlador:controlador0|state.JZ                  ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.738      ; 2.014      ;
; 1.310  ; controlador:controlador0|state.decode              ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.762      ; 2.072      ;
; 1.313  ; controlador:controlador0|state.decode              ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.759      ; 2.072      ;
; 1.322  ; controlador:controlador0|state.decode              ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.763      ; 2.085      ;
; 1.409  ; controlador:controlador0|state.start               ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.738      ; 2.147      ;
; 1.540  ; controlador:controlador0|state.decode              ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.738      ; 2.278      ;
+--------+----------------------------------------------------+----------------------------------------+------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controlador:controlador0|alucontrol[3]'                                                                                                                                                         ;
+-------+--------------------------------------------+---------------------------------------+------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                               ; Launch Clock                       ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+---------------------------------------+------------------------------------+----------------------------------------+--------------+------------+------------+
; 5.132 ; datapath:datapath0|register8:reg01|out0[4] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.924     ; 3.208      ;
; 5.249 ; datapath:datapath0|register8:reg11|out0[7] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.925     ; 3.324      ;
; 5.315 ; datapath:datapath0|register8:reg00|out0[1] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.924     ; 3.391      ;
; 5.320 ; datapath:datapath0|register8:reg11|out0[1] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.925     ; 3.395      ;
; 5.454 ; datapath:datapath0|register8:reg11|out0[3] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.925     ; 3.529      ;
; 5.517 ; datapath:datapath0|register8:reg10|out0[4] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.927     ; 3.590      ;
; 5.556 ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.924     ; 3.632      ;
; 5.557 ; datapath:datapath0|register8:reg11|out0[5] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.925     ; 3.632      ;
; 5.572 ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.925     ; 3.647      ;
; 5.641 ; datapath:datapath0|register8:reg10|out0[1] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.925     ; 3.716      ;
; 5.718 ; datapath:datapath0|register8:reg11|out0[4] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.927     ; 3.791      ;
; 5.728 ; datapath:datapath0|register8:reg00|out0[2] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.924     ; 3.804      ;
; 5.790 ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.923     ; 3.867      ;
; 5.801 ; datapath:datapath0|register8:reg11|out0[6] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.922     ; 3.879      ;
; 5.808 ; datapath:datapath0|register8:reg00|out0[5] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.924     ; 3.884      ;
; 5.825 ; datapath:datapath0|register8:reg00|out0[0] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.924     ; 3.901      ;
; 5.838 ; datapath:datapath0|register8:reg00|out0[7] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.924     ; 3.914      ;
; 5.844 ; datapath:datapath0|register8:reg01|out0[6] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.923     ; 3.921      ;
; 5.866 ; datapath:datapath0|register8:reg11|out0[0] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.925     ; 3.941      ;
; 5.869 ; datapath:datapath0|register8:reg10|out0[0] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.922     ; 3.947      ;
; 5.940 ; datapath:datapath0|register8:reg00|out0[4] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.924     ; 4.016      ;
; 5.952 ; datapath:datapath0|register8:reg10|out0[2] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.924     ; 4.028      ;
; 5.957 ; datapath:datapath0|register8:reg01|out0[5] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.925     ; 4.032      ;
; 5.961 ; datapath:datapath0|register8:reg01|out0[7] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.925     ; 4.036      ;
; 5.962 ; datapath:datapath0|register8:reg01|out0[3] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.925     ; 4.037      ;
; 5.977 ; datapath:datapath0|register8:reg00|out0[3] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.924     ; 4.053      ;
; 5.997 ; datapath:datapath0|register8:reg10|out0[6] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.923     ; 4.074      ;
; 6.000 ; datapath:datapath0|register8:reg00|out0[6] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.923     ; 4.077      ;
; 6.026 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[3] ; -0.500       ; -3.380     ; 2.146      ;
; 6.078 ; datapath:datapath0|register8:reg10|out0[3] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.925     ; 4.153      ;
; 6.103 ; datapath:datapath0|register8:reg10|out0[7] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.925     ; 4.178      ;
; 6.222 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[3] ; -0.500       ; -2.695     ; 3.027      ;
; 6.398 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[3] ; -0.500       ; -2.871     ; 3.027      ;
; 6.441 ; datapath:datapath0|register8:reg01|out0[0] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.922     ; 4.519      ;
; 6.515 ; datapath:datapath0|register8:reg10|out0[5] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.925     ; 4.590      ;
; 7.025 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[3] ; -0.500       ; -2.978     ; 3.547      ;
; 7.201 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[3] ; -0.500       ; -3.154     ; 3.547      ;
; 7.322 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[3] ; -0.500       ; -3.879     ; 2.943      ;
; 7.450 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[3] ; -0.500       ; -4.007     ; 2.943      ;
; 7.866 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[3] ; -0.500       ; -3.879     ; 3.487      ;
; 7.994 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[3] ; -0.500       ; -4.007     ; 3.487      ;
+-------+--------------------------------------------+---------------------------------------+------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controlador0|state.ADD                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controlador0|state.ADD                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controlador0|state.JMP                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controlador0|state.JMP                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controlador0|state.JZ                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controlador0|state.JZ                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controlador0|state.LD                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controlador:controlador0|alucontrol[3]'                                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[3] ; Rise       ; controlador0|alucontrol[3]|combout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[3] ; Rise       ; controlador0|alucontrol[3]|combout    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[3] ; Rise       ; datapath0|ALU0|zero_sign|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[3] ; Rise       ; datapath0|ALU0|zero_sign|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[3] ; Rise       ; datapath:datapath0|ALU:ALU0|zero_sign ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[3] ; Rise       ; datapath:datapath0|ALU:ALU0|zero_sign ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controlador:controlador0|state.ADD'                                                                                 ;
+-------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr12~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr12~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr8~0clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr8~0clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr8~0clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr8~0clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr8~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr8~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr8~0|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr8~0|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador0|alucontrol[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador0|alucontrol[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador0|alucontrol[3]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador0|alucontrol[3]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux1select[0]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux1select[0]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux1select[1]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux1select[1]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux2select[0]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux2select[0]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux2select[1]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux2select[1]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|state.ADD|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|state.ADD|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|alucontrol[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|alucontrol[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|alucontrol[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|alucontrol[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux1select[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux1select[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux1select[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux1select[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux2select[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux2select[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux2select[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux2select[1]  ;
+-------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controlador:controlador0|state.ST'                                                                                       ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador0|WideOr0~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador0|WideOr0~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador0|WideOr0~0|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador0|WideOr0~0|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0clkctrl|inclk[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0clkctrl|inclk[0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0clkctrl|inclk[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0clkctrl|inclk[0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0|dataa                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0|dataa                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador0|WideOr2~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador0|WideOr2~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr2~0|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr2~0|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador0|WideOr6|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador0|WideOr6|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~clkctrl|inclk[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~clkctrl|inclk[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~clkctrl|outclk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~clkctrl|outclk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador0|datamem_write_enable|datab       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador0|datamem_write_enable|datab       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[2]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[2]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux1select[0]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux1select[0]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux1select[1]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux1select[1]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux2select[0]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux2select[0]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux2select[1]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux2select[1]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|state.ST|regout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|state.ST|regout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|datamem_write_enable ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|datamem_write_enable ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[2]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[2]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux1select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux1select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux1select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux1select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux2select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux2select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux2select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux2select[1]        ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controlador:controlador0|state.busca'                                                                                   ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador0|WideOr6|combout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador0|WideOr6|combout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador0|WideOr6|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador0|WideOr6|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador0|WideOr6~clkctrl|inclk[0]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador0|WideOr6~clkctrl|inclk[0]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador0|WideOr6~clkctrl|outclk       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador0|WideOr6~clkctrl|outclk       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador0|mux0select[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador0|mux0select[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador0|mux0select[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador0|mux0select[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador0|mux0select[2]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador0|mux0select[2]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador0|regload[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador0|regload[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador0|regload[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador0|regload[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador0|regload[6]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador0|regload[6]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador0|regload[7]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador0|regload[7]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador0|state.busca|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador0|state.busca|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador0|state.busca~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador0|state.busca~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador0|state.busca~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador0|state.busca~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador:controlador0|mux0select[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador:controlador0|mux0select[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador:controlador0|mux0select[1]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador:controlador0|mux0select[1]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador:controlador0|mux0select[2]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador:controlador0|mux0select[2]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador:controlador0|regload[4]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador:controlador0|regload[4]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador:controlador0|regload[5]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador:controlador0|regload[5]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador:controlador0|regload[6]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador:controlador0|regload[6]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador:controlador0|regload[7]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador:controlador0|regload[7]       ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; execute   ; clk        ; 5.523 ; 5.523 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; execute   ; clk        ; -3.967 ; -3.967 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------+
; carryflag ; clk                                  ; 7.646 ; 7.646 ; Rise       ; clk                                  ;
; finished  ; clk                                  ; 9.104 ; 9.104 ; Rise       ; clk                                  ;
; saida[*]  ; clk                                  ; 8.180 ; 8.180 ; Rise       ; clk                                  ;
;  saida[0] ; clk                                  ; 7.406 ; 7.406 ; Rise       ; clk                                  ;
;  saida[1] ; clk                                  ; 8.180 ; 8.180 ; Rise       ; clk                                  ;
;  saida[2] ; clk                                  ; 7.330 ; 7.330 ; Rise       ; clk                                  ;
;  saida[3] ; clk                                  ; 7.343 ; 7.343 ; Rise       ; clk                                  ;
;  saida[4] ; clk                                  ; 7.687 ; 7.687 ; Rise       ; clk                                  ;
;  saida[5] ; clk                                  ; 7.339 ; 7.339 ; Rise       ; clk                                  ;
;  saida[6] ; clk                                  ; 7.431 ; 7.431 ; Rise       ; clk                                  ;
;  saida[7] ; clk                                  ; 7.637 ; 7.637 ; Rise       ; clk                                  ;
; finished  ; controlador:controlador0|state.busca ;       ; 5.777 ; Rise       ; controlador:controlador0|state.busca ;
; finished  ; controlador:controlador0|state.busca ; 5.777 ;       ; Fall       ; controlador:controlador0|state.busca ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------+
; carryflag ; clk                                  ; 7.646 ; 7.646 ; Rise       ; clk                                  ;
; finished  ; clk                                  ; 8.465 ; 8.465 ; Rise       ; clk                                  ;
; saida[*]  ; clk                                  ; 7.330 ; 7.330 ; Rise       ; clk                                  ;
;  saida[0] ; clk                                  ; 7.406 ; 7.406 ; Rise       ; clk                                  ;
;  saida[1] ; clk                                  ; 8.180 ; 8.180 ; Rise       ; clk                                  ;
;  saida[2] ; clk                                  ; 7.330 ; 7.330 ; Rise       ; clk                                  ;
;  saida[3] ; clk                                  ; 7.343 ; 7.343 ; Rise       ; clk                                  ;
;  saida[4] ; clk                                  ; 7.687 ; 7.687 ; Rise       ; clk                                  ;
;  saida[5] ; clk                                  ; 7.339 ; 7.339 ; Rise       ; clk                                  ;
;  saida[6] ; clk                                  ; 7.431 ; 7.431 ; Rise       ; clk                                  ;
;  saida[7] ; clk                                  ; 7.637 ; 7.637 ; Rise       ; clk                                  ;
; finished  ; controlador:controlador0|state.busca ;       ; 5.777 ; Rise       ; controlador:controlador0|state.busca ;
; finished  ; controlador:controlador0|state.busca ; 5.777 ;       ; Fall       ; controlador:controlador0|state.busca ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------+


+-----------------------------------------------------------------+
; Fast Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; controlador:controlador0|alucontrol[3] ; -4.285 ; -4.285        ;
; clk                                    ; -3.881 ; -217.313      ;
; controlador:controlador0|state.ST      ; -0.554 ; -1.168        ;
; controlador:controlador0|state.ADD     ; -0.468 ; -1.566        ;
; controlador:controlador0|state.busca   ; -0.093 ; -0.093        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast Model Hold Summary                                         ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; controlador:controlador0|state.ST      ; -2.096 ; -11.117       ;
; controlador:controlador0|state.ADD     ; -1.483 ; -5.203        ;
; clk                                    ; -1.424 ; -8.932        ;
; controlador:controlador0|state.busca   ; -1.236 ; -7.033        ;
; controlador:controlador0|alucontrol[3] ; 2.791  ; 0.000         ;
+----------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -2.000 ; -254.380      ;
; controlador:controlador0|alucontrol[3] ; 0.500  ; 0.000         ;
; controlador:controlador0|state.ADD     ; 0.500  ; 0.000         ;
; controlador:controlador0|state.ST      ; 0.500  ; 0.000         ;
; controlador:controlador0|state.busca   ; 0.500  ; 0.000         ;
+----------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controlador:controlador0|alucontrol[3]'                                                                                                                                                         ;
+--------+--------------------------------------------+---------------------------------------+------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                               ; Launch Clock                       ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+---------------------------------------+------------------------------------+----------------------------------------+--------------+------------+------------+
; -4.285 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[3] ; 0.500        ; -2.168     ; 2.228      ;
; -4.199 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[3] ; 0.500        ; -2.082     ; 2.228      ;
; -4.131 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[3] ; 0.500        ; -2.171     ; 2.071      ;
; -4.045 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[3] ; 0.500        ; -2.085     ; 2.071      ;
; -3.884 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[3] ; 0.500        ; -1.782     ; 2.213      ;
; -3.789 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[3] ; 0.500        ; -1.687     ; 2.213      ;
; -3.776 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[3] ; 0.500        ; -1.653     ; 2.234      ;
; -3.681 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[3] ; 0.500        ; -1.558     ; 2.234      ;
; -3.224 ; datapath:datapath0|register8:reg00|out0[0] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.339     ; 2.496      ;
; -3.215 ; datapath:datapath0|register8:reg01|out0[0] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.337     ; 2.489      ;
; -3.109 ; datapath:datapath0|register8:reg11|out0[4] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.341     ; 2.379      ;
; -3.096 ; datapath:datapath0|register8:reg10|out0[1] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.339     ; 2.368      ;
; -3.078 ; datapath:datapath0|register8:reg10|out0[3] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.339     ; 2.350      ;
; -3.030 ; datapath:datapath0|register8:reg00|out0[3] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.339     ; 2.302      ;
; -3.028 ; datapath:datapath0|register8:reg10|out0[0] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.337     ; 2.302      ;
; -3.020 ; datapath:datapath0|register8:reg00|out0[1] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.339     ; 2.292      ;
; -3.017 ; datapath:datapath0|register8:reg00|out0[2] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.339     ; 2.289      ;
; -2.992 ; datapath:datapath0|register8:reg10|out0[5] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.339     ; 2.264      ;
; -2.990 ; datapath:datapath0|register8:reg10|out0[4] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.341     ; 2.260      ;
; -2.987 ; datapath:datapath0|register8:reg01|out0[5] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.339     ; 2.259      ;
; -2.984 ; datapath:datapath0|register8:reg01|out0[6] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.338     ; 2.257      ;
; -2.972 ; datapath:datapath0|register8:reg01|out0[4] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.339     ; 2.244      ;
; -2.965 ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.339     ; 2.237      ;
; -2.964 ; datapath:datapath0|register8:reg10|out0[2] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.339     ; 2.236      ;
; -2.944 ; datapath:datapath0|register8:reg00|out0[5] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.339     ; 2.216      ;
; -2.936 ; datapath:datapath0|register8:reg01|out0[7] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.339     ; 2.208      ;
; -2.920 ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.339     ; 2.192      ;
; -2.889 ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.338     ; 2.162      ;
; -2.886 ; datapath:datapath0|register8:reg10|out0[7] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.339     ; 2.158      ;
; -2.841 ; datapath:datapath0|register8:reg11|out0[0] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.339     ; 2.113      ;
; -2.832 ; datapath:datapath0|register8:reg01|out0[3] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.339     ; 2.104      ;
; -2.818 ; datapath:datapath0|register8:reg00|out0[4] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.339     ; 2.090      ;
; -2.808 ; datapath:datapath0|register8:reg00|out0[7] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.339     ; 2.080      ;
; -2.807 ; datapath:datapath0|register8:reg11|out0[1] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.339     ; 2.079      ;
; -2.779 ; datapath:datapath0|register8:reg00|out0[6] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.338     ; 2.052      ;
; -2.773 ; datapath:datapath0|register8:reg10|out0[6] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.338     ; 2.046      ;
; -2.739 ; datapath:datapath0|register8:reg11|out0[3] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.339     ; 2.011      ;
; -2.700 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[3] ; 0.500        ; -1.873     ; 0.938      ;
; -2.686 ; datapath:datapath0|register8:reg11|out0[5] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.339     ; 1.958      ;
; -2.664 ; datapath:datapath0|register8:reg11|out0[6] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.337     ; 1.938      ;
; -2.606 ; datapath:datapath0|register8:reg11|out0[7] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 1.000        ; -1.339     ; 1.878      ;
+--------+--------------------------------------------+---------------------------------------+------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                  ;
+--------+----------------------------------------+--------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                    ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -3.881 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.829     ; 3.584      ;
; -3.847 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.829     ; 3.550      ;
; -3.795 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.743     ; 3.584      ;
; -3.761 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.743     ; 3.550      ;
; -3.759 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.829     ; 3.462      ;
; -3.727 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.832     ; 3.427      ;
; -3.693 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.832     ; 3.393      ;
; -3.673 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[5] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.743     ; 3.462      ;
; -3.659 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.829     ; 3.362      ;
; -3.659 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.829     ; 3.362      ;
; -3.656 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.829     ; 3.359      ;
; -3.656 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.829     ; 3.359      ;
; -3.648 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.829     ; 3.351      ;
; -3.641 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.831     ; 3.342      ;
; -3.641 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.746     ; 3.427      ;
; -3.639 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.832     ; 3.339      ;
; -3.634 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.830     ; 3.336      ;
; -3.607 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.746     ; 3.393      ;
; -3.604 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.829     ; 3.307      ;
; -3.595 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.829     ; 3.298      ;
; -3.594 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.829     ; 3.297      ;
; -3.576 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.829     ; 3.279      ;
; -3.576 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.829     ; 3.279      ;
; -3.573 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[5] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.743     ; 3.362      ;
; -3.573 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[5] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.743     ; 3.362      ;
; -3.570 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.743     ; 3.359      ;
; -3.570 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[5] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.743     ; 3.359      ;
; -3.562 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.743     ; 3.351      ;
; -3.561 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.829     ; 3.264      ;
; -3.555 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.745     ; 3.342      ;
; -3.553 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[5] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.746     ; 3.339      ;
; -3.548 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.744     ; 3.336      ;
; -3.545 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.829     ; 3.248      ;
; -3.539 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.830     ; 3.241      ;
; -3.539 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.832     ; 3.239      ;
; -3.539 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.832     ; 3.239      ;
; -3.536 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.832     ; 3.236      ;
; -3.528 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.832     ; 3.228      ;
; -3.523 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.829     ; 3.226      ;
; -3.521 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.834     ; 3.219      ;
; -3.518 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.743     ; 3.307      ;
; -3.514 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.833     ; 3.213      ;
; -3.509 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[4] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.743     ; 3.298      ;
; -3.508 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[4] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.743     ; 3.297      ;
; -3.502 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.832     ; 3.202      ;
; -3.490 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[2] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.743     ; 3.279      ;
; -3.490 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[2] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.743     ; 3.279      ;
; -3.484 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.832     ; 3.184      ;
; -3.475 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.832     ; 3.175      ;
; -3.475 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[0] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.743     ; 3.264      ;
; -3.474 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.832     ; 3.174      ;
; -3.471 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.829     ; 3.174      ;
; -3.471 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.830     ; 3.173      ;
; -3.462 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.829     ; 3.165      ;
; -3.459 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.743     ; 3.248      ;
; -3.456 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.832     ; 3.156      ;
; -3.456 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.832     ; 3.156      ;
; -3.453 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.744     ; 3.241      ;
; -3.453 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[5] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.746     ; 3.239      ;
; -3.453 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[5] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.746     ; 3.239      ;
; -3.450 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[5] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.746     ; 3.236      ;
; -3.442 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.746     ; 3.228      ;
; -3.441 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.832     ; 3.141      ;
; -3.437 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.829     ; 3.140      ;
; -3.437 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.829     ; 3.140      ;
; -3.437 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.743     ; 3.226      ;
; -3.435 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.748     ; 3.219      ;
; -3.433 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg00|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.443     ; 3.522      ;
; -3.428 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.747     ; 3.213      ;
; -3.425 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.832     ; 3.125      ;
; -3.419 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.833     ; 3.118      ;
; -3.416 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.746     ; 3.202      ;
; -3.415 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg00|out0[5] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.443     ; 3.504      ;
; -3.404 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.829     ; 3.107      ;
; -3.403 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.832     ; 3.103      ;
; -3.399 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.443     ; 3.488      ;
; -3.398 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.746     ; 3.184      ;
; -3.397 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.829     ; 3.100      ;
; -3.389 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[4] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.746     ; 3.175      ;
; -3.388 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[4] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.746     ; 3.174      ;
; -3.385 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[0] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.743     ; 3.174      ;
; -3.385 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[2] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.744     ; 3.173      ;
; -3.376 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.743     ; 3.165      ;
; -3.374 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.829     ; 3.077      ;
; -3.370 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[2] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.746     ; 3.156      ;
; -3.370 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[2] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.746     ; 3.156      ;
; -3.355 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[0] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.746     ; 3.141      ;
; -3.351 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.832     ; 3.051      ;
; -3.351 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.833     ; 3.050      ;
; -3.351 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.743     ; 3.140      ;
; -3.351 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.743     ; 3.140      ;
; -3.342 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.832     ; 3.042      ;
; -3.339 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.746     ; 3.125      ;
; -3.338 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg00|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.348     ; 3.522      ;
; -3.334 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.831     ; 3.035      ;
; -3.333 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.831     ; 3.034      ;
; -3.333 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.747     ; 3.118      ;
; -3.325 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg00|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.314     ; 3.543      ;
; -3.320 ; controlador:controlador0|mux2select[0] ; datapath:datapath0|register8:reg00|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.348     ; 3.504      ;
; -3.318 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.743     ; 3.107      ;
+--------+----------------------------------------+--------------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controlador:controlador0|state.ST'                                                                                                                                                                         ;
+--------+----------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                       ; Launch Clock                       ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; -0.554 ; controlador:controlador0|state.instOUT             ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.810      ; 1.048      ;
; -0.481 ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.799      ; 0.964      ;
; -0.301 ; datapath:datapath0|register8:reg_prev_isnt|out0[1] ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.743      ; 0.728      ;
; -0.242 ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.443      ; 0.601      ;
; -0.207 ; datapath:datapath0|register8:reg_prev_isnt|out0[0] ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.443      ; 0.566      ;
; -0.192 ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.314      ; 0.660      ;
; -0.180 ; controlador:controlador0|state.instOUT             ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.813      ; 0.993      ;
; -0.171 ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.802      ; 0.973      ;
; -0.162 ; datapath:datapath0|register8:reg_prev_isnt|out0[1] ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.314      ; 0.630      ;
; -0.144 ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.743      ; 0.571      ;
; -0.068 ; datapath:datapath0|register8:reg_prev_isnt|out0[0] ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.746      ; 0.814      ;
; -0.004 ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.746      ; 0.750      ;
; 0.716  ; controlador:controlador0|state.SHL                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.958      ; 0.842      ;
; 0.724  ; controlador:controlador0|state.SHL                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.957      ; 0.836      ;
; 0.774  ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.958      ; 0.784      ;
; 0.782  ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.957      ; 0.778      ;
; 0.832  ; controlador:controlador0|state.SHR                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.958      ; 0.726      ;
; 0.840  ; controlador:controlador0|state.SHR                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.957      ; 0.720      ;
; 0.846  ; controlador:controlador0|state.MVI                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.903      ; 0.657      ;
; 0.850  ; controlador:controlador0|state.instIN              ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.903      ; 0.653      ;
; 0.851  ; controlador:controlador0|state.instIN              ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.902      ; 0.654      ;
; 0.977  ; controlador:controlador0|state.instIN              ; controlador:controlador0|mux0select[2]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.845      ; 0.572      ;
; 0.984  ; controlador:controlador0|state.MOV                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.957      ; 0.576      ;
; 1.081  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.500        ; 2.411      ; 1.155      ;
; 1.230  ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.500        ; 2.111      ; 0.938      ;
; 1.273  ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.500        ; 1.982      ; 1.004      ;
; 1.391  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.500        ; 2.414      ; 1.164      ;
; 1.581  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 1.000        ; 2.411      ; 1.155      ;
; 1.730  ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 1.000        ; 2.111      ; 0.938      ;
; 1.773  ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 1.000        ; 1.982      ; 1.004      ;
; 1.861  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.500        ; 2.570      ; 0.950      ;
; 1.869  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.500        ; 2.569      ; 0.944      ;
; 1.891  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 1.000        ; 2.414      ; 1.164      ;
; 2.205  ; controlador:controlador0|state.ST                  ; controlador:controlador0|datamem_write_enable ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.500        ; 2.314      ; 0.359      ;
; 2.361  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 1.000        ; 2.570      ; 0.950      ;
; 2.369  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 1.000        ; 2.569      ; 0.944      ;
; 2.705  ; controlador:controlador0|state.ST                  ; controlador:controlador0|datamem_write_enable ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 1.000        ; 2.314      ; 0.359      ;
+--------+----------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controlador:controlador0|state.ADD'                                                                                                                                                                  ;
+--------+----------------------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.468 ; controlador:controlador0|state.instOUT             ; controlador:controlador0|mux1select[1] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 0.896      ; 1.048      ;
; -0.395 ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux1select[1] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 0.885      ; 0.964      ;
; -0.337 ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|mux2select[0] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 0.348      ; 0.601      ;
; -0.302 ; datapath:datapath0|register8:reg_prev_isnt|out0[0] ; controlador:controlador0|mux2select[0] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 0.348      ; 0.566      ;
; -0.287 ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|mux2select[1] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 0.219      ; 0.660      ;
; -0.257 ; datapath:datapath0|register8:reg_prev_isnt|out0[1] ; controlador:controlador0|mux2select[1] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 0.219      ; 0.630      ;
; -0.244 ; controlador:controlador0|state.SHR                 ; controlador:controlador0|alucontrol[3] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 0.639      ; 0.982      ;
; -0.215 ; datapath:datapath0|register8:reg_prev_isnt|out0[1] ; controlador:controlador0|mux1select[1] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 0.829      ; 0.728      ;
; -0.190 ; controlador:controlador0|state.SHL                 ; controlador:controlador0|alucontrol[3] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 0.639      ; 0.928      ;
; -0.136 ; controlador:controlador0|state.SUB                 ; controlador:controlador0|alucontrol[0] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 0.590      ; 0.875      ;
; -0.094 ; controlador:controlador0|state.instOUT             ; controlador:controlador0|mux1select[0] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 0.899      ; 0.993      ;
; -0.085 ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux1select[0] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 0.888      ; 0.973      ;
; -0.079 ; controlador:controlador0|state.SHR                 ; controlador:controlador0|alucontrol[0] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 0.590      ; 0.818      ;
; -0.058 ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|mux1select[1] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 0.829      ; 0.571      ;
; 0.018  ; datapath:datapath0|register8:reg_prev_isnt|out0[0] ; controlador:controlador0|mux1select[0] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 0.832      ; 0.814      ;
; 0.082  ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|mux1select[0] ; clk                                ; controlador:controlador0|state.ADD ; 0.500        ; 0.832      ; 0.750      ;
; 1.135  ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[0] ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ADD ; 0.500        ; 2.016      ; 0.938      ;
; 1.167  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ADD ; 0.500        ; 2.497      ; 1.155      ;
; 1.178  ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[1] ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ADD ; 0.500        ; 1.887      ; 1.004      ;
; 1.477  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ADD ; 0.500        ; 2.500      ; 1.164      ;
; 1.635  ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[0] ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ADD ; 1.000        ; 2.016      ; 0.938      ;
; 1.667  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ADD ; 1.000        ; 2.497      ; 1.155      ;
; 1.678  ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[1] ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ADD ; 1.000        ; 1.887      ; 1.004      ;
; 1.977  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ADD ; 1.000        ; 2.500      ; 1.164      ;
+--------+----------------------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controlador:controlador0|state.busca'                                                                                                                                                                  ;
+--------+----------------------------------------------------+----------------------------------------+------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                ; Launch Clock                       ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------+------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.093 ; controlador:controlador0|state.instIN              ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.356      ; 1.050      ;
; -0.013 ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.355      ; 0.969      ;
; -0.008 ; controlador:controlador0|state.decode              ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.422      ; 1.031      ;
; 0.005  ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.355      ; 0.951      ;
; 0.013  ; controlador:controlador0|state.instIN              ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.371      ; 0.953      ;
; 0.020  ; controlador:controlador0|state.instIN              ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.367      ; 0.955      ;
; 0.023  ; controlador:controlador0|state.instIN              ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.370      ; 0.950      ;
; 0.040  ; controlador:controlador0|state.start               ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.422      ; 0.983      ;
; 0.066  ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.370      ; 0.899      ;
; 0.078  ; controlador:controlador0|state.JZ                  ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.422      ; 0.945      ;
; 0.079  ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.369      ; 0.893      ;
; 0.090  ; controlador:controlador0|state.instOUT             ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.422      ; 0.933      ;
; 0.103  ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.370      ; 0.862      ;
; 0.103  ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.366      ; 0.871      ;
; 0.107  ; controlador:controlador0|state.decode              ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.437      ; 0.925      ;
; 0.110  ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.369      ; 0.862      ;
; 0.111  ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.366      ; 0.863      ;
; 0.121  ; controlador:controlador0|state.decode              ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.436      ; 0.918      ;
; 0.125  ; controlador:controlador0|state.decode              ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.433      ; 0.916      ;
; 0.155  ; controlador:controlador0|state.JMP                 ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.422      ; 0.868      ;
; 0.155  ; controlador:controlador0|state.start               ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.437      ; 0.877      ;
; 0.169  ; controlador:controlador0|state.start               ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.436      ; 0.870      ;
; 0.173  ; controlador:controlador0|state.start               ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.433      ; 0.868      ;
; 0.186  ; controlador:controlador0|state.SHL                 ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.428      ; 0.842      ;
; 0.193  ; controlador:controlador0|state.JZ                  ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.437      ; 0.839      ;
; 0.194  ; controlador:controlador0|state.SHL                 ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.427      ; 0.836      ;
; 0.205  ; controlador:controlador0|state.instOUT             ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.437      ; 0.827      ;
; 0.207  ; controlador:controlador0|state.JZ                  ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.436      ; 0.832      ;
; 0.211  ; controlador:controlador0|state.JZ                  ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.433      ; 0.830      ;
; 0.219  ; controlador:controlador0|state.instOUT             ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.436      ; 0.820      ;
; 0.223  ; controlador:controlador0|state.instOUT             ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.433      ; 0.818      ;
; 0.244  ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.428      ; 0.784      ;
; 0.252  ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.427      ; 0.778      ;
; 0.270  ; controlador:controlador0|state.JMP                 ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.437      ; 0.762      ;
; 0.284  ; controlador:controlador0|state.JMP                 ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.436      ; 0.755      ;
; 0.288  ; controlador:controlador0|state.JMP                 ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.433      ; 0.753      ;
; 0.302  ; controlador:controlador0|state.SHR                 ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.428      ; 0.726      ;
; 0.310  ; controlador:controlador0|state.SHR                 ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.427      ; 0.720      ;
; 0.316  ; controlador:controlador0|state.MVI                 ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.373      ; 0.657      ;
; 0.320  ; controlador:controlador0|state.instIN              ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.373      ; 0.653      ;
; 0.321  ; controlador:controlador0|state.instIN              ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.372      ; 0.654      ;
; 0.447  ; controlador:controlador0|state.instIN              ; controlador:controlador0|mux0select[2] ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.315      ; 0.572      ;
; 0.454  ; controlador:controlador0|state.MOV                 ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.busca ; 1.000        ; 0.427      ; 0.576      ;
; 1.149  ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[7]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; 0.500        ; 2.023      ; 1.116      ;
; 1.264  ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[5]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; 0.500        ; 2.038      ; 1.010      ;
; 1.278  ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[4]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; 0.500        ; 2.037      ; 1.003      ;
; 1.282  ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[6]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; 0.500        ; 2.034      ; 1.001      ;
; 1.331  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.busca ; 0.500        ; 2.040      ; 0.950      ;
; 1.339  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.busca ; 0.500        ; 2.039      ; 0.944      ;
; 1.649  ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[7]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; 1.000        ; 2.023      ; 1.116      ;
; 1.764  ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[5]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; 1.000        ; 2.038      ; 1.010      ;
; 1.778  ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[4]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; 1.000        ; 2.037      ; 1.003      ;
; 1.782  ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[6]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; 1.000        ; 2.034      ; 1.001      ;
; 1.831  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.busca ; 1.000        ; 2.040      ; 0.950      ;
; 1.839  ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.busca ; 1.000        ; 2.039      ; 0.944      ;
+--------+----------------------------------------------------+----------------------------------------+------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controlador:controlador0|state.ST'                                                                                                                                                                          ;
+--------+----------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                       ; Launch Clock                       ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; -2.096 ; controlador:controlador0|state.ST                  ; controlador:controlador0|datamem_write_enable ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.000        ; 2.314      ; 0.359      ;
; -1.766 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.000        ; 2.569      ; 0.944      ;
; -1.761 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.000        ; 2.570      ; 0.950      ;
; -1.596 ; controlador:controlador0|state.ST                  ; controlador:controlador0|datamem_write_enable ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; -0.500       ; 2.314      ; 0.359      ;
; -1.397 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.000        ; 2.411      ; 1.155      ;
; -1.391 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.000        ; 2.414      ; 1.164      ;
; -1.314 ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.000        ; 2.111      ; 0.938      ;
; -1.266 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; -0.500       ; 2.569      ; 0.944      ;
; -1.261 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; -0.500       ; 2.570      ; 0.950      ;
; -1.119 ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.000        ; 1.982      ; 1.004      ;
; -0.897 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; -0.500       ; 2.411      ; 1.155      ;
; -0.891 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; -0.500       ; 2.414      ; 1.164      ;
; -0.814 ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; -0.500       ; 2.111      ; 0.938      ;
; -0.619 ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; -0.500       ; 1.982      ; 1.004      ;
; -0.381 ; controlador:controlador0|state.MOV                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.957      ; 0.576      ;
; -0.273 ; controlador:controlador0|state.instIN              ; controlador:controlador0|mux0select[2]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.845      ; 0.572      ;
; -0.250 ; controlador:controlador0|state.instIN              ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.903      ; 0.653      ;
; -0.248 ; controlador:controlador0|state.instIN              ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.902      ; 0.654      ;
; -0.246 ; controlador:controlador0|state.MVI                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.903      ; 0.657      ;
; -0.237 ; controlador:controlador0|state.SHR                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.957      ; 0.720      ;
; -0.232 ; controlador:controlador0|state.SHR                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.958      ; 0.726      ;
; -0.179 ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.957      ; 0.778      ;
; -0.174 ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.958      ; 0.784      ;
; -0.121 ; controlador:controlador0|state.SHL                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.957      ; 0.836      ;
; -0.116 ; controlador:controlador0|state.SHL                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.958      ; 0.842      ;
; 0.328  ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.743      ; 0.571      ;
; 0.485  ; datapath:datapath0|register8:reg_prev_isnt|out0[1] ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.743      ; 0.728      ;
; 0.504  ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.746      ; 0.750      ;
; 0.568  ; datapath:datapath0|register8:reg_prev_isnt|out0[0] ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.746      ; 0.814      ;
; 0.623  ; datapath:datapath0|register8:reg_prev_isnt|out0[0] ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.443      ; 0.566      ;
; 0.658  ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.443      ; 0.601      ;
; 0.665  ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.799      ; 0.964      ;
; 0.671  ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.802      ; 0.973      ;
; 0.680  ; controlador:controlador0|state.instOUT             ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.813      ; 0.993      ;
; 0.738  ; controlador:controlador0|state.instOUT             ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.810      ; 1.048      ;
; 0.816  ; datapath:datapath0|register8:reg_prev_isnt|out0[1] ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.314      ; 0.630      ;
; 0.846  ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.314      ; 0.660      ;
+--------+----------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controlador:controlador0|state.ADD'                                                                                                                                                                   ;
+--------+----------------------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.483 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ADD ; 0.000        ; 2.497      ; 1.155      ;
; -1.477 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ADD ; 0.000        ; 2.500      ; 1.164      ;
; -1.219 ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[0] ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ADD ; 0.000        ; 2.016      ; 0.938      ;
; -1.024 ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[1] ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ADD ; 0.000        ; 1.887      ; 1.004      ;
; -0.983 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ADD ; -0.500       ; 2.497      ; 1.155      ;
; -0.977 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux1select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ADD ; -0.500       ; 2.500      ; 1.164      ;
; -0.719 ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[0] ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ADD ; -0.500       ; 2.016      ; 0.938      ;
; -0.524 ; controlador:controlador0|state.ST                  ; controlador:controlador0|mux2select[1] ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ADD ; -0.500       ; 1.887      ; 1.004      ;
; 0.242  ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|mux1select[1] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 0.829      ; 0.571      ;
; 0.399  ; datapath:datapath0|register8:reg_prev_isnt|out0[1] ; controlador:controlador0|mux1select[1] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 0.829      ; 0.728      ;
; 0.418  ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|mux1select[0] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 0.832      ; 0.750      ;
; 0.482  ; datapath:datapath0|register8:reg_prev_isnt|out0[0] ; controlador:controlador0|mux1select[0] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 0.832      ; 0.814      ;
; 0.579  ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux1select[1] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 0.885      ; 0.964      ;
; 0.585  ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux1select[0] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 0.888      ; 0.973      ;
; 0.594  ; controlador:controlador0|state.instOUT             ; controlador:controlador0|mux1select[0] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 0.899      ; 0.993      ;
; 0.652  ; controlador:controlador0|state.instOUT             ; controlador:controlador0|mux1select[1] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 0.896      ; 1.048      ;
; 0.718  ; datapath:datapath0|register8:reg_prev_isnt|out0[0] ; controlador:controlador0|mux2select[0] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 0.348      ; 0.566      ;
; 0.728  ; controlador:controlador0|state.SHR                 ; controlador:controlador0|alucontrol[0] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 0.590      ; 0.818      ;
; 0.753  ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|mux2select[0] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 0.348      ; 0.601      ;
; 0.785  ; controlador:controlador0|state.SUB                 ; controlador:controlador0|alucontrol[0] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 0.590      ; 0.875      ;
; 0.789  ; controlador:controlador0|state.SHL                 ; controlador:controlador0|alucontrol[3] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 0.639      ; 0.928      ;
; 0.843  ; controlador:controlador0|state.SHR                 ; controlador:controlador0|alucontrol[3] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 0.639      ; 0.982      ;
; 0.911  ; datapath:datapath0|register8:reg_prev_isnt|out0[1] ; controlador:controlador0|mux2select[1] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 0.219      ; 0.630      ;
; 0.941  ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|mux2select[1] ; clk                                ; controlador:controlador0|state.ADD ; -0.500       ; 0.219      ; 0.660      ;
+--------+----------------------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                                                     ;
+--------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                                                                                            ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -1.424 ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register1:regcarryflag|out0                                                                                     ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.669      ; 0.397      ;
; -1.124 ; datapath:datapath0|ALU:ALU0|zero_sign                        ; datapath:datapath0|register1:regzero|out0                                                                                          ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.340      ; 0.368      ;
; -1.116 ; controlador:controlador0|state.busca                         ; controlador:controlador0|state.decode                                                                                              ; controlador:controlador0|state.busca   ; clk         ; 0.000        ; 1.601      ; 0.778      ;
; -0.924 ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register1:regcarryflag|out0                                                                                     ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 1.669      ; 0.397      ;
; -0.692 ; controlador:controlador0|state.busca                         ; controlador:controlador0|state.busca                                                                                               ; controlador:controlador0|state.busca   ; clk         ; 0.000        ; 1.668      ; 1.269      ;
; -0.616 ; controlador:controlador0|state.busca                         ; controlador:controlador0|state.decode                                                                                              ; controlador:controlador0|state.busca   ; clk         ; -0.500       ; 1.601      ; 0.778      ;
; -0.535 ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register1:regzero|out0                                                                                          ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.669      ; 1.427      ;
; -0.535 ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register1:regcarryflag|out0                                                                                     ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.669      ; 1.427      ;
; -0.464 ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg10|out0[2]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.668      ; 1.356      ;
; -0.450 ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg10|out0[6]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.667      ; 1.369      ;
; -0.439 ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg11|out0[4]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.670      ; 1.383      ;
; -0.436 ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg10|out0[4]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.670      ; 1.386      ;
; -0.390 ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg11|out0[2]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.667      ; 1.429      ;
; -0.318 ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg01|out0[7]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.668      ; 1.502      ;
; -0.285 ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg00|out0[2]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.668      ; 1.535      ;
; -0.285 ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg01|out0[2]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.668      ; 1.535      ;
; -0.200 ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg01|out0[3]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.668      ; 1.620      ;
; -0.195 ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg00|out0[6]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.667      ; 1.624      ;
; -0.192 ; controlador:controlador0|state.busca                         ; controlador:controlador0|state.busca                                                                                               ; controlador:controlador0|state.busca   ; clk         ; -0.500       ; 1.668      ; 1.269      ;
; -0.141 ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg00|out0[4]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.668      ; 1.679      ;
; -0.140 ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg01|out0[4]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.668      ; 1.680      ;
; -0.135 ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg10|out0[0]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.666      ; 1.683      ;
; -0.134 ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg01|out0[0]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.666      ; 1.684      ;
; -0.112 ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg10|out0[3]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.668      ; 1.708      ;
; -0.100 ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg01|out0[6]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.667      ; 1.719      ;
; -0.093 ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg11|out0[6]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.666      ; 1.725      ;
; -0.082 ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg01|out0[1]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.668      ; 1.738      ;
; -0.082 ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg11|out0[1]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.668      ; 1.738      ;
; -0.066 ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg11|out0[7]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.668      ; 1.754      ;
; -0.035 ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register1:regzero|out0                                                                                          ; controlador:controlador0|state.ADD     ; clk         ; -0.500       ; 1.669      ; 1.427      ;
; -0.035 ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register1:regcarryflag|out0                                                                                     ; controlador:controlador0|state.ADD     ; clk         ; -0.500       ; 1.669      ; 1.427      ;
; -0.029 ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg11|out0[3]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.668      ; 1.791      ;
; 0.003  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg11|out0[0]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.668      ; 1.823      ;
; 0.004  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg10|out0[1]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.668      ; 1.824      ;
; 0.036  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg10|out0[2]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 1.668      ; 1.356      ;
; 0.050  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg10|out0[6]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 1.667      ; 1.369      ;
; 0.061  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg11|out0[4]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 1.670      ; 1.383      ;
; 0.064  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg10|out0[4]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 1.670      ; 1.386      ;
; 0.074  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg00|out0[3]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.668      ; 1.894      ;
; 0.085  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg00|out0[1]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.668      ; 1.905      ;
; 0.093  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg00|out0[0]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.668      ; 1.913      ;
; 0.110  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg11|out0[2]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 1.667      ; 1.429      ;
; 0.125  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg10|out0[7]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.668      ; 1.945      ;
; 0.159  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg00|out0[7]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.668      ; 1.979      ;
; 0.172  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg10|out0[5]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.668      ; 1.992      ;
; 0.175  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg01|out0[5]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.668      ; 1.995      ;
; 0.175  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg11|out0[5]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.668      ; 1.995      ;
; 0.182  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg01|out0[7]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 1.668      ; 1.502      ;
; 0.215  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg00|out0[2]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 1.668      ; 1.535      ;
; 0.215  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg01|out0[2]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 1.668      ; 1.535      ;
; 0.241  ; datapath:datapath0|programcounter:programcounter0|current[7] ; datapath:datapath0|programcounter:programcounter0|current[7]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.275  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg00|out0[5]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; 0.000        ; 1.668      ; 2.095      ;
; 0.281  ; datapath:datapath0|programcounter:programcounter0|current[7] ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg7 ; clk                                    ; clk         ; 0.000        ; 0.062      ; 0.481      ;
; 0.281  ; datapath:datapath0|programcounter:programcounter0|current[1] ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk                                    ; clk         ; 0.000        ; 0.062      ; 0.481      ;
; 0.288  ; datapath:datapath0|programcounter:programcounter0|current[3] ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk                                    ; clk         ; 0.000        ; 0.062      ; 0.488      ;
; 0.289  ; datapath:datapath0|programcounter:programcounter0|current[2] ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk                                    ; clk         ; 0.000        ; 0.062      ; 0.489      ;
; 0.291  ; datapath:datapath0|programcounter:programcounter0|current[6] ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg6 ; clk                                    ; clk         ; 0.000        ; 0.062      ; 0.491      ;
; 0.291  ; datapath:datapath0|programcounter:programcounter0|current[5] ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg5 ; clk                                    ; clk         ; 0.000        ; 0.062      ; 0.491      ;
; 0.291  ; datapath:datapath0|programcounter:programcounter0|current[4] ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg4 ; clk                                    ; clk         ; 0.000        ; 0.062      ; 0.491      ;
; 0.300  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg01|out0[3]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 1.668      ; 1.620      ;
; 0.305  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg00|out0[6]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 1.667      ; 1.624      ;
; 0.356  ; datapath:datapath0|programcounter:programcounter0|current[0] ; datapath:datapath0|programcounter:programcounter0|current[0]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; datapath:datapath0|programcounter:programcounter0|current[2] ; datapath:datapath0|programcounter:programcounter0|current[2]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; datapath:datapath0|programcounter:programcounter0|current[4] ; datapath:datapath0|programcounter:programcounter0|current[4]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; datapath:datapath0|programcounter:programcounter0|current[6] ; datapath:datapath0|programcounter:programcounter0|current[6]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg00|out0[4]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 1.668      ; 1.679      ;
; 0.360  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg01|out0[4]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 1.668      ; 1.680      ;
; 0.365  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg10|out0[0]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 1.666      ; 1.683      ;
; 0.366  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg01|out0[0]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 1.666      ; 1.684      ;
; 0.371  ; datapath:datapath0|programcounter:programcounter0|current[1] ; datapath:datapath0|programcounter:programcounter0|current[1]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; datapath:datapath0|programcounter:programcounter0|current[3] ; datapath:datapath0|programcounter:programcounter0|current[3]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; datapath:datapath0|programcounter:programcounter0|current[5] ; datapath:datapath0|programcounter:programcounter0|current[5]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.388  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg10|out0[3]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 1.668      ; 1.708      ;
; 0.400  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg01|out0[6]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 1.667      ; 1.719      ;
; 0.407  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg11|out0[6]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 1.666      ; 1.725      ;
; 0.414  ; datapath:datapath0|programcounter:programcounter0|current[0] ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk                                    ; clk         ; 0.000        ; 0.062      ; 0.614      ;
; 0.418  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg01|out0[1]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 1.668      ; 1.738      ;
; 0.418  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg11|out0[1]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 1.668      ; 1.738      ;
; 0.434  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg11|out0[7]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 1.668      ; 1.754      ;
; 0.448  ; controlador:controlador0|state.decode                        ; controlador:controlador0|state.busca                                                                                               ; clk                                    ; clk         ; 0.000        ; 0.067      ; 0.667      ;
; 0.471  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg11|out0[3]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 1.668      ; 1.791      ;
; 0.496  ; datapath:datapath0|programcounter:programcounter0|current[6] ; datapath:datapath0|programcounter:programcounter0|current[7]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; datapath:datapath0|programcounter:programcounter0|current[2] ; datapath:datapath0|programcounter:programcounter0|current[3]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; datapath:datapath0|programcounter:programcounter0|current[4] ; datapath:datapath0|programcounter:programcounter0|current[5]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.503  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg11|out0[0]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 1.668      ; 1.823      ;
; 0.504  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg10|out0[1]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 1.668      ; 1.824      ;
; 0.511  ; datapath:datapath0|programcounter:programcounter0|current[1] ; datapath:datapath0|programcounter:programcounter0|current[2]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; datapath:datapath0|programcounter:programcounter0|current[3] ; datapath:datapath0|programcounter:programcounter0|current[4]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; datapath:datapath0|programcounter:programcounter0|current[5] ; datapath:datapath0|programcounter:programcounter0|current[6]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.531  ; datapath:datapath0|programcounter:programcounter0|current[2] ; datapath:datapath0|programcounter:programcounter0|current[4]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.531  ; datapath:datapath0|programcounter:programcounter0|current[4] ; datapath:datapath0|programcounter:programcounter0|current[6]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.546  ; datapath:datapath0|programcounter:programcounter0|current[1] ; datapath:datapath0|programcounter:programcounter0|current[3]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; datapath:datapath0|programcounter:programcounter0|current[3] ; datapath:datapath0|programcounter:programcounter0|current[5]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; datapath:datapath0|programcounter:programcounter0|current[5] ; datapath:datapath0|programcounter:programcounter0|current[7]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.549  ; datapath:datapath0|programcounter:programcounter0|current[0] ; datapath:datapath0|programcounter:programcounter0|current[1]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.701      ;
; 0.566  ; datapath:datapath0|programcounter:programcounter0|current[2] ; datapath:datapath0|programcounter:programcounter0|current[5]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.566  ; datapath:datapath0|programcounter:programcounter0|current[4] ; datapath:datapath0|programcounter:programcounter0|current[7]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.574  ; controlador:controlador0|alucontrol[3]                       ; datapath:datapath0|register8:reg00|out0[3]                                                                                         ; controlador:controlador0|alucontrol[3] ; clk         ; -0.500       ; 1.668      ; 1.894      ;
; 0.578  ; datapath:datapath0|register8:reg11|out0[1]                   ; datapath:datapath0|register8:reout|out0[1]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.002      ; 0.732      ;
; 0.581  ; datapath:datapath0|programcounter:programcounter0|current[1] ; datapath:datapath0|programcounter:programcounter0|current[4]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.733      ;
+--------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controlador:controlador0|state.busca'                                                                                                                                                                   ;
+--------+----------------------------------------------------+----------------------------------------+------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                ; Launch Clock                       ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------+------------------------------------+--------------------------------------+--------------+------------+------------+
; -1.236 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.busca ; 0.000        ; 2.039      ; 0.944      ;
; -1.231 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.busca ; 0.000        ; 2.040      ; 0.950      ;
; -1.175 ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[4]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; 0.000        ; 2.037      ; 1.003      ;
; -1.174 ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[6]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; 0.000        ; 2.034      ; 1.001      ;
; -1.169 ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[5]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; 0.000        ; 2.038      ; 1.010      ;
; -1.048 ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[7]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; 0.000        ; 2.023      ; 1.116      ;
; -0.736 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.busca ; -0.500       ; 2.039      ; 0.944      ;
; -0.731 ; controlador:controlador0|state.ADD                 ; controlador:controlador0|mux0select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.busca ; -0.500       ; 2.040      ; 0.950      ;
; -0.675 ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[4]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; -0.500       ; 2.037      ; 1.003      ;
; -0.674 ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[6]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; -0.500       ; 2.034      ; 1.001      ;
; -0.669 ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[5]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; -0.500       ; 2.038      ; 1.010      ;
; -0.548 ; controlador:controlador0|state.ST                  ; controlador:controlador0|regload[7]    ; controlador:controlador0|state.ST  ; controlador:controlador0|state.busca ; -0.500       ; 2.023      ; 1.116      ;
; 0.149  ; controlador:controlador0|state.MOV                 ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.427      ; 0.576      ;
; 0.257  ; controlador:controlador0|state.instIN              ; controlador:controlador0|mux0select[2] ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.315      ; 0.572      ;
; 0.280  ; controlador:controlador0|state.instIN              ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.373      ; 0.653      ;
; 0.282  ; controlador:controlador0|state.instIN              ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.372      ; 0.654      ;
; 0.284  ; controlador:controlador0|state.MVI                 ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.373      ; 0.657      ;
; 0.293  ; controlador:controlador0|state.SHR                 ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.427      ; 0.720      ;
; 0.298  ; controlador:controlador0|state.SHR                 ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.428      ; 0.726      ;
; 0.319  ; controlador:controlador0|state.JMP                 ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.436      ; 0.755      ;
; 0.320  ; controlador:controlador0|state.JMP                 ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.433      ; 0.753      ;
; 0.325  ; controlador:controlador0|state.JMP                 ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.437      ; 0.762      ;
; 0.351  ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.427      ; 0.778      ;
; 0.356  ; controlador:controlador0|state.SUB                 ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.428      ; 0.784      ;
; 0.384  ; controlador:controlador0|state.instOUT             ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.436      ; 0.820      ;
; 0.385  ; controlador:controlador0|state.instOUT             ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.433      ; 0.818      ;
; 0.390  ; controlador:controlador0|state.instOUT             ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.437      ; 0.827      ;
; 0.396  ; controlador:controlador0|state.JZ                  ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.436      ; 0.832      ;
; 0.397  ; controlador:controlador0|state.JZ                  ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.433      ; 0.830      ;
; 0.402  ; controlador:controlador0|state.JZ                  ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.437      ; 0.839      ;
; 0.409  ; controlador:controlador0|state.SHL                 ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.427      ; 0.836      ;
; 0.414  ; controlador:controlador0|state.SHL                 ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.428      ; 0.842      ;
; 0.434  ; controlador:controlador0|state.start               ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.436      ; 0.870      ;
; 0.435  ; controlador:controlador0|state.start               ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.433      ; 0.868      ;
; 0.440  ; controlador:controlador0|state.start               ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.437      ; 0.877      ;
; 0.446  ; controlador:controlador0|state.JMP                 ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.422      ; 0.868      ;
; 0.482  ; controlador:controlador0|state.decode              ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.436      ; 0.918      ;
; 0.483  ; controlador:controlador0|state.decode              ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.433      ; 0.916      ;
; 0.488  ; controlador:controlador0|state.decode              ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.437      ; 0.925      ;
; 0.492  ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.370      ; 0.862      ;
; 0.493  ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.369      ; 0.862      ;
; 0.497  ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.366      ; 0.863      ;
; 0.505  ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.366      ; 0.871      ;
; 0.511  ; controlador:controlador0|state.instOUT             ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.422      ; 0.933      ;
; 0.523  ; controlador:controlador0|state.JZ                  ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.422      ; 0.945      ;
; 0.524  ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.369      ; 0.893      ;
; 0.529  ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.370      ; 0.899      ;
; 0.561  ; controlador:controlador0|state.start               ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.422      ; 0.983      ;
; 0.580  ; controlador:controlador0|state.instIN              ; controlador:controlador0|regload[4]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.370      ; 0.950      ;
; 0.582  ; controlador:controlador0|state.instIN              ; controlador:controlador0|regload[5]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.371      ; 0.953      ;
; 0.588  ; controlador:controlador0|state.instIN              ; controlador:controlador0|regload[6]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.367      ; 0.955      ;
; 0.596  ; datapath:datapath0|register8:reg_prev_isnt|out0[2] ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.355      ; 0.951      ;
; 0.609  ; controlador:controlador0|state.decode              ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.422      ; 1.031      ;
; 0.614  ; datapath:datapath0|register8:reg_prev_isnt|out0[3] ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.355      ; 0.969      ;
; 0.694  ; controlador:controlador0|state.instIN              ; controlador:controlador0|regload[7]    ; clk                                ; controlador:controlador0|state.busca ; 0.000        ; 0.356      ; 1.050      ;
+--------+----------------------------------------------------+----------------------------------------+------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controlador:controlador0|alucontrol[3]'                                                                                                                                                         ;
+-------+--------------------------------------------+---------------------------------------+------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                               ; Launch Clock                       ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+---------------------------------------+------------------------------------+----------------------------------------+--------------+------------+------------+
; 2.791 ; datapath:datapath0|register8:reg01|out0[4] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.339     ; 1.452      ;
; 2.831 ; datapath:datapath0|register8:reg11|out0[1] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.339     ; 1.492      ;
; 2.843 ; datapath:datapath0|register8:reg11|out0[7] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.339     ; 1.504      ;
; 2.856 ; datapath:datapath0|register8:reg00|out0[1] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.339     ; 1.517      ;
; 2.924 ; datapath:datapath0|register8:reg10|out0[4] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.341     ; 1.583      ;
; 2.935 ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.339     ; 1.596      ;
; 2.946 ; datapath:datapath0|register8:reg11|out0[3] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.339     ; 1.607      ;
; 2.958 ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.339     ; 1.619      ;
; 2.967 ; datapath:datapath0|register8:reg11|out0[5] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.339     ; 1.628      ;
; 2.988 ; datapath:datapath0|register8:reg10|out0[1] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.339     ; 1.649      ;
; 3.008 ; datapath:datapath0|register8:reg11|out0[4] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.341     ; 1.667      ;
; 3.019 ; datapath:datapath0|register8:reg11|out0[6] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.337     ; 1.682      ;
; 3.035 ; datapath:datapath0|register8:reg01|out0[6] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.338     ; 1.697      ;
; 3.043 ; datapath:datapath0|register8:reg11|out0[0] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.339     ; 1.704      ;
; 3.051 ; datapath:datapath0|register8:reg00|out0[0] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.339     ; 1.712      ;
; 3.057 ; datapath:datapath0|register8:reg10|out0[0] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.337     ; 1.720      ;
; 3.060 ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.338     ; 1.722      ;
; 3.065 ; datapath:datapath0|register8:reg00|out0[2] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.339     ; 1.726      ;
; 3.071 ; datapath:datapath0|register8:reg00|out0[5] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.339     ; 1.732      ;
; 3.094 ; datapath:datapath0|register8:reg00|out0[7] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.339     ; 1.755      ;
; 3.108 ; datapath:datapath0|register8:reg00|out0[4] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.339     ; 1.769      ;
; 3.110 ; datapath:datapath0|register8:reg10|out0[6] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.338     ; 1.772      ;
; 3.118 ; datapath:datapath0|register8:reg10|out0[2] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.339     ; 1.779      ;
; 3.129 ; datapath:datapath0|register8:reg01|out0[7] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.339     ; 1.790      ;
; 3.136 ; datapath:datapath0|register8:reg01|out0[5] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.339     ; 1.797      ;
; 3.137 ; datapath:datapath0|register8:reg00|out0[6] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.338     ; 1.799      ;
; 3.142 ; datapath:datapath0|register8:reg01|out0[3] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.339     ; 1.803      ;
; 3.166 ; datapath:datapath0|register8:reg00|out0[3] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.339     ; 1.827      ;
; 3.169 ; datapath:datapath0|register8:reg10|out0[7] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.339     ; 1.830      ;
; 3.183 ; datapath:datapath0|register8:reg10|out0[3] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.339     ; 1.844      ;
; 3.295 ; datapath:datapath0|register8:reg01|out0[0] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.337     ; 1.958      ;
; 3.311 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[3] ; -0.500       ; -1.873     ; 0.938      ;
; 3.366 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[3] ; -0.500       ; -1.558     ; 1.308      ;
; 3.372 ; datapath:datapath0|register8:reg10|out0[5] ; datapath:datapath0|ALU:ALU0|zero_sign ; clk                                ; controlador:controlador0|alucontrol[3] ; 0.000        ; -1.339     ; 2.033      ;
; 3.461 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[3] ; -0.500       ; -1.653     ; 1.308      ;
; 3.678 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[3] ; -0.500       ; -1.687     ; 1.491      ;
; 3.773 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[3] ; -0.500       ; -1.782     ; 1.491      ;
; 3.823 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[3] ; -0.500       ; -2.085     ; 1.238      ;
; 3.909 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[3] ; -0.500       ; -2.171     ; 1.238      ;
; 4.034 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[3] ; -0.500       ; -2.082     ; 1.452      ;
; 4.120 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|zero_sign ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[3] ; -0.500       ; -2.168     ; 1.452      ;
+-------+--------------------------------------------+---------------------------------------+------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_cuc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_51d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controlador0|state.ADD                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controlador0|state.ADD                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controlador0|state.JMP                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controlador0|state.JMP                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controlador0|state.JZ                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controlador0|state.JZ                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controlador0|state.LD                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controlador:controlador0|alucontrol[3]'                                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[3] ; Rise       ; controlador0|alucontrol[3]|combout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[3] ; Rise       ; controlador0|alucontrol[3]|combout    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[3] ; Rise       ; datapath0|ALU0|zero_sign|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[3] ; Rise       ; datapath0|ALU0|zero_sign|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[3] ; Rise       ; datapath:datapath0|ALU:ALU0|zero_sign ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[3] ; Rise       ; datapath:datapath0|ALU:ALU0|zero_sign ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controlador:controlador0|state.ADD'                                                                                 ;
+-------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr12~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr12~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr8~0clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr8~0clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr8~0clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr8~0clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr8~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr8~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr8~0|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr8~0|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador0|alucontrol[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador0|alucontrol[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador0|alucontrol[3]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador0|alucontrol[3]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux1select[0]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux1select[0]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux1select[1]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux1select[1]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux2select[0]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux2select[0]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux2select[1]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux2select[1]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|state.ADD|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|state.ADD|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|alucontrol[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|alucontrol[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|alucontrol[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|alucontrol[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux1select[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux1select[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux1select[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux1select[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux2select[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux2select[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux2select[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux2select[1]  ;
+-------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controlador:controlador0|state.ST'                                                                                       ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador0|WideOr0~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador0|WideOr0~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador0|WideOr0~0|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador0|WideOr0~0|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0clkctrl|inclk[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0clkctrl|inclk[0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0clkctrl|inclk[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0clkctrl|inclk[0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0|dataa                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~0|dataa                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador0|WideOr2~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador0|WideOr2~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr2~0|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr2~0|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador0|WideOr6|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador0|WideOr6|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~clkctrl|inclk[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~clkctrl|inclk[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~clkctrl|outclk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~clkctrl|outclk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador0|datamem_write_enable|datab       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador0|datamem_write_enable|datab       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[2]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[2]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux1select[0]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux1select[0]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux1select[1]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux1select[1]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux2select[0]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux2select[0]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux2select[1]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux2select[1]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|state.ST|regout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|state.ST|regout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|datamem_write_enable ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|datamem_write_enable ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[2]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[2]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux1select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux1select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux1select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux1select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux2select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux2select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux2select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux2select[1]        ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controlador:controlador0|state.busca'                                                                                   ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador0|WideOr6|combout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador0|WideOr6|combout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador0|WideOr6|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador0|WideOr6|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador0|WideOr6~clkctrl|inclk[0]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador0|WideOr6~clkctrl|inclk[0]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador0|WideOr6~clkctrl|outclk       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador0|WideOr6~clkctrl|outclk       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador0|mux0select[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador0|mux0select[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador0|mux0select[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador0|mux0select[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador0|mux0select[2]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador0|mux0select[2]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador0|regload[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador0|regload[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador0|regload[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador0|regload[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador0|regload[6]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador0|regload[6]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador0|regload[7]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador0|regload[7]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador0|state.busca|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador0|state.busca|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador0|state.busca~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador0|state.busca~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador0|state.busca~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador0|state.busca~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador:controlador0|mux0select[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador:controlador0|mux0select[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador:controlador0|mux0select[1]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador:controlador0|mux0select[1]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador:controlador0|mux0select[2]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador:controlador0|mux0select[2]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador:controlador0|regload[4]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador:controlador0|regload[4]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador:controlador0|regload[5]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador:controlador0|regload[5]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador:controlador0|regload[6]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador:controlador0|regload[6]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.busca ; Rise       ; controlador:controlador0|regload[7]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.busca ; Rise       ; controlador:controlador0|regload[7]       ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; execute   ; clk        ; 2.833 ; 2.833 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; execute   ; clk        ; -2.289 ; -2.289 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------+
; carryflag ; clk                                  ; 4.284 ; 4.284 ; Rise       ; clk                                  ;
; finished  ; clk                                  ; 4.730 ; 4.730 ; Rise       ; clk                                  ;
; saida[*]  ; clk                                  ; 4.628 ; 4.628 ; Rise       ; clk                                  ;
;  saida[0] ; clk                                  ; 4.171 ; 4.171 ; Rise       ; clk                                  ;
;  saida[1] ; clk                                  ; 4.628 ; 4.628 ; Rise       ; clk                                  ;
;  saida[2] ; clk                                  ; 4.103 ; 4.103 ; Rise       ; clk                                  ;
;  saida[3] ; clk                                  ; 4.125 ; 4.125 ; Rise       ; clk                                  ;
;  saida[4] ; clk                                  ; 4.288 ; 4.288 ; Rise       ; clk                                  ;
;  saida[5] ; clk                                  ; 4.112 ; 4.112 ; Rise       ; clk                                  ;
;  saida[6] ; clk                                  ; 4.161 ; 4.161 ; Rise       ; clk                                  ;
;  saida[7] ; clk                                  ; 4.262 ; 4.262 ; Rise       ; clk                                  ;
; finished  ; controlador:controlador0|state.busca ;       ; 2.925 ; Rise       ; controlador:controlador0|state.busca ;
; finished  ; controlador:controlador0|state.busca ; 2.925 ;       ; Fall       ; controlador:controlador0|state.busca ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------+
; carryflag ; clk                                  ; 4.284 ; 4.284 ; Rise       ; clk                                  ;
; finished  ; clk                                  ; 4.452 ; 4.452 ; Rise       ; clk                                  ;
; saida[*]  ; clk                                  ; 4.103 ; 4.103 ; Rise       ; clk                                  ;
;  saida[0] ; clk                                  ; 4.171 ; 4.171 ; Rise       ; clk                                  ;
;  saida[1] ; clk                                  ; 4.628 ; 4.628 ; Rise       ; clk                                  ;
;  saida[2] ; clk                                  ; 4.103 ; 4.103 ; Rise       ; clk                                  ;
;  saida[3] ; clk                                  ; 4.125 ; 4.125 ; Rise       ; clk                                  ;
;  saida[4] ; clk                                  ; 4.288 ; 4.288 ; Rise       ; clk                                  ;
;  saida[5] ; clk                                  ; 4.112 ; 4.112 ; Rise       ; clk                                  ;
;  saida[6] ; clk                                  ; 4.161 ; 4.161 ; Rise       ; clk                                  ;
;  saida[7] ; clk                                  ; 4.262 ; 4.262 ; Rise       ; clk                                  ;
; finished  ; controlador:controlador0|state.busca ;       ; 2.925 ; Rise       ; controlador:controlador0|state.busca ;
; finished  ; controlador:controlador0|state.busca ; 2.925 ;       ; Fall       ; controlador:controlador0|state.busca ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                     ;
+-----------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                   ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                        ; -9.762   ; -4.443  ; N/A      ; N/A     ; -2.000              ;
;  clk                                    ; -9.762   ; -2.204  ; N/A      ; N/A     ; -2.000              ;
;  controlador:controlador0|alucontrol[3] ; -9.681   ; 2.791   ; N/A      ; N/A     ; 0.500               ;
;  controlador:controlador0|state.ADD     ; -1.842   ; -2.509  ; N/A      ; N/A     ; 0.500               ;
;  controlador:controlador0|state.ST      ; -1.970   ; -4.443  ; N/A      ; N/A     ; 0.500               ;
;  controlador:controlador0|state.busca   ; -1.491   ; -2.010  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                         ; -543.887 ; -45.596 ; 0.0      ; 0.0     ; -254.38             ;
;  clk                                    ; -514.892 ; -8.932  ; N/A      ; N/A     ; -254.380            ;
;  controlador:controlador0|alucontrol[3] ; -9.681   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  controlador:controlador0|state.ADD     ; -7.280   ; -8.499  ; N/A      ; N/A     ; 0.000               ;
;  controlador:controlador0|state.ST      ; -4.831   ; -20.342 ; N/A      ; N/A     ; 0.000               ;
;  controlador:controlador0|state.busca   ; -7.203   ; -10.816 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------+----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; execute   ; clk        ; 5.523 ; 5.523 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; execute   ; clk        ; -2.289 ; -2.289 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------+
; carryflag ; clk                                  ; 7.646 ; 7.646 ; Rise       ; clk                                  ;
; finished  ; clk                                  ; 9.104 ; 9.104 ; Rise       ; clk                                  ;
; saida[*]  ; clk                                  ; 8.180 ; 8.180 ; Rise       ; clk                                  ;
;  saida[0] ; clk                                  ; 7.406 ; 7.406 ; Rise       ; clk                                  ;
;  saida[1] ; clk                                  ; 8.180 ; 8.180 ; Rise       ; clk                                  ;
;  saida[2] ; clk                                  ; 7.330 ; 7.330 ; Rise       ; clk                                  ;
;  saida[3] ; clk                                  ; 7.343 ; 7.343 ; Rise       ; clk                                  ;
;  saida[4] ; clk                                  ; 7.687 ; 7.687 ; Rise       ; clk                                  ;
;  saida[5] ; clk                                  ; 7.339 ; 7.339 ; Rise       ; clk                                  ;
;  saida[6] ; clk                                  ; 7.431 ; 7.431 ; Rise       ; clk                                  ;
;  saida[7] ; clk                                  ; 7.637 ; 7.637 ; Rise       ; clk                                  ;
; finished  ; controlador:controlador0|state.busca ;       ; 5.777 ; Rise       ; controlador:controlador0|state.busca ;
; finished  ; controlador:controlador0|state.busca ; 5.777 ;       ; Fall       ; controlador:controlador0|state.busca ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------+
; carryflag ; clk                                  ; 4.284 ; 4.284 ; Rise       ; clk                                  ;
; finished  ; clk                                  ; 4.452 ; 4.452 ; Rise       ; clk                                  ;
; saida[*]  ; clk                                  ; 4.103 ; 4.103 ; Rise       ; clk                                  ;
;  saida[0] ; clk                                  ; 4.171 ; 4.171 ; Rise       ; clk                                  ;
;  saida[1] ; clk                                  ; 4.628 ; 4.628 ; Rise       ; clk                                  ;
;  saida[2] ; clk                                  ; 4.103 ; 4.103 ; Rise       ; clk                                  ;
;  saida[3] ; clk                                  ; 4.125 ; 4.125 ; Rise       ; clk                                  ;
;  saida[4] ; clk                                  ; 4.288 ; 4.288 ; Rise       ; clk                                  ;
;  saida[5] ; clk                                  ; 4.112 ; 4.112 ; Rise       ; clk                                  ;
;  saida[6] ; clk                                  ; 4.161 ; 4.161 ; Rise       ; clk                                  ;
;  saida[7] ; clk                                  ; 4.262 ; 4.262 ; Rise       ; clk                                  ;
; finished  ; controlador:controlador0|state.busca ;       ; 2.925 ; Rise       ; controlador:controlador0|state.busca ;
; finished  ; controlador:controlador0|state.busca ; 2.925 ;       ; Fall       ; controlador:controlador0|state.busca ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                             ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; clk                                    ; clk                                    ; 9803     ; 0        ; 0        ; 0        ;
; controlador:controlador0|alucontrol[3] ; clk                                    ; 219      ; 218      ; 0        ; 0        ;
; controlador:controlador0|state.ADD     ; clk                                    ; 2        ; 6766     ; 0        ; 0        ;
; controlador:controlador0|state.busca   ; clk                                    ; 290      ; 2        ; 0        ; 0        ;
; controlador:controlador0|state.ST      ; clk                                    ; 256      ; 6547     ; 0        ; 0        ;
; clk                                    ; controlador:controlador0|alucontrol[3] ; 352      ; 0        ; 0        ; 0        ;
; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[3] ; 0        ; 265      ; 0        ; 0        ;
; controlador:controlador0|state.ST      ; controlador:controlador0|alucontrol[3] ; 0        ; 264      ; 0        ; 0        ;
; clk                                    ; controlador:controlador0|state.ADD     ; 0        ; 0        ; 16       ; 0        ;
; controlador:controlador0|state.ADD     ; controlador:controlador0|state.ADD     ; 0        ; 0        ; 2        ; 2        ;
; controlador:controlador0|state.ST      ; controlador:controlador0|state.ADD     ; 0        ; 0        ; 2        ; 2        ;
; clk                                    ; controlador:controlador0|state.busca   ; 43       ; 0        ; 0        ; 0        ;
; controlador:controlador0|state.ADD     ; controlador:controlador0|state.busca   ; 2        ; 2        ; 0        ; 0        ;
; controlador:controlador0|state.ST      ; controlador:controlador0|state.busca   ; 4        ; 4        ; 0        ; 0        ;
; clk                                    ; controlador:controlador0|state.ST      ; 11       ; 0        ; 12       ; 0        ;
; controlador:controlador0|state.ADD     ; controlador:controlador0|state.ST      ; 2        ; 2        ; 2        ; 2        ;
; controlador:controlador0|state.ST      ; controlador:controlador0|state.ST      ; 0        ; 0        ; 3        ; 3        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                              ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; clk                                    ; clk                                    ; 9803     ; 0        ; 0        ; 0        ;
; controlador:controlador0|alucontrol[3] ; clk                                    ; 219      ; 218      ; 0        ; 0        ;
; controlador:controlador0|state.ADD     ; clk                                    ; 2        ; 6766     ; 0        ; 0        ;
; controlador:controlador0|state.busca   ; clk                                    ; 290      ; 2        ; 0        ; 0        ;
; controlador:controlador0|state.ST      ; clk                                    ; 256      ; 6547     ; 0        ; 0        ;
; clk                                    ; controlador:controlador0|alucontrol[3] ; 352      ; 0        ; 0        ; 0        ;
; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[3] ; 0        ; 265      ; 0        ; 0        ;
; controlador:controlador0|state.ST      ; controlador:controlador0|alucontrol[3] ; 0        ; 264      ; 0        ; 0        ;
; clk                                    ; controlador:controlador0|state.ADD     ; 0        ; 0        ; 16       ; 0        ;
; controlador:controlador0|state.ADD     ; controlador:controlador0|state.ADD     ; 0        ; 0        ; 2        ; 2        ;
; controlador:controlador0|state.ST      ; controlador:controlador0|state.ADD     ; 0        ; 0        ; 2        ; 2        ;
; clk                                    ; controlador:controlador0|state.busca   ; 43       ; 0        ; 0        ; 0        ;
; controlador:controlador0|state.ADD     ; controlador:controlador0|state.busca   ; 2        ; 2        ; 0        ; 0        ;
; controlador:controlador0|state.ST      ; controlador:controlador0|state.busca   ; 4        ; 4        ; 0        ; 0        ;
; clk                                    ; controlador:controlador0|state.ST      ; 11       ; 0        ; 12       ; 0        ;
; controlador:controlador0|state.ADD     ; controlador:controlador0|state.ST      ; 2        ; 2        ; 2        ; 2        ;
; controlador:controlador0|state.ST      ; controlador:controlador0|state.ST      ; 0        ; 0        ; 3        ; 3        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 71    ; 71   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun May 21 15:36:40 2017
Info: Command: quartus_sta microprocessador -c microprocessador
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 15 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'microprocessador.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name controlador:controlador0|state.ADD controlador:controlador0|state.ADD
    Info (332105): create_clock -period 1.000 -name controlador:controlador0|state.busca controlador:controlador0|state.busca
    Info (332105): create_clock -period 1.000 -name controlador:controlador0|state.ST controlador:controlador0|state.ST
    Info (332105): create_clock -period 1.000 -name controlador:controlador0|alucontrol[3] controlador:controlador0|alucontrol[3]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.762
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.762      -514.892 clk 
    Info (332119):    -9.681        -9.681 controlador:controlador0|alucontrol[3] 
    Info (332119):    -1.970        -4.831 controlador:controlador0|state.ST 
    Info (332119):    -1.842        -7.280 controlador:controlador0|state.ADD 
    Info (332119):    -1.491        -7.203 controlador:controlador0|state.busca 
Info (332146): Worst-case hold slack is -4.443
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.443       -20.342 controlador:controlador0|state.ST 
    Info (332119):    -2.509        -8.499 controlador:controlador0|state.ADD 
    Info (332119):    -2.204        -5.939 clk 
    Info (332119):    -2.010       -10.816 controlador:controlador0|state.busca 
    Info (332119):     5.132         0.000 controlador:controlador0|alucontrol[3] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -254.380 clk 
    Info (332119):     0.500         0.000 controlador:controlador0|alucontrol[3] 
    Info (332119):     0.500         0.000 controlador:controlador0|state.ADD 
    Info (332119):     0.500         0.000 controlador:controlador0|state.ST 
    Info (332119):     0.500         0.000 controlador:controlador0|state.busca 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.285
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.285        -4.285 controlador:controlador0|alucontrol[3] 
    Info (332119):    -3.881      -217.313 clk 
    Info (332119):    -0.554        -1.168 controlador:controlador0|state.ST 
    Info (332119):    -0.468        -1.566 controlador:controlador0|state.ADD 
    Info (332119):    -0.093        -0.093 controlador:controlador0|state.busca 
Info (332146): Worst-case hold slack is -2.096
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.096       -11.117 controlador:controlador0|state.ST 
    Info (332119):    -1.483        -5.203 controlador:controlador0|state.ADD 
    Info (332119):    -1.424        -8.932 clk 
    Info (332119):    -1.236        -7.033 controlador:controlador0|state.busca 
    Info (332119):     2.791         0.000 controlador:controlador0|alucontrol[3] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -254.380 clk 
    Info (332119):     0.500         0.000 controlador:controlador0|alucontrol[3] 
    Info (332119):     0.500         0.000 controlador:controlador0|state.ADD 
    Info (332119):     0.500         0.000 controlador:controlador0|state.ST 
    Info (332119):     0.500         0.000 controlador:controlador0|state.busca 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 436 megabytes
    Info: Processing ended: Sun May 21 15:36:42 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


