TimeQuest Timing Analyzer report for top_uart
Thu Jun 08 19:21:33 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'clk'
 41. Fast 1200mV 0C Model Hold: 'clk'
 42. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Fast 1200mV 0C Model Metastability Report
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Slow Corner Signal Integrity Metrics
 56. Fast Corner Signal Integrity Metrics
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; top_uart                                           ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; top_uart.sdc  ; OK     ; Thu Jun 08 19:21:32 2023 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 109.22 MHz ; 109.22 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 10.844 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.359 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.683 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                               ;
+--------+----------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 10.844 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[16] ; clk          ; clk         ; 20.000       ; -0.064     ; 9.087      ;
; 10.844 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[17] ; clk          ; clk         ; 20.000       ; -0.064     ; 9.087      ;
; 10.844 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[18] ; clk          ; clk         ; 20.000       ; -0.064     ; 9.087      ;
; 10.844 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[19] ; clk          ; clk         ; 20.000       ; -0.064     ; 9.087      ;
; 10.844 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[20] ; clk          ; clk         ; 20.000       ; -0.064     ; 9.087      ;
; 10.844 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[21] ; clk          ; clk         ; 20.000       ; -0.064     ; 9.087      ;
; 10.877 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[4]  ; clk          ; clk         ; 20.000       ; -0.062     ; 9.056      ;
; 10.877 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[5]  ; clk          ; clk         ; 20.000       ; -0.062     ; 9.056      ;
; 10.877 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[6]  ; clk          ; clk         ; 20.000       ; -0.062     ; 9.056      ;
; 10.877 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[7]  ; clk          ; clk         ; 20.000       ; -0.062     ; 9.056      ;
; 10.877 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[8]  ; clk          ; clk         ; 20.000       ; -0.062     ; 9.056      ;
; 10.877 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[9]  ; clk          ; clk         ; 20.000       ; -0.062     ; 9.056      ;
; 10.877 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[10] ; clk          ; clk         ; 20.000       ; -0.062     ; 9.056      ;
; 10.877 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[11] ; clk          ; clk         ; 20.000       ; -0.062     ; 9.056      ;
; 10.877 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[12] ; clk          ; clk         ; 20.000       ; -0.062     ; 9.056      ;
; 10.877 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[13] ; clk          ; clk         ; 20.000       ; -0.062     ; 9.056      ;
; 10.877 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[14] ; clk          ; clk         ; 20.000       ; -0.062     ; 9.056      ;
; 10.877 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[15] ; clk          ; clk         ; 20.000       ; -0.062     ; 9.056      ;
; 10.878 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[16] ; clk          ; clk         ; 20.000       ; -0.064     ; 9.053      ;
; 10.878 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[17] ; clk          ; clk         ; 20.000       ; -0.064     ; 9.053      ;
; 10.878 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[18] ; clk          ; clk         ; 20.000       ; -0.064     ; 9.053      ;
; 10.878 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[19] ; clk          ; clk         ; 20.000       ; -0.064     ; 9.053      ;
; 10.878 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[20] ; clk          ; clk         ; 20.000       ; -0.064     ; 9.053      ;
; 10.878 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[21] ; clk          ; clk         ; 20.000       ; -0.064     ; 9.053      ;
; 10.911 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[4]  ; clk          ; clk         ; 20.000       ; -0.062     ; 9.022      ;
; 10.911 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[5]  ; clk          ; clk         ; 20.000       ; -0.062     ; 9.022      ;
; 10.911 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[6]  ; clk          ; clk         ; 20.000       ; -0.062     ; 9.022      ;
; 10.911 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[7]  ; clk          ; clk         ; 20.000       ; -0.062     ; 9.022      ;
; 10.911 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[8]  ; clk          ; clk         ; 20.000       ; -0.062     ; 9.022      ;
; 10.911 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[9]  ; clk          ; clk         ; 20.000       ; -0.062     ; 9.022      ;
; 10.911 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[10] ; clk          ; clk         ; 20.000       ; -0.062     ; 9.022      ;
; 10.911 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[11] ; clk          ; clk         ; 20.000       ; -0.062     ; 9.022      ;
; 10.911 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[12] ; clk          ; clk         ; 20.000       ; -0.062     ; 9.022      ;
; 10.911 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[13] ; clk          ; clk         ; 20.000       ; -0.062     ; 9.022      ;
; 10.911 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[14] ; clk          ; clk         ; 20.000       ; -0.062     ; 9.022      ;
; 10.911 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[15] ; clk          ; clk         ; 20.000       ; -0.062     ; 9.022      ;
; 10.995 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[16] ; clk          ; clk         ; 20.000       ; -0.064     ; 8.936      ;
; 10.995 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[17] ; clk          ; clk         ; 20.000       ; -0.064     ; 8.936      ;
; 10.995 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[18] ; clk          ; clk         ; 20.000       ; -0.064     ; 8.936      ;
; 10.995 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[19] ; clk          ; clk         ; 20.000       ; -0.064     ; 8.936      ;
; 10.995 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[20] ; clk          ; clk         ; 20.000       ; -0.064     ; 8.936      ;
; 10.995 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[21] ; clk          ; clk         ; 20.000       ; -0.064     ; 8.936      ;
; 11.028 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[4]  ; clk          ; clk         ; 20.000       ; -0.062     ; 8.905      ;
; 11.028 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[5]  ; clk          ; clk         ; 20.000       ; -0.062     ; 8.905      ;
; 11.028 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[6]  ; clk          ; clk         ; 20.000       ; -0.062     ; 8.905      ;
; 11.028 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[7]  ; clk          ; clk         ; 20.000       ; -0.062     ; 8.905      ;
; 11.028 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[8]  ; clk          ; clk         ; 20.000       ; -0.062     ; 8.905      ;
; 11.028 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[9]  ; clk          ; clk         ; 20.000       ; -0.062     ; 8.905      ;
; 11.028 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[10] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.905      ;
; 11.028 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[11] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.905      ;
; 11.028 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[12] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.905      ;
; 11.028 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[13] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.905      ;
; 11.028 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[14] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.905      ;
; 11.028 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[15] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.905      ;
; 11.103 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[16] ; clk          ; clk         ; 20.000       ; -0.064     ; 8.828      ;
; 11.103 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[17] ; clk          ; clk         ; 20.000       ; -0.064     ; 8.828      ;
; 11.103 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[18] ; clk          ; clk         ; 20.000       ; -0.064     ; 8.828      ;
; 11.103 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[19] ; clk          ; clk         ; 20.000       ; -0.064     ; 8.828      ;
; 11.103 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[20] ; clk          ; clk         ; 20.000       ; -0.064     ; 8.828      ;
; 11.103 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[21] ; clk          ; clk         ; 20.000       ; -0.064     ; 8.828      ;
; 11.136 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[4]  ; clk          ; clk         ; 20.000       ; -0.062     ; 8.797      ;
; 11.136 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[5]  ; clk          ; clk         ; 20.000       ; -0.062     ; 8.797      ;
; 11.136 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[6]  ; clk          ; clk         ; 20.000       ; -0.062     ; 8.797      ;
; 11.136 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[7]  ; clk          ; clk         ; 20.000       ; -0.062     ; 8.797      ;
; 11.136 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[8]  ; clk          ; clk         ; 20.000       ; -0.062     ; 8.797      ;
; 11.136 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[9]  ; clk          ; clk         ; 20.000       ; -0.062     ; 8.797      ;
; 11.136 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[10] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.797      ;
; 11.136 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[11] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.797      ;
; 11.136 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[12] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.797      ;
; 11.136 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[13] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.797      ;
; 11.136 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[14] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.797      ;
; 11.136 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[15] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.797      ;
; 11.153 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[16] ; clk          ; clk         ; 20.000       ; -0.064     ; 8.778      ;
; 11.153 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[17] ; clk          ; clk         ; 20.000       ; -0.064     ; 8.778      ;
; 11.153 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[18] ; clk          ; clk         ; 20.000       ; -0.064     ; 8.778      ;
; 11.153 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[19] ; clk          ; clk         ; 20.000       ; -0.064     ; 8.778      ;
; 11.153 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[20] ; clk          ; clk         ; 20.000       ; -0.064     ; 8.778      ;
; 11.153 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[21] ; clk          ; clk         ; 20.000       ; -0.064     ; 8.778      ;
; 11.186 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[4]  ; clk          ; clk         ; 20.000       ; -0.062     ; 8.747      ;
; 11.186 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[5]  ; clk          ; clk         ; 20.000       ; -0.062     ; 8.747      ;
; 11.186 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[6]  ; clk          ; clk         ; 20.000       ; -0.062     ; 8.747      ;
; 11.186 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[7]  ; clk          ; clk         ; 20.000       ; -0.062     ; 8.747      ;
; 11.186 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[8]  ; clk          ; clk         ; 20.000       ; -0.062     ; 8.747      ;
; 11.186 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[9]  ; clk          ; clk         ; 20.000       ; -0.062     ; 8.747      ;
; 11.186 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[10] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.747      ;
; 11.186 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[11] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.747      ;
; 11.186 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[12] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.747      ;
; 11.186 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[13] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.747      ;
; 11.186 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[14] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.747      ;
; 11.186 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[15] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.747      ;
; 11.187 ; gen_ex:gen_enable|cnt_0[1] ; tx:TTL_tx|data_8[16] ; clk          ; clk         ; 20.000       ; -0.064     ; 8.744      ;
; 11.187 ; gen_ex:gen_enable|cnt_0[1] ; tx:TTL_tx|data_8[17] ; clk          ; clk         ; 20.000       ; -0.064     ; 8.744      ;
; 11.187 ; gen_ex:gen_enable|cnt_0[1] ; tx:TTL_tx|data_8[18] ; clk          ; clk         ; 20.000       ; -0.064     ; 8.744      ;
; 11.187 ; gen_ex:gen_enable|cnt_0[1] ; tx:TTL_tx|data_8[19] ; clk          ; clk         ; 20.000       ; -0.064     ; 8.744      ;
; 11.187 ; gen_ex:gen_enable|cnt_0[1] ; tx:TTL_tx|data_8[20] ; clk          ; clk         ; 20.000       ; -0.064     ; 8.744      ;
; 11.187 ; gen_ex:gen_enable|cnt_0[1] ; tx:TTL_tx|data_8[21] ; clk          ; clk         ; 20.000       ; -0.064     ; 8.744      ;
; 11.210 ; gen_ex:gen_enable|cnt_0[9] ; tx:TTL_tx|data_8[16] ; clk          ; clk         ; 20.000       ; -0.064     ; 8.721      ;
; 11.210 ; gen_ex:gen_enable|cnt_0[9] ; tx:TTL_tx|data_8[17] ; clk          ; clk         ; 20.000       ; -0.064     ; 8.721      ;
; 11.210 ; gen_ex:gen_enable|cnt_0[9] ; tx:TTL_tx|data_8[18] ; clk          ; clk         ; 20.000       ; -0.064     ; 8.721      ;
; 11.210 ; gen_ex:gen_enable|cnt_0[9] ; tx:TTL_tx|data_8[19] ; clk          ; clk         ; 20.000       ; -0.064     ; 8.721      ;
+--------+----------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                             ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.359 ; tx:TTL_tx|shift_data[7]        ; tx:TTL_tx|shift_data[7]        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; debounce:ps_load|state.S_WAIT1 ; debounce:ps_load|state.S_WAIT1 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; debounce:ps_load|state.S_ONE   ; debounce:ps_load|state.S_ONE   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; debounce:ps_load|state.S_WAIT0 ; debounce:ps_load|state.S_WAIT0 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; tx:TTL_tx|led_blink1           ; tx:TTL_tx|led_blink1           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; tx:TTL_tx|data_8[31]           ; tx:TTL_tx|data_8[31]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|tx_state.DATA        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; tx:TTL_tx|tx_state.START       ; tx:TTL_tx|tx_state.START       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; tx:TTL_tx|tx_state.IDLE        ; tx:TTL_tx|tx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; tx:TTL_tx|cnt_blink[1]         ; tx:TTL_tx|cnt_blink[1]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; tx:TTL_tx|cnt_4[1]             ; tx:TTL_tx|cnt_4[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; tx:TTL_tx|cnt_4[2]             ; tx:TTL_tx|cnt_4[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; tx:TTL_tx|tx_cnt[0]            ; tx:TTL_tx|tx_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; tx:TTL_tx|cnt_4[0]             ; tx:TTL_tx|cnt_4[0]             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; tx:TTL_tx|tx_state.WAIT        ; tx:TTL_tx|tx_state.WAIT        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.362 ; debounce:ps_load|cnt[0]        ; debounce:ps_load|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.580      ;
; 0.362 ; tx:TTL_tx|cnt_blink[0]         ; tx:TTL_tx|cnt_blink[0]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.580      ;
; 0.372 ; tx:TTL_tx|shift_data[0]        ; tx:TTL_tx|txd                  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.590      ;
; 0.374 ; tx:TTL_tx|data_8[9]            ; tx:TTL_tx|data_8[8]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; tx:TTL_tx|data_8[15]           ; tx:TTL_tx|data_8[14]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; tx:TTL_tx|data_8[25]           ; tx:TTL_tx|data_8[24]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; tx:TTL_tx|data_8[26]           ; tx:TTL_tx|data_8[25]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.375 ; tx:TTL_tx|data_8[14]           ; tx:TTL_tx|data_8[13]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; tx:TTL_tx|data_8[19]           ; tx:TTL_tx|data_8[18]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; tx:TTL_tx|data_8[29]           ; tx:TTL_tx|data_8[28]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.376 ; tx:TTL_tx|data_8[13]           ; tx:TTL_tx|data_8[12]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.595      ;
; 0.380 ; tx:TTL_tx|data_8[5]            ; tx:TTL_tx|data_8[4]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.599      ;
; 0.381 ; debounce:ps_load|state.S_WAIT0 ; debounce:ps_load|state.S_ONE   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.599      ;
; 0.383 ; debounce:ps_load|state.S_WAIT0 ; debounce:ps_load|state.S_ZERO  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.601      ;
; 0.393 ; tx:TTL_tx|data_8[6]            ; tx:TTL_tx|data_8[5]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.612      ;
; 0.393 ; debounce:ps_load|state.S_ZERO  ; edge_detecte:edge_load|in_d1   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.611      ;
; 0.394 ; tx:TTL_tx|data_8[7]            ; tx:TTL_tx|data_8[6]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.395 ; debounce:ps_load|state.S_ZERO  ; debounce:ps_load|state.S_WAIT1 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.613      ;
; 0.396 ; tx:TTL_tx|data_8[2]            ; tx:TTL_tx|data_8[1]            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.614      ;
; 0.396 ; debounce:ps_load|state.S_ZERO  ; debounce:ps_load|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.614      ;
; 0.402 ; tx:TTL_tx|cnt_4[0]             ; tx:TTL_tx|cnt_4[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.620      ;
; 0.403 ; tx:TTL_tx|cnt_4[0]             ; tx:TTL_tx|cnt_4[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.621      ;
; 0.413 ; tx:TTL_tx|tx_state.WAIT        ; tx:TTL_tx|tx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.631      ;
; 0.481 ; tx:TTL_tx|data_8[10]           ; tx:TTL_tx|data_8[9]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.700      ;
; 0.481 ; tx:TTL_tx|data_8[12]           ; tx:TTL_tx|data_8[11]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.700      ;
; 0.481 ; tx:TTL_tx|data_8[20]           ; tx:TTL_tx|data_8[19]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.699      ;
; 0.482 ; tx:TTL_tx|data_8[11]           ; tx:TTL_tx|data_8[10]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.701      ;
; 0.482 ; tx:TTL_tx|data_8[24]           ; tx:TTL_tx|data_8[23]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.700      ;
; 0.482 ; debounce:ps_load|state.S_WAIT1 ; edge_detecte:edge_load|in_d1   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.700      ;
; 0.483 ; tx:TTL_tx|data_8[27]           ; tx:TTL_tx|data_8[26]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.701      ;
; 0.501 ; tx:TTL_tx|data_8[1]            ; tx:TTL_tx|data_8[0]            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.719      ;
; 0.517 ; tx:TTL_tx|tx_state.IDLE        ; tx:TTL_tx|led_idle             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.735      ;
; 0.520 ; tx:TTL_tx|tx_state.IDLE        ; tx:TTL_tx|tx_cnt[3]            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.738      ;
; 0.521 ; tx:TTL_tx|tx_state.IDLE        ; tx:TTL_tx|tx_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.739      ;
; 0.553 ; tx:TTL_tx|data_8[8]            ; tx:TTL_tx|data_8[7]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.772      ;
; 0.555 ; tx:TTL_tx|data_8[18]           ; tx:TTL_tx|data_8[17]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.773      ;
; 0.555 ; tx:TTL_tx|data_8[21]           ; tx:TTL_tx|data_8[20]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.773      ;
; 0.556 ; tx:TTL_tx|data_8[17]           ; tx:TTL_tx|data_8[16]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.774      ;
; 0.557 ; gen_ex:gen_enable|cnt_1[7]     ; gen_ex:gen_enable|cnt_1[7]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.776      ;
; 0.558 ; tx:TTL_tx|cnt_cycle[8]         ; tx:TTL_tx|cnt_cycle[8]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.558 ; tx:TTL_tx|cnt_cycle[3]         ; tx:TTL_tx|cnt_cycle[3]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.559 ; tx:TTL_tx|cnt_cycle[9]         ; tx:TTL_tx|cnt_cycle[9]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.559 ; tx:TTL_tx|cnt_cycle[2]         ; tx:TTL_tx|cnt_cycle[2]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.560 ; tx:TTL_tx|cnt_cycle[24]        ; tx:TTL_tx|cnt_cycle[24]        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.561 ; tx:TTL_tx|cnt_cycle[5]         ; tx:TTL_tx|cnt_cycle[5]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.779      ;
; 0.561 ; gen_ex:gen_enable|cnt_0[5]     ; gen_ex:gen_enable|cnt_0[5]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.779      ;
; 0.561 ; gen_ex:gen_enable|cnt_1[4]     ; gen_ex:gen_enable|cnt_1[4]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.780      ;
; 0.562 ; tx:TTL_tx|cnt_cycle[6]         ; tx:TTL_tx|cnt_cycle[6]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.780      ;
; 0.562 ; gen_ex:gen_enable|cnt_1[6]     ; gen_ex:gen_enable|cnt_1[6]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.781      ;
; 0.563 ; tx:TTL_tx|cnt_cycle[4]         ; tx:TTL_tx|cnt_cycle[4]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.781      ;
; 0.563 ; gen_ex:gen_enable|cnt_0[8]     ; gen_ex:gen_enable|cnt_0[8]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.781      ;
; 0.569 ; gen_ex:gen_enable|cnt_0[11]    ; gen_ex:gen_enable|cnt_0[11]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.787      ;
; 0.569 ; gen_ex:gen_enable|cnt_0[1]     ; gen_ex:gen_enable|cnt_0[1]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.787      ;
; 0.569 ; gen_ex:gen_enable|cnt_1[1]     ; gen_ex:gen_enable|cnt_1[1]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; tx:TTL_tx|cnt_cycle[10]        ; tx:TTL_tx|cnt_cycle[10]        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; gen_ex:gen_enable|cnt_0[9]     ; gen_ex:gen_enable|cnt_0[9]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; tx:TTL_tx|cnt_cycle[16]        ; tx:TTL_tx|cnt_cycle[16]        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; tx:TTL_tx|cnt_cycle[11]        ; tx:TTL_tx|cnt_cycle[11]        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; tx:TTL_tx|cnt_cycle[18]        ; tx:TTL_tx|cnt_cycle[18]        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; tx:TTL_tx|cnt_cycle[1]         ; tx:TTL_tx|cnt_cycle[1]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; gen_ex:gen_enable|cnt_0[7]     ; gen_ex:gen_enable|cnt_0[7]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; gen_ex:gen_enable|cnt_1[8]     ; gen_ex:gen_enable|cnt_1[8]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; gen_ex:gen_enable|cnt_0[2]     ; gen_ex:gen_enable|cnt_0[2]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.579 ; tx:TTL_tx|cnt_4[1]             ; tx:TTL_tx|cnt_4[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.797      ;
; 0.580 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|tx_state.STOP        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.798      ;
; 0.584 ; tx:TTL_tx|tx_state.IDLE        ; tx:TTL_tx|tx_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.803      ;
; 0.593 ; tx:TTL_tx|data_8[28]           ; tx:TTL_tx|data_8[27]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.811      ;
; 0.593 ; tx:TTL_tx|data_8[30]           ; tx:TTL_tx|data_8[29]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.811      ;
; 0.594 ; tx:TTL_tx|data_8[23]           ; tx:TTL_tx|data_8[22]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.812      ;
; 0.596 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[31]           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.814      ;
; 0.599 ; tx:TTL_tx|tx_state.WAIT        ; tx:TTL_tx|cnt_blink[1]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.817      ;
; 0.599 ; tx:TTL_tx|tx_state.WAIT        ; tx:TTL_tx|cnt_blink[0]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.817      ;
; 0.600 ; tx:TTL_tx|data_8[3]            ; tx:TTL_tx|data_8[2]            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.818      ;
; 0.608 ; debounce:ps_load|state.S_ONE   ; debounce:ps_load|state.S_WAIT0 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.826      ;
; 0.625 ; tx:TTL_tx|tx_state.STOP        ; tx:TTL_tx|cnt_4[0]             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.843      ;
; 0.640 ; tx:TTL_tx|tx_state.WAIT        ; tx:TTL_tx|cnt_blink[2]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.858      ;
; 0.645 ; debounce:ps_load|state.S_ONE   ; debounce:ps_load|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.863      ;
; 0.667 ; tx:TTL_tx|shift_data[1]        ; tx:TTL_tx|shift_data[0]        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.885      ;
; 0.673 ; tx:TTL_tx|data_8[5]            ; tx:TTL_tx|shift_data[5]        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.892      ;
; 0.690 ; tx:TTL_tx|tx_state.STOP        ; tx:TTL_tx|cnt_4[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.908      ;
; 0.690 ; tx:TTL_tx|tx_state.STOP        ; tx:TTL_tx|cnt_4[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.908      ;
; 0.706 ; debounce:ps_load|cnt[0]        ; debounce:ps_load|state.S_WAIT0 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.924      ;
; 0.709 ; tx:TTL_tx|cnt_blink[0]         ; tx:TTL_tx|cnt_blink[1]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.927      ;
; 0.715 ; gen_ex:gen_enable|cnt_1[4]     ; gen_ex:gen_enable|cnt_1[11]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.934      ;
; 0.715 ; gen_ex:gen_enable|cnt_1[4]     ; gen_ex:gen_enable|cnt_1[9]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.934      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                              ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                         ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[10]    ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[12]    ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[3]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[4]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[0]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[10]    ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[11]    ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[1]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[2]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[3]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[4]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[5]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[6]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[7]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[8]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[9]     ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_blink[0]         ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_blink[1]         ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_blink[2]         ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[12]        ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[13]        ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[14]        ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[15]        ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[17]        ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[19]        ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[20]        ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[21]        ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[22]        ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[7]         ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|led_blink1           ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|led_idle             ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_cnt[0]            ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_cnt[1]            ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_cnt[2]            ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_cnt[3]            ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_state.IDLE        ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_state.START       ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_state.WAIT        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|cnt[0]        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|state.S_ONE   ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|state.S_WAIT0 ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|state.S_WAIT1 ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|state.S_ZERO  ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; edge_detecte:edge_load|in_d1   ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; edge_detecte:edge_load|in_d2   ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_4[0]             ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_4[1]             ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_4[2]             ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[0]         ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[10]        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[11]        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[16]        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[18]        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[1]         ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[23]        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[24]        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[25]        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[2]         ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[3]         ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[4]         ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[5]         ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[6]         ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[8]         ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[9]         ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[10]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[11]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[12]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[13]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[14]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[15]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[16]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[17]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[18]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[19]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[20]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[21]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[31]           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[4]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[5]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[6]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[7]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[8]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[9]            ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|shift_data[5]        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_state.DATA        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_state.STOP        ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[0]     ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[11]    ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[1]     ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[2]     ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[5]     ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[6]     ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[7]     ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[8]     ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[9]     ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[0]            ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[1]            ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[22]           ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[23]           ;
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[24]           ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; load        ; clk        ; 2.098 ; 2.515 ; Rise       ; clk             ;
; sw9         ; clk        ; 2.610 ; 3.052 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; 3.730 ; 4.202 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; 3.730 ; 4.202 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; 3.646 ; 4.140 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; 3.700 ; 4.192 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; 3.557 ; 4.025 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; load        ; clk        ; -1.425 ; -1.855 ; Rise       ; clk             ;
; sw9         ; clk        ; -2.057 ; -2.470 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; -2.019 ; -2.454 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; -2.157 ; -2.601 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; -2.131 ; -2.623 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; -2.185 ; -2.653 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; -2.019 ; -2.454 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; led_blink1 ; clk        ; 7.111 ; 7.088 ; Rise       ; clk             ;
; led_blink2 ; clk        ; 7.111 ; 7.088 ; Rise       ; clk             ;
; led_blink3 ; clk        ; 7.129 ; 7.095 ; Rise       ; clk             ;
; led_idle   ; clk        ; 6.404 ; 6.320 ; Rise       ; clk             ;
; led_no     ; clk        ; 6.320 ; 6.404 ; Rise       ; clk             ;
; txd        ; clk        ; 7.097 ; 7.001 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; led_blink1 ; clk        ; 6.941 ; 6.913 ; Rise       ; clk             ;
; led_blink2 ; clk        ; 6.941 ; 6.913 ; Rise       ; clk             ;
; led_blink3 ; clk        ; 6.958 ; 6.919 ; Rise       ; clk             ;
; led_idle   ; clk        ; 6.260 ; 6.174 ; Rise       ; clk             ;
; led_no     ; clk        ; 6.174 ; 6.260 ; Rise       ; clk             ;
; txd        ; clk        ; 6.926 ; 6.829 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 120.82 MHz ; 120.82 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 11.723 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.312 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.681 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                ;
+--------+----------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 11.723 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[16] ; clk          ; clk         ; 20.000       ; -0.060     ; 8.212      ;
; 11.723 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[17] ; clk          ; clk         ; 20.000       ; -0.060     ; 8.212      ;
; 11.723 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[18] ; clk          ; clk         ; 20.000       ; -0.060     ; 8.212      ;
; 11.723 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[19] ; clk          ; clk         ; 20.000       ; -0.060     ; 8.212      ;
; 11.723 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[20] ; clk          ; clk         ; 20.000       ; -0.060     ; 8.212      ;
; 11.723 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[21] ; clk          ; clk         ; 20.000       ; -0.060     ; 8.212      ;
; 11.740 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[16] ; clk          ; clk         ; 20.000       ; -0.060     ; 8.195      ;
; 11.740 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[17] ; clk          ; clk         ; 20.000       ; -0.060     ; 8.195      ;
; 11.740 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[18] ; clk          ; clk         ; 20.000       ; -0.060     ; 8.195      ;
; 11.740 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[19] ; clk          ; clk         ; 20.000       ; -0.060     ; 8.195      ;
; 11.740 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[20] ; clk          ; clk         ; 20.000       ; -0.060     ; 8.195      ;
; 11.740 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[21] ; clk          ; clk         ; 20.000       ; -0.060     ; 8.195      ;
; 11.766 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[4]  ; clk          ; clk         ; 20.000       ; -0.057     ; 8.172      ;
; 11.766 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[5]  ; clk          ; clk         ; 20.000       ; -0.057     ; 8.172      ;
; 11.766 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[6]  ; clk          ; clk         ; 20.000       ; -0.057     ; 8.172      ;
; 11.766 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[7]  ; clk          ; clk         ; 20.000       ; -0.057     ; 8.172      ;
; 11.766 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[8]  ; clk          ; clk         ; 20.000       ; -0.057     ; 8.172      ;
; 11.766 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[9]  ; clk          ; clk         ; 20.000       ; -0.057     ; 8.172      ;
; 11.766 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[10] ; clk          ; clk         ; 20.000       ; -0.057     ; 8.172      ;
; 11.766 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[11] ; clk          ; clk         ; 20.000       ; -0.057     ; 8.172      ;
; 11.766 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[12] ; clk          ; clk         ; 20.000       ; -0.057     ; 8.172      ;
; 11.766 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[13] ; clk          ; clk         ; 20.000       ; -0.057     ; 8.172      ;
; 11.766 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[14] ; clk          ; clk         ; 20.000       ; -0.057     ; 8.172      ;
; 11.766 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[15] ; clk          ; clk         ; 20.000       ; -0.057     ; 8.172      ;
; 11.783 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[4]  ; clk          ; clk         ; 20.000       ; -0.057     ; 8.155      ;
; 11.783 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[5]  ; clk          ; clk         ; 20.000       ; -0.057     ; 8.155      ;
; 11.783 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[6]  ; clk          ; clk         ; 20.000       ; -0.057     ; 8.155      ;
; 11.783 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[7]  ; clk          ; clk         ; 20.000       ; -0.057     ; 8.155      ;
; 11.783 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[8]  ; clk          ; clk         ; 20.000       ; -0.057     ; 8.155      ;
; 11.783 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[9]  ; clk          ; clk         ; 20.000       ; -0.057     ; 8.155      ;
; 11.783 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[10] ; clk          ; clk         ; 20.000       ; -0.057     ; 8.155      ;
; 11.783 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[11] ; clk          ; clk         ; 20.000       ; -0.057     ; 8.155      ;
; 11.783 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[12] ; clk          ; clk         ; 20.000       ; -0.057     ; 8.155      ;
; 11.783 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[13] ; clk          ; clk         ; 20.000       ; -0.057     ; 8.155      ;
; 11.783 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[14] ; clk          ; clk         ; 20.000       ; -0.057     ; 8.155      ;
; 11.783 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[15] ; clk          ; clk         ; 20.000       ; -0.057     ; 8.155      ;
; 11.875 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[16] ; clk          ; clk         ; 20.000       ; -0.060     ; 8.060      ;
; 11.875 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[17] ; clk          ; clk         ; 20.000       ; -0.060     ; 8.060      ;
; 11.875 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[18] ; clk          ; clk         ; 20.000       ; -0.060     ; 8.060      ;
; 11.875 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[19] ; clk          ; clk         ; 20.000       ; -0.060     ; 8.060      ;
; 11.875 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[20] ; clk          ; clk         ; 20.000       ; -0.060     ; 8.060      ;
; 11.875 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[21] ; clk          ; clk         ; 20.000       ; -0.060     ; 8.060      ;
; 11.917 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[4]  ; clk          ; clk         ; 20.000       ; -0.057     ; 8.021      ;
; 11.917 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[5]  ; clk          ; clk         ; 20.000       ; -0.057     ; 8.021      ;
; 11.917 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[6]  ; clk          ; clk         ; 20.000       ; -0.057     ; 8.021      ;
; 11.917 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[7]  ; clk          ; clk         ; 20.000       ; -0.057     ; 8.021      ;
; 11.917 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[8]  ; clk          ; clk         ; 20.000       ; -0.057     ; 8.021      ;
; 11.917 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[9]  ; clk          ; clk         ; 20.000       ; -0.057     ; 8.021      ;
; 11.917 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[10] ; clk          ; clk         ; 20.000       ; -0.057     ; 8.021      ;
; 11.917 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[11] ; clk          ; clk         ; 20.000       ; -0.057     ; 8.021      ;
; 11.917 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[12] ; clk          ; clk         ; 20.000       ; -0.057     ; 8.021      ;
; 11.917 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[13] ; clk          ; clk         ; 20.000       ; -0.057     ; 8.021      ;
; 11.917 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[14] ; clk          ; clk         ; 20.000       ; -0.057     ; 8.021      ;
; 11.917 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[15] ; clk          ; clk         ; 20.000       ; -0.057     ; 8.021      ;
; 11.972 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[16] ; clk          ; clk         ; 20.000       ; -0.060     ; 7.963      ;
; 11.972 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[17] ; clk          ; clk         ; 20.000       ; -0.060     ; 7.963      ;
; 11.972 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[18] ; clk          ; clk         ; 20.000       ; -0.060     ; 7.963      ;
; 11.972 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[19] ; clk          ; clk         ; 20.000       ; -0.060     ; 7.963      ;
; 11.972 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[20] ; clk          ; clk         ; 20.000       ; -0.060     ; 7.963      ;
; 11.972 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[21] ; clk          ; clk         ; 20.000       ; -0.060     ; 7.963      ;
; 12.012 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[4]  ; clk          ; clk         ; 20.000       ; -0.057     ; 7.926      ;
; 12.012 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[5]  ; clk          ; clk         ; 20.000       ; -0.057     ; 7.926      ;
; 12.012 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[6]  ; clk          ; clk         ; 20.000       ; -0.057     ; 7.926      ;
; 12.012 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[7]  ; clk          ; clk         ; 20.000       ; -0.057     ; 7.926      ;
; 12.012 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[8]  ; clk          ; clk         ; 20.000       ; -0.057     ; 7.926      ;
; 12.012 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[9]  ; clk          ; clk         ; 20.000       ; -0.057     ; 7.926      ;
; 12.012 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[10] ; clk          ; clk         ; 20.000       ; -0.057     ; 7.926      ;
; 12.012 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[11] ; clk          ; clk         ; 20.000       ; -0.057     ; 7.926      ;
; 12.012 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[12] ; clk          ; clk         ; 20.000       ; -0.057     ; 7.926      ;
; 12.012 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[13] ; clk          ; clk         ; 20.000       ; -0.057     ; 7.926      ;
; 12.012 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[14] ; clk          ; clk         ; 20.000       ; -0.057     ; 7.926      ;
; 12.012 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[15] ; clk          ; clk         ; 20.000       ; -0.057     ; 7.926      ;
; 12.015 ; gen_ex:gen_enable|cnt_0[1] ; tx:TTL_tx|data_8[16] ; clk          ; clk         ; 20.000       ; -0.060     ; 7.920      ;
; 12.015 ; gen_ex:gen_enable|cnt_0[1] ; tx:TTL_tx|data_8[17] ; clk          ; clk         ; 20.000       ; -0.060     ; 7.920      ;
; 12.015 ; gen_ex:gen_enable|cnt_0[1] ; tx:TTL_tx|data_8[18] ; clk          ; clk         ; 20.000       ; -0.060     ; 7.920      ;
; 12.015 ; gen_ex:gen_enable|cnt_0[1] ; tx:TTL_tx|data_8[19] ; clk          ; clk         ; 20.000       ; -0.060     ; 7.920      ;
; 12.015 ; gen_ex:gen_enable|cnt_0[1] ; tx:TTL_tx|data_8[20] ; clk          ; clk         ; 20.000       ; -0.060     ; 7.920      ;
; 12.015 ; gen_ex:gen_enable|cnt_0[1] ; tx:TTL_tx|data_8[21] ; clk          ; clk         ; 20.000       ; -0.060     ; 7.920      ;
; 12.020 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[16] ; clk          ; clk         ; 20.000       ; -0.060     ; 7.915      ;
; 12.020 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[17] ; clk          ; clk         ; 20.000       ; -0.060     ; 7.915      ;
; 12.020 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[18] ; clk          ; clk         ; 20.000       ; -0.060     ; 7.915      ;
; 12.020 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[19] ; clk          ; clk         ; 20.000       ; -0.060     ; 7.915      ;
; 12.020 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[20] ; clk          ; clk         ; 20.000       ; -0.060     ; 7.915      ;
; 12.020 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[21] ; clk          ; clk         ; 20.000       ; -0.060     ; 7.915      ;
; 12.035 ; gen_ex:gen_enable|cnt_0[9] ; tx:TTL_tx|data_8[16] ; clk          ; clk         ; 20.000       ; -0.060     ; 7.900      ;
; 12.035 ; gen_ex:gen_enable|cnt_0[9] ; tx:TTL_tx|data_8[17] ; clk          ; clk         ; 20.000       ; -0.060     ; 7.900      ;
; 12.035 ; gen_ex:gen_enable|cnt_0[9] ; tx:TTL_tx|data_8[18] ; clk          ; clk         ; 20.000       ; -0.060     ; 7.900      ;
; 12.035 ; gen_ex:gen_enable|cnt_0[9] ; tx:TTL_tx|data_8[19] ; clk          ; clk         ; 20.000       ; -0.060     ; 7.900      ;
; 12.035 ; gen_ex:gen_enable|cnt_0[9] ; tx:TTL_tx|data_8[20] ; clk          ; clk         ; 20.000       ; -0.060     ; 7.900      ;
; 12.035 ; gen_ex:gen_enable|cnt_0[9] ; tx:TTL_tx|data_8[21] ; clk          ; clk         ; 20.000       ; -0.060     ; 7.900      ;
; 12.058 ; gen_ex:gen_enable|cnt_0[1] ; tx:TTL_tx|data_8[4]  ; clk          ; clk         ; 20.000       ; -0.057     ; 7.880      ;
; 12.058 ; gen_ex:gen_enable|cnt_0[1] ; tx:TTL_tx|data_8[5]  ; clk          ; clk         ; 20.000       ; -0.057     ; 7.880      ;
; 12.058 ; gen_ex:gen_enable|cnt_0[1] ; tx:TTL_tx|data_8[6]  ; clk          ; clk         ; 20.000       ; -0.057     ; 7.880      ;
; 12.058 ; gen_ex:gen_enable|cnt_0[1] ; tx:TTL_tx|data_8[7]  ; clk          ; clk         ; 20.000       ; -0.057     ; 7.880      ;
; 12.058 ; gen_ex:gen_enable|cnt_0[1] ; tx:TTL_tx|data_8[8]  ; clk          ; clk         ; 20.000       ; -0.057     ; 7.880      ;
; 12.058 ; gen_ex:gen_enable|cnt_0[1] ; tx:TTL_tx|data_8[9]  ; clk          ; clk         ; 20.000       ; -0.057     ; 7.880      ;
; 12.058 ; gen_ex:gen_enable|cnt_0[1] ; tx:TTL_tx|data_8[10] ; clk          ; clk         ; 20.000       ; -0.057     ; 7.880      ;
; 12.058 ; gen_ex:gen_enable|cnt_0[1] ; tx:TTL_tx|data_8[11] ; clk          ; clk         ; 20.000       ; -0.057     ; 7.880      ;
; 12.058 ; gen_ex:gen_enable|cnt_0[1] ; tx:TTL_tx|data_8[12] ; clk          ; clk         ; 20.000       ; -0.057     ; 7.880      ;
; 12.058 ; gen_ex:gen_enable|cnt_0[1] ; tx:TTL_tx|data_8[13] ; clk          ; clk         ; 20.000       ; -0.057     ; 7.880      ;
+--------+----------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; debounce:ps_load|state.S_WAIT1 ; debounce:ps_load|state.S_WAIT1 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; debounce:ps_load|state.S_ONE   ; debounce:ps_load|state.S_ONE   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; debounce:ps_load|state.S_WAIT0 ; debounce:ps_load|state.S_WAIT0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; tx:TTL_tx|led_blink1           ; tx:TTL_tx|led_blink1           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; tx:TTL_tx|tx_state.START       ; tx:TTL_tx|tx_state.START       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; tx:TTL_tx|tx_state.IDLE        ; tx:TTL_tx|tx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; tx:TTL_tx|cnt_blink[1]         ; tx:TTL_tx|cnt_blink[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; tx:TTL_tx|tx_state.WAIT        ; tx:TTL_tx|tx_state.WAIT        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; tx:TTL_tx|shift_data[7]        ; tx:TTL_tx|shift_data[7]        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; tx:TTL_tx|data_8[31]           ; tx:TTL_tx|data_8[31]           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|tx_state.DATA        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; tx:TTL_tx|cnt_4[1]             ; tx:TTL_tx|cnt_4[1]             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; tx:TTL_tx|cnt_4[2]             ; tx:TTL_tx|cnt_4[2]             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; tx:TTL_tx|tx_cnt[0]            ; tx:TTL_tx|tx_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; tx:TTL_tx|cnt_4[0]             ; tx:TTL_tx|cnt_4[0]             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.320 ; debounce:ps_load|cnt[0]        ; debounce:ps_load|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; tx:TTL_tx|cnt_blink[0]         ; tx:TTL_tx|cnt_blink[0]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.332 ; tx:TTL_tx|shift_data[0]        ; tx:TTL_tx|txd                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.530      ;
; 0.339 ; tx:TTL_tx|data_8[9]            ; tx:TTL_tx|data_8[8]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; tx:TTL_tx|data_8[15]           ; tx:TTL_tx|data_8[14]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; tx:TTL_tx|data_8[25]           ; tx:TTL_tx|data_8[24]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; tx:TTL_tx|data_8[26]           ; tx:TTL_tx|data_8[25]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; debounce:ps_load|state.S_WAIT0 ; debounce:ps_load|state.S_ONE   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; tx:TTL_tx|data_8[14]           ; tx:TTL_tx|data_8[13]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; tx:TTL_tx|data_8[19]           ; tx:TTL_tx|data_8[18]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; tx:TTL_tx|data_8[29]           ; tx:TTL_tx|data_8[28]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.341 ; tx:TTL_tx|data_8[13]           ; tx:TTL_tx|data_8[12]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.540      ;
; 0.345 ; tx:TTL_tx|data_8[5]            ; tx:TTL_tx|data_8[4]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.544      ;
; 0.347 ; debounce:ps_load|state.S_WAIT0 ; debounce:ps_load|state.S_ZERO  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.546      ;
; 0.350 ; debounce:ps_load|state.S_ZERO  ; edge_detecte:edge_load|in_d1   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.549      ;
; 0.356 ; tx:TTL_tx|data_8[6]            ; tx:TTL_tx|data_8[5]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.555      ;
; 0.357 ; tx:TTL_tx|data_8[7]            ; tx:TTL_tx|data_8[6]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.358 ; tx:TTL_tx|data_8[2]            ; tx:TTL_tx|data_8[1]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.557      ;
; 0.358 ; debounce:ps_load|state.S_ZERO  ; debounce:ps_load|state.S_WAIT1 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.557      ;
; 0.359 ; debounce:ps_load|state.S_ZERO  ; debounce:ps_load|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.558      ;
; 0.360 ; tx:TTL_tx|cnt_4[0]             ; tx:TTL_tx|cnt_4[1]             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.558      ;
; 0.360 ; tx:TTL_tx|cnt_4[0]             ; tx:TTL_tx|cnt_4[2]             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.558      ;
; 0.363 ; tx:TTL_tx|tx_state.WAIT        ; tx:TTL_tx|tx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.562      ;
; 0.426 ; debounce:ps_load|state.S_WAIT1 ; edge_detecte:edge_load|in_d1   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.625      ;
; 0.433 ; tx:TTL_tx|data_8[20]           ; tx:TTL_tx|data_8[19]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.632      ;
; 0.434 ; tx:TTL_tx|data_8[10]           ; tx:TTL_tx|data_8[9]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.633      ;
; 0.434 ; tx:TTL_tx|data_8[12]           ; tx:TTL_tx|data_8[11]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.633      ;
; 0.434 ; tx:TTL_tx|data_8[24]           ; tx:TTL_tx|data_8[23]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.633      ;
; 0.435 ; tx:TTL_tx|data_8[27]           ; tx:TTL_tx|data_8[26]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.634      ;
; 0.436 ; tx:TTL_tx|data_8[11]           ; tx:TTL_tx|data_8[10]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.635      ;
; 0.451 ; tx:TTL_tx|data_8[1]            ; tx:TTL_tx|data_8[0]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.650      ;
; 0.456 ; tx:TTL_tx|tx_state.IDLE        ; tx:TTL_tx|led_idle             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.655      ;
; 0.465 ; tx:TTL_tx|tx_state.IDLE        ; tx:TTL_tx|tx_cnt[3]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.664      ;
; 0.466 ; tx:TTL_tx|tx_state.IDLE        ; tx:TTL_tx|tx_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.497 ; tx:TTL_tx|data_8[8]            ; tx:TTL_tx|data_8[7]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.696      ;
; 0.498 ; tx:TTL_tx|data_8[21]           ; tx:TTL_tx|data_8[20]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.697      ;
; 0.499 ; tx:TTL_tx|data_8[17]           ; tx:TTL_tx|data_8[16]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; tx:TTL_tx|data_8[18]           ; tx:TTL_tx|data_8[17]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; gen_ex:gen_enable|cnt_1[7]     ; gen_ex:gen_enable|cnt_1[7]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.501 ; tx:TTL_tx|cnt_cycle[8]         ; tx:TTL_tx|cnt_cycle[8]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.699      ;
; 0.502 ; tx:TTL_tx|cnt_cycle[24]        ; tx:TTL_tx|cnt_cycle[24]        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.502 ; tx:TTL_tx|cnt_cycle[9]         ; tx:TTL_tx|cnt_cycle[9]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.502 ; tx:TTL_tx|cnt_cycle[3]         ; tx:TTL_tx|cnt_cycle[3]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.502 ; tx:TTL_tx|cnt_cycle[2]         ; tx:TTL_tx|cnt_cycle[2]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.503 ; tx:TTL_tx|cnt_cycle[5]         ; tx:TTL_tx|cnt_cycle[5]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.504 ; gen_ex:gen_enable|cnt_0[5]     ; gen_ex:gen_enable|cnt_0[5]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.702      ;
; 0.504 ; gen_ex:gen_enable|cnt_1[6]     ; gen_ex:gen_enable|cnt_1[6]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; gen_ex:gen_enable|cnt_0[8]     ; gen_ex:gen_enable|cnt_0[8]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.703      ;
; 0.505 ; gen_ex:gen_enable|cnt_1[4]     ; gen_ex:gen_enable|cnt_1[4]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.704      ;
; 0.506 ; tx:TTL_tx|cnt_cycle[6]         ; tx:TTL_tx|cnt_cycle[6]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.704      ;
; 0.506 ; tx:TTL_tx|cnt_cycle[4]         ; tx:TTL_tx|cnt_cycle[4]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.704      ;
; 0.511 ; gen_ex:gen_enable|cnt_0[11]    ; gen_ex:gen_enable|cnt_0[11]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.709      ;
; 0.511 ; gen_ex:gen_enable|cnt_0[1]     ; gen_ex:gen_enable|cnt_0[1]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.709      ;
; 0.511 ; gen_ex:gen_enable|cnt_1[1]     ; gen_ex:gen_enable|cnt_1[1]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; tx:TTL_tx|cnt_cycle[10]        ; tx:TTL_tx|cnt_cycle[10]        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; gen_ex:gen_enable|cnt_0[9]     ; gen_ex:gen_enable|cnt_0[9]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.513 ; tx:TTL_tx|cnt_cycle[16]        ; tx:TTL_tx|cnt_cycle[16]        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; tx:TTL_tx|cnt_cycle[11]        ; tx:TTL_tx|cnt_cycle[11]        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; tx:TTL_tx|cnt_cycle[18]        ; tx:TTL_tx|cnt_cycle[18]        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; tx:TTL_tx|cnt_cycle[1]         ; tx:TTL_tx|cnt_cycle[1]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.515 ; gen_ex:gen_enable|cnt_0[7]     ; gen_ex:gen_enable|cnt_0[7]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.516 ; gen_ex:gen_enable|cnt_0[2]     ; gen_ex:gen_enable|cnt_0[2]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; gen_ex:gen_enable|cnt_1[8]     ; gen_ex:gen_enable|cnt_1[8]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; tx:TTL_tx|cnt_4[1]             ; tx:TTL_tx|cnt_4[2]             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.521 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|tx_state.STOP        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.719      ;
; 0.532 ; tx:TTL_tx|data_8[30]           ; tx:TTL_tx|data_8[29]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.731      ;
; 0.533 ; tx:TTL_tx|data_8[23]           ; tx:TTL_tx|data_8[22]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.732      ;
; 0.533 ; tx:TTL_tx|data_8[28]           ; tx:TTL_tx|data_8[27]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.732      ;
; 0.535 ; tx:TTL_tx|tx_state.WAIT        ; tx:TTL_tx|cnt_blink[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.734      ;
; 0.535 ; tx:TTL_tx|tx_state.WAIT        ; tx:TTL_tx|cnt_blink[0]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.734      ;
; 0.537 ; tx:TTL_tx|data_8[3]            ; tx:TTL_tx|data_8[2]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.736      ;
; 0.537 ; tx:TTL_tx|tx_state.IDLE        ; tx:TTL_tx|tx_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.736      ;
; 0.537 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[31]           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.735      ;
; 0.542 ; debounce:ps_load|state.S_ONE   ; debounce:ps_load|state.S_WAIT0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.741      ;
; 0.559 ; tx:TTL_tx|tx_state.STOP        ; tx:TTL_tx|cnt_4[0]             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.757      ;
; 0.576 ; debounce:ps_load|state.S_ONE   ; debounce:ps_load|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.775      ;
; 0.589 ; tx:TTL_tx|tx_state.WAIT        ; tx:TTL_tx|cnt_blink[2]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.788      ;
; 0.607 ; tx:TTL_tx|shift_data[1]        ; tx:TTL_tx|shift_data[0]        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.805      ;
; 0.614 ; tx:TTL_tx|data_8[5]            ; tx:TTL_tx|shift_data[5]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.813      ;
; 0.627 ; tx:TTL_tx|tx_state.STOP        ; tx:TTL_tx|cnt_4[1]             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.825      ;
; 0.627 ; tx:TTL_tx|tx_state.STOP        ; tx:TTL_tx|cnt_4[2]             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.825      ;
; 0.642 ; gen_ex:gen_enable|cnt_1[4]     ; gen_ex:gen_enable|cnt_1[11]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.841      ;
; 0.642 ; gen_ex:gen_enable|cnt_1[4]     ; gen_ex:gen_enable|cnt_1[9]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.841      ;
; 0.645 ; debounce:ps_load|cnt[0]        ; debounce:ps_load|state.S_WAIT0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.844      ;
; 0.646 ; tx:TTL_tx|cnt_blink[0]         ; tx:TTL_tx|cnt_blink[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.845      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                               ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                         ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[12]        ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[13]        ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[14]        ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[15]        ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[17]        ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[19]        ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[20]        ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[21]        ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[22]        ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[7]         ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[10]           ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[11]           ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[12]           ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[13]           ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[14]           ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[15]           ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[16]           ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[17]           ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[18]           ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[19]           ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[20]           ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[21]           ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[4]            ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[5]            ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[6]            ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[7]            ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[8]            ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[9]            ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|led_blink1           ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|shift_data[5]        ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_blink[0]         ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_blink[1]         ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_blink[2]         ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|led_idle             ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_cnt[0]            ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_cnt[1]            ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_cnt[2]            ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_cnt[3]            ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_state.IDLE        ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_state.START       ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_state.WAIT        ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[10]    ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[12]    ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[3]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[4]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[0]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[10]    ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[11]    ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[1]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[2]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[3]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[4]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[5]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[6]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[7]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[8]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[9]     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_4[0]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_4[1]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_4[2]             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[0]         ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[10]        ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[11]        ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[1]         ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[2]         ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[3]         ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[4]         ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[5]         ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[6]         ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[8]         ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[9]         ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[31]           ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_state.DATA        ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_state.STOP        ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|cnt[0]        ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|state.S_ONE   ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|state.S_WAIT0 ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|state.S_WAIT1 ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|state.S_ZERO  ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; edge_detecte:edge_load|in_d1   ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; edge_detecte:edge_load|in_d2   ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[16]        ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[18]        ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[23]        ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[24]        ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[25]        ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[0]            ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[1]            ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[22]           ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[23]           ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[24]           ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[25]           ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[26]           ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[27]           ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[28]           ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[29]           ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[2]            ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[30]           ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[3]            ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[0]     ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; load        ; clk        ; 1.811 ; 2.142 ; Rise       ; clk             ;
; sw9         ; clk        ; 2.286 ; 2.630 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; 3.250 ; 3.661 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; 3.250 ; 3.661 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; 3.191 ; 3.603 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; 3.220 ; 3.648 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; 3.114 ; 3.478 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; load        ; clk        ; -1.193 ; -1.555 ; Rise       ; clk             ;
; sw9         ; clk        ; -1.784 ; -2.131 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; -1.742 ; -2.082 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; -1.862 ; -2.219 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; -1.853 ; -2.234 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; -1.880 ; -2.272 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; -1.742 ; -2.082 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; led_blink1 ; clk        ; 6.753 ; 6.600 ; Rise       ; clk             ;
; led_blink2 ; clk        ; 6.753 ; 6.600 ; Rise       ; clk             ;
; led_blink3 ; clk        ; 6.770 ; 6.619 ; Rise       ; clk             ;
; led_idle   ; clk        ; 6.094 ; 5.935 ; Rise       ; clk             ;
; led_no     ; clk        ; 5.935 ; 6.094 ; Rise       ; clk             ;
; txd        ; clk        ; 6.726 ; 6.543 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; led_blink1 ; clk        ; 6.598 ; 6.445 ; Rise       ; clk             ;
; led_blink2 ; clk        ; 6.598 ; 6.445 ; Rise       ; clk             ;
; led_blink3 ; clk        ; 6.614 ; 6.463 ; Rise       ; clk             ;
; led_idle   ; clk        ; 5.963 ; 5.805 ; Rise       ; clk             ;
; led_no     ; clk        ; 5.805 ; 5.963 ; Rise       ; clk             ;
; txd        ; clk        ; 6.572 ; 6.391 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 14.622 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.441 ; 0.000                            ;
+-------+-------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                   ;
+--------+----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 14.622 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[16]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.325      ;
; 14.622 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[17]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.325      ;
; 14.622 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[18]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.325      ;
; 14.622 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[19]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.325      ;
; 14.622 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[20]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.325      ;
; 14.622 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[21]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.325      ;
; 14.660 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[4]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.289      ;
; 14.660 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[5]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.289      ;
; 14.660 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[6]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.289      ;
; 14.660 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[7]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.289      ;
; 14.660 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[8]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.289      ;
; 14.660 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[9]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.289      ;
; 14.660 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[10]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.289      ;
; 14.660 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[11]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.289      ;
; 14.660 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[12]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.289      ;
; 14.660 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[13]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.289      ;
; 14.660 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[14]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.289      ;
; 14.660 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|data_8[15]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.289      ;
; 14.692 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[16]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.255      ;
; 14.692 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[17]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.255      ;
; 14.692 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[18]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.255      ;
; 14.692 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[19]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.255      ;
; 14.692 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[20]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.255      ;
; 14.692 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[21]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.255      ;
; 14.696 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[16]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.251      ;
; 14.696 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[17]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.251      ;
; 14.696 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[18]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.251      ;
; 14.696 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[19]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.251      ;
; 14.696 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[20]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.251      ;
; 14.696 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[21]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.251      ;
; 14.730 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[4]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.219      ;
; 14.730 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[5]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.219      ;
; 14.730 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[6]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.219      ;
; 14.730 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[7]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.219      ;
; 14.730 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[8]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.219      ;
; 14.730 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[9]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.219      ;
; 14.730 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[10]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.219      ;
; 14.730 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[11]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.219      ;
; 14.730 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[12]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.219      ;
; 14.730 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[13]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.219      ;
; 14.730 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[14]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.219      ;
; 14.730 ; gen_ex:gen_enable|cnt_0[2] ; tx:TTL_tx|data_8[15]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.219      ;
; 14.734 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[4]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.215      ;
; 14.734 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[5]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.215      ;
; 14.734 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[6]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.215      ;
; 14.734 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[7]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.215      ;
; 14.734 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[8]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.215      ;
; 14.734 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[9]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.215      ;
; 14.734 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[10]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.215      ;
; 14.734 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[11]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.215      ;
; 14.734 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[12]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.215      ;
; 14.734 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[13]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.215      ;
; 14.734 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[14]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.215      ;
; 14.734 ; gen_ex:gen_enable|cnt_0[8] ; tx:TTL_tx|data_8[15]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.215      ;
; 14.753 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[16]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.194      ;
; 14.753 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[17]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.194      ;
; 14.753 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[18]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.194      ;
; 14.753 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[19]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.194      ;
; 14.753 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[20]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.194      ;
; 14.753 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[21]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.194      ;
; 14.778 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[16]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.169      ;
; 14.778 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[17]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.169      ;
; 14.778 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[18]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.169      ;
; 14.778 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[19]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.169      ;
; 14.778 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[20]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.169      ;
; 14.778 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[21]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.169      ;
; 14.791 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[4]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.158      ;
; 14.791 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[5]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.158      ;
; 14.791 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[6]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.158      ;
; 14.791 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[7]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.158      ;
; 14.791 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[8]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.158      ;
; 14.791 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[9]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.158      ;
; 14.791 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[10]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.158      ;
; 14.791 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[11]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.158      ;
; 14.791 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[12]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.158      ;
; 14.791 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[13]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.158      ;
; 14.791 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[14]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.158      ;
; 14.791 ; gen_ex:gen_enable|cnt_0[5] ; tx:TTL_tx|data_8[15]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.158      ;
; 14.816 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[4]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.133      ;
; 14.816 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[5]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.133      ;
; 14.816 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[6]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.133      ;
; 14.816 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[7]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.133      ;
; 14.816 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[8]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.133      ;
; 14.816 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[9]     ; clk          ; clk         ; 20.000       ; -0.038     ; 5.133      ;
; 14.816 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[10]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.133      ;
; 14.816 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[11]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.133      ;
; 14.816 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[12]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.133      ;
; 14.816 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[13]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.133      ;
; 14.816 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[14]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.133      ;
; 14.816 ; gen_ex:gen_enable|cnt_0[6] ; tx:TTL_tx|data_8[15]    ; clk          ; clk         ; 20.000       ; -0.038     ; 5.133      ;
; 14.852 ; gen_ex:gen_enable|cnt_0[1] ; tx:TTL_tx|data_8[16]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.095      ;
; 14.852 ; gen_ex:gen_enable|cnt_0[1] ; tx:TTL_tx|data_8[17]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.095      ;
; 14.852 ; gen_ex:gen_enable|cnt_0[1] ; tx:TTL_tx|data_8[18]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.095      ;
; 14.852 ; gen_ex:gen_enable|cnt_0[1] ; tx:TTL_tx|data_8[19]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.095      ;
; 14.852 ; gen_ex:gen_enable|cnt_0[1] ; tx:TTL_tx|data_8[20]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.095      ;
; 14.852 ; gen_ex:gen_enable|cnt_0[1] ; tx:TTL_tx|data_8[21]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.095      ;
; 14.862 ; gen_ex:gen_enable|cnt_0[7] ; tx:TTL_tx|shift_data[5] ; clk          ; clk         ; 20.000       ; -0.038     ; 5.087      ;
; 14.874 ; gen_ex:gen_enable|cnt_1[8] ; tx:TTL_tx|data_8[16]    ; clk          ; clk         ; 20.000       ; -0.045     ; 5.068      ;
; 14.874 ; gen_ex:gen_enable|cnt_0[9] ; tx:TTL_tx|data_8[16]    ; clk          ; clk         ; 20.000       ; -0.040     ; 5.073      ;
; 14.874 ; gen_ex:gen_enable|cnt_1[8] ; tx:TTL_tx|data_8[17]    ; clk          ; clk         ; 20.000       ; -0.045     ; 5.068      ;
+--------+----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; tx:TTL_tx|shift_data[7]        ; tx:TTL_tx|shift_data[7]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx:TTL_tx|led_blink1           ; tx:TTL_tx|led_blink1           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; debounce:ps_load|state.S_WAIT1 ; debounce:ps_load|state.S_WAIT1 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; debounce:ps_load|state.S_ONE   ; debounce:ps_load|state.S_ONE   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; debounce:ps_load|state.S_WAIT0 ; debounce:ps_load|state.S_WAIT0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; tx:TTL_tx|data_8[31]           ; tx:TTL_tx|data_8[31]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|tx_state.DATA        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; tx:TTL_tx|tx_state.START       ; tx:TTL_tx|tx_state.START       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; tx:TTL_tx|tx_state.IDLE        ; tx:TTL_tx|tx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; tx:TTL_tx|cnt_blink[1]         ; tx:TTL_tx|cnt_blink[1]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; tx:TTL_tx|cnt_4[1]             ; tx:TTL_tx|cnt_4[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; tx:TTL_tx|cnt_4[2]             ; tx:TTL_tx|cnt_4[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; tx:TTL_tx|tx_cnt[0]            ; tx:TTL_tx|tx_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; tx:TTL_tx|cnt_4[0]             ; tx:TTL_tx|cnt_4[0]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; tx:TTL_tx|tx_state.WAIT        ; tx:TTL_tx|tx_state.WAIT        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.194 ; tx:TTL_tx|data_8[9]            ; tx:TTL_tx|data_8[8]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; tx:TTL_tx|data_8[15]           ; tx:TTL_tx|data_8[14]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; tx:TTL_tx|data_8[29]           ; tx:TTL_tx|data_8[28]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.313      ;
; 0.195 ; tx:TTL_tx|data_8[14]           ; tx:TTL_tx|data_8[13]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; tx:TTL_tx|data_8[19]           ; tx:TTL_tx|data_8[18]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; tx:TTL_tx|data_8[25]           ; tx:TTL_tx|data_8[24]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; tx:TTL_tx|data_8[26]           ; tx:TTL_tx|data_8[25]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; debounce:ps_load|cnt[0]        ; debounce:ps_load|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; tx:TTL_tx|cnt_blink[0]         ; tx:TTL_tx|cnt_blink[0]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.196 ; tx:TTL_tx|data_8[13]           ; tx:TTL_tx|data_8[12]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.197 ; tx:TTL_tx|data_8[5]            ; tx:TTL_tx|data_8[4]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.200 ; tx:TTL_tx|shift_data[0]        ; tx:TTL_tx|txd                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; debounce:ps_load|state.S_WAIT0 ; debounce:ps_load|state.S_ZERO  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.320      ;
; 0.205 ; tx:TTL_tx|data_8[6]            ; tx:TTL_tx|data_8[5]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; tx:TTL_tx|data_8[7]            ; tx:TTL_tx|data_8[6]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; debounce:ps_load|state.S_ZERO  ; debounce:ps_load|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; debounce:ps_load|state.S_WAIT0 ; debounce:ps_load|state.S_ONE   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.207 ; debounce:ps_load|state.S_ZERO  ; debounce:ps_load|state.S_WAIT1 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.326      ;
; 0.208 ; tx:TTL_tx|data_8[2]            ; tx:TTL_tx|data_8[1]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.327      ;
; 0.211 ; debounce:ps_load|state.S_ZERO  ; edge_detecte:edge_load|in_d1   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.330      ;
; 0.215 ; tx:TTL_tx|cnt_4[0]             ; tx:TTL_tx|cnt_4[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.334      ;
; 0.215 ; tx:TTL_tx|cnt_4[0]             ; tx:TTL_tx|cnt_4[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.334      ;
; 0.226 ; tx:TTL_tx|tx_state.WAIT        ; tx:TTL_tx|tx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.345      ;
; 0.254 ; tx:TTL_tx|data_8[10]           ; tx:TTL_tx|data_8[9]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.374      ;
; 0.254 ; tx:TTL_tx|data_8[24]           ; tx:TTL_tx|data_8[23]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.373      ;
; 0.255 ; tx:TTL_tx|data_8[11]           ; tx:TTL_tx|data_8[10]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; tx:TTL_tx|data_8[12]           ; tx:TTL_tx|data_8[11]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; tx:TTL_tx|data_8[20]           ; tx:TTL_tx|data_8[19]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.374      ;
; 0.255 ; tx:TTL_tx|data_8[27]           ; tx:TTL_tx|data_8[26]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.374      ;
; 0.258 ; debounce:ps_load|state.S_WAIT1 ; edge_detecte:edge_load|in_d1   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.377      ;
; 0.265 ; tx:TTL_tx|data_8[1]            ; tx:TTL_tx|data_8[0]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.384      ;
; 0.278 ; tx:TTL_tx|tx_state.IDLE        ; tx:TTL_tx|tx_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.397      ;
; 0.278 ; tx:TTL_tx|tx_state.IDLE        ; tx:TTL_tx|tx_cnt[3]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.397      ;
; 0.281 ; tx:TTL_tx|tx_state.IDLE        ; tx:TTL_tx|led_idle             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.400      ;
; 0.295 ; tx:TTL_tx|data_8[8]            ; tx:TTL_tx|data_8[7]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; tx:TTL_tx|data_8[17]           ; tx:TTL_tx|data_8[16]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; tx:TTL_tx|data_8[18]           ; tx:TTL_tx|data_8[17]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; tx:TTL_tx|data_8[21]           ; tx:TTL_tx|data_8[20]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.415      ;
; 0.299 ; tx:TTL_tx|cnt_cycle[9]         ; tx:TTL_tx|cnt_cycle[9]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299 ; tx:TTL_tx|cnt_cycle[8]         ; tx:TTL_tx|cnt_cycle[8]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299 ; tx:TTL_tx|cnt_cycle[5]         ; tx:TTL_tx|cnt_cycle[5]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299 ; tx:TTL_tx|cnt_cycle[3]         ; tx:TTL_tx|cnt_cycle[3]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299 ; tx:TTL_tx|cnt_cycle[2]         ; tx:TTL_tx|cnt_cycle[2]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299 ; gen_ex:gen_enable|cnt_1[7]     ; gen_ex:gen_enable|cnt_1[7]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.300 ; tx:TTL_tx|cnt_cycle[6]         ; tx:TTL_tx|cnt_cycle[6]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; gen_ex:gen_enable|cnt_0[5]     ; gen_ex:gen_enable|cnt_0[5]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; gen_ex:gen_enable|cnt_1[4]     ; gen_ex:gen_enable|cnt_1[4]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.301 ; tx:TTL_tx|cnt_cycle[24]        ; tx:TTL_tx|cnt_cycle[24]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.301 ; tx:TTL_tx|cnt_cycle[4]         ; tx:TTL_tx|cnt_cycle[4]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.301 ; gen_ex:gen_enable|cnt_0[8]     ; gen_ex:gen_enable|cnt_0[8]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.301 ; gen_ex:gen_enable|cnt_1[6]     ; gen_ex:gen_enable|cnt_1[6]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.304 ; tx:TTL_tx|tx_state.IDLE        ; tx:TTL_tx|tx_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.423      ;
; 0.305 ; gen_ex:gen_enable|cnt_0[11]    ; gen_ex:gen_enable|cnt_0[11]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; gen_ex:gen_enable|cnt_0[1]     ; gen_ex:gen_enable|cnt_0[1]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.306 ; tx:TTL_tx|cnt_cycle[11]        ; tx:TTL_tx|cnt_cycle[11]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; tx:TTL_tx|cnt_cycle[10]        ; tx:TTL_tx|cnt_cycle[10]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; gen_ex:gen_enable|cnt_0[9]     ; gen_ex:gen_enable|cnt_0[9]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; gen_ex:gen_enable|cnt_1[1]     ; gen_ex:gen_enable|cnt_1[1]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; tx:TTL_tx|cnt_cycle[18]        ; tx:TTL_tx|cnt_cycle[18]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; tx:TTL_tx|cnt_cycle[16]        ; tx:TTL_tx|cnt_cycle[16]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; tx:TTL_tx|cnt_cycle[1]         ; tx:TTL_tx|cnt_cycle[1]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; gen_ex:gen_enable|cnt_0[7]     ; gen_ex:gen_enable|cnt_0[7]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; gen_ex:gen_enable|cnt_0[2]     ; gen_ex:gen_enable|cnt_0[2]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; gen_ex:gen_enable|cnt_1[8]     ; gen_ex:gen_enable|cnt_1[8]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.310 ; tx:TTL_tx|cnt_4[1]             ; tx:TTL_tx|cnt_4[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.429      ;
; 0.312 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|tx_state.STOP        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.317 ; tx:TTL_tx|data_8[23]           ; tx:TTL_tx|data_8[22]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.436      ;
; 0.317 ; tx:TTL_tx|data_8[28]           ; tx:TTL_tx|data_8[27]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.436      ;
; 0.317 ; tx:TTL_tx|data_8[30]           ; tx:TTL_tx|data_8[29]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.436      ;
; 0.319 ; tx:TTL_tx|tx_state.DATA        ; tx:TTL_tx|data_8[31]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.438      ;
; 0.321 ; tx:TTL_tx|tx_state.WAIT        ; tx:TTL_tx|cnt_blink[1]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.440      ;
; 0.322 ; tx:TTL_tx|data_8[3]            ; tx:TTL_tx|data_8[2]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.441      ;
; 0.322 ; tx:TTL_tx|tx_state.WAIT        ; tx:TTL_tx|cnt_blink[0]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.441      ;
; 0.328 ; debounce:ps_load|state.S_ONE   ; debounce:ps_load|state.S_WAIT0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.447      ;
; 0.336 ; tx:TTL_tx|tx_state.WAIT        ; tx:TTL_tx|cnt_blink[2]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.455      ;
; 0.338 ; tx:TTL_tx|tx_state.STOP        ; tx:TTL_tx|cnt_4[0]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.457      ;
; 0.345 ; tx:TTL_tx|shift_data[1]        ; tx:TTL_tx|shift_data[0]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.465      ;
; 0.345 ; debounce:ps_load|state.S_ONE   ; debounce:ps_load|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.464      ;
; 0.353 ; tx:TTL_tx|data_8[5]            ; tx:TTL_tx|shift_data[5]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.473      ;
; 0.361 ; tx:TTL_tx|tx_state.STOP        ; tx:TTL_tx|cnt_4[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.480      ;
; 0.361 ; tx:TTL_tx|tx_state.STOP        ; tx:TTL_tx|cnt_4[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.480      ;
; 0.364 ; debounce:ps_load|cnt[0]        ; debounce:ps_load|state.S_WAIT0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.483      ;
; 0.373 ; tx:TTL_tx|cnt_blink[0]         ; tx:TTL_tx|cnt_blink[1]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.492      ;
; 0.386 ; gen_ex:gen_enable|cnt_1[4]     ; gen_ex:gen_enable|cnt_1[9]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.505      ;
; 0.387 ; gen_ex:gen_enable|cnt_1[4]     ; gen_ex:gen_enable|cnt_1[11]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.506      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                               ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                         ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[10]    ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[12]    ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[3]     ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[4]     ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[0]     ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[10]    ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[11]    ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[1]     ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[2]     ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[3]     ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[4]     ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[5]     ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[6]     ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[7]     ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[8]     ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_1[9]     ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[16]           ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[17]           ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[18]           ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[19]           ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[20]           ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[21]           ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_cnt[0]            ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_cnt[2]            ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_blink[0]         ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_blink[1]         ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_blink[2]         ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[12]        ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[13]        ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[14]        ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[15]        ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[17]        ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[19]        ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[20]        ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[21]        ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[22]        ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[7]         ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[10]           ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[11]           ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[12]           ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[13]           ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[14]           ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[15]           ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[4]            ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[5]            ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[6]            ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[7]            ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[8]            ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[9]            ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|led_blink1           ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|led_idle             ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|shift_data[5]        ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_cnt[1]            ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_cnt[3]            ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_state.IDLE        ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_state.START       ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|tx_state.WAIT        ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[0]         ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[10]        ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[11]        ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[16]        ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[18]        ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[1]         ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[23]        ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[24]        ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[25]        ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[2]         ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[3]         ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[4]         ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[5]         ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[6]         ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[8]         ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|cnt_cycle[9]         ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|cnt[0]        ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|state.S_ONE   ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|state.S_WAIT0 ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|state.S_WAIT1 ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:ps_load|state.S_ZERO  ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; edge_detecte:edge_load|in_d1   ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; edge_detecte:edge_load|in_d2   ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[0]     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[11]    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[1]     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[2]     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[5]     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[6]     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[7]     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[8]     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gen_ex:gen_enable|cnt_0[9]     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[0]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[1]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[22]           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[23]           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[24]           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[25]           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[26]           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[27]           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[28]           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[29]           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx:TTL_tx|data_8[2]            ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; load        ; clk        ; 1.161 ; 1.764 ; Rise       ; clk             ;
; sw9         ; clk        ; 1.434 ; 2.079 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; 2.147 ; 2.787 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; 2.147 ; 2.751 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; 2.089 ; 2.719 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; 2.127 ; 2.787 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; 2.053 ; 2.669 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; load        ; clk        ; -0.787 ; -1.386 ; Rise       ; clk             ;
; sw9         ; clk        ; -1.136 ; -1.747 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; -1.128 ; -1.726 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; -1.196 ; -1.806 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; -1.168 ; -1.811 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; -1.205 ; -1.849 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; -1.128 ; -1.726 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; led_blink1 ; clk        ; 4.303 ; 4.406 ; Rise       ; clk             ;
; led_blink2 ; clk        ; 4.303 ; 4.406 ; Rise       ; clk             ;
; led_blink3 ; clk        ; 4.319 ; 4.416 ; Rise       ; clk             ;
; led_idle   ; clk        ; 3.846 ; 3.883 ; Rise       ; clk             ;
; led_no     ; clk        ; 3.883 ; 3.846 ; Rise       ; clk             ;
; txd        ; clk        ; 4.251 ; 4.323 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; led_blink1 ; clk        ; 4.203 ; 4.300 ; Rise       ; clk             ;
; led_blink2 ; clk        ; 4.203 ; 4.300 ; Rise       ; clk             ;
; led_blink3 ; clk        ; 4.219 ; 4.309 ; Rise       ; clk             ;
; led_idle   ; clk        ; 3.764 ; 3.797 ; Rise       ; clk             ;
; led_no     ; clk        ; 3.797 ; 3.764 ; Rise       ; clk             ;
; txd        ; clk        ; 4.154 ; 4.219 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 10.844 ; 0.187 ; N/A      ; N/A     ; 9.441               ;
;  clk             ; 10.844 ; 0.187 ; N/A      ; N/A     ; 9.441               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; load        ; clk        ; 2.098 ; 2.515 ; Rise       ; clk             ;
; sw9         ; clk        ; 2.610 ; 3.052 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; 3.730 ; 4.202 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; 3.730 ; 4.202 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; 3.646 ; 4.140 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; 3.700 ; 4.192 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; 3.557 ; 4.025 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; load        ; clk        ; -0.787 ; -1.386 ; Rise       ; clk             ;
; sw9         ; clk        ; -1.136 ; -1.747 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; -1.128 ; -1.726 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; -1.196 ; -1.806 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; -1.168 ; -1.811 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; -1.205 ; -1.849 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; -1.128 ; -1.726 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; led_blink1 ; clk        ; 7.111 ; 7.088 ; Rise       ; clk             ;
; led_blink2 ; clk        ; 7.111 ; 7.088 ; Rise       ; clk             ;
; led_blink3 ; clk        ; 7.129 ; 7.095 ; Rise       ; clk             ;
; led_idle   ; clk        ; 6.404 ; 6.320 ; Rise       ; clk             ;
; led_no     ; clk        ; 6.320 ; 6.404 ; Rise       ; clk             ;
; txd        ; clk        ; 7.097 ; 7.001 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; led_blink1 ; clk        ; 4.203 ; 4.300 ; Rise       ; clk             ;
; led_blink2 ; clk        ; 4.203 ; 4.300 ; Rise       ; clk             ;
; led_blink3 ; clk        ; 4.219 ; 4.309 ; Rise       ; clk             ;
; led_idle   ; clk        ; 3.764 ; 3.797 ; Rise       ; clk             ;
; led_no     ; clk        ; 3.797 ; 3.764 ; Rise       ; clk             ;
; txd        ; clk        ; 4.154 ; 4.219 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; txd            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top[2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top[3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top[4] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top[5] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_top[6] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_1[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_1[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_1[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_1[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_1[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_1[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_1[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_2[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_2[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_2[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_2[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_2[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_2[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_2[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_3[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_3[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_3[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_3[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_3[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_3[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_rxd_3[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_idle       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_blink1     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_blink2     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_blink3     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_no         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rxd                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; n_rst                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw9                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; load                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; fnd_rxd_top[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_rxd_top[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_rxd_top[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_rxd_top[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_rxd_top[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_rxd_top[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_rxd_top[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_rxd_1[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_rxd_1[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_rxd_1[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_rxd_1[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_rxd_1[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_rxd_1[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_rxd_1[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_rxd_2[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_rxd_2[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_rxd_2[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_rxd_2[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_rxd_2[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_rxd_2[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_rxd_2[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_rxd_3[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_rxd_3[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_rxd_3[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_rxd_3[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_rxd_3[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_rxd_3[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_rxd_3[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; led_idle       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; led_blink1     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; led_blink2     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; led_blink3     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; led_no         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.0402 V           ; 0.146 V                              ; 0.156 V                              ; 4.62e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.0402 V          ; 0.146 V                             ; 0.156 V                             ; 4.62e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; fnd_rxd_top[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_rxd_top[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_rxd_top[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_rxd_top[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_rxd_top[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_rxd_top[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_rxd_top[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_rxd_1[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_rxd_1[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_rxd_1[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_rxd_1[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_rxd_1[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_rxd_1[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_rxd_1[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_rxd_2[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_rxd_2[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_rxd_2[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_rxd_2[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_rxd_2[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_rxd_2[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_rxd_2[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_rxd_3[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_rxd_3[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_rxd_3[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_rxd_3[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_rxd_3[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_rxd_3[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_rxd_3[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; led_idle       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; led_blink1     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; led_blink2     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; led_blink3     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; led_no         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.52e-08 V                   ; 3.58 V              ; -0.064 V            ; 0.234 V                              ; 0.085 V                              ; 2.93e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.52e-08 V                  ; 3.58 V             ; -0.064 V           ; 0.234 V                             ; 0.085 V                             ; 2.93e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 11677    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 11677    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 225   ; 225  ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 6     ; 6    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Jun 08 19:21:31 2023
Info: Command: quartus_sta top_uart -c top_uart
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'top_uart.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 10.844
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    10.844               0.000 clk 
Info (332146): Worst-case hold slack is 0.359
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.359               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.683
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.683               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 11.723
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    11.723               0.000 clk 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.681
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.681               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 14.622
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.622               0.000 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.441
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.441               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4694 megabytes
    Info: Processing ended: Thu Jun 08 19:21:33 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


