# Base en p. 36, lo demás a partir de p. 640

.equ USART1, 0x40013800

.equ USART_SR_OFFSET, 0x00
.equ USART_SR_TXE,    1 << 7

.equ USART_DR_OFFSET,  0x04
.equ USART_BRR_OFFSET, 0x08

.equ USART_CR1_OFFSET, 0x0c
.equ USART_CR1_TE,     1 << 3
.equ USART_CR1_UE,     1 << 13

# El registro BRR contiene una escala fraccional de punto fijo llamada USARTDIV,
# documentada en p. 617. USARTDIV ajusta el divisor de reloj aplicado a f_PCLK
# (reloj de core/APB) antes de sobremuestrar. Esta implementación configura
# USART1 con un factor de sobremuestro de 16, y además f_PCLK es 24MHz según la
# tabla 8 de la datasheet del STM32F100RB (p. 34). Buscamos un baud rate estándar
# de 115200 bauds, así que
# 
#   USARTDIV = 24MHz / (16 * 115200baud) ~ 13.0
# 
# Así que la mantisa es 13 y la fracción es 0/16. La tabla 127 del manual (p.
# 621) verifica este valor.
.equ USARTDIV, 13 << 4

.global uart_init
uart_init:
	LDR r0, =USART1

	LDR r1, [r0, #USART_DR_OFFSET]
	# Preserva bits reservados. Nota: `AND` con inmediato no existe en Thumb
	LDR r2, =~0xff
	AND r1, r1, r2
	LDR r2, =usart_dr_mask
	STR r1, [r2]

	LDR r1, =USARTDIV
	STR r1, [r0, #USART_BRR_OFFSET]

	LDR r1, =(USART_CR1_UE | USART_CR1_TE)
	STR r1, [r0, #USART_CR1_OFFSET]
	BX  lr

.global uart_send
uart_send:
	LDR r1, =0xff
	AND r0, r0, r1
	LDR r1, =usart_dr_mask
	LDR r1, [r1]
	ORR r0, r0, r1

	LDR r1, =USART1
	LDR r2, =USART_SR_TXE
	.wait_for_txe:
	LDR r3, [r1, #USART_SR_OFFSET]
	TST r3, r2
	BEQ .wait_for_txe

	STR r0, [r1, #USART_DR_OFFSET]
	BX  lr

.data
usart_dr_mask: .word 0
