<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:37:13.3713</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.05.13</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-0062078</applicationNumber><claimCount>6</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>자동-제로잉 잔차 증폭 회로를 갖는 아날로그-디지털 컨버터</inventionTitle><inventionTitleEng>ANALOG-TO-DIGITAL CONVERTER WITH AUTO-ZEROING RESIDUE  AMPLIFICATION CIRCUIT</inventionTitleEng><openDate>2025.05.19</openDate><openNumber>10-2025-0069520</openNumber><originalApplicationDate>2021.08.03</originalApplicationDate><originalApplicationKind>국내출원/분할</originalApplicationKind><originalApplicationNumber>10-2021-0101709</originalApplicationNumber><originalExaminationRequestDate>2025.05.13</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03M 1/46</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03M 1/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03F 3/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020210101709</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 신호-대-잡음비의 개선을 위해 신호를 증폭하면서 자동-제로잉을 수행할 수 있는 아날로그-디지털 컨버터(analog-to-digital converter; ADC)의 일부 예들이 본원에서 개시된다. ADC들은 아날로그 입력 신호를 나타내기 위한 제 1 디지털 코드 및 제 1 디지털 코드로부터의 잔차에 기초하는 제 2 디지털 코드를 생성할 수 있으며, 아날로그 입력 신호를 나타내기 위한 디지털 출력 코드를 생성하기 위하여 제 1 디지털 코드 및 제 2 디지털 코드를 결합할 수 있다. ADC는, 제 2 디지털 코드를 생성하기 위해 잔차를 나타내는 아날로그 잔차 값의 제 2 관찰 및 제 1 관찰을 사용할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 오프셋의 소거를 위한 자동-제로잉 잔차 증폭 회로로서,상기 자동-제로잉 잔차 증폭 회로에 의해 수신된 아날로그 잔차 값의 제 1 관찰 및 상기 아날로그 잔차 값의 제 2 관찰을 증폭하기 위한 증폭 회로로서, 상기 아날로그 잔차 값은 아날로그 입력 값의 아날로그-디지털 변환으로부터 생성된 디지털 코드의 잔차이고, 상기 증폭된 제 1 관찰 및 상기 증폭된 제 2 관찰은 상기 아날로그 입력 값을 나타내는 디지털 출력 코드를 생성하기 위해 상기 디지털 코드와 함께 사용되는, 상기 증폭 회로; 및상기 증폭 회로와 상기 자동-제로잉 잔차 증폭 회로의 입력 사이에 결합되는 하나 이상의 스위치들로서, 상기 아날로그 잔차 값은 상기 자동-제로잉 증폭 회로의 상기 입력을 통해 수신되고, 상기 하나 이상의 스위치들은 상기 제 1 관찰 및 상기 제 2 관찰을 상기 증폭 회로에 선택적으로 인가하는, 상기 하나 이상의 스위치들을 포함하는, 자동-제로잉 잔차 증폭 회로.</claim></claimInfo><claimInfo><claim>2. 청구항 1에 있어서, 상기 하나 이상의 스위치들은 제 1 위상 동안 제 1 극성의 상기 제 1 관찰을 상기 증폭 회로에 인가하며, 상기 하나 이상의 스위치들은 제 2 위상 동안 제 2 극성의 상기 제 2 관찰을 상기 증폭 회로에 인가하고, 상기 제 2 극성은 상기 제 1 극성과 반대되며, 상기 제 2 위상은 상기 제 1 위상과는 별개인, 자동-제로잉 잔차 증폭 회로.</claim></claimInfo><claimInfo><claim>3. 청구항 2에 있어서,상기 하나 이상의 스위치들은 하나 이상의 스위치들의 제 1 그룹을 포함하며, 상기 자동-제로잉 잔차 증폭 회로는:제 1 전하들을 저장하고 상기 제 1 전하들을 결합하기 위한 제 1 커패시터 및 제 2 커패시터;제 2 전하들을 저장하고 상기 제 2 전하들을 결합하기 위한 제 3 커패시터 및 제 4 커패시터; 및상기 증폭 회로와 상기 제 1 커패시터, 상기 제 2 커패시터, 상기 제 3 커패시터, 및 상기 제 4 커패시터 사이에 결합되는 하나 이상의 스위치들의 제 2 그룹으로서, 하나 이상의 스위치들의 상기 제 2 그룹은 상기 제 1 관찰 및 상기 제 2 관찰을 상기 제 1 커패시터, 상기 제 2 커패시터, 상기 제 3 커패시터, 및 상기 제 4 커패시터에 선택적으로 인가하며, 상기 제 1 관찰 및 상기 제 2 관찰은 상기 제 1 커패시터 및 상기 제 2 커패시터 상에 상기 제 1 전하들을 형성하고 상기 제 3 커패시터 및 상기 제 4 커패시터 상에 상기 제 2 전하들을 형성하는, 하나 이상의 스위치들의 상기 제 2 그룹을 더 포함하는, 자동-제로잉 잔차 증폭 회로.</claim></claimInfo><claimInfo><claim>4. 청구항 3에 있어서, 하나 이상의 스위치들의 상기 제 2 그룹은 상기 제 1 위상 동안 상기 제 1 관찰을 상기 제 2 커패시터 및 상기 제 3 커패시터에 인가하며, 하나 이상의 스위치들의 상기 제 2 그룹은 상기 제 2 위상 동안 상기 제 2 관찰을 상기 제 1 커패시터 및 상기 제 4 커패시터에 인가하는, 자동-제로잉 잔차 증폭 회로.</claim></claimInfo><claimInfo><claim>5. 청구항 3에 있어서, 상기 자동-제로잉 잔차 증폭 회로는 상기 제 1 커패시터, 상기 제 2 커패시터, 상기 제 3 커패시터, 및 상기 제 4 커패시터와 상기 자동-제로잉 잔차 증폭 회로의 출력 사이에 결합되는 하나 이상의 스위치들의 제 3 그룹을 더 포함하며, 하나 이상의 스위치들의 상기 제 3 그룹은 상기 제 1 커패시터 및 상기 제 2 커패시터의 상기 제 1 전하들이 제 3 위상 동안 결합되게끔 하고, 하나 이상의 스위치들의 상기 제 3 그룹은 상기 제 3 커패시터 및 상기 제 4 커패시터의 상기 제 2 전하들이 상기 제 3 위상 동안 결합되게끔 하며, 상기 제 3 위상은 상기 제 1 위상 및 상기 제 2 위상과는 별개인, 자동-제로잉 잔차 증폭 회로.</claim></claimInfo><claimInfo><claim>6. 청구항 1에 있어서, 상기 자동-제로잉 잔차 증폭 회로는 상기 증폭 회로의 입력과 상기 증폭 회로의 출력 사이에 결합되는 하나 이상의 커패시터들을 더 포함하며, 상기 하나 이상의 커패시터들은 상기 자동-제로잉 잔차 증폭 회로에 대한 피드백을 제공하는, 자동-제로잉 잔차 증폭 회로.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국, 매사추세츠 (우편번호 *****), 윌밍턴, 원 아날로그 웨이</address><code>519990044246</code><country>미국</country><engName>Analog Devices, Inc.</engName><name>아나로그 디바이시즈 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국, 매사추세츠 (우편번호 *****), ...</address><code> </code><country>덴마크</country><engName>STEENSGAARD-MADSEN, Jesper</engName><name>스틴스가드-매드슨 제스퍼</name></inventorInfo><inventorInfo><address>미국, 매사추세츠 (우편번호 *****), ...</address><code> </code><country>미국</country><engName>THOMAS, Andrew</engName><name>토마스 앤드류</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.08.11</priorityApplicationDate><priorityApplicationNumber>16/990,410</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application] Patent Application</documentEngName><documentName>[분할출원]특허출원서</documentName><receiptDate>2025.05.13</receiptDate><receiptNumber>1-1-2025-0534652-39</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250062078.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93ce9754784d6c58958f9829e1021328f1180c2cadf8308d3c8498c048b7e83df8f62872a9a995ec763502eb28a3e980d7e325cf38e8bcdb82</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf0601657871ddbb1a92f861592061b4b7942238a34841b835a2966e611f1c8bf274de341531d9a30177571f3c100773b3f0dc47f8fa911bfa</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>