<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
  This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).

  <lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(500,340)" to="(550,340)"/>
    <wire from="(500,460)" to="(550,460)"/>
    <wire from="(220,440)" to="(270,440)"/>
    <wire from="(220,560)" to="(270,560)"/>
    <wire from="(270,230)" to="(270,240)"/>
    <wire from="(330,310)" to="(330,330)"/>
    <wire from="(610,420)" to="(650,420)"/>
    <wire from="(610,380)" to="(650,380)"/>
    <wire from="(330,250)" to="(330,270)"/>
    <wire from="(180,270)" to="(180,350)"/>
    <wire from="(170,440)" to="(170,520)"/>
    <wire from="(450,340)" to="(450,420)"/>
    <wire from="(330,520)" to="(370,520)"/>
    <wire from="(330,480)" to="(370,480)"/>
    <wire from="(170,310)" to="(270,310)"/>
    <wire from="(150,350)" to="(180,350)"/>
    <wire from="(180,270)" to="(270,270)"/>
    <wire from="(450,340)" to="(470,340)"/>
    <wire from="(430,340)" to="(450,340)"/>
    <wire from="(150,440)" to="(170,440)"/>
    <wire from="(170,440)" to="(190,440)"/>
    <wire from="(420,500)" to="(430,500)"/>
    <wire from="(460,460)" to="(470,460)"/>
    <wire from="(320,460)" to="(330,460)"/>
    <wire from="(320,540)" to="(330,540)"/>
    <wire from="(430,290)" to="(430,340)"/>
    <wire from="(180,560)" to="(190,560)"/>
    <wire from="(600,360)" to="(610,360)"/>
    <wire from="(600,440)" to="(610,440)"/>
    <wire from="(550,340)" to="(550,350)"/>
    <wire from="(220,230)" to="(270,230)"/>
    <wire from="(220,350)" to="(270,350)"/>
    <wire from="(270,440)" to="(270,450)"/>
    <wire from="(330,460)" to="(330,480)"/>
    <wire from="(330,520)" to="(330,540)"/>
    <wire from="(170,230)" to="(170,310)"/>
    <wire from="(180,480)" to="(180,560)"/>
    <wire from="(460,380)" to="(460,460)"/>
    <wire from="(450,420)" to="(550,420)"/>
    <wire from="(610,360)" to="(610,380)"/>
    <wire from="(610,420)" to="(610,440)"/>
    <wire from="(330,310)" to="(370,310)"/>
    <wire from="(330,270)" to="(370,270)"/>
    <wire from="(170,520)" to="(270,520)"/>
    <wire from="(150,560)" to="(180,560)"/>
    <wire from="(460,380)" to="(550,380)"/>
    <wire from="(430,460)" to="(460,460)"/>
    <wire from="(180,480)" to="(270,480)"/>
    <wire from="(700,400)" to="(720,400)"/>
    <wire from="(150,230)" to="(170,230)"/>
    <wire from="(170,230)" to="(190,230)"/>
    <wire from="(430,460)" to="(430,500)"/>
    <wire from="(420,290)" to="(430,290)"/>
    <wire from="(320,250)" to="(330,250)"/>
    <wire from="(320,330)" to="(330,330)"/>
    <wire from="(180,350)" to="(190,350)"/>
    <comp lib="1" loc="(600,360)" name="AND Gate"/>
    <comp lib="6" loc="(138,419)" name="Text">
      <a name="text" val="S3"/>
    </comp>
    <comp lib="1" loc="(320,250)" name="AND Gate"/>
    <comp lib="0" loc="(720,400)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(600,440)" name="AND Gate"/>
    <comp lib="1" loc="(420,500)" name="OR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(500,340)" name="NOT Gate"/>
    <comp lib="1" loc="(700,400)" name="OR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(150,560)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(500,460)" name="NOT Gate"/>
    <comp lib="6" loc="(533,237)" name="Text">
      <a name="text" val="2-inputs AND * 6"/>
    </comp>
    <comp lib="0" loc="(150,350)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(420,290)" name="OR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="6" loc="(730,377)" name="Text">
      <a name="text" val="Y"/>
    </comp>
    <comp lib="6" loc="(142,208)" name="Text">
      <a name="text" val="S1"/>
    </comp>
    <comp lib="1" loc="(320,540)" name="AND Gate"/>
    <comp lib="1" loc="(320,460)" name="AND Gate"/>
    <comp lib="1" loc="(320,330)" name="AND Gate"/>
    <comp lib="6" loc="(338,162)" name="Text">
      <a name="text" val="412770116 許嘉隆 AI-2B"/>
    </comp>
    <comp lib="1" loc="(220,230)" name="NOT Gate"/>
    <comp lib="6" loc="(658,237)" name="Text">
      <a name="text" val="Total: 15"/>
    </comp>
    <comp lib="6" loc="(139,543)" name="Text">
      <a name="text" val="S4"/>
    </comp>
    <comp lib="1" loc="(220,560)" name="NOT Gate"/>
    <comp lib="0" loc="(150,440)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(220,440)" name="NOT Gate"/>
    <comp lib="6" loc="(528,264)" name="Text">
      <a name="text" val="2-inputs OR * 3"/>
    </comp>
    <comp lib="6" loc="(510,162)" name="Text">
      <a name="text" val="Logical Design HW-1"/>
    </comp>
    <comp lib="1" loc="(220,350)" name="NOT Gate"/>
    <comp lib="0" loc="(150,230)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(139,328)" name="Text">
      <a name="text" val="S2"/>
    </comp>
    <comp lib="6" loc="(532,292)" name="Text">
      <a name="text" val="1-inputs NOT * 6"/>
    </comp>
  </circuit>
</project>
