// Generated by CIRCT firtool-1.62.0
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

// Standard header to adapt well known macros for prints and assertions.

// Users can define 'PRINTF_COND' to add an extra gate to prints.
`ifndef PRINTF_COND_
  `ifdef PRINTF_COND
    `define PRINTF_COND_ (`PRINTF_COND)
  `else  // PRINTF_COND
    `define PRINTF_COND_ 1
  `endif // PRINTF_COND
`endif // not def PRINTF_COND_

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

module InstructionCache(	// ventus/src/L1Cache/ICache/ICache.scala:79:7
  input         clock,	// ventus/src/L1Cache/ICache/ICache.scala:79:7
                reset,	// ventus/src/L1Cache/ICache/ICache.scala:79:7
                io_coreReq_valid,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
  input  [31:0] io_coreReq_bits_addr,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
  input  [1:0]  io_coreReq_bits_mask,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
  input  [2:0]  io_coreReq_bits_warpid,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
  input         io_externalFlushPipe_valid,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
  input  [2:0]  io_externalFlushPipe_bits_warpid,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
  output        io_coreRsp_valid,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
  output [31:0] io_coreRsp_bits_addr,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
  output [63:0] io_coreRsp_bits_data,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
  output [1:0]  io_coreRsp_bits_mask,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
  output [2:0]  io_coreRsp_bits_warpid,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
  output [1:0]  io_coreRsp_bits_status,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
  output        io_memRsp_ready,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
  input         io_memRsp_valid,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
  input  [4:0]  io_memRsp_bits_d_source,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
  input  [33:0] io_memRsp_bits_d_addr,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
  input  [31:0] io_memRsp_bits_d_data_0,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_1,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_2,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_3,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_4,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_5,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_6,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_7,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_8,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_9,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_10,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_11,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_12,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_13,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_14,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_15,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_16,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_17,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_18,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_19,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_20,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_21,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_22,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_23,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_24,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_25,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_26,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_27,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_28,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_29,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_30,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memRsp_bits_d_data_31,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
  input         io_memReq_ready,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
  output        io_memReq_valid,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
  output [4:0]  io_memReq_bits_a_source,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
  output [31:0] io_memReq_bits_a_addr,	// ventus/src/L1Cache/ICache/ICache.scala:80:14
                io_memReq_bits_spike_info_vaddr	// ventus/src/L1Cache/ICache/ICache.scala:80:14
);

  wire          _memRsp_Q_io_deq_valid;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [4:0]    _memRsp_Q_io_deq_bits_d_source;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_0;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_1;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_2;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_3;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_4;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_5;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_6;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_7;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_8;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_9;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_10;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_11;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_12;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_13;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_14;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_15;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_16;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_17;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_18;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_19;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_20;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_21;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_22;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_23;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_24;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_25;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_26;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_27;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_28;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_29;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_30;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire [31:0]   _memRsp_Q_io_deq_bits_d_data_31;	// ventus/src/L1Cache/ICache/ICache.scala:99:24
  wire          _mshrAccess_io_missReq_ready;	// ventus/src/L1Cache/ICache/ICache.scala:97:26
  wire          _mshrAccess_io_missRspIn_ready;	// ventus/src/L1Cache/ICache/ICache.scala:97:26
  wire [24:0]   _mshrAccess_io_missRspOut_bits_blockAddr;	// ventus/src/L1Cache/ICache/ICache.scala:97:26
  wire [24:0]   _mshrAccess_io_miss2mem_bits_blockAddr;	// ventus/src/L1Cache/ICache/ICache.scala:97:26
  wire [1:0]    _mshrAccess_io_miss2mem_bits_instrId;	// ventus/src/L1Cache/ICache/ICache.scala:97:26
  wire [1023:0] _dataAccess_io_r_resp_data_0;	// ventus/src/L1Cache/ICache/ICache.scala:84:26
  wire [1023:0] _dataAccess_io_r_resp_data_1;	// ventus/src/L1Cache/ICache/ICache.scala:84:26
  wire [1:0]    _tagAccess_io_waymaskReplacement;	// ventus/src/L1Cache/ICache/ICache.scala:83:25
  wire [1:0]    _tagAccess_io_waymaskHit_st1;	// ventus/src/L1Cache/ICache/ICache.scala:83:25
  wire          _tagAccess_io_hit_st1;	// ventus/src/L1Cache/ICache/ICache.scala:83:25
  reg           coreReqFire_st1;	// ventus/src/L1Cache/ICache/ICache.scala:107:32
  reg           coreReqFire_st2;	// ventus/src/L1Cache/ICache/ICache.scala:108:32
  wire          cacheMiss_st1 = ~_tagAccess_io_hit_st1 & coreReqFire_st1;	// ventus/src/L1Cache/ICache/ICache.scala:83:25, :107:32, :115:{23,45}
  reg  [2:0]    warpid_st1;	// ventus/src/L1Cache/ICache/ICache.scala:120:29
  reg  [1:0]    mask_st1;	// ventus/src/L1Cache/ICache/ICache.scala:121:27
  reg  [2:0]    warpid_st2;	// ventus/src/L1Cache/ICache/ICache.scala:122:27
  reg  [1:0]    mask_st2;	// ventus/src/L1Cache/ICache/ICache.scala:123:25
  reg  [31:0]   addr_st1;	// ventus/src/L1Cache/ICache/ICache.scala:124:27
  reg  [31:0]   addr_st2;	// ventus/src/L1Cache/ICache/ICache.scala:125:25
  wire          ShouldFlushCoreRsp_st1 =
    warpid_st1 == io_externalFlushPipe_bits_warpid & io_externalFlushPipe_valid;	// ventus/src/L1Cache/ICache/ICache.scala:120:29, :139:{40,77}
  wire          ShouldFlushCoreRsp_st0 =
    io_coreReq_bits_warpid == io_externalFlushPipe_bits_warpid
    & io_externalFlushPipe_valid;	// ventus/src/L1Cache/ICache/ICache.scala:140:{52,89}
  reg  [31:0]   pipeReqAddr_st1;	// ventus/src/L1Cache/ICache/ICache.scala:142:34
  wire          _dataAccess_io_w_req_valid_T =
    _mshrAccess_io_missRspIn_ready & _memRsp_Q_io_deq_valid;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/L1Cache/ICache/ICache.scala:97:26, :99:24
  wire [1023:0] memRsp_QData =
    {_memRsp_Q_io_deq_bits_d_data_31,
     _memRsp_Q_io_deq_bits_d_data_30,
     _memRsp_Q_io_deq_bits_d_data_29,
     _memRsp_Q_io_deq_bits_d_data_28,
     _memRsp_Q_io_deq_bits_d_data_27,
     _memRsp_Q_io_deq_bits_d_data_26,
     _memRsp_Q_io_deq_bits_d_data_25,
     _memRsp_Q_io_deq_bits_d_data_24,
     _memRsp_Q_io_deq_bits_d_data_23,
     _memRsp_Q_io_deq_bits_d_data_22,
     _memRsp_Q_io_deq_bits_d_data_21,
     _memRsp_Q_io_deq_bits_d_data_20,
     _memRsp_Q_io_deq_bits_d_data_19,
     _memRsp_Q_io_deq_bits_d_data_18,
     _memRsp_Q_io_deq_bits_d_data_17,
     _memRsp_Q_io_deq_bits_d_data_16,
     _memRsp_Q_io_deq_bits_d_data_15,
     _memRsp_Q_io_deq_bits_d_data_14,
     _memRsp_Q_io_deq_bits_d_data_13,
     _memRsp_Q_io_deq_bits_d_data_12,
     _memRsp_Q_io_deq_bits_d_data_11,
     _memRsp_Q_io_deq_bits_d_data_10,
     _memRsp_Q_io_deq_bits_d_data_9,
     _memRsp_Q_io_deq_bits_d_data_8,
     _memRsp_Q_io_deq_bits_d_data_7,
     _memRsp_Q_io_deq_bits_d_data_6,
     _memRsp_Q_io_deq_bits_d_data_5,
     _memRsp_Q_io_deq_bits_d_data_4,
     _memRsp_Q_io_deq_bits_d_data_3,
     _memRsp_Q_io_deq_bits_d_data_2,
     _memRsp_Q_io_deq_bits_d_data_1,
     _memRsp_Q_io_deq_bits_d_data_0};	// ventus/src/L1Cache/ICache/ICache.scala:99:24, :158:47
  `ifndef SYNTHESIS	// ventus/src/L1Cache/ICache/ICache.scala:185:11
    always @(posedge clock) begin	// ventus/src/L1Cache/ICache/ICache.scala:185:11
      if (~reset & pipeReqAddr_st1[2]) begin	// ventus/src/L1Cache/ICache/ICache.scala:142:34, :185:{11,31}, ventus/src/L1Cache/L1CacheParameters.scala:63:40
        if (`ASSERT_VERBOSE_COND_)	// ventus/src/L1Cache/ICache/ICache.scala:185:11
          $error("Assertion failed\n    at ICache.scala:185 assert(blockOffset_sel_st1(log2Ceil(num_fetch)-1,0).orR === false.B)\n");	// ventus/src/L1Cache/ICache/ICache.scala:185:11
        if (`STOP_COND_)	// ventus/src/L1Cache/ICache/ICache.scala:185:11
          $fatal;	// ventus/src/L1Cache/ICache/ICache.scala:185:11
      end
    end // always @(posedge)
  `endif // not def SYNTHESIS
  reg  [63:0]   data_after_blockOffset_st2;	// ventus/src/L1Cache/ICache/ICache.scala:196:43
  reg           OrderViolation_st2;	// ventus/src/L1Cache/ICache/ICache.scala:200:35
  reg           Status_st1_REG;	// ventus/src/L1Cache/ICache/ICache.scala:217:31
  reg           Status_st2_REG;	// ventus/src/L1Cache/ICache/ICache.scala:220:31
  reg  [1:0]    Status_st2_REG_1;	// ventus/src/L1Cache/ICache/ICache.scala:220:71
  reg           OrderViolation_st3;	// ventus/src/L1Cache/ICache/ICache.scala:268:35
  reg  [2:0]    warpid_st3;	// ventus/src/L1Cache/ICache/ICache.scala:269:27
  reg           cacheMiss_st2;	// ventus/src/L1Cache/ICache/ICache.scala:270:30
  reg           cacheMiss_st3;	// ventus/src/L1Cache/ICache/ICache.scala:271:30
  wire          OrderViolation_st1 =
    warpid_st1 == warpid_st2 & cacheMiss_st2 & ~OrderViolation_st2
    | warpid_st1 == warpid_st3 & cacheMiss_st3 & ~OrderViolation_st3;	// ventus/src/L1Cache/ICache/ICache.scala:120:29, :122:27, :200:35, :201:42, :268:35, :269:27, :270:30, :271:30, :273:37, :274:37, :276:{61,85,123,126}
  always @(posedge clock) begin	// ventus/src/L1Cache/ICache/ICache.scala:79:7
    automatic logic [1023:0] _data_after_blockOffset_st1_T_1;	// ventus/src/L1Cache/ICache/ICache.scala:192:60
    if (reset) begin	// ventus/src/L1Cache/ICache/ICache.scala:79:7
      coreReqFire_st1 <= 1'h0;	// ventus/src/L1Cache/ICache/ICache.scala:107:{32,52}
      coreReqFire_st2 <= 1'h0;	// ventus/src/L1Cache/ICache/ICache.scala:107:52, :108:32
      pipeReqAddr_st1 <= 32'h0;	// ventus/src/L1Cache/ICache/ICache.scala:142:34
      OrderViolation_st2 <= 1'h0;	// ventus/src/L1Cache/ICache/ICache.scala:107:52, :200:35
    end
    else begin	// ventus/src/L1Cache/ICache/ICache.scala:79:7
      coreReqFire_st1 <= io_coreReq_valid & ~ShouldFlushCoreRsp_st0;	// ventus/src/L1Cache/ICache/ICache.scala:107:{32,49,52}, :140:89
      coreReqFire_st2 <= coreReqFire_st1 & ~ShouldFlushCoreRsp_st1;	// ventus/src/L1Cache/ICache/ICache.scala:107:32, :108:{32,49,52}, :139:77
      if (io_coreReq_valid)	// ventus/src/L1Cache/ICache/ICache.scala:80:14
        pipeReqAddr_st1 <= io_coreReq_bits_addr;	// ventus/src/L1Cache/ICache/ICache.scala:142:34
      OrderViolation_st2 <= OrderViolation_st1;	// ventus/src/L1Cache/ICache/ICache.scala:200:35, :276:85
    end
    warpid_st1 <= io_coreReq_bits_warpid;	// ventus/src/L1Cache/ICache/ICache.scala:120:29
    mask_st1 <= io_coreReq_bits_mask;	// ventus/src/L1Cache/ICache/ICache.scala:121:27
    warpid_st2 <= warpid_st1;	// ventus/src/L1Cache/ICache/ICache.scala:120:29, :122:27
    mask_st2 <= mask_st1;	// ventus/src/L1Cache/ICache/ICache.scala:121:27, :123:25
    addr_st1 <= io_coreReq_bits_addr;	// ventus/src/L1Cache/ICache/ICache.scala:124:27
    addr_st2 <= addr_st1;	// ventus/src/L1Cache/ICache/ICache.scala:124:27, :125:25
    _data_after_blockOffset_st1_T_1 =
      (_tagAccess_io_waymaskHit_st1[1]
         ? _dataAccess_io_r_resp_data_1
         : _dataAccess_io_r_resp_data_0) >> {1014'h0, pipeReqAddr_st1[6:2], 5'h0};	// src/main/scala/chisel3/util/CircuitMath.scala:28:8, ventus/src/L1Cache/ICache/ICache.scala:83:25, :84:26, :142:34, :192:{60,84}, ventus/src/L1Cache/L1CacheParameters.scala:63:40
    data_after_blockOffset_st2 <= _data_after_blockOffset_st1_T_1[63:0];	// ventus/src/L1Cache/ICache/ICache.scala:192:{32,60,90}, :196:43
    Status_st1_REG <= ShouldFlushCoreRsp_st0;	// ventus/src/L1Cache/ICache/ICache.scala:140:89, :217:31
    Status_st2_REG <= ShouldFlushCoreRsp_st1;	// ventus/src/L1Cache/ICache/ICache.scala:139:77, :220:31
    Status_st2_REG_1 <=
      Status_st1_REG
        ? 2'h2
        : {cacheMiss_st1 & ~(_mshrAccess_io_missReq_ready & cacheMiss_st1)
             | OrderViolation_st1,
           cacheMiss_st1};	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/L1Cache/ICache/ICache.scala:97:26, :115:45, :217:{23,31,68}, :218:{20,23,52}, :220:71, :276:85
    OrderViolation_st3 <= OrderViolation_st2;	// ventus/src/L1Cache/ICache/ICache.scala:200:35, :268:35
    warpid_st3 <= warpid_st2;	// ventus/src/L1Cache/ICache/ICache.scala:122:27, :269:27
    cacheMiss_st2 <= ~ShouldFlushCoreRsp_st1 & cacheMiss_st1;	// ventus/src/L1Cache/ICache/ICache.scala:115:45, :139:77, :270:{30,34}
    cacheMiss_st3 <= cacheMiss_st2;	// ventus/src/L1Cache/ICache/ICache.scala:270:30, :271:30
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_	// ventus/src/L1Cache/ICache/ICache.scala:79:7
    `ifdef FIRRTL_BEFORE_INITIAL	// ventus/src/L1Cache/ICache/ICache.scala:79:7
      `FIRRTL_BEFORE_INITIAL	// ventus/src/L1Cache/ICache/ICache.scala:79:7
    `endif // FIRRTL_BEFORE_INITIAL
    initial begin	// ventus/src/L1Cache/ICache/ICache.scala:79:7
      automatic logic [31:0] _RANDOM[0:5];	// ventus/src/L1Cache/ICache/ICache.scala:79:7
      `ifdef INIT_RANDOM_PROLOG_	// ventus/src/L1Cache/ICache/ICache.scala:79:7
        `INIT_RANDOM_PROLOG_	// ventus/src/L1Cache/ICache/ICache.scala:79:7
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT	// ventus/src/L1Cache/ICache/ICache.scala:79:7
        for (logic [2:0] i = 3'h0; i < 3'h6; i += 3'h1) begin
          _RANDOM[i] = `RANDOM;	// ventus/src/L1Cache/ICache/ICache.scala:79:7
        end	// ventus/src/L1Cache/ICache/ICache.scala:79:7
        coreReqFire_st1 = _RANDOM[3'h0][0];	// ventus/src/L1Cache/ICache/ICache.scala:79:7, :107:32
        coreReqFire_st2 = _RANDOM[3'h0][1];	// ventus/src/L1Cache/ICache/ICache.scala:79:7, :107:32, :108:32
        warpid_st1 = _RANDOM[3'h0][5:3];	// ventus/src/L1Cache/ICache/ICache.scala:79:7, :107:32, :120:29
        mask_st1 = _RANDOM[3'h0][7:6];	// ventus/src/L1Cache/ICache/ICache.scala:79:7, :107:32, :121:27
        warpid_st2 = _RANDOM[3'h0][10:8];	// ventus/src/L1Cache/ICache/ICache.scala:79:7, :107:32, :122:27
        mask_st2 = _RANDOM[3'h0][12:11];	// ventus/src/L1Cache/ICache/ICache.scala:79:7, :107:32, :123:25
        addr_st1 = {_RANDOM[3'h0][31:13], _RANDOM[3'h1][12:0]};	// ventus/src/L1Cache/ICache/ICache.scala:79:7, :107:32, :124:27
        addr_st2 = {_RANDOM[3'h1][31:13], _RANDOM[3'h2][12:0]};	// ventus/src/L1Cache/ICache/ICache.scala:79:7, :124:27, :125:25
        pipeReqAddr_st1 = {_RANDOM[3'h2][31:13], _RANDOM[3'h3][12:0]};	// ventus/src/L1Cache/ICache/ICache.scala:79:7, :125:25, :142:34
        data_after_blockOffset_st2 =
          {_RANDOM[3'h3][31:13], _RANDOM[3'h4], _RANDOM[3'h5][12:0]};	// ventus/src/L1Cache/ICache/ICache.scala:79:7, :142:34, :196:43
        OrderViolation_st2 = _RANDOM[3'h5][13];	// ventus/src/L1Cache/ICache/ICache.scala:79:7, :196:43, :200:35
        Status_st1_REG = _RANDOM[3'h5][14];	// ventus/src/L1Cache/ICache/ICache.scala:79:7, :196:43, :217:31
        Status_st2_REG = _RANDOM[3'h5][15];	// ventus/src/L1Cache/ICache/ICache.scala:79:7, :196:43, :220:31
        Status_st2_REG_1 = _RANDOM[3'h5][17:16];	// ventus/src/L1Cache/ICache/ICache.scala:79:7, :196:43, :220:71
        OrderViolation_st3 = _RANDOM[3'h5][18];	// ventus/src/L1Cache/ICache/ICache.scala:79:7, :196:43, :268:35
        warpid_st3 = _RANDOM[3'h5][21:19];	// ventus/src/L1Cache/ICache/ICache.scala:79:7, :196:43, :269:27
        cacheMiss_st2 = _RANDOM[3'h5][22];	// ventus/src/L1Cache/ICache/ICache.scala:79:7, :196:43, :270:30
        cacheMiss_st3 = _RANDOM[3'h5][23];	// ventus/src/L1Cache/ICache/ICache.scala:79:7, :196:43, :271:30
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL	// ventus/src/L1Cache/ICache/ICache.scala:79:7
      `FIRRTL_AFTER_INITIAL	// ventus/src/L1Cache/ICache/ICache.scala:79:7
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  L1TagAccess_ICache tagAccess (	// ventus/src/L1Cache/ICache/ICache.scala:83:25
    .clock                 (clock),
    .reset                 (reset),
    .io_r_req_valid        (io_coreReq_valid & ~ShouldFlushCoreRsp_st0),	// ventus/src/L1Cache/ICache/ICache.scala:107:52, :140:89, :145:47
    .io_r_req_bits_setIdx  (io_coreReq_bits_addr[14:7]),	// ventus/src/L1Cache/L1CacheParameters.scala:56:9
    .io_tagFromCore_st1    (pipeReqAddr_st1[31:15]),	// ventus/src/L1Cache/ICache/ICache.scala:142:34, ventus/src/L1Cache/L1CacheParameters.scala:54:35
    .io_w_req_valid        (_dataAccess_io_w_req_valid_T),	// src/main/scala/chisel3/util/Decoupled.scala:51:35
    .io_w_req_bits_setIdx  (_mshrAccess_io_missRspOut_bits_blockAddr[7:0]),	// ventus/src/L1Cache/ICache/ICache.scala:97:26, ventus/src/L1Cache/L1CacheParameters.scala:58:9
    .io_w_req_bits_data_0  (_mshrAccess_io_missRspOut_bits_blockAddr[24:8]),	// ventus/src/L1Cache/ICache/ICache.scala:97:26, ventus/src/L1Cache/L1CacheParameters.scala:54:35
    .io_w_req_bits_data_1  (_mshrAccess_io_missRspOut_bits_blockAddr[24:8]),	// ventus/src/L1Cache/ICache/ICache.scala:97:26, ventus/src/L1Cache/L1CacheParameters.scala:54:35
    .io_waymaskReplacement (_tagAccess_io_waymaskReplacement),
    .io_waymaskHit_st1     (_tagAccess_io_waymaskHit_st1),
    .io_hit_st1            (_tagAccess_io_hit_st1)
  );
  SRAMTemplate_1 dataAccess (	// ventus/src/L1Cache/ICache/ICache.scala:84:26
    .clock                 (clock),
    .reset                 (reset),
    .io_r_req_valid        (io_coreReq_valid & ~ShouldFlushCoreRsp_st0),	// ventus/src/L1Cache/ICache/ICache.scala:107:52, :140:89, :179:48
    .io_r_req_bits_setIdx  (io_coreReq_bits_addr[14:7]),	// ventus/src/L1Cache/L1CacheParameters.scala:56:9
    .io_r_resp_data_0      (_dataAccess_io_r_resp_data_0),
    .io_r_resp_data_1      (_dataAccess_io_r_resp_data_1),
    .io_w_req_valid        (_dataAccess_io_w_req_valid_T),	// src/main/scala/chisel3/util/Decoupled.scala:51:35
    .io_w_req_bits_setIdx  (_mshrAccess_io_missRspOut_bits_blockAddr[7:0]),	// ventus/src/L1Cache/ICache/ICache.scala:97:26, ventus/src/L1Cache/L1CacheParameters.scala:58:9
    .io_w_req_bits_data_0  (memRsp_QData),	// ventus/src/L1Cache/ICache/ICache.scala:158:47
    .io_w_req_bits_data_1  (memRsp_QData),	// ventus/src/L1Cache/ICache/ICache.scala:158:47
    .io_w_req_bits_waymask (_tagAccess_io_waymaskReplacement)	// ventus/src/L1Cache/ICache/ICache.scala:83:25
  );
  MSHR mshrAccess (	// ventus/src/L1Cache/ICache/ICache.scala:97:26
    .clock                        (clock),
    .reset                        (reset),
    .io_missReq_ready             (_mshrAccess_io_missReq_ready),
    .io_missReq_valid             (cacheMiss_st1),	// ventus/src/L1Cache/ICache/ICache.scala:115:45
    .io_missReq_bits_blockAddr    (pipeReqAddr_st1[31:7]),	// ventus/src/L1Cache/ICache/ICache.scala:142:34, ventus/src/L1Cache/L1CacheParameters.scala:66:41
    .io_missRspIn_ready           (_mshrAccess_io_missRspIn_ready),
    .io_missRspIn_valid           (_memRsp_Q_io_deq_valid),	// ventus/src/L1Cache/ICache/ICache.scala:99:24
    .io_missRspIn_bits_EntryIdx   (_memRsp_Q_io_deq_bits_d_source),	// ventus/src/L1Cache/ICache/ICache.scala:99:24
    .io_missRspOut_bits_blockAddr (_mshrAccess_io_missRspOut_bits_blockAddr),
    .io_miss2mem_ready            (io_memReq_ready),
    .io_miss2mem_valid            (io_memReq_valid),
    .io_miss2mem_bits_blockAddr   (_mshrAccess_io_miss2mem_bits_blockAddr),
    .io_miss2mem_bits_instrId     (_mshrAccess_io_miss2mem_bits_instrId)
  );
  Queue2_ICacheMemRsp memRsp_Q (	// ventus/src/L1Cache/ICache/ICache.scala:99:24
    .clock                 (clock),
    .reset                 (reset),
    .io_enq_ready          (io_memRsp_ready),
    .io_enq_valid          (io_memRsp_valid),
    .io_enq_bits_d_source  (io_memRsp_bits_d_source),
    .io_enq_bits_d_addr    (io_memRsp_bits_d_addr),
    .io_enq_bits_d_data_0  (io_memRsp_bits_d_data_0),
    .io_enq_bits_d_data_1  (io_memRsp_bits_d_data_1),
    .io_enq_bits_d_data_2  (io_memRsp_bits_d_data_2),
    .io_enq_bits_d_data_3  (io_memRsp_bits_d_data_3),
    .io_enq_bits_d_data_4  (io_memRsp_bits_d_data_4),
    .io_enq_bits_d_data_5  (io_memRsp_bits_d_data_5),
    .io_enq_bits_d_data_6  (io_memRsp_bits_d_data_6),
    .io_enq_bits_d_data_7  (io_memRsp_bits_d_data_7),
    .io_enq_bits_d_data_8  (io_memRsp_bits_d_data_8),
    .io_enq_bits_d_data_9  (io_memRsp_bits_d_data_9),
    .io_enq_bits_d_data_10 (io_memRsp_bits_d_data_10),
    .io_enq_bits_d_data_11 (io_memRsp_bits_d_data_11),
    .io_enq_bits_d_data_12 (io_memRsp_bits_d_data_12),
    .io_enq_bits_d_data_13 (io_memRsp_bits_d_data_13),
    .io_enq_bits_d_data_14 (io_memRsp_bits_d_data_14),
    .io_enq_bits_d_data_15 (io_memRsp_bits_d_data_15),
    .io_enq_bits_d_data_16 (io_memRsp_bits_d_data_16),
    .io_enq_bits_d_data_17 (io_memRsp_bits_d_data_17),
    .io_enq_bits_d_data_18 (io_memRsp_bits_d_data_18),
    .io_enq_bits_d_data_19 (io_memRsp_bits_d_data_19),
    .io_enq_bits_d_data_20 (io_memRsp_bits_d_data_20),
    .io_enq_bits_d_data_21 (io_memRsp_bits_d_data_21),
    .io_enq_bits_d_data_22 (io_memRsp_bits_d_data_22),
    .io_enq_bits_d_data_23 (io_memRsp_bits_d_data_23),
    .io_enq_bits_d_data_24 (io_memRsp_bits_d_data_24),
    .io_enq_bits_d_data_25 (io_memRsp_bits_d_data_25),
    .io_enq_bits_d_data_26 (io_memRsp_bits_d_data_26),
    .io_enq_bits_d_data_27 (io_memRsp_bits_d_data_27),
    .io_enq_bits_d_data_28 (io_memRsp_bits_d_data_28),
    .io_enq_bits_d_data_29 (io_memRsp_bits_d_data_29),
    .io_enq_bits_d_data_30 (io_memRsp_bits_d_data_30),
    .io_enq_bits_d_data_31 (io_memRsp_bits_d_data_31),
    .io_deq_ready          (_mshrAccess_io_missRspIn_ready),	// ventus/src/L1Cache/ICache/ICache.scala:97:26
    .io_deq_valid          (_memRsp_Q_io_deq_valid),
    .io_deq_bits_d_source  (_memRsp_Q_io_deq_bits_d_source),
    .io_deq_bits_d_data_0  (_memRsp_Q_io_deq_bits_d_data_0),
    .io_deq_bits_d_data_1  (_memRsp_Q_io_deq_bits_d_data_1),
    .io_deq_bits_d_data_2  (_memRsp_Q_io_deq_bits_d_data_2),
    .io_deq_bits_d_data_3  (_memRsp_Q_io_deq_bits_d_data_3),
    .io_deq_bits_d_data_4  (_memRsp_Q_io_deq_bits_d_data_4),
    .io_deq_bits_d_data_5  (_memRsp_Q_io_deq_bits_d_data_5),
    .io_deq_bits_d_data_6  (_memRsp_Q_io_deq_bits_d_data_6),
    .io_deq_bits_d_data_7  (_memRsp_Q_io_deq_bits_d_data_7),
    .io_deq_bits_d_data_8  (_memRsp_Q_io_deq_bits_d_data_8),
    .io_deq_bits_d_data_9  (_memRsp_Q_io_deq_bits_d_data_9),
    .io_deq_bits_d_data_10 (_memRsp_Q_io_deq_bits_d_data_10),
    .io_deq_bits_d_data_11 (_memRsp_Q_io_deq_bits_d_data_11),
    .io_deq_bits_d_data_12 (_memRsp_Q_io_deq_bits_d_data_12),
    .io_deq_bits_d_data_13 (_memRsp_Q_io_deq_bits_d_data_13),
    .io_deq_bits_d_data_14 (_memRsp_Q_io_deq_bits_d_data_14),
    .io_deq_bits_d_data_15 (_memRsp_Q_io_deq_bits_d_data_15),
    .io_deq_bits_d_data_16 (_memRsp_Q_io_deq_bits_d_data_16),
    .io_deq_bits_d_data_17 (_memRsp_Q_io_deq_bits_d_data_17),
    .io_deq_bits_d_data_18 (_memRsp_Q_io_deq_bits_d_data_18),
    .io_deq_bits_d_data_19 (_memRsp_Q_io_deq_bits_d_data_19),
    .io_deq_bits_d_data_20 (_memRsp_Q_io_deq_bits_d_data_20),
    .io_deq_bits_d_data_21 (_memRsp_Q_io_deq_bits_d_data_21),
    .io_deq_bits_d_data_22 (_memRsp_Q_io_deq_bits_d_data_22),
    .io_deq_bits_d_data_23 (_memRsp_Q_io_deq_bits_d_data_23),
    .io_deq_bits_d_data_24 (_memRsp_Q_io_deq_bits_d_data_24),
    .io_deq_bits_d_data_25 (_memRsp_Q_io_deq_bits_d_data_25),
    .io_deq_bits_d_data_26 (_memRsp_Q_io_deq_bits_d_data_26),
    .io_deq_bits_d_data_27 (_memRsp_Q_io_deq_bits_d_data_27),
    .io_deq_bits_d_data_28 (_memRsp_Q_io_deq_bits_d_data_28),
    .io_deq_bits_d_data_29 (_memRsp_Q_io_deq_bits_d_data_29),
    .io_deq_bits_d_data_30 (_memRsp_Q_io_deq_bits_d_data_30),
    .io_deq_bits_d_data_31 (_memRsp_Q_io_deq_bits_d_data_31)
  );
  assign io_coreRsp_valid = coreReqFire_st2 & ~OrderViolation_st2;	// ventus/src/L1Cache/ICache/ICache.scala:79:7, :108:32, :200:35, :201:{39,42}
  assign io_coreRsp_bits_addr = addr_st2;	// ventus/src/L1Cache/ICache/ICache.scala:79:7, :125:25
  assign io_coreRsp_bits_data = data_after_blockOffset_st2;	// ventus/src/L1Cache/ICache/ICache.scala:79:7, :196:43
  assign io_coreRsp_bits_mask = mask_st2;	// ventus/src/L1Cache/ICache/ICache.scala:79:7, :123:25
  assign io_coreRsp_bits_warpid = warpid_st2;	// ventus/src/L1Cache/ICache/ICache.scala:79:7, :122:27
  assign io_coreRsp_bits_status = Status_st2_REG ? 2'h2 : Status_st2_REG_1;	// ventus/src/L1Cache/ICache/ICache.scala:79:7, :217:23, :220:{23,31,71}
  assign io_memReq_bits_a_source = {3'h0, _mshrAccess_io_miss2mem_bits_instrId};	// ventus/src/L1Cache/ICache/ICache.scala:79:7, :97:26, :249:29
  assign io_memReq_bits_a_addr = {_mshrAccess_io_miss2mem_bits_blockAddr, 7'h0};	// ventus/src/L1Cache/ICache/ICache.scala:79:7, :97:26, :248:37
  assign io_memReq_bits_spike_info_vaddr = {7'h0, _mshrAccess_io_miss2mem_bits_blockAddr};	// ventus/src/L1Cache/ICache/ICache.scala:79:7, :97:26, :248:37, :253:18
endmodule

