Classic Timing Analyzer report for CPU
Thu Mar 25 20:16:32 2021
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clock'
  7. Clock Hold: 'clock'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                                   ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+----------------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                                   ; To                                           ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+----------------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 8.370 ns                         ; reset                                  ; multiplier:multiplier|product[55]            ; --         ; clock    ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 16.591 ns                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1] ; MuxMemAddOut[21]                             ; clock      ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -2.723 ns                        ; reset                                  ; Controle:Controle|ALUSrcB[1]                 ; --         ; clock    ; 0            ;
; Clock Setup: 'clock'         ; N/A                                      ; None          ; 72.42 MHz ( period = 13.808 ns ) ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[11][0] ; clock      ; clock    ; 0            ;
; Clock Hold: 'clock'          ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; Registrador:MDR|Saida[7]               ; loadsize:loadsize|saida[7]                   ; clock      ; clock    ; 567          ;
; Total number of failed paths ;                                          ;               ;                                  ;                                        ;                                              ;            ;          ; 567          ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+----------------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F672C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clock           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clock'                                                                                                                                                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------+-----------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                    ; To                                            ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------+-----------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 72.42 MHz ( period = 13.808 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[11][0]  ; clock      ; clock    ; None                        ; None                      ; 3.252 ns                ;
; N/A                                     ; 72.90 MHz ( period = 13.718 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[11][0]  ; clock      ; clock    ; None                        ; None                      ; 3.206 ns                ;
; N/A                                     ; 73.14 MHz ( period = 13.672 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[23][0]  ; clock      ; clock    ; None                        ; None                      ; 3.178 ns                ;
; N/A                                     ; 73.14 MHz ( period = 13.672 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[23][1]  ; clock      ; clock    ; None                        ; None                      ; 3.178 ns                ;
; N/A                                     ; 73.14 MHz ( period = 13.672 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[23][2]  ; clock      ; clock    ; None                        ; None                      ; 3.178 ns                ;
; N/A                                     ; 73.14 MHz ( period = 13.672 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[23][4]  ; clock      ; clock    ; None                        ; None                      ; 3.178 ns                ;
; N/A                                     ; 73.14 MHz ( period = 13.672 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[23][5]  ; clock      ; clock    ; None                        ; None                      ; 3.178 ns                ;
; N/A                                     ; 73.14 MHz ( period = 13.672 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[23][6]  ; clock      ; clock    ; None                        ; None                      ; 3.178 ns                ;
; N/A                                     ; 73.40 MHz ( period = 13.624 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[28][30] ; clock      ; clock    ; None                        ; None                      ; 3.137 ns                ;
; N/A                                     ; 73.40 MHz ( period = 13.624 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[28][31] ; clock      ; clock    ; None                        ; None                      ; 3.137 ns                ;
; N/A                                     ; 73.40 MHz ( period = 13.624 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[28][29] ; clock      ; clock    ; None                        ; None                      ; 3.137 ns                ;
; N/A                                     ; 73.40 MHz ( period = 13.624 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[28][28] ; clock      ; clock    ; None                        ; None                      ; 3.137 ns                ;
; N/A                                     ; 73.40 MHz ( period = 13.624 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[28][26] ; clock      ; clock    ; None                        ; None                      ; 3.137 ns                ;
; N/A                                     ; 73.40 MHz ( period = 13.624 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[28][27] ; clock      ; clock    ; None                        ; None                      ; 3.137 ns                ;
; N/A                                     ; 73.67 MHz ( period = 13.574 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; Banco_reg:banco_registradores|Cluster[0][4]   ; clock      ; clock    ; None                        ; None                      ; 3.104 ns                ;
; N/A                                     ; 73.74 MHz ( period = 13.562 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[17][28] ; clock      ; clock    ; None                        ; None                      ; 3.105 ns                ;
; N/A                                     ; 73.77 MHz ( period = 13.556 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; Banco_reg:banco_registradores|Cluster[28][30] ; clock      ; clock    ; None                        ; None                      ; 3.083 ns                ;
; N/A                                     ; 73.77 MHz ( period = 13.556 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; Banco_reg:banco_registradores|Cluster[28][31] ; clock      ; clock    ; None                        ; None                      ; 3.083 ns                ;
; N/A                                     ; 73.77 MHz ( period = 13.556 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; Banco_reg:banco_registradores|Cluster[28][29] ; clock      ; clock    ; None                        ; None                      ; 3.083 ns                ;
; N/A                                     ; 73.77 MHz ( period = 13.556 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; Banco_reg:banco_registradores|Cluster[28][28] ; clock      ; clock    ; None                        ; None                      ; 3.083 ns                ;
; N/A                                     ; 73.77 MHz ( period = 13.556 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; Banco_reg:banco_registradores|Cluster[28][26] ; clock      ; clock    ; None                        ; None                      ; 3.083 ns                ;
; N/A                                     ; 73.77 MHz ( period = 13.556 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; Banco_reg:banco_registradores|Cluster[28][27] ; clock      ; clock    ; None                        ; None                      ; 3.083 ns                ;
; N/A                                     ; 73.94 MHz ( period = 13.524 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[13][0]  ; clock      ; clock    ; None                        ; None                      ; 3.110 ns                ;
; N/A                                     ; 73.94 MHz ( period = 13.524 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[0][4]   ; clock      ; clock    ; None                        ; None                      ; 3.100 ns                ;
; N/A                                     ; 73.94 MHz ( period = 13.524 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[15][12] ; clock      ; clock    ; None                        ; None                      ; 3.090 ns                ;
; N/A                                     ; 73.98 MHz ( period = 13.518 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[4][30]  ; clock      ; clock    ; None                        ; None                      ; 3.084 ns                ;
; N/A                                     ; 73.99 MHz ( period = 13.516 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[16][4]  ; clock      ; clock    ; None                        ; None                      ; 3.096 ns                ;
; N/A                                     ; 74.03 MHz ( period = 13.508 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[0][4]   ; clock      ; clock    ; None                        ; None                      ; 3.092 ns                ;
; N/A                                     ; 74.18 MHz ( period = 13.480 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[5][26]  ; clock      ; clock    ; None                        ; None                      ; 3.076 ns                ;
; N/A                                     ; 74.18 MHz ( period = 13.480 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[5][25]  ; clock      ; clock    ; None                        ; None                      ; 3.076 ns                ;
; N/A                                     ; 74.18 MHz ( period = 13.480 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[5][8]   ; clock      ; clock    ; None                        ; None                      ; 3.076 ns                ;
; N/A                                     ; 74.21 MHz ( period = 13.476 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[22][13] ; clock      ; clock    ; None                        ; None                      ; 3.070 ns                ;
; N/A                                     ; 74.21 MHz ( period = 13.476 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[22][14] ; clock      ; clock    ; None                        ; None                      ; 3.070 ns                ;
; N/A                                     ; 74.21 MHz ( period = 13.476 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[22][15] ; clock      ; clock    ; None                        ; None                      ; 3.070 ns                ;
; N/A                                     ; 74.22 MHz ( period = 13.474 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[31][28] ; clock      ; clock    ; None                        ; None                      ; 3.075 ns                ;
; N/A                                     ; 74.22 MHz ( period = 13.474 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[17][28] ; clock      ; clock    ; None                        ; None                      ; 3.060 ns                ;
; N/A                                     ; 74.22 MHz ( period = 13.474 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[31][26] ; clock      ; clock    ; None                        ; None                      ; 3.075 ns                ;
; N/A                                     ; 74.22 MHz ( period = 13.474 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[31][27] ; clock      ; clock    ; None                        ; None                      ; 3.075 ns                ;
; N/A                                     ; 74.22 MHz ( period = 13.474 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[31][24] ; clock      ; clock    ; None                        ; None                      ; 3.075 ns                ;
; N/A                                     ; 74.22 MHz ( period = 13.474 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[31][25] ; clock      ; clock    ; None                        ; None                      ; 3.075 ns                ;
; N/A                                     ; 74.22 MHz ( period = 13.474 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[31][20] ; clock      ; clock    ; None                        ; None                      ; 3.075 ns                ;
; N/A                                     ; 74.22 MHz ( period = 13.474 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[31][18] ; clock      ; clock    ; None                        ; None                      ; 3.075 ns                ;
; N/A                                     ; 74.22 MHz ( period = 13.474 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[31][19] ; clock      ; clock    ; None                        ; None                      ; 3.075 ns                ;
; N/A                                     ; 74.43 MHz ( period = 13.436 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[15][23] ; clock      ; clock    ; None                        ; None                      ; 3.053 ns                ;
; N/A                                     ; 74.55 MHz ( period = 13.414 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; Banco_reg:banco_registradores|Cluster[4][30]  ; clock      ; clock    ; None                        ; None                      ; 3.011 ns                ;
; N/A                                     ; 74.59 MHz ( period = 13.406 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[5][26]  ; clock      ; clock    ; None                        ; None                      ; 3.040 ns                ;
; N/A                                     ; 74.59 MHz ( period = 13.406 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[28][24] ; clock      ; clock    ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 74.59 MHz ( period = 13.406 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[5][25]  ; clock      ; clock    ; None                        ; None                      ; 3.040 ns                ;
; N/A                                     ; 74.59 MHz ( period = 13.406 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[28][25] ; clock      ; clock    ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 74.59 MHz ( period = 13.406 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[28][20] ; clock      ; clock    ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 74.59 MHz ( period = 13.406 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[28][18] ; clock      ; clock    ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 74.59 MHz ( period = 13.406 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[28][16] ; clock      ; clock    ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 74.59 MHz ( period = 13.406 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[28][17] ; clock      ; clock    ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 74.59 MHz ( period = 13.406 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[28][19] ; clock      ; clock    ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 74.59 MHz ( period = 13.406 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[5][8]   ; clock      ; clock    ; None                        ; None                      ; 3.040 ns                ;
; N/A                                     ; 74.59 MHz ( period = 13.406 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[28][15] ; clock      ; clock    ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 74.60 MHz ( period = 13.404 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[16][4]  ; clock      ; clock    ; None                        ; None                      ; 3.041 ns                ;
; N/A                                     ; 74.62 MHz ( period = 13.402 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[28][30] ; clock      ; clock    ; None                        ; None                      ; 3.027 ns                ;
; N/A                                     ; 74.62 MHz ( period = 13.402 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[28][31] ; clock      ; clock    ; None                        ; None                      ; 3.027 ns                ;
; N/A                                     ; 74.62 MHz ( period = 13.402 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[28][29] ; clock      ; clock    ; None                        ; None                      ; 3.027 ns                ;
; N/A                                     ; 74.62 MHz ( period = 13.402 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[28][28] ; clock      ; clock    ; None                        ; None                      ; 3.027 ns                ;
; N/A                                     ; 74.62 MHz ( period = 13.402 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[28][26] ; clock      ; clock    ; None                        ; None                      ; 3.027 ns                ;
; N/A                                     ; 74.62 MHz ( period = 13.402 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[28][27] ; clock      ; clock    ; None                        ; None                      ; 3.027 ns                ;
; N/A                                     ; 74.73 MHz ( period = 13.382 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[2][3]   ; clock      ; clock    ; None                        ; None                      ; 3.020 ns                ;
; N/A                                     ; 74.73 MHz ( period = 13.382 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[2][4]   ; clock      ; clock    ; None                        ; None                      ; 3.020 ns                ;
; N/A                                     ; 74.73 MHz ( period = 13.382 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[2][6]   ; clock      ; clock    ; None                        ; None                      ; 3.020 ns                ;
; N/A                                     ; 74.75 MHz ( period = 13.378 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[2][0]   ; clock      ; clock    ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 74.75 MHz ( period = 13.378 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[2][1]   ; clock      ; clock    ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 74.75 MHz ( period = 13.378 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[2][2]   ; clock      ; clock    ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 74.75 MHz ( period = 13.378 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[2][21]  ; clock      ; clock    ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 74.77 MHz ( period = 13.374 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[16][4]  ; clock      ; clock    ; None                        ; None                      ; 3.025 ns                ;
; N/A                                     ; 74.79 MHz ( period = 13.370 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[26][0]  ; clock      ; clock    ; None                        ; None                      ; 3.012 ns                ;
; N/A                                     ; 74.79 MHz ( period = 13.370 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[26][1]  ; clock      ; clock    ; None                        ; None                      ; 3.012 ns                ;
; N/A                                     ; 74.79 MHz ( period = 13.370 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[26][2]  ; clock      ; clock    ; None                        ; None                      ; 3.012 ns                ;
; N/A                                     ; 74.79 MHz ( period = 13.370 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[26][3]  ; clock      ; clock    ; None                        ; None                      ; 3.012 ns                ;
; N/A                                     ; 74.79 MHz ( period = 13.370 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[26][4]  ; clock      ; clock    ; None                        ; None                      ; 3.012 ns                ;
; N/A                                     ; 74.79 MHz ( period = 13.370 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[26][5]  ; clock      ; clock    ; None                        ; None                      ; 3.012 ns                ;
; N/A                                     ; 74.79 MHz ( period = 13.370 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[26][6]  ; clock      ; clock    ; None                        ; None                      ; 3.012 ns                ;
; N/A                                     ; 74.79 MHz ( period = 13.370 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[26][21] ; clock      ; clock    ; None                        ; None                      ; 3.012 ns                ;
; N/A                                     ; 74.81 MHz ( period = 13.368 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[31][28] ; clock      ; clock    ; None                        ; None                      ; 3.022 ns                ;
; N/A                                     ; 74.81 MHz ( period = 13.368 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[31][26] ; clock      ; clock    ; None                        ; None                      ; 3.022 ns                ;
; N/A                                     ; 74.81 MHz ( period = 13.368 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[31][27] ; clock      ; clock    ; None                        ; None                      ; 3.022 ns                ;
; N/A                                     ; 74.81 MHz ( period = 13.368 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[31][24] ; clock      ; clock    ; None                        ; None                      ; 3.022 ns                ;
; N/A                                     ; 74.81 MHz ( period = 13.368 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[31][25] ; clock      ; clock    ; None                        ; None                      ; 3.022 ns                ;
; N/A                                     ; 74.81 MHz ( period = 13.368 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[11][0]  ; clock      ; clock    ; None                        ; None                      ; 3.031 ns                ;
; N/A                                     ; 74.81 MHz ( period = 13.368 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; Banco_reg:banco_registradores|Cluster[0][4]   ; clock      ; clock    ; None                        ; None                      ; 3.002 ns                ;
; N/A                                     ; 74.81 MHz ( period = 13.368 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[31][20] ; clock      ; clock    ; None                        ; None                      ; 3.022 ns                ;
; N/A                                     ; 74.81 MHz ( period = 13.368 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[31][18] ; clock      ; clock    ; None                        ; None                      ; 3.022 ns                ;
; N/A                                     ; 74.81 MHz ( period = 13.368 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[31][19] ; clock      ; clock    ; None                        ; None                      ; 3.022 ns                ;
; N/A                                     ; 74.82 MHz ( period = 13.366 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[13][0]  ; clock      ; clock    ; None                        ; None                      ; 3.030 ns                ;
; N/A                                     ; 74.83 MHz ( period = 13.364 ns )                    ; MuxRegData:MuxRegData|MuxRegDataOut[20] ; Banco_reg:banco_registradores|Cluster[25][20] ; clock      ; clock    ; None                        ; None                      ; 2.592 ns                ;
; N/A                                     ; 74.88 MHz ( period = 13.354 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[17][16] ; clock      ; clock    ; None                        ; None                      ; 3.022 ns                ;
; N/A                                     ; 74.88 MHz ( period = 13.354 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[17][17] ; clock      ; clock    ; None                        ; None                      ; 3.022 ns                ;
; N/A                                     ; 74.88 MHz ( period = 13.354 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[17][15] ; clock      ; clock    ; None                        ; None                      ; 3.022 ns                ;
; N/A                                     ; 74.90 MHz ( period = 13.352 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[23][0]  ; clock      ; clock    ; None                        ; None                      ; 3.017 ns                ;
; N/A                                     ; 74.90 MHz ( period = 13.352 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[23][1]  ; clock      ; clock    ; None                        ; None                      ; 3.017 ns                ;
; N/A                                     ; 74.90 MHz ( period = 13.352 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[23][2]  ; clock      ; clock    ; None                        ; None                      ; 3.017 ns                ;
; N/A                                     ; 74.90 MHz ( period = 13.352 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[23][4]  ; clock      ; clock    ; None                        ; None                      ; 3.017 ns                ;
; N/A                                     ; 74.90 MHz ( period = 13.352 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[23][5]  ; clock      ; clock    ; None                        ; None                      ; 3.017 ns                ;
; N/A                                     ; 74.90 MHz ( period = 13.352 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[23][6]  ; clock      ; clock    ; None                        ; None                      ; 3.017 ns                ;
; N/A                                     ; 74.97 MHz ( period = 13.338 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; Banco_reg:banco_registradores|Cluster[28][24] ; clock      ; clock    ; None                        ; None                      ; 2.972 ns                ;
; N/A                                     ; 74.97 MHz ( period = 13.338 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; Banco_reg:banco_registradores|Cluster[28][25] ; clock      ; clock    ; None                        ; None                      ; 2.972 ns                ;
; N/A                                     ; 74.97 MHz ( period = 13.338 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; Banco_reg:banco_registradores|Cluster[28][20] ; clock      ; clock    ; None                        ; None                      ; 2.972 ns                ;
; N/A                                     ; 74.97 MHz ( period = 13.338 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; Banco_reg:banco_registradores|Cluster[28][18] ; clock      ; clock    ; None                        ; None                      ; 2.972 ns                ;
; N/A                                     ; 74.97 MHz ( period = 13.338 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; Banco_reg:banco_registradores|Cluster[28][16] ; clock      ; clock    ; None                        ; None                      ; 2.972 ns                ;
; N/A                                     ; 74.97 MHz ( period = 13.338 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; Banco_reg:banco_registradores|Cluster[28][17] ; clock      ; clock    ; None                        ; None                      ; 2.972 ns                ;
; N/A                                     ; 74.97 MHz ( period = 13.338 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; Banco_reg:banco_registradores|Cluster[28][19] ; clock      ; clock    ; None                        ; None                      ; 2.972 ns                ;
; N/A                                     ; 74.97 MHz ( period = 13.338 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; Banco_reg:banco_registradores|Cluster[28][15] ; clock      ; clock    ; None                        ; None                      ; 2.972 ns                ;
; N/A                                     ; 74.99 MHz ( period = 13.336 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[1][14]  ; clock      ; clock    ; None                        ; None                      ; 2.991 ns                ;
; N/A                                     ; 75.03 MHz ( period = 13.328 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[2][5]   ; clock      ; clock    ; None                        ; None                      ; 2.983 ns                ;
; N/A                                     ; 75.05 MHz ( period = 13.324 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[22][13] ; clock      ; clock    ; None                        ; None                      ; 2.995 ns                ;
; N/A                                     ; 75.05 MHz ( period = 13.324 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[22][14] ; clock      ; clock    ; None                        ; None                      ; 2.995 ns                ;
; N/A                                     ; 75.05 MHz ( period = 13.324 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[22][15] ; clock      ; clock    ; None                        ; None                      ; 2.995 ns                ;
; N/A                                     ; 75.13 MHz ( period = 13.310 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; Banco_reg:banco_registradores|Cluster[28][30] ; clock      ; clock    ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 75.13 MHz ( period = 13.310 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; Banco_reg:banco_registradores|Cluster[28][31] ; clock      ; clock    ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 75.13 MHz ( period = 13.310 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; Banco_reg:banco_registradores|Cluster[28][29] ; clock      ; clock    ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 75.13 MHz ( period = 13.310 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; Banco_reg:banco_registradores|Cluster[28][28] ; clock      ; clock    ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 75.13 MHz ( period = 13.310 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; Banco_reg:banco_registradores|Cluster[28][26] ; clock      ; clock    ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 75.13 MHz ( period = 13.310 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; Banco_reg:banco_registradores|Cluster[28][27] ; clock      ; clock    ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 75.14 MHz ( period = 13.308 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[4][24]  ; clock      ; clock    ; None                        ; None                      ; 2.977 ns                ;
; N/A                                     ; 75.14 MHz ( period = 13.308 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[4][16]  ; clock      ; clock    ; None                        ; None                      ; 2.977 ns                ;
; N/A                                     ; 75.14 MHz ( period = 13.308 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[4][17]  ; clock      ; clock    ; None                        ; None                      ; 2.977 ns                ;
; N/A                                     ; 75.14 MHz ( period = 13.308 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[4][15]  ; clock      ; clock    ; None                        ; None                      ; 2.977 ns                ;
; N/A                                     ; 75.18 MHz ( period = 13.302 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; Banco_reg:banco_registradores|Cluster[26][0]  ; clock      ; clock    ; None                        ; None                      ; 2.958 ns                ;
; N/A                                     ; 75.18 MHz ( period = 13.302 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; Banco_reg:banco_registradores|Cluster[26][1]  ; clock      ; clock    ; None                        ; None                      ; 2.958 ns                ;
; N/A                                     ; 75.18 MHz ( period = 13.302 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; Banco_reg:banco_registradores|Cluster[26][2]  ; clock      ; clock    ; None                        ; None                      ; 2.958 ns                ;
; N/A                                     ; 75.18 MHz ( period = 13.302 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; Banco_reg:banco_registradores|Cluster[26][3]  ; clock      ; clock    ; None                        ; None                      ; 2.958 ns                ;
; N/A                                     ; 75.18 MHz ( period = 13.302 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; Banco_reg:banco_registradores|Cluster[26][4]  ; clock      ; clock    ; None                        ; None                      ; 2.958 ns                ;
; N/A                                     ; 75.18 MHz ( period = 13.302 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; Banco_reg:banco_registradores|Cluster[26][5]  ; clock      ; clock    ; None                        ; None                      ; 2.958 ns                ;
; N/A                                     ; 75.18 MHz ( period = 13.302 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; Banco_reg:banco_registradores|Cluster[26][6]  ; clock      ; clock    ; None                        ; None                      ; 2.958 ns                ;
; N/A                                     ; 75.18 MHz ( period = 13.302 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; Banco_reg:banco_registradores|Cluster[26][21] ; clock      ; clock    ; None                        ; None                      ; 2.958 ns                ;
; N/A                                     ; 75.27 MHz ( period = 13.286 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; Banco_reg:banco_registradores|Cluster[18][0]  ; clock      ; clock    ; None                        ; None                      ; 2.949 ns                ;
; N/A                                     ; 75.27 MHz ( period = 13.286 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[18][0]  ; clock      ; clock    ; None                        ; None                      ; 2.970 ns                ;
; N/A                                     ; 75.27 MHz ( period = 13.286 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; Banco_reg:banco_registradores|Cluster[18][1]  ; clock      ; clock    ; None                        ; None                      ; 2.949 ns                ;
; N/A                                     ; 75.27 MHz ( period = 13.286 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[18][1]  ; clock      ; clock    ; None                        ; None                      ; 2.970 ns                ;
; N/A                                     ; 75.27 MHz ( period = 13.286 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; Banco_reg:banco_registradores|Cluster[18][2]  ; clock      ; clock    ; None                        ; None                      ; 2.949 ns                ;
; N/A                                     ; 75.27 MHz ( period = 13.286 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[18][2]  ; clock      ; clock    ; None                        ; None                      ; 2.970 ns                ;
; N/A                                     ; 75.27 MHz ( period = 13.286 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; Banco_reg:banco_registradores|Cluster[18][21] ; clock      ; clock    ; None                        ; None                      ; 2.949 ns                ;
; N/A                                     ; 75.27 MHz ( period = 13.286 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[18][21] ; clock      ; clock    ; None                        ; None                      ; 2.970 ns                ;
; N/A                                     ; 75.28 MHz ( period = 13.284 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[4][30]  ; clock      ; clock    ; None                        ; None                      ; 2.968 ns                ;
; N/A                                     ; 75.29 MHz ( period = 13.282 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[13][0]  ; clock      ; clock    ; None                        ; None                      ; 2.988 ns                ;
; N/A                                     ; 75.29 MHz ( period = 13.282 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; Banco_reg:banco_registradores|Cluster[18][3]  ; clock      ; clock    ; None                        ; None                      ; 2.949 ns                ;
; N/A                                     ; 75.29 MHz ( period = 13.282 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[18][3]  ; clock      ; clock    ; None                        ; None                      ; 2.970 ns                ;
; N/A                                     ; 75.29 MHz ( period = 13.282 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; Banco_reg:banco_registradores|Cluster[18][4]  ; clock      ; clock    ; None                        ; None                      ; 2.949 ns                ;
; N/A                                     ; 75.29 MHz ( period = 13.282 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[18][4]  ; clock      ; clock    ; None                        ; None                      ; 2.970 ns                ;
; N/A                                     ; 75.29 MHz ( period = 13.282 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; Banco_reg:banco_registradores|Cluster[18][6]  ; clock      ; clock    ; None                        ; None                      ; 2.949 ns                ;
; N/A                                     ; 75.29 MHz ( period = 13.282 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[18][6]  ; clock      ; clock    ; None                        ; None                      ; 2.970 ns                ;
; N/A                                     ; 75.31 MHz ( period = 13.278 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; Banco_reg:banco_registradores|Cluster[2][3]   ; clock      ; clock    ; None                        ; None                      ; 2.947 ns                ;
; N/A                                     ; 75.31 MHz ( period = 13.278 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; Banco_reg:banco_registradores|Cluster[2][4]   ; clock      ; clock    ; None                        ; None                      ; 2.947 ns                ;
; N/A                                     ; 75.31 MHz ( period = 13.278 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; Banco_reg:banco_registradores|Cluster[2][6]   ; clock      ; clock    ; None                        ; None                      ; 2.947 ns                ;
; N/A                                     ; 75.34 MHz ( period = 13.274 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; Banco_reg:banco_registradores|Cluster[2][0]   ; clock      ; clock    ; None                        ; None                      ; 2.943 ns                ;
; N/A                                     ; 75.34 MHz ( period = 13.274 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; Banco_reg:banco_registradores|Cluster[2][1]   ; clock      ; clock    ; None                        ; None                      ; 2.943 ns                ;
; N/A                                     ; 75.34 MHz ( period = 13.274 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; Banco_reg:banco_registradores|Cluster[2][2]   ; clock      ; clock    ; None                        ; None                      ; 2.943 ns                ;
; N/A                                     ; 75.34 MHz ( period = 13.274 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; Banco_reg:banco_registradores|Cluster[2][21]  ; clock      ; clock    ; None                        ; None                      ; 2.943 ns                ;
; N/A                                     ; 75.35 MHz ( period = 13.272 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[13][5]  ; clock      ; clock    ; None                        ; None                      ; 2.973 ns                ;
; N/A                                     ; 75.35 MHz ( period = 13.272 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; Banco_reg:banco_registradores|Cluster[9][16]  ; clock      ; clock    ; None                        ; None                      ; 2.967 ns                ;
; N/A                                     ; 75.37 MHz ( period = 13.268 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[10][30] ; clock      ; clock    ; None                        ; None                      ; 2.951 ns                ;
; N/A                                     ; 75.37 MHz ( period = 13.268 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[10][31] ; clock      ; clock    ; None                        ; None                      ; 2.951 ns                ;
; N/A                                     ; 75.37 MHz ( period = 13.268 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[10][29] ; clock      ; clock    ; None                        ; None                      ; 2.951 ns                ;
; N/A                                     ; 75.37 MHz ( period = 13.268 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[4][29]  ; clock      ; clock    ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 75.37 MHz ( period = 13.268 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[4][28]  ; clock      ; clock    ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 75.37 MHz ( period = 13.268 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[10][28] ; clock      ; clock    ; None                        ; None                      ; 2.951 ns                ;
; N/A                                     ; 75.37 MHz ( period = 13.268 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[5][26]  ; clock      ; clock    ; None                        ; None                      ; 2.970 ns                ;
; N/A                                     ; 75.37 MHz ( period = 13.268 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[5][25]  ; clock      ; clock    ; None                        ; None                      ; 2.970 ns                ;
; N/A                                     ; 75.37 MHz ( period = 13.268 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[5][8]   ; clock      ; clock    ; None                        ; None                      ; 2.970 ns                ;
; N/A                                     ; 75.38 MHz ( period = 13.266 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[1][18]  ; clock      ; clock    ; None                        ; None                      ; 2.962 ns                ;
; N/A                                     ; 75.38 MHz ( period = 13.266 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[17][16] ; clock      ; clock    ; None                        ; None                      ; 2.977 ns                ;
; N/A                                     ; 75.38 MHz ( period = 13.266 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[17][17] ; clock      ; clock    ; None                        ; None                      ; 2.977 ns                ;
; N/A                                     ; 75.38 MHz ( period = 13.266 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[17][15] ; clock      ; clock    ; None                        ; None                      ; 2.977 ns                ;
; N/A                                     ; 75.40 MHz ( period = 13.262 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[21][3]  ; clock      ; clock    ; None                        ; None                      ; 2.968 ns                ;
; N/A                                     ; 75.44 MHz ( period = 13.256 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; Banco_reg:banco_registradores|Cluster[16][4]  ; clock      ; clock    ; None                        ; None                      ; 2.945 ns                ;
; N/A                                     ; 75.45 MHz ( period = 13.254 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[26][30] ; clock      ; clock    ; None                        ; None                      ; 2.944 ns                ;
; N/A                                     ; 75.45 MHz ( period = 13.254 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[26][31] ; clock      ; clock    ; None                        ; None                      ; 2.944 ns                ;
; N/A                                     ; 75.45 MHz ( period = 13.254 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[26][29] ; clock      ; clock    ; None                        ; None                      ; 2.944 ns                ;
; N/A                                     ; 75.45 MHz ( period = 13.254 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[26][28] ; clock      ; clock    ; None                        ; None                      ; 2.944 ns                ;
; N/A                                     ; 75.45 MHz ( period = 13.254 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[26][26] ; clock      ; clock    ; None                        ; None                      ; 2.944 ns                ;
; N/A                                     ; 75.45 MHz ( period = 13.254 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[26][27] ; clock      ; clock    ; None                        ; None                      ; 2.944 ns                ;
; N/A                                     ; 75.46 MHz ( period = 13.252 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[4][31]  ; clock      ; clock    ; None                        ; None                      ; 2.947 ns                ;
; N/A                                     ; 75.47 MHz ( period = 13.250 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[10][0]  ; clock      ; clock    ; None                        ; None                      ; 2.954 ns                ;
; N/A                                     ; 75.47 MHz ( period = 13.250 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[10][1]  ; clock      ; clock    ; None                        ; None                      ; 2.954 ns                ;
; N/A                                     ; 75.47 MHz ( period = 13.250 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[10][2]  ; clock      ; clock    ; None                        ; None                      ; 2.954 ns                ;
; N/A                                     ; 75.47 MHz ( period = 13.250 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[10][3]  ; clock      ; clock    ; None                        ; None                      ; 2.954 ns                ;
; N/A                                     ; 75.47 MHz ( period = 13.250 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[10][4]  ; clock      ; clock    ; None                        ; None                      ; 2.954 ns                ;
; N/A                                     ; 75.47 MHz ( period = 13.250 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[10][5]  ; clock      ; clock    ; None                        ; None                      ; 2.954 ns                ;
; N/A                                     ; 75.47 MHz ( period = 13.250 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[10][6]  ; clock      ; clock    ; None                        ; None                      ; 2.954 ns                ;
; N/A                                     ; 75.47 MHz ( period = 13.250 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[10][7]  ; clock      ; clock    ; None                        ; None                      ; 2.954 ns                ;
; N/A                                     ; 75.47 MHz ( period = 13.250 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[10][21] ; clock      ; clock    ; None                        ; None                      ; 2.954 ns                ;
; N/A                                     ; 75.47 MHz ( period = 13.250 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[10][8]  ; clock      ; clock    ; None                        ; None                      ; 2.954 ns                ;
; N/A                                     ; 75.53 MHz ( period = 13.240 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[16][0]  ; clock      ; clock    ; None                        ; None                      ; 2.953 ns                ;
; N/A                                     ; 75.53 MHz ( period = 13.240 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[16][1]  ; clock      ; clock    ; None                        ; None                      ; 2.953 ns                ;
; N/A                                     ; 75.53 MHz ( period = 13.240 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[16][6]  ; clock      ; clock    ; None                        ; None                      ; 2.953 ns                ;
; N/A                                     ; 75.55 MHz ( period = 13.236 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[17][28] ; clock      ; clock    ; None                        ; None                      ; 2.941 ns                ;
; N/A                                     ; 75.62 MHz ( period = 13.224 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; Banco_reg:banco_registradores|Cluster[2][5]   ; clock      ; clock    ; None                        ; None                      ; 2.910 ns                ;
; N/A                                     ; 75.68 MHz ( period = 13.214 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; Banco_reg:banco_registradores|Cluster[18][5]  ; clock      ; clock    ; None                        ; None                      ; 2.905 ns                ;
; N/A                                     ; 75.68 MHz ( period = 13.214 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[18][5]  ; clock      ; clock    ; None                        ; None                      ; 2.926 ns                ;
; N/A                                     ; 75.70 MHz ( period = 13.210 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[26][3]  ; clock      ; clock    ; None                        ; None                      ; 2.932 ns                ;
; N/A                                     ; 75.70 MHz ( period = 13.210 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[26][4]  ; clock      ; clock    ; None                        ; None                      ; 2.932 ns                ;
; N/A                                     ; 75.70 MHz ( period = 13.210 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[26][5]  ; clock      ; clock    ; None                        ; None                      ; 2.932 ns                ;
; N/A                                     ; 75.70 MHz ( period = 13.210 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; Banco_reg:banco_registradores|Cluster[26][6]  ; clock      ; clock    ; None                        ; None                      ; 2.932 ns                ;
; N/A                                     ; 75.70 MHz ( period = 13.210 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; Banco_reg:banco_registradores|Cluster[1][20]  ; clock      ; clock    ; None                        ; None                      ; 2.933 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                         ;                                               ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------+-----------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clock'                                                                                                                                                                                                                                   ;
+------------------------------------------+-----------------------------------------------------+-----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                                      ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+-----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; loadsize:loadsize|saida[7]              ; clock      ; clock    ; None                       ; None                       ; 0.707 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[4]                            ; loadsize:loadsize|saida[4]              ; clock      ; clock    ; None                       ; None                       ; 0.638 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[5]                            ; loadsize:loadsize|saida[5]              ; clock      ; clock    ; None                       ; None                       ; 0.701 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[0]                            ; loadsize:loadsize|saida[0]              ; clock      ; clock    ; None                       ; None                       ; 0.780 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; loadsize:loadsize|saida[2]              ; clock      ; clock    ; None                       ; None                       ; 0.783 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[30]                          ; MuxRegData:MuxRegData|MuxRegDataOut[30] ; clock      ; clock    ; None                       ; None                       ; 0.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[31]                          ; MuxRegData:MuxRegData|MuxRegDataOut[31] ; clock      ; clock    ; None                       ; None                       ; 0.764 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[26]                          ; MuxRegData:MuxRegData|MuxRegDataOut[26] ; clock      ; clock    ; None                       ; None                       ; 0.758 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[25]                          ; MuxRegData:MuxRegData|MuxRegDataOut[25] ; clock      ; clock    ; None                       ; None                       ; 0.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[28]                          ; MuxRegData:MuxRegData|MuxRegDataOut[28] ; clock      ; clock    ; None                       ; None                       ; 0.765 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[23]                          ; MuxRegData:MuxRegData|MuxRegDataOut[23] ; clock      ; clock    ; None                       ; None                       ; 0.760 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[18]                          ; MuxRegData:MuxRegData|MuxRegDataOut[18] ; clock      ; clock    ; None                       ; None                       ; 0.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[20]                          ; MuxRegData:MuxRegData|MuxRegDataOut[20] ; clock      ; clock    ; None                       ; None                       ; 0.765 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[21]                          ; MuxRegData:MuxRegData|MuxRegDataOut[21] ; clock      ; clock    ; None                       ; None                       ; 0.798 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[27]                          ; MuxRegData:MuxRegData|MuxRegDataOut[27] ; clock      ; clock    ; None                       ; None                       ; 0.799 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[29]                          ; MuxRegData:MuxRegData|MuxRegDataOut[29] ; clock      ; clock    ; None                       ; None                       ; 0.909 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[3]                           ; MuxRegData:MuxRegData|MuxRegDataOut[3]  ; clock      ; clock    ; None                       ; None                       ; 0.919 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[12]                        ; MuxRegData:MuxRegData|MuxRegDataOut[12] ; clock      ; clock    ; None                       ; None                       ; 0.938 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxRegData:MuxRegData|MuxRegDataOut[31] ; clock      ; clock    ; None                       ; None                       ; 1.012 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[6]                           ; MuxRegData:MuxRegData|MuxRegDataOut[6]  ; clock      ; clock    ; None                       ; None                       ; 1.013 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[24]                          ; MuxRegData:MuxRegData|MuxRegDataOut[24] ; clock      ; clock    ; None                       ; None                       ; 1.025 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[19]                          ; MuxRegData:MuxRegData|MuxRegDataOut[19] ; clock      ; clock    ; None                       ; None                       ; 1.043 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[22]                          ; MuxRegData:MuxRegData|MuxRegDataOut[22] ; clock      ; clock    ; None                       ; None                       ; 1.121 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[14]                        ; MuxRegData:MuxRegData|MuxRegDataOut[14] ; clock      ; clock    ; None                       ; None                       ; 1.141 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[13]      ; MuxRegData:MuxRegData|MuxRegDataOut[29] ; clock      ; clock    ; None                       ; None                       ; 1.160 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr25_21[0]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; clock      ; clock    ; None                       ; None                       ; 0.718 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[14]                          ; MuxRegData:MuxRegData|MuxRegDataOut[14] ; clock      ; clock    ; None                       ; None                       ; 1.198 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[12]                          ; MuxRegData:MuxRegData|MuxRegDataOut[12] ; clock      ; clock    ; None                       ; None                       ; 1.198 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[1]          ; MuxRegData:MuxRegData|MuxRegDataOut[1]  ; clock      ; clock    ; None                       ; None                       ; 1.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[1]                           ; MuxRegData:MuxRegData|MuxRegDataOut[1]  ; clock      ; clock    ; None                       ; None                       ; 1.233 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[3]                            ; loadsize:loadsize|saida[3]              ; clock      ; clock    ; None                       ; None                       ; 1.418 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[7]                           ; MuxRegData:MuxRegData|MuxRegDataOut[7]  ; clock      ; clock    ; None                       ; None                       ; 1.267 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; loadsize:loadsize|saida[11]             ; clock      ; clock    ; None                       ; None                       ; 0.603 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; loadsize:loadsize|saida[15]             ; clock      ; clock    ; None                       ; None                       ; 0.615 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[16]                          ; MuxRegData:MuxRegData|MuxRegDataOut[16] ; clock      ; clock    ; None                       ; None                       ; 1.344 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; loadsize:loadsize|saida[13]             ; clock      ; clock    ; None                       ; None                       ; 0.652 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[14]      ; MuxRegData:MuxRegData|MuxRegDataOut[30] ; clock      ; clock    ; None                       ; None                       ; 1.359 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; loadsize:loadsize|saida[6]              ; clock      ; clock    ; None                       ; None                       ; 1.490 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[12]      ; MuxRegData:MuxRegData|MuxRegDataOut[28] ; clock      ; clock    ; None                       ; None                       ; 1.360 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[14]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; clock      ; clock    ; None                       ; None                       ; 0.926 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[28]         ; MuxRegData:MuxRegData|MuxRegDataOut[28] ; clock      ; clock    ; None                       ; None                       ; 1.380 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[0]                           ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.604 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[11]      ; MuxRegData:MuxRegData|MuxRegDataOut[27] ; clock      ; clock    ; None                       ; None                       ; 1.437 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; loadsize:loadsize|saida[24]             ; clock      ; clock    ; None                       ; None                       ; 0.530 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; loadsize:loadsize|saida[20]             ; clock      ; clock    ; None                       ; None                       ; 0.447 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; loadsize:loadsize|saida[18]             ; clock      ; clock    ; None                       ; None                       ; 0.453 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[17]                          ; MuxRegData:MuxRegData|MuxRegDataOut[17] ; clock      ; clock    ; None                       ; None                       ; 1.495 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[18]         ; MuxRegData:MuxRegData|MuxRegDataOut[18] ; clock      ; clock    ; None                       ; None                       ; 1.488 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[4]                              ; storesize:storesize|saida[4]            ; clock      ; clock    ; None                       ; None                       ; 0.606 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[5]                              ; storesize:storesize|saida[5]            ; clock      ; clock    ; None                       ; None                       ; 0.618 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[29]         ; MuxRegData:MuxRegData|MuxRegDataOut[29] ; clock      ; clock    ; None                       ; None                       ; 1.557 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[1]                            ; loadsize:loadsize|saida[1]              ; clock      ; clock    ; None                       ; None                       ; 1.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[7]                             ; MuxRegData:MuxRegData|MuxRegDataOut[7]  ; clock      ; clock    ; None                       ; None                       ; 1.559 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; loadsize:loadsize|saida[22]             ; clock      ; clock    ; None                       ; None                       ; 0.657 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[3]                              ; storesize:storesize|saida[3]            ; clock      ; clock    ; None                       ; None                       ; 0.650 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; loadsize:loadsize|saida[30]             ; clock      ; clock    ; None                       ; None                       ; 0.590 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; storesize:storesize|saida[11]           ; clock      ; clock    ; None                       ; None                       ; 0.898 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[5]                           ; MuxRegData:MuxRegData|MuxRegDataOut[5]  ; clock      ; clock    ; None                       ; None                       ; 1.606 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; loadsize:loadsize|saida[19]             ; clock      ; clock    ; None                       ; None                       ; 0.605 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; loadsize:loadsize|saida[21]             ; clock      ; clock    ; None                       ; None                       ; 0.611 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; storesize:storesize|saida[25]           ; clock      ; clock    ; None                       ; None                       ; 0.709 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[16]                             ; storesize:storesize|saida[16]           ; clock      ; clock    ; None                       ; None                       ; 0.717 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[20]         ; MuxRegData:MuxRegData|MuxRegDataOut[20] ; clock      ; clock    ; None                       ; None                       ; 1.644 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; loadsize:loadsize|saida[23]             ; clock      ; clock    ; None                       ; None                       ; 0.648 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; loadsize:loadsize|saida[17]             ; clock      ; clock    ; None                       ; None                       ; 0.649 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[8]                              ; storesize:storesize|saida[8]            ; clock      ; clock    ; None                       ; None                       ; 0.742 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; storesize:storesize|saida[29]           ; clock      ; clock    ; None                       ; None                       ; 0.774 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; storesize:storesize|saida[9]            ; clock      ; clock    ; None                       ; None                       ; 0.954 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; storesize:storesize|saida[31]           ; clock      ; clock    ; None                       ; None                       ; 0.771 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[30]         ; MuxRegData:MuxRegData|MuxRegDataOut[30] ; clock      ; clock    ; None                       ; None                       ; 1.734 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[12]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; clock      ; clock    ; None                       ; None                       ; 1.278 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; loadsize:loadsize|saida[8]              ; clock      ; clock    ; None                       ; None                       ; 1.079 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[3]                        ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.783 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; loadsize:loadsize|saida[28]             ; clock      ; clock    ; None                       ; None                       ; 0.717 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; storesize:storesize|saida[30]           ; clock      ; clock    ; None                       ; None                       ; 1.000 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; storesize:storesize|saida[13]           ; clock      ; clock    ; None                       ; None                       ; 1.021 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; storesize:storesize|saida[20]           ; clock      ; clock    ; None                       ; None                       ; 1.049 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; storesize:storesize|saida[15]           ; clock      ; clock    ; None                       ; None                       ; 1.041 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; loadsize:loadsize|saida[31]             ; clock      ; clock    ; None                       ; None                       ; 0.744 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[23]                             ; storesize:storesize|saida[23]           ; clock      ; clock    ; None                       ; None                       ; 0.867 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[30]                        ; MuxRegData:MuxRegData|MuxRegDataOut[30] ; clock      ; clock    ; None                       ; None                       ; 1.806 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; storesize:storesize|saida[17]           ; clock      ; clock    ; None                       ; None                       ; 1.079 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[6]          ; MuxRegData:MuxRegData|MuxRegDataOut[6]  ; clock      ; clock    ; None                       ; None                       ; 1.817 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; storesize:storesize|saida[22]           ; clock      ; clock    ; None                       ; None                       ; 0.890 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[20] ; clock      ; clock    ; None                       ; None                       ; 0.813 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; loadsize:loadsize|saida[29]             ; clock      ; clock    ; None                       ; None                       ; 0.809 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; storesize:storesize|saida[24]           ; clock      ; clock    ; None                       ; None                       ; 0.924 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[7]                             ; MuxRegData:MuxRegData|MuxRegDataOut[7]  ; clock      ; clock    ; None                       ; None                       ; 1.857 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; storesize:storesize|saida[18]           ; clock      ; clock    ; None                       ; None                       ; 1.126 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[25]         ; MuxRegData:MuxRegData|MuxRegDataOut[25] ; clock      ; clock    ; None                       ; None                       ; 1.894 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[30]                            ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 2.107 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; storesize:storesize|saida[19]           ; clock      ; clock    ; None                       ; None                       ; 1.165 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[7]          ; MuxRegData:MuxRegData|MuxRegDataOut[7]  ; clock      ; clock    ; None                       ; None                       ; 1.926 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; clock      ; clock    ; None                       ; None                       ; 0.703 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[27]         ; MuxRegData:MuxRegData|MuxRegDataOut[27] ; clock      ; clock    ; None                       ; None                       ; 1.921 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[31]                            ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 2.173 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[31]         ; MuxRegData:MuxRegData|MuxRegDataOut[31] ; clock      ; clock    ; None                       ; None                       ; 1.993 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25] ; clock      ; clock    ; None                       ; None                       ; 0.746 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[1]                             ; MuxRegData:MuxRegData|MuxRegDataOut[1]  ; clock      ; clock    ; None                       ; None                       ; 1.980 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[0]                        ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 2.194 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; loadsize:loadsize|saida[25]             ; clock      ; clock    ; None                       ; None                       ; 0.963 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; loadsize:loadsize|saida[9]              ; clock      ; clock    ; None                       ; None                       ; 1.319 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[12]         ; MuxRegData:MuxRegData|MuxRegDataOut[12] ; clock      ; clock    ; None                       ; None                       ; 1.978 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[6]                             ; MuxRegData:MuxRegData|MuxRegDataOut[6]  ; clock      ; clock    ; None                       ; None                       ; 1.992 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[6]                              ; storesize:storesize|saida[6]            ; clock      ; clock    ; None                       ; None                       ; 1.062 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[1]                        ; MuxRegData:MuxRegData|MuxRegDataOut[1]  ; clock      ; clock    ; None                       ; None                       ; 1.823 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[31] ; clock      ; clock    ; None                       ; None                       ; 0.961 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[12]                             ; MuxRegData:MuxRegData|MuxRegDataOut[12] ; clock      ; clock    ; None                       ; None                       ; 2.006 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[1]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; clock      ; clock    ; None                       ; None                       ; 1.380 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[3]                             ; MuxRegData:MuxRegData|MuxRegDataOut[3]  ; clock      ; clock    ; None                       ; None                       ; 2.013 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[1]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; clock      ; clock    ; None                       ; None                       ; 1.384 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[28] ; clock      ; clock    ; None                       ; None                       ; 0.801 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[14]         ; MuxRegData:MuxRegData|MuxRegDataOut[14] ; clock      ; clock    ; None                       ; None                       ; 2.022 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|SSControl[1]                      ; storesize:storesize|saida[31]           ; clock      ; clock    ; None                       ; None                       ; 1.317 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21] ; clock      ; clock    ; None                       ; None                       ; 0.804 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[18]                        ; MuxRegData:MuxRegData|MuxRegDataOut[18] ; clock      ; clock    ; None                       ; None                       ; 2.053 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[26]         ; MuxRegData:MuxRegData|MuxRegDataOut[26] ; clock      ; clock    ; None                       ; None                       ; 2.081 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[29] ; clock      ; clock    ; None                       ; None                       ; 1.030 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[2]                        ; MuxRegData:MuxRegData|MuxRegDataOut[31] ; clock      ; clock    ; None                       ; None                       ; 1.915 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[5]          ; MuxRegData:MuxRegData|MuxRegDataOut[5]  ; clock      ; clock    ; None                       ; None                       ; 2.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[13]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; clock      ; clock    ; None                       ; None                       ; 1.644 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[7]       ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; clock      ; clock    ; None                       ; None                       ; 0.883 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[10]                          ; MuxRegData:MuxRegData|MuxRegDataOut[10] ; clock      ; clock    ; None                       ; None                       ; 2.144 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[6]                              ; MuxRegData:MuxRegData|MuxRegDataOut[6]  ; clock      ; clock    ; None                       ; None                       ; 2.086 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[30]                             ; MuxRegData:MuxRegData|MuxRegDataOut[30] ; clock      ; clock    ; None                       ; None                       ; 2.115 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[21]         ; MuxRegData:MuxRegData|MuxRegDataOut[21] ; clock      ; clock    ; None                       ; None                       ; 2.134 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|MuxHiLo                           ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 2.321 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[7]                              ; storesize:storesize|saida[7]            ; clock      ; clock    ; None                       ; None                       ; 1.185 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[19] ; clock      ; clock    ; None                       ; None                       ; 0.911 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; loadsize:loadsize|saida[12]             ; clock      ; clock    ; None                       ; None                       ; 1.447 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[1]                        ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 2.172 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[0]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; clock      ; clock    ; None                       ; None                       ; 1.531 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[2]                        ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 2.206 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[3]                             ; MuxRegData:MuxRegData|MuxRegDataOut[3]  ; clock      ; clock    ; None                       ; None                       ; 2.146 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[0]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; clock      ; clock    ; None                       ; None                       ; 1.540 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[2]                           ; MuxRegData:MuxRegData|MuxRegDataOut[2]  ; clock      ; clock    ; None                       ; None                       ; 2.193 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[6]                             ; MuxRegData:MuxRegData|MuxRegDataOut[6]  ; clock      ; clock    ; None                       ; None                       ; 2.168 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18] ; clock      ; clock    ; None                       ; None                       ; 1.136 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; loadsize:loadsize|saida[14]             ; clock      ; clock    ; None                       ; None                       ; 1.482 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[14]                             ; MuxRegData:MuxRegData|MuxRegDataOut[14] ; clock      ; clock    ; None                       ; None                       ; 2.165 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[21]                        ; MuxRegData:MuxRegData|MuxRegDataOut[21] ; clock      ; clock    ; None                       ; None                       ; 2.221 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[1]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; clock      ; clock    ; None                       ; None                       ; 1.548 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[14]                            ; MuxRegData:MuxRegData|MuxRegDataOut[14] ; clock      ; clock    ; None                       ; None                       ; 2.175 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; loadsize:loadsize|saida[27]             ; clock      ; clock    ; None                       ; None                       ; 1.158 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[1]                              ; MuxRegData:MuxRegData|MuxRegDataOut[1]  ; clock      ; clock    ; None                       ; None                       ; 2.213 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; clock      ; clock    ; None                       ; None                       ; 0.998 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; clock      ; clock    ; None                       ; None                       ; 0.998 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[2]                        ; MuxRegData:MuxRegData|MuxRegDataOut[18] ; clock      ; clock    ; None                       ; None                       ; 2.039 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[19]         ; MuxRegData:MuxRegData|MuxRegDataOut[19] ; clock      ; clock    ; None                       ; None                       ; 2.253 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[1]                        ; MuxRegData:MuxRegData|MuxRegDataOut[29] ; clock      ; clock    ; None                       ; None                       ; 2.041 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[12]                            ; MuxRegData:MuxRegData|MuxRegDataOut[12] ; clock      ; clock    ; None                       ; None                       ; 2.222 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[12]                            ; MuxRegData:MuxRegData|MuxRegDataOut[12] ; clock      ; clock    ; None                       ; None                       ; 2.223 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; clock      ; clock    ; None                       ; None                       ; 1.028 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; clock      ; clock    ; None                       ; None                       ; 1.035 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[15]                             ; storesize:storesize|saida[15]           ; clock      ; clock    ; None                       ; None                       ; 1.535 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; loadsize:loadsize|saida[26]             ; clock      ; clock    ; None                       ; None                       ; 1.223 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[0]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; clock      ; clock    ; None                       ; None                       ; 1.656 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[0]                        ; MuxRegData:MuxRegData|MuxRegDataOut[31] ; clock      ; clock    ; None                       ; None                       ; 2.272 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[1]                        ; MuxRegData:MuxRegData|MuxRegDataOut[18] ; clock      ; clock    ; None                       ; None                       ; 2.068 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[1]                        ; MuxRegData:MuxRegData|MuxRegDataOut[28] ; clock      ; clock    ; None                       ; None                       ; 2.087 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[1]                         ; MuxRegData:MuxRegData|MuxRegDataOut[1]  ; clock      ; clock    ; None                       ; None                       ; 2.263 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[7]       ; MuxRegData:MuxRegData|MuxRegDataOut[23] ; clock      ; clock    ; None                       ; None                       ; 2.284 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[4]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; clock      ; clock    ; None                       ; None                       ; 1.069 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[20]                        ; MuxRegData:MuxRegData|MuxRegDataOut[20] ; clock      ; clock    ; None                       ; None                       ; 2.302 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[27]                            ; MuxRegData:MuxRegData|MuxRegDataOut[27] ; clock      ; clock    ; None                       ; None                       ; 2.290 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[4]                           ; MuxRegData:MuxRegData|MuxRegDataOut[4]  ; clock      ; clock    ; None                       ; None                       ; 2.350 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[1]                        ; MuxRegData:MuxRegData|MuxRegDataOut[20] ; clock      ; clock    ; None                       ; None                       ; 2.115 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; storesize:storesize|saida[27]           ; clock      ; clock    ; None                       ; None                       ; 1.603 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17] ; clock      ; clock    ; None                       ; None                       ; 1.113 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[2]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; clock      ; clock    ; None                       ; None                       ; 1.706 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18] ; clock      ; clock    ; None                       ; None                       ; 1.301 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[30] ; clock      ; clock    ; None                       ; None                       ; 1.120 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[10]      ; MuxRegData:MuxRegData|MuxRegDataOut[26] ; clock      ; clock    ; None                       ; None                       ; 2.359 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[15]                          ; MuxRegData:MuxRegData|MuxRegDataOut[15] ; clock      ; clock    ; None                       ; None                       ; 2.384 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[28]                        ; MuxRegData:MuxRegData|MuxRegDataOut[28] ; clock      ; clock    ; None                       ; None                       ; 2.354 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[6]       ; MuxRegData:MuxRegData|MuxRegDataOut[22] ; clock      ; clock    ; None                       ; None                       ; 2.384 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; clock      ; clock    ; None                       ; None                       ; 1.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[2]       ; MuxRegData:MuxRegData|MuxRegDataOut[18] ; clock      ; clock    ; None                       ; None                       ; 2.321 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[1]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.739 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[23]         ; MuxRegData:MuxRegData|MuxRegDataOut[23] ; clock      ; clock    ; None                       ; None                       ; 2.393 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[18]                            ; MuxRegData:MuxRegData|MuxRegDataOut[18] ; clock      ; clock    ; None                       ; None                       ; 2.361 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[9]       ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; clock      ; clock    ; None                       ; None                       ; 1.153 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[24]         ; MuxRegData:MuxRegData|MuxRegDataOut[24] ; clock      ; clock    ; None                       ; None                       ; 2.400 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; clock      ; clock    ; None                       ; None                       ; 1.967 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; clock      ; clock    ; None                       ; None                       ; 1.169 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[1]                              ; storesize:storesize|saida[1]            ; clock      ; clock    ; None                       ; None                       ; 1.465 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; loadsize:loadsize|saida[10]             ; clock      ; clock    ; None                       ; None                       ; 1.717 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[2]                        ; MuxRegData:MuxRegData|MuxRegDataOut[30] ; clock      ; clock    ; None                       ; None                       ; 2.262 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[0]                         ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 2.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr25_21[3]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; clock      ; clock    ; None                       ; None                       ; 1.970 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[31]                        ; MuxRegData:MuxRegData|MuxRegDataOut[31] ; clock      ; clock    ; None                       ; None                       ; 2.430 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[27]                        ; MuxRegData:MuxRegData|MuxRegDataOut[27] ; clock      ; clock    ; None                       ; None                       ; 2.400 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[14]                            ; MuxRegData:MuxRegData|MuxRegDataOut[14] ; clock      ; clock    ; None                       ; None                       ; 2.423 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[17]                             ; storesize:storesize|saida[17]           ; clock      ; clock    ; None                       ; None                       ; 1.722 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[29]                            ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 2.659 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|SSControl[0]                      ; storesize:storesize|saida[31]           ; clock      ; clock    ; None                       ; None                       ; 1.746 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[0]                             ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 2.683 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[15]                        ; MuxRegData:MuxRegData|MuxRegDataOut[15] ; clock      ; clock    ; None                       ; None                       ; 2.500 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[2]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; clock      ; clock    ; None                       ; None                       ; 1.835 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|SSControl[1]                      ; storesize:storesize|saida[29]           ; clock      ; clock    ; None                       ; None                       ; 1.772 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                         ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+-----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------+
; tsu                                                                                                  ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                                            ; To Clock ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+
; N/A   ; None         ; 8.370 ns   ; reset ; multiplier:multiplier|product[55]             ; clock    ;
; N/A   ; None         ; 8.178 ns   ; reset ; multiplier:multiplier|product[19]             ; clock    ;
; N/A   ; None         ; 8.178 ns   ; reset ; multiplier:multiplier|product[20]             ; clock    ;
; N/A   ; None         ; 7.968 ns   ; reset ; multiplier:multiplier|product[30]             ; clock    ;
; N/A   ; None         ; 7.968 ns   ; reset ; multiplier:multiplier|product[29]             ; clock    ;
; N/A   ; None         ; 7.954 ns   ; reset ; multiplier:multiplier|hi[25]                  ; clock    ;
; N/A   ; None         ; 7.770 ns   ; reset ; multiplier:multiplier|lo[20]                  ; clock    ;
; N/A   ; None         ; 7.770 ns   ; reset ; multiplier:multiplier|lo[19]                  ; clock    ;
; N/A   ; None         ; 7.681 ns   ; reset ; multiplier:multiplier|product[27]             ; clock    ;
; N/A   ; None         ; 7.681 ns   ; reset ; multiplier:multiplier|product[28]             ; clock    ;
; N/A   ; None         ; 7.681 ns   ; reset ; multiplier:multiplier|product[25]             ; clock    ;
; N/A   ; None         ; 7.681 ns   ; reset ; multiplier:multiplier|product[26]             ; clock    ;
; N/A   ; None         ; 7.681 ns   ; reset ; multiplier:multiplier|product[23]             ; clock    ;
; N/A   ; None         ; 7.681 ns   ; reset ; multiplier:multiplier|product[24]             ; clock    ;
; N/A   ; None         ; 7.681 ns   ; reset ; multiplier:multiplier|product[21]             ; clock    ;
; N/A   ; None         ; 7.681 ns   ; reset ; multiplier:multiplier|product[22]             ; clock    ;
; N/A   ; None         ; 7.597 ns   ; reset ; multiplier:multiplier|lo[30]                  ; clock    ;
; N/A   ; None         ; 7.597 ns   ; reset ; multiplier:multiplier|lo[31]                  ; clock    ;
; N/A   ; None         ; 7.597 ns   ; reset ; multiplier:multiplier|lo[29]                  ; clock    ;
; N/A   ; None         ; 7.597 ns   ; reset ; multiplier:multiplier|hi[26]                  ; clock    ;
; N/A   ; None         ; 7.597 ns   ; reset ; multiplier:multiplier|hi[5]                   ; clock    ;
; N/A   ; None         ; 7.597 ns   ; reset ; multiplier:multiplier|hi[6]                   ; clock    ;
; N/A   ; None         ; 7.597 ns   ; reset ; multiplier:multiplier|hi[7]                   ; clock    ;
; N/A   ; None         ; 7.597 ns   ; reset ; multiplier:multiplier|hi[8]                   ; clock    ;
; N/A   ; None         ; 7.597 ns   ; reset ; multiplier:multiplier|hi[9]                   ; clock    ;
; N/A   ; None         ; 7.597 ns   ; reset ; multiplier:multiplier|hi[10]                  ; clock    ;
; N/A   ; None         ; 7.597 ns   ; reset ; multiplier:multiplier|hi[11]                  ; clock    ;
; N/A   ; None         ; 7.528 ns   ; reset ; multiplier:multiplier|hi[22]                  ; clock    ;
; N/A   ; None         ; 7.528 ns   ; reset ; multiplier:multiplier|hi[20]                  ; clock    ;
; N/A   ; None         ; 7.528 ns   ; reset ; multiplier:multiplier|hi[12]                  ; clock    ;
; N/A   ; None         ; 7.528 ns   ; reset ; multiplier:multiplier|hi[13]                  ; clock    ;
; N/A   ; None         ; 7.528 ns   ; reset ; multiplier:multiplier|hi[14]                  ; clock    ;
; N/A   ; None         ; 7.528 ns   ; reset ; multiplier:multiplier|hi[15]                  ; clock    ;
; N/A   ; None         ; 7.528 ns   ; reset ; multiplier:multiplier|hi[21]                  ; clock    ;
; N/A   ; None         ; 7.528 ns   ; reset ; multiplier:multiplier|hi[18]                  ; clock    ;
; N/A   ; None         ; 7.528 ns   ; reset ; multiplier:multiplier|hi[16]                  ; clock    ;
; N/A   ; None         ; 7.528 ns   ; reset ; multiplier:multiplier|hi[17]                  ; clock    ;
; N/A   ; None         ; 7.528 ns   ; reset ; multiplier:multiplier|hi[19]                  ; clock    ;
; N/A   ; None         ; 7.425 ns   ; reset ; multiplier:multiplier|product[59]             ; clock    ;
; N/A   ; None         ; 7.382 ns   ; reset ; multiplier:multiplier|product[58]             ; clock    ;
; N/A   ; None         ; 7.305 ns   ; reset ; multiplier:multiplier|product[61]             ; clock    ;
; N/A   ; None         ; 7.289 ns   ; reset ; multiplier:multiplier|hi[29]                  ; clock    ;
; N/A   ; None         ; 7.289 ns   ; reset ; multiplier:multiplier|hi[28]                  ; clock    ;
; N/A   ; None         ; 7.289 ns   ; reset ; multiplier:multiplier|hi[27]                  ; clock    ;
; N/A   ; None         ; 7.289 ns   ; reset ; multiplier:multiplier|hi[1]                   ; clock    ;
; N/A   ; None         ; 7.289 ns   ; reset ; multiplier:multiplier|hi[2]                   ; clock    ;
; N/A   ; None         ; 7.289 ns   ; reset ; multiplier:multiplier|hi[3]                   ; clock    ;
; N/A   ; None         ; 7.289 ns   ; reset ; multiplier:multiplier|hi[4]                   ; clock    ;
; N/A   ; None         ; 7.289 ns   ; reset ; multiplier:multiplier|hi[0]                   ; clock    ;
; N/A   ; None         ; 7.228 ns   ; reset ; multiplier:multiplier|hi[24]                  ; clock    ;
; N/A   ; None         ; 7.228 ns   ; reset ; multiplier:multiplier|lo[7]                   ; clock    ;
; N/A   ; None         ; 7.228 ns   ; reset ; multiplier:multiplier|hi[23]                  ; clock    ;
; N/A   ; None         ; 7.228 ns   ; reset ; multiplier:multiplier|lo[8]                   ; clock    ;
; N/A   ; None         ; 7.228 ns   ; reset ; multiplier:multiplier|lo[9]                   ; clock    ;
; N/A   ; None         ; 7.228 ns   ; reset ; multiplier:multiplier|lo[10]                  ; clock    ;
; N/A   ; None         ; 7.228 ns   ; reset ; multiplier:multiplier|lo[11]                  ; clock    ;
; N/A   ; None         ; 7.228 ns   ; reset ; multiplier:multiplier|lo[12]                  ; clock    ;
; N/A   ; None         ; 7.228 ns   ; reset ; multiplier:multiplier|lo[13]                  ; clock    ;
; N/A   ; None         ; 7.228 ns   ; reset ; multiplier:multiplier|lo[14]                  ; clock    ;
; N/A   ; None         ; 7.228 ns   ; reset ; multiplier:multiplier|lo[15]                  ; clock    ;
; N/A   ; None         ; 7.228 ns   ; reset ; multiplier:multiplier|lo[18]                  ; clock    ;
; N/A   ; None         ; 7.228 ns   ; reset ; multiplier:multiplier|lo[16]                  ; clock    ;
; N/A   ; None         ; 7.228 ns   ; reset ; multiplier:multiplier|lo[17]                  ; clock    ;
; N/A   ; None         ; 7.186 ns   ; reset ; multiplier:multiplier|product[17]             ; clock    ;
; N/A   ; None         ; 7.186 ns   ; reset ; multiplier:multiplier|product[18]             ; clock    ;
; N/A   ; None         ; 7.182 ns   ; reset ; multiplier:multiplier|lo[28]                  ; clock    ;
; N/A   ; None         ; 7.182 ns   ; reset ; multiplier:multiplier|lo[26]                  ; clock    ;
; N/A   ; None         ; 7.182 ns   ; reset ; multiplier:multiplier|lo[27]                  ; clock    ;
; N/A   ; None         ; 7.182 ns   ; reset ; multiplier:multiplier|lo[24]                  ; clock    ;
; N/A   ; None         ; 7.182 ns   ; reset ; multiplier:multiplier|lo[25]                  ; clock    ;
; N/A   ; None         ; 7.182 ns   ; reset ; multiplier:multiplier|lo[22]                  ; clock    ;
; N/A   ; None         ; 7.182 ns   ; reset ; multiplier:multiplier|lo[23]                  ; clock    ;
; N/A   ; None         ; 7.182 ns   ; reset ; multiplier:multiplier|lo[21]                  ; clock    ;
; N/A   ; None         ; 7.170 ns   ; reset ; multiplier:multiplier|product[0]              ; clock    ;
; N/A   ; None         ; 7.170 ns   ; reset ; multiplier:multiplier|product[2]              ; clock    ;
; N/A   ; None         ; 7.170 ns   ; reset ; multiplier:multiplier|product[3]              ; clock    ;
; N/A   ; None         ; 7.170 ns   ; reset ; multiplier:multiplier|product[4]              ; clock    ;
; N/A   ; None         ; 7.170 ns   ; reset ; multiplier:multiplier|product[5]              ; clock    ;
; N/A   ; None         ; 7.170 ns   ; reset ; multiplier:multiplier|product[6]              ; clock    ;
; N/A   ; None         ; 7.170 ns   ; reset ; multiplier:multiplier|product[1]              ; clock    ;
; N/A   ; None         ; 7.136 ns   ; reset ; multiplier:multiplier|hi[30]                  ; clock    ;
; N/A   ; None         ; 6.977 ns   ; reset ; multiplier:multiplier|product[7]              ; clock    ;
; N/A   ; None         ; 6.977 ns   ; reset ; multiplier:multiplier|product[8]              ; clock    ;
; N/A   ; None         ; 6.977 ns   ; reset ; multiplier:multiplier|product[9]              ; clock    ;
; N/A   ; None         ; 6.977 ns   ; reset ; multiplier:multiplier|product[10]             ; clock    ;
; N/A   ; None         ; 6.977 ns   ; reset ; multiplier:multiplier|product[11]             ; clock    ;
; N/A   ; None         ; 6.977 ns   ; reset ; multiplier:multiplier|product[12]             ; clock    ;
; N/A   ; None         ; 6.977 ns   ; reset ; multiplier:multiplier|product[13]             ; clock    ;
; N/A   ; None         ; 6.977 ns   ; reset ; multiplier:multiplier|product[14]             ; clock    ;
; N/A   ; None         ; 6.977 ns   ; reset ; multiplier:multiplier|product[15]             ; clock    ;
; N/A   ; None         ; 6.977 ns   ; reset ; multiplier:multiplier|product[16]             ; clock    ;
; N/A   ; None         ; 6.947 ns   ; reset ; multiplier:multiplier|product[60]             ; clock    ;
; N/A   ; None         ; 6.935 ns   ; reset ; multiplier:multiplier|product[57]             ; clock    ;
; N/A   ; None         ; 6.779 ns   ; reset ; multiplier:multiplier|product[56]             ; clock    ;
; N/A   ; None         ; 6.550 ns   ; reset ; multiplier:multiplier|product[54]             ; clock    ;
; N/A   ; None         ; 6.469 ns   ; reset ; multiplier:multiplier|lo[1]                   ; clock    ;
; N/A   ; None         ; 6.469 ns   ; reset ; multiplier:multiplier|lo[2]                   ; clock    ;
; N/A   ; None         ; 6.469 ns   ; reset ; multiplier:multiplier|lo[3]                   ; clock    ;
; N/A   ; None         ; 6.469 ns   ; reset ; multiplier:multiplier|lo[4]                   ; clock    ;
; N/A   ; None         ; 6.469 ns   ; reset ; multiplier:multiplier|lo[5]                   ; clock    ;
; N/A   ; None         ; 6.469 ns   ; reset ; multiplier:multiplier|lo[6]                   ; clock    ;
; N/A   ; None         ; 6.469 ns   ; reset ; multiplier:multiplier|lo[0]                   ; clock    ;
; N/A   ; None         ; 6.387 ns   ; reset ; multiplier:multiplier|product[53]             ; clock    ;
; N/A   ; None         ; 6.347 ns   ; reset ; multiplier:multiplier|product[52]             ; clock    ;
; N/A   ; None         ; 6.270 ns   ; reset ; multiplier:multiplier|product[31]             ; clock    ;
; N/A   ; None         ; 6.172 ns   ; reset ; multiplier:multiplier|product[48]             ; clock    ;
; N/A   ; None         ; 6.035 ns   ; reset ; multiplier:multiplier|product[62]             ; clock    ;
; N/A   ; None         ; 6.020 ns   ; reset ; multiplier:multiplier|product[43]             ; clock    ;
; N/A   ; None         ; 5.918 ns   ; reset ; multiplier:multiplier|product[45]             ; clock    ;
; N/A   ; None         ; 5.903 ns   ; reset ; multiplier:multiplier|product[42]             ; clock    ;
; N/A   ; None         ; 5.842 ns   ; reset ; multiplier:multiplier|product[32]             ; clock    ;
; N/A   ; None         ; 5.842 ns   ; reset ; multiplier:multiplier|lostbit                 ; clock    ;
; N/A   ; None         ; 5.842 ns   ; reset ; multiplier:multiplier|product[36]             ; clock    ;
; N/A   ; None         ; 5.842 ns   ; reset ; multiplier:multiplier|product[37]             ; clock    ;
; N/A   ; None         ; 5.842 ns   ; reset ; multiplier:multiplier|product[39]             ; clock    ;
; N/A   ; None         ; 5.842 ns   ; reset ; multiplier:multiplier|product[33]             ; clock    ;
; N/A   ; None         ; 5.842 ns   ; reset ; multiplier:multiplier|product[34]             ; clock    ;
; N/A   ; None         ; 5.842 ns   ; reset ; multiplier:multiplier|product[35]             ; clock    ;
; N/A   ; None         ; 5.842 ns   ; reset ; multiplier:multiplier|product[38]             ; clock    ;
; N/A   ; None         ; 5.842 ns   ; reset ; multiplier:multiplier|product[40]             ; clock    ;
; N/A   ; None         ; 5.824 ns   ; reset ; multiplier:multiplier|product[44]             ; clock    ;
; N/A   ; None         ; 5.606 ns   ; reset ; multiplier:multiplier|product[50]             ; clock    ;
; N/A   ; None         ; 5.572 ns   ; reset ; multiplier:multiplier|product[49]             ; clock    ;
; N/A   ; None         ; 5.472 ns   ; reset ; multiplier:multiplier|product[41]             ; clock    ;
; N/A   ; None         ; 5.444 ns   ; reset ; Controle:Controle|MuxLo                       ; clock    ;
; N/A   ; None         ; 5.444 ns   ; reset ; Controle:Controle|Reg_Lo_Write                ; clock    ;
; N/A   ; None         ; 5.414 ns   ; reset ; multiplier:multiplier|product[46]             ; clock    ;
; N/A   ; None         ; 5.414 ns   ; reset ; multiplier:multiplier|product[47]             ; clock    ;
; N/A   ; None         ; 5.414 ns   ; reset ; multiplier:multiplier|product[51]             ; clock    ;
; N/A   ; None         ; 5.358 ns   ; reset ; multiplier:multiplier|fim                     ; clock    ;
; N/A   ; None         ; 5.194 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[4] ; clock    ;
; N/A   ; None         ; 4.817 ns   ; reset ; Controle:Controle|RegShftCtrl[1]              ; clock    ;
; N/A   ; None         ; 4.817 ns   ; reset ; Controle:Controle|RegShftCtrl[2]              ; clock    ;
; N/A   ; None         ; 4.792 ns   ; reset ; multiplier:multiplier|cicloAtual[5]           ; clock    ;
; N/A   ; None         ; 4.752 ns   ; reset ; multiplier:multiplier|cicloAtual[0]           ; clock    ;
; N/A   ; None         ; 4.752 ns   ; reset ; multiplier:multiplier|cicloAtual[1]           ; clock    ;
; N/A   ; None         ; 4.752 ns   ; reset ; multiplier:multiplier|cicloAtual[3]           ; clock    ;
; N/A   ; None         ; 4.752 ns   ; reset ; multiplier:multiplier|cicloAtual[2]           ; clock    ;
; N/A   ; None         ; 4.752 ns   ; reset ; multiplier:multiplier|cicloAtual[4]           ; clock    ;
; N/A   ; None         ; 4.752 ns   ; reset ; Controle:Controle|ShftSrc                     ; clock    ;
; N/A   ; None         ; 4.716 ns   ; reset ; Controle:Controle|RegData[1]                  ; clock    ;
; N/A   ; None         ; 4.716 ns   ; reset ; Controle:Controle|RegDest[1]                  ; clock    ;
; N/A   ; None         ; 4.683 ns   ; reset ; Controle:Controle|ALUSrcA                     ; clock    ;
; N/A   ; None         ; 4.604 ns   ; reset ; Controle:Controle|RegBWrite                   ; clock    ;
; N/A   ; None         ; 4.604 ns   ; reset ; Controle:Controle|IRWrite                     ; clock    ;
; N/A   ; None         ; 4.580 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[0] ; clock    ;
; N/A   ; None         ; 4.504 ns   ; reset ; Controle:Controle|SSControl[1]                ; clock    ;
; N/A   ; None         ; 4.404 ns   ; reset ; Controle:Controle|SSControl[0]                ; clock    ;
; N/A   ; None         ; 4.337 ns   ; reset ; Controle:Controle|ALUSrcB[2]                  ; clock    ;
; N/A   ; None         ; 4.305 ns   ; reset ; Controle:Controle|ALUControl[2]               ; clock    ;
; N/A   ; None         ; 4.272 ns   ; reset ; Controle:Controle|ExceptionAddress[0]         ; clock    ;
; N/A   ; None         ; 4.265 ns   ; reset ; Controle:Controle|RegShftCtrl[0]              ; clock    ;
; N/A   ; None         ; 4.169 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[3] ; clock    ;
; N/A   ; None         ; 4.169 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[1] ; clock    ;
; N/A   ; None         ; 4.169 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[2] ; clock    ;
; N/A   ; None         ; 3.891 ns   ; reset ; Controle:Controle|RegMDRWrite                 ; clock    ;
; N/A   ; None         ; 3.884 ns   ; reset ; Controle:Controle|estado[5]                   ; clock    ;
; N/A   ; None         ; 3.884 ns   ; reset ; Controle:Controle|MemADD[0]                   ; clock    ;
; N/A   ; None         ; 3.681 ns   ; reset ; Controle:Controle|estado[2]                   ; clock    ;
; N/A   ; None         ; 3.681 ns   ; reset ; Controle:Controle|PCSource[2]                 ; clock    ;
; N/A   ; None         ; 3.659 ns   ; reset ; Controle:Controle|LSControl[1]                ; clock    ;
; N/A   ; None         ; 3.659 ns   ; reset ; Controle:Controle|LSControl[0]                ; clock    ;
; N/A   ; None         ; 3.560 ns   ; reset ; Controle:Controle|RegData[2]                  ; clock    ;
; N/A   ; None         ; 3.560 ns   ; reset ; Controle:Controle|RegDest[0]                  ; clock    ;
; N/A   ; None         ; 3.548 ns   ; reset ; Controle:Controle|RegWrite                    ; clock    ;
; N/A   ; None         ; 3.425 ns   ; reset ; Controle:Controle|estado[3]                   ; clock    ;
; N/A   ; None         ; 3.406 ns   ; reset ; Controle:Controle|estado[4]                   ; clock    ;
; N/A   ; None         ; 3.406 ns   ; reset ; Controle:Controle|estado[1]                   ; clock    ;
; N/A   ; None         ; 3.406 ns   ; reset ; Controle:Controle|MemADD[1]                   ; clock    ;
; N/A   ; None         ; 3.406 ns   ; reset ; Controle:Controle|RegData[0]                  ; clock    ;
; N/A   ; None         ; 3.404 ns   ; reset ; Controle:Controle|ALUSrcB[0]                  ; clock    ;
; N/A   ; None         ; 3.397 ns   ; reset ; Controle:Controle|estado[0]                   ; clock    ;
; N/A   ; None         ; 3.396 ns   ; reset ; divisor:divisor|fim                           ; clock    ;
; N/A   ; None         ; 3.307 ns   ; reset ; Controle:Controle|AmtSrc                      ; clock    ;
; N/A   ; None         ; 3.250 ns   ; reset ; Controle:Controle|RegData[3]                  ; clock    ;
; N/A   ; None         ; 3.250 ns   ; reset ; Controle:Controle|RegDest[2]                  ; clock    ;
; N/A   ; None         ; 3.121 ns   ; reset ; Controle:Controle|PCSource[0]                 ; clock    ;
; N/A   ; None         ; 3.121 ns   ; reset ; Controle:Controle|PCWrite                     ; clock    ;
; N/A   ; None         ; 3.094 ns   ; reset ; Controle:Controle|PCSource[1]                 ; clock    ;
; N/A   ; None         ; 3.094 ns   ; reset ; Controle:Controle|MuxHiLo                     ; clock    ;
; N/A   ; None         ; 3.074 ns   ; reset ; Controle:Controle|ALUControl[1]               ; clock    ;
; N/A   ; None         ; 3.038 ns   ; reset ; Controle:Controle|ALUControl[0]               ; clock    ;
; N/A   ; None         ; 3.038 ns   ; reset ; Controle:Controle|MULT_OP                     ; clock    ;
; N/A   ; None         ; 3.038 ns   ; reset ; Controle:Controle|RegALUOutWrite              ; clock    ;
; N/A   ; None         ; 3.038 ns   ; reset ; Controle:Controle|DIV_OP                      ; clock    ;
; N/A   ; None         ; 3.038 ns   ; reset ; Controle:Controle|XCHGRegWrite                ; clock    ;
; N/A   ; None         ; 2.976 ns   ; reset ; Controle:Controle|MemWriteRead                ; clock    ;
; N/A   ; None         ; 2.962 ns   ; reset ; Controle:Controle|ALUSrcB[1]                  ; clock    ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                                  ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+------------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                    ; To               ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+------------------+------------+
; N/A                                     ; None                                                ; 16.591 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.578 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.512 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.504 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.491 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.425 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.335 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.286 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.270 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.248 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.235 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.199 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.183 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.148 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.017 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.965 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.951 ns  ; Registrador:A|Saida[3]                  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.947 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.934 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.930 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.921 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 15.908 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 15.878 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.868 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.864 ns  ; Registrador:A|Saida[3]                  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.842 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 15.794 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.781 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.715 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.714 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.710 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[27]    ; clock      ;
; N/A                                     ; None                                                ; 15.697 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[27]    ; clock      ;
; N/A                                     ; None                                                ; 15.691 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.665 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 15.651 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.642 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.638 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.633 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18] ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.631 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[27]    ; clock      ;
; N/A                                     ; None                                                ; 15.627 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.626 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.624 ns  ; Controle:Controle|ALUSrcA               ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.616 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 15.604 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.600 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 15.591 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.579 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.572 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.565 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 15.546 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18] ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.538 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.537 ns  ; Controle:Controle|ALUSrcA               ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.517 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.492 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.489 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.473 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.454 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[27]    ; clock      ;
; N/A                                     ; None                                                ; 15.444 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 15.438 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.431 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 15.405 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[27]    ; clock      ;
; N/A                                     ; None                                                ; 15.395 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.390 ns  ; Controle:Controle|ALUControl[2]         ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.389 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[27]    ; clock      ;
; N/A                                     ; None                                                ; 15.376 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.373 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.365 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 15.354 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[27]    ; clock      ;
; N/A                                     ; None                                                ; 15.347 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 15.346 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.330 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.321 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.307 ns  ; Registrador:A|Saida[3]                  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.303 ns  ; Controle:Controle|ALUControl[2]         ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.295 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 15.295 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.289 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.281 ns  ; Registrador:A|Saida[3]                  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 15.259 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 15.246 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 15.220 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.199 ns  ; Registrador:PC|Saida[3]                 ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.194 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 15.188 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 15.181 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 15.180 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 15.169 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 15.168 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.156 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 15.154 ns  ; Registrador:A|Saida[3]                  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.142 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[20] ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.139 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 15.136 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[27]    ; clock      ;
; N/A                                     ; None                                                ; 15.130 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.124 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[19]    ; clock      ;
; N/A                                     ; None                                                ; 15.123 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 15.116 ns  ; Registrador:A|Saida[0]                  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.115 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 15.112 ns  ; Registrador:PC|Saida[3]                 ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.111 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[19]    ; clock      ;
; N/A                                     ; None                                                ; 15.098 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[19] ; clock      ;
; N/A                                     ; None                                                ; 15.090 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 15.088 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 15.085 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[19] ; clock      ;
; N/A                                     ; None                                                ; 15.084 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[27]    ; clock      ;
; N/A                                     ; None                                                ; 15.077 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.070 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.070 ns  ; Registrador:A|Saida[3]                  ; AluResult[27]    ; clock      ;
; N/A                                     ; None                                                ; 15.052 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 15.045 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[19]    ; clock      ;
; N/A                                     ; None                                                ; 15.044 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 15.043 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.039 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 15.029 ns  ; Registrador:A|Saida[0]                  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.025 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.019 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[19] ; clock      ;
; N/A                                     ; None                                                ; 15.011 ns  ; Registrador:A|Saida[3]                  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.003 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 14.992 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[20] ; clock      ;
; N/A                                     ; None                                                ; 14.989 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 14.980 ns  ; Controle:Controle|ALUSrcA               ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 14.979 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[20] ; clock      ;
; N/A                                     ; None                                                ; 14.973 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 14.963 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18] ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 14.960 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 14.954 ns  ; Controle:Controle|ALUSrcA               ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 14.954 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 14.940 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[24]    ; clock      ;
; N/A                                     ; None                                                ; 14.938 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 14.938 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 14.935 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 14.934 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 14.927 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[24]    ; clock      ;
; N/A                                     ; None                                                ; 14.917 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 14.913 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[20] ; clock      ;
; N/A                                     ; None                                                ; 14.913 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 14.909 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 14.903 ns  ; Registrador:A|Saida[1]                  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 14.903 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 14.902 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 14.889 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 14.889 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 14.888 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 14.873 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 14.870 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 14.868 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[19]    ; clock      ;
; N/A                                     ; None                                                ; 14.864 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 14.861 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[24]    ; clock      ;
; N/A                                     ; None                                                ; 14.848 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 14.842 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[19] ; clock      ;
; N/A                                     ; None                                                ; 14.838 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 14.838 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17] ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 14.836 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18] ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 14.833 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[27]    ; clock      ;
; N/A                                     ; None                                                ; 14.827 ns  ; Controle:Controle|ALUSrcA               ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 14.823 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 14.819 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[19]    ; clock      ;
; N/A                                     ; None                                                ; 14.818 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 14.816 ns  ; Registrador:A|Saida[1]                  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 14.813 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 14.811 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 14.807 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 14.804 ns  ; Registrador:A|Saida[3]                  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 14.803 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[19]    ; clock      ;
; N/A                                     ; None                                                ; 14.801 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 14.796 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 14.793 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[19] ; clock      ;
; N/A                                     ; None                                                ; 14.782 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 14.777 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[19] ; clock      ;
; N/A                                     ; None                                                ; 14.774 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 14.768 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[19]    ; clock      ;
; N/A                                     ; None                                                ; 14.759 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[26]    ; clock      ;
; N/A                                     ; None                                                ; 14.757 ns  ; Controle:Controle|ALUControl[0]         ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 14.757 ns  ; Registrador:A|Saida[2]                  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 14.752 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18] ; AluResult[27]    ; clock      ;
; N/A                                     ; None                                                ; 14.751 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17] ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 14.750 ns  ; Controle:Controle|ALUControl[1]         ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 14.747 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 14.746 ns  ; Controle:Controle|ALUControl[2]         ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 14.746 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[26]    ; clock      ;
; N/A                                     ; None                                                ; 14.743 ns  ; Controle:Controle|ALUSrcA               ; AluResult[27]    ; clock      ;
; N/A                                     ; None                                                ; 14.742 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[19] ; clock      ;
; N/A                                     ; None                                                ; 14.736 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[20] ; clock      ;
; N/A                                     ; None                                                ; 14.732 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 14.731 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 14.724 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 14.723 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[27]    ; clock      ;
; N/A                                     ; None                                                ; 14.720 ns  ; Controle:Controle|ALUControl[2]         ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 14.706 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 14.698 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[27]    ; clock      ;
; N/A                                     ; None                                                ; 14.696 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 14.693 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18] ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 14.687 ns  ; Registrador:A|Saida[11]                 ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 14.687 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[20] ; clock      ;
; N/A                                     ; None                                                ; 14.686 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[15] ; clock      ;
; N/A                                     ; None                                                ; 14.685 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 14.684 ns  ; Controle:Controle|ALUSrcA               ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 14.684 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[24]    ; clock      ;
; N/A                                     ; None                                                ; 14.680 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[26]    ; clock      ;
; N/A                                     ; None                                                ; 14.673 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[15] ; clock      ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                         ;                  ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+------------------+------------+


+------------------------------------------------------------------------------------------------------------+
; th                                                                                                         ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                                            ; To Clock ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+
; N/A           ; None        ; -2.723 ns ; reset ; Controle:Controle|ALUSrcB[1]                  ; clock    ;
; N/A           ; None        ; -2.737 ns ; reset ; Controle:Controle|MemWriteRead                ; clock    ;
; N/A           ; None        ; -2.799 ns ; reset ; Controle:Controle|ALUControl[0]               ; clock    ;
; N/A           ; None        ; -2.799 ns ; reset ; Controle:Controle|MULT_OP                     ; clock    ;
; N/A           ; None        ; -2.799 ns ; reset ; Controle:Controle|RegALUOutWrite              ; clock    ;
; N/A           ; None        ; -2.799 ns ; reset ; Controle:Controle|DIV_OP                      ; clock    ;
; N/A           ; None        ; -2.799 ns ; reset ; Controle:Controle|XCHGRegWrite                ; clock    ;
; N/A           ; None        ; -2.835 ns ; reset ; Controle:Controle|ALUControl[1]               ; clock    ;
; N/A           ; None        ; -2.855 ns ; reset ; Controle:Controle|PCSource[1]                 ; clock    ;
; N/A           ; None        ; -2.855 ns ; reset ; Controle:Controle|MuxHiLo                     ; clock    ;
; N/A           ; None        ; -2.882 ns ; reset ; Controle:Controle|PCSource[0]                 ; clock    ;
; N/A           ; None        ; -2.882 ns ; reset ; Controle:Controle|PCWrite                     ; clock    ;
; N/A           ; None        ; -2.883 ns ; reset ; Controle:Controle|MuxLo                       ; clock    ;
; N/A           ; None        ; -2.883 ns ; reset ; Controle:Controle|Reg_Lo_Write                ; clock    ;
; N/A           ; None        ; -2.994 ns ; reset ; Controle:Controle|AmtSrc                      ; clock    ;
; N/A           ; None        ; -3.011 ns ; reset ; Controle:Controle|RegData[3]                  ; clock    ;
; N/A           ; None        ; -3.011 ns ; reset ; Controle:Controle|RegDest[2]                  ; clock    ;
; N/A           ; None        ; -3.157 ns ; reset ; divisor:divisor|fim                           ; clock    ;
; N/A           ; None        ; -3.158 ns ; reset ; Controle:Controle|estado[0]                   ; clock    ;
; N/A           ; None        ; -3.165 ns ; reset ; Controle:Controle|ALUSrcB[0]                  ; clock    ;
; N/A           ; None        ; -3.167 ns ; reset ; Controle:Controle|estado[4]                   ; clock    ;
; N/A           ; None        ; -3.167 ns ; reset ; Controle:Controle|estado[1]                   ; clock    ;
; N/A           ; None        ; -3.167 ns ; reset ; Controle:Controle|MemADD[1]                   ; clock    ;
; N/A           ; None        ; -3.167 ns ; reset ; Controle:Controle|RegData[0]                  ; clock    ;
; N/A           ; None        ; -3.186 ns ; reset ; Controle:Controle|estado[3]                   ; clock    ;
; N/A           ; None        ; -3.294 ns ; reset ; multiplier:multiplier|lostbit                 ; clock    ;
; N/A           ; None        ; -3.309 ns ; reset ; Controle:Controle|RegWrite                    ; clock    ;
; N/A           ; None        ; -3.315 ns ; reset ; multiplier:multiplier|product[32]             ; clock    ;
; N/A           ; None        ; -3.321 ns ; reset ; Controle:Controle|RegData[2]                  ; clock    ;
; N/A           ; None        ; -3.321 ns ; reset ; Controle:Controle|RegDest[0]                  ; clock    ;
; N/A           ; None        ; -3.338 ns ; reset ; multiplier:multiplier|lo[20]                  ; clock    ;
; N/A           ; None        ; -3.338 ns ; reset ; multiplier:multiplier|product[20]             ; clock    ;
; N/A           ; None        ; -3.341 ns ; reset ; multiplier:multiplier|lo[19]                  ; clock    ;
; N/A           ; None        ; -3.341 ns ; reset ; multiplier:multiplier|product[19]             ; clock    ;
; N/A           ; None        ; -3.375 ns ; reset ; multiplier:multiplier|cicloAtual[5]           ; clock    ;
; N/A           ; None        ; -3.382 ns ; reset ; Controle:Controle|RegBWrite                   ; clock    ;
; N/A           ; None        ; -3.382 ns ; reset ; Controle:Controle|IRWrite                     ; clock    ;
; N/A           ; None        ; -3.414 ns ; reset ; multiplier:multiplier|lo[31]                  ; clock    ;
; N/A           ; None        ; -3.415 ns ; reset ; multiplier:multiplier|product[60]             ; clock    ;
; N/A           ; None        ; -3.416 ns ; reset ; multiplier:multiplier|lo[30]                  ; clock    ;
; N/A           ; None        ; -3.416 ns ; reset ; multiplier:multiplier|lo[29]                  ; clock    ;
; N/A           ; None        ; -3.416 ns ; reset ; multiplier:multiplier|product[30]             ; clock    ;
; N/A           ; None        ; -3.416 ns ; reset ; multiplier:multiplier|product[29]             ; clock    ;
; N/A           ; None        ; -3.420 ns ; reset ; Controle:Controle|LSControl[1]                ; clock    ;
; N/A           ; None        ; -3.420 ns ; reset ; Controle:Controle|LSControl[0]                ; clock    ;
; N/A           ; None        ; -3.422 ns ; reset ; multiplier:multiplier|product[39]             ; clock    ;
; N/A           ; None        ; -3.425 ns ; reset ; multiplier:multiplier|product[37]             ; clock    ;
; N/A           ; None        ; -3.426 ns ; reset ; multiplier:multiplier|lo[24]                  ; clock    ;
; N/A           ; None        ; -3.428 ns ; reset ; multiplier:multiplier|product[24]             ; clock    ;
; N/A           ; None        ; -3.430 ns ; reset ; multiplier:multiplier|product[21]             ; clock    ;
; N/A           ; None        ; -3.442 ns ; reset ; Controle:Controle|estado[2]                   ; clock    ;
; N/A           ; None        ; -3.442 ns ; reset ; Controle:Controle|PCSource[2]                 ; clock    ;
; N/A           ; None        ; -3.463 ns ; reset ; multiplier:multiplier|lo[21]                  ; clock    ;
; N/A           ; None        ; -3.467 ns ; reset ; multiplier:multiplier|cicloAtual[2]           ; clock    ;
; N/A           ; None        ; -3.470 ns ; reset ; multiplier:multiplier|lo[25]                  ; clock    ;
; N/A           ; None        ; -3.497 ns ; reset ; Controle:Controle|RegData[1]                  ; clock    ;
; N/A           ; None        ; -3.497 ns ; reset ; Controle:Controle|RegDest[1]                  ; clock    ;
; N/A           ; None        ; -3.522 ns ; reset ; multiplier:multiplier|product[40]             ; clock    ;
; N/A           ; None        ; -3.523 ns ; reset ; multiplier:multiplier|product[38]             ; clock    ;
; N/A           ; None        ; -3.547 ns ; reset ; multiplier:multiplier|hi[3]                   ; clock    ;
; N/A           ; None        ; -3.548 ns ; reset ; multiplier:multiplier|hi[28]                  ; clock    ;
; N/A           ; None        ; -3.551 ns ; reset ; Controle:Controle|ALUControl[2]               ; clock    ;
; N/A           ; None        ; -3.552 ns ; reset ; multiplier:multiplier|hi[27]                  ; clock    ;
; N/A           ; None        ; -3.582 ns ; reset ; multiplier:multiplier|product[50]             ; clock    ;
; N/A           ; None        ; -3.586 ns ; reset ; multiplier:multiplier|hi[4]                   ; clock    ;
; N/A           ; None        ; -3.586 ns ; reset ; multiplier:multiplier|product[52]             ; clock    ;
; N/A           ; None        ; -3.593 ns ; reset ; multiplier:multiplier|lo[23]                  ; clock    ;
; N/A           ; None        ; -3.593 ns ; reset ; multiplier:multiplier|product[23]             ; clock    ;
; N/A           ; None        ; -3.594 ns ; reset ; multiplier:multiplier|lo[26]                  ; clock    ;
; N/A           ; None        ; -3.594 ns ; reset ; multiplier:multiplier|product[26]             ; clock    ;
; N/A           ; None        ; -3.596 ns ; reset ; multiplier:multiplier|cicloAtual[3]           ; clock    ;
; N/A           ; None        ; -3.596 ns ; reset ; multiplier:multiplier|lo[28]                  ; clock    ;
; N/A           ; None        ; -3.596 ns ; reset ; multiplier:multiplier|product[28]             ; clock    ;
; N/A           ; None        ; -3.597 ns ; reset ; multiplier:multiplier|cicloAtual[1]           ; clock    ;
; N/A           ; None        ; -3.598 ns ; reset ; multiplier:multiplier|lo[27]                  ; clock    ;
; N/A           ; None        ; -3.598 ns ; reset ; multiplier:multiplier|product[27]             ; clock    ;
; N/A           ; None        ; -3.600 ns ; reset ; multiplier:multiplier|lo[22]                  ; clock    ;
; N/A           ; None        ; -3.600 ns ; reset ; multiplier:multiplier|product[22]             ; clock    ;
; N/A           ; None        ; -3.601 ns ; reset ; multiplier:multiplier|product[25]             ; clock    ;
; N/A           ; None        ; -3.632 ns ; reset ; multiplier:multiplier|hi[20]                  ; clock    ;
; N/A           ; None        ; -3.645 ns ; reset ; Controle:Controle|estado[5]                   ; clock    ;
; N/A           ; None        ; -3.645 ns ; reset ; Controle:Controle|MemADD[0]                   ; clock    ;
; N/A           ; None        ; -3.652 ns ; reset ; Controle:Controle|RegMDRWrite                 ; clock    ;
; N/A           ; None        ; -3.657 ns ; reset ; multiplier:multiplier|hi[21]                  ; clock    ;
; N/A           ; None        ; -3.691 ns ; reset ; multiplier:multiplier|product[49]             ; clock    ;
; N/A           ; None        ; -3.746 ns ; reset ; multiplier:multiplier|product[33]             ; clock    ;
; N/A           ; None        ; -3.749 ns ; reset ; multiplier:multiplier|product[36]             ; clock    ;
; N/A           ; None        ; -3.777 ns ; reset ; multiplier:multiplier|product[55]             ; clock    ;
; N/A           ; None        ; -3.787 ns ; reset ; multiplier:multiplier|hi[16]                  ; clock    ;
; N/A           ; None        ; -3.793 ns ; reset ; multiplier:multiplier|product[34]             ; clock    ;
; N/A           ; None        ; -3.816 ns ; reset ; multiplier:multiplier|product[51]             ; clock    ;
; N/A           ; None        ; -3.817 ns ; reset ; multiplier:multiplier|product[41]             ; clock    ;
; N/A           ; None        ; -3.818 ns ; reset ; multiplier:multiplier|product[48]             ; clock    ;
; N/A           ; None        ; -3.820 ns ; reset ; multiplier:multiplier|fim                     ; clock    ;
; N/A           ; None        ; -3.844 ns ; reset ; multiplier:multiplier|hi[29]                  ; clock    ;
; N/A           ; None        ; -3.848 ns ; reset ; multiplier:multiplier|product[5]              ; clock    ;
; N/A           ; None        ; -3.860 ns ; reset ; multiplier:multiplier|hi[11]                  ; clock    ;
; N/A           ; None        ; -3.862 ns ; reset ; multiplier:multiplier|product[54]             ; clock    ;
; N/A           ; None        ; -3.883 ns ; reset ; multiplier:multiplier|lo[5]                   ; clock    ;
; N/A           ; None        ; -3.930 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[3] ; clock    ;
; N/A           ; None        ; -3.930 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[1] ; clock    ;
; N/A           ; None        ; -3.930 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[2] ; clock    ;
; N/A           ; None        ; -3.948 ns ; reset ; multiplier:multiplier|product[47]             ; clock    ;
; N/A           ; None        ; -3.953 ns ; reset ; multiplier:multiplier|product[35]             ; clock    ;
; N/A           ; None        ; -3.955 ns ; reset ; multiplier:multiplier|product[44]             ; clock    ;
; N/A           ; None        ; -3.957 ns ; reset ; multiplier:multiplier|cicloAtual[4]           ; clock    ;
; N/A           ; None        ; -3.958 ns ; reset ; multiplier:multiplier|product[46]             ; clock    ;
; N/A           ; None        ; -3.971 ns ; reset ; multiplier:multiplier|product[59]             ; clock    ;
; N/A           ; None        ; -3.980 ns ; reset ; multiplier:multiplier|cicloAtual[0]           ; clock    ;
; N/A           ; None        ; -3.992 ns ; reset ; multiplier:multiplier|product[62]             ; clock    ;
; N/A           ; None        ; -3.998 ns ; reset ; multiplier:multiplier|product[45]             ; clock    ;
; N/A           ; None        ; -4.010 ns ; reset ; multiplier:multiplier|product[61]             ; clock    ;
; N/A           ; None        ; -4.018 ns ; reset ; multiplier:multiplier|hi[10]                  ; clock    ;
; N/A           ; None        ; -4.024 ns ; reset ; multiplier:multiplier|hi[13]                  ; clock    ;
; N/A           ; None        ; -4.026 ns ; reset ; Controle:Controle|RegShftCtrl[0]              ; clock    ;
; N/A           ; None        ; -4.029 ns ; reset ; multiplier:multiplier|hi[17]                  ; clock    ;
; N/A           ; None        ; -4.032 ns ; reset ; multiplier:multiplier|lo[1]                   ; clock    ;
; N/A           ; None        ; -4.032 ns ; reset ; multiplier:multiplier|product[1]              ; clock    ;
; N/A           ; None        ; -4.033 ns ; reset ; Controle:Controle|ExceptionAddress[0]         ; clock    ;
; N/A           ; None        ; -4.033 ns ; reset ; multiplier:multiplier|lo[4]                   ; clock    ;
; N/A           ; None        ; -4.033 ns ; reset ; multiplier:multiplier|hi[22]                  ; clock    ;
; N/A           ; None        ; -4.033 ns ; reset ; multiplier:multiplier|product[4]              ; clock    ;
; N/A           ; None        ; -4.034 ns ; reset ; multiplier:multiplier|lo[3]                   ; clock    ;
; N/A           ; None        ; -4.034 ns ; reset ; multiplier:multiplier|product[3]              ; clock    ;
; N/A           ; None        ; -4.035 ns ; reset ; multiplier:multiplier|lo[6]                   ; clock    ;
; N/A           ; None        ; -4.035 ns ; reset ; multiplier:multiplier|product[6]              ; clock    ;
; N/A           ; None        ; -4.040 ns ; reset ; multiplier:multiplier|lo[2]                   ; clock    ;
; N/A           ; None        ; -4.040 ns ; reset ; multiplier:multiplier|product[2]              ; clock    ;
; N/A           ; None        ; -4.043 ns ; reset ; multiplier:multiplier|product[0]              ; clock    ;
; N/A           ; None        ; -4.043 ns ; reset ; multiplier:multiplier|lo[0]                   ; clock    ;
; N/A           ; None        ; -4.045 ns ; reset ; multiplier:multiplier|hi[26]                  ; clock    ;
; N/A           ; None        ; -4.051 ns ; reset ; multiplier:multiplier|product[17]             ; clock    ;
; N/A           ; None        ; -4.086 ns ; reset ; multiplier:multiplier|lo[17]                  ; clock    ;
; N/A           ; None        ; -4.098 ns ; reset ; Controle:Controle|ALUSrcB[2]                  ; clock    ;
; N/A           ; None        ; -4.129 ns ; reset ; multiplier:multiplier|product[42]             ; clock    ;
; N/A           ; None        ; -4.149 ns ; reset ; multiplier:multiplier|hi[6]                   ; clock    ;
; N/A           ; None        ; -4.156 ns ; reset ; multiplier:multiplier|product[43]             ; clock    ;
; N/A           ; None        ; -4.165 ns ; reset ; Controle:Controle|SSControl[0]                ; clock    ;
; N/A           ; None        ; -4.207 ns ; reset ; multiplier:multiplier|hi[0]                   ; clock    ;
; N/A           ; None        ; -4.209 ns ; reset ; Controle:Controle|ALUSrcA                     ; clock    ;
; N/A           ; None        ; -4.221 ns ; reset ; multiplier:multiplier|product[53]             ; clock    ;
; N/A           ; None        ; -4.224 ns ; reset ; multiplier:multiplier|product[15]             ; clock    ;
; N/A           ; None        ; -4.224 ns ; reset ; multiplier:multiplier|product[16]             ; clock    ;
; N/A           ; None        ; -4.226 ns ; reset ; multiplier:multiplier|product[13]             ; clock    ;
; N/A           ; None        ; -4.226 ns ; reset ; multiplier:multiplier|product[14]             ; clock    ;
; N/A           ; None        ; -4.227 ns ; reset ; multiplier:multiplier|product[9]              ; clock    ;
; N/A           ; None        ; -4.227 ns ; reset ; multiplier:multiplier|product[10]             ; clock    ;
; N/A           ; None        ; -4.229 ns ; reset ; multiplier:multiplier|product[7]              ; clock    ;
; N/A           ; None        ; -4.229 ns ; reset ; multiplier:multiplier|product[8]              ; clock    ;
; N/A           ; None        ; -4.232 ns ; reset ; multiplier:multiplier|product[11]             ; clock    ;
; N/A           ; None        ; -4.232 ns ; reset ; multiplier:multiplier|product[12]             ; clock    ;
; N/A           ; None        ; -4.238 ns ; reset ; multiplier:multiplier|lo[11]                  ; clock    ;
; N/A           ; None        ; -4.238 ns ; reset ; multiplier:multiplier|lo[12]                  ; clock    ;
; N/A           ; None        ; -4.240 ns ; reset ; multiplier:multiplier|lo[9]                   ; clock    ;
; N/A           ; None        ; -4.240 ns ; reset ; multiplier:multiplier|lo[10]                  ; clock    ;
; N/A           ; None        ; -4.241 ns ; reset ; multiplier:multiplier|lo[15]                  ; clock    ;
; N/A           ; None        ; -4.241 ns ; reset ; multiplier:multiplier|lo[16]                  ; clock    ;
; N/A           ; None        ; -4.242 ns ; reset ; multiplier:multiplier|lo[13]                  ; clock    ;
; N/A           ; None        ; -4.242 ns ; reset ; multiplier:multiplier|lo[14]                  ; clock    ;
; N/A           ; None        ; -4.243 ns ; reset ; multiplier:multiplier|lo[18]                  ; clock    ;
; N/A           ; None        ; -4.243 ns ; reset ; multiplier:multiplier|product[18]             ; clock    ;
; N/A           ; None        ; -4.245 ns ; reset ; multiplier:multiplier|lo[7]                   ; clock    ;
; N/A           ; None        ; -4.245 ns ; reset ; multiplier:multiplier|lo[8]                   ; clock    ;
; N/A           ; None        ; -4.247 ns ; reset ; multiplier:multiplier|hi[7]                   ; clock    ;
; N/A           ; None        ; -4.265 ns ; reset ; Controle:Controle|SSControl[1]                ; clock    ;
; N/A           ; None        ; -4.326 ns ; reset ; multiplier:multiplier|hi[2]                   ; clock    ;
; N/A           ; None        ; -4.338 ns ; reset ; multiplier:multiplier|hi[25]                  ; clock    ;
; N/A           ; None        ; -4.338 ns ; reset ; multiplier:multiplier|hi[12]                  ; clock    ;
; N/A           ; None        ; -4.338 ns ; reset ; multiplier:multiplier|hi[14]                  ; clock    ;
; N/A           ; None        ; -4.338 ns ; reset ; multiplier:multiplier|hi[15]                  ; clock    ;
; N/A           ; None        ; -4.338 ns ; reset ; multiplier:multiplier|hi[18]                  ; clock    ;
; N/A           ; None        ; -4.338 ns ; reset ; multiplier:multiplier|hi[19]                  ; clock    ;
; N/A           ; None        ; -4.340 ns ; reset ; multiplier:multiplier|hi[1]                   ; clock    ;
; N/A           ; None        ; -4.340 ns ; reset ; multiplier:multiplier|product[56]             ; clock    ;
; N/A           ; None        ; -4.341 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[0] ; clock    ;
; N/A           ; None        ; -4.434 ns ; reset ; multiplier:multiplier|hi[8]                   ; clock    ;
; N/A           ; None        ; -4.451 ns ; reset ; multiplier:multiplier|product[57]             ; clock    ;
; N/A           ; None        ; -4.502 ns ; reset ; multiplier:multiplier|product[31]             ; clock    ;
; N/A           ; None        ; -4.513 ns ; reset ; Controle:Controle|ShftSrc                     ; clock    ;
; N/A           ; None        ; -4.534 ns ; reset ; multiplier:multiplier|hi[5]                   ; clock    ;
; N/A           ; None        ; -4.538 ns ; reset ; multiplier:multiplier|hi[9]                   ; clock    ;
; N/A           ; None        ; -4.578 ns ; reset ; Controle:Controle|RegShftCtrl[1]              ; clock    ;
; N/A           ; None        ; -4.578 ns ; reset ; Controle:Controle|RegShftCtrl[2]              ; clock    ;
; N/A           ; None        ; -4.593 ns ; reset ; multiplier:multiplier|hi[23]                  ; clock    ;
; N/A           ; None        ; -4.692 ns ; reset ; multiplier:multiplier|hi[24]                  ; clock    ;
; N/A           ; None        ; -4.812 ns ; reset ; multiplier:multiplier|product[58]             ; clock    ;
; N/A           ; None        ; -4.861 ns ; reset ; multiplier:multiplier|hi[30]                  ; clock    ;
; N/A           ; None        ; -4.955 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[4] ; clock    ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Mar 25 20:16:32 2021
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off CPU -c CPU --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[30]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[31]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[29]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[28]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[26]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[27]" is a latch
    Warning: Node "storesize:storesize|saida[0]" is a latch
    Warning: Node "storesize:storesize|saida[1]" is a latch
    Warning: Node "storesize:storesize|saida[2]" is a latch
    Warning: Node "storesize:storesize|saida[3]" is a latch
    Warning: Node "storesize:storesize|saida[4]" is a latch
    Warning: Node "storesize:storesize|saida[5]" is a latch
    Warning: Node "storesize:storesize|saida[6]" is a latch
    Warning: Node "storesize:storesize|saida[7]" is a latch
    Warning: Node "storesize:storesize|saida[24]" is a latch
    Warning: Node "storesize:storesize|saida[25]" is a latch
    Warning: Node "storesize:storesize|saida[26]" is a latch
    Warning: Node "storesize:storesize|saida[27]" is a latch
    Warning: Node "storesize:storesize|saida[28]" is a latch
    Warning: Node "storesize:storesize|saida[29]" is a latch
    Warning: Node "storesize:storesize|saida[30]" is a latch
    Warning: Node "storesize:storesize|saida[31]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[24]" is a latch
    Warning: Node "storesize:storesize|saida[16]" is a latch
    Warning: Node "storesize:storesize|saida[17]" is a latch
    Warning: Node "storesize:storesize|saida[18]" is a latch
    Warning: Node "storesize:storesize|saida[19]" is a latch
    Warning: Node "storesize:storesize|saida[20]" is a latch
    Warning: Node "storesize:storesize|saida[21]" is a latch
    Warning: Node "storesize:storesize|saida[22]" is a latch
    Warning: Node "storesize:storesize|saida[23]" is a latch
    Warning: Node "storesize:storesize|saida[8]" is a latch
    Warning: Node "storesize:storesize|saida[9]" is a latch
    Warning: Node "storesize:storesize|saida[10]" is a latch
    Warning: Node "storesize:storesize|saida[11]" is a latch
    Warning: Node "storesize:storesize|saida[12]" is a latch
    Warning: Node "storesize:storesize|saida[13]" is a latch
    Warning: Node "storesize:storesize|saida[14]" is a latch
    Warning: Node "storesize:storesize|saida[15]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[23]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[22]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[30]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[20]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[31]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[3]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[0]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[1]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[2]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[4]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[29]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[28]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[26]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[19]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[27]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[24]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17]" is a latch
    Warning: Node "loadsize:loadsize|saida[30]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[25]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[22]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[0]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[1]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[2]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[3]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[4]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[5]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[6]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[7]" is a latch
    Warning: Node "loadsize:loadsize|saida[31]" is a latch
    Warning: Node "loadsize:loadsize|saida[29]" is a latch
    Warning: Node "loadsize:loadsize|saida[28]" is a latch
    Warning: Node "loadsize:loadsize|saida[26]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[23]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[20]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12]" is a latch
    Warning: Node "loadsize:loadsize|saida[27]" is a latch
    Warning: Node "loadsize:loadsize|saida[24]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[21]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[18]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[16]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[17]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[19]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[8]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[9]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[10]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[11]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[12]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[13]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[14]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[15]" is a latch
    Warning: Node "loadsize:loadsize|saida[25]" is a latch
    Warning: Node "loadsize:loadsize|saida[22]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]" is a latch
    Warning: Node "loadsize:loadsize|saida[0]" is a latch
    Warning: Node "loadsize:loadsize|saida[1]" is a latch
    Warning: Node "loadsize:loadsize|saida[2]" is a latch
    Warning: Node "loadsize:loadsize|saida[3]" is a latch
    Warning: Node "loadsize:loadsize|saida[4]" is a latch
    Warning: Node "loadsize:loadsize|saida[5]" is a latch
    Warning: Node "loadsize:loadsize|saida[6]" is a latch
    Warning: Node "loadsize:loadsize|saida[7]" is a latch
    Warning: Node "loadsize:loadsize|saida[23]" is a latch
    Warning: Node "loadsize:loadsize|saida[20]" is a latch
    Warning: Node "loadsize:loadsize|saida[21]" is a latch
    Warning: Node "loadsize:loadsize|saida[18]" is a latch
    Warning: Node "loadsize:loadsize|saida[16]" is a latch
    Warning: Node "loadsize:loadsize|saida[17]" is a latch
    Warning: Node "loadsize:loadsize|saida[19]" is a latch
    Warning: Node "loadsize:loadsize|saida[8]" is a latch
    Warning: Node "loadsize:loadsize|saida[9]" is a latch
    Warning: Node "loadsize:loadsize|saida[10]" is a latch
    Warning: Node "loadsize:loadsize|saida[11]" is a latch
    Warning: Node "loadsize:loadsize|saida[12]" is a latch
    Warning: Node "loadsize:loadsize|saida[13]" is a latch
    Warning: Node "loadsize:loadsize|saida[14]" is a latch
    Warning: Node "loadsize:loadsize|saida[15]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clock" is an undefined clock
Warning: Found 19 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "loadsize:loadsize|saida[7]~0" as buffer
    Info: Detected gated clock "loadsize:loadsize|Equal0~0" as buffer
    Info: Detected ripple clock "Controle:Controle|LSControl[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|LSControl[1]" as buffer
    Info: Detected gated clock "MuxRegDest:MuxRegDest|Mux5~0" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[3]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[2]" as buffer
    Info: Detected gated clock "MuxRegData:MuxRegData|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|SSControl[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|SSControl[1]" as buffer
    Info: Detected gated clock "storesize:storesize|saida[31]~0" as buffer
    Info: Detected gated clock "MuxALUSrcB:MuxALUSrcB|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[1]" as buffer
Info: Clock "clock" has Internal fmax of 72.42 MHz between source register "MuxRegDest:MuxRegDest|MuxRegDestOut[1]" and destination register "Banco_reg:banco_registradores|Cluster[11][0]" (period= 13.808 ns)
    Info: + Longest register to register delay is 3.252 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X17_Y11_N4; Fanout = 33; REG Node = 'MuxRegDest:MuxRegDest|MuxRegDestOut[1]'
        Info: 2: + IC(0.939 ns) + CELL(0.272 ns) = 1.211 ns; Loc. = LCCOMB_X26_Y11_N6; Fanout = 32; COMB Node = 'Banco_reg:banco_registradores|Decoder0~10'
        Info: 3: + IC(1.295 ns) + CELL(0.746 ns) = 3.252 ns; Loc. = LCFF_X10_Y15_N5; Fanout = 2; REG Node = 'Banco_reg:banco_registradores|Cluster[11][0]'
        Info: Total cell delay = 1.018 ns ( 31.30 % )
        Info: Total interconnect delay = 2.234 ns ( 68.70 % )
    Info: - Smallest clock skew is -3.562 ns
        Info: + Shortest clock path from clock "clock" to destination register is 2.487 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 14; CLK Node = 'clock'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1785; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.672 ns) + CELL(0.618 ns) = 2.487 ns; Loc. = LCFF_X10_Y15_N5; Fanout = 2; REG Node = 'Banco_reg:banco_registradores|Cluster[11][0]'
            Info: Total cell delay = 1.472 ns ( 59.19 % )
            Info: Total interconnect delay = 1.015 ns ( 40.81 % )
        Info: - Longest clock path from clock "clock" to source register is 6.049 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 14; CLK Node = 'clock'
            Info: 2: + IC(1.178 ns) + CELL(0.712 ns) = 2.744 ns; Loc. = LCFF_X9_Y11_N3; Fanout = 8; REG Node = 'Controle:Controle|RegDest[2]'
            Info: 3: + IC(0.732 ns) + CELL(0.228 ns) = 3.704 ns; Loc. = LCCOMB_X17_Y11_N6; Fanout = 1; COMB Node = 'MuxRegDest:MuxRegDest|Mux5~0'
            Info: 4: + IC(1.400 ns) + CELL(0.000 ns) = 5.104 ns; Loc. = CLKCTRL_G6; Fanout = 5; COMB Node = 'MuxRegDest:MuxRegDest|Mux5~0clkctrl'
            Info: 5: + IC(0.892 ns) + CELL(0.053 ns) = 6.049 ns; Loc. = LCCOMB_X17_Y11_N4; Fanout = 33; REG Node = 'MuxRegDest:MuxRegDest|MuxRegDestOut[1]'
            Info: Total cell delay = 1.847 ns ( 30.53 % )
            Info: Total interconnect delay = 4.202 ns ( 69.47 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.090 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clock" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "Registrador:MDR|Saida[7]" and destination pin or register "loadsize:loadsize|saida[7]" for clock "clock" (Hold time is 3.537 ns)
    Info: + Largest clock skew is 4.338 ns
        Info: + Longest clock path from clock "clock" to destination register is 6.821 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 14; CLK Node = 'clock'
            Info: 2: + IC(1.466 ns) + CELL(0.712 ns) = 3.032 ns; Loc. = LCFF_X7_Y15_N5; Fanout = 5; REG Node = 'Controle:Controle|LSControl[1]'
            Info: 3: + IC(0.263 ns) + CELL(0.228 ns) = 3.523 ns; Loc. = LCCOMB_X7_Y15_N30; Fanout = 1; COMB Node = 'loadsize:loadsize|saida[7]~0'
            Info: 4: + IC(2.139 ns) + CELL(0.000 ns) = 5.662 ns; Loc. = CLKCTRL_G10; Fanout = 8; COMB Node = 'loadsize:loadsize|saida[7]~0clkctrl'
            Info: 5: + IC(0.934 ns) + CELL(0.225 ns) = 6.821 ns; Loc. = LCCOMB_X11_Y16_N4; Fanout = 1; REG Node = 'loadsize:loadsize|saida[7]'
            Info: Total cell delay = 2.019 ns ( 29.60 % )
            Info: Total interconnect delay = 4.802 ns ( 70.40 % )
        Info: - Shortest clock path from clock "clock" to source register is 2.483 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 14; CLK Node = 'clock'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1785; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.668 ns) + CELL(0.618 ns) = 2.483 ns; Loc. = LCFF_X11_Y16_N31; Fanout = 3; REG Node = 'Registrador:MDR|Saida[7]'
            Info: Total cell delay = 1.472 ns ( 59.28 % )
            Info: Total interconnect delay = 1.011 ns ( 40.72 % )
    Info: - Micro clock to output delay of source is 0.094 ns
    Info: - Shortest register to register delay is 0.707 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X11_Y16_N31; Fanout = 3; REG Node = 'Registrador:MDR|Saida[7]'
        Info: 2: + IC(0.361 ns) + CELL(0.346 ns) = 0.707 ns; Loc. = LCCOMB_X11_Y16_N4; Fanout = 1; REG Node = 'loadsize:loadsize|saida[7]'
        Info: Total cell delay = 0.346 ns ( 48.94 % )
        Info: Total interconnect delay = 0.361 ns ( 51.06 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "multiplier:multiplier|product[55]" (data pin = "reset", clock pin = "clock") is 8.370 ns
    Info: + Longest pin to register delay is 10.758 ns
        Info: 1: + IC(0.000 ns) + CELL(0.874 ns) = 0.874 ns; Loc. = PIN_N25; Fanout = 224; PIN Node = 'reset'
        Info: 2: + IC(4.697 ns) + CELL(0.516 ns) = 6.087 ns; Loc. = LCCOMB_X29_Y16_N0; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~3'
        Info: 3: + IC(0.000 ns) + CELL(0.035 ns) = 6.122 ns; Loc. = LCCOMB_X29_Y16_N2; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~7'
        Info: 4: + IC(0.000 ns) + CELL(0.035 ns) = 6.157 ns; Loc. = LCCOMB_X29_Y16_N4; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~11'
        Info: 5: + IC(0.000 ns) + CELL(0.035 ns) = 6.192 ns; Loc. = LCCOMB_X29_Y16_N6; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~15'
        Info: 6: + IC(0.000 ns) + CELL(0.035 ns) = 6.227 ns; Loc. = LCCOMB_X29_Y16_N8; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~19'
        Info: 7: + IC(0.000 ns) + CELL(0.035 ns) = 6.262 ns; Loc. = LCCOMB_X29_Y16_N10; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~23'
        Info: 8: + IC(0.000 ns) + CELL(0.035 ns) = 6.297 ns; Loc. = LCCOMB_X29_Y16_N12; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~27'
        Info: 9: + IC(0.000 ns) + CELL(0.124 ns) = 6.421 ns; Loc. = LCCOMB_X29_Y16_N14; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~31'
        Info: 10: + IC(0.000 ns) + CELL(0.035 ns) = 6.456 ns; Loc. = LCCOMB_X29_Y16_N16; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~35'
        Info: 11: + IC(0.000 ns) + CELL(0.035 ns) = 6.491 ns; Loc. = LCCOMB_X29_Y16_N18; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~39'
        Info: 12: + IC(0.000 ns) + CELL(0.035 ns) = 6.526 ns; Loc. = LCCOMB_X29_Y16_N20; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~43'
        Info: 13: + IC(0.000 ns) + CELL(0.035 ns) = 6.561 ns; Loc. = LCCOMB_X29_Y16_N22; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~47'
        Info: 14: + IC(0.000 ns) + CELL(0.035 ns) = 6.596 ns; Loc. = LCCOMB_X29_Y16_N24; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~51'
        Info: 15: + IC(0.000 ns) + CELL(0.035 ns) = 6.631 ns; Loc. = LCCOMB_X29_Y16_N26; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~55'
        Info: 16: + IC(0.000 ns) + CELL(0.035 ns) = 6.666 ns; Loc. = LCCOMB_X29_Y16_N28; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~59'
        Info: 17: + IC(0.000 ns) + CELL(0.178 ns) = 6.844 ns; Loc. = LCCOMB_X29_Y16_N30; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~63'
        Info: 18: + IC(0.000 ns) + CELL(0.035 ns) = 6.879 ns; Loc. = LCCOMB_X29_Y15_N16; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~67'
        Info: 19: + IC(0.000 ns) + CELL(0.035 ns) = 6.914 ns; Loc. = LCCOMB_X29_Y15_N18; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~71'
        Info: 20: + IC(0.000 ns) + CELL(0.035 ns) = 6.949 ns; Loc. = LCCOMB_X29_Y15_N20; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~75'
        Info: 21: + IC(0.000 ns) + CELL(0.035 ns) = 6.984 ns; Loc. = LCCOMB_X29_Y15_N22; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~79'
        Info: 22: + IC(0.000 ns) + CELL(0.035 ns) = 7.019 ns; Loc. = LCCOMB_X29_Y15_N24; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~83'
        Info: 23: + IC(0.000 ns) + CELL(0.035 ns) = 7.054 ns; Loc. = LCCOMB_X29_Y15_N26; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~87'
        Info: 24: + IC(0.000 ns) + CELL(0.035 ns) = 7.089 ns; Loc. = LCCOMB_X29_Y15_N28; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~91'
        Info: 25: + IC(0.000 ns) + CELL(0.168 ns) = 7.257 ns; Loc. = LCCOMB_X29_Y15_N30; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~95'
        Info: 26: + IC(0.000 ns) + CELL(0.035 ns) = 7.292 ns; Loc. = LCCOMB_X29_Y14_N0; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~99'
        Info: 27: + IC(0.000 ns) + CELL(0.125 ns) = 7.417 ns; Loc. = LCCOMB_X29_Y14_N2; Fanout = 1; COMB Node = 'multiplier:multiplier|Add0~102'
        Info: 28: + IC(1.341 ns) + CELL(0.228 ns) = 8.986 ns; Loc. = LCCOMB_X22_Y19_N16; Fanout = 2; COMB Node = 'multiplier:multiplier|Selector7~0'
        Info: 29: + IC(1.392 ns) + CELL(0.225 ns) = 10.603 ns; Loc. = LCCOMB_X29_Y14_N20; Fanout = 1; COMB Node = 'multiplier:multiplier|product[55]~feeder'
        Info: 30: + IC(0.000 ns) + CELL(0.155 ns) = 10.758 ns; Loc. = LCFF_X29_Y14_N21; Fanout = 3; REG Node = 'multiplier:multiplier|product[55]'
        Info: Total cell delay = 3.328 ns ( 30.94 % )
        Info: Total interconnect delay = 7.430 ns ( 69.06 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clock" to destination register is 2.478 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 14; CLK Node = 'clock'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1785; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.663 ns) + CELL(0.618 ns) = 2.478 ns; Loc. = LCFF_X29_Y14_N21; Fanout = 3; REG Node = 'multiplier:multiplier|product[55]'
        Info: Total cell delay = 1.472 ns ( 59.40 % )
        Info: Total interconnect delay = 1.006 ns ( 40.60 % )
Info: tco from clock "clock" to destination pin "MuxMemAddOut[21]" through register "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]" is 16.591 ns
    Info: + Longest clock path from clock "clock" to source register is 5.306 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 14; CLK Node = 'clock'
        Info: 2: + IC(1.125 ns) + CELL(0.712 ns) = 2.691 ns; Loc. = LCFF_X5_Y13_N17; Fanout = 41; REG Node = 'Controle:Controle|ALUSrcB[1]'
        Info: 3: + IC(0.577 ns) + CELL(0.053 ns) = 3.321 ns; Loc. = LCCOMB_X6_Y11_N30; Fanout = 1; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0'
        Info: 4: + IC(1.009 ns) + CELL(0.000 ns) = 4.330 ns; Loc. = CLKCTRL_G2; Fanout = 32; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0clkctrl'
        Info: 5: + IC(0.923 ns) + CELL(0.053 ns) = 5.306 ns; Loc. = LCCOMB_X9_Y17_N4; Fanout = 3; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]'
        Info: Total cell delay = 1.672 ns ( 31.51 % )
        Info: Total interconnect delay = 3.634 ns ( 68.49 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 11.285 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X9_Y17_N4; Fanout = 3; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]'
        Info: 2: + IC(0.235 ns) + CELL(0.053 ns) = 0.288 ns; Loc. = LCCOMB_X9_Y17_N30; Fanout = 4; COMB Node = 'Ula32:Alu|Mux62~0'
        Info: 3: + IC(0.230 ns) + CELL(0.053 ns) = 0.571 ns; Loc. = LCCOMB_X9_Y17_N20; Fanout = 1; COMB Node = 'Ula32:Alu|carry_temp[1]~7'
        Info: 4: + IC(0.217 ns) + CELL(0.053 ns) = 0.841 ns; Loc. = LCCOMB_X9_Y17_N0; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[1]~1'
        Info: 5: + IC(0.233 ns) + CELL(0.053 ns) = 1.127 ns; Loc. = LCCOMB_X9_Y17_N16; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[3]~56'
        Info: 6: + IC(0.304 ns) + CELL(0.053 ns) = 1.484 ns; Loc. = LCCOMB_X10_Y17_N4; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[5]~52'
        Info: 7: + IC(0.220 ns) + CELL(0.053 ns) = 1.757 ns; Loc. = LCCOMB_X10_Y17_N16; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[7]~48'
        Info: 8: + IC(0.221 ns) + CELL(0.053 ns) = 2.031 ns; Loc. = LCCOMB_X10_Y17_N12; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[9]~44'
        Info: 9: + IC(0.366 ns) + CELL(0.053 ns) = 2.450 ns; Loc. = LCCOMB_X10_Y17_N8; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[11]~40'
        Info: 10: + IC(0.317 ns) + CELL(0.053 ns) = 2.820 ns; Loc. = LCCOMB_X10_Y17_N20; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[13]~36'
        Info: 11: + IC(0.211 ns) + CELL(0.053 ns) = 3.084 ns; Loc. = LCCOMB_X10_Y17_N0; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[15]~32'
        Info: 12: + IC(0.307 ns) + CELL(0.053 ns) = 3.444 ns; Loc. = LCCOMB_X11_Y17_N4; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[17]~28'
        Info: 13: + IC(0.205 ns) + CELL(0.053 ns) = 3.702 ns; Loc. = LCCOMB_X11_Y17_N0; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[19]~24'
        Info: 14: + IC(0.594 ns) + CELL(0.272 ns) = 4.568 ns; Loc. = LCCOMB_X13_Y17_N4; Fanout = 5; COMB Node = 'Ula32:Alu|Mux10~2'
        Info: 15: + IC(0.786 ns) + CELL(0.225 ns) = 5.579 ns; Loc. = LCCOMB_X14_Y19_N10; Fanout = 1; COMB Node = 'MuxMemAdd:MuxMemAdd|Mux10~0'
        Info: 16: + IC(3.562 ns) + CELL(2.144 ns) = 11.285 ns; Loc. = PIN_W3; Fanout = 0; PIN Node = 'MuxMemAddOut[21]'
        Info: Total cell delay = 3.277 ns ( 29.04 % )
        Info: Total interconnect delay = 8.008 ns ( 70.96 % )
Info: th for register "Controle:Controle|ALUSrcB[1]" (data pin = "reset", clock pin = "clock") is -2.723 ns
    Info: + Longest clock path from clock "clock" to destination register is 2.597 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 14; CLK Node = 'clock'
        Info: 2: + IC(1.125 ns) + CELL(0.618 ns) = 2.597 ns; Loc. = LCFF_X5_Y13_N17; Fanout = 41; REG Node = 'Controle:Controle|ALUSrcB[1]'
        Info: Total cell delay = 1.472 ns ( 56.68 % )
        Info: Total interconnect delay = 1.125 ns ( 43.32 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 5.469 ns
        Info: 1: + IC(0.000 ns) + CELL(0.874 ns) = 0.874 ns; Loc. = PIN_N25; Fanout = 224; PIN Node = 'reset'
        Info: 2: + IC(4.198 ns) + CELL(0.397 ns) = 5.469 ns; Loc. = LCFF_X5_Y13_N17; Fanout = 41; REG Node = 'Controle:Controle|ALUSrcB[1]'
        Info: Total cell delay = 1.271 ns ( 23.24 % )
        Info: Total interconnect delay = 4.198 ns ( 76.76 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 137 warnings
    Info: Peak virtual memory: 197 megabytes
    Info: Processing ended: Thu Mar 25 20:16:33 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


