TimeQuest Timing Analyzer report for video_display
Thu Jun 11 03:07:48 2015
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'td_clk27'
 13. Slow 1200mV 85C Model Setup: 'clk50'
 14. Slow 1200mV 85C Model Setup: 'i2c_config_state.I2C_ADDR_BUSY_1181'
 15. Slow 1200mV 85C Model Setup: 'vga:vga_output|pixel_clock'
 16. Slow 1200mV 85C Model Setup: 'reset'
 17. Slow 1200mV 85C Model Setup: 'i2c:i2c_master|available'
 18. Slow 1200mV 85C Model Hold: 'i2c:i2c_master|available'
 19. Slow 1200mV 85C Model Hold: 'i2c_config_state.I2C_ADDR_BUSY_1181'
 20. Slow 1200mV 85C Model Hold: 'vga:vga_output|pixel_clock'
 21. Slow 1200mV 85C Model Hold: 'clk50'
 22. Slow 1200mV 85C Model Hold: 'td_clk27'
 23. Slow 1200mV 85C Model Hold: 'reset'
 24. Slow 1200mV 85C Model Recovery: 'i2c_config_state.I2C_ADDR_BUSY_1181'
 25. Slow 1200mV 85C Model Recovery: 'i2c:i2c_master|available'
 26. Slow 1200mV 85C Model Recovery: 'clk50'
 27. Slow 1200mV 85C Model Recovery: 'td_clk27'
 28. Slow 1200mV 85C Model Recovery: 'vga:vga_output|pixel_clock'
 29. Slow 1200mV 85C Model Removal: 'vga:vga_output|pixel_clock'
 30. Slow 1200mV 85C Model Removal: 'i2c:i2c_master|available'
 31. Slow 1200mV 85C Model Removal: 'i2c_config_state.I2C_ADDR_BUSY_1181'
 32. Slow 1200mV 85C Model Removal: 'td_clk27'
 33. Slow 1200mV 85C Model Removal: 'clk50'
 34. Slow 1200mV 85C Model Minimum Pulse Width: 'td_clk27'
 35. Slow 1200mV 85C Model Minimum Pulse Width: 'clk50'
 36. Slow 1200mV 85C Model Minimum Pulse Width: 'reset'
 37. Slow 1200mV 85C Model Minimum Pulse Width: 'vga:vga_output|pixel_clock'
 38. Slow 1200mV 85C Model Minimum Pulse Width: 'i2c:i2c_master|available'
 39. Slow 1200mV 85C Model Minimum Pulse Width: 'i2c_config_state.I2C_ADDR_BUSY_1181'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Slow 1200mV 85C Model Metastability Report
 45. Slow 1200mV 0C Model Fmax Summary
 46. Slow 1200mV 0C Model Setup Summary
 47. Slow 1200mV 0C Model Hold Summary
 48. Slow 1200mV 0C Model Recovery Summary
 49. Slow 1200mV 0C Model Removal Summary
 50. Slow 1200mV 0C Model Minimum Pulse Width Summary
 51. Slow 1200mV 0C Model Setup: 'td_clk27'
 52. Slow 1200mV 0C Model Setup: 'clk50'
 53. Slow 1200mV 0C Model Setup: 'i2c_config_state.I2C_ADDR_BUSY_1181'
 54. Slow 1200mV 0C Model Setup: 'vga:vga_output|pixel_clock'
 55. Slow 1200mV 0C Model Setup: 'reset'
 56. Slow 1200mV 0C Model Setup: 'i2c:i2c_master|available'
 57. Slow 1200mV 0C Model Hold: 'i2c:i2c_master|available'
 58. Slow 1200mV 0C Model Hold: 'i2c_config_state.I2C_ADDR_BUSY_1181'
 59. Slow 1200mV 0C Model Hold: 'vga:vga_output|pixel_clock'
 60. Slow 1200mV 0C Model Hold: 'clk50'
 61. Slow 1200mV 0C Model Hold: 'td_clk27'
 62. Slow 1200mV 0C Model Hold: 'reset'
 63. Slow 1200mV 0C Model Recovery: 'i2c_config_state.I2C_ADDR_BUSY_1181'
 64. Slow 1200mV 0C Model Recovery: 'i2c:i2c_master|available'
 65. Slow 1200mV 0C Model Recovery: 'clk50'
 66. Slow 1200mV 0C Model Recovery: 'td_clk27'
 67. Slow 1200mV 0C Model Recovery: 'vga:vga_output|pixel_clock'
 68. Slow 1200mV 0C Model Removal: 'vga:vga_output|pixel_clock'
 69. Slow 1200mV 0C Model Removal: 'i2c:i2c_master|available'
 70. Slow 1200mV 0C Model Removal: 'td_clk27'
 71. Slow 1200mV 0C Model Removal: 'i2c_config_state.I2C_ADDR_BUSY_1181'
 72. Slow 1200mV 0C Model Removal: 'clk50'
 73. Slow 1200mV 0C Model Minimum Pulse Width: 'td_clk27'
 74. Slow 1200mV 0C Model Minimum Pulse Width: 'clk50'
 75. Slow 1200mV 0C Model Minimum Pulse Width: 'reset'
 76. Slow 1200mV 0C Model Minimum Pulse Width: 'vga:vga_output|pixel_clock'
 77. Slow 1200mV 0C Model Minimum Pulse Width: 'i2c_config_state.I2C_ADDR_BUSY_1181'
 78. Slow 1200mV 0C Model Minimum Pulse Width: 'i2c:i2c_master|available'
 79. Setup Times
 80. Hold Times
 81. Clock to Output Times
 82. Minimum Clock to Output Times
 83. Slow 1200mV 0C Model Metastability Report
 84. Fast 1200mV 0C Model Setup Summary
 85. Fast 1200mV 0C Model Hold Summary
 86. Fast 1200mV 0C Model Recovery Summary
 87. Fast 1200mV 0C Model Removal Summary
 88. Fast 1200mV 0C Model Minimum Pulse Width Summary
 89. Fast 1200mV 0C Model Setup: 'td_clk27'
 90. Fast 1200mV 0C Model Setup: 'clk50'
 91. Fast 1200mV 0C Model Setup: 'i2c_config_state.I2C_ADDR_BUSY_1181'
 92. Fast 1200mV 0C Model Setup: 'vga:vga_output|pixel_clock'
 93. Fast 1200mV 0C Model Setup: 'reset'
 94. Fast 1200mV 0C Model Setup: 'i2c:i2c_master|available'
 95. Fast 1200mV 0C Model Hold: 'i2c:i2c_master|available'
 96. Fast 1200mV 0C Model Hold: 'i2c_config_state.I2C_ADDR_BUSY_1181'
 97. Fast 1200mV 0C Model Hold: 'clk50'
 98. Fast 1200mV 0C Model Hold: 'td_clk27'
 99. Fast 1200mV 0C Model Hold: 'vga:vga_output|pixel_clock'
100. Fast 1200mV 0C Model Hold: 'reset'
101. Fast 1200mV 0C Model Recovery: 'i2c_config_state.I2C_ADDR_BUSY_1181'
102. Fast 1200mV 0C Model Recovery: 'clk50'
103. Fast 1200mV 0C Model Recovery: 'td_clk27'
104. Fast 1200mV 0C Model Recovery: 'i2c:i2c_master|available'
105. Fast 1200mV 0C Model Recovery: 'vga:vga_output|pixel_clock'
106. Fast 1200mV 0C Model Removal: 'td_clk27'
107. Fast 1200mV 0C Model Removal: 'clk50'
108. Fast 1200mV 0C Model Removal: 'vga:vga_output|pixel_clock'
109. Fast 1200mV 0C Model Removal: 'i2c_config_state.I2C_ADDR_BUSY_1181'
110. Fast 1200mV 0C Model Removal: 'i2c:i2c_master|available'
111. Fast 1200mV 0C Model Minimum Pulse Width: 'td_clk27'
112. Fast 1200mV 0C Model Minimum Pulse Width: 'clk50'
113. Fast 1200mV 0C Model Minimum Pulse Width: 'reset'
114. Fast 1200mV 0C Model Minimum Pulse Width: 'vga:vga_output|pixel_clock'
115. Fast 1200mV 0C Model Minimum Pulse Width: 'i2c:i2c_master|available'
116. Fast 1200mV 0C Model Minimum Pulse Width: 'i2c_config_state.I2C_ADDR_BUSY_1181'
117. Setup Times
118. Hold Times
119. Clock to Output Times
120. Minimum Clock to Output Times
121. Fast 1200mV 0C Model Metastability Report
122. Multicorner Timing Analysis Summary
123. Setup Times
124. Hold Times
125. Clock to Output Times
126. Minimum Clock to Output Times
127. Board Trace Model Assignments
128. Input Transition Times
129. Signal Integrity Metrics (Slow 1200mv 0c Model)
130. Signal Integrity Metrics (Slow 1200mv 85c Model)
131. Signal Integrity Metrics (Fast 1200mv 0c Model)
132. Setup Transfers
133. Hold Transfers
134. Recovery Transfers
135. Removal Transfers
136. Report TCCS
137. Report RSKM
138. Unconstrained Paths
139. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name      ; video_display                                      ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                   ;
+-------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------+
; Clock Name                          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                 ;
+-------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------+
; clk50                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50 }                               ;
; i2c:i2c_master|available            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i2c:i2c_master|available }            ;
; i2c_config_state.I2C_ADDR_BUSY_1181 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i2c_config_state.I2C_ADDR_BUSY_1181 } ;
; reset                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset }                               ;
; td_clk27                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { td_clk27 }                            ;
; vga:vga_output|pixel_clock          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { vga:vga_output|pixel_clock }          ;
+-------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                        ;
+------------+-----------------+-------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                          ; Note ;
+------------+-----------------+-------------------------------------+------+
; 65.26 MHz  ; 65.26 MHz       ; td_clk27                            ;      ;
; 136.05 MHz ; 136.05 MHz      ; vga:vga_output|pixel_clock          ;      ;
; 137.12 MHz ; 137.12 MHz      ; clk50                               ;      ;
; 229.1 MHz  ; 229.1 MHz       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;      ;
; 485.67 MHz ; 485.67 MHz      ; i2c:i2c_master|available            ;      ;
+------------+-----------------+-------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                           ;
+-------------------------------------+---------+---------------+
; Clock                               ; Slack   ; End Point TNS ;
+-------------------------------------+---------+---------------+
; td_clk27                            ; -14.324 ; -3620.679     ;
; clk50                               ; -6.293  ; -436.170      ;
; i2c_config_state.I2C_ADDR_BUSY_1181 ; -4.399  ; -17.414       ;
; vga:vga_output|pixel_clock          ; -3.626  ; -124.362      ;
; reset                               ; -2.332  ; -4.534        ;
; i2c:i2c_master|available            ; -1.061  ; -5.401        ;
+-------------------------------------+---------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                           ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; i2c:i2c_master|available            ; -0.570 ; -0.570        ;
; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.005 ; -0.005        ;
; vga:vga_output|pixel_clock          ; 0.090  ; 0.000         ;
; clk50                               ; 0.356  ; 0.000         ;
; td_clk27                            ; 0.403  ; 0.000         ;
; reset                               ; 1.704  ; 0.000         ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; i2c_config_state.I2C_ADDR_BUSY_1181 ; -1.910 ; -12.796       ;
; i2c:i2c_master|available            ; -1.318 ; -8.389        ;
; clk50                               ; -1.103 ; -7.268        ;
; td_clk27                            ; -0.994 ; -52.173       ;
; vga:vga_output|pixel_clock          ; -0.155 ; -1.806        ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                       ;
+-------------------------------------+-------+---------------+
; Clock                               ; Slack ; End Point TNS ;
+-------------------------------------+-------+---------------+
; vga:vga_output|pixel_clock          ; 0.043 ; 0.000         ;
; i2c:i2c_master|available            ; 0.290 ; 0.000         ;
; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.557 ; 0.000         ;
; td_clk27                            ; 0.575 ; 0.000         ;
; clk50                               ; 0.881 ; 0.000         ;
+-------------------------------------+-------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary            ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; td_clk27                            ; -3.000 ; -2141.575     ;
; clk50                               ; -3.000 ; -100.660      ;
; reset                               ; -3.000 ; -3.000        ;
; vga:vga_output|pixel_clock          ; -1.285 ; -109.225      ;
; i2c:i2c_master|available            ; 0.397  ; 0.000         ;
; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.430  ; 0.000         ;
+-------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'td_clk27'                                                                                                                                                                                     ;
+---------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                  ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -14.324 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.504     ; 14.818     ;
; -14.290 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.504     ; 14.784     ;
; -14.212 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.504     ; 14.706     ;
; -14.212 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.504     ; 14.706     ;
; -14.212 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.504     ; 14.706     ;
; -14.211 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.504     ; 14.705     ;
; -14.210 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.504     ; 14.704     ;
; -14.210 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.504     ; 14.704     ;
; -14.140 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.501     ; 14.637     ;
; -14.107 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.505     ; 14.600     ;
; -14.106 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.501     ; 14.603     ;
; -14.073 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.505     ; 14.566     ;
; -14.028 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.501     ; 14.525     ;
; -14.028 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.501     ; 14.525     ;
; -14.028 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.501     ; 14.525     ;
; -14.027 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.501     ; 14.524     ;
; -14.026 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.501     ; 14.523     ;
; -14.026 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.501     ; 14.523     ;
; -13.995 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.505     ; 14.488     ;
; -13.995 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.505     ; 14.488     ;
; -13.995 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.505     ; 14.488     ;
; -13.994 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.505     ; 14.487     ;
; -13.993 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.505     ; 14.486     ;
; -13.993 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.505     ; 14.486     ;
; -13.976 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.437     ; 14.537     ;
; -13.942 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.437     ; 14.503     ;
; -13.927 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.452     ; 14.473     ;
; -13.916 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.433     ; 14.481     ;
; -13.906 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.433     ; 14.471     ;
; -13.904 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.519     ; 14.383     ;
; -13.903 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.433     ; 14.468     ;
; -13.893 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.452     ; 14.439     ;
; -13.886 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.433     ; 14.451     ;
; -13.880 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a48~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.444     ; 14.434     ;
; -13.870 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a48~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.444     ; 14.424     ;
; -13.870 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.519     ; 14.349     ;
; -13.869 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a48~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.444     ; 14.423     ;
; -13.864 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.437     ; 14.425     ;
; -13.864 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.437     ; 14.425     ;
; -13.864 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.437     ; 14.425     ;
; -13.863 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.437     ; 14.424     ;
; -13.862 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.437     ; 14.423     ;
; -13.862 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.437     ; 14.423     ;
; -13.850 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a48~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.444     ; 14.404     ;
; -13.849 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|r[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.508     ; 14.339     ;
; -13.849 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|r[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.508     ; 14.339     ;
; -13.846 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|r[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.508     ; 14.336     ;
; -13.846 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|r[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.508     ; 14.336     ;
; -13.835 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a18~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.475     ; 14.358     ;
; -13.830 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.500     ; 14.328     ;
; -13.820 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.500     ; 14.318     ;
; -13.817 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.500     ; 14.315     ;
; -13.815 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.452     ; 14.361     ;
; -13.815 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.452     ; 14.361     ;
; -13.815 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.452     ; 14.361     ;
; -13.814 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.452     ; 14.360     ;
; -13.813 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.452     ; 14.359     ;
; -13.813 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.452     ; 14.359     ;
; -13.809 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.433     ; 14.374     ;
; -13.809 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.433     ; 14.374     ;
; -13.808 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.433     ; 14.373     ;
; -13.807 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.433     ; 14.372     ;
; -13.801 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a18~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.475     ; 14.324     ;
; -13.800 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.500     ; 14.298     ;
; -13.792 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.519     ; 14.271     ;
; -13.792 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.519     ; 14.271     ;
; -13.792 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.519     ; 14.271     ;
; -13.791 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.519     ; 14.270     ;
; -13.790 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.519     ; 14.269     ;
; -13.790 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.519     ; 14.269     ;
; -13.786 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a34~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.484     ; 14.300     ;
; -13.778 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.504     ; 14.272     ;
; -13.773 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a48~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.444     ; 14.327     ;
; -13.773 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a48~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.444     ; 14.327     ;
; -13.772 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a48~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.444     ; 14.326     ;
; -13.771 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a48~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.444     ; 14.325     ;
; -13.769 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.517     ; 14.250     ;
; -13.757 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.499     ; 14.256     ;
; -13.752 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a34~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.484     ; 14.266     ;
; -13.749 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.504     ; 14.243     ;
; -13.749 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a33~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.441     ; 14.306     ;
; -13.747 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.499     ; 14.246     ;
; -13.744 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.504     ; 14.238     ;
; -13.744 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.499     ; 14.243     ;
; -13.740 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.517     ; 14.221     ;
; -13.739 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a33~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.441     ; 14.296     ;
; -13.736 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a33~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.441     ; 14.293     ;
; -13.735 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.517     ; 14.216     ;
; -13.727 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.499     ; 14.226     ;
; -13.723 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.500     ; 14.221     ;
; -13.723 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.500     ; 14.221     ;
; -13.723 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a18~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.475     ; 14.246     ;
; -13.723 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a18~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.475     ; 14.246     ;
; -13.723 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a18~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.475     ; 14.246     ;
; -13.722 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.500     ; 14.220     ;
; -13.722 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a18~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.475     ; 14.245     ;
; -13.721 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.500     ; 14.219     ;
; -13.721 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a18~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.475     ; 14.244     ;
; -13.721 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a18~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.475     ; 14.244     ;
; -13.719 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.504     ; 14.213     ;
+---------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk50'                                                                                                                                    ;
+--------+--------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.293 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.106     ; 7.185      ;
; -6.293 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50        ; clk50       ; 1.000        ; -0.106     ; 7.185      ;
; -6.282 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.172      ;
; -6.282 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.172      ;
; -6.282 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.172      ;
; -6.282 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.172      ;
; -6.282 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.172      ;
; -6.282 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.172      ;
; -6.282 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.172      ;
; -6.282 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.172      ;
; -6.282 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.172      ;
; -6.260 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.156      ;
; -6.260 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.156      ;
; -6.260 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.156      ;
; -6.260 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.156      ;
; -6.260 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.156      ;
; -6.260 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.156      ;
; -6.260 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.156      ;
; -6.260 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.156      ;
; -6.256 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.106     ; 7.148      ;
; -6.256 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50        ; clk50       ; 1.000        ; -0.106     ; 7.148      ;
; -6.256 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50        ; clk50       ; 1.000        ; -0.106     ; 7.148      ;
; -6.256 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50        ; clk50       ; 1.000        ; -0.106     ; 7.148      ;
; -6.256 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.106     ; 7.148      ;
; -6.236 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50        ; clk50       ; 1.000        ; -0.104     ; 7.130      ;
; -6.236 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50        ; clk50       ; 1.000        ; -0.104     ; 7.130      ;
; -6.236 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.104     ; 7.130      ;
; -6.236 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.104     ; 7.130      ;
; -6.236 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.104     ; 7.130      ;
; -6.236 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.104     ; 7.130      ;
; -6.218 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.108      ;
; -6.157 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.106     ; 7.049      ;
; -6.157 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50        ; clk50       ; 1.000        ; -0.106     ; 7.049      ;
; -6.155 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.106     ; 7.047      ;
; -6.155 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50        ; clk50       ; 1.000        ; -0.106     ; 7.047      ;
; -6.151 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.106     ; 7.043      ;
; -6.151 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50        ; clk50       ; 1.000        ; -0.106     ; 7.043      ;
; -6.146 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.036      ;
; -6.146 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.036      ;
; -6.146 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.036      ;
; -6.146 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.036      ;
; -6.146 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.036      ;
; -6.146 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.036      ;
; -6.146 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.036      ;
; -6.146 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.036      ;
; -6.146 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.036      ;
; -6.144 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.034      ;
; -6.144 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.034      ;
; -6.144 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.034      ;
; -6.144 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.034      ;
; -6.144 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.034      ;
; -6.144 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.034      ;
; -6.144 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.034      ;
; -6.144 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.034      ;
; -6.144 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.034      ;
; -6.140 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.030      ;
; -6.140 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.030      ;
; -6.140 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.030      ;
; -6.140 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.030      ;
; -6.140 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.030      ;
; -6.140 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.030      ;
; -6.140 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.030      ;
; -6.140 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.030      ;
; -6.140 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50        ; clk50       ; 1.000        ; -0.108     ; 7.030      ;
; -6.124 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.020      ;
; -6.124 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.020      ;
; -6.124 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.020      ;
; -6.124 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.020      ;
; -6.124 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.020      ;
; -6.124 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.020      ;
; -6.124 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.020      ;
; -6.124 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.020      ;
; -6.122 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.018      ;
; -6.122 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.018      ;
; -6.122 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.018      ;
; -6.122 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.018      ;
; -6.122 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.018      ;
; -6.122 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.018      ;
; -6.122 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.018      ;
; -6.122 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.018      ;
; -6.120 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.106     ; 7.012      ;
; -6.120 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50        ; clk50       ; 1.000        ; -0.106     ; 7.012      ;
; -6.120 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50        ; clk50       ; 1.000        ; -0.106     ; 7.012      ;
; -6.120 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50        ; clk50       ; 1.000        ; -0.106     ; 7.012      ;
; -6.120 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.106     ; 7.012      ;
; -6.118 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.014      ;
; -6.118 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.014      ;
; -6.118 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.014      ;
; -6.118 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.014      ;
; -6.118 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.014      ;
; -6.118 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.014      ;
; -6.118 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.014      ;
; -6.118 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50        ; clk50       ; 1.000        ; -0.102     ; 7.014      ;
; -6.118 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.106     ; 7.010      ;
; -6.118 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50        ; clk50       ; 1.000        ; -0.106     ; 7.010      ;
; -6.118 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50        ; clk50       ; 1.000        ; -0.106     ; 7.010      ;
; -6.118 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50        ; clk50       ; 1.000        ; -0.106     ; 7.010      ;
; -6.118 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.106     ; 7.010      ;
; -6.114 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.106     ; 7.006      ;
; -6.114 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50        ; clk50       ; 1.000        ; -0.106     ; 7.006      ;
+--------+--------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i2c_config_state.I2C_ADDR_BUSY_1181'                                                                                                                                          ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -4.399 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_din[6]                            ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; -0.406     ; 3.622      ;
; -3.365 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_din[6]                            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.128      ; 3.622      ;
; -2.108 ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; -0.579     ; 0.682      ;
; -1.935 ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.INIT_CONFIG_1201     ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; -0.649     ; 0.680      ;
; -1.918 ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.DONE_CONFIG_1131     ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; -0.413     ; 0.555      ;
; -1.729 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; -0.578     ; 0.682      ;
; -1.691 ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; -0.571     ; 0.655      ;
; -1.626 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; -0.654     ; 0.575      ;
; -1.481 ; i2c_config_state.DONE_CONFIG_1131     ; i2c_status_led$latch                  ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; -0.179     ; 1.112      ;
; -1.059 ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; -0.030     ; 0.682      ;
; -0.886 ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; -0.100     ; 0.680      ;
; -0.869 ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.136      ; 0.555      ;
; -0.680 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; -0.029     ; 0.682      ;
; -0.642 ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; -0.022     ; 0.655      ;
; -0.577 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; -0.105     ; 0.575      ;
; -0.527 ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; 0.953      ; 1.025      ;
; -0.447 ; i2c_config_state.DONE_CONFIG_1131     ; i2c_status_led$latch                  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.355      ; 1.112      ;
; -0.049 ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.953      ; 1.047      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'vga:vga_output|pixel_clock'                                                                                                           ;
+--------+-----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -3.626 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.543      ;
; -3.626 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.543      ;
; -3.461 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.378      ;
; -3.460 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.377      ;
; -3.459 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.376      ;
; -3.459 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.376      ;
; -3.436 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 4.354      ;
; -3.436 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 4.354      ;
; -3.374 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.291      ;
; -3.374 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.291      ;
; -3.339 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 4.257      ;
; -3.339 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 4.257      ;
; -3.320 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 4.238      ;
; -3.319 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 4.237      ;
; -3.318 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 4.236      ;
; -3.318 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 4.236      ;
; -3.271 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 4.189      ;
; -3.270 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 4.188      ;
; -3.269 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 4.187      ;
; -3.269 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 4.187      ;
; -3.226 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 4.144      ;
; -3.226 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 4.144      ;
; -3.209 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.126      ;
; -3.208 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.125      ;
; -3.207 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.124      ;
; -3.207 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.124      ;
; -3.175 ; vga:vga_output|pixel_row[1] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.074     ; 3.599      ;
; -3.174 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 4.092      ;
; -3.173 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 4.091      ;
; -3.172 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 4.090      ;
; -3.172 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 4.090      ;
; -3.172 ; vga:vga_output|pixel_row[1] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.074     ; 3.596      ;
; -3.165 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 4.083      ;
; -3.165 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 4.083      ;
; -3.130 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 4.049      ;
; -3.129 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 4.048      ;
; -3.128 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 4.047      ;
; -3.128 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 4.047      ;
; -3.126 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.082     ; 4.042      ;
; -3.126 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.082     ; 4.042      ;
; -3.108 ; vga:vga_output|pixel_row[2] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.074     ; 3.532      ;
; -3.107 ; vga:vga_output|h_count[8]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 4.025      ;
; -3.107 ; vga:vga_output|h_count[8]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 4.025      ;
; -3.093 ; vga:vga_output|v_count[1]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.010      ;
; -3.093 ; vga:vga_output|v_count[1]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.010      ;
; -3.092 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.082     ; 4.008      ;
; -3.092 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.082     ; 4.008      ;
; -3.068 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.986      ;
; -3.067 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.985      ;
; -3.067 ; vga:vga_output|pixel_row[0] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.074     ; 3.491      ;
; -3.066 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.984      ;
; -3.066 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.984      ;
; -3.061 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.979      ;
; -3.060 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.978      ;
; -3.059 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.977      ;
; -3.059 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.977      ;
; -3.045 ; vga:vga_output|v_count[7]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.962      ;
; -3.045 ; vga:vga_output|v_count[7]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.962      ;
; -3.040 ; vga:vga_output|pixel_row[1] ; ram_read_addr[12]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.074     ; 3.464      ;
; -3.037 ; vga:vga_output|pixel_row[1] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.074     ; 3.461      ;
; -3.033 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 3.952      ;
; -3.033 ; vga:vga_output|pixel_row[3] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.074     ; 3.457      ;
; -3.032 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 3.951      ;
; -3.031 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 3.950      ;
; -3.031 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 3.950      ;
; -3.030 ; vga:vga_output|pixel_row[3] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.074     ; 3.454      ;
; -3.012 ; vga:vga_output|v_count[4]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.929      ;
; -3.012 ; vga:vga_output|v_count[4]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.929      ;
; -3.005 ; vga:vga_output|pixel_row[6] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.074     ; 3.429      ;
; -3.000 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.918      ;
; -2.999 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.917      ;
; -2.998 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.916      ;
; -2.998 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.916      ;
; -2.988 ; vga:vga_output|v_count[0]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.905      ;
; -2.988 ; vga:vga_output|v_count[0]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.905      ;
; -2.970 ; vga:vga_output|pixel_row[2] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.074     ; 3.394      ;
; -2.970 ; vga:vga_output|pixel_row[2] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.074     ; 3.394      ;
; -2.960 ; vga:vga_output|pixel_row[0] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.074     ; 3.384      ;
; -2.953 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.082     ; 3.869      ;
; -2.953 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.082     ; 3.869      ;
; -2.951 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.082     ; 3.867      ;
; -2.951 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.082     ; 3.867      ;
; -2.948 ; vga:vga_output|pixel_col[7] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.074     ; 3.372      ;
; -2.942 ; vga:vga_output|h_count[8]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.860      ;
; -2.941 ; vga:vga_output|h_count[8]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.859      ;
; -2.940 ; vga:vga_output|h_count[8]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.858      ;
; -2.940 ; vga:vga_output|h_count[8]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.858      ;
; -2.929 ; vga:vga_output|pixel_row[0] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.074     ; 3.353      ;
; -2.927 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.082     ; 3.843      ;
; -2.926 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.082     ; 3.842      ;
; -2.925 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.082     ; 3.841      ;
; -2.925 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.082     ; 3.841      ;
; -2.924 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.082     ; 3.840      ;
; -2.924 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.082     ; 3.840      ;
; -2.923 ; vga:vga_output|pixel_row[4] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.074     ; 3.347      ;
; -2.922 ; vga:vga_output|v_count[1]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.839      ;
; -2.921 ; vga:vga_output|v_count[1]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.838      ;
; -2.920 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 3.839      ;
; -2.920 ; vga:vga_output|v_count[1]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.837      ;
; -2.920 ; vga:vga_output|v_count[1]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.837      ;
+--------+-----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'reset'                                                                                                                       ;
+--------+---------------------------------------+--------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node      ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------+-------------------------------------+-------------+--------------+------------+------------+
; -2.332 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_write_en ; i2c:i2c_master|available            ; reset       ; 1.000        ; 0.800      ; 3.216      ;
; -2.298 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_write_en ; i2c_config_state.I2C_ADDR_BUSY_1181 ; reset       ; 0.500        ; 1.334      ; 3.216      ;
; -2.202 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_din[6]   ; i2c:i2c_master|available            ; reset       ; 1.000        ; 1.311      ; 3.622      ;
; -2.168 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_din[6]   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; reset       ; 0.500        ; 1.845      ; 3.622      ;
; -1.989 ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_write_en ; i2c:i2c_master|available            ; reset       ; 1.000        ; 0.806      ; 2.879      ;
; -1.955 ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_write_en ; i2c_config_state.I2C_ADDR_BUSY_1181 ; reset       ; 0.500        ; 1.340      ; 2.879      ;
+--------+---------------------------------------+--------------+-------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i2c:i2c_master|available'                                                                                                                                          ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                        ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+--------------------------+--------------+------------+------------+
; -1.061 ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 0.500        ; 0.468      ; 0.682      ;
; -1.059 ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 1.000        ; -0.030     ; 0.682      ;
; -0.888 ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 0.500        ; 0.398      ; 0.680      ;
; -0.886 ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.INIT_CONFIG_1201     ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 1.000        ; -0.100     ; 0.680      ;
; -0.871 ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 0.500        ; 0.634      ; 0.555      ;
; -0.869 ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.DONE_CONFIG_1131     ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 1.000        ; 0.136      ; 0.555      ;
; -0.682 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 0.500        ; 0.469      ; 0.682      ;
; -0.680 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 1.000        ; -0.029     ; 0.682      ;
; -0.644 ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 0.500        ; 0.476      ; 0.655      ;
; -0.642 ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 1.000        ; -0.022     ; 0.655      ;
; -0.640 ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 0.500        ; 0.476      ; 0.651      ;
; -0.638 ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 1.000        ; -0.022     ; 0.651      ;
; -0.579 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 0.500        ; 0.393      ; 0.575      ;
; -0.577 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 1.000        ; -0.105     ; 0.575      ;
; -0.036 ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 0.500        ; 1.466      ; 1.047      ;
; 0.486  ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 1.000        ; 1.466      ; 1.025      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i2c:i2c_master|available'                                                                                                                                           ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                        ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+--------------------------+--------------+------------+------------+
; -0.570 ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 0.000        ; 1.526      ; 0.956      ;
; -0.039 ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; -0.500       ; 1.526      ; 0.987      ;
; 0.258  ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; -0.500       ; 0.734      ; 0.492      ;
; 0.307  ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.DONE_CONFIG_1131     ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 0.000        ; 0.185      ; 0.492      ;
; 0.504  ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; -0.500       ; 0.575      ; 0.579      ;
; 0.510  ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; -0.500       ; 0.575      ; 0.585      ;
; 0.526  ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; -0.500       ; 0.489      ; 0.515      ;
; 0.526  ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; -0.500       ; 0.568      ; 0.594      ;
; 0.545  ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; -0.500       ; 0.568      ; 0.613      ;
; 0.553  ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 0.000        ; 0.026      ; 0.579      ;
; 0.559  ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 0.000        ; 0.026      ; 0.585      ;
; 0.575  ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 0.000        ; -0.060     ; 0.515      ;
; 0.575  ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 0.000        ; 0.019      ; 0.594      ;
; 0.594  ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 0.000        ; 0.019      ; 0.613      ;
; 0.610  ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; -0.500       ; 0.502      ; 0.612      ;
; 0.659  ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.INIT_CONFIG_1201     ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 0.000        ; -0.047     ; 0.612      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i2c_config_state.I2C_ADDR_BUSY_1181'                                                                                                                                           ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -0.005 ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.992      ; 0.987      ;
; 0.307  ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.185      ; 0.492      ;
; 0.464  ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; 0.992      ; 0.956      ;
; 0.544  ; i2c_config_state.DONE_CONFIG_1131     ; i2c_status_led$latch                  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.456      ; 1.000      ;
; 0.553  ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.026      ; 0.579      ;
; 0.575  ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; -0.060     ; 0.515      ;
; 0.575  ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.019      ; 0.594      ;
; 0.594  ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.019      ; 0.613      ;
; 0.659  ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; -0.047     ; 0.612      ;
; 1.305  ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.DONE_CONFIG_1131     ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; -0.313     ; 0.492      ;
; 1.551  ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; -0.472     ; 0.579      ;
; 1.557  ; i2c_config_state.DONE_CONFIG_1131     ; i2c_status_led$latch                  ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; -0.057     ; 1.000      ;
; 1.573  ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; -0.558     ; 0.515      ;
; 1.573  ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; -0.479     ; 0.594      ;
; 1.592  ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; -0.479     ; 0.613      ;
; 1.657  ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.INIT_CONFIG_1201     ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; -0.545     ; 0.612      ;
; 3.250  ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_din[6]                            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.214      ; 3.464      ;
; 4.263  ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_din[6]                            ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; -0.299     ; 3.464      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'vga:vga_output|pixel_clock'                                                                                                                  ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.090 ; reset                          ; vga_pixel[2]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 3.324      ; 3.630      ;
; 0.090 ; reset                          ; vga_pixel[5]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 3.324      ; 3.630      ;
; 0.090 ; reset                          ; vga_pixel[6]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 3.324      ; 3.630      ;
; 0.090 ; reset                          ; vga_pixel[7]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 3.324      ; 3.630      ;
; 0.129 ; ycc2rgb:ycc2rgb_converter|r[5] ; vga_pixel[21]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.349      ; 0.694      ;
; 0.130 ; ycc2rgb:ycc2rgb_converter|b[7] ; vga_pixel[7]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.350      ; 0.696      ;
; 0.130 ; ycc2rgb:ycc2rgb_converter|b[4] ; vga_pixel[4]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.349      ; 0.695      ;
; 0.130 ; ycc2rgb:ycc2rgb_converter|g[4] ; vga_pixel[12]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.350      ; 0.696      ;
; 0.130 ; ycc2rgb:ycc2rgb_converter|r[4] ; vga_pixel[20]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.349      ; 0.695      ;
; 0.130 ; ycc2rgb:ycc2rgb_converter|r[1] ; vga_pixel[17]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.350      ; 0.696      ;
; 0.130 ; ycc2rgb:ycc2rgb_converter|r[0] ; vga_pixel[16]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.350      ; 0.696      ;
; 0.131 ; ycc2rgb:ycc2rgb_converter|b[6] ; vga_pixel[6]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.350      ; 0.697      ;
; 0.131 ; ycc2rgb:ycc2rgb_converter|b[5] ; vga_pixel[5]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.350      ; 0.697      ;
; 0.131 ; ycc2rgb:ycc2rgb_converter|b[2] ; vga_pixel[2]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.350      ; 0.697      ;
; 0.131 ; ycc2rgb:ycc2rgb_converter|g[3] ; vga_pixel[11]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.350      ; 0.697      ;
; 0.131 ; ycc2rgb:ycc2rgb_converter|r[7] ; vga_pixel[23]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.350      ; 0.697      ;
; 0.131 ; ycc2rgb:ycc2rgb_converter|r[3] ; vga_pixel[19]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.350      ; 0.697      ;
; 0.131 ; ycc2rgb:ycc2rgb_converter|r[2] ; vga_pixel[18]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.349      ; 0.696      ;
; 0.132 ; ycc2rgb:ycc2rgb_converter|g[5] ; vga_pixel[13]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.350      ; 0.698      ;
; 0.133 ; ycc2rgb:ycc2rgb_converter|b[0] ; vga_pixel[0]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.349      ; 0.698      ;
; 0.134 ; ycc2rgb:ycc2rgb_converter|b[3] ; vga_pixel[3]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.349      ; 0.699      ;
; 0.170 ; reset                          ; vga_pixel[10]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 3.329      ; 3.715      ;
; 0.177 ; reset                          ; vga_pixel[16]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 3.325      ; 3.718      ;
; 0.177 ; reset                          ; vga_pixel[17]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 3.325      ; 3.718      ;
; 0.177 ; reset                          ; vga_pixel[19]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 3.325      ; 3.718      ;
; 0.177 ; reset                          ; vga_pixel[23]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 3.325      ; 3.718      ;
; 0.213 ; reset                          ; vga_pixel[0]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 3.323      ; 3.752      ;
; 0.213 ; reset                          ; vga_pixel[1]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 3.323      ; 3.752      ;
; 0.213 ; reset                          ; vga_pixel[3]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 3.323      ; 3.752      ;
; 0.213 ; reset                          ; vga_pixel[4]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 3.323      ; 3.752      ;
; 0.225 ; reset                          ; vga_pixel[8]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 3.329      ; 3.770      ;
; 0.225 ; reset                          ; vga_pixel[9]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 3.329      ; 3.770      ;
; 0.225 ; reset                          ; vga_pixel[11]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 3.329      ; 3.770      ;
; 0.225 ; reset                          ; vga_pixel[12]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 3.329      ; 3.770      ;
; 0.225 ; reset                          ; vga_pixel[13]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 3.329      ; 3.770      ;
; 0.225 ; reset                          ; vga_pixel[14]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 3.329      ; 3.770      ;
; 0.225 ; reset                          ; vga_pixel[15]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 3.329      ; 3.770      ;
; 0.241 ; reset                          ; vga_pixel[18]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 3.325      ; 3.782      ;
; 0.241 ; reset                          ; vga_pixel[20]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 3.325      ; 3.782      ;
; 0.241 ; reset                          ; vga_pixel[21]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 3.325      ; 3.782      ;
; 0.241 ; reset                          ; vga_pixel[22]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 3.325      ; 3.782      ;
; 0.300 ; ycc2rgb:ycc2rgb_converter|g[0] ; vga_pixel[8]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.350      ; 0.866      ;
; 0.301 ; ycc2rgb:ycc2rgb_converter|b[1] ; vga_pixel[1]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.349      ; 0.866      ;
; 0.301 ; ycc2rgb:ycc2rgb_converter|g[6] ; vga_pixel[14]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.350      ; 0.867      ;
; 0.301 ; ycc2rgb:ycc2rgb_converter|g[1] ; vga_pixel[9]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.350      ; 0.867      ;
; 0.303 ; ycc2rgb:ycc2rgb_converter|g[7] ; vga_pixel[15]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.350      ; 0.869      ;
; 0.304 ; ycc2rgb:ycc2rgb_converter|r[6] ; vga_pixel[22]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.349      ; 0.869      ;
; 0.402 ; vga:vga_output|v_count[3]      ; vga:vga_output|v_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga:vga_output|v_count[5]      ; vga:vga_output|v_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga:vga_output|v_count[2]      ; vga:vga_output|v_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga:vga_output|v_count[4]      ; vga:vga_output|v_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga:vga_output|v_count[6]      ; vga:vga_output|v_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga:vga_output|v_count[7]      ; vga:vga_output|v_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga:vga_output|v_count[9]      ; vga:vga_output|v_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga:vga_output|v_count[8]      ; vga:vga_output|v_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.669      ;
; 0.467 ; reset                          ; vga_pixel[2]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 3.324      ; 3.507      ;
; 0.467 ; reset                          ; vga_pixel[5]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 3.324      ; 3.507      ;
; 0.467 ; reset                          ; vga_pixel[6]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 3.324      ; 3.507      ;
; 0.467 ; reset                          ; vga_pixel[7]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 3.324      ; 3.507      ;
; 0.468 ; ycc2rgb:ycc2rgb_converter|g[2] ; vga_pixel[10]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.350      ; 1.034      ;
; 0.529 ; reset                          ; vga_pixel[16]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 3.325      ; 3.570      ;
; 0.529 ; reset                          ; vga_pixel[17]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 3.325      ; 3.570      ;
; 0.529 ; reset                          ; vga_pixel[19]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 3.325      ; 3.570      ;
; 0.529 ; reset                          ; vga_pixel[23]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 3.325      ; 3.570      ;
; 0.529 ; reset                          ; vga_pixel[10]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 3.329      ; 3.574      ;
; 0.575 ; reset                          ; vga_pixel[0]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 3.323      ; 3.614      ;
; 0.575 ; reset                          ; vga_pixel[1]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 3.323      ; 3.614      ;
; 0.575 ; reset                          ; vga_pixel[3]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 3.323      ; 3.614      ;
; 0.575 ; reset                          ; vga_pixel[4]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 3.323      ; 3.614      ;
; 0.584 ; reset                          ; vga_pixel[8]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 3.329      ; 3.629      ;
; 0.584 ; reset                          ; vga_pixel[9]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 3.329      ; 3.629      ;
; 0.584 ; reset                          ; vga_pixel[11]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 3.329      ; 3.629      ;
; 0.584 ; reset                          ; vga_pixel[12]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 3.329      ; 3.629      ;
; 0.584 ; reset                          ; vga_pixel[13]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 3.329      ; 3.629      ;
; 0.584 ; reset                          ; vga_pixel[14]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 3.329      ; 3.629      ;
; 0.584 ; reset                          ; vga_pixel[15]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 3.329      ; 3.629      ;
; 0.591 ; reset                          ; vga_pixel[18]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 3.325      ; 3.632      ;
; 0.591 ; reset                          ; vga_pixel[20]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 3.325      ; 3.632      ;
; 0.591 ; reset                          ; vga_pixel[21]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 3.325      ; 3.632      ;
; 0.591 ; reset                          ; vga_pixel[22]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 3.325      ; 3.632      ;
; 0.599 ; vga:vga_output|horiz_sync      ; vga:vga_output|horiz_sync_out ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.866      ;
; 0.621 ; vga:vga_output|v_count[4]      ; vga:vga_output|vert_sync      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 0.887      ;
; 0.629 ; vga:vga_output|h_count[3]      ; vga:vga_output|pixel_col[3]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.896      ;
; 0.630 ; vga:vga_output|h_count[6]      ; vga:vga_output|pixel_col[6]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.897      ;
; 0.657 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; vga:vga_output|h_count[7]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.925      ;
; 0.665 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.932      ;
; 0.669 ; vga:vga_output|h_count[6]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.936      ;
; 0.671 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.938      ;
; 0.671 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.938      ;
; 0.793 ; vga:vga_output|v_count[8]      ; vga:vga_output|pixel_row[8]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.059      ;
; 0.795 ; vga:vga_output|h_count[7]      ; vga:vga_output|pixel_col[7]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.062      ;
; 0.804 ; vga:vga_output|h_count[8]      ; vga:vga_output|pixel_col[8]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.071      ;
; 0.804 ; vga:vga_output|h_count[4]      ; vga:vga_output|pixel_col[4]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.071      ;
; 0.809 ; vga:vga_output|h_count[9]      ; vga:vga_output|h_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.076      ;
; 0.813 ; vga:vga_output|h_count[9]      ; vga:vga_output|pixel_col[9]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.080      ;
; 0.821 ; vga:vga_output|v_count[1]      ; vga:vga_output|pixel_row[1]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.087      ;
; 0.831 ; vga:vga_output|h_count[5]      ; vga:vga_output|pixel_col[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.097      ;
; 0.980 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.247      ;
; 0.982 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.249      ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk50'                                                                                                                                                            ;
+-------+---------------------------------------------+---------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; 0.356 ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock          ; clk50       ; 0.000        ; 3.080      ; 3.884      ;
; 0.404 ; i2c:i2c_master|error                        ; i2c:i2c_master|error                        ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; i2c:i2c_master|sda_write                    ; i2c:i2c_master|sda_write                    ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; i2c:i2c_master|i2c_s.DATA                   ; i2c:i2c_master|i2c_s.DATA                   ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|i2c_s.INIT                   ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; i2c:i2c_master|i2c_s.START                  ; i2c:i2c_master|i2c_s.START                  ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; i2c:i2c_master|i2c_s.STOP                   ; i2c:i2c_master|i2c_s.STOP                   ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; i2c:i2c_master|i2c_s.ADDRESS                ; i2c:i2c_master|i2c_s.ADDRESS                ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; i2c:i2c_master|scl_write                    ; i2c:i2c_master|scl_write                    ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; i2c:i2c_master|\i2c_manager:writing         ; i2c:i2c_master|\i2c_manager:writing         ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 0.669      ;
; 0.657 ; i2c:i2c_master|\i2c_manager:clock_count[21] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 0.922      ;
; 0.660 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 0.925      ;
; 0.661 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 0.926      ;
; 0.663 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 0.928      ;
; 0.680 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 0.945      ;
; 0.680 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 0.945      ;
; 0.681 ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 0.946      ;
; 0.682 ; i2c:i2c_master|\i2c_manager:clock_count[29] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 0.947      ;
; 0.682 ; i2c_din[6]                                  ; i2c:i2c_master|\i2c_manager:data_buffer[6]  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; clk50       ; 0.000        ; 1.948      ; 2.836      ;
; 0.683 ; i2c:i2c_master|\i2c_manager:clock_count[30] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 0.948      ;
; 0.684 ; i2c_din[6]                                  ; i2c:i2c_master|\i2c_manager:data_buffer[4]  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; clk50       ; 0.000        ; 1.948      ; 2.838      ;
; 0.751 ; i2c:i2c_master|i2c_s.ADDRESS                ; i2c:i2c_master|i2c_s.DATA                   ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 1.016      ;
; 0.822 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 1.087      ;
; 0.822 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 1.087      ;
; 0.852 ; i2c_write_en                                ; i2c:i2c_master|available                    ; reset                               ; clk50       ; -0.500       ; 0.742      ; 1.310      ;
; 0.907 ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock          ; clk50       ; -0.500       ; 3.080      ; 3.935      ;
; 0.965 ; reset                                       ; i2c:i2c_master|sda_write                    ; reset                               ; clk50       ; 0.000        ; 3.031      ; 4.212      ;
; 0.977 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 1.242      ;
; 0.999 ; i2c:i2c_master|\i2c_manager:clock_count[29] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 1.264      ;
; 1.003 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[30]  ; reset                               ; clk50       ; 0.000        ; 3.025      ; 4.244      ;
; 1.021 ; reset                                       ; i2c:i2c_master|available                    ; reset                               ; clk50       ; 0.000        ; 3.070      ; 4.307      ;
; 1.049 ; i2c:i2c_master|\i2c_manager:data_count[30]  ; i2c:i2c_master|\i2c_manager:data_count[30]  ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 1.314      ;
; 1.063 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|i2c_s.STOP                   ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 1.328      ;
; 1.066 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|i2c_s.DATA                   ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 1.331      ;
; 1.066 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_buffer[4]  ; reset                               ; clk50       ; 0.000        ; 3.070      ; 4.352      ;
; 1.066 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_buffer[6]  ; reset                               ; clk50       ; 0.000        ; 3.070      ; 4.352      ;
; 1.076 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|i2c_s.ADDRESS                ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 1.341      ;
; 1.078 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; reset                               ; clk50       ; 0.000        ; 3.027      ; 4.321      ;
; 1.079 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|i2c_s.START                  ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 1.344      ;
; 1.095 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[30] ; reset                               ; clk50       ; 0.000        ; 3.031      ; 4.342      ;
; 1.095 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[29] ; reset                               ; clk50       ; 0.000        ; 3.031      ; 4.342      ;
; 1.095 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[16] ; reset                               ; clk50       ; 0.000        ; 3.031      ; 4.342      ;
; 1.095 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[21] ; reset                               ; clk50       ; 0.000        ; 3.031      ; 4.342      ;
; 1.095 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[23] ; reset                               ; clk50       ; 0.000        ; 3.031      ; 4.342      ;
; 1.095 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[24] ; reset                               ; clk50       ; 0.000        ; 3.031      ; 4.342      ;
; 1.096 ; i2c:i2c_master|\i2c_manager:clock_count[21] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 1.361      ;
; 1.101 ; i2c:i2c_master|\i2c_manager:clock_count[21] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 1.366      ;
; 1.115 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[13] ; reset                               ; clk50       ; 0.000        ; 3.029      ; 4.360      ;
; 1.115 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; reset                               ; clk50       ; 0.000        ; 3.029      ; 4.360      ;
; 1.115 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; reset                               ; clk50       ; 0.000        ; 3.029      ; 4.360      ;
; 1.115 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; reset                               ; clk50       ; 0.000        ; 3.029      ; 4.360      ;
; 1.115 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[14] ; reset                               ; clk50       ; 0.000        ; 3.029      ; 4.360      ;
; 1.118 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[17] ; reset                               ; clk50       ; 0.000        ; 3.033      ; 4.367      ;
; 1.118 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[18] ; reset                               ; clk50       ; 0.000        ; 3.033      ; 4.367      ;
; 1.118 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[19] ; reset                               ; clk50       ; 0.000        ; 3.033      ; 4.367      ;
; 1.118 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[20] ; reset                               ; clk50       ; 0.000        ; 3.033      ; 4.367      ;
; 1.118 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[25] ; reset                               ; clk50       ; 0.000        ; 3.033      ; 4.367      ;
; 1.118 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[26] ; reset                               ; clk50       ; 0.000        ; 3.033      ; 4.367      ;
; 1.118 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[27] ; reset                               ; clk50       ; 0.000        ; 3.033      ; 4.367      ;
; 1.118 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[28] ; reset                               ; clk50       ; 0.000        ; 3.033      ; 4.367      ;
; 1.119 ; reset                                       ; i2c:i2c_master|scl_write                    ; reset                               ; clk50       ; 0.000        ; 3.029      ; 4.364      ;
; 1.119 ; reset                                       ; i2c:i2c_master|sda_enable                   ; reset                               ; clk50       ; 0.000        ; 3.029      ; 4.364      ;
; 1.123 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 1.388      ;
; 1.133 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 1.398      ;
; 1.140 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 1.405      ;
; 1.140 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; reset                               ; clk50       ; 0.000        ; 3.027      ; 4.383      ;
; 1.140 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; reset                               ; clk50       ; 0.000        ; 3.027      ; 4.383      ;
; 1.140 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; reset                               ; clk50       ; 0.000        ; 3.027      ; 4.383      ;
; 1.140 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; reset                               ; clk50       ; 0.000        ; 3.027      ; 4.383      ;
; 1.140 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; reset                               ; clk50       ; 0.000        ; 3.027      ; 4.383      ;
; 1.140 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; reset                               ; clk50       ; 0.000        ; 3.027      ; 4.383      ;
; 1.140 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[10] ; reset                               ; clk50       ; 0.000        ; 3.027      ; 4.383      ;
; 1.140 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[11] ; reset                               ; clk50       ; 0.000        ; 3.027      ; 4.383      ;
; 1.140 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[12] ; reset                               ; clk50       ; 0.000        ; 3.027      ; 4.383      ;
; 1.145 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50                               ; clk50       ; 0.000        ; 0.081      ; 1.412      ;
; 1.150 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                               ; clk50       ; 0.000        ; 0.081      ; 1.417      ;
; 1.150 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[15] ; reset                               ; clk50       ; 0.000        ; 3.029      ; 4.395      ;
; 1.150 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[22] ; reset                               ; clk50       ; 0.000        ; 3.029      ; 4.395      ;
; 1.152 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                               ; clk50       ; 0.000        ; 0.081      ; 1.419      ;
; 1.154 ; i2c:i2c_master|sda_enable                   ; i2c:i2c_master|sda_enable                   ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 1.419      ;
; 1.160 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                               ; clk50       ; 0.000        ; 0.077      ; 1.423      ;
; 1.162 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                               ; clk50       ; 0.000        ; 0.081      ; 1.429      ;
; 1.165 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                               ; clk50       ; 0.000        ; 0.077      ; 1.428      ;
; 1.166 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50                               ; clk50       ; 0.000        ; 0.081      ; 1.433      ;
; 1.171 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                               ; clk50       ; 0.000        ; 0.081      ; 1.438      ;
; 1.185 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                               ; clk50       ; 0.000        ; 0.081      ; 1.452      ;
; 1.195 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                               ; clk50       ; 0.000        ; 0.081      ; 1.462      ;
; 1.196 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50                               ; clk50       ; 0.000        ; 0.077      ; 1.459      ;
; 1.236 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[20]  ; reset                               ; clk50       ; 0.000        ; 3.053      ; 4.505      ;
; 1.236 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[10]  ; reset                               ; clk50       ; 0.000        ; 3.053      ; 4.505      ;
; 1.236 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[11]  ; reset                               ; clk50       ; 0.000        ; 3.053      ; 4.505      ;
; 1.236 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[12]  ; reset                               ; clk50       ; 0.000        ; 3.053      ; 4.505      ;
; 1.236 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[14]  ; reset                               ; clk50       ; 0.000        ; 3.053      ; 4.505      ;
; 1.236 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[15]  ; reset                               ; clk50       ; 0.000        ; 3.053      ; 4.505      ;
; 1.236 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[16]  ; reset                               ; clk50       ; 0.000        ; 3.053      ; 4.505      ;
; 1.236 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[17]  ; reset                               ; clk50       ; 0.000        ; 3.053      ; 4.505      ;
; 1.236 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[18]  ; reset                               ; clk50       ; 0.000        ; 3.053      ; 4.505      ;
; 1.236 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[19]  ; reset                               ; clk50       ; 0.000        ; 3.053      ; 4.505      ;
; 1.236 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[21]  ; reset                               ; clk50       ; 0.000        ; 3.053      ; 4.505      ;
; 1.240 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50                               ; clk50       ; 0.000        ; 0.079      ; 1.505      ;
+-------+---------------------------------------------+---------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'td_clk27'                                                                                                                                                                ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; adv7180:decoder|ram_we                                     ; adv7180:decoder|ram_we                                     ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; adv7180:decoder|\hs_manager:state.waiting                  ; adv7180:decoder|\hs_manager:state.waiting                  ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; led_count[3]                                               ; led_count[3]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; led_count[2]                                               ; led_count[2]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; adv7180:decoder|\vs_manager:state.waiting                  ; adv7180:decoder|\vs_manager:state.waiting                  ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.669      ;
; 0.406 ; adv7180:decoder|state.READ                                 ; adv7180:decoder|state.READ                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.082      ; 0.674      ;
; 0.409 ; led_count[0]                                               ; led_count[0]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.674      ;
; 0.444 ; adv7180:decoder|\hs_manager:state.idle                     ; adv7180:decoder|\hs_manager:state.transition               ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.710      ;
; 0.451 ; adv7180:decoder|\hs_manager:state.idle                     ; adv7180:decoder|\hs_manager:state.waiting                  ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.717      ;
; 0.459 ; adv7180:decoder|\vs_manager:state.idle                     ; adv7180:decoder|vs_flag                                    ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.724      ;
; 0.539 ; adv7180:decoder|state.READ                                 ; adv7180:decoder|data_address[19]                           ; td_clk27     ; td_clk27    ; 0.000        ; 0.082      ; 0.807      ;
; 0.551 ; adv7180:decoder|\hs_manager:state.waiting                  ; adv7180:decoder|\hs_manager:state.idle                     ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.817      ;
; 0.552 ; adv7180:decoder|\adv7180_decoder:data_buffer[11]           ; adv7180:decoder|ram_din[11]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.819      ;
; 0.552 ; adv7180:decoder|\adv7180_decoder:data_buffer[10]           ; adv7180:decoder|ram_din[10]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.819      ;
; 0.552 ; adv7180:decoder|\adv7180_decoder:data_buffer[2]            ; adv7180:decoder|ram_din[2]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.819      ;
; 0.552 ; adv7180:decoder|\adv7180_decoder:data_buffer[23]           ; adv7180:decoder|ram_din[23]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.819      ;
; 0.553 ; adv7180:decoder|\adv7180_decoder:data_buffer[31]           ; adv7180:decoder|ram_din[31]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.820      ;
; 0.553 ; adv7180:decoder|\adv7180_decoder:data_buffer[14]           ; adv7180:decoder|ram_din[14]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.819      ;
; 0.553 ; adv7180:decoder|\adv7180_decoder:data_buffer[18]           ; adv7180:decoder|ram_din[18]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.820      ;
; 0.553 ; adv7180:decoder|\adv7180_decoder:data_buffer[6]            ; adv7180:decoder|ram_din[6]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.819      ;
; 0.553 ; adv7180:decoder|\adv7180_decoder:data_buffer[22]           ; adv7180:decoder|ram_din[22]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.819      ;
; 0.553 ; adv7180:decoder|\vs_manager:state.waiting                  ; adv7180:decoder|\vs_manager:state.idle                     ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.818      ;
; 0.555 ; adv7180:decoder|\adv7180_decoder:data_buffer[28]           ; adv7180:decoder|ram_din[28]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.821      ;
; 0.555 ; adv7180:decoder|\adv7180_decoder:data_buffer[30]           ; adv7180:decoder|ram_din[30]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.821      ;
; 0.555 ; adv7180:decoder|\adv7180_decoder:data_buffer[7]            ; adv7180:decoder|ram_din[7]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.822      ;
; 0.556 ; adv7180:decoder|\adv7180_decoder:data_buffer[4]            ; adv7180:decoder|ram_din[4]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.822      ;
; 0.594 ; adv7180:decoder|\adv7180_decoder:data_buffer[15]           ; adv7180:decoder|ram_din[15]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.861      ;
; 0.634 ; adv7180:decoder|\adv7180_decoder:clock_count[2]            ; adv7180:decoder|\adv7180_decoder:clock_count[2]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.901      ;
; 0.634 ; adv7180:decoder|\adv7180_decoder:clock_count[1]            ; adv7180:decoder|\adv7180_decoder:clock_count[1]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.901      ;
; 0.634 ; \decoder_clock:clock_count[21]                             ; \decoder_clock:clock_count[21]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.899      ;
; 0.634 ; \decoder_clock:clock_count[5]                              ; \decoder_clock:clock_count[5]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.899      ;
; 0.635 ; adv7180:decoder|\adv7180_decoder:clock_count[3]            ; adv7180:decoder|\adv7180_decoder:clock_count[3]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.902      ;
; 0.635 ; \decoder_clock:clock_count[2]                              ; \decoder_clock:clock_count[2]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.900      ;
; 0.635 ; \decoder_clock:clock_count[1]                              ; \decoder_clock:clock_count[1]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.900      ;
; 0.636 ; adv7180:decoder|\adv7180_decoder:data_buffer[26]           ; adv7180:decoder|ram_din[26]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.903      ;
; 0.636 ; \decoder_clock:clock_count[27]                             ; \decoder_clock:clock_count[27]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.901      ;
; 0.636 ; \decoder_clock:clock_count[30]                             ; \decoder_clock:clock_count[30]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.901      ;
; 0.636 ; \decoder_clock:clock_count[29]                             ; \decoder_clock:clock_count[29]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.901      ;
; 0.636 ; \decoder_clock:clock_count[28]                             ; \decoder_clock:clock_count[28]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.901      ;
; 0.636 ; \decoder_clock:clock_count[26]                             ; \decoder_clock:clock_count[26]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.901      ;
; 0.636 ; \decoder_clock:clock_count[18]                             ; \decoder_clock:clock_count[18]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.901      ;
; 0.636 ; \decoder_clock:clock_count[9]                              ; \decoder_clock:clock_count[9]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.901      ;
; 0.636 ; \decoder_clock:clock_count[4]                              ; \decoder_clock:clock_count[4]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.901      ;
; 0.636 ; \decoder_clock:clock_count[3]                              ; \decoder_clock:clock_count[3]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.901      ;
; 0.637 ; \decoder_clock:clock_count[25]                             ; \decoder_clock:clock_count[25]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.902      ;
; 0.638 ; adv7180:decoder|\adv7180_decoder:data_buffer[20]           ; adv7180:decoder|ram_din[20]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.904      ;
; 0.639 ; adv7180:decoder|\adv7180_decoder:data_buffer[12]           ; adv7180:decoder|ram_din[12]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.905      ;
; 0.639 ; \decoder_clock:clock_count[8]                              ; \decoder_clock:clock_count[8]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.904      ;
; 0.640 ; \decoder_clock:clock_count[22]                             ; \decoder_clock:clock_count[22]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.905      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:buffer_index[2]           ; adv7180:decoder|\adv7180_decoder:buffer_index[2]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[10] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[10] ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.909      ;
; 0.643 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[9]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[9]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[10] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[10] ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; adv7180:decoder|\adv7180_decoder:buffer_index[3]           ; adv7180:decoder|\adv7180_decoder:buffer_index[3]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[9]  ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[9]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.910      ;
; 0.646 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[8]  ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[8]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.913      ;
; 0.647 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[8]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[8]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.913      ;
; 0.654 ; adv7180:decoder|\adv7180_decoder:next_data_address[5]      ; adv7180:decoder|\adv7180_decoder:next_data_address[5]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.082      ; 0.922      ;
; 0.654 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[21] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[21] ; td_clk27     ; td_clk27    ; 0.000        ; 0.082      ; 0.922      ;
; 0.655 ; adv7180:decoder|\adv7180_decoder:next_data_address[1]      ; adv7180:decoder|\adv7180_decoder:next_data_address[1]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.082      ; 0.923      ;
; 0.655 ; adv7180:decoder|\adv7180_decoder:next_data_address[2]      ; adv7180:decoder|\adv7180_decoder:next_data_address[2]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.082      ; 0.923      ;
; 0.655 ; adv7180:decoder|\adv7180_decoder:next_data_address[4]      ; adv7180:decoder|\adv7180_decoder:next_data_address[4]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.082      ; 0.923      ;
; 0.655 ; adv7180:decoder|\adv7180_decoder:next_data_address[12]     ; adv7180:decoder|\adv7180_decoder:next_data_address[12]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.082      ; 0.923      ;
; 0.655 ; adv7180:decoder|\adv7180_decoder:next_data_address[13]     ; adv7180:decoder|\adv7180_decoder:next_data_address[13]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.082      ; 0.923      ;
; 0.655 ; adv7180:decoder|\adv7180_decoder:next_data_address[14]     ; adv7180:decoder|\adv7180_decoder:next_data_address[14]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.082      ; 0.923      ;
; 0.655 ; adv7180:decoder|\adv7180_decoder:buffer_index[5]           ; adv7180:decoder|\adv7180_decoder:buffer_index[5]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; adv7180:decoder|\adv7180_decoder:buffer_index[21]          ; adv7180:decoder|\adv7180_decoder:buffer_index[21]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; adv7180:decoder|\adv7180_decoder:clock_count[21]           ; adv7180:decoder|\adv7180_decoder:clock_count[21]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; adv7180:decoder|\adv7180_decoder:clock_count[5]            ; adv7180:decoder|\adv7180_decoder:clock_count[5]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[15] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[15] ; td_clk27     ; td_clk27    ; 0.000        ; 0.082      ; 0.923      ;
; 0.655 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[5]  ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[5]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.922      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:next_data_address[3]      ; adv7180:decoder|\adv7180_decoder:next_data_address[3]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:next_data_address[7]      ; adv7180:decoder|\adv7180_decoder:next_data_address[7]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:next_data_address[9]      ; adv7180:decoder|\adv7180_decoder:next_data_address[9]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:next_data_address[10]     ; adv7180:decoder|\adv7180_decoder:next_data_address[10]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:next_data_address[11]     ; adv7180:decoder|\adv7180_decoder:next_data_address[11]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:next_data_address[21]     ; adv7180:decoder|\adv7180_decoder:next_data_address[21]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[5]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[5]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[21] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[21] ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:buffer_index[4]           ; adv7180:decoder|\adv7180_decoder:buffer_index[4]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:buffer_index[12]          ; adv7180:decoder|\adv7180_decoder:buffer_index[12]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:buffer_index[13]          ; adv7180:decoder|\adv7180_decoder:buffer_index[13]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:buffer_index[14]          ; adv7180:decoder|\adv7180_decoder:buffer_index[14]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:buffer_index[15]          ; adv7180:decoder|\adv7180_decoder:buffer_index[15]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:clock_count[15]           ; adv7180:decoder|\adv7180_decoder:clock_count[15]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:clock_count[14]           ; adv7180:decoder|\adv7180_decoder:clock_count[14]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:clock_count[13]           ; adv7180:decoder|\adv7180_decoder:clock_count[13]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:clock_count[12]           ; adv7180:decoder|\adv7180_decoder:clock_count[12]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:clock_count[4]            ; adv7180:decoder|\adv7180_decoder:clock_count[4]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[18] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[18] ; td_clk27     ; td_clk27    ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[19] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[19] ; td_clk27     ; td_clk27    ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[20] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[20] ; td_clk27     ; td_clk27    ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[28] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[28] ; td_clk27     ; td_clk27    ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[17] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[17] ; td_clk27     ; td_clk27    ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[14] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[14] ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[13] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[13] ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[12] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[12] ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[4]  ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[4]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[2]  ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[2]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[1]  ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[1]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.081      ; 0.923      ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'reset'                                                                                                                       ;
+-------+---------------------------------------+--------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node      ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+--------------+-------------------------------------+-------------+--------------+------------+------------+
; 1.704 ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_write_en ; i2c_config_state.I2C_ADDR_BUSY_1181 ; reset       ; -0.500       ; 1.449      ; 2.673      ;
; 1.717 ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_write_en ; i2c:i2c_master|available            ; reset       ; 0.000        ; 0.936      ; 2.673      ;
; 1.969 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_din[6]   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; reset       ; -0.500       ; 1.975      ; 3.464      ;
; 1.982 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_din[6]   ; i2c:i2c_master|available            ; reset       ; 0.000        ; 1.462      ; 3.464      ;
; 1.992 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_write_en ; i2c_config_state.I2C_ADDR_BUSY_1181 ; reset       ; -0.500       ; 1.443      ; 2.955      ;
; 2.005 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_write_en ; i2c:i2c_master|available            ; reset       ; 0.000        ; 0.930      ; 2.955      ;
+-------+---------------------------------------+--------------+-------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'i2c_config_state.I2C_ADDR_BUSY_1181'                                                                                    ;
+--------+-----------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                               ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; -1.910 ; reset     ; i2c_config_state.DONE_CONFIG_1131     ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; 1.026      ; 1.966      ;
; -1.884 ; reset     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; 0.949      ; 1.966      ;
; -1.765 ; reset     ; i2c_config_state.I2C_DATA_FREE_1141   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; 0.869      ; 2.217      ;
; -1.659 ; reset     ; i2c_config_state.INIT_CONFIG_1201     ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; 0.954      ; 1.987      ;
; -1.504 ; reset     ; i2c_config_state.I2C_DATA_BUSY_1151   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; 0.950      ; 1.965      ;
; -1.492 ; reset     ; i2c_config_state.I2C_DATA_CONFIG_1161 ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; 0.955      ; 1.962      ;
; -1.486 ; reset     ; i2c_config_state.I2C_ADDR_FREE_1171   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; 0.953      ; 1.964      ;
; -1.331 ; reset     ; i2c_config_state.DONE_CONFIG_1131     ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 1.026      ; 1.887      ;
; -1.305 ; reset     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.949      ; 1.887      ;
; -1.150 ; reset     ; i2c_config_state.I2C_DATA_FREE_1141   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.869      ; 2.102      ;
; -1.096 ; reset     ; i2c_status_led$latch                  ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; 1.424      ; 2.310      ;
; -1.040 ; reset     ; i2c_config_state.INIT_CONFIG_1201     ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.954      ; 1.868      ;
; -0.926 ; reset     ; i2c_config_state.I2C_DATA_BUSY_1151   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.950      ; 1.887      ;
; -0.914 ; reset     ; i2c_config_state.I2C_DATA_CONFIG_1161 ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.955      ; 1.884      ;
; -0.907 ; reset     ; i2c_config_state.I2C_ADDR_FREE_1171   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.953      ; 1.885      ;
; -0.469 ; reset     ; i2c_status_led$latch                  ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 1.424      ; 2.183      ;
+--------+-----------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'i2c:i2c_master|available'                                                                                    ;
+--------+-----------+---------------------------------------+--------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                               ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------+--------------+--------------------------+--------------+------------+------------+
; -1.318 ; reset     ; i2c_config_state.DONE_CONFIG_1131     ; reset        ; i2c:i2c_master|available ; 0.500        ; 1.539      ; 1.887      ;
; -1.292 ; reset     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; reset        ; i2c:i2c_master|available ; 0.500        ; 1.462      ; 1.887      ;
; -1.137 ; reset     ; i2c_config_state.I2C_DATA_FREE_1141   ; reset        ; i2c:i2c_master|available ; 0.500        ; 1.382      ; 2.102      ;
; -1.027 ; reset     ; i2c_config_state.INIT_CONFIG_1201     ; reset        ; i2c:i2c_master|available ; 0.500        ; 1.467      ; 1.868      ;
; -0.913 ; reset     ; i2c_config_state.I2C_DATA_BUSY_1151   ; reset        ; i2c:i2c_master|available ; 0.500        ; 1.463      ; 1.887      ;
; -0.907 ; reset     ; i2c_config_state.I2C_ADDR_BUSY_1181   ; reset        ; i2c:i2c_master|available ; 0.500        ; 1.464      ; 1.886      ;
; -0.901 ; reset     ; i2c_config_state.I2C_DATA_CONFIG_1161 ; reset        ; i2c:i2c_master|available ; 0.500        ; 1.468      ; 1.884      ;
; -0.897 ; reset     ; i2c_config_state.DONE_CONFIG_1131     ; reset        ; i2c:i2c_master|available ; 1.000        ; 1.539      ; 1.966      ;
; -0.894 ; reset     ; i2c_config_state.I2C_ADDR_FREE_1171   ; reset        ; i2c:i2c_master|available ; 0.500        ; 1.466      ; 1.885      ;
; -0.871 ; reset     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; reset        ; i2c:i2c_master|available ; 1.000        ; 1.462      ; 1.966      ;
; -0.752 ; reset     ; i2c_config_state.I2C_DATA_FREE_1141   ; reset        ; i2c:i2c_master|available ; 1.000        ; 1.382      ; 2.217      ;
; -0.646 ; reset     ; i2c_config_state.INIT_CONFIG_1201     ; reset        ; i2c:i2c_master|available ; 1.000        ; 1.467      ; 1.987      ;
; -0.491 ; reset     ; i2c_config_state.I2C_DATA_BUSY_1151   ; reset        ; i2c:i2c_master|available ; 1.000        ; 1.463      ; 1.965      ;
; -0.486 ; reset     ; i2c_config_state.I2C_ADDR_BUSY_1181   ; reset        ; i2c:i2c_master|available ; 1.000        ; 1.464      ; 1.965      ;
; -0.479 ; reset     ; i2c_config_state.I2C_DATA_CONFIG_1161 ; reset        ; i2c:i2c_master|available ; 1.000        ; 1.468      ; 1.962      ;
; -0.473 ; reset     ; i2c_config_state.I2C_ADDR_FREE_1171   ; reset        ; i2c:i2c_master|available ; 1.000        ; 1.466      ; 1.964      ;
+--------+-----------+---------------------------------------+--------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk50'                                                                                        ;
+--------+-----------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.103 ; reset     ; i2c:i2c_master|error                ; reset        ; clk50       ; 0.500        ; 2.914      ; 4.505      ;
; -1.054 ; reset     ; i2c:i2c_master|i2c_s.START          ; reset        ; clk50       ; 0.500        ; 2.926      ; 4.468      ;
; -1.054 ; reset     ; i2c:i2c_master|i2c_s.STOP           ; reset        ; clk50       ; 0.500        ; 2.926      ; 4.468      ;
; -1.054 ; reset     ; i2c:i2c_master|i2c_s.ADDRESS        ; reset        ; clk50       ; 0.500        ; 2.926      ; 4.468      ;
; -1.054 ; reset     ; i2c:i2c_master|i2c_s.INIT           ; reset        ; clk50       ; 0.500        ; 2.926      ; 4.468      ;
; -1.054 ; reset     ; i2c:i2c_master|i2c_s.DATA           ; reset        ; clk50       ; 0.500        ; 2.926      ; 4.468      ;
; -0.895 ; reset     ; i2c:i2c_master|\i2c_manager:writing ; reset        ; clk50       ; 0.500        ; 2.920      ; 4.303      ;
; -0.516 ; reset     ; i2c:i2c_master|error                ; reset        ; clk50       ; 1.000        ; 2.914      ; 4.418      ;
; -0.468 ; reset     ; i2c:i2c_master|i2c_s.START          ; reset        ; clk50       ; 1.000        ; 2.926      ; 4.382      ;
; -0.468 ; reset     ; i2c:i2c_master|i2c_s.STOP           ; reset        ; clk50       ; 1.000        ; 2.926      ; 4.382      ;
; -0.468 ; reset     ; i2c:i2c_master|i2c_s.ADDRESS        ; reset        ; clk50       ; 1.000        ; 2.926      ; 4.382      ;
; -0.468 ; reset     ; i2c:i2c_master|i2c_s.INIT           ; reset        ; clk50       ; 1.000        ; 2.926      ; 4.382      ;
; -0.468 ; reset     ; i2c:i2c_master|i2c_s.DATA           ; reset        ; clk50       ; 1.000        ; 2.926      ; 4.382      ;
; -0.423 ; reset     ; i2c:i2c_master|\i2c_manager:writing ; reset        ; clk50       ; 1.000        ; 2.920      ; 4.331      ;
+--------+-----------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'td_clk27'                                                                                              ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.994 ; reset     ; \decoder_clock:clock_count[0]                ; reset        ; td_clk27    ; 0.500        ; 2.865      ; 4.347      ;
; -0.994 ; reset     ; \decoder_clock:clock_count[1]                ; reset        ; td_clk27    ; 0.500        ; 2.865      ; 4.347      ;
; -0.994 ; reset     ; \decoder_clock:clock_count[2]                ; reset        ; td_clk27    ; 0.500        ; 2.865      ; 4.347      ;
; -0.994 ; reset     ; \decoder_clock:clock_count[3]                ; reset        ; td_clk27    ; 0.500        ; 2.865      ; 4.347      ;
; -0.994 ; reset     ; \decoder_clock:clock_count[4]                ; reset        ; td_clk27    ; 0.500        ; 2.865      ; 4.347      ;
; -0.994 ; reset     ; \decoder_clock:clock_count[5]                ; reset        ; td_clk27    ; 0.500        ; 2.865      ; 4.347      ;
; -0.994 ; reset     ; \decoder_clock:clock_count[8]                ; reset        ; td_clk27    ; 0.500        ; 2.865      ; 4.347      ;
; -0.994 ; reset     ; \decoder_clock:clock_count[9]                ; reset        ; td_clk27    ; 0.500        ; 2.865      ; 4.347      ;
; -0.994 ; reset     ; \decoder_clock:clock_count[11]               ; reset        ; td_clk27    ; 0.500        ; 2.865      ; 4.347      ;
; -0.964 ; reset     ; \decoder_clock:clock_count[18]               ; reset        ; td_clk27    ; 0.500        ; 2.860      ; 4.312      ;
; -0.964 ; reset     ; \decoder_clock:clock_count[20]               ; reset        ; td_clk27    ; 0.500        ; 2.860      ; 4.312      ;
; -0.964 ; reset     ; \decoder_clock:clock_count[21]               ; reset        ; td_clk27    ; 0.500        ; 2.860      ; 4.312      ;
; -0.964 ; reset     ; \decoder_clock:clock_count[22]               ; reset        ; td_clk27    ; 0.500        ; 2.860      ; 4.312      ;
; -0.964 ; reset     ; \decoder_clock:clock_count[25]               ; reset        ; td_clk27    ; 0.500        ; 2.860      ; 4.312      ;
; -0.964 ; reset     ; \decoder_clock:clock_count[26]               ; reset        ; td_clk27    ; 0.500        ; 2.860      ; 4.312      ;
; -0.964 ; reset     ; \decoder_clock:clock_count[27]               ; reset        ; td_clk27    ; 0.500        ; 2.860      ; 4.312      ;
; -0.964 ; reset     ; \decoder_clock:clock_count[28]               ; reset        ; td_clk27    ; 0.500        ; 2.860      ; 4.312      ;
; -0.964 ; reset     ; \decoder_clock:clock_count[29]               ; reset        ; td_clk27    ; 0.500        ; 2.860      ; 4.312      ;
; -0.964 ; reset     ; \decoder_clock:clock_count[30]               ; reset        ; td_clk27    ; 0.500        ; 2.860      ; 4.312      ;
; -0.960 ; reset     ; led_count[3]                                 ; reset        ; td_clk27    ; 0.500        ; 2.845      ; 4.293      ;
; -0.953 ; reset     ; \decoder_clock:clock_count[15]               ; reset        ; td_clk27    ; 0.500        ; 2.846      ; 4.287      ;
; -0.953 ; reset     ; \decoder_clock:clock_count[16]               ; reset        ; td_clk27    ; 0.500        ; 2.846      ; 4.287      ;
; -0.953 ; reset     ; \decoder_clock:clock_count[23]               ; reset        ; td_clk27    ; 0.500        ; 2.846      ; 4.287      ;
; -0.910 ; reset     ; \decoder_clock:clock_count[7]                ; reset        ; td_clk27    ; 0.500        ; 2.864      ; 4.262      ;
; -0.910 ; reset     ; \decoder_clock:clock_count[12]               ; reset        ; td_clk27    ; 0.500        ; 2.864      ; 4.262      ;
; -0.910 ; reset     ; \decoder_clock:clock_count[13]               ; reset        ; td_clk27    ; 0.500        ; 2.864      ; 4.262      ;
; -0.910 ; reset     ; \decoder_clock:clock_count[14]               ; reset        ; td_clk27    ; 0.500        ; 2.864      ; 4.262      ;
; -0.910 ; reset     ; \decoder_clock:clock_count[6]                ; reset        ; td_clk27    ; 0.500        ; 2.864      ; 4.262      ;
; -0.865 ; reset     ; \decoder_clock:clock_count[10]               ; reset        ; td_clk27    ; 0.500        ; 2.859      ; 4.212      ;
; -0.865 ; reset     ; \decoder_clock:clock_count[17]               ; reset        ; td_clk27    ; 0.500        ; 2.859      ; 4.212      ;
; -0.865 ; reset     ; \decoder_clock:clock_count[19]               ; reset        ; td_clk27    ; 0.500        ; 2.859      ; 4.212      ;
; -0.865 ; reset     ; \decoder_clock:clock_count[24]               ; reset        ; td_clk27    ; 0.500        ; 2.859      ; 4.212      ;
; -0.865 ; reset     ; adv7180:decoder|state.READ                   ; reset        ; td_clk27    ; 0.500        ; 2.912      ; 4.265      ;
; -0.865 ; reset     ; adv7180:decoder|state.VS_RESET               ; reset        ; td_clk27    ; 0.500        ; 2.912      ; 4.265      ;
; -0.865 ; reset     ; led_count[0]                                 ; reset        ; td_clk27    ; 0.500        ; 2.859      ; 4.212      ;
; -0.865 ; reset     ; led_count[1]                                 ; reset        ; td_clk27    ; 0.500        ; 2.859      ; 4.212      ;
; -0.865 ; reset     ; led_count[2]                                 ; reset        ; td_clk27    ; 0.500        ; 2.859      ; 4.212      ;
; -0.710 ; reset     ; adv7180:decoder|\vs_manager:state.waiting    ; reset        ; td_clk27    ; 0.500        ; 2.973      ; 4.171      ;
; -0.710 ; reset     ; adv7180:decoder|\vs_manager:state.idle       ; reset        ; td_clk27    ; 0.500        ; 2.973      ; 4.171      ;
; -0.710 ; reset     ; adv7180:decoder|\vs_manager:state.transition ; reset        ; td_clk27    ; 0.500        ; 2.973      ; 4.171      ;
; -0.710 ; reset     ; adv7180:decoder|vs_flag                      ; reset        ; td_clk27    ; 0.500        ; 2.973      ; 4.171      ;
; -0.710 ; reset     ; adv7180:decoder|hs_flag                      ; reset        ; td_clk27    ; 0.500        ; 2.973      ; 4.171      ;
; -0.654 ; reset     ; adv7180:decoder|\hs_manager:state.waiting    ; reset        ; td_clk27    ; 0.500        ; 2.981      ; 4.123      ;
; -0.654 ; reset     ; adv7180:decoder|\hs_manager:state.idle       ; reset        ; td_clk27    ; 0.500        ; 2.981      ; 4.123      ;
; -0.654 ; reset     ; adv7180:decoder|\hs_manager:state.transition ; reset        ; td_clk27    ; 0.500        ; 2.981      ; 4.123      ;
; -0.532 ; reset     ; ycc2rgb:ycc2rgb_converter|b[2]               ; reset        ; td_clk27    ; 0.500        ; 2.974      ; 3.994      ;
; -0.532 ; reset     ; ycc2rgb:ycc2rgb_converter|b[5]               ; reset        ; td_clk27    ; 0.500        ; 2.974      ; 3.994      ;
; -0.532 ; reset     ; ycc2rgb:ycc2rgb_converter|b[6]               ; reset        ; td_clk27    ; 0.500        ; 2.974      ; 3.994      ;
; -0.532 ; reset     ; ycc2rgb:ycc2rgb_converter|b[7]               ; reset        ; td_clk27    ; 0.500        ; 2.974      ; 3.994      ;
; -0.529 ; reset     ; ycc2rgb:ycc2rgb_converter|g[2]               ; reset        ; td_clk27    ; 0.500        ; 2.979      ; 3.996      ;
; -0.515 ; reset     ; ycc2rgb:ycc2rgb_converter|b[0]               ; reset        ; td_clk27    ; 0.500        ; 2.974      ; 3.977      ;
; -0.515 ; reset     ; ycc2rgb:ycc2rgb_converter|b[1]               ; reset        ; td_clk27    ; 0.500        ; 2.974      ; 3.977      ;
; -0.515 ; reset     ; ycc2rgb:ycc2rgb_converter|b[3]               ; reset        ; td_clk27    ; 0.500        ; 2.974      ; 3.977      ;
; -0.515 ; reset     ; ycc2rgb:ycc2rgb_converter|b[4]               ; reset        ; td_clk27    ; 0.500        ; 2.974      ; 3.977      ;
; -0.512 ; reset     ; ycc2rgb:ycc2rgb_converter|g[0]               ; reset        ; td_clk27    ; 0.500        ; 2.979      ; 3.979      ;
; -0.512 ; reset     ; ycc2rgb:ycc2rgb_converter|g[1]               ; reset        ; td_clk27    ; 0.500        ; 2.979      ; 3.979      ;
; -0.512 ; reset     ; ycc2rgb:ycc2rgb_converter|g[3]               ; reset        ; td_clk27    ; 0.500        ; 2.979      ; 3.979      ;
; -0.512 ; reset     ; ycc2rgb:ycc2rgb_converter|g[4]               ; reset        ; td_clk27    ; 0.500        ; 2.979      ; 3.979      ;
; -0.512 ; reset     ; ycc2rgb:ycc2rgb_converter|g[5]               ; reset        ; td_clk27    ; 0.500        ; 2.979      ; 3.979      ;
; -0.512 ; reset     ; ycc2rgb:ycc2rgb_converter|g[6]               ; reset        ; td_clk27    ; 0.500        ; 2.979      ; 3.979      ;
; -0.512 ; reset     ; ycc2rgb:ycc2rgb_converter|g[7]               ; reset        ; td_clk27    ; 0.500        ; 2.979      ; 3.979      ;
; -0.479 ; reset     ; led_count[3]                                 ; reset        ; td_clk27    ; 1.000        ; 2.845      ; 4.312      ;
; -0.471 ; reset     ; \decoder_clock:clock_count[0]                ; reset        ; td_clk27    ; 1.000        ; 2.865      ; 4.324      ;
; -0.471 ; reset     ; \decoder_clock:clock_count[1]                ; reset        ; td_clk27    ; 1.000        ; 2.865      ; 4.324      ;
; -0.471 ; reset     ; \decoder_clock:clock_count[2]                ; reset        ; td_clk27    ; 1.000        ; 2.865      ; 4.324      ;
; -0.471 ; reset     ; \decoder_clock:clock_count[3]                ; reset        ; td_clk27    ; 1.000        ; 2.865      ; 4.324      ;
; -0.471 ; reset     ; \decoder_clock:clock_count[4]                ; reset        ; td_clk27    ; 1.000        ; 2.865      ; 4.324      ;
; -0.471 ; reset     ; \decoder_clock:clock_count[5]                ; reset        ; td_clk27    ; 1.000        ; 2.865      ; 4.324      ;
; -0.471 ; reset     ; \decoder_clock:clock_count[8]                ; reset        ; td_clk27    ; 1.000        ; 2.865      ; 4.324      ;
; -0.471 ; reset     ; \decoder_clock:clock_count[9]                ; reset        ; td_clk27    ; 1.000        ; 2.865      ; 4.324      ;
; -0.471 ; reset     ; \decoder_clock:clock_count[11]               ; reset        ; td_clk27    ; 1.000        ; 2.865      ; 4.324      ;
; -0.457 ; reset     ; ycc2rgb:ycc2rgb_converter|r[0]               ; reset        ; td_clk27    ; 0.500        ; 2.975      ; 3.920      ;
; -0.457 ; reset     ; ycc2rgb:ycc2rgb_converter|r[1]               ; reset        ; td_clk27    ; 0.500        ; 2.975      ; 3.920      ;
; -0.457 ; reset     ; ycc2rgb:ycc2rgb_converter|r[3]               ; reset        ; td_clk27    ; 0.500        ; 2.975      ; 3.920      ;
; -0.457 ; reset     ; ycc2rgb:ycc2rgb_converter|r[7]               ; reset        ; td_clk27    ; 0.500        ; 2.975      ; 3.920      ;
; -0.448 ; reset     ; ycc2rgb:ycc2rgb_converter|r[2]               ; reset        ; td_clk27    ; 0.500        ; 2.976      ; 3.912      ;
; -0.448 ; reset     ; ycc2rgb:ycc2rgb_converter|r[4]               ; reset        ; td_clk27    ; 0.500        ; 2.976      ; 3.912      ;
; -0.448 ; reset     ; ycc2rgb:ycc2rgb_converter|r[5]               ; reset        ; td_clk27    ; 0.500        ; 2.976      ; 3.912      ;
; -0.448 ; reset     ; ycc2rgb:ycc2rgb_converter|r[6]               ; reset        ; td_clk27    ; 0.500        ; 2.976      ; 3.912      ;
; -0.445 ; reset     ; \decoder_clock:clock_count[18]               ; reset        ; td_clk27    ; 1.000        ; 2.860      ; 4.293      ;
; -0.445 ; reset     ; \decoder_clock:clock_count[20]               ; reset        ; td_clk27    ; 1.000        ; 2.860      ; 4.293      ;
; -0.445 ; reset     ; \decoder_clock:clock_count[21]               ; reset        ; td_clk27    ; 1.000        ; 2.860      ; 4.293      ;
; -0.445 ; reset     ; \decoder_clock:clock_count[22]               ; reset        ; td_clk27    ; 1.000        ; 2.860      ; 4.293      ;
; -0.445 ; reset     ; \decoder_clock:clock_count[25]               ; reset        ; td_clk27    ; 1.000        ; 2.860      ; 4.293      ;
; -0.445 ; reset     ; \decoder_clock:clock_count[26]               ; reset        ; td_clk27    ; 1.000        ; 2.860      ; 4.293      ;
; -0.445 ; reset     ; \decoder_clock:clock_count[27]               ; reset        ; td_clk27    ; 1.000        ; 2.860      ; 4.293      ;
; -0.445 ; reset     ; \decoder_clock:clock_count[28]               ; reset        ; td_clk27    ; 1.000        ; 2.860      ; 4.293      ;
; -0.445 ; reset     ; \decoder_clock:clock_count[29]               ; reset        ; td_clk27    ; 1.000        ; 2.860      ; 4.293      ;
; -0.445 ; reset     ; \decoder_clock:clock_count[30]               ; reset        ; td_clk27    ; 1.000        ; 2.860      ; 4.293      ;
; -0.436 ; reset     ; \decoder_clock:clock_count[15]               ; reset        ; td_clk27    ; 1.000        ; 2.846      ; 4.270      ;
; -0.436 ; reset     ; \decoder_clock:clock_count[16]               ; reset        ; td_clk27    ; 1.000        ; 2.846      ; 4.270      ;
; -0.436 ; reset     ; \decoder_clock:clock_count[23]               ; reset        ; td_clk27    ; 1.000        ; 2.846      ; 4.270      ;
; -0.418 ; reset     ; \decoder_clock:clock_count[7]                ; reset        ; td_clk27    ; 1.000        ; 2.864      ; 4.270      ;
; -0.418 ; reset     ; \decoder_clock:clock_count[12]               ; reset        ; td_clk27    ; 1.000        ; 2.864      ; 4.270      ;
; -0.418 ; reset     ; \decoder_clock:clock_count[13]               ; reset        ; td_clk27    ; 1.000        ; 2.864      ; 4.270      ;
; -0.418 ; reset     ; \decoder_clock:clock_count[14]               ; reset        ; td_clk27    ; 1.000        ; 2.864      ; 4.270      ;
; -0.418 ; reset     ; \decoder_clock:clock_count[6]                ; reset        ; td_clk27    ; 1.000        ; 2.864      ; 4.270      ;
; -0.375 ; reset     ; adv7180:decoder|state.READ                   ; reset        ; td_clk27    ; 1.000        ; 2.912      ; 4.275      ;
; -0.375 ; reset     ; adv7180:decoder|state.VS_RESET               ; reset        ; td_clk27    ; 1.000        ; 2.912      ; 4.275      ;
; -0.360 ; reset     ; \decoder_clock:clock_count[10]               ; reset        ; td_clk27    ; 1.000        ; 2.859      ; 4.207      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'vga:vga_output|pixel_clock'                                                                ;
+--------+-----------+-------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+----------------------------+--------------+------------+------------+
; -0.155 ; reset     ; ram_read_addr[4]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 3.173      ; 3.816      ;
; -0.155 ; reset     ; ram_read_addr[2]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 3.173      ; 3.816      ;
; -0.154 ; reset     ; ram_read_addr[3]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 3.172      ; 3.814      ;
; -0.154 ; reset     ; ram_read_addr[0]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 3.172      ; 3.814      ;
; -0.106 ; reset     ; ram_read_addr[12] ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 3.182      ; 3.776      ;
; -0.106 ; reset     ; ram_read_addr[11] ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 3.182      ; 3.776      ;
; -0.106 ; reset     ; ram_read_addr[10] ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 3.182      ; 3.776      ;
; -0.106 ; reset     ; ram_read_addr[9]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 3.182      ; 3.776      ;
; -0.106 ; reset     ; ram_read_addr[8]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 3.182      ; 3.776      ;
; -0.106 ; reset     ; ram_read_addr[7]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 3.182      ; 3.776      ;
; -0.106 ; reset     ; ram_read_addr[6]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 3.182      ; 3.776      ;
; -0.106 ; reset     ; ram_read_addr[5]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 3.182      ; 3.776      ;
; -0.106 ; reset     ; ram_read_addr[15] ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 3.182      ; 3.776      ;
; -0.106 ; reset     ; ram_read_addr[14] ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 3.182      ; 3.776      ;
; -0.106 ; reset     ; ram_read_addr[13] ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 3.182      ; 3.776      ;
; -0.019 ; reset     ; ram_read_addr[1]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 3.176      ; 3.683      ;
; -0.003 ; reset     ; ycc_even          ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 3.176      ; 3.667      ;
; 0.231  ; reset     ; ram_read_addr[12] ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 3.182      ; 3.939      ;
; 0.231  ; reset     ; ram_read_addr[11] ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 3.182      ; 3.939      ;
; 0.231  ; reset     ; ram_read_addr[10] ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 3.182      ; 3.939      ;
; 0.231  ; reset     ; ram_read_addr[9]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 3.182      ; 3.939      ;
; 0.231  ; reset     ; ram_read_addr[8]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 3.182      ; 3.939      ;
; 0.231  ; reset     ; ram_read_addr[7]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 3.182      ; 3.939      ;
; 0.231  ; reset     ; ram_read_addr[6]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 3.182      ; 3.939      ;
; 0.231  ; reset     ; ram_read_addr[5]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 3.182      ; 3.939      ;
; 0.231  ; reset     ; ram_read_addr[15] ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 3.182      ; 3.939      ;
; 0.231  ; reset     ; ram_read_addr[14] ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 3.182      ; 3.939      ;
; 0.231  ; reset     ; ram_read_addr[13] ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 3.182      ; 3.939      ;
; 0.238  ; reset     ; ram_read_addr[4]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 3.173      ; 3.923      ;
; 0.238  ; reset     ; ram_read_addr[2]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 3.173      ; 3.923      ;
; 0.240  ; reset     ; ram_read_addr[3]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 3.172      ; 3.920      ;
; 0.240  ; reset     ; ram_read_addr[0]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 3.172      ; 3.920      ;
; 0.363  ; reset     ; ycc_even          ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 3.176      ; 3.801      ;
; 0.406  ; reset     ; ram_read_addr[1]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 3.176      ; 3.758      ;
+--------+-----------+-------------------+--------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'vga:vga_output|pixel_clock'                                                                ;
+-------+-----------+-------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+--------------+----------------------------+--------------+------------+------------+
; 0.043 ; reset     ; ram_read_addr[1]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 3.328      ; 3.587      ;
; 0.085 ; reset     ; ycc_even          ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 3.328      ; 3.629      ;
; 0.203 ; reset     ; ram_read_addr[3]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 3.324      ; 3.743      ;
; 0.203 ; reset     ; ram_read_addr[0]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 3.324      ; 3.743      ;
; 0.205 ; reset     ; ram_read_addr[4]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 3.325      ; 3.746      ;
; 0.205 ; reset     ; ram_read_addr[2]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 3.325      ; 3.746      ;
; 0.212 ; reset     ; ram_read_addr[12] ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 3.334      ; 3.762      ;
; 0.212 ; reset     ; ram_read_addr[11] ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 3.334      ; 3.762      ;
; 0.212 ; reset     ; ram_read_addr[10] ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 3.334      ; 3.762      ;
; 0.212 ; reset     ; ram_read_addr[9]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 3.334      ; 3.762      ;
; 0.212 ; reset     ; ram_read_addr[8]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 3.334      ; 3.762      ;
; 0.212 ; reset     ; ram_read_addr[7]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 3.334      ; 3.762      ;
; 0.212 ; reset     ; ram_read_addr[6]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 3.334      ; 3.762      ;
; 0.212 ; reset     ; ram_read_addr[5]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 3.334      ; 3.762      ;
; 0.212 ; reset     ; ram_read_addr[15] ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 3.334      ; 3.762      ;
; 0.212 ; reset     ; ram_read_addr[14] ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 3.334      ; 3.762      ;
; 0.212 ; reset     ; ram_read_addr[13] ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 3.334      ; 3.762      ;
; 0.447 ; reset     ; ycc_even          ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 3.328      ; 3.491      ;
; 0.463 ; reset     ; ram_read_addr[1]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 3.328      ; 3.507      ;
; 0.546 ; reset     ; ram_read_addr[12] ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 3.334      ; 3.596      ;
; 0.546 ; reset     ; ram_read_addr[11] ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 3.334      ; 3.596      ;
; 0.546 ; reset     ; ram_read_addr[10] ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 3.334      ; 3.596      ;
; 0.546 ; reset     ; ram_read_addr[9]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 3.334      ; 3.596      ;
; 0.546 ; reset     ; ram_read_addr[8]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 3.334      ; 3.596      ;
; 0.546 ; reset     ; ram_read_addr[7]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 3.334      ; 3.596      ;
; 0.546 ; reset     ; ram_read_addr[6]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 3.334      ; 3.596      ;
; 0.546 ; reset     ; ram_read_addr[5]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 3.334      ; 3.596      ;
; 0.546 ; reset     ; ram_read_addr[15] ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 3.334      ; 3.596      ;
; 0.546 ; reset     ; ram_read_addr[14] ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 3.334      ; 3.596      ;
; 0.546 ; reset     ; ram_read_addr[13] ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 3.334      ; 3.596      ;
; 0.592 ; reset     ; ram_read_addr[3]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 3.324      ; 3.632      ;
; 0.592 ; reset     ; ram_read_addr[0]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 3.324      ; 3.632      ;
; 0.593 ; reset     ; ram_read_addr[4]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 3.325      ; 3.634      ;
; 0.593 ; reset     ; ram_read_addr[2]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 3.325      ; 3.634      ;
+-------+-----------+-------------------+--------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'i2c:i2c_master|available'                                                                                    ;
+-------+-----------+---------------------------------------+--------------+--------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                               ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------+--------------+--------------------------+--------------+------------+------------+
; 0.290 ; reset     ; i2c_config_state.DONE_CONFIG_1131     ; reset        ; i2c:i2c_master|available ; 0.000        ; 1.603      ; 1.913      ;
; 0.361 ; reset     ; i2c_config_state.I2C_DATA_CONFIG_1161 ; reset        ; i2c:i2c_master|available ; 0.000        ; 1.528      ; 1.909      ;
; 0.365 ; reset     ; i2c_config_state.I2C_ADDR_FREE_1171   ; reset        ; i2c:i2c_master|available ; 0.000        ; 1.526      ; 1.911      ;
; 0.368 ; reset     ; i2c_config_state.I2C_ADDR_BUSY_1181   ; reset        ; i2c:i2c_master|available ; 0.000        ; 1.524      ; 1.912      ;
; 0.370 ; reset     ; i2c_config_state.I2C_DATA_BUSY_1151   ; reset        ; i2c:i2c_master|available ; 0.000        ; 1.523      ; 1.913      ;
; 0.371 ; reset     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; reset        ; i2c:i2c_master|available ; 0.000        ; 1.522      ; 1.913      ;
; 0.385 ; reset     ; i2c_config_state.INIT_CONFIG_1201     ; reset        ; i2c:i2c_master|available ; 0.000        ; 1.528      ; 1.933      ;
; 0.598 ; reset     ; i2c_config_state.I2C_DATA_FREE_1141   ; reset        ; i2c:i2c_master|available ; 0.000        ; 1.439      ; 2.057      ;
; 0.710 ; reset     ; i2c_config_state.DONE_CONFIG_1131     ; reset        ; i2c:i2c_master|available ; -0.500       ; 1.603      ; 1.833      ;
; 0.766 ; reset     ; i2c_config_state.INIT_CONFIG_1201     ; reset        ; i2c:i2c_master|available ; -0.500       ; 1.528      ; 1.814      ;
; 0.782 ; reset     ; i2c_config_state.I2C_DATA_CONFIG_1161 ; reset        ; i2c:i2c_master|available ; -0.500       ; 1.528      ; 1.830      ;
; 0.785 ; reset     ; i2c_config_state.I2C_ADDR_FREE_1171   ; reset        ; i2c:i2c_master|available ; -0.500       ; 1.526      ; 1.831      ;
; 0.788 ; reset     ; i2c_config_state.I2C_ADDR_BUSY_1181   ; reset        ; i2c:i2c_master|available ; -0.500       ; 1.524      ; 1.832      ;
; 0.790 ; reset     ; i2c_config_state.I2C_DATA_BUSY_1151   ; reset        ; i2c:i2c_master|available ; -0.500       ; 1.523      ; 1.833      ;
; 0.791 ; reset     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; reset        ; i2c:i2c_master|available ; -0.500       ; 1.522      ; 1.833      ;
; 1.025 ; reset     ; i2c_config_state.I2C_DATA_FREE_1141   ; reset        ; i2c:i2c_master|available ; -0.500       ; 1.439      ; 1.984      ;
+-------+-----------+---------------------------------------+--------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'i2c_config_state.I2C_ADDR_BUSY_1181'                                                                                    ;
+-------+-----------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                               ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; 0.557 ; reset     ; i2c_status_led$latch                  ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 1.482      ; 2.059      ;
; 0.744 ; reset     ; i2c_config_state.DONE_CONFIG_1131     ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 1.069      ; 1.833      ;
; 0.800 ; reset     ; i2c_config_state.INIT_CONFIG_1201     ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.994      ; 1.814      ;
; 0.816 ; reset     ; i2c_config_state.I2C_DATA_CONFIG_1161 ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.994      ; 1.830      ;
; 0.819 ; reset     ; i2c_config_state.I2C_ADDR_FREE_1171   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.992      ; 1.831      ;
; 0.824 ; reset     ; i2c_config_state.I2C_DATA_BUSY_1151   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.989      ; 1.833      ;
; 0.825 ; reset     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.988      ; 1.833      ;
; 1.059 ; reset     ; i2c_config_state.I2C_DATA_FREE_1141   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.905      ; 1.984      ;
; 1.144 ; reset     ; i2c_status_led$latch                  ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; 1.482      ; 2.146      ;
; 1.324 ; reset     ; i2c_config_state.DONE_CONFIG_1131     ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; 1.069      ; 1.913      ;
; 1.395 ; reset     ; i2c_config_state.I2C_DATA_CONFIG_1161 ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; 0.994      ; 1.909      ;
; 1.399 ; reset     ; i2c_config_state.I2C_ADDR_FREE_1171   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; 0.992      ; 1.911      ;
; 1.404 ; reset     ; i2c_config_state.I2C_DATA_BUSY_1151   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; 0.989      ; 1.913      ;
; 1.405 ; reset     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; 0.988      ; 1.913      ;
; 1.419 ; reset     ; i2c_config_state.INIT_CONFIG_1201     ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; 0.994      ; 1.933      ;
; 1.632 ; reset     ; i2c_config_state.I2C_DATA_FREE_1141   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; 0.905      ; 2.057      ;
+-------+-----------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'td_clk27'                                                                                              ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.575 ; reset     ; ycc2rgb:ycc2rgb_converter|r[2]               ; reset        ; td_clk27    ; 0.000        ; 3.087      ; 3.878      ;
; 0.575 ; reset     ; ycc2rgb:ycc2rgb_converter|r[4]               ; reset        ; td_clk27    ; 0.000        ; 3.087      ; 3.878      ;
; 0.575 ; reset     ; ycc2rgb:ycc2rgb_converter|r[5]               ; reset        ; td_clk27    ; 0.000        ; 3.087      ; 3.878      ;
; 0.575 ; reset     ; ycc2rgb:ycc2rgb_converter|r[6]               ; reset        ; td_clk27    ; 0.000        ; 3.087      ; 3.878      ;
; 0.583 ; reset     ; adv7180:decoder|\hs_manager:state.waiting    ; reset        ; td_clk27    ; 0.000        ; 3.093      ; 3.892      ;
; 0.583 ; reset     ; adv7180:decoder|\hs_manager:state.idle       ; reset        ; td_clk27    ; 0.000        ; 3.093      ; 3.892      ;
; 0.583 ; reset     ; adv7180:decoder|\hs_manager:state.transition ; reset        ; td_clk27    ; 0.000        ; 3.093      ; 3.892      ;
; 0.585 ; reset     ; ycc2rgb:ycc2rgb_converter|r[0]               ; reset        ; td_clk27    ; 0.000        ; 3.086      ; 3.887      ;
; 0.585 ; reset     ; ycc2rgb:ycc2rgb_converter|r[1]               ; reset        ; td_clk27    ; 0.000        ; 3.086      ; 3.887      ;
; 0.585 ; reset     ; ycc2rgb:ycc2rgb_converter|r[3]               ; reset        ; td_clk27    ; 0.000        ; 3.086      ; 3.887      ;
; 0.585 ; reset     ; ycc2rgb:ycc2rgb_converter|r[7]               ; reset        ; td_clk27    ; 0.000        ; 3.086      ; 3.887      ;
; 0.627 ; reset     ; ycc2rgb:ycc2rgb_converter|g[0]               ; reset        ; td_clk27    ; 0.000        ; 3.091      ; 3.934      ;
; 0.627 ; reset     ; ycc2rgb:ycc2rgb_converter|g[1]               ; reset        ; td_clk27    ; 0.000        ; 3.091      ; 3.934      ;
; 0.627 ; reset     ; ycc2rgb:ycc2rgb_converter|g[3]               ; reset        ; td_clk27    ; 0.000        ; 3.091      ; 3.934      ;
; 0.627 ; reset     ; ycc2rgb:ycc2rgb_converter|g[4]               ; reset        ; td_clk27    ; 0.000        ; 3.091      ; 3.934      ;
; 0.627 ; reset     ; ycc2rgb:ycc2rgb_converter|g[5]               ; reset        ; td_clk27    ; 0.000        ; 3.091      ; 3.934      ;
; 0.627 ; reset     ; ycc2rgb:ycc2rgb_converter|g[6]               ; reset        ; td_clk27    ; 0.000        ; 3.091      ; 3.934      ;
; 0.627 ; reset     ; ycc2rgb:ycc2rgb_converter|g[7]               ; reset        ; td_clk27    ; 0.000        ; 3.091      ; 3.934      ;
; 0.639 ; reset     ; ycc2rgb:ycc2rgb_converter|b[0]               ; reset        ; td_clk27    ; 0.000        ; 3.085      ; 3.940      ;
; 0.639 ; reset     ; ycc2rgb:ycc2rgb_converter|b[1]               ; reset        ; td_clk27    ; 0.000        ; 3.085      ; 3.940      ;
; 0.639 ; reset     ; ycc2rgb:ycc2rgb_converter|b[3]               ; reset        ; td_clk27    ; 0.000        ; 3.085      ; 3.940      ;
; 0.639 ; reset     ; ycc2rgb:ycc2rgb_converter|b[4]               ; reset        ; td_clk27    ; 0.000        ; 3.085      ; 3.940      ;
; 0.641 ; reset     ; adv7180:decoder|\vs_manager:state.waiting    ; reset        ; td_clk27    ; 0.000        ; 3.084      ; 3.941      ;
; 0.641 ; reset     ; adv7180:decoder|\vs_manager:state.idle       ; reset        ; td_clk27    ; 0.000        ; 3.084      ; 3.941      ;
; 0.641 ; reset     ; adv7180:decoder|\vs_manager:state.transition ; reset        ; td_clk27    ; 0.000        ; 3.084      ; 3.941      ;
; 0.641 ; reset     ; adv7180:decoder|vs_flag                      ; reset        ; td_clk27    ; 0.000        ; 3.084      ; 3.941      ;
; 0.641 ; reset     ; adv7180:decoder|hs_flag                      ; reset        ; td_clk27    ; 0.000        ; 3.084      ; 3.941      ;
; 0.651 ; reset     ; ycc2rgb:ycc2rgb_converter|b[2]               ; reset        ; td_clk27    ; 0.000        ; 3.086      ; 3.953      ;
; 0.651 ; reset     ; ycc2rgb:ycc2rgb_converter|b[5]               ; reset        ; td_clk27    ; 0.000        ; 3.086      ; 3.953      ;
; 0.651 ; reset     ; ycc2rgb:ycc2rgb_converter|b[6]               ; reset        ; td_clk27    ; 0.000        ; 3.086      ; 3.953      ;
; 0.651 ; reset     ; ycc2rgb:ycc2rgb_converter|b[7]               ; reset        ; td_clk27    ; 0.000        ; 3.086      ; 3.953      ;
; 0.654 ; reset     ; ycc2rgb:ycc2rgb_converter|g[2]               ; reset        ; td_clk27    ; 0.000        ; 3.090      ; 3.960      ;
; 0.825 ; reset     ; \decoder_clock:clock_count[10]               ; reset        ; td_clk27    ; 0.000        ; 2.969      ; 4.010      ;
; 0.825 ; reset     ; \decoder_clock:clock_count[17]               ; reset        ; td_clk27    ; 0.000        ; 2.969      ; 4.010      ;
; 0.825 ; reset     ; \decoder_clock:clock_count[19]               ; reset        ; td_clk27    ; 0.000        ; 2.969      ; 4.010      ;
; 0.825 ; reset     ; \decoder_clock:clock_count[24]               ; reset        ; td_clk27    ; 0.000        ; 2.969      ; 4.010      ;
; 0.825 ; reset     ; led_count[0]                                 ; reset        ; td_clk27    ; 0.000        ; 2.969      ; 4.010      ;
; 0.825 ; reset     ; led_count[1]                                 ; reset        ; td_clk27    ; 0.000        ; 2.969      ; 4.010      ;
; 0.825 ; reset     ; led_count[2]                                 ; reset        ; td_clk27    ; 0.000        ; 2.969      ; 4.010      ;
; 0.834 ; reset     ; adv7180:decoder|state.READ                   ; reset        ; td_clk27    ; 0.000        ; 3.025      ; 4.075      ;
; 0.834 ; reset     ; adv7180:decoder|state.VS_RESET               ; reset        ; td_clk27    ; 0.000        ; 3.025      ; 4.075      ;
; 0.880 ; reset     ; \decoder_clock:clock_count[7]                ; reset        ; td_clk27    ; 0.000        ; 2.974      ; 4.070      ;
; 0.880 ; reset     ; \decoder_clock:clock_count[12]               ; reset        ; td_clk27    ; 0.000        ; 2.974      ; 4.070      ;
; 0.880 ; reset     ; \decoder_clock:clock_count[13]               ; reset        ; td_clk27    ; 0.000        ; 2.974      ; 4.070      ;
; 0.880 ; reset     ; \decoder_clock:clock_count[14]               ; reset        ; td_clk27    ; 0.000        ; 2.974      ; 4.070      ;
; 0.880 ; reset     ; \decoder_clock:clock_count[6]                ; reset        ; td_clk27    ; 0.000        ; 2.974      ; 4.070      ;
; 0.898 ; reset     ; \decoder_clock:clock_count[15]               ; reset        ; td_clk27    ; 0.000        ; 2.956      ; 4.070      ;
; 0.898 ; reset     ; \decoder_clock:clock_count[16]               ; reset        ; td_clk27    ; 0.000        ; 2.956      ; 4.070      ;
; 0.898 ; reset     ; \decoder_clock:clock_count[23]               ; reset        ; td_clk27    ; 0.000        ; 2.956      ; 4.070      ;
; 0.905 ; reset     ; \decoder_clock:clock_count[18]               ; reset        ; td_clk27    ; 0.000        ; 2.970      ; 4.091      ;
; 0.905 ; reset     ; \decoder_clock:clock_count[20]               ; reset        ; td_clk27    ; 0.000        ; 2.970      ; 4.091      ;
; 0.905 ; reset     ; \decoder_clock:clock_count[21]               ; reset        ; td_clk27    ; 0.000        ; 2.970      ; 4.091      ;
; 0.905 ; reset     ; \decoder_clock:clock_count[22]               ; reset        ; td_clk27    ; 0.000        ; 2.970      ; 4.091      ;
; 0.905 ; reset     ; \decoder_clock:clock_count[25]               ; reset        ; td_clk27    ; 0.000        ; 2.970      ; 4.091      ;
; 0.905 ; reset     ; \decoder_clock:clock_count[26]               ; reset        ; td_clk27    ; 0.000        ; 2.970      ; 4.091      ;
; 0.905 ; reset     ; \decoder_clock:clock_count[27]               ; reset        ; td_clk27    ; 0.000        ; 2.970      ; 4.091      ;
; 0.905 ; reset     ; \decoder_clock:clock_count[28]               ; reset        ; td_clk27    ; 0.000        ; 2.970      ; 4.091      ;
; 0.905 ; reset     ; \decoder_clock:clock_count[29]               ; reset        ; td_clk27    ; 0.000        ; 2.970      ; 4.091      ;
; 0.905 ; reset     ; \decoder_clock:clock_count[30]               ; reset        ; td_clk27    ; 0.000        ; 2.970      ; 4.091      ;
; 0.923 ; reset     ; ycc2rgb:ycc2rgb_converter|r[2]               ; reset        ; td_clk27    ; -0.500       ; 3.087      ; 3.726      ;
; 0.923 ; reset     ; ycc2rgb:ycc2rgb_converter|r[4]               ; reset        ; td_clk27    ; -0.500       ; 3.087      ; 3.726      ;
; 0.923 ; reset     ; ycc2rgb:ycc2rgb_converter|r[5]               ; reset        ; td_clk27    ; -0.500       ; 3.087      ; 3.726      ;
; 0.923 ; reset     ; ycc2rgb:ycc2rgb_converter|r[6]               ; reset        ; td_clk27    ; -0.500       ; 3.087      ; 3.726      ;
; 0.931 ; reset     ; \decoder_clock:clock_count[0]                ; reset        ; td_clk27    ; 0.000        ; 2.975      ; 4.122      ;
; 0.931 ; reset     ; \decoder_clock:clock_count[1]                ; reset        ; td_clk27    ; 0.000        ; 2.975      ; 4.122      ;
; 0.931 ; reset     ; \decoder_clock:clock_count[2]                ; reset        ; td_clk27    ; 0.000        ; 2.975      ; 4.122      ;
; 0.931 ; reset     ; \decoder_clock:clock_count[3]                ; reset        ; td_clk27    ; 0.000        ; 2.975      ; 4.122      ;
; 0.931 ; reset     ; \decoder_clock:clock_count[4]                ; reset        ; td_clk27    ; 0.000        ; 2.975      ; 4.122      ;
; 0.931 ; reset     ; \decoder_clock:clock_count[5]                ; reset        ; td_clk27    ; 0.000        ; 2.975      ; 4.122      ;
; 0.931 ; reset     ; \decoder_clock:clock_count[8]                ; reset        ; td_clk27    ; 0.000        ; 2.975      ; 4.122      ;
; 0.931 ; reset     ; \decoder_clock:clock_count[9]                ; reset        ; td_clk27    ; 0.000        ; 2.975      ; 4.122      ;
; 0.931 ; reset     ; \decoder_clock:clock_count[11]               ; reset        ; td_clk27    ; 0.000        ; 2.975      ; 4.122      ;
; 0.932 ; reset     ; ycc2rgb:ycc2rgb_converter|r[0]               ; reset        ; td_clk27    ; -0.500       ; 3.086      ; 3.734      ;
; 0.932 ; reset     ; ycc2rgb:ycc2rgb_converter|r[1]               ; reset        ; td_clk27    ; -0.500       ; 3.086      ; 3.734      ;
; 0.932 ; reset     ; ycc2rgb:ycc2rgb_converter|r[3]               ; reset        ; td_clk27    ; -0.500       ; 3.086      ; 3.734      ;
; 0.932 ; reset     ; ycc2rgb:ycc2rgb_converter|r[7]               ; reset        ; td_clk27    ; -0.500       ; 3.086      ; 3.734      ;
; 0.939 ; reset     ; led_count[3]                                 ; reset        ; td_clk27    ; 0.000        ; 2.955      ; 4.110      ;
; 0.984 ; reset     ; ycc2rgb:ycc2rgb_converter|g[0]               ; reset        ; td_clk27    ; -0.500       ; 3.091      ; 3.791      ;
; 0.984 ; reset     ; ycc2rgb:ycc2rgb_converter|g[1]               ; reset        ; td_clk27    ; -0.500       ; 3.091      ; 3.791      ;
; 0.984 ; reset     ; ycc2rgb:ycc2rgb_converter|g[3]               ; reset        ; td_clk27    ; -0.500       ; 3.091      ; 3.791      ;
; 0.984 ; reset     ; ycc2rgb:ycc2rgb_converter|g[4]               ; reset        ; td_clk27    ; -0.500       ; 3.091      ; 3.791      ;
; 0.984 ; reset     ; ycc2rgb:ycc2rgb_converter|g[5]               ; reset        ; td_clk27    ; -0.500       ; 3.091      ; 3.791      ;
; 0.984 ; reset     ; ycc2rgb:ycc2rgb_converter|g[6]               ; reset        ; td_clk27    ; -0.500       ; 3.091      ; 3.791      ;
; 0.984 ; reset     ; ycc2rgb:ycc2rgb_converter|g[7]               ; reset        ; td_clk27    ; -0.500       ; 3.091      ; 3.791      ;
; 0.987 ; reset     ; ycc2rgb:ycc2rgb_converter|b[0]               ; reset        ; td_clk27    ; -0.500       ; 3.085      ; 3.788      ;
; 0.987 ; reset     ; ycc2rgb:ycc2rgb_converter|b[1]               ; reset        ; td_clk27    ; -0.500       ; 3.085      ; 3.788      ;
; 0.987 ; reset     ; ycc2rgb:ycc2rgb_converter|b[3]               ; reset        ; td_clk27    ; -0.500       ; 3.085      ; 3.788      ;
; 0.987 ; reset     ; ycc2rgb:ycc2rgb_converter|b[4]               ; reset        ; td_clk27    ; -0.500       ; 3.085      ; 3.788      ;
; 1.001 ; reset     ; ycc2rgb:ycc2rgb_converter|g[2]               ; reset        ; td_clk27    ; -0.500       ; 3.090      ; 3.807      ;
; 1.003 ; reset     ; ycc2rgb:ycc2rgb_converter|b[2]               ; reset        ; td_clk27    ; -0.500       ; 3.086      ; 3.805      ;
; 1.003 ; reset     ; ycc2rgb:ycc2rgb_converter|b[5]               ; reset        ; td_clk27    ; -0.500       ; 3.086      ; 3.805      ;
; 1.003 ; reset     ; ycc2rgb:ycc2rgb_converter|b[6]               ; reset        ; td_clk27    ; -0.500       ; 3.086      ; 3.805      ;
; 1.003 ; reset     ; ycc2rgb:ycc2rgb_converter|b[7]               ; reset        ; td_clk27    ; -0.500       ; 3.086      ; 3.805      ;
; 1.120 ; reset     ; adv7180:decoder|\hs_manager:state.waiting    ; reset        ; td_clk27    ; -0.500       ; 3.093      ; 3.929      ;
; 1.120 ; reset     ; adv7180:decoder|\hs_manager:state.idle       ; reset        ; td_clk27    ; -0.500       ; 3.093      ; 3.929      ;
; 1.120 ; reset     ; adv7180:decoder|\hs_manager:state.transition ; reset        ; td_clk27    ; -0.500       ; 3.093      ; 3.929      ;
; 1.175 ; reset     ; adv7180:decoder|\vs_manager:state.waiting    ; reset        ; td_clk27    ; -0.500       ; 3.084      ; 3.975      ;
; 1.175 ; reset     ; adv7180:decoder|\vs_manager:state.idle       ; reset        ; td_clk27    ; -0.500       ; 3.084      ; 3.975      ;
; 1.175 ; reset     ; adv7180:decoder|\vs_manager:state.transition ; reset        ; td_clk27    ; -0.500       ; 3.084      ; 3.975      ;
; 1.175 ; reset     ; adv7180:decoder|vs_flag                      ; reset        ; td_clk27    ; -0.500       ; 3.084      ; 3.975      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk50'                                                                                        ;
+-------+-----------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.881 ; reset     ; i2c:i2c_master|\i2c_manager:writing ; reset        ; clk50       ; 0.000        ; 3.031      ; 4.128      ;
; 0.925 ; reset     ; i2c:i2c_master|i2c_s.START          ; reset        ; clk50       ; 0.000        ; 3.037      ; 4.178      ;
; 0.925 ; reset     ; i2c:i2c_master|i2c_s.STOP           ; reset        ; clk50       ; 0.000        ; 3.037      ; 4.178      ;
; 0.925 ; reset     ; i2c:i2c_master|i2c_s.ADDRESS        ; reset        ; clk50       ; 0.000        ; 3.037      ; 4.178      ;
; 0.925 ; reset     ; i2c:i2c_master|i2c_s.INIT           ; reset        ; clk50       ; 0.000        ; 3.037      ; 4.178      ;
; 0.925 ; reset     ; i2c:i2c_master|i2c_s.DATA           ; reset        ; clk50       ; 0.000        ; 3.037      ; 4.178      ;
; 0.971 ; reset     ; i2c:i2c_master|error                ; reset        ; clk50       ; 0.000        ; 3.025      ; 4.212      ;
; 1.364 ; reset     ; i2c:i2c_master|\i2c_manager:writing ; reset        ; clk50       ; -0.500       ; 3.031      ; 4.111      ;
; 1.516 ; reset     ; i2c:i2c_master|i2c_s.START          ; reset        ; clk50       ; -0.500       ; 3.037      ; 4.269      ;
; 1.516 ; reset     ; i2c:i2c_master|i2c_s.STOP           ; reset        ; clk50       ; -0.500       ; 3.037      ; 4.269      ;
; 1.516 ; reset     ; i2c:i2c_master|i2c_s.ADDRESS        ; reset        ; clk50       ; -0.500       ; 3.037      ; 4.269      ;
; 1.516 ; reset     ; i2c:i2c_master|i2c_s.INIT           ; reset        ; clk50       ; -0.500       ; 3.037      ; 4.269      ;
; 1.516 ; reset     ; i2c:i2c_master|i2c_s.DATA           ; reset        ; clk50       ; -0.500       ; 3.037      ; 4.269      ;
; 1.564 ; reset     ; i2c:i2c_master|error                ; reset        ; clk50       ; -0.500       ; 3.025      ; 4.305      ;
+-------+-----------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'td_clk27'                                                                                                                                    ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; td_clk27 ; Rise       ; td_clk27                                                                                                   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~portb_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a121~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a121~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a121~porta_we_reg       ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk50'                                                                          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk50 ; Rise       ; clk50                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_buffer[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_buffer[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[11]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[12]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[13]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[14]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[15]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[16]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[17]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[18]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[19]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[20]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[21]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[22]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[23]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[24]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[25]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[26]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[27]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[28]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[29]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[30]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:writing         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|available                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|error                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.ADDRESS                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.DATA                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.INIT                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.START                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.STOP                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|scl_write                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|sda_enable                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|sda_write                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; vga:vga_output|pixel_clock                  ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[10]  ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[11]  ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[12]  ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[14]  ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[15]  ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[16]  ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[17]  ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[18]  ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[19]  ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[20]  ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[21]  ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[0]   ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[13]  ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[1]   ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[22]  ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[23]  ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[24]  ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[25]  ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[26]  ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[27]  ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[28]  ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[29]  ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[2]   ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'reset'                                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; i2c_din[6]~1|datad   ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; i2c_write_en|datad   ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|o        ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; i2c_din[6]~0|datac   ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; i2c_din[6]|datad     ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; i2c_din[6]~0|combout ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; i2c_din[6]~1|combout ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; reset ; Fall       ; i2c_write_en         ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; reset ; Fall       ; i2c_din[6]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|i        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|i        ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; i2c_din[6]           ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; reset ; Rise       ; i2c_din[6]~1|combout ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; i2c_write_en         ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; reset ; Rise       ; i2c_din[6]~0|combout ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; reset ; Rise       ; i2c_din[6]|datad     ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; reset ; Rise       ; i2c_din[6]~0|datac   ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|o        ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; reset ; Rise       ; i2c_din[6]~1|datad   ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; reset ; Rise       ; i2c_write_en|datad   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'vga:vga_output|pixel_clock'                                                             ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[10]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[11]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[12]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[13]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[14]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[15]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[8]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[9]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[8]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[9]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync_out ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[8]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[9]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|vert_sync      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|vert_sync_out  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|video_on_h     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|video_on_v     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[0]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[10]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[11]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[12]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[13]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[14]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[15]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[16]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[17]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[18]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[19]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[1]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[20]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[21]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[22]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[23]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[2]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[3]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[4]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[5]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[6]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[7]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[8]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[9]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ycc_even                      ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[0]     ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[1]     ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[2]     ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[3]     ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[4]     ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[5]     ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[6]     ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[7]     ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[8]     ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[9]     ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync     ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync_out ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[1]   ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[2]   ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[3]   ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i2c:i2c_master|available'                                                                          ;
+-------+--------------+----------------+------------------+--------------------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+--------------------------+------------+---------------------------------------------+
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; i2c_config_state.INIT_CONFIG_1201|datac     ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; i2c_config_state.DONE_CONFIG_1131|datab     ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181|datac   ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_ADDR_CONFIG_1191|datac ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_ADDR_FREE_1171|datac   ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_DATA_BUSY_1151|datac   ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_DATA_CONFIG_1161|datac ;
; 0.401 ; 0.401        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Fall       ; i2c_config_state.INIT_CONFIG_1201           ;
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_ADDR_BUSY_1181         ;
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG_1191       ;
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_ADDR_FREE_1171         ;
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_DATA_BUSY_1151         ;
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_DATA_CONFIG_1161       ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Fall       ; i2c_config_state.DONE_CONFIG_1131           ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; Selector1~1|datab                           ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_DATA_FREE_1141|datad   ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; Selector1~1|combout                         ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_DATA_FREE_1141         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; i2c_master|available|q                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; i2c_master|available|q                      ;
; 0.519 ; 0.519        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_DATA_FREE_1141         ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; Selector1~1|combout                         ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_DATA_FREE_1141|datad   ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; Selector1~1|datab                           ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Fall       ; i2c_config_state.DONE_CONFIG_1131           ;
; 0.594 ; 0.594        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG_1191       ;
; 0.595 ; 0.595        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_ADDR_BUSY_1181         ;
; 0.595 ; 0.595        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_ADDR_FREE_1171         ;
; 0.595 ; 0.595        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_DATA_BUSY_1151         ;
; 0.595 ; 0.595        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_DATA_CONFIG_1161       ;
; 0.595 ; 0.595        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Fall       ; i2c_config_state.INIT_CONFIG_1201           ;
; 0.598 ; 0.598        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_ADDR_CONFIG_1191|datac ;
; 0.599 ; 0.599        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; i2c_config_state.DONE_CONFIG_1131|datab     ;
; 0.599 ; 0.599        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181|datac   ;
; 0.599 ; 0.599        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_ADDR_FREE_1171|datac   ;
; 0.599 ; 0.599        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_DATA_BUSY_1151|datac   ;
; 0.599 ; 0.599        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_DATA_CONFIG_1161|datac ;
; 0.599 ; 0.599        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; i2c_config_state.INIT_CONFIG_1201|datac     ;
+-------+--------------+----------------+------------------+--------------------------+------------+---------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i2c_config_state.I2C_ADDR_BUSY_1181'                                                                          ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------------------+
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_DATA_FREE_1141         ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_din[6]                                  ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_din[6]~1|dataa                          ;
; 0.455 ; 0.455        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; Selector1~1|combout                         ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; WideOr0|combout                             ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_DATA_FREE_1141|datad   ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_din[6]~1|combout                        ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; Selector1~1|datad                           ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_din[6]|datad                            ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.DONE_CONFIG_1131           ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_status_led$latch                        ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.INIT_CONFIG_1201|datac     ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.DONE_CONFIG_1131|datab     ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_ADDR_BUSY_1181|datac   ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG_1191|datac ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_ADDR_FREE_1171|datac   ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_DATA_BUSY_1151|datac   ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_DATA_CONFIG_1161|datac ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.INIT_CONFIG_1201           ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_status_led$latch|datac                  ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_ADDR_CONFIG_1191       ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_ADDR_FREE_1171         ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_DATA_BUSY_1151         ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_DATA_CONFIG_1161       ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; WideOr0|dataa                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181|combout ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; WideOr0|dataa                               ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_ADDR_CONFIG_1191       ;
; 0.508 ; 0.508        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_ADDR_FREE_1171         ;
; 0.508 ; 0.508        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_DATA_BUSY_1151         ;
; 0.508 ; 0.508        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_DATA_CONFIG_1161       ;
; 0.508 ; 0.508        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.INIT_CONFIG_1201           ;
; 0.508 ; 0.508        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_status_led$latch|datac                  ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG_1191|datac ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.DONE_CONFIG_1131|datab     ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_ADDR_BUSY_1181|datac   ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_ADDR_FREE_1171|datac   ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_DATA_BUSY_1151|datac   ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_DATA_CONFIG_1161|datac ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.INIT_CONFIG_1201|datac     ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_status_led$latch                        ;
; 0.524 ; 0.524        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.DONE_CONFIG_1131           ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_din[6]|datad                            ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; Selector1~1|datad                           ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_din[6]~1|combout                        ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; WideOr0|combout                             ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_DATA_FREE_1141|datad   ;
; 0.543 ; 0.543        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; Selector1~1|combout                         ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_din[6]~1|dataa                          ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_din[6]                                  ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_DATA_FREE_1141         ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; reset       ; clk50                      ; 1.662 ; 1.718 ; Rise       ; clk50                      ;
; reset       ; td_clk27                   ; 1.553 ; 1.561 ; Rise       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; 5.288 ; 5.843 ; Rise       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; 5.028 ; 5.575 ; Rise       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; 5.288 ; 5.843 ; Rise       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; 4.129 ; 4.767 ; Rise       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; 5.153 ; 5.690 ; Rise       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; 4.278 ; 4.838 ; Rise       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; 4.620 ; 5.236 ; Rise       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; 4.113 ; 4.747 ; Rise       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; 4.382 ; 4.993 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; 1.834 ; 2.041 ; Fall       ; td_clk27                   ;
; td_hs       ; td_clk27                   ; 4.914 ; 5.544 ; Fall       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; 4.854 ; 5.489 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; 0.437 ; 0.592 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; reset       ; clk50                      ; -0.995 ; -0.982 ; Rise       ; clk50                      ;
; reset       ; td_clk27                   ; -0.874 ; -0.787 ; Rise       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; -2.995 ; -3.583 ; Rise       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; -3.207 ; -3.770 ; Rise       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; -3.146 ; -3.752 ; Rise       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; -2.995 ; -3.583 ; Rise       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; -3.280 ; -3.842 ; Rise       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; -3.209 ; -3.755 ; Rise       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; -3.021 ; -3.601 ; Rise       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; -3.137 ; -3.727 ; Rise       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; -3.178 ; -3.719 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; -0.855 ; -0.913 ; Fall       ; td_clk27                   ;
; td_hs       ; td_clk27                   ; -3.404 ; -4.011 ; Fall       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; -3.268 ; -3.866 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; 0.003  ; -0.120 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+---------------------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port                 ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+---------------------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; gpio_i2c_clk              ; clk50                               ; 8.339  ; 8.442  ; Rise       ; clk50                               ;
; gpio_i2c_data             ; clk50                               ; 11.680 ; 11.515 ; Rise       ; clk50                               ;
; i2c_clk                   ; clk50                               ; 10.879 ; 10.885 ; Rise       ; clk50                               ;
; i2c_data                  ; clk50                               ; 11.279 ; 11.302 ; Rise       ; clk50                               ;
; i2c_error                 ; clk50                               ; 8.533  ; 8.467  ; Rise       ; clk50                               ;
; i2c_internal_segments[*]  ; clk50                               ; 12.584 ; 12.581 ; Rise       ; clk50                               ;
;  i2c_internal_segments[0] ; clk50                               ; 12.351 ; 12.545 ; Rise       ; clk50                               ;
;  i2c_internal_segments[2] ; clk50                               ; 12.484 ; 12.189 ; Rise       ; clk50                               ;
;  i2c_internal_segments[3] ; clk50                               ; 12.584 ; 12.518 ; Rise       ; clk50                               ;
;  i2c_internal_segments[4] ; clk50                               ; 12.303 ; 12.581 ; Rise       ; clk50                               ;
;  i2c_internal_segments[5] ; clk50                               ; 12.039 ; 12.236 ; Rise       ; clk50                               ;
;  i2c_internal_segments[6] ; clk50                               ; 10.866 ; 10.914 ; Rise       ; clk50                               ;
; i2c_state_segments[*]     ; i2c:i2c_master|available            ; 11.602 ; 11.569 ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[0]    ; i2c:i2c_master|available            ; 8.906  ; 9.023  ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[2]    ; i2c:i2c_master|available            ; 10.207 ; 10.137 ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[3]    ; i2c:i2c_master|available            ; 9.714  ; 9.822  ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[4]    ; i2c:i2c_master|available            ; 9.937  ; 9.896  ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[5]    ; i2c:i2c_master|available            ; 11.602 ; 11.569 ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[6]    ; i2c:i2c_master|available            ; 8.504  ; 8.424  ; Fall       ; i2c:i2c_master|available            ;
; i2c_state_segments[*]     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 11.068 ; 11.035 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[0]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 8.372  ; 8.489  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[2]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 9.673  ; 9.603  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[3]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 9.180  ; 9.288  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[4]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 9.403  ; 9.362  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[5]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 11.068 ; 11.035 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[6]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 7.970  ; 7.890  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
; i2c_status_led            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 6.605  ; 6.597  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
; reset_led                 ; reset                               ; 8.299  ; 8.686  ; Rise       ; reset                               ;
; td_reset                  ; reset                               ; 9.247  ; 9.757  ; Rise       ; reset                               ;
; reset_led                 ; reset                               ; 8.299  ; 8.686  ; Fall       ; reset                               ;
; td_reset                  ; reset                               ; 9.247  ; 9.757  ; Fall       ; reset                               ;
; segments_out[*]           ; td_clk27                            ; 11.407 ; 11.395 ; Rise       ; td_clk27                            ;
;  segments_out[0]          ; td_clk27                            ; 9.497  ; 9.550  ; Rise       ; td_clk27                            ;
;  segments_out[1]          ; td_clk27                            ; 10.196 ; 10.323 ; Rise       ; td_clk27                            ;
;  segments_out[2]          ; td_clk27                            ; 11.407 ; 11.395 ; Rise       ; td_clk27                            ;
;  segments_out[3]          ; td_clk27                            ; 8.276  ; 8.180  ; Rise       ; td_clk27                            ;
;  segments_out[4]          ; td_clk27                            ; 7.887  ; 7.803  ; Rise       ; td_clk27                            ;
;  segments_out[5]          ; td_clk27                            ; 10.343 ; 10.411 ; Rise       ; td_clk27                            ;
;  segments_out[6]          ; td_clk27                            ; 9.081  ; 9.126  ; Rise       ; td_clk27                            ;
; vga_blank                 ; vga:vga_output|pixel_clock          ; 11.860 ; 11.751 ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_clk                   ; vga:vga_output|pixel_clock          ; 4.061  ;        ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_hs                    ; vga:vga_output|pixel_clock          ; 9.660  ; 9.736  ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_vs                    ; vga:vga_output|pixel_clock          ; 9.986  ; 9.903  ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_blue[*]               ; vga:vga_output|pixel_clock          ; 10.956 ; 10.899 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[0]              ; vga:vga_output|pixel_clock          ; 9.999  ; 10.063 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[1]              ; vga:vga_output|pixel_clock          ; 10.317 ; 10.299 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[2]              ; vga:vga_output|pixel_clock          ; 10.956 ; 10.899 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[3]              ; vga:vga_output|pixel_clock          ; 10.103 ; 10.159 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[4]              ; vga:vga_output|pixel_clock          ; 10.108 ; 10.149 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[5]              ; vga:vga_output|pixel_clock          ; 8.395  ; 8.406  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[6]              ; vga:vga_output|pixel_clock          ; 10.195 ; 10.307 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[7]              ; vga:vga_output|pixel_clock          ; 7.881  ; 7.926  ; Fall       ; vga:vga_output|pixel_clock          ;
; vga_clk                   ; vga:vga_output|pixel_clock          ;        ; 3.999  ; Fall       ; vga:vga_output|pixel_clock          ;
; vga_green[*]              ; vga:vga_output|pixel_clock          ; 11.643 ; 11.627 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[0]             ; vga:vga_output|pixel_clock          ; 11.451 ; 11.503 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[1]             ; vga:vga_output|pixel_clock          ; 11.342 ; 11.259 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[2]             ; vga:vga_output|pixel_clock          ; 11.474 ; 11.430 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[3]             ; vga:vga_output|pixel_clock          ; 9.363  ; 9.395  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[4]             ; vga:vga_output|pixel_clock          ; 10.898 ; 10.972 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[5]             ; vga:vga_output|pixel_clock          ; 11.262 ; 11.242 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[6]             ; vga:vga_output|pixel_clock          ; 11.643 ; 11.627 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[7]             ; vga:vga_output|pixel_clock          ; 10.162 ; 10.153 ; Fall       ; vga:vga_output|pixel_clock          ;
; vga_red[*]                ; vga:vga_output|pixel_clock          ; 11.581 ; 11.558 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[0]               ; vga:vga_output|pixel_clock          ; 10.710 ; 10.731 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[1]               ; vga:vga_output|pixel_clock          ; 10.847 ; 10.881 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[2]               ; vga:vga_output|pixel_clock          ; 10.444 ; 10.420 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[3]               ; vga:vga_output|pixel_clock          ; 10.638 ; 10.739 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[4]               ; vga:vga_output|pixel_clock          ; 11.581 ; 11.558 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[5]               ; vga:vga_output|pixel_clock          ; 9.586  ; 9.585  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[6]               ; vga:vga_output|pixel_clock          ; 9.944  ; 10.015 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[7]               ; vga:vga_output|pixel_clock          ; 10.840 ; 10.898 ; Fall       ; vga:vga_output|pixel_clock          ;
+---------------------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+---------------------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port                 ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+---------------------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; gpio_i2c_clk              ; clk50                               ; 8.051  ; 8.148  ; Rise       ; clk50                               ;
; gpio_i2c_data             ; clk50                               ; 10.651 ; 10.466 ; Rise       ; clk50                               ;
; i2c_clk                   ; clk50                               ; 10.492 ; 10.496 ; Rise       ; clk50                               ;
; i2c_data                  ; clk50                               ; 10.269 ; 10.264 ; Rise       ; clk50                               ;
; i2c_error                 ; clk50                               ; 8.237  ; 8.172  ; Rise       ; clk50                               ;
; i2c_internal_segments[*]  ; clk50                               ; 8.520  ; 8.586  ; Rise       ; clk50                               ;
;  i2c_internal_segments[0] ; clk50                               ; 8.969  ; 8.836  ; Rise       ; clk50                               ;
;  i2c_internal_segments[2] ; clk50                               ; 8.718  ; 8.765  ; Rise       ; clk50                               ;
;  i2c_internal_segments[3] ; clk50                               ; 8.935  ; 8.798  ; Rise       ; clk50                               ;
;  i2c_internal_segments[4] ; clk50                               ; 8.864  ; 8.803  ; Rise       ; clk50                               ;
;  i2c_internal_segments[5] ; clk50                               ; 8.520  ; 8.586  ; Rise       ; clk50                               ;
;  i2c_internal_segments[6] ; clk50                               ; 10.313 ; 10.460 ; Rise       ; clk50                               ;
; i2c_state_segments[*]     ; i2c:i2c_master|available            ; 5.570  ; 5.676  ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[0]    ; i2c:i2c_master|available            ; 5.570  ; 5.676  ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[2]    ; i2c:i2c_master|available            ; 7.072  ; 7.041  ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[3]    ; i2c:i2c_master|available            ; 6.350  ; 6.447  ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[4]    ; i2c:i2c_master|available            ; 7.140  ; 7.080  ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[5]    ; i2c:i2c_master|available            ; 8.206  ; 8.185  ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[6]    ; i2c:i2c_master|available            ; 8.047  ; 7.966  ; Fall       ; i2c:i2c_master|available            ;
; i2c_state_segments[*]     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 5.057  ; 5.163  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[0]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 5.057  ; 5.163  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[2]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 6.559  ; 6.528  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[3]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 5.837  ; 5.934  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[4]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 6.627  ; 6.567  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[5]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 7.693  ; 7.672  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[6]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 7.534  ; 7.453  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
; i2c_status_led            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 6.368  ; 6.358  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
; reset_led                 ; reset                               ; 8.016  ; 8.387  ; Rise       ; reset                               ;
; td_reset                  ; reset                               ; 8.926  ; 9.415  ; Rise       ; reset                               ;
; reset_led                 ; reset                               ; 8.016  ; 8.387  ; Fall       ; reset                               ;
; td_reset                  ; reset                               ; 8.926  ; 9.415  ; Fall       ; reset                               ;
; segments_out[*]           ; td_clk27                            ; 7.198  ; 7.045  ; Rise       ; td_clk27                            ;
;  segments_out[0]          ; td_clk27                            ; 8.696  ; 8.750  ; Rise       ; td_clk27                            ;
;  segments_out[1]          ; td_clk27                            ; 9.463  ; 9.572  ; Rise       ; td_clk27                            ;
;  segments_out[2]          ; td_clk27                            ; 10.550 ; 10.486 ; Rise       ; td_clk27                            ;
;  segments_out[3]          ; td_clk27                            ; 7.487  ; 7.479  ; Rise       ; td_clk27                            ;
;  segments_out[4]          ; td_clk27                            ; 7.198  ; 7.045  ; Rise       ; td_clk27                            ;
;  segments_out[5]          ; td_clk27                            ; 9.579  ; 9.586  ; Rise       ; td_clk27                            ;
;  segments_out[6]          ; td_clk27                            ; 8.364  ; 8.357  ; Rise       ; td_clk27                            ;
; vga_blank                 ; vga:vga_output|pixel_clock          ; 11.333 ; 11.216 ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_clk                   ; vga:vga_output|pixel_clock          ; 3.926  ;        ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_hs                    ; vga:vga_output|pixel_clock          ; 9.289  ; 9.360  ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_vs                    ; vga:vga_output|pixel_clock          ; 9.604  ; 9.522  ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_blue[*]               ; vga:vga_output|pixel_clock          ; 7.583  ; 7.625  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[0]              ; vga:vga_output|pixel_clock          ; 9.618  ; 9.678  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[1]              ; vga:vga_output|pixel_clock          ; 9.924  ; 9.905  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[2]              ; vga:vga_output|pixel_clock          ; 10.535 ; 10.479 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[3]              ; vga:vga_output|pixel_clock          ; 9.718  ; 9.770  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[4]              ; vga:vga_output|pixel_clock          ; 9.723  ; 9.761  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[5]              ; vga:vga_output|pixel_clock          ; 8.077  ; 8.086  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[6]              ; vga:vga_output|pixel_clock          ; 9.803  ; 9.910  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[7]              ; vga:vga_output|pixel_clock          ; 7.583  ; 7.625  ; Fall       ; vga:vga_output|pixel_clock          ;
; vga_clk                   ; vga:vga_output|pixel_clock          ;        ; 3.865  ; Fall       ; vga:vga_output|pixel_clock          ;
; vga_green[*]              ; vga:vga_output|pixel_clock          ; 9.005  ; 9.034  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[0]             ; vga:vga_output|pixel_clock          ; 11.010 ; 11.058 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[1]             ; vga:vga_output|pixel_clock          ; 10.905 ; 10.824 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[2]             ; vga:vga_output|pixel_clock          ; 11.031 ; 10.987 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[3]             ; vga:vga_output|pixel_clock          ; 9.005  ; 9.034  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[4]             ; vga:vga_output|pixel_clock          ; 10.480 ; 10.549 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[5]             ; vga:vga_output|pixel_clock          ; 10.830 ; 10.809 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[6]             ; vga:vga_output|pixel_clock          ; 11.194 ; 11.176 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[7]             ; vga:vga_output|pixel_clock          ; 9.773  ; 9.763  ; Fall       ; vga:vga_output|pixel_clock          ;
; vga_red[*]                ; vga:vga_output|pixel_clock          ; 9.219  ; 9.217  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[0]               ; vga:vga_output|pixel_clock          ; 10.297 ; 10.316 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[1]               ; vga:vga_output|pixel_clock          ; 10.429 ; 10.461 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[2]               ; vga:vga_output|pixel_clock          ; 10.043 ; 10.019 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[3]               ; vga:vga_output|pixel_clock          ; 10.229 ; 10.324 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[4]               ; vga:vga_output|pixel_clock          ; 11.134 ; 11.110 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[5]               ; vga:vga_output|pixel_clock          ; 9.219  ; 9.217  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[6]               ; vga:vga_output|pixel_clock          ; 9.562  ; 9.629  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[7]               ; vga:vga_output|pixel_clock          ; 10.423 ; 10.476 ; Fall       ; vga:vga_output|pixel_clock          ;
+---------------------------+-------------------------------------+--------+--------+------------+-------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                         ;
+------------+-----------------+-------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                          ; Note ;
+------------+-----------------+-------------------------------------+------+
; 71.69 MHz  ; 71.69 MHz       ; td_clk27                            ;      ;
; 148.5 MHz  ; 148.5 MHz       ; clk50                               ;      ;
; 149.75 MHz ; 149.75 MHz      ; vga:vga_output|pixel_clock          ;      ;
; 246.31 MHz ; 246.31 MHz      ; i2c_config_state.I2C_ADDR_BUSY_1181 ;      ;
; 526.87 MHz ; 526.87 MHz      ; i2c:i2c_master|available            ;      ;
+------------+-----------------+-------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                            ;
+-------------------------------------+---------+---------------+
; Clock                               ; Slack   ; End Point TNS ;
+-------------------------------------+---------+---------------+
; td_clk27                            ; -12.949 ; -3244.928     ;
; clk50                               ; -5.734  ; -395.612      ;
; i2c_config_state.I2C_ADDR_BUSY_1181 ; -4.027  ; -15.356       ;
; vga:vga_output|pixel_clock          ; -3.250  ; -109.806      ;
; reset                               ; -2.088  ; -4.111        ;
; i2c:i2c_master|available            ; -0.964  ; -4.753        ;
+-------------------------------------+---------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                            ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; i2c:i2c_master|available            ; -0.518 ; -0.518        ;
; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.029  ; 0.000         ;
; vga:vga_output|pixel_clock          ; 0.144  ; 0.000         ;
; clk50                               ; 0.339  ; 0.000         ;
; td_clk27                            ; 0.353  ; 0.000         ;
; reset                               ; 1.514  ; 0.000         ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                        ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; i2c_config_state.I2C_ADDR_BUSY_1181 ; -1.730 ; -11.405       ;
; i2c:i2c_master|available            ; -1.269 ; -8.053        ;
; clk50                               ; -0.931 ; -6.066        ;
; td_clk27                            ; -0.823 ; -47.154       ;
; vga:vga_output|pixel_clock          ; -0.258 ; -3.485        ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                        ;
+-------------------------------------+-------+---------------+
; Clock                               ; Slack ; End Point TNS ;
+-------------------------------------+-------+---------------+
; vga:vga_output|pixel_clock          ; 0.076 ; 0.000         ;
; i2c:i2c_master|available            ; 0.297 ; 0.000         ;
; td_clk27                            ; 0.517 ; 0.000         ;
; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.534 ; 0.000         ;
; clk50                               ; 0.950 ; 0.000         ;
+-------------------------------------+-------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary             ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; td_clk27                            ; -3.000 ; -2113.415     ;
; clk50                               ; -3.000 ; -100.660      ;
; reset                               ; -3.000 ; -3.000        ;
; vga:vga_output|pixel_clock          ; -1.285 ; -109.225      ;
; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.407  ; 0.000         ;
; i2c:i2c_master|available            ; 0.444  ; 0.000         ;
+-------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'td_clk27'                                                                                                                                                                                      ;
+---------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                  ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -12.949 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.451     ; 13.497     ;
; -12.891 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.450     ; 13.440     ;
; -12.831 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.450     ; 13.380     ;
; -12.831 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.450     ; 13.380     ;
; -12.831 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.450     ; 13.380     ;
; -12.830 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.450     ; 13.379     ;
; -12.830 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.450     ; 13.379     ;
; -12.829 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.450     ; 13.378     ;
; -12.775 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.455     ; 13.319     ;
; -12.718 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.449     ; 13.268     ;
; -12.717 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.454     ; 13.262     ;
; -12.660 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.448     ; 13.211     ;
; -12.657 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.454     ; 13.202     ;
; -12.657 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.454     ; 13.202     ;
; -12.657 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.454     ; 13.202     ;
; -12.656 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.454     ; 13.201     ;
; -12.656 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.454     ; 13.201     ;
; -12.655 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.454     ; 13.200     ;
; -12.623 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.393     ; 13.229     ;
; -12.600 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.448     ; 13.151     ;
; -12.600 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.448     ; 13.151     ;
; -12.600 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.448     ; 13.151     ;
; -12.599 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.448     ; 13.150     ;
; -12.599 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.448     ; 13.150     ;
; -12.598 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.448     ; 13.149     ;
; -12.585 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.465     ; 13.119     ;
; -12.565 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.392     ; 13.172     ;
; -12.564 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.408     ; 13.155     ;
; -12.562 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|r[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.456     ; 13.105     ;
; -12.562 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|r[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.456     ; 13.105     ;
; -12.559 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|r[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.456     ; 13.102     ;
; -12.558 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|r[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.456     ; 13.101     ;
; -12.538 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a48~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.391     ; 13.146     ;
; -12.527 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.464     ; 13.062     ;
; -12.506 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.407     ; 13.098     ;
; -12.506 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.385     ; 13.120     ;
; -12.505 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.392     ; 13.112     ;
; -12.505 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.392     ; 13.112     ;
; -12.505 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.392     ; 13.112     ;
; -12.504 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.392     ; 13.111     ;
; -12.504 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.392     ; 13.111     ;
; -12.503 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.392     ; 13.110     ;
; -12.494 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a48~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.390     ; 13.103     ;
; -12.489 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.384     ; 13.104     ;
; -12.484 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.464     ; 13.019     ;
; -12.470 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a18~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.427     ; 13.042     ;
; -12.467 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.463     ; 13.003     ;
; -12.467 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.464     ; 13.002     ;
; -12.467 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.464     ; 13.002     ;
; -12.467 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.464     ; 13.002     ;
; -12.466 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.464     ; 13.001     ;
; -12.466 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.464     ; 13.001     ;
; -12.465 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.464     ; 13.000     ;
; -12.458 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a33~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.395     ; 13.062     ;
; -12.455 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a34~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.430     ; 13.024     ;
; -12.450 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a48~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.390     ; 13.059     ;
; -12.446 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.407     ; 13.038     ;
; -12.446 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.407     ; 13.038     ;
; -12.446 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.407     ; 13.038     ;
; -12.445 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.407     ; 13.037     ;
; -12.445 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.407     ; 13.037     ;
; -12.445 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.384     ; 13.060     ;
; -12.444 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.407     ; 13.036     ;
; -12.441 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a33~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.394     ; 13.046     ;
; -12.431 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.449     ; 12.981     ;
; -12.425 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a48~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.390     ; 13.034     ;
; -12.423 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.463     ; 12.959     ;
; -12.421 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.447     ; 12.973     ;
; -12.420 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a48~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.390     ; 13.029     ;
; -12.420 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a48~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.390     ; 13.029     ;
; -12.420 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.384     ; 13.035     ;
; -12.419 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a48~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.390     ; 13.028     ;
; -12.419 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a48~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.390     ; 13.028     ;
; -12.414 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.448     ; 12.965     ;
; -12.412 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a18~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.426     ; 12.985     ;
; -12.404 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.446     ; 12.957     ;
; -12.400 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|r[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.455     ; 12.944     ;
; -12.400 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|r[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.455     ; 12.944     ;
; -12.399 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.441     ; 12.957     ;
; -12.398 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.463     ; 12.934     ;
; -12.397 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a34~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.429     ; 12.967     ;
; -12.397 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a33~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.394     ; 13.002     ;
; -12.394 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.449     ; 12.944     ;
; -12.388 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|r[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.460     ; 12.927     ;
; -12.388 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|r[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.460     ; 12.927     ;
; -12.388 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.384     ; 13.003     ;
; -12.388 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.384     ; 13.003     ;
; -12.387 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.384     ; 13.002     ;
; -12.387 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.384     ; 13.002     ;
; -12.385 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|r[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.460     ; 12.924     ;
; -12.384 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|r[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.460     ; 12.923     ;
; -12.383 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a70~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.448     ; 12.934     ;
; -12.382 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a35~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.446     ; 12.935     ;
; -12.382 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.440     ; 12.941     ;
; -12.380 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a64~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.455     ; 12.924     ;
; -12.378 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|r[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.455     ; 12.922     ;
; -12.377 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.448     ; 12.928     ;
; -12.376 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|r[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.455     ; 12.920     ;
; -12.372 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a33~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.394     ; 12.977     ;
; -12.370 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.448     ; 12.921     ;
+---------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk50'                                                                                                                                     ;
+--------+--------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.734 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.096     ; 6.637      ;
; -5.734 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50        ; clk50       ; 1.000        ; -0.096     ; 6.637      ;
; -5.725 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.625      ;
; -5.725 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.625      ;
; -5.725 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.625      ;
; -5.725 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.625      ;
; -5.725 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.625      ;
; -5.725 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.625      ;
; -5.725 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.625      ;
; -5.725 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.625      ;
; -5.725 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.625      ;
; -5.704 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.097     ; 6.606      ;
; -5.704 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50        ; clk50       ; 1.000        ; -0.097     ; 6.606      ;
; -5.704 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50        ; clk50       ; 1.000        ; -0.097     ; 6.606      ;
; -5.704 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50        ; clk50       ; 1.000        ; -0.097     ; 6.606      ;
; -5.704 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.097     ; 6.606      ;
; -5.700 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.607      ;
; -5.700 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.607      ;
; -5.700 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.607      ;
; -5.700 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.607      ;
; -5.700 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.607      ;
; -5.700 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.607      ;
; -5.700 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.607      ;
; -5.700 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.607      ;
; -5.681 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50        ; clk50       ; 1.000        ; -0.094     ; 6.586      ;
; -5.681 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50        ; clk50       ; 1.000        ; -0.094     ; 6.586      ;
; -5.681 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.094     ; 6.586      ;
; -5.681 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.094     ; 6.586      ;
; -5.681 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.094     ; 6.586      ;
; -5.681 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.094     ; 6.586      ;
; -5.663 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50        ; clk50       ; 1.000        ; -0.098     ; 6.564      ;
; -5.600 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.096     ; 6.503      ;
; -5.600 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50        ; clk50       ; 1.000        ; -0.096     ; 6.503      ;
; -5.594 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.096     ; 6.497      ;
; -5.594 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50        ; clk50       ; 1.000        ; -0.096     ; 6.497      ;
; -5.593 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.096     ; 6.496      ;
; -5.593 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50        ; clk50       ; 1.000        ; -0.096     ; 6.496      ;
; -5.591 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.491      ;
; -5.591 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.491      ;
; -5.591 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.491      ;
; -5.591 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.491      ;
; -5.591 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.491      ;
; -5.591 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.491      ;
; -5.591 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.491      ;
; -5.591 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.491      ;
; -5.591 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.491      ;
; -5.585 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.485      ;
; -5.585 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.485      ;
; -5.585 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.485      ;
; -5.585 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.485      ;
; -5.585 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.485      ;
; -5.585 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.485      ;
; -5.585 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.485      ;
; -5.585 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.485      ;
; -5.585 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.485      ;
; -5.584 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.484      ;
; -5.584 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.484      ;
; -5.584 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.484      ;
; -5.584 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.484      ;
; -5.584 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.484      ;
; -5.584 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.484      ;
; -5.584 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.484      ;
; -5.584 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.484      ;
; -5.584 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50        ; clk50       ; 1.000        ; -0.099     ; 6.484      ;
; -5.570 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.097     ; 6.472      ;
; -5.570 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50        ; clk50       ; 1.000        ; -0.097     ; 6.472      ;
; -5.570 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50        ; clk50       ; 1.000        ; -0.097     ; 6.472      ;
; -5.570 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50        ; clk50       ; 1.000        ; -0.097     ; 6.472      ;
; -5.570 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.097     ; 6.472      ;
; -5.566 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.473      ;
; -5.566 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.473      ;
; -5.566 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.473      ;
; -5.566 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.473      ;
; -5.566 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.473      ;
; -5.566 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.473      ;
; -5.566 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.473      ;
; -5.566 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.473      ;
; -5.564 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.097     ; 6.466      ;
; -5.564 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50        ; clk50       ; 1.000        ; -0.097     ; 6.466      ;
; -5.564 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50        ; clk50       ; 1.000        ; -0.097     ; 6.466      ;
; -5.564 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50        ; clk50       ; 1.000        ; -0.097     ; 6.466      ;
; -5.564 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.097     ; 6.466      ;
; -5.563 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.097     ; 6.465      ;
; -5.563 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50        ; clk50       ; 1.000        ; -0.097     ; 6.465      ;
; -5.563 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50        ; clk50       ; 1.000        ; -0.097     ; 6.465      ;
; -5.563 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50        ; clk50       ; 1.000        ; -0.097     ; 6.465      ;
; -5.563 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.097     ; 6.465      ;
; -5.560 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.467      ;
; -5.560 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.467      ;
; -5.560 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.467      ;
; -5.560 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.467      ;
; -5.560 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.467      ;
; -5.560 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.467      ;
; -5.560 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.467      ;
; -5.560 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.467      ;
; -5.559 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.466      ;
; -5.559 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.466      ;
; -5.559 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.466      ;
; -5.559 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.466      ;
; -5.559 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.092     ; 6.466      ;
+--------+--------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i2c_config_state.I2C_ADDR_BUSY_1181'                                                                                                                                           ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -4.027 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_din[6]                            ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; -0.353     ; 3.385      ;
; -3.060 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_din[6]                            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.114      ; 3.385      ;
; -1.879 ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; -0.508     ; 0.609      ;
; -1.702 ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.DONE_CONFIG_1131     ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; -0.360     ; 0.502      ;
; -1.689 ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.INIT_CONFIG_1201     ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; -0.565     ; 0.607      ;
; -1.503 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; -0.507     ; 0.612      ;
; -1.468 ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; -0.501     ; 0.584      ;
; -1.405 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; -0.580     ; 0.518      ;
; -1.266 ; i2c_config_state.DONE_CONFIG_1131     ; i2c_status_led$latch                  ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; -0.100     ; 1.031      ;
; -0.898 ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; -0.027     ; 0.609      ;
; -0.721 ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.121      ; 0.502      ;
; -0.708 ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; -0.084     ; 0.607      ;
; -0.522 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; -0.026     ; 0.612      ;
; -0.487 ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; -0.020     ; 0.584      ;
; -0.424 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; -0.099     ; 0.518      ;
; -0.417 ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; 0.863      ; 0.909      ;
; -0.299 ; i2c_config_state.DONE_CONFIG_1131     ; i2c_status_led$latch                  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.367      ; 1.031      ;
; 0.005  ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.863      ; 0.987      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'vga:vga_output|pixel_clock'                                                                                                            ;
+--------+-----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -3.250 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 4.176      ;
; -3.250 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 4.176      ;
; -3.088 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 4.014      ;
; -3.087 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 4.013      ;
; -3.086 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 4.012      ;
; -3.086 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 4.012      ;
; -3.070 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.997      ;
; -3.070 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.997      ;
; -3.013 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.940      ;
; -3.013 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.940      ;
; -2.988 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.915      ;
; -2.988 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.915      ;
; -2.916 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.843      ;
; -2.915 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.842      ;
; -2.915 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.842      ;
; -2.915 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.842      ;
; -2.908 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.835      ;
; -2.907 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.834      ;
; -2.906 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.833      ;
; -2.906 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.833      ;
; -2.872 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.799      ;
; -2.872 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.799      ;
; -2.851 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.778      ;
; -2.850 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.777      ;
; -2.849 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.776      ;
; -2.849 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.776      ;
; -2.839 ; vga:vga_output|pixel_row[1] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.103     ; 3.235      ;
; -2.829 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.756      ;
; -2.829 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.756      ;
; -2.826 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.753      ;
; -2.825 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.752      ;
; -2.824 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.751      ;
; -2.824 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.751      ;
; -2.810 ; vga:vga_output|pixel_row[1] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.103     ; 3.206      ;
; -2.786 ; vga:vga_output|h_count[8]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.713      ;
; -2.786 ; vga:vga_output|h_count[8]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.713      ;
; -2.778 ; vga:vga_output|pixel_row[2] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.103     ; 3.174      ;
; -2.771 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.697      ;
; -2.771 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.697      ;
; -2.759 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.685      ;
; -2.759 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.685      ;
; -2.749 ; vga:vga_output|v_count[1]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.676      ;
; -2.749 ; vga:vga_output|v_count[1]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.676      ;
; -2.736 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.071     ; 3.664      ;
; -2.735 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.071     ; 3.663      ;
; -2.735 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.071     ; 3.663      ;
; -2.735 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.071     ; 3.663      ;
; -2.725 ; vga:vga_output|pixel_row[0] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.103     ; 3.121      ;
; -2.723 ; vga:vga_output|pixel_row[1] ; ram_read_addr[12]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.103     ; 3.119      ;
; -2.718 ; vga:vga_output|pixel_row[3] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.103     ; 3.114      ;
; -2.710 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.637      ;
; -2.709 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.636      ;
; -2.709 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.071     ; 3.637      ;
; -2.709 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.071     ; 3.637      ;
; -2.708 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.635      ;
; -2.708 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.635      ;
; -2.708 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.071     ; 3.636      ;
; -2.707 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.071     ; 3.635      ;
; -2.702 ; vga:vga_output|v_count[7]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.629      ;
; -2.702 ; vga:vga_output|v_count[7]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.629      ;
; -2.694 ; vga:vga_output|pixel_row[1] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.103     ; 3.090      ;
; -2.691 ; vga:vga_output|pixel_row[6] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.103     ; 3.087      ;
; -2.689 ; vga:vga_output|pixel_row[3] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.103     ; 3.085      ;
; -2.667 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.594      ;
; -2.666 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.593      ;
; -2.665 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.592      ;
; -2.665 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.592      ;
; -2.665 ; vga:vga_output|pixel_row[2] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.103     ; 3.061      ;
; -2.662 ; vga:vga_output|v_count[4]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.589      ;
; -2.662 ; vga:vga_output|v_count[4]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.589      ;
; -2.660 ; vga:vga_output|v_count[0]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.587      ;
; -2.660 ; vga:vga_output|v_count[0]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.587      ;
; -2.659 ; vga:vga_output|pixel_row[0] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.103     ; 3.055      ;
; -2.655 ; vga:vga_output|pixel_row[2] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.103     ; 3.051      ;
; -2.654 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.071     ; 3.582      ;
; -2.653 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.071     ; 3.581      ;
; -2.653 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.071     ; 3.581      ;
; -2.653 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.071     ; 3.581      ;
; -2.624 ; vga:vga_output|h_count[8]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.551      ;
; -2.623 ; vga:vga_output|h_count[8]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.550      ;
; -2.622 ; vga:vga_output|h_count[8]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.549      ;
; -2.622 ; vga:vga_output|h_count[8]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.549      ;
; -2.618 ; vga:vga_output|pixel_col[7] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.103     ; 3.014      ;
; -2.609 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.535      ;
; -2.608 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.534      ;
; -2.607 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.533      ;
; -2.607 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.533      ;
; -2.603 ; vga:vga_output|pixel_row[5] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.103     ; 2.999      ;
; -2.602 ; vga:vga_output|pixel_row[3] ; ram_read_addr[12]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.103     ; 2.998      ;
; -2.602 ; vga:vga_output|pixel_row[0] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.103     ; 2.998      ;
; -2.598 ; vga:vga_output|pixel_row[4] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.103     ; 2.994      ;
; -2.597 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.523      ;
; -2.596 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.522      ;
; -2.595 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.521      ;
; -2.595 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.521      ;
; -2.587 ; vga:vga_output|v_count[1]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.514      ;
; -2.586 ; vga:vga_output|v_count[1]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.513      ;
; -2.585 ; vga:vga_output|v_count[1]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.512      ;
; -2.585 ; vga:vga_output|v_count[1]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.512      ;
; -2.580 ; vga:vga_output|h_count[7]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.507      ;
+--------+-----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'reset'                                                                                                                        ;
+--------+---------------------------------------+--------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node      ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------+-------------------------------------+-------------+--------------+------------+------------+
; -2.088 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_write_en ; i2c_config_state.I2C_ADDR_BUSY_1181 ; reset       ; 0.500        ; 1.220      ; 2.977      ;
; -2.055 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_write_en ; i2c:i2c_master|available            ; reset       ; 1.000        ; 0.753      ; 2.977      ;
; -2.023 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_din[6]   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; reset       ; 0.500        ; 1.671      ; 3.385      ;
; -1.990 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_din[6]   ; i2c:i2c_master|available            ; reset       ; 1.000        ; 1.204      ; 3.385      ;
; -1.784 ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_write_en ; i2c_config_state.I2C_ADDR_BUSY_1181 ; reset       ; 0.500        ; 1.225      ; 2.678      ;
; -1.751 ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_write_en ; i2c:i2c_master|available            ; reset       ; 1.000        ; 0.758      ; 2.678      ;
+--------+---------------------------------------+--------------+-------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i2c:i2c_master|available'                                                                                                                                           ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                        ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+--------------------------+--------------+------------+------------+
; -0.964 ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 0.500        ; 0.407      ; 0.609      ;
; -0.898 ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 1.000        ; -0.027     ; 0.609      ;
; -0.787 ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 0.500        ; 0.555      ; 0.502      ;
; -0.774 ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 0.500        ; 0.350      ; 0.607      ;
; -0.721 ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.DONE_CONFIG_1131     ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 1.000        ; 0.121      ; 0.502      ;
; -0.708 ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.INIT_CONFIG_1201     ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 1.000        ; -0.084     ; 0.607      ;
; -0.588 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 0.500        ; 0.408      ; 0.612      ;
; -0.553 ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 0.500        ; 0.414      ; 0.584      ;
; -0.550 ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 0.500        ; 0.414      ; 0.582      ;
; -0.522 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 1.000        ; -0.026     ; 0.612      ;
; -0.490 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 0.500        ; 0.335      ; 0.518      ;
; -0.487 ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 1.000        ; -0.020     ; 0.584      ;
; -0.484 ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 1.000        ; -0.020     ; 0.582      ;
; -0.424 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 1.000        ; -0.099     ; 0.518      ;
; -0.047 ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 0.500        ; 1.311      ; 0.987      ;
; 0.531  ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 1.000        ; 1.311      ; 0.909      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i2c:i2c_master|available'                                                                                                                                            ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                        ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+--------------------------+--------------+------------+------------+
; -0.518 ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 0.000        ; 1.365      ; 0.847      ;
; 0.062  ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; -0.500       ; 1.365      ; 0.927      ;
; 0.289  ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.DONE_CONFIG_1131     ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 0.000        ; 0.165      ; 0.454      ;
; 0.308  ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; -0.500       ; 0.646      ; 0.454      ;
; 0.505  ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 0.000        ; 0.023      ; 0.528      ;
; 0.512  ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 0.000        ; 0.023      ; 0.535      ;
; 0.524  ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; -0.500       ; 0.504      ; 0.528      ;
; 0.525  ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 0.000        ; 0.018      ; 0.543      ;
; 0.529  ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 0.000        ; -0.057     ; 0.472      ;
; 0.531  ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; -0.500       ; 0.504      ; 0.535      ;
; 0.541  ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 0.000        ; 0.017      ; 0.558      ;
; 0.544  ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; -0.500       ; 0.499      ; 0.543      ;
; 0.548  ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; -0.500       ; 0.424      ; 0.472      ;
; 0.560  ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; -0.500       ; 0.498      ; 0.558      ;
; 0.596  ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.INIT_CONFIG_1201     ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 0.000        ; -0.038     ; 0.558      ;
; 0.615  ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; -0.500       ; 0.443      ; 0.558      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i2c_config_state.I2C_ADDR_BUSY_1181'                                                                                                                                           ;
+-------+---------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.029 ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.898      ; 0.927      ;
; 0.289 ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.165      ; 0.454      ;
; 0.430 ; i2c_config_state.DONE_CONFIG_1131     ; i2c_status_led$latch                  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.459      ; 0.889      ;
; 0.449 ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; 0.898      ; 0.847      ;
; 0.505 ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.023      ; 0.528      ;
; 0.525 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.018      ; 0.543      ;
; 0.529 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; -0.057     ; 0.472      ;
; 0.541 ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.017      ; 0.558      ;
; 0.596 ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; -0.038     ; 0.558      ;
; 1.223 ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.DONE_CONFIG_1131     ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; -0.269     ; 0.454      ;
; 1.378 ; i2c_config_state.DONE_CONFIG_1131     ; i2c_status_led$latch                  ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; 0.011      ; 0.889      ;
; 1.439 ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; -0.411     ; 0.528      ;
; 1.459 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; -0.416     ; 0.543      ;
; 1.463 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; -0.491     ; 0.472      ;
; 1.475 ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; -0.417     ; 0.558      ;
; 1.530 ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.INIT_CONFIG_1201     ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; -0.472     ; 0.558      ;
; 2.919 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_din[6]                            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.192      ; 3.111      ;
; 3.867 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_din[6]                            ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; -0.256     ; 3.111      ;
+-------+---------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'vga:vga_output|pixel_clock'                                                                                                                   ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.144 ; reset                          ; vga_pixel[2]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 2.963      ; 3.308      ;
; 0.144 ; reset                          ; vga_pixel[5]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 2.963      ; 3.308      ;
; 0.144 ; reset                          ; vga_pixel[6]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 2.963      ; 3.308      ;
; 0.144 ; reset                          ; vga_pixel[7]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 2.963      ; 3.308      ;
; 0.162 ; ycc2rgb:ycc2rgb_converter|b[4] ; vga_pixel[4]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.275      ; 0.638      ;
; 0.162 ; ycc2rgb:ycc2rgb_converter|r[5] ; vga_pixel[21]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.275      ; 0.638      ;
; 0.163 ; ycc2rgb:ycc2rgb_converter|g[4] ; vga_pixel[12]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.275      ; 0.639      ;
; 0.163 ; ycc2rgb:ycc2rgb_converter|r[4] ; vga_pixel[20]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.275      ; 0.639      ;
; 0.163 ; ycc2rgb:ycc2rgb_converter|r[2] ; vga_pixel[18]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.275      ; 0.639      ;
; 0.163 ; ycc2rgb:ycc2rgb_converter|r[1] ; vga_pixel[17]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.275      ; 0.639      ;
; 0.163 ; ycc2rgb:ycc2rgb_converter|r[0] ; vga_pixel[16]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.275      ; 0.639      ;
; 0.164 ; ycc2rgb:ycc2rgb_converter|b[7] ; vga_pixel[7]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.275      ; 0.640      ;
; 0.164 ; ycc2rgb:ycc2rgb_converter|b[2] ; vga_pixel[2]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.275      ; 0.640      ;
; 0.164 ; ycc2rgb:ycc2rgb_converter|g[3] ; vga_pixel[11]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.275      ; 0.640      ;
; 0.164 ; ycc2rgb:ycc2rgb_converter|r[7] ; vga_pixel[23]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.275      ; 0.640      ;
; 0.164 ; ycc2rgb:ycc2rgb_converter|r[3] ; vga_pixel[19]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.275      ; 0.640      ;
; 0.165 ; ycc2rgb:ycc2rgb_converter|b[6] ; vga_pixel[6]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.275      ; 0.641      ;
; 0.165 ; ycc2rgb:ycc2rgb_converter|b[5] ; vga_pixel[5]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.275      ; 0.641      ;
; 0.165 ; ycc2rgb:ycc2rgb_converter|g[5] ; vga_pixel[13]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.275      ; 0.641      ;
; 0.166 ; ycc2rgb:ycc2rgb_converter|b[3] ; vga_pixel[3]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.275      ; 0.642      ;
; 0.166 ; ycc2rgb:ycc2rgb_converter|b[0] ; vga_pixel[0]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.275      ; 0.642      ;
; 0.219 ; reset                          ; vga_pixel[10]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 2.966      ; 3.386      ;
; 0.224 ; reset                          ; vga_pixel[16]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 2.961      ; 3.386      ;
; 0.224 ; reset                          ; vga_pixel[17]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 2.961      ; 3.386      ;
; 0.224 ; reset                          ; vga_pixel[19]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 2.961      ; 3.386      ;
; 0.224 ; reset                          ; vga_pixel[23]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 2.961      ; 3.386      ;
; 0.255 ; reset                          ; vga_pixel[0]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 2.962      ; 3.418      ;
; 0.255 ; reset                          ; vga_pixel[1]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 2.962      ; 3.418      ;
; 0.255 ; reset                          ; vga_pixel[3]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 2.962      ; 3.418      ;
; 0.255 ; reset                          ; vga_pixel[4]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 2.962      ; 3.418      ;
; 0.267 ; reset                          ; vga_pixel[8]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 2.967      ; 3.435      ;
; 0.267 ; reset                          ; vga_pixel[9]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 2.967      ; 3.435      ;
; 0.267 ; reset                          ; vga_pixel[11]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 2.967      ; 3.435      ;
; 0.267 ; reset                          ; vga_pixel[12]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 2.967      ; 3.435      ;
; 0.267 ; reset                          ; vga_pixel[13]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 2.967      ; 3.435      ;
; 0.267 ; reset                          ; vga_pixel[14]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 2.967      ; 3.435      ;
; 0.267 ; reset                          ; vga_pixel[15]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 2.967      ; 3.435      ;
; 0.278 ; reset                          ; vga_pixel[18]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 2.962      ; 3.441      ;
; 0.278 ; reset                          ; vga_pixel[20]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 2.962      ; 3.441      ;
; 0.278 ; reset                          ; vga_pixel[21]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 2.962      ; 3.441      ;
; 0.278 ; reset                          ; vga_pixel[22]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 2.962      ; 3.441      ;
; 0.315 ; ycc2rgb:ycc2rgb_converter|b[1] ; vga_pixel[1]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.275      ; 0.791      ;
; 0.315 ; ycc2rgb:ycc2rgb_converter|g[0] ; vga_pixel[8]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.275      ; 0.791      ;
; 0.316 ; ycc2rgb:ycc2rgb_converter|g[6] ; vga_pixel[14]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.275      ; 0.792      ;
; 0.316 ; ycc2rgb:ycc2rgb_converter|g[1] ; vga_pixel[9]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.275      ; 0.792      ;
; 0.317 ; ycc2rgb:ycc2rgb_converter|g[7] ; vga_pixel[15]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.275      ; 0.793      ;
; 0.318 ; ycc2rgb:ycc2rgb_converter|r[6] ; vga_pixel[22]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.275      ; 0.794      ;
; 0.354 ; vga:vga_output|v_count[3]      ; vga:vga_output|v_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga:vga_output|v_count[5]      ; vga:vga_output|v_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga:vga_output|v_count[2]      ; vga:vga_output|v_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga:vga_output|v_count[4]      ; vga:vga_output|v_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga:vga_output|v_count[6]      ; vga:vga_output|v_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga:vga_output|v_count[7]      ; vga:vga_output|v_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga:vga_output|v_count[9]      ; vga:vga_output|v_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga:vga_output|v_count[8]      ; vga:vga_output|v_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.597      ;
; 0.480 ; ycc2rgb:ycc2rgb_converter|g[2] ; vga_pixel[10]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.275      ; 0.956      ;
; 0.547 ; vga:vga_output|horiz_sync      ; vga:vga_output|horiz_sync_out ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.791      ;
; 0.573 ; vga:vga_output|v_count[4]      ; vga:vga_output|vert_sync      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.816      ;
; 0.574 ; vga:vga_output|h_count[6]      ; vga:vga_output|pixel_col[6]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.818      ;
; 0.574 ; vga:vga_output|h_count[3]      ; vga:vga_output|pixel_col[3]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.818      ;
; 0.599 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.843      ;
; 0.602 ; vga:vga_output|h_count[7]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.846      ;
; 0.608 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.852      ;
; 0.611 ; vga:vga_output|h_count[6]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.855      ;
; 0.611 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.855      ;
; 0.613 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.857      ;
; 0.621 ; reset                          ; vga_pixel[2]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 2.963      ; 3.285      ;
; 0.621 ; reset                          ; vga_pixel[5]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 2.963      ; 3.285      ;
; 0.621 ; reset                          ; vga_pixel[6]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 2.963      ; 3.285      ;
; 0.621 ; reset                          ; vga_pixel[7]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 2.963      ; 3.285      ;
; 0.678 ; reset                          ; vga_pixel[10]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 2.966      ; 3.345      ;
; 0.681 ; reset                          ; vga_pixel[16]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 2.961      ; 3.343      ;
; 0.681 ; reset                          ; vga_pixel[17]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 2.961      ; 3.343      ;
; 0.681 ; reset                          ; vga_pixel[19]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 2.961      ; 3.343      ;
; 0.681 ; reset                          ; vga_pixel[23]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 2.961      ; 3.343      ;
; 0.716 ; reset                          ; vga_pixel[0]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 2.962      ; 3.379      ;
; 0.716 ; reset                          ; vga_pixel[1]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 2.962      ; 3.379      ;
; 0.716 ; reset                          ; vga_pixel[3]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 2.962      ; 3.379      ;
; 0.716 ; reset                          ; vga_pixel[4]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 2.962      ; 3.379      ;
; 0.722 ; reset                          ; vga_pixel[8]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 2.967      ; 3.390      ;
; 0.722 ; reset                          ; vga_pixel[9]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 2.967      ; 3.390      ;
; 0.722 ; reset                          ; vga_pixel[11]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 2.967      ; 3.390      ;
; 0.722 ; reset                          ; vga_pixel[12]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 2.967      ; 3.390      ;
; 0.722 ; reset                          ; vga_pixel[13]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 2.967      ; 3.390      ;
; 0.722 ; reset                          ; vga_pixel[14]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 2.967      ; 3.390      ;
; 0.722 ; reset                          ; vga_pixel[15]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 2.967      ; 3.390      ;
; 0.729 ; vga:vga_output|h_count[9]      ; vga:vga_output|h_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.973      ;
; 0.730 ; reset                          ; vga_pixel[18]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 2.962      ; 3.393      ;
; 0.730 ; reset                          ; vga_pixel[20]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 2.962      ; 3.393      ;
; 0.730 ; reset                          ; vga_pixel[21]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 2.962      ; 3.393      ;
; 0.730 ; reset                          ; vga_pixel[22]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 2.962      ; 3.393      ;
; 0.733 ; vga:vga_output|v_count[8]      ; vga:vga_output|pixel_row[8]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.976      ;
; 0.737 ; vga:vga_output|h_count[7]      ; vga:vga_output|pixel_col[7]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.981      ;
; 0.744 ; vga:vga_output|h_count[8]      ; vga:vga_output|pixel_col[8]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.988      ;
; 0.744 ; vga:vga_output|h_count[4]      ; vga:vga_output|pixel_col[4]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.988      ;
; 0.751 ; vga:vga_output|h_count[9]      ; vga:vga_output|pixel_col[9]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.995      ;
; 0.759 ; vga:vga_output|v_count[1]      ; vga:vga_output|pixel_row[1]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.002      ;
; 0.771 ; vga:vga_output|h_count[5]      ; vga:vga_output|pixel_col[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.014      ;
; 0.885 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.129      ;
; 0.895 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.139      ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk50'                                                                                                                                                             ;
+-------+---------------------------------------------+---------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; 0.339 ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock          ; clk50       ; 0.000        ; 2.796      ; 3.549      ;
; 0.355 ; i2c:i2c_master|error                        ; i2c:i2c_master|error                        ; clk50                               ; clk50       ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; i2c:i2c_master|sda_write                    ; i2c:i2c_master|sda_write                    ; clk50                               ; clk50       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; i2c:i2c_master|i2c_s.DATA                   ; i2c:i2c_master|i2c_s.DATA                   ; clk50                               ; clk50       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|i2c_s.INIT                   ; clk50                               ; clk50       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; i2c:i2c_master|i2c_s.START                  ; i2c:i2c_master|i2c_s.START                  ; clk50                               ; clk50       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; i2c:i2c_master|i2c_s.STOP                   ; i2c:i2c_master|i2c_s.STOP                   ; clk50                               ; clk50       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; i2c:i2c_master|i2c_s.ADDRESS                ; i2c:i2c_master|i2c_s.ADDRESS                ; clk50                               ; clk50       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; i2c:i2c_master|scl_write                    ; i2c:i2c_master|scl_write                    ; clk50                               ; clk50       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; i2c:i2c_master|\i2c_manager:writing         ; i2c:i2c_master|\i2c_manager:writing         ; clk50                               ; clk50       ; 0.000        ; 0.070      ; 0.597      ;
; 0.586 ; i2c_din[6]                                  ; i2c:i2c_master|\i2c_manager:data_buffer[6]  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; clk50       ; 0.000        ; 1.773      ; 2.550      ;
; 0.588 ; i2c_din[6]                                  ; i2c:i2c_master|\i2c_manager:data_buffer[4]  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; clk50       ; 0.000        ; 1.773      ; 2.552      ;
; 0.600 ; i2c:i2c_master|\i2c_manager:clock_count[21] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50                               ; clk50       ; 0.000        ; 0.071      ; 0.842      ;
; 0.604 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                               ; clk50       ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50                               ; clk50       ; 0.000        ; 0.071      ; 0.846      ;
; 0.606 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                               ; clk50       ; 0.000        ; 0.071      ; 0.848      ;
; 0.620 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                               ; clk50       ; 0.000        ; 0.070      ; 0.861      ;
; 0.621 ; i2c:i2c_master|\i2c_manager:clock_count[30] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                               ; clk50       ; 0.000        ; 0.071      ; 0.863      ;
; 0.622 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50                               ; clk50       ; 0.000        ; 0.070      ; 0.863      ;
; 0.622 ; i2c:i2c_master|\i2c_manager:clock_count[29] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                               ; clk50       ; 0.000        ; 0.071      ; 0.864      ;
; 0.623 ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                               ; clk50       ; 0.000        ; 0.070      ; 0.864      ;
; 0.684 ; i2c:i2c_master|i2c_s.ADDRESS                ; i2c:i2c_master|i2c_s.DATA                   ; clk50                               ; clk50       ; 0.000        ; 0.070      ; 0.925      ;
; 0.761 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                               ; clk50       ; 0.000        ; 0.070      ; 1.002      ;
; 0.763 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50                               ; clk50       ; 0.000        ; 0.070      ; 1.004      ;
; 0.829 ; i2c_write_en                                ; i2c:i2c_master|available                    ; reset                               ; clk50       ; -0.500       ; 0.668      ; 1.198      ;
; 0.881 ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock          ; clk50       ; -0.500       ; 2.796      ; 3.591      ;
; 0.891 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                               ; clk50       ; 0.000        ; 0.071      ; 1.133      ;
; 0.909 ; i2c:i2c_master|\i2c_manager:clock_count[29] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                               ; clk50       ; 0.000        ; 0.071      ; 1.151      ;
; 0.961 ; i2c:i2c_master|\i2c_manager:data_count[30]  ; i2c:i2c_master|\i2c_manager:data_count[30]  ; clk50                               ; clk50       ; 0.000        ; 0.071      ; 1.203      ;
; 0.966 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|i2c_s.STOP                   ; clk50                               ; clk50       ; 0.000        ; 0.070      ; 1.207      ;
; 0.968 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|i2c_s.DATA                   ; clk50                               ; clk50       ; 0.000        ; 0.070      ; 1.209      ;
; 0.985 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|i2c_s.ADDRESS                ; clk50                               ; clk50       ; 0.000        ; 0.070      ; 1.226      ;
; 0.985 ; i2c:i2c_master|\i2c_manager:clock_count[21] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50                               ; clk50       ; 0.000        ; 0.071      ; 1.227      ;
; 0.988 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|i2c_s.START                  ; clk50                               ; clk50       ; 0.000        ; 0.070      ; 1.229      ;
; 0.996 ; i2c:i2c_master|\i2c_manager:clock_count[21] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                               ; clk50       ; 0.000        ; 0.071      ; 1.238      ;
; 1.018 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                               ; clk50       ; 0.000        ; 0.070      ; 1.259      ;
; 1.019 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                               ; clk50       ; 0.000        ; 0.070      ; 1.260      ;
; 1.021 ; reset                                       ; i2c:i2c_master|sda_write                    ; reset                               ; clk50       ; 0.000        ; 2.748      ; 3.970      ;
; 1.022 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[30]  ; reset                               ; clk50       ; 0.000        ; 2.742      ; 3.965      ;
; 1.030 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50                               ; clk50       ; 0.000        ; 0.072      ; 1.273      ;
; 1.034 ; reset                                       ; i2c:i2c_master|available                    ; reset                               ; clk50       ; 0.000        ; 2.788      ; 4.023      ;
; 1.044 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                               ; clk50       ; 0.000        ; 0.069      ; 1.284      ;
; 1.045 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50                               ; clk50       ; 0.000        ; 0.073      ; 1.289      ;
; 1.049 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                               ; clk50       ; 0.000        ; 0.070      ; 1.290      ;
; 1.056 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                               ; clk50       ; 0.000        ; 0.074      ; 1.301      ;
; 1.057 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                               ; clk50       ; 0.000        ; 0.072      ; 1.300      ;
; 1.058 ; i2c:i2c_master|sda_enable                   ; i2c:i2c_master|sda_enable                   ; clk50                               ; clk50       ; 0.000        ; 0.070      ; 1.299      ;
; 1.065 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50                               ; clk50       ; 0.000        ; 0.069      ; 1.305      ;
; 1.068 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                               ; clk50       ; 0.000        ; 0.072      ; 1.311      ;
; 1.072 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                               ; clk50       ; 0.000        ; 0.069      ; 1.312      ;
; 1.078 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                               ; clk50       ; 0.000        ; 0.073      ; 1.322      ;
; 1.082 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_buffer[4]  ; reset                               ; clk50       ; 0.000        ; 2.787      ; 4.070      ;
; 1.082 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_buffer[6]  ; reset                               ; clk50       ; 0.000        ; 2.787      ; 4.070      ;
; 1.091 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                               ; clk50       ; 0.000        ; 0.073      ; 1.335      ;
; 1.097 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; reset                               ; clk50       ; 0.000        ; 2.744      ; 4.042      ;
; 1.099 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                               ; clk50       ; 0.000        ; 0.072      ; 1.342      ;
; 1.112 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50                               ; clk50       ; 0.000        ; 0.071      ; 1.354      ;
; 1.114 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                               ; clk50       ; 0.000        ; 0.071      ; 1.356      ;
; 1.115 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[30] ; reset                               ; clk50       ; 0.000        ; 2.748      ; 4.064      ;
; 1.115 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[29] ; reset                               ; clk50       ; 0.000        ; 2.748      ; 4.064      ;
; 1.115 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[16] ; reset                               ; clk50       ; 0.000        ; 2.748      ; 4.064      ;
; 1.115 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[21] ; reset                               ; clk50       ; 0.000        ; 2.748      ; 4.064      ;
; 1.115 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[23] ; reset                               ; clk50       ; 0.000        ; 2.748      ; 4.064      ;
; 1.115 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[24] ; reset                               ; clk50       ; 0.000        ; 2.748      ; 4.064      ;
; 1.125 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                               ; clk50       ; 0.000        ; 0.071      ; 1.367      ;
; 1.128 ; i2c:i2c_master|\i2c_manager:clock_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                               ; clk50       ; 0.000        ; 0.069      ; 1.368      ;
; 1.133 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[17] ; reset                               ; clk50       ; 0.000        ; 2.750      ; 4.084      ;
; 1.133 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[18] ; reset                               ; clk50       ; 0.000        ; 2.750      ; 4.084      ;
; 1.133 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[19] ; reset                               ; clk50       ; 0.000        ; 2.750      ; 4.084      ;
; 1.133 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[20] ; reset                               ; clk50       ; 0.000        ; 2.750      ; 4.084      ;
; 1.133 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[25] ; reset                               ; clk50       ; 0.000        ; 2.750      ; 4.084      ;
; 1.133 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[26] ; reset                               ; clk50       ; 0.000        ; 2.750      ; 4.084      ;
; 1.133 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[27] ; reset                               ; clk50       ; 0.000        ; 2.750      ; 4.084      ;
; 1.133 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[28] ; reset                               ; clk50       ; 0.000        ; 2.750      ; 4.084      ;
; 1.137 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50                               ; clk50       ; 0.000        ; 0.072      ; 1.380      ;
; 1.138 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50                               ; clk50       ; 0.000        ; 0.072      ; 1.381      ;
; 1.138 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[13] ; reset                               ; clk50       ; 0.000        ; 2.744      ; 4.083      ;
; 1.138 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; reset                               ; clk50       ; 0.000        ; 2.744      ; 4.083      ;
; 1.138 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; reset                               ; clk50       ; 0.000        ; 2.744      ; 4.083      ;
; 1.138 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; reset                               ; clk50       ; 0.000        ; 2.744      ; 4.083      ;
; 1.138 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[14] ; reset                               ; clk50       ; 0.000        ; 2.744      ; 4.083      ;
; 1.150 ; i2c:i2c_master|\i2c_manager:clock_count[19] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50                               ; clk50       ; 0.000        ; 0.069      ; 1.390      ;
; 1.155 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                               ; clk50       ; 0.000        ; 0.074      ; 1.400      ;
; 1.156 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|\i2c_manager:data_count[5]   ; clk50                               ; clk50       ; 0.000        ; 0.078      ; 1.405      ;
; 1.157 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|\i2c_manager:data_count[8]   ; clk50                               ; clk50       ; 0.000        ; 0.078      ; 1.406      ;
; 1.157 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|\i2c_manager:data_count[9]   ; clk50                               ; clk50       ; 0.000        ; 0.078      ; 1.406      ;
; 1.158 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|\i2c_manager:data_count[7]   ; clk50                               ; clk50       ; 0.000        ; 0.078      ; 1.407      ;
; 1.158 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; reset                               ; clk50       ; 0.000        ; 2.742      ; 4.101      ;
; 1.158 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; reset                               ; clk50       ; 0.000        ; 2.742      ; 4.101      ;
; 1.158 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; reset                               ; clk50       ; 0.000        ; 2.742      ; 4.101      ;
; 1.158 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; reset                               ; clk50       ; 0.000        ; 2.742      ; 4.101      ;
; 1.158 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; reset                               ; clk50       ; 0.000        ; 2.742      ; 4.101      ;
; 1.158 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; reset                               ; clk50       ; 0.000        ; 2.742      ; 4.101      ;
; 1.158 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[10] ; reset                               ; clk50       ; 0.000        ; 2.742      ; 4.101      ;
; 1.158 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[11] ; reset                               ; clk50       ; 0.000        ; 2.742      ; 4.101      ;
; 1.158 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[12] ; reset                               ; clk50       ; 0.000        ; 2.742      ; 4.101      ;
; 1.159 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|\i2c_manager:data_count[4]   ; clk50                               ; clk50       ; 0.000        ; 0.078      ; 1.408      ;
; 1.159 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|\i2c_manager:data_count[6]   ; clk50                               ; clk50       ; 0.000        ; 0.078      ; 1.408      ;
; 1.163 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                               ; clk50       ; 0.000        ; 0.076      ; 1.410      ;
; 1.165 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                               ; clk50       ; 0.000        ; 0.072      ; 1.408      ;
+-------+---------------------------------------------+---------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'td_clk27'                                                                                                                                                                 ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.353 ; adv7180:decoder|ram_we                                     ; adv7180:decoder|ram_we                                     ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.597      ;
; 0.355 ; led_count[3]                                               ; led_count[3]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; led_count[2]                                               ; led_count[2]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; adv7180:decoder|\hs_manager:state.waiting                  ; adv7180:decoder|\hs_manager:state.waiting                  ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; adv7180:decoder|\vs_manager:state.waiting                  ; adv7180:decoder|\vs_manager:state.waiting                  ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.597      ;
; 0.364 ; adv7180:decoder|state.READ                                 ; adv7180:decoder|state.READ                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.608      ;
; 0.366 ; led_count[0]                                               ; led_count[0]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.608      ;
; 0.402 ; adv7180:decoder|\hs_manager:state.idle                     ; adv7180:decoder|\hs_manager:state.transition               ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.644      ;
; 0.416 ; adv7180:decoder|\vs_manager:state.idle                     ; adv7180:decoder|vs_flag                                    ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.658      ;
; 0.416 ; adv7180:decoder|\hs_manager:state.idle                     ; adv7180:decoder|\hs_manager:state.waiting                  ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.658      ;
; 0.495 ; adv7180:decoder|state.READ                                 ; adv7180:decoder|data_address[19]                           ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.739      ;
; 0.500 ; adv7180:decoder|\hs_manager:state.waiting                  ; adv7180:decoder|\hs_manager:state.idle                     ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.742      ;
; 0.502 ; adv7180:decoder|\vs_manager:state.waiting                  ; adv7180:decoder|\vs_manager:state.idle                     ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.744      ;
; 0.507 ; adv7180:decoder|\adv7180_decoder:data_buffer[14]           ; adv7180:decoder|ram_din[14]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.750      ;
; 0.507 ; adv7180:decoder|\adv7180_decoder:data_buffer[11]           ; adv7180:decoder|ram_din[11]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.750      ;
; 0.507 ; adv7180:decoder|\adv7180_decoder:data_buffer[10]           ; adv7180:decoder|ram_din[10]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.750      ;
; 0.507 ; adv7180:decoder|\adv7180_decoder:data_buffer[2]            ; adv7180:decoder|ram_din[2]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.750      ;
; 0.507 ; adv7180:decoder|\adv7180_decoder:data_buffer[6]            ; adv7180:decoder|ram_din[6]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.750      ;
; 0.507 ; adv7180:decoder|\adv7180_decoder:data_buffer[22]           ; adv7180:decoder|ram_din[22]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.750      ;
; 0.507 ; adv7180:decoder|\adv7180_decoder:data_buffer[23]           ; adv7180:decoder|ram_din[23]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.750      ;
; 0.508 ; adv7180:decoder|\adv7180_decoder:data_buffer[31]           ; adv7180:decoder|ram_din[31]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.751      ;
; 0.508 ; adv7180:decoder|\adv7180_decoder:data_buffer[28]           ; adv7180:decoder|ram_din[28]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.751      ;
; 0.508 ; adv7180:decoder|\adv7180_decoder:data_buffer[18]           ; adv7180:decoder|ram_din[18]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.751      ;
; 0.509 ; adv7180:decoder|\adv7180_decoder:data_buffer[30]           ; adv7180:decoder|ram_din[30]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.752      ;
; 0.510 ; adv7180:decoder|\adv7180_decoder:data_buffer[4]            ; adv7180:decoder|ram_din[4]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.753      ;
; 0.510 ; adv7180:decoder|\adv7180_decoder:data_buffer[7]            ; adv7180:decoder|ram_din[7]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.753      ;
; 0.552 ; adv7180:decoder|\adv7180_decoder:data_buffer[15]           ; adv7180:decoder|ram_din[15]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.795      ;
; 0.579 ; adv7180:decoder|\adv7180_decoder:clock_count[2]            ; adv7180:decoder|\adv7180_decoder:clock_count[2]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.822      ;
; 0.579 ; \decoder_clock:clock_count[21]                             ; \decoder_clock:clock_count[21]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.821      ;
; 0.579 ; \decoder_clock:clock_count[5]                              ; \decoder_clock:clock_count[5]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.821      ;
; 0.579 ; \decoder_clock:clock_count[2]                              ; \decoder_clock:clock_count[2]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.821      ;
; 0.580 ; \decoder_clock:clock_count[30]                             ; \decoder_clock:clock_count[30]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.822      ;
; 0.580 ; \decoder_clock:clock_count[28]                             ; \decoder_clock:clock_count[28]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.822      ;
; 0.580 ; \decoder_clock:clock_count[26]                             ; \decoder_clock:clock_count[26]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.822      ;
; 0.580 ; \decoder_clock:clock_count[18]                             ; \decoder_clock:clock_count[18]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.822      ;
; 0.580 ; \decoder_clock:clock_count[4]                              ; \decoder_clock:clock_count[4]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.822      ;
; 0.581 ; adv7180:decoder|\adv7180_decoder:clock_count[1]            ; adv7180:decoder|\adv7180_decoder:clock_count[1]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.824      ;
; 0.581 ; \decoder_clock:clock_count[1]                              ; \decoder_clock:clock_count[1]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.823      ;
; 0.582 ; adv7180:decoder|\adv7180_decoder:data_buffer[26]           ; adv7180:decoder|ram_din[26]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.825      ;
; 0.582 ; adv7180:decoder|\adv7180_decoder:clock_count[3]            ; adv7180:decoder|\adv7180_decoder:clock_count[3]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.825      ;
; 0.582 ; \decoder_clock:clock_count[29]                             ; \decoder_clock:clock_count[29]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.824      ;
; 0.582 ; \decoder_clock:clock_count[9]                              ; \decoder_clock:clock_count[9]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.824      ;
; 0.582 ; \decoder_clock:clock_count[3]                              ; \decoder_clock:clock_count[3]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.824      ;
; 0.583 ; adv7180:decoder|\adv7180_decoder:data_buffer[12]           ; adv7180:decoder|ram_din[12]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.826      ;
; 0.583 ; \decoder_clock:clock_count[25]                             ; \decoder_clock:clock_count[25]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.825      ;
; 0.583 ; \decoder_clock:clock_count[27]                             ; \decoder_clock:clock_count[27]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.825      ;
; 0.584 ; adv7180:decoder|\adv7180_decoder:data_buffer[20]           ; adv7180:decoder|ram_din[20]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.827      ;
; 0.584 ; \decoder_clock:clock_count[8]                              ; \decoder_clock:clock_count[8]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.826      ;
; 0.585 ; \decoder_clock:clock_count[22]                             ; \decoder_clock:clock_count[22]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.827      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:buffer_index[2]           ; adv7180:decoder|\adv7180_decoder:buffer_index[2]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.830      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[10] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[10] ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[10] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[10] ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.830      ;
; 0.588 ; adv7180:decoder|\adv7180_decoder:buffer_index[3]           ; adv7180:decoder|\adv7180_decoder:buffer_index[3]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.832      ;
; 0.589 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[9]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[9]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[9]  ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[9]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.832      ;
; 0.591 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[8]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[8]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.834      ;
; 0.591 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[8]  ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[8]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.834      ;
; 0.598 ; adv7180:decoder|\adv7180_decoder:next_data_address[2]      ; adv7180:decoder|\adv7180_decoder:next_data_address[2]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; adv7180:decoder|\adv7180_decoder:next_data_address[5]      ; adv7180:decoder|\adv7180_decoder:next_data_address[5]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; adv7180:decoder|\adv7180_decoder:next_data_address[12]     ; adv7180:decoder|\adv7180_decoder:next_data_address[12]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; adv7180:decoder|\adv7180_decoder:next_data_address[14]     ; adv7180:decoder|\adv7180_decoder:next_data_address[14]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; adv7180:decoder|\adv7180_decoder:buffer_index[5]           ; adv7180:decoder|\adv7180_decoder:buffer_index[5]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; adv7180:decoder|\adv7180_decoder:buffer_index[12]          ; adv7180:decoder|\adv7180_decoder:buffer_index[12]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; adv7180:decoder|\adv7180_decoder:buffer_index[14]          ; adv7180:decoder|\adv7180_decoder:buffer_index[14]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.842      ;
; 0.599 ; adv7180:decoder|\adv7180_decoder:next_data_address[4]      ; adv7180:decoder|\adv7180_decoder:next_data_address[4]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; adv7180:decoder|\adv7180_decoder:next_data_address[10]     ; adv7180:decoder|\adv7180_decoder:next_data_address[10]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[2]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[2]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[5]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[5]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[12] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[12] ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[14] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[14] ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; adv7180:decoder|\adv7180_decoder:buffer_index[28]          ; adv7180:decoder|\adv7180_decoder:buffer_index[28]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; adv7180:decoder|\adv7180_decoder:buffer_index[4]           ; adv7180:decoder|\adv7180_decoder:buffer_index[4]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; adv7180:decoder|\adv7180_decoder:buffer_index[10]          ; adv7180:decoder|\adv7180_decoder:buffer_index[10]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; adv7180:decoder|\adv7180_decoder:buffer_index[18]          ; adv7180:decoder|\adv7180_decoder:buffer_index[18]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; adv7180:decoder|\adv7180_decoder:buffer_index[20]          ; adv7180:decoder|\adv7180_decoder:buffer_index[20]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; adv7180:decoder|\adv7180_decoder:buffer_index[21]          ; adv7180:decoder|\adv7180_decoder:buffer_index[21]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; adv7180:decoder|\adv7180_decoder:clock_count[28]           ; adv7180:decoder|\adv7180_decoder:clock_count[28]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; adv7180:decoder|\adv7180_decoder:clock_count[21]           ; adv7180:decoder|\adv7180_decoder:clock_count[21]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; adv7180:decoder|\adv7180_decoder:clock_count[20]           ; adv7180:decoder|\adv7180_decoder:clock_count[20]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; adv7180:decoder|\adv7180_decoder:clock_count[18]           ; adv7180:decoder|\adv7180_decoder:clock_count[18]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; adv7180:decoder|\adv7180_decoder:clock_count[14]           ; adv7180:decoder|\adv7180_decoder:clock_count[14]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; adv7180:decoder|\adv7180_decoder:clock_count[12]           ; adv7180:decoder|\adv7180_decoder:clock_count[12]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; adv7180:decoder|\adv7180_decoder:clock_count[5]            ; adv7180:decoder|\adv7180_decoder:clock_count[5]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[18] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[18] ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[20] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[20] ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[28] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[28] ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[21] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[21] ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[14] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[14] ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[12] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[12] ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[5]  ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[5]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[2]  ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[2]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; adv7180:decoder|\adv7180_decoder:next_data_address[1]      ; adv7180:decoder|\adv7180_decoder:next_data_address[1]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; adv7180:decoder|\adv7180_decoder:next_data_address[13]     ; adv7180:decoder|\adv7180_decoder:next_data_address[13]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; adv7180:decoder|\adv7180_decoder:next_data_address[21]     ; adv7180:decoder|\adv7180_decoder:next_data_address[21]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; adv7180:decoder|\adv7180_decoder:next_data_address[18]     ; adv7180:decoder|\adv7180_decoder:next_data_address[18]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; adv7180:decoder|\adv7180_decoder:next_data_address[20]     ; adv7180:decoder|\adv7180_decoder:next_data_address[20]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; adv7180:decoder|\adv7180_decoder:next_data_address[28]     ; adv7180:decoder|\adv7180_decoder:next_data_address[28]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[4]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[4]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[18] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[18] ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[20] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[20] ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.843      ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'reset'                                                                                                                        ;
+-------+---------------------------------------+--------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node      ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+--------------+-------------------------------------+-------------+--------------+------------+------------+
; 1.514 ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_write_en ; i2c:i2c_master|available            ; reset       ; 0.000        ; 0.877      ; 2.411      ;
; 1.566 ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_write_en ; i2c_config_state.I2C_ADDR_BUSY_1181 ; reset       ; -0.500       ; 1.325      ; 2.411      ;
; 1.749 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_din[6]   ; i2c:i2c_master|available            ; reset       ; 0.000        ; 1.342      ; 3.111      ;
; 1.783 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_write_en ; i2c:i2c_master|available            ; reset       ; 0.000        ; 0.872      ; 2.675      ;
; 1.801 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_din[6]   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; reset       ; -0.500       ; 1.790      ; 3.111      ;
; 1.835 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_write_en ; i2c_config_state.I2C_ADDR_BUSY_1181 ; reset       ; -0.500       ; 1.320      ; 2.675      ;
+-------+---------------------------------------+--------------+-------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'i2c_config_state.I2C_ADDR_BUSY_1181'                                                                                     ;
+--------+-----------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                               ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; -1.730 ; reset     ; i2c_config_state.DONE_CONFIG_1131     ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; 0.924      ; 1.794      ;
; -1.717 ; reset     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; 0.859      ; 1.794      ;
; -1.560 ; reset     ; i2c_config_state.I2C_DATA_FREE_1141   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; 0.783      ; 2.016      ;
; -1.487 ; reset     ; i2c_config_state.INIT_CONFIG_1201     ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; 0.864      ; 1.814      ;
; -1.338 ; reset     ; i2c_config_state.I2C_DATA_BUSY_1151   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; 0.860      ; 1.794      ;
; -1.329 ; reset     ; i2c_config_state.I2C_DATA_CONFIG_1161 ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; 0.864      ; 1.790      ;
; -1.320 ; reset     ; i2c_config_state.I2C_ADDR_FREE_1171   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; 0.863      ; 1.792      ;
; -1.217 ; reset     ; i2c_config_state.DONE_CONFIG_1131     ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.924      ; 1.781      ;
; -1.204 ; reset     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.859      ; 1.781      ;
; -1.014 ; reset     ; i2c_config_state.I2C_DATA_FREE_1141   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.783      ; 1.970      ;
; -0.932 ; reset     ; i2c_config_state.INIT_CONFIG_1201     ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.864      ; 1.759      ;
; -0.924 ; reset     ; i2c_status_led$latch                  ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; 1.329      ; 2.098      ;
; -0.825 ; reset     ; i2c_config_state.I2C_DATA_BUSY_1151   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.860      ; 1.781      ;
; -0.817 ; reset     ; i2c_config_state.I2C_DATA_CONFIG_1161 ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.864      ; 1.778      ;
; -0.807 ; reset     ; i2c_config_state.I2C_ADDR_FREE_1171   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.863      ; 1.779      ;
; -0.375 ; reset     ; i2c_status_led$latch                  ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 1.329      ; 2.049      ;
+--------+-----------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'i2c:i2c_master|available'                                                                                     ;
+--------+-----------+---------------------------------------+--------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                               ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------+--------------+--------------------------+--------------+------------+------------+
; -1.269 ; reset     ; i2c_config_state.DONE_CONFIG_1131     ; reset        ; i2c:i2c_master|available ; 0.500        ; 1.372      ; 1.781      ;
; -1.256 ; reset     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; reset        ; i2c:i2c_master|available ; 0.500        ; 1.307      ; 1.781      ;
; -1.066 ; reset     ; i2c_config_state.I2C_DATA_FREE_1141   ; reset        ; i2c:i2c_master|available ; 0.500        ; 1.231      ; 1.970      ;
; -0.984 ; reset     ; i2c_config_state.INIT_CONFIG_1201     ; reset        ; i2c:i2c_master|available ; 0.500        ; 1.312      ; 1.759      ;
; -0.877 ; reset     ; i2c_config_state.I2C_DATA_BUSY_1151   ; reset        ; i2c:i2c_master|available ; 0.500        ; 1.308      ; 1.781      ;
; -0.873 ; reset     ; i2c_config_state.I2C_ADDR_BUSY_1181   ; reset        ; i2c:i2c_master|available ; 0.500        ; 1.309      ; 1.780      ;
; -0.869 ; reset     ; i2c_config_state.I2C_DATA_CONFIG_1161 ; reset        ; i2c:i2c_master|available ; 0.500        ; 1.312      ; 1.778      ;
; -0.859 ; reset     ; i2c_config_state.I2C_ADDR_FREE_1171   ; reset        ; i2c:i2c_master|available ; 0.500        ; 1.311      ; 1.779      ;
; -0.782 ; reset     ; i2c_config_state.DONE_CONFIG_1131     ; reset        ; i2c:i2c_master|available ; 1.000        ; 1.372      ; 1.794      ;
; -0.769 ; reset     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; reset        ; i2c:i2c_master|available ; 1.000        ; 1.307      ; 1.794      ;
; -0.612 ; reset     ; i2c_config_state.I2C_DATA_FREE_1141   ; reset        ; i2c:i2c_master|available ; 1.000        ; 1.231      ; 2.016      ;
; -0.539 ; reset     ; i2c_config_state.INIT_CONFIG_1201     ; reset        ; i2c:i2c_master|available ; 1.000        ; 1.312      ; 1.814      ;
; -0.390 ; reset     ; i2c_config_state.I2C_DATA_BUSY_1151   ; reset        ; i2c:i2c_master|available ; 1.000        ; 1.308      ; 1.794      ;
; -0.386 ; reset     ; i2c_config_state.I2C_ADDR_BUSY_1181   ; reset        ; i2c:i2c_master|available ; 1.000        ; 1.309      ; 1.793      ;
; -0.381 ; reset     ; i2c_config_state.I2C_DATA_CONFIG_1161 ; reset        ; i2c:i2c_master|available ; 1.000        ; 1.312      ; 1.790      ;
; -0.372 ; reset     ; i2c_config_state.I2C_ADDR_FREE_1171   ; reset        ; i2c:i2c_master|available ; 1.000        ; 1.311      ; 1.792      ;
+--------+-----------+---------------------------------------+--------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk50'                                                                                         ;
+--------+-----------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.931 ; reset     ; i2c:i2c_master|error                ; reset        ; clk50       ; 0.500        ; 2.643      ; 4.063      ;
; -0.880 ; reset     ; i2c:i2c_master|i2c_s.START          ; reset        ; clk50       ; 0.500        ; 2.654      ; 4.023      ;
; -0.880 ; reset     ; i2c:i2c_master|i2c_s.STOP           ; reset        ; clk50       ; 0.500        ; 2.654      ; 4.023      ;
; -0.880 ; reset     ; i2c:i2c_master|i2c_s.ADDRESS        ; reset        ; clk50       ; 0.500        ; 2.654      ; 4.023      ;
; -0.880 ; reset     ; i2c:i2c_master|i2c_s.INIT           ; reset        ; clk50       ; 0.500        ; 2.654      ; 4.023      ;
; -0.880 ; reset     ; i2c:i2c_master|i2c_s.DATA           ; reset        ; clk50       ; 0.500        ; 2.654      ; 4.023      ;
; -0.735 ; reset     ; i2c:i2c_master|\i2c_manager:writing ; reset        ; clk50       ; 0.500        ; 2.650      ; 3.874      ;
; -0.486 ; reset     ; i2c:i2c_master|error                ; reset        ; clk50       ; 1.000        ; 2.643      ; 4.118      ;
; -0.449 ; reset     ; i2c:i2c_master|i2c_s.START          ; reset        ; clk50       ; 1.000        ; 2.654      ; 4.092      ;
; -0.449 ; reset     ; i2c:i2c_master|i2c_s.STOP           ; reset        ; clk50       ; 1.000        ; 2.654      ; 4.092      ;
; -0.449 ; reset     ; i2c:i2c_master|i2c_s.ADDRESS        ; reset        ; clk50       ; 1.000        ; 2.654      ; 4.092      ;
; -0.449 ; reset     ; i2c:i2c_master|i2c_s.INIT           ; reset        ; clk50       ; 1.000        ; 2.654      ; 4.092      ;
; -0.449 ; reset     ; i2c:i2c_master|\i2c_manager:writing ; reset        ; clk50       ; 1.000        ; 2.650      ; 4.088      ;
; -0.449 ; reset     ; i2c:i2c_master|i2c_s.DATA           ; reset        ; clk50       ; 1.000        ; 2.654      ; 4.092      ;
+--------+-----------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'td_clk27'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.823 ; reset     ; \decoder_clock:clock_count[0]                ; reset        ; td_clk27    ; 0.500        ; 2.602      ; 3.914      ;
; -0.823 ; reset     ; \decoder_clock:clock_count[1]                ; reset        ; td_clk27    ; 0.500        ; 2.602      ; 3.914      ;
; -0.823 ; reset     ; \decoder_clock:clock_count[2]                ; reset        ; td_clk27    ; 0.500        ; 2.602      ; 3.914      ;
; -0.823 ; reset     ; \decoder_clock:clock_count[3]                ; reset        ; td_clk27    ; 0.500        ; 2.602      ; 3.914      ;
; -0.823 ; reset     ; \decoder_clock:clock_count[4]                ; reset        ; td_clk27    ; 0.500        ; 2.602      ; 3.914      ;
; -0.823 ; reset     ; \decoder_clock:clock_count[5]                ; reset        ; td_clk27    ; 0.500        ; 2.602      ; 3.914      ;
; -0.823 ; reset     ; \decoder_clock:clock_count[8]                ; reset        ; td_clk27    ; 0.500        ; 2.602      ; 3.914      ;
; -0.823 ; reset     ; \decoder_clock:clock_count[9]                ; reset        ; td_clk27    ; 0.500        ; 2.602      ; 3.914      ;
; -0.823 ; reset     ; \decoder_clock:clock_count[11]               ; reset        ; td_clk27    ; 0.500        ; 2.602      ; 3.914      ;
; -0.812 ; reset     ; led_count[3]                                 ; reset        ; td_clk27    ; 0.500        ; 2.579      ; 3.880      ;
; -0.804 ; reset     ; \decoder_clock:clock_count[18]               ; reset        ; td_clk27    ; 0.500        ; 2.595      ; 3.888      ;
; -0.804 ; reset     ; \decoder_clock:clock_count[20]               ; reset        ; td_clk27    ; 0.500        ; 2.595      ; 3.888      ;
; -0.804 ; reset     ; \decoder_clock:clock_count[21]               ; reset        ; td_clk27    ; 0.500        ; 2.595      ; 3.888      ;
; -0.804 ; reset     ; \decoder_clock:clock_count[22]               ; reset        ; td_clk27    ; 0.500        ; 2.595      ; 3.888      ;
; -0.804 ; reset     ; \decoder_clock:clock_count[25]               ; reset        ; td_clk27    ; 0.500        ; 2.595      ; 3.888      ;
; -0.804 ; reset     ; \decoder_clock:clock_count[26]               ; reset        ; td_clk27    ; 0.500        ; 2.595      ; 3.888      ;
; -0.804 ; reset     ; \decoder_clock:clock_count[27]               ; reset        ; td_clk27    ; 0.500        ; 2.595      ; 3.888      ;
; -0.804 ; reset     ; \decoder_clock:clock_count[28]               ; reset        ; td_clk27    ; 0.500        ; 2.595      ; 3.888      ;
; -0.804 ; reset     ; \decoder_clock:clock_count[29]               ; reset        ; td_clk27    ; 0.500        ; 2.595      ; 3.888      ;
; -0.804 ; reset     ; \decoder_clock:clock_count[30]               ; reset        ; td_clk27    ; 0.500        ; 2.595      ; 3.888      ;
; -0.796 ; reset     ; \decoder_clock:clock_count[15]               ; reset        ; td_clk27    ; 0.500        ; 2.580      ; 3.865      ;
; -0.796 ; reset     ; \decoder_clock:clock_count[16]               ; reset        ; td_clk27    ; 0.500        ; 2.580      ; 3.865      ;
; -0.796 ; reset     ; \decoder_clock:clock_count[23]               ; reset        ; td_clk27    ; 0.500        ; 2.580      ; 3.865      ;
; -0.766 ; reset     ; \decoder_clock:clock_count[7]                ; reset        ; td_clk27    ; 0.500        ; 2.601      ; 3.856      ;
; -0.766 ; reset     ; \decoder_clock:clock_count[12]               ; reset        ; td_clk27    ; 0.500        ; 2.601      ; 3.856      ;
; -0.766 ; reset     ; \decoder_clock:clock_count[13]               ; reset        ; td_clk27    ; 0.500        ; 2.601      ; 3.856      ;
; -0.766 ; reset     ; \decoder_clock:clock_count[14]               ; reset        ; td_clk27    ; 0.500        ; 2.601      ; 3.856      ;
; -0.766 ; reset     ; \decoder_clock:clock_count[6]                ; reset        ; td_clk27    ; 0.500        ; 2.601      ; 3.856      ;
; -0.724 ; reset     ; adv7180:decoder|\vs_manager:state.waiting    ; reset        ; td_clk27    ; 0.500        ; 2.684      ; 3.897      ;
; -0.724 ; reset     ; adv7180:decoder|\vs_manager:state.idle       ; reset        ; td_clk27    ; 0.500        ; 2.684      ; 3.897      ;
; -0.724 ; reset     ; adv7180:decoder|\vs_manager:state.transition ; reset        ; td_clk27    ; 0.500        ; 2.684      ; 3.897      ;
; -0.724 ; reset     ; adv7180:decoder|vs_flag                      ; reset        ; td_clk27    ; 0.500        ; 2.684      ; 3.897      ;
; -0.724 ; reset     ; adv7180:decoder|hs_flag                      ; reset        ; td_clk27    ; 0.500        ; 2.684      ; 3.897      ;
; -0.720 ; reset     ; adv7180:decoder|state.READ                   ; reset        ; td_clk27    ; 0.500        ; 2.644      ; 3.853      ;
; -0.720 ; reset     ; adv7180:decoder|state.VS_RESET               ; reset        ; td_clk27    ; 0.500        ; 2.644      ; 3.853      ;
; -0.714 ; reset     ; \decoder_clock:clock_count[10]               ; reset        ; td_clk27    ; 0.500        ; 2.594      ; 3.797      ;
; -0.714 ; reset     ; \decoder_clock:clock_count[17]               ; reset        ; td_clk27    ; 0.500        ; 2.594      ; 3.797      ;
; -0.714 ; reset     ; \decoder_clock:clock_count[19]               ; reset        ; td_clk27    ; 0.500        ; 2.594      ; 3.797      ;
; -0.714 ; reset     ; \decoder_clock:clock_count[24]               ; reset        ; td_clk27    ; 0.500        ; 2.594      ; 3.797      ;
; -0.714 ; reset     ; led_count[0]                                 ; reset        ; td_clk27    ; 0.500        ; 2.594      ; 3.797      ;
; -0.714 ; reset     ; led_count[1]                                 ; reset        ; td_clk27    ; 0.500        ; 2.594      ; 3.797      ;
; -0.714 ; reset     ; led_count[2]                                 ; reset        ; td_clk27    ; 0.500        ; 2.594      ; 3.797      ;
; -0.675 ; reset     ; adv7180:decoder|\hs_manager:state.waiting    ; reset        ; td_clk27    ; 0.500        ; 2.691      ; 3.855      ;
; -0.675 ; reset     ; adv7180:decoder|\hs_manager:state.idle       ; reset        ; td_clk27    ; 0.500        ; 2.691      ; 3.855      ;
; -0.675 ; reset     ; adv7180:decoder|\hs_manager:state.transition ; reset        ; td_clk27    ; 0.500        ; 2.691      ; 3.855      ;
; -0.559 ; reset     ; ycc2rgb:ycc2rgb_converter|g[2]               ; reset        ; td_clk27    ; 0.500        ; 2.691      ; 3.739      ;
; -0.556 ; reset     ; ycc2rgb:ycc2rgb_converter|b[2]               ; reset        ; td_clk27    ; 0.500        ; 2.688      ; 3.733      ;
; -0.556 ; reset     ; ycc2rgb:ycc2rgb_converter|b[5]               ; reset        ; td_clk27    ; 0.500        ; 2.688      ; 3.733      ;
; -0.556 ; reset     ; ycc2rgb:ycc2rgb_converter|b[6]               ; reset        ; td_clk27    ; 0.500        ; 2.688      ; 3.733      ;
; -0.556 ; reset     ; ycc2rgb:ycc2rgb_converter|b[7]               ; reset        ; td_clk27    ; 0.500        ; 2.688      ; 3.733      ;
; -0.537 ; reset     ; ycc2rgb:ycc2rgb_converter|g[0]               ; reset        ; td_clk27    ; 0.500        ; 2.692      ; 3.718      ;
; -0.537 ; reset     ; ycc2rgb:ycc2rgb_converter|g[1]               ; reset        ; td_clk27    ; 0.500        ; 2.692      ; 3.718      ;
; -0.537 ; reset     ; ycc2rgb:ycc2rgb_converter|g[3]               ; reset        ; td_clk27    ; 0.500        ; 2.692      ; 3.718      ;
; -0.537 ; reset     ; ycc2rgb:ycc2rgb_converter|g[4]               ; reset        ; td_clk27    ; 0.500        ; 2.692      ; 3.718      ;
; -0.537 ; reset     ; ycc2rgb:ycc2rgb_converter|g[5]               ; reset        ; td_clk27    ; 0.500        ; 2.692      ; 3.718      ;
; -0.537 ; reset     ; ycc2rgb:ycc2rgb_converter|g[6]               ; reset        ; td_clk27    ; 0.500        ; 2.692      ; 3.718      ;
; -0.537 ; reset     ; ycc2rgb:ycc2rgb_converter|g[7]               ; reset        ; td_clk27    ; 0.500        ; 2.692      ; 3.718      ;
; -0.537 ; reset     ; ycc2rgb:ycc2rgb_converter|b[0]               ; reset        ; td_clk27    ; 0.500        ; 2.687      ; 3.713      ;
; -0.537 ; reset     ; ycc2rgb:ycc2rgb_converter|b[1]               ; reset        ; td_clk27    ; 0.500        ; 2.687      ; 3.713      ;
; -0.537 ; reset     ; ycc2rgb:ycc2rgb_converter|b[3]               ; reset        ; td_clk27    ; 0.500        ; 2.687      ; 3.713      ;
; -0.537 ; reset     ; ycc2rgb:ycc2rgb_converter|b[4]               ; reset        ; td_clk27    ; 0.500        ; 2.687      ; 3.713      ;
; -0.493 ; reset     ; ycc2rgb:ycc2rgb_converter|r[0]               ; reset        ; td_clk27    ; 0.500        ; 2.686      ; 3.668      ;
; -0.493 ; reset     ; ycc2rgb:ycc2rgb_converter|r[1]               ; reset        ; td_clk27    ; 0.500        ; 2.686      ; 3.668      ;
; -0.493 ; reset     ; ycc2rgb:ycc2rgb_converter|r[3]               ; reset        ; td_clk27    ; 0.500        ; 2.686      ; 3.668      ;
; -0.493 ; reset     ; ycc2rgb:ycc2rgb_converter|r[7]               ; reset        ; td_clk27    ; 0.500        ; 2.686      ; 3.668      ;
; -0.483 ; reset     ; ycc2rgb:ycc2rgb_converter|r[2]               ; reset        ; td_clk27    ; 0.500        ; 2.687      ; 3.659      ;
; -0.483 ; reset     ; ycc2rgb:ycc2rgb_converter|r[4]               ; reset        ; td_clk27    ; 0.500        ; 2.687      ; 3.659      ;
; -0.483 ; reset     ; ycc2rgb:ycc2rgb_converter|r[5]               ; reset        ; td_clk27    ; 0.500        ; 2.687      ; 3.659      ;
; -0.483 ; reset     ; ycc2rgb:ycc2rgb_converter|r[6]               ; reset        ; td_clk27    ; 0.500        ; 2.687      ; 3.659      ;
; -0.460 ; reset     ; led_count[3]                                 ; reset        ; td_clk27    ; 1.000        ; 2.579      ; 4.028      ;
; -0.452 ; reset     ; \decoder_clock:clock_count[0]                ; reset        ; td_clk27    ; 1.000        ; 2.602      ; 4.043      ;
; -0.452 ; reset     ; \decoder_clock:clock_count[1]                ; reset        ; td_clk27    ; 1.000        ; 2.602      ; 4.043      ;
; -0.452 ; reset     ; \decoder_clock:clock_count[2]                ; reset        ; td_clk27    ; 1.000        ; 2.602      ; 4.043      ;
; -0.452 ; reset     ; \decoder_clock:clock_count[3]                ; reset        ; td_clk27    ; 1.000        ; 2.602      ; 4.043      ;
; -0.452 ; reset     ; \decoder_clock:clock_count[4]                ; reset        ; td_clk27    ; 1.000        ; 2.602      ; 4.043      ;
; -0.452 ; reset     ; \decoder_clock:clock_count[5]                ; reset        ; td_clk27    ; 1.000        ; 2.602      ; 4.043      ;
; -0.452 ; reset     ; \decoder_clock:clock_count[8]                ; reset        ; td_clk27    ; 1.000        ; 2.602      ; 4.043      ;
; -0.452 ; reset     ; \decoder_clock:clock_count[9]                ; reset        ; td_clk27    ; 1.000        ; 2.602      ; 4.043      ;
; -0.452 ; reset     ; \decoder_clock:clock_count[11]               ; reset        ; td_clk27    ; 1.000        ; 2.602      ; 4.043      ;
; -0.431 ; reset     ; \decoder_clock:clock_count[18]               ; reset        ; td_clk27    ; 1.000        ; 2.595      ; 4.015      ;
; -0.431 ; reset     ; \decoder_clock:clock_count[20]               ; reset        ; td_clk27    ; 1.000        ; 2.595      ; 4.015      ;
; -0.431 ; reset     ; \decoder_clock:clock_count[21]               ; reset        ; td_clk27    ; 1.000        ; 2.595      ; 4.015      ;
; -0.431 ; reset     ; \decoder_clock:clock_count[22]               ; reset        ; td_clk27    ; 1.000        ; 2.595      ; 4.015      ;
; -0.431 ; reset     ; \decoder_clock:clock_count[25]               ; reset        ; td_clk27    ; 1.000        ; 2.595      ; 4.015      ;
; -0.431 ; reset     ; \decoder_clock:clock_count[26]               ; reset        ; td_clk27    ; 1.000        ; 2.595      ; 4.015      ;
; -0.431 ; reset     ; \decoder_clock:clock_count[27]               ; reset        ; td_clk27    ; 1.000        ; 2.595      ; 4.015      ;
; -0.431 ; reset     ; \decoder_clock:clock_count[28]               ; reset        ; td_clk27    ; 1.000        ; 2.595      ; 4.015      ;
; -0.431 ; reset     ; \decoder_clock:clock_count[29]               ; reset        ; td_clk27    ; 1.000        ; 2.595      ; 4.015      ;
; -0.431 ; reset     ; \decoder_clock:clock_count[30]               ; reset        ; td_clk27    ; 1.000        ; 2.595      ; 4.015      ;
; -0.424 ; reset     ; \decoder_clock:clock_count[15]               ; reset        ; td_clk27    ; 1.000        ; 2.580      ; 3.993      ;
; -0.424 ; reset     ; \decoder_clock:clock_count[16]               ; reset        ; td_clk27    ; 1.000        ; 2.580      ; 3.993      ;
; -0.424 ; reset     ; \decoder_clock:clock_count[23]               ; reset        ; td_clk27    ; 1.000        ; 2.580      ; 3.993      ;
; -0.408 ; reset     ; \decoder_clock:clock_count[7]                ; reset        ; td_clk27    ; 1.000        ; 2.601      ; 3.998      ;
; -0.408 ; reset     ; \decoder_clock:clock_count[12]               ; reset        ; td_clk27    ; 1.000        ; 2.601      ; 3.998      ;
; -0.408 ; reset     ; \decoder_clock:clock_count[13]               ; reset        ; td_clk27    ; 1.000        ; 2.601      ; 3.998      ;
; -0.408 ; reset     ; \decoder_clock:clock_count[14]               ; reset        ; td_clk27    ; 1.000        ; 2.601      ; 3.998      ;
; -0.408 ; reset     ; \decoder_clock:clock_count[6]                ; reset        ; td_clk27    ; 1.000        ; 2.601      ; 3.998      ;
; -0.366 ; reset     ; adv7180:decoder|state.READ                   ; reset        ; td_clk27    ; 1.000        ; 2.644      ; 3.999      ;
; -0.366 ; reset     ; adv7180:decoder|state.VS_RESET               ; reset        ; td_clk27    ; 1.000        ; 2.644      ; 3.999      ;
; -0.356 ; reset     ; \decoder_clock:clock_count[10]               ; reset        ; td_clk27    ; 1.000        ; 2.594      ; 3.939      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'vga:vga_output|pixel_clock'                                                                 ;
+--------+-----------+-------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+----------------------------+--------------+------------+------------+
; -0.258 ; reset     ; ram_read_addr[4]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 2.824      ; 3.571      ;
; -0.258 ; reset     ; ram_read_addr[2]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 2.824      ; 3.571      ;
; -0.257 ; reset     ; ram_read_addr[3]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 2.823      ; 3.569      ;
; -0.257 ; reset     ; ram_read_addr[0]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 2.823      ; 3.569      ;
; -0.201 ; reset     ; ram_read_addr[12] ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 2.832      ; 3.522      ;
; -0.201 ; reset     ; ram_read_addr[11] ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 2.832      ; 3.522      ;
; -0.201 ; reset     ; ram_read_addr[10] ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 2.832      ; 3.522      ;
; -0.201 ; reset     ; ram_read_addr[9]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 2.832      ; 3.522      ;
; -0.201 ; reset     ; ram_read_addr[8]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 2.832      ; 3.522      ;
; -0.201 ; reset     ; ram_read_addr[7]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 2.832      ; 3.522      ;
; -0.201 ; reset     ; ram_read_addr[6]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 2.832      ; 3.522      ;
; -0.201 ; reset     ; ram_read_addr[5]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 2.832      ; 3.522      ;
; -0.201 ; reset     ; ram_read_addr[15] ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 2.832      ; 3.522      ;
; -0.201 ; reset     ; ram_read_addr[14] ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 2.832      ; 3.522      ;
; -0.201 ; reset     ; ram_read_addr[13] ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 2.832      ; 3.522      ;
; -0.136 ; reset     ; ram_read_addr[1]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 2.827      ; 3.452      ;
; -0.108 ; reset     ; ycc_even          ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 2.828      ; 3.425      ;
; 0.267  ; reset     ; ram_read_addr[12] ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 2.832      ; 3.554      ;
; 0.267  ; reset     ; ram_read_addr[11] ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 2.832      ; 3.554      ;
; 0.267  ; reset     ; ram_read_addr[10] ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 2.832      ; 3.554      ;
; 0.267  ; reset     ; ram_read_addr[9]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 2.832      ; 3.554      ;
; 0.267  ; reset     ; ram_read_addr[8]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 2.832      ; 3.554      ;
; 0.267  ; reset     ; ram_read_addr[7]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 2.832      ; 3.554      ;
; 0.267  ; reset     ; ram_read_addr[6]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 2.832      ; 3.554      ;
; 0.267  ; reset     ; ram_read_addr[5]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 2.832      ; 3.554      ;
; 0.267  ; reset     ; ram_read_addr[15] ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 2.832      ; 3.554      ;
; 0.267  ; reset     ; ram_read_addr[14] ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 2.832      ; 3.554      ;
; 0.267  ; reset     ; ram_read_addr[13] ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 2.832      ; 3.554      ;
; 0.281  ; reset     ; ram_read_addr[4]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 2.824      ; 3.532      ;
; 0.281  ; reset     ; ram_read_addr[2]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 2.824      ; 3.532      ;
; 0.283  ; reset     ; ram_read_addr[3]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 2.823      ; 3.529      ;
; 0.283  ; reset     ; ram_read_addr[0]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 2.823      ; 3.529      ;
; 0.380  ; reset     ; ycc_even          ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 2.828      ; 3.437      ;
; 0.425  ; reset     ; ram_read_addr[1]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 2.827      ; 3.391      ;
+--------+-----------+-------------------+--------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'vga:vga_output|pixel_clock'                                                                 ;
+-------+-----------+-------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+--------------+----------------------------+--------------+------------+------------+
; 0.076 ; reset     ; ram_read_addr[1]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 2.964      ; 3.241      ;
; 0.119 ; reset     ; ycc_even          ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 2.965      ; 3.285      ;
; 0.214 ; reset     ; ram_read_addr[3]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 2.959      ; 3.374      ;
; 0.214 ; reset     ; ram_read_addr[0]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 2.959      ; 3.374      ;
; 0.216 ; reset     ; ram_read_addr[4]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 2.960      ; 3.377      ;
; 0.216 ; reset     ; ram_read_addr[2]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 2.960      ; 3.377      ;
; 0.228 ; reset     ; ram_read_addr[12] ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 2.969      ; 3.398      ;
; 0.228 ; reset     ; ram_read_addr[11] ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 2.969      ; 3.398      ;
; 0.228 ; reset     ; ram_read_addr[10] ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 2.969      ; 3.398      ;
; 0.228 ; reset     ; ram_read_addr[9]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 2.969      ; 3.398      ;
; 0.228 ; reset     ; ram_read_addr[8]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 2.969      ; 3.398      ;
; 0.228 ; reset     ; ram_read_addr[7]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 2.969      ; 3.398      ;
; 0.228 ; reset     ; ram_read_addr[6]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 2.969      ; 3.398      ;
; 0.228 ; reset     ; ram_read_addr[5]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 2.969      ; 3.398      ;
; 0.228 ; reset     ; ram_read_addr[15] ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 2.969      ; 3.398      ;
; 0.228 ; reset     ; ram_read_addr[14] ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 2.969      ; 3.398      ;
; 0.228 ; reset     ; ram_read_addr[13] ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 2.969      ; 3.398      ;
; 0.597 ; reset     ; ycc_even          ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 2.965      ; 3.263      ;
; 0.624 ; reset     ; ram_read_addr[1]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 2.964      ; 3.289      ;
; 0.685 ; reset     ; ram_read_addr[12] ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 2.969      ; 3.355      ;
; 0.685 ; reset     ; ram_read_addr[11] ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 2.969      ; 3.355      ;
; 0.685 ; reset     ; ram_read_addr[10] ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 2.969      ; 3.355      ;
; 0.685 ; reset     ; ram_read_addr[9]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 2.969      ; 3.355      ;
; 0.685 ; reset     ; ram_read_addr[8]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 2.969      ; 3.355      ;
; 0.685 ; reset     ; ram_read_addr[7]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 2.969      ; 3.355      ;
; 0.685 ; reset     ; ram_read_addr[6]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 2.969      ; 3.355      ;
; 0.685 ; reset     ; ram_read_addr[5]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 2.969      ; 3.355      ;
; 0.685 ; reset     ; ram_read_addr[15] ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 2.969      ; 3.355      ;
; 0.685 ; reset     ; ram_read_addr[14] ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 2.969      ; 3.355      ;
; 0.685 ; reset     ; ram_read_addr[13] ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 2.969      ; 3.355      ;
; 0.741 ; reset     ; ram_read_addr[3]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 2.959      ; 3.401      ;
; 0.741 ; reset     ; ram_read_addr[0]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 2.959      ; 3.401      ;
; 0.742 ; reset     ; ram_read_addr[4]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 2.960      ; 3.403      ;
; 0.742 ; reset     ; ram_read_addr[2]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 2.960      ; 3.403      ;
+-------+-----------+-------------------+--------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'i2c:i2c_master|available'                                                                                     ;
+-------+-----------+---------------------------------------+--------------+--------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                               ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------+--------------+--------------------------+--------------+------------+------------+
; 0.297 ; reset     ; i2c_config_state.DONE_CONFIG_1131     ; reset        ; i2c:i2c_master|available ; 0.000        ; 1.429      ; 1.746      ;
; 0.355 ; reset     ; i2c_config_state.I2C_DATA_CONFIG_1161 ; reset        ; i2c:i2c_master|available ; 0.000        ; 1.367      ; 1.742      ;
; 0.358 ; reset     ; i2c_config_state.I2C_ADDR_FREE_1171   ; reset        ; i2c:i2c_master|available ; 0.000        ; 1.365      ; 1.743      ;
; 0.362 ; reset     ; i2c_config_state.I2C_ADDR_BUSY_1181   ; reset        ; i2c:i2c_master|available ; 0.000        ; 1.363      ; 1.745      ;
; 0.362 ; reset     ; i2c_config_state.I2C_DATA_BUSY_1151   ; reset        ; i2c:i2c_master|available ; 0.000        ; 1.363      ; 1.745      ;
; 0.364 ; reset     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; reset        ; i2c:i2c_master|available ; 0.000        ; 1.362      ; 1.746      ;
; 0.379 ; reset     ; i2c_config_state.INIT_CONFIG_1201     ; reset        ; i2c:i2c_master|available ; 0.000        ; 1.367      ; 1.766      ;
; 0.569 ; reset     ; i2c_config_state.I2C_DATA_FREE_1141   ; reset        ; i2c:i2c_master|available ; 0.000        ; 1.284      ; 1.873      ;
; 0.783 ; reset     ; i2c_config_state.DONE_CONFIG_1131     ; reset        ; i2c:i2c_master|available ; -0.500       ; 1.429      ; 1.732      ;
; 0.823 ; reset     ; i2c_config_state.INIT_CONFIG_1201     ; reset        ; i2c:i2c_master|available ; -0.500       ; 1.367      ; 1.710      ;
; 0.842 ; reset     ; i2c_config_state.I2C_DATA_CONFIG_1161 ; reset        ; i2c:i2c_master|available ; -0.500       ; 1.367      ; 1.729      ;
; 0.845 ; reset     ; i2c_config_state.I2C_ADDR_FREE_1171   ; reset        ; i2c:i2c_master|available ; -0.500       ; 1.365      ; 1.730      ;
; 0.848 ; reset     ; i2c_config_state.I2C_ADDR_BUSY_1181   ; reset        ; i2c:i2c_master|available ; -0.500       ; 1.363      ; 1.731      ;
; 0.849 ; reset     ; i2c_config_state.I2C_DATA_BUSY_1151   ; reset        ; i2c:i2c_master|available ; -0.500       ; 1.363      ; 1.732      ;
; 0.850 ; reset     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; reset        ; i2c:i2c_master|available ; -0.500       ; 1.362      ; 1.732      ;
; 1.059 ; reset     ; i2c_config_state.I2C_DATA_FREE_1141   ; reset        ; i2c:i2c_master|available ; -0.500       ; 1.284      ; 1.863      ;
+-------+-----------+---------------------------------------+--------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'td_clk27'                                                                                               ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.517 ; reset     ; ycc2rgb:ycc2rgb_converter|r[2]               ; reset        ; td_clk27    ; 0.000        ; 2.786      ; 3.504      ;
; 0.517 ; reset     ; ycc2rgb:ycc2rgb_converter|r[4]               ; reset        ; td_clk27    ; 0.000        ; 2.786      ; 3.504      ;
; 0.517 ; reset     ; ycc2rgb:ycc2rgb_converter|r[5]               ; reset        ; td_clk27    ; 0.000        ; 2.786      ; 3.504      ;
; 0.517 ; reset     ; ycc2rgb:ycc2rgb_converter|r[6]               ; reset        ; td_clk27    ; 0.000        ; 2.786      ; 3.504      ;
; 0.518 ; reset     ; adv7180:decoder|\hs_manager:state.waiting    ; reset        ; td_clk27    ; 0.000        ; 2.790      ; 3.509      ;
; 0.518 ; reset     ; adv7180:decoder|\hs_manager:state.idle       ; reset        ; td_clk27    ; 0.000        ; 2.790      ; 3.509      ;
; 0.518 ; reset     ; adv7180:decoder|\hs_manager:state.transition ; reset        ; td_clk27    ; 0.000        ; 2.790      ; 3.509      ;
; 0.527 ; reset     ; ycc2rgb:ycc2rgb_converter|r[0]               ; reset        ; td_clk27    ; 0.000        ; 2.785      ; 3.513      ;
; 0.527 ; reset     ; ycc2rgb:ycc2rgb_converter|r[1]               ; reset        ; td_clk27    ; 0.000        ; 2.785      ; 3.513      ;
; 0.527 ; reset     ; ycc2rgb:ycc2rgb_converter|r[3]               ; reset        ; td_clk27    ; 0.000        ; 2.785      ; 3.513      ;
; 0.527 ; reset     ; ycc2rgb:ycc2rgb_converter|r[7]               ; reset        ; td_clk27    ; 0.000        ; 2.785      ; 3.513      ;
; 0.566 ; reset     ; ycc2rgb:ycc2rgb_converter|g[0]               ; reset        ; td_clk27    ; 0.000        ; 2.791      ; 3.558      ;
; 0.566 ; reset     ; ycc2rgb:ycc2rgb_converter|g[1]               ; reset        ; td_clk27    ; 0.000        ; 2.791      ; 3.558      ;
; 0.566 ; reset     ; ycc2rgb:ycc2rgb_converter|g[3]               ; reset        ; td_clk27    ; 0.000        ; 2.791      ; 3.558      ;
; 0.566 ; reset     ; ycc2rgb:ycc2rgb_converter|g[4]               ; reset        ; td_clk27    ; 0.000        ; 2.791      ; 3.558      ;
; 0.566 ; reset     ; ycc2rgb:ycc2rgb_converter|g[5]               ; reset        ; td_clk27    ; 0.000        ; 2.791      ; 3.558      ;
; 0.566 ; reset     ; ycc2rgb:ycc2rgb_converter|g[6]               ; reset        ; td_clk27    ; 0.000        ; 2.791      ; 3.558      ;
; 0.566 ; reset     ; ycc2rgb:ycc2rgb_converter|g[7]               ; reset        ; td_clk27    ; 0.000        ; 2.791      ; 3.558      ;
; 0.570 ; reset     ; adv7180:decoder|\vs_manager:state.waiting    ; reset        ; td_clk27    ; 0.000        ; 2.783      ; 3.554      ;
; 0.570 ; reset     ; adv7180:decoder|\vs_manager:state.idle       ; reset        ; td_clk27    ; 0.000        ; 2.783      ; 3.554      ;
; 0.570 ; reset     ; adv7180:decoder|\vs_manager:state.transition ; reset        ; td_clk27    ; 0.000        ; 2.783      ; 3.554      ;
; 0.570 ; reset     ; adv7180:decoder|vs_flag                      ; reset        ; td_clk27    ; 0.000        ; 2.783      ; 3.554      ;
; 0.570 ; reset     ; adv7180:decoder|hs_flag                      ; reset        ; td_clk27    ; 0.000        ; 2.783      ; 3.554      ;
; 0.574 ; reset     ; ycc2rgb:ycc2rgb_converter|b[0]               ; reset        ; td_clk27    ; 0.000        ; 2.786      ; 3.561      ;
; 0.574 ; reset     ; ycc2rgb:ycc2rgb_converter|b[1]               ; reset        ; td_clk27    ; 0.000        ; 2.786      ; 3.561      ;
; 0.574 ; reset     ; ycc2rgb:ycc2rgb_converter|b[3]               ; reset        ; td_clk27    ; 0.000        ; 2.786      ; 3.561      ;
; 0.574 ; reset     ; ycc2rgb:ycc2rgb_converter|b[4]               ; reset        ; td_clk27    ; 0.000        ; 2.786      ; 3.561      ;
; 0.585 ; reset     ; ycc2rgb:ycc2rgb_converter|b[2]               ; reset        ; td_clk27    ; 0.000        ; 2.787      ; 3.573      ;
; 0.585 ; reset     ; ycc2rgb:ycc2rgb_converter|b[5]               ; reset        ; td_clk27    ; 0.000        ; 2.787      ; 3.573      ;
; 0.585 ; reset     ; ycc2rgb:ycc2rgb_converter|b[6]               ; reset        ; td_clk27    ; 0.000        ; 2.787      ; 3.573      ;
; 0.585 ; reset     ; ycc2rgb:ycc2rgb_converter|b[7]               ; reset        ; td_clk27    ; 0.000        ; 2.787      ; 3.573      ;
; 0.589 ; reset     ; ycc2rgb:ycc2rgb_converter|g[2]               ; reset        ; td_clk27    ; 0.000        ; 2.790      ; 3.580      ;
; 0.863 ; reset     ; \decoder_clock:clock_count[10]               ; reset        ; td_clk27    ; 0.000        ; 2.692      ; 3.756      ;
; 0.863 ; reset     ; \decoder_clock:clock_count[17]               ; reset        ; td_clk27    ; 0.000        ; 2.692      ; 3.756      ;
; 0.863 ; reset     ; \decoder_clock:clock_count[19]               ; reset        ; td_clk27    ; 0.000        ; 2.692      ; 3.756      ;
; 0.863 ; reset     ; \decoder_clock:clock_count[24]               ; reset        ; td_clk27    ; 0.000        ; 2.692      ; 3.756      ;
; 0.863 ; reset     ; led_count[0]                                 ; reset        ; td_clk27    ; 0.000        ; 2.692      ; 3.756      ;
; 0.863 ; reset     ; led_count[1]                                 ; reset        ; td_clk27    ; 0.000        ; 2.692      ; 3.756      ;
; 0.863 ; reset     ; led_count[2]                                 ; reset        ; td_clk27    ; 0.000        ; 2.692      ; 3.756      ;
; 0.869 ; reset     ; adv7180:decoder|state.READ                   ; reset        ; td_clk27    ; 0.000        ; 2.744      ; 3.814      ;
; 0.869 ; reset     ; adv7180:decoder|state.VS_RESET               ; reset        ; td_clk27    ; 0.000        ; 2.744      ; 3.814      ;
; 0.913 ; reset     ; \decoder_clock:clock_count[7]                ; reset        ; td_clk27    ; 0.000        ; 2.699      ; 3.813      ;
; 0.913 ; reset     ; \decoder_clock:clock_count[12]               ; reset        ; td_clk27    ; 0.000        ; 2.699      ; 3.813      ;
; 0.913 ; reset     ; \decoder_clock:clock_count[13]               ; reset        ; td_clk27    ; 0.000        ; 2.699      ; 3.813      ;
; 0.913 ; reset     ; \decoder_clock:clock_count[14]               ; reset        ; td_clk27    ; 0.000        ; 2.699      ; 3.813      ;
; 0.913 ; reset     ; \decoder_clock:clock_count[6]                ; reset        ; td_clk27    ; 0.000        ; 2.699      ; 3.813      ;
; 0.930 ; reset     ; \decoder_clock:clock_count[15]               ; reset        ; td_clk27    ; 0.000        ; 2.677      ; 3.808      ;
; 0.930 ; reset     ; \decoder_clock:clock_count[16]               ; reset        ; td_clk27    ; 0.000        ; 2.677      ; 3.808      ;
; 0.930 ; reset     ; \decoder_clock:clock_count[23]               ; reset        ; td_clk27    ; 0.000        ; 2.677      ; 3.808      ;
; 0.935 ; reset     ; \decoder_clock:clock_count[18]               ; reset        ; td_clk27    ; 0.000        ; 2.693      ; 3.829      ;
; 0.935 ; reset     ; \decoder_clock:clock_count[20]               ; reset        ; td_clk27    ; 0.000        ; 2.693      ; 3.829      ;
; 0.935 ; reset     ; \decoder_clock:clock_count[21]               ; reset        ; td_clk27    ; 0.000        ; 2.693      ; 3.829      ;
; 0.935 ; reset     ; \decoder_clock:clock_count[22]               ; reset        ; td_clk27    ; 0.000        ; 2.693      ; 3.829      ;
; 0.935 ; reset     ; \decoder_clock:clock_count[25]               ; reset        ; td_clk27    ; 0.000        ; 2.693      ; 3.829      ;
; 0.935 ; reset     ; \decoder_clock:clock_count[26]               ; reset        ; td_clk27    ; 0.000        ; 2.693      ; 3.829      ;
; 0.935 ; reset     ; \decoder_clock:clock_count[27]               ; reset        ; td_clk27    ; 0.000        ; 2.693      ; 3.829      ;
; 0.935 ; reset     ; \decoder_clock:clock_count[28]               ; reset        ; td_clk27    ; 0.000        ; 2.693      ; 3.829      ;
; 0.935 ; reset     ; \decoder_clock:clock_count[29]               ; reset        ; td_clk27    ; 0.000        ; 2.693      ; 3.829      ;
; 0.935 ; reset     ; \decoder_clock:clock_count[30]               ; reset        ; td_clk27    ; 0.000        ; 2.693      ; 3.829      ;
; 0.955 ; reset     ; \decoder_clock:clock_count[0]                ; reset        ; td_clk27    ; 0.000        ; 2.700      ; 3.856      ;
; 0.955 ; reset     ; \decoder_clock:clock_count[1]                ; reset        ; td_clk27    ; 0.000        ; 2.700      ; 3.856      ;
; 0.955 ; reset     ; \decoder_clock:clock_count[2]                ; reset        ; td_clk27    ; 0.000        ; 2.700      ; 3.856      ;
; 0.955 ; reset     ; \decoder_clock:clock_count[3]                ; reset        ; td_clk27    ; 0.000        ; 2.700      ; 3.856      ;
; 0.955 ; reset     ; \decoder_clock:clock_count[4]                ; reset        ; td_clk27    ; 0.000        ; 2.700      ; 3.856      ;
; 0.955 ; reset     ; \decoder_clock:clock_count[5]                ; reset        ; td_clk27    ; 0.000        ; 2.700      ; 3.856      ;
; 0.955 ; reset     ; \decoder_clock:clock_count[8]                ; reset        ; td_clk27    ; 0.000        ; 2.700      ; 3.856      ;
; 0.955 ; reset     ; \decoder_clock:clock_count[9]                ; reset        ; td_clk27    ; 0.000        ; 2.700      ; 3.856      ;
; 0.955 ; reset     ; \decoder_clock:clock_count[11]               ; reset        ; td_clk27    ; 0.000        ; 2.700      ; 3.856      ;
; 0.964 ; reset     ; led_count[3]                                 ; reset        ; td_clk27    ; 0.000        ; 2.677      ; 3.842      ;
; 1.001 ; reset     ; ycc2rgb:ycc2rgb_converter|r[2]               ; reset        ; td_clk27    ; -0.500       ; 2.786      ; 3.488      ;
; 1.001 ; reset     ; ycc2rgb:ycc2rgb_converter|r[4]               ; reset        ; td_clk27    ; -0.500       ; 2.786      ; 3.488      ;
; 1.001 ; reset     ; ycc2rgb:ycc2rgb_converter|r[5]               ; reset        ; td_clk27    ; -0.500       ; 2.786      ; 3.488      ;
; 1.001 ; reset     ; ycc2rgb:ycc2rgb_converter|r[6]               ; reset        ; td_clk27    ; -0.500       ; 2.786      ; 3.488      ;
; 1.010 ; reset     ; ycc2rgb:ycc2rgb_converter|r[0]               ; reset        ; td_clk27    ; -0.500       ; 2.785      ; 3.496      ;
; 1.010 ; reset     ; ycc2rgb:ycc2rgb_converter|r[1]               ; reset        ; td_clk27    ; -0.500       ; 2.785      ; 3.496      ;
; 1.010 ; reset     ; ycc2rgb:ycc2rgb_converter|r[3]               ; reset        ; td_clk27    ; -0.500       ; 2.785      ; 3.496      ;
; 1.010 ; reset     ; ycc2rgb:ycc2rgb_converter|r[7]               ; reset        ; td_clk27    ; -0.500       ; 2.785      ; 3.496      ;
; 1.052 ; reset     ; ycc2rgb:ycc2rgb_converter|g[0]               ; reset        ; td_clk27    ; -0.500       ; 2.791      ; 3.544      ;
; 1.052 ; reset     ; ycc2rgb:ycc2rgb_converter|g[1]               ; reset        ; td_clk27    ; -0.500       ; 2.791      ; 3.544      ;
; 1.052 ; reset     ; ycc2rgb:ycc2rgb_converter|g[3]               ; reset        ; td_clk27    ; -0.500       ; 2.791      ; 3.544      ;
; 1.052 ; reset     ; ycc2rgb:ycc2rgb_converter|g[4]               ; reset        ; td_clk27    ; -0.500       ; 2.791      ; 3.544      ;
; 1.052 ; reset     ; ycc2rgb:ycc2rgb_converter|g[5]               ; reset        ; td_clk27    ; -0.500       ; 2.791      ; 3.544      ;
; 1.052 ; reset     ; ycc2rgb:ycc2rgb_converter|g[6]               ; reset        ; td_clk27    ; -0.500       ; 2.791      ; 3.544      ;
; 1.052 ; reset     ; ycc2rgb:ycc2rgb_converter|g[7]               ; reset        ; td_clk27    ; -0.500       ; 2.791      ; 3.544      ;
; 1.052 ; reset     ; ycc2rgb:ycc2rgb_converter|b[0]               ; reset        ; td_clk27    ; -0.500       ; 2.786      ; 3.539      ;
; 1.052 ; reset     ; ycc2rgb:ycc2rgb_converter|b[1]               ; reset        ; td_clk27    ; -0.500       ; 2.786      ; 3.539      ;
; 1.052 ; reset     ; ycc2rgb:ycc2rgb_converter|b[3]               ; reset        ; td_clk27    ; -0.500       ; 2.786      ; 3.539      ;
; 1.052 ; reset     ; ycc2rgb:ycc2rgb_converter|b[4]               ; reset        ; td_clk27    ; -0.500       ; 2.786      ; 3.539      ;
; 1.071 ; reset     ; ycc2rgb:ycc2rgb_converter|b[2]               ; reset        ; td_clk27    ; -0.500       ; 2.787      ; 3.559      ;
; 1.071 ; reset     ; ycc2rgb:ycc2rgb_converter|b[5]               ; reset        ; td_clk27    ; -0.500       ; 2.787      ; 3.559      ;
; 1.071 ; reset     ; ycc2rgb:ycc2rgb_converter|b[6]               ; reset        ; td_clk27    ; -0.500       ; 2.787      ; 3.559      ;
; 1.071 ; reset     ; ycc2rgb:ycc2rgb_converter|b[7]               ; reset        ; td_clk27    ; -0.500       ; 2.787      ; 3.559      ;
; 1.073 ; reset     ; ycc2rgb:ycc2rgb_converter|g[2]               ; reset        ; td_clk27    ; -0.500       ; 2.790      ; 3.564      ;
; 1.184 ; reset     ; adv7180:decoder|\hs_manager:state.waiting    ; reset        ; td_clk27    ; -0.500       ; 2.790      ; 3.675      ;
; 1.184 ; reset     ; adv7180:decoder|\hs_manager:state.idle       ; reset        ; td_clk27    ; -0.500       ; 2.790      ; 3.675      ;
; 1.184 ; reset     ; adv7180:decoder|\hs_manager:state.transition ; reset        ; td_clk27    ; -0.500       ; 2.790      ; 3.675      ;
; 1.231 ; reset     ; adv7180:decoder|\vs_manager:state.waiting    ; reset        ; td_clk27    ; -0.500       ; 2.783      ; 3.715      ;
; 1.231 ; reset     ; adv7180:decoder|\vs_manager:state.idle       ; reset        ; td_clk27    ; -0.500       ; 2.783      ; 3.715      ;
; 1.231 ; reset     ; adv7180:decoder|\vs_manager:state.transition ; reset        ; td_clk27    ; -0.500       ; 2.783      ; 3.715      ;
; 1.231 ; reset     ; adv7180:decoder|vs_flag                      ; reset        ; td_clk27    ; -0.500       ; 2.783      ; 3.715      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'i2c_config_state.I2C_ADDR_BUSY_1181'                                                                                     ;
+-------+-----------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                               ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; 0.534 ; reset     ; i2c_status_led$latch                  ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 1.383      ; 1.937      ;
; 0.750 ; reset     ; i2c_config_state.DONE_CONFIG_1131     ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.962      ; 1.732      ;
; 0.790 ; reset     ; i2c_config_state.INIT_CONFIG_1201     ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.900      ; 1.710      ;
; 0.809 ; reset     ; i2c_config_state.I2C_DATA_CONFIG_1161 ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.900      ; 1.729      ;
; 0.812 ; reset     ; i2c_config_state.I2C_ADDR_FREE_1171   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.898      ; 1.730      ;
; 0.816 ; reset     ; i2c_config_state.I2C_DATA_BUSY_1151   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.896      ; 1.732      ;
; 0.817 ; reset     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.895      ; 1.732      ;
; 1.026 ; reset     ; i2c_config_state.I2C_DATA_FREE_1141   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.817      ; 1.863      ;
; 1.049 ; reset     ; i2c_status_led$latch                  ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; 1.383      ; 1.952      ;
; 1.264 ; reset     ; i2c_config_state.DONE_CONFIG_1131     ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; 0.962      ; 1.746      ;
; 1.322 ; reset     ; i2c_config_state.I2C_DATA_CONFIG_1161 ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; 0.900      ; 1.742      ;
; 1.325 ; reset     ; i2c_config_state.I2C_ADDR_FREE_1171   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; 0.898      ; 1.743      ;
; 1.329 ; reset     ; i2c_config_state.I2C_DATA_BUSY_1151   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; 0.896      ; 1.745      ;
; 1.331 ; reset     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; 0.895      ; 1.746      ;
; 1.346 ; reset     ; i2c_config_state.INIT_CONFIG_1201     ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; 0.900      ; 1.766      ;
; 1.536 ; reset     ; i2c_config_state.I2C_DATA_FREE_1141   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; 0.817      ; 1.873      ;
+-------+-----------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk50'                                                                                         ;
+-------+-----------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.950 ; reset     ; i2c:i2c_master|i2c_s.START          ; reset        ; clk50       ; 0.000        ; 2.752      ; 3.903      ;
; 0.950 ; reset     ; i2c:i2c_master|i2c_s.STOP           ; reset        ; clk50       ; 0.000        ; 2.752      ; 3.903      ;
; 0.950 ; reset     ; i2c:i2c_master|i2c_s.ADDRESS        ; reset        ; clk50       ; 0.000        ; 2.752      ; 3.903      ;
; 0.950 ; reset     ; i2c:i2c_master|i2c_s.INIT           ; reset        ; clk50       ; 0.000        ; 2.752      ; 3.903      ;
; 0.950 ; reset     ; i2c:i2c_master|\i2c_manager:writing ; reset        ; clk50       ; 0.000        ; 2.748      ; 3.899      ;
; 0.950 ; reset     ; i2c:i2c_master|i2c_s.DATA           ; reset        ; clk50       ; 0.000        ; 2.752      ; 3.903      ;
; 0.985 ; reset     ; i2c:i2c_master|error                ; reset        ; clk50       ; 0.000        ; 2.742      ; 3.928      ;
; 1.256 ; reset     ; i2c:i2c_master|\i2c_manager:writing ; reset        ; clk50       ; -0.500       ; 2.748      ; 3.705      ;
; 1.395 ; reset     ; i2c:i2c_master|i2c_s.START          ; reset        ; clk50       ; -0.500       ; 2.752      ; 3.848      ;
; 1.395 ; reset     ; i2c:i2c_master|i2c_s.STOP           ; reset        ; clk50       ; -0.500       ; 2.752      ; 3.848      ;
; 1.395 ; reset     ; i2c:i2c_master|i2c_s.ADDRESS        ; reset        ; clk50       ; -0.500       ; 2.752      ; 3.848      ;
; 1.395 ; reset     ; i2c:i2c_master|i2c_s.INIT           ; reset        ; clk50       ; -0.500       ; 2.752      ; 3.848      ;
; 1.395 ; reset     ; i2c:i2c_master|i2c_s.DATA           ; reset        ; clk50       ; -0.500       ; 2.752      ; 3.848      ;
; 1.443 ; reset     ; i2c:i2c_master|error                ; reset        ; clk50       ; -0.500       ; 2.742      ; 3.886      ;
+-------+-----------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'td_clk27'                                                                                                                                     ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; td_clk27 ; Rise       ; td_clk27                                                                                                   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~portb_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a121~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a121~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Fall       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a121~porta_we_reg       ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk50'                                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk50 ; Rise       ; clk50                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_buffer[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_buffer[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[11]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[12]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[13]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[14]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[15]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[16]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[17]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[18]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[19]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[20]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[21]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[22]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[23]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[24]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[25]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[26]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[27]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[28]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[29]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[30]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:writing         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|available                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|error                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.ADDRESS                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.DATA                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.INIT                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.START                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.STOP                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|scl_write                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|sda_enable                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|sda_write                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; vga:vga_output|pixel_clock                  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[0]  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[10] ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[11] ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[12] ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[13] ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[14] ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[1]  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[2]  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[3]  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[4]  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[5]  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[6]  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[7]  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[9]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[15] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[16] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[17] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[18] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[19] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[20] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[21] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[22] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[23] ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'reset'                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|o        ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; i2c_din[6]           ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; i2c_write_en|datad   ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; i2c_din[6]~1|datad   ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; i2c_din[6]~0|datac   ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; i2c_din[6]~0|combout ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; reset ; Rise       ; i2c_din[6]|datad     ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; reset ; Fall       ; i2c_write_en         ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; i2c_din[6]~1|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|i        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|i        ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; reset ; Rise       ; i2c_din[6]~1|combout ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; i2c_write_en         ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; i2c_din[6]|datad     ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; reset ; Rise       ; i2c_din[6]~0|combout ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; reset ; Rise       ; i2c_din[6]~0|datac   ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; reset ; Rise       ; i2c_din[6]~1|datad   ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; reset ; Rise       ; i2c_write_en|datad   ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; reset ; Fall       ; i2c_din[6]           ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|o        ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'vga:vga_output|pixel_clock'                                                              ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[10]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[11]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[12]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[13]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[14]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[15]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[8]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[9]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[8]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[9]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync_out ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[8]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[9]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|vert_sync      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|vert_sync_out  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|video_on_h     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|video_on_v     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[0]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[10]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[11]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[12]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[13]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[14]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[15]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[16]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[17]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[18]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[19]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[1]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[20]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[21]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[22]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[23]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[2]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[3]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[4]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[5]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[6]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[7]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[8]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[9]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ycc_even                      ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[0]   ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[1]   ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[2]   ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[3]   ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[4]   ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[5]   ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[6]   ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[7]   ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[8]   ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|vert_sync      ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|vert_sync_out  ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|video_on_v     ;
; 0.225  ; 0.443        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[0]     ;
; 0.225  ; 0.443        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[1]     ;
; 0.225  ; 0.443        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[2]     ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i2c_config_state.I2C_ADDR_BUSY_1181'                                                                           ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------------------+
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; WideOr0|combout                             ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_DATA_FREE_1141         ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_din[6]                                  ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_status_led$latch                        ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_status_led$latch|datac                  ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_DATA_FREE_1141|datad   ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; WideOr0|dataa                               ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_din[6]|datad                            ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.DONE_CONFIG_1131           ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_din[6]~1|dataa                          ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; Selector1~1|combout                         ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; Selector1~1|datad                           ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_din[6]~1|combout                        ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_DATA_BUSY_1151|datac   ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_ADDR_BUSY_1181|datac   ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG_1191|datac ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_ADDR_FREE_1171|datac   ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_DATA_CONFIG_1161|datac ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.INIT_CONFIG_1201|datac     ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.DONE_CONFIG_1131|datab     ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_ADDR_CONFIG_1191       ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_ADDR_FREE_1171         ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_DATA_CONFIG_1161       ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.INIT_CONFIG_1201           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_ADDR_FREE_1171         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_DATA_BUSY_1151         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_DATA_BUSY_1151         ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_ADDR_CONFIG_1191       ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_DATA_CONFIG_1161       ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.INIT_CONFIG_1201           ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.DONE_CONFIG_1131|datab     ;
; 0.509 ; 0.509        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG_1191|datac ;
; 0.509 ; 0.509        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_DATA_CONFIG_1161|datac ;
; 0.509 ; 0.509        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.INIT_CONFIG_1201|datac     ;
; 0.510 ; 0.510        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_ADDR_BUSY_1181|datac   ;
; 0.510 ; 0.510        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_ADDR_FREE_1171|datac   ;
; 0.510 ; 0.510        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_DATA_BUSY_1151|datac   ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_din[6]~1|combout                        ;
; 0.527 ; 0.527        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; Selector1~1|datad                           ;
; 0.536 ; 0.536        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; Selector1~1|combout                         ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.DONE_CONFIG_1131           ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_din[6]~1|dataa                          ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_din[6]|datad                            ;
; 0.549 ; 0.549        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; WideOr0|dataa                               ;
; 0.554 ; 0.554        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_DATA_FREE_1141|datad   ;
; 0.562 ; 0.562        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_status_led$latch|datac                  ;
; 0.567 ; 0.567        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_status_led$latch                        ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_din[6]                                  ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_DATA_FREE_1141         ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; WideOr0|combout                             ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i2c:i2c_master|available'                                                                           ;
+-------+--------------+----------------+------------------+--------------------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+--------------------------+------------+---------------------------------------------+
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_DATA_BUSY_1151|datac   ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181|datac   ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_ADDR_CONFIG_1191|datac ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_ADDR_FREE_1171|datac   ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_DATA_CONFIG_1161|datac ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; i2c_config_state.INIT_CONFIG_1201|datac     ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; i2c_config_state.DONE_CONFIG_1131|datab     ;
; 0.455 ; 0.455        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_DATA_BUSY_1151         ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_DATA_FREE_1141         ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_ADDR_BUSY_1181         ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG_1191       ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_ADDR_FREE_1171         ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_DATA_CONFIG_1161       ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Fall       ; i2c_config_state.INIT_CONFIG_1201           ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; Selector1~1|datab                           ;
; 0.489 ; 0.489        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_DATA_FREE_1141|datad   ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; Selector1~1|combout                         ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Fall       ; i2c_config_state.DONE_CONFIG_1131           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; i2c_master|available|q                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; i2c_master|available|q                      ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; Selector1~1|combout                         ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Fall       ; i2c_config_state.DONE_CONFIG_1131           ;
; 0.510 ; 0.510        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_DATA_FREE_1141|datad   ;
; 0.527 ; 0.527        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; Selector1~1|datab                           ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG_1191       ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_DATA_CONFIG_1161       ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Fall       ; i2c_config_state.INIT_CONFIG_1201           ;
; 0.543 ; 0.543        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_ADDR_BUSY_1181         ;
; 0.543 ; 0.543        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_ADDR_FREE_1171         ;
; 0.543 ; 0.543        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_DATA_BUSY_1151         ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_DATA_FREE_1141         ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; i2c_config_state.DONE_CONFIG_1131|datab     ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_ADDR_CONFIG_1191|datac ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_DATA_CONFIG_1161|datac ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; i2c_config_state.INIT_CONFIG_1201|datac     ;
; 0.553 ; 0.553        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181|datac   ;
; 0.553 ; 0.553        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_ADDR_FREE_1171|datac   ;
; 0.553 ; 0.553        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_DATA_BUSY_1151|datac   ;
+-------+--------------+----------------+------------------+--------------------------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; reset       ; clk50                      ; 1.638 ; 1.545 ; Rise       ; clk50                      ;
; reset       ; td_clk27                   ; 1.528 ; 1.404 ; Rise       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; 4.856 ; 5.118 ; Rise       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; 4.600 ; 4.854 ; Rise       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; 4.856 ; 5.118 ; Rise       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; 3.750 ; 4.154 ; Rise       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; 4.715 ; 4.956 ; Rise       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; 3.892 ; 4.204 ; Rise       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; 4.213 ; 4.570 ; Rise       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; 3.723 ; 4.131 ; Rise       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; 3.980 ; 4.335 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; 1.839 ; 1.855 ; Fall       ; td_clk27                   ;
; td_hs       ; td_clk27                   ; 4.506 ; 4.871 ; Fall       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; 4.449 ; 4.855 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; 0.549 ; 0.597 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; reset       ; clk50                      ; -1.051 ; -0.891 ; Rise       ; clk50                      ;
; reset       ; td_clk27                   ; -0.926 ; -0.702 ; Rise       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; -2.720 ; -3.099 ; Rise       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; -2.915 ; -3.248 ; Rise       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; -2.854 ; -3.253 ; Rise       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; -2.720 ; -3.099 ; Rise       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; -2.982 ; -3.313 ; Rise       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; -2.920 ; -3.238 ; Rise       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; -2.736 ; -3.110 ; Rise       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; -2.836 ; -3.219 ; Rise       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; -2.888 ; -3.198 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; -0.915 ; -0.832 ; Fall       ; td_clk27                   ;
; td_hs       ; td_clk27                   ; -3.110 ; -3.488 ; Fall       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; -2.987 ; -3.356 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; -0.151 ; -0.174 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+---------------------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port                 ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+---------------------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; gpio_i2c_clk              ; clk50                               ; 7.550  ; 7.573  ; Rise       ; clk50                               ;
; gpio_i2c_data             ; clk50                               ; 10.701 ; 10.311 ; Rise       ; clk50                               ;
; i2c_clk                   ; clk50                               ; 9.935  ; 9.802  ; Rise       ; clk50                               ;
; i2c_data                  ; clk50                               ; 10.343 ; 10.138 ; Rise       ; clk50                               ;
; i2c_error                 ; clk50                               ; 7.734  ; 7.590  ; Rise       ; clk50                               ;
; i2c_internal_segments[*]  ; clk50                               ; 11.491 ; 11.490 ; Rise       ; clk50                               ;
;  i2c_internal_segments[0] ; clk50                               ; 11.163 ; 11.418 ; Rise       ; clk50                               ;
;  i2c_internal_segments[2] ; clk50                               ; 11.404 ; 10.973 ; Rise       ; clk50                               ;
;  i2c_internal_segments[3] ; clk50                               ; 11.491 ; 11.391 ; Rise       ; clk50                               ;
;  i2c_internal_segments[4] ; clk50                               ; 11.078 ; 11.490 ; Rise       ; clk50                               ;
;  i2c_internal_segments[5] ; clk50                               ; 10.872 ; 11.138 ; Rise       ; clk50                               ;
;  i2c_internal_segments[6] ; clk50                               ; 9.754  ; 9.975  ; Rise       ; clk50                               ;
; i2c_state_segments[*]     ; i2c:i2c_master|available            ; 10.552 ; 10.295 ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[0]    ; i2c:i2c_master|available            ; 7.955  ; 8.219  ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[2]    ; i2c:i2c_master|available            ; 9.340  ; 9.062  ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[3]    ; i2c:i2c_master|available            ; 8.688  ; 8.988  ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[4]    ; i2c:i2c_master|available            ; 8.974  ; 8.977  ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[5]    ; i2c:i2c_master|available            ; 10.552 ; 10.295 ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[6]    ; i2c:i2c_master|available            ; 7.570  ; 7.533  ; Fall       ; i2c:i2c_master|available            ;
; i2c_state_segments[*]     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 10.085 ; 9.828  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[0]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 7.488  ; 7.752  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[2]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 8.873  ; 8.595  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[3]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 8.221  ; 8.521  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[4]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 8.507  ; 8.510  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[5]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 10.085 ; 9.828  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[6]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 7.103  ; 7.066  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
; i2c_status_led            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 6.041  ; 5.936  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
; reset_led                 ; reset                               ; 7.433  ; 7.670  ; Rise       ; reset                               ;
; td_reset                  ; reset                               ; 8.322  ; 8.630  ; Rise       ; reset                               ;
; reset_led                 ; reset                               ; 7.433  ; 7.670  ; Fall       ; reset                               ;
; td_reset                  ; reset                               ; 8.322  ; 8.630  ; Fall       ; reset                               ;
; segments_out[*]           ; td_clk27                            ; 10.418 ; 10.224 ; Rise       ; td_clk27                            ;
;  segments_out[0]          ; td_clk27                            ; 8.595  ; 8.563  ; Rise       ; td_clk27                            ;
;  segments_out[1]          ; td_clk27                            ; 9.221  ; 9.188  ; Rise       ; td_clk27                            ;
;  segments_out[2]          ; td_clk27                            ; 10.418 ; 10.224 ; Rise       ; td_clk27                            ;
;  segments_out[3]          ; td_clk27                            ; 7.441  ; 7.341  ; Rise       ; td_clk27                            ;
;  segments_out[4]          ; td_clk27                            ; 7.080  ; 6.999  ; Rise       ; td_clk27                            ;
;  segments_out[5]          ; td_clk27                            ; 9.287  ; 9.266  ; Rise       ; td_clk27                            ;
;  segments_out[6]          ; td_clk27                            ; 8.146  ; 8.286  ; Rise       ; td_clk27                            ;
; vga_blank                 ; vga:vga_output|pixel_clock          ; 10.850 ; 10.518 ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_clk                   ; vga:vga_output|pixel_clock          ; 3.657  ;        ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_hs                    ; vga:vga_output|pixel_clock          ; 8.791  ; 8.713  ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_vs                    ; vga:vga_output|pixel_clock          ; 9.081  ; 8.886  ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_blue[*]               ; vga:vga_output|pixel_clock          ; 9.987  ; 9.728  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[0]              ; vga:vga_output|pixel_clock          ; 9.071  ; 8.970  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[1]              ; vga:vga_output|pixel_clock          ; 9.353  ; 9.204  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[2]              ; vga:vga_output|pixel_clock          ; 9.987  ; 9.728  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[3]              ; vga:vga_output|pixel_clock          ; 9.156  ; 9.070  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[4]              ; vga:vga_output|pixel_clock          ; 9.166  ; 9.069  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[5]              ; vga:vga_output|pixel_clock          ; 7.551  ; 7.489  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[6]              ; vga:vga_output|pixel_clock          ; 9.255  ; 9.202  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[7]              ; vga:vga_output|pixel_clock          ; 7.076  ; 7.065  ; Fall       ; vga:vga_output|pixel_clock          ;
; vga_clk                   ; vga:vga_output|pixel_clock          ;        ; 3.556  ; Fall       ; vga:vga_output|pixel_clock          ;
; vga_green[*]              ; vga:vga_output|pixel_clock          ; 10.630 ; 10.382 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[0]             ; vga:vga_output|pixel_clock          ; 10.436 ; 10.264 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[1]             ; vga:vga_output|pixel_clock          ; 10.334 ; 10.068 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[2]             ; vga:vga_output|pixel_clock          ; 10.458 ; 10.219 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[3]             ; vga:vga_output|pixel_clock          ; 8.466  ; 8.385  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[4]             ; vga:vga_output|pixel_clock          ; 9.902  ; 9.813  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[5]             ; vga:vga_output|pixel_clock          ; 10.247 ; 10.061 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[6]             ; vga:vga_output|pixel_clock          ; 10.630 ; 10.382 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[7]             ; vga:vga_output|pixel_clock          ; 9.226  ; 9.064  ; Fall       ; vga:vga_output|pixel_clock          ;
; vga_red[*]                ; vga:vga_output|pixel_clock          ; 10.537 ; 10.330 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[0]               ; vga:vga_output|pixel_clock          ; 9.730  ; 9.585  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[1]               ; vga:vga_output|pixel_clock          ; 9.836  ; 9.736  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[2]               ; vga:vga_output|pixel_clock          ; 9.468  ; 9.323  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[3]               ; vga:vga_output|pixel_clock          ; 9.639  ; 9.595  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[4]               ; vga:vga_output|pixel_clock          ; 10.537 ; 10.330 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[5]               ; vga:vga_output|pixel_clock          ; 8.669  ; 8.546  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[6]               ; vga:vga_output|pixel_clock          ; 8.988  ; 8.945  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[7]               ; vga:vga_output|pixel_clock          ; 9.832  ; 9.742  ; Fall       ; vga:vga_output|pixel_clock          ;
+---------------------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+---------------------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port                 ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+---------------------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; gpio_i2c_clk              ; clk50                               ; 7.272  ; 7.294  ; Rise       ; clk50                               ;
; gpio_i2c_data             ; clk50                               ; 9.688  ; 9.388  ; Rise       ; clk50                               ;
; i2c_clk                   ; clk50                               ; 9.565  ; 9.436  ; Rise       ; clk50                               ;
; i2c_data                  ; clk50                               ; 9.347  ; 9.224  ; Rise       ; clk50                               ;
; i2c_error                 ; clk50                               ; 7.448  ; 7.309  ; Rise       ; clk50                               ;
; i2c_internal_segments[*]  ; clk50                               ; 7.727  ; 7.682  ; Rise       ; clk50                               ;
;  i2c_internal_segments[0] ; clk50                               ; 8.064  ; 7.990  ; Rise       ; clk50                               ;
;  i2c_internal_segments[2] ; clk50                               ; 7.917  ; 7.841  ; Rise       ; clk50                               ;
;  i2c_internal_segments[3] ; clk50                               ; 8.030  ; 7.953  ; Rise       ; clk50                               ;
;  i2c_internal_segments[4] ; clk50                               ; 7.932  ; 7.990  ; Rise       ; clk50                               ;
;  i2c_internal_segments[5] ; clk50                               ; 7.727  ; 7.682  ; Rise       ; clk50                               ;
;  i2c_internal_segments[6] ; clk50                               ; 9.287  ; 9.504  ; Rise       ; clk50                               ;
; i2c_state_segments[*]     ; i2c:i2c_master|available            ; 4.938  ; 5.083  ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[0]    ; i2c:i2c_master|available            ; 4.938  ; 5.083  ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[2]    ; i2c:i2c_master|available            ; 6.376  ; 6.306  ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[3]    ; i2c:i2c_master|available            ; 5.645  ; 5.825  ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[4]    ; i2c:i2c_master|available            ; 6.429  ; 6.335  ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[5]    ; i2c:i2c_master|available            ; 7.370  ; 7.234  ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[6]    ; i2c:i2c_master|available            ; 7.141  ; 7.112  ; Fall       ; i2c:i2c_master|available            ;
; i2c_state_segments[*]     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 4.490  ; 4.635  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[0]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 4.490  ; 4.635  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[2]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 5.928  ; 5.858  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[3]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 5.197  ; 5.377  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[4]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 5.981  ; 5.887  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[5]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 6.922  ; 6.786  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[6]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 6.693  ; 6.664  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
; i2c_status_led            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 5.805  ; 5.703  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
; reset_led                 ; reset                               ; 7.165  ; 7.390  ; Rise       ; reset                               ;
; td_reset                  ; reset                               ; 8.018  ; 8.311  ; Rise       ; reset                               ;
; reset_led                 ; reset                               ; 7.165  ; 7.390  ; Fall       ; reset                               ;
; td_reset                  ; reset                               ; 8.018  ; 8.311  ; Fall       ; reset                               ;
; segments_out[*]           ; td_clk27                            ; 6.453  ; 6.342  ; Rise       ; td_clk27                            ;
;  segments_out[0]          ; td_clk27                            ; 7.896  ; 7.855  ; Rise       ; td_clk27                            ;
;  segments_out[1]          ; td_clk27                            ; 8.533  ; 8.502  ; Rise       ; td_clk27                            ;
;  segments_out[2]          ; td_clk27                            ; 9.640  ; 9.436  ; Rise       ; td_clk27                            ;
;  segments_out[3]          ; td_clk27                            ; 6.760  ; 6.694  ; Rise       ; td_clk27                            ;
;  segments_out[4]          ; td_clk27                            ; 6.453  ; 6.342  ; Rise       ; td_clk27                            ;
;  segments_out[5]          ; td_clk27                            ; 8.625  ; 8.556  ; Rise       ; td_clk27                            ;
;  segments_out[6]          ; td_clk27                            ; 7.491  ; 7.574  ; Rise       ; td_clk27                            ;
; vga_blank                 ; vga:vga_output|pixel_clock          ; 10.353 ; 10.023 ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_clk                   ; vga:vga_output|pixel_clock          ; 3.517  ;        ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_hs                    ; vga:vga_output|pixel_clock          ; 8.434  ; 8.359  ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_vs                    ; vga:vga_output|pixel_clock          ; 8.715  ; 8.527  ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_blue[*]               ; vga:vga_output|pixel_clock          ; 6.788  ; 6.777  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[0]              ; vga:vga_output|pixel_clock          ; 8.705  ; 8.607  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[1]              ; vga:vga_output|pixel_clock          ; 8.976  ; 8.832  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[2]              ; vga:vga_output|pixel_clock          ; 9.583  ; 9.334  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[3]              ; vga:vga_output|pixel_clock          ; 8.787  ; 8.703  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[4]              ; vga:vga_output|pixel_clock          ; 8.796  ; 8.701  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[5]              ; vga:vga_output|pixel_clock          ; 7.245  ; 7.184  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[6]              ; vga:vga_output|pixel_clock          ; 8.880  ; 8.828  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[7]              ; vga:vga_output|pixel_clock          ; 6.788  ; 6.777  ; Fall       ; vga:vga_output|pixel_clock          ;
; vga_clk                   ; vga:vga_output|pixel_clock          ;        ; 3.419  ; Fall       ; vga:vga_output|pixel_clock          ;
; vga_green[*]              ; vga:vga_output|pixel_clock          ; 8.122  ; 8.043  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[0]             ; vga:vga_output|pixel_clock          ; 10.014 ; 9.848  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[1]             ; vga:vga_output|pixel_clock          ; 9.916  ; 9.659  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[2]             ; vga:vga_output|pixel_clock          ; 10.035 ; 9.804  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[3]             ; vga:vga_output|pixel_clock          ; 8.122  ; 8.043  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[4]             ; vga:vga_output|pixel_clock          ; 9.502  ; 9.416  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[5]             ; vga:vga_output|pixel_clock          ; 9.834  ; 9.654  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[6]             ; vga:vga_output|pixel_clock          ; 10.199 ; 9.961  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[7]             ; vga:vga_output|pixel_clock          ; 8.853  ; 8.697  ; Fall       ; vga:vga_output|pixel_clock          ;
; vga_red[*]                ; vga:vga_output|pixel_clock          ; 8.317  ; 8.198  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[0]               ; vga:vga_output|pixel_clock          ; 9.336  ; 9.195  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[1]               ; vga:vga_output|pixel_clock          ; 9.437  ; 9.340  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[2]               ; vga:vga_output|pixel_clock          ; 9.085  ; 8.945  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[3]               ; vga:vga_output|pixel_clock          ; 9.247  ; 9.205  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[4]               ; vga:vga_output|pixel_clock          ; 10.110 ; 9.911  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[5]               ; vga:vga_output|pixel_clock          ; 8.317  ; 8.198  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[6]               ; vga:vga_output|pixel_clock          ; 8.623  ; 8.581  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[7]               ; vga:vga_output|pixel_clock          ; 9.433  ; 9.346  ; Fall       ; vga:vga_output|pixel_clock          ;
+---------------------------+-------------------------------------+--------+--------+------------+-------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                           ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; td_clk27                            ; -6.373 ; -1336.665     ;
; clk50                               ; -2.533 ; -174.886      ;
; i2c_config_state.I2C_ADDR_BUSY_1181 ; -2.133 ; -6.565        ;
; vga:vga_output|pixel_clock          ; -1.243 ; -33.909       ;
; reset                               ; -0.685 ; -1.289        ;
; i2c:i2c_master|available            ; -0.253 ; -0.755        ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                            ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; i2c:i2c_master|available            ; -0.264 ; -0.264        ;
; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.033 ; -0.033        ;
; clk50                               ; 0.043  ; 0.000         ;
; td_clk27                            ; 0.149  ; 0.000         ;
; vga:vga_output|pixel_clock          ; 0.181  ; 0.000         ;
; reset                               ; 0.509  ; 0.000         ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                        ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; i2c_config_state.I2C_ADDR_BUSY_1181 ; -1.052 ; -7.202        ;
; clk50                               ; -0.696 ; -4.528        ;
; td_clk27                            ; -0.645 ; -22.721       ;
; i2c:i2c_master|available            ; -0.354 ; -1.748        ;
; vga:vga_output|pixel_clock          ; 0.317  ; 0.000         ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                        ;
+-------------------------------------+-------+---------------+
; Clock                               ; Slack ; End Point TNS ;
+-------------------------------------+-------+---------------+
; td_clk27                            ; 0.213 ; 0.000         ;
; clk50                               ; 0.223 ; 0.000         ;
; vga:vga_output|pixel_clock          ; 0.252 ; 0.000         ;
; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.273 ; 0.000         ;
; i2c:i2c_master|available            ; 0.485 ; 0.000         ;
+-------------------------------------+-------+---------------+


+--------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary             ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; td_clk27                            ; -3.000 ; -1056.809     ;
; clk50                               ; -3.000 ; -83.782       ;
; reset                               ; -3.000 ; -3.000        ;
; vga:vga_output|pixel_clock          ; -1.000 ; -85.000       ;
; i2c:i2c_master|available            ; 0.407  ; 0.000         ;
; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.444  ; 0.000         ;
+-------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'td_clk27'                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -6.373 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.249     ; 7.111      ;
; -6.362 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.248     ; 7.101      ;
; -6.357 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.248     ; 7.096      ;
; -6.352 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.248     ; 7.091      ;
; -6.323 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.248     ; 7.062      ;
; -6.323 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.248     ; 7.062      ;
; -6.321 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.248     ; 7.060      ;
; -6.321 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.248     ; 7.060      ;
; -6.287 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.247     ; 7.027      ;
; -6.276 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.246     ; 7.017      ;
; -6.271 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.246     ; 7.012      ;
; -6.266 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.246     ; 7.007      ;
; -6.237 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.246     ; 6.978      ;
; -6.237 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.246     ; 6.978      ;
; -6.235 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.246     ; 6.976      ;
; -6.235 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.246     ; 6.976      ;
; -6.182 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.252     ; 6.917      ;
; -6.171 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.251     ; 6.907      ;
; -6.166 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.251     ; 6.902      ;
; -6.161 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.251     ; 6.897      ;
; -6.146 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.209     ; 6.924      ;
; -6.135 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.208     ; 6.914      ;
; -6.132 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.251     ; 6.868      ;
; -6.132 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.251     ; 6.868      ;
; -6.130 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.208     ; 6.909      ;
; -6.130 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.251     ; 6.866      ;
; -6.130 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.251     ; 6.866      ;
; -6.125 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.208     ; 6.904      ;
; -6.109 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a48~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.191     ; 6.905      ;
; -6.106 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|r[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.251     ; 6.842      ;
; -6.105 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|r[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.251     ; 6.841      ;
; -6.102 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a18~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.223     ; 6.866      ;
; -6.102 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|r[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.251     ; 6.838      ;
; -6.102 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|r[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.251     ; 6.838      ;
; -6.098 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a48~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.190     ; 6.895      ;
; -6.096 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.208     ; 6.875      ;
; -6.096 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.208     ; 6.875      ;
; -6.094 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.208     ; 6.873      ;
; -6.094 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.208     ; 6.873      ;
; -6.093 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a48~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.190     ; 6.890      ;
; -6.091 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a18~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.222     ; 6.856      ;
; -6.088 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a48~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.190     ; 6.885      ;
; -6.086 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a18~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.222     ; 6.851      ;
; -6.081 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a18~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.222     ; 6.846      ;
; -6.076 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.258     ; 6.805      ;
; -6.066 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.202     ; 6.851      ;
; -6.065 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.257     ; 6.795      ;
; -6.062 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a34~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.229     ; 6.820      ;
; -6.061 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.238     ; 6.810      ;
; -6.060 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.257     ; 6.790      ;
; -6.059 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a48~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.190     ; 6.856      ;
; -6.059 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a48~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.190     ; 6.856      ;
; -6.057 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a48~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.190     ; 6.854      ;
; -6.057 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a48~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.190     ; 6.854      ;
; -6.055 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.201     ; 6.841      ;
; -6.055 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.257     ; 6.785      ;
; -6.052 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a18~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.222     ; 6.817      ;
; -6.052 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a18~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.222     ; 6.817      ;
; -6.051 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a34~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.228     ; 6.810      ;
; -6.051 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.180     ; 6.858      ;
; -6.050 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.237     ; 6.800      ;
; -6.050 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a18~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.222     ; 6.815      ;
; -6.050 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a18~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.222     ; 6.815      ;
; -6.050 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.201     ; 6.836      ;
; -6.046 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a34~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.228     ; 6.805      ;
; -6.045 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.237     ; 6.795      ;
; -6.045 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.201     ; 6.831      ;
; -6.041 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a34~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.228     ; 6.800      ;
; -6.040 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.237     ; 6.790      ;
; -6.032 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.179     ; 6.840      ;
; -6.030 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.179     ; 6.838      ;
; -6.027 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 1.000        ; -0.179     ; 6.835      ;
; -6.026 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.257     ; 6.756      ;
; -6.026 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.257     ; 6.756      ;
; -6.024 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.257     ; 6.754      ;
; -6.024 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.257     ; 6.754      ;
; -6.020 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|r[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.249     ; 6.758      ;
; -6.020 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|r[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.251     ; 6.756      ;
; -6.020 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|r[6] ; td_clk27     ; td_clk27    ; 1.000        ; -0.251     ; 6.756      ;
; -6.019 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|r[7] ; td_clk27     ; td_clk27    ; 1.000        ; -0.249     ; 6.757      ;
; -6.016 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|r[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.249     ; 6.754      ;
; -6.016 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|r[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.249     ; 6.754      ;
; -6.016 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.201     ; 6.802      ;
; -6.016 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.201     ; 6.802      ;
; -6.014 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.201     ; 6.800      ;
; -6.014 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.201     ; 6.800      ;
; -6.013 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a99~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.256     ; 6.744      ;
; -6.012 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a34~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.228     ; 6.771      ;
; -6.012 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a34~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.228     ; 6.771      ;
; -6.011 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.237     ; 6.761      ;
; -6.011 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.237     ; 6.761      ;
; -6.010 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a34~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.228     ; 6.769      ;
; -6.010 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a34~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.228     ; 6.769      ;
; -6.009 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 1.000        ; -0.237     ; 6.759      ;
; -6.009 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 1.000        ; -0.237     ; 6.759      ;
; -6.007 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.240     ; 6.754      ;
; -6.006 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.251     ; 6.742      ;
; -6.005 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 1.000        ; -0.239     ; 6.753      ;
; -6.001 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 1.000        ; -0.179     ; 6.809      ;
; -6.001 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 1.000        ; -0.179     ; 6.809      ;
+--------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk50'                                                                                                                                     ;
+--------+--------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.533 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.459      ;
; -2.533 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.459      ;
; -2.533 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.459      ;
; -2.533 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.459      ;
; -2.533 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.459      ;
; -2.533 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.459      ;
; -2.533 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.459      ;
; -2.533 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.459      ;
; -2.533 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.459      ;
; -2.533 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.059     ; 3.461      ;
; -2.533 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50        ; clk50       ; 1.000        ; -0.059     ; 3.461      ;
; -2.527 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.059     ; 3.455      ;
; -2.527 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50        ; clk50       ; 1.000        ; -0.059     ; 3.455      ;
; -2.527 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50        ; clk50       ; 1.000        ; -0.059     ; 3.455      ;
; -2.527 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50        ; clk50       ; 1.000        ; -0.059     ; 3.455      ;
; -2.527 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.059     ; 3.455      ;
; -2.514 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.055     ; 3.446      ;
; -2.514 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.055     ; 3.446      ;
; -2.514 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.055     ; 3.446      ;
; -2.514 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.055     ; 3.446      ;
; -2.514 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.055     ; 3.446      ;
; -2.514 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50        ; clk50       ; 1.000        ; -0.055     ; 3.446      ;
; -2.514 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.055     ; 3.446      ;
; -2.514 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50        ; clk50       ; 1.000        ; -0.055     ; 3.446      ;
; -2.513 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50        ; clk50       ; 1.000        ; -0.057     ; 3.443      ;
; -2.513 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50        ; clk50       ; 1.000        ; -0.057     ; 3.443      ;
; -2.513 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.057     ; 3.443      ;
; -2.513 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.057     ; 3.443      ;
; -2.513 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.057     ; 3.443      ;
; -2.513 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.057     ; 3.443      ;
; -2.492 ; i2c:i2c_master|\i2c_manager:data_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.418      ;
; -2.485 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.411      ;
; -2.485 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.411      ;
; -2.485 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.411      ;
; -2.485 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.411      ;
; -2.485 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.411      ;
; -2.485 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.411      ;
; -2.485 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.411      ;
; -2.485 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.411      ;
; -2.485 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.411      ;
; -2.485 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.059     ; 3.413      ;
; -2.485 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50        ; clk50       ; 1.000        ; -0.059     ; 3.413      ;
; -2.480 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.406      ;
; -2.480 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.406      ;
; -2.480 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.406      ;
; -2.480 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.406      ;
; -2.480 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.406      ;
; -2.480 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.406      ;
; -2.480 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.406      ;
; -2.480 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.406      ;
; -2.480 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.406      ;
; -2.480 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.059     ; 3.408      ;
; -2.480 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[22] ; clk50        ; clk50       ; 1.000        ; -0.059     ; 3.408      ;
; -2.479 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.059     ; 3.407      ;
; -2.479 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50        ; clk50       ; 1.000        ; -0.059     ; 3.407      ;
; -2.479 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50        ; clk50       ; 1.000        ; -0.059     ; 3.407      ;
; -2.479 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50        ; clk50       ; 1.000        ; -0.059     ; 3.407      ;
; -2.479 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.059     ; 3.407      ;
; -2.474 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.059     ; 3.402      ;
; -2.474 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50        ; clk50       ; 1.000        ; -0.059     ; 3.402      ;
; -2.474 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50        ; clk50       ; 1.000        ; -0.059     ; 3.402      ;
; -2.474 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50        ; clk50       ; 1.000        ; -0.059     ; 3.402      ;
; -2.474 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.059     ; 3.402      ;
; -2.466 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.055     ; 3.398      ;
; -2.466 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.055     ; 3.398      ;
; -2.466 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.055     ; 3.398      ;
; -2.466 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.055     ; 3.398      ;
; -2.466 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.055     ; 3.398      ;
; -2.466 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50        ; clk50       ; 1.000        ; -0.055     ; 3.398      ;
; -2.466 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.055     ; 3.398      ;
; -2.466 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50        ; clk50       ; 1.000        ; -0.055     ; 3.398      ;
; -2.465 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50        ; clk50       ; 1.000        ; -0.057     ; 3.395      ;
; -2.465 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50        ; clk50       ; 1.000        ; -0.057     ; 3.395      ;
; -2.465 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.057     ; 3.395      ;
; -2.465 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.057     ; 3.395      ;
; -2.465 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.057     ; 3.395      ;
; -2.465 ; i2c:i2c_master|\i2c_manager:data_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.057     ; 3.395      ;
; -2.461 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.055     ; 3.393      ;
; -2.461 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.055     ; 3.393      ;
; -2.461 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.055     ; 3.393      ;
; -2.461 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.055     ; 3.393      ;
; -2.461 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.055     ; 3.393      ;
; -2.461 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50        ; clk50       ; 1.000        ; -0.055     ; 3.393      ;
; -2.461 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.055     ; 3.393      ;
; -2.461 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50        ; clk50       ; 1.000        ; -0.055     ; 3.393      ;
; -2.460 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50        ; clk50       ; 1.000        ; -0.057     ; 3.390      ;
; -2.460 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50        ; clk50       ; 1.000        ; -0.057     ; 3.390      ;
; -2.460 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.057     ; 3.390      ;
; -2.460 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.057     ; 3.390      ;
; -2.460 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.057     ; 3.390      ;
; -2.460 ; i2c:i2c_master|\i2c_manager:data_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.057     ; 3.390      ;
; -2.458 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.384      ;
; -2.458 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.384      ;
; -2.458 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.384      ;
; -2.458 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.384      ;
; -2.458 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.384      ;
; -2.458 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.384      ;
; -2.458 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.384      ;
; -2.458 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.384      ;
; -2.458 ; i2c:i2c_master|\i2c_manager:data_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50        ; clk50       ; 1.000        ; -0.061     ; 3.384      ;
+--------+--------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i2c_config_state.I2C_ADDR_BUSY_1181'                                                                                                                                           ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -2.133 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_din[6]                            ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; -0.211     ; 2.001      ;
; -1.363 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_din[6]                            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.059      ; 2.001      ;
; -0.783 ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; -0.294     ; 0.340      ;
; -0.705 ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.INIT_CONFIG_1201     ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; -0.328     ; 0.339      ;
; -0.691 ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.DONE_CONFIG_1131     ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; -0.215     ; 0.268      ;
; -0.605 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; -0.294     ; 0.339      ;
; -0.575 ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; -0.286     ; 0.324      ;
; -0.529 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; -0.319     ; 0.279      ;
; -0.524 ; i2c_config_state.DONE_CONFIG_1131     ; i2c_status_led$latch                  ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; -0.146     ; 0.558      ;
; -0.020 ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; 0.458      ; 0.517      ;
; -0.006 ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; -0.017     ; 0.340      ;
; 0.072  ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; -0.051     ; 0.339      ;
; 0.086  ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.062      ; 0.268      ;
; 0.172  ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; -0.017     ; 0.339      ;
; 0.202  ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; -0.009     ; 0.324      ;
; 0.246  ; i2c_config_state.DONE_CONFIG_1131     ; i2c_status_led$latch                  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.124      ; 0.558      ;
; 0.248  ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; -0.042     ; 0.279      ;
; 0.529  ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.458      ; 0.468      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'vga:vga_output|pixel_clock'                                                                                                            ;
+--------+-----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.243 ; vga:vga_output|pixel_row[1] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.759      ;
; -1.233 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.177      ;
; -1.233 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.177      ;
; -1.206 ; vga:vga_output|pixel_col[7] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.722      ;
; -1.183 ; vga:vga_output|pixel_row[1] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.699      ;
; -1.172 ; vga:vga_output|pixel_row[1] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.688      ;
; -1.167 ; vga:vga_output|pixel_row[3] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.683      ;
; -1.163 ; vga:vga_output|pixel_row[2] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.679      ;
; -1.161 ; vga:vga_output|pixel_row[0] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.677      ;
; -1.157 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.101      ;
; -1.157 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.101      ;
; -1.155 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.099      ;
; -1.155 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.099      ;
; -1.142 ; vga:vga_output|pixel_col[7] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.658      ;
; -1.138 ; vga:vga_output|pixel_col[7] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.654      ;
; -1.129 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 2.074      ;
; -1.129 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 2.074      ;
; -1.119 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 2.064      ;
; -1.119 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 2.064      ;
; -1.115 ; vga:vga_output|pixel_row[1] ; ram_read_addr[12]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.631      ;
; -1.108 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.052      ;
; -1.108 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.052      ;
; -1.107 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.051      ;
; -1.107 ; vga:vga_output|pixel_row[3] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.623      ;
; -1.106 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.050      ;
; -1.104 ; vga:vga_output|pixel_row[6] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.620      ;
; -1.100 ; vga:vga_output|pixel_row[5] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.616      ;
; -1.096 ; vga:vga_output|pixel_row[2] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.612      ;
; -1.096 ; vga:vga_output|pixel_row[3] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.612      ;
; -1.094 ; vga:vga_output|pixel_row[0] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.610      ;
; -1.092 ; vga:vga_output|pixel_row[2] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.608      ;
; -1.090 ; vga:vga_output|pixel_row[0] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.606      ;
; -1.088 ; vga:vga_output|pixel_row[1] ; ram_read_addr[11]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.604      ;
; -1.086 ; vga:vga_output|pixel_row[4] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.602      ;
; -1.078 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 2.023      ;
; -1.078 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 2.023      ;
; -1.074 ; vga:vga_output|pixel_col[7] ; ram_read_addr[12]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.590      ;
; -1.070 ; vga:vga_output|pixel_col[7] ; ram_read_addr[11]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.586      ;
; -1.053 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.998      ;
; -1.053 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.998      ;
; -1.051 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.996      ;
; -1.051 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.996      ;
; -1.043 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.988      ;
; -1.043 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.988      ;
; -1.041 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.986      ;
; -1.041 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.986      ;
; -1.040 ; vga:vga_output|pixel_row[5] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.556      ;
; -1.039 ; vga:vga_output|pixel_row[3] ; ram_read_addr[12]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.555      ;
; -1.037 ; vga:vga_output|pixel_row[6] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.553      ;
; -1.033 ; vga:vga_output|pixel_row[6] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.549      ;
; -1.032 ; vga:vga_output|pixel_row[7] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.548      ;
; -1.031 ; vga:vga_output|pixel_row[1] ; ram_read_addr[10]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.547      ;
; -1.029 ; vga:vga_output|pixel_row[5] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.545      ;
; -1.026 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.971      ;
; -1.026 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.971      ;
; -1.024 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.969      ;
; -1.024 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.969      ;
; -1.020 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.965      ;
; -1.020 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.965      ;
; -1.019 ; vga:vga_output|pixel_row[4] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.535      ;
; -1.016 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.961      ;
; -1.016 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.961      ;
; -1.016 ; vga:vga_output|pixel_row[0] ; ram_read_addr[12]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.532      ;
; -1.015 ; vga:vga_output|pixel_row[4] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.531      ;
; -1.015 ; vga:vga_output|pixel_row[2] ; ram_read_addr[12]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.531      ;
; -1.013 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.958      ;
; -1.013 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.958      ;
; -1.012 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.957      ;
; -1.012 ; vga:vga_output|pixel_row[3] ; ram_read_addr[11]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.528      ;
; -1.012 ; vga:vga_output|pixel_row[0] ; ram_read_addr[11]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.528      ;
; -1.011 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.956      ;
; -1.011 ; vga:vga_output|v_count[1]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.956      ;
; -1.011 ; vga:vga_output|v_count[1]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.956      ;
; -1.011 ; vga:vga_output|pixel_row[2] ; ram_read_addr[11]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.527      ;
; -1.009 ; vga:vga_output|h_count[8]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.954      ;
; -1.009 ; vga:vga_output|h_count[8]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.954      ;
; -1.006 ; vga:vga_output|pixel_col[7] ; ram_read_addr[10]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.522      ;
; -1.002 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.947      ;
; -1.002 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.947      ;
; -1.002 ; vga:vga_output|pixel_col[7] ; ram_read_addr[9]          ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.518      ;
; -1.000 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.945      ;
; -1.000 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.945      ;
; -0.991 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.936      ;
; -0.991 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.936      ;
; -0.990 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.935      ;
; -0.989 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.934      ;
; -0.975 ; vga:vga_output|v_count[7]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.920      ;
; -0.975 ; vga:vga_output|v_count[7]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.920      ;
; -0.972 ; vga:vga_output|pixel_row[5] ; ram_read_addr[12]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.488      ;
; -0.965 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.910      ;
; -0.965 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.910      ;
; -0.964 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.909      ;
; -0.963 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.908      ;
; -0.960 ; vga:vga_output|v_count[4]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.905      ;
; -0.960 ; vga:vga_output|v_count[4]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.905      ;
; -0.958 ; vga:vga_output|pixel_row[7] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.474      ;
; -0.955 ; vga:vga_output|pixel_row[3] ; ram_read_addr[10]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.029      ; 1.471      ;
; -0.950 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.895      ;
; -0.950 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.895      ;
; -0.948 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.893      ;
+--------+-----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'reset'                                                                                                                        ;
+--------+---------------------------------------+--------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node      ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------+-------------------------------------+-------------+--------------+------------+------------+
; -0.685 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_din[6]   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; reset       ; 0.500        ; 1.257      ; 2.001      ;
; -0.604 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_write_en ; i2c_config_state.I2C_ADDR_BUSY_1181 ; reset       ; 0.500        ; 1.000      ; 1.650      ;
; -0.455 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_din[6]   ; i2c:i2c_master|available            ; reset       ; 1.000        ; 0.987      ; 2.001      ;
; -0.443 ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_write_en ; i2c_config_state.I2C_ADDR_BUSY_1181 ; reset       ; 0.500        ; 1.005      ; 1.494      ;
; -0.374 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_write_en ; i2c:i2c_master|available            ; reset       ; 1.000        ; 0.730      ; 1.650      ;
; -0.213 ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_write_en ; i2c:i2c_master|available            ; reset       ; 1.000        ; 0.735      ; 1.494      ;
+--------+---------------------------------------+--------------+-------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i2c:i2c_master|available'                                                                                                                                           ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                        ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+--------------------------+--------------+------------+------------+
; -0.253 ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 0.500        ; 0.236      ; 0.340      ;
; -0.175 ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 0.500        ; 0.202      ; 0.339      ;
; -0.161 ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 0.500        ; 0.315      ; 0.268      ;
; -0.075 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 0.500        ; 0.236      ; 0.339      ;
; -0.046 ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 0.500        ; 0.241      ; 0.323      ;
; -0.045 ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 0.500        ; 0.244      ; 0.324      ;
; -0.006 ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 1.000        ; -0.017     ; 0.340      ;
; 0.001  ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 0.500        ; 0.211      ; 0.279      ;
; 0.072  ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.INIT_CONFIG_1201     ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 1.000        ; -0.051     ; 0.339      ;
; 0.086  ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.DONE_CONFIG_1131     ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 1.000        ; 0.062      ; 0.268      ;
; 0.172  ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 1.000        ; -0.017     ; 0.339      ;
; 0.201  ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 1.000        ; -0.012     ; 0.323      ;
; 0.202  ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 1.000        ; -0.009     ; 0.324      ;
; 0.248  ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 1.000        ; -0.042     ; 0.279      ;
; 0.289  ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 0.500        ; 0.718      ; 0.468      ;
; 0.740  ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 1.000        ; 0.718      ; 0.517      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i2c:i2c_master|available'                                                                                                                                            ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                        ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+--------------------------+--------------+------------+------------+
; -0.264 ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; 0.000        ; 0.746      ; 0.482      ;
; 0.141  ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.DONE_CONFIG_1131     ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 0.000        ; 0.086      ; 0.227      ;
; 0.197  ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; -0.500       ; 0.746      ; 0.443      ;
; 0.254  ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 0.000        ; 0.013      ; 0.267      ;
; 0.257  ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 0.000        ; 0.012      ; 0.269      ;
; 0.258  ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 0.000        ; -0.020     ; 0.238      ;
; 0.271  ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 0.000        ; 0.006      ; 0.277      ;
; 0.278  ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 0.000        ; 0.007      ; 0.285      ;
; 0.309  ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.INIT_CONFIG_1201     ; i2c:i2c_master|available            ; i2c:i2c_master|available ; 0.000        ; -0.025     ; 0.284      ;
; 0.364  ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; -0.500       ; 0.363      ; 0.227      ;
; 0.477  ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; -0.500       ; 0.290      ; 0.267      ;
; 0.480  ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; -0.500       ; 0.289      ; 0.269      ;
; 0.481  ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; -0.500       ; 0.257      ; 0.238      ;
; 0.494  ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; -0.500       ; 0.283      ; 0.277      ;
; 0.501  ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; -0.500       ; 0.284      ; 0.285      ;
; 0.532  ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available ; -0.500       ; 0.252      ; 0.284      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i2c_config_state.I2C_ADDR_BUSY_1181'                                                                                                                                            ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -0.033 ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.476      ; 0.443      ;
; 0.141  ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.086      ; 0.227      ;
; 0.254  ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.013      ; 0.267      ;
; 0.258  ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; -0.020     ; 0.238      ;
; 0.271  ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.006      ; 0.277      ;
; 0.277  ; i2c_config_state.DONE_CONFIG_1131     ; i2c_status_led$latch                  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.172      ; 0.449      ;
; 0.278  ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.007      ; 0.285      ;
; 0.309  ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; -0.025     ; 0.284      ;
; 0.506  ; i2c_config_state.I2C_ADDR_BUSY_1181   ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; 0.476      ; 0.482      ;
; 0.894  ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c_config_state.DONE_CONFIG_1131     ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; -0.167     ; 0.227      ;
; 1.007  ; i2c_config_state.I2C_ADDR_FREE_1171   ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; -0.240     ; 0.267      ;
; 1.011  ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c_config_state.I2C_DATA_FREE_1141   ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; -0.273     ; 0.238      ;
; 1.024  ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_config_state.I2C_DATA_BUSY_1151   ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; -0.247     ; 0.277      ;
; 1.031  ; i2c_config_state.INIT_CONFIG_1201     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; -0.246     ; 0.285      ;
; 1.037  ; i2c_config_state.DONE_CONFIG_1131     ; i2c_status_led$latch                  ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; -0.088     ; 0.449      ;
; 1.062  ; i2c_config_state.DONE_CONFIG_1131     ; i2c_config_state.INIT_CONFIG_1201     ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; -0.278     ; 0.284      ;
; 1.596  ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_din[6]                            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.098      ; 1.694      ;
; 2.356  ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_din[6]                            ; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; -0.162     ; 1.694      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk50'                                                                                                                                                             ;
+-------+---------------------------------------------+---------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; 0.043 ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock          ; clk50       ; 0.000        ; 1.649      ; 1.911      ;
; 0.145 ; i2c_din[6]                                  ; i2c:i2c_master|\i2c_manager:data_buffer[6]  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; clk50       ; 0.000        ; 1.104      ; 1.353      ;
; 0.148 ; i2c_din[6]                                  ; i2c:i2c_master|\i2c_manager:data_buffer[4]  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; clk50       ; 0.000        ; 1.104      ; 1.356      ;
; 0.183 ; i2c:i2c_master|sda_write                    ; i2c:i2c_master|sda_write                    ; clk50                               ; clk50       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c:i2c_master|i2c_s.DATA                   ; i2c:i2c_master|i2c_s.DATA                   ; clk50                               ; clk50       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|i2c_s.INIT                   ; clk50                               ; clk50       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c:i2c_master|i2c_s.START                  ; i2c:i2c_master|i2c_s.START                  ; clk50                               ; clk50       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c:i2c_master|i2c_s.STOP                   ; i2c:i2c_master|i2c_s.STOP                   ; clk50                               ; clk50       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c:i2c_master|i2c_s.ADDRESS                ; i2c:i2c_master|i2c_s.ADDRESS                ; clk50                               ; clk50       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c:i2c_master|scl_write                    ; i2c:i2c_master|scl_write                    ; clk50                               ; clk50       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c:i2c_master|\i2c_manager:writing         ; i2c:i2c_master|\i2c_manager:writing         ; clk50                               ; clk50       ; 0.000        ; 0.040      ; 0.307      ;
; 0.184 ; i2c:i2c_master|error                        ; i2c:i2c_master|error                        ; clk50                               ; clk50       ; 0.000        ; 0.039      ; 0.307      ;
; 0.220 ; reset                                       ; i2c:i2c_master|available                    ; reset                               ; clk50       ; 0.000        ; 1.642      ; 1.976      ;
; 0.241 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_buffer[4]  ; reset                               ; clk50       ; 0.000        ; 1.641      ; 1.996      ;
; 0.241 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_buffer[6]  ; reset                               ; clk50       ; 0.000        ; 1.641      ; 1.996      ;
; 0.258 ; reset                                       ; i2c:i2c_master|sda_write                    ; reset                               ; clk50       ; 0.000        ; 1.603      ; 1.975      ;
; 0.301 ; i2c:i2c_master|\i2c_manager:clock_count[21] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50                               ; clk50       ; 0.000        ; 0.040      ; 0.425      ;
; 0.302 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                               ; clk50       ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50                               ; clk50       ; 0.000        ; 0.040      ; 0.426      ;
; 0.303 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                               ; clk50       ; 0.000        ; 0.040      ; 0.427      ;
; 0.304 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; reset                               ; clk50       ; 0.000        ; 1.598      ; 2.016      ;
; 0.312 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[30] ; reset                               ; clk50       ; 0.000        ; 1.602      ; 2.028      ;
; 0.312 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[29] ; reset                               ; clk50       ; 0.000        ; 1.602      ; 2.028      ;
; 0.312 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[16] ; reset                               ; clk50       ; 0.000        ; 1.602      ; 2.028      ;
; 0.312 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[21] ; reset                               ; clk50       ; 0.000        ; 1.602      ; 2.028      ;
; 0.312 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[23] ; reset                               ; clk50       ; 0.000        ; 1.602      ; 2.028      ;
; 0.312 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[24] ; reset                               ; clk50       ; 0.000        ; 1.602      ; 2.028      ;
; 0.313 ; i2c:i2c_master|\i2c_manager:clock_count[30] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                               ; clk50       ; 0.000        ; 0.040      ; 0.437      ;
; 0.313 ; i2c:i2c_master|\i2c_manager:clock_count[29] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                               ; clk50       ; 0.000        ; 0.040      ; 0.437      ;
; 0.314 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50                               ; clk50       ; 0.000        ; 0.039      ; 0.437      ;
; 0.314 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                               ; clk50       ; 0.000        ; 0.039      ; 0.437      ;
; 0.314 ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                               ; clk50       ; 0.000        ; 0.039      ; 0.437      ;
; 0.317 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[17] ; reset                               ; clk50       ; 0.000        ; 1.604      ; 2.035      ;
; 0.317 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[18] ; reset                               ; clk50       ; 0.000        ; 1.604      ; 2.035      ;
; 0.317 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[19] ; reset                               ; clk50       ; 0.000        ; 1.604      ; 2.035      ;
; 0.317 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[20] ; reset                               ; clk50       ; 0.000        ; 1.604      ; 2.035      ;
; 0.317 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[25] ; reset                               ; clk50       ; 0.000        ; 1.604      ; 2.035      ;
; 0.317 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[26] ; reset                               ; clk50       ; 0.000        ; 1.604      ; 2.035      ;
; 0.317 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[27] ; reset                               ; clk50       ; 0.000        ; 1.604      ; 2.035      ;
; 0.317 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[28] ; reset                               ; clk50       ; 0.000        ; 1.604      ; 2.035      ;
; 0.322 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[30]  ; reset                               ; clk50       ; 0.000        ; 1.596      ; 2.032      ;
; 0.324 ; reset                                       ; i2c:i2c_master|scl_write                    ; reset                               ; clk50       ; 0.000        ; 1.601      ; 2.039      ;
; 0.324 ; reset                                       ; i2c:i2c_master|sda_enable                   ; reset                               ; clk50       ; 0.000        ; 1.601      ; 2.039      ;
; 0.329 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[13] ; reset                               ; clk50       ; 0.000        ; 1.599      ; 2.042      ;
; 0.329 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; reset                               ; clk50       ; 0.000        ; 1.599      ; 2.042      ;
; 0.329 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; reset                               ; clk50       ; 0.000        ; 1.599      ; 2.042      ;
; 0.329 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; reset                               ; clk50       ; 0.000        ; 1.599      ; 2.042      ;
; 0.329 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[14] ; reset                               ; clk50       ; 0.000        ; 1.599      ; 2.042      ;
; 0.329 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[15] ; reset                               ; clk50       ; 0.000        ; 1.600      ; 2.043      ;
; 0.329 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[22] ; reset                               ; clk50       ; 0.000        ; 1.600      ; 2.043      ;
; 0.336 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; reset                               ; clk50       ; 0.000        ; 1.597      ; 2.047      ;
; 0.336 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; reset                               ; clk50       ; 0.000        ; 1.597      ; 2.047      ;
; 0.336 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; reset                               ; clk50       ; 0.000        ; 1.597      ; 2.047      ;
; 0.336 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; reset                               ; clk50       ; 0.000        ; 1.597      ; 2.047      ;
; 0.336 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; reset                               ; clk50       ; 0.000        ; 1.597      ; 2.047      ;
; 0.336 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; reset                               ; clk50       ; 0.000        ; 1.597      ; 2.047      ;
; 0.336 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[10] ; reset                               ; clk50       ; 0.000        ; 1.597      ; 2.047      ;
; 0.336 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[11] ; reset                               ; clk50       ; 0.000        ; 1.597      ; 2.047      ;
; 0.336 ; reset                                       ; i2c:i2c_master|\i2c_manager:clock_count[12] ; reset                               ; clk50       ; 0.000        ; 1.597      ; 2.047      ;
; 0.348 ; i2c:i2c_master|i2c_s.ADDRESS                ; i2c:i2c_master|i2c_s.DATA                   ; clk50                               ; clk50       ; 0.000        ; 0.040      ; 0.472      ;
; 0.366 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[20]  ; reset                               ; clk50       ; 0.000        ; 1.616      ; 2.096      ;
; 0.366 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[10]  ; reset                               ; clk50       ; 0.000        ; 1.616      ; 2.096      ;
; 0.366 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[11]  ; reset                               ; clk50       ; 0.000        ; 1.616      ; 2.096      ;
; 0.366 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[12]  ; reset                               ; clk50       ; 0.000        ; 1.616      ; 2.096      ;
; 0.366 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[14]  ; reset                               ; clk50       ; 0.000        ; 1.616      ; 2.096      ;
; 0.366 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[15]  ; reset                               ; clk50       ; 0.000        ; 1.616      ; 2.096      ;
; 0.366 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[16]  ; reset                               ; clk50       ; 0.000        ; 1.616      ; 2.096      ;
; 0.366 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[17]  ; reset                               ; clk50       ; 0.000        ; 1.616      ; 2.096      ;
; 0.366 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[18]  ; reset                               ; clk50       ; 0.000        ; 1.616      ; 2.096      ;
; 0.366 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[19]  ; reset                               ; clk50       ; 0.000        ; 1.616      ; 2.096      ;
; 0.366 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[21]  ; reset                               ; clk50       ; 0.000        ; 1.616      ; 2.096      ;
; 0.369 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50                               ; clk50       ; 0.000        ; 0.039      ; 0.492      ;
; 0.370 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                               ; clk50       ; 0.000        ; 0.039      ; 0.493      ;
; 0.376 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[13]  ; reset                               ; clk50       ; 0.000        ; 1.619      ; 2.109      ;
; 0.376 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[0]   ; reset                               ; clk50       ; 0.000        ; 1.619      ; 2.109      ;
; 0.376 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[1]   ; reset                               ; clk50       ; 0.000        ; 1.619      ; 2.109      ;
; 0.376 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[2]   ; reset                               ; clk50       ; 0.000        ; 1.619      ; 2.109      ;
; 0.376 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[22]  ; reset                               ; clk50       ; 0.000        ; 1.619      ; 2.109      ;
; 0.376 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[23]  ; reset                               ; clk50       ; 0.000        ; 1.619      ; 2.109      ;
; 0.376 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[24]  ; reset                               ; clk50       ; 0.000        ; 1.619      ; 2.109      ;
; 0.376 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[25]  ; reset                               ; clk50       ; 0.000        ; 1.619      ; 2.109      ;
; 0.376 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[26]  ; reset                               ; clk50       ; 0.000        ; 1.619      ; 2.109      ;
; 0.376 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[27]  ; reset                               ; clk50       ; 0.000        ; 1.619      ; 2.109      ;
; 0.376 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[28]  ; reset                               ; clk50       ; 0.000        ; 1.619      ; 2.109      ;
; 0.394 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[3]   ; reset                               ; clk50       ; 0.000        ; 1.611      ; 2.119      ;
; 0.394 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[4]   ; reset                               ; clk50       ; 0.000        ; 1.611      ; 2.119      ;
; 0.394 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[5]   ; reset                               ; clk50       ; 0.000        ; 1.611      ; 2.119      ;
; 0.394 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[6]   ; reset                               ; clk50       ; 0.000        ; 1.611      ; 2.119      ;
; 0.394 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[7]   ; reset                               ; clk50       ; 0.000        ; 1.611      ; 2.119      ;
; 0.394 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[8]   ; reset                               ; clk50       ; 0.000        ; 1.611      ; 2.119      ;
; 0.394 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[9]   ; reset                               ; clk50       ; 0.000        ; 1.611      ; 2.119      ;
; 0.394 ; reset                                       ; i2c:i2c_master|\i2c_manager:data_count[29]  ; reset                               ; clk50       ; 0.000        ; 1.611      ; 2.119      ;
; 0.451 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                               ; clk50       ; 0.000        ; 0.040      ; 0.575      ;
; 0.462 ; i2c:i2c_master|\i2c_manager:clock_count[29] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                               ; clk50       ; 0.000        ; 0.040      ; 0.586      ;
; 0.482 ; i2c:i2c_master|\i2c_manager:data_count[30]  ; i2c:i2c_master|\i2c_manager:data_count[30]  ; clk50                               ; clk50       ; 0.000        ; 0.039      ; 0.605      ;
; 0.487 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|i2c_s.STOP                   ; clk50                               ; clk50       ; 0.000        ; 0.040      ; 0.611      ;
; 0.490 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|i2c_s.DATA                   ; clk50                               ; clk50       ; 0.000        ; 0.040      ; 0.614      ;
; 0.491 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|i2c_s.ADDRESS                ; clk50                               ; clk50       ; 0.000        ; 0.040      ; 0.615      ;
; 0.493 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|i2c_s.START                  ; clk50                               ; clk50       ; 0.000        ; 0.040      ; 0.617      ;
; 0.513 ; i2c:i2c_master|\i2c_manager:clock_count[21] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50                               ; clk50       ; 0.000        ; 0.040      ; 0.637      ;
+-------+---------------------------------------------+---------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'td_clk27'                                                                                                                                                                                             ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                   ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.149 ; reset                                     ; adv7180:decoder|\adv7180_decoder:data_buffer[20]                                          ; reset                      ; td_clk27    ; 0.000        ; 1.580      ; 1.843      ;
; 0.149 ; reset                                     ; adv7180:decoder|\adv7180_decoder:data_buffer[4]                                           ; reset                      ; td_clk27    ; 0.000        ; 1.580      ; 1.843      ;
; 0.149 ; reset                                     ; adv7180:decoder|\adv7180_decoder:data_buffer[22]                                          ; reset                      ; td_clk27    ; 0.000        ; 1.580      ; 1.843      ;
; 0.149 ; reset                                     ; adv7180:decoder|\adv7180_decoder:data_buffer[6]                                           ; reset                      ; td_clk27    ; 0.000        ; 1.580      ; 1.843      ;
; 0.149 ; reset                                     ; adv7180:decoder|\adv7180_decoder:data_buffer[12]                                          ; reset                      ; td_clk27    ; 0.000        ; 1.580      ; 1.843      ;
; 0.149 ; reset                                     ; adv7180:decoder|\adv7180_decoder:data_buffer[14]                                          ; reset                      ; td_clk27    ; 0.000        ; 1.580      ; 1.843      ;
; 0.149 ; reset                                     ; adv7180:decoder|\adv7180_decoder:data_buffer[30]                                          ; reset                      ; td_clk27    ; 0.000        ; 1.580      ; 1.843      ;
; 0.149 ; reset                                     ; adv7180:decoder|\adv7180_decoder:data_buffer[28]                                          ; reset                      ; td_clk27    ; 0.000        ; 1.580      ; 1.843      ;
; 0.175 ; ram_read_addr[13]                         ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|address_reg_b[0] ; vga:vga_output|pixel_clock ; td_clk27    ; 0.000        ; 0.262      ; 0.551      ;
; 0.179 ; adv7180:decoder|\hs_manager:state.waiting ; adv7180:decoder|\hs_manager:state.waiting                                                 ; td_clk27                   ; td_clk27    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; adv7180:decoder|\vs_manager:state.waiting ; adv7180:decoder|\vs_manager:state.waiting                                                 ; td_clk27                   ; td_clk27    ; 0.000        ; 0.044      ; 0.307      ;
; 0.181 ; adv7180:decoder|ram_we                    ; adv7180:decoder|ram_we                                                                    ; td_clk27                   ; td_clk27    ; 0.000        ; 0.042      ; 0.307      ;
; 0.183 ; led_count[3]                              ; led_count[3]                                                                              ; td_clk27                   ; td_clk27    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; led_count[2]                              ; led_count[2]                                                                              ; td_clk27                   ; td_clk27    ; 0.000        ; 0.040      ; 0.307      ;
; 0.188 ; adv7180:decoder|state.READ                ; adv7180:decoder|state.READ                                                                ; td_clk27                   ; td_clk27    ; 0.000        ; 0.042      ; 0.314      ;
; 0.190 ; led_count[0]                              ; led_count[0]                                                                              ; td_clk27                   ; td_clk27    ; 0.000        ; 0.040      ; 0.314      ;
; 0.195 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[18]                                          ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.906      ;
; 0.195 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[15]                                          ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.906      ;
; 0.195 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[16]                                          ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.906      ;
; 0.195 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[17]                                          ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.906      ;
; 0.195 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[27]                                          ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.906      ;
; 0.195 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[19]                                          ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.906      ;
; 0.195 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[20]                                          ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.906      ;
; 0.195 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[21]                                          ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.906      ;
; 0.195 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[22]                                          ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.906      ;
; 0.195 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[23]                                          ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.906      ;
; 0.195 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[24]                                          ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.906      ;
; 0.195 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[25]                                          ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.906      ;
; 0.195 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[26]                                          ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.906      ;
; 0.195 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[28]                                          ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.906      ;
; 0.195 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[29]                                          ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.906      ;
; 0.195 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[30]                                          ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.906      ;
; 0.197 ; adv7180:decoder|\hs_manager:state.idle    ; adv7180:decoder|\hs_manager:state.waiting                                                 ; td_clk27                   ; td_clk27    ; 0.000        ; 0.044      ; 0.325      ;
; 0.201 ; adv7180:decoder|\hs_manager:state.idle    ; adv7180:decoder|\hs_manager:state.transition                                              ; td_clk27                   ; td_clk27    ; 0.000        ; 0.044      ; 0.329      ;
; 0.206 ; adv7180:decoder|\vs_manager:state.idle    ; adv7180:decoder|vs_flag                                                                   ; td_clk27                   ; td_clk27    ; 0.000        ; 0.044      ; 0.334      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[16]                                ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.920      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[15]                                ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.920      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[18]                                ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.920      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[17]                                ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.920      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[19]                                ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.920      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[20]                                ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.920      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[22]                                ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.920      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[21]                                ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.920      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[23]                                ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.920      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[30]                                ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.920      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[24]                                ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.920      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[25]                                ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.920      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[26]                                ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.920      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[27]                                ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.920      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[28]                                ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.920      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[29]                                ; reset                      ; td_clk27    ; 0.000        ; 1.597      ; 1.920      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[0]                                           ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.905      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[1]                                           ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.905      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[2]                                           ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.905      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[3]                                           ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.905      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[4]                                           ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.905      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[5]                                           ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.905      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[6]                                           ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.905      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[7]                                           ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.905      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[8]                                           ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.905      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[9]                                           ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.905      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[10]                                          ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.905      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[11]                                          ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.905      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[12]                                          ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.905      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[13]                                          ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.905      ;
; 0.209 ; reset                                     ; adv7180:decoder|\adv7180_decoder:clock_count[14]                                          ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.905      ;
; 0.210 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[0]                                 ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.906      ;
; 0.210 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[1]                                 ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.906      ;
; 0.210 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[2]                                 ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.906      ;
; 0.210 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[3]                                 ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.906      ;
; 0.210 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[4]                                 ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.906      ;
; 0.210 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[5]                                 ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.906      ;
; 0.210 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[6]                                 ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.906      ;
; 0.210 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[7]                                 ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.906      ;
; 0.210 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[8]                                 ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.906      ;
; 0.210 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[9]                                 ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.906      ;
; 0.210 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[10]                                ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.906      ;
; 0.210 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[11]                                ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.906      ;
; 0.210 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[12]                                ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.906      ;
; 0.210 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[13]                                ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.906      ;
; 0.210 ; reset                                     ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[14]                                ; reset                      ; td_clk27    ; 0.000        ; 1.582      ; 1.906      ;
; 0.218 ; reset                                     ; adv7180:decoder|data_address[12]                                                          ; reset                      ; td_clk27    ; 0.000        ; 1.583      ; 1.915      ;
; 0.218 ; reset                                     ; adv7180:decoder|data_address[29]                                                          ; reset                      ; td_clk27    ; 0.000        ; 1.583      ; 1.915      ;
; 0.218 ; reset                                     ; adv7180:decoder|data_address[30]                                                          ; reset                      ; td_clk27    ; 0.000        ; 1.583      ; 1.915      ;
; 0.218 ; reset                                     ; adv7180:decoder|data_address[15]                                                          ; reset                      ; td_clk27    ; 0.000        ; 1.583      ; 1.915      ;
; 0.218 ; reset                                     ; adv7180:decoder|data_address[13]                                                          ; reset                      ; td_clk27    ; 0.000        ; 1.583      ; 1.915      ;
; 0.218 ; reset                                     ; adv7180:decoder|data_address[14]                                                          ; reset                      ; td_clk27    ; 0.000        ; 1.583      ; 1.915      ;
; 0.226 ; reset                                     ; adv7180:decoder|data_address[17]                                                          ; reset                      ; td_clk27    ; 0.000        ; 1.595      ; 1.935      ;
; 0.226 ; reset                                     ; adv7180:decoder|data_address[16]                                                          ; reset                      ; td_clk27    ; 0.000        ; 1.595      ; 1.935      ;
; 0.226 ; reset                                     ; adv7180:decoder|data_address[21]                                                          ; reset                      ; td_clk27    ; 0.000        ; 1.595      ; 1.935      ;
; 0.226 ; reset                                     ; adv7180:decoder|data_address[20]                                                          ; reset                      ; td_clk27    ; 0.000        ; 1.595      ; 1.935      ;
; 0.226 ; reset                                     ; adv7180:decoder|data_address[22]                                                          ; reset                      ; td_clk27    ; 0.000        ; 1.595      ; 1.935      ;
; 0.226 ; reset                                     ; adv7180:decoder|data_address[19]                                                          ; reset                      ; td_clk27    ; 0.000        ; 1.595      ; 1.935      ;
; 0.226 ; reset                                     ; adv7180:decoder|data_address[18]                                                          ; reset                      ; td_clk27    ; 0.000        ; 1.595      ; 1.935      ;
; 0.226 ; reset                                     ; adv7180:decoder|data_address[24]                                                          ; reset                      ; td_clk27    ; 0.000        ; 1.595      ; 1.935      ;
; 0.226 ; reset                                     ; adv7180:decoder|data_address[23]                                                          ; reset                      ; td_clk27    ; 0.000        ; 1.595      ; 1.935      ;
; 0.226 ; reset                                     ; adv7180:decoder|data_address[26]                                                          ; reset                      ; td_clk27    ; 0.000        ; 1.595      ; 1.935      ;
; 0.226 ; reset                                     ; adv7180:decoder|data_address[25]                                                          ; reset                      ; td_clk27    ; 0.000        ; 1.595      ; 1.935      ;
; 0.228 ; reset                                     ; adv7180:decoder|data_address[5]                                                           ; reset                      ; td_clk27    ; 0.000        ; 1.579      ; 1.921      ;
; 0.228 ; reset                                     ; adv7180:decoder|data_address[8]                                                           ; reset                      ; td_clk27    ; 0.000        ; 1.579      ; 1.921      ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'vga:vga_output|pixel_clock'                                                                                                                   ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.181 ; vga:vga_output|v_count[3]      ; vga:vga_output|v_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga:vga_output|v_count[5]      ; vga:vga_output|v_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga:vga_output|v_count[2]      ; vga:vga_output|v_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga:vga_output|v_count[4]      ; vga:vga_output|v_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga:vga_output|v_count[6]      ; vga:vga_output|v_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga:vga_output|v_count[7]      ; vga:vga_output|v_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga:vga_output|v_count[9]      ; vga:vga_output|v_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga:vga_output|v_count[8]      ; vga:vga_output|v_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.307      ;
; 0.261 ; vga:vga_output|horiz_sync      ; vga:vga_output|horiz_sync_out ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.387      ;
; 0.264 ; reset                          ; vga_pixel[2]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 1.806      ; 1.684      ;
; 0.264 ; reset                          ; vga_pixel[5]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 1.806      ; 1.684      ;
; 0.264 ; reset                          ; vga_pixel[6]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 1.806      ; 1.684      ;
; 0.264 ; reset                          ; vga_pixel[7]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 1.806      ; 1.684      ;
; 0.271 ; vga:vga_output|v_count[4]      ; vga:vga_output|vert_sync      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.397      ;
; 0.278 ; vga:vga_output|h_count[6]      ; vga:vga_output|pixel_col[6]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.404      ;
; 0.278 ; vga:vga_output|h_count[3]      ; vga:vga_output|pixel_col[3]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.404      ;
; 0.278 ; reset                          ; vga_pixel[2]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 1.806      ; 2.198      ;
; 0.278 ; reset                          ; vga_pixel[5]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 1.806      ; 2.198      ;
; 0.278 ; reset                          ; vga_pixel[6]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 1.806      ; 2.198      ;
; 0.278 ; reset                          ; vga_pixel[7]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 1.806      ; 2.198      ;
; 0.300 ; vga:vga_output|h_count[7]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; reset                          ; vga_pixel[16]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 1.804      ; 1.718      ;
; 0.300 ; reset                          ; vga_pixel[17]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 1.804      ; 1.718      ;
; 0.300 ; reset                          ; vga_pixel[19]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 1.804      ; 1.718      ;
; 0.300 ; reset                          ; vga_pixel[23]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 1.804      ; 1.718      ;
; 0.305 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; ycc2rgb:ycc2rgb_converter|r[5] ; vga_pixel[21]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.106     ; 0.313      ;
; 0.306 ; vga:vga_output|h_count[6]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.432      ;
; 0.306 ; ycc2rgb:ycc2rgb_converter|b[7] ; vga_pixel[7]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.106     ; 0.314      ;
; 0.306 ; ycc2rgb:ycc2rgb_converter|b[4] ; vga_pixel[4]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.106     ; 0.314      ;
; 0.306 ; ycc2rgb:ycc2rgb_converter|g[4] ; vga_pixel[12]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.106     ; 0.314      ;
; 0.306 ; ycc2rgb:ycc2rgb_converter|r[4] ; vga_pixel[20]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.106     ; 0.314      ;
; 0.306 ; ycc2rgb:ycc2rgb_converter|r[2] ; vga_pixel[18]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.106     ; 0.314      ;
; 0.306 ; ycc2rgb:ycc2rgb_converter|r[1] ; vga_pixel[17]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.106     ; 0.314      ;
; 0.306 ; ycc2rgb:ycc2rgb_converter|r[0] ; vga_pixel[16]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.106     ; 0.314      ;
; 0.307 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.433      ;
; 0.307 ; ycc2rgb:ycc2rgb_converter|b[6] ; vga_pixel[6]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.106     ; 0.315      ;
; 0.307 ; ycc2rgb:ycc2rgb_converter|b[5] ; vga_pixel[5]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.106     ; 0.315      ;
; 0.307 ; ycc2rgb:ycc2rgb_converter|b[2] ; vga_pixel[2]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.106     ; 0.315      ;
; 0.307 ; ycc2rgb:ycc2rgb_converter|r[7] ; vga_pixel[23]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.106     ; 0.315      ;
; 0.307 ; ycc2rgb:ycc2rgb_converter|r[3] ; vga_pixel[19]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.106     ; 0.315      ;
; 0.308 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.434      ;
; 0.308 ; ycc2rgb:ycc2rgb_converter|b[0] ; vga_pixel[0]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.106     ; 0.316      ;
; 0.308 ; ycc2rgb:ycc2rgb_converter|g[5] ; vga_pixel[13]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.106     ; 0.316      ;
; 0.308 ; ycc2rgb:ycc2rgb_converter|g[3] ; vga_pixel[11]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.106     ; 0.316      ;
; 0.309 ; ycc2rgb:ycc2rgb_converter|b[3] ; vga_pixel[3]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.106     ; 0.317      ;
; 0.316 ; reset                          ; vga_pixel[10]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 1.806      ; 1.736      ;
; 0.323 ; reset                          ; vga_pixel[18]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 1.804      ; 1.741      ;
; 0.323 ; reset                          ; vga_pixel[20]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 1.804      ; 1.741      ;
; 0.323 ; reset                          ; vga_pixel[21]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 1.804      ; 1.741      ;
; 0.323 ; reset                          ; vga_pixel[22]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 1.804      ; 1.741      ;
; 0.325 ; reset                          ; vga_pixel[0]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 1.805      ; 1.744      ;
; 0.325 ; reset                          ; vga_pixel[1]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 1.805      ; 1.744      ;
; 0.325 ; reset                          ; vga_pixel[3]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 1.805      ; 1.744      ;
; 0.325 ; reset                          ; vga_pixel[4]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 1.805      ; 1.744      ;
; 0.325 ; reset                          ; vga_pixel[16]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 1.804      ; 2.243      ;
; 0.325 ; reset                          ; vga_pixel[17]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 1.804      ; 2.243      ;
; 0.325 ; reset                          ; vga_pixel[19]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 1.804      ; 2.243      ;
; 0.325 ; reset                          ; vga_pixel[23]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 1.804      ; 2.243      ;
; 0.336 ; reset                          ; vga_pixel[10]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 1.806      ; 2.256      ;
; 0.340 ; reset                          ; vga_pixel[8]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 1.807      ; 1.761      ;
; 0.340 ; reset                          ; vga_pixel[9]                  ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 1.807      ; 1.761      ;
; 0.340 ; reset                          ; vga_pixel[11]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 1.807      ; 1.761      ;
; 0.340 ; reset                          ; vga_pixel[12]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 1.807      ; 1.761      ;
; 0.340 ; reset                          ; vga_pixel[13]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 1.807      ; 1.761      ;
; 0.340 ; reset                          ; vga_pixel[14]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 1.807      ; 1.761      ;
; 0.340 ; reset                          ; vga_pixel[15]                 ; reset                      ; vga:vga_output|pixel_clock ; -0.500       ; 1.807      ; 1.761      ;
; 0.345 ; vga:vga_output|h_count[7]      ; vga:vga_output|pixel_col[7]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.471      ;
; 0.346 ; vga:vga_output|v_count[8]      ; vga:vga_output|pixel_row[8]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.472      ;
; 0.350 ; vga:vga_output|h_count[8]      ; vga:vga_output|pixel_col[8]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.476      ;
; 0.350 ; vga:vga_output|h_count[4]      ; vga:vga_output|pixel_col[4]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.476      ;
; 0.350 ; reset                          ; vga_pixel[0]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 1.805      ; 2.269      ;
; 0.350 ; reset                          ; vga_pixel[1]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 1.805      ; 2.269      ;
; 0.350 ; reset                          ; vga_pixel[3]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 1.805      ; 2.269      ;
; 0.350 ; reset                          ; vga_pixel[4]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 1.805      ; 2.269      ;
; 0.354 ; vga:vga_output|h_count[9]      ; vga:vga_output|pixel_col[9]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.480      ;
; 0.356 ; reset                          ; vga_pixel[18]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 1.804      ; 2.274      ;
; 0.356 ; reset                          ; vga_pixel[20]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 1.804      ; 2.274      ;
; 0.356 ; reset                          ; vga_pixel[21]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 1.804      ; 2.274      ;
; 0.356 ; reset                          ; vga_pixel[22]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 1.804      ; 2.274      ;
; 0.359 ; vga:vga_output|v_count[1]      ; vga:vga_output|pixel_row[1]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.485      ;
; 0.360 ; vga:vga_output|h_count[5]      ; vga:vga_output|pixel_col[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.041      ; 0.485      ;
; 0.366 ; vga:vga_output|h_count[9]      ; vga:vga_output|h_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.492      ;
; 0.366 ; reset                          ; vga_pixel[8]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 1.807      ; 2.287      ;
; 0.366 ; reset                          ; vga_pixel[9]                  ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 1.807      ; 2.287      ;
; 0.366 ; reset                          ; vga_pixel[11]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 1.807      ; 2.287      ;
; 0.366 ; reset                          ; vga_pixel[12]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 1.807      ; 2.287      ;
; 0.366 ; reset                          ; vga_pixel[13]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 1.807      ; 2.287      ;
; 0.366 ; reset                          ; vga_pixel[14]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 1.807      ; 2.287      ;
; 0.366 ; reset                          ; vga_pixel[15]                 ; reset                      ; vga:vga_output|pixel_clock ; 0.000        ; 1.807      ; 2.287      ;
; 0.379 ; ycc2rgb:ycc2rgb_converter|b[1] ; vga_pixel[1]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.106     ; 0.387      ;
; 0.379 ; ycc2rgb:ycc2rgb_converter|g[0] ; vga_pixel[8]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.106     ; 0.387      ;
; 0.380 ; ycc2rgb:ycc2rgb_converter|g[6] ; vga_pixel[14]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.106     ; 0.388      ;
; 0.380 ; ycc2rgb:ycc2rgb_converter|g[1] ; vga_pixel[9]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.106     ; 0.388      ;
; 0.382 ; ycc2rgb:ycc2rgb_converter|g[7] ; vga_pixel[15]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.106     ; 0.390      ;
; 0.382 ; ycc2rgb:ycc2rgb_converter|r[6] ; vga_pixel[22]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.106     ; 0.390      ;
; 0.444 ; vga:vga_output|v_count[2]      ; vga:vga_output|pixel_row[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.570      ;
; 0.446 ; vga:vga_output|h_count[8]      ; vga:vga_output|h_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.573      ;
; 0.447 ; ycc2rgb:ycc2rgb_converter|g[2] ; vga_pixel[10]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.106     ; 0.455      ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'reset'                                                                                                                        ;
+-------+---------------------------------------+--------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node      ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+--------------+-------------------------------------+-------------+--------------+------------+------------+
; 0.509 ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_write_en ; i2c:i2c_master|available            ; reset       ; 0.000        ; 0.799      ; 1.328      ;
; 0.614 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_din[6]   ; i2c:i2c_master|available            ; reset       ; 0.000        ; 1.060      ; 1.694      ;
; 0.660 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_write_en ; i2c:i2c_master|available            ; reset       ; 0.000        ; 0.793      ; 1.473      ;
; 0.749 ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; i2c_write_en ; i2c_config_state.I2C_ADDR_BUSY_1181 ; reset       ; -0.500       ; 1.059      ; 1.328      ;
; 0.854 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_din[6]   ; i2c_config_state.I2C_ADDR_BUSY_1181 ; reset       ; -0.500       ; 1.320      ; 1.694      ;
; 0.900 ; i2c_config_state.I2C_DATA_CONFIG_1161 ; i2c_write_en ; i2c_config_state.I2C_ADDR_BUSY_1181 ; reset       ; -0.500       ; 1.053      ; 1.473      ;
+-------+---------------------------------------+--------------+-------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'i2c_config_state.I2C_ADDR_BUSY_1181'                                                                                     ;
+--------+-----------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                               ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; -1.052 ; reset     ; i2c_config_state.DONE_CONFIG_1131     ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; 0.496      ; 1.320      ;
; -1.036 ; reset     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; 0.454      ; 1.321      ;
; -0.961 ; reset     ; i2c_config_state.I2C_DATA_FREE_1141   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; 0.424      ; 1.434      ;
; -0.924 ; reset     ; i2c_config_state.INIT_CONFIG_1201     ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; 0.459      ; 1.325      ;
; -0.858 ; reset     ; i2c_config_state.I2C_DATA_BUSY_1151   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; 0.454      ; 1.320      ;
; -0.841 ; reset     ; i2c_config_state.I2C_DATA_CONFIG_1161 ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; 0.460      ; 1.316      ;
; -0.841 ; reset     ; i2c_config_state.I2C_ADDR_FREE_1171   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; 0.458      ; 1.318      ;
; -0.689 ; reset     ; i2c_status_led$latch                  ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.500        ; 0.641      ; 1.490      ;
; -0.114 ; reset     ; i2c_config_state.DONE_CONFIG_1131     ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.496      ; 0.882      ;
; -0.098 ; reset     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.454      ; 0.883      ;
; -0.002 ; reset     ; i2c_config_state.I2C_DATA_FREE_1141   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.424      ; 0.975      ;
; 0.024  ; reset     ; i2c_config_state.INIT_CONFIG_1201     ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.459      ; 0.877      ;
; 0.080  ; reset     ; i2c_config_state.I2C_DATA_BUSY_1151   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.454      ; 0.882      ;
; 0.096  ; reset     ; i2c_config_state.I2C_DATA_CONFIG_1161 ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.460      ; 0.879      ;
; 0.097  ; reset     ; i2c_config_state.I2C_ADDR_FREE_1171   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.458      ; 0.880      ;
; 0.279  ; reset     ; i2c_status_led$latch                  ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 1.000        ; 0.641      ; 1.022      ;
+--------+-----------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk50'                                                                                         ;
+--------+-----------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.696 ; reset     ; i2c:i2c_master|error                ; reset        ; clk50       ; 0.500        ; 1.537      ; 2.710      ;
; -0.654 ; reset     ; i2c:i2c_master|i2c_s.START          ; reset        ; clk50       ; 0.500        ; 1.548      ; 2.679      ;
; -0.654 ; reset     ; i2c:i2c_master|i2c_s.STOP           ; reset        ; clk50       ; 0.500        ; 1.548      ; 2.679      ;
; -0.654 ; reset     ; i2c:i2c_master|i2c_s.ADDRESS        ; reset        ; clk50       ; 0.500        ; 1.548      ; 2.679      ;
; -0.654 ; reset     ; i2c:i2c_master|i2c_s.INIT           ; reset        ; clk50       ; 0.500        ; 1.548      ; 2.679      ;
; -0.654 ; reset     ; i2c:i2c_master|i2c_s.DATA           ; reset        ; clk50       ; 0.500        ; 1.548      ; 2.679      ;
; -0.562 ; reset     ; i2c:i2c_master|\i2c_manager:writing ; reset        ; clk50       ; 0.500        ; 1.543      ; 2.582      ;
; 0.378  ; reset     ; i2c:i2c_master|error                ; reset        ; clk50       ; 1.000        ; 1.537      ; 2.136      ;
; 0.417  ; reset     ; i2c:i2c_master|i2c_s.START          ; reset        ; clk50       ; 1.000        ; 1.548      ; 2.108      ;
; 0.417  ; reset     ; i2c:i2c_master|i2c_s.STOP           ; reset        ; clk50       ; 1.000        ; 1.548      ; 2.108      ;
; 0.417  ; reset     ; i2c:i2c_master|i2c_s.ADDRESS        ; reset        ; clk50       ; 1.000        ; 1.548      ; 2.108      ;
; 0.417  ; reset     ; i2c:i2c_master|i2c_s.INIT           ; reset        ; clk50       ; 1.000        ; 1.548      ; 2.108      ;
; 0.417  ; reset     ; i2c:i2c_master|i2c_s.DATA           ; reset        ; clk50       ; 1.000        ; 1.548      ; 2.108      ;
; 0.475  ; reset     ; i2c:i2c_master|\i2c_manager:writing ; reset        ; clk50       ; 1.000        ; 1.543      ; 2.045      ;
+--------+-----------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'td_clk27'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.645 ; reset     ; led_count[3]                                 ; reset        ; td_clk27    ; 0.500        ; 1.473      ; 2.595      ;
; -0.641 ; reset     ; \decoder_clock:clock_count[0]                ; reset        ; td_clk27    ; 0.500        ; 1.492      ; 2.610      ;
; -0.641 ; reset     ; \decoder_clock:clock_count[1]                ; reset        ; td_clk27    ; 0.500        ; 1.492      ; 2.610      ;
; -0.641 ; reset     ; \decoder_clock:clock_count[2]                ; reset        ; td_clk27    ; 0.500        ; 1.492      ; 2.610      ;
; -0.641 ; reset     ; \decoder_clock:clock_count[3]                ; reset        ; td_clk27    ; 0.500        ; 1.492      ; 2.610      ;
; -0.641 ; reset     ; \decoder_clock:clock_count[4]                ; reset        ; td_clk27    ; 0.500        ; 1.492      ; 2.610      ;
; -0.641 ; reset     ; \decoder_clock:clock_count[5]                ; reset        ; td_clk27    ; 0.500        ; 1.492      ; 2.610      ;
; -0.641 ; reset     ; \decoder_clock:clock_count[8]                ; reset        ; td_clk27    ; 0.500        ; 1.492      ; 2.610      ;
; -0.641 ; reset     ; \decoder_clock:clock_count[9]                ; reset        ; td_clk27    ; 0.500        ; 1.492      ; 2.610      ;
; -0.641 ; reset     ; \decoder_clock:clock_count[11]               ; reset        ; td_clk27    ; 0.500        ; 1.492      ; 2.610      ;
; -0.628 ; reset     ; \decoder_clock:clock_count[18]               ; reset        ; td_clk27    ; 0.500        ; 1.487      ; 2.592      ;
; -0.628 ; reset     ; \decoder_clock:clock_count[20]               ; reset        ; td_clk27    ; 0.500        ; 1.487      ; 2.592      ;
; -0.628 ; reset     ; \decoder_clock:clock_count[21]               ; reset        ; td_clk27    ; 0.500        ; 1.487      ; 2.592      ;
; -0.628 ; reset     ; \decoder_clock:clock_count[22]               ; reset        ; td_clk27    ; 0.500        ; 1.487      ; 2.592      ;
; -0.628 ; reset     ; \decoder_clock:clock_count[25]               ; reset        ; td_clk27    ; 0.500        ; 1.487      ; 2.592      ;
; -0.628 ; reset     ; \decoder_clock:clock_count[26]               ; reset        ; td_clk27    ; 0.500        ; 1.487      ; 2.592      ;
; -0.628 ; reset     ; \decoder_clock:clock_count[27]               ; reset        ; td_clk27    ; 0.500        ; 1.487      ; 2.592      ;
; -0.628 ; reset     ; \decoder_clock:clock_count[28]               ; reset        ; td_clk27    ; 0.500        ; 1.487      ; 2.592      ;
; -0.628 ; reset     ; \decoder_clock:clock_count[29]               ; reset        ; td_clk27    ; 0.500        ; 1.487      ; 2.592      ;
; -0.628 ; reset     ; \decoder_clock:clock_count[30]               ; reset        ; td_clk27    ; 0.500        ; 1.487      ; 2.592      ;
; -0.618 ; reset     ; \decoder_clock:clock_count[15]               ; reset        ; td_clk27    ; 0.500        ; 1.474      ; 2.569      ;
; -0.618 ; reset     ; \decoder_clock:clock_count[16]               ; reset        ; td_clk27    ; 0.500        ; 1.474      ; 2.569      ;
; -0.618 ; reset     ; \decoder_clock:clock_count[23]               ; reset        ; td_clk27    ; 0.500        ; 1.474      ; 2.569      ;
; -0.607 ; reset     ; \decoder_clock:clock_count[7]                ; reset        ; td_clk27    ; 0.500        ; 1.492      ; 2.576      ;
; -0.607 ; reset     ; \decoder_clock:clock_count[12]               ; reset        ; td_clk27    ; 0.500        ; 1.492      ; 2.576      ;
; -0.607 ; reset     ; \decoder_clock:clock_count[13]               ; reset        ; td_clk27    ; 0.500        ; 1.492      ; 2.576      ;
; -0.607 ; reset     ; \decoder_clock:clock_count[14]               ; reset        ; td_clk27    ; 0.500        ; 1.492      ; 2.576      ;
; -0.607 ; reset     ; \decoder_clock:clock_count[6]                ; reset        ; td_clk27    ; 0.500        ; 1.492      ; 2.576      ;
; -0.574 ; reset     ; \decoder_clock:clock_count[10]               ; reset        ; td_clk27    ; 0.500        ; 1.487      ; 2.538      ;
; -0.574 ; reset     ; \decoder_clock:clock_count[17]               ; reset        ; td_clk27    ; 0.500        ; 1.487      ; 2.538      ;
; -0.574 ; reset     ; \decoder_clock:clock_count[19]               ; reset        ; td_clk27    ; 0.500        ; 1.487      ; 2.538      ;
; -0.574 ; reset     ; \decoder_clock:clock_count[24]               ; reset        ; td_clk27    ; 0.500        ; 1.487      ; 2.538      ;
; -0.574 ; reset     ; led_count[0]                                 ; reset        ; td_clk27    ; 0.500        ; 1.487      ; 2.538      ;
; -0.574 ; reset     ; led_count[1]                                 ; reset        ; td_clk27    ; 0.500        ; 1.487      ; 2.538      ;
; -0.574 ; reset     ; led_count[2]                                 ; reset        ; td_clk27    ; 0.500        ; 1.487      ; 2.538      ;
; -0.560 ; reset     ; adv7180:decoder|state.READ                   ; reset        ; td_clk27    ; 0.500        ; 1.534      ; 2.571      ;
; -0.560 ; reset     ; adv7180:decoder|state.VS_RESET               ; reset        ; td_clk27    ; 0.500        ; 1.534      ; 2.571      ;
; 0.371  ; reset     ; ycc2rgb:ycc2rgb_converter|g[2]               ; reset        ; td_clk27    ; 1.000        ; 1.912      ; 2.518      ;
; 0.379  ; reset     ; ycc2rgb:ycc2rgb_converter|b[2]               ; reset        ; td_clk27    ; 1.000        ; 1.912      ; 2.510      ;
; 0.379  ; reset     ; ycc2rgb:ycc2rgb_converter|b[5]               ; reset        ; td_clk27    ; 1.000        ; 1.912      ; 2.510      ;
; 0.379  ; reset     ; ycc2rgb:ycc2rgb_converter|b[6]               ; reset        ; td_clk27    ; 1.000        ; 1.912      ; 2.510      ;
; 0.379  ; reset     ; ycc2rgb:ycc2rgb_converter|b[7]               ; reset        ; td_clk27    ; 1.000        ; 1.912      ; 2.510      ;
; 0.384  ; reset     ; ycc2rgb:ycc2rgb_converter|b[0]               ; reset        ; td_clk27    ; 1.000        ; 1.911      ; 2.504      ;
; 0.384  ; reset     ; ycc2rgb:ycc2rgb_converter|b[1]               ; reset        ; td_clk27    ; 1.000        ; 1.911      ; 2.504      ;
; 0.384  ; reset     ; ycc2rgb:ycc2rgb_converter|b[3]               ; reset        ; td_clk27    ; 1.000        ; 1.911      ; 2.504      ;
; 0.384  ; reset     ; ycc2rgb:ycc2rgb_converter|b[4]               ; reset        ; td_clk27    ; 1.000        ; 1.911      ; 2.504      ;
; 0.387  ; reset     ; ycc2rgb:ycc2rgb_converter|g[0]               ; reset        ; td_clk27    ; 1.000        ; 1.913      ; 2.503      ;
; 0.387  ; reset     ; ycc2rgb:ycc2rgb_converter|g[1]               ; reset        ; td_clk27    ; 1.000        ; 1.913      ; 2.503      ;
; 0.387  ; reset     ; ycc2rgb:ycc2rgb_converter|g[3]               ; reset        ; td_clk27    ; 1.000        ; 1.913      ; 2.503      ;
; 0.387  ; reset     ; ycc2rgb:ycc2rgb_converter|g[4]               ; reset        ; td_clk27    ; 1.000        ; 1.913      ; 2.503      ;
; 0.387  ; reset     ; ycc2rgb:ycc2rgb_converter|g[5]               ; reset        ; td_clk27    ; 1.000        ; 1.913      ; 2.503      ;
; 0.387  ; reset     ; ycc2rgb:ycc2rgb_converter|g[6]               ; reset        ; td_clk27    ; 1.000        ; 1.913      ; 2.503      ;
; 0.387  ; reset     ; ycc2rgb:ycc2rgb_converter|g[7]               ; reset        ; td_clk27    ; 1.000        ; 1.913      ; 2.503      ;
; 0.399  ; reset     ; led_count[3]                                 ; reset        ; td_clk27    ; 1.000        ; 1.473      ; 2.051      ;
; 0.414  ; reset     ; ycc2rgb:ycc2rgb_converter|r[0]               ; reset        ; td_clk27    ; 1.000        ; 1.910      ; 2.473      ;
; 0.414  ; reset     ; ycc2rgb:ycc2rgb_converter|r[1]               ; reset        ; td_clk27    ; 1.000        ; 1.910      ; 2.473      ;
; 0.414  ; reset     ; ycc2rgb:ycc2rgb_converter|r[3]               ; reset        ; td_clk27    ; 1.000        ; 1.910      ; 2.473      ;
; 0.414  ; reset     ; ycc2rgb:ycc2rgb_converter|r[7]               ; reset        ; td_clk27    ; 1.000        ; 1.910      ; 2.473      ;
; 0.415  ; reset     ; adv7180:decoder|\vs_manager:state.waiting    ; reset        ; td_clk27    ; 1.000        ; 1.909      ; 2.471      ;
; 0.415  ; reset     ; adv7180:decoder|\vs_manager:state.idle       ; reset        ; td_clk27    ; 1.000        ; 1.909      ; 2.471      ;
; 0.415  ; reset     ; adv7180:decoder|\vs_manager:state.transition ; reset        ; td_clk27    ; 1.000        ; 1.909      ; 2.471      ;
; 0.415  ; reset     ; adv7180:decoder|vs_flag                      ; reset        ; td_clk27    ; 1.000        ; 1.909      ; 2.471      ;
; 0.415  ; reset     ; adv7180:decoder|hs_flag                      ; reset        ; td_clk27    ; 1.000        ; 1.909      ; 2.471      ;
; 0.417  ; reset     ; \decoder_clock:clock_count[0]                ; reset        ; td_clk27    ; 1.000        ; 1.492      ; 2.052      ;
; 0.417  ; reset     ; \decoder_clock:clock_count[1]                ; reset        ; td_clk27    ; 1.000        ; 1.492      ; 2.052      ;
; 0.417  ; reset     ; \decoder_clock:clock_count[2]                ; reset        ; td_clk27    ; 1.000        ; 1.492      ; 2.052      ;
; 0.417  ; reset     ; \decoder_clock:clock_count[3]                ; reset        ; td_clk27    ; 1.000        ; 1.492      ; 2.052      ;
; 0.417  ; reset     ; \decoder_clock:clock_count[4]                ; reset        ; td_clk27    ; 1.000        ; 1.492      ; 2.052      ;
; 0.417  ; reset     ; \decoder_clock:clock_count[5]                ; reset        ; td_clk27    ; 1.000        ; 1.492      ; 2.052      ;
; 0.417  ; reset     ; \decoder_clock:clock_count[8]                ; reset        ; td_clk27    ; 1.000        ; 1.492      ; 2.052      ;
; 0.417  ; reset     ; \decoder_clock:clock_count[9]                ; reset        ; td_clk27    ; 1.000        ; 1.492      ; 2.052      ;
; 0.417  ; reset     ; \decoder_clock:clock_count[11]               ; reset        ; td_clk27    ; 1.000        ; 1.492      ; 2.052      ;
; 0.424  ; reset     ; \decoder_clock:clock_count[18]               ; reset        ; td_clk27    ; 1.000        ; 1.487      ; 2.040      ;
; 0.424  ; reset     ; \decoder_clock:clock_count[20]               ; reset        ; td_clk27    ; 1.000        ; 1.487      ; 2.040      ;
; 0.424  ; reset     ; \decoder_clock:clock_count[21]               ; reset        ; td_clk27    ; 1.000        ; 1.487      ; 2.040      ;
; 0.424  ; reset     ; \decoder_clock:clock_count[22]               ; reset        ; td_clk27    ; 1.000        ; 1.487      ; 2.040      ;
; 0.424  ; reset     ; \decoder_clock:clock_count[25]               ; reset        ; td_clk27    ; 1.000        ; 1.487      ; 2.040      ;
; 0.424  ; reset     ; \decoder_clock:clock_count[26]               ; reset        ; td_clk27    ; 1.000        ; 1.487      ; 2.040      ;
; 0.424  ; reset     ; \decoder_clock:clock_count[27]               ; reset        ; td_clk27    ; 1.000        ; 1.487      ; 2.040      ;
; 0.424  ; reset     ; \decoder_clock:clock_count[28]               ; reset        ; td_clk27    ; 1.000        ; 1.487      ; 2.040      ;
; 0.424  ; reset     ; \decoder_clock:clock_count[29]               ; reset        ; td_clk27    ; 1.000        ; 1.487      ; 2.040      ;
; 0.424  ; reset     ; \decoder_clock:clock_count[30]               ; reset        ; td_clk27    ; 1.000        ; 1.487      ; 2.040      ;
; 0.424  ; reset     ; ycc2rgb:ycc2rgb_converter|r[2]               ; reset        ; td_clk27    ; 1.000        ; 1.910      ; 2.463      ;
; 0.424  ; reset     ; ycc2rgb:ycc2rgb_converter|r[4]               ; reset        ; td_clk27    ; 1.000        ; 1.910      ; 2.463      ;
; 0.424  ; reset     ; ycc2rgb:ycc2rgb_converter|r[5]               ; reset        ; td_clk27    ; 1.000        ; 1.910      ; 2.463      ;
; 0.424  ; reset     ; ycc2rgb:ycc2rgb_converter|r[6]               ; reset        ; td_clk27    ; 1.000        ; 1.910      ; 2.463      ;
; 0.431  ; reset     ; \decoder_clock:clock_count[7]                ; reset        ; td_clk27    ; 1.000        ; 1.492      ; 2.038      ;
; 0.431  ; reset     ; \decoder_clock:clock_count[12]               ; reset        ; td_clk27    ; 1.000        ; 1.492      ; 2.038      ;
; 0.431  ; reset     ; \decoder_clock:clock_count[13]               ; reset        ; td_clk27    ; 1.000        ; 1.492      ; 2.038      ;
; 0.431  ; reset     ; \decoder_clock:clock_count[14]               ; reset        ; td_clk27    ; 1.000        ; 1.492      ; 2.038      ;
; 0.431  ; reset     ; \decoder_clock:clock_count[15]               ; reset        ; td_clk27    ; 1.000        ; 1.474      ; 2.020      ;
; 0.431  ; reset     ; \decoder_clock:clock_count[16]               ; reset        ; td_clk27    ; 1.000        ; 1.474      ; 2.020      ;
; 0.431  ; reset     ; \decoder_clock:clock_count[23]               ; reset        ; td_clk27    ; 1.000        ; 1.474      ; 2.020      ;
; 0.431  ; reset     ; \decoder_clock:clock_count[6]                ; reset        ; td_clk27    ; 1.000        ; 1.492      ; 2.038      ;
; 0.434  ; reset     ; adv7180:decoder|\vs_manager:state.waiting    ; reset        ; td_clk27    ; 0.500        ; 1.909      ; 1.952      ;
; 0.434  ; reset     ; adv7180:decoder|\vs_manager:state.idle       ; reset        ; td_clk27    ; 0.500        ; 1.909      ; 1.952      ;
; 0.434  ; reset     ; adv7180:decoder|\vs_manager:state.transition ; reset        ; td_clk27    ; 0.500        ; 1.909      ; 1.952      ;
; 0.434  ; reset     ; adv7180:decoder|vs_flag                      ; reset        ; td_clk27    ; 0.500        ; 1.909      ; 1.952      ;
; 0.434  ; reset     ; adv7180:decoder|hs_flag                      ; reset        ; td_clk27    ; 0.500        ; 1.909      ; 1.952      ;
; 0.444  ; reset     ; ycc2rgb:ycc2rgb_converter|g[2]               ; reset        ; td_clk27    ; 0.500        ; 1.912      ; 1.945      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'i2c:i2c_master|available'                                                                                     ;
+--------+-----------+---------------------------------------+--------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                               ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------+--------------+--------------------------+--------------+------------+------------+
; -0.354 ; reset     ; i2c_config_state.DONE_CONFIG_1131     ; reset        ; i2c:i2c_master|available ; 0.500        ; 0.756      ; 0.882      ;
; -0.338 ; reset     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; reset        ; i2c:i2c_master|available ; 0.500        ; 0.714      ; 0.883      ;
; -0.292 ; reset     ; i2c_config_state.DONE_CONFIG_1131     ; reset        ; i2c:i2c_master|available ; 1.000        ; 0.756      ; 1.320      ;
; -0.276 ; reset     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; reset        ; i2c:i2c_master|available ; 1.000        ; 0.714      ; 1.321      ;
; -0.242 ; reset     ; i2c_config_state.I2C_DATA_FREE_1141   ; reset        ; i2c:i2c_master|available ; 0.500        ; 0.684      ; 0.975      ;
; -0.216 ; reset     ; i2c_config_state.INIT_CONFIG_1201     ; reset        ; i2c:i2c_master|available ; 0.500        ; 0.719      ; 0.877      ;
; -0.201 ; reset     ; i2c_config_state.I2C_DATA_FREE_1141   ; reset        ; i2c:i2c_master|available ; 1.000        ; 0.684      ; 1.434      ;
; -0.164 ; reset     ; i2c_config_state.INIT_CONFIG_1201     ; reset        ; i2c:i2c_master|available ; 1.000        ; 0.719      ; 1.325      ;
; -0.160 ; reset     ; i2c_config_state.I2C_DATA_BUSY_1151   ; reset        ; i2c:i2c_master|available ; 0.500        ; 0.714      ; 0.882      ;
; -0.151 ; reset     ; i2c_config_state.I2C_ADDR_BUSY_1181   ; reset        ; i2c:i2c_master|available ; 0.500        ; 0.714      ; 0.881      ;
; -0.144 ; reset     ; i2c_config_state.I2C_DATA_CONFIG_1161 ; reset        ; i2c:i2c_master|available ; 0.500        ; 0.720      ; 0.879      ;
; -0.143 ; reset     ; i2c_config_state.I2C_ADDR_FREE_1171   ; reset        ; i2c:i2c_master|available ; 0.500        ; 0.718      ; 0.880      ;
; -0.098 ; reset     ; i2c_config_state.I2C_DATA_BUSY_1151   ; reset        ; i2c:i2c_master|available ; 1.000        ; 0.714      ; 1.320      ;
; -0.089 ; reset     ; i2c_config_state.I2C_ADDR_BUSY_1181   ; reset        ; i2c:i2c_master|available ; 1.000        ; 0.714      ; 1.319      ;
; -0.081 ; reset     ; i2c_config_state.I2C_DATA_CONFIG_1161 ; reset        ; i2c:i2c_master|available ; 1.000        ; 0.720      ; 1.316      ;
; -0.081 ; reset     ; i2c_config_state.I2C_ADDR_FREE_1171   ; reset        ; i2c:i2c_master|available ; 1.000        ; 0.718      ; 1.318      ;
+--------+-----------+---------------------------------------+--------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'vga:vga_output|pixel_clock'                                                                ;
+-------+-----------+-------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+--------------+----------------------------+--------------+------------+------------+
; 0.317 ; reset     ; ram_read_addr[12] ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 1.726      ; 2.386      ;
; 0.317 ; reset     ; ram_read_addr[11] ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 1.726      ; 2.386      ;
; 0.317 ; reset     ; ram_read_addr[10] ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 1.726      ; 2.386      ;
; 0.317 ; reset     ; ram_read_addr[9]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 1.726      ; 2.386      ;
; 0.317 ; reset     ; ram_read_addr[8]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 1.726      ; 2.386      ;
; 0.317 ; reset     ; ram_read_addr[7]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 1.726      ; 2.386      ;
; 0.317 ; reset     ; ram_read_addr[6]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 1.726      ; 2.386      ;
; 0.317 ; reset     ; ram_read_addr[5]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 1.726      ; 2.386      ;
; 0.317 ; reset     ; ram_read_addr[15] ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 1.726      ; 2.386      ;
; 0.317 ; reset     ; ram_read_addr[14] ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 1.726      ; 2.386      ;
; 0.317 ; reset     ; ram_read_addr[13] ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 1.726      ; 2.386      ;
; 0.326 ; reset     ; ram_read_addr[4]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 1.720      ; 2.371      ;
; 0.326 ; reset     ; ram_read_addr[3]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 1.719      ; 2.370      ;
; 0.326 ; reset     ; ram_read_addr[2]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 1.720      ; 2.371      ;
; 0.326 ; reset     ; ram_read_addr[0]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 1.719      ; 2.370      ;
; 0.374 ; reset     ; ram_read_addr[12] ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 1.726      ; 1.829      ;
; 0.374 ; reset     ; ram_read_addr[11] ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 1.726      ; 1.829      ;
; 0.374 ; reset     ; ram_read_addr[10] ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 1.726      ; 1.829      ;
; 0.374 ; reset     ; ram_read_addr[9]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 1.726      ; 1.829      ;
; 0.374 ; reset     ; ram_read_addr[8]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 1.726      ; 1.829      ;
; 0.374 ; reset     ; ram_read_addr[7]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 1.726      ; 1.829      ;
; 0.374 ; reset     ; ram_read_addr[6]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 1.726      ; 1.829      ;
; 0.374 ; reset     ; ram_read_addr[5]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 1.726      ; 1.829      ;
; 0.374 ; reset     ; ram_read_addr[15] ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 1.726      ; 1.829      ;
; 0.374 ; reset     ; ram_read_addr[14] ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 1.726      ; 1.829      ;
; 0.374 ; reset     ; ram_read_addr[13] ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 1.726      ; 1.829      ;
; 0.375 ; reset     ; ram_read_addr[4]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 1.720      ; 1.822      ;
; 0.375 ; reset     ; ram_read_addr[3]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 1.719      ; 1.821      ;
; 0.375 ; reset     ; ram_read_addr[2]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 1.720      ; 1.822      ;
; 0.375 ; reset     ; ram_read_addr[0]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 1.719      ; 1.821      ;
; 0.375 ; reset     ; ycc_even          ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 1.723      ; 2.325      ;
; 0.413 ; reset     ; ycc_even          ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 1.723      ; 1.787      ;
; 0.420 ; reset     ; ram_read_addr[1]  ; reset        ; vga:vga_output|pixel_clock ; 1.000        ; 1.724      ; 2.281      ;
; 0.434 ; reset     ; ram_read_addr[1]  ; reset        ; vga:vga_output|pixel_clock ; 0.500        ; 1.724      ; 1.767      ;
+-------+-----------+-------------------+--------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'td_clk27'                                                                                               ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.213 ; reset     ; ycc2rgb:ycc2rgb_converter|r[2]               ; reset        ; td_clk27    ; -0.500       ; 1.973      ; 1.800      ;
; 0.213 ; reset     ; ycc2rgb:ycc2rgb_converter|r[4]               ; reset        ; td_clk27    ; -0.500       ; 1.973      ; 1.800      ;
; 0.213 ; reset     ; ycc2rgb:ycc2rgb_converter|r[5]               ; reset        ; td_clk27    ; -0.500       ; 1.973      ; 1.800      ;
; 0.213 ; reset     ; ycc2rgb:ycc2rgb_converter|r[6]               ; reset        ; td_clk27    ; -0.500       ; 1.973      ; 1.800      ;
; 0.217 ; reset     ; adv7180:decoder|state.READ                   ; reset        ; td_clk27    ; 0.000        ; 1.595      ; 1.926      ;
; 0.217 ; reset     ; adv7180:decoder|state.VS_RESET               ; reset        ; td_clk27    ; 0.000        ; 1.595      ; 1.926      ;
; 0.222 ; reset     ; ycc2rgb:ycc2rgb_converter|r[0]               ; reset        ; td_clk27    ; -0.500       ; 1.972      ; 1.808      ;
; 0.222 ; reset     ; ycc2rgb:ycc2rgb_converter|r[1]               ; reset        ; td_clk27    ; -0.500       ; 1.972      ; 1.808      ;
; 0.222 ; reset     ; ycc2rgb:ycc2rgb_converter|r[3]               ; reset        ; td_clk27    ; -0.500       ; 1.972      ; 1.808      ;
; 0.222 ; reset     ; ycc2rgb:ycc2rgb_converter|r[7]               ; reset        ; td_clk27    ; -0.500       ; 1.972      ; 1.808      ;
; 0.230 ; reset     ; \decoder_clock:clock_count[10]               ; reset        ; td_clk27    ; 0.000        ; 1.546      ; 1.890      ;
; 0.230 ; reset     ; \decoder_clock:clock_count[17]               ; reset        ; td_clk27    ; 0.000        ; 1.546      ; 1.890      ;
; 0.230 ; reset     ; \decoder_clock:clock_count[19]               ; reset        ; td_clk27    ; 0.000        ; 1.546      ; 1.890      ;
; 0.230 ; reset     ; \decoder_clock:clock_count[24]               ; reset        ; td_clk27    ; 0.000        ; 1.546      ; 1.890      ;
; 0.230 ; reset     ; led_count[0]                                 ; reset        ; td_clk27    ; 0.000        ; 1.546      ; 1.890      ;
; 0.230 ; reset     ; led_count[1]                                 ; reset        ; td_clk27    ; 0.000        ; 1.546      ; 1.890      ;
; 0.230 ; reset     ; led_count[2]                                 ; reset        ; td_clk27    ; 0.000        ; 1.546      ; 1.890      ;
; 0.231 ; reset     ; adv7180:decoder|\hs_manager:state.waiting    ; reset        ; td_clk27    ; -0.500       ; 1.974      ; 1.819      ;
; 0.231 ; reset     ; adv7180:decoder|\hs_manager:state.idle       ; reset        ; td_clk27    ; -0.500       ; 1.974      ; 1.819      ;
; 0.231 ; reset     ; adv7180:decoder|\hs_manager:state.transition ; reset        ; td_clk27    ; -0.500       ; 1.974      ; 1.819      ;
; 0.241 ; reset     ; ycc2rgb:ycc2rgb_converter|b[0]               ; reset        ; td_clk27    ; -0.500       ; 1.974      ; 1.829      ;
; 0.241 ; reset     ; ycc2rgb:ycc2rgb_converter|b[1]               ; reset        ; td_clk27    ; -0.500       ; 1.974      ; 1.829      ;
; 0.241 ; reset     ; ycc2rgb:ycc2rgb_converter|b[3]               ; reset        ; td_clk27    ; -0.500       ; 1.974      ; 1.829      ;
; 0.241 ; reset     ; ycc2rgb:ycc2rgb_converter|b[4]               ; reset        ; td_clk27    ; -0.500       ; 1.974      ; 1.829      ;
; 0.242 ; reset     ; ycc2rgb:ycc2rgb_converter|g[0]               ; reset        ; td_clk27    ; -0.500       ; 1.975      ; 1.831      ;
; 0.242 ; reset     ; ycc2rgb:ycc2rgb_converter|g[1]               ; reset        ; td_clk27    ; -0.500       ; 1.975      ; 1.831      ;
; 0.242 ; reset     ; ycc2rgb:ycc2rgb_converter|g[3]               ; reset        ; td_clk27    ; -0.500       ; 1.975      ; 1.831      ;
; 0.242 ; reset     ; ycc2rgb:ycc2rgb_converter|g[4]               ; reset        ; td_clk27    ; -0.500       ; 1.975      ; 1.831      ;
; 0.242 ; reset     ; ycc2rgb:ycc2rgb_converter|g[5]               ; reset        ; td_clk27    ; -0.500       ; 1.975      ; 1.831      ;
; 0.242 ; reset     ; ycc2rgb:ycc2rgb_converter|g[6]               ; reset        ; td_clk27    ; -0.500       ; 1.975      ; 1.831      ;
; 0.242 ; reset     ; ycc2rgb:ycc2rgb_converter|g[7]               ; reset        ; td_clk27    ; -0.500       ; 1.975      ; 1.831      ;
; 0.247 ; reset     ; ycc2rgb:ycc2rgb_converter|b[2]               ; reset        ; td_clk27    ; -0.500       ; 1.974      ; 1.835      ;
; 0.247 ; reset     ; ycc2rgb:ycc2rgb_converter|b[5]               ; reset        ; td_clk27    ; -0.500       ; 1.974      ; 1.835      ;
; 0.247 ; reset     ; ycc2rgb:ycc2rgb_converter|b[6]               ; reset        ; td_clk27    ; -0.500       ; 1.974      ; 1.835      ;
; 0.247 ; reset     ; ycc2rgb:ycc2rgb_converter|b[7]               ; reset        ; td_clk27    ; -0.500       ; 1.974      ; 1.835      ;
; 0.251 ; reset     ; adv7180:decoder|\hs_manager:state.waiting    ; reset        ; td_clk27    ; 0.000        ; 1.974      ; 2.339      ;
; 0.251 ; reset     ; adv7180:decoder|\hs_manager:state.idle       ; reset        ; td_clk27    ; 0.000        ; 1.974      ; 2.339      ;
; 0.251 ; reset     ; adv7180:decoder|\hs_manager:state.transition ; reset        ; td_clk27    ; 0.000        ; 1.974      ; 2.339      ;
; 0.255 ; reset     ; ycc2rgb:ycc2rgb_converter|g[2]               ; reset        ; td_clk27    ; -0.500       ; 1.975      ; 1.844      ;
; 0.266 ; reset     ; adv7180:decoder|\vs_manager:state.waiting    ; reset        ; td_clk27    ; -0.500       ; 1.971      ; 1.851      ;
; 0.266 ; reset     ; adv7180:decoder|\vs_manager:state.idle       ; reset        ; td_clk27    ; -0.500       ; 1.971      ; 1.851      ;
; 0.266 ; reset     ; adv7180:decoder|\vs_manager:state.transition ; reset        ; td_clk27    ; -0.500       ; 1.971      ; 1.851      ;
; 0.266 ; reset     ; adv7180:decoder|vs_flag                      ; reset        ; td_clk27    ; -0.500       ; 1.971      ; 1.851      ;
; 0.266 ; reset     ; adv7180:decoder|hs_flag                      ; reset        ; td_clk27    ; -0.500       ; 1.971      ; 1.851      ;
; 0.267 ; reset     ; \decoder_clock:clock_count[7]                ; reset        ; td_clk27    ; 0.000        ; 1.552      ; 1.933      ;
; 0.267 ; reset     ; \decoder_clock:clock_count[12]               ; reset        ; td_clk27    ; 0.000        ; 1.552      ; 1.933      ;
; 0.267 ; reset     ; \decoder_clock:clock_count[13]               ; reset        ; td_clk27    ; 0.000        ; 1.552      ; 1.933      ;
; 0.267 ; reset     ; \decoder_clock:clock_count[14]               ; reset        ; td_clk27    ; 0.000        ; 1.552      ; 1.933      ;
; 0.267 ; reset     ; \decoder_clock:clock_count[6]                ; reset        ; td_clk27    ; 0.000        ; 1.552      ; 1.933      ;
; 0.269 ; reset     ; \decoder_clock:clock_count[15]               ; reset        ; td_clk27    ; 0.000        ; 1.533      ; 1.916      ;
; 0.269 ; reset     ; \decoder_clock:clock_count[16]               ; reset        ; td_clk27    ; 0.000        ; 1.533      ; 1.916      ;
; 0.269 ; reset     ; \decoder_clock:clock_count[23]               ; reset        ; td_clk27    ; 0.000        ; 1.533      ; 1.916      ;
; 0.275 ; reset     ; \decoder_clock:clock_count[18]               ; reset        ; td_clk27    ; 0.000        ; 1.546      ; 1.935      ;
; 0.275 ; reset     ; \decoder_clock:clock_count[20]               ; reset        ; td_clk27    ; 0.000        ; 1.546      ; 1.935      ;
; 0.275 ; reset     ; \decoder_clock:clock_count[21]               ; reset        ; td_clk27    ; 0.000        ; 1.546      ; 1.935      ;
; 0.275 ; reset     ; \decoder_clock:clock_count[22]               ; reset        ; td_clk27    ; 0.000        ; 1.546      ; 1.935      ;
; 0.275 ; reset     ; \decoder_clock:clock_count[25]               ; reset        ; td_clk27    ; 0.000        ; 1.546      ; 1.935      ;
; 0.275 ; reset     ; \decoder_clock:clock_count[26]               ; reset        ; td_clk27    ; 0.000        ; 1.546      ; 1.935      ;
; 0.275 ; reset     ; \decoder_clock:clock_count[27]               ; reset        ; td_clk27    ; 0.000        ; 1.546      ; 1.935      ;
; 0.275 ; reset     ; \decoder_clock:clock_count[28]               ; reset        ; td_clk27    ; 0.000        ; 1.546      ; 1.935      ;
; 0.275 ; reset     ; \decoder_clock:clock_count[29]               ; reset        ; td_clk27    ; 0.000        ; 1.546      ; 1.935      ;
; 0.275 ; reset     ; \decoder_clock:clock_count[30]               ; reset        ; td_clk27    ; 0.000        ; 1.546      ; 1.935      ;
; 0.276 ; reset     ; ycc2rgb:ycc2rgb_converter|r[2]               ; reset        ; td_clk27    ; 0.000        ; 1.973      ; 2.363      ;
; 0.276 ; reset     ; ycc2rgb:ycc2rgb_converter|r[4]               ; reset        ; td_clk27    ; 0.000        ; 1.973      ; 2.363      ;
; 0.276 ; reset     ; ycc2rgb:ycc2rgb_converter|r[5]               ; reset        ; td_clk27    ; 0.000        ; 1.973      ; 2.363      ;
; 0.276 ; reset     ; ycc2rgb:ycc2rgb_converter|r[6]               ; reset        ; td_clk27    ; 0.000        ; 1.973      ; 2.363      ;
; 0.281 ; reset     ; \decoder_clock:clock_count[0]                ; reset        ; td_clk27    ; 0.000        ; 1.552      ; 1.947      ;
; 0.281 ; reset     ; \decoder_clock:clock_count[1]                ; reset        ; td_clk27    ; 0.000        ; 1.552      ; 1.947      ;
; 0.281 ; reset     ; \decoder_clock:clock_count[2]                ; reset        ; td_clk27    ; 0.000        ; 1.552      ; 1.947      ;
; 0.281 ; reset     ; \decoder_clock:clock_count[3]                ; reset        ; td_clk27    ; 0.000        ; 1.552      ; 1.947      ;
; 0.281 ; reset     ; \decoder_clock:clock_count[4]                ; reset        ; td_clk27    ; 0.000        ; 1.552      ; 1.947      ;
; 0.281 ; reset     ; \decoder_clock:clock_count[5]                ; reset        ; td_clk27    ; 0.000        ; 1.552      ; 1.947      ;
; 0.281 ; reset     ; \decoder_clock:clock_count[8]                ; reset        ; td_clk27    ; 0.000        ; 1.552      ; 1.947      ;
; 0.281 ; reset     ; \decoder_clock:clock_count[9]                ; reset        ; td_clk27    ; 0.000        ; 1.552      ; 1.947      ;
; 0.281 ; reset     ; \decoder_clock:clock_count[11]               ; reset        ; td_clk27    ; 0.000        ; 1.552      ; 1.947      ;
; 0.286 ; reset     ; adv7180:decoder|\vs_manager:state.waiting    ; reset        ; td_clk27    ; 0.000        ; 1.971      ; 2.371      ;
; 0.286 ; reset     ; adv7180:decoder|\vs_manager:state.idle       ; reset        ; td_clk27    ; 0.000        ; 1.971      ; 2.371      ;
; 0.286 ; reset     ; adv7180:decoder|\vs_manager:state.transition ; reset        ; td_clk27    ; 0.000        ; 1.971      ; 2.371      ;
; 0.286 ; reset     ; adv7180:decoder|vs_flag                      ; reset        ; td_clk27    ; 0.000        ; 1.971      ; 2.371      ;
; 0.286 ; reset     ; adv7180:decoder|hs_flag                      ; reset        ; td_clk27    ; 0.000        ; 1.971      ; 2.371      ;
; 0.287 ; reset     ; ycc2rgb:ycc2rgb_converter|r[0]               ; reset        ; td_clk27    ; 0.000        ; 1.972      ; 2.373      ;
; 0.287 ; reset     ; ycc2rgb:ycc2rgb_converter|r[1]               ; reset        ; td_clk27    ; 0.000        ; 1.972      ; 2.373      ;
; 0.287 ; reset     ; ycc2rgb:ycc2rgb_converter|r[3]               ; reset        ; td_clk27    ; 0.000        ; 1.972      ; 2.373      ;
; 0.287 ; reset     ; ycc2rgb:ycc2rgb_converter|r[7]               ; reset        ; td_clk27    ; 0.000        ; 1.972      ; 2.373      ;
; 0.299 ; reset     ; led_count[3]                                 ; reset        ; td_clk27    ; 0.000        ; 1.532      ; 1.945      ;
; 0.313 ; reset     ; ycc2rgb:ycc2rgb_converter|g[0]               ; reset        ; td_clk27    ; 0.000        ; 1.975      ; 2.402      ;
; 0.313 ; reset     ; ycc2rgb:ycc2rgb_converter|g[1]               ; reset        ; td_clk27    ; 0.000        ; 1.975      ; 2.402      ;
; 0.313 ; reset     ; ycc2rgb:ycc2rgb_converter|g[3]               ; reset        ; td_clk27    ; 0.000        ; 1.975      ; 2.402      ;
; 0.313 ; reset     ; ycc2rgb:ycc2rgb_converter|g[4]               ; reset        ; td_clk27    ; 0.000        ; 1.975      ; 2.402      ;
; 0.313 ; reset     ; ycc2rgb:ycc2rgb_converter|g[5]               ; reset        ; td_clk27    ; 0.000        ; 1.975      ; 2.402      ;
; 0.313 ; reset     ; ycc2rgb:ycc2rgb_converter|g[6]               ; reset        ; td_clk27    ; 0.000        ; 1.975      ; 2.402      ;
; 0.313 ; reset     ; ycc2rgb:ycc2rgb_converter|g[7]               ; reset        ; td_clk27    ; 0.000        ; 1.975      ; 2.402      ;
; 0.314 ; reset     ; ycc2rgb:ycc2rgb_converter|b[0]               ; reset        ; td_clk27    ; 0.000        ; 1.974      ; 2.402      ;
; 0.314 ; reset     ; ycc2rgb:ycc2rgb_converter|b[1]               ; reset        ; td_clk27    ; 0.000        ; 1.974      ; 2.402      ;
; 0.314 ; reset     ; ycc2rgb:ycc2rgb_converter|b[3]               ; reset        ; td_clk27    ; 0.000        ; 1.974      ; 2.402      ;
; 0.314 ; reset     ; ycc2rgb:ycc2rgb_converter|b[4]               ; reset        ; td_clk27    ; 0.000        ; 1.974      ; 2.402      ;
; 0.320 ; reset     ; ycc2rgb:ycc2rgb_converter|b[2]               ; reset        ; td_clk27    ; 0.000        ; 1.974      ; 2.408      ;
; 0.320 ; reset     ; ycc2rgb:ycc2rgb_converter|b[5]               ; reset        ; td_clk27    ; 0.000        ; 1.974      ; 2.408      ;
; 0.320 ; reset     ; ycc2rgb:ycc2rgb_converter|b[6]               ; reset        ; td_clk27    ; 0.000        ; 1.974      ; 2.408      ;
; 0.320 ; reset     ; ycc2rgb:ycc2rgb_converter|b[7]               ; reset        ; td_clk27    ; 0.000        ; 1.974      ; 2.408      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk50'                                                                                         ;
+-------+-----------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.223 ; reset     ; i2c:i2c_master|\i2c_manager:writing ; reset        ; clk50       ; 0.000        ; 1.603      ; 1.940      ;
; 0.278 ; reset     ; i2c:i2c_master|i2c_s.START          ; reset        ; clk50       ; 0.000        ; 1.608      ; 2.000      ;
; 0.278 ; reset     ; i2c:i2c_master|i2c_s.STOP           ; reset        ; clk50       ; 0.000        ; 1.608      ; 2.000      ;
; 0.278 ; reset     ; i2c:i2c_master|i2c_s.ADDRESS        ; reset        ; clk50       ; 0.000        ; 1.608      ; 2.000      ;
; 0.278 ; reset     ; i2c:i2c_master|i2c_s.INIT           ; reset        ; clk50       ; 0.000        ; 1.608      ; 2.000      ;
; 0.278 ; reset     ; i2c:i2c_master|i2c_s.DATA           ; reset        ; clk50       ; 0.000        ; 1.608      ; 2.000      ;
; 0.317 ; reset     ; i2c:i2c_master|error                ; reset        ; clk50       ; 0.000        ; 1.596      ; 2.027      ;
; 1.261 ; reset     ; i2c:i2c_master|\i2c_manager:writing ; reset        ; clk50       ; -0.500       ; 1.603      ; 2.478      ;
; 1.348 ; reset     ; i2c:i2c_master|i2c_s.START          ; reset        ; clk50       ; -0.500       ; 1.608      ; 2.570      ;
; 1.348 ; reset     ; i2c:i2c_master|i2c_s.STOP           ; reset        ; clk50       ; -0.500       ; 1.608      ; 2.570      ;
; 1.348 ; reset     ; i2c:i2c_master|i2c_s.ADDRESS        ; reset        ; clk50       ; -0.500       ; 1.608      ; 2.570      ;
; 1.348 ; reset     ; i2c:i2c_master|i2c_s.INIT           ; reset        ; clk50       ; -0.500       ; 1.608      ; 2.570      ;
; 1.348 ; reset     ; i2c:i2c_master|i2c_s.DATA           ; reset        ; clk50       ; -0.500       ; 1.608      ; 2.570      ;
; 1.390 ; reset     ; i2c:i2c_master|error                ; reset        ; clk50       ; -0.500       ; 1.596      ; 2.600      ;
+-------+-----------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'vga:vga_output|pixel_clock'                                                                 ;
+-------+-----------+-------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+--------------+----------------------------+--------------+------------+------------+
; 0.252 ; reset     ; ram_read_addr[1]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 1.807      ; 1.673      ;
; 0.268 ; reset     ; ram_read_addr[1]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 1.807      ; 2.189      ;
; 0.272 ; reset     ; ycc_even          ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 1.806      ; 1.692      ;
; 0.308 ; reset     ; ram_read_addr[4]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 1.804      ; 1.726      ;
; 0.308 ; reset     ; ram_read_addr[3]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 1.802      ; 1.724      ;
; 0.308 ; reset     ; ram_read_addr[2]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 1.804      ; 1.726      ;
; 0.308 ; reset     ; ram_read_addr[0]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 1.802      ; 1.724      ;
; 0.309 ; reset     ; ram_read_addr[12] ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 1.810      ; 1.733      ;
; 0.309 ; reset     ; ram_read_addr[11] ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 1.810      ; 1.733      ;
; 0.309 ; reset     ; ram_read_addr[10] ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 1.810      ; 1.733      ;
; 0.309 ; reset     ; ram_read_addr[9]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 1.810      ; 1.733      ;
; 0.309 ; reset     ; ram_read_addr[8]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 1.810      ; 1.733      ;
; 0.309 ; reset     ; ram_read_addr[7]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 1.810      ; 1.733      ;
; 0.309 ; reset     ; ram_read_addr[6]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 1.810      ; 1.733      ;
; 0.309 ; reset     ; ram_read_addr[5]  ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 1.810      ; 1.733      ;
; 0.309 ; reset     ; ram_read_addr[15] ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 1.810      ; 1.733      ;
; 0.309 ; reset     ; ram_read_addr[14] ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 1.810      ; 1.733      ;
; 0.309 ; reset     ; ram_read_addr[13] ; reset        ; vga:vga_output|pixel_clock ; -0.500       ; 1.810      ; 1.733      ;
; 0.310 ; reset     ; ycc_even          ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 1.806      ; 2.230      ;
; 0.357 ; reset     ; ram_read_addr[4]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 1.804      ; 2.275      ;
; 0.357 ; reset     ; ram_read_addr[3]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 1.802      ; 2.273      ;
; 0.357 ; reset     ; ram_read_addr[2]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 1.804      ; 2.275      ;
; 0.357 ; reset     ; ram_read_addr[0]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 1.802      ; 2.273      ;
; 0.366 ; reset     ; ram_read_addr[12] ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 1.810      ; 2.290      ;
; 0.366 ; reset     ; ram_read_addr[11] ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 1.810      ; 2.290      ;
; 0.366 ; reset     ; ram_read_addr[10] ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 1.810      ; 2.290      ;
; 0.366 ; reset     ; ram_read_addr[9]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 1.810      ; 2.290      ;
; 0.366 ; reset     ; ram_read_addr[8]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 1.810      ; 2.290      ;
; 0.366 ; reset     ; ram_read_addr[7]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 1.810      ; 2.290      ;
; 0.366 ; reset     ; ram_read_addr[6]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 1.810      ; 2.290      ;
; 0.366 ; reset     ; ram_read_addr[5]  ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 1.810      ; 2.290      ;
; 0.366 ; reset     ; ram_read_addr[15] ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 1.810      ; 2.290      ;
; 0.366 ; reset     ; ram_read_addr[14] ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 1.810      ; 2.290      ;
; 0.366 ; reset     ; ram_read_addr[13] ; reset        ; vga:vga_output|pixel_clock ; 0.000        ; 1.810      ; 2.290      ;
+-------+-----------+-------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'i2c_config_state.I2C_ADDR_BUSY_1181'                                                                                     ;
+-------+-----------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                               ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; 0.273 ; reset     ; i2c_status_led$latch                  ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.668      ; 0.961      ;
; 0.317 ; reset     ; i2c_config_state.DONE_CONFIG_1131     ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.517      ; 0.854      ;
; 0.352 ; reset     ; i2c_config_state.INIT_CONFIG_1201     ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.478      ; 0.850      ;
; 0.353 ; reset     ; i2c_config_state.I2C_DATA_CONFIG_1161 ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.478      ; 0.851      ;
; 0.356 ; reset     ; i2c_config_state.I2C_ADDR_FREE_1171   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.476      ; 0.852      ;
; 0.361 ; reset     ; i2c_config_state.I2C_DATA_BUSY_1151   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.473      ; 0.854      ;
; 0.362 ; reset     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.473      ; 0.855      ;
; 0.455 ; reset     ; i2c_config_state.I2C_DATA_FREE_1141   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0.000        ; 0.441      ; 0.916      ;
; 1.218 ; reset     ; i2c_status_led$latch                  ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; 0.668      ; 1.406      ;
; 1.255 ; reset     ; i2c_config_state.DONE_CONFIG_1131     ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; 0.517      ; 1.292      ;
; 1.291 ; reset     ; i2c_config_state.I2C_DATA_CONFIG_1161 ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; 0.478      ; 1.289      ;
; 1.294 ; reset     ; i2c_config_state.I2C_ADDR_FREE_1171   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; 0.476      ; 1.290      ;
; 1.299 ; reset     ; i2c_config_state.INIT_CONFIG_1201     ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; 0.478      ; 1.297      ;
; 1.299 ; reset     ; i2c_config_state.I2C_DATA_BUSY_1151   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; 0.473      ; 1.292      ;
; 1.300 ; reset     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; 0.473      ; 1.293      ;
; 1.391 ; reset     ; i2c_config_state.I2C_DATA_FREE_1141   ; reset        ; i2c_config_state.I2C_ADDR_BUSY_1181 ; -0.500       ; 0.441      ; 1.352      ;
+-------+-----------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'i2c:i2c_master|available'                                                                                     ;
+-------+-----------+---------------------------------------+--------------+--------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                               ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------+--------------+--------------------------+--------------+------------+------------+
; 0.485 ; reset     ; i2c_config_state.DONE_CONFIG_1131     ; reset        ; i2c:i2c_master|available ; 0.000        ; 0.787      ; 1.292      ;
; 0.521 ; reset     ; i2c_config_state.I2C_DATA_CONFIG_1161 ; reset        ; i2c:i2c_master|available ; 0.000        ; 0.748      ; 1.289      ;
; 0.524 ; reset     ; i2c_config_state.I2C_ADDR_FREE_1171   ; reset        ; i2c:i2c_master|available ; 0.000        ; 0.746      ; 1.290      ;
; 0.529 ; reset     ; i2c_config_state.I2C_ADDR_BUSY_1181   ; reset        ; i2c:i2c_master|available ; 0.000        ; 0.743      ; 1.292      ;
; 0.529 ; reset     ; i2c_config_state.INIT_CONFIG_1201     ; reset        ; i2c:i2c_master|available ; 0.000        ; 0.748      ; 1.297      ;
; 0.529 ; reset     ; i2c_config_state.I2C_DATA_BUSY_1151   ; reset        ; i2c:i2c_master|available ; 0.000        ; 0.743      ; 1.292      ;
; 0.530 ; reset     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; reset        ; i2c:i2c_master|available ; 0.000        ; 0.743      ; 1.293      ;
; 0.547 ; reset     ; i2c_config_state.DONE_CONFIG_1131     ; reset        ; i2c:i2c_master|available ; -0.500       ; 0.787      ; 0.854      ;
; 0.582 ; reset     ; i2c_config_state.INIT_CONFIG_1201     ; reset        ; i2c:i2c_master|available ; -0.500       ; 0.748      ; 0.850      ;
; 0.583 ; reset     ; i2c_config_state.I2C_DATA_CONFIG_1161 ; reset        ; i2c:i2c_master|available ; -0.500       ; 0.748      ; 0.851      ;
; 0.586 ; reset     ; i2c_config_state.I2C_ADDR_FREE_1171   ; reset        ; i2c:i2c_master|available ; -0.500       ; 0.746      ; 0.852      ;
; 0.590 ; reset     ; i2c_config_state.I2C_ADDR_BUSY_1181   ; reset        ; i2c:i2c_master|available ; -0.500       ; 0.743      ; 0.853      ;
; 0.591 ; reset     ; i2c_config_state.I2C_DATA_BUSY_1151   ; reset        ; i2c:i2c_master|available ; -0.500       ; 0.743      ; 0.854      ;
; 0.592 ; reset     ; i2c_config_state.I2C_ADDR_CONFIG_1191 ; reset        ; i2c:i2c_master|available ; -0.500       ; 0.743      ; 0.855      ;
; 0.621 ; reset     ; i2c_config_state.I2C_DATA_FREE_1141   ; reset        ; i2c:i2c_master|available ; 0.000        ; 0.711      ; 1.352      ;
; 0.685 ; reset     ; i2c_config_state.I2C_DATA_FREE_1141   ; reset        ; i2c:i2c_master|available ; -0.500       ; 0.711      ; 0.916      ;
+-------+-----------+---------------------------------------+--------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'td_clk27'                                                                            ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; td_clk27 ; Rise       ; td_clk27                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[10]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[11]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[12]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[13]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[14]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[15]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[16]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[17]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[18]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[19]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[20]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[21]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[22]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[23]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[24]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[25]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[26]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[27]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[28]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[29]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[30]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[7]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[8]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[9]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:buffer_index[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[28]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[29]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[30]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:clock_count[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:data_buffer[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:data_buffer[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:data_buffer[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:data_buffer[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:data_buffer[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; adv7180:decoder|\adv7180_decoder:data_buffer[14]  ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk50'                                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk50 ; Rise       ; clk50                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_buffer[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_buffer[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[28]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[29]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[30]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:writing         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|available                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|error                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.ADDRESS                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.DATA                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.INIT                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.START                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.STOP                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|scl_write                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|sda_enable                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|sda_write                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; vga:vga_output|pixel_clock                  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_buffer[4]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_buffer[6]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[0]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[10]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[11]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[12]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[13]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[14]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[15]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[16]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[17]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[18]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[19]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[1]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[20]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[21]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[22]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[23]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[24]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[25]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[26]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[27]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[28]  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'reset'                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; i2c_din[6]|datad     ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; reset ; Fall       ; i2c_din[6]           ;
; 0.043  ; 0.043        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; i2c_din[6]~1|datad   ;
; 0.043  ; 0.043        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; i2c_write_en|datad   ;
; 0.048  ; 0.048        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; i2c_din[6]~1|combout ;
; 0.048  ; 0.048        ; 0.000          ; High Pulse Width ; reset ; Fall       ; i2c_write_en         ;
; 0.062  ; 0.062        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; i2c_din[6]~0|combout ;
; 0.065  ; 0.065        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; i2c_din[6]~0|datac   ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|o        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|i        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|i        ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|o        ;
; 0.934  ; 0.934        ; 0.000          ; High Pulse Width ; reset ; Rise       ; i2c_din[6]~0|datac   ;
; 0.937  ; 0.937        ; 0.000          ; High Pulse Width ; reset ; Rise       ; i2c_din[6]~0|combout ;
; 0.952  ; 0.952        ; 0.000          ; High Pulse Width ; reset ; Rise       ; i2c_din[6]~1|combout ;
; 0.952  ; 0.952        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; i2c_write_en         ;
; 0.956  ; 0.956        ; 0.000          ; High Pulse Width ; reset ; Rise       ; i2c_din[6]~1|datad   ;
; 0.956  ; 0.956        ; 0.000          ; High Pulse Width ; reset ; Rise       ; i2c_write_en|datad   ;
; 0.978  ; 0.978        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; i2c_din[6]           ;
; 0.982  ; 0.982        ; 0.000          ; High Pulse Width ; reset ; Rise       ; i2c_din[6]|datad     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'vga:vga_output|pixel_clock'                                                              ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync_out ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|vert_sync      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|vert_sync_out  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|video_on_h     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|video_on_v     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[10]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[11]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[12]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[13]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[14]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[15]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[16]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[17]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[18]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[19]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[20]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[21]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[22]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[23]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[9]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ycc_even                      ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[2]                  ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[5]                  ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[6]                  ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[7]                  ;
; 0.216  ; 0.432        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[0]                  ;
; 0.216  ; 0.432        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[1]                  ;
; 0.216  ; 0.432        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[3]                  ;
; 0.216  ; 0.432        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[4]                  ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[10]             ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[11]             ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[12]             ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[13]             ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[14]             ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[15]             ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[2]              ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i2c:i2c_master|available'                                                                           ;
+-------+--------------+----------------+------------------+--------------------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+--------------------------+------------+---------------------------------------------+
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; i2c_config_state.DONE_CONFIG_1131|datab     ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG_1191       ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_ADDR_FREE_1171         ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_DATA_CONFIG_1161       ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Fall       ; i2c_config_state.INIT_CONFIG_1201           ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_ADDR_BUSY_1181         ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_DATA_BUSY_1151         ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_ADDR_CONFIG_1191|datac ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_ADDR_FREE_1171|datac   ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_DATA_CONFIG_1161|datac ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; i2c_config_state.INIT_CONFIG_1201|datac     ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181|datac   ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_DATA_BUSY_1151|datac   ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Fall       ; i2c_config_state.DONE_CONFIG_1131           ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_DATA_FREE_1141|datad   ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_DATA_FREE_1141         ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; Selector1~1|datab                           ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; Selector1~1|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; i2c_master|available|q                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Rise       ; i2c_master|available|q                      ;
; 0.551 ; 0.551        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; Selector1~1|combout                         ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; Selector1~1|datab                           ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_DATA_FREE_1141         ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_DATA_FREE_1141|datad   ;
; 0.577 ; 0.577        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Fall       ; i2c_config_state.DONE_CONFIG_1131           ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181|datac   ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_ADDR_CONFIG_1191|datac ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_DATA_BUSY_1151|datac   ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; i2c_config_state.INIT_CONFIG_1201|datac     ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_ADDR_FREE_1171|datac   ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; i2c_config_state.I2C_DATA_CONFIG_1161|datac ;
; 0.586 ; 0.586        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_ADDR_BUSY_1181         ;
; 0.587 ; 0.587        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG_1191       ;
; 0.587 ; 0.587        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_DATA_BUSY_1151         ;
; 0.587 ; 0.587        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Fall       ; i2c_config_state.INIT_CONFIG_1201           ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; i2c:i2c_master|available ; Rise       ; i2c_config_state.DONE_CONFIG_1131|datab     ;
; 0.588 ; 0.588        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_ADDR_FREE_1171         ;
; 0.588 ; 0.588        ; 0.000          ; Low Pulse Width  ; i2c:i2c_master|available ; Fall       ; i2c_config_state.I2C_DATA_CONFIG_1161       ;
+-------+--------------+----------------+------------------+--------------------------+------------+---------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i2c_config_state.I2C_ADDR_BUSY_1181'                                                                           ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------------------+
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_status_led$latch|datac                  ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_status_led$latch                        ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; WideOr0|dataa                               ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_din[6]~1|combout                        ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; WideOr0|combout                             ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_din[6]~1|dataa                          ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; Selector1~1|combout                         ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; Selector1~1|datad                           ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_din[6]                                  ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.DONE_CONFIG_1131|datab     ;
; 0.489 ; 0.489        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_ADDR_CONFIG_1191       ;
; 0.489 ; 0.489        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_ADDR_FREE_1171         ;
; 0.489 ; 0.489        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_DATA_CONFIG_1161       ;
; 0.489 ; 0.489        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.INIT_CONFIG_1201           ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_DATA_BUSY_1151         ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG_1191|datac ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_ADDR_FREE_1171|datac   ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_DATA_CONFIG_1161|datac ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.INIT_CONFIG_1201|datac     ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_din[6]|datad                            ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_ADDR_BUSY_1181|datac   ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_DATA_BUSY_1151|datac   ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_DATA_FREE_1141         ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.DONE_CONFIG_1131           ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_DATA_FREE_1141|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.DONE_CONFIG_1131           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181|combout ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_DATA_FREE_1141|datad   ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_DATA_FREE_1141         ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_ADDR_BUSY_1181|datac   ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG_1191|datac ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_DATA_BUSY_1151|datac   ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.INIT_CONFIG_1201|datac     ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_din[6]|datad                            ;
; 0.508 ; 0.508        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_ADDR_FREE_1171|datac   ;
; 0.508 ; 0.508        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.I2C_DATA_CONFIG_1161|datac ;
; 0.510 ; 0.510        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_ADDR_CONFIG_1191       ;
; 0.510 ; 0.510        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_DATA_BUSY_1151         ;
; 0.510 ; 0.510        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.INIT_CONFIG_1201           ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_config_state.DONE_CONFIG_1131|datab     ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_ADDR_FREE_1171         ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_config_state.I2C_DATA_CONFIG_1161       ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_din[6]                                  ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; Selector1~1|datad                           ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; Selector1~1|combout                         ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; WideOr0|combout                             ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_din[6]~1|dataa                          ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Fall       ; i2c_din[6]~1|combout                        ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; WideOr0|dataa                               ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_status_led$latch                        ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; i2c_config_state.I2C_ADDR_BUSY_1181 ; Rise       ; i2c_status_led$latch|datac                  ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; reset       ; clk50                      ; 0.579 ; 1.139 ; Rise       ; clk50                      ;
; reset       ; td_clk27                   ; 0.525 ; 1.059 ; Rise       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; 2.634 ; 3.543 ; Rise       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; 2.461 ; 3.341 ; Rise       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; 2.634 ; 3.543 ; Rise       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; 2.098 ; 2.967 ; Rise       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; 2.514 ; 3.411 ; Rise       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; 2.125 ; 2.954 ; Rise       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; 2.309 ; 3.212 ; Rise       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; 2.070 ; 2.924 ; Rise       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; 2.186 ; 3.047 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; 0.487 ; 1.125 ; Fall       ; td_clk27                   ;
; td_hs       ; td_clk27                   ; 2.106 ; 3.007 ; Fall       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; 2.108 ; 2.954 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; 0.035 ; 0.567 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; reset       ; clk50                      ; -0.250 ; -0.759 ; Rise       ; clk50                      ;
; reset       ; td_clk27                   ; -0.179 ; -0.666 ; Rise       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; -1.554 ; -2.368 ; Rise       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; -1.616 ; -2.413 ; Rise       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; -1.634 ; -2.450 ; Rise       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; -1.559 ; -2.368 ; Rise       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; -1.649 ; -2.458 ; Rise       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; -1.614 ; -2.406 ; Rise       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; -1.554 ; -2.373 ; Rise       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; -1.606 ; -2.408 ; Rise       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; -1.611 ; -2.406 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; 0.062  ; -0.480 ; Fall       ; td_clk27                   ;
; td_hs       ; td_clk27                   ; -1.398 ; -2.228 ; Fall       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; -1.329 ; -2.159 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; 0.206  ; -0.308 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+--------+--------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                              ;
+---------------------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port                 ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+---------------------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; gpio_i2c_clk              ; clk50                               ; 4.391 ; 4.583 ; Rise       ; clk50                               ;
; gpio_i2c_data             ; clk50                               ; 5.885 ; 6.217 ; Rise       ; clk50                               ;
; i2c_clk                   ; clk50                               ; 5.690 ; 6.045 ; Rise       ; clk50                               ;
; i2c_data                  ; clk50                               ; 5.811 ; 6.163 ; Rise       ; clk50                               ;
; i2c_error                 ; clk50                               ; 4.419 ; 4.579 ; Rise       ; clk50                               ;
; i2c_internal_segments[*]  ; clk50                               ; 6.634 ; 6.630 ; Rise       ; clk50                               ;
;  i2c_internal_segments[0] ; clk50                               ; 6.570 ; 6.509 ; Rise       ; clk50                               ;
;  i2c_internal_segments[2] ; clk50                               ; 6.377 ; 6.559 ; Rise       ; clk50                               ;
;  i2c_internal_segments[3] ; clk50                               ; 6.555 ; 6.630 ; Rise       ; clk50                               ;
;  i2c_internal_segments[4] ; clk50                               ; 6.634 ; 6.430 ; Rise       ; clk50                               ;
;  i2c_internal_segments[5] ; clk50                               ; 6.421 ; 6.332 ; Rise       ; clk50                               ;
;  i2c_internal_segments[6] ; clk50                               ; 5.949 ; 5.667 ; Rise       ; clk50                               ;
; i2c_state_segments[*]     ; i2c:i2c_master|available            ; 6.088 ; 6.500 ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[0]    ; i2c:i2c_master|available            ; 4.819 ; 4.540 ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[2]    ; i2c:i2c_master|available            ; 5.151 ; 5.545 ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[3]    ; i2c:i2c_master|available            ; 5.320 ; 4.971 ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[4]    ; i2c:i2c_master|available            ; 5.266 ; 5.182 ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[5]    ; i2c:i2c_master|available            ; 6.088 ; 6.500 ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[6]    ; i2c:i2c_master|available            ; 4.674 ; 4.579 ; Fall       ; i2c:i2c_master|available            ;
; i2c_state_segments[*]     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 5.818 ; 6.230 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[0]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 4.549 ; 4.270 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[2]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 4.881 ; 5.275 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[3]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 5.050 ; 4.701 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[4]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 4.996 ; 4.912 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[5]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 5.818 ; 6.230 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[6]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 4.404 ; 4.309 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
; i2c_status_led            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 3.346 ; 3.508 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
; reset_led                 ; reset                               ; 4.378 ; 5.075 ; Rise       ; reset                               ;
; td_reset                  ; reset                               ; 4.887 ; 5.681 ; Rise       ; reset                               ;
; reset_led                 ; reset                               ; 4.378 ; 5.075 ; Fall       ; reset                               ;
; td_reset                  ; reset                               ; 4.887 ; 5.681 ; Fall       ; reset                               ;
; segments_out[*]           ; td_clk27                            ; 5.877 ; 6.194 ; Rise       ; td_clk27                            ;
;  segments_out[0]          ; td_clk27                            ; 4.985 ; 5.160 ; Rise       ; td_clk27                            ;
;  segments_out[1]          ; td_clk27                            ; 5.481 ; 5.732 ; Rise       ; td_clk27                            ;
;  segments_out[2]          ; td_clk27                            ; 5.877 ; 6.194 ; Rise       ; td_clk27                            ;
;  segments_out[3]          ; td_clk27                            ; 4.327 ; 4.360 ; Rise       ; td_clk27                            ;
;  segments_out[4]          ; td_clk27                            ; 4.136 ; 4.144 ; Rise       ; td_clk27                            ;
;  segments_out[5]          ; td_clk27                            ; 5.596 ; 5.778 ; Rise       ; td_clk27                            ;
;  segments_out[6]          ; td_clk27                            ; 4.871 ; 4.739 ; Rise       ; td_clk27                            ;
; vga_blank                 ; vga:vga_output|pixel_clock          ; 6.014 ; 6.354 ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_clk                   ; vga:vga_output|pixel_clock          ; 2.144 ;       ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_hs                    ; vga:vga_output|pixel_clock          ; 5.020 ; 5.274 ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_vs                    ; vga:vga_output|pixel_clock          ; 5.176 ; 5.410 ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_blue[*]               ; vga:vga_output|pixel_clock          ; 5.721 ; 6.022 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[0]              ; vga:vga_output|pixel_clock          ; 5.247 ; 5.518 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[1]              ; vga:vga_output|pixel_clock          ; 5.424 ; 5.710 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[2]              ; vga:vga_output|pixel_clock          ; 5.721 ; 6.022 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[3]              ; vga:vga_output|pixel_clock          ; 5.327 ; 5.600 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[4]              ; vga:vga_output|pixel_clock          ; 5.345 ; 5.624 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[5]              ; vga:vga_output|pixel_clock          ; 4.446 ; 4.599 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[6]              ; vga:vga_output|pixel_clock          ; 5.384 ; 5.687 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[7]              ; vga:vga_output|pixel_clock          ; 4.221 ; 4.348 ; Fall       ; vga:vga_output|pixel_clock          ;
; vga_clk                   ; vga:vga_output|pixel_clock          ;       ; 2.224 ; Fall       ; vga:vga_output|pixel_clock          ;
; vga_green[*]              ; vga:vga_output|pixel_clock          ; 6.071 ; 6.429 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[0]             ; vga:vga_output|pixel_clock          ; 5.971 ; 6.345 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[1]             ; vga:vga_output|pixel_clock          ; 5.918 ; 6.237 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[2]             ; vga:vga_output|pixel_clock          ; 5.983 ; 6.342 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[3]             ; vga:vga_output|pixel_clock          ; 4.932 ; 5.165 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[4]             ; vga:vga_output|pixel_clock          ; 5.758 ; 6.094 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[5]             ; vga:vga_output|pixel_clock          ; 5.921 ; 6.252 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[6]             ; vga:vga_output|pixel_clock          ; 6.071 ; 6.429 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[7]             ; vga:vga_output|pixel_clock          ; 5.321 ; 5.594 ; Fall       ; vga:vga_output|pixel_clock          ;
; vga_red[*]                ; vga:vga_output|pixel_clock          ; 6.036 ; 6.397 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[0]               ; vga:vga_output|pixel_clock          ; 5.600 ; 5.931 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[1]               ; vga:vga_output|pixel_clock          ; 5.698 ; 6.041 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[2]               ; vga:vga_output|pixel_clock          ; 5.506 ; 5.800 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[3]               ; vga:vga_output|pixel_clock          ; 5.590 ; 5.922 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[4]               ; vga:vga_output|pixel_clock          ; 6.036 ; 6.397 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[5]               ; vga:vga_output|pixel_clock          ; 5.028 ; 5.260 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[6]               ; vga:vga_output|pixel_clock          ; 5.240 ; 5.524 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[7]               ; vga:vga_output|pixel_clock          ; 5.690 ; 6.031 ; Fall       ; vga:vga_output|pixel_clock          ;
+---------------------------+-------------------------------------+-------+-------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                      ;
+---------------------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port                 ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+---------------------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; gpio_i2c_clk              ; clk50                               ; 4.242 ; 4.426 ; Rise       ; clk50                               ;
; gpio_i2c_data             ; clk50                               ; 5.438 ; 5.621 ; Rise       ; clk50                               ;
; i2c_clk                   ; clk50                               ; 5.492 ; 5.832 ; Rise       ; clk50                               ;
; i2c_data                  ; clk50                               ; 5.369 ; 5.571 ; Rise       ; clk50                               ;
; i2c_error                 ; clk50                               ; 4.269 ; 4.423 ; Rise       ; clk50                               ;
; i2c_internal_segments[*]  ; clk50                               ; 4.449 ; 4.583 ; Rise       ; clk50                               ;
;  i2c_internal_segments[0] ; clk50                               ; 4.795 ; 4.694 ; Rise       ; clk50                               ;
;  i2c_internal_segments[2] ; clk50                               ; 4.541 ; 4.757 ; Rise       ; clk50                               ;
;  i2c_internal_segments[3] ; clk50                               ; 4.765 ; 4.660 ; Rise       ; clk50                               ;
;  i2c_internal_segments[4] ; clk50                               ; 4.816 ; 4.583 ; Rise       ; clk50                               ;
;  i2c_internal_segments[5] ; clk50                               ; 4.449 ; 4.660 ; Rise       ; clk50                               ;
;  i2c_internal_segments[6] ; clk50                               ; 5.598 ; 5.414 ; Rise       ; clk50                               ;
; i2c_state_segments[*]     ; i2c:i2c_master|available            ; 2.960 ; 2.890 ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[0]    ; i2c:i2c_master|available            ; 2.960 ; 2.890 ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[2]    ; i2c:i2c_master|available            ; 3.638 ; 3.764 ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[3]    ; i2c:i2c_master|available            ; 3.445 ; 3.307 ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[4]    ; i2c:i2c_master|available            ; 3.658 ; 3.775 ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[5]    ; i2c:i2c_master|available            ; 4.413 ; 4.615 ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[6]    ; i2c:i2c_master|available            ; 4.468 ; 4.332 ; Fall       ; i2c:i2c_master|available            ;
; i2c_state_segments[*]     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 2.700 ; 2.630 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[0]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 2.700 ; 2.630 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[2]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 3.378 ; 3.504 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[3]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 3.185 ; 3.047 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[4]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 3.398 ; 3.515 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[5]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 4.153 ; 4.355 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[6]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 4.208 ; 4.072 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
; i2c_status_led            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 3.229 ; 3.385 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
; reset_led                 ; reset                               ; 4.230 ; 4.916 ; Rise       ; reset                               ;
; td_reset                  ; reset                               ; 4.718 ; 5.497 ; Rise       ; reset                               ;
; reset_led                 ; reset                               ; 4.230 ; 4.916 ; Fall       ; reset                               ;
; td_reset                  ; reset                               ; 4.718 ; 5.497 ; Fall       ; reset                               ;
; segments_out[*]           ; td_clk27                            ; 3.758 ; 3.707 ; Rise       ; td_clk27                            ;
;  segments_out[0]          ; td_clk27                            ; 4.518 ; 4.688 ; Rise       ; td_clk27                            ;
;  segments_out[1]          ; td_clk27                            ; 5.106 ; 5.292 ; Rise       ; td_clk27                            ;
;  segments_out[2]          ; td_clk27                            ; 5.388 ; 5.662 ; Rise       ; td_clk27                            ;
;  segments_out[3]          ; td_clk27                            ; 3.866 ; 3.956 ; Rise       ; td_clk27                            ;
;  segments_out[4]          ; td_clk27                            ; 3.758 ; 3.707 ; Rise       ; td_clk27                            ;
;  segments_out[5]          ; td_clk27                            ; 5.155 ; 5.300 ; Rise       ; td_clk27                            ;
;  segments_out[6]          ; td_clk27                            ; 4.482 ; 4.295 ; Rise       ; td_clk27                            ;
; vga_blank                 ; vga:vga_output|pixel_clock          ; 5.769 ; 6.104 ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_clk                   ; vga:vga_output|pixel_clock          ; 2.078 ;       ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_hs                    ; vga:vga_output|pixel_clock          ; 4.831 ; 5.075 ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_vs                    ; vga:vga_output|pixel_clock          ; 4.982 ; 5.207 ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_blue[*]               ; vga:vga_output|pixel_clock          ; 4.064 ; 4.186 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[0]              ; vga:vga_output|pixel_clock          ; 5.050 ; 5.311 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[1]              ; vga:vga_output|pixel_clock          ; 5.221 ; 5.496 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[2]              ; vga:vga_output|pixel_clock          ; 5.504 ; 5.793 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[3]              ; vga:vga_output|pixel_clock          ; 5.127 ; 5.390 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[4]              ; vga:vga_output|pixel_clock          ; 5.144 ; 5.412 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[5]              ; vga:vga_output|pixel_clock          ; 4.279 ; 4.426 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[6]              ; vga:vga_output|pixel_clock          ; 5.179 ; 5.471 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[7]              ; vga:vga_output|pixel_clock          ; 4.064 ; 4.186 ; Fall       ; vga:vga_output|pixel_clock          ;
; vga_clk                   ; vga:vga_output|pixel_clock          ;       ; 2.155 ; Fall       ; vga:vga_output|pixel_clock          ;
; vga_green[*]              ; vga:vga_output|pixel_clock          ; 4.745 ; 4.968 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[0]             ; vga:vga_output|pixel_clock          ; 5.743 ; 6.102 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[1]             ; vga:vga_output|pixel_clock          ; 5.691 ; 5.998 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[2]             ; vga:vga_output|pixel_clock          ; 5.756 ; 6.100 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[3]             ; vga:vga_output|pixel_clock          ; 4.745 ; 4.968 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[4]             ; vga:vga_output|pixel_clock          ; 5.540 ; 5.863 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[5]             ; vga:vga_output|pixel_clock          ; 5.697 ; 6.014 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[6]             ; vga:vga_output|pixel_clock          ; 5.838 ; 6.183 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[7]             ; vga:vga_output|pixel_clock          ; 5.120 ; 5.382 ; Fall       ; vga:vga_output|pixel_clock          ;
; vga_red[*]                ; vga:vga_output|pixel_clock          ; 4.839 ; 5.061 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[0]               ; vga:vga_output|pixel_clock          ; 5.387 ; 5.705 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[1]               ; vga:vga_output|pixel_clock          ; 5.481 ; 5.811 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[2]               ; vga:vga_output|pixel_clock          ; 5.298 ; 5.581 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[3]               ; vga:vga_output|pixel_clock          ; 5.378 ; 5.697 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[4]               ; vga:vga_output|pixel_clock          ; 5.806 ; 6.153 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[5]               ; vga:vga_output|pixel_clock          ; 4.839 ; 5.061 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[6]               ; vga:vga_output|pixel_clock          ; 5.042 ; 5.315 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[7]               ; vga:vga_output|pixel_clock          ; 5.474 ; 5.801 ; Fall       ; vga:vga_output|pixel_clock          ;
+---------------------------+-------------------------------------+-------+-------+------------+-------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                  ;
+--------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                                ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                     ; -14.324   ; -0.570 ; -1.910   ; 0.043   ; -3.000              ;
;  clk50                               ; -6.293    ; 0.043  ; -1.103   ; 0.223   ; -3.000              ;
;  i2c:i2c_master|available            ; -1.061    ; -0.570 ; -1.318   ; 0.290   ; 0.397               ;
;  i2c_config_state.I2C_ADDR_BUSY_1181 ; -4.399    ; -0.033 ; -1.910   ; 0.273   ; 0.407               ;
;  reset                               ; -2.332    ; 0.509  ; N/A      ; N/A     ; -3.000              ;
;  td_clk27                            ; -14.324   ; 0.149  ; -0.994   ; 0.213   ; -3.000              ;
;  vga:vga_output|pixel_clock          ; -3.626    ; 0.090  ; -0.258   ; 0.043   ; -1.285              ;
; Design-wide TNS                      ; -4208.56  ; -0.575 ; -82.432  ; 0.0     ; -2354.46            ;
;  clk50                               ; -436.170  ; 0.000  ; -7.268   ; 0.000   ; -100.660            ;
;  i2c:i2c_master|available            ; -5.401    ; -0.570 ; -8.389   ; 0.000   ; 0.000               ;
;  i2c_config_state.I2C_ADDR_BUSY_1181 ; -17.414   ; -0.033 ; -12.796  ; 0.000   ; 0.000               ;
;  reset                               ; -4.534    ; 0.000  ; N/A      ; N/A     ; -3.000              ;
;  td_clk27                            ; -3620.679 ; 0.000  ; -52.173  ; 0.000   ; -2141.575           ;
;  vga:vga_output|pixel_clock          ; -124.362  ; 0.000  ; -3.485   ; 0.000   ; -109.225            ;
+--------------------------------------+-----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; reset       ; clk50                      ; 1.662 ; 1.718 ; Rise       ; clk50                      ;
; reset       ; td_clk27                   ; 1.553 ; 1.561 ; Rise       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; 5.288 ; 5.843 ; Rise       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; 5.028 ; 5.575 ; Rise       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; 5.288 ; 5.843 ; Rise       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; 4.129 ; 4.767 ; Rise       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; 5.153 ; 5.690 ; Rise       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; 4.278 ; 4.838 ; Rise       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; 4.620 ; 5.236 ; Rise       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; 4.113 ; 4.747 ; Rise       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; 4.382 ; 4.993 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; 1.839 ; 2.041 ; Fall       ; td_clk27                   ;
; td_hs       ; td_clk27                   ; 4.914 ; 5.544 ; Fall       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; 4.854 ; 5.489 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; 0.549 ; 0.597 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; reset       ; clk50                      ; -0.250 ; -0.759 ; Rise       ; clk50                      ;
; reset       ; td_clk27                   ; -0.179 ; -0.666 ; Rise       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; -1.554 ; -2.368 ; Rise       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; -1.616 ; -2.413 ; Rise       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; -1.634 ; -2.450 ; Rise       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; -1.559 ; -2.368 ; Rise       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; -1.649 ; -2.458 ; Rise       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; -1.614 ; -2.406 ; Rise       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; -1.554 ; -2.373 ; Rise       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; -1.606 ; -2.408 ; Rise       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; -1.611 ; -2.406 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; 0.062  ; -0.480 ; Fall       ; td_clk27                   ;
; td_hs       ; td_clk27                   ; -1.398 ; -2.228 ; Fall       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; -1.329 ; -2.159 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; 0.206  ; -0.120 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+---------------------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port                 ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+---------------------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; gpio_i2c_clk              ; clk50                               ; 8.339  ; 8.442  ; Rise       ; clk50                               ;
; gpio_i2c_data             ; clk50                               ; 11.680 ; 11.515 ; Rise       ; clk50                               ;
; i2c_clk                   ; clk50                               ; 10.879 ; 10.885 ; Rise       ; clk50                               ;
; i2c_data                  ; clk50                               ; 11.279 ; 11.302 ; Rise       ; clk50                               ;
; i2c_error                 ; clk50                               ; 8.533  ; 8.467  ; Rise       ; clk50                               ;
; i2c_internal_segments[*]  ; clk50                               ; 12.584 ; 12.581 ; Rise       ; clk50                               ;
;  i2c_internal_segments[0] ; clk50                               ; 12.351 ; 12.545 ; Rise       ; clk50                               ;
;  i2c_internal_segments[2] ; clk50                               ; 12.484 ; 12.189 ; Rise       ; clk50                               ;
;  i2c_internal_segments[3] ; clk50                               ; 12.584 ; 12.518 ; Rise       ; clk50                               ;
;  i2c_internal_segments[4] ; clk50                               ; 12.303 ; 12.581 ; Rise       ; clk50                               ;
;  i2c_internal_segments[5] ; clk50                               ; 12.039 ; 12.236 ; Rise       ; clk50                               ;
;  i2c_internal_segments[6] ; clk50                               ; 10.866 ; 10.914 ; Rise       ; clk50                               ;
; i2c_state_segments[*]     ; i2c:i2c_master|available            ; 11.602 ; 11.569 ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[0]    ; i2c:i2c_master|available            ; 8.906  ; 9.023  ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[2]    ; i2c:i2c_master|available            ; 10.207 ; 10.137 ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[3]    ; i2c:i2c_master|available            ; 9.714  ; 9.822  ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[4]    ; i2c:i2c_master|available            ; 9.937  ; 9.896  ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[5]    ; i2c:i2c_master|available            ; 11.602 ; 11.569 ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[6]    ; i2c:i2c_master|available            ; 8.504  ; 8.424  ; Fall       ; i2c:i2c_master|available            ;
; i2c_state_segments[*]     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 11.068 ; 11.035 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[0]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 8.372  ; 8.489  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[2]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 9.673  ; 9.603  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[3]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 9.180  ; 9.288  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[4]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 9.403  ; 9.362  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[5]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 11.068 ; 11.035 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[6]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 7.970  ; 7.890  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
; i2c_status_led            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 6.605  ; 6.597  ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
; reset_led                 ; reset                               ; 8.299  ; 8.686  ; Rise       ; reset                               ;
; td_reset                  ; reset                               ; 9.247  ; 9.757  ; Rise       ; reset                               ;
; reset_led                 ; reset                               ; 8.299  ; 8.686  ; Fall       ; reset                               ;
; td_reset                  ; reset                               ; 9.247  ; 9.757  ; Fall       ; reset                               ;
; segments_out[*]           ; td_clk27                            ; 11.407 ; 11.395 ; Rise       ; td_clk27                            ;
;  segments_out[0]          ; td_clk27                            ; 9.497  ; 9.550  ; Rise       ; td_clk27                            ;
;  segments_out[1]          ; td_clk27                            ; 10.196 ; 10.323 ; Rise       ; td_clk27                            ;
;  segments_out[2]          ; td_clk27                            ; 11.407 ; 11.395 ; Rise       ; td_clk27                            ;
;  segments_out[3]          ; td_clk27                            ; 8.276  ; 8.180  ; Rise       ; td_clk27                            ;
;  segments_out[4]          ; td_clk27                            ; 7.887  ; 7.803  ; Rise       ; td_clk27                            ;
;  segments_out[5]          ; td_clk27                            ; 10.343 ; 10.411 ; Rise       ; td_clk27                            ;
;  segments_out[6]          ; td_clk27                            ; 9.081  ; 9.126  ; Rise       ; td_clk27                            ;
; vga_blank                 ; vga:vga_output|pixel_clock          ; 11.860 ; 11.751 ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_clk                   ; vga:vga_output|pixel_clock          ; 4.061  ;        ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_hs                    ; vga:vga_output|pixel_clock          ; 9.660  ; 9.736  ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_vs                    ; vga:vga_output|pixel_clock          ; 9.986  ; 9.903  ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_blue[*]               ; vga:vga_output|pixel_clock          ; 10.956 ; 10.899 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[0]              ; vga:vga_output|pixel_clock          ; 9.999  ; 10.063 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[1]              ; vga:vga_output|pixel_clock          ; 10.317 ; 10.299 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[2]              ; vga:vga_output|pixel_clock          ; 10.956 ; 10.899 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[3]              ; vga:vga_output|pixel_clock          ; 10.103 ; 10.159 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[4]              ; vga:vga_output|pixel_clock          ; 10.108 ; 10.149 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[5]              ; vga:vga_output|pixel_clock          ; 8.395  ; 8.406  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[6]              ; vga:vga_output|pixel_clock          ; 10.195 ; 10.307 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[7]              ; vga:vga_output|pixel_clock          ; 7.881  ; 7.926  ; Fall       ; vga:vga_output|pixel_clock          ;
; vga_clk                   ; vga:vga_output|pixel_clock          ;        ; 3.999  ; Fall       ; vga:vga_output|pixel_clock          ;
; vga_green[*]              ; vga:vga_output|pixel_clock          ; 11.643 ; 11.627 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[0]             ; vga:vga_output|pixel_clock          ; 11.451 ; 11.503 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[1]             ; vga:vga_output|pixel_clock          ; 11.342 ; 11.259 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[2]             ; vga:vga_output|pixel_clock          ; 11.474 ; 11.430 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[3]             ; vga:vga_output|pixel_clock          ; 9.363  ; 9.395  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[4]             ; vga:vga_output|pixel_clock          ; 10.898 ; 10.972 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[5]             ; vga:vga_output|pixel_clock          ; 11.262 ; 11.242 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[6]             ; vga:vga_output|pixel_clock          ; 11.643 ; 11.627 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[7]             ; vga:vga_output|pixel_clock          ; 10.162 ; 10.153 ; Fall       ; vga:vga_output|pixel_clock          ;
; vga_red[*]                ; vga:vga_output|pixel_clock          ; 11.581 ; 11.558 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[0]               ; vga:vga_output|pixel_clock          ; 10.710 ; 10.731 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[1]               ; vga:vga_output|pixel_clock          ; 10.847 ; 10.881 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[2]               ; vga:vga_output|pixel_clock          ; 10.444 ; 10.420 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[3]               ; vga:vga_output|pixel_clock          ; 10.638 ; 10.739 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[4]               ; vga:vga_output|pixel_clock          ; 11.581 ; 11.558 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[5]               ; vga:vga_output|pixel_clock          ; 9.586  ; 9.585  ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[6]               ; vga:vga_output|pixel_clock          ; 9.944  ; 10.015 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[7]               ; vga:vga_output|pixel_clock          ; 10.840 ; 10.898 ; Fall       ; vga:vga_output|pixel_clock          ;
+---------------------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                      ;
+---------------------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port                 ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+---------------------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; gpio_i2c_clk              ; clk50                               ; 4.242 ; 4.426 ; Rise       ; clk50                               ;
; gpio_i2c_data             ; clk50                               ; 5.438 ; 5.621 ; Rise       ; clk50                               ;
; i2c_clk                   ; clk50                               ; 5.492 ; 5.832 ; Rise       ; clk50                               ;
; i2c_data                  ; clk50                               ; 5.369 ; 5.571 ; Rise       ; clk50                               ;
; i2c_error                 ; clk50                               ; 4.269 ; 4.423 ; Rise       ; clk50                               ;
; i2c_internal_segments[*]  ; clk50                               ; 4.449 ; 4.583 ; Rise       ; clk50                               ;
;  i2c_internal_segments[0] ; clk50                               ; 4.795 ; 4.694 ; Rise       ; clk50                               ;
;  i2c_internal_segments[2] ; clk50                               ; 4.541 ; 4.757 ; Rise       ; clk50                               ;
;  i2c_internal_segments[3] ; clk50                               ; 4.765 ; 4.660 ; Rise       ; clk50                               ;
;  i2c_internal_segments[4] ; clk50                               ; 4.816 ; 4.583 ; Rise       ; clk50                               ;
;  i2c_internal_segments[5] ; clk50                               ; 4.449 ; 4.660 ; Rise       ; clk50                               ;
;  i2c_internal_segments[6] ; clk50                               ; 5.598 ; 5.414 ; Rise       ; clk50                               ;
; i2c_state_segments[*]     ; i2c:i2c_master|available            ; 2.960 ; 2.890 ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[0]    ; i2c:i2c_master|available            ; 2.960 ; 2.890 ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[2]    ; i2c:i2c_master|available            ; 3.638 ; 3.764 ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[3]    ; i2c:i2c_master|available            ; 3.445 ; 3.307 ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[4]    ; i2c:i2c_master|available            ; 3.658 ; 3.775 ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[5]    ; i2c:i2c_master|available            ; 4.413 ; 4.615 ; Fall       ; i2c:i2c_master|available            ;
;  i2c_state_segments[6]    ; i2c:i2c_master|available            ; 4.468 ; 4.332 ; Fall       ; i2c:i2c_master|available            ;
; i2c_state_segments[*]     ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 2.700 ; 2.630 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[0]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 2.700 ; 2.630 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[2]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 3.378 ; 3.504 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[3]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 3.185 ; 3.047 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[4]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 3.398 ; 3.515 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[5]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 4.153 ; 4.355 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
;  i2c_state_segments[6]    ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 4.208 ; 4.072 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
; i2c_status_led            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 3.229 ; 3.385 ; Rise       ; i2c_config_state.I2C_ADDR_BUSY_1181 ;
; reset_led                 ; reset                               ; 4.230 ; 4.916 ; Rise       ; reset                               ;
; td_reset                  ; reset                               ; 4.718 ; 5.497 ; Rise       ; reset                               ;
; reset_led                 ; reset                               ; 4.230 ; 4.916 ; Fall       ; reset                               ;
; td_reset                  ; reset                               ; 4.718 ; 5.497 ; Fall       ; reset                               ;
; segments_out[*]           ; td_clk27                            ; 3.758 ; 3.707 ; Rise       ; td_clk27                            ;
;  segments_out[0]          ; td_clk27                            ; 4.518 ; 4.688 ; Rise       ; td_clk27                            ;
;  segments_out[1]          ; td_clk27                            ; 5.106 ; 5.292 ; Rise       ; td_clk27                            ;
;  segments_out[2]          ; td_clk27                            ; 5.388 ; 5.662 ; Rise       ; td_clk27                            ;
;  segments_out[3]          ; td_clk27                            ; 3.866 ; 3.956 ; Rise       ; td_clk27                            ;
;  segments_out[4]          ; td_clk27                            ; 3.758 ; 3.707 ; Rise       ; td_clk27                            ;
;  segments_out[5]          ; td_clk27                            ; 5.155 ; 5.300 ; Rise       ; td_clk27                            ;
;  segments_out[6]          ; td_clk27                            ; 4.482 ; 4.295 ; Rise       ; td_clk27                            ;
; vga_blank                 ; vga:vga_output|pixel_clock          ; 5.769 ; 6.104 ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_clk                   ; vga:vga_output|pixel_clock          ; 2.078 ;       ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_hs                    ; vga:vga_output|pixel_clock          ; 4.831 ; 5.075 ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_vs                    ; vga:vga_output|pixel_clock          ; 4.982 ; 5.207 ; Rise       ; vga:vga_output|pixel_clock          ;
; vga_blue[*]               ; vga:vga_output|pixel_clock          ; 4.064 ; 4.186 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[0]              ; vga:vga_output|pixel_clock          ; 5.050 ; 5.311 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[1]              ; vga:vga_output|pixel_clock          ; 5.221 ; 5.496 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[2]              ; vga:vga_output|pixel_clock          ; 5.504 ; 5.793 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[3]              ; vga:vga_output|pixel_clock          ; 5.127 ; 5.390 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[4]              ; vga:vga_output|pixel_clock          ; 5.144 ; 5.412 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[5]              ; vga:vga_output|pixel_clock          ; 4.279 ; 4.426 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[6]              ; vga:vga_output|pixel_clock          ; 5.179 ; 5.471 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_blue[7]              ; vga:vga_output|pixel_clock          ; 4.064 ; 4.186 ; Fall       ; vga:vga_output|pixel_clock          ;
; vga_clk                   ; vga:vga_output|pixel_clock          ;       ; 2.155 ; Fall       ; vga:vga_output|pixel_clock          ;
; vga_green[*]              ; vga:vga_output|pixel_clock          ; 4.745 ; 4.968 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[0]             ; vga:vga_output|pixel_clock          ; 5.743 ; 6.102 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[1]             ; vga:vga_output|pixel_clock          ; 5.691 ; 5.998 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[2]             ; vga:vga_output|pixel_clock          ; 5.756 ; 6.100 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[3]             ; vga:vga_output|pixel_clock          ; 4.745 ; 4.968 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[4]             ; vga:vga_output|pixel_clock          ; 5.540 ; 5.863 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[5]             ; vga:vga_output|pixel_clock          ; 5.697 ; 6.014 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[6]             ; vga:vga_output|pixel_clock          ; 5.838 ; 6.183 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_green[7]             ; vga:vga_output|pixel_clock          ; 5.120 ; 5.382 ; Fall       ; vga:vga_output|pixel_clock          ;
; vga_red[*]                ; vga:vga_output|pixel_clock          ; 4.839 ; 5.061 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[0]               ; vga:vga_output|pixel_clock          ; 5.387 ; 5.705 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[1]               ; vga:vga_output|pixel_clock          ; 5.481 ; 5.811 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[2]               ; vga:vga_output|pixel_clock          ; 5.298 ; 5.581 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[3]               ; vga:vga_output|pixel_clock          ; 5.378 ; 5.697 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[4]               ; vga:vga_output|pixel_clock          ; 5.806 ; 6.153 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[5]               ; vga:vga_output|pixel_clock          ; 4.839 ; 5.061 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[6]               ; vga:vga_output|pixel_clock          ; 5.042 ; 5.315 ; Fall       ; vga:vga_output|pixel_clock          ;
;  vga_red[7]               ; vga:vga_output|pixel_clock          ; 5.474 ; 5.801 ; Fall       ; vga:vga_output|pixel_clock          ;
+---------------------------+-------------------------------------+-------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                               ;
+--------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                      ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; vga_red[0]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_red[1]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_red[2]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_red[3]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_red[4]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_red[5]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_red[6]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_red[7]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[0]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[1]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[2]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[3]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[4]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[5]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[6]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[7]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[0]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[1]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[2]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[3]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[4]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[5]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[6]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[7]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_hs                   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_vs                   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blank                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_clk                  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; td_reset                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_error                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_status_led           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_availability         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments_out[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments_out[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments_out[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments_out[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments_out[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments_out[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments_out[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_state_segments[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_state_segments[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_state_segments[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_state_segments[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_state_segments[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_state_segments[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_state_segments[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_internal_segments[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_internal_segments[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_internal_segments[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_internal_segments[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_internal_segments[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_internal_segments[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_internal_segments[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reset_led                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_clk                  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_data                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio_i2c_clk             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio_i2c_data            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i2c_config_clk          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2c_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2c_data                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gpio_i2c_clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gpio_i2c_data           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk50                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_clk27                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_vs                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_hs                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                      ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_red[0]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_red[1]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_red[2]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_red[3]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_red[4]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_red[5]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_red[6]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_red[7]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[5]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[6]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[7]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[3]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[4]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[5]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[6]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[7]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_hs                   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_vs                   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blank                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_clk                  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; td_reset                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; i2c_error                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; i2c_status_led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; i2c_availability         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segments_out[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segments_out[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; segments_out[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segments_out[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; segments_out[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; i2c_internal_segments[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; i2c_internal_segments[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; i2c_internal_segments[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; i2c_internal_segments[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; i2c_internal_segments[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; i2c_internal_segments[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; i2c_internal_segments[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; reset_led                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; i2c_clk                  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; i2c_data                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; gpio_i2c_clk             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; gpio_i2c_data            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+--------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                      ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_red[0]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[1]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[2]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[3]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[4]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[5]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[6]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[7]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[5]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[6]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[7]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[3]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[4]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[5]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[6]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[7]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_hs                   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_vs                   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blank                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_clk                  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; td_reset                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; i2c_error                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; i2c_status_led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; i2c_availability         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; segments_out[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; segments_out[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; i2c_internal_segments[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; i2c_internal_segments[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; i2c_internal_segments[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; i2c_internal_segments[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; i2c_internal_segments[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; i2c_internal_segments[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; i2c_internal_segments[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; reset_led                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; i2c_clk                  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; i2c_data                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; gpio_i2c_clk             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; gpio_i2c_data            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+--------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                      ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_red[0]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[1]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[2]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[3]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[4]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[5]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[6]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[7]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[5]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[6]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[7]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[3]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[4]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[5]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[6]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[7]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_hs                   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_vs                   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blank                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_clk                  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; td_reset                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; i2c_error                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; i2c_status_led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; i2c_availability         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; segments_out[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; segments_out[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; i2c_state_segments[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; i2c_state_segments[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; i2c_state_segments[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; i2c_state_segments[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; i2c_state_segments[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; i2c_internal_segments[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; i2c_internal_segments[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; i2c_internal_segments[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; i2c_internal_segments[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; i2c_internal_segments[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; i2c_internal_segments[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; i2c_internal_segments[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; reset_led                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; i2c_clk                  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; i2c_data                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; gpio_i2c_clk             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; gpio_i2c_data            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+--------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                       ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; clk50                               ; clk50                               ; 45409    ; 0        ; 0        ; 0        ;
; i2c_config_state.I2C_ADDR_BUSY_1181 ; clk50                               ; 2        ; 0        ; 0        ; 0        ;
; reset                               ; clk50                               ; 68       ; 79       ; 0        ; 0        ;
; vga:vga_output|pixel_clock          ; clk50                               ; 1        ; 1        ; 0        ; 0        ;
; i2c:i2c_master|available            ; i2c:i2c_master|available            ; 0        ; 0        ; 0        ; 7        ;
; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available            ; 0        ; 0        ; 8        ; 1        ;
; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0        ; 8        ; 0        ; 0        ;
; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 9        ; 1        ; 0        ; 0        ;
; i2c:i2c_master|available            ; reset                               ; 0        ; 0        ; 0        ; 3        ;
; i2c_config_state.I2C_ADDR_BUSY_1181 ; reset                               ; 0        ; 0        ; 3        ; 0        ;
; reset                               ; td_clk27                            ; 251      ; 251      ; 160      ; 160      ;
; td_clk27                            ; td_clk27                            ; 38596    ; 445      ; 2880     ; 3026153  ;
; vga:vga_output|pixel_clock          ; td_clk27                            ; 0        ; 0        ; 0        ; 258001   ;
; reset                               ; vga:vga_output|pixel_clock          ; 0        ; 0        ; 24       ; 24       ;
; td_clk27                            ; vga:vga_output|pixel_clock          ; 0        ; 0        ; 0        ; 24       ;
; vga:vga_output|pixel_clock          ; vga:vga_output|pixel_clock          ; 852      ; 0        ; 390      ; 1        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; clk50                               ; clk50                               ; 45409    ; 0        ; 0        ; 0        ;
; i2c_config_state.I2C_ADDR_BUSY_1181 ; clk50                               ; 2        ; 0        ; 0        ; 0        ;
; reset                               ; clk50                               ; 68       ; 79       ; 0        ; 0        ;
; vga:vga_output|pixel_clock          ; clk50                               ; 1        ; 1        ; 0        ; 0        ;
; i2c:i2c_master|available            ; i2c:i2c_master|available            ; 0        ; 0        ; 0        ; 7        ;
; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c:i2c_master|available            ; 0        ; 0        ; 8        ; 1        ;
; i2c:i2c_master|available            ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 0        ; 8        ; 0        ; 0        ;
; i2c_config_state.I2C_ADDR_BUSY_1181 ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 9        ; 1        ; 0        ; 0        ;
; i2c:i2c_master|available            ; reset                               ; 0        ; 0        ; 0        ; 3        ;
; i2c_config_state.I2C_ADDR_BUSY_1181 ; reset                               ; 0        ; 0        ; 3        ; 0        ;
; reset                               ; td_clk27                            ; 251      ; 251      ; 160      ; 160      ;
; td_clk27                            ; td_clk27                            ; 38596    ; 445      ; 2880     ; 3026153  ;
; vga:vga_output|pixel_clock          ; td_clk27                            ; 0        ; 0        ; 0        ; 258001   ;
; reset                               ; vga:vga_output|pixel_clock          ; 0        ; 0        ; 24       ; 24       ;
; td_clk27                            ; vga:vga_output|pixel_clock          ; 0        ; 0        ; 0        ; 24       ;
; vga:vga_output|pixel_clock          ; vga:vga_output|pixel_clock          ; 852      ; 0        ; 390      ; 1        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                           ;
+------------+-------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------------------------------+----------+----------+----------+----------+
; reset      ; clk50                               ; 7        ; 7        ; 0        ; 0        ;
; reset      ; i2c:i2c_master|available            ; 0        ; 0        ; 8        ; 8        ;
; reset      ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 8        ; 8        ; 0        ; 0        ;
; reset      ; td_clk27                            ; 37       ; 37       ; 32       ; 32       ;
; reset      ; vga:vga_output|pixel_clock          ; 0        ; 0        ; 17       ; 17       ;
+------------+-------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------+
; Removal Transfers                                                                            ;
+------------+-------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------------------------------+----------+----------+----------+----------+
; reset      ; clk50                               ; 7        ; 7        ; 0        ; 0        ;
; reset      ; i2c:i2c_master|available            ; 0        ; 0        ; 8        ; 8        ;
; reset      ; i2c_config_state.I2C_ADDR_BUSY_1181 ; 8        ; 8        ; 0        ; 0        ;
; reset      ; td_clk27                            ; 37       ; 37       ; 32       ; 32       ;
; reset      ; vga:vga_output|pixel_clock          ; 0        ; 0        ; 17       ; 17       ;
+------------+-------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 74    ; 74   ;
; Unconstrained Output Ports      ; 55    ; 55   ;
; Unconstrained Output Port Paths ; 114   ; 114  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.0.0 Build 200 06/17/2014 SJ Web Edition
    Info: Processing started: Thu Jun 11 03:07:39 2015
Info: Command: quartus_sta video_display -c video_display
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 11 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'video_display.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk50 clk50
    Info (332105): create_clock -period 1.000 -name i2c:i2c_master|available i2c:i2c_master|available
    Info (332105): create_clock -period 1.000 -name reset reset
    Info (332105): create_clock -period 1.000 -name i2c_config_state.I2C_ADDR_BUSY_1181 i2c_config_state.I2C_ADDR_BUSY_1181
    Info (332105): create_clock -period 1.000 -name td_clk27 td_clk27
    Info (332105): create_clock -period 1.000 -name vga:vga_output|pixel_clock vga:vga_output|pixel_clock
Warning (332191): Clock target i2c_config_state.I2C_ADDR_BUSY_1181 of clock i2c_config_state.I2C_ADDR_BUSY_1181 is fed by another target of the same clock.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Selector1~1  from: datab  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -14.324
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.324           -3620.679 td_clk27 
    Info (332119):    -6.293            -436.170 clk50 
    Info (332119):    -4.399             -17.414 i2c_config_state.I2C_ADDR_BUSY_1181 
    Info (332119):    -3.626            -124.362 vga:vga_output|pixel_clock 
    Info (332119):    -2.332              -4.534 reset 
    Info (332119):    -1.061              -5.401 i2c:i2c_master|available 
Info (332146): Worst-case hold slack is -0.570
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.570              -0.570 i2c:i2c_master|available 
    Info (332119):    -0.005              -0.005 i2c_config_state.I2C_ADDR_BUSY_1181 
    Info (332119):     0.090               0.000 vga:vga_output|pixel_clock 
    Info (332119):     0.356               0.000 clk50 
    Info (332119):     0.403               0.000 td_clk27 
    Info (332119):     1.704               0.000 reset 
Info (332146): Worst-case recovery slack is -1.910
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.910             -12.796 i2c_config_state.I2C_ADDR_BUSY_1181 
    Info (332119):    -1.318              -8.389 i2c:i2c_master|available 
    Info (332119):    -1.103              -7.268 clk50 
    Info (332119):    -0.994             -52.173 td_clk27 
    Info (332119):    -0.155              -1.806 vga:vga_output|pixel_clock 
Info (332146): Worst-case removal slack is 0.043
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.043               0.000 vga:vga_output|pixel_clock 
    Info (332119):     0.290               0.000 i2c:i2c_master|available 
    Info (332119):     0.557               0.000 i2c_config_state.I2C_ADDR_BUSY_1181 
    Info (332119):     0.575               0.000 td_clk27 
    Info (332119):     0.881               0.000 clk50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2141.575 td_clk27 
    Info (332119):    -3.000            -100.660 clk50 
    Info (332119):    -3.000              -3.000 reset 
    Info (332119):    -1.285            -109.225 vga:vga_output|pixel_clock 
    Info (332119):     0.397               0.000 i2c:i2c_master|available 
    Info (332119):     0.430               0.000 i2c_config_state.I2C_ADDR_BUSY_1181 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332191): Clock target i2c_config_state.I2C_ADDR_BUSY_1181 of clock i2c_config_state.I2C_ADDR_BUSY_1181 is fed by another target of the same clock.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Selector1~1  from: datab  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -12.949
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -12.949           -3244.928 td_clk27 
    Info (332119):    -5.734            -395.612 clk50 
    Info (332119):    -4.027             -15.356 i2c_config_state.I2C_ADDR_BUSY_1181 
    Info (332119):    -3.250            -109.806 vga:vga_output|pixel_clock 
    Info (332119):    -2.088              -4.111 reset 
    Info (332119):    -0.964              -4.753 i2c:i2c_master|available 
Info (332146): Worst-case hold slack is -0.518
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.518              -0.518 i2c:i2c_master|available 
    Info (332119):     0.029               0.000 i2c_config_state.I2C_ADDR_BUSY_1181 
    Info (332119):     0.144               0.000 vga:vga_output|pixel_clock 
    Info (332119):     0.339               0.000 clk50 
    Info (332119):     0.353               0.000 td_clk27 
    Info (332119):     1.514               0.000 reset 
Info (332146): Worst-case recovery slack is -1.730
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.730             -11.405 i2c_config_state.I2C_ADDR_BUSY_1181 
    Info (332119):    -1.269              -8.053 i2c:i2c_master|available 
    Info (332119):    -0.931              -6.066 clk50 
    Info (332119):    -0.823             -47.154 td_clk27 
    Info (332119):    -0.258              -3.485 vga:vga_output|pixel_clock 
Info (332146): Worst-case removal slack is 0.076
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.076               0.000 vga:vga_output|pixel_clock 
    Info (332119):     0.297               0.000 i2c:i2c_master|available 
    Info (332119):     0.517               0.000 td_clk27 
    Info (332119):     0.534               0.000 i2c_config_state.I2C_ADDR_BUSY_1181 
    Info (332119):     0.950               0.000 clk50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2113.415 td_clk27 
    Info (332119):    -3.000            -100.660 clk50 
    Info (332119):    -3.000              -3.000 reset 
    Info (332119):    -1.285            -109.225 vga:vga_output|pixel_clock 
    Info (332119):     0.407               0.000 i2c_config_state.I2C_ADDR_BUSY_1181 
    Info (332119):     0.444               0.000 i2c:i2c_master|available 
Info: Analyzing Fast 1200mV 0C Model
Warning (332191): Clock target i2c_config_state.I2C_ADDR_BUSY_1181 of clock i2c_config_state.I2C_ADDR_BUSY_1181 is fed by another target of the same clock.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Selector1~1  from: datab  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.373
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.373           -1336.665 td_clk27 
    Info (332119):    -2.533            -174.886 clk50 
    Info (332119):    -2.133              -6.565 i2c_config_state.I2C_ADDR_BUSY_1181 
    Info (332119):    -1.243             -33.909 vga:vga_output|pixel_clock 
    Info (332119):    -0.685              -1.289 reset 
    Info (332119):    -0.253              -0.755 i2c:i2c_master|available 
Info (332146): Worst-case hold slack is -0.264
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.264              -0.264 i2c:i2c_master|available 
    Info (332119):    -0.033              -0.033 i2c_config_state.I2C_ADDR_BUSY_1181 
    Info (332119):     0.043               0.000 clk50 
    Info (332119):     0.149               0.000 td_clk27 
    Info (332119):     0.181               0.000 vga:vga_output|pixel_clock 
    Info (332119):     0.509               0.000 reset 
Info (332146): Worst-case recovery slack is -1.052
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.052              -7.202 i2c_config_state.I2C_ADDR_BUSY_1181 
    Info (332119):    -0.696              -4.528 clk50 
    Info (332119):    -0.645             -22.721 td_clk27 
    Info (332119):    -0.354              -1.748 i2c:i2c_master|available 
    Info (332119):     0.317               0.000 vga:vga_output|pixel_clock 
Info (332146): Worst-case removal slack is 0.213
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.213               0.000 td_clk27 
    Info (332119):     0.223               0.000 clk50 
    Info (332119):     0.252               0.000 vga:vga_output|pixel_clock 
    Info (332119):     0.273               0.000 i2c_config_state.I2C_ADDR_BUSY_1181 
    Info (332119):     0.485               0.000 i2c:i2c_master|available 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1056.809 td_clk27 
    Info (332119):    -3.000             -83.782 clk50 
    Info (332119):    -3.000              -3.000 reset 
    Info (332119):    -1.000             -85.000 vga:vga_output|pixel_clock 
    Info (332119):     0.407               0.000 i2c:i2c_master|available 
    Info (332119):     0.444               0.000 i2c_config_state.I2C_ADDR_BUSY_1181 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 618 megabytes
    Info: Processing ended: Thu Jun 11 03:07:48 2015
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:09


