<stg><name>remux</name>


<trans_list>

<trans id="222" from="1" to="2">
<condition id="227">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="3" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="15" bw="3" op_0_bw="3">
<![CDATA[
entry:6  %remuxState_load = load i3* @remuxState, align 1

]]></Node>
<StgValue><ssdm name="remuxState_load"/></StgValue>
</operation>

<operation id="4" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="16" bw="124" op_0_bw="124">
<![CDATA[
entry:7  %rmMdBuffer_metadata_1 = load i124* @rmMdBuffer_metadata_s, align 8

]]></Node>
<StgValue><ssdm name="rmMdBuffer_metadata_1"/></StgValue>
</operation>

<operation id="5" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="17" bw="8" op_0_bw="8">
<![CDATA[
entry:8  %rmKeyLength_load = load i8* @rmKeyLength, align 1

]]></Node>
<StgValue><ssdm name="rmKeyLength_load"/></StgValue>
</operation>

<operation id="6" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="18" bw="16" op_0_bw="16">
<![CDATA[
entry:9  %rmValueLength_load = load i16* @rmValueLength, align 2

]]></Node>
<StgValue><ssdm name="rmValueLength_load"/></StgValue>
</operation>

<operation id="7" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="19" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
entry:10  %tmp_s = icmp eq i8 %rmKeyLength_load, 0

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="8" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="20" bw="5" op_0_bw="5" op_1_bw="8" op_2_bw="32" op_3_bw="32">
<![CDATA[
entry:11  %tmp_97 = call i5 @_ssdm_op_PartSelect.i5.i8.i32.i32(i8 %rmKeyLength_load, i32 3, i32 7)

]]></Node>
<StgValue><ssdm name="tmp_97"/></StgValue>
</operation>

<operation id="9" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="21" bw="1" op_0_bw="5" op_1_bw="5">
<![CDATA[
entry:12  %icmp = icmp ne i5 %tmp_97, 0

]]></Node>
<StgValue><ssdm name="icmp"/></StgValue>
</operation>

<operation id="10" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="22" bw="0" op_0_bw="3" op_1_bw="0" op_2_bw="3" op_3_bw="0" op_4_bw="3" op_5_bw="0" op_6_bw="3" op_7_bw="0" op_8_bw="3" op_9_bw="0" op_10_bw="3" op_11_bw="0" op_12_bw="3" op_13_bw="0">
<![CDATA[
entry:13  switch i3 %remuxState_load, label %._crit_edge1.i [
    i3 0, label %0
    i3 1, label %._crit_edge2.i
    i3 2, label %8
    i3 -1, label %12
    i3 -3, label %14
    i3 -4, label %18
  ]

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="11" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="24" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:0  br i1 %tmp_s, label %._crit_edge36.i, label %19

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="152">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="26" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_3 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @keyBuffer_V_V, i32 1) nounwind

]]></Node>
<StgValue><ssdm name="tmp_3"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="152">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="27" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_3, label %._crit_edge36.i, label %._crit_edge1.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="153">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="29" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge36.i:0  %tmp_64_i = icmp eq i16 %rmValueLength_load, 0

]]></Node>
<StgValue><ssdm name="tmp_64_i"/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="153">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="30" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge36.i:1  br i1 %tmp_64_i, label %._crit_edge40.i, label %20

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="154">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_64_i" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_64_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="32" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_10 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @getPath2remux_V_V, i32 1) nounwind

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="154">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_64_i" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_64_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="33" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_10, label %._crit_edge40.i, label %._crit_edge1.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="155">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="35" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge40.i:0  br i1 %tmp_s, label %._crit_edge44.i, label %._crit_edge45.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="156">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="37" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge45.i:0  %tmp_V_13 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @keyBuffer_V_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp_V_13"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="156">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="38" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge45.i:1  %tmp_71_i = add i8 %rmKeyLength_load, -8

]]></Node>
<StgValue><ssdm name="tmp_71_i"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="156">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="39" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge45.i:2  %storemerge7_i = select i1 %icmp, i8 %tmp_71_i, i8 0

]]></Node>
<StgValue><ssdm name="storemerge7_i"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="156">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="40" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge45.i:3  br label %._crit_edge44.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="157">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="42" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge44.i:0  %tmp_keyValid_V_1 = phi i1 [ false, %._crit_edge40.i ], [ true, %._crit_edge45.i ]

]]></Node>
<StgValue><ssdm name="tmp_keyValid_V_1"/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="157">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="43" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
._crit_edge44.i:1  %rmKeyLength_load_i = phi i8 [ %rmKeyLength_load, %._crit_edge40.i ], [ %storemerge7_i, %._crit_edge45.i ]

]]></Node>
<StgValue><ssdm name="rmKeyLength_load_i"/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="157">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="45" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge44.i:3  br i1 %tmp_64_i, label %._crit_edge46.i, label %._crit_edge47.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="158">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_64_i" val="0"/>
<literal name="tmp_10" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_64_i" val="0"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge47.i:0  %tmp_V_14 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @getPath2remux_V_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp_V_14"/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="158">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_64_i" val="0"/>
<literal name="tmp_10" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_64_i" val="0"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="13" op_0_bw="13" op_1_bw="16" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge47.i:1  %tmp_111 = call i13 @_ssdm_op_PartSelect.i13.i16.i32.i32(i16 %rmValueLength_load, i32 3, i32 15)

]]></Node>
<StgValue><ssdm name="tmp_111"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="158">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_64_i" val="0"/>
<literal name="tmp_10" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_64_i" val="0"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="1" op_0_bw="13" op_1_bw="13">
<![CDATA[
._crit_edge47.i:2  %icmp1 = icmp ne i13 %tmp_111, 0

]]></Node>
<StgValue><ssdm name="icmp1"/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="158">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_64_i" val="0"/>
<literal name="tmp_10" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_64_i" val="0"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge47.i:3  %tmp_77_i = add i16 %rmValueLength_load, -8

]]></Node>
<StgValue><ssdm name="tmp_77_i"/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="158">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_64_i" val="0"/>
<literal name="tmp_10" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_64_i" val="0"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
._crit_edge47.i:4  %storemerge_i = select i1 %icmp1, i16 %tmp_77_i, i16 0

]]></Node>
<StgValue><ssdm name="storemerge_i"/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="158">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_64_i" val="0"/>
<literal name="tmp_10" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_64_i" val="0"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="52" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge47.i:5  store i16 %storemerge_i, i16* @rmValueLength, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="158">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_64_i" val="0"/>
<literal name="tmp_10" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_64_i" val="0"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge47.i:6  br label %._crit_edge46.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="55" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
._crit_edge46.i:0  %tmp_83_i = phi i16 [ %storemerge_i, %._crit_edge47.i ], [ %rmValueLength_load, %._crit_edge44.i ]

]]></Node>
<StgValue><ssdm name="tmp_83_i"/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="58" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge46.i:3  %tmp_84_i = icmp eq i16 %tmp_83_i, 0

]]></Node>
<StgValue><ssdm name="tmp_84_i"/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge46.i:4  %tmp_85_i = icmp eq i8 %rmKeyLength_load_i, 0

]]></Node>
<StgValue><ssdm name="tmp_85_i"/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge46.i:5  %tmp_EOP_V_2 = and i1 %tmp_84_i, %tmp_85_i

]]></Node>
<StgValue><ssdm name="tmp_EOP_V_2"/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="63" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge46.i:8  br label %._crit_edge1.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="27">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
:0  %tmp_1 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i128P(i128* @metadataBuffer_V, i32 1) nounwind

]]></Node>
<StgValue><ssdm name="tmp_1"/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="27">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_1, label %15, label %._crit_edge1.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="160">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="68" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:0  br i1 %tmp_s, label %._crit_edge24.i, label %16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="161">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_8 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @keyBuffer_V_V, i32 1) nounwind

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="161">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_8, label %._crit_edge24.i, label %._crit_edge1.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="162">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge24.i:0  %tmp_68_i = icmp eq i16 %rmValueLength_load, 0

]]></Node>
<StgValue><ssdm name="tmp_68_i"/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="162">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge24.i:1  br i1 %tmp_68_i, label %._crit_edge28.i, label %17

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_68_i" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="76" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_13 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @getPath2remux_V_V, i32 1) nounwind

]]></Node>
<StgValue><ssdm name="tmp_13"/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_68_i" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_13, label %._crit_edge28.i, label %._crit_edge1.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="164">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
._crit_edge28.i:0  %tmp_8_1 = call i128 @_ssdm_op_Read.ap_fifo.volatile.i128P(i128* @metadataBuffer_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp_8_1"/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="164">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="124" op_0_bw="128">
<![CDATA[
._crit_edge28.i:1  %outputWord_metadata_1 = trunc i128 %tmp_8_1 to i124

]]></Node>
<StgValue><ssdm name="outputWord_metadata_1"/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="164">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="0" op_0_bw="124" op_1_bw="124">
<![CDATA[
._crit_edge28.i:2  store i124 %outputWord_metadata_1, i124* @rmMdBuffer_metadata_s, align 8

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="164">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge28.i:3  br i1 %tmp_s, label %._crit_edge32.i, label %._crit_edge33.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="84" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge33.i:0  %tmp_V_11 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @keyBuffer_V_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp_V_11"/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge33.i:1  %tmp_75_i = add i8 %rmKeyLength_load, -8

]]></Node>
<StgValue><ssdm name="tmp_75_i"/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge33.i:2  %storemerge8_i = select i1 %icmp, i8 %tmp_75_i, i8 0

]]></Node>
<StgValue><ssdm name="storemerge8_i"/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge33.i:3  br label %._crit_edge32.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="166">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge32.i:0  %tmp_keyValid_V_2 = phi i1 [ false, %._crit_edge28.i ], [ true, %._crit_edge33.i ]

]]></Node>
<StgValue><ssdm name="tmp_keyValid_V_2"/></StgValue>
</operation>

<operation id="56" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="166">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
._crit_edge32.i:1  %rmKeyLength_load_1_i = phi i8 [ %rmKeyLength_load, %._crit_edge28.i ], [ %storemerge8_i, %._crit_edge33.i ]

]]></Node>
<StgValue><ssdm name="rmKeyLength_load_1_i"/></StgValue>
</operation>

<operation id="57" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="166">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge32.i:3  br i1 %tmp_68_i, label %._crit_edge34.i, label %._crit_edge35.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_68_i" val="0"/>
<literal name="tmp_13" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="0"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge35.i:0  %tmp_V_12 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @getPath2remux_V_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp_V_12"/></StgValue>
</operation>

<operation id="59" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_68_i" val="0"/>
<literal name="tmp_13" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="0"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="95" bw="13" op_0_bw="13" op_1_bw="16" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge35.i:1  %tmp_112 = call i13 @_ssdm_op_PartSelect.i13.i16.i32.i32(i16 %rmValueLength_load, i32 3, i32 15)

]]></Node>
<StgValue><ssdm name="tmp_112"/></StgValue>
</operation>

<operation id="60" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_68_i" val="0"/>
<literal name="tmp_13" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="0"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="1" op_0_bw="13" op_1_bw="13">
<![CDATA[
._crit_edge35.i:2  %icmp2 = icmp ne i13 %tmp_112, 0

]]></Node>
<StgValue><ssdm name="icmp2"/></StgValue>
</operation>

<operation id="61" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_68_i" val="0"/>
<literal name="tmp_13" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="0"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge35.i:3  %tmp_82_i = add i16 %rmValueLength_load, -8

]]></Node>
<StgValue><ssdm name="tmp_82_i"/></StgValue>
</operation>

<operation id="62" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_68_i" val="0"/>
<literal name="tmp_13" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="0"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
._crit_edge35.i:4  %storemerge9_i = select i1 %icmp2, i16 %tmp_82_i, i16 0

]]></Node>
<StgValue><ssdm name="storemerge9_i"/></StgValue>
</operation>

<operation id="63" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_68_i" val="0"/>
<literal name="tmp_13" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="0"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge35.i:5  store i16 %storemerge9_i, i16* @rmValueLength, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="64" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_68_i" val="0"/>
<literal name="tmp_13" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="0"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge35.i:6  br label %._crit_edge34.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="65" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
._crit_edge34.i:0  %tmp_88_i = phi i16 [ %storemerge9_i, %._crit_edge35.i ], [ %rmValueLength_load, %._crit_edge32.i ]

]]></Node>
<StgValue><ssdm name="tmp_88_i"/></StgValue>
</operation>

<operation id="66" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="105" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge34.i:3  %tmp_89_i = icmp eq i16 %tmp_88_i, 0

]]></Node>
<StgValue><ssdm name="tmp_89_i"/></StgValue>
</operation>

<operation id="67" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="106" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge34.i:4  %tmp_90_i = icmp eq i8 %rmKeyLength_load_1_i, 0

]]></Node>
<StgValue><ssdm name="tmp_90_i"/></StgValue>
</operation>

<operation id="68" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="107" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge34.i:5  %tmp_EOP_V_3 = and i1 %tmp_89_i, %tmp_90_i

]]></Node>
<StgValue><ssdm name="tmp_EOP_V_3"/></StgValue>
</operation>

<operation id="69" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="108" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
._crit_edge34.i:6  %storemerge1_i = select i1 %tmp_EOP_V_3, i3 0, i3 -4

]]></Node>
<StgValue><ssdm name="storemerge1_i"/></StgValue>
</operation>

<operation id="70" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge34.i:9  br label %._crit_edge1.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="71" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="57">
<or_exp><and_exp><literal name="remuxState_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="113" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:0  br i1 %tmp_s, label %._crit_edge1.i, label %13

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="72" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="remuxState_load" val="7"/>
<literal name="tmp_s" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="115" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_2 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @keyBuffer_V_V, i32 1) nounwind

]]></Node>
<StgValue><ssdm name="tmp_2"/></StgValue>
</operation>

<operation id="73" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="remuxState_load" val="7"/>
<literal name="tmp_s" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_2, label %._crit_edge21.i, label %._crit_edge1.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="74" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="remuxState_load" val="7"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="118" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge21.i:0  %tmp_V_10 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @keyBuffer_V_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp_V_10"/></StgValue>
</operation>

<operation id="75" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="remuxState_load" val="7"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge21.i:1  %tmp_62_i = add i8 %rmKeyLength_load, -8

]]></Node>
<StgValue><ssdm name="tmp_62_i"/></StgValue>
</operation>

<operation id="76" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="remuxState_load" val="7"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="120" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge21.i:2  %storemerge4_i = select i1 %icmp, i8 %tmp_62_i, i8 0

]]></Node>
<StgValue><ssdm name="storemerge4_i"/></StgValue>
</operation>

<operation id="77" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="remuxState_load" val="7"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge21.i:3  %tmp_EOP_V = icmp eq i8 %storemerge4_i, 0

]]></Node>
<StgValue><ssdm name="tmp_EOP_V"/></StgValue>
</operation>

<operation id="78" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="remuxState_load" val="7"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="124" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge21.i:6  br label %._crit_edge1.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="79" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="66">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="126" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
:0  %tmp_9 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i128P(i128* @metadataBuffer_V, i32 1) nounwind

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="80" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="66">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_9, label %9, label %._crit_edge1.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="81" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="171">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="129" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:0  %tmp_4 = call i128 @_ssdm_op_Read.ap_fifo.volatile.i128P(i128* @metadataBuffer_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp_4"/></StgValue>
</operation>

<operation id="82" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="171">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="130" bw="124" op_0_bw="128">
<![CDATA[
:1  %outputWord_metadata_s = trunc i128 %tmp_4 to i124

]]></Node>
<StgValue><ssdm name="outputWord_metadata_s"/></StgValue>
</operation>

<operation id="83" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="171">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="131" bw="0" op_0_bw="124" op_1_bw="124">
<![CDATA[
:2  store i124 %outputWord_metadata_s, i124* @rmMdBuffer_metadata_s, align 8

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="84" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="171">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="132" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_s, label %11, label %10

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="85" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="172">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_5 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @keyBuffer_V_V, i32 1) nounwind

]]></Node>
<StgValue><ssdm name="tmp_5"/></StgValue>
</operation>

<operation id="86" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="172">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="135" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_5, label %._crit_edge18.i, label %._crit_edge1.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="87" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="137" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge18.i:0  %tmp_V_9 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @keyBuffer_V_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp_V_9"/></StgValue>
</operation>

<operation id="88" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge18.i:1  %tmp_66_i = add i8 -8, %rmKeyLength_load

]]></Node>
<StgValue><ssdm name="tmp_66_i"/></StgValue>
</operation>

<operation id="89" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="139" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge18.i:2  %storemerge5_i = select i1 %icmp, i8 %tmp_66_i, i8 0

]]></Node>
<StgValue><ssdm name="storemerge5_i"/></StgValue>
</operation>

<operation id="90" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="140" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge18.i:3  %tmp_EOP_V_1 = icmp eq i8 %storemerge5_i, 0

]]></Node>
<StgValue><ssdm name="tmp_EOP_V_1"/></StgValue>
</operation>

<operation id="91" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge18.i:4  %not_tmp_EOP_V_i = xor i1 %tmp_EOP_V_1, true

]]></Node>
<StgValue><ssdm name="not_tmp_EOP_V_i"/></StgValue>
</operation>

<operation id="92" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="142" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
._crit_edge18.i:5  %storemerge6_cast_i = select i1 %not_tmp_EOP_V_i, i3 -1, i3 0

]]></Node>
<StgValue><ssdm name="storemerge6_cast_i"/></StgValue>
</operation>

<operation id="93" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="145" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge18.i:8  br label %._crit_edge1.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="94" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="174">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="149" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge1.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="95" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="81">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="151" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
:0  %tmp = call i1 @_ssdm_op_NbReadReq.ap_fifo.i128P(i128* @metadataBuffer_V, i32 1) nounwind

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="96" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="81">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="152" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp, label %1, label %._crit_edge2.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="97" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="154" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:0  %tmp372 = call i128 @_ssdm_op_Read.ap_fifo.volatile.i128P(i128* @metadataBuffer_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp372"/></StgValue>
</operation>

<operation id="98" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="155" bw="124" op_0_bw="128">
<![CDATA[
:1  %p_Val2_s = trunc i128 %tmp372 to i124

]]></Node>
<StgValue><ssdm name="p_Val2_s"/></StgValue>
</operation>

<operation id="99" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="0" op_0_bw="124" op_1_bw="124">
<![CDATA[
:2  store i124 %p_Val2_s, i124* @rmMdBuffer_metadata_s, align 8

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="100" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
:3  %tmp_99 = call i1 @_ssdm_op_BitSelect.i1.i128.i32(i128 %tmp372, i32 124)

]]></Node>
<StgValue><ssdm name="tmp_99"/></StgValue>
</operation>

<operation id="101" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="158" bw="8" op_0_bw="128">
<![CDATA[
:4  %tmp_100 = trunc i128 %tmp372 to i8

]]></Node>
<StgValue><ssdm name="tmp_100"/></StgValue>
</operation>

<operation id="102" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="159" bw="1" op_0_bw="1" op_1_bw="1" op_2_bw="1">
<![CDATA[
:5  %p_s = select i1 %tmp_99, i1 true, i1 false

]]></Node>
<StgValue><ssdm name="p_s"/></StgValue>
</operation>

<operation id="103" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
:6  %p_rmKeyLength_load = select i1 %tmp_99, i8 %tmp_100, i8 %rmKeyLength_load

]]></Node>
<StgValue><ssdm name="p_rmKeyLength_load"/></StgValue>
</operation>

<operation id="104" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="161" bw="0" op_0_bw="0">
<![CDATA[
:7  br label %._crit_edge2.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="105" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="87">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="163" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1">
<![CDATA[
._crit_edge2.i:0  %remuxState_flag_2_i = phi i1 [ false, %entry ], [ false, %0 ], [ %p_s, %1 ]

]]></Node>
<StgValue><ssdm name="remuxState_flag_2_i"/></StgValue>
</operation>

<operation id="106" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="87">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="164" bw="124" op_0_bw="124" op_1_bw="0" op_2_bw="124">
<![CDATA[
._crit_edge2.i:1  %p_Val2_10 = phi i124 [ %rmMdBuffer_metadata_1, %entry ], [ %rmMdBuffer_metadata_1, %0 ], [ %p_Val2_s, %1 ]

]]></Node>
<StgValue><ssdm name="p_Val2_10"/></StgValue>
</operation>

<operation id="107" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="87">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="165" bw="8" op_0_bw="8" op_1_bw="0" op_2_bw="8">
<![CDATA[
._crit_edge2.i:2  %rmKeyLength_loc_2_i = phi i8 [ %rmKeyLength_load, %entry ], [ %rmKeyLength_load, %0 ], [ %p_rmKeyLength_load, %1 ]

]]></Node>
<StgValue><ssdm name="rmKeyLength_loc_2_i"/></StgValue>
</operation>

<operation id="108" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="87">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="8" op_0_bw="8" op_1_bw="124" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge2.i:3  %p_Result_i = call i8 @_ssdm_op_PartSelect.i8.i124.i32.i32(i124 %p_Val2_10, i32 112, i32 119) nounwind

]]></Node>
<StgValue><ssdm name="p_Result_i"/></StgValue>
</operation>

<operation id="109" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="87">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="167" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge2.i:4  %tmp_69_i = icmp eq i8 %p_Result_i, 1

]]></Node>
<StgValue><ssdm name="tmp_69_i"/></StgValue>
</operation>

<operation id="110" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="87">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="168" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge2.i:5  br i1 %tmp_69_i, label %._crit_edge5.i, label %2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="111" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="176">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="170" bw="8" op_0_bw="8" op_1_bw="124" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0  %p_Result_20_i = call i8 @_ssdm_op_PartSelect.i8.i124.i32.i32(i124 %p_Val2_10, i32 104, i32 111) nounwind

]]></Node>
<StgValue><ssdm name="p_Result_20_i"/></StgValue>
</operation>

<operation id="112" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="176">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="171" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:1  %tmp_102 = icmp eq i8 %p_Result_20_i, 8

]]></Node>
<StgValue><ssdm name="tmp_102"/></StgValue>
</operation>

<operation id="113" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="176">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="172" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %tmp_103 = icmp eq i8 %p_Result_20_i, 4

]]></Node>
<StgValue><ssdm name="tmp_103"/></StgValue>
</operation>

<operation id="114" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="176">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="173" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3  %tmp_104 = or i1 %tmp_103, %tmp_102

]]></Node>
<StgValue><ssdm name="tmp_104"/></StgValue>
</operation>

<operation id="115" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="176">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="174" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:4  %tmp_105 = icmp eq i8 %p_Result_20_i, 1

]]></Node>
<StgValue><ssdm name="tmp_105"/></StgValue>
</operation>

<operation id="116" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="176">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="175" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:5  %tmp_106 = or i1 %tmp_105, %tmp_104

]]></Node>
<StgValue><ssdm name="tmp_106"/></StgValue>
</operation>

<operation id="117" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="176">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="176" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:6  br i1 %tmp_106, label %._crit_edge5.i, label %5

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="118" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="177">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="178" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_72_i = icmp eq i8 %p_Result_20_i, 0

]]></Node>
<StgValue><ssdm name="tmp_72_i"/></StgValue>
</operation>

<operation id="119" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="177">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="179" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_72_i, label %6, label %._crit_edge1.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="120" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="178">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="181" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_12 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @getPath2remux_V_V, i32 1) nounwind

]]></Node>
<StgValue><ssdm name="tmp_12"/></StgValue>
</operation>

<operation id="121" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="178">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="182" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_12, label %7, label %._crit_edge1.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="122" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="184" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_78_i = icmp eq i8 %rmKeyLength_loc_2_i, 0

]]></Node>
<StgValue><ssdm name="tmp_78_i"/></StgValue>
</operation>

<operation id="123" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="185" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_78_i, label %._crit_edge13.i, label %._crit_edge14.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="124" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="180">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
<literal name="tmp_78_i" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
<literal name="tmp_78_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="187" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge14.i:0  %tmp_V_7 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @keyBuffer_V_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp_V_7"/></StgValue>
</operation>

<operation id="125" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="180">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
<literal name="tmp_78_i" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
<literal name="tmp_78_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="188" bw="5" op_0_bw="5" op_1_bw="8" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge14.i:1  %tmp_109 = call i5 @_ssdm_op_PartSelect.i5.i8.i32.i32(i8 %rmKeyLength_loc_2_i, i32 3, i32 7)

]]></Node>
<StgValue><ssdm name="tmp_109"/></StgValue>
</operation>

<operation id="126" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="180">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
<literal name="tmp_78_i" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
<literal name="tmp_78_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="189" bw="1" op_0_bw="5" op_1_bw="5">
<![CDATA[
._crit_edge14.i:2  %icmp6 = icmp ne i5 %tmp_109, 0

]]></Node>
<StgValue><ssdm name="icmp6"/></StgValue>
</operation>

<operation id="127" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="180">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
<literal name="tmp_78_i" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
<literal name="tmp_78_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="190" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge14.i:3  %tmp_87_i = add i8 %rmKeyLength_loc_2_i, -8

]]></Node>
<StgValue><ssdm name="tmp_87_i"/></StgValue>
</operation>

<operation id="128" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="180">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
<literal name="tmp_78_i" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
<literal name="tmp_78_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="191" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge14.i:4  %storemerge3_i = select i1 %icmp6, i8 %tmp_87_i, i8 0

]]></Node>
<StgValue><ssdm name="storemerge3_i"/></StgValue>
</operation>

<operation id="129" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="180">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
<literal name="tmp_78_i" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
<literal name="tmp_78_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="192" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge14.i:5  br label %._crit_edge13.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="130" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="194" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge13.i:0  %rmKeyLength_flag_5_i = phi i1 [ %remuxState_flag_2_i, %7 ], [ true, %._crit_edge14.i ]

]]></Node>
<StgValue><ssdm name="rmKeyLength_flag_5_i"/></StgValue>
</operation>

<operation id="131" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="195" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
._crit_edge13.i:1  %rmKeyLength_new_5_i = phi i8 [ %rmKeyLength_loc_2_i, %7 ], [ %storemerge3_i, %._crit_edge14.i ]

]]></Node>
<StgValue><ssdm name="rmKeyLength_new_5_i"/></StgValue>
</operation>

<operation id="132" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="13" op_0_bw="13" op_1_bw="124" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge13.i:4  %p_Result_21_i = call i13 @_ssdm_op_PartSelect.i13.i124.i32.i32(i124 %p_Val2_10, i32 8, i32 20) nounwind

]]></Node>
<StgValue><ssdm name="p_Result_21_i"/></StgValue>
</operation>

<operation id="133" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="199" bw="10" op_0_bw="10" op_1_bw="124" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge13.i:5  %tmp_110 = call i10 @_ssdm_op_PartSelect.i10.i124.i32.i32(i124 %p_Val2_10, i32 11, i32 20)

]]></Node>
<StgValue><ssdm name="tmp_110"/></StgValue>
</operation>

<operation id="134" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="200" bw="1" op_0_bw="10" op_1_bw="10">
<![CDATA[
._crit_edge13.i:6  %icmp9 = icmp ne i10 %tmp_110, 0

]]></Node>
<StgValue><ssdm name="icmp9"/></StgValue>
</operation>

<operation id="135" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="201" bw="13" op_0_bw="13" op_1_bw="13">
<![CDATA[
._crit_edge13.i:7  %tmp_93_i = add i13 -8, %p_Result_21_i

]]></Node>
<StgValue><ssdm name="tmp_93_i"/></StgValue>
</operation>

<operation id="136" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="202" bw="13" op_0_bw="1" op_1_bw="13" op_2_bw="13">
<![CDATA[
._crit_edge13.i:8  %storemerge10_i = select i1 %icmp9, i13 %tmp_93_i, i13 0

]]></Node>
<StgValue><ssdm name="storemerge10_i"/></StgValue>
</operation>

<operation id="137" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="203" bw="16" op_0_bw="13">
<![CDATA[
._crit_edge13.i:9  %storemerge10_cast_i = zext i13 %storemerge10_i to i16

]]></Node>
<StgValue><ssdm name="storemerge10_cast_i"/></StgValue>
</operation>

<operation id="138" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="204" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge13.i:10  store i16 %storemerge10_cast_i, i16* @rmValueLength, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="139" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="205" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge13.i:11  %tmp_V_8 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @getPath2remux_V_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp_V_8"/></StgValue>
</operation>

<operation id="140" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="208" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge13.i:14  br label %._crit_edge1.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="141" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="182">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_106" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_106" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="210" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge5.i:0  %tmp_73_i = icmp eq i8 %rmKeyLength_loc_2_i, 0

]]></Node>
<StgValue><ssdm name="tmp_73_i"/></StgValue>
</operation>

<operation id="142" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="182">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_106" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_106" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="211" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge5.i:1  br i1 %tmp_73_i, label %4, label %3

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="143" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="183">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="1"/>
<literal name="tmp_73_i" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_106" val="1"/>
<literal name="tmp_73_i" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="1"/>
<literal name="tmp_73_i" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_106" val="1"/>
<literal name="tmp_73_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="213" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_11 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @keyBuffer_V_V, i32 1) nounwind

]]></Node>
<StgValue><ssdm name="tmp_11"/></StgValue>
</operation>

<operation id="144" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="183">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="1"/>
<literal name="tmp_73_i" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_106" val="1"/>
<literal name="tmp_73_i" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="1"/>
<literal name="tmp_73_i" val="0"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_106" val="1"/>
<literal name="tmp_73_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="214" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_11, label %._crit_edge10.i, label %._crit_edge1.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="145" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="184">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_106" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_106" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="216" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge10.i:0  %tmp_V = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @keyBuffer_V_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp_V"/></StgValue>
</operation>

<operation id="146" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="184">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_106" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_106" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="217" bw="5" op_0_bw="5" op_1_bw="8" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge10.i:1  %tmp_107 = call i5 @_ssdm_op_PartSelect.i5.i8.i32.i32(i8 %rmKeyLength_loc_2_i, i32 3, i32 7)

]]></Node>
<StgValue><ssdm name="tmp_107"/></StgValue>
</operation>

<operation id="147" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="184">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_106" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_106" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="218" bw="1" op_0_bw="5" op_1_bw="5">
<![CDATA[
._crit_edge10.i:2  %icmp3 = icmp ne i5 %tmp_107, 0

]]></Node>
<StgValue><ssdm name="icmp3"/></StgValue>
</operation>

<operation id="148" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="184">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_106" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_106" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="219" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge10.i:3  %tmp_80_i = add i8 %rmKeyLength_loc_2_i, -8

]]></Node>
<StgValue><ssdm name="tmp_80_i"/></StgValue>
</operation>

<operation id="149" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="184">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_106" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_106" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="220" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge10.i:4  %storemerge2_i = select i1 %icmp3, i8 %tmp_80_i, i8 0

]]></Node>
<StgValue><ssdm name="storemerge2_i"/></StgValue>
</operation>

<operation id="150" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="184">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_106" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_106" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="223" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge10.i:7  br label %._crit_edge1.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="151" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="185">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="1"/>
<literal name="tmp_73_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_106" val="1"/>
<literal name="tmp_73_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="1"/>
<literal name="tmp_73_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_106" val="1"/>
<literal name="tmp_73_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="227" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge1.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="152" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="122">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="229" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1">
<![CDATA[
._crit_edge1.i:0  %remuxState_flag_14_i = phi i1 [ false, %entry ], [ true, %4 ], [ true, %._crit_edge10.i ], [ %remuxState_flag_2_i, %3 ], [ true, %._crit_edge13.i ], [ %remuxState_flag_2_i, %6 ], [ %remuxState_flag_2_i, %5 ], [ false, %8 ], [ true, %11 ], [ true, %._crit_edge18.i ], [ false, %10 ], [ false, %12 ], [ %tmp_EOP_V, %._crit_edge21.i ], [ false, %13 ], [ true, %._crit_edge34.i ], [ false, %17 ], [ false, %16 ], [ false, %14 ], [ %tmp_EOP_V_2, %._crit_edge46.i ], [ false, %20 ], [ false, %19 ]

]]></Node>
<StgValue><ssdm name="remuxState_flag_14_i"/></StgValue>
</operation>

<operation id="153" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="122">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="230" bw="3" op_0_bw="3" op_1_bw="0" op_2_bw="3" op_3_bw="0" op_4_bw="3" op_5_bw="0" op_6_bw="3" op_7_bw="0" op_8_bw="3" op_9_bw="0" op_10_bw="3" op_11_bw="0" op_12_bw="3" op_13_bw="0" op_14_bw="3" op_15_bw="0" op_16_bw="3" op_17_bw="0" op_18_bw="3" op_19_bw="0" op_20_bw="3">
<![CDATA[
._crit_edge1.i:1  %remuxState_new_1_i = phi i3 [ undef, %entry ], [ 2, %4 ], [ 2, %._crit_edge10.i ], [ 1, %3 ], [ -3, %._crit_edge13.i ], [ 1, %6 ], [ 1, %5 ], [ undef, %8 ], [ 0, %11 ], [ %storemerge6_cast_i, %._crit_edge18.i ], [ undef, %10 ], [ 0, %12 ], [ 0, %._crit_edge21.i ], [ 0, %13 ], [ %storemerge1_i, %._crit_edge34.i ], [ undef, %17 ], [ undef, %16 ], [ undef, %14 ], [ 0, %._crit_edge46.i ], [ 0, %20 ], [ 0, %19 ]

]]></Node>
<StgValue><ssdm name="remuxState_new_1_i"/></StgValue>
</operation>

<operation id="154" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="122">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="231" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1">
<![CDATA[
._crit_edge1.i:2  %rmKeyLength_flag_15_s = phi i1 [ false, %entry ], [ %remuxState_flag_2_i, %4 ], [ true, %._crit_edge10.i ], [ %remuxState_flag_2_i, %3 ], [ %rmKeyLength_flag_5_i, %._crit_edge13.i ], [ %remuxState_flag_2_i, %6 ], [ %remuxState_flag_2_i, %5 ], [ false, %8 ], [ false, %11 ], [ true, %._crit_edge18.i ], [ false, %10 ], [ false, %12 ], [ true, %._crit_edge21.i ], [ false, %13 ], [ %tmp_keyValid_V_2, %._crit_edge34.i ], [ false, %17 ], [ false, %16 ], [ false, %14 ], [ %tmp_keyValid_V_1, %._crit_edge46.i ], [ false, %20 ], [ false, %19 ]

]]></Node>
<StgValue><ssdm name="rmKeyLength_flag_15_s"/></StgValue>
</operation>

<operation id="155" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="122">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="232" bw="8" op_0_bw="8" op_1_bw="0" op_2_bw="8" op_3_bw="0" op_4_bw="8" op_5_bw="0" op_6_bw="8" op_7_bw="0" op_8_bw="8" op_9_bw="0" op_10_bw="8" op_11_bw="0" op_12_bw="8" op_13_bw="0" op_14_bw="8" op_15_bw="0" op_16_bw="8" op_17_bw="0" op_18_bw="8" op_19_bw="0" op_20_bw="8">
<![CDATA[
._crit_edge1.i:3  %rmKeyLength_new_12_i = phi i8 [ undef, %entry ], [ 0, %4 ], [ %storemerge2_i, %._crit_edge10.i ], [ %rmKeyLength_loc_2_i, %3 ], [ %rmKeyLength_new_5_i, %._crit_edge13.i ], [ %rmKeyLength_loc_2_i, %6 ], [ %rmKeyLength_loc_2_i, %5 ], [ undef, %8 ], [ undef, %11 ], [ %storemerge5_i, %._crit_edge18.i ], [ undef, %10 ], [ undef, %12 ], [ %storemerge4_i, %._crit_edge21.i ], [ undef, %13 ], [ %rmKeyLength_load_1_i, %._crit_edge34.i ], [ undef, %17 ], [ undef, %16 ], [ undef, %14 ], [ %rmKeyLength_load_i, %._crit_edge46.i ], [ undef, %20 ], [ undef, %19 ]

]]></Node>
<StgValue><ssdm name="rmKeyLength_new_12_i"/></StgValue>
</operation>

<operation id="156" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="122">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="233" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge1.i:4  br i1 %rmKeyLength_flag_15_s, label %mergeST537.i, label %._crit_edge1.new538.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="157" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="186">
<or_exp><and_exp><literal name="rmKeyLength_flag_15_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="235" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
mergeST537.i:0  store i8 %rmKeyLength_new_12_i, i8* @rmKeyLength, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="158" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="187">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="238" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge1.new538.i:0  br i1 %remuxState_flag_14_i, label %mergeST.i, label %remux.exit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="159" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="188">
<or_exp><and_exp><literal name="remuxState_flag_14_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="240" bw="0" op_0_bw="3" op_1_bw="3">
<![CDATA[
mergeST.i:0  store i3 %remuxState_new_1_i, i3* @remuxState, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="160" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="9" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:0  call void (...)* @_ssdm_op_SpecInterface(i64* @getPath2remux_V_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str1133, i32 0, i32 0, [1 x i8]* @p_str1134, [1 x i8]* @p_str1135, [1 x i8]* @p_str1136, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str1137, [1 x i8]* @p_str1138)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="161" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="10" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:1  call void (...)* @_ssdm_op_SpecInterface(i64* @keyBuffer_V_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str1063, i32 0, i32 0, [1 x i8]* @p_str1064, [1 x i8]* @p_str1065, [1 x i8]* @p_str1066, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str1067, [1 x i8]* @p_str1068)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="162" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="11" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:2  call void (...)* @_ssdm_op_SpecInterface(i128* @metadataBuffer_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str1028, i32 0, i32 0, [1 x i8]* @p_str1029, [1 x i8]* @p_str1030, [1 x i8]* @p_str1031, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str1032, [1 x i8]* @p_str1033)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="163" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="12" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:3  call void (...)* @_ssdm_op_SpecInterface(i256* @valueStoreDram2merge_1, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str965, i32 0, i32 0, [1 x i8]* @p_str966, [1 x i8]* @p_str967, [1 x i8]* @p_str968, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str969, [1 x i8]* @p_str970)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="164" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="13" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:4  call void (...)* @_ssdm_op_SpecInterface(i32 0, [13 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str1, i32 0, i32 0, [1 x i8]* @p_str1, [1 x i8]* @p_str1, [1 x i8]* @p_str1, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str1, [1 x i8]* @p_str1) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="165" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="14" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
entry:5  call void (...)* @_ssdm_op_SpecPipeline(i32 1, i32 2, i32 1, i32 0, [1 x i8]* @p_str1) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="166" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="157">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="44" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
._crit_edge44.i:2  %tmp_key_V_4 = phi i64 [ 0, %._crit_edge40.i ], [ %tmp_V_13, %._crit_edge45.i ]

]]></Node>
<StgValue><ssdm name="tmp_key_V_4"/></StgValue>
</operation>

<operation id="167" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge46.i:1  %tmp_valueValid_V = phi i1 [ true, %._crit_edge47.i ], [ false, %._crit_edge44.i ]

]]></Node>
<StgValue><ssdm name="tmp_valueValid_V"/></StgValue>
</operation>

<operation id="168" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="57" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
._crit_edge46.i:2  %tmp_value_V_1 = phi i64 [ %tmp_V_14, %._crit_edge47.i ], [ 0, %._crit_edge44.i ]

]]></Node>
<StgValue><ssdm name="tmp_value_V_1"/></StgValue>
</operation>

<operation id="169" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="61" bw="256" op_0_bw="256" op_1_bw="64" op_2_bw="64" op_3_bw="1" op_4_bw="1" op_5_bw="1" op_6_bw="125">
<![CDATA[
._crit_edge46.i:6  %tmp_10_2 = call i256 @_ssdm_op_BitConcatenate.i256.i64.i64.i1.i1.i1.i125(i64 %tmp_key_V_4, i64 %tmp_value_V_1, i1 %tmp_EOP_V_2, i1 %tmp_valueValid_V, i1 %tmp_keyValid_V_1, i125 0) nounwind

]]></Node>
<StgValue><ssdm name="tmp_10_2"/></StgValue>
</operation>

<operation id="170" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_64_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="4"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="62" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="256">
<![CDATA[
._crit_edge46.i:7  call void @_ssdm_op_Write.ap_fifo.volatile.i256P(i256* @valueStoreDram2merge_1, i256 %tmp_10_2) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="171" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="166">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
._crit_edge32.i:2  %tmp_key_V_5 = phi i64 [ 0, %._crit_edge28.i ], [ %tmp_V_11, %._crit_edge33.i ]

]]></Node>
<StgValue><ssdm name="tmp_key_V_5"/></StgValue>
</operation>

<operation id="172" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge34.i:1  %tmp_valueValid_V_1 = phi i1 [ true, %._crit_edge35.i ], [ false, %._crit_edge32.i ]

]]></Node>
<StgValue><ssdm name="tmp_valueValid_V_1"/></StgValue>
</operation>

<operation id="173" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
._crit_edge34.i:2  %tmp_value_V_2 = phi i64 [ %tmp_V_12, %._crit_edge35.i ], [ 0, %._crit_edge32.i ]

]]></Node>
<StgValue><ssdm name="tmp_value_V_2"/></StgValue>
</operation>

<operation id="174" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="256" op_0_bw="256" op_1_bw="64" op_2_bw="64" op_3_bw="1" op_4_bw="1" op_5_bw="1" op_6_bw="1" op_7_bw="124">
<![CDATA[
._crit_edge34.i:7  %tmp_9_1 = call i256 @_ssdm_op_BitConcatenate.i256.i64.i64.i1.i1.i1.i1.i124(i64 %tmp_key_V_5, i64 %tmp_value_V_2, i1 %tmp_EOP_V_3, i1 %tmp_valueValid_V_1, i1 %tmp_keyValid_V_2, i1 false, i124 %outputWord_metadata_1) nounwind

]]></Node>
<StgValue><ssdm name="tmp_9_1"/></StgValue>
</operation>

<operation id="175" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_68_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="5"/>
<literal name="tmp_1" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="110" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="256">
<![CDATA[
._crit_edge34.i:8  call void @_ssdm_op_Write.ap_fifo.volatile.i256P(i256* @valueStoreDram2merge_1, i256 %tmp_9_1) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="176" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="remuxState_load" val="7"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="122" bw="256" op_0_bw="256" op_1_bw="64" op_2_bw="64" op_3_bw="1" op_4_bw="127">
<![CDATA[
._crit_edge21.i:4  %tmp_7 = call i256 @_ssdm_op_BitConcatenate.i256.i64.i64.i1.i127(i64 %tmp_V_10, i64 0, i1 %tmp_EOP_V, i127 42535295865117307932921825928971026432) nounwind

]]></Node>
<StgValue><ssdm name="tmp_7"/></StgValue>
</operation>

<operation id="177" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="remuxState_load" val="7"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="256">
<![CDATA[
._crit_edge21.i:5  call void @_ssdm_op_Write.ap_fifo.volatile.i256P(i256* @valueStoreDram2merge_1, i256 %tmp_7) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="178" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="143" bw="256" op_0_bw="256" op_1_bw="64" op_2_bw="64" op_3_bw="1" op_4_bw="3" op_5_bw="124">
<![CDATA[
._crit_edge18.i:6  %tmp_5_2 = call i256 @_ssdm_op_BitConcatenate.i256.i64.i64.i1.i3.i124(i64 %tmp_V_9, i64 0, i1 %tmp_EOP_V_1, i3 2, i124 %outputWord_metadata_s) nounwind

]]></Node>
<StgValue><ssdm name="tmp_5_2"/></StgValue>
</operation>

<operation id="179" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="144" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="256">
<![CDATA[
._crit_edge18.i:7  call void @_ssdm_op_Write.ap_fifo.volatile.i256P(i256* @valueStoreDram2merge_1, i256 %tmp_5_2) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="180" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="174">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="147" bw="256" op_0_bw="256" op_1_bw="132" op_2_bw="124">
<![CDATA[
:0  %tmp_6 = call i256 @_ssdm_op_BitConcatenate.i256.i132.i124(i132 8, i124 %outputWord_metadata_s) nounwind

]]></Node>
<StgValue><ssdm name="tmp_6"/></StgValue>
</operation>

<operation id="181" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="174">
<or_exp><and_exp><literal name="remuxState_load" val="2"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="148" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="256">
<![CDATA[
:1  call void @_ssdm_op_Write.ap_fifo.volatile.i256P(i256* @valueStoreDram2merge_1, i256 %tmp_6) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="182" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="196" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge13.i:2  %tmp_keyValid_V = phi i1 [ false, %7 ], [ true, %._crit_edge14.i ]

]]></Node>
<StgValue><ssdm name="tmp_keyValid_V"/></StgValue>
</operation>

<operation id="183" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="197" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
._crit_edge13.i:3  %tmp_key_V_3 = phi i64 [ 0, %7 ], [ %tmp_V_7, %._crit_edge14.i ]

]]></Node>
<StgValue><ssdm name="tmp_key_V_3"/></StgValue>
</operation>

<operation id="184" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="206" bw="256" op_0_bw="256" op_1_bw="64" op_2_bw="64" op_3_bw="2" op_4_bw="1" op_5_bw="1" op_6_bw="124">
<![CDATA[
._crit_edge13.i:12  %tmp_3_2 = call i256 @_ssdm_op_BitConcatenate.i256.i64.i64.i2.i1.i1.i124(i64 %tmp_key_V_3, i64 %tmp_V_8, i2 1, i1 %tmp_keyValid_V, i1 true, i124 %p_Val2_10) nounwind

]]></Node>
<StgValue><ssdm name="tmp_3_2"/></StgValue>
</operation>

<operation id="185" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="0"/>
<literal name="tmp_106" val="0"/>
<literal name="tmp_72_i" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="207" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="256">
<![CDATA[
._crit_edge13.i:13  call void @_ssdm_op_Write.ap_fifo.volatile.i256P(i256* @valueStoreDram2merge_1, i256 %tmp_3_2) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="186" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="184">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_106" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_106" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="221" bw="256" op_0_bw="256" op_1_bw="64" op_2_bw="68" op_3_bw="124">
<![CDATA[
._crit_edge10.i:5  %tmp_1_5 = call i256 @_ssdm_op_BitConcatenate.i256.i64.i68.i124(i64 %tmp_V, i68 3, i124 %p_Val2_10) nounwind

]]></Node>
<StgValue><ssdm name="tmp_1_5"/></StgValue>
</operation>

<operation id="187" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="184">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_106" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_106" val="1"/>
<literal name="tmp_73_i" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="222" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="256">
<![CDATA[
._crit_edge10.i:6  call void @_ssdm_op_Write.ap_fifo.volatile.i256P(i256* @valueStoreDram2merge_1, i256 %tmp_1_5) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="188" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="185">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="1"/>
<literal name="tmp_73_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_106" val="1"/>
<literal name="tmp_73_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="1"/>
<literal name="tmp_73_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_106" val="1"/>
<literal name="tmp_73_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="225" bw="256" op_0_bw="256" op_1_bw="132" op_2_bw="124">
<![CDATA[
:0  %tmp_2_2 = call i256 @_ssdm_op_BitConcatenate.i256.i132.i124(i132 1, i124 %p_Val2_10) nounwind

]]></Node>
<StgValue><ssdm name="tmp_2_2"/></StgValue>
</operation>

<operation id="189" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="185">
<or_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_69_i" val="1"/>
<literal name="tmp_73_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="0"/>
<literal name="tmp_106" val="1"/>
<literal name="tmp_73_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_69_i" val="1"/>
<literal name="tmp_73_i" val="1"/>
</and_exp><and_exp><literal name="remuxState_load" val="1"/>
<literal name="tmp_106" val="1"/>
<literal name="tmp_73_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="226" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="256">
<![CDATA[
:1  call void @_ssdm_op_Write.ap_fifo.volatile.i256P(i256* @valueStoreDram2merge_1, i256 %tmp_2_2) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="190" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="186">
<or_exp><and_exp><literal name="rmKeyLength_flag_15_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="236" bw="0" op_0_bw="0">
<![CDATA[
mergeST537.i:1  br label %._crit_edge1.new538.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="191" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="188">
<or_exp><and_exp><literal name="remuxState_flag_14_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="241" bw="0" op_0_bw="0">
<![CDATA[
mergeST.i:1  br label %remux.exit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="192" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="189">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="243" bw="0">
<![CDATA[
remux.exit:0  ret void

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
