#! https://zhuanlan.zhihu.com/p/625225272
# 0 触发器和存储器
![图1 触发器结构图](https://img2023.cnblogs.com/blog/2712141/202304/2712141-20230427000512092-1827321493.png)
> + 区分现态$Q$和次态Q^*$，$Q^*$ 还没有到达，是下一状态。

# 1 SR触发器(SR锁存器)
SR锁存器(Set-Reset Latch)是静态存储单元当中最基本、也是电路结构最简单的一种。通常它由两个或非门或者与非门组成。
+ S是set,有效置1，R是reset，有效置0。并且注意或非门构成的SR是正有效，与非门是负有效。
+ `不确定` 是因为如果RS同时有效,状态被置为后效，但是下一次进保持的话就不确定。

## 1.1 一些表示
其主要有状态转换表，特性方程，状态转换方程，波形图四种。
## 1.1.1 状态转换表
下面以或非门为例子（与非门是负有效，并且主语）
| S | R | $Q^n$ | $Q^{n+1}$ |
|---|---|---|----|
| 0 | 0 | 0 | 0  |
| 0 | 0 | 1 | 1  |
| 0 | 1 | 0 | 0  |
| 0 | 1 | 1 | 0  |
| 1 | 0 | 0 | 1  |
| 1 | 0 | 1 | 1  |
| 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 0 |
### 1.1.2 特性方程和卡诺图
$$\begin{align}
Q^{n+1}&=SR'Q^n+SR'Q^{n'}+R'S'Q^n=S+R'Q^n
\\
RS&=0
\end{align} \tag{1.1}
$$
卡诺图如下:
|  $Q^{n}/SR$   | 00  | 01  | 11  | 10  |
| --- | --- | --- | --- | --- |
| 0   |  0   |  0   |   d  |  1   |
| 1    |  1   |  0   |  d   |  1   |
### 1.1.3 状态转换图
![图2 状态转换图](https://img2023.cnblogs.com/blog/2712141/202304/2712141-20230427002621750-1149154297.png)

#### 1.1.4 波形图
<!-- ``` json {signal: [
  {name: '~RD', wave: 'h..lh.lh.'},
  {name: '~SD', wave: 'lhlhl..hl'},
  {name: 'Q', wave: 'h..lh.l*h'}
]}
``` -->
![图3 波形图实例](https://pic4.zhimg.com/80/v2-4256101ccea180db63f487ceead9ab06.png)

> + 注意同时的时候相当于对$R/S$ 取反，
![Image](https://pic4.zhimg.com/80/v2-8c615ce4764098be33ed080fc155dc21.png)
<!-- ## 1.6 变式
![加时钟的](https://pic4.zhimg.com/80/v2-665e92a723dea3d9c139dffcca3ff61b.png) -->
## 1.6 例题
### 1.6.1 例题1 
![Image](https://pic4.zhimg.com/80/v2-b37b4ec01a5d698671a9af56c446b7a9.png)
> 画出对应虚线，标注01，写出功能符号如下表

| 符号 | 表示功能 |
| ---- | -------- |
| $1$  | 置1      |
| 0    | 置0      |
| $!$  | 取反     |
| =    | 保持     |


# 2 同步触发器（电平触发）
为使某些触发器于同一时刻动作，引入时钟(信号)，用CP/CLK(Clock Pulse)表示。

## 2.1 同步RS触发器
![图4 ](https://img2023.cnblogs.com/blog/2712141/202304/2712141-20230427005845138-283848119.png)
使用与非门，clk低电平时S=1,R=0，电路为**保持状态**。只有高电平时才触发。
+ 抗干扰性好。但是输入有约束限制，会发生空翻。
### 2.1.1 真值表
| S | R | $Q^n$ | $Q^{n+1}$ |
|---|---|---|----|
| 0 | 0 | 0 | 0  |
| 0 | 0 | 1 | 1  |
| 0 | 1 | 0 | 0  |
| 0 | 1 | 1 | 0  |
| 1 | 0 | 0 | 1  |
| 1 | 0 | 1 | 1  |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 |

> ![对最后不定状态的说明](https://pic4.zhimg.com/80/v2-2b46da1b1bd9ad44e02760de0fa12a27.png)
> 如果还是不明白可以看下面的例题
### 2.1.2 空翻
![Image](https://pic4.zhimg.com/80/v2-fc0bd36072704537bbd40afd96d4c8f0.png)
## 2.2 其他功能
### 2.2.1 异步置0(1)端
有时需要在任意状态将触发器的状态置成制定的状态，为此设置了异步置1(0)端。$S'_D,R'_D$均为负有效。
![img](https://img2023.cnblogs.com/blog/2712141/202304/2712141-20230427083457584-1422720395.png)

### 2.2.2 D触发器（同步RS触发器）
为了适应单端输入信号的场合,我们固定$S=DR=\overline{D}$，称为D锁存器
![img](https://img2023.cnblogs.com/blog/2712141/202304/2712141-20230427085243009-1250208453.png)

$$
Q^{n+1}=D
$$

![Image](https://pic4.zhimg.com/80/v2-08b9e97b3b44fbf111b9f76334f246b0.png)
<!-- {signal:[
  {name:"CLK",wave:"lhlhl"},	
  {name:"D",wave:"lh.l..",phase:0.5},	// H -> 1
  {name:"Q",wave:"lh.l."},	// l -> 0
]  
} -->
## 2.3 例题
### 2.3.1 例题1
![Image](https://pic4.zhimg.com/80/v2-01ea964d3661f332d5314e406b9bf62a.png)

### 2.3.2 例题2
![Image](https://pic4.zhimg.com/80/v2-cd7928ef2c5db17c4090f708286f3875.png)
> 只对于时钟为1的地方写出0,1。别的地方不写，这样在写功能符号的时候，看见没有直接等于（保持）。同时注意以下这种情况的$Q,Q'$ 的关系
> ![Image](https://pic4.zhimg.com/80/v2-a72e5dd8bc66ca8b1122c0072975c657.png)
### 2.3.2 例题3
> + 传输门TG 当C'=0、C=1时，TG导通，输出端的信号等于输入端信号。
> + 还有注意看初始状态
> + 注意对于11态是保持
![Image](https://pic4.zhimg.com/80/v2-e5588292cadf9cf6bf3cdaa6878e2b75.png)
# 3 主从RS触发器(脉冲触发)
提高可靠性，要求每个CLK周期输出状态只能改变1次。其由两个同步RS触发器相连(也可以理解成**前RS后D**)，二者时钟输入相反$CLK \cdot CLK'=0$。如下
![Image](https://pic4.zhimg.com/80/v2-66ff7851424c96aadf1e9038ab69a0f3.png)

其工作周期如下：
+ 当CLK＝1时，CLK’＝0，从触发器被封锁。
+ 当CLK由1跃变到0时。主触发器被封锁，从触发器作为D触发器工作，复制主输出器状态输出。
$$
Q_m^{n+1}=Q_n^{n+1}
$$

显然其只在时钟**下降沿**工作。而且其也还存在输入约束的问题，必须$R\cdot S=0$
> 我们分析此时的不定状态，取反四次，相当于保持。
## 3.1 主从JK触发器
![Image](https://pic4.zhimg.com/80/v2-9ce3814f5f07731b848fe3b4bb96eab1.png)
$$
S \leftrightarrow J \quad   R\leftrightarrow K 
$$
其将最终的输出Q接入到开始的K(R)，Q*接入到开始的J(S)中去。取消了输入约束的限制，SR不可同时为0。看基本RS(注意是与非门)的状态转换图来分析（先不考虑主从）
![Image](https://pic4.zhimg.com/80/v2-e882b2778eaaeaff2b0224d0f97e6d1e.png)

+ $Q=0，Q^*=1$时，R输出**锁定为1**，此时只对$S=0$ $(J=1)$的输入产生转换。
+ $Q=1，Q^*=0$时,  S输出**锁定为1**,此时只对$R=0$ $(K=1)$的输入产生转换。

根据上述转换形式，显然可列出其状态转换表

| J | K | Q | Q' |
|---|---|---|----|
| 0 | 0 | 0 | 0  |
| 0 | 0 | 1 | 1  |
| 0 | 1 | 0 | 0  |
| 0 | 1 | 1 | 0  |
| 1 | 0 | 0 | 1  |
| 1 | 0 | 1 | 1  |
| 1 | 1 | 0 | 1  |
| 1 | 1 | 1 | 0  |

其不再具有输入约束，我们画出其状态转换图
![Image](https://pic4.zhimg.com/80/v2-fd9de02abf2b04d68b3731cb9f341641.png)
其符号表示
![Image](https://pic4.zhimg.com/80/v2-a4f0a45c3051fd17bacfda0e9068a16c.png)
其也被叫做JK触发器。特性方程为
$$ 
Q^{n+1}=JQ'+K'Q
$$
(其实上面的推导过于复杂了，直接将$S=JQ' \quad R=R'Q$代入式(1.1))
$$
\begin{aligned}
Q^*&=S+R'Q^n=JQ'+R'Q \\
SR&=(JQ')(R'Q)=0
\end{aligned}
$$
显然可得其没有输入约束。
> + 如果主从JK触发器的时钟沿上有个小圈，代表触发器是负边沿(下降沿)触发的，反之则为上升沿。
> + 如果Q=0，那就只有J对S起作用，反之，只有K对R起作用。
$$
\begin{aligned}
S&=JQ' \\
R&=KQ
\end{aligned}
$$
### 3.1.1 一次变化效应
![Image](https://pic4.zhimg.com/80/v2-d9790abee06aaa1cd982b0950ca4ddd2.png)

CP=1期间，JK发生了变化，最终的输出只能随JK特性方程变化一次,这个叫 “1次变化效应”。
### 3.1.2 example
![Image](https://pic4.zhimg.com/80/v2-497ad69ffd495d61018b366b74706445.png)

## 3.2 例题
### 3.2.1 例题1
![Image](https://pic4.zhimg.com/80/v2-ba94d2840273e28ede3004dc6ddbe558.png)
> 注意：
> + 反不一定是直接反
> + 不一定直接是下降沿就能看出来，如果你不是很熟悉，写出中间状态，也就
$$
\left \{
  \begin{aligned}
   RS同步触发器工作& \quad Q=0\\
   D触发器工作& \quad Q=0

  \end{aligned}
  \right .
$$ 
> 如果非要用下降沿，我觉得有几种情况
> + 对于从clk=1到0，一种是原来是CLK=1时候是$11$，这时候会有突然时钟的保持$00$ ，还有一种就是原来的CLK就不定($11\to 00$)。
> + 对于从clk=0到1，变化仅仅发生在下降沿。
# 4 边沿触发器
我们希望触发器的次态仅取决于CLK的下降沿（或上升沿）到来前**瞬间**的输入信号状态，与在此前、后输入的状态没有关系。
## 4.1 电路结构和工作原理
![Image](https://pic4.zhimg.com/80/v2-d6cbe2861c029d813b19e9e97a100a16.png)

这是用两个电平触发D触发器组成的边沿触发器，显然是当且仅当在上升沿会触发
$$
Q*=D
$$

![Image](https://pic4.zhimg.com/80/v2-31c4e34f2d067a2add4ce7b6e25867d1.png)

## 4.2 边沿D触发器
![Image](https://pic4.zhimg.com/80/v2-a780f2ecca822fbcf033bf26f3a7a84f.png)
$R_D$、$S_D$为直接置“0”、置“1”端，高电平有效。其操作不受CP控制，因此也称异步置“0”、置“1”端

## 4.3 触发器分类和比较
![Image](https://pic4.zhimg.com/80/v2-bd3f9b7c47809479fe49b6b92253ac41.png)
上升沿触发。
## 4.4 负边沿JK触发器
![Image](https://pic4.zhimg.com/80/v2-9e0adf83c24efffb44778bf0ef7dce25.png)
对时钟信号加了一个反相器，也就是只有下降边沿有效。
![Image](https://pic4.zhimg.com/80/v2-3ab63deb8262681a16ab1ce5a1daac1a.png)
## 4.5 例题
### 4.5.1 例题1
![异步置零的正边沿SR触发器](https://pic4.zhimg.com/80/v2-cd37f22585530d6e1fd47ce6a84d0368.png)

### 4.5.2 对于一次变化效应的理解
如果原来是1，那么只对K敏感，J怎么变都无所谓，下面分情况。
+ 如果$J=0$ 变化后，
# 5 触发器的描述方法
按照逻辑功能的不同特点，通常将时钟控制的触发器分为**RS触发器、JK触发器、D触发器和T 触发器**等几种类型。
 
描述其的方法主要有 **特性表、状态卡诺图、特性方程、状态转换图**等。
## 5.1 特性表
将状态变量$Q_n$作为一个变量列入真值表，就得到触发器的**特性表**（或**功能表**）。

## 5.2 特性方程
## 5.3 状态卡诺图
### 5.3.1 卡诺图
![Image](https://pic4.zhimg.com/80/v2-dd2821657a8b4a7d5a91b162be93414a.png)
![Image](https://pic4.zhimg.com/80/v2-b860a0e2e3663bf001e08e682d7344e5.png)
<!-- 什么是卡诺图，卡诺图怎么画，有什么注意事项？ -->
卡诺图是一种用于化简逻辑函数的图形化方法，它可以将逻辑函数转化为一个二维表格，然后通过对表格中的格子进行分组，得到化简后的逻辑表达式。
卡诺图的画法有以下几个步骤：

1. 根据逻辑函数的变量个数，确定卡诺图的行列数和排列顺序。(五个变量的卡诺图由两个四变量卡诺图合并组成，三变量卡诺图后两个在列)。每行和每列按照类似于格雷码的顺序排列，相邻两行/列只有一位发生变化。
2. 对应位置就是对应的最小项。
3. 化简卡诺图，圈要少、圈最大（先少后大）。下面进行详细说明。
> + 卡诺图上任何2/4/8个标1的方格相邻，可以合为1项，可消去1/2/3个变量。
![Image](https://pic4.zhimg.com/80/v2-3ed2abb5d4e3ef0b55b91f97aa8bf7d6.png)
> + 每个圈中包含的相邻小方格数，必须为2的整数次幂；
> + 为了得到尽可能大的圈，圈与圈之间可以重叠；同时若某个圈中的标1方格，己经完全被其它圈所覆盖，则该圈为多余的。如下图所示：
![Image](https://pic4.zhimg.com/80/v2-d9f1e8d2c8b70ac5e873897633fea9c0.png)
## 5.4 状态转换图
![Image](https://pic4.zhimg.com/80/v2-c823930916266e767b8cf5cc080327ec.png)

## 按照逻辑功能的分类
![Image](https://pic4.zhimg.com/80/v2-b193140564f855590394c45ddcdd77a5.png)
![Image](https://pic4.zhimg.com/80/v2-214e692dd79651735e1249aa7b30c5ca.png)
![Image](https://pic4.zhimg.com/80/v2-2ce9fa978910953f026596d33fdf3a45.png)
![Image](https://pic4.zhimg.com/80/v2-6e39237789bc074daccbfa7733a47fdb.png)
![Image](https://pic4.zhimg.com/80/v2-73052dd1bf9b3ec427bc9860e2366d64.png)
# 各触发器之间的转换等
# 建立时间，延迟时间
# 附录 A
## A.1 例题
### 例题1 
![Image](https://pic4.zhimg.com/80/v2-33f55fcea5648900e46f56cace58e256.png)
## 例题 2.1 SR锁存器

## A.2 难点分析
### A.1
![Image](https://pic4.zhimg.com/80/v2-24f92b0256bfb6e667679e2c1ce1ea63.png)

### A.2 脉冲触发JK一次反转现象
## A.3 习题类型和解法
![习题类型和解法](https://pic4.zhimg.com/80/v2-d74350e8b59cd361ae1af4a3a0649ce4.png)
![Image](https://pic4.zhimg.com/80/v2-8ce26bd58c083c7686edbb03ceb20f52.png)
## A.2 参考链接
https://zhuanlan.zhihu.com/p/161618218
https://blog.csdn.net/wangqinyi574110/article/details/116573015