module logical(input [3:0]a,b,
input [1:0]sel,
output reg y);
always@(*)
begin 
case(sel)
2'b00 :y=a||b;
2'b01 :y=a&&b;
2'b10 :y=!a;
default: y=1'b0;
endcase
end
endmodule
