TimeQuest Timing Analyzer report for RegFile
Tue Nov 12 16:18:55 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'KEY[1]'
 13. Slow Model Setup: 'pipereg:IF_ID|out1[26]'
 14. Slow Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'
 15. Slow Model Setup: 'clk_div:clockdiv|clock_100hz_reg'
 16. Slow Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'
 17. Slow Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'
 18. Slow Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'
 19. Slow Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'
 20. Slow Model Setup: 'SW[15]'
 21. Slow Model Hold: 'SW[15]'
 22. Slow Model Hold: 'KEY[1]'
 23. Slow Model Hold: 'CLOCK_50'
 24. Slow Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'
 25. Slow Model Hold: 'clk_div:clockdiv|clock_100hz_reg'
 26. Slow Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'
 27. Slow Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'
 28. Slow Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'
 29. Slow Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'
 30. Slow Model Hold: 'pipereg:IF_ID|out1[26]'
 31. Slow Model Minimum Pulse Width: 'KEY[1]'
 32. Slow Model Minimum Pulse Width: 'CLOCK_50'
 33. Slow Model Minimum Pulse Width: 'SW[15]'
 34. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'
 35. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'
 36. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'
 37. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'
 38. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'
 39. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'
 40. Slow Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Propagation Delay
 46. Minimum Propagation Delay
 47. Fast Model Setup Summary
 48. Fast Model Hold Summary
 49. Fast Model Recovery Summary
 50. Fast Model Removal Summary
 51. Fast Model Minimum Pulse Width Summary
 52. Fast Model Setup: 'CLOCK_50'
 53. Fast Model Setup: 'KEY[1]'
 54. Fast Model Setup: 'pipereg:IF_ID|out1[26]'
 55. Fast Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'
 56. Fast Model Setup: 'clk_div:clockdiv|clock_100hz_reg'
 57. Fast Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'
 58. Fast Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'
 59. Fast Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'
 60. Fast Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'
 61. Fast Model Setup: 'SW[15]'
 62. Fast Model Hold: 'SW[15]'
 63. Fast Model Hold: 'KEY[1]'
 64. Fast Model Hold: 'CLOCK_50'
 65. Fast Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'
 66. Fast Model Hold: 'clk_div:clockdiv|clock_100hz_reg'
 67. Fast Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'
 68. Fast Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'
 69. Fast Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'
 70. Fast Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'
 71. Fast Model Hold: 'pipereg:IF_ID|out1[26]'
 72. Fast Model Minimum Pulse Width: 'KEY[1]'
 73. Fast Model Minimum Pulse Width: 'CLOCK_50'
 74. Fast Model Minimum Pulse Width: 'SW[15]'
 75. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'
 76. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'
 77. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'
 78. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'
 79. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'
 80. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'
 81. Fast Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'
 82. Setup Times
 83. Hold Times
 84. Clock to Output Times
 85. Minimum Clock to Output Times
 86. Propagation Delay
 87. Minimum Propagation Delay
 88. Multicorner Timing Analysis Summary
 89. Setup Times
 90. Hold Times
 91. Clock to Output Times
 92. Minimum Clock to Output Times
 93. Progagation Delay
 94. Minimum Progagation Delay
 95. Setup Transfers
 96. Hold Transfers
 97. Report TCCS
 98. Report RSKM
 99. Unconstrained Paths
100. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RegFile                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; Clock Name                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; clk_div:clockdiv|clock_1Khz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_1Khz_reg }   ;
; clk_div:clockdiv|clock_1Mhz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_1Mhz_reg }   ;
; clk_div:clockdiv|clock_10Hz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_10Hz_reg }   ;
; clk_div:clockdiv|clock_10Khz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_10Khz_reg }  ;
; clk_div:clockdiv|clock_100hz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_100hz_reg }  ;
; clk_div:clockdiv|clock_100Khz_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_100Khz_reg } ;
; CLOCK_50                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                          ;
; KEY[1]                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] }                            ;
; pipereg:IF_ID|out1[26]            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pipereg:IF_ID|out1[26] }            ;
; SW[15]                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[15] }                            ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                            ;
+--------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; Fmax         ; Restricted Fmax ; Clock Name                        ; Note                                                          ;
+--------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; 51.88 MHz    ; 51.88 MHz       ; KEY[1]                            ;                                                               ;
; 192.01 MHz   ; 192.01 MHz      ; CLOCK_50                          ;                                                               ;
; 805.15 MHz   ; 500.0 MHz       ; clk_div:clockdiv|clock_10Hz_reg   ; limit due to high minimum pulse width violation (tch)         ;
; 807.1 MHz    ; 500.0 MHz       ; clk_div:clockdiv|clock_100hz_reg  ; limit due to high minimum pulse width violation (tch)         ;
; 934.58 MHz   ; 500.0 MHz       ; clk_div:clockdiv|clock_100Khz_reg ; limit due to high minimum pulse width violation (tch)         ;
; 935.45 MHz   ; 500.0 MHz       ; clk_div:clockdiv|clock_10Khz_reg  ; limit due to high minimum pulse width violation (tch)         ;
; 935.45 MHz   ; 500.0 MHz       ; clk_div:clockdiv|clock_1Mhz_reg   ; limit due to high minimum pulse width violation (tch)         ;
; 938.97 MHz   ; 500.0 MHz       ; clk_div:clockdiv|clock_1Khz_reg   ; limit due to high minimum pulse width violation (tch)         ;
; 10416.67 MHz ; 450.05 MHz      ; SW[15]                            ; limit due to minimum period restriction (max I/O toggle rate) ;
+--------------+-----------------+-----------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow Model Setup Summary                                    ;
+-----------------------------------+---------+---------------+
; Clock                             ; Slack   ; End Point TNS ;
+-----------------------------------+---------+---------------+
; CLOCK_50                          ; -11.971 ; -186.887      ;
; KEY[1]                            ; -9.138  ; -6662.861     ;
; pipereg:IF_ID|out1[26]            ; -4.771  ; -22.878       ;
; clk_div:clockdiv|clock_10Hz_reg   ; -0.242  ; -0.285        ;
; clk_div:clockdiv|clock_100hz_reg  ; -0.239  ; -0.280        ;
; clk_div:clockdiv|clock_100Khz_reg ; -0.070  ; -0.151        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; -0.069  ; -0.150        ;
; clk_div:clockdiv|clock_10Khz_reg  ; -0.069  ; -0.139        ;
; clk_div:clockdiv|clock_1Khz_reg   ; -0.065  ; -0.133        ;
; SW[15]                            ; 0.452   ; 0.000         ;
+-----------------------------------+---------+---------------+


+------------------------------------------------------------+
; Slow Model Hold Summary                                    ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; SW[15]                            ; -0.891 ; -4.144        ;
; KEY[1]                            ; -0.826 ; -3.133        ;
; CLOCK_50                          ; 0.010  ; 0.000         ;
; clk_div:clockdiv|clock_100Khz_reg ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_100hz_reg  ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_10Hz_reg   ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_10Khz_reg  ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_1Khz_reg   ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_1Mhz_reg   ; 0.391  ; 0.000         ;
; pipereg:IF_ID|out1[26]            ; 3.646  ; 0.000         ;
+-----------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; KEY[1]                            ; -2.000 ; -3574.222     ;
; CLOCK_50                          ; -1.380 ; -76.380       ;
; SW[15]                            ; -1.222 ; -1.222        ;
; clk_div:clockdiv|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
; pipereg:IF_ID|out1[26]            ; 0.500  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                                                              ;
+---------+----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                      ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.971 ; RegModule:reg_file|register[16][30]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.469     ; 9.538      ;
; -11.960 ; RegModule:reg_file|register[16][30]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.469     ; 9.527      ;
; -11.805 ; RegModule:reg_file|register[16][30]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.471     ; 9.370      ;
; -11.805 ; RegModule:reg_file|register[16][30]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.471     ; 9.370      ;
; -11.805 ; RegModule:reg_file|register[24][30]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.470     ; 9.371      ;
; -11.801 ; RegModule:reg_file|register[16][30]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.471     ; 9.366      ;
; -11.797 ; RegModule:reg_file|register[16][30]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.471     ; 9.362      ;
; -11.794 ; RegModule:reg_file|register[24][30]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.470     ; 9.360      ;
; -11.683 ; RegModule:reg_file|register[23][23]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.514     ; 9.205      ;
; -11.667 ; RegModule:reg_file|register[23][23]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.514     ; 9.189      ;
; -11.665 ; RegModule:reg_file|register[16][30]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.469     ; 9.232      ;
; -11.650 ; RegModule:reg_file|register[21][23]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.497     ; 9.189      ;
; -11.641 ; RegModule:reg_file|register[23][23]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.514     ; 9.163      ;
; -11.639 ; RegModule:reg_file|register[24][30]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.472     ; 9.203      ;
; -11.639 ; RegModule:reg_file|register[24][30]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.472     ; 9.203      ;
; -11.635 ; RegModule:reg_file|register[24][30]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.472     ; 9.199      ;
; -11.634 ; RegModule:reg_file|register[21][23]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.497     ; 9.173      ;
; -11.631 ; RegModule:reg_file|register[24][30]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.472     ; 9.195      ;
; -11.626 ; RegModule:reg_file|register[23][23]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.516     ; 9.146      ;
; -11.626 ; RegModule:reg_file|register[23][23]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.516     ; 9.146      ;
; -11.622 ; RegModule:reg_file|register[23][23]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.516     ; 9.142      ;
; -11.618 ; RegModule:reg_file|register[23][23]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.516     ; 9.138      ;
; -11.609 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.057      ;
; -11.609 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.057      ;
; -11.609 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.057      ;
; -11.609 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.057      ;
; -11.609 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.057      ;
; -11.609 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.057      ;
; -11.609 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.057      ;
; -11.609 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.057      ;
; -11.609 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.057      ;
; -11.609 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.057      ;
; -11.608 ; RegModule:reg_file|register[21][23]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.497     ; 9.147      ;
; -11.596 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.044      ;
; -11.596 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.044      ;
; -11.596 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.044      ;
; -11.596 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.044      ;
; -11.596 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.044      ;
; -11.596 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.044      ;
; -11.596 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.044      ;
; -11.596 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.044      ;
; -11.596 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.044      ;
; -11.596 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.588     ; 9.044      ;
; -11.593 ; RegModule:reg_file|register[21][23]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.499     ; 9.130      ;
; -11.593 ; RegModule:reg_file|register[21][23]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.499     ; 9.130      ;
; -11.589 ; RegModule:reg_file|register[21][23]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.499     ; 9.126      ;
; -11.585 ; RegModule:reg_file|register[21][23]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.499     ; 9.122      ;
; -11.581 ; RegModule:reg_file|register[6][14]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.497     ; 9.120      ;
; -11.570 ; RegModule:reg_file|register[6][14]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.497     ; 9.109      ;
; -11.543 ; RegModule:reg_file|register[10][17]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.504     ; 9.075      ;
; -11.541 ; RegModule:reg_file|register[21][30]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.492     ; 9.085      ;
; -11.530 ; RegModule:reg_file|register[21][30]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.492     ; 9.074      ;
; -11.530 ; RegModule:reg_file|register[10][17]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.504     ; 9.062      ;
; -11.524 ; RegModule:reg_file|register[16][5]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.498     ; 9.062      ;
; -11.518 ; RegModule:reg_file|register[25][30]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.493     ; 9.061      ;
; -11.514 ; RegModule:reg_file|register[23][30]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.481     ; 9.069      ;
; -11.511 ; RegModule:reg_file|register[16][5]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.498     ; 9.049      ;
; -11.508 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.581     ; 8.963      ;
; -11.508 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.581     ; 8.963      ;
; -11.508 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.581     ; 8.963      ;
; -11.508 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.581     ; 8.963      ;
; -11.508 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.581     ; 8.963      ;
; -11.508 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.581     ; 8.963      ;
; -11.508 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.581     ; 8.963      ;
; -11.508 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.581     ; 8.963      ;
; -11.508 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.581     ; 8.963      ;
; -11.508 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.581     ; 8.963      ;
; -11.507 ; RegModule:reg_file|register[25][30]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.493     ; 9.050      ;
; -11.503 ; RegModule:reg_file|register[23][30]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.481     ; 9.058      ;
; -11.502 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.948      ;
; -11.502 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.948      ;
; -11.502 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.948      ;
; -11.502 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.948      ;
; -11.502 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.948      ;
; -11.502 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.948      ;
; -11.502 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.948      ;
; -11.502 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.948      ;
; -11.502 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.948      ;
; -11.502 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.948      ;
; -11.502 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.948      ;
; -11.502 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.948      ;
; -11.502 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.948      ;
; -11.502 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.948      ;
; -11.502 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.948      ;
; -11.502 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.948      ;
; -11.502 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.948      ;
; -11.502 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.948      ;
; -11.502 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.948      ;
; -11.502 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.948      ;
; -11.499 ; RegModule:reg_file|register[20][30]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.490     ; 9.045      ;
; -11.499 ; RegModule:reg_file|register[24][30]                                                                            ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.470     ; 9.065      ;
; -11.498 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.944      ;
; -11.498 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.944      ;
; -11.498 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.944      ;
; -11.498 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.944      ;
; -11.498 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.944      ;
; -11.498 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.944      ;
; -11.498 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.944      ;
; -11.498 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.944      ;
; -11.498 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.590     ; 8.944      ;
+---------+----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                         ;
+--------+----------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -9.138 ; pipereg:ID_EX|rsout[2]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 9.671      ;
; -9.113 ; pipereg:ID_EX|rsout[2]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 9.660      ;
; -8.992 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 9.524      ;
; -8.988 ; pipereg:ID_EX|rsout[2]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 9.532      ;
; -8.967 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 9.513      ;
; -8.960 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 9.503      ;
; -8.938 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 9.471      ;
; -8.936 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 9.468      ;
; -8.925 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 9.458      ;
; -8.913 ; pipereg:ID_EX|rsout[2]                       ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 9.453      ;
; -8.913 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 9.460      ;
; -8.911 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 9.457      ;
; -8.908 ; pipereg:ID_EX|rsout[2]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 9.452      ;
; -8.904 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 9.447      ;
; -8.900 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 9.447      ;
; -8.893 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 9.437      ;
; -8.888 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 9.421      ;
; -8.887 ; pipereg:ID_EX|rsout[2]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 9.421      ;
; -8.870 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 9.403      ;
; -8.863 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 9.410      ;
; -8.863 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 9.396      ;
; -8.845 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 9.392      ;
; -8.838 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 9.385      ;
; -8.838 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 9.382      ;
; -8.811 ; pipereg:ID_EX|rsout[0]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 9.343      ;
; -8.788 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 9.332      ;
; -8.786 ; pipereg:ID_EX|rsout[0]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 9.332      ;
; -8.779 ; pipereg:ID_EX|rsout[0]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 9.322      ;
; -8.772 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 9.305      ;
; -8.767 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 9.306      ;
; -8.762 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 9.305      ;
; -8.747 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 9.294      ;
; -8.747 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 9.291      ;
; -8.741 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 9.274      ;
; -8.713 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 9.253      ;
; -8.711 ; pipereg:ID_EX|rsout[2]                       ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 9.255      ;
; -8.711 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 9.250      ;
; -8.708 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 9.252      ;
; -8.707 ; pipereg:ID_EX|rsout[2]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 9.251      ;
; -8.706 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 9.249      ;
; -8.700 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 9.240      ;
; -8.698 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 9.231      ;
; -8.695 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 9.239      ;
; -8.687 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 9.221      ;
; -8.685 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 9.218      ;
; -8.679 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 9.222      ;
; -8.678 ; pipereg:ID_EX|rsout[1]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 9.210      ;
; -8.674 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 9.208      ;
; -8.673 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 9.220      ;
; -8.667 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 9.211      ;
; -8.663 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 9.203      ;
; -8.661 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 9.193      ;
; -8.658 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 9.202      ;
; -8.657 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 9.200      ;
; -8.653 ; pipereg:ID_EX|rsout[1]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 9.199      ;
; -8.646 ; pipereg:ID_EX|rsout[1]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 9.189      ;
; -8.645 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 9.185      ;
; -8.641 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 9.173      ;
; -8.640 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 9.184      ;
; -8.638 ; pipereg:ID_EX|rsout[4]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 9.171      ;
; -8.638 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 9.178      ;
; -8.637 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 9.171      ;
; -8.636 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 9.182      ;
; -8.633 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 9.177      ;
; -8.631 ; pipereg:MEM_WB|rdout[3]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 9.164      ;
; -8.624 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 9.168      ;
; -8.623 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 9.166      ;
; -8.619 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 9.153      ;
; -8.616 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 9.162      ;
; -8.615 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 9.148      ;
; -8.613 ; pipereg:ID_EX|rsout[4]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 9.160      ;
; -8.612 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 9.146      ;
; -8.612 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 9.156      ;
; -8.606 ; pipereg:MEM_WB|rdout[3]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 9.153      ;
; -8.601 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 9.144      ;
; -8.599 ; pipereg:MEM_WB|rdout[3]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 9.143      ;
; -8.592 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 9.124      ;
; -8.590 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 9.137      ;
; -8.590 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 9.134      ;
; -8.586 ; pipereg:ID_EX|rsout[0]                       ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 9.125      ;
; -8.582 ; pipereg:ID_EX|rsout[4]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 9.126      ;
; -8.581 ; pipereg:ID_EX|rsout[0]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 9.124      ;
; -8.576 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 9.109      ;
; -8.567 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 9.113      ;
; -8.560 ; pipereg:ID_EX|rsout[0]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 9.093      ;
; -8.557 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 9.101      ;
; -8.552 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 9.084      ;
; -8.551 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 9.098      ;
; -8.547 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 9.087      ;
; -8.544 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 9.088      ;
; -8.542 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 9.086      ;
; -8.535 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 9.079      ;
; -8.527 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 9.073      ;
; -8.521 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 9.055      ;
; -8.520 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 9.063      ;
; -8.511 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 9.055      ;
; -8.508 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 9.041      ;
; -8.507 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 9.051      ;
; -8.507 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 9.050      ;
; -8.504 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 9.048      ;
+--------+----------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pipereg:IF_ID|out1[26]'                                                                                                        ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                         ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; -4.771 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.700     ; 2.311      ;
; -4.728 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.700     ; 2.268      ;
; -4.643 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.728     ; 2.597      ;
; -4.587 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.700     ; 2.127      ;
; -4.535 ; pipereg:IF_ID|out1[3] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.576     ; 2.507      ;
; -4.499 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.700     ; 2.433      ;
; -4.486 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.728     ; 2.440      ;
; -4.430 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.594     ; 2.397      ;
; -4.354 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.700     ; 1.894      ;
; -4.328 ; pipereg:IF_ID|out1[2] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.576     ; 2.300      ;
; -4.324 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.594     ; 2.291      ;
; -4.292 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.700     ; 1.832      ;
; -4.292 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.700     ; 2.226      ;
; -4.273 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.594     ; 2.240      ;
; -4.260 ; pipereg:IF_ID|out1[0] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.576     ; 2.232      ;
; -4.247 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.728     ; 2.201      ;
; -4.238 ; pipereg:IF_ID|out1[1] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.576     ; 2.210      ;
; -4.202 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.700     ; 2.136      ;
; -4.162 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.700     ; 1.702      ;
; -4.144 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.594     ; 2.111      ;
; -4.105 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.728     ; 2.059      ;
; -4.087 ; pipereg:IF_ID|out1[4] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.576     ; 2.059      ;
; -4.051 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.700     ; 1.985      ;
; -4.034 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.594     ; 2.001      ;
; -3.980 ; pipereg:IF_ID|out1[5] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.576     ; 1.952      ;
; -3.961 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.594     ; 1.928      ;
; -3.945 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.728     ; 1.899      ;
; -3.944 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.700     ; 1.878      ;
; -3.704 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.728     ; 1.658      ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                   ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.242 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.278      ;
; -0.043 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.079      ;
; -0.043 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.079      ;
; 0.004  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.032      ;
; 0.228  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.808      ;
; 0.228  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.808      ;
; 0.232  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.804      ;
; 0.247  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.789      ;
; 0.379  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.239 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.275      ;
; -0.043 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.079      ;
; -0.034 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.070      ;
; -0.007 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.043      ;
; 0.231  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.805      ;
; 0.232  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.804      ;
; 0.235  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.801      ;
; 0.240  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.379  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                         ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.070 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.106      ;
; -0.069 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.044 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.080      ;
; -0.012 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.048      ;
; 0.066  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.970      ;
; 0.227  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.227  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.228  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.808      ;
; 0.379  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                         ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.069 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.068 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.104      ;
; -0.043 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.079      ;
; -0.013 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.049      ;
; 0.066  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.970      ;
; 0.227  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.227  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.228  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.808      ;
; 0.379  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.069 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.069 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.031 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.067      ;
; -0.001 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.037      ;
; 0.067  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.969      ;
; 0.240  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.240  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.241  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.795      ;
; 0.379  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                       ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.065 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.101      ;
; -0.036 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.072      ;
; -0.035 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.071      ;
; -0.033 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.069      ;
; 0.239  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.239  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.240  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.240  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.379  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW[15]'                                                                                                        ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.500        ; 5.965      ; 5.074      ;
; 0.483 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.500        ; 5.874      ; 5.033      ;
; 0.488 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.500        ; 5.874      ; 5.028      ;
; 0.505 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.500        ; 5.875      ; 5.052      ;
; 0.567 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.500        ; 5.801      ; 5.058      ;
; 0.952 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 1.000        ; 5.965      ; 5.074      ;
; 0.983 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 1.000        ; 5.874      ; 5.033      ;
; 0.988 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 1.000        ; 5.874      ; 5.028      ;
; 1.005 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 1.000        ; 5.875      ; 5.052      ;
; 1.067 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 1.000        ; 5.801      ; 5.058      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW[15]'                                                                                                          ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.891 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.000        ; 5.965      ; 5.074      ;
; -0.846 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.000        ; 5.874      ; 5.028      ;
; -0.841 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.000        ; 5.874      ; 5.033      ;
; -0.823 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.000        ; 5.875      ; 5.052      ;
; -0.743 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.000        ; 5.801      ; 5.058      ;
; -0.391 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; -0.500       ; 5.965      ; 5.074      ;
; -0.346 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; -0.500       ; 5.874      ; 5.028      ;
; -0.341 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; -0.500       ; 5.874      ; 5.033      ;
; -0.323 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; -0.500       ; 5.875      ; 5.052      ;
; -0.243 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; -0.500       ; 5.801      ; 5.058      ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                                            ;
+--------+----------------------------------------------+----------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -0.826 ; control:control_module|ALUOp[3]              ; ex_control_pipe:ex_control_pipe|ALUOp_o[3]   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.700      ; 0.640      ;
; -0.656 ; control:control_module|ALUOp[0]              ; ex_control_pipe:ex_control_pipe|ALUOp_o[0]   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.700      ; 0.810      ;
; -0.582 ; control:control_module|ALUOp[1]              ; ex_control_pipe:ex_control_pipe|ALUOp_o[1]   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.594      ; 0.778      ;
; -0.539 ; control:control_module|ALUOp[2]              ; ex_control_pipe:ex_control_pipe|ALUOp_o[2]   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.723      ; 0.950      ;
; -0.530 ; control:control_module|RegWrite              ; wb_control_pipe:wb_control_pipe_1|RegWrite_o ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.576      ; 0.812      ;
; 0.391  ; RegModule:reg_file|register[1][0]            ; RegModule:reg_file|register[1][0]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; RegModule:reg_file|register[2][1]            ; RegModule:reg_file|register[2][1]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; RegModule:reg_file|register[4][2]            ; RegModule:reg_file|register[4][2]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; RegModule:reg_file|register[8][3]            ; RegModule:reg_file|register[8][3]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; RegModule:reg_file|register[16][4]           ; RegModule:reg_file|register[16][4]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.517  ; pipereg:IF_ID|out1[12]                       ; pipereg:ID_EX|rdout[1]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.783      ;
; 0.517  ; pipereg:IF_ID|out1[15]                       ; pipereg:ID_EX|rdout[4]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.783      ;
; 0.519  ; pipereg:IF_ID|out1[9]                        ; pipereg:ID_EX|shamt_out[3]                   ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.785      ;
; 0.520  ; pipereg:IF_ID|out1[7]                        ; pipereg:ID_EX|shamt_out[1]                   ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.786      ;
; 0.531  ; clockcounter:clock_counter|val[15]           ; clockcounter:clock_counter|val[15]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.797      ;
; 0.533  ; pipereg:EX_MEM|out2[12]                      ; pipereg:MEM_WB|out2[12]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.799      ;
; 0.537  ; pipereg:EX_MEM|out2[11]                      ; pipereg:MEM_WB|out2[11]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.803      ;
; 0.548  ; pipereg:EX_MEM|out2[20]                      ; pipereg:MEM_WB|out2[20]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.814      ;
; 0.553  ; pipereg:EX_MEM|out2[22]                      ; pipereg:MEM_WB|out2[22]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.819      ;
; 0.650  ; pipereg:IF_ID|out1[10]                       ; pipereg:ID_EX|shamt_out[4]                   ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.916      ;
; 0.661  ; pipereg:EX_MEM|out2[10]                      ; pipereg:MEM_WB|out2[10]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.927      ;
; 0.664  ; pipereg:EX_MEM|out2[23]                      ; pipereg:MEM_WB|out2[23]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.930      ;
; 0.668  ; wb_control_pipe:wb_control_pipe_2|RegWrite_o ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.934      ;
; 0.671  ; pipereg:EX_MEM|out2[8]                       ; pipereg:MEM_WB|out2[8]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.937      ;
; 0.672  ; pipereg:EX_MEM|out2[25]                      ; pipereg:MEM_WB|out2[25]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.938      ;
; 0.761  ; pipereg:IF_ID|out1[11]                       ; pipereg:ID_EX|rdout[0]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.027      ;
; 0.761  ; pipereg:IF_ID|out1[14]                       ; pipereg:ID_EX|rdout[3]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.027      ;
; 0.763  ; pipereg:EX_MEM|out2[17]                      ; pipereg:MEM_WB|out2[17]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.001      ; 1.030      ;
; 0.779  ; pipereg:EX_MEM|out2[14]                      ; pipereg:MEM_WB|out2[14]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.045      ;
; 0.787  ; pipereg:EX_MEM|out2[1]                       ; pipereg:MEM_WB|out2[1]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.053      ;
; 0.789  ; pipereg:EX_MEM|out2[7]                       ; pipereg:MEM_WB|out2[7]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.055      ;
; 0.791  ; pipereg:IF_ID|out1[13]                       ; pipereg:ID_EX|rdout[2]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.057      ;
; 0.795  ; clockcounter:clock_counter|val[0]            ; clockcounter:clock_counter|val[0]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.061      ;
; 0.806  ; clockcounter:clock_counter|val[2]            ; clockcounter:clock_counter|val[2]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[4]            ; clockcounter:clock_counter|val[4]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[7]            ; clockcounter:clock_counter|val[7]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[9]            ; clockcounter:clock_counter|val[9]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[11]           ; clockcounter:clock_counter|val[11]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[13]           ; clockcounter:clock_counter|val[13]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[14]           ; clockcounter:clock_counter|val[14]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.812  ; pipereg:EX_MEM|out2[24]                      ; pipereg:MEM_WB|out2[24]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.078      ;
; 0.813  ; clockcounter:clock_counter|val[1]            ; clockcounter:clock_counter|val[1]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.079      ;
; 0.813  ; pipereg:EX_MEM|out2[3]                       ; pipereg:MEM_WB|out2[3]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.079      ;
; 0.813  ; pipereg:EX_MEM|out2[6]                       ; pipereg:MEM_WB|out2[6]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.079      ;
; 0.816  ; pipereg:EX_MEM|out2[5]                       ; pipereg:MEM_WB|out2[5]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.082      ;
; 0.822  ; pipereg:EX_MEM|out2[18]                      ; pipereg:MEM_WB|out2[18]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.088      ;
; 0.829  ; pipereg:IF_ID|out1[25]                       ; pipereg:ID_EX|out1[17]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.095      ;
; 0.830  ; pipereg:IF_ID|out1[25]                       ; pipereg:ID_EX|out1[26]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.096      ;
; 0.838  ; clockcounter:clock_counter|val[3]            ; clockcounter:clock_counter|val[3]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clockcounter:clock_counter|val[8]            ; clockcounter:clock_counter|val[8]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clockcounter:clock_counter|val[10]           ; clockcounter:clock_counter|val[10]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clockcounter:clock_counter|val[12]           ; clockcounter:clock_counter|val[12]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; clockcounter:clock_counter|val[5]            ; clockcounter:clock_counter|val[5]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; clockcounter:clock_counter|val[6]            ; clockcounter:clock_counter|val[6]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.842  ; pipereg:EX_MEM|out2[4]                       ; pipereg:MEM_WB|out2[4]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.108      ;
; 0.848  ; pipereg:EX_MEM|out2[0]                       ; pipereg:MEM_WB|out2[0]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.001      ; 1.115      ;
; 0.848  ; pipereg:EX_MEM|out2[13]                      ; pipereg:MEM_WB|out2[13]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.002      ; 1.116      ;
; 0.857  ; pipereg:EX_MEM|out2[15]                      ; pipereg:MEM_WB|out2[15]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.123      ;
; 0.858  ; pipereg:EX_MEM|out2[19]                      ; pipereg:MEM_WB|out2[19]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.124      ;
; 0.945  ; pipereg:ID_EX|rdout[0]                       ; pipereg:EX_MEM|rdout[0]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.211      ;
; 0.949  ; pipereg:IF_ID|out1[8]                        ; pipereg:ID_EX|shamt_out[2]                   ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.001     ; 1.214      ;
; 1.027  ; adder:ALU|result[20]                         ; pipereg:EX_MEM|out2[20]                      ; KEY[1]                 ; KEY[1]      ; -0.500       ; 0.000      ; 0.793      ;
; 1.059  ; pipereg:IF_ID|out1[6]                        ; pipereg:ID_EX|shamt_out[0]                   ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.002     ; 1.323      ;
; 1.163  ; adder:ALU|result[14]                         ; pipereg:EX_MEM|out2[14]                      ; KEY[1]                 ; KEY[1]      ; -0.500       ; 0.000      ; 0.929      ;
; 1.178  ; clockcounter:clock_counter|val[0]            ; clockcounter:clock_counter|val[1]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.444      ;
; 1.184  ; pipereg:EX_MEM|out2[16]                      ; pipereg:MEM_WB|out2[16]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.004      ; 1.454      ;
; 1.186  ; pipereg:EX_MEM|rdout[1]                      ; pipereg:MEM_WB|rdout[1]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.452      ;
; 1.189  ; clockcounter:clock_counter|val[14]           ; clockcounter:clock_counter|val[15]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clockcounter:clock_counter|val[13]           ; clockcounter:clock_counter|val[14]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clockcounter:clock_counter|val[2]            ; clockcounter:clock_counter|val[3]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clockcounter:clock_counter|val[9]            ; clockcounter:clock_counter|val[10]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clockcounter:clock_counter|val[11]           ; clockcounter:clock_counter|val[12]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clockcounter:clock_counter|val[4]            ; clockcounter:clock_counter|val[5]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.196  ; clockcounter:clock_counter|val[1]            ; clockcounter:clock_counter|val[2]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.462      ;
; 1.224  ; clockcounter:clock_counter|val[3]            ; clockcounter:clock_counter|val[4]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; clockcounter:clock_counter|val[8]            ; clockcounter:clock_counter|val[9]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; clockcounter:clock_counter|val[10]           ; clockcounter:clock_counter|val[11]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; clockcounter:clock_counter|val[12]           ; clockcounter:clock_counter|val[13]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.225  ; clockcounter:clock_counter|val[6]            ; clockcounter:clock_counter|val[7]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.491      ;
; 1.225  ; clockcounter:clock_counter|val[5]            ; clockcounter:clock_counter|val[6]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.491      ;
; 1.249  ; clockcounter:clock_counter|val[0]            ; clockcounter:clock_counter|val[2]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.515      ;
; 1.260  ; clockcounter:clock_counter|val[13]           ; clockcounter:clock_counter|val[15]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; clockcounter:clock_counter|val[2]            ; clockcounter:clock_counter|val[4]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; clockcounter:clock_counter|val[9]            ; clockcounter:clock_counter|val[11]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; clockcounter:clock_counter|val[11]           ; clockcounter:clock_counter|val[13]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; clockcounter:clock_counter|val[4]            ; clockcounter:clock_counter|val[6]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.267  ; clockcounter:clock_counter|val[1]            ; clockcounter:clock_counter|val[3]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.533      ;
; 1.280  ; pipereg:IF_ID|out1[25]                       ; pipereg:ID_EX|out1[24]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.003      ; 1.549      ;
; 1.280  ; pipereg:IF_ID|out1[25]                       ; pipereg:ID_EX|out1[28]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.003      ; 1.549      ;
; 1.281  ; pipereg:EX_MEM|out2[29]                      ; pipereg:MEM_WB|out2[29]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.009      ; 1.556      ;
; 1.281  ; clockcounter:clock_counter|val[7]            ; clockcounter:clock_counter|val[8]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.547      ;
; 1.295  ; clockcounter:clock_counter|val[12]           ; clockcounter:clock_counter|val[14]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; clockcounter:clock_counter|val[8]            ; clockcounter:clock_counter|val[10]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; clockcounter:clock_counter|val[10]           ; clockcounter:clock_counter|val[12]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; clockcounter:clock_counter|val[3]            ; clockcounter:clock_counter|val[5]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.296  ; clockcounter:clock_counter|val[5]            ; clockcounter:clock_counter|val[7]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.562      ;
; 1.305  ; pipereg:IF_ID|out1[25]                       ; pipereg:ID_EX|out1[9]                        ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.003      ; 1.574      ;
; 1.320  ; clockcounter:clock_counter|val[0]            ; clockcounter:clock_counter|val[3]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.586      ;
; 1.323  ; pipereg:IF_ID|out1[17]                       ; pipereg:ID_EX|out2[31]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.589      ;
; 1.331  ; clockcounter:clock_counter|val[11]           ; clockcounter:clock_counter|val[14]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.597      ;
+--------+----------------------------------------------+----------------------------------------------+------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                              ;
+-------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.010 ; clk_div:clockdiv|clock_100Khz_int                 ; clk_div:clockdiv|clock_100Khz_reg                 ; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.527      ; 0.803      ;
; 0.035 ; clk_div:clockdiv|clock_100hz_int                  ; clk_div:clockdiv|clock_100hz_reg                  ; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.482      ; 0.783      ;
; 0.145 ; clk_div:clockdiv|clock_10Khz_int                  ; clk_div:clockdiv|clock_10Khz_reg                  ; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.391      ; 0.802      ;
; 0.153 ; clk_div:clockdiv|clock_1Khz_int                   ; clk_div:clockdiv|clock_1Khz_reg                   ; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.371      ; 0.790      ;
; 0.171 ; clk_div:clockdiv|clock_1Hz_int                    ; clk_div:clockdiv|clock_1Hz_reg                    ; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.524      ; 0.961      ;
; 0.367 ; clk_div:clockdiv|clock_10Hz_int                   ; clk_div:clockdiv|clock_10Hz_reg                   ; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.330      ; 0.963      ;
; 0.391 ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|next_command.Print_String  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|LCD_RS                     ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|LCD_EN                     ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.523 ; LCD_Display:LCD_module|state.RESET3               ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.789      ;
; 0.532 ; LCD_Display:LCD_module|state.LINE2                ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.798      ;
; 0.534 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; LCD_Display:LCD_module|state.RETURN_HOME          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.539 ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|count_1Mhz[6]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.542 ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.808      ;
; 0.550 ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.816      ;
; 0.586 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.852      ;
; 0.587 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.853      ;
; 0.596 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.LINE2                ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.862      ;
; 0.646 ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.912      ;
; 0.653 ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.919      ;
; 0.655 ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.921      ;
; 0.656 ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.922      ;
; 0.657 ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.923      ;
; 0.661 ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.927      ;
; 0.664 ; LCD_Display:LCD_module|next_command.LINE2         ; LCD_Display:LCD_module|state.LINE2                ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.930      ;
; 0.676 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.942      ;
; 0.696 ; clk_div:clockdiv|clock_1Mhz_int                   ; clk_div:clockdiv|clock_1Mhz_reg                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.962      ;
; 0.712 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|state.HOLD                 ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.978      ;
; 0.738 ; LCD_Display:LCD_module|state.DISPLAY_ON           ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.015     ; 0.989      ;
; 0.748 ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.014      ;
; 0.766 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.015      ; 1.047      ;
; 0.771 ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.037      ;
; 0.778 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.015      ; 1.059      ;
; 0.783 ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.049      ;
; 0.788 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.795 ; clk_div:clockdiv|count_1Mhz[2]                    ; clk_div:clockdiv|count_1Mhz[2]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.798 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.801 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.804 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.070      ;
; 0.806 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.808 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.074      ;
; 0.810 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.812 ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|count_1Mhz[4]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.078      ;
; 0.813 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.081      ;
; 0.821 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.829 ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.095      ;
; 0.834 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; LCD_Display:LCD_module|state.FUNC_SET             ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.837 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RETURN_HOME          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.840 ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.106      ;
; 0.840 ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.106      ;
; 0.844 ; LCD_Display:LCD_module|state.RETURN_HOME          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; clk_div:clockdiv|count_1Mhz[0]                    ; clk_div:clockdiv|count_1Mhz[0]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; clk_div:clockdiv|count_1Mhz[1]                    ; clk_div:clockdiv|count_1Mhz[1]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; clk_div:clockdiv|count_1Mhz[3]                    ; clk_div:clockdiv|count_1Mhz[3]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.113      ;
; 0.848 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.114      ;
; 0.849 ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|count_1Mhz[5]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.115      ;
; 0.853 ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.119      ;
; 0.930 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.196      ;
; 1.002 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.LINE2         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.268      ;
; 1.015 ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|next_command.LINE2         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.281      ;
; 1.019 ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.285      ;
; 1.021 ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.287      ;
; 1.053 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.043      ; 1.362      ;
; 1.055 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.015      ; 1.336      ;
; 1.062 ; LCD_Display:LCD_module|state.RESET2               ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.328      ;
; 1.063 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.329      ;
; 1.078 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.015      ; 1.359      ;
; 1.080 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.015      ; 1.361      ;
; 1.082 ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.348      ;
; 1.084 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.015      ; 1.365      ;
; 1.090 ; clk_div:clockdiv|count_1Mhz[3]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.356      ;
; 1.091 ; clk_div:clockdiv|count_1Mhz[2]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.357      ;
; 1.095 ; LCD_Display:LCD_module|state.RESET1               ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.014     ; 1.347      ;
; 1.096 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.015      ; 1.377      ;
; 1.097 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.015      ; 1.378      ;
; 1.104 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.015      ; 1.385      ;
; 1.105 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.015      ; 1.386      ;
; 1.105 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.015      ; 1.386      ;
; 1.105 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.LINE2         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.371      ;
; 1.106 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.015      ; 1.387      ;
+-------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                         ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.542 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.543 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.543 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.704 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.970      ;
; 0.782 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.048      ;
; 0.814 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.080      ;
; 0.839 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.105      ;
; 0.840 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.106      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.530 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.535 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.801      ;
; 0.538 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.804      ;
; 0.539 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.805      ;
; 0.777 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.043      ;
; 0.804 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.070      ;
; 0.813 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.079      ;
; 1.009 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.275      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.523 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.789      ;
; 0.538 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.804      ;
; 0.542 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.542 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.766 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.032      ;
; 0.813 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.079      ;
; 1.012 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.278      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.529 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.703 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.969      ;
; 0.771 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.037      ;
; 0.801 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.067      ;
; 0.839 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.105      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                       ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.530 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.803 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.069      ;
; 0.805 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.072      ;
; 0.835 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.101      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.542 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.543 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.543 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.704 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.970      ;
; 0.783 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.049      ;
; 0.813 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.079      ;
; 0.838 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.105      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pipereg:IF_ID|out1[26]'                                                                                                        ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                         ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; 3.646 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.594     ; 1.552      ;
; 3.703 ; pipereg:IF_ID|out1[4] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.576     ; 1.627      ;
; 3.754 ; pipereg:IF_ID|out1[3] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.576     ; 1.678      ;
; 3.814 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.594     ; 1.720      ;
; 3.868 ; pipereg:IF_ID|out1[1] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.576     ; 1.792      ;
; 3.886 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.728     ; 1.658      ;
; 3.901 ; pipereg:IF_ID|out1[5] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.576     ; 1.825      ;
; 3.902 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.700     ; 1.702      ;
; 3.911 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.728     ; 1.683      ;
; 3.920 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.594     ; 1.826      ;
; 4.032 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.700     ; 1.832      ;
; 4.044 ; pipereg:IF_ID|out1[2] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.576     ; 1.968      ;
; 4.057 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.594     ; 1.963      ;
; 4.059 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.594     ; 1.965      ;
; 4.078 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.700     ; 1.878      ;
; 4.079 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.728     ; 1.851      ;
; 4.094 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.700     ; 1.894      ;
; 4.121 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.594     ; 2.027      ;
; 4.127 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.728     ; 1.899      ;
; 4.185 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.700     ; 1.985      ;
; 4.188 ; pipereg:IF_ID|out1[0] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.576     ; 2.112      ;
; 4.254 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.728     ; 2.026      ;
; 4.327 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.700     ; 2.127      ;
; 4.336 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.700     ; 2.136      ;
; 4.426 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.700     ; 2.226      ;
; 4.468 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.700     ; 2.268      ;
; 4.511 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.700     ; 2.311      ;
; 4.633 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.700     ; 2.433      ;
; 4.825 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.728     ; 2.597      ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg2 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[15]'                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[15] ; Rise       ; SW[15]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datad           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'                                                                                 ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[1]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[1]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[2]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[2]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[3]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[3]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|RegWrite         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|RegWrite         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[0]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[0]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[2]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[2]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[3]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[3]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Equal0~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Equal0~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|RegWrite|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|RegWrite|datac           ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 10.884 ; 10.884 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 10.822 ; 10.822 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 10.117 ; 10.117 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 10.884 ; 10.884 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 9.524  ; 9.524  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 6.757  ; 6.757  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 5.742  ; 5.742  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 9.619  ; 9.619  ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; 6.419  ; 6.419  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 6.419  ; 6.419  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; -1.383 ; -1.383 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -3.153 ; -3.153 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -2.363 ; -2.363 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.383 ; -1.383 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -2.333 ; -2.333 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -2.445 ; -2.445 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -2.564 ; -2.564 ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; 4.546  ; 4.546  ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 4.546  ; 4.546  ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 4.074  ; 4.074  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 0.911  ; 0.911  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.982  ; 0.982  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 1.567  ; 1.567  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.809  ; 0.809  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 1.059  ; 1.059  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.394  ; 0.394  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.259  ; 0.259  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 1.153  ; 1.153  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; -0.695 ; -0.695 ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; -0.559 ; -0.559 ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; -1.629 ; -1.629 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.048  ; 0.048  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 4.074  ; 4.074  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -2.549 ; -2.549 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -5.030 ; -5.030 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -4.957 ; -4.957 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -5.482 ; -5.482 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -4.343 ; -4.343 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -4.616 ; -4.616 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -2.549 ; -2.549 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -6.457 ; -6.457 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; -0.823 ; -0.823 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.823 ; -0.823 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.915  ; 3.915  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 3.915  ; 3.915  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 3.694  ; 3.694  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 3.091  ; 3.091  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 3.813  ; 3.813  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 3.252  ; 3.252  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 3.764  ; 3.764  ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; -1.344 ; -1.344 ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -1.344 ; -1.344 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 2.305  ; 2.305  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; -0.053 ; -0.053 ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; -0.164 ; -0.164 ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; -0.628 ; -0.628 ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.049  ; 0.049  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; -0.383 ; -0.383 ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.545  ; 0.545  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.599  ; 0.599  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; -0.477 ; -0.477 ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; 1.634  ; 1.634  ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; 1.417  ; 1.417  ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; 2.305  ; 2.305  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.891  ; 0.891  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -0.954 ; -0.954 ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 9.058  ; 9.058  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.130  ; 8.130  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 9.058  ; 9.058  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.732  ; 8.732  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.768  ; 8.768  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 8.286  ; 8.286  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 8.476  ; 8.476  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.340  ; 8.340  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.518  ; 8.518  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.913  ; 7.913  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.741  ; 7.741  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 12.171 ; 12.171 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 11.889 ; 11.889 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 11.865 ; 11.865 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 11.832 ; 11.832 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 12.140 ; 12.140 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 12.133 ; 12.133 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 12.171 ; 12.171 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 12.139 ; 12.139 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 16.290 ; 16.290 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 16.024 ; 16.024 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 16.290 ; 16.290 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 15.364 ; 15.364 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 16.097 ; 16.097 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 15.645 ; 15.645 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 16.116 ; 16.116 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 15.846 ; 15.846 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 14.705 ; 14.705 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 14.563 ; 14.563 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 14.356 ; 14.356 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 14.440 ; 14.440 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 14.403 ; 14.403 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 14.593 ; 14.593 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 14.705 ; 14.705 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 14.653 ; 14.653 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 14.566 ; 14.566 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 14.560 ; 14.560 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 14.566 ; 14.566 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 14.541 ; 14.541 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 14.526 ; 14.526 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 14.528 ; 14.528 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 14.481 ; 14.481 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 14.391 ; 14.391 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 12.344 ; 12.344 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 12.344 ; 12.344 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 12.036 ; 12.036 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 12.036 ; 12.036 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 12.044 ; 12.044 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 12.064 ; 12.064 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 11.984 ; 11.984 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 12.536 ; 12.536 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 12.301 ; 12.301 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 12.202 ; 12.202 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 12.186 ; 12.186 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 11.967 ; 11.967 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 12.497 ; 12.497 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 12.051 ; 12.051 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 12.536 ; 12.536 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 12.033 ; 12.033 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 11.452 ; 11.452 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 11.454 ; 11.454 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 11.450 ; 11.450 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 11.990 ; 11.990 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 11.969 ; 11.969 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 12.033 ; 12.033 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 11.953 ; 11.953 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 10.067 ; 10.067 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 9.784  ; 9.784  ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 9.754  ; 9.754  ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 9.754  ; 9.754  ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 10.067 ; 10.067 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.257  ; 7.257  ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.257  ; 7.257  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.257  ; 7.257  ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.257  ; 7.257  ; Fall       ; SW[15]          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 8.130  ; 8.130  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.130  ; 8.130  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 9.058  ; 9.058  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.732  ; 8.732  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.768  ; 8.768  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 8.286  ; 8.286  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 8.476  ; 8.476  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.340  ; 8.340  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.518  ; 8.518  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.913  ; 7.913  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.741  ; 7.741  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 11.675 ; 11.675 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 11.708 ; 11.708 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 11.679 ; 11.679 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 11.675 ; 11.675 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 11.954 ; 11.954 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 11.947 ; 11.947 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 11.995 ; 11.995 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 11.963 ; 11.963 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 13.021 ; 13.021 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 13.657 ; 13.657 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 13.921 ; 13.921 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 13.021 ; 13.021 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 13.732 ; 13.732 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 13.273 ; 13.273 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 13.748 ; 13.748 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 13.477 ; 13.477 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 11.925 ; 11.925 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 12.131 ; 12.131 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 11.925 ; 11.925 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 12.007 ; 12.007 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 11.978 ; 11.978 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 12.174 ; 12.174 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 12.283 ; 12.283 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 12.225 ; 12.225 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 12.119 ; 12.119 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 12.304 ; 12.304 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 12.300 ; 12.300 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 12.243 ; 12.243 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 12.253 ; 12.253 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 12.272 ; 12.272 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 12.207 ; 12.207 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 12.119 ; 12.119 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 11.828 ; 11.828 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 12.128 ; 12.128 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 11.860 ; 11.860 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 11.860 ; 11.860 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 11.828 ; 11.828 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 11.848 ; 11.848 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 11.925 ; 11.925 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 11.642 ; 11.642 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 11.979 ; 11.979 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 11.880 ; 11.880 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 11.887 ; 11.887 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 11.642 ; 11.642 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 12.168 ; 12.168 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 11.888 ; 11.888 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 12.211 ; 12.211 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 11.146 ; 11.146 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 11.148 ; 11.148 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 11.150 ; 11.150 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 11.146 ; 11.146 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 11.686 ; 11.686 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 11.673 ; 11.673 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 11.757 ; 11.757 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 11.651 ; 11.651 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 9.754  ; 9.754  ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 9.784  ; 9.784  ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 9.754  ; 9.754  ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 9.754  ; 9.754  ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 10.067 ; 10.067 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.257  ; 7.257  ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.257  ; 7.257  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.257  ; 7.257  ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.257  ; 7.257  ; Fall       ; SW[15]          ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+-------------+-------+--------+--------+-------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF    ;
+------------+-------------+-------+--------+--------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 10.022 ; 10.022 ;       ;
; SW[0]      ; LEDR[0]     ; 5.621 ;        ;        ; 5.621 ;
; SW[1]      ; LEDR[1]     ; 6.407 ;        ;        ; 6.407 ;
; SW[2]      ; LEDR[2]     ; 5.871 ;        ;        ; 5.871 ;
; SW[3]      ; LEDR[3]     ; 5.430 ;        ;        ; 5.430 ;
; SW[4]      ; LEDR[4]     ; 5.280 ;        ;        ; 5.280 ;
; SW[5]      ; LEDR[5]     ; 5.439 ;        ;        ; 5.439 ;
; SW[6]      ; LEDR[6]     ; 5.474 ;        ;        ; 5.474 ;
; SW[7]      ; LEDR[7]     ; 6.370 ;        ;        ; 6.370 ;
; SW[8]      ; LEDR[8]     ; 6.200 ;        ;        ; 6.200 ;
; SW[9]      ; LEDR[9]     ; 6.542 ;        ;        ; 6.542 ;
; SW[10]     ; LEDR[10]    ; 5.723 ;        ;        ; 5.723 ;
; SW[11]     ; LEDR[11]    ; 5.656 ;        ;        ; 5.656 ;
; SW[12]     ; LEDR[12]    ; 5.928 ;        ;        ; 5.928 ;
; SW[13]     ; LEDR[13]    ; 9.747 ;        ;        ; 9.747 ;
; SW[14]     ; LEDR[14]    ; 9.416 ;        ;        ; 9.416 ;
; SW[16]     ; LEDR[16]    ; 9.672 ;        ;        ; 9.672 ;
; SW[17]     ; LEDR[17]    ; 9.599 ;        ;        ; 9.599 ;
+------------+-------------+-------+--------+--------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+-------------+-------+--------+--------+-------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF    ;
+------------+-------------+-------+--------+--------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 10.022 ; 10.022 ;       ;
; SW[0]      ; LEDR[0]     ; 5.621 ;        ;        ; 5.621 ;
; SW[1]      ; LEDR[1]     ; 6.407 ;        ;        ; 6.407 ;
; SW[2]      ; LEDR[2]     ; 5.871 ;        ;        ; 5.871 ;
; SW[3]      ; LEDR[3]     ; 5.430 ;        ;        ; 5.430 ;
; SW[4]      ; LEDR[4]     ; 5.280 ;        ;        ; 5.280 ;
; SW[5]      ; LEDR[5]     ; 5.439 ;        ;        ; 5.439 ;
; SW[6]      ; LEDR[6]     ; 5.474 ;        ;        ; 5.474 ;
; SW[7]      ; LEDR[7]     ; 6.370 ;        ;        ; 6.370 ;
; SW[8]      ; LEDR[8]     ; 6.200 ;        ;        ; 6.200 ;
; SW[9]      ; LEDR[9]     ; 6.542 ;        ;        ; 6.542 ;
; SW[10]     ; LEDR[10]    ; 5.723 ;        ;        ; 5.723 ;
; SW[11]     ; LEDR[11]    ; 5.656 ;        ;        ; 5.656 ;
; SW[12]     ; LEDR[12]    ; 5.928 ;        ;        ; 5.928 ;
; SW[13]     ; LEDR[13]    ; 9.747 ;        ;        ; 9.747 ;
; SW[14]     ; LEDR[14]    ; 9.416 ;        ;        ; 9.416 ;
; SW[16]     ; LEDR[16]    ; 9.672 ;        ;        ; 9.672 ;
; SW[17]     ; LEDR[17]    ; 9.599 ;        ;        ; 9.599 ;
+------------+-------------+-------+--------+--------+-------+


+------------------------------------------------------------+
; Fast Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLOCK_50                          ; -5.368 ; -56.630       ;
; KEY[1]                            ; -3.833 ; -2857.638     ;
; pipereg:IF_ID|out1[26]            ; -2.110 ; -10.223       ;
; clk_div:clockdiv|clock_10Hz_reg   ; 0.430  ; 0.000         ;
; clk_div:clockdiv|clock_100hz_reg  ; 0.432  ; 0.000         ;
; clk_div:clockdiv|clock_1Khz_reg   ; 0.506  ; 0.000         ;
; clk_div:clockdiv|clock_100Khz_reg ; 0.507  ; 0.000         ;
; clk_div:clockdiv|clock_10Khz_reg  ; 0.508  ; 0.000         ;
; clk_div:clockdiv|clock_1Mhz_reg   ; 0.508  ; 0.000         ;
; SW[15]                            ; 0.890  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Hold Summary                                    ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; SW[15]                            ; -0.785 ; -3.794        ;
; KEY[1]                            ; -0.386 ; -1.522        ;
; CLOCK_50                          ; -0.064 ; -0.134        ;
; clk_div:clockdiv|clock_100Khz_reg ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_100hz_reg  ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_10Hz_reg   ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_10Khz_reg  ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_1Khz_reg   ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_1Mhz_reg   ; 0.215  ; 0.000         ;
; pipereg:IF_ID|out1[26]            ; 2.241  ; 0.000         ;
+-----------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; KEY[1]                            ; -2.000 ; -3574.222     ;
; CLOCK_50                          ; -1.380 ; -76.380       ;
; SW[15]                            ; -1.222 ; -1.222        ;
; clk_div:clockdiv|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
; pipereg:IF_ID|out1[26]            ; 0.500  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                       ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.368 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.590      ;
; -5.368 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.590      ;
; -5.368 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.590      ;
; -5.368 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.590      ;
; -5.368 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.590      ;
; -5.368 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.590      ;
; -5.368 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.590      ;
; -5.368 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.590      ;
; -5.368 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.590      ;
; -5.368 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.590      ;
; -5.367 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.589      ;
; -5.367 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.589      ;
; -5.367 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.589      ;
; -5.367 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.589      ;
; -5.367 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.589      ;
; -5.367 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.589      ;
; -5.367 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.589      ;
; -5.367 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.589      ;
; -5.367 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.589      ;
; -5.367 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.589      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.557      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.557      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.557      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.557      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.557      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.557      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.557      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.557      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.557      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.557      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.557      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.557      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.557      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.557      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.557      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.557      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.557      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.557      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.557      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.557      ;
; -5.332 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.553      ;
; -5.332 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.554      ;
; -5.332 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.553      ;
; -5.332 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.553      ;
; -5.332 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.553      ;
; -5.332 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.553      ;
; -5.332 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.553      ;
; -5.332 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.553      ;
; -5.332 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.553      ;
; -5.332 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.553      ;
; -5.332 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.553      ;
; -5.332 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.554      ;
; -5.332 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.554      ;
; -5.332 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.554      ;
; -5.332 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.554      ;
; -5.332 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.554      ;
; -5.332 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.554      ;
; -5.332 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.554      ;
; -5.332 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.554      ;
; -5.332 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.810     ; 4.554      ;
; -5.328 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.549      ;
; -5.328 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.549      ;
; -5.328 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.549      ;
; -5.328 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.549      ;
; -5.328 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.549      ;
; -5.328 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.549      ;
; -5.328 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.549      ;
; -5.328 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.549      ;
; -5.328 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.549      ;
; -5.328 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.549      ;
; -5.304 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.803     ; 4.533      ;
; -5.304 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.803     ; 4.533      ;
; -5.304 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.803     ; 4.533      ;
; -5.304 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.803     ; 4.533      ;
; -5.304 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.803     ; 4.533      ;
; -5.304 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.803     ; 4.533      ;
; -5.304 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.803     ; 4.533      ;
; -5.304 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.803     ; 4.533      ;
; -5.304 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.803     ; 4.533      ;
; -5.304 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.803     ; 4.533      ;
; -5.299 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.803     ; 4.528      ;
; -5.299 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.803     ; 4.528      ;
; -5.299 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.803     ; 4.528      ;
; -5.299 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.803     ; 4.528      ;
; -5.299 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.803     ; 4.528      ;
; -5.299 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.803     ; 4.528      ;
; -5.299 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.803     ; 4.528      ;
; -5.299 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.803     ; 4.528      ;
; -5.299 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.803     ; 4.528      ;
; -5.299 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a2~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.803     ; 4.528      ;
; -5.290 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.796     ; 4.526      ;
; -5.290 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.796     ; 4.526      ;
; -5.290 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.796     ; 4.526      ;
; -5.290 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.796     ; 4.526      ;
; -5.290 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.796     ; 4.526      ;
; -5.290 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.796     ; 4.526      ;
; -5.290 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.796     ; 4.526      ;
; -5.290 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.796     ; 4.526      ;
; -5.290 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.796     ; 4.526      ;
; -5.290 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.796     ; 4.526      ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                         ;
+--------+----------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -3.833 ; pipereg:ID_EX|rsout[2]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 4.362      ;
; -3.817 ; pipereg:ID_EX|rsout[2]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 4.356      ;
; -3.808 ; pipereg:ID_EX|rsout[2]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 4.351      ;
; -3.808 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 4.346      ;
; -3.806 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 4.344      ;
; -3.803 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 4.342      ;
; -3.795 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 4.323      ;
; -3.793 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 4.321      ;
; -3.792 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 4.331      ;
; -3.790 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 4.319      ;
; -3.779 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 4.308      ;
; -3.770 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 4.312      ;
; -3.768 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 4.310      ;
; -3.765 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 4.308      ;
; -3.757 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 4.296      ;
; -3.754 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 4.297      ;
; -3.751 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 4.280      ;
; -3.747 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 4.276      ;
; -3.742 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 4.271      ;
; -3.739 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 4.278      ;
; -3.728 ; pipereg:ID_EX|rsout[0]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 4.266      ;
; -3.726 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 4.269      ;
; -3.722 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 4.265      ;
; -3.720 ; pipereg:ID_EX|rsout[2]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.260      ;
; -3.718 ; pipereg:ID_EX|rsout[2]                       ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 4.253      ;
; -3.717 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 4.260      ;
; -3.715 ; pipereg:ID_EX|rsout[0]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 4.243      ;
; -3.708 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 4.237      ;
; -3.705 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 4.244      ;
; -3.699 ; pipereg:ID_EX|rsout[2]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.229      ;
; -3.690 ; pipereg:ID_EX|rsout[0]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 4.232      ;
; -3.686 ; pipereg:ID_EX|rsout[2]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 4.225      ;
; -3.685 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 4.224      ;
; -3.683 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 4.226      ;
; -3.683 ; pipereg:MEM_WB|rdout[3]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 4.222      ;
; -3.683 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 4.222      ;
; -3.681 ; pipereg:ID_EX|rsout[1]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 4.219      ;
; -3.681 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 4.220      ;
; -3.680 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.220      ;
; -3.680 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 4.214      ;
; -3.678 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 4.212      ;
; -3.677 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 4.215      ;
; -3.675 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 4.210      ;
; -3.675 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 4.213      ;
; -3.672 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 4.211      ;
; -3.670 ; pipereg:MEM_WB|rdout[3]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 4.199      ;
; -3.669 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.209      ;
; -3.668 ; pipereg:ID_EX|rsout[1]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 4.196      ;
; -3.666 ; pipereg:ID_EX|rsout[4]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 4.205      ;
; -3.664 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 4.193      ;
; -3.664 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 4.199      ;
; -3.662 ; pipereg:ID_EX|rsout[2]                       ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.202      ;
; -3.661 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 4.200      ;
; -3.661 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 4.190      ;
; -3.659 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 4.188      ;
; -3.656 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.186      ;
; -3.653 ; pipereg:ID_EX|rsout[4]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 4.182      ;
; -3.653 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 4.192      ;
; -3.651 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 4.190      ;
; -3.648 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.188      ;
; -3.646 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 4.184      ;
; -3.645 ; pipereg:MEM_WB|rdout[3]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 4.188      ;
; -3.645 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 4.174      ;
; -3.645 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.175      ;
; -3.643 ; pipereg:ID_EX|rsout[1]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 4.185      ;
; -3.639 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 4.182      ;
; -3.638 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.178      ;
; -3.637 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.177      ;
; -3.636 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 4.171      ;
; -3.634 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.174      ;
; -3.633 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 4.161      ;
; -3.633 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 4.172      ;
; -3.632 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 4.167      ;
; -3.631 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 4.159      ;
; -3.629 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.169      ;
; -3.628 ; pipereg:ID_EX|rsout[4]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 4.171      ;
; -3.627 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 4.162      ;
; -3.626 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 4.165      ;
; -3.624 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 4.152      ;
; -3.620 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 4.163      ;
; -3.618 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 4.157      ;
; -3.618 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 4.157      ;
; -3.617 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.147      ;
; -3.613 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.143      ;
; -3.612 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 4.141      ;
; -3.608 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.138      ;
; -3.608 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 4.150      ;
; -3.608 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 4.147      ;
; -3.606 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 4.148      ;
; -3.605 ; pipereg:ID_EX|rsout[0]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 4.144      ;
; -3.602 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.142      ;
; -3.600 ; pipereg:ID_EX|rsout[0]                       ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 4.134      ;
; -3.600 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 4.138      ;
; -3.599 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 4.141      ;
; -3.597 ; pipereg:ID_EX|rsout[0]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 4.135      ;
; -3.595 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.135      ;
; -3.593 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 4.128      ;
; -3.593 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 4.131      ;
; -3.591 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 4.120      ;
; -3.587 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 4.130      ;
+--------+----------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pipereg:IF_ID|out1[26]'                                                                                                        ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                         ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; -2.110 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.041     ; 1.040      ;
; -2.087 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.041     ; 1.017      ;
; -2.075 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.060     ; 1.175      ;
; -2.037 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.041     ; 0.967      ;
; -2.033 ; pipereg:IF_ID|out1[3] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.994     ; 1.147      ;
; -2.012 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.041     ; 1.112      ;
; -2.002 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.060     ; 1.102      ;
; -1.993 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.007     ; 1.099      ;
; -1.947 ; pipereg:IF_ID|out1[2] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.994     ; 1.061      ;
; -1.939 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.007     ; 1.045      ;
; -1.929 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.041     ; 0.859      ;
; -1.929 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.041     ; 0.859      ;
; -1.926 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.041     ; 1.026      ;
; -1.920 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.007     ; 1.026      ;
; -1.909 ; pipereg:IF_ID|out1[0] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.994     ; 1.023      ;
; -1.905 ; pipereg:IF_ID|out1[1] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.994     ; 1.019      ;
; -1.884 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.041     ; 0.984      ;
; -1.883 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.060     ; 0.983      ;
; -1.851 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.041     ; 0.781      ;
; -1.844 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.060     ; 0.944      ;
; -1.840 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.007     ; 0.946      ;
; -1.816 ; pipereg:IF_ID|out1[4] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.994     ; 0.930      ;
; -1.801 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.007     ; 0.907      ;
; -1.798 ; pipereg:IF_ID|out1[5] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.994     ; 0.912      ;
; -1.795 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.041     ; 0.895      ;
; -1.784 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.007     ; 0.890      ;
; -1.777 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.041     ; 0.877      ;
; -1.766 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.060     ; 0.866      ;
; -1.665 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.060     ; 0.765      ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                  ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.430 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.602      ;
; 0.512 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.512 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.521 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.511      ;
; 0.630 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.630 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.631 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.640 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.392      ;
; 0.665 ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                     ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.432 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.600      ;
; 0.512 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.515 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.517      ;
; 0.519 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.513      ;
; 0.630 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.631 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.632 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.637 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.395      ;
; 0.665 ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.506 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.526      ;
; 0.509 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.516 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.516      ;
; 0.517 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.515      ;
; 0.633 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.635 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.635 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.635 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                        ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.507 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.508 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.512 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.513 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.519      ;
; 0.560 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.472      ;
; 0.627 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.405      ;
; 0.627 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.405      ;
; 0.628 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.404      ;
; 0.665 ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                     ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.508 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.508 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.519 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.513      ;
; 0.519 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.513      ;
; 0.562 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.470      ;
; 0.634 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.634 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.635 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                        ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.508 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.508 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.511 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.521      ;
; 0.512 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.561 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.471      ;
; 0.627 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.405      ;
; 0.628 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.404      ;
; 0.628 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.404      ;
; 0.665 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW[15]'                                                                                                        ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.890 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.500        ; 3.175      ; 2.445      ;
; 0.898 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.500        ; 3.173      ; 2.423      ;
; 0.898 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.500        ; 3.205      ; 2.420      ;
; 0.905 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.500        ; 3.174      ; 2.417      ;
; 1.001 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.500        ; 3.130      ; 2.358      ;
; 1.390 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 1.000        ; 3.175      ; 2.445      ;
; 1.398 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 1.000        ; 3.173      ; 2.423      ;
; 1.398 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 1.000        ; 3.205      ; 2.420      ;
; 1.405 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 1.000        ; 3.174      ; 2.417      ;
; 1.501 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 1.000        ; 3.130      ; 2.358      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW[15]'                                                                                                          ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.785 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.000        ; 3.205      ; 2.420      ;
; -0.772 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.000        ; 3.130      ; 2.358      ;
; -0.757 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.000        ; 3.174      ; 2.417      ;
; -0.750 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.000        ; 3.173      ; 2.423      ;
; -0.730 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.000        ; 3.175      ; 2.445      ;
; -0.285 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; -0.500       ; 3.205      ; 2.420      ;
; -0.272 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; -0.500       ; 3.130      ; 2.358      ;
; -0.257 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; -0.500       ; 3.174      ; 2.417      ;
; -0.250 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; -0.500       ; 3.173      ; 2.423      ;
; -0.230 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; -0.500       ; 3.175      ; 2.445      ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                                            ;
+--------+----------------------------------------------+----------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -0.386 ; control:control_module|ALUOp[3]              ; ex_control_pipe:ex_control_pipe|ALUOp_o[3]   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.041      ; 0.307      ;
; -0.314 ; control:control_module|ALUOp[0]              ; ex_control_pipe:ex_control_pipe|ALUOp_o[0]   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.041      ; 0.379      ;
; -0.289 ; control:control_module|ALUOp[1]              ; ex_control_pipe:ex_control_pipe|ALUOp_o[1]   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.007      ; 0.370      ;
; -0.268 ; control:control_module|RegWrite              ; wb_control_pipe:wb_control_pipe_1|RegWrite_o ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 0.994      ; 0.378      ;
; -0.265 ; control:control_module|ALUOp[2]              ; ex_control_pipe:ex_control_pipe|ALUOp_o[2]   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.055      ; 0.442      ;
; 0.215  ; RegModule:reg_file|register[1][0]            ; RegModule:reg_file|register[1][0]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RegModule:reg_file|register[2][1]            ; RegModule:reg_file|register[2][1]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RegModule:reg_file|register[4][2]            ; RegModule:reg_file|register[4][2]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RegModule:reg_file|register[8][3]            ; RegModule:reg_file|register[8][3]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RegModule:reg_file|register[16][4]           ; RegModule:reg_file|register[16][4]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.238  ; pipereg:IF_ID|out1[9]                        ; pipereg:ID_EX|shamt_out[3]                   ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; pipereg:IF_ID|out1[12]                       ; pipereg:ID_EX|rdout[1]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; pipereg:IF_ID|out1[15]                       ; pipereg:ID_EX|rdout[4]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.390      ;
; 0.239  ; pipereg:IF_ID|out1[7]                        ; pipereg:ID_EX|shamt_out[1]                   ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.391      ;
; 0.243  ; clockcounter:clock_counter|val[15]           ; clockcounter:clock_counter|val[15]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.395      ;
; 0.246  ; pipereg:EX_MEM|out2[12]                      ; pipereg:MEM_WB|out2[12]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.398      ;
; 0.249  ; pipereg:EX_MEM|out2[11]                      ; pipereg:MEM_WB|out2[11]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.401      ;
; 0.252  ; pipereg:EX_MEM|out2[20]                      ; pipereg:MEM_WB|out2[20]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.404      ;
; 0.257  ; pipereg:EX_MEM|out2[22]                      ; pipereg:MEM_WB|out2[22]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.409      ;
; 0.313  ; pipereg:IF_ID|out1[10]                       ; pipereg:ID_EX|shamt_out[4]                   ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.465      ;
; 0.319  ; pipereg:EX_MEM|out2[10]                      ; pipereg:MEM_WB|out2[10]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.471      ;
; 0.322  ; pipereg:EX_MEM|out2[23]                      ; pipereg:MEM_WB|out2[23]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.474      ;
; 0.324  ; pipereg:EX_MEM|out2[8]                       ; pipereg:MEM_WB|out2[8]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.476      ;
; 0.325  ; pipereg:EX_MEM|out2[25]                      ; pipereg:MEM_WB|out2[25]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.477      ;
; 0.329  ; wb_control_pipe:wb_control_pipe_2|RegWrite_o ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.481      ;
; 0.355  ; clockcounter:clock_counter|val[0]            ; clockcounter:clock_counter|val[0]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.507      ;
; 0.355  ; pipereg:EX_MEM|out2[17]                      ; pipereg:MEM_WB|out2[17]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.001      ; 0.508      ;
; 0.359  ; pipereg:IF_ID|out1[11]                       ; pipereg:ID_EX|rdout[0]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; pipereg:IF_ID|out1[14]                       ; pipereg:ID_EX|rdout[3]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; clockcounter:clock_counter|val[2]            ; clockcounter:clock_counter|val[2]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; clockcounter:clock_counter|val[9]            ; clockcounter:clock_counter|val[9]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; clockcounter:clock_counter|val[11]           ; clockcounter:clock_counter|val[11]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; clockcounter:clock_counter|val[4]            ; clockcounter:clock_counter|val[4]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clockcounter:clock_counter|val[7]            ; clockcounter:clock_counter|val[7]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clockcounter:clock_counter|val[13]           ; clockcounter:clock_counter|val[13]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clockcounter:clock_counter|val[14]           ; clockcounter:clock_counter|val[14]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; pipereg:IF_ID|out1[13]                       ; pipereg:ID_EX|rdout[2]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; clockcounter:clock_counter|val[1]            ; clockcounter:clock_counter|val[1]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.514      ;
; 0.365  ; pipereg:EX_MEM|out2[14]                      ; pipereg:MEM_WB|out2[14]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.517      ;
; 0.369  ; pipereg:EX_MEM|out2[1]                       ; pipereg:MEM_WB|out2[1]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; pipereg:EX_MEM|out2[24]                      ; pipereg:MEM_WB|out2[24]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; clockcounter:clock_counter|val[3]            ; clockcounter:clock_counter|val[3]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clockcounter:clock_counter|val[8]            ; clockcounter:clock_counter|val[8]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clockcounter:clock_counter|val[10]           ; clockcounter:clock_counter|val[10]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; pipereg:EX_MEM|out2[7]                       ; pipereg:MEM_WB|out2[7]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; clockcounter:clock_counter|val[5]            ; clockcounter:clock_counter|val[5]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clockcounter:clock_counter|val[6]            ; clockcounter:clock_counter|val[6]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clockcounter:clock_counter|val[12]           ; clockcounter:clock_counter|val[12]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; pipereg:EX_MEM|out2[18]                      ; pipereg:MEM_WB|out2[18]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; pipereg:EX_MEM|out2[5]                       ; pipereg:MEM_WB|out2[5]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.527      ;
; 0.378  ; pipereg:EX_MEM|out2[3]                       ; pipereg:MEM_WB|out2[3]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; pipereg:EX_MEM|out2[6]                       ; pipereg:MEM_WB|out2[6]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.530      ;
; 0.380  ; pipereg:IF_ID|out1[25]                       ; pipereg:ID_EX|out1[17]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.532      ;
; 0.381  ; pipereg:IF_ID|out1[25]                       ; pipereg:ID_EX|out1[26]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.533      ;
; 0.381  ; pipereg:EX_MEM|out2[4]                       ; pipereg:MEM_WB|out2[4]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.533      ;
; 0.400  ; pipereg:EX_MEM|out2[0]                       ; pipereg:MEM_WB|out2[0]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.002      ; 0.554      ;
; 0.405  ; pipereg:EX_MEM|out2[13]                      ; pipereg:MEM_WB|out2[13]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.001      ; 0.558      ;
; 0.407  ; pipereg:EX_MEM|out2[15]                      ; pipereg:MEM_WB|out2[15]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.559      ;
; 0.410  ; pipereg:EX_MEM|out2[19]                      ; pipereg:MEM_WB|out2[19]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.562      ;
; 0.439  ; pipereg:IF_ID|out1[8]                        ; pipereg:ID_EX|shamt_out[2]                   ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.001     ; 0.590      ;
; 0.440  ; pipereg:ID_EX|rdout[0]                       ; pipereg:EX_MEM|rdout[0]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.592      ;
; 0.493  ; clockcounter:clock_counter|val[0]            ; clockcounter:clock_counter|val[1]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.645      ;
; 0.497  ; pipereg:IF_ID|out1[6]                        ; pipereg:ID_EX|shamt_out[0]                   ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.002     ; 0.647      ;
; 0.498  ; clockcounter:clock_counter|val[2]            ; clockcounter:clock_counter|val[3]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; clockcounter:clock_counter|val[9]            ; clockcounter:clock_counter|val[10]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; clockcounter:clock_counter|val[11]           ; clockcounter:clock_counter|val[12]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; clockcounter:clock_counter|val[14]           ; clockcounter:clock_counter|val[15]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; clockcounter:clock_counter|val[13]           ; clockcounter:clock_counter|val[14]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; clockcounter:clock_counter|val[4]            ; clockcounter:clock_counter|val[5]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.500  ; clockcounter:clock_counter|val[1]            ; clockcounter:clock_counter|val[2]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.652      ;
; 0.511  ; clockcounter:clock_counter|val[8]            ; clockcounter:clock_counter|val[9]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; clockcounter:clock_counter|val[10]           ; clockcounter:clock_counter|val[11]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; clockcounter:clock_counter|val[3]            ; clockcounter:clock_counter|val[4]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; clockcounter:clock_counter|val[6]            ; clockcounter:clock_counter|val[7]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; clockcounter:clock_counter|val[12]           ; clockcounter:clock_counter|val[13]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; clockcounter:clock_counter|val[5]            ; clockcounter:clock_counter|val[6]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.664      ;
; 0.528  ; clockcounter:clock_counter|val[0]            ; clockcounter:clock_counter|val[2]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.680      ;
; 0.533  ; clockcounter:clock_counter|val[9]            ; clockcounter:clock_counter|val[11]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; clockcounter:clock_counter|val[2]            ; clockcounter:clock_counter|val[4]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; clockcounter:clock_counter|val[11]           ; clockcounter:clock_counter|val[13]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; clockcounter:clock_counter|val[13]           ; clockcounter:clock_counter|val[15]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; clockcounter:clock_counter|val[4]            ; clockcounter:clock_counter|val[6]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.686      ;
; 0.535  ; clockcounter:clock_counter|val[1]            ; clockcounter:clock_counter|val[3]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.687      ;
; 0.546  ; pipereg:EX_MEM|rdout[1]                      ; pipereg:MEM_WB|rdout[1]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; clockcounter:clock_counter|val[8]            ; clockcounter:clock_counter|val[10]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; clockcounter:clock_counter|val[10]           ; clockcounter:clock_counter|val[12]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; clockcounter:clock_counter|val[3]            ; clockcounter:clock_counter|val[5]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; clockcounter:clock_counter|val[12]           ; clockcounter:clock_counter|val[14]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; clockcounter:clock_counter|val[5]            ; clockcounter:clock_counter|val[7]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.699      ;
; 0.554  ; clockcounter:clock_counter|val[7]            ; clockcounter:clock_counter|val[8]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.706      ;
; 0.563  ; clockcounter:clock_counter|val[0]            ; clockcounter:clock_counter|val[3]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.715      ;
; 0.567  ; pipereg:EX_MEM|out2[16]                      ; pipereg:MEM_WB|out2[16]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.003      ; 0.722      ;
; 0.568  ; clockcounter:clock_counter|val[9]            ; clockcounter:clock_counter|val[12]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; clockcounter:clock_counter|val[2]            ; clockcounter:clock_counter|val[5]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; clockcounter:clock_counter|val[11]           ; clockcounter:clock_counter|val[14]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; clockcounter:clock_counter|val[4]            ; clockcounter:clock_counter|val[7]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.721      ;
; 0.570  ; clockcounter:clock_counter|val[1]            ; clockcounter:clock_counter|val[4]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.722      ;
; 0.572  ; pipereg:IF_ID|out1[17]                       ; pipereg:ID_EX|out2[31]                       ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.724      ;
; 0.580  ; pipereg:EX_MEM|out2[29]                      ; pipereg:MEM_WB|out2[29]                      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.009      ; 0.741      ;
; 0.581  ; clockcounter:clock_counter|val[8]            ; clockcounter:clock_counter|val[11]           ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.733      ;
+--------+----------------------------------------------+----------------------------------------------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                               ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.064 ; clk_div:clockdiv|clock_100Khz_int                 ; clk_div:clockdiv|clock_100Khz_reg                 ; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.315      ; 0.403      ;
; -0.044 ; clk_div:clockdiv|clock_100hz_int                  ; clk_div:clockdiv|clock_100hz_reg                  ; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.283      ; 0.391      ;
; -0.016 ; clk_div:clockdiv|clock_10Khz_int                  ; clk_div:clockdiv|clock_10Khz_reg                  ; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.266      ; 0.402      ;
; -0.010 ; clk_div:clockdiv|clock_1Khz_int                   ; clk_div:clockdiv|clock_1Khz_reg                   ; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.252      ; 0.394      ;
; 0.004  ; clk_div:clockdiv|clock_1Hz_int                    ; clk_div:clockdiv|clock_1Hz_reg                    ; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.313      ; 0.469      ;
; 0.080  ; clk_div:clockdiv|clock_10Hz_int                   ; clk_div:clockdiv|clock_10Hz_reg                   ; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.238      ; 0.470      ;
; 0.215  ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|next_command.Print_String  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|LCD_RS                     ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|LCD_EN                     ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.242  ; LCD_Display:LCD_module|state.RESET3               ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.246  ; LCD_Display:LCD_module|state.LINE2                ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.248  ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|count_1Mhz[6]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.400      ;
; 0.248  ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; LCD_Display:LCD_module|state.RETURN_HOME          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.400      ;
; 0.253  ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.405      ;
; 0.256  ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.408      ;
; 0.274  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.426      ;
; 0.275  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.427      ;
; 0.282  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.LINE2                ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.434      ;
; 0.304  ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.456      ;
; 0.304  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.456      ;
; 0.317  ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.469      ;
; 0.318  ; clk_div:clockdiv|clock_1Mhz_int                   ; clk_div:clockdiv|clock_1Mhz_reg                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.470      ;
; 0.318  ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.470      ;
; 0.319  ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.471      ;
; 0.319  ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.471      ;
; 0.324  ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.476      ;
; 0.326  ; LCD_Display:LCD_module|next_command.LINE2         ; LCD_Display:LCD_module|state.LINE2                ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.478      ;
; 0.346  ; LCD_Display:LCD_module|state.DISPLAY_ON           ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.015     ; 0.483      ;
; 0.349  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.015      ; 0.516      ;
; 0.354  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.506      ;
; 0.356  ; clk_div:clockdiv|count_1Mhz[2]                    ; clk_div:clockdiv|count_1Mhz[2]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|state.HOLD                 ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.015      ; 0.524      ;
; 0.358  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.360  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|count_1Mhz[4]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; LCD_Display:LCD_module|state.FUNC_SET             ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; clk_div:clockdiv|count_1Mhz[0]                    ; clk_div:clockdiv|count_1Mhz[0]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; clk_div:clockdiv|count_1Mhz[1]                    ; clk_div:clockdiv|count_1Mhz[1]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:LCD_module|state.RETURN_HOME          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.379  ; clk_div:clockdiv|count_1Mhz[3]                    ; clk_div:clockdiv|count_1Mhz[3]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.531      ;
; 0.379  ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.531      ;
; 0.381  ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|count_1Mhz[5]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.390  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.542      ;
; 0.401  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RETURN_HOME          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.553      ;
; 0.432  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.584      ;
; 0.454  ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.606      ;
; 0.455  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.LINE2         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.607      ;
; 0.460  ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|next_command.LINE2         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.612      ;
; 0.463  ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.615      ;
; 0.480  ; LCD_Display:LCD_module|state.RESET2               ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.632      ;
; 0.480  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.015      ; 0.647      ;
; 0.481  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.042      ; 0.675      ;
; 0.483  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.015      ; 0.650      ;
; 0.483  ; clk_div:clockdiv|count_1Mhz[3]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.635      ;
; 0.484  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.015      ; 0.651      ;
; 0.485  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.015      ; 0.652      ;
; 0.485  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.637      ;
; 0.488  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.LINE2         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.640      ;
; 0.488  ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.640      ;
; 0.493  ; clk_div:clockdiv|count_1Mhz[2]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.645      ;
; 0.496  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.498  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.501  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.504  ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|count_1Mhz[5]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.656      ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                         ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.252 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.405      ;
; 0.320 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.472      ;
; 0.367 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.372 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.525      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.395      ;
; 0.248 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.361 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.513      ;
; 0.365 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.517      ;
; 0.368 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.448 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.600      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.392      ;
; 0.249 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.359 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.511      ;
; 0.368 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.450 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.602      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.318 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.470      ;
; 0.361 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.513      ;
; 0.372 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.524      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                       ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.247 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.363 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.516      ;
; 0.371 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.526      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.252 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.405      ;
; 0.319 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.471      ;
; 0.368 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.524      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pipereg:IF_ID|out1[26]'                                                                                                        ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                         ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; 2.241 ; pipereg:IF_ID|out1[4] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.994     ; 0.747      ;
; 2.244 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.007     ; 0.737      ;
; 2.251 ; pipereg:IF_ID|out1[3] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.994     ; 0.757      ;
; 2.290 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.007     ; 0.783      ;
; 2.319 ; pipereg:IF_ID|out1[1] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.994     ; 0.825      ;
; 2.322 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.041     ; 0.781      ;
; 2.325 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.060     ; 0.765      ;
; 2.331 ; pipereg:IF_ID|out1[5] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.994     ; 0.837      ;
; 2.351 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.060     ; 0.791      ;
; 2.362 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.007     ; 0.855      ;
; 2.380 ; pipereg:IF_ID|out1[2] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.994     ; 0.886      ;
; 2.384 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.007     ; 0.877      ;
; 2.397 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.060     ; 0.837      ;
; 2.397 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.007     ; 0.890      ;
; 2.400 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.041     ; 0.859      ;
; 2.400 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.041     ; 0.859      ;
; 2.415 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.007     ; 0.908      ;
; 2.418 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.041     ; 0.877      ;
; 2.426 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.060     ; 0.866      ;
; 2.436 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.041     ; 0.895      ;
; 2.457 ; pipereg:IF_ID|out1[0] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.994     ; 0.963      ;
; 2.491 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.060     ; 0.931      ;
; 2.508 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.041     ; 0.967      ;
; 2.525 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.041     ; 0.984      ;
; 2.558 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.041     ; 1.017      ;
; 2.567 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.041     ; 1.026      ;
; 2.581 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.041     ; 1.040      ;
; 2.653 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[3] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.041     ; 1.112      ;
; 2.735 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[2] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.060     ; 1.175      ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg2 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[15]'                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[15] ; Rise       ; SW[15]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datad           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'                                                                                 ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[1]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[1]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[2]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[2]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[3]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[3]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|RegWrite         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|RegWrite         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[0]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[0]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[2]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[2]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[3]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[3]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Equal0~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Equal0~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|RegWrite|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|RegWrite|datac           ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 4.617  ; 4.617  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 4.598  ; 4.598  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 4.252  ; 4.252  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 4.617  ; 4.617  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 3.932  ; 3.932  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 2.680  ; 2.680  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 2.145  ; 2.145  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 4.557  ; 4.557  ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; 3.362  ; 3.362  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 3.362  ; 3.362  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; -0.886 ; -0.886 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.830 ; -1.830 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.386 ; -1.386 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -0.886 ; -0.886 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -1.421 ; -1.421 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -1.485 ; -1.485 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -1.501 ; -1.501 ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; 2.450  ; 2.450  ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 2.450  ; 2.450  ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 2.066  ; 2.066  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 0.157  ; 0.157  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.179  ; 0.179  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 0.406  ; 0.406  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.039  ; 0.039  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.107  ; 0.107  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; -0.226 ; -0.226 ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; -0.248 ; -0.248 ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.205  ; 0.205  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; -0.734 ; -0.734 ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; -0.644 ; -0.644 ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; -1.184 ; -1.184 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; -0.390 ; -0.390 ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 2.066  ; 2.066  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -0.813 ; -0.813 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -1.908 ; -1.908 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -1.944 ; -1.944 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -2.188 ; -2.188 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -1.615 ; -1.615 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -1.758 ; -1.758 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -0.813 ; -0.813 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -3.205 ; -3.205 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; -0.660 ; -0.660 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.660 ; -0.660 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 2.230  ; 2.230  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 2.230  ; 2.230  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 2.105  ; 2.105  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 1.699  ; 1.699  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 2.187  ; 2.187  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 1.892  ; 1.892  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 2.167  ; 2.167  ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; -0.928 ; -0.928 ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.928 ; -0.928 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 1.455  ; 1.455  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 0.195  ; 0.195  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.161  ; 0.161  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; -0.019 ; -0.019 ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.313  ; 0.313  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.164  ; 0.164  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.613  ; 0.613  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.600  ; 0.600  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.066  ; 0.066  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; 1.121  ; 1.121  ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; 0.996  ; 0.996  ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; 1.455  ; 1.455  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.785  ; 0.785  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -0.667 ; -0.667 ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.950 ; 4.950 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.479 ; 4.479 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.950 ; 4.950 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.732 ; 4.732 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.867 ; 4.867 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.515 ; 4.515 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.607 ; 4.607 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.566 ; 4.566 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.613 ; 4.613 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.334 ; 4.334 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.281 ; 4.281 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 6.412 ; 6.412 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.270 ; 6.270 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.245 ; 6.245 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.245 ; 6.245 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.388 ; 6.388 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.383 ; 6.383 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.412 ; 6.412 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.382 ; 6.382 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 8.343 ; 8.343 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 8.246 ; 8.246 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 8.343 ; 8.343 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 7.902 ; 7.902 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 8.186 ; 8.186 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 8.031 ; 8.031 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 8.203 ; 8.203 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 8.092 ; 8.092 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 7.743 ; 7.743 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 7.672 ; 7.672 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 7.566 ; 7.566 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 7.632 ; 7.632 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 7.614 ; 7.614 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 7.686 ; 7.686 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 7.743 ; 7.743 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 7.709 ; 7.709 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 7.715 ; 7.715 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 7.705 ; 7.705 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 7.715 ; 7.715 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 7.705 ; 7.705 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 7.695 ; 7.695 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 7.691 ; 7.691 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 7.654 ; 7.654 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 7.614 ; 7.614 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 6.441 ; 6.441 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 6.441 ; 6.441 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.306 ; 6.306 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.306 ; 6.306 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.302 ; 6.302 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.322 ; 6.322 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.249 ; 6.249 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 6.520 ; 6.520 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.427 ; 6.427 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.357 ; 6.357 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.363 ; 6.363 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.286 ; 6.286 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.490 ; 6.490 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.310 ; 6.310 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.520 ; 6.520 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 6.206 ; 6.206 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 5.903 ; 5.903 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 5.904 ; 5.904 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 5.909 ; 5.909 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 6.190 ; 6.190 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 6.175 ; 6.175 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 6.206 ; 6.206 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 6.159 ; 6.159 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 5.341 ; 5.341 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 5.215 ; 5.215 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 5.185 ; 5.185 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 5.185 ; 5.185 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 5.341 ; 5.341 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 4.021 ; 4.021 ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 4.021 ; 4.021 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 4.021 ; 4.021 ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 4.021 ; 4.021 ; Fall       ; SW[15]          ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.479 ; 4.479 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.479 ; 4.479 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.950 ; 4.950 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.732 ; 4.732 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.867 ; 4.867 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.515 ; 4.515 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.607 ; 4.607 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.566 ; 4.566 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.613 ; 4.613 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.334 ; 4.334 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.281 ; 4.281 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 6.178 ; 6.178 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.204 ; 6.204 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.178 ; 6.178 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.179 ; 6.179 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.319 ; 6.319 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.316 ; 6.316 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.346 ; 6.346 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.323 ; 6.323 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 6.755 ; 6.755 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 7.093 ; 7.093 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 7.192 ; 7.192 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 6.755 ; 6.755 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 7.038 ; 7.038 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 6.879 ; 6.879 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 7.055 ; 7.055 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 6.945 ; 6.945 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 6.290 ; 6.290 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 6.394 ; 6.394 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 6.290 ; 6.290 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 6.351 ; 6.351 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 6.341 ; 6.341 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 6.425 ; 6.425 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 6.476 ; 6.476 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 6.437 ; 6.437 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 6.350 ; 6.350 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 6.462 ; 6.462 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 6.463 ; 6.463 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 6.443 ; 6.443 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 6.435 ; 6.435 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 6.449 ; 6.449 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 6.389 ; 6.389 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 6.350 ; 6.350 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 6.180 ; 6.180 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 6.319 ; 6.319 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.193 ; 6.193 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.193 ; 6.193 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.180 ; 6.180 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.200 ; 6.200 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.247 ; 6.247 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 6.135 ; 6.135 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.276 ; 6.276 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.205 ; 6.205 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.207 ; 6.207 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.135 ; 6.135 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.334 ; 6.334 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.246 ; 6.246 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.369 ; 6.369 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 5.804 ; 5.804 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 5.805 ; 5.805 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 5.806 ; 5.806 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 5.804 ; 5.804 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 6.091 ; 6.091 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 6.083 ; 6.083 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 6.110 ; 6.110 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 6.064 ; 6.064 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 5.185 ; 5.185 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 5.215 ; 5.215 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 5.185 ; 5.185 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 5.185 ; 5.185 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 5.341 ; 5.341 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 4.021 ; 4.021 ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 4.021 ; 4.021 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 4.021 ; 4.021 ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 4.021 ; 4.021 ; Fall       ; SW[15]          ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.742 ; 5.742 ;       ;
; SW[0]      ; LEDR[0]     ; 2.999 ;       ;       ; 2.999 ;
; SW[1]      ; LEDR[1]     ; 3.471 ;       ;       ; 3.471 ;
; SW[2]      ; LEDR[2]     ; 3.154 ;       ;       ; 3.154 ;
; SW[3]      ; LEDR[3]     ; 2.917 ;       ;       ; 2.917 ;
; SW[4]      ; LEDR[4]     ; 2.842 ;       ;       ; 2.842 ;
; SW[5]      ; LEDR[5]     ; 2.928 ;       ;       ; 2.928 ;
; SW[6]      ; LEDR[6]     ; 2.953 ;       ;       ; 2.953 ;
; SW[7]      ; LEDR[7]     ; 3.491 ;       ;       ; 3.491 ;
; SW[8]      ; LEDR[8]     ; 3.371 ;       ;       ; 3.371 ;
; SW[9]      ; LEDR[9]     ; 3.514 ;       ;       ; 3.514 ;
; SW[10]     ; LEDR[10]    ; 3.122 ;       ;       ; 3.122 ;
; SW[11]     ; LEDR[11]    ; 3.081 ;       ;       ; 3.081 ;
; SW[12]     ; LEDR[12]    ; 3.214 ;       ;       ; 3.214 ;
; SW[13]     ; LEDR[13]    ; 5.545 ;       ;       ; 5.545 ;
; SW[14]     ; LEDR[14]    ; 5.455 ;       ;       ; 5.455 ;
; SW[16]     ; LEDR[16]    ; 5.552 ;       ;       ; 5.552 ;
; SW[17]     ; LEDR[17]    ; 5.508 ;       ;       ; 5.508 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.742 ; 5.742 ;       ;
; SW[0]      ; LEDR[0]     ; 2.999 ;       ;       ; 2.999 ;
; SW[1]      ; LEDR[1]     ; 3.471 ;       ;       ; 3.471 ;
; SW[2]      ; LEDR[2]     ; 3.154 ;       ;       ; 3.154 ;
; SW[3]      ; LEDR[3]     ; 2.917 ;       ;       ; 2.917 ;
; SW[4]      ; LEDR[4]     ; 2.842 ;       ;       ; 2.842 ;
; SW[5]      ; LEDR[5]     ; 2.928 ;       ;       ; 2.928 ;
; SW[6]      ; LEDR[6]     ; 2.953 ;       ;       ; 2.953 ;
; SW[7]      ; LEDR[7]     ; 3.491 ;       ;       ; 3.491 ;
; SW[8]      ; LEDR[8]     ; 3.371 ;       ;       ; 3.371 ;
; SW[9]      ; LEDR[9]     ; 3.514 ;       ;       ; 3.514 ;
; SW[10]     ; LEDR[10]    ; 3.122 ;       ;       ; 3.122 ;
; SW[11]     ; LEDR[11]    ; 3.081 ;       ;       ; 3.081 ;
; SW[12]     ; LEDR[12]    ; 3.214 ;       ;       ; 3.214 ;
; SW[13]     ; LEDR[13]    ; 5.545 ;       ;       ; 5.545 ;
; SW[14]     ; LEDR[14]    ; 5.455 ;       ;       ; 5.455 ;
; SW[16]     ; LEDR[16]    ; 5.552 ;       ;       ; 5.552 ;
; SW[17]     ; LEDR[17]    ; 5.508 ;       ;       ; 5.508 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                              ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                   ; -11.971   ; -0.891 ; N/A      ; N/A     ; -2.000              ;
;  CLOCK_50                          ; -11.971   ; -0.064 ; N/A      ; N/A     ; -1.380              ;
;  KEY[1]                            ; -9.138    ; -0.826 ; N/A      ; N/A     ; -2.000              ;
;  SW[15]                            ; 0.452     ; -0.891 ; N/A      ; N/A     ; -1.222              ;
;  clk_div:clockdiv|clock_100Khz_reg ; -0.070    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_100hz_reg  ; -0.239    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_10Hz_reg   ; -0.242    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_10Khz_reg  ; -0.069    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_1Khz_reg   ; -0.065    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_1Mhz_reg   ; -0.069    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  pipereg:IF_ID|out1[26]            ; -4.771    ; 2.241  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                    ; -6873.764 ; -7.277 ; 0.0      ; 0.0     ; -3675.824           ;
;  CLOCK_50                          ; -186.887  ; -0.134 ; N/A      ; N/A     ; -76.380             ;
;  KEY[1]                            ; -6662.861 ; -3.133 ; N/A      ; N/A     ; -3574.222           ;
;  SW[15]                            ; 0.000     ; -4.144 ; N/A      ; N/A     ; -1.222              ;
;  clk_div:clockdiv|clock_100Khz_reg ; -0.151    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_100hz_reg  ; -0.280    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_10Hz_reg   ; -0.285    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_10Khz_reg  ; -0.139    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_1Khz_reg   ; -0.133    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_1Mhz_reg   ; -0.150    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  pipereg:IF_ID|out1[26]            ; -22.878   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+------------------------------------+-----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 10.884 ; 10.884 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 10.822 ; 10.822 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 10.117 ; 10.117 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 10.884 ; 10.884 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 9.524  ; 9.524  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 6.757  ; 6.757  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 5.742  ; 5.742  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 9.619  ; 9.619  ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; 6.419  ; 6.419  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 6.419  ; 6.419  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; -0.886 ; -0.886 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.830 ; -1.830 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.386 ; -1.386 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -0.886 ; -0.886 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -1.421 ; -1.421 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -1.485 ; -1.485 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -1.501 ; -1.501 ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; 4.546  ; 4.546  ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 4.546  ; 4.546  ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 4.074  ; 4.074  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 0.911  ; 0.911  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.982  ; 0.982  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 1.567  ; 1.567  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.809  ; 0.809  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 1.059  ; 1.059  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.394  ; 0.394  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.259  ; 0.259  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 1.153  ; 1.153  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; -0.695 ; -0.695 ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; -0.559 ; -0.559 ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; -1.184 ; -1.184 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.048  ; 0.048  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 4.074  ; 4.074  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -0.813 ; -0.813 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -1.908 ; -1.908 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -1.944 ; -1.944 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -2.188 ; -2.188 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -1.615 ; -1.615 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -1.758 ; -1.758 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -0.813 ; -0.813 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -3.205 ; -3.205 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; -0.660 ; -0.660 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.660 ; -0.660 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.915  ; 3.915  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 3.915  ; 3.915  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 3.694  ; 3.694  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 3.091  ; 3.091  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 3.813  ; 3.813  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 3.252  ; 3.252  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 3.764  ; 3.764  ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; -0.928 ; -0.928 ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.928 ; -0.928 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 2.305  ; 2.305  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 0.195  ; 0.195  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.161  ; 0.161  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; -0.019 ; -0.019 ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.313  ; 0.313  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.164  ; 0.164  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.613  ; 0.613  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.600  ; 0.600  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.066  ; 0.066  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; 1.634  ; 1.634  ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; 1.417  ; 1.417  ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; 2.305  ; 2.305  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.891  ; 0.891  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -0.667 ; -0.667 ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 9.058  ; 9.058  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.130  ; 8.130  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 9.058  ; 9.058  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.732  ; 8.732  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.768  ; 8.768  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 8.286  ; 8.286  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 8.476  ; 8.476  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.340  ; 8.340  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.518  ; 8.518  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.913  ; 7.913  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.741  ; 7.741  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 12.171 ; 12.171 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 11.889 ; 11.889 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 11.865 ; 11.865 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 11.832 ; 11.832 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 12.140 ; 12.140 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 12.133 ; 12.133 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 12.171 ; 12.171 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 12.139 ; 12.139 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 16.290 ; 16.290 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 16.024 ; 16.024 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 16.290 ; 16.290 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 15.364 ; 15.364 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 16.097 ; 16.097 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 15.645 ; 15.645 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 16.116 ; 16.116 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 15.846 ; 15.846 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 14.705 ; 14.705 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 14.563 ; 14.563 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 14.356 ; 14.356 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 14.440 ; 14.440 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 14.403 ; 14.403 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 14.593 ; 14.593 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 14.705 ; 14.705 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 14.653 ; 14.653 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 14.566 ; 14.566 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 14.560 ; 14.560 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 14.566 ; 14.566 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 14.541 ; 14.541 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 14.526 ; 14.526 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 14.528 ; 14.528 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 14.481 ; 14.481 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 14.391 ; 14.391 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 12.344 ; 12.344 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 12.344 ; 12.344 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 12.036 ; 12.036 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 12.036 ; 12.036 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 12.044 ; 12.044 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 12.064 ; 12.064 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 11.984 ; 11.984 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 12.536 ; 12.536 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 12.301 ; 12.301 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 12.202 ; 12.202 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 12.186 ; 12.186 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 11.967 ; 11.967 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 12.497 ; 12.497 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 12.051 ; 12.051 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 12.536 ; 12.536 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 12.033 ; 12.033 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 11.452 ; 11.452 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 11.454 ; 11.454 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 11.450 ; 11.450 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 11.990 ; 11.990 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 11.969 ; 11.969 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 12.033 ; 12.033 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 11.953 ; 11.953 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 10.067 ; 10.067 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 9.784  ; 9.784  ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 9.754  ; 9.754  ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 9.754  ; 9.754  ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 10.067 ; 10.067 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.257  ; 7.257  ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.257  ; 7.257  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.257  ; 7.257  ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.257  ; 7.257  ; Fall       ; SW[15]          ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.479 ; 4.479 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.479 ; 4.479 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.950 ; 4.950 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.732 ; 4.732 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.867 ; 4.867 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.515 ; 4.515 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.607 ; 4.607 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.566 ; 4.566 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.613 ; 4.613 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.334 ; 4.334 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.281 ; 4.281 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 6.178 ; 6.178 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.204 ; 6.204 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.178 ; 6.178 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.179 ; 6.179 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.319 ; 6.319 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.316 ; 6.316 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.346 ; 6.346 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.323 ; 6.323 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 6.755 ; 6.755 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 7.093 ; 7.093 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 7.192 ; 7.192 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 6.755 ; 6.755 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 7.038 ; 7.038 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 6.879 ; 6.879 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 7.055 ; 7.055 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 6.945 ; 6.945 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 6.290 ; 6.290 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 6.394 ; 6.394 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 6.290 ; 6.290 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 6.351 ; 6.351 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 6.341 ; 6.341 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 6.425 ; 6.425 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 6.476 ; 6.476 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 6.437 ; 6.437 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 6.350 ; 6.350 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 6.462 ; 6.462 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 6.463 ; 6.463 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 6.443 ; 6.443 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 6.435 ; 6.435 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 6.449 ; 6.449 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 6.389 ; 6.389 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 6.350 ; 6.350 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 6.180 ; 6.180 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 6.319 ; 6.319 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.193 ; 6.193 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.193 ; 6.193 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.180 ; 6.180 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.200 ; 6.200 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.247 ; 6.247 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 6.135 ; 6.135 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.276 ; 6.276 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.205 ; 6.205 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.207 ; 6.207 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.135 ; 6.135 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.334 ; 6.334 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.246 ; 6.246 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.369 ; 6.369 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 5.804 ; 5.804 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 5.805 ; 5.805 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 5.806 ; 5.806 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 5.804 ; 5.804 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 6.091 ; 6.091 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 6.083 ; 6.083 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 6.110 ; 6.110 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 6.064 ; 6.064 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 5.185 ; 5.185 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 5.215 ; 5.215 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 5.185 ; 5.185 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 5.185 ; 5.185 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 5.341 ; 5.341 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 4.021 ; 4.021 ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 4.021 ; 4.021 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 4.021 ; 4.021 ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 4.021 ; 4.021 ; Fall       ; SW[15]          ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Progagation Delay                                          ;
+------------+-------------+-------+--------+--------+-------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF    ;
+------------+-------------+-------+--------+--------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 10.022 ; 10.022 ;       ;
; SW[0]      ; LEDR[0]     ; 5.621 ;        ;        ; 5.621 ;
; SW[1]      ; LEDR[1]     ; 6.407 ;        ;        ; 6.407 ;
; SW[2]      ; LEDR[2]     ; 5.871 ;        ;        ; 5.871 ;
; SW[3]      ; LEDR[3]     ; 5.430 ;        ;        ; 5.430 ;
; SW[4]      ; LEDR[4]     ; 5.280 ;        ;        ; 5.280 ;
; SW[5]      ; LEDR[5]     ; 5.439 ;        ;        ; 5.439 ;
; SW[6]      ; LEDR[6]     ; 5.474 ;        ;        ; 5.474 ;
; SW[7]      ; LEDR[7]     ; 6.370 ;        ;        ; 6.370 ;
; SW[8]      ; LEDR[8]     ; 6.200 ;        ;        ; 6.200 ;
; SW[9]      ; LEDR[9]     ; 6.542 ;        ;        ; 6.542 ;
; SW[10]     ; LEDR[10]    ; 5.723 ;        ;        ; 5.723 ;
; SW[11]     ; LEDR[11]    ; 5.656 ;        ;        ; 5.656 ;
; SW[12]     ; LEDR[12]    ; 5.928 ;        ;        ; 5.928 ;
; SW[13]     ; LEDR[13]    ; 9.747 ;        ;        ; 9.747 ;
; SW[14]     ; LEDR[14]    ; 9.416 ;        ;        ; 9.416 ;
; SW[16]     ; LEDR[16]    ; 9.672 ;        ;        ; 9.672 ;
; SW[17]     ; LEDR[17]    ; 9.599 ;        ;        ; 9.599 ;
+------------+-------------+-------+--------+--------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.742 ; 5.742 ;       ;
; SW[0]      ; LEDR[0]     ; 2.999 ;       ;       ; 2.999 ;
; SW[1]      ; LEDR[1]     ; 3.471 ;       ;       ; 3.471 ;
; SW[2]      ; LEDR[2]     ; 3.154 ;       ;       ; 3.154 ;
; SW[3]      ; LEDR[3]     ; 2.917 ;       ;       ; 2.917 ;
; SW[4]      ; LEDR[4]     ; 2.842 ;       ;       ; 2.842 ;
; SW[5]      ; LEDR[5]     ; 2.928 ;       ;       ; 2.928 ;
; SW[6]      ; LEDR[6]     ; 2.953 ;       ;       ; 2.953 ;
; SW[7]      ; LEDR[7]     ; 3.491 ;       ;       ; 3.491 ;
; SW[8]      ; LEDR[8]     ; 3.371 ;       ;       ; 3.371 ;
; SW[9]      ; LEDR[9]     ; 3.514 ;       ;       ; 3.514 ;
; SW[10]     ; LEDR[10]    ; 3.122 ;       ;       ; 3.122 ;
; SW[11]     ; LEDR[11]    ; 3.081 ;       ;       ; 3.081 ;
; SW[12]     ; LEDR[12]    ; 3.214 ;       ;       ; 3.214 ;
; SW[13]     ; LEDR[13]    ; 5.545 ;       ;       ; 5.545 ;
; SW[14]     ; LEDR[14]    ; 5.455 ;       ;       ; 5.455 ;
; SW[16]     ; LEDR[16]    ; 5.552 ;       ;       ; 5.552 ;
; SW[17]     ; LEDR[17]    ; 5.508 ;       ;       ; 5.508 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; clk_div:clockdiv|clock_1Khz_reg   ; clk_div:clockdiv|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; clk_div:clockdiv|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg   ; clk_div:clockdiv|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; clk_div:clockdiv|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; clk_div:clockdiv|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                          ; CLOCK_50                          ; 1424     ; 0        ; 0        ; 0        ;
; KEY[1]                            ; CLOCK_50                          ; 17136    ; 0        ; 0        ; 0        ;
; SW[15]                            ; CLOCK_50                          ; 1046     ; 1046     ; 0        ; 0        ;
; KEY[1]                            ; KEY[1]                            ; 133      ; 134641   ; 2400     ; 2184     ;
; pipereg:IF_ID|out1[26]            ; KEY[1]                            ; 0        ; 0        ; 5        ; 0        ;
; KEY[1]                            ; pipereg:IF_ID|out1[26]            ; 0        ; 47       ; 0        ; 0        ;
; SW[15]                            ; SW[15]                            ; 5        ; 5        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; clk_div:clockdiv|clock_1Khz_reg   ; clk_div:clockdiv|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; clk_div:clockdiv|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg   ; clk_div:clockdiv|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; clk_div:clockdiv|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; clk_div:clockdiv|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                          ; CLOCK_50                          ; 1424     ; 0        ; 0        ; 0        ;
; KEY[1]                            ; CLOCK_50                          ; 17136    ; 0        ; 0        ; 0        ;
; SW[15]                            ; CLOCK_50                          ; 1046     ; 1046     ; 0        ; 0        ;
; KEY[1]                            ; KEY[1]                            ; 133      ; 134641   ; 2400     ; 2184     ;
; pipereg:IF_ID|out1[26]            ; KEY[1]                            ; 0        ; 0        ; 5        ; 0        ;
; KEY[1]                            ; pipereg:IF_ID|out1[26]            ; 0        ; 47       ; 0        ; 0        ;
; SW[15]                            ; SW[15]                            ; 5        ; 5        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 1356  ; 1356 ;
; Unconstrained Output Ports      ; 82    ; 82   ;
; Unconstrained Output Port Paths ; 214   ; 214  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Nov 12 16:18:52 2013
Info: Command: quartus_sta RegFile -c RegFile
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 10 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RegFile.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_10Hz_reg clk_div:clockdiv|clock_10Hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_100hz_reg clk_div:clockdiv|clock_100hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_1Khz_reg clk_div:clockdiv|clock_1Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_10Khz_reg clk_div:clockdiv|clock_10Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_100Khz_reg clk_div:clockdiv|clock_100Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_1Mhz_reg clk_div:clockdiv|clock_1Mhz_reg
    Info (332105): create_clock -period 1.000 -name pipereg:IF_ID|out1[26] pipereg:IF_ID|out1[26]
    Info (332105): create_clock -period 1.000 -name SW[15] SW[15]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.971
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.971      -186.887 CLOCK_50 
    Info (332119):    -9.138     -6662.861 KEY[1] 
    Info (332119):    -4.771       -22.878 pipereg:IF_ID|out1[26] 
    Info (332119):    -0.242        -0.285 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):    -0.239        -0.280 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):    -0.070        -0.151 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):    -0.069        -0.150 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):    -0.069        -0.139 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):    -0.065        -0.133 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):     0.452         0.000 SW[15] 
Info (332146): Worst-case hold slack is -0.891
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.891        -4.144 SW[15] 
    Info (332119):    -0.826        -3.133 KEY[1] 
    Info (332119):     0.010         0.000 CLOCK_50 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     3.646         0.000 pipereg:IF_ID|out1[26] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3574.222 KEY[1] 
    Info (332119):    -1.380       -76.380 CLOCK_50 
    Info (332119):    -1.222        -1.222 SW[15] 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.500         0.000 pipereg:IF_ID|out1[26] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.368
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.368       -56.630 CLOCK_50 
    Info (332119):    -3.833     -2857.638 KEY[1] 
    Info (332119):    -2.110       -10.223 pipereg:IF_ID|out1[26] 
    Info (332119):     0.430         0.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):     0.432         0.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):     0.506         0.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):     0.507         0.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):     0.508         0.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.508         0.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.890         0.000 SW[15] 
Info (332146): Worst-case hold slack is -0.785
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.785        -3.794 SW[15] 
    Info (332119):    -0.386        -1.522 KEY[1] 
    Info (332119):    -0.064        -0.134 CLOCK_50 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     2.241         0.000 pipereg:IF_ID|out1[26] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3574.222 KEY[1] 
    Info (332119):    -1.380       -76.380 CLOCK_50 
    Info (332119):    -1.222        -1.222 SW[15] 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.500         0.000 pipereg:IF_ID|out1[26] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 448 megabytes
    Info: Processing ended: Tue Nov 12 16:18:55 2013
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


