
05-segment.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         0000000e  00800100  000005d2  00000666  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000005d2  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000005  0080010e  0080010e  00000674  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000674  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000006a4  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000c0  00000000  00000000  000006e4  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   0000130a  00000000  00000000  000007a4  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000008da  00000000  00000000  00001aae  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000008aa  00000000  00000000  00002388  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000230  00000000  00000000  00002c34  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000523  00000000  00000000  00002e64  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000008b7  00000000  00000000  00003387  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000090  00000000  00000000  00003c3e  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   8:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   c:	0c 94 cc 00 	jmp	0x198	; 0x198 <__vector_3>
  10:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  14:	0c 94 fd 00 	jmp	0x1fa	; 0x1fa <__vector_5>
  18:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  1c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  20:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  24:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  28:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  2c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  30:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  34:	0c 94 be 01 	jmp	0x37c	; 0x37c <__vector_13>
  38:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  3c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  40:	0c 94 63 01 	jmp	0x2c6	; 0x2c6 <__vector_16>
  44:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  48:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  4c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  50:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  54:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  58:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  5c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  60:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  64:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	e2 ed       	ldi	r30, 0xD2	; 210
  7c:	f5 e0       	ldi	r31, 0x05	; 5
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	ae 30       	cpi	r26, 0x0E	; 14
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>

0000008a <__do_clear_bss>:
  8a:	21 e0       	ldi	r18, 0x01	; 1
  8c:	ae e0       	ldi	r26, 0x0E	; 14
  8e:	b1 e0       	ldi	r27, 0x01	; 1
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	a3 31       	cpi	r26, 0x13	; 19
  96:	b2 07       	cpc	r27, r18
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	0e 94 94 00 	call	0x128	; 0x128 <main>
  9e:	0c 94 e7 02 	jmp	0x5ce	; 0x5ce <_exit>

000000a2 <__bad_interrupt>:
  a2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a6 <GPIO_config_output>:
/*--------------------------------------------------------------------*/
/* GPIO_toggle */				// toggle choosen bit

void GPIO_toggle(volatile uint8_t *reg_name, uint8_t pin_num)
{
	*reg_name = *reg_name ^ (1<<pin_num);
  a6:	fc 01       	movw	r30, r24
  a8:	40 81       	ld	r20, Z
  aa:	21 e0       	ldi	r18, 0x01	; 1
  ac:	30 e0       	ldi	r19, 0x00	; 0
  ae:	02 c0       	rjmp	.+4      	; 0xb4 <GPIO_config_output+0xe>
  b0:	22 0f       	add	r18, r18
  b2:	33 1f       	adc	r19, r19
  b4:	6a 95       	dec	r22
  b6:	e2 f7       	brpl	.-8      	; 0xb0 <GPIO_config_output+0xa>
  b8:	24 2b       	or	r18, r20
  ba:	20 83       	st	Z, r18
  bc:	08 95       	ret

000000be <GPIO_config_input_pullup>:
  be:	fc 01       	movw	r30, r24
  c0:	80 81       	ld	r24, Z
  c2:	21 e0       	ldi	r18, 0x01	; 1
  c4:	30 e0       	ldi	r19, 0x00	; 0
  c6:	02 c0       	rjmp	.+4      	; 0xcc <GPIO_config_input_pullup+0xe>
  c8:	22 0f       	add	r18, r18
  ca:	33 1f       	adc	r19, r19
  cc:	6a 95       	dec	r22
  ce:	e2 f7       	brpl	.-8      	; 0xc8 <GPIO_config_input_pullup+0xa>
  d0:	92 2f       	mov	r25, r18
  d2:	90 95       	com	r25
  d4:	89 23       	and	r24, r25
  d6:	80 83       	st	Z, r24
  d8:	80 81       	ld	r24, Z
  da:	81 81       	ldd	r24, Z+1	; 0x01
  dc:	28 2b       	or	r18, r24
  de:	21 83       	std	Z+1, r18	; 0x01
  e0:	08 95       	ret

000000e2 <GPIO_write_low>:
  e2:	fc 01       	movw	r30, r24
  e4:	90 81       	ld	r25, Z
  e6:	21 e0       	ldi	r18, 0x01	; 1
  e8:	30 e0       	ldi	r19, 0x00	; 0
  ea:	02 c0       	rjmp	.+4      	; 0xf0 <GPIO_write_low+0xe>
  ec:	22 0f       	add	r18, r18
  ee:	33 1f       	adc	r19, r19
  f0:	6a 95       	dec	r22
  f2:	e2 f7       	brpl	.-8      	; 0xec <GPIO_write_low+0xa>
  f4:	20 95       	com	r18
  f6:	29 23       	and	r18, r25
  f8:	20 83       	st	Z, r18
  fa:	08 95       	ret

000000fc <GPIO_write_high>:
  fc:	fc 01       	movw	r30, r24
  fe:	40 81       	ld	r20, Z
 100:	21 e0       	ldi	r18, 0x01	; 1
 102:	30 e0       	ldi	r19, 0x00	; 0
 104:	02 c0       	rjmp	.+4      	; 0x10a <GPIO_write_high+0xe>
 106:	22 0f       	add	r18, r18
 108:	33 1f       	adc	r19, r19
 10a:	6a 95       	dec	r22
 10c:	e2 f7       	brpl	.-8      	; 0x106 <GPIO_write_high+0xa>
 10e:	24 2b       	or	r18, r20
 110:	20 83       	st	Z, r18
 112:	08 95       	ret

00000114 <GPIO_read>:
/*--------------------------------------------------------------------*/
/* GPIO_read */			//read the value of chosen bit and return value due the condition

uint8_t GPIO_read(volatile uint8_t *reg_name, uint8_t pin_num)
{
	if(bit_is_clear(*reg_name, pin_num))
 114:	fc 01       	movw	r30, r24
 116:	80 81       	ld	r24, Z
 118:	90 e0       	ldi	r25, 0x00	; 0
 11a:	02 c0       	rjmp	.+4      	; 0x120 <GPIO_read+0xc>
 11c:	95 95       	asr	r25
 11e:	87 95       	ror	r24
 120:	6a 95       	dec	r22
 122:	e2 f7       	brpl	.-8      	; 0x11c <GPIO_read+0x8>
	}
	else
	{
		return 1;
	}
}
 124:	81 70       	andi	r24, 0x01	; 1
 126:	08 95       	ret

00000128 <main>:
 * Timer/Counter1 overflows.
 */
int main(void)
{
    // Configure SSD signals
    SEG_init();
 128:	0e 94 f2 01 	call	0x3e4	; 0x3e4 <SEG_init>
	
	// Configure PB0 as input pull up & for Pin interrupt 
	GPIO_config_input_pullup(&DDRB,BTN);
 12c:	61 e0       	ldi	r22, 0x01	; 1
 12e:	84 e2       	ldi	r24, 0x24	; 36
 130:	90 e0       	ldi	r25, 0x00	; 0
 132:	0e 94 5f 00 	call	0xbe	; 0xbe <GPIO_config_input_pullup>
	PCICR = PCICR | (1 << PCIE0);		
 136:	c8 e6       	ldi	r28, 0x68	; 104
 138:	d0 e0       	ldi	r29, 0x00	; 0
 13a:	88 81       	ld	r24, Y
 13c:	81 60       	ori	r24, 0x01	; 1
 13e:	88 83       	st	Y, r24
	PCMSK0 = PCMSK0 |(1 << PCINT1);
 140:	eb e6       	ldi	r30, 0x6B	; 107
 142:	f0 e0       	ldi	r31, 0x00	; 0
 144:	80 81       	ld	r24, Z
 146:	82 60       	ori	r24, 0x02	; 2
 148:	80 83       	st	Z, r24
	
	GPIO_config_input_pullup(&DDRD,BTNCLR);
 14a:	60 e0       	ldi	r22, 0x00	; 0
 14c:	8a e2       	ldi	r24, 0x2A	; 42
 14e:	90 e0       	ldi	r25, 0x00	; 0
 150:	0e 94 5f 00 	call	0xbe	; 0xbe <GPIO_config_input_pullup>
	PCICR |= (1<< PCIE2);
 154:	88 81       	ld	r24, Y
 156:	84 60       	ori	r24, 0x04	; 4
 158:	88 83       	st	Y, r24
	PCMSK2 |= (1<< PCINT16);
 15a:	ed e6       	ldi	r30, 0x6D	; 109
 15c:	f0 e0       	ldi	r31, 0x00	; 0
 15e:	80 81       	ld	r24, Z
 160:	81 60       	ori	r24, 0x01	; 1
 162:	80 83       	st	Z, r24
	
    /* Configure 8-bit Timer/Counter0
     * Set prescaler and enable overflow interrupt */
	TIM0_overflow_16ms();
 164:	85 b5       	in	r24, 0x25	; 37
 166:	8e 7f       	andi	r24, 0xFE	; 254
 168:	85 bd       	out	0x25, r24	; 37
 16a:	85 b5       	in	r24, 0x25	; 37
 16c:	85 60       	ori	r24, 0x05	; 5
 16e:	85 bd       	out	0x25, r24	; 37
	TIM0_overflow_interrupt_enable();
 170:	ee e6       	ldi	r30, 0x6E	; 110
 172:	f0 e0       	ldi	r31, 0x00	; 0
 174:	80 81       	ld	r24, Z
 176:	81 60       	ori	r24, 0x01	; 1
 178:	80 83       	st	Z, r24
    /* Configure 16-bit Timer/Counter1
     * Set prescaler and enable overflow interrupt */
	TIM1_overflow_262ms();
 17a:	e1 e8       	ldi	r30, 0x81	; 129
 17c:	f0 e0       	ldi	r31, 0x00	; 0
 17e:	80 81       	ld	r24, Z
 180:	8b 7f       	andi	r24, 0xFB	; 251
 182:	80 83       	st	Z, r24
 184:	80 81       	ld	r24, Z
 186:	83 60       	ori	r24, 0x03	; 3
 188:	80 83       	st	Z, r24
	TIM1_overflow_interrupt_enable();
 18a:	ef e6       	ldi	r30, 0x6F	; 111
 18c:	f0 e0       	ldi	r31, 0x00	; 0
 18e:	80 81       	ld	r24, Z
 190:	81 60       	ori	r24, 0x01	; 1
 192:	80 83       	st	Z, r24
    // Enables interrupts by setting the global interrupt mask
	sei();
 194:	78 94       	sei
 196:	ff cf       	rjmp	.-2      	; 0x196 <main+0x6e>

00000198 <__vector_3>:
/**
 * ISR starts when is change on PB1
 */

ISR(PCINT0_vect)
{
 198:	1f 92       	push	r1
 19a:	0f 92       	push	r0
 19c:	0f b6       	in	r0, 0x3f	; 63
 19e:	0f 92       	push	r0
 1a0:	11 24       	eor	r1, r1
 1a2:	2f 93       	push	r18
 1a4:	3f 93       	push	r19
 1a6:	4f 93       	push	r20
 1a8:	5f 93       	push	r21
 1aa:	6f 93       	push	r22
 1ac:	7f 93       	push	r23
 1ae:	8f 93       	push	r24
 1b0:	9f 93       	push	r25
 1b2:	af 93       	push	r26
 1b4:	bf 93       	push	r27
 1b6:	ef 93       	push	r30
 1b8:	ff 93       	push	r31
	if(!GPIO_read(&PINB,BTN)){
 1ba:	61 e0       	ldi	r22, 0x01	; 1
 1bc:	83 e2       	ldi	r24, 0x23	; 35
 1be:	90 e0       	ldi	r25, 0x00	; 0
 1c0:	0e 94 8a 00 	call	0x114	; 0x114 <GPIO_read>
 1c4:	81 11       	cpse	r24, r1
 1c6:	08 c0       	rjmp	.+16     	; 0x1d8 <__vector_3+0x40>
		units = 0;
 1c8:	10 92 11 01 	sts	0x0111, r1	; 0x800111 <units>
		decimals = 0;
 1cc:	10 92 10 01 	sts	0x0110, r1	; 0x800110 <decimals>
		seconds	=0;
 1d0:	10 92 0f 01 	sts	0x010F, r1	; 0x80010f <seconds>
		tens = 0;
 1d4:	10 92 0e 01 	sts	0x010E, r1	; 0x80010e <__data_end>
	}

}
 1d8:	ff 91       	pop	r31
 1da:	ef 91       	pop	r30
 1dc:	bf 91       	pop	r27
 1de:	af 91       	pop	r26
 1e0:	9f 91       	pop	r25
 1e2:	8f 91       	pop	r24
 1e4:	7f 91       	pop	r23
 1e6:	6f 91       	pop	r22
 1e8:	5f 91       	pop	r21
 1ea:	4f 91       	pop	r20
 1ec:	3f 91       	pop	r19
 1ee:	2f 91       	pop	r18
 1f0:	0f 90       	pop	r0
 1f2:	0f be       	out	0x3f, r0	; 63
 1f4:	0f 90       	pop	r0
 1f6:	1f 90       	pop	r1
 1f8:	18 95       	reti

000001fa <__vector_5>:

ISR(PCINT2_vect)
{	
 1fa:	1f 92       	push	r1
 1fc:	0f 92       	push	r0
 1fe:	0f b6       	in	r0, 0x3f	; 63
 200:	0f 92       	push	r0
 202:	11 24       	eor	r1, r1
 204:	2f 93       	push	r18
 206:	3f 93       	push	r19
 208:	4f 93       	push	r20
 20a:	5f 93       	push	r21
 20c:	6f 93       	push	r22
 20e:	7f 93       	push	r23
 210:	8f 93       	push	r24
 212:	9f 93       	push	r25
 214:	af 93       	push	r26
 216:	bf 93       	push	r27
 218:	ef 93       	push	r30
 21a:	ff 93       	push	r31
	if(!GPIO_read(&DDRD,BTNCLR))
 21c:	60 e0       	ldi	r22, 0x00	; 0
 21e:	8a e2       	ldi	r24, 0x2A	; 42
 220:	90 e0       	ldi	r25, 0x00	; 0
 222:	0e 94 8a 00 	call	0x114	; 0x114 <GPIO_read>
 226:	81 11       	cpse	r24, r1
 228:	3d c0       	rjmp	.+122    	; 0x2a4 <__vector_5+0xaa>
	{
		switch(position)
 22a:	80 91 12 01 	lds	r24, 0x0112	; 0x800112 <position>
 22e:	81 30       	cpi	r24, 0x01	; 1
 230:	79 f0       	breq	.+30     	; 0x250 <__vector_5+0x56>
 232:	28 f0       	brcs	.+10     	; 0x23e <__vector_5+0x44>
 234:	82 30       	cpi	r24, 0x02	; 2
 236:	a9 f0       	breq	.+42     	; 0x262 <__vector_5+0x68>
 238:	83 30       	cpi	r24, 0x03	; 3
 23a:	e1 f0       	breq	.+56     	; 0x274 <__vector_5+0x7a>
 23c:	23 c0       	rjmp	.+70     	; 0x284 <__vector_5+0x8a>
			{
				case 0:
					SEG_clear(units,0);
 23e:	60 e0       	ldi	r22, 0x00	; 0
 240:	80 91 11 01 	lds	r24, 0x0111	; 0x800111 <units>
 244:	0e 94 7e 02 	call	0x4fc	; 0x4fc <SEG_clear>
					position=1;
 248:	81 e0       	ldi	r24, 0x01	; 1
 24a:	80 93 12 01 	sts	0x0112, r24	; 0x800112 <position>
					break;
 24e:	21 c0       	rjmp	.+66     	; 0x292 <__vector_5+0x98>
				case 1:
					SEG_clear(decimals,1);
 250:	61 e0       	ldi	r22, 0x01	; 1
 252:	80 91 10 01 	lds	r24, 0x0110	; 0x800110 <decimals>
 256:	0e 94 7e 02 	call	0x4fc	; 0x4fc <SEG_clear>
					position=2;
 25a:	82 e0       	ldi	r24, 0x02	; 2
 25c:	80 93 12 01 	sts	0x0112, r24	; 0x800112 <position>
					break;
 260:	18 c0       	rjmp	.+48     	; 0x292 <__vector_5+0x98>
				case 2:
					SEG_clear(seconds,2);
 262:	62 e0       	ldi	r22, 0x02	; 2
 264:	80 91 0f 01 	lds	r24, 0x010F	; 0x80010f <seconds>
 268:	0e 94 7e 02 	call	0x4fc	; 0x4fc <SEG_clear>
					position=3;
 26c:	83 e0       	ldi	r24, 0x03	; 3
 26e:	80 93 12 01 	sts	0x0112, r24	; 0x800112 <position>
					break;
 272:	0f c0       	rjmp	.+30     	; 0x292 <__vector_5+0x98>
				case 3:
					SEG_clear(tens,3);
 274:	63 e0       	ldi	r22, 0x03	; 3
 276:	80 91 0e 01 	lds	r24, 0x010E	; 0x80010e <__data_end>
 27a:	0e 94 7e 02 	call	0x4fc	; 0x4fc <SEG_clear>
					position=0;
 27e:	10 92 12 01 	sts	0x0112, r1	; 0x800112 <position>
					break;
 282:	07 c0       	rjmp	.+14     	; 0x292 <__vector_5+0x98>
				default:
					SEG_clear(units,0);
 284:	60 e0       	ldi	r22, 0x00	; 0
 286:	80 91 11 01 	lds	r24, 0x0111	; 0x800111 <units>
 28a:	0e 94 7e 02 	call	0x4fc	; 0x4fc <SEG_clear>
					position=0;
 28e:	10 92 12 01 	sts	0x0112, r1	; 0x800112 <position>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 292:	2f ef       	ldi	r18, 0xFF	; 255
 294:	87 ea       	ldi	r24, 0xA7	; 167
 296:	91 e6       	ldi	r25, 0x61	; 97
 298:	21 50       	subi	r18, 0x01	; 1
 29a:	80 40       	sbci	r24, 0x00	; 0
 29c:	90 40       	sbci	r25, 0x00	; 0
 29e:	e1 f7       	brne	.-8      	; 0x298 <__vector_5+0x9e>
 2a0:	00 c0       	rjmp	.+0      	; 0x2a2 <__vector_5+0xa8>
 2a2:	00 00       	nop
			}
			_delay_ms(2000);
	}
}
 2a4:	ff 91       	pop	r31
 2a6:	ef 91       	pop	r30
 2a8:	bf 91       	pop	r27
 2aa:	af 91       	pop	r26
 2ac:	9f 91       	pop	r25
 2ae:	8f 91       	pop	r24
 2b0:	7f 91       	pop	r23
 2b2:	6f 91       	pop	r22
 2b4:	5f 91       	pop	r21
 2b6:	4f 91       	pop	r20
 2b8:	3f 91       	pop	r19
 2ba:	2f 91       	pop	r18
 2bc:	0f 90       	pop	r0
 2be:	0f be       	out	0x3f, r0	; 63
 2c0:	0f 90       	pop	r0
 2c2:	1f 90       	pop	r1
 2c4:	18 95       	reti

000002c6 <__vector_16>:
/**
 * ISR starts when Timer/Counter0 overflows.  Display value on SSD
 */


ISR(TIMER0_OVF_vect){
 2c6:	1f 92       	push	r1
 2c8:	0f 92       	push	r0
 2ca:	0f b6       	in	r0, 0x3f	; 63
 2cc:	0f 92       	push	r0
 2ce:	11 24       	eor	r1, r1
 2d0:	2f 93       	push	r18
 2d2:	3f 93       	push	r19
 2d4:	4f 93       	push	r20
 2d6:	5f 93       	push	r21
 2d8:	6f 93       	push	r22
 2da:	7f 93       	push	r23
 2dc:	8f 93       	push	r24
 2de:	9f 93       	push	r25
 2e0:	af 93       	push	r26
 2e2:	bf 93       	push	r27
 2e4:	ef 93       	push	r30
 2e6:	ff 93       	push	r31
	

	switch(position){
 2e8:	80 91 12 01 	lds	r24, 0x0112	; 0x800112 <position>
 2ec:	81 30       	cpi	r24, 0x01	; 1
 2ee:	81 f0       	breq	.+32     	; 0x310 <__vector_16+0x4a>
 2f0:	28 f0       	brcs	.+10     	; 0x2fc <__vector_16+0x36>
 2f2:	82 30       	cpi	r24, 0x02	; 2
 2f4:	b9 f0       	breq	.+46     	; 0x324 <__vector_16+0x5e>
 2f6:	83 30       	cpi	r24, 0x03	; 3
 2f8:	f9 f0       	breq	.+62     	; 0x338 <__vector_16+0x72>
 2fa:	27 c0       	rjmp	.+78     	; 0x34a <__vector_16+0x84>
		case 0:
			SEG_update_shift_regs(units,0,1);
 2fc:	41 e0       	ldi	r20, 0x01	; 1
 2fe:	60 e0       	ldi	r22, 0x00	; 0
 300:	80 91 11 01 	lds	r24, 0x0111	; 0x800111 <units>
 304:	0e 94 02 02 	call	0x404	; 0x404 <SEG_update_shift_regs>
			position=1;
 308:	81 e0       	ldi	r24, 0x01	; 1
 30a:	80 93 12 01 	sts	0x0112, r24	; 0x800112 <position>
			break;
 30e:	25 c0       	rjmp	.+74     	; 0x35a <__vector_16+0x94>
		case 1:
			SEG_update_shift_regs(decimals,1,1);
 310:	41 e0       	ldi	r20, 0x01	; 1
 312:	61 e0       	ldi	r22, 0x01	; 1
 314:	80 91 10 01 	lds	r24, 0x0110	; 0x800110 <decimals>
 318:	0e 94 02 02 	call	0x404	; 0x404 <SEG_update_shift_regs>
			position=2;
 31c:	82 e0       	ldi	r24, 0x02	; 2
 31e:	80 93 12 01 	sts	0x0112, r24	; 0x800112 <position>
			break;
 322:	1b c0       	rjmp	.+54     	; 0x35a <__vector_16+0x94>
		case 2:
			SEG_update_shift_regs(seconds,2,0);
 324:	40 e0       	ldi	r20, 0x00	; 0
 326:	62 e0       	ldi	r22, 0x02	; 2
 328:	80 91 0f 01 	lds	r24, 0x010F	; 0x80010f <seconds>
 32c:	0e 94 02 02 	call	0x404	; 0x404 <SEG_update_shift_regs>
			position=3;
 330:	83 e0       	ldi	r24, 0x03	; 3
 332:	80 93 12 01 	sts	0x0112, r24	; 0x800112 <position>
			break;
 336:	11 c0       	rjmp	.+34     	; 0x35a <__vector_16+0x94>
		case 3:
			SEG_update_shift_regs(tens,3,1);
 338:	41 e0       	ldi	r20, 0x01	; 1
 33a:	63 e0       	ldi	r22, 0x03	; 3
 33c:	80 91 0e 01 	lds	r24, 0x010E	; 0x80010e <__data_end>
 340:	0e 94 02 02 	call	0x404	; 0x404 <SEG_update_shift_regs>
			position=0;
 344:	10 92 12 01 	sts	0x0112, r1	; 0x800112 <position>
			break;
 348:	08 c0       	rjmp	.+16     	; 0x35a <__vector_16+0x94>
		default:
			SEG_update_shift_regs(units,0,1);
 34a:	41 e0       	ldi	r20, 0x01	; 1
 34c:	60 e0       	ldi	r22, 0x00	; 0
 34e:	80 91 11 01 	lds	r24, 0x0111	; 0x800111 <units>
 352:	0e 94 02 02 	call	0x404	; 0x404 <SEG_update_shift_regs>
			position=0;
 356:	10 92 12 01 	sts	0x0112, r1	; 0x800112 <position>
			}
			
			
}
 35a:	ff 91       	pop	r31
 35c:	ef 91       	pop	r30
 35e:	bf 91       	pop	r27
 360:	af 91       	pop	r26
 362:	9f 91       	pop	r25
 364:	8f 91       	pop	r24
 366:	7f 91       	pop	r23
 368:	6f 91       	pop	r22
 36a:	5f 91       	pop	r21
 36c:	4f 91       	pop	r20
 36e:	3f 91       	pop	r19
 370:	2f 91       	pop	r18
 372:	0f 90       	pop	r0
 374:	0f be       	out	0x3f, r0	; 63
 376:	0f 90       	pop	r0
 378:	1f 90       	pop	r1
 37a:	18 95       	reti

0000037c <__vector_13>:

/* ISR starts when Timer/Counter1 overflows.Increment decimal counter value 
 */


ISR(TIMER1_OVF_vect){
 37c:	1f 92       	push	r1
 37e:	0f 92       	push	r0
 380:	0f b6       	in	r0, 0x3f	; 63
 382:	0f 92       	push	r0
 384:	11 24       	eor	r1, r1
 386:	8f 93       	push	r24
	

	units++;
 388:	80 91 11 01 	lds	r24, 0x0111	; 0x800111 <units>
 38c:	8f 5f       	subi	r24, 0xFF	; 255
	if(units>9)
 38e:	8a 30       	cpi	r24, 0x0A	; 10
 390:	18 f4       	brcc	.+6      	; 0x398 <__vector_13+0x1c>


ISR(TIMER1_OVF_vect){
	

	units++;
 392:	80 93 11 01 	sts	0x0111, r24	; 0x800111 <units>
 396:	20 c0       	rjmp	.+64     	; 0x3d8 <__vector_13+0x5c>
	if(units>9)
	{
		units=0;
 398:	10 92 11 01 	sts	0x0111, r1	; 0x800111 <units>
		decimals++;
 39c:	80 91 10 01 	lds	r24, 0x0110	; 0x800110 <decimals>
 3a0:	8f 5f       	subi	r24, 0xFF	; 255
		if(decimals>5)
 3a2:	86 30       	cpi	r24, 0x06	; 6
 3a4:	18 f4       	brcc	.+6      	; 0x3ac <__vector_13+0x30>

	units++;
	if(units>9)
	{
		units=0;
		decimals++;
 3a6:	80 93 10 01 	sts	0x0110, r24	; 0x800110 <decimals>
 3aa:	16 c0       	rjmp	.+44     	; 0x3d8 <__vector_13+0x5c>
		if(decimals>5)
		{
			decimals=0;
 3ac:	10 92 10 01 	sts	0x0110, r1	; 0x800110 <decimals>
			seconds++;
 3b0:	80 91 0f 01 	lds	r24, 0x010F	; 0x80010f <seconds>
 3b4:	8f 5f       	subi	r24, 0xFF	; 255
			if(seconds> 9)
 3b6:	8a 30       	cpi	r24, 0x0A	; 10
 3b8:	18 f4       	brcc	.+6      	; 0x3c0 <__vector_13+0x44>
		units=0;
		decimals++;
		if(decimals>5)
		{
			decimals=0;
			seconds++;
 3ba:	80 93 0f 01 	sts	0x010F, r24	; 0x80010f <seconds>
 3be:	0c c0       	rjmp	.+24     	; 0x3d8 <__vector_13+0x5c>
			if(seconds> 9)
			{
				seconds=0;
 3c0:	10 92 0f 01 	sts	0x010F, r1	; 0x80010f <seconds>
				tens++;
 3c4:	80 91 0e 01 	lds	r24, 0x010E	; 0x80010e <__data_end>
 3c8:	8f 5f       	subi	r24, 0xFF	; 255
				if(tens>5)
 3ca:	86 30       	cpi	r24, 0x06	; 6
 3cc:	18 f4       	brcc	.+6      	; 0x3d4 <__vector_13+0x58>
			decimals=0;
			seconds++;
			if(seconds> 9)
			{
				seconds=0;
				tens++;
 3ce:	80 93 0e 01 	sts	0x010E, r24	; 0x80010e <__data_end>
 3d2:	02 c0       	rjmp	.+4      	; 0x3d8 <__vector_13+0x5c>
				if(tens>5)
				{
					tens=0;
 3d4:	10 92 0e 01 	sts	0x010E, r1	; 0x80010e <__data_end>
				}
			}
		}
	}
}
 3d8:	8f 91       	pop	r24
 3da:	0f 90       	pop	r0
 3dc:	0f be       	out	0x3f, r0	; 63
 3de:	0f 90       	pop	r0
 3e0:	1f 90       	pop	r1
 3e2:	18 95       	reti

000003e4 <SEG_init>:

/* Function definitions ----------------------------------------------*/
void SEG_init(void)
{
    /* Configuration of SSD signals */
    GPIO_config_output(&DDRD, SEGMENT_LATCH);
 3e4:	64 e0       	ldi	r22, 0x04	; 4
 3e6:	8a e2       	ldi	r24, 0x2A	; 42
 3e8:	90 e0       	ldi	r25, 0x00	; 0
 3ea:	0e 94 53 00 	call	0xa6	; 0xa6 <GPIO_config_output>
    GPIO_config_output(&DDRD, SEGMENT_CLK);
 3ee:	67 e0       	ldi	r22, 0x07	; 7
 3f0:	8a e2       	ldi	r24, 0x2A	; 42
 3f2:	90 e0       	ldi	r25, 0x00	; 0
 3f4:	0e 94 53 00 	call	0xa6	; 0xa6 <GPIO_config_output>
    GPIO_config_output(&DDRB, SEGMENT_DATA);
 3f8:	60 e0       	ldi	r22, 0x00	; 0
 3fa:	84 e2       	ldi	r24, 0x24	; 36
 3fc:	90 e0       	ldi	r25, 0x00	; 0
 3fe:	0e 94 53 00 	call	0xa6	; 0xa6 <GPIO_config_output>
 402:	08 95       	ret

00000404 <SEG_update_shift_regs>:
}

/*--------------------------------------------------------------------*/
void SEG_update_shift_regs(uint8_t segments, uint8_t position,uint8_t DP)
{
 404:	1f 93       	push	r17
 406:	cf 93       	push	r28
 408:	df 93       	push	r29
	uint8_t bit_number;
	if(DP!=0)
 40a:	44 23       	and	r20, r20
 40c:	31 f0       	breq	.+12     	; 0x41a <SEG_update_shift_regs+0x16>
    {
		segments = segment_value[segments];     // 0, 1, ..., 9
 40e:	e8 2f       	mov	r30, r24
 410:	f0 e0       	ldi	r31, 0x00	; 0
 412:	ec 5f       	subi	r30, 0xFC	; 252
 414:	fe 4f       	sbci	r31, 0xFE	; 254
 416:	c0 81       	ld	r28, Z
 418:	06 c0       	rjmp	.+12     	; 0x426 <SEG_update_shift_regs+0x22>
	}
	else
	{
		segments = segment_value[segments] & 0b11111110;
 41a:	e8 2f       	mov	r30, r24
 41c:	f0 e0       	ldi	r31, 0x00	; 0
 41e:	ec 5f       	subi	r30, 0xFC	; 252
 420:	fe 4f       	sbci	r31, 0xFE	; 254
 422:	c0 81       	ld	r28, Z
 424:	ce 7f       	andi	r28, 0xFE	; 254
	}
		
		
	position = segment_position[position];  // 0, 1, 2, 3
 426:	e6 2f       	mov	r30, r22
 428:	f0 e0       	ldi	r31, 0x00	; 0
 42a:	e0 50       	subi	r30, 0x00	; 0
 42c:	ff 4f       	sbci	r31, 0xFF	; 255
 42e:	10 81       	ld	r17, Z

    // Pull LATCH, CLK, and DATA low
	GPIO_write_low(&PORTB,SEGMENT_DATA);
 430:	60 e0       	ldi	r22, 0x00	; 0
 432:	85 e2       	ldi	r24, 0x25	; 37
 434:	90 e0       	ldi	r25, 0x00	; 0
 436:	0e 94 71 00 	call	0xe2	; 0xe2 <GPIO_write_low>
	GPIO_write_low(&PORTD,SEGMENT_CLK);
 43a:	67 e0       	ldi	r22, 0x07	; 7
 43c:	8b e2       	ldi	r24, 0x2B	; 43
 43e:	90 e0       	ldi	r25, 0x00	; 0
 440:	0e 94 71 00 	call	0xe2	; 0xe2 <GPIO_write_low>
	GPIO_write_low(&PORTD, SEGMENT_LATCH);
 444:	64 e0       	ldi	r22, 0x04	; 4
 446:	8b e2       	ldi	r24, 0x2B	; 43
 448:	90 e0       	ldi	r25, 0x00	; 0
 44a:	0e 94 71 00 	call	0xe2	; 0xe2 <GPIO_write_low>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 44e:	85 e0       	ldi	r24, 0x05	; 5
 450:	8a 95       	dec	r24
 452:	f1 f7       	brne	.-4      	; 0x450 <SEG_update_shift_regs+0x4c>
 454:	00 00       	nop
 456:	d8 e0       	ldi	r29, 0x08	; 8
    // Loop through the 1st byte (segments)
    // a b c d e f g DP (active low values)
    for (bit_number = 0; bit_number < 8; bit_number++)
    {
		// Output DATA value (bit 0 of "segments")
		if ((segments & 1) == 0)
 458:	c0 fd       	sbrc	r28, 0
 45a:	06 c0       	rjmp	.+12     	; 0x468 <SEG_update_shift_regs+0x64>
		{
			GPIO_write_low(&PORTB,SEGMENT_DATA);
 45c:	60 e0       	ldi	r22, 0x00	; 0
 45e:	85 e2       	ldi	r24, 0x25	; 37
 460:	90 e0       	ldi	r25, 0x00	; 0
 462:	0e 94 71 00 	call	0xe2	; 0xe2 <GPIO_write_low>
 466:	05 c0       	rjmp	.+10     	; 0x472 <SEG_update_shift_regs+0x6e>
		}
		else
		{
			GPIO_write_high(&PORTB,SEGMENT_DATA);
 468:	60 e0       	ldi	r22, 0x00	; 0
 46a:	85 e2       	ldi	r24, 0x25	; 37
 46c:	90 e0       	ldi	r25, 0x00	; 0
 46e:	0e 94 7e 00 	call	0xfc	; 0xfc <GPIO_write_high>
 472:	85 e0       	ldi	r24, 0x05	; 5
 474:	8a 95       	dec	r24
 476:	f1 f7       	brne	.-4      	; 0x474 <SEG_update_shift_regs+0x70>
 478:	00 00       	nop
		}
		// Wait 1 us
		_delay_us(1);
		// Pull CLK high
		GPIO_write_high(&PORTD,SEGMENT_CLK);
 47a:	67 e0       	ldi	r22, 0x07	; 7
 47c:	8b e2       	ldi	r24, 0x2B	; 43
 47e:	90 e0       	ldi	r25, 0x00	; 0
 480:	0e 94 7e 00 	call	0xfc	; 0xfc <GPIO_write_high>
 484:	85 e0       	ldi	r24, 0x05	; 5
 486:	8a 95       	dec	r24
 488:	f1 f7       	brne	.-4      	; 0x486 <SEG_update_shift_regs+0x82>
 48a:	00 00       	nop
		// Wait 1 us
		_delay_us(1);
		// Pull CLK low
		GPIO_write_low(&PORTD,SEGMENT_CLK);
 48c:	67 e0       	ldi	r22, 0x07	; 7
 48e:	8b e2       	ldi	r24, 0x2B	; 43
 490:	90 e0       	ldi	r25, 0x00	; 0
 492:	0e 94 71 00 	call	0xe2	; 0xe2 <GPIO_write_low>
		// Shift "segments"
		segments = segments >> 1;
 496:	c6 95       	lsr	r28
 498:	d1 50       	subi	r29, 0x01	; 1
	GPIO_write_low(&PORTD, SEGMENT_LATCH);
    // Wait 1 us
	_delay_us(1);
    // Loop through the 1st byte (segments)
    // a b c d e f g DP (active low values)
    for (bit_number = 0; bit_number < 8; bit_number++)
 49a:	f1 f6       	brne	.-68     	; 0x458 <SEG_update_shift_regs+0x54>
 49c:	c8 e0       	ldi	r28, 0x08	; 8
    // Loop through the 2nd byte (position)
    // p3 p2 p1 p0 . . . . (active high values)
    for (bit_number = 0; bit_number < 8; bit_number++)
    {
        // Output DATA value (bit 0 of "position")
		if ((position & 1) == 0)
 49e:	10 fd       	sbrc	r17, 0
 4a0:	06 c0       	rjmp	.+12     	; 0x4ae <SEG_update_shift_regs+0xaa>
		{
			GPIO_write_low(&PORTB,SEGMENT_DATA);
 4a2:	60 e0       	ldi	r22, 0x00	; 0
 4a4:	85 e2       	ldi	r24, 0x25	; 37
 4a6:	90 e0       	ldi	r25, 0x00	; 0
 4a8:	0e 94 71 00 	call	0xe2	; 0xe2 <GPIO_write_low>
 4ac:	05 c0       	rjmp	.+10     	; 0x4b8 <SEG_update_shift_regs+0xb4>
		}
		else
		{
			GPIO_write_high(&PORTB,SEGMENT_DATA);
 4ae:	60 e0       	ldi	r22, 0x00	; 0
 4b0:	85 e2       	ldi	r24, 0x25	; 37
 4b2:	90 e0       	ldi	r25, 0x00	; 0
 4b4:	0e 94 7e 00 	call	0xfc	; 0xfc <GPIO_write_high>
 4b8:	85 e0       	ldi	r24, 0x05	; 5
 4ba:	8a 95       	dec	r24
 4bc:	f1 f7       	brne	.-4      	; 0x4ba <SEG_update_shift_regs+0xb6>
 4be:	00 00       	nop
		}
		// Wait 1 us
		_delay_us(1);
		// Pull CLK high
		GPIO_write_high(&PORTD,SEGMENT_CLK);
 4c0:	67 e0       	ldi	r22, 0x07	; 7
 4c2:	8b e2       	ldi	r24, 0x2B	; 43
 4c4:	90 e0       	ldi	r25, 0x00	; 0
 4c6:	0e 94 7e 00 	call	0xfc	; 0xfc <GPIO_write_high>
 4ca:	85 e0       	ldi	r24, 0x05	; 5
 4cc:	8a 95       	dec	r24
 4ce:	f1 f7       	brne	.-4      	; 0x4cc <SEG_update_shift_regs+0xc8>
 4d0:	00 00       	nop
		// Wait 1 us
		_delay_us(1);
		// Pull CLK low
		GPIO_write_low(&PORTD,SEGMENT_CLK);
 4d2:	67 e0       	ldi	r22, 0x07	; 7
 4d4:	8b e2       	ldi	r24, 0x2B	; 43
 4d6:	90 e0       	ldi	r25, 0x00	; 0
 4d8:	0e 94 71 00 	call	0xe2	; 0xe2 <GPIO_write_low>
        // Shift "position"
        position = position >> 1;
 4dc:	16 95       	lsr	r17
 4de:	c1 50       	subi	r28, 0x01	; 1
		segments = segments >> 1;
    }

    // Loop through the 2nd byte (position)
    // p3 p2 p1 p0 . . . . (active high values)
    for (bit_number = 0; bit_number < 8; bit_number++)
 4e0:	f1 f6       	brne	.-68     	; 0x49e <SEG_update_shift_regs+0x9a>
        // Shift "position"
        position = position >> 1;
    }

    // Pull LATCH high
	GPIO_write_high(&PORTD,SEGMENT_LATCH);
 4e2:	64 e0       	ldi	r22, 0x04	; 4
 4e4:	8b e2       	ldi	r24, 0x2B	; 43
 4e6:	90 e0       	ldi	r25, 0x00	; 0
 4e8:	0e 94 7e 00 	call	0xfc	; 0xfc <GPIO_write_high>
 4ec:	85 e0       	ldi	r24, 0x05	; 5
 4ee:	8a 95       	dec	r24
 4f0:	f1 f7       	brne	.-4      	; 0x4ee <SEG_update_shift_regs+0xea>
 4f2:	00 00       	nop
    // Wait 1 us
	_delay_us(1);
}
 4f4:	df 91       	pop	r29
 4f6:	cf 91       	pop	r28
 4f8:	1f 91       	pop	r17
 4fa:	08 95       	ret

000004fc <SEG_clear>:


/*--------------------------------------------------------------------*/
/* SEG_clear */

void SEG_clear(uint8_t segments, uint8_t position){
 4fc:	cf 93       	push	r28
 4fe:	df 93       	push	r29
	uint8_t bit_number;
	segments = segment_value[segments] | 0xff;
	position = segment_position[position] | 0xff;  // 0, 1, 2, 3

	// Pull LATCH, CLK, and DATA low
	GPIO_write_low(&PORTB,SEGMENT_DATA);
 500:	60 e0       	ldi	r22, 0x00	; 0
 502:	85 e2       	ldi	r24, 0x25	; 37
 504:	90 e0       	ldi	r25, 0x00	; 0
 506:	0e 94 71 00 	call	0xe2	; 0xe2 <GPIO_write_low>
	GPIO_write_low(&PORTD,SEGMENT_CLK);
 50a:	67 e0       	ldi	r22, 0x07	; 7
 50c:	8b e2       	ldi	r24, 0x2B	; 43
 50e:	90 e0       	ldi	r25, 0x00	; 0
 510:	0e 94 71 00 	call	0xe2	; 0xe2 <GPIO_write_low>
	GPIO_write_low(&PORTD, SEGMENT_LATCH);
 514:	64 e0       	ldi	r22, 0x04	; 4
 516:	8b e2       	ldi	r24, 0x2B	; 43
 518:	90 e0       	ldi	r25, 0x00	; 0
 51a:	0e 94 71 00 	call	0xe2	; 0xe2 <GPIO_write_low>
 51e:	85 e0       	ldi	r24, 0x05	; 5
 520:	8a 95       	dec	r24
 522:	f1 f7       	brne	.-4      	; 0x520 <SEG_clear+0x24>
 524:	00 00       	nop
 526:	c8 e0       	ldi	r28, 0x08	; 8
/*--------------------------------------------------------------------*/
/* SEG_clear */

void SEG_clear(uint8_t segments, uint8_t position){
	uint8_t bit_number;
	segments = segment_value[segments] | 0xff;
 528:	df ef       	ldi	r29, 0xFF	; 255
	// Loop through the 1st byte (segments)
	// a b c d e f g DP (active low values)
	for (bit_number = 0; bit_number < 8; bit_number++)
	{
		// Output DATA value (bit 0 of "segments")
		if ((segments & 1) == 0)
 52a:	d0 fd       	sbrc	r29, 0
 52c:	06 c0       	rjmp	.+12     	; 0x53a <SEG_clear+0x3e>
		{
			GPIO_write_low(&PORTB,SEGMENT_DATA);
 52e:	60 e0       	ldi	r22, 0x00	; 0
 530:	85 e2       	ldi	r24, 0x25	; 37
 532:	90 e0       	ldi	r25, 0x00	; 0
 534:	0e 94 71 00 	call	0xe2	; 0xe2 <GPIO_write_low>
 538:	05 c0       	rjmp	.+10     	; 0x544 <SEG_clear+0x48>
		}
		else
		{
			GPIO_write_high(&PORTB,SEGMENT_DATA);
 53a:	60 e0       	ldi	r22, 0x00	; 0
 53c:	85 e2       	ldi	r24, 0x25	; 37
 53e:	90 e0       	ldi	r25, 0x00	; 0
 540:	0e 94 7e 00 	call	0xfc	; 0xfc <GPIO_write_high>
 544:	85 e0       	ldi	r24, 0x05	; 5
 546:	8a 95       	dec	r24
 548:	f1 f7       	brne	.-4      	; 0x546 <SEG_clear+0x4a>
 54a:	00 00       	nop
		}
		// Wait 1 us
		_delay_us(1);
		// Pull CLK high
		GPIO_write_high(&PORTD,SEGMENT_CLK);
 54c:	67 e0       	ldi	r22, 0x07	; 7
 54e:	8b e2       	ldi	r24, 0x2B	; 43
 550:	90 e0       	ldi	r25, 0x00	; 0
 552:	0e 94 7e 00 	call	0xfc	; 0xfc <GPIO_write_high>
 556:	85 e0       	ldi	r24, 0x05	; 5
 558:	8a 95       	dec	r24
 55a:	f1 f7       	brne	.-4      	; 0x558 <SEG_clear+0x5c>
 55c:	00 00       	nop
		// Wait 1 us
		_delay_us(1);
		// Pull CLK low
		GPIO_write_low(&PORTD,SEGMENT_CLK);
 55e:	67 e0       	ldi	r22, 0x07	; 7
 560:	8b e2       	ldi	r24, 0x2B	; 43
 562:	90 e0       	ldi	r25, 0x00	; 0
 564:	0e 94 71 00 	call	0xe2	; 0xe2 <GPIO_write_low>
		// Shift "segments"
		segments = segments >> 1;
 568:	d6 95       	lsr	r29
 56a:	c1 50       	subi	r28, 0x01	; 1
	GPIO_write_low(&PORTD, SEGMENT_LATCH);
	// Wait 1 us
	_delay_us(1);
	// Loop through the 1st byte (segments)
	// a b c d e f g DP (active low values)
	for (bit_number = 0; bit_number < 8; bit_number++)
 56c:	f1 f6       	brne	.-68     	; 0x52a <SEG_clear+0x2e>
 56e:	c8 e0       	ldi	r28, 0x08	; 8
 570:	df ef       	ldi	r29, 0xFF	; 255
	// Loop through the 2nd byte (position)
	// p3 p2 p1 p0 . . . . (active high values)
	for (bit_number = 0; bit_number < 8; bit_number++)
	{
		// Output DATA value (bit 0 of "position")
		if ((position & 1) == 0)
 572:	d0 fd       	sbrc	r29, 0
 574:	06 c0       	rjmp	.+12     	; 0x582 <SEG_clear+0x86>
		{
			GPIO_write_low(&PORTB,SEGMENT_DATA);
 576:	60 e0       	ldi	r22, 0x00	; 0
 578:	85 e2       	ldi	r24, 0x25	; 37
 57a:	90 e0       	ldi	r25, 0x00	; 0
 57c:	0e 94 71 00 	call	0xe2	; 0xe2 <GPIO_write_low>
 580:	05 c0       	rjmp	.+10     	; 0x58c <SEG_clear+0x90>
		}
		else
		{
			GPIO_write_high(&PORTB,SEGMENT_DATA);
 582:	60 e0       	ldi	r22, 0x00	; 0
 584:	85 e2       	ldi	r24, 0x25	; 37
 586:	90 e0       	ldi	r25, 0x00	; 0
 588:	0e 94 7e 00 	call	0xfc	; 0xfc <GPIO_write_high>
 58c:	85 e0       	ldi	r24, 0x05	; 5
 58e:	8a 95       	dec	r24
 590:	f1 f7       	brne	.-4      	; 0x58e <SEG_clear+0x92>
 592:	00 00       	nop
		}
		// Wait 1 us
		_delay_us(1);
		// Pull CLK high
		GPIO_write_high(&PORTD,SEGMENT_CLK);
 594:	67 e0       	ldi	r22, 0x07	; 7
 596:	8b e2       	ldi	r24, 0x2B	; 43
 598:	90 e0       	ldi	r25, 0x00	; 0
 59a:	0e 94 7e 00 	call	0xfc	; 0xfc <GPIO_write_high>
 59e:	85 e0       	ldi	r24, 0x05	; 5
 5a0:	8a 95       	dec	r24
 5a2:	f1 f7       	brne	.-4      	; 0x5a0 <SEG_clear+0xa4>
 5a4:	00 00       	nop
		// Wait 1 us
		_delay_us(1);
		// Pull CLK low
		GPIO_write_low(&PORTD,SEGMENT_CLK);
 5a6:	67 e0       	ldi	r22, 0x07	; 7
 5a8:	8b e2       	ldi	r24, 0x2B	; 43
 5aa:	90 e0       	ldi	r25, 0x00	; 0
 5ac:	0e 94 71 00 	call	0xe2	; 0xe2 <GPIO_write_low>
		// Shift "position"
		position = position >> 1;
 5b0:	d6 95       	lsr	r29
 5b2:	c1 50       	subi	r28, 0x01	; 1
		segments = segments >> 1;
	}

	// Loop through the 2nd byte (position)
	// p3 p2 p1 p0 . . . . (active high values)
	for (bit_number = 0; bit_number < 8; bit_number++)
 5b4:	f1 f6       	brne	.-68     	; 0x572 <SEG_clear+0x76>
		// Shift "position"
		position = position >> 1;
	}

	// Pull LATCH high
	GPIO_write_high(&PORTD,SEGMENT_LATCH);
 5b6:	64 e0       	ldi	r22, 0x04	; 4
 5b8:	8b e2       	ldi	r24, 0x2B	; 43
 5ba:	90 e0       	ldi	r25, 0x00	; 0
 5bc:	0e 94 7e 00 	call	0xfc	; 0xfc <GPIO_write_high>
 5c0:	85 e0       	ldi	r24, 0x05	; 5
 5c2:	8a 95       	dec	r24
 5c4:	f1 f7       	brne	.-4      	; 0x5c2 <SEG_clear+0xc6>
 5c6:	00 00       	nop
	// Wait 1 us
	_delay_us(1);

}
 5c8:	df 91       	pop	r29
 5ca:	cf 91       	pop	r28
 5cc:	08 95       	ret

000005ce <_exit>:
 5ce:	f8 94       	cli

000005d0 <__stop_program>:
 5d0:	ff cf       	rjmp	.-2      	; 0x5d0 <__stop_program>
