# **实验题目：Vivado仿真流程实验**

1. # **实验目的**
1\. 体验Verilog代码设计电路模块。

`	`2. 体验 Testbench仿真测试电路模块。

`	`3. 学习FPGA设计软件 Vivado的使用。


1. # **实验内容**
**	（此处填写实验内容等。参照实验教程，概括实验要求及已经完成的实验内容，介绍实验原理，并提供关键代码及其解读，并附上实验仿真结果及分析部分）
1. ## **与门等逻辑门的设计与测试**
**实验说明：**

1\.完成与门的设计与仿真实验。

2\.根据以上设计基础，完成或门、与非门、或非门、异或门、同或门的设计与仿真实验。

3\.同学可自由补充已完成的实验拓展部分，如功能扩展、性能优化等工作。

**实验原理：**

1\. 

2\. 

图 1. 逻辑门真值表

**代码解读：**

1\.模块代码、测试代码等：

2\.

**实验仿真及分析：**

1\.实验仿真结果

2\.实验过程中的问题分析等
1. ## **000序列检测器**


1. # **实验总结**
`	`（包括但不限于：简述实验内容、小结实验收获、不当操作可作为未来实验的注意事项等）
