TimeQuest Timing Analyzer report for one_wire
Mon Apr 15 16:19:24 2024
Quartus II Version 8.1 Build 163 10/28/2008 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 100C Model Fmax Summary
  5. Slow 1200mV 100C Model Setup Summary
  6. Slow 1200mV 100C Model Hold Summary
  7. Slow 1200mV 100C Model Recovery Summary
  8. Slow 1200mV 100C Model Removal Summary
  9. Slow 1200mV 100C Model Minimum Pulse Width
 10. Setup Times
 11. Hold Times
 12. Clock to Output Times
 13. Minimum Clock to Output Times
 14. Slow 1200mV -40C Model Fmax Summary
 15. Slow 1200mV -40C Model Setup Summary
 16. Slow 1200mV -40C Model Hold Summary
 17. Slow 1200mV -40C Model Recovery Summary
 18. Slow 1200mV -40C Model Removal Summary
 19. Slow 1200mV -40C Model Minimum Pulse Width
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast 1200mV -40C Model Setup Summary
 25. Fast 1200mV -40C Model Hold Summary
 26. Fast 1200mV -40C Model Recovery Summary
 27. Fast 1200mV -40C Model Removal Summary
 28. Fast 1200mV -40C Model Minimum Pulse Width
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Multicorner Timing Analysis Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Board Trace Model Assignments
 39. Input Transition Times
 40. Slow Corner Signal Integrity Metrics
 41. Fast Corner Signal Integrity Metrics
 42. Setup Transfers
 43. Hold Transfers
 44. Recovery Transfers
 45. Removal Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths
 49. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 8.1 Build 163 10/28/2008 SJ Full Version ;
; Revision Name      ; one_wire                                         ;
; Device Family      ; Cyclone III                                      ;
; Device Name        ; EP3C5E144I7                                      ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Enabled                                          ;
+--------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                           ;
+------------------------------+-----------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------------------+--------------------------+----------------------------------+
; Clock Name                   ; Type      ; Period  ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master              ; Source                   ; Targets                          ;
+------------------------------+-----------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------------------+--------------------------+----------------------------------+
; altera_internal_jtag|tckutap ; Generated ; 100.000 ; 10.0 MHz   ; 0.000 ; 50.000 ;            ; 0         ; 0           ;       ;        ;           ;            ; false    ; altera_reserved_tck ; altera_internal_jtag|tck ; { altera_internal_jtag|tckutap } ;
; altera_reserved_tck          ; Base      ; 100.000 ; 10.0 MHz   ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;                     ;                          ; { altera_reserved_tck }          ;
; clk                          ; Base      ; 1.000   ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;                     ;                          ; { clk }                          ;
; reg_divided_clk[0]           ; Base      ; 1.000   ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;                     ;                          ; { reg_divided_clk[0] }           ;
+------------------------------+-----------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------------------+--------------------------+----------------------------------+


+--------------------------------------------------------------------+
; Slow 1200mV 100C Model Fmax Summary                                ;
+------------+-----------------+------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note ;
+------------+-----------------+------------------------------+------+
; 75.94 MHz  ; 75.94 MHz       ; altera_internal_jtag|tckutap ;      ;
; 170.47 MHz ; 170.47 MHz      ; clk                          ;      ;
; 171.2 MHz  ; 171.2 MHz       ; reg_divided_clk[0]           ;      ;
+------------+-----------------+------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow 1200mV 100C Model Setup Summary                  ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; reg_divided_clk[0]           ; -5.268 ; -849.857      ;
; clk                          ; -4.866 ; -180.962      ;
; altera_internal_jtag|tckutap ; -0.584 ; -7.731        ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 100C Model Hold Summary                   ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -0.280 ; -0.280        ;
; altera_internal_jtag|tckutap ; 0.036  ; 0.000         ;
; reg_divided_clk[0]           ; 0.364  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 100C Model Recovery Summary               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; reg_divided_clk[0]           ; -3.373 ; -242.591      ;
; altera_internal_jtag|tckutap ; 48.136 ; 0.000         ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 100C Model Removal Summary               ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; altera_internal_jtag|tckutap ; 1.045 ; 0.000         ;
; reg_divided_clk[0]           ; 3.759 ; 0.000         ;
+------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width                                                                                                                                                                                                                                           ;
+--------+--------------+----------------+-------+------------+--------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; CCPP  ; Type       ; Clock              ; Clock Edge ; Target                                                                                                                                                                               ;
+--------+--------------+----------------+-------+------------+--------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate  ; clk                ; Rise       ; clk                                                                                                                                                                                  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a10~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a10~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a14~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a14~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a18~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a20~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a20~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a22~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a22~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a24~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a24~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a24~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a26~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a26~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a26~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a28~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a28~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a28~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a30~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a30~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a30~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a32~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a32~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a32~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a34~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a34~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a34~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a36~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a36~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a36~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a38~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a38~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a38~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a40~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a40~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a40~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a42~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a42~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a42~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a44~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a44~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a44~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a46~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a46~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a46~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a48~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a48~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a48~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a4~porta_we_reg        ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a50~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a50~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a50~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a52~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a52~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a52~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a54~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a54~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a54~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a56~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a56~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a56~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a58~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a58~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a58~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a60~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a60~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a60~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a62~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a62~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a62~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a64~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a64~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a64~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a66~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a66~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a66~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a68~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a68~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a68~porta_we_reg       ;
+--------+--------------+----------------+-------+------------+--------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                           ;
+---------------------+---------------------+-------+-------+------------+------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+---------------------+---------------------+-------+-------+------------+------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 2.914 ; 3.056 ; Rise       ; altera_internal_jtag|tckutap ;
; altera_reserved_tms ; altera_reserved_tck ; 8.652 ; 8.724 ; Rise       ; altera_internal_jtag|tckutap ;
; led_port            ; clk                 ; 4.014 ; 4.441 ; Rise       ; clk                          ;
; led_port            ; reg_divided_clk[0]  ; 2.747 ; 3.095 ; Rise       ; reg_divided_clk[0]           ;
+---------------------+---------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+---------------------+---------------------+--------+--------+------------+------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+---------------------+---------------------+--------+--------+------------+------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.336  ; 0.198  ; Rise       ; altera_internal_jtag|tckutap ;
; altera_reserved_tms ; altera_reserved_tck ; -1.787 ; -1.919 ; Rise       ; altera_internal_jtag|tckutap ;
; led_port            ; clk                 ; -2.228 ; -2.602 ; Rise       ; clk                          ;
; led_port            ; reg_divided_clk[0]  ; -2.292 ; -2.617 ; Rise       ; reg_divided_clk[0]           ;
+---------------------+---------------------+--------+--------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+---------------------+---------------------+--------+--------+------------+------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+---------------------+---------------------+--------+--------+------------+------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 11.990 ; 12.636 ; Fall       ; altera_internal_jtag|tckutap ;
; b_count             ; clk                 ; 6.486  ; 6.461  ; Rise       ; clk                          ;
; error               ; clk                 ; 6.165  ; 6.119  ; Rise       ; clk                          ;
; led_port            ; clk                 ; 6.991  ; 7.015  ; Rise       ; clk                          ;
; mpcd[*]             ; clk                 ; 7.185  ; 7.178  ; Rise       ; clk                          ;
;  mpcd[15]           ; clk                 ; 7.185  ; 7.178  ; Rise       ; clk                          ;
; ssss[*]             ; clk                 ; 6.876  ; 6.882  ; Rise       ; clk                          ;
;  ssss[0]            ; clk                 ; 6.220  ; 6.216  ; Rise       ; clk                          ;
;  ssss[1]            ; clk                 ; 5.976  ; 5.971  ; Rise       ; clk                          ;
;  ssss[2]            ; clk                 ; 6.482  ; 6.423  ; Rise       ; clk                          ;
;  ssss[3]            ; clk                 ; 6.261  ; 6.260  ; Rise       ; clk                          ;
;  ssss[4]            ; clk                 ; 6.876  ; 6.882  ; Rise       ; clk                          ;
;  ssss[5]            ; clk                 ; 6.791  ; 6.716  ; Rise       ; clk                          ;
;  ssss[6]            ; clk                 ; 6.146  ; 6.144  ; Rise       ; clk                          ;
;  ssss[7]            ; clk                 ; 6.191  ; 6.168  ; Rise       ; clk                          ;
; state_out[*]        ; clk                 ; 8.696  ; 8.761  ; Rise       ; clk                          ;
;  state_out[0]       ; clk                 ; 8.503  ; 8.564  ; Rise       ; clk                          ;
;  state_out[1]       ; clk                 ; 7.852  ; 7.878  ; Rise       ; clk                          ;
;  state_out[2]       ; clk                 ; 8.696  ; 8.761  ; Rise       ; clk                          ;
;  state_out[3]       ; clk                 ; 8.142  ; 8.086  ; Rise       ; clk                          ;
; divided_clk         ; reg_divided_clk[0]  ; 3.167  ;        ; Rise       ; reg_divided_clk[0]           ;
; divided_clk         ; reg_divided_clk[0]  ;        ; 3.184  ; Fall       ; reg_divided_clk[0]           ;
+---------------------+---------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+---------------------+---------------------+-------+--------+------------+------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall   ; Clock Edge ; Clock Reference              ;
+---------------------+---------------------+-------+--------+------------+------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 9.751 ; 10.398 ; Fall       ; altera_internal_jtag|tckutap ;
; b_count             ; clk                 ; 6.337 ; 6.312  ; Rise       ; clk                          ;
; error               ; clk                 ; 6.032 ; 5.987  ; Rise       ; clk                          ;
; led_port            ; clk                 ; 6.821 ; 6.844  ; Rise       ; clk                          ;
; mpcd[*]             ; clk                 ; 7.009 ; 7.001  ; Rise       ; clk                          ;
;  mpcd[15]           ; clk                 ; 7.009 ; 7.001  ; Rise       ; clk                          ;
; ssss[*]             ; clk                 ; 5.850 ; 5.845  ; Rise       ; clk                          ;
;  ssss[0]            ; clk                 ; 6.083 ; 6.077  ; Rise       ; clk                          ;
;  ssss[1]            ; clk                 ; 5.850 ; 5.845  ; Rise       ; clk                          ;
;  ssss[2]            ; clk                 ; 6.334 ; 6.277  ; Rise       ; clk                          ;
;  ssss[3]            ; clk                 ; 6.121 ; 6.120  ; Rise       ; clk                          ;
;  ssss[4]            ; clk                 ; 6.712 ; 6.716  ; Rise       ; clk                          ;
;  ssss[5]            ; clk                 ; 6.633 ; 6.561  ; Rise       ; clk                          ;
;  ssss[6]            ; clk                 ; 6.011 ; 6.008  ; Rise       ; clk                          ;
;  ssss[7]            ; clk                 ; 6.055 ; 6.031  ; Rise       ; clk                          ;
; state_out[*]        ; clk                 ; 7.087 ; 7.046  ; Rise       ; clk                          ;
;  state_out[0]       ; clk                 ; 7.655 ; 7.707  ; Rise       ; clk                          ;
;  state_out[1]       ; clk                 ; 7.087 ; 7.046  ; Rise       ; clk                          ;
;  state_out[2]       ; clk                 ; 8.056 ; 8.154  ; Rise       ; clk                          ;
;  state_out[3]       ; clk                 ; 7.714 ; 7.654  ; Rise       ; clk                          ;
; divided_clk         ; reg_divided_clk[0]  ; 3.132 ;        ; Rise       ; reg_divided_clk[0]           ;
; divided_clk         ; reg_divided_clk[0]  ;       ; 3.147  ; Fall       ; reg_divided_clk[0]           ;
+---------------------+---------------------+-------+--------+------------+------------------------------+


+--------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                ;
+------------+-----------------+------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note ;
+------------+-----------------+------------------------------+------+
; 88.23 MHz  ; 88.23 MHz       ; altera_internal_jtag|tckutap ;      ;
; 190.33 MHz ; 190.33 MHz      ; clk                          ;      ;
; 194.51 MHz ; 194.51 MHz      ; reg_divided_clk[0]           ;      ;
+------------+-----------------+------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow 1200mV -40C Model Setup Summary                  ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; reg_divided_clk[0]           ; -4.602 ; -717.186      ;
; clk                          ; -4.254 ; -157.652      ;
; altera_internal_jtag|tckutap ; -0.430 ; -1.835        ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV -40C Model Hold Summary                   ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -0.302 ; -0.302        ;
; altera_internal_jtag|tckutap ; -0.040 ; -0.040        ;
; reg_divided_clk[0]           ; 0.344  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV -40C Model Recovery Summary               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; reg_divided_clk[0]           ; -2.837 ; -203.960      ;
; altera_internal_jtag|tckutap ; 48.536 ; 0.000         ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV -40C Model Removal Summary               ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; altera_internal_jtag|tckutap ; 0.913 ; 0.000         ;
; reg_divided_clk[0]           ; 3.301 ; 0.000         ;
+------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width                                                                                                                                                                                                                                           ;
+--------+--------------+----------------+-------+------------+--------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; CCPP  ; Type       ; Clock              ; Clock Edge ; Target                                                                                                                                                                               ;
+--------+--------------+----------------+-------+------------+--------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate  ; clk                ; Rise       ; clk                                                                                                                                                                                  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a10~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a10~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a14~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a14~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a18~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a20~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a20~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a22~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a22~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a24~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a24~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a24~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a26~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a26~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a26~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a28~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a28~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a28~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a30~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a30~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a30~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a32~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a32~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a32~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a34~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a34~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a34~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a36~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a36~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a36~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a38~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a38~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a38~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a40~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a40~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a40~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a42~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a42~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a42~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a44~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a44~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a44~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a46~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a46~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a46~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a48~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a48~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a48~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a4~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a50~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a50~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a50~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a52~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a52~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a52~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a54~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a54~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a54~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a56~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a56~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a56~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a58~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a58~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a58~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a60~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a60~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a60~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a62~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a62~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a62~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a64~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a64~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a64~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a66~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a66~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a66~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a68~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a68~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4bp3:auto_generated|ram_block1a68~porta_we_reg       ;
+--------+--------------+----------------+-------+------------+--------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                           ;
+---------------------+---------------------+-------+-------+------------+------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+---------------------+---------------------+-------+-------+------------+------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 2.927 ; 3.060 ; Rise       ; altera_internal_jtag|tckutap ;
; altera_reserved_tms ; altera_reserved_tck ; 8.398 ; 8.416 ; Rise       ; altera_internal_jtag|tckutap ;
; led_port            ; clk                 ; 3.371 ; 3.686 ; Rise       ; clk                          ;
; led_port            ; reg_divided_clk[0]  ; 2.353 ; 2.547 ; Rise       ; reg_divided_clk[0]           ;
+---------------------+---------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+---------------------+---------------------+--------+--------+------------+------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+---------------------+---------------------+--------+--------+------------+------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.137  ; -0.102 ; Rise       ; altera_internal_jtag|tckutap ;
; altera_reserved_tms ; altera_reserved_tck ; -1.942 ; -2.197 ; Rise       ; altera_internal_jtag|tckutap ;
; led_port            ; clk                 ; -1.833 ; -2.006 ; Rise       ; clk                          ;
; led_port            ; reg_divided_clk[0]  ; -1.957 ; -2.137 ; Rise       ; reg_divided_clk[0]           ;
+---------------------+---------------------+--------+--------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+---------------------+---------------------+--------+--------+------------+------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+---------------------+---------------------+--------+--------+------------+------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 11.429 ; 11.995 ; Fall       ; altera_internal_jtag|tckutap ;
; b_count             ; clk                 ; 6.101  ; 5.975  ; Rise       ; clk                          ;
; error               ; clk                 ; 5.802  ; 5.665  ; Rise       ; clk                          ;
; led_port            ; clk                 ; 6.428  ; 6.589  ; Rise       ; clk                          ;
; mpcd[*]             ; clk                 ; 6.727  ; 6.600  ; Rise       ; clk                          ;
;  mpcd[15]           ; clk                 ; 6.727  ; 6.600  ; Rise       ; clk                          ;
; ssss[*]             ; clk                 ; 6.444  ; 6.333  ; Rise       ; clk                          ;
;  ssss[0]            ; clk                 ; 5.852  ; 5.770  ; Rise       ; clk                          ;
;  ssss[1]            ; clk                 ; 5.625  ; 5.537  ; Rise       ; clk                          ;
;  ssss[2]            ; clk                 ; 6.081  ; 5.943  ; Rise       ; clk                          ;
;  ssss[3]            ; clk                 ; 5.883  ; 5.798  ; Rise       ; clk                          ;
;  ssss[4]            ; clk                 ; 6.444  ; 6.333  ; Rise       ; clk                          ;
;  ssss[5]            ; clk                 ; 6.363  ; 6.189  ; Rise       ; clk                          ;
;  ssss[6]            ; clk                 ; 5.786  ; 5.703  ; Rise       ; clk                          ;
;  ssss[7]            ; clk                 ; 5.818  ; 5.689  ; Rise       ; clk                          ;
; state_out[*]        ; clk                 ; 8.084  ; 8.033  ; Rise       ; clk                          ;
;  state_out[0]       ; clk                 ; 7.714  ; 8.033  ; Rise       ; clk                          ;
;  state_out[1]       ; clk                 ; 7.189  ; 7.368  ; Rise       ; clk                          ;
;  state_out[2]       ; clk                 ; 8.084  ; 8.010  ; Rise       ; clk                          ;
;  state_out[3]       ; clk                 ; 7.627  ; 7.347  ; Rise       ; clk                          ;
; divided_clk         ; reg_divided_clk[0]  ; 3.088  ;        ; Rise       ; reg_divided_clk[0]           ;
; divided_clk         ; reg_divided_clk[0]  ;        ; 3.059  ; Fall       ; reg_divided_clk[0]           ;
+---------------------+---------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+---------------------+---------------------+-------+-------+------------+------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+---------------------+---------------------+-------+-------+------------+------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 9.233 ; 9.805 ; Fall       ; altera_internal_jtag|tckutap ;
; b_count             ; clk                 ; 5.968 ; 5.845 ; Rise       ; clk                          ;
; error               ; clk                 ; 5.685 ; 5.552 ; Rise       ; clk                          ;
; led_port            ; clk                 ; 6.282 ; 6.437 ; Rise       ; clk                          ;
; mpcd[*]             ; clk                 ; 6.569 ; 6.446 ; Rise       ; clk                          ;
;  mpcd[15]           ; clk                 ; 6.569 ; 6.446 ; Rise       ; clk                          ;
; ssss[*]             ; clk                 ; 5.514 ; 5.430 ; Rise       ; clk                          ;
;  ssss[0]            ; clk                 ; 5.731 ; 5.650 ; Rise       ; clk                          ;
;  ssss[1]            ; clk                 ; 5.514 ; 5.430 ; Rise       ; clk                          ;
;  ssss[2]            ; clk                 ; 5.950 ; 5.816 ; Rise       ; clk                          ;
;  ssss[3]            ; clk                 ; 5.760 ; 5.677 ; Rise       ; clk                          ;
;  ssss[4]            ; clk                 ; 6.298 ; 6.190 ; Rise       ; clk                          ;
;  ssss[5]            ; clk                 ; 6.223 ; 6.055 ; Rise       ; clk                          ;
;  ssss[6]            ; clk                 ; 5.666 ; 5.586 ; Rise       ; clk                          ;
;  ssss[7]            ; clk                 ; 5.697 ; 5.573 ; Rise       ; clk                          ;
; state_out[*]        ; clk                 ; 6.542 ; 6.581 ; Rise       ; clk                          ;
;  state_out[0]       ; clk                 ; 6.983 ; 7.249 ; Rise       ; clk                          ;
;  state_out[1]       ; clk                 ; 6.542 ; 6.581 ; Rise       ; clk                          ;
;  state_out[2]       ; clk                 ; 7.493 ; 7.466 ; Rise       ; clk                          ;
;  state_out[3]       ; clk                 ; 7.235 ; 6.989 ; Rise       ; clk                          ;
; divided_clk         ; reg_divided_clk[0]  ; 3.056 ;       ; Rise       ; reg_divided_clk[0]           ;
; divided_clk         ; reg_divided_clk[0]  ;       ; 3.028 ; Fall       ; reg_divided_clk[0]           ;
+---------------------+---------------------+-------+-------+------------+------------------------------+


+-------------------------------------------------------+
; Fast 1200mV -40C Model Setup Summary                  ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; reg_divided_clk[0]           ; -2.022 ; -227.655      ;
; clk                          ; -1.737 ; -60.073       ;
; altera_internal_jtag|tckutap ; 0.293  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast 1200mV -40C Model Hold Summary                   ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -0.239 ; -0.239        ;
; altera_internal_jtag|tckutap ; -0.137 ; -1.008        ;
; reg_divided_clk[0]           ; 0.135  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast 1200mV -40C Model Recovery Summary               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; reg_divided_clk[0]           ; -1.165 ; -83.736       ;
; altera_internal_jtag|tckutap ; 48.997 ; 0.000         ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Fast 1200mV -40C Model Removal Summary               ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; altera_internal_jtag|tckutap ; 0.487 ; 0.000         ;
; reg_divided_clk[0]           ; 1.854 ; 0.000         ;
+------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width                                                                                                                                                       ;
+--------+--------------+----------------+-------+------------+--------------------+------------+--------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; CCPP  ; Type       ; Clock              ; Clock Edge ; Target                                                                                           ;
+--------+--------------+----------------+-------+------------+--------------------+------------+--------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate  ; clk                ; Rise       ; clk                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; bit_counter[0]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; bit_counter[1]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; bit_counter[2]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; byte_counter[0]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; byte_counter[1]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; byte_counter[2]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; byte_counter[3]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; counter_divider[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; counter_divider[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; counter_divider[2]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; counter_divider[3]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; counter_divider[4]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; ctrl_reg[0]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; err_reg[0]                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; input_byte[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; input_byte[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; input_byte[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; input_byte[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; input_byte[4]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; input_byte[5]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; input_byte[6]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; input_byte[7]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; oe[0]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; presence_first_counter[0]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; presence_first_counter[10]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; presence_first_counter[11]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; presence_first_counter[12]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; presence_first_counter[13]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; presence_first_counter[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; presence_first_counter[2]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; presence_first_counter[3]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; presence_first_counter[4]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; presence_first_counter[5]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; presence_first_counter[6]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; presence_first_counter[7]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; presence_first_counter[8]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; presence_first_counter[9]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; clk                ; Rise       ; reg_divided_clk[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][0]  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][10] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][11] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][12] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][13] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][14] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][15] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][16] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][17] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][18] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][19] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][1]  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][20] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][21] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][22] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][23] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][24] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][25] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][26] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][27] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][28] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][29] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][2]  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][30] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][31] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][32] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][33] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][34] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][35] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][36] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][37] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][38] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][39] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][3]  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][40] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][41] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][42] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][43] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][44] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][45] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][46] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][47] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][48] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][49] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][4]  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][50] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][51] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][52] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][53] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][54] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][55] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][56] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][57] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][58] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][59] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][5]  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][60] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][61] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][62] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][63] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; reg_divided_clk[0] ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][64] ;
+--------+--------------+----------------+-------+------------+--------------------+------------+--------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                           ;
+---------------------+---------------------+-------+-------+------------+------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+---------------------+---------------------+-------+-------+------------+------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 1.110 ; 1.445 ; Rise       ; altera_internal_jtag|tckutap ;
; altera_reserved_tms ; altera_reserved_tck ; 3.565 ; 3.957 ; Rise       ; altera_internal_jtag|tckutap ;
; led_port            ; clk                 ; 1.937 ; 2.471 ; Rise       ; clk                          ;
; led_port            ; reg_divided_clk[0]  ; 1.304 ; 1.900 ; Rise       ; reg_divided_clk[0]           ;
+---------------------+---------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+---------------------+---------------------+--------+--------+------------+------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+---------------------+---------------------+--------+--------+------------+------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.321  ; 0.062  ; Rise       ; altera_internal_jtag|tckutap ;
; altera_reserved_tms ; altera_reserved_tck ; -0.578 ; -0.830 ; Rise       ; altera_internal_jtag|tckutap ;
; led_port            ; clk                 ; -1.045 ; -1.637 ; Rise       ; clk                          ;
; led_port            ; reg_divided_clk[0]  ; -1.091 ; -1.672 ; Rise       ; reg_divided_clk[0]           ;
+---------------------+---------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+---------------------+---------------------+-------+-------+------------+------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+---------------------+---------------------+-------+-------+------------+------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 5.691 ; 6.171 ; Fall       ; altera_internal_jtag|tckutap ;
; b_count             ; clk                 ; 3.179 ; 3.294 ; Rise       ; clk                          ;
; error               ; clk                 ; 2.999 ; 3.084 ; Rise       ; clk                          ;
; led_port            ; clk                 ; 3.576 ; 3.442 ; Rise       ; clk                          ;
; mpcd[*]             ; clk                 ; 3.507 ; 3.673 ; Rise       ; clk                          ;
;  mpcd[15]           ; clk                 ; 3.507 ; 3.673 ; Rise       ; clk                          ;
; ssss[*]             ; clk                 ; 3.371 ; 3.502 ; Rise       ; clk                          ;
;  ssss[0]            ; clk                 ; 3.061 ; 3.165 ; Rise       ; clk                          ;
;  ssss[1]            ; clk                 ; 2.925 ; 3.015 ; Rise       ; clk                          ;
;  ssss[2]            ; clk                 ; 3.162 ; 3.270 ; Rise       ; clk                          ;
;  ssss[3]            ; clk                 ; 3.078 ; 3.173 ; Rise       ; clk                          ;
;  ssss[4]            ; clk                 ; 3.371 ; 3.502 ; Rise       ; clk                          ;
;  ssss[5]            ; clk                 ; 3.283 ; 3.405 ; Rise       ; clk                          ;
;  ssss[6]            ; clk                 ; 3.026 ; 3.114 ; Rise       ; clk                          ;
;  ssss[7]            ; clk                 ; 3.018 ; 3.102 ; Rise       ; clk                          ;
; state_out[*]        ; clk                 ; 4.342 ; 4.632 ; Rise       ; clk                          ;
;  state_out[0]       ; clk                 ; 4.303 ; 4.085 ; Rise       ; clk                          ;
;  state_out[1]       ; clk                 ; 3.998 ; 3.831 ; Rise       ; clk                          ;
;  state_out[2]       ; clk                 ; 4.342 ; 4.632 ; Rise       ; clk                          ;
;  state_out[3]       ; clk                 ; 3.911 ; 4.094 ; Rise       ; clk                          ;
; divided_clk         ; reg_divided_clk[0]  ; 1.619 ;       ; Rise       ; reg_divided_clk[0]           ;
; divided_clk         ; reg_divided_clk[0]  ;       ; 1.700 ; Fall       ; reg_divided_clk[0]           ;
+---------------------+---------------------+-------+-------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+---------------------+---------------------+-------+-------+------------+------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+---------------------+---------------------+-------+-------+------------+------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 4.555 ; 5.031 ; Fall       ; altera_internal_jtag|tckutap ;
; b_count             ; clk                 ; 3.108 ; 3.218 ; Rise       ; clk                          ;
; error               ; clk                 ; 2.936 ; 3.019 ; Rise       ; clk                          ;
; led_port            ; clk                 ; 3.489 ; 3.360 ; Rise       ; clk                          ;
; mpcd[*]             ; clk                 ; 3.422 ; 3.582 ; Rise       ; clk                          ;
;  mpcd[15]           ; clk                 ; 3.422 ; 3.582 ; Rise       ; clk                          ;
; ssss[*]             ; clk                 ; 2.865 ; 2.953 ; Rise       ; clk                          ;
;  ssss[0]            ; clk                 ; 2.995 ; 3.095 ; Rise       ; clk                          ;
;  ssss[1]            ; clk                 ; 2.865 ; 2.953 ; Rise       ; clk                          ;
;  ssss[2]            ; clk                 ; 3.092 ; 3.196 ; Rise       ; clk                          ;
;  ssss[3]            ; clk                 ; 3.011 ; 3.103 ; Rise       ; clk                          ;
;  ssss[4]            ; clk                 ; 3.292 ; 3.418 ; Rise       ; clk                          ;
;  ssss[5]            ; clk                 ; 3.208 ; 3.327 ; Rise       ; clk                          ;
;  ssss[6]            ; clk                 ; 2.960 ; 3.046 ; Rise       ; clk                          ;
;  ssss[7]            ; clk                 ; 2.953 ; 3.034 ; Rise       ; clk                          ;
; state_out[*]        ; clk                 ; 3.546 ; 3.445 ; Rise       ; clk                          ;
;  state_out[0]       ; clk                 ; 3.881 ; 3.689 ; Rise       ; clk                          ;
;  state_out[1]       ; clk                 ; 3.546 ; 3.445 ; Rise       ; clk                          ;
;  state_out[2]       ; clk                 ; 4.030 ; 4.286 ; Rise       ; clk                          ;
;  state_out[3]       ; clk                 ; 3.716 ; 3.886 ; Rise       ; clk                          ;
; divided_clk         ; reg_divided_clk[0]  ; 1.602 ;       ; Rise       ; reg_divided_clk[0]           ;
; divided_clk         ; reg_divided_clk[0]  ;       ; 1.682 ; Fall       ; reg_divided_clk[0]           ;
+---------------------+---------------------+-------+-------+------------+------------------------------+


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+-------------------------------+----------+--------+----------+---------+---------------------+
; Clock                         ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack              ; -5.268   ; -0.302 ; -3.373   ; 0.0     ; -3.000              ;
;  altera_internal_jtag|tckutap ; -0.584   ; -0.137 ; 48.136   ; 0.487   ; N/A                 ;
;  clk                          ; -4.866   ; -0.302 ; N/A      ; N/A     ; N/A                 ;
;  reg_divided_clk[0]           ; -5.268   ; 0.135  ; -3.373   ; 1.854   ; N/A                 ;
; Design-wide TNS               ; -1038.55 ; -1.247 ; -242.591 ; 0.0     ; N/A                 ;
;  altera_internal_jtag|tckutap ; -7.731   ; -1.008 ; 0.000    ; 0.000   ; N/A                 ;
;  clk                          ; -180.962 ; -0.302 ; N/A      ; N/A     ; N/A                 ;
;  reg_divided_clk[0]           ; -849.857 ; 0.000  ; -242.591 ; 0.000   ; N/A                 ;
+-------------------------------+----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                           ;
+---------------------+---------------------+-------+-------+------------+------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+---------------------+---------------------+-------+-------+------------+------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 2.927 ; 3.060 ; Rise       ; altera_internal_jtag|tckutap ;
; altera_reserved_tms ; altera_reserved_tck ; 8.652 ; 8.724 ; Rise       ; altera_internal_jtag|tckutap ;
; led_port            ; clk                 ; 4.014 ; 4.441 ; Rise       ; clk                          ;
; led_port            ; reg_divided_clk[0]  ; 2.747 ; 3.095 ; Rise       ; reg_divided_clk[0]           ;
+---------------------+---------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+---------------------+---------------------+--------+--------+------------+------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+---------------------+---------------------+--------+--------+------------+------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.336  ; 0.198  ; Rise       ; altera_internal_jtag|tckutap ;
; altera_reserved_tms ; altera_reserved_tck ; -0.578 ; -0.830 ; Rise       ; altera_internal_jtag|tckutap ;
; led_port            ; clk                 ; -1.045 ; -1.637 ; Rise       ; clk                          ;
; led_port            ; reg_divided_clk[0]  ; -1.091 ; -1.672 ; Rise       ; reg_divided_clk[0]           ;
+---------------------+---------------------+--------+--------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+---------------------+---------------------+--------+--------+------------+------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+---------------------+---------------------+--------+--------+------------+------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 11.990 ; 12.636 ; Fall       ; altera_internal_jtag|tckutap ;
; b_count             ; clk                 ; 6.486  ; 6.461  ; Rise       ; clk                          ;
; error               ; clk                 ; 6.165  ; 6.119  ; Rise       ; clk                          ;
; led_port            ; clk                 ; 6.991  ; 7.015  ; Rise       ; clk                          ;
; mpcd[*]             ; clk                 ; 7.185  ; 7.178  ; Rise       ; clk                          ;
;  mpcd[15]           ; clk                 ; 7.185  ; 7.178  ; Rise       ; clk                          ;
; ssss[*]             ; clk                 ; 6.876  ; 6.882  ; Rise       ; clk                          ;
;  ssss[0]            ; clk                 ; 6.220  ; 6.216  ; Rise       ; clk                          ;
;  ssss[1]            ; clk                 ; 5.976  ; 5.971  ; Rise       ; clk                          ;
;  ssss[2]            ; clk                 ; 6.482  ; 6.423  ; Rise       ; clk                          ;
;  ssss[3]            ; clk                 ; 6.261  ; 6.260  ; Rise       ; clk                          ;
;  ssss[4]            ; clk                 ; 6.876  ; 6.882  ; Rise       ; clk                          ;
;  ssss[5]            ; clk                 ; 6.791  ; 6.716  ; Rise       ; clk                          ;
;  ssss[6]            ; clk                 ; 6.146  ; 6.144  ; Rise       ; clk                          ;
;  ssss[7]            ; clk                 ; 6.191  ; 6.168  ; Rise       ; clk                          ;
; state_out[*]        ; clk                 ; 8.696  ; 8.761  ; Rise       ; clk                          ;
;  state_out[0]       ; clk                 ; 8.503  ; 8.564  ; Rise       ; clk                          ;
;  state_out[1]       ; clk                 ; 7.852  ; 7.878  ; Rise       ; clk                          ;
;  state_out[2]       ; clk                 ; 8.696  ; 8.761  ; Rise       ; clk                          ;
;  state_out[3]       ; clk                 ; 8.142  ; 8.086  ; Rise       ; clk                          ;
; divided_clk         ; reg_divided_clk[0]  ; 3.167  ;        ; Rise       ; reg_divided_clk[0]           ;
; divided_clk         ; reg_divided_clk[0]  ;        ; 3.184  ; Fall       ; reg_divided_clk[0]           ;
+---------------------+---------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+---------------------+---------------------+-------+-------+------------+------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+---------------------+---------------------+-------+-------+------------+------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 4.555 ; 5.031 ; Fall       ; altera_internal_jtag|tckutap ;
; b_count             ; clk                 ; 3.108 ; 3.218 ; Rise       ; clk                          ;
; error               ; clk                 ; 2.936 ; 3.019 ; Rise       ; clk                          ;
; led_port            ; clk                 ; 3.489 ; 3.360 ; Rise       ; clk                          ;
; mpcd[*]             ; clk                 ; 3.422 ; 3.582 ; Rise       ; clk                          ;
;  mpcd[15]           ; clk                 ; 3.422 ; 3.582 ; Rise       ; clk                          ;
; ssss[*]             ; clk                 ; 2.865 ; 2.953 ; Rise       ; clk                          ;
;  ssss[0]            ; clk                 ; 2.995 ; 3.095 ; Rise       ; clk                          ;
;  ssss[1]            ; clk                 ; 2.865 ; 2.953 ; Rise       ; clk                          ;
;  ssss[2]            ; clk                 ; 3.092 ; 3.196 ; Rise       ; clk                          ;
;  ssss[3]            ; clk                 ; 3.011 ; 3.103 ; Rise       ; clk                          ;
;  ssss[4]            ; clk                 ; 3.292 ; 3.418 ; Rise       ; clk                          ;
;  ssss[5]            ; clk                 ; 3.208 ; 3.327 ; Rise       ; clk                          ;
;  ssss[6]            ; clk                 ; 2.960 ; 3.046 ; Rise       ; clk                          ;
;  ssss[7]            ; clk                 ; 2.953 ; 3.034 ; Rise       ; clk                          ;
; state_out[*]        ; clk                 ; 3.546 ; 3.445 ; Rise       ; clk                          ;
;  state_out[0]       ; clk                 ; 3.881 ; 3.689 ; Rise       ; clk                          ;
;  state_out[1]       ; clk                 ; 3.546 ; 3.445 ; Rise       ; clk                          ;
;  state_out[2]       ; clk                 ; 4.030 ; 4.286 ; Rise       ; clk                          ;
;  state_out[3]       ; clk                 ; 3.716 ; 3.886 ; Rise       ; clk                          ;
; divided_clk         ; reg_divided_clk[0]  ; 1.602 ;       ; Rise       ; reg_divided_clk[0]           ;
; divided_clk         ; reg_divided_clk[0]  ;       ; 1.682 ; Fall       ; reg_divided_clk[0]           ;
+---------------------+---------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin                 ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; state_out[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; state_out[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; state_out[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; state_out[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; synchro_success_out ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ssss[7]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ssss[6]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ssss[5]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ssss[4]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ssss[3]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ssss[2]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ssss[1]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ssss[0]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; b_count             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; by_count            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; divided_clk         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; test_2_byte         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; test_synchro        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; mpcd[15]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; mpcd[14]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; mpcd[13]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; mpcd[12]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; mpcd[11]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; mpcd[10]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; mpcd[9]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; mpcd[8]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; mpcd[7]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; mpcd[6]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; mpcd[5]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; mpcd[4]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; mpcd[3]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; mpcd[2]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; mpcd[1]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; mpcd[0]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; tocntr              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; error               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_port            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; altera_reserved_tdo ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; led_port                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; altera_reserved_tms     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; altera_reserved_tck     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; altera_reserved_tdi     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; state_out[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-007 V                  ; 2.34 V              ; -0.00862 V          ; 0.126 V                              ; 0.038 V                              ; 6.76e-010 s                 ; 6.44e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-007 V                 ; 2.34 V             ; -0.00862 V         ; 0.126 V                             ; 0.038 V                             ; 6.76e-010 s                ; 6.44e-010 s                ; Yes                       ; Yes                       ;
; state_out[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-006 V                  ; 2.35 V              ; -0.00921 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-010 s                 ; 4.64e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-006 V                 ; 2.35 V             ; -0.00921 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-010 s                ; 4.64e-010 s                ; Yes                       ; Yes                       ;
; state_out[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-006 V                  ; 2.35 V              ; -0.00921 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-010 s                 ; 4.64e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-006 V                 ; 2.35 V             ; -0.00921 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-010 s                ; 4.64e-010 s                ; Yes                       ; Yes                       ;
; state_out[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-006 V                  ; 2.35 V              ; -0.00921 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-010 s                 ; 4.64e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-006 V                 ; 2.35 V             ; -0.00921 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-010 s                ; 4.64e-010 s                ; Yes                       ; Yes                       ;
; synchro_success_out ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-006 V                  ; 2.33 V              ; -0.0026 V           ; 0.097 V                              ; 0.068 V                              ; 3.61e-009 s                 ; 3.44e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-006 V                 ; 2.33 V             ; -0.0026 V          ; 0.097 V                             ; 0.068 V                             ; 3.61e-009 s                ; 3.44e-009 s                ; Yes                       ; Yes                       ;
; ssss[7]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-006 V                  ; 2.35 V              ; -0.00921 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-010 s                 ; 4.64e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-006 V                 ; 2.35 V             ; -0.00921 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-010 s                ; 4.64e-010 s                ; Yes                       ; Yes                       ;
; ssss[6]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-006 V                  ; 2.35 V              ; -0.00921 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-010 s                 ; 4.64e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-006 V                 ; 2.35 V             ; -0.00921 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-010 s                ; 4.64e-010 s                ; Yes                       ; Yes                       ;
; ssss[5]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-007 V                  ; 2.34 V              ; -0.00862 V          ; 0.126 V                              ; 0.038 V                              ; 6.76e-010 s                 ; 6.44e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-007 V                 ; 2.34 V             ; -0.00862 V         ; 0.126 V                             ; 0.038 V                             ; 6.76e-010 s                ; 6.44e-010 s                ; Yes                       ; Yes                       ;
; ssss[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-006 V                  ; 2.35 V              ; -0.00921 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-010 s                 ; 4.64e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-006 V                 ; 2.35 V             ; -0.00921 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-010 s                ; 4.64e-010 s                ; Yes                       ; Yes                       ;
; ssss[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-006 V                  ; 2.35 V              ; -0.00921 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-010 s                 ; 4.64e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-006 V                 ; 2.35 V             ; -0.00921 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-010 s                ; 4.64e-010 s                ; Yes                       ; Yes                       ;
; ssss[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-006 V                  ; 2.35 V              ; -0.00921 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-010 s                 ; 4.64e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-006 V                 ; 2.35 V             ; -0.00921 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-010 s                ; 4.64e-010 s                ; Yes                       ; Yes                       ;
; ssss[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-007 V                  ; 2.34 V              ; -0.00862 V          ; 0.126 V                              ; 0.038 V                              ; 6.76e-010 s                 ; 6.44e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-007 V                 ; 2.34 V             ; -0.00862 V         ; 0.126 V                             ; 0.038 V                             ; 6.76e-010 s                ; 6.44e-010 s                ; Yes                       ; Yes                       ;
; ssss[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-006 V                  ; 2.35 V              ; -0.00921 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-010 s                 ; 4.64e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-006 V                 ; 2.35 V             ; -0.00921 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-010 s                ; 4.64e-010 s                ; Yes                       ; Yes                       ;
; b_count             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-006 V                  ; 2.35 V              ; -0.00921 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-010 s                 ; 4.64e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-006 V                 ; 2.35 V             ; -0.00921 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-010 s                ; 4.64e-010 s                ; Yes                       ; Yes                       ;
; by_count            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-006 V                  ; 2.35 V              ; -0.00921 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-010 s                 ; 4.64e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-006 V                 ; 2.35 V             ; -0.00921 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-010 s                ; 4.64e-010 s                ; Yes                       ; Yes                       ;
; divided_clk         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-007 V                  ; 2.34 V              ; -0.00862 V          ; 0.126 V                              ; 0.038 V                              ; 6.76e-010 s                 ; 6.44e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-007 V                 ; 2.34 V             ; -0.00862 V         ; 0.126 V                             ; 0.038 V                             ; 6.76e-010 s                ; 6.44e-010 s                ; Yes                       ; Yes                       ;
; test_2_byte         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-006 V                  ; 2.35 V              ; -0.00921 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-010 s                 ; 4.64e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-006 V                 ; 2.35 V             ; -0.00921 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-010 s                ; 4.64e-010 s                ; Yes                       ; Yes                       ;
; test_synchro        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-006 V                  ; 2.35 V              ; -0.00921 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-010 s                 ; 4.64e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-006 V                 ; 2.35 V             ; -0.00921 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-010 s                ; 4.64e-010 s                ; Yes                       ; Yes                       ;
; mpcd[15]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-006 V                  ; 2.35 V              ; -0.00921 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-010 s                 ; 4.64e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-006 V                 ; 2.35 V             ; -0.00921 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-010 s                ; 4.64e-010 s                ; Yes                       ; Yes                       ;
; mpcd[14]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-006 V                  ; 2.35 V              ; -0.00921 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-010 s                 ; 4.64e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-006 V                 ; 2.35 V             ; -0.00921 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-010 s                ; 4.64e-010 s                ; Yes                       ; Yes                       ;
; mpcd[13]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-007 V                  ; 2.35 V              ; -0.0054 V           ; 0.115 V                              ; 0.008 V                              ; 4.62e-010 s                 ; 4.5e-010 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-007 V                 ; 2.35 V             ; -0.0054 V          ; 0.115 V                             ; 0.008 V                             ; 4.62e-010 s                ; 4.5e-010 s                 ; Yes                       ; Yes                       ;
; mpcd[12]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-006 V                  ; 2.35 V              ; -0.00921 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-010 s                 ; 4.64e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-006 V                 ; 2.35 V             ; -0.00921 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-010 s                ; 4.64e-010 s                ; Yes                       ; Yes                       ;
; mpcd[11]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-006 V                  ; 2.35 V              ; -0.00921 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-010 s                 ; 4.64e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-006 V                 ; 2.35 V             ; -0.00921 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-010 s                ; 4.64e-010 s                ; Yes                       ; Yes                       ;
; mpcd[10]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-006 V                  ; 2.35 V              ; -0.00921 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-010 s                 ; 4.64e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-006 V                 ; 2.35 V             ; -0.00921 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-010 s                ; 4.64e-010 s                ; Yes                       ; Yes                       ;
; mpcd[9]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-006 V                  ; 2.35 V              ; -0.00921 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-010 s                 ; 4.64e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-006 V                 ; 2.35 V             ; -0.00921 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-010 s                ; 4.64e-010 s                ; Yes                       ; Yes                       ;
; mpcd[8]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-006 V                  ; 2.35 V              ; -0.00921 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-010 s                 ; 4.64e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-006 V                 ; 2.35 V             ; -0.00921 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-010 s                ; 4.64e-010 s                ; Yes                       ; Yes                       ;
; mpcd[7]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-006 V                  ; 2.35 V              ; -0.00921 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-010 s                 ; 4.64e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-006 V                 ; 2.35 V             ; -0.00921 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-010 s                ; 4.64e-010 s                ; Yes                       ; Yes                       ;
; mpcd[6]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-006 V                  ; 2.35 V              ; -0.00921 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-010 s                 ; 4.64e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-006 V                 ; 2.35 V             ; -0.00921 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-010 s                ; 4.64e-010 s                ; Yes                       ; Yes                       ;
; mpcd[5]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-007 V                  ; 2.35 V              ; -0.0054 V           ; 0.115 V                              ; 0.008 V                              ; 4.62e-010 s                 ; 4.5e-010 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-007 V                 ; 2.35 V             ; -0.0054 V          ; 0.115 V                             ; 0.008 V                             ; 4.62e-010 s                ; 4.5e-010 s                 ; Yes                       ; Yes                       ;
; mpcd[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-007 V                  ; 2.34 V              ; -0.00862 V          ; 0.126 V                              ; 0.038 V                              ; 6.76e-010 s                 ; 6.44e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-007 V                 ; 2.34 V             ; -0.00862 V         ; 0.126 V                             ; 0.038 V                             ; 6.76e-010 s                ; 6.44e-010 s                ; Yes                       ; Yes                       ;
; mpcd[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-006 V                  ; 2.35 V              ; -0.00921 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-010 s                 ; 4.64e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-006 V                 ; 2.35 V             ; -0.00921 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-010 s                ; 4.64e-010 s                ; Yes                       ; Yes                       ;
; mpcd[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-006 V                  ; 2.35 V              ; -0.00921 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-010 s                 ; 4.64e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-006 V                 ; 2.35 V             ; -0.00921 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-010 s                ; 4.64e-010 s                ; Yes                       ; Yes                       ;
; mpcd[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-007 V                  ; 2.33 V              ; -0.00253 V          ; 0.117 V                              ; 0.066 V                              ; 3.6e-009 s                  ; 3.43e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-007 V                 ; 2.33 V             ; -0.00253 V         ; 0.117 V                             ; 0.066 V                             ; 3.6e-009 s                 ; 3.43e-009 s                ; Yes                       ; Yes                       ;
; mpcd[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-006 V                  ; 2.35 V              ; -0.00921 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-010 s                 ; 4.64e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-006 V                 ; 2.35 V             ; -0.00921 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-010 s                ; 4.64e-010 s                ; Yes                       ; Yes                       ;
; tocntr              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-006 V                  ; 2.35 V              ; -0.00921 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-010 s                 ; 4.64e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-006 V                 ; 2.35 V             ; -0.00921 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-010 s                ; 4.64e-010 s                ; Yes                       ; Yes                       ;
; error               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-007 V                  ; 2.34 V              ; -0.00862 V          ; 0.126 V                              ; 0.038 V                              ; 6.76e-010 s                 ; 6.44e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-007 V                 ; 2.34 V             ; -0.00862 V         ; 0.126 V                             ; 0.038 V                             ; 6.76e-010 s                ; 6.44e-010 s                ; Yes                       ; Yes                       ;
; led_port            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-007 V                  ; 2.35 V              ; -0.0054 V           ; 0.115 V                              ; 0.008 V                              ; 4.62e-010 s                 ; 4.5e-010 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-007 V                 ; 2.35 V             ; -0.0054 V          ; 0.115 V                             ; 0.008 V                             ; 4.62e-010 s                ; 4.5e-010 s                 ; Yes                       ; Yes                       ;
; altera_reserved_tdo ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.27e-006 V                  ; 2.33 V              ; 5.27e-006 V         ; 0.032 V                              ; 0.06 V                               ; 1.11e-009 s                 ; 2.59e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.27e-006 V                 ; 2.33 V             ; 5.27e-006 V        ; 0.032 V                             ; 0.06 V                              ; 1.11e-009 s                ; 2.59e-009 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.17e-007 V                  ; 2.35 V              ; -0.0095 V           ; 0.088 V                              ; 0.032 V                              ; 4.4e-010 s                  ; 3.76e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 6.17e-007 V                 ; 2.35 V             ; -0.0095 V          ; 0.088 V                             ; 0.032 V                             ; 4.4e-010 s                 ; 3.76e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.02e-006 V                  ; 2.34 V              ; -0.00697 V          ; 0.098 V                              ; 0.024 V                              ; 6.43e-010 s                 ; 8.12e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.02e-006 V                 ; 2.34 V             ; -0.00697 V         ; 0.098 V                             ; 0.024 V                             ; 6.43e-010 s                ; 8.12e-010 s                ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; state_out[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-009 V                  ; 2.73 V              ; -0.0555 V           ; 0.287 V                              ; 0.073 V                              ; 2.99e-010 s                 ; 3.3e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-009 V                 ; 2.73 V             ; -0.0555 V          ; 0.287 V                             ; 0.073 V                             ; 2.99e-010 s                ; 3.3e-010 s                 ; No                        ; Yes                       ;
; state_out[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-009 V                  ; 2.75 V              ; -0.0547 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-010 s                 ; 2.44e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-009 V                 ; 2.75 V             ; -0.0547 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-010 s                ; 2.44e-010 s                ; Yes                       ; Yes                       ;
; state_out[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-009 V                  ; 2.75 V              ; -0.0547 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-010 s                 ; 2.44e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-009 V                 ; 2.75 V             ; -0.0547 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-010 s                ; 2.44e-010 s                ; Yes                       ; Yes                       ;
; state_out[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-009 V                  ; 2.75 V              ; -0.0547 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-010 s                 ; 2.44e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-009 V                 ; 2.75 V             ; -0.0547 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-010 s                ; 2.44e-010 s                ; Yes                       ; Yes                       ;
; synchro_success_out ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-009 V                  ; 2.65 V              ; -0.0152 V           ; 0.207 V                              ; 0.18 V                               ; 2.16e-009 s                 ; 2.03e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.29e-009 V                 ; 2.65 V             ; -0.0152 V          ; 0.207 V                             ; 0.18 V                              ; 2.16e-009 s                ; 2.03e-009 s                ; No                        ; Yes                       ;
; ssss[7]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-009 V                  ; 2.75 V              ; -0.0547 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-010 s                 ; 2.44e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-009 V                 ; 2.75 V             ; -0.0547 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-010 s                ; 2.44e-010 s                ; Yes                       ; Yes                       ;
; ssss[6]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-009 V                  ; 2.75 V              ; -0.0547 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-010 s                 ; 2.44e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-009 V                 ; 2.75 V             ; -0.0547 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-010 s                ; 2.44e-010 s                ; Yes                       ; Yes                       ;
; ssss[5]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-009 V                  ; 2.73 V              ; -0.0555 V           ; 0.287 V                              ; 0.073 V                              ; 2.99e-010 s                 ; 3.3e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-009 V                 ; 2.73 V             ; -0.0555 V          ; 0.287 V                             ; 0.073 V                             ; 2.99e-010 s                ; 3.3e-010 s                 ; No                        ; Yes                       ;
; ssss[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-009 V                  ; 2.75 V              ; -0.0547 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-010 s                 ; 2.44e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-009 V                 ; 2.75 V             ; -0.0547 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-010 s                ; 2.44e-010 s                ; Yes                       ; Yes                       ;
; ssss[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-009 V                  ; 2.75 V              ; -0.0547 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-010 s                 ; 2.44e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-009 V                 ; 2.75 V             ; -0.0547 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-010 s                ; 2.44e-010 s                ; Yes                       ; Yes                       ;
; ssss[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-009 V                  ; 2.75 V              ; -0.0547 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-010 s                 ; 2.44e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-009 V                 ; 2.75 V             ; -0.0547 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-010 s                ; 2.44e-010 s                ; Yes                       ; Yes                       ;
; ssss[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-009 V                  ; 2.73 V              ; -0.0555 V           ; 0.287 V                              ; 0.073 V                              ; 2.99e-010 s                 ; 3.3e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-009 V                 ; 2.73 V             ; -0.0555 V          ; 0.287 V                             ; 0.073 V                             ; 2.99e-010 s                ; 3.3e-010 s                 ; No                        ; Yes                       ;
; ssss[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-009 V                  ; 2.75 V              ; -0.0547 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-010 s                 ; 2.44e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-009 V                 ; 2.75 V             ; -0.0547 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-010 s                ; 2.44e-010 s                ; Yes                       ; Yes                       ;
; b_count             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-009 V                  ; 2.75 V              ; -0.0547 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-010 s                 ; 2.44e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-009 V                 ; 2.75 V             ; -0.0547 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-010 s                ; 2.44e-010 s                ; Yes                       ; Yes                       ;
; by_count            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-009 V                  ; 2.75 V              ; -0.0547 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-010 s                 ; 2.44e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-009 V                 ; 2.75 V             ; -0.0547 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-010 s                ; 2.44e-010 s                ; Yes                       ; Yes                       ;
; divided_clk         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-009 V                  ; 2.73 V              ; -0.0555 V           ; 0.287 V                              ; 0.073 V                              ; 2.99e-010 s                 ; 3.3e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-009 V                 ; 2.73 V             ; -0.0555 V          ; 0.287 V                             ; 0.073 V                             ; 2.99e-010 s                ; 3.3e-010 s                 ; No                        ; Yes                       ;
; test_2_byte         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-009 V                  ; 2.75 V              ; -0.0547 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-010 s                 ; 2.44e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-009 V                 ; 2.75 V             ; -0.0547 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-010 s                ; 2.44e-010 s                ; Yes                       ; Yes                       ;
; test_synchro        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-009 V                  ; 2.75 V              ; -0.0547 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-010 s                 ; 2.44e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-009 V                 ; 2.75 V             ; -0.0547 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-010 s                ; 2.44e-010 s                ; Yes                       ; Yes                       ;
; mpcd[15]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-009 V                  ; 2.75 V              ; -0.0547 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-010 s                 ; 2.44e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-009 V                 ; 2.75 V             ; -0.0547 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-010 s                ; 2.44e-010 s                ; Yes                       ; Yes                       ;
; mpcd[14]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-009 V                  ; 2.75 V              ; -0.0547 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-010 s                 ; 2.44e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-009 V                 ; 2.75 V             ; -0.0547 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-010 s                ; 2.44e-010 s                ; Yes                       ; Yes                       ;
; mpcd[13]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-009 V                  ; 2.75 V              ; -0.0562 V           ; 0.172 V                              ; 0.081 V                              ; 2.62e-010 s                 ; 2.39e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-009 V                 ; 2.75 V             ; -0.0562 V          ; 0.172 V                             ; 0.081 V                             ; 2.62e-010 s                ; 2.39e-010 s                ; No                        ; Yes                       ;
; mpcd[12]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-009 V                  ; 2.75 V              ; -0.0547 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-010 s                 ; 2.44e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-009 V                 ; 2.75 V             ; -0.0547 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-010 s                ; 2.44e-010 s                ; Yes                       ; Yes                       ;
; mpcd[11]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-009 V                  ; 2.75 V              ; -0.0547 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-010 s                 ; 2.44e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-009 V                 ; 2.75 V             ; -0.0547 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-010 s                ; 2.44e-010 s                ; Yes                       ; Yes                       ;
; mpcd[10]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-009 V                  ; 2.75 V              ; -0.0547 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-010 s                 ; 2.44e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-009 V                 ; 2.75 V             ; -0.0547 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-010 s                ; 2.44e-010 s                ; Yes                       ; Yes                       ;
; mpcd[9]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-009 V                  ; 2.75 V              ; -0.0547 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-010 s                 ; 2.44e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-009 V                 ; 2.75 V             ; -0.0547 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-010 s                ; 2.44e-010 s                ; Yes                       ; Yes                       ;
; mpcd[8]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-009 V                  ; 2.75 V              ; -0.0547 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-010 s                 ; 2.44e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-009 V                 ; 2.75 V             ; -0.0547 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-010 s                ; 2.44e-010 s                ; Yes                       ; Yes                       ;
; mpcd[7]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-009 V                  ; 2.75 V              ; -0.0547 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-010 s                 ; 2.44e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-009 V                 ; 2.75 V             ; -0.0547 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-010 s                ; 2.44e-010 s                ; Yes                       ; Yes                       ;
; mpcd[6]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-009 V                  ; 2.75 V              ; -0.0547 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-010 s                 ; 2.44e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-009 V                 ; 2.75 V             ; -0.0547 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-010 s                ; 2.44e-010 s                ; Yes                       ; Yes                       ;
; mpcd[5]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-009 V                  ; 2.75 V              ; -0.0562 V           ; 0.172 V                              ; 0.081 V                              ; 2.62e-010 s                 ; 2.39e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-009 V                 ; 2.75 V             ; -0.0562 V          ; 0.172 V                             ; 0.081 V                             ; 2.62e-010 s                ; 2.39e-010 s                ; No                        ; Yes                       ;
; mpcd[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-009 V                  ; 2.73 V              ; -0.0555 V           ; 0.287 V                              ; 0.073 V                              ; 2.99e-010 s                 ; 3.3e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-009 V                 ; 2.73 V             ; -0.0555 V          ; 0.287 V                             ; 0.073 V                             ; 2.99e-010 s                ; 3.3e-010 s                 ; No                        ; Yes                       ;
; mpcd[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-009 V                  ; 2.75 V              ; -0.0547 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-010 s                 ; 2.44e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-009 V                 ; 2.75 V             ; -0.0547 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-010 s                ; 2.44e-010 s                ; Yes                       ; Yes                       ;
; mpcd[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-009 V                  ; 2.75 V              ; -0.0547 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-010 s                 ; 2.44e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-009 V                 ; 2.75 V             ; -0.0547 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-010 s                ; 2.44e-010 s                ; Yes                       ; Yes                       ;
; mpcd[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-009 V                  ; 2.65 V              ; -0.0152 V           ; 0.203 V                              ; 0.172 V                              ; 2.16e-009 s                 ; 2.03e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-009 V                 ; 2.65 V             ; -0.0152 V          ; 0.203 V                             ; 0.172 V                             ; 2.16e-009 s                ; 2.03e-009 s                ; No                        ; Yes                       ;
; mpcd[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-009 V                  ; 2.75 V              ; -0.0547 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-010 s                 ; 2.44e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-009 V                 ; 2.75 V             ; -0.0547 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-010 s                ; 2.44e-010 s                ; Yes                       ; Yes                       ;
; tocntr              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-009 V                  ; 2.75 V              ; -0.0547 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-010 s                 ; 2.44e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-009 V                 ; 2.75 V             ; -0.0547 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-010 s                ; 2.44e-010 s                ; Yes                       ; Yes                       ;
; error               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-009 V                  ; 2.73 V              ; -0.0555 V           ; 0.287 V                              ; 0.073 V                              ; 2.99e-010 s                 ; 3.3e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-009 V                 ; 2.73 V             ; -0.0555 V          ; 0.287 V                             ; 0.073 V                             ; 2.99e-010 s                ; 3.3e-010 s                 ; No                        ; Yes                       ;
; led_port            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-009 V                  ; 2.75 V              ; -0.0562 V           ; 0.172 V                              ; 0.081 V                              ; 2.62e-010 s                 ; 2.39e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-009 V                 ; 2.75 V             ; -0.0562 V          ; 0.172 V                             ; 0.081 V                             ; 2.62e-010 s                ; 2.39e-010 s                ; No                        ; Yes                       ;
; altera_reserved_tdo ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.45e-008 V                  ; 2.67 V              ; -0.018 V            ; 0.149 V                              ; 0.17 V                               ; 6.34e-010 s                 ; 1.4e-009 s                  ; No                         ; No                         ; 2.62 V                      ; 1.45e-008 V                 ; 2.67 V             ; -0.018 V           ; 0.149 V                             ; 0.17 V                              ; 6.34e-010 s                ; 1.4e-009 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.64e-009 V                  ; 2.79 V              ; -0.0525 V           ; 0.191 V                              ; 0.064 V                              ; 2.64e-010 s                 ; 1.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 1.64e-009 V                 ; 2.79 V             ; -0.0525 V          ; 0.191 V                             ; 0.064 V                             ; 2.64e-010 s                ; 1.96e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.87e-009 V                  ; 2.73 V              ; -0.018 V            ; 0.231 V                              ; 0.029 V                              ; 2.89e-010 s                 ; 4.53e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.87e-009 V                 ; 2.73 V             ; -0.018 V           ; 0.231 V                             ; 0.029 V                             ; 2.89e-010 s                ; 4.53e-010 s                ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; altera_internal_jtag|tckutap ; altera_internal_jtag|tckutap ; 4558     ; 0        ; 35       ; 1        ;
; reg_divided_clk[0]           ; altera_internal_jtag|tckutap ; 86       ; 0        ; 0        ; 0        ;
; clk                          ; clk                          ; 3440     ; 0        ; 0        ; 0        ;
; reg_divided_clk[0]           ; clk                          ; 1        ; 1        ; 0        ; 0        ;
; altera_internal_jtag|tckutap ; reg_divided_clk[0]           ; 525      ; 0        ; 0        ; 0        ;
; clk                          ; reg_divided_clk[0]           ; 129      ; 0        ; 0        ; 0        ;
; reg_divided_clk[0]           ; reg_divided_clk[0]           ; 4453     ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; altera_internal_jtag|tckutap ; altera_internal_jtag|tckutap ; 4558     ; 0        ; 35       ; 1        ;
; reg_divided_clk[0]           ; altera_internal_jtag|tckutap ; 86       ; 0        ; 0        ; 0        ;
; clk                          ; clk                          ; 3440     ; 0        ; 0        ; 0        ;
; reg_divided_clk[0]           ; clk                          ; 1        ; 1        ; 0        ; 0        ;
; altera_internal_jtag|tckutap ; reg_divided_clk[0]           ; 525      ; 0        ; 0        ; 0        ;
; clk                          ; reg_divided_clk[0]           ; 129      ; 0        ; 0        ; 0        ;
; reg_divided_clk[0]           ; reg_divided_clk[0]           ; 4453     ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                      ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; altera_internal_jtag|tckutap ; altera_internal_jtag|tckutap ; 415      ; 0        ; 1        ; 0        ;
; altera_internal_jtag|tckutap ; reg_divided_clk[0]           ; 72       ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                       ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; altera_internal_jtag|tckutap ; altera_internal_jtag|tckutap ; 415      ; 0        ; 1        ; 0        ;
; altera_internal_jtag|tckutap ; reg_divided_clk[0]           ; 72       ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design.


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design.


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 78    ; 78   ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 34    ; 34   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 8.1 Build 163 10/28/2008 SJ Full Version
    Info: Processing started: Mon Apr 15 16:19:22 2024
Info: Command: quartus_sta one_wire -c one_wire
Info: qsta_default_script.tcl version: #2
Info: Parallel compilation is enabled and will use 4 of the 14 processors detected
Critical Warning: Synopsys Design Constraints File file not found: 'one_wire.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info: Deriving PLL Clocks
    Info: create_clock -period 100.000 -waveform {0.000 50.000} -name altera_reserved_tck altera_reserved_tck
    Info: create_generated_clock -source {altera_internal_jtag|tck} -divide_by 0 -multiply_by 0 -name {altera_internal_jtag|tckutap} {altera_internal_jtag|tckutap}
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
    Info: create_clock -period 1.000 -name reg_divided_clk[0] reg_divided_clk[0]
Warning: The following clock transfers have no clock uncertainty assignment
    Warning: From altera_internal_jtag|tckutap (Rise) to altera_internal_jtag|tckutap (Rise) (setup and hold)
    Warning: From reg_divided_clk[0] (Rise) to altera_internal_jtag|tckutap (Rise) (setup and hold)
    Warning: From altera_internal_jtag|tckutap (Rise) to altera_internal_jtag|tckutap (Fall) (setup and hold)
    Warning: From altera_internal_jtag|tckutap (Fall) to altera_internal_jtag|tckutap (Fall) (setup and hold)
    Warning: From clk (Rise) to clk (Rise) (setup and hold)
    Warning: From reg_divided_clk[0] (Rise) to clk (Rise) (setup and hold)
    Warning: From reg_divided_clk[0] (Fall) to clk (Rise) (setup and hold)
    Warning: From altera_internal_jtag|tckutap (Rise) to reg_divided_clk[0] (Rise) (setup and hold)
    Warning: From clk (Rise) to reg_divided_clk[0] (Rise) (setup and hold)
    Warning: From reg_divided_clk[0] (Rise) to reg_divided_clk[0] (Rise) (setup and hold)
    Warning: From reg_divided_clk[0] (Fall) to reg_divided_clk[0] (Rise) (setup and hold)
    Warning: From clk (Rise) to reg_divided_clk[0] (Fall) (setup and hold)
    Warning: From reg_divided_clk[0] (Rise) to reg_divided_clk[0] (Fall) (setup and hold)
    Warning: From reg_divided_clk[0] (Fall) to reg_divided_clk[0] (Fall) (setup and hold)
Info: Analyzing Slow 1200mV 100C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -5.268
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.268      -849.857 reg_divided_clk[0] 
    Info:    -4.866      -180.962 clk 
    Info:    -0.584        -7.731 altera_internal_jtag|tckutap 
Info: Worst-case hold slack is -0.280
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.280        -0.280 clk 
    Info:     0.036         0.000 altera_internal_jtag|tckutap 
    Info:     0.364         0.000 reg_divided_clk[0] 
Info: Worst-case recovery slack is -3.373
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.373      -242.591 reg_divided_clk[0] 
    Info:    48.136         0.000 altera_internal_jtag|tckutap 
Info: Worst-case removal slack is 1.045
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.045         0.000 altera_internal_jtag|tckutap 
    Info:     3.759         0.000 reg_divided_clk[0] 
Critical Warning: Found minimum pulse width or period violations. See Report Minimum Pulse Width for details.
Info: Analyzing Slow 1200mV -40C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: The following clock transfers have no clock uncertainty assignment
    Warning: From altera_internal_jtag|tckutap (Rise) to altera_internal_jtag|tckutap (Rise) (setup and hold)
    Warning: From reg_divided_clk[0] (Rise) to altera_internal_jtag|tckutap (Rise) (setup and hold)
    Warning: From altera_internal_jtag|tckutap (Rise) to altera_internal_jtag|tckutap (Fall) (setup and hold)
    Warning: From altera_internal_jtag|tckutap (Fall) to altera_internal_jtag|tckutap (Fall) (setup and hold)
    Warning: From clk (Rise) to clk (Rise) (setup and hold)
    Warning: From reg_divided_clk[0] (Rise) to clk (Rise) (setup and hold)
    Warning: From reg_divided_clk[0] (Fall) to clk (Rise) (setup and hold)
    Warning: From altera_internal_jtag|tckutap (Rise) to reg_divided_clk[0] (Rise) (setup and hold)
    Warning: From clk (Rise) to reg_divided_clk[0] (Rise) (setup and hold)
    Warning: From reg_divided_clk[0] (Rise) to reg_divided_clk[0] (Rise) (setup and hold)
    Warning: From reg_divided_clk[0] (Fall) to reg_divided_clk[0] (Rise) (setup and hold)
    Warning: From clk (Rise) to reg_divided_clk[0] (Fall) (setup and hold)
    Warning: From reg_divided_clk[0] (Rise) to reg_divided_clk[0] (Fall) (setup and hold)
    Warning: From reg_divided_clk[0] (Fall) to reg_divided_clk[0] (Fall) (setup and hold)
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.602
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.602      -717.186 reg_divided_clk[0] 
    Info:    -4.254      -157.652 clk 
    Info:    -0.430        -1.835 altera_internal_jtag|tckutap 
Info: Worst-case hold slack is -0.302
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.302        -0.302 clk 
    Info:    -0.040        -0.040 altera_internal_jtag|tckutap 
    Info:     0.344         0.000 reg_divided_clk[0] 
Info: Worst-case recovery slack is -2.837
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.837      -203.960 reg_divided_clk[0] 
    Info:    48.536         0.000 altera_internal_jtag|tckutap 
Info: Worst-case removal slack is 0.913
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.913         0.000 altera_internal_jtag|tckutap 
    Info:     3.301         0.000 reg_divided_clk[0] 
Critical Warning: Found minimum pulse width or period violations. See Report Minimum Pulse Width for details.
Info: Analyzing Fast 1200mV -40C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: The following clock transfers have no clock uncertainty assignment
    Warning: From altera_internal_jtag|tckutap (Rise) to altera_internal_jtag|tckutap (Rise) (setup and hold)
    Warning: From reg_divided_clk[0] (Rise) to altera_internal_jtag|tckutap (Rise) (setup and hold)
    Warning: From altera_internal_jtag|tckutap (Rise) to altera_internal_jtag|tckutap (Fall) (setup and hold)
    Warning: From altera_internal_jtag|tckutap (Fall) to altera_internal_jtag|tckutap (Fall) (setup and hold)
    Warning: From clk (Rise) to clk (Rise) (setup and hold)
    Warning: From reg_divided_clk[0] (Rise) to clk (Rise) (setup and hold)
    Warning: From reg_divided_clk[0] (Fall) to clk (Rise) (setup and hold)
    Warning: From altera_internal_jtag|tckutap (Rise) to reg_divided_clk[0] (Rise) (setup and hold)
    Warning: From clk (Rise) to reg_divided_clk[0] (Rise) (setup and hold)
    Warning: From reg_divided_clk[0] (Rise) to reg_divided_clk[0] (Rise) (setup and hold)
    Warning: From reg_divided_clk[0] (Fall) to reg_divided_clk[0] (Rise) (setup and hold)
    Warning: From clk (Rise) to reg_divided_clk[0] (Fall) (setup and hold)
    Warning: From reg_divided_clk[0] (Rise) to reg_divided_clk[0] (Fall) (setup and hold)
    Warning: From reg_divided_clk[0] (Fall) to reg_divided_clk[0] (Fall) (setup and hold)
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.022
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.022      -227.655 reg_divided_clk[0] 
    Info:    -1.737       -60.073 clk 
    Info:     0.293         0.000 altera_internal_jtag|tckutap 
Info: Worst-case hold slack is -0.239
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.239        -0.239 clk 
    Info:    -0.137        -1.008 altera_internal_jtag|tckutap 
    Info:     0.135         0.000 reg_divided_clk[0] 
Info: Worst-case recovery slack is -1.165
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.165       -83.736 reg_divided_clk[0] 
    Info:    48.997         0.000 altera_internal_jtag|tckutap 
Info: Worst-case removal slack is 0.487
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.487         0.000 altera_internal_jtag|tckutap 
    Info:     1.854         0.000 reg_divided_clk[0] 
Critical Warning: Found minimum pulse width or period violations. See Report Minimum Pulse Width for details.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Parallel compilation was enabled and used an average of 1.0 processors and a maximum of 4 processors out of 4 processors allowed
    Info: Less than 1% of process time was spent using more than one processor
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 52 warnings
    Info: Peak virtual memory: 277 megabytes
    Info: Processing ended: Mon Apr 15 16:19:24 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:00


