Classic Timing Analyzer report for VGA_Display
Tue Mar 22 20:35:39 2016
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'clk'
  6. Clock Hold: 'clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                       ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------+------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From         ; To         ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------+------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 8.549 ns                         ; reset        ; prepin2[1] ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 9.246 ns                         ; hsync~reg0   ; hsync      ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -0.708 ns                        ; blue_b       ; stat1      ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 132.17 MHz ( period = 7.566 ns ) ; color_out[1] ; g          ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; rst_hz       ; stat2c     ; clk        ; clk      ; 31           ;
; Total number of failed paths ;                                          ;               ;                                  ;              ;            ;            ;          ; 31           ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------+------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C5T144C8        ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                        ;
+-----------------------------------------+-----------------------------------------------------+--------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From         ; To             ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 132.17 MHz ( period = 7.566 ns )                    ; color_out[1] ; g              ; clk        ; clk      ; None                        ; None                      ; 2.535 ns                ;
; N/A                                     ; 133.33 MHz ( period = 7.500 ns )                    ; stat2c       ; zelena[11]     ; clk        ; clk      ; None                        ; None                      ; 2.696 ns                ;
; N/A                                     ; 133.33 MHz ( period = 7.500 ns )                    ; stat2c       ; zelena[10]     ; clk        ; clk      ; None                        ; None                      ; 2.696 ns                ;
; N/A                                     ; 133.33 MHz ( period = 7.500 ns )                    ; stat2c       ; zelena[9]      ; clk        ; clk      ; None                        ; None                      ; 2.696 ns                ;
; N/A                                     ; 133.33 MHz ( period = 7.500 ns )                    ; stat2c       ; zelena[8]      ; clk        ; clk      ; None                        ; None                      ; 2.696 ns                ;
; N/A                                     ; 133.33 MHz ( period = 7.500 ns )                    ; stat2c       ; zelena[7]      ; clk        ; clk      ; None                        ; None                      ; 2.696 ns                ;
; N/A                                     ; 133.33 MHz ( period = 7.500 ns )                    ; stat2c       ; zelena[6]      ; clk        ; clk      ; None                        ; None                      ; 2.696 ns                ;
; N/A                                     ; 133.33 MHz ( period = 7.500 ns )                    ; stat2c       ; zelena[5]      ; clk        ; clk      ; None                        ; None                      ; 2.696 ns                ;
; N/A                                     ; 133.33 MHz ( period = 7.500 ns )                    ; stat2c       ; zelena[4]      ; clk        ; clk      ; None                        ; None                      ; 2.696 ns                ;
; N/A                                     ; 133.33 MHz ( period = 7.500 ns )                    ; stat2c       ; zelena[3]      ; clk        ; clk      ; None                        ; None                      ; 2.696 ns                ;
; N/A                                     ; 133.33 MHz ( period = 7.500 ns )                    ; stat2c       ; zelena[2]      ; clk        ; clk      ; None                        ; None                      ; 2.696 ns                ;
; N/A                                     ; 133.33 MHz ( period = 7.500 ns )                    ; stat2c       ; zelena[1]      ; clk        ; clk      ; None                        ; None                      ; 2.696 ns                ;
; N/A                                     ; 140.37 MHz ( period = 7.124 ns )                    ; stat1c       ; modra[11]      ; clk        ; clk      ; None                        ; None                      ; 2.338 ns                ;
; N/A                                     ; 140.37 MHz ( period = 7.124 ns )                    ; stat1c       ; modra[10]      ; clk        ; clk      ; None                        ; None                      ; 2.338 ns                ;
; N/A                                     ; 140.37 MHz ( period = 7.124 ns )                    ; stat1c       ; modra[9]       ; clk        ; clk      ; None                        ; None                      ; 2.338 ns                ;
; N/A                                     ; 140.37 MHz ( period = 7.124 ns )                    ; stat1c       ; modra[8]       ; clk        ; clk      ; None                        ; None                      ; 2.338 ns                ;
; N/A                                     ; 140.37 MHz ( period = 7.124 ns )                    ; stat1c       ; modra[7]       ; clk        ; clk      ; None                        ; None                      ; 2.338 ns                ;
; N/A                                     ; 140.37 MHz ( period = 7.124 ns )                    ; stat1c       ; modra[6]       ; clk        ; clk      ; None                        ; None                      ; 2.338 ns                ;
; N/A                                     ; 140.37 MHz ( period = 7.124 ns )                    ; stat1c       ; modra[5]       ; clk        ; clk      ; None                        ; None                      ; 2.338 ns                ;
; N/A                                     ; 140.37 MHz ( period = 7.124 ns )                    ; stat1c       ; modra[4]       ; clk        ; clk      ; None                        ; None                      ; 2.338 ns                ;
; N/A                                     ; 140.37 MHz ( period = 7.124 ns )                    ; stat1c       ; modra[3]       ; clk        ; clk      ; None                        ; None                      ; 2.338 ns                ;
; N/A                                     ; 140.37 MHz ( period = 7.124 ns )                    ; stat1c       ; modra[2]       ; clk        ; clk      ; None                        ; None                      ; 2.338 ns                ;
; N/A                                     ; 140.37 MHz ( period = 7.124 ns )                    ; stat1c       ; modra[1]       ; clk        ; clk      ; None                        ; None                      ; 2.338 ns                ;
; N/A                                     ; 140.88 MHz ( period = 7.098 ns )                    ; stat2c       ; zelena[12]     ; clk        ; clk      ; None                        ; None                      ; 2.695 ns                ;
; N/A                                     ; 141.16 MHz ( period = 7.084 ns )                    ; prepin2[7]   ; prepin2[6]     ; clk        ; clk      ; None                        ; None                      ; 6.820 ns                ;
; N/A                                     ; 141.16 MHz ( period = 7.084 ns )                    ; prepin2[7]   ; prepin2[4]     ; clk        ; clk      ; None                        ; None                      ; 6.820 ns                ;
; N/A                                     ; 141.16 MHz ( period = 7.084 ns )                    ; prepin2[7]   ; prepin2[5]     ; clk        ; clk      ; None                        ; None                      ; 6.820 ns                ;
; N/A                                     ; 141.16 MHz ( period = 7.084 ns )                    ; prepin2[7]   ; prepin2[3]     ; clk        ; clk      ; None                        ; None                      ; 6.820 ns                ;
; N/A                                     ; 141.16 MHz ( period = 7.084 ns )                    ; prepin2[7]   ; prepin2[7]     ; clk        ; clk      ; None                        ; None                      ; 6.820 ns                ;
; N/A                                     ; 141.16 MHz ( period = 7.084 ns )                    ; prepin2[7]   ; prepin2[0]     ; clk        ; clk      ; None                        ; None                      ; 6.820 ns                ;
; N/A                                     ; 141.16 MHz ( period = 7.084 ns )                    ; prepin2[7]   ; prepin2[2]     ; clk        ; clk      ; None                        ; None                      ; 6.820 ns                ;
; N/A                                     ; 141.16 MHz ( period = 7.084 ns )                    ; prepin2[7]   ; prepin2[1]     ; clk        ; clk      ; None                        ; None                      ; 6.820 ns                ;
; N/A                                     ; 141.30 MHz ( period = 7.077 ns )                    ; prepin1[2]   ; prepin2_sav[0] ; clk        ; clk      ; None                        ; None                      ; 6.809 ns                ;
; N/A                                     ; 142.51 MHz ( period = 7.017 ns )                    ; color_out[2] ; b              ; clk        ; clk      ; None                        ; None                      ; 1.816 ns                ;
; N/A                                     ; 143.55 MHz ( period = 6.966 ns )                    ; prepin0[1]   ; prepin2_sav[0] ; clk        ; clk      ; None                        ; None                      ; 6.698 ns                ;
; N/A                                     ; 144.01 MHz ( period = 6.944 ns )                    ; prepin1[7]   ; prepin2_sav[0] ; clk        ; clk      ; None                        ; None                      ; 6.676 ns                ;
; N/A                                     ; 144.30 MHz ( period = 6.930 ns )                    ; prepin0[3]   ; prepin2_sav[0] ; clk        ; clk      ; None                        ; None                      ; 6.662 ns                ;
; N/A                                     ; 144.43 MHz ( period = 6.924 ns )                    ; prepin0[2]   ; prepin2_sav[0] ; clk        ; clk      ; None                        ; None                      ; 6.656 ns                ;
; N/A                                     ; 144.63 MHz ( period = 6.914 ns )                    ; prepin1[5]   ; prepin2_sav[0] ; clk        ; clk      ; None                        ; None                      ; 6.646 ns                ;
; N/A                                     ; 145.07 MHz ( period = 6.893 ns )                    ; prepin0[5]   ; prepin2_sav[0] ; clk        ; clk      ; None                        ; None                      ; 6.625 ns                ;
; N/A                                     ; 145.86 MHz ( period = 6.856 ns )                    ; prepin1[4]   ; prepin2_sav[0] ; clk        ; clk      ; None                        ; None                      ; 6.588 ns                ;
; N/A                                     ; 145.92 MHz ( period = 6.853 ns )                    ; prepin1[3]   ; prepin2_sav[0] ; clk        ; clk      ; None                        ; None                      ; 6.585 ns                ;
; N/A                                     ; 147.80 MHz ( period = 6.766 ns )                    ; prepin2[0]   ; prepin2[6]     ; clk        ; clk      ; None                        ; None                      ; 6.502 ns                ;
; N/A                                     ; 147.80 MHz ( period = 6.766 ns )                    ; prepin2[0]   ; prepin2[4]     ; clk        ; clk      ; None                        ; None                      ; 6.502 ns                ;
; N/A                                     ; 147.80 MHz ( period = 6.766 ns )                    ; prepin2[0]   ; prepin2[5]     ; clk        ; clk      ; None                        ; None                      ; 6.502 ns                ;
; N/A                                     ; 147.80 MHz ( period = 6.766 ns )                    ; prepin2[0]   ; prepin2[3]     ; clk        ; clk      ; None                        ; None                      ; 6.502 ns                ;
; N/A                                     ; 147.80 MHz ( period = 6.766 ns )                    ; prepin2[0]   ; prepin2[7]     ; clk        ; clk      ; None                        ; None                      ; 6.502 ns                ;
; N/A                                     ; 147.80 MHz ( period = 6.766 ns )                    ; prepin2[0]   ; prepin2[0]     ; clk        ; clk      ; None                        ; None                      ; 6.502 ns                ;
; N/A                                     ; 147.80 MHz ( period = 6.766 ns )                    ; prepin2[0]   ; prepin2[2]     ; clk        ; clk      ; None                        ; None                      ; 6.502 ns                ;
; N/A                                     ; 147.80 MHz ( period = 6.766 ns )                    ; prepin2[0]   ; prepin2[1]     ; clk        ; clk      ; None                        ; None                      ; 6.502 ns                ;
; N/A                                     ; 148.04 MHz ( period = 6.755 ns )                    ; rst[1]       ; count1[18]     ; clk        ; clk      ; None                        ; None                      ; 6.479 ns                ;
; N/A                                     ; 148.57 MHz ( period = 6.731 ns )                    ; prepin1[0]   ; prepin2_sav[0] ; clk        ; clk      ; None                        ; None                      ; 6.463 ns                ;
; N/A                                     ; 148.83 MHz ( period = 6.719 ns )                    ; stat0c       ; cervena[11]    ; clk        ; clk      ; None                        ; None                      ; 1.907 ns                ;
; N/A                                     ; 148.83 MHz ( period = 6.719 ns )                    ; stat0c       ; cervena[10]    ; clk        ; clk      ; None                        ; None                      ; 1.907 ns                ;
; N/A                                     ; 148.83 MHz ( period = 6.719 ns )                    ; stat0c       ; cervena[9]     ; clk        ; clk      ; None                        ; None                      ; 1.907 ns                ;
; N/A                                     ; 148.83 MHz ( period = 6.719 ns )                    ; stat0c       ; cervena[8]     ; clk        ; clk      ; None                        ; None                      ; 1.907 ns                ;
; N/A                                     ; 148.83 MHz ( period = 6.719 ns )                    ; stat0c       ; cervena[7]     ; clk        ; clk      ; None                        ; None                      ; 1.907 ns                ;
; N/A                                     ; 148.83 MHz ( period = 6.719 ns )                    ; stat0c       ; cervena[6]     ; clk        ; clk      ; None                        ; None                      ; 1.907 ns                ;
; N/A                                     ; 148.83 MHz ( period = 6.719 ns )                    ; stat0c       ; cervena[5]     ; clk        ; clk      ; None                        ; None                      ; 1.907 ns                ;
; N/A                                     ; 148.83 MHz ( period = 6.719 ns )                    ; stat0c       ; cervena[4]     ; clk        ; clk      ; None                        ; None                      ; 1.907 ns                ;
; N/A                                     ; 148.83 MHz ( period = 6.719 ns )                    ; stat0c       ; cervena[3]     ; clk        ; clk      ; None                        ; None                      ; 1.907 ns                ;
; N/A                                     ; 148.83 MHz ( period = 6.719 ns )                    ; stat0c       ; cervena[2]     ; clk        ; clk      ; None                        ; None                      ; 1.907 ns                ;
; N/A                                     ; 148.83 MHz ( period = 6.719 ns )                    ; stat0c       ; cervena[1]     ; clk        ; clk      ; None                        ; None                      ; 1.907 ns                ;
; N/A                                     ; 149.97 MHz ( period = 6.668 ns )                    ; prepin1[2]   ; prepin2[6]     ; clk        ; clk      ; None                        ; None                      ; 6.393 ns                ;
; N/A                                     ; 149.97 MHz ( period = 6.668 ns )                    ; prepin1[2]   ; prepin2[4]     ; clk        ; clk      ; None                        ; None                      ; 6.393 ns                ;
; N/A                                     ; 149.97 MHz ( period = 6.668 ns )                    ; prepin1[2]   ; prepin2[5]     ; clk        ; clk      ; None                        ; None                      ; 6.393 ns                ;
; N/A                                     ; 149.97 MHz ( period = 6.668 ns )                    ; prepin1[2]   ; prepin2[3]     ; clk        ; clk      ; None                        ; None                      ; 6.393 ns                ;
; N/A                                     ; 149.97 MHz ( period = 6.668 ns )                    ; prepin1[2]   ; prepin2[7]     ; clk        ; clk      ; None                        ; None                      ; 6.393 ns                ;
; N/A                                     ; 149.97 MHz ( period = 6.668 ns )                    ; prepin1[2]   ; prepin2[0]     ; clk        ; clk      ; None                        ; None                      ; 6.393 ns                ;
; N/A                                     ; 149.97 MHz ( period = 6.668 ns )                    ; prepin1[2]   ; prepin2[2]     ; clk        ; clk      ; None                        ; None                      ; 6.393 ns                ;
; N/A                                     ; 149.97 MHz ( period = 6.668 ns )                    ; prepin1[2]   ; prepin2[1]     ; clk        ; clk      ; None                        ; None                      ; 6.393 ns                ;
; N/A                                     ; 150.29 MHz ( period = 6.654 ns )                    ; prepin2[6]   ; prepin2[6]     ; clk        ; clk      ; None                        ; None                      ; 6.390 ns                ;
; N/A                                     ; 150.29 MHz ( period = 6.654 ns )                    ; prepin2[6]   ; prepin2[4]     ; clk        ; clk      ; None                        ; None                      ; 6.390 ns                ;
; N/A                                     ; 150.29 MHz ( period = 6.654 ns )                    ; prepin2[6]   ; prepin2[5]     ; clk        ; clk      ; None                        ; None                      ; 6.390 ns                ;
; N/A                                     ; 150.29 MHz ( period = 6.654 ns )                    ; prepin2[6]   ; prepin2[3]     ; clk        ; clk      ; None                        ; None                      ; 6.390 ns                ;
; N/A                                     ; 150.29 MHz ( period = 6.654 ns )                    ; prepin2[6]   ; prepin2[7]     ; clk        ; clk      ; None                        ; None                      ; 6.390 ns                ;
; N/A                                     ; 150.29 MHz ( period = 6.654 ns )                    ; prepin2[6]   ; prepin2[0]     ; clk        ; clk      ; None                        ; None                      ; 6.390 ns                ;
; N/A                                     ; 150.29 MHz ( period = 6.654 ns )                    ; prepin2[6]   ; prepin2[2]     ; clk        ; clk      ; None                        ; None                      ; 6.390 ns                ;
; N/A                                     ; 150.29 MHz ( period = 6.654 ns )                    ; prepin2[6]   ; prepin2[1]     ; clk        ; clk      ; None                        ; None                      ; 6.390 ns                ;
; N/A                                     ; 150.97 MHz ( period = 6.624 ns )                    ; prepin0[0]   ; prepin2_sav[0] ; clk        ; clk      ; None                        ; None                      ; 6.356 ns                ;
; N/A                                     ; 151.13 MHz ( period = 6.617 ns )                    ; rst[2]       ; count1[18]     ; clk        ; clk      ; None                        ; None                      ; 6.341 ns                ;
; N/A                                     ; 151.13 MHz ( period = 6.617 ns )                    ; prepin2[5]   ; prepin2[6]     ; clk        ; clk      ; None                        ; None                      ; 6.353 ns                ;
; N/A                                     ; 151.13 MHz ( period = 6.617 ns )                    ; prepin2[5]   ; prepin2[4]     ; clk        ; clk      ; None                        ; None                      ; 6.353 ns                ;
; N/A                                     ; 151.13 MHz ( period = 6.617 ns )                    ; prepin2[5]   ; prepin2[5]     ; clk        ; clk      ; None                        ; None                      ; 6.353 ns                ;
; N/A                                     ; 151.13 MHz ( period = 6.617 ns )                    ; prepin2[5]   ; prepin2[3]     ; clk        ; clk      ; None                        ; None                      ; 6.353 ns                ;
; N/A                                     ; 151.13 MHz ( period = 6.617 ns )                    ; prepin2[5]   ; prepin2[7]     ; clk        ; clk      ; None                        ; None                      ; 6.353 ns                ;
; N/A                                     ; 151.13 MHz ( period = 6.617 ns )                    ; prepin2[5]   ; prepin2[0]     ; clk        ; clk      ; None                        ; None                      ; 6.353 ns                ;
; N/A                                     ; 151.13 MHz ( period = 6.617 ns )                    ; prepin2[5]   ; prepin2[2]     ; clk        ; clk      ; None                        ; None                      ; 6.353 ns                ;
; N/A                                     ; 151.13 MHz ( period = 6.617 ns )                    ; prepin2[5]   ; prepin2[1]     ; clk        ; clk      ; None                        ; None                      ; 6.353 ns                ;
; N/A                                     ; 151.33 MHz ( period = 6.608 ns )                    ; rst[1]       ; count1[31]     ; clk        ; clk      ; None                        ; None                      ; 6.330 ns                ;
; N/A                                     ; 151.42 MHz ( period = 6.604 ns )                    ; stat2c       ; zelena[0]      ; clk        ; clk      ; None                        ; None                      ; 1.793 ns                ;
; N/A                                     ; 151.49 MHz ( period = 6.601 ns )                    ; prepin1[1]   ; prepin2_sav[0] ; clk        ; clk      ; None                        ; None                      ; 6.333 ns                ;
; N/A                                     ; 151.84 MHz ( period = 6.586 ns )                    ; prepin2[4]   ; prepin2[6]     ; clk        ; clk      ; None                        ; None                      ; 6.322 ns                ;
; N/A                                     ; 151.84 MHz ( period = 6.586 ns )                    ; prepin2[4]   ; prepin2[4]     ; clk        ; clk      ; None                        ; None                      ; 6.322 ns                ;
; N/A                                     ; 151.84 MHz ( period = 6.586 ns )                    ; prepin2[4]   ; prepin2[5]     ; clk        ; clk      ; None                        ; None                      ; 6.322 ns                ;
; N/A                                     ; 151.84 MHz ( period = 6.586 ns )                    ; prepin2[4]   ; prepin2[3]     ; clk        ; clk      ; None                        ; None                      ; 6.322 ns                ;
; N/A                                     ; 151.84 MHz ( period = 6.586 ns )                    ; prepin2[4]   ; prepin2[7]     ; clk        ; clk      ; None                        ; None                      ; 6.322 ns                ;
; N/A                                     ; 151.84 MHz ( period = 6.586 ns )                    ; prepin2[4]   ; prepin2[0]     ; clk        ; clk      ; None                        ; None                      ; 6.322 ns                ;
; N/A                                     ; 151.84 MHz ( period = 6.586 ns )                    ; prepin2[4]   ; prepin2[2]     ; clk        ; clk      ; None                        ; None                      ; 6.322 ns                ;
; N/A                                     ; 151.84 MHz ( period = 6.586 ns )                    ; prepin2[4]   ; prepin2[1]     ; clk        ; clk      ; None                        ; None                      ; 6.322 ns                ;
; N/A                                     ; 151.86 MHz ( period = 6.585 ns )                    ; prepin0[6]   ; prepin2_sav[0] ; clk        ; clk      ; None                        ; None                      ; 6.317 ns                ;
; N/A                                     ; 152.51 MHz ( period = 6.557 ns )                    ; prepin0[1]   ; prepin2[6]     ; clk        ; clk      ; None                        ; None                      ; 6.282 ns                ;
; N/A                                     ; 152.51 MHz ( period = 6.557 ns )                    ; prepin0[1]   ; prepin2[4]     ; clk        ; clk      ; None                        ; None                      ; 6.282 ns                ;
; N/A                                     ; 152.51 MHz ( period = 6.557 ns )                    ; prepin0[1]   ; prepin2[5]     ; clk        ; clk      ; None                        ; None                      ; 6.282 ns                ;
; N/A                                     ; 152.51 MHz ( period = 6.557 ns )                    ; prepin0[1]   ; prepin2[3]     ; clk        ; clk      ; None                        ; None                      ; 6.282 ns                ;
; N/A                                     ; 152.51 MHz ( period = 6.557 ns )                    ; prepin0[1]   ; prepin2[7]     ; clk        ; clk      ; None                        ; None                      ; 6.282 ns                ;
; N/A                                     ; 152.51 MHz ( period = 6.557 ns )                    ; prepin0[1]   ; prepin2[0]     ; clk        ; clk      ; None                        ; None                      ; 6.282 ns                ;
; N/A                                     ; 152.51 MHz ( period = 6.557 ns )                    ; prepin0[1]   ; prepin2[2]     ; clk        ; clk      ; None                        ; None                      ; 6.282 ns                ;
; N/A                                     ; 152.51 MHz ( period = 6.557 ns )                    ; prepin0[1]   ; prepin2[1]     ; clk        ; clk      ; None                        ; None                      ; 6.282 ns                ;
; N/A                                     ; 153.02 MHz ( period = 6.535 ns )                    ; prepin1[7]   ; prepin2[6]     ; clk        ; clk      ; None                        ; None                      ; 6.260 ns                ;
; N/A                                     ; 153.02 MHz ( period = 6.535 ns )                    ; prepin1[7]   ; prepin2[4]     ; clk        ; clk      ; None                        ; None                      ; 6.260 ns                ;
; N/A                                     ; 153.02 MHz ( period = 6.535 ns )                    ; prepin1[7]   ; prepin2[5]     ; clk        ; clk      ; None                        ; None                      ; 6.260 ns                ;
; N/A                                     ; 153.02 MHz ( period = 6.535 ns )                    ; prepin1[7]   ; prepin2[3]     ; clk        ; clk      ; None                        ; None                      ; 6.260 ns                ;
; N/A                                     ; 153.02 MHz ( period = 6.535 ns )                    ; prepin1[7]   ; prepin2[7]     ; clk        ; clk      ; None                        ; None                      ; 6.260 ns                ;
; N/A                                     ; 153.02 MHz ( period = 6.535 ns )                    ; prepin1[7]   ; prepin2[0]     ; clk        ; clk      ; None                        ; None                      ; 6.260 ns                ;
; N/A                                     ; 153.02 MHz ( period = 6.535 ns )                    ; prepin1[7]   ; prepin2[2]     ; clk        ; clk      ; None                        ; None                      ; 6.260 ns                ;
; N/A                                     ; 153.02 MHz ( period = 6.535 ns )                    ; prepin1[7]   ; prepin2[1]     ; clk        ; clk      ; None                        ; None                      ; 6.260 ns                ;
; N/A                                     ; 153.33 MHz ( period = 6.522 ns )                    ; rst[1]       ; count1[30]     ; clk        ; clk      ; None                        ; None                      ; 6.244 ns                ;
; N/A                                     ; 153.35 MHz ( period = 6.521 ns )                    ; prepin0[3]   ; prepin2[6]     ; clk        ; clk      ; None                        ; None                      ; 6.246 ns                ;
; N/A                                     ; 153.35 MHz ( period = 6.521 ns )                    ; prepin0[3]   ; prepin2[4]     ; clk        ; clk      ; None                        ; None                      ; 6.246 ns                ;
; N/A                                     ; 153.35 MHz ( period = 6.521 ns )                    ; prepin0[3]   ; prepin2[5]     ; clk        ; clk      ; None                        ; None                      ; 6.246 ns                ;
; N/A                                     ; 153.35 MHz ( period = 6.521 ns )                    ; prepin0[3]   ; prepin2[3]     ; clk        ; clk      ; None                        ; None                      ; 6.246 ns                ;
; N/A                                     ; 153.35 MHz ( period = 6.521 ns )                    ; prepin0[3]   ; prepin2[7]     ; clk        ; clk      ; None                        ; None                      ; 6.246 ns                ;
; N/A                                     ; 153.35 MHz ( period = 6.521 ns )                    ; prepin0[3]   ; prepin2[0]     ; clk        ; clk      ; None                        ; None                      ; 6.246 ns                ;
; N/A                                     ; 153.35 MHz ( period = 6.521 ns )                    ; prepin0[3]   ; prepin2[2]     ; clk        ; clk      ; None                        ; None                      ; 6.246 ns                ;
; N/A                                     ; 153.35 MHz ( period = 6.521 ns )                    ; prepin0[3]   ; prepin2[1]     ; clk        ; clk      ; None                        ; None                      ; 6.246 ns                ;
; N/A                                     ; 153.49 MHz ( period = 6.515 ns )                    ; prepin0[2]   ; prepin2[6]     ; clk        ; clk      ; None                        ; None                      ; 6.240 ns                ;
; N/A                                     ; 153.49 MHz ( period = 6.515 ns )                    ; prepin0[2]   ; prepin2[4]     ; clk        ; clk      ; None                        ; None                      ; 6.240 ns                ;
; N/A                                     ; 153.49 MHz ( period = 6.515 ns )                    ; prepin0[2]   ; prepin2[5]     ; clk        ; clk      ; None                        ; None                      ; 6.240 ns                ;
; N/A                                     ; 153.49 MHz ( period = 6.515 ns )                    ; prepin0[2]   ; prepin2[3]     ; clk        ; clk      ; None                        ; None                      ; 6.240 ns                ;
; N/A                                     ; 153.49 MHz ( period = 6.515 ns )                    ; prepin0[2]   ; prepin2[7]     ; clk        ; clk      ; None                        ; None                      ; 6.240 ns                ;
; N/A                                     ; 153.49 MHz ( period = 6.515 ns )                    ; prepin0[2]   ; prepin2[0]     ; clk        ; clk      ; None                        ; None                      ; 6.240 ns                ;
; N/A                                     ; 153.49 MHz ( period = 6.515 ns )                    ; prepin0[2]   ; prepin2[2]     ; clk        ; clk      ; None                        ; None                      ; 6.240 ns                ;
; N/A                                     ; 153.49 MHz ( period = 6.515 ns )                    ; prepin0[2]   ; prepin2[1]     ; clk        ; clk      ; None                        ; None                      ; 6.240 ns                ;
; N/A                                     ; 153.52 MHz ( period = 6.514 ns )                    ; stat1c       ; modra[12]      ; clk        ; clk      ; None                        ; None                      ; 2.337 ns                ;
; N/A                                     ; 153.56 MHz ( period = 6.512 ns )                    ; prepin0[0]   ; prepin0[7]     ; clk        ; clk      ; None                        ; None                      ; 6.248 ns                ;
; N/A                                     ; 153.66 MHz ( period = 6.508 ns )                    ; rst[1]       ; count1[15]     ; clk        ; clk      ; None                        ; None                      ; 6.232 ns                ;
; N/A                                     ; 153.73 MHz ( period = 6.505 ns )                    ; prepin1[5]   ; prepin2[6]     ; clk        ; clk      ; None                        ; None                      ; 6.230 ns                ;
; N/A                                     ; 153.73 MHz ( period = 6.505 ns )                    ; prepin1[5]   ; prepin2[4]     ; clk        ; clk      ; None                        ; None                      ; 6.230 ns                ;
; N/A                                     ; 153.73 MHz ( period = 6.505 ns )                    ; prepin1[5]   ; prepin2[5]     ; clk        ; clk      ; None                        ; None                      ; 6.230 ns                ;
; N/A                                     ; 153.73 MHz ( period = 6.505 ns )                    ; prepin1[5]   ; prepin2[3]     ; clk        ; clk      ; None                        ; None                      ; 6.230 ns                ;
; N/A                                     ; 153.73 MHz ( period = 6.505 ns )                    ; prepin1[5]   ; prepin2[7]     ; clk        ; clk      ; None                        ; None                      ; 6.230 ns                ;
; N/A                                     ; 153.73 MHz ( period = 6.505 ns )                    ; prepin1[5]   ; prepin2[0]     ; clk        ; clk      ; None                        ; None                      ; 6.230 ns                ;
; N/A                                     ; 153.73 MHz ( period = 6.505 ns )                    ; prepin1[5]   ; prepin2[2]     ; clk        ; clk      ; None                        ; None                      ; 6.230 ns                ;
; N/A                                     ; 153.73 MHz ( period = 6.505 ns )                    ; prepin1[5]   ; prepin2[1]     ; clk        ; clk      ; None                        ; None                      ; 6.230 ns                ;
; N/A                                     ; 153.80 MHz ( period = 6.502 ns )                    ; rst[4]       ; count1[18]     ; clk        ; clk      ; None                        ; None                      ; 6.226 ns                ;
; N/A                                     ; 154.23 MHz ( period = 6.484 ns )                    ; prepin0[5]   ; prepin2[6]     ; clk        ; clk      ; None                        ; None                      ; 6.209 ns                ;
; N/A                                     ; 154.23 MHz ( period = 6.484 ns )                    ; prepin0[5]   ; prepin2[4]     ; clk        ; clk      ; None                        ; None                      ; 6.209 ns                ;
; N/A                                     ; 154.23 MHz ( period = 6.484 ns )                    ; prepin0[5]   ; prepin2[5]     ; clk        ; clk      ; None                        ; None                      ; 6.209 ns                ;
; N/A                                     ; 154.23 MHz ( period = 6.484 ns )                    ; prepin0[5]   ; prepin2[3]     ; clk        ; clk      ; None                        ; None                      ; 6.209 ns                ;
; N/A                                     ; 154.23 MHz ( period = 6.484 ns )                    ; prepin0[5]   ; prepin2[7]     ; clk        ; clk      ; None                        ; None                      ; 6.209 ns                ;
; N/A                                     ; 154.23 MHz ( period = 6.484 ns )                    ; prepin0[5]   ; prepin2[0]     ; clk        ; clk      ; None                        ; None                      ; 6.209 ns                ;
; N/A                                     ; 154.23 MHz ( period = 6.484 ns )                    ; prepin0[5]   ; prepin2[2]     ; clk        ; clk      ; None                        ; None                      ; 6.209 ns                ;
; N/A                                     ; 154.23 MHz ( period = 6.484 ns )                    ; prepin0[5]   ; prepin2[1]     ; clk        ; clk      ; None                        ; None                      ; 6.209 ns                ;
; N/A                                     ; 154.34 MHz ( period = 6.479 ns )                    ; prepin2[2]   ; prepin2[6]     ; clk        ; clk      ; None                        ; None                      ; 6.215 ns                ;
; N/A                                     ; 154.34 MHz ( period = 6.479 ns )                    ; prepin2[2]   ; prepin2[4]     ; clk        ; clk      ; None                        ; None                      ; 6.215 ns                ;
; N/A                                     ; 154.34 MHz ( period = 6.479 ns )                    ; prepin2[2]   ; prepin2[5]     ; clk        ; clk      ; None                        ; None                      ; 6.215 ns                ;
; N/A                                     ; 154.34 MHz ( period = 6.479 ns )                    ; prepin2[2]   ; prepin2[3]     ; clk        ; clk      ; None                        ; None                      ; 6.215 ns                ;
; N/A                                     ; 154.34 MHz ( period = 6.479 ns )                    ; prepin2[2]   ; prepin2[7]     ; clk        ; clk      ; None                        ; None                      ; 6.215 ns                ;
; N/A                                     ; 154.34 MHz ( period = 6.479 ns )                    ; prepin2[2]   ; prepin2[0]     ; clk        ; clk      ; None                        ; None                      ; 6.215 ns                ;
; N/A                                     ; 154.34 MHz ( period = 6.479 ns )                    ; prepin2[2]   ; prepin2[2]     ; clk        ; clk      ; None                        ; None                      ; 6.215 ns                ;
; N/A                                     ; 154.34 MHz ( period = 6.479 ns )                    ; prepin2[2]   ; prepin2[1]     ; clk        ; clk      ; None                        ; None                      ; 6.215 ns                ;
; N/A                                     ; 154.56 MHz ( period = 6.470 ns )                    ; rst[2]       ; count1[31]     ; clk        ; clk      ; None                        ; None                      ; 6.192 ns                ;
; N/A                                     ; 154.56 MHz ( period = 6.470 ns )                    ; rst[3]       ; count1[18]     ; clk        ; clk      ; None                        ; None                      ; 6.194 ns                ;
; N/A                                     ; 154.56 MHz ( period = 6.470 ns )                    ; prepin0[7]   ; prepin2_sav[0] ; clk        ; clk      ; None                        ; None                      ; 6.202 ns                ;
; N/A                                     ; 154.63 MHz ( period = 6.467 ns )                    ; h_counter[1] ; h_counter[9]   ; clk        ; clk      ; None                        ; None                      ; 6.203 ns                ;
; N/A                                     ; 154.63 MHz ( period = 6.467 ns )                    ; h_counter[1] ; h_counter[5]   ; clk        ; clk      ; None                        ; None                      ; 6.203 ns                ;
; N/A                                     ; 154.66 MHz ( period = 6.466 ns )                    ; h_counter[1] ; h_counter[0]   ; clk        ; clk      ; None                        ; None                      ; 6.202 ns                ;
; N/A                                     ; 154.80 MHz ( period = 6.460 ns )                    ; h_counter[1] ; h_counter[8]   ; clk        ; clk      ; None                        ; None                      ; 6.196 ns                ;
; N/A                                     ; 155.11 MHz ( period = 6.447 ns )                    ; prepin1[4]   ; prepin2[6]     ; clk        ; clk      ; None                        ; None                      ; 6.172 ns                ;
; N/A                                     ; 155.11 MHz ( period = 6.447 ns )                    ; prepin1[4]   ; prepin2[4]     ; clk        ; clk      ; None                        ; None                      ; 6.172 ns                ;
; N/A                                     ; 155.11 MHz ( period = 6.447 ns )                    ; prepin1[4]   ; prepin2[5]     ; clk        ; clk      ; None                        ; None                      ; 6.172 ns                ;
; N/A                                     ; 155.11 MHz ( period = 6.447 ns )                    ; prepin1[4]   ; prepin2[3]     ; clk        ; clk      ; None                        ; None                      ; 6.172 ns                ;
; N/A                                     ; 155.11 MHz ( period = 6.447 ns )                    ; prepin1[4]   ; prepin2[7]     ; clk        ; clk      ; None                        ; None                      ; 6.172 ns                ;
; N/A                                     ; 155.11 MHz ( period = 6.447 ns )                    ; prepin1[4]   ; prepin2[0]     ; clk        ; clk      ; None                        ; None                      ; 6.172 ns                ;
; N/A                                     ; 155.11 MHz ( period = 6.447 ns )                    ; prepin1[4]   ; prepin2[2]     ; clk        ; clk      ; None                        ; None                      ; 6.172 ns                ;
; N/A                                     ; 155.11 MHz ( period = 6.447 ns )                    ; prepin1[4]   ; prepin2[1]     ; clk        ; clk      ; None                        ; None                      ; 6.172 ns                ;
; N/A                                     ; 155.16 MHz ( period = 6.445 ns )                    ; prepin0[4]   ; prepin2_sav[0] ; clk        ; clk      ; None                        ; None                      ; 6.177 ns                ;
; N/A                                     ; 155.18 MHz ( period = 6.444 ns )                    ; prepin1[3]   ; prepin2[6]     ; clk        ; clk      ; None                        ; None                      ; 6.169 ns                ;
; N/A                                     ; 155.18 MHz ( period = 6.444 ns )                    ; prepin1[3]   ; prepin2[4]     ; clk        ; clk      ; None                        ; None                      ; 6.169 ns                ;
; N/A                                     ; 155.18 MHz ( period = 6.444 ns )                    ; prepin1[3]   ; prepin2[5]     ; clk        ; clk      ; None                        ; None                      ; 6.169 ns                ;
; N/A                                     ; 155.18 MHz ( period = 6.444 ns )                    ; prepin1[3]   ; prepin2[3]     ; clk        ; clk      ; None                        ; None                      ; 6.169 ns                ;
; N/A                                     ; 155.18 MHz ( period = 6.444 ns )                    ; prepin1[3]   ; prepin2[7]     ; clk        ; clk      ; None                        ; None                      ; 6.169 ns                ;
; N/A                                     ; 155.18 MHz ( period = 6.444 ns )                    ; prepin1[3]   ; prepin2[0]     ; clk        ; clk      ; None                        ; None                      ; 6.169 ns                ;
; N/A                                     ; 155.18 MHz ( period = 6.444 ns )                    ; prepin1[3]   ; prepin2[2]     ; clk        ; clk      ; None                        ; None                      ; 6.169 ns                ;
; N/A                                     ; 155.18 MHz ( period = 6.444 ns )                    ; prepin1[3]   ; prepin2[1]     ; clk        ; clk      ; None                        ; None                      ; 6.169 ns                ;
; N/A                                     ; 155.38 MHz ( period = 6.436 ns )                    ; rst[1]       ; count1[29]     ; clk        ; clk      ; None                        ; None                      ; 6.158 ns                ;
; N/A                                     ; 155.40 MHz ( period = 6.435 ns )                    ; h_counter[4] ; h_counter[9]   ; clk        ; clk      ; None                        ; None                      ; 6.171 ns                ;
; N/A                                     ; 155.40 MHz ( period = 6.435 ns )                    ; h_counter[4] ; h_counter[5]   ; clk        ; clk      ; None                        ; None                      ; 6.171 ns                ;
; N/A                                     ; 155.40 MHz ( period = 6.435 ns )                    ; prepin1[6]   ; prepin2_sav[0] ; clk        ; clk      ; None                        ; None                      ; 6.167 ns                ;
; N/A                                     ; 155.42 MHz ( period = 6.434 ns )                    ; h_counter[4] ; h_counter[0]   ; clk        ; clk      ; None                        ; None                      ; 6.170 ns                ;
; N/A                                     ; 155.57 MHz ( period = 6.428 ns )                    ; h_counter[1] ; v_counter[9]   ; clk        ; clk      ; None                        ; None                      ; 6.170 ns                ;
; N/A                                     ; 155.57 MHz ( period = 6.428 ns )                    ; h_counter[4] ; h_counter[8]   ; clk        ; clk      ; None                        ; None                      ; 6.164 ns                ;
; N/A                                     ; 155.62 MHz ( period = 6.426 ns )                    ; prepin0[0]   ; prepin0[6]     ; clk        ; clk      ; None                        ; None                      ; 6.162 ns                ;
; N/A                                     ; 155.84 MHz ( period = 6.417 ns )                    ; prepin0[1]   ; prepin0[7]     ; clk        ; clk      ; None                        ; None                      ; 6.153 ns                ;
; N/A                                     ; 156.35 MHz ( period = 6.396 ns )                    ; h_counter[4] ; v_counter[9]   ; clk        ; clk      ; None                        ; None                      ; 6.138 ns                ;
; N/A                                     ; 156.64 MHz ( period = 6.384 ns )                    ; rst[2]       ; count1[30]     ; clk        ; clk      ; None                        ; None                      ; 6.106 ns                ;
; N/A                                     ; 156.89 MHz ( period = 6.374 ns )                    ; rst[0]       ; count1[18]     ; clk        ; clk      ; None                        ; None                      ; 6.097 ns                ;
; N/A                                     ; 156.99 MHz ( period = 6.370 ns )                    ; rst[2]       ; count1[15]     ; clk        ; clk      ; None                        ; None                      ; 6.094 ns                ;
; N/A                                     ; 157.08 MHz ( period = 6.366 ns )                    ; prepin2[1]   ; prepin2[2]     ; clk        ; clk      ; None                        ; None                      ; 6.102 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;              ;                ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+--------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                           ;
+------------------------------------------+--------+------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From   ; To         ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+--------+------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; rst_hz ; stat2c     ; clk        ; clk      ; None                       ; None                       ; 1.098 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; stat1c     ; clk        ; clk      ; None                       ; None                       ; 1.098 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; save       ; clk        ; clk      ; None                       ; None                       ; 1.099 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; stat0c     ; clk        ; clk      ; None                       ; None                       ; 1.101 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin1[2] ; clk        ; clk      ; None                       ; None                       ; 3.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin1[7] ; clk        ; clk      ; None                       ; None                       ; 3.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin1[0] ; clk        ; clk      ; None                       ; None                       ; 3.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin1[1] ; clk        ; clk      ; None                       ; None                       ; 3.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin1[5] ; clk        ; clk      ; None                       ; None                       ; 3.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin1[4] ; clk        ; clk      ; None                       ; None                       ; 3.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin1[3] ; clk        ; clk      ; None                       ; None                       ; 3.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin1[6] ; clk        ; clk      ; None                       ; None                       ; 3.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin0[7] ; clk        ; clk      ; None                       ; None                       ; 3.130 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin0[6] ; clk        ; clk      ; None                       ; None                       ; 3.130 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin0[5] ; clk        ; clk      ; None                       ; None                       ; 3.130 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin0[3] ; clk        ; clk      ; None                       ; None                       ; 3.130 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin0[4] ; clk        ; clk      ; None                       ; None                       ; 3.130 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin0[1] ; clk        ; clk      ; None                       ; None                       ; 3.130 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin0[2] ; clk        ; clk      ; None                       ; None                       ; 3.130 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin0[0] ; clk        ; clk      ; None                       ; None                       ; 3.130 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; stat2      ; clk        ; clk      ; None                       ; None                       ; 3.457 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin2[6] ; clk        ; clk      ; None                       ; None                       ; 3.484 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin2[4] ; clk        ; clk      ; None                       ; None                       ; 3.484 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin2[5] ; clk        ; clk      ; None                       ; None                       ; 3.484 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin2[3] ; clk        ; clk      ; None                       ; None                       ; 3.484 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin2[7] ; clk        ; clk      ; None                       ; None                       ; 3.484 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin2[0] ; clk        ; clk      ; None                       ; None                       ; 3.484 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin2[2] ; clk        ; clk      ; None                       ; None                       ; 3.484 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin2[1] ; clk        ; clk      ; None                       ; None                       ; 3.484 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; stat1      ; clk        ; clk      ; None                       ; None                       ; 3.636 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; stat0      ; clk        ; clk      ; None                       ; None                       ; 3.917 ns                 ;
+------------------------------------------+--------+------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-------------------------------------------------------------------------+
; tsu                                                                     ;
+-------+--------------+------------+---------+----------------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To             ; To Clock ;
+-------+--------------+------------+---------+----------------+----------+
; N/A   ; None         ; 8.549 ns   ; reset   ; prepin2[6]     ; clk      ;
; N/A   ; None         ; 8.549 ns   ; reset   ; prepin2[4]     ; clk      ;
; N/A   ; None         ; 8.549 ns   ; reset   ; prepin2[5]     ; clk      ;
; N/A   ; None         ; 8.549 ns   ; reset   ; prepin2[3]     ; clk      ;
; N/A   ; None         ; 8.549 ns   ; reset   ; prepin2[7]     ; clk      ;
; N/A   ; None         ; 8.549 ns   ; reset   ; prepin2[0]     ; clk      ;
; N/A   ; None         ; 8.549 ns   ; reset   ; prepin2[2]     ; clk      ;
; N/A   ; None         ; 8.549 ns   ; reset   ; prepin2[1]     ; clk      ;
; N/A   ; None         ; 6.189 ns   ; reset   ; prepin2_sav[0] ; clk      ;
; N/A   ; None         ; 5.554 ns   ; reset   ; prepin0[7]     ; clk      ;
; N/A   ; None         ; 5.554 ns   ; reset   ; prepin0[6]     ; clk      ;
; N/A   ; None         ; 5.554 ns   ; reset   ; prepin0[5]     ; clk      ;
; N/A   ; None         ; 5.554 ns   ; reset   ; prepin0[3]     ; clk      ;
; N/A   ; None         ; 5.554 ns   ; reset   ; prepin0[4]     ; clk      ;
; N/A   ; None         ; 5.554 ns   ; reset   ; prepin0[1]     ; clk      ;
; N/A   ; None         ; 5.554 ns   ; reset   ; prepin0[2]     ; clk      ;
; N/A   ; None         ; 5.554 ns   ; reset   ; prepin0[0]     ; clk      ;
; N/A   ; None         ; 5.543 ns   ; reset   ; prepin1[2]     ; clk      ;
; N/A   ; None         ; 5.543 ns   ; reset   ; prepin1[7]     ; clk      ;
; N/A   ; None         ; 5.543 ns   ; reset   ; prepin1[0]     ; clk      ;
; N/A   ; None         ; 5.543 ns   ; reset   ; prepin1[1]     ; clk      ;
; N/A   ; None         ; 5.543 ns   ; reset   ; prepin1[5]     ; clk      ;
; N/A   ; None         ; 5.543 ns   ; reset   ; prepin1[4]     ; clk      ;
; N/A   ; None         ; 5.543 ns   ; reset   ; prepin1[3]     ; clk      ;
; N/A   ; None         ; 5.543 ns   ; reset   ; prepin1[6]     ; clk      ;
; N/A   ; None         ; 5.452 ns   ; reset   ; prepin1_sav[2] ; clk      ;
; N/A   ; None         ; 5.452 ns   ; reset   ; prepin1_sav[0] ; clk      ;
; N/A   ; None         ; 5.452 ns   ; reset   ; prepin1_sav[1] ; clk      ;
; N/A   ; None         ; 5.452 ns   ; reset   ; prepin1_sav[5] ; clk      ;
; N/A   ; None         ; 5.452 ns   ; reset   ; prepin1_sav[4] ; clk      ;
; N/A   ; None         ; 5.452 ns   ; reset   ; prepin1_sav[3] ; clk      ;
; N/A   ; None         ; 5.452 ns   ; reset   ; prepin1_sav[6] ; clk      ;
; N/A   ; None         ; 5.431 ns   ; reset   ; prepin1_sav[7] ; clk      ;
; N/A   ; None         ; 4.796 ns   ; reset   ; prepin0_sav[7] ; clk      ;
; N/A   ; None         ; 4.796 ns   ; reset   ; prepin0_sav[6] ; clk      ;
; N/A   ; None         ; 4.796 ns   ; reset   ; prepin0_sav[5] ; clk      ;
; N/A   ; None         ; 4.796 ns   ; reset   ; prepin2_sav[6] ; clk      ;
; N/A   ; None         ; 4.796 ns   ; reset   ; prepin2_sav[4] ; clk      ;
; N/A   ; None         ; 4.796 ns   ; reset   ; prepin2_sav[5] ; clk      ;
; N/A   ; None         ; 4.796 ns   ; reset   ; prepin2_sav[3] ; clk      ;
; N/A   ; None         ; 4.796 ns   ; reset   ; prepin2_sav[7] ; clk      ;
; N/A   ; None         ; 4.796 ns   ; reset   ; prepin2_sav[2] ; clk      ;
; N/A   ; None         ; 4.796 ns   ; reset   ; prepin2_sav[1] ; clk      ;
; N/A   ; None         ; 4.796 ns   ; reset   ; prepin0_sav[3] ; clk      ;
; N/A   ; None         ; 4.796 ns   ; reset   ; prepin0_sav[4] ; clk      ;
; N/A   ; None         ; 4.796 ns   ; reset   ; prepin0_sav[1] ; clk      ;
; N/A   ; None         ; 4.796 ns   ; reset   ; prepin0_sav[2] ; clk      ;
; N/A   ; None         ; 4.796 ns   ; reset   ; prepin0_sav[0] ; clk      ;
; N/A   ; None         ; 4.416 ns   ; reset   ; stat2          ; clk      ;
; N/A   ; None         ; 4.410 ns   ; red_b   ; stat0          ; clk      ;
; N/A   ; None         ; 4.040 ns   ; reset   ; stat1          ; clk      ;
; N/A   ; None         ; 4.028 ns   ; reset   ; stat0          ; clk      ;
; N/A   ; None         ; 3.661 ns   ; green_b ; stat2          ; clk      ;
; N/A   ; None         ; 3.293 ns   ; green_b ; prepin2[6]     ; clk      ;
; N/A   ; None         ; 3.293 ns   ; green_b ; prepin2[4]     ; clk      ;
; N/A   ; None         ; 3.293 ns   ; green_b ; prepin2[5]     ; clk      ;
; N/A   ; None         ; 3.293 ns   ; green_b ; prepin2[3]     ; clk      ;
; N/A   ; None         ; 3.293 ns   ; green_b ; prepin2[7]     ; clk      ;
; N/A   ; None         ; 3.293 ns   ; green_b ; prepin2[0]     ; clk      ;
; N/A   ; None         ; 3.293 ns   ; green_b ; prepin2[2]     ; clk      ;
; N/A   ; None         ; 3.293 ns   ; green_b ; prepin2[1]     ; clk      ;
; N/A   ; None         ; 3.087 ns   ; blue_b  ; prepin1[2]     ; clk      ;
; N/A   ; None         ; 3.087 ns   ; blue_b  ; prepin1[7]     ; clk      ;
; N/A   ; None         ; 3.087 ns   ; blue_b  ; prepin1[0]     ; clk      ;
; N/A   ; None         ; 3.087 ns   ; blue_b  ; prepin1[1]     ; clk      ;
; N/A   ; None         ; 3.087 ns   ; blue_b  ; prepin1[5]     ; clk      ;
; N/A   ; None         ; 3.087 ns   ; blue_b  ; prepin1[4]     ; clk      ;
; N/A   ; None         ; 3.087 ns   ; blue_b  ; prepin1[3]     ; clk      ;
; N/A   ; None         ; 3.087 ns   ; blue_b  ; prepin1[6]     ; clk      ;
; N/A   ; None         ; 1.985 ns   ; red_b   ; prepin0[7]     ; clk      ;
; N/A   ; None         ; 1.985 ns   ; red_b   ; prepin0[6]     ; clk      ;
; N/A   ; None         ; 1.985 ns   ; red_b   ; prepin0[5]     ; clk      ;
; N/A   ; None         ; 1.985 ns   ; red_b   ; prepin0[3]     ; clk      ;
; N/A   ; None         ; 1.985 ns   ; red_b   ; prepin0[4]     ; clk      ;
; N/A   ; None         ; 1.985 ns   ; red_b   ; prepin0[1]     ; clk      ;
; N/A   ; None         ; 1.985 ns   ; red_b   ; prepin0[2]     ; clk      ;
; N/A   ; None         ; 1.985 ns   ; red_b   ; prepin0[0]     ; clk      ;
; N/A   ; None         ; 1.738 ns   ; blue_b  ; stat1          ; clk      ;
; N/A   ; None         ; 1.527 ns   ; reset   ; stat2c         ; clk      ;
; N/A   ; None         ; 1.527 ns   ; reset   ; stat1c         ; clk      ;
; N/A   ; None         ; 1.526 ns   ; reset   ; save           ; clk      ;
; N/A   ; None         ; 1.522 ns   ; reset   ; stat0c         ; clk      ;
; N/A   ; None         ; 1.396 ns   ; red_b   ; stat0c         ; clk      ;
; N/A   ; None         ; 1.293 ns   ; green_b ; stat2c         ; clk      ;
; N/A   ; None         ; 1.292 ns   ; blue_b  ; stat1c         ; clk      ;
+-------+--------------+------------+---------+----------------+----------+


+---------------------------------------------------------------------+
; tco                                                                 ;
+-------+--------------+------------+------------+-------+------------+
; Slack ; Required tco ; Actual tco ; From       ; To    ; From Clock ;
+-------+--------------+------------+------------+-------+------------+
; N/A   ; None         ; 9.246 ns   ; hsync~reg0 ; hsync ; clk        ;
; N/A   ; None         ; 8.429 ns   ; blue~reg0  ; blue  ; clk        ;
; N/A   ; None         ; 8.406 ns   ; red~reg0   ; red   ; clk        ;
; N/A   ; None         ; 8.362 ns   ; vsync~reg0 ; vsync ; clk        ;
; N/A   ; None         ; 8.346 ns   ; green~reg0 ; green ; clk        ;
+-------+--------------+------------+------------+-------+------------+


+-------------------------------------------------------------------------------+
; th                                                                            ;
+---------------+-------------+-----------+---------+----------------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To             ; To Clock ;
+---------------+-------------+-----------+---------+----------------+----------+
; N/A           ; None        ; -0.708 ns ; blue_b  ; stat1          ; clk      ;
; N/A           ; None        ; -1.026 ns ; blue_b  ; stat1c         ; clk      ;
; N/A           ; None        ; -1.027 ns ; green_b ; stat2c         ; clk      ;
; N/A           ; None        ; -1.130 ns ; red_b   ; stat0c         ; clk      ;
; N/A           ; None        ; -1.165 ns ; reset   ; stat1          ; clk      ;
; N/A           ; None        ; -1.194 ns ; red_b   ; stat0          ; clk      ;
; N/A           ; None        ; -1.256 ns ; reset   ; stat0c         ; clk      ;
; N/A           ; None        ; -1.260 ns ; reset   ; save           ; clk      ;
; N/A           ; None        ; -1.261 ns ; reset   ; stat2c         ; clk      ;
; N/A           ; None        ; -1.261 ns ; reset   ; stat1c         ; clk      ;
; N/A           ; None        ; -1.719 ns ; red_b   ; prepin0[7]     ; clk      ;
; N/A           ; None        ; -1.719 ns ; red_b   ; prepin0[6]     ; clk      ;
; N/A           ; None        ; -1.719 ns ; red_b   ; prepin0[5]     ; clk      ;
; N/A           ; None        ; -1.719 ns ; red_b   ; prepin0[3]     ; clk      ;
; N/A           ; None        ; -1.719 ns ; red_b   ; prepin0[4]     ; clk      ;
; N/A           ; None        ; -1.719 ns ; red_b   ; prepin0[1]     ; clk      ;
; N/A           ; None        ; -1.719 ns ; red_b   ; prepin0[2]     ; clk      ;
; N/A           ; None        ; -1.719 ns ; red_b   ; prepin0[0]     ; clk      ;
; N/A           ; None        ; -2.500 ns ; reset   ; stat0          ; clk      ;
; N/A           ; None        ; -2.621 ns ; green_b ; stat2          ; clk      ;
; N/A           ; None        ; -2.821 ns ; blue_b  ; prepin1[2]     ; clk      ;
; N/A           ; None        ; -2.821 ns ; blue_b  ; prepin1[7]     ; clk      ;
; N/A           ; None        ; -2.821 ns ; blue_b  ; prepin1[0]     ; clk      ;
; N/A           ; None        ; -2.821 ns ; blue_b  ; prepin1[1]     ; clk      ;
; N/A           ; None        ; -2.821 ns ; blue_b  ; prepin1[5]     ; clk      ;
; N/A           ; None        ; -2.821 ns ; blue_b  ; prepin1[4]     ; clk      ;
; N/A           ; None        ; -2.821 ns ; blue_b  ; prepin1[3]     ; clk      ;
; N/A           ; None        ; -2.821 ns ; blue_b  ; prepin1[6]     ; clk      ;
; N/A           ; None        ; -2.928 ns ; reset   ; prepin1[2]     ; clk      ;
; N/A           ; None        ; -2.928 ns ; reset   ; prepin1[7]     ; clk      ;
; N/A           ; None        ; -2.928 ns ; reset   ; prepin1[0]     ; clk      ;
; N/A           ; None        ; -2.928 ns ; reset   ; prepin1[1]     ; clk      ;
; N/A           ; None        ; -2.928 ns ; reset   ; prepin1[5]     ; clk      ;
; N/A           ; None        ; -2.928 ns ; reset   ; prepin1[4]     ; clk      ;
; N/A           ; None        ; -2.928 ns ; reset   ; prepin1[3]     ; clk      ;
; N/A           ; None        ; -2.928 ns ; reset   ; prepin1[6]     ; clk      ;
; N/A           ; None        ; -2.963 ns ; reset   ; prepin0[7]     ; clk      ;
; N/A           ; None        ; -2.963 ns ; reset   ; prepin0[6]     ; clk      ;
; N/A           ; None        ; -2.963 ns ; reset   ; prepin0[5]     ; clk      ;
; N/A           ; None        ; -2.963 ns ; reset   ; prepin0[3]     ; clk      ;
; N/A           ; None        ; -2.963 ns ; reset   ; prepin0[4]     ; clk      ;
; N/A           ; None        ; -2.963 ns ; reset   ; prepin0[1]     ; clk      ;
; N/A           ; None        ; -2.963 ns ; reset   ; prepin0[2]     ; clk      ;
; N/A           ; None        ; -2.963 ns ; reset   ; prepin0[0]     ; clk      ;
; N/A           ; None        ; -3.027 ns ; green_b ; prepin2[6]     ; clk      ;
; N/A           ; None        ; -3.027 ns ; green_b ; prepin2[4]     ; clk      ;
; N/A           ; None        ; -3.027 ns ; green_b ; prepin2[5]     ; clk      ;
; N/A           ; None        ; -3.027 ns ; green_b ; prepin2[3]     ; clk      ;
; N/A           ; None        ; -3.027 ns ; green_b ; prepin2[7]     ; clk      ;
; N/A           ; None        ; -3.027 ns ; green_b ; prepin2[0]     ; clk      ;
; N/A           ; None        ; -3.027 ns ; green_b ; prepin2[2]     ; clk      ;
; N/A           ; None        ; -3.027 ns ; green_b ; prepin2[1]     ; clk      ;
; N/A           ; None        ; -3.328 ns ; reset   ; prepin2[6]     ; clk      ;
; N/A           ; None        ; -3.328 ns ; reset   ; prepin2[4]     ; clk      ;
; N/A           ; None        ; -3.328 ns ; reset   ; prepin2[5]     ; clk      ;
; N/A           ; None        ; -3.328 ns ; reset   ; prepin2[3]     ; clk      ;
; N/A           ; None        ; -3.328 ns ; reset   ; prepin2[7]     ; clk      ;
; N/A           ; None        ; -3.328 ns ; reset   ; prepin2[0]     ; clk      ;
; N/A           ; None        ; -3.328 ns ; reset   ; prepin2[2]     ; clk      ;
; N/A           ; None        ; -3.328 ns ; reset   ; prepin2[1]     ; clk      ;
; N/A           ; None        ; -3.730 ns ; reset   ; stat2          ; clk      ;
; N/A           ; None        ; -4.530 ns ; reset   ; prepin0_sav[7] ; clk      ;
; N/A           ; None        ; -4.530 ns ; reset   ; prepin0_sav[6] ; clk      ;
; N/A           ; None        ; -4.530 ns ; reset   ; prepin0_sav[5] ; clk      ;
; N/A           ; None        ; -4.530 ns ; reset   ; prepin2_sav[6] ; clk      ;
; N/A           ; None        ; -4.530 ns ; reset   ; prepin2_sav[4] ; clk      ;
; N/A           ; None        ; -4.530 ns ; reset   ; prepin2_sav[5] ; clk      ;
; N/A           ; None        ; -4.530 ns ; reset   ; prepin2_sav[3] ; clk      ;
; N/A           ; None        ; -4.530 ns ; reset   ; prepin2_sav[7] ; clk      ;
; N/A           ; None        ; -4.530 ns ; reset   ; prepin2_sav[2] ; clk      ;
; N/A           ; None        ; -4.530 ns ; reset   ; prepin2_sav[1] ; clk      ;
; N/A           ; None        ; -4.530 ns ; reset   ; prepin0_sav[3] ; clk      ;
; N/A           ; None        ; -4.530 ns ; reset   ; prepin0_sav[4] ; clk      ;
; N/A           ; None        ; -4.530 ns ; reset   ; prepin0_sav[1] ; clk      ;
; N/A           ; None        ; -4.530 ns ; reset   ; prepin0_sav[2] ; clk      ;
; N/A           ; None        ; -4.530 ns ; reset   ; prepin0_sav[0] ; clk      ;
; N/A           ; None        ; -5.165 ns ; reset   ; prepin1_sav[7] ; clk      ;
; N/A           ; None        ; -5.186 ns ; reset   ; prepin1_sav[2] ; clk      ;
; N/A           ; None        ; -5.186 ns ; reset   ; prepin1_sav[0] ; clk      ;
; N/A           ; None        ; -5.186 ns ; reset   ; prepin1_sav[1] ; clk      ;
; N/A           ; None        ; -5.186 ns ; reset   ; prepin1_sav[5] ; clk      ;
; N/A           ; None        ; -5.186 ns ; reset   ; prepin1_sav[4] ; clk      ;
; N/A           ; None        ; -5.186 ns ; reset   ; prepin1_sav[3] ; clk      ;
; N/A           ; None        ; -5.186 ns ; reset   ; prepin1_sav[6] ; clk      ;
; N/A           ; None        ; -5.923 ns ; reset   ; prepin2_sav[0] ; clk      ;
+---------------+-------------+-----------+---------+----------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Mar 22 20:35:38 2016
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off VGA_Display -c VGA_Display --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 4 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "modra[12]" as buffer
    Info: Detected ripple clock "zelena[12]" as buffer
    Info: Detected ripple clock "hz" as buffer
    Info: Detected ripple clock "cervena[12]" as buffer
Info: Clock "clk" has Internal fmax of 132.17 MHz between source register "color_out[1]" and destination register "g" (period= 7.566 ns)
    Info: + Longest register to register delay is 2.535 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X22_Y9_N15; Fanout = 1; REG Node = 'color_out[1]'
        Info: 2: + IC(2.221 ns) + CELL(0.206 ns) = 2.427 ns; Loc. = LCCOMB_X12_Y13_N18; Fanout = 1; COMB Node = 'g~0'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 2.535 ns; Loc. = LCFF_X12_Y13_N19; Fanout = 1; REG Node = 'g'
        Info: Total cell delay = 0.314 ns ( 12.39 % )
        Info: Total interconnect delay = 2.221 ns ( 87.61 % )
    Info: - Smallest clock skew is -4.767 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.766 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 5; CLK Node = 'clk'
            Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 126; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.857 ns) + CELL(0.666 ns) = 2.766 ns; Loc. = LCFF_X12_Y13_N19; Fanout = 1; REG Node = 'g'
            Info: Total cell delay = 1.766 ns ( 63.85 % )
            Info: Total interconnect delay = 1.000 ns ( 36.15 % )
        Info: - Longest clock path from clock "clk" to source register is 7.533 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 5; CLK Node = 'clk'
            Info: 2: + IC(1.366 ns) + CELL(0.970 ns) = 3.436 ns; Loc. = LCFF_X13_Y6_N27; Fanout = 2; REG Node = 'zelena[12]'
            Info: 3: + IC(2.581 ns) + CELL(0.000 ns) = 6.017 ns; Loc. = CLKCTRL_G6; Fanout = 9; COMB Node = 'zelena[12]~clkctrl'
            Info: 4: + IC(0.850 ns) + CELL(0.666 ns) = 7.533 ns; Loc. = LCFF_X22_Y9_N15; Fanout = 1; REG Node = 'color_out[1]'
            Info: Total cell delay = 2.736 ns ( 36.32 % )
            Info: Total interconnect delay = 4.797 ns ( 63.68 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Micro setup delay of destination is -0.040 ns
Warning: Circuit may not operate. Detected 31 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "rst_hz" and destination pin or register "stat2c" for clock "clk" (Hold time is 3.458 ns)
    Info: + Largest clock skew is 4.554 ns
        Info: + Longest clock path from clock "clk" to destination register is 7.271 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 5; CLK Node = 'clk'
            Info: 2: + IC(1.454 ns) + CELL(0.970 ns) = 3.524 ns; Loc. = LCFF_X18_Y6_N5; Fanout = 2; REG Node = 'hz'
            Info: 3: + IC(2.269 ns) + CELL(0.000 ns) = 5.793 ns; Loc. = CLKCTRL_G7; Fanout = 55; COMB Node = 'hz~clkctrl'
            Info: 4: + IC(0.812 ns) + CELL(0.666 ns) = 7.271 ns; Loc. = LCFF_X7_Y7_N21; Fanout = 14; REG Node = 'stat2c'
            Info: Total cell delay = 2.736 ns ( 37.63 % )
            Info: Total interconnect delay = 4.535 ns ( 62.37 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.717 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 5; CLK Node = 'clk'
            Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 126; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.808 ns) + CELL(0.666 ns) = 2.717 ns; Loc. = LCFF_X7_Y7_N17; Fanout = 10; REG Node = 'rst_hz'
            Info: Total cell delay = 1.766 ns ( 65.00 % )
            Info: Total interconnect delay = 0.951 ns ( 35.00 % )
    Info: - Micro clock to output delay of source is 0.304 ns
    Info: - Shortest register to register delay is 1.098 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X7_Y7_N17; Fanout = 10; REG Node = 'rst_hz'
        Info: 2: + IC(0.784 ns) + CELL(0.206 ns) = 0.990 ns; Loc. = LCCOMB_X7_Y7_N20; Fanout = 1; COMB Node = 'stat2c~0'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 1.098 ns; Loc. = LCFF_X7_Y7_N21; Fanout = 14; REG Node = 'stat2c'
        Info: Total cell delay = 0.314 ns ( 28.60 % )
        Info: Total interconnect delay = 0.784 ns ( 71.40 % )
    Info: + Micro hold delay of destination is 0.306 ns
Info: tsu for register "prepin2[6]" (data pin = "reset", clock pin = "clk") is 8.549 ns
    Info: + Longest pin to register delay is 15.891 ns
        Info: 1: + IC(0.000 ns) + CELL(0.965 ns) = 0.965 ns; Loc. = PIN_3; Fanout = 36; PIN Node = 'reset'
        Info: 2: + IC(7.142 ns) + CELL(0.370 ns) = 8.477 ns; Loc. = LCCOMB_X7_Y7_N30; Fanout = 33; COMB Node = 'process_6~0'
        Info: 3: + IC(2.218 ns) + CELL(0.539 ns) = 11.234 ns; Loc. = LCCOMB_X13_Y10_N28; Fanout = 1; COMB Node = 'prepin2[0]~24'
        Info: 4: + IC(1.496 ns) + CELL(0.537 ns) = 13.267 ns; Loc. = LCCOMB_X9_Y11_N28; Fanout = 8; COMB Node = 'prepin2[0]~25'
        Info: 5: + IC(1.769 ns) + CELL(0.855 ns) = 15.891 ns; Loc. = LCFF_X13_Y10_N13; Fanout = 6; REG Node = 'prepin2[6]'
        Info: Total cell delay = 3.266 ns ( 20.55 % )
        Info: Total interconnect delay = 12.625 ns ( 79.45 % )
    Info: + Micro setup delay of destination is -0.040 ns
    Info: - Shortest clock path from clock "clk" to destination register is 7.302 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 5; CLK Node = 'clk'
        Info: 2: + IC(1.454 ns) + CELL(0.970 ns) = 3.524 ns; Loc. = LCFF_X18_Y6_N5; Fanout = 2; REG Node = 'hz'
        Info: 3: + IC(2.269 ns) + CELL(0.000 ns) = 5.793 ns; Loc. = CLKCTRL_G7; Fanout = 55; COMB Node = 'hz~clkctrl'
        Info: 4: + IC(0.843 ns) + CELL(0.666 ns) = 7.302 ns; Loc. = LCFF_X13_Y10_N13; Fanout = 6; REG Node = 'prepin2[6]'
        Info: Total cell delay = 2.736 ns ( 37.47 % )
        Info: Total interconnect delay = 4.566 ns ( 62.53 % )
Info: tco from clock "clk" to destination pin "hsync" through register "hsync~reg0" is 9.246 ns
    Info: + Longest clock path from clock "clk" to source register is 2.754 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 5; CLK Node = 'clk'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 126; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.845 ns) + CELL(0.666 ns) = 2.754 ns; Loc. = LCFF_X4_Y13_N25; Fanout = 1; REG Node = 'hsync~reg0'
        Info: Total cell delay = 1.766 ns ( 64.12 % )
        Info: Total interconnect delay = 0.988 ns ( 35.88 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 6.188 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X4_Y13_N25; Fanout = 1; REG Node = 'hsync~reg0'
        Info: 2: + IC(3.132 ns) + CELL(3.056 ns) = 6.188 ns; Loc. = PIN_86; Fanout = 0; PIN Node = 'hsync'
        Info: Total cell delay = 3.056 ns ( 49.39 % )
        Info: Total interconnect delay = 3.132 ns ( 50.61 % )
Info: th for register "stat1" (data pin = "blue_b", clock pin = "clk") is -0.708 ns
    Info: + Longest clock path from clock "clk" to destination register is 7.313 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 5; CLK Node = 'clk'
        Info: 2: + IC(1.454 ns) + CELL(0.970 ns) = 3.524 ns; Loc. = LCFF_X18_Y6_N5; Fanout = 2; REG Node = 'hz'
        Info: 3: + IC(2.269 ns) + CELL(0.000 ns) = 5.793 ns; Loc. = CLKCTRL_G7; Fanout = 55; COMB Node = 'hz~clkctrl'
        Info: 4: + IC(0.854 ns) + CELL(0.666 ns) = 7.313 ns; Loc. = LCFF_X10_Y11_N27; Fanout = 16; REG Node = 'stat1'
        Info: Total cell delay = 2.736 ns ( 37.41 % )
        Info: Total interconnect delay = 4.577 ns ( 62.59 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: - Shortest pin to register delay is 8.327 ns
        Info: 1: + IC(0.000 ns) + CELL(0.954 ns) = 0.954 ns; Loc. = PIN_142; Fanout = 4; PIN Node = 'blue_b'
        Info: 2: + IC(6.451 ns) + CELL(0.206 ns) = 7.611 ns; Loc. = LCCOMB_X10_Y11_N28; Fanout = 1; COMB Node = 'stat1~0'
        Info: 3: + IC(0.402 ns) + CELL(0.206 ns) = 8.219 ns; Loc. = LCCOMB_X10_Y11_N26; Fanout = 1; COMB Node = 'stat1~2'
        Info: 4: + IC(0.000 ns) + CELL(0.108 ns) = 8.327 ns; Loc. = LCFF_X10_Y11_N27; Fanout = 16; REG Node = 'stat1'
        Info: Total cell delay = 1.474 ns ( 17.70 % )
        Info: Total interconnect delay = 6.853 ns ( 82.30 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 129 megabytes
    Info: Processing ended: Tue Mar 22 20:35:40 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:00


