
#❗️❗️❗️❗️❗️❗️❗️❗️❗️❗️❗️❗️❗️
#👨🏽‍🚀️ just rewiring DFF 2 be readable (when doubled esp) , we have enough complications...👨🏽‍🚀️
#❗️❗️❗️❗️❗️❗️❗️❗️❗️❗️❗️

#🔘️#🔘️#🔘️#🔘️#🔘️
#clock	= 16
0000 0111, 0000 0111, 0000 0011 0000 0011

#1111 1111, 0000 1000, 0000 0011 0000 0111
0000 1000, 0000 1000, 0000 0011 0000 0111

#switch_0 = 17
0000 0101, 0000 0101,0000 0011 0000 0011
#
#switch_1 = 18
0000 0110, 0000 0110, 0000 0011 0000 0011

#we will always fill these by default or leave mt same diff
#🔘️#🔘️#🔘️#🔘️#🔘️
#CLI 3

0000 0011 0000 00110000 0011,0000 0101
#0000 0011 0000 00110000 0011,0000 0110
0000 0011 0000 00110000 0011,0000 0111
0000 0011 0000 00110000 0011,0000 1000

#https://medium.com/@rxseger/building-a-4-bit-shift-register-from-7400-nand-gates-for-gpio-output-port-expansion-on-a-raspberry-5d6cee8a1291
################# DLATCH MASTER(0.0)
0001 0000,
 0000 1001, #🪢️
0000 0101
0000 0111 

######################


0001 0001,
 0000 1001, #🪢️
0001 0000,
0000 0111 

##########QN end (0.0)

#LATCH 0 (0.0)
#################
0001 0010,
 0000 1001, #🪢️

 0001 0011  # < b
 0001 0000	# < a
 

######################


0001 0011,
 0000 1001, #🪢️
 0001 0010  # < b
 0001 0001	# < a
 
 
######################

#pre Qstates
0000 00110000 00110000 0011 0001 0010
#0000 00110000 00110000 0011 0001 0011
 
 
 
 ##########DLATCH (0.1) slave
 
 #################
0001 0100,
 0000 1001, #🪢️
0001 0010
0000 1000#1111 1111#0000 0111 

######################


0001 0101,
 0000 1001, #🪢️
0001 0100,
0000 1000#1111 1111#0000 0111 


#################
0001 0110,
 0000 1001, #🪢️

0001 0111, # < b
 0001 0100,	# < a
 

######################


0001 0111,
 0000 1001, #🪢️
 
0001 0110, # < b
 0001 0101,	# < a
 
 
######################

#pre Qstates
#0000 00110000 00110000 0011 0001 0110,
#this isn't SUPPOSED 2 be "SHR (u have 2 double "THIS ONE"
#2 even get 1 output

#🪣️0001 0111


################# DLATCH MASTER(1.0)
0001 1000,#0001 0000,
 0000 1001, #🪢️
0001 0110#0000 0101
0000 0111 

######################


0001 1001, #0001 0001
 0000 1001, #🪢️
0001 1000#0001 0000,
0000 0111 

##########QN end (1)

#LATCH  (0.0)
#################
0001 1010,#0001 0010,
 0000 1001, #🪢️

0001 1011, #0001 0011  # < b
 0001 1000, #0001 0000	# < a
 

######################


0001 1011,#0001 0011 
 0000 1001, #🪢️
 0001 1010  # < b
 0001 1001	# < a
 
 
######################

#pre Qstates
0000 00110000 00110000 0011 , 0001 1010
#0000 00110000 00110000 0011 , 0001 1011

 ##########DLATCH (1.1) slave
 
 #################
0001 1100 #,0001 0100,
 0000 1001, #🪢️
0001 1010
0000 1000#1111 1111#0000 0111 

######################


0001 1101,
 0000 1001, #🪢️
0001 1100,
0000 1000#1111 1111#0000 0111 


#################
0001 1110,
 0000 1001, #🪢️

0001 1111, # < b
 0001 1100,	# < a
 

######################


0001 1111,
 0000 1001, #🪢️
 
0001 1110, # < b
 0001 1101,	# < a
 
 
######################

#pre Qstates
#0000 00110000 00110000 0011 0001 1110,
#this isn't SUPPOSED 2 be "SHR (u have 2 double "THIS ONE"
#2 even get 1 output

#🪣️0001 1111,

#🚦️🚦️🚦️🚦️🚦️🚦️🚦️🚦️🚦️🚦️🚦️
#SECOND ONE STARTING (for literally 2 bit SREG..
#🚦️🚦️🚦️🚦️🚦️🚦️🚦️🚦️🚦️🚦️🚦️
################# DLATCH MASTER(0.0)
0001 0000,
 0000 1001, #🪢️
0000 0101
0000 0111 

######################


0001 0001,
 0000 1001, #🪢️
0001 0000,
0000 0111 

##########QN end (0.0)

#LATCH 0 (0.0)
#################
0001 0010,
 0000 1001, #🪢️

 0001 0011  # < b
 0001 0000	# < a
 

######################


0001 0011,
 0000 1001, #🪢️
 0001 0010  # < b
 0001 0001	# < a
 
 
######################

#pre Qstates
0000 00110000 00110000 0011 0001 0010
#0000 00110000 00110000 0011 0001 0011
 
 
 
 ##########DLATCH (0.1) slave
 
 #################
0001 0100,
 0000 1001, #🪢️
0001 0010
0000 1000#1111 1111#0000 0111 

######################


0001 0101,
 0000 1001, #🪢️
0001 0100,
0000 1000#1111 1111#0000 0111 


#################
0001 0110,
 0000 1001, #🪢️

0001 0111, # < b
 0001 0100,	# < a
 

######################


0001 0111,
 0000 1001, #🪢️
 
0001 0110, # < b
 0001 0101,	# < a
 
 
######################

#pre Qstates
#0000 00110000 00110000 0011 0001 0110,
#this isn't SUPPOSED 2 be "SHR (u have 2 double "THIS ONE"
#2 even get 1 output

#🪣️0001 0111


################# DLATCH MASTER(1.0)
0001 1000,#0001 0000,
 0000 1001, #🪢️
0001 0110#0000 0101
0000 0111 

######################


0001 1001, #0001 0001
 0000 1001, #🪢️
0001 1000#0001 0000,
0000 0111 

##########QN end (1)

#LATCH  (0.0)
#################
0001 1010,#0001 0010,
 0000 1001, #🪢️

0001 1011, #0001 0011  # < b
 0001 1000, #0001 0000	# < a
 

######################


0001 1011,#0001 0011 
 0000 1001, #🪢️
 0001 1010  # < b
 0001 1001	# < a
 
 
######################

#pre Qstates
0000 00110000 00110000 0011 , 0001 1010
#0000 00110000 00110000 0011 , 0001 1011

 ##########DLATCH (1.1) slave
 
 #################
0001 1100 #,0001 0100,
 0000 1001, #🪢️
0001 1010
0000 1000#1111 1111#0000 0111 

######################


0001 1101,
 0000 1001, #🪢️
0001 1100,
0000 1000#1111 1111#0000 0111 


#################
0001 1110,
 0000 1001, #🪢️

0001 1111, # < b
 0001 1100,	# < a
 

######################


0001 1111,
 0000 1001, #🪢️
 
0001 1110, # < b
 0001 1101,	# < a
 
 
######################

#pre Qstates
#0000 00110000 00110000 0011 0001 1110,
#this isn't SUPPOSED 2 be "SHR (u have 2 double "THIS ONE"
#2 even get 1 output

#🪣️0001 1111,

